(57)【要約】【課題】  近年、環境負荷物質の使用規制が強まっており、電子部品を実装する際に使用される半田も環境負荷物質である鉛を使用しない鉛フリー半田の使用が広がっている。しかしながら鉛フリー半田は従来の鉛半田に比べ溶融温度が高いため電子材料の実装温度も高温になっている。電子部品の実装の際に半導体キャリアと封止樹脂間の界面剥離等の品質問題が生じない電子部品の開発が求められている。【解決手段】  半導体素子６をフリップチップ実装する配線基板１において半導体素子６を実装する領域内に導電性ペースト３を充填しないダミービア８を形成し、封止樹脂９をダミービア８に充填することにより配線基板１と封止樹脂９との密着性を向上させることを特徴とする。【選択図】  図２
2005322659.tif 000002
【特許請求の範囲】
【請求項１】
突起電極を有する半導体素子がフェースダウン実装され、実装された半導体素子との間に封止樹脂が充填される配線基板であって、封止樹脂が充填されるダミービアが半導体素子に臨む領域に形成されていることを特徴とする配線基板。
【請求項２】
配線基板が多層に形成され、半導体素子に臨む層の配線基板にダミービアが形成されていることを特徴とする請求項１記載の配線基板。
【請求項３】
突起電極を有する半導体素子が配線基板にフェースダウン実装され、半導体素子とこの半導体素子が実装された配線基板との間に封止樹脂が充填された半導体装置であって、配線基板における半導体素子に臨む領域にダミービアが形成され、このダミービアに封止樹脂が充填されていることを特徴とする半導体装置。
【請求項４】
請求項１または２に記載の配線基板の製造方法であって、封止樹脂が充填されるダミービアを、導電性ペーストが充填される導通ビアと一括形成することを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はエレクトロニクス産業で用いられるＬＳＩやＩＣ、チップ部品などの半導体素子を搭載する半導体装置に関し、特に半導体素子をフェースダウン実装方式により搭載する半導体装置に関する。また、詳しくは、半導体装置において、突起電極を有する半導体素子がフェースダウン実装され、実装された半導体素子との間に熱硬化性の封止樹脂が充填される配線基板に関する。
【背景技術】
【０００２】
一般にフェースダウン実装方式の半導体装置は、半導体素子の回路形成面の電極パッドにＡｕバンプ等により突起電極を形成した後、絶縁性基体からなり、その上面に複数の電極を有するとともに底面に格子状に配列された外部電極端子を有して半導体キャリアとして機能する配線基板の所定位置に、前記半導体素子の突起電極を位置合わせしてフリップチップ実装を行い、その後、半導体素子と配線基板との間および前記半導体素子の周辺部にエポキシ系の熱硬化性を有する封止樹脂を充填塗布する工程を経て製造されている。
【０００３】
前記フリップ実装工法を用いた半導体装置は例えば特許文献１に示されている。
半導体素子を保持する半導体キャリアなどとして用いられる多層の配線基板の絶縁性基体としてはセラミックや有機材料が使用されている。ここでは絶縁性基体がセラミックである多層の配線基板（セラミック多層配線基板と称す）の一般的な製造方法について説明する。この種のセラミック多層配線基板の製造方法としてグリーンシート積層法が一般に知られている。半導体素子収納用パッケージや回路基板等に使用されるセラミック多層配線基板は、アルミナセラミックス等の電気絶縁材料より成る絶縁性基体と該絶縁性基体の表面及び内部に埋設、焼き付けられているタングステン（Ｗ）、モリブデン（Ｍｏ）等の高融点金属より成る配線導体とにより構成されている。即ち、まずアルミナ等の電気絶縁性に優れたセラミック原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状となすと共に、該泥漿状物を従来から周知のドクターブレード法を採用することによってシート状とし、複数枚のセラミック生シート（グリーンシート）を得る。次に前記グリーンシートに接続配線用のスルーホールからなる導通用ビアを形成し、該導通用ビア内にタングステン（Ｗ）、モリブデン（Ｍｏ）等の高融点金属から成る導電性ペーストを充填すると共に、前記グリーンシートの上面にスクリーン印刷法等の厚膜手法により配線用導体を印刷塗布して所定パターン形状に被着させる。そして最後に前記各グリーンシートを上下に積層すると共に加圧して生積層体を得、この後、該生積層体を還元雰囲気中の約１５００℃の温度で焼成して各グリーンシート（セラミック生シート）と配線用導電層とを焼結一体化させる。このようにしてセラミック多層配線基板が製造される。
【０００４】
ところで、近年環境問題に対する意識の高まりから環境負荷物質の使用規制が強まっており、電子部品を実装する際に使用される半田も環境負荷物質である鉛を使用しない鉛フリー半田の使用が広がっている。しかしながら鉛フリー半田は従来の鉛半田に比べて溶融温度が高いため電子材料の実装温度も高温になっている。しかし、実装温度が従来よりも高い場合には、電子部品の実装の際に配線基板と熱硬化性の封止樹脂との界面で剥離を生じたり樹脂クラック等を生じたりすることがあるので、このように実装温度が従来よりも高い場合でも、実装の際に配線基板と封止樹脂との界面剥離や樹脂クラック等の品質問題が生じない半導体装置の開発が求められている。
【０００５】
この問題に対処し得る技術として、配線基板の表面に微視的に数μｍ単位の凹凸をつけて、配線基板と封止樹脂との界面での密着力を高める工法が特許文献２に開示されている。
【特許文献１】特開平６−２２４２５９号公報
【特許文献２】特開２００４−６８２９
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２に開示されているように、微視的に配線基板の表面に凹凸をつける工法を採用しても、凹凸が数μｍ単位であるので密着力向上の効果が小さくて配線基板と封止樹脂との界面での剥離を確実に防止することは困難であり、また凹凸を形成するための製造工程が増加することとなって、製造工程が複雑になるため、コストアップを招くおそれがある。
【０００７】
本発明は上記課題を解決するもので、コストアップを招くことなく、配線基板と封止樹脂との界面の密着性を向上させることができ、鉛フリー半田などの高温実装にも界面剥離の発生しない高品質なフリップチップ方式の半導体装置ならびに配線基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するために本発明における配線基板ならびに半導体装置は、以下のような構成を有している。突起電極を有する半導体素子が配線基板にフェースダウンによりフリップチップ実装され、半導体素子と該半導体素子が実装された配線基板との間に封止樹脂が充填される半導体装置において、配線基板における半導体素子に臨む領域に、導電性ペーストは充填させずに、封止樹脂を充填させるダミービアを形成することを特徴とする。
【０００９】
前記構成により、封止樹脂を配線基板と半導体素子との間に充填する際に、封止樹脂が配線基板のダミービアに充填される。これにより、ダミービアを設けない場合に比べて、配線基板と封止樹脂とが広い面積でかつ凹凸を有する形状で接合されることとなり密着性が向上する。この結果、鉛フリー半田などの高温実装の場合でも界面剥離の発生しない高品質なフリップチップ方式の半導体装置を実現させることができる。
【００１０】
また、導電性ペーストが充填される導通ビアと、導電性ペーストが充填されずに封止樹脂が充填されるダミービアとを一括形成することで、製造工程が増加しないので、製造工程の複雑によるコストアップを防止できる。
【発明の効果】
【００１１】
本発明の配線基板ならびに半導体装置によれば、封止樹脂が充填されるダミービアを配線基板に形成したことにより、封止樹脂と配線基板との密着性を向上することができ、コストアップなしに、高温の鉛フリー半田実装の場合でも配線基板と封止樹脂との界面剥離を起こすことなく高品質なフェースダウン方式の半導体装置の作成を容易に行うことが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図面を参照しながら説明する。
まず、本発明の実施の形態に係る配線基板について説明する。図１（ａ）は本実施の形態に係る配線基板の平面図である。図１（ｂ）は同配線基板の断面図であり、図１（ａ）のＡ−Ａ’線部分の断面を示している。
【００１３】
図１（ａ）、（ｂ）に示すように、配線基板１は、絶縁性材料（後述するグリーンシート）で構成された板状の絶縁層２の所定箇所に、導電性ペースト３が充填された導電ビア４が設けられるとともに、導電ビア４により接続されるように片面側または両面に導電配線層５が形成された配線基板体が、複数枚積層されて構成されている。そして、図１（ａ）、（ｂ）に示す実施の形態に係る配線基板１においては、後述する半導体素子６（図２参照）が搭載される半導体素子搭載領域７（半導体素子６に対向して臨む領域）のコーナー部分に、導電性ペースト３を充填しないダミービア８がカギ型に複数個形成されている。図１（ａ）ではダミービア８は１列に配列されているが、搭載される半導体素子６の大きさによっては２列または３列に配置してもよい。前記ダミービア８のサイズは導電性ペースト３を充填する配線接続用の導通ビア４と同等か大きめのサイズが好ましく、直径７５μｍから１５０μｍ程度が適当である。これはダミービア８のサイズが小さすぎると、後述する封止樹脂９が充填されずに品質低下の原因となり、逆に大きすぎると配線基板１の表層での配線領域を狭めることになり適当ではないからである。なお、この配線基板１は半導体素子６を保持する半導体キャリア用として用いられる。
【００１４】
図２（ａ）、（ｂ）は前記配線基板１を使用した半導体装置の一例で、平面図および断面図を示している。図２（ａ）、（ｂ）に示すように、Ａｕバンプ等により形成された金属突起１０を備えた半導体素子６が回路面を下向きに（すなわち、フェースダウン状態で）前記配線基板１にフリップチップ実装され、前記配線基板１と前記半導体素子６との間の隙間および半導体素子６の周辺部に封止樹脂（熱硬化性樹脂）９が充填塗布されている。そして、前記ダミービア８にも封止樹脂９が充填されており、これにより前記配線基板１と前記封止樹脂９との間の密着性を向上させている。つまり、ダミービア８を設けない場合に比べて、配線基板１と封止樹脂９とが広い面積でかつ凹凸を有する形状で接合されるので密着性が大幅に向上する。この結果、鉛フリー半田などの高温実装の場合でも界面剥離の発生しない高品質なフリップチップ方式の半導体装置を実現させることができる。また、図２に示すようにダミービア８の下に下層の導電配線層５や配線接続用の導通ビア４が存在してもダミービア８には封止樹脂９が充填されるため、ダミービア８が外部に露出することはなく、信頼性上なんら問題は無い。
【００１５】
次に、図３（ａ）〜（ｄ）により本発明に係る配線基板の製造方法の一例を示す。
絶縁性基体であるグリーンシート（セラミック生シート）１１に配線接続用の導通ビア４を、また、半導体素子６に対向する表層のグリーンシート１１の半導体素子搭載領域７にはダミービア５を、それぞれ周知の金型等を用いた打ち抜き加工法により各グリーンシート１１においてそれぞれ厚み方向に貫通するように同時形成する（図３（ａ）参照）。そしてこの後、配線接続用の導通ビア４に導電性ペースト３を充填し（図３（ｂ）参照）、次に、グリーンシート１１の表面に導電配線層５を被着させる（図３（ｃ）参照）。前記導電配線層５はタングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等の高融点金属よりなり、該高融点金属粉末に適当な有機溶剤、溶媒を添加混合して得た金属ペーストをスクリーン印刷等の厚膜手法を採用することによってグリーンシート１１に印刷塗布させる。これらの複数枚のグリーンシート１１を積層することによりセラミック生積層体を得る。次に、前記生積層体を還元雰囲気中において、約１５００℃の温度で焼成させ、グリーンシート１１とこのグリーンシート１１に設けられた導電性ペースト３及び導電配線層５を一括焼成することにより配線基板（セラミック多層配線基板）１を得ることができる（図３（ｄ）参照）。このように、導電性ペースト３を充填させる導通ビア４と、後工程で封止樹脂９が充填されるダミービア５とを金型等を用いて一括形成することで、従来の製造工程と比較した場合でも製造工程が増加しないので、製造工程の複雑によるコストアップを防止できる。なお、ここでは、セラミック多層配線基板の製造方法を説明したが本発明はセラミック多層配線基板に限定するものではなく、絶縁層２が有機材料で形成された多層配線基板を使用しても問題ない。また、基板が多層でなくて、一層のものにも適用可能である。
【００１６】
図４は本発明の他の実施の形態に係る配線基板１の平面図である。図４に示すように、この配線基板１は、ダミービア８が、半導体素子６に対向する半導体素子搭載領域７の中央部分に格子状に配置されていることを特徴とする。このような構造の多層配線基板１としては、半導体素子６が５ｍｍ□以上の比較的大きな場合に有効で、このときもダミービア８のサイズは直径７５μｍ〜１５０μｍ程度の大きさが適当であり、ダミービア８の数は２行×２列以上設けることが有効である。
【００１７】
以上のように本発明によれば、配線基板１における半導体素子搭載領域７にダミービア８を設けて、このダミービア８に封止樹脂９が充填されるように構成したので、ダミービア８を設けない場合に比べて、配線基板１と封止樹脂９とが広い面積でかつ凹凸を有する形状で接合されて密着性が向上する。また、ダミービア８は、半導体素子６に対向する表層のグリーンシート（表層の配線基板）１１において、導通ビア４と同様にその厚み方向に貫通するように設けられており、図１や図４に示すように、その直径や配置場所、個数なども自由に設定できるので、配線基板１と封止樹脂９との密着性を効果的にかつ任意に向上させることができて、この結果、鉛フリー半田などの高温実装の場合でも界面剥離の発生しない高品質なフリップチップ方式の半導体装置を確実に実現させることができる。しかも、導通ビア４とダミービア５とを一括形成することで、製造工程の複雑によるコストアップを防止できる。
【図面の簡単な説明】
【００１８】
【図１】（ａ）は本実施の形態に係る配線基板の平面図、（ｂ）は同配線基板の図１（ａ）のＡ−Ａ’線部分の断面図
【図２】（ａ）および（ｂ）は同配線基板を使用した半導体装置の平面図および断面図
【図３】（ａ）〜（ｄ）はそれぞれ同配線基板の製造方法の各工程を示す断面図
【図４】本発明の他の実施の形態に係る配線基板の平面図
【符号の説明】
【００１９】
１    配線基板
２    絶縁層
３    導電性ペースト
４    導通ビア
５    導電配線層
６    半導体素子
７    半導体素子搭載領域
８    ダミービア
９    封止樹脂
１０  金属突起（バンプ）
１１  グリーンシート
【図１】
2005322659.tif 000003
【図２】
2005322659.tif 000004
【図３】
2005322659.tif 000005
【図４】
2005322659.tif 000006