(57)【要約】      （修正有）【課題】ＴＦＴＬＣＤ装置における、フィードスルー効果を低下させることができる、駆動回路及び駆動方法を提供する。【解決手段】互いに平行に形成される複数本のゲートラインと、ゲートラインと直交し、互いに平行に形成され複数本のソースラインと、隣接するゲートラインとソースラインとで形成される複数のディスプレイセルからなるディスプレイセルアレイとを含む液晶ディスプレイ装置において、ディスプレイセルは、第Ｎゲートラインと第Ｍソースラインとで形成される領域であるとともに、第（Ｎ−２）ゲートラインによって駆動する第一トランジスタと、第Ｎゲートラインによって駆動する第二トランジスタとを含むことを特徴とする。【選択図】図３Ａ
2005242355.tif 000002
【特許請求の範囲】
【請求項１】
互いに平行に形成される複数本のゲートラインと、
ゲートラインと直交し、互いに平行に形成され複数本のソースラインと、
隣接するゲートラインとソースラインとで形成される複数のディスプレイセルからなるディスプレイセルアレイとを含む液晶ディスプレイ装置において、
ディスプレイセルは、第Ｎゲートラインと第Ｍソースラインとで形成される領域であるとともに、第（Ｎ−２）ゲートラインによって駆動する第一トランジスタと、第Ｎゲートラインによって駆動する第二トランジスタとを含むことを特徴とする液晶ディスプレイ装置。
【請求項２】
ディスプレイセルは、ソース電極と第（Ｎ−２）ゲートラインとの間に配置されたコンデンサを更に含む、請求項１に記載の液晶ディスプレイ装置。
【請求項３】
ディスプレイセルは、ソース電極と第（Ｎ−１）ゲートラインとの間に配置されたコンデンサを更に含む、請求項１に記載の液晶ディスプレイ装置。
【請求項４】
各ディスプレイセルは、ソース電極と第（Ｎ−２）ゲートラインとの間に配置された第一コンデンサと、
ソース電極と第（Ｎ−１）ゲートラインとの間に配置された第二コンデンサを更に含む請求項１に記載の液晶ディスプレイ装置。
【請求項５】
第一コンデンサは、第（Ｎ−２）ゲートラインからの信号が高ロジックレベルにあるとき、第一電位が充電され、低ロジックレベルにあるとき、第一電位より高く、第二電位より低い第三電位が充電される請求項４に記載の液晶ディスプレイ装置。
【請求項６】
ソース電極の電位は、第（Ｎ−１）ゲートラインからの信号が高ロジックレベルにあるとき、第一電位に上昇し、低ロジックレベルにあるとき、第三電位に下降する請求項５に記載の液晶ディスプレイ装置。
【請求項７】
第一コンデンサは、第Ｎゲートラインからの信号が高ロジックレベルにあるとき、第三電位から第一電位に増加した電位が充電される請求項６に記載の液晶ディスプレイ装置。
【請求項８】
互いに平行に形成される複数本のゲートラインと、
ゲートラインと直交し、互いに平行に形成される複数本のソースラインと
隣接するゲートラインとソースラインとで形成される複数のディスプレイセルからなるディスプレイアレイとを含む液晶ディスプレイ装置において、
ディスプレイセルは、第Ｎゲートラインと第Ｍソースラインとで形成される領域であるとともに、ソース電極と第（Ｎ−２）ゲートラインとの間に配置された第一コンデンサと、ソース電極と第（Ｎ−１）ゲートラインとの間に配置された第二コンデンサとを含むことを特徴とする液晶ディスプレイ装置。
【請求項９】
ディスプレイセルは、
第（Ｎ−２）ゲートラインのゲート電極に接続した第一トランジスタと、第Ｎゲートラインのゲート電極に接続した第二トランジスタとを更に含む請求項８に記載の液晶ディスプレイ装置。
【請求項１０】
第一トランジスタの第一端子はソース電極と、第二端子は第Ｍソースラインと接続されている請求項９に記載の液晶ディスプレイ装置。
【請求項１１】
第二トランジスタの第一端子はソース電極と、第二端子は第Ｍソースラインと接続されている請求項９に記載の液晶ディスプレイ装置。
【請求項１２】
第Ｍソースラインからの信号は、第一電位と第二電位とを含む請求項８に記載の液晶ディスプレイ装置。
【請求項１３】
第（Ｎ−２）ゲートラインの選択期間後、第一コンデンサは、第三電位が充電される請求項１２に記載の液晶ディスプレイ装置。
【請求項１４】
第（Ｎ−１）ゲートラインの選択期間後、ソース電極の電位は第三電位で維持される請求項１２に記載の液晶ディスプレイ装置。
【請求項１５】
第Ｎゲートラインの選択期間後、第一コンデンサに充電される電位は、第三電位から第一電位となる請求項１２に記載の液晶ディスプレイ装置。
【請求項１６】
互いに平行に形成される複数本のゲートラインと、
ゲートラインと直交し、互いに平行に形成される複数本のソースラインと、
隣接するゲートラインとソースラインとで形成される複数のディスプレイセルからなるディスプレイアレイとを含む液晶ディスプレイ装置の駆動方法において、
ディスプレイセルの中に、第一トランジスタと第二トランジスタを配置するステップと、
第（Ｎ−２）ゲートラインにて、第一トランジスタを駆動するステップと、
第Ｎゲートラインにて、第二トランジスタを駆動するステップと、
を含むことを特徴とする液晶ディスプレイ装置に適する駆動方法。
【請求項１７】
ディスプレイセルは、ソース電極と第Ｎゲートラインとの間に第一トランジスタを配置するステップと、
各ディスプレイセルに、ソース電極と第（Ｎ−２）ゲートラインとの間に第二トランジスタを配置するステップとを更に含む請求項１６に記載の駆動方法。
【請求項１８】
第一トランジスタおよび第二トランジスタに、第Ｍソースラインから第一電位と第二電位とを有する信号を提供するステップを更に含む請求項１７に記載の駆動方法。
【請求項１９】
第（Ｎ−２）ゲートラインを選択するステップと、
第（Ｎ−２）ゲートラインの選択期間後、第一コンデンサに第三電位を充電させるステップとを更に含む請求項１８に記載の駆動方法。
【請求項２０】
第（Ｎ−１）ゲートラインを選択するステップと、
第（Ｎ−１）ゲートラインの選択期間後、ソース電極の電位を第三電位に維持するステップとを更に含む請求項１８に記載の駆動方法。
【請求項２１】
第Ｎゲートラインを選択するステップと、
第Ｎゲートラインの選択期間後、第一コンデンサに第三電位から第一電位へと増加する電位を充電するステップとを更に含む請求項１８に記載の駆動方法。
【請求項２２】
互いに平行に形成される複数本のゲートラインを提供するステップと、
ゲートラインと直交し、互いに平行に形成される複数本のソースラインを提供するステップと、
隣接するゲートラインとソースラインとで形成される複数のディスプレイセルからなるディスプレイアレイを形成するステップとを含む液晶ディスプレイ装置の駆動方法において、
第Ｍソースラインから第一電位と第二電位とを含む信号を提供するステップと、第（Ｎ−２）ゲートラインを選択するステップと、
第（Ｎ−２）ゲートラインの選択期間後、第一コンデンサを第三電位に充電するステップと
第（Ｎ−１）ゲートラインを選択するステップと、
第（Ｎ−１）ゲートラインの選択期間後、第一コンデンサの電位を第三電位に維持するステップと、
第Ｎゲートラインを選択するステップと、
第Ｎゲートラインの選択期間後、第一コンデンサに第三電位から第一電位へと増加する電位を充電するステップとを更に含むことを特徴とする液晶ディスプレイ装置の駆動方法。
【請求項２３】
ディスプレイセルに、第一トランジスタと第二トランジスタとを配置するステップを更に含む請求項２２に記載の駆動方法。
【請求項２４】
第（Ｎ−２）ゲートラインによって、第一トランジスタを駆動させるステップを更に含む請求項２３に記載の駆動方法。
【請求項２５】
第Ｎゲートラインによって、第二トランジスタを駆動させるステップを更に含む請求項２３に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ装置に関し、特に、薄膜トランジスタ液晶ディスプレイ（ＴＦＴＬＣＤ）装置に適する駆動回路と駆動方法に関するものである。
【背景技術】
【０００２】
一般に、薄膜トランジスタ液晶ディスプレイ装置は、駆動回路と駆動回路によって駆動されるディスプレイセルとからなる。駆動回路は、互いに平行に形成された複数本のゲートラインと、ゲートラインと直交し、互いに平行に形成される複数本のソースラインが形成される。そして、隣接するゲートラインとソースラインとでディスプレイセルが形成される。ディスプレイセルは、薄膜トランジスタと蓄積コンデンサ（Ｃｓ）を含む。薄膜トランジスタは、ゲートラインに接続されたゲート電極と、ソースラインに接続されたドレイン電極と、ソースラインに接続されたドレイン電極を有する。
【０００３】
図１Ａは、ディスプレイセルに１つの薄膜トランジスタを有する、従来のＣｓ−ｏｎ−ｇａｔｅ型ＴＦＴＬＣＤ装置１０の回路図を示している。ＴＦＴＬＣＤ装置１０の、ディスプレイセル１２は、ＴＦＴ１４と蓄積コンデンサ１６とからなる。ＴＦＴ１４は、ゲートラインＧｎと接続したゲート電極１４−２、ソースラインＳｍと接続したドレイン電極１４−４と、蓄積コンデンサ１６を接続することができるソース電極１４−６とを有する。蓄積コンデンサ１６は、ゲートラインＧｎ−１に接続されている。また、ディスプレイセル１２には、ソース電極１４−６と共通電極（未表示）との間に更にコンデンサ１８が接続されている。
【０００４】
図１Ｂ及び図１Ｃは、図１ＡのＴＦＴＬＣＤ装置１０のタイミング波形図を示している。図１ＣによればゲートラインＧｎ−１が選ばれる時、つまり、ゲート信号Ｖ（Ｇｎ−１）が高ロジックレベルにある時、ソース電極１４−６の電位Ｖ１６は、基準電位より高電位となるように上昇する。ゲートラインＧｎ−１の選択期間が終わり、ゲート信号Ｖ（Ｇｎ−１）のロジックレベルが低くなった時、電位Ｖ１６は、基準電位となるように下降する。次に、ゲートラインＧｎが選ばれた時、即ち、ゲート信号Ｖ（Ｇｎ）が高ロジックレベルにある時、蓄積コンデンサ１６には、ソースラインＳｍを通じて送られたソース信号Ｖ（Ｓｍ）のピーク値が充電される。そしてゲートラインＧｎの選択期間が終わり、ゲート信号が低ロジックレベルになった時、蓄積コンデンサ１６に充電された電位は、フィードスルー効果（ｆｅｅｄ−ｔｈｒｏｕｇｈ  ｅｆｆｅｃｔ）によりわずかに放電する。放電後、ソース電極１４−６の電位は一定となる。もし、フィードスルー電位ΔＶが大きくなると、画像のちらつき（ｆｌｉｃｋｅｒ）現象がひどくなる。
【０００５】
また、ディスプレイセルに、２つの薄膜トランジスタを有するように回路を形成したものもある。（例えば特許文献１）図２Ａは、ディスプレイセルに２つの薄膜トランジスタを有する、従来のＣｓ−ｏｎ−ｇａｔｅ型ＴＦＴＬＣＤ装置１０の回路図の一例を示している。従来のＣｓ−ｏｎ−ｇａｔｅ型のＴＦＴＬＣＤ装置３０の回路図を示している。ＴＦＴＬＣＤ装置３０のディスプレイセル３２を例とする各ディスプレイセルは、第一ＴＦＴ３４、第二ＴＦＴ３８と蓄積コンデンサ３６とからなる。そして、第一ＴＦＴ３４は、ゲートラインＧｎに接続したゲート電極３４−２、ソースラインＳｍに接続したドレイン電極３４−４と、蓄積コンデンサ３６の一方の電極とするソース電極３４−６を含む。さらに、第二ＴＦＴ３８は、ゲートラインＧｎ−１に接続したゲート電極３８−２、ソースラインＳｍに接続したドレイン電極３８−４と、第一ＴＦＴ３４に接続したソース電極３４−６のソース電極（未表示）とを含む。蓄積コンデンサ３６の他方の電極３６−２は、ゲートラインＧｎ−１に接続される。さらにディスプレイセル３２には、ソース電極３４−６と共通電極（未表示）との間にコンデンサ４０が接続される。
【０００６】
【特許文献１】特開平２−１１８５２２公報
【０００７】
図２Ｂと図２Ｃには、図２ＡのＴＦＴＬＣＤ装置３０のタイミング波形図を示している。図２Ｃによれば。ゲートラインＧｎ−１が選ばれた時、言い換えると、ゲート信号Ｖ（Ｇｎ−１）が高ロジックレベルにある時、ソース電極３４−６の電位は、基準電位より高電位となるように上昇し、続いて、第二ＴＦＴ３８がゲート信号Ｖ（Ｇｎ−１）によってオンにされた時、ソース電極３４−６の電位は、ピーク値より低電位となるように下降する。さらに、ゲートラインＧｎ−１の選択期間が終わり、ゲート信号Ｖ（Ｇｎ−１）が低ロジックレベルとなった時、電位Ｖ３６は、負の電位となる。次に、ゲートラインＧｎが選ばれた時、即ち、ゲート信号Ｖ（Ｇｎ）が高ロジックレベルにある時、蓄積コンデンサ１６は、負の電位から、ソースラインＳｍを通して送られたソース信号Ｖ（Ｓｍ）のピーク値が充電される。ゲート信号が低ロジックレベルになった時、蓄積コンデンサ３６に充電された電位は、フィードスルー効果（ｆｅｅｄ−ｔｈｒｏｕｇｈ  ｅｆｆｅｃｔ）により、わずかに放電する。放電後、ソース電極３４−６の電位Ｖ３６は一定となる。図２Ａの回路における駆動方式を、ライン反転またはドット反転とした場合、ディスプレイセル３２への充電は、図１Ａのディスプレイセル１２の充電より困難となる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本願発明は、以上のような事情を背景になされたものであり、ＴＦＴＬＣＤ装置における、フィードスルー効果を低下させることができる、駆動回路及び駆動方法を提供するものである。
【課題を解決するための手段】
【０００９】
上記の問題を解決するために、本発明者が鋭意研究した結果、本発明は、互いに平行に形成される複数本のゲートラインと、ゲートラインと直交し、互いに平行に形成され複数本のソースラインと、隣接するゲートラインとソースラインとで形成される複数のディスプレイセルからなるディスプレイセルアレイとを含む液晶ディスプレイ装置において、ディスプレイセルは、第Ｎゲートラインと第Ｍソースラインとで形成される領域であるとともに、第（Ｎ−２）ゲートラインによって駆動する第一トランジスタと、第Ｎゲートラインによって駆動する第二トランジスタとを含むことを特徴とする液晶ディスプレイ装置とした。
【００１０】
そして、ディスプレイセルはソース電極と第（Ｎ−２）ゲートラインとの間に配置されたコンデンサを含むものが好ましく、ソース電極と第（Ｎ−１）ゲートラインとの間にコンデンサ配置されることが好ましい。更に、ソース電極と第（Ｎ−２）ゲートラインとの間に配置された第一コンデンサと、ソース電極と第（Ｎ−１）ゲートラインとの間に配置することもできる。
【００１１】
このような、駆動回路とした場合、第一コンデンサは、第（Ｎ−２）ゲートラインからの信号が高ロジックレベルにあるとき、第一電位が充電され、低ロジックレベルにあるとき、第一電位より高く、第二電位より低い第三電位が充電される。ここで第一電位はとはソースラインからの信号における、信号の最大値をいい、第二電位とはソースラインからの信号における信号の最小値つまり信号値がゼロの状態である。
【００１２】
そして、ソース電極の電位は、第（Ｎ−１）ゲートラインからの信号が高ロジックレベルであるとき、第一電位に上昇し、低ロジックレベルにあるとき、第三電位に下降する。さらに第一コンデンサは、第Ｎゲートラインからの信号が高ロジックレベルにあるとき、第三電位から第一電位に増加した電位が充電することが可能となる。
【００１３】
つまり、本発明のＴＦＴＬＣＤ装置では、第一コンデンサが第一電位に充電される速度が従来のＴＦＴＬＣＤ装置１０より早くすることが可能である。よって、効果的にフィードスルー効果を低減させることができる。
【発明の効果】
【００１４】
本発明のＴＦＴＬＣＤ装置における駆動回路と駆動方法によれば、フィードスルー電位ΔＶを低減することができる。これにより、従来技術のＴＦＴＬＣＤ装置において生じていた、画像がちらつく現象を解決することができる。
【発明を実施するための最良の形態】
【００１５】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
【実施例】
【００１６】
図３Ａは、本発明における、ＴＦＴＬＣＤ装置５０の回路図の一例を示している。ＴＦＴＬＣＤ装置５０は、互いに平行に形成された複数のゲートライン、互いに平行に形成され、複数のゲートラインと直交している複数のソースラインと、ディスプレイアレイとを含む。ディスプレイセルには、複数のディスプレイセルを有し、各ディスプレイセルは、隣接するゲートラインとソースラインとが交差する領域に形成される。図３Ａは簡略化のために、ゲートラインＧＮ−２、ＧＮ−１とＧＮと、ソースラインＳＭ−２、ＳＭ−１とＳＭのみを表した。
【００１７】
図３Ａによれば、ディスプレイセル５２を例とする各ディスプレイセルは、第一トランジスタ５４と、第二トランジスタ５６と、第一コンデンサ５８と、第二コンデンサ６０とを有する。第一トランジスタ５４は、ゲートラインＧＮに接続したゲート電極５４−２、ソースラインＳＭに接続したドレイン電極５４−４と、第一コンデンサ５８と第二コンデンサ６０の一つの電極とするソース電極５４−６を含む。そして、第二トランジスタ５６は、ゲートラインＧＮ−２に接続したゲート電極５６−２、ソースラインＳＭに接続したドレイン５６−４と、第一トランジスタ５４に接続したソース電極５４−６を有する。さらに、第一コンデンサ５８は、ゲートラインＧＮ−２に接続される。第二コンデンサ６０は、ゲートラインＧＮ−１に接続される。また、ディスプレイセル５２は、第三コンデンサ６２を有し、ソース電極５４−６と共通電極（未表示）との間に形成される。
【００１８】
図３Ｂと図３Ｃに、図３ＡのＴＦＴＬＣＤ装置５０のタイミング波形図を示している。図３Ｂは、タイミングを合わせた波形を示し、図３Ｃはタイミングを分けて波形を示している。図３Ｃによれば、ゲートラインＧＮ−２が選ばれた時、言い換えると、ゲート信号Ｖ（ＧＮ−２）が高ロジックレベルにある時、ゲート電極５６−２は、ゲート信号Ｖ（ＧＮ−２）によって駆動し、第二トランジスタ５６をオン状態にする。この時、ソースラインＳＭから送られたソース信号Ｖ（ＳＭ）は、高ロジックレベルであり、第一コンデンサ５８と第二コンデンサ６０とに書き込まれる。つまり、ソース電極５４−６の電位Ｖ５８は、ソース信号Ｖ（ＳＭ）の低ロジックから高ロジックレベルになるように上昇する。そして、ゲートラインＧＮ−２の選択期間終了後、ゲート信号Ｖ（ＧＮ−２）は、低ロジックレベルとなり、第二トランジスタ５６はオフになる。第二トランジスタ５６はオフになると、電位Ｖ５８は、放電して第三状態となる。ディスプレイセル５２がこのフレームで完全に充電される前に、電位Ｖ５８は、一時的に第三状態で維持される。
【００１９】
続いて、ゲートラインＧＮ−１が選ばれた時、言い換えると、対応するゲート信号Ｖ（ＧＮ−１）が高ロジックレベルにある時、第一トランジスタ５４と第二トランジスタ５６はオフになり、第一コンデンサ５８または第二コンデンサ６０に書き込まれるソース信号がなく、電位Ｖ５８は、上昇する。ゲートラインＧＮ−１の選択期間が終わった時、電位Ｖ５８は、下降する。電位Ｖ５８の上昇、下降の現象がみられるのは、ゲートラインＧＮ−１のロジックレベルが、第一コンデンサ５８の基準レベルとなるからである。システムがオフ状態（トランジスタがオフ）では、電位は、基準電位に基づいて維持される。
【００２０】
続いて、ゲートラインＧＮが選ばれた時、言い換えると、対応するゲート信号Ｖ（ＧＮ）が高ロジックレベルにある時、ゲート電極５４−２は、ゲート信号Ｖ（ＧＮ）によって駆動され、第一トランジスタ５４がオンの状態になる。この時、ソース信号Ｖ（ＳＭ）が、第一コンデンサ５８と第二コンデンサ６０に書き込まれる。そして電位Ｖ５８は、第三状態から第一状態に上昇する。ゲートラインＧＮの選択期間が終わった時、ゲート信号Ｖ（ＧＮ）は、低ロジックレベルに変わり、第一トランジスタ５４はオフ状態になる。第一トランジスタ５４がオフになると、電位Ｖ５８は、フィードスルー効果によって僅かに減少する。
【００２１】
図４は、図１ＡのＴＦＴＬＣＤ装置１０と図３ＡのＴＦＴＬＣＤ装置５０の充電能力の比較を示している。ここで、ＴＦＴＬＣＤ装置５０の電位Ｖ５８は、実線で表示され、ＴＦＴＬＣＤ装置１０の電位Ｖ１６は、点線で表示されている。図４によれば、ＴＦＴＬＣＤ装置５０の電位Ｖ５８は、第三電位から第一電位に充電される。よって、ＴＦＴＬＣＤ装置５０の電位Ｖ５８は、第一状態に充電される速度がＴＦＴＬＣＤ装置１０の電位Ｖ１６より早い。ＴＦＴＬＣＤ装置５０と、ＴＦＴＬＣＤ装置１０とは、フィードスルー電位はΔＶであり、同じであるが、ＴＦＴＬＣＤ装置５０は、効果的にフィードスルー効果を低減させることができる。
【００２２】
本発明におけるＴＦＴＬＣＤ装置の駆動方法は以下のとおりである。駆動回路には、平行した複数のゲートラインＧＮ−２、ＧＮ−１とＧＮとを提供する。そして、複数のゲートラインと直交し、互いに平行なソースラインＳＭ−２、ＳＭ−１とＳＭとを含む。
【００２３】
ディスプレイアレイ１２には、第一トランジスタ５４と第二トランジスタ５６が形成される。第一トランジスタ５４は、第（Ｎ−２）ゲートラインにより駆動する。第二トランジスタ５６は、第Ｎゲートラインにより駆動する。そして、第Ｍソースラインから、高ロジックレベルである第一電位、または低ロジックレベルである第二電位を有するソース信号Ｖ（ＳＭ）を送信される。
【００２４】
そして、第（Ｎ−２）ゲートラインが選ばれ、第（Ｎ−２）ゲートラインの選択期間後、ディスプレイアレイ１２の第一コンデンサ５８は、第一と第二電位の間の第三電位に充電される。次に第（Ｎ−１）ゲートラインが選ばれ、第（Ｎ−１）ゲートラインの選択期間後、第一コンデンサ５８は、第三電位に維持されるように充電される。続いて第Ｎゲートラインが選ばれ、第Ｎゲートラインの選択期間後、第一コンデンサ５８は、第三電位から第一電位に増加した電位が充電される。
【００２５】
上記の実施例に基づけば、第一トランジスタ５４と第二トランジスタ５６は、ディスプレイアレイ１２内に配置される。第一トランジスタ５４は、第（Ｎ−２）ゲートラインにより駆動され、第二トランジスタ５６は、第Ｎゲートラインにより駆動される。
【００２６】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００２７】
【図１Ａ】従来のＣｓ−ｏｎ−ｇａｔｅ型のＴＦＴＬＣＤ装置の回路図を示している。
【図１Ｂ】図１ＡのＴＦＴＬＣＤ装置の波形図を示している。
【図１Ｃ】図１ＡのＴＦＴＬＣＤ装置の波形図を示している。
【図２Ａ】もう一つの従来のＣｓ−ｏｎ−ｇａｔｅ型のＴＦＴＬＣＤの回路図を示している。
【図２Ｂ】図２ＡのＴＦＴＬＣＤ装置の波形図を示している。
【図２Ｃ】図２ＡのＴＦＴＬＣＤ装置の波形図を示している。
【図３Ａ】本発明のＴＦＴＬＣＤ装置の回路図を示している。
【図３Ｂ】図３ＡのＴＦＴＬＣＤ装置の波形図を示している。
【図３Ｃ】図３ＡのＴＦＴＬＣＤ装置の波形図を示している。
【図４】図１ＡのＴＦＴＬＣＤ装置と図３ＡのＴＦＴＬＣＤ装置との充電能力の比較を示している。
【符号の説明】
【００２８】
１０        ＴＦＴＬＣＤ装置
１２        ディスプレイセル
１４        薄膜トランジスタ
１４−２    ゲート
１４−４    ドレイン
１４−６    ソース
１６        蓄積コンデンサ
１６−２    電極
１８      コンデンサ
ＧＮ−２、ＧＮ−１、ＧＮ  ゲートライン
ＳＭ−２、ＳＭ−１、ＳＭ  ソースライン
３０          ＴＦＴＬＣＤ装置
３２          ディスプレイセル
３４、３８    薄膜トランジスタ
３４−２、３８−２  ゲート
３４−４、３８−４  ドレイン
３４−６      ソース
３６          蓄積コンデンサ
３６−２      電極
４０          コンデンサ
５０          ＴＦＴＬＣＤ装置
５２          ディスプレイセル
５４、５６    薄膜トランジスタ
５４−２、５６−２  ゲート
５４−４、５６−４  ドレイン
５４−６      ソース
５８、６０、６２  コンデンサ
５８−２、６０−２  電極
【図１Ａ】
2005242355.tif 000003
【図１Ｂ】
2005242355.tif 000004
【図１Ｃ】
2005242355.tif 000005
【図２Ａ】
2005242355.tif 000006
【図２Ｂ】
2005242355.tif 000007
【図２Ｃ】
2005242355.tif 000008
【図３Ａ】
2005242355.tif 000009
【図３Ｂ】
2005242355.tif 000010
【図３Ｃ】
2005242355.tif 000011
【図４】
2005242355.tif 000012