(57)【要約】【課題】  本発明の課題は、アンテナ整合回路の回路定数を周囲状況に応じて適応的に調整することが可能な制御装置を提供することである。【解決手段】  本発明によるアンテナ整合回路用制御装置１０６によれば、アンテナ整合回路１０４に入射する信号及び反射される信号の信号比Ｖｅの時間変化に応じて、前記アンテナ整合回路を構成する素子１１０，１１２のインピーダンスを変化させる調整信号ＶＣ１，ＶＣ２が出力される。調整信号は、スイッチ２１２を介して電源に接続された時定数回路２１４の出力から得られる。スイッチ２１２は、前記信号比の時間変化に応じて開閉することが可能である。時定数回路２１４の出力は、所定の期間実質的に一定に維持される。時定数回路２１４の出力は、所定の期間入力にフィードバックされる。【選択図】  図１
2005244340.tif 000002
【特許請求の範囲】
【請求項１】
アンテナ整合回路に入射する信号及び反射される信号の信号比の時間変化に応じて、前記アンテナ整合回路を構成する素子のインピーダンスを変化させる調整信号を出力することを特徴とするアンテナ整合回路用制御装置。
【請求項２】
前記調整信号が、スイッチを介して電源に接続された時定数回路の出力から得られることを特徴とする請求項１記載のアンテナ整合回路用制御装置。
【請求項３】
前記スイッチは、前記信号比の時間変化に応じて開閉することが可能であることを特徴とする請求項２記載のアンテナ整合回路用制御装置。
【請求項４】
前記時定数回路の出力が、所定の期間実質的に一定に維持されることを特徴とする請求項２記載のアンテナ整合回路用制御装置。
【請求項５】
前記時定数回路の出力が、所定の期間入力にフィードバックされることを特徴とする請求項２記載のアンテナ整合回路用制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信の技術分野に属し、特にアンテナ整合回路の回路定数を調整する制御装置に関連する。
【背景技術】
【０００２】
無線通信装置のアンテナとその内部回路との間では、インピーダンスが整合している必要がある。そうでなければ、信号エネルギがアンテナから有効に放射されず、又は信号エネルギが内部回路に有効に入力されない等の不都合が生じてしまうからである。
【０００３】
一方、移動通信では、アンテナに関する入出力インピーダンスは、通信装置の使用状況に依存して変わる。例えば、通信装置が机の上に置かれている場合と、手にとっている場合とでは、電波を受信する際の入力インピーダンスは異なる。
【０００４】
このため、無線通信装置には、アンテナとのインピーダンスを適切に整合させるための整合回路（アンテナ整合回路）が設けられている。整合回路は、可変高周波素子（インピーダンスを変化させることの可能なコンデンサやコイルのような素子）から構成され、可変高周波素子のインピーダンスを調整することで、アンテナと内部回路との間の整合性（マッチング）をとる。従来の整合回路については、例えば、特許文献１，２，３に開示されている。
【特許文献１】特開平１１−２５１９２８号公報
【特許文献２】特開平８−１９５６３８号公報
【特許文献３】特開平８−１４８９６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献３に記載の発明は、整合回路のとり得るインピーダンスが２種類しかなく、様々な使用状況に合わせて適切にインピーダンスを調整させることは困難である。特許文献１，２に記載の発明は、特許文献３に記載の発明よりも広範囲にわたって可変高周波素子のインピーダンスを調整することが可能である。しかし、これらの発明では、可変高周波素子のインピーダンスの調整のために専用に設けられたディジタル処理部で行なわれる。従って、特許文献１，２に記載の発明を採用すると、アナログディジタル変換器、ＣＰＵ、ディジタルアナログ変換器その他のディジタル処理部の構成要素を用意する必要がある。それに加えて、複雑な制御アルゴリズムを実行しなければならないという問題が生じる虞がある。
【０００６】
複数の可変インピーダンス素子を調整するような場合には、このようなディジタル処理部を素子毎に設ける必要がある。従ってこれらの発明は、複数の素子を制御する用途に拡張することが容易でないという問題点を有する。
【０００７】
更に、特許文献１に記載の発明は、アンテナインピーダンスの不整合を表す量として検出された信号を、可変高周波素子のインピーダンスを調整するための制御信号として使用している。このため、検出された信号が小さな電力しか有しない場合は、可変高周波素子を制御する速度（応答速度）が遅くなってしまうという問題がある。
【０００８】
これらインピーダンスの不整合に関する問題は、高速で移動する移動端末が通信を行う場合や、多くのデータを高速に通信する等の場合に特に深刻になる。高速移動通信や高速データ通信等は今後益々重要視される分野であるが、従来の技術でこれらの問題に充分に対処することは困難である。
【０００９】
本発明は、上記の問題点の少なくとも１つに対処するためになされたものであり、その課題は、アンテナ整合回路の回路定数を周囲状況に応じて適応的に調整することが可能な制御装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明によるアンテナ整合回路用制御装置によれば、アンテナ整合回路に入射する信号及び反射される信号の信号比の時間変化に応じて、前記アンテナ整合回路を構成する素子のインピーダンスを変化させる調整信号が出力される。
【発明の効果】
【００１１】
これにより、アンテナ整合回路の回路定数を周囲状況に応じて適応的に調整することが可能になる。
【発明を実施するための最良の形態】
【００１２】
図１は、本発明の実施例によるアンテナ整合回路用制御装置を備えた通信装置の部分概略図を示す。通信装置１００は、アンテナ１０２と、アンテナ整合回路であるマッチング回路１０４と、制御回路１０６と、高周波信号源１０８とを有する。マッチング回路１０４は、インピーダンスを変化させることの可能な第１，第２のバラクタコンデンサ（バラクタダイオードを用いたコンデンサ）１１０，１１２と、コイル１１４とを有する。制御回路１０６は、反射信号検出器１１６と、不整合量検出器１１８と、第１のバラクタコンデンサ用の制御回路１２０と、第２のバラクタコンデンサ用の制御回路１２２とを有する。
【００１３】
マッチング回路１０４は、第１，第２のバラクタコンデンサ１１０，１１２の容量を変化させることによって、通信装置内の他の処理回路とのインピーダンスを整合させる。図示の例では、アンテナに直列に接続されたコイル１１４と、コイル１１４の両端にコイル１１４にそれぞれ並列に接続された第１，第２のバラクタコンデンサ１１０，１１２とが描かれている。そして、コイル１１４のインダクタンスは固定されている。しかし、本発明は、このようなマッチング回路に限定されず、可変高周波素子を有する任意のマッチング回路に適用されることが可能である。
【００１４】
高周波信号源１０８は、例えば送信信号を出力する要素であり、アンテナ１０２及びマッチング回路１０４に対してインピーダンスを合わせる対象となっている内部回路の信号を表す。
【００１５】
反射信号検出器１１６は、マッチング回路１０４に入力された信号の内、反射された信号を検出する。反射信号検出器１１６は、例えば方向性結合器から構成されることが可能である。
【００１６】
不整合量検出器１１８は、反射信号検出器１１６で検出された反射信号の電力Ａと、マッチング回路１０４に入力された信号の電力Ｂとを利用して信号比Ａ／Ｂを求め、それを不整合量Ｖｅとして出力する。ここで、アンテナに関するインピーダンスの不整合性を表す量を考察する。アンテナ及び内部回路の間でインピーダンスが適切に整合しているならば、反射信号の電力Ａは小さくなるが、インピーダンスが整合していなければ、反射信号の電力Ａは大きくなる。従って、反射電力Ａに比例する量を、インピーダンスの不整合量に関連付けることができる。一方、反射される信号の電力Ａの大小は、インピーダンスの整合不整合とは別に、入力される信号の電力Ｂの大小に応じて変化する可能性がある。即ち、反射される信号は、相対的に大きな信号が入力される場合には大きくなり、相対的に小さな信号が入力される場合には小さくなる傾向がある。そこで、本実施例のように、反射電力Ａと入射電力Ｂとの信号比Ａ／Ｂを求めることで、インピーダンスの整合性を正確に表す量Ｖｅを得ることが可能になる。
【００１７】
第１のバラクタコンデンサ用の制御回路１２０は、不整合量Ｖｅの時間変化に応じて、第１のバラクタコンデンサ１１０の容量を決定する調整信号ＶＣ１を出力する。第２のバラクタコンデンサ用の制御回路１２２は、不整合量Ｖｅの時間変化に応じて、第２のバラクタコンデンサ１１２の容量を決定する調整信号ＶＣ２を出力する。これらの制御回路１２０，１２２は、同様な構成を有し同様な動作を行ない、それらは図２，図３に関連して詳細に説明される。尚、本実施例では、２つの可変高周波素子１１０，１１２のインピーダンスを調整することを想定しているので、２系統の制御経路１２０，１２２が描かれているが、一方の可変高周波素子のインピーダンスのみを制御するならば他方の制御経路は不要である。また、３以上の可変高周波素子のインピーダンスを制御するならば、３系統の制御経路を設ける必要があり、一般に、可変高周波素子数に相当する数だけ制御経路が必要になる。
【００１８】
図２は、第１のバラクタコンデンサ用の制御回路１２０の詳細なブロック図を示す。第２のバラクタコンデンサ用の制御回路１２２も同様の構成を有するので、説明は省略される。以下の説明では、理解を容易にするため、２値信号のＨ（論理高又はハイ）レベル及びＬ（論理低又はロー）レベルが具体的に明示される。しかし、それ以外の２値信号の論理を使用することも当然に可能である。制御回路１２０は、不整合量の第１，第２サンプルホールド回路２０２，２０４と、不整合量比較器２０６と、ＯＲ回路（論理和回路）２０８とを有する。制御回路１２０は、定電圧源２１０と、スイッチ２１２と、時定数回路２１４と、調整信号のサンプルホールド回路２１６と、スイッチ２１８と、バッファ２２０とを有する。更に、制御回路２２０は、閾値比較器２２２と、インバータ（反転回路）２２４と、ＡＮＤ回路（論理積回路）２２６とを有する。時定数回路２１４は、更に抵抗器２２８と、コンデンサ２３０とを有する。
【００１９】
不整合量の第１サンプルホールド回路２０２は、制御信号Ｓ３に従って、不整合量Ｖｅをサンプル又はホールドする。より具体的には、第１サンプルホールド回路２０２は、制御信号Ｓ３がＨレベルのときにサンプリングを行ない、Ｌレベルのときにホールドを行なう。第２サンプルホールド回路２０４は、制御信号Ｓ４に従って、不整合量Ｖｅをサンプル又はホールドする。より具体的には、第２サンプルホールド回路２０４は、制御信号Ｓ４がＨレベルのときにサンプリングを行ない、Ｌレベルのときにホールドを行なう。後述のタイミングチャートに示されるように、第１サンプルホールド回路２０２が、ある時点の不整合量Ｖｅ（ｎ）をサンプル及びホールドし、第２サンプルホールド回路２０４が、後の時点の不整合量Ｖｅ（ｎ＋１）をサンプル及びホールドする（これらは、Ｖｅ（ｔ）とＶｅ（ｔ＋τｄ）と表現することも可能である。）。
【００２０】
不整合量比較器２０６は、第１，第２サンプルホールド回路２０２，２０４の出力を比較することで、不整合量の時間変化に応じた２値信号を出力する。
【００２１】
閾値比較器２２２は、不整合量Ｖｅと所定の閾値Ｖｅ＿ｔｈとを比較し、比較結果を２値信号として出力する。本実施例では、閾値比較器２２２は、Ｖｅ≧Ｖｅ＿ｔｈならばＨレベルを出力し、そうでなければＬレベルを出力する。
【００２２】
インバータ２２４は、閾値比較器２２２の２値信号出力を反転した信号を出力する。
【００２３】
ＯＲ回路２０８は、不整合量比較器２０６の出力と、インバータ２２４の出力との論理和を出力する。
【００２４】
スイッチ２１２は、定電圧源２１０からの電力を時定数回路２１４に与えるか否かを、制御信号Ｓ５に従って切り替える。制御信号Ｓ５は、ＯＲ回路２０８の出力信号である。本実施例では、制御信号Ｓ５がＨレベルならばスイッチ２１２は開放状態（ｏｆｆ）になり、Ｌレベルならば導通状態（ｏｎ）になる。  
時定数回路２１４は、閉じたスイッチ２１２により定電圧源２１０に接続されている場合は、コンデンサ２３０に電荷が徐々に充電されることに応答して、徐々に増加する調整信号ＶＣ１を出力する。時定数回路２１４は、開いたスイッチ２１２により定電圧源２１０から分離されている場合は、コンデンサ２３０から電荷が徐々に放電されることに応答して、徐々に減少する調整信号ＶＣ１を出力する。このように増減する調整信号に応じて、バラクタコンデンサの容量が適切に増減される。尚、時定数回路２１４の構成は、図示の構成に限られず、定電圧源に接続されるか否かに応じて増加する又は減少する信号を出力することの可能な任意の回路とすることが可能である。但し、構成の簡易化等の観点からは、図示されているような充放電回路とすることが望ましい。
【００２５】
調整信号のサンプルホールド回路２１６は、所定の期間内で調整信号ＶＣ１の内容を一定に維持する（ホールドする）。所定の期間は、例えば、別の調整信号ＶＣ２を変化させる期間、即ち第２のバラクタコンデンサ１１２の容量値を変化させる期間である。また、後述するように、不整合量Ｖｅが所定の閾値を超えた場合も、調整信号ＶＣ１を一定に保持することが可能である。
【００２６】
ＡＮＤ回路２２６は、制御信号Ｓ１と閾値比較器２２２の出力との論理積を出力する。この出力信号は、調整信号のサンプルホールド回路２１６を制御する制御信号になる。本実施例では、ＡＮＤ回路２２６の出力がＨレベルの場合にサンプリングが行なわれ、Ｌレベルの場合にホールドが行なわれる。
【００２７】
スイッチ２１８及びバッファ２２０は、時定数回路２１４の出力を入力にフィードバックするフィードバック経路を形成する。スイッチ２１８は、ＡＮＤ回路２２６の出力に従って開閉し、本実施例ではＨレベルの場合に開放状態（ｏｆｆ）になり、Ｌレベルの場合に導通状態（ｏｎ）になる。即ち、サンプルホールド回路２１６が、サンプリングを行なっている場合はスイッチ２１８は開放状態であるが、サンプルホールド回路２１６がホールドを行なっている場合にはスイッチ２１８は導通状態になる。このフィードバック経路の意義を考察するため、仮にフィードバック経路２１８，２２０がなかったとする。この場合に、時定数回路２１４の出力がホールドされ、時定数回路２１４の入力が定電圧源２１０に接続されていなかったとすると、その入力の電圧は急速に減少する。その後、サンプルホールド回路２１６が再びサンプリングを開始すると、調整信号ＶＣ１は、一定に維持されていた状態から急激に低い信号状態に変化させられることになり、制御動作が不安定化する虞が生じる。仮に、サンプルホールド回路２１６がホールド状態のときに定電圧源２１０を時定数回路２１４に接続したとすると、定電圧源２１０の値にまでコンデンサ２３０が充電される。するとサンプルホールド回路２１６が再びサンプリングを開始したとき、調整信号ＶＣ１は、一定に維持されていた状態から急激に高い信号状態に変化させられることになる。本実施例のように、サンプルホールド回路２１６がホールド状態のときには時定数回路２１４を定電圧源２１６から分離することに加えて、フィードバック経路を設けることで、動作の不安定化を防止することが可能になる。
【００２８】
尚、本実施例では、不整合量の第１，第２サンプルホールド回路２０２，２０４と、不整合量比較器２０６と、閾値比較器２２２とが、制御回路１２０及び１２２の双方にそれぞれ設けられているように描かれているが、これらの要素の全部又は一部は、両制御回路で共用することも可能である。
【００２９】
図３は、本発明の実施例における動作を表すフローチャートを示す。以下、図２，図３を参照しながら、本実施例における動作を説明する。本実施例では、２つの可変高周波素子１１０，１１２を交互に制御する。即ち、ある時間フレームで、一方の可変高周波素子のインピーダンスが変化させられ、他方の可変高周波素子のインピーダンスは一定に維持される。次の時間フレームでは、逆に、一方の可変高周波素子のインピーダンスは維持され、他方の可変高周波素子のインピーダンスが変化させられる。以後同様の手順が反復される。この手法は、２以上の素子を制御する場合にも容易に拡張されることが可能である。即ち、Ｎ個の可変高周波素子に合わせてＮ個１組の時間フレームを反復し、各時間フレーム内では、ある可変高周波素子のインピーダンスを変化させている場合は、他のＮ−１個の可変高周波素子のインピーダンスを一定に維持し、総ての素子を順に調整することが可能である。
【００３０】
ステップ３０２では、第２の可変高周波素子１１２を調整する期間（ＶＣ２制御フレーム）内のある時点で、不整合量Ｖｅ（ｎ）を測定する。この測定は、不整合量の第１サンプルホールド回路２０２で行なわれる。
【００３１】
ステップ３０４では、ＶＣ２制御フレームが終了し、第１の可変高周波素子１１０を調整する時間フレーム（ＶＣ１制御フレーム）が始まる。以後、第２の可変高周波素子１１２のインピーダンスは、ＶＣ１制御フレームが終了するまで一定に維持される。ＶＣ１制御フレームの間では、制御信号Ｓ１はＨレベルである。従って、不整合量Ｖｅが閾値よりＶｅ＿ｔｈより大きければ、ＡＮＤ回路２２６の出力はＨレベルになり、時定数回路の２１４の出力がサンプリングされながら調整信号ＶＣ１として出力され、可変高周波素子１１０のインピーダンスが変化する。
【００３２】
ステップ３０５では、ＶＣ１制御フレームが始まったことに応答して、スイッチ２１２が導通状態になり、定電圧源２１０が時定数回路２１４に接続される。そして、可変高周波素子１１０の制御電圧（調整信号）が増やされる。
【００３３】
ステップ３０６では、一定期間（τｄ）後に、不整合量Ｖｅ（ｎ＋１）を測定する。この測定は、不整合量の第２サンプルホールド回路２０４で行なわれる。
【００３４】
ステップ３０８では、不整合量Ｖｅの時間変化がどのようであるかが判別される。
【００３５】
Ｖｅ（ｎ＋１）＞Ｖｅ（ｎ）
であるならば、これは、現在の不整合量Ｖｅ（ｎ＋１）が過去の不整合量Ｖｅ（ｎ）より大きいことを意味する。即ち、ステップ３０４で変化させたインピーダンスの方向（増加させる）が適切でなかったことが分かる。この場合は、ステップ３１０に進む。
【００３６】
ステップ３１０では、スイッチ２１２がＯＮからＯＦＦへ切り替えられる。この切替えは、２０６の出力が、Ｈレベルになることに応じて行なわれる。即ち、不整合量比較器２０６は、Ｖｅ（ｎ＋１）＞Ｖｅ（ｎ）ならば、Ｈレベルを出力し、そうでなければＬレベルを出力する。これにより、ＶＣ１制御フレームが終了するまで、可変高周波素子１１０に対する制御電圧（調整信号）が減らされ続ける。
【００３７】
ステップ３１２では、Ｖｅ（ｎ＋１）≦Ｖｅ（ｎ）である。これは、現在の不整合量Ｖｅ（ｎ＋１）が過去の不整合量Ｖｅ（ｎ）より小さいことを意味する。即ち、ステップ３０４で変化させたインピーダンスの方向（増加させる方向）が適切であったことが分かる。この場合は、スイッチ２１２の状態をＯＮに維持し、ＶＣ１制御フレームが終了するまで、素子１１０の制御電圧を増やし続ける。
【００３８】
ステップ３１４では、ＶＣ１制御フレームの終了間際に、サンプルホールド回路２１６により、現在の制御電圧を保持し、スイッチ２１２を開放状態にする。
【００３９】
ステップ３１６に示されるように、ＶＣ１制御フレームが終了する。以後、他方の可変高周波素子１１２に関するＶＣ２制御フレームが始まり、素子１１２に関するインピーダンスが調整され、ステップ３０２以降と同様の手順が行なわれ、素子１１０，１１２のインピーダンスが交互に調整される。
【００４０】
図４は、本発明の実施例による制御動作例（上側）及びタイミングチャート（下側）を示す。これらの横軸は時間（ｔ）であり、制御動作例の縦軸は制御電圧ＶＣ１（ＶＣ２）又は不整合量Ｖｅである。２つの波線の折れ線は、可変高周波素子１１０用の制御電圧ＶＣ１と、可変高周波素子１１２用の制御電圧ＶＣ２を表す。実線の折れ線は、不整合量Ｖｅを表す。概して、制御電圧ＶＣ１を変化させている間（ｔ１〜ｔ２，ｔ３〜ｔ４等）は、制御電圧ＶＣ２を一定値に保持している。同様に、制御電圧ＶＣ２を変化させている間（ｔ０〜ｔ１，ｔ２〜ｔ３等）は、制御電圧ＶＣ１を一定値に保持している。この例では、不整合量Ｖｅが閾値Ｖｅ＿ｔｈより小さくなると（ｔ４以降）、時定数回路２１４の時定数を大きくし、インピーダンスの変化量（制御電圧ＶＣ１又はＶＣ２の傾き）を緩やかにしている。これにより、不整合量が閾値を超える前よりも緻密な制御を行なうことが可能になる。
【００４１】
上側の動作例に加えて下側のタイミングチャートを（必要に応じて図２も）参照しながら、より具体的な動作を説明する。
【００４２】
ｔ０〜ｔ１の期間はＶＣ２制御フレームである。このため、制御信号Ｓ１はホールド状態であるが、制御信号Ｓ２はコントロール状態である。この場合のホールド状態では、素子１１０のインピーダンスが一定に維持される。この場合のコントロール状態では、素子１１２のインピーダンスが変化させられる。また、ｔ１〜ｔ２の期間はＶＣ１制御フレームである。この期間では、制御信号Ｓ１はコントロール状態であり、制御信号Ｓ２はホールド状態である。
【００４３】
制御信号Ｓ３の時刻ｔ１直前の「ｓ」で示される期間の間に、第１のサンプルホールド回路２０２は不整合量Ｖｅ（ｎ）のサンプリングを行ない、以後ホールドし、不整合量比較器２０６の一方の入力にそれを与える。
【００４４】
時刻ｔ１に至ると、制御信号Ｓ１がコントロール状態（Ｈレベル）になる。これに応答して、サンプルホールド回路２１６がサンプリングを開始し、時定数回路２１４の出力を調整信号（制御電圧）ＶＣ１として素子１１０に与える。この場合に、スイッチ２１２は、導通状態にされる。従って、制御電圧ＶＣ１は増加する。
【００４５】
時刻ｔ１からτｄだけ経過すると、制御信号Ｓ４が、ホールド状態からサンプリング状態「ｓ」になる。この期間「ｓ」の間に、第２のサンプルホールド回路２０４は、不整合量Ｖｅ（ｎ＋１）をサンプリングし、以後ホールドし、不整合量比較器２０６の他方の入力にそれを与える。この短期間τｄの間に制御電圧ＶＣ１は増加するが、このように仮に定めた制御方向（増加方向）が適切であるか否かは、その期間（τｄ）経過後の不整合量比較器２０６の出力によって判断される。この例では、時刻ｔ１からｔ１＋τｄまでの間に、制御電圧ＶＣ１だけでなく、不整合量Ｖｅも増えている。従って、制御電圧ＶＣ１を増やすことは、望ましい制御方向ではない。不整合量比較器２０６は、目下の場合には、
Ｖｅ（ｎ）＜Ｖｅ（ｎ＋１）
であるので、Ｈレベルの信号を出力する。不整合量Ｖｅは閾値Ｖｅ＿ｔｈより大きいので、インバータ２２４の出力はＬレベルである。従って、ＯＲ回路２０８はＨレベルを出力し、スイッチ２１２を非導通状態にする。これにより、時定数回路２１４は、定電圧源２１０から分離され、コンデンサ２３０は放電を開始し、制御電圧ＶＣ１が減少する。制御電圧ＶＣ１を増加させる制御方向は望ましくなかったので、それを減少させる方向は望ましい方向である。従って、不整合量Ｖｅは、スイッチ２１２を非導通状態にした後（制御信号Ｓ５をＨレベルにした後）、徐々に小さくなっている。以後、時刻ｔ２に至るまで、この動作が続けられる。
【００４６】
（尚、時刻ｔ０からτｄだけ経過した時点のように、不整合比較器２０６がＬレベルの信号を出力する場合は、制御電圧を増やすことは適切であるので、スイッチ２１２を導通状態にしたまま、制御電圧が増加し続けるようにする。）
時刻ｔ２に至ると、ＶＣ１制御フレームは終了する。この場合に、制御信号Ｓ５がＨレベルになっていないならば、強制的にＨレベルに切り替えられ、スイッチ２１２を非導通状態にさせるが、目下の例では既にＨレベルになっている。ＶＣ１制御フレームが終了すると、制御信号Ｓ１はコントロール状態（Ｈレベル）からホールド状態（Ｌレベル）に遷移する。このため、ＡＮＤ回路２２６の出力はＬレベルになり、サンプルホールド回路２１６はホールド状態になり、制御電圧ＶＣ１は固定される。上述したように、入力電圧が過剰に低下すると、次のフレームの開始時点で、制御電圧ＶＣ１が一旦大きく低下してしまい、コンデンサ２３０が再び充電されるまでの動作が不安定化する虞がある。このため、スイッチ２１８が導通状態になり、ホールドされた電圧を時定数回路２１４の入力にフィードバックすることで、時定数回路２１４の入力電圧が過剰に低下することを抑制する。
【００４７】
ｔ２〜ｔ３の期間は、ＶＣ２制御フレームであり、可変高周波素子１１２についても、可変高周波素子１１０に対するものと同様の処理が行なわれる。
【００４８】
時刻ｔ３の途中で、不整合量Ｖｅが閾値Ｖｅ＿ｔｈより小さくなると、本実施例では、時定数回路２１４の時定数が、小さなものから大きなものに変更される。即ち、時定数回路２１４による充放電の動作が緩やかになり、制御電圧ＶＣ１（ＶＣ２）の変化率又は勾配が緩やかになる。図示されているように、時刻ｔ４以降の制御電圧の傾斜は、時刻ｔ４以前のものより緩やかになっていることが分かる。時定数を大きくするには、キャパシタ２３０の容量を増やす又はそれを大きな容量を有するキャパシタに切り替えることで、実現されることが可能である。
【００４９】
尚、不整合量Ｖｅが閾値Ｖｅ＿ｔｈより小さくなったことを検出した時点で（時刻ｔ３の途中で）、直ちに時定数を大きなものに変更することも可能である。一方、ＶＣ１又はＶＣ２制御フレームの開始後τｄだけ経過した後の制御方向は、不整合量の時間変化に基づいて決定されているので、正しいことが推測される。従って、不整合量が閾値を超えた後でも同じ方向に同じ勾配で素子のインピーダンスを変化させると、更に小さな不整合量に到達するものと推測される。従って、時定数の変更は、次のフレームから行なうことが望ましい。
【００５０】
図５は、本発明の別の実施例による制御動作例（上側）及びタイミングチャート（下側）を示す。不整合量Ｖｅが閾値Ｖｅ＿ｔｈを超えるまでの動作は、図４に示されるものと同様であるため、説明は省略される。本実施例では、不整合量Ｖｅが閾値Ｖｅ＿ｔｈを超えると、制御回路に与えるタイミングクロックの速度が速いものに切り替えられる。その結果、不整合量Ｖｅの測定頻度が多くなり、ＶＣ１及びＶＣ２制御フレームの期間が短くなる。本実施例によれば、不整合量Ｖｅが閾値Ｖｅ＿ｔｈを超えると、制御電圧の制御方向を判断する頻度を増やすことで、最適値に近づきやすくすることが可能になる。この例の場合は、タイミングクロックとして高速のものと低速のものを用意しておき、不整合量が閾値を超えると、高速のものに切り替えるようにすることが可能である。
【００５１】
尚、不整合量Ｖｅが閾値Ｖｅ＿ｔｈより小さくなったことを検出した時点で（時刻ｔ２の途中で）、タイミングクロックを直ちに高速なものに変更することも可能である。しかし、図４の例の場合と同様に、閾値を超えた時点の制御方向は、正しいものであることが推測される。従って、不整合量が閾値を超えた後でも同じ方向に素子のインピーダンスを変化させると、更に小さな不整合量に到達するものと推測される。従って、タイミングクロックの変更は、次のフレーム（時刻ｔ３以降）から行なうことが望ましい。
【００５２】
更に、不整合量の最適値を効果的に探索する観点からは、図４に説明した動作を本実施例に組み合わせることも有利である。
【００５３】
図６は、本発明の別の実施例による制御動作例（上側）及びタイミングチャート（下側）を示す。不整合量Ｖｅが閾値Ｖｅ＿ｔｈを超えるまでの動作は、図４に示されるものと同様であるため、説明は省略される。本実施例では、不整合量Ｖｅが閾値Ｖｅ＿ｔｈを超えると、制御電圧ＶＣ１も制御電圧ＶＣ２も一定値に維持される。時刻ｔ３の途中で、不整合量Ｖｅが閾値Ｖｅ＿ｔｈより小さくなると、閾値比較器２２２の出力が、ＨレベルからＬレベルに変り、インバータ２２４の出力もＬレベルからＨレベルに変わる。従って、ＯＲ回路２０８の出力は、不整合量比較器２０６の出力内容によらずＨレベルになり、スイッチ２１２は非導通状態になる。更に、閾値比較器２２２の出力が、ＨレベルからＬレベルに変ることで、ＡＮＤ回路２２６の出力がＬレベルになり、サンプルホールド回路２１６はホールド状態になり、スイッチ２１８は導通状態になる。不整合量Ｖｅが閾値Ｖｅ＿ｔｈを超えた後の制御回路の処理負担を顕著に減少させることが可能になる。このような動作が行なわれると、不整合量Ｖｅが閾値Ｖｅ＿ｔｈより小さくなったことを検出した時点で（時刻ｔ３の途中で）、制御電圧を直ちにホールドすることが可能になる。しかし、図４，５の例の場合と同様に、閾値を超えた時点の制御方向は、正しいものであることが推測される。従って、不整合量が閾値を超えた後でも同じ方向に素子のインピーダンスを変化させると、更に小さな不整合量に到達するものと推測される。従って、タイミングクロックの変更は、次のフレーム（時刻ｔ４以降）から行なうことが望ましい。
【００５４】
以上説明したように、本発明の実施例によれば、様々な有利な効果が得られる。例えば、不整合量Ｖｅは、アンテナ整合回路１０４に入力される信号とそこから反射される信号の信号比で求められる。このため、アンテナに関するインピーダンスの不整合性を正確に知ることが可能になる。この信号比の時間変化に基づいて、可変高周波素子のインピーダンスを変化させる調整信号が生成される。インピーダンスを変化させる方向は、当初は仮に増加させるが、信号比の時間変化の内容によってその制御方向の当否が判断されるので、正確且つ速やかに制御方向を判断することが可能になる。
【００５５】
調整信号は、スイッチ２１２を介して電源２１０に接続される時定数回路２１４の出力から得られる。スイッチ２１２の開閉は、不整合量Ｖｅの時間変化に応じて制御される。本発明の実施例によれば、このように簡易なアナログ構成で調整信号が得られるので、専用のディジタル処理部を必要としていた従来の手法に比べて有利である。本発明の実施例によれば、最急降下法のような複雑な制御アルゴリズムを必要としない。
【００５６】
また、本発明では、可変高周波素子の電圧−容量特性あるいは電圧−インダクタンス特性の数学的なモデル化を必要としないため、非線形な可変高周波素子を用いることが可能である。さらに、本発明は、より小さい不整合量を目標として制御する方法であるため、最適値を設定する必要がない。したがって、可変高周波素子の容量可変範囲に依存することなく制御が可能である。更に、このような簡易な制御機構を、複数の可変高周波素子毎に設けたとしても、ソフトウエア及びハードウエアの両側面で従来懸念されていたほど大きな負担にはならない。
【００５７】
本発明は上述の実施例に限定されず、当業者にとって自明の範疇でこれらの実施例に様々な修正や変形を加えることが可能である。また、本発明は、無線端末の周囲状況に依存してアンテナピンピーダンスが変り得る任意の装置に使用されることが可能である。即ち、本発明は、双方向の無線通信装置だけでなく、例えばキーレスエントリのような単方向の無線装置に使用されることも可能である。
【００５８】
以下、本発明により教示される手段を例示的に列挙する。
【００５９】
（付記１）
アンテナ整合回路に入射する信号及び反射される信号の信号比の時間変化に応じて、前記アンテナ整合回路を構成する素子のインピーダンスを変化させる調整信号を出力することを特徴とするアンテナ整合回路用制御装置。
【００６０】
（付記２）
前記アンテナ整合回路を構成する複数の素子のインピーダンスを変化させる複数の調整信号が出力されることを特徴とする付記１記載のアンテナ整合回路用制御装置。
【００６１】
（付記３）
前記調整信号が、スイッチを介して電源に接続された時定数回路の出力から得られることを特徴とする付記１記載のアンテナ整合回路用制御装置。
【００６２】
（付記４）
前記スイッチは、前記信号比の時間変化に応じて開閉することが可能であることを特徴とする付記３記載のアンテナ整合回路用制御装置。
【００６３】
（付記５）
前記時定数回路の出力が、所定の期間実質的に一定に維持されることを特徴とする付記３記載のアンテナ整合回路用制御装置。
【００６４】
（付記６）
前記時定数回路の出力が、所定の期間入力にフィードバックされることを特徴とする付記３記載のアンテナ整合回路用制御装置。
【００６５】
（付記７）
前記信号比が閾値を超えると、前記調整信号を生成する時定数回路の時定数が変更されることを特徴とする付記１記載のアンテナ整合回路用制御装置。
【００６６】
（付記８）
前記信号比が閾値を超えると、前記信号比の時間変化の測定頻度が変更されることを特徴とする付記１記載のアンテナ整合回路用制御装置。
【００６７】
（付記９）
前記信号比が閾値を超えると、前記アンテナ素子を構成する素子のインピーダンスが実質的に一定に維持されることを特徴とする付記１記載のアンテナ整合回路用制御装置。
【００６８】
（付記１０）
移動通信端末、無線送信機又は無線受信機に設けられることを特徴とする付記１記載のアンテナ整合回路用制御装置。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施例によるアンテナ整合回路用制御装置を備えた通信装置の部分概略図を示す。
【図２】制御回路の詳細なブロック図を示す。
【図３】本発明の実施例による動作を表すフローチャートを示す。
【図４】本発明の実施例による制御動作例及びタイミングチャートを示す。
【図５】本発明の別の実施例による制御動作例及びタイミングチャートを示す。
【図６】本発明の別の実施例による制御動作例及びタイミングチャートを示す。
【符号の説明】
【００７０】
１００  通信装置
１０２  アンテナ
１０４  マッチング回路
１０６  制御回路
１０８  高周波信号源
１１０，１１２  バラクタコンデンサ
１１４  コイル
１１６  反射信号検出器
１１８  不整合量検出器
１２０，１２２  バラクタコンデンサ用制御回路
２０２，２０４  サンプルホールド回路
２０６  不整合量比較器
２０８  ＯＲ回路
２１０  定電圧源
２１２  スイッチ
２１４  時定数回路
２１６  サンプルホールド回路
２１８  スイッチ
２２０  バッファ
２２２  閾値比較器
２２４  インバータ
２２６  ＡＮＤ回路
２２８  抵抗器
２３０  コンデンサ
【図１】
2005244340.tif 000003
【図２】
2005244340.tif 000004
【図３】
2005244340.tif 000005
【図４】
2005244340.tif 000006
【図５】
2005244340.tif 000007
【図６】
2005244340.tif 000008