(57)【要約】【課題】  ウェハー上に焼き込まれたＩＣを前工程テストするセラミックス板を利用した垂直型プローブカードを提供する。【解決手段】  ＩＣに対接するピン接点が配設されたセラミックス板と、テスタに接続される合成樹脂製の配線基板とが、同軸ジャンパーケーブルコネクタで連結されていることを特徴とする。  ピン接点は、セラミックス板に設けられたマトリックス状に形成された、周壁に金属被膜が施された貫通孔内に配設されていること、セラミックス板は、セラミックス板内部または表面に形成された配線回路を介して前記貫通孔間隔が拡張された間隔で配設された接続端子に電気的に接続されていることが、それぞれ好ましい。  また、ウェハーに焼き込まれたＩＣに対接するピン接点が配設されたセラミックス板と、前記セラミックス基板の拡大された接点間隔に対応する接点間隔を有する樹脂製のＩＣＵと、テスタに接続される合成樹脂製の配線基板とで構成される。【選択図】  図４
2005283569.tif 000002
【特許請求の範囲】
【請求項１】
ウェハーに焼き込まれたＩＣに対接するピン接点が配設されたセラミックス板と、テスタに接続される合成樹脂製の配線基板とが、同軸ジャンパーケーブルコネクタで連結されていることを特徴とする前工程テスト用の垂直型プローブカード。
【請求項２】
前記ピン接点は、前記セラミックス板に設けられたマトリックス状に形成された、周壁に金属被膜が施された貫通孔内に配設されている請求項１に記載の垂直型プローブカード。
【請求項３】
前記セラミックス板は、前記セラミックス板内部または表面に形成された配線回路を介して前記貫通孔間隔が拡張された間隔で配設された接続端子に電気的に接続されている請求項１または請求項２に記載の垂直型プローブカード。
【請求項４】
ウェハーに焼き込まれたＩＣに対接するピン接点が配設されたセラミックス板と、前記セラミックス基板の拡大された接点間隔に対応する接点間隔を有する樹脂製のＩＣＵと、テスタに接続される合成樹脂製の配線基板とで構成されたことを特徴とする前工程テスト用の垂直型プローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の前工程テストをするのに用いる垂直型プローブカードに関する。
【背景技術】
【０００２】
集積回路（以下、ＩＣと略称する）は、ウェハーに多数焼き込まれ、プローブカードを用いてテスト（前工程テスト）され、良品だけが取り出されてケースに収めてパッケージングして製品となる。そして、製品となってからも、パフォーマンスボードにソケットを付けてテスト（後工程テストまたは製品テスト）される。
ウェハーにＩＣを焼き込んだ段階でＩＣの良否をテストする前工程テストでは、一般に、カンチ式レバー等からなる探針（プローブ）を組み込んだプローブカードが用いられてきた（特許文献１参照）。
【０００３】
特許文献１に示されるプローブカードは、図７に示すように、ＩＣチップ３１のバンプ３２に探針３３の先端を当接させ、探針３３を介して基板３４の配線パターン３５に導通させることによって、ＩＣチップ３２上に微細・濃密に配置されている電極間距離を、配線パターン３５の先端（配線パターン３５の探針３３との接点の反対側）では大きく拡げて、テスター（図示せず）と基板との接続に格別の困難を来さない通常の接続構造を採ることができるようになされている。
ＩＣは近時あらゆるところに大量に用いられるようになってきている。そのため、プローブカードも大量に必要とされてきている。しかし、カンチ式レバーをバンプの配列にあわせて配置固定するには、顕微鏡下で人手によってカンチ式レバーを配列するので、量産することは困難であり、また、カンチ式レバーを多数段化することはさらに細かい人手作業を要することになる。
さらに、探針（プローブ）の太さ、厚さ等の制約から、さらなる微細化・高密度化の傾向にあるＩＣに対応するのには、カンチ式レバー方式では、現在の電極間隙（ピッチ）である６０μｍがそろそろ限界であるとも考えられている。
また、タングステン合金等の硬質金属製の探針は、バンプを傷付けることも多い。
【０００４】
製品ＩＣの場合には、ケースに収める段階で、バンプ間隔をＩＣの電極間隔（ピッチ）より大きく拡張することができる（例えば、１．２７ｍｍピッチなどの、ｍｍオーダーのピッチとされることが通例である）ので、後工程テストの場合には、探針に替えてニードル（特許文献２参照）や、ピン接点を用いたテストソケット用パフォーマンスボードも用いられる。
特許文献２に示される垂直型プローブカードは、図８に示すように、被検査ウェハー４１表面の電極４２に、プラスチック等の絶縁物からなる支持板４３に設けた結合孔４４に摺動可能に挿通されたニードル４５を介して、配線基板４６の接続用電極４７に導通され、スルーホール又はバイアホール及び内部配線パターン４８で電極４９に至らせることによって、被検査ウェハー４１上に配置されている電極間距離を大きく拡げて、パフォーマンスボード（図示せず）からさらにテスタに接続されるに際して、配線基板４６との接続に格別の困難を来さない、通常汎用の接続構造を採ることができるようになされている。
【０００５】
プラスチック等の絶縁物からなる支持板４３、ないし、ガラスエポキシ板からなる補強板に結合孔４４を形成するには、打ち抜きまたは切断加工によるのを通例とするが、これらの結合孔形成方法によるときには、上述の前工程用のプローブカードに関して述べたのと同様の、ピッチは、従来、０．６ｍｍ（６００μｍ）に対応するのがほぼ限界とされる制約があった。無理すれば、何とか０．４ｍｍ（４００μｍ）ピッチに対応するものも試作され得たが、プローブカードの基板の強度に問題が出てしまう結果となっていた。
また、ピン接点の場合も、最近まで、貫通孔の間隔の面からも、また、ピン接点そのものの大きさの制約の面からも、ニードルの場合と同様の寸法的な制約が存在した。
【０００６】
特許文献２では、高温測定・テスト用に対処するために、低熱膨張率の材料、例えばセラミックやインバー合金等を使用すればよいとされてはいる。しかしながら、その場合には、ニードル接触端部を保護するため及び絶縁層を確保するために、ニードル接触端部が摺動する結合孔（ガイド孔）の内面に樹脂など絶縁性コーティングを施さなければならず、そのために支持板の素材自身のガイド孔径がコーティング層の２倍分大きくなり、強度上、孔ピッチがその分小さくできず多ピン化が達成されない不具合があるとされている。また、テスタに接続する従来のガラスエポキシ基板とセラミックス製のソケットとでは、材料が違いすぎてこのままでは接続できないとされてきていた。
【０００７】
【特許文献１】特開平６−１１８１００号公報
【特許文献２】特開２００１−２１５８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、ウェハー上に焼き込まれたＩＣを前工程テストするセラミックス板を利用した垂直型プローブカードを提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の前工程テスト用の垂直型プローブカードは、ウェハーに焼き込まれたＩＣに対接するピン接点が配設されたセラミックス板と、テスタに接続される合成樹脂製の配線基板とが、同軸ジャンパーケーブルコネクタで連結されていることを特徴とする。
前記ピン接点は、前記セラミックス板に設けられたマトリックス状に形成された、周壁に金属被膜が施された貫通孔内に配設されていること、前記セラミックス板は、前記セラミックス板内部または表面に形成された配線回路を介して前記貫通孔間隔が拡張された間隔で配設された接続端子に電気的に接続されていることが、それぞれ好ましい。
より量産性を重視する場合には、ウェハーに焼き込まれたＩＣに対接するピン接点が配設されたセラミックス板と、前記セラミックス基板の拡大された接点間隔に対応する接点間隔を有する樹脂製のＩＣＵと、テスタに接続される合成樹脂製の配線基板とで構成される。
【発明の効果】
【００１０】
本発明によれば、グリーンシートの段階のセラミックス薄板への穿孔は、ポンチを用いて微小な孔径のものが容易に実現することができ、ＩＣのバンプの高密度化に対応できる、ピン接点を挿入・固定する貫通孔を形成した積層セラミックス板を得ることができる。そして、積層セラミックス板の各層に所要の配線等を行うことによって、ＩＣのバンプの間隔を拡大した接点間隔を有するセラミックス基板を形成することができる。セラミックス基板とテスターに接続されるガラスエポキシ基板との接続に同軸ジャンパーケーブルコネクタを用いる態様においては、同軸ジャンパーケーブルコネクタのピン接点の挿入・固定によって、テストすべきＩＣの仕様変更にも迅速・容易に対応可能である、という、従来のものに比較して、格段に優れたプローブカードが実現可能となった。また、同軸ジャンパーケーブルコネクタによる接続に換えてＩＣＵによる接続形態とする場合には、上述の汎用性は犠牲にするとはいえ、専用タイプのプローブカードの量産化が可能となる。
【発明を実施するための最良の形態】
【００１１】
本発明は、ＩＣの電極（バンプで代表させることとする）に直接接触するプローブカードのピン接点の保持をセラミックス積層板で行うこと、ならびに、従来、テスタに接続する従来のガラスエポキシ基板とセラミックス製のソケットとでは、材料が違いすぎてこのままでは接続できないとされてきていたのを、同軸ジャンパーケーブルコネクタで、異種材料間の接続を可能としたことを基本とする。また、同軸ジャンパーケーブルコネクタを利用する場合、ＩＣの種類・配線の相違に容易に対応することができるというメリットはあるものの、同軸ジャンパーケーブルコネクタの配置は人手に頼ることになり、プローブカードの量産性の面で必ずしも満足できない場合がある。その場合には、ジャンパーケーブルの代わりにＩＣＵを使いプローブカードの汎用性は犠牲になるものの、個々のＩＣの専用タイプのプローブカードとして、量産性を図ることもできる。
【００１２】
ＩＣが多様に、かつ多量に用いられるとき、ＩＣの性能が、設計どおりに製作され、設計どおりに作動するか否かがテストされなければ、そのＩＣを製品として使用することはできない。ＩＣを前工程でテストするプローブカードが大量に安価に容易に供給されることが望まれる所以である。
本発明は、セラミックス積層板を利用することによって、従来のカンチ式レバー方式のプローブカードの欠点であった非効率性を格段に改良したものである。
すなわち、本発明は、セラミックス板（例えばガラスセラミック）は、例えば、０．１ｍｍ厚のグリーンシートの段階では、薄板には、針（ドリルではなく、ポンチ）の先端で突くことによって、微少な貫通孔を容易に形成することができ、少なくとも貫通孔の周壁に金属皮膜（銅あるいは金であることが好ましい）を形成することによって、表裏の両表面間に導通を確保することができる、との知見を基礎にしている。
【００１３】
本発明を、添付の図面を用いて、詳細に説明する。
図１は、本発明の垂直プローブカードの全体を示す平面説明図である。図２は、本発明の垂直プローブカードの側面説明図である。図３は、本発明の垂直プローブカードに好適に用いられるピン接点の一例を示す説明図であり、（ａ）は一部切り欠き側面図、（ｂ）は拡大側面図である。
図１、２において、１は、ＩＣチップの電極に接触するグリッド状のピン接点群が中央部に設けられたセラミックス製のソケットである。ソケットの表面（図２で上）側には、ＩＣチップの電極に接触する各グリッド状のピン接点群のピン接点接続端子が表出している。ソケットの裏面側には、ピン接点群の各ピン接点に対応したソケット接続端子が、グリッド状のピン接点群の外周部分に、グリッド状のピン接点群に比較して拡張された間隔で、表出している。
【００１４】
グリッド状のピン接点群は、ソケットの中央部に１群設けることができ、また、所望により、適宜の数の複数群設けても良い。複数群設ける場合には、必ずしも相互に隣接している必要はなく、所望の繰り返しパターンを形成していることもできる。
ソケット１は、セラミックス基板２上に載置される。セラミックス基板２の中央側には、ソケット１のソケット接続端子に対応するソケット用接続端子が表出し、外側部分の裏側には、各ソケット用接続端子と電気的に接続されているセラミックス基板接続端子が表出している。セラミックス基板接続端子は、スルーホール状をなしている。
【００１５】
セラミックス基板２は、ガラスエポキシ基板等からなる配線基板３に載置されている。配線基板３は、中央部にセラミックス基板２の直径よりは小さい直径の貫通孔４が形成され、配線基板３とセラミックス基板２との重複部（重なり部）５にセラミックス基板用接続端子がスルーホール状に形成されており、その外側には、パフォーマンスボードと接続される配線基板接続端子が形成されている。
セラミックス基板２に設けられたセラミックス基板接続端子と、配線基板３に設けられたセラミックス基板用接続端子とは、着脱自在の同軸ジャンパーケーブル６で電気的に接続される。
同軸ジャンパーケーブルコネクタは、５０Ωインピーダンスマッチングしたものであることが好ましい。
【００１６】
セラミックス製の基板は、例えば、０．１ｍｍ厚の適宜の組成のセラミックスグリーンシートにポンチを用いて、例えば６０μｍφの貫通孔を所定のピッチでグリッド状に穿孔する。その貫通孔の少なくとも内側に適宜の金属、好ましくは銅あるいは金、を適宜の手段、例えば蒸着手法を用いて被膜を形成する。併せて、拡張接点パターンを形成する。拡張接点パターンの接点ピッチは、限界的な間隔ではないように配列することができるので、通例の形成方式で適宜形成することができる。
セラミックスグリーンシート上に、所望の配線パターンを形成することもできる。配線パターンを形成した場合には、それぞれの先端部分にスルーホール又はバイアホール等で、外部に接続可能な接点（ソケット接続端子）を形成する。
【００１７】
穿孔し、貫通孔内側に金属被膜を形成したセラミックスグリーンシートを所要枚数準備し、それらを重ねて一体化する。
セラミックスのグリーンシートの段階で内部配線パターンを形成しない場合には、一体化されたセラミックス製のソケットの最外層の（両）表面に、外部に接続可能な接点（ソケット接続端子）を有する所望の配線パターンを形成する。
セラミックス製の、微細構造を有する成形体を製造するのは、コストが高いので、通常は、比較的小さなソケットを形成し、別途、製造技術上も特に困難な問題を有さない手法を用いて、較差も格別の厳しさを要求されないスペックでセラミックス基板を製造し、両者を接合する。尤も、ソケットとセラミックス基板とを兼ね備えたものとすることを妨げず、後者の場合も本件発明の技術的範囲に含まれるものとする。
【００１８】
内側壁面に金属被膜を有し、貫通孔が位置合わせされて一体化されたセラミックス製のソケットの貫通孔には、ピン接点が装着される。
ピン接点は、ピン先端がＩＣの各電極に所要の圧力で接触され、ＩＣの電極とソケットの貫通孔壁面の金属被膜との間の電気的接続が確保される。
ピン接点の一例としては、図３に示すように、チューブ７の内部にスプリング８が装着され、スプリング８の両端にプランジャー９が配置される。
プランジャー９の先端は、錐形、球形等でも差し支えないが、円錐台形の頂点部分に複数の直径に切り込みを入れた形状や、中空円筒状とすることも好ましい態様である。図３（ｂ）には、中心に中空部１０を有するピン接点の例が示されている。
【００１９】
少なくともプランジャーは、メッキではなく、金合金等の良導電性金属製としておくと、ピン接点先端にハンダバンプとの押圧で付着するハンダの汚染をヤスリ等で削り取ることによって、常に新鮮な表面（接触端）を維持することができるのでより好ましい。
ピン接点は、ソケットの貫通孔に着脱可能となっていることが望ましい。治具を用いて着脱可能であれば、ピン接点を複数回リユースすることができ、ＩＣの仕様変更や、セッティングミスの修正等が可能となる利点が生ずる。
セラミックス製のソケットと、セラミックス基板とは、適宜の手法で、接合される。セラミックス製のソケットと、セラミックス基板との組み合わせによって、ＩＣチップの微細・濃密な接点電極の配列は、セラミックス基板上に拡張再配列がなされ、テスタへと接続される常用の、例えばガラスエポキシ基板製の、接続配線基板への接続が容易となる。
【００２０】
ただし、セラミックス基板とガラスエポキシ基板との電気的な直接接続は、材料が違いすぎるために、従来一般には行われていない。
本発明では、セラミックス基板とガラスエポキシ基板との電気的な接続を、両端にピン端子を有する同軸ジャンパーケーブル（コネクタ）を用いて行うことが大きな特徴の一つである。同軸ジャンパーケーブルは、日本ＩＦ（株）から「ＣＪＰ」の商標で提供される。
【００２１】
ソケットに形成された貫通孔の全てにピン接点が装着される必要は必ずしもない。従来のガラスエポキシ基板製のプローブカードでも、例えばＩＣチップのバンプ電極が、一つのＩＣで１０００程度有った場合であっても、実際に検査に用いられる電極位置の数は、その内の１割程度しか実際には利用されていなかった例は、普通に見られることである。
また、テスタも、現状では、テストできるバンプ数は数百個以下のものが常用されているのが現実である。
ＩＣの回路パターンは、目的によって種々あり得る。それらの仕様によって、実際にテストされるべきバンプの位置は異なることは間々あり得る。
【００２２】
このことを前提とすると、ソケットの所要部に形成する貫通孔のマトリックスには、次のような諸態様が考えられる。
一つは、最短ピッチで所要領域の全てに貫通孔を形成し、テストすべきＩＣの仕様に基づいて、所望の貫通孔にだけピン接点を挿入する態様である。この場合には、一つのソケットで、多種類のＩＣ仕様に対応することができ、それ程大量に製造するのではないＩＣ仕様の前工程テストに適する。ピン接点の着脱が可能な場合には、特に汎用性に富むこととなる。
別の態様は、大量生産されるＩＣ仕様に最適なソケット上の位置にだけ貫通孔を形成し、そのＩＣの前工程テスト専用にソケットとする態様である。
本発明のプローブカードは、そのいずれの態様にも対応することができることは、いうまでもない。
【００２３】
以上、ＩＣの前工程テスト用のプローブカードについて説明してきたが、ピン接点のピッチを調整することによって、後工程テスト用の製品用パフォーマンスボードとしても利用可能である。別言すれば、貫通孔のピッチを大きくし、貫通孔の径を大きくしたものを形成するのは、従来の技術でも適宜可能である。
しかし、よりコストの安い合成樹脂製の基板を用いても実現可能なものを、高価なセラミックス製のものとすることは、通常、得策とは考えられない。
【００２４】
［実証実験１］
図３に示すピン接点形状で、チューブの直径が１５０μｍ、プランジャーの直径が１０１μｍである、中空タイプのプランジャーのピン接点を使用し、セラミックスのグリーンシートにポンチで、ピッチが０．２ｍｍ（２００μｍ）の貫通孔マトリックスを、７９×７９＝６２４１個のバンプを形成したセラミックス基板を作製した。
ソケットの貫通孔の内、隣接する貫通孔を含めて、所望のパターンで５１２貫通孔を選択して、ピン接点を装着し、図１、図２に示すガラスエポキシ基板と、５０Ωインピーダンスマッチングをした同軸ジャンパーケーブルで接続して、確認用に特別に試作したＩＣを用いて、前工程テストを行い、必要なテスト結果が得られた。
【００２５】
製造されるＩＣの生産数量が比較的少ない場合、典型的には多品種少量生産の場合には、これまでに述べてきたタイプのプローブカードは、その生産スピードないしＩＣの種類・配線変更のための同軸ジャンパーケーブルの再配列のスピードに、よく適合することができる。
しかし、中には、１種類・配線のＩＣが月産で６桁、７桁の数量を確保する必要があるものもある。このようなＩＣの場合、前工程テストに用いられるプローブカードも、相当数の生産が集中される必要がある。このような場合には、汎用性を犠牲にしてでも（専用機としてでも）、生産のスピードを上げることが優先される必要が出てくる。
【００２６】
そのためには、人手に依存する同軸ジャンパーケーブルの配列の工程を改革することが考えられる。
前述の、ＩＣチップ（−テストヘッド）−セラミックス基板−同軸ジャンパーケーブル−ガラスエポキシ基板−テスターの組み合わせにおけるセラミックス基板からガラスエポキシ基板への接点間隔の拡大を、セラミックス板にピン接点を配列したＩＣＵ（inter connecting unit ）による接点間隔の拡大に代えることによって、ＩＣチップ（−テストヘッド）ーセラミックス基板−ＩＣＵ−ガラスエポキシ基板−テスターの組み合わせで実現することとした。
同軸ジャンパーケーブルを用いるタイプのプローブカードでは、高周波特性に制約があったが、本発明のＩＣＵによる接続とすることによって、より高い高周波領域での作動特性もテストすることができるようになる。
【００２７】
図４は、本発明の第２の実施の形態であるＩＣＵを用いた垂直型プローブカードの断面説明図である。第５図は、本発明の第２の実施の形態であるＩＣＵを用いた垂直型プローブカードの断面説明図である。第６図は、本発明の第２の実施の形態であるＩＣＵを用いた垂直型プローブカードでＩＣチップ４個を同時に前工程テストする例を示すＩＣＵの表面説明図である。
図４において、１１はテストヘッド、１２はセラミックス基板、１３はＩＣＵ、１４は（ガラスエポキシ製の）配線基板であり、これらがステフナー１５、１６で組み付けられている。
【００２８】
ＩＣチップ（デバイス）（図示せず）は、テストヘッド１１の前面（図５の右側）に配置されて前工程テストに供される。
セラミックス基板１２は、前述のセラミックス基板２と基本的な構成・構造は同一である。セラミックス基板１２は、ＩＣチップ（テストヘッド１１）における接点間隔（例えば、０．２μｍピッチ）を、接点間隔（例えば、１．０ｍｍピッチ）に拡大するように、セラミックス基板１２内に所望の配線構造が形成されている。
ＩＣＵ（ inter connecting unit ）１３は、図５に示される通り、樹脂製の板体に設けられた貫通孔にピン接点１７が配設されている。ＩＣＵ１３においては、接点間隔の変更は、原則として、行わないが、所望により、ＩＣＵ１３の部分で接点間隔の拡大を施すこともできる。樹脂の材質としては、例えば、ポリエステル系の超耐熱性樹脂等が挙げられる。
【００２９】
ピン接点１７は、図３に示したものと基本構造は同一であり、金属、例えばＮｉ合金に金メッキを施したものが用いられ得るが、チューブ及びプランジャーを金合金製とすることによって、導電性を高めることが好ましい。
【００３０】
ガラスエポキシ製の配線基板１４は、従来技術で用いられてきたものと基本的に同じもので差し支えない。配線基板１４は、配線基板３と同様、テスターに常法に従って接続される。
テストヘッド１１、セラミックス基板１２、ＩＣＵ１３、配線基板１４は、ステフナーＴ１５、ステフナーＢ１６を用いて、堅固に組み付けられる。
ＩＣチップ（デバイス）の大量生産に対応するためには、前工程テストで複数のＩＣチップをテストできれば、それだけ能率が上がる。しかし、テスターのチェック可能接点数は、通常、限られている（多くは、５１２チャンネル）ので、ＩＣチックにおける配線構造にも依存する。
【００３１】
したがって、１回にテストするＩＣチップ数は、所望によって、適宜設定することができる。１チップ、２チップ、４チップ、８チップ等とすることができる。
図６には、４チップとした場合の例が示されている。図６において、１８はＩＣチップをマウントするサイトを示す。ＩＣチップのマウントサイトを適宜に設定可能であるのは、同軸ジャンパーケーブルを用いたプローブカードの場合でも同様である（図１では、１チップの例を示している）。
【００３２】
［実証実験２］
７５×６３のマトリックスバンプで、電源とアース接点を含む１ＤＵＴ当たり２５７３バンプのＩＣチップ４個同時の前工程テストを、図６に示すＩＣＵ形状の垂直型プローブカードを用いてテストした。
実質的に２５７３×４＝１０２９２バンプ数のＩＣの前工程テストが、所望の範囲内で、良好なテスト結果が得られた。
【産業上の利用可能性】
【００３３】
本発明により、高集積度ＩＣの前工程テストを行うための垂直型プローブカードが実現でき、ピン接点の差し替えでＩＣの仕様変更にも迅速・的確に対応できる汎用タイプの垂直型プローブカードによってＩＣの仕様変更にも迅速・的確に対応できるもの、また、集中的な製品市場投入に必要なＩＣの大量生産に対応できる専用型の垂直型プローブカードの高能率製造が可能な垂直型プローブカードとを、共に、供給することができるようになり、ＩＴ技術の進歩に有益な貢献ができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の垂直プローブカードの全体を示す平面説明図である。
【図２】本発明の垂直プローブカードの側面説明図である。
【図３】本発明の垂直プローブカードに好適に用いられるピン接点の一例を示す説明図であり、（ａ）は一部切り欠き側面図、（ｂ）は拡大側面図である。
【図４】本発明の第２の実施の形態であるＩＣＵを用いた垂直型プローブカードの断面説明図である。
【図５】本発明の第２の実施の形態であるＩＣＵを用いた垂直型プローブカードの要部断面説明図である。
【図６】本発明の第２の実施の形態であるＩＣＵを用いた垂直型プローブカードでＩＣチップ４個を同時に前工程テストする例を示すＩＣＵの表面説明図である。
【図７】従来の探針型のプローブカードの例を示す説明図である。
【図８】従来の垂直型プローブカードの例を示す説明図である。
【符号の説明】
【００３５】
１：ソケット
２：セラミックス基板
３：配線基板
４：貫通孔
５：重複部（重なり部）
６：同軸ジャンパーケーブル
７：チューブ
８：スプリング
９：プランジャー
１０：（プランジャー中心部の）中空部
１１：テストヘッド
１２：セラミックス基板
１３：ＩＣＵ（ inter connecting unit ）
１４：（ガラスエポキシ製の）配線基板
１５：ステフナーＴ
１６：ステフナーＢ
１７：ピン接点
１８：（ＩＣチップをマウントする）サイト
３１：ＩＣチップ
３２：バンプ
３３：探針
３４：基板
３５：配線パターン
４１：被検査ウェハー
４２：（ウェハー４１表面の）電極
４３：支持板
４４：結合孔
４５：ニードル
４６：配線基板
４７：接続用電極
４８：内部配線パターン
４９：電極
【図１】
2005283569.tif 000003
【図２】
2005283569.tif 000004
【図３】
2005283569.tif 000005
【図４】
2005283569.tif 000006
【図５】
2005283569.tif 000007
【図６】
2005283569.tif 000008
【図７】
2005283569.tif 000009
【図８】
2005283569.tif 000010