(57)【要約】      （修正有）【課題】入力端子と出力端子間に接続された出力制御トランジスタを有する電源装置に関し、通常動作時とパワーセーブ時とで出力電圧のオフセットのばらつきを低減できる電源装置を提供する。【解決手段】入力端子と出力端子間に接続された出力制御トランジスタＭ０と、出力端子Ｔoutの電圧に応じた検出電圧Ｖsと基準電圧Ｖrefとの差電圧を検出し、差電圧に応じて出力制御トランジスタＭ０を駆動させる差動回路とを有する電源装置において、差動回路は、第１のゲインを有する第１のアンプ２１と、第１のゲインとは異なる第２のゲインを有する第２のアンプ２２と、第１のアンプ２１と第２のアンプとの動作を選択的に切り換える切換手段２５、２６、ＳＷ１〜ＳＷ３とを有し、第１のアンプ２１と第２のアンプ２２とは、その差動入力部Ｍ１〜Ｍ３、２４が共通化されている。【選択図】図１
2005242704.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子間に接続された出力制御トランジスタと、前記出力端子の電圧に応じた検出電圧と基準電圧との差電圧を検出し、該差電圧に応じて前記出力制御トランジスタを駆動させる差動回路とを有する電源装置において、
前記差動回路は、第１のゲインを有する第１のアンプと、
前記第１のゲインとは異なる第２のゲインを有する第２のアンプと、
前記第１のアンプと前記第２のアンプとの動作を選択的に切り換える切換手段とを有し、
前記第１のアンプと前記第２のアンプとは、その差動入力部が共通化されていることを特徴とする電源装置。
【請求項２】
前記差動入力部は、ゲートに基準電圧が供給される第１のトランジスタと、
ゲートに前記検出電圧が供給される第２のトランジスタと、
前記第１のトランジスタと前記第２のトランジスタに、前記第１のトランジスタに流れる電流と前記第２のトランジスタに流れる電流との総和が定電流となるように電流を供給する電流源とを有することを特徴とする請求項１記載の電源装置。
【請求項３】
前記第１のアンプは、前記第１のトランジスタに流れる電流に応じた電流を出力する第１のカレントミラー回路と、
前記第２のトランジスタに流れる電流に応じた電流を出力する第２のカレントミラー回路と、
前記第１のカレントミラー回路の出力電流に応じた電流を出力する第３のカレントミラー回路とを有し、
前記第２のカレントミラー回路の出力電流と前記第３のカレントミラー回路の出力電流とを合成した電流により前記出力制御トランジスタを駆動することを特徴とする請求項２記載の電源装置。
【請求項４】
前記第２のアンプは、前記第１のトランジスタに流れる電流に応じた電流を前記第２のトランジスタに供給する第４のカレントミラー回路と、
前記第４のカレントミラー回路の出力と前記第２のトランジスタとの接続点の電位に応じた電流を出力する第１の出力トランジスタと、
前記第１の出力トランジスタに定電流を流す定電流源とを有し、
前記第１の出力トランジスタと前記定電流源との接続点の電位により前記出力制御トランジスタを駆動することを特徴とする請求項２記載の電源装置。
【請求項５】
前記第２のアンプは、前記第１のトランジスタに流れる電流に応じた電流を出力する第５のカレントミラー回路と、
前記第２のトランジスタの出力電流に応じた電流を出力する第６のカレントミラー回路と、
出力が前記第５のカレントミラー回路の出力接続されており、前記第６のカレントミラー回路の出力電流に応じた電流を出力する第７のカレントミラー回路と、
前記第５のカレントミラー回路の出力と前記第７のカレントミラー回路の出力との接続点の電位がゲートに供給されており、前記第５のカレントミラー回路の出力と前記第７のカレントミラー回路の出力との接続点の電位に応じた電流を前記出力制御トランジスタのゲートに供給する第２の出力トランジスタとを有することを特徴とする請求項２又は３記載の電源装置。
【請求項６】
前記差動入力部は、前記第１のアンプと前記第２のアンプとで前記基準電圧及び前記検出電圧が共通化されたことを特徴とする請求項１乃至５のいずれか一項記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源装置に係り、特に、入力端子と出力端子間に接続された出力制御トランジスタと、出力端子の電圧に応じた検出電圧と基準電圧との差電圧を検出し、差電圧に応じて出力制御トランジスタを駆動させる差動回路とを有する電源装置に関する。
【背景技術】
【０００２】
携帯電話に搭載されるレギュレータには、送受信時と待機時とで、異なる特性が要求されている。送受信時には、早い応答性と高リプルリジェクションが要求され、待機時には、低消費電流化が要求される。
【０００３】
従来、携帯電話では、この異なる要求を満足するために、異なる特性を持つ２つのレギュレータＩＣを搭載し、使用状態に応じて使用するレギュレータＩＣを切り換えるようにしていた。このように２つのレギュレータＩＣを搭載すると、実装面積が増加するとともに、コストの増加、電源システム構成の複雑化などの課題があった。このため、異なる特性の機能を１チップのレギュレータＩＣに搭載することが望まれている。
【０００４】
なお、このようなレギュレータＩＣとして、通常の動作時とパワーセーブ時とで誤差アンプのゲインを切り換えることにより、異なる特性の機能を１チップのレギュレータＩＣに搭載する小電力化を図った電源装置があった（例えば、特許文献１、２、３参照）。
【０００５】
【特許文献１】特開２００２−３１２０４３号公報
【特許文献２】特開２００３−１５０２５３号公報
【特許文献３】特開２００３−  ９１３２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかるに、従来のレギュレータＩＣでは、単に、異なる特性の２つのレギュレータＩＣを１チップ化したものであり、オフセットなどの特性にばらつきが発生するなどの課題があった。
【０００７】
本発明は上記の点に鑑みてなされたもので、通常動作時とパワーセーブ時とで出力電圧のオフセットのばらつきを低減できる電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、入力端子と出力端子間に接続された出力制御トランジスタ（Ｍ０）と、出力端子（Ｔout）の電圧に応じた検出電圧（Ｖs）と基準電圧（Ｖref）との差電圧を検出し、差電圧に応じて出力制御トランジスタ（Ｍ０）を駆動させる差動回路とを有する電源装置において、差動回路は、第１のゲインを有する第１のアンプ（２１）と、第１のゲインとは異なる第２のゲインを有する第２のアンプ（２２、１２２）と、第１のアンプ（２１）と第２のアンプ（２２、１２２）との動作を選択的に切り換える切換手段（２５、２６、ＳＷ１〜ＳＷ３、ＳＷ13）とを有し、第１のアンプ（２１）と第２のアンプ（２２、１２２）とは、その差動入力部（Ｍ１〜Ｍ３、２４）が共通化されていることを特徴とする。
【０００９】
差動入力部（Ｍ１〜Ｍ３、２４）は、ゲートに基準電圧が供給される第１のトランジスタ（Ｍ１）と、ゲートに検出電圧（Ｖs）が供給される第２のトランジスタ（Ｍ２）と、第１のトランジスタ（Ｍ１）と第２のトランジスタ（Ｍ２）に、第１のトランジスタ（Ｍ１）に流れる電流と第２のトランジスタ（Ｍ２）に流れる電流との総和が定電流となるように電流を供給する電流源（Ｍ３、２４）とを有することを特徴とする。
【００１０】
第１のアンプ（２１）は、第１のトランジスタ（Ｍ１）に流れる電流に応じた電流を出力する第１のカレントミラー回路（Ｍ11、Ｍ12）、と、第２のトランジスタ（Ｍ２）に流れる電流に応じた電流を出力する第２のカレントミラー回路（Ｍ13、Ｍ14）と、第１のカレントミラー回路（Ｍ11、Ｍ12）の出力電流に応じた電流を出力する第３のカレントミラー回路（Ｍ15、Ｍ16）とを有し、第２のカレントミラー回路（Ｍ13、Ｍ14）の出力電流と第３のカレントミラー回路（Ｍ15、Ｍ16）の出力電流とを合成した電流により出力制御トランジスタ（Ｍ０）を駆動することを特徴とする。
【００１１】
第２のアンプ（２２）は、第１のトランジスタ（Ｍ１）に流れる電流に応じた電流を第２のトランジスタ（Ｍ２）に供給する第４のカレントミラー回路（Ｍ21、Ｍ22）と、第４のカレントミラー回路（Ｍ21、Ｍ22）の出力と第２のトランジスタ（Ｍ２）との接続点の電位に応じた電流を出力する第１の出力トランジスタ（Ｍ23）と、第１の出力トランジスタ（Ｍ23）に定電流を流す定電流源（２４、Ｍ24）とを有し、第１の出力トランジスタ（Ｍ23）と定電流源（２４、Ｍ24）との接続点の電位により出力制御トランジスタ（Ｍ０）を駆動することを特徴とする。
【００１２】
第２のアンプ（１２２）は、第１のトランジスタ（Ｍ１）に流れる電流に応じた電流を出力する第５のカレントミラー回路（Ｍ121、Ｍ122）と、第２のトランジスタ（Ｍ２）の出力電流に応じた電流を出力する第６のカレントミラー回路（Ｍ123、Ｍ124）と、出力が第５のカレントミラー回路（Ｍ121、Ｍ122）の出力接続されており、第６のカレントミラー回路（Ｍ123、Ｍ124）の出力電流に応じた電流を出力する第７のカレントミラー回路（Ｍ125、Ｍ126）と、第５のカレントミラー回路（Ｍ121、Ｍ122）の出力と第７のカレントミラー回路（Ｍ125、Ｍ126）の出力との接続点の電位がゲートに供給されており、第５のカレントミラー回路（Ｍ121、Ｍ122）の出力と第７のカレントミラー回路（Ｍ125、Ｍ126）の出力との接続点の電位に応じた電流を出力制御トランジスタ（Ｍ０）のゲートに供給する第２の出力トランジスタ（Ｍ127）とを有することを特徴とする。
【００１３】
差動入力部（Ｍ１〜Ｍ３、２４）は、第１のアンプ（２１）と第２のアンプ（２２、１２２）とで基準電圧（Ｖref）及び検出電圧（Ｖs）が共通化されたことを特徴とする。
【００１４】
なお、上記参照符号は、あくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。
【発明の効果】
【００１５】
本発明によれば、第１のゲインを有する第１のアンプと、第１のゲインとは異なる第２のゲインを有する第２のアンプと、第１のアンプと第２のアンプとの動作を選択的に切り換える切換手段とを有し、第１のアンプ及び第２のアンプで、その差動入力部を共通化することにより、差動入力部だけでなく、基準電圧及び検出電圧が共通化できるため、オフセット成分を共通化できるため、切り換えによるオフセット成分のばらつきを低減でき、切換時に出力電圧の変動を抑制できる。
【発明を実施するための最良の形態】
【００１６】
〔第１実施例〕
図１は本発明の第１実施例の回路構成図を示す。
【００１７】
本実施例の電源装置１０は、直流電源１１、コンデンサＣin、Ｃout、レギュレータＩＣ１２から構成される。直流電源１１は、蓄電池などから構成されており、直流電圧を発生する。直流電源１１で発生した直流電圧は、コンデンサＣinで平滑化された直流電圧Ｖinは、レギュレータＩＣ１２の入力端子Ｔinに印加される。
【００１８】
レギュレータＩＣ１２は、出力制御ＭＯＳトランジスタＭ０、出力検出抵抗Ｒ１、Ｒ２、第１のアンプ２１、第２のアンプ２２、基準電圧源２３、バイアス電源２４、制御回路２５、インバータ２６、スイッチＳＷ1〜ＳＷ3から構成されている。
【００１９】
出力制御トランジスタＭ０は、ｐチャネルＭＯＳトランジスタから構成されており、ソース−ドレインが入力端子Ｔinと出力端子Ｔoutとの間に接続されている。
【００２０】
出力検出抵抗Ｒ１、Ｒ２は、出力端子Ｔoutと接地端子Ｔgndとの間に直列に接続されている。出力検出抵抗Ｒ１、Ｒ２との接続点には、出力電圧Ｖoutに応じた検出電圧Ｖsが出現する。検出電圧Ｖｓは、第１のアンプ２１及び第２のアンプ２２に供給される。
【００２１】
第１のアンプ２１は、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ11〜Ｍ16から構成され、第２のアンプ２２は、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ21〜Ｍ24から構成される。ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３は、差動回路の入力段を構成しており、第１のアンプ２１と第２のアンプ２２とで、共通化されている。
【００２２】
ＭＯＳトランジスタＭ１は、ｎチャネルＭＯＳトランジスタから構成され、ゲートには基準電圧源２３から基準電圧Ｖrefが印加されている。また、ＭＯＳトランジスタＭ２は、ｎチャネルＭＯＳトランジスタから構成され、ゲートには出力検出抵抗Ｒ１と出力検出抵抗Ｒ２との接続点が接続され、検出電圧Ｖsが印加されている。基準電圧源２３は、入力端子Ｔinと接地端子Ｔgndとの間に接続され、入力端子Ｔinに供給される入力電圧Ｖinから基準電圧Ｖrefを生成し、ＭＯＳトランジスタＭ１のゲートに供給する。
【００２３】
ＭＯＳトランジスタＭ１のソースとＭＯＳトランジスタＭ２のソースとは、ＭＯＳトランジスタＭ３のドレインに接続される。ＭＯＳトランジスタＭ３はソースが接地端子Ｔgnd、ゲートがバイアス電源２４に接続されている。ＭＯＳトランジスタＭ３は、バイアス電源２４からのバイアス電圧により駆動され、ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２とから定電流を引き込む。このとき、ＭＯＳトランジスタＭ１に流れる電流とＭＯＳトランジスタＭ２に流れる電流との総和がＭＯＳトランジスタＭ３により引き込まれる定電流となる。バイアス電源２４は、入力端子Ｔinと接地端子Ｔgndとの間に接続され、入力端子Ｔinに供給される入力電圧Ｖinからバイアス電圧を生成する。
【００２４】
ＭＯＳトランジスタＭ11、Ｍ12は、第１のカレントミラー回路を構成しており、ＭＯＳトランジスタＭ１に流れる電流に応じた電流をＭＯＳトランジスタＭ12から出力する。ＭＯＳトランジスタＭ13、Ｍ14は、第２のカレントミラー回路を構成しており、ＭＯＳトランジスタＭ２に流れる電流に応じた電流をＭＯＳトランジスタＭ14から出力する。ＭＯＳトランジスタＭ15、Ｍ16は、第３のカレントミラー回路を構成しており、ＭＯＳトランジスタＭ12に流れる電流に応じた電流をＭＯＳトランジスタＭ16が引き込む。
【００２５】
ＭＯＳトランジスタＭ14から出力される電流とＭＯＳトランジスタＭ16から引き込まれる電流とを合成した電流がＭＯＳトランジスタＭ0のゲートに供給される。
【００２６】
第１のアンプ２１は、第１のカレントミラー回路の出力を第２のカレントミラー回路で折り返し、第２のカレントミラー回路の出力と合成し、出力制御用ＭＯＳトランジスタＭ０のゲート電位を相補的に駆動することにより、高速動作させることが可能となる。これによって、出力電圧Ｖoutに対して早い応答性と高リプルリジェクションを実現できる。
【００２７】
第２のアンプ２２を構成するＭＯＳトランジスタＭ21、Ｍ22は、第４のカレントミラー回路を構成しており、ＭＯＳトランジスタＭ１に流れる電流に応じた電流をＭＯＳトランジスタＭ22から出力する。ＭＯＳトランジスタＭ22の出力電流は、ＭＯＳトランジスタＭ２に供給される。
【００２８】
ＭＯＳトランジスタＭ23は、ゲートがＭＯＳトランジスタＭ２とＭＯＳトランジスタＭ22との接続点に接続されている。また、ＭＯＳトランジスタＭ23は、ソース−ドレインがスイッチＳＷ２とＭＯＳトランジスタＭ24との間に接続されている。ＭＯＳトランジスタＭ23は、ＭＯＳトランジスタＭ２とＭＯＳトランジスタＭ22との接続点の電位に応じた電流を出力する。
【００２９】
ＭＯＳトランジスタＭ24は、ゲートがスイッチＳＷ３を介してバイアス電源２４に接続されている。ＭＯＳトランジスタＭ24は、バイアス電源２４から供給されるバイアス電圧により駆動されて、ＭＯＳトランジスタＭ23から定電流を引き込む。ＭＯＳトランジスタＭ23とＭＯＳトランジスタＭ24との接続点は、出力制御ＭＯＳトランジスタＭ０のゲートに接続されている。
【００３０】
出力制御ＭＯＳトランジスタＭ０は、ＭＯＳトランジスタＭ24から引き込まれる定電流によりバイアスされ、ＭＯＳトランジスタＭ23から供給される電流によって出力端子Ｔoutに供給する電流を制御する。このとき、出力制御ＭＯＳトランジスタＭ０は、ＭＯＳトランジスタＭ23からの電流だけで制御されるので消費電力を低く抑制することができる。
【００３１】
スイッチＳＷ１〜ＳＷ３は、第１のアンプ２１と第２のアンプ２２との動作を切り換えるための切換手段を構成している。スイッチＳＷ１は、入力端子Ｔinと第１のアンプ２１との間に介在されており、制御回路２５から出力される切換制御信号をインバータ２６により反転した信号によりスイッチングされる。
【００３２】
また、スイッチＳＷ２は、入力端子Ｔinと第２のアンプ２２との間に介在されており、制御回路２５から出力される切換制御信号によりスイッチングされる。スイッチＳＷ３は、バイアス電源２４とＭＯＳトランジスタＭ24のゲートとの間に介在され、制御回路２５から出力される切換制御信号によりスイッチングされる。
【００３３】
制御回路２５は、コントロール端子Ｔcntに外部から供給されるコントロール信号に応じて切換制御信号を生成する。制御回路２５はコントロール端子Ｔcntに供給されるコントロール信号がパワーセーブを示す信号、例えば、ハイレベルのときには、切換制御信号をハイレベルとする。制御回路２５から出力される切換制御信号がハイレベルのときには、スイッチＳＷ１がオフし、スイッチＳＷ２、ＳＷ３がオンする。スイッチＳＷ１がオフ、スイッチＳＷ２、ＳＷ３がオンすることにより、第１のアンプ２１が停止され、第２のアンプ２２が動作状態となる。これによって、電源装置１０を低消費電力状態で駆動される。
【００３４】
また、制御回路２５はコントロール端子Ｔcntに供給されるコントロール信号が非パワーセーブを示す信号、例えば、ローレベルのときには、切換制御信号をローレベルとする。制御回路２５から出力される切換制御信号がローレベルのときには、スイッチＳＷ１がオンし、スイッチＳＷ２、ＳＷ３がオフする。スイッチＳＷ１がオン、スイッチＳＷ２、ＳＷ３がオフすることにより、第１のアンプ２１が動作状態とされ、第２のアンプ２２が停止状態となる。これによって、電源装置１０を早い応答性と高リプルリジェクションで駆動することが可能となる。
【００３５】
本実施例によれば、第１のアンプ２１と第２のアンプ２２とを１チップのレギュレータＩＣ１２内に搭載し、第１のアンプ２１と第２のアンプ２２とをコントロール端子Ｔcntに供給するコントロール信号により選択的に切り換えて用いることにより、出力電圧Ｖoutに早い応答性と高リプルリジェクションが要求されるときには、第１のアンプ２１を動作させ、第２のアンプ２２を停止させることにより、出力電圧Ｖoutに早い応答性と高リプルリジェクション化を実現し、低消費電流化が要求されるときには、第２のアンプ２１を動作させ、第１のアンプ２１を停止させることにより、低消費電力化を実現することができる。
【００３６】
また、本実施例によれば、第１のアンプ２１と第２のアンプ２２とで差動入力部を構成するＭＯＳトランジスタＭ１〜Ｍ３、バイアス電源２４を共通化することにより、ＭＯＳトランジスタＭ１〜Ｍ３、バイアス電源２４並びに基準電圧Ｖref、検出電圧Ｖsを共通化することができるため、少なくとも差動入力部のオフセットを第１のアンプ２１と第２のアンプ２２とで一致させることができるため、切換時にオフセット成分による出力電圧Ｖoutのばらつきを低減できる。
【００３７】
〔第２実施例〕
図２は本発明の第２実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００３８】
本実施例の電源装置１１０は、レギュレータＩＣ１１２に内蔵された第２のアンプ１２２の構成が第１実施例とは相違する。本実施例の第２のアンプ１２２は、ＭＯＳトランジスタＭ121〜Ｍ127から構成される。
【００３９】
第２のアンプ１２２を構成するＭＯＳトランジスタＭ121、Ｍ122は、第５のカレントミラー回路を構成しており、ＭＯＳトランジスタＭ１に流れる電流に応じた電流をＭＯＳトランジスタＭ122から出力する。ＭＯＳトランジスタＭ123、Ｍ124は、第６のカレントミラー回路を構成しており、ＭＯＳトランジスタＭ２に流れる電流に応じた電流をＭＯＳトランジスタＭ124から出力する。
【００４０】
ＭＯＳトランジスタＭ125、Ｍ126は、第７のカレントミラー回路を構成しており、ＭＯＳトランジスタＭ124に流れる電流に応じた電流をＭＯＳトランジスタＭ126が引き込む。ＭＯＳトランジスタＭ122の出力とＭＯＳトランジスタＭ126の出力とはＭＯＳトランジスタＭ127のゲートに接続されている。ＭＯＳトランジスタＭ127は、出力制御ＭＯＳトランジスタＭ０もゲートと接地端子Ｔgndとの間に接続されており、ＭＯＳトランジスタＭ122の出力とＭＯＳトランジスタＭ126の出力との合成電流により駆動され、出力制御ＭＯＳトランジスタＭ０を制御する。
【００４１】
なお、本実施例では、スイッチＳＷ３に代えて、ＭＯＳトランジスタＭ127のゲートと接地端子Ｔgndとの間にスイッチＳＷ13が介在されている。スイッチＳＷ13は、インバータ２６の出力によりスイッチング制御されており、切換制御信号がパワーセーブを示すハイレベル状態のときに、オフする。スイッチＳＷ13がオフすることにより、ＭＯＳトランジスタＭ127はトランジスタＭ122とトランジスタＭ126との接続点の電位によって、制御される。
【００４２】
また、スイッチＳＷ13は、インバータ２６の出力によりスイッチング制御されており、切換制御信号がパワーセーブを示すローレベル状態のときに、オンする。スイッチＳＷ13がオンすると、ＭＯＳトランジスタＭ127はオフする。ＭＯＳトランジスタＭ127がオフすることにより、出力制御ＭＯＳトランジスタＭ０は、第１のアンプ２１の出力によって制御される。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１実施例の回路構成図である。
【図２】本発明の第２実施例の回路構成図である。
【符号の説明】
【００４４】
１０、１１０  電源装置
１１  直流電源、１２、１１２  レギュレータＩＣ
２１  第１のアンプ
２２、１２２  第２のアンプ
２３  基準電源、２４  バイアス電源、２５  制御回路、２６  インバータ
Ｃin、Ｃout  コンデンサ
Ｍ０  出力制御ＭＯＳトランジスタ
Ｍ１〜Ｍ３、Ｍ11〜Ｍ16、Ｍ21〜Ｍ24、Ｍ121〜Ｍ127  ＭＯＳトランジスタ
【図１】
2005242704.tif 000003
【図２】
2005242704.tif 000004