(57)【要約】【課題】  ドレイン電流を安定化可能な電界効果トランジスタの駆動方法及び駆動回路を提供する。【解決手段】  電界効果トランジスタは、有機半導体層３と、有機半導体層３に接触する絶縁体層２と、絶縁体層２を有機半導体層３と共に挟むゲート電極Ｇと、ゲート電極Ｇの電位に応じて有機半導体層３内に形成されるチャネルによって電気的に接続されるソース電極Ｓ及びドレイン電極Ｄとを有している。本駆動方法は、ゲート電極Ｇに駆動電位を与える前に、ゲート電極Ｇに予備電位を与えておく。これにより、ドレイン電流を安定化できる。すなわち、駆動電位付与時には、ドレイン電流ＩＤは早急に立ち上がり、また、立ち上がり後のドレイン電流ＩＤの経時的変化は減少し、これが安定化する。【選択図】  図１
2005260084.tif 000002
【特許請求の範囲】
【請求項１】
電界効果トランジスタの駆動方法において、
前記電界効果トランジスタは、
有機半導体層と、
前記有機半導体層に接触する絶縁体層と、
前記絶縁体層を前記有機半導体層と共に挟むゲート電極と、
前記ゲート電極の電位に応じて前記有機半導体層内に形成されるチャネルによって電気的に接続されるソース電極及びドレイン電極と、
を有しており、
前記駆動方法は、
前記ゲート電極への駆動電位の印加前に、前記ゲート電極に予備電位を与えておくことを特徴とする電界効果トランジスタの駆動方法。
【請求項２】
前記絶縁体層は、シアノ基を有する有機高分子層からなる第１絶縁体層を備えていることを特徴とする請求項１に記載の電界効果トランジスタの駆動方法。
【請求項３】
前記第１絶縁体層は、ＲをＣＨ２ＣＨ２ＣＮ又はＨとした場合、
【化１】
2005260084.tif 000009
、
【化２】
2005260084.tif 000010
及び
【化３】
2005260084.tif 000011
からなる群から選択されることを特徴とする請求項２に記載の電界効果トランジスタの駆動方法。
【請求項４】
前記第１絶縁体層の厚みｄ１は、０．５ｎｍ〜５００ｎｍであることを特徴とする請求項３に記載の電界効果トランジスタの駆動方法。
【請求項５】
前記絶縁体層は、シアノ基を有しない第２絶縁体層を更に備えていることを特徴とする請求項２に記載の電界効果トランジスタの駆動方法。
【請求項６】
前記第２絶縁体層の材料は、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮｘ、ＴｉＯ２、ポリイミド、ポリエチレンテレフタレート、ポリフッ化ビリニデン及びポリメタクリレートからなる群から選択されることを特徴とする請求項５に記載の電界効果トランジスタの駆動方法。
【請求項７】
前記第１絶縁体層の厚みをｄ１、前記第２絶縁体層の厚みをｄ２とした場合、以下の関係式：
ｄ２×０．０００５≦ｄ１≦ｄ２×１０
を満たすことを特徴とする請求項５に記載の電界効果トランジスタの駆動方法。
【請求項８】
前記ゲート電極、前記ソース電極又は前記ドレイン電極は、Ａｕ、Ａｌ、Ｃｕ及びＡｇからなる群から選択される少なくとも１種を含むことを特徴とする請求項１に記載の電界効果トランジスタの駆動方法。
【請求項９】
前記有機半導体層は、ポリアセン類、ポリアルキルチオフェン又はチオフェンオリゴマーからなることを特徴とする請求項１に記載の電界効果トランジスタの駆動方法。
【請求項１０】
電界効果トランジスタの駆動回路において、
前記電界効果トランジスタは、
有機半導体層と、
前記有機半導体層に接触する絶縁体層と、
前記絶縁体層を前記有機半導体層と共に挟むゲート電極と、
前記ゲート電極の電位に応じて前記有機半導体層内に形成されるチャネルによって電気的に接続されるソース電極及びドレイン電極と、
を有しており、
前記駆動回路は、
前記ゲート電極への駆動電位の印加前に、ゲート電極に予備電位を与える予備電位付与手段を備えることを特徴とする電界効果トランジスタの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタの駆動方法及び駆動回路に関する。
【背景技術】
【０００２】
有機半導体の中で、キャリア移動度が大きいものに、アントラセン、テトラセン、ペンタセンなどのアセン類単結晶がある。アセン類単結晶を構成する分子間には、π電子の重なりがあり、かかる材質では無機半導体に類似のエネルギーバンドギャップが形成され、キャリア移動が可能になると考えられている。なお、アセン類単結晶の中で、ペンタセン単結晶はもっとも高い移動度が報告されている。
【０００３】
ペンタセンは、５つのベンゼン環が直線的に並んだ物質であり、２次元的に整列した層状構造を有している。ペンタセンにヨウ素（アクセプタ）やアルカリ金属（ドナー）の蒸気に触れさせることにより、これらのドーパントがペンタセン分子層間に入り込み、その電気伝導度が飛躍的に増大し、ヨウ素やアルカリ金属をドーピングしたペンタセンは有機半導体として機能する。有機半導体を用いた電界効果トランジスタは、軽量でフレキシブルであるという利点があり、様々な電子デバイスへの応用が期待されている。
【０００４】
このような有機半導体を用いた電界効果トランジスタにおいては、ゲート電圧の極性を変える事により、p型である蓄積モードと、n型である反転モードのチャネルを形成することもできることが知られている。
【０００５】
ゲート絶縁膜に高誘電有機材料を使用する試みも行われている。高誘電有機材料として知られるシアノエチル化物には、セルロース系、澱粉系、ビニルアルコール系、オリゴマー系があり、従来、フィルムコンデンサなどの材料として用いられてきた。
【０００６】
この中で、澱粉系に属するシアノエチルプルランについて検討が行われている。プルランは、マルトトリオース（グルコース３分子がα−１，４結合）が規則正しく、α−１，６結合した天然の中性多糖である。プルランは、澱粉を原料とし、いわゆる黒酵母とも言われるオーレオバシディウム・プルランス（Aureobasidium pullulans）を培養することによって得ることができ、接着性に優れた物質として知られている。
【０００７】
プルランのブドウ糖のＯＨ基をシアノエチル化することによって得られるシアノエチルプルランは、高誘電性を示し、かつ誘電損失が小さく、熱分解温度が高く、耐熱性、接着性、金属への親和性に優れている。電界効果トランジスタにおけるゲート絶縁膜として、シアノエチルプルランを用いた場合、移動度が２桁以上増加するとの報告がある（特許文献１参照）。
【特許文献１】特許第２９８４３７０号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の駆動方法においては、ゲート電圧の印加に伴うドレイン電流は緩やかに増加するため、ドレイン電流が経時的に変化し、これが安定しないという問題がある。
【０００９】
本発明は、このような課題に鑑みてなされたものであり、ドレイン電流を安定化可能な電界効果トランジスタの駆動方法及び駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述の課題を解決するため、本発明に係る電界効果トランジスタの駆動方法においては、電界効果トランジスタが、有機半導体層と、有機半導体層に接触する絶縁体層と、絶縁体層を有機半導体層と共に挟むゲート電極と、ゲート電極の電位に応じて有機半導体層内に形成されるチャネルによって電気的に接続されるソース電極及びドレイン電極とを有しており、この駆動方法は、ゲート電極への駆動電位の印加前に、ゲート電極に予備電位を与えておくことを特徴とする。
【００１１】
有機半導体層は絶縁体層に接触しているので、この絶縁体層に設けられるゲート電極に駆動電位を与えると、絶縁体層が分極し、絶縁体層内に蓄積された電荷に応じた電界が有機半導体層内に生じる。ゲート電極に対応する位置において有機半導体層内で発生している電界は、有機半導体層内にチャネルを生じさせる。このチャネルは、ソース電極とドレイン電極とを電気的に接続する。
【００１２】
本願発明者は、有機半導体層を用いた電界効果トランジスタにおいては、ゲート電極に駆動電位を与える前に、ゲート電極に予備電位を与えておくことにより、ドレイン電流を安定化できることを発見した。すなわち、駆動電位付与時には、ドレイン電流は早急に立ち上がり、また、立ち上がり後のドレイン電流の経時的変化は減少し、これが安定化する。
【００１３】
また、絶縁体層は、シアノエチル化物などのシアノ基（−ＣＮ）を有する有機高分子層からなる第１絶縁体層を備えていることが好ましい。この場合には、有機高分子層が高誘電性を有しているため、この中に電荷が蓄積され、有機半導体層内のキャリアの移動度が増加する。
【００１４】
このような有機高分子層からなる第１絶縁体層は、
前記第１絶縁体層は、ＲをＣＨ２ＣＨ２ＣＮ又はＨとした場合、
【００１５】
【化１】
2005260084.tif 000003
【００１６】
、
【００１７】
【化２】
2005260084.tif 000004
【００１８】
及び
【００１９】
【化３】
2005260084.tif 000005
【００２０】
からなる群から選択されることが好ましい。
【００２１】
有機高分子層からなる第１絶縁体層は、高誘電性を有していることが好ましく、これらの物質は高誘電性を有する。
【００２２】
また、第１絶縁体層の厚みｄ１は、０．５ｎｍ〜５００ｎｍであることが好ましい。
【００２３】
厚みｄ１が０．５ｎｍ未満となると、絶縁体層の厚さの面内均一性を十分に保つことが困難となる傾向がある。また、５００ｎｍを越えるとトランジスタの動作に要するゲート電圧が増大してしまう傾向がある。
【００２４】
更に、絶縁体層は、シアノ基を有しない第２絶縁体層を更に備えていてもよい。
【００２５】
第２絶縁体層を形成することにより、絶縁体層の絶縁不良を低減させることができる。
【００２６】
第２絶縁体層の材料は、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮｘ、ＴｉＯ２、ポリイミド、ポリエチレンテレフタレート、ポリフッ化ビリニデン及びポリメタクリレートからなる群から選択されることが好ましい。すなわち、第２絶縁体層には、無機誘電体であるＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮｘ、ＴｉＯ２や有機誘電体であるポリイミド、ポリエチレンテレフタレート、ポリフッ化ビリニデン、ポリメタクリレートを用いることができる。
【００２７】
上記の無機誘電体は高い誘電率を有するため、ゲート電圧を低減できる傾向がある。また、上記の有機誘電体を用いることで、軽量で柔軟な（フレキシブルな）トランジスタを得ることができる。
【００２８】
また、第１絶縁体層の厚みをｄ１、第２絶縁体層の厚みをｄ２とした場合、以下の関係式：ｄ２×０．０００５≦ｄ１≦ｄ２×１０を満たすことが好ましい。
【００２９】
ｄ１とｄ２とを上記の式の関係とすることにより、第１絶縁体層と第２絶縁体層とのそれぞれの特性をより効果的に発揮させることができる。
【００３０】
さらに、ゲート電極、ソース電極又はドレイン電極は、Ａｕ、Ａｌ、Ｃｕ及びＡｇからなる群から選択される少なくとも１種を含むことができる。これらの材料は導電率が高いため、高速動作が可能となる。なお、電極材料として、ＩＴＯ（Indium Tin Oxide）を用いることもできる。
【００３１】
また、有機半導体層は特に限定されないが、ポリアセン類、ポリアルキルチオフェン、チオフェンオリゴマーなどはキャリア移動度が大きく好ましい。
【００３２】
また、本発明に係る電界効果トランジスタの駆動回路は、上述の電界効果トランジスタを用いた場合において、ゲート電極への駆動電位の印加前に、ゲート電極に予備電位を与える予備電位付与手段を備えることを特徴とする。この場合、予備電位付与手段によって予備電位をゲート電極に与えておくことにより、駆動電位付与時には、ドレイン電流は早急に立ち上がり、また、立ち上がり後のドレイン電流の経時的変化は減少し、これが安定化する。
【発明の効果】
【００３３】
本発明の電界効果トランジスタの駆動方法及び駆動回路によれば、ドレイン電流を安定化させることができる。
【発明を実施するための最良の形態】
【００３４】
以下、実施の形態にかかる電界効果トランジスタの駆動方法及び駆動回路について説明する。なお、同一要素には同一符号を付し、重複する説明は省略する。
（第１の実施形態）
図１は、第１の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。
【００３５】
この電界効果トランジスタは、基板１と、基板１上に形成された絶縁体層２と、絶縁体層２上に形成された有機半導体層３とを備えている。基板１と絶縁体層２との間には、ゲート電極Ｇが介在している。また、有機半導体層３上にはソース電極Ｓ及びドレイン電極Ｄが、ゲート長分だけ離隔して設けられている。
【００３６】
なお、同図では、ゲート電極Ｇは基板１の内部に位置するように示されているが、これは絶縁体層２の内部に位置するように設けても良い。
【００３７】
このように、本実施形態の電界効果トランジスタは、有機半導体層３と、有機半導体層３に接触する絶縁体層２と、絶縁体層２を有機半導体層３と共に挟むゲート電極Ｇと、ゲート電極Ｇの電位に応じて有機半導体層３内に形成されるチャネルによって電気的に接続されるソース電極Ｓ及びドレイン電極Ｄとを有している。
【００３８】
有機半導体層３は絶縁体層２に接触しているので、ゲート電極Ｇに駆動電位を与えると（ゲート／ソース間電圧）、絶縁体層２が分極し、絶縁体層２内に蓄積された電荷に応じた電界が有機半導体層３内に生じる。ゲート電極Ｇに対応する位置において有機半導体層３内で発生している電界は、有機半導体層３内にチャネルを生じさせる。このチャネルは、ソース電極Ｓとドレイン電極Ｄとを電気的に接続する。
【００３９】
基板１の材料としてはＳｉなどの半導体の他、ガラス板やポリイミドなどの樹脂基板を用いることができる。
【００４０】
本例の絶縁体層２は、シアノエチル化物などのシアノ基（−ＣＮ）を有する有機高分子層からなる第１絶縁体層（２ａ）からなる。この場合には、有機高分子層が高誘電性を有しているため、この中に電荷が蓄積され、有機半導体層内のキャリアの移動度が増加する。
【００４１】
絶縁体層２を構成する第１絶縁体層２ａは、高誘電有機材料として知られるシアノエチル化物が好ましい。高誘電有機材料としてのシアノエチル化物には、セルロース系、澱粉系、ビニルアルコール系、オリゴマー系がある。
【００４２】
このような有機高分子層からなる第１絶縁体層２ａは、ＲをＣＨ２ＣＨ２ＣＮ又はＨとした場合、以下の化合物の中から選択される。これらの物質は高誘電性を有する。
【００４３】
【化４】
2005260084.tif 000006
【００４４】
、
【００４５】
【化５】
2005260084.tif 000007
【００４６】
及び
【００４７】
【化６】
2005260084.tif 000008
【００４８】
本例では、第１絶縁体層２ａとしてシアノエチルプルランを用いる。シアノエチルプルランは、高誘電性を示し、かつ誘電損失が小さく、熱分解温度が高く、耐熱性、接着性、金属への親和性に優れている。電界効果トランジスタにおけるゲート絶縁膜（絶縁体層２）として、シアノエチルプルランを用いた場合、移動度が２桁以上増加するからである。
【００４９】
また、第１絶縁体層２ａの厚みｄ１は、０．５ｎｍ〜５００ｎｍであることが好ましい。
【００５０】
厚みｄ１が０．５ｎｍ未満となると、絶縁体層の厚さの面内均一性を十分に保つことが困難となる傾向がある。また、５００ｎｍを越えるとトランジスタの動作に要するゲート電圧が増大してしまう傾向がある。
【００５１】
有機半導体層は特に限定されないが、ポリアセン類、ポリアルキルチオフェン、チオフェンオリゴマーなどが移動度が大きく好ましい。有機半導体層３の具体的な材料は、アントラセン、テトラセン、ペンタセンなどのアセンは、キャリア移動度が大きいという特徴がある。本例では、有機半導体層としてペンタセン多結晶膜を用いる。ペンタセン多結晶膜は成膜が容易で高い移動度を有するからである。
【００５２】
ゲート電極Ｇ、ソース電極Ｓ又はドレイン電極Ｄは、Ａｕ、Ａｌ、Ｃｕ及びＡｇからなる群から選択される少なくとも１種を含む。これらの材料は導電率が高いため、高速動作が可能となる。なお、電極材料として、ＩＴＯ（Indium Tin Oxide）を用いることもできる。また、各電極は蒸着法やスパッタ法によって形成する。
【００５３】
以上の構造の電界効果トランジスタを駆動するため、本実施形態における駆動方法は、ゲート電極Ｇに駆動電位を与える前に、ゲート電極Ｇに予備電位を与えておく。これにより、ドレイン電流を安定化できる。すなわち、駆動電位付与時には、ドレイン電流ＩＤは早急に立ち上がり、また、立ち上がり後のドレイン電流ＩＤの経時的変化は減少し、これが安定化する。
【００５４】
図２は、上述の電界効果トランジスタの駆動回路の回路図である。
【００５５】
この駆動回路は、上述の電界効果トランジスタ（Ｔとする）を用いた場合において、ゲート電極Ｇへの駆動電位の印加前に、ゲート電極Ｇに予備電位ＶＰＲＥ（＝−５Ｖ）を与える予備電位付与手段１０を備えている。
【００５６】
電界効果トランジスタＴのソース電極Ｓはソース電位ＶＳに、ドレイン電極Ｄはドレイン電位ＶＤに接続されている。ゲート電極Ｇには駆動信号が入力される。また、ゲート電極Ｇには予備電位付与手段１０としての電界効果トランジスタのドレインが接続され、ソースは予備電位ＶＰＲＥに接続されている。電界効果トランジスタ（１０）のゲートに予備信号が入力されると、そのドレインとソースが接続されるので、予備電位ＶＰＲＥがゲート電極Ｇに現れる。なお、各電位の例示は以下の通りである。
ソース電位ＶＳ＝          ０Ｖ
ドレイン電位ＶＤ＝      −４０Ｖ
予備電位ＶＰＲＥ＝    −５Ｖ
駆動信号の最大値＝      ０Ｖ
駆動信号の最小値＝      −４０Ｖ
予備信号の最大値＝      ０Ｖ
予備信号の最小値＝      −１０Ｖ
また、駆動信号と予備電位ＶＰＲＥの本質的な違いは、予備電位ＶＰＲＥの印加はトランジスタ内に電荷を蓄積するために行われるという点であるが、極性は同一である。したがって、予備電位の印加はドレイン電流は生じない状態で行なうのが好ましい。例えば、ソース−ドレイン間に電圧をかけない状態で行なうのが好ましい。また、ソース−ドレイン間に電圧をかけた状態で予備印加を行なうのであれば、予備電位の印加は閾値電圧より小さい電圧で行なうのが好ましい。いっぽう駆動信号はドレイン電流の制御のために印加されるものであるから、通常ソース−ドレイン間に電圧がかかった状態で印加される。
【００５７】
さらに、好適な予備電位ＶＰＲＥと絶縁体層２の厚みの関係は、以下の通りである。
【００５８】
すなわち、３００ｎｍの厚みｄＴＯＴＡＬ（＝ｄ１（＋ｄ２））の絶縁体層２を用いた場合、予備電位ＶＰＲＥは−５Ｖ以下の負の電圧をかければ効果が得られる。絶縁体層が厚くなる場合は膜厚に比例して予備電位を大きくすればよい。
【００５９】
この場合、電界効果トランジスタ１０によって予備電位ＶＰＲＥ（＝−５Ｖ）をゲート電極Ｇに与えておくことにより、駆動信号の駆動電位（＝ゲート電極Ｇの電圧）付与時には、ドレイン電流ＩＤは早急に立ち上がり、また、立ち上がり後のドレイン電流ＩＤの経時的変化が減少し、これが安定化する。
【００６０】
図１に示した電界効果トランジスタにおいて、基板１にＳｉ、絶縁体層２にシアノエチルプルラン（厚さ３００ｎｍ）、有機半導体層３にペンタセン（厚さ５０ｎｍ）、ゲート電極ＧにＡｕ、ソース電極ＳにＡｕ、ドレイン電極ＤにＡｕを用い、ドレイン電位ＶＤを−４０Ｖ、ゲート電位ＶＧを−４０Ｖ、ソース電位ＶＳを０Ｖに設定して、ドレイン電流ＩＤの測定を行った。なお、ソース電極Ｓとドレイン電極の間隔は５０μｍである。
【００６１】
図３は、予備電位をゲート電極Ｇに与えないで、ゲート電極Ｇに駆動信号を入力したときのドレイン電流（−ＩＤ）の時間的変化を示すグラフである。
【００６２】
なお、時刻０秒において、ゲート電極Ｇに駆動信号を与えるものとする。この場合、ドレイン電流ＩＤは駆動信号入力直後は１１μＡときわめて小さく、その後緩慢に立ち上がり、安定化しないことがわかる。
【００６３】
図４は、予備電位をゲート電極Ｇに与えておいて、しかる後、ゲート電極Ｇに駆動信号を入力したときのドレイン電流ＩＤの時間的変化を示すグラフである。
【００６４】
なお、時刻０秒において、ゲート電極Ｇに駆動信号を与えるものとする。この場合、ドレイン電流ＩＤは駆動信号入力直後に８００μＡ程度流れ、変動幅も２００μＡ程度に抑制され、安定していることがわかる。
【００６５】
図５は予備電位をゲート電極Ｇに与えないでゲート電極Ｇに駆動信号を入力したときの、ドレイン電流とソース電流とゲート電流との和の時間的変化を示すグラフである。ここでは、トランジスタに流入する電流を正としてある。トランジスタが理想的であれば、ゲート電流はゼロであり、ソース電流とドレイン電流は正負が逆で同じ大きさとなるから、和は常にゼロとなる。
【００６６】
駆動信号の入力開始から、和電流は一旦減少した後、増加し３５秒後にピークに到達したあと再び減少に転じ１１５秒後に和電流はゼロになり正から負に反転する。これは、駆動信号を入力から１１５秒間はトランジスタ内に正電荷が蓄積されつづけることを意味する。
【００６７】
なお、トランジスタに蓄積される電荷とドレイン電流ＩＤとの間には相関があり、ドレイン電流が増加するのは和電流が正つまりトランジスタに正電荷が蓄積される間である。図５で電荷の流入が１１５秒後に正から負に反転するが、これは図３においてドレイン電流が緩やかに増加し１１５秒後にピークに到達した後、減少していくことと一致する。
【００６８】
ゲート電流の詳細な測定の結果、ゲート電極からの電荷の流入は無視できるほど小さいことがわかっており、トランジスタへの正電荷の蓄積はソース電流とドレイン電流の差に生じていることがわかっている。また、このような電荷の蓄積は図１において絶縁体２のシアノエチルプルランをＳｉＯ２にした場合では見られないことがわかっている。
【００６９】
正電荷の蓄積はペンタセンとシアノエチルプルランの界面近傍で生じているものと想定される。また、電荷の流入が正から負に反転するまでの時間はソースとドレインの間隔に依存する。ソースとドレインの間隔が長くなると電荷の流入が正から負に反転するまでの時間が長くなる。
【００７０】
図６は予備電位をゲート電極Ｇに与えておいて、しかる後、ゲート電極Ｇに駆動信号を入力したときのドレイン電流とソース電流とゲート電流の和の時間的変化を示すグラフである。
【００７１】
駆動信号の入力開始直後に、正の和電流が流れるが、すぐに負の値となる。しかる後、和電流は再び増加し、ピークを示したのち、３５秒後にまた和電流が正から負に反転する。１００秒後にはほぼゼロに収束する。
【００７２】
図４はこのときのドレイン電流の時間的変化を示す。和電流の正負に対応して、負のときはドレイン電流が減少し、正になると増加することがわかる。この変動は２００μＡ程度であり、予備印加を与えない場合に比較して大きく抑えられている。また、駆動信号入力直後にドレイン電流が８００μＡ近くまで流れており、予備印加なしの駆動信号入力直後のドレイン電流が１１μＡであることと比較すると大きく改善されている。また、和電流がほぼゼロに収束する１００秒以降ではドレイン電流は一定となり、予備印加によりきわめて安定なドレイン電流が得られることがわかる。
【００７３】
（第２の実施形態）
図７は、第２の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。この電界効果トランジスタと第１の電界効果トランジスタとの相違点は、絶縁体層２が、シアノ基を有しない第２絶縁体層２ｂを更に備えている点である。第２絶縁体層２ｂは、ゲート電極Ｇと第１絶縁体層２ａとの間に介在している。
【００７４】
他の構成及び作用は第１の実施形態のものと同一であり、駆動方法及び駆動回路も上述のものと同一である。
【００７５】
第２絶縁体層に第１絶縁体層より誘電率の高い材料を用いることにより、小さなゲート電圧でトランジスタの動作が可能となる。
【００７６】
第２絶縁体層２ｂの材料は、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮｘ、ＴｉＯ２、ポリイミド、ポリエチレンテレフタレート、ポリフッ化ビリニデン及びポリメタクリレートからなる群から選択される。すなわち、第２絶縁体層２ｂには、無機誘電体であるＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮｘ、ＴｉＯ２や有機誘電体であるポリイミド、ポリエチレンテレフタレート、ポリフッ化ビリニデン、ポリメタクリレートを用いることができる。
第２絶縁体層に誘電率の高い無機誘電体を使えば、ゲート電圧を小さくでき、有機誘電体を使えば軽量で柔軟な（フレキシブルな）トランジスタが得られる。
【００７７】
また、第１絶縁体層２ａの厚みをｄ１、第２絶縁体層２ｂの厚みをｄ２とした場合、関係式：ｄ２×０．０００５≦ｄ１≦ｄ２×１０を満たすことが好ましい。更に、ｄ２×０．０００５≦ｄ１≦ｄ２×１を満たすことが好ましい。
【００７８】
ｄ１とｄ２とを上記の式の関係とすることにより、第１絶縁体層と第２絶縁体層とのそれぞれの特性をより効果的に発揮させることができる。
【００７９】
（第３の実施形態）
図８は、第３の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。この電界効果トランジスタと第１の電界効果トランジスタとの相違点は、ソース電極Ｓ及びドレイン電極Ｄが絶縁体層２と有機半導体層３との間に介在している点である。この場合、ゲート電極Ｇに近い領域に、チャネルを形成することができる。
【００８０】
他の構成及び作用は第１の実施形態のものと同一であり、駆動方法及び駆動回路も上述のものと同一である。
【００８１】
（第４の実施形態）
図９は、第４の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。この電界効果トランジスタと第３の電界効果トランジスタとの相違点は、絶縁体層２が、シアノ基を有しない第２絶縁体層２ｂを更に備えている点である。第２絶縁体層２ｂは、ゲート電極Ｇと第１絶縁体層２ａとの間に介在している。
【００８２】
他の構成及び作用は第３の実施形態のものと同一であり、駆動方法及び駆動回路も上述のものと同一である。この場合の効果は、第３の実施形態及び第２の実施形態双方の効果を備えている。
【００８３】
（第１の液晶表示素子）
図１０は、第１の実施形態に係る電界効果トランジスタを用いた液晶表示素子の縦断面構成を示す説明図である。ドレイン電極Ｄには画素電極Ｅ１が電気的に接続されており、画素電極Ｅ１上には液晶層Ｌが形成されている。液晶層Ｌ上にはＩＴＯからなる透明電極Ｅ２が形成されている。駆動方法及び駆動回路は上述のものと同一である。
【００８４】
予備電位を予め与えた後、ゲート電極Ｇに駆動信号を与えると、ソース電極Ｓとドレイン電極Ｄとが電気的に接続され、画素電極Ｅ１の電位はソース電極Ｓの電位となる。画素電極Ｅ１はＩＴＯから構成されているものとする。画素電極Ｅ１と透明電極との間には液晶層Ｌが介在している。この液晶層Ｌでは、画素電極Ｅ１と透明電極Ｅ２との間の電圧によって、これに入射するＳ偏光ＳＰの透過率が変化する。したがって、上述の電界効果トランジスタは液晶表示素子に用いることができる。なお、本例では、基板１はガラス板からなる。
【００８５】
（第２の液晶表示素子）
図１１は、第２の実施形態に係る電界効果トランジスタを用いた液晶表示素子の縦断面構成を示す説明図である。この液晶表示素子と第１の液晶表示素子との相違点は、絶縁体層２が、シアノ基を有しない第２絶縁体層２ｂを更に備えている点である。第２絶縁体層２ｂは、ゲート電極Ｇと第１絶縁体層２ａとの間に介在している。この場合、第２の実施形態と同様の効果がある。他の構成及び作用は第１の液晶表示素子と同一であり、駆動方法及び駆動回路も上述のものと同一である。
【００８６】
（インバータ回路）
図１２は、インバータ回路の回路図である。Ｐ型電界効果トランジスタＴｒ１とＮ型電界効果トランジスタＴｒ２が直列に接続されており、ＣＭＯＳを構成している。ＣＭＯＳの出力Ａは、電界効果トランジスタＴｒ３のゲート電極Ｇに入力される。Ｐ型電界効果トランジスタＴｒ１のソースには駆動信号ＶＤＲＩＶＥが入力され、Ｎ型電界効果トランジスタＴｒ３のソースは予備電位ＶＰＲＥに接続されている。Ｐ型電界効果トランジスタＴｒ１とＮ型電界効果トランジスタＴｒ２双方のゲート電極には、スイッチング信号ＳＷが入力される。
【００８７】
スイッチング信号ＳＷが正の場合、Ｎ型電界効果トランジスタＴｒ２がＯＮし、電界効果トランジスタＴｒ３のゲート電極Ｇには予備電位ＶＰＲＥが入力される。このとき、Ｐ型電界効果トランジスタＴｒ１はＯＦＦである。このとき、ゲートの絶縁体層２には電荷が蓄積される。
【００８８】
スイッチング信号ＳＷが負の場合、Ｐ型電界効果トランジスタＴｒ１がＯＮし、電界効果トランジスタＴｒ３のゲート電極Ｇには信号線を介して駆動信号ＶＤＲＩＶＥが入力される。このとき、Ｎ型電界効果トランジスタＴｒ２はＯＦＦである。このとき、絶縁体層２には電荷が蓄積されているので、大きなドレイン電流が電界効果トランジスタＴｒ３に流れることとなる。
【００８９】
この回路では、電界効果トランジスタＴｒ３に上述のいずれかの実施形態の電界効果トランジスタを採用する。本例では、Ｎ型電界効果トランジスタＴｒ２が予備電位付与手段を構成している。
【産業上の利用可能性】
【００９０】
本発明は、電界効果トランジスタの駆動方法及び駆動回路に利用することができる。
【図面の簡単な説明】
【００９１】
【図１】第１の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。
【図２】電界効果トランジスタの駆動回路の回路図である。
【図３】予備電位をゲート電極Ｇに与えないで、ゲート電極Ｇに駆動信号を入力したときのドレイン電流（−ＩＤ）の時間的変化を示すグラフである。
【図４】予備電位をゲート電極Ｇに与えておいて、しかる後、ゲート電極Ｇに駆動信号を入力したときのドレイン電流ＩＤの時間的変化を示すグラフである。
【図５】予備電位をゲート電極Ｇに与えないで、ゲート電極Ｇに駆動信号を入力したときの、ドレイン電流とソース電流とゲート電流との和の時間的変化を示すグラフである。
【図６】予備電位をゲート電極Ｇに与えた後、ゲート電極Ｇに駆動信号を入力したときの、ドレイン電流とソース電流とゲート電流との和の時間的変化を示すグラフである。
【図７】第２の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。
【図８】第３の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。
【図９】第４の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。
【図１０】第１の実施形態に係る電界効果トランジスタを用いた液晶表示素子の縦断面構成を示す説明図である。
【図１１】第２の実施形態に係る電界効果トランジスタを用いた液晶表示素子の縦断面構成を示す説明図である。
【図１２】インバータ回路の回路図である。
【符号の説明】
【００９２】
１・・・基板、２・・・絶縁体層、３・・・有機半導体層、１０・・・予備電位付与手段、Ｄ・・・ドレイン電極、Ｅ１・・・画素電極、Ｅ２・・・透明電極、Ｇ・・・ゲート電極、Ｌ・・・液晶層、Ｓ・・・ソース電極、ＳＷ・・・スイッチング信号、Ｔ・・・電界効果トランジスタ。
【図１】
2005260084.tif 000012
【図２】
2005260084.tif 000013
【図３】
2005260084.tif 000014
【図４】
2005260084.tif 000015
【図５】
2005260084.tif 000016
【図６】
2005260084.tif 000017
【図７】
2005260084.tif 000018
【図８】
2005260084.tif 000019
【図９】
2005260084.tif 000020
【図１０】
2005260084.tif 000021
【図１１】
2005260084.tif 000022
【図１２】
2005260084.tif 000023