(57)【要約】【課題】時分割多重光信号を安定して分離し得る光時分割多重送信装置及び受信装置を提供する。【解決手段】本発明の光時分割多重受信装置は、受信した所定ビット周期で位相変調された受信した時分割多重光信号を分岐した時分割多重光信号のうち、一方の時分割多重光信号に所定の位相差を与えた後、これら分岐の時分割多重光信号を合波する位相差付与手段と、その合波出力の光強度位置に基づいて、所定周期のクロック信号を生成するクロック生成手段と、クロック生成手段からの所定周期のクロック信号に基づいて、分割多重光信号を位相同期して、時分割多重光信号の中から多重化された光信号を分離する光時分割多重分離手段とを備える。【選択図】      図１
2005006174.tif 000002
【特許請求の範囲】
【請求項１】
複数の光信号を光時分割多重化した時分割多重光信号を送信する光時分割多重送信装置において、
複数の光信号を時分割多重化する光時分割多重化手段と、
上記光時分割多重化手段からの時分割多重光信号の位相を、多重化する多重数の整数倍のビット周期で位相変調する位相変調手段と
を備えることを特徴とする光時分割多重送信装置。
【請求項２】
上記位相変調手段は、所定周期の２個の同一方形波間に、上記時分割多重光信号の所定の位相差を与え、その位相差を所定周期で検出する位相差検出手段を有し、上記位相差検出手段により検出された所定周期の検出信号に基づいて、上記時分割多重光信号の位相を変調することを特徴とする請求項１に記載の光時分割多重送信装置。
【請求項３】
受信した所定ビット周期で位相変調された時分割多重光信号の中から多重化された光信号を分離する光時分割多重受信装置であって、
受信した上記時分割多重光信号を分岐した時分割多重光信号のうち、一方の時分割多重光信号に所定の位相差を与えた後、これら分岐の時分割多重光信号を合波する位相差付与手段と、
上記位相差付与手段からの合波出力の光強度位置に基づいて、所定周期のクロック信号を生成するクロック生成手段と、
上記クロック生成手段からの所定周期のクロック信号に基づいて、上記分割多重光信号を位相同期して、上記時分割多重光信号の中から多重化された光信号を分離する光時分割多重分離手段と
を備えることを特徴とする光時分割多重受信装置。
【請求項４】
上記位相検知手段が、平面光導波路回路であることを特徴とする請求項３に記載の光時分割多重受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光時分割多重送信装置及び受信装置に関するものであり、例えば、光時分割多重（ＯＴＤＭ：Ｏｐｔｉｃａｌ  Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式を採用した高速光伝送システムにおける光時分割多重送信装置及び受信装置に適用し得る。
【０００２】
【従来の技術】
例えば、４０Ｇｂｉｔ／ｓ以上の超高速光伝送においては、電気信号回路の動作に限界があるため、複数のチャネルの光信号を光信号の状態で時分割多重するＯＴＤＭ方式が有効である。
【０００３】
このＯＴＤＭ方式は、電気信号の時分割多重方式と異なり、多重化されている各光信号のビット強度は等しいので、多重化された各光信号を分離することは困難である。
【０００４】
従来、ＯＴＤＭ方式を採用した高速光伝送システムにおいて、時分割多重光信号の中から多重化をされた複数の光信号を分離する技術として下記の特許文献１に記載された光時分割多重方式がある。
【０００５】
特許文献１に記載された光時分割多重方式は、光時分割多重送信装置が、複数のチャネルのうち、ある特定チャネルの光信号のパルス強度を、他の光信号のパルス強度よりも大きく調整して多重化した時分割多重光信号を伝送するものである。そして、光時分割多重受信装置が、受信した時分割多重光信号のうち他より大きなパルス強度を検出し、その検出した位置で位相同期した分周クロックを生成することで、時分割多重光信号の中から多重化されている各光信号を分離するというものである。
【０００６】
【特許文献１】
特開平１１−０２７２２８号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した特許文献１に記載されている従来の光時分割多重方式では、以下のような問題がある。
【０００８】
上述したように、特許文献１の光時分割多重方式は、光時分割多重送信装置により、特定チャネルの光信号のパルス強度が大きくされ、この強いパルスを捉えることで、光時分割多重受信装置により、時分割多重光信号の中から特定チャネルの光信号が選択的に取り出されるものである。
【０００９】
しかし、パルス強度は、時分割多重光信号の伝送に伴いパルス強度の分散や伝送に係る非線形効果の影響を受けて変化しうるものである。また、光時分割多重送信装置によるパルス強度の調整は、光時分割多重装置内の性能劣化などによって、安定したパルス強度の調整を行なうことができなくなることも考えられる。
【００１０】
従って、従来の光時分割多重方式では、光時分割多重送信装置により特定チャネルのパルス強度を他のチャネルのパルス強度より強めたとしても、上記のような要因によりパルス強度調整が不安定化し、光時分割多重受信装置が、他よりもパルス強度が強い位置を特定することができず、時分割多重光信号の中から特定チャネルの光信号を検出することができなくなり、また分周クロックの生成も安定しないので、各光信号を安定して分離することができないという問題がある。
【００１１】
そのため、ＯＴＤＭ方式を採用した高速光伝送システムにおいて、時分割多重光信号の中から光信号を光信号の状態で安定して分離することができるように、複数の光信号を時分割多重化しうる光時分割多重送信装置と、時分割多重光信号の中から光信号を光信号の状態で安定して分離しうる光時分割多重受信装置とが求められている。
【００１２】
【課題を解決するための手段】
かかる課題を解決するために、第１の本発明の光時分割多重送信装置は、複数の光信号を光時分割多重化した時分割多重光信号を送信する光時分割多重送信装置において、複数の光信号を時分割多重化する光時分割多重化手段と、光時分割多重化手段からの時分割多重光信号の位相を、多重化する多重数の整数倍のビット周期で位相変調する位相変調手段とを備えることを特徴とする。
【００１３】
また、第２の光時分割多重受信装置は、受信した所定ビット周期で位相変調された時分割多重光信号の中から多重化された光信号を分離する光時分割多重受信装置であって、受信した時分割多重光信号を分岐した時分割多重光信号のうち、一方の時分割多重光信号に所定の位相差を与えた後、これら分岐の時分割多重光信号を合波する位相差付与手段と、位相差付与手段からの合波出力の光強度位置に基づいて、所定周期のクロック信号を生成するクロック生成手段と、クロック生成手段からの所定周期のクロック信号に基づいて、分割多重光信号を位相同期して、時分割多重光信号の中から多重化された光信号を分離する光時分割多重分離手段とを備えることを特徴とする。
【００１４】
【発明の実施の形態】
（Ａ）実施形態
以下、本発明の光時分割多重送信装置及び受信装置の実施形態について、図１〜図５を参照して説明する。
【００１５】
本実施形態は、ＯＴＤＭ方式を採用した高速光伝送システムにおける光時分割多重送信装置及び受信装置に適用した場合を例にとって説明する。
【００１６】
（Ａ−１）実施形態の構成
図１は、本実施形態の光時分割多重送信装置の構成を示す構成図である。また、図３は、本実施形態の光時分割多重受信装置の構成を示す構成図である。なお、本実施形態の光時分割多重送信装置及び受信装置は、例えば、４０Ｇｂｉｔ／ｓのビットレートを有する４つの光信号を多重化して、１６０Ｇｂｉｔ／ｓの時分割多重光信号を送受信するものである。
【００１７】
図１において、本実施形態の光時分割多重送信装置１は、電気信号系回路と光信号系回路に大別される。
【００１８】
電気信号系回路は、シンセサイザ１００１と、４０Ｇｂｉｔ／ｓデータ信号発生器１００２と、方形波発生器１００３と、移相器１００４と、方形波発生器１００５と、移相器１０１７〜１０２０と、増幅器１０２１〜１０２４と、ＭＥＭ部１０２７とを有して構成される。
【００１９】
また、光信号系回路は、短パルス発生器１００６と、強度変調器１００７〜１０１０と、カプラ１０１４と、位相変調器１０１５と、カプラ１０１６とを有して構成される。なお、光信号系に位置する各構成はそれぞれ光ファイバ等により結合されている。
【００２０】
図１において、電気信号系回路の各構成の機能について説明する。
【００２１】
シンセサイザ１００１は、４０ＧＨｚのクロック信号を生成するものであり、その生成したクロック信号を短パルス発生器１００６、４０Ｇｂｉｔ／ｓデータ信号発生器１００２、方形波発生器１００３及び方形波発生器１００５に与えるものである。
【００２２】
４０Ｇｂｉｔ／ｓデータ信号発生器１００２は、シンセサイザ１００１から４０ＧＨｚのクロック信号を受け取り、また、ＭＥＭ部１０２７からデータ信号を受け取り、各データ信号と４０ＧＨｚクロック信号とに基づいて、４０Ｇｂｉｔ／ｓの４つのデータ信号（ＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ―ｔｏ―Ｚｅｒｏ）信号）を生成し、これらデータ信号を対応する強度変調器１００７〜１０１０に与えるものである。
【００２３】
なお、４０Ｇｂｉｔ／ｓデータ信号発生器１００２と、各強度変調器１００７〜１０２０との間に、それぞれ対応する増幅器１０２１〜１０２４及び移相器１０１７〜１０２０が介在する。
【００２４】
増幅器１０２１〜１０２４はそれぞれ、４０Ｇｂｉｔ／ｓデータ信号発生器１００２からの各データ信号の振幅を増幅するものであり、移相器１０１７〜１０２０はそれぞれ、短パルス列をコーディングするために、各増幅器１０２１〜１０２４からの各データ信号の位相を最適な時間位置に位相調整するものである。
【００２５】
方形波発生器１００３及び１００５はそれぞれ、シンセサイザ１００１からクロック信号を受け取り、そのクロック信号を方形に調整してクロック信号の方形波として出力するものである。
【００２６】
移相器１００４は、方形波発生器１００３からの方形波を受け取り、その方形波の位相を６．２５ｐｓ（１６０Ｇｂｉｔ／ｓでの１ビット期間）だけ移相（遅延）し、その移相（遅延）した方形波をＡＮＤ回路１０２５に与えるものである。移相器１００４は、方形波発生器１００３及び１００５から発生される方形波間で、１ビット期間（本実施形態では６．２５ｐｓ）の位相差を生成することができればよく、方形波発生器１００３からの方形波の移相を６．２５ｐｓだけ進ませるようにしてもよい。
【００２７】
なお、移相器１００４は、方形波発生器１００３又は１００５のいずれか一方の出力に対して移相ができれば良い。
【００２８】
ＡＮＤ回路１０２５は、方形波発生器１００５及び移相器１００４からそれぞれ方形波を受け取り、これらの方形波に基づいて論理和を取り、その出力を増幅器１０２６を介して位相変調器１０１５に与えるものである。ＡＮＤ回路１０２５からの出力は、方形波発生器１００５及び移相器１００４からそれぞれの方形波の位相差が１ビット期間（本実施形態は６．２５ｐｓ）であることから、１レベルが６．２５ｐｓの信号が２０ＧＨｚの繰り返し周期をもって出力される。
【００２９】
なお、クロック信号の方形波に基づいて、１ビット期間（６．２５ｐｓ）で２０ＧＨｚ周期を持つ信号を生成する回路であれば、ＡＮＤ回路１０２５に限られることなく、ＮＯＲ回路であってもよい。
【００３０】
次に、図１において、光信号系回路の各構成の機能について説明する。
【００３１】
短パルス発生器１００６は、シンセサイザから４０ＧＨｚのクロック信号を受け取り、短パルス列の光信号を発生して、カプラ１０１６を介して強度変調器１００７〜１０１０に与えるものである。短パルス発生器１００６は、例えばＥＡ変調器等で構成され、正弦波（４０ＧＨｚのクロック信号の波形）に基づいて、フーリエ変換限界に近い品質の高いガウシアン短パルス列の光信号を発生する。
【００３２】
強度変調器１００７〜１０１０は、カプラ１０１６介して、短パルス発生器１００６から短パルス列（例えばガウシアン短パルス列）の光信号を受け取り、かつ、増幅器１０２１〜１０２４及び移相器１０１７〜１０２０を介して、４０Ｇｂｉｔ／ｓデータ信号発生器１００２からそれぞれ対応する４０Ｇｂｉｔ／ｓデータ信号を受け取り、これら４０Ｇｂｉｔ／ｓデータ信号に基づいて、短パルスの光信号を強度変調をして、４０Ｇｂｉｔ／ｓのＲＺ（Ｒｅｔｕｒｎ―ｔｏ―Ｚｅｒｏ）信号を出力するものである。
【００３３】
遅延器１０１１〜１０１３はそれぞれ、強度変調器１００７〜１００９の後段に備えられ、強度変調器１００７〜１００９からの出力を時分割に多重するためそれぞれ６．２５ｐｓ毎に遅延するものである。
【００３４】
カプラ１０１４は、遅延器１０１１〜１０１３及び強度変調器１０１０から、それぞれ６．２５ｐｓ毎に遅延された４０Ｇｂｉｔ／ｓＲＺ信号を受け取り、これらを合波して１６０Ｇｂｉｔ／ｓ光時分割多重信号を位相変調器１０１５に与えるものである。
【００３５】
このとき、合波される１６０Ｇｂｉｔ／ｓ光時分割多重信号は、例えば、ＣＳ（Ｃａｒｒｉｅｒ  Ｓｕｐｐｒｅｓｓｅｄ）−ＲＺ方式により、それぞれの強度変調信号（各４０Ｇｂｉｔ／ｓＲＺ信号）のキャリア位相差はそれぞれπとなっている。
【００３６】
このＣＳ−ＲＺ方式とは、伝送環境における非線形性の効果による波形の劣化を抑制し、より入力パワーを大きくすることができる信号フォーマットであり、その詳細は、例えばＹ．Ｆｕｊｉｓａｋｕ  ｅｔ  ．ａｌ．ＩＥＩＣＥ  ｔｒａｎｓ．，ｖｏｌ．８５−Ｂ  Ｎｏ．２，Ｆｅｂ．２００２の文献等に詳しいのでこれらに譲り、ここでは省略する。
【００３７】
なお、本実施形態では、１６０Ｇｂｉｔ／ｓ信号の信号フォーマットをＣＳ−ＲＺ方式を用いて、各光変調信号のキャリアのビット位相差をπとしたが、他の信号フォーマットを用いてもよい。例えば、各光変調信号のキャリアのビット位相差を０としてもよい。
【００３８】
位相変調器１０１５は、カプラ１０１４により合波された１６０Ｇｂｉｔ／ｓの時分割多重光信号を受け取り、及び、増幅器１０２６により振幅が増幅されたＡＮＤ回路１０２５からの出力を受け取り、ＡＮＤ回路１０２５からの出力のタイミングで時分割多重光信号の位相を位相変調して外部へ出力するものである。
【００３９】
位相変調器１０１５は、１６０Ｇｂｉｔ／ｓの時分割多重光信号のビット間の位相差がπであるので、２０ＧＨｚ周期で１６０Ｇｂｉｔ／ｓ時分割多重光信号の位相を変調することにより、位相変調器１０１５から出力される時分割多重光信号の位相は、同じビット間位相が３個連続したものが２０ＧＨｚ周期に現れるものとなる。
【００４０】
図３において、光時分割多重受信装置２も、電気信号系回路と光信号系回路に大別される。
【００４１】
光信号系回路は、カプラ２００１と、サーキュレータ２００２と、位相検知部２００３と、カプラ２０１６と、時分割多重分離器２０１７〜２０２０とを有して構成される。なお、光信号系に位置する各構成はそれぞれ光ファイバ等で結合されている。
【００４２】
また、電気信号系回路は、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路２００４と、逓倍器２００５と、デバイダ２００６と、移相器２００８〜２０１１、増幅器２０１２〜２０１５とを有して構成される。
【００４３】
カプラ２００１は、外部から受信した光信号（時分割多重光信号）をカプラ２０１６を介して時分割多重分離器２０１７〜２０２０と、光信号（時分割多重光信号）の一部を、サーキュレータ２００２とに与えるものである。
【００４４】
サーキュレータ２００２は、カプラ２００１からの光信号（時分割多重光信号）の一部を位相検知部２００３に与えるものである。またサーキュレータ２００２は、位相検知部２００３から出力された合波出力を、ＰＬＬ回路２００４に与えるものである。
【００４５】
位相検知部２００３は、例えば、図５に示すような平面光導波路（ＰＬＣ：Ｐｌａｎｅｒ  Ｌｉｇｈｔ−ｗａｖｅ  ｃｉｒｃｕｉｔ）で構成されており、サーキュレータ２００２からの光信号（時分割多重光信号）に対して、アーム導波路の導波路長差に基づく光の干渉により強度調整をした合波出力を、サーキュレータ２００２を介してＰＬＬ回路２００４に与えるものである。
【００４６】
図５は、位相検知部２００３の内部構成を示す構成図である。図５に示すように、位相検知部２００３は、ＰＬＣで構成されており、図５に図示しない温度調整器があり、この温度調整器により温度が一定に保たれて屈折率が安定化される。勿論、温度調整器により温度を変化させることにより、２分岐した光信号の遅延を調整することもできる。
【００４７】
図５に示す位相検知部２００３は、入出力導波路２００３１と、Ｙ分岐導波路２００３２と、アーム導波路２００３３と、アーム導波路２００３４と、反射器２００３５と、反射器２００３６とを有して構成される。
【００４８】
アーム導波路２００３３及び２００３４間の導波路長差は、１．２９ｍｍ（６．２５ｐｓに相当する導波路長差）である。従って、Ｙ分岐導波路２００３２により２分岐された光信号（時分割多重光信号）は、このアーム導波路２００３３及び２００３４の導波路長差に基づいて、それぞれの反射器２００３５及び２００３６により反射された光信号を合波したとき、１ビット期間ずれた状態で合波される。
【００４９】
このとき、光信号の位相があっている場合はビットの強度を強め合い、光信号の位相が反転している場合はビットの強度を０にする。
【００５０】
その結果、位相検知部２００３から出力される光信号は、２０Ｇｂｉｔ／ｓ間隔にビット強度の大きい成分を有する。
【００５１】
なお、アーム導波路２００３３及び２００３４の導波路長差は、時分割多重光信号の位相変調された周期を取り出すために隣接ビットと、１．２９ｍｍに限られることはなく、（多重数の整数倍＋１．２９）ｍｍの導波路長差に設定することも可能である。
【００５２】
ＰＬＬ回路２００４は、サーキュレータ２００２を介して、位相検知部２００３により２０Ｇｂｉｔ／ｓ間隔にビット強度の大きい成分を有する合波出力を受け取り、ビット強度の大きい成分位置の検知に基づいて２０ＧＨｚのクロック信号を生成するものである。ＰＬＬ回路２００４は、生成したクロック信号を逓倍器２００５に与える。
【００５３】
逓倍器２００５は、ＰＬＬ回路２００４からの２０ＧＨｚのクロック信号を受け取り、そのクロック信号の周波数を逓倍にするものである。本実施形態では、逓倍器２００５は、２０ＧＨｚクロック信号の周波数を２倍にして４０ＧＨｚのクロック信号にする。
【００５４】
デバイダ２００６は、逓倍器２００５から４０ＧＨｚクロック信号を受け取り、増幅器２０１２〜２０１５及び移相器２００８〜２０１１を介して、時分割多重分離器２０１７〜２０２０に４０ＧＨｚのクロック信号を与えるものである。
【００５５】
増幅器２０１２〜２０１５は、デバイダ２００６からの４０ＧＨｚクロック信号の振幅を増幅するものであり、移相器２００８〜２０１１のそれぞれは、増幅した４０ＧＨｚのクロック信号の位相を最適な時間位置に位相調整するものである。
【００５６】
時分割多重分離器２０１７〜２０２０は、カプラ２０１６を介して外部から受信した光信号（時分割多重光信号）と、それぞれ対応する増幅器２０１２〜２０１５及び移相器２００８〜２０１１を介してデバイダ２００６から４０ＧＨｚのクロック信号とを受け取り、４０ＧＨｚクロック信号に基づいて、光信号（時分割多重光信号）の中から多重化された光信号を分離するものである。
【００５７】
（Ａ−２）実施形態の動作
次に、本実施形態に係る光時分割多重送信装置及び受信装置の動作について説明する。
【００５８】
図２は、光時分割多重送信装置１のタイムチャートであり、図３は、光時分割多重受信装置２のタイムチャートである。図２及び図３において、縦実線は２５ｐｓ間隔（４０Ｇｂｉｔ／ｓの１ビット期間）を示し、縦破線は６．２５ｐｓ（１６０Ｇｂｉｔ／ｓの１ビット期間）を示す。
【００５９】
以下では、まず光時分割多重送信装置の動作について図１及び図２を参照して説明する。なお、図１中における（Ａ）〜（Ｊ）は、図２中に対応しており、それらの位置を進行する信号状態を示している。
【００６０】
シンセサイザ１００１より生成された４０ＧＨｚクロック信号は、短パルス発生器１００６に入力される。
【００６１】
短パルス発生器１００６（例えばＥＡ変調器）において、入力された４０ＧＨｚクロック信号の波形（正弦波）に基づいて、４０ＧＨｚの繰り返し周期を持つ短パルス列（例えばガウシアン短パルス列）が生成され、短パルス列がカプラ１０１６を介して強度変調器１００７〜１０１０に与えられる（図２（Ａ）参照。）。
【００６２】
また、シンセサイザ１００１からの４０ＧＨｚクロック信号は、４０Ｇｂｉｔ／ｓデータ信号発生器１００２にも与えられる。更に、ＭＥＭ部１０２７からの信号は、４０Ｇｂｉｔ／ｓデータ信号発生器１００２に与えられる。
【００６３】
データ信号発生器１００２において、４０ＧＨｚクロック信号とＭＥＭ部１０２７からの信号とに基づいて、４つの４０Ｇｂｉｔ／ｓＮＲＺ（Ｎｏｎ−ｒｅｔｕｒｎ−ｔｏ−ｚｅｒｏ）信号が生成され、各データ信号は、それぞれ強度変調器１００７〜１０１０に対応する増幅器１０２１〜１０２４に与えられる。
【００６４】
増幅器１０２１〜１０２４において、各データ信号は、適切な振幅に増幅され、移相器１０１７〜１０２０に与えられる。移相器１０１７〜１０２０において、振幅増幅された各データ信号は、最適な時間位置に位相調整を受けて、それぞれ対応する強度変調器１００７〜１０１０に与えられる。
【００６５】
各強度変調器１００７〜１０１０において、短パルス発生器１００６からの短パルス列は、４０Ｇｂｉｔ／ｓデータ信号発生器１００２からの位相調整された信号に基づいて強度変調され、４０Ｇｂｉｔ／ｓＲＺ信号が生成される。
【００６６】
各強度変調器１００７〜１００９からの４０Ｇｂｉｔ／ｓＲＺ信号は、遅延器１０１１〜１０１３に入力され、遅延器１０１１〜１０１３により、６．２５ｐｓ毎に時分割多重されるように遅延を受ける（図２（Ｂ）〜（Ｅ）参照。）。
【００６７】
各遅延器１０１１〜１０１３及び強度変調器１０１０からの光信号は、カプラ１０１４により合波され、１６０Ｇｂｉｔ／ｓ時分割多重光信号が生成される（図２（Ｆ）参照）。
【００６８】
なお、この１６０Ｇｂｉｔ／ｓ時分割多重光信号は、ＣＳ（ｃａｒｒｉｅｒ  ｓｕｐｒｅｓｓｅｄ）−ＲＺ方式の信号フォーマットにより、各ビット間の位相差はπである。なお、ビット毎の位相の状態は、図２（Ｆ）における信号の符号の下に０又はπとして示してある。
【００６９】
カプラ１０１４により合波された１６０Ｇｂｉｔ／ｓ時分割多重光信号は、位相変調器１０１５に与えられる。
【００７０】
また、シンセサイザ１００１からのクロック信号は、さらに方形波発生装置１００３及び１００５に与えられる。
【００７１】
方形波発生装置１００３及び１００５のそれぞれにおいて、シンセサイザ１００１からのクロック信号の周波数は、方形波に整形される。
【００７２】
方形波発生装置１００３の方形波は、ＡＮＤ回路１０２５に与えられる（図２（Ｇ）参照。）。また、方形波発生装置１００５からの方形波は、移相器１００４に与えられ、移相器１００４により、６．２５ｐｓだけ遅延を受け、その遅延を受けた方形波は、ＡＮＤ回路１０２５に与えられる（図２（Ｈ）参照。）。
【００７３】
ＡＮＤ回路１０２５において、方形波発生装置１００３の方形波と、移相器１００４により６．２５ｐｓだけ遅延を受けた方形波とに基づいて論理和が取られ、ＡＮＤ回路１０２５の出力は、２０ＧＨｚの繰り返し周期を持ち、１レベルを維持する時間が６．２５ｐｓの信号となる（図２（Ｉ）参照。）。
【００７４】
ＡＮＤ回路１０２５の出力は、増幅器１０２６に与えられ、増幅器１０２６により、位相変調器１０１５のＶπ振幅まで増幅され、位相変調器１０１５に与えられる。
【００７５】
位相変調器１０１５において、カプラ１０１４により合波された１６０Ｇｂｉｔ／ｓ光信号は、５０ｐｓ間隔（２０ＧＨｚ）で位相関係がπであるビットが３つ連続する信号となり伝送路へ出力される（図２（Ｊ）参照。）。
【００７６】
次に、光時分割多重送信装置の動作について図３〜図５を参照して説明する。なお、図３及び図５中における（Ａ）〜（Ｉ）は、図４中に対応しており、それらの位置を進行する信号状態を示している。
【００７７】
外部から伝送されてきた光信号（時分割多重光信号）は、カプラ２００１に与えられ、サーキュレータ２００２及びカプラ１０１６に分岐される。
【００７８】
このとき、伝送されてきた光信号は、２０ＧＨｚ周期で位相が反転しないビットが存在する（図４（Ａ）参照。）。
【００７９】
カプラ２００１からサーキュレータ２００２に分岐された光信号（時分割多重光信号）は、サーキュレータ２００２により、その光信号（時分割多重光信号）の一部が位相検知部２００３に与えられる。
【００８０】
ここで、位相検知部２００３は、図５に示すＰＬＣで構成されている。
【００８１】
図５において、サーキュレータからの光信号は、Ｙ分岐回路２００３２により２分岐される。
【００８２】
それぞれ２分岐された光信号（時分割多重光信号）は、アーム導波路２００３３及びアーム導波路２００３４を通過し、反射器２００３５及び反射器２００３６により反射され、またアーム導波路２００３３及びアーム導波路２００３３を通過し、Ｙ分岐回路２００３２で合波される。このＹ分岐回路２００３２で合波された合波出力は、ＰＬＬ回路２００４に与えられる（図４（Ｃ）参照。）。
【００８３】
ここで、アーム導波路２００３３及びアーム導波路２００３４間の導波路長差は、１．２９ｍｍ（６．２５ｐｓ）であるので、それぞれの反射器２００３５及び反射器２００３６により反射された合波出力は、互いに１ビットずれた状態である（図４（Ａ）及び（Ｂ）参照。）。
【００８４】
従って、Ｙ分岐回路２００３２で合波された合波出力は、図４（Ｃ）に示すように、図４（Ａ）及び（Ｂ）に示す信号間の干渉の影響を受けて、位相が合っている場合ビット強度を強め合い、位相が反転している場合ビット強度が０になり、２０Ｇｂｉｔ／ｓおきにビット強度の強い成分を有するものとなる。
【００８５】
ＰＬＬ回路２００４において、サーキュレータ２００２を介して位相検知部２００３からの合波出力は、ＰＬＬ回路２００４に与えられ、ＰＬＬ回路２００４により、２０Ｇｂｉｔ／ｓ間隔の強い強度の信号に基づいて２０ＧＨｚクロック信号が生成される（図４（Ｄ）参照。）。位相検知部２００３からの合波出力の大きいビット強度の位置は周期的なので、２０ＧＨｚのクロック信号の位相は一意に決定される。この２０ＧＨｚクロック信号は、逓倍器２００５に与えられる。
【００８６】
ＰＬＬ回路２００４から逓倍器２００５に与えられた２０ＧＨｚクロック信号は、逓倍器２００５により、周波数が逓倍され４０ＧＨｚクロック信号が生成される（図４（Ｅ）参照。）。４０ＧＨｚクロック信号はデバイダ２００６に与えられる。
【００８７】
デバイダ２００６に与えられた４０ＧＨｚクロック信号は、各時分割多重分離器２０１７〜２０２０に対応する増幅器２０１２〜２０１５及び移相器２００８〜２０１１を介して、振幅の増幅と位相調整がなされた後、各時分割多重分離器２０１７〜２０２０に与えられる。
【００８８】
各時分割多重分離器２０１７〜２０２０のそれぞれにおいて、カプラ２０１６からの光信号は、それぞれ対応する増幅器２０１２〜２０１５及び移相器２００８〜２０１１を介して入力した４０ＧＨｚクロック信号に基づいて、位相調整されたビットを選択的に取り出され、２５ｐｓの間隔で位相調節される。これにより、多重化されている４つの４０Ｇｂｉｔ／ｓ光信号が、電気的処理をされることなく、それぞれの時分割多重分離器２０１７〜２０２０により分離される。
【００８９】
以上のように、本実施形態の光時分割多重送信装置は、ビットレートの１／８で位相変調を行なった時分割多重光信号を送信する。また、本実施形態の光時分割多重受信装置は、位相検知器２００３を備え、受信した時分割多重光信号を２分岐した２つの光信号（時分割多重光信号）に位相差を与え、ビットレートの１／８で強い繰り返し周期がある信号を抽出し、この抽出した信号によりビットレートの１／８のクロック信号を抽出し、クロック信号により時分割多重光信号から光信号を分離することができる。
【００９０】
（Ａ−３）実施形態の効果
以上、本実施形態によれば、光時分割多重送信装置が、多重化する光信号のビット強度を調節する必要がないので、光時分割多重送信装置の劣化によるビット強度の不安定な強度調節をなくすことができ、又、高速光伝送中に光時分割多重信号のビット強度の分散による劣化を考慮しなくてもよいので、光時分割多重受信装置が、時分割多重光信号の中から多重化している各光信号を、光状態のままで安定に分離することができる。
【００９１】
本実施形態によれば、光時分割多重送信装置が、２個の方形波に与えた所定周期の位相差を検知するＡＮＤ回路１０２６を備えることにより、位相変調器１０１５が、その所定周期（多重数の整数倍ビット間隔）で時分割多重光信号の位相を調整することができる。
【００９２】
本実施形態によれば、光時分割多重受信装置が、ＰＬＣで構成された位相検知部２００３を備えることにより、時分割多重光信号を２分岐した後、２分岐した各時分割多重光信号間に所定位相差を所定周期で与えることができ、その所定周期の位相差に基づいて生成された分周クロック信号に基づいて、時分割多重光信号から多重化している光信号を光状態のままで分離することができる。
【００９３】
（Ｂ）他の実施形態
（Ｂ−１）上述した実施形態では、１６０Ｇｂｉｔ／ｓ光時分割多重送信装置１及び受信装置２の説明をしたが、例えば、伝送速度が、３２０Ｇｂｉｔ／ｓ、８０Ｇｂｉｔ／ｓ、４０Ｇｂｉｔ／ｓ、２０Ｇｂｉｔ／ｓ等の光時分割多重送信装置及び受信装置にも適用することができる。
【００９４】
（Ｂ−２）上述した実施形態において、光時分割多重受信装置２が、位相検知部２００３としてＰＬＣで構成されているとして説明したが、受信した光時分割多重光信号を分岐し、分岐した時分割多重光信号間で所定の位相差を与えることができ、更にこれらを合波することができる構成部品であれば、ＰＬＣに限らず広く適用することができる。
【００９５】
例えば、入力導波路と出力導波路とが別々に備えられ、１つのＹ分岐導波路と、２つのアーム導波路とを有するものであって、２つのアーム導波路長が異なるものであってもよい。
【００９６】
（Ｂ−３）上述した実施形態において、光時分割多重送信装置１は、４つの光信号の多重化に関し、ＣＳ−ＲＺフォーマットを用いて、位相変調をビットレートの１／８で行なうこととして説明したが、多重化する信号数、信号フォーマット、変調速度はこれに限られることなく広く適用することができる。
【００９７】
（Ｂ−４）光時分割多重送信装置１の位相変調器１０１５は、時分割多重光信号の位相を１６０Ｇｂｉｔ／ｓの１ビット期間を２０ＧＨｚ周期で変調することとして説明したが、多重巣の整数倍ビット周期で位相変調するようにしてもよい。
【００９８】
【発明の効果】
以上、第１の本発明の光時分割多重送信装置によれば、複数の光信号を光時分割多重化した時分割多重光信号を送信する光時分割多重送信装置において、複数の光信号を時分割多重化する光時分割多重化手段と、光時分割多重化手段からの時分割多重光信号の位相を、多重化する多重数の整数倍のビット周期で位相変調する位相変調手段とを備えるため、時分割多重光信号の中から光信号を光信号の状態で安定して分離することができるように、複数の光信号を時分割多重化することができる。
【００９９】
また、第２の本発明の光時分割多重受信装置によれば、受信した所定ビット周期で位相変調された時分割多重光信号の中から多重化された光信号を分離する光時分割多重受信装置であって、受信した時分割多重光信号を分岐した時分割多重光信号のうち、一方の時分割多重光信号に所定の位相差を与えた後、これら分岐の時分割多重光信号を合波する位相差付与手段と、位相差付与手段からの合波出力の光強度位置に基づいて、所定周期のクロック信号を生成するクロック生成手段と、クロック生成手段からの所定周期のクロック信号に基づいて、分割多重光信号を位相同期して、時分割多重光信号の中から多重化された光信号を分離する光時分割多重分離手段とを備えるため、時分割多重光信号の中から光信号を光信号の状態で安定して分離することができる。
【図面の簡単な説明】
【図１】本実施形態に係る光時分割多重送信装置の内部構成を示すブロック図である。
【図２】本実施形態に係る光時分割多重送信装置内のタイムチャートである。
【図３】本実施形態に係る光時分割多重受信装置の内部構成を示すブロック図である。
【図４】本実施形態に係る光時分割多重受信装置内のタイムチャートである。
【図５】本実施形態の位相検知部の構成を示す構成図である。
【符号の説明】
１…光時分割多重送信装置、２…光時分割多重受信装置、１０１４…カプラ、
１０１５…位相変調器、２００３…位相検知部、２００４…ＰＬＬ回路、
２０１７〜２０２０…時分割多重分離回路器。
【図１】
2005006174.tif 000003
【図２】
2005006174.tif 000004
【図３】
2005006174.tif 000005
【図４】
2005006174.tif 000006
【図５】
2005006174.tif 000007