(57)【要約】【課題】  リソグラフィ投影の際に、最小寸法の改善された同一性を有する方法を提供すること。【解決手段】  本発明の方法は、レジスト層（１４）が塗布された半導体ウェーハの表面を、露光領域（２２）の複数の配列に分割する工程と、露光領域（２２）の複数の配列に露光順序を割り当てる工程と、各露光領域（２２）に対して露光を行う、各第１の時刻を定める工程と、レジスト層（１４）を安定化させるプロセス工程を行う、第２の時刻を定める工程と、各露光領域（２２）への各露光量を割り当てる工程であって、各露光量が第２の時刻と各第１の時刻との時間差に基づき定められる、割り当てる工程とを包含する。各第１の時刻に、露光順序に対応する露光領域（２２）において、レジスト層（１４）に回路パターンが漸次投影され、第２の時刻に、レジスト層（１４）安定化プロセス工程が行われる。【選択図】  図２
2005322930.tif 000002
【特許請求の範囲】
【請求項１】
回路パターンを半導体ウェーハ上に生成するために、特に該半導体ウェーハの露光の際に、リソグラフィプロジェクタにおけるダイナミック用量適合を行う方法であって、
−半導体ウェーハ（１２）を準備する工程と、
−最小寸法を有するパターン要素を含む回路パターンを準備する工程と、
−プロジェクタ（５）を準備する工程と、
−レジスト層（１４）を該半導体ウェーハ（１２）の表面に塗布する工程と、
−該半導体ウェーハ（１２）の該表面を、露光領域（２２）の複数の配列に分割する工程と、
−露光領域（２２）の該複数の配列に露光順序を割り当てる工程と、
−各露光領域（２２）に各第１の時刻を定める工程であって、該各第１の時刻に各露光領域（２２）の該露光が実施される、第１の時刻を定める工程と、
−該レジスト層（１４）を安定化させるプロセス工程が実施される、第２の時刻を定める工程と、
−各露光領域（２２）への各露光量を割り当てる工程であって、該各露光量が該第２の時刻と該各第１の時刻との該時間差に基づき定められる、露光量を割り当てる工程と、
−該各第１の時刻に、該露光順序に対応する該露光領域（２２）において、該レジスト層（１４）に該回路パターンを漸次投影する工程と、
−該第２の時刻に、該レジスト層（１４）安定化プロセス工程を実施する工程と
を包含する、方法。
【請求項２】
前記レジスト層（１４）安定化プロセス工程を行う前記工程が該レジスト層（１４）を現像することを包含する、請求項１に記載の方法。
【請求項３】
前記レジスト層（１４）安定化プロセス工程を行う前記工程が該レジスト層（１４）を熱処理することを包含する、請求項１に記載の方法。
【請求項４】
各露光領域に前記露光量を割り当てる前記工程が、該露光量を、前記第２の時刻と前記各第１の時刻との前記時間差の線形関数に基づき定めることを包含する、請求項１〜３のいずれか１項に記載の方法。
【請求項５】
前記線形関数が以下の形、
Ｄｏｓｉｓ（ｉ）＝ａ／ｂ＊ｔ（ｉ）＋ｃ、
を有し、ここで、Ｄｏｓｉｓ（ｉ）はｉ番目の前記露光領域の前記露光量を、ａは時間依存線幅変更パラメータを、ｂは量依存線幅変更パラメータを、ｃは一定露光量値を、ｔ（ｉ）は該ｉ番目の露光領域（２２）の、前記第２の時刻と前記第１の時刻との前記時間差を表す、請求項４に記載の方法。
【請求項６】
各露光領域に前記露光量を割り当てる前記工程が、該露光量を、前記第２の時刻と前記各第１の時刻との前記時間差の経験的に定められた関数に基づき定めることを包含する、請求項１〜３のいずれか１項に記載の方法。
【請求項７】
各露光領域（２２）に前記露光量を割り当てる前記工程が、該露光量を、前記第２の時刻と前記各第１の時刻との前記時間差の指数関数に基づき定めることを包含する、請求項１〜３のいずれか１項に記載の方法。
【請求項８】
前記プロジェクタを準備する前記工程は、該プロジェクタ（５）が、１９３ｎｍあるいは１５７ｎｍの波長の光による露光を行うのに適する光源（１６）を有することを包含する、請求項１〜７のいずれか１項に記載の方法。
【請求項９】
前記プロジェクタを準備する前記工程は、該プロジェクタがＸ線リソグラフィを実施するのに適することを包含する、請求項１〜７のいずれか１項に記載の方法。
【請求項１０】
前記プロジェクタを準備する前記工程は、該プロジェクタが電子線リソグラフィを実施するのに適することを包含する、請求項１〜７のいずれか１項に記載の方法。
【請求項１１】
前記プロジェクタを準備する前記工程は、該プロジェクタがイオンビームリソグラフィを実施するのに適することを包含する、請求項１〜７のいずれか１項に記載の方法。
【請求項１２】
前記半導体ウェーハを準備する前記工程は、該半導体ウェーハ（１２）が２００ｍｍ以上の直径、好ましくは３００ｍｍの直径を有することを包含する、請求項１〜１１のいずれか１項に記載の方法。
【請求項１３】
前記回路パターンを準備する工程は、該回路パターンが第１のレチクル（２０）上に準備されることを包含する、請求項１〜１２のいずれか１項に記載の方法。
【請求項１４】
前記レジスト層（１４）に前記回路パターンを投影する工程は、前記プロジェクタ（５）内に前記第１のレチクルが挿入されることを包含し、次いで、
前記露光順序に対応する前記露光領域（２２）において、該レジスト層（１４）上に該回路パターンを、漸次、新たに投影する工程であって、該プロジェクタ（５）を別の露光方法によって駆動する、新たに投影する工程が実行される、請求項１３に記載の方法。
【請求項１５】
前記回路パターンを準備する工程が、該回路パターンの第１の部分を第１のレチクル上に準備し、該回路パターンの第２の部分を第２のレチクル上に準備することを包含する、請求項１〜１２のいずれか１項に記載の方法。
【請求項１６】
前記レジスト層（１４）に前記回路パターンを前記投影する工程が、前記プロジェクタ（５）内に前記第１のレチクルを挿入し、該レジスト層（１４）に該回路パターンの前記第１の部分を描写し、次いで、
−該第１のレチクルを該プロジェクタの前記第２のレチクルと取り替える工程と、
−前記露光領域（２２）において、該レジスト層（１４）に該回路パターンの第２の部分を、前記露光順序に応じて、漸次投影する工程と
を実施することを包含する、請求項１５に記載の方法。
【請求項１７】
前記プロジェクタ（５）が、各回路平面に対するａ、ｂ、ｃの前記値の記憶に適する記憶装置を有する、請求項５に記載の方法。
【請求項１８】
前記プロジェクタ（５）が、各露光領域に対する前記各時間差の測定に適する時間計測装置を有する、請求項１７に記載の方法。
【請求項１９】
−表面にレジスト層（１４）を有する半導体ウェーハ（１２）の受け入れに適する基板ホルダー（１０）と、
−最小寸法を有するパターン要素を含む回路パターンを準備する手段と、
−該半導体ウェーハ（１２）を露光領域（２２）の複数の配列に分割する手段と、
−露光領域の該複数の配列に露光順序を割り当てる手段と、
−該露光順序に対応する該露光領域（２２）において、各第１の時刻に、該レジスト層（１４）に該回路パターンを漸次投影する手段と、
−第２の時刻に該レジスト層（１４）安定化プロセス工程を行う手段と、
−各露光領域（２２）に各露光量を割り当てる手段であって、該各露光量を該第２の時刻と該各第１の時刻との時間差に基づき定める、露光量を割り当てる手段と
を備える、プロジェクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リソグラフィプロジェクタにおけるダイナミックな用量適合（Ｄｏｓｉｓａｎｐａｓｓｕｎｇ）を行う方法に関し、特に、回路パターンを半導体ウェーハ上に生成するために、半導体ウェーハの露光の際のダイナミック用量適合を行う方法に関する。さらに、リソグラフィプロジェクタに関する。
【背景技術】
【０００２】
集積回路を製造する際に、通常、半導体ウェーハ上に様々な電気特性を有する層が提供される。電気的層は、各々リソグラフィによってパターニングされる。リソグラフィによるパターニング工程は、感光性レジストを半導体ウェーハの表面に塗布し、関連のレベル（平面）のための所望のパターンによってレジストを露光および現像し、続いて、その結果生成されたレジストマスクをエッチング工程によって下位の層に転写することから構成され得る。
【０００３】
集積回路を製造する際の絶えず微細化されるパターンの動向において、リソグラフィ投影の際の解像力への要求も増大している。現在有力である光学リソグラフィが、将来他の技術によって置き換えられることが期待されている。光リソグラフィにおいて、目下、１９３ｎｍあるいは１５７ｎｍの波長が使用され、それはリソグラフィの際の解像度をほぼ６０ｎｍから１００ｎｍまでに制限する。解像度の限界は、１つに、描写する最小パターンの限界が光の波長に比例することに関連している。さらに、像の質も小さい処理窓（Ｐｒｏｚｅｓｓｆｅｎｓｔｅｒ）によってますます制限される。そのため、許容される焦点深度（Ｔｉｅｆｅｎｓｃｈａｅｒｆｅ）領域も光の波長に比例する。
【０００４】
光学リソグラフィにおいて処理窓を増加するために、最近、例えば位相マスクあるいは傾斜照明を有するプロジェクタのような新しい概念が開発されている。さらに、回路設計の際に、例えばいわゆるＯＰＣ校正（Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｃｏｒｒｅｃｔｉｏｎ）のような所定の処置が、さらなる処理窓の改良を可能にした。特に、交替される位相マスクを用いて臨界の回路平面が露光され、続いてトリム（Ｔｒｉｍ）マスクを用いて第２の露光工程において場合によって生じる位相衝突が取り除かれる二重露光を用いて、高いパターン解像度が、同時に改善された処理窓によって得られる。しかしながら、少なくとも非常に臨界的な回路のための光学リソグラフィは、集積回路の次世代あるいは次次世代の製造プロセスにおいて、限界に到達することが予測される。
【０００５】
そのため過去において、改善されたパターン解像度およびより大きな焦点深度を有する新しいリソグラフィ装置が議論された。Ｘ線リソグラフィと並んで、ここでは特に電子線あるいはイオンビームリソグラフィがあげられる。電子線あるいはイオンビームは、電界および／または磁界を用いて集束され、方向が変更される。そのため、これらは、電子線に感光するレジスト層上への直接の書き込みのため、および投影光学機器を有する露光装置内の応用のために適切である。粒子光線を用いた直接書き込み（コンタクトリソグラフィあるいは近接リソグラフィ）の際に、既にマスク製造の際に開発された経験が生かされる。帯電粒子光線を用いて投影リソグラフィあるいは近接リソグラフィを実行する露光装置は、特に１００ｎｍより小さいパターン解像度の際に、かなり良い像質とかなり高い処置窓を有する。
【０００６】
集積回路の恒常的に増大する集積密度にともなって、半導体基板上に投影されるパターンの寸法安定性および位置正確性への要求も増大する。特に、最小のパターン解像度を有する回路平面が転写される場合、回路の性能を保証するために、常に厳密な許容差限界が、実際に基板上に投影されるパターンに関連して、考慮されねばならない。
【０００７】
選択自由なアクセスを有するダイナミックメモリ（ＤＲＡＭ）の製造の領域において形成されるような、密な線裂け目パターン（Ｌｉｎｉｅｎ−Ｓｐａｌｔｅｎ−Ｍｕｓｔｅｒ）は、例えば第１の回路平面の領域内に、最小寸法として、１１０ｎｍ、９０ｎｍ、あるいは７０ｎｍの線幅を有するパターン要素を有する。この平面の上位に位置するパターンは、通常、より粗いパターン解像度を有し、その結果、プロジェクタの解像度に対する全体的に緩和された要求が生じる。勿論、臨界的回路平面が最上層に存在する回路設計も知られている。
【０００８】
ＤＲＡＭの製造の際に、密な線裂け目パターンのリソグラフィ投影工程のために、通常、最小寸法のパターン要素を有する第１の回路平面のために、ウェーハステッパーと比較して高い解像能力を有するウェーハスキャナーが使用される。ウェーハスキャナーにおいては、感光性レジストの露光は、露光スリットに沿って行われる。通常、半導体ウェーハは基板ホルダー上に置かれ、露光のために対応する位置に移動される。そのとき、マスク上に配置された回路パターンは、感光性レジスト上の個々の露光領域に漸次的（ｓｕｋｚｅｓｓｉｖｅ）に転写される。その際、１つの露光領域の露光の間、基板ホルダーおよび露光スリットによって規定されたブラインドは、互いにずらされる。通常、露光領域は、ほぼ２６ｍｍ×３５ｍｍである。個々の露光領域の露光は、通常以下のように行われる。半導体ウェーハは、マトリックス状、あるいは格子状の形状の露光領域のパターンに区分され、ウェーハスキャナーあるいはウェーハステッパーを用いて、露光順序に従って漸次的に露光される。
【０００９】
最近の技術において、例えばＤＲＡＭの製造において、投影の際にパターン素子に要求される正確さは、より小さくなる解像度によって、低下している。そのため、今日および将来のプロセスラインは、リソグラフィにおける寸法安定性の変動に対して敏感である。最も明白なように、それは、勿論、「臨界寸法」あるいはＣＤとして呼ばれる最小寸法の際に影響する。特に、１９３ｎｍあるいは１５７ｎｍの露光波長を有する進歩的な露光装置において動作するレジスト−ラッカーシステムは、投影条件に関してかなり敏感なのもとして、判明した。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そのため、本発明の課題は、リソグラフィ投影の際に、最小寸法の改善された同一性を有する方法を提供することにあり、あるいは改善された同一性を達成するプロジェクタを提供することにある。
【課題を解決するための手段】
【００１１】
本課題は、回路パターンを半導体ウェーハ上に生成するために、特に該半導体ウェーハの露光の際に、リソグラフィプロジェクタにおけるダイナミック用量適合を行う方法であって、
−半導体ウェーハを準備する工程と、
−最小寸法を有するパターン要素を含む回路パターンを準備する工程と、
−プロジェクタを準備する工程と、
−レジスト層を半導体ウェーハの表面に塗布する工程と、
−半導体ウェーハの表面を、露光領域の複数の配列に分割する工程と、
−露光領域の複数の配列に露光順序を割り当てる工程と、
−各露光領域に各第１の時刻を定める工程であって、該各第１の時刻に各露光領域の該露光が実施される、第１の時刻を定める工程と、
−レジスト層を安定化させるプロセス工程が実施される、第２の時刻を定める工程と、
−各露光領域への各露光量を割り当てる工程であって、各露光量が該第２の時刻と各第１の時刻との時間差に基づき定められる、露光量を割り当てる工程と、
−各第１の時刻に、露光順序に対応する露光領域において、レジスト層に回路パターンを漸次、投影する工程と、
−第２の時刻に、レジスト層安定化プロセス工程を実施する工程と
を包含する、方法によって解決される。
【００１２】
本発明の基本概念は、第２の時刻と各第１の時刻との時間差の変更（Ｖａｒｉａｔｉｏｎ）が決定されることによって、ウェーハ上の最初の露光チップと最後の露光チップとの間において、パターン要素の最小寸法の変動（Ｖａｒｉａｔｉｏｎ）が補償されることにある。それにより、露光とレジスト層安定化プロセス工程との間において、経過時間の変動が、露光量のダイナミックな調整によって補償され得る。対応するパターン要素の最小寸法の変動は、訂正されるのではなく、最小寸法の誤り余裕（Ｆｅｈｌｅｒｂｕｄｇｅｔ）の一部として許容される。本発明は、特に、従来のＵＶ領域に感光するレジストと比べて、場合によって、経過時間に関して明らかにより感光性を示す新式のレジストシステム（例えば、１５７ｎｍの露光波長に対する）の際に、適切である。
【００１３】
好ましい一実施形態において、レジスト層安定化プロセス工程を行う工程が、レジスト層を現像することを含む。
【００１４】
本実施形態により、露光領域の露光とレジスト層の現像との間の変動が、ダイナミックな調整によって補償され得る。レジスト層の現像の後に、パターン寸法の時間に依存した変動は生じない。
【００１５】
さらなる好ましい実施形態において、レジスト層安定化プロセス工程を行う工程が、レジスト層を熱処理することを含む。
【００１６】
この処置方法により、変動は、レジスト層の露光と熱処理との間の経過時間によって補償される。ポスト露光ベーキング（ＰＥＢ）とも呼ばれるレジスト層の熱処理は、さらなる処理、例えば現像まで、レジスト層を安定化させる働きがある。レジスト層の熱処理の後には、最小寸法を有するパターン寸法の変動はもはや生じない。ポスト露光ベーキングは、入射光の重なり、あるいは半導体ウェーハの表面によって反射する光の重なりによって生じる影響のある波を除去する技術において、しばしば使用される。ポスト露光ベーキングは、さらに、レジスト層の露光された領域の化学的活性化のためにも役に立つ。本実施形態により行われるレジスト層の熱処理工程は、そのため、プロセス複雑性を高めない。
【００１７】
さらなる好ましい実施形態において、各露光領域に記露光量を割り当てる工程が、露光量を、第２の時刻と各第１の時刻との時間差の線形関数に基づき定めることを含む。
【００１８】
この処置方法により、位置の不正確が、線形関数に基づく、第２の時刻と各第１の時刻との時間差によって、補償され得る。時間差の正確さは、しばしば、変動の除去のために十分である。
【００１９】
さらなる好ましい実施形態において、線形関数が以下の形、
Ｄｏｓｉｓ（ｉ）＝ａ／ｂ＊ｔ（ｉ）＋ｃ、
を有し、ここで、Ｄｏｓｉｓ（ｉ）はｉ番目の露光領域の露光量を、ａは時間依存線幅変更パラメータを、ｂは量依存線幅変更パラメータを、ｃは一定露光量値を、ｔ（ｉ）はｉ番目の露光領域の、第２の時刻と第１の時刻との時間差を表す。
【００２０】
この処置方法により、最小寸法の補償に対して２つの線幅変更が導入される。この技術において、時間依存線幅変更は、第２の時刻と各第１の時刻との時間差に比例することが認められ、ここで、比例定数はパラメータａによって表される。さらに、依存線幅変更は、露光量に依存して存在し、その際、ここでは、比例定数としてパラメータｂが使用される。それにより、２つの変更が同時に設定されることにより、ｉ番目の露光時刻に対する、経過時間（時間差）に依存した必要な量補償が計算され得る。その結果、時間依存のおよび露光量依存の線幅変更の測定されたパラメータと、フォトリソグラフィ投影の際の最小寸法の所望の安定性との間の簡易な関係が、生じる。
【００２１】
さらなる好ましい実施形態において、各露光領域に露光量を割り当てる工程が、露光量を、第２の時刻と各第１の時刻との時間差の経験的に定められた関数に基づき定めることを含む。
【００２２】
この処置方法により、露光量が、第２の時刻と各第１の時刻との時間差から、任意の関数関係に基づいて決定され得る。その結果、非線形あるいは閉じた形状の直線ではない関数が実現され得る。
【００２３】
さらなる好ましい実施形態において、各露光領域に露光量を割り当てる工程が、露光量を、第２の時刻と各第１の時刻との時間差の指数関数に基づき定めることを含む。
【００２４】
さらなる好ましい実施形態により、プロジェクタを準備する工程は、プロジェクタが、１９３ｎｍあるいは１５７ｎｍの波長の光による露光を行うのに適する光源を有する。
【００２５】
この処置方法により、１９３ｎｍあるいは１５７ｎｍの波長が設定されて、フォトリソグラフィ投影が行われる。そのために、適合するレジストシステムは、必要に応じて、露光と現像（あるいは熱処理）との間の時間経過に関して、かなりの変更を有する。この最新の露光システムにおいては、第２の時刻と各第１の時刻との時間差に対応したダイナミックな用量適合が、特に重要である。
【００２６】
さらなる好ましい実施形態において、半導体ウェーハを準備する工程は、半導体ウェーハが２００ｍｍ以上の直径、好ましくは３００ｍｍの直径を有することを含む。
【００２７】
集積回路の最新の製造プロセスにおいては、しばしば、２００ｍｍ以上の直径を有する半導体ウェーハが導入される。この表面を有する半導体ウェーハ上に、複数の露光領域が提供されるため、ダイナミックな用量適合が、特に有用性を生じる。
【００２８】
さらなる好ましい実施形態において、回路パターンを準備する工程が、回路パターンの第１の部分を第１のレチクル上に準備し、該回路パターンの第２の部分を第２のレチクル上に準備することを含む。
【００２９】
最新の製造プロセスにおいて、しばしば、回路パターンは、第２のレクチルとの組み合わせによって、半導体ウェーハのレジスト層上に転写される。例えば、代替の位相マスクを用いた二重露光の際に、しばしば、回路パターンの第１の部分が回路のパターン要素に応じて形成され、その際、続いて、いわゆるトリムマスクを含む第２のレクチルが準備される。トリムマスクは、ポスト露光による偶発的な位相衝突を除去するために機能する。本発明による方法は、この技術に対して導入され得る。その際、第１のレクチルの投影は、線幅臨界的な描写をレジスト層上に描く。
【００３０】
さらなる好ましい実施形態によれば、レジスト層に回路パターンを投影する工程が、プロジェクタ内に第１のレチクルを挿入し、レジスト層に回路パターンの第１の部分を描写し、次いで、
−第１のレチクルをプロジェクタの第２のレチクルと取り替える工程と、
−露光領域において、レジスト層に該回路パターンの第２の部分を、露光順序に応じて、漸次投影する工程と、が実施される。
【００３１】
この処置方法により、この方法は、レチクル交換を伴う二重露光に際に、設定される。これは、特にＤＲＡＭ構成要素の製造の際に重要である。なぜなら、ＤＲＡＭ構成要素の第１の臨界平面のために、続くトリム露光によってポスト露光される位相マスクが、しばしば導入されるからである。大容量のＤＲＡＭ構成要素の製造の際に、本発明による方法は、特に有用である。
【００３２】
本課題は、また、以下、
−表面にレジスト層を有する半導体ウェーハの受け入れに適する基板ホルダーと、
−最小寸法を有するパターン要素を含む回路パターンを準備する手段と、
−半導体ウェーハを露光領域の複数の配列に分割する手段と、
−露光領域の該複数の配列に露光順序を割り当てる手段と、
−露光順序に対応する該露光領域において、各第１の時刻に、レジスト層に回路パターンを漸次、投影する手段と、
−第２の時刻に該レジスト層安定化プロセス工程を行う手段と、
−各露光領域に各露光量を割り当てる手段であって、各露光量を該第２の時刻と各第１の時刻との時間差に基づき定める、露光量を割り当てる手段と
を備えるプロジェクタによって、解決される。
【００３３】
本発明の有利なさらなる形態は、従属請求項に示される。
【００３４】
（項目１）
回路パターンを半導体ウェーハ上に生成するために、特に該半導体ウェーハの露光の際に、リソグラフィプロジェクタにおけるダイナミック用量適合を行う方法であって、
−半導体ウェーハ（１２）を準備する工程と、
−最小寸法を有するパターン要素を含む回路パターンを準備する工程と、
−プロジェクタ（５）を準備する工程と、
−レジスト層（１４）を該半導体ウェーハ（１２）の表面に塗布する工程と、
−該半導体ウェーハ（１２）の該表面を、露光領域（２２）の複数の配列に分割する工程と、
−露光領域（２２）の該複数の配列に露光順序を割り当てる工程と、
−各露光領域（２２）に各第１の時刻を定める工程であって、該各第１の時刻に各露光領域（２２）の該露光が実施される、第１の時刻を定める工程と、
−該レジスト層（１４）を安定化させるプロセス工程が実施される、第２の時刻を定める工程と、
−各露光領域（２２）への各露光量を割り当てる工程であって、該各露光量が該第２の時刻と該各第１の時刻との該時間差に基づき定められる、露光量を割り当てる工程と、
−該各第１の時刻に、該露光順序に対応する該露光領域（２２）において、該レジスト層（１４）に該回路パターンを漸次投影する工程と、
−該第２の時刻に、該レジスト層（１４）安定化プロセス工程を実施する工程と
を包含する、方法。
【００３５】
（項目２）
上記レジスト層（１４）安定化プロセス工程を行う上記工程が該レジスト層（１４）を現像することを包含する、項目１に記載の方法。
【００３６】
（項目３）
上記レジスト層（１４）安定化プロセス工程を行う上記工程が該レジスト層（１４）を熱処理することを包含する、項目１に記載の方法。
【００３７】
（項目４）
各露光領域に上記露光量を割り当てる上記工程が、該露光量を、上記第２の時刻と上記各第１の時刻との上記時間差の線形関数に基づき定めることを包含する、項目１〜３のいずれか１項に記載の方法。
【００３８】
（項目５）
上記線形関数が以下の形、
Ｄｏｓｉｓ（ｉ）＝ａ／ｂ＊ｔ（ｉ）＋ｃ、
を有し、ここで、Ｄｏｓｉｓ（ｉ）はｉ番目の上記露光領域の上記露光量を、ａは時間依存線幅変更パラメータを、ｂは量依存線幅変更パラメータを、ｃは一定露光量値を、ｔ（ｉ）は該ｉ番目の露光領域（２２）の、上記第２の時刻と上記第１の時刻との上記時間差を表す、項目４に記載の方法。
【００３９】
（項目６）
各露光領域に上記露光量を割り当てる上記工程が、該露光量を、上記第２の時刻と上記各第１の時刻との上記時間差の経験的に定められた関数に基づき定めることを包含する、項目１〜３のいずれか１項に記載の方法。
【００４０】
（項目７）
各露光領域（１２）に上記露光量を割り当てる上記工程が、該露光量を、上記第２の時刻と上記各第１の時刻との上記時間差の指数関数に基づき定めることを包含する、項目１〜３のいずれか１項に記載の方法。
【００４１】
（項目８）
上記プロジェクタを準備する上記工程は、該プロジェクタ（５）が、１９３ｎｍあるいは１５７ｎｍの波長の光による露光を行うのに適する光源（１６）を有することを包含する、項目１〜７のいずれか１項に記載の方法。
【００４２】
（項目９）
上記プロジェクタを準備する上記工程は、該プロジェクタがＸ線リソグラフィを実施するのに適することを包含する、項目１〜７のいずれか１項に記載の方法。
【００４３】
（項目１０）
上記プロジェクタを準備する上記工程は、該プロジェクタが電子線リソグラフィを実施するのに適することを包含する、項目１〜７のいずれか１項に記載の方法。
【００４４】
（項目１１）
上記プロジェクタを準備する上記工程は、該プロジェクタがイオンビームリソグラフィを実施するのに適することを包含する、項目１〜７のいずれか１項に記載の方法。
【００４５】
（項目１２）
上記半導体ウェーハを準備する上記工程は、該半導体ウェーハ（１２）が２００ｍｍ以上の直径、好ましくは３００ｍｍの直径を有することを包含する、項目１〜１１のいずれか１項に記載の方法。
【００４６】
（項目１３）
上記回路パターンを準備する工程は、該回路パターンが第１のレチクル（２０）上に準備されることを包含する、項目１〜１２のいずれか１項に記載の方法。
【００４７】
（項目１４）
上記レジスト層（１４）に上記回路パターンを投影する工程は、上記プロジェクタ（５）内に上記第１のレチクルが挿入されることを包含し、次いで、
上記露光順序に対応する上記露光領域（２２）において、該レジスト層（１４）上に該回路パターンを、漸次、新たに投影する工程であって、該プロジェクタ（５）を別の露光方法によって駆動する、新たに投影する工程が実行される、項目１３に記載の方法。
【００４８】
（項目１５）
上記回路パターンを準備する工程が、該回路パターンの第１の部分を第１のレチクル上に準備し、該回路パターンの第２の部分を第２のレチクル上に準備することを包含する、項目１〜１２のいずれか１項に記載の方法。
【００４９】
（項目１６）
上記レジスト層（１４）に上記回路パターンを上記投影する工程が、上記プロジェクタ（５）内に上記第１のレチクルを挿入し、該レジスト層（１４）に該回路パターンの上記第１の部分を描写し、次いで、
−該第１のレチクルを該プロジェクタの上記第２のレチクルと取り替える工程と、
−上記露光領域（２２）において、該レジスト層（１４）に該回路パターンの第２の部分を、上記露光順序に応じて、漸次投影する工程と
を実施することを包含する、項目１５に記載の方法。
【００５０】
（項目１７）
上記プロジェクタ（５）が、各回路平面に対するａ、ｂ、ｃの上記値の記憶に適する記憶装置を有する、項目５に記載の方法。
【００５１】
（項目１８）
上記プロジェクタ（５）が、各露光領域に対する上記各時間差の測定に適する時間計測装置を有する、項目１７に記載の方法。
【００５２】
（項目１９）
−表面にレジスト層（１４）を有する半導体ウェーハ（１２）の受け入れに適する基板ホルダー（１０）と、
−最小寸法を有するパターン要素を含む回路パターンを準備する手段と、
−該半導体ウェーハ（１２）を露光領域（２２）の複数の配列に分割する手段と、
−露光領域の該複数の配列に露光順序を割り当てる手段と、
−該露光順序に対応する該露光領域（２２）において、各第１の時刻に、該レジスト層（１４）に該回路パターンを漸次投影する手段と、
−第２の時刻に該レジスト層（１４）安定化プロセス工程を行う手段と、
−各露光領域（２２）に各露光量を割り当てる手段であって、該各露光量を該第２の時刻と該各第１の時刻との時間差に基づき定める、露光量を割り当てる手段と
を備える、プロジェクタ。
【発明を実施するための最良の形態】
【００５３】
本発明は、以下、添付の図面を参照して詳細に説明される。
【００５４】
以下において、本発明による方法および本発明によるプロジェクタが、半導体ウェーハの表面上にレジストパターンを製造するために説明される。しかしながら、本発明は、任意のリソグラフィパターニングに使用され得る。そのパターニングにおいて、露光と安定化プロセス工程との間の時間差は、描写パターンの寸法安定化にとって重要である。例として、ここでは光学的記憶板、あるいはＴＦＴ表示装置の製造があげられる。
【００５５】
図１に、概略的な光学プロジェクタ５が示され、これに基づいて本発明の方法が説明される。しかしながら、ここで再び、本発明の方法は、例えばＸ線−あるいは粒子リソグラフィ（電子−あるいはイオンリソグラフィ）のような他のリソグラフィ技術にも利用可能であることが、強調される。
【００５６】
プロジェクタ５は基板ホルダー１０を含み、基板ホルダー１０の上に半導体ウェーハ１２が置かれる。半導体ウェーハ１２の表面上にレジスト層１４が提供され、レジスト層１４は、例えば遠心分離によって提供される。基板の上方において、レジスト層１４が向く側に光源１６が配置される。光源１６は、例えば１９３ｎｍあるいは１５７ｎｍの波長の光を放射するために適している。光源１６の光は、投影対物レンズ１８によって半導体ウェーハ１２の表面に伝わる。光源１６と投影対物レンズ１８との間に、レチクル２０が配置され、レチクル２０の表面には回路パターンが提供されている。
【００５７】
レチクル２０の一つの面上には、例えばクロムからなり、回路パターンに対応してパターニングされた吸収素子が提供されている。回路パターンは、例えばＤＲＡＭ構成要素の製造の際の７０ｎｍ以下である得る最小寸法を有する。レジスト層１４上に個々の回路平面を転写するために、半導体ウェーハ１２の表面は、露光領域の複数は位置２２を備える。半導体ウェーハ１２の表面の区分は、図２に示される。
【００５８】
回路パターンの投影は、基板ホルダー１０上の半導体ウェーハが対応して配置されることによって行われる。そのために、例えば第１の露光工程において、複数配置の左下端に位置する露光領域２２が露光されるように、半導体ウェーハ１２がずらされる。この露光領域２２は、図２において、露光時間ｔ１によって示される。続く露光工程において、例えば、第１の走査方向２４に沿って、露光領域の最下部の行が露光領域ｔ６まで露光されるように、半導体ウェーハ１２がずらされる。続いて、走査方向が第２の走査方向２４’に変更され、露光領域の露光が時刻ｔ７からｔ１６まで行われる。このプロセスは、時刻ｔｎに、半導体ウェーハ１２上の全ての露光領域が、レジストパターン１２上に描写されるまで、蛇行状に繰り返えされる。
【００５９】
図２に示されるように、露光領域２２は、たびたび多数の部分領域２６に区分され、その際、本例においては、２×２の部分領域が１つの露光領域２２内に形成される。それによって、半導体ウェーハ１２の製造およびリソグラフィ投影の際に、必要に応じて、多数の異なる回路が半導体ウェーハ１２の表面に描写され得る。そのために、露光は、単に、少なくとも部分領域の一部が、機能可能な回路を形成できる場所において行われる。半導体ウェーハ１２の端部に少なくともその一部が達している部分領域２６’に位置する回路は、後に機能を有しない。
【００６０】
本発明による方法は、各露光領域２２内の露光量は、露光領域の露光と、半導体ウェーハ１２の現像あるいは加熱との間の時間差に対応して決定されることに基づく。そのため、各露光領域２２の露光は、各々、第１の時刻（ｔ１からｔｎ）に行われる。レジスト層１４の安定化プロセス工程の実施は、第２の時刻において行われる。各第１の時刻（ｔ１からｔｎまで）と第２の時刻との間の時間差に基づいて、露光量のダイナミックな適合が行われる。そのため、露光量は、各露光領域２２に対して個別に設定される。
【００６１】
各第１の時刻（ｔ１からｔｎ）は、例えば、事前の試験露光によって知られる。しかしながら、第１の時刻（ｔ１からｔｎ）は、プロジェクタの露光順序から算定することができる。なぜなら、プロジェクタは、しばしば、露光領域の露光の際に時間順序を制御する制御装置を有するからである。そのため、例えば、各第１の時刻（ｔ１からｔｎ）をプロジェクタの装置から選び出すことも可能となる。
【００６２】
各レジスト層１４は、現像までのあるいは熱処理までの時間、および露光量に依存して、特有の線幅勾配（変化度）を有する。そこから、時間あるいは露光量の変動に対応した線幅変更が生じる。
【００６３】
線幅変更は、第２の時刻と各第１の時刻との時間差（以下、ｔと記される）に依存して、以下の式に従う：
ΔＣＤＺＥＩＴ＝ａ×ｔ、
ここで、ａは時間に依存した線幅勾配であり、それは、安定化プロセス工程、例えば現像ある熱処理まで、線幅が時間単位ｔで強く変化することを示す。
【００６４】
同時に、線幅変更は、露光量に依存して、以下の式に従う：
ΔＣＤＤＯＳＩＳ＝ｂ×ΔＤｏｓｉｓ、
ここで、ｂは露光量に依存した線幅勾配であり、それは、線幅が露光量ΔＤｏｓｉｓの変化によって強く変化することを示す。
【００６５】
この簡単なモデルから、各露光領域ｉの必要な露光量の組み合わせは、待ち時間ｔ（ｉ）を用いた２つの式の連立に従う。
【００６６】
ΔＤｏｓｉｓの解明および一定露光量オフセットの加算の後に、ｉ番目の露光領域の露光量に対して以下の式が生じる：
ΔＤｏｓｉｓ＝ａ／ｂ×ｔ（ｉ）＋ｃ、
ここで、ｔ（ｉ）は、ｉ番目の露光領域の現像ある熱処理までの経過期間を示し、ｃは、露光量オフセットを表す。
【００６７】
本発明によれば、各露光領域ｉは、ｔ（ｉ）に依存して個々の修正を受ける。時間差ｔ（ｉ）の際に、例えば複数回露光の場合のレクチル交換のような時間も考慮され得る。さらに、様々な露光量オフセットも可能である。
【００６８】
露光量修正のこれまでの計算の際に、時間および露光量に線形的に依存する関係から線幅変更が出された。しかしながら、この関係を非線形な関数（例えば、指数関数）から、あるいは経験的に決定された関数から導き出すことも、本発明の範囲に定められる。そのため、適度な線幅変更を表によって把握すること、および露光量適合のために使用することも考えられ得る。
【００６９】
図３において、一実施形態による方法工程がフローチャートに要約される。
【００７０】
第１の工程１００において、半導体ウェーハ１２が準備される。続いて、工程１０２において、最小寸法を有するパターン要素を含む回路パターンが準備される。
【００７１】
工程１０４において、プロジェクタ５が準備される。続いて、工程１０６において、レジスト層１４が、半導体ウェーハ１２の表面に提供される。
【００７２】
工程１０８において、半導体ウェーハ１２の表面は露光領域（２２）の多数配置に分割され、工程１１０において、露光領域の多数配置に連続した露光が割り当てられる。
【００７３】
露光領域の多数配置への連続露光に基づいて、工程１１２において、各露光領域２２に対する第１の時刻が決定され、その際、各露光領域の露光は、各々第１の時刻に行われる。
【００７４】
続いて工程１１４において、第２の時刻が決定され、第２の時刻において、レジスト層１４を安定化させるプログラム工程が実施される。
【００７５】
続いて、工程１１６において、各露光領域２２に対してそれぞれ露光量が割り当てられる。その際、各露光量は、第２の時刻と各第１の時刻との間の時間差に基づいて決定される。
【００７６】
続いて、工程１１８において、回路パターンは露光領域２２内のレジスト１４上に露光順序に応じて順次投影される。
【００７７】
その後、工程１２０において、第２の時刻においてレジスト１４を安定化するためのプロセス工程が実施される。
【００７８】
プロジェクタ５での自動の露光量制御のために、パラメータａ、ｂおよびｃを、各回路面に対してプロジェクタ内に保存するように拡張することが、提供される。時間ｔ（ｉ）は、例えばテスト露光によってプロジェクタ５によって直接、計測され得る。通常、非常な多工程の製造プロセスにおいては、複数の半導体ウェーハが露光され、そのため、値ｔ（ｉ）は、１つの先行する露光から決定され得る。
【００７９】
そのため、自動露光量適合が、第２の時刻と各第１の時刻との間の時間差に依存して、１つの露光領域の露光に際に行われる。
【図面の簡単な説明】
【００８０】
【図１】本発明による方法に使用されるプロジェクタの概略的な断面図である。
【図２】様々な露光領域および露光順序が示された半導体ウェーハの概略的な平面図である。
【図３】本発明による方法の方法工程を示すフローチャートである。
【符号の説明】
【００８１】
５  プロジェクタ
１０  基板ボルダー
１２  半導体ウェーハ
１４  レジスト層
１６  光源
１８  投影対物レンズ
２０  レチクル
２４、２４’  走査方向
２６、２６’  回路部分
１００〜１２０  方法工程
【図１】
2005322930.tif 000003
【図２】
2005322930.tif 000004
【図３】
2005322930.tif 000005