(57)【要約】【課題】電界効果トランジスタ（ＦＥＴ）が用いられている回路や携帯電話機の動作の安全性を確保する。【解決手段】負電圧発生回路３９ｂの故障により負電圧Ｄが０Ｖになったとき、パワーアンプ３３のＦＥＴのゲート電極にバイアス電圧が印加されない。すると、ｎＭＯＳ（ｎチャネル型ＭＯＳＦＥＴ）４４は、オフ状態となってドレイン電極が開放状態となる。このとき、ｐＭＯＳ（ｐチャネル型ＭＯＳＦＥＴ）４６のゲート電極とソース電極とが抵抗４５によって同一レベルとなるため、同ｐＭＯＳ４６がオフ状態となり、反転制御信号Ｊが遮断される。すると、ｐＭＯＳ４７のゲート電極とソース電極とが抵抗４８によって同一レベルとなるため、同ｐＭＯＳ４７がオフ状態となる。このため、パワーアンプ３３のＦＥＴのドレイン電極に対する正電圧Ｅの印加が停止され、同ＦＥＴ及びｐＭＯＳ４７が保護される。【選択図】      図２
2005006374.tif 000002
【特許請求の範囲】
【請求項１】
負荷としての電界効果トランジスタに対し、制御信号に基づいて電源を供給する電源制御回路であって、
前記制御信号がアクティブモードでかつバイアス電圧が前記電界効果トランジスタのゲート電極に印加されるとき、前記電源を前記電界効果トランジスタのドレイン電極又はソース電極に前記電源を供給する一方、前記バイアス電圧が前記ゲート電極に印加されないとき、アクティブモードの前記制御信号を遮断することにより、前記ドレイン電極又はソース電極に対する前記電源の供給を停止する構成とされていることを特徴とする電源制御回路。
【請求項２】
前記電界効果トランジスタは、
デプレッション型の特性を有することを特徴とする請求項１記載の電源制御回路。
【請求項３】
前記バイアス電圧が前記電界効果トランジスタの前記ゲート電極に印加されるときにオン状態となる一方、前記バイアス電圧が前記ゲート電極に印加されないときにオフ状態となって出力側が開放状態となる第１のスイッチ手段と、
該第１のスイッチ手段がオン状態となったときにオン状態となって前記制御信号を出力側に通過させる一方、前記第１のスイッチ手段の出力側が開放状態となったときにオフ状態となって前記制御信号を遮断する第２のスイッチ手段と、
該第２のスイッチ手段がオン状態となったときに前記制御信号に基づいてオン／オフ制御され、該制御信号がアクティブモードのときにオン状態となって前記電源を前記電界効果トランジスタの前記ドレイン電極又はソース電極に供給する一方、前記第２のスイッチ手段がオフ状態となったときにオフ状態となって前記ドレイン電極又はソース電極に対する前記電源の供給を停止する第３のスイッチ手段とから構成されていることを特徴とする請求項１又は２記載の電源制御回路。
【請求項４】
入力された送信用信号を送信電波として発信するための増幅を行う送信電力増幅部と、
該送信電力増幅部に供給するための電源を発生する電源部とを備え、
前記送信電力増幅部は、
電界効果トランジスタを有し、前記電源部により該電界効果トランジスタのドレイン電極又はソース電極に電源が供給されると共にゲート電極にバイアス電圧が印加された状態で前記増幅を行う携帯電話機であって、
制御信号がアクティブモードでかつ前記ゲート電極に前記バイアス電圧が印加されているとき、前記電界効果トランジスタの前記ドレイン電極又はソース電極に前記電源を供給する一方、前記ゲート電極に前記バイアス電圧が印加されないとき、アクティブモードの前記制御信号を遮断することにより、前記ドレイン電極又はソース電極に対する前記電源の供給を停止する電源制御回路が設けられていることを特徴とする携帯電話機。
【請求項５】
前記電界効果トランジスタは、
デプレッション型の特性を有することを特徴とする請求項４記載の携帯電話機。
【請求項６】
前記電源制御回路は、
前記電界効果トランジスタの前記ゲート電極に前記バイアス電圧が印加されるときにオン状態となる一方、前記バイアス電圧が印加されないときにオフ状態となって出力側が開放状態となる第１のスイッチ手段と、
該第１のスイッチ手段がオン状態となったときにオン状態となって前記制御信号を出力側に通過させる一方、前記第１のスイッチ手段の出力側が開放状態となったときにオフ状態となって前記制御信号を遮断する第２のスイッチ手段と、
該第２のスイッチ手段がオン状態となったときに前記制御信号に基づいてオン／オフ制御され、前記制御信号がアクティブモードのときにオン状態となって前記電源を前記電界効果トランジスタの前記ドレイン電極又はソース電極に供給する一方、前記第２のスイッチ手段がオフ状態となったとき、オフ状態となって前記ドレイン電極又はソース電極に対する前記電源の供給を停止する第３のスイッチ手段とから構成されていることを特徴とする請求項４又は５記載の携帯電話機。
【請求項７】
前記制御信号は、
前記送信電力増幅部がＴＤＭＡ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ  、時分割多重接続）方式に対応した前記送信電波を発信するために、アクティブモードとノンアクティブモードとを交互に繰り返すことを特徴とする請求項４、５又は６記載の携帯電話機。
【請求項８】
前記電源部から前記ドレイン電極又はソース電極に流れる電流が所定値を越えたとき、前記ドレイン電極又はソース電極に対する前記電源の供給を停止するための過電流防止手段が設けられていることを特徴とする請求項４、５、６又は７記載の携帯電話機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電源制御回路及び携帯電話機に係り、たとえば、ＴＤＭＡ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ  、時分割多重接続）方式の携帯電話機の送信電力増幅部などを構成するＦＥＴ（電界効果トランジスタ）に対し、制御信号に基づいて電源を供給する場合に用いて好適な電源制御回路及び携帯電話機に関する。
【０００２】
【従来の技術】
ＴＤＭＡ方式の携帯電話機では、送信用信号が送信電力増幅部で増幅され、送信電波として発信される。この送信電力増幅部には、一般に、デプレッション型のＦＥＴが用いられる。デプレッション型のＦＥＴは、ゲート電極にソース電極よりも低い電圧が印加されて使用されるため、たとえば、同ＦＥＴのソース接地回路のドレイン電極に正電圧が印加されると共にゲート電極に負電圧（バイアス電圧）が印加された状態で、送信用信号が入力されて増幅される。また、ドレイン電極に印加される正電圧は、ＴＤＭＡ方式に対応した制御信号に基づいて電源制御回路から印加される。
【０００３】
この種の携帯電話機は、従来では、たとえば図４に示すものがあった。
この携帯電話機１は、同図に示すように、アンテナ２と、パワーアンプ３と、送受信部４と、制御部５と、ドライバ６と、ディスプレイ７と、マイク・スピーカ８と、電源部９と、レギュレータ１０と、電源制御回路１１とから構成されている。パワーアンプ３は、図示しないデプレッション型のＦＥＴを有し、同ＦＥＴのドレイン電極に正電圧Ｅが印加されると共に、負電圧Ｄを所定比で分圧したバイアス電圧がゲート電極に印加され、送受信部４から出力される送信用信号Ａをアンテナ２を介して送信電波Ｗとして発信するための増幅を行う。この送信電波Ｗは、ＴＤＭＡ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ  ）方式に対応している。送受信部４は、アンテナ２を介して無線信号Ｆを送受信する。制御部５は、中央処理装置などで構成され、制御プログラムに基づいて携帯電話機１全体の動作を制御する。
【０００４】
ドライバ６は、マイク／スピーカ部８から吹き込まれた音声信号をデジタル信号に変換すると共に、受信されたデジタル信号を音声信号に変換してマイク／スピーカ部８へ送出する。また、ドライバ６は、ディスプレイ７に表示用の信号を送出する。ディスプレイ７は、利用者に対して各種メッセージ等の情報を表示する。電源部９は、正電圧発生回路９ａ及び負電圧発生回路９ｂなどを有し、パワーアンプ３に印加するための正電圧Ｃ及び負電圧Ｄや、レギュレータ１０に印加するための出力電圧Ｇを発生する。レギュレータ１０は、電源部９の出力電圧Ｇを入力して所定値の定電圧を出力し、送受信部４、制御部５、ドライバ６、及びマイク・スピーカ８に印加する。電源制御回路１１は、制御部５から出力される制御信号Ｑがアクティブモードのとき、電源部９の正電圧Ｃを正電圧Ｅとしてパワーアンプ３のＦＥＴのドレイン電極に印加する。この制御信号Ｑは、パワーアンプ３がＴＤＭＡ方式に対応した送信電波Ｗを発信するために、アクティブモードとノンアクティブモードとを交互に繰り返す。
【０００５】
図５は、図４中のパワーアンプ（ＰＡ）３、正電圧発生回路９ａ、負電圧発生回路（ＤＤ）９ｂ及び電源制御回路１１を抽出した図であり、同電源制御回路１１の内部の電気的構成が示されている。
この電源制御回路１１は、同図５に示すように、抵抗１２と、エンハンスメント型のｎチャネル型ＭＯＳＦＥＴ（以下、「ｎＭＯＳ」という）１３と、エンハンスメント型のｐチャネル型ＭＯＳＦＥＴ（以下、「ｐＭＯＳ」という）１４とから構成されている。この電源制御回路１１では、制御信号Ｑがアクティブモード（たとえば、高レベル、以下、“Ｈ”という）のとき、ｎＭＯＳ１３がオン状態となり、同ｎＭＯＳ１３のドレイン電極からアクティブモード（低レベル、以下、“Ｌ”という）の反転制御信号Ｊが出力される。すると、ｐＭＯＳ１４がオン状態となり、電源部９の正電圧Ｃが同ｐＭＯＳ１４を介して正電圧Ｅとしてパワーアンプ３に印加される。
【０００６】
図６は、図５中のパワーアンプ３の電気的構成を示す概略の回路図である。
このパワーアンプ３は、同図６に示すように、抵抗２１，２２と、デプレッション型のｎＭＯＳ２３と、コンデンサ２４と、抵抗２５，２６と、デプレッション型のｎＭＯＳ２７と、インダクタ２８，２９とから構成されている。このパワーアンプ３では、ｎＭＯＳ２３のドレイン電極にインダクタ２８を介して正電圧Ｅが印加されると共に、ゲート電極に負電圧Ｄを抵抗２１，２２で分圧したバイアス電圧Ｂ１が印加される。また、ｎＭＯＳ２７のドレイン電極にインダクタ２９を介して正電圧Ｅが印加されると共に、負電圧Ｄを抵抗２５，２６で分圧したバイアス電圧Ｂ２がゲート電極に印加される。この状態で送信用信号ＡがｎＭＯＳ２３のゲート電極に入力され、同ｎＭＯＳ２３のドレイン電極から出力信号Ｋが出力される。出力信号Ｋは、コンデンサ２４で直流成分が遮断されてｎＭＯＳ２７のゲート電極に入力される。ｎＭＯＳ２７のドレイン電極から送信用の無線信号Ｆが出力される。
【０００７】
この携帯電話機１では、電源制御回路１１からＴＤＭＡ方式に基づく周波数のパルス状の正電圧Ｅがパワーアンプ３に印加され、同パワーアンプ３からアンテナ２を介して送信電波Ｗが発信される。
【０００８】
上記の携帯電話機の他、従来、この種の技術としては、たとえば、次のような文献に記載されるものがあった。
特許文献１に記載された高周波電力増幅器のトランジスタ保護回路では、従来技術を示す回路において、サージ吸収回路の一部にヒューズが用いられている。
【０００９】
特許文献２に記載されたＦＥＴ増幅器用電源の保護回路では、ＦＥＴのソース接地回路のゲート電極に負電圧が印加され、かつドレイン電極に正電圧が印加されている。そして、これらの正電圧及び負電圧がレベル変換器で論理レベルに変換された後に比較器で比較演算され、負電圧が出力されないときに正電圧が出力されたことが検出されたとき、スイッチ手段により、ドレイン電極に印加されている正電圧がオフ状態となる。
【００１０】
特許文献３に記載された電力増幅器保護回路では、正電圧及び負電圧で動作する電力増幅器に印加される同負電圧の有無を検出して検出信号を出力する検出手段と、同電力増幅器に対する同正電圧の印加又は停止を指示する制御信号を出力する制御手段とが設けられている。そして、負電圧が有る場合、検出信号が開放出力となり、制御信号に基づいて正電圧が電力増幅器に印加される。また、負電圧が無くなって検出信号が接地出力となった場合、制御信号が接地され、電力増幅器に対して正電圧が印加されなくなる。このため、電力増幅器が保護される。
【００１１】
特許文献４に記載された保護回路付電力増幅器では、ガリウム砒素トランジスタによるＦＥＴを増幅素子として含む電力増幅器に対し、同トランジスタのゲート電極に印加する負電圧が比較器で所定の基準電圧と比較され、同負電圧が同基準電圧のレベルを確保しているとき、同トランジスタのドレイン電極に正電圧が印加される。
【００１２】
【特許文献１】
実開平０４−１３１０１５号公報（第２頁、図３）
【特許文献２】
特開平０２−０２２９０５号公報（第１頁、図１）
【特許文献３】
特開平０９−１８１５３４号公報（第１頁、図１、図２）
【特許文献４】
特開平０９−２３８０３０号公報（第１頁、図１）
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来の携帯電話機では、次のような問題点があった。
すなわち、一般に、携帯電話機などのパワーアンプでは、エンハンスメント型のＦＥＴよりもデプレッション型のＦＥＴが多く用いられ、図６のパワーアンプ３では、デプレッション型のｎＭＯＳ２３，２７が用いられている。この場合、ｎＭＯＳ２３，２７の各ゲート電極に負電圧Ｄを分圧したバイアス電圧Ｂ１，Ｂ２が印加される。バイアス電圧Ｂ１，Ｂ２は、ｎＭＯＳ２３，２７のピンチオフ電圧と０Ｖとの間に設定される。そして、バイアス電圧Ｂ１，Ｂ２がピンチオフ電圧のときｎＭＯＳ２３，２７に電流が流れず、０ＶのときＩｄｓｓという大電流が流れる。Ｉｄｓｓの値は、ＦＥＴによって様々であるが、携帯電話機のパワーアンプに使用されるＦＥＴでは、２〜３Ａである。
【００１４】
このため、負電圧発生回路９ｂの故障などにより負電圧Ｄが０Ｖになったとき、ｎＭＯＳ２３，２７にＩｄｓｓが流れる。このＩｄｓｓは、図５中のｐＭＯＳ１４の許容電流を越えることがあり、同ｐＭＯＳ１４が破壊されるという問題点がある。また、ｎＭＯＳ２３，２７に代えて、たとえばＧａＡｓＦＥＴなどを設けた場合、負電圧Ｄが０Ｖになったとき、同ＧａＡｓＦＥＴ自体が大電流のために破壊することがあるという問題点がある。
【００１５】
これらの問題点を解決するために、ｐＭＯＳ１４に直列にヒューズを接続することが考えられる。ところが、ヒューズを接続すると、ヒューズ自体の抵抗により、ｎＭＯＳ２３，２７のドレイン電極に印加される正電圧Ｅが低下し、パワーアンプ３の出力を最大限に引き出せないという問題点がある。このため、従来では、ヒューズが接続されていないことが多い。また、近年では、上記ＧａＡｓＦＥＴなどの破壊に対する強度が向上しているため、大電流が流れ続けた場合でも、上記のような破壊に至らないことがあり、発火などの危険な状態となることがあるという問題点がある。
【００１６】
また、特許文献１に記載された高周波電力増幅器のトランジスタ保護回路では、ヒューズは、サージ対策用として挿入されているものであり、トランジスタの過電流を防止するものではない。
【００１７】
特許文献２に記載されたＦＥＴ増幅器用電源の保護回路では、負電圧が出力されない状態で正電圧が検出されたとき、ドレイン電極に印加されている正電圧がオフ状態となるため、ＦＥＴが保護されるが、レベル変換器や比較器などが必要であり、回路構成が比較的複雑になるという問題点がある。また、正電圧は、通常状態でドレイン電極に常時印加され、ＴＤＭＡ方式の携帯電話機には、対応していない。
【００１８】
特許文献３に記載された電力増幅器保護回路では、電力増幅器は保護されるが、負電圧が無くなって検出信号が接地出力となった場合に制御信号が同接地出力によって接地されてキャンセルされる構成に限定されている。
【００１９】
特許文献４に記載された保護回路付電力増幅器では、負電圧が比較器で基準電圧と比較されるようになっているため、回路構成が複雑になるという問題点がある。また、増幅素子がＧａＡｓＦＥＴに限定されている。
【００２０】
この発明は、上述の事情に鑑みてなされたもので、電源部が故障して負電圧が発生しない状態でも、ＦＥＴ及び周辺のデバイスが破壊されない電源制御回路及び携帯電話機を提供することを目的としている。
【００２１】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、負荷としての電界効果トランジスタに対し、制御信号に基づいて電源を供給する電源制御回路に係り、前記制御信号がアクティブモードでかつバイアス電圧が前記電界効果トランジスタのゲート電極に印加されるとき、前記電源を前記電界効果トランジスタのドレイン電極又はソース電極に前記電源を供給する一方、前記バイアス電圧が前記ゲート電極に印加されないとき、アクティブモードの前記制御信号を遮断することにより、前記ドレイン電極又はソース電極に対する前記電源の供給を停止する構成とされていることを特徴としている。
【００２２】
請求項２記載の発明は、請求項１記載の電源制御回路に係り、前記電界効果トランジスタは、デプレッション型の特性を有することを特徴としている。
【００２３】
請求項３記載の発明は、請求項１又は２記載の電源制御回路に係り、前記バイアス電圧が前記電界効果トランジスタの前記ゲート電極に印加されるときにオン状態となる一方、前記バイアス電圧が前記ゲート電極に印加されないときにオフ状態となって出力側が開放状態となる第１のスイッチ手段と、該第１のスイッチ手段がオン状態となったときにオン状態となって前記制御信号を出力側に通過させる一方、前記第１のスイッチ手段の出力側が開放状態となったときにオフ状態となって前記制御信号を遮断する第２のスイッチ手段と、該第２のスイッチ手段がオン状態となったときに前記制御信号に基づいてオン／オフ制御され、該制御信号がアクティブモードのときにオン状態となって前記電源を前記電界効果トランジスタの前記ドレイン電極又はソース電極に供給する一方、前記第２のスイッチ手段がオフ状態となったときにオフ状態となって前記ドレイン電極又はソース電極に対する前記電源の供給を停止する第３のスイッチ手段とから構成されていることを特徴としている。
【００２４】
請求項４記載の発明は、入力された送信用信号を送信電波として発信するための増幅を行う送信電力増幅部と、該送信電力増幅部に供給するための電源を発生する電源部とを備え、前記送信電力増幅部は、電界効果トランジスタを有し、前記電源部により該電界効果トランジスタのドレイン電極又はソース電極に電源が供給されると共にゲート電極にバイアス電圧が印加された状態で前記増幅を行う携帯電話機に係り、制御信号がアクティブモードでかつ前記ゲート電極に前記バイアス電圧が印加されているとき、前記電界効果トランジスタの前記ドレイン電極又はソース電極に前記電源を供給する一方、前記ゲート電極に前記バイアス電圧が印加されないとき、アクティブモードの前記制御信号を遮断することにより、前記ドレイン電極又はソース電極に対する前記電源の供給を停止する電源制御回路が設けられていることを特徴としている。
【００２５】
請求項５記載の発明は、請求項４記載の携帯電話機に係り、前記電界効果トランジスタは、デプレッション型の特性を有することを特徴としている。
【００２６】
請求項６記載の発明は、請求項４又は５記載の携帯電話機に係り、前記電源制御回路は、前記電界効果トランジスタの前記ゲート電極に前記バイアス電圧が印加されるときにオン状態となる一方、前記バイアス電圧が印加されないときにオフ状態となって出力側が開放状態となる第１のスイッチ手段と、該第１のスイッチ手段がオン状態となったときにオン状態となって前記制御信号を出力側に通過させる一方、前記第１のスイッチ手段の出力側が開放状態となったときにオフ状態となって前記制御信号を遮断する第２のスイッチ手段と、該第２のスイッチ手段がオン状態となったときに前記制御信号に基づいてオン／オフ制御され、前記制御信号がアクティブモードのときにオン状態となって前記電源を前記電界効果トランジスタの前記ドレイン電極又はソース電極に供給する一方、前記第２のスイッチ手段がオフ状態となったとき、オフ状態となって前記ドレイン電極又はソース電極に対する前記電源の供給を停止する第３のスイッチ手段とから構成されていることを特徴としている。
【００２７】
請求項７記載の発明は、請求項４、５又は６記載の携帯電話機に係り、前記制御信号は、前記送信電力増幅部がＴＤＭＡ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ  、時分割多重接続）方式に対応した前記送信電波を発信するために、アクティブモードとノンアクティブモードとを交互に繰り返すことを特徴としている。
【００２８】
請求項８記載の発明は、請求項４、５、６又は７記載の携帯電話機に係り、前記電源部から前記ドレイン電極又はソース電極に流れる電流が所定値を越えたとき、前記ドレイン電極又はソース電極に対する前記電源の供給を停止するための過電流防止手段が設けられていることを特徴としている。
【００２９】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。
図１は、この発明の実施形態である携帯電話機の電気的構成の一例を示すブロック図である。
この形態の携帯電話機３１は、同図に示すように、アンテナ３２と、パワーアンプ３３と、送受信部３４と、制御部３５と、ドライバ３６と、ディスプレイ３７と、マイク・スピーカ３８と、電源部３９と、レギュレータ４０と、電源制御回路４１とから構成されている。パワーアンプ３３は、図示しないデプレッション型のＦＥＴを有し、同ＦＥＴのドレイン電極に正電圧Ｅが印加されると共に、ゲート電極に負電圧Ｄを所定比で分圧したバイアス電圧が印加され、送受信部３４から出力される送信用信号Ａをアンテナ３２を介して送信電波Ｗとして発信するための増幅を行う。この送信電波Ｗは、ＴＤＭＡ方式に対応している。送受信部３４は、アンテナ３２を介して無線信号Ｆを送受信する。制御部３５は、中央処理装置などで構成され、制御プログラムに基づいて携帯電話機３１全体の動作を制御する。
【００３０】
ドライバ３６は、マイク／スピーカ部３８から吹き込まれた音声信号をデジタル信号に変換すると共に、受信されたデジタル信号を音声信号に変換して同マイク／スピーカ部３８へ送出する。また、ドライバ３６は、ディスプレイ３７に表示用の信号を送出する。ディスプレイ３７は、利用者に対して各種メッセージ等の情報を表示する。電源部３９は、正電圧発生回路３９ａ及び負電圧発生回路３９ｂなどを有し、パワーアンプ３３に印加するための正電圧Ｃ及び負電圧Ｄや、レギュレータ４０に印加するための出力電圧Ｇを発生する。レギュレータ４０は、電源部３９の出力電圧Ｇを入力して所定値の定電圧を出力し、送受信部３４、制御部３５、ドライバ３６、及びマイク・スピーカ３８に印加する。
【００３１】
電源制御回路４１は、制御部３５から出力される制御信号Ｑがアクティブモードでかつ負電圧発生回路３９ｂから負電圧Ｄが発生しているとき、正電圧発生回路３９ａから発生した正電圧ＣをＦＥＴのドレイン電極に印加する一方、負電圧発生回路３９ｂから負電圧Ｄが発生しないとき、アクティブモードの制御信号Ｑを遮断することにより、同ドレイン電極に対する正電圧Ｃの印加を停止する。特に、この実施形態では、電源制御回路４１は、アクティブモードの制御信号Ｑを反転した反転制御信号を遮断することにより、間接的に制御信号Ｑを遮断するようになっている。また、制御信号Ｑは、パワーアンプ３３がＴＤＭＡ方式に対応した送信電波Ｗを発信するために、アクティブモードとノンアクティブモードとを交互に繰り返す。
【００３２】
図２は、図１中のパワーアンプ（ＰＡ）３３、正電圧発生回路３９ａ、負電圧発生回路（ＤＤ）３９ｂ及び電源制御回路４１を抽出した図であり、同電源制御回路４１の内部の電気的構成が示されている。
正電圧発生回路３９ａは、たとえばバッテリで構成され、負電圧発生回路（ＤＤ）３９ｂが直流／直流コンバータで構成されている。また、電源制御回路４１は、同図２に示すように、抵抗４２と、エンハンスメント型のｎＭＯＳ４３と、エンハンスメント型のｎＭＯＳ４４と、抵抗４５と、エンハンスメント型のｐＭＯＳ４６と、エンハンスメント型のｐＭＯＳ４７と、抵抗４８と、ヒューズ４９とから構成されている。ｎＭＯＳ４３は、制御信号Ｑがアクティブモード（“Ｈ”）／ノンアクティブモード（“Ｌ”）のときにオン状態／オフ状態となり、同制御信号Ｑを反転して反転制御信号Ｊを出力する。ｎＭＯＳ４３のドレイン電極が抵抗４２を介して正電圧発生回路３９ａに接続されているので、反転制御信号Ｊは、“Ｈ”のとき、正電圧Ｃと同一レベルとなる。
【００３３】
ｎＭＯＳ４４は、負電圧Ｄがパワーアンプ３３に印加されるときにオン状態となって同負電圧Ｄを出力側（ドレイン電極）に通過させる。また、ｎＭＯＳ４４は、負電圧Ｄがパワーアンプ３３に印加されないときにオフ状態となって出力側が開放状態となる。ｐＭＯＳ４６は、ｎＭＯＳ４４から負電圧Ｄが通過したときにオン状態となって反転制御信号Ｊを出力側（ソース電極）に通過させる。また、ｐＭＯＳ４６は、ｎＭＯＳ４４の出力側が開放状態となったとき、ゲート電極とソース電極とが抵抗４５によって同一レベルとなるため、オフ状態となって反転制御信号Ｊを遮断する。ｐＭＯＳ４７は、ｐＭＯＳ４６がオン状態となったときに反転制御信号Ｊに基づいてオン／オフ制御され、同反転制御信号Ｊがアクティブモード（“Ｌ”）のときにオン状態となって正電圧Ｃを正電圧Ｅとしてパワーアンプ３３のＦＥＴのドレイン電極に印加する。また、ｐＭＯＳ４７は、ｐＭＯＳ４６がオフ状態となったとき、ゲート電極とソース電極とが抵抗４８によって同一レベルとなるため、オフ状態となってドレイン電極に対する正電圧Ｅの印加を停止する。
【００３４】
ヒューズ４９は、正電圧発生回路３９ａからパワーアンプ３３のＦＥＴのドレイン電極に流れる電流が所定値を越えたとき、同ドレイン電極に対する正電圧Ｅの印加を停止する。このヒューズ４９は、従来の図５に示す電源制御回路１１では設けられていないが、近年では、ｐＭＯＳ４７などのＭＯＳＦＥＴのオン抵抗が従来よりも低下してきているため、同ヒューズ４９で電圧降下が発生しても、正電圧Ｅに対する影響が少ない。このため、パワーアンプ３３の出力が十分に引き出されるので、ヒューズ４９を挿入することにより、安全性を確保する。
【００３５】
図３は、図２中のパワーアンプ３３の電気的構成の一例を示す概略の回路図である。
このパワーアンプ３３は、同図３に示すように、抵抗５１，５２と、デプレッション型のｎＭＯＳ５３と、コンデンサ５４と、抵抗５５，５６と、デプレッション型のｎＭＯＳ５７と、インダクタ５８，５９とから構成されている。このパワーアンプ３３は、従来の図６のパワーアンプ３と同一の回路構成になっているが、各ｎＭＯＳは、図６中の各ｎＭＯＳよりもオン抵抗が小さいものになっている。このため、ドレイン電極に印加される正電圧Ｅが低下しても、出力に対する影響が少ない。
【００３６】
このパワーアンプ３３では、ｎＭＯＳ５３のドレイン電極にインダクタ５８を介して正電圧Ｅが印加されると共に、ゲート電極に負電圧Ｄを抵抗５１，５２で分圧したバイアス電圧Ｂ１が印加される。また、ｎＭＯＳ５７のドレイン電極にインダクタ５９を介して正電圧Ｅが印加されると共にゲート電極に負電圧Ｄを抵抗５５，５６で分圧したバイアス電圧Ｂ２が印加される。この状態で送信用信号ＡがｎＭＯＳ５３のゲート電極に入力され、同ｎＭＯＳ５３のドレイン電極から出力信号Ｋが出力される。出力信号Ｋは、コンデンサ５４で直流成分が遮断されてｎＭＯＳ５７のゲート電極に入力される。そして、ｎＭＯＳ５７のドレイン電極から送信用の無線信号Ｆが出力される。
【００３７】
次に、この形態の携帯電話機３１の動作について説明する。
この携帯電話機３１では、電源制御回路４１からＴＤＭＡ方式に基づく周波数のパルス状の正電圧Ｅがパワーアンプ３３に印加され、同パワーアンプ３３からアンテナ３２を介して送信電波Ｗが発信される。この場合、電源制御回路４１では、制御部３５から出力された制御信号ＱがｎＭＯＳ４３のゲート電極に入力され、同ｎＭＯＳ４３のドレイン電極から反転制御信号Ｊが出力される。また、負電圧発生回路３９ｂから出力される負電圧Ｄがパワーアンプ３３に印加されるとき、ｎＭＯＳ４４のソース電極に負電圧Ｄが印加され、同ｎＭＯＳ４４がオン状態となって同負電圧Ｄがドレイン電極に出力される。
【００３８】
ｎＭＯＳ４４から負電圧Ｄが出力されたとき、ｐＭＯＳ４６はオン状態となって反転制御信号Ｊが同ｐＭＯＳ４６のドレイン電極からソース電極へ通過し、ｐＭＯＳ４７のゲート電極に入力される。ｐＭＯＳ４７は、反転制御信号Ｊに基づいてオン／オフ制御され、同反転制御信号Ｊがアクティブモード（“Ｌ”）のときにオン状態となり、正電圧Ｃがヒューズ４９及びｐＭＯＳ４７を経て正電圧Ｅとしてパワーアンプ３３のｎＭＯＳ５３，５７のドレイン電極に印加される。
【００３９】
一方、負電圧発生回路３９ｂの故障などにより、負電圧Ｄが０Ｖになったとき、パワーアンプ３３のｎＭＯＳ５３，５７のゲート電極にバイアス電圧Ｂ１，Ｂ２が印加されない。すると、ｎＭＯＳ４４は、オフ状態となってドレイン電極が開放状態となる。このとき、ｐＭＯＳ４６のゲート電極とソース電極とが抵抗４５によって同一レベルとなるため、同ｐＭＯＳ４６がオフ状態となり、反転制御信号Ｊが遮断される。すると、ｐＭＯＳ４７のゲート電極とソース電極とが抵抗４８によって同一レベルとなるため、同ｐＭＯＳ４７がオフ状態となる。このため、パワーアンプ３３のｎＭＯＳ５３，５７のドレイン電極に対する正電圧Ｅの印加が停止され、同ｎＭＯＳ５３，５７にＩｄｓｓが流れることはない。
【００４０】
また、パワーアンプ３３の故障などにより、正電圧発生回路３９ａから同パワーアンプ３３のｎＭＯＳ５３，５７のドレイン電極に流れる電流が所定値を越えたとき、ヒューズ４９が溶断し、同ドレイン電極に対する正電圧Ｅの印加が停止され、ｐＭＯＳ４７が保護される。
【００４１】
以上のように、この実施形態では、負電圧Ｄがパワーアンプ３３に印加されないとき、反転制御信号ＪがｐＭＯＳ４６で遮断されてｐＭＯＳ４７がオフ状態となり、パワーアンプ３３のｎＭＯＳ５３，５７のドレイン電極に対する正電圧Ｅの印加が停止されるので、同ｎＭＯＳ５３，５７にＩｄｓｓが流れることが回避され、ｐＭＯＳ４７及びパワーアンプ３３が保護される。また、ｎＭＯＳ５３，５７のドレイン電極に流れる電流が所定値を越えたとき、ヒューズ４９が溶断するので、ｐＭＯＳ４７が保護される。
【００４２】
以上、この発明の実施形態を図面により詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあっても、この発明に含まれる。
たとえば、上記実施形態では、携帯電話機を例にして説明したが、この発明の電源制御回路は、デプレッション型のＦＥＴを有する回路全般に対して用いることができる。また、図３のパワーアンプ３３は、ｎＭＯＳ５３，５７のソース接地回路で構成されているが、たとえば、ソースホロアやゲート接地回路などを用いた構成にしても良く、また、ｐＭＯＳやＧａＡｓＦＥＴなどで構成しても、上記実施形態とほぼ同様の作用、効果が得られる。また、図２中のヒューズ４９は、ｐＭＯＳ４７のドレイン電極とパワーアンプ３３との間に介挿しても良い。
【００４３】
【発明の効果】
以上説明したように、この発明の構成によれば、バイアス電圧がＦＥＴのゲート電極に印加されないとき、制御信号が遮断されて同ＦＥＴのドレイン電極又はソース電極に対する電源の供給が停止されるので、同ＦＥＴにＩｄｓｓが流れることを回避でき、同ＦＥＴを保護できる。また、バイアス電圧がＦＥＴのゲート電極に印加されないとき、制御信号が第２のスイッチ手段で遮断されて第３のスイッチ手段がオフ状態となり、同ＦＥＴのドレイン電極又はソース電極に対する電源の供給が停止されるので、同ＦＥＴにＩｄｓｓが流れることを回避でき、同第３のスイッチ手段及び同ＦＥＴを保護できる。また、ＦＥＴのドレイン電極又はソース電極に流れる電流が所定値を越えたとき、過電流防止手段により、ＦＥＴのドレイン電極又はソース電極に対する電源の供給が停止されるので、第３のスイッチ手段を保護できる。
【図面の簡単な説明】
【図１】この発明の実施形態である携帯電話機の電気的構成を示すブロック図である。
【図２】図１中のパワーアンプ３３、正電圧発生回路３９ａ、負電圧発生回路３９ｂ及び電源制御回路４１を抽出した図である。
【図３】図２中のパワーアンプ３３の電気的構成を示す概略の回路図である。
【図４】従来の携帯電話機の電気的構成を示すブロック図である。
【図５】図４中のパワーアンプ３、正電圧発生回路９ａ、負電圧発生回路９ｂ及び電源制御回路１１を抽出した図である。
【図６】図５中のパワーアンプ３の電気的構成を示す概略の回路図である。
【符号の説明】
３１      携帯電話機
３３      パワーアンプ（負荷、送信電力増幅部）
３９      電源部
３９ａ      正電圧発生回路
３９ｂ      負電圧発生回路
４１      電源制御回路
４２      抵抗
４３      ｎＭＯＳ
４４      ｎＭＯＳ（第１のスイッチ手段）
４５      抵抗（第２のスイッチ手段の一部）
４６      ｐＭＯＳ（第２のスイッチ手段の一部）
４７      ｐＭＯＳ（第３のスイッチ手段の一部）
４８      抵抗（第３のスイッチ手段の一部）
４９      ヒューズ（過電流防止手段）
５３，５７      ｎＭＯＳ（負荷）
Ｅ      正電圧（電源電圧）
Ｄ      負電圧
Ｂ１，Ｂ２      バイアス電圧
【図１】
2005006374.tif 000003
【図２】
2005006374.tif 000004
【図３】
2005006374.tif 000005
【図４】
2005006374.tif 000006
【図５】
2005006374.tif 000007
【図６】
2005006374.tif 000008