(57)【要約】      （修正有）【課題】ＰＤＰ駆動回路の電力消費を低減させるエネルギー回収回路を提供する。【解決手段】 サステイン手段は、パネルキャパシタンスを充電又は放電するためのインダクターと、前記インダクターにエネルギーを充電する充電経路を提供して前記インダクターが実質的に完全充電されると開放されるインダクター充電経路手段と、前記インダクターに充電されたエネルギーを前記パネルキャパシタンスに充電する充電経路を提供して前記パネルキャパシタンスが実質的に完全充電されると開放されるパネルキャパシタンス充電経路手段と、前記パネルキャパシタンスを放電する放電経路を提供して前記パネルキャパシタンスが実質的に完全放電されると開放されるパネルキャパシタンス放電経路手段と、前記パネルキャパシタンスに充電されたエネルギーを供給する補助貯蔵手段とを含む。【選択図】  図３
2005037943.tif 000002
【特許請求の範囲】
【請求項１】
選択されたセルに放電を起こすように前記選択されたセルと対応付けられた電極にエネルギーを加えるためのサステイン手段を含み、パネルキャパシタンスを有するプラズマディスプレイパネルにおいて、
前記サステイン手段は、
前記パネルキャパシタンスを充電又は放電するためのインダクターと、
前記インダクターにエネルギーを充電する充電経路を提供し前記インダクターが実質的に完全充電されると開放されるインダクター充電経路手段と、
前記インダクターに充電されたエネルギーを前記パネルキャパシタンスに充電する充電経路を提供し前記パネルキャパシタンスが実質的に完全充電されると開放されるパネルキャパシタンス充電経路手段と、
前記パネルキャパシタンスを放電する放電経路を提供し前記パネルキャパシタンスが実質的に完全放電されると開放されるパネルキャパシタンス放電経路手段と、
前記パネルキャパシタンスが実質的に完全放電された状態が維持されるとエネルギーを充電し、前記パネルキャパシタンスが実質的に完全充電された状態が維持されると前記パネルキャパシタンスに前記充電されたエネルギーを供給する補助貯蔵手段と、
を含むことを特徴とするプラズマディスプレイパネル。
【請求項２】
前記補助貯蔵手段は、
エネルギー貯蔵手段と、貯蔵されたエネルギーの逆流を防止する逆流防止手段とを含むことを特徴とする、請求項１に記載のプラズマディスプレイパネル。
【請求項３】
前記エネルギー貯蔵手段は、キャパシタンスからなることを特徴とする、請求項２に記載のプラズマディスプレイパネル。
【請求項４】
前記逆流防止手段は、ダイオードからなることを特徴とする、請求項２に記載のプラズマディスプレイパネル。
【請求項５】
前記ダイオードは、前記キャパシタンスが完全充電されるまで順方向のバイアスになり、完全充電された後には逆方向のバイアスになることを特徴とする、請求項４に記載のプラズマディスプレイパネル。
【請求項６】
前記インダクター充電経路手段と前記パネルキャパシタンス放電経路手段とはそれぞれ金属酸化膜半導体電界効果トランジスター(ＭＯＳＦＥＴ)を含むことを特徴とする、請求項１乃至５の何れかに記載のプラズマディスプレイパネル。
【請求項７】
前記インダクター充電経路手段と前記パネルキャパシタンス放電経路手段とは、ダイオードをさらに含むことを特徴とする、請求項６に記載のプラズマディスプレイパネル。
【請求項８】
前記インダクター充電経路手段のダイオードは、前記インダクターが完全充電されるまで順方向のバイアスになり、完全充電された後には前記インダクターの充電を中止するために逆方向のバイアスになることを特徴とする、請求項７に記載のプラズマディスプレイパネル。
【請求項９】
前記パネルキャパシタンス放電経路手段のダイオードは、前記パネルキャパシタンスが完全放電するまで順方向のバイアスになり、前記パネルキャパシタンスが完全放電されたことに応答して逆方向のバイアスになることを特徴とする、請求項７に記載のプラズマディスプレイパネル。
【請求項１０】
前記サステイン手段は、前記インダクターと前記パネルキャパシタンスに連結され、前記パネルキャパシタンスのガス放電時に選択的に駆動される電位維持手段を含むことを特徴とする、請求項１乃至９の何れかに記載のプラズマディスプレイパネル。
【請求項１１】
前記電位維持手段は、前記補助貯蔵手段と前記パネルキャパシタンスとの間に連結されるスイッチ手段と、基底電位と前記パネルキャパシタンスとの間に連結される他のスイッチ手段とを含むことを特徴とする、請求項１０に記載のプラズマディスプレイパネル。
【請求項１２】
前記パネルキャパシタンス充電手段は、ダイオードを含むことを特徴とする、請求項１乃至１１の何れかに記載のプラズマディスプレイパネル。
【請求項１３】
前記パネルキャパシタンス充電手段のダイオードは、前記パネルキャパシタンスが完全充電されるまで順方向のバイアスになり、完全充電された後には前記パネルキャパシタンスの充電を中止するために逆方向のバイアスになることを特徴とする、請求項１２に記載のプラズマディスプレイパネル。
【請求項１４】
パネル電極と対応するパネルキャパシタンスを有するプラズマディスプレイパネルにおいて、前記パネル電極に連結されたインダクターを通じて前記プラズマディスプレイパネルを駆動する方法であって、
前記駆動方法は、前記インダクターの電流が最大になるときから前記パネルキャパシターの充電が始まり、前記インダクターの電流がゼロになるとき前記パネルキャパシターの充電が中止される前記インダクターを通じて前記パネルキャパシタンスを充電する段階と、
第一にインダクターの電流が最大になるまで前記インダクターにエネルギーを貯蔵する間と、そして、第二にインダクターの電流がゼロになるまで前記インダクターから貯蔵されたエネルギーを除去するの間とに行われる前記インダクターを通じた前記パネルキャパシタンスを放電する段階と、
を含むことを特徴とするプラズマディスプレイ駆動方法。
【請求項１５】
走査電極及び維持電極のそれぞれに設けられ交番的にサステイン電圧を有するサステインパルスをパネルの放電セルに等価的に形成されるパネルキャパシターに供給するためのエネルギー回収回路を備えるプラズマディスプレイパネルにおいて、 
前記エネルギー回収回路は、
前記サステイン電圧の半分の電圧を有する外部の１/２サステイン電圧源と、
前記パネルキャパシタンスに貯蔵されたエネルギーを放電してエネルギーを回収する外部キャパシタンスと、
前記パネルキャパシタンスを充電又は放電するためのインダクターと、
前記１/２サステイン電圧源の電圧を利用して前記サステイン電圧を生成するための補助キャパシターを含む倍圧回路と、
第１ターン・オンされ前記インダクターにエネルギーが充電されるようにして、第２ターン・オンされ前記パネルキャパシタンスに前記サステイン電圧が供給されるようにする第１スイッチと、
前記第１スイッチの第２ターン・オンと同時にターン・オンされ前記パネルキャパシタンスに前記サステイン電圧が供給されるようにする第２スイッチと、
ターン・オンされ前記パネルキャパシタンスに貯蔵されたエネルギーを前記外部キャパシタンスに放電されるようにする第３スイッチと、
ターン・オンされ前記パネルキャパシタンスに基底電圧を供給し、前記倍圧回路内の補助キャパシターに１/２サステイン電圧が充電されるようにする第４スイッチと、
を含むことを特徴とするプラズマディスプレイパネル。
【請求項１６】
前記エネルギー回収回路は、
アノード端が前記第１スイッチと前記倍圧回路への一側端に連結されカソード端は前記インダクターの一側端に連結され、前記補助キャパシターに１/２サステイン電圧を充電する時と前記インダクターにエネルギーを貯蔵する時との逆電流を防止する第１ダイオードを含むことを特徴とする、請求項１５に記載のプラズマディスプレイパネル。
【請求項１７】
前記エネルギー回収回路は、
アノード端が基底電位に連結されカソード端が前記インダクターの一側端に連結され、前記インダクターに貯蔵されたエネルギーを前記パネルキャパシタンスに充電する時の逆電流を防止する第２ダイオードを含むことを特徴とする、請求項１５又は１６に記載のプラズマディスプレイパネル。
【請求項１８】
前記エネルギー回収回路は、
アノード端が前記第１スイッチの一側端と前記外部の１/２サステイン電圧源に連結され、カソード端は前記補助キャパシターと第２スイッチの一側端に連結され、前記パネルキャパシターが完全充電された後に前記パネルキャパシターにサステイン電圧を前記倍圧回路を通じて供給する時の逆電流を防止する第３ダイオードを含むことを特徴とする、請求項１５乃至１７の何れかに記載のプラズマディスプレイパネル。
【請求項１９】
前記エネルギー回収回路は、
アノード端が前記インダクターの一側端に連結され、カソード端は前記第３スイッチの一側端に連結され、前記パネルキャパシターを放電する時の逆電流を防止する第４ダイオードを含むことを特徴とする、請求項１５乃至１８の何れかに記載のプラズマディスプレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル(Ｐlasma Ｄisplay Ｐanel :以下"ＰＤＰ"だと称する)に関し、サステイン電圧を半分に減らしてＰＤＰ駆動回路の電力消費を低減させ、サステインパルスの上昇時間を減らすことができるブースター駆動方式(Ｂooster Ｄrive Ｃircuit)を採用したプラズマディスプレイパネル及びその駆動方法に関する。
【背景技術】
【０００２】
ＰＤＰの最も大きい短所は消費電力が大きいというのである。それで、消費電力を減らすためには発光效率を高め、放電に直接関連なしに、駆動過程で発生する不必要なエネルギー消耗を最小化しなければならない。
交流型ＰＤＰは電極を誘電体で塗布して誘電体の表面で起きる表面放電を利用している。この交流型ＰＤＰにおいて、駆動パルスは数萬〜数百萬本のセルを維持・放電させるために数十〜数百ボルト[Ｖ]程度の高い電圧を有し、その周波数は数百キロヘルツ[kHz]以上である。このような駆動パルスがセルの内に印加されると高い静電容量の充放電が起きるようになる。
【０００３】
このようにＰＤＰにおいて充放電が起きる場合にパネルの容量負荷だけではエネルギー消耗がないが、駆動パルスが直流電源を利用して発生されるためＰＤＰで多くのエネルギー損失が発生される。特に、放電時セルの内に過度な電流が流れるようになるとエネルギー損失がさらに大きくなる。このエネルギー損失はスイッチ素子の温度上昇をもたらすようになり、この温度上昇によって最悪の場合にはスイッチ素子が破壊されることもある。このようにパネルの内で不必要に発生されるエネルギーを回収するためにＰＤＰ駆動回路にはエネルギー回収回路が含まれている。
【０００４】
図１は、特許文献１に記載された従来のエネルギー回収回路を示す回路図である。図１を参照すれば、によって提案されたエネルギー回収回路は、外部キャパシターＣssとインダクターＬとの間に並列に接続された第１及び第２スイッチ(ＳＷ１、ＳＷ２)と、パネルキャパシターＣpにサステイン電圧 Vs を供給するための第３スイッチＳＷ３と、パネルキャパシターＣpに基底電圧ＧＮＤを供給するための第４スイッチＳＷ４とを備える。
【０００５】
第１及び第２スイッチ(ＳＷ１、ＳＷ２)の間には、逆電流を制限するための第１及び第２ダイオード(Ｄ１、Ｄ２)が直列に接続される。パネルキャパシターＣpはパネルの静電容量値を等価的に示したものである。スイッチ(ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４)は半導体スイッチ素子が用いられ、例えば、金属酸化膜半導体電界效果トランジスター(Ｍetal Ｏxide Ｓemiconductor Ｆield Ｅffect Ｔransistor ; ＭＯＳＦＥＴ)素子からなる。
【０００６】
図２は、図１に示されたエネルギー回収回路において、スイッチ(ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４)の動作タイミングと、充放電時のパネルキャパシターＣpの一側にかかる電圧Ｖp及びインダクターに流れる電流ＩＬを示したものである。
外部キャパシターＣssにサステイン電圧Ｖsの半分の電圧、すなわち、Ｖs/２が充電されていると仮定し、図１に示されたエネルギー回収回路を図２と関連して説明すれば次のようである。
【０００７】
Ｔ１区間において、第１スイッチＳＷ１がターン・オンされ、第２〜第４スイッチ(ＳＷ２、ＳＷ３、ＳＷ４)がターン・オフされると、外部キャパシターＣssに貯蔵されていた電圧は第１スイッチＳＷ１と第１ダイオードＤ１を経由してインダクターＬに供給される。これにより、インダクターＬはパネルキャパシターＣpと共にＬＣ直列共振回路を構成するようになるため、パネルキャパシターＣpは共振波形によって電圧が充電され、パネルキャパシターＣpに充電された電圧はサステイン電圧Ｖsまで上昇するようになる。このとき、インダクターＬを流れる正(+)の共振電流ＩＬは電圧の増加によって０から増加し始めて一定値まで到逹した後再び０に減少する。
【０００８】
Ｔ２区間において、第１スイッチＳＷ１がターン・オフされ、第３スイッチＳＷ３がターン・オンされると、サステイン電圧(Ｖcc=Ｖs)は第３スイッチＳＷ３を経由してパネルキャパシターＣpに供給される。このとき、パネルキャパシターＣpの一側にかかる電圧はサステイン電圧Ｖsを維持するようになる。
Ｔ３区間において、第３スイッチＳＷ３がターン・オフされ、第２スイッチＳＷ２がターン・オンされると、パネルキャパシターＣpに充電された電圧はインダクターＬ、第２ダイオードＤ２及び第２スイッチＳＷ２を経由して外部キャパシターＣssにエネルギーが回収される。このとき、パネルキャパシターＣpの一側にかかる電圧はサステイン電圧Ｖsから０に減少される。また、インダクターＬに流れる負(-)の共振電流ＩＬはパネルキャパシターＣpの一側にかかる電圧の減少によって０から増加して一定値に到逹した後再び０に減少するようになる。
【０００９】
Ｔ４区間において、第２スイッチＳＷ２がターン・オフされ、第４スイッチＳＷ４がターン・オンされると、パネルキャパシターＣpは基底電圧ＧＮＤを維持するようになる。
以上のように、従来のエネルギー回収回路において、パネルキャパシターにかかる電圧の充電時間は自然ＬＣ共振によって充電されるため充電時間が長くなる。また、パネルキャパシターに比較的高いサステイン電圧が供給されるため電力消費が大きくなる。
【特許文献１】米国特許第５０８１４００号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、エネルギー回収回路及びその駆動方法において、駆動回路の電力消費を低減させると共に、サステインパルスの上昇時間を減らすことにある。
【課題を解決するための手段】
【００１１】
本発明によるプラズマディスプレイパネルは、選択されたセルに放電を起こすように前記選択されたセルと対応付けられた電極にエネルギーを加えるためのサステイン手段を含み、パネルキャパシタンスを有しており、前記サステイン手段は、前記パネルキャパシタンスを充電又は放電するためのインダクターと、前記インダクターにエネルギーを充電する充電経路を提供して前記インダクターが実質的に完全充電されると開放されるインダクター充電経路手段と、前記インダクターに充電されたエネルギーを前記パネルキャパシタンスに充電する充電経路を提供して前記パネルキャパシタンスが実質的に完全充電されると開放されるパネルキャパシタンス充電経路手段と、前記パネルキャパシタンスを放電する放電経路を提供して前記パネルキャパシタンスが実質的に完全放電されると開放されるパネルキャパシタンス放電経路手段と、前記パネルキャパシタンスが実質的に完全放電された状態が維持されるとエネルギーを充電して前記パネルキャパシタンスが実質的に完全充電された状態が維持されると前記パネルキャパシタンスに前記充電されたエネルギーを供給する補助貯蔵手段とを含むことを特徴とする。
【００１２】
本発明によるプラズマディスプレイパネルは、走査電極及び維持電極のそれぞれに設けられ、交番的にサステイン電圧を有するサステインパルスをパネルの放電セルに等価的に形成されるパネルキャパシターに供給するためのエネルギー回収回路を含み、前記サステイン電圧の半分の電圧を有する外部の１/２サステイン電圧源と、前記パネルキャパシタンスに貯蔵されたエネルギーを放電してエネルギーを回収するエネルギー回収用外部キャパシタンスと、前記パネルキャパシタンスを充電又は放電するためのインダクターと、前記１/２サステイン電圧源の電圧を利用して前記サステイン電圧を生成するための補助キャパシターを含む倍圧回路と、第１ターン・オンされ前記インダクターにエネルギーを充電されるようにして第２ターン・オンされ前記パネルキャパシタンスに前記サステイン電圧が供給されるようにする第１スイッチと、前記第１スイッチの第２ターン・オンと同時にターン・オンされ前記パネルキャパシタンスに前記サステイン電圧が供給されるようにする第２スイッチと、ターン・オンされ前記パネルキャパシタンスに貯蔵されたエネルギーを前記外部キャパシタンスに放電されるようにする第３スイッチと、ターン・オンされ前記パネルキャパシタンスに基底電圧を供給して前記倍圧回路内の補助キャパシターに１/２サステイン電圧が充電されるようにする第４スイッチとを含む。
【００１３】
本発明によるプラズマディスプレイ駆動方法は、パネル電極と対応するパネルキャパシタンスを有するプラズマディスプレイパネルにおいて、前記パネル電極に連結されたインダクターを通じて前記プラズマディスプレイパネルを駆動する方法であって、前記駆動方法は、前記インダクターの電流が最大になる時から前記パネルキャパシターの充電が始まり、前記インダクターの電流がゼロになるとき前記パネルキャパシターの充電が中止される前記インダクターを通じて前記パネルキャパシタンスを充電する段階と、第一にインダクターの電流が最大になるまで前記インダクターにエネルギーを貯蔵する間と、そして、第二にインダクターの電流がゼロになるまで前記インダクターから貯蔵されたエネルギーを除去する間とに行われる前記インダクターを通じた前記パネルキャパシタンスを放電する段階とを含むことを特徴とする。
【発明の効果】
【００１４】
上述したように、本発明によるエネルギー回収回路は、外部電圧源の電圧をサステイン電圧Ｖsの半分に減らすことによって、駆動回路の電力消費を低減させ、まずインダクターＬにエネルギーを最大で貯蔵した後にパネルキャパシターに供給することでブースター充電できるようにすることが可能である。また、このようなブースター充電方法を利用してサステインパルスの電圧上昇の時間を減らすことができる。
【発明を実施するための最良の形態】
【００１５】
図３は、本発明によるエネルギー回収回路を示したものである。図３に示されたように、本発明によるエネルギー回収回路は、サステイン電圧の半分の電圧を有する外部の１/２サステイン電圧源（１／２Ｖｓ）と、パネルキャパシタンスに貯蔵されたエネルギーを放電してエネルギーを回収する外部キャパシタンスＣｓｓと、パネルキャパシタンスＣｐを充電又は放電するためのインダクターＬと、 １/２サステイン電圧源（１／２Ｖｓ）の電圧を利用して前記サステイン電圧Ｖｓを生成するための補助キャパシターＣａを含む倍圧回路２と、第１ターン・オンされることにより前記インダクターＬにエネルギーが充電されるようにし、第２ターン・オンされることにより前記パネルキャパシタンスＣｐに前記サステイン電圧Ｖｓが供給されるようにする第１スイッチＳＷ１と、前記第１スイッチＳＷ１の第２ターン・オンと同時にターン・オンされ前記パネルキャパシタンスＣｐに前記サステイン電圧Ｖｓが供給されるようにする第２スイッチＳＷ２と、ターン・オンされ前記パネルキャパシタンスＣｐに貯蔵されたエネルギーを前記外部キャパシタンスＣｓｓに放電されるようにする第３スイッチＳＷ３と、ターン・オンされ前記パネルキャパシタンスＣｐに基底電圧を供給して前記倍圧回路２内の補助キャパシターに１/２サステイン電圧（１／２Ｖｓ）が充電されるようにする第４スイッチＳＷ４とを含む。以下、（１／２Ｖｓ）を（Ｖｓ／２）と称す。
【００１６】
倍圧回路２は、１/２サステイン電圧(Ｖs/２)を充電するための補助キャパシターＣaと、補助キャパシターＣaの一側と１/２サステイン電圧源（Ｖｓ／２）及び第１スイッチＳＷ１の間に設けられ逆電流を防止するための第３ダイオードＤ３とを含む。
第１及び第３スイッチ(ＳＷ１、ＳＷ３)の間には逆電流を制限するための第１及び第４ダイオード(Ｄ１、Ｄ４)が直列に接続される。また、インダクターＬと基底電圧源ＧＮＤとの間にはインダクターＬに貯蔵されたエネルギーをパネルキャパシタンスＣｐに供給する電流パスが形成するための第２ダイオードＤ２が直列に接続される。
【００１７】
パネルキャパシターＣpはパネルの静電容量値を等価的に示したものである。スイッチ(ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４)は半導体スイッチ素子が用いられ、例えば ＭＯＳＦＥＴ素子からなる。
図４は、図３に示されたエネルギー回収回路において、スイッチ(ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４)の動作タイミングと充放電時のパネルキャパシターＣpにかかる電圧Ｖpと、インダクターＬに流れる電流ＩＬ及びノードn２にかかる電圧Ｖn２とを示したものである。図３に示されたエネルギー回収回路の動作を図４と連関して説明すれば次のようである。
【００１８】
図５は、図４のt５区間における図３に示されたエネルギー回収回路の動作回路図である。t５区間において、第４スイッチがターン・オンされ第１、第２及び第３スイッチ(ＳＷ１、ＳＷ２、ＳＷ３)がターン・オフされる。第４スイッチＳＷ４がターン・オンされると、図５に示されたように、二つのクローズド・ループが形成される。第１クローズド・ループは、１/２サステイン電圧源Ｖs/２、第３ダイオードＤ３、補助キャパシターＣa、第１ダイオードＤ１、インダクターＬ及び第４スイッチＳＷ４を経由して基底電圧源ＧＮＤにつながる。第２クローズド・ループは、基底電圧源ＧＮＤ、第４スイッチＳＷ４、パネルキャパシターＣpを経由して基底電圧源ＧＮＤにつながる。このとき、第１クローズド・ループにおいて、補助キャパシターＣaは１/２サステイン電圧源Ｖs/２によって１/２サステイン電圧Ｖs/２が充電され、第２クローズド・ループにおいて、パネルキャパシターＣpは基底電圧源ＧＮＤによって基底電圧ＧＮＤを維持するようになる。
【００１９】
図６は、図４のt１区間における図３に示されたエネルギー回収回路の動作回路図である。t１区間において、第４スイッチＳＷ４がオン状態で維持され第１スイッチＳＷ１がターン・オンされる。第１スイッチＳＷ１がターン・オンされると、図６に示されたように、１/２サステイン電圧源Ｖs/２、第１スイッチＳＷ１、第１ダイオードＤ１、インダクターＬ及び第４スイッチＳＷ４を経由して基底電圧源ＧＮＤにつながるクローズド・ループが形成される。このとき、 １/２サステイン電圧源Ｖs/２によってインダクターＬにエネルギーが貯蔵される。ここで、t１区間はインダクターＬに流れる電流ＩＬが最大になるまで続ける。
【００２０】
図７は、図４のt２区間における図３に示されたエネルギー回収回路の動作回路図である。t２区間においては、第１〜第４スイッチ(ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４)が全てターン・オフされる。第１〜第４スイッチ(ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４)が全てターン・オフされると、図７に示されたように、インダクターＬに逆起電圧が誘起される。このとき、第２ダイオードＤ２、インダクターＬ、及びパネルキャパシターＣpを経由して基底電圧源ＧＮＤにつながるクローズド・ループが形成されるため、インダクターＬに誘起された逆起電圧はパネルキャパシターＣpに供給される。ここで、パネルキャパシターＣpはインダクターＬの逆起電力によって速い速度で充電(ブースターアップ)される。このとき、第２ダイオードＤ２はインダクターＬの電流パスとして動作される。
【００２１】
図８は、図４のt３区間における図３に示されたエネルギー回収回路の動作回路図である。図８に示されたように、t３区間においては、第１及び第２スイッチ(ＳＷ１、ＳＷ２)がターン・オンされ、このとき、１/２サステイン電圧源Ｖｓ／２、第１スイッチＳＷ１、補助キャパシターＣa、第２スイッチＳＷ２、パネルキャパシターＣp及び基底電圧源ＧＮＤにつながるクローズド・ループが形成される。この場合、図３に示された補助キャパシターＣaの第１ノードn１に１/２サステイン電圧源Ｖs/２の電圧が供給される。このとき、第２ノードn２の電圧は、第１ノードn１の１/２サステイン電圧Ｖｓ／２とt５区間の間に補助キャパシターＣaに充電された１/２サステイン電圧Ｖs/２が加わってサステイン電圧Ｖsとなる。これによって、第２スイッチＳＷ２のドレーン端子にはサステイン電圧Ｖsが供給され、従って、パネルキャパシターＣpにはサステイン電圧Ｖsが維持される。
【００２２】
図９は、図４のt４区間における図３に示されたエネルギー回収回路の動作回路図である。t４区間においては、第３スイッチＳＷ３がターン・オンされる。第３スイッチＳＷ３がターン・オンされると、図９に示されたように、パネルキャパシタンスＣp、インダクターＬ、第４ダイオードＤ４、第３スイッチＳＷ３及びエネルギー回収用の外部キャパシターＣssへのクローズド・ループが形成される。ここで、インダクターＬとパネルキャパシターＣpの共振によってパネルキャパシターＣpに貯蔵されたエネルギーは、エネルギー回収用の外部キャパシターＣssに放電される。このとき、第４ダイオードＤ４はインダクターＬの電流パスとして動作される。
【００２３】
t５区間では上述したように、第４スイッチがターン・オンされ第１、第２及び第３スイッチ(ＳＷ１、ＳＷ２、ＳＷ３)がターン・オフされ、補助キャパシターＣaは１/２サステイン電圧源Ｖs/２によって１/２サステイン電圧Ｖs/２が充電され、パネルキャパシターＣpは基底電圧源ＧＮＤによって基底電圧ＧＮＤを維持するようになる。
上述した本発明のエネルギー回収回路の動作を手段を中心に説明すれば次のようである。
【００２４】
上述したのように、本発明によるプラズマディスプレイパネルは、選択されたセルに放電を起こすように前記選択されたセルと連関された電極にエネルギーを加えるためのサステイン手段を含み、パネルキャパシタンスを有しており、前記サステイン手段は、前記パネルキャパシタンスを充電又は放電するためのインダクターと、前記インダクターにエネルギーを充電する充電経路を提供して前記インダクターが実質的に完全充電されると開放されるインダクター充電経路手段と、前記インダクターに充電されたエネルギーを前記パネルキャパシタンスに充電する充電経路を提供して前記パネルキャパシタンスが実質的に完全充電されると開放されるパネルキャパシタンス充電経路手段と、前記パネルキャパシタンスを放電する放電経路を提供して前記パネルキャパシタンスが実質的に完全放電されると開放されるパネルキャパシタンス放電経路手段と、前記パネルキャパシタンスが実質的に完全放電された状態が維持されるとエネルギーを充電し、前記パネルキャパシタンスが実質的に完全充電された状態が維持されると前記パネルキャパシタンスに前記充電されたエネルギーを供給する補助貯蔵手段とを含むことを特徴とする。
【００２５】
つまり、インダクター充電経路手段は図６に示されたクローズド・ループを、パネルキャパシタンス充電経路手段は図７のクローズド・ループを、パネルキャパシタンス放電経路手段は図９に示されたクローズド・ループを、また、補助貯蔵手段は図３に示された倍圧回路２を意味する。
また、本発明によるサステイン手段は電位維持手段を有しており、電位維持手段とは、パネルキャパシタンスＣpをサステイン電圧Ｖsで維持させる図８のクローズド・ループと、パネルキャパシタンスＣpを基底電圧ＧＮＤで維持させる図５の第２クローズド・ループを意味する。
【００２６】
ここで各手段の動作特性は既に説明したので省略する。
また、本発明によるプラズマディスプレイ駆動方法は、パネル電極と対応するパネルキャパシタンスを有するプラズマディスプレイパネルにおいて、前記パネル電極に連結されたインダクターを通じて前記プラズマディスプレイパネルを駆動する方法であって、前記駆動方法は前記インダクターの電流が最大になるときから前記パネルキャパシターの充電が始まり、前記インダクターの電流がゼロになるとき前記パネルキャパシターの充電が中止される前記インダクターを通じて前記パネルキャパシタンスを充電する段階と、第一にインダクターの電流が最大になるまで前記インダクターにエネルギーを貯蔵する間、そして、第二にインダクターの電流がゼロになるまで前記インダクターから貯蔵されたエネルギーを除去する間に行われる前記インダクターを通じた前記パネルキャパシタンスの放電段階とを含むことを特徴とする。
【００２７】
上述した駆動方法は、図４に示されたパネルキャパシタンスの電圧Ｖp波形のグラフとインダクターに流れる電流ＩＬ波形のグラフとから説明される。
先に、パネルキャパシタンス充電段階は、図４に示されたように、インダクターに流れる電流ＩＬが最大になるときからパネルキャパシタンス電圧Ｖpはゼロから上昇し始め、インダクターに流れる電流ＩＬがゼロになるときパネルキャパシタンス電圧Ｖpはサステイン電圧Ｖsとなる。すなわち、パネルキャパシタンス充電はインダクターに最大でエネルギーを貯蔵した後、パネルキャパシタンスを充電するブースター充電からなる。
【００２８】
そして、パネルキャパシタンス放電段階は、従来のエネルギー回収回路の放電段階と同様に、インダクターＬとパネルキャパシタンスＣpの自然共振によってなる。
【図面の簡単な説明】
【００２９】
【図１】従来のエネルギー回収回路を示す回路図。
【図２】図１に示されたエネルギー回収回路の駆動波形図。
【図３】本発明に係るエネルギ回収回路を示す回路図。
【図４】図３に示されたエネルギー回収回路の駆動波形図。
【図５】図４のt５区間における図３に示されたエネルギー回収回路の動作回路図。
【図６】図４のt１区間における図３に示されたエネルギー回収回路の動作回路図。
【図７】図４のt２区間における図３に示されたエネルギー回収回路の動作回路図。
【図８】図４のt３区間における図３に示されたエネルギー回収回路の動作回路図。
【図９】図４のt４区間における図３に示されたエネルギー回収回路の動作回路図。
【符号の説明】
【００３０】
２  倍圧回路
ＳＷ１〜ＳＷ４  スイッチ
Ｄ１〜Ｄ４  ダイオード
Ｌ  インダクター
Ｃp  パネルキャパシター
Ｃa  補助キャパシター
【図１】
2005037943.tif 000003
【図２】
2005037943.tif 000004
【図３】
2005037943.tif 000005
【図４】
2005037943.tif 000006
【図５】
2005037943.tif 000007
【図６】
2005037943.tif 000008
【図７】
2005037943.tif 000009
【図８】
2005037943.tif 000010
【図９】
2005037943.tif 000011