(57)【要約】【課題】  回路基板の面積増加や多層化を抑制するとともに、画像データにおける信号波形の品質を向上させた画像表示装置を提供する。【解決手段】  画像データに基づいて動作クロックを生成するタイミングコントローラ１と、動作クロックに基づいて画像データを取り込み、ソース線に供給するドライバＩＣと、ソース線に供給された画像データにより画面表示を行う表示パネルとを備えた画像表示装置であって、ドライバＩＣにおける画像データの複数の入力ポートが動作クロックの入力ポートに関して非対称に配列され、タイミングコントローラ１が、画像データをドライバＩＣに対して出力する複数のデータ出力ポート５と、各データ出力ポート５に供給される画像データの配列順序における正逆を規定する配列情報を記憶する配列情報記憶部４と、配列情報に基づいて配列順序を決定し、画像データを各データ出力ポート５に供給する出力ポート切替部３により構成される。【選択図】  図１
2005338728.tif 000002
【特許請求の範囲】
【請求項１】
画像データに基づいて制御信号を生成するタイミングコントローラと、上記制御信号に基づいて画像データを取り込み、ソース線に供給するドライバＩＣと、ソース線に供給された画像データにより画面表示を行う表示パネルとを備えた画像表示装置であって、
上記ドライバＩＣにおける画像データの複数の入力ポートが制御信号の入力ポートに関して非対称に配列される画像表示装置において、
上記タイミングコントローラは、画像データを上記ドライバＩＣに対して出力する複数のデータ出力ポートと、
上記各データ出力ポートに供給される画像データの配列順序における正逆を規定する配列情報を記憶する配列情報記憶手段と、
上記配列情報に基づいて配列順序を決定し、画像データを各データ出力ポートに供給する出力ポート切替手段とを有することを特徴とする画像表示装置。
【請求項２】
上記タイミングコントローラは、動作クロックを制御信号として出力する２組のクロックポートを有し、
上記各クロックポートは、上記データ出力ポートの配列において対称となる位置に設けられることを特徴とする請求項１に記載の画像表示装置。
【請求項３】
上記出力ポート切替手段は、一方のクロックポートを用いて動作クロックが出力される場合、他方のクロックポートを用いて動作クロックを出力する場合と比べて画像データの配列順序を反転させて各データ出力ポートに供給することを特徴とする請求項２に記載の画像表示装置。
【請求項４】
画像データ及び動作クロックが差動信号により伝送されることを特徴とする請求項２に記載の画像表示装置。
【請求項５】
画像データに基づいて動作クロックを生成するタイミングコントローラと、上記動作クロックに基づいて画像データを取り込み、ソース線に供給するドライバＩＣと、ソース線に供給された画像データにより画面表示を行う表示パネルとを備えた画像表示装置において、
上記ドライバＩＣは、上記タイミングコントローラから画像データが入力される複数のデータ入力ポートと、
動作クロックが入力される２組のクロックポートと、
上記各データ入力ポートを介して取り込まれる画像データの配列順序における正逆を規定する配列情報を記憶する配列情報記憶手段と、
上記配列情報に基づいて配列順序を決定し、画像データを取り込む入力ポート切替手段とを有し、
上記各クロックポートは、上記データ入力ポートの配列において対称となる位置に設けられることを特徴とする画像表示装置。
【請求項６】
画像データに基づいて動作クロックを生成し、この動作クロックに基づいて画像データを取り込むドライバＩＣへ出力するタイミングコントローラであって、
画像データを上記ドライバＩＣに対して出力する複数のデータ出力ポートと、
動作クロックを出力する２組のクロックポートと、
上記各データ出力ポートに供給される画像データの配列順序における正逆を規定する配列情報を記憶する配列情報記憶手段と、
上記配列情報に基づいて配列順序を決定し、画像データを各データ出力ポートに供給する出力ポート切替手段とを備え、
上記各クロックポートは、上記データ出力ポートの配列において対称となる位置に設けられることを特徴とするドライバＩＣ用タイミングコントローラ。
【請求項７】
上記出力ポート切替手段は、一方のクロックポートを用いて動作クロックが出力される場合、他方のクロックポートを用いて動作クロックを出力する場合と比べて画像データの配列順序を反転させて各データ出力ポートに供給することを特徴とする請求項６に記載のドライバＩＣ用タイミングコントローラ。
【請求項８】
画像データ及び動作クロックが差動信号により伝送されることを特徴とする請求項６に記載のドライバＩＣ用タイミングコントローラ。
【請求項９】
タイミングコントローラにより画像データに基づいて生成される動作クロックに基づいて画像データを取り込み、ソース線に供給するドライバＩＣであって、
上記タイミングコントローラから画像データが入力される複数のデータ入力ポートと、
動作クロックが入力される２組のクロックポートと、
上記各データ入力ポートを介して取り込まれる画像データの配列順序における正逆を規定する配列情報を記憶する配列情報記憶手段と、
上記配列情報に基づいて配列順序を決定し、画像データを取り込む入力ポート切替手段とを備え、
上記各クロックポートは、上記データ入力ポートの配列において対称となる位置に設けられることを特徴とするソースドライバＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置、ドライバＩＣ用タイミングコントローラ及びソースドライバＩＣに係り、さらに詳しくは、制御信号を生成するタイミングコントローラと、画像データを取り込んでソース線に供給するドライバＩＣと、ソース線に供給された画像データにより画面表示を行う表示パネルとを備えた液晶ディスプレイなどの画像表示装置の改良に関する。
【背景技術】
【０００２】
液晶ディスプレイなどの画像表示装置は、ソースドライバＩＣが画像データを動作クロックに基づいて取り込み、各ソース線に供給することで画面表示を行っている。動作クロックなどの制御信号や画像データは、タイミングコントローラから供給される。この様な画像表示装置では、タイミングコントローラ及びソースドライバＩＣを実装する位置や、ソースドライバＩＣの各データ入力ポートにおける画像データの割り当てによってタイミングコントローラ及びソースドライバＩＣ間の配線が短絡してしまう場合があった。このため、配線が短絡しないように表層配線及び下層配線間を電気的に接続するためのスルーホールが基板に設けられている。
【０００３】
図７は、画像表示装置の概略構成を示した図であり、表示パネル１０２、ソースドライバＩＣ１０３及びゲートドライバＩＣ１０４が設けられた基板１０１と、タイミングコントローラ１０８が設けられた基板１０７とからなる液晶モジュール１００が示されている。表示パネル１０２は、信号線（ソース線）１０５に供給された画像データにより画面表示を行う液晶パネルであり、ソース線１０５及びゲート線１０６がマトリックス状に形成されている。基板１０１上には、表示パネル１０２の一辺に沿って複数のソースドライバＩＣ１０３と、隣接する他の辺に沿って複数のゲートドライバＩＣ１０４とが設けられている。
【０００４】
タイミングコントローラ１０８は、画像データに基づいて、水平走査のための動作クロックや水平同期スタートパルスなどの制御信号を各ソースドライバＩＣ１０３へ出力するとともに、垂直走査のための動作クロック及び垂直同期スタートパルスを各ゲートドライバＩＣ１０４へ出力している。
【０００５】
図８は、従来の画像表示装置における要部の詳細を示した図であり、タイミングコントローラ１０８及びソースドライバＩＣ１０３間の配線の様子が示されている。ソースドライバＩＣ１０３には、画像データを取り込むための複数のデータ入力ポートと、動作クロックが入力されるクロックポートとが設けられ、各データ入力ポート及びクロックポートからは表層配線が延伸している。ソースドライバＩＣ１０３間で対応する各データ入力ポート及びクロックポートは、配線が短絡しないように下層配線及びスルーホールを介して電気的に接続される。
【０００６】
ここで、画像データ及び動作クロックは、ＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）ゲートによりシングルエンド伝送されるものとし、クロックポートに関して対称となるように各データ入力ポートが配置されている。すなわち、各画像データ（ＥＶＥＮ０００Ｒ〜０２３Ｂ）が入力されるデータ入力ポート系と、各画像データ（ＯＤＤ０００Ｒ〜０２３Ｂ）が入力されるデータ入力ポート系とがクロックポート（ＣＬＫ）を挟んで配置されている。
【０００７】
タイミングコントローラ１０８には、画像データを出力するための複数のデータ出力ポートと、動作クロックを出力するためのクロックポートとが設けられ、各データ出力ポート及びクロックポートからは表層配線が延伸している。タイミングコントローラ１０８における各ポートの配列順序がソースドライバＩＣ１０３における各ポートの配列順序と同一である場合、タイミングコントローラ１０８をソースドライバＩＣ１０３に対向させて配置しようとすると、表層配線ではタイミングコントローラ１０８及びソースドライバＩＣ１０３間の配線が表層面上で交差し、短絡してしまうので、スルーホールを新たに設けて下層配線により対応する各ポートが接続されている。
【０００８】
これにより、各ポートの配列順序がソースドライバＩＣ１０３と同一であるタイミングコントローラ１０８を当該ドライバＩＣに対向させて配置する場合であっても、配線が短絡することなく接続することができる。しかし、この様な従来の画像表示装置では、スルーホールの数が増えるので、短絡を防ぐために配線間隔を拡げなければならないなど、回路基板の面積増加や多層化が生じてしまうという問題があった。また、画像データの伝送路においてスルーホールの数が増えると、伝送路の特性インピーダンスにおける不連続箇所が増加する。このため、画像データの伝送において信号波形の品質が劣化してしまうという問題もあった。
【０００９】
そこで、スルーホールを新たに設けることなくタイミングコントローラをソースドライバＩＣに適切に接続するために、タイミングコントローラの各データ出力ポートから出力される画像データの配列順序を必要に応じて反転させることが考えられる。
【００１０】
図９は、画像表示装置における要部の詳細を示した図であり、画像データの配列順序を反転させて各データ出力ポートに供給するタイミングコントローラ１１０とソースドライバＩＣとの間の配線の様子が示されている。このタイミングコントローラ１１０では、画像データの配列順序を反転させて各データ出力ポートに供給することができる。従って、画像データの配列順序を反転させれば、タイミングコントローラ１１０をソースドライバＩＣ１０３に対向させて配置する場合であっても、スルーホールを新たに設けることなく、タイミングコントローラ１１０及びソースドライバＩＣ１０３間の対応する各ポートを表層配線により適切に接続することができる。しかし、ソースドライバＩＣにおいてデータ入力ポートがクロックポートに関して非対称に配列される場合には、画像データの配列順序を反転させても新たにスルーホールを設けなければ各ポートを適切に接続することができないという問題があった。
【００１１】
ＲＳＤＳ（Reduced Swing Differential Signaling）などの差動信号により画像データ及び動作クロックが伝送される場合、通常、ソースドライバＩＣの各データ入力ポートから取り込まれる画像データの配列はクロックポートに関して非対称となっている。この様な場合、タイミングコントローラにおいて画像データの配列順序を反転させて各データ出力ポートに供給しても、各データ出力ポートの配列がクロックポートに関して対称となっていないので、スルーホールを新たに設けなければタイミングコントローラにおけるクロックポートをソースドライバＩＣにおけるクロックポートに適切に接続することはできなかった。
【００１２】
図１０は、従来の画像表示装置における要部の詳細を示した図であり、各データ入力ポートから取り込まれる画像データの配列がクロックポートに関して非対称であるソースドライバＩＣ１２０とタイミングコントローラ１２１との間の配線の様子が示されている。ソースドライバＩＣ１２０には、各データ入力ポートがクロックポートに関して非対称に設けられている。すなわち、各画像データ（Ｄ０００Ｎ〜００３Ｐ）が入力されるデータ入力ポート系と、各画像データ（Ｄ０１０Ｎ〜０１３Ｐ及びＤ０２０Ｎ〜０２３Ｐ）が入力されるデータ入力ポート系とがクロックポート（ＣＬＫＮ及びＣＬＫＰ）を挟んで配置されている。
【００１３】
タイミングコントローラ１２１における各ポートの配列順序は、ソースドライバＩＣ１２０における各ポートの配列順序と同一であり、タイミングコントローラ１２１はソースドライバＩＣ１２０に対向させて配置されている。また、タイミングコントローラ１２１における各ポートは、新たにスルーホールを設けて下層配線によりソースドライバＩＣ１２０における各ポートと接続されている。この様な画像表示装置では、スルーホールの数を減らすために、タイミングコントローラ１２１の各データ出力ポートから出力される画像データの配列順序を反転させても、各データ出力ポートの配列がクロックポートに関して対称となっていないので、スルーホールを設けなければ対応するクロックポート間を接続することはできなかった。
【特許文献１】特開２００２−９１３６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述した通り、従来の画像表示装置では、配線を短絡させずにタイミングコントローラをソースドライバＩＣに接続する場合、スルーホールの数が増えて回路基板の面積増加や多層化が生じるという問題があった。特に、伝送路の特性インピーダンスにおける不連続箇所が増加して画像データにおける信号波形の品質が劣化するという問題があった。
【００１５】
また、ソースドライバＩＣにおいてデータ入力ポートがクロックポートに関して非対称に配列される場合、タイミングコントローラにおいて画像データの配列順序を反転させて各データ出力ポートに供給しても、新たにスルーホールを設けなければタイミングコントローラ及びソースドライバＩＣ間の対応する各ポートを適切に接続することができないという問題があった。
【００１６】
本発明は、上記事情に鑑みてなされたものであり、回路基板の面積増加及び多層化を抑制するとともに、画像データにおける信号波形の品質を向上させた画像表示装置、ドライバＩＣ用タイミングコントローラ及びソースドライバＩＣを提供することを目的としている。特に、スルーホールを新たに設けることなくソースドライバＩＣに接続することができるタイミングコントローラを提供することを目的としている。
【００１７】
また、ソースドライバＩＣにおいてデータ入力ポートがクロックポートに関して非対称に配列される場合であっても、スルーホールを新たに設けることなくタイミングコントローラ及びソースドライバＩＣ間の対応する各ポートを適切に接続することができる画像表示装置を提供することを目的としている。
【課題を解決するための手段】
【００１８】
本発明による画像表示装置は、画像データに基づいて制御信号を生成するタイミングコントローラと、上記制御信号に基づいて画像データを取り込み、ソース線に供給するドライバＩＣと、ソース線に供給された画像データにより画面表示を行う表示パネルとを備えた画像表示装置であって、上記ドライバＩＣにおける画像データの複数の入力ポートが制御信号の入力ポートに関して非対称に配列され、上記タイミングコントローラが、画像データを上記ドライバＩＣに対して出力する複数のデータ出力ポートと、上記各データ出力ポートに供給される画像データの配列順序における正逆を規定する配列情報を記憶する配列情報記憶手段と、上記配列情報に基づいて配列順序を決定し、画像データを各データ出力ポートに供給する出力ポート切替手段とを有するように構成される。
【００１９】
この様な構成によれば、配列情報に基づいて画像データの配列順序が決定され、画像データが各データ出力ポートに供給されるので、配列情報を書き換えればタイミングコントローラの各データ出力ポートから出力される画像データの配列順序における正逆を必要に応じて切り替えることができる。従って、スルーホールを新たに設けることなくタイミングコントローラをドライバＩＣに接続することができる。
【００２０】
本発明による画像表示装置は、上記構成に加え、上記タイミングコントローラが、動作クロックを制御信号として出力する２組のクロックポートを有し、上記各クロックポートが、上記データ出力ポートの配列において対称となる位置に設けられるように構成される。この様な構成によれば、各クロックポートがデータ出力ポートの配列において対称となる位置に設けられるので、新たにスルーホールを設けることなくタイミングコントローラをドライバＩＣに常に適切に接続することができる。特に、画像データ及び動作クロックがＲＳＤＳ（Reduced Swing Differential Signaling）などの差動信号により伝送される場合などのように、ドライバＩＣにおいてデータ入力ポートがクロックポートに関して非対称に配列される場合であっても、タイミングコントローラをドライバＩＣに適切に接続することができる。
【００２１】
また、本発明による画像表示装置は、画像データに基づいて動作クロックを生成するタイミングコントローラと、上記動作クロックに基づいて画像データを取り込み、ソース線に供給するドライバＩＣと、ソース線に供給された画像データにより画面表示を行う表示パネルとを備えた画像表示装置であって、上記ドライバＩＣが、上記タイミングコントローラから画像データが入力される複数のデータ入力ポートと、動作クロックが入力される２組のクロックポートと、上記各データ入力ポートを介して取り込まれる画像データの配列順序における正逆を規定する配列情報を記憶する配列情報記憶手段と、上記配列情報に基づいて配列順序を決定し、画像データを取り込む入力ポート切替手段とを有し、上記各クロックポートが、上記データ入力ポートの配列において対称となる位置に設けられるように構成される。
【００２２】
本発明によるドライバＩＣ用タイミングコントローラは、画像データに基づいて動作クロックを生成し、この動作クロックに基づいて画像データを取り込むドライバＩＣへ出力するタイミングコントローラであって、画像データを上記ドライバＩＣに対して出力する複数のデータ出力ポートと、動作クロックを出力する２組のクロックポートと、上記各データ出力ポートに供給される画像データの配列順序における正逆を規定する配列情報を記憶する配列情報記憶手段と、上記配列情報に基づいて配列順序を決定し、画像データを各データ出力ポートに供給する出力ポート切替手段とを備え、上記各クロックポートが、上記データ出力ポートの配列において対称となる位置に設けられるように構成される。
【００２３】
本発明によるソースドライバＩＣは、タイミングコントローラにより画像データに基づいて生成される動作クロックに基づいて画像データを取り込み、ソース線に供給するドライバＩＣであって、上記タイミングコントローラから画像データが入力される複数のデータ入力ポートと、動作クロックが入力される２組のクロックポートと、上記各データ入力ポートを介して取り込まれる画像データの配列順序における正逆を規定する配列情報を記憶する配列情報記憶手段と、上記配列情報に基づいて配列順序を決定し、画像データを取り込む入力ポート切替手段とを備え、上記各クロックポートが、上記データ入力ポートの配列において対称となる位置に設けられるように構成される。
【発明の効果】
【００２４】
本発明による画像表示装置、ドライバＩＣ用タイミングコントローラ及びソースドライバＩＣによれば、配列情報を書き換えればタイミングコントローラの各データ出力ポートから出力される画像データの配列順序における正逆を必要に応じて切り替えることができるので、スルーホールを新たに設けることなくタイミングコントローラをドライバＩＣに接続することができる。従って、回路基板の面積増加及び多層化を抑制するとともに、画像データにおける信号波形の品質を向上させることができる。
【００２５】
特に、各クロックポートがデータ出力ポートの配列において対称となる位置に設けられるので、ドライバＩＣにおいてデータ入力ポートがクロックポートに関して非対称に配列される場合であっても、新たにスルーホールを設けることなくタイミングコントローラ及びドライバＩＣ間の対応する各ポートを適切に接続することができる。
【発明を実施するための最良の形態】
【００２６】
実施の形態１．
図１は、本発明の実施の形態１による画像表示装置における要部詳細の一例を示したブロック図であり、配列情報に基づいて画像データを各データ出力ポート５に供給するＲＳＤＳ伝送方式のタイミングコントローラ１が示されている。本実施の形態による画像表示装置は、回路基板の面積増加や多層化を抑制し、タイミングコントローラ１からソースドライバＩＣへ伝送される画像データにおける信号波形を高品質化させた液晶ディスプレイである。
【００２７】
この画像表示装置は、画像データに基づいて動作クロックを生成するタイミングコントローラ１と、動作クロックに基づいて画像データを取り込み、各ソース線に供給するソースドライバＩＣと、各ソース線に供給された画像データにより画面表示を行う表示パネルにより構成される。
【００２８】
タイミングコントローラ１は、動作クロック生成部２、出力ポート切替部３、配列情報記憶部４、複数のデータ出力ポート５及び１組のクロックポート６からなり、画像データを各データ出力ポート５に供給するとともに、動作クロックをクロックポート６に供給する制御を行っている。なお、タイミングコントローラ１は、各ソースドライバＩＣに対してデータストローブ信号（ラッチパルスともいう）や極性判定信号、水平同期スタートパルス（ＳＴＨ）を出力するとともに、各ゲートドライバＩＣに対して垂直走査における動作クロック（ＣＬＫＶ）や垂直同期スタートパルス（ＳＴＶ）、垂直走査イネーブル信号（ＯＥ）を出力している。これらの制御信号は、画像データに基づいて生成される。
【００２９】
画像データは、例えば、デジタルカメラやパーソナルコンピュータから入力されるデジタル化されたビデオ信号である。具体的には、各色（Ｒ，Ｇ，Ｂ）に対応するデジタルデータがビットごとに伝送される。動作クロックは、画像データを取り込むタイミングを各ソースドライバＩＣに対して指示するために生成される制御信号である。
【００３０】
クロックポート６は、動作クロックを出力するための出力ポートである。動作クロック生成部２は、画像データに基づいて動作クロックを生成し、クロックポート６に対する供給を行っている。動作クロックは、クロックポート６を介して各ソースドライバＩＣに供給される。
【００３１】
データ出力ポート５は、画像データを各ソースドライバＩＣに対して出力するための出力ポートであり、画像データに対応付けて設けられる。ここでは、動作クロック及び画像データがＲＳＤＳ（Reduced Swing Differential Signaling）などの差動信号により伝送されるものとし、各データ出力ポート５がクロックポート６に関して非対称に配列されるものとする。また、動作クロック及び画像データは、Ｐ型及びＮ型からなる差動信号として伝送される。
【００３２】
配列情報記憶部４は、各データ出力ポート５に供給される画像データの配列順序における正逆を規定する配列情報を書き換え可能に記憶するＥＥＰＲＯＭ（Electrically Erasable and Programmable ROM：電気的に書き換え可能な不揮発性メモリ）などの不揮発性メモリである。出力ポート切替部３は、この配列情報に基づいて画像データの配列順序を決定し、画像データを各データ出力ポート５に供給する配列順序の切替手段である。つまり、配列情報を書き換えればタイミングコントローラ１の各データ出力ポート５から出力される画像データの配列順序における正逆を必要に応じて切り替えることができる。
【００３３】
通常、ソースドライバＩＣにおいて画像データを各ソース線に出力するための出力ピンの数と、表示パネルの画面表示において要求される解像度によって実装するソースドライバＩＣの数が定められる。このソースドライバＩＣの実装数からタイミングコントローラ１の実装位置が定められる。
【００３４】
図２は、本発明の実施の形態１による画像表示装置における要部詳細の一例を示した図であり、タイミングコントローラ１及びソースドライバＩＣ７間の配線の様子が示されている。ソースドライバＩＣ７には、画像データを取り込むための複数のデータ入力ポートと、動作クロックが入力されるクロックポートとが設けられ、各データ入力ポート及びクロックポートからは表層配線が延伸している。各データ入力ポートは、クロックポートに関して非対称に配列されている。
【００３５】
すなわち、各画像データ（Ｄ０００Ｎ〜００３Ｐ）が入力される入力ポート系と、各画像データ（Ｄ０１０Ｎ〜０１３Ｐ及びＤ０２０Ｎ〜０２３Ｐ）が入力される入力ポート系とがクロックポート（ＣＬＫＮ及びＣＬＫＰ）を挟んで配置されている。なお、ソースドライバＩＣ７間で対応する各データ入力ポート及びクロックポートは、配線が短絡しないように下層配線及びスルーホールを介して電気的に接続される。
【００３６】
タイミングコントローラ１における各出力ポートの配列順序は、ソースドライバＩＣ７における各入力ポートの配列順序と同一であり、タイミングコントローラ１はソースドライバＩＣ７に対向させて配置されている。この様な場合には、配列情報記憶部４に保持された配列情報を書き換えることによって、タイミングコントローラ１の各データ出力ポート５から出力される画像データの配列順序を反転することができる。
【００３７】
これにより、スルーホールを設けることなく、タイミングコントローラ１及びソースドライバＩＣ７間の対応する各ポートを表層配線により接続することができる。ただし、対応する各クロックポートは、表層配線により直接に接続しようとすると他の表層配線と交差してしまうので、スルーホールを介して下層配線により接続される。
【００３８】
本実施の形態によれば、配列情報に基づいて画像データの配列順序が決定され、画像データが各データ出力ポート５に供給されるので、配列情報を書き換えればタイミングコントローラ１の各データ出力ポート５から出力される画像データの配列順序における正逆を必要に応じて切り替えることができる。従って、スルーホールを新たに設けることなくタイミングコントローラ１をソースドライバＩＣ７に接続することができる。
【００３９】
なお、本実施の形態では、ＥＥＰＲＯＭなどの不揮発性メモリに保持された配列情報を書き換えることにより、データ出力ポート５に供給される画像データの配列順序が切り替えられる場合の例について説明したが、本発明はこれに限られるものではない。例えば、ピン設定によって画像データの配列順序を切り替えるようにしても良い。
【００４０】
実施の形態２．
実施の形態１では、タイミングコントローラ１の各データ出力ポート５から出力される画像データの配列順序における正逆が必要に応じて切り替えられる場合の例について説明した。これに対し、本実施の形態では、動作クロックを出力するクロックポートが２組設けられ、各クロックポートがデータ出力ポート５の配列において対称となる位置に配置される場合について説明する。
【００４１】
図３は、本発明の実施の形態２による画像表示装置における要部詳細の一例を示したブロック図である。本実施の形態によるタイミングコントローラ１０は、図１のタイミングコントローラ１（実施の形態１）と比較すれば、クロックポート６を２組備えている点で異なる。
【００４２】
各クロックポート６は、データ出力ポート５の配列において対称となる位置に設けられる。また、各クロックポート６は、それぞれＰ型及びＮ型からなる差動信号に対応する１対の出力ポートからなり、Ｐ型及びＮ型に関して対称的に配置されている。つまり、一方のクロックポート６におけるＰ型及びＮ型の配列順序は、他方のクロックポートにおけるＰ型及びＮ型の配列順序を反転させたものとなっている。動作クロックは、各クロックポート６に供給される。
【００４３】
出力ポート切替部３は、一方のクロックポート６を用いて動作クロックが出力される場合、他方のクロックポート６を用いて動作クロックを出力する場合と比べて画像データの配列順序を反転させて各データ出力ポート５に供給する制御を行っている。
【００４４】
図４は、本発明の実施の形態２による画像表示装置における要部詳細の一例を示した図であり、タイミングコントローラ１０及びソースドライバＩＣ７間の配線の様子が示されている。タイミングコントローラ１０における各出力ポートの配列順序がソースドライバＩＣ７における各入力ポートの配列順序と同一であって、タイミングコントローラ１０がソースドライバＩＣ７に対向させて配置される場合、配列情報記憶部４に保持された配列情報を書き換えることによって、タイミングコントローラ１０の各データ出力ポート５から出力される画像データの配列順序を反転することができる。
【００４５】
その際、動作クロックを出力させるクロックポート６を選んで配線することによって、スルーホールを設けることなく、タイミングコントローラ１０及びソースドライバＩＣ７間の対応する各ポートを表層配線により適切に接続することができる。なお、使用しないクロックポート６は、動作させないようにしても良い。すなわち、画像データの配列順序の切り替えに連動して動作クロックを供給するクロックポート６が択一的に選択され、他のクロックポート６には動作クロックが供給されないように構成しても良い。このようにすれば、使用しないクロックポートから不要波が放射されるのを防止することができる。
【００４６】
本実施の形態によれば、各クロックポート６がデータ出力ポート５の配列において対称となる位置に設けられるので、画像データ及び動作クロックがＲＳＤＳなどの差動信号により伝送される場合であっても、新たにスルーホールを設けることなくタイミングコントローラをドライバＩＣに常に適切に接続することができる。従って、基板上に形成されるスルーホールの数が削減されるので、回路基板の面積増加や多層化を抑制することができるとともに、画像データにおける信号波形の品質を向上させることができる。
【００４７】
、
また、タイミングコントローラ１０の実装位置に関係なく、タイミングコントローラ１０をソースドライバＩＣに常に適切に接続することができるので、実装位置に応じてタイミングコントローラを形成するのに比べて、製造コストを削減することができる。
【００４８】
、
なお、本実施の形態において用いられる各ソースドライバＩＣは、複数の入力ポート及び出力ポートを有する半導体チップであり、表示パネルが形成される基板上にそれぞれ取り付けられる。この基板上に設けられる配線を介してタイミングコントローラ１０から各入力ポートへ画像データ及び動作クロックが供給され、各出力ポートからソース線へ画像信号が供給される。本実施の形態によるタイミングコントローラ１０によれば、実装位置に応じてデータ出力ポート５に供給される画像データの配列順序を切り替えて基板上に取り付けることができるので、ソースドライバＩＣを変更することなく、タイミングコントローラ１０を当該ソースドライバＩＣに常に適切に接続することができる。従って、タイミングコントローラ１０に接続するソースドライバＩＣを他のソースドライバＩＣと共通化することができるので、製造コストを削減することができる。
【００４９】
、
なお、本実施の形態では、タイミングコントローラから各ソースドライバＩＣに対して画像データ及び動作クロックが供給される場合の例について説明したが、本発明はこれに限られるものではない。例えば、各ソースドライバＩＣに対する画像データ及び動作クロックの伝送を複数のブロック（チャネル）に区分して行うような画像表示装置にも適用することができる。また、データ伝送におけるビット数が切り替えられるような画像表示装置にも適用することができる。
【００５０】
実施の形態３．
実施の形態２では、タイミングコントローラ２０において各データ出力ポート５に供給される画像データの配列順序が必要に応じて切り替えられる場合の例について説明した。これに対し、本実施の形態では、ソースドライバＩＣにおいて各データ入力ポートを介して取り込まれる画像データの配列順序を必要に応じて切り替える場合について説明する。
【００５１】
図５は、本発明の実施の形態３による画像表示装置における要部詳細の一例を示したブロック図であり、配列情報に基づいて画像データを取り込むＲＳＤＳ伝送方式のソースドライバＩＣ２０が示されている。本実施の形態によるソースドライバＩＣ２０は、複数のデータ入力ポート２１、２組のクロックポート２２、入力ポート切替制御部２３及び配列情報記憶部２４からなり、各クロックポート２２は、データ入力ポート２１の配列に関して対称となる位置に設けられている。
【００５２】
データ入力ポート２１は、タイミングコントローラから画像データが入力される入力ポートである。入力ポート切替制御部２３は、配列情報記憶部２４に保持されている配列情報に基づいて画像データの配列順序を決定し、各データ入力ポート２１から画像データを取り込む配列順序の切り替え制御を行っている。
【００５３】
図６は、本発明の実施の形態３による画像表示装置における要部詳細の一例を示した図であり、タイミングコントローラ２６、ソースドライバＩＣ２０及び２５間の配線の様子が示されている。タイミングコントローラ２６には、複数のデータ出力ポートと、クロックポートとが設けられ、各データ出力ポート及びクロックポートからは表層配線が延伸している。
【００５４】
各データ出力ポートは、クロックポートに関して非対称に配列されている。すなわち、各画像データ（データａ〜データｃ）が出力される出力ポート系と、各画像データ（データｄ）が出力される出力ポート系とがクロックポート（ＣＬＫ）を挟んで配置されている。      
【００５５】
ソースドライバＩＣ２０における各入力ポートの配列順序は、他のソースドライバＩＣ２５における各入力ポートの配列順序、及び、タイミングコントローラ２６における各出力ポートの配列順序と同一であり、タイミングコントローラ２６はソースドライバＩＣ２０に対向させて配置されている。この様な場合には、配列情報記憶部２４に保持された配列情報を書き換えることによって、ソースドライバＩＣ２０の各データ入力ポート２１を介して取り込む画像データの配列順序を反転することができる。
【００５６】
本実施の形態によれば、配列情報を書き換えればソースドライバＩＣ２０の各データ入力ポート２１を介して取り込む画像データの配列順序における正逆を必要に応じて切り替えることができるので、スルーホールを新たに設けることなくタイミングコントローラ２６及びソースドライバＩＣ２０を接続することができる。従って、回路基板の面積増加及び多層化を抑制するとともに、画像データにおける信号波形の品質を向上させることができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態１による画像表示装置における要部詳細の一例を示したブロック図である。
【図２】本発明の実施の形態１による画像表示装置における要部詳細の一例を示した図である。
【図３】本発明の実施の形態２による画像表示装置における要部詳細の一例を示したブロック図である。
【図４】本発明の実施の形態２による画像表示装置における要部詳細の一例を示した図である。
【図５】本発明の実施の形態３による画像表示装置における要部詳細の一例を示したブロック図である。
【図６】本発明の実施の形態３による画像表示装置における要部詳細の一例を示した図である。
【図７】画像表示装置の概略構成を示した図である。
【図８】従来の画像表示装置における要部の詳細を示した図である。
【図９】画像表示装置における要部の詳細を示した図である。
【図１０】従来の画像表示装置における要部の詳細を示した図である。
【符号の説明】
【００５８】
１，１０，２６  タイミングコントローラ
２  動作クロック生成部
３  出力ポート切替部
４，２４  配列情報記憶部
５  データ出力ポート
６，２２  クロックポート
７，２０，２５  ソースドライバＩＣ
２１  データ入力ポート
２３  入力ポート切替制御部
【図１】
2005338728.tif 000003
【図２】
2005338728.tif 000004
【図３】
2005338728.tif 000005
【図４】
2005338728.tif 000006
【図５】
2005338728.tif 000007
【図６】
2005338728.tif 000008
【図７】
2005338728.tif 000009
【図８】
2005338728.tif 000010
【図９】
2005338728.tif 000011
【図１０】
2005338728.tif 000012