(57)【要約】【課題】  実装されるオペレーティングシステムを改変することなく正常且つ安定な通信を行うことができる通信制御装置及び方法を提供する。【解決手段】  マイクロコンピュータ１０は調歩同期式半二重通信によって送信すべき送信データＴＤを通信部２０へ出力するとともに、通信部２０から出力された受信データＲＤを受信する。制御信号生成部３０は送信データＴＤに含まれるスタートビット及びストップビットを検出し、この検出結果に応じて通信部２０に設けられるドライバ２２及びレシーバ２４のイネーブル／ディスエーブルを制御する。【選択図】  図１
2005286521.tif 000002
【特許請求の範囲】
【請求項１】
半二重通信の制御を行う通信制御装置であって、
送信データ及び受信データの入出力を制御するデータ制御部と、
前記データ制御部から出力される送信データの送信を行う送信部と、送信されてきたデータを受信して前記受信データとして前記データ制御部に出力する受信部とを有する通信部と、
前記データ制御部から出力される送信データに基づいて、前記通信部に設けられる送信部及び受信部を制御する制御部と
を備えることを特徴とする通信制御装置。
【請求項２】
前記データ制御部は、前記送信データとして、データ単位毎にデータ単位の開始を示す開始情報及びデータ単位の終了を示す終了情報が付されたデータを出力することを特徴とする請求項１記載の通信制御装置。
【請求項３】
前記制御部は、前記開始情報を検出した場合に前記送信部をイネーブルにするとともに前記受信部をディスエーブルとし、前記終了情報を検出してから所定時間が経過した場合に前記送信部をディスエーブルにするとともに前記受信部をイネーブルとする制御を行うことを特徴とする請求項２記載の通信制御装置。
【請求項４】
前記制御部は、前記開始情報及び前記終了情報を複数の異なる時間位置に亘って検出することを特徴とする請求項３記載の通信制御装置。
【請求項５】
半二重通信の制御を行う通信制御方法であって、
送信データのデータ単位毎に設けられたデータ単位の開始を示す開始情報及びデータ単位の終了を示す終了情報を検出する検出ステップと、
前記検出ステップの検出結果に応じて前記送信データの送受信を行う通信部を制御する制御ステップと
を含むことを特徴とする通信制御方法。
【請求項６】
前記制御ステップは、前記開始情報が検出されると前記通信部に対して前記送信データの送信を可能にするとともに送信されてきたデータの受信を不可能とする第１制御を行い、前記終了情報が検出されると前記通信部に対して前記送信データの送信を不可能にするとともに送信されてきたデータの受信を可能とする第２制御を行うことを特徴とする請求項５記載の通信制御方法。
【請求項７】
前記制御ステップは、前記終了情報が検出されてから所定時間が経過した時に前記第２制御を行うことを特徴とする請求項６記載の通信制御方法。
【請求項８】
前記検出ステップは、前記開始情報及び前記終了情報を複数の異なる時間位置に亘って検出することを特徴とする請求項５から請求項７の何れか一項に記載の通信制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータ等の端末装置間で行われる半二重通信を制御する通信制御装置及び方法に関する。
【背景技術】
【０００２】
周知の通り、半二重通信はデータ通信を行う２台の端末装置のうち一時に一方の端末装置からのみのデータ送信を可能とし、送信側の端末装置と受信側の端末装置とを切り替えることにより相互にデータ通信を行う通信方式である。また、調歩同期式通信は、送信側の端末装置のタイミングのみに従ってデータを送信する通信方式であって、伝送に先立ってデータ単位毎にスタートビットとストップビットとをそれぞれ付加する通信方式である。
【０００３】
一般的に従来の端末装置は、通信線に接続された通信部と、制御ポートから出力する制御信号により通信部を制御してデータ通信を行うマイクロコンピュータとを備えている。通信部は、マイクロコンピュータから出力されるシリアルデータを通信線に送出するドライバと、通信線を介して送信されてきたデータ（シリアルデータ）を受信してマイクロコンピュータに出力するレシーバとを備えている。この通信部は、所謂ＵＡＲＴ（Universal Asynchronous Receiver and Transmitter）である。
【０００４】
データの送出を行わない場合には、マイクロコンピュータは通信部に出力する制御信号によりドライバをディスエーブルにするとともに、レシーバをイネーブルにしている。一方、通信線にデータを送出する場合には、マイクロコンピュータは通信部に対して制御信号を出力してドライバをイネーブルにするとともに、レシーバをディスエーブルにする。通信線に接続された２台の端末装置に設けられたマイクロコンピュータが上記の制御をそれぞれ行うことにより、２台の端末装置の間で調歩同期式半二重通信が行われる。尚、調歩同期式半二重通信を制御する従来の通信制御装置については、例えば以下の特許文献１を参照されたい。
【特許文献１】特開平０５−２１６７９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、近年においては、端末装置の高機能化を図るために端末装置にオペレーティングシステム（ＯＳ）を実装する機会が増大している。上述した通り、従来はマイクロコンピュータに設けられた制御ポートからハードウェア制御により制御信号を出力して通信部を制御していた。しかしながら、オペレーティングシステムを介してソフトウェア制御により通信部を制御すると、制御が間に合わずに正常に通信を行うことができないという問題が生じてきた。
【０００６】
例えば、３８４００ｂｐｓ（bit per second）程度の通信速度でデータ通信を行う場合には、１００μｓｅｃ以下の応答特性が必要になるが、プリエンプティブマルチタスクを実現する一般に知られたあるオペレーティングシステムでは、１０ｍｓｅｃ以下の応答特性を得ることは不可能である。このため、正常な通信を確保するためにはオペレーティングシステムの改変が必要になり、且つ改変した部分によって正常な制御が行われるか否かを検証する必要があるため、開発に長時間及び高コストを要するという問題があった。
【０００７】
本発明は上記事情に鑑みてなされたものであり、実装されるオペレーティングシステムを改変することなく正常且つ安定な通信を行うことができる通信制御装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の通信制御装置は、半二重通信の制御を行う通信制御装置であって、送信データ（ＴＤ）及び受信データ（ＲＤ）の入出力を制御するデータ制御部（１０）と、前記データ制御部から出力される送信データの送信を行う送信部（２２）と、送信されてきたデータを受信して前記受信データとして前記データ制御部に出力する受信部（２４）とを有する通信部（２０）と、前記データ制御部から出力される送信データに基づいて、前記通信部に設けられる送信部及び受信部を制御する制御部（３０）とを備えることを特徴としている。
この発明によると、データ制御部から出力される送信データに基づいて、データの送受信を行う通信部が制御部により制御される。
また、本発明の通信制御装置は、前記データ制御部が、前記送信データとして、データ単位（Ｄ）毎にデータ単位の開始を示す開始情報（ＳＴ）及びデータ単位の終了を示す終了情報（ＳＰ）が付されたデータを出力することを特徴としている。
また、本発明の通信制御装置は、前記制御部が、前記開始情報を検出した場合に前記送信部をイネーブルにするとともに前記受信部をディスエーブルとし、前記終了情報を検出してから所定時間が経過した場合に前記送信部をディスエーブルにするとともに前記受信部をイネーブルとする制御を行うことを特徴としている。
更に、本発明の通信制御装置は、前記制御部が、前記開始情報及び前記終了情報を複数の異なる時間位置に亘って検出することを特徴としている。
上記課題を解決するために、本発明の通信制御方法は、半二重通信の制御を行う通信制御方法であって、送信データ（ＴＤ）のデータ単位毎に設けられたデータ単位の開始を示す開始情報及びデータ単位の終了を示す終了情報を検出する検出ステップ（Ｓ１５〜Ｓ１８）と、前記検出ステップの検出結果に応じて前記送信データの送受信を行う通信部（２０）を制御する制御ステップ（Ｓ１２、Ｓ２２）とを含むことを特徴としている。
この発明によれば、送信データのデータ単位毎に設けられる開始情報と終了情報とが検出され、この検出結果に応じて通信部が制御される。
また、本発明の通信制御方法は、前記制御ステップが、前記開始情報が検出されると前記通信部に対して前記送信データの送信を可能にするとともに送信されてきたデータの受信を不可能とする第１制御を行い、前記終了情報が検出されると前記通信部に対して前記送信データの送信を不可能にするとともに送信されてきたデータの受信を可能とする第２制御を行うことを特徴としている。
また、本発明の通信制御方法は、前記制御ステップが、前記終了情報が検出されてから所定時間が経過した時に前記第２制御を行うことを特徴としている。
更に、本発明の通信制御方法は、前記検出ステップが、前記開始情報及び前記終了情報を複数の異なる時間位置に亘って検出することを特徴としている。
【発明の効果】
【０００９】
本発明によれば、データ制御部から出力される送信データに基づいて、データの送受信を行う通信部が制御部により制御されるため、実装されるオペレーティングシステムを改変することなく正常且つ安定な通信を行うことができる。
また、送信データのデータ単位毎に設けられる開始情報及び終了情報は、複数の時間位置に亘って検出されるため、これらの情報にノイズが重畳されていても、ほぼ確実にこれらの情報を検出することができる。これによっても、安定な通信を行うことができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の一実施形態による通信制御装置及び方法について詳細に説明する。図１は、本発明の一実施形態による通信制御装置の概略構成を示すブロック図である。図１に示す通り、本実施形態の通信制御装置は、マイクロコンピュータ（マイコン）１０、通信部２０、及び制御信号生成部３０を含んで構成される。尚、図１に示す通信制御装置は、デスクトップ型コンピュータ等の固定設置される端末装置、又はノート型コンピュータ若しくはＰＤＡ（Personal Data Assistance）等の携帯性を有する端末装置に設けられる。
【００１１】
マイクロコンピュータ１０は、ＣＰＵ（中央処理装置）並びにＲＡＭ（Random Access Memory）及びＲＯＭ（Read Only Memory）等の内部記憶装置を備えている。尚、マイクロコンピュータ１０に付随してハードディスク等の外部記憶装置を設けた構成であっても良い。マイクロコンピュータ１０に設けられる内部記憶装置又はマイクロコンピュータ１０に付随して設けられる外部記憶装置にはプリエンプティブマルチタスクを実現する一般に知られたあるオペレーティングシステムのプログラムが記憶されており、マイクロコンピュータ１０がこのプログラムを読み出して実行することにより、そのオペレーティングシステムが端末装置で実現される。また、マイクロコンピュータ１０に設けられる内部記憶装置等にはこのオペレーティングシステム上で実行されるアプリケーションプログラムも記憶されている。
【００１２】
また、マイクロコンピュータ１０は、アプリケーションプログラムに従って送信データＴＤを出力ポートから通信部２０に出力するととともに、通信部２０から出力される受信データＲＤを入力ポートから入力する。マイクロコンピュータ１０の出力ポートから出力される送信データＴＤ及びマイクロコンピュータ１０の入力ポートに入力される受信データＲＤは、シリアルデータであって、データ単位（例えば、８ビット）毎にスタートビット及びストップビットが付されたデータである。また、マイクロコンピュータ１０で実現されるオペレーティングシステムは、半二重通信によりデータの送受信を行う。つまり、マイクロコンピュータ１０は、調歩同期式半二重通信を行う。
【００１３】
通信部２０は、マイクロコンピュータ１０と通信線ＣＬとに接続されており、マイクロコンピュータ１０の出力ポート及び通信線ＣＬに接続されたドライバ２２と、マイクロコンピュータ１０の入力ポート及び通信線ＣＬに接続されたレシーバ２４とを備える。ドライバ２２は、マイクロコンピュータ１０から出力された送信データＴＤを通信線ＣＬに出力するものであり、レシーバ２４は通信線ＣＬを介して送信されてきたデータを受信し、受信データＲＤとしてマイクロコンピュータ１０に出力するものである。
【００１４】
また、ドライバ２２及びレシーバ２４には、制御信号生成部３０からの制御信号ＣＳが入力されている。尚、レシーバ２４の制御信号ＣＳの入力端は反転入力端になっているため、レシーバ２４には制御信号ＣＳのレベルを反転した信号が入力される。制御信号ＣＳのレベルが‘１’（ハイレベル）である場合にはドライバ２２はイネーブルに、レシーバ２４はハイ・インピーダンス（ディスエーブル）になる。逆に、レベルが‘０’（ローレベル）である場合にはドライバ２２がハイ・インピーダンス（ディスエーブル）になり、レシーバ２４がイネーブルになる。これにより、ドライバ２２から通信線ＣＬに出力された送信データＴＤがレシーバ２４で受信されることはなく、またドライバ２２から通信線ＣＬに出力されない時、通信線ＣＬを介して送信されてきたデータがレシーバ２４で受信される。
【００１５】
制御信号生成部３０は、マイクロコンピュータ１０の出力ポートから出力される送信データＴＤに基づいて制御信号ＣＳを生成して通信部２０を制御する。半二重通信を行う場合には、送信データが無い場合にはドライバ２０をディスエーブルにしてレシーバ２４をイネーブルにしておき、送信すべき送信データがある場合にのみドライバ２０をイネーブルにしてレシーバ２４をディスエーブルにすればよい。このため、制御信号生成部３０は、マイクロコンピュータ１０の出力ポートから送信データＴＤの送信が開始されたか否か、及び送信データＴＤの送信が終了したか否かを検出し、この検出結果に基づいてドライバ２２及びレシーバ２４の制御を行う。
【００１６】
前述した通り、マイクロコンピュータ１０は調歩同期式半二重通信による通信を行う。このため、マイクロコンピュータ１０の出力ポートから出力される送信データＴＤには必ずデータ単位（例えば、８ビット）毎にスタートビット及びストップビットが付される。制御信号生成部３０は、このスタートビット及びストップビットの有無を検出することによってマイクロコンピュータ１０からの送信データＴＤの送信開始及び送信終了を検出している。
【００１７】
次に、上記構成の通信制御装置の動作、即ち本発明の一実施形態による通信制御方法について説明する。図２は本発明の一実施形態による通信制御方法を示すフローチャートであり、図３は送信データＴＤ及び制御信号ＣＳの一例を示す図である。図２に示すフローチャートは、例えば通信制御装置の電源が投入されると開始される。尚、通信機能を有する特定のアプリケーションが起動されたときに図２に示すフローチャートが開始されるようにしても良い。
【００１８】
処理が開始されると、制御信号生成部３０は、マイクロコンピュータ１０の出力ポートから出力される送信データＴＤのレベルが‘０’であるか否かを判断する（ステップＳ１０）。送信データＴＤは、図３に示す通り、レベルが‘０’に設定されたスタートビットＳＴと、ビットＤ０〜Ｄ７からなる８ビットのデータ部Ｄと、レベルが‘１’に設定されたストップビットＳＰとからなる。各々のビットが出力される周期は、２６μｓｅｃであり、１０ビット分のデータがマイクロコンピュータ１０の出力ポートから出力されるのに要する時間は２６０μｓｅｃである。ステップＳ１０の処理では、スタートビットＳＴの立ち下がりのエッジを探している。尚、初期状態においては、送信データＴＤのレベルは‘１’に設定されており、制御信号ＣＳのレベルは‘０’に設定されている。
【００１９】
ステップＳ１０の判断結果が「ＮＯ」の場合には、制御信号生成部３０は０．５μｓｅｃが経過するまで待ち処理を行い（ステップＳ１１）、ステップＳ１０に戻る。一方、ステップＳ１０の判断結果が「ＹＥＳ」の場合には、レベルが‘１’である制御信号ＣＳを生成し、通信部２０に出力する（ステップＳ１２）。これにより、通信部２０のドライバ２２がイネーブルになり、レシーバがディスエーブル（ハイ・インピーダンス）になる。この処理は図３中のＡ点（ＴＩＭＥ＝０）において行われる処理である。尚、図３においては、スタートビットＳＴの立ち下がり時点をＴＩＭＥ＝０にしている。
【００２０】
以上の処理が終了すると、制御信号生成部３０は、０．５μｓｅｃが経過するまで待ち処理を行い（ステップＳ１３）、その後マイクロコンピュータ１０の出力ポートから出力される送信データＴＤのレベルが‘０’であるか否かを判断する（ステップＳ１４）。この処理は図３中のＢ点（ＴＩＭＥ＝０．５μｓｅｃ）において行われる処理である。この判断結果が「ＹＥＳ」の場合は、１９μｓｅｃが経過するまでに図３中のＣ〜Ｅ点における送信データＴＤのレベルを検出する。
【００２１】
スタートビットＳＴの立ち下がり時点を基準として、図３中のＣ点はＴＩＭＥ＝６．５μｓｅｃに設定されており、Ｄ点はＴＩＭＥ＝１３μｓｅｃに設定されており、Ｅ点はＴＩＭＥ＝１９．５μｓｅｃに設定されいる。つまり、スタートビットＳＴの立ち下がりが検出されてから６．５μｓｅｃ間隔で３回送信データＴＤのレベルが検出される（ステップＳ１５）。レベル検出が終了すると、Ｃ〜Ｅ点の３点のうちの２点以上で送信データＴＤのレベルが‘０’であるか否かが判断される（ステップＳ１６）。
【００２２】
このように、ステップＳ１５，Ｓ１６の処理においてスタートビットＳＴ内の複数点におけるレベル検出を行うのは、スタートビットＳＴにノイズが重畳されている場合であってもスタートビットの判別を確実ならしめるためである。ステップＳ１６における判断結果が「ＹＥＳ」の場合、つまり現在のビットがスタートビットＳＴであると判断した場合には、制御信号生成部３０は２３４μｓｅｃが経過するまで、即ちビットＤ０〜Ｄ７からなる８ビットのデータ部Ｄが送信されるまで待ち処理を行う。この待ち処理を終えると、制御信号生成部３０は図３中のＦ〜Ｈ点における送信データＴＤのレベルを検出する。
【００２３】
スタートビットＳＴの立ち下がり時点を基準として、図３中のＦ点はＴＩＭＥ＝２４０．５μｓｅｃに設定されており、Ｇ点はＴＩＭＥ＝２４７μｓｅｃに設定されており、Ｈ点はＴＩＭＥ＝２５３．５μｓｅｃに設定されいる。つまり、マイクロコンピュータ１０の出力ポートからデータ部Ｄが出力された後に６．５μｓｅｃ間隔で３回送信データＴＤのレベルが検出される（ステップＳ１７）。つまり、図３から分かる通り、この処理はストップビットＳＰのレベルを３回に亘って検出している。この処理においてストップビットＳＰ内の複数点におけるレベル検出を行うのは、スタートビットＳＴと同様にノイズが重畳されている場合であってもストップビットの判別を確実ならしめるためである。
【００２４】
レベルの検出が終了すると、制御信号生成部３０は、Ｆ〜Ｈ点の３点のうちの２点以上で送信データＴＤのレベルが‘１’であるか否かを判断する（ステップＳ１８）。この判断結果が「ＹＥＳ」の場合、つまり現在のビットがストップビットＳＰであると判断した場合には、制御信号生成部３０は０．５μｓｅｃが経過するまで待ち処理を行い（ステップＳ１９）、送信データＴＤのレベルが‘０’であるか否かを判断する（ステップＳ２０）。
【００２５】
ステップＳ２０の判断結果が「ＮＯ」の場合、即ち送信データＴＤのレベルが‘１’である場合には、スタートビットＳＴの立ち下がり時点を基準として３１２μｓｅｃ経過したか否か、即ちＴＩＭＥ＝３１２μｓｅｃであるか否かを判断する（ステップＳ２１）。この判断結果が「ＮＯ」である場合には、ステップＳ１９に戻り、再度０．５μｓｅｃが経過するまで待ち処理を行う。ステップＳ２０の判断結果が「ＮＯ」のままである場合には、ステップＳ１９，Ｓ２０，Ｓ２１の処理が繰り返される。
【００２６】
そして、これらの処理を繰り返し行ってステップＳ２１の判断結果が「ＹＥＳ」となると、制御信号生成部３０はレベルが‘０’である制御信号ＣＳを生成し、通信部２０に出力する（ステップＳ２２）。この処理により、通信部２０のドライバ２２がディスエーブル（ハイ・インピーダンス）になり、レシーバ２４がイネーブルになる。この処理は図３中のＪ点（ＴＩＭＥ＝３１２μｓｅｃ）において行われる処理である。以上の処理が終了すると、制御信号生成部２０はステップＳ１０の処理に戻る。
【００２７】
以上説明した処理は、送信データＴＤに含まれるスタートビットＳＴ、データ部Ｄ、及びストップビットＳＰの送信が正常に行われ、ストップビットＳＰが送信されてから５２μｓｅｃの間アイドル状態とし、その後でドライバ２２をディスエーブル、レシーバ２４をイネーブルにする処理である。
【００２８】
一方、ステップＳ１４における判断結果が「ＮＯ」の場合には、制御信号生成部３０はレベルが‘０’である制御信号ＣＳを生成して通信部２０に出力し（ステップＳ２２）、通信部２０のドライバ２２をディスエーブル（ハイ・インピーダンス）、レシーバ２４をイネーブルとする。送信データＳＴのレベルが‘０’になってから０．５μｓｅｃ後にレベルが‘１’になるのは規格上あり得ないため、ステップＳ１０における判断がノイズ等による誤判断であるとして、制御信号生成部３０は制御信号ＣＳのレベルを初期状態の‘０’にする処理を行っている。ステップＳ２２の処理が終了すると、制御信号生成部２０はステップＳ１０の処理に戻る。
【００２９】
また、ステップＳ１６における判断結果、又はステップＳ１８における判断結果が「ＮＯ」の場合には、制御信号生成部３０はレベルが‘０’である制御信号ＣＳを生成して通信部２０に出力し（ステップＳ２２）、通信部２０のドライバ２２をディスエーブル（ハイ・インピーダンス）、レシーバ２４をイネーブルとする。ステップＳ１６における判断結果が「ＮＯ」となる場合には、ステップＳ１５でレベル検出を行ったビットがスタートビットＳＴではない可能性が高く、ステップＳ１８における判断結果が「ＮＯ」となる場合には、ステップＳ１７でレベル検出を行ったビットがストップビットＳＰではない可能性が高いため、制御信号生成部３０は制御信号ＣＳのレベルを初期状態の‘０’にする処理を行っている。ステップＳ２２の処理が終了すると、制御信号生成部２０はステップＳ１０の処理に戻る。
【００３０】
一方、ステップＳ２０の判断結果が「ＹＥＳ」となった場合には、スタートビットＳＴの立ち下がり時点からの経過時間を示すＴＩＭＥの値を０μｓｅｃにリセットした後で、０．５μｓｅｃが経過するまで待ち処理を行い（ステップＳ２３）、その後でステップＳ１５の処理に戻る。この処理は、図３に示すストップビットＳＰの送信を終えてアイドル状態となっている最中に送信データＳＴのレベルが‘０’になったときの処理である。アイドル状態中に送信データＳＴのレベルが‘０’になった場合には、次に送信すべき送信データＳＴがマイクロコンピュータ１０から出力されたものと判断し、制御信号ＣＳのレベルを‘１’にしたまま送信データＴＤのレベル検出を行い（ステップＳ１５）、スタートビットＳＴであるか否かの判別を行う（ステップＳ１６）。
【００３１】
以上説明した通り、本実施形態においては、送信データＴＤのレベルを検出してスタートビットＳＴであるか否かを判断し、スタートビットＳＴであると判断したときにドライバ２２をイネーブルにし、レシーバ２４をディスエーブルにする制御を行っている。また、送信データＴＤのレベルを検出してストップビットＳＰであるか否かを判断し、ストップビットＳＰであると判断したときにドライバ２２をディスエーブルにし、レシーバ２４をイネーブルにする制御を行っている。
【００３２】
このように、本実施形態ではマイクロコンピュータ１０が制御信号により直接通信部２０に設けられるドライバ２２及びレシーバ２４を制御している訳ではなく、マイクロコンピュータ１０からの送信データＴＤの送信開始の有無及び送信終了の有無に応じて、送信データＴＤに同期してドライバ２２及びレシーバ２４が確実に制御される。このため、通信速度に応じたオペレーティングの応答速度が得られない場合であっても、オペレーティングシステムを改変することなく正常且つ安定な通信を行うことができる。また、従来の通信制御装置において制御信号を出力するために用いられていた制御ポートを他の目的に使用することも可能になり、又は通信を行うために用いられる専用の制御ポートを無くすこともできる。
【００３３】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では通信線ＣＬを介して通信を行う場合を例に挙げて説明したが、本発明は無線通信又は赤外線通信による場合にも適用可能である。無線通信による場合には通信部２０が通信線ＣＬに代えてアンテナに接続された構成になり、赤外線通信による場合には通信部２０が通信線ＣＬに代えて発光・受光部に接続された構成になる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態による通信制御装置の概略構成を示すブロック図である。
【図２】本発明の一実施形態による通信制御方法を示すフローチャートである。
【図３】送信データＴＤ及び制御信号ＣＳの一例を示す図である。
【符号の説明】
【００３５】
１０    マイクロコンピュータ（データ制御部）
２０    通信部
２２    ドライバ（送信部）
２４    レシーバ（受信部）
３０    制御信号生成部（制御部）
Ｄ      データ部（データ単位）
ＲＤ    受信データ
ＳＰ    ストップビット（終了情報）
ＳＴ    スタートビット（開始情報）
ＴＤ    送信データ
【図１】
2005286521.tif 000003
【図２】
2005286521.tif 000004
【図３】
2005286521.tif 000005