(57)【要約】【課題】ゲート電極の上部側面におけるシリサイド膜の異常成長を抑制すること【解決手段】半導体基板10上にゲート絶縁膜11を介してシリコンを含むゲート電極12を形成する。ゲート電極12の側面にシリコン酸化膜からなるオフセットスペーサ13を形成する。オフセットスペーサ13及びゲート電極12をマスクに低濃度不純物層14を形成する。オフセットスペーサ13の上面を後退させる。ゲート電極12の側面及びオフセットスペーサ13の側面にサイドウォールスペーサ16を形成する。サイドウォールスペーサ16、オフセットスペーサ13、及びゲート電極12をマスクに半導体基板10の表面に、高濃度不純物層18を形成する。シリコン酸化物を選択除去し、サイドウォールスペーサ16を除去しない溶液を半導体基板10上に供給する。半導体基板10上に金属層19を堆積させる。ゲート電極12と金属層19を反応させて、シリサイド膜20を形成する。【選択図】      図１
2005244009.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
この半導体基板上にゲート絶縁膜を介して形成されたシリコンを含むゲート電極と、
このゲート電極の側面に形成され、上面が前記ゲート電極の上面より低い、絶縁性の一対のオフセットスペーサと、
前記ゲート電極の上部側面及び前記オフセットスペーサの側面に形成された、前記オフセットスペーサと材質が異なる絶縁性のサイドウォールスペーサと、
前記ゲート電極を挟むように前記半導体基板に形成された低濃度不純物拡散層と、
前記ゲート電極及び一対のサイドウォールスペーサを挟むように、前記低濃度不純物拡散層より深い位置の前記半導体基板に形成された高濃度不純物拡散層と、
前記ゲート電極上に形成されたシリサイド膜とを具備してなることを特徴とする半導体装置。
【請求項２】
前記サイドウォールスペーサは、前記低濃度不純物拡散層上に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板上にゲート絶縁膜を介してシリコンを含むゲート電極を形成する工程と、
前記ゲート電極の側面にシリコン酸化膜からなるオフセットスペーサを形成する工程と、
前記オフセットスペーサ及びゲート電極をマスクに前記半導体基板の表面に低濃度不純物拡散層を形成する工程と、
前記オフセットスペーサの上面を後退させる工程と、
前記ゲート電極の側面及び前記オフセットスペーサの側面にサイドウォールスペーサを形成する工程と、
前記サイドウォールスペーサ、オフセットスペーサ、及びゲート電極をマスクに前記半導体基板の表面に、低濃度不純物層より不純物濃度が高い高濃度不純物層を形成する工程と、
シリコン酸化物を除去し、前記サイドウォールスペーサを除去しない溶液を前記半導体基板上に供給する工程と、
前記半導体基板上に金属層を堆積させる工程と、
前記ゲート電極と前記金属層を反応させて、シリサイド膜を形成する工程を具備することを特徴とした半導体装置の製造方法。
【請求項４】
低濃度不純物拡散層の形成後、半導体基板上に第２のシリコン酸化膜を堆積させ、
異方性エッチングにより、前記オフセットスペーサ上面の後退処理を行うと共に、前記低濃度不純物拡散層及びゲート電極上の第２のシリコン酸化膜を除去することを特徴とする請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＩＳＦＥＴのゲート電極の側面にオフセットスペーサを設けた半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の微細化に伴い、ＭＯＳＦＥＴでは、単に耐圧だけでなくショートチャネル効果やデバイス性能、集積密度、更には製造プロセスの煩雑さまで考慮に入れて設計する必要がある。この微細化の進んだ半導体装置におけるＭＯＳ（ＭＩＳ）型トランジスタを実現するために用いられている構造の一つがエクステンション構造である。また、ロジック回路に使用されるＭＯＳ（ＭＩＳ）型トランジスタには更に高速動作が要求される。この高速動作を実現するために、ゲート電極上、ソース及びドレイン領域上に低抵抗材料であるシリサイド膜を形成することも重要な技術となっている。
【０００３】
エクステンション構造において、更にショートチャネル効果を抑制するため、ゲート電極の側壁にオフセットスペーサを形成した後に、浅い低濃度不純物拡散層を形成する技術がある（特許文献１参照）。
【０００４】
特許文献１の図７を参照して、従来技術の問題点を説明する。図７（ｅ）に示すシリサイド膜１１０の形成工程において、金属膜の堆積前に、自然酸化膜等を除去してゲート電極１１３ａ及び高濃度ソース・ドレイン領域１０７を完全に露出させるためのウェットエッチングが必要となる。このウェットエッチングにより、シリコン酸化膜からなるオフセットスペーサ１１４ａとサイドウォール１０９の一部が後退する。そのため、ゲート電極１１３ａの上部側面が露出した状態でシリサイド膜１１０が形成される。このため、ゲート電極１１３ａの側壁部は金属が過剰に供給されシリサイド膜１１０の異常成長を引起し、ゲート幅の細線部での低抵抗化を加速させる要因となる。
【０００５】
オフセットスペーサにシリコン酸化膜以外の材料を用いるとホットキャリアが発生し、しきい値電圧が上昇する。よって、オフセットスペーサにシリコン酸化膜以外の材料を用いることは好ましくない。
【０００６】
このように、ウェットエッチング時にオフセットスペーサ及びオフセットスペーサが後退して、ゲート電極の上部側面が露出するため、シリサイド膜の異常成長が生じるという問題点があった。
【特許文献１】特開２００２−２８９８４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ゲート電極の上部側面におけるシリサイド膜の異常成長を抑制しえる半導体装置及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一例に係わる半導体装置は、半導体基板と、この半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極の側面に形成され、上面が前記ゲート電極の上面より低い、絶縁性の一対のオフセットスペーサと、前記ゲート電極の上部側面及び前記オフセットスペーサの側面に形成された、前記オフセットスペーサと材質が異なる絶縁性のサイドウォールスペーサと、前記ゲート電極を挟むように前記半導体基板に形成された低濃度不純物拡散層と、前記ゲート電極及び一対のサイドウォールスペーサを挟むように、前記低濃度不純物拡散層より深い位置の前記半導体基板に形成され高濃度不純物拡散層と、前記高濃度不純物拡散層及びゲート電極上に形成された金属シリサイド膜とを具備してなることを特徴とする。
【０００９】
本発明の一例に係わる半導体装置の製造方法は、半導体基板上にゲート絶縁膜を介してシリコンを含むゲート電極を形成する工程と、前記ゲート電極の側面にシリコン酸化膜からなるオフセットスペーサを形成する工程と、前記オフセットスペーサ及びゲート電極をマスクに前記半導体基板の表面に低濃度不純物層を形成する工程と、前記オフセットスペーサの上面を後退させる工程と、前記ゲート電極の側面及び前記オフセットスペーサの側面にサイドウォールスペーサを形成する工程と、前記サイドウォールスペーサ、オフセットスペーサ、及びゲート電極をマスクに前記半導体基板の表面に、低濃度不純物層より不純物濃度が高い高濃度不純物層を形成する工程と、シリコン酸化物を除去し、前記サイドウォールスペーサを除去しない溶液を前記半導体基板上に供給する工程と、前記シリコン基板上に金属層を堆積させる工程と、前記ゲート電極表面と前記金属層を反応させて、低抵抗材料層を形成する工程を具備することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、ゲート電極の上部側面におけるシリサイド膜の異常成長を抑制しえる半導体装置及び半導体装置の製造方法が提供される。
【発明を実施するための最良の形態】
【００１１】
本発明の実施の形態を以下に図面を参照して説明する。  
本実施例では、ゲート電極上とソース・ドレイン領域に低抵抗材料である金属シリサイド膜を形成する技術において、ソース・ドレイン領域は勿論、特に細線のゲート電極上に均一な金属シリサイド膜を形成することを目的とする。図面を用いて説明する。
【００１２】
図１（ａ）に示すように、シリコン基板１０上に、ゲート絶縁膜１１及びポリシリコンからなるゲート電極材１２を堆積した後、ゲート電極１２及びゲート絶縁膜１１をパターニングする。図１（ｂ）に示すように、全面に１０ｎｍ程度のシリコン酸化膜を堆積した後に異方性エッチングを行うことによりゲート電極１２の側壁にオフセットスペーサ１３を形成する。図１（ｃ）に示すように、ゲート電極１２及びオフセットスペーサ１３を形成後にこれらをマスクに不純物を導入し、シリコン基板内においてゲート電極１２に隣接する浅い低濃度不純物拡散層１４を形成する。ここまでは従来と同じである。
【００１３】
次に、図１（ｄ）に示すように、シリコン酸化膜１５を堆積する。図１（ｅ）に示すように、シリコン酸化物が選択エッチングされる条件で異方性エッチングを行い、ゲート電極１２及び低濃度不純物拡散層１４上のシリコン酸化膜１５を除去する。この異方性エッチングにより、オフセットスペーサ１３及びシリコン酸化膜１５の上面をゲート電極１２の上面より後退させ、段差を形成する。
【００１４】
図１（ｆ）に示すように、シリコン窒化膜１６、シリコン酸化膜１７を順次堆積する。図１（ｇ）に示すように、異方性エッチングを行い、ゲート電極１２及び低濃度不純物拡散層１４上のシリコン酸化膜１７及びシリコン窒化膜１６を除去する。ここで、シリコン窒化膜（サイドウォールスペーサ）１６の断面形状は、Ｌ字を二つ繋げた形状である。
【００１５】
図１（ｈ）に示すように、ゲート電極１２及びシリコン酸化膜１７をマスクに不純物をシリコン基板１０に導入し、シリコン基板内においてゲート電極１２の端部から離隔した深い高濃度不純物拡散層１８を形成する。
【００１６】
次に、図１（ｉ）に示すように、弗酸を用いたウェットエッチングにより、ゲート電極１２及び高濃度不純物拡散層１８表面の自然酸化膜を除去する。ウェットエッチング時シリコン酸化膜１７が除去される。ウェットエッチング時、オフセットスペーサ１３及びシリコン酸化膜１５はシリコン窒化膜１６で覆われているので、エッチングされることがない。
【００１７】
図１（ｊ）に示すように、シリコン基板１０上に全面にニッケル等の金属膜１９を堆積する。図１（ｋ）に示すように、ゲート電極１２及び高濃度不純物拡散層１８の露出している表面部を金属と反応が起こる温度までアニ−ルすることで金属シリサイド膜２０を自己整合的に形成する。そして、未反応の金属膜を選択除去する。
【００１８】
その結果、本実施形態では、ゲート電極１２の側面上部はシリコン窒化膜で覆われているため、ウェットエッチングによるシリコン酸化膜の後退が発生せず、金属の過剰な供給が起きないため、均一な金属シリサイド膜を形成することが可能となる。
【００１９】
なお、本発明は、上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係わる半導体装置の製造工程を示す断面図。
【符号の説明】
【００２１】
１０…シリコン基板，１１…ゲート絶縁膜，１２…ゲート電極，１３…オフセットスペーサ，１４…低濃度不純物拡散層，１５…シリコン酸化膜，１６…シリコン窒化膜，１７…シリコン酸化膜，１８…高濃度不純物拡散層，１９…金属シリサイド膜，２０…金属シリサイド膜
【図１】
2005244009.tif 000003