(57)【要約】【課題】  ディジタルデータを無線伝送する従来の通信システムでは、その伝送レートは既知の値として各種の操作を行っている。従って、あらかじめ定めた、限られた数種の情報レートにしか対応できない。また、その変調方式をマニュアル操作により設定する上で、人が回線状況などを正しく把握して操作しなければならないという問題があった。【解決手段】  入力データレートからデータ部分に該当するＡＳＩデータを抽出するデータレート抽出手段と、抽出したＡＳＩデータに同期したバイトクロックを生成するクロック再生手段７Ｄと、生成されたバイトクロックをシンボルクロックと同期させる手段と、符号化処理部１０で任意の情報レートに対しシンボルクロックと調整し、送信帯域幅を一定に保つための擬似データ挿入手段７とを備えた。【選択図】図１
2005286566.tif 000002
【特許請求の範囲】
【請求項１】
非同期シリアル信号が入力される非同期シリアルインタフェース、
前記非同期シリアル信号をあらかじめ定めた所定周波数のクロック信号に同期したパラレルデータに変換し、このパラレルデータから同期バイトを抽出するデータレート抽出手段、
前記同期バイトに同期したバイトクロック信号を再生するクロック再生手段、
前記バイトクロック信号の周波数に所定の倍率を乗算してエンコーダクロック信号を演算する演算手段、
前記エンコーダクロック信号からシンボルクロックを生成するための所定周波数を発生する周波数シンセサイザ、
前記所定周波数をシンボルクロックと同期させるＰＬＬ回路と、与えられたデータに擬似データを挿入する擬似データ挿入手段とを有する符号化処理部を備え、入力された前記非同期シリアル信号のデータレートに相当するデータレートを検出することを特徴とする情報レート自動検出システム。
【請求項２】
前記非同期シリアルインタフェースは欧州ディジタル放送標準化団体（ＤＶＢ）の定めた標準非同期シリアルインタフェース（ＤＶＢ−ＡＳＩ、Digital Video Broadcasting - Asynchronous Serial Interface）であることを特徴とする請求項１に記載の情報レート自動検出システム。
【請求項３】
前記あらかじめ定めた所定周波数のクロック信号は、ほぼ２７ＭＨｚであることを特徴とする請求項２に記載の情報レート自動検出システム。
【請求項４】
前記データレート抽出手段は、前記パラレルデータへの変換と、前記同期バイトの抽出とをあらかじめ定めた一定の時間間隔で実行することを特徴とする請求項１に記載の情報レート自動検出システム。
【請求項５】
前記符号化処理部は、前記シンボルクロックの周波数に基づき、変調形式を設定する変調形式設定手段を備えたことを特徴とする請求項１に記載の情報レート自動検出システム。
【請求項６】
搬送波周波数を発振する発振手段、
入力された非同期シリアル信号から情報レートを検出する請求項５に記載の情報レート自動検出システムと、前記情報レート自動検出システムが設定した前記変調形式にもとづいて搬送波を変調する直交変調部とを備え、検出した前記情報レートで前記非同期シリアル信号を無線伝送することを特徴とする通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばＤＶＢ-ＡＳＩ規格（Digital Video Broadcasting - Asynchronous Serial Interface）のインタフェースに適用することができる情報レート自動検出システムと、この検出システムを備えた通信機器に関する。
【背景技術】
【０００２】
近年、通信業界や放送局などではＢＳディジタル放送の普及、および地上波放送のディジタル化に伴い、カメラや編集機などの放送機器が、従来のアナログ方式から、ディジタル方式のもの｛HDTV（High Definition Television）｝へと変化しつつある。
また無線伝送（放送）面では、画像符号化や、高精細画像により、大容量伝送が必要とされる地上波ディジタル放送などにおいて、伝送レートも高く、またその反面、データの伝送誤り率を低減させる必要も高くなり、その伝送距離やフェ−ジング、天候状態などの回線状態を考慮した適切な伝送方式を選択する必要が高くなっている。また、機器の電子回路技術の発達により機器が対応可能な伝送レートが急速に高くなっており、伝送レートの異なる機器が現場に混在するようになって来ている。
【０００３】
このような背景から、旧い方法、即ち、データの送出側と受け側（インタフェースを含む）間で、あらかじめ安定に伝送できるデータレートを決定し、このデータレートに対応できるように各機器やインタフェースを構成しておくという方法（以下の説明の都合上、このような方式をユーザーインタフェースと呼ぶ）では、種類の異なる複数の機器を組み合わせたシステムを構築した場合、存在する複数の機器のうち最もデータレートの低い機器にあわせてシステムを構成することにならざるを得ないので、性能を生かすことができない機器が多くなってしまう。
【０００４】
そこで、例えばシステム内に、それぞれが高速または低速のデータレートに対応できる２つの回路を用意し、接続された機器から入力された信号のデータレートを判別して適切なデータレートの回路を切替、選択して使用する技術として、例えば特許文献１に開示されたような技術が発明されている。特許文献１に開示された技術ではデータレートに対し低速サンプリングクロックと高速サンプリングクロックを用いて各サンプリング周期におけるディジタル信号の状態変化位置変化（オン−オフの切り替わるタイミングの変化）と状態変化の回数（オン−オフ変化の回数）を基にデータレートの高低を判断し、使用すべきデータレートの切替えを行っている。（このような方式を以下の説明の都合上、可変レート型インタフェースと呼ぶ。）
【０００５】
このように、端末やエンコーダーからの入力データ系列には、装置やシステムから送出したクロックレートに同期して入力されるものと、エンコーダー等自身で動作し、データ系列を送出するものとがあるが、ユーザーインタフェースにしても、可変レート型インタフェースにしても、使用するデータレートは既知の値の中からあらかじめ選択したものとして変調・復調操作を行っている。従って、あらかじめ選択した、限られた種類の情報レートにしか対応できないものとなるので、最新の機器がもつ性能（伝送速度）を極限まで利用するということができない。本願発明は特にＤＶＢ−ＡＳＩインタフェースから入力される信号に適用するものである。
【特許文献１】特開平１０−１７３６２３
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の通信機器においては、ユーザーインタフェースにしても、可変レート型にしても、使用するデータレートは既知の値として変調・復調操作を行っている。従って、あらかじめ選択した、限られた種類のデータレートにしか対応しないものとなり、最新機器の性能を極限まで利用するということができないという課題があった。
また、このような信号を無線送信する場合、その大容量・高速データレートに対応した変調方式（６４ＱＡＭ,１６ＱＡＭ,ＱＰＳＫ等）をマニュアル操作により設定するものであるため、回線状況などを人が正しく把握して運用、操作しなければならず、これを誤ると誤り率が高くなるという問題があった。
【０００７】
本発明は上記のような課題を解消し、任意の情報レート（以下本発明の説明ではデータレートとはバイトクロックのこと、情報レートとはエンコーダクロックのことを言うものとするが、信号の伝達速さの高低を論じる場合には特に区別せず同義語として用いることもある）に対して通信機器側からエンコーダクロックを送出しなくとも、内部の通信システム内でそれに同期したクロックを生成することで、通信システム内部で同期データを確立し、任意の速度の情報レートを認識することにより、機器の性能を極限まで活用できる情報レート自動検出システムを得ようとするものである。また、これによって検出されたレートに基づき、より適した変調方式をソフトウェアにより自動で設定することができる通信機器を得ようとするものである。
【課題を解決するための手段】
【０００８】
この発明の情報レート自動検出システムは、非同期シリアル信号が入力される非同期シリアルインタフェース、
前記非同期シリアル信号をあらかじめ定めた所定周波数のクロック信号に同期したパラレルデータに変換し、このパラレルデータから同期バイトを抽出するデータレート抽出手段、
前記同期バイトに同期したバイトクロック信号を再生するクロック再生手段、
前記バイトクロック信号の周波数に所定の倍率を乗算してエンコーダクロック信号を演算する演算手段、
前記エンコーダクロック信号からシンボルクロックを生成する周波数シンセサイザ、
前記シンボルクロックと同期させるＰＬＬ回路と、与えられたデータに擬似データを挿入する擬似データ挿入手段とを有する符号化処理部を備え、入力された前記非同期シリアル信号のデータレートに相当するデータレートを検出するものである。
また、上記非同期シリアルインタフェースは、欧州ディジタル放送標準化団体の標準非同期シリアルインタフェースであるＤＶＢ−ＡＳＩ（Digital Video Broadcasting -Asynchronous Serial Interface）としたものである。
【０００９】
この発明の情報レート自動検出システムを備えた通信機器は、情報レート自動検出システムを備え、設定された変調方式にもとづいて変調を行う直交変調部を備えたものである。
【発明の効果】
【００１０】
本発明の情報レート検出システムは、入力される信号に対し、そのデータレートがあらかじめ知らされていなくても、また、通信機器側からエンコーダクロックを送出しなくとも、通信システム内でそれに同期したバイトクロックを生成し、変調回路部とＰＬＬ回路によって、非同期インタフェースを完全に同期させることができる。
これにより、この情報レート検出システムを備えた通信機では、遠隔地での送受機器間でのデータレートの設定も、変調方式の設定も不要となる。さらに、伝送容量や回線状況を人が把握して設定することを必要としないのでシステム運用が自動でできるという効果が得られる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
図１は、本発明の情報レート自動検出システムの構成図である。このシステムはマルチレート通信（入力される信号の伝送レートやその時々の条件から複数の伝送レートを使い分けて通信する）を行うAuto Modulation Control Systemとも呼ぶことがある。
ＤＶＢ-ＳＰＩ（Digital Video Broadcasting - Synchronous Parallel Interface．ＤＶＢは欧州ディジタル放送標準化団体の略）入力端子１からＤＶＢの同期した信号が入力される。この端子は、以下、ＤＶＢ同期パラレルインタフェースとも呼ぶ。
また、ＤＶＢ-ＡＳＩ（DigitalVideo Broadcasting - Asynchronous Serial Interface）入力端子２から非同期の信号が入力される。この端子は、以下、非同期シリアルインタフェースとも呼ぶ。
【００１２】
非同期シリアルインタフェース２から入力された信号は、ケーブルイコライザ部３（周波数特性補償部ともいう）で特性補償がなされる。また、ポテンショメータ４（可変抵抗器とも言う）で入力レベルの調整がなされる、ただしここでいうポテンショメータ４は電子回路で自動的に調整されるレベル調整回路でもよく、人が手動調整するものとは限らない。この信号はバランス出力するための差動入力レシーバ部５に入力され、その出力がディジタル信号処理部７に入力される。
ディジタル信号処理部７は２７ＭＨｚのリファレンスクロック発振器６と、ＣＰＵ８と、ＤＤＳ（ダイレクト・ディジタルシンセサイザ）９（以下周波数シンセサイザとも呼ぶ）を備えている。ディジタル信号処理部７はＣＰＵ８からもアクセス可能な第１ＤＰＲＡＭ（Dual Port RAM）７Ａと第２ＤＰＲＡＭとを備え、また以下に説明する各処理を自動的に進める自動制御モードをオン／オフする指令回路７Ｃを備えている。ディジタル信号処理部７から出力された信号は第２ＤＰＲＡＭ７Ｂを経て符号化処理部１０に送られる。
【００１３】
次に動作について説明する。
まず、入力データレートが非同期シリアルインタフェース２より入力される。入力データが入力されているかどうかは、ケーブルイコライザ３によって判定することができる。入力された信号はポテンショメータ４により振幅レベルを調整して差動入力レシーバ５により増幅し、バランス出力を行うとともに、差動入力レシーバ５によって、２７ＭＨｚリファレンスクロック発振器６の出力するクロック信号に同期したパラレルデータ（ＡＳＩデータとも言う）に変換され、出力される  ここでの出力パラレルデータの中には無効データ（ヌルデータ）も含まれている可能性があるが、それらを含めたバリッド信号を同時に出力することで有効／無効の判断が後段で出来るようにする。
次に、ディジタル信号処理部７によってディジタル信号処理を行う。まず、前述の２７ＭＨｚに同期させたＡＳＩデータを受取り、始めに第１ＤＰＲＡＭ７Ａを使ってＡＳＩデータの中から有効データのみを抽出し、次に、ＡＳＩデータの中に周期的に現れる同期バイト（４７ｈ）を検出する。（上記一連の処理を行う部分をこの発明に言うデータレート抽出手段という）。
【００１４】
ディジタル信号処理部７の内部のクロック再生回路７Ｄによってバイトクロックを生成する。また４７ｈ部分に現れる同期フラグ、バリッド信号も同様に生成し出力する。クロック再生回路７はこの発明に言うクロック再生手段である。
【００１５】
前述のディジタル信号処理部７の処理において、外部（マニアル）から指令回路７Ｃを介して自動制御モードが指令された場合の動作について説明する。
＜ＤＶＢ-ＳＰＩの場合＞
バイトクロックの周波数をＣＰＵ８へ通知し、ＣＰＵ８はエンコーダクロックを算出し、符号化処理部１０や周波数シンセサイザ９にその値を通知する。この場合は同期した信号が入力されるのでより簡単であり、詳細な動作説明は省略する。
＜ＤＶＢ-ＡＳＩの場合＞
この場合は、非同期の信号が入力されるので、これをもとに同期した信号を生成してクロックを確定しなければならない。即ち、クロック再生回路７Ｄによりバイトクロックを生成する。そして生成したバイトクロックの周波数を微小単位で変化させることにより、後段の符号化処理部１０内で動作するシンボルクロックと同期させる。この操作は符号化処理部１０の内部にある図示しないＰＬＬ回路によりロックさせる。
【００１６】
ＣＰＵ部８（演算手段とも言う）ではディジタル信号処理部７が処理して、クロック再生回路７Ｄが生成したバイトクロックの周波数情報を受取り、エンコーダクロック（バイトクロックの８倍）を算出する。これにより、ＤＶＢ−ＡＳＩ入力端子２に入力された信号のデータレート及び情報レートを知ったことになる。入力情報レートが判明したらＣＰＵ８は周波数シンセサイザ９に対するシンボルクロックを生成させるための設定と、符号化処理部１０への変調方式の設定とを行う。
非同期シリアルインタフェース（ＤＶＢ−ＡＳＩ）の場合には、非同期で信号が入力されるため、入力信号のレートが変動し、前述のようにして求めた入力信号のデータレート、情報レートとも、すぐに役にたたなくなる恐れがある。したがって、例えばクロック再生回路７Ｄがクロックの再生を実行するたびに、上記の処理を繰り返してエンコーダクロックの算出を行い、周波数シンセサイザ９、符号化処理部１０に通知する。勿論あらかじめ定めた一定の、例えば数μｓ乃至数１００ｍｓの間の任意の間隔で行うようにしてもよい。
【００１７】
図１の情報レート自動検出システムを例えば無線送信機に用いて、その変調方式をデータレートに応じて選択する場合、入力信号のデータレートが、次のどの範囲にあるかに応じ、ＣＰＵ８が、それぞれ右記の変調方式となるように自動制御する。この処理を実行する部分を変調形式設定手段という。
８０Ｍ〜６０Ｍ＝６４ＱＡＭ、
５９Ｍ〜４０Ｍ＝３２ＱＡＭ、
３９ｍ〜３０Ｍ＝１６ＱＡＭ、
２９Ｍ〜１０Ｍ＝ＱＰＳＫ
【００１８】
符号化処理部１０は、ＦＰＧＡ（Field Programmable Gate Array）等、任意にプログラムを書き込める電子デバイスを用いて構成する。ＦＰＧＡではバイトクロックとシンボルクロックをＰＬＬ制御によりロックさせる。ＣＰＵ８から通知された変調方式により、内部で変調操作を行い、規定されているシンボルクロックに対して、フレーム内に擬似データを挿入するなどの方法で、任意の情報レートの伝送を行うための、ＩチャンネルとＱチャンネルの変調信号を出力する。
理解を助けるため、以上に説明した動作を、再度、要約して説明すれば、入力されたデータレート（情報レート）に対して伝送レートからヌルデータを除去後、データレートと同期したバイトクロックを生成する。そのバイトクロックを後段でデジタル変調部を動作させるためのシンボルクロックとＰＬＬ回路によって同期させている。これらの処理によって、任意の入力データレートに対し、クロック信号を自動で算出し、そのデータレートに適した変調方式を選択することができる。即ち、非同期インタフェースの完全同期化によるビットレート可変機能を有するものとなり、いわゆるＱＯＳ（Quality of Service）制御機能が付いた Auto Modulation Control Systemシステムを得ることができた。
【００１９】
実施の形態２．
実施の形態１で説明した情報レート自動検出システムを用いた通信機器の例として、ディジタルデータを無線送信する無線送信機について図２の送信機構成図により説明する。図２において、情報レート自動検出システム１００は実施の形態１の図１で説明した情報レート自動検出システムそのものであるのでその詳細な説明は省略する。ビデオデータソースＡ１０１Ａは低い情報レートで画像その他のディジタルデータを送出する例として示したもので、例えば旧式なビデオカメラなどである。ビデオデータソースＢ１０１Ｂは高い情報レートで画像その他のディジタルデータを送出する例として示したもので、例えばＤＶＤ再生装置などである。これらは情報レート自動検出システム１００のＤＶＢ−ＡＳＩ入力端子２と、ＤＶＢ−ＳＰＩ入力端子２とに、それぞれ接続され、２つのビデオデータソース１０１Ａ，１０１Ｂのいずれかが選択的に使用される例について説明する。
【００２０】
参照発振器１０２は送信機が送信する搬送波周波数を合成するための基準周波数を発信する発振器である。
直交変調部１０３は情報レート自動検出システム１００から送出されてきた適切な情報レートを持つ変調信号（Ｉｃｈ，Ｑｃｈ）にもとづき、参照発振器１０２の基準周波数、あるいはこの基準周波数を用いて変換された任意の周波数を変調することにより、出力信号を生成する。生成された信号は電力増幅部１０４で電力増幅されアンテナ１０５から送信される。
【００２１】
ビデオデータソースＡ（１０１Ａ）又はＢ（１０１Ｂ）から入力される信号の情報レートは、ソースに用いられた機器の種類、あるいはその他の条件によって変化する。したがって情報レート自動検出システム１００から出力された信号の変調方式は、実施の形態１で説明したように、例えば６４ＱＡＭ、３２ＱＡＭ、１６ＱＡＭ、ＱＰＳＫなどのように時々刻々と変化するが、変化してもそれらの信号はそのまま送信される。
【００２２】
ここでは送信機についてのみ説明し、受信機について説明しないが、受信した信号の復調は前記のいずれかの変調方式にあわせて実施すればよいので、詳細な説明は省略する。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態１の情報レート自動検出システムの構成図である。
【図２】本発明の実施の形態２の送信機の構成図である。
【符号の説明】
【００２４】
１  ＤＶＢ-ＳＰＩ入力端子、    ２  ＤＶＢ-ＡＳＩ入力端子、
３  ケーブルイコライザ、    ４  ポテンショメータ、
５  差動入力レシーバ、      ６  ２７ＭＨｚ参照クロック発振器、
７  ディジタル信号処理部、    ７Ａ，７Ｂ  ＤＰＲＡＭ（デュアルポートラム）、
７Ｃ  自動制御指令部、    ７Ｄ  クロック再生回路、
８  ＣＰＵ、    ９  ＤＤＳ（ダイレクト・ディジタルシンセサイザ）、
１０  符号化処理部、    １００  情報レート自動検出システム、
１０１Ａ、１０１Ｂ  ビデオソース、    １０３  直交変調部。
【図１】
2005286566.tif 000003
【図２】
2005286566.tif 000004