(57)【要約】【課題】  画素を駆動するのに必要な数以上のバンプを備えたＩＣを用いた場合でも、短絡に起因する不具合の発生を確実に防止することのできる電気光学装置、およびそれを備えた電子機器を提供すること。【解決手段】  電気光学装置１ａにおいて、第１のＩＣ４は、この電気光学装置１ａに構成されている画素を駆動するデータ線５２ａの数よりも多い出力バンプ４０を有している。素子基板１０では、出力バンプ４０のうち、画素の駆動に用いられる複数の実使用バンプ４１が実装されるパッド６０は、配線パターン８が延びた第１のパッド６１として形成され、画素の駆動に用いられない未使用バンプ４２が実装されるパッド６０は、配線パターン８が延びていない第２のパッド６２として形成されている。【選択図】    図５
2005283831.tif 000002
【特許請求の範囲】
【請求項１】
電気光学装置用基板と、該電気光学装置用基板に実装された駆動用ＩＣとを有し、画像表示領域に複数の画素がマトリクス状に配列された電気光学装置において、
前記駆動用ＩＣは、複数のバンプを備え、
当該複数のバンプは、前記画素の駆動に用いられる複数の実使用バンプと、前記画素の駆動に使用されない少なくとも一つの未使用バンプとを備え、
前記電気光学装置用基板は、前記実使用バンプに電気的に接続するように配設された複数の配線パターンを備え、前記未使用バンプには前記配線パターンが配設されていないことを特徴とする電気光学装置。
【請求項２】
請求項１において、前記未使用バンプには、前記画素を駆動可能な信号が印加されていることを特徴とする電気光学装置。
【請求項３】
請求項２において、前記実使用バンプは、前記配線パターンに信号を出力する出力バンプであり、
前記駆動用ＩＣでは、前記実使用バンプから前記配線パターンに前記画素の駆動に必要な信号が出力される間、前記未使用バンプにも前記画素を駆動可能な信号が印加されることを特徴とする電気光学装置。
【請求項４】
請求項２または３において、前記電気光学装置用基板は、前記実使用バンプに対応する個所に前記配線パターンに接続された第１のパッドを備え、前記未使用バンプに対応する箇所に前記配線パターンに接続されていない第２のパッドを備えていることを特徴とする電気光学装置。
【請求項５】
請求項４において、前記駆動用ＩＣは、前記信号が一切、入力されないダミーのバンプを備え、
前記電気光学装置用基板は、前記ダミーのバンプに対応する箇所に前記配線パターンに接続されていない第３のパッドを備えていることを特徴とする電気光学装置。
【請求項６】
請求項４または５において、前記第１のパッドは、前記電気光学装置用基板において前記配線パターンが形成されている側に配列された第１のパッド群と、該第１のパッド群に対して前記配線パターンが延びている側とは反対側に配列された第２のパッド群とを構成しており、
前記第２のパッド群に属する第１のパッドに接続された前記配線パターンは、前記第１のパッド群に属する第１のパッドの間を通って前記第２のパッド群に属する第１のパッドまで延びていることを特徴とする電気光学装置。
【請求項７】
請求項１ないし６のいずれかに規定する電気光学装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置用基板に駆動用ＩＣがＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）された電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型液晶装置や有機エレクトロルミネッセンス表示装置などの電気光学装置において、画像表示領域には、多数のデータ線と多数の走査線との各交点に相当する位置に画素が形成されており、データ線および走査線を介して各画素に所定の信号を供給して各画素の駆動を行う。そのため、電気光学装置では、電気光学物質を保持する電気光学装置用基板上に駆動用ＩＣがＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装され、駆動用ＩＣから出力された信号、あるいは駆動用ＩＣから出力された信号に基づいて生成された信号がデータ線および走査線に出力される（例えば、特許文献１参照）。
【特許文献１】特開２００３−５７６７７号公報の図４
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような構成の電気光学装置では一般に、駆動用ＩＣとして、当該電気光学装置に構成されている画素を駆動可能な数の出力バンプを備えたものが用いられる。但し、電気光学装置に構成されている画素より多くの画素を駆動可能な数の出力バンプを備えた駆動用ＩＣを用いてもよく、このような方式を採用すれば、画素数が異なる電気光学装置同士の間で、同一仕様の駆動用ＩＣを仕様でき、駆動用ＩＣの標準化を図ることができる。この場合、図９に示すように、駆動用ＩＣ４の多数の出力バンプ４０には、画素の駆動に用いられる複数の実使用バンプ４１と、画素の駆動に使用されない未使用バンプ４２とが存在することになるので、実使用バンプ４１が実装されるパッド６１から延びた配線パターン８１についてはそのまま信号線として画像表示領域内の各画素まで延ばす一方、未使用バンプ４２が実装されるパッド６２′から延びた配線パターン８２については、画像表示領域に向かう途中位置で途切れた構成とすればよい。なお、駆動用ＩＣ４には、信号が一切、出力されないダミーのバンプ４３が形成されていることがあり、このようなダミーのバンプ４３が実装されるパッド６３′から延びた配線パターン８３についても、画像表示領域に向かう途中位置で途切れた構成とすればよい。
【０００４】
しかしながら、図９に示すように構成した場合、実使用バンプ４１が実装されたパッド６１から延びた配線パターン８１同士が比較的狭いピッチで隣接するだけでなく、実使用バンプ４１が実装されたパッド６１から延びた配線パターン８１と未使用バンプ４２が実装されたパッド６２′から延びた配線パターン８２も比較的狭いピッチで隣接するため、配線パターン同士が短絡する危険性が高いという問題点がある。ここで、駆動用ＩＣ４は、たとえ未使用バンプ４２であっても所定の信号を出力しているため、配線パターン同士が短絡すると、対応する画素に対する駆動に不具合が発生し、好ましくない。また、消費電流が増大するという点でも好ましくない。また、未使用バンプ４２およびダミーのバンプ４３が実装されるパッド６２′、６３′からも配線パターン８２、８３を延ばすと、その分、配線パターン８１、８２の形成領域が狭くなるので、配線パターン同士の間隔が狭くなり、これらの配線パターン間で短絡が発生しやすくなる原因となる。
【０００５】
以上の問題点に鑑みて、本発明の課題は、画素を駆動するのに必要な数以上のバンプを備えたＩＣを用いた場合でも、短絡に起因する不具合の発生を確実に防止することのできる電気光学装置、およびそれを備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明では、電気光学装置用基板と、該電気光学装置用基板に実装された駆動用ＩＣとを有し、画像表示領域に複数の画素がマトリクス状に配列された電気光学装置において、前記駆動用ＩＣは、複数のバンプを備え、当該複数のバンプは、前記画素の駆動に用いられる複数の実使用バンプと、前記画素の駆動に使用されない少なくとも一つの未使用バンプとを備え、前記電気光学装置用基板は、前記実使用バンプに電気的に接続するように配設された複数の配線パターンを備え、前記未使用バンプには前記配線パターンが配設されていないことを特徴とする。
【０００７】
本発明では、電気光学装置に実際に構成されている画素より多くの画素を駆動可能な数のバンプを備えた駆動用ＩＣを用い、画素数が異なる電気光学装置同士の間で駆動用ＩＣの仕様を統一している。従って、駆動用ＩＣの標準化を図ることができるという利点がある。この場合、バンプには、実際に使用される実使用バンプと、未使用バンプとが含まれることになる。そこで、本発明では、実使用バンプには配線パターンを形成する一方、未使用バンプには配線パターンを形成しない。このため、実使用バンプから延びた配線パターンと未使用バンプから延びた配線パターンとが短絡するということがあり得ない。それ故、実使用バンプから例えば、画像信号が出力される際、未使用バンプからも画像信号が出力されたとしても、短絡に起因する不具合が発生しない。また、基板上には未使用バンプに接続する配線パターンを延ばしていない分、実使用パッドに接続する配線パターンを延ばすのにスペース的な余裕が出てくる。それ故、配線パターン同士の間隔を広げることができるので、配線パターン同士の短絡を防止することができる。
【０００８】
本発明において、前記未使用バンプにも、前記画素を駆動可能な信号が印加されている。
【０００９】
本発明において、前記実使用バンプは、前記配線パターンに信号を出力する出力バンプであり、前記駆動用ＩＣは、前記実使用バンプから前記配線パターンに前記画素の駆動に必要な信号が出力される間、前記未使用バンプにも前記画素を駆動可能な信号が印加されている。
【００１０】
本発明において、前記電気光学装置用基板は、前記実使用バンプに対応する個所に前記配線パターンに接続された第１のパッドを備え、前記未使用バンプに対応する箇所に前記配線パターンに接続されていない第２のパッドを備えている。すなわち、前記未使用バンプが実装される箇所には、パッドは形成されているが、パッドからは配線パターンが一切、延びていないことが好ましい。未使用バンプが実装される箇所にもパッドを形成しておけば、ＩＣを実装する際の信頼性が向上する。但し、未使用バンプが実装されるパッドは、配線パターンの延びていない第２のパッドであるため、配線パターン同士の短絡を防止することができる。
【００１１】
本発明において、前記駆動用ＩＣは、前記信号が一切、入力されないダミーのバンプを備え、前記電気光学装置用基板は、前記ダミーのバンプに対応する箇所に前記配線パターンに接続されていない第３のパッドを備えていることが好ましい。すなわち、タミーのバンプが実装される箇所にもパッドが形成されているが、パッドからは配線パターンが一切、延びていないことが好ましい。ダミーのバンプが実装される箇所にもパッドを形成しておけば、ＩＣを実装する際の信頼性が向上する。
【００１２】
本発明において、前記第１のパッドは、前記電気光学装置用基板において前記配線パターンが形成されている側で配列する第１のパッド群と、該第１のパッド群に対して前記配線パターンが延びている側とは反対側で配列された第２のパッド群を構成しており、前記第２のパッド群に属する第１のパッドに接続された配線パターンは、前記第１のパッド群に属する第１のパッドの間を通って前記第２のパッド群に属する第１のパッドまで延びている。
【００１３】
本発明を適用した電気光学装置は、液晶装置やエレクトロルミネッセンス表示装置などであり、このような電気光学装置は、携帯電話機やモバイルコンピュータなどといった電子機器に用いられる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の実施の形態を説明する。
【００１５】
［実施の形態１］
（電気光学装置の全体構成）
図１は、電気光学装置の電気的構成を示すブロック図である。図２（Ａ）、（Ｂ）は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。図３は、図２に示す電気光学装置を画素電極を通る部分でＹ方向に切断したときの断面図である。
【００１６】
図１に示す電気光学装置１ａは、画素スイッチング素子としてＴＦＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｄｉｏｄｅ／薄膜ダイオード素子）を用いたアクティブマトリクス型液晶装置であり、交差する２方向をＸ方向およびＹ方向としたとき、複数の走査線５１ａがＸ方向（行方向）に延び、複数のデータ線５２ａがＹ方向（列方向）に延びている。電気光学装置１ａの画像表示領域２には、走査線５１ａとデータ線５２ａとの各交差点に対応する各位置には画素５３ａが形成され、多数の画素５３ａがマトリクス状に配列されている。これらの画素５３ａでは、液晶層５４ａと、画素スイッチング用のＴＦＤ素子５６ａとが直列に接続されている。各走査線５１ａは走査線駆動回路５７ａによって駆動され、各データ線５２ａはデータ線駆動回路５８ａによって駆動される。
【００１７】
このような電気光学装置１ａを構成するにあたっては、図２（Ａ）、（Ｂ）および図３に示すように、素子基板１０（電気光学装置用基板）と対向基板２０とをシール材３０によって貼り合わせるとともに、両基板とシール材３０とによって囲まれた領域内に電気光学物質としての液晶１９を封入する。シール材３０は、対向基板２０の縁辺に沿って略長方形の枠状に形成されるが、液晶１９を封入するために一部が開口している。このため、液晶１９の封入後にその開口部分が封止材３１によって封止される。
【００１８】
素子基板１０および対向基板２０は、ガラスや石英、プラスチックなどの光透過性を有する板状部材である。素子基板１０の内側（液晶１９の側）表面には、上述した複数のデータ線５２ａ、画素スイッチング用のＴＦＤ素子（図示せず）、画素電極３４ａ、および配向膜（図示せず）などが形成される。一方、対向基板２０の内側の面上には複数の走査線５１ａが形成され、走査線５１ａの表面側に配向膜（図示せず）が形成されている。
【００１９】
なお、実際には、素子基板１０および対向基板２０の外側の表面に、入射光を偏光させるための偏光板や、干渉色を補償するための位相差板などが適宜、貼着される。また、カラー表示を行う場合には、対向基板２０に対して、画素電極３４ａと対向する領域に、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）のカラーフィルタ（図示せず）が所定の配列で形成され、画素電極３４ａに対向しない領域にはブラックマトリクス（図示せず）が形成される。さらに、カラーフィルタおよびブラックマトリクスを形成した表面には、その平坦化および保護のために平坦化層がコーティングされ、この平坦化層の表面に走査線５１ａが形成されるが、本発明とは直接の関係がないため、それらの図示および説明を省略する。
【００２０】
（ＴＦＤ素子の構成）
図４は、図２に示す電気光学装置において画素スイッチング素子として用いたＴＦＤ素子の説明図である。
【００２１】
図４において、素子基板１０は、表面に下地層１４が形成され、ＴＦＤ素子５６ａは、この下地層１４の上に形成された第１ＴＦＤ素子３３ａおよび第２ＴＦＤ素子３３ｂからなる２つのＴＦＤ素子要素によって、いわゆるＢａｃｋ−ｔｏ−Ｂａｃｋ構造として構成されている。このため、ＴＦＤ素子５６ａは、電流−電圧の非線形特性が正負双方向にわたって対称化されている。下地層１４は、例えば、厚さが５０〜２００ｎｍ程度の酸化タンタル（Ｔａ２Ｏ５）によって構成され、ＴＦＤ素子５６ａの密着性を向上させ、さらに素子基板１０からの不純物の拡散を防止するために設けられている。第１ＴＦＤ素子３３ａおよび第２ＴＦＤ素子３３ｂは、第１金属層３２ａと、この第１金属層３２ａの表面に形成された絶縁層３２ｂと、絶縁層３２ｂの表面に互いに離間して形成された第２金属層３２ｃ、３２ｄとによって構成されている。
【００２２】
本形態において、第１金属層３２ａは、例えば、厚さが１００〜５００ｎｍ程度タンタル単体膜、タンタル合金膜等によって形成され、絶縁層３２ｃは、例えば、陽極酸化法や熱酸化法によって第１金属層３２ａの表面を酸化することによって形成された厚さが１０〜３５ｎｍの酸化タンタル（Ｔａ２Ｏ５）である。第２金属層３２ｃ、３２ｄは、例えばクロム（Ｃｒ）等といった金属膜によって５０〜３００ｎｍ程度の厚さに形成されている。第２金属層３２ｃの側は、そのままデータ線５２ａの一部を構成しており、他方の第２金属層３２ｄは、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等といった透明導電材からなる画素電極３４ａに接続されている。
【００２３】
再び図２において、電気光学装置１ａでは、素子基板１０と対向基板２０とをシール材３０によって貼り合わせた状態で、素子基板１０は、シール材３０の外周縁から一方の側に張り出した張り出し領域１０ａを有しており、この張り出し領域１０ａには、データ線５２ａと一体の配線パターン８、および基板間導通を介して走査線５１ａに電気的に接続する配線パターン８が延びている。基板間導通を行うにあたっては、シール材３０として、導電性を有する多数の導通粒子が分散された樹脂が用いられている。ここで、導通粒子は、例えば金属のメッキが施されたプラスチックの粒子や、導電性を有する樹脂の粒子であり、素子基板１０および対向基板２０の各々に形成された配線パターン同士を導通させる機能を備えている。このため、本形態では、データ線５２ａに対して画像信号を出力する第１のＩＣ４（フェイスダウンボンディングタイプのＩＣチップ）、および走査線５１ａに走査信号を出力する２つの第２のＩＣ５（フェイスダウンボンディングタイプのＩＣチップ）が素子基板１０の張り出し領域１０ａに対してＣＯＧ実装され、対向基板２０の側にはＩＣが実装されていない。
【００２４】
（ＩＣ実装領域の構成）
図５は、本発明の実施の形態１に係る電気光学装置の素子基板に形成されたパッド、およびＩＣのバンプを模式的に示す説明図である。
【００２５】
図２に示すように、素子基板１０では、基板縁１１に沿う方向における中央領域に、データ線駆動回路を内蔵の第１のＩＣ４がＣＯＧ実装される第１のＩＣ実装領域６が形成され、第１のＩＣ実装領域６の両側には、走査線駆動回路を内蔵の第２のＩＣ５がＣＯＧ実装される第２のＩＣ実装領域５０が形成されている。また、素子基板１０の張り出し領域１０ａにおいて、ＩＣ実装領域６、５０よりもさらに基板縁１１の側には、基板縁１１に沿って、可撓性基板７が接続される基板接続領域７０が形成されている。
【００２６】
ここで、第１のＩＣ実装領域６と第２のＩＣ実装領域５０は、基本的には同様な構成を採用することができるので、図５を参照して、第１のＩＣ実装領域６に対する第１のＩＣ４の実装構造を中心に説明し、第２のＩＣ実装領域５０については説明を省略する。
【００２７】
図２、図３、および図５において、第１のＩＣ４の実装面４０（能動面）には、Ｘ方向に配列する多数の入力バンプ４６と、これらの入力バンプ４６にＹ方向で隣接するように多数の出力バンプ４０が配列されている。
【００２８】
素子基板１０において、第１のＩＣ実装領域６には、第１のＩＣ４の出力バンプ４０が異方性導電材（異方性導電材含有フィルムあるいは異方性導電材含有ペースト）などにより接続される多数のパッド６０が基板縁１１と平行に配列され、出力パッド６０より基板縁１１に近い領域には、第１のＩＣ４の入力バンプ４６が実装される多数のパッド６６が基板縁１１と平行に配列されている。パッド６６を構成する導電パターンは、そのまま基板縁１１に沿って形成された基板接続領域７０まで延びて、可撓性基板７が実装されるパッド７１を構成している。
【００２９】
ここで、第１のＩＣ４は、本形態の電気光学装置１ａよりも画素数（データ線５２ａの本数）が多い電気光学装置にも使用可能なＩＣである。このため、第１のＩＣ４の出力バンプ４０の数は、本形態の電気光学装置１ａに構成されている画素を駆動するデータ線５２ａの数よりも多い。このため、第１のＩＣ４を本形態の電気光学装置１ａに用いた場合、出力バンプ４０が余ることになり、出力バンプ４０には、本形態の電気光学装置１ａの画素の駆動に用いられる複数の実使用バンプ４１と、本形態の電気光学装置１ａでは画素の駆動に用いられない複数の未使用バンプ４２（余剰バンプ）とが含まれていることになる。但し、出力バンプ４０のうち、未使用バンプ４２は、あくまで本形態の電気光学装置１ａの画素数からみて画素の駆動に用いられないだけであり、第１のＩＣ４を本形態の電気光学装置１ａよりも画素数（データ線５２ａの本数）が多い電気光学装置に使用した場合、未使用バンプ４２は、実使用バンプとして画素の駆動に使用される。なお、第１のＩＣ４には、出力バンプ４０の両側に信号が一切、出力されないダミーのバンプ４３も形成されている。
【００３０】
このような第１のＩＣ４の構成および使い方に対応して、本形態の電気光学装置１ａでは、出力バンプ４０が実装されるパッド６０のうち、実使用バンプ４１が実装されるパッド６０は、配線パターン８が画像表示領域２内まで延びてデータ線５２ａに接続する第１のパッド６１として形成されている。これに対して、未使用バンプ４２が実装されるパッド６０は、配線パターン８が延びていない第２のパッド６２として形成されている。また、ダミーのバンプ４３が実装されるパッド６０も、第２のパッド６２と同様、配線パターン８が延びていない第３のパッド６３として形成されている。
【００３１】
このように構成した電気光学装置１ａにおいて、素子基板１０に第１のＩＣ４を実装する工程では、第１のＩＣ実装領域６に対して、異方性導電粒子含有フィルムや異方性導電粒子含有ペーストなどの異方性導電材を配置した後、この異方性導電材上に、第１のＩＣ４を配置し、圧着装置のヘッド（図示せず）で第１のＩＣ４を加熱しながら加圧する。その結果、ＩＣ４は、異方性導電材に含まれる樹脂分で固着されるとともに、導電粒子によって、各バンプは、パッドに電気的に接続する。第２のＩＣ５や可撓性基板７も同様な方法で素子基板１０に接続される。そして、図２（Ａ）、（Ｂ）に示すように電気光学装置１ａを製作した状態で、可撓性基板７を介して信号や電源電位などを供給すると、第１のＩＣ４の出力バンプ４０から画像信号が出力され、この画像信号は、第１のパッド６１および配線パターン８を介してデータ線５２ａに出力される。また、第２のＩＣ５からは走査信号が出力され、この走査信号は、配線パターン８および基板間導通部分を介して走査線５１ａに出力される。その結果、電気光学装置１ａでは、所定の画像が表示される。
【００３２】
（本形態の効果）
以上説明したように、本形態では、出力バンプ４０のうち、実使用バンプ４１が実装される箇所には、配線パターン８が延びた第１のパッド６１が形成されているが、未使用バンプ４２やダミーのバンプ４３が実装される箇所には、配線パターンが延びていない第２のパッド６２や第３のパッド６３が形成されている。従って、図９を参照して説明した構成と違って、実使用バンプ４１から延びた配線パターン８と未使用バンプ４２から延びた配線パターンとが短絡するということがあり得ない。それ故、実使用バンプ４１からパッド６０（第１のパッド６１）および配線パターン８を介してデータ線５２ａに画像信号が出力される際、未使用バンプ４２からパッド６０（第２のパッド６２）にも画像信号が出力されたとしても、短絡に起因する不具合が発生しない。
【００３３】
また、素子基板１０の張り出し領域１０ａでは、未使用バンプ４２やダミーのバンプ４３が実装されるパッド６０（第２のパッド６２および第３のパッド６３）から配線パターン８を延びていない分、実使用バンプ４１から配線パターン８を延ばすのにスペース的な余裕がある。それ故、実使用バンプ４１から延びた配線パターン８同士の間隔を広げることができるので、配線パターン８同士の短絡を防止することができる。
【００３４】
また、本形態では、未使用バンプ４２およびダミーのバンプ４３が実装される箇所にもパッド６０（第２のパッド６２および第３のパッド６３）が形成されているので、このようなパッド６２がない場合と比較して、ＩＣ４を実装した際の信頼性が高い。但し、未使用バンプ４３が実装されるパッド６０は、配線パターンの延びていない第２のパッド６２であるため、未使用バンプ４２が実装される箇所にパッド６０を形成した場合でも、配線パターン同士の短絡を防止することができる。
【００３５】
［実施の形態２］
図６（Ａ）、（Ｂ）は、本発明の実施の形態２に係る電気光学装置の素子基板に形成した第１のＩＣ実装領域の一部を模式的に示す説明図、およびＩＣのバンプの一部を模式的に示す説明図である。なお、本形態の電気光学装置は、基本的な構成が実施の形態１に係る電気光学装置と共通しているので、共通する部分には同一の符号を付してそれらの説明を省略する。
【００３６】
本形態の電気光学装置でも、実施の形態１と同様、図２（Ａ）、（Ｂ）に示すように、第１のＩＣ実装領域６には、基板縁１１に沿う方向における中央領域に、データ線駆動回路を内蔵の第１のＩＣ４がＣＯＧ実装される第１のＩＣ実装領域６が形成され、第１のＩＣ実装領域６の両側には、走査線駆動回路を内蔵の第２のＩＣ５がＣＯＧ実装される第２のＩＣ実装領域５０が形成されている。また、素子基板１０の張り出し領域１０ａにおいて、ＩＣ実装領域６、５０よりもさらに基板縁１１の側には、基板縁１１に沿って、可撓性基板７が接続される基板接続領域７０が形成されている。
【００３７】
本形態でも、第１のＩＣ実装領域６と第２のＩＣ実装領域５０は、基本的には同様な構成を採用することができるので、図６を参照して、第１のＩＣ実装領域６への第１のＩＣ４の実装構造を中心に説明し、第２のＩＣ実装領域５０については説明を省略する。また、本形態でも、第１のＩＣ実装領域６の出力パッドに本発明を適用したので、図６を参照して出力パッド側の構成を説明し、入力パッド側の説明を省略する。
【００３８】
図６（Ａ）、（Ｂ）に示すように、本形態の電気光学装置１ａの第１のＩＣ実装領域６には、第１のＩＣ４の出力バンプ４０が異方性導電材（異方性導電材含有フィルムあるいは異方性導電材含有ペースト）などにより接続される多数の出力パッド６０が基板縁と平行に配列されている。
【００３９】
ここで、出力パッド６０は、Ｙ方向のうち、配線パターン８が延びている側でＸ方向に配列された第１のパッド群６８と、第１のパッド群６８に対して、配線パターン８が延びている側と反対側でＸ方向に配列された第２のパッド群６９とから構成され、第１のパッド群６８に属するパッド６０と、第２のパッド群６９に属するパッド６０は、Ｙ方向で重なる位置に整列している。
【００４０】
このようなパッド６０の配置に対応して、第１のＩＣ４の実装面４０には、Ｘ方向に配列して第１のパッド群６８に属するパッド６０に実装される第１のバンプ群４８と、この第１のバンプ群４８に対してＹ方向で隣接する位置でＸ方向に配列して第２のパッド群６９に属するパッド６０に実装される第２のバンプ群４９とが形成され、第１のバンプ群４８に属する出力バンプ４０と、第２のバンプ群４９に属する出力バンプ４０は、Ｙ方向で重なる位置に整列している。
【００４１】
本形態でも、第１のＩＣ４は、本形態の電気光学装置１ａよりも画素数（データ線５２ａの本数）が多い電気光学装置にも使用可能なＩＣである。このため、第１のＩＣ４の出力バンプ４０の数は、本形態の電気光学装置１ａに構成されている画素を駆動するデータ線５２ａの数よりも多い。このため、第１のＩＣ４を本形態の電気光学装置１ａに用いた場合、出力バンプ４０が余ることになる。従って、出力バンプ４０には、本形態の電気光学装置１ａの画素の駆動に用いられる複数の実使用バンプ４１と、本形態の電気光学装置１ａでは画素の駆動に用いられない複数の未使用バンプ４２とが含まれていることになる。但し、未使用バンプ４２は、あくまで本形態の電気光学装置１ａの画素数からみて画素の駆動に用いられないだけであり、第１のＩＣ４を本形態の電気光学装置１ａよりも画素数（データ線５２ａの本数）が多い電気光学装置に使用した場合、実使用バンプとして画素の駆動に使用される。なお、第１のＩＣ４には、出力バンプ４０の両側に信号が一切、出力されないダミーのバンプ４３も形成されている。
【００４２】
このような第１のＩＣ４の構成および使い方に対応して、本形態の電気光学装置１ａでは、出力バンプ４０が実装されるパッド６０のうち、実使用バンプ４１が実装されるパッド６０は、配線パターン８が延びた第１のパッド６１として形成され、第１のパッド６１からは、データ線５２ａに接続する配線パターン８が画像表示領域２内に向けて延びている。これに対して、未使用バンプ４２が実装されるパッド６０は、配線パターン８が延びていない第２のパッド６２として形成されている。また、ダミーのバンプ４３が実装されるパッド６０も、第２のパッド６２と同様、配線パターン８が延びていない第３のパッド６３として形成されている。
【００４３】
ここで、出力パッド６０のうち、第１のパッド群６８に属する第１のパッド６１に接続する配線パターン８は、そのまま画像表示領域に向けて延びてデータ線５２ａに接続している。これに対して、第２のパッド群６９に属する第１のパッド６１に接続する配線パターン８は、第１のパッド群６８に属するパッド６０の間に向けて斜めに延び、これらのパッド６０の間を通って、画像表示領域に向けて延びてデータ線５２ａに接続している。なお、第１のパッド群６８に属する第１のパッド６１の間には、配線パターン８が１本ずつ通っており、配線パターン８の斜め部分は、いずれも同一方向に傾いている。
【００４４】
また、第１のパッド群６８に属する第１のパッド６１には、配線パターンが延びている側とは反対側に向けて延びた延設部分６３０が形成され、この延設部分６３０は、第２のパッド群６８に属するパッド６０の間に向けて斜めに延びた後、これらのパッド６０の間を通って直線的に延びている。これに対して、第２のパッド群６９に属する第１のパッド６２にも、配線パターン８が延びてくる側とは反対側に向けて延びた延設部分６４０が形成され、この延設部分６４０は、そのまま延設部分６３０と平行に延びている。このような延設部分６３０、６４０は、ＩＣ４を実装する前、プローブを当接させて配線パターン８に信号を供給することにより点灯検査などを行うための検査パッドである。
【００４５】
このように構成した電気光学装置１ａにおいても、図２に示す状態で、可撓性基板７を介して信号や電源電位などを供給すると、第１のＩＣ４の出力バンプ４０から画像信号が出力され、この画像信号は、第１のパッド６１および配線パターン８を介してデータ線５２ａに出力される。また、第２のＩＣ５からは走査信号が出力され、この走査信号は、配線パターン８および基板間導通部分を介して走査線５１ａに出力される。その結果、電気光学装置１ａでは、所定の画像が表示される。
【００４６】
ここで、素子基板１０では、出力バンプ４０のうち、実使用バンプ４１が実装される箇所に、配線パターン８が延びた第１のパッド６１が形成されているが、未使用バンプ４２やダミーのバンプ４３が実装される箇所には、配線パターンが延びていない第２のパッド６２および第３のパッド６３が形成されている。従って、図９を参照して説明した構成と違って、実使用バンプ４１から延びた配線パターン８と未使用バンプ４２から延びた配線パターンとが短絡するということがあり得ない。それ故、実使用バンプ４１からパッド６０（第１のパッド６１）および配線パターン８を介してデータ線５２ａに画像信号が出力される際、未使用バンプ４２からパッド６０（第２のパッド６２）にも画像信号が出力されたとしても、短絡に起因する不具合が発生しない。
【００４７】
また、素子基板１０の張り出し領域１０ａでは、未使用バンプ４２やダミーのバンプ４３が実装されるパッド６０（第２のパッド６２および第３のパッド６３）から配線パターン８を延ばす必要がない分、実使用バンプ４１から配線パターン８を延ばすのにスペース的な余裕がある。それ故、実使用バンプ４１から延びた配線パターン８同士の間隔を広げることができるので、配線パターン８同士の短絡を防止することができるなど、実施の形態１と同様な効果を奏する。
【００４８】
さらに、本形態では、第１のＩＣ４の実装面４０では、Ｘ方向に配列された２つのバンプ群４８、４９がＹ方向で隣接する領域に配置され、かつ、第１のバンプ群４８に属する出力バンプ４０と、第２のバンプ群４９に属する出力バンプ４０は、Ｙ方向で重なる位置に整列している。また、素子基板１０の第１のＩＣ４に対するＩＣ実装領域６では、Ｘ方向に配列された２つのパッド群６８、６９がＹ方向で隣接する領域に配置され、かつ、第１のパッド群６８に属するパッド６０と、第２のパッド群６９に属するパッド６０は、Ｙ方向で重なる位置に整列している。このため、本形態では、パッド６０を２列に配置した分、所定領域内にパッド６０、および出力バンプ４０を配置する数を増大させることができる。しかも、第１のパッド群６８に属するパッド６０と、第２のパッド群６９に属するパッド６０は、Ｙ方向で重なる位置に整列しているため、異方性導電材を用いて第１のＩＣ４を実装する際、余計な樹脂分などがＹ方向にスムーズに流出するため、余計な異方性導電粒子が局部的に溜まってしまうことがない。それ故、第１のＩＣ４を高い信頼性をもって実装することができる。
【００４９】
［その他の実施の形態］
上記形態では、出力バンプ４０が配列されている両端部に１つないし２つの未使用バンプ４２が存在する例を説明したが、未使用バンプ４２が１つの場合、あるいは出力バンプ４０が配列されている両端部に３つ以上の未使用バンプ４２が存在する場合などにおいて本発明を適用してもよい。
【００５０】
また、上記形態は、ＩＣ４、５の出力側に本発明を適用したが、入力側にも本発明を適用してもよい。
【００５１】
さらに、上記形態では、電気光学物質を保持するガラス基板などの電気光学装置用基板に駆動用ＩＣをＣＯＧ実装する場合であったが、電気光学物質を保持するガラス基板などに接続される可撓性基板（電気光学装置用基板）に駆動用ＩＣをＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）実装する場合に本発明を適用してもよい。
【００５２】
また、上記形態は、アクティブマトリクス型液晶装置に本発明を適用した例であるが、パッシブマトリクス型液晶装置に本発明を適用してもよい。また、上記形態は、透過型のアクティブマトリクス型液晶装置に本発明を適用した例であるが、反射型あるいは半透過反射型のアクティブマトリクス型液晶装置に本発明を適用してもよい。さらに、図７および図８を参照して以下に示す電気光学装置に本発明を適用してもよい。
【００５３】
図７は、画素スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図８は、電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置のブロック図である。
【００５４】
図７に示すように、画素スイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶装置からなる電気光学装置１００ｂでは、マトリクス状に形成された複数の画素の各々に、画素電極１０９ｂを制御するための画素スイッチング用のＴＦＴ１３０ｂが形成されており、画像信号を供給するデータ線１０６ｂが当該ＴＦＴ１３０ｂのソースに電気的に接続されている。データ線１０６ｂに書き込む画像信号は、データ線駆動回路１０２ｂから供給される。また、ＴＦＴ１３０ｂのゲートには走査線１３１ｂが電気的に接続されており、所定のタイミングで、走査線１３１ｂにパルス的に走査信号が走査線駆動回路１０３ｂから供給される。画素電極１０９ｂは、ＴＦＴ１３０ｂのドレインに電気的に接続されており、スイッチング素子であるＴＦＴ１３０ｂを一定期間だけそのオン状態とすることにより、データ線１０６ｂから供給される画像信号を各画素に所定のタイミングで書き込む。このようにして画素電極１０９ｂを介して液晶に書き込まれた所定レベルのサブ画像信号は、対向基板（図省略）に形成された対向電極との間で一定期間保持される。ここで、保持されたサブ画像信号がリークするのを防ぐことを目的に、画素電極１０９ｂと対向電極との間に形成される液晶容量と並列に蓄積容量１７０ｂ（キャパシタ）を付加することがある。この蓄積容量１７０ｂによって、画素電極１０９ｂの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量１７０ｂを形成する方法としては、容量を形成するための配線である容量線１３２ｂとの間に形成する場合、あるいは前段の走査線１３１ｂとの間に形成する場合もずれであってもよい。
【００５５】
このような構成の液晶装置でも、データ線駆動回路１０２ｂあるいは走査線駆動回路１０３ｂの全体あるいは一部が電気光学装置用基板にＣＯＧ実装あるいはＣＯＦ実装されたＩＣに内蔵される場合がある。従って、このようなＩＣの実装に本発明を適用してもよい。
【００５６】
図８に示すように、電荷注入型有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置１００ｐは、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子、またはＬＥＤ（発光ダイオード）素子などの発光素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
【００５７】
ここに示す電気光学装置１００ｐでは、複数の走査線１０３ｐと、この走査線１０３ｐの延設方向に対して交差する方向に延設された複数のデータ線１０６ｐと、これらのデータ線１０６ｐに並列する複数の共通給電線１２３ｐと、データ線１０６ｐと走査線１０３ｐとの交差点に対応する画素１１５ｐとが構成されている。データ線１０６ｐに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路１０１ｐが構成されている。走査線１０３ｐに対しては、シフトレジスタおよびレベルシフタを備える走査線駆動回路１０４ｐが構成されている。また、画素１１５ｐの各々には、走査線１０３ｐを介して走査信号がゲート電極に供給される第１のＴＦＴ１３１ｐと、この第１のＴＦＴ１３１ｐを介してデータ線１０６ｐから供給される画像信号を保持する保持容量１３３ｐと、この保持容量１３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ１３２ｐと、第２のＴＦＴ１３２ｐを介して共通給電線１２３ｐに電気的に接続したときに共通給電線１２３ｐから駆動電流が流れ込む発光素子１４０ｐとが構成されている。発光素子１４０ｐは、画素電極の上層側には、正孔注入層、有機エレクトロルミネッセンス材料層としての有機半導体膜、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極が積層された構成になっており、対向電極は、データ線１０６ｐなどを跨いで複数の画素１１５ｐにわたって形成されている。
【００５８】
このような構成のエレクトロルミネッセンス型電気光学装置においても、データ線駆動回路１０１ｐあるいは走査線駆動回路１０４ｐの全体あるいは一部が電気光学装置用基板にＣＯＧ実装あるいはＣＯＦ実装されたＩＣに内蔵される場合がある。従って、このようなＩＣの実装に本発明を適用してもよい。
【００５９】
また、上述した実施形態以外にも、電気光学装置として、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置などの各種の電気光学装置に適用できる。
【００６０】
上記の電気光学装置は、携帯電話機やモバイルコンピュータなどといった各種の電子機器において表示部として用いることができる。
【図面の簡単な説明】
【００６１】
【図１】画素スイッチング素子としてＴＦＤ素子を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。
【図２】（Ａ）、（Ｂ）は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。
【図３】図２に示す電気光学装置を画素電極を通る部分でＹ方向に切断したときの断面図である。
【図４】図２に示す電気光学装置において画素スイッチング素子として用いたＴＦＤ素子の説明図である。
【図５】本発明の実施の形態１に係る電気光学装置の素子基板に形成されたパッド、およびＩＣのバンプを模式的に示す説明図である。
【図６】（Ａ）、（Ｂ）は、本発明の実施の形態２に係る電気光学装置の素子基板に形成した第１のＩＣ実装領域の一部を模式的に示す説明図、およびＩＣのバンプの一部を模式的に示す説明図である。
【図７】画素スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。
【図８】電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型表示装置のブロック図である。
【図９】従来の電気光学装置の素子基板に形成されたパッド、およびＩＣのバンプを模式的に示す説明図である。
【符号の説明】
【００６２】
１ａ  電気光学装置、４  第１のＩＣ、７  可撓性基板、８  配線パターン、１０  素子基板（電気光学装置用基板）、１０ａ  素子基板の張り出し領域、２０  対向基板、４１  実使用バンプ、４２  未使用バンプ、４３  ダミーのバンプ、６１  第１のパッド、６２  第２のパッド、６３  第３のパッド
【図１】
2005283831.tif 000003
【図２】
2005283831.tif 000004
【図３】
2005283831.tif 000005
【図４】
2005283831.tif 000006
【図５】
2005283831.tif 000007
【図６】
2005283831.tif 000008
【図７】
2005283831.tif 000009
【図８】
2005283831.tif 000010
【図９】
2005283831.tif 000011