(57)【要約】【課題】  RF信号に同期させたクロック信号を安定して再生することができるクロック信号再生PLL回路及びクロック信号再生方法及び光ディスク再生装置を提供する。【解決手段】  アナログ/ディジタル変換手段と、位相誤差信号生成手段と、フィルタ手段と、ディジタル/アナログ変換手段と、発振手段とを有し、記録媒体から読み出したRF信号からクロック信号を再生するクロック信号再生PLL回路を内蔵した光ディスク再生装置において、フィルタ手段は、再生したクロック信号の異常を検出する異常検出手段と、異常検出手段でクロック信号の異常を検出した場合に、フィルタ手段で蓄積している所定時間前のディジタル位相誤差信号を消去する蓄積信号消去手段とを有することとした。【選択図】図3
2005348202.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号でサンプリングした入力信号をディジタル入力信号に変換するアナログ/ディジタル変換手段と、
前記ディジタル入力信号に基づいて前記入力信号と前記クロック信号との位相誤差を示すディジタル位相誤差信号を生成する位相誤差信号生成手段と、
前記ディジタル位相誤差信号と所定時間前のディジタル位相誤差信号とを用いて周波数成分を調整した平滑位相誤差信号を生成するフィルタ手段と、
前記平滑位相誤差信号をアナログ位相誤差信号に変換するディジタル/アナログ変換手段と、
前記アナログ位相誤差信号に応じた周波数で発振することによってクロック信号を再生する発振手段とを有するクロック信号再生PLL回路において、
前記フィルタ手段は、再生した前記クロック信号の異常を検出する異常検出手段と、
前記異常検出手段で前記クロック信号の異常を検出した場合に、前記フィルタ手段で蓄積している前記所定時間前のディジタル位相誤差信号を消去する蓄積信号消去手段とを有することを特徴とするクロック信号再生PLL回路。
【請求項２】
前記異常検出手段は、前記クロック信号の周波数が所定の範囲を超えた場合に前記クロック信号を異常と判定することを特徴とする請求項1に記載のクロック信号再生PLL回路。
【請求項３】
前記異常検出手段は、前記ディジタル位相誤差信号に基づいて前記入力信号と前記クロック信号との位相誤差量が所定量を超えた場合に、前記クロック信号を異常と判定することを特徴とする請求項1に記載のクロック信号再生PLL回路。
【請求項４】
前記蓄積信号消去手段は、前記クロック信号の異常が所定時間継続した場合に、前記フィルタ手段で蓄積している前記所定時間前のディジタル位相誤差信号を消去することを特徴とする請求項1〜3のいずれか1項に記載のクロック信号再生PLL回路。
【請求項５】
前記蓄積信号消去手段は、前記クロック信号の異常を所定回数以上検出した場合に、前記フィルタ手段で蓄積している前記所定時間前のディジタル位相誤差信号を消去することを特徴とする請求項1〜3のいずれか1項に記載のクロック信号再生PLL回路。
【請求項６】
入力信号をクロック信号でサンプリングすることによりディジタル入力信号を生成した後、このディジタル入力信号に基づいて、前記入力信号と前記クロック信号との位相誤差をディジタル演算することによりディジタル位相誤差信号を生成し、その後、このディジタル位相誤差信号と所定時間前のディジタル位相誤差信号とを用いて周波数成分を調整した平滑位相誤差信号を生成した後、この平滑位相誤差信号をアナログ化することによってアナログ位相誤差信号を生成し、このアナログ位相誤差信号に応じた周波数のクロック信号を再生するクロック信号再生方法において、
前記クロック信号の異常を検出した場合は、前記所定時間前のディジタル位相誤差信号を消去した後に、前記平滑位相誤差信号を生成することを特徴とするクロック信号再生方法。
【請求項７】
クロック信号でサンプリングした入力信号をディジタル入力信号に変換するアナログ/ディジタル変換手段と、
前記ディジタル入力信号に基づいて前記入力信号と前記クロック信号との位相誤差をディジタル的に演算することによってディジタル位相誤差信号を生成する位相誤差信号生成手段と、
前記ディジタル位相誤差信号と所定時間前のディジタル位相誤差信号とを用いて、周波数成分を調整した平滑位相誤差信号を生成するフィルタ手段と、
前記平滑位相誤差信号をアナログ位相誤差信号に変換するディジタル/アナログ変換手段と、
前記アナログ位相誤差信号に応じた周波数で発振することによってクロック信号を再生する発振手段とを有する光ディスク再生装置において、
前記フィルタ手段は、再生した前記クロック信号の異常を検出する異常検出手段と、
前記異常検出手段で前記クロック信号の異常を検出した場合に、前記フィルタ手段で蓄積している前記所定時間前のディジタル位相誤差信号を消去する蓄積信号消去手段とを有することを特徴とする光ディスク再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック信号再生PLL回路及びクロック信号再生方法及び光ディスク再生装置に関するものである。
【背景技術】
【０００２】
従来より、光ディスクや光磁気ディスクなどの記録媒体に記録したディジタルデータを再生する際は、光ディスク再生装置が用いられていた。
【０００３】
この光ディスク再生装置は、記録媒体からアナログデータ信号であるRF（Radio Frequency）信号を読み出した後、このRF信号に波形等化処理や自動ゲイン調整処理などを施した入力信号を生成し、その後、この入力信号を所定の周波数のクロック信号でサンプリングすることによってディジタルデータを再生していた。
【０００４】
このとき、光ディスクから正確にディジタルデータを再生するためには、RF信号に同期させたクロック信号によって入力信号をサンプリングする必要があった。
【０００５】
そのため、光ディスク再生装置は、クロック信号再生PLL（Phase Locked Loop）回路（以下、「PLL回路100」という。）と呼ばれるクロック信号再生回路を内蔵していた（例えば、特許文献1参照。）。
【０００６】
このPLL回路100は、図8に示すように、アナログ/ディジタル変換手段（以下、「ADC101」という。）と、位相誤差信号生成手段（以下、「PD102」という。）と、フィルタ手段（以下、「DF103」という。）と、ディジタル/アナログ変換手段（以下、「DAC104」という。）と、発信手段（以下、「VCO105」という。）とをループ状に接続して構成していた。
【０００７】
そして、このように構成したPLL回路100では、次のようにしてRF信号からクロック信号S106を再生していた。
【０００８】
まず、光ディスクからRF信号を読み出し、このRF信号に波形等化処理と自動ゲイン調整処理を施すことにより生成した入力信号S101をADC101に入力する。
【０００９】
次に、ADC101は、この入力信号S101をVCO105からフィードバックされたクロック信号S106をサンプリング信号としてサンプリングすることによってディジタル入力信号S102を生成してPD102に入力する。
【００１０】
次に、PD102は、このディジタル入力信号S102に基づいて入力信号S101とクロック信号S106との位相誤差をディジタル的に算出することによってディジタル位相誤差信号S103を生成してDF103に入力する。
【００１１】
次に、DF103は、このディジタル位相誤差信号S103の周波数成分を調整することによって平滑化した平滑位相誤差信号S104を生成してDAC104に入力する。
【００１２】
次に、DAC104は、この平滑位相誤差信号S104をディジタル/アナログ変換することによってアナログ位相誤差信号S105を生成してVCO105に入力する。
【００１３】
次に、VCO105は、このアナログ位相誤差信号S105の電圧に応じた周波数のクロック信号S106を再生する。
【００１４】
このクロック信号S106は、上記したようにADC101にフィードバックされ入力信号S101のサンプリング信号として利用される。
【００１５】
このように、PLL回路100は、RF信号に上記したような処理を施した後、再度ADC101にフィードバックするというループ状の信号処理を繰り返し行う回路である。
【００１６】
そして、このループ状の信号処理を安定して行うことによってRF信号に正確に同期させたクロック信号S106を再生するようにしていた。
【００１７】
このようにしてクロック信号S106を再生するPLL回路100では、DF103としてディジタルフィルタを用いることが一般的となっている。
【００１８】
このディジタルフィルタとして、近年では、比較的低コストでかつ小スペースで形成することができるといった利点からIIR（Infinite Impulse Response）フィルタが広く用いられていた。
【００１９】
このIIRフィルタは、フィルタ係数を設定可能な乗算器と、この乗算器の出力信号を所定時間蓄積させることによって所定時間遅延する遅延器と、乗算器の出力信号と遅延器の出力信号とを加算する加算器とから構成していた。
【００２０】
そして、このIIRフィルタは、ディジタル位相誤差信号S103を乗算器により所定のフィルタ係数倍して生成した乗算信号を加算器に入力するとともに、この乗算信号を遅延器に所定時間蓄積することにより所定時間遅延させた遅延乗算信号を加算器にフィードバックして入力し、その後、乗算信号と、この乗算信号よりも所定時間前に入力された乗算信号である遅延乗算信号とを加算器によって加算して平滑位相誤差信号S104を生成していた。
【００２１】
このように、IIRフィルタはフィードバック系の構造をしており、データの再生中は、継続的に遅延乗算信号を加算器にフィードバックすることでディジタル位相誤差信号S103に対して安定した平滑化を行っていた。
【特許文献１】特開平8-154053号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
ところが、上記従来のPLL回路100は、フィルタ手段としてIIRフィルタを用いていたため、データの再生中に振動や衝撃などを受けたことによりPLL回路100のループ状の信号処理が不安定な状態になることで入力信号S101とクロック信号S106との位相誤差が増大したり、クロック信号S106の周波数が所定の範囲を超える場合があった。
【００２３】
このような場合には、不安定な状態になったループ状の信号処理を即座に安定な状態に遷移させることができなくなり、RF信号に同期させたクロック信号S106を安定して再生することができないおそれがあった。
【００２４】
これは、IIRフィルタが乗算信号と、この乗算信号よりも所定時間前に入力された乗算信号である遅延乗算信号とを加算器で加算することによって平滑位相誤差信号S104を生成するためである。
【００２５】
つまり、衝撃などに起因して光ディスク再生装置が瞬間的に光ディスク上の別の記録領域からデータの再生を開始した場合に、IIRフィルタは、現在IIRフィルタに入力されている乗算信号に、衝撃を受ける前に再生していたときの遅延乗算信号を加算してしまい、これにより誤った平滑位相誤差信号S104を生成するおそれがあったためである。
【００２６】
さらに、IIRフィルタは、データを再生している間、継続的に遅延乗算信号を加算器にフィードバックする構造をしていたため、この誤った平滑位相誤差信号S104を半永久的に遅延乗算信号として加算器にフィードバックしてしまい、これによってもPLL回路100のループ状の信号処理を安定な状態に遷移させることができずにRF信号に同期させたクロック信号S106を安定して再生することができなくなるおそれがあった。
【課題を解決するための手段】
【００２７】
そこで、請求項1に係る本発明では、クロック信号でサンプリングした入力信号をディジタル入力信号に変換するアナログ/ディジタル変換手段と、ディジタル入力信号に基づいて入力信号とクロック信号との位相誤差を示すディジタル位相誤差信号を生成する位相誤差信号生成手段と、ディジタル位相誤差信号と所定時間前のディジタル位相誤差信号とを用いて周波数成分を調整した平滑位相誤差信号を生成するフィルタ手段と、平滑位相誤差信号をアナログ位相誤差信号に変換するディジタル/アナログ変換手段と、アナログ位相誤差信号に応じた周波数で発振することによってクロック信号を再生する発振手段とを有するクロック信号再生PLL回路において、フィルタ手段は、再生したクロック信号の異常を検出する異常検出手段と、異常検出手段でクロック信号の異常を検出した場合に、フィルタ手段で蓄積している所定時間前のディジタル位相誤差信号を消去する蓄積信号消去手段とを有することとした。
【００２８】
また、請求項2に係る本発明では、異常検出手段は、クロック信号の周波数が所定の範囲を超えた場合に、クロック信号を異常と判定することとした。
【００２９】
また、請求項3に係る本発明では、異常検出手段は、ディジタル位相誤差信号に基づいて入力信号とクロック信号との位相誤差量が所定量を超えた場合に、クロック信号を異常と判定することとした。
【００３０】
また、請求項4に係る本発明では、蓄積信号消去手段は、クロック信号の異常が所定時間継続した場合に、フィルタ手段で蓄積している所定時間前のディジタル位相誤差信号を消去することとした。
【００３１】
また、請求項5に係る本発明では、蓄積信号消去手段は、クロック信号の異常を所定回数以上検出した場合に、フィルタ手段で蓄積している所定時間前のディジタル位相誤差信号を消去することとした。
【００３２】
また、請求項6に係る本発明では、入力信号をクロック信号でサンプリングすることによりディジタル入力信号を生成した後、このディジタル入力信号に基づいて、入力信号とクロック信号との位相誤差をディジタル演算することによりディジタル位相誤差信号を生成し、その後、このディジタル位相誤差信号と所定時間前のディジタル位相誤差信号とを用いて周波数成分を調整した平滑位相誤差信号を生成した後、この平滑位相誤差信号をアナログ化することによってアナログ位相誤差信号を生成し、このアナログ位相誤差信号に応じた周波数のクロック信号を再生するクロック信号再生方法において、クロック信号の異常を検出した場合は、所定時間前のディジタル位相誤差信号を消去した後に、平滑位相誤差信号を生成することとした。
【００３３】
また、請求項7に係る本発明では、クロック信号でサンプリングした入力信号をディジタル入力信号に変換するアナログ/ディジタル変換手段と、ディジタル入力信号に基づいて入力信号とクロック信号との位相誤差をディジタル的に演算することによってディジタル位相誤差信号を生成する位相誤差信号生成手段と、ディジタル位相誤差信号と所定時間前のディジタル位相誤差信号とを用いて、周波数成分を調整した平滑位相誤差信号を生成するフィルタ手段と、平滑位相誤差信号をアナログ位相誤差信号に変換するディジタル/アナログ変換手段と、アナログ位相誤差信号に応じた周波数で発振することによってクロック信号を再生する発振手段とを有する光ディスク再生装置において、フィルタ手段は、再生したクロック信号の異常を検出する異常検出手段と、異常検出手段でクロック信号の異常を検出した場合に、フィルタ手段で蓄積している所定時間前のディジタル位相誤差信号を消去する蓄積信号消去手段とを有することとした。
【発明の効果】
【００３４】
本発明では、以下に記載するような効果を奏する。
【００３５】
請求項1に係る本発明では、クロック信号でサンプリングした入力信号をディジタル入力信号に変換するアナログ/ディジタル変換手段と、ディジタル入力信号に基づいて入力信号とクロック信号との位相誤差を示すディジタル位相誤差信号を生成する位相誤差信号生成手段と、ディジタル位相誤差信号と所定時間前のディジタル位相誤差信号とを用いて周波数成分を調整した平滑位相誤差信号を生成するフィルタ手段と、平滑位相誤差信号をアナログ位相誤差信号に変換するディジタル/アナログ変換手段と、アナログ位相誤差信号に応じた周波数で発振することによってクロック信号を再生する発振手段とを有するクロック信号再生PLL回路において、フィルタ手段は、再生したクロック信号の異常を検出する異常検出手段と、異常検出手段でクロック信号の異常を検出した場合に、フィルタ手段で蓄積している所定時間前のディジタル位相誤差信号を消去する蓄積信号消去手段とを有することとしたため、不安定になったループ状の信号処理の状態を即座に安定な状態に遷移させることができ、これによりRF信号に同期させたクロック信号を安定して再生することができるクロック信号再生PLL回路を提供することができる。
【００３６】
また、請求項2に係る本発明では、異常検出手段は、クロック信号の周波数が所定の範囲を超えた場合に、クロック信号を異常と判定することとしたため、ループ状の信号処理を行う全ての手段で発生する異常を考慮してクロック信号の異常を検出することができるので、RF信号に正確に同期させたクロック信号を安定して再生することができる。
【００３７】
また、請求項3に係る本発明では、異常検出手段は、ディジタル位相誤差信号に基づいて入力信号とクロック信号との位相誤差量が所定量を超えた場合に、クロック信号を異常と判定することとしたため、異常検出手段を論理回路だけで形成することができるので、異常検出手段の回路規模を縮小することができ、製造コストの低減を図ることができる。
【００３８】
また、請求項4に係る本発明では、蓄積信号消去手段は、クロック信号の異常が所定時間継続した場合に、フィルタ手段で蓄積している所定時間前のディジタル位相誤差信号を消去することとしたため、不安定になったループ状の信号処理の状態を安定な状態に遷移させるまでの時間が長時間化することを未然に防止することができるようになり、RF信号に同期させたクロック信号を安定して再生することができる
また、請求項5に係る本発明では、蓄積信号消去手段は、クロック信号の異常を所定回数以上検出した場合に、フィルタ手段で蓄積している所定時間前のディジタル位相誤差信号を消去することとしたため、周期的に発生するクロック信号の微小な異常によって不安定になったループ状の信号処理の状態を速やかに安定な状態に遷移させることができ、これによりRF信号に同期させたクロック信号を安定して再生することができる。
【００３９】
また、請求項6に係る本発明では、入力信号をクロック信号でサンプリングすることによりディジタル入力信号を生成した後、このディジタル入力信号に基づいて、入力信号とクロック信号との位相誤差をディジタル演算することによりディジタル位相誤差信号を生成し、その後、このディジタル位相誤差信号と所定時間前のディジタル位相誤差信号とを用いて周波数成分を調整した平滑位相誤差信号を生成した後、この平滑位相誤差信号をアナログ化することによってアナログ位相誤差信号を生成し、このアナログ位相誤差信号に応じた周波数のクロック信号を再生するクロック信号再生方法において、クロック信号の異常を検出した場合は、所定時間前のディジタル位相誤差信号を消去した後に、平滑位相誤差信号を生成することとしたため、不安定になったループ状の信号処理の状態を即座に安定な状態に遷移させることができ、これによりRF信号に同期させたクロック信号を安定して再生することができる。
【００４０】
また、請求項7に係る本発明では、クロック信号でサンプリングした入力信号をディジタル入力信号に変換するアナログ/ディジタル変換手段と、ディジタル入力信号に基づいて入力信号とクロック信号との位相誤差をディジタル的に演算することによってディジタル位相誤差信号を生成する位相誤差信号生成手段と、ディジタル位相誤差信号と所定時間前のディジタル位相誤差信号とを用いて、周波数成分を調整した平滑位相誤差信号を生成するフィルタ手段と、平滑位相誤差信号をアナログ位相誤差信号に変換するディジタル/アナログ変換手段と、アナログ位相誤差信号に応じた周波数で発振することによってクロック信号を再生する発振手段とを有する光ディスク再生装置において、フィルタ手段は、再生したクロック信号の異常を検出する異常検出手段と、異常検出手段でクロック信号の異常を検出した場合に、フィルタ手段で蓄積している所定時間前のディジタル位相誤差信号を消去する蓄積信号消去手段とを有することとしたため、不安定になったループ状の信号処理の状態を即座に安定な状態に遷移させることができ、これによりRF信号に同期させたクロック信号を安定して再生することができるようになり、データの再生中に振動や衝撃を受けても常に安定したデータの再生を行うことができる。
【発明を実施するための最良の形態】
【００４１】
本発明に係る光ディスク再生装置は、光ディスクから読み出したRF信号から、このRF信号をサンプリングするためのクロック信号を再生するクロック信号再生PLL回路を有している。
【００４２】
このクロック信号再生PLL回路は、記録媒体から読み出したアナログ信号であるRF信号に波形等化処理やゲイン調整処理などを施した入力信号をクロック信号でサンプリングすることによってディジタル入力信号に変換するアナログ/ディジタル変換手段と、このディジタル入力信号に基づいて入力信号とクロック信号との位相誤差をディジタル的に演算することによってディジタル位相誤差信号を生成する位相誤差信号生成手段と、所定のフィルタ係数倍したディジタル位相誤差信号に所定時間前のディジタル位相誤差信号をフィードバックして加算することによって周波数成分を調整した平滑位相誤差信号を生成するフィルタ手段と、平滑位相誤差信号をアナログ位相誤差信号に変換するディジタル/アナログ変換手段と、アナログ位相誤差信号の電圧に応じた周波数で発振することによってRF信号に同期させたクロック信号を再生する発振手段とを有するクロック信号再生PLL回路である。
【００４３】
そして、発信手段が発信するクロック信号をアナログ/ディジタル変換手段にフィードバックさせることで、入力信号をクロック信号でサンプリングするループ状の信号処理を行う回路である。
【００４４】
特に、フィルタ手段は、再生したクロック信号の異常を検出することによってループ状の信号処理の状態が不安定になったことを検出する異常検出手段と、この異常検出手段でクロック信号の異常を検出した場合に、フィルタ手段で蓄積している所定時間前のディジタル位相誤差信号のデータを消去する蓄積信号消去手段とを有している。
【００４５】
この異常検出手段は、クロック信号の周波数を参照して、クロック信号の周波数が所定の範囲を超えたことを検出することによってクロック信号の異常を検出するように構成している。
【００４６】
また、異常検出手段は、ディジタル位相誤差信号を参照することで入力信号とクロック信号との位相誤差量を監視し、この位相誤差量が所定量を超えたことを検出することによってクロック信号の異常を検出するように構成することもできる。
【００４７】
また、蓄積信号消去手段は、フィルタ手段に入力されるディジタル位相誤差信号と、このディジタル位相誤差信号を所定時間蓄積することによって所定時間遅延させたディジタル位相誤差信号とを用いて平滑位相誤差信号を生成するディジタルフィルタを有している。
【００４８】
特に、このディジタルフィルタは、異常検出手段がクロック信号の異常を検出した場合に、ディジタルフィルタ内に蓄積している所定時間遅延させたディジタル位相誤差信号を一旦消去する機能を有している。
【００４９】
また、蓄積信号消去手段には、クロック信号の異常が発生している時間を監視するタイマを設けることができる。
【００５０】
このように蓄積信号消去手段にタイマを設けることによって、異常検出手段が入力信号とクロック信号との位相誤差量又はクロック信号の周波数からクロック信号の異常を検出し、さらに、このタイマ手段によりクロック信号の異常が所定時間以上継続したことを検出した場合に、フィルタ手段で蓄積している所定時間前のディジタル位相誤差信号を消去することができるようになる。
【００５１】
また、蓄積信号消去手段には、クロック信号の異常が発生した回数を監視するカウンタを設けることができる。
【００５２】
このように蓄積信号消去手段にカウンタを設けることによって、異常検出手段がクロック信号の異常を検出し、さらに、カウンタによりクロック信号の異常が所定回数以上発生したことを検出した場合に、フィルタ手段で蓄積している所定時間前のディジタル位相誤差信号を消去することができるようになる。
【００５３】
このように、本発明に係る光ディスク再生装置は、クロック信号再生PLL回路によってRF信号に基づいて生成した入力信号と再生したクロック信号との位相誤差量又はクロック信号の周波数を逐次監視するようにしている。
【００５４】
そして、データの再生中にクロック信号再生PLL回路のループ状の信号処理の状態が不安定になった場合に、フィルタ手段で蓄積している所定時間前のディジタル位相誤差信号のデータを消去するようにしているため、フィルタ手段に現在入力されているディジタル位相誤差信号は、ループ状の信号処理の状態が不安定になる前のディジタル位相誤差信号の影響を受けなくなるので、速やかにループ状の信号処理を安定な状態に遷移させることができ、安定したデータの再生を行うことができる。
【００５５】
以下に、本発明にかかる光ディスク再生装置に内蔵しているクロック信号再生PLL回路（以下、「PLL回路1」という。）について図面を参照しながら説明する。
【００５６】
PLL回路1は、図1に示すように、アナログ/ディジタル変換手段としてのアナログ／ディジタル変換回路（以下、「ADC2」という。）と、位相誤差信号生成手段としての位相誤差信号生成回路（以下、「PD3」という。）と、デシメーション手段としてのデシメーション回路（以下、「DEC4」という。）と、フィルタ手段としてのフィルタ回路（以下、「DF5」という。）と、デルタシグマ変調手段としてのデルタシグマ変調回路（以下、「ΔΣ6」という。）と、ディジタル/アナログ変換手段としてのディジタル/アナログ変換回路（以下、「DAC7」という。）と、発信手段としての発信回路（以下、「VCO8」という。）とを順に接続するとともに、再生したクロック信号S8をサンプリング信号としてADC2に入力することによってループ状の信号処理を行うような構造をしている。
【００５７】
また、このPLL回路1では、クロック信号S8の異常を入力信号S1とクロック信号S8との位相誤差量に基づいて判定するために、PD3が出力するディジタル位相誤差信号S3をDF5にも入力するように構成している。
【００５８】
なおADC2に入力される入力信号S1は、光ディスクなどの記録媒体から読み出したRF信号に波形等化処理や自動ゲイン調整処理などを施した信号である。
【００５９】
以下に、このPLL回路1を構成する各手段について説明する。
【００６０】
ADC2は、PLL回路1で再生したクロック信号S8で入力信号S1をサンプリングすることによってディジタル入力信号S2に変換するA/Dコンバータにより構成している。
【００６１】
また、PD3は、ADC2により連続して変換されたディジタル入力信号S2に基づいて、入力信号S1とクロック信号S8との位相誤差をディジタル的に算出することによってディジタル位相誤差信号S3を生成するものであり演算処理回路により構成している。
【００６２】
なお、位相誤差の具体的な算出方法については、例えば特開平8-154053号公報に記載されている周知の算出方法を利用することができる。
【００６３】
また、DEC4は、PD3で生成されたディジタル位相誤差信号S3の帯域幅を1/Mに狭めたディジタル位相誤差信号S4を生成するものであり、演算処理回路により構成している。
【００６４】
特に、DF5は、図2に示すように、クロック信号S8の異常を検出することによってPLL回路1のループ状の信号処理が不安定な状態になったことを検出する異常検出手段10と、この異常検出手段10でクロック信号S8の異常を検出した場合に、DF5で所定時間前に蓄積しているディジタル位相誤差信号S4のデータを消去する蓄積信号消去手段11としての機能を有するディジタルフィルタとから構成している。
【００６５】
異常検出手段10は、図3に示すように、入力信号S1とクロック信号S8との位相誤差量を示すディジタル位相誤差信号S3に基づいてクロック信号S8の異常を検出する位相誤差監視回路18により構成している。
【００６６】
蓄積信号消去手段11としての機能を有するディジタルフィルタ20は、DEC4から入力される帯域幅を1/Mに狭めたディジタル位相誤差信号S4の周波数成分を調整することによって平滑位相誤差信号S5を生成するとともに、異常検出手段10がクロック信号S8の異常を検出した場合に、所定時間前に蓄積した帯域幅を1/Mに狭めたディジタル位相誤差信号S4のデータを消去することができる構造をしている。
【００６７】
このディジタルフィルタ20は、図4に示すように、巡回型ディジタルフィルタである第1と第2の2個のIIR（Infinite Impulse Response）フィルタ12、13を並列に接続することにより形成している。
【００６８】
第1のIIRフィルタ12は、DEC4から入力される帯域幅を1/Mに狭めたディジタル位相誤差信号S4にフィルタ係数を乗算することによって乗算信号S9を生成する乗算器21と、乗算信号S9を所定時間蓄積することによって所定時間遅延させた遅延乗算信号S10を生成する遅延器14と、乗算信号S9と遅延乗算信号S10とを加算する加算器15とから構成している。
【００６９】
第2のIIRフィルタ13は、遅延器14と加算器15との間に乗算器21を設けている以外は第1のIIRフィルタ12と同様の構造をしている。
【００７０】
そして、第1のIIRフィルタ12により生成した信号と第2のIIRフィルタ13により生成した信号とを加算することによって平滑位相誤差信号S5を生成するように構成している。
【００７１】
特に、遅延器14、14は、異常検出手段10としての位相誤差監視回路18がクロック信号S8の異常を検出した場合に、蓄積している遅延乗算信号S10を消去するように構成している。
【００７２】
このように、位相誤差監視回路18がクロック信号S8の異常を検出した場合に、遅延器14、14に蓄積している信号を一旦消去することによって、PLL回路のループ状の信号処理が不安定になる前に処理していた信号の影響を受けることなく、このループ状の信号処理の状態を即座に安定な状態に回復させることができる。
【００７３】
また、図5に示すように、DF5のディジタルフィルタ20と位相誤差監視回路18との間に、クロック信号S8の異常を検出している時間を計測するタイマ16と、クロック信号S8の異常を検出した回数をカウントするカウンタ17を設と、OR論理回路9とを設けることによって、所定時間以上クロック信号S8の異常が検出された場合、又は、所定回数クロック信号S8の異常が検出された場合に、遅延器14、14に蓄積している遅延乗算信号S10を消去するように構成することもできる。
【００７４】
このようにDF5を構成することによって、一層確実にクロック信号の異常を検出することができる。
【００７５】
また、ΔΣ6は、DF5で生成された平滑位相誤差信号S5をデルタシグマ変調することによって変調位相誤差信号S6に変換するものであり、演算処理回路により構成している。
【００７６】
なお、デルタシグマ変調の具体的な変調方法については、例えば特開2002-314425号公報に記載されている周知の変調方法を利用することができる。
【００７７】
また、DAC7は、ΔΣ6で変調した変調位相誤差信号S6をアナログ化することによってアナログ位相誤差信号S7に変換するものであり、D/Aコンバータにより構成している。
【００７８】
また、VCO8は、DAC7で変換したアナログ位相誤差信号S7の電圧に応じた周波数で発振することによってクロック信号S8を生成するものであり、電圧制御発信回路により構成している。
【００７９】
また、本発明のPLL回路は、クロック信号S8の異常をクロック信号S8の周波数に基づいて検出することもできる。
【００８０】
この場合は、図6に示すように、VCO8が発信するクロック信号S8をDF5に入力するように構成する。
【００８１】
次に、本実施形態に係るクロック信号再生方法の第1の実施例について説明する。
【００８２】
第1の実施例では、入力信号S1とクロック信号S8との位相誤差量に基づいてクロック信号S8の異常を検出してRF信号に同期させたクロック信号S8を再生する。
【００８３】
まず、図1に示すPLL回路1は、ADC2において、入力信号S1をクロック信号S8でサンプリングすることによりディジタル入力信号S2に変換してPD3に入力する。
【００８４】
次に、PD3において、ADC2から入力されるディジタル入力信号S2に基づいて、入力信号S1とクロック信号S8との位相誤差をディジタル的に算出することによってディジタル位相誤差信号S3を生成してDEC4に入力するとともに、DF5の内部に異常検出手段10として設けた位相誤差監視回路18に入力する（図5参照）。
【００８５】
次に、DEC4において、ディジタル位相誤差信号の帯域幅を1/Mに狭めたディジタル位相誤差信号S4を生成してDF5に入力する。
【００８６】
ここで、DF5は、PLL回路1のループ状の信号処理が安定している状態である場合に、図4に示すディジタルフィルタ20により、帯域幅を1/Mに狭めたディジタル位相誤差信号S4の周波数成分を調整することによって平滑位相誤差信号S5を生成してΔΣ6に入力する。
【００８７】
一方、この光ディスク再生装置が振動や衝撃などを受けて、PLL回路1のループ状の信号処理が不安定な状態に遷移した場合は、図5に示す位相誤差監視回路18がディジタル位相誤差信号S3から入力信号S1とクロック信号S8との位相誤差量が所定量を超えたことを検出する。
【００８８】
その後、異常検出手段10である位相誤差監視回路18は、蓄積信号消去信号S11をディジタルフィルタ20に入力する。
【００８９】
そして、この蓄積信号消去信号S11は、図4に示すように、DF5に設けた異常検出手段10（図示略）からディジタルフィルタ20を構成する遅延器14、14に入力される。
【００９０】
このように蓄積信号消去信号S11が入力されると、ディジタルフィルタ20では、遅延器14、14に蓄積している遅延乗算信号S10のデータを一旦消去し、その後、ディジタルフィルタ20に新たに入力されてくる帯域幅を1/Mに狭めたディジタル位相誤差信号S4だけを用いて乗算信号S9と遅延乗算信号S10とを生成し、この乗算信号S9と遅延乗算信号S10とを加算器により加算することによって平滑位相誤差信号S5を生成してΔΣ6に入力する。
【００９１】
次に、ΔΣ6において、平滑位相誤差信号S5をデルタシグマ変調することによって変調位相誤差信号S6を生成してDAC7に入力する。
【００９２】
次に、DAC7において、変調位相誤差信号S6をアナログ化することによってアナログ位相誤差信号S7を生成してVCO8に入力する。
【００９３】
最後に、VCO8において、DAC7により変換したアナログ位相誤差信号S7の電圧に応じた周波数で発振することによってRF信号に同期させたクロック信号S8を再生する。
【００９４】
そして、このクロック信号S8をサンプリング信号として再びADC2にフィードバックするループ状の信号処理を行うことで、RF信号に同期させたクロック信号S8を安定して再生できるようにしている。
【００９５】
次に、本実施形態に係るクロック信号再生方法の第2の実施例について説明する。
【００９６】
第2の実施例では、図6に示すように、蓄積信号消去手段11にタイマ16とカウンタ17とを設けたPLL回路1によりクロック信号S8を再生する。
【００９７】
まず、図1に示すPLL回路1において、入力信号S1にADC2とPD3とDEC4とを用いて第1の実施例と同様の信号処理を施すことにより帯域幅を1/Mに狭めたディジタル位相誤差信号S4を生成してDF5に入力する。
【００９８】
このDF5は、図5に示すように、異常検出手段10として機能する位相誤差監視回路18と、ディジタルフィルタ20とタイマ16とカウンタ17とOR論理回路9とにより構成している。
【００９９】
そして、DF5は、PLL回路1のループ状の信号処理が安定している状態である場合に、図4に示すディジタルフィルタ20により帯域幅を1/Mに狭めたディジタル位相誤差信号S4の周波数成分を調整することによって平滑位相誤差信号S5を生成してΔΣ6に入力する。
【０１００】
一方、この光ディスク再生装置が振動や衝撃などを受けて、PLL回路1のループ状の信号処理が不安定な状態に遷移した場合は、図5に示す位相誤差監視回路18がPD3から入力されるディジタル位相誤差信号S3に基づいて入力信号S1とクロック信号S8との位相誤差量が所定量を超えたことを検出する。
【０１０１】
その後、位相誤差監視回路18は、入力信号S1とクロック信号S8との位相誤差量が所定量を超えたことを検出している間、位相誤差異常信号S12を生成してタイマ16とカウンタ17とに入力する。
【０１０２】
タイマ16は、位相誤差異常信号S12が入力されている時間を計測し、所定時間以上位相誤差異常信号S12が入力された場合に、OR論理回路9に異常時間信号S13を入力する。
【０１０３】
カウンタ17は、位相誤差異常信号S12が入力された回数をカウントし、所定回数以上位相誤差異常信号S12が入力された場合に、OR論理回路9に異常回数信号S14を入力する。
【０１０４】
OR論理回路9は、異常時間信号S13と異常回数信号S14とのいずれか一方の信号が入力されると、蓄積信号消去信号S11をディジタルフィルタ20の内部の遅延器14、14に入力する。
【０１０５】
ディジタルフィルタ20は、この蓄積信号消去信号S11が入力されると、遅延器14、14に蓄積している遅延乗算信号S10のデータを一旦消去し、その後、ディジタルフィルタ20に新たに入力されてくる帯域幅を1/Mに狭めたディジタル位相誤差信号S4だけを用いて乗算信号S9と遅延乗算信号S10とを生成し、この乗算信号S9と遅延乗算信号S10とを加算器により加算することによって平滑位相誤差信号S5を生成してΔΣ6に入力する。
【０１０６】
そして、この平滑位相誤差信号S5に、ΔΣ6とDAC7とVCO8とを用いて第1の実施例と同様の信号処理を施すことによりRF信号に同期させたクロック信号S8を再生する。
【０１０７】
次に、本実施形態に係るクロック信号再生方法の第3の実施例について説明する。
【０１０８】
第3の実施例では、クロック信号S8の周波数に基づいてクロック信号S8の異常を検出してRF信号に同期させたクロック信号S8を再生する。
【０１０９】
ここで用いるPLL回路1は、図6に示すように、VCO8が発信するクロック信号S8をDF5へフィードバックするように構成しており、クロック信号S8の周波数に基づいてクロック信号S8の異常を検出してRF信号に同期させたクロック信号S8を生成する。
【０１１０】
まず、図6に示すPLL回路1において、入力信号S1にADC2とPD3とDEC4とを用いて第1の実施例と同様の信号処理を施すことにより帯域幅を1/Mに狭めたディジタル位相誤差信号S4を生成してDF5に入力する。
【０１１１】
このDF5は、図7に示すように、異常検出手段10として機能する周波数監視回路19と、ディジタルフィルタ20とタイマ16とカウンタ17とOR論理回路9とにより構成している。
【０１１２】
そして、DF5は、PLL回路1のループ状の信号処理が安定している状態である場合に、ディジタルフィルタ20により帯域幅を1/Mに狭めたディジタル位相誤差信号S4の周波数成分を調整することによって平滑位相誤差信号S5を生成してΔΣ6に入力する。
【０１１３】
一方、この光ディスク再生装置が振動や衝撃などを受けて、PLL回路1のループ状の信号処理が不安定な状態に遷移した場合は、周波数監視回路19がVCO8から入力されるクロック信号S8に基づいてクロック信号S8の周波数が所定の範囲を超えたことを検出する。
【０１１４】
その後、周波数監視回路19は、クロック信号S8の周波数が所定の範囲を超えたことを検出している間、周波数異常信号S15を生成してタイマ16とカウンタ17とに入力する。
【０１１５】
タイマ16は、周波数異常信号S15が入力されている時間を計測し、所定時間以上周波数異常信号S15が入力された場合に、OR論理回路9に異常時間信号S13を入力する。
【０１１６】
カウンタ17は、周波数異常信号S15が入力された回数をカウントし、所定回数以上周波数異常信号S15が入力された場合に、OR論理回路9に異常回数信号S14を入力する。
【０１１７】
OR論理回路9は、異常時間信号S13と異常回数信号S14とのいずれか一方の信号が入力されると、蓄積信号消去信号S11をディジタルフィルタ20の内部の遅延器14、14に入力する。
【０１１８】
ディジタルフィルタ20は、この蓄積信号消去信号S11が入力されると、遅延器14、14に蓄積している遅延乗算信号S10のデータを一旦消去し、その後、ディジタルフィルタ20に新たに入力されてくる帯域幅を1/Mに狭めたディジタル位相誤差信号S4だけを用いて乗算信号S9と遅延乗算信号S10とを生成し、この乗算信号S9と遅延乗算信号S10とを加算器により加算することによって平滑位相誤差信号S5を生成してΔΣ6に入力する。
【０１１９】
そして、この平滑位相誤差信号S5に、ΔΣ6とDAC7とVCO8とを用いて第1の実施例と同様の信号処理を施すことによりRF信号に同期させたクロック信号S8を再生する。
【０１２０】
また、上記した第2、第3の実施例では、蓄積信号消去手段11をディジタルフィルタ20とOR論理回路9とタイマ16とカウンタ17とによって構成しているが、蓄積信号消去手段は、ディジタルフィルタ20とタイマ16とだけで構成することにより、クロック信号S8に異常が発生している時間だけを用いて蓄積信号消去信号S11を生成することもできる。
【０１２１】
なお、上記した第2及び第3の実施例で用いたDF5には、タイマ16とカウンタ17とを両方設けるように構成したが、タイマ16又はカウンタ17のいずれか一方だけを設けることによっても本実施形態で用いるDF5として機能させることができる。
【図面の簡単な説明】
【０１２２】
【図１】本発明に係るクロック信号再生PLL回路を示すブロック図である。
【図２】フィルタ手段を示すブロック図である。
【図３】フィルタ手段を示すブロック図である。
【図４】フィルタ手段を示すブロック図である。
【図５】フィルタ手段を示すブロック図である。
【図６】本発明に係るクロック信号再生PLL回路を示すブロック図である。
【図７】フィルタ手段を示すブロック図である。
【図８】従来のクロック信号再生PLL回路を示すブロック図である。
【符号の説明】
【０１２３】
１  PLL回路
２  ADC
３  PD
４  DEC
５  DF
６  ΔΣ
７  DAC
８  VCO
９  OR論理回路
１０  異常検出手段
１１  蓄積信号消去手段
１２  第1のIIRフィルタ
１３  第2のIIRフィルタ
１４  遅延器
１５  加算器
１６  タイマ
１７  カウンタ
１８  位相誤差監視回路
１９  周波数監視回路
２０  ディジタルフィルタ
２１  乗算器
S1  入力信号
S2  ディジタル入力信号
S3  ディジタル位相誤差信号
S4  帯域幅を1/Mに狭めたディジタル位相誤差信号
S5  平滑位相誤差信号
S6  変調位相誤差信号
S7  アナログ位相誤差信号
S8  クロック信号
S9  乗算信号
S10  遅延乗算信号
S11  蓄積信号消去信号
S12  位相誤差異常信号
S13  異常時間信号
S14  異常回数信号
S15  周波数異常信号
【図１】
2005348202.tif 000003
【図２】
2005348202.tif 000004
【図３】
2005348202.tif 000005
【図４】
2005348202.tif 000006
【図５】
2005348202.tif 000007
【図６】
2005348202.tif 000008
【図７】
2005348202.tif 000009
【図８】
2005348202.tif 000010