(57)【要約】【課題】  ボンディングパッド部から被保護回路への配線方向にかかわらずに被保護回路を静電破壊から保護することができ、マスク設計をする際には、各ボンディングパッド部をセル化できる半導体装置を提供することを目的とする。【解決手段】  過電圧吸収手段３をボンディングパッド１の周囲を取り囲むように配置し、静電気による過電圧がボンディングパッド部１Ａに印加された場合には、ボンディングパッド１と被保護回路２を接続する全ての配線経路上で過電圧吸収手段３を導通させて過電圧を吸収する。【選択図】  図２
2005244200.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に形成されたボンディングパッド部と、前記半導体基板の表面に形成され前記ボンディングパッド部に接続された静電破壊防止用の過電圧吸収手段と、前記半導体基板の表面に形成され前記ボンディングパッド部に接続された被保護回路とを備えた半導体装置において、
前記過電圧吸収手段を前記ボンディングパッド部の全周を取り囲むように配置した
半導体装置。
【請求項２】
半導体基板と、前記半導体基板上に形成されたボンディングパッド部と、前記半導体基板の表面に形成され前記ボンディングパッド部に接続された静電破壊防止用の過電圧吸収手段と、前記半導体基板の表面に形成され前記ボンディングパッド部に接続された被保護回路とを備えた半導体装置において、
前記過電圧吸収手段を前記ボンディングパッド部の外周の一部を取り囲むように配置した
半導体装置。
【請求項３】
前記過電圧吸収手段がバイポーラトランジスタで構成され、このバイポーラトランジスタのコレクタが前記ボンディングパッドに接続され、ベースが抵抗を経てまたは直接に接地点に接続され、エミッタが接地点に接続されている
請求項１または請求項２に記載の半導体装置。
【請求項４】
前記過電圧吸収手段がＮチャネルＭＯＳトランジスタで構成され、このＮチャネルＭＯＳトランジスタのドレインが前記ボンディングパッドに接続され、ゲートがソースに接続され、ソースが接地点に接続されている
請求項１または請求項２に記載の半導体装置。
【請求項５】
前記過電圧吸収手段がＰチャネルＭＯＳトランジスタで構成され、このＰチャネルＭＯＳトランジスタのドレインが前記ボンディングパッドに接続され、ゲートがソースに接続され、ソースが電源に接続されている
請求項１または請求項２に記載の半導体装置。
【請求項６】
前記過電圧吸収手段がダイオードで構成され、このダイオードのアノードが前記ボンディングパッドに接続され、カソードが電源に接続されている
請求項１または請求項２に記載の半導体装置。
【請求項７】
前記過電圧吸収手段がダイオードで構成され、このダイオードのカソードが前記ボンディングパッドに、アノードが接地点に接続されている
請求項１または請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電破壊防止用の保護回路を有する半導体装置に関する。
【背景技術】
【０００２】
半導体集積回路を静電破壊から保護するため、端子に静電破壊防止用の保護素子、あるいは保護回路を挿入し、集積化することが行われている。
図９は従来の半導体装置を示し、被保護回路２を保護するために保護バイポーラトランジスタ３が設けられている。ここでは保護トランジスタのシンボルを断面図の該当位置に併記している。
【０００３】
半導体基板２０に形成された被保護回路２に対して、外部からの入力信号は、絶縁膜４０の窓部４１から露出したアルミ配線パターン７１のボンディングパッド部１Ａに印加される。ボンディングパッド部１Ａは、半導体基板２０上に形成されたボンディングパッド１とアルミ配線パターン７１の下面との間に、下から順にプラグ２１、アルミ配線パターン７２およびプラグ２２を積層して構成されている。
【０００４】
ボンディングパッド部１Ａに印加された入力信号は、アルミ配線パターン７１とプラグ２７およびアルミ配線パターン７３を介して被保護回路２に印加される。
ボンディングパッド部１Ａと被保護回路２との間の半導体基板２０には、保護バイポーラトランジスタ３が形成されている。
【０００５】
保護回路として形成した保護バイポーラトランジスタ３は、コレクタ拡散層４をアルミ配線パターン７２にプラグ２３を介して接続し、エミッタ拡散層６を半導体基板２０の接地点に、プラグ２５とアルミ配線パターン７４とプラグ２６を介して接続し、ベース拡散層５はプラグ２４を介してアルミ配線パターン７５に接続されている。
【０００６】
このようにして、ボンディングパッド１に印加された静電気を、保護バイポーラトランジスタ３を通じて前記半導体基板２０のグランドへ逃がして吸収することで、被保護回路２の静電破壊を防止できる。
【０００７】
保護バイポーラトランジスタ３が静電気から被保護回路２を保護する保護効果は、保護バイポーラトランジスタ３の配置により異なる。被保護回路２の静電破壊に対して十分な効果を得るためには、ボンディングパッド部１Ａと被保護回路２を接続する配線パターンの経路上に合わせて保護バイポーラトランジスタ３のコレクタ拡散層４を配置することが必要である。
【特許文献１】特開平２−２１５１５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、異なる経路上に被保護回路が複数個存在する場合や、パワートランジスタを内蔵している半導体装置において、アルミ配線の電流集中、また、アルミ配線の抵抗成分の削減に留意するためボンディングパッド上にアルミ配線をかぶせなければならない。しかし、従来例に示すような保護バイポーラトランジスタ３の配置では、保護バイポーラトランジスタ３のコレクタ拡散層を介在することなくボンディングパッド部１Ａと被保護回路２を接続する経路が存在する。あるいは、ボンディングパッド部１Ａと被保護回路２を接続する全ての経路上に保護バイポーラトランジスタ３のコレクタ拡散層４を配置する構成の実現が非常に困難となるなどの課題がある。
【０００９】
図１０に示す従来例では、半導体基板２０の上に２つの被保護回路２ａ，２ｂが形成されている。２１〜２８はプラグである。このように、ボンディングパッド１と一方の被保護回路２ａの間に形成された保護バイポーラトランジスタ３は、被保護回路２ａを保護するのに有効に作用する。しかし、ボンディングパッド部１Ａのアルミ配線パターン７１に対してプラグ２８とアルミ配線パターン７６を介して接続されているもう一方の被保護回路２ｂについては、保護バイポーラトランジスタ３のコレクタ拡散層４を介在することなくボンディングパッド１と被保護回路２ｂを接続する経路が存在しており、被保護回路２ｂの静電破壊に対して十分な保護効果が期待できない。
【００１０】
このことは、ボンディングパッド部１Ａから被保護回路２ａとは反対方向に延長されている前記アルミ配線パターン７１に接続された被保護回路２については、被保護回路２ａの保護バイポーラトランジスタ３とは別の保護バイポーラトランジスタが必要であることを意味しており、各ボンディングパッド部についてマスク設計をする際には、ボンディングパッド部から被保護回路への配線方向に応じて保護バイポーラトランジスタの形成位置などを変更しながら設計することが必要である。
【００１１】
本発明は、ボンディングパッド部から被保護回路へ接続する配線の配線方向にかかわらずに被保護回路を静電破壊から保護することができ、マスク設計をする際には、ボンディングパッド部と過電圧吸収手段を含めてセル化できる構造の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の請求項１記載の半導体装置は、半導体基板と、前記半導体基板上に形成されたボンディングパッド部と、前記半導体基板の表面に形成され前記ボンディングパッド部に接続された静電破壊防止用の過電圧吸収手段と、前記半導体基板の表面に形成され前記ボンディングパッド部に接続された被保護回路とを備えた半導体装置において、前記過電圧吸収手段を前記ボンディングパッド部の全周を取り囲むように配置したことを特徴とする。
【００１３】
本発明の請求項２記載の半導体装置は、半導体基板と、前記半導体基板上に形成されたボンディングパッド部と、前記半導体基板の表面に形成され前記ボンディングパッド部に接続された静電破壊防止用の過電圧吸収手段と、前記半導体基板の表面に形成され前記ボンディングパッド部に接続された被保護回路とを備えた半導体装置において、前記過電圧吸収手段を前記ボンディングパッド部の外周の一部を取り囲むように配置したことを特徴とする。
【００１４】
本発明の請求項３記載の半導体装置は、請求項１または請求項２において、前記過電圧吸収手段がバイポーラトランジスタで構成され、このバイポーラトランジスタのコレクタが前記ボンディングパッドに接続され、ベースが抵抗を経てまたは直接に接地点に接続され、エミッタが接地点に接続されていることを特徴とする。
【００１５】
本発明の請求項４記載の半導体装置は、請求項１または請求項２において、前記過電圧吸収手段がＮチャネルＭＯＳトランジスタで構成され、このＮチャネルＭＯＳトランジスタのドレインが前記ボンディングパッドに接続され、ゲートがソースに接続され、ソースが接地点に接続されていることを特徴とする。
【００１６】
本発明の請求項５記載の半導体装置は、請求項１または請求項２において、前記過電圧吸収手段がＰチャネルＭＯＳトランジスタで構成され、このＰチャネルＭＯＳトランジスタのドレインが前記ボンディングパッドに接続され、ゲートがソースに接続され、ソースが電源に接続されていることを特徴とする。
【００１７】
本発明の請求項６記載の半導体装置は、請求項１または請求項２において、前記過電圧吸収手段がダイオードで構成され、このダイオードのアノードが前記ボンディングパッドに接続され、カソードが電源に接続されていることを特徴とする。
【００１８】
本発明の請求項７記載の半導体装置は、請求項１または請求項２において、前記過電圧吸収手段がダイオードで構成され、このダイオードのカソードが前記ボンディングパッドに、アノードが接地点に接続されていることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、ボンディングパッド部の外周の複数方向に過電圧吸収手段が介在するので、マスク設計をする際には、ボンディングパッド部と過電圧吸収手段を含めてセル化して同種のセルを複数の箇所に配置しても、ボンディングパッド部から被保護回路への配線の引き出し方向にかかわらず各ボンディングパッド部に対して十分な保護効果が得られる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の各実施の形態を図１〜図８と図１１〜図１３に基づいて説明する。
（実施の形態１）
図１と図２は本発明の（実施の形態１）における半導体装置を示す。
【００２１】
図１は図２に示した半導体装置の平面図のＡ−Ａ’の断面図を示している。
この（実施の形態１）の半導体装置では、被保護回路２ａ，２ｂを保護するために保護バイポーラトランジスタ３が設けられている。ここでは保護トランジスタのシンボルを断面図の該当位置に併記している。
【００２２】
ボンディングパッド部１Ａは、半導体基板２０上に形成されたボンディングパッド１とアルミ配線パターン７１の下面との間に、下から順にプラグ２１、アルミ配線パターン７２およびプラグ２２を積層して構成されている。
【００２３】
半導体基板２０に形成された被保護回路２ａ，２ｂに対して、外部からの入力信号は、絶縁膜４０の窓部４１から露出したアルミ配線パターン７１のボンディングパッド部１Ａに印加される。そして、ボンディングパッド部１Ａに印加された入力信号は、アルミ配線パターン７１とプラグ２７およびアルミ配線パターン７３を介して被保護回路２ａに印加される。また、被保護回路２ｂに対して入力信号は、アルミ配線パターン７１とプラグ２８およびアルミ配線パターン７６を介して印加される。外部への出力信号は逆の経路となる。
【００２４】
過電圧吸収手段としての保護バイポーラトランジスタ３は、図２に示すようにボンディングパッド部１Ａの全周を取り囲むようにコレクタ拡散層４Ａが形成されている。詳しくは、半導体基板２０の表面に形成されているコレクタ拡散層４Ａは、ボンディングパッド１の外周にこのボンディングパッド１を取り囲むように形成されている。したがって、図１ではボンディングパッド部１Ａと被保護回路２ａとの間の配線パターンにプラグ２３を介して接続されたコレクタ拡散層４Ａだけでなく、ボンディングパッド部１Ａと被保護回路２ｂとの間の配線パターンにプラグ２３を介して接続されたコレクタ拡散層４Ａが図示されており、この２つのコレクタ拡散層４Ａは互いに半導体基板２０に作り込まれて連続している同一のコレクタ拡散層である。
【００２５】
保護バイポーラトランジスタ３のエミッタ拡散層６Ａは、プラグ２５とアルミ配線パターン７４とプラグ２６を介して半導体基板２０の接地点に接続されている。ベース拡散層５Ａはプラグ２４とアルミ配線パターン７５および抵抗素子５１を経て半導体基板２０の接地点に接続されている。
【００２６】
なお、図１では最上層のアルミ配線パターン７１は半導体基板２０の全面的に被せられているが、図２では最上層のアルミ配線パターン７１の下側を図示するために一部を取り除いて図示されている。プラグなどについても図示が省かれている。
【００２７】
図２をもう少し詳しく説明すると、保護バイポーラトランジスタ３のコレクタ拡散層４Ａを、ボンディングパッド１の全周を取り囲むように配置し、ボンディングパッド１にかぶせたアルミ配線パターン７２の下面の全周と保護バイポーラトランジスタ３のコレクタ拡散層４Ａとを導通させることにより、被保護回路２ａを静電気に対して保護するだけでなく、ボンディングパッド部１Ａからの配線方向が異なっている被保護回路２ｂに対しても保護バイポーラトランジスタ３が有効に作用して、被保護回路２ｂを静電気に対して保護することができる。
【００２８】
なお、（実施の形態１）において保護バイポーラトランジスタ３のベース拡散層５は抵抗素子５１を介して接地されているが、もちろん保護バイポーラトランジスタ３のベース拡散層５を直接に接地した場合、あるいは開放した場合でも、静電破壊に対する保護効果を得られる。
【００２９】
以上の（実施の形態１）では、最上層のアルミ配線パターン７１は半導体基板２０上を全面的に被せられている事例を説明したが、マスク設計をする際にはボンディングパッド部と過電圧吸収手段を含めてセル化できることについて、図１１と図１２に基づく例を挙げて以下に説明する。
【００３０】
図１１（ａ）は半導体装置の平面図であり、半導体基板２０の外周に沿ってグランドパターン４２が形成されている。絶縁膜４０の窓部から露出した各ボンディングパッド部１Ａ１，１Ａ２，１Ａ３，・・・のうち、ここではボンディングパッド部１Ａ１，１Ａ２，１Ａ３に注目する。
【００３１】
半導体基板２０の表面に形成されている被保護回路２とボンディングパッド部１Ａ１，１Ａ２，１Ａ３とを繋ぐ配線パターンの方向は、ボンディングパッド部１Ａ１については図１１（ｂ）に示すようにアルミ配線パターン７１Ａが右側に引き出されている。ボンディングパッド部１Ａ２については図１１（ｄ）に示すようにアルミ配線パターン７１Ｂが下側に引き出されている。ボンディングパッド部１Ａ３については図１１（ｃ）に示すようにアルミ配線パターン７１Ｃが左側に引き出されている。
【００３２】
この図１１（ｂ）〜（ｄ）に示すように、ボンディングパッド部の全周を囲むように半導体基板２０の表面に保護バイポーラトランジスタ３のコレクタ拡散層４Ａを形成することによって、ボンディングパッド部１Ａ１，１Ａ２，１Ａ３の何れに対しても被保護回路２を静電破壊から保護できるように作用する保護バイポーラトランジスタ３を作り込むことができる。従って、マスク設計を行う場合には、ボンディングパッド１と保護バイポーラトランジスタ３を含めてセル化し同種の複数のセルを配置して、各ボンディングパッド部１Ａ１，１Ａ２，１Ａ３をそれぞれ構成しても構わないことがわかる。
【００３３】
図１２（ａ）はボンディングパッド部１Ａ１の断面図、図１２（ｂ）はボンディングパッド部１Ａ３の断面図を示しており、図１と同一の部分には同一の符号を付けて説明している。
【００３４】
（実施の形態２）
図３は本発明の（実施の形態２）における半導体装置の平面図を示す。保護トランジスタのシンボルが断面図の該当位置に併記して説明している点については、（実施の形態１）と同じである。
【００３５】
半導体装置の断面構造は、一部のコレクタ拡散層４Ａが欠けているだけであり、基本的には図１とほぼ同様の構成となる。
先の（実施の形態１）では保護バイポーラトランジスタ３のコレクタ拡散層４Ａはボンディングパッド部１Ａの全周を取り囲むように半導体基板２０に形成されていたが、図３においては、半導体基板２０における被保護回路２の形成領域が、ボンディングパッド１の三方を取り囲む形状に形成されている。
【００３６】
この場合には、ボンディングパッド部１Ａの外周の一部を取り囲むようにコレクタ拡散層４Ａを形成し、ボンディングパッド１にかぶせたアルミ配線パターン（図１中の７２）にてボンディングパッド１とコレクタ拡散層４Ａを導通している。保護バイポーラトランジスタ３のベース拡散層５Ａはアルミ配線パターン７５および抵抗素子５１を経てまたは直接に接地点（半導体基板２０）に接続され、エミッタ拡散層６Ａが接地点に接続されている。
【００３７】
なお、図３では最上層のアルミ配線パターン４２及び７１は半導体基板２０の全面に被せられているが、最上層のアルミ配線パターン７１の下側を図示するために一部を取り除いて図示されている。プラグなどについても図示が省かれている。
【００３８】
一般的な半導体装置は、図１１（ａ）に示すように、半導体基板２０の外周に沿ってグランドパターン４２が形成され、複数個のボンディングパッド部１Ａはそのグランドパターン４２に沿って配置されるため、半導体基板２０のチップ端側に半導体素子を配置することは殆どなく、半導体基板２０の内側に半導体素子を配置する。従って、この実施形態のように三方にコレクタ拡散層４Ａを有したボンディングパッド部１Ａを、コレクタ拡散層４Ａが欠落しているもう一方側をチップ端のグランドパターン４２側に向けて配置すれば、半導体素子が形成される三方側のコレクタ拡散層４Ａが実質的に全ての配線パターンの経路上に配置され、実質的に全ての被保護回路２の静電破壊に対して十分な保護効果を得られる。
【００３９】
（実施の形態３）
図４〜図６は本発明の（実施の形態３）における半導体装置を示す。
図４は図５に示した半導体装置の平面図のＡ−Ａ’の断面図を示している。保護トランジスタのシンボルが断面図の該当位置に併記して説明している点については、（実施の形態１）と同じである。
【００４０】
図４と図５において、ボンディングパッド部１Ａは、半導体基板２０上に形成されたボンディングパッド１とアルミ配線パターン７１の下面との間に、下から順にプラグ２１、アルミ配線パターン７２およびプラグ２２を積層して構成されている。
半導体基板２０に形成された被保護回路２ａ，２ｂに対して、外部からの入力信号は、絶縁膜４０の窓部４１から露出したアルミ配線パターン７１のボンディングパッド部１Ａに印加される。そして、ボンディングパッド部１Ａに印加された入力信号は、アルミ配線パターン７１とプラグ２７およびアルミ配線パターン７３を介して被保護回路２ａに印加される。また、被保護回路２ｂに対して入力信号は、アルミ配線パターン７１とプラグ２８およびアルミ配線パターン７６を介して印加される。外部への出力信号は逆の経路となる。
【００４１】
過電圧吸収手段としての保護ＮチャネルＭＯＳトランジスタ（以下、保護ＭＯＳトランジスタと称す）１１は、ボンディングパッド部１Ａの全周を取り囲むようにドレイン拡散層９が半導体基板２０の表面に形成され、その外側にゲート電極１０が形成され、さらにその外側の全周を取り囲むようにソース拡散層８が半導体基板２０に形成されている。
【００４２】
詳しくは、半導体基板２０に形成されているドレイン拡散層９とソース拡散層８は、ボンディングパッド１の外周にこのボンディングパッド１を取り囲むように形成されている。ドレイン拡散層９はプラグ４３を介してアルミ配線パターン７２に、アルミ配線パターン７２の外周部の全周で接続されている。ソース拡散層８は、プラグ４４を介してアルミ配線パターン７７に接続されている。４５はプラグである。ゲート電極１０がソース拡散層８に接続され、ソース拡散層８が接地点（半導体基板２０）に接続されている。ゲート電極１０の直下の半導体基板２０上には薄いゲート酸化膜（図示せず）が形成されている。
【００４３】
なお、図４では最上層のアルミ配線パターン７１は半導体基板２０の全面的に被せられているが、図５では最上層のアルミ配線パターン７１の下側を図示するために一部を取り除いて図示されている。プラグなどについても図示が省かれている。
【００４４】
図５においては、保護ＭＯＳトランジスタ１１のドレイン拡散層９をボンディングパッド１の全周を取り囲むように配置し、ボンディングパッド１にかぶせたアルミ配線パターン７２にてボンディングパッド１と保護ＭＯＳトランジスタ１１のドレイン拡散層９を導通させることにより、ボンディングパッド１と被保護回路２ａ，２ｂを接続する全ての経路上に保護ＭＯＳトランジスタ１１のドレイン拡散層９が介在する構成を容易に実現している。この構成により、全ての被保護回路２ａ，２ｂの静電破壊に対して十分な保護効果を得られる。
【００４５】
なお、保護ＭＯＳトランジスタ１１のゲート電極１０は直接に接地されているが、もちろん抵抗素子を介して接地した場合でも、静電破壊に対して効果を得られる。また、（実施の形態３）において、保護ＭＯＳトランジスタ１１として、Ｎチャンネル型ＭＯＳトランジスタを用いているが、もちろんＰチャンネル型ＭＯＳトランジスタを用いることもでき、その場合、接地を電源と読み替える構成となる。
【００４６】
さらに（実施の形態２）のように、保護ＭＯＳトランジスタ１１のドレイン拡散層９をボンディングパッド１の外周の一部（より具体的には三方）を取り囲むように配置し、ボンディングパッド１にかぶせたアルミ配線パターン７２にてボンディングパッド１と保護ＭＯＳトランジスタ１１のドレイン拡散層９を導通させることによっても、同様の効果を得られる。
【００４７】
また、図６の平面図に示すように保護ＭＯＳトランジスタ１１のドレイン拡散層９とソース拡散層８をセルにして、メッシュ状に配置することもできる。近年、ＭＯＳパワーデバイスの構造はドレイン、ソースをセルとしてメッシュ状に配置する構造になってきているので、この場合、ＭＯＳパワーデバイスの出力用ボンディングパッドの保護ＭＯＳトランジスタは図６に示すような配置にすることにより、周囲のパワーデバイスとのつながりも良く、かつ、静電破壊に対しても十分な保護効果を得ることができる。
【００４８】
図１３は図６に示すように保護ＭＯＳトランジスタ１１のドレイン拡散層９、ソース拡散層８をメッシュ状に配置した場合の断面図を示しており、ここではメッシュ状のドレイン拡散層９の相互を接続しているのがアルミ配線パターン７８である。メッシュ状のソース拡散層８は、プラグによって前記アルミ配線パターン７８よりも上層に引き上げてアルミ配線パターン７９によって相互が接続されている。
【００４９】
（実施の形態４）
図７と図８は本発明の（実施の形態４）における半導体装置を示す。
図７は図８に示した半導体装置の平面図のＡ−Ａ’の断面図を示している。保護ダイオードのシンボルが断面図の該当位置に併記して説明している点については、（実施の形態１）と同じである。
【００５０】
ボンディングパッド部１Ａは、半導体基板２０上に形成されたボンディングパッド１とアルミ配線パターン７１の下面との間に、下から順にプラグ２１、アルミ配線パターン７２およびプラグ２２を積層して構成されている。
【００５１】
半導体基板２０に形成された被保護回路２ａ，２ｂに対して、外部からの入力信号は、絶縁膜４０の窓部４１から露出したアルミ配線パターン７１のボンディングパッド部１Ａに印加される。ボンディングパッド部１Ａに印加された入力信号は、アルミ配線パターン７１とプラグ２７およびアルミ配線パターン７３を介して被保護回路２ａに印加される。また、被保護回路２ｂに対して入力信号は、アルミ配線パターン７１とプラグ２８およびアルミ配線パターン７６を介して印加される。外部への出力信号は逆の経路となる。
【００５２】
図８において過電圧吸収手段としての保護ダイオード１２は、ボンディングパッド１の全周を取り囲むようにアノード拡散層１４を配置し、ボンディングパッド１とアノード拡散層１４を、ボンディングパッド１にかぶせたアルミ配線パターン７２にプラグ４６を介して導通させる。保護ダイオード１２のカソード拡散層１３は、プラグ４７とアルミ配線パターン８０を介して電源に接続する。
【００５３】
このように構成することによって、ボンディングパッド１と被保護回路２ａ，２ｂを接続する全ての経路上に保護ダイオード１２のアノード拡散層１４が介在する構成を容易に実現している。この構成により、全ての被保護回路２ａ，２ｂの静電破壊に対して十分な保護効果を得られる。
【００５４】
なお（実施の形態４）において、保護ダイオード１２のアノード拡散層１４を過電圧吸収手段として用いているが、もちろん保護ダイオード１２のカソード拡散層１３を用いることもでき、その場合、電源を接地と読み替える構成となる。
【００５５】
なお、図７では最上層のアルミ配線パターン７は半導体基板２０の全面的に被せられているが、図８では最上層のアルミ配線パターン７の下側を図示するために一部を取り除いて図示されている。プラグなどについても図示が省かれている。
【００５６】
さらに、（実施の形態２）のように、保護ダイオード１２のアノード拡散層１４をボンディングパッド１の外周の一部を取り囲むように配置し、ボンディングパッド１にかぶせたアルミ配線パターン７にてボンディングパッド１と保護ダイオード１２のアノード拡散層１４を導通させることによっても、同様の効果を得られる。
【産業上の利用可能性】
【００５７】
本発明は静電破壊防止用の保護回路を挿入して集積化する半導体装置、ならびにこの種の半導体装置を使用した各種電気機器の信頼性を向上させることに使用できる。
【図面の簡単な説明】
【００５８】
【図１】本発明の（実施の形態１）における半導体装置の断面図
【図２】同実施の形態の平面図
【図３】本発明の（実施の形態２）における半導体装置の平面図
【図４】本発明の（実施の形態３）における半導体装置の断面図
【図５】同実施の形態の平面図
【図６】同実施の形態の別の例の平面図
【図７】本発明の（実施の形態４）における半導体装置の断面図
【図８】同実施の形態の平面図
【図９】従来の半導体装置における構成の断面図
【図１０】従来の半導体装置における構成の断面図
【図１１】本発明の（実施の形態１）におけるマスク設計を説明する平面図とボンディングパット部の拡大図
【図１２】図１１（ｂ）と図１１（ｃ）の断面図
【図１３】図６の要部の断面図
【符号の説明】
【００５９】
１    ボンディングパッド
１Ａ，１Ａ１，１Ａ２，１Ａ３    ボンディングパッド部
２，２ａ，２ｂ     被保護回路
３    保護バイポーラトランジスタ
４Ａ    コレクタ拡散層
５Ａ    ベース拡散層
６Ａ    保護バイポーラトランジスタ３のエミッタ拡散層
８    ソース拡散層
９    ドレイン拡散層
１０    ゲート電極
１１    保護ＭＯＳトランジスタ（過電圧吸収手段）
１２    保護ダイオード（過電圧吸収手段）
２０    半導体基板
２１〜２８，４３〜４７    プラグ
４０    絶縁膜
４１    絶縁膜４０の窓部
４２      グランドパターン
７１，７１Ａ  ，７１Ｂ，７１Ｃ，７２，７３〜８０    アルミ配線パターン
【図１】
2005244200.tif 000003
【図２】
2005244200.tif 000004
【図３】
2005244200.tif 000005
【図４】
2005244200.tif 000006
【図５】
2005244200.tif 000007
【図６】
2005244200.tif 000008
【図７】
2005244200.tif 000009
【図８】
2005244200.tif 000010
【図９】
2005244200.tif 000011
【図１０】
2005244200.tif 000012
【図１１】
2005244200.tif 000013
【図１２】
2005244200.tif 000014
【図１３】
2005244200.tif 000015