(57)【要約】      （修正有）【課題】セミアモルファスＴＦＴをもちいて画素および信号線駆動回路を構成した表示装置において、部分駆動をおこなう場合の消費電力を低減する。【解決手段】走査線駆動回路に、シフトレジスタと、ラッチ回路と、第１、第２のスイッチ回路と、バッファ回路を設ける。第１スイッチをラッチ回路側に閉じた状態でシフトレジスタから転送される駆動の有無をラッチ回路に記憶させ、記憶データに基づいて第２スイッチを開閉してバッファ回路の出力を制御する。第１スイッチ回路の接続をバッファ回路側に切り換え、スタートパルスとクロックを入力してシフトレジスタを動作させることにより、第２スイッチで制御されたバッファ回路を介して必要なゲート線のみを駆動し、必要でないゲート線の駆動を停止する。【選択図】図１
2005037849.tif 000002
【特許請求の範囲】
【請求項１】
基板上に複数の走査線と、複数の画素と、走査線駆動回路を有する表示装置において、
前記信号線駆動回路は、各信号線ごとに駆動の有無を記憶するラッチ回路と、走査線を駆動するバッファ回路を有し、前記ラッチ回路によって、前記バッファ回路を制御する手段を有することを特徴とした表示装置。
【請求項２】
基板上に複数の走査線と、複数の画素と、走査線駆動回路を有する表示装置において、
前記走査線駆動回路はシフトレジスタと、第１のスイッチ回路と、第２のスイッチ回路と、ラッチ回路と、バッファ回路を有し、
前記第１のスイッチ回路は第１の切り換え信号によって制御され、前記シフトレジスタの出力を前記ラッチ回路または第２のスイッチ回路に出力し、
前記第２のスイッチは前記ラッチ回路の出力によって制御され、前記第１のスイッチの出力または接地電位を前記インバータに出力し、
前記ラッチ回路はラッチパルスによって制御され、前記第１のスイッチの出力を記憶することを特徴とした表示装置。
【請求項３】
請求項１乃至請求項２のいずれか一項に記載の表示装置において、
前記表示装置は、セミアモルファスＴＦＴによって、画素部と走査線駆動回路を基板上に一体形成していることを特徴とした表示装置。
【請求項４】
請求項３に記載の表示装置において、
セミアモルファスＴＦＴは相補型ＴＦＴであることを特徴とした表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の表示装置において、
前記表示装置は液晶表示装置であることを特徴とした表示装置。
【請求項６】
請求項１乃至請求項４のいずれか一項に記載の表示装置において、
前記表示装置は自発光表示装置であることを特徴とした表示装置。
【請求項７】
請求項６に記載の表示装置において、
前記表示装置はＥＬ材料を用いた表示装置であることを特徴とした表示装置。
【請求項８】
請求項１乃至請求項７のいずれか一項に記載の表示装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特にセミアモルファス薄膜半導体素子で構成された表示装置に関する。また、表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、通信技術の進歩に伴って、インターネットが普及している。今後は更に動画の伝送やより多くの情報伝達が予想される。それに伴いパーソナルコンピュータも一般家庭、企業に普及している。液晶テレビなどの大型表示装置も多数生産され普及しつつある。
【０００３】
また、表示装置の中でも、薄膜トランジスタ（以下薄膜トランジスタをＴＦＴと表記する）を用いた表示装置の製品化、特に液晶表示装置の製品化が進められている。薄膜トランジスタを用いたアクティブマトリクス型表示装置では、パッシブ型の表示装置にくらべて、コントラスト、表示階調数などにおいて優れた画質をユーザーに対して提供できる。
【０００４】
このようなＴＦＴを用いた表示装置では、アモルファス半導体でチャネル形成領域を形成したＴＦＴ（以下、アモルファスＴＦＴと記す。）を用いたものが広く普及している。アモルファスＴＦＴはガラス基板上に、逆スタガ構造のＴＦＴを形成し、表示装置に含まれる画素の１つ１つに、ＴＦＴを配置して画素を制御することによって表示をおこなっている。
【０００５】
アモルファスＴＦＴをもちいた液晶表示装置の平面図を図４（Ａ）に示す。図４（Ａ）において、従来の液晶表示装置は、アモルファスＴＦＴ基板４０１、対向基板４０２、画素部４０３、ソース信号線駆動ＬＳＩ４０５、ゲート信号線駆動ＬＳＩ４０６、ＦＰＣ４０７などによって構成されている。信号線駆動ＬＳＩは単結晶ＬＳＩを基板４０１上に実装している。ＦＰＣ４０７によって外部から信号線駆動ＬＳＩ４０５、４０６に信号が供給される。図４（Ａ）ではＬＳＩを基板４０１上に実装しているが、ＦＰＣ上に実装したものもある。
【０００６】
図４（Ａ）の点線部分の断面を記載したものが図４（Ｂ）であり、液晶はＴＦＴ基板４０１と対向基板４０２の間に挟まれシール材４０８によって封止される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前述したようなアモルファスＴＦＴで構成した液晶表示装置には以下のような課題があった。アモルファスＴＦＴを用いた液晶表示装置では単結晶シリコンを用いたトランジスタと比較して、トランジスタ特性たとえば移動度、しきい値の値が劣っているという問題があった。
【０００８】
たとえば、トランジスタの移動度を例にとると、Ｎｃｈ単結晶トランジスタでは６００〜８００ｃｍ2／Ｖｓであるのに対して、アモルファスＴＦＴにおいては０．５ｃｍ2／Ｖｓ程度である。このように、電気特性的には１／１０００であるので、単結晶トランジスタのように自由に電気回路を構成することができない。液晶表示値において、画素を駆動することは可能であるが、信号線を駆動することは、能力的に不可能であった。
【０００９】
そのため、アモルファスＴＦＴを用いた液晶表示装置においては、信号線を駆動する駆動回路は、単結晶トランジスタを用いたＬＳＩを使って構成していた。このようなＬＳＩを使うことによって、信号線の駆動は可能であるが、駆動回路は外部またはガラス基板上で接続する必要があり、実装コストの上昇、接続部における信頼性の低下などの不具合があった。
一方、ガラス基板上にポリシリコンＴＦＴを形成し、画素と駆動回路を一体形成した表示装置が開発されている。ポリシリコンＴＦＴは１００〜２００ｃｍ2／Ｖｓ程度の移動度が実現できるため、駆動回路の一体化が可能である。しかし、ポリシリコンＴＦＴを形成するためには、レーザー結晶化や熱処理、ドーピングなどの工程が増加し、また、それらの装置上の制約から、アモルファスＴＦＴほどガラス基板を大きくできず、コストが下がらないという問題があった。
【００１０】
以上のような問題を解決するため、画素、および信号線駆動回路、とくにゲート信号線駆動回路をセミアモルファス半導体（以下ＳＡＳと表記）で構成し、信号線駆動回路と一体形成することによって、外部駆動回路またはその接続点を削減し、実装コスト、接続部における信頼性を改善することができる。しかし、ＳＡＳにて画素を構成した場合は、ポリシリコンＴＦＴに比べてＳＡＳを用いたＴＦＴのしきい値電圧が大きいため、信号線を駆動するための振幅を大きく取らねばならず、電源電圧を高くしなければならないという問題があった。そのため、消費電力が大きくなるという欠点があった。
【００１１】
図２に従来のゲート信号線駆動回路の例を示す。図２においてシフトレジスタ２０１はクロックインバータ２０２、２０３、インバータ２０４より構成される。
また、駆動回路はシフトレジスタ２０１、ＮＡＮＤ２０７、ＮＯＲ２０８、バッファ用インバータ２０９、２１０より構成され、ゲート信号線Ｇ１、Ｇ２〜Ｇｙを順に駆動していく。
【００１２】
モニター用の表示装置において、長時間使用されるものについては表示の焼きつきが懸念されている。焼きつきは程度の差はあるが、どの表示装置においても発生しうる。自発光の表示装置では発光層の劣化によって輝度が低下し、固定映像を表示し続けると、発光部分のみ輝度が低下し、その後、べた画面を表示したときに前の映像がのこってしまう。また液晶表示装置においても、固定映像を出し続けると、それに応じて、液晶材料が変質してしまうため、その映像が残ってしまう。
【００１３】
このような問題を回避するため、モニターなどではユーザーが一定時間入力をおこなわない場合には、画面を消灯し、一部のみの表示をおこなうことでこの問題を回避している。図３にその例を示す。図３（Ａ）は通常の画像であるが、図３（Ｂ）では時刻のみを画面の一部に表示している。このようなパーシャル表示をおこなうことで、焼きつきの防止をおこなっていた。
【００１４】
ところが、このような場合においても、従来のゲート信号線駆動回路は動作を続けており、その消費電力は通常の表示モードと変わらないものであった。
【課題を解決するための手段】
【００１５】
よって、本発明では表示をおこなう場所以外のゲート信号線をハイ（画素ＴＦＴがＮｃｈの場合）にならないように、必要な行のデータをゲート信号線駆動回路内に記憶しその行のゲート信号線を駆動しないように設定をおこなう。これによって、点灯の必要の無い部分のゲート信号線において、電力消費は発生せず、表示装置の消費電力を低減することができる。
【００１６】
本発明は、基板上に複数の走査線と、複数の画素と、走査線駆動回路を有する表示装置において、信号線駆動回路は、各信号線ごとに駆動の有無を記憶するラッチ回路と、走査線を駆動するバッファ回路を有し、ラッチ回路によって、バッファ回路を制御する手段を有することを特徴としている。
【００１７】
本発明は、基板上に複数の走査線と、複数の画素と、走査線駆動回路を有する表示装置において、走査線駆動回路はシフトレジスタと、第１のスイッチ回路と、第２のスイッチ回路と、ラッチ回路と、バッファ回路を有し、第１のスイッチ回路は第１の切り換え信号によって制御され、シフトレジスタの出力をラッチ回路または第２のスイッチ回路に出力し、第２のスイッチはラッチ回路の出力によって制御され、第１のスイッチの出力または接地電位をインバータに出力し、ラッチ回路はラッチパルスによって制御され、第１のスイッチの出力を記憶することを特徴としている。
【００１８】
本発明は、上記の表示装置において、表示装置は、チャネル部を形成する半導体がセミアモルファス半導体であるＴＦＴ（セミアモルファスＴＦＴ）によって、画素部と走査線駆動回路を基板上に一体形成していることを特徴としている。
【００１９】
本発明は、上記の表示装置において、セミアモルファスＴＦＴは相補型ＴＦＴであることを特徴としている。
【００２０】
本発明は、上記の表示装置において、表示装置は液晶表示装置であることを特徴としている。
【００２１】
本発明は、上記の表示装置において、表示装置は自発光表示装置であることを特徴としている。
【００２２】
本発明は、上記の表示装置において、表示装置はＥＬ材料を用いた表示装置であることを特徴としている。
【００２３】
本発明は、上記の表示装置を備える電子機器である。
【発明の効果】
【００２４】
上記のように本発明では、部分表示をおこなう場合において、表示をおこなわない部分のゲート信号線を駆動しなくてすみの消費電力の低減をはかることができる。
【００２５】
以上によって、本発明では製造に負担の少ないＴＦＴ、すなわちチャネル部を形成する半導体がセミアモルファス半導体であるＴＦＴを用いて、信号線駆動回路、特にゲート信号線駆動回路を内蔵した表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態を、図面を用いて説明する。
【００２７】
図１に本発明の実施形態を示す。図１に示すゲート信号線駆動回路は、クロックドインバータ１０１、１０３、１０４、１０６、１０７、１０９、１１０、１１２、インバータ１０２、１０５、１０８、１１１でシフトレジスタを構成する。そしてスイッチ回路１１３、１１８、１１５、１２０、ラッチ回路１１４、１１９、バッファ用インバータ１１６、１１７、１２１、１２２を有している。
【００２８】
以下に動作を説明する。まず、通常表示時には切り換え信号端子１にはスイッチ１１３、１１８をスイッチ１１５、１２０側に接続するような信号入力がおこなわれる。また、切り換え信号端子２にはスイッチ１１５、１２０をスイッチ１１３、１１８側に接続するような信号入力がおこなわれる。このようにして、シフトレジスタの出力はインバータを介して、ゲート信号線Ｇ１、Ｇ２に出力される。図１には記載していないが他のゲート信号線も同様である。
【００２９】
つぎに部分表示時の動作について説明する。まず切り換え信号端子１にはスイッチ１１３、１１８をラッチ１１４、１１９側に接続するような信号が入力される。また、切り換え信号端子２にはスイッチ１１５、１２０がラッチの出力で接続方向が変わるような信号入力がされる。そのような状態で、データ入力端子よりどのゲート信号線を駆動するかという信号が順じ送られる、それらのデータはシフトレジスタで転送され、該当データが必要な場所到達すると、ラッチパルス入力端子よりラッチパルスが入力され、データはラッチ１１４、１１９にラッチされる。例えばラッチ１１４にゲート信号線を駆動しないというデータが記憶され、ラッチ１１９にゲート信号線を駆動するというデータが記憶されると、スイッチ１１５はＧＮＤに接続され、インバータ１１６、１１７は固定され、Ｇ１は
ロウ電位固定となる。また、スイッチ１２０はスイッチ１１８の側に接続される。
【００３０】
次に切り換え信号入力端子１にスイッチ１１３、１１８をスイッチ１１５、１２０側に接続するように信号入力がなされる。この後スタートパルス、クロックが入力され、必要なゲート信号線のみが駆動される。このようにして不要なゲート信号線を駆動せず、消費電力の削減が可能となる。
【００３１】
上記回路を構成するためのＴＦＴは、チャネル部を形成する半導体がセミアモルファス半導体であるＴＦＴである。ＴＦＴの構造は、代表的には逆スタガ型（ボトムゲート型）であるが、順スタガ型（或いは、トップゲート型）の構造であっても良い。なおセミアモルファスＴＦＴはｐ型よりもｎ型の方が、移動度が高いので駆動回路に用いるのにより適しているが、本発明ではＴＦＴはｎ型であってもｐ型であってもどちらでも良い。いずれの極性のＴＦＴを用いる場合でも、同一の基板上に形成するＴＦＴを全て同じ極性にそろえておくことが、工程数を抑えるためにも望ましい。
【実施例１】
【００３２】
図５に示すのは実施形態に示したラッチ回路の具体例である。図５（Ａ）はクロックドインバータを用いたラッチ回路で、前述した信号線駆動回路のシフトレジスタにも使われているものである。図５（Ｂ）はインバータとアナログスイッチを組み合わせたものである。図５（Ｃ）は図５（Ｂ）よりアナログスイッチを１つ削除したもので、二つのインバータ回路のうち、出力がアナログスイッチに接続されるほうのインバータの駆動能力をアナログスイッチの駆動能力より小さく設計しておき、アナログスイッチの動作によって、記憶状態を変えられるようにしたものである。ラッチ回路としてはいずれを用いても良い。また、ここに示した以外の回路を用いても良い。
【実施例２】
【００３３】
次に、本発明の表示装置の、具体的な作製方法について説明する。以下では液晶表示装置を例に取り説明をおこなう。
【００３４】
第１の基板１０はガラスや石英などの他に、プラスチック材料を用いることができる。また、ステンレスやアルミニウムなどの金属材料の上に絶縁膜を形成したものを用いても良い。この第１の基板１０上にゲート電極及びゲート配線（走査線）を形成するための導電膜１１を形成する。第１導電膜１１にはクロム、モリブデン、チタン、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いる。この導電膜１１はスパッタリング法や真空蒸着法で形成することができる。（図７（Ａ））
【００３５】
導電膜１１をエッチング加工してゲート電極１２、１３を形成する。ゲート電極上には第１の半導体膜や配線層を形成するので、その端部がテーパー状になるように加工することが望ましい。また導電膜１１を、アルミニウムを主成分とする材料で形成する場合には、エッチング加工後に陽極酸化処理などをして表面を絶縁化しておくと良い。また、図示しないがこの工程でゲート電極に接続する配線も同時に形成することができる。（図７（Ｂ））
【００３６】
次に、図７（Ｃ）に示すように、第１絶縁膜１４と第２絶縁膜１５は、ゲート電極１２、１３の上層に形成することでゲート絶縁膜として機能させることができる。この場合、第１絶縁膜１４として酸化珪素膜、第２絶縁膜１５として窒化珪素膜を形成することが好ましい。これらの絶縁膜はグロー放電分解法やスパッタリング法で形成することができる。特に、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
【００３７】
そして、このような第１絶縁膜１４、第２絶縁膜１５上に、第１の半導体膜１６を形成する。第１の半導体膜１６は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜で形成する。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜４０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。すなわち、ラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしているものとして観測されるものである。平均的な結晶粒径は０．５〜４０ｎｍであり、非単結晶半導体中に分散させて存在せしている。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。このような半導体をセミアモルファス半導体（ＳＡＳ）と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。このようなＳＡＳ半導体に関する記述は、例えば、特許第３０６５５２８号で開示されている。
【００３８】
このＳＡＳは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでＳＡＳの形成を容易なものとすることができる。希釈率は１０倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えば良い。グロー放電を形成するための電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚである。高周波電力は適宜設定すれば良い。基板加熱温度は３００度以下が好ましく、１００〜２００度の基板加熱温度が推奨される。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は１×１０20ｃｍ-1以下とすることが望ましく、特に、酸素濃度は５×１０19ｃｍ-3以下、好ましくは１×１０19ｃｍ-3以下となるようにすることが好ましい。
【００３９】
また、珪化物気体中に、ＣＨ4、Ｃ2Ｈ6などの炭化物気体、ＧｅＨ4、ＧｅＦ4などのゲルマニウム化気体を混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
【００４０】
また、ＳＡＳは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示す。これは、ＳＡＳ中に含まれる不純物によるもので、代表的には酸素がｎ型の伝導性を付与するものとして考えられている。ＳＡＳに含まれる酸素は、成膜時の高周波電力密度に応じても変化する。本発明において第１の半導体膜１６中の酸素濃度は５×１０19atoms/cm3以下、好ましくは１×１０19atoms/cm3以下とすることが望ましい。勿論、この酸素の全てがドナーとして機能する訳ではないので、導電型を制御するには、それに応じた量の不純物元素を添加することとなる。
【００４１】
ここで、ＴＦＴのチャネル形成領域を設ける第１の半導体膜に対しては、ｐ型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ2Ｈ6、ＢＦ3などの不純物気体を１ｐｐｍ〜１０００ｐｐｍの割合で珪化物気体に混入させると良い。そしてボロンの濃度を１×１０14〜  ６×１０16atoms/cm3とすると良い。
次に、Ｐ型ＴＦＴとなる場所以外にレジストでマスクを行い、（図７（Ｄ））Ｐ型不純物のドープをおこなう。
【００４２】
次に、図８（Ａ）に示すように第２の半導体膜１７を形成する。第２の半導体膜１７は、価電子制御を目的とした不純物元素を意図的に添加しないで形成したものであり、第１の半導体膜１６と同様にＳＡＳで形成することが好ましい。この第２の半導体膜１７は、ソース及びドレインを形成する一導電型を有する第３の半導体膜１８と第１の半導体膜１６との間に形成することで、バッファ層（緩衝層）的な働きを持っている。従って、弱ｎ型の電気伝導性を持って第１の半導体膜１６に対して、同じ導電型で一導電型を有する第３の半導体膜１８を形成する場合には必ずしも必要ない。しきい値制御をする目的において、ｐ型を付与する不純物元素を添加する場合には、第２の半導体膜１７は段階的に不純物濃度を変化させる効果を持ち、接合形成を良好にする上で好ましい形態となる。すなわち、形成されるＴＦＴにおいては、チャネル形成領域とソースまたはドレイン領域の間に形成される低濃度不純物領域（ＬＤＤ領域）としての機能を持たせることが可能となる。
【００４３】
一導電型を有する第３の半導体膜１８はｎチャネル型のＴＦＴを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、珪化物気体にＰＨ3などの不純物気体を加えれば良い。一導電型を有する第３の半導体膜１８は、価電子制御がされていることを除けば、ＳＡＳのような半導体、非晶質半導体、または微結晶半導体で形成されるものである。
【００４４】
このようにして形成されるＴＦＴは、チャネル形成領域がソースとドレインの間、およびＬＤＤ領域の間に挟まれて形成されず、電界集中や電流集中を緩和できる構造を有している。
次に再び、Ｐ型となる部分をレジストでマスクし、Ｐ型不純物をドープする。
（図８（Ｂ））
【００４５】
次に、フォトレジストを用いてマスク１９を形成し、第１の半導体膜１６、第２の半導体膜１７、第３の半導体膜１８をエッチングして島状に分離形成する。（図８（Ｃ））
【００４６】
その後、ソース及びドレインに接続する配線を形成するための第２導電膜２０を形成する。第２導電層２０はアルミニウム、またはアルミニウムを主成分とする導電性材料で形成するが、半導体膜と接する側の層をチタン、タンタル、モリブデンまたはこれらの元素の窒化物で形成した積層構造としても良い。アルミニウムには耐熱性を向上させるためにチタン、シリコン、スカンジウム、ネオジウム、銅などの元素を０．５〜５原子％添加させても良い。（図８（Ｄ））
【００４７】
次にマスク２１を形成する。マスク２１はソースおよびドレインと接続する配線を形成するためにパターン形成されたマスクであり、同時に導電型を有する第３の半導体膜１８を取り除きチャネル形成領域を形成するためのエッチングマスクとして併用されるものである。アルミニウムまたはこれを主成分とする導電膜のエチングはＢＣｌ3、Ｃｌ2などの塩化物気体を用いて行えば良い。このエッチング加工で配線２３〜２６を形成する。また、チャネル形成領域を形成するためのエッチングにはＳＦ6、ＮＦ3、ＣＦ4などのフッ化物気体を用いてエッチングを行うが、この場合には下地となる第１の半導体膜１６とのエッチング選択比をとれないので、処理時間を適宜調整して行うこととなる。以上のようにして、チャネルエッチ型のＴＦＴの構造を形成することができる。（図９（Ａ））
【００４８】
次に、チャネル形成領域の保護を目的とした第３絶縁膜２７を、窒化珪素膜で形成する。この窒化珪素膜はスパッタリング法やグロー放電分解法で形成可能であるが、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜であることが要求される。この目的において、珪素をターゲットとして、窒素とアルゴンなどの希ガス元素を混合させたスパッタガスで高周波スパッタリングされた窒化珪素膜で、膜中の希ガス元素を含ませることにより緻密化が促進されることとなる。また、グロー放電分解法においても、珪化物気体をアルゴンなどの珪化物気体で１００倍〜５００倍に希釈して形成された窒化珪素膜は、１００度以下の低温においても緻密な膜を形成可能であり好ましい。さらに必要があれば第４絶縁膜２８を酸化珪素膜で積層形成しても良い。第３絶縁膜２７と第４絶縁膜２８はパッシベーション膜に相当する。
【００４９】
次に、第３絶縁膜２７および／または第４絶縁膜２８上に、平坦化膜２９を形成する。平坦化膜２９は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨx結晶手を含む絶縁膜で形成することが好ましい。次に、第３絶縁膜２７、第４絶縁膜２８、平坦化膜２９にコンタクトホールを形成し、平坦化膜２９上に、各配線２３〜２６と接続される配線３０〜３３を形成する。（図９（Ｂ））
【００５０】
配線３０〜３３は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金もしくは化合物で形成することができる。またこれらの導電膜を積層して用いても良い。例えば１層目がＴａで２層目がＷ、１層目がＴａＮで２層目がＡｌ、１層目がＴａＮで２層目がＣｕ、１層目がＴｉで２層目がＡｌで３層目がＴｉといった組み合わせも考えられる。また１層目と２層目のいずれか一方にＡｇＰｄＣｕ合金を用いても良い。Ｗ、ＡｌとＳｉの合金（Ａｌ−Ｓｉ）、ＴｉＮを順次積層した３層構造としてもよい。Ｗの代わりに窒化タングステンを用いてもよいし、ＡｌとＳｉの合金（Ａｌ−Ｓｉ）に代えてＡｌとＴｉの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、ＴｉＮに代えてＴｉを用いてもよい。
【００５１】
以上のようにして形成されたチャネルエッチ型のＴＦＴは、ＳＡＳでチャネル形成領域を構成することにより２〜１０ｃｍ2／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、このＴＦＴを画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路を形成する素子として利用することができる。
【００５２】
このような、画素のスイッチング素子と走査線側の駆動回路を同じＴＦＴで素子基板は、ゲート電極形成用マスク、半導体領域形成用マスク、Ｐ型不純物ドーピングマスク、配線形成用マスク、コンタクトホール形成用マスク、画素電極形成用マスクの合計７枚のマスクで形成することができる。
【実施例３】
【００５３】
図１１（Ａ）に本発明を用いた液晶表示装置の平面図を示す。図１１（Ａ）に示す液晶表示装置はセミアモルファスＴＦＴ基板１１０１、対向基板１１０２、画素部１１０３、ゲート信号線駆動回路１１０４、ソース信号線駆動回路１１０５、ＦＰＣ１１０６より構成されている。また、図１１（Ｂ）に液晶表示装置の点線部分の断面図を示す。液晶材料はＴＦＴ基板１１０１、対向基板１１０２にはさまれ、シール材１１０７によって封止される。
【００５４】
前述したように本発明ではセミアモルファスＴＦＴにてゲート信号線駆動回路１１０４を一体形成している。このように一体形成をおこなうことによって、Ｓ実装コストの低減や、接続部の信頼性の向上をはかることができる。
また、図１１（Ａ）に示す例ではソース信号線駆動回路１１０５をＴＦＴ基板１１０１上に実装している。この例においては、ソース信号線駆動回路１１０５を別なガラス基板上に形成し、画素部の横方向と同じ長さの駆動回路チップを形成し、実装している。このように、ガラス上に駆動回路チップを作ることで単結晶チップを使用するよりコストの低減が見込める。ソース信号線駆動回路の実装はガラス上に形成したチップに限定されず、従来例で示したように、単結晶チップをＴＦＴ基板１１０１上に実装しても良いし、ＦＰＣ上に実装しても良い。
【実施例４】
【００５５】
図１２は本発明の用いた液晶表示装置の画素部の等価回路を示したものである。画素部１２０１はＳ１、Ｓ２、〜Ｓｘで示されるソース信号線、Ｇ１、Ｇ２、〜Ｇｙで示されるゲート信号線、Ｃ１、Ｃ２〜Ｃｙで示される容量線、および複数の画素で構成される。画素１２０２は画素ＴＦＴ１２０３、画素電極１２０５、保持容量１２０４で構成される。
セミアモルファスＴＦＴで画素ＴＦＴを構成する場合、アモルファスＴＦＴに比べて、セミアモルファスＴＦＴはオフ電流が大きいという欠点があるため、図１２に示すように、画素ＴＦＴをダブルゲートとして、オフ電流を低減している。図１２ではダブルゲートで記載してあるが、トリプルゲートＴＦＴ以上のマルチゲートＴＦＴを用いても良い。
【実施例５】
【００５６】
図１３は本発明を自発光型表示装置の適応した場合の画素部分の断面図である。図１３には発光素子として、ＥＬ素子をもちいた場合の例を示している。ＴＦＴ基板１３０１上にセミアモルファスＴＦＴを用いた画素ＴＦＴ１３０６を構成し、そのドレイン電極と接続する電極１３０２を形成する。その後、絶縁膜１３０７を成膜、パターニングし、電極部分１３０２の開口をおこなう。次に発光部となる有機材料１３０１を成膜し、電極１３０４を形成する。これらの有機材料、電極材料は公知のものを使用することができる。材料の組み合わせによって、発光方向を、上面発光、下面発光、または両面発光とすることが可能である。電極１３０４の上方領域１３０５は外界と遮断され、封止がおこなわれる。この封止によって、外部の水分などが入り込むのを防止し、ＥＬ材料が劣化するのを防止する。
【実施例６】
【００５７】
図１０に本発明を使用した自発光型表示装置の画素の構成を示す。図１０に示した画素はソース信号線Ｓ１、ゲート信号線Ｇ１、電源供給線Ｖ１、スイッチングＴＦＴ１００１、駆動ＴＦＴ１００２、発光素子１００３、電極１００４、保持容量１００５によって構成される。セミアモルファスＴＦＴを用いた画素ＴＦＴではＮｃｈＴＦＴを用いることが多いため、ここではスイッチングＴＦＴ１００１、駆動ＴＦＴ１００２はＮｃｈとしているが、Ｎｃｈに限定されない。
【００５８】
セミアモルファスＴＦＴで画素ＴＦＴを構成する場合、アモルファスＴＦＴに比べて、セミアモルファスＴＦＴはオフ電流が大きいという欠点があるため、図１０に示すように、画素ＴＦＴをダブルゲートとして、オフ電流を低減している。図１０ではダブルゲートで記載してあるが、トリプルゲートＴＦＴ以上のマルチゲートＴＦＴを用いても良い。
【００５９】
図１０では２ＴＦＴ構成の画素を構成の実施例を示したが、本発明においては他の画素構成も使用可能であり、公知の他の画素構成も使用することができる。
【実施例７】
【００６０】
以上のようにして作製される表示装置は各種電子機器の表示部として用いることができる。以下に、本発明を用いて形成された表示装置を表示媒体として組み込んだ電子機器について説明する。
【００６１】
その様な電子機器としては、テレビ、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、などが挙げられる。それらの一例を図１２に示す。
【００６２】
図６（Ａ）はテレビであり、筐体３００１、支持台３００２、表示部３００３、スピーカー部３００４、ビデオ入力端子３００５等を含む。本発明の表示装置を表示部３００３に用いることで、テレビを構成することができる。
【００６３】
図６（Ｂ）はノートパソコンであり、本体３１０１、筐体３１０２、表示部３１０３、キーボード３１０４、外部接続ポート３１０５、ポインティングマウス３１０６等を含む。本発明の表示装置を表示部３１０３に使用することで小型軽量のノートパソコンを構成することができる。
【００６４】
図６（Ｃ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体３２０１、筐体３２０２、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）読込部３２０５、操作スイッチ３２０６、表示部（ａ）３２０３、表示部（ｂ）３２０４等を含む。表示部Ａは主として画像情報を表示し、表示部Ｂは主として文字情報を表示するが、本発明の表示装置は主として記録媒体を備えた画像再生装置の表示部（ａ）に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることで小型軽量な画像再生装置を構成することができる。
【００６５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態１、実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施形態を示す図。
【図２】従来のゲート信号線駆動回路を示す図。
【図３】表示装置の部分駆動を示す図。
【図４】従来のアモルファス液晶表示装置を示す図。
【図５】本発明のラッチ回路の実施例を示す図。
【図６】本発明の表示装置を用いた電子機器を示す図。
【図７】本発明の工程断面図を示す図。
【図８】本発明の工程断面図を示す図。
【図９】本発明の工程断面図を示す図。
【図１０】本発明を用いた自発光表示装置の画素を示す図。
【図１１】本発明を用いた液晶表示装置を示す図。
【図１２】本発明を用いた液晶表示装置の画素を示す図。
【図１３】本発明を用いた自発光表示装置を示す図。
【図１】
2005037849.tif 000003
【図２】
2005037849.tif 000004
【図３】
2005037849.tif 000005
【図４】
2005037849.tif 000006
【図５】
2005037849.tif 000007
【図６】
2005037849.tif 000008
【図７】
2005037849.tif 000009
【図８】
2005037849.tif 000010
【図９】
2005037849.tif 000011
【図１０】
2005037849.tif 000012
【図１１】
2005037849.tif 000013
【図１２】
2005037849.tif 000014
【図１３】
2005037849.tif 000015