(57)【要約】【課題】伝送路に流れる高周波信号のエネルギーを検波器側に効率的に伝達でき、微弱な応答信号から大きな検波出力が得られるようにする。【解決手段】データ検出装置１Ａの送信部１０は、送信搬送波を問い合わせ信号で振幅変調して出力し、方向性結合器２１、サーキュレータ２２、アンテナ２３を介してＩＤタグ２５へ送信する。方向性結合器２１は、送信搬送波の一部を取り出して伝送路３１Ａの一方の端部に入力する。サーキュレータ２２は、アンテナ２３で受信したＩＤタグ２５からの応答信号を伝送路３１Ａの他方の端部に入力する。伝送路３１Ａには約λｇ／１６の間隔でチップコンデンサ３２ａ〜３２ｄの一端を接続し、その他端を受信部４０に接続する。上記伝送路３１Ａは、幅ｄを広く設定し、チップコンデンサ３２ａ〜３２ｄの電極を伝送路３１Ａのエッジ部分に位置させてＩＤタグ２５からの応答信号を効率良く受信部４０に伝達する。【選択図】    図１
2005260817.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を伝送するマイクロストリップラインと、このマイクロストリップラインのエッジに一方の電極が所定の間隔で接続される複数のチップコンデンサと、前記チップコンデンサの他端に接続される複数の受信系統からなる受信部とを具備し、
前記マイクロストリップラインの幅を該マイクロストリップラインと前記チップコンデンサとの接続幅の約４倍以上に設定したことを特徴とするデータ検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、問い合わせ信号に対して非接触ＩＤタグから送信される応答信号を検出するデータ検出装置に関する。
【背景技術】
【０００２】
従来、商品や物品等に非接触ＩＤタグ（応答器）を取り付け、このＩＤタグに予め設定されている固有の識別データをデータ検出装置により非接触で読み取るシステムが実用化されている。また、上記ＩＤタグの他、ＩＣカードなどに記憶されたデータをデータ検出装置により非接触で読出すシステムも実用化されている（例えば、特許文献１参照。）。
【０００３】
図１０は、非接触ＩＤタグを用いたデータ検出装置の従来の構成例について示したものである。  
図１０において、１はデータ検出装置で、送信部１０を備えている。上記送信部１０は、発振器１１から出力される例えば２．４ＧＨｚの送信搬送波を変調部１２に入力し、制御回路（図示せず）からの問い合わせ信号及びクロックで振幅変調する。この変調部１２で変調された信号は、バンドパスフィルタ（ＢＰＦ）１３を介して送信アンプ１４へ送られ、増幅されて出力される。上記送信アンプ１４の出力信号、すなわち送信部１０の送信信号は、方向性結合器２１、サーキュレータ２２を介してアンテナ２３へ送られ、このアンテナ２３から非接触ＩＤタグ２５へ送信される。
【０００４】
上記非接触のＩＤタグ２５は、アンテナ２６を備えると共に、予め固有のＩＤデータを記憶したメモリ（図示せず）を内蔵している。ＩＤタグ２５は、データ検出装置１から送られてくる送信搬送波をアンテナ２６で受信し、この搬送波を変復調器で検波及び平滑して直流電圧とし、内部回路へ動作電源として供給する。また、ＩＤタグ２５は、データ検出装置１の問い合わせ信号に応じてメモリの記憶内容（ＩＤデータ）を読出し、その読出した信号により上記受信した送信搬送波を振幅変調し、データ検出装置１へ応答信号（返送波）として再放射する。
【０００５】
また、上記データ検出装置１では、送信部１０から出力される送信搬送波の一部を方向性結合器２１を介して伝送路３１の一方の端部に入力する。
【０００６】
また、サーキュレータ２２は、アンテナ２３で受信したＩＤタグ２５からの応答信号を取り出し、上記伝送路３１の他方の端部に入力する。また、サーキュレータ２２は、アンテナ２３で受信したＩＤタグ２５からの応答信号を上記伝送路３１の他方の端部に入力する。
【０００７】
上記伝送路３１は、例えばインピーダンスが５０Ωのマイクロストリップラインにより構成したもので、その線路幅ｗは１．２〜１．５ｍｍに設定している。そして、上記伝送路３１の側部に沿って例えば約λｇ／１６の間隔で複数の結合用のコンデンサ、例えば４個のチップコンデンサ３２ａ〜３２ｄの一端を接続する。上記λｇは、伝送路３１により伝送される送信搬送波及び応答信号の波長である。また、上記チップコンデンサ３２ａ〜３２ｄの他端は、受信部４０内の検波器４１ａ〜４１ｄに接続される。
【０００８】
上記受信部４０は、サーキュレータ２２から伝送路３１を介して入力される受信波と送信部１０から方向性結合器２１及び伝送路３１を介して入力される搬送波とを検波器４１ａ〜４１ｄで混合及び検波してベースバンド成分（復調出力）を取り出し、その後、図示しないが、各系統の復調出力をそれぞれローパスフィルタ及び受信アンプ等を介して出力する。この受信部４０から出力される各系統の信号は、合成アンプで加算合成された後、制御回路を介してホスト機器へ送られる。
【０００９】
上記受信部４０で複数の受信系を設けているのは、１つの受信系の場合、データ検出装置１とＩＤタグ２５の位置関係により、送信搬送波とＩＤタグ２５からの信号の位相差が変化し、受信できない箇所が発生するためである。伝送路３１に所定の間隔でチップコンデンサ３２ａ〜３２ｄを設け、ＩＤタグ２５からの応答信号に所定の位相差を与えて受信部４０で処理し、その後、受信部４０の各系統の出力信号を合成することで応答信号を安定して取り出すことができ、受信できない点を回避することができる。
【特許文献１】特開平１１−２２０４２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記従来のデータ検出装置１では、伝送路３１のインピーダンスを５０Ωに設定するために、伝送路３１の幅ｗを１．２〜１．５ｍｍと非常に狭く設定している。また一方、伝送路３１と受信部４０を結合するコンデンサとしては、一般にチップコンデンサ３２ａ〜３２ｄを使用している。このチップコンデンサ３２ａ〜３２ｄは、伝送路３１の幅ｗに比較してサイズが大きく、伝送路３１にハンダ付けした場合に、その接続部が伝送路３１の幅ｗの半分近くを占めることになる。
【００１１】
上記伝送路３１により伝送される高周波信号は、そのエネルギーの多くが伝送路３１のエッジに集中することから、従来のようにチップコンデンサ３２ａ〜３２ｄの接続部が伝送路３１の幅ｗの半分近くを占める構成では、伝送路３１に流れる高周波信号のエネルギーが検波器側に効率的に伝わらないという問題がある。
【００１２】
本発明は上記の課題を解決するためになされたもので、伝送路に流れる高周波信号のエネルギーを検波器側に効率的に伝達でき、微弱な応答信号から大きな検波出力を得ることが可能で読み取り性能を向上できるデータ検出装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係るデータ検出装置は、高周波信号を伝送するマイクロストリップラインと、このマイクロストリップラインのエッジに一方の電極が所定の間隔で接続される複数のチップコンデンサと、前記チップコンデンサの他端に接続される複数の受信系統からなる受信部とを具備し、前記マイクロストリップラインの幅を該マイクロストリップラインと前記チップコンデンサとの接続幅の約４倍以上に設定したことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、データ検出装置のマイクロストリップラインに流れる高周波信号のエネルギーを検波器側に効率的に伝達でき、微弱な応答信号から大きな検波出力を得ることが可能となり、読み取り性能を向上することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の一実施形態を説明する。  
図１は、非接触ＩＤタグを用いたデータ検出システムに実施した場合の構成例を示すブロック図である。
【００１６】
図１において、１Ａはデータ検出装置で、送信部１０を備えている。この送信部１０は、発振器１１から出力される例えば２．４ＧＨｚの送信搬送波を変調部１２に入力し、制御回路５２からの問い合わせ信号及びクロックで振幅変調する。この変調部１２で変調された信号は、バンドパスフィルタ１３を介して取り出され、送信アンプ１４で増幅されて出力される。上記送信アンプ１４の出力信号が送信部１０の送信信号として、方向性結合器２１、サーキュレータ２２を介してアンテナ２３へ送られ、このアンテナ２３から非接触ＩＤタグ２５へ送信される。
【００１７】
上記非接触のＩＤタグ２５は、アンテナ２６を備えると共に、予め固有のＩＤデータを記憶したメモリ（図示せず）を内蔵している。ＩＤタグ２５は、データ検出装置１Ａから送られてくる送信搬送波をアンテナ２６で受信し、この搬送波を変復調器で検波及び平滑して直流電圧とし、内部回路へ動作電源として供給する。また、ＩＤタグ２５は、データ検出装置１Ａの問い合わせ信号に応じてメモリの記憶内容（ＩＤデータ）を読出し、その読出した信号により上記受信した送信搬送波を振幅変調し、データ検出装置１Ａへ応答信号（返送波）として再放射する。
【００１８】
また、上記データ検出装置１Ａでは、送信部１０から出力される送信搬送波の一部を方向性結合器２１を介して伝送路３１Ａの一方の端部に入力する。また、サーキュレータ２２は、アンテナ２３で受信したＩＤタグ２５からの応答信号を取り出し、上記伝送路３１Ａの他方の端部に入力する。また、サーキュレータ２２は、アンテナ２３で受信したＩＤタグ２５からの応答信号を上記伝送路３１Ａの他方の端部に入力する。
【００１９】
上記伝送路３１Ａは、マイクロストリップラインにより構成したもので、その線路幅ｗを約２ｍｍに設定している。そして、上記伝送路３１Ａの側部に沿って例えば約λｇ／１６の間隔で複数の結合用のコンデンサ、例えば４個のチップコンデンサ３２ａ〜３２ｄの一端を接続する。上記λｇは、伝送路３１Ａにより伝送される送信搬送波及び応答信号の波長である。また、上記チップコンデンサ３２ａ〜３２ｄの他端は、受信部４０内の検波器４１ａ〜４１ｄに接続される。
【００２０】
上記受信部４０は、サーキュレータ２２から伝送路３１Ａを介して入力される受信波と送信部１０から方向性結合器２１及び伝送路３１Ａを介して入力される搬送波とを検波器４１ａ〜４１ｄで混合及び検波してベースバンド成分（復調出力）を取り出し、その後、各系統の復調出力をそれぞれローパスフィルタ（ＬＰＦ）４２ａ〜４２ｄ及び受信アンプ４３ａ〜４３ｄを介して出力する。
【００２１】
上記受信部４０から出力される各系統の信号は、合成アンプ５０で加算合成された後、レベル変換器５１でレベル変換され、制御回路５２を介してホスト機器例えばパーソナルコンピュータ（図示せず）へ送られる。また、制御回路５２は、ホスト機器からの指示に従って問い合わせ信号を送信部１０の変調部１２へ出力する。
【００２２】
上記各検波器４１ａ〜４１ｄは、図２に示すようにそれぞれ１対のダイオードＤ１、Ｄ２によって構成され、例えばダイオードＤ１のアノードとダイオードＤ２のカソードが一括接続されて入力端子ｔ１に接続され、この入力端子ｔ１がチップコンデンサ３２ａ〜３２ｄに接続される。また、ダイオードＤ１のカソード側が出力端子ｔ２に接続され、この出力端子ｔ２から検波出力が取り出されて上記ローパスフィルタ４２ａ〜４２ｄに入力される。そして、ダイオードＤ２のアノード側がアース端子ｔ３を介して接地される。また、上記各検波器４１ａ〜４１ｄの出力端子ｔ２とアース端子ｔ３間には、コンデンサ４４ａ〜４４ｄが設けられる。
【００２３】
次に、上記方向性結合器２１、サーキュレータ２２、伝送路３１Ａ、チップコンデンサ３２ａ〜３２ｄ、検波器４１ａ〜４１ｄ部分の基板構成例及び部品実装例を図３を参照して説明する。
【００２４】
図３において、６１は回路基板で、この回路基板６１上に伝送路３１Ａをマイクロストリップラインにより形成する。この伝送路３１Ａの幅ｗは、上記したように約２ｍｍに設定する。また、回路基板６１には、伝送路３１Ａの一端側に方向性結合器２１を設け、他端側にサーキュレータ２２を設ける。更に、回路基板６１には、伝送路３１Ａに沿って受信部４０のチップコンデンサ３２ａ〜３２ｄの一端をハンダ付けして固定する。このチップコンデンサ３２ａ〜３２ｄの接続点の間隔は、４つのコンデンサを接続する場合には、約λｇ／１６に設定する。上記チップコンデンサ３２ａ〜３２ｄの他端は、検波器４１ａ〜４１ｄの入力端子ｔ１にハンダ付けする。
【００２５】
上記検波器４１ａ〜４１ｄの出力端子ｔ２は、それぞれ回路パターン６２を介して図３に示したローパスフィルタ４２ａ〜４２ｄに接続され、アース端子ｔ３はアースパターン６３に接続される。
【００２６】
上記チップコンデンサ３２ａ〜３２ｄは、図４に示すようにセラミック誘電体７１の両端部に外部電極７２が設けられている。上記チップコンデンサ３２ａ〜３２ｄとしては、例えば図５に示すように“１１”タイプ、“１２”タイプ、“１３”タイプ、“１４”タイプ等の複数のタイプがあり、その長さＬ、幅Ｗ、厚さＴ、及び外部電極７２の幅Ｌ１、Ｌ２は、タイプによって異なり、図５に示したような値に設定されている。
【００２７】
上記チップコンデンサ３２ａ〜３２ｄは、外部電極７２が伝送路３１Ａ上に載置されてハンダ付けされる。上記“１１”タイプのチップコンデンサを使用した場合、伝送路３１Ａとの接続幅は約０．５ｍｍとなる。
【００２８】
伝送路３１Ａの幅ｗを２ｍｍに設定した場合、伝送路３１Ａとチップコンデンサ３２ａ〜３２ｄとの接続幅は、伝送路３１Ａの幅ｗの約１／４となる。
【００２９】
上記伝送路３１Ａにより伝送される高周波信号は、そのエネルギーの多くが伝送路３１Ａのエッジに集中するので、伝送路３１Ａの幅を広くし、チップコンデンサ３２ａ〜３２ｄの外部電極７２が伝送路３１Ａのエッジ部分に位置するようにすることにより、ＩＤタグ２５からの応答信号が伝送路３１Ａからチップコンデンサ３２ａ〜３２ｄを介して効率良く検波器４１ａ〜４１ｄに伝達される。これにより、ＩＤタグ２５からの微弱な応答信号から大きな検波出力が得られ、データ検出装置１のデータ読み取り性能を向上することができる。
【００３０】
伝送路３１Ａを構成するマイクロストリップ線路において、伝送される高周波信号のエネルギー（電流密度）の多くが線路のエッジ部分に集中することは、例えば株式会社オーム社発行（昭和５０年４月２５日、第１版第１刷発行）の「平面回路」「２．８ストリップ線路との結合」等に記載されており、従来から一般に知られていることである。
【００３１】
なお、上記のように伝送路３１Ａの幅ｗを広く設定することにより、インピーダンスが５０オームから多少ずれて信号の一部が反射するようになるが、上記エッジ効果による信号の伝達効果の方が大きいので、インピーダンスのずれは無視することができる。
【００３２】
図６は、伝送路３１の幅ｗを「０．８ｍｍ」、「１．５ｍｍ］、「２ｍｍ」に設定した場合の検波レベルを計測して示したものである。
【００３３】
この場合の計測回路は、図７に示すように搬送周波数を２．４５ＧＨｚ、方向性結合器２１として１０ｄＢカプラを使用し、検波器４１ａ〜４１ｄの出力をアンプ７５で増幅した後、出力端子Ａ、Ｂ、Ｃ、Ｄにて計測したものである。また、上記計測値は、データ検出装置１とＩＤタグ２５との距離ｄを５００ｍｍ付近に設定した場合の極大値である。
【００３４】
上記図６の計測結果から明らかなように、伝送路３１の幅ｗを広くすることによって検波レベルが増大していることが分かる。
【００３５】
また、図８は、上記図７に示した計測回路において、伝送路３１の幅ｗを上記実施形態で示したように２ｍｍに設定し、データ検出装置１とＩＤタグ２５との距離ｄを変化させた場合の各出力端子Ａ、Ｂ、Ｃ、Ｄにおける検波レベルの変化を示したもので、横軸にデータ検出装置１とＩＤタグ２５との距離ｄ（ｍｍ）をとり、縦軸に出力レベル（ｍＶｐｐ）をとって示した。
【００３６】
上記のように伝送路３１の幅ｗを２ｍｍに設定した場合、出力端子Ａ、Ｂ、Ｃ、Ｄの各出力レベルは非常に高くなっており、４つの出力端子Ａ、Ｂ、Ｃ、Ｄの出力レベルは、平均レベルで１８０〜１９０ｍＶｐｐであり、かつ、同じレベルでバランスしており、その最大読み取り距離は１００ｃｍであった。また、出力端子Ａ、Ｂ、Ｃ、Ｄの出力レベルが低くなっている領域ａ、ｂ、ｃ、ｄにおいても、１２０ｍＶｐｐ以上となっている。すなわち、補間特性についても、レベル零点が不揃いになっており、補間効果が良好に得られている。
【００３７】
図９は、上記図７に示した計測回路において、伝送路３１の幅ｗを従来のように１．５ｍｍに設定し、データ検出装置１とＩＤタグ２５との距離ｄを変化させた場合の各出力端子Ａ、Ｂ、Ｃ、Ｄにおける検波レベルの変化を示したものである。
【００３８】
伝送路３１の幅ｗを１．５ｍｍと狭く設定した場合には、出力端子Ａ、Ｂ、Ｃ、Ｄの各出力レベルが低下すると共に、４つの出力端子Ａ、Ｂ、Ｃ、Ｄの出力レベルが低くなっている領域ａ、ｂにおいては、６０ｍＶｐｐ以下となっている。
【００３９】
上記従来のように伝送路３１の幅ｗを１．５ｍｍと狭く設定した場合には、４個の検波器４１ａ〜４１ｄの最大値にバラツキが生じており、平均レベルで１６０〜１７０ｍＶｐｐであり、その最大読み取り距離は７０ｃｍ程度であった。また、補間特性についても、検波器４１ａ〜４１ｄのレベル零点が揃う傾向にある。
【００４０】
以上の測定結果からも明らかなように、上記実施形態で示した伝送路３１Ａの幅ｗを広く設定、例えば伝送路３１Ａとチップコンデンサ３２ａ〜３２ｄとの接続幅のほぼ４倍以上に設定することにより、ＩＤタグ２５からの微弱な応答信号から大きな検波出力が得られ、データ検出装置１のデータ読み取り性能を向上することができる。
【００４１】
なお、上記実施形態では、受信部４０に４つの受信系を設けた場合について示したが、その他、例えば２系統の受信系を設ける場合においても上記実施形態と同様にして実施し得るものである。２系統の受信系を設ける場合には、伝送路３１Ａに対してチップコンデンサを約λｇ／８の間隔で接続することにより、ＩＤタグ２５からの応答信号をより円滑に受信することができる。
【００４２】
また、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できるものである。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施形態に係るデータ検出装置の構成を示すブロック図である。
【図２】同実施形態における検波器の構成例を示す図である。
【図３】同実施形態における基板要部の構成例を示す図である。
【図４】チップコンデンサの構成例を示す斜視図である。
【図５】チップコンデンサの各タイプの形状寸法を示す図である。
【図６】伝送路の幅ｗを「０．８ｍｍ」、「１．５ｍｍ］、「２ｍｍ」に設定した場合の検波レベルの計測値を示す図である。
【図７】計測回路の構成図である。
【図８】伝送路の幅ｗを２ｍｍに設定し、データ検出装置とＩＤタグとの距離ｄを変化させた場合の検波レベルを示す図である。
【図９】伝送路の幅ｗを１．５ｍｍに設定し、データ検出装置とＩＤタグとの距離ｄを変化させた場合の検波レベルを示す図である。
【図１０】従来のデータ検出装置の構成を示すブロック図である。
【符号の説明】
【００４４】
１、１Ａ…データ検出装置、１０…送信部、１１…発振器、１２…変調部、１３…バンドパスフィルタ（ＢＰＦ）、１４…送信アンプ、２１…方向性結合器、２２…サーキュレータ、２３…アンテナ、２５…ＩＤタグ、２６…アンテナ、３１…伝送路、３１Ａ…伝送路、３２ａ〜３２ｄ…チップコンデンサ、４０…受信部、４１ａ〜４１ｄ…検波器、４２ａ〜４２ｄ…ローパスフィルタ（ＬＰＦ）、４３ａ〜４３ｄ…受信アンプ、４４ａ〜４４ｄ…コンデンサ、５０…合成アンプ、５２…制御回路、６１…回路基板、６２…回路パターン、６３…アースパターン、７１…セラミック誘電体、７２…外部電極、７５…アンプ。
【図１】
2005260817.tif 000003
【図２】
2005260817.tif 000004
【図３】
2005260817.tif 000005
【図４】
2005260817.tif 000006
【図５】
2005260817.tif 000007
【図６】
2005260817.tif 000008
【図７】
2005260817.tif 000009
【図８】
2005260817.tif 000010
【図９】
2005260817.tif 000011
【図１０】
2005260817.tif 000012
【手続補正書】
【提出日】平成16年4月8日(2004.4.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
上記伝送路３１Ａにより伝送される高周波信号は、そのエネルギーの多くが伝送路３１Ａのエッジに集中するので、伝送路３１Ａの幅を広くし、チップコンデンサ３２ａ〜３２ｄの外部電極７２が伝送路３１Ａのエッジ部分に位置するようにすることにより、ＩＤタグ２５からの応答信号が伝送路３１Ａからチップコンデンサ３２ａ〜３２ｄを介して効率良く検波器４１ａ〜４１ｄに伝達される。これにより、ＩＤタグ２５からの微弱な応答信号から大きな検波出力が得られ、データ検出装置１Ａのデータ読み取り性能を向上することができる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
以上の測定結果からも明らかなように、上記実施形態で示した伝送路３１Ａの幅ｗを広く設定、例えば伝送路３１Ａとチップコンデンサ３２ａ〜３２ｄとの接続幅のほぼ４倍以上に設定することにより、ＩＤタグ２５からの微弱な応答信号から大きな検波出力が得られ、データ検出装置１Ａのデータ読み取り性能を向上することができる。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2005260817.tif 000013
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2005260817.tif 000014