(57)【要約】【課題】メモリ容量が小さくて済む画像処理装置、および、容量が小さなメモリを用いながらも、適正な画像処理を可能とする画像処理方法、並びに、これら画像処理装置および画像処理方法を適用した画像表示装置を提供する。【解決手段】フィールドメモリ１０では、読出し／書込みをフィールド単位で行い、１アクセスサイクルで、アドレス値ａｄｒによる選択領域から前フィールドのデータを読出し、そこに次フィールドのデータを書込む。各フィールドごとのデータ配列は、ラインデータの読出順序を書込順序と同じか逆に制御することにより、反転または非反転の状態で出力される。早読み処理回路１５は、ＯＤＤ→ＥＶＥＮ、ＥＶＥＮ→ＯＤＤの２種類の垂直ブランキング期間の差分に応じた量のラインデータを、本来読み出されるタイミングよりも早くフィールドメモリ１０から読み出すように、タイミング制御を行う。【選択図】        図１６
2005027003.tif 000002
【特許請求の範囲】
【請求項１】
１画面が２つのフィールドからなるように構成された一連の画像データを、フィールド単位で記憶する第１の記憶手段と、
前記第１の記憶手段に対する画像データの書き込みと読み出しが１アクセスサイクル内に完了するように制御を行う制御手段と
を備えたことを特徴とする画像処理装置。
【請求項２】
前記制御手段は、
前記画像データの書き込みと読み出しを、各フィールドにおける水平走査線に対応するラインデータごとに行うように制御すると共に、
各ラインデータの書き込み順序および読み出し順序を、画面垂直方向に沿った昇順または降順に制御する
ことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
１画面を構成する第１および第２のフィールドのそれぞれの有効データの直後には、互いに長さの異なる第１および第２の垂直ブランキング期間が設けられており、
前記制御手段は、
前記画像データの書き込みと読み出しを、各フィールドにおける水平走査線に対応するラインデータごとに行うように制御すると共に、
前記第１または第２のフィールドのいずれかである所定フィールドにおいて、前記第１および第２の垂直ブランキング期間の差分に対応する量のラインデータを差分データとし、この差分データを、本来読み出されるタイミングよりも早いタイミングで前記第１の記憶手段から読み出すように制御する
ことを特徴とする請求項１に記載の画像処理装置。
【請求項４】
前記差分データは、前記第１の記憶手段への書き込み前には直後に位置する垂直ブランキング期間の内に読み出されるように、読み出しタイミングが制御される
ことを特徴とする請求項３に記載の画像処理装置。
【請求項５】
前記制御手段は、前記差分データの量に応じ、
前記所定フィールドの読み出しと同一アクセスサイクル内に書き込まれる画像データの、前記第１の記憶手段に対する書き込み領域を指定するアドレスを調整する
ことを特徴とする請求項３に記載の画像処理装置。
【請求項６】
前記制御手段は、前記差分データの量に応じ、
前記第１の記憶手段に書き込まれる画像データの書き込み領域を指定するアドレスを、各画面ごとに調整する
ことを特徴とする請求項３に記載の画像処理装置。
【請求項７】
前記制御手段は、前記第１の記憶手段から読み出された差分データを、前記所定フィールド内に戻すように制御する
ことを特徴とする請求項３に記載の画像処理装置。
【請求項８】
第２の記憶手段が設けられており、
前記制御手段は、前記差分データを、前記第２の記憶手段に書き込むと共に、本来読み出されるタイミングよりも遅いタイミングで読み出すように制御する
ことを特徴とする請求項７に記載の画像処理装置。
【請求項９】
１画面が２つのフィールドからなるように構成された一連の画像データを、フィールド単位で記憶する第１の記憶手段を設け、
前記第１の記憶手段に対する画像データの書き込みと読み出しを、１アクセスサイクル内に行う
ことを特徴とする画像処理方法。
【請求項１０】
前記画像データの書き込みと読み出しを、各フィールドにおける水平走査線に対応するラインデータごとに行い、
各ラインデータの書き込み順序および読み出し順序を、画面垂直方向に沿った昇順または降順に制御する
ことを特徴とする請求項９に記載の画像処理方法。
【請求項１１】
１画面を構成する第１および第２のフィールドのそれぞれの有効データの直後に、互いに長さの異なる第１および第２の垂直ブランキング期間が設けられている場合に、
前記画像データの書き込みと読み出しを、各フィールドにおける水平走査線に対応するラインデータごとに行い、
前記第１および第２のフィールドのいずれかの所定フィールドについては、前記第１および第２の垂直ブランキング期間の差分に対応する量のラインデータを差分データとし、この差分データを、本来読み出されるタイミングよりも早いタイミングで前記第１の記憶手段から読み出す
ことを特徴とする請求項９に記載の画像処理方法。
【請求項１２】
前記差分データを、前記第１の記憶手段への書き込み前には直後に位置する垂直ブランキング期間の内に読み出す
ことを特徴とする請求項１１に記載の画像処理方法。
【請求項１３】
前記差分データの量に応じて、
前記所定フィールドの読み出しと同一のアクセスサイクル内に前記第１の記憶手段に書き込まれる画像データの、書き込み指定領域を調整する
ことを特徴とする請求項１１に記載の画像処理方法。
【請求項１４】
前記差分データの量に応じて、
前記第１の記憶手段に書き込まれる画像データの書き込み指定領域を、各画面ごとに調整する
ことを特徴とする請求項１１に記載の画像処理方法。
【請求項１５】
さらに、前記第１の記憶手段から読み出された差分データを、前記所定フィールド内に戻す
ことを特徴とする請求項１１に記載の画像処理方法。
【請求項１６】
第２の記憶手段を設け、
前記差分データを、前記第２の記憶手段に書き込むと共に、本来読み出されるタイミングよりも遅いタイミングで読み出して前記所定フィールド内に戻す
ことを特徴とする請求項１５に記載の画像処理方法。
【請求項１７】
１画面が２つのフィールドからなるように構成された一連の画像データを、フィールド単位で記憶する第１の記憶手段と、
前記第１の記憶手段に対する画像データの書き込みと読み出しが１アクセスサイクル内に完了するように制御を行う制御手段と
を備えたことを特徴とする画像表示装置。
【請求項１８】
１画面を構成する第１および第２のフィールドのそれぞれの有効データの直後に、互いに長さの異なる第１および第２の垂直ブランキング期間が設けられており、
前記制御手段は、前記画像データの書き込みと読み出しを、各フィールドにおける水平走査線に対応するラインデータごとに行うように制御すると共に、
前記第１および第２のフィールドのいずれかである所定フィールドにおいて、前記第１および第２の垂直ブランキング期間の差分に対応する量のラインデータを差分データとし、この差分データを、本来読み出されるタイミングよりも早いタイミングで前記第１の記憶手段から読み出し、その後、前記所定フィールド内に戻すように制御する
ことを特徴とする請求項１７に記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、いわゆるインターレス信号のように、一画面を複数のデータブロックから構成する方式の画像信号に対して画像処理を行う画像処理装置、および、その画像処理方法、並びにこの画像処理方法を適用して処理を施した画像信号により表示を行う画像表示装置に関する。
【０００２】
【従来の技術】
プログレッシブＣＣＤを使用した撮像装置などでは、一画面（１フレーム）分の撮像データが一時にまとめて得られる。すなわち、撮像データはノンインターレス（順次走査）方式であるため、場合によっては、ＮＴＳＣ方式やＰＡＬ方式などのインターレス（飛び越し走査）方式に変換されてから表示用の画像データとして供されることになる。
【０００３】
このような画像信号処理は、通常、メモリコントローラによって行われる。上述のノンインターレス方式からインターレス方式への変換については、これまで２つのフレームメモリが用いられていた。１フレーム分のデータは、走査ラインごとに、アドレスに応じて偶数フィールドと奇数フィールドの２つのフィールドデータに振り分けられるが、その際に、それぞれのフィールドデータを一時蓄積するため、また変換後のデータをリアルタイム出力するために、２つのメモリが必要とされたのである。ただし、この処理に関しては、近年になってメモリ容量を削減する取り組みがなされ、１つのフレームメモリで処理を行うことが可能なメモリアクセス方法が提案されている（特許文献１参照）。
【０００４】
【特許文献１】
特開平１０−３１２４５５号公報
【０００５】
【発明が解決しようとする課題】
これに対し、例えば画像の上下反転や回転、静止画表示といったその他の画像信号処理については、従来から１つのフレームメモリが用いられている。しかしながら、こうした処理、特にインターレス信号の処理におけるメモリについては、未だ容量削減のための具体的方策が確立されてはいなかった。
【０００６】
本発明はかかる問題点に鑑みてなされたもので、その目的は、メモリ容量が小さくて済む画像処理装置、および、容量が小さなメモリを用いながらも、適正な画像処理を可能とする画像処理方法、並びに、これら画像処理装置および画像処理方法を適用した画像表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の画像処理装置および本発明の画像表示装置は、１画面が２つのフィールドからなるように構成された一連の画像データを、フィールド単位で記憶する記憶手段と、記憶手段に対する画像データの書き込みと読み出しが１アクセスサイクル内に完了するように制御を行う制御手段とを備えたものである。
【０００８】
また、本発明の画像処理方法は、１画面が２つのフィールドからなるように構成された一連の画像データを、フィールド単位で記憶する記憶手段を設け、記憶手段に対する画像データの書き込みと読み出しを、１アクセスサイクル内に行うようにしたものである。
【０００９】
本発明の画像処理装置、本発明の画像処理方法、並びに本発明の画像表示装置では、画像データを単一フィールドごとに記憶する記憶手段が用いられ、その各記憶領域に対し一アクセスサイクル内に読み出し／書き込みの両方を行うようにすることで、リアルタイム処理が実現される。
【００１０】
このとき、フィールド間に介在する垂直ブランキング期間に対応するデータは、記憶手段に入力されない。フィールドデータを次々に読み出しては書き込んでリアルタイム処理をしようとすると、垂直ブランキング領域は、タイミング制御により、書込側の垂直ブランキング期間に合わせて生成出力される。そのため、一画面を構成する第１および第２のフィールドそれぞれの有効データ直後に設定された、第１および第２の垂直ブランキング期間の長さが互いに異なると、出力データにおいては、この２種類の長さの垂直ブランキング期間の相対的配置が１フィールド分ずれることになる。
【００１１】
そこで、このような記憶手段を介した信号処理によるデータのずれを解消するためには、第１または第２のフィールドのいずれかである所定フィールドにおいて、第１および第２の垂直ブランキング期間の差分に対応する量のラインデータを差分データとし、この差分データを、本来読み出されるタイミングよりも早いタイミングで記憶手段から読み出すように制御することが好ましい。差分データが読み出されたフィールドでは、そのデータ量に応じて直後の垂直ブランキング期間の長さが拡張され、差分データの元の位置のフィールドでは、その分だけ直後の垂直ブランキング期間の長さが縮小される。これを利用することで、ダミーデータを挿入したりせずに垂直ブランキング期間の長さが調整される。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１３】
＜基本構成＞
まず、本発明の一実施の形態に係る画像処理装置の基本構成について、図１〜図１５を参照して説明する。この画像処理装置は、例えば、ビデオカメラに一体的に組み込まれ、取得した撮像データに各種の処理を施し、表示用の画像データに加工するためのものである。そのうち、画像を上下反転したり、回転したりする処理は、図１に示したフィールドメモリ１０、およびラインメモリ２１，２２において行われる。なお、フィールドメモリ１０に入力される入力画像データＤＩは、ここではＮＴＳＣ信号とする。
【００１４】
ＮＴＳＣ方式では、一枚の画像（フレーム）を、２枚の画像（フィールド）で構成している。１フレームに含まれるフィールドは、ＯＤＤ（奇数）フィールド，ＥＶＥＮ（偶数）フィールドと区別され、それぞれ、画面上の位置が互い違いにある水平走査線で構成されている。各走査線に対応するデータはラインデータと呼ばれる。なお、ＮＴＳＣ信号では、隣接するフィールドの有効ラインデータの間に、垂直ブランキング期間に対応するイネーブル信号が挟まれている（図３を参照）。
【００１５】
フィールドメモリ１０は、入力画像データＤＩを１フィールド単位で記憶するメモリであり、指定された１つのメモリ領域で、１アクセスサイクルの間に読み出しと書き込みを行うように構成されている。そのようなフィールドメモリ１０としては、ＤＲＡＭが好適に用いられ、基本的には、図２のように１フィールド分のラインデータＤＬ（ＤＬ（１），ＤＬ（２），…  ）が、それぞれのライン番号１，２，…に対応するアドレスのメモリ領域に蓄積されるようになっている。したがって、フィールドメモリ１０は、少なくとも１フィールドの有効ライン数である２４３のメモリ領域を必要とすることになる。ここでは、後述の処理のために多少の余裕をもたせる意味で、図示のように２９２の領域が用意されている。それでも、従来用いられてきたフレームメモリに比べれば、メモリ容量はほぼ半減したものとなっている。
【００１６】
フィールドメモリ制御回路１は、フィールドメモリ１０の読み出し／書き込み動作を制御するものである。ここでは、フィールドメモリ制御回路１は、指定されたメモリ領域からデータを読み出したうえ、そこに新たなデータを書き込む（上書きする）という動作を、１アクセスサイクル内に行うように制御するようになっている。具体的には、ＣＡＳ信号（Ｃｏｌｕｍｎ  Ａｄｄｒｅｓｓ  Ｓｔｒｏｂｅ：列選択信号）の１サイクル中に、出力制御信号ＯＥと書込制御信号ＷＥの双方を活性化するような制御がなされる。すなわち、ここでいうアクセスサイクルとは、１つのアドレスで指定されたメモリ領域に対し、動作が許容される期間、通常いうところのリードサイクル／ライトサイクルに対応させれば、リード・ライトサイクルともいうべき期間である。なお、以下の説明では、こうしたフィールドメモリ１０で行われる、１アクセスサイクル内の読み出しと書き込み（上書き）動作のことを、「読出・上書き」と呼ぶことにする。
【００１７】
ラインカウンタ１１は、ラインデータＤＬの書き込みに同期してアドレス値ａｄｒをカウントする操作により、ライン数をカウントするようになっている。これにより、ラインデータＤＬは、アドレス値ａｄｒで指定されたアドレスのメモリ領域に書き込まれる。
【００１８】
フィールドメモリ１０は、画像の上下を反転させるため、ラインデータＤＬの列を垂直方向に入れ換えるのに利用される。すなわち、垂直方向のデータ入れ換えは、入力画像データＤＩをフィールドメモリ１０に一旦入力し、ラインデータＤＬごとに逆の順序に読み出すことで行われる。このときの読出順序は、ここでは、制御信号ｂｋ＿ｌｉｎｅを用いて制御する。制御信号ｂｋ＿ｌｉｎｅは、例えば、画像を反転または回転させる外部入力信号に応じて生成され、ラインカウンタ１１に入力される。ラインカウンタ１１は、制御信号ｂｋ＿ｌｉｎｅに制御され、図２に示したように、ｂｋ＿ｌｉｎｅ＝０であれば、１，２，…と昇順に、アドレスが小さい方から順方向に読み出しを行い、ｂｋ＿ｌｉｎｅ＝１であれば、２９２，２９１，…と降順に、アドレスが大きい方から逆方向に読み出しを行うようになっている。なお、ここでは、フィールドメモリ１０が本発明の「記憶手段」の一具体例に対応し、フィールドメモリ制御回路１，ラインカウンタ１１が、本発明の「制御手段」の一具体例に対応している。
【００１９】
ラインメモリ２１，２２は、画像を回転させる場合に、上下反転に加えて左右を反転させねばならないため、ラインデータＤＬのデータを水平方向に入れ換えるのに利用される。ここでは、リアルタイム処理のためにラインメモリは２つ用意され、一方への書込と他方からの読出を同時に行い、読み出し／書き込みの各動作を１ラインごとに交互に切り換えて行うようになっている。このようなラインメモリ２１，２２には、具体的にはＳＲＡＭが用いられる。
【００２０】
このような処理回路における動作は、基本的には以下のようなものである。
【００２１】
まず、入力画像データＤＩをフィールドメモリ１０に書き込む。その際、ラインカウンタ１１でカウントした値をアドレス値ａｄｒとして用い、アドレス値ａｄｒのメモリ領域にて読出・上書きを行う。すなわち、入力画像データＤＩのうち、アドレス値ａｄｒで指定されたラインデータＤＬ（ａｄｒ）を書き込むが、その直前に、この同じ指定領域から、先に書き込まれている前フィールドのラインデータＤＬ（ａｄｒ）を読み出す。
【００２２】
このときの画像データの流れを、図３に示す。図３は、この処理回路における画像データの処理の様子を表すタイミングチャートである。（Ａ）はアドレス値ａｄｒ、（Ｂ）は制御信号ｂｋ＿ｌｉｎｅを表し、（Ｃ）〜（Ｅ）は、それに応じて入出力される画像データを表している。なお、同図では、データの最小区分はラインデータＤＬであり、ラインごとに付された数字がラインアドレスを表している（アドレス値ａｄｒに対応）。また、数字のない、太線で囲まれたデータ部分は、垂直ブランキング期間に対応するイネーブル信号である。ここでは、上述の読出・上書きにより、フィールドメモリ１０に先に入力され蓄積されているＯＤＤフィールドデータは、次にＥＶＥＮフィールドデータが入力される際に出力され（経路１）、そのときに入力されたＥＶＥＮフィールドデータは、さらに次のＯＤＤフィールドデータの入力時に出力される（経路２）。
【００２３】
画像の上下反転や回転を行うには、これら出力データ（画像データＤＩ１）において、垂直方向におけるラインデータＤＬの順番を逆転させるように、制御信号ｂｋ＿ｌｉｎｅにより読出順を制御する。
【００２４】
図４〜図７は、制御信号ｂｋ＿ｌｉｎｅと出力される画像データＤＩ１との関係を表している。このうち、図４に示したように、連続する２アクセスサイクルにおいて、順方向の読出・上書き（制御信号ｂｋ＿ｌｉｎｅ＝０）が続く場合と、図５に示したように、逆方向の読出・上書き（制御信号ｂｋ＿ｌｉｎｅ＝１）が続く場合には、この期間に書き込まれ、読み出される画像データＤＩ１は、反転のない画として出力される。
【００２５】
図６に示したように、順方向の読出・上書き（制御信号ｂｋ＿ｌｉｎｅ＝０）の後に、逆方向の読出・上書き（制御信号ｂｋ＿ｌｉｎｅ＝１）を行う場合と、図７に示したように、逆方向の読出・上書き（制御信号ｂｋ＿ｌｉｎｅ＝１）の後に、順方向の読出・上書き（制御信号ｂｋ＿ｌｉｎｅ＝０）を行う場合には、それぞれ、読み出される画像データＤＩ１は上下反転した画として出力される。
【００２６】
図８〜図１５は、上記の反転制御に基づいて行われるフィールドメモリ１０における処理の様子を、時系列的に表したものである。なお、これら図８〜図１５に限り、動作説明上、フィールドメモリ１０において経時的に入れ代わってゆくフィールドデータの各々を区別するために、ＯＤＤフィールドのラインデータＤＬ（ＤＬ（１），ＤＬ（２），…，ＤＬ（２４３））を、ラインデータＯｄ（Ｏｄ（１），Ｏｄ（２），…，Ｏｄ（２４３））と表し、ＥＶＥＮフィールドのラインデータＤＬ（ＤＬ（１），ＤＬ（２），…，ＤＬ（２４３））を、ラインデータＥｖ（Ｅｖ（１），Ｅｖ（２），…，Ｅｖ（２４３））と表すことにする。
【００２７】
図８，図９は、図４の制御動作に対応しており、両図は、アクセスサイクル（Ｔ）の周期ｔによって区分され、順に経過をたどったものとなっている。Ｔ＝ｔ（図８）では、フィールドメモリ１０に、１フレームのうちＯＤＤフィールドのデータを書き込む。このときｂｋ＿ｌｉｎｅ＝０とすると、ラインデータＯｄ（１），Ｏｄ（２），…，Ｏｄ（２４３）は、この順にアドレス値ａｄｒで指定されたメモリ領域１，２，…，２４３に書き込まれる（順方向書き込み）。
【００２８】
次のＴ＝２ｔ（図９）でもｂｋ＿ｌｉｎｅ＝０であれば、アドレス値ａｄｒで指定されるとおり、フィールドメモリ１０のメモリ領域１，２，…，２４３から順にデータを読み出す（順方向読み出し）。また、このＯＤＤフィールドのデータ読み出し時には、ラインごとに行う読出・上書きにより、続くＥＶＥＮフィールドデータを書き込む。指定アドレス値ａｄｒは昇順に設定されているので（ｂｋ＿ｌｉｎｅ＝０）、ＥＶＥＮフィールドのラインデータＥｖ（１），Ｅｖ（２），…，Ｅｖ（２４３）は、この順にメモリに書き込まれる。
【００２９】
図１０，図１１は、図５の制御動作に対応し、この順に時間的経過をたどったものとなっている。Ｔ＝ｔ（図１０）のとき、ｂｋ＿ｌｉｎｅ＝１であり、ラインデータＯｄ（１），Ｏｄ（２），…，Ｏｄ（２４３）の各々は、この順にアドレス値ａｄｒで指定されたメモリ領域２４３，２４２，…，２，１に書き込まれる（逆方向書き込み）。
【００３０】
次のＴ＝２ｔ（図１１）でもｂｋ＿ｌｉｎｅ＝１だと、アドレス値ａｄｒで指定されるとおり、フィールドメモリ１０のメモリ領域２４３，２４２，…，２，１から、順にデータを読み出す（逆方向読み出し）。よって、読み出されたデータの並びは、入力画像データＤＩと同様となる。また、このＯＤＤフィールドのデータ読み出し時には、読出・上書きにより、続くＥＶＥＮフィールドデータを逆方向に書き込む。すなわち、指定アドレス値ａｄｒは降順となっているので（ｂｋ＿ｌｉｎｅ＝１）、ＥＶＥＮフィールドのラインデータＥｖ（１），Ｅｖ（２），…，Ｅｖ（２４３）の各々は、この順でメモリ領域２４３，２４２，…，２，１に書き込まれる。
【００３１】
図１２，図１３は、図６の制御動作に対応し、この順に時間的経過をたどったものとなっている。Ｔ＝ｔ（図１２）のとき、ｂｋ＿ｌｉｎｅ＝０であり、ラインデータＯｄ（１），Ｏｄ（２），…，Ｏｄ（２４３）は、この順にアドレス値ａｄｒで指定されたメモリ領域１，２，…，２４３に書き込まれる（順方向書き込み）。
【００３２】
次のＴ＝２ｔ（図１３）でｂｋ＿ｌｉｎｅ＝１となれば、アドレス値ａｄｒで指定されるとおり、フィールドメモリ１０のメモリ領域２４３，２４２，…，２，１から順にデータを読み出す（逆方向読み出し）。よって、読み出されたデータの並びは、入力画像データＤＩとは上下反対向きとなる。このＯＤＤフィールドのデータ読み出し時には、読出・上書きにより、続くＥＶＥＮフィールドのデータを逆方向に書き込む。すなわち、指定アドレス値ａｄｒは降順となっているので（ｂｋ＿ｌｉｎｅ＝１）、ＥＶＥＮフィールドのラインデータＥｖ（１），Ｅｖ（２），…，Ｅｖ（２４３）の各々は、この順でメモリ領域２４３，２４２，…，２，１に書き込まれる。
【００３３】
図１４，図１５は、図７の制御動作に対応し、この順に時間的経過をたどったものとなっている。Ｔ＝ｔ（図１４）のとき、ｂｋ＿ｌｉｎｅ＝１であり、ラインデータＯｄ（１），Ｏｄ（２），…，Ｏｄ（２４３）の各々は、この順にアドレス値ａｄｒで指定されたメモリ領域２４３，２４２，…，２，１に書き込まれる（逆方向書き込み）。
【００３４】
次のＴ＝２ｔ（図１５）ではｂｋ＿ｌｉｎｅ＝０であれば、アドレス値ａｄｒで指定されるとおり、フィールドメモリ１０のメモリ領域１，２，…，２４３から順にデータを読み出す（順方向読み出し）。よって、読み出されたデータの並びは、入力画像データＤＩと同様となる。また、このＯＤＤフィールドのデータ読み出し時には、ラインごとに行う読出・上書きにより、続くＥＶＥＮフィールドデータを書き込む。指定アドレス値ａｄｒは、昇順に設定されているので（ｂｋ＿ｌｉｎｅ＝０）、ＥＶＥＮフィールドのラインデータＥｖ（１），Ｅｖ（２），…，Ｅｖ（２４３）は、この順にメモリに書き込まれる。
【００３５】
Ｔ＝３ｔ以降の制御動作は、以上の４タイプの組み合わせと繰り返しとなる。
【００３６】
このように、フィールドメモリ１０における書き込み／読み出しの順番を制御することによって、データの並び替えを任意に行うことができ、入力画像データＤＩに対し画像反転処理が施される。また、このときの動作を、読出・上書きとすることで、フレームメモリをフィールドメモリ１０で置き換えることができ、従来に比べて、必要とされるメモリ容量が格段に小さくて済む画像データ処理を実現できる。
【００３７】
なお、画像データＤＩ１は、ラインデータＤＬごとに、ラインメモリ２１，２２に交互に書き込まれる。ラインメモリ２１，２２は、一方の書き込みと同じタイミングで読み出しが行われるように制御され、この読出時に、画像を回転させる場合の水平方向のデータ入れ換えを行う。この処理を経て、出力画像データＤＯが出力される（図３の経路３）。以上が、本実施の形態における主要部分の基本構成とその基本動作である。
【００３８】
ただし、図３からわかるように、ＮＴＳＣ信号を扱う場合には、このままの処理では不都合が生じる。入力画像データＤＩにおいては、ＯＤＤフィールドの有効データ後の垂直ブランキング期間は１９ライン、ＥＶＥＮフィールドの有効データ後の垂直ブランキング期間は２０ラインである。しかし、画像データＤＩ１としての出力時点では、垂直ブランキング期間のライン数は、ＯＤＤフィールドとＥＶＥＮフィールドとで逆転してしまう。これは、フィールドデータを単位として読出・上書きを行うようにしたことと、ＯＤＤフィールドとＥＶＥＮフィールドではデータ長が対称ではないことに起因する現象であり、この状態のデータでは、画像は適正に表示されない。そこで、次に、基本動作にさらに工夫を加え、垂直ブランキング期間のライン数を逆転せずに出力することを可能とする制御方法と、具体的な回路構成について説明する。
【００３９】
＜メモリアクセス制御の詳細＞
図１６は、本実施の形態における、より詳細な回路構成を表している。また、図１７は、フィールドメモリに対する読出・上書きが順方向（制御信号ｂｋ＿ｌｉｎｅ＝０）のみである場合、つまり画像反転をしない場合のデータの推移を表すタイミングチャートである。上述の基本構成に対し、ここでは、ラインカウンタ１１のほかフレームカウンタ１２，フレームカウンタ補正回路１３からの出力を加減算回路１４に入力し、加減算回路１４からの出力をアドレス値ａｄｒとしている。アドレス値ａｄｒは、早読みアドレス処理回路１５を介してフィールドメモリ１０に出力されるようになっている。また、この早読みアドレス制御回路１５は、動作タイミングの制御も行うようになっている。ラインメモリ２１，２２は、ラインメモリ制御回路２３により制御される。なお、この場合には、フィールドメモリ１０を制御するラインカウンタ１１から早読みアドレス制御回路１５までの回路、およびラインメモリ制御回路２３が、本発明の「制御手段」の一具体例に対応している。
【００４０】
ここでは、基本動作に加えた制御動作について説明し（図１７参照）、その個々の動作に対照させながら、そうした動作を実現する回路要素（図１６参照）について説明してゆくものとする。なお、基本構成、基本動作で説明したものと同様の構成要素や制御信号については、同一の符号を付し、説明を適宜省略する。
【００４１】
（早読み・遅読み）
フィールドメモリ１０において、アドレスａｄｒで指定されたメモリ領域に入力画像データＤＩを書き込むが、その前に、この領域に１つ前のアクセスサイクルで書き込んだフィールドデータを読み出す。図１７では、最初に書き込んだＯＤＤフィールドデータを読み出す際に（経路４）、ラインごとに行う読出・上書きによって、これに続くＥＶＥＮフィールドデータを書き込んでいる。本実施の形態では、このＯＤＤフィールドデータの有効データを読み出し終えた後、引き続き、書き込んだＥＶＥＮフィールドデータのうち先頭のラインデータＤＬ（１）を読み出す（経路５）。ここでは、このように、垂直ブランキング期間を飛び越して、先のフィールドに後のフィールドのデータを付ける操作を“早読み”という。
【００４２】
その結果、画像データＤＩ１のうち、ＯＤＤフィールドデータとしての出力は、通常より１ライン多い２４４ラインとなる。さらに、次のＥＶＥＮフィールドデータの出力タイミングを従来通りに制御すると、その間のブランキングデータは１ライン分短くなる。これにより、ＯＤＤフィールド直後の垂直ブランキング期間は入力時と同じ１９ラインに調整される。また、ＥＶＥＮフィールドデータとしての出力は、逆に１ライン減って２４２ラインとなる。そのため、その後の垂直ブランキング期間は１ライン分長くなり、入力時と同じ２０ラインとなる。
【００４３】
ＮＴＳＣ信号では、ＯＤＤフィールドの後のブランキング期間（１９ライン）の方が、ＥＶＥＮフィールドの後のブランキング期間（２０ライン）よりも長いので、以上のように、その差分に応じた量のデータを、ＥＶＥＮフィールドからＯＤＤフィールドに移動させることで、これら２つのフィールドに対応した２つの垂直ブランキング期間を同時に調整することができる。
【００４４】
なお、“早読み”のためのタイミング制御は、早読みアドレス処理回路１５において行われる。早読みアドレス処理回路１５は、後述の処理をへて生成されるアドレス値ａｄｒの入力を受け、このアドレス値ａｄｒを早読みに合わせたタイミングでフィールドメモリ１０に出力するようになっている。
【００４５】
さらに、早読みしたラインデータＤＬ（１）は、垂直ブランキング期間の調整後は元のＥＶＥＮフィールドに戻さなければならない。ここでは、この処理をラインメモリ２１，２２を利用して行う。すなわち、ラインメモリ２１，２２に対し、画像データＤＩ１はそのまま書き込むが、ＯＤＤフィールドデータとしての読み出しは２４３ライン分しか行わないようにし、早読みしたラインデータＤＬ（１）は読出タイミングを遅らせて、本来のフィールドであるＥＶＥＮフィールドデータの先頭につけて読み出す（経路６）。ここでは、このように、垂直ブランキング期間を飛び越して、先のフィールドのデータを後のフィールドに付ける操作を“遅読み”という。
【００４６】
“遅読み”のためのタイミング制御は、ラインメモリ制御回路２３において行われる。なお、このラインメモリ制御回路２３では、読出と連動した書込の動作タイミングも制御されると共に、水平方向のデータ入れ替えのための読出アドレスもまた制御されるようになっている。
【００４７】
（アドレスの補正）
ところで、先頭ラインのラインデータＤＬ（１）が早読みされたＥＶＥＮフィールドデータは、ラインデータＤＬ（２）以下、ライン番号順にフィールドメモリ１０に書き込むとしても、その読出時、つまり次のＯＤＤフィールドデータの書込時にアドレス（アドレス値ａｄｒ）を１からカウントするようにすると、ａｄｒ＝１の領域に蓄積されているラインデータＤＬ（１）が、再度読み出されてしまうことになる。そのため、本実施の形態では、残ったＥＶＥＮフィールドデータが読み出されるときの読出・上書き動作におけるアドレス値を、移動させたラインデータＤＬ（１）の分だけ（１だけ）ずらすようにしている。具体的には、図１７に示したように、アドレスの昇順に読出・上書きを行う（制御信号ｂｋ＿ｌｉｎｅ＝０）ときには、入力画像データＤＩがＯＤＤフィールドデータとなる度に、アドレス値ａｄｒが１加算されるような操作を行う。ここでは、制御信号ｆｒａ＿ｃｎｔにより、こうした操作を行うようにしている（ポイント１）。
【００４８】
図１８は、フィールドメモリに対する読出・上書きが逆方向（制御信号ｂｋ＿ｌｉｎｅ＝１）に行われる場合、つまり画像反転を行う場合のデータの推移を表すタイミングチャートである。このときもＥＶＥＮフィールドデータの早読み（経路７）・遅読み（経路８）を行うが、このデータのフィールドメモリ１０からの読出時に、ちょうど制御信号ｂｋ＿ｌｉｎｅが０から１に変化し、ラインデータＤＬは逆方向に読み出されるために、最後尾のラインデータＤＬ（２４５）が早読みの対象となる。よって、ＥＶＥＮフィールドデータの読出時には、アドレス値ａｄｒは２４４から降順で与えられるように、入力画像データＤＩがＯＤＤフィールドデータとなる度にアドレス値ａｄｒが１減算されるような操作を行う。ここでは、この操作もまた制御信号ｆｒａ＿ｃｎｔにより行うようにしている（ポイント２）。
【００４９】
制御信号ｆｒａ＿ｃｎｔは、フレームカウンタ１２にて生成される。すなわち、ＯＤＤフィールドの有効データ先頭において、ｂｋ＿ｌｉｎｅ＝０のときには「＋１」、ｂｋ＿ｌｉｎｅ＝１のときには「−１」をカウントし、制御信号ｆｒａ＿ｃｎｔとして生成出力する。制御信号ｆｒａ＿ｃｎｔは、加減算回路１４にて、ラインカウンタ１１が元々アドレス値としてカウントする値ｌｉｎｅ＿ｃｎｔに対し、補正値として加えられる。
【００５０】
このようにすれば、フィールドメモリによる画像処理にあたり、読出・上書き動作をしても垂直ブランキング期間長がＯＤＤフィールドとＥＶＥＮフィールドとで逆転せず、また、有効データには適正に処理が施された出力画像データＤＯが得られる。
【００５１】
（静止画のための制御）
このような画像処理回路において、画像を静止させる処理を行うには、フィールドメモリ１０への書き込みを禁止し、同じデータを読み続けるようにすればよい。そのためには、フィールドメモリ１０への書き込みを禁止するか否かを制御する制御信号ｗｒｉｔｅ＿ｏｋを設け、例えば、ｗｒｉｔｅ＿ｏｋ＝１で書き込み許可、ｗｒｉｔｅ＿ｏｋ＝０で書き込み禁止とする切り換え制御を行うようにする（制御信号ｗｒｉｔｅ＿ｏｋは、例えば、画像を静止させる外部入力信号に応じて生成される）。と同時に、書き込み禁止（ｗｒｉｔｅ＿ｏｋ＝０）の期間では、同じフィールドデータを繰り返し読み出すのであるから、制御信号ｆｒａ＿ｃｎｔのカウントを止めなければならない。こうした制御の様子を図１９，図２０に表している。図中、入力画像データＤＩの斜線部分は、書き込み禁止期間（ｗｒｉｔｅ＿ｏｋ＝０）に対応して、データが入力されない期間であり、ラインごとに付された数字は、最初に入力されたＯＤＤフィールドデータが記憶されているアドレスａｄｒとなっている。
なお、図１９は、ｂｋ＿ｌｉｎｅ＝０（順方向読出・上書き）、図２０は、ｂｋ＿ｌｉｎｅ＝１（逆方向読出・上書き）の場合である。
【００５２】
しかし、単にフレームカウンタ１２の動作を止めるだけでは、制御信号ｆｒａ＿ｃｎｔによるアドレス補正の効果がなくなり、早読みされたラインデータＤＬが２度読みされるという不都合が生じてくる。そこで、制御信号ｆｒａ＿ｃｎｔの代わりにアドレスを補正する処理が必要とされる。すなわち、ｗｒｉｔｅ＿ｏｋ＝０のとき、フィールドメモリ１０にアドレスの昇順に読出・上書きを行う（制御信号ｂｋ＿ｌｉｎｅ＝０）ならば、ＯＤＤフィールドのアドレスにのみ１を加え、アドレスの降順に読出・上書きを行う（制御信号ｂｋ＿ｌｉｎｅ＝１）ならば、ＯＤＤフィールドのアドレスにのみ−１を加える。
【００５３】
ここでは、この動作制御を、フレームカウンタ補正回路１３における制御信号ｆｒａ＿ｃｎｔ＿ａｄｊにより実現する。よって、この場合に、フィールドメモリ１０に入力されるアドレス値ａｄｒは、ラインカウンタ１１のカウント値ｌｉｎｅ＿ｃｎｔに、フレームカウンタ補正回路１３で生成した補正値ｆｒａ＿ｃｎｔ＿ａｄｊによる処理を施したものとなる。
【００５４】
このように本実施の形態では、フィールドデータのデータ配列を画面垂直方向に反転させることによりフィールド画像の上下反転を行う画像処理回路に対し、フィールドメモリ１０を設け、このフィールドメモリ１０に読出・上書きを行うようにしたので、１フィールドのデータ処理分しか容量をもたない「フィールドメモリ」を用いたデータ処理が可能となり、画像処理に用いるメモリの容量を従来に比べて大幅に削減することができる。また、フィールドメモリ１０によるデータ処理は、従来のフレームメモリ処理に比べて、１フィールド分データを早く出力することができる。よって、処理速度を向上させることができる。
【００５５】
また、フィールドメモリ１０から画像データＤＩ１を読み出す際に、ＥＶＥＮフィールドのラインデータＤＬ（１）を“早読み”するようにしたので、早読み直後の垂直ブランキング期間（ＯＤＤフィールドからＥＶＥＮフィールドへ移行する期間）は１ライン分短くなり、後続する垂直ブランキング期間（ＥＶＥＮフィールドからＯＤＤフィールドへ移行する期間）は１ライン分長くなる。このため、フィールドメモリ１０にて読出・上書きを行うとしても、ＯＤＤフィールド，ＥＶＥＮフィールドのそれぞれに続く各垂直ブランキング期間の長さを、逆転しないよう調整して出力することができる。この制御により、フィールドメモリ１０を用いる画像処理が実質的に可能となる。
【００５６】
さらに、フレームカウンタ１２を付け加え、読出・上書き時のアドレス制御に制御信号ｆｒａ＿ｃｎｔを導入するようにしたので、“早読み”によってラインデータＤＬ（１）が抜けたフィールドのアドレス値ａｄｒを１つずらす操作と、フレームごとにアドレス値ａｄｒを１つずつずらしていく制御処理が施される。よって、“早読み”に伴ったアドレス値ａｄｒのずれを補正することができる。
【００５７】
また、“早読み”したラインデータＤＬ（１）を、フィールドメモリ１０から読み出したのちに“遅読み”することによって、画像データのデータ配列を、目的とする処理（ここではデータ配列の垂直方向の反転処理）以外に改変することなく出力することができる。
【００５８】
〔変形例〕
実施の形態では、ＮＴＳＣ信号の場合の処理について説明したが、ＰＡＬ信号についても図１と同様に構成された回路で、ほぼ同様の制御により処理を行うことができる。ＰＡＬ信号は、１水平走査ごとに色副搬送波の位相を強制的に反転させる点でＮＴＳＣ信号とは異なるが、それ以外の信号伝送方式は、ほぼ同様である。表１に示したように、ここで留意すべきＰＡＬ信号とＮＴＳＣ信号の違いは、１フィールド分の有効ライン数、および、垂直ブランキング期間のライン数にある。よって、これらの数に応じてメモリ領域を増設したり、制御タイミングに変更を加えたりするだけで、ＮＴＳＣ信号と同様にして処理が可能であることがわかる。
【００５９】
【表１】
2005027003.tif 000003
【００６０】
図２１は、ＰＡＬ信号における基本的な処理動作を表しており、図７に対応している。読出・上書きにより、フィールドメモリ１０に先に入力され蓄積されているＯＤＤフィールドデータは、次にＥＶＥＮフィールドデータが入力される際に出力され（経路９）、そのときに入力されたＥＶＥＮフィールドデータは、さらに次のＯＤＤフィールドデータの入力時に出力される（経路１０）。こうして出力された画像データＤＩ１は、ラインメモリ２１，２２を経て出力画像データＤＯとして出力される（経路１１）。
【００６１】
次に、ＰＡＬ信号におけるメモリアクセス方法の詳細について図２２〜図２５を参照して説明する。図２２〜図２５はそれぞれ、ＮＴＳＣ信号における図１７〜図２０に対応している。表１に示すように、ＮＴＳＣでは、ＥＶＥＮ有効データ後の垂直方向ブランキングのライン数（２０ライン）の方が、ＯＤＤ有効データ後の垂直方向ブランキングのライン数（１９ライン）より１ライン多かったが、ＰＡＬでは、これと反対に、ＯＤＤ有効データ後の垂直方向ブランキングのライン数（２５ライン）の方が、ＥＶＥＮ有効データ後の垂直方向ブランキングのライン数（２４ライン）より１ライン多い。そのためＰＡＬでは、ＮＴＳＣの場合と以下の３点において動作が異なる。
【００６２】
１点目は、“早読み”の領域が、ＮＴＳＣではＯＤＤフィールドデータ後の垂直ブランキング期間に対応しているのに対し、ＰＡＬではＥＶＥＮフィールドデータ後の垂直ブランキング期間に対応していることである。なお、“早読み”の際のアドレス制御は、ＮＴＳＣと同様である。図２２は、画像の上下反転・回転を行わないので、先頭アドレス値を早読みするパターンであり（経路１２）、図２３は、上下反転・回転を行うので、最終アドレス値を早読みするパターンとなる（経路１３）。
【００６３】
２点目は、フレームカウンタ１２が、ＮＴＳＣではＯＤＤ有効データの先頭データでカウント動作を行うが、ＰＡＬではＥＶＥＮ有効データの先頭でカウント動作を行うということである。それ以外は、制御信号ｆｒａ＿ｃｎｔのカウント動作は、ＮＴＳＣ信号の場合と同様に行うことができる。すなわち、順方向読出・上書き動作する場合（ｂｋ＿ｌｉｎｅ＝０；図２２）には、ＥＶＥＮフィールドデータ入力の度にアドレスを１ずつ加算していく（ポイント３）。逆方向読出・上書き動作する場合（ｂｋ＿ｌｉｎｅ＝１；図２３）には、ＥＶＥＮフィールドデータ入力の度にアドレスを１ずつ減算していく（ポイント４）。
【００６４】
３点目は、画像を静止させる処理をする場合は、ＮＴＳＣの場合、フレームカウンター補正回路１３でＯＤＤフィールドにおいてのみ１になる信号ｆｒａ＿ｃｎｔ＿ａｄｊを生成し、加減算回路１４に入力するようになっている（図１６）。これに対し、ＰＡＬの場合は、図２４，図２５に示したように、ＥＶＥＮフィールドのみ１ずらす処理をする。そのため、フレームカウンタ補正回路１３で生成されるフレームカウンタ補正値ｆｒａ＿ｃｎｔ＿ａｄｊは、メモリへのライト禁止状態（ｗｒｉｔｅ＿ｏｋ＝０）のときに、ＥＶＥＮフィールドにのみ１が立つ信号となる。そのうえで、フィールドメモリ１０に順方向の読出・上書き動作  （ｂｋ＿ｌｉｎｅ＝０）を行う場合は、加減算回路１４にてフレームカウンタ補正値ｆｒａ＿ｃｎｔ＿ａｄｊを足し（図２４）、逆方向の読出・上書き動作  （ｂｋ＿ｌｉｎｅ＝１）を行う場合は、加減算回路１４にてフレームカウンタ補正値ｆｒａ＿ｃｎｔ＿ａｄｊを引く（図２５）。
なお、図２４，図２５における入力画像データＤＩの斜線部分は、書き込み禁止期間（ｗｒｉｔｅ＿ｏｋ＝０）に対応して、データが入力されない期間であり、ラインごとに付された数字は、最初に入力されたＯＤＤフィールドデータが記憶されているアドレスａｄｒとなっている。
【００６５】
以上に説明したフレームカウンタ１２，フレームカウンタ補正回路１３および早読みアドレス処理回路１５の動作を、ＮＴＳＣ信号とＰＡＬ信号とで区分してまとめたものを、表２に示す。
【００６６】
【表２】
2005027003.tif 000004
【００６７】
〔応用例〕
上記実施の形態または変形例に説明した画像処理装置は、例えば図２６に示したような画像表示装置に適用される。同図（Ａ）は、画像表示装置１００の概略構成を表している。画像表示装置１００は、具体的には監視用ビデオカメラなどであり、画像処理装置１０１の他、撮像部１０２，信号処理部１０３Ａ、および表示部１０４を備えている。
【００６８】
画像表示装置１００では、撮像部１０２で撮像し、得られた撮像信号は、信号処理部１０３Ａに入力される。信号処理部１０３Ａでは、撮像信号はＡ／Ｄ変換，ノンインターレス−インターレス変換等の処理を施され、入力画像データＤＩとして出力される。入力画像データＤＩは、画像処理装置１０１に入力されて、前述のような処理の後に出力画像データＤＯとして表示部１０４に出力される。なお、画像処理装置１０１には、制御信号ｂｋ＿ｌｉｎｅが外部入力される（実施の形態で説明したような、その他の制御信号は画像処理装置１０１の内部で生成され、動作制御に用いられる）。こうして、表示部１０４では、インターレス信号（出力画像データＤＯ）による画像表示が行われる。
【００６９】
図２６（Ｂ）に示した画像表示装置２００は、例えばテレビジョン受像機などであり、インターレス信号である入力信号ＳＶ（テレビジョン信号）による画像表示を行うものである。画像表示装置２００は、画像処理装置１０１の他、信号処理部１０３Ｂ，表示部１０４を備えている。この場合には、入力信号ＳＶは、信号処理部１０３ＢにてＡ／Ｄ変換等の処理を施され、入力画像データＤＩとして出力される。入力画像データＤＩは、画像処理装置１０１による処理の後、出力画像データＤＯとして表示部１０４に出力され、ここで画像表示が行われる。
【００７０】
このように、画像表示装置１００，２００は、実施の形態または変形例に説明した作用・構成をもつ画像処理装置１０１を備えることにより、フィールドメモリによる画像処理を実現し、従来に比してメモリ容量が大幅に小さくて済むようになる。よって、省スペース化、省コスト化が可能となる。
【００７１】
なお、本発明は、上記実施の形態および変形例に限定されず種々の変形実施が可能である。例えば、実施の形態では、ラインメモリ２１，２２をＳＲＡＭで構成するようにしたが、ラインメモリもまたＤＲＡＭを用い、１つのメモリとすることが可能である。さらに、実施の形態では、ラインメモリ２１，２２からの読出を利用して“遅読み”を実現するようにしたが、“遅読み”は、その他の手段、例えば別途設けたメモリへの書き込み／読み出しによって実現するようにしても構わない。つまり、“早読み”を行う場合には、何らかの具体的手段によって“遅読み”を実現し、適正なデータ配列に調整する必要があるが、それ以外のフィールドメモリ前後の処理については、特に限定しない。
【００７２】
また、本発明における“早読み”処理、および、これに伴うアドレス値補正については、実際に実現可能でありさえすればよく、実現回路の構成はどのようなものであっても構わない。
【００７３】
さらに、上記実施の形態では、“早読み”データを、フィールドデータの先頭から直前のフィールドの最後尾へ移動させ、垂直ブランキング期間の長さをその両端で調整するようにしたが、本発明において“早読み”されるデータは、２つの垂直ブランキング期間の差分に応じたデータ量があればよく、所定フィールド内のどのデータであっても構わない。また、その移動先も、メモリへの書き込み前には直後に位置する垂直ブランキング期間の内にあればよく、必ずしも、この垂直ブランキング期間の先頭にて読み出される必要はない。
【００７４】
なお、上記実施の形態では、ＮＴＳＣ信号もしくはＰＡＬ信号に対する処理について説明したが、例えばフィールドデータ，垂直ブランキング期間の各ライン数がこれらとは異なった画像信号であっても、ライン数に応じた動作変更により本発明を適用することができる。
【００７５】
【発明の効果】
以上説明したように、本発明の画像処理装置および本発明の画像処理方法、並びに本発明の画像表示装置によれば、１画面が２つのフィールドからなるように構成された一連の画像データを、フィールド単位で記憶する記憶手段を設け、記憶手段に対する画像データの書き込みと読み出しを１アクセスサイクル内に行うようにしたので、従来１フレームごとに行っていた画像処理を１フィールド単位に行うことを可能とし、画像処理におけるメモリ容量を従来に比べて大幅に削減することができる。また、こうした画像処理における処理速度を向上させることも可能となる。
【００７６】
特に、１画面を構成する第１および第２のフィールドのそれぞれの有効データの直後に、互いに長さの異なる第１および第２の垂直ブランキング期間が設けられている場合には、第１または第２のフィールドのいずれかにおいて、第１および第２の垂直ブランキング期間の差分に対応する量のラインデータを、本来読み出されるタイミングよりも早いタイミングで第１の記憶手段から読み出すようにすれば、このラインデータが移動することで第１および第２のフィールドの有効データ期間が変化し、相対的に垂直ブランキング期間のデータ長が調整される。よって、メモリの容量が少なくても、適正に処理が施されたデータ出力を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る画像処理装置における要部の基本構成を表す図である。
【図２】図１に示したフィールドメモリの概念的な構成図である。
【図３】図１に示した画像処理回路における動作を説明するためのタイミングチャートである。
【図４】図１に示した画像処理回路におけるデータ反転制御について説明するための図である。
【図５】図１に示した画像処理回路におけるデータ反転制御について説明するための図である。
【図６】図１に示した画像処理回路におけるデータ反転制御について説明するための図である。
【図７】図１に示した画像処理回路におけるデータ反転制御について説明するための図である。
【図８】図１に示したフィールドメモリにおける時系列的な動作（図４に示した制御に対応）を説明するための図である。
【図９】図８に示した動作に続く動作を表す図である。
【図１０】図１に示したフィールドメモリにおける時系列的な動作（図５に示した制御に対応）を説明するための図である。
【図１１】図１０に示した動作に続く動作を表す図である。
【図１２】図１に示したフィールドメモリにおける時系列的な動作（図６に示した制御に対応）を説明するための図である。
【図１３】図１２に示した動作に続く動作を表す図である。
【図１４】図１に示したフィールドメモリにおける時系列的な動作（図７に示した制御に対応）を説明するための図である。
【図１５】図１４に示した動作に続く動作を表す図である。
【図１６】図１に示した画像処理回路のより詳細な構成を表す図である。
【図１７】図１６に示した画像処理回路における動作を説明するためのタイミングチャートである。
【図１８】図１６に示した画像処理回路における動作を説明するためのタイミングチャートである。
【図１９】図１６に示した画像処理回路における静止画表示の場合の動作を説明するためのタイミングチャートである。
【図２０】図１６に示した画像処理回路における静止画表示の場合の動作を説明するためのタイミングチャートである。
【図２１】図３に示した処理動作の変形例を表すタイミングチャートである。
【図２２】図１７に示した処理動作の変形例を表すタイミングチャートである。
【図２３】図１８に示した処理動作の変形例を表すタイミングチャートである。
【図２４】図１９に示した処理動作の変形例を表すタイミングチャートである。
【図２５】図２０に示した処理動作の変形例を表すタイミングチャートである。
【図２６】図１に示した画像処理装置を適用した画像表示装置の具体例を表す概略構成図である。
【符号の説明】
１…フィールドメモリ制御回路、１０…フィールドメモリ、１１…ラインカウンタ、１２…フレームカウンタ、１３…フレームカウンタ補正回路、１４…加減算回路、１５…早読みアドレス処理回路、２１，２２…ラインメモリ、２３…ラインメモリ制御回路、１００，２００…画像表示装置、１０１…画像処理装置、１０２…撮像部、１０３Ａ，１０３Ｂ…信号処理部、１０４…表示部、ＤＩ…入力画像データ、ＤＩ１…（フィールドメモリ１０から出力された）画像データ、ＤＯ…出力画像データ、ＤＬ…ラインデータ、ａｄｒ…アドレス値、ｂｋ＿ｌｉｎｅ，ｆｒａ＿ｃｎｔ，ｆｒａ＿ｃｎｔ  ＿ａｄｊ，ｗｒｉｔｅ＿ｏｋ…制御信号。
【図１】
2005027003.tif 000005
【図２】
2005027003.tif 000006
【図３】
2005027003.tif 000007
【図４】
2005027003.tif 000008
【図５】
2005027003.tif 000009
【図６】
2005027003.tif 000010
【図７】
2005027003.tif 000011
【図８】
2005027003.tif 000012
【図９】
2005027003.tif 000013
【図１０】
2005027003.tif 000014
【図１１】
2005027003.tif 000015
【図１２】
2005027003.tif 000016
【図１３】
2005027003.tif 000017
【図１４】
2005027003.tif 000018
【図１５】
2005027003.tif 000019
【図１６】
2005027003.tif 000020
【図１７】
2005027003.tif 000021
【図１８】
2005027003.tif 000022
【図１９】
2005027003.tif 000023
【図２０】
2005027003.tif 000024
【図２１】
2005027003.tif 000025
【図２２】
2005027003.tif 000026
【図２３】
2005027003.tif 000027
【図２４】
2005027003.tif 000028
【図２５】
2005027003.tif 000029
【図２６】
2005027003.tif 000030