(57)【要約】【課題】  スミア読出しに起因する電圧変動があっても飽和電荷量の減少が抑えられて撮像素子から十分に大きな飽和電荷量を読み出すことができる撮像素子の読出制御装置、および良好な画質の画像が得られる撮影装置を提供する。【解決手段】  被写体光をＣＣＤ２２で捉えて画像信号を生成するデジタルカメラ１００において、ＣＰＵ２４およびバイアス制御部３２で、垂直駆動部２６によるスミア読出時のオーバーフロドレイン電圧を静止画読出時のオーバーフロドレイン電圧よりも低いオーバーフロドレイン電圧に設定する。【選択図】        図３
2005260407.tif 000002
【特許請求の範囲】
【請求項１】
配列された複数のセンサを有し、各センサが光量に応じた電荷を蓄積し、蓄積した電荷を所定の転送路を経由させて読出しを行なう撮像素子からの読出しを制御する撮像素子の読出制御装置において、
前記センサの飽和電荷を放出するオーバーフロドレイン電圧を変更自在に設定するオーバーフロドレイン電圧設定部と、
前記転送路に残留する電荷の読出しを行なうことにより該転送路をクリアするスミア読出しを行なうスミア読出制御部とを備え、
前記オーバーフロドレイン電圧設定部は、前記スミア読出制御部によるスミア読出時の該スミア読出しに起因する電圧変動があっても所定の電荷量以上の飽和電荷量が確保される電圧に設定するものであることを特徴とする撮像素子の読出制御装置。
【請求項２】
被写体光を撮像素子で捉えて画像信号を生成する撮影装置において、
配列された複数のセンサを有し、各センサが光量に応じた電荷を蓄積し、蓄積した電荷を所定の転送路を経由させて読出しを行なう撮像素子、および
前記センサの飽和電荷を放出するオーバーフロドレイン電圧を変更自在に設定するオーバーフロドレイン電圧設定部と、
前記転送路に残留する電荷の読出しを行なうことにより該転送路をクリアするスミア読出しを行なうスミア読出制御部とを備え、
前記オーバーフロドレイン電圧設定部は、前記スミア読出制御部によるスミア読出時の該スミア読出しに起因する電圧変動があっても所定の電荷量以上の飽和電荷量が確保される電圧に設定するものであることを特徴とする撮影装置。
【請求項３】
この撮影装置が、前記撮像素子を用いて静止画撮影を行なう静止画撮影モードを有し、  前記オーバーフロドレイン電圧設定部は、前記スミア読出制御部によるスミア読出時のオーバーフロドレイン電圧を前記静止画読出時のオーバーフロドレイン電圧よりも低いオーバーフロドレイン電圧に設定するものであることを特徴とする請求項２記載の撮影装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配列された複数のセンサに蓄積された電荷を所定の転送路を経由させて読出しを行なう撮像素子からの読出しを制御する撮像素子の読出制御装置、および被写体光を撮像素子で捉えて画像信号を生成する撮影装置に関する。
【背景技術】
【０００２】
撮影装置の一つであるデジタルカメラには、撮影素子として、電荷結合素子であるＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）が広く用いられている。このＣＣＤは、半導体基板上に配列された複数のセンサであるフォトダイオード等の光電変換素子を有し、各光電変換素子が光量に応じた電荷を蓄積し、蓄積した電荷を所定の転送路を経由させて読出しを行なう撮像素子である。
【０００３】
ＣＣＤを構成する半導体基板には、そのＣＣＤの外部もしくは内部に設けられたバイアス制御部から基板バイアス電圧が印加され、上記光電変換素子は、この印加された基板バイアス電圧の大きさに応じた電荷を蓄積するポテンシャルプロファイルを有する。また、ＣＣＤには、光電変換素子に蓄積された飽和電荷を半導体基板側に放出するオーバフロドレイン電圧（ＯＦＤ電圧と称する）が印加されるオーバドレイン構造を持ったものが多い。このようなＣＣＤでは、例えば、静止画像記録時にはＯＦＤ電圧を低くして光電変換素子に多くの電荷を蓄積し、動画像記録時にはＯＦＤ電圧を高くして光電変換素子に少ない電荷を蓄積することにより、動画像記録時にＣＣＤ内の画素が混在された場合であっても、転送路に過剰な電荷が溢れることがないように制御される。また、このようなＣＣＤにおいて、制御端子に接続された負荷手段によりＯＦＤ電圧を調整する技術（例えば、特許文献１参照）や、所定のＯＦＤ電圧を印加してポテンシャル障壁を高くすることにより光電変換素子に蓄積される飽和電荷量を均一化する技術（例えば、特許文献２参照）が提案されている。
【特許文献１】特開平９−１２１３１０号公報
【特許文献２】特開平１１−３３１７０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここで、機械式シャッタを備えるとともに上記オーバドレイン構造を持ったＣＣＤからの読出しを制御する撮像素子の読出制御装置を備えたデジタルカメラが知られている。このようなデジタルカメラにおいて静止画撮影を行なうにあたり、先ず、露光が行なわれる。この露光では、機械式シャッタが開成された状態で被写体光観察用のスルー画像を画像モニタに表示する等の処理が行なわれる。次いで、機械式シャッタが閉成されて光が入射されない状態で転送路に残留する電荷の読出しを行なうことによりその転送路をクリアするスミア読出しが行なわれる。このスミア読出しは、比較的高速なパルス駆動により行なわれる。一般に、前述したＯＦＤ電圧は、静止画撮影時には、光電変換素子に電荷が十分に蓄積されるように低いレベルに設定される。このため、スミア読出しを行なう過程で、高速パルス駆動による影響を受けて、低いレベルに設定されているＯＦＤ電圧にスパイク状のノイズが発生する。このノイズは、光電変換素子が有するポテンシャルプロファイルの大きさを定める基板バイアス電圧に混入する。すると、光電変換素子に蓄積されている電荷が半導体基板側に放出され、光電変換素子の飽和電荷量が減少するという問題が発生する。特に、電流容量の小さい電源を用いた場合、この問題は顕著に発生する。従って、デジタルカメラである撮影装置で良好な画質の画像を得ることは困難である。
【０００５】
本発明は、上記事情に鑑み、スミア読出しに起因する電圧変動があっても飽和電荷量の減少が抑えられて撮像素子から十分に大きな飽和電荷量を読み出すことができる撮像素子の読出制御装置、および良好な画質の画像が得られる撮影装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成する本発明の撮像素子の読出制御装置は、配列された複数のセンサを有し、各センサが光量に応じた電荷を蓄積し、蓄積した電荷を所定の転送路を経由させて読出しを行なう撮像素子からの読出しを制御する撮像素子の読出制御装置において、
上記センサの飽和電荷を放出するオーバーフロドレイン電圧を変更自在に設定するオーバーフロドレイン電圧設定部と、
上記転送路に残留する電荷の読出しを行なうことによりその転送路をクリアするスミア読出しを行なうスミア読出制御部とを備え、
上記オーバーフロドレイン電圧設定部は、上記スミア読出制御部によるスミア読出時のそのスミア読出しに起因する電圧変動があっても所定の電荷量以上の飽和電荷量が確保される電圧に設定するものであることを特徴とする。
【０００７】
本発明の撮像素子の読出制御装置は、配列された複数のセンサに蓄積した電荷を転送する転送路に残留する電荷の読出しを行なうスミア読出時に、そのスミア読出しに起因する電圧変動があっても所定の電荷量以上の飽和電荷量が確保される電圧に設定するものであるため、それら複数のセンサに蓄積されている電荷が半導体基板側に放出され所定の電荷量以上の飽和電荷量が減少するということが防止される。従って、撮像素子から十分に多くの飽和電荷量を読み出すことができる。
【０００８】
また、上記目的を達成する本発明の撮影装置は、被写体光を撮像素子で捉えて画像信号を生成する撮影装置において、
配列された複数のセンサを有し、各センサが光量に応じた電荷を蓄積し、蓄積した電荷を所定の転送路を経由させて読出しを行なう撮像素子、および
上記センサの飽和電荷を放出するオーバーフロドレイン電圧を変更自在に設定するオーバーフロドレイン電圧設定部と、
上記転送路に残留する電荷の読出しを行なうことによりその転送路をクリアするスミア読出しを行なうスミア読出制御部とを備え、
上記オーバーフロドレイン電圧設定部は、上記スミア読出制御部によるスミア読出時のそのスミア読出しに起因する電圧変動があっても所定の電荷量以上の飽和電荷量が確保される電圧に設定するものであることを特徴とする。
【０００９】
本発明の撮影装置は、配列された複数のセンサに蓄積した電荷を転送する転送路に残留する電荷の読出しを行なうスミア読出時に、そのスミア読出しに起因する電圧変動があっても所定の電荷量以上の飽和電荷量が確保される電圧に設定するものであるため、それら複数のセンサに蓄積されている電荷が半導体基板側に放出され所定の電荷量以上の飽和電荷量が減少するということが防止される。従って、撮像素子から十分に多くの飽和電荷量を読み出すことができ、良好な画質の画像を得ることができる。
【００１０】
ここで、本発明の撮影装置が、上記撮像素子を用いて静止画撮影を行なう静止画撮影モードを有し、上記オーバーフロドレイン電圧設定部は、上記スミア読出制御部によるスミア読出時のオーバーフロドレイン電圧を上記静止画読出時のオーバーフロドレイン電圧よりも低いオーバーフロドレイン電圧に設定するものであることが好ましい。
【００１１】
このようにすると、より多くの電荷の蓄積が必要とされる静止画撮影モード時において、スミア読出しに起因する電圧変動があっても所定の電荷量以上の飽和電荷量が確保されるため、静止画撮影において優れた画質の画像を得ることができる。
【発明の効果】
【００１２】
本発明の撮像素子の読出制御装置によれば、スミア読出しに起因する電圧変動があっても飽和電荷量の減少が抑えられて撮像素子から十分に大きな飽和電荷量を読み出すことができる。また、本発明の撮影装置によれば、スミア読出しに起因する電圧変動があっても飽和電荷量の減少が抑えられて撮像素子から十分に大きな飽和電荷量を読み出すことができ、良好な画質の画像を得ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について説明する。
【００１４】
図１は、本発明の撮影装置の一実施形態であるデジタルカメラを前面斜め上から見た外観斜視図、図２は、図１のデジタルカメラを背面斜め上から見た外観斜視図である。
【００１５】
尚、本実施形態のデジタルカメラには、本発明の撮像素子の読出制御装置の一実施形態が組み込まれている。
【００１６】
図１に示すように、このデジタルカメラ１００の前面中央部には、撮影レンズ１１が備えられている。また、このデジタルカメラ１００の前面上部には、光学式ファインダ対物窓１２および補助光発光部１３が備えられている。さらに、このデジタルカメラ１００の上面には、シャッタボタン１４およびスライド式の電源スイッチ１５が備えられている。
【００１７】
さらに、図２に示すように、このデジタルカメラ１００の背面には、光学式ファインダ接眼窓１６と、メニュースイッチ１７と、実行／画面切換スイッチ１８と、画像モニタ１９とが備えられている。
【００１８】
図３は、図１に示すデジタルカメラの回路構成を示すブロック図である。
【００１９】
このデジタルカメラ１００には、前述した撮影レンズ１１と補助光発光部１３が備えられている。また、このデジタルカメラ１００には、機械式のシャッタ・絞り部２１と、ＣＣＤ２２（本発明にいう撮像素子の一例に相当）と、アナログ信号処理部２３と、このデジタルカメラ１００の動作を総括的に制御するＣＰＵ２４と、タイミングジェネレータ２５と、垂直駆動部２６と、バイアス制御部３２とが備えられている。ここで、ＣＰＵ２４およびバイアス制御部３２が、本発明にいうオーバーフロドレイン電圧設定部の役割を担うものである。また、垂直駆動部２６が、本発明にいうスミア読出制御部の役割を担うものである。さらに、これらＣＰＵ２４，バイアス制御部３２，垂直駆動部２６から、本発明にいう撮像素子の読出制御装置の一例が構成される。
【００２０】
ＣＣＤ２２は、配列された複数の光電変換素子（本発明にいうセンサの一例に相当）を有する。各光電変換素子は光量に応じた電荷を蓄積する。また、ＣＣＤ２２は、光電変換素子に蓄積した電荷を転送する転送路を有する。
【００２１】
撮像素子の読出制御装置を構成するオーバーフロドレイン電圧設定部の役割を担うＣＰＵ２４およびバイアス制御部３２は、光電変換素子の飽和電荷を放出するオーバーフロドレイン電圧を変更自在に設定する。また、撮像素子の読出制御装置を構成するスミア読出制御部の役割を担う垂直駆動部２６は、上記転送路に残留する電荷の読出しを行なうことによりその転送路をクリアするスミア読出しを行なう。
【００２２】
詳細には、ＣＰＵ２４およびバイアス制御部３２は、垂直駆動部２６によるスミア読出時のそのスミア読出しに起因する電圧変動があっても所定の電荷量以上の飽和電荷量が確保される電圧に設定するものである。尚、これらＣＰＵ２４，バイアス制御部３２，垂直駆動部２６の詳細な動作については後述する。
【００２３】
撮影レンズ１１およびシャッタ・絞り部２１を経由してきた被写体光は、ＣＣＤ２２に入射される。ＣＣＤ２２は、タイミングジェネレータ２５および垂直駆動部２６からの信号に同期して、入射された被写体光を電気信号であるアナログの画像信号に変換して出力する。
【００２４】
ＣＣＤ２２から出力されたアナログの画像信号は、アナログ信号処理部２３でアナログ信号処理される。詳細には、このアナログ信号処理部２３は、ＣＣＤ２２から出力されたアナログ画像信号に対して雑音低減処理等を施し、その処理等が施されたアナログ画像信号をデジタル画像信号にＡ／Ｄ（アナログ／デジタル）変換処理を行なって、デジタルの画像信号を出力する。
【００２５】
また、デジタルカメラ１００には、デジタル信号処理部２７と、テンポラリメモリ２８と、圧縮伸長部２９と、内蔵メモリ（またはメモリカード）３０と、前述した画像モニタ１９とが備えられている。アナログ信号処理部２３でアナログ信号処理されてデジタルに変換されたデジタル画像信号は、デジタル信号処理部２７に入力される。デジタル信号処理部２７は、入力されたデジタル画像信号に所定のデジタル信号処理を施して今回の撮影シーンの被写体画像を表わす画像データを完成させて、テンポラリメモリ２８に一時的に格納する。テンポラリメモリ２８に格納されたデータは、圧縮伸長部２９で圧縮されて内蔵メモリ（またはメモリカード）３０に記録される。尚、撮影モードによっては、圧縮の過程を省いて内蔵メモリ３０に直接記録してもよい。テンポラリメモリ２８に格納されたデータは画像モニタ１９に読み出され、これにより画像モニタ１９に被写体の画像が表示される。
【００２６】
さらに、デジタルカメラ１００には、前述したメニュースイッチ１７および実行／画面切換スイッチ１８からなる操作スイッチ部３１と、シャッタボタン１４とが備えられている。写真撮影にあたっては、操作スイッチ部３１を操作して所望の撮影状態に設定してシャッタボタン１４を押下する。
【００２７】
また、デジタルカメラ１００は、ＣＣＤ２２を用いて静止画撮影を行なう静止画撮影モードと、動画撮影を行なう動画撮影モードとを有する。これら静止画撮影モードと動画撮モードとの切り換えは、実行／画面切換スイッチ１８の操作により行なうことができる。
【００２８】
図４は、図３に示すデジタルカメラの撮影シーケンスにおけるタイミングチャートおよび従来のＯＦＤ電圧の波形を示す図である。
【００２９】
図４には、撮影シーケンスとして、動画モード，露光モード，静止画取込みモードが示されている。また、シャッタ・絞り部２１を構成する機械式シャッタの開閉状態を示すメカシャッタ信号ＭＳが示されている。さらに、ＣＣＤ２２の各駆動状態を示す動画駆動状態，スミア掃出し（スミア読出し）状態，静止画駆動状態が示されている。また、従来のＯＦＤ電圧の波形と、本実施形態のＯＦＤ電圧の波形とが示されている。
【００３０】
このデジタルカメラ１００では、先ず、撮影シーケンスが動画モードに設定される。この動画モードでは、機械式シャッタが開成された状態（メカシャッタ信号ＭＳは開状態を示す‘Ｈ’レベル状態）で被写体光観察用のスルー画像が画像モニタ１９に表示される。ここで、写真撮影を行なうためにシャッタボタン１４が押下される。すると、撮影シーケンスが動画モードから露光モードに移行する。また、ＯＦＤ電圧が‘Ｈ’レベルから‘Ｌ’レベルに変化する（従来のＯＦＤ電圧も同様である）。尚、ＯＦＤ電圧の波形には、期間Ａにおいて光電変換素子に蓄積されている電荷を廃棄するための複数のパルスからなる電子シャッタ信号波形も示されている。
【００３１】
次いで、機械式シャッタが閉成され、メカシャッタ信号ＭＳが‘Ｈ’レベルから‘Ｌ’レベルに変化する。すると、撮影シーケンスが露光モードから静止画取込みモードに移行する。また、スミア掃出し（スミア読出し）が行なわれる。このスミア読出しは、高速なパルス駆動により行なわれる。このため、従来および本実施形態のいずれの場合であっても、この高速パルス駆動による影響を受けて、‘Ｌ’レベルにあるＯＦＤ電圧にスパイク状のノイズが発生する。このノイズは、光電変換素子が有するポテンシャルプロファイルの大きさを定める基板バイアス電圧に混入される。
【００３２】
従来では、ＯＦＤ電圧は、露光モードに移行する時点で設定された‘Ｌ’レベルのままである。このため、基板バイアス電圧に混入するノイズにより、光電変換素子に蓄積されている電荷が半導体基板側に放出され易く、従って光電変換素子の飽和電荷量が減少するという問題が発生する。
【００３３】
本実施形態では、期間Ｂにおいて、スミア読出し時のＯＦＤ電圧を静止画取込みモード時のＯＦＤ電圧よりも低いＯＦＤ電圧Ｖに設定される。このようにすることにより、静止画撮影モード時に、スミア読出しに起因する電圧変動があっても所定の電荷量以上の飽和電荷量が確保されるため、ＣＣＤ２２から十分に多くの電荷量を読み出すことができる。従って、静止画撮影において良好な画質の画像を得ることができる。尚、本実施形態のＯＦＤ電圧を、点線で示すように、期間Ｂを経過した静止画駆動状態においても、期間Ｂにおいて設定された低い電圧Ｖのままにしておいてもよい。
【００３４】
図５は、図４に示す期間ＢにおいてＯＦＤ電圧を低く設定するための回路を示す図、図６は、図５に示すノードにおける信号波形を示す図である。
【００３５】
垂直駆動部２６には、電源電圧として、図示しない高電圧用電源および低電圧用電源から＋１６Ｖの電圧および−８Ｖの電圧が印加される。また、垂直駆動部２６には、タイミングジェネレータ２５からタイミングパルスＴＰが入力される。垂直駆動部２６は、このタイミングパルスＴＰに基づいて、ＣＣＤ２２に向けて垂直同期パルスＶＰを出力する。また、垂直駆動部２６は、ノードａにおいて、図６に示す＋１６Ｖから−８Ｖまでの電圧範囲内で変化するパルス状の信号波形を出力する。この信号波形はコンデンサ素子４１を経由して、入力側が抵抗４２を介してグラウンドに接地されたＣＣＤ２２に印加される。また、ＣＣＤ２２には、そのＣＣＤ２２の外部に設けられたバイアス制御部３２からの基板バイアス電圧がダイオード素子４３を経由して印加される。ノードｂには、図６に示すように、上記パルス状の信号波形にこの基板バイアス電圧が重畳した２４Ｖｐｐのパルス状の信号波形が出力される。２４Ｖｐｐのパルス状の信号波形の期間Ｂにおいて、スミア読出しが行なわれる。すると、スパイク状のノイズが発生する。ここで、バイアス制御部２２からの基板バイアス電圧は、この期間Ｂにおいて、ＣＰＵ２４により低く制御される。このようにして、スミア読出し時の期間Ｂにおいては、ＯＦＤ電圧が静止画取込みモード時のＯＦＤ電圧よりも低いＯＦＤ電圧Ｖに設定される。
【００３６】
図７は、ＯＦＤ電圧にスパイク状のノイズが発生する様子を説明するための図である。
【００３７】
スミア読出し時には、垂直駆動部２６の高速パルス駆動に伴い、その垂直駆動部２６に印加されている−８Ｖ側の電圧に、図７に示す信号波形が混入する。すると、−８Ｖ用の低電圧用電源自体が変動し、その影響を受けて最終的にＯＦＤ電圧にスパイク状のノイズが発生することとなる。
【００３８】
図８は、基板バイアス電圧に混入されたノイズで光電変換素子に蓄積された電荷が漏れる様子を示す図である。
【００３９】
ＣＣＤを構成する半導体基板上に形成された光電変換素子は、印加される基板バイアス電圧Ｖｓｕｂの大きさに応じたポテンシャルプロファイルを有する。光電変換素子に光が入射すると、光電変換素子には、その光電変換素子が有するポテンシャルプロファイルに見合った電荷量が蓄積される。ここで、基板バイアス電圧Ｖｓｕｂにノイズが混入すると、ポテンシャルプロファイルが矢印Ａ方向に変動し、光電変換素子に蓄積された電荷が矢印Ｂ方向に漏れる場合がある。
【００４０】
図９は、基板バイアス電圧が低く設定されて光電変換素子に蓄積された電荷が漏れることが防止される様子を示す図である。
【００４１】
基板バイアス電圧ＶｓｕｂをΔＶだけ低くすると、ポテンシャル障壁が高い状態に設定される。このため、スミヤ読出し時に、ポテンシャルプロファイルが矢印Ａ方向に変動した場合であっても、光電変換素子に蓄積された電荷が漏れることが防止される。
【００４２】
図１０は、図５に示すバイアス制御部とは異なるバイアス制御部の構成を示す図、図１１は、図１０に示すバイアス制御部における信号波形を示す図である。
【００４３】
図１０に示すバイアス制御部５０には、ＣＰＵ２４からの信号Ｖｃｏｎｔ１が入力される端子５０＿１と、その端子５０＿１とグラウンドとの間に直列接続された抵抗素子５０＿２，５０＿３と、ベースが抵抗素子５０＿２，５０＿３の接続点に接続されるとともにエミッタがグラウンドに接続されたトランジスタ５０＿４とが備えられている。
【００４４】
また、バイアス制御部５０には、ＣＰＵ２４からの信号Ｖｃｏｎｔ２が入力される端子５０＿５と、その端子５０＿５とグラウンドとの間に直列接続された抵抗素子５０＿６，５０＿７と、ベースが抵抗素子５０＿６，５０＿７の接続点に接続されるとともにエミッタがグラウンドに接続されたトランジスタ５０＿８とが備えられている。
【００４５】
さらに、バイアス制御部５０には、トランジスタ５０＿４，５０＿８双方のコレクタ間に接続された抵抗素子５０＿９と、トランジスタ５０＿４のコレクタに接続された抵抗素子５０＿１０が備えられている。
【００４６】
また、図１０には、基板バイアス回路２２＿１，トランジスタ２２＿２，端子２２＿３，２２＿４を有するＣＣＤ２２と、前述したコンデンサ素子４１および抵抗素子４２も示されている。トランジスタ２２＿２のコレクタには、ＣＣＤ２２用の電源電圧Ｖｃｃが印加される。
【００４７】
バイアス制御部５０の端子５０＿１，５０＿２には、図１１に示す信号Ｖｃｏｎｔ１，Ｖｃｏｎｔ２が入力される。最初の時点では、これら信号Ｖｃｏｎｔ１，Ｖｃｏｎｔ２は、ともに‘Ｌ’レベルにある。このため、トランジスタ５０＿４，５０＿８はともにオフ状態にあり、従ってＣＣＤ２２の端子２２＿３の電圧Ｖは、基板バイアス回路２２＿１からの電圧により定まる高レベルにある。この高レベルの電圧Ｖがトランジスタ２２＿２に印加されるため、そのトランジスタ２２＿２から比較的高いレベルの基板バイアス電圧Ｖｓｕｂが出力されることとなる。
【００４８】
次いで、信号Ｖｃｏｎｔ２が‘Ｌ’レベルから‘Ｈ’レベルに変化する。すると、トランジスタ５０＿８がオフ状態からオン状態になる。これにより、電圧Ｖのレベルは、基板バイアス回路２２＿１の内部インピーダンス値と抵抗素子５０＿１０，５０＿９双方の直列の抵抗値とにより定まる中間レベルとなる。
【００４９】
さらに、スミア読出しが行なわれるスミア期間において、信号Ｖｃｏｎｔ１も‘Ｌ’レベルから‘Ｈ’レベルに変化する。すると、トランジスタ５０＿４もオフ状態からオン状態になる。これにより、電圧Ｖのレベルは、基板バイアス回路２２＿１の内部インピーダンス値と抵抗素子５０＿１０の抵抗値とにより定まる低レベルとなる。
【００５０】
スミア期間が終了すると、信号Ｖｃｏｎｔ１が‘Ｈ’レベルから‘Ｌ’レベルに変化し、トランジスタ５０＿４がオン状態からオフ状態になる。これにより、電圧Ｖのレベルは、上述した中間レベルとなる。
【００５１】
さらに、信号Ｖｃｏｎｔ２も‘Ｈ’レベルから‘Ｌ’レベルに変化し、トランジスタ５０＿８もオン状態からオフ状態になる。これにより、電圧Ｖのレベルは、上述した高レベルとなる。このように、高レベル，中間レベル、低レベルの３段階のレベルで基板バイアス電圧Ｖｓｕｂを制御して、ＯＦＤ電圧を変更自在に設定してもよい。
【００５２】
図１２は、本実施形態のデジタルカメラの、ＯＦＤ電圧を変更自在に設定する処理ルーチンのフローチャートである。
【００５３】
先ず、ステップＳ１において、動画モードを実行する。この動画モードでは、スルー画像を画像モニタ１９に表示する処理等が行なわれる。次いで、ステップＳ２において露光モードを実行してステップＳ３に進む。
【００５４】
ステップＳ３では、静止画取込みモードである記録モードを実行する。さらに、ステップＳ４において、ＯＦＤ電圧を下げる処理を行なう。詳細には、スミア読出し時のＯＦＤ電圧を静止画取込みモード時のＯＦＤ電圧よりも低いＯＦＤ電圧に設定する。
【００５５】
次にステップＳ５において、ＯＦＤ電圧を上げる処理を行なう。詳細には、スミア読出し時に設定した低いＯＦＤ電圧を静止画取込みモード時のＯＦＤ電圧に戻す。
【００５６】
さらにステップＳ６において、上記ステップＳ１と同様の動画モードを実行してこのルーチンを終了する。
【００５７】
尚、本実施形態では、本発明の撮影装置としてデジタルカメラを例示して説明したが、本発明の撮影装置はこれに限られるものではなく、例えば、近年普及しているカメラ機能付の携帯電話等であってもよく、あるいは静止画撮影に限ったものではなく動画撮影機能を持った撮影装置にも用いられることは当然である。
【図面の簡単な説明】
【００５８】
【図１】本発明の撮影装置の一実施形態であるデジタルカメラを前面斜め上から見た外観斜視図である。
【図２】図１のデジタルカメラを背面斜め上から見た外観斜視図である。
【図３】図１に示すデジタルカメラの回路構成を示すブロック図である。
【図４】図３に示すデジタルカメラの撮影シーケンスにおけるタイミングチャートおよび従来のＯＦＤ電圧の波形を示す図である。
【図５】図４に示す期間ＢにおいてＯＦＤ電圧を低く設定するための回路を示す図である。
【図６】図５に示すノードにおける信号波形を示す図である。
【図７】ＯＦＤ電圧にスパイク状のノイズが発生する様子を説明するための図である。
【図８】基板バイアス電圧に混入されたノイズで光電変換素子に蓄積された電荷が漏れる様子を示す図である。
【図９】基板バイアス電圧が低く設定されて光電変換素子に蓄積された電荷が漏れることが防止される様子を示す図である。
【図１０】図５に示すバイアス制御部とは異なるバイアス制御部の構成を示す図である。
【図１１】図１０に示すバイアス制御部における信号波形を示す図である。
【図１２】本実施形態のデジタルカメラの、ＯＦＤ電圧を変更自在に設定する処理ルーチンのフローチャートである。
【符号の説明】
【００５９】
１１  撮影レンズ
１２  光学式ファインダ対物窓
１３  補助光発光部
１４  シャッタボタン
１５  電源スイッチ
１６  光学式ファインダ接眼窓
１７  メニュースイッチ
１８  実行／画面切換スイッチ
１９  画像モニタ
２１  シャッタ・絞り部
２２  ＣＣＤ
２２＿１  基板バイアス回路
２２＿２，５０＿４，５０＿８  トランジスタ
２２＿３，２２＿４，５０＿１，５０＿５  端子
２３  アナログ信号処理部
２４  ＣＰＵ
２５  タイミングジェネレータ
２６  垂直駆動部
２７  デジタル信号処理部
２８  テンポラリメモリ
２９  圧縮伸長部
３０  内蔵メモリ
３１  操作スイッチ部
３２，５０  バイアス制御部
４１  コンデンサ素子
４２，５０＿２，５０＿３，５０＿６，５０＿７，５０＿９，５０＿１０  抵抗素子
４３  ダイオード素子
１００  デジタルカメラ
【図１】
2005260407.tif 000003
【図２】
2005260407.tif 000004
【図３】
2005260407.tif 000005
【図４】
2005260407.tif 000006
【図５】
2005260407.tif 000007
【図６】
2005260407.tif 000008
【図７】
2005260407.tif 000009
【図８】
2005260407.tif 000010
【図９】
2005260407.tif 000011
【図１０】
2005260407.tif 000012
【図１１】
2005260407.tif 000013
【図１２】
2005260407.tif 000014