(57)【要約】【課題】  画像データの取りこぼしが生じることなく、画面表示の高解像度化やパネルサイズの大型化を実現することができる画像表示装置及びドライバＩＣ用タイミングコントローラを提供する。【解決手段】  動作クロックに基づいて画像データを取り込み、信号線に供給するソースドライバＩＣと、ソースドライバＩＣに対し画像データを取り込むタイミングをスタートパルスにより指示するタイミングコントローラ１と、信号線に供給された画像データにより画面表示を行う表示パネルとを備えた画像表示装置において、タイミングコントローラ１は、スタートパルスの出力タイミングを規定するタイミング情報を記憶するタイミング情報記憶部３と、タイミング情報に基づいてスタートパルスの出力タイミングを決定し、スタートパルスをソースドライバＩＣへ出力するスタートパルス生成部２により構成される。【選択図】  図２
2005338727.tif 000002
【特許請求の範囲】
【請求項１】
動作クロックに基づいて画像データを取り込み、信号線に供給するドライバＩＣと、上記ドライバＩＣに対し、画像データを取り込むタイミングをスタートパルスにより指示するタイミングコントローラと、信号線に供給された画像データにより画面表示を行う表示パネルとを備えた画像表示装置において、
上記タイミングコントローラは、スタートパルスの出力タイミングを規定するタイミング情報を記憶するタイミング情報記憶手段と、
上記タイミング情報に基づいて出力タイミングを決定し、スタートパルスをドライバＩＣへ出力するスタートパルス生成手段とを有することを特徴とする画像表示装置。
【請求項２】
上記スタートパルス生成手段は、上記動作クロック及び画像データが差動信号として伝送される場合、スタートパルスの発生期間を動作クロックに対して遅延させることを特徴とする請求項１に記載の画像表示装置。
【請求項３】
上記スタートパルス生成手段は、上記動作クロック及び画像データがＣＭＯＳゲートによりシングルエンド伝送される場合、スタートパルスの発生期間を動作クロックに対して進ませることを特徴とする請求項１に記載の画像表示装置。
【請求項４】
複数の信号線に画像データを供給し、画像データを取り込むタイミングを次のドライバＩＣに指示する２以上の上記ドライバＩＣを備え、
上記タイミングコントローラは、走査方向として順スキャン及び逆スキャンが切替可能であり、逆スキャン時には順スキャンにおける最後のドライバＩＣに対してタイミングを指示し、
上記スタートパルス生成手段は、順スキャン及び逆スキャンに応じてスタートパルスを生成することを特徴とする請求項１に記載の画像表示装置。
【請求項５】
上記各ドライバＩＣは、上記表示パネルが設けられた基板上に当該表示パネルの一辺に沿って形成され、
上記タイミングコントローラは、両端のドライバＩＣに対してタイミングを指示することを特徴とする請求項４に記載の画像表示装置。
【請求項６】
動作クロックに基づいて画像データを取り込んで信号線に供給するドライバＩＣに対し、画像データを取り込むタイミングをスタートパルスにより指示するドライバＩＣ用タイミングコントローラであって、
スタートパルスの出力タイミングを規定するタイミング情報を記憶するタイミング情報記憶手段と、
上記タイミング情報に基づいて出力タイミングを決定し、スタートパルスをドライバＩＣへ出力するスタートパルス生成手段とを備えたことを特徴とするドライバＩＣ用タイミングコントローラ。
【請求項７】
上記スタートパルス生成手段は、上記動作クロック及び画像データが差動信号として伝送される場合、スタートパルスの発生期間を動作クロックに対して遅延させることを特徴とする請求項６に記載のドライバＩＣ用タイミングコントローラ。
【請求項８】
上記スタートパルス生成手段は、上記動作クロック及び画像データがＣＭＯＳゲートによりシングルエンド伝送される場合、スタートパルスの発生期間を動作クロックに対して進ませることを特徴とする請求項６に記載のドライバＩＣ用タイミングコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置及びドライバＩＣ用タイミングコントローラに係り、さらに詳しくは、動作クロックに基づいて画像データを取り込んで信号線に供給するドライバＩＣに対し、画像データを取り込むタイミングをスタートパルスにより指示するタイミングコントローラの改良に関する。
【背景技術】
【０００２】
ＬＣＤ（Liquid Crystal Display：液晶表示装置）などの画像表示装置は、ドライバＩＣ（ソースドライバＩＣ）が画像データを動作クロックに基づいて取り込み、各信号線に供給することで画面表示を行っている。画像データを取り込むタイミングは、ドライバＩＣに供給されるスタートパルス（水平同期スタートパルス）により指示される。ドライバＩＣに供給されるスタートパルスは、通常、ドライバＩＣの入力タイミング仕様に合わせてタイミングコントローラにより生成される。
【０００３】
この様な画像表示装置では、ドライバＩＣ及びタイミングコントローラ間の配線長や、ドライバＩＣに対する入力インピーダンスなどの負荷状態によって、ドライバＩＣに供給されるスタートパルスのタイミングにずれが生じてしまう場合があった。スタートパルスにおけるタイミングのずれは、表示パネルが設けられる基板上にバスの信号電位を安定化させるための波形生成回路（コンデンサやフェライトビーズ、ダンピング抵抗、終端抵抗などからなる）を形成することにより抑制することができる。しかし、高解像度化に伴う動作周波数の高速化や、パネルサイズの大型化に伴う回路基板の大型化によって、信号波形のくずれ、いわゆる波形なまりが増大し、画像データの取りこぼしが生じてしまうという問題があった。
【０００４】
図８は、画像表示装置の概略構成を示した図であり、表示パネル１０２、ソースドライバＩＣ１０３及びゲートドライバＩＣ１０４が設けられた基板１０１と、タイミングコントローラ１０８が設けられた基板１０７とからなる液晶モジュール１００が示されている。表示パネル１０２は、信号線１０５に供給された画像データにより画面表示を行う液晶パネルであり、信号線１０５及びゲート線１０６がマトリックス状に形成されている。基板１０１上には、表示パネル１０２の一辺に沿って複数のソースドライバＩＣ１０３と、隣接する他の辺に沿って複数のゲートドライバＩＣ１０４とが設けられている。
【０００５】
タイミングコントローラ１０８は、画像データに基づいて、水平走査のための動作クロックや水平同期スタートパルスを各ソースドライバＩＣ１０３へ出力するとともに、垂直走査のための動作クロック及び垂直同期スタートパルスを各ゲートドライバＩＣ１０４へ出力している。
【０００６】
図９は、図８の画像表示装置における要部詳細を示した図であり、タイミングコントローラ１０８により生成されたスタートパルス（水平同期スタートパルス）が伝送路１１０を介して最初のソースドライバＩＣ（１ｓｔ）に供給されるとともに、各ソースドライバＩＣ１０３が次のソースドライバＩＣに対して画像データを取り込むタイミングを指示する様子が示されている。動作クロック及び画像データは、バス１０９を介して各ソースドライバＩＣ１０３に供給される。
【０００７】
最初のソースドライバＩＣ（１ｓｔ）は、タイミングコントローラ１０８からのスタートパルスに基づいて画像データの取り込みを開始し、各信号線１０５に対して順次に画像データを供給する。当該ソースドライバＩＣに接続された信号線１０５分の画像データの取り込みが終了すると、次のソースドライバＩＣ（２ｎｄ）に対して画像データの取り込みを指示するための取り込み信号が出力される。次のソースドライバＩＣ（２ｎｄ）は、最初のソースドライバＩＣからの取り込み信号に基づいて画像データの取り込みを開始し、各信号線１０５に対して順次に画像データを供給する。信号線１０５分の画像データの取り込みが終了すると、さらに次のソースドライバＩＣに対して取り込み信号が出力される。
【０００８】
この様にして、取り込み信号が順次に伝送され、最後のソースドライバＩＣ（ｎｔｈ）において信号線１０５分の画像データの取り込みが終了すると、次のゲート線１０６に対する水平走査が開始される。ここでは、タイミングコントローラ１０８から見て最も遠い位置にあるソースドライバＩＣ１０３を最初のソースドライバＩＣとしている。
【０００９】
図１０は、従来の画像表示装置における各種信号の波形を示したタイミングチャートであり、タイミングコントローラ１０８から出力されるスタートパルス、動作クロック及び画像データと、最後のソースドライバＩＣ（ｎｔｈ）に入力される動作クロック及び画像データと、最初のソースドライバＩＣ（１ｓｔ）に入力されるスタートパルス、動作クロック及び画像データとが示されている。タイミングコントローラ１０８から出力されるスタートパルスは、動作クロックの立ち上がりに同期して立ち上がり、次の動作クロックの立ち上がりに同期して立ち下がるようになっている。また、スタートパルスから２クロック後の画像データから取り込まれる仕様となっている。ここでは、動作クロック及び画像データは、差動信号として伝送されるものとする。
【００１０】
一般に、タイミングコントローラ１０８から見て最も遠い位置にあるソースドライバＩＣ（１ｓｔ）に入力される信号は、当該ソースドライバＩＣよりも近い位置にあるソースドライバＩＣ（ｎｔｈ）に入力される信号に比べて波形なまりが大きい。このため、ソースドライバＩＣ（１ｓｔ）に入力されるスタートパルスは、入力タイミング仕様を満たさず、画像データを取り込むタイミングを正しく指示することができない。すなわち、波形なまりによって動作クロックの立ち下がりが検出されるタイミングが遅延するので、動作クロックの立ち下がりからスタートパルスの立ち下がりまでの期間（ホールド期間）Ｔ１２が、タイミングコントローラ１０８により出力されるスタートパルスにおけるホールド期間Ｔ１１（Ｔ１１＝Ａ）に比べて短くなってしまい（Ｔ１２＝Ａ−Δｔ１）、画像データの取りこぼしを生じていた。
【００１１】
そこで、画像データの取りこぼしを防止するために、スタートパルスにおけるイネーブル期間を１クロックよりも長くすることが考えられる。しかし、ＲＳＤＳ（Reduced Swing Differential Signaling）などの差動信号による伝送技術が用いられる場合、ソースドライバＩＣ１０３における入力タイミング仕様としてスタートパルスのイネーブル期間が１クロックに規定されていることが多く、その様な場合、１クロックよりも長くすることができない。一方、ＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）ゲートによるシングルエンド伝送技術が用いられる場合には、スタートパルスにおけるイネーブル期間を１クロックよりも長くして画像データの取りこぼしを防止することができる。
【００１２】
図１１は、従来の画像表示装置における各種信号の波形を示したタイミングチャートであり、タイミングコントローラ１０８から出力されるスタートパルス、動作クロック及び画像データと、ソースドライバＩＣ１０３に入力されるスタートパルス、動作クロック及び画像データとが示されている。タイミングコントローラ１０８から出力されるスタートパルスは、動作クロックの立ち下がりに同期して立ち上がり、２クロック後の動作クロックの立ち下がりに同期して立ち下がるようになっている。また、スタートパルスから１クロック後の画像データから取り込まれる仕様となっている。ここでは、動作クロック及び画像データは、ＣＭＯＳゲートによりシングルエンド伝送されるものとする。
【００１３】
ソースドライバＩＣ１０３に入力されるスタートパルスにおいて、立ち上がりが検出されてから１クロック後の動作クロックにおける立ち上がりの検出までの期間（セットアップ期間）Ｔ１５が、所望のセットアップ期間Ｔ１３（Ｔ１３＝Ｂ）よりも長いので、入力タイミング仕様を満たすことができ、画像データの取りこぼしを防ぐことができる。しかし、スタートパルスにおける立ち上がりの検出から動作クロックにおける立ち上がりの検出までの期間Ｔ１４（Ｔ１４＝Ｂ−Δｔ２）がセットアップ期間Ｔ１３よりも短いので、画像データを取り込むタイミングがずれてしまい、画面表示が正しく行われないという問題があった。特に、スタートパルスの波形なまりが大きい場合、画像が信号線１０５における１ライン分ずれて表示されてしまうという問題があった。
【特許文献１】特開平１−３１９０９４号公報
【特許文献２】特開平１１−１７５０１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述した通り、従来の画像表示装置では、高解像度化に伴う動作周波数の高速化や、パネルサイズの大型化に伴う回路基板の大型化によって、波形なまりが増大し、画像データの取りこぼしが生じるという問題があった。また、動作クロック及び画像データがＣＭＯＳゲートによりシングルエンド伝送される場合に、画像データを取り込むタイミングがずれ表示不良が生じるという問題があった。
【００１５】
本発明は、上記事情に鑑みてなされたものであり、動作周波数を高速化したり、回路基板を大型化しても、画像データの取りこぼしが生じることのない画像表示装置及びドライバＩＣ用タイミングコントローラを提供することを目的としている。特に、動作クロック及び画像データがＣＭＯＳゲートによりシングルエンド伝送される場合であっても、画像データを取り込むタイミングがずれることなく、画面表示を正しく行うことができるタイミングコントローラを提供することを目的としている。
【課題を解決するための手段】
【００１６】
本発明による画像表示装置は、動作クロックに基づいて画像データを取り込み、信号線に供給するドライバＩＣと、上記ドライバＩＣに対し、画像データを取り込むタイミングをスタートパルスにより指示するタイミングコントローラと、信号線に供給された画像データにより画面表示を行う表示パネルとを備えた画像表示装置であって、上記タイミングコントローラが、スタートパルスの出力タイミングを規定するタイミング情報を記憶するタイミング情報記憶手段と、上記タイミング情報に基づいて出力タイミングを決定し、スタートパルスをドライバＩＣへ出力するスタートパルス生成手段とを有するように構成される。
【００１７】
この様な構成によれば、タイミング情報に基づいてスタートパルスの出力タイミングが決定されるので、ドライバＩＣ及びタイミングコントローラ間の配線長やドライバＩＣに対する入力インピーダンスなどの負荷状態に応じた適切なタイミングで画像データを取り込むタイミングをドライバＩＣに対して指示することができる。従って、高解像度化に伴う動作周波数の高速化や、パネルサイズの大型化に伴う回路基板の大型化によって波形なまりが増大しても、ドライバＩＣの入力タイミング仕様を常に満足させることができるので、画像データの取りこぼしが生じるのを抑制することができる。
【００１８】
特に、上記スタートパルス生成手段は、上記動作クロック及び画像データが差動信号として伝送される場合、スタートパルスの発生期間を動作クロックに対して遅延させるように構成される。この様な構成によれば、ＲＳＤＳ（Reduced Swing Differential Signaling）などの差動信号による伝送技術が用いられる場合であっても、画像データの取りこぼしが生じるのを効果的に抑制することができる。
【００１９】
また、上記スタートパルス生成手段は、上記動作クロック及び画像データがＣＭＯＳゲートによりシングルエンド伝送される場合、スタートパルスの発生期間を動作クロックに対して進ませるように構成される。この様な構成によれば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）ゲートによるシングルエンド伝送技術が用いられる場合であっても、画像データを取り込むタイミングがずれるのを効果的に抑制することができる。
【００２０】
本発明による画像表示装置は、上記構成に加え、複数の信号線に画像データを供給し、画像データを取り込むタイミングを次のドライバＩＣに指示する２以上の上記ドライバＩＣを備え、上記タイミングコントローラが、走査方向として順スキャン及び逆スキャンが選択可能であり、逆スキャン時には順スキャンにおける最後のドライバＩＣに対してタイミングを指示し、上記スタートパルス生成手段が、順スキャン及び逆スキャンに応じてスタートパルスを生成するように構成される。
【００２１】
この様な構成によれば、順スキャン及び逆スキャンに応じてスタートパルスが生成されるので、順スキャン時と逆スキャン時とでスタートパルスの伝送路における配線長や負荷状態が異なる場合であっても、適切なタイミングで画像データを取り込むタイミングをドライバＩＣに対して指示することができ、常に画面表示を正しく行うことができる。
【００２２】
本発明によるドライバＩＣ用タイミングコントローラは、動作クロックに基づいて画像データを取り込んで信号線に供給するドライバＩＣに対し、画像データを取り込むタイミングをスタートパルスにより指示するタイミングコントローラであって、スタートパルスの出力タイミングを規定するタイミング情報を記憶するタイミング情報記憶手段と、上記タイミング情報に基づいて出力タイミングを決定し、スタートパルスをドライバＩＣへ出力するスタートパルス生成手段により構成される。
【発明の効果】
【００２３】
本発明による画像表示装置及びドライバＩＣ用タイミングコントローラによれば、高解像度化に伴う動作周波数の高速化や、パネルサイズの大型化に伴う回路基板の大型化によって波形なまりが増大しても、ドライバＩＣの入力タイミング仕様を常に満足させることができるので、画像データの取りこぼしが生じるのを抑制することができる。特に、ＲＳＤＳなどの差動信号による伝送技術が用いられる場合であっても、画像データの取りこぼしが生じるのを効果的に抑制することができる。また、ＣＭＯＳゲートによるシングルエンド伝送技術が用いられる場合であっても、画像データを取り込むタイミングがずれるのを効果的に抑制することができるので、画面表示を正しく行うことができる。
【発明を実施するための最良の形態】
【００２４】
実施の形態１．
図１は、本発明の実施の形態１による画像表示装置におけるドライバＩＣ用タイミングコントローラの一例を示したブロック図である。本実施の形態による画像表示装置は、動作周波数の高速化により高解像度化した大型のＬＣＤである。この画像表示装置では、タイミングコントローラ１がソースドライバＩＣに対し画像データを取り込むタイミングをスタートパルスにより指示する制御を行っている。
【００２５】
タイミングコントローラ１は、スタートパルス生成部２、タイミング情報記憶部３及び動作クロック生成部４からなり、水平走査における動作クロック（ＣＬＫＨ）及び水平同期スタートパルス（ＳＴＨ）の出力を行っている。動作クロック（ＣＬＫＨ）は、所定の動作周波数で繰り返すパルスからなる水平同期信号であり、画像データに基づいて生成され各ソースドライバＩＣへ出力される。
【００２６】
スタートパルス（ＳＴＨ）は、ソースドライバＩＣに対して画像データを取り込むタイミングを指示するための取り込み開始信号であり、画像データとタイミング情報記憶部３に記憶されたタイミング情報に基づいて生成される。
【００２７】
タイミング情報記憶部３は、タイミング情報を書き換え可能に記憶する不揮発性のメモリである。タイミング情報は、スタートパルスの出力タイミングを規定するためのデータであり、例えば、ソースドライバＩＣ及びタイミングコントローラ１間の配線長や、ソースドライバＩＣに対する入力インピーダンスなどの負荷状態に基づいて定められる。つまり、タイミング情報に基づいてスタートパルスにおける出力タイミングが決定され、タイミング情報によって出力タイミングが調整されたスタートパルスにより、配線長や負荷状態に応じた適切なタイミングで画像データを取り込むタイミングがソースドライバＩＣに対して指示される。
【００２８】
ここでは、表示パネルが設けられた基板上に当該表示パネルの一辺に沿って２以上のソースドライバＩＣが形成されているものとし、各ソースドライバＩＣは複数の信号線に対し画像データの供給を行うとともに、画像データを取り込むタイミングを次のソースドライバＩＣに対して指示する動作を行っているものとする。また、タイミングコントローラ１は、ＦＰＣ（Flexible Printed Circuit）として設けられ、或いは、表示パネルが設けられた基板とは異なる基板上に設けられるものとする。
【００２９】
また、タイミングコントローラ１から見て最も遠い位置にあるソースドライバＩＣを最初のソースドライバＩＣとし、この最初のソースドライバＩＣから水平走査、すなわち、画像データの取り込みが開始されるものとする。従って、最初のソースドライバＩＣに対してタイミング調整後のスタートパルスが供給される。
【００３０】
なお、タイミングコントローラ１は、各ソースドライバＩＣに対してデータストローブ信号（ラッチパルスともいう）や極性判定信号を出力するとともに、各ゲートドライバＩＣに対して垂直走査における動作クロック（ＣＬＫＶ）や垂直同期スタートパルス（ＳＴＶ）、垂直走査イネーブル信号を出力している。これらの信号は画像データに基づいて生成される。なお、ラッチパルスは、各ソースドライバＩＣから信号線（ソースライン）へアナログ電圧の印加を開始させるための開始信号である。
【００３１】
図２は、図１の画像表示装置における各種信号の波形を示したタイミングチャートである。図２には、タイミングコントローラ１により生成されるタイミングの調整前のスタートパルス（ＳＴＨ）、タイミングの調整後のスタートパルス、動作クロック（ＣＬＫＨ）及び画像データと、最初のソースドライバＩＣに入力されるスタートパルス、動作クロック及び画像データとが示されている。
【００３２】
タイミングコントローラ１により生成される調整前のスタートパルスは、動作クロックの立ち上がりに同期して立ち上がり、次の動作クロックの立ち上がりに同期して立ち下がるようになっている。また、スタートパルスから２クロック後の画像データから取り込まれる仕様となっている。ここでは、動作クロック及び画像データは、差動信号として伝送されるものとする。
【００３３】
一般に、タイミングコントローラ１から見て最も遠い位置にある最初のソースドライバＩＣに入力される信号は、最初のソースドライバＩＣよりも近い位置にあるソースドライバＩＣ、例えば、水平走査における最後のソースドライバＩＣに入力される信号に比べて波形なまりが大きい。
【００３４】
このため、調整前のスタートパルスでは、ソースドライバＩＣの入力タイミング仕様を満たさず、画像データを取り込むタイミングを指示することができない。すなわち、波形なまりによって動作クロックの立ち下がりが検出されるタイミングがΔｔ１だけ遅延するので、動作クロックの立ち下がりからスタートパルスの立ち下がりまでの期間（ホールド期間）が、所望のホールド期間Ｔ１（Ｔ１＝Ａ）に比べて短くなる。
【００３５】
そこで、スタートパルスの発生期間を動作クロックに対して遅延させる処理が行われる。すなわち、スタートパルスの出力タイミングをΔｔ１だけ遅らせる遅延処理が行われる。これにより、最初のソースドライバＩＣに入力されるスタートパルスのホールド期間Ｔ２をホールド期間Ｔ１と一致させることができるので（Ｔ２＝Ａ＋Δｔ１−Δｔ１＝Ａ）、ソースドライバＩＣの入力タイミング仕様を満足させることができる。従って、高解像度化に伴う動作周波数の高速化や、パネルサイズの大型化に伴う回路基板の大型化によって波形なまりが増大しても、画像データの取りこぼしが生じるのを防止することができる。
【００３６】
一般に、遅延量Δｔ１は、ソースドライバＩＣ及びタイミングコントローラ１間の配線長や、ソースドライバＩＣに対する入力インピーダンスなどの負荷状態に応じて定まる。ここでは、スタートパルスの発生期間における遅延量Δｔ１を実測により求めるものとする。つまり、最初のソースドライバＩＣに対する入力波形を観測することによって、遅延量Δｔ１が定められ、画像表示装置の製造段階でタイミング情報としてタイミング情報記憶部３に格納されるものとする。なお、スタートパルスの発生期間を遅延させるための回路としては、バッファやフリップフロップ（flip-flop）からなる遅延回路を用いることができる。
【００３７】
本実施の形態によれば、タイミング情報に基づいてスタートパルスの出力タイミングが決定されるので、ソースドライバＩＣ及びタイミングコントローラ１間の配線長や負荷状態に応じた適切なタイミングで画像データを取り込むタイミングをソースドライバＩＣに対して指示することができる。従って、高解像度化に伴う動作周波数の高速化や、パネルサイズの大型化に伴う回路基板の大型化によって波形なまりが増大しても、ソースドライバＩＣの入力タイミング仕様を常に満足させることができるので、画像データの取りこぼしを防止することができる。つまり、表示不良を生じることなく、画面表示の高解像度化及びパネルサイズの大型化を実現することができる。
【００３８】
特に、スタートパルスの発生期間を動作クロックに対して遅延させることにより、ＲＳＤＳ（Reduced Swing Differential Signaling）などの差動信号による伝送技術が用いられる場合であっても、画像データの取りこぼしが生じるのを効果的に抑制することができる。
【００３９】
また、タイミング情報に基づいてスタートパルスの出力タイミングを決定するので、タイミング情報を書き換えることにより、タイミングコントローラ１を実装する位置を変えても常に正しく画面表示を行うことができる。つまり、タイミングコントローラ１の実装位置に関する自由度を増すことができる。
【００４０】
実施の形態２．
実施の形態１では、ソースドライバＩＣ及びタイミングコントローラ１間の配線長や負荷状態に応じた適切なタイミングで画像データを取り込むタイミングがソースドライバＩＣに対して指示される場合の例について説明した。これに対し、本実施の形態では、スタートパルスの出力タイミングにおける遅延量Δｔ１を切替可能とし、解像度やパネルサイズ、タイミングコントローラの実装位置などが異なる液晶モジュールであっても適用することができる汎用性の高いタイミングコントローラについて説明する。
【００４１】
図３は、本発明の実施の形態２によるタイミングコントローラにおける要部詳細の一例を示した回路図であり、スタートパルスの出力タイミングにおける遅延量Δｔ１を切り替えてスタートパルスを出力する遅延回路１０の構成が示されている。この遅延回路１０は、複数のバッファ１２と、各種遅延量を択一的に選択してスタートパルスを出力するセレクタ回路１１からなる。各バッファ１２はセレクタ回路１１に直列に接続され、スタートパルスが経由するバッファ数で遅延量が調整される。
【００４２】
セレクタ回路１１における遅延量の切り替えは、外部回路から供給されるセレクト信号に基づいて行われる。セレクト信号を生成する外部回路としては、遅延量の選択を設定ピンにより行うものや、ＥＥＰＲＯＭ（Electrically Erasable and Programmable ROM：電気的に書き換え可能な不揮発性メモリ）を用いることができる。
【００４３】
本実施の形態によれば、スタートパルスの出力タイミングにおける遅延量Δｔ１が切り替えられるので、解像度やパネルサイズ、タイミングコントローラの実装位置が異なる液晶モジュールであっても適用することができる汎用性の高いタイミングコントローラを得ることができる。
【００４４】
なお、本実施の形態では、スタートパルスの出力タイミングにおける遅延量の調整にバッファ１２が用いられる場合の例について説明したが、本発明はこれに限られるものではない。例えば、バッファ１２に代えて、フリップフロップ（flip-flop）を用いるようなものであっても良い。
【００４５】
図４は、本発明の実施の形態２によるタイミングコントローラにおける要部詳細の他の例を示した回路図であり、スタートパルスの出力タイミングにおける遅延量Δｔ１を切り替えてスタートパルスを出力する遅延回路２０の構成が示されている。遅延回路２０は、複数のフリップフロップ２２と、各種遅延量を択一的に選択してスタートパルスを出力するセレクタ回路２１からなる。
【００４６】
各フリップフロップ２２はセレクタ回路２１に直列に接続され、スタートパルスが経由するフリップフロップ数で遅延量が調整される。ここでは、フリップフロップ２２として遅延フリップフロップが用いられるものとし、各フリップフロップ２２は共通の動作クロックに基づいて動作する。
【００４７】
実施の形態３．
実施の形態１では、タイミングコントローラ１から見て最も遠い位置にある最初のソースドライバＩＣから水平走査、すなわち、画像データの取り込みが開始される場合の例について説明した。これに対し、本実施の形態では、走査方向として最初のソースドライバＩＣから画像データの取り込みが開始される水平走査（順スキャン）と、最後のソースドライバＩＣから画像データの取り込みが開始される水平走査（逆スキャン）とが切替可能な画像表示装置について説明する。
【００４８】
図５は、本発明の実施の形態３による画像表示装置における要部詳細の一例を示した図であり、タイミングコントローラ３１により生成されたスタートパルスが伝送路３２を介して最初のソースドライバＩＣ（１ｓｔ）に供給されるとともに、伝送路３３を介して最後のソースドライバＩＣ（ｎｔｈ）に供給される様子が示されている。
【００４９】
順スキャン時には、最初のソースドライバＩＣに対して順スキャン用スタートパルスにより画像データを取り込むタイミングが指示され、当該ソースドライバＩＣは、この順スキャン用スタートパルスに基づいて画像データの取り込みを開始する。最初のソースドライバＩＣは、各信号線に対して順次に画像データを供給し、当該ソースドライバＩＣに接続された信号線分の画像データの取り込みが終了すると、次のソースドライバＩＣ（２ｎｄ）に対して画像データの取り込みを指示するための取り込み信号を出力する。次のソースドライバＩＣ（２ｎｄ）は、最初のソースドライバＩＣからの取り込み信号に基づいて画像データの取り込みを開始し、各信号線に対して順次に画像データを供給する。信号線分の画像データの取り込みが終了すると、さらに次のソースドライバＩＣに対して取り込み信号が出力される。
【００５０】
この様にして、取り込み信号が順次に伝送され、最後のソースドライバＩＣ（ｎｔｈ）において信号線分の画像データの取り込みが終了すると、次のゲート線に対する水平走査が開始される。
【００５１】
一方、逆スキャン時には、最後のソースドライバＩＣに対して逆スキャン用スタートパルスによりタイミングが指示され、当該ソースドライバＩＣは、この逆スキャン用スタートパルスに基づいて画像データの取り込みを開始する。最後のソースドライバＩＣは、各信号線に対して順次に画像データを供給し、当該ソースドライバＩＣに接続された信号線分の画像データの取り込みが終了すると、次のソースドライバＩＣ（（ｎ−１）ｔｈ）に対して画像データの取り込みを指示するための取り込み信号を出力する。次のソースドライバＩＣ（（ｎ−１）ｔｈ）は、最後のソースドライバＩＣからの取り込み信号に基づいて画像データの取り込みを開始し、各信号線に対して順次に画像データを供給する。信号線分の画像データの取り込みが終了すると、さらに次のソースドライバＩＣに対して取り込み信号が出力される。
【００５２】
この様にして、取り込み信号が順次に伝送され、最初のソースドライバＩＣ（１ｓｔ）において信号線分の画像データの取り込みが終了すると、次のゲート線に対する水平走査が開始される。つまり、タイミングコントローラ３１は、表示パネルが設けられた基板上に当該表示パネルの一辺に沿って形成された各ソースドライバＩＣのうち、両端のソースドライバＩＣに対して画像データを取り込むタイミングを指示し、順スキャン及び逆スキャンのいずれにも適用可能となっている。
【００５３】
順スキャン時及び逆スキャン時において画像データを取り込むタイミングを指示するためのスタートパルスの出力タイミングは、順スキャン及び逆スキャンに応じて調整される。ここでは、タイミングコントローラ３１から最も遠い位置にある最初のソースドライバＩＣに対するスタートパルスについてのみ出力タイミングを調整する処理が行われるものとする。
【００５４】
図６は、図５の画像表示装置における各種信号の波形を示したタイミングチャートである。図６には、タイミングコントローラ３１から出力されるタイミングの調整前のスタートパルス、順スキャン用スタートパルス、逆スキャン用スタートパルス、動作クロック及び画像データと、最後のソースドライバＩＣ（ｎｔｈ）に入力される逆スキャン用スタートパルス、動作クロック及び画像データと、最初のソースドライバＩＣ（１ｓｔ）に入力される順スキャン用スタートパルス、動作クロック及び画像データとが示されている。
【００５５】
最初のソースドライバＩＣに入力される順スキャン用スタートパルスのホールド期間Ｔ２を所望のホールド期間Ｔ１と一致させることができるので（Ｔ２＝Ａ＋Δｔ１−Δｔ１＝Ａ）、最後のソースドライバＩＣに入力される逆スキャン用スタートパルスのホールド期間Ｔ３（Ｔ３＝Ａ）と同様に、ソースドライバＩＣの入力タイミング仕様を満足させることができる。
【００５６】
本実施の形態によれば、順スキャン及び逆スキャンに応じてスタートパルスが生成されるので、順スキャン時と逆スキャン時とでスタートパルスの伝送路における配線長や負荷状態が異なる場合であっても、適切なタイミングで画像データを取り込むタイミングをソースドライバＩＣに対して指示することができ、常に画面表示を正しく行うことができる。
【００５７】
なお、本実施の形態では、順スキャン及び逆スキャンに応じてスタートパルスの出力タイミングが調整される場合の例について説明したが、本発明はこれに限られるものではない。例えば、実施の形態２と同様に、スタートパルスの出力タイミングにおける遅延量Δｔ１が順スキャン及び逆スキャンのそれぞれにおいて切替可能とし、解像度やパネルサイズ、タイミングコントローラの実装位置に応じて遅延量を定めるようなものであっても良い。これにより、さらに汎用性の高いタイミングコントローラを得ることができる。
【００５８】
実施の形態４．
実施の形態１では、動作クロック及び画像データが差動信号として伝送される場合の例について説明した。これに対し、本実施の形態では、動作クロック及び画像データをＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）ゲートによりシングルエンド伝送する場合について説明する。
【００５９】
図７は、本発明の実施の形態４による画像処理装置における各種信号の波形を示したタイミングチャートである。図７には、タイミングコントローラから出力されるタイミングの調整前のスタートパルス、調整後のスタートパルス、動作クロック及び画像データと、最初のソースドライバＩＣに入力されるスタートパルス、動作クロック及び画像データとが示されている。タイミングコントローラにより生成される出力タイミングの調整前のスタートパルスは、動作クロックの立ち下がりに同期して立ち上がり、２クロック後の動作クロックの立ち下がりに同期して立ち下がるようになっている。また、スタートパルスから１クロック後の画像データから取り込まれる仕様となっている。ここでは、動作クロック及び画像データは、ＣＭＯＳゲートによりシングルエンド伝送されるものとする。
【００６０】
最初のソースドライバＩＣに入力されるスタートパルスにおいて、立ち上がりが検出されてから１クロック後の動作クロックにおける立ち上がりの検出までの期間（セットアップ期間）が、所望のセットアップ期間Ｔ４（Ｔ４＝Ｂ）よりも長いので、入力タイミング仕様を満たすことができ、画像データの取りこぼしを防ぐことができる。しかし、スタートパルスにおける立ち上がりの検出から動作クロックにおける立ち上がりの検出までの期間（Ｂ−Δｔ２）がセットアップ期間Ｔ４よりも短いので、画像データを取り込むタイミングがずれてしまい、画面表示が正しく行われない。
【００６１】
そこで、スタートパルスの発生期間を動作クロックに対して進ませる処理が行われる。すなわち、スタートパルスのタイミングをΔｔ２だけ進ませる処理が行われる。これにより、最初のソースドライバＩＣに入力されるタイミング調整後のスタートパルスのセットアップ期間Ｔ５をセットアップ期間Ｔ４と一致させることができるので（Ｔ５＝Ｂ＋Δｔ２−Δｔ２＝Ｂ）、ソースドライバＩＣの入力タイミング仕様を満足させることができる。従って、高解像度化に伴う動作周波数の高速化や、パネルサイズの大型化に伴う回路基板の大型化によって波形なまりが増大しても、画像データの取りこぼしや画像データを取り込むタイミングがずれるのを防止することができる。
【００６２】
なお、本実施の形態では、ＣＭＯＳゲートによるシングルエンド伝送技術が用いられる場合の例について説明したが、本発明はこれに限られるものではない。例えば、実施の形態２と同様に、スタートパルスの出力タイミングにおける遅延量Δｔ２を切替可能とし、解像度やパネルサイズ、タイミングコントローラの実装位置に応じて遅延量を定めるようなものであっても良い。これにより、汎用性の高いタイミングコントローラを得ることができる。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態１による画像表示装置におけるドライバＩＣ用タイミングコントローラの一例を示したブロック図である。
【図２】図１の画像表示装置における各種信号の波形を示したタイミングチャートである。
【図３】本発明の実施の形態２によるタイミングコントローラにおける要部詳細の一例を示した回路図である。
【図４】本発明の実施の形態２によるタイミングコントローラにおける要部詳細の他の例を示した回路図である。
【図５】本発明の実施の形態３による画像表示装置における要部詳細の一例を示した図である。
【図６】図５の画像表示装置における各種信号の波形を示したタイミングチャートである。
【図７】本発明の実施の形態４による画像処理装置における各種信号の波形を示したタイミングチャートである。
【図８】画像表示装置の概略構成を示した図である。
【図９】図８の画像表示装置における要部詳細を示した図である。
【図１０】従来の画像表示装置における各種信号の波形を示したタイミングチャートである。
【図１１】従来の画像表示装置における各種信号の波形を示したタイミングチャートである。
【符号の説明】
【００６４】
１，３１  タイミングコントローラ
２  スタートパルス生成部
３  タイミング情報記憶部
４  動作クロック生成部
１０，２０  遅延回路
１１，２１  セレクタ回路
１２  バッファ
２２  フリップフロップ
【図１】
2005338727.tif 000003
【図２】
2005338727.tif 000004
【図３】
2005338727.tif 000005
【図４】
2005338727.tif 000006
【図５】
2005338727.tif 000007
【図６】
2005338727.tif 000008
【図７】
2005338727.tif 000009
【図８】
2005338727.tif 000010
【図９】
2005338727.tif 000011
【図１０】
2005338727.tif 000012
【図１１】
2005338727.tif 000013