(57)【要約】【課題】  フィルタを含む半導体装置において、フィルタの特性のばらつきを抑制する。【解決手段】  所定の構成素子を含むフィルタ２０と、フィルタ２０に含まれる構成素子と同種の構成素子を含む発振器２２とを備え、所定の基準発振周波数ｆｒを有する基準発振信号と、発振器２２から出力される発振信号の周波数ｆｃとの周波数の差に基づいてフィルタ２０に含まれる構成素子の値を調整する半導体装置により上記課題を解決することができる。【選択図】図１
2005286040.tif 000002
【特許請求の範囲】
【請求項１】
所定の構成素子を含むフィルタと、
前記構成素子と同種の構成素子を含む発振器と、を備え、
所定の基準発振周波数を有する基準発振信号と、前記発振器から出力される発振信号との周波数の差に基づいて前記フィルタに含まれる構成素子の値を調整することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
所定の基準時刻からの前記基準発振信号の振動数をカウントする第１のデジタルカウンタと、
前記基準時刻からの前記発振器から出力される発振信号をカウントする第２のデジタルカウンタと、を含み、
前記第１のデジタルカウンタのカウント値と前記第２のデジタルカウンタのカウント値との差に基づいて前記フィルタに含まれる構成素子の値を調整することを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記フィルタに含まれる構成素子と前記発振器に含まれる構成素子は同一の基板内に形成されていることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１つに記載の半導体装置において、
前記発振器に含まれる構成素子は前記フィルタに含まれる構成素子の近傍に形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通過帯域の自動調整が可能なフィルタを含む半導体装置に関する。
【背景技術】
【０００２】
無線通信では、受信された高周波信号（ＲＦ信号）を中間周波数信号（ＩＦ信号）に一端変換した後にベースバンド周波数信号（ＢＢ信号）を取り出すスーパーヘテロダイン方式が広く用いられていた。しかしながら、回路の小型化や外付け部品の削減等の要請から、ＲＦ信号と同じ周波数の局部発振信号をミキシングすることによって、ＩＦ信号に変換することなく、ＲＦ信号からＢＢ信号を直接取り出すダイレクトコンバージョン方式が採用されるようになっている（特許文献１等）。
【０００３】
スーパーヘテロダイン方式等の従来の方式では弾性表面波（ＳＡＷ）フィルタ等の受動素子を用いてイメージリジェクションや近隣ノイズの除去を行っていたが、半導体装置（ＩＣ）の小型化の要請から、ダイレクトコンバージョン方式では急峻な減衰量を有し、カットオフ周波数のばらつきが少ないフィルタを半導体装置（ＩＣ）内部に設ける必要がある。
【０００４】
【特許文献１】特開平６−３７８３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、半導体装置（ＩＣ）内部にフィルタを構成する場合、製造条件の変動等の影響を受けて製造ロット毎にその構成素子である抵抗要素の抵抗値や容量要素の容量値がばらつき、フィルタの特性にもばらつきが発生してしまう問題がある。
【０００６】
特に、ダイレクトコンバージョン方式の場合、最終段において低域通過フィルタを用いて直流（ＤＣ）成分に近い低周波帯域を通過させることでＢＢ信号を取り出すため、低域通過フィルタのカットオフ周波数等の特性にばらつきが生ずるとＢＢ信号の歪みが大きくなる問題が顕著となる。
【０００７】
このようなフィルタの特性のばらつきを調整するために基準発振器とフェーズ・ロック・ループ回路（ＰＬＬ回路）を用いてカットオフ周波数を調整することも行われている。しかしながら、この調整方法では半導体装置（ＩＣ）に組み込まれる回路が複雑化し、回路規模が増大することによって装置の小型化が困難である。
【０００８】
本発明は、上記従来技術の問題を鑑み、簡素な発振器を装置内に組み込み、内部に組み込まれたフィルタの調整を可能とする半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、所定の構成素子を含むフィルタと、前記構成素子と同種の構成素子を含む発振器と、を備え、所定の基準発振周波数を有する基準発振信号と、前記発振器から出力される発振信号との周波数の差に基づいて前記フィルタに含まれる構成素子の値を調整することを特徴とする半導体装置である。
【００１０】
より具体的には、所定の基準時刻からの前記基準発振信号の振動数をカウントする第１のデジタルカウンタと、前記基準時刻からの前記発振器から出力される発振信号をカウントする第２のデジタルカウンタと、を含み、前記第１のデジタルカウンタのカウント値と前記第２のデジタルカウンタのカウント値との差に基づいて前記フィルタに含まれる構成素子の値を調整する。このように、デジタル処理により前記フィルタに含まれる構成素子の値を調整することによって、制御回路を簡単化でき、回路規模を小さくすることができる。
【００１１】
このとき、前記フィルタに含まれる構成素子と前記発振器に含まれる構成素子は同一の基板内に同一の製造過程により形成されていることが好適である。また、前記発振器に含まれる構成素子は前記フィルタに含まれる構成素子の近傍に形成されていることが好適であり、前記発振器に含まれる構成素子は前記フィルタに含まれる構成素子と隣接して形成されていることがより好ましい。同一の製造工程により同一の基板内の近傍に形成することによって前記発振器の発振周波数と前記フィルタの特性との相関性を高くすることができ、フィルタの調整をより適切に行うことができる。
【発明の効果】
【００１２】
本発明によれば、フィルタの特性のばらつきを抑えた半導体装置を提供することができる。これにより、高周波信号処理を安定に行うことが可能となる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態における半導体装置（ＩＣ）１００は、図１に示すように、高周波信号処理回路１０２及び制御回路１０４を含んで構成される。半導体装置１００には、アンテナ２００及び基準発振素子３００が接続される。
【００１４】
高周波信号処理回路１０２は、高周波増幅器（ＲＦ増幅器）１０、ミキサ１２、局部発振器１４、カップリングコンデンサ１６、ベースバンド信号増幅器（ＢＢ信号増幅器）１８及びフィルタ２０を含むダイレクトコンバージョン方式の信号処理回路である。ＲＦ増幅器１０に接続されたアンテナ２００において受信されたＲＦ信号は、ＲＦ増幅器１０で増幅され、局部発振器１４において発振されたベースバンド信号と同一周波数の発振信号とミキシングされてＢＢ信号が取り出される。ＢＢ信号は、カップリングコンデンサ１６でＤＣオフセットキャンセル処理され、ＢＢ信号増幅器１８で増幅される。ＢＢ信号増幅器１８で増幅された信号はフィルタ２０に入力され、フィルタ２０のカットオフ周波数以上の周波数帯域が減衰されて出力される。
【００１５】
ここで、フィルタ２０は、半導体装置（ＩＣ）内部に造り込まれた構成素子によって構成される。例えば、図２に示すように、抵抗要素Ｒ及び容量要素Ｃによって構成されるＬ型フィルタ等とすることができる。ただし、これに限定されるものではなく、π型フィルタ等の他の構成を有するフィルタとしても良い。
【００１６】
フィルタ２０を構成する構成素子が制御回路１０４の判定回路３４からの調整信号を受けて切り替えられることによって、フィルタ２０のカットオフ周波数等の特性が調整される。例えば抵抗要素及び容量要素からなるＬ型フィルタである場合、図３に示すように、互いに異なる抵抗値Ｒａ，Ｒｂ，・・・Ｒｎを有する抵抗要素をそれぞれスイッチング素子Ｓａ，Ｓｂ，・・・Ｓｎを介して並列に接続し、これらのスイッチング素子に判定回路３４からの調整信号を入力することによってフィルタ２０を構成する抵抗要素の抵抗値を切り替え、フィルタ２０の特性を変更することができる。同様に、容量要素をスイッチング素子で切り替えることによって、フィルタ２０の特性を変更するものとしても良い。ただし、これらに限定されるものではなく、フィルタ２０の特性を判定回路３４からの調整信号により変更できるものであれば良い。
【００１７】
なお、本実施の形態では、高周波信号処理回路１０２としてダイレクトコンバージョン方式の信号処理回路を示したが、これに限定されるものではなく、フィルタ２０のように構成素子の値のばらつきによって特性に影響を受けるフィルタを含むものであれば良い。
【００１８】
制御回路１０４は、発振器２２、カウンタ２４，２６、比較回路２８，３０，３２及び判定回路３４を含んで構成される。制御回路１０４は、発振器２２及び基準発振素子３００の周波数の差を比較し、その差に応じた調整信号を高周波信号処理回路１０２へと出力し、高周波信号処理回路１０２のフィルタ特性を調整する。
【００１９】
発振器２２は、高周波信号処理回路１０２と同一の半導体基板に同一の製造工程により形成され、フィルタ２０に含まれる構成素子と同一種類の構成素子を含んで構成されることが好ましい。例えば、図２に示したようにフィルタ２０に抵抗要素Ｒと容量要素Ｃとが含まれる場合には、図４に示すように、同一の半導体基板上に同一の製造工程により形成された抵抗要素Ｒ１〜Ｒｎと容量要素Ｃ１〜Ｃｎとを含むリングオシレータ型の発振器２２とすることができる。ただし、発振素子としてフィルタ２０に含まれる構成素子と同一の構成素子を含んで構成されれば、これに限定されるものではない。また、発振器２２に含まれる発振素子を構成する構成素子とフィルタ２０に含まれる構成素子とは半導体基板上において近傍に形成されることが好ましく、互いに隣接して形成されることがより好ましい。
【００２０】
発振器２２は、その構成素子の値に応じた発振周波数ｆｃの発振信号を生成し、カウンタ２４へ出力する。また、半導体装置１００の外部に設けられた水晶発振器等の基準発振素子３００はカウンタ２６に接続され、基準発振周波数ｆｒを有する基準信号をカウンタ２６へ出力する。
【００２１】
カウンタ２４及び２６は、デジタルカウンタを含んで構成される。カウンタ２４及び２６は、入力される信号の振動数を半導体装置１００への電源投入等の基準時刻からカウントして出力する。すなわち、カウンタ２４は、発振器２２から発振周波数ｆｃの発振信号を受けて、基準時刻からの振動数Ｎｃをカウントして比較回路３０及び比較回路３２へ出力する。一方、カウンタ２６は、発振素子３００から基準発振周波数ｆｒの基準信号を受けて、基準時刻からの振動数Ｎｒをカウントして比較回路２８へ出力する。
【００２２】
比較回路２８〜３２は、デジタル比較回路を含んで構成される。比較回路２８は、カウンタ２６でカウントされている振動数Ｎｒと予め定められた第１の判定値Ｎ１との大小関係を比較して、振動数Ｎｒが第１の判定値Ｎ１以上となった時点で比較回路３０及び３２へオン信号を出力する。比較回路３０は、カウンタ２４でカウントされている振動数Ｎｃを受けて、比較回路２８からオン信号を受けた時点において振動数Ｎｃが第２の判定値Ｎ２よりも小さい場合には判定回路３４への信号をオンにし、比較回路２８からオン信号を受けた時点において振動数Ｎｃが第２の判定値Ｎ２以上の場合には判定回路３４への信号をオフにする。ここで、第２の判定値Ｎ２は、フィルタ２０の特性のばらつきに許容される下限値に応じて第１の判定値Ｎ１よりも小さい値に設定される。比較回路３２は、カウンタ２４でカウントされている振動数Ｎｃを受けて、比較回路２８からオン信号を受けた時点において振動数Ｎｃが第３の判定値Ｎ３よりも大きい場合には判定回路３４への信号をオンにし、比較回路２８からオン信号を受けた時点において振動数Ｎｃが第３の判定値Ｎ３以下の場合には判定回路３４への信号をオフにする。ここで、第３の判定値Ｎ３は、フィルタ２０の特性のばらつきに許容される上限値に応じて第１の判定値Ｎ１よりも大きい値に設定される。
【００２３】
判定回路３４は、比較回路３０及び３２から信号を受けて、それらの信号の組み合わせに応じた調整信号をフィルタ２０へ出力する。比較回路３０の出力がオンである場合には調整信号Ａを出力し、比較回路３０，３２の出力が共にオフである場合には調整信号Ｂを出力し、比較回路３２の出力がオンである場合には調整信号Ｃを出力する。調整信号Ａ，Ｂ，Ｃは、電圧の変化等で表すことができる。フィルタ２０では、判定回路３４からの調整信号に応じて構成素子の値が変更されて、フィルタ特性が調整される。
【００２４】
例えば、第１の判定値Ｎ１を５０、第２の判定値Ｎ２を４５、第３の判定値Ｎ３を５５に設定しておくことによって、基準発振素子３００の基準発振周波数ｆｒに対して発振器２２の発振周波数ｆｃが１０％より低い場合に比較回路３０からの出力をオンにし、基準発振素子３００の基準発振周波数ｆｒに対して発振器２２の発振周波数ｆｃが１０％より高い場合に比較回路３２からの出力をオンにすることができる。すなわち、比較回路３０，３２からの出力が共にオフの場合には発振周波数ｆｃは基準発振周波数ｆｒの−１０％〜＋１０％の範囲にあり、比較回路３０からの出力がオンの場合には発振周波数ｆｃは基準発振周波数ｆｒの−１０％より低い範囲にあり、比較回路３２からの出力がオンの場合には発振周波数ｆｃは基準発振周波数ｆｒの＋１０％より高い範囲にあることを識別することができる。
【００２５】
発振器２２の発振周波数ｆｃとフィルタ２０の特性とは相関関係を有する。特に、発振器２２の構成素子とフィルタ２０の構成素子を同一の製造工程により同一の基板内の近傍に形成することによって発振器２２の発振周波数ｆｃとフィルタ２０の特性との相関性を高くすることができる。従って、その相関関係を予め調べておくことによって、発振周波数ｆｃと基準発振周波数ｆｒとの差に基づく調整信号に応じて、フィルタ２０の構成素子を切り替え、フィルタ特性を調整することができる。
【００２６】
もちろん、第１〜第３の判定値Ｎ１〜Ｎ３はフィルタ２０のばらつきの許容範囲に応じて設定することが好適である。また、第１〜第３の判定値Ｎ１〜Ｎ３を半導体装置１００の外部から設定できるようにすることも好ましい。
【００２７】
以上のように、本実施の形態によれば、発振器の発振周波数と基準発振周波数との差に基づいてフィルタの調整を行うことによって、フィルタの特性のばらつきを低減することができる。このとき、簡素な発振器を使って、カウンタ、比較回路及び判定回路から構成される制御回路によりデジタル的に制御を行うことによって、半導体装置の複雑化を防ぎ、回路規模を小さくすることができる。
【００２８】
また、カットオフ周波数の調整が終了した時点で制御回路１０４への電源の供給を停止させる構成を設けることも好適である。フィルタの調整が一旦調整が終了した場合には、再度電源の投入がなされるまで再調整を行う必要はないので、制御回路１０４への電源の供給を停止させることにより半導体装置１００全体としての消費電力を抑えることができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態における半導体装置の構成を示す回路図である。
【図２】本発明の実施の形態におけるフィルタの例を示す図である。
【図３】本発明の実施の形態におけるフィルタの例を示す図である。
【図４】本発明の実施の形態における発振器の例を示す図である。
【符号の説明】
【００３０】
１０  増幅器、１２  ミキサ、１４  局部発振器、１６  カップリングコンデンサ、１８  信号増幅器、２０  フィルタ、２２  発振器、２４，２６  カウンタ、２８，３０，３２  比較回路、３４  判定回路、１００  半導体装置、１０２  高周波信号処理回路、１０４  制御回路、２００  アンテナ、３００  基準発振素子。
【図１】
2005286040.tif 000003
【図２】
2005286040.tif 000004
【図３】
2005286040.tif 000005
【図４】
2005286040.tif 000006