(57)【要約】【課題】  低損失且つ高精度でＤＣ−ＤＣコンバータの出力電流を検出する。【解決手段】  本発明によるＤＣ−ＤＣコンバータでは、コモンモードチョークコイル(10)の２つの巻線(NA,NB)に互いに逆方向の電流(IO)が流れることにより、コモンモードチョークコイル(10)の磁心に発生する磁束が互いに打ち消し合うため、コモンモードチョークコイル(10)の各巻線(NA,NB)にはリップルノイズやスパイクノイズ等による電圧変動が発生しない。このため、コモンモードチョークコイル(10)の各巻線(NA,NB)の両端に発生する電圧は、各巻線(NA,NB)を構成する導体に存在する微小な電気抵抗により生ずる電圧降下分のみとなるため、各巻線(NA,NB)の両端には出力電流(IO)に比例した電圧(VL)が発生する。したがって、コモンモードチョークコイル(10)の一方の巻線(NA)の両端に発生する電圧(VL)により、低損失且つ高精度でＤＣ−ＤＣコンバータの出力電流(IO)を検出できる。【選択図】  図１
2005261112.tif 000002
【特許請求の範囲】
【請求項１】
オン・オフ動作により直流電源からの直流入力を断続して高周波電力に変換する少なくとも１つのスイッチング素子と、該スイッチング素子から得られる前記高周波電力を直流出力に変換して負荷に供給する整流平滑回路と、互いに同相となるように同一の磁心に巻装された複数の巻線を有し且つ該複数の巻線が前記整流平滑回路と前記負荷との間の正負ラインに接続されたインダクタンス素子と、前記負荷に流れる電流の定格値を規定する基準電圧を発生する基準電圧発生手段と、前記負荷に流れる電流と前記基準電圧発生手段の基準電圧とを比較し、それらの誤差信号を出力する比較手段と、該比較手段が前記誤差信号を出力したときに前記負荷に流れる前記電流を制限するように前記スイッチング素子のオン・オフ期間を制御する制御手段とを備えたＤＣ−ＤＣコンバータにおいて、
前記比較手段は、前記インダクタンス素子の前記複数の巻線の何れか一方の巻線の両端に発生する電圧と前記基準電圧発生手段の基準電圧とを比較し、それらの誤差信号を出力することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記負荷に流れる電流を該電流に対応する電圧として検出する電流検出手段を前記インダクタンス素子の前記複数の巻線の何れか一方の巻線と直列に接続し、
前記比較手段は、前記インダクタンス素子の前記複数の巻線の何れか一方の巻線の両端に発生する電圧及び前記電流検出手段の検出電圧の双方又は何れか一方と前記基準電圧発生手段の基準電圧とを比較し、それらの誤差信号を出力する請求項１に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少ない損失で高い精度の出力電流の検出が可能で、更に検出手段の二重化により安全性の高い検出が可能なＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
従来から広く使用されているフライバック方式のＤＣ−ＤＣコンバータの一例を図３に示す。図３に示す従来のＤＣ−ＤＣコンバータ(4)は、交流電源(1)からの交流電圧Ｅをブリッジ整流回路(2)により全波整流して入力平滑コンデンサ(3)で平滑化した直流入力電圧を安定化した直流出力電圧ＶOに変換し、負荷(5)に供給する。ＤＣ−ＤＣコンバータ(4)は、入力平滑コンデンサ(3)に対して直列に接続されたトランス(6)の１次巻線(6a)及びスイッチング素子としてのＭＯＳ-ＦＥＴ(7)と、トランス(6)の２次巻線(6b)に発生した高周波の交流電圧を直流電圧ＶDCに変換する整流ダイオード(8)及び出力平滑コンデンサ(9)から成る整流平滑回路と、互いに同相となるように同一の磁心に巻装された２つの巻線(NA,NB)を有し且つそれらの巻線(NA,NB)が整流平滑回路の出力平滑コンデンサ(9)と負荷(5)との間の正負ラインに接続されたインダクタンス素子としてのコモンモードチョークコイル(10)と、整流平滑回路の出力平滑コンデンサ(9)から出力される直流電圧ＶDCを検出する検出回路(11)と、検出回路(11)からフォトカプラ(12)を介して入力される検出出力信号に基づいてＭＯＳ-ＦＥＴ(7)のオン・オフ期間を制御する駆動信号ＶGを発生する制御回路(13)とを備える。
【０００３】
図３に示すＤＣ−ＤＣコンバータ(4)の基本的な動作は、制御回路(13)からの駆動信号ＶGによりＭＯＳ-ＦＥＴ(7)がオン・オフ駆動され、入力平滑コンデンサ(3)からの直流入力電圧が断続されて高周波の交流電圧がトランス(6)の１次巻線(6a)に発生する。この高周波の交流電圧は、トランス(6)の２次巻線(6b)を介して整流ダイオード(8)及び出力平滑コンデンサ(9)により整流平滑され、直流電圧ＶDCに変換される。更に、出力平滑コンデンサ(9)の直流電圧ＶDCは検出回路(11)により検出され、その検出出力信号がフォトカプラ(12)を介して制御回路(13)に伝達され、検出回路(11)の検出出力信号に基づいて制御回路(13)からＭＯＳ-ＦＥＴ(7)のゲート端子に付与される駆動信号ＶGにより、ＭＯＳ-ＦＥＴ(7)のオン・オフ期間が制御される。これにより、出力平滑コンデンサ(9)から安定化された直流電圧ＶDCが出力され、更にコモンモードチョークコイル(10)によりコモンモードノイズが除去され、負荷(5)にノイズ等を含まない直流出力電圧ＶOが供給される。
【０００４】
図３に示すＤＣ−ＤＣコンバータ(4)では、負荷(5)に過大な直流出力電流ＩOが流れた場合、負荷(5)のみならずＤＣ−ＤＣコンバータ(4)も破損する可能性があるため、負荷(5)に流れる直流出力電流ＩOを制限する出力過電流保護回路(14)が設けられている。出力過電流保護回路(14)は、図３に示すように、コモンモードチョークコイル(10)の一方の巻線(NA)と直列に接続され且つ負荷(5)に流れる直流出力電流ＩOをその電流ＩOに対応する電圧として検出する電流検出用抵抗(15)と、負荷(5)に流れる直流出力電流ＩOの定格値を規定する基準電圧ＶRを発生する基準電圧発生手段としての基準電圧源(16)と、電流検出用抵抗(15)から抵抗(17)を介して反転入力端子(-)に入力される電流検出電圧ＶLDと非反転入力端子(+)に入力される基準電圧源(16)の基準電圧ＶRとを比較し、それらの誤差信号ＶOCを出力する比較手段としての誤差増幅器(18)とで構成され、誤差増幅器(18)の誤差信号ＶOCは検出回路(11)に入力される。電流検出電圧ＶLDが基準電圧ＶRを超えると、誤差増幅器(18)からの誤差信号ＶOCが検出回路(11)からフォトカプラ(12)を介して制御回路(13)に伝達され、制御回路(13)は負荷(5)に流れる直流出力電流ＩOを制限するようにＭＯＳ-ＦＥＴ(7)のゲート端子に付与する駆動信号ＶGのオン期間を短縮する。図３に示すＤＣ−ＤＣコンバータでは、出力過電流保護回路(14)を構成する電流検出用抵抗(15)に流れる直流出力電流ＩOにより電力損失が発生するため、変換効率が低下すると共に電流検出用抵抗(15)の有する電気抵抗により直流出力電流ＩOの二乗に比例する熱損失が発生する。このため、電流検出用抵抗(15)による発熱が大きい場合には、電流検出用抵抗(15)及びその周辺部品の実装に制約を受ける等の問題点があった。
【０００５】
上記の問題点を解決するために、下記の特許文献１及び特許文献２では、直流出力側に接続されたノーマルモードチョークコイルの両端に発生する電圧を検出し、その検出電圧に応じて過電流保護回路を駆動するスイッチング電源装置及びリンギングチョークコンバータが開示されている。下記の特許文献１及び特許文献２に開示されるスイッチング電源装置及びリンギングチョークコンバータと略類似の構成を有するフライバック方式のＤＣ−ＤＣコンバータを図４に示す。即ち、図４に示す従来のＤＣ−ＤＣコンバータは、図３に示すコモンモードチョークコイル(10)の代わりにノーマルモードチョークコイル(19)及びフィルタコンデンサ(20)から成る低域通過型フィルタ回路を出力平滑コンデンサ(9)の後段に接続し、ノーマルモードチョークコイル(19)の一端（左端）と２次側の接地端子との間に分圧抵抗(21,22)を接続し、ノーマルモードチョークコイル(19)の他端（右端）と２次側の接地端子との間に他の分圧抵抗(23,24)を接続し、分圧抵抗(24)と直列に基準電圧源(16)を接続し、分圧抵抗(21,22)の分圧点に発生する検出電圧ＶAと他の分圧抵抗(23,24)の分圧点に発生する検出電圧ＶBとを比較器(25)により比較し、比較器(25)から発生する高い電圧(Ｈ)レベルの出力信号ＶOCにより、ＭＯＳ-ＦＥＴ(7)を停止させて直流出力電流ＩOを制限する構成を有する。その他の構成は、図３に示す従来のＤＣ−ＤＣコンバータと略同様である。
【０００６】
図４に示すＤＣ−ＤＣコンバータでは、ＭＯＳ-ＦＥＴ(7)のオン・オフ動作によりトランス(6)の２次巻線(6b)に発生した高周波の交流電圧を整流ダイオード(8)及び出力平滑コンデンサ(9)により整流平滑して直流電圧ＶDCを得るが、この直流電圧ＶDCには出力平滑コンデンサ(9)の内部インピーダンスにより生じるリップル成分が重畳される。この直流電圧ＶDCに重畳されたリップル成分は、ノーマルモードチョークコイル(19)及びフィルタコンデンサ(20)から成る低域通過型フィルタにより除去され、負荷(5)にリップル成分を含まない直流出力電圧ＶOが供給される。即ち、出力平滑コンデンサ(9)の両端に発生した直流電圧ＶDCのリップル成分はノーマルモードチョークコイル(19)の両端にのみ発生し、負荷(5)には発生しない。このため、ノーマルモードチョークコイル(19)の両端に発生する電圧にはリップル成分が多く含まれる。このリップル成分は直流出力電流ＩOと相関を持つ。一方、ノーマルモードチョークコイル(19)を構成する巻線の導体には微小な電気抵抗が存在するため、巻線の導体に流れる直流出力電流ＩOに比例した電圧がノーマルモードチョークコイル(19)の両端に発生する。したがって、ノーマルモードチョークコイル(19)の両端に発生する電圧を検出することにより、負荷(5)に流れる直流出力電流ＩOを低損失で検出できる。
【０００７】
【特許文献１】特開平６−２６９１５９号公報（第６頁、図２）
【特許文献２】特開２００１−３０９６５４号公報（第６頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、図４に示す従来のＤＣ−ＤＣコンバータでは、ノーマルモードチョークコイル(19)により負荷(5)へのリップルノイズやスパイクノイズ等のノーマルモードノイズを効果的に低減できるが、前記のようにノーマルモードチョークコイル(19)の両端にはリップル成分を多く含む電圧が発生する。図３及び図４に示すように、コンデンサ入力型の整流平滑回路を使用する場合は、このリップル成分と負荷(5)に流れる直流出力電流ＩOに相関があるため、出力電流ＩOの検出方法としては有効であるが、このリップル成分は出力平滑用コンデンサ(9)の内部インピーダンスにより変化するため、静電容量のバラツキや温度特性により負荷(5)に流れる直流出力電流ＩOの検出値が絶えず変動する。このため、高い精度で負荷(5)に流れる直流出力電流ＩOの検出ができない問題点があった。
【０００９】
そこで、本発明では、低損失且つ高精度で負荷に流れる出力電流を検出できるＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明によるＤＣ−ＤＣコンバータは、オン・オフ動作により直流電源(1〜3)からの直流入力を断続して高周波電力に変換する少なくとも１つのスイッチング素子(7)と、スイッチング素子(7)から得られる高周波電力を直流出力に変換して負荷(5)に供給する整流平滑回路(8,9)と、互いに同相となるように同一の磁心に巻装された複数の巻線(NA,NB)を有し且つ複数の巻線(NA,NB)が整流平滑回路(8,9)と負荷(5)との間の正負ラインに接続されたインダクタンス素子(10)と、負荷(5)に流れる電流(IO)の定格値を規定する基準電圧(VR)を発生する基準電圧発生手段(16)と、負荷(5)に流れる電流(IO)と基準電圧発生手段(16)の基準電圧(VR)とを比較してそれらの誤差信号(VOC)を出力する比較手段(18)と、比較手段(18)が誤差信号(VOC)を出力したときに負荷(5)に流れる電流(IO)を制限するようにスイッチング素子(7)のオン・オフ期間を制御する制御手段(11〜13)とを備えている。このＤＣ−ＤＣコンバータの比較手段(18)は、インダクタンス素子(10)の複数の巻線(NA,NB)の何れか一方の巻線(NA)の両端に発生する電圧(VL)と基準電圧発生手段(16)の基準電圧(VR)とを比較し、それらの誤差信号(VOC)を出力する。
【００１１】
インダクタンス素子(10)の複数の巻線(NA,NB)に互いに逆方向の電流(IO)が流れることにより、インダクタンス素子(10)の磁心に発生する磁束を互いに打ち消し合うため、インダクタンス素子(10)の各巻線(NA,NB)にはノーマルモードのリップルノイズやスパイクノイズ等による電圧変動が発生しない。このため、インダクタンス素子(10)の各巻線(NA,NB)の両端に発生する電圧は、各巻線(NA,NB)を構成する導体に存在する微小な電気抵抗により生ずる電圧降下分のみとなるため、各巻線(NA,NB)の両端には負荷(5)に流れる電流(IO)に比例した電圧(VL)が発生する。したがって、インダクタンス素子(10)の複数の巻線(NA,NB)の何れか一方の巻線(NA)の両端に発生する電圧(VL)により、低損失且つ高精度で負荷(5)に流れる電流(IO)を検出することができる。
【発明の効果】
【００１２】
本発明によれば、複数の巻線を有するインダクタンス素子の何れか一つの巻線に発生する電圧を検出することにより、損失が少なく且つ高い精度でＤＣ−ＤＣコンバータの出力電流を検出できる。このため、ＤＣ−ＤＣコンバータに接続される負荷を過電流から保護する出力過電流保護回路等を正確に作動させることが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明によるＤＣ−ＤＣコンバータをフライバック方式のＤＣ−ＤＣコンバータに適用した２つの実施の形態を図１及び図２に基づいて説明する。但し、これらの図面では図３及び図４に示す箇所と同一の部分には同一の符号を付し、その説明を省略する。
【実施例１】
【００１４】
本発明の一実施の形態を示す実施例１のＤＣ−ＤＣコンバータは、図１に示すように、図３に示す及び電流検出用抵抗(15)及び抵抗(17)を省略し、その代わりにコモンモードチョークコイル(10)の一方の巻線(NA)の両端に発生する電圧ＶLを検出する巻線電圧検出用抵抗(26)がコモンモードチョークコイル(10)の一方の巻線(NA)の一端（右端）と誤差増幅器(18)の反転入力端子(-)との間に接続されている。即ち、図１に示す実施例１のＤＣ−ＤＣコンバータは、巻線電圧検出用抵抗(26)を介して誤差増幅器(18)の反転入力端子(-)に入力されたコモンモードチョークコイル(10)の一方の巻線(NA)の両端に発生する電圧ＶLが誤差増幅器(18)の非反転入力端子(+)に入力される基準電圧源(16)の基準電圧ＶRを超えたとき、誤差増幅器(18)からの誤差信号ＶOCによりフォトカプラ(12)を介して制御回路(13)に出力過電流信号を付与する点で、図３に示す従来のＤＣ−ＤＣコンバータと相違する。その他の構成は、図３に示す従来のＤＣ−ＤＣコンバータと略同様である。また、図１に示す実施例１のＤＣ−ＤＣコンバータの基本的な動作については、図３に示す従来のＤＣ−ＤＣコンバータと略同様であるから、基本的な動作の説明は省略する。
【００１５】
実施例１では、コモンモードチョークコイル(10)のそれぞれの巻線(NA,NB)に互いに逆方向の直流出力電流ＩOが流れることにより、コモンモードチョークコイル(10)の磁心に発生する磁束を互いに打ち消し合うため、コモンモードチョークコイル(10)のそれぞれの巻線(NA,NB)にはリップルノイズやスパイクノイズ等のノーマルモードノイズによる電圧変動が発生しない。このため、コモンモードチョークコイル(10)のそれぞれの巻線(NA,NB)の両端に発生する電圧は、各巻線(NA,NB)を構成する導体に存在する微小な電気抵抗により生ずる電圧降下分のみとなるため、各巻線(NA,NB)の両端には直流出力電流ＩOに比例した電圧ＶLが発生する。したがって、コモンモードチョークコイル(10)の一方の巻線(NA)の両端に発生する電圧ＶLを巻線電圧検出用抵抗(26)で検出することにより、低損失且つ高精度で負荷(5)に流れる直流出力電流ＩOを検出することができる。更に、コモンモードチョークコイル(10)のそれぞれの巻線(NA,NB)は一般的には銅から成る導電線で構成されるが、銅から成る導電線の抵抗値は正の温度特性を有し、これにより各巻線(NA,NB)の発熱時にその両端に発生する電圧ＶLが大きくなるため、過電流電流値が小さくなり、過電流検出の安全性を向上することができる。
【実施例２】
【００１６】
また、本発明の他の実施の形態を示す実施例２のＤＣ−ＤＣコンバータは、図２に示すように、図３に示すコモンモードチョークコイル(10)の一方の巻線(NA)の一端（右端）と誤差増幅器(18)の反転入力端子(-)との間にコモンモードチョークコイル(10)の一方の巻線(NA)の両端に発生する電圧ＶL1を検出する巻線電圧検出用抵抗(26)を追加して過電流検出の二重化を図ったものである。その他の構成は、図３に示す従来のＤＣ−ＤＣコンバータと略同様である。図２に示す実施例２のＤＣ−ＤＣコンバータの基本的な動作についても、図３に示す従来のＤＣ−ＤＣコンバータと略同様であるから、基本的な動作の説明は省略する。
【００１７】
実施例２では、巻線電圧検出用抵抗(26)を介して誤差増幅器(18)の反転入力端子(-)に入力されるコモンモードチョークコイル(10)の一方の巻線(NA)の検出電圧ＶL1と、抵抗(17)を介して誤差増幅器(18)の反転入力端子(-)に入力される電流検出用抵抗(15)の検出電圧ＶL2との双方又は何れか一方が誤差増幅器(18)の非反転入力端子(+)に入力される基準電圧源(16)の基準電圧ＶRを超えたとき、誤差増幅器(18)から出力される誤差信号ＶOCによりＭＯＳ-ＦＥＴ(7)のオン期間を短縮して負荷(5)に流れる直流出力電流ＩOを制限するので、負荷(5)に流れる過電流を確実に検出することができる。また、従来と略同一の構成で過電流検出手段の二重化を図ることが可能となるので、安全性が向上する。
【００１８】
本発明の実施態様は前記の２つの実施の形態に限定されず、種々の変更が可能である。例えば、上記の各実施の形態ではフライバック方式のＤＣ−ＤＣコンバータに本発明を適用したが、フォワード方式、ブリッジ型又は共振型等の他方式の絶縁型ＤＣ−ＤＣコンバータ若しくは昇圧チョッパ型、降圧チョッパ型又は昇降圧チョッパ型等の非絶縁型ＤＣ−ＤＣコンバータにも本発明を適用することが可能である。また、上記の各実施の形態ではコモンモードチョークコイル(10)の一方の巻線(NA)の一端（右端）と誤差増幅器(18)の反転入力端子(-)との間に巻線電圧検出用抵抗(26)を接続してコモンモードチョークコイル(10)の一方の巻線(NA)の両端に発生する電圧を検出したが、コモンモードチョークコイル(10)の他方の巻線(NB)の一端（右端）と誤差増幅器(18)の非反転入力端子(+)との間に巻線電圧検出用抵抗(26)を接続し且つ基準電圧源(16)を誤差増幅器(18)の反転入力端子(-)に接続してコモンモードチョークコイル(10)の他方の巻線(NB)の両端に発生する電圧を検出してもよい。更に、上記の各実施の形態ではスイッチング素子としてＭＯＳ-ＦＥＴ（ＭＯＳ型電界効果トランジスタ）を使用したが、Ｊ-ＦＥＴ（接合型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型トランジスタ）、ＳＩＴ（静電誘導型トランジスタ）又はＰＮＰ、ＮＰＮ型等のバイポーラトランジスタも使用可能である。
【産業上の利用可能性】
【００１９】
本発明は、出力過電流制限回路を備えたＤＣ−ＤＣコンバータやスイッチング電源装置に効果が顕著である。
【図面の簡単な説明】
【００２０】
【図１】本発明によるＤＣ−ＤＣコンバータをフライバック方式のＤＣ−ＤＣコンバータに適用した一実施の形態を示す電気回路図（実施例１）
【図２】本発明の他の実施の形態を示す電気回路図（実施例２）
【図３】従来のＤＣ−ＤＣコンバータの一例を示す電気回路図
【図４】従来のＤＣ−ＤＣコンバータの他の例を示す電気回路図
【符号の説明】
【００２１】
(1)・・交流電源、  (2)・・ブリッジ整流回路、  (3)・・入力平滑コンデンサ、  (4)・・ＤＣ−ＤＣコンバータ、  (5)・・負荷、  (6)・・トランス、  (6a)・・１次巻線、  (6b)・・２次巻線、  (7)・・ＭＯＳ-ＦＥＴ（スイッチング素子）、  (8)・・整流ダイオード、  (9)・・出力平滑コンデンサ、  (10)・・コモンモードチョークコイル（インダクタンス素子）、  (NA,NB)・・巻線、  (11)・・検出回路、  (12)・・フォトカプラ、  (13)・・制御回路、  (14)・・出力過電流保護回路、  (15)・・電流検出用抵抗（電流検出手段）、  (16)・・基準電圧源（基準電圧発生手段）、  (17)・・抵抗、  (18)・・誤差増幅器（比較手段）、  (19)・・ノーマルモードチョークコイル、  (20)・・フィルタコンデンサ、  (21〜24)・・分圧抵抗、  (25)・・比較器、  (26)・・巻線電圧検出用抵抗
【図１】
2005261112.tif 000003
【図２】
2005261112.tif 000004
【図３】
2005261112.tif 000005
【図４】
2005261112.tif 000006