(57)【要約】【課題】複数の電力用半導体素子を並列接続した場合であっても、特定の素子に偏った発熱が生じにくく、テール電流に起因する電力損失量の増大を抑制することが可能な電力用半導体装置を提供する。【解決手段】ＩＧＢＴ素子ＰＤ１〜ＰＤ４の全てにＰＷＭ信号Ｓ０を与えて全ての素子に同じ動作をさせる一括制御ではなく、制御部ＣＴａに分割制御を行わせる。すなわち、ＰＷＭ信号Ｓ０のパルス列のうちあるパルスが入力されると、スイッチＳＷ１，ＳＷ２のみオンしてＩＧＢＴ素子ＰＤ１，ＰＤ２のみ動作させ、次のパルスが入力されると、スイッチＳＷ３，ＳＷ４のみオンしてＩＧＢＴ素子ＰＤ３，ＰＤ４のみ動作させる。そして、上記の動作を繰り返す。【選択図】        図１
2005006412.tif 000002
【特許請求の範囲】
【請求項１】
各々が制御電極並びに第１及び第２電流電極を有し、前記第１電流電極同士及び前記第２電流電極同士が互いに接続された、複数の電力用半導体素子と、
前記複数の電力用半導体素子を制御する制御部と
を備え、
前記制御部は、複数の前記制御電極の一部に入力信号を与えることにより前記複数の電力用半導体素子の一部を動作させ、前記一部の動作終了後に、複数の前記制御電極の他の一部に前記入力信号を与えることにより前記複数の電力用半導体素子の他の一部を動作させる分割制御を繰り返す
電力用半導体装置。
【請求項２】
請求項１に記載の電力用半導体装置であって、
前記制御部は、複数の前記制御電極の全てに前記入力信号を与えることにより前記複数の電力用半導体素子の全てに同じ動作をさせる一括制御を行うか、または、前記分割制御を繰り返すかを選択可能な
電力用半導体装置。
【請求項３】
請求項１に記載の電力用半導体装置であって、
前記入力信号はパルス列を含み、
前記制御部は、前記分割制御における、前記複数の電力用半導体素子の前記一部の動作及び前記他の一部の動作を、前記パルスごとに行う
電力用半導体装置。
【請求項４】
請求項１に記載の電力用半導体装置であって、
前記複数の電力用半導体素子の動作状況に関する情報を検出する少なくとも一つの検出部
をさらに備え、
前記検出部は検出した前記情報を前記制御部に与え、
前記制御部は、前記分割制御時に動作させる、前記複数の電力用半導体素子の前記一部及び前記他の一部を、前記情報に基づいて選択する
電力用半導体装置。
【請求項５】
請求項４に記載の電力用半導体装置であって、
前記検出部は、前記複数の電力用半導体素子のそれぞれに対応して複数存在する
電力用半導体装置。
【請求項６】
請求項４に記載の電力用半導体装置であって、
前記検出部は温度センサであって、前記情報は前記複数の電力用半導体素子の動作温度である
電力用半導体装置。
【請求項７】
請求項４に記載の電力用半導体装置であって、
前記検出部は電流検出器であって、前記情報は前記複数の電力用半導体素子の前記第１及び第２電流電極間を流れる電流である
電力用半導体装置。
【請求項８】
請求項４に記載の電力用半導体装置であって、
前記検出部は電圧検出器であって、前記情報は前記複数の電力用半導体素子の前記第１及び第２電流電極間の電圧である
電力用半導体装置。
【請求項９】
請求項８に記載の電力用半導体装置であって、
前記制御部は、前記分割制御時において、前記複数の電力用半導体素子の前記一部の前記第１及び第２電流電極間の逆方向電圧が所定の値を超えた場合には、前記一部に加えて前記複数の電力用半導体素子の前記他の一部のうち少なくとも一つをも動作させる
電力用半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、負荷を駆動するための複数の電力用半導体素子を含む電力用半導体装置に関する。
【０００２】
【従来の技術】
パワーＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等の電力用半導体素子は、大電流を流す負荷を駆動するための制御装置として採用されている。
【０００３】
このような電力用半導体素子を複数、並列に接続して、制御可能な電流量を増大させる電力用半導体装置の技術が、以下の特許文献１に記載されている。なお、この本願発明に関連する他の先行技術文献情報として、特許文献２乃至５がある。
【０００４】
【特許文献１】
特開平８−１９１２３９号公報
【特許文献２】
特開２０００−９２８２０号公報
【特許文献３】
特開２００２−９５２４０号公報
【特許文献４】
特開２００１−１６９４０１号公報
【特許文献５】
特開２００２−２０８８４９号公報
【０００５】
【発明が解決しようとする課題】
複数の電力用半導体素子を並列接続した場合、各素子の電気特性にバラつきがあると、並列接続中の特定の素子に電流が多く流れやすい。これにより、電流が多く流れる素子が大きく発熱し、その素子の寿命が短くなりやすい。
【０００６】
並列接続された電力用半導体素子を一つの電力用半導体装置にモジュール化した場合、一つでも素子に寿命が訪れれば、モジュール全体を交換する必要がある。よって、モジュール全体の寿命を伸ばすためには、上記のような特定の素子に偏った発熱の発生を抑制する必要がある。
【０００７】
また、電力用半導体素子にて発生する電力損失には、オン動作時に生じる定常損失と、スイッチング期間に生じるスイッチング損失とが存在する。定常損失の主因はオン動作時のオン抵抗にあり、スイッチング損失の主因はターンオフ時のテール電流にある。
【０００８】
定常損失は、電力用半導体素子の通電電流の増大に従って増加する。一方、スイッチング損失の主因たるテール電流の値は、通電電流の大小に拘らずほぼ一定である。従って、テール電流に起因する電力損失量は、電力用半導体素子の並列接続数及び電力用半導体素子のスイッチング回数に比例する。
【０００９】
すなわち、電力用半導体素子の並列接続数が多くなるほど、及び、スイッチング周波数が高くなるほど、テール電流に起因する電力損失量が増大することとなる。特に、電力用半導体素子の定格電流に対して十分に低い電流値で、高スイッチング周波数で動作をさせる場合、定常損失とスイッチング損失との合算たる総合損失のうちスイッチング損失の割合が大きくなるため、テール電流に起因する電力損失量の影響が大きい。
【００１０】
この発明は上記の事情に鑑みてなされたもので、複数の電力用半導体素子を並列接続した場合であっても、特定の素子に偏った発熱が生じにくく、テール電流に起因する電力損失量の増大を抑制することが可能な電力用半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明は、各々が制御電極並びに第１及び第２電流電極を有し、前記第１電流電極同士及び前記第２電流電極同士が互いに接続された、複数の電力用半導体素子と、前記複数の電力用半導体素子を制御する制御部とを備え、前記制御部は、複数の前記制御電極の一部に入力信号を与えることにより前記複数の電力用半導体素子の一部を動作させ、前記一部の動作終了後に、複数の前記制御電極の他の一部に前記入力信号を与えることにより前記複数の電力用半導体素子の他の一部を動作させる分割制御を繰り返す電力用半導体装置である。
【００１２】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態は、並列接続された複数の電力用半導体素子の一部を動作させ、その一部の動作終了後に、他の一部を動作させる分割制御を繰り返す電力用半導体装置である。
【００１３】
図１は、本実施の形態に係る電力用半導体装置を示す図である。この電力用半導体装置は、負荷ＬＤを駆動するための電力用半導体素子たるＩＧＢＴ素子ＰＤ１〜ＰＤ４を含む。なお、ＩＧＢＴ素子ＰＤ１〜ＰＤ４のコレクタ同士及びエミッタ同士は互いに接続され、それぞれ端子ＴＭｂ，ＴＭｃへとつながっている。また、負荷ＬＤはモータ等であり、端子ＴＭｂ，ＴＭｃ間に接続される。
【００１４】
ＩＧＢＴ素子ＰＤ１〜ＰＤ４のゲートには、増幅器ＤＲ１〜ＤＲ４の出力端がそれぞれ接続されている。増幅器ＤＲ１〜ＤＲ４の入力端には、保護回路ＰＴ１〜ＰＴ４がそれぞれ接続されている。
【００１５】
また、本実施の形態に係る電力用半導体装置は、ＩＧＢＴ素子ＰＤ１〜ＰＤ４を制御する制御部ＣＴａをも含む。入力信号たるＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号Ｓ０は、端子ＴＭａに入力され、制御部ＣＴａにて信号Ｓ１〜Ｓ４に分配された後、保護回路ＰＴ１〜ＰＴ４にそれぞれ入力される。
【００１６】
制御部ＣＴａは、単極単投のスイッチＳＷ１〜ＳＷ４及び切り替え部ＣＨとを含む。切り替え部ＣＨには、ユーザからのモード指定信号Ｓｍｄが入力される。スイッチＳＷ１〜ＳＷ４はそれぞれ、ＰＷＭ信号Ｓ０から信号Ｓ１〜Ｓ４への分配経路の途中に設けられ、切り替え部ＣＨはモード指定信号Ｓｍｄの内容に応じてスイッチＳＷ１〜ＳＷ４のオン／オフをそれぞれ信号Ｓ０ａ〜Ｓ０ｄにより指示する。
【００１７】
図２は、制御部ＣＴａの具体的構成の一例を示す図である。図２に示すように、切り替え部ＣＨは、Ｄ−フリップフロップＦ０、ＯＲゲートＧＴ０、及び、単極双投のスイッチＳＷａ，ＳＷｂを含む。また、各スイッチＳＷ１〜ＳＷ４は、ＮＡＮＤゲートＧＴ１〜ＧＴ４とインバータＩＶ１〜ＩＶ４の各直列接続でそれぞれ構成されている。
【００１８】
ＰＷＭ信号Ｓ０は、Ｄ−フリップフロップＦ０のクロック入力端ＣＫ及び各ＮＡＮＤゲートＧＴ１〜ＧＴ４の一入力端に入力される。Ｄ−フリップフロップＦ０の出力端Ｑは、ＯＲゲートＧＴ０の一入力端及びスイッチＳＷａの双投の一端に接続される。Ｄ−フリップフロップＦ０の反転出力端／Ｑは、ＯＲゲートＧＴ０の他入力端、スイッチＳＷｂの双投の一端及びＤ−フリップフロップＦ０の信号入力端Ｄに接続される。
【００１９】
ＯＲゲートＧＴ０の出力端は、スイッチＳＷａ，ＳＷｂの双投の他端に共通接続される。そして、スイッチＳＷａの単極は、ＮＡＮＤゲートＧＴ１，ＧＴ２の他入力端に接続される。また、スイッチＳＷｂの単極は、ＮＡＮＤゲートＧＴ３，ＧＴ４の他入力端に接続される。モード指定信号Ｓｍｄは、スイッチＳＷａ，ＳＷｂにおける信号経路の切り替えに用いられる。
【００２０】
次に、本実施の形態に係る電力用半導体装置の動作について説明する。この電力用半導体装置においては、ＩＧＢＴ素子ＰＤ１〜ＰＤ４の全てに同じ動作をさせる一括制御を行うか、または、ＩＧＢＴ素子ＰＤ１〜ＰＤ４の一部を動作させ、その一部の動作終了後に、ＩＧＢＴ素子ＰＤ１〜ＰＤ４の他の一部を動作させる分割制御を繰り返すかを、ユーザからのモード指定信号Ｓｍｄの内容に基づいて制御部ＣＴａが選択可能である。
【００２１】
モード指定信号Ｓｍｄは１ビットの信号である。そして、その内容が“０”の場合はユーザが分割制御を指示し、内容が“１”の場合はユーザが一括制御を指示する、と規定しておく。
【００２２】
モード指定信号Ｓｍｄとして“０”が入力された場合、図２におけるスイッチＳＷａは、Ｄ−フリップフロップＦ０の出力端Ｑの出力をスイッチＳＷ１，ＳＷ２それぞれに信号Ｓ０ａ，Ｓ０ｂとして伝達する。また、スイッチＳＷｂは、Ｄ−フリップフロップＦ０の反転出力端／Ｑの出力をスイッチＳＷ３，ＳＷ４それぞれに信号Ｓ０ｃ，Ｓ０ｄとして伝達する。
【００２３】
一方、モード指定信号Ｓｍｄとして“１”が入力された場合、図２におけるスイッチＳＷａ，ＳＷｂはいずれも、ＯＲゲートＧＴ０の出力をスイッチＳＷ１〜ＳＷ４それぞれに信号Ｓ０ａ〜Ｓ０ｄとして伝達する。
【００２４】
さて、Ｄ−フリップフロップＦ０の出力端Ｑには、クロック入力端ＣＫに信号が入力されるたびに、信号入力端Ｄでの信号の“Ｈｉ”または“Ｌｏｗ”が現れる。ここで、信号入力端Ｄでの信号が“Ｈｉ”であり、クロック入力端ＣＫにパルスが入力された場合を考えると、出力端Ｑには“Ｈｉ”が現れる。また、反転出力端Ｑには“Ｌｏｗ”が現れる。
【００２５】
Ｄ−フリップフロップＦ０の反転出力端／Ｑが信号入力端Ｄに接続されているので、反転出力端Ｑに“Ｌｏｗ”が現れた時点で信号入力端Ｄでの信号は“Ｌｏｗ”へと変化する。そして、クロック入力端ＣＫに次のパルスが入力されると、出力端Ｑには“Ｌｏｗ”が現れ、反転出力端Ｑには“Ｈｉ”が現れる。
【００２６】
よって、Ｄ−フリップフロップＦ０の出力端Ｑには、クロック入力ごとに“Ｈｉ”、“Ｌｏｗ”が交互に現れ、また、反転出力端／Ｑには、出力端Ｑとは“Ｈｉ”、“Ｌｏｗ”が逆転した信号列が現れることとなる。
【００２７】
分割制御の場合、Ｄ−フリップフロップＦ０の出力端Ｑの出力がスイッチＳＷ１，ＳＷ２それぞれに伝達され、反転出力端／Ｑの出力がスイッチＳＷ３，ＳＷ４それぞれに伝達される。ＰＷＭ信号Ｓ０は、クロック入力端ＣＫ及びＮＡＮＤゲートＧＴ１〜ＧＴ４の各一入力端に入力されるため、信号Ｓ０〜Ｓ４のタイミングチャートは図３のようになる。
【００２８】
すなわち、ＰＷＭ信号Ｓ０のパルス列のうちあるパルスが入力されると、スイッチＳＷ１，ＳＷ２が信号Ｓ１，Ｓ２として、ＰＷＭ信号Ｓ０を保護回路ＰＴ１，ＰＴ２に出力する。そして、次のパルスが入力されると、スイッチＳＷ３，ＳＷ４が信号Ｓ３，Ｓ４として、ＰＷＭ信号Ｓ０を保護回路ＰＴ３，ＰＴ４に出力する。この後、上記の動作が繰り返される。
【００２９】
なお、保護回路ＰＴ１〜ＰＴ４はいずれも、ＩＧＢＴ素子ＰＤ１〜ＰＤ４で発生した高電圧を制御部ＣＴａにフィードバックさせないための回路であり、また、増幅器ＤＲ１〜ＤＲ４は信号Ｓ１〜Ｓ４をそれぞれ増幅してＩＧＢＴ素子ＰＤ１〜ＰＤ４に与える回路である。
【００３０】
よって、分割制御時において、制御部ＣＴａは、ＩＧＢＴ素子ＰＤ１，ＰＤ２のゲートにＰＷＭ信号Ｓ０を与えることによりこれら素子を動作させ、その動作終了後に、今度はＩＧＢＴ素子ＰＤ３，ＰＤ４のゲートにＰＷＭ信号Ｓ０を与えることによりこれら素子を動作させる、という制御を繰り返す。
【００３１】
なお、ＰＷＭ信号Ｓ０をＤ−フリップフロップＦ０のクロック入力端ＣＫに入力しているため、ＩＧＢＴ素子ＰＤ１，ＰＤ２の動作及びＩＧＢＴ素子ＰＤ３，ＰＤ４の動作は、パルスごとに行われる。
【００３２】
一方、一括制御の場合、ＯＲゲートＧＴ０の出力がスイッチＳＷ１〜ＳＷ４それぞれに伝達される。ＯＲゲートＧＴ０には、Ｄ−フリップフロップＦ０の出力端Ｑ及び反転出力端／Ｑの両信号が入力されるので、ＯＲゲートＧＴ０の出力は常に“Ｈｉ”となる。よって、信号Ｓ０〜Ｓ４のタイミングチャートは図４のようになる。
【００３３】
すなわち、ＰＷＭ信号Ｓ０のパルス列がそのまま、スイッチＳＷ１〜ＳＷ４を介して信号Ｓ１〜Ｓ４として保護回路ＰＴ１〜ＰＴ４に出力される。よって、一括制御時には、制御部ＣＴａは、ＩＧＢＴ素子ＰＤ１〜ＰＤ４のゲートの全てにＰＷＭ信号Ｓ０を与えることにより、これら素子の全てに同じ動作をさせる。
【００３４】
本実施の形態に係る電力用半導体装置によれば、制御部ＣＴａは分割制御時に、ＩＧＢＴ素子ＰＤ１〜ＰＤ４の一部を動作させ、その一部の動作終了後に、ＩＧＢＴ素子ＰＤ１〜ＰＤ４の他の一部を動作させる制御を繰り返す。
【００３５】
例えばＩＧＢＴ素子ＰＤ１〜ＰＤ４を一括制御した場合に、ＩＧＢＴ素子ＰＤ４には電流があまり流れず、ＩＧＢＴ素子ＰＤ４に流れるべき分の電流がＩＧＢＴ素子ＰＤ１に余計に流れやすい、という場合がある。
【００３６】
しかし、上記の分割制御を行うことにより、ＩＧＢＴ素子ＰＤ１はＩＧＢＴ素子ＰＤ２とのみ同時に動作し、ＩＧＢＴ素子ＰＤ４はＩＧＢＴ素子ＰＤ３とのみ同時に動作する。これにより、各ＩＧＢＴ素子ＰＤ１〜ＰＤ４に流れる電流量を均等にすることが可能となり、特定のＩＧＢＴ素子に偏った発熱が生じにくくなる。
【００３７】
また、分割制御時の各ＩＧＢＴ素子ＰＤ１〜ＰＤ４における実質的な並列接続数は、実際の並列接続数よりも少ない。すなわち、ＩＧＢＴ素子ＰＤ１，ＰＤ２が同時に動作している場合、及び、ＩＧＢＴ素子ＰＤ３，ＰＤ４が同時に動作している場合、いずれにおいても実質的な並列接続数は、実際の並列接続数４よりも少ない２となる。
【００３８】
よって、テール電流に起因する電力損失量はＩＧＢＴ素子の並列接続数に比例することから、テール電流に起因する電力損失量の増大を抑制することが可能である。
【００３９】
また、本実施の形態に係る電力用半導体装置においては、制御部ＣＴａは、一括制御を行うか、または、分割制御を繰り返すかを選択可能である。
【００４０】
ここで、表１は本実施の形態に係る電力用半導体装置の一実験結果を示すものである。
【００４１】
【表１】
2005006412.tif 000003
【００４２】
この表において、「一括駆動」モードとは、上記のＩＧＢＴ素子ＰＤ１〜ＰＤ４を一括制御した場合を指し、「分割駆動」モードとは、上記のＩＧＢＴ素子ＰＤ１，ＰＤ２を同時に動作させ、ＩＧＢＴ素子ＰＤ３，ＰＤ４を同時に動作させる分割制御を行った場合を指す。
【００４３】
この実験においては、ＩＧＢＴ素子ＰＤ１〜ＰＤ４の定格電流に対して十分に低い電流値で動作させたため、定常損失の値はいずれの駆動モードにおいても高くはない。
【００４４】
一方、いずれの駆動モードにおいてもスイッチング損失の値は定常損失の値よりも大きく、「分割駆動」モード時のスイッチング損失量は「一括駆動」モード時のスイッチング損失量に比べて２０％も減少した。そして、総合損失についても、「分割駆動」モード時の総合損失量は「一括駆動」モード時の総合損失量に比べて１４％減少した。
【００４５】
すなわち、ＩＧＢＴ素子ＰＤ１〜ＰＤ４の定格電流に対して十分に低い電流値で、高スイッチング周波数で動作をさせる場合には、この電力用半導体装置のテール電流に起因する電力損失量の増大抑制効果が高いといえる。そして、ＩＧＢＴ素子ＰＤ１〜ＰＤ４に流れる電流量を均等にすることが可能となり、特定のＩＧＢＴ素子に偏った発熱が生じにくくなる。
【００４６】
一方、例えばＩＧＢＴ素子ＰＤ１〜ＰＤ４の定格電流値に近い大電流で動作をさせる場合や、低スイッチング周波数でＩＧＢＴ素子ＰＤ１〜ＰＤ４を動作させる場合には、定常損失の値がスイッチング損失の値よりも大きくなりやすい。
【００４７】
上述のように、定常損失の主因は電力用半導体素子のオン抵抗にある。半導体素子においてオン抵抗（すなわちＩ−Ｖ特性の傾き）は非線形であることから、「分割駆動」モードを選択して一部のＩＧＢＴ素子に流れる電流量を大きくすると、「一括駆動」モードを選択して個々のＩＧＢＴ素子に流れる電流量を小さく抑えた場合よりも定常損失の総量が増大する。
【００４８】
よって、総合損失のうちスイッチング損失の占める割合が小さく、分割制御を行うことにより増大する定常損失の占める割合が大きい場合には、一括制御を選択する方が望ましいこととなる。一括制御を選択して総合損失の増大を抑制することが可能となるからである。
【００４９】
また、本実施の形態に係る電力用半導体装置においては、分割制御におけるＩＧＢＴ素子ＰＤ１，ＰＤ２の同時動作及びＩＧＢＴ素子ＰＤ３，ＰＤ４の同時動作を、ＰＷＭ信号Ｓ０のパルスごとに行う。
【００５０】
ＰＷＭ信号の場合、直近のパルス同士のパルス幅はほぼ同じであるため、分割制御において各ＩＧＢＴ素子の動作時間をほぼ等しくすることができる。これにより、各ＩＧＢＴ素子での消費電力を均等にすることが可能となり、特定のＩＧＢＴ素子に偏った発熱がより生じにくくなる。
【００５１】
なお、図５は本実施の形態に係る電力用半導体装置の変形例である。図１においては制御部ＣＴａを、図２に示したフリップフロップやゲート回路で構成していた。
【００５２】
しかし、同様の機能は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）やマイクロプロセッサ等を制御部に採用することによっても実現することが可能である。すなわち、ＤＳＰやマイクロプロセッサ等の制御プログラムを適宜設定することにより、モード指定信号Ｓｍｄの内容に応じて、ＰＷＭ信号Ｓ０をＩＧＢＴ素子ＰＤ１〜ＰＤ４の全てに与えるのか、あるいは、ＰＷＭ信号Ｓ０のあるパルスをＩＧＢＴ素子ＰＤ１，ＰＤ２に同時に与えた後、次のパルスをＩＧＢＴ素子ＰＤ３，ＰＤ４に同時に与え、同様の制御を繰り返し行うのか、の選択を行うことが可能である。
【００５３】
よって、図５においては、図１の制御部ＣＴａに代わってＤＳＰからなる制御部ＣＴｂが設けられている。それ以外の点は、図１と同様である。
【００５４】
ＤＳＰやマイクロプロセッサを採用するか、フリップフロップやゲート回路を採用するかの選択は、駆動素子数の多さや制御パターンの複雑さ、回路構成に要するコスト等を考慮して決定すればよい。
【００５５】
なお、上記においては、ＩＧＢＴ素子数をＰＤ１〜ＰＤ４の４つとしていたが、もちろん、この数に限られるものではなく、複数であればよい。
【００５６】
また、分割制御時の素子の同時動作数を、ＰＤ１，ＰＤ２及びＰＤ３，ＰＤ４の２つずつとしていたが、この数に限られるものでもない。
【００５７】
例えば図６のタイミングチャートに示すように、ＰＷＭ信号Ｓ０のパルスごとに、ＩＧＢＴ素子ＰＤ１〜ＰＤ４の一つずつを動作させるようにしてもよい。このような分割制御は、図５の制御部ＣＴｂの制御プログラムを適宜設定することにより、あるいは、図１の制御部ＣＴａ内のフリップフロップやゲート回路を適宜組み合わせることにより、容易に実現できる。
【００５８】
なお、図３や図６においては、分割制御時の動作素子の切替をＰＷＭ信号Ｓ０の１パルスごとに行っていたが、例えば２パルスや３パルス等、複数パルスごとに切替を行うようにしてもよい。この場合、例えば図１の回路では、連続する複数パルスの回数だけＩＧＢＴ素子ＰＤ１，ＰＤ２が同時に動作した後、同様に、連続する複数パルスの回数だけＩＧＢＴ素子ＰＤ３，ＰＤ４が同時に動作することとなる。
【００５９】
＜実施の形態２＞
本実施の形態は、実施の形態１に係る電力用半導体装置の変形例であって、ＩＧＢＴ素子ＰＤ１〜ＰＤ４の動作状況に関する情報（具体的には温度）を検出し、検出結果に応じて分割制御時に動作させるべき素子を選択するものである。
【００６０】
図７は、本実施の形態に係る電力用半導体装置を示す図である。図７においては、図５の電力用半導体装置の構成に加えて、各ＩＧＢＴ素子ＰＤ１〜ＰＤ４の近傍にそれぞれ、温度センサＴＭ１〜ＴＭ４が設けられている。その他の点については、実施の形態１に係る電力用半導体装置と同様である。
【００６１】
この温度センサＴＭ１〜ＴＭ４はいずれも例えばｐｎ接合ダイオードを用いた半導体温度センサであり、ＩＧＢＴ素子ＰＤ１〜ＰＤ４が形成された基板上に絶縁層を介してｐｎ層を積層することにより形成されるものである。
【００６２】
ｐｎ接合ダイオードを用いた半導体温度センサによれば、ｐｎ接合間の順方向電流を一定値に保持することにより、アノード−カソード間電圧から温度を検出することが可能である。よって、温度センサＴＭ１〜ＴＭ４に制御部ＣＴｂから電流を流し、各アノード−カソード間電圧Ｓ１ｔ〜Ｓ４ｔをモニタすることで、制御部ＣＴｂが各ＩＧＢＴ素子ＰＤ１〜ＰＤ４の動作温度を検出することができる。
【００６３】
制御部ＣＴｂは、各ＩＧＢＴ素子ＰＤ１〜ＰＤ４の動作温度の検出結果に基づいて、分割制御時に動作させるべきＩＧＢＴ素子を選択する。図８は、この選択の様子を示すタイミングチャートである。ここでは、例としてＩＧＢＴ素子ＰＤ２の動作温度に着目する。
【００６４】
制御部ＣＴｂでは、各アノード−カソード間電圧Ｓ１ｔ〜Ｓ４ｔをＡ／Ｄ（Ａｎａｌｏｇ→Ｄｉｇｉｔａｌ）変換し、その変換した値が所定のしきい値電圧Ｖｔｈｔを超えないかどうか、制御部ＣＴｂ内のコンパレータにより監視している。
【００６５】
図８に示すようにＩＧＢＴ素子ＰＤ２に対応する温度センサＴＭ２のアノード−カソード間電圧Ｓ２ｔが上昇してしきい値電圧Ｖｔｈｔを超えた場合、制御部ＣＴｂは、ＩＧＢＴ素子ＰＤ２の動作温度が高くなりすぎたと判断してＩＧＢＴ素子ＰＤ２の動作を停止させる。
【００６６】
そして、制御部ＣＴｂは、ＩＧＢＴ素子ＰＤ２とは同時に動作することのなかった例えばＩＧＢＴ素子ＰＤ３に、ＩＧＢＴ素子ＰＤ２の代理の機能を行わせる。すなわち、制御部ＣＴｂは、ＩＧＢＴ素子ＰＤ１，ＰＤ３のゲートにＰＷＭ信号Ｓ０を与えることによりこれら素子を動作させ、その動作終了後に、今度はＩＧＢＴ素子ＰＤ３，ＰＤ４のゲートにＰＷＭ信号Ｓ０を与えることによりこれら素子を動作させる、という分割制御を繰り返す。
【００６７】
これにより、偏った発熱が発生しだしたＩＧＢＴ素子ＰＤ２を休息させることができ、その動作温度を低減させることが可能となる。図８では、しきい値電圧Ｖｔｈｔを越えた後のアノード−カソード間電圧Ｓ２ｔが逓減しており、動作温度の低減が示されている。
【００６８】
そして、アノード−カソード間電圧Ｓ２ｔが再びしきい値電圧Ｖｔｈｔ以下の値となれば、ＩＧＢＴ素子ＰＤ２を駆動して、図３と同様の分割制御を行うようにすればよい。
【００６９】
本実施の形態に係る電力用半導体装置によれば、ＩＧＢＴ素子ＰＤ１〜ＰＤ４の動作状況に関する情報を検出する検出部たる温度センサＴＭ１〜ＴＭ４を備える。そして、温度センサＴＭ１〜ＴＭ４は検出した動作温度の情報を制御部ＣＴｂに与え、制御部ＣＴｂは、分割制御時に動作させるべきＩＧＢＴ素子ＰＤ１〜ＰＤ４を、その情報に基づいて選択する。
【００７０】
これにより、ＩＧＢＴ素子ＰＤ１〜ＰＤ４のうち動作状況が劣悪であるものの動作を停止させ、それ以外の素子のみを動作させることが可能となる。よって、あるＩＧＢＴ素子の動作温度が高くなりすぎた場合であっても、停止させて、それ以外の素子のみを動作させてその動作温度を低減させることが可能となる。これにより、特定のＩＧＢＴ素子に偏った発熱がより生じにくくなる。
【００７１】
また、本実施の形態に係る電力用半導体装置においては、温度センサＴＭ１〜ＴＭ４を、各ＩＧＢＴ素子ＰＤ１〜ＰＤ４のそれぞれに対応して複数設けている。これにより、各ＩＧＢＴ素子のそれぞれの動作温度を検出することができ、分割制御時に動作させるべきＩＧＢＴ素子の選択を制御部ＣＴｂがより適切に行える。
【００７２】
なお、上記のように温度センサＴＭ１〜ＴＭ４を個別に設けることが好ましいが、必ずしもこれに限られるものではない。例えば、同時に動作するＩＧＢＴ素子ＰＤ１，ＰＤ２に対して両素子にまたがる一つの温度センサを設け、ＩＧＢＴ素子ＰＤ３，ＰＤ４に対して両素子にまたがる他の一つの温度センサを設けるようにしてもよい。
【００７３】
また、上記の図８においては、ＩＧＢＴ素子ＰＤ２の動作温度が高くなりすぎた場合、ＩＧＢＴ素子ＰＤ３にその動作を割り振るようにしたが、例えば、ＩＧＢＴ素子ＰＤ３，ＰＤ４の両方に割り振るようにしてもよい。あるいは、ＩＧＢＴ素子ＰＤ３，ＰＤ４の動作温度の検出結果をも考慮して、より動作温度の低い方にＩＧＢＴ素子ＰＤ２の動作を割り振ってもよい。
【００７４】
これらの動作は、制御部ＣＴｂたるＤＳＰの制御プログラムを予め適切に設定しておくことにより、容易に実現が可能である。
【００７５】
＜実施の形態３＞
本実施の形態も、実施の形態１に係る電力用半導体装置の変形例であって、実施の形態２における温度センサＴＭ１〜ＴＭ４ではなく、各ＩＧＢＴ素子ＰＤ１〜ＰＤ４のエミッタに各素子を流れる電流の検出器たる抵抗を設けたものである。
【００７６】
図９は、本実施の形態に係る電力用半導体装置を示す図である。なお、図９においては、各ＩＧＢＴ素子ＰＤ１〜ＰＤ４のエミッタに抵抗Ｒ１〜Ｒ４がそれぞれ設けられている点以外、図５の電力用半導体装置と同じである。
【００７７】
この抵抗Ｒ１〜Ｒ４はいずれも、例えばＩＧＢＴ素子ＰＤ１〜ＰＤ４が形成された半導体基板上に設けられた配線層の一部である。
【００７８】
抵抗Ｒ１〜Ｒ４での電圧降下量Ｓ１ｒ〜Ｓ４ｒをモニタすることで、制御部ＣＴｂはＩＧＢＴ素子ＰＤ１〜ＰＤ４のエミッタ−コレクタ間に流れる電流量を検出することが可能である。そして、ＩＧＢＴ素子ＰＤ１〜ＰＤ４のエミッタ−コレクタ間電流が検出できれば、既知のＩＧＢＴ素子ＰＤ１〜ＰＤ４の各オン抵抗の値を用いて制御部ＣＴｂは、定常損失を算出することができる。
【００７９】
上述のように、定常損失は、分割制御を行って同時に動作させるＩＧＢＴ素子数を減少させることにより増大する。よって、上記においては、総合損失中の定常損失の寄与がスイッチング損失の寄与に比べて大きい場合は、一括制御を行う方が望ましいと述べた。
【００８０】
本実施の形態もこの考えに基づくものであって、ＩＧＢＴ素子ＰＤ１〜ＰＤ４のエミッタ−コレクタ間電流が増大し、定常損失の増大が見られた場合には、同時に動作させるＩＧＢＴ素子数を増加させて、定常損失を抑制する。すなわち、制御部ＣＴｂは、各ＩＧＢＴ素子ＰＤ１〜ＰＤ４の通電電流量の検出結果に基づいて、分割制御時に動作させるべきＩＧＢＴ素子を選択する。
【００８１】
図１０は、この選択の様子を示すタイミングチャートである。ここでは、例としてＩＧＢＴ素子ＰＤ２の通電電流量に着目する。
【００８２】
制御部ＣＴｂでは、各抵抗での電圧降下量Ｓ１ｒ〜Ｓ４ｒをＡ／Ｄ変換し、その変換した値が所定のしきい値電圧Ｖｔｈｒを超えないかどうか、制御部ＣＴｂ内のコンパレータにより監視している。
【００８３】
図１０に示すように、ＩＧＢＴ素子ＰＤ２に対応する抵抗Ｒ２での電圧降下量Ｓ２ｒが上昇してしきい値電圧Ｖｔｈｒを超えた場合、制御部ＣＴｂは、ＩＧＢＴ素子ＰＤ２での定常損失が大きくなりすぎたと判断する。
【００８４】
そして、制御部ＣＴｂは、ＩＧＢＴ素子ＰＤ２とは同時に動作することのなかった例えばＩＧＢＴ素子ＰＤ３をも加えて、分割制御を行う。すなわち、制御部ＣＴｂは、ＩＧＢＴ素子ＰＤ１〜ＰＤ３のゲートにＰＷＭ信号Ｓ０を与えることによりこれら素子を動作させ、その動作終了後に、今度はＩＧＢＴ素子ＰＤ３，ＰＤ４のゲートにＰＷＭ信号Ｓ０を与えることによりこれら素子を動作させる、という分割制御を繰り返す。
【００８５】
これにより、分割制御の際に同時に動作させるＩＧＢＴ素子数を増加させて、定常損失を減少させることが可能となる。図１０では、しきい値電圧Ｖｔｈｒを越えた後の抵抗Ｒ２での電圧降下量Ｓ２ｒが逓減しており、定常損失の低減が示されている。
【００８６】
そして、抵抗Ｒ２での電圧降下量Ｓ２ｒが再びしきい値電圧Ｖｔｈｒ以下の値となれば、ＩＧＢＴ素子ＰＤ３のＩＧＢＴ素子ＰＤ２との同時動作を解除して、図３と同様の分割制御を行うようにすればよい。
【００８７】
本実施の形態に係る電力用半導体装置によれば、ＩＧＢＴ素子ＰＤ１〜ＰＤ４の動作状況に関する情報を検出する電流検出器としての抵抗Ｒ１〜Ｒ４を備える。そして、抵抗Ｒ１〜Ｒ４は検出した通電電流量の情報を電圧降下量Ｓ１ｒ〜Ｓ４ｒとして制御部ＣＴｂに与え、制御部ＣＴｂは、分割制御時に動作させるべきＩＧＢＴ素子ＰＤ１〜ＰＤ４を、その情報に基づいて選択する。
【００８８】
これにより、ＩＧＢＴ素子ＰＤ１〜ＰＤ４のうち分割制御時に同時に動作させるべき素子を増やすことが可能となる。よって、定常損失とスイッチング損失との合算たる総合損失のうち、分割制御を行うことにより増大する定常損失の占める割合が大きくなったときに、制御部ＣＴｂは制御すべきＩＧＢＴ素子ＰＤ１〜ＰＤ４を適切に選択することができる。
【００８９】
また、本実施の形態に係る電力用半導体装置においては、抵抗Ｒ１〜Ｒ４を、各ＩＧＢＴ素子ＰＤ１〜ＰＤ４のそれぞれに対応して複数設けている。これにより、各ＩＧＢＴ素子のそれぞれの通電電流量を検出することができ、分割制御時に動作させるべきＩＧＢＴ素子の選択を制御部ＣＴｂがより適切に行える。
【００９０】
なお、上記のように抵抗Ｒ１〜Ｒ４を個別に設けることが好ましいが、必ずしもこれに限られるものではない。例えば、同時に動作するＩＧＢＴ素子ＰＤ１，ＰＤ２に対して両素子のエミッタに一端が共通接続された一つの抵抗を設け、ＩＧＢＴ素子ＰＤ３，ＰＤ４に対して両素子のエミッタに一端が共通接続された他の一つの抵抗を設けるようにしてもよい。
【００９１】
また、上記の図１０においては、ＩＧＢＴ素子ＰＤ２の通電電流量が大きくなりすぎた場合、ＩＧＢＴ素子ＰＤ３に追加動作をさせるようにしたが、例えば、ＩＧＢＴ素子ＰＤ３，ＰＤ４の両方に追加動作させるようにしてもよい。
【００９２】
また、ＩＧＢＴ素子ＰＤ１，ＰＤ２の動作時にＩＧＢＴ素子ＰＤ３，ＰＤ４に追加動作をさせ、ＩＧＢＴ素子ＰＤ３，ＰＤ４の動作時にＩＧＢＴ素子ＰＤ１，ＰＤ２に追加動作をさせる、すなわち、一括動作に切り替えてもよい。
【００９３】
これらの動作は、制御部ＣＴｂたるＤＳＰの制御プログラムを予め適切に設定しておくことにより、容易に実現が可能である。
【００９４】
＜実施の形態４＞
本実施の形態は、実施の形態１に係る電力用半導体装置の変形例であって、ＩＧＢＴ素子ＰＤ１〜ＰＤ４のエミッタ−コレクタ間電圧を検出し、分割制御時において、あるＩＧＢＴ素子の動作時の逆方向電圧が所定の値を超えた場合には、他のＩＧＢＴ素子をも動作させるようにしたものである。
【００９５】
図１１は、本実施の形態に係る電力用半導体装置を示す図である。なお、図１１においては、図５の電力用半導体装置の構成に加えて、端子ＴＭｂ，ＴＭｃ間に、ツェナーダイオードＺＤ及び抵抗Ｒ５，Ｒ６の直列接続されたものが挿入されている。その他の点については、図５の電力用半導体装置と同じである。
【００９６】
このツェナーダイオードＺＤは、例えばＩＧＢＴ素子ＰＤ１〜ＰＤ４が形成された半導体基板内に設けられたｐｎ接合により構成され、また、抵抗Ｒ５，Ｒ６はいずれも、例えばＩＧＢＴ素子ＰＤ１〜ＰＤ４が形成された半導体基板上に設けられた配線層の一部である。
【００９７】
さて、分割制御または一括制御により各ＩＧＢＴ素子ＰＤ１〜ＰＤ４が導通している間、エミッタ−コレクタ間電圧ＶＣＥとして各素子のエミッタ−コレクタ間には順方向電圧がかかり、そこには順方向電流が流れる。
【００９８】
一方、導通の終了時付近では、一時的に逆方向のサージ電流が素子のエミッタ−コレクタ間に流れる。このサージ電流が許容範囲内ならば問題はないが、許容範囲を超えて素子に致命的破壊をもたらす場合もありうる。この場合、エミッタ−コレクタ間電圧ＶＣＥとして非常に高い逆方向電圧がかかる。
【００９９】
本実施の形態においては、ツェナーダイオードＺＤ及び抵抗Ｒ５，Ｒ６が、エミッタ−コレクタ間電圧ＶＣＥの電圧検出器として機能する。具体的には、エミッタ−コレクタ間電圧ＶＣＥとして逆方向電圧が所定のツェナー電圧ＶＺＤを超えたとき、ツェナーダイオードＺＤは逆方向に導通し、抵抗Ｒ５，Ｒ６に電流が流れる。エミッタ−コレクタ間電圧ＶＣＥは、抵抗Ｒ５，Ｒ６により抵抗分割され、各抵抗での電圧降下量Ｓ５ｒ，Ｓ６ｒに分かれる。そして、抵抗Ｒ６での電圧降下量Ｓ６ｒをモニタすることで、制御部ＣＴｂはＩＧＢＴ素子ＰＤ１〜ＰＤ４のエミッタ−コレクタ間電圧ＶＣＥの逆方向電圧を検出することが可能である。
【０１００】
上述のように、素子の導通終了時付近において、一時的に逆方向の大きなサージ電流が素子のエミッタ−コレクタ間に流れることがある。よって、この場合は、たとえ分割制御している場合であっても、素子の破壊を防ぐために、サージ電流を多くの素子で分流することが望ましい。
【０１０１】
そこで、本実施の形態においては、ＩＧＢＴ素子ＰＤ１〜ＰＤ４の一部を分割制御している際に、エミッタ−コレクタ間電圧ＶＣＥの逆方向電圧が所定値を超えたことを検出すれば、動作中の素子に加えて他のＩＧＢＴ素子をも動作させる。すなわち、制御部ＣＴｂは、各ＩＧＢＴ素子ＰＤ１〜ＰＤ４のエミッタ−コレクタ間電圧ＶＣＥの検出結果に基づいて、分割制御時の素子の導通終了時付近に追加動作させるべきＩＧＢＴ素子を選択する。
【０１０２】
図１２は、この様子を示すタイミングチャートである。ここでは、例としてＩＧＢＴ素子ＰＤ１，ＰＤ２を分割制御により動作させていた場合に着目する。
【０１０３】
制御部ＣＴｂでは、抵抗Ｒ６での電圧降下量Ｓ６ｒを監視し、抵抗Ｒ６に電流が流れているか否かを監視している。
【０１０４】
図１２に示すように、ＩＧＢＴ素子ＰＤ１，ＰＤ２の動作終了時付近においてエミッタ−コレクタ間電圧ＶＣＥの逆方向電圧が上昇し、ツェナー電圧ＶＺＤを超えた場合、制御部ＣＴｂは、ＩＧＢＴ素子ＰＤ１，ＰＤ２に大きな逆方向電流が流れてしまうと判断する。
【０１０５】
そして、制御部ＣＴｂは、エミッタ−コレクタ間電圧ＶＣＥがツェナー電圧ＶＺＤを超えている期間Ｖｓの間、ＩＧＢＴ素子ＰＤ１，ＰＤ２とは同時に動作することのなかった例えばＩＧＢＴ素子ＰＤ３をも一時的に加えて、分割制御を行う。
【０１０６】
すなわち、制御部ＣＴｂは、素子の導通終了時付近において、一時的に逆方向の大きなサージ電流が流れる場合には、サージ電流をＩＧＢＴ素子ＰＤ１〜ＰＤ３で分流させるのである。図１２では、期間Ｖｓの間だけＩＧＢＴ素子ＰＤ３への信号Ｓ３が一時的にアクティブＳ３ｐとなっており、ＩＧＢＴ素子ＰＤ３の追加動作が示されている。
【０１０７】
これにより、逆方向電流をＩＧＢＴ素子ＰＤ１，ＰＤ２だけでなく、ＩＧＢＴ素子ＰＤ３にも分散して流すことが可能となり、ＩＧＢＴ素子ＰＤ１，ＰＤ２に過電流が流れるのを防止することができる。
【０１０８】
なお、上記の図１２においては、エミッタ−コレクタ間電圧ＶＣＥがツェナー電圧ＶＺＤを超えた場合、ＩＧＢＴ素子ＰＤ３に追加動作をさせるようにしたが、例えば、ＩＧＢＴ素子ＰＤ３，ＰＤ４の両方に追加動作させるようにしてもよい。
【０１０９】
これらの動作は、制御部ＣＴｂたるＤＳＰの制御プログラムを予め適切に設定しておくことにより、容易に実現が可能である。
【０１１０】
＜実施の形態５＞
本実施の形態も、実施の形態１に係る電力用半導体装置の変形例であって、各ＩＧＢＴ素子ＰＤ１〜ＰＤ４のエミッタ−コレクタ間順方向電圧を検出するようにしたものである。
【０１１１】
図１３は、本実施の形態に係る電力用半導体装置を示す図である。なお、図１３においては、各ＩＧＢＴ素子ＰＤ１〜ＰＤ４のエミッタ−コレクタ間にそれぞれ、トランジスタ及び二つの抵抗の直列接続されたものが挿入されている。
【０１１２】
具体的には、ＩＧＢＴ素子ＰＤ１のエミッタ−コレクタ間には、トランジスタＴＲ１及び抵抗Ｒ７，Ｒ８の直列接続されたものが、ＩＧＢＴ素子ＰＤ２のエミッタ−コレクタ間には、トランジスタＴＲ２及び抵抗Ｒ９，Ｒ１０の直列接続されたものが、ＩＧＢＴ素子ＰＤ３のエミッタ−コレクタ間には、トランジスタＴＲ３及び抵抗Ｒ１１，Ｒ１２の直列接続されたものが、ＩＧＢＴ素子ＰＤ４のエミッタ−コレクタ間には、トランジスタＴＲ４及び抵抗Ｒ１３，Ｒ１４の直列接続されたものが、それぞれ接続されている。
【０１１３】
そして、トランジスタＴＲ１のゲートには保護回路ＰＴ１を経た信号Ｓ１が、トランジスタＴＲ２のゲートには保護回路ＰＴ２を経た信号Ｓ２が、トランジスタＴＲ３のゲートには保護回路ＰＴ３を経た信号Ｓ３が、トランジスタＴＲ４のゲートには保護回路ＰＴ４を経た信号Ｓ４が、それぞれ入力されている。
【０１１４】
その他の点については、図５の電力用半導体装置と同じである。
【０１１５】
実施の形態４においては、ツェナーダイオードＺＤ及び抵抗Ｒ５，Ｒ６の直列接続されたものをＩＧＢＴ素子ＰＤ１〜ＰＤ４のエミッタ−コレクタ間に共通して挿入することにより、ＩＧＢＴ素子の逆方向電圧の検出を行っていた。
【０１１６】
本実施の形態では、逆方向電圧ではなく各ＩＧＢＴ素子の順方向電圧を検出することにより、各ＩＧＢＴ素子の寿命の判断に使用する。
【０１１７】
ＩＧＢＴ素子が形成されたシリコン基板においては、使用の継続に応じて経年変化や過電流の影響により格子欠陥が生じる。そして、この格子欠陥が生じると、ＩＧＢＴ素子のエミッタ−コレクタ間の順方向電圧に上昇が見られる。
【０１１８】
また、個別のＩＧＢＴ素子の場合、そのエミッタ−コレクタはハンダによりダイパッド上に固着されるのが一般的である。しかし、ハンダを採用すると、経年変化によりハンダ内にクラックが生じて、ハンダの抵抗が上昇することがある。この場合も、ＩＧＢＴ素子のエミッタ−コレクタ間の順方向電圧に上昇が見られることとなる。
【０１１９】
よって、抵抗Ｒ８、Ｒ１０、Ｒ１２、Ｒ１４での電圧降下量Ｓ８ｒ、Ｓ１０ｒ、Ｓ１２ｒ、Ｓ１４ｒをそれぞれモニタすることで、制御部ＣＴｂはＩＧＢＴ素子ＰＤ１〜ＰＤ４のエミッタ−コレクタ間の順方向電圧を検出することが可能である。
【０１２０】
なお、トランジスタＴＲ１〜ＴＲ４は、ＩＧＢＴ素子ＰＤ１〜ＰＤ４のオン時にのみ抵抗Ｒ８、Ｒ１０、Ｒ１２、Ｒ１４に電流が流れるようにするために設けられている。また、抵抗Ｒ７、Ｒ９、Ｒ１１、Ｒ１３はいずれも、抵抗Ｒ８、Ｒ１０、Ｒ１２、Ｒ１４での電圧降下量Ｓ８ｒ、Ｓ１０ｒ、Ｓ１２ｒ、Ｓ１４ｒが大きな値とならないようにするための抵抗分割用に設けられている。
【０１２１】
そして、ＩＧＢＴ素子ＰＤ１〜ＰＤ４の各エミッタ−コレクタ間電圧が検出できれば、その値から各ＩＧＢＴ素子の寿命の判断が行える。寿命の短いＩＧＢＴ素子については、できるだけ電流を流さないようにして延命措置を図ることが望ましい。上述のように、並列接続された電力用半導体素子を一つの電力用半導体装置にモジュール化した場合、一つでも素子に寿命が訪れれば、モジュール全体を交換する必要があるからである。
【０１２２】
よって、本実施の形態においては、ＩＧＢＴ素子ＰＤ１〜ＰＤ４のうちエミッタ−コレクタ間順方向電圧の高いものは、寿命が短いと判断して、その動作を停止させる。
【０１２３】
制御部ＣＴｂは、各ＩＧＢＴ素子ＰＤ１〜ＰＤ４のエミッタ−コレクタ間順方向電圧の検出結果に基づいて、分割制御時に動作させるべきＩＧＢＴ素子を選択する。図１４は、この選択の様子を示すタイミングチャートである。ここでは、例としてＩＧＢＴ素子ＰＤ２のエミッタ−コレクタ間順方向電圧に着目する。
【０１２４】
制御部ＣＴｂでは、各抵抗Ｒ８、Ｒ１０、Ｒ１２、Ｒ１４での電圧降下量Ｓ８ｒ、Ｓ１０ｒ、Ｓ１２ｒ、Ｓ１４ｒをＡ／Ｄ（Ａｎａｌｏｇ→Ｄｉｇｉｔａｌ）変換し、その変換した値が所定のしきい値電圧Ｖｔｈｖを超えないかどうか、制御部ＣＴｂ内のコンパレータにより監視している。
【０１２５】
図１４に示すようにＩＧＢＴ素子ＰＤ２に対応する抵抗Ｒ１０の電圧降下量Ｓ１０ｒが上昇してしきい値電圧Ｖｔｈｖを超えた場合、制御部ＣＴｂは、ＩＧＢＴ素子ＰＤ２の寿命が短いと判断してＩＧＢＴ素子ＰＤ２の動作を停止させる。
【０１２６】
そして、制御部ＣＴｂは、ＩＧＢＴ素子ＰＤ２とは同時に動作することのなかった例えばＩＧＢＴ素子ＰＤ３に、ＩＧＢＴ素子ＰＤ２の代理の機能を行わせる。すなわち、制御部ＣＴｂは、ＩＧＢＴ素子ＰＤ１，ＰＤ３のゲートにＰＷＭ信号Ｓ０を与えることによりこれら素子を動作させ、その動作終了後に、今度はＩＧＢＴ素子ＰＤ３，ＰＤ４のゲートにＰＷＭ信号Ｓ０を与えることによりこれら素子を動作させる、という分割制御を繰り返す。
【０１２７】
これにより、寿命が短いと判断されたＩＧＢＴ素子ＰＤ２を休息させることができ、延命措置をとることが可能となる。
【０１２８】
本実施の形態に係る電力用半導体装置によれば、ＩＧＢＴ素子ＰＤ１〜ＰＤ４のエミッタ−コレクタ間順方向電圧を検出する抵抗Ｒ８、Ｒ１０、Ｒ１２、Ｒ１４を備える。そして、抵抗Ｒ８、Ｒ１０、Ｒ１２、Ｒ１４での電圧降下量Ｓ８ｒ、Ｓ１０ｒ、Ｓ１２ｒ、Ｓ１４ｒの情報は制御部ＣＴｂに与えられ、制御部ＣＴｂは、分割制御時に動作させるべきＩＧＢＴ素子ＰＤ１〜ＰＤ４を、その情報に基づいて選択する。
【０１２９】
これにより、ＩＧＢＴ素子ＰＤ１〜ＰＤ４のうち寿命が短いものの動作を停止させ、それ以外の素子のみを動作させることが可能となる。よって、電力用半導体装置全体としての寿命を延ばすことが可能となる。
【０１３０】
また、本実施の形態に係る電力用半導体装置においては、トランジスタ及び二つの抵抗の直列接続されたものを、各ＩＧＢＴ素子ＰＤ１〜ＰＤ４のそれぞれに対応して複数設けている。これにより、各ＩＧＢＴ素子のそれぞれの寿命を検出することができ、分割制御時に動作させるべきＩＧＢＴ素子の選択を制御部ＣＴｂがより適切に行える。
【０１３１】
なお、上記のようにトランジスタ及び二つの抵抗の直列接続されたものを個別に設けることが好ましいが、必ずしもこれに限られるものではない。例えば、同時に動作するＩＧＢＴ素子ＰＤ１，ＰＤ２に対して一組のトランジスタ及び二つの抵抗の直列接続体を設け、ＩＧＢＴ素子ＰＤ３，ＰＤ４に対して他の一組のトランジスタ及び二つの抵抗の直列接続体を設けるようにしてもよい。
【０１３２】
また、上記の図１４においては、ＩＧＢＴ素子ＰＤ２のエミッタ−コレクタ間順方向電圧が高くなった場合、ＩＧＢＴ素子ＰＤ３にその動作を割り振るようにしたが、例えば、ＩＧＢＴ素子ＰＤ３，ＰＤ４の両方に割り振るようにしてもよい。あるいは、ＩＧＢＴ素子ＰＤ３，ＰＤ４のエミッタ−コレクタ間順方向電圧の検出結果をも考慮して、より寿命の長い方、すなわちエミッタ−コレクタ間順方向電圧の変動のない方にＩＧＢＴ素子ＰＤ２の動作を割り振ってもよい。
【０１３３】
これらの動作は、制御部ＣＴｂたるＤＳＰの制御プログラムを予め適切に設定しておくことにより、容易に実現が可能である。
【０１３４】
【発明の効果】
請求項１に記載の発明によれば、制御部は、複数の電力用半導体素子の一部を動作させ、その一部の動作終了後に、複数の電力用半導体素子の他の一部を動作させる分割制御を繰り返す。よって、各電力用半導体素子に流れる電流量を均等にすることが可能となり、特定の電力用半導体素子に偏った発熱が生じにくくなる。また、複数の電力用半導体素子の一部または他の一部の動作時における実質的な並列接続数は、実際の並列接続数よりも少ない。よって、テール電流に起因する電力損失量の増大を抑制することが可能である。
【図面の簡単な説明】
【図１】実施の形態１に係る電力用半導体装置を示す図である。
【図２】実施の形態１に係る電力用半導体装置の制御部を示す図である。
【図３】分割制御時の各信号の様子を示すタイミングチャートである。
【図４】一括制御時の各信号の様子を示すタイミングチャートである。
【図５】実施の形態１に係る電力用半導体装置の変形例を示す図である。
【図６】他の分割制御時の各信号の様子を示すタイミングチャートである。
【図７】実施の形態２に係る電力用半導体装置を示す図である。
【図８】分割制御時の各信号の様子を示すタイミングチャートである。
【図９】実施の形態３に係る電力用半導体装置を示す図である。
【図１０】分割制御時の各信号の様子を示すタイミングチャートである。
【図１１】実施の形態４に係る電力用半導体装置を示す図である。
【図１２】逆方向電圧と分割制御時の各信号の様子を示すタイミングチャートである。
【図１３】実施の形態５に係る電力用半導体装置を示す図である。
【図１４】分割制御時の各信号の様子を示すタイミングチャートである。
【符号の説明】
ＰＤ１〜ＰＤ４  ＩＧＢＴ、ＬＤ  負荷、ＤＲ１〜ＤＲ４  増幅器、ＰＴ１〜ＰＴ４  保護回路、ＣＴａ，ＣＴｂ  制御部。
【図１】
2005006412.tif 000004
【図２】
2005006412.tif 000005
【図３】
2005006412.tif 000006
【図４】
2005006412.tif 000007
【図５】
2005006412.tif 000008
【図６】
2005006412.tif 000009
【図７】
2005006412.tif 000010
【図８】
2005006412.tif 000011
【図９】
2005006412.tif 000012
【図１０】
2005006412.tif 000013
【図１１】
2005006412.tif 000014
【図１２】
2005006412.tif 000015
【図１３】
2005006412.tif 000016
【図１４】
2005006412.tif 000017