(57)【要約】【課題】容量性負荷の駆動装置として、従来の駆動装置より少ない部品点数でその容量性負荷の充放電に起因する無効電力を抑制し、更にその充放電に要する時間を短縮することで一定期間に容量性負荷に対し印加され得る最大パルス数を増加させる駆動装置、を提供する。【解決手段】維持電極駆動部(2)は電源端子(1T)と接地端子との間に、二つのスイッチ素子の直列接続(Q1とQ2)を含む。その直列接続(Q1とQ2)の接続点(J1)はＰＤＰ(20)の維持電極(X)に接続される。走査電極駆動部(3)は電源端子(1T)と接地端子との間に、別の二つのスイッチ素子の直列接続(Q3とQ4)を含む。その直列接続(Q3とQ4)の接続点(J2)はＰＤＰ(20)の走査電極(Y)に接続される。二つの接続点(J1とJ2)の間には更に、インダクタ(L)がＰＤＰ(20)のパネル容量(Cp)と並列に接続され、放電維持期間中、通電を持続させる。【選択図】        図2
2005338582.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷に対し所定のパルス電圧を印加するための装置であり；
スイッチ素子を含み、前記スイッチ素子のスイッチングにより所定の直流電圧を前記パルス電圧へ変換するためのパルス発生部；及び、
前記容量性負荷と並列に接続され、前記パルス電圧を印加され、かつ通電状態を持続するインダクタ；
を有する、容量性負荷駆動装置。
【請求項２】
前記インダクタが前記パルス電圧の立ち上がり期間と立ち下がり期間とに前記容量性負荷と共振する、請求項１記載の容量性負荷駆動装置。
【請求項３】
前記パルス発生部が前記スイッチ素子のスイッチングにより、前記インダクタから前記直流電圧の供給源に電力を回生する、請求項１記載の容量性負荷駆動装置。
【請求項４】
前記パルス発生部が前記スイッチ素子としてハイサイドスイッチ素子とローサイドスイッチ素子とを含み、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とが直列に接続され、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との接続点が前記容量性負荷と前記インダクタとに接続される、請求項１記載の容量性負荷駆動装置。
【請求項５】
前記パルス電圧の印加終了時、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とのいずれかがオンし、前記インダクタから前記直流電圧の供給源に回生電流を通す、請求項４記載の容量性負荷駆動装置。
【請求項６】
外部電源からの交流電圧を所定の直流電圧へ変換するための整流部；
前記直流電圧を所定のパルス電圧へ変換するためのプラズマディスプレイパネル（ＰＤＰ）駆動装置；及び、
内部に封入されたガスの放電により発光する放電セルと、前記パルス電圧を前記放電セルに対し印加するための複数の電極と、を含むＰＤＰ；
を有するプラズマディスプレイであり、
前記ＰＤＰ駆動装置が、
スイッチ素子を含み、前記スイッチ素子のスイッチングにより前記直流電圧を前記パルス電圧へ変換するためのパルス発生部；及び、
前記電極間の容量と並列に接続され、前記パルス電圧を印加され、かつ通電状態を持続するインダクタ；
を有する、プラズマディスプレイ。
【請求項７】
前記インダクタが前記パルス電圧の立ち上がり期間と立ち下がり期間とに前記電極間の容量と共振する、請求項６記載のプラズマディスプレイ。
【請求項８】
前記パルス発生部が前記スイッチ素子のスイッチングにより、前記インダクタから前記整流部に電力を回生する、請求項６記載のプラズマディスプレイ。
【請求項９】
前記パルス発生部が前記スイッチ素子としてハイサイドスイッチ素子とローサイドスイッチ素子とを含み、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とが直列に接続され、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との接続点が前記電極と前記インダクタとに接続される、請求項６記載のプラズマディスプレイ。
【請求項１０】
前記パルス電圧の印加終了時、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とのいずれかがオンし、前記インダクタから前記整流部に回生電流を通す、請求項９記載のプラズマディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は例えばプラズマディスプレイパネル（ＰＤＰ）のような容量性負荷の駆動装置に関する。
【背景技術】
【０００２】
プラズマディスプレイは、気体放電に伴う発光現象を利用した表示装置である。プラズマディスプレイパネル（ＰＤＰ）は、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。ＰＤＰは、直流パルスで動作するＤＣ型と、交流パルスで動作するＡＣ型とに大別される。ＡＣ型ＰＤＰは特に輝度が高く、かつ構造が簡素である。従って、ＡＣ型ＰＤＰは量産化と画素の精細化とに適し、広範に使用される。
【０００３】
図4は、従来のプラズマディスプレイの構成を示すブロック図である（例えば特許文献１、２参照)。従来のプラズマディスプレイは、ＰＤＰ20、力率改善（ＰＦＣ）コンバータ40、ＰＤＰ駆動装置10、及び制御部30を有する。
【０００４】
ＰＤＰ20は例えばＡＣ型であり、三電極面放電型構造を有する（例えば特許文献１、２参照）。ＰＤＰ20の背面基板上にはアドレス電極A1、A2、A3、…がパネルの縦方向に配置される。ＰＤＰ20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続されるので、電位が実質的に等しい。アドレス電極A1、A2、A3、…と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。
互いに隣り合う維持電極と走査電極との対（例えば維持電極X2と走査電極Y2との対）及びアドレス電極（例えばA2）の交差点P（図4に示される斜線部）には放電セルが設置される（例えば特許文献１参照）。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、及び、蛍光物質を含む層（蛍光層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極の間に対し所定のパルス電圧が印加されるとき、放電セルでは放電が生じる。そのとき放電セル中のガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光物質を励起し、蛍光を発生させる。こうして放電セルが発光する。
【０００５】
ＰＦＣコンバータ40は外部の商用交流電源ACからの交流電力を直流電力へ変換する。ＰＦＣコンバータ40は特に、商用交流電源ACからの入力について力率を実質的に1と等しく保つ。
ＰＤＰ駆動装置10は、ＤＣ−ＤＣコンバータ1、維持電極駆動部2、走査電極駆動部3、及びアドレス電極駆動部4を含む。
ＤＣ−ＤＣコンバータ1は、ＰＦＣコンバータ40の出力電圧を所定の直流電圧Vcへ変換し、かつその直流電圧Vcを一定に維持する。ＤＣ−ＤＣコンバータ1は一般に絶縁型であり、入力側の高電圧部と出力側のＰＤＰ20との間を絶縁する。それによりＰＤＰ駆動装置10は安全性を十分に確保する。
【０００６】
維持電極駆動部2、走査電極駆動部3、及びアドレス電極駆動部4はそれぞれスイッチ素子を含み、それらのスイッチ素子のスイッチングによりパルス電圧を発生させる。
維持電極駆動部2はＰＤＰ20の維持電極X1、X2、X3、…に接続され、ＤＣ−ＤＣコンバータ1の出力電圧を所定のパルス電圧に変換し、維持電極X1、X2、X3、…に対して同時に印加する。
走査電極駆動部3はＰＤＰ20の走査電極Y1、Y2、Y3、…に接続され、ＤＣ−ＤＣコンバータ1の出力電圧を所定のパルス電圧に変換し、走査電極Y1、Y2、Y3、…に対して個別に印加する。
アドレス電極駆動部4はＰＤＰ20のアドレス電極A1、A2、A3、…に接続され、所定のパルス電圧をそれらに対して個別に印加する。
【０００７】
制御部30は、維持電極駆動部2、走査電極駆動部3、及びアドレス電極駆動部4それぞれのスイッチングを制御する。そのスイッチング制御はＡＤＳ（Address Display-period Separation）方式に従う。
ＡＤＳ方式はサブフィールド方式の一種である。サブフィールド方式では画像の一フィールドが複数のサブフィールドに分けられる。サブフィールドはそれぞれ、初期化期間、アドレス期間、及び放電維持期間を含む。ＡＤＳ方式では特に、ＰＤＰ20の全ての放電セルに対し、上記三つの期間が共通に設定される（例えば特許文献１参照）。
【０００８】
初期化期間では、初期化パルス電圧が、ＰＤＰ20の維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に印加される。それにより、全ての放電セルで壁電荷が均一化される。
アドレス期間では、走査パルス電圧が、走査電極Y1、Y2、Y3、…に対して順次印加される。それと同時に、信号パルス電圧が、アドレス電極A1、A2、A3、…のいくつかに対して印加される。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つY2に印加され、かつ信号パルス電圧がアドレス電極の一つA2に印加されるとき、その走査電極Y2とアドレス電極A2との交差点Pに位置する放電セルで放電が生じる。その放電によりその放電セルP表面には壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に同時に、かつ周期的に印加される。そのとき、アドレス期間中に壁電荷が蓄積された放電セルPではガスによる放電が維持され、発光が生じる。放電維持期間の長さはサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。
制御部30は映像信号に基づき、信号パルス電圧の印加先のアドレス電極とサブフィールドとを決定する。その結果、ＰＤＰ20には映像信号に対応する映像が再現される。
【０００９】
ＰＤＰの各放電セルの発光は壁電荷の蓄積を要する。すなわちＰＤＰは容量性負荷である。ＰＤＰでは更に、上記の三電極面放電型構造のように、多数の電極がパネル上を縦横に走り、かつ互いに近接する。従って、ＰＤＰの浮遊容量が大きい。特に維持電極と走査電極との間の浮遊容量（以下、パネル容量という）が大きい。維持電極と走査電極との間にパルス電圧が印加されるとき、パネル容量が充放電される。その充電電流及び放電電流により、ＰＤＰ駆動装置の回路素子、ＰＤＰの維持電極と走査電極、及びリード線のそれぞれの抵抗で電力が消費される。その消費電力は無効電力であり、放電セルの発光には寄与しない。ＰＤＰのサイズが大きいほど、維持電極と走査電極との長さと数とがいずれも大きいので、パネル容量が大きい。それ故、ＰＤＰの大画面化と省電力化との両立には上記の無効電力の低減が不可欠である。
【００１０】
従来のＰＤＰ駆動装置は例えば電力回収部を有し、それにより、特に放電維持期間での上記の無効電力を低減させる（例えば特許文献２、３参照）。図5と図6とは、放電維持期間での、維持電極駆動部2、走査電極駆動部3、及びＰＤＰ20の等価回路図である。図5では、維持電極駆動部2と走査電極駆動部3とがそれぞれ、相似な電力回収部6Aと6Bとを有する。図6では、電力回収部6Cが維持電極駆動部2と走査電極駆動部3との間に接続される。
【００１１】
維持電極駆動部2のスイッチ素子Q1とQ2、及び走査電極駆動部3のスイッチ素子Q3とQ4は例えばフルブリッジ型の放電維持パルス発生部5を構成する。放電維持パルス発生部5はＰＤＰ20の維持電極Xと走査電極Yとに接続される。ここで、ＰＤＰ20の等価回路はパネル容量Cpでのみ表され、放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。
制御部30（図4参照）は放電維持パルス発生部5のスイッチ素子Q1〜Q4を所定のタイミングでオンオフさせる。それにより、一定周期の交流パルス電圧Vpが放電維持パルス電圧としてパネル容量Cpに対して印加される。
【００１２】
一方、制御部30は放電維持パルス電圧Vpの立ち上がり期間／立ち下がり期間に電力回収部6Aと6B、又は6Cのスイッチ素子をオンオフさせ、インダクタLとパネル容量Cpとを共振させる。その共振はパネル容量Cpの両端電圧Vpをほとんど電力消費なしで反転させる。すなわちその共振期間中、放電維持パルス発生部5のスイッチ素子Q1〜Q4、ＰＤＰ20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。
こうして、パネル容量Cpの充放電に起因する無効電力が低減する。
【００１３】
【特許文献１】特開2004−13168号公報
【特許文献２】特公平7−109542号公報
【特許文献３】特開平11−344952号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ＰＤＰには、大画面化、薄型化、軽量化、及び省電力化が望まれる。しかし、大画面化はパネル容量の充放電に起因する無効電力の増大を伴う。その無効電力の増大は消費電力全体の増大に繋がるので、省電力化が妨げられる。その無効電力の増大は更に、ＰＤＰ駆動装置の回路素子の電流容量を増大させ、又は耐圧を上昇させる。その結果、回路素子のサイズが増大するので、ＰＤＰ駆動装置全体の実装面積が増大する。こうして、ＰＤＰ全体の薄型化及び軽量化が妨げられる。
ＰＤＰの大画面化、薄型化、軽量化、及び省電力化を同時に成立させるには、上記の無効電力を効果的に抑制可能なＰＤＰ駆動装置をより少ない部品点数で構成することが望ましい。
従って、ＰＤＰ駆動装置の電力回収部もより少ない部品点数での構成が望ましい。
【００１５】
ＰＤＰには更に、高画質化が望まれる。高画質化はＰＤＰの階調の精細化を要する。一方、一フィールド当たりの表示時間は一定である。例えば日本のテレビ放送では、画像が一フィールドずつ、1／60秒（＝約16.7msec）間隔で送られる。従って、ＰＤＰでは主に一フィールド当たりのサブフィールドの数が大きいほど、放電セルの発光時間（特に放電維持パルス電圧のパルス数）が精密に調整可能である。すなわち、ＰＤＰの階調が精細化され得る。
従来のＰＤＰ駆動装置では上記の通り、電力回収部が放電維持パルス電圧の立ち上がり期間／立ち下がり期間にスイッチ素子をオンオフさせ、インダクタをパネル容量と共振させる。ここで、その共振期間は放電維持パルス電圧の立ち上がり期間／立ち下がり期間に限られる。しかし、その共振の開始時、インダクタには電流が流れていないので、放電維持パルス電圧の立ち上がり／立ち下がりが比較的遅い。その結果、放電維持期間の更なる短縮が困難であるので、一フィールド当たりのサブフィールドの数を更に増やすことが困難であった。
【００１６】
本発明は、容量性負荷の駆動装置として、従来の駆動装置より少ない部品点数でその容量性負荷の充放電に起因する無効電力を抑制し、更にその充放電に要する時間を短縮し、それにより、一定期間に容量性負荷に対し印加され得る最大パルス数を増加させる駆動装置、の提供を目的とする。
【課題を解決するための手段】
【００１７】
本発明による容量性負荷駆動装置は、容量性負荷に対し所定のパルス電圧を印加するための装置であり；
スイッチ素子を含み、そのスイッチ素子のスイッチングにより所定の直流電圧をパルス電圧へ変換するためのパルス発生部；及び、
上記の容量性負荷と並列に接続され、上記のパルス電圧を印加され、かつ通電状態を持続するインダクタ；
を有する。
【００１８】
ここで、容量性負荷は好ましくはプラズマディスプレイパネル（ＰＤＰ）である。その場合、本発明による上記の容量性負荷駆動装置は、
外部電源からの交流電圧を所定の直流電圧へ変換するための整流部；
その直流電圧を所定のパルス電圧へ変換するためのＰＤＰ駆動装置；及び、
内部に封入されたガスの放電により発光する放電セルと、ＰＤＰ駆動装置により出力されるパルス電圧を放電セルに対し印加するための複数の電極と、を含むＰＤＰ；
を有するプラズマディスプレイに、そのＰＤＰ駆動装置として搭載される。
【００１９】
本発明による上記の容量性負荷駆動装置では、上記のインダクタが、パルス電圧の印加対象である容量性負荷と並列に接続される。パルス電圧は容量性負荷とインダクタとに対して印加される。そのとき、インダクタがパルス電圧の立ち上がり期間／立ち下がり期間に容量性負荷と共振する。その共振はパルス電圧の極性をほとんど電力消費なしで反転させる。すなわち、その共振期間中、パルス発生部の回路素子、容量性負荷、及びリード線のそれぞれの抵抗により消費される電力が抑えられる。こうして、容量性負荷の充放電に起因する無効電力が低減する。
【００２０】
上記のインダクタは容量性負荷と並列に接続されるので、容量性負荷との共振期間がパルス電圧の立ち上がり期間／立ち下がり期間に限られる。従って、特に容量性負荷がＰＤＰであるとき、上記の共振がＰＤＰの画像に対し悪影響を及ぼさない。その上、ＰＤＰの発光時には上記の共振に伴うリンギングが考慮されなくても良いので、容量性負荷駆動装置の回路素子の耐圧が低くても良い。
【００２１】
本発明による上記の容量性負荷駆動装置では特に従来の駆動装置とは異なり、上記のインダクタが通電状態を持続する。すなわち、インダクタの通電が遮断されない。それにより、インダクタの通電を制御するためのスイッチ素子が除去されても良いので、本発明による上記の容量性負荷駆動装置は部品点数が少なくかつ実装面積が小さい。
【００２２】
更に、インダクタと容量性負荷との共振の開始時点で、インダクタには電流が既に流れている。それ故、パルス電圧の立ち上がり／立ち下がりが速い。その結果、一定期間に容量性負荷に対し印加され得る最大パルス数が増加する。
特に容量性負荷がＰＤＰであるとき、放電維持パルス電圧の立ち上がり期間／立ち下がり期間の短縮により放電維持期間が短縮される。従って、そのＰＤＰの表示方式がサブフィールド方式であるとき、一フィールド当たりのサブフィールドが容易に増える。
こうして、本発明による上記の容量性負荷駆動装置を含むプラズマディスプレイは、ＰＤＰの階調の更なる精細化、すなわち更なる高画質化が容易である。
【００２３】
本発明による上記の容量性負荷駆動装置では好ましくは、パルス発生部がスイッチ素子のスイッチングにより、インダクタから上記の直流電圧の供給源に電力を回生する。ここで、直流電圧の供給源は例えば、上記のプラズマディスプレイでは整流部に相当する。
例えば、パルス発生部がスイッチ素子としてハイサイドスイッチ素子とローサイドスイッチ素子とを含み、それらのスイッチ素子が直列に接続され、その接続点が容量性負荷とインダクタとに接続されるとき、いずれかのスイッチ素子がパルス電圧の印加終了時にオンし、インダクタから直流電圧の供給源へ回生電流を通しても良い。
例えばプラズマディスプレイでの放電維持期間の終了時点のように、容量性負荷に対する一連のパルス電圧の印加が終了する時点では、インダクタと容量性負荷との間には共振エネルギーが蓄積されたまま残る。本発明による上記の容量性負荷駆動装置ではその残存する共振エネルギーが直流電圧の供給源に回生される。従って、無効電力が更に低減するので、本発明による上記の容量性負荷駆動装置では効率が更に向上する。
【発明の効果】
【００２４】
本発明による上記の容量性負荷駆動装置では、インダクタが容量性負荷と並列に接続され、容量性負荷と共振する。その共振は容量性負荷の充放電に起因する無効電力を低減させる。
本発明による上記の容量性負荷駆動装置では特に従来の駆動装置とは異なり、上記のインダクタが通電状態を持続する。それにより、インダクタの通電を制御するためのスイッチ素子が除去されても良いので、本発明による上記の容量性負荷駆動装置は部品点数が少なくかつ実装面積が小さい。
【００２５】
更に、上記のインダクタが容量性負荷と共振し始めるとき、そのインダクタには電流が既に流れている。それ故、パルス電圧の立ち上がり／立ち下がりが、従来の駆動装置でのそれらより速い。その結果、一定期間に容量性負荷に対し印加され得る最大パルス数が、従来の駆動装置での最大パルス数より容易に増える。特に、容量性負荷がＰＤＰであるとき、放電維持パルス電圧の立ち上がり期間／立ち下がり期間の短縮により放電維持期間が短縮される。従って、そのＰＤＰの表示方式がサブフィールド方式であるとき、一フィールド当たりのサブフィールドが容易に増えるので、ＰＤＰの階調の更なる精細化、すなわち更なる高画質化が容易である。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の最良の実施形態について、図面を参照しつつ説明する。
図1は、その実施形態によるプラズマディスプレイの構成を示すブロック図である。そのプラズマディスプレイは、ＰＤＰ20、ＰＦＣコンバータ40、ＰＤＰ駆動装置10、及び制御部30を有する。
【００２７】
ＰＤＰ20は好ましくはＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ20の背面基板上にはアドレス電極A1、A2、A3、…がパネルの縦方向に配置される。ＰＤＰ20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続されるので、電位が実質的に等しい。アドレス電極A1、A2、A3、…と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。
互いに隣り合う維持電極と走査電極との対（例えば維持電極X2と走査電極Y2との対）及びアドレス電極（例えばA2）の交差点P（図1に示される斜線部）には放電セルが設置される。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、及び、蛍光物質を含む層（蛍光層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極の間に対し所定のパルス電圧が印加されるとき、放電セルでは放電が生じる。そのとき放電セル中のガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光物質を励起し、蛍光を発生させる。こうして放電セルが発光する。
【００２８】
ＰＦＣコンバータ40は外部の商用交流電源ACへ接続される。ＰＦＣコンバータ40は商用交流電源ACから交流電力（一般的な実効電圧85〜265V）を入力し、その交流電力を直流電力（例えば平均電圧Vs約400V）へ変換する。ＰＦＣコンバータ40は更にそのスイッチング動作により、商用交流電源ACからの入力について力率を実質的に1と等しく保つ。
プラズマディスプレイはＰＦＣコンバータ40に代え、力率改善を行わない全波整流型ＡＣ−ＤＣコンバータを有しても良い。その他に、ダイオードブリッジとコンデンサとで構成される全波整流回路を有するだけでも良い。
【００２９】
ＰＤＰ駆動装置10は、ＤＣ−ＤＣコンバータ1、維持電極駆動部2、走査電極駆動部3、アドレス電極駆動部4、及びインダクタLを含む。
ＤＣ−ＤＣコンバータ1は、ＰＦＣコンバータ40の出力電圧を所定の直流電圧Vcへ変換し、かつその直流電圧Vcを一定に維持する。ＤＣ−ＤＣコンバータ1は一般に絶縁型であり、入力側の高電圧部と出力側のＰＤＰ20との間を絶縁する。それによりＰＤＰ駆動装置10は安全性を十分に確保する。
【００３０】
維持電極駆動部2、走査電極駆動部3、及びアドレス電極駆動部4はそれぞれスイッチ素子を含み、それらのスイッチ素子のスイッチングによりパルス電圧を発生させる。
維持電極駆動部2はＰＤＰ20の維持電極X1、X2、X3、…に接続され、ＤＣ−ＤＣコンバータ1の出力電圧を所定のパルス電圧に変換し、維持電極X1、X2、X3、…に対して同時に印加する。
走査電極駆動部3はＰＤＰ20の走査電極Y1、Y2、Y3、…に接続され、ＤＣ−ＤＣコンバータ1の出力電圧を所定のパルス電圧に変換し、走査電極Y1、Y2、Y3、…に対して個別に印加する。
アドレス電極駆動部4はＰＤＰ20のアドレス電極A1、A2、A3、…に接続され、所定のパルス電圧をそれらに対して個別に印加する。
【００３１】
制御部30は、維持電極駆動部2、走査電極駆動部3、及びアドレス電極駆動部4それぞれのスイッチングを制御する。そのスイッチング制御は好ましくは、ＡＤＳ（Address Display-period Separation）方式に従う。
ＡＤＳ方式はサブフィールド方式の一種であり、画像の一フィールド（例えば日本のテレビ放送では1／60秒（＝約16.7msec）間隔）が複数（例えば8〜12個）のサブフィールドに分けられる。サブフィールドはそれぞれ、初期化期間、アドレス期間、及び放電維持期間を含む。それらの期間は、ＰＤＰ20の全ての放電セルに対して共通に設定される。
【００３２】
初期化期間では、初期化パルス電圧が、ＰＤＰ20の維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に印加される。それにより、全ての放電セルで壁電荷が均一化される。
アドレス期間では、走査パルス電圧が、走査電極Y1、Y2、Y3、…に対して順次印加される。それと同時に、信号パルス電圧が、アドレス電極A1、A2、A3、…のいくつかに対して印加される。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つY2に印加され、かつ信号パルス電圧がアドレス電極の一つA2に印加されるとき、その走査電極Y2とアドレス電極A2との交差点Pに位置する放電セルで放電が生じる。その放電によりその放電セルP表面には壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に同時に、かつ周期的に印加される。そのとき、アドレス期間中に壁電荷が蓄積された放電セルPではガスによる放電が維持され、発光が生じる。放電維持期間の長さはサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。
制御部30は映像信号に基づき、信号パルス電圧の印加先のアドレス電極とサブフィールドとを決定する。その結果、ＰＤＰ20には映像信号に対応する映像が再現される。
【００３３】
インダクタLは、維持電極駆動部2と走査電極駆動部3との間にＰＤＰ20と並列に接続される。すなわち、維持電極X1、X2、X3、…、又は走査電極Y1、Y2、Y3、…に対してパルス電圧が印加されるとき、そのパルス電圧がインダクタLに対しても印加される。それにより、インダクタLは、維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間の浮遊容量、すなわちパネル容量と共振する。その共振はパネル容量の両端電圧をほとんど電力消費なしで反転させるので、パネル容量の充放電に起因する無効電力が低減する。
【００３４】
図2は、本発明の実施形態によるＰＤＰ駆動装置10について、放電維持期間での、維持電極駆動部2、走査電極駆動部3、及びＰＤＰ20の等価回路図である。
維持電極駆動部2は電源端子1Tと接地端子との間に、第一のハイサイドスイッチ素子Q1と第一のローサイドスイッチ素子Q2との直列接続を含む。それら二つのスイッチ素子Q1とQ2との間の接続点J1は、ＰＤＰ20の維持電極Xに接続される。
走査電極駆動部3は電源端子1Tと接地端子との間に、第二のハイサイドスイッチ素子Q3と第二のローサイドスイッチ素子Q4との直列接続を含む。それら二つのスイッチ素子Q3とQ4との間の接続点J2は、ＰＤＰ20の走査電極Yに接続される。
ここで、電源端子1TにはＰＦＣコンバータ40から直流電圧Vsが印加される。
ＰＤＰ20の等価回路は、維持電極Xと走査電極Yとの間に接続されるパネル容量Cpでのみ表され、放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。
上記二つの接続点J1とJ2との間には更に、インダクタLがＰＤＰ20のパネル容量Cpと並列に接続される。
【００３５】
上記四つのスイッチ素子Q1〜Q4は好ましくはＭＯＳＦＥＴである。その他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。それら四つのスイッチ素子Q1〜Q4はフルブリッジ型インバータを成し、放電維持パルス発生部5として機能する。すなわち、それら四つのスイッチ素子Q1〜Q4のオンオフにより、直流電圧Vsが放電維持パルス電圧Vpに変換され、ＰＤＰ20の維持電極Xと走査電極Yとの間に印加される。
【００３６】
制御部30は、第一のスイッチ素子Q1と第四のスイッチ素子Q4との対、及び、第二のスイッチ素子Q2と第三のスイッチ素子Q3との対、を交互にかつ周期的にオンオフさせる。それにより、一定周期の交流電圧、すなわち一次パルス電圧VFがトランス2の一次巻線2aに対し印加される。そのときトランス2の二次側では、放電維持パルス電圧VpがＰＤＰ20の維持電極Xと走査電極Yとの間に印加され、パネル容量Cpが充放電される。
【００３７】
制御部30は、放電維持パルス発生部5のスイッチ素子Q1〜Q4に対するオンオフ制御により、放電維持パルス電圧Vpの極性を次のように反転させる。
図3は、放電維持期間での、ＰＤＰ20の維持電極Xと走査電極Yとのそれぞれの電位VXとVY、放電維持パルス電圧Vp、及びインダクタLを流れる電流ILを示す波形図である。
ＰＤＰ20の放電セルには維持電極Xと走査電極Yとの間の電圧VX−VYが放電維持パルス電圧Vpとして印加される：Vp＝VX−VY。一方、放電維持パルス電圧VpはインダクタLの両端電圧と等しい。
【００３８】
第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2とQ3とがオフ状態を維持するとき、維持電極Xの電位VXが電源端子1Tの電位Vsに維持され、走査電極Yの電位VYが接地電位（≒0）に維持される（図3に示される区間I参照）。すなわち、放電維持パルス電圧Vpが正のピーク値Vsを維持する。
ＰＤＰ20の放電セルで放電が維持されるとき、放電電流を維持するための電力が電源端子1Tを通して放電セルに供給される。
一方、インダクタLの両端電圧Vpが一定値Vsに維持されるので、インダクタLを流れる電流ILは図2に示される矢印の向きに、直線的に増加する。
【００３９】
上記の状態が所定時間、維持されるとき、制御部30は第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とをオフさせる（図3に示される時刻T1参照）。そのとき、インダクタLとパネル容量Cpとの間で共振が生じる。
その共振開始時、インダクタLを流れる電流ILがパネル容量Cpを速やかに放電させ、更に逆向きに充電させる。それに伴い、維持電極Xの電位VXが速やかに降下し、かつ走査電極Yの電位VYが速やかに上昇する（図3に示される区間II参照）。すなわち、放電維持パルス電圧Vpが極性を、正から負へと速やかに反転させる。
【００４０】
パネル容量Cpの両端電圧Vpが負のピーク値−Vsに達するとき、制御部30は第一のローサイドスイッチ素子Q2と第二のハイサイドスイッチ素子Q3とをオンさせる（図3に示される時刻T2参照）。そのとき、第一のローサイドスイッチ素子Q2と第二のハイサイドスイッチ素子Q3とのそれぞれでは両端電圧が実質的に零に等しいので、スイッチング損失が生じない。そのスイッチングにより、維持電極Xの電位VXが接地電位に維持され、かつ走査電極Yの電位VYが電源端子1Tの電位Vsに維持される（図3に示される区間III参照）。すなわち、放電維持パルス電圧Vpが負のピーク値−Vsに維持される。
ＰＤＰ20の放電セルで放電が維持されるとき、放電電流を維持するための電力が電源端子1Tを通して放電セルに供給される。
一方、インダクタLの両端電圧Vpが一定値−Vsに維持されるので、インダクタLを流れる電流ILは図2に示される矢印とは逆向きに、直線的に増加する。
【００４１】
上記の状態が所定時間、維持されるとき、制御部30は第一のローサイドスイッチ素子Q2と第二のハイサイドスイッチ素子Q3とをオフさせる（図3に示される時刻T3参照）。そのとき、インダクタLとパネル容量Cpとの間で共振が生じる。
その共振開始時、インダクタLを流れる電流ILがパネル容量Cpを速やかに放電させ、更に逆向きに充電させる。それに伴い、維持電極Xの電位VXが速やかに上昇し、かつ走査電極Yの電位VYが速やかに降下する（図3に示される区間IV参照）。すなわち、放電維持パルス電圧Vpが極性を、負から正へと速やかに反転させる。
【００４２】
放電維持パルス電圧Vpが正のピーク値Vsに達するとき、制御部30は第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とをオンさせる（図3に示される時刻T4参照）。そのとき、第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とのそれぞれでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、維持電極Xの電位VXが電源端子1Tの電位Vsに維持され、かつ走査電極Yの電位VYが接地電位に維持される。すなわち、放電維持パルス電圧Vpが正のピーク値Vsに維持される。
こうして、図3に示される区間Iでの状態が復元される。
【００４３】
放電維持期間中、制御部30はスイッチ素子Q1〜Q4に対する上記のオンオフ制御を反復する。それにより、図3に示される区間I〜IVが反復される。
特に、放電維持パルス電圧Vpの立ち上がり期間／立ち下がり期間に対応する区間II／IVでは上記の通り、インダクタLがパネル容量Cpと共振する。その共振は放電維持パルス電圧Vpの極性を速やかに、かつ滑らかに反転させる。そのとき、電力はほとんど消費されずに、インダクタLとパネル容量Cpとの間で交換される。すなわち、共振期間II／IV中、スイッチ素子Q1〜Q4、ＰＤＰ20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、放電維持期間ではパネル容量Cpの充放電に起因する無効電力が低減する。
【００４４】
放電維持期間の終了時、例えば図3に示されるように最後の放電維持パルス電圧Vpの立ち上がりが維持電極Xの電位VXの上昇に相当するとき、制御部30はその立ち下がり時点で一旦、第一のローサイドスイッチ素子Q2と第二のハイサイドスイッチ素子Q3とをオフさせる（図3に示される時刻T5参照）。そのとき、インダクタLとパネル容量Cpとの間で共振が生じる。
その共振開始時、インダクタLを流れる電流ILがパネル容量Cpを速やかに放電させる。それに伴い、維持電極Xの電位VXが速やかに降下し、かつ走査電極Yの電位VYが速やかに上昇する（図3に示される区間V参照）。すなわち、放電維持パルス電圧Vpが降下する。
放電維持パルス電圧Vpが負のピーク値−Vsに達するとき、制御部30は第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とをオンさせる（図3に示される時刻T6参照）。そのとき、インダクタLを流れる電流ILが第一のハイサイドスイッチ素子Q1を通して電源端子1Tへの回生電流として流れる。更に、インダクタLを流れる電流ILが零まで減衰する直前、制御部30は第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とをオフさせる。それにより、インダクタLに残るエネルギーが全て、ＤＣ−ＤＣコンバータ1に回生される。
放電維持期間直後の回生期間、すなわち走査電極Yの電位VYが高く維持される期間（図3に示される区間VI）は好ましくは、次の初期化期間での初期化パルス電圧の一部として利用される。
こうして、放電維持期間終了時での効率が向上する。
【００４５】
制御部30は上記とは別に、放電維持期間の終了時、すなわち、図3に示される区間VとVIとで、第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とを共にオフ状態に維持しても良い。そのオフ期間では放電電流が遮断されるので、ＰＤＰ20の放電セルは新たな壁電荷を蓄積できない。従って、次の初期化期間への移行がスムーズである。特に好ましくは、そのオフ期間での電圧変化が次の初期化期間での初期化パルス電圧の一部として利用される。
【００４６】
本発明の実施形態によるＰＤＰ駆動装置10では従来の駆動装置とは異なり、インダクタLを流れる電流ILが放電維持期間全体を通して遮断されない。しかし、インダクタLはパネル容量Cpと並列に接続されるので、上記の共振期間II／IVが放電維持パルス電圧Vpの立ち上がり期間／立ち下がり期間に限られる。従って、上記の共振がＰＤＰ20の画像に対し悪影響を及ぼさない。更に、ＰＤＰ20の発光時には上記の共振に伴うリンギングが考慮されなくても良いので、ＰＤＰ駆動装置10の回路素子の耐圧が低くても良い。
【００４７】
その上、インダクタLには電流ILがパネル容量Cpとの共振期間（図3に示される区間II、IV）以外でも流れ続ける（図3に示される区間I、III参照）。特に、インダクタLとパネル容量Cpとの共振の開始時点では、インダクタLを流れる電流ILが比較的大きい（図3に示される時刻T1、T3参照）。従って、共振によるパネル容量Cpの充放電が速いので、放電維持パルス電圧Vpの立ち上がり／立ち下がりが速い。すなわち、放電維持パルス電圧Vpの立ち上がり期間／立ち下がり期間が短縮される。その結果、放電維持期間が短縮されるので、一フィールド当たりのサブフィールドが容易に増える。
こうして、本発明の実施形態によるＰＤＰ駆動装置10は、ＰＤＰ20の階調の更なる精細化、すなわち更なる高画質化を容易に実現させる。
【００４８】
本発明の実施形態によるＰＤＰ駆動装置10では更に、インダクタLを流れる電流ILがスイッチ素子により制御されなくても良い。それにより、上記のＰＤＰ駆動装置10は部品点数が少なくかつ実装面積が小さい。
【００４９】
本発明の実施形態による放電維持パルス発生部5は図2に示される通り、フルブリッジ型インバータを含む。放電維持パルス発生部はその他に、ハーフブリッジ型インバータ、例えば第二のハイサイドスイッチ素子Q3と第二のローサイドスイッチ素子Q4とをそれぞれコンデンサに置き換えたもの、を含んでも良い。
【産業上の利用可能性】
【００５０】
本発明は例えばＰＤＰのような容量性負荷の駆動装置に関し、上記の通り、パルス電圧が繰り返し発生する間、容量性負荷と並列に接続されるインダクタの通電を継続する。このように、本発明は明らかに、産業上の利用が可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施形態によるプラズマディスプレイの構成を示すブロック図である。
【図２】本発明の実施形態によるＰＤＰ駆動装置について、放電維持期間での、維持電極駆動部2、走査電極駆動部3、及びＰＤＰ20の等価回路図である。
【図３】本発明の実施形態によるＰＤＰ駆動装置について、放電維持期間での、ＰＤＰ20の維持電極Xと走査電極Yとのそれぞれの電位VXとVY、放電維持パルス電圧Vp、及びインダクタLを流れる電流ILを示す波形図である。
【図４】従来のプラズマディスプレイの構成を示すブロック図である。
【図５】二つの相似な電力回収部6Aと6Bとを有する従来のＰＤＰ駆動装置について、放電維持期間での、維持電極駆動部2、走査電極駆動部3、及びＰＤＰ20の等価回路図である。
【図６】図5とは異なる電力回収部6Cを有する従来のＰＤＰ駆動装置について、放電維持期間での、維持電極駆動部2、走査電極駆動部3、及びＰＤＰ20の等価回路図である。
【符号の説明】
【００５２】
1T          電源端子
2           維持電極駆動部
Q1          第一のハイサイドスイッチ素子
Q2          第一のローサイドスイッチ素子
3           走査電極駆動部
Q3          第二のハイサイドスイッチ素子
Q4          第二のローサイドスイッチ素子
5           放電維持パルス発生部
L           インダクタ
20          ＰＤＰ
Cp          ＰＤＰ20のパネル容量
X           ＰＤＰ20の維持電極
Y           ＰＤＰ20の走査電極
【図１】
2005338582.tif 000003
【図２】
2005338582.tif 000004
【図３】
2005338582.tif 000005
【図４】
2005338582.tif 000006
【図５】
2005338582.tif 000007
【図６】
2005338582.tif 000008