(57)【要約】【課題】  強誘電体メモリ素子の駆動に使用される高速パルスでの測定が可能であり、ストレスによる減極及びリテンションロスの影響を排除してインプリントの測定及び予測を正確に行うことができる強誘電体キャパシタの測定方法を提供する。【解決手段】  測定対象の強誘電体キャパシタについて、印加電圧に対する反転分極量の変化を表すスイッチングカーブを測定する。次いで、この強誘電体キャパシタについて、第１の反転分極量を測定する。次いで、この強誘電体キャパシタに、所定温度で所定時間のストレスを印加する。次いで、ストレスを印加した後の強誘電体キャパシタについて、第２の反転分極量を測定する。次いで、スイッチングカーブの線形領域の傾き及び第１の反転分極量と第２の反転分極量との差に基づき、ストレスにより導入されるオフセット電圧を算出する。【選択図】  図２
2005322889.tif 000002
【特許請求の範囲】
【請求項１】
測定対象の強誘電体キャパシタについて、印加電圧に対する反転分極量の変化を表すスイッチングカーブを測定し、
前記強誘電体キャパシタについて、第１の反転分極量を測定し、
前記強誘電体キャパシタに、所定温度で所定時間のストレスを印加し、
前記ストレスを印加した前記強誘電体キャパシタについて、第２の反転分極量を測定し、
前記スイッチングカーブの線形領域の傾き及び前記第１の反転分極量と前記第２の反転分極量との差に基づき、前記ストレスにより導入されるオフセット電圧を算出する
ことを特徴とする強誘電体キャパシタの測定方法。
【請求項２】
請求項１記載の強誘電体キャパシタの測定方法において、
前記ストレスの印加及び前記第２の反転分極量の測定を繰り返し行うことにより、前記ストレスの印加時間が異なる場合の前記オフセット電圧をそれぞれ算出し、
オフセット電圧と任意の時間との関係を記述するモデル式を前記オフセット電圧の複数の測定値によりフィッティングしたフィッティングカーブを算出し、
前記フィッティングカーブに基づき、任意の時間におけるオフセット電圧を予測する
ことを特徴とする強誘電体キャパシタの測定方法。
【請求項３】
請求項２記載の強誘電体キャパシタの測定方法において、
前記フィッティングカーブに基づき、反転分極量と時間との関係を表す第１の特性曲線を算出する
ことを特徴とする強誘電体キャパシタの測定方法。
【請求項４】
請求項３記載の強誘電体キャパシタの測定方法において、
前記第１及び第２の反転分極量の測定の際に、非反転分極量を同時に測定し、
前記フィッティングカーブに基づき、非反転分極量と時間との関係を表す第２の特性曲線を算出する
ことを特徴とする強誘電体キャパシタの測定方法。
【請求項５】
強誘電体キャパシタと、前記強誘電体キャパシタに記録された情報を読み出す際に用いるリファレンスキャパシタとを有する強誘電体メモリの設計方法であって、
前記強誘電体キャパシタについて、印加電圧に対する反転分極量の変化を表すスイッチングカーブを測定し、
前記強誘電体キャパシタについて、第１の反転分極量及び第１の非反転分極量を測定し、
前記強誘電体キャパシタについて、所定温度で所定時間のストレスの印加と、前記ストレス印加後の第２の反転分極量及び前記第２の非反転分極量の測定とを繰り返し行い、
前記ストレスを印加した時間が異なる時点におけるオフセット電圧を、前記スイッチングカーブの線形領域の傾き及び前記第１の反転分極量と前記第２の反転分極量との差に基づいてそれぞれ算出し、
オフセット電圧と任意の時間との関係を記述するモデル式を前記オフセット電圧の複数の測定値によりフィッティングしたフィッティングカーブを算出し、
前記フィッティングカーブに基づき、反転分極量と時間との関係を表す第１の特性曲線と、非反転分極量と時間との関係を表す第２の特性曲線とを算出し、
前記リファレンスキャパシタの蓄積電荷量が、所望の時間範囲に渡って前記第１の特性曲線及び前記第２の特性曲線との間に位置するように、前記リファレンスキャパシタの容量を設定する
ことを特徴とする強誘電体メモリの設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体キャパシタのインプリント特性を測定する強誘電体キャパシタの測定方法、並びに、この測定方法を利用した強誘電体メモリの設計方法に関する。
【背景技術】
【０００２】
コンピュータの主記憶装置には、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）及びスタティックランダムアクセスメモリ（ＳＲＡＭ）等の揮発性メモリが使用されている。揮発性メモリは、電源が供給されている期間のみデータを保持することができ、電源の供給が停止されると記憶されているデータは消失してしまう。これに対して、自由に書換えが可能で、かつ、電源の供給を停止してもデータが消失しない不揮発性メモリとして、近時、強誘電体膜を用いた強誘電体ランダムアクセスメモリ（以下、「ＦｅＲＡＭ」という。）が注目されている。ＦｅＲＡＭは、不揮発性メモリであることに加えて、電力消費量が少なく、高集積化が可能であるという長所を有する。
【０００３】
ＦｅＲＡＭの一般的な構造について、図１９を用いて説明する。
【０００４】
シリコン基板１００には、活性領域を画定する素子分離領域１０２が形成されている。活性領域のシリコン基板１００内には、ウェル１０４が形成されている。活性領域の表面には、ゲート電極１０６及びソース／ドレイン領域１０８，１１０を有するＭＯＳトランジスタ１１２が形成されている。
【０００５】
ＭＯＳトランジスタ１１２が形成されたシリコン基板１００上には、層間絶縁膜１１４が形成されている。層間絶縁膜１１４には、ソース／ドレイン領域１０８，１１０に接続されたプラグ１１６，１１８が埋め込まれている。
【０００６】
プラグ１１６，１１８が埋め込まれた層間絶縁膜１１４上には、Ｉｒ膜１２０及びＩｒＯx膜１２２よりなる下部電極と、ＰＺＴ膜１２４よりなる強誘電体膜と、ＩｒＯx膜１２６よりなる上部電極とを有する強誘電体キャパシタ１３０が形成されている。
【０００７】
強誘電体キャパシタ１３０が形成された層間絶縁膜１１４上には、層間絶縁膜１３２が形成されている。層間絶縁膜１３２には、プラグ１１６に接続されたプラグ１３４が埋め込まれている。
【０００８】
層間絶縁膜１３２上には、強誘電体キャパシタ１３０の上部電極に接続された配線層１３６と、プラグ１３４，１１６を介してソース／ドレイン領域１０８に接続されたビット線１３８とが形成されている。
【０００９】
こうして、ＭＯＳトランジスタ１１２及び強誘電体キャパシタ１３０を有するＦｅＲＡＭが構成されている。
【００１０】
ＦｅＲＡＭは、強誘電体の自発分極を利用したメモリである。一対の電極に挟まれた強誘電体膜を有する強誘電体キャパシタにおいて、強誘電体膜の分極軸方向に応じた情報として“１”と“０”を記憶する。このため、強誘電体キャパシタの特性はＦｅＲＡＭの特性に直接影響するものであり、信頼性の高いＦｅＲＡＭを開発するためには強誘電体キャパシタの諸特性を測定する技術が不可欠である。
【００１１】
強誘電体キャパシタの信頼性に影響するものの一つとして、インプリントが挙げられる。インプリントとは、書き込まれたデータに応じて分極方向に癖がつき（擦り込み）、逆方向に反転しにくくなる現象である。ＦｅＲＡＭでは、分極量を検出することによってデータを識別するため、インプリントが発生すると逆データが書き込みにくくなる。したがって、インプリントを測定することは、例えばＦｅＲＡＭの信頼性寿命を延ばすうえで極めて重要である。
【００１２】
強誘電体キャパシタにインプリントが発生すると、強誘電体キャパシタ中にオフセット電圧（ビルトイン内部電圧）がもたらされる。インプリントを知るためにはオフセット電圧を測定する必要があるが、オフセット電圧の直接測定は不確実である。このため、オフセット電圧を知るための別のアプローチが必要である。
【００１３】
オフセット電圧を評価するための標準的な方法は、ヒステリシスループにおける抗電圧オフセットを測定することである。この方法は、インプリントの物理的なモデルの検証と同様に、強誘電体キャパシタのインプリントの評価手法として、数々の文献において用いられている（例えば、非特許文献２及び非特許文献３）。
【００１４】
また、特許文献１及び非特許文献１には、リテンション及びインプリントの測定に関し、逆方向に分極された２つのキャパシタを比較することにより強誘電体キャパシタ中の電荷を定量化する好適な方法論が開示されている。
【特許文献１】米国特許第６００８６５９号明細書
【非特許文献１】A. Noma, et al., Extended Abstract of the 2003 International Conference on Solid State Devices and Materials, Tokyo, 2003, pp. 45-46
【非特許文献２】W. Warren et al., Appl. Phys. Lett. 67, 1995, p. 866
【非特許文献３】Grossman et al., J. Appl. Phys. Vol. 42, 2003, p. L1519
【非特許文献４】Kunisato Yamaoka et al., "A 0.9V 1T1C SBT-Based Embedded Non-Volatile FeRAM with a Reference Voltage Scheme and Multi-Layer Shielded Bit-Line Structure", 2004 IEEE International Solid-State Circuits Conference, 2004, Digest of Technical Papers, p. 50
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、抗電圧オフセットの測定に基づくアプローチは、強誘電体メモリ素子における分極量ロスの予測には不適切である。まず、抗電圧オフセットは、完全な飽和ループの場合に限ってビルトイン電圧に正確に一致するが、強誘電体メモリ素子に用いられる薄膜多結晶キャパシタでは、印加電圧の制限により完全な飽和状態を達成することは困難である。また、抗電圧は、ループの測定周波数や他のパラメータに影響されやすいことが知られており、強誘電体メモリ素子の駆動に使用されるような高速パルスで電圧オフセットを測定するためのループパラメータの選択が容易ではない。
【００１６】
また、特許文献１及び非特許文献２に記載の方法では、インプリントの影響、熱ストレスによる減極及びリテンションロスが混合して検出されるため、インプリントのみを測定することができなかった。それ故、測定結果に基づいて、長期間に渡り分極状態を保持した場合に生じるインプリントを予測することが困難であった。
【００１７】
また、何故インプリントが生じるか、温度や電圧の関数としてインプリントをどのように予測するかを説明する物理的なモデルが存在しなかったため、インプリントの評価そのものが困難であった。
【００１８】
インプリントの少ない強誘電体キャパシタを作製することは、低電圧ＦｅＲＡＭを開発するうえでの一つの課題である。インプリントを正確に測定し、インプリントとオフセット電圧とを関連づけ、予測することは、ＦｅＲＡＭの長期信頼性を実現するために不可欠である。加えて、インプリントの進行速度を知ることは、ＦｅＲＡＭの動作のための好適なリファレンスレベルを選択するためにも不可欠である。
【００１９】
本発明の目的は、強誘電体メモリ素子の駆動に使用されるような高速パルスでの測定が可能であり、且つ、ストレスによる減極及びリテンションロスの影響を排除してインプリントを正確に測定及び予測することが可能な強誘電体キャパシタの測定方法を提供することにある。
【００２０】
また、本発明の他の目的は、リファレンスキャパシタの容量を適切に設定するための強誘電体メモリの設計方法を提供することにある。
【課題を解決するための手段】
【００２１】
本発明の一観点によれば、測定対象の強誘電体キャパシタについて、印加電圧に対する反転分極量の変化を表すスイッチングカーブを測定し、前記強誘電体キャパシタについて、第１の反転分極量を測定し、前記強誘電体キャパシタに、所定温度で所定時間のストレスを印加し、前記ストレスを印加した前記強誘電体キャパシタについて、第２の反転分極量を測定し、前記スイッチングカーブの線形領域の傾き及び前記第１の反転分極量と前記第２の反転分極量との差に基づき、前記ストレスにより導入されるオフセット電圧を算出する強誘電体キャパシタの測定方法が提供される。
【００２２】
また、本発明の他の観点によれば、上記強誘電体キャパシタの測定方法において、前記ストレスの印加及び前記第２の反転分極量の測定を繰り返し行うことにより、前記ストレスの印加時間が異なる場合の前記オフセット電圧をそれぞれ算出し、オフセット電圧と任意の時間との関係を記述するモデル式を前記オフセット電圧の複数の測定値によりフィッティングしたフィッティングカーブを算出し、前記フィッティングカーブに基づき、任意の時間におけるオフセット電圧を予測する強誘電体キャパシタの測定方法が提供される。
【００２３】
また、本発明の更に他の観点によれば、強誘電体キャパシタと、前記強誘電体キャパシタに記録された情報を読み出す際に用いるリファレンスキャパシタとを有する強誘電体メモリの設計方法であって、前記強誘電体キャパシタについて、印加電圧に対する反転分極量の変化を表すスイッチングカーブを測定し、前記強誘電体キャパシタについて、第１の反転分極量及び第１の非反転分極量を測定し、前記強誘電体キャパシタについて、所定温度で所定時間のストレスの印加と、前記ストレス印加後の第２の反転分極量及び前記第２の非反転分極量の測定とを繰り返し行い、前記ストレスを印加した時間が異なる時点におけるオフセット電圧を、前記スイッチングカーブの線形領域の傾き及び前記第１の反転分極量と前記第２の反転分極量との差に基づいてそれぞれ算出し、オフセット電圧と任意の時間との関係を記述するモデル式を前記オフセット電圧の複数の測定値によりフィッティングしたフィッティングカーブを算出し、前記フィッティングカーブに基づき、反転分極量と時間との関係を表す第１の特性曲線と、非反転分極量と時間との関係を表す第２の特性曲線とを算出し、前記リファレンスキャパシタの蓄積電荷量が、所望の時間範囲に渡って前記第１の特性曲線及び前記第２の特性曲線との間に位置するように、前記リファレンスキャパシタの容量を設定する強誘電体メモリの設計方法が提供される。
【発明の効果】
【００２４】
本発明によれば、印加電圧に対する反転分極量の変化を表すスイッチングカーブと、ストレス印加前後の反転分極量の差に基づきオフセット電圧を算出するので、抗電圧オフセットに基づく測定に必要な完全なループや複雑なパラメータの設定が必要ない。したがって、強誘電体メモリ素子の駆動に使用されるような高速パルスにより、実使用条件に近い状況下での測定を行うことができる。
【００２５】
また、測定結果と極めて良い一致を示すモデルにより、オフセット電圧と時間との関係を表す特性曲線をフィッティングするので、任意の時間におけるオフセット電圧及び反転分極量の予測を容易且つ正確に行うことができる。
【００２６】
また、ストレスによる減極及びリテンションロスの影響を排除することができ、インプリントの正確な測定及び予測を行うことができる。
【００２７】
また、強誘電体メモリのリファレンスキャパシタの容量値を決定するに際し、上記強誘電体キャパシタの測定方法を用いることにより、長期間（例えば１０年以上）の分極状態保持によるインプリントが生じても誤読み出しが生じないレベルに、リファレンスレベルを容易に設定することが可能となる。
【発明を実施するための最良の形態】
【００２８】
［非線型インプリントの理論的分析］
本発明の強誘電体キャパシタの測定方法を示す前に、インプリントの測定及び予測のために用いることができる物理的なモデルを確立する。
【００２９】
電荷注入により生じるインプリントは、図１に示すような、下部電極１０と強誘電体膜１４との間及び上部電極１２と強誘電体膜１４との間に薄いパッシブ層１６，１８をそれぞれ有する強誘電体キャパシタを想定した場合において、電磁気学及び電荷輸送の方程式によって記述することができる。なお、パッシブ層１６，１８は、強誘電体膜と電極との間に形成される中間層等と考えることができる。
【００３０】
【数１】
2005322889.tif 000003
ここで、Ｖは印加電圧、Ｄfは強誘電体膜中における電束密度、Ｅfは強誘電体膜中における電界、ｈは強誘電体膜の膜厚、Ｅdはパッシブ層中の電界、ｄはパッシブ層の膜厚、εdはパッシブ層の誘電率、σは強誘電体膜とパッシブ層との界面にトラップされた電荷の単位面積あたりの密度、Ｊ（Ｅd）はパッシブ層を通して強誘電体に注入される電流の密度である。
【００３１】
インプリントを求めるためには、１）注入電流により強誘電体膜とパッシブ層との界面に蓄積される電荷の密度σを特定すること、２）注入されたこの電荷によりもたらされる電圧オフセットＶoffを評価すること、が必要である。
【００３２】
そこで、本発明では、電圧オフセットの定義のために、オフセット電圧Ｖoffと電荷密度σとの関係を、以下の式（４）に基づいて評価する。
【００３３】
【数２】
2005322889.tif 000004
式（４）は、式（１）及び式（２）から導き出される。この関係式から、強誘電体膜／パッシブ層界面に電荷が注入されていない場合と電荷が注入されている場合とで、同じ分極反転を行う、すなわち同じ電束密度Ｄf及び電界Ｅfに到達するためには、印加電圧Ｖは、以下の式により表される分だけ異なっていることが必要である。
【００３４】
【数３】
2005322889.tif 000005
界面にトラップされた電荷の計算は、ハード強誘電体（hard ferroelectric）近似を用いて行うことができる。すなわち、
Ｄf ＝ ＰN ＋ εfＥf                                              (6)
を用いる。ここで、ＰN及びεfは、それぞれ強誘電体の分極量と強誘電体の誘電率である。
【００３５】
ここで、強誘電体が分極していない状態、すなわちＰN＝０であり、界面電荷がほぼゼロの状態、すなわちσ＝０である場合を考える。この状態で、一方の電極に電圧パルスを印加することにより強誘電体を分極し、分極状態を記憶させる。これにより、パルス印加直後には、ＰN＝Ｐ0、Ｖ＝０となる。界面にパッシブ層が存在する場合、強誘電体が分極することにより、強誘電体中及びパッシブ層中には減極電界が発生する。
【００３６】
強誘電体に印加される電界が比較的低い場合には、僅かなバックスイッチングが生じる。パッシブ層に高い電界が印加されると、パッシブ層を越える電荷の注入が生じ、界面に密度σの電荷がもたらされる。この電荷密度σを、分極状態での経過時間ｔ及び界面における電荷蓄積の割合よりもバックスイッチングの割合が小さいときのＰ0の関数（σ（ｔ，Ｐ0））として求める。すなわち、時間によらずＰN＝Ｐ0であることを仮定する。
【００３７】
パッシブ層中の電界Ｅｄは、式（１），（２），（３），（６）に基づき、以下の関係を満たす。
【００３８】
【数４】
2005322889.tif 000006
ここで、式（７），（８）は、強誘電体中における時間無依存の電気変位に相当する開回路の電気的条件を用いることにより得られる。式（９）は、Ｖ＝０の状態、すなわちｔ＝０である分極直後の状態に相当する。
【００３９】
パッシブ層を越える電荷輸送が指数関数の方程式により記述されるものと考えると、電荷輸送方程式Ｊ（Ｅ）は、以下のように表される。
【００４０】
【数５】
2005322889.tif 000007
この式は、高電界下における誘電体の典型的な状態であるプール・フレンケル（Pool-Frenkel）伝導機構や熱イオン及び冷電界放出の場合をカバーするものである。
【００４１】
ここで、変数
【００４２】
【数６】
2005322889.tif 000008
を導入することにより、式（７）は、以下のように書き換えることができる。
【００４３】
【数７】
2005322889.tif 000009
ここで、τ及びγは、
【００４４】
【数８】
2005322889.tif 000010
である。
【００４５】
強誘電体膜とパッシブ層との界面にトラップされた電荷のみが強誘電体分極の束縛電荷を僅かに見えなくする場合、すなわちσ／Ｐ0≪１の場合、且つ、パッシブ層の状態が真に指数関数的である場合、すなわち１／｜ｌｎｑ｜≪１の場合、これら小さなパラメータの精度内において式（１２）の解は、以下のように表すことができる。
【００４６】
【数９】
2005322889.tif 000011
ここで、τ0は、
【００４７】
【数１０】
2005322889.tif 000012
であり、ｑの初期値ｑ（０）は、
【００４８】
【数１１】
2005322889.tif 000013
である。
【００４９】
式（５），（８），（１１），（１４）を用いることにより、電圧オフセットの時間依存は、以下のように求めることができる。
【００５０】
【数１２】
2005322889.tif 000014
したがって、パッシブ層の伝導方程式が指数関数型である場合、パッシブ層を越えるキャリア輸送に伴う減極電界による弱い補償が生じた場合の電圧オフセットは、普遍的な対数型の時間依存性を有することが導かれる。弱い補償は強誘電体キャパシタの実際の測定で観察されるものであり、σ≒Ｐ0であるような強い補償を観察するためには指数関数的に長い時間が必要である。
【００５１】
電圧オフセットを表す式（１５）は、２つのパラメータ、Ｖ0及びτ0のみによって制限される。これらパラメータは、対数的な電荷緩和の領域と、線形領域と対数的な緩和とのクロスオーバー時間とにおける「対数の傾き」を意味している。式（１５），（１６）及びこれら式中のパラメータにより、理論的予測の公式化が可能となる。
【００５２】
まず、強誘電体キャパシタにみられるインプリントは、片対数スケールでは線形的ではない。このような図に示される曲線は、時間とともにインプリントが加速されている印象を与える。しかしながら、現実には、緩和は、時間とともに遅くなっている。
【００５３】
式（１５）〜（１７）により、プール・フレンケル伝導機構、熱イオン及び冷電界放出の場合におけるインプリントの温度依存性を求めることができる。理論的に予測される熱イオン放出及びプール・フレンケル伝導機構に関する依存性は、極めて似ている。
【００５４】
熱イオン放出の場合、β＝１／２であり、Ｅthは
【００５５】
【数１３】
2005322889.tif 000015
である。ここで、κhは材料の光学的な誘電率、Ｔは温度、ｅは電子の電荷量、ε0は真空誘電率である。パラメータＡ及びαは、種々の電界インターバルにより異なる。電界がＥthより大きいが臨界電界
ＥDW ＝ ｅ（６４πε0κhｍ2μ4）-1/3）
よりも小さいとき、α＝３／４であり、
【００５６】
【数１４】
2005322889.tif 000016
である。ここで、Φは電極とキャパシタ材料との界面におけるキャリアに対する電位障壁の高さ、ｍは電子質量、μはキャリア移動度、τconはＥ＜Ｅthの時に生じる低電界伝導である。Ｅ＞ＥDWであるような極めて高電界では、α＝０であり、
【００５７】
【数１５】
2005322889.tif 000017
である。ここで、ＡRは、リチャードソン定数である。
【００５８】
バルクの場合におけるプール・フレンケル伝導機構では、式（１０），（１８），（１９）は、β＝１／２、α＝１、１〜２の間の値を有するファクターにより減じられたパラメータＥthが与えられる。この場合、Φは、伝導を制御する捕獲中心の活性化エネルギーを意味する。
【００５９】
上記関係より、パッシブ層中における電荷転送が熱イオン放出又はプール・フレンケル伝導機構により制限される状況下においては、以下の式が成立することが判った。
【００６０】
【数１６】
2005322889.tif 000018
ここで、Ａ0は弱い温度依存定数であり、Φ′はイメージフォースローアリング（image force lowering）により僅かに低減された活性化バリアである。
【００６１】
これら関係及び式（１５）により、インプリントの温度依存性は、線形的な電荷緩和の領域及び対数的な電荷緩和の領域とで極めて異なっていることが判る。線形的な領域、すなわちｔ≪τ0では、Ｖoff∝Ｖ0／τ0の温度依存性は、パッシブ層の電荷輸送を担う伝導機構の活性化エネルギーと等しい活性化エネルギーに対して指数関数的となる。一方、対数的な領域、すなわちｔ≫τ0では、Ｖoff∝Ｖ0（ｌｎｔ−ｌｎτ0）の明確な温度依存性が現れる。
【００６２】
［実施形態］
本発明の一実施形態による強誘電体キャパシタの測定方法について図２乃至図１８を用いて説明する。
【００６３】
図２は本実施形態による強誘電体キャパシタの測定方法を示すフローチャート、図３は本実施形態による強誘電体キャパシタの測定方法に用いた測定回路及び測定波形を示す図、図４は本実施形態による強誘電体キャパシタの測定方法に用いるアクティブプローブの形状を示す概略図、図５はステップＳ１１において用いる測定用のパルス列を示す図、図６はステップＳ１１にて測定されるスイッチングカーブを示すグラフ、図７はステップＳ１２及びステップＳ１４において用いる測定用のパルス列を示す図、図８は分極量の減少値ΔＰの時間依存性を示すグラフ、図９はオフセット電圧Ｖoffの時間依存性を示すグラフ、図１０はパラメータτ0の温度依存性を示すグラフ、図１１は反転分極量ＰSWの時間依存性を示すグラフ、図１２は反転分極量ＰSWの時間依存性を示すグラフ、図１３は反転分極量ＰSW及び強誘電体膜に印加される電圧Ｖの時間依存性を示すグラフ、図１４はリファレンスキャパシタのサイズの設定方法を示す図、図１５はディスクリートキャパシタのヒステリシスループを測定した結果を示すグラフ、図１６はアレイキャパシタのヒステリシスループを測定した結果を示すグラフ、図１７はディスクリートキャパシタ及びアレイキャパシタにおける分極量の減少値ΔＰの時間依存性を示すグラフ、図１８はディスクリートキャパシタ及びアレイキャパシタにおけるオフセット電圧Ｖoffの時間依存性を示すグラフである。
【００６４】
本実施形態による強誘電体キャパシタの測定方法では、図２に示すフローチャートに従い、インプリントの測定及び予測を行う。
【００６５】
すなわち、本実施形態による強誘電体キャパシタの測定方法は、反転分極量ＰSWと印加電圧Ｖとの関係を測定するステップ（ステップＳ１１）と、強誘電体キャパシタを初期化するステップ（ステップＳ１２）と、強誘電体キャパシタにストレスを印加するステップ（ステップＳ１３）と、反転分極量ＰSWを測定するとともに分極状態をリセットするステップ（ステップＳ１４）と、オフセット電圧Ｖoffを計算するステップ（ステップＳ１５）と、τ0を計算するステップ（ステップＳ１６）と、反転分極量ＰSWとベーク時間との関係すなわちインプリントを予測するステップ（ステップＳ１７）とを有する。
【００６６】
以下、各ステップに沿って、本実施形態による強誘電体キャパシタの測定方法を詳述する。なお、以下の説明において使用する具体的な測定データは、ＲＩＥにより上部電極を１５×１５μｍ2のサイズに加工した強誘電体キャパシタを用いたものである。
【００６７】
（ステップＳ１１）
ステップＳ１１では、反転分極量ＰSWと印加電圧との関係を示す特性曲線（スイッチングカーブ）を測定する。
【００６８】
測定には、図３（ａ）に示すソーヤタワー回路を用いることができる。ソーヤタワー回路は、測定対象の強誘電体キャパシタＣと負荷抵抗ＲL（シャント抵抗ともいう）とが直列接続され、直列接続された強誘電体キャパシタＣと負荷抵抗ＲLとの両端に、正負のパルスを発生するパルスジェネレータ２０が接続されたものである。負荷抵抗ＲLの両端にはデジタルストレージオシロスコープ（ＤＳＯ）２２が接続されている。
【００６９】
強誘電体キャパシタＣに注入される電荷量は、ＤＳＣ２２に組み込まれた数学的関数を用い、キャパシタに電圧を印加した際に抵抗を通して流れる電荷を積分することにより計算することができる。
【００７０】
例えば、パルスジェネレータ２０により、例えば図３（ｂ）に示すような３Ｖの大きさの負のパルス２４を印加すると、負荷抵抗ＲLには図示するような電圧ＶLが印加される。そして、強誘電体キャパシタＣに注入される電荷は、ＤＳＯ２２により、例えば図３（ｃ）に示すような波形として観察される。
【００７１】
通常、負荷抵抗ＲＬは、スイッチング電流を測定するためのアクティブプローブに接続されている。しかしながら、強誘電体キャパシタの測定においては、Ｓ／Ｎ比を改善するために回路容量を減らすことのみならず、リンギングの原因となる回路インピーダンスの不整合を減らすことは重要である。
【００７２】
そこで、図４に示すように、負荷抵抗ＲＬをアクティブプローブ３０のプローブチップに集積化することが望ましい。図４において、負荷抵抗ＲＬは、アクティブプローブ３０のプローブピン３２とグラウンドピン３４との間にはんだ付けされている。この改善により、Ｓ／Ｎ比が向上し、より正確な測定を行うことができる。Ｓ／Ｎ比を向上するためには、プローブピン３２とグラウンドピン３４との間隔が１ｃｍ以下の場所に負荷抵抗ＲＬを接続することが望ましい。
【００７３】
ステップＳ１１では、図５に示す３つのパルスからなるパルス列を用いて測定を行う。すなわち、負方向の電界を印加するパルスＮと、正方向の電界を印加するパルスＰと、負方向の電界を印加するパルスＮ2とを用いる。なお、本願明細書において、電圧の印加方向は、下部電極側を基準とする。
【００７４】
パルスＮ、パルスＰ及びパルスＮ2のライズタイム／幅は、それぞれ、３０／１３０ｎｓ、３０／２３０ｎｓ、３０／１３０ｎｓであり、各パルス間のディレイタイムは１秒である。パルスＮ及びパルスＮ2の大きさは４Ｖであり、与えられたパルス間隔で完全な分極反転を行うことが可能な大きさである。パルスＰは、０．１Ｖステップで、０．１Ｖから４Ｖまで順次昇圧される。
【００７５】
パルスＮは、強誘電体キャパシタＣをプリセットするためのパルスであり、パルスＮの印加により、強誘電体キャパシタＣは負方向に分極される。パルスＰは、パルスＰの大きさに応じて、部分的に或いは完全に分極を反転するためのパルスである。パルスＮ2は、反転分極量ＰSWを測定するためのパルスである。すなわち、ＰSWは、
ＰSW,P(0.1-4V) ＝ Ｎ4V,P(0.1-4V)−Ｄ4V                            (23)
として表される。なお、式（２３）の右辺は、図３（ｃ）のＮ−Ｄの電荷量に相当する。
【００７６】
なお、本実施形態では、主として反転分極量（ＰSW＝Ｎ−Ｄ）の測定に関して述べるが、反転分極量の測定の際にはＮ及びＤも測定される。したがって、反転分極量の測定と同時に非反転分極量（＝Ｄ）も測定される。
【００７７】
上記パルス列を、パルスＰを順次昇圧しながら繰り返し印加し、分極反転量ＰSWを測定する。これにより、反転分極量ＰSWと印加電圧Ｖ（パルスＰの大きさ）との関係を測定することができる。なお、本願発明者が測定したところ、この測定におけるＰSWの測定誤差は、標準偏差で±０．６μＣ／ｃｍ2であった。
【００７８】
図６は、上記手順により測定したスイッチングカーブである。図６のスイッチングカーブでは、約０．８Ｖ〜１．９Ｖの間でほぼ直線的なプロファイル（図中、「線形領域」と示す）を示しており、約２．７Ｖ以上でほぼ平坦なプロファイル（図中、「平坦領域」と示す）を示している。スイッチングカーブのこのような振る舞いは、測定結果の解釈上、極めて重要である。
【００７９】
（ステップＳ１２）
ステップＳ１２は、強誘電体キャパシタＣを初期化するためのステップである。
【００８０】
本ステップでは、図７に示す４つのパルスからなるパルス列を用い、強誘電体キャパシタに初期状態としての分極状態を記憶する。すなわち、パルス列としては、正方向の電界を印加するパルスＰと、負方向の電界を印加するパルスＮと、正方向の電界を印加するパルスＰ1.8と、負方向の電界を印加するパルスＮ2とを用いる。
【００８１】
パルスＰ、パルスＮ、パルスＰ1.8及びパルスＮ2のライズタイム／幅は、それぞれ、３０／１３０ｎｓ、３０／１３０ｎｓ、３０／２３０ｎｓ、３０／１３０ｎｓであり、パルス間のディレイタイムは１秒である。パルスＰ、パルスＮ及びパルスＮ2の大きさは３Ｖであり、パルスＰ1.8の大きさは１．８Ｖである。これら電圧の大きさは、図６のスイッチングカーブにおいて、平坦領域のより低電圧側の所定値、線形領域のより高電圧側の所定値を選択したものであり、強誘電体キャパシタの特性に応じて適宜設定される。
【００８２】
上記パルス列を印加することによる初期状態の反転分極量Ｎ2,initial(t=0)は、上記パルスＮ2を印加したときの反転分極量として記録される。
【００８３】
（ステップＳ１３）
ステップＳ１３は、ステップＳ１２において負に分極した状態とされた強誘電体キャパシタに、インプリントすなわちインプリントに起因するオフセット電圧Ｖoffを発生させるためのものである。インプリントの導入には、信頼性試験における加速試験等に用いられているような、熱的及び時間的なストレスを印加する手法を用いることができる。
【００８４】
ストレスは、例えば、８５℃、１２０℃、１５０℃或いは室温で、所定の時間、放置することにより印加される。昇温は、ホットプレート上でベークすることにより行うことができる。なお、熱ストレスは、実デバイスにおいて動作保証が必要とされる温度範囲、例えば−４５〜２５０℃の範囲で印加されることが望ましい。
【００８５】
なお、本願発明者が行った評価では、室温、８５℃、１２０℃及び１５０℃の温度で、３６〜１０００分間（６週間）、ストレスを印加した。
【００８６】
（ステップＳ１４）
ステップＳ１４では、ストレス印加後における分極反転量を測定するとともに、更なるストレス印加のために分極状態をリセットする。
【００８７】
本ステップでは、ステップＳ１２で用いたと同じ４つのパルスを有するパルス列（図７）を用い、図３（ａ）のソーヤタワー回路により、強誘電体キャパシタＣの反転分極量の測定を行う。すなわち、第４のパルスＮ2を印加することにより、ストレス印加後の反転分極量Ｎ2,bake(t>0)を測定して記録する。パルスＮ2の印加後は、強誘電体キャパシタＣは、負に分極した状態にリセットされる。
【００８８】
この測定により、ストレス印加による分極量の減少値ΔＰは、
ΔＰ ＝ Ｎ2,initial(t=0) − Ｎ2,bake(t>0)                          (24)
から算出することができる。
【００８９】
次いで、必要に応じてステップＳ１３とステップＳ１４とを適宜繰り返すことにより、分極量の減少値ΔＰの時間依存を測定する。
【００９０】
インプリント測定を正確に行う上での問題の一つは、強誘電体キャパシタのリテンション特性の影響である。すなわち、昇温ベークにおける熱的な減極により、分極量は部分的にバックスイッチされるため、ベーク直後のパルスにより測定される分極量が減少する。
【００９１】
そこで、本実施形態による強誘電体キャパシタの測定方法では、ベークによるリテンションロスを取り除き、純粋なインプリントを測定するために、分極量の測定の前に、パルスＰ及びパルスＮの２つのパルスを用いて予め分極する。この点、本実施形態による強誘電体キャパシタの測定方法は、リテンションロスとインプリントとが混合して測定される従来の測定方法とは異なっている。
【００９２】
なお、本願発明者は、このような付加的な反転パルスを室温で加えることは、オフセット電圧Ｖoffの測定値に影響を与えないことを確認している。
【００９３】
（ステップＳ１５）
ステップＳ１５では、算出した分極量の減少値ΔＰに基づき、オフセット電圧Ｖoffを計算する。
【００９４】
一般に、Ｎ2,bakeは、インプリントによって強誘電体キャパシタ中に発生するオフセット電圧Ｖoffのために、Ｎ2,initialよりも低くなることが予測される。このオフセット電圧Ｖoffのために、強誘電体に印加される実際の電圧は、第３のパルスＰ1.8では１．８Ｖ−Ｖoff、第４のパルスＮ2では３Ｖ＋Ｖoffとなる。
【００９５】
図６に示すように、印加電圧Ｖが３Ｖ以上ではスイッチングカーブは飽和しているので、３Ｖから３Ｖ＋Ｖoffへの変化は、反転分極量の測定値にはほとんど影響しない。一方、反転分極量は１．８Ｖ以下の電圧に強く依存するため、１．８Ｖから１．８Ｖ−Ｖoffへの電圧変化は、反転分極量（或いは分極量の減少値ΔＰ）の大幅な変化をもたらす。
【００９６】
図６より、オフセット電圧Ｖoffの関数としての変数ΔＰは、オフセット電圧Ｖoffとして１Ｖを越えないという妥当な値を仮定すると、線形近似することができる。したがって、測定した分極量の減少値ΔＰは、直ちに電圧オフセットＶoffに変換することができる。図６より、回帰直線の傾きの逆数として計算される変換係数は０．０４１Ｖｃｍ2／μＣと求められるので、変換式は以下の通りとなる。
【００９７】
Ｖoff ＝ ０．０４１ × ΔＰ                                        (25)
なお、それぞれの実験ポイントは、５つ以上の強誘電体キャパシタにおける測定値の平均値から算出した。算出値の誤差は、標準偏差で±０．６μＣ／ｃｍ2であった。これは、ステップＳ１１における反転分極量の測定誤差と同程度である。
【００９８】
このようにして求められるオフセット電圧Ｖoffには、ストレス印加の際のリテンションロス等は混合されておらず、ストレス印加後のインプリントを表す正確なパラメータである。
【００９９】
（ステップＳ１６）
ステップＳ１６では、ステップＳ１５までの測定結果に基づき、パラメータτ0を算出する。パラメータτ0は、Ｖoff−時間曲線を表す式（１５）のパラメータとして算出することができる。
【０１００】
図８は、ステップＳ１４の測定を異なる温度で行った場合における分極量の減少値ΔＰの時間変化を示すグラフである。前述の通り、分極量の減少値ΔＰとオフセット電圧Ｖoffとは式（２５）の関係を有するため、図８に示すΔＰ−時間曲線は、図９に示すＶoff−時間曲線に直ちに変換することができる。
【０１０１】
図９において、データポイントは実験データを表し、実線は式（１５）を用いたフィッティングカーブを表す。図９から明らかなように、式（１５）は、表１に示すフィッティングパラメータを用いることにより、４つの異なる温度における測定データとよく一致する。なお、パラメータτ0は、図８のΔＰ−時間曲線の回帰直線が時間軸と交差する点に一致する。
【０１０２】
【表１】
2005322889.tif 000019
非線型インプリントの理論（式（２２））から予測されるパラメータτ0の活性化エネルギーの温度依存性は、理論の正当性を検証するための最も重要なポイントの一つである。この検証は、図１０に示すτ0と１／Ｔとの関係を表すグラフにより行うことができる。なお、図１０では、温度の逆数（１／Ｔ）は、エネルギーの単位（ｅＶ-1）によりプロットしている。
【０１０３】
図１０のプロットは、式（２２）に一致する線形関係を示しており、この直線の傾きから求められる活性化エネルギーは、０．２７ｅＶと算出された。この値は、ショットキー注入の場合の低下した界面バリア、又はプール・フレンケル伝導機構における捕獲中心の活性化エネルギーに相当する。いずれのメカニズムにおいても、得られた活性化エネルギーの値は妥当なものである。
【０１０４】
このように、本実施形態の強誘電体キャパシタの測定方法による測定結果は、上述の非線型インプリントの理論に良く一致していることが判る。
【０１０５】
（ステップＳ１７）
本ステップでは、ステップＳ１６までの測定結果に基づき、強誘電体キャパシタにおけるインプリントの予測、すなわち反転分極量ＰSWとベーク時間との関係を予測する。
【０１０６】
式（１５）を表１のパラメータを用いてフィッティングしたときの相関係数は０．９９と極めて高く、本発明のモデルが、特にベークしたサンプルにおいて正確にデータにフィットすることが判った。したがって、長期間の分極状態保持によるインプリントは、図９に示すＶoff−時間曲線を、式（１５）及び表１のパラメータを用いて長時間方向に外挿することにより、正確に予測されることが期待できる。
【０１０７】
図１１は、図９に示すＶoff−時間曲線のフィッティングカーブに基づいて算出したＰSW−時間曲線である。グラフの作成にあたっては、図９のフィッティングカーブを外挿して電圧オフセットＶoffの予測値を算出し、この予測値を用いて式（２５）により分極量の減少値ΔＰを算出し、分極量の減少値ΔＰから反転分極量ＰSWを逆算した。
【０１０８】
１５０℃において１０年（１０4.9時間）経過した後の強誘電体キャパシタＣでは、電圧オフセットＶoffが約０．９Ｖに増加する。したがって、強誘電体キャパシタＣを３Ｖパルスで分極反転する場合、強誘電体が感じる実際の電圧は２．１Ｖとなる。この場合の反転分極量ＰSWは、図６のスイッチングカーブにより、初期値の３５．４μＣ／ｃｍ2から約３１．６μＣ／ｃｍ2に変化することが判る。これは、この場合のインプリントによる分極量の純粋な減少値が約１１％であることを意味している。
【０１０９】
１５０℃の場合に反転分極量ＰSWをＮ成分とＤ成分に分けて別々にプロットすると、図１２に示すように、反転分極量ＰSWの減少は、Ｎ成分の減少が主な原因であることが判る。なお、Ｎ成分及びＤ成分は、図３（ｃ）のＮ，Ｄに相当する。
【０１１０】
図１３は、反転分極量と強誘電体に印加される電圧のベーク時間依存性を示すグラフである。図１３（ａ）は８５℃でベークした場合であり、図１３（ｂ）は１５０℃でベークした場合である。
【０１１１】
各グラフにおいて、強誘電体への印加電圧Ｖは、パルスジェネレータにより印加される３Ｖパルスから、図９のフィッティングカーブから予測されるオフセット電圧Ｖoffを差し引くことにより計算した。
【０１１２】
図示するように、強誘電体に印加される電圧Ｖは、対数スケールの時間軸に対して直線的に減少する。ベーク温度が８５℃の場合、反転分極量ＰSWは、電圧Ｖが約２．７Ｖまではほぼ一定であるが、電圧Ｖが約２．７Ｖよりも下降すると減少する。一方、ベーク温度が１５０℃の場合、時間の増加に伴い、強誘電体に印加される電圧Ｖ及び分極反転量ＰSWは、８５℃の場合よりも速い速度で減少する。
【０１１３】
図１３の結果から、温度が高くなるほどにオフセット電圧Ｖoffの変化分も増大し、ストレス時間に対する分極量ロスを加速することが判る。５００時間後のオフセット電圧Ｖoffを比較し、これを室温の状態に正規化することにより、オフセット電圧Ｖoffの加速因子ＡＦは、以下の式により算出することができる。
【０１１４】
ＡＦ ＝ Ｖoff（所定温度,500時間）／Ｖoff（25℃,500時間）           (26)
このようにしてオフセット電圧Ｖoffの加速因子ＡＦを求めた結果、２５℃，８５℃，１２０℃，１５０℃における加速因子ＡＦは、それぞれ、１．０，２．１，２．７，３．２であった。ストレス暴露温度を増加すると、加速因子ＡＦは８５℃で２倍になり、１５０℃では３倍ほどにもなる。これら結果から、温度がオフセット電圧Ｖoff及び室温のときと比較したインプリントを加速することが証明された。
【０１１５】
上述した通り、本実施形態による強誘電体キャパシタの測定方法を用いることにより、ストレス印加の際のリテンションロスを排除しつつ、ストレス印加後のインプリントを正確に測定することができ、長期間の分極状態保持によるインプリントの予測も正確に行うことができる。インプリントの正確な予測は、ＦｅＲＡＭに蓄積した情報を読み出す際に用いられるリファレンスレベルを設定するうえで、極めて有用である。
【０１１６】
図１４は、ＦｅＲＡＭのビット線電圧Ｖsigの時間変化を示すグラフである。図１４（ａ）は“０”状態でストレスを印加した場合を示し、図１４（ｂ）は“１”状態でストレスを印加した場合を示している。各図において、「“１”−Ｄａｔａ」は“１”を読み出す際のビット線電圧Ｖsigであり、「“０”−Ｄａｔａ」は“０”を読み出す際のビット線電圧Ｖsigである。ビット線電圧Ｖsigが時間経過により変化しているのは、インプリントの影響である。なお、図１４（ａ）及び図１４（ｂ）中において、（Ｐ）は反転分極量に相当する電圧であることを意味し、（Ｕ）は非反転分極量に相当する電圧であることを意味している。
【０１１７】
図１４に示すグラフは、上述した測定方法及びモデルを用いることにより算出することができる。したがって、このグラフを元にしてリファレンスキャパシタのサイズを設定することにより、長期間（例えば１０年以上）の分極状態保持によるインプリントが生じても誤読み出しが生じないレベルに、リファレンスレベル（Reference）を設定することが可能となる。リファレンスレベルは、ＦｅＲＡＭの十分なオペレーションマージンを確保するために、（Ｐ）と（Ｕ）との間の間隔が等しくなるように設定することが望ましい。
【０１１８】
次に、本実施形態による強誘電体キャパシタの測定方法について、実際のＦｅＲＡＭキャパシタへの適用可能性を検証した結果を示す。
【０１１９】
以上の説明では、面積１５×１５μｍ２のディスクリートキャパシタにおける測定結果について示した。しかしながら、実際のＦｅＲＡＭでは、例えば面積２μｍ２のキャパシタを２次元アレイ状に配置して構成されているため、本実施形態による強誘電体キャパシタの測定方法を実際のＦｅＲＡＭキャパシタの測定に適用できるかは明らかではない。そこで、ＦｅＲＡＭアレイキャパシタについて、本実施形態による強誘電体キャパシタの測定方法を検証した。
【０１２０】
図１５は面積１５×１５μｍ２のディスクリートキャパシタにおける分極量と印加電圧との関係（ヒステリシスループ）の測定結果を示すグラフであり、図１６は面積２μｍ２の１００個のキャパシタがアルミニウム（Ａｌ）配線及びアルミニウム（Ａｌ）パッドを介して並列に接続されたキャパシタアレイ（トータル面積：２００μｍ２）における分極量と印加電圧との関係（ヒステリシスループ）の測定結果を示すグラフである。ヒステリシスループの測定には、３００Ωのシャント抵抗ＲＬを使用した図３（ａ）の測定回路を用いた。
【０１２１】
図中、□印がストレスを印加していない初期状態の測定結果であり、▲印が“１”状態で１５０℃、１０００時間のストレス印加後における測定結果であり、●印が“０”状態で１５０℃、１０００時間のストレス印加後における測定結果である。
【０１２２】
図１５及び図１６に示すように、ディスクリートキャパシタ及びアレイキャパシタの双方において、ヒステリシスループはストレスの印加に伴い電圧軸に沿ってシフトしている。すなわち、双方のキャパシタにおいてインプリントが生じていることが判る。
【０１２３】
ヒステリシスループのシフト量を比較すると、ディスクリートキャパシタのシフト量の方が、アレイキャパシタよりも大きかった。また、ディスクリートキャパシタについては、ストレス印加後においてループの形状が僅かに歪んでいる。ディスクリートキャパシタの方がより多くのインプリントを示している原因は明らかではないが、おそらくは製造プロセスをアレイキャパシタに最適化しているためディスクリートキャパシタでは多数の欠陥が強誘電体膜中に存在しているためであると考えられる。
【０１２４】
図１７は本実施形態による強誘電体キャパシタの測定方法を用いて測定した分極量の減少値ΔＰの時間依存性を示すグラフである。図中、□印及び●印がディスクリートキャパシタの測定結果であり、×印及び▲印がアレイキャパシタの測定結果である。また、□印及び×印が“０”状態で１５０℃、１０００時間のストレスを印加した場合であり、●印及び▲印が“１”状態で１５０℃、１０００時間のストレスを印加した場合である。
【０１２５】
図１７に示すように、ディスクリートキャパシタ及びアレイキャパシタの双方において、分極量の減少値ΔＰは、時間の対数軸に対して直線的に変化していることが判る。すなわち、ディスクリートキャパシタ及びアレイキャパシタの双方において、本実施形態による強誘電体キャパシタの測定方法が適用可能である。
【０１２６】
また、図１７に示すように、ディスクリートキャパシタ及びアレイキャパシタの双方において、分極量の減少値ΔＰは、ベーク時間とともに増加している。分極量の減少値の大きさを比較すると、ディスクリートキャパシタのシフト量の方が、アレイキャパシタよりも大きかった。
【０１２７】
図１８は、図１７の結果に基づき、分極量の減少値ΔＰをオフセット電圧Ｖｏｆｆに変換したものである。図中、□印及び●印がディスクリートキャパシタの測定結果であり、×印及び▲印がアレイキャパシタの測定結果である。また、□印及び×印が“０”状態で１５０℃、１０００時間のストレスを印加した場合であり、●印及び▲印が“１”状態で１５０℃、１０００時間のストレスを印加した場合である。
【０１２８】
アレイキャパシタの測定結果において、ストレスを２０時間印加した後におけるオフセット電圧Ｖｏｆｆは０．２１Ｖであり、ストレスを１０００時間印加した後におけるオフセット電圧Ｖｏｆｆは０．３８Ｖであった。ストレスを１０００時間印加した場合の測定結果に基づきグラフを外挿して１０年後（１０４．９４時間後）におけるオフセット電圧Ｖｏｆｆを算出したところ、Ｖｏｆｆの予測値は０．５４Ｖであった。
【０１２９】
一方、ストレスを１時間印加した場合の測定結果、ストレスを４時間印加した場合の測定結果及びストレスを２０時間印加した場合の測定結果に基づきグラフを外挿して１０００時間後及び１０年後（１０４．９４時間後）におけるオフセット電圧Ｖｏｆｆを算出したところ、１０００時間後におけるオフセット電圧Ｖｏｆｆの予測値は０．３５Ｖであり、１０年後におけるオフセット電圧Ｖｏｆｆの予測値は０．５１Ｖであった。
【０１３０】
このように、ストレスを１０００時間印加した場合の測定結果から算出されるオフセット電圧Ｖｏｆｆの予測値と、ストレスを２０時間印加した場合の測定結果から算出されるオフセット電圧Ｖｏｆｆの予測値との間の差は、０．０３Ｖと極めて小さかった。このタイプの試験は、キャパシタのインプリント特性を評価するためのスクリーニングとして主に用いられるが、オフセット電圧差０．０３Ｖは測定誤差の範囲内である。
【０１３１】
以上の結果は、２０時間或いは１日程度の測定を行えばデバイスの信頼性試験に必要とされる１０年後におけるオフセット電圧Ｖｏｆｆの正確な予測が可能であることを示している。そして、本実施形態による強誘電体キャパシタの測定方法を用いることにより、極めて迅速なインプリント評価を行うことが可能となる。
【０１３２】
このように、本実施形態によれば、印加電圧に対する反転分極量の変化を表すスイッチングカーブと、ストレス印加前後の反転分極量の差に基づきオフセット電圧を算出するので、抗電圧オフセットに基づく測定に必要な完全なループや複雑なパラメータの設定が必要ない。したがって、強誘電体メモリ素子の駆動に使用されるような高速パルス（例えば１ｐｓ〜１μｓ）により、実使用条件に近い状況下での測定を行うことができる。
【０１３３】
また、測定結果と極めて良い一致を示すモデルにより、オフセット電圧と時間との関係を表す特性曲線をフィッティングするので、任意の時間におけるオフセット電圧及び反転分極量の予測を容易且つ正確に行うことができる。
【０１３４】
また、ストレスによる減極及びリテンションロスの影響を排除することができ、インプリントの正確な測定及び予測を行うことができる。
【０１３５】
また、強誘電体メモリのリファレンスキャパシタの容量値を決定するに際し、上記強誘電体キャパシタの測定方法を用いることにより、長期間（例えば１０年以上）の分極状態保持によるインプリントが生じても誤読み出しが生じないレベルに、リファレンスレベルを容易に設定することが可能となる。
【０１３６】
また、本実施形態による強誘電体キャパシタの測定方法は、ディスクリートキャパシタのみならず実際のＦｅＲＡＭに適用されるようなセルのアレイキャパシタにおいても適用することができる。
【０１３７】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【０１３８】
例えば、上記実施形態では、デザインルール０．３５μｍの不揮発性メモリに用いられる強誘電体キャパシタを想定して、１．８Ｖ及び３Ｖの大きさの電圧パルスを用いた場合の測定方法を示したが、本実施形態による強誘電体キャパシタの測定方法では、どのような駆動電圧を用いる場合であっても、同様の手法によりインプリントの測定及び予測を行うことができる。また、電圧パルスのライズタイムや幅についても、上記実施形態の条件に限定されるものではない。
【０１３９】
また、上記実施形態では、負方向に分極した状態で熱ストレスを印加しているが、正方向に分極した状態で熱ストレスを印加するようにしてもよい。この場合、印加パルスの極性を逆転するようにしても良いし、上部電極と下部電極との接続を入れ替えても良い。
【０１４０】
また、上記実施形態では、強誘電体膜としてＰＺＴ膜を用いた強誘電体キャパシタの測定方法について示したが、本発明を適用可能な強誘電体キャパシタはＰＺＴ膜を用いたものに限定されるものではない。ＰＺＴ膜のほか、例えばＢＳＴ膜、ＢＬＴ膜、ＢＦＯ膜、ＳＢＴ膜その他の強誘電体材料を用いた強誘電体キャパシタにおいても同様に適用することができる。
【０１４１】
以上詳述した通り、本発明の特徴をまとめると以下の通りとなる。
【０１４２】
（付記１）  測定対象の強誘電体キャパシタについて、印加電圧に対する反転分極量の変化を表すスイッチングカーブを測定し、
前記強誘電体キャパシタについて、第１の反転分極量を測定し、
前記強誘電体キャパシタに、所定温度で所定時間のストレスを印加し、
前記ストレスを印加した前記強誘電体キャパシタについて、第２の反転分極量を測定し、
前記スイッチングカーブの線形領域の傾き及び前記第１の反転分極量と前記第２の反転分極量との差に基づき、前記ストレスにより導入されるオフセット電圧を算出する
ことを特徴とする強誘電体キャパシタの測定方法。
【０１４３】
（付記２）  付記１記載の強誘電体キャパシタの測定方法において、
前記ストレスの印加及び前記第２の反転分極量の測定を繰り返し行うことにより、前記ストレスの印加時間が異なる場合の前記オフセット電圧をそれぞれ算出し、
オフセット電圧と任意の時間との関係を記述するモデル式を前記オフセット電圧の複数の測定値によりフィッティングしたフィッティングカーブを算出し、
前記フィッティングカーブに基づき、任意の時間におけるオフセット電圧を予測する
ことを特徴とする強誘電体キャパシタの測定方法。
【０１４４】
（付記３）  付記２記載の強誘電体キャパシタの測定方法において、
前記フィッティングカーブに基づき、反転分極量と時間との関係を表す第１の特性曲線を算出する
ことを特徴とする強誘電体キャパシタの測定方法。
【０１４５】
（付記４）  付記３記載の強誘電体キャパシタの測定方法において、
前記第１及び第２の反転分極量の測定の際に、非反転分極量を同時に測定し、
前記フィッティングカーブに基づき、非反転分極量と時間との関係を表す第２の特性曲線を算出する
ことを特徴とする強誘電体キャパシタの測定方法。
【０１４６】
（付記５）  付記１乃至４のいずれか１項に記載の強誘電体キャパシタの測定方法において、
第１のパルスと、前記第１のパルスと逆極性の第２のパルスと、前記第１のパルスと同一極性の第３のパルスとを有するパルス列を用い、前記第２のパルスの大きさを順次大きくしながら前記パルス列の印加を繰り返し行い、前記第３のパルスを印加したときの反転分極量をその都度測定することにより、前記スイッチングカーブを測定する
ことを特徴とする強誘電体キャパシタの測定方法。
【０１４７】
（付記６）  付記１乃至５のいずれか１項に記載の強誘電体キャパシタの測定方法において、
前記第１の反転分極量及び前記第２の反転分極量の測定には、
第１のパルスと、前記第１のパルスと逆極性の第２のパルスと、前記第１のパルスと同一極性の第３のパルスと、前記第２のパルスと同一極性の第４のパルスとを有するパルス列を用いる
ことを特徴とする強誘電体キャパシタの測定方法。
【０１４８】
（付記７）  付記６記載の強誘電体キャパシタの測定方法において、
前記第１の反転分極量及び前記第２の反転分極量は、前記第４のパルスを印加したときの反転分極量として測定する
ことを特徴とする強誘電体キャパシタの測定方法。
【０１４９】
（付記８）  付記１乃至７のいずれか１項に記載の強誘電体キャパシタの測定方法において、
前記第１乃至第３の反転分極量は、負のパルスの印加により測定する
ことを特徴とする強誘電体キャパシタの測定方法。
【０１５０】
（付記９）  付記１乃至８のいずれか１項に記載の強誘電体キャパシタの測定方法において、
−４５℃〜２５０℃の温度範囲の前記ストレスを印加する
ことを特徴とする強誘電体キャパシタの測定方法。
【０１５１】
（付記１０）  付記１乃至９のいずれか１項に記載の強誘電体キャパシタの測定方法において、
測定に際し印加するパルスの幅は、１ｐｓ以上、１μｓ以下である
ことを特徴とする強誘電体キャパシタの測定方法。
【０１５２】
（付記１１）  付記１乃至１０のいずれか１項に記載の強誘電体キャパシタの測定方法において、
測定対象の前記強誘電体キャパシタは、ディスクリートキャパシタ又はアレイキャパシタである
ことを特徴とする強誘電体キャパシタの測定方法。
【０１５３】
（付記１２）  アクティブプローブを用いて強誘電体キャパシタの反転電荷量を測定する強誘電体キャパシタの測定装置であって、
前記アクティブプローブは、測定用の端子であるプローブピンと、基準電位に接続されたグラウンドピンとを有し、前記プローブピンと前記グラウンドピンとの間に負荷抵抗が接続されており、前記プローブピンと前記グラウンドピンとの間隔が１ｃｍ以下である
ことを特徴とする強誘電体キャパシタの測定装置。
【０１５４】
（付記１３）  強誘電体キャパシタと、前記強誘電体キャパシタに記録された情報を読み出す際に用いるリファレンスキャパシタとを有する強誘電体メモリの設計方法であって、
前記強誘電体キャパシタについて、印加電圧に対する反転分極量の変化を表すスイッチングカーブを測定し、
前記強誘電体キャパシタについて、第１の反転分極量及び第１の非反転分極量を測定し、
前記強誘電体キャパシタについて、所定温度で所定時間のストレスの印加と、前記ストレス印加後の第２の反転分極量及び前記第２の非反転分極量の測定とを繰り返し行い、
前記ストレスを印加した時間が異なる時点におけるオフセット電圧を、前記スイッチングカーブの線形領域の傾き及び前記第１の反転分極量と前記第２の反転分極量との差に基づいてそれぞれ算出し、
オフセット電圧と任意の時間との関係を記述するモデル式を前記オフセット電圧の複数の測定値によりフィッティングしたフィッティングカーブを算出し、
前記フィッティングカーブに基づき、反転分極量と時間との関係を表す第１の特性曲線と、非反転分極量と時間との関係を表す第２の特性曲線とを算出し、
前記リファレンスキャパシタの蓄積電荷量が、所望の時間範囲に渡って前記第１の特性曲線及び前記第２の特性曲線との間に位置するように、前記リファレンスキャパシタの容量を設定する
ことを特徴とする強誘電体メモリの設計方法。
【図面の簡単な説明】
【０１５５】
【図１】インプリントの理論計算に用いた強誘電体キャパシタのモデルを示す図である。
【図２】本発明の一実施形態による強誘電体キャパシタの測定方法を示すフローチャートである。
【図３】本発明の一実施形態による強誘電体キャパシタの測定方法に用いた測定回路及び測定波形を示す図である。
【図４】本発明の一実施形態による強誘電体キャパシタの測定方法に用いるアクティブプローブの形状を示す概略図である。
【図５】ステップＳ１１において用いる測定用のパルス列を示す図である。
【図６】ステップＳ１１にて測定されるスイッチングカーブを示すグラフである。
【図７】ステップＳ１２及びステップＳ１４において用いる測定用のパルス波形列を示す図である。
【図８】分極量の減少値ΔＰの時間依存性を示すグラフである。
【図９】オフセット電圧Ｖoffの時間依存性を示すグラフである。
【図１０】パラメータτ0の温度依存性を示すグラフである。
【図１１】反転分極量ＰSWの時間依存性を示すグラフである。
【図１２】反転分極量ＰSWの時間依存性を示すグラフである。
【図１３】反転分極量ＰSW及び強誘電体膜に印加される電圧Ｖの時間依存性を示すグラフである。
【図１４】リファレンスキャパシタのサイズの設定方法を示す図である。
【図１５】ディスクリートキャパシタのヒステリシスループを測定した結果を示すグラフである。
【図１６】アレイキャパシタのヒステリシスループを測定した結果を示すグラフである。
【図１７】ディスクリートキャパシタ及びアレイキャパシタにおける分極量の減少値ΔＰの時間依存性を示すグラフである。
【図１８】ディスクリートキャパシタ及びアレイキャパシタにおけるオフセット電圧Ｖoffの時間依存性を示すグラフである。
【図１９】ＦｅＲＡＭの構造を示す概略断面図である。
【符号の説明】
【０１５６】
１０…下部電極
１２…上部電極
１４…強誘電体膜
１６，１８…パッシブ層
２０…パルスジェネレータ
２２…デジタルストレージオシロスコープ
３０…アクティブプローブ
３２…プローブピン
３４…グラウンドピン
１００…シリコン基板
１０２…素子分離領域
１０４…ウェル
１０６…ゲート電極
１０８，１１０…ソース／ドレイン領域
１１２…ＭＯＳトランジスタ
１１４，１３２…層間絶縁膜
１１６，１１８，１３４…プラグ
１２０…Ｉｒ膜
１２２，１２６…ＩｒＯｘ膜
１２４…ＰＺＴ膜
１３０…強誘電体キャパシタ
１３６…配線層
１３８…ビット線
【図１】
2005322889.tif 000020
【図２】
2005322889.tif 000021
【図３】
2005322889.tif 000022
【図４】
2005322889.tif 000023
【図５】
2005322889.tif 000024
【図６】
2005322889.tif 000025
【図７】
2005322889.tif 000026
【図８】
2005322889.tif 000027
【図９】
2005322889.tif 000028
【図１０】
2005322889.tif 000029
【図１１】
2005322889.tif 000030
【図１２】
2005322889.tif 000031
【図１３】
2005322889.tif 000032
【図１４】
2005322889.tif 000033
【図１５】
2005322889.tif 000034
【図１６】
2005322889.tif 000035
【図１７】
2005322889.tif 000036
【図１８】
2005322889.tif 000037
【図１９】
2005322889.tif 000038