(57)【要約】【課題】ＭＯＳ集積回路において、広いダイナミックレンジと大きなゲインを得られるようにする。【解決手段】ＭＯＳトランジスタ１１とＭＯＳトランジスタ１２とはカスコード増幅回路を構成している。ＭＯＳトランジスタ１２のゲート酸化膜を、ＭＯＳトランジスタ１１のゲート酸化膜を形成するプロセスとは別のプロセスで形成し、ＭＯＳトランジスタ１２のゲート酸化膜をＭＯＳトランジスタ１１のゲート酸化膜より薄くする。これにより、広いダイナミックレンジと大きなゲインを有するカスコード増幅回路を実現する。【選択図】    図１
2005027181.tif 000002
【特許請求の範囲】
【請求項１】
第１のゲート酸化膜を有する第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタとカスコード接続された第２のＭＯＳトランジスタとを有し、
前記第２のＭＯＳトランジスタのゲインが前記第１のＭＯＳトランジスタより大きくなるように、前記第２のＭＯＳトランジスタに前記第１のゲート酸化膜より薄い第２のゲート酸化膜を形成したことを特徴とするＭＯＳ集積回路。
【請求項２】
前記第１のゲート酸化膜と前記第２のゲート酸化膜は異なるプロセスにより形成される請求項１記載のＭＯＳ集積回路。
【請求項３】
第１の信号と該第１の信号の反転信号がそれぞれのゲートに入力され、ソースが互いに接続された第１及び第２のＭＯＳトランジスタと、
前記第１の信号と該第１の信号の反転信号がそれぞれのゲートに入力され、ソースが互いに接続された第３及び第４のＭＯＳトランジスタと、
前記第１及び第２のＭＯＳトランジスタのソースとドレインが接続され、ゲートに第２の信号が入力される第５のＭＯＳトランジスタと、
前記第３及び第４のＭＯＳトランジスタのソースとドレインが接続され、ゲートに前記第２の信号を反転した信号が入力される第６のＭＯＳトランジスタとを有し、
前記第５及び第６のＭＯＳトランジスタのゲインが前記第１〜第４のＭＯＳトランジスタより大となるように、前記第５及び第６のＭＯＳトランジスタの酸化膜を前記第１〜第４のＭＯＳトランジスタの酸化膜より薄くしたＭＯＳ集積回路。
【請求項４】
前記第１のＭＯＳトランジスタのドレイン電圧と前記第３のＭＯＳトランジスタのドレイン電圧の差電圧と、前記第２のＭＯＳトランジスタのドレイン電圧と前記第４のＭＯＳトランジスタのドレイン電圧の差電圧を同一の外部出力端子に出力する請求項３記載のＭＯＳ集積回路。
【請求項５】
前記第５及び第６のＭＯＳトランジスタのソースとドレインが接続された第７のＭＯＳトランジスタと、該第７のＭＯＳトランジスタとゲートが共通に接続され、ドレインに一定電流が流れる第８のＭＯＳトランジスタとを有する請求項３記載のＭＯＳ集積回路。
【請求項６】
前記第１の信号は中間周波信号を生成するための局部発振信号であり、前記第２の信号は放送信号の受信信号である請求項３，４または５記載のＭＯＳ集積回路。
【請求項７】
第１のＭＯＳトランジスタに第１のゲート酸化膜を形成するプロセスと、
前記第１のＭＯＳトランジスタとカスコード接続された第２のＭＯＳトランジスタに、前記第２のＭＯＳトランジスタのゲインが前記第１のＭＯＳトランジスタより大きくなるように前記第１のゲート酸化膜より薄い第２のゲート酸化膜を形成するプロセスとを有するＭＯＳ集積回路の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳ集積回路及びその製造方法に関する。
【０００２】
【従来の技術】
ＡＭ受信機の回路をバイポーラトランジスタを用いて集積化することがことが考えられている。また、ＡＭ受信回路の一部または全てをＭＯＳトランジスタを用いて集積化することも考えられている。
【０００３】
半導体集積回路に用いられる増幅回路としては、例えば、特許文献１に示すようなカスコード増幅回路が知られている。
半導体集積回路基板上にバイポーラトランジスタを用いて増幅回路を形成する場合、ダイナミックレンジを大きくするためには、バイポーラトランジスタの耐圧を高くして大きな電源電圧をコレクタに供給する必要がある。
【０００４】
【特許文献１】
特開２００２−１６４７４６号公報（図６）
【０００５】
【発明が解決しようとする課題】
ＭＯＳトランジスタにおいても、ダイナミックレンジを大きくするためには印加する電源電圧を高くする必要があり、ＭＯＳトランジスタの耐圧をそれに合わせて高くする必要がある。しかしながら、ＭＯＳトランジスタの耐圧を高くするためにゲート酸化膜を厚くすると、相互コンダクタンスが小さくなり大きなゲインを得ることができない。
【０００６】
本発明の課題は、ＭＯＳ集積回路において、広いダイナミックレンジと大きなゲインが得られるようにすることである。
【０００７】
【課題を解決するための手段】
本発明のＭＯＳ集積回路は、第１のゲート酸化膜を有する第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタとカスコード接続された第２のＭＯＳトランジスタとを有し、前記第２のＭＯＳトランジスタのゲインが前記第１のＭＯＳトランジスタより大きくなるように、前記第２のＭＯＳトランジスタに前記第１のゲート酸化膜より薄い第２のゲート酸化膜を形成する。
【０００８】
この発明によれば、カスコード接続された回路において、広いダイナミックレンジを確保し、かつ大きなゲインを得ることができる。
上記の発明において、前記第１のゲート酸化膜と前記第２のゲート酸化膜は異なるプロセスにより形成される。
【０００９】
このように、第１のＭＯＳトランジスタの第１のゲート酸化膜が形成されるプロセスとは別のプロセスで、第２のＭＯＳトランジスタの第２のゲート酸化膜が形成されるので、第２ゲート酸化膜を第１のゲート酸化膜より薄くして第２のＭＯＳトランジスタのゲインを第１のＭＯＳトランジスタのゲインより大きくすることができる。これにより、カスコード接続された回路のダイナミックレンジを広くし、かつゲインを大きくすることができる。
【００１０】
本発明の他のＭＯＳ集積回路は、第１の信号と該第１の信号の反転信号がそれぞれのゲートに入力され、ソースが互いに接続された第１及び第２のＭＯＳトランジスタと、前記第１の信号と該第１の信号の反転信号がそれぞれのゲートに入力され、ソースが互いに接続された第３及び第４のＭＯＳトランジスタと、前記第１及び第２のＭＯＳトランジスタのソースとドレインが接続され、ゲートに第２の信号が入力される第５のＭＯＳトランジスタと、前記第３及び第４のＭＯＳトランジスタのソースとドレインが接続され、ゲートに前記第２の信号を反転した信号が入力される第６のＭＯＳトランジスタとを有し、前記第５及び第６のＭＯＳトランジスタのゲインが前記第１〜第４のＭＯＳトランジスタより大となるように前記第５及び第６のＭＯＳトランジスタの酸化膜を前記第１〜第４のＭＯＳトランジスタの酸化膜より薄くする。
【００１１】
この発明によれば、第１〜第４のＭＯＳトランジスタのダイナミックレンジを広くとり、同時に第５及び第６の酸化膜の厚さを薄くすることで第５及び第６のＭＯＳトランジスタのゲインを大きくすることができる。
上記の発明において、前記第１のＭＯＳトランジスタのドレイン電圧と前記第３のＭＯＳトランジスタのドレイン電圧の差電圧と、前記第２のＭＯＳトランジスタのドレイン電圧と前記第４のＭＯＳトランジスタのドレイン電圧の差電圧を同一の外部出力端子に出力する。
【００１２】
このように構成することで、第１の信号と第２の信号を乗算した信号を外部端子に出力することができる。
上記の発明において、前記第５及び第６のＭＯＳトランジスタのソースとドレインが接続された第７のＭＯＳトランジスタと、該第７のＭＯＳトランジスタとゲートが共通に接続され、ドレインに一定電流が流れるように設定された第８のＭＯＳトランジスタとを有する。
【００１３】
このように構成することにより、第５及び第６のＭＯＳトランジスタに一定のドレイン電流を流すことができる。
上記の発明において、前記第１の信号は局部発振信号であり、前記第２の信号は放送信号の受信信号である。
【００１４】
このように構成することで、受信信号と局部発振信号とから得られる中間周波信号の増幅度を高くし、かつ信号のダイナミックレンジを大きくすることができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。図１は、本発明の第１の実施の形態の増幅回路の回路図である。
この以下に述べる実施の形態は、ＡＭ／ＦＭ受信回路をＣＭＯＳプロセスにより１つの集積回路基板上に形成したものである。
【００１６】
ｎチャネルＭＯＳトランジスタ１１（請求項１の第１のＭＯＳトランジスタに対応する）のドレインは抵抗Ｒ１を介して電源電圧ＶＤＤに接続されている。あるいは、インダクタンスを介して電源電圧ＶＤＤに接続される。
ｎチャネルＭＯＳトランジスタ１１のゲートには、電源電圧ＶＤＤを抵抗Ｒ２と抵抗Ｒ３で分圧した電圧がゲート電圧として供給されている。ｎチャネルＭＯＳトランジスタ１１のゲートにはコンデンサＣ１が接続され、コンデンサＣ１の他端は接地されいる。
【００１７】
ｎチャネルＭＯＳトランジスタ１２（請求項１の第２のＭＯＳトランジスタに対応する）のドレインは、ＭＯＳトランジスタ１１のソースに接続され、ＭＯＳトランジスタ１２のソースは接地されている。ＭＯＳトランジスタ１２のゲートには、コンデンサＣ２が接続され、コンデンサＣ２の他端には入力信号Ｖｓが入力している。ＭＯＳトランジスタ１１及び１２はカスコード増幅回路を構成している。
【００１８】
ＭＯＳトランジスタ１２のゲートは、抵抗Ｒ４を介してｎチャネルＭＯＳトランジスタ１３のドレインに接続され、ＭＯＳトランジスタ１３のゲートには定電流源１４が接続されている。このＭＯＳトランジスタ１３と定電流源１４とによりＭＯＳトランジスタ１２に一定のバイアス電圧を供給している。
【００１９】
上記のＭＯＳトランジスタ１２とＭＯＳトランジスタ１１はカスコード接続されており、入力信号ＶｓがＭＯＳトランジスタ１２及び１１で増幅されてＭＯＳトランジスタ１１のドレインから出力される。
ＭＯＳトランジスタ１１のゲート電圧Ｖ１、ゲート・ソース間電圧Ｖｇｓ、ＭＯＳトランジスタ１２のドレイン電圧Ｖ２及び電源電圧ＶＤＤとすると、Ｖ１及びＶ２は以下の式で表せる。
【００２０】
Ｖ１＝｛Ｒ３／（Ｒ２＋Ｒ３）｝ＶＤＤ
Ｖ２＝Ｖ１−Ｖｇｓ
また、ＭＯＳトランジスタの相互コンダクタンスｇｍ、単位面積当たりのゲート酸化膜の容量をＣ０とすると、
ｇｍ＝∂ＩＤ／∂ＶＧ＝μ・Ｃ０（Ｗ／Ｌ）
と表せる。
【００２１】
ＭＯＳトランジスタ１２のドレイン電圧Ｖ２は、ＭＯＳトランジスタ１１のゲート電圧Ｖ１からゲート・ソース間電圧Ｖｇｓを減算した値となるので、ＭＯＳトランジスタ１２のドレイン・ソース間の耐圧は、Ｖ１−Ｖｇｓより大きい必要がある。ドレイン・ソース間の耐圧はゲート酸化膜の厚さに依存する。
【００２２】
他方、ＭＯＳトランジスタのゲインを大きくするためには相互コンダクタンスｇｍの値を大きくする必要がある。上記の式から、チャネル幅Ｗとチャネル長Ｌが一定であるとすると、相互コンダクタンスの値を大きくするためにはゲート酸化膜の容量Ｃ０を大きくすればよい。容量Ｃ０を大きくするためには酸化膜を薄くすればよい。
【００２３】
そこで、ＭＯＳトランジスタ１２のゲート酸化膜をＭＯＳトランジスタ１１のゲート酸化膜を形成するプロセスとは別のプロセスで形成し、ＭＯＳトランジスタ１２のゲート酸化膜をＭＯＳトランジスタ１１のゲート酸化膜より薄くする。このとき、ＭＯＳトランジスタ１２のドレインに印加される電圧より大きい耐圧が得られるようにゲート酸化膜の厚さを設計する。ＭＯＳトランジスタ１２のゲート酸化膜をＭＯＳトランジスタ１１のゲート酸化膜より薄くすると、相互コンダクタンスｇｍの値がＭＯＳトランジスタ１１より大きくなるのでゲインが大きくなる。
【００２４】
ＭＯＳトランジスタ１２のゲート酸化膜の厚さを上記のように設計することにより、ＭＯＳトランジスタ１２のゲインをＭＯＳトランジスタ１１のゲインより大きくし、かつ、ＭＯＳトランジスタ１２に必要とされる耐圧を確保することができる。これは、ＭＯＳ集積回路の製造工程において、少なくとも異なる厚さのゲート酸化膜を形成するプロセスを有すれば実現できる。
【００２５】
上述した第１の実施の形態によれば、ＭＯＳトランジスタ１２の酸化膜をＭＯＳトランジスタ１１の酸化膜より薄くし、ゲインをＭＯＳトランジスタ１１より大きく設定することにより、入力信号Ｖｓの増幅度を高めることができる。この場合、ＭＯＳトランジスタ１１のゲート酸化膜は、ＭＯＳトランジスタ１２のゲート酸化膜より厚いので、ＭＯＳトランジスタ１１のドレインの耐圧を高でき、ダイナミックレンジを広くすることができる。これにより、カスコード接続されたＭＯＳトランジスタ１１及び１２からなる増幅回路のダイナミックレンジを広くし、かつゲインを大きくすることができる。
【００２６】
次に、図２は、本発明の第２の実施の形態の中間周波混合回路の回路図である。
ｎチャネルＭＯＳトランジスタ（以下、ＭＯＳトランジスタという）２１のゲートには、図示しない局部発振回路から出力される局部発振信号Ｖ０が入力し、ｎチャネルＭＯＳトランジスタ２２のゲートにはその局部発振信号Ｖ０の位相を反転した信号−Ｖ０（Ｖ０に対して１８０度位相が異なる信号）が入力する。
【００２７】
ＭＯＳトランジスタ２１とＭＯＳトランジスタ２２のソースは互いに接続され、ＭＯＳトランジスタ２１のドレインは同調コイル２９の上側２９ａ（図２の正面から見て）に接続され、ＭＯＳトランジスタ２２のドレインは同調コイル２９の下側２９ｂに接続されている。
【００２８】
同様に、ＭＯＳトランジスタ２４のゲートには局部発振信号Ｖ０が入力し、ＭＯＳトランジスタ２３のゲートには局部発振信号の位相を反転させた信号−Ｖ０が入力している。
ＭＯＳトランジスタ２４とＭＯＳトランジスタ２３のソースは互いに接続され、ＭＯＳトランジスタ２４のドレインは同調コイルの下側２９ｂに接続され、ＭＯＳトランジスタ２３のドレインは同調コイルの上側２９ａに接続されている。
【００２９】
ｎチャネルＭＯＳトランジスタ２５のゲートには受信信号Ｖｓが入力し、ドレインはＭＯＳトランジスタ２１及び２２のソースと接続されている。
ｎチャネルＭＯＳトランジスタ２６のゲートには受信信号の位相を反転させた信号−Ｖｓが入し、ドレインはＭＯＳトランジスタ２３及び２４のソースと接続されている。
【００３０】
上記のＭＯＳトランジスタ２１〜２４は乗算回路を構成している。この乗算回路には、ｎチャネルＭＯＳトランジスタ２５及び２６のドレインから出力される受信信号Ｖｓ及び−Ｖｓを増幅した信号と、中間周波信号Ｖ０とその反転信号とが入力しており、乗算回路からは、それらの信号を乗算した信号、すなわち、中間周波信号Ｖ０と受信信号Ｖｓの振幅を乗算した値を振幅として有し、受信信号Ｖｓの周波数と中間周波信号Ｖ０の周波数の和の周波数と差の周波数を有する信号が、同調コイル２９に出力される。
【００３１】
ＭＯＳトランジスタ２５及び２６のソースは、ＭＯＳトランジスタ２７のドレインに接続されており、そのゲートはＭＯＳトランジスタ２８のゲート及びドレインと接続されている。ＭＯＳトランジスタ２８のドレイン、ゲート及びＭＯＳトランジスタ２７のゲートには定電流源から電流が供給されている。
【００３２】
上記のＭＯＳトランジスタ２８及び２７はカレントミラー回路を構成しており、ＭＯＳトランジスタ２８のドレイン電流とほぼ等しいドレイン電流がＭＯＳトランジスタ２７に流れる。
同調コイル２９の両端にはコンデンサ３０が接続され、同調コイル２９の巻線の中央には電源電圧ＶＤＤが供給されている。同調コイル２９の二次側の一方の端子には、目的とする中間周波信号を通過させ、他の周波数の信号を阻止する帯域特性を有するセラミックフィルタ３１が直列に接続され、同調コイル２９の二次側の他端は接地されている。これら同調コイル２９，コンデンサ３０及びセラミックフィルタ３１は、半導体集積回路基板の出力端子に外付け部品として接続される。
【００３３】
セラミックフィルタ３１の出力側は、半導体集積回路基板の入力端子に接続され、半導体集積回路基板内部の中間周波増幅回路に中間周波信号を出力する。
上記の中間周波混合回路を半導体集積回路基板上に作成する場合、ＭＯＳトランジスタ２５及び２６のゲート酸化膜を、ＭＯＳトランジスタ２１〜２４のゲート酸化膜を形成するプロセスとは別のプロセスで形成し、ＭＯＳトランジスタ２５及び２６のゲート酸化膜をＭＯＳトランジスタ１１のゲート酸化膜より薄くする。このとき、ＭＯＳトランジスタ２５及び２６のドレインに印加される電圧より大きい耐圧が得られるようにゲート酸化膜の厚さを設計する。
【００３４】
ＭＯＳトランジスタ２５及び２６のゲート酸化膜の厚さを上記のように設計することにより、ＭＯＳトランジスタ２５及び２６のゲインをＭＯＳトランジスタ２１〜２４のゲインより大きくし、かつ、ＭＯＳトランジスタ２５及び２６に必要とされる耐圧を確保することができる。
【００３５】
上述した第２の実施の形態によれば、ＭＯＳトランジスタ２５及び２６のゲート酸化膜をＭＯＳトランジスタ２１〜２４のゲート酸化膜より薄くし、かつ所望の耐圧が得られるように酸化膜の厚さを設計することでＭＯＳトランジスタ２５及び２６のゲインをＭＯＳトランジスタ２１〜２４より大きくすることができる。このとき、ＭＯＳトランジスタ２１〜２４のゲート酸化膜はＭＯＳトランジスタ２５及び２６のゲート酸化膜より厚くしてあるので、ＭＯＳトランジスタ２１〜２４のダイナミックレンジを大きくすることができる。これにより図２に示す中間周波混合回路のダイナミックレンジを広くし、かつ増幅度を大きくすることができる。
【００３６】
本発明は、上記の実施の形態に限らず、以下のように構成しても良い。
第２の実施の形態は、本発明をＡＭ／ＦＭ受信機の中間周波混合回路の乗算回路に適用した場合について説明したが、これに限らず他の回路にも本発明は適用できる。第２の実施の形態のように局部発振信号と受信信号を乗算する場合に限らず、任意の２つの信号を乗算する回路、あるいは乗算回路以外の他の増幅回路にも適用できる。
【００３７】
【発明の効果】
本発明によれば、ＭＯＳ集積回路において、増幅回路のゲインを大きくし、かつ広いダイナミックレンジを得ることができる。
【図面の簡単な説明】
【図１】第１の実施の形態の増幅回路の回路図である。
【図２】第２の実施の形態の中間周波混合回路の回路である。
【符号の説明】
１１〜１３    ｎチャネルＭＯＳトランジスタ
２１〜２８    ｎチャネルＭＯＳトランジスタ
２９          同調コイル
３１          セラミックフィルタ
【図１】
2005027181.tif 000003
【図２】
2005027181.tif 000004