(57)【要約】【課題】寄生容量及び部品のばらつきによる検出出力のばらつきを吸収できる静電容量型加速度センサを得る。【解決手段】静電容量の変化により加速度を検出する検出部２と、検出部２と外部との電気的接続を行うための端子を有する回路基板４０と、検出部２と回路基板４０とを収容するケース７５とを備えた静電容量型加速度センサ１で、回路基板４０の一部に静電容量型加速度センサの出力調整を行うための調整部４５を有する。【選択図】        図３
2005043166.tif 000002
【特許請求の範囲】
【請求項１】
静電容量の変化により加速度を検出する検出部と、
該検出部と外部との電気的接続を行うための端子を有する回路基板と、
前記検出部と前記回路基板とを収容するケースと、
を備えた静電容量型加速度センサにおいて、
前記回路基板の一部に前記静電容量型加速度センサの出力調整を行うための調整部を有することを特徴とする静電容量型加速度センサ。
【請求項２】
前記調整部が、切除可能な配線による複数の抵抗器の並列な接続で構成されることを特徴とする請求項１に記載の静電容量型加速度センサ。
【請求項３】
前記調整部が、削除可能な回路パターンにより構成されることを特徴とする請求項１に記載の静電容量型加速度センサ。
【請求項４】
前記収容するケースが、該収容するケースに封止された回路基板の調整部に対応する窓穴を有することを特徴とする請求項２または３に記載の静電容量型加速度センサ。
【請求項５】
静電容量の変化により加速度を検出する検出部と、
該検出部と外部との電気的接続を行うための端子を有する回路基板と、
前記回路基板の一部に設けた前記静電容量型加速度センサの出力調整を行うための調整部と、
前記検出部と前記回路基板とを収容するケースと、
を備えた静電容量型加速度センサにおいて、
前記ケースに前記検出部と前記回路基板とを組み込んだ後に、前記回路基板を封止し、その後に前記調整部により前記静電容量型加速度センサの出力調整を行うことを特徴とする静電容量型加速度センサの製造方法。
【請求項６】
静電容量の変化により加速度を検出する検出部と、
該検出部と外部との電気的接続を行うための端子を有する回路基板と、
前記回路基板の一部に設けた切除可能な配線による複数の抵抗器の並列な接続で構成される前記静電容量型加速度センサの出力調整を行うための調整部と、
前記検出部と前記回路基板とを収容するケースと、
を備えた静電容量型加速度センサにおいて、
前記ケースに前記検出部と前記回路基板とを組み込んだ後に、前記回路基板を封止し、その後に前記複数の抵抗器の前記配線の一部を切除することにより前記静電容量型加速度センサの出力調整を行うことを特徴とする静電容量型加速度センサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、静電容量の変化を検出して所定軸方向の力又は加速度を検出する静電容量型加速度センサに関する。特に、静電容量型加速度センサにおける出力調整に関する。
【０００２】
【従来の技術】
従来の静電容量型加速度センサにおいては、導電性材からなる可撓板（ダイアフラム）を共通電極として、これに対向してプリント基板上に銅箔などの検出電極を配置し、これらの間に生じる静電容量の変化を検出している（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−２４９６０９号公報（フロント頁  要約及び要約用選択図）
【０００４】
【発明が解決しようとする課題】
しかしながら、静電容量型加速度センサでは、実際には各部品仕上がり寸法の量産によるばらつきの影響、基板に形成されるパターン上の寄生容量の影響などにより、センサの零点出力は、設定値からずれ、ばらついてしまう。
【０００５】
従来、寄生容量の影響は、ＣＶ変換回路内である程度対処する努力も行われてきているが、寸法など仕上がりのばらついた各部品の集合による設定値のずれは、対処法がなく、部品精度を限界まで上げる手段がとられてきたが、これらによっても十分ではなかった。
【０００６】
そこで、本発明は、寄生容量及び部品のばらつきによる検出出力のばらつきを吸収できる静電容量型加速度センサを提供することを課題とする。
【０００７】
【課題を解決するための手段】
上記の課題を解決するため、本発明では、静電容量の変化により加速度を検出する検出部と、
該検出部と外部との電気的接続を行うための端子を有する回路基板と、
前記検出部と前記回路基板とを収容するケースと、
を備えた静電容量型加速度センサにおいて、
前記回路基板の一部に前記静電容量型加速度センサの出力調整を行うための調整部を有する静電容量型加速度センサとする。これによって、基板に形成されるパターン上の寄生容量の影響、また各部品仕上がり寸法の量産によるばらつきの影響によるセンサ出力のばらつきを回路基板の一部に設けた調整部によって調整可能とできる。
【０００８】
また、前記調整部が、切除可能な配線による複数の抵抗器の並列な接続で構成される静電容量型加速度センサとすれば、抵抗器を接続する切除可能な配線の切除によって簡易にセンサ出力のばらつき調整ができる。
【０００９】
また、前記調整部が、削除可能な回路パターンにより構成される静電容量型加速度センサとすれば、極めて簡易なパターン形成によってセンサ出力のばらつき調整ができる。
【００１０】
また、前記収容するケースが、該収容するケースに封止された回路基板の調整部に対応する窓穴を設けた静電容量型加速度センサとすれば、回路基板封後にケースの窓穴からセンサ出力のばらつき調整が可能であり、センサ出力のばらつきに影響するほぼ全ての要素による全体のばらつきを調整可能である。
【００１１】
また、静電容量の変化により加速度を検出する検出部と、
該検出部と外部との電気的接続を行うための端子を有する回路基板と、
前記回路基板の一部に設けた前記静電容量型加速度センサの出力調整を行うための調整部と、
前記検出部と前記回路基板とを収容するケースと、
を備えた静電容量型加速度センサにおいて、
前記ケースに前記検出部と前記回路基板とを組み込んだ後に、前記回路基板を封止し、その後に前記調整部により前記静電容量型加速度センサの出力調整を行う静電容量型加速度センサの製造方法をとれば、センサ出力に影響する多くの要素によるセンサ出力への影響を調整できる。
【００１２】
また、静電容量の変化により加速度を検出する検出部と、
該検出部と外部との電気的接続を行うための端子を有する回路基板と、
前記回路基板の一部に設けた切除可能な配線による複数の抵抗器の並列な接続で構成される前記静電容量型加速度センサの出力調整を行うための調整部と、
前記検出部と前記回路基板とを収容するケースと、
を備えた静電容量型加速度センサにおいて、
前記ケースに前記検出部と前記回路基板とを組み込んだ後に、前記回路基板を封止し、その後に前記複数の抵抗器の前記配線の一部を切除することにより前記静電容量型加速度センサの出力調整を行う静電容量型加速度センサの製造方法をとれば、より簡易にセンサ出力に影響する多くの要素によるセンサ出力への影響を調整できる。
【００１３】
【発明の実施の形態】
以下本発明の実施の形態を図を参照しつつ説明する。
【００１４】
図１は、本発明による静電容量型加速度センサの一実施の形態としての検出部の原理説明断面図である。まず、図１に基づき、加速度検出の原理を説明する。この形態における静電容量型加速度センサは、図１下方に示すＸ，Ｙ，Ｚ軸方向の加速度を検出できるものであるが、ここでは、Ｘ軸方向の検出原理のみにつき説明する。Ｙ軸方向の加速度の検出についても同様であり、Ｚ軸方向は後述するようにより単純な構成により検出される。
【００１５】
図１において、検出部２は、上方プリント基板１０と下方プリント基板２０との間のスペースに後述するスペーサ６１と６２を介して可撓性かつ導電性のダイヤフラム３０を支持して主要部が構成される。上方プリント基板１０には、検出電極Ｅ１１，Ｅ１２が、下方プリント基板２０には、検出電極Ｅ２１，Ｅ２２が、ダイヤフラム３０に対向して形成される。ダイヤフラム３０には、ウエイト３５がその中央脚部３６の先端を固定支持される。こうして、ダイヤフラム３０と検出電極Ｅ１１間には、静電容量Ｃｘ−（１）が形成され、ダイヤフラム３０と検出電極Ｅ１２間には、静電容量Ｃｘ＋（１）が形成される。またダイヤフラム３０と検出電極Ｅ２１間には、静電容量Ｃｘ＋（２）が形成され、ダイヤフラム３０と検出電極Ｅ２２間には、静電容量Ｃｘ−（２）が形成される。
【００１６】
静電容量型加速度センサ１がＸ軸方向の加速度ＧＸを受けると、ウエイト３５の慣性により、図１点線に示すようにウエイト３５は傾きこれに伴いダイヤフラム３０も点線のように変位する。これによって各静電容量Ｃｘ−（１），Ｃｘ＋（２），Ｃｘ＋（１），Ｃｘ−（２）は、変化する。点線のような傾き変位では、各静電容量Ｃｘ−（１）とＣｘ−（２）とは、小さくなり、各静電容量Ｃｘ＋（２）とＣｘ＋（１）とは、大きくなる。
【００１７】
検出の感度を上げるため、図１のような配線により、静電容量が大きくなる両者の和Ｃｘ＋＝［Ｃｘ＋（１）］＋［Ｃｘ＋（２）］を端子５１に出力し、静電容量が小さくなる両者の和Ｃｘ−＝［Ｃｘ−（１）］＋［Ｃｘ−（２）］を端子５２に出力する。
【００１８】
図２は、図１の検出部で検出された静電容量をさらに演算し、Ｃ／Ｖ変換する回路と０点調整する調整回路を含む回路部の回路図である。
【００１９】
上記の端子５１と５２の出力は、図２に示す回路部５０の端子Ｘ＋とＸ−とにそれぞれ入力され、変換演算回路５３内の減算・Ｃ／Ｖ変換回路５４でまず減算Ｃｘ＝［Ｃｘ＋］―［Ｃｘ―］とされ、Ｃ／Ｖ変換（容量―電圧変換）が行われる。この電圧出力は調整回路５５を通してＸｏｕｔとして静電容量型加速度センサから出力される。
【００２０】
上記調整回路５５は、オペアンプ５６と、抵抗Ｒ１、Ｒ２よりなる非反転増幅回路と、抵抗Ｒ４と直列に、相互に並列接続されたＲ５−１，Ｒ５−２，Ｒ５−３とからなり、基準電圧を調整する調整部４５と、これら増幅回路と調整部４５と、Ｘｏｕｔの間に接続されるフィルタ回路（Ｒ３，Ｃ１）等からなる。
【００２１】
以上は、Ｘ軸方向の加速度成分の検出原理であるが、Ｙ軸方向の加速度成分も同様の検出電極配置による同原理で同様の検出が行われ、図２の端子Ｙ−、Ｙ＋に入力されＹｏｕｔとして検出結果が出力される。
【００２２】
Ｚ軸方向の加速度成分は、上方プリント基板１０の孔１１の周辺中央部付近にリング状に設けた検出電極とダイアフラム間と、それと対向して同様に下方プリント基板２０にリング状に設けられた検出電極とダイアフラム間と、の静電容量をそれぞれ図２の端子Ｚ−，Ｚ＋に入れ、それらの差を回路部５０で計算し電圧出力として端子Ｚｏｕｔに出力する。また、図２に示すように、Ｙ軸方向の加速度成分の回路部、Ｚ軸方向の加速度成分の回路部にも、Ｘ軸方向の加速度成分の回路部と同様な調整部を持つ調整回路を設けている。
【００２３】
次に、図３乃至図５により、この実施の形態における静電容量型加速度センサの具体的構造を説明する。図３は、図１の原理による静電容量型加速度センサの具体的構造を示す図４のＡ−Ａ線に沿った断面図である。図４は、図１の原理による静電容量型加速度センサの具体的構造を示す底面図である。図５は、図３と図４に用いる回路基板の底面図である。
【００２４】
検出部２は、上述のように上方プリント基板１０と下方プリント基板２０との間にスペーサ６１と６２に挟まれてダイアフラム３０が支持されている。ダイアフラム３０には、ウエイト３５の先端がカシメ固定されている。これに、ウエイト３５の可動性を維持するためのガイド７０を取付ける。ガイド７０と反対側の面には、チップ部品４１，４２を載置した回路基板４０を取付ける。これらの取付けは、リベット６３、ピン６５、接着などによって行われる。また、回路基板４０は、外部への出力伝達のための５本のピン６４を保持し、このピン６４は、ケース底板７６の外に伸びている。検出部２、ガイド７０、回路基板４０を一体とした検出体Ｓ２は、ケース７５に収められ、ケース底板７６で封印される。ケース底板７６には、調整部４５に対応する窓穴９０を設置する。ケース底板７６は、シーリング８０，８１，８３，８４，８２によって、最終的にケース７５を封止するが、シーリング８２の封止前に調整回路パターン４６の切除による必要な調整が行われる。
【００２５】
この実施形態での静電容量型加速度センサの組み立て工程は、以下のようである。図３、図４を参照しつつ説明する。
工程１：ケース７５内に検出体Ｓ２を入れる。
工程２：検出体Ｓ２の周辺部にシーリング８０を形成するための接着剤を塗布する。
工程３：ケース底板７６をセットし、上記工程２で塗布した接着剤を硬化させる。
工程４：ピン６４根元にシーリング８１，８３，８４を形成のための接着剤を塗布し、硬化させる。
工程５：加速度を加えない状態で、零点出力を測定する。
工程６：工程５の測定値に基づき、必要に応じ、調整部４５の窓穴９０から、調整回路パターン４６の適切な部分を切除する。
工程７：シーリング８２を形成のため、接着剤を塗布、硬化させる。
工程８：加速度を加えない状態で、零点出力を再度測定する（工程８は、工程６の調整で信頼性が十分なら、省略することが出来る。）。これによって組み立ては完了である。
【００２６】
次に、図２、図４及び図５に基づき、回路基板４０の底面側に形成される配線パターン４４とチップ部品４２の配設状態を説明する。図２は、前述のとおり、図１の検出部で検出された静電容量をさらに演算し、Ｃ／Ｖ変換し調整する回路部の回路図である。図４は、前述のように、図１の原理による静電容量型加速度センサの具体的構造を示す底面図である。図５は、図３と図４に用いる回路基板の底面図である。図５において、回路基板４０の底面には、印刷または印刷とエッチング等によって、導電パターン４７と配線パターン４４が形成される。これらの配線パターンと接続して抵抗、コンデンサなどのチップ部品４２が、半田付けなどによりマウントされる。図２に示す抵抗Ｒ５−１，Ｒ５−２，Ｒ５−３，Ｒ４、Ｒ１０−１，Ｒ１０−２，Ｒ１０−３、Ｒ１５−１，Ｒ１５−２，Ｒ１５−３、Ｒ４，Ｒ９，Ｒ１４、等が、図５上にも示されている。図４のケース底板７６に設ける窓穴９０の位置を図５には、点線で示す。図２にも点線で便宜上３つに分けて示す。
【００２７】
次に図２に基づいて、調整回路５５の動作と零点調整に付き説明する。上述の図２に基づく回路構成の説明と同様、Ｘ軸方向加速度に対する回路部分についてまず説明する。
【００２８】
静電容量型加速度センサの加わるＸ軸方向の加速度が零、すなわち、０Ｇの時の端子Ｘｏｕｔの出力（零点出力）は、基準を電源電圧Ｖｃｃの１／２（すなわち、Ｘｏｕｔ＝Ｖｃｃ／２）と設定したいとする。ここでは、例えば、零点出力の規格値は、Ｖｃｃ／２±２０％である。理想的には、抵抗Ｒ４≒抵抗Ｒ５で、Ｘｏｕｔ≒Ｖｃｃ／２となる。しかし、寄生容量等の影響で前述のようにＸｏｕｔのばらつきは非常に大きくなりがちである。
【００２９】
Ｒ４＞Ｒ５では、理論的にＸｏｕｔ＞Ｖｃｃ／２となる。そこで、抵抗Ｒ５をＲ５−１，Ｒ５−２，Ｒ５−３の並列接続として構成する。この構成の抵抗Ｒ５を抵抗Ｒ４より、意図的に低めに設定形成する。これによって、零点出力としてのＸｏｕｔは、意図的に高めに設定されたことになる。零点出力としてのＸｏｕｔは、規格内に入るものか、高めに規格から外れるものとなる。
【００３０】
そこで、この規格から高めに外れたものに対して、Ｒ５−３をカットし、Ｒ５の合成抵抗値を高くする。これによって、端子Ｘｏｕｔの零点出力は、下がる方向にシフトする。規格内に入れば、カットは完了である。零点出力が下がり切らず高めに外れている場合には、さらに、Ｒ５−２をカットし、調整する。この実施形態では、以上、３つの調整が可能である。
【００３１】
このように、検出部から端子Ｘ＋とＸ−に入力される信号は加速度が作用していない状態ではＸ＋＝Ｘ−であり、Ｘｏｕｔ＝１／２Ｖｃｃとなる。しかし、製造上のばらつきによる寄生容量等の影響によってＸｏｕｔは１／２Ｖｃｃからずれてしまう。この無加速度時のＸｏｕｔを抵抗Ｒ４、Ｒ５によって設定される基準電圧（１／２Ｖｃｃ）を微調整することによって、零点調整を行うのである。
【００３２】
特にピン６４根元への接着剤によるシーリング８１，８３，８４を行った後に、調整部４５により調整を行うと、シーリングによる静電容量変化を受けやすい部分についてシーリングを行った後に調整が可能となるため、正確な調整を行った静電容量型加速度センサ１が得られる。
【００３３】
次に図６に基づいて、本発明による静電容量型加速度センサの他の実施の形態に用いる調整部につき説明する。図６は、静電容量型加速度センサの他の実施の形態に用いる調整部を示す回路基板の底面図である。回路パターンの一部である入力端子１４４ａと１４４ｃとは、それぞれ図２における回路部のＸ−、Ｘ＋の端子が接続されるランドとなる。図示しない反対面側で変換演算回路であるＩＣへ配線されるが、これらの配線ラインがＩＣに入るまでの部分が、検出部の静電容量出力に大きく影響する。そこで、これらの入力端子１４４ａ、１４４ｃに回路パターンをのばして調整部としてのカット部１４４ｂ，１４４ｄをそれぞれ設ける、これを削除（またはカット）することにより調整を行う。この実施の形態は、回路パターンの形状を変えて造り込んでおくだけの簡単な構造で、生産工程などに於いて調整を容易とできるものである。
【００３４】
【発明の効果】
以上説明したように、本発明によれば、静電容量型加速度センサの回路基板の一部に前記静電容量型加速度センサの出力調整を行うための調整部を設けることにより、基板に形成されるパターン上の寄生容量の影響、また各部品仕上がり寸法の量産によるばらつきの影響によるセンサ出力のばらつきを回路基板の一部に設けた調整部によって調整可能とできる。とくに、零点出力を調整するのに適している。
【図面の簡単な説明】
【図１】本発明による静電容量型加速度センサの一実施の形態としての検出部の原理説明断面図である。
【図２】図１の検出部で検出された静電容量をさらに演算し、Ｃ／Ｖ変換し調整する回路部の回路図である。
【図３】図１の原理による静電容量型加速度センサの具体的構造を示す図４のＡ−Ａ線に沿った断面図である。
【図４】図１の原理による静電容量型加速度センサの具体的構造を示す底面図である。
【図５】図３と図４に用いる回路基板の底面図である。
【図６】本発明による静電容量型加速度センサの他の実施の形態に用いる調整部を示す回路基板の底面図である。
【符号の説明】
１  静電容量型加速度センサ、２  検出部、１０  上方プリント基板、１１  孔、１８，１９  配線、２０  下方プリント基板、３０  ダイヤフラム、３５  ウエイト、３６  中央脚部、４０  回路基板、４１，４２  チップ部品、４５  調整部、４６  調整部、４４  配線パターン、４７  導電パターン、５０  回路部、５１  端子、５２  端子、５３  変換演算回路、５４  減算・Ｃ／Ｖ変換回路、５５  調整回路、５６  オペアンプ、６１，６２  スペーサ、６３  リベット、６４，６５  ピン、７０  ガイド、７５  ケース、７６  ケース底板、８０，８１，８２，８３，８４  シーリング、９０  窓穴、１４４ｂ，１４４ｄ  カット部、１４４ａ，１４４ｃ  入力端子、Ｅ１１，Ｅ１２，Ｅ２１，Ｅ２２  検出電極、Ｒ１，Ｒ２，Ｒ５，Ｒ５−１，Ｒ５−２，Ｒ５−３，Ｒ１０−１，Ｒ１０−２，Ｒ１０−３，Ｒ１５−１，Ｒ１５−２，Ｒ１５−３，Ｒ４，Ｒ９，Ｒ１４  抵抗、Ｚ−，Ｚ＋  端子、Ｚｏｕｔ  端子、Ｓ２  検出体。
【図１】
2005043166.tif 000003
【図２】
2005043166.tif 000004
【図３】
2005043166.tif 000005
【図４】
2005043166.tif 000006
【図５】
2005043166.tif 000007
【図６】
2005043166.tif 000008