(57)【要約】【課題】デジタルフィルタにおいて、目的とする信号に与える影響を最小限にしつつ干渉信号を除去する。【解決手段】デジタルフィルタ(100,200)及びフィルタリングする方法(600)は、デジタル入力信号のスペクトルを周波数変換するかまたはシフトし、さらに、変換された信号をフィルタリングして、入力信号のスペクトル中の周波数成分を低減すなわち減衰させる。デジタルフィルタは、第１の変換器(110,210)と第２の変換器(130,230)、及び、第１のフィルタ(120,220)を備える。第１のフィルタ(120,220)は、第１の変換器(110,210)と第２の変換器(130,230)の間に接続され、ほぼDCに中心を有する。方法(600)は、デジタル入力信号を周波数変換するステップ(610)と、第１の被変換信号がフィルタリングされた(620)後に第１の被変換信号を別個に周波数変換して、第２の被変換信号を生成するステップ(630)を含む。【選択図】図１
2005348403.tif 000002
【特許請求の範囲】
【請求項１】
デジタル入力信号Ｓｉｎをフィルタリングする（６００）デジタルフィルタ（１００、２００）であって、
デジタル入力信号Ｓｉｎを周波数シフトして（６１０）、第１の被変換信号Ｓ１を生成する第１の周波数変換器（１１０、２１０）と、
前記第１の被変換信号Ｓ１中の周波数成分を減衰させて（６２０）、フィルタリングされた第１の被変換信号Ｓ’１を生成する第１のデジタルフィルタ（１２０、２２０、３００、４００、４００’’、５００）であって、ほぼ直流（ＤＣ）に中心がある、第１のデジタルフィルタと、
前記フィルタリングされた第１の被変換信号Ｓ’１を周波数シフトして（６３０）、第２の被変換信号Ｓ２を生成する第２の周波数変換器（１３０、２３０）
とを備え、
前記デジタルフィルタ（１００、２００）は、オプションとしてさらに、
前記第２の被変換信号Ｓ２中の周波数成分を減衰させて（６４０）、フィルタリングされた第２の被変換信号Ｓ’２を生成する第２のデジタルフィルタ（１４０、２４０、３００、４００、４００’’、５００）と、
前記デジタルフィルタ（１００、２００）の出力ポートに出力信号Ｓｏｕｔとして供給する前に、前記フィルタリングされた第２の被変換信号Ｓ’２をシフトして（６５０）、第３の被変換信号Ｓ３を生成する第３の周波数変換器（１５０、２５０）とを備えることを特徴とする、デジタルフィルタ。
【請求項２】
前記第１の周波数変換器（１１０、２１０）は、第１のシフト周波数ｆｌｄだけ前記デジタル入力信号Ｓｉｎをシフトし（６１０）、前記第２の周波数変換器（１３０、２３０）は、第２のシフト周波数ｆ２ｄだけ前記フィルタリングされた第１の被変換信号Ｓ’１をシフトし（６３０）、
前記オプションの第３の周波数変換器（１５０、２５０）は、第３のシフト周波数ｆ３ｄだけ前記オプションの第２のフィルタ（１４０、２４０、３００、４００、４００’’、５００）からのフィルタリングされた第２の被変換信号Ｓ’２をシフトする（６５０）、請求項１に記載のデジタルフィルタ。
【請求項３】
前記第３の被変換信号Ｓ３が、前記第１のフィルタ（１２０、２２０、３００、４００、４００’’、５００）と前記オプションの第２のフィルタ（１４０、２４０、３００、４００、４００’’、５００）によってフィルタリングされる（６２０、６４０）以外は、デジタル入力信号Ｓｉｎのスペクトル状態に戻されるように、前記第１のシフト周波数ｆ１ｄと、前記第２のシフト周波数ｆ２ｄと、前記第３のシフト周波数ｆ３ｄの合計をゼロに等しくする、請求項２に記載のデジタルフィルタ。
【請求項４】
前記第１のフィルタ（１２０、２２０、３００、４００、４００’’、５００）と前記オプションの第２のフィルタ（１４０、２４０、３００、４００、４００’’、５００）は両方とも高域フィルタであり、
前記第１のシフト周波数ｆ１ｄは、フィルタリングされることになる第１の周波数成分（１９１、１９１’）と、ゼロ周波数すなわち直流（ＤＣ）との間の周波数差に対応し、
前記第２のシフト周波数ｆ２ｄは、フィルタリングされることになる第２の周波数成分（１９１’、１９１）とＤＣの間の周波数差に対応し、
前記デジタルフィルタ（１００、２００）は帯域消去フィルタ（１００，２００）を実施し、前記第１の周波数成分（１９１、１９１’）と前記第２の周波数成分（１９１’、１９１）の選択的な減衰を提供する、請求項１乃至３のいずれか一項に記載のデジタルフィルタ。
【請求項５】
前記第１のフィルタ（１２０、２２０、３００、４００、４００’’、５００）と前記オプションの第２のフィルタ（１４０、２４０、３００、４００、４００’’、５００）は両方とも低域フィルタであり、
前記デジタルフィルタ（１００）は帯域フィルタを実施する、請求項１乃至３のいずれか一項に記載のデジタルフィルタ。
【請求項６】
前記第１のフィルタ（１２０、２２０、３００、４００、４００’’、５００）と前記オプションの第２のフィルタ（１４０、２４０、３００、４００、４００’’、５００）は各々別個に、１つまたは複数の構成要素フィルタを備え、
前記構成要素フィルタは、高域フィルタと低域フィルタから別個に選択される、請求項１乃至５のいずれか一項に記載のデジタルフィルタ。
【請求項７】
前記入力信号Ｓｉｎ、前記第１の被変換信号Ｓ１、前記第２の被変換信号Ｓ２、前記第３の被変換信号Ｓ３、前記出力信号Ｓｏｕｔのうちの１つまたは複数の信号は、複素信号と実数信号から選択される、請求項１乃至６のいずれか一項に記載のデジタルフィルタ。
【請求項８】
前記第１の周波数変換器（１１０、２１０）、前記第２の周波数変換器（１３０、２３０）、前記第３の周波数変換器（１５０、２５０）の各々のＬＯ入力に接続された出力を有する複素局部発振器（ＬＯ）（１６０）をさらに備え、
前記複素局部発振器（１６０）は、それぞれのシフト周波数ｆ１ｄ、ｆ２ｄ、ｆ３ｄを、生成された被変換信号Ｓ１、Ｓ２、Ｓ３内の対応する周波数シフトを指示する各周波数変換器（１１０、２１０、１３０、２３０、１５０、２５０）に供給する、請求項１乃至７のいずれか一項に記載のデジタルフィルタ。
【請求項９】
前記第１のフィルタ（１２０、２２０、３００、４００、４００’’、５００）と前記複素局部発振器（１６０、２６０）の間に接続され、前記デジタルフィルタ（１００、２００）が入力信号Ｓｉｎの信号成分の周波数の変動をトラッキングできるようにするフィードバックまたはサーボループ（２８０、２９０）をさらに備える、請求項８に記載のデジタルフィルタ。
【請求項１０】
前記デジタルフィルタ（１００、２００）の出力ポートに接続された出力を有する複素数−実数変換器（１７０、２７０）であって、前記変換器（１７０、２７０）は複素信号を、出力信号Ｓｏｕｔとして、前記デジタルフィルタの出力ポートへ供給される実数信号に変換する、請求項１乃至９のいずれか一項に記載のデジタルフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタルフィルタに関する。
【背景技術】
【０００２】
通信システムおよびレーダシステムなどの最近のシステムでは（システムはこれらに限られるものではない）、目的の信号（複数可）と共に存在するいわゆる「干渉」信号（複数可）と遭遇することはまれではない。たとえば、このような干渉信号または「干渉物」はしばしば、目的の信号が占める周波数範囲の帯域端に近いがその外側にある周波数を有する。他の状況では、干渉信号は、目的の信号の周波数範囲内にあることもある。さらに、多くの場合、いわゆる「中心に近い」干渉信号またはいわゆる「帯域内」干渉信号は、時には、経時的に変わる周波数特性を示すことがある狭帯域信号（例えば周波数トーン）である。
【０００３】
このような干渉信号の存在は、システムによる目的の信号の処理をだめなものにし、またはそれを邪魔する場合があり、また実際、一般には、そのようなことが起こっている。このため、システム受信器／信号プロセッサが直面する課題は、目的の信号（複数可）に与える影響を最小限にしながら、同時に、干渉信号を低減または除去（または阻止）する所定の形態のフィルタリングを提供することである。典型的には、このようなフィルタリングは、ノッチフィルタまたは帯域消去フィルタ、低域フィルタ、高域フィルタ、バンドパス（帯域）フィルタのうちの１つまたは複数の形態をとる。
【０００４】
デジタルシステムおよびアナログ部分とデジタル部分の両方を有する混合システムはしばしば、アナログデジタルコンバータ（ＡＤＣ）の次にデジタルフィルタを使用する。このようなデジタルフィルタは、システムの一部または全部のフィルタリングを提供する。
【０００５】
ＡＤＣは、一般に目的の信号（複数可）と干渉信号（複数可）とを含むアナログ入力信号をデジタル信号に「デジタル化」または変換する。ＡＤＣは、目的の信号（複数可）および干渉信号の（複数可）両方をデジタル化することに加えて、信号歪み、および／または、直流（ＤＣ）オフセットなどのスプリアス信号、および／または、サンプリング分周波（またはサンプリング副高調波）と関連する望ましくないスペクトル成分を導入する可能性がある。したがって、システムは時々、デジタルシステムにおける目的の信号に対する、このようなＡＤＣ関連の信号歪みおよび／またはスプリアス信号の影響を緩和するために、種々の形態の特殊なデジタルフィルタリングを使用する。
【０００６】
残念ながら、従来のデジタルフィルタリング法はしばしば、特に多くの最近のシステムで使用されている次第に速くなるデジタルデータレートに対して限定された能力しか示さない。特に、従来のデジタルフィルタリングに対する多くの方法は、理論的には魅力的な特徴を提供するが、現在および将来のデジタル化またはサンプリング周波数と関連するデータレートにはまったく対応できない。さらに、このようなフィルタリング法は複雑なので、最近のいくつかのシステムでの用途では使用できないか、少なくとも用途が限定されている。
【非特許文献１】Ｌａｗｒｅｎｃｅ  Ｒ．  ＲａｂｉｎｅｒとＢｅｒｎａｒｄ  Ｇｏｌｄによる「Theory and Application of Digital Signal Processing」、Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ社刊、１９７５年ニュージャージー州  Ｅｎｇｌｅｗｏｏｄ  Ｃｌｉｆｆｓ。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、このような最近のシステムにおけるフィルタリングの必要性に対処することができ、同時に現実の実施において複雑さを低減可能なデジタルフィルタリング方法があると有利である。このようなデジタルフィルタリング法は、デジタルシステムのフィルタリング領域における長年の必要性を解決するだろう。
【課題を解決するための手段】
【０００８】
本発明のいくつかの実施形態は、デジタル入力信号をフィルタリングするデジタルフィルタを提供する。デジタルフィルタは、デジタル入力信号を周波数シフトして第１の変換された信号を生成する第１の周波数変換器を備える。デジタルフィルタはさらに、第１の変換された信号内の周波数成分を減衰し、フィルタリングされた第１の変換された信号を生成する第１のフィルタを備える。デジタルフィルタはさらに、フィルタリングされた第１の変換された信号を周波数シフトし第２の変換された信号を生成する第２の周波数変換器を備える。第１のフィルタはほぼ直流（ＤＣ）を中心とする。
【０００９】
本発明のいくつかの実施形態は、目的の信号から干渉信号を除去するデジタルノッチフィルタを提供する。デジタルノッチフィルタは、各々が信号入力と信号出力とを有する複数の周波数変換器を備える。複数の周波数変換器のうち第１の変換器の信号入力はデジタルノッチフィルタの入力ポートに接続される。デジタルノッチフィルタはさらに複数のデジタルフィルタを含む。複数のデジタルフィルタのうち第１のフィルタは、第１の変換器の信号出力と、第２の周波数変換器の信号入力の間に接続される。第２のデジタルフィルタは、第２の変換器の信号出力と第３の周波数変換器の信号入力の間に接続される。デジタルノッチフィルタはさらに、複数の周波数変換器の各変換器の局部発振器（ＬＯ）入力に接続された出力を有する複素局部発振器（ＬＯ）と、第３の変換器の出力とデジタルノッチフィルタの出力ポートの間に接続された複素数−実数変換器とを備える。
【００１０】
本発明のいくつかの実施形態は、周波数変換を使用してデジタル信号をフィルタリングする方法を提供する。本フィルタリング方法は、複素信号である第１の変換された信号を生成するために、デジタル入力信号を周波数変換することを含む。さらに本フィルタリング方法は、フィルタリングされた第１の変換された信号を生成するために、第１の変換された信号をフィルタリングすることを含む。本フィルタリング方法はさらに、第２の変換された信号を生成するために、フィルタリングされた第１の変換された信号を周波数変換することを含む。ここでフィルタリングの中心はほぼ直流（ＤＣ）にある。
【００１１】
本発明のいくつかの実施形態は、上記の特徴に加えて、または上記の特徴の代わりに、他の特徴を有する。以下、本発明のこれらおよびの他の特徴を添付の図面を参照して説明する。
【実施例】
【００１２】
本発明の種々の特徴および実施形態は、添付の図面と共に以下の詳細な説明を参照するとより容易に理解できるであろう。図面中、同じ参照番号は同じ構成要素を示す。
【００１３】
本発明の種々の実施形態は、入力信号の周波数変換を使用することによってデジタルフィルタリングを促進する。本発明の実施形態によれば、周波数変換は本質的に、入力信号をスペクトル的に変換前の入力信号の周波数範囲よりも、フィルタリングおよび／またはフィルタリング実行に適した周波数範囲に再配置する。このため、一般的に、このような周波数変換がない場合に可能であるよりも簡単または複雑ではないフィルタサブセクションを使用することができ、および／または、フィルタが全体としてより高いデータレートを処理できる。さらに、周波数変換により、同調（または調整）可能またはトラッキング可能なフィルタのより簡単およびより効果的な実施が可能になる。本発明の実施形態は、デジタル信号処理およびデジタル通信システムなどの種々の最近のデジタルシステム内で使用される帯域消去フィルタおよび帯域フィルタに適用されるが、適用例はこれらに限定されるものではない。
【００１４】
図１は、本発明の１実施形態による、周波数変換を使用するデジタルフィルタ１００のブロック図を示す。デジタルフィルタ１００は入力ポートで入力信号Ｓｉｎを受ける。入力信号Ｓｉｎは、ｎでインデックスを付けられ、Ｆｓのデータレートまたはサンプリング周波数を有する一連のデジタルサンプルＳｉｎ（ｎ）を含むデジタル信号である。入力信号Ｓｉｎ、または、おそらくより正確には入力信号サンプルＳｉｎ（ｎ）は、実数値の信号（今後「実数信号（real signal）」と呼ぶ。「実信号」ともいう）、または複素数値の信号（今後「複素信号（complex signal）」と呼ぶ。「複素数信号」ともいう）のいずれかとすることができる。本明細書では、理解のために必要でないかぎり、入力信号Ｓｉｎ自体と入力信号のデジタルサンプルＳｉｎ（ｎ）とを区別せず、どちらも一般にＳｉｎと呼ぶ。
【００１５】
いくつかの実施形態では、入力信号Ｓｉｎは、サンプルレートまたはサンプリング周波数Ｆｓで動作するアナログデジタルコンバータ（ＡＤＣ）がアナログ入力信号から生成する実数信号である。他の実施形態では、ＡＤＣが生成する入力信号は複素信号である。さらに別の例示的な実施形態では、入力信号ＳｉｎはＦｓのデータレートで動作するデジタル信号発生器が生成する実数信号または複素信号のいずれかであってよい。さらに別の例示的な実施形態では、入力信号Ｓｉｎは、Ｆｓのデータ読み出しレートでメモリ内に記憶されたデータ値を読み出すことによって生成されるか、または、デジタル信号を生成する他の同様な手段によって生成される、実数信号または複素信号のいずれかであってよい。図１では、簡単化のためにＡＤＣまたは種々のデジタル信号生成手段は示していない。
【００１６】
入力信号Ｓｉｎは実数信号であっても複素信号であっても、一般に目的の信号（複数可）を含む。さらに、入力信号Ｓｉｎは干渉信号ＳＩ（複数可）とスプリアス信号（複数可）Ｓｐのうちの１つまたは複数、および、目的の信号の直流（ＤＣ）オフセット（但し、これに限定されるわけではない）を含む種々の形態の信号歪みを含むことがある。
【００１７】
デジタルフィルタ１００は第１の周波数変換器１１０を備える。第１の周波数変換器１１０は信号入力において入力信号Ｓｉｎを受ける。第１の周波数変換器１１０は、入力信号Ｓｉｎのスペクトルを第１のシフト周波数ｆ１ｄだけ変換またはシフトする。周波数変換器１１０の出力は第１の変換された信号Ｓ１である。第１の変換された信号Ｓ１はデジタル信号である。たとえば、第１のシフト周波数ｆ１ｄが３０ＭＨｚと等しい場合、第１の周波数変換器１１０が生成する第１の変換された信号Ｓ１は単に、３０ＭＨｚだけ周波数がシフトされた入力信号Ｓｉｎである。
【００１８】
いくつかの実施形態では、第１の変換された信号Ｓ１は複素信号である。具体的には、いくつかの実施形態では、第１の変換器１１０は実入力信号Ｓｉｎを受け、複素数値の第１の変換された信号Ｓ１を生成する。他の実施形態では、第１の周波数変換器１１０は複素入力信号Ｓｉｎを受けて、複素数値の第１の変換された信号Ｓ１を生成する。たとえば、第１の変換器１１０は本質的に、実数値の入力信号Ｓｉｎに複素指数関数を乗算したものであってよい。この複素指数関数は、たとえば、
【数１】
2005348403.tif 000003
である。このような乗算により、入力信号（例えば実数信号Ｓｉｎ）のすべてのスペクトル成分が周波数シフト（ｆｄ）されるとともに、複素数値の出力信号（たとえば複素Ｓ１）が生成される。
【００１９】
デジタルフィルタ１００はさらに第１のフィルタ１２０を備える。第１の変換された信号Ｓ１は、第１のフィルタ１２０の入力で受信されフィルタリングされ、これによって、第１のフィルタ１２０の出力において、フィルタリングされた第１の変換された信号Ｓ’１が生成される。たとえば、第１のフィルタ１２０は、第１の変換された信号Ｓ１の、第１のフィルタ１２０のカットオフ周波数より低い周波数成分を減衰させる高域フィルタであってもよい。別の例では、第１のフィルタ１２０は、第１の変換された信号Ｓ１の、第１のフィルタ１２０のカットオフ周波数より高い周波数成分を減衰させる低域フィルタであってもよい。さらに別の例では、第１のフィルタ１２０はノッチフィルタまたは帯域消去フィルタ、帯域フィルタであってよい。さらに別の例では、第１のフィルタ１２０は並列および／または直列に接続された複数のフィルタであってもよい。この複数の中には、高域フィルタ、低域フィルタ、ノッチ／帯域消去フィルタ、帯域フィルタから選択されたものを含むが、これらに限定されるものではない。本明細書では「ノッチ」と「帯域消去」という用語は等価であり、フィルタとフィルタリングを説明するために相互交換可能に使用されることに注意されたい。
【００２０】
第１のフィルタ１２０は、直流（ＤＣ）または０Ｈｚの近くを中心とする。さらに、第１の変換された信号Ｓ１は、第１の変換器１１０の作用によって「ＤＣの近く」にシフトされる、フィルタリングされることになる周波数成分を有する。本明細書では、「ＤＣの近くを中心とした」フィルタまたはフィルタリングは、フィルタまたはフィルタリングの特性がＤＣの近くにあることを意味する。「ＤＣの近くを中心とするフィルタおよびフィルタリング」を記述するために本明細書で使用する等価な表現方法は、「ベースバンドフィルタ」としてのフィルタ、「ベースバンドフィルタリング」としてのフィルタリングである。
【００２１】
たとえば、ＤＣの近くを中心とする高域フィルタは、ＤＣまたはＤＣの近くに位置する最大の減衰（例えば１つまたは複数のゼロ）を有する。このような高域フィルタはＤＣの近くの信号成分をフィルタリング（例えば阻止）しながら、高域フィルタのカットオフ周波数より上の信号成分を通過させる。別の例では、ＤＣの近くを中心とする低域フィルタは、ＤＣの近くの信号成分を通過させ、ＤＣから離れた信号成分（たとえば低域フィルタのカットオフ周波数より上の成分）を阻止する。重要なことは、ＤＣの近くを中心とするフィルタはフィルタの実施を大幅に単純化し、フィルタをＤＣからシフトされた周波数において実施した場合より、より高速のデータをフィルタリングできることである。
【００２２】
デジタルフィルタ１００はさらに第２の周波数変換器１３０を備える。第２の周波数変換器１３０は、信号入力において、フィルタリングされた第１の変換された信号Ｓ’１を受ける。第２の周波数変換器１３０は、第２のシフト周波数ｆ２ｄだけ、フィルタリングされた第１の変換された信号Ｓ’１のスペクトルを変換またはシフトする。第２の周波数変換器１３０の出力は第２の変換された信号Ｓ２である。第２の変換された信号Ｓ２はデジタル信号である。一般に、第２の変換された信号Ｓ２は複素信号である。しかし、いくつかの実施形態では、第２の変換された信号Ｓ２は実数信号の場合がある。
【００２３】
たとえば、第２のシフト周波数ｆ２ｄは−３０ＭＨｚと等しい場合がある。この場合、第２の周波数変換器１３０が生成する第２の変換された信号Ｓ２は単に、周波数が−３０ＭＨｚだけシフトされた、フィルタリングされ変換された信号Ｓ’１である。第２のシフト周波数ｆ２ｄと第１のシフト周波数ｆｌｄが本質的に大きさが同じで符号（すなわちシフト方向）が反対という例示的な状況では、第２の変換された信号Ｓ２は、本質的に、第１のフィルタ１２０の作用によって導入されたスペクトル変化（すなわちフィルタリング）を除いて、第２の周波数変換器１３０により、入力信号Ｓｉｎのスペクトル状態に戻される。
【００２４】
第２の例では、第２の周波数変換器１３０はフィルタリングされ変換された信号Ｓ’１を、−６０ＭＨｚに等しいｆ２ｄだけシフトする。第２の例において、第２の変換された信号Ｓ２は、入力信号Ｓｉｎのスペクトル状態には戻らない。代わりに、変換された信号Ｓ２は、入力信号Ｓｉｎに対して正味の周波数変換（例えば−３０ＭＨｚ）と、第１のフィルタ１２０の作用で導入されたスペクトル変化（すなわちフィルタリング）を被る。
【００２５】
いくつかの実施形態では、デジタルフィルタ１００はさらに第２のフィルタ１４０を備える。第２の変換された信号Ｓ２は第２のフィルタ１４０を通過し、フィルタリングされ、フィルタリングされた第２の変換された信号Ｓ’２が生成される。たとえば第２のフィルタ１４０は、第２の変換された信号Ｓ２中の、第２のフィルタ１４０のカットオフ周波数未満の周波数成分を減衰させる高域フィルタであってよい。いくつかの実施形態では、第２のフィルタ１４０は第１のフィルタ１２０と本質的に同様である。他の例では、第２のフィルタ１４０は、低域フィルタ、ノッチフィルタ、または、帯域フィルタであってもよい。さらに別の例では、第２のフィルタ１４０は、並列および／または直列に接続された複数のフィルタであってもよく、これらは、高域フィルタ、低域フィルタ、ノッチフィルタ、帯域フィルタの中から選択されたものを含むが、これらに限定されるものではない。
【００２６】
いくつかの実施形態では、デジタルフィルタ１００はさらに第３の周波数変換器１５０を含む。第３の周波数変換器１５０は信号入力において、フィルタリングされた第２の変換された信号Ｓ’２を受ける。ついで、第３の周波数変換器１５０は、第３のシフト周波数ｆ３ｄだけ、フィルタリングされた第２の変換された信号Ｓ’２のスペクトルを変換またはシフトする。第３の周波数変換器１５０の出力は第３の変換された信号Ｓ３である。第３の変換された信号Ｓ３はデジタル信号である。いくつかの実施形態では、第３の変換された信号Ｓ３は複素信号である。
【００２７】
たとえば、第３のシフト周波数ｆ３ｄは３０ＭＨｚと等しくてもよい。この場合、第３の周波数変換器１５０が生成する第３の変換された信号Ｓ３は単に、３０ＭＨｚだけ周波数がシフトされた、フィルタリングされた第２の変換された信号Ｓ’２である。上記の第２の例の場合、第２の変換された信号Ｓ’２は−６０ＭＨｚの正味の周波数シフトを有しており、第３の変換された信号Ｓ３は本質的に、第１のフィルタ１２０と第２のフィルタ１４０との組み合わせられた作用が導入したスペクトル変化（すなわちフィルタリング）を除いては、第３の周波数変換器１５０によって入力信号Ｓｉｎのスペクトル状態に戻される。
【００２８】
本発明によるデジタルフィルタ１００をよりよく理解するために、デジタルフィルタ１００の実現をデジタルノッチフィルタまたは帯域消去フィルタとして考える。図２は、本発明の１実施形態による例示的なデジタルノッチフィルタ１００のブロック図を示す。例示的なデジタルノッチフィルタ１００は、たとえば、干渉信号（複数可）を減衰させ、および／または実質的に除去するために使用することができる。
【００２９】
図１を参照して記述したように、デジタルノッチフィルタ１００は第１の周波数変換器１１０、第１のフィルタ１２０、第２の周波数変換器１３０、第２のフィルタ１４０、第３の周波数変換器１５０を備える。デジタルノッチフィルタ１００はさらに、複素局部発振器１６０および複素数−実数変換器（Re）１７０を含む。複素局部発振器（ＬＯ）１６０の第１の出力は、第１の周波数変換器１１０のＬＯ入力に接続される。複素ＬＯ１６０の第２の出力は第２の周波数変換器１３０のＬＯ入力に接続され、複素ＬＯ１６０の第３の出力は第３の周波数変換器１５０のＬＯ入力に接続される。複素数−実数変換器１７０は、第３の周波数変換器１５０の出力とデジタルノッチフィルタ１００の出力の間に接続される。一般に当業者であれば容易に証明できるように、複素ＬＯ１６０の種々の出力の経路長（たとえば遅延）は、特に、信号経路にパイプライン処理を使用している時には信号経路の経路長と一致している必要がある。
【００３０】
図２で示すように、第１の周波数変換器１１０、第２の周波数変換器１３０、第３の周波数変換器１５０は、各々が第１の入力、第２の入力、出力を有する、異なる複素乗算器である。各複素乗算器の第１の入力は、それぞれの周波数変換器１１０、１３０、１５０の信号入力に対応し、各複素乗算器の第２の入力は、それぞれの周波数変換器１１０、１３０、１５０のＬＯ入力に対応する。
【００３１】
本明細書では、複素乗算器は、第１の入力または信号入力に供給された信号と、第２の入力またはＬＯ入力に供給された信号の、複素数値の積を本質的に計算する任意のデバイス、回路、機能である。複素乗算器は、デジタルノッチフィルタ１００の特定の実施および用途に依存して、種々の方法で実現することができる。たとえば、複素乗算器は、回路、または、個別のデジタル回路またはデジタル集積回路の一部として実現することができ、この中には、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）の回路または特定用途向けＩＣ（ＡＳＩＣ）の回路が含まれるが、これらに限定されるものではない。代替的には、複素乗算器は、信号処理回路またはシステムが提供する機能または動作、または、マイクロプロセッサなどの汎用プロセッサが実行するコンピュータプログラムの機能／サブルーチンであってもよい。
【００３２】
例示的なデジタルノッチフィルタ１００では、第１のフィルタ１２０と第２のフィルタ１４０は各々高域フィルタである。一般に、各高域フィルタはゼロ周波数（すなわち０Ｈｚ）あるいはＤＣの近くの阻止帯と、カットオフ周波数から上に広がる通過帯域を有する。高域フィルタは各々、入力において複素信号を受け、出力において、フィルタリングされた複素信号を生成する。
【００３３】
いくつかの実施形態では、第１と第２の高域フィルタ１２０、１４０は本質的に同様のフィルタである。他の実施形態では、第１と第２の高域フィルタ１２０、１４０は、異なるカットオフ周波数と異なる通過帯域特性の組を有する。各高域フィルタの特定のカットオフ周波数および通過帯域特性の組は一般に、デジタルノッチフィルタ１００の特定の用途に依存する。たとえば、カットオフ周波数は、目的の信号を含む周波数帯の下側の帯域端より下になるように選択することができる。当業者であれば、必要以上の実験をしなくても、カットオフ周波数および通過帯域の種々の特性を容易に決定することができる。
【００３４】
本質的には、複素信号をフィルタリングできる高域フィルタを実現する任意の方法を、例示的なデジタルノッチフィルタ１００のフィルタ１２０、１４０として使用される高域フィルタに対して利用することができる。たとえば、高域フィルタを、複素信号を直接処理する本来の複素フィルタ（複素数フィルタともいう）として実現することができる。別の例では、高域フィルタを、並列に接続された１対の実数フィルタ（実フィルタともいう）として実現することができる。１対の並列の実数フィルタとして実現した場合、第１の実数フィルタは複素信号のいわゆる「同相」または「Ｉ」成分をフィルタリングし、第２の実数フィルタは複素信号のいわゆる「直交」または「Ｑ」成分をフィルタリングすることができる。組み合わせると複素信号の高域フィルタとしての機能を提供できる高域フィルタの他の組み合わせも、本発明の範囲に含まれる。
【００３５】
同様に、複素ＬＯ１６０は、任意の数の特定用途向けの方法で実施することができる。この中には、数値制御式発振器、数値シンセサイザ、プログラム可能な機能／波形発生器、信号処理回路またはシステム内の機能、マイクロプロセッサなどの汎用プロセッサが実行するコンピュータプログラムの機能／サブルーチンのうちの１つ以上が含まれるが、これらに限定されるわけではない。さらに、複素ＬＯ１６０は、たとえば周波数逓倍器および信号共役器（すなわち入力信号の複素共役を生成する素子）などの追加の素子（これらに限定されるわけではない）を含むことができる。これらの追加の素子の各々は同様に、個別の回路または集積回路、信号プロセッサ内の機能、マイクロプロセッサなどのプロセッサが実行するコンピュータプログラムの機能／サブルーチンとして実施することができる。
【００３６】
たとえば図２で示すように、複素ＬＯ１６０は第１の出力で第１のＬＯ信号Ｓ１ＬＯ、第２の出力で第２のＬＯ信号Ｓ２ＬＯ、第３の出力で第３のＬＯ信号Ｓ３ＬＯを生成する。例示的なデジタルノッチフィルタ１００では、第１のＬＯ信号Ｓ１ＬＯと第３のＬＯ信号Ｓ３ＬＯは本質的に同一の信号であり、第２のＬＯ信号Ｓ２ＬＯは、第１のＬＯ信号Ｓ１ＬＯの平方の複素共役である。
【００３７】
このため、図２に示す複素ＬＯ１６０は数値制御式発振器（ＮＣＯ）１６２を備える。ＮＣＯ１６２の出力は、複素ＬＯ１６０の第１の出力と第３の出力の各々に接続される。ＮＣＯ１６２は、本質的に複素指数関数
【数２】
2005348403.tif 000004
のデジタル表現またはデジタルバージョンである複素信号を生成する。具体的には、第１のＬＯ信号Ｓ１ＬＯと第３のＬＯ信号Ｓ３ＬＯは、次式のように記述できる。
【００３８】
【数３】
2005348403.tif 000005
【００３９】
上式でＦｓはサンプル周波数（すなわちデータレート）、ｆｄはシフト周波数である。したがって、第１のＬＯ信号Ｓ１ＬＯを第１の周波数変換器１１０に供給すると、ｆｄに等しい第１の周波数シフトｆ１ｄが生成される。同様に、ｆｄと等しい第３の周波数シフトｆ３ｄは、第３のＬＯ信号Ｓ３ＬＯを第３の周波数変換器１５０に供給することで生成される。
【００４０】
複素ＬＯ１６０はさらに複素平方回路１６４を含む。複素平方回路１６４は、ＮＣＯ１６２が生成した信号とその信号自体とを乗算する（すなわち信号を「２乗する」）。複素ＬＯ１６０はさらに、複素平方回路１６４の出力と複素ＬＯ１６０の第２の出力の間に接続された複素共役器１６６を含む。複素共役器１６６は、供給された信号の複素共役を計算する。このため、第２のＬＯ信号Ｓ２ＬＯは次式によって記述できる。
【００４１】
【数４】
2005348403.tif 000006
【００４２】
上式で指数の「２」は複素平方回路１６４の作用から生じ、指数の「−」は複素共役器１６６の作用から生成される。式（１）と（２）を検討すると、第２のＬＯ信号Ｓ２ＬＯを第２の周波数変換器１３０に供給すると、−２ｆｄに等しい第２の周波数シフトｆ２ｄが生成されることが分かる。言いかえれば、第２の周波数シフトｆ２ｄは、図２に示された例示的なデジタルノッチフィルタ１００に関して他の２つの周波数シフトｆｌｄとｆ３ｄと比較すると大きさが２倍でスペクトルの向きが反対である。
【００４３】
当業者であれば、上記の第２のＬＯ信号Ｓ２ＬＯは、図２に示す方法以外の種々の方法で生成できることに気づくであろう。たとえば、−２ｆｄと等しい第２の周波数シフトｆ２ｄを生成する第２のＬＯ信号は、ＮＣＯ１６２の倍位相アキュムレータ（doubled phase accumulator）から直接生成することができる。第２のＬＯ信号を生成するそのようなすべての方法が本発明の範囲に含まれる。さらに、図２に示す方法は、限定することを意図したものではなく、説明の目的で提供されたものである。
【００４４】
次に、例示的なデジタルノッチフィルタ１００を適用して実数信号をフィルタリングする例を考える。具体的には、この例では、デジタルノッチフィルタ１００を使用して、目的の信号と干渉信号の両方を有する例示的な実数信号をフィルタリングする。デジタルノッチフィルタ１００は、目的の信号の劣化を最小限にしながら、例示的な実数信号から干渉信号を除去するように作用する。
【００４５】
図３Ａは、本発明の１実施形態によるＡＤＣの入力における例示的な信号のアナログスペクトルを示す。ＡＤＣが図２のノッチフィルタ１００への入力にあると仮定する。アナログスペクトルは、スペクトルの正の周波数部分にある目的の信号１９０と干渉信号１９１の両方を含む。図３Ａで示す例の場合、目的の信号１９０は、７０ＭＨｚを中心として６０ＭＨｚから８０ＭＨｚの周波数範囲を占め（すなわち斜線を付けた台形１９０）、例示的な干渉信号１９１は８２ＭＨｚを中心とした狭帯域信号またはトーンである（すなわち垂直の矢印１９１）と仮定する。さらに、アナログスペクトルは、目的の信号のイメージ（像）１９０’と干渉信号のイメージ１９１’とを含み、これらは２つともスペクトルの負の周波数部分の中にある。具体的には、この例では、目的の信号のイメージ１９０’は−７０ＭＨｚを中心として−６０ＭＨｚから−８０ＭＨｚに広がり、干渉信号のイメージ１９１’は−８２ＭＨｚを中心としている。
【００４６】
図３Ｂは、ＡＤＣを使用して図３Ａに示されたアナログ信号をサンプリングすることから得られるデジタル信号のスペクトルを示す。この例については、ＡＤＣは５６ＭＨｚに等しいサンプリング周波数Ｆｓを使用して図３Ａのアナログ信号をサンプリングすると仮定する。図３Ｂで示すように、図２に示した例示的なデジタルノッチフィルタ１００に関して上に説明したように、ＡＤＣが生成するデジタル信号はフィルタリングされることになる入力信号Ｓｉｎである。
【００４７】
ＡＤＣを使用した任意のアナログ信号のサンプリングは、デジタル信号中に、いわゆる「サンプリング複製」の結果生じるスペクトル的特徴すなわちアーティファクトを生成する。具体的には、サンプリング複製は、デジタル信号中に、アナログ信号の周波数成分に対応するかまたはそのレプリカ（複製）である周波数成分の形態のスペクトル的特徴を生成する。アナログ信号ｆの周波数成分の点では、サンプリング複製は、次式によって与えられるデジタル信号スペクトル内の周波数成分ｆ＜ｓ＞を生成する。
【００４８】
ｆ＜ｓ＞＝±ｆ±ｎＦｓ；  ｎ＝１，２，３・・・  （２）
【００４９】
このため、デジタル信号のスペクトルは本質的に、サンプリング周波数Ｆｓ（たとえば５６ＭＨｚ）の整数倍によって示されるスペクトル間隔で複製されたアナログスペクトル（正の周波数部分と負の周波数部分の両方）である。さらに、デジタルスペクトル中のサンプリング周波数Ｆｓの正の整数倍の各々は本質的に、特定のサンプリング周波数Ｆｓの整数倍のすぐ上に位置するスペクトル間隔に対してＤＣ（すなわち０Ｈｚ）に対応する。同様に、デジタルスペクトル中のサンプリング周波数Ｆｓの負の整数倍の各々は本質的に、特定のサンプリング周波数Ｆｓの整数倍のすぐ下に位置するスペクトル間隔に対してＤＣに対応する。
【００５０】
この例の場合、干渉信号１９１とそのイメージ１９１’はサンプリング複製によって複製され、干渉信号１９１のレプリカとそのイメージ１９１’のレプリカは、±２６ＭＨｚ、±３０ＭＨｚ、±８２ＭＨｚ、±８６ＭＨｚなどに現れる。同様に、目的の信号１９０とそのイメージ１９０’は、各スペクトル間隔内で複製される。従って、たとえば、ＤＣから５６ＭＨｚまでのスペクトル間隔では、干渉信号１９１のレプリカと干渉信号のイメージ１９１’のレプリカ（たとえば２６ＭＨｚと３０ＭＨｚにおいて示される信号）は、目的の信号１９０のレプリカと目的の信号のイメージ１９０’のレプリカによって囲まれる。図３Ｂから図３Ｇでは説明の目的でレプリカには斜線を付けず、目的の信号１９０と目的の信号のイメージ１９０’から視覚的に区別できるように示している。
【００５１】
今後の説明の便宜上、干渉信号１９１、そのイメージ１９１’、そのレプリカを、理解のために区別することが必要な場合を除き、一般的に「干渉信号のレプリカ」と呼ぶことにする。同様に、目的の信号１９０、そのイメージ１９０’、そのレプリカを、理解のために区別することが必要な場合を除き、一般的に「目的の信号のレプリカ」と呼ぶことにする。したがって、各スペクトル間隔は、第１の目的の信号のレプリカ、第１の干渉信号のレプリカおよび第２の干渉信号のレプリカを含む干渉信号のレプリカの対、第２の目的の信号のレプリカを含む。
【００５２】
例示的なデジタルノッチフィルタ１００を使用する例について引き続き説明する。図３Ｃは、図３Ｂに示すデジタル入力信号Ｓｉｎから第１の周波数変換器１１０が生成した第１の変換された信号Ｓ１のスペクトルを示す。この例については、ｆｄに等しい第１の周波数シフトｆ１ｄ（たとえば３０ＭＨｚ）が想定されている。このため、第１の変換された信号Ｓ１は本質的にｆｄだけ周波数がシフトされた入力信号Ｓｉｎである。具体的には、図３Ｂの目的の信号１９０の元の位置および干渉信号１９１の元の位置は、図３Ｃではｆｄ（たとえば３０ＭＨｚ）だけ周波数がシフトアップされている（たとえば、図３Ｂに対し、図３Ｃの目的の信号１９０の斜線を付けた部分の位置がシフトしていることに注意されたい）。目的の信号のイメージ１９０’および干渉信号のイメージ１９１’、すべてのレプリカも同様に、ｆｄ（たとえば３０ＭＨｚ）だけ周波数がシフトアップされる。この効果により、干渉信号１９１のレプリカのうち第１のものがＤＣにシフトされる。同時に、他の干渉信号１９１のレプリカ対のうち対応する第１のものがサンプリング周波数Ｆｓの整数倍のそれぞれにシフトされる。
【００５３】
図３Ｄは、図３Ｃに示す第１の変換された信号Ｓ１から第１の高域フィルタ１２０が生成した第１のフィルタリングされた信号Ｓ’１のスペクトルを示す。高域フィルタ１２０はＤＣの近くに阻止帯を有する。さらに、高域フィルタ１２０の阻止帯は信号の周波数成分に関して上述した方法と似た方法で、各スペクトル間隔の中で複製される。具体的には、高域フィルタ１２０の阻止帯は、サンプリング周波数Ｆｓの各整数倍の近くに複製される。
【００５４】
この結果、目的の信号の各レプリカの対の間の２つの干渉信号のレプリカのうち第１のものはフィルタリングによって本質的に除去され、図３Ｄに示すスペクトルが残る。高域フィルタ１２０のカットオフ周波数はＤＣに十分に近いので、目的の信号のレプリカはフィルタ１２０の阻止帯減衰の悪影響を受けないことに注意されたい。当業者であれば、過度に多くの実験をしなくても、デジタルノッチフィルタ１００の所与の用途について、フィルタが目的の信号のレプリカに悪影響を与えないように、高域フィルタ１２０のカットオフ周波数と、阻止帯と通過帯の両方とに関連する種々の特性とを容易に決定することができる。
【００５５】
図３Ｅは、図３Ｄに示す第１のフィルタリングされた信号Ｓ’１から第２の周波数変換器１３０が生成した第２の変換された信号Ｓ２のスペクトルを示す。この例については、−２ｆｄ（たとえば−６０ＭＨｚ）に等しい第２の周波数シフトｆ２ｄが想定されている。このため、第２の変換された信号Ｓ２は本質的に、−２ｆｄだけ周波数がシフトされた、第１のフィルタリングされた信号Ｓ’１である。具体的には、第１のフィルタリングされた信号Ｓ’１中の目的の信号のレプリカのシフトされた位置および干渉信号のレプリカのシフトされた位置は、周波数が２ｆｄ（たとえば−６０ＭＨｚ）だけシフトダウンされる（たとえば、図３Ｅに対し、図３Ｄでは斜線を付けた目的の信号１９０の位置がシフトしていることに注意されたい）。したがって、スペクトルに残っている干渉信号のレプリカのうち１つはＤＣにシフトされ、他の残りの干渉信号のレプリカは、サンプリング周波数Ｆｓの整数倍のそれぞれにシフトされる。
【００５６】
図３Ｆは、図３Ｅに示す第２の変換された信号Ｓ２から第２の高域フィルタ１４０が生成した第２のフィルタリングされた信号Ｓ’２のスペクトルを示す。第２の高域フィルタ１４０は、この例における第１の高域フィルタ１２０と本質的に同様であると仮定する。したがって、目的の信号のレプリカの各対の間の残りの干渉信号のレプリカは実質的に除去され、図３Ｆに示すスペクトルが残る。
【００５７】
図３Ｇは、図３Ｆに示す第２のフィルタリングされた信号Ｓ’２から第３の周波数変換器１５０が生成した第３の変換された信号Ｓ３のスペクトルを示す。この例については、ｆｄと等しい第３の周波数シフトｆ３ｄ（たとえば３０ＭＨｚ）が想定されている。このため、第３の変換された信号Ｓ３は本質的に、ｆｄだけ周波数がシフトされた第２のフィルタリングされた信号Ｓ’２である。具体的には、第２のフィルタリングされた信号Ｓ’２中の目的の信号のレプリカのシフトされた位置は、ｆｄ（たとえば３０ＭＨｚ）だけ周波数がシフトアップされている（たとえば、この場合も、図３Ｆに対し、図３Ｇでは斜線を付けた目的の信号１９０の位置がシフトしていることに注意されたい）。したがって、目的の信号のレプリカはシフトされて、入力信号Ｓｉｎの周波数に対応する周波数に戻される（たとえば、図３Ｂと図３Ｇの斜線を付けた目的の信号１９０の位置に注意されたい）。ついで、第３の変換された信号Ｓ３は複素数−実数変換器１７０を通過するが、そこで、第３の変換された複素信号Ｓ３は実数の出力信号Ｓｏｕｔに変換される。いくつかの実施形態では、複素数−実数変換器１７０は単に、第３の変換された信号Ｓ３の虚部を廃棄し実部を残すだけである。実数の出力信号Ｓｏｕｔは、デジタルノッチフィルタ１００によってフィルタリングされ、これによって、すべての干渉信号のレプリカが除去されている実数の入力信号Ｓｉｎである。いくつかの実施形態では、複素数−実数変換器１７０は第３の周波数変換器１５０の一部としてそれに統合されて実施される。具体的には、第３の周波数変換器１５０と複素数−実数変換器１７０を組み合わせるいくつかの実際の実施により、より複雑でない回路を生成できる。
【００５８】
上記の例では特定のシフト周波数ｆｄを使用したが、この値は限定的なものではなく、任意の数の他のシフト周波数およびその組み合わせを使用して同様な効果を得ることができる。代替の非限定的な例では、第１のシフト−ｆｄの次に第２のシフト２ｆｄ、その後に、第３のシフト−ｆｄを、デジタルノッチフィルタ１００で使用することができる。どの例でも、シフト周波数ｆｄを、干渉信号レプリカ対のうち第１のもののオフセット、または、干渉信号レプリカ対のうち第２のもののオフセットに対応する（または一致する）ように選択することができる。上記の例に関して、干渉信号レプリカ対のうち第１のものに対応する３０ＭＨｚに等しいシフト周波数ｆｄを使用する代わりに、干渉信号レプリカ対のうち第２のものに対応する（または一致する）２６ＭＨｚに等しいシフト周波数ｆｄを使用してもよいが、これも限定的なものではない。実際、第１のシフト周波数ｆ１ｄ、第２のシフト周波数ｆ２ｄ、第３のシフト周波数ｆ３ｄを、最終的に、本発明の実施形態に従って高域フィルタ１２０、１４０の阻止帯によってレプリカが除去されるように、対をなす干渉信号レプリカの両方がシフトされるようにする任意のやり方で選択することができる。具体的には、所与の対をなす干渉信号のレプリカの両方が最終的にフィルタリングされる限り、選択されたシフトがそのレプリカ対内のオフセットに対応する（または一致する）必要はないことも本実施形態の範囲内である。さらに、別の干渉信号も、別のシフト及びフィルタリングの段階を追加することによって同様にフィルタリングすることができる。
【００５９】
他の実施形態では、高域フィルタ１２０と１４０を低域フィルタに置き換え、デジタルノッチフィルタ１００を本質的にデジタル帯域フィルタ（図示せず）に変換することもできる。デジタル帯域フィルタはデジタルノッチフィルタ１００について記述した方法と似た方法で動作し、そのような方法でこれを使用して（すなわち、シフト−フィルタ−シフト−フィルタ−シフト）、干渉信号を除去することができる。さらに別の実施形態では、高域フィルタ１２０と１４０は、ＤＣ以外の周波数に阻止帯を有するノッチフィルタに置き換えてもよく、または、スペクトル間隔内に通過帯域を有する帯域フィルタに置き換えてもよい。さらに別の実施形態では、高域フィルタ、低域フィルタ、ノッチフィルタ、帯域フィルタの直列および／または並列の組み合わせを高域フィルタ１２０と１４０の代わりに使用することもできる。
【００６０】
他の実施形態では、トラッキングデジタルフィルタが提供される。トラッキングデジタルフィルタはデジタルフィルタ１００と同様だが、フィードバックまたはサーボループにより、トラッキングデジタルフィルタが干渉信号または目的の信号の周波数の変動をトラッキングできる点が異なる。たとえば、干渉信号をトラッキングすることによって、トラッキングノッチデジタルフィルタによる干渉信号の阻止を、実施形態に依存して本質的に増加させ、または、最大化することさえできる。同様に、実施形態に依存して、周波数変動の結果として、デジタルフィルタが目的の信号に導入する可能性のある変動を、目的の信号のトラッキングにより低減させ、または、最小化することさえできる。
【００６１】
たとえば、トラッキングデジタルフィルタはいくつかのフィルタのうちの１つまたは複数（たとえばデジタルフィルタ１００の第１のフィルタ１２０）が生成した信号を使用して、誤差信号または制御信号を生成することができる。この誤差信号または制御信号はいくつかの周波数変換器（たとえばデジタルフィルタ１００の周波数変換器１１０、１３０、１５０）のうちの１つまたは複数のものの周波数変換ｆｄを同調または調節するものである。周波数同調は、制御信号を使用し、本質的にサーボループとして作用するので、トラッキングされている信号の周波数と周波数変換器の変換周波数ｆｄの間の誤差が低減され、いくつかの実施形態では実質的に最小化される。
【００６２】
図４は、本発明の１実施形態によるトラッキングデジタルノッチフィルタ２００のブロック図を示す。図４に示すように、トラッキングデジタルノッチフィルタ２００は本質的にデジタルノッチフィルタ１００であり、局部発振器１６０の周波数を制御するために追加されたトラッキングまたはサーボループを伴う。トラッキングデジタルノッチフィルタ２００は、デジタルノッチフィルタ１００に関して上述した方法と同様な方法で動作するが、トラッキングデジタルノッチフィルタ２００は干渉信号の周波数における変動をトラッキングできる点が異なる。この変動は時間の関数である。したがって、トラッキングデジタルノッチフィルタ２００は、上記のデジタルノッチフィルタ１００よりも良好な、経時的に変化する干渉信号の除去を提供することができる。
【００６３】
トラッキングデジタルノッチフィルタ２００は、第１の周波数変換器２１０、第１のフィルタ２２０、第２の周波数変換器２３０、第２のフィルタ２４０、第３の周波数変換器２５０、局部発振器（ＬＯ）２６０、複素数−実数変換器２７０を備える。いくつかの実施形態では、トラッキングデジタルノッチフィルタ２００はさらに、位相／周波数エスティメータ（推定器）２８０、制御則計算素子（今後「C-Lawブロック」と呼ぶ）２９０を備えることができる。
【００６４】
図４を再び参照すると、第１の周波数変換器２１０の出力は、第１のフィルタ２２０の入力に接続され、フィルタ２２０の第１の出力は、第２の周波数変換器２３０の入力に接続される。第２の周波数変換器２３０の出力は、第２のフィルタ２４０の入力に接続され、フィルタ２４０の出力は、第３の周波数変換器２５０の入力に接続される。第３の周波数変換器２５０の出力は、複素数−実数変換器（Re）２７０の入力に接続される。第１の周波数変換器２１０の入力は、トラッキングデジタルノッチフィルタ２００の入力から信号を受信し、複素数−実数変換器２７０の出力が生成した信号は、トラッキングデジタルノッチフィルタ２００の出力を表す。
【００６５】
ＬＯ２６０の第１の出力は、第１の周波数変換器２１０のＬＯ入力に接続される。ＬＯ２６０の第２の出力は、第２の周波数変換器２３０のＬＯ入力に接続される。ＬＯ２６０の第３の出力は、第３の周波数変換器２５０のＬＯ入力に接続される。
【００６６】
第１のフィルタ２２０の第２の出力が生成した信号を使用して、トラッキングデジタルノッチフィルタ２００のサーボループまたはフィードバック制御ループの一部としてＬＯ２６０の同調を調節するための制御信号を生成する。具体的には、いくつかの実施形態では、第１のフィルタ２２０の第２の出力は、位相／周波数エスティメータ２８０の入力に接続される。位相／周波数エスティメータ２８０の出力は、C-Lawブロック２９０の入力に接続される。C-Lawブロックの出力は、ＬＯ２６０の周波数制御入力に接続される。
【００６７】
位相／周波数エスティメータ２８０は、第１のフィルタ２２０の第２の出力が生成した信号を受信し、信号の位相／周波数を決定する。決定された位相／周波数は、C-Lawブロック２９０に伝送される。C-Lawブロック２９０は制御則を使用して、決定された位相／周波数から制御信号を計算する。いくつかの実施形態では、制御信号は、決定された位相／周波数とＬＯ２６０の位相／周波数の間の誤差すなわち差を表わす。制御信号をＬＯ２６０の制御入力に加えると、制御信号によって表される誤差を実質的に低減し、いくつかの場合には最小化する（たとえば制御信号をほぼゼロに等しくする）ようにＬＯ出力信号が調節される。
【００６８】
当業者であれば、ＬＯ２６０、第１の周波数変換器２１０、第１のフィルタ２２０の第２の出力、位相／周波数エスティメータ２８０、C-Lawブロック２９０が形成するループが、本質的にＬＯ２６０の動作を制御するサーボループとして作用する位相ロックループであることを認識するであろう。上述のように、ＬＯ２６０を制御するように作用する他のサーボループの実施も知られているか、または可能である。このようなサーボループのすべての実施が本発明の範囲内である。
【００６９】
いくつかの実施形態では、上記のように、第１の周波数変換器２１０、第２の周波数変換器２３０、第３の周波数変換器２５０は、第１の周波数変換器１１０、第２の周波数変換器１３０、第３の周波数変換器１５０とそれぞれ本質的に同様である。同様に、上記のように、第２のフィルタ２４０、複素数実数変換器２７０は本質的に、第２のフィルタ１４０、複素数−実数変換器１７０とそれぞれ同様のものとすることができる。たとえば、第２のフィルタ２４０は、ＤＣの近辺で阻止帯域を有する高域フィルタであってもよい。
【００７０】
第１のフィルタ２２０は、デジタルノッチフィルタ１００に関して上述した第１のフィルｔ１２０と本質的に同じであってもよいが、第１のフィルタ２２０は第１のフィルタ１２０に関して上述した出力に加えて第２の出力を有する点が異なる。たとえば、第１のフィルタ２２０が高域フィルタであれば、第２の出力は第１のフィルタ２２０の低域フィルタ出力を表わし、第１の出力は高域フィルタ出力を表わす。このため、第１のフィルタ２２０は、第１の出力と第２の出力でそれぞれ高域出力と低域出力を提供する。第１のフィルタ２２０として使用できる高域フィルタ／低域フィルタのいくつかの実施形態の例を次に説明する。
【００７１】
ＬＯ２６０は、デジタルノッチフィルタ１００に関して上述したＬＯ１６０と本質的に同様のものとすることができるが、ＬＯ２６０は同調または制御入力を有する点が異なる。いくつかの実施形態では、ＬＯ２６０の制御入力は、第１のフィルタ２２０の第２の出力信号から最終的に生成される制御信号を受信する。ＬＯ２６０の周波数は制御信号によって同調または調節され、したがって、サーボループを形成する。
【００７２】
上述のように、サーボループの作用は、実施形態に依存して、制御信号によって表される誤差を低減または最小限にすることである。たとえば、ＬＯ２６０の周波数をサーボループの作用によって調節し、入力信号に存在する干渉信号の周波数と第１の周波数変換器２１０の第１の周波数シフトの間の差を最小化することができる。言いかえれば、サーボループは、干渉信号が干渉信号の周波数変動にかかわらず常にほぼＤＣに変換されるようにＬＯ２６０を同調させるよう作用することができる。もちろん、当業者であれば、ＤＣへの同調が全般に効果的であるためには、干渉信号の周波数変動のレートはサーボループ帯域幅より小さくなければならないことを容易に理解するであろう。
【００７３】
デジタルフィルタ１００のフィルタ１２０と１４０と同様に、トラッキングデジタルフィルタ２００のフィルタ２２０と２４０は高域フィルタ、低域フィルタ、帯域フィルタのうちの１つまたは複数であってよい。このため、種々の実施形態では、トラッキングデジタルフィルタ２００は、デジタルフィルタ１００の場合と同様に、トラッキングデジタルノッチフィルタまたはトラッキングデジタル帯域フィルタであってよい。さらに、実数フィルタと複素数フィルタの種々のフィルタを、フィルタ２２０と２４０として使用することができる。
【００７４】
図５Ａは、本発明の１実施形態による例示的な実数１次デジタルフィルタ３００のブロック図を示す。例示的な実数１次デジタルフィルタ３００は、図１、図２、図４にそれぞれ示されるデジタルフィルタ１００と２００の第１のフィルタ１１０と２１０および第２のフィルタ１４０と２４０のうちの１つまたは複数を実施するために使用することができる。具体的には、図５Ａは、入力３０１と、第１の出力３０２（すなわち高域出力）と第２の出力３０４（すなわち低域出力）の両方を有する１次デジタルフィルタ３００を示す。このため、第１のフィルタ１１０、第２のフィルタ１４０、第２のフィルタ２４０のうちの１つまたは複数を実施するために使用するときには、たとえば第１の出力３０２だけを使用し、この結果、高域デジタルフィルタとなる。代替的には、第１のフィルタ２１０に使用するときは、第１の出力３０２と第２の出力３０４の両方を使用して、高域／低域フィルタを生成する。
【００７５】
さらに上述のように、上述のデジタルフィルタ１００と２００のいくつかの実施形態は、並列に配置された実数フィルタの対を使用し、第１と第２のフィルタ１２０、２２０、１４０、２４０を実施する。したがって、デジタルフィルタ１００、２００において図５Ａに示す１次デジタルフィルタ３００（すなわち実数フィルタ）を使用する際に、フィルタ１２０、２２０、１４０、２４０の任意のものの実施には、一般に、並列に配置された実数１次デジタルフィルタ３００の対を使用する。並列の実数フィルタを使用し、それぞれＩ成分とＱ成分に作用させて複素信号をフィルタリングすることは当業者によく知られているため、以下では本発明の実数１次デジタルフィルタ３００の詳細のみを説明する。
【００７６】
図５Ａに示すように、１次デジタルフィルタ３００は第１の加算器３１０、第２の加算器３１２、利得ブロック３２０、単位遅延３３０を備える。デジタルフィルタ３００の入力３０１は、第１の加算器３１０の第１の入力に接続される。第１の加算器３１０の出力は、デジタルフィルタ３００の第１の出力３０２と利得ブロック３２０への入力の両方に接続される。利得ブロック３２０の出力は、第２の加算器３１２の第１の入力に接続され、加算器３１２の出力は単位遅延３３０の入力に接続される。単位遅延３３０の出力は、第１の加算器３１０の第２の入力、第２の加算器３１２の第２の入力、デジタルフィルタ３００の第２の出力３０４に接続される。
【００７７】
第１の加算器３１０と第２の加算器３１２はデジタル加算器である。具体的には、第１の加算器３１０と第２の加算器３１２の各々は、それぞれの第１の入力と第２の入力に存在するデジタル信号を加算すなわち合計し、出力デジタル信号またはデータ値を生成する。従来のブロック図の表記に合致する方法で、第１の加算器３１０の第２の入力のマイナス記号（−）は、合計が実際には差（すなわち減法）であることを示す。すなわち、図５Ａのマイナス記号の存在は、第１の加算器３１０は、実際には、第１の加算器３１０の第１の入力に存在するデジタル信号から、第２の入力に存在するデジタル信号を減算すること（すなわち「減少する方向の合計」）を示す。
【００７８】
利得ブロック３２０は、入力に存在するデジタル信号に１次デジタルフィルタ３００のフィルタ定数Ｋ１を掛ける乗算器である。単位遅延３３０は、入力に存在するデジタル信号をデジタル信号の１単位時間だけ遅延させる。いくつかの実施形態では、加算器３１０、３１２、利得ブロック３２０、単位遅延３３０の各々は、当業者によく知られた従来のデジタルフィルタの構成要素である。
【００７９】
図５Ａに示す１次デジタルフィルタ３００のデジタル伝達関数は次式によって与えられる。
【００８０】
【数５】
2005348403.tif 000007
【００８１】
上式でＨ（ｚ）は入力３０１から第１の出力すなわち高域出力３０２へのデジタル伝達関数、Ｌ（ｚ）は入力３０１から第２の出力すなわち低域出力３０４へのデジタル伝達関数である。
【００８２】
いくつかの実施形態では、１次デジタルフィルタ３００は、従来のバターワースアナログプロトタイプフィルタのデジタル近似値を表わすことができる。このため、１次デジタルフィルタ３００はほぼ１次バターワースフィルタであってもよい。たとえば、アナログプロトタイプからデジタルフィルタ３００への変換は、「ディファレンシャルマッピング（Mapping of differentials）」法を使用して行うことができる。この方法ついては、１９７５年ニュージャージー州  Ｅｎｇｌｅｗｏｏｄ  ＣｌｉｆｆｓのＰｒｅｎｔｉｃｅ−Ｈａｌｌ社刊、Ｌａｗｒｅｎｃｅ  Ｒ．  ＲａｂｉｎｅｒとＢｅｒｎａｒｄ  Ｇｏｌｄによる「Theory and Application of Digital Signal Processing」という題名の教科書（これに限定されないが）を含む多くの教科書に記載されている。同書は参照により本明細書に組み込むものとする。
【００８３】
図５Ｂは、当業者によく知られているバターワースアナログプロトタイプフィルタ３００’のブロック図を示す。図５Ｂに示す従来のバターワースアナログプロトタイプフィルタ３００’は、アナログフィルタ３００’の３ｄＢカットオフ周波数ω３ｄＢ（ラジアン／秒）に等しいアナログフィルタ定数Ｋを有する。１次バターワースアナログフィルタ３００’をデジタル近似形態にマッピングすると、１次デジタルフィルタ定数Ｋ１は、アナログフィルタ定数Ｋと、デジタル信号のサンプルレートまたはサンプル周波数Ｆｓによって近似的に与えられる。具体的には、デジタル信号のサンプリング周波数Ｆｓとデジタルフィルタのカットオフ帯域幅ωｎによって、１次フィルタ定数Ｋ１は次のように近似的に与えられる。
【００８４】
【数６】
2005348403.tif 000008
【００８５】
デジタルフィルタ３００のいくつかの実施形態では、１次フィルタ定数Ｋ１を、それが２の分数係数（たとえば、１／２の累乗）に等しくなるようにさらに制約することができる。具体的には、サンプリング周波数Ｆｓに対してカットオフ帯域幅ωｎを選択的に選択することによって、式（３）の結果を２−ｍに等しくすることができる。ここで、ｍはこれらの実施形態に応じた正の整数である。デジタルフィルタ３００のこのような実施形態においては、利得ブロック３２０は、汎用乗算器ではなくデジタルシフタ（たとえばシフトレジスタ）として実現してもよい。たとえば、所与のサンプリング周波数Ｆｓについて３ｄＢ帯域幅ω３ｄＢを選択して、フィルタ定数Ｋ１の値を２−６（すなわちｍ＝６）に等しくする場合には、利得ブロック３２０は、デジタル信号の値を６ビットだけ負の方向にシフトすることによって実現されることができる。
【００８６】
一般に、所与の技術において、デジタルシフタは、汎用乗算器よりはるかに高速なものとして実施できる。したがって、フィルタ定数Ｋ１が２の累乗、または、（１／２）の累乗になるように、バターワースプロトタイプを使用して、帯域幅を制約することにより、本発明の１次デジタルフィルタ３００は、利得ブロック３２０について従来のフィルタにおけるような乗算器を使用せずにデジタルシフタを使用することにより、より速いデータレートの信号を処理することができる（すなわち、より高いサンプリング周波数Ｆｓを処理することができる）。本質的には、本発明によれば、このような状況では、１次デジタルフィルタ３００を、あからさまな乗算を行わずに（すなわち、任意の乗算器を有する乗算器を使用せずに）実施できる。
【００８７】
デジタルフィルタ３００のこれらの実施形態にしたがってデジタルシフタとして実施された利得ブロック３２０などのデジタルフィルタ３００の構成要素を実施するために使用される技術の例には、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号処理エンジン、汎用コンピュータまたはマイクロプロセッサ上で動作するデジタル信号処理ソフトウェアが含まれるが、これらに限定されるものではない。
【００８８】
いくつかの実施形態では、図１、図２、図４にそれぞれ示されるデジタルフィルタ１００と２００の第１のフィルタ１１０と２１０、および、第２のフィルタ１４０と２４０のうちの１つまたは複数は、２次フィルタまたは２次フィルタの対を使用してもよい。図６Ａは、本発明の１実施形態による例示的な実数２次デジタルフィルタ４００のブロック図を示す。１次デジタルフィルタ３００と同様に、図６Ａに示す例示的な２次デジタルフィルタ４００は、入力４０１を有し、第１の出力すなわち高域出力４０２と第２の出力すなわち低域出力４０４の両方を提供する。同様にいくつかの実施形態では、２次デジタルフィルタ４００は、従来の２次アナログバターワースフィルタプロトタイプに基づいたものとすることも、または、たとえば、上記の「ディファレンシャルマッピング」法を使用して、そのフィルタプロトタイプから得られるものとすることができる。
【００８９】
図６Ｂは、従来の２次アナログフィルタプロトタイプ４００’のブロック図を示す。バターワースプロファイルを有する２次アナログフィルタプロトタイプ４００’は、フィルタプロトタイプ４００’のアナログフィルタ係数Ｋ１ａとＫ２ａの対の間の特定の関係によって特徴づけられる。一般に、バターワースプロトタイプのアナログフィルタ係数は、フィルタカットオフ周波数ωｎによって次式のように特徴づけられる。
【００９０】
【数７】
2005348403.tif 000009
【００９１】
このような条件下では、係数間の関係は次式で示すことができる。
【００９２】
Ｋ１ａ＝２Ｋ２ａ  （５）
【００９３】
上記のアナログフィルタ係数をデジタル近似形態にマッピングすることにより、次式で与えられるデジタルフィルタ係数Ｋ２１とＫ２２の対応する対が生成される。
【００９４】
【数８】
2005348403.tif 000010
【００９５】
上式でＦｓは、これまでのようにデジタル信号のサンプリング周波数である。
【００９６】
図６Ａを再び参照すると、２次デジタルフィルタ４００は、第１の加算器４１０、第２の加算器４１２、第１の利得ブロック４２０、第３の加算器４１４、第１の単位遅延４３０、第２の利得ブロック４２２、第４の加算器４１６、第２の単位遅延４３２を備える。デジタルフィルタ４００の入力４０１は、第１の加算器４１０の第１の入力に接続される。第１の加算器４１０の出力は、第２の加算器４１２の第１の入力に接続され、加算器４１２の出力は２次デジタルフィルタ４００の第１の出力４０２と第１の利得ブロック４２０の入力の両方に接続される。第１の利得ブロック４２０の出力は、第３の加算器４１４の第１の入力に接続され、加算器４１４の出力は第１の単位遅延４３０の入力に接続される。第１の単位遅延４３０の出力は、第３の加算器４１４の第２の入力、第２の利得ブロック４２２の入力、第２の加算器４１２の第２の入力の各々に接続される。第２の利得ブロック４２２の出力は第４の加算器４１６の第１の入力に接続され、加算器４１６の出力は、第２の単位遅延４３２の入力に接続される。第２の単位遅延４３２の出力は、第１の加算器４１０の第２の入力、第４の加算器４１６の第２の入力、２次デジタルフィルタ４００の第２の出力４０４の各々に接続される。
【００９７】
図５Ａと図５Ｂのブロック図と同様に、加算器（たとえば、図６Ａの第１の加算器４１０、第２の加算器４１２）の第２の入力のマイナス符号（−）は、合計が実際には差であることを示す。したがって、第１と第２の加算器４１０と４１２は、それぞれの第１の入力に存在するデジタル信号から、それぞれの第２の入力に存在するデジタル信号を減算する（すなわち「減少する方向の合計」）。しかし追加の構成要素については、２次デジタルフィルタ４００の動作は、１次デジタルフィルタ３００について説明した動作と同様である。具体的には、２次デジタルフィルタ４００は次式で与えられる高域（通過）デジタル伝達関数Ｈ（ｚ）と低域（通過）デジタル伝達関数Ｌ（ｚ）の両方を実装する。
【００９８】
【数９】
2005348403.tif 000011
【００９９】
上式でＨ（ｚ）は、２次デジタルフィルタ４００の入力４０１から第１の出力すなわち高域出力４０２までのデジタル伝達関数であり、Ｌ（ｚ）は入力４０１から第２の出力すなわち低域出力４０４までのデジタル伝達関数である。
【０１００】
さらに、上記のいくつかの実施形態にしたがってアナログバターワースプロトタイプから得られた２次デジタルフィルタ４００は、それらの実施形態のうちのいくつかでは、従来のフィルタのように利得ブロック４２０と４２２に汎用乗算器を使用する代わりにデジタルシフタで実施することができる。具体的には、所与の特定のサンプリング周波数Ｆｓについてカットオフ周波数ωｎの選択に適切な制約を加えることにより、デジタルフィルタ係数Ｋ２１とＫ２２を、それらの実施形態に応じて２の分数乗（たとえば、Ｋｆ＝２−ｎ）に等しくすることができ、これによって、他の選択をした場合より高速な実施が可能になる。本質的には、１次デジタルフィルタ３００と同様に、２次デジタルフィルタ４００も、このような状況下では、本発明のデジタルフィルタ４００のこれらの実施形態に従って、第１と第２の利得ブロック４２０と４２２について乗算器のかわりにデジタルシフタを使用することによって、あらかさまな乗算を行わずに実施できる。
【０１０１】
図６Ｃは、本発明の１実施形態による、別の例示的な２次デジタルフィルタ４００"のブロック図を示す。具体的には、図６Ｃに示す２次デジタルフィルタ４００"は、図６Ａに示す２次デジタルフィルタ４００と同じデジタル伝達関数を有し、同じフィルタ係数を使用するものとすることができる。図６Ｃに示すフィルタ４００"の構造は、図６Ａに示す構造と比較するといくつかの実際の実施上の利点を有しうる。たとえば、図６Ａで使用する単位遅延４３０と４３２の間に３レベルの加算器４１０、４１２、４１４、４１６があるのと比較すると、図６Ｃのデジタルフィルタ４００"の構造は記憶レジスタ（すなわち単位遅延）の間に２レベルの加算器しか使用しない。
【０１０２】
図１、図２、図４にそれぞれ示すデジタルフィルタ１００と２００のさらに別の実施形態では、第１のフィルタ１１０と２１０、第２のフィルタ１４０と２４０のうちの１つまたは複数は、３次フィルタまたは３次フィルタの対を使用してもよい。図７は、本発明の１実施形態による例示的な実数３次デジタルフィルタ５００のブロック図を示す。いくつかの実施形態では、３次デジタルフィルタ５００は１次セクション５１０と２次セクション５２０を備え、これらのセクションは互いに直列に配置される。本発明のデジタルフィルタ５００のこれらの実施形態では、２つのセクションの順序は重要でなく、１次セクション５１０は２次セクション５２０の前でも後でもよいことに注意されたい。さらに、デジタルフィルタ５００のいくつかの実施形態では、１次セクション５１０は、１次デジタルフィルタ３００と３００’について上述した任意の実施形態を使用して実現され、２次セクション５２０は、２次デジタルフィルタ４００、４００’、４００’’について上述した任意の実施形態を使用して実現される。
【０１０３】
実数３次デジタルフィルタ５００の１実施形態においては、デジタルフィルタ５００は１次デジタルフィルタ３００を１次セクション５１０として使用する３次バターワースフィルタとして実施される。１次セクション５１０の利得ブロック（すなわちデジタルフィルタ３００の利得ブロック３２０と等価）のフィルタ係数は、１次デジタルフィルタ３００のフィルタ係数Ｋ１と同じである。すなわち、１次セクションのフィルタ係数は次式によって与えられる。
【０１０４】
【数１０】
2005348403.tif 000012
【０１０５】
デジタルフィルタ５００の２次セクション５２０は２次デジタルフィルタ４００として実施される。具体的には、３次バターワース多項式を１次／２次カスケードに因数分解すると、第１のフィルタ係数Ｋ２１と第２のフィルタ係数Ｋ２２は互いに等しくＫ１１と同じ値を有することが分かる。したがって、３次バターワースフィルタ近似のこの実施形態では、係数は次式によって与えられる。
【０１０６】
Ｋ１１＝Ｋ２１＝Ｋ２２＝ωｎ／Ｆｓ
【０１０７】
上記の１次フィルタと２次フィルタと同様に、カットオフ周波数を適切に選択することによって係数を２の負の累乗にすることができ、これによって３次フィルタに、本発明のデジタルフィルタ３００、４００、４００’、４００"のいくつかの実施形態について指摘した速度と実施上の利点を提供することができる。さらに、図６Ｃのデジタルフィルタ４００"の例示的な実施形態を使用して、アナログまたはデジタルフィルタで達成される従来の速度よりもさらに高い速度を達成することができる。
【０１０８】
１次デジタルフィルタ３００と２次デジタルフィルタ４００と同様に、図７に示す例示的な３次デジタルフィルタ５００は入力５０１を有し、第１の出力すなわち高域出力５０２と第２の出力すなわち低域出力５０４の両方を提供する。原理的には、１次セクション５１０または２次セクション５２０のいずれかを使用して低域出力５０４を生成することができるが、一般には、セクション５１０とセクション５２０のうち入力５０１に最も近い方を低域出力５０４のために使用する。たとえば、図７に示すように、低域出力５０４は、１次セクション５１０の低域出力（たとえば、デジタルフィルタ３００、３００’の低域出力３０４）によって提供される。これは、この実施形態では、１次セクション５１０が２次セクション５２０より入力５０１に近いためである。
【０１０９】
図８は、本発明の１実施形態による周波数変換を使用してデジタル信号をフィルタリングする方法６００のフローチャートを示す。フィルタリング方法６００は、第１の変換された信号を生成するために入力信号を周波数変換すること（６１０）を含む。いくつかの実施形態では、変換６１０は、第１のシフト周波数だけ入力信号のスペクトルの周波数をシフトする。このため、第１の変換された信号は、単に、第１の周波数シフトと等しい量だけ周波数がシフトされた入力信号である。
【０１１０】
入力信号はデジタル信号であり、実数信号または複素信号のいずれであってもよい。第１の変換された信号は複素デジタル信号である。第１の周波数シフトは正の周波数シフトを表してもよいし負の周波数シフトを表わしてもよい。いくつかの実施形態では、周波数変換６１０は、入力信号に、複素指数関数またはそのデジタル表現を乗算することを含む。
【０１１１】
複素指数関数の指数が正の値である時には乗算により正の周波数シフトが生成され、複素指数関数が負の値の指数を有するときには負の周波数シフトが得られる。一般に、本明細書で「乗算」とは別段の指定がない限り複素乗算を指す。以下、「変換された信号」を「被変換信号」と記す。
【０１１２】
フィルタリング方法６００はさらに、フィルタリングされた第１の被変換信号を生成するために、第１の被変換信号をフィルタリングすること（６２０）を含む。いくつかの実施形態では、フィルタリング６２０は第１の被変換信号を高域フィルタに通すことを含む。高域フィルタに信号を通すこと（信号をして高域フィルタを通過させること）を、今後「高域フィルタリング」と呼ぶ。他の実施形態では、フィルタリング６２０は第１の被変換信号を低域フィルタに通すことを含む。低域フィルタに信号を通すこと（信号をして低域フィルタを通過させること）を、今後「低域フィルタリング」と呼ぶ。さらに別の実施形態では、フィルタリング６２０は、第１の被変換信号を、並列および／または直列に接続された複数のフィルタに通すことを含む。この複数のフィルタは、高域フィルタ、低域フィルタ、ノッチフィルタ、帯域フィルタのうちの１つまたは複数を含むが、これらに限定されるものではない。
【０１１３】
フィルタリング方法６００はさらに、第２の被変換信号を生成するために、フィルタリングされた第１の被変換信号を周波数変換すること（６３０）を含む。いくつかの実施形態では、変換６３０は、フィルタリングされた第１の被変換信号のスペクトルの周波数を第２のシフト周波数だけシフトさせる。このため、第２の被変換信号は、本質的に、第２の周波数シフトと等しい量だけ周波数がシフトされた、フィルタリングされた第１の被変換信号である。第２の周波数シフトは正の周波数シフトを表わす場合も、負の周波数シフトを表わす場合もある。いくつかの実施形態では、周波数変換６３０は、フィルタリングされた第１の被変換信号に複素指数関数またはそのデジタル表現を乗算することを含む。いくつかの実施形態では、第２の被変換信号は複素信号である。
【０１１４】
いくつかの実施形態では、フィルタリング方法６００はさらに、フィルタリングされた第２の被変換信号を生成するために第２の被変換信号をフィルタリングすること（６４０）を含む。これらの実施形態のいくつかでは、フィルタリング６４０は、第２の被変換信号を高域フィルタリングすることを含む。他の実施形態では、フィルタリング６４０は、第２の被変換信号を低域フィルタリングすることを含む。さらに別の実施形態では、フィルタリング６４０は、第２の被変換信号を、並列および／または直列に接続された複数のフィルタに通すことを含む。この複数のフィルタは、高域フィルタ、低域フィルタ、ノッチフィルタ、帯域フィルタのうちの１つまたは複数を含むが、これらに限定されるものではない
【０１１５】
いくつかの実施形態では、周波数変換を使用してデジタル信号をフィルタリングする方法６００はさらに、第３の被変換信号を生成するために、フィルタリングされた第２の被変換信号を周波数変換すること（６５０）を含む。これらの実施形態のいくつかでは、変換６５０は、フィルタリングされた第２の被変換信号のスペクトルの周波数を第３のシフト周波数だけシフトする。このため、第３の被変換信号は、本質的に、第３の周波数シフトと等しい量だけ周波数がシフトされた、フィルタリングされた第２の被変換信号である。第３の周波数シフトは正の周波数シフトを表わす場合も、負の周波数シフトを表わす場合もある。いくつかの実施形態では、周波数変換６５０は、フィルタリングされた第２の被変換信号に複素指数関数またはそのデジタル表現を乗算することを含む。いくつかの実施形態では、第３の被変換信号は複素信号である。
【０１１６】
いくつかの実施形態では、周波数変換を使用してデジタル信号をフィルタリングする方法６００はさらに、第３の被変換信号を実数信号に変換すること（６６０）を含む。いくつかの実施形態では、方法６００は、オプションとして、入力信号の信号成分の周波数の変化に対応するように、第１のシフト周波数、第２のシフト周波数、第３のシフト周波数のうちの１つまたは複数のもののシフト量を調節することを含むことができる。たとえば、シフト量を、入力信号に存在する狭帯域信号の周波数の時間変動に対応するように調節することができる。
【０１１７】
いくつかの実施形態では、周波数変換を使用してデジタル信号をフィルタリングする方法６００は、入力信号のノッチフィルタリングまたは帯域消去フィルタリングを提供する。このようなノッチフィルタリングにより、入力信号内の目的の信号の劣化を最小にしながら、干渉信号を低減するか、または実質的に除去することができる。
【０１１８】
たとえば、変換６１０の間に、第１の周波数シフトを、入力信号中の干渉信号の周波数に対応させるか、または、干渉信号のイメージの周波数に対応させる（または一致させる）ことができる。この場合、変換６３０の間は、第２の周波数シフトを第１の周波数シフトの２倍の負に等しくし、変換６５０の間は、第３の周波数シフトを第１の周波数シフトに等しくすることができる。さらにこの例では、高域フィルタリング６２０と６４０を使用して、ＤＣ付近の信号成分を除去することができる。この例は限定的なものではなく、当業者が工夫できる方法６００に従う、変換６１０、６３０、６５０および他のフィルタリング６２０、６４０に関する他の周波数シフトも、本発明に従うフィルタリング方法６００の範囲内である。このため、この例では、方法６００は、入力信号から選択的に干渉信号を除去するとともに、目的の信号と、目的の信号のスペクトル周波数の方向及び位置とを維持し、さらに、方法６００は、本質的に、入力信号のノッチフィルタリングを提供して干渉信号を除去する。
【０１１９】
本発明によるデジタルフィルタ(100,200)及びフィルタリングする方法(600)は、デジタル入力信号のスペクトルを周波数変換するかまたはシフトし、さらに、変換された信号をフィルタリングして、入力信号のスペクトル中の周波数成分を低減すなわち減衰させる。デジタルフィルタは、第１の変換器(110,210)と第２の変換器(130,230)、及び、第１のフィルタ(120,220)を備える。第１のフィルタ(120,220)は、第１の変換器(110,210)と第２の変換器(130,230)の間に接続され、ほぼDCに中心を有する。デジタルフィルタは、さらに、第２のフィルタ(140,240)、第２のフィルタの出力に接続された第３の変換器(150,250)、各変換器のLO入力に接続された複素局部発振器(160)、及び、第３の変換器の出力に接続された複素数−実数変換器(170,270)を備えることができる。方法(600)は、デジタル入力信号を周波数変換するステップ(610)と、第１の被変換信号がフィルタリングされた(620)後に第１の被変換信号を別個に周波数変換して、第２の被変換信号を生成するステップ(630)を含む。
【０１２０】
以上、周波数変換を使用してデジタル信号のデジタルフィルタリングを改善する本発明の種々の実施形態を説明した。上記の実施形態は、本発明の原理を表わす多くの特定の実施形態のうちの一部を例示するものに過ぎないことを理解されたい。当業者であれば本発明の範囲から逸脱することなく多くの他の構成を容易に考案することができる。
【図面の簡単な説明】
【０１２１】
【図１】本発明の１実施形態による、周波数変換を使用するデジタルフィルタのブロック図である。
【図２】本発明の１実施形態による、例示的なデジタルノッチフィルタのブロック図である。
【図３Ａ】本発明の１実施形態による、アナログ−デジタルコンバータ（ＡＤＣ）の入力における例示的な信号のアナログスペクトルを示す図である。
【図３Ｂ】ＡＤＣを使用して、図３Ａに示したアナログ信号をサンプリングした結果得られるデジタル信号のスペクトルを示す図である。
【図３Ｃ】図３Ｂに示したデジタル信号から第１の周波数変換器が生成した第１の被変換信号のスペクトルを示す図である。
【図３Ｄ】図３Ｃに示した第１の被変換信号から第１の高域フィルタが生成した第１のフィルタリングされた信号のスペクトルを示す図である。
【図３Ｅ】図３Ｄに示した第１のフィルタリングされた信号から第２の周波数変換器が生成した第２の被変換信号のスペクトルを示す図である。
【図３Ｆ】図３Ｅに示した第２の被変換信号から第２の高域フィルタが生成した第２のフィルタリングされた信号のスペクトルを示す図である。
【図３Ｇ】図３Ｆに示した第２のフィルタリングされた信号から第３の周波数変換器が生成した第３の被変換信号のスペクトルを示す図である。
【図４】本発明の１実施形態によるトラッキングデジタルノッチフィルタのブロック図である。
【図５Ａ】本発明の１実施形態による例示的な実数１次デジタルフィルタのブロック図である。
【図５Ｂ】当業者にはよく知られているバターワースアナログプロトタイプフィルタのブロック図である。
【図６Ａ】本発明の１実施形態による、例示的な実数２次デジタルフィルタのブロック図である。
【図６Ｂ】従来の２次アナログフィルタプロトタイプのブロック図である。
【図６Ｃ】本発明の１実施形態による、別の例示的な２次デジタルフィルタのブロック図である。
【図７】本発明の１実施形態による、例示的な実数３次デジタルフィルタのブロック図である。
【図８】本発明の１実施形態による、周波数変換を使用してデジタル信号をフィルタリングする方法のフローチャートである。
【符号の説明】
【０１２２】
１００、２００  デジタルフィルタ
１１０、１３０、１５０、２１０、２３０、２５０  周波数変換器
１２０、１４０、２２０、２４０  フィルタ
１６０、２６０  局部発振器
１７０、２７０  複素数−実数変換器
【図１】
2005348403.tif 000013
【図２】
2005348403.tif 000014
【図３Ａ】
2005348403.tif 000015
【図３Ｂ】
2005348403.tif 000016
【図３Ｃ】
2005348403.tif 000017
【図３Ｄ】
2005348403.tif 000018
【図３Ｅ】
2005348403.tif 000019
【図３Ｆ】
2005348403.tif 000020
【図３Ｇ】
2005348403.tif 000021
【図４】
2005348403.tif 000022
【図５Ａ】
2005348403.tif 000023
【図５Ｂ】
2005348403.tif 000024
【図６Ａ】
2005348403.tif 000025
【図６Ｂ】
2005348403.tif 000026
【図６Ｃ】
2005348403.tif 000027
【図７】
2005348403.tif 000028
【図８】
2005348403.tif 000029