(57)【要約】【課題】同期整流回路を備え、簡単な回路で、逆流を抑制し、入力変動を防ぐことを可能にする回路構成を持ったスイッチング電源装置を提供する。【解決手段】トランスＴｏの１次巻線１１には、入力電源１０とスイッチング素子ＴＲ１を直列に接続し、２次巻線１２には、同期整流素子ＴＲ２，ＴＲ３を有する整流平滑回路１を接続し、３次巻線１３には整流平滑回路２を接続する。整流平滑回路２の出力電圧が入力したスイッチング素子制御回路４は、３次巻線１３の整流平滑回路２の出力電圧が所定の電圧になるようにスイッチング素子ＴＲ１のオン／オフを制御して、２次巻線１２に接続された整流平滑回路１の出力電圧が所定の出力電圧になるように制御する。３次巻線１３と整流平滑回路２との間に、スイッチング素子制御回路４がスイッチング素子ＴＲ１をオフさせる信号に同期して、３次巻線１３と整流平滑回路２を切り離す、同期切り離し回路２０を備える。【選択図】        図１
2005006443.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線と、２次巻線と、３次巻線を有するトランスを備え、上記１次巻線には、入力電源とスイッチング素子を直列に接続し、上記２次巻線には、同期整流素子を有する第１の整流平滑回路を接続し、上記３次巻線には第２の整流平滑回路を接続し、上記３次巻線の第２の整流平滑回路の出力電圧を制御回路に入力し、この制御回路は、上記３次巻線の第２の整流平滑回路の出力電圧が所定の電圧になるように、上記スイッチング素子のオン／オフを制御することにより、上記２次巻線に接続された上記同期整流素子を有する上記第１の整流平滑回路の出力電圧が所定の出力電圧になるように制御されるスイッチング電源装置において、上記３次巻線と上記第２の整流平滑回路との間に、上記制御回路が上記スイッチング素子をオフさせる信号に同期して、上記３次巻線と上記第２の整流平滑回路を切り離す同期切り離し回路が設けられていることを特徴とするスイッチング電源装置。
【請求項２】
上記同期切り離し回路は、ｐ−チャネル型ＭＯＳ−ＦＥＴと、このｐ−チャネル型ＭＯＳ−ＦＥＴのゲートとソースに接続された抵抗と、ＮＰＮトランジスタと、ダイオードにより構成され、上記ｐ−チャネル型ＭＯＳ−ＦＥＴのソースが上記３次巻線の一端と接続され、上記ｐ−チャネル型ＭＯＳ−ＦＥＴのドレインが上記第２の整流平滑回路の入力の一端と接続され、上記ｐ−チャネル型ＭＯＳ−ＦＥＴのゲートは、上記ダイオードのアノードに接続され、上記ダイオードのカソードは上記ＮＰＮトランジスタのコレクタに接続され、上記第２の整流平滑回路の入力の他端は、上記３次巻線の他端および上記ＮＰＮトランジスタのエミッタに接続され、上記ＮＰＮトランジスタのベースに上記スイッチング素子制御回路の制御信号が入力したことを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
上記同期切り離し回路は、ｐ−チャネル型ＭＯＳ−ＦＥＴと、このｐ−チャネル型ＭＯＳ−ＦＥＴのゲートとソースに接続された抵抗と、ＮＰＮトランジスタと、ダイオードにより構成され、上記ｐ−チャネル型ＭＯＳ−ＦＥＴのソースが上記３次巻線の一端と接続され、上記ｐ−チャネル型ＭＯＳ−ＦＥＴのドレインが上記第２の整流平滑回路の入力の一端と接続され、上記ｐ−チャネル型ＭＯＳ−ＦＥＴのゲートは、上記ダイオードのアノードに接続され、上記ダイオードのカソードは上記ＮＰＮトランジスタのコレクタに接続され、上記ＮＰＮトランジスタのエミッタが抵抗を介して、上記第２の整流平滑回路の入力の他端および上記３次巻線の他端に接続され、上記ＮＰＮトランジスタのベースに、上記スイッチング素子のゲートに入力した上記スイッチング素子制御回路の制御信号が分岐して入力したことを特徴とする請求項１記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、直流電圧を所望の電圧に変換して電子機器に供給するスイッチング電源装置であって、特に同期整流回路を備えたスイッチング電源装置に関する。
【０００２】
【従来の技術】
【特許文献１】特許３３９１３２０号公報
近年の電子機器は、高機能と低消費電力の両立が求められ、高機能の電子機器は、ほとんどがＣＰＵやＤＳＰと言った集積回路を搭載し、集積回路の内部で様々な演算処理を行っている。この高機能を実現するため、集積回路の演算処理速度は年々高くなっており、高速の演算処理により集積回路内部における消費電力は増加する傾向にある。集積回路内部の消費電力が増加すると、その発熱量が増加し、冷却が問題となる。しかし、集積回路は小型であるため、発生した熱を取り除くには限界がある。そこで、集積回路自身の消費電力を低減し、発生する熱量を低減する方法として、集積回路の動作電圧を低電圧化する方法が用いられている。
【０００３】
集積回路の動作電圧の低電圧化に伴って、スイッチング電源装置の出力電圧にも低電圧が要求され、あわせて、電子機器全体の低消費電力化のために、スイッチング電源装置の効率向上も要求されている。そこで、スイッチング電源装置の出力電圧の低電圧化と高効率化を両立させる手段として、整流回路にＭＯＳ−ＦＥＴ等の素子を用いた同期整流回路が近年のスイッチング電源装置に広く用いられるようになった。
【０００４】
ここでは、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置を例に回路とその動作を説明する。
【０００５】
先ず、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置の構成を図５に示す。図５の回路では、入力電力をスイッチングするスイッチング素子ＴＲ１、同期整流を行うフォワード側同期整流素子ＴＲ２、及びフライホイール側同期整流素子ＴＲ３の全てにｎ−チャネル型ＭＯＳ−ＦＥＴを用いた場合を例に挙げている。この同期整流回路を備えたシングルフォワード方式のスイッチング電源装置は、１次巻線１１、２次巻線１２、３次巻線１３、及び４次巻線１４から成るトランスＴｏを備える。入力電源１０のプラス端子に、トランスＴｏの１次巻線１１の図面上においてドットの有る側の端子が接続され、トランスＴｏの１次巻線１１のドットの無い側の端子には、スイッチング素子ＴＲ１のドレインが接続され、スイッチング素子ＴＲ１のソースがグランド電位に接地され、入力電源１０のマイナス端子に接続されている。
【０００６】
トランスＴｏの２次巻線１２は、同期整流素子ＴＲ２，ＴＲ３を有する整流平滑回路１に接続されている。整流平滑回路１は、トランスＴｏの２次巻線１２のドットの有る端子に、フライホイール側同期整流素子ＴＲ３のドレインと出力チョークＬｏのドットの有る端子が接続されている。出力チョークＬｏのドットの無い端子には、出力コンデンサＣｏの一端が接続され、出力コンデンサＣｏの他端には、フライホイール側同期整流素子ＴＲ３のソースおよびフォワード側同期整流素子ＴＲ２のソースが接続されている。そして、フォワード側同期整流素子ＴＲ２のドレインには、２次巻線１２のドットの無い端子が接続されている。出力コンデンサＣｏには、並列に負荷１６が接続されている。
【０００７】
さらに、３次巻線１３には、整流平滑回路２が接続され、整流平滑回路２はトランスＴｏの３次巻線１３のドットの有る端子に、ダイオードＤ１１のアノードが接続され、ダイオードＤ１１のカソードには、ダイオードＤ１２のカソードおよびチョークコイルＬ１１のドットの有る端子が接続されている。チョークコイルＬ１１のドットの無い端子には、コンデンサＣ１１の一端が接続され、コンデンサＣ１１の他端には、ダイオードＤ１２のアノードおよび３次巻線１３のドットの無い端子が接続されている。
【０００８】
３次巻線１３の整流平滑回路２の出力は、スイッチング素子制御回路４に入力し、スイッチング素子制御回路４の出力が、スイッチング素子ＴＲ１のゲートに接続されている。スイッチング素子制御回路４は、３次巻線１３に接続された整流平滑回路２の出力電圧が、所定の電圧になるように、スイッチング素子ＴＲ１のオン／オフのＤｕｔｙを制御している。
【０００９】
さらにこのスイッチング電源装置は、同期整流素子制御回路６を有し、この同期整流素子制御回路６の各制御出力が、整流平滑回路１の同期整流素子ＴＲ２，ＴＲ３の各ゲートに各々接続されている。
【００１０】
図５に示すスイッチング電源装置の動作は、スイッチング素子ＴＲ１がオンする（スイッチング素子ＴＲ１のゲート・ソース間電圧（以下ＶＧＳと称す）がＨｉｇｈ（以下Ｈと称す）になる）期間に同期して、フォワード側同期整流素子ＴＲ２がオンする（フォワード側同期整流素子ＴＲ２のＶＧＳがＨになる）。また、スイッチング素子ＴＲ１がオフする（スイッチング素子ＴＲ１のＶＧＳがＬｏｗ（以下Ｌと称す）になる）タイミングに同期して、フライホイール側同期整流素子ＴＲ３がオンする（フライホイール側同期整流素子ＴＲ３のＶＧＳがＨになる）。この動作を繰り返すように、同期整流素子制御回路６が、同期整流素子ＴＲ２，ＴＲ３のゲート電圧を制御することで同期整流を実現している。
【００１１】
次に、このスイッチング電源装置の動作時の各部の電流と電圧について考える。先ず、十分な負荷電流が流れているときは、図６に示すように動作している。スイッチング素子ＴＲ１のドレイン電流ＩＤ、フォワード側同期整流素子ＴＲ２のドレイン電流ＩＤ、フライホイール側同期整流素子ＴＲ３のドレイン電流ＩＤ、および出力チョークコイルＬｏの電流Ｉの全てが正方向に流れている。ここでこの正方向の電流の向きとは、スイッチング素子ＴＲ１ではドレインからソース、同期整流素子ＴＲ２，ＴＲ３ではソースからドレインに向かって流れる向きを言い、出力チョークコイルＬｏでは、ドットの有る端子からドットの無い端子に向かって流れる方向を言う。
【００１２】
次に、図７に示すように、負荷電流が零のときの図５に示したスイッチング電源装置各部の波形は、スイッチング素子ＴＲ１のドレイン電流ＩＤ、フォワード側同期整流素子ＴＲ２のドレイン電流ＩＤ、および出力チョークコイルＬｏの電流Ｉは、スイッチング素子ＴＲ１がオンした直後には、十分な負荷電流が流れているときの電流の向きと逆方向に流れ、時間が経過すると、電流が零となる点を通過し、正方向の電流が流れるようになる。また、フライホイール側同期整流素子ＴＲ３のドレイン電流ＩＤは、スイッチング素子ＴＲ１がオフした直後には、正方向の電流が流れるが、時間が経過すると、電流が零となる点を通過し、逆方向の電流が流れるようになる。
【００１３】
これは、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置が、出力電圧Ｖｏを所定電圧Ｖｏ１で一定となるように動作するためである。
【００１４】
同期整流回路を備えたシングルフォワード方式のスイッチング電源装置では、負荷電流が零の場合には、入力電源１０、トランスＴｏの１次巻線１１側から２次巻線１２側、出力チョークコイルＬｏを経由して、出力コンデンサＣｏへ送り出された電流が、出力チョークコイルＬｏ、トランスＴｏの２次巻線１２側から１次巻線１１側を経由して、再び、入力電源１０に回生される。つまり、入力電源１０から出力コンデンサＣｏへ送り出される電流と、出力コンデンサＣｏから入力電源１０へ回生される電流の大きさが等しくなることで、負荷電流が零の時でも、出力コンデンサＣｏの電圧が上昇してしまうことが無く、負荷電流が十分大きいときと同じＤｕｔｙのままで、出力電圧Ｖｏを一定に保つことができる。
【００１５】
即ち、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置では、負荷電流の大きさによらず、入力電圧Ｖｉｎとスイッチング素子制御回路４が決定するＤｕｔｙから出力電圧Ｖｏが決定される。スイチング素子制御回路４は、３次巻線１３に接続された整流平滑回路２の出力電圧が所定の値になるように、スイッチング素子ＴＲ１のＤｕｔｙを制御するため、２次巻線１２に接続された、同期整流素子ＴＲ２，ＴＲ３を有する整流平滑回路１の出力電圧Ｖｏは、Ｖｏ＝［整流平滑回路２の電圧］×［２次巻線１２の巻数／３次巻線１３の巻数］に制御される。
【００１６】
ここで、この図５に示したスイッチング電源装置の出力に、図示しない外部電圧源を接続すると、その外部電圧源からこのスイッチング電源装置の出力へ電流が流れ込む現象が発生する。これは、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置が、出力電圧Ｖｏを所定電圧Ｖｏ１で一定にするように動作することによる。
【００１７】
このとき、このスイッチング電源装置では、入力電源１０、トランスＴｏの１次巻線１１側から２次巻線１２側、出力チョークコイルＬｏを経由して、出力コンデンサＣｏへ送り出された電流よりも、出力チョークコイルＬｏ、トランスＴｏの２次巻線１２側から１次巻線１１側を経由して、入力電源１０に回生される電流が大きくなる動作を行う。つまり、外部電圧源から出力コンデンサＣｏに電流が流れ込み、出力コンデンサＣｏの電圧が上昇しようとするが、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置が、出力電圧ＶｏをＶｏ１に保とうとするため、出力コンデンサＣｏに流れ込む電流を、入力電源１０に回生することで、出力コンデンサＣｏの電圧上昇を抑えている。従って、外部電圧源から、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置の出力へ電流が流れ込むことになる。
【００１８】
図８に、このスイッチング電源装置の出力に、外部電圧を印加した場合の各部の波形を示す。図７と比較すると、スイッチング素子ＴＲ１、フォワード側同期整流素子ＴＲ２のドレイン電流ＩＤ、フライホイール側同期整流素子ＴＲ３のドレイン電流ＩＤ、および出力チョークコイルＬｏの電流Ｉは、正方向へ流れる電流よりも逆方向へ流れる電流が大きくなっていることが分かる。
【００１９】
【発明が解決しようとする課題】
ここで、図５に示す同期整流回路を備えたシングルフォワード方式のスイッチング電源装置を並列運転した場合を考える。スイッチング電源装置では、構成部品のばらつき等から、完全に同一の出力電圧Ｖｏを持つ電源は稀であり、出力電圧に多少の誤差を持っている。また、図９に示すように、出力電流が増加すると、電源装置内部の抵抗成分等が原因で出力電圧が低下する特性を有し、逆流時（スイッチング電源装置の出力へ電流が流れ込んでいる状態）には、電源装置内部の抵抗成分等が原因で出力電圧が上昇する特性を持っている。
【００２０】
そこで、例えば同性能の２台のスイッチング電源装置ＡおよびＢを並列運転した場合を考える。スイッチング電源装置Ａ及びＢは、出力電流が増加すると、電源装置内部の抵抗成分等が原因で出力電圧が低下する特性を持っている。そして、逆流時（スイッチング電源装置の出力へ電流が流れ込んでいる状態）には、電源装置内部の抵抗成分等が原因で出力電圧が上昇する特性を持っている。並列運転しない状態においては、構成部品等のばらつきにより電源装置Ａは電源装置Ｂよりも出力電圧が若干高い状態だったとする。これら２台のスイッチング電源装置Ａ，Ｂを並列に接続して、負荷へ電流を流さない状態にしておくと、図１０に示すように、スイッチング電源装置Ａ（出力電圧の高い方）は点ａの出力状態から点ａ１の状態となり、電流を吐き出す（出力電流が＋方向になる）ことで出力電圧が低下し、スイッチング電源装置Ｂ（出力電圧の低い方）は点ｂの出力状態から点ｂ１の状態となり、電流を吸い込む（出力電流が−方向になる）ことで出力電圧が増加し、それぞれの出力電圧が等しくなる点Ｏの電圧が並列運転時の出力電圧となる。
【００２１】
この状態では、負荷にはまったく電流が流れていないのに、スイッチング電源装置Ａは電流を吐き出しており、スイッチング電源装置Ｂは電流を吸い込んでおり、それぞれの電源Ａ，Ｂにおいて損失が発生している状態となる。つまり、負荷は、まったく電流を必要としていない場合でも各スイッチング電源装置Ａ，Ｂにおいて損失が発生していると言う問題が生じる。そして、スイッチング電源装置Ａ、Ｂの並列運転をしない状態での出力電圧の差が大きくなるほど、スイッチング電源装置Ａが吐き出す電流と、スイッチング電源装置Ｂが吸い込む電流が大きくなり、発生する損失が大きくなってしまう。
【００２２】
さらに、３台以上の複数台のスイッチング電源装置を並列運転する場合、複数台のスイッチング電源装置から出力された電流が、１台のスイッチング電源装置に流れ込むといった状態が発生することがあり、最悪の場合、電流が流れ込んだスイッチング電源装置内部の半導体が、電流定格を超えて破壊してしまうと言った問題が生じる。
【００２３】
上記の問題を解決する手段として、特許文献１に開示されているようなスイッチング電源装置がある。この公報のスイッチング電源装置は、図１２に示すような出力電流−出力電圧特性をスイッチング電源装置に持たせたものである。この特性は、逆流電流が流れた場合に、出力電流の変動分に対する出力電圧の変動分を急激に大きくなるようにしたものである。
【００２４】
特許文献１に開示されているスイッチング電源装置を、図１１にブロック線図で示す。ここで、図５と同様の部材は同一符号を付して説明する。特許文献１の符号２８から３０が図１１のスイッチング素子制御回路４、符号３３から３８が図１１の逆流検知回路１８、特許文献１の図１の符号９が同期整流素子制御回路６となる。
【００２５】
特許文献１に開示されているスイッチング電源装置は、トランスＴｏの３次巻線１３の出力がＤ１１、Ｄ１２、Ｌ１１およびＣ１１にて構成された整流平滑回路２に入力され、整流平滑回路２の出力をＲ１１とＲ１２で分圧した後、スイッチング素子制御回路４の電圧検出端子に入力される。この電圧が、スイッチング素子制御回路４が定めた電圧値になるように、スイッチング素子制御回路４がスイッチング素子ＴＲ１のＤｕｔｙを制御する。従って、負荷１６に与えられる電圧Ｖｏ＝［整流平滑回路２の電圧］×［２次巻線１２の巻数／３次巻線１３の巻数］となる。
【００２６】
このスイッチング電源装置に逆流電流が流れると、逆流検知回路１８が動作する。逆流検知回路１８が動作すると、スイッチング素子制御回路４は、整流平滑回路２の出力電圧が上昇するようにＤｕｔｙを広げる。整流平滑回路２の出力電圧が上昇すると、出力電圧Ｖｏも上昇する。これにより、特許文献１のスイッチング電源装置では、出力電流の変動分に対する出力電圧Ｖｏの変動分が非常に大きくなるような特性を有する。
【００２７】
次に、この特性を持つスイッチング電源装置ＣおよびＤを並列運転した場合を考える。並列運転しない状態においては、スイッチング電源装置Ｃはスイッチング電源装置Ｄよりも出力電圧が若干高い状態だったとする。これら２台のスイッチング電源装置Ｃ，Ｄを並列に接続して、負荷へ電流を流さない状態にしておくと、スイッチング電源装置Ｃ（出力電圧の高い方）は点ｃの出力状態から点ｃ１の状態となり、電流を吐き出す（出力電流が＋方向になる）ことで出力電圧が低下し、スイッチング電源装置Ｄ（出力電圧の低い方）は点ｄの出力状態から点ｄ１の状態となり、電流を吸い込む（出力電流が−方向になる）ことで出力電圧が増加する。従って、スイッチング電源装置Ｄは、逆流時の出力電圧の変動が大きいため、図５に示すスイッチング電源ＡとＢを並列運転した場合（図１０）と比較すると、図１２に示すように、逆流電流の流れ込みが少なくなる。
【００２８】
特許文献１に開示されたスイッチング電源では、上記のように、逆流電流の通電量を抑制することで、スイッチング電源装置が並列運転されたときに、それぞれのスイッチング電源装置の出力電圧のアンバランスによって発生する損失を抑制し、また、複数台の同期整流回路を備えたスイッチング電源装置が並列運転されたときに、１台のスイッチング電源装置に他の数台のスイッチング電源装置から電流が流れ込み、スイッチング電源装置内部の半導体の定格を超えてしまい、半導体が破壊するといった問題も解決している。
【００２９】
ところで、整流平滑回路２の出力電圧を所定の値になるようにＤｕｔｙを制御するようなスイッチング電源装置では、この電圧を、スイッチング素子制御回路４の駆動電源として用いることが一般的である。スイッチング素子制御回路４には、制御用ＩＣやスイッチング素子ＴＲ１の駆動回路等が含まれている。
【００３０】
特許文献１に開示されているスイッチング電源装置では、逆流電流が流れると、整流平滑回路２の電圧が上昇するような制御が行われる。従って、逆流電流が大きくなると、該スイッチング電源装置の整流平滑回路２の電圧が高くなる。整流平滑回路２の電圧が高くなると、制御用ＩＣに耐電圧の高いものが必要になったり、スイッチング素子ＴＲ１の駆動電力が増加し、回路全体の損失が増加してしまうと言った問題が生じる。
【００３１】
この問題を解決するために本願出願人は、先に特願２００２−１３８８４５号の発明を提案している。この先願発明は、電源装置に逆流検知回路を設け、逆流を検知すると、スイッチング素子制御回路がスイッチング素子を制御する信号、およびフライホイールＦＥＴをオフさせる信号を出力してから、スイッチング素子がオンするまでの遅延時間を長くすることで、フライホイールＦＥＴがオフしてからスイッチング素子がオンするまでの時間が長くなるように制御し、図５の整流平滑回路２の出力電圧を上昇させることなく、逆流電流を抑制する回路を構成した。
【００３２】
しかし、上記特許文献１及び本願発明者による先願発明の回路には、逆流検知回路が必要になるなど、スイッチング電源装置の部品点数が多くなり、コストが高くなると言う問題があった。
【００３３】
また、上記図５、特許文献１及び本願発明者による先願発明の各回路のように、トランスＴｏの３次巻線１３に接続された整流平滑回路２の出力電圧を基に、スイッチング素子制御回路４により、スイッチング素子ＴＲ１のＤｕｔｙを制御し、スイッチング電源の出力電圧Ｖｏが所定の電圧Ｖｏ１になるように制御を行っているものでは、上記の逆流時の問題とは別に、さらにトランスＴｏの２次巻線１２に接続された整流平滑回路１の出力電圧Ｖｏが、トランスＴｏの１次巻線１１の入力電圧Ｖｉｎの影響を受けると言う問題点があった。
【００３４】
この問題を図５のスイッチング電源装置の回路を例に、図１３を基にして説明する。先ず図１３において、期間Ａは、スイッチング素子ＴＲ１がオンしている期間であり、この期間はトランスＴｏの１次巻線１１と３次巻線１３の巻数比と入力電圧Ｖｉｎによって定まる電圧が、トランスＴｏの３次巻線１３から出力される。
【００３５】
期間Ｂは、スイッチング素子ＴＲ１がオフしている期間であり、トランスＴｏの励磁がリセットされる期間である。トランスＴｏの励磁電流は、期間Ａでは、１次巻線１１のドットの有る端子から無い端子へ向かって流れていたため、期間Ａから期間Ｂへ移行すると、スイッチング素子ＴＲ１がオフするため、トランスＴｏの１次巻線１１のドットの無い端子から、スイッチング素子ＴＲ１の寄生容量等へ流れ込む。これにより、スイッチング素子ＴＲ１の寄生容量等に電荷が蓄えられ、その電荷が、トランスＴｏの１次巻線１１のドットの無い端子に流れ込むことで、トランスＴｏに期間Ａとは逆方向の励磁電流を流す。
【００３６】
期間Ｃも、期間Ｂと同じく、スイッチング素子ＴＲ１がオフしている期間である。ただし、トランスＴｏの励磁電流は、期間Ａから期間Ｂへ移行した直後とは逆方向の電流が流れる。つまり、トランスＴｏの励磁電流は、トランスＴｏの１次巻線１１のドットの有る端子から流れ出すことができる状態になっている。
【００３７】
ここで、トランスＴｏの２次巻線１２に同期整流素子ＴＲ２，ＴＲ３を備えた整流平滑回路１が接続されていると、２次巻線１２のドットの有る端子から、フライホイール側同期整流素子ＴＲ３のドレインからソース、フォワード側同期整流素子ＴＲ２のソースからドレイン、２次巻線１２のドットの無い端子へとトランスＴｏの励磁電流が流れることができる。期間Ｃにおいては、フライホイール側同期整流素子ＴＲ３はオン、フォワード側同期整流素子ＴＲ２はオフしているため、フォワード側同期整流素子ＴＲ２を流れる電流はその寄生ダイオードを通過することになる。従って、トランスＴｏの２次巻線１２は、フォワード側同期整流素子ＴＲ２の寄生ダイオードの順方向電圧に相当する電圧が発生した形となる。
【００３８】
この期間Ｃは、トランスＴｏの３次巻線１３には、［フォワード側同期整流素子ＴＲ２の寄生ダイオードの順方向電圧］×［トランスＴｏの３次巻線１３の巻数／２次巻線１２の巻数］の電圧が発生することになる。
【００３９】
期間ＢおよびＣは、トランスＴｏの３次巻線１３の整流平滑回路２内のチョークコイルＬ１１は、スイッチング素子ＴＲ１のオン期間中に蓄えられたエネルギーを放出している期間である。
【００４０】
期間Ｂにおいて、チョークコイルＬ１１に発生している電圧は、［整流平滑回路２の出力電圧］＋［ダイオードＤ１２の順方向電圧］となっている。しかし、期間Ｃにおいては、トランスＴｏの３次巻線１３に［フォワード側同期整流素子ＴＲ２の寄生ダイオードの順方向電圧］×［トランスＴｏの３次巻線１３の巻数／２次巻線１２の巻数］の電圧が発生することになるのでチョークコイルＬ１１に発生している電圧は、［整流平滑回路２の出力電圧］−［フォワード側同期整流素子ＴＲ２の寄生ダイオードの順方向電圧］×［トランスＴｏの３次巻線１３の巻数／２次巻線１２の巻数］となり、図１３に示すように、期間ＣにおけるチョークコイルＬ１１に発生する電圧は、期間ＢにおいてチョークコイルＬ１１が発生する電圧よりも小さくなる。なお、整流平滑回路１がダイオード整流の場合は、期間Ｃにおいてフライホイール側同期整流素子ＴＲ３ドレイン−ソース方向の電流は流れないので、図１３の破線のような波形となり、期間ＣにおいてチョークコイルＬ１１に発生する電圧が小さくなったりしない。
【００４１】
このスイッチング電源装置は、整流平滑回路２の出力電圧が一定になるようにスイッチング素子ＴＲ１のＤｕｔｙが制御される。つまり、図１３で示すように、チョークコイルＬ１１に印加される（若しくは、発生している）電圧×時間の面積Ａと面積Ｂが等しくなるように制御が行われている。従って、期間Ｃにおいて、チョークコイルＬ１１に発生する電圧が期間Ｂよりも小さくなった分だけ、スイッチング素子制御回路４は、スイッチング素子ＴＲ１のオンＤｕｔｙを狭くしようとする動作を行うことになる。
【００４２】
次に、入力電圧Ｖｉｎが変化した場合のチョークコイルＬ１１の波形を図１４に示す。入力電圧Ｖｉｎが高くなると、期間Ｃの長さが期間Ｃ’へと長くなるように変化する。これは、入力電圧Ｖｉｎが高いときは、スイッチング素子ＴＲ１のオンＤｕｔｙが小さくなるのに対して、トランスＴｏのリセット動作は入力電圧に依存しないため、オンＤｕｔｙが小さくなった分だけ期間Ｃが長くなるためである。従って、入力電圧Ｖｉｎが高いほど、期間Ｃの長さが長くなる。
【００４３】
つまり、入力電圧Ｖｉｎが高いほど期間Ｃの時間が長くなり、スイッチング素子制御回路４は、整流平滑回路２の出力電圧が一定になるように動作する為、スイッチング素子ＴＲ１のオンＤｕｔｙをさらに小さくしようとする動作を行う。これにより、３次巻線１３に接続された整流平滑回路２の出力電圧を所定の値に制御するために、入力電圧Ｖｉｎが高くなるに従って、２次巻線１２に接続された整流平滑回路１の出力電圧Ｖｏが低くなるという現象が現れていた。
【００４４】
そこで、図５、特許文献１及び本願発明者よる先願発明の回路では、上記のような入力電圧の変動により、２次巻線１２に接続された整流平滑回路１の出力電圧Ｖｏの変動を補正するために、入力電圧を検知し、整流平滑回路２の出力電圧を制御する所定の電圧を変化させるような、入力変動補正回路を必要としていた。
【００４５】
従って、図５、特許文献１、および先願発明の各スイッチング電源装置は、逆流検知回路や入力変動補正回路等の付加的な回路を必要とし、電源装置の回路を複雑にし、且つ、コストもかかるものとなっていた。
【００４６】
この発明は、上記従来の技術の問題点に鑑みて成されたもので、同期整流回路を備えたスイッチング電源装置において、簡単な回路で、逆流を抑制し、且つ、入力変動を防ぐことを可能にする回路構成を持ったスイッチング電源装置を提供することを目的とする。
【００４７】
【課題を解決するための手段】
この発明は、１次巻線と、２次巻線と、３次巻線を有するトランスを備え、上記１次巻線には、入力電源とＭＯＳ−ＦＥＴ等のスイッチング素子を直列に接続し、上記２次巻線には、ＭＯＳ−ＦＥＴ等の同期整流素子を有する第１の整流平滑回路を接続し、上記３次巻線には第２の整流平滑回路を接続し、上記３次巻線の第２の整流平滑回路の出力電圧を制御回路に入力し、この制御回路は、上記３次巻線の第２の整流平滑回路の出力電圧が所定の電圧になるように、上記スイッチング素子のオン／オフを制御することにより、上記２次巻線に接続された上記同期整流素子を有する上記第１の整流平滑回路の出力電圧が所定の出力電圧になるように制御されるスイッチング電源装置であって、上記３次巻線と上記第２の整流平滑回路との間に、上記制御回路が上記スイッチング素子をオフさせる信号に同期して、上記３次巻線と上記第２の整流平滑回路を切り離す、同期切り離し回路が設けられているスイッチング電源装置である。
【００４８】
また、上記同期切り離し回路は、ｐ−チャネル型ＭＯＳ−ＦＥＴと、このｐ−チャネル型ＭＯＳ−ＦＥＴのゲートとソースに接続された抵抗と、ＮＰＮトランジスタと、ダイオードにより構成され、上記ｐ−チャネル型ＭＯＳ−ＦＥＴのソースが上記３次巻線の一端と接続され、上記ｐ−チャネル型ＭＯＳ−ＦＥＴのドレインが上記第２の整流平滑回路の入力の一端と接続され、上記ｐ−チャネル型ＭＯＳ−ＦＥＴのゲートは、上記ダイオードのアノードに接続され、上記ダイオードのカソードは上記ＮＰＮトランジスタのコレクタに接続され、上記第２の整流平滑回路の入力の他端は、上記３次巻線の他端および上記ＮＰＮトランジスタのエミッタに接続され、上記ＮＰＮトランジスタのベースに上記スイッチング素子制御回路の制御信号が入力したスイッチング電源装置である。
【００４９】
さらに、上記ＮＰＮトランジスタのエミッタが、抵抗を介して上記第２の整流平滑回路の入力の他端及び上記３次巻線の他端に接続され、上記ＮＰＮトランジスタのベースに、上記スイッチング素子のゲートに入力した上記スイッチング素子制御回路の制御信号が分岐して入力した入力したスイッチング電源装置である。
【００５０】
【発明の実施の形態】
以下、この発明の実施の形態について図面に基づいて説明する。図１は、この発明の第一実施形態のスイッチング電源装置を示すもので、このスイッチング電源装置は、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置を例にしたもので、図５に示す従来例の回路と同様の構成は同様の符号を付して説明する。このスイッチング電源装置は、図１に示すように、入力電力をスイッチングするスイッチング素子ＴＲ１、同期整流を行うフォワード側同期整流素子ＴＲ２、及びフライホイール側同期整流素子ＴＲ３の全てにｎ−チャネル型ＭＯＳ−ＦＥＴを用いた場合を示す。この同期整流回路を備えたシングルフォワード方式のスイッチング電源装置は、１次巻き線１１、２次巻き線１２、３次巻き線１３、及び４次巻線１４から成るトランスＴｏを備える。入力電源１０のプラス端子に、トランスＴｏの１次巻線１１のドットの有る側の端子が接続され、トランスＴｏの１次巻線１１のドットの無い側の端子には、スイッチング素子ＴＲ１のドレインが接続され、スイッチング素子ＴＲ１のソースがグランド電位に接地され、入力電源１０のマイナス端子に接続されている。
【００５１】
トランスＴｏの２次巻線１２は、同期整流素子ＴＲ２，ＴＲ３を有する整流平滑回路１に接続されている。整流平滑回路１は、トランスＴｏの２次巻線１２のドットの有る端子に、フライホイール側同期整流素子ＴＲ３のドレインと出力チョークＬｏのドットの有る端子が接続されている。出力チョークＬｏのドットの無い端子には、出力コンデンサＣｏの一端が接続され、出力コンデンサＣｏの他端には、フライホイール側同期整流素子ＴＲ３のソースおよびフォワード側同期整流素子ＴＲ２のソースが接続されている。そして、フォワード側同期整流素子ＴＲ２のドレインには、２次巻線１２のドットの無い端子が接続されている。出力コンデンサＣｏには、並列に負荷１６が接続されている。
【００５２】
さらに、３次巻線１３の両端には同期切り離し回路２０を介して、整流平滑回路２が接続されている。同期切り離し回路２０は、スイッチング素子制御回路４の出力によりオン／オフするスイッチ２２を備える。スイッチ２２は、スイッチング素子ＴＲ１のオンに同期して閉じ、スイッチング素子ＴＲ１のオフに同期して開く。整流平滑回路２は、トランスＴｏの３次巻線１３のドットの有る端子に、スイッチ２２を介してダイオードＤ１１のアノードが接続され、ダイオードＤ１１のカソードには、ダイオードＤ１２のカソードおよびチョークコイルＬ１１のドットの有る端子が接続されている。チョークコイルＬ１１のドットの無い端子には、コンデンサＣ１１の一端が接続され、コンデンサＣ１１の他端には、ダイオードＤ１２のアノードおよび３次巻線１３のドットの無い端子が接続されている。
【００５３】
３次巻線１３に、同期切り離し回路２０を介して接続された整流平滑回路２の出力は、抵抗Ｒ１１，Ｒ１２により分圧されて、スイッチング素子制御回路４に入力されている。スイッチング素子制御回路４の出力は、スイッチング素子ＴＲ１のゲートに接続されている。スイッチング素子制御回路４は、同期切り離し回路２０を介して３次巻線１３に接続された整流平滑回路２の出力電圧が、所定の電圧になるように、スイッチング素子ＴＲ１のオン／オフのＤｕｔｙを制御している。
【００５４】
さらにこのスイッチング電源装置は、同期整流素子制御回路６を有し、この同期整流素子制御回路６の各制御出力が、整流平滑回路１の同期整流素子ＴＲ２，ＴＲ３の各ゲートに各々接続されている。
【００５５】
この実施形態のスイッチング電源装置の動作は、スイッチング素子ＴＲ１がオンする（スイッチング素子ＴＲ１のゲート・ソース間電圧（以下ＶＧＳと称す）がＨ）になる期間に同期して、フォワード側同期整流素子ＴＲ２がオンする（フォワード側同期整流素子ＴＲ２のＶＧＳがＨになる）。また、スイッチング素子ＴＲ１がオフする（スイッチング素子ＴＲ１のＶＧＳがＬになるタイミングに同期して、フライホイール側同期整流素子ＴＲ３がオンする（フライホイール側同期整流素子ＴＲ３のＶＧＳがＨになる）。この動作を繰り返すように、同期整流素子制御回路６が、同期整流素子ＴＲ２，ＴＲ３のゲート電圧を制御することで同期整流を実現している。
【００５６】
次に、この実施形態のスイッチング電源装置の動作時の各部の電流と電圧について考える。先ず、十分な負荷電流が流れているときは、図５の回路と同様に、図６に示すように動作している。スイッチング素子ＴＲ１のドレイン電流ＩＤ、フォワード側同期整流素子ＴＲ２のドレイン電流ＩＤ、フライホイール側同期整流素子ＴＲ３のドレイン電流ＩＤ、および出力チョークコイルＬｏの電流Ｉの全てが正方向に流れている。ここでこの正方向の電流の向きとは、スイッチング素子ＴＲ１ではドレインからソース、同期整流素子ＴＲ２，ＴＲ３ではソースからドレインに向かって流れる向きを言い、出力チョークコイルＬｏでは、ドットの有る端子からドットの無い端子に向かって流れる方向を言う。
【００５７】
次に、負荷電流が零のときの図１に示す本願実施形態のスイッチング電源装置各部の波形も、図５の回路と同様に図７に示すような波形となる。即ち、スイッチング素子ＴＲ１のドレイン電流ＩＤ、フォワード側同期整流素子ＴＲ２のドレイン電流ＩＤ、および出力チョークコイルＬｏの電流Ｉは、スイッチング素子ＴＲ１がオンした直後には、十分な負荷電流が流れているときの電流の向きと逆方向に流れ、時間が経過すると、電流が零となる点を通過し、正方向の電流が流れるようになる。また、フライホイール側同期整流素子ＴＲ３のドレイン電流ＩＤは、スイッチング素子ＴＲ１がオフした直後には、正方向の電流が流れるが、時間が経過すると、電流が零となる点を通過し、逆方向の電流が流れるようになる。
【００５８】
これは、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置が、出力電圧Ｖｏを所定電圧Ｖｏ１に一定となるように動作するためである。
【００５９】
この実施形態のスイッチング電源装置においても図５に示す回路と同様に、負荷電流が零の場合には、入力電源１０、トランスＴｏの１次巻線１１側から２次巻線１２側、出力チョークコイルＬｏを経由して、出力コンデンサＣｏへ送り出された電流が、出力チョークコイルＬｏ、トランスＴｏの２次巻線１２側から１次巻線１１側を経由して、再び、入力電源１０に回生される。つまり、入力電源１０から出力コンデンサＣｏへ送り出される電流と、出力コンデンサＣｏから入力電源１０へ回生される電流の大きさが等しくなることで、負荷電流が零の時でも、出力コンデンサＣｏの電圧が上昇してしまうことが無く、負荷電流が十分大きいときと同じＤｕｔｙのままで、出力電圧Ｖｏを一定に保つことができる。
【００６０】
即ち、この実施形態のスイッチング電源装置においても、負荷電流の大きさによらず、入力電圧Ｖｉｎ、スイッチング素子制御回路４が決定するＤｕｔｙから出力電圧Ｖｏが決定される。スイチング素子制御回路４は、３次巻線１３に接続された整流平滑回路２の出力電圧が所定の値になるように、スイッチング素子ＴＲ１のＤｕｔｙを制御するため、２次巻線１２に接続された、同期整流素子ＴＲ２，ＴＲ３を有する整流平滑回路１の出力電圧Ｖｏは、Ｖｏ＝［整流平滑回路２の電圧］×［２次巻線１２の巻数／３次巻線１３の巻数］に制御される。
【００６１】
次に、この図１に示したスイッチング電源装置の出力に、図示しない外部電圧源を接続すると、その外部電圧源からこのスイッチング電源装置の出力へ電流が流れ込む現象が発生する。これは、図５の回路と同様に、同期整流回路を備えたシングルフォワード方式のスイッチング電源装置が、出力電圧Ｖｏを所定電圧Ｖｏ１で一定にするように動作することによる。
【００６２】
ここで、比較のため、図５の回路に逆流電流が流れ込んでいるときの、各部波形の詳細を図１５に示す。なお、特許文献１及び本願発明者による先願発明の回路においても図１５に示す波形と同様の波形となる。
【００６３】
先ず、図５のスイッチング電源装置の回路に逆流電流が流れ込むと、スイッチング素子ＴＲ１のゲートがオフしてからも、スイッチング素子ＴＲ１のＶＤＳの電圧が上がってこない期間Ａ’が発生する。この期間は、トランスＴｏの３次巻線１３のドットの有る端子にプラスの電圧が発生しつづける期間となり、チョークコイルＬ１１は、電圧が印加された状態にあり、磁気エネルギーを蓄えている期間となる。
【００６４】
このとき、図５のスイッチング素子制御回路４は、トランスＴｏの３次巻線１３に接続された整流平滑回路２の出力電圧が所定の電圧となるようにスイッチング素子ＴＲ１のオンＤｕｔｙを決定するため、スイッチング素子ＴＲ１のゲートがオフしてからもスイッチング素子ＴＲ１のＶＤＳの電圧が上がってこない期間が発生すると、スイッチング素子ＴＲ１のオンＤｕｔｙをこの期間だけ絞ろうとする。
【００６５】
これに対して、この実施形態の図１の回路に逆電流を流し込んだときの各部の波形の詳細を図２に示す。図２の波形において、チョークコイルＬ１１の波形が図１５の波形と異なり、同期切り離し回路２０の動作により、スイッチング素子制御回路４がスイッチング素子ＴＲ１をオンさている期間だけ、チョークコイルＬ１１にトランス３次巻線の電圧が印加される。
【００６６】
即ち、図１に示す回路に逆電流を流し込んだ場合、期間Ａ’が発生し、スイッチング素子ＴＲ１がオフした後も、トランスＴｏの３次巻線１３のドットの有る端子にプラスの電圧が発生しつづける期間Ａ’が存在するが、チョークコイルＬ１１は、期間Ａ’の時には、すでにトランスＴｏの３次巻線１３から切り離された状態となり、期間Ａで蓄えた磁気エネルギーを放出する期間となっている。つまり、逆流電流が流れ込んできても、図５に示すの回路のように、スイッチング素子ＴＲ１のオンＤｕｔｙをこの期間だけ絞ろうとする動作が発生しない。
【００６７】
また、この現象をトランスＴｏのＤｕｔｙから考えると、逆流電流によって、スイッチング素子ＴＲ１のゲートがオフしても、トランスＴｏの巻線に電圧が発生している期間が存在することにより、トランスＴｏのオンＤｕｔｙが延長された状態を作り出す。オンＤｕｔｙが延長されると言うことは、出力電圧Ｖｏを引き上げる効果が生じる。ここで、整流平滑回路２は、同期切り離し回路２０により、スイッチング素子ＴＲ１のゲートがオンする期間以外は、トランスＴｏの３次巻線１３から切り離されるため、先のトランスＴｏのオンＤｕｔｙが延長された状態の影響を受けるのは、２次巻線１２に接続された整流平滑回路１のみである。従って、整流平滑回路１は整流平滑回路２で決定されるＤｕｔｙよりも、そのＤｕｔｙが延長された形となり、その出力電圧Ｖｏが引き上げられた形となる。言い換えれば、逆流電流が流れたときのみ、そのオンＤｕｔｙを広げるのと同様の動作を行うことになり、結果として、逆電流が流れないような動作を行う。
【００６８】
また、図１の回路において、入力電圧が変化した場合を考える。このときも、図５の回路では、図１４に示すように、入力電圧により期間Ｃの長さが変化し、チョークコイルＬ１１の電圧が変化していたが、本願実施形態では、図２に示すようにチョークコイルＬ１１は、期間Ｃの間は、同期切り離し回路２０により、トランスＴｏの３次巻線１３から切り離された状態となっているため、図１４に示すような期間Ｃの影響を受けることが無い。
【００６９】
以上より、本願実施形態のスイッチング電源装置は、逆流検知回路や入力変動補正回路のような複雑な回路を用いることなく、逆流電流の抑制や入力電圧による出力電圧Ｖｏの変動を抑えることが可能となる。
【００７０】
次にこの発明のスイチング電源装置の第二実施形態について、図３を基に説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態では、同期切り離し回路２０を、ｐ−チャネル型ＭＯＳ−ＦＥＴから成るトランジスタＴＲ２１と、トランジスタＴＲ２１のゲートとソースに接続された抵抗Ｒ２１と、ＮＰＮトランジスタＴＲ２２、及びダイオードＤ２１により構成したものである。ｐ−チャネル型ＭＯＳ−ＦＥＴのトランジスタＴＲ２１のソースが３次巻線１３のドットのある側に接続され、トランジスタＴＲ２１のドレインが整流平滑回路２の入力側のダイオードＤ１１のアノードに接続されている。そして、ＮＰＮトランジスタＴＲ２２のコレクタがダイオードＤ２１のカソードに接続され、ダイオードＤ２１のアノードがトランジスタＴＲ２１のゲートに接続されている。また、ＮＰＮトランジスタＴＲ２２のエミッタが、整流平滑回路２の入力の他端であるグランド電位側、及び３次巻線１３のドットのない側に接続されている。ＮＰＮトランジスタＴＲ２２のベースには、スイッチング素子制御回路４の制御信号であって、スイッチング素子ＴＲ１のベースに入力した制御信号と同期して同様にオン／オフする制御信号が入力している。
【００７１】
この実施形態スイッチング電源装置は、スイッチング素子制御回路４の制御信号によりＮＰＮトランジスタＴＲ２２がオン／オフすることで、ｐ−チャネル型ＭＯＳ−ＦＥＴから成るトランジスタＴＲ２１がオン／オフし、上記第一実施形態のスイッチング電源装置と同様の動作、作用を有し、同様の効果を得ることができる。
【００７２】
次にこの発明のスイチング電源装置の第三実施形態について、図４を基に説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態では、同期切り離し回路２０を、図３の構成に加えて、ＮＰＮトランジスタＴＲ２２のエミッタが、抵抗Ｒ２２を介して整流平滑回路２の入力他端であるグランド電位側及び３次巻線１３のドットのない側に接続されている。そして、ＮＰＮトランジスタＴＲ２２のベースには、スイッチング素子ＴＲ１のゲートに入力したスイッチング素子制御回路４の制御信号が分岐して入力している。
【００７３】
この実施形態スイッチング電源装置は、上記第一実施形態のスイッチング電源装置と同様の動作、作用を有し、同様の効果を得ることができ、さらに、スイッチング素子制御回路４の出力を、スイッチング素子ＴＲ１と同期切り離し回路２０とに分岐して利用することができ、回路構成をより簡略化することができる。
【００７４】
なお、この発明の同期整流素子としては、ｎ−チャネル型ＭＯＳ−ＦＥＴに限定されることはなく、ｐ−チャネル型ＭＯＳ−ＦＥＴやＩＧＢＴ等の素子を用いても良い。さらには、本発明の同期切り離し回路は、上記各実施形態の回路に限定されず、スイッチング素子制御回路からスイッチング素子制御信号を受けて第２の整流平滑回路を３次巻線から切り離し可能なものであればよい。
【００７５】
【発明の効果】
この発明のスイッチング電源装置は、逆流検知回路や入力変動補正回路等の複雑な回路を用いることなく、逆流電流の抑制や入力電圧による出力電圧の変動を抑えることが可能となり、スイッチング電源装置の回路の小型化を可能としコストダウンにも大きく寄与するものである。
【図面の簡単な説明】
【図１】本発明の第一実施形態のスイッチング電源装置の概略ブロック線図である。
【図２】本発明の第一実施形態のスイッチング電源装置に逆電流を流したときの、各素子の電圧波形のタイミングチャートである。
【図３】本発明の第二実施形態のスイッチング電源装置の概略ブロック線図である。
【図４】本発明の第三実施形態のスイッチング電源装置の概略ブロック線図である。
【図５】従来の同期整流回路を備えたスイッチング電源装置の概略ブロック線図である。
【図６】図５に示す従来のスイッチング電源装置において、負荷電流が大きい場合の動作を示すタイミングチャートである。
【図７】図５に示す従来のスイッチング電源装置の負荷電流が零の場合の動作を示すタイミングチャートである。
【図８】図５に示す従来のスイッチング電源装置の出力に外部電圧を印加した場合の動作を示すタイミングチャートである。
【図９】図５に示す従来のスイッチング電源装置の出力電流−出力電圧特性を示すグラフである。
【図１０】図５に示す従来のスイッチング電源装置を２台並列に接続した場合の出力電流−出力電圧特性を示すグラフである。
【図１１】他の従来例のスイッチング電源装置の概略ブロック線図である。
【図１２】図１１に示す従来例のスイッチング電源装置を２台並列に接続した場合の出力電流−出力電圧特性を示すグラフである。
【図１３】図５および図１１に示す従来のスイッチング電源装置の各素子の電圧波形を示すタイミングチャートである。
【図１４】図５および図１１に示す従来のスイッチング電源装置の入力電圧が変化した場合の各素子の電圧波形を示すタイミングチャートである。
【図１５】図５および図１１に示す従来のスイッチング電源装置に逆電流を流したときの、各素子の電圧波形のタイミングチャートである。
【符号の説明】
１，２  整流平滑回路
４    スイチング素子制御回路
６    同期整流素子制御回路
１０    入力電源
１１    １次巻線
１２    ２次巻線
１３    ３次巻線
１４    ４次巻線
１６    負荷
２０    同期切り離し回路
【図１】
2005006443.tif 000003
【図２】
2005006443.tif 000004
【図３】
2005006443.tif 000005
【図４】
2005006443.tif 000006
【図５】
2005006443.tif 000007
【図６】
2005006443.tif 000008
【図７】
2005006443.tif 000009
【図８】
2005006443.tif 000010
【図９】
2005006443.tif 000011
【図１０】
2005006443.tif 000012
【図１１】
2005006443.tif 000013
【図１２】
2005006443.tif 000014
【図１３】
2005006443.tif 000015
【図１４】
2005006443.tif 000016
【図１５】
2005006443.tif 000017