(57)【要約】【課題】大口径であり，機械的強度が高く，結晶欠陥が少ない半導体基板，およびその半導体基板を利用した半導体装置，およびそれらの製造方法を提供すること。【解決手段】半導体基板１００は，ＭＣＺ法により形成されたＮ- 型のシリコン基板１０と，そのシリコン基板１０上にエピタキシャル成長により形成されたＮ- 型のエピタキシャル層１１とを有している。シリコン基板１０のドーパント濃度は，１．０×１０13ａｔｏｍｓ／ｃｍ3 〜１．０×１０15ａｔｏｍｓ／ｃｍ3 の範囲内である。また，シリコン基板１０中の酸素濃度は，８．０×１０17ａｔｏｍｓ／ｃｍ3 以下である。【選択図】            図１
2005322712.tif 000002
【特許請求の範囲】
【請求項１】
ＭＣＺ法（磁界下チョクラルスキー法）により作製され，酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 （ＡＳＴＭ  Ｆ１２１  １９７９：以下，酸素濃度については同じ）以下である半導体ウェハ基板と，
前記半導体ウェハ基板上に位置し，エピタキシャル成長により形成されたエピタキシャル層とを有することを特徴とする半導体基板。
【請求項２】
請求項１に記載する半導体基板において，
前記半導体ウェハ基板の酸素濃度は，２．０×１０17ａｔｏｍｓ／ｃｍ3 〜８．０×１０17ａｔｏｍｓ／ｃｍ3 の範囲内であることを特徴とする半導体基板。
【請求項３】
ゲート電極への電圧印加により電流を制御する半導体装置において，
ＭＣＺ法により作製され，酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下である半導体ウェハ基板と，
前記半導体ウェハ基板上に位置し，エピタキシャル成長により形成されたエピタキシャル層とを有し，
前記エピタキシャル層には，チャネル領域が設けられていることを特徴とする半導体装置。
【請求項４】
請求項３に記載する半導体装置において，
前記半導体ウェハ基板の酸素濃度は，２．０×１０17ａｔｏｍｓ／ｃｍ3 〜８．０×１０17ａｔｏｍｓ／ｃｍ3 の範囲内であることを特徴とする半導体装置。
【請求項５】
請求項３または請求項４に記載する半導体装置において，
前記半導体ウェハ基板には，ゲート電極への電圧オン時に電流が流れる電流経路が設けられていることを特徴とする半導体装置。
【請求項６】
ＭＣＺ法によりシリコン単結晶ロッドを育成し，そのシリコン単結晶ロッドを半導体ウェハに加工する半導体ウェハ形成工程と，
前記半導体ウェハ形成工程にて形成された半導体ウェハ上にエピタキシャル成長によりエピタキシャル層を形成するエピタキシャル成長工程とを含み，
前記半導体ウェハ工程では，酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下のシリコン単結晶ロッドを作製することを特徴とする半導体基板の製造方法。
【請求項７】
請求項６に記載する半導体基板の製造方法において，
前記半導体ウェハ工程では，酸素濃度が２．０×１０17ａｔｏｍｓ／ｃｍ3 〜８．０×１０17ａｔｏｍｓ／ｃｍ3 の範囲内のシリコン単結晶ロッドを作製することを特徴とする半導体基板の製造方法。
【請求項８】
請求項６または請求項７に記載する半導体基板の製造方法において，
前記半導体ウェハ工程では，ドーパント不純物を含まないシリコン単結晶ロッドを作製した後に，そのシリコン単結晶ロッドに対してＮＴＤ（中性子照射ドーピング）処理を行うことでシリコン単結晶ロッドを所望のドーパント濃度とすることを特徴とする半導体基板の製造方法。
【請求項９】
ゲート電極への電圧印加により電流を制御する半導体装置の製造方法において，
ＭＣＺ法によりシリコン単結晶ロッドを育成し，そのシリコン単結晶ロッドを半導体ウェハに加工する半導体ウェハ形成工程と，
前記半導体ウェハ形成工程にて形成された半導体ウェハ上にエピタキシャル成長によりエピタキシャル層を形成するエピタキシャル成長工程と，
前記エピタキシャル成長工程にて形成されたエピタキシャル層に半導体素子を形成する半導体素子形成工程とを含み，
前記半導体ウェハ工程では，酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下のシリコン単結晶ロッドを作製することを特徴とする半導体基板の製造方法。
【請求項１０】
請求項９に記載する半導体装置の製造方法において，
前記半導体ウェハ工程では，酸素濃度が２．０×１０17ａｔｏｍｓ／ｃｍ3 〜８．０×１０17ａｔｏｍｓ／ｃｍ3 の範囲内のシリコン単結晶ロッドを作製することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項９または請求項１０に記載する半導体装置の製造方法において，
前記半導体ウェハ工程では，ドーパント不純物を含まないシリコン単結晶ロッドを作製した後に，そのシリコン単結晶ロッドに対してＮＴＤ処理を行うことでシリコン単結晶ロッドを所望のドーパント濃度とすることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，主に高耐圧半導体素子として利用される半導体基板，およびその半導体基板を利用した半導体装置，およびそれらの製造方法に関する。さらに詳細には，大口径であるとともに結晶欠陥が少ない半導体基板，およびその半導体基板を利用した半導体装置，およびそれらの製造方法に関する。
【背景技術】
【０００２】
従来から，高耐圧半導体素子，例えば，ＮＰＴ（Non PunchThrough）型，ＦＳ（Field Stop）型のＩＧＢＴ（Insulated Gate Bipolar Transistor）に利用されるウェハとして，ＭＣＺ法（Magnetic field applied CZochralski method：磁界下チョクラルスキー法）やＦＺ法（Floating Zone method）により製造されたウェハが利用されている。以下，ＭＣＺ法により製造されたウェハを「ＭＣＺウェハ」，ＦＺ法により製造されたウェハを「ＦＺウェハ」とする。
【０００３】
一般的に，ＭＣＺウェハを利用する際には，次のような問題を考慮する必要がある。すなわち，ＭＣＺウェハには，ウェハ中に不純物として格子間酸素が存在する。この格子間酸素は，高耐圧半導体素子の製造プロセス中，３００〜６００℃の熱処理により酸素ドナー化してしまうことがある。そのため，ウェハの高抵抗化を図るには，ウェハ中の酸素濃度は低い方が好ましい。一方，格子間酸素が少ないほどウェハの機械的強度は低くなることが知られている。すなわち，ウェハの高抵抗化とウェハの機械的強度の向上とはトレードオフの関係にある。
【０００４】
一方，ＦＺウェハは，酸素濃度が１．０×１０16ａｔｏｍｓ／ｃｍ3 以下と非常に低い。そのため，高抵抗化が容易でありパワーデバイス等に広く利用されている。しかしながら，機械的強度が低く，ウェハの割れやスリップが発生しやすいという問題がある。
【０００５】
また，半導体素子を製造する上で，ウェハサイズの大口径化が要請されている。近年，ＭＣＺウェハでは直径が１２インチのウェハが一般的であるのに対し，ＦＺウェハでは直径が８インチにも満たない。これは，ＭＣＺウェハとＦＺウェハとの製造方法の違いから生じる。すなわち，ＦＺウェハではシリコンの単結晶をネック部で支えているため，重量が大幅に増加するとそのネック部が簡単に折れてしまうこと，あるいは多結晶のシリコンを均一に単結晶化することが困難であること等が原因となる。従って，ＦＺウェハはウェハサイズの大口径化が困難である。
【０００６】
そこで，ＭＣＺウェハにて機械的強度の向上およびウェハサイズの大口径化を図ることが考えられる。しかしながら，ＭＣＺウェハでは，高酸素濃度であるがゆえに酸素析出等の結晶欠陥が生じる。また，格子間酸素がドナー化し，ドーパントとして寄与するため，ウェハ自体の抵抗率が変動してしまう。そのため，ＭＣＺウェハに半導体素子を形成すると，抵抗率のばらつき，酸化膜耐圧の低下，ライフタイムの低下等が懸念される。そこで，例えば特許文献１に開示された半導体シリコン基板の製造方法では，高酸素濃度のＭＣＺウェハ上にエピタキシャル成長による低欠陥層を形成している。これにより，素子領域に結晶欠陥が少ないウェハを製造することができるとしている。
【特許文献１】特開２００３−２８６０９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら，特許文献１に開示された半導体基板のように，高酸素濃度のＭＣＺウェハ上にエピタキシャル層を形成すると次のような問題がある。図１４は，熱処理を行う前後における酸素の濃度分布を示している。図１４中の縦軸はＭＣＺウェハ中の酸素濃度（単位：ａｔｏｍｓ／ｃｍ3 ）を示し，横軸は半導体基板の表面からの深さ（単位：μｍ）を示している。また，ＭＣＺウェハ上に形成されるエピタキシャル層の厚さは１０μｍとしている。図１４に示すように，熱処理前では，エピタキシャル層中に殆ど酸素が存在しない。一方，ＭＣＺウェハでは高酸素濃度の領域が一様に広がっている。しかし，熱処理後では，ＭＣＺウェハ中の酸素がエピタキシャル層中に拡散している。すなわち，熱処理によって格子間酸素が素子領域中に拡散してしまう。そのため，形成直後のエピタキシャル層は低欠陥であったとしても，その後の熱処理により結晶欠陥を招いてしまう。具体的な問題としては，酸素ドナー化による抵抗率のばらつき，酸素析出によるライフタイムの低下，酸化膜耐圧の低下等，素子特性の劣化が懸念される。
【０００８】
また，仮に熱処理後のエピタキシャル層が低欠陥領域のままであったとしても，この半導体基板に形成される半導体素子が縦型の半導体素子，すなわちＭＣＺウェハ中にも電流経路が設けられている半導体素子（例えば，図９に示すようなトレンチゲート型ＩＧＢＴ）であった場合には，前記したように酸素ドナーや酸素析出による抵抗率のばらつきが生じる。すなわち，ＭＣＺウェハが高酸素濃度であるがゆえに，素子特性の不安定化が懸念される。
【０００９】
本発明は，前記した従来のウェハが有する問題点を解決するためになされたものである。すなわちその課題とするところは，大口径であり，機械的強度が高く，結晶欠陥が少ない半導体基板，およびその半導体基板を利用した半導体装置，およびそれらの製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
この課題の解決を目的としてなされた半導体基板は，ＭＣＺ法により作製され，酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下である半導体ウェハ基板と，その半導体ウェハ基板上に位置し，エピタキシャル成長により形成されたエピタキシャル層とを有するものである。
【００１１】
すなわち，本発明の半導体基板は，ＭＣＺ法により作製された半導体ウェハ基板である。そのため，ウェハサイズの大口径化がＦＺウェハと比較して容易である。また，半導体ウェハ基板は，その酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下と極めて低濃度である。そのため，半導体基板上に設けられたエピタキシャル層に拡散する酸素量は極めて少ない。よって，エピタキシャル層は低欠陥状態を維持することができ，素子特性の安定化が図られる。なお，低酸素濃度の場合にはウェハの機械的強度が低くなることが懸念されるが，酸素濃度が２．０×１０17ａｔｏｍｓ／ｃｍ3 以上であればウェハの機械的強度は低下しないことが実験によりわかった。機械的強度の実験内容については後述する。また，ＦＺウェハの酸素濃度（一般的に１．０×１０16ａｔｏｍｓ／ｃｍ3 以下）と比較すると高酸素濃度であるため，ＦＺウェハと比較すると機械的強度は高い。
【００１２】
また，本発明は，ゲート電極への電圧印加により電流を制御する半導体装置であって，ＭＣＺ法により作製され，酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下である半導体ウェハ基板と，半導体ウェハ基板上に位置し，エピタキシャル成長により形成されたエピタキシャル層とを有し，そのエピタキシャル層には，チャネル領域が設けられているものにも及ぶものである。この低酸素濃度の半導体ウェハにより，製造プロセス中に熱処理を行ったとしてもエピタキシャル層は低欠陥状態を維持できる。そのため，本発明の半導体装置の素子特性は良好である。特にそのエピタキシャル層にチャネル領域が設けられた半導体装置には有効である。
【００１３】
また，本発明の半導体装置の半導体ウェハ基板にゲート電極への電圧オン時に電流が流れる電流経路が設けられているものであれば特に有効である。すなわち，半導体ウェハ基板自体の酸素濃度が低いため，半導体ウェハ基板中の酸素析出量は少ない。また，酸素ドナー量を低減することができる。よって，抵抗率のばらつきは少ない。そのため，半導体ウェハ基板に電流経路が設けられている縦型の半導体素子について，素子特性の安定化を図ることができる。
【００１４】
また，本発明の半導体基板の製造方法は，ＭＣＺ法によりシリコン単結晶ロッドを育成し，そのシリコン単結晶ロッドを半導体ウェハに加工する半導体ウェハ形成工程と，半導体ウェハ形成工程にて形成された半導体ウェハ上にエピタキシャル成長によりエピタキシャル層を形成するエピタキシャル成長工程とを含み，半導体ウェハ工程では，酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下のシリコン単結晶ロッドを作製することを特徴としている。
【００１５】
すなわち，本発明の半導体基板の製造方法では，まず，半導体ウェハ形成工程にてＭＣＺウェハを作製する。その際，作製後のＭＣＺウェハの酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下となるように磁場の強度，るつぼ軸の回転速度，シリコン単結晶ロッドの回転速度あるいは引き上げ速度等を調節する。その後，エピタキシャル成長工程にて半導体ウェハ上にエピタキシャル層を形成する。すなわち，極低酸素濃度のＭＣＺウェハ上にエピタキシャル層を形成することにより，エピタキシャル層への酸素の拡散を抑制する。これにより，エピタキシャル層は低欠陥状態を維持することができる。そして，そのエピタキシャル層にチャネル領域を持つ半導体素子を形成したとしても，その素子特性は良好である。
【００１６】
また，半導体ウェハ工程では，ドーパント不純物を含まないシリコン単結晶ロッドを作製した後に，そのシリコン単結晶ロッドに対してＮＴＤ処理を行うことでシリコン単結晶ロッドを所望のドーパント濃度とすることとするとよりよい。すなわち，Ｎ型の半導体ウェハを作製する場合には，ＮＴＤ処理を行うことでリン濃度のばらつきを低減することができる。そのため，ＮＴＤ処理が行われた半導体基板は高歩留りである。
【発明の効果】
【００１７】
本発明によれば，半導体ウェハ基板の酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下と低濃度であるため，抵抗率のばらつき，酸素析出，エピタキシャル層への酸素拡散等の結晶欠陥に伴う問題は低減される。また，半導体ウェハ基板は，ＭＣＺウェハであることからＦＺウェハに比べて大口径である。また，酸素濃度が２．０×１０17ａｔｏｍｓ／ｃｍ3 以上であればウェハの機械的強度の低下は生じない。よって，大口径であり，機械的強度が高く，結晶欠陥が少ない半導体基板，およびその半導体基板を利用した半導体装置，およびそれらの製造方法が実現されている。
【発明を実施するための最良の形態】
【００１８】
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。なお，本実施の形態は，ＮＰＴ型あるいはＦＳ型のＩＧＢＴに利用されるウェハに本発明を適用したものである。
【００１９】
［第１の形態］
第１の形態の半導体基板１００は，図１に示すようにＭＣＺ法により形成されたＮ- 型のシリコン基板１０と，そのシリコン基板１０上にエピタキシャル成長により形成されたＮ- 型のエピタキシャル層１１とを有している。シリコン基板１０のドーパント濃度は，１．０×１０13ａｔｏｍｓ／ｃｍ3 〜１．０×１０15ａｔｏｍｓ／ｃｍ3 の範囲内である。なお，このドーパント濃度を抵抗率に換算すると５Ωｃｍ〜５００Ωｃｍの範囲内となる。また，シリコン基板１０中の酸素濃度は，８．０×１０17ａｔｏｍｓ／ｃｍ3 以下である。また，エピタキシャル層１１の厚さは１０μｍ程度である。
【００２０】
続いて，図１に示した半導体基板１００の製造方法について説明する。まず，ウェハの酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下であり，ドーパント不純物を含まない極低酸素濃度のシリコン単結晶ロッドをＭＣＺ法により作製する。
【００２１】
このシリコン単結晶ロッドを作製する単結晶成長装置は一般的なものであればよい。例えば，図２に示すようなシリコン単結晶ロッド５１をワイヤ５２にて引き上げるタイプの単結晶成長装置５０が該当する。この単結晶成長装置５０は，黒鉛るつぼ５４内に石英るつぼ５３が配置された回転るつぼと，回転るつぼの外周に配置された黒鉛ヒータ５７とを有している。そして，石英るつぼ５３内には，黒鉛ヒータ５７によって加熱・融解されたシリコン融液５６が収容されている。また，回転るつぼの外周に設けられたコイル５８により回転るつぼ内に水平磁場を生成している。そして，石英るつぼ５３内のシリコン融液５６に種結晶の先端部分を浸し，これを徐々に引き上げて単結晶を成長させる。これにより，シリコン単結晶ロッド５１が作製される。なお，シリコン単結晶ロッド５１を任意の酸素濃度とするには，磁場の強度，るつぼ軸５５の回転速度，シリコン単結晶ロッド５１の回転速度あるいは引き上げ速度等を調節すればよい。
【００２２】
次に，引き上げられたシリコン単結晶ロッドの両端（頭部，尾部）を切断し，円筒形の単結晶シリコンブロックに整形する。次に，重水炉にて単結晶シリコンブロックを回転させながらＮＴＤ（Neutron Transmutation Doping：中性子照射ドーピング）処理を行う。このＮＴＤ処理を行うことによりシリコン（Ｓｉ）の一部がリン（Ｐ）に変換される。すなわち，ドーパント濃度が１．０×１０13ａｔｏｍｓ／ｃｍ3 〜１．０×１０15ａｔｏｍｓ／ｃｍ3 の範囲内のＮ- 型の単結晶シリコンブロックが作製される。なお，ＮＴＤ処理では，単結晶シリコンブロックに対して一様に中性子を照射するため，処理後の単結晶シリコンブロックのリン濃度は均一である。
【００２３】
その後，放射能が半減されるまで待って７００℃以上の欠陥回復アニールを行う。これにより，ＮＴＤ処理によるダメージが取り除かれる。その後，単結晶シリコンブロックを１枚１枚のウェーハにカットすることによりＮ- 型のＭＣＺウェハが作製される。このＭＣＺウェハが図１に示した半導体基板１００のシリコン基板１０に相当する。
【００２４】
次に，ＭＣＺウェハ上に，エピタキシャル成長により，厚さが１０μｍ程度でリン濃度が１．０×１０14ａｔｏｍｓ／ｃｍ3 程度のＮ- 型のエピタキシャル層を形成する。すなわち，ＭＣＺウェハの表面に低欠陥領域を形成する。エピタキシャル層を形成するエピタキシャル成長装置は一般的なものであればよい。例えば，エピタキシャル成長装置として枚葉炉を利用し，原料ガスをＳｉＨ4 とする。そして，高温（１１００℃程度）に加熱したＭＣＺウェハ上に膜厚に応じた任意の時間をかけて熱処理を行うことでエピタキシャル層を成長させる。このエピタキシャル層が図１に示した半導体基板１００のエピタキシャル層１１に相当する。これにより，図１に示した半導体基板１００が製造される。
【００２５】
この製造方法にて製造された半導体基板１００は，ＭＣＺウェハ中の酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下であるため，エピタキシャル層への酸素の拡散量が少ない。すなわち，図３に示すように従来のＭＣＺウェハ（図１４参照）と比較してＭＣＺウェハ中の格子間酸素が少ないため，エピタキシャル層に拡散する酸素が極めて少ない。よって，エピタキシャル層内での酸素ドナーの発生および酸素析出が大幅に低減される。その結果，抵抗率のばらつきの抑制やライフタイムの安定化を図ることができる。
【００２６】
続いて，第１形態の半導体基板１００の特性を３つの実験によって評価した。まず，１つめの実験では，酸素ドナー濃度のウェハ酸素濃度に対する依存性を評価した。すなわち，ＭＣＺ法によりウェハを作製すると，３００℃〜６００℃の熱処理により格子間酸素が酸素ドナー化してしまう。そして，その酸素ドナー化が抵抗率のばらつき等の問題の原因となる。特に，トレンチゲート型ＩＧＢＴ等の縦型の半導体素子に利用する場合には，酸素ドナー濃度を１．０×１０13／ｃｍ3 以下に抑えることが好ましい。
【００２７】
図４は，半導体素子形成後のＭＣＺウェハに対してＳＲ測定を行った結果を示している。すなわち，酸素ドナー濃度（単位：／ｃｍ3 ）とウェハ中の酸素濃度（単位：×１０17ａｔｏｍｓ／ｃｍ3 ）との相関関係を表している。図４に示したように酸素ドナー濃度を１．０×１０13／ｃｍ3 以下に抑えるには，ウェハ中の酸素濃度を８．０×１０17ａｔｏｍｓ／ｃｍ3 以下にするとことが必要であることがわかる。すなわち，本形態の半導体基板１００をトレンチゲート型ＩＧＢＴに利用する場合には，ウェハ中の酸素濃度を８．０×１０17ａｔｏｍｓ／ｃｍ3 以下とすることでウェハの抵抗率のばらつきが低減され，ウェハの高抵抗化を図ることが可能となる。
【００２８】
次に，２つめの実験では，ウェハの機械的強度のウェハ酸素濃度に対する依存性，あるいはスリップ長のウェハ酸素濃度に対する依存性を評価した。すなわち，ウェハ中の酸素濃度が低いほど，ウェハの機械的強度が低下することが知られている。そのため，酸素濃度の低下によるウェハの割れ等の不具合が懸念される。そこで，図５に示すような３点曲げ法によりウェハの機械的強度を測定した。この実験では，被検ウェハの裏面側の両端に支点Ａおよび支点Ｂを配し，被検ウェハの表面側の中央Ｃに荷重を加える。そして，被検ウェハに割れが生じたときの値（単位：ｇｆ）を破断荷重として測定する。
【００２９】
図６は，半導体素子形成後の本形態のＭＣＺウェハに対して破断荷重の測定を行った結果を示している。図６中の縦軸は，破断荷重を示している。また，図６中の横軸は，ウェハ中の酸素濃度（単位：ａｔｏｍｓ／ｃｍ3 ）を示している。なお，図６では，ウェハ中の酸素濃度が５．０×１０17ａｔｏｍｓ／ｃｍ3 以上のものを対象としているが，本実験や他の実験の結果により２．０×１０17ａｔｏｍｓ／ｃｍ3 以上であれば強度が保てることがわかっている。この結果，ウェハ中の酸素濃度が２．０×１０17ａｔｏｍｓ／ｃｍ3 〜１１．０×１０17ａｔｏｍｓ／ｃｍ3 の範囲内では，ウェハの機械的強度が殆ど変わらないことがわかった。すなわち，ウェハ中の酸素濃度が少なくとも２．０×１０17ａｔｏｍｓ／ｃｍ3 以上あればウェハの強度に影響を及ぼさないことがわかった。
【００３０】
また，高温熱処理時にウェハとボートとの接触によってスリップが発生，成長することが知られている。そこで，Ｎ2 雰囲気中，処理温度が１１５０℃で６時間の熱処理を行ったＭＣＺウェハについてＸＲＴ（Ｘ線トポグラフ）観察を行った。その結果，ウェハの酸素濃度が２．０×１０17ａｔｏｍｓ／ｃｍ3 であった場合には，最大スリップ長が３５ｍｍであった。一方，ウェハの酸素濃度が１１．０×１０17ａｔｏｍｓ／ｃｍ3 であった場合には，最大スリップ長が３２ｍｍであった。この結果，ウェハ中の酸素濃度が２．０×１０17ａｔｏｍｓ／ｃｍ3 〜１１．０×１０17ａｔｏｍｓ／ｃｍ3 の範囲内ではスリップ長の増減が殆ど生じないことがわかった。
【００３１】
次に，３つめの実験では，ＩＧＢＴの素子特性のライフタイムに対する依存性を評価した。すなわち，ウェハのライフタイムは，酸素析出や金属汚染等により大きく低下する。特にＩＧＢＴの素子特性（ターンオフ時間，オン電圧）は，ライフタイムに大きく依存することが知られている。そこで，図７に示すようなシミュレーションモデルにてＩＧＢＴの素子特性とライフタイムとの依存関係を調べた。すなわち，図７中のｘ部のライフタイムを１０００μｓから１桁ずつ下げ，その都度ＩＧＢＴの素子特性を求めた。図８は，シミュレーションモデルのＭＣＺウェハについてＩＧＢＴの素子特性の測定を行った結果を示している。図８に示すようにライフタイムが低下するほど，ターンオフタイムが低下するとともにオン電圧が上昇する。この結果から，ライフタイムは１００μｓ以上であることが好ましいことがわかる。
【００３２】
そこで，本形態の半導体基板１００上にトレンチゲート型ＩＧＢＴを試作し，そのＩＧＢＴの素子特性を評価した。その結果，ウェハのライフタイムは１００〜５００μｓであった。また，ターンオフタイムおよびオン電圧についても，シミュレーション結果中のライフタイムが１００μｓから１０００μｓまでの範囲内の値となった。すなわち，ＩＧＢＴの素子特性は良好であった。
【００３３】
これらの実験結果から，ウェハ中の酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下であるＭＣＺウェハを利用することにより，素子特性が良好な高耐圧半導体素子が形成可能であることがわかる。また，ウェハ中の酸素濃度が少なくとも２．０×１０17ａｔｏｍｓ／ｃｍ3 であれば，ウェハの機械的強度が低下しないことがわかった。
【００３４】
続いて，本形態の半導体基板１００を利用した高耐圧半導体素子について説明する。図９は，実施の形態の半導体基板１００をトレンチゲート型ＩＧＢＴ１１０に適用した例を示している。図９に示したＩＧＢＴ１１０には，Ｐウェル領域１２と，Ｎ+ エミッタ領域１３と，Ｐ+ コレクタ領域１４と，ゲート絶縁膜１５と，層間絶縁膜１６と，ゲート電極１７と，エミッタ電極１８と，コレクタ電極１９とが設けられている。ゲート電極１７を構成するゲート材としては，例えばポリシリコンがある。また，エミッタ電極１８やコレクタ電極１９を構成する電極材としては，例えばアルミニウムがある。
【００３５】
このような構造を有するＩＧＢＴ１１０では，ゲート電極１７への電圧印加によりＰウェル領域１２にチャネル効果を生じさせ，もってＮ+ エミッタ領域１３とＮ- 型のエピタキシャル領域１１との間の導通をコントロールしている。さらには，ゲートオン状態となると，Ｎ+ エミッタ領域１３とＰ+ コレクタ領域１４との間にキャリアの移動が生じてＩＧＢＴ１１０がオン状態となる。
【００３６】
ＩＧＢＴ１１０は次のような手順で作製される。まず，図１に示した半導体基板１００のエピタキシャル層１１に対し，イオン注入法および熱拡散法を利用してＰウェル領域１２を形成する。さらに，そのＰウェル領域１２に対し，イオン注入法および熱拡散法を利用してＮ+ エミッタ領域１３を形成する。次に，Ｎ+ エミッタ領域１３上からドライエッチングを行うことによりゲートトレンチを形成する。その後，熱酸化法によりゲート絶縁膜１５を形成し，そのゲート絶縁膜１５上にＣＶＤ法にてゲート材を堆積する。これにより，ゲートトレンチ内がゲート材で充填され，ゲート電極１７が形成される。その後，ＣＶＤ法により層間絶縁膜１６を形成し，さらにスパッタリング法によりエミッタ電極１８を形成する。
【００３７】
次に，シリコン基板１０を裏面から研磨し，その板厚を調節する。その後，イオン注入法および熱拡散法を適用し，シリコン基板１０の裏面からＰ+ コレクタ領域１４を形成する。さらにスパッタリング法によりコレクタ電極１９を形成する。これにより，図９に示したＩＧＢＴ１１０が作製される。
【００３８】
なお，ＩＧＢＴ１１０のチャネル領域は，低欠陥領域であるエピタキシャル層内のＰウェル領域１２に設けられる。そのため，エピタキシャル層の厚さは，ゲートトレンチの深さより大きい。また，素子領域の周辺にガードリングを設ける場合には，そのガードリングの深さよりも大きい。これにより，素子特性の安定化を確実に図ることができる。
【００３９】
以上詳細に説明したように第１の形態の半導体基板１００では，シリコン基板１０中の酸素濃度を８．０×１０17ａｔｏｍｓ／ｃｍ3 以下とすることとしている。これにより，酸素ドナー濃度を１．０×１０13／ｃｍ3 以下に抑えることができる。よって，ウェハ自体の抵抗率のばらつきの抑制，シリコン基板の高抵抗化が可能となる。特に，図９に示したＩＧＢＴ１１０のようにシリコン基板１０中に電流経路が設けられている半導体装置では，シリコン基板１０を低欠陥領域とすることにより素子特性の安定化が図られる。
【００４０】
また，シリコン基板１０中の酸素が少ないため，エピタキシャル層２への酸素の拡散量が少ない。そのため，従来のＭＣＺウェハと比較してエピタキシャル層（素子領域）中の酸素ドナー量や酸素析出量が少ない。よって，抵抗率のばらつきの低減，酸化膜耐圧の向上，キャリアのライフタイムの安定化等を図ることができる。
【００４１】
また，シリコン基板１０の酸素濃度を８．０×１０17ａｔｏｍｓ／ｃｍ3 以下としても機械的強度に影響しない（図６参照）。具体的には，ウェハ中の酸素濃度が２．０×１０17ａｔｏｍｓ／ｃｍ3 〜１１．０×１０17ａｔｏｍｓ／ｃｍ3 の範囲内では，ウェハの機械的強度が殆ど変わらない。また，ＭＣＺウェハであるシリコン基板１０は，ＦＺウェハの酸素濃度（一般的に１．０×１０16ａｔｏｍｓ／ｃｍ3 以下）と比較してその酸素濃度が高い。そのため，ＦＺウェハと比較すると機械的強度は高い。
【００４２】
また，シリコン基板１０はＭＣＺウェハであることから，ＦＺウェハと比較して，ウェハの大口径化，ウェハの機械的強度の向上，および低コスト化を図ることができる。従って，大口径であり，機械的強度が高く，結晶欠陥が少ない半導体基板が実現されている。
【００４３】
また，半導体基板１００の製造方法では，Ｎ- 型のシリコン基板１０を作製するに際し，ＮＴＤ処理によってシリコンの一部をリンに変換してＮ- 型の単結晶シリコンブロックとしている。このＮＴＤ処理によれば単結晶シリコンブロック中のリン濃度が一様になることから抵抗率の制御は非常に安定する。そのため，リンを混入してＮ- 型の単結晶シリコンブロックを作製する場合と比較して歩留りがよい。よって，低コスト化を図ることができる。
【００４４】
［第２の形態］
第２の形態の半導体基板２００は，図１０に示すようにＭＣＺ法により形成されたＰ+ 型のシリコン基板２０と，そのシリコン基板２０上にエピタキシャル成長により形成されたＮ型のエピタキシャル層２１とを有している。すなわち，本形態の半導体基板２００は，シリコン基板２０上にそのシリコン基板２０と導電型が異なるエピタキシャル層２１が設けられている。この点，シリコン基板１０と同一の導電型のエピタキシャル層１１が形成されていた第１の形態の半導体基板１００と異なる。シリコン基板２０のドーパント濃度は，１．０×１０14ａｔｏｍｓ／ｃｍ3 〜１．０×１０19ａｔｏｍｓ／ｃｍ3 の範囲内である。また，シリコン基板２０中の酸素濃度は，８．０×１０17ａｔｏｍｓ／ｃｍ3 以下である。また，エピタキシャル層２１の厚さは２５μｍ程度である。
【００４５】
続いて，図１０に示した半導体基板２００の製造方法について説明する。まず，ウェハの酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下で，かつボロンを含む不純物濃度が１．０×１０14ａｔｏｍｓ／ｃｍ3 〜１．０×１０19ａｔｏｍｓ／ｃｍ3 の範囲内で低酸素濃度のＰ+ 型のシリコン単結晶ロッドをＭＣＺ法により作製する。シリコン単結晶ロッドを作製する単結晶成長装置は一般的なものであればよい。また，シリコン単結晶ロッドを任意の酸素濃度とするには，磁場の強度，るつぼ軸の回転速度，シリコン単結晶ロッドの回転速度，引き上げ速度等を調節すればよい。
【００４６】
次に，引き上げられたシリコン単結晶ロッドの両端（頭部，尾部）を切断し，円筒形の単結晶シリコンブロックに整形する。その後，単結晶シリコンブロックを１枚１枚のウェーハに切断することでＰ+ 型のＭＣＺウェハが作製される。このＭＣＺウェハが図１０に示した半導体基板２００のシリコン基板２０に相当する。
【００４７】
次に，ＭＣＺウェハ上に，厚さが２５μｍ程度でリン濃度が１．０×１０14ａｔｏｍｓ／ｃｍ3 〜１．０×１０16ａｔｏｍｓ／ｃｍ3 の範囲内のＮ型のエピタキシャル層を形成する。エピタキシャル層を形成するエピタキシャル成長装置は一般的なものであればよい。このエピタキシャル層が図１０に示した半導体基板２００のエピタキシャル層２１に相当する。これにより，図１０に示した半導体基板２００が製造される。
【００４８】
この製造方法にて製造された半導体基板２００は，ＭＣＺウェハの酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下であるため，エピタキシャル層への酸素の拡散量は少ない。よって，エピタキシャル層での酸素ドナーの発生および酸素析出を低減することができ，抵抗率のばらつきの抑制やライフタイムの安定化が図られる。
【００４９】
続いて，本形態の半導体基板２００を利用した高耐圧半導体素子について説明する。図１１は，実施の形態の半導体基板２００をＣＭＯＳ２１０に適用した例を示している。ＣＭＯＳ２１０は，ＮＭＯＳ２１１とＰＭＯＳ２１２とを備えており，各ＭＯＳはトレンチ隔壁２１３により隔離されている。また，ＣＭＯＳ２１０には，Ｐウェル領域２２と，Ｎボディ領域２３と，Ｐボディ領域２４と，ゲート絶縁膜２５と，層間絶縁膜２６と，ゲート電極２７と，ソース電極２８と，ドレイン電極２９とが設けられている。
【００５０】
このような構造を有するＣＭＯＳ２１０では，ゲート電極２７への電圧印加によりＮＭＯＳ２１１中のＰウェル領域２２あるいはＰＭＯＳ２１２中のエピタキシャル層２１にチャネル効果を生じさせ，もって隣り合うＮボディ領域２３，２３間あるいは隣り合うＰボディ領域２４，２４間の導通をコントロールしている。
【００５１】
ＣＭＯＳ２１０は次のような手順で作製される。まず，図１０に示したエピタキシャル層２１のうち，ＮＭＯＳ２１１が作製される領域に対し，イオン注入法および熱拡散法を利用してＰウェル領域２２を形成する。さらに，そのＰウェル領域２２に対し，イオン注入法および熱拡散法を利用してＮボディ領域２３を形成する。また，エピタキシャル層２１のうち，ＰＭＯＳ２１２が作製される領域に対し，イオン注入法および熱拡散法を利用してＰボディ領域２４を形成する。次に，ドライエッチングを行うことによりトレンチ２１３を形成する。その後，熱酸化法によりゲート絶縁膜２５を形成する。また，トレンチ２１３の側壁に酸化膜を形成する。そして，ゲート絶縁膜２５上にＣＶＤ法にてゲート材を堆積し，ゲート電極２７を形成する。その後，ＣＶＤ法により層間絶縁膜２６を形成し，さらにスパッタリング法によりソース電極２８およびドレイン電極２９を形成する。これにより，図１１に示したＣＭＯＳ２１０が作製される。
【００５２】
第２の形態の半導体基板２００では，Ｐ+ 型のシリコン基板２０中の酸素濃度を８．０×１０17ａｔｏｍｓ／ｃｍ3 以下とすることとしている。これにより，第１の形態と同様に酸素ドナー濃度を１．０×１０13／ｃｍ3 以下に抑えることができる。よって，Ｐ+ 型のシリコン基板２０およびエピタキシャル層２１の抵抗率のばらつきの抑制が可能となる。また，半導体基板２００はＰ+ 型のＭＣＺウェハから作製されている。すなわち，ＭＣＺウェハの酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下であればよく，Ｐ型のシリコン基板２０であっても酸素ドナーの抑制の効果はある。また，半導体基板２００を利用してＣＭＯＳ２１０を形成している。すなわち，横型の半導体装置であっても縦型の半導体装置であってもエピタキシャル層２１を低欠陥領域に維持することによる素子特性の安定化は図られる。
【００５３】
［第３の形態］
第３の形態の半導体基板３００は，図１２に示すようにＭＣＺ法により形成されたＰ+ 型のシリコン基板３０と，そのシリコン基板３０上にエピタキシャル成長により形成されたＮ+ 型の第１エピタキシャル層３１と，その第１エピタキシャル層３１上に形成されたＮ--型の第２エピタキシャル層３２と，その第２エピタキシャル層３２上に形成されたＮ- 型の第３エピタキシャル層３３とを有している。すなわち，本形態の半導体基板３００は，シリコン基板３０上に多層構造のエピタキシャル層が設けられている。この点，厚さが１０μｍ程度のエピタキシャル層１１のみが形成されていた第１の形態の半導体基板１００と異なる。シリコン基板３０のドーパント濃度は，１．０×１０17ａｔｏｍｓ／ｃｍ3 〜１．０×１０19ａｔｏｍｓ／ｃｍ3 の範囲内である。また，シリコン基板３０中の酸素濃度は，８．０×１０17ａｔｏｍｓ／ｃｍ3 以下である。また，各エピタキシャル層の厚さは，第１エピタキシャル層３１が５μｍ程度，第２エピタキシャル層３２が２５μｍ程度，第３エピタキシャル層３３が９０μｍ程度である。
【００５４】
続いて，図１２に示した半導体基板３００の製造方法について説明する。まず，ウェハの酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下で，かつボロンを含む不純物濃度が１．０×１０17ａｔｏｍｓ／ｃｍ3 〜１．０×１０19ａｔｏｍｓ／ｃｍ3 の範囲内で低酸素濃度のＰ+ 型のシリコン単結晶ロッドをＭＣＺ法により作製する。シリコン単結晶ロッドを作製する単結晶成長装置は一般的なものであればよい。また，シリコン単結晶ロッドを任意の酸素濃度とするには，磁場の強度，るつぼ軸の回転速度，シリコン単結晶ロッドの回転速度，引き上げ速度等を調節すればよい。
【００５５】
次に，引き上げられたシリコン単結晶ロッドの両端（頭部，尾部）を切断し，円筒形の単結晶シリコンブロックに整形する。その後，単結晶シリコンブロックを１枚１枚のウェーハに切断することでＰ+ 型のＭＣＺウェハが作製される。このＭＣＺウェハが図１２に示した半導体基板３００のシリコン基板３０に相当する。
【００５６】
次に，ＭＣＺウェハ上に，厚さが５μｍ程度でリン濃度が１．０×１０17ａｔｏｍｓ／ｃｍ3 〜１．０×１０19ａｔｏｍｓ／ｃｍ3 の範囲内のＮ+ 型の第１エピタキシャル層を形成する。さらに，その第１エピタキシャル層上に，厚さが２５μｍ程度でリン濃度が５．０×１０13ａｔｏｍｓ／ｃｍ3 程度のＮ--型の第２エピタキシャル層を形成する。さらに，その第２エピタキシャル層上に，厚さが９０μｍ程度でリン濃度が１．０×１０14ａｔｏｍｓ／ｃｍ3 程度のＮ- 型の第３エピタキシャル層を形成する。すなわち，ＭＣＺウェハの表面に厚さが１２０μｍ程度で３層構造のエピタキシャル層を形成する。エピタキシャル層を形成するエピタキシャル成長装置は一般的なものであればよい。これらのエピタキシャル層が図１２に示した半導体基板３００の第１エピタキシャル層３１，第２エピタキシャル層３２，第３エピタキシャル層３３にそれぞれ相当する。これにより，図１２に示した半導体基板３００が製造される。
【００５７】
この製造方法にて製造された半導体基板３００は，ＭＣＺウェハの酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3 以下であるため，第１エピタキシャル層への酸素の拡散量は少ない。さらには，第２エピタキシャル層および第３エピタキシャル層への酸素の拡散は殆どない。よって，各エピタキシャル層での酸素ドナーの発生および酸素析出を低減することができ，抵抗率のばらつきの抑制やライフタイムの安定化が図られる。
【００５８】
続いて，本形態の半導体基板３００を利用した高耐圧半導体素子について説明する。図１３は，実施の形態の半導体基板３００をトレンチゲート型ＩＧＢＴ３１０に適用した例を示している。図１３に示したＩＧＢＴ３１０には，Ｐウェル領域３４と，Ｎ+ エミッタ領域３５と，ゲート絶縁膜３６と，層間絶縁膜３７と，ゲート電極３８と，エミッタ電極３９と，コレクタ電極４０とが設けられている。なお，Ｐ+ 型のシリコン基板３０は，ＩＧＢＴ３１０のコレクタ領域として利用される。
【００５９】
このような構造を有するＩＧＢＴ３１０では，ゲート電極３８への電圧印加によりＰウェル領域３４にチャネル効果を生じさせ，もってＮ+ エミッタ領域３５とＮ- 型の第３エピタキシャル領域３３との間の導通をコントロールしている。さらには，ゲートオン状態となると，Ｎ+ エミッタ領域３５とＰ+ 型のシリコン基板３０，すなわちコレクタ領域との間にキャリアの移動が生じてＩＧＢＴ３１０がオン状態となる。
【００６０】
ＩＧＢＴ３１０は次のような手順で作製される。まず，図１２に示した半導体基板３００の第３エピタキシャル層３３に対し，イオン注入法および熱拡散法を利用してＰウェル領域３４を形成する。さらに，そのＰウェル領域３４に対し，イオン注入法および熱拡散法を利用してＮ+ エミッタ領域３５を形成する。次に，Ｎ+ エミッタ領域３５上からドライエッチングを行うことによりゲートトレンチを形成する。その後，熱酸化法によりゲート絶縁膜３６を形成し，そのゲート絶縁膜３６上にＣＶＤ法にてゲート材を堆積する。これにより，ゲートトレンチ内がゲート材で充填され，ゲート電極３８が形成される。その後，ＣＶＤ法により層間絶縁膜３７を形成し，さらにスパッタリング法によりエミッタ電極３９を形成する。次に，シリコン基板３０を裏面から研磨し，その板厚を調節する。さらにスパッタリング法によりコレクタ電極４０を形成する。これにより，図１３に示したＩＧＢＴ３１０が作製される。
【００６１】
第３の形態の半導体基板３００では，Ｐ+ 型のシリコン基板３０中の酸素濃度を８．０×１０17ａｔｏｍｓ／ｃｍ3 以下とすることとしている。これにより，第１の形態と同様に酸素ドナー濃度を１．０×１０13／ｃｍ3 以下に抑えることができる。よって，抵抗率のばらつきの抑制，シリコン基板の高抵抗化が可能となる。特に，図１３に示したＩＧＢＴ３１０のようにシリコン基板３０中に電流経路が設けられている半導体装置では，シリコン基板３０が低欠陥領域であることから素子特性の安定化が図られる。
【００６２】
なお，これまでの実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。各半導体領域については，Ｐ型とＮ型とを入れ替えてもよい。また，第１の形態では，ＮＴＤ処理によってＮ- 型のシリコン基板１０を作製するため，ノンドープのシリコン単結晶ロッドを育成しているが，ＮＴＤ処理を行わずにリンを含む低酸素濃度のＮ+ 型のシリコン単結晶ロッドを育成してもよい。
【図面の簡単な説明】
【００６３】
【図１】第１の形態にかかる半導体基板を示す断面図である。
【図２】シリコン単結晶ロッドを作製する単結晶成長装置の一例を示す図である。
【図３】第１の形態の半導体基板における熱処理前後の酸素濃度分布を示すグラフである。
【図４】第１の形態のＭＣＺウェハにおける酸素ドナー濃度とウェハ酸素濃度との関係を示すグラフである。
【図５】ウェハの強度を評価するための３点曲げ法のイメージを示す図である。
【図６】第１の形態のＭＣＺウェハにおける酸素濃度ごとの破断荷重を示すグラフである。
【図７】被検ＩＧＢＴのシミュレーションモデルを示す図である。
【図８】シミュレーションモデルのＭＣＺウェハにおけるＩＧＢＴの素子特性の関係を示すグラフである。
【図９】第１の形態にかかる半導体基板を利用したＩＧＢＴを示す断面図である。
【図１０】第２の形態にかかる半導体基板を示す断面図である。
【図１１】第２の形態にかかる半導体基板を利用したＣＭＯＳを示す断面図である。
【図１２】第３の形態にかかる半導体基板を示す断面図である。
【図１３】第３の形態にかかる半導体基板を利用したＩＧＢＴを示す断面図である。
【図１４】従来の半導体基板における熱処理前後の酸素濃度分布を示すグラフである。
【符号の説明】
【００６４】
１０    シリコン基板（ＭＣＺウェハ）
１１    エピタキシャル層
１２    Ｐウェル領域
１３    Ｎ+ エミッタ領域
１４    Ｐ+ コレクタ領域
１５    ゲート絶縁膜
１７    ゲート電極
１８    エミッタ電極
１９    コレクタ電極
１００  半導体基板
１１０  ＩＧＢＴ
【図１】
2005322712.tif 000003
【図２】
2005322712.tif 000004
【図３】
2005322712.tif 000005
【図４】
2005322712.tif 000006
【図５】
2005322712.tif 000007
【図６】
2005322712.tif 000008
【図７】
2005322712.tif 000009
【図８】
2005322712.tif 000010
【図９】
2005322712.tif 000011
【図１０】
2005322712.tif 000012
【図１１】
2005322712.tif 000013
【図１２】
2005322712.tif 000014
【図１３】
2005322712.tif 000015
【図１４】
2005322712.tif 000016