(57)【要約】 【課題】  相変化メモリ装置及びこれの製造方法が開示される。【解決手段】  相変化ランドムアクセスメモリ（ＰＲＡＭ）のような不揮発性メモリの例示的な単位セルはアドレスラインとデータラインに連結され、データラインから電圧の印加を受けるＭＯＳトランジスタを含む。単位セルは、電圧によって発生される熱によって相が変わる相変化物質と実質的な接地電圧に連結された上部電極を更に含む。  【選択図】    図３
2005244235.tif 000002
【特許請求の範囲】
【請求項１】
アドレスラインとデータラインに連結され、前記データラインから電圧の印加を受けるＭＯＳトランジスタと、
前記電圧によって発生される熱によって相を変化させる相変化物質と、
実質的な接地電圧に連結される上部電極と、を含む不揮発性メモリの単位セル。
【請求項２】
前記相変化物質及び前記上部電極のうち、少なくとも一つは前記不揮発性メモリの他の単位セル間に共有されることを特徴とする請求項１記載の不揮発性メモリの単位セル。
【請求項３】
前記相変化物質及び前記上部電極のうち、少なくとも一つは前記不揮発性メモリの互いに隣接する単位セル間に共有されることを特徴とする請求項２記載の不揮発性メモリの単位セル。
【請求項４】
前記不揮発性メモリの各単位セルの上部電極は、セル単位でパターニングされることを特徴とする請求項２記載の不揮発性メモリの単位セル。
【請求項５】
前記上部電極は、不揮発性メモリのブロックのロー方向の各単位セル間に共有されることを特徴とする請求項２記載の不揮発性メモリの単位セル。
【請求項６】
前記上部電極は、不揮発性メモリのブロックのカラム方向の各単位セル間に共有されることを特徴とする請求項２記載の不揮発性メモリの単位セル。
【請求項７】
前記相変化物質及び前記上部電極は、不揮発性メモリのブロックの他の単位セル間に共有されることを特徴とする請求項２記載の不揮発性メモリの単位セル。
【請求項８】
前記相変化物質及び前記上部電極は、前記不揮発性メモリのブロックの互いに隣接する単位セル間に共有されることを特徴とする請求項７記載の不揮発性メモリの単位セル。
【請求項９】
前記相変化物質は、硫黄（Ｓ）、セレニウム（Ｓｅ）、又はテルル（Ｔｅ）より少なくとも一つを含むことを特徴とする請求項１記載の不揮発性メモリの単位セル。
【請求項１０】
前記相変化物質は、少なくとも一つのカルコゲン化合物を含むことを特徴とする請求項１記載の不揮発性メモリの単位セル。
【請求項１１】
前記相変化物質は、タンタル（Ｔａ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）又はアンチモン−テルル（Ｓｂ−Ｔｅ）を含む少なくとも一つの５Ｂ族元素、又はタングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、又はアンチモン−セレニウム（Ｓｂ−Ｓｅ）を含む少なくとも一つの６Ｂ族元素で構成されることを特徴とする請求項１記載の不揮発性メモリの単位セル。
【請求項１２】
前記相変化物質は、ゲルマニウム−アンチモン−テルル（ＧＳＴ）を含むことを特徴とする請求項１記載の不揮発性メモリの単位セル。
【請求項１３】
前記相変化物質は、少なくとも一つの不純物を更に含むことを特徴とする請求項１２記載の不揮発性メモリの単位セル。
【請求項１４】
前記少なくとも一つの不純物は、窒化物を含むことを特徴とする請求項１３記載の不揮発性メモリの単位セル。
【請求項１５】
前記相変化物質は、１０ｎｍ〜１００ｎｍの厚さを有することを特徴とする請求項１記載の不揮発性メモリの単位セル。
【請求項１６】
前記上部電極は、チタニウム（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、タングステン（Ｗ）、窒素元素を含有する導電性物質又はシリサイドより少なくとも一つで構成されることを特徴とする請求項１記載の不揮発性メモリの単位セル。
【請求項１７】
前記上部電極は、チタニウム窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、モリブデン窒化物（ＭｏＮ）、ニオブ窒化物、チタニウム−シリコン窒化物、チタニウム−アルミニウム窒化物、チタニウム−ボロン窒化物、ジルコニウム−シリコン窒化物、タングステン−シリコン窒化物、タングステン−ボロン窒化物、ジルコニウム−アルミニウム窒化物、モリブデン−シリコン窒化物、モリブデン−アルミニウム窒化物、タンタル−シリコン窒化物、タンタル−アルミニウム窒化物、チタニウム酸窒化物、チタニウム−アルミニウム酸窒化物、タングステン酸窒化物、タンタル酸窒化物、タンタルシリサイド（ＴａＳｉ）、タングステンシリサイド（ＷＳｉ）又はモリブデンシリサイド（ＭｏＳｉ）で構成されることを特徴とする請求項１６記載の不揮発性メモリの単位セル。
【請求項１８】
前記ＭＯＳトランジスタと前記相変化物質との間に形成される下部電極を更に含むことを特徴とする請求項１記載の不揮発性メモリの単位セル。
【請求項１９】
前記下部電極は、前記熱を発生させ、前記相変化物質の相を変化させることを特徴とする請求項１８記載の不揮発性メモリセルの単位セル。
【請求項２０】
前記ＭＯＳトランジスタと前記相変化物質との間に形成される第１絶縁層を更に含むことを特徴とする請求項１記載の不揮発性メモリの単位セル。
【請求項２１】
前記第１絶縁層は、シリコン酸化物、ＴＥＯＳ、ＵＳＧ、ＳＯＧ又はＨＤＰ−ＣＶＤ酸化物を含むことを特徴とする請求項２０記載の不揮発性メモリの単位セル。
【請求項２２】
前記ＭＯＳトランジスタと前記相変化物質との間に形成される第２絶縁層を更に含むことを特徴とする請求項２０記載の不揮発性メモリの単位セル。
【請求項２３】
前記第２絶縁層は、シリコン酸化物、ＴＥＯＳ、ＵＳＧ、ＳＯＧ又はＨＤＰ−ＣＶＤ酸化物を含むことを特徴とする請求項２２記載の不揮発性メモリの単位セル。
【請求項２４】
単位セルのＭＯＳトランジスタをターンオンする段階と、
データラインから前記ＭＯＳトランジスタと下部電極を通じて入力電源を供給する段階と、
上部電極にプレート電源を供給する段階と、
前記入力電源から熱を発生させる段階と、
前記熱を用いて単位セルに相応する相変化物質の状態を部分的に変化させる段階と、を含む不揮発性メモリの単位セルプログラミング方法。
【請求項２５】
前記熱は、前記下部電極によって発生されることを特徴とする請求項２４記載の不揮発性メモリの単位セルプログラミング方法。
【請求項２６】
前記データラインから前記上部電極に電流が流れることを特徴とする請求項２４記載の不揮発性メモリの単位セルプログラミング方法。
【請求項２７】
前記相変化物質及び前記上部電極のうち、少なくとも一つは前記不揮発性メモリの他の単位セル間に共有されることを特徴とする請求項２４記載の不揮発性メモリの単位セルプログラミング方法。
【請求項２８】
前記相変化物質及び前記上部電極のうち、少なくとも一つは前記不揮発性メモリの互いに隣接する単位セル間に共有されることを特徴とする請求項２７記載の不揮発性メモリの単位セルプログラミング方法。
【請求項２９】
前記不揮発性メモリの各単位セルの上部電極はセル単位にパターニングされることを特徴とする請求項２７記載の不揮発性メモリの単位セルプログラミング方法。
【請求項３０】
前記上部電極は、不揮発性メモリのブロックのロー方向の各単位セル間に共有されることを特徴とする請求項２７記載の不揮発性メモリの単位セルプログラミング方法。
【請求項３１】
前記上部電極は、不揮発性メモリのブロックのカラム方向の各単位セル間に共有されることを特徴とする請求項２７記載の不揮発性メモリの単位セルプログラミング方法。
【請求項３２】
前記相変化物質及び前記上部電極は、不揮発性メモリのブロックの他の単位セル間に共有されることを特徴とする請求項２７記載の不揮発性メモリの単位セルプログラミング方法。
【請求項３３】
前記相変化物質及び前記上部電極は、前記不揮発性メモリのブロックの互いに隣接する単位セル間に共有されることを特徴とする請求項３２記載の不揮発性メモリの単位セルプログラミング方法。
【請求項３４】
単位セルのＭＯＳトランジスタをターンオンさせる段階と、
上部電極にプレート電源を提供する段階と、
データラインから前記ＭＯＳトランジスタ、下部電極及び相変化物質を通じて入力電源を提供して前記相変化物質に電流を発生させる段階と、
パラメータを読み出して、前記単位セルの値を決定する段階と、を含むことを特徴とする不揮発性メモリの単位セル読み出し方法。
【請求項３５】
前記読み出し動作は、センスアンプによって遂行されることを特徴とする請求項３４記載の不揮発性メモリの単位セル読み出し方法。
【請求項３６】
前記センスアンプは、前記電流を基準電流と比較して前記単位セルの値を決定することを特徴とする請求項３４記載の不揮発性メモリの単位セル読み出し方法。
【請求項３７】
前記パラメータは、前記電流であることを特徴とする請求項３４記載の不揮発性メモリの単位セル読み出し方法。
【請求項３８】
前記パラメータは、電圧であることを特徴とする請求項３４記載の不揮発性メモリの単位セル読み出し方法。
【請求項３９】
前記電流は、前記データラインから前記上部電極に流れることを特徴とする請求項３４記載の不揮発性メモリの単位セル読み出し方法。
【請求項４０】
前記相変化物質及び前記上部電極のうち、少なくとも一つは前記不揮発性メモリの他の単位セル間に共有されることを特徴とする請求項３４記載の不揮発性メモリの単位セル読み出し方法。
【請求項４１】
前記相変化物質及び前記上部電極のうち、少なくとも一つは前記不揮発性メモリの互いに隣接する単位セル間に共有されることを特徴とする請求項４０記載の不揮発性メモリの単位セル読み出し方法。
【請求項４２】
前記不揮発性メモリの各単位セルの上部電極は、セル単位にパターニングされることを特徴とする請求項４０記載の不揮発性メモリの単位セル読み出し方法。
【請求項４３】
前記上部電極は、不揮発性メモリのブロックのロー方向の各単位セル間に共有されることを特徴とする請求項４０記載の不揮発性メモリの単位セル読み出し方法。
【請求項４４】
前記上部電極は、不揮発性メモリのブロックのカラム方向の各単位セル間に共有されることを特徴とする請求項４０記載の不揮発性メモリの単位セル読み出し方向。
【請求項４５】
前記相変化物質及び前記上部電極は、不揮発性メモリのブロックの他の単位セル間に共有されることを特徴とする請求項４０記載の不揮発性メモリの単位セル読み出し方法。
【請求項４６】
前記相変化物質及び前記上部電極は、前記不揮発性メモリのブロックの互いに隣接する単位セル間に共有されることを特徴とする請求項４５記載の不揮発性メモリの単位セル読み出し方向。
【請求項４７】
中央処理装置と、
アドレスバスとコントロールバスを通じて前記中央処理装置と直接連結される複数の不揮発性メモリセルを有する不揮発性ランドムアクセスメモリと、を含むことを特徴とするプロセシングシステム。
【請求項４８】
前記不揮発性メモリは、相変化メモリ（ＰＲＡＭ）であることを特徴とする請求項４７記載の不揮発性ランドムアクセスメモリ。
【請求項４９】
基板にＭＯＳトランジスタを形成する段階と、
前記ＭＯＳトランジスタを絶縁するための第１絶縁膜を形成する段階と、
前記ＭＯＳトランジスタをアクセスするための第１コンタクトを形成する段階と、
第１電極を形成する段階と、
前記第１電極上に相変化物質層を形成する段階と、
前記相変化物質層に第２電極を形成する段階とを含み、前記相変化物質層及び第２電極のうち、少なくとも一つは不揮発性メモリの隣接する単位セル間に共有されることを特徴とする不揮発性メモリの単位セル製造方法。
【請求項５０】
前記相変化物質層及び前記第２電極のうち、少なくとも一つは不揮発性メモリの他の単位セル間によって共有されることを特徴とする請求項４９記載の不揮発性メモリの単位セル製造方法。
【請求項５１】
前記相変化物質層及び前記第２電極のうち、少なくとも一つは不揮発性メモリの隣接する単位セル間に共有されることを特徴とする請求項５０記載の不揮発性メモリの単位セル製造方法。
【請求項５２】
前記不揮発性メモリの各単位セルの前記第２電極は、セル単位にパターニングされることを特徴とする請求項５０記載の不揮発性メモリの単位セル製造方法。
【請求項５３】
前記第２電極は、不揮発性メモリのブロックのロー方向の各単位セル間に共有されることを特徴とする請求項５０記載の不揮発性メモリの単位セル製造方法。
【請求項５４】
前記第２電極は、不揮発性メモリのブロックのカラム方向の各単位セル間に共有されることを特徴とする請求項５０記載の不揮発性メモリの単位セル製造方法。
【請求項５５】
前記相変化物質層及び前記上部電極は、不揮発性メモリのブロックの他の単位セル間に共有されることを特徴とする請求項５０記載の不揮発性メモリの単位セル製造方法。
【請求項５６】
前記相変化物質層及び前記上部電極は、前記不揮発性メモリのブロックの互いに隣接する単位セル間に共有されることを特徴とする請求項５５記載の不揮発性メモリの単位セル製造方法。
【請求項５７】
前記相変化物質層は、硫黄、セレニウム、又はテルルより少なくとも一つを含むことを特徴とする請求項４９記載の不揮発性メモリの単位セル製造方法。
【請求項５８】
前記相変化物質層は、少なくとも一つのカルコゲン化合物を含むことを特徴とする請求項４９記載の不揮発性メモリの単位セル製造方法。
【請求項５９】
前記相変化物質層は、タンタル、ニオブ、バナジウム、又はアンチモン−テルルを含む少なくとも一つの５Ｂ族元素、又はタングステン、モリブデン、クロム、アンチモン−セレニウムを含む少なくとも一つの６Ｂ族元素で構成されることを特徴とする請求項４０記載の不揮発性メモリの単位セル製造方法。
【請求項６０】
前記相変化物質層は、ゲルマニウム−アンチモン−テルル（ＧＳＴ）を含むことを特徴とする請求項４９記載の不揮発性メモリの単位セル製造方法。
【請求項６１】
前記相変化物質層は、少なくとも一つの不純物を更に含むことを特徴とする請求項６０記載の不揮発性メモリの単位セル製造方法。
【請求項６２】
前記少なくとも一つの不純物は、窒化物を含むことを特徴とする請求項６１記載の不揮発性メモリの単位セル製造方法。
【請求項６３】
前記相変化物質層は、１０ｎｍ〜１００ｎｍの厚さを有することを特徴とする請求項４９記載の不揮発性メモリの単位セル製造方法。
【請求項６４】
前記第２電極は、チタニウム、タンタル、モリブデン、ニオブ、ジルコニウム、タングステン、窒素元素を含有する導電性物質又はシリサイドより少なくとも一つで構成されることを特徴とする請求項４９記載の不揮発性メモリの単位セル製造方法。
【請求項６５】
前記第２電極は、チタニウム窒化物、タンタル窒化物、モリブデン窒化物、ニオブ窒化物、チタニウム−シリコン窒化物、チタニウム−アルミニウム窒化物、チタニウム−ボロン窒化物、ジルコニウム−シリコン窒化物、タングステン−シリコン窒化物、タングステン−ボロン窒化物、ジルコニウム−アルミニウム窒化物、モリブデン−シリコン窒化物、モリブデン−アルミニウム窒化物、タンタル−シリコン窒化物、タンタル−アルミニウム窒化物、チタニウム酸窒化物、チタニウム−アルミニウム酸窒化物、タングステン酸窒化物、タンタル酸窒化物、タンタルシリサイド、タングステンシリサイド又はモリブデンシリサイドで構成されることを特徴とする請求項６４記載の不揮発性メモリの単位セル製造方法。
【請求項６６】
前記第２電極は、化学気相蒸着（ＣＶＤ）工程、物理気相蒸着（ＰＶＤ）工程又は原子層積層（ＡＬＤ）工程を用いて形成されることを特徴とする請求項４９記載の不揮発性メモリの単位セル製造方法。
【請求項６７】
前記第１絶縁層は、シリコン窒化物、ＴＥＯＳ、ＵＳＧ、ＳＯＧ又はＨＤＰ−ＣＶＤ酸化物を含むことを特徴とする請求項４９記載の不揮発性メモリの単位セル製造方法。
【請求項６８】
前記ＭＯＳトランジスタと前記相変化物質層との間に第２絶縁層を形成する段階を更に含むことを特徴とする請求項４９記載の不揮発性メモリの単位セル製造方法。
【請求項６９】
前記第２絶縁層は、シリコン酸化物、ＴＥＯＳ、ＵＳＧ、ＳＯＧ又はＨＤＰ−ＣＶＤ酸化物を含むことを特徴とする請求項６８記載の不揮発性メモリの単位セル製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ装置及びそれの製造方法に係わり、より詳細には相変化メモリ装置及びその製造方法に関する。
【背景技術】
【０００２】
一般的に、メモリ装置は揮発性メモリ装置と不揮発性メモリ装置に分けることができる。前記揮発性メモリ装置は、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）とＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を含む。前記揮発性メモリ装置の長所はランドムアクセス（ｒａｎｄｏｍ  ａｃｃｅｓｓ）が可能であるという点である。これに対して、前記揮発性メモリ装置の短所は電源が消えるとデータが削除されるという点である。
【０００３】
前記不揮発性メモリ装置は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）とフラッシュ（ｆｌａｓｈ）メモリ装置を含む。前記不揮発性メモリ装置は電源が消えてもデータが削除されないが、ランドムアクセスが不可能であり、揮発性メモリ装置より速度が更に遅い。
【０００４】
前記不揮発性メモリ装置として速度が速く値段が安いものとしては、ＦＲＡＭ（Ｆｅｒｒｏ−Ｅｌｅｃｔｒｉｃ  ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  ＲＡＭ）又はＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ  ＲＡＭ）などがある。
【０００５】
相変化メモリ（ＰＲＡＭ）装置は、相変化物質（Ｐｈａｓｅ−Ｃｈａｎｇａｂｌｅ  Ｍａｔｅｒｉａｌ：ＰＣＭ）を用いてビットデータを保存するメモリ装置である。前記相変化メモリ装置に用いられる相変化物質は少なくとも二つの異なる状態を有する。このような状態は、非晶質状態及び結晶状態と呼ばれる。このような状態は非晶質状態が結晶状態より抵抗性が更に高いので、区分することができる。一般的に、非晶質状態は、更に無秩序な原子構造を含む。
【０００６】
前記相変化物質としてはゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）及びテルル（Ｔｅ）で構成された化合物が用いられる。
図に示した従来相変化メモリ装置はシリコン基板１０、下部絶縁膜１３、下部電極１５、相変化物質層（ＰＣＭ）１７、上部電極１９、層間絶縁膜２１及び上部配線２３を含む。
上部配線２３が電圧によってバイアスされると、電流が上部電極１９から相変化物質層１７を通じて下部電極１５に流れる。
【０００７】
前記電流は下部電極１５からジュール熱を発生させる。この熱は前記相変化物質層１７の結晶状態に影響を及ぼす。前記熱が短い時間の間に相対的に高い温度を有すると、相変化物質層１７の一部が抵抗が大きい非晶質状態になる。前記熱が短い間に相対的に低い温度を有すると、相変化物質層１７の一部が抵抗の低い非晶質状態になる。
【０００８】
従来の相変化メモリ装置の一部は、セルアクセス装置としてＣＭＯＳトランジスタを用い、上部電極からセルトランジスタを通じてカラムラインに電源を供給する。他の相変化メモリ装置は共通相変化物質（ＰＣＭ）を用いて上部電極からセルバイポーラトランジスタのコレクタノードに電源を提供する。また、他の相変化メモリ装置は共通相変化物質を用いてバイポーラダイオードをセルアドレス装置として用いる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の技術的な課題はこのような従来の問題点を解決するためであって、本発明の目的は、高速に動作したり経済的に製造することができる相変化メモリ装置及びそれの製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
前述した本発明の目的を達成するために、本発明は、アドレスラインとデータラインに連結され、前記データラインから電圧の印加を受けるＭＯＳトランジスタと、前記電圧によって発生される熱によって相を変化させる相変化物質と、実質的な接地電圧に連結される上部電極と、を含む不揮発性メモリの単位セルを提供する。前記不揮発性メモリの単位セルは、下部電極と一つ以上の絶縁膜を含む。
【００１１】
また、本発明は単位セルのＭＯＳトランジスタをターンオンさせる段階と、データラインから前記ＭＯＳトランジスタと下部電極を通じて入力電源を供給する段階と、上部電極にプレート電源を供給する段階と、前記入力電源から熱を発生させる段階と、前記熱を用いて単位セルに相応する相変化物質の一部状態を変化させる段階と、を含む不揮発性メモリの単位セルプログラミング方法を提供する。
【００１２】
また、本発明は、単位セルのＭＯＳトランジスタをターンオンさせる段階と、上部電極にプレート電源を提供する段階と、データラインから前記ＭＯＳトランジスタ、下部電極及び相変化物質を通じて入力電源を提供して前記相変化物質に電流を発生させる段階と、  パラメータを読み出して、前記単位セルの値を決定する段階と、を含む不揮発性メモリの単位セル読み出し方法を提供する。
【００１３】
また、本発明は、中央処理装置と、アドレスバスとコントロールバスを通じて前記中央処理装置と直接連結される複数の不揮発性メモリセルを有する不揮発性ランドムアクセスメモリを含むプロセシングシステムを提供する。
【００１４】
また、本発明は、基板にＭＯＳトランジスタを形成する段階と、  前記ＭＯＳトランジスタを絶縁するための第１絶縁膜を形成する段階と、前記ＭＯＳトランジスタをアクセスするための第１コンタクトを形成する段階と、第１電極を形成する段階と、前記第１電極上に相変化物質層を形成する段階と、前記相変化物質層上に第２電極を形成する段階とを含み、前記相変化物質層及び第２電極のうち、少なくとも一つは不揮発性メモリの隣接する単位セル間に共有されることを特徴とする不揮発性メモリの単位セル製造方法を提供する。
【００１５】
前記単位セルは、相変化物質層を構成する単位セルアレイの一部であることができる。前記アレイの単位セルは相変化物質層及び／又は上部電極を共有する。前記相変化物質層及び／又は上部電極は隣接したセル間に、そしてセルのブロック単位、ロー単位又はカラム単位に対しても共有されることが可能である。
【発明を実施するための最良の形態】
【００１６】
以下では、添付した図面を参照して本発明の実施例を詳細に説明する。添付した図面はこのような例示的な実施例を説明するように本発明の実施例の方法と装置の一般的な特徴を説明するためのものである。しかし、このような図面は、一定な縮尺で描かれたものではなく、任意の与えられた実施例の性質を明確に反映することではなく、本発明の範囲内で例示的な実施例の値又は属性の範囲を定義したり制限することはない。特に、層又は領域の相対的な厚さ及び位置は明確性を図るために拡大したり、縮小されたものであることができる。また、層が、他の層又は基板上に直接形成されたり前記言及した他の層を覆う他の層又はパターン上に形成されるときに、前記層は、前記言及した他の層又は前記基板上に形成されることと見なす。
【００１７】
図２は、本発明の一実施例による相変化メモリ（ＰＲＡＭ）装置の単位セルを示す回路図である。
図２に示したように、前記相変化メモリ装置の単位セルはセルアクセストランジスタ３００、例えば、ＭＯＳトランジスタと相変化物質（ＰＣＭ）４００を含む。相変化物質４００の一端は接地電圧５００のレベルのプレート電極に連結される。
セルアクセストランジスタ３００は、ワードライン（又はアドレスライン）１５４とビットライン（又はデータライン）１５１と連結され、データライン１５１から電圧の入力を受ける。データライン１５１から入力される前記電圧は相変化物質（ＰＣＭ）４００から接地電圧５００に流れる電流を形成する。
【００１８】
セルアクセストランジスタ３００は、ワードライン（又はアドレスライン）１５４によってターンオン又はターンオフされる。プログラム信号がビットライン（又はデータライン）１５１からセルアクセストランジスタ３００を通じて相変化物質４００に提供される。相変化物質４００に保存されたデータはビットライン（又はデータライン）１５１から提供された前記プログラミング信号の電源大きさと持続時間によって異なるようになる。
【００１９】
本発明の一実施例において、例えば、セルプレートは電源が変わる必要がないので、セルのブロック（ｂｌｏｃｋ）単位、ロー（ｒｏｗ）単位又はカラム（ｃｏｌｕｍ）単位に対して共通であることができる。本発明の他の実施例において、電源及び／又は接地電圧もセルのブロック単位、ロー単位又はカラム単位に対して共通であることができる。
【００２０】
本発明の一実施例において、前記プログラム信号はその下降時間（ｆａｌｌ  ｔｉｍｅ）を設定して定型されるので、メモリセルを多重メモリ状態の所望の状態にするのに十分な速度で前記プログラム信号の減衰又は下降傾斜部分が前記相変化物質４００を冷却する。相変化物質４００に印加される前記プログラム信号の下降時間は相変化物質４００の抵抗を減少させるように増加することができる。このようなプログラミング方法を用いて、相変化物質４００は、前記プログラム信号の大きさによってその抵抗が決定されずプログラムの信号の下降時間によって決定される。
【００２１】
本発明の他の実施例において、前記プログラム信号は、相変化メモリセルの相変化物質４００を非晶質化温度で加熱して、相変化物質４００を実質的に非晶質状態にすることができる程度の十分な振幅（ａｍｐｉｌｔｕｄｅ）を有する。相変化物質４００を非晶質状態に維持するために、相変化物質４００を、急速に冷却する。これは印加されたプログラム信号の下降時間を相対的に速くすることによって達成することができる。
【００２２】
以下、本発明の多様な実施例と共に多様なプレート、電極、相変化物質（ＰＣＭ）、そして単位ブロック、単位ロー又はカラム単位に対して共通である構成要素に対して詳細に説明する。
リード（ｒｅａｄ）モードにおいて、ワードライン（又はアドレスライン）１５４はセルアクセストランジスタ３００をターンオンさせ、ビットライン（又はデータライン）１５１は相変化物質４００に基準電圧を発生させる。ここで、センスアンプがビットライン（又はデータライン）１５１に流れる電流を感知するのに用いることができる。電流が高い場合には、相変化物質４００が低い抵抗を有する結晶状態であることを意味し、電流が低い場合は相変化物質４００が高い抵抗を有する非晶質状態であることを意味する。
【００２３】
本発明の一実施例において、図２の相変化メモリの単位セルは前記単位セルアクセストランジスタ３００をターンオンさせ、前記単位セルの上部電極にプレート電源を提供し、データライン１５１からセルアクセストランジスタ３００、下部電極及び単位セルの相変化物質４００を通じて入力電源を提供して相変化物質４００に電流を流せることで読み出すことができる。電流又は電圧が読み出されて前記単位セルの値を決定することができる。
【００２４】
本発明の一実施例において、前記読み出しはセンスアンプによって遂行することができる。
本発明の一実施例において、前記センスアンプは前記電流を基準電流と比較して前記単位セルの値を決定することができる。
本発明の一実施例において、前記電流はデータライン１５１から上部電極に流れる。
本発明の一実施例において、相変化メモリアレイは図２に示した複数の単位セルを含む。前記相変化メモリアレイは相変化物質４００かわりにキャパシタが用いられるＤＲＡＭセルアレイと同様に動作する。
【００２５】
図３は、本発明の一実施例による相変化メモリ装置の断面図である。
図３に示したように、前記相変化メモリ装置は、基板１０、素子分離領域１０３、データライン１５７として動作するビットライン配線、アドレスラインに動作するセルアクセストランジスタ、セルアクセストランスタのゲート１１８、セルアクセストランジスタのソース１２１、セルアクセストランジスタのドレイン１２４、下部配線１４２、下部電極１６６、コンタクトスペーサ１６４、相変化物質層１７２、上部電極１７４及び上部配線１９０を含む。
【００２６】
図３に示したように、データライン１５７は前記セルアクセストランジスタのドレイン１２４に連結することができる。前記セルアクセストランジスタのソース１２１は、下部配線１４２を通じて下部電極１６６に連結することができる。
下部電極１６６は、プログラム信号から熱を発生するように高い抵抗を有しなければならないので、下部電極１６６はコンタクトスペーサ１６４を用いて小さいサイズで形成される。前記発生した熱は前記下部電極１６６に連結された相変化物質層１７２の一部に影響を与えてその相が変わるようにする。相変化物質層１７２は上部電極１７４に連結することができる。相変化物質層１７２及び／又は上部電極１７４は隣接したセル間に分離する必要はない。即ち、相変化物質層１７２及び／又は上部電極１７４は少なくとも二つのセル−例えば、ロー方向、カラム方向又はブロック方向に配列された、例えば、隣接したセル−間に共有することができる。上部電極１７４は上部配線１９０を通じて接地電圧にバイアスすることができる。
【００２７】
上部電極１７４と下部電極１６６との間の抵抗は、プログラム信号の大きさと持続時間（ｔｉｍｅ  ｐｅｒｉｏｄ  ｄｕｒａｔｉｏｎ）によって制御される。
図４乃至図１２は、本発明の一実施例による相変化メモリ装置の単位セルの製造方法を説明するための断面図である。
図４を参照すると、半導体基板１００上に素子分離領域１０３、ゲート絶縁膜及びセルアクセストランジスタを形成する。
それぞれのセルアクセストランジスタは、ゲート１１８、ソース１２１及びドレイン１２４を含むことができる。素子分離領域１０３とセルアクセストランジスタはシャロートランチ素子分離（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ；ＳＴＩ）工程を用いて半導体基板１００に形成されることで、半導体基板をアクティブ領域及びフィールド領域に区分することができる。本発明の一実施例によると、前記セルアクセストランジスタは３次元構造に形成することができる。
【００２８】
図５を参照すると、半導体基板１００上には下部絶縁層１２７を形成することができる。下部絶縁層１２７は少なくともシリコン酸化物、ＴＥＯＳ（ｔｅｔｒａ  ｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＵＳＧ（ｕｎｄｏｐｅｄ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）、ＳＯＧ（ｓｐｉｎ  ｏｎ  ｇｌａｓｓ）及びＨＤＰ−ＣＶＤ（ｈｉｇｈ  ｄｅｎｓｉｔｙ  ｐｌａｓｍａ−ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｓｉｏｎ）酸化物を含むことができる。図５に示したように、コンタクトホール１３６、１３９を各セルアクセストランジスタのソース領域１２１及びドレイン領域１２４にそれぞれ形成し、下部配線１４２とデータライン配線１４８が図６に示したようにコンタクトホール１３６、１３９にそれぞれ形成することができる。
【００２９】
図７に示したように、データライン１５１、１５７がデータライン配線１４８と層間絶縁膜１６０がデータライン１５１、１５７に形成され、図８に示したように、下部配線１４２の上部にコンタクトホール１６３が層間絶縁膜１６０に形成される。層間絶縁膜１６０は少なくとも一つのシリコン酸化物、ＴＥＯＳ、ＵＳＧ、ＳＯＧ、及びＨＤＰ−ＣＶＤ酸化物を含むことができる。
【００３０】
図９に示したように、コンタクトスペーサ１６４は、各コンタクトホール１６３の側壁に形成することができ、下部電極１６６は各コンタクトホール１６３の内部に形成することができる。一実施例において、下部電極１６６は熱を発生して相変化物質層１７２の相を変化させる。
図１０に示したように、相変化物質層１７２は前記層間絶縁膜１６０上部に形成される。
【００３１】
図３のような一実施例において、相変化物質層１７２は約１０ｎｍ〜１００ｎｍ程度の厚さ、例えば、約５０ｎｍ程度の厚さを有することができ、上部電極１７４は約３０ｎｍの厚さを有することができ、下部電極１６６又はコンタクトシペーサ１６４はそれぞれ約７０ｎｍ程度の厚さを有することができる。
【００３２】
本発明の一実施例において、相変化物質層１７２は少なくとも一つのカルコゲン化合物（ｃｈａｌｃｏｇｅｎｉｄｅ）を含む。
本発明の他の実施例において、相変化物質層１７２は少なくとも一つの２元、３元又は４元相変化カルコゲン化物合金を含む。
本発明のまた他の実施例において、相変化物質層１７２は少なくとも一つの２元、３元、又は４元相変化カルコゲン化物合金を含む。
【００３３】
前記２元相変化カルコゲン合金は、ゲルマニウム−アンチモン（Ｇｅ−Ｓｂ）、インジウム−アンチモン（Ｉｎ−Ｓｂ）、インジウム−セレニウム（Ｉｎ−Ｓｅ）、アンチモン−テルル（Ｓｂ２−Ｔｅ３）又はゲルマニウム−テルル（Ｇｅ−Ｔｅ）のうち一つ以上を含み、前記３元相変化カルコゲン化物合金は、ゲルマニウム−アンチモン−テルル（Ｇｅ−Ｓｂ−Ｔｅ）、ヒ素−アンチモン−テルル（Ａｓ−Ｓｂ−Ｔｅ）、タンタル−アンチモン−テルル（Ｔａ−Ｓｂ−Ｔｅ）、ニオブ−アンチモン−テルル（Ｎｂ−Ｓｂ−Ｔｅ）、バナジウム−アンチモン−テルル（Ｖ−Ｓｂ−Ｔｅ）、ニオブ−アンチモン−セレニウム（Ｎｂ−Ｓｂ−Ｓｅ）、バナジウム−アンチモン−セレニウム（Ｖ−Ｓｂ−Ｓｅ）、タングステン−アンチモン−テルル（Ｗ−Ｓｂ−Ｔｅ）、モリブデン−アンチモン−テルル（Ｍｏ−Ｓｂ−Ｔｅ）、クロム−アンチモン−テルル（Ｃｒ−Ｓｂ−Ｔｅ）、タングステン−アントモン−セレニウム（Ｗ−Ｓｂ−Ｓｅ）、モリブデン−アンチモン−セレニウム（Ｍｏ−Ｓｂ−Ｓｅ）、クロム−アンチモン−セレニウム（Ｃｒ−Ｓｂ−Ｓｅ）又はスズ−アンチモン−セレニウム（Ｓｎ−Ｓｂ−Ｔｅ）のうち一つ以上を含む。また、前記４元相変化カルコゲン化物合金はスズ−インジウム−アンチモン−テルル（Ｓｎ−Ｉｎ−Ｓｂ−Ｔｅ）、ヒ素−ゲルマニウム−アンチモン−テルル（Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ）、銀−インジウム−アンチモン−テルル（Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ）、（ゲルマニウム−スズ）−アンチモン−テルル[（Ｇｅ−Ｓｎ）−Ｓｂ−Ｔｅ]、ゲルマニウム−アンチモン−（セレニウム−テルル）[Ｇｅ−Ｓｂ−（Ｓｅ−Ｔｅ）]又はテルル−ゲルマニウム−アンチモン−硫黄（Ｔｅ８１−Ｇｅ１５−Ｓｂ２−Ｓ２）のうち一つ以上を含むことができる。
【００３４】
本発明の一実施例において、相変化物質層１７２は硫黄（Ｓ）、セレニウム（Ｓｅ）、又はテルル（Ｔｅ）のうち、少なくとも一つを含む。
本発明の他の実施例において、相変化物質層１７２はバナジウム（Ｖ）、ニオブ（Ｎｂ）、又はタンタル（Ｔａ）のうち、少なくとも一つを含む。
本発明のまた他の実施例において、相変化物質層１７２は、クロム（Ｃｒ）、モリブデン（Ｍｏ）、又はタングステン（Ｗ）のうち、少なくとも一つを含む。
本発明のまた他の実施例において、相変化物質層１７２は、ゲルマニウム（Ｇｅ）を含む。
本発明のまた他の実施例において、相変化物質層１７２はアンチモン（Ｓｂ）を含む。
【００３５】
本発明のまた他の実施例において、相変化物質層１７２はタンタル（Ｔａ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）とアンチモン−テルル（Ｓｂ−Ｔｅ）を含む少なくとも一つの５Ｂ族元素又はタングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アンチモン−セレニウム（Ｓｂ−Ｓｅ）を含む少なくとも一つの６Ｂ族元素で構成される。
本発明のまた他の実施例において、相変化物質層１７２はゲルマニウム−アンチモン−テルル（Ｇｅ−Ｓｂ−Ｔｅ；ＧＳＴ）を含む。
本発明のまた他の実施例のいて、相変化物質層１７２は少なくとも一つの不純物を含む。ここで、前記少なくとも一つの不純物は窒化物を含む。
図１１に示したように、上部電極１７４は相変化物質層１７２上に形成される。
【００３６】
上部電極１７４は、化学気相蒸着（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）工程、物理気相蒸着（ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ；ＰＶＤ）工程又は原子層積層（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）工程を用いて形成することができる。
本発明の一実施例において、上部電極１７４は、チタニウム（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、タングステン（Ｗ）、窒素元素を含有する導電性物質又はシリサイドのうち少なくとも一つで構成することができる。
【００３７】
本発明の他の実施例において、上部電極１７４は、チタニウム窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、モリブデン窒化物（ＭｏＮ）、ニオブ窒化物、チタニウム−シリコン窒化物、チタニウム−アルミニウム窒化物、チタニウム−ボロン窒化物、ジルコニウム−シリコン窒化物、タングステン−シリコン窒化物、タングステン−ボロン窒化物、ジルコニウム−アルミニウム窒化物、モリブデン−シリコン窒化物、モリブデン−アルミニウム窒化物、タンタル−シリコン窒化物、タンタル−アルミニウム窒化物、チタニウム−酸窒化物、チタニウム−アルミニウム酸窒化物、タングステン酸窒化物、タンタル酸窒化物、タンタルシリサイド（ＴａＳｉ）、タングステンシリサイド（ＷＳｉ）又はモリブデンシリサイド（ＭｏＳｉ）で構成することができる。
【００３８】
本発明の一実施例において、下部電極１６６はチタニウム窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、モリブデン窒化物（ＭｏＮ）、ニオブ窒化物、チタンニウム−シリコン窒化物、チタニウム−アルミニウム窒化物、チタニウム−ボロン窒化物、ジルコニウム−シリコン窒化物、タングステン−シリコン窒化物、タングステン−ボロン窒化物、ジルコニウム−アルミニウム窒化物、モリブデン−シリコン窒化物、モリブデン−アルミニウム窒化物、タンタル−シリコン窒化物、タンタル−アルミニウム窒化物、チタニウム酸窒化物、タングステン酸窒化物、タンタル酸窒化物、タンタルシリサイド（ＴａＳｉ）、タングステンシリサイド（ＷＳｉ）又はモリブデンシリサイド（ＭｏＳｉ）で構成することができる。
【００３９】
本発明の一実施例において、上部電極１７４はブロック（ｂｌｏｃｋ）単位、アレイ（ａｒｒａｙ）単位、ロー（ｒｏｗ）単位カラム（ｃｏｌｕｍｎ）単位又はセル（ｃｅｌｌ）単位にパターニングすることができる。
図１１に示したように、追加層間絶縁膜１８０は上部電極１７４上に形成することができ、コンタクトホール１８２は追加層間絶縁膜１８０に形成することができる。図１２に示したように、上部配線１９０はコンタクトホール１８２に形成され、保護層（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）２００が上部配線１９０上に形成することができる。
【００４０】
図１３は、本発明の一実施例による時間による相変化物質層１７２に印加された熱の温度を示すグラフである。グラフ１に示したように、相変化物質層１７２が第１時間（Ｔ１）の間に相変化物質層１７２の溶融点（Ｔｍ）（例えば、約６１０℃）より高く加熱された後、急速に（例えば、１ｎｓｅｃ程度）冷却されると、図１４に示した相変化物質層１７２の一部１７２ａが非晶質状態に相が変わる。グラフ２に示したように、相変化物質層１７２が相変化物質層１７２の融点（Ｔｍ）（例えば、６１０℃）と結晶化温度（Ｔｃ）（例えば、４５０℃）との間の温度で加熱された後、徐々に（例えば、３０ｎｓｅｃ程度）に冷却されると、図１４に示された相変化物質層１７２の一部が決定状態に相が変わる。非晶質状態での相変化物質層１７２の抵抗は約１０００Ωｃｍ程度であり、結晶状態での抵抗は約０．０１Ωｃｍであり、非晶質状態と結晶状態での相変化物質層１７２の抵抗差は約１０００倍以上であることができる。
【００４１】
図１５及び図１６は、本発明の他の実施例による相変化メモリ装置の断面図及び平面図である。図３の相変化メモリ装置とは違って、図１５及び図１６に示した相変化メモリ装置は、上部電極２７４が相変化物質層１７２とセル単位として一致するようにパターニング（例えば、分離型）される。図１５に示したように、上部配線層２２２、２２４及び／又は上部保護層２５０は上部電極２４７上に形成することができる。
【００４２】
図１７乃至図１９は、本発明の他の実施例による相変化メモリ装置の単位セル製造方法を説明するための断面図である。図１７乃至図１９の方法は、一つ又はその以上の下記の差を除いては図４乃至図１２を参照して説明した方法と実質的に同じである。相変化物質層１７２が図１０と同じ方式で形成されるとしても、上部電極２７４は図１７に示したように各セルと電気的に通じる（ｃｏｍｍｕｎｉｃａｔｅ）ようにパターニングすることができる。  
【００４３】
図１８に示したように、追加配線層２１０は相変化物質層１７２上に形成することができ、ビアホール２２２を追加配線層２１０に形成することができ、上部配線２２２、２２４を形成し、パターニングすることができる。
図１９に示したように、上部絶縁層２３０は上部配線２２２、２２４上に形成することができ、上部絶縁層２３０にビアホール２４２を形成し、パターニングすることができる。また、上部配線２４０を形成し、パターニングすることができ、上部絶縁層２３０上に保護層２５０を形成することができる。
【００４４】
図１５及び図１７乃至図１９の例示的な実施例は、相変化物質層１７２がよくパターニングされるようにしたり、下部電極１６６と上部電極２７４との個別的電気的に通じる（ｃｏｍｍｕｎｉｃａｔｅ）ことを可能にする。
【００４５】
図２０及び図２１を本発明の他の実施例による相変化メモリ装置の断面図及び平面図である。図２０及び図２１の相変化メモリ装置において、上部電極２７６は複数のセルを覆うラインパターンを有する。図２１は相変化物質層１７２と上部電極２７６との関係をより詳細に示す。図２０及び図２１の例示的な実施例は相変化物質層１７２と上部電極２７６を更に易しくパターニングを可能にする。
【００４６】
図２２及び図２３は、本発明のまた他の実施例による相変化メモリ装置の断面図及び平面図である。図２２及び図２３の相変化メモリ装置において、相変化物質層１７２ａと上部電極２７６ａは同じラインパターンを有する。図２３は、相変化物質１７２ａと上部電極２７６ａとの関係をより詳細に示す。
図２２及び図２３のような例示的な実施例において、相変化物質層１７２ａと上部電極２７６ａは約２００ｎｍ程度の長さを有し、約１００ｎｍ程度の幅を有する。
【００４７】
図２４及び図２５は、本発明のまた他の実施例による相変化メモリ装置の単位セルの製造方法を説明するための断面図である。図２４及び図２５に示した方法は、図４乃至図１２及び/又は図１７乃至図１９を参照して説明した方法と次の一つ又はその以上の差を除いて実質的に同じである。例えば、上部電極１７６を形成するまでの図２４と同じ工程を用いることができ、相変化物質層１７２ａと上部電極２７６ａは図２５に示したように同時にパターニングすることができる。
【００４８】
以上説明した相変化メモリ装置の例示的な実施例は不揮発性メモリとして見なすことができる。前述した相変化メモリ装置の例示的な実施例とその製造方法は多いアプリケーションに用いることができる。このようなアプリケーションの何らかの例を図２６乃至図３６を参照して共に説明する。
図２６及び図２７は、本発明による多様な相変化メモリ装置に使用可能なデータ及びコード領域の柔軟性の一例を示す図面である。
【００４９】
図２６に示したように、従来のメモリソリューションにおいて、アンテナ−ＩＦ／ＲＦモジュール−ＣＰＵの配列がＤＲＡＭメモリと内部ＮＯＲメモリに提供される。前記内部ＮＯＲメモリが超過されると、外部ＮＯＲメモリが追加される。
反面、図２７に示したように、ＲＡＭと本発明の一実施例よる多様な相変化メモリのうち、一つがＤＲＡＭと内部ＮＯＲメモリの一部（又は全て）を代替して付加的な外部ＮＯＲメモリを必要としないようにする。
図２８及び図２９は、本発明の多様な相変化メモリ装置に使用可能なデータ保存又は変更の一例を示す。
【００５０】
図２８に示したように、従来のメモリソリューションは、データを使うためにブロック単位で動作を遂行するフラッシュメモリＤＲＭを用いる。図２８に示したように、フラッシュメモリのデータ変更は４段階を経る。まず、変更されるオリジナルデータ（例えば、‘１１１１１１’）がＤＲＡＭに書き込まれる。二番目としては、新しいデータ（例えば、‘００００００’）が前記ＤＲＡＭに書き込まれる。三番目として、フラッシュメモリのブロックが削除される。四番目として、新しいデータ（例えば、‘００００００’）が前記フラッシュメモリに書き込まれる。このような４段階は約１秒程度の時間がかかる。
反面、図２９に示したように、本発明による多様な相変化メモリ装置のうち、いずれか一つが前記フラッシュメモリと前記ＤＲＡＭを代替し、新しいデータ（例えば、‘００００００’）が一動作に書き込まれてオリジナルデータ（例えば、‘１１１１１１’）を代替する。この一動作は約７０秒程度の時間がかかる。
【００５１】
図３０及び図３１は、本発明による多様なメモリ装置を用いて携帯装置の内部バックアップバッテリの必要を軽減する例を示している。
図３０に示したように、従来の携帯装置に用いられるメモリソリューションは外部メモリと内部バックアップバッテリを含む。前記内部バックアップバッテリは外部メインメモリが交換される期間に前記携帯装置のＤＲＡＭのデータを保管するために必要である。
反面、図３１に示したように、前記ＤＲＡＭは本発明の実施例による多様な相変化メモリ装置のうちの一つに代替することができ、前記内部バックアップバッテリはもう以上必要としないようになる。
【００５２】
図３２及び図３３は、本発明による多様な相変化メモリ装置を用いてブートタイム（ｂｏｏｔ  ｔｉｍｅ）とメモリ価格を低下させる一例を示す図面である。
図３２に示したように、従来のメモリソリューションはＭＣＵ、前記ＭＣＵのブートラム（ｂｏｏｔ  ｒａｍ）とインタフェースするＮＡＮＤメモリ及び前記ＭＣＵのＤＲＡＭインタフェースとインタフェースするＤＲＡＭメモリを含む。従来のメモリソリューションにおいて、ブーティングは４段階の過程を経る。まず、命令語（ｉｎｓｔｒｕｃｔｉｏｎ）が前記ＮＡＮＤメモリのブートコードから前記ＭＣＵのブートラムにローディングされる。二番目として、命令語がＮＡＮＤメモリの多重ＸＩＰ領域から前記ＤＲＡＭメモリの遮蔽された多重ＸＩＰ領域にローディングされる。三番目として、命令語が前記ＮＡＮＤメモリのプログラムメモリから前記ＤＲＡＭメモリのプログラムメモリにローディングされる。最後に、データが前記ＮＡＮＤメモリの保存メモリから前記ＤＲＡＭメモリの保存メモリにローディングされ、前記ＤＲＡＭメモリの多重遮蔽されたＸＩＰ領域が前記ＭＣＵのＤＲＡＭインタフェースにローディングされる。
【００５３】
反面、図３３に示したように、前記ブートコードは本発明の実施例によって相変化メモリ装置に保存され、ＰＲＡＭからＭＣＵのＤＲＡＭインタフェースに一動作として直接ローディングすることができる。また、要求されるＮＡＮＤメモリの大きさが減少したりＮＡＮＤメモリ全体が命令語及び／又はデータに用いられるＮＡＮＤメモリ（例えば、ブートコード、多重ＸＩＰ領域、プログラムメモリ及び／又は保存メモリ）代わりにファイル保存に用いることができる。
【００５４】
図３４及び図３５は、本発明による多様な相変化メモリ装置を用いてＲＡＩＤ（ｒｅｄｕｎｄａｎｔ  ａｒｒａｙ  ｏｆ  ｉｎｅｘｐｅｎｓｉｖｅ  ｄｉｓｋｓ）用バックアップバッテリの必要を軽減させるまた他の例を図示する。図３４に示したように、従来のＲＡＩＤ制御部はＤＲＡＭデータキャッシュ、複数のハードディスクとバッテリバックアップを含む。  
反面、図３５に示したように、前記ＤＲＡＭは本発明による多様な相変化メモリ装置のうち、一つに代替され、バッテリバックアップをもう以上必要としない。
【００５５】
以上説明したように、本発明は多様な方法で動作及び／又は製造され幅広い利点を有する相変化メモリの多様な実施例を提供する。
また、本発明による多様な相変化メモリ装置は、携帯通信装置（例えば、モバイルセルフォン）、送受信ラジオ通信装置、一方向ポケベル（ｏｎｅ−ｗａｙ  ｐａｇｅｒ）、両方向ポケベル（ｔｗｏ−ｗａｙ−ｐａｇｅｒ）、ＰＣＳ（ｐｅｒｓｏｎａｌ  ｃｏｍｍｕｎｉｃａｔｉｏｎ  ｓｙｓｔｅｍｓ）、携帯用コンピュータ、ＰＤＡ（ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔ）及び／又はこれと類似な他の装置のような携帯用応用と、例えば、セルラー基盤基地局、サーバー、デスクトップコンピュータ、ビデオ装置及び／又はこれと類似な装置のような非携帯用電子応用を含む多様な電子システムに用いることができる。
【００５６】
本発明の範囲がこれに限定されることはないが、前述した実施例の相変化メモリ装置は、例えば、データを保存するように互いに異なるメモリ状態にプログラミングすることができるカルコゲン化物合金のような相変化物質を含む複数のメモリセルで構成されたメモリアレイであることができる。このような物質は、例えば、非晶質状態で結晶又は多結晶状態への可逆的構造の相変化が可能であるカルコゲン化物合金であることができる。可逆的な構造を有するため、前記相変化物質は非晶質状態で結晶状態に変化した後、再び非晶質状態にかえることができる。又は、逆に、温度変化によって結晶状態から非晶質状態に変化した後、再び結晶状態にかえることができる。
【００５７】
前述した相変化メモリ装置の例示的な実施例は、２進セル（非晶質又は結晶）又はマルチレベルセル（例えば、非晶質、実質的な非  晶質、結晶及び実質的な結晶）として用いることができる。
【産業上の利用可能性】
【００５８】
以上で説明したように、本発明によると、相変化メモリ装置の製造時に相変化物質パターンの形成時にパターニング工程を遂行しないため、工程を単純化することができる。
また、本発明による相変化メモリ装置は、従来のＤＲＡＭのように、相変化物質層にトランジスタを用いて高速に情報を保存及び消去動作を遂行することができる。
【００５９】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００６０】
【図１】従来の相変化メモリ装置を示す断面図である。
【図２】本発明の一実施例による相変化メモリ装置の単位セルを示す回路図である。
【図３】本発明の一実施例による相変化メモリ装置の断面図である。
【図４】本発明の一実施例による相変化メモリ装置の単位セルの製造方法を説明するための断面図である。
【図５】本発明の一実施例による相変化メモリ装置の単位セルの製造方法を説明するための断面図である。
【図６】本発明の一実施例による相変化メモリ装置の単位セルの製造方法を説明するための断面図である。
【図７】本発明の一実施例による相変化メモリ装置の単位セルの製造方法を説明するための断面図である。
【図８】本発明の一実施例による相変化メモリ装置の単位セルの製造方法を説明するための断面図である。
【図９】本発明の一実施例による相変化メモリ装置の単位セルの製造方法を説明するための断面図である。
【図１０】本発明の一実施例による相変化メモリ装置の単位セルの製造方法を説明するための断面図である。
【図１１】本発明の一実施例による相変化メモリ装置の単位セルの製造方法を説明するための断面図である。
【図１２】本発明の一実施例による相変化メモリ装置の単位セルの製造方法を説明するための断面図である。
【図１３】本発明の一実施例による時間による相変化物質層に印加された熱の温度を示すグラフである。
【図１４】本発明の一実施例による相変化物質層の一部の相変化状態を示した断面図である。
【図１５】本発明の他の実施例による相変化メモリ装置の断面図である。
【図１６】本発明の他の実施例による相変化メモリ装置の平面図である。
【図１７】本発明の他の実施例による相変化メモリ装置の単位セル製造方法を説明するための断面図である。
【図１８】本発明の他の実施例による相変化メモリ装置の単位セル製造方法を説明するための断面図である。
【図１９】本発明の他の実施例による相変化メモリ装置の単位セル製造方法を説明するための断面図である。
【図２０】本発明のまた他の実施例による相変化メモリ装置の断面図である。
【図２１】本発明のまた他の実施例による相変化メモリ装置の平面図である。
【図２２】本発明のまた他の実施例による相変化メモリ装置の断面図である。
【図２３】本発明のまた他の実施例による相変化メモリ装置の平面図である。
【図２４】本発明のまた他の実施例による相変化メモリ装置の単位セルの製造方法を説明するための断面図である。
【図２５】本発明のまた他の実施例による相変化メモリ装置の単位セルの製造方法を説明するための断面図である。
【図２６】本発明による多様な相変化メモリ装置に使用可能なデータ領域及びコード領域の柔軟性の一例を示す図面である。
【図２７】本発明による多様な相変化メモリ装置に使用可能なデータ領域及びコード領域の柔軟性の一例を示す図面である。
【図２８】本発明による多様な相変化メモリ装置に使用可能なデータ保存又は変更の他の例を示す図面である。
【図２９】本発明による多様な相変化メモリ装置に使用可能なデータ保存又は変更の他の例を示す図面である。
【図３０】本発明による多様な相変化メモリ装置を用いて内部バックアップバッテリの必要を除去する一例を示す図面である。
【図３１】本発明による多様な相変化メモリ装置を用いて内部バックアップバッテリの必要を除去する一例を示す図面である。
【図３２】本発明による多様な相変化メモリ装置を用いてブートタイムと価額を減少させる一例を示す図面である。
【図３３】本発明による多様な相変化メモリ装置を用いてブートタイムと価額を減少させる一例を示す図面である。
【図３４】本発明による多様な相変化メモリ装置を用いて内部バックアップバッテリの必要を除去する他の例を示す図面である。
【図３５】本発明による多様な相変化メモリ装置を用いて内部バックアップバッテリの必要を除去する他の例を示す図面である。
【符号の説明】
【００６１】
１０、１００    基板
１０３    素子分離領域
１１８、３００    セルアクセストランジスタ
１２１    ソース
１２４    ドレイン
１３６、１３９、１６３    コンタクトホール
１４２    下部配線
１５１、１５７    データライン
１５４    アドレスライン
１６０、１８０    層間絶縁膜
１６４    コンタクトスペーサ
１６６    下部電極
１７２、１７２ａ    相変化物質層
１７４、２７４、２７６、２７６ａ    上部電極
１９０、２２２、２２４    上部配線
２００、２５０    保護層
２３０    上部絶縁層
４００    相変化物質
【図１】
2005244235.tif 000003
【図２】
2005244235.tif 000004
【図３】
2005244235.tif 000005
【図４】
2005244235.tif 000006
【図５】
2005244235.tif 000007
【図６】
2005244235.tif 000008
【図７】
2005244235.tif 000009
【図８】
2005244235.tif 000010
【図９】
2005244235.tif 000011
【図１０】
2005244235.tif 000012
【図１１】
2005244235.tif 000013
【図１２】
2005244235.tif 000014
【図１３】
2005244235.tif 000015
【図１４】
2005244235.tif 000016
【図１５】
2005244235.tif 000017
【図１６】
2005244235.tif 000018
【図１７】
2005244235.tif 000019
【図１８】
2005244235.tif 000020
【図１９】
2005244235.tif 000021
【図２０】
2005244235.tif 000022
【図２１】
2005244235.tif 000023
【図２２】
2005244235.tif 000024
【図２３】
2005244235.tif 000025
【図２４】
2005244235.tif 000026
【図２５】
2005244235.tif 000027
【図２６】
2005244235.tif 000028
【図２７】
2005244235.tif 000029
【図２８】
2005244235.tif 000030
【図２９】
2005244235.tif 000031
【図３０】
2005244235.tif 000032
【図３１】
2005244235.tif 000033
【図３２】
2005244235.tif 000034
【図３３】
2005244235.tif 000035
【図３４】
2005244235.tif 000036
【図３５】
2005244235.tif 000037