(57)【要約】【課題】画像処理機能の追加による動画像表示のニーズへの対応スピードを向上することができる遊技機を提供する。【解決手段】表示制御部３０は、主制御部２０からの指示に基づいてＬＣＤ３５における動画像の表示態様を選定する表示制御プロセッサ部３１と、選定された表示態様をＬＣＤ３５に表示するための描画データを生成するＶＤＰ部３３と、描画データの生成に用いられる複数の基本画像データを不揮発的に記憶するキャラクタＲＯＭ３４０とを備え、表示制御プロセッサ部３１は、表示態様の選定に加え、ＶＤＰ部３３が合成する画像データのひとつである外部画像データを生成するプロセッサである。【選択図】  図３
2005027797.tif 000002
【特許請求の範囲】
【請求項１】
遊技機に搭載され、遊技の進行に応じて、動画像を画像表示部に表示する画像表示装置であって、
遊技の進行を制御する主制御装置からの指示に基づいて、前記画像表示部における動画像の表示態様を選定する表示制御プロセッサと、
前記選定された表示態様を前記画像表示部に表示するための描画データを、複数の画像データを合成することによって生成する画像表示プロセッサと
を備え、
前記表示制御プロセッサは、前記表示態様の選定に加え、前記画像表示プロセッサが合成に使用する画像データのひとつである外部画像データを生成するプロセッサである
画像表示装置。
【請求項２】
請求項１記載の画像表示装置であって、
前記画像表示プロセッサが合成に使用する画像データのひとつである複数の基本画像データを不揮発的に記憶する基本画像メモリを備え、
前記表示制御プロセッサは、前記表示態様の選定に加え、前記基本画像メモリから少なくとも一の基本画像データを読み出し、該基本画像データを変形することによって、前記外部画像データを生成するプロセッサである
画像表示装置。
【請求項３】
請求項１または２記載の画像表示装置であって、
前記表示制御プロセッサによる前記外部画像データの書き込みが可能であり、該外部画像データを揮発的に記憶する前段画像メモリと、
前記外部画像データを揮発的に記憶し、前記描画表示プロセッサによる該外部画像データの読み出しが可能な外部画像メモリと、
前記前段画像メモリから前記外部画像メモリへの前記外部画像データのダイレクトメモリアクセス転送を制御するダイレクトメモリアクセスコントローラと
を備えた画像表示装置。
【請求項４】
請求項１ないし３のいずれか記載の画像表示装置を用いた遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、遊技機、および、その画像表示装置に関する。
【０００２】
【従来の技術】
パチンコ機やスロットマシンなどの遊技機には、遊技の興趣を高めるため、搭載された画像表示装置によって、遊技の進行に応じて動画像を画像表示部に表示するものがある。これらの遊技機の画像表示装置は、遊技の進行を制御する主制御装置からの指示に基づいて画像表示部における動画像の表示態様を選定する表示制御プロセッサ、選定された表示態様を画像表示部に表示するための描画データを生成する画像表示プロセッサ（Ｖｉｄｅｏ  Ｄｉｓｐｌａｙ  Ｐｒｏｃｅｓｓｏｒ、以下、ＶＤＰという）、ＶＤＰによって描画データの生成に用いられる複数の基本画像データを不揮発的に記憶するＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）を備える。
【０００３】
遊技機の画像表示装置において、ＶＤＰは、画像表示部の表示書き換え速度に対応する高速処理性能が求められるため、論理回路を組み合わせたハードウェアに基づいて処理を行うプロセッサである。一方、表示制御プロセッサは、ＶＤＰほどの高速処理性能の必要性よりも、表示態様選定処理の開発における自由度が求められるため、ソフトウェアに基づいて処理を行うプロセッサである。
【０００４】
従来、遊技機の画像表示装置は、表示制御プロセッサが選定した表示態様に基づいて、ＶＤＰがＲＯＭに記憶された複数の基本画像データの幾つかを順次読み出し合成することによって描画データを生成していた。このＶＤＰには、基本画像データを読み出し合成する際には、この基本画像データに回転・反転などの画像処理を施すことができるものもある。この生成された描画データは、画像表示部に順次出力され、動画像が画像表示部に表示される。
【０００５】
下記文献には、ＶＤＰがＲＯＭに記憶された複数の基本画像データの幾つかを順次読み出し合成することによって描画データを生成する画像表示装置が記載されている。
【特許文献１】
特開２００３−４７７２９号公報
【０００６】
【発明が解決しようとする課題】
従来、遊技機の画像表示装置に、基本画像データへの画像処理機能を追加する場合には、ＶＤＰのハードウェア構成を新たに開発・設計する必要があった。ＶＤＰの開発・設計の負荷は、遊技機全体の開発・設計の負荷に対する割合が高く、容易に処理機能を追加することができなかった。その結果、遊技機の画像表示部に求められる動画像表示のニーズへの対応に遅れが生じてしまうという問題があった。
【０００７】
本発明は、上記した問題点を解決するためになされたものであり、画像処理機能の追加による動画像表示のニーズへの対応スピードを向上することができる遊技機を提供することを目的とする。
【０００８】
【課題を解決するための手段およびその作用・効果】
上記した課題を解決するため、本発明の画像表示装置は、遊技機に搭載され、遊技の進行に応じて、動画像を画像表示部に表示する画像表示装置であって、遊技の進行を制御する主制御装置からの指示に基づいて、前記画像表示部における動画像の表示態様を選定する表示制御プロセッサと、前記選定された表示態様を前記画像表示部に表示するための描画データを、複数の画像データを合成することによって生成する画像表示プロセッサとを備え、前記表示制御プロセッサは、前記表示態様の選定に加え、前記画像表示プロセッサが合成に使用する画像データのひとつである外部画像データを生成するプロセッサであることを特徴とする。
【０００９】
かかる画像表示装置、および、この画像表示装置を用いた遊技機によれば、表示制御プロセッサは、ソフトウェアに基づいて種々の処理を行っており、このソフトウェアを更新することによって、外部画像データの生成処理に変更を加えることができる。その結果、表示制御プロセッサのソフトウェアを更新することによって、遊技機に画像処理機能を追加することができる。したがって、ＶＤＰのハードウェアを新たに開発することに比べ、画像処理機能の追加による動画像表示のニーズへの対応スピードを向上することができる。また、描画データの生成に用いる画像データの全てを基本画像データとして基本画像メモリに不揮発的に記憶する必要がない。その結果、画像データのデータ記憶容量の増加を抑制することができる。
【００１０】
上記の構成を有する本発明の画像表示装置、および、この画像表示装置を用いた遊技機は、以下の態様を採ることもできる。本発明の画像表示装置は、前記画像表示プロセッサが合成に使用する画像データのひとつである複数の基本画像データを不揮発的に記憶する基本画像メモリを備え、前記表示制御プロセッサは、前記表示態様の選定に加え、前記基本画像メモリから少なくとも一の基本画像データを読み出し、該基本画像データを変形することによって、前記外部画像データを生成するプロセッサであっても良い。
【００１１】
かかる画像表示装置、および、この画像表示装置を用いた遊技機によれば、基本画像データを利用して外部画像データを生成するため、外部画像データの生成に必要なデータ量を抑制することができる。その結果、画像データのデータ記憶容量の増加を抑制することができる。
【００１２】
また、本発明の画像表示装置は、前記表示制御プロセッサによる前記外部画像データの書き込みが可能であり、該外部画像データを揮発的に記憶する前段画像メモリと、前記外部画像データを揮発的に記憶し、前記描画表示プロセッサによる該外部画像データの読み出しが可能な外部画像メモリと、前記前段画像メモリから前記外部画像メモリへの前記外部画像データのダイレクトメモリアクセス転送を制御するダイレクトメモリアクセスコントローラとを備えても良い。
【００１３】
かかる画像表示装置、および、この画像表示装置を用いた遊技機によれば、外部画像データを表示制御プロセッサ側から描画表示プロセッサ側へダイレクトメモリアクセス転送できるため、外部画像データの転送処理における表示制御プロセッサの負荷を軽減することができる。その結果、表示制御プロセッサにおける処理負荷の増加によるエラー発生を低減することができる。
【００１４】
【発明の実施の形態】
以上説明した本発明の構成及び作用を一層明らかにするために、以下本発明を適用した遊技機の一つとして、遊技の進行に応じて動画像を表示するパチンコ機について、次の順序で説明する。
目次
Ａ．実施例
Ａ−（１）．パチンコ機１０の構成
Ａ−（２）．表示制御部３０の構成
Ａ−（３）．表示制御部３０のメモリ構成
Ａ−（４）．表示制御プロセッサ部３１におけるＣＰＵ３１１の制御データ生成処理
Ａ−（５）．表示制御プロセッサ部３１におけるＣＰＵ３１１の外部画像データ生成処理
Ａ−（６）．ＶＤＰ部３３におけるＶＤＰ３３０の変形画像データ生成処理
Ａ−（７）．ＶＤＰ部３３におけるＶＤＰ３３０の描画データ生成処理
Ｂ．その他の実施形態
【００１５】
Ａ．実施例：
Ａ−（１）．パチンコ機１０の構成：
はじめに、本発明の一形態であるパチンコ機１０の外観構成について説明する。図１は、本発明の一形態であるパチンコ機１０の正面図である。パチンコ機１０は、パチンコ店の島設備等に固定される外枠１１、外枠１１の嵌め込まれる内枠１２、内枠１２の中央上寄りに配置され遊技球による遊技が行われる遊技板１３、遊技板１３の前面に配置され中央部にガラス板を有するガラス枠１４、遊技者による遊技板１３への遊技球の発射の指示を受け付けるハンドル１５、遊技球の貸し出しを処理するカードユニット９０などを備える。
【００１６】
遊技板１３の中央部には、画像表示部である液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、以下、ＬＣＤという）３５が設けられている。ＬＣＤ３５の下方には、遊技球の入賞を受け付ける入賞口６１が設けられている。この入賞口６１は、入賞した遊技球を検知するスイッチ６５、所定の場合に遊技球の導入経路を拡縮するソレノイド６６を備える。パチンコ機１０は、発光ダイオード（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＬＥＤ）を内蔵し発光する電飾５５，５６，５７，５８，５９を備える。電飾５５，５６は遊技板１３の左右の端にそれぞれ設けられ、電飾５７はＬＣＤ３５の上部に設けられ、電飾５８，５９は、ガラス枠１４の上部の左右にそれぞれ設けられている。内枠１２の正面中央には、音声を出力するスピーカ４５が内蔵されている。
【００１７】
次に、パチンコ機１０の電気的な概略構成について説明する。図２は、本発明の一形態であるパチンコ機１０の電気的な概略構成を示すブロック図である。パチンコ機１０は、遊技の進行を制御する主制御部２０を備え、主制御部２０には、表示制御部３０，音声制御部４０，ランプ制御部５０，パネル入出力部６０，払出制御部７０などが電気的に接続されている。表示制御部３０は、主制御部２０の制御信号に基づいて、ＬＣＤ３５における画像表示を制御する画像表示装置である。音声制御部４０は、主制御部２０の制御信号に基づいてスピーカ４５における音声の出力を制御する。ランプ制御部５０は、主制御部２０の制御信号に基づいて電飾５５，５６，５７，５８，５９の発光を制御する。パネル入出力部６０は、スイッチ６５の入力信号を主制御部２０に伝達するとともに、主制御部２０の制御信号に基づいてソレノイド６６を駆動する。払出制御部７０は、主制御部２０の制御信号に基づいて遊技球の払い出しを行う。これらの主制御部２０，表示制御部３０，音声制御部４０，ランプ制御部５０，パネル入出力部６０，払出制御部７０は、内枠１２の裏面に設けられている。尚、パチンコ機１０は、図１および図２には電飾、スイッチ、ソレノイドの全てを示さないが、それぞれ複数備える。また、ＬＣＤ３５およびスピーカ４５を複数備えた構成としても良い。
【００１８】
Ａ−（２）．表示制御部３０の構成：
次に、表示制御部３０の構成について説明する。図３は、表示制御部３０の内部構成を示すブロック図である。表示制御部３０は、主制御部２０からの制御信号に基づいてＬＣＤ３５における表示態様を選定するＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）３１１を備えた表示制御プロセッサ部３１と、ＣＰＵ３１１が選定した表示態様をＬＣＤ３５に表示するための描画データを生成するＶＤＰ３３０を備えたＶＤＰ部３３とによって構成されている。表示制御部３０を構成する各種回路は、６層の配線層を持つ単一の基板上に設けられている。
【００１９】
表示制御プロセッサ部３１のＣＰＵ３１１は、選定した表示態様を実現する描画データの生成条件を規定した描画パラメータを生成する。描画パラメータとしては、描画の色彩情報を規定したカラーパレットデータ，スプライトの描画条件を規定したスプライト属性データ，バックグラウンドの描画条件を規定したバックグラウンド属性データを生成する。ＶＤＰ部３３のＶＤＰ３３０は、描画パラメータに基づいて、画像データを合成して描画データを生成する。この画像データとしては、不揮発的に記憶された基本画像データとして、スプライトの画像パターンであるキャラクタ画像データと、バックグラウンドの画像パターンであるバックグラウンド画像データとが記憶されている。本実施例のＶＤＰ３３０は、画像データとして、これらの基本画像データに加えて、表示制御プロセッサ部３１において生成される外部画像データ、および、ＶＤＰ部３３において生成される変形画像データを合成して描画データを生成することができる。外部画像データおよび変形画像データは、基本画像データを所定の画像処理によって変形した画像データである。
【００２０】
表示制御部３０を構成する表示制御プロセッサ部３１は、ＣＰＵ３１１などを単一のパッケージに封止したＣＰＵ−ＭＣＭ（ＣＰＵ−Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ）３１０，ＣＰＵ３１１が実行する制御プログラムなどのデータを不揮発的に記憶する制御ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）３２０を備える。ＣＰＵ−ＭＣＭ３１０は、ＣＰＵ３１１の他、ＣＰＵ３１１のメインメモリであるＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）３１２、制御ＲＯＭ３２０とのインターフェースであるＲＯＭインターフェース３１３を備える。これらＣＰＵ３１１，ＳＤＲＡＭ３１２、および、ＲＯＭインターフェース３１３を介した制御ＲＯＭ３２０は、ＣＰＵ−ＭＣＭ３１０に設けられたバス３８１にそれぞれ接続され、このバス３８１を介して種々のデータのやり取りが可能とされている。
【００２１】
表示制御部３０を構成するＶＤＰ部３３は、ＶＤＰ３３０の他，基本画像データを不揮発的に記憶するキャラクタＲＯＭ３４０を備える。ＶＤＰ３３０は、ＶＤＰ部３３における種々の制御処理を行うＶＤＰコントローラ３３１、カラーパレットデータを記憶するカラーパレットテーブル３３２ｃ、スプライト属性データを記憶するスプライト属性テーブル３３２ｓ、バックグラウンド属性データを記憶するバックグラウンド属性テーブル３３２ｂ、キャラクタＲＯＭ３４０とのインターフェースであるＲＯＭインターフェース３３３、変形画像データを揮発的に記憶する変形画像ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）３３４、外部画像データを揮発的に記憶する外部画像ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）３３５、生成した描画データをＬＣＤ３５における動画像表示の走査線（ライン）単位で蓄えるラインバッファ３３６、ラインバッファ３３６の描画データを映像信号に変換してＬＣＤ３５に出力するＲＡＭＤＡＣ（ＲＡＭ  Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）３３７を備える。この他、ＶＤＰ３３０は、表示制御プロセッサ部３１のＣＰＵ−ＭＣＭ３１０とのインターフェースであるＣＰＵインターフェース３８３，ＳＤＲＡＭ３１２から外部画像ＤＲＡＭ３３５へのダイレクトメモリアクセス（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ、以下、ＤＭＡという）転送を制御するＤＭＡコントローラ３８４を備える。
【００２２】
ＶＤＰコントローラ３３１，カラーパレットテーブル３３２ｃ，スプライト属性テーブル３３２ｓ，バックグラウンド属性テーブル３３２ｂ，ＲＯＭインターフェース３３３を介したキャラクタＲＯＭ３４０，外部画像ＤＲＡＭ３３５，ＤＭＡコントローラ３８４は、ＶＤＰ３３０に設けられたバス３８２にそれぞれ接続され、このバス３８２を介して種々のデータのやり取りが可能とされている。表示制御プロセッサ部３１のバス３８１と、ＶＤＰ部３３のバス３８２とは、ＣＰＵインターフェース３８３を介して接続され、これらバス間における種々のデータのやり取りが可能とされている。
【００２３】
Ａ−（３）．表示制御部３０のメモリ構成：
次に、表示制御部３０における主なメモリ構成について説明する。表示制御プロセッサ部３１のＳＤＲＡＭ３１２のメモリ構成を図４に示した。図４は、表示制御プロセッサ部３１のＳＤＲＡＭ３１２のメモリ構成を模式的に示す説明図である。ＳＤＲＡＭ３１２には、制御ＲＯＭから読み出されたプログラムを記憶するプログラムエリアＰＡ、ＣＰＵ３１１が種々の制御処理で取り扱うデータを記憶するワークエリアＷＡが設けられている。ワークエリアＷＡには、ＣＰＵ３１１がＶＤＰ部３３のキャラクタＲＯＭ３４０から読み出した基本画像データを記憶する基本画像ワークエリアＷＡｒ、ＣＰＵ３１１が生成する外部画像データを記憶する外部画像ワークエリアＷＡｗが設けられている。
【００２４】
ＶＤＰ部３３のキャラクタＲＯＭ３４０のメモリ構成を図５に示した。図５は、ＶＤＰ部のキャラクタＲＯＭ３４０のメモリ構成を模式的に示す説明図である。キャラクタＲＯＭ３４０には、基本画像データとしてキャラクタ画像データおよびバックグラウンド画像データが不揮発的に記憶されている。キャラクタ画像データとして３００個のキャラクタ画像データＧｃ１〜Ｇｃ３００が記憶され、バックグラウンド画像データとして５０個のバックグラウンド画像データＧｂ１〜Ｇｂ５０が記憶されている。尚、キャラクタＲＯＭ３４０に記憶される基本画像データは、これらの個数に限定するものではなく、画像の表示内容，表示制御部３０の処理能力，キャラクタＲＯＭ３４０の記憶容量などに応じて個数を増減することができる。
【００２５】
ＶＤＰ部３３の変形画像ＳＲＡＭ３３４のメモリ構成を図６に示した。図６は、ＶＤＰ部３３の変形画像ＳＲＡＭ３３４のメモリ構成を模式的に示す説明図である。変形画像ＳＲＡＭ３３４には、変形画像データとして５個の変形画像データＧｉ１〜Ｇｉ５が記憶される。これらの変形画像データＧｉ１〜Ｇｉ５は、ＶＤＰ３３０が変形画像データを生成することによって適宜書き換えられる。尚、変形画像ＳＲＡＭ３３４に記憶される変形画像データは、５個に限定するものではなく、画像の表示内容，表示制御部３０の処理能力，変形画像ＳＲＡＭ３３４の記憶容量などに応じて個数を増減することができる。
【００２６】
ＶＤＰ部３３の外部画像ＤＲＡＭ３３５のメモリ構成を図７に示した。図７は、ＶＤＰ部３３の外部画像ＤＲＡＭ３３５のメモリ構成を模式的に示す説明図である。外部画像ＤＲＡＭ３３５には、外部画像データとして５個の外部画像データＧｏ１〜Ｇｏ５が記憶される。これらの外部画像データＧｏ１〜Ｇｏ５は、ＣＰＵ３１１の転送指示を受けたＤＭＡコントローラ３８４が、表示制御プロセッサ部３１のＳＤＲＡＭ３１２の外部画像ワークエリアＷＡｗに記憶された外部画像データをＤＭＡ転送することによって適宜書き換えられる。尚、外部画像ＤＲＡＭ３３５に記憶される外部画像データは、５個に限定するものではなく、画像の表示内容，表示制御部３０の処理能力，外部画像ＤＲＡＭ３３５の記憶容量などに応じて個数を増減することができる。
【００２７】
ＶＤＰ部３３のスプライト属性テーブル３３２ｓのメモリ構成を図８に示した。図８は、ＶＤＰ部３３のスプライト属性テーブル３３２ｓのメモリ構成を模式的に示す説明図である。スプライト属性テーブル３３２ｓには、スプライト属性データとしてｎ個のスプライト属性データＡｓｊ（ｊ＝１，２，…，ｎ）が記憶される。それぞれのスプライト属性データには、垂直表示位置データＤＶｊ，表示画像識別データＤＰｊ，カラー識別データＤＣｊ，水平表示位置データＤＨｊなどが記憶される。垂直表示位置データＤＶｊは、そのスプライト画像のＬＣＤ３５上における垂直方向の表示位置を指定するデータである。表示画像識別データＤＰｊは、そのスプライト画像データの記憶場所、すなわち、キャラクタＲＯＭ３４０におけるキャラクタ画像データＧｃ１〜Ｇｃ３００、変形画像ＳＲＡＭ３３４における変形画像データＧｉ１〜Ｇｉ５、外部画像ＤＲＡＭ３３５における外部画像データＧｏ１〜Ｇｏ５のうちのいずれかを識別するためのデータである。カラー識別データＤＣｊは、そのスプライト画像のＬＣＤ３５上における画素のカラーデータとして、カラーパレットテーブル３３２ｃに記憶されたカラーパレットデータのカラーグループを指定するデータである。水平表示位置データＤＨｊは、そのスプライト画像のＬＣＤ３５上における水平方向の表示位置を指定するデータである。スプライト属性データＡｓｊには、これらのデータの他、拡大縮小，回転，反転などを指定するデータも記憶される。
【００２８】
ＶＤＰ部３３のバックグラウンド属性テーブル３３２ｂは、スプライト属性テーブル３３２ｓに記憶されたスプライト属性データと同様のメモリ構成によって、バックグラウンド属性データを記憶する。バックグラウンド属性データには、垂直表示位置データ，表示画像識別データ，カラー識別データ，水平表示位置データの他、拡大縮小，回転，反転，ラインスクロールなどを指定するデータも記憶される。
【００２９】
Ａ−（４）．表示制御プロセッサ部３１におけるＣＰＵ３１１の制御データ生成処理：
ＣＰＵ３１１は、制御ＲＯＭ３２０に記憶された種々の制御プログラムを、ＳＤＲＡＭ３１２のプログラムエリアＰＡに読み込むことによって種々の処理を行う。これらの処理として、主制御部２０からの制御信号に基づいてＬＣＤ３５における表示態様を選定する表示態様選定処理、選定した表示態様を実現するための表示制御データを生成する制御データ生成処理、外部画像データを生成する外部画像生成処理などを行う。
【００３０】
次に、表示制御プロセッサ部３１におけるＣＰＵ３１１の制御データ生成処理について説明する。図９は、表示制御プロセッサ部３１におけるＣＰＵ３１１の制御データ生成処理を示すフローチャートである。ＣＰＵ３１１は、ＬＣＤ３５の表示更新に応じた所定のタイミングで、制御データ生成処理を開始する。処理を開始すると、描画パラメータ設定処理（ステップＳ１１０）を行う。描画パラメータ設定処理（ステップＳ１１０）では、表示態様選定処理で選定した表示態様に基づいてカラーパレットデータ，スプライト属性データ，バックグラウンド属性データを生成し、カラーパレットテーブル３３２ｃ，スプライト属性テーブル３３２ｓ，バックグラウンド属性テーブル３３２ｂにそれぞれ書き込む。
【００３１】
描画パラメータ設定処理（ステップＳ１１０）を行った後、変形画像生成指示処理（ステップＳ１２０）を行う。変形画像生成指示処理（ステップＳ１２０）では、表示態様選定処理で選定した表示態様において変形画像データが必要な際に、その変形画像データを生成するための指示データをＶＤＰ３３０に送信することによって、変形画像データの生成を指示する。この指示データは、変形画像データの生成の基となる基本画像データや、その基本画像データの変形条件などを規定するデータである。なお、ここで生成指示される変形画像データは、直前の描画パラメータ設定処理（ステップＳ１１０）に基づいた描画データの生成に使用されるものではなく、次回以降に行われる描画パラメータ設定処理（ステップＳ１１０）に基づいた描画データの生成に使用されるものである。
【００３２】
変形画像生成指示処理（ステップＳ１２０）を行った後、外部画像生成指示処理（ステップＳ１３０）を行う。外部画像生成指示処理（ステップＳ１３０）では、表示態様選定処理で選定した表示態様において外部画像データが必要な際に、ＣＰＵ３１１に内蔵する割り込みレジスタ（図示しない）に割り込みフラグをセットする。外部画像生成指示処理（ステップＳ１３０）を行った後、制御データ生成処理を終了する。
【００３３】
Ａ−（５）．表示制御プロセッサ部３１におけるＣＰＵ３１１の外部画像データ生成処理：
次に、表示制御プロセッサ部３１におけるＣＰＵ３１１の外部画像データ生成処理について説明する。図１０は、表示制御プロセッサ部３１におけるＣＰＵ３１１の外部画像データ生成処理を示すフローチャートである。ＣＰＵ３１１は、前述の外部画像生成指示処理（図９のＳ１３０）において割り込みフラグをセットすると、所定のインターバルで外部画像データ生成処理を行う。処理を開始すると、外部画像データを生成するため、基本画像データ読み込み処理（ステップＳ２１０）を行う。基本画像データ読み込み処理（ステップＳ２１０）では、選定した表示態様に基づいて、外部画像データの生成の基となる基本画像データを選定する。その後、選定した基本画像データを、ＶＤＰ部３３のキャラクタＲＯＭ３４０から、表示制御プロセッサ部３１のＳＤＲＡＭ３１２の基本画像ワークエリアＷＡｒに読み込む。
【００３４】
基本画像データ読み込み処理（ステップＳ２１０）の後、画像データ変形処理（ステップＳ２２０）を行う。画像データ変形処理（ステップＳ２２０）では、指示選定した表示態様に基づいて、読み込んだ基本画像データの変形条件を選定する。その後、選定した変形条件に基づいて、読み込んだ基本画像データを変形して外部画像データを生成し、この外部画像データをＳＤＲＡＭ３１２の外部画像ワークエリアＷＡｗに書き込む。この基本画像データの変形では、回転，反転，モーフィング，ディストーション等の画像処理が所定の演算式に基づいて行われる。
【００３５】
ここで、画像データ変形処理（ステップＳ２２０）における変形の一例について説明する。図１１は、画像データ変形処理（図１０のステップＳ２２０）の一例であるモーフィング処理を示す説明図である。モーフィング処理は、読み込んだ二つの基本画像データの画像間において特徴点を対応づけておき、特徴点の変形の度合いと両者の画像の混合比を変化させていくことによって実現されている。図１１に示したモーフィング処理では、円形のキャラクタ画像データＧｃ１８と、星形のキャラクタ画像データＧｃ３５の間でモーフィング処理を行って、円形から星型へ連続的に変化する過程の画像データを、外部画像データＧｏ１〜Ｇｏ３として生成する。なお、基本画像データの変形は、モーフィングに限るものではなく、種々の画像処理を適用することができる。
【００３６】
画像データ変形処理（ステップＳ２２０）の後、ＤＭＡ転送指示処理（ステップＳ２３０）を行う。ＤＭＡ転送指示処理（ステップＳ２３０）では、ＶＤＰ部３３のＤＭＡコントローラ３８４に対して、画像データ変形処理（ステップＳ２２０）で生成した外部画像データのＤＭＡ転送を指示する。この転送指示は、転送元である表示制御プロセッサ部３１のＳＤＲＡＭ３１２のアドレスと、転送先であるＶＤＰ部３３の外部画像ＤＲＡＭ３３５のアドレスとを指定することによって行われる。尚、ＤＭＡコントローラ３８４は、この転送指示に基づいて、ＳＤＲＡＭ３１２の外部画像ワークエリアＷＡｗに記憶された外部画像データを、外部画像ＤＲＡＭ３３５の外部画像データＧｏ１〜５のいずれかにＤＭＡ転送する。このＤＭＡ転送は、所定のワード長単位で分断して行われ、ＣＰＵ３１１は、ＤＭＡ転送の停止中に割り込み処理を行うことができる。ＣＰＵ３１１は、ＤＭＡ転送指示処理（ステップＳ２３０）の後、外部画像データ生成処理を終了する。
【００３７】
Ａ−（６）．ＶＤＰ部３３におけるＶＤＰ３３０の変形画像データ生成処理：ＶＤＰ３３０は、内蔵された回路構成によって種々の制御処理を行う。この制御処理として、変形画像データを生成する変形画像生成処理、描画データを生成する描画データ生成処理、などを行う。
【００３８】
次に、ＶＤＰ部３３におけるＶＤＰ３３０の変形画像データ生成処理について説明する。図１２は、ＶＤＰ部３３におけるＶＤＰ３３０の変形画像データ生成処理を示すフローチャートである。ＶＤＰ３３０は、ＬＣＤ３５における表示タイミングの垂直ブランキング期間であって描画データ生成処理を行っていない期間に、変形画像データ生成処理を行う。処理を開始すると、前述の変形画像生成指示処理（図９のＳ１２０）による変形画像データの生成の指示があるか否かを判断する（ステップＳ３１０）。この指示がない場合には（ステップＳ３１０）、変形画像データを生成する必要がないため、変形画像データ生成処理を終了する。
【００３９】
一方、指示がある場合には（ステップＳ３１０）、指示データに基づいて、キャラクタＲＯＭ３４０に記憶する所定の基本画像データを変形して変形画像データを生成し、この変形画像データを変形画像ＳＲＡＭの変形画像データＧｉ１〜Ｇｉ５のいずれかとして書き込む（ステップＳ３２０）。この基本画像データの変形では、回転，反転等の画像処理が所定の論理回路によって行われる。その後、変形画像データ生成処理を終了する。
【００４０】
ここで、変形画像データの生成（ステップＳ３２０）における変形の一例について説明する。図１３は、変形画像データの生成（図１２のステップＳ３２０）の一例である回転処理を示す説明図である。回転処理は、一つの基本画像データを読み出す際に、その画像を構成するドットデータの読み出し順序を変化させることによって実現されている。図１３に示した回転処理では、キャラクタ画像データＧｃ７７に回転処理を行って、時計回りに１８０度回転する過程の画像データを、変形画像データＧｉ１〜Ｇｉ４として生成する。なお、基本画像データの変形は、回転に限るものではなく、種々の画像処理を適用することができる。
【００４１】
Ａ−（７）．ＶＤＰ部３３におけるＶＤＰ３３０の描画データ生成処理：
次に、ＶＤＰ部３３におけるＶＤＰ３３０の描画データ生成処理について説明する。図１４は、ＶＤＰ部３３におけるＶＤＰ３３０の描画データ生成処理を示すフローチャートである。ＶＤＰ３３０は、ＬＣＤ３５における表示タイミングの水平同期信号に基づいて、描画データ生成処理を開始する。処理を開始すると、スプライト属性テーブル３３２ｓに記憶されたスプライト属性データＡｓｊ（ｊ＝１，２，…，ｎ）に基づいて、ラインバッファ３３６に描画データの書き込みを行う（ステップＳ４１０〜Ｓ４７０）。まず、垂直表示位置データＤＶｊと、描画データを生成する生成ラインの位置とを比較して、スプライト属性データＡｓｊの示すスプライトが生成ライン上にあるか否かを判断する（ステップＳ４２０）。
【００４２】
生成ライン上にあれば（ステップＳ４２０）、表示画像識別データＤＰｊに基づいて、キャラクタＲＯＭ３４０のキャラクタ画像データ，変形画像ＳＲＡＭ３３４の変形画像データ，外部画像ＤＲＡＭ３３５の外部画像データのいずれかから、画像データを読み出す（ステップＳ４３０）。その後、カラー識別データＤＣｊに基づいて、カラーパレットテーブル３３２ｃから、カラーパレットデータを読み出す（ステップＳ４４０）。その後、水平表示位置データＤＨｊに基づいて、これら読み出したデータ（ステップＳ４３０，Ｓ４４０）をラインバッファ３３６に書き込む（ステップＳ４５０）。
【００４３】
ひとつのスプライトの書き込みを終え（ステップＳ４５０）、または、そのスプライトが生成ライン上になければ（ステップＳ４２０）、全てのスプライトを処理したか否かを判断する（ステップＳ４６０）。全てのスプライトを処理していなければ（ステップＳ４６０）、次のスプライト属性データＡｓ（ｊ＋１）に基づいて同様の処理を行う。
【００４４】
一方、全てのスプライトを処理した場合には（ステップＳ４６０）、バックグラウンド処理（ステップＳ４８０）を行う。バックグラウンド処理（ステップＳ４８０）では、スプライトの処理（ステップＳ４１０〜Ｓ４７０）と同様に、バックグラウンド属性テーブル３３２ｂに記憶されたバックグラウンド属性データに基づいて、バックグラウンドのデータをラインバッファ３３６に書き込む。バックグラウンド処理（ステップＳ４８０）を行った後、描画データ生成処理を終了する。なお、これらのスプライトおよびバックグラウンドには、それぞれ表示の優先順位が設定されており、これらの表示位置が重なる場合には、ＶＤＰ３３０は、優先順位の高いものが表示されるようにラインバッファ３３６に書き込みを行う。
【００４５】
この描画データ生成処理におけるスプライトおよびバックグラウンドの書き込み（ステップＳ４５０，Ｓ４８０）によって、ラインバッファ３３６に描画データが生成される。このラインバッファ３３６に記憶された描画データは、ＲＡＭＤＡＣ３３７によって映像信号（ＲＧＢ）に変換され、ＬＣＤ３５における表示の同期信号（ＳＹＮＣ）とともに、ＬＣＤ３５へ出力される。この描画データの生成、映像信号への変換出力が、繰り返し行われることによって、ＬＣＤ３５において動画像が表示される。
【００４６】
以上説明した実施例のパチンコ機１０によれば、表示制御プロセッサ部３１のＣＰＵ３１１は、ソフトウェアに基づいて種々の処理を行っており、このソフトウェアを更新することによって、外部画像データの生成処理に変更を加えることができる。その結果、表示制御プロセッサ部３１の制御ＲＯＭ３２０に記憶するソフトウェアを更新することによって、遊技機に画像処理機能を追加することができる。したがって、ＶＤＰ３３０のハードウェアを新たに開発するのに比べ、画像処理機能の追加による動画像表示のニーズへの対応スピードを向上することができる。また、描画データの生成に用いる画像データの全てを基本画像データとしてＶＤＰ部３３のキャラクタＲＯＭ３４０に不揮発的に記憶する必要がない。その結果、画像データのデータ記憶容量の増加を抑制することができる。
【００４７】
また、表示制御プロセッサ部３１のＣＰＵ３１１は、基本画像データを利用して外部画像データを生成するため、外部画像データの生成に必要なデータ量を抑制することができる。その結果、画像データのデータ記憶容量の増加を抑制することができる。
【００４８】
また、ＤＭＡコントローラ３８４によって、外部画像データを表示制御プロセッサ部３１のＳＤＲＡＭ３１２からＶＤＰ部３３の外部画像ＤＲＡＭ３３５へダイレクトメモリアクセス転送できるため、外部画像データの転送処理におけるＣＰＵ３１１の負荷を軽減することができる。その結果、ＣＰＵ３１１の処理負荷の増加によるエラー発生を低減することができる。
【００４９】
Ｂ．その他の実施形態：
以上、本発明の実施の形態について説明したが、本発明はこうした実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることは勿論である。例えば、本発明を適用する遊技機は、パチンコ機に限るものではなく、スロットマシンなどの画像表示部を備えた遊技機に適用しても良い。また、画像表示部は、ＬＣＤに限るものではなく、ＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）ディスプレイ，ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｔ）ディスプレイなどであっても良い。また、ラインバッファ方式ではなく、フレームバッファ方式で描画データを生成しても良い。
【００５０】
また、ラインバッファ方式とフレームバッファ方式とを組み合わせた方式で描画データを生成しても良い。図１５は、その他の実施形態のＶＤＰ３９０の内部構成を示すブロック図である。ＶＤＰ３９０の構成は、図１５に示した通りであり、図３に示したＶＤＰ３３０の構成とほぼ同様であるが、ラインバッファ３３６とＲＡＭＤＡＣ３３７との間にフレームバッファ３９１を備えた点が異なる。このフレームバッファ３９１は、ＬＣＤ３５における動画像表示のフレーム単位で描画データを蓄えるバッファである。ＶＤＰ３９０では、ラインバッファ３３６には、１ライン分の小記憶容量ではあるが高速アクセス可能なＳＲＡＭを用いており、フレームバッファ３９１には、１フレーム分の大記憶容量であるＤＲＡＭを用いている。
【００５１】
ＶＤＰ３９０の動作は、前述のＶＤＰ３３０の動作とほぼ同様であるが、ライン単位の描画データを映像信号に変換するのではなく、フレームバッファ３９１に記憶されたフレーム単位の描画データを、映像信号に変換する点が異なる。ラインバッファ３３６において生成された１ライン分の描画データは、次々にフレームバッファ３９１に転送され、フレームバッファ３９１においてフレーム単位の描画データが生成される。このフレーム単位の描画データは、ＲＡＭＤＡＣ３３７によって映像信号に変換され、ＬＣＤ３５へ出力される。
【００５２】
かかるＶＤＰ３９０によれば、ラインバッファ方式のＶＤＰであっても、表示可能なキャラクタ（スプライトおよびバックグラウンド）の数の制約を、１ラインあたりではなく、１フレームあたりとすることができる。よって、ラインバッファ３３６のみの構成と比較して、より多くのキャラクタを表示することができる。例えば、あるラインにおいて表示されるキャラクタ数が多いため、そのラインの描画データの生成処理が１ラインの表示時間を超過したとしても、他のラインのキャラクタ数が少なければ、その処理時間の超過を１フレーム全体では相殺することができる。したがって、ラインバッファのみを備えた同じ処理速度のＶＤＰと比較して、描画性能を向上することができる。
【図面の簡単な説明】
【図１】本発明の一形態であるパチンコ機１０の正面図である。
【図２】本発明の一形態であるパチンコ機１０の電気的な概略構成を示すブロック図である。
【図３】表示制御部３０の内部構成を示すブロック図である。
【図４】表示制御プロセッサ部３１のＳＤＲＡＭ３１２のメモリ構成を模式的に示す説明図である。
【図５】ＶＤＰ部のキャラクタＲＯＭ３４０のメモリ構成を模式的に示す説明図である。
【図６】ＶＤＰ部３３の変形画像ＳＲＡＭ３３４のメモリ構成を模式的に示す説明図である。
【図７】ＶＤＰ部３３の外部画像ＤＲＡＭ３３５のメモリ構成を模式的に示す説明図である。
【図８】ＶＤＰ部３３のスプライト属性テーブル３３２ｓのメモリ構成を模式的に示す説明図である。
【図９】表示制御プロセッサ部３１におけるＣＰＵ３１１の制御データ生成処理を示すフローチャートである。
【図１０】表示制御プロセッサ部３１におけるＣＰＵ３１１の外部画像データ生成処理を示すフローチャートである。
【図１１】画像データ変形処理（図１０のステップＳ２２０）の一例であるモーフィング処理を示す説明図である。
【図１２】ＶＤＰ部３３におけるＶＤＰ３３０の変形画像データ生成処理を示すフローチャートである。
【図１３】変形画像データの生成（図１２のステップＳ３２０）の一例である回転処理を示す説明図である。
【図１４】ＶＤＰ部３３におけるＶＤＰ３３０の描画データ生成処理を示すフローチャートである。
【図１５】その他の実施形態のＶＤＰ３９０の内部構成を示すブロック図である。
【符号の説明】
１０…パチンコ機
１１…外枠
１２…内枠
１３…遊技板
１４…ガラス枠
１５…ハンドル
２０…主制御部
３０…表示制御部
３１…表示制御プロセッサ部
３３…ＶＤＰ部
３５…ＬＣＤ
４０…音声制御部
４５…スピーカ
５０…ランプ制御部
５５，５６，５７，５８，５９…電飾
６０…パネル入出力部
６１…入賞口
６５…スイッチ
６６…ソレノイド
７０…払出制御部
９０…カードユニット
３１０…ＣＰＵ−ＭＣＭ
３１１…ＣＰＵ
３１２…ＳＤＲＡＭ
３１３…ＲＯＭインターフェース
３２０…制御ＲＯＭ
３３０…ＶＤＰ
３３１…ＶＤＰコントローラ
３３２ｂ…バックグラウンド属性テーブル
３３２ｃ…カラーパレットテーブル
３３２ｓ…スプライト属性テーブル
３３３…ＲＯＭインターフェース
３３４…変形画像ＳＲＡＭ
３３５…外部画像ＤＲＡＭ
３３６…ラインバッファ
３３７…ＲＡＭＤＡＣ
３４０…キャラクタＲＯＭ
３８１…バス
３８２…バス
３８３…ＣＰＵインターフェース
３８４…ＤＭＡコントローラ
３９０…ＶＤＰ
３９１…フレームバッファ
【図１】
2005027797.tif 000003
【図２】
2005027797.tif 000004
【図３】
2005027797.tif 000005
【図４】
2005027797.tif 000006
【図５】
2005027797.tif 000007
【図６】
2005027797.tif 000008
【図７】
2005027797.tif 000009
【図８】
2005027797.tif 000010
【図９】
2005027797.tif 000011
【図１０】
2005027797.tif 000012
【図１１】
2005027797.tif 000013
【図１２】
2005027797.tif 000014
【図１３】
2005027797.tif 000015
【図１４】
2005027797.tif 000016
【図１５】
2005027797.tif 000017