(57)【要約】【課題】  デバイス解析と回路解析を連携させた、精度の高い回路の解析が可能な回路評価方法、評価装置及び評価プログラムを提供する。【解決手段】 被評価対象となる半導体集積回路に含まれるデバイスのデバイス情報を読み出してデバイス解析を実行し、デバイス解析値を取得するステップ、回路情報領域に格納された半導体集積回路の回路情報と、接続情報領域に格納された半導体集積回路の接続ノード情報を読み出し、接続ノードの電源の値にデバイス解析値を使用したネットリストを作成して回路解析を実行し、半導体集積回路の解析値を取得するステップ、接続ノードでのデバイス解析値と半導体集積回路の解析値の差が判定条件を満足するまで、接続ノードの電源の値に半導体集積回路の解析値を使用してデバイス解析を実行する条件を設定し、デバイス解析と回路解析の実行を繰り返すステップとを含む。【選択図】      図２
2005242470.tif 000002
【特許請求の範囲】
【請求項１】
デバイス解析部が、被評価対象となる半導体集積回路に含まれるデバイスのデバイス情報をデバイス情報領域から読み出し、デバイス解析を実行してデバイス解析値を取得するステップと、
回路解析部が、回路情報領域に格納された前記半導体集積回路の回路情報と、接続情報領域に格納された前記半導体集積回路の接続ノード情報を読み出し、接続ノードの電源の値に前記デバイス解析値を使用したネットリストを作成して回路解析を実行し、前記半導体集積回路の解析値を取得するステップと、
収束判定部が、前記接続ノードでの前記デバイス解析値と前記半導体集積回路の解析値の差が判定条件領域から読み出す判定条件を満足するまで、前記接続ノード情報に基づき、前記接続ノードの電源の値に前記半導体集積回路の解析値を使用して前記デバイス解析を実行する条件を設定し、前記デバイス解析と前記回路解析の実行を繰り返すステップ
とを含むことを特徴とする回路評価方法。  
【請求項２】
補間計算部が前記接続ノードの複数回分の前記デバイス解析値及び複数回分の前記回路解析値に基づき、前記デバイス解析に使用する前記接続ノードの電源の値を計算するステップを更に含むことを特徴とする請求項１に記載の回路評価方法。  
【請求項３】
被評価対象となる半導体集積回路に含まれるデバイスのデバイス情報、前記半導体集積回路の回路情報及び接続ノード情報を入力する入力装置と、
前記デバイス情報、前記回路情報及び前記接続ノード情報を格納する記憶装置と、  
前記デバイス情報を読み出し、デバイス解析を実行してデバイス解析値を取得するデバイス解析部と、
前記回路情報と前記接続ノード情報を読み出し、接続ノードの電源の値に前記デバイス解析値を使用したネットリストを作成して回路解析を実行し、前記半導体集積回路の解析値を取得する回路解析部と、
前記接続ノードでの前記デバイス解析値と前記半導体集積回路の解析値の差が判定条件領域から読み出す判定条件を満足するまで、前記接続ノード情報に基づき、前記接続ノードの電源の値に前記半導体集積回路の解析値を使用して前記デバイス解析を実行する条件を設定し、前記デバイス解析と前記回路解析の実行を繰り返す収束判定部
とを備えることを特徴とする回路評価装置。    
【請求項４】
前記接続ノードの複数回分の前記デバイス解析値及び複数回分の前記回路解析値に基づき、前記デバイス解析に使用する前記接続ノードの電源の値を計算する補間計算部を更に備えることを特徴とする請求項３に記載の回路評価装置。  
【請求項５】
回路評価装置において、
デバイス解析部に、被評価対象となる半導体集積回路に含まれるデバイスのデバイス情報をデバイス情報領域から読み出し、デバイス解析を実行して前記デバイス解析値を取得させる命令と、
回路解析部に、回路情報領域に格納された前記半導体集積回路の回路情報と、接続情報領域に格納された前記半導体集積回路の接続ノード情報を読み出し、接続ノードの電源の値に前記デバイス解析値を使用したネットリストを作成して回路解析を実行し、前記半導体集積回路の解析値を取得させる命令と、
収束判定部に、前記接続ノードでの前記デバイス解析値と前記半導体集積回路の解析値の差が判定条件領域から読み出す判定条件を満足するまで、前記接続ノード情報に基づき、前記接続ノードの電源の値に前記半導体集積回路の解析値を使用して前記デバイス解析を実行する条件を設定し、前記デバイス解析と前記回路解析の実行を繰り返させる命令
とを実行させるための回路評価プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路評価方法、評価装置及び評価プログラムに関する。
【背景技術】
【０００２】
LSIの集積化に伴い、SRAMやラッチ回路等に発生するソフトエラーが問題となっている。「ソフトエラー」とは、半導体基板に入射したα線や中性子線によって誘起された電子正孔対によって半導体基板に電流が流れ、半導体装置が誤動作するこという。一般に、ソフトエラーが発生する頻度は低いため、ソフトエラーによる回路への影響を検討するには、フィールドテストや加速試験等による実験のほかに、計算機による解析を使用した半導体集積回路への影響の予測や、ソフトエラーが発生するメカニズムの解明が必要である。α線や中性子線等の入射によって半導体基板内に誘起された電子正孔対の詳細な動きを解析するには、デバイス解析を行う必要がある。
【０００３】
しかし、一般にデバイス解析に必要なデバイス情報は非常に多いため、デバイス解析では数個のデバイスしか同時に解析することができない。したがって、誘起された電子や正孔によって回路が受ける影響の解析には、同時に多数のデバイス動作を解析する回路解析と連携する必要がある。先ず、誘起された電子や正孔の影響を考慮した回路の動作を正確に予測するために、デバイス解析によってα線や中性子線の入射によってデバイスの端子に現れるノイズ波形を求める。そして、回路解析によってノイズ波形が回路の回路動作に与える影響を計算する。
【０００４】
デバイス解析と回路解析を連携させる技術としては、ミックスド・モード法が提案されている（例えば、非特許文献１参照。）。ミックスド・モード法では、回路解析の対象である回路をデバイス解析の対象となるようにモデル化してデバイス解析モデルの一部に組み込み、デバイス解析を行う。
【非特許文献１】アール・エル・ウッドラフ（R.L. Woodruff）、ピー・ジェー・ラデック（P.J. Rudeck）  著、「米国電子通信技術者協会トランサクション・ニュークリア・サイエンス、第４０巻、第２号 (IEEE Trans. Nuclear Science, vol.40, no.6) 」、（米国）、１９９３年、ｐ．１７９５−１８０３
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、非特許文献１で提案された方法では、一般的なデバイス解析と同様に数多くのデバイスを含む回路の解析を行うことが困難である。又、入力部や計算部を含めてデバイス解析を実行するデバイス解析装置の大規模な改造が必要である。
【０００６】
上記問題点を鑑み、本発明は、デバイス解析と回路解析を連携させた、精度の高い回路の解析が可能な回路評価方法、評価装置及び評価プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、第１の特徴は、（イ）デバイス解析部が、被評価対象となる半導体集積回路に含まれるデバイスのデバイス情報をデバイス情報領域から読み出し、デバイス解析を実行してデバイス解析値を取得するステップと、（ロ）回路解析部が、回路情報領域に格納された半導体集積回路の回路情報と、接続情報領域に格納された半導体集積回路の接続ノード情報を読み出し、接続ノードの電源の値にデバイス解析値を使用したネットリストを作成して回路解析を実行し、半導体集積回路の解析値を取得するステップと、（ハ）収束判定部が、接続ノードでのデバイス解析値と半導体集積回路の解析値の差が判定条件領域から読み出す判定条件を満足するまで、接続ノード情報に基づき、接続ノードの電源の値に半導体集積回路の解析値を使用してデバイス解析を実行する条件を設定し、デバイス解析と回路解析の実行を繰り返すステップとを含む回路評価方法であることを要旨とする。  
第２の特徴は、（イ）被評価対象となる半導体集積回路に含まれるデバイスのデバイス情報、半導体集積回路の回路情報及び接続ノード情報を入力する入力装置と、（ロ）デバイス情報、回路情報及び接続ノード情報を格納する記憶装置と、（ハ）デバイス情報を読み出し、デバイス解析を実行してデバイス解析値を取得するデバイス解析部と、（ニ）回路情報と接続ノード情報を読み出し、接続ノードの電源の値にデバイス解析値を使用したネットリストを作成して回路解析を実行し、半導体集積回路の解析値を取得する回路解析部と、（ホ）接続ノードでのデバイス解析値と半導体集積回路の解析値の差が判定条件領域から読み出す判定条件を満足するまで、接続ノード情報に基づき、接続ノードの電源の値に半導体集積回路の解析値を使用してデバイス解析を実行する条件を設定し、デバイス解析と回路解析の実行を繰り返す収束判定部とを備えることを特徴とする回路評価装置であることを要旨とする。    
第３の特徴は、半導体評価装置において、（イ）デバイス解析部に、被評価対象となる半導体集積回路に含まれるデバイスのデバイス情報をデバイス情報領域から読み出し、デバイス解析を実行してデバイス解析値を取得させる命令と、（ロ）回路解析部に、回路情報領域に格納された半導体集積回路の回路情報と、接続情報領域に格納された半導体集積回路の接続ノード情報を読み出し、接続ノードの電源の値にデバイス解析値を使用したネットリストを作成して回路解析を実行し、半導体集積回路の解析値を取得させる命令と、（ハ）収束判定部に、接続ノードでのデバイス解析値と半導体集積回路の解析値の差が判定条件領域から読み出す判定条件を満足するまで、接続ノード情報に基づき、接続ノードの電源の値に半導体集積回路の解析値を使用してデバイス解析を実行する条件を設定し、デバイス解析と回路解析の実行を繰り返させる命令とを実行させるための回路評価プログラムであることを要旨とする。
【発明の効果】
【０００８】
本発明によれば、デバイス解析と回路解析を連携させた、精度の高い回路の解析が可能な回路評価方法、評価装置及び評価プログラムを提供することができる。
【発明を実施するための最良の形態】
【０００９】
次に、図面を参照して、本発明の第１乃至第３の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。
【００１０】
また、以下に示す第１乃至第３の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の構造等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１１】
（第１の実施の形態）
図１に示す本発明の第１の実施の形態に係る回路評価方法は、例えば図２に示す評価装置によって実行可能であるので、図１の評価方法を説明する前に、図２に示す評価装置の説明を行う。
【００１２】
図２に示す評価装置は、中央演算処理装置（ＣＰＵ）１０と、記憶装置２０と、入力装置５０と、出力装置６０とを備える。
【００１３】
ＣＰＵ１０は、デバイス解析を行うデバイス解析部１０１、回路解析を行う回路解析部１２０、解析結果を評価する収束判定部１３０及び解析の終了を判定する解析判定部１４０を備える。
【００１４】
デバイス解析部１０１は、デバイス解析準備部１１１とデバイス解析実行部１１２を備える。デバイス解析準備部１１１は、デバイス情報領域２０１から読み出すデバイスのデバイス情報に基づき、デバイス解析の実行に必要な設定を行う。デバイス解析では、解析行うデバイスを格子状に分割して、各格子点での解析を行う。デバイス解析準備部１１１は格子点の生成、及び各格子点での不純物濃度、誘電率、仕事関数等の物質情報の設定を行う。更に、デバイス解析準備部１１１はバイアス条件、時刻等のデバイス解析を行う条件の設定を行う。デバイス解析実行部１１２は、デバイス解析準備部１１１によって設定された条件に基づいてデバイス解析を実行し、デバイス解析値を取得する。即ち、デバイス解析実行部１１２はポアソン方程式、電流連続式等を解き、それぞれの格子点における電圧値や、電子・正孔等のキャリア濃度を計算する。そして、計算された電圧値やキャリア濃度から電流密度の式に基づき、デバイス解析実行部１１２はそれぞれの格子点の電流値を計算する。
【００１５】
回路解析部１２０は、ネットリスト作成部１２１、回路解析準備部１２２、回路解析実行部１２３を備える。ネットリスト作成部１２１は、回路情報領域２０２から読み出す被評価対象となる半導体集積回路の情報に基づき、半導体集積回路に含まれる複数のデバイスの接続情報であるネットリストを作成する。回路解析準備部１２２は、ネットリスト作成部１２１によって作成されたネットリストに基づき、キルヒホッフの法則を満足する節点方程式を作成する。回路解析実行部１２３は、回路解析準備部１２２によって作成された節点方程式を解いて、それぞれの節点における電圧値と節点間の電流値を計算する。「節点」とは、ネットリストに含まれるデバイス間の接続点であり、例えば、トランジスタ−トランジスタ間の接続点である。
【００１６】
収束判定部１３０は、デバイス解析と回路解析のそれぞれよって計算された解析値の差を比較して、解析値の差が判定条件領域２０４から読み出す判定条件を満足しているかを判定する。そして、満足していると判定すれば、デバイス解析と回路解析は収束し、回路評価結果は妥当であると判断する。満足していないと判定すれば、デバイス解析値と回路解析値の差が判定条件を満足するまで、回路解析値を使用したデバイス解析とデバイス解析値を使用した回路解析を繰り返す。
【００１７】
解析判定部１４０は、デバイス解析準備部１１１によって設定されたすべてのバイアス条件及び時刻における解析が終了しているかを判定する。
【００１８】
記憶装置２０は、デバイス情報領域２０１、回路情報領域２０２、接続情報領域２０３、判定条件領域２０４、デバイス解析設定領域２１１、第１のデバイス解析結果領域２１２、ネットリスト領域２１３、回路解析設定領域２１４、第１の回路解析結果領域２１５、及びプログラム領域２５０を備える。
【００１９】
デバイス情報領域２０１には、被解析デバイスのデバイス構造等のデバイス情報が格納される。回路情報領域２０２には、回路解析対象の半導体集積回路の電気的な接続情報等の回路情報が格納される。接続情報領域２０３には、デバイス解析と回路解析の接続ノード情報が格納される。接続ノード情報の説明は後述する。判定条件領域２０４には、回路評価結果が妥当であるかを判定するための判定条件が格納される。デバイス解析設定領域２１１には、デバイス解析を実行する設定が格納される。第１のデバイス解析結果領域２１２には、デバイス解析によって計算されたデバイス解析値が格納される。ネットリスト領域２１３には、回路解析を実行するネットリストが格納される。回路解析設定領域２１４には、回路解析を実行する設定が格納される。第１の回路解析結果領域２１５には、回路解析によって計算された回路解析値が格納される。プログラム領域２５０には、デバイス解析プログラム及び回路解析プログラム、デバイス解析値や回路解析値を管理するプログラム等が格納される。
【００２０】
入力装置５０を介して、デバイス解析を行うデバイスの情報や回路解析を行う半導体集積回路の回路情報等が読み込まれて、記憶装置２０に格納される。入力装置５０はキーボード、マウス、ライトペン又はフレキシブルディスク装置などで構成される。入力装置５０より回路評価実行者は、入出力データを指定したり、温度、誤差等の解析条件を設定できる。入力装置５０より出力データの形態等の解析パラメータを設定することも可能で、更に、解析の実行や中止等の指示の入力も可能である。
【００２１】
出力装置６０としては、解析結果を表示するディスプレイやプリンタ、或いはコンピュータ読み取り可能な記録媒体に保存する記録装置等が使用可能である。ここで、「コンピュータ読み取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどの電子データを記録することができるような媒体などを意味する。具体的には、フレキシブルディスク、ＣＤ−ＲＯＭ，ＭＯディスク、カセットテープ、オープンリールテープなどが「コンピュータ読み取り可能な記録媒体」に含まれる。
【００２２】
図１に示した回路評価方法を適用する半導体集積回路において、被解析デバイスと他のデバイスとが接続する点を、以下において「接続ノード」という。図３を用いて、接続ノードの例を説明する。図３（ａ）は回路の一部を示しており、ｐチャネル型ＭＯＳ（以下において「ｐＭＯＳ」という。）トランジスタＱＴ１とｎ型チャネルＭＯＳ（以下において「ｎＭＯＳ」という。）トランジスタＱＴ２により構成されたインバータ回路である。ｐＭＯＳトランジスタＱＴ１のドレイン電極ＶD1が電源端子ＶDDに接続され、ソース電極ＶS1はｎＭＯＳトランジスタＱＴ２のドレイン電極ＶD2に接続されている。更に、ｎＭＯＳトランジスタＱＴ２のソース電極ＶS2は電源端子ＶSSに接続されている。ｐＭＯＳトランジスタＱＴ１のゲート電極ＶG1及びｎＭＯＳトランジスタＱＴ２のゲート電極ＶG2は、図示を省略した他のデバイスと接続している。
【００２３】
図３（ｂ）に、図３（ａ）に示したｎＭＯＳトランジスタＱＴ２のドレイン電極２が形成される半導体基板の活性領域１の断面図、及びｐＭＯＳトランジスタＱＴ１の回路図を示す。例えば、図３（ｂ）に示すように、活性領域１にα線が入射して発生する電子正孔対により、図３（ａ）のインバータ回路を含む回路への影響を図１に示す回路評価方法で評価する場合は、先ずｎＭＯＳトランジスタＱＴ２のデバイス解析を行う。
【００２４】
したがって、図３に示すように、ｐＭＯＳトランジスタＱＴ１のソース電極ＶS1とｎＭＯＳトランジスタＱＴ２のドレイン電極ＶD2を接続する配線３の任意の地点が接続ノードＫとなる。一般的には、配線３をデバイス解析の対象とはしないため、例えば、ｎＭＯＳトランジスタＱＴ２を被解析デバイスとする場合は、ｎＭＯＳトランジスタＱＴ２のドレイン電極ＶD2が接続ノードＫになる。
【００２５】
次いで、デバイス解析により求めた電流値を接続ノードＫの電流源の値としてネットリストを作成し、半導体集積回路の回路解析を行う。
【００２６】
以上に説明したように、デバイス解析におけるｎＭＯＳトランジスタＱＴ２のドレイン電極ＶD2の格子点が接続ノードＫとなる。又、回路解析を行う場合には、ｐＭＯＳトランジスタＱＴ１のソース電極ＶS1とｎＭＯＳトランジスタＱＴ２のドレイン電極ＶD2の接続する節点が接続ノードＫとなる。又、「接続ノード情報」とは、接続ノードに対応する格子点及び節点の情報である。接続ノード情報を参照することにより、デバイス解析によって計算された格子点の情報を、回路解析に使用する節点の情報として使用することができる。又、回路解析によって計算された節点の情報を、デバイス解析に使用する格子点の情報として使用することができる。
【００２７】
一般に、デバイス解析では電圧値を境界条件として解析を行い、それぞれの格子点での電流値を計算する。又、回路解析では電流値を境界条件として解析を行い、それぞれの節点での電圧値を計算する。「境界条件」とは解析を行う場合の基準となる初期値である。そして、図１に示す回路評価方法では、デバイス解析で得られた接続ノードの電流値を回路解析の電流源として使用する。又、必要であれば、回路解析で得られた接続ノードの電圧値をデバイス解析の電圧源として使用する。例えば、図３（ａ）に示すインバータ回路の回路解析を行い、ｎＭＯＳトランジスタＱＴ２のドレイン電極ＶD2の電圧値を計算する。次いで、計算した電圧値をｎＭＯＳトランジスタＱＴ２のドレイン電極ＶD2の格子点の電圧源の値として、ｎＭＯＳトランジスタＱＴ２のデバイス解析を行う。
【００２８】
次に、本発明の第１の実施の形態に係る回路評価方法を、図４に示す回路を例にして、図１のフローチャートと図２の回路評価装置を用いて以下に説明する。
【００２９】
先ず、図４の回路を説明する。図４は、ｐＭＯＳトランジスタとｎＭＯＳトランジスタを使用して構成されたラッチ回路である。図４において、入力端子４は第１のインバータ回路Ｉ１に接続される。第１のインバータ回路Ｉ１は、電源端子Ｖ１に接続され、クロック端子ＣＫを介して入力されるクロック信号によって動作が制御される。クロック信号は、図示を省略するクロック信号生成回路から出力される。第１のインバータ回路Ｉ１は、ｐＭＯＳトランジスタＱ１、ｐＭＯＳトランジスタＱ２、ｎＭＯＳトランジスタＱ３、ｎＭＯＳトランジスタＱ４によって構成される。
【００３０】
第１のインバータ回路Ｉ１の出力は、電源端子Ｖ２に接続された第２のインバータ回路Ｉ２に入力される。第２のインバータ回路Ｉ２は、ｐＭＯＳトランジスタＱ５とｎＭＯＳトランジスタＱ６で構成される。第２のインバータ回路Ｉ２の出力は、出力端子５と第３のインバータ回路Ｉ３に入力される。
【００３１】
第３のインバータ回路Ｉ３は、電源端子Ｖ３に接続され、クロック端子ＣＫを介して入力されるクロック信号によって動作が制御される。第３のインバータ回路Ｉ３は、ｎＭＯＳトランジスタＱ７、ｎＭＯＳトランジスタＱ８、ｐＭＯＳトランジスタＱ９、ｐＭＯＳトランジスタＱ１０によって構成される。更に、第３のインバータ回路Ｉ３の出力は、第２のインバータ回路Ｉ２に入力される。
【００３２】
ここで、ｎＭＯＳトランジスタＱ８のドレイン電極が形成される半導体基板の活性領域にα線が入射する場合に、図４に示すラッチ回路を評価する例を説明する。即ち、図４に示すｎＭＯＳトランジスタＱ８とｐＭＯＳトランジスタＱ９が、図３に示したｎＭＯＳトランジスタＱＴ１とｐＭＯＳトランジスタＱＴ２にそれぞれ対応する。デバイス解析はｎＭＯＳトランジスタＱ８について行う。そして、ｎＭＯＳトランジスタＱ８のドレイン電極とｐＭＯＳトランジスタＱ９のソース電極との接続点を接続ノードＫ１、ｎＭＯＳトランジスタＱ８のソース電極とｎＭＯＳトランジスタＱ７のドレイン電極との接続点を接続ノードＫ２、ｎＭＯＳトランジスタＱ８のゲート電極とクロック端子ＣＫとの接続点を接続ノードＫ３として接続ノード情報を設定する。
【００３３】
（イ）先ず、図１に示すステップＳ１０１において、図２に示す入力装置５０からｎＭＯＳトランジスタＱ８のデバイス情報、図４のラッチ回路の回路情報、接続ノード情報及び判定条件が入力され、それぞれデバイス情報領域２０１、回路情報領域２０２、接続情報領域２０３及び判定条件領域２０４に格納される。
【００３４】
（ロ）次に、ステップＳ１０２において、デバイス情報領域２０１に格納されたｎＭＯＳトランジスタＱ８のデバイス情報を読み出して、デバイス解析準備部１１１がデバイス解析を実行する条件の設定を行う。設定された条件はデバイス解析設定領域２１１に格納する。
【００３５】
（ハ）ステップＳ１０３において、デバイス解析設定領域２１１に格納された
条件を読み出し、デバイス解析実行部１１２がｎＭＯＳトランジスタＱ８のデバイス解析を実行する。デバイス解析によって計算されたｎＭＯＳトランジスタＱ８のそれぞれの格子点の電流値及び電圧値は、第１のデバイス解析結果領域２１２に格納する。
【００３６】
（ニ）次に、ステップＳ１０４において、ネットリスト作成部１２１は接続情報領域２０３から読み出した接続ノード情報を参照して、接続ノードＫ１、Ｋ２、Ｋ３に対応するｎＭＯＳトランジスタＱ８の格子点の電流値を、第１のデバイス解析結果領域２１２から読み出すｎＭＯＳトランジスタＱ８のそれぞれ格子点の電流値から抽出する。そして、ネットリスト作成部１２１は、抽出した電流値を、接続ノード情報を参照して、接続ノードＫ１、Ｋ２、Ｋ３に対応する図４のラッチ回路の節点の電流源の値として、回路情報領域２０２から読み出す図４のラッチ回路の回路情報に基づいてネットリストを作成する。作成されたネットリストは、ネットリスト領域２１３に格納する。
【００３７】
（ホ）次に、ステップＳ１０５において、回路解析準備部１２２がネットリスト領域２１３に格納されたネットリストを読み出す。そして、回路解析準備部１２２がネットリストに基づき、図４に示すラッチ回路の節点方程式を作成する。作成した節点方程式は、回路解析設定領域２１４に格納する。
【００３８】
（ヘ）次に、ステップＳ１０６において、回路解析設定領域２１４に格納した節点方程式を読み出し、回路解析実行部１２３が節点方程式を解いて図４に示すラッチ回路のそれぞれの節点の電圧値と節点間の電流値を計算する。計算されたそれぞれの節点の電圧値と節点間の電流値は、第１の回路解析結果領域２１５に格納する。
【００３９】
（ト）ステップＳ１０７において、収束判定部１３０が第１のデバイス解析結果領域２１２に格納したｎＭＯＳトランジスタＱ８の格子点の電圧値と、第１の回路解析結果領域２１５に格納された図４に示すラッチ回路の節点の電圧値、及び接続情報領域２０３に格納された接続ノード情報を読み出す。そして、収束判定部１３０が接続ノード情報を参照して、接続ノードＫ１、Ｋ２、Ｋ３において、デバイス解析と回路解析のそれぞれによって計算された電圧値の差を、判定条件領域２０４から読み出す判定値と比較する。判定条件は、例えば１０ｍＶ程度以下と設定できる。
【００４０】
比較した電圧値の差が判定値を満足すれば、ステップＳ１０８に進む。
【００４１】
比較した電圧値の差が判定値を満足しない場合は、回路解析で計算された接続ノードＫ１、Ｋ２、Ｋ３の電圧値及び電流値をデバイス解析設定領域２１１に格納する。次いで、ステップＳ１０３に移行して、デバイス解析設定領域２１１に格納した接続ノードＫ１、Ｋ２、Ｋ３の電圧値を、対応する格子点の電圧源の値としてｎＭＯＳトランジスタＱ８のデバイス解析を実行する。
【００４２】
そして、デバイス解析と回路解析のそれぞれによって計算された電圧値の差が判定条件を満足するまで、デバイス解析と回路解析を繰り返して評価を行う。上記に説明したように、回路解析では、デバイス解析結果の接続ノードＫ１、Ｋ２、Ｋ３の電流値を使用して図４のラッチ回路の回路解析を行う。そして、デバイス解析では、回路解析結果の接続ノードＫ１、Ｋ２、Ｋ３の電圧値を使用してｎＭＯＳトランジスタＱ８のデバイス解析を行う。
【００４３】
（チ）ステップＳ１０８において、解析判定部１４０がデバイス情報領域２０１の情報を読み出して、すべてのバイアス条件及び時刻に対する解析が終了したかを判断する。解析が終了していなければ、ステップＳ１０３に戻り、終了していないバイアス条件及び時刻に対するデバイス解析を実行する。解析が終了していれば、第１のデバイス解析結果領域２１２に格納した解析結果及び第１の回路解析結果領域２１５に格納した解析結果を出力装置６０を介して出力し、評価を終了する。
【００４４】
以上の説明では、デバイス解析で得られた接続ノードＫ１、Ｋ２、Ｋ３の電流値を回路解析の節点の電圧源の値とし、回路解析で得られた接続ノードＫ１、Ｋ２、Ｋ３の電圧値をデバイス解析の格子点の電流源の値として使用する例を示した。しかし、デバイス解析で得られた接続ノードＫ１、Ｋ２、Ｋ３の電圧値を回路解析の節点の電圧源とし、回路解析で得られた接続ノードＫ１、Ｋ２、Ｋ３の電流値をデバイス解析の格子点の電流源の値として使用することも可能である。
【００４５】
又、接続ノードＫ１、Ｋ２、Ｋ３におけるデバイス解析と回路解析のそれぞれによって計算された電圧値の差を判定する例を示した。しかし、接続ノードＫ１、Ｋ２、Ｋ３におけるデバイス解析と回路解析のそれぞれによって計算された電流値の差を、判定条件として判定することもできる。判定条件が電流値の差の場合は、例えば１ｐＡ以下程度と設定できる。
【００４６】
上記に説明した第１の実施の形態に係る回路評価方法により、図４に示すｎＭＯＳトランジスタＱ８のドレイン電極に、時刻５ｎｓにα線が入射する場合の接続ノードＫ１の電圧値を計算した結果を、図５に実線のグラフで示す。図４に示す電源端子Ｖ１、電源端子Ｖ２、電源端子Ｖ３にそれぞれ１．２Ｖを印加している。又、図５に点線で示すグラフは、ｎＭＯＳトランジスタＱ８のデバイス解析によって得られるノイズ波形を電流源に適用して計算を行った場合の接続ノードＫ１の電圧値である。
【００４７】
図５に示すように、デバイス解析によって計算した接続ノードＫ１の電圧値は、時刻５ｎｓのα線の入射によって１．２Ｖから０Ｖに反転している。しかし、第１の実施の形態に係る回路評価方法による評価結果では、接続ノードＫ１の電圧値はα線の入射によって一旦低下するが、時間が経過すると再びα線の入射前の電圧値に戻る。これは、接続ノードＫ１からみた入力インピーダンスによって、α線の入射により発生する接続ノードＫ１でのノイズ波形が緩和され、接続ノードＫ１の電圧値の論理反転が抑制されたためである。以上に説明したように、第１の実施の形態に係る回路評価方法では、デバイス解析の計算結果を使用して回路解析を行い、更に回路解析の結果を使用してデバイス解析を行い、そしてデバイス解析の解析結果と回路解析の解析結果の差が判定条件を満足するまでそれぞれの解析を繰り返すことにより、高精度のデバイス解析と半導体集積回路の解析が可能な回路解析が連携した高い精度の評価結果を得ることができる。
【００４８】
図１に示した一連の評価操作は、図１と等価なアルゴリズムのプログラムにより、図２に示した設計装置を制御して実行できる。このプログラムは、図２に示した回路評価装置を構成する記憶装置２０に記憶させればよい。また、このプログラムは、コンピュータ読取り可能な記録媒体に保存し、この記録媒体を図２に示した記憶装置２０に読み込ませることにより、本発明の一連の評価操作を実行することができる。ここで、「コンピュータ読取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを記録することができるような媒体などを意味する。具体的には、フレキシブルディスク、ＣＤ−ＲＯＭ，ＭＯディスク、カセットテープ、オープンリールテープなどが「コンピュータ読取り可能な記録媒体」に含まれる。
【００４９】
又、半導体集積回路を製造する前に、プロセス解析等によって半導体集積回路に使用するデバイスの特性を解析し、解析した結果をデバイス情報として使用して、図１に示す回路評価方法を実行することができる。実行した評価の結果をデバイス設計に反映させることにより、例えばα線の入射の半導体集積回路への影響が少ないデバイスを製造することができる。
【００５０】
更に、図１に示す回路評価方法による評価結果を回路設計に反映させることにより、例えばα線に入射の影響が少ない回路を設計することができる。
【００５１】
（第２の実施の形態）
本発明の第２の実施の形態に係わる回路評価方法は、図６に示すように、２回目以降の解析では補間計算を実行する点が図２の評価方法と異なる。図６に示す評価方法は、例えば図７に示す評価装置によって実行可能であるので、図７を先に説明する。
【００５２】
図７に示す評価装置は、ＣＰＵ１０が補間計算部１５０を更に備え、記憶装置２０が反復回数領域２２０、第２のデバイス解析結果領域２２１、第２の回路解析結果領域２２２を更に備えることが、図２と異なる点である。その他の構成については、図２に示した評価装置と同様である。
【００５３】
図７に示す回路評価装置は、判定条件を満足するまでデバイス解析と回路解析を繰り返して評価を行う点は図２に示した回路評価装置と同様である。反復回数領域２２０は、評価を行った回数を格納する。第２のデバイス解析結果領域２２１は、例えば遇数回目のデバイス解析結果を格納する。又、第２の回路解析結果領域２２２は、例えば遇数回目の回路解析結果を格納する。そして、第１のデバイス解析結果領域２１２は、例えば奇数回目のデバイス解析結果を格納する。更に、第１の回路解析結果領域２１５は、例えば奇数回目の回路解析結果を格納する。
【００５４】
補間計算部１５０は、第１のデバイス解析結果領域２１２と、第１の回路解析結果領域２１５と、第２のデバイス解析結果領域２２１及び第２の回路解析結果領域２２２にそれぞれ格納された解析結果を読み出して補間計算を行い、デバイス解析に使用する接続ノードの電流値又は電圧値を抽出する。
【００５５】
以下に、補間計算部１５０が行う補間計算の方法を、図８を参照しながら説明する。以下の説明においては、接続ノードでのデバイス解析結果の電流値を回路解析結果に使用し、回路解析結果の電圧値をデバイス解析に使用する場合を説明する。又、ｎ回目（ｎ：２以上の整数。）の評価が終了した段階での補間計算部１５０の動作を説明する。例えば、第１のデバイス解析結果領域２１２には、ｎ−１回目のデバイス解析により得られた接続ノードの第１の電流値ＤＳ１が格納されている。第１の回路解析結果領域２１５に、ｎ−１回目の回路解析により得られた接続ノードの第１の電圧値ＣＳ１が格納されている。又、第２のデバイス解析結果領域２２１には、ｎ回目のデバイス解析により得られた接続ノードの第２の電流値ＤＳ２が格納されている。更に、第２の回路解析結果領域２２２に、ｎ回目の回路解析により得られた接続ノードの第２の電圧値ＣＳ２が格納されている。
【００５６】
補間計算部１５０は、第１のデバイス解析結果領域２１２から読み出した接続ノードの第１の電流値ＤＳ１と、ｎ−１回目のデバイス解析を実行した時に使用した接続ノードの電圧値から、図８に示す動作点Ａを抽出する。ｎ−１回目のデバイス解析を実行した時に使用した接続ノードの電圧値は、デバイス解析設定領域２１１から読み出す。又、補間計算部１５０は、接続ノードの第１の電流値ＤＳ１と第１の回路解析結果領域２１５から読み出した接続ノードの第１の電圧値ＣＳ１から、動作点Ｂを抽出する。更に、補間計算部１５０は、接続ノードの第１の電圧値ＣＳ１と第２のデバイス解析結果領域２２１から読み出した接続ノードの第２の電流値ＤＳ２から、動作点Ｃを抽出する。同様に、補間計算部１５０は、接続ノードの第２の電流値ＤＳ２と第２の回路解析結果領域２２２から読み出した接続ノードの第２の電圧値ＣＳ２から、動作点Ｄを抽出する。そして、補間計算部１５０は、動作点Ａと動作点Ｃを結ぶ直線と、動作点Ｂと動作点Ｄを結ぶ直線の交点Ｅの電圧値ＶＨ及び電流値ＩＨを抽出する。抽出された電圧値ＶＨ又は電流値ＩＨは、ｎ＋１回目の評価で、デバイス解析に使用される。
【００５７】
次に、図６に示す回路評価方法を、図７の評価装置を用いて実行する例を以下に説明する。  
（イ）第１の実施の形態に係る回路評価方法と同様にして、図４のラッチ回路の評価を行う。そして、図６のステップＳ１０７において、接続ノードＫ１、Ｋ２、Ｋ３におけるデバイス解析と回路解析のそれぞれによって計算された電圧値の差、又は電流値の差を、収束判定部１３０が判定条件領域２０４から読み出す判定値と比較する。比較した電圧値の差、又は電流値の差が判定値を満足しない場合は、ステップＳ２０１に進む。
【００５８】
（ロ）ステップＳ２０１において、補間計算部１５０が反復回数領域２２０から評価を行った回数を読み出す。そして、評価を行った回数が１回の場合は、補間計算部１５０は、回路解析で計算された接続ノードＫ１、Ｋ２、Ｋ３の電圧値及び電流値をデバイス解析設定領域２１１に格納して、ステップＳ１０３に戻る。評価を行った回数が２回以上の場合は、ステップＳ２０２に進む。
【００５９】
（ハ）次に、ステップＳ２０２において、既に説明した補間計算方法により、補間計算部１５０が接続ノードＫ１、Ｋ２、Ｋ３のそれぞれについて電圧値ＶＨ及び電流値ＩＨを抽出する。次いで、抽出した電圧値ＶＨ及び電流値ＩＨをデバイス解析設定領域２１１に格納して、ステップＳ１０３に戻る。そして、デバイス解析設定領域２１１に格納した電圧値ＶＨを接続ノードＫ１、Ｋ２、Ｋ３に対応する格子点の電圧源の値として使用して、デバイス解析を実行する。
【００６０】
補間計算部１５０が抽出する電圧値ＶＨ及び電流値ＩＨは、それまでに行ったデバイス解析及び回路解析の結果から計算され、判定条件を満足する可能性の高い接続ノードの電圧値及び電流値の予測値である。したがって、本発明の第２の実施の形態に係る回路評価方法によれば、補間計算を行うことにより、判定条件を満足するまでの時間を短縮することができる。他は、第１の実施の形態と実質的に同様であり、重複した記載を省略する。
【００６１】
（第３の実施の形態）
本発明の第３の実施の形態に係わる回路評価方法は、図９に示すように、デバイス解析を実行する前に、デバイス・回路の測定及び解析用パラメータの抽出を実行する点が図２の評価方法と異なる。図９に示す評価方法は、例えば図１０に示す評価装置によって実行可能であるので、図１０を先に説明する。
【００６２】
図１０に示す評価装置は、測定部７０を更に備える。又、ＣＰＵ１０が特性測定部１６０及びパラメータ抽出部１７０を更に備え、記憶装置２０が測定条件領域２３０及び測定結果領域２３１を更に備えることが、図２に示した半導体評価装置と異なる点である。その他の構成については、図２に示した評価装置と同様である。
【００６３】
図１０に示す測定部７０は、図示を省略する定電流源や定電圧源等の電源、電流計や電圧計等の機能を有するＬＳＩテスター、プロ−バ等によって構成される。特性測定部１６０は、測定部７０の制御を行う。パラメータ抽出部１７０は、測定結果からデバイス解析或いは回路解析に必要な情報を抽出する。又、測定条件領域２３０は測定部７０が行う測定の条件を格納する。測定結果領域２３１は測定部７０が行う測定結果を格納する。
【００６４】
図９に示した回路評価方法を、図１０の回路評価装置を用いて実行する例を以下に説明する。
【００６５】
（イ）先ず、図９に示すステップＳ３０１において、特性測定部１６０は、測定条件領域２３０に格納された測定条件を読み出す。測定条件に基づき、特性測定部１６０は、測定部７０を制御して図４のラッチ回路やｎＭＯＳトランジスタＱ８等の測定を行う。測定した結果は、測定結果領域２３１に格納する。
【００６６】
（ロ）次に、ステップＳ３０２において、パラメータ抽出部１７０は、測定結果領域２３１に格納された測定結果を読み出す。パラメータ抽出部１７０は、測定結果からｎＭＯＳトランジスタＱ８のデバイス解析或いは図４のラッチ回路の回路解析に必要な情報を抽出する。抽出した結果は、デバイス情報領域２０１と回路情報領域２０２に格納される。
【００６７】
（ハ）その後、第１の実施の形態に係る回路評価方法と同様にして、評価を行う。
【００６８】
図９に示す第３の実施の形態に係る回路評価方法は、測定部７０が測定した測定結果から回路の評価に必要な情報を抽出するため、デバイス情報や回路情報を取得してから評価を行うまでの時間を短縮することができる。
【００６９】
他は第１の実施の形態と実質的に同様であり、重複した記載を省略する。
【００７０】
（その他の実施の形態）
上記のように、本発明は第１乃至第３の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００７１】
既に述べた第１の実施の形態の説明においては、ＭＯＳトランジスタを使用した回路評価方法を説明しているが、バイポーラトランジスタ等の他の半導体装置を使用した回路であってもよい。又、デバイス解析を行う回路のデバイスが１つの場合について説明したが、複数のデバイスのデバイス解析を行うことも可能である。
【００７２】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１の実施の形態に係る回路評価方法を説明するためのフローチャートである。
【図２】本発明の第１の実施の形態に係る回路評価方法を実行する回路評価装置を示す模式的な構成図である。
【図３】本発明の第１の実施の形態に係る回路評価方法に使用する接続ノード情報を説明するための模式的な回路構成図である。
【図４】本発明の第１の実施の形態に係る回路評価方法を説明するための模式的な回路構成図である。
【図５】本発明の第１の実施の形態に係る回路評価方法による、図４に示す回路の評価結果を示すグラフであるである。
【図６】本発明の第２の実施の形態に係る回路評価方法を説明するためのフローチャートである。
【図７】本発明の第２の実施の形態に係る回路評価方法を実行する回路評価装置を示す模式的な構成図である。
【図８】本発明の第２の実施の形態に係る回路評価方法による補間計算を説明するための図である。
【図９】本発明の第３の実施の形態に係る回路評価方法を説明するためのフローチャートである。
【図１０】本発明の第３の実施の形態に係る回路評価方法を実行する回路評価装置を示す模式的な構成図である。
【符号の説明】
【００７４】
１…活性領域
２…ドレイン電極
３…配線
４…入力端子
５…出力端子
１０…ＣＰＵ
２０…記憶装置
５０…入力装置
６０…出力装置
７０…測定部
１０１…デバイス解析部
１１１…デバイス解析準備部
１１２…デバイス解析実行部
１２０…回路解析部
１２１…ネットリスト作成部
１２２…回路解析準備部
１２３…回路解析実行部
１３０…収束判定部
１４０…解析判定部
１５０…補間計算部
１６０…特性測定部
１７０…パラメータ抽出部
２０１…デバイス情報領域
２０２…回路情報領域
２０３…接続情報領域
２０４…判定条件領域
２１１…デバイス解析設定領域
２１２…第１のデバイス解析結果領域
２１３…ネットリスト領域
２１４…回路解析設定領域
２１５…第１の回路解析結果領域
２２０…反復回数領域
２２１…第２のデバイス解析結果領域
２２２…第２の回路解析結果領域
２３０…測定条件領域
２３１…測定結果領域
２５０…プログラム領域
【図１】
2005242470.tif 000003
【図２】
2005242470.tif 000004
【図３】
2005242470.tif 000005
【図４】
2005242470.tif 000006
【図５】
2005242470.tif 000007
【図６】
2005242470.tif 000008
【図７】
2005242470.tif 000009
【図８】
2005242470.tif 000010
【図９】
2005242470.tif 000011
【図１０】
2005242470.tif 000012