(57)【要約】【課題】カラムスペーサーが形成される対向基板に突起を形成して、カラムスペーサーの摩擦力を減少させ、タッチスポットを防止すると共に、セルギャップ維持のためのカラムスペーサーとは別途に押圧不良を解消するための他のカラムスペーサーを備えた液晶表示装置及びその製造方法を提供する。【解決手段】本発明に係る液晶表示装置は、カラムスペーサーが固定された第１基板と前記カラムスペーサーに対応する位置に突起が形成され、前記突起が前記カラムスペーサーに接触するように前記第１基板と向き合う第２基板と、前記第１、第２基板の間に形成された液晶層とを含んで構成されることを特徴とする。【選択図】図６
2005242297.tif 000002
【特許請求の範囲】
【請求項１】
カラムスペーサーが固定された第１基板と、
前記カラムスペーサーに対応する位置に突起が形成された第２基板であって、前記突起が前記カラムスペーサーに接触するように前記第１基板と向き合う第２基板と、
前記第１、第２基板の間に形成された液晶層と
を含んで構成されることを特徴とする液晶表示装置。
【請求項２】
前記突起は、前記カラムスペーサーに対応する位置に複数個が形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記カラムスぺーサーと突起は、同一の物質で形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記突起は、第１突起パターンと第２突起パターンとが積層され形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記第１突起パターンは、第２突起パターンより更に広い面積を有することを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記第２突起パターンは、第１突起パターンより更に広い面積を有し、第１突起パターンを包むように形成されることを特徴とする請求項４に記載の液晶表示装置。
【請求項７】
前記突起は、
第２基板に形成された第１突起パターンと、
前記第１突起パターンに一定の部分がオーバーラップするように前記第２基板に形成された第２突起パターンとを有することを特徴とする請求項１に記載の液晶表示装置。
【請求項８】
前記突起は、
互いに離隔した第１、第２突起パターンと、
前記第１、第２突起パターンにかけて前記カラムスペーサーと接触するように形成された第３突起パターンとを有することを特徴とする請求項１に記載の液晶表示装置。
【請求項９】
前記第１、第２、第３突起パターンは有機絶縁膜を形成することを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記第３突起パターンの表面は前記第１、第２突起パターンの段差によって凹部を有することを特徴とする請求項８に記載の液晶表示装置。
【請求項１１】
前記突起は、前記第１カラムスペーサーの断面積より更に狭い断面積を有することを特徴とする請求項１に記載の液晶表示装置。
【請求項１２】
前記カラムスペーサーが固定された第１基板、又は前記突起が形成された第２基板の表面に少なくとも一つの配向膜が更に形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項１３】
複数個の第１、第２カラムスペーサーが固定された第１基板と、
前記第１カラムスペーサーに対応する位置に突起が形成された第２基板であって、前記突起が前記第１カラムスペーサーに接触する第２基板と、
前記第１、第２基板の間に形成された液晶層と
を含んで構成されることを特徴とする液晶表示装置。
【請求項１４】
前記突起は、前記第１カラムスぺーサーに対応する位置に複数個が形成されることを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
前記第１、第２カラムスぺーサーと突起は、同一の物質で形成されることを特徴とする請求項１３に記載の液晶表示装置。
【請求項１６】
前記第２カラムスぺーサーと第２基板とは一定の間隔で離隔することを特徴とする請求項１３に記載の液晶表示装置。
【請求項１７】
前記第１カラムスぺーサーに相応する第２基板の表面と、前記第２カラムスぺーサーに相応する第２基板の表面とは５００Å以上の段差を有することを特徴とする請求項１３に記載の液晶表示装置。
【請求項１８】
前記突起は、第１突起パターンと第２突起パターンとが積層され形成されることを特徴とする請求項１３に記載の液晶表示装置。
【請求項１９】
前記第１突起パターンは、第２突起パターンより更に広い面積を有することを特徴とする請求項１８に記載の液晶表示装置。
【請求項２０】
前記第２突起パターンは、第１突起パターンより更に広い面積を有し、第１突起パターンを包むように形成されることを特徴とする請求項１８に記載の液晶表示装置。
【請求項２１】
前記突起は、
第２基板に形成された第１突起パターンと、
前記第１突起パターンに一定の部分がオーバーラップするように、前記第２基板に形成された第２突起パターンとを有することを特徴とする請求項１３に記載の液晶表示装置。
【請求項２２】
前記突起は、
前記第２基板に互いに離隔して形成した第１、第２突起パターンと、前記第１、第２突起パターンにかけて前記第２基板に形成した第３突起パターンとを有することを特徴とする請求項１３に記載の液晶表示装置。
【請求項２３】
前記第１、第２、第３突起パターンは有機絶縁膜を形成することを特徴とする請求項２２に記載の液晶表示装置。
【請求項２４】
前記第３突起パターンの表面は前記第１、第２突起パターンの段差によって凹部を有することを特徴とする請求項２２に記載の液晶表示装置。
【請求項２５】
前記突起は、前記第１カラムスぺーサーの断面積より更に狭い断面積を有することを特徴とする請求項１３に記載の液晶表示装置。
【請求項２６】
前記第１、第２カラムスぺーサーが固定された第１基板、又は前記突起が形成された第２基板の表面に少なくとも一つの配向膜が更に形成されることを特徴とする請求項１３に記載の液晶表示装置。
【請求項２７】
互いに向き合う第１、第２基板と
前記第１基板に形成された複数個の第１、第２カラムスペーサーと、
画素領域を定義するために、前記第２基板に互いに交差して形成されたゲートライン及びデータラインと、
半導体層、及びソース／ドレイン電極を備えて前記ゲートラインとデータラインが交差する部分に形成された薄膜トランジスターと、
前記ドレイン電極にコンタクトホールを有するように第２基板に形成された保護膜と、
前記薄膜トランジスターのドレイン電極に連結され、前記保護膜上の画素領域に形成される画素電極と、
前記第１カラムスペーサーに対応する部分の保護膜上に形成され、前記第１カラムスペーサーと接触する突起と、
前記第１、第２基板との間に形成される液晶層と
を備えて構成されることを特徴とする液晶表示装置。
【請求項２８】
前記突起は、前記第１カラムスペーサーに対応する位置に複数個が形成されることを特徴とする請求項２７に記載の液晶表示装置。
【請求項２９】
前記第２カラムスペーサーと第２基板とは一定の間隔で離隔することを特徴とする請求項２７に記載の液晶表示装置。
【請求項３０】
前記突起は、第１突起パターンと第２突起パターンとが積層され形成されることを特徴とする請求項２７に記載の液晶表示装置。
【請求項３１】
前記第１突起パターンは、第２突起パターンより更に広い面積を有することを特徴とする請求項３０に記載の液晶表示装置。
【請求項３２】
前記第２突起パターンは、第１突起パターンより更に広い面積を有し、第１突起パターンを包むように形成されることを特徴とする請求項３０に記載の液晶表示装置。
【請求項３３】
前記突起は、
前記保護膜上に形成された第１突起パターンと、前記第１突起パターンに一定の部分がオーバーラップするように前記保護膜上に形成された第２突起パターンとを有することを特徴とする請求項２７に記載の液晶表示装置。
【請求項３４】
前記突起は、
前記保護膜上に互いに離隔して形成された第１、第２突起パターンと、前記第１、第２突起パターンにかけて前記保護膜上に形成された第３突起パターンとを有することを特徴とする請求項２７に記載の液晶表示装置。
【請求項３５】
前記第１、第２、第３突起パターンは、有機絶縁膜を形成することを特徴とする請求項３４に記載の液晶表示装置。
【請求項３６】
前記第３突起パターンの表面は、前記第１、第２突起パターンの段差によって凹部を有することを特徴とする請求項３４に記載の液晶表示装置。
【請求項３７】
前記突起は、前記第１カラムスペーサーの断面積より更に狭い断面積を有することを特徴とする請求項２７に記載の液晶表示装置。
【請求項３８】
前記第１、第２カラムスペーサーが固定された第１基板、又は前記突起が形成された第２基板の表面に少なくとも一つの配向膜が更に形成されることを特徴とする請求項２７に記載の液晶表示装置。
【請求項３９】
互いに向き合う第１、第２基板と、
前記第１基板に形成された複数個の第１、第２カラムスペーサーと、
画素領域を定義するために前記第２基板と互いに交差して形成されたゲートライン及びデータラインと、
前記ゲートラインと平行方向に形成され、前記画素領域に前記データラインと平行方向に複数個の共通電極が突出した共通ラインと、
半導体層、及びソース／ドレイン電極を備え、前記ゲートラインとデータラインが交差する部分に形成された薄膜トランジスターと、
前記ドレイン電極にコンタクトホールを有するように第２基板に形成された保護膜と、
前記薄膜トランジスターのドレイン電極に連結され、前記保護膜上の画素領域に前記共通電極と一定の間隔で離隔して共通電極に平行に形成される画素領域と、
前記第１カラムスペーサーに対応する部分の保護膜上に形成され、前記第１カラムスペーサーと接触する突起と、
前記第１、第２基板との間に形成される液晶層と
を備えて構成されることを特徴とする液晶表示装置。
【請求項４０】
互いに向き合う第１、第２基板と、
前記第１基板に形成された複数個の第１、第２カラムスペーサーと、
前記第２基板に形成されたゲートライン及びゲート電極と、
前記ゲートライン及びゲート電極を含む第２基板の全面に形成されるゲート絶縁膜と、
前記ゲート電極の上側のゲート絶縁膜、及び前記第１カラムスペーサーに相応する部分のゲート絶縁膜上にそれぞれ形成された半導体層、及び第１突起パターンと、
画素領域を定義するために前記ゲートラインに垂直な方向に形成されるデータライン、前記半導体層の両側に形成されたソース／ドレイン電極、及び前記第１突起パターン上に形成された第２突起パターンと、
前記ドレイン電極にコンタクトホールを有するように前記第１、第２突起パターンを含む第２基板に形成された保護膜と、
前記薄膜トランジスターのドレイン電極に連結され、前記保護膜上の画素領域に形成される画素電極と、
前記第１、第２基板との間に形成される液晶層と
を備えて構成されることを特徴とする液晶表示装置。
【請求項４１】
前記第１、第２突起パターンは、前記第１カラムスペーサーに対応する位置に複数個が形成されることを特徴とする請求項４０に記載の液晶表示装置。
【請求項４２】
前記第２カラムスペーサーと第２基板は一定の間隔で離隔することを特徴とする請求項４０に記載の液晶表示装置。
【請求項４３】
前記第１突起パターンは、第２突起パターンより更に広い面積を有することを特徴とする請求項４０に記載の液晶表示装置。
【請求項４４】
前記第２突起パターンは、前記第１突起パターンより更に広い面積を有し、第１突起パターンを包むように形成されることを特徴とする請求項４０に記載の液晶表示装置。
【請求項４５】
前記第２突起パターンは、前記第１突起パターンに一定の部分がオーバーラップするよう前記ゲート絶縁膜上に形成されることを特徴とする請求項４０に記載の液晶表示装置。
【請求項４６】
前記第１突起パターンは、前記半導体層と同一の物質で形成されることを特徴とする請求項４０に記載の液晶表示装置。
【請求項４７】
前記第２突起パターンは、前記データラインと同一の物質で形成されることを特徴とする請求項４０に記載の液晶表示装置。
【請求項４８】
前記第１、第２カラムスペーサーが固定された第１基板、又は前記画素電極が形成された第２基板の表面に少なくとも一つの配向膜が更に形成されることを特徴とする請求項４０に記載の液晶表示装置。
【請求項４９】
互いに向き合う第１、第２基板と、
前記第１基板に形成された複数個の第１、第２カラムスペーサーと、
前記第２基板に形成されたゲートライン及びゲート電極と、
前記ゲートラインに平行し、複数個の共通電極を有する共通ラインと、
前記ゲートライン及び共通ラインを含む第２基板の全面に形成されるゲート絶縁膜と、
前記ゲート電極の上側のゲート絶縁膜、及び前記第１カラムスペーサーに相応する部分のゲート絶縁膜上にそれぞれ形成された半導体層、及び第１突起パターンと、
画素領域を定義するために前記ゲートラインに垂直な方向に形成されるデータライン、前記半導体層の両側に形成されたソース／ドレイン電極、及び前記第１突起パターン上に形成された第２突起パターンと、
前記ドレイン電極にコンタクトホールを有するように前記第１、第２突起パターンを含む第２基板に形成された保護膜と、
前記薄膜トランジスターのドレイン電極に連結され、前記保護膜上の画素領域に前記共通電極と一定の間隔で離隔して前記共通電極に平行に形成される画素電極と、
前記第１、第２基板との間に形成される液晶層と
を備えて構成されることを特徴とする液晶表示装置。
【請求項５０】
複数個の画素領域を備えて互いに向き合う第１、第２基板と、
前記第２基板の各画素領域に形成される複数個の突起と、
第１カラムスペーサーは前記一つの突起に整列され、第２カラムスペーサーは前記突起と整列されないように前記三つの画素領域ごとに第１基板に一つずつ形成される第１カラムスペーサー及び第２カラムスペーサーと
前記第１、第２基板の間に形成された液晶層と、
を含んで構成されることを特徴とする液晶表示装置。
【請求項５１】
前記突起は、前記第１カラムスペーサーに対応する位置に複数個が形成されることを特徴とする請求項５０に記載の液晶表示装置。
【請求項５２】
前記第２カラムスペーサーと第２基板は一定の間隔で離隔することを特徴とする請求項５０に記載の液晶表示装置。
【請求項５３】
前記第１、第２カラムスペーサーが固定された第１基板、又は前記突起が形成された第２基板の表面に少なくとも一つの配向膜が更に形成されることを特徴とする請求項５０に記載の液晶表示装置。
【請求項５４】
互いに向き合う第１、第２基板と、
画素領域を定義するために前記第２基板に形成されたゲートライン及びゲート電極と、
前記ゲートライン及びゲート電極を含む第２基板の全面に形成されるゲート絶縁膜と、
各画素ごとに前記ゲート電極の上側のゲート絶縁膜、及び前記第１カラムスペーサーに相応する部分のゲート絶縁膜上にそれぞれ形成された半導体層、及び第１突起パターンと、
画素領域を定義するために前記ゲートラインと垂直方向に形成されるデータライン、前記半導体層の両側に形成されたソース／ドレイン電極、及び前記第１突起パターン上に形成された第２突起パターンと、
前記ドレイン電極にコンタクトホールを有するように前記第１、第２突起パターンを含む第２基板に形成された保護膜と、
前記薄膜トランジスターのドレイン電極に連結され、前記保護膜上の画素領域に形成される画素電極と、
第１カラムスペーサーは前記一つの突起に整列され、第２カラムスペーサーは前記突起と整列されないように前記三つの画素領域ごとに第１基板に一つずつ形成される第１カラムスペーサー及び第２カラムスペーサーと、
前記第１、第２基板との間に形成される液晶層と
を備えて構成されることを特徴とする液晶表示装置。
【請求項５５】
前記第２カラムスペーサーと第２基板は一定の間隔で離隔することを特徴とする請求項５４に記載の液晶表示装置。
【請求項５６】
前記第１突起パターンは、第２突起パターンより更に広い面積を有することを特徴とする請求項５４に記載の液晶表示装置。
【請求項５７】
前記第２突起パターンは、第１突起パターンより更に広い面積を有し、前記第１突起パターンを包むように形成されることを特徴とする請求項５４に記載の液晶表示装置。
【請求項５８】
前記第２突起パターンは、前記第１突起パターンに一定の部分がオーバーラップするように前記ゲート絶縁膜上に形成されることを特徴とする請求項５４に記載の液晶表示装置。
【請求項５９】
前記第１突起パターンは、前記半導体層と同一の物質で形成されることを特徴とする請求項５４に記載の液晶表示装置。
【請求項６０】
前記第２突起パターンは、前記データラインと同一の物質で形成されることを特徴とする請求項５４に記載の液晶表示装置。
【請求項６１】
前記第１、第２カラムスペーサーが固定された第１基板、又は前記画素電極が形成された第２基板の表面に少なくとも一つの配向膜が更に形成されることを特徴とする請求項５４に記載の液晶表示装置。
【請求項６２】
前記液晶表示装置はＩＰＳモードであることを特徴とする請求項５４に記載の液晶表示装置。
【請求項６３】
第１基板にカラムスペーサーを形成する段階と、
第２基板の前記カラムスペーサーに対応する位置に少なくとも一つ以上の突起を形成する段階と、
前記第１基板又は第２基板に液晶を滴下する段階と、
前記第１基板又は第２基板にシールパターンを形成する段階と、
前記カラムスペーサーと前記突起とが接触するように前記第１、第２基板を貼り合わせる段階と
を含むことを特徴とする液晶表示装置の製造方法。
【請求項６４】
前記第１基板に複数個の第１、第２カラムスペーサーを形成する段階と、
前記第２基板の前記第１カラムスペーサーに対応する位置に少なくとも一つ以上の突起を形成する段階と、
前記第１基板又は第２基板に液晶を滴下する段階と、
前記第１基板又は第２基板にシールパターンを形成する段階と、
前記第１カラムスペーサーと前記突起とが接触するように前記第１、第２基板を貼り合わせる段階と
を含むことを特徴とする液晶表示装置の製造方法。
【請求項６５】
前記第１、第２カラムスペーサーと突起とは同一の物質で形成することを特徴とする請求項６４に記載の液晶表示装置の製造方法。
【請求項６６】
前記突起を形成する段階は、
第２基板に第１突起パターンを形成し、前記第１突起パターン上に第２突起パターンを形成することを特徴とする請求項６４に記載の液晶表示装置の製造方法。
【請求項６７】
前記第１突起パターンは、第２突起パターンより更に広い面積を有するように形成することを特徴とする請求項６６に記載の液晶表示装置の製造方法。
【請求項６８】
前記突起を形成する段階は、
前記第２基板に第１突起パターンを形成する段階と、
前記第１突起パターンに一定の部分がオーバーラップするように前記第２基板に第２突起パターンを形成する段階と
を含むことを特徴とする請求項６４に記載の液晶表示装置の製造方法。
【請求項６９】
前記突起を形成する段階は、
前記第２基板の前記第１カラムスペーサーに対応する位置に互いに離隔した第１、第２突起パターンを形成する段階と、
前記第１、第２突起パターンにかけて前記カラムスペーサーと接触するように前記第２基板に第３突起パターンを形成する段階と、
を含むことを特徴とする請求項６４に記載の液晶表示装置の製造方法。
【請求項７０】
第１基板に複数個の第１、第２カラムスペーサーを形成する段階と、
第２基板に複数個のゲートライン及びゲート電極を形成する段階と、
前記ゲートライン及びゲート電極を含む第２基板の全面にゲート絶縁膜を形成する段階と、
前記ゲート電極の上部のゲート絶縁膜上に半導体層を形成する段階と、
画素領域を定義するために前記ゲートラインと垂直方向にデータライン、及び前記半導体層の両側に形成されたソース／ドレイン電極を形成する段階と、
前記ドレイン電極にコンタクトホールを有するように前記データラインを含む第２基板の全面に保護膜を形成する段階と、
前記ドレイン電極に連結されるように、前記保護膜上の画素領域に画素電極を形成する段階と、
第２基板の前記第１カラムスペーサーに対応する位置に少なくとも一つ以上の突起を形成する段階と、
前記第１基板又は第２基板に液晶を滴下する段階と、
前記第１基板又は第２基板にシールパターンを形成する段階と、
前記第１カラムスペーサーと前記突起とが接触するように前記第１、第２基板を貼り合わせる段階と
を含むことを特徴とする液晶表示装置の製造方法。
【請求項７１】
第１基板に複数個の第１、第２カラムスペーサーを形成する段階と、
第２基板に複数個のゲートライン及びゲート電極を形成する段階と、
前記ゲートライン及びゲート電極を含む第２基板の全面にゲート絶縁膜を形成する段階と、
前記ゲー卜電極の上部のゲート絶縁膜、及び前記第１カラムスペーサーに相応する部分のゲート絶縁膜上にそれぞれ半導体層、及び第１突起パターンを形成する段階と、
画素領域を定義するために前記ゲートラインと垂直方向にデータライン、前記半導体層の両側にソース／ドレイン電極、及び前記第１突起パターン上に第２突起パターンを形成する段階と、
前記ドレイン電極にコンタクトホールを有するように前記第１、第２突起パターンを含む第２基板の全面に保護膜を形成する段階と、
前記薄膜トランジスターのドレイン電極に連結されるように、前記保護膜上の画素領域に画素電極を形成する段階と、
前記第１基板又は第２基板に液晶を滴下する段階と、
前記第１基板又は第２基板にシールパターンを形成する段階と、
前記第１カラムスペーサーと前記第１、第２突起パターンとが形成された部分が互いに接触するように前記第１、第２基板を貼り合わせる段階と
を含むことを特徴とする液晶表示装置の製造方法。
【請求項７２】
第１基板に複数個の第１、第２カラムスペーサーを形成する段階と、
第２基板にゲート電極を有する複数個のゲートライン、及び共通電極を有する共通ラインを形成する段階と、
前記ゲートライン及び共通ラインを含む第２基板の全面にゲート絶縁膜を形成する段階と、
前記ゲート電極の上部のゲート絶縁膜及び前記第１カラムスペーサーに相応する部分のゲート絶縁膜上にそれぞれ半導体層及び第１突起パターンを形成する段階と、
画素領域を定義するために前記ゲートラインに垂直な方向にデータライン、前記半導体層の両側にソース／ドレイン電極、及び前記第１突起パターン上に第２突起パターンを形成する段階と、
前記ドレイン電極にコンタクトホールを有するように前記第１、第２突起パターンを含む第２基板の全面に保護膜を形成する段階と、
前記薄膜トランジスターのドレイン電極に連結され、前記共通電極と平行に前記保護膜上の画素領域に画素電極を形成する段階と、
前記第１基板又は第２基板に液晶を滴下する段階と、
前記第１基板又は第２基板にシールパターンを形成する段階と、
前記第１カラムスペーサーと前記第１、第２突起パターンとが形成された部分が互いに接触するように前記第１、第２基板を貼り合わせる段階と
を含むことを特徴とする液晶表示装置の製造方法。
【請求項７３】
複数個の画素領域が定義された第１、第２基板を用意する段階と、
前記第２基板の各画素領域に一つずつ複数個の突起を形成する段階と、
三つのピクセル領域ごとに前記一つの突起に整列される第１カラムスペーサーと、前記突起に整列されていない第２カラムスペーサーとを第１基板に形成する段階と、
前記第１基板又は第２基板に液晶を滴下する段階と、
前記第１基板又は第２基板にシールパターンを形成する段階と、
前記第１カラムスペーサーと前記突起とが接触するように前記第１、第２基板を貼り合わせる段階と
を含むことを特徴とする液晶表示装置の製造方法。
【請求項７４】
前記第１、第２カラムスペーサーが固定された第１基板、又は前記突起が形成された第２基板の表面に少なくとも一つの配向膜を形成する段階を更に含むことを特徴とする請求項７３に記載の液晶表示装置の製造方法。
【請求項７５】
第１、第２基板を用意する段階と、
前記第２基板に画素領域を定義するために前記第２基板にゲートライン及びゲート電極を形成する段階と、
前記ゲートライン及びゲート電極を含む第２基板の全面にゲート絶縁膜を形成する段階と、
各画素ごとに前記ゲート電極の上部、及び前記ゲートラインの上部のゲート絶縁膜上にそれぞれ半導体層及び第１突起パターンを形成する段階と、
画素領域を定義するために前記ゲートラインに垂直な方向にデータライン、前記半導体層の両側にソース／ドレイン電極、及び前記第１突起パターン上に第２突起パターンを形成する段階と、
前記ドレイン電極にコンタクトホールを有するように前記第１、第２突起パターンを含む第２基板に保護膜を形成する段階と、
前記薄膜トランジスターのドレイン電極に連結されるように前記保護膜上の画素領域に画素電極を形成する段階と、
第１カラムスペーサーは前記した一つの第１、第２突起パターンに整列され、第２カラムスペーサーは前記突起パターンと整列されないように、三つの画素領域ごとに一つずつ前記第１基板に第１カラムスペーサー及び第２カラムスペーサーを形成する段階と、
前記第１基板又は第２基板に液晶を滴下する段階と、
前記第１基板又は第２基板にシールパターンを形成する段階と、
前記第１カラムスペーサーと、前記突起パターンとが接触するように前記第１、第２基板を貼り合わせる段階と、
を含むことを特徴とする液晶表示装置の製造方法。
【請求項７６】
複数個の第１、第２カラムスペーサーを備えた第１基板と、
前記第１カラムスペーサーに接触するように前記第１基板に向き合う第２基板と、
前記第１、第２基板との間に形成される液晶層と
を含んで構成されることを特徴とする液晶表示装置。
【請求項７７】
前記第１カラムスペーサーに相応する前記第２基板の表面は、前記第１カラムスペーサーに接触する第１領域と、前記第１カラムスペーサーと一定の間隔で離隔する第２領域と
を有することを特徴とする請求項７６に記載の液晶表示装置。
【請求項７８】
前記第１領域の前記第２基板の垂直構造と、前記第２領域の前記第２基板の垂直構造とは互いに相違することを特徴とする請求項７７に記載の液晶表示装置。
【請求項７９】
前記第１領域の前記第２基板の垂直構造は、少なくとも前記基板、ゲートライン、ゲート絶縁膜、半導体層、データライン物質、及び保護膜が積層された構造であり、前記第２領域の前記第２基板の垂直構造は、少なくとも前記基板、ゲートライン、ゲート絶縁膜、及び保護膜を含んで積層された構造であることを特徴とする請求項７８に記載の液晶表示装置。
【請求項８０】
前記第１領域と前記第２領域との段差は５００Å以上であることを特徴とする請求項７  ７に記載の液晶表示装置。
【請求項８１】
前記第１カラムスペーサーに相応する前記第２基板の垂直構造と、前記第２カラムスペーサーに相応する前記第２基板の垂直構造とは互いに相違することを特徴とする請求項７６に記載の液晶表示装置。
【請求項８２】
前記第１カラムスペーサーに相応する前記第２基板の垂直構造は、少なくとも前記基板、ゲートライン、ゲート絶縁膜、半導体層、データライン物質、及び保護膜が積層された構造であり、前記第２カラムスペーサーに相応する前記第２基板の垂直構造は、少なくとも前記基板、ゲートライン、ゲート絶縁膜、及び保護膜が積層された構造であることを特徴とする請求項８１に記載の液晶表示装置。
【請求項８３】
前記第１カラムスペーサーに相応する前記第２基板の表面と、前記第２カラムスペーサーに相応する前記第２基板の表面との段差は５００Å以上であることを特徴とする請求項７６に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特に、接触むら（タッチスポット）や重力及び押圧不良を防止できる液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
情報化社会の発達と共に、表示装置に対する要求も多様な形態で求められており、これに応じて最近、ＬＣＤ（液晶ディスプレイ装置）、ＰＤＰ（プラズマディスプレイパネル）、ＥＬＤ（ＥＬディスプレイ）、ＶＦＤ（真空蛍光ディスプレイ）など様々な平板表示装置が研究され、一部は既に各種装備の表示装置に活用されている。
【０００３】
その中で、現在、画質が優れており、軽量薄型、低消費電力の特徴及び長所から移動型画像表示装置の用途でＣＲＴに替わってＬＣＤが最も多用されており、ノートブックコンピューターのモニターのような移動型の用途以外にも放送信号を受信してディスプレイするテレビ及びコンピューターのモニターなどで多様に開発されている。
【０００４】
このような液晶表示装置が一般の画面表示装置として多様な所で使用されるには、軽量薄型、低消費電力の特長を維持しながらも高精細、高輝度、大面積など上質な画像をどれだけ実現できるかにかかっているといっても過言ではない。
【０００５】
以下、添付した図面を参照にして従来の液晶表示装置及び液晶表示装置のセルギャップを維持するスペーサーについて説明する。
【０００６】
図１は、一般的な液晶表示装置を示した分解斜視図である。
液晶表示装置は、図１に示したように、一定の空間を有して貼り合せられた第１基板１及び第２基板２と、前記第１基板１及び第２基板２の間に注入された液晶層３とで構成されている。
【０００７】
より具体的に説明すると、前記第１基板１には、画素領域Ｐを定義するために、一定の間隔を有して一方向に複数個のゲートライン４と、前記ゲートライン４と垂直方向に一定の間隔を有して複数個のデータライン５とが配列されている。そして、前記各画素領域Ｐには画素電極６が形成され、前記各ゲートライン４とデータライン５が交差する部分に薄膜トランジスターＴが形成され、前記薄膜トランジスターが前記ゲートラインの信号に従って前記データラインのデータ信号を前記各画素電極に印加する。
【０００８】
そして、前記第２基板２には前記画素領域Ｐを除いた部分の光を遮断するためのブラックマトリックス層７が形成され、前記各画素領域に対応する部分には色相を表現するためのＲ、Ｇ、Ｂカラーフィルター層８が形成され、前記カラーフィルター層８上には画像を具現するための共通電極９が形成されている。
【０００９】
上記のような液晶表示装置は、前記画素電極６と共通電極９の間の電界によって、前記第１、第２基板の間に形成された液晶層３が配向され、前記液晶層３の配向程度によって液晶層３を透過する光の量を調節して画像を表現できる。
【００１０】
このような液晶表示装置をＴＮモード液晶表示装置と言い、前記ＴＮモード液晶表示装置は視野角が狭いという短所を有しており、このようなＴＮモードの短所を克服するためにＩＰＳモード液晶表示装置か開発された。
【００１１】
前記ＩＰＳモード液晶表示装置は、第１基板の画素領域に画素電極と共通電極を一定の距離を有して互いに平行に形成し、前記画素電極と共通電極との間に横電界（水平電界）が発生するようにし、前記横電界によって液晶層か配向されるようにしたものである。
【００１２】
以下、従来のＩＰＳモードの液晶表示装置の製造方法について説明する。
【００１３】
一般的な液晶表示装置の製造方法は、第１、第２基板の間に液晶層を形成する方法による液晶注入方式製造方法と、液晶滴下方式製造方法とに区分できる。
まず、液晶注入方式の液晶表示装置の製造方法は次の通りである。
【００１４】
図２は一般的な液晶注入方式の液晶表示装置の製造方法を示したフローチャートである。
液晶表示装置は、大きく、アレイ工程、セル工捏、モジュール工程などに区分される。
アレイ工程は、前述したように、前記ＴＦＴ基板に互いに垂直となる方向に形成されたゲートライン及びデータラインと、前記ゲートラインに平行に形成された共通ラインと前記ゲートラインとデータラインが交差する部分に形成された薄膜トランジスターと、前記共通ラインから画素領域に延長される共通電極と、前記薄膜トランジスターのドレイン電極に連結され、前記共通電極の間に前記共通電極と平行に形成された画素電極などを備えているＴＦＴアレイを形成し、カラーフィルター基板にブラックマトリックス層、カラーフィルター層、及びオーバーコート層などを備えたカラーフィルターアレイを形成する工程である。
【００１５】
この時、前記アレイ工程は、一つの基板に一つの液晶パネルを形成するのではなく、一つの大型カラス基板に複数個の液晶パネルを設計して、各液晶パネル領域にそれぞれＴＦＴアレイ、及びカラーフィルターアレイを形成する。このようにＴＦＴアレイが形成されたＴＦＴ基板と、カラーフィルターアレイが形成されたカラーフィルター基板とはセル工程ラインに移動する。
【００１６】
次に、前記ＴＦＴ基板とカラーフィルター基板上に配向物質を塗布し、液晶分子が均一な方向性を有するようにするための配向工程（ラビング工程）（ＳｌＯ）をそれぞれ進める。
ここで、前記配向工程ＳｌＯは、配向膜塗布前の洗浄、配向膜印刷、配向膜塑性、配向膜検査、ラビング工程の順に進められる。
【００１７】
次に、前記ＴＦＴ基板及びカラーフィルター基板をそれぞれ洗浄（Ｓ２０）する。
そして、前記ＴＦＴ基板又はカラーフィルター基板上にセルギャップを一定に椎持するためのボールスペーサーを散布（Ｓ３０）し、前記各液晶パネル領域の外郭部に両基板を貼り合わせるためのシールパターンを形成する（Ｓ４０）。この際、シールパターンは、液晶を注入するための液晶注入口パターンを有するように形成される。
【００１８】
ここで、ボールスペ−サーは、プラスチックボールや弾性体プラスチック微粒子で形成されたものである。前記シールパターンが間に位置するように、前記ＴＦＴ基板とカラーフィルター基板とを向き合わせて両基板を貼り合わせ、前記シールパターンを硬化させる（Ｓ５０）。その後、前記貼り合せ及び硬化されたＴＦＴ基板、及びカラーフィルター基板を各単位液晶パネル領域別に切断し、加工（Ｓ６０）して、一定のサイズの単位液晶パネルを製作する。
【００１９】
その後、それぞれの単位液晶パネルの液晶注入口を介して液晶を注入し、注入完了後に前記液晶注入口をシーリング（Ｓ７０）して液晶層を形成する。そして、各単位液晶パネルの外観及び電気的な不良検査（Ｓ８０）を進め、液晶表示装置を製作する。
【００２０】
以下、前記液晶注入工程について簡略に説明する。
まず、注入する液品物質を入れてある容器と、液晶を注入する液晶パネルとをチャンバー内部に位置させ、前記チャンバーの圧力を真空状態に維持することで、液晶物質の中や容器の内側に付いている水分を除去し、気泡を脱泡すると同時に前記液晶パネルの内部空間を真空状態にする。
【００２１】
そして、所望の真空状態で前記液晶パネルの液晶注入口を液晶物質を入れてある容器に浸したり、接触させた後で、前記チャンバー内部の圧力を真空状態から大気圧状態にし、前記液晶パネル内部の圧力と、チャンバーの圧力との差によって液晶注入口を介して液晶物質が前記液晶パネルの内部に注入されるようにする。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
しかしながら、液晶注入方式の液晶表示装置の製造方法においては次のような問題点がある。
【００２３】
第一に、単位パネルにカッティングした後、両基板の間を真空状態に維持して液晶注入口を液晶液に浸し、液晶を注入するために、液晶注入に多くの時間が所要とされ、生産性が低下する。
【００２４】
第二に、大面積の液晶表示装置を製造する場合、液晶注入式で液晶を注入すると、パネル内に液晶が完全に注入されず不良の原因となる。
【００２５】
第三に、上記のように工程が複雑で、多くの時間を要するので、複数個の液晶注入装備が要求され、たくさんの空間が必要とされる。したがって、このような液晶注入方式の問題点を克服するために、両基板のうち一方の基板に液晶を滴下させた後、両基板を貼り合せる液晶滴下型液晶表示装置の製造方法が開発された。
【００２６】
図３は、液晶滴下型液晶表示装置の製造方法を示したフローチャートである。
即ち、液晶滴下方式の液晶表示装置の製造方法は、両基板を貼り合わせる前に両基板のうち何れか一方の基板に適当量の液晶を滴下した後、両基板を貼り合わせる方法である。
従って、液晶注入方式と同様にセルギャップ維持のためにボールスペーサーを使用する場合は、滴下した液晶が広がる時に前記ボールスペーサーが液晶の拡散方向に移動して、スペーサーが一方に片寄るので、正確なセルギャップの維持が不可能となる。
それゆえ、液晶滴下方式では、ボールスペーサーを使用せず、スペーサーが基板に固定される固定スペーサー（カラムスペーサー、又はパターン化スペーサー）を使用しなければならない。
【００２７】
即ち、図３に示したように、アレイ工程において、カラーフィルター基板にブラックマトリックス層、カラーフィルター層、及びオーバーコート層を形成し、前記オーバーコート層上に層光性樹脂を形成し、選択的に除去して前記ブラックマトリックス層の上側のオーバーコート層上にカラムスペーサーを形成する。勿論、前記カラムスペーサーは、フォト工程、又はインクジェット工程によって形成できる。
そして、前記カラムスペーサーを含むＴＦＴ基板、及びカラーフィルター基板の全面に配向膜を塗布し、その配向膜をラビング処理する。
【００２８】
このように、配向工程が完了したＴＦＴ基板と、カラーフィルター基板をそれぞれ洗浄（Ｓｌ０ｌ）した後、前記ＴＦＴ基板とカラーフィルター基板のうち一方の基板上の一定の領域に液晶を滴下し（Ｓｌ０２）、他方の基板の各液晶パネル領域の外郭部にディスペンシング装置を用いてシールパターンを形成する（Ｓｌ０３）。この時、前記両基板のうち一方の基板に液晶を滴下し、且つシールパターンをも形成しても良い。
【００２９】
そして、前記液晶が滴下されていない基板を反転（裏返して向き合うようにする）し（Ｓｌ０４）、前記ＴＦＴ基板とカラーフィルター基板とを押圧して貼り合せ、前記シールパターンを硬化させる（Ｓｌ０５）。
【００３０】
次に、単位液晶パネル別に前記した貼り合せ基板を切断及び加工する（Ｓｌ０６）。
そして、前記加工された単位液晶パネルの外観及び電気的な不良検査（Ｓｌ０７）を進めることで、液晶表示素子を製作する。
【００３１】
図４はカラムスペーサーが形成された液晶表示装置を示した概略断面図である。
図４に示したように、前記液晶表示装置にはカラーフィルター基板２上にカラムスペーサー２０が形成され、ＴＦＴ基板に液晶を滴下して形成したものである。
前述したように、前記カラムスペーサーはカラーフィルター基板に固定されており、ＴＦＴ基板に接触される。そして、前記ＴＦＴ基板に接触されるカラムスペーサーの面は球状ではなく、平坦な面を有する。従って、液晶注入方式で製造される液晶表示装置では球状のボールスペーサーを使用し、且つスペーサーが基板に固定されないため、画面上に外部的な衝撃（押圧、摩擦など）を加えても液晶の復元力に優れており、染みが発生しない。
【００３２】
しかしながら、カラムスペーサーを用いた液晶表示装置においては次のような問題点があった。
【００３３】
第一に、カラムスペーサーは、一方の基板には固定され、他方の基板と接触する面が球状でないため、前記ボールスペーサーに比べて基板に接触する面積か広く、基板との摩擦力か大きい。従って、カラムスペーサーか形成された液晶表示装置の画面を擦る場合、長時間染みか発生する。
【００３４】
図５ａ及び図５ｂは、接触むらが生じる部位の状態を示した平面図及び断面図である。
図５ａに示したように、液晶パネル１０を所定の方向に指でタッチした状態でずれると、図５ｂに示したように、液晶パネルの上部基板は指のずれる方向に所定の間隔てシフトする。この時、円柱状のカラムスペーサーが上下部の基板に触れ、その接触面積が大きくなるため、カラムスペーサーと対向基板との間に発生する摩擦力が大きい。よって、カラムスペーサーの間の液晶は元の状態に戻りにくく、そのため不透明に見える染みが継続的に観察される。
【００３５】
また、所定の方向に指がずれる時、図５ｂに示したように、最後の接触部位に液晶か集まり、その部位は膨らむような形状となる。この場合、前記液晶が集まり、膨らんでいる部位は、カラムスペーサーの高さに定義される他部位のセルキャップ（ｈ２）よりセルキャップ（ｈｌ）が高くなり、液晶の配列か不均一となるので光の漏れが生じる。このため輝度が不均一となるという問題点が発生する。
【００３６】
第二に、上述した接触むらは、滴下する液晶量を増やせば解決され得るものの、接触むらが解消される反面、相対的に重力不良という別の問題を引き起こす。即ち液晶表示装置は、モニター、ノートパソコン、ＴＶなどの表示装置に用いられたもので、使用時にパネルが垂直に立っている状態が多い。この際、重力方向に液晶が片寄る。
【００３７】
第三に、ボールスペーサーは多くの量が散布されるが、カラムスペーサーは画素領域を除いた部分に選択的に形成されるので、カラムスペーサーが形成されない部分を押した場合、基板の撓みか生じやすく、又復元が遅くなり押された部分に染みが残るような押圧不良が発生する。このような問題点はＩＰＳモードで更に深刻に現れる。
【００３８】
本発明は、上記のような問題点を解決するために考案されたもので、その目的は、カラムスペーサーが形成される対向基板に突起を形成して、カラムスペーサーの摩擦力を減少させ、接触むらを防止すると共に、セルキャップ維持のためのカラムスペーサーとは別途に押圧不良を解消するための他のカラムスペーサーを備えた液晶表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００３９】
上記目的を達成するための本発明に係る液晶表示装置は、カラムスペーサーが固定された第１基板と、前記カラムスペーサーに対応する位置に突起か形成され、前記突起が前記カラムスペーサーに接触するように前記第１基板と向き合う第２基板と、前記第１、第２基板の間に形成された液晶層とを含んで構成されることを特徴とする。
【００４０】
ここで、前記突起は、前記カラムスペーサーに対応する位置に複数個が形成されることを特徴とする。
【００４１】
前記カラムスペーサーと突起は、同一の物質で形成されることを特徴とする。
【００４２】
前記突起は、第１突起パターンと第２突起パターンとが積層され形成されることを特徴とする。
【００４３】
前記第１突起パターンは、第２突起パターンより更に広い面積を有することを特徴とする。
【００４４】
前記第２突起パターンは、第１突起パターンより更に広い面積を有し、第１突起パターンを包むように形成されることを特徴とする。
【００４５】
前記突起は、第２基板に形成された第１突起パターンと、前記第１突起パターンに一定の部分がオーバーラップするように前記第２基板に形成された第２突起パターンとを有することを特徴とする。
【００４６】
前記突起は、互いに離隔した第１、第２突起パターンと、前記第１、第２突起パターンにかけて前記カラムスペーサーと接触するように形成された第３突起パターンとを有することを特徴とする。
【００４７】
前記第１、第２、第３突起パターンは有機絶縁膜を形成することを特徴とする。
【００４８】
前記第３突起パターンの表面は前記第１第２突起パターンの段差によって凹部を有することを特徴とする。
【００４９】
前記突起は、前記第１カラムスペーサーの断面積より更に狭い断面積を有することを特徴とする。
【００５０】
前記カラムスペーサーが固定された第１基板、又は前記突起が形成された第２基板の表面に少なくとも一つの配向膜か更に形成されることを特徴とする。
【００５１】
また、本発明に係る液晶表示装置は、複数個の第１、第２カラムスペーサーが固定された第１基板と、前記第１カラムスペーサーに対応する位置に突起が形成され、前記突起が前記第１カラムスペーサーに接触する第２基板と、前記第１、第２基板の間に形成された液晶層とを含んで構成されることに他の特徴がある。
【００５２】
ここで、前記第２カラムスペーサーと第２基板とは一定の間隔て離隔することを特徴とする。
【００５３】
また、本発明に係る液晶表示装置は、互いに向き合う第１、第２基板と、前記第１基板に形成された複数個の第１、第２カラムスペーサーと、画素領域を定義するために、前記第２基板に互いに交差して形成されたゲートライン及びデータラインと、半導体層、及びソースン／ドレイン電極を備えて前記ゲートラインとデータラインか交差する部分に形成された薄膜トランジスターと、前記ドレイン電極にコンタクトホールを有するように第２基板に形成された保護膜と、前記薄膜トランンスターのトレイン電極に連結され、前記保護膜上の画素領域に形成される画素電極と、前記第１カラムスペーサーに対応する部分の保護膜上に形成され、前記第１カラムスペーサーと接触する突起と、前記第１、第２基板との間に形成される液晶層とを備えて構成されることに他の特徴がある。
【００５４】
また、本発明に係る液晶表示装置は、互いに向き合う第１第２基板と、前記第１基板に形成された複数個の第１第２カラムスペーサーと、画素領域を定義するために前記第２基板と互いに交差して形成されたゲートライン及びデータラインと、前記ゲートラインと平行方向に形成され、前記画素領域に前記データラインと平行方向に複数個の共通電極か突出した共通ラインと、半導体層、及びソース／ドレイン電極を備え、前記ゲートラインとデータラインが交差する部分に形成された薄膜トランジスターと、前記ドレイン電極にコンタクトホールを有するように第２基板に形成された保護膜と、前記薄膜トランジスターのドレイン電極に連結され、前記保護膜上の画素領域に前記共通電極と一定の間隔で離隔して共通電極に平行に形成される画素領域と、前記第１カラムスペーサーに対応する部分の保護膜上に形成され、前記第１カラムスペーサーと接触する突起と、前記第１、第２基板との間に形成される液晶層とを備えて構成されることに他の特徴がある。
【００５５】
また、本発明に係る液晶表示装置は、互いに向き合う第１、第２基板と、前記第１基板に形成された複数個の第１、第２カラムスペーサーと、前記第２基板に形成されたゲートライン及びゲート電極と、前記ゲートライン及びゲート電極を含む第２基板の全面に形成されるゲート絶縁膜と、前記ゲート電極の上側のゲート絶縁膜、及ひ前記第１カラムスペーサーに相応する部分のゲート絶縁膜上にそれぞれ形成された半導体層、及び第１突起パターンと、画素領域を定義するために前記ゲートラインに垂直な方向に形成されるデータライン、前記半導体層の両側に形成されたソース／ドレイン電極、及び前記第１突起パターン上に形成された第２突起パターンと、前記ドレイン電極にコンタクトホールを有するように前記第１、第２突起パターンを含む第２基板に形成された保護膜と、前記薄膜トランジスターのドレイン電極に連結され、前記保護膜上の画素領域に形成される画素電極と、前記第１第２基板との間に形成される液晶層とを備えて構成されることに他の特徴がある。
【００５６】
また、本発明に係る液晶表示装置は、互いに向き合う第１、第２基板と、前記第１基板に形成された複数個の第１、第２カラムスペーサーと、前記第２基板に形成されたゲートライン及びゲート電極と、前記ゲートラインに平行し、複数個の共通電極を有する共通ラインと、前記ゲートライン及び共通ラインを含む第２基板の全面に形成されるゲート絶縁膜と、前記ゲート電極の上側のゲート絶縁膜、及び前記第１カラムスペーサーに相応する部分のゲート絶縁膜上にそれぞれ形成された半導体層、及び第１突起パターンと、画素領域を定義するために前記ゲートラインに垂直な方向に形成されるデータライン、前記半導体層の両側に形成されたソース／ドレイン電極、及び前記第１突起パターン上に形成された第２突起パターンと、前記トレイン電極にコンタクトホールを有するように前記第１、第２突起パターンを含む第２基板に形成された保護膜と、前記薄膜トランジスターのドレイン電極に連結され、前記保護膜上の画素領域に前記共通電極と一定の間隔で離隔して前記共通電極に平行に形成される画素電極と、前記第１、第２基板との間に形成される液晶層とを備えて構成されることに他の特徴がある。
【００５７】
また、本発明に係る液晶表示装置は、複数個の画素領域を備えて互いに向き合う第１第２基板と、前記第２基板の各画素領域に形成される複数個の突起と、第１カラムスペーサーは前記一つの突起に整列され、第２カラムスペーサーは前記突起と整列されないように前記三つの画素領域ごとに第１基板に一つずつ形成される第１カラムスペーサー及び第２カラムスペーサーと、前記第１、第２基板の間に形成された液晶層とを含んで構成されることに他の特徴がある。
【００５８】
また、本発明に係る液晶表示装置は、互いに向き合う第１、第２基板と、画素領域を定義するために前記第２基板に形成されたゲートライン及びゲート電極と、前記ゲートライン及びゲート電極を含む第２基板の全面に形成されるゲート絶縁膜と、各画素ごとに前記ゲート電極の上側のゲート絶縁膜、及び前記第１カラムスペーサーに相応する部分のゲート絶縁膜上にそれぞれ形成された半導体層、及び第１突起パターンと、画素領域を定義するために前記ゲートラインと垂直方向に形成されるデータライン、前記半導体層の両側に形成されたソース／ドレイン電極、及び前記第１突起パターン上に形成された第２突起パターンと、前記ドレイン電極にコンタクトホールを有するように前記第１、第２突起パターンを含む第２基板に形成された保護膜と、前記薄膜トランジスターのドレイン電極に連結され、前記保護膜上の画素領域に形成される画素電極と、第１カラムスペーサーは前記一つの突起に整列され、第２カラムスペーサーは前記突起と整列されないように前記三つの画素領域ことに第１基板に一つずつ形成される第１カラムスペーサー及び第２カラムスペーサーと、前記第１、第２基板との間に形成される液晶層とを備えて構成されることに他の特徴がある。
【００５９】
また、本発明に係る液晶表示装置は、複数個の第１、第２カラムスペーサーを備えた第１基板と、前記第１カラムスペーサーに接触するように前記第１基板に向き合う第２基板と、前記第１、第２基板との間に形成される液晶層とを含んで構成されることを特徴とする。
【００６０】
ここで、前記第１カラムスペーサーに相応する前記第２基板の表面は、前記第１カラムスペーサーに接触する第１領域と、前記第１カラムスペーサーと一定の間隔で離隔する第２領域とを有することを特徴とする。
【００６１】
前記第１領域の前記第２基板の垂直構造と、前記第２領域の前記第２基板の垂直構造とは互いに相違することを特徴とする。
【００６２】
前記第１領域の前記第２基板の垂直構造は、少なくとも前記基板、ゲートライン、ゲート絶縁膜、半導体層、データライン物質、及び保護膜が積層された構造であり、前記第２領域の前記第２基板の垂直構造は、少なくとも前記基板、ゲートライン、ゲート絶縁膜及び保護膜を含んで積層された構造であることを特徴とする。
【００６３】
前記第１領域と前記第２領域との段差は５００Å以上であることを特徴とする。
【００６４】
前記第１カラムスペーサーに相応する前記第２基板の垂直構造と、前記第２カラムスペーサーに相応する前記第２基板の垂直構造とは互いに相違することを特徴とする。
【００６５】
前記第１カラムスペーサーに相応する前記第２基板の垂直構造は、少なくとも前記基板、ゲートライン、ゲート絶縁膜、半導体層、データライン物質、及び保護膜か積層された構造であり、前記第２カラムスペーサーに相応する前記第２基板の垂直構造は、少なくとも前記基板、ゲートライン、ゲート絶縁膜、及び保護膜か積層された構造であることを特徴とする。
【００６６】
前記第１カラムスペーサーに相応する前記第２基板の表面と、前記第２カラムスペーサーに相応する前記第２基板の表面との段差は５００Å以上であることを特徴とする。
【００６７】
一方、上記目的を達成するための本発明に係る液晶表示装置の製造方法は、第１基板にカラムスペーサーを形成する段階と、第２基板の前記カラムスペーサーに対応する位置に少なくとも一つ以上の突起を形成する段階と、前記第１基板又は第２基板に液晶を滴下する段階と、前記第１基板又は第２基板にシールパターンを形成する段階と、前記カラムスペーサーと前記突起とか接触するように前記第１、第２基板を貼り合わせる段階とを含むことを特徴とする。
【００６８】
また、本発明に係る液晶表示装置の製造方法は、前記第１基板に複数個の第１、第２カラムスペーサーを形成する段階と、前記第２基板の前記第１カラムスペーサーに対応する位置に少なくとも一つ以上の突起を形成する段階と、前記第１基板又は第２基板に液晶を滴下する段階と、前記第１基板又は第２基板にシールパターンを形成する段階と、前記第１カラムスペーサーと前記突起とか接触するように前記第１、第２基板を貼り合わせる段階とを含むことに他の特徴がある。
【００６９】
また、本発明に係る液晶表示装置の製造方法は、第１基板に複数個の第１、第２カラムスペーサーを形成する段階と、第２基板に複数個のゲートライン及びゲート電極を形成する段階と、前記ゲートライン及びゲート電極を含む第２基板の全面にゲート絶縁膜を形成する段階と、前記ゲート電極の上部のゲート絶縁膜上に半導体層を形成する段階と、画素領域を定義するために前記ゲートラインと垂直方向にデータライン、及び前記半導体層の両側に形成されたソース／ドレイン電極を形成する段階と、前記ドレイン電極にコンタクトホールを有するように前記データラインを含む第２基板の全面に保護膜を形成する段階と、前記ドレイン電極に連結されるように、前記保護膜上の画素領域に画素電極を形成する段階と、第２基板の前記第１カラムスペーサーに対応する位置に少なくとも一つ以上の突起を形成する段階と、前記第１基板又は第２基板に液晶を滴下する段階と、前記第１基板又は第２基板にシールパターンを形成する段階と、前記第１カラムスペーサーと前記突起とか接触するように前記第１、第２基板を貼り合わせる段階とを含むことに他の特徴がある。
【００７０】
また、本発明に係る液晶表示装置の製造方法は、第１基板に複数個の第１、第２カラムスペーサーを形成する段階と、第２基板に襟数個のゲートライン及びゲート電極を形成する段階と、前記ゲートライン及びゲート電極を含む第２基板の全面にゲート絶縁膜を形成する段階と、前記ゲート電極の上部のゲート絶縁膜、及び前記第１カラムスペーサーに相応する部分のゲート絶縁膜上にそれぞれ半導体層、及び第１突起パターンを形成する段階と、画素領域を定義するために前記ゲートラインと垂直方向にデータライン、前記半導体層の両側にソース／ドレイン電極、及び前記第１突起パターン上に第２突起パターンを形成する段階と、前記ドレイン電極にコンタクトホールを有するように前記第１、第２突起パターンを含む第２基板の全面に保護膜を形成する段階と、前記薄膜トランジスターのドレイン電極に連結されるように、前記保護膜上の画素領域に画素電極を形成する段階と前記第１基板又は第２基板に液晶を滴下する段階と、前記第１基板又は第２基板にシールパターンを形成する段階と、前記第１カラムスペーサーと前記第１、第２突起パターンとが形成された部分が互いに接触するように前記第１、第２基板を貼り合わせる段階とを含むことに他の特徴がある。
【００７１】
また、本発明に係る液晶表示装置の製造方法は、第１基板に複数個の第１、第２カラムスペーサーを形成する段階と、第２基板にゲート電極を有する複数個のゲートライン、及び共通電極を有する共通ラインを形成する段階と、前記ゲートライン及び共通ラインを含む第２基板の全面にゲート絶縁膜を形成する段階と、前記ゲート電極の上部のゲート絶縁膜及び前記第１カラムスペーサーに相応する部分のゲート絶縁膜上にそれぞれ半導体層及び第１突起パターンを形成する段階と、画素領域を定義するために前記ゲートラインに垂直な方向にデータライン、前記半導体層の両側にソース／ドレイン電極、及び前記第１突起パターン上に第２突起パターンを形成する段階と、前記ドレイン電極にコンタクトホールを有するように前記第１、第２突起パターンを含む第２基板の全面に保護膜を形成する段階と、前記薄膜トランンスターのドレイン電極に連結され、前記共通電極と平行に前記保護膜上の画素領域に画素電極を形成する段階と、前記第１基板又は第２基板に液晶を滴下する段階と、前記第１基板又は第２基板にシールパターンを形成する段階と、前記第１カラムスペーサーと前記第１、第２突起パターンとか形成された部分か互いに接触するように前記第１、第２基板を貼り合わせる段階とを含むことに他の特徴がある。
【００７２】
また、本発明に係る液晶表示装置の製造方法は、複数個の画素領域か定義された第１、第２基板を用意する段階と、前記第２基板の各画素領域に一つずつ複数個の突起を形成する段階と、三つの画素領域ことに前記一つの突起に整列される第１カラムスペーサーと、前記突起に整列されていない第２カラムスペーサーとを第１基板に形成する段階と、前記第１基板又は第２基板に液晶を滴下する段階と、前記第１基板又は第２基板にシールパターンを形成する段階と、前記第１カラムスペーサーと前記突起とが接触するように前記第１第２基板を貼り合わせる段階とを含むことに他の特徴がある。
【００７３】
また、本発明に係る液晶表示装置の製造方法は、第１、第２基板を用意する段階と、前記第２基板に画素領域を定義するために前記第２基板にゲートライン及びゲート電極を形成する段階と、前記ゲートライン及びゲート電極を含む第２基板の全面にゲート絶縁膜を形成する段階と、各画素ことに前記ゲート電極の上部、及び前記ゲートラインの上部のゲート絶縁膜上にそれそれ半導体層及び第１突起パターンを形成する段階と、画素領域を定義するために前記ゲートラインに垂直な方向にデータライン、前記半導体層の両側にソース／ドレイン電極、及び前記第１突起パターン上に第２突起パターンを形成する段階と、前記ドレイン電極にコンタクトホールを有するように前記第１、第２突起パターンを含む第２基板に保護膜を形成する段階と、前記薄膜トランジスターのドレイン電極に連結されるように前記保護膜上の画素領域に画素電極を形放する段階と、第１カラムスペーサーは前記した一つの第１、第２突起パターンに整列され、第２カラムスペーサーは前記突起パターンと整列されないように、三つの画素領域ことに一つずつ前記第１基板に第１カラムスペーサー及び第２カラムスペーサーを形成する段階と、前記第１基板又は第２基板に液晶を滴下する段階と、前記第１基板又は第２基板にシールパターンを形成する段階と、前記第１カラムスペーサーと、前記突起パターンとか接触するように前記第１、第２基板を貼り合わせる段階とを含むことに他の特徴がある。
【発明の効果】
【００７４】
本発明の液晶表示装置、及びその製造方底においては次のような効果がある。
【００７５】
液晶パネルの大面積化に伴い、生産性向上のために液晶滴下方式で液晶表示装置を製造したり、更にカラムスペーサーを使用する場合にも、前記カラムスペーサーに対応する部分に突起を形成してカラムスペーサーと基板との間の摩擦力を減少させる。
従って、液晶パネル面を所定の方向に擦ってもカラムスペーサーと対向する基板間の摩擦力か低くなり、液晶の復元か速やかに進められるので、タッチスポットを防止することかでき、タッチスポットで発生する輝度の不均一を改善して、層度に優れた液晶パネルを生産することができる。
【００７６】
また、複数個のカラムスペーサーのうち選択的な領域に突起を形成することにより、突起か形成されていないカラムスペーサーは押圧不良を防止できる。
【発明を実施するための最良の形態】
【００７７】
以下、本発明に係る液晶表示装置、及びその製造方法を添付の図面に基づいて詳細に説明する。
【実施例１】
【００７８】
図６は本発明の第１実施形態に係る液晶表示装置の概略的な断面図である。
図６に示したように、本発明の第１実施形態に係る液晶表示装置は、カラーフィルターアレイが形成されたカラーフィルター基板１００と、前記カラーフィルター基板１００と対向してＴＦＴアレイが形成されたＴＦＴ基板２００と、前記カラーフィルター基板１００とＴＦＴ基板２００との間に液晶層５５と、前記カラーフィルター基板１００と前記ＴＦＴ基板２００との間にＴＦＴ基板２００と所定の間で隔離して前記カラーフィルター基板１００上に形成された複数個の第１、第２カラムスペーサー５０ａ、５０ｂと、前記複数個の第１カラムスペーサー５０ａに対応する部分のＴＦＴ基板２００に形成された突起５１とを含んでなる。
【００７９】
このように、突起５１を複数個の第１、第２カラムスペーサーのうち、選択的に第１カラムスペーサー５０ａにのみ対向するように形成して、前記第１カラムスペーサー５０ａと、突起５１によってＴＦＴ基板２００と、カラーフィルター基板１００の間のセルギャップが維持され、第２カラムスペーサー５０ｂは、基板か押される時に緩衝の役割を果たして押圧不良を防止するためのものである。
【００８０】
ここで、前記突起５１と前記第１カラムスペーサー５０ａとの接触面積は前記突起５１の上部表面の面積によって決定される。
前記第１、第２カラムスペーサー５０ａ、５０ｂは、ＴＦＴ基板２００のゲートライン、又はデータラインに相応する領域に形成される。勿論、これに限定されず、前記第２カラムスペーーサーは画素領域に形成され得る。
【００８１】
ここで、前記突起５１の表面積は前記第１カラムスペーサー５０ａの表面積より相対的に小さく形成される。即ち、第１カラムスペーサー５０ａの表面積は前記突起５１と接触する第１領域と、前記突起５１と接触しない第２領域とを有する。
【００８２】
上記のような本発明の第１実施形態に係る液晶表示装置のタッチ時及びタッチ後の変化を図面に基づいて説明する。
【００８３】
図７ａ及び図７ｂは、それぞれ図６の液晶表示装置のタッチ時の変化と、タッチ後の復元状態を示した構造断面図である。
本発明の第１実施形態に係る液晶表示装置は、図７ａに示したようにタッチ時には第１カラムスペーサー５０ａと、突起５１との接触面積が小さく、両方の間に摩擦力が小さい。
従って、タッチ後液晶がタッチされた状態で止まっておらず、図７ｂに示したように元の状態に素早く回復される。従って、従来のカラムスペーサーのように、タッチ部位に液晶が片寄って発生する光漏れ現象が起こらず、輝度がパネルの全面にかけて均一となる。
【００８４】
上記のような第１、第２カラムスペーサー及び突起について、より具体的に説明する。
【００８５】
図８は、本発明の第１実施形態に係るＩＰＳモード液晶表示装置の平面図であり、図９は、図８のII−II′線上の構造断面図で、本発明の第１実施形態の詳細断面図である。
即ち、本発明の第１実施形態は、図８及び図９に示したように、一定の空間を有して貼り合せられたカラーフィルター基板１００及びＴＦＴ基板２００と、前記カラーフィルター基板１００とＴＦＴ基板２００との間に注入された液晶層５５とで構成されている。
【００８６】
より具体的に説明すると、前記カラーフィルター基板１００は、ガラス基板６０上に画素領域を除いた部分（ゲートライン及びデータライン領域、薄膜トランジスター領域）の光を遮断するためのブラックマトリックス層３１が形成され、前記各画素領域に対応した部分に色相を表現するためのＲ、Ｇ、Ｂカラーフィルター層３２が形成され、前記ブラックマトリックス層３１と、カラーフィルター層３２の上部に全面オーバーコート層３３が形成される。そして、前記オーバーコート層３３の上側の所定の部分に感光性樹脂などのような物質で第１カラムスペーサー５０ａ及び第２カラムスペーサー５０ｂが形成される。
【００８７】
前記カラーフィルター基板１００に対向するＴＦＴ基板２００は、ガラス基板７０上に垂直に交差して画素領域を定義する複数個のゲートライン４１及びデータライン４２が形成され、前記ゲートラインに平行した方向に共通ライン４７が形成され、前記共通ライン４７で各画素領域に突出して、一定の間隔を有して共通電極４７ａが形成される。
そして、前記各ゲートライン４１とデータライン４２が交差する部分にソース／ドレイン電極４２ａ、４２ｂを備えた薄膜トランジスターＴＦＴが形成され、前記薄膜トランジスターのドレイン電極に連結され、前記各画素領域には前記共通電極４７ａと平行に前記共通電極の間に画素電極４３が形成される。
【００８８】
そして、前記第１カラムスペーサー５０ａに相応する位置の前記ゲートライン４１の上側に半導体層とデータライン物質とが蒸着された突起５１が形成される。
【００８９】
ここで、前記薄膜トランジスター、画素電極、及び突起の製造について詳細に説明する。
【００９０】
前記ガラス基板７０上にＭｏ、Ａｌ、又はＣｒなどのような金属物質をスパッタリング方法で全面蒸着した後、写真食刻工程で前記金属物質をパターニングして、複数個のゲートライン４１及び前記ゲートライン４１から突出する形状でゲート電極４１ａと共通ライン４７及び共通電極４７ａを同時に形成する。
【００９１】
次に、前記ゲートライン４１を含むガラス基板７０上にＳｉＮｘなどの絶縁物質を全面蒸着してゲート絶縁膜４５を形成し、前記ゲート絶縁膜４５上に半導体層を蒸着し、パターニングして前記ゲート電極４１ａの上側のゲート絶縁膜４５上に半導体層４４を形成すると共に、前記第１カラムスペーサー５０ａに相応する部位のゲート絶縁膜４５上に突起を形成するための第１突起パターン４４ａを形成する。
【００９２】
ここで、前記半導体層４４は、非晶質シリコン層（又はポリシリコン層）及び不純物が高濃度でドーピングしたシリコン層を連続に蒸着した後、前記非晶質シリコン層（又はポリシリコン層）及びドーピングされたシリコン層を同時にパターニングして形成する。
【００９３】
そして、Ｍｏ、Ａｌ、又はＣｒなどのような金属物質をスパッタリング方法で全面蒸着し、写真食刻工程で前記金属物質をパターニングして、前記ゲートライン４１と垂直方向にデータライン４２を形成し、前記半導体層４４の両側にソース電極４２ａ、ドレイン電極４２ｂを形成すると同時に、前記第１突起パターン４４ａ上に第２突起パターン４２ｃを形成する。ここで、前記ソース電極４２ａは、前記データライン４２から突出して形成される。
【００９４】
ソース／ドレイン電極パターニング工程で、前記ソース電極４２ａとドレイン電極４２ｂとの間のドーピングしたシリコン層は除去される。したがって、前記第１突起パターン４４ａと第２突起パターン４２ｃによって突起５１が形成される。
【００９５】
次に、前記ソース電極４２ａ及びドレイン電極４２ｂを含む基板の全面に化学気相蒸着（ＣＶＤ）方式によってＳｉＮｘ材質の保護膜４６を蒸着する。このような保護膜４６の材料としては、主にＳｉＮｘなどの無機物質が適用されており、最近、液晶セルの開口率を向上させるために、ＢＣＢ（ベンゾシクロブテン）、ＳＯＧ、又はアクリルなどの誘電率の低い有機物質が使用されている。
【００９６】
そして、前記ドレイン電極４２ｂ上の保護膜４６の一部を選択的にエッチングしてドレイン電極４２ｂの一部を露出させるコンタクトホールを形成し、前記コンタクトホールを介して前記ドレイン電極４２ｂに電気的に連結されるように前記保護膜４６上に透明導電膜をスパッタリングして蒸着した後、選択的に除去して、前記ドレイン電極４２ｂに連結され、且つ前記共通電極４７ａと平行して前記共通電極の間に位置するように前記画素領域に画素電極４３を形成する。
【００９７】
上述したように、前記第２カラムスペーサー５０ｂに対応する位置には突起５１が形成されない。そして、図面には示していないが、上記のようにカラムスペーサー５０ａ、５０ｂが形成されたカラーフィルター基板１００と、突起５１が形成されたＴＦＴ基板２００の全面に第１、第２配向膜を形成し、ラビング処理する。ここで、ラビング処理とは、布を均一の圧力や速度で配向膜の表面と摩擦させることで、前記配向膜の表面の高分子チェーンが一定の方向に整列されるようにして液晶の初期配向方向を決定する工程をいう。
【００９８】
ここで、前記突起５１は、前記第１カラムスペーサー５０ａの表面に比べて相対的に小さい面積を有するように形成する。このように、前記第１カラムスペーサー５０ａに対応する部位に突起５１を形成した理由は、液晶表示装置の画面を一方向に擦る時、前記第１カラムスペーサーと対向するＴＦＴ基板２００上の構造物との接触面積を減らして摩擦力を減らすことで、液晶の復元力を高めるためである。
【００９９】
したがって、前記第１カラムスペーサー５０ａに相応するＴＦＴ基板２００の垂直構造は、前記基板９０、ゲートライン４１、ゲート絶縁膜４５、半導体層の第１突起パターン４４ａ、データラインと同一の物質の第２突起パターン４２ｃ及び保護膜４６が積層された構造を有し、前記第２カラムスペーサー５０ｂに相応するＴＦＴ基板２００の垂直構造は前記基板９０、ゲートライン４１、ゲート絶縁膜４５及び保護膜が積層された構造を有する。
【０１００】
そして、前記第１カラムスペーサー５０の全表面が前記突起５１に全て接触するわけではなく、前記第１カラムスペーサー５０ａの表面は、前記突起５１に接触する第１領域と、前記突起５１に接触しない第２領域とに区分される。この際、前記第１領域に相応するＴＦＴ基板２００の垂直構造は、前記基板９０、ゲートライン４１、ゲート絶縁膜４５、半導体層の第１突起パターン４４ａ、データラインと同一の物質の第２突起パターン４２及び保護膜４６が積層された構造を有し、前記第２領域に相応するＴＦＴ基板２００の垂直構造は、前記基板９０、ゲートライン４１、ゲート絶縁膜４５及び保護膜が積層された構造を有する。
【０１０１】
ここで、前記第１カラムスペーサー５０ａに相応するＴＦＴ基板２００の表面と、前記第２カラムスペーサー５０ｂに相応するＴＦＴ基板２００の表面とは約５００Å以上の段差を有し、更に、前記第１領域に相応するＴＦＴ基板２００の表面と、前記第２領域に相応するＴＦＴ基板２００の表面とは約５００Å以上の段差を有する。
【０１０２】
上記ではカラーフィルター基板１００にカラムスペーサー５０ａ、５０ｂを形成し、ＴＦＴ基板２００に突起を形成することを説明したが、これに限定されず、ＴＦＴ基板にカラムスペーサーを形成し、カラーフィルター基板に突起を形成しても構わない。
【０１０３】
上記本発明の第１実施形態の図８及び図９において、各画素ごとに第１カラムスペーサー５０ａと第２カラムスペーサー５０ｂとが交互に形成され、前記突起５１は、前記第１カラムスペーサー５０ａが形成された部分のみに形成されることを図示したが、これに限定されず、二つの画素に一つの第１カラムスペーサー５０ａ又は第２カラムスペーサー５０ｂが交互に形成され、第１カラムスペーサー５０ａに相応する位置に突起５１が形成されることもある。
【実施例２】
【０１０４】
図１０は、図８のII−II′線上の構造断面図で、本発明の第２実施形態に係る具体的な構造断面図である。
即ち、図８及び図１０に示したように、本発明の液晶表示装置は、一定の空間を有して貼り合せられたカラーフィルター基板１００及びＴＦＴ基板２００と、前記カラーフィルター基板１００とＴＦＴ基板２００の間に注入された液晶層５５とで構成されている。
【０１０５】
より具体的に説明すると、前記カラーフィルター基板１００は、ガラス基板６０上に画素領域を除いた部分（ゲートライン及びデータライン領域、薄膜トランジスター領域）の光を遮断するためのブラックマトリックス層３１が形成され、前記各画素領域に対応した部分に色相を表現するためのＲ、Ｇ、Ｂカラーフィルター層３２が形成され、前記ブラックマトリックス層３１と、カラーフィルター層３２の上部の全面にオーバーコート層３３が形成される。そして、前記オーバーコート層３３の上側の所定の部分に感光性樹脂などと同様な物質で第１カラムスペーサー５０ａ及び第２カラムスペーサー５０ｂが形成される。
【０１０６】
前記カラーフィルター基板１００に対向するＴＦＴ基板２００は、ガラス基板７０上に垂直に交差して画素領域を定義する複数個のゲートライン４１及びデータライン４２が形成され、前記ゲートラインと平行方向に共通ライン４７が形成され、前記共通ライン４７で各画素領域に突出して、一定の間隔を有して共通電極４７ａが形成される。
【０１０７】
そして、前記各ゲートライン４１とデータライン４２との交差する部分にソース／ドレイン電極４２ａ、４２ｂを備えた薄膜トランジスターＴＦＴが形成され、前記薄膜トランジスターのドレイン電極に連結され、前記各画素領域には前記共通電極４７ａと平行して前記共通電極の間に画素電極４３が形成される。
【０１０８】
そして、前記第１カラムスペーサー５０ａに対応する位置のＴＦＴ基板２００に突起５１が形成される。
ここで、前記薄膜トランジスター、画素電極及び突起の製造について詳細に説明する。
【０１０９】
前記ガラス基板７０上にＭｏ、Ａｌ、又はＣｒなどのような金属物質をスパッタリング方法で全面蒸着した後、写真食刻工程で前記金属物質をパターニングして、複数個のゲートライン４１及び前記ゲートライン４１から突出する形状でゲート電極４１ａと共通ライン４７及び共通電極４７ａを同時に形成する。
【０１１０】
次に、前記ゲートライン４１を含むガラス基板７０上にＳｉＮｘなどの絶縁物質を全面蒸着してゲート絶縁膜４５を形成し、前記ゲート絶縁膜４５上に半導体層を蒸着し、パターニングして前記ゲート電極４１ａの上側のゲート絶縁膜４５上に半導体層４４を形成する。
【０１１１】
ここで、前記半導体層４４は、非晶質シリコン層（又はポリシリコン層）及び不純物が高濃度でドーピングされたシリコン層を連続に蒸着した後、前記非晶質シリコン層（又はポリシリコン層）及びドーピングされたシリコン層を同時にパターニングして形成する。
【０１１２】
そして、Ｍｏ、Ａｌ、又はＣｒなどのような金属物質をスパッタリング方法で全面蒸着し、写真食刻工程で前記金属物質をパターニングして、前記ゲートライン４１に垂直な方向にデータライン４２を形成し、前記半導体層４４の両側にソース電極４２ａ、ドレイン電極４２ｂを形成する。ここで、前記ソース電極４２ａは、前記データライン４２から突出して形成される。
【０１１３】
ソース／ドレイン電極パターニング工程で、前記ソース電極４２ａとドレイン電極４２ｂとの間のドーピングされたシリコン層は除去される。
【０１１４】
次に、前記ソース電極４２ａ及びドレイン電極４２ｂを含む基板の全面に化学気相蒸着（ＣＶＤ）方式によってＳｉＮｘ材質の保護膜４６を蒸着する。このような保護膜４６の材料としては、主にＳｉＮｘなどの無機物質が適用されており、最近、液晶セルの開口率を向上させるために、ＢＣＢ、ＳＯＧ、又はアクリルなどの誘電率の低い有機物質が使用されている。
【０１１５】
そして、前記ドレイン電極４２ｂ上の保護膜４６の一部を選択的にエッチングしてドレイン電極４２ｂの一部を露出させるコンタクトホールを形成し、前記コンタクトホールを介して前記ドレイン電極４２ｂに電気的に連結されるように前記保護膜４６上に透明導電膜をスパッタリングして蒸着した後、選択的に除去して、前記ドレイン電極４２ｂに連結され、且つ前記共通電極４７ａと平行して前記共通電極の間に位置するように前記画素領域に画素電極４３を形成する。
【０１１６】
前記保護膜４６に前記カラムスペーサーと同一の物質を蒸着し、選択的に除去して、前記カラーフィルター基板１００に形成された第１カラムスペーサー５０ａに相応する部分に突起５１を形成する。
【０１１７】
そして、図示してはいないが、互いに向き合うカラーフィルター基板１００と、ＴＦＴ基板２００の全面に第１、第２配向膜を形成し、ラビング処理する。ここで、ラビング処理とは、布を均一の圧力や速度で配向膜の表面と摩擦させることで、前記配向膜の表面の高分子チェーンが一定の方向に整列されるようにして液晶の初期配向方向を決定する工程をいう。
【０１１８】
ここで、前記突起５１は、前記第１カラムスペーサー５０ａの表面に比べて相対的に小さい面積を有するように形成する。このように、前記第１カラムスペーサー５０ａに対応する部位に突起５１を形成した理由は、液晶表示装置の画面を一方向に擦る時、前記第１カラムスペーサーと対向するＴＦＴ基板２００上の構造物との接触面積を減らして摩擦力を減らすことで、液晶の復元力を高めるためである。
【０１１９】
上記ではカラーフィルター基板１００にカラムスペーサー５０ａ、５０ｂを形成し、ＴＦＴ基板２００に突起を形成することを説明したが、これに限定されず、ＴＦＴ基板にカラムスペーサーを形成し、カラーフィルター基板に突起を形成しても構わない。
【０１２０】
前記図１０においては、第１カラムスペーサー５０ａに対応する位置に突起５１を別途に構成するので、工程が追加される。
【０１２１】
前記本発明の第２実施形態の図１０においても、各画素ごとに第１カラムスペーサー５０ａと、第２カラムスペーサー５０ｂとが交互に形成され、前記突起５１は、前記第１カラムスペーサー５０ａが形成された部分のみに形成されることを示したが、これに限定されず、二つの画素に一つの第１カラムスペーサー５０ａ又は第２カラムスペーサー５０ｂが交互に形成され、第１カラムスペーサー５０ａに相応する位置に突起５１が形成されることもある。
【０１２２】
同様に、前記第１カラムスペーサー５０ａに相応するＴＦＴ基板２００の表面と、前記第２カラムスペーサー５０ｂに相応するＴＦＴ基板２００の表面とは約５００Å以上の段差を有し、更に、前記第１領域に相応するＴＦＴ基板２００の表面と、前記第２領域に相応するＴＦＴ基板２００の表面とは約５００Å以上の段差を有する。
【実施例３】
【０１２３】
一方、前記突起５１は、各画素ごとにゲートライン上に一つずつ形成され、カラムスペーサー５０ａ、５０ｂは、三つの画素に二つのカラムスペーサーが形成されるようにする。
【０１２４】
図１１は本発明の第３実施形態に係るＴＦＴ基板の平面図で、図１２は本発明の第３実施形態に係る液晶表示装置の平面図で、図１３は図１２のIII−III′線上の断面図である。
即ち、本発明の第３実施形態は、図１１乃至図１３に示したように、一定の空間を有して貼り合せられたカラーフィルター基板１００及びＴＦＴ基板２００と、前記カラーフィルター基板１００とＴＦＴ基板２００との間に注入された液晶層５５とで構成されている。
【０１２５】
より具体的に説明すると、前記カラーフィルター基板１００は、ガラス基板６０上に画素領域を除いた部分（ゲートライン及びデータライン領域、薄膜トランジスター領域）の光を遮断するためのブラックマトリックス層３１が形成され、前記各画素領域に対応した部分に色相を表現するためのＲ、Ｇ、Ｂカラーフィルター層３２が形成され、前記ブラックマトリックス層３１と、カラーフィルター層３２の上部の全面にオーバーコート層３３が形成される。そして、前記オーバーコート層３３の上側の所定の部分に感光性樹脂などのような物質で第１カラムスペーサー５０ａ及び第２カラムスペーサー５０ｂが形成される。
【０１２６】
ここで、前記第１カラムスペーサー５０ａ及び第２カラムスペーサー５０ｂは、三つの画素に二つのカラムスペーサーが形成される。即ち、三つの画素に一つの第１カラムスペーサー５０ａと、一つの第２カラムスペーサー５０ｂとが形成される。より具体的に説明すると、Ｒカラーの画素に第１カラムスペーサー５０ａが形成され、Ｂカラーの画素に第２カラムスペーサー５０ｂが形成され、Ｇカラーの画素にはカラムスペーサーが形成されずに、各カラムスペーサーの間隔は均一となるように形成する。
【０１２７】
また、前記カラーフィルター基板１００に対向するＴＦＴ基板２００は、ガラス基板７０上に垂直に交差して、画素領域を定義する複数個のゲートライン４１及びデータライン４２が形成され、前記ゲートラインに平行した方向に共通ライン４７が形成され、前記共通ライン４７で各画素領域に突出して、一定の間隔を有して共通電極４７ａが形成される。
【０１２８】
そして、前記各ゲートライン４１とデータライン４２が交差する部分にソース／ドレイン電極４２ａ、４２ｂを備えた薄膜トランジスターＴＦＴが形成され、前記薄膜トランジスターのドレイン電極に連結され、前記各画素領域には前記共通電極４７ａと平行して前記共通電極の間に画素電極４３が形成される。
【０１２９】
そして、各画素ごとに前記ゲートライン４１の上側に半導体層とデータライン物質が蒸着された一つの突起５１が形成される。このように各画素ごとに一つの突起が形成され、その内一部の突起は第１カラムスペーサー５０ａと整列（オーバーラップ）され、残りの突起はカラムスペーサーと整列されない。
【０１３０】
ここで、前記薄膜トランジスター、画素電極及び突起の製造について詳細に説明する。
【０１３１】
前記ガラス基板７０上にＭｏ、Ａｌ、又はＣｒなどのような金属物質をスパッタリング方法で全面蒸着した後、写真食刻工程で前記金属物質をパターニングして、複数個のゲートライン４１及び前記ゲートライン４１から突出する形状で、ゲート電極４１ａと共通ライン４７及び共通電極４７ａを同時に形成する。
【０１３２】
次に、前記ゲートライン４１を含むガラス基板７０上にＳｉＮｘなどの絶縁物質を全面蒸着してゲート絶縁膜４５を形成し、前記ゲート絶縁膜４５上に半導体層を蒸着し、パターニングして前記ゲート電極４１ａの上側のゲート絶縁膜４５上に半導体層４４を形成すると同時に、各画素ごとに一つずつ配置されるよう前記ゲート絶縁膜４５上に突起を形成するための第１突起パターン４４ａを形成する。
前記第１突起パターン４４ａは、三つの画素のうち、一つの画素で前記第１カラムスペーサー５０ａと整列（オーバーラップ）されるように一定の位置で形成される。
【０１３３】
ここで、前記半導体層４４は、非晶質シリコン層（又はポリシリコン層）、及び不純物が高濃度でドーピングしたシリコン層を連続的に蒸着した後、前記非晶質シリコン層（又はポリシリコン層）及びドーピングされたシリコン層を同時にパターニングして形成する。
【０１３４】
そして、Ｍｏ、Ａｌ、又はＣｒなどのような金属物質をスパッタリング方法で全面蒸着し、写真食刻工程で前記金属物質をパターニングして、前記ゲートライン４１に垂直な方向にデータライン４２を形成し、前記半導体層４４の両側にソース電極４２ａ、ドレイン電極４２ｂを形成すると同時に、前記第１突起パターン４４ａ上に第２突起パターン４２ｃを形成する。ここで、前記ソース電極４２ａは、前記データライン４２から突出して形成される。
【０１３５】
ソース／ドレイン電極パターニング工程で、前記ソース電極４２ａとドレイン電極４２ｂとの間のドーピングしたシリコン層は除去される。したがって、前記第１突起パターン４４ａと第２突起パターン４２ｃによって突起５１が形成される。
【０１３６】
次に、前記ソース電極４２ａ及びドレイン電極４２ｂを含む基板の全面に化学気相蒸着（ＣＶＤ）方式によってＳｉＮｘ材質の保護膜４６を蒸着する。このような保護膜４６の材料としては、主にＳｉＮｘなどの無機物質が適用されており、最近、液晶セルの開口率を向上させるために、ＢＣＢ、ＳＯＧ、又はアクリルなどの誘電率の低い有機物質が使用されている。
【０１３７】
そして、前記ドレイン電極４２ｂ上の保護膜４６の一部を選択的にエッチングしてドレイン電極４２ｂの一部を露出させるコンタクトホールを形成し、前記コンタクトホールを介して前記ドレイン電極４２ｂに電気的に連結されるよう前記保護膜４６上に透明導電膜をスパッタリングして蒸着した後、選択的に除去して、前記ドレイン電極４２ｂに連結され、且つ前記共通電極４７ａと平行して前記共通電極の間に位置するように前記画素領域に画素電極４３を形成する。
【０１３８】
そして、図示してはいないが、上記のようにカラムスペーサー５０ａ、５０ｂが形成されたカラーフィルター基板１００と、突起が形成されたＴＦＴ基板２００との全面に第１、第２配向膜を形成し、ラビング処理する。ここで、ラビング処理とは、布を均一の圧力や速度で配向膜の表面と摩擦させることで、前記配向膜の表面の高分子チェーンが一定の方向に整列されるようにして液晶の初期配向方向を決定する工程をいう。
【０１３９】
ここで、前記突起５１は、前記第１カラムスペーサー５０ａの表面に比べて相対的に小さい面積を有するように形成する。
【０１４０】
上記ではカラーフィルター基板１００にカラムスペーサー５０ａ、５０ｂを形成し、ＴＦＴ基板２００に突起を形成することを説明したが、これに限定されず、ＴＦＴ基板にカラムスペーサーを形成し、カラーフィルター基板に突起を形成しても構わない。
【０１４１】
また、前記突起５１は、本発明の第２実施形態のように保護膜上に形成され得る。
【実施例４】
【０１４２】
前記第１乃至第３実施形態において、前記第１カラムスペーサー５０ａに対応する位置に一つの突起５１を形成したが、突起を一つ形成すると、第１カラムスペーサーと突起との接触する部分に痕跡が生じ、セルギャップを調節し難い場合が発生し得る。このような短所を克服するために突起の大きさを大きくすれば、突起と第１カラムスペーサーとの接触面積が増加して、更にタッチスポットを防止する効果が低減するので、面積増加対比に集中される荷重の増加量を減らすために、第１カラムスペーサーに対応する位置に少なくとも二つ以上の突起を形成できる。
【０１４３】
図１４は、本発明の第４実施形態に係る液晶表示装置の概略的な構造断面図で、第１カラムスペーサーに対応した部分に少なくとも二つの突起を形成することを示す。図１４に示したように、本発明の第４実施形態に係る液晶表示装置は、カラーフィルター基板１００に第１カラムスペーサー５０ａ及び第２カラムスペーサー５０ｂ（図１４には図示せず）を形成し、前記第１カラムスペーサー５０ａに対応する位置のＴＦＴ基板２００に少なくとも二つ以上の突起５１を形成したものである。
【０１４４】
このような少なくとも二つの突起５１は、本発明の第１及び第３実施形態のようにゲート絶縁膜上に半導体層とデータライン物質を用いて形成でき、本発明の第２実施形態のように保護膜上に形成することもできる。残りの構成は本発明の第１乃至第３実施形態と同様である。
【実施例５】
【０１４５】
図１５は本発明の第５実施形態に係る液晶表示装置の概略的な構造断面図である。
図１５に示したように、本発明の第５実施形態に係る液晶表示装置は、互いに面積が異なる２層の第１突起パターン５１ａと、第２突起パターン５１ｂとで突起部の構造を形成する。
【０１４６】
ここで、前記第１、第２突起パターン５１ａ、５２ｂは、前記ＴＦＴ基板２００上に形成されたもので、前記第１カラムスペーサー５０ａに対応する第２突起パターン５１ｂは、前記第１突起パターン５１ａよりは相対的に面積を小さくすることで、前記第１カラムスペーサー５０ａと、前記第２突起パターン５１ｂとの接触面積を減らし、摩擦力を減らしてタッチスポットを減らす効果を高められる。
【０１４７】
このような突起は、前記第１、第２突起パターン５１ａ、５１ｂの成分を同一の材質で形成し、別の蒸着工程及びパターニング工程を進めて形成できる。また、本発明の第１及び第３実施形態のように、ゲート絶縁膜上に半導体層とデータライン物質を用いて形成でき、本発明の第２実施形態のように保護膜上に形成することもでき、残りの構成は本発明の第１乃至第３実施形態と同様である。
【実施例６】
【０１４８】
図１６は本発明の第６実施形態に係る液晶表示装置の概略的な構造断面図である。
図１６に示したように、本発明の第６実施形態に係る液晶表示装置は、前記第１カラムスペーサー５０ａに対応するＴＦＴ基板２００上に第１突起パターン５１ａを形成した後、前記第１突起パターン５１ａの一部分をオーバーラップするようにＴＦＴ基板上に第２突起パターン５１ｂを形成したものである。
【０１４９】
この場合、前記第１カラムスペーサー５０ａと突起との接触面積は、前記第２突起パターン５１ｂの上部の表面積によって決定され、その面積が小さいほど摩擦力が小さく、タッチスポットを最小化できる。ところがこの場合、第１カラムスペーサー５０ａの上部面をタッチする時、実際に突起が受ける荷重は、前記第１、第２突起パターン５１ａ、５１ｂの両方に及ぶので、相対的に表面積の小さい突起が一つ対応される構造に比べてカラムスペーサーの変形は殆どない。
【０１５０】
このような突起は、本発明の第１及び第３実施形態のようにゲート絶縁膜上に半導体層とデータライン物質を用いて形成でき、本発明の第２実施形態のように保護膜上に形成することもできる。残りの構成は本発明の第１乃至第３実施形態と同様である。
【実施例７】
【０１５１】
図１７は本発明の第７実施形態に係る液晶表示装置の概略的な構造断面図である。
図１７に示したように、本発明の第７実施形態に係る液晶表示装置は、ＴＦＴ基板２００上に第１有機絶縁膜を蒸着し、パターニングして互いに離隔した第１、第２突起パターン５１ａ、５１ｂを形成し、前記第１、第２突起パターン５１ａ、５１ｂを含む前記ＴＦＴ基板２００の全面に第２有機絶縁膜を形成した後、これをパターニングして前記第１、第２突起パターン５１ａ、５１ｂにかけて第１カラムスペーサー５０ａと接触する第３突起パターン５１ｃを形成する。
【０１５２】
この場合、前記第１、第２突起パターン５１ａ、５１ｂを形成するための第１、第２有機絶縁膜のパターニング時にミスアラインが発生しても、前記有機絶縁膜が同一の厚さで形成されるため、前記第１カラムスペーサー５０ａと、前記第３突起パターン５１ｃとの接触面積は一定である。
【０１５３】
そして、前記第３突起パターン５１ｃは、前記第１、第２突起パターン５１ａ、５１ｂの段差によって凹部５１ｄが形成されるので、容易に第１カラムスペーサーと突起との接触面積を減らせる。
【０１５４】
このような突起は、本発明の第１及び第３実施形態に示したように、ゲート絶縁膜上に半導体層とデータライン物質を用いて第１、第２突起パターンは半導体層物質で形成し、第３突起パターン５１ｃはデータライン物質で形成でき、本発明の第２実施形態のように保護膜上に形成することもできる。残りの構成は本発明の第１乃至第３実施形態と同様である。
【実施例８】
【０１５５】
図１８は本発明の第８実施形態に係る液晶表示装置の概略的な構造断面図である。
図１８に示したように、本発明の第８実施形態に係る液晶表示装置は、突起部の構造を互いに面積が異なる２層の第１突起パターン５１ａと、第２突起パターン５１ｂとで形成するが、第１突起パターン５１ａの面積を第２突起パターン５１ｂの面積より更に小さく形成して、前記第２突起パターン５１ｂが第１突起パターン５１ａを包むように形成したものである。
【０１５６】
このような突起は、前記第１、第２突起パターン５１ａ、５１ｂの成分を同一の材質で形成し、別の蒸着工程及びパターニング工程を進めて形成できる。また、本発明の第１及び第３実施形態のようにゲート絶縁膜上に半導体層とデータライン物質を用いて形成でき、本発明の第２実施形態のように保護膜上に形成することもできる。残りの構成は本発明の第１乃至第３実施形態と同様である。
【実施例９】
【０１５７】
本発明の第１乃至第３実施形態はＩＰＳモードの液晶表示装置を示したが、これに限定されず、ＴＮモードの液晶表示装置にも適用され得る。
図１９は本発明の第９実施形態に係るＴＮモードの液晶表示装置の平面図で、図２０は図１９のIV−IV′線上の断面図である。
【０１５８】
より具体的に説明すると、前記カラーフィルター基板１００は、ガラス基板６０上に画素領域を除いた部分（ゲートライン及びデータライン領域、薄膜トランジスター領域）の光を遮断するためのブラックマトリックス層３１が形成され、前記各画素領域に対応した部分に色相を表現するためのＲ、Ｇ、Ｂカラーフィルター層３２が形成され、前記ブラックマトリックス層３１と、カラーフィルター層３２の上部に全面共通電極３４が形成される。そして、前記共通電極３４の上側の所定の部分に感光性樹脂などのような物質で第１カラムスペーサー５０ａ及び第２カラムスペーサー５０ｂが形成される。
【０１５９】
前記カラーフィルター基板１００に対向するＴＦＴ基板２００は、ガラス基板７０上に垂直に交差して画素領域を定義する複数個のゲートライン４１及びデータライン４２が形成され、前記各画素領域には画素電極４３が形成され、前記各ゲートライン４１と、データライン４２との交差する部分に薄膜トランジスターが形成される。
【０１６０】
そして、前記ゲートライン４１の上側に半導体層４４ａとデータライン物質４２ｃとが蒸着された突起５１が形成される。
【０１６１】
ここで、前記薄膜トランジスター、画素電極及び突起の製造について詳細に説明する。
【０１６２】
前記ガラス基板７０上にＭｏ、Ａｌ、又はＣｒなどのような金属物質をスパッタリング方法で全面蒸着した後、写真食刻工程で前記金属物質をパターニングして、複数個のゲートライン４１及び前記ゲートライン４１から突出する形状でゲート電極４１ａを形成する。
【０１６３】
次いて、前記ゲートライン４１を含むガラス基板７０上にＳｉＮｘなどの絶縁物質を全面蒸着してゲート絶縁膜４５を形成し、前記ゲート絶縁膜４５上に半導体層を蒸着し、パターニンクして前記ゲート電極４１ａの上側のゲート絶縁膜４５上に半導体層４４を形成すると共に、前記第１カラムスペーサー５０ａに相応する部位のゲート絶縁膜４５上に突起を形成するための第１突起パターン４４ａを形成する。
【０１６４】
ここで、前記半導体層４４は、非晶質シリコン層及び燐（Ｐ）が高濃度でドーピングされたシリコン層を連続的に蒸着してから、前記非晶質シリコン層及びドーピングしたシリコン層を同時にパターニングして形成する。
【０１６５】
そして、Ｍｏ、Ａｌ、又はＣｒなどのような金属物質をスパッタリング方法で全面蒸着し、写真食刻工程で前記金属物質をパターニングして、前記ゲートライン４１と垂直方向にデータライン４２を形成し、前記半導体層４４の両側にソース電極４２ａ、ドレイン電極４２ｂを形成すると同時に、前記第１突起パターン４４ａ上に第２突起パターン４２ｃを形成する。ここで、前記ソース電極４２ａは、前記データライン４２から突出して形成される。
【０１６６】
ソース／ドレイン電極パターニング工程で、前記ソース電極４２ａとドレイン電極４２ｂとの間のドーピングされたシリコン層は除去される。従って、前記第１突起パターン４４ａと第２突起パターン４２ｃによって突起５１が形成される。
【０１６７】
次に、前記ソース電極４２ａ及びドレイン電極４２ｂを含む基板の全面に化学気相蒸着（ＣＶＤ）方式によってＳｉＮｘ材質の保護膜４６を蒸着する。このような保護膜４６の材料としては、主にＳｉＮｘなどの無機物質が適用されており、最近、液晶セルの開口率を向上させるために、ＢＣＢ、ＳＯＧ、又はアクリルなどの誘電率の低い有機物質が使用されている。
【０１６８】
そして、前記ドレイン電極４２ｂ上の保護膜４６の一部を選択的にエッチングしてドレイン電極４２ｂの一部を露出させるコンタクトホールを形成し、前記コンタクトホールを介して前記ドレイン電極４２ｂに電気的に連結されるように前記保護膜４６上に透明導電膜をスパッタリングして蒸着した後、前記画素領域のみに残るように選択的に除去して前記画素領域に画素電極４３を形成する。
【０１６９】
そして、図示してはいないが、互いに向き合うカラーフィルター基板１００と、ＴＦＴ基板２００との全面に第１、第２配向膜を形成し、ラビング処理する。ここで、ラビング処理とは、布を均一の圧力や速度で配向膜の表面と摩擦させることで、前記配向膜の表面の高分子チェーンが一定の方向に整列されるようにして液晶の初期配向方向を決定する工程をいう。
【０１７０】
ここで、前記突起５１は、前記第１カラムスペーサー５０ａの表面に比べて相対的に小さい面積を有するように形成する。
【０１７１】
上記ではカラーフィルター基板にカラムスペーサーを形成し、ＴＦＴ基板に突起を形成することを説明したが、これに限定されず、ＴＦＴ基板にカラムスペーサーを形成し、カラーフィルター基板に突起を形成しても構わない。
【０１７２】
また、第１、第２カラムスペーサー、及び各突起の配置方法などは本発明の第１乃至第８実施形態で説明したものと同様に構成できる。
【０１７３】
上述した各実施形態において、前記第１、第２カラムスペーサー５０ａ、５０ｂと、ＴＦＴ基板２００との間の離隔間隔は５００Å以上にして前記離隔間隔内に選択的に突起が形成されるようにする。
この場合、前記突起が形成されていない第２カラムスペーサーは、パネルの押圧不良を防止する機能を果たす。
【０１７４】
以上の実施形態では前記カラムスペーサーがカラーフィルター基板に形成されたことを説明したが、これと逆に前記カラムスペーサーをＴＦＴ基板上に形成することも可能である。この場合、前記カラムスペーサーか形成される部位に対応してカラーフィルター基板上に突起が形成されなけれはならない。
【図面の簡単な説明】
【０１７５】
【図１】一般的な液晶表示装置を示した分解斜視図である。
【図２】液晶注入型液晶表示装置の製造方法を示したフローチャートである。
【図３】液晶滴下型液晶表示装置の製造方法を示したフローチャートである。
【図４】カラムスペーサーが形成された液晶表示装置を示した概略断面図である。
【図５ａ】タッチスポットが生じる部位の形状を示した平面図及び断面図である。
【図５ｂ】タッチスポットが生じる部位の形状を示した平面図及び断面図である。
【図６】本発明の第１実施形態に係る構造断面図である。
【図７ａ】図６の液晶表示装置のタッチ時の変化と、タッチ後に復元された状態を示した構造断面図である。
【図７ｂ】図６の液晶表示装置のタッチ時の変化と、タッチ後に復元された状態を示した構造断面図である。
【図８】本発明の第１実施形態に係るＩＰＳモード液晶表示装置の平面図である。
【図９】図８のII−II′線上の構造断面図で、本発明の第１実施形態の詳細な断面図である。
【図１０】図８のII−II′線上の本発明の第２実施形態の具体的な構造断面図である。
【図１１】本発明の第３実施形態に係るＴＦＴ基板の平面図である。
【図１２】本発明の第３実施形態に係る液晶表示装置の平面図である。
【図１３】図１２のIII−III′線上の断面図である。
【図１４】本発明の第４実施形態に係る液晶表示装置の概略的な構造断面図である。
【図１５】本発明の第５実施形態に係る液晶表示装置の概略的な構造断面図である。
【図１６】本発明の第６実施形態に係る液晶表示装置の概略的な構造断面図である。
【図１７】本発明の第７実施形態に係る液晶表示装置の概略的な構造断面図である。
【図１８】本発明の第８実施形態に係る液晶表示装置の概略的な構造断面図である。
【図１９】本発明の第９実施形態に係るＴＮモードの液晶表示装置の平面図である。
【図２０】図１９のIV−IV′線上の断面図である。
【符号の説明】
【０１７６】
３１  ブラックマトリックス層
３２  カラーフィルター層
３３  オーバーコート層
３４  共通電極
４１  ゲートライン
４１ａ  ゲート電極
４２  データライン
４２ａ  ソース電極
４２ｂ  ドレイン電極
４３  画素電極
４４  半導体層
４５  ゲート絶縁膜
４６  保護膜
５０、５０ａ、５０ｂ  カラムスペーサー
５１  突起
５５  液晶層
４４ａ、４２ｃ、５１ａ、５１ｂ、５１ｃ  突起パターン
６０  第１基板
７０  第２基板
１００  カラーフィルター基板
２００  ＴＦＴ基板
【図１】
2005242297.tif 000003
【図２】
2005242297.tif 000004
【図３】
2005242297.tif 000005
【図４】
2005242297.tif 000006
【図５ａ】
2005242297.tif 000007
【図５ｂ】
2005242297.tif 000008
【図６】
2005242297.tif 000009
【図７ａ】
2005242297.tif 000010
【図７ｂ】
2005242297.tif 000011
【図８】
2005242297.tif 000012
【図９】
2005242297.tif 000013
【図１０】
2005242297.tif 000014
【図１１】
2005242297.tif 000015
【図１２】
2005242297.tif 000016
【図１３】
2005242297.tif 000017
【図１４】
2005242297.tif 000018
【図１５】
2005242297.tif 000019
【図１６】
2005242297.tif 000020
【図１７】
2005242297.tif 000021
【図１８】
2005242297.tif 000022
【図１９】
2005242297.tif 000023
【図２０】
2005242297.tif 000024