(57)【要約】  【課題】  シリコン基板上にマイクロレゾネータが設けられたＭＥＭＳデバイスにおいて、マイクロレゾネータが有する寄生容量に起因する出力信号の損失を抑えることができるＭＥＭＳデバイス等を提供する。  【解決手段】  シリコン基板５０上に形成された少なくとも絶縁層５１を含む積層部上にマイクロレゾネータ１０が設けられたＭＥＭＳデバイス８０において、マイクロレゾネータ８０と略同一の寄生容量を有する固定素子６０を備える。  【選択図】  図１
2005348222.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に形成された少なくとも絶縁層を含む積層部上にマイクロレゾネータが設けられたＭＥＭＳデバイスにおいて、
前記マイクロレゾネータと略同一の寄生容量を有する固定素子を備えることを特徴とするＭＥＭＳデバイス。
【請求項２】
前記マイクロレゾネータの出力と前記固定素子の出力との差分を求める差分演算器を有する半導体素子部を備えることを特徴とする請求項１に記載のＭＥＭＳデバイス。
【請求項３】
前記固定素子は、前記マイクロレゾネータと略同一形状に構成されることを特徴とする請求項１又は請求項２に記載のＭＥＭＳデバイス。
【請求項４】
請求項１から請求項３のうちいずれか一項に記載のＭＥＭＳデバイスを備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固有の共振周波数で微小振動する共振子を備えるマイクロレゾネータ等のＭＥＭＳ素子と半導体素子とを有するＭＥＭＳデバイス及びその製造方法等に関する。
【背景技術】
【０００２】
ＭＥＭＳ（Micro Electro Mechanical System）技術を用いて超小型・超高性能の電子部品（ＭＥＭＳ素子）を製造する研究・開発が盛んに行われている。ＭＥＭＳ技術を用いた電子部品は多岐に亘るが、その一種としてマイクロレゾネータがある。マイクロレゾネータは、例えばシリコン基板等の基板上に酸化膜からなる絶縁層が形成され、その絶縁層上に櫛歯状の固定電極の櫛歯と櫛歯状の可動電極の櫛歯とが基板表面に対して平行に噛み合わされるように形成された構造である。
【０００３】
櫛歯状の可動電極は、シリコン基板上に支持されたバネ性を有する支持部に結合されており、このような互いに噛み合う櫛歯状の固定電極と櫛歯状の可動電極との組を支持部の両側に１組ずつ配置した構成となっている。なお、櫛歯状の可動電極と支持部とが共振子を構成している。更に、絶縁層上には、櫛歯状の固定電極の各々に接続された２つの電極端子と、これら２つの電極端子に共通した接地電極としての電極端子とが設けられている。以上の櫛歯状の固定電極、櫛歯状の可動電極、支持部、及び電極端子は、例えば絶縁層上に形成したポリシリコン膜を利用して形成される。
【０００４】
このようなマイクロレゾネータは、一方の櫛歯状の固定電極の電極端子と接地電極としての電極端子との間に交流電圧を印加することにより、その櫛歯状の固定電極と櫛歯状の可動電極との間に静電引力を発生させ、この静電引力により櫛歯状の可動電極を櫛歯の噛み合い方向（櫛歯の長さ方向）に平面的に押し引きすることによって振動させる。この振動は櫛歯状の可動電極と一体化されたバネ性を持つ支持部に伝達され、他方の同様に噛み合い状態にある櫛歯状の可動電極を平面的に振動させる。
【０００５】
入力側である一方の櫛歯状の固定電極と櫛歯状の可動電極との間で発生した振動が、可動電極の質量とバネ性を持つ支持部の構造で定まるバネ定数で決定される共振周波数に一致したところで共振現象が生じ、この共振周波数が出力側である他方の櫛歯状の固定電極の電極端子から取り出される。
かかる構成のマイクロレゾネータは、特定周波数の電気信号を発振する発振子又は複数の周波数を含む電気信号から特定周波数の電気信号をフィルタリングするフィルタとして用いられる。なお、マイクロレゾネータの詳細については、例えば以下の特許文献１，２に開示されている。
【特許文献１】米国特許第５０２５３４６号明細書（第３欄第３７行〜第６欄第２行、第６欄第５５行〜第７欄第５２行、図１〜図４）
【特許文献２】米国特許第５５３７０８３号明細書（第４欄第４３行〜第１０欄第３３行、図４〜図６）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上述したマイクロレゾネータは、ＳＯＩ（Silicon On Insulator）基板の基板表面に形成されるため、基板に対しても無視できない寄生容量を有する。そして、この寄生容量の影響により、信号損失が生じてしまう。すなわち、マイクロレゾネータは、電気な等価回路としてＬＣＲ回路で表されるが、このＬＣＲ回路と並列に大容量のコンデンサ（寄生容量）が接続されていることに等しく、所望の出力（ＬＣＲ回路のみの出力）を得ることができないという問題がある。
【０００７】
本発明は上記事情に鑑みてなされたもので、シリコン基板上にマイクロレゾネータが設けられたＭＥＭＳデバイスにおいて、マイクロレゾネータが有する寄生容量に起因する出力信号の損失を抑えることができるＭＥＭＳデバイス等を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るＭＥＭＳデバイス及び電子機器では、上記課題を解決するために以下の手段を採用した。
第１の発明は、シリコン基板上に形成された少なくとも絶縁層を含む積層部上にマイクロレゾネータが設けられたＭＥＭＳデバイスにおいて、マイクロレゾネータと略同一の寄生容量を有する固定素子を備えるようにした。
この発明によれば、固定素子からは、マイクロレゾネータにおける寄生容量からの出力と略同一の出力が得られるので、マイクロレゾネータの出力と固定素子の出力を比較することにより、マイクロレゾネータの本来の出力を、安定かつ確実に得ることができる。
また、固定素子をマイクロレゾネータと同時にシリコン基板上に形成できるので、価格上昇を伴うことなく、高性能なＭＥＭＳデバイスを得ることができる。
【０００９】
また、マイクロレゾネータの出力と固定素子の出力との差分を求める差分演算器を有する半導体素子部を備えるものでは、同一の基板上に差分演算器が設けられるので、他に演算器を用意する必要がなくなり、省スペースの向上を図ることができる。
また、固定素子がマイクロレゾネータと略同一形状に構成されるものでは、マイクロレゾネータの寄生容量と略同一の寄生容量を簡単かつ確実に得ることができる。
【００１０】
第２の発明は、電子機器が、第１の発明のＭＥＭＳデバイスを備えるようにした。
この発明によれば、所望の出力を安定かつ確実に得ることができるＭＥＭＳデバイスを備えるので、高性能な電子機器を得ることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明のＭＥＭＳデバイス及び電子機器の実施形態について図を参照して説明する。
〔ＭＥＭＳデバイス〕
図１は、本発明の一実施形態によるＭＥＭＳデバイスを示す平面図であり、図２は、図１中のＡ−Ａ線、Ｂ−Ｂ線に沿った断面矢視図である。
ＭＥＭＳデバイス８０は、ＳＯＩ（Silicon On Insulator）基板５０の絶縁層５１上に結晶化されたシリコン層５２を利用して形成されたマイクロレゾネータ１０と、ダミー素子６０と、半導体素子７０とを備える。
なお、以下の説明においては、必要があれば図中にＸＹＺ直交座標系を設定し、このＸＹＺ直交座標系を参照しつつ各部材の位置関係について説明する。図１及び図２中のＸＹＺ直交座標系は、Ｘ軸及びＹ軸がＳＯＩ基板５０の表面に対して平行となるよう設定され、Ｚ軸がＳＯＩ基板５０の表面に対して直交する方向に設定される。
【００１２】
マイクロレゾネータ１０は、トランスバーサル型のＳＡＷ（Surface Acoustic Wave：弾性表面波素子）フィルタと同様な働きをするフィルタとして構成したものである。
マイクロレゾネータ１０は、ＳＯＩ基板５０の表面に形成された絶縁層５１上において、Ｘ方向に沿って送信側ＩＤＴ（Inter Digital Transducer）２０と受信側ＩＤＴ３０とを配置し、これらの間に共振子４０を配置した構成である。送信側ＩＤＴ２０、受信側ＩＤＴ３０、及び共振子４０は、絶縁層５１上のシリコン層５２を利用して形成される。
そして、マイクロレゾネータ１０は、各構成要素の面積とマイクロレゾネータ１０の下側の絶縁層５１誘電率及び厚さに比例した寄生容量ＣＳを有する。
【００１３】
送信側ＩＤＴ２０は、櫛歯部２１を有する固定電極２２と櫛歯部２３を有する可動電極２４とから構成される。送信側ＩＤＴ２０の固定電極２２は、リード線２５を介して電極端子２６に接続される。同様に、受信側ＩＤＴ３０は、櫛歯部３１を有する固定電極３２と櫛歯部３３を有する可動電極３４とから構成される。受信側ＩＤＴ３０の固定電極３２は、リード線３５を介して電極端子３６に接続される。なお、電極端子３８は、電極端子２６，３６に対して共通に設定された接地用電極端子である。
【００１４】
可動電極２４と可動電極３４とは、Ｘ方向延びる連結ビーム４１で連結される。そして、この連結ビーム４１、可動電極２４，３４、及び後述する方形状のフレームからなる梁部４２とから共振子４０が構成される。
共振子４０は、連結ビーム４１の−Ｘ方向における端部に連結された可動電極２４の櫛歯部２３が固定電極２２の櫛歯部２１と平面的に噛み合うように、且つ連結ビーム４１の＋Ｘ方向における端部に連結された可動電極３４の櫛歯部３３が固定電極３２の櫛歯部３１と平面的に噛み合うように、固定電極２２と固定電極３２との間に配置される。
【００１５】
また、固定電極２２の櫛歯部２１と可動電極２４の櫛歯部２３とは、それぞれ複数の櫛歯が所定の平面上の隙間（櫛歯ギャップ）をもって、ＳＯＩ基板５０の表面に平行に噛み合っている。同様に、固定電極３２の櫛歯部３１と可動電極３４の櫛歯部３３とは、それぞれ複数の櫛歯が所定の平面上の隙間をもって、ＳＯＩ基板５０の表面に平行に噛み合っている。櫛歯部２３を有する可動電極２４及び櫛歯部３３を有する可動電極３４が共振子４０に設けられているため、櫛歯部２３，３３の長手方向の振動、又は共振子４０のねじれ又は回転による振動等の共振モードを得ることができ、共振周波数の設定範囲を広くする上で好適である。勿論、かかる構成であれば単一の共振周波数を得ることもできる。
【００１６】
可動電極２４，３４に対して一体的に形成されたフレーム状の梁部４２は、梁部４２に結合された片持ち梁４３によって支持されており、片持ち梁４３の支持部４４が絶縁層５１を介してシリコン基材５３上に固定された構造になっている。
支持部４４は接地電極としての電極端子３８と導通しているため、共振子４０は電位がほぼ接地電位になる。なお、梁部４２の外形形状は、特に方形形状に限定されるものではなく、円形形状、長円形状、紡錘形状等の任意の形状に設定することができる。
【００１７】
連結ビーム４１は、図２（ａ）に示すように、ＳＯＩ基板５０のシリコン基材５３の上方（＋Ｚ方向）に基板面に対して平行に浮き上がった状態で支持される。従って、連結ビーム４１の両端に連結された櫛歯状の可動電極２４，３４も同様に基板面に平行に浮き上がった状態に配置される。また、可動電極２４，３４に噛み合う櫛歯状の固定電極２２，３２も櫛歯の部分が基板面に平行に浮き上がった状態に支持される。なお、可動電極２４，３４及び固定電極２２，３２の浮上高さは２〜３μｍ程度である。
【００１８】
ダミー素子６０は、略同一の構造及び形状を備えるものであって、マイクロレゾネータ１０の側方に配置される。また、ダミー素子６０は、マイクロレゾネータ１０と同様に絶縁層５１上のシリコン層５２を利用して形成される。以下、マイクロレゾネータ１０と同一の要素には、同一の符号に「´」を付して表す。
ダミー素子６０は、絶縁層５１上において、Ｘ方向に沿って送信側ＩＤＴ２０´と受信側ＩＤＴ３０´とを配置し、これらの間に共振子４０´を配置した構成を備える。
共振子４０´は、共振子４０と略同一構造を備える。そして、共振子４０´の大部分は、シリコン基材５３の上方（＋Ｚ方向）に基板面に対して平行に浮き上がった状態で支持されるが、その一部は、シリコン基材５３に対して固定された状態に形成される。具体的には、連結ビーム４１の一部の下側に、絶縁層５１が取り除かれずに残される（図２（ｂ）参照）。したがって、共振子４０´は、シリコン基材５３に対して微動不能に構成される。
このように、ダミー素子６０は、共振子４０´の一部を除いては、マイクロレゾネータ１０と略同一の構造及び形状を備える。したがって、ダミー素子６０は、各構成要素の面積と下側の絶縁層５１の誘電率及び厚さがマイクロレゾネータ１０のそれと略同一であることから、マイクロレゾネータ１０の寄生容量ＣＳと略同一の寄生容量ＣＳ´を有する。
なお、ダミー素子６０の電極端子２６´とマイクロレゾネータ１０電極端子２６とは導通しており、同一の電気信号が印加（入力）されるようになっている。同様に、電極端子３８´と電極端子３８とは導通しており、同一の電圧が印加されるようになっている。
【００１９】
図３は、半導体素子７０の差分演算器７１を示す概念図（回路図）である。
半導体素子７０は、ＴＦＴ（Tin film transistor）等であって、マイクロレゾネータ１０の電極端子２６から出力される電気信号と、ダミー素子６０の電極端子２６´から出力される電気信号との差分を求める差分演算器７１が含まれる。
具体的には、図３に示すように、差分演算器７１は３つの差動増幅器７２〜７４により構成される。差動増幅器７２は、マイクロレゾネータ１０の電極端子２６から出力される電気信号を増幅し、差動増幅器７３は、ダミー素子６０の電極端子２６´から出力される電気信号を増幅する。そして、差動増幅器７２と差動増幅器７３の増幅率は略同一に設定されており、差動増幅器７４により、差動増幅器７２の出力と差動増幅器７３の出力の差分を増幅する。これにより、マイクロレゾネータ１０から出力信号と、ダミー素子６０から出力信号との差分が求められる。
【００２０】
ところで、ダミー素子６０の共振子４０´は、ＳＯＩ基板５０上に固定されている。このため、ダミー素子６０の電極端子２６´からは、ダミー素子６０の寄生容量ＣＳ´に応じた電気信号のみが出力されることになる。
一方、マイクロレゾネータ１０の電極端子２６からは、共振子４０の共振運動に応じた電気信号が出力されるが、この出力信号の中にはマイクロレゾネータ１０の寄生容量ＣＳに応じた電気信号も含まれている。
そして、上述したように、寄生容量ＣＳと寄生容量ＣＳ´とは略同一の大きさであり、また、寄生容量ＣＳ，ＣＳ´は、各構成要素の面積等により決まる固定値であるため、共振子４０の共振等に影響されない。
このため、差分演算器７１の出力端子７５からは、マイクロレゾネータ１０の共振子４０の共振に応じた電気信号のみが出力される。すなわち、マイクロレゾネータ１０の寄生容量ＣＳに応じた電気信号と、ダミー素子６０の寄生容量ＣＳ´に応じた電気信号とが、差動増幅器７４において相殺されるので、共振子４０の共振に応じた電気信号のみが出力端子７５に出力される。
【００２１】
このように、差分演算器７１を設けることにより、マイクロレゾネータ１０の共振子４０の共振に応じた電気信号のみを出力させることができる。
なお、差分演算器７１を３つの差動増幅器７２〜７４で構成したのは、マイクロレゾネータ１０及びダミー素子６０のそれぞれから出力される電気信号が非常に微弱であるからである。すなわち、マイクロレゾネータ１０からの電気信号及びダミー素子６０からの電気信号をそれぞれ一旦増幅した後に、増幅された２つの電気信号の差分を求めることにより、誤差（ノイズ）の影響等を抑えている。したがって、マイクロレゾネータ１０及びダミー素子６０のそれぞれから出力される電気信号が微弱でなければ、差分演算器７１を差動増幅器７４のみで構成することも可能である。
なお、半導体素子７０としては、上述の差分演算器７１の他、更に様々な機能を備えるように構成してもよい。
【００２２】
以上説明したＭＥＭＳデバイス８０を、例えば発振子として用いる場合には、電極端子２６，２６´と接地電極としての電極端子３８，３８´との間に交流電圧を印加する。
これらの電極端子間に交流電圧を印加すると、マイクロレゾネータ１０の固定電極２２の櫛歯部２１と可動電極２４の櫛歯部２３との間に静電引力が発生する。これによって可動電極２４が、櫛歯の噛み合い方向（櫛歯の長さ方向、即ちＸ方向）にバネ性を有する梁部４２を介して引き押しされて振動する。この振動は可動電極２４と一体化されたバネ性を持つ梁部４２に伝達され、他方の同様に固定電極３２の櫛歯部３１と噛み合い状態にある櫛歯部３３を備える可動電極３４がＸ方向に振動する。
なお、ダミー素子６０の櫛歯部２１´と櫛歯部２３´との間にも静電引力が発生するが、上述したように共振子４０´はシリコン基材５３に対して固定されていることから、振動は発生しない。
【００２３】
そして、入力側である一方の櫛歯状の固定電極２２と可動電極２４との間で発生した振動が、共振子４０の固有振動数に達すると、共振子４０はその振動数で共振する。共振子４０が共振することによって、他方の櫛歯部３１を有する固定電極３２に接続された電極端子３６から、その固有振動数に応じた発振周波数を有する電気信号が出力される。発振周波数（共振周波数）は、可動電極２４，３４を含む共振子４０の質量と片持ち梁４３のバネ定数で定まる変位に対する復元力（梁部４２の弾性力）とによって定まる。
そして、マイクロレゾネータ１０の共振子４０の共振に応じた電気信号が電極端子３６から出力され、差分演算器７１に入力される。
そして、差分演算器７１及びダミー素子６０により電極端子３６から出力された電気信号から寄生容量ＣＳの影響が取り除かれる（相殺される）ので、差分演算器７１の出力端子７５からは、マイクロレゾネータ１０の共振子４０の共振のみに応じた電気信号をノイズの少ない良好な状態で得ることができる。
【００２４】
ここで、共振子４０の質量をｍとし、片持ち梁４３のバネ定数をｋとすると、固定電極３２から出力される電気信号の発振周波数ｆ０は以下の（１）式で表される。
ｆ０＝（１／（２・π））・（ｋ／ｍ）１／２    ……（１）
マイクロレゾネータ１０を発振子として用いる場合には、その発振周波数の設計目標値として、例えば１６ｋＨｚ、３２ｋＨｚ、７２ｋＨｚ等が設定される。
【００２５】
図４は、ＭＥＭＳデバイス８０をフィルタとして用いた場合の通過特性の一例を示す図である。
ＭＥＭＳデバイス８０は、共振子４０の固有振動数ｆ０を中心とした共振幅Ｗの通過帯域幅を有するフィルタとして用いることができる。具体的には、電極端子２６，２６´と電極端子３８，３８´との間に交流電圧が印加される。
これらの電極端子間に印加された交流電圧の周波数が、図４に示す帯域幅Ｗに含まれる周波数であれば、共振子４０が静電力によってＸ方向に振動して、その周波数を有する電気信号が半導体素子７０の出力端子７５から出力される。一方、帯域幅Ｗに含まれない周波数の交流電圧が入力された場合には、共振子４０が共振しない。この結果として、その周波数は除去される。
このような動作によりＭＥＭＳデバイス８０がフィルタとして用いられる。
【００２６】
〔ＭＥＭＳデバイスの製造方法〕
図５は、本発明の一実施形態によるＭＥＭＳデバイス８０の製造方法を示す工程図である。
なお、マイクロレゾネータ１０とダミー素子６０とは、同一工程により、同時にＳＯＩ基板５０上に形成されるので、主にマイクロレゾネータ１０の製造方法について述べる。
また、説明の都合上、半導体素子７０がマイクロレゾネータ１０の側部に配置されたように図示している。
【００２７】
まず、半導体素子形成工程として、図５（ａ）に示すように、ＳＯＩ基板５０上の所定位置、具体的にはマイクロレゾネータ１０の電極端子３６が形成されるべき領域の近傍に、半導体素子７０を形成する。半導体素子７０は、必要とされる機能に応じて幾つかの工程を経て形成される。例えば、半導体素子７０が差分演算器を有するように形成される。
【００２８】
次に、マイクロレゾネータ１０（及びダミー素子６０）の形成を行う。
まず、シリコン層５２上に不図示のフォトレジストを塗布し、このフォトレジストに対して露光処理及び現像処理を行って所定形状のレジストパターンを形成する。レジストパターンを形成すると、シリコン層５２に対してエッチング処理を行い、最終的に固定電極２２，３２、共振子４０（連結ビーム４１、可動電極２４，３４、及び梁部４２）、片持ち梁４３、電極端子２６，３６，３８、及びリード線２５，３５となるべき部分を残し、それ以外の部分を除去する。エッチング処理を終えて、シリコン層５２上に形成されたレジストパターンを除去すると、図５（ｂ）に示す状態になる。
【００２９】
次に、図４（ｃ）に示すように、ＳＯＩ基板５０上に不図示の感光性ポリイミド樹脂を塗布し、この感光性ポリイミド樹脂に対して露光処理及び現像処理を行うことにより、半導体素子７０、電極端子２６，３６、及び支持部４４（図４（ｃ）においては不図示）上にのみ耐酸性保護膜７８を形成する。
なお、耐酸性保護膜７８を形成する感光性ポリイミド樹脂としては、例えば、東レ株式会社「フォトニース（登録商標）」を用いることができる。
そして、更に耐酸性保護膜７８をベーキング（乾燥・固化処理）することにより、耐酸性保護膜７８の耐性（機械的強度）を向上させる。
【００３０】
続いて、固定電極２２の櫛歯部２１、固定電極３２の櫛歯部３１及び共振子４０（可動電極２４，３４、連結ビーム４１、及び梁部４２）の下方の絶縁層５１をエッチングにより除去する。このようなエッチングは、エッチング時間を制御することにより、図５（ｄ）に示す通り、ＳＯＩ基板５０上において、２〜３μｍ程度の間隔をもって浮上した状態にある共振子４０を形成することができる。
【００３１】
なお、ダミー素子６０の共振子４０´は、ＳＯＩ基板５０上に固定する必要がある。すなわち、共振子４０´の下方の絶縁層５１の一部をエッチングにより除去せずに残しておく必要がある。このため、共振子４０，４０´の連結ビーム４１，４１´を予め図６に示すような構成としておく。
図６（ａ）に示す共振子４０には、エッチング液が下方の絶縁層５１に均等に浸透し、絶縁層５１が残留しないように、多数の孔４１ｈを設けておく。これにより、エッチング時間を短縮することが可能となるとともに、確実に共振子４０をシリコン基材５３から切り離して浮上した状態にすることができる。
一方、図６（ｂ）に示す共振子４０´にも、多数の孔４１ｈ´を設けておくが、連結ビーム４１´の一部には、孔４１ｈ´を設けないようにしておく。これにより、孔４１ｈ´が設けられなかった領域の下方の絶縁層５１は、エッチングによっても完全に除去されずに残留する。
これにより、共振子４０´はＳＯＩ基板５０上に固定された状態として形成される（図２（ｂ）参照）。
【００３２】
そして、最後に、電極端子２６，３６，３８等を形成するとともに、電極端子３６と半導体素子７０との導通が確保される。
【００３３】
以上説明したＭＥＭＳデバイス８０によれば、マイクロレゾネータ１０における寄生容量ＣＳからの出力と略同一の出力がダミー素子６０から得られるので、マイクロレゾネータ１０の出力とダミー素子６０の出力の差分を求めることにより、マイクロレゾネータ１０の本来の出力を、安定かつ確実に得ることができる。また、ダミー素子６０をマイクロレゾネータ１０と同時にＳＯＩ基板５０上に形成できるので、価格の上昇を伴うことなく、高性能なＭＥＭＳデバイス８０を得ることができる。
【００３４】
なお、上記実施形態では、ＳＯＩ基板５０上にマイクロレゾネータ１０や半導体素子７０を形成したが、これに限らない。例えば、シリコン基板上に酸化膜及び窒化膜からなる絶縁層を形成し、この絶縁層上に犠牲層を形成し、更に犠牲層上にポリシリコン膜を形成して、ポリシリコン膜にＭＥＭＳ素子や半導体素子を形成してもよい。
【００３５】
また、半導体素子７０を同一基板上に形成したが、マイクロレゾネータ１０及びダミー素子６０とは、別々の基板上に形成してもよい。
また、マイクロレゾネータ１０とダミー素子６０とは、必ずしも同一の基板上に形成する必要はない。しかしながら、略同一寄生容量を備えるためには、同一の基板上に形状することが好ましい。また、製造効率の観点からも同一の基板上に同時に形成することが好ましい。
【００３６】
また、ダミー素子６０は、マイクロレゾネータ１０と略同一の寄生容量を有すればよく、したがって、必ずしもマイクロレゾネータ１０と略同一構造及び形状である必要はない。例えば、円形や四角形等の単純な形状としてもよい。しかしながら、マイクロレゾネータ１０と略同一の寄生容量を有するためには、マイクロレゾネータ１０と略同一構造及び形状とすることが、最も容易且つ確実である。
【００３７】
〔電子機器〕
図７は、本発明の一実施形態による電子機器としての携帯電話機の外観を示す斜視図である。図７に示す携帯電話機１００は、アンテナ１０１、受話器１０２、送話器１０３、液晶表示部１０４、及び操作釦部１０５等を備えて構成される。図８は、図７に示した携帯電話機１００の内部に設けられる電子回路の電気的構成を示すブロック図である。
【００３８】
図８に示した電子回路は、携帯電話機１００内に設けられる電子回路の基本構成を示し、送話器１１０、送信信号処理回路１１１、送信ミキサ１１２、送信フィルタ１１３、送信電力増幅器１１４、送受分波器１１５、アンテナ１１６ａ，１１６ｂ、低雑音増幅器１１７、受信フィルタ１１８、受信ミキサ１１９、受信信号処理回路１２０、受話器１２１、周波数シンセサイザ１２２、制御回路１２３、及び入力／表示回路１２４を含んで構成される。なお、現在実用化されている携帯電話機は、周波数変換処理を複数回行っているため、その回路構成はより複雑である。
【００３９】
送話器１１０は、例えば音波を電気信号に変換するマイクロフォン等で実現され、図７中の送話器１０３に相当するものである。送信信号処理回路１１１は、送話器１１０から出力される電気信号に対して、例えばＤ／Ａ変換処理、変調処理等の処理を施す回路である。送信ミキサ１１２は、周波数シンセサイザ１２２から出力される信号を用いて送信信号処理回路１１１から出力される信号をミキシングする。なお、送信ミキサ１１２に供給される信号の周波数は、例えば３８０ＭＨｚ程度である。送信フィルタ１１３は、中間周波数（ＩＦ）の必要となる周波数の信号のみを通過させ、不要となる周波数の信号をカットする。なお、送信フィルタ１１３から出力される信号は不図示の変換回路によりＲＦ信号に変換される。このＲＦ信号の周波数は、例えば１．９ＧＨｚ程度である。送信電力増幅器１１４は、送信フィルタ１１３から出力されるＲＦ信号の電力を増幅し、送受分波器１１５へ出力する。
【００４０】
送受分波器１１５は、送信電力増幅器１１４から出力されるＲＦ信号をアンテナ１１６ａ，１１６ｂへ出力し、アンテナ１１６ａ，１１６ｂから電波の形で送信する。また、送受分波器１１５はアンテナ１１６ａ，１１６ｂで受信した受信信号を分波して、低雑音増幅器１１７へ出力する。なお、送受分波器１１５から出力される受信信号の周波数は、例えば２．１ＧＨｚ程度である。低雑音増幅器１１７は送受分波器１１５からの受信信号を増幅する。なお、低雑音増幅器１１７から出力される信号は、不図示の変換回路により中間信号（ＩＦ）に変換される。
【００４１】
受信フィルタ１１８は不図示の変換回路により変換された中間周波数（ＩＦ）の必要となる周波数の信号のみを通過させ、不要となる周波数の信号をカットする。受信ミキサ１１９は、周波数シンセサイザ１２２から出力される信号を用いて送信信号処理回路１１１から出力される信号をミキシングする。なお、受信ミキサ１１９に供給される中間周波数は、例えば１９０ＭＨｚ程度である。受信信号処理回路１２０は受信ミキサ１１９から出力される信号に対して、例えばＡ／Ｄ変換処理、復調処理等の処理を施す回路である。受話器１２１は、例えば電気信号を音波に変換する小型スピーカ等で実現され、図７中の受話器１０２に相当するものである。
【００４２】
周波数シンセサイザ１２２は送信ミキサ１１２へ供給する信号（例えば、周波数３８０ＭＨｚ程度）及び受信ミキサ１１９へ供給する信号（例えば、周波数１９０ＭＨｚ）を生成する回路である。なお、周波数シンセサイザ１２２は、例えば７６０ＭＨｚの発振周波数で発振するＰＬＬ回路を備え、このＰＬＬ回路から出力される信号を分周して周波数が３８０ＭＨｚの信号を生成し、更に分周して周波数が１９０ＭＨｚの信号を生成する。制御回路１２３は、送信信号処理回路１１１、受信信号処理回路１２０、周波数シンセサイザ１２２、及び入力／表示回路１２４を制御することにより携帯電話機の全体動作を制御する。入力／表示回路１２４は、携帯電話機１００の使用者に対して機器の状態を表示するとともに操作者の指示を入力するためのものであり、例えば図７に示した液晶表示部１０４及び操作釦部１０５に相当する。
【００４３】
以上の構成の電子回路において、送信フィルタ１１３及び受信フィルタ１１８として前述したマイクロレゾネータが用いられている。これら送信フィルタ１１３及び受信フィルタ１１８がフィルタリングする周波数（通過させる周波数帯域）は、送信ミキサ１１２から出力される信号の内の必要となる周波数、及び、受信ミキサ１１９で必要となる周波数に応じて送信フィルタ１１３及び受信フィルタ１１８で個別に設定される。
【００４４】
また、周波数シンセサイザ１２２内に設けられるＰＬＬ回路の一部として前述したマイクロレゾネータが用いられている。周波数シンセサイザ１２２内に設けられるＰＬＬ回路は、上述した通り特定の周波数で発振する回路であるため、このＰＬＬ回路の一部として設けられるマイクロレゾネータは、単一の共振モードで共振し、上記の特定の周波数でてＱ値が高くなるように設定される。なお、送信フィルタ１１３と送信電力増幅器１１４との間及び低雑音増幅器１１７と受信フィルタ１１８との間に設けられる不図示の変換回路にも上述したマイクロレゾネータが用いられている。
【００４５】
送信フィルタ１１３及び受信フィルタ１１８並びに周波数シンセサイザ１２２等に相当する従来の部品は、受信ミキサ１１９等と集積化することはできなかったため、集積化された受信ミキサ１１９等とは別個の部品として基板上に搭載されていた。これに対し、図８に示す電子回路では、送信フィルタ１１３及び受信フィルタ１１８並びに周波数シンセサイザ１２２等にマイクロレゾネータが用いられているため、受信ミキサ１１９等と一緒に集積化することができ、その結果として携帯電話機１００の小型化・軽量化を図ることができる。
【００４６】
図９は、本発明の他の実施形態による電子機器としての腕時計の外観を示す斜視図である。図９に示す腕時計２００は、発振子として上述したマイクロレゾネータ１０を備えている。このマイクロレゾネータ１０の発振周波数は、例えば３２ｋＨｚ程度に設定される。現在一般に設けられている腕時計は発振子としてクオーツ（水晶）発振子を備えるものが多いが、マイクロレゾネータ１０を発振子として用いることにより、腕時計２００の更なる小型・軽量化を図ることができる。
【００４７】
以上、本発明の電子機器について説明したが、本発明は上記実施形態に制限されず、本発明の範囲内で自由に変更が可能である。
例えば上記実施形態においては電子機器として携帯電話機及び腕時計を例に挙げて説明した。しかしながら、本発明の電子機器は携帯電話機及び腕時計に限定される訳ではなく、計時機能を有するコンピュータ、電波時計、ディジタルカメラ、各種の家電製品等の種々の電子機器が含まれる。
【００４８】
また、携帯電話機等の携帯性を有する電子機器のみならずＢＳ放送及びＣＳ放送を受信するチューナ等の据置状態で使用される通信機器も含まれる。更には、通信キャリアとして空中を伝播する電波を使用する通信機器のみならず、同軸ケーブル中を伝播する高周波信号又は光ケーブル中を伝播する光信号を用いるＨＵＢ等の電子機器も含まれる。これらの電子機器は、所定の周波数をフィルタリングするため、及び計時機能を実現するためにマイクロレゾネータが用いられる。
【図面の簡単な説明】
【００４９】
【図１】ＭＥＭＳデバイス８０を示す平面図
【図２】ＭＥＭＳデバイス８０の断面図
【図３】半導体素子７０の差分演算器７１を示す概念図（回路図）
【図４】ＭＥＭＳデバイス８０（マイクロレゾネータ１０）をフィルタとして用いた場合の通過特性図
【図５】ＭＥＭＳデバイス８０の製造方法を示す工程図
【図６】連結ビーム４１，４１´の拡大図
【図７】携帯電話機１００の外観を示す斜視図
【図８】携帯電話機１００の電子回路の電気的構成を示すブロック図
【図９】腕時計２００の外観を示す斜視図
【符号の説明】
【００５０】
１０…マイクロレゾネータ、  ５０…ＳＯＩ基板（シリコン基板）、  ５１…絶縁層、  ６０…ダミー素子（固定素子）、  ７０…半導体素子、  ７１…差分演算器、  ８０…ＭＥＭＳデバイス、  １００…携帯電話機（電子機器）、  ２００…腕時計（電子機器）
【図１】
2005348222.tif 000003
【図２】
2005348222.tif 000004
【図３】
2005348222.tif 000005
【図４】
2005348222.tif 000006
【図５】
2005348222.tif 000007
【図６】
2005348222.tif 000008
【図７】
2005348222.tif 000009
【図８】
2005348222.tif 000010
【図９】
2005348222.tif 000011