(57)【要約】【課題】  電源電圧、周囲温度および製造プロセスのにばらつきなどがあっても、安定した発振周波数が得られる発振回路を提供する。【解決手段】  外部から一定期間の”Ｈ”レベル信号または”Ｌ”レベル信号が入力されると、その”Ｈ”レベル期間または”Ｌ”レベル期間に、現在の発振周波数のクロック数をカウントするカウント手段と、カウント数と電流制御のためのディジタル値が対応付けて記憶された記憶手段を備え、ディジタル値に応じて電流制御回路２０内を流れるミラー電流ＡおよびＢを制御し、リングオシレータ２０のトランジスタ３１および３３へのバイアス電圧ＰＢＩＡＳおよびＮＢＩＡＳを調整制御する。記憶手段としてＬｏｏｋ    Ｕｐ    Ｔａｂｌｅを用い、カウント手段のカウント値に応じたディジタル値を周波数調整用制御信号として電流制御回路２０にフィードバックして調整する。【選択図】  図２
2005286667.tif 000002
【特許請求の範囲】
【請求項１】
インバータ回路構成により所定発振周波数のクロック信号を出力可能とするリングオシレータ手段と、
該クロック信号の出力発振周波数に応じた周波数調整用信号を出力する周波数調整制御手段と、
出力された周波数調整用信号に基づいて、該インバータ回路の駆動電流を制御する制御信号を可変制御して該リングオシレータ手段に供給することにより該クロック信号の出力発振周波数を所望の出力発振周波数に調整制御可能とする電流制御手段とを有する発振装置。
【請求項２】
前記周波数調整制御手段は、
前記出力発振周波数の所定期間におけるクロック数をカウントするカウント手段と、
該カウント数と前記制御信号を可変制御するためのディジタル値とが対応付けられて記憶されている記憶手段とを有し、該カウント数に対応した該ディジタル値を該記憶手段から前記周波数調整用信号として出力する請求項１に記載の発振装置。
【請求項３】
前記カウント手段は、一定期間、”Ｈ”レベルまたは”Ｌ”レベルとなる基準信号が入力され、該基準信号の”Ｈ”レベル期間または”Ｌ”レベル期間内に、出力発振周波数のクロック数を前記カウント数としてカウントする請求項２に記載の発振装置。
【請求項４】
前記記憶手段は、前記カウント数とディジタル値とが対応付けられたルックアップテーブルを有する請求項２に記載の発振装置。
【請求項５】
前記記憶手段は、前記ルックアップテーブルの記憶値を書き換え可能とする書き換え手段を更に有する請求項４に記載の発振装置。
【請求項６】
前記リングオシレータ手段は、  奇数個のＣＭＯＳ型インバータ回路が直列に接続されて、最終段のインバータ回路の出力部が初段のインバータ回路の入力部に接続され、各インバータ回路の高電位側および低電位側にそれぞれの駆動電流を供給するための各定電流源がそれぞれ接続されている請求項１に記載の発振装置。
【請求項７】
前記定電流源はそれぞれトランジスタ手段からなり、
前記電流制御手段は前記制御信号を該トランジスタ手段の制御端子に出力して前記インバータ回路の駆動電流を制御可能とする請求項６に記載の発振装置。
【請求項８】
前記電流制御手段は、
前記定電流源の高電位側トランジスタ手段と互いの制御端子同士が接続されてカレントミラー回路を構成する高電位側ミラートランジスタ手段と、該定電流源の低電位側トランジスタ手段と互いの制御端子同士が接続されてカレントミラー回路を構成する低電位側ミラートランジスタ手段とを有すると共に、
前記周波数調整用信号のディジタル値に応じて該カレントミラー回路の少なくとも一方に流れるミラー電流を調整制御可能とするミラー電流調整部を有する請求項７に記載の発振回路。
【請求項９】
前記高電位側ミラートランジスタ手段の低電位側に第１制御用トランジスタ手段が直列接続され、
前記低電位側ミラートランジスタ手段の高電位側に第２制御用トランジスタ手段が直列接続され、該低電位側ミラートランジスタ手段と第１制御用トランジスタ手段の各制御端子が互いに接続されており、
前記ミラー電流調整部は、前記周波数調整用信号のディジタル値に応じて、該第２制御用トランジスタ手段の制御電圧を調整制御可能とする請求項８に記載の発振装置。
【請求項１０】
前記ミラー電流調整部は、
低電位側の駆動端子が前記第２制御用トランジスタ手段の制御端子に接続された調整用トランジスタ手段と、
前記周波数調整用信号のディジタル値に応じて、該調整用トランジスタ手段の制御端子を、高電位側駆動端子と低電位側駆動端子とのいずれかに切り替え制御するスイッチ手段とを有する請求項９に記載の発振装置。
【請求項１１】
前記調整用トランジスタ手段およびスイッチ手段の組は、前記ディジタル値のビット数分、複数並列に配設されている請求項１０に記載の発振装置。
【請求項１２】
前記電流制御手段は、抵抗値に応じて前記制御信号を可変制御可能とする抵抗素子を有する請求項１に記載の発振装置。
【請求項１３】
前記電流制御手段は、
前記第２制御用トランジスタ手段と互いの制御端子同士が接続された他の調整用トランジスタ手段と、
該他の調整用トランジスタ手段の低電位側駆動端子に直列接続され、その接続点の電位が該制御端子の電位に連動するように接続された抵抗素子とを有し、
該抵抗素子の抵抗値に応じて前記制御信号が可変制御可能とされる請求項９に記載の発振装置。
【請求項１４】
該抵抗素子は、前記電流制御手段内に内蔵されているかまたは、抵抗値の異なる他の抵抗素子に取り替え自在に設けられている請求項１２または１３に記載の発振装置。
【請求項１５】
リングオシレータを備えた発振装置の出力発振周波数を調整制御する発振装置の発振周波数調整方法であって、
一定期間、”Ｈ”レベルまたは”Ｌ”レベルとなる基準信号をカウント手段に入力し、該基準信号の”Ｈ”レベル期間または”Ｌ”レベル期間内に、出力発振周波数のクロック数をカウントするカウントステップと、
カウントしたカウント数に応じたディジタル値に基づいて、該リングオシレータの駆動電流を制御する電流制御手段から該リングオシレータへの制御信号を調整制御する周波数調整ステップとを有する発振装置の発振周波数調整方法。
【請求項１６】
請求項１〜１４のいずれかに記載の発振装置を用いて駆動信号を生成する駆動回路が設けられている電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ構成のリングオシレータを備えた発振装置およびその発振周波数調整方法、この発振装置を用いて駆動信号が生成される液晶ディスプレイ用コントロールＩＣなどの駆動回路を備えた電子機器に関する。
【背景技術】
【０００２】
この種の液晶ディスプレイ用コントロールＩＣは、ＣＭＯＳ構成のリングオシレータを備えた発振回路を用いて駆動信号が生成している。この従来の発振回路について、図６を用いて説明する。
【０００３】
図６は、１段のインバータ回路を持つ従来の発振回路の構成例を示す回路図である。
【０００４】
図６に示すように、発振回路１は、１段のリングオシレータ２と、これを構成するインバータ回路の駆動電流を制御する電流制御回路３と、リングオシレータ２の出力部に設けられた出力回路４とを有している。
【０００５】
リングオシレータ２は、奇数個（ここでは１個）のＣＭＯＳ型インバータ回路２１が接続されて、最終段のＣＭＯＳ型インバータ回路２１の出力部が最終段で初段（１段）のインバータ回路２１の入力部に接続されている。インバータ回路２１の高電位（ＶＤＤ）側には駆動電流（ソース電流）を供給制御する定電流源としてのＰｃｈＭＯＳトランジスタ２２（トランジスタ手段）が接続され、その低電位（接地電位ＧＮＤ）側には定電流源としてのＮｃｈＭＯＳトランジスタ２３（トランジスタ手段）が接続されている。
【０００６】
出力回路４は、リングオシレータ２の出力側に３個のインバータ回路４１〜４３が直列に接続され、インバータ回路４１の高電位電圧源（ＶＤＤ）側には駆動電流を供給制御するＰｃｈＭＯＳトランジスタ４４が接続され、その低電位電圧源（接地電位ＧＮＤ）側にはＮｃｈＭＯＳトランジスタ４５が接続されて最終段のインバータ回路４３から周波数信号であるクロック信号が出力される。
【０００７】
電流制御回路３は、ＰｃｈＭＯＳトランジスタ３１〜３６と、ＮｃｈＭＯＳトランジスタ３７〜３９とを有している。
【０００８】
ＰｃｈＭＯＳトランジスタ３６とＮｃｈＭＯＳトランジスタ３８とはそれぞれダイオード接続（ゲート端子とソース端子またはドレイン端子とが接続）されている。ＰｃｈＭＯＳトランジスタ３６はリングオシレータ２のＰｃｈＭＯＳトランジスタ２２と互いのゲート端子同士が接続されてカレントミラー回路を構成している。また、ＮｃｈＭＯＳトランジスタ３８はリングオシレータ２のＮｃｈＭＯＳトランジスタ２３と互いのゲート端子同士が接続されてカレントミラー回路を構成している。
【０００９】
ＰｃｈＭＯＳトランジスタ３６は、ゲート端子に制御信号ＥＮＡＢＬＥが入力されるＰｃｈＭＯＳトランジスタ３５と並列に接続されており、ＰｃｈＭＯＳトランジスタ３５に”Ｈ”レベルのＥＮＡＢＬＥ信号が入力されてオフ状態になったときに、ＰｃｈＭＯＳトランジスタ３６がオン状態になってミラー電流Ｂが流れる。ＰｃｈＭＯＳトランジスタ３６は、その低電位側に、ＮｃｈＭＯＳトランジスタ３８と互いのゲート端子同士が接続されたＮｃｈＭＯＳトランジスタ３９が直列に接続されており、ミラー電流ＢはこのＮｃｈＭＯＳトランジスタ３９にも制御される。
【００１０】
ＮｃｈＭＯＳトランジスタ３８は、ゲート端子に制御信号ＥＮＡＢＬＥの反転信号ＥＮＡＢＬＥ＿が入力されるＮｃｈＭＯＳトランジスタ３７と並列に接続されており、ＮｃｈＭＯＳトランジスタ３７に”Ｌ”レベルのＥＮＡＢＬＥ＿信号が入力されてオフ状態になったときに、ＮｃｈＭＯＳトランジスタ３８がオン状態となってミラー電流Ａが流れる。ＮｃｈＭＯＳトランジスタ３８は、その高電位側に、ＰｃｈＭＯＳトランジスタ３４が直列に接続されており、ミラー電流ＡはこのＰｃｈＭＯＳトランジスタ３４にも制御されることになる。
【００１１】
ＰｃｈＭＯＳトランジスタ３４のゲート端子は、低電位側が外部抵抗素子Ｒ（抵抗値Ｒ）と直列接続されたＰｃｈＭＯＳトランジスタ３３のゲート端子、およびゲート端子に制御信号ＥＮＡＢＬＥが入力されるＰｃｈＭＯＳトランジスタ３１とその低電位側に直列に接続されてゲート端子に制御信号ＥＮＡＢＬＥの反転信号ＥＮＡＢＬＥ＿が入力されるＰｃｈＭＯＳトランジスタ３２との接続部に接続されている。ＰｃｈＭＯＳトランジスタ３２は、高電位側が基板のボディ領域と接続されており、低電位側が外部抵抗素子ＲとＰｃｈＭＯＳトランジスタ３３の低電位側との接続部に接続されている。
【００１２】
ＰｃｈＭＯＳトランジスタ３１に”Ｈ”レベルのＥＮＡＢＬＥ信号が入力され、ＰｃｈＭＯＳトランジスタ３２に”Ｌ”レベルのＥＮＡＢＬＥ＿信号が入力されてオン状態になったときに、ＰｃｈＭＯＳトランジスタ３３および３４がオン状態となってミラー電流Ａが流れる。
【００１３】
このように構成された従来の発振回路１では、電流制御回路３から供給されるバイアス電圧ＰＢＩＡＳおよびＮＢＩＡＳを制御することによって、リングオシレータ２から発振されるクロック信号ＣＬＫＯＵＴの発振周波数を変化させることができる。
【００１４】
以下に、電流制御回路３によるリングオシレータ２の発振周波数の制御について、図７（ａ）および図７（ｂ）を用いて説明する。
【００１５】
図７（ａ）は、図６の１段のリングオシレータに代えて３段のインバータ回路を持つリングオシレータの構成例を示す回路図、図７（ｂ）は図７（ａ）のリングオシレータの動作を説明するための信号波形図である。
【００１６】
図７（ａ）に示すように、奇数個（ここでは３個）のＣＭＯＳ型インバータ回路２１ａ〜２１ｃの高電位（電源電圧ＶＤＤ）側にはＰｃｈＭＯＳトランジスタ２２ａ〜２２ｃがそれぞれ接続され、低電位（接地電位ＧＮＤ）側にはＮｃｈＭＯＳトランジスタ２３ａ〜２３ｃがそれぞれ接続されている。各ＰｃｈＭＯＳトランジスタ２２ａ〜２２ｃのゲート端子には、電流制御回路３からのバイアス電圧ＰＢＩＡＳが印加され、各ＮｃｈＭＯＳトランジスタ２３ａ〜２３ｃのゲート端子にはバイアス電圧ＮＢＩＡＳが印加されており、これらのバイアス電圧ＰＢＩＡＳおよびＮＢＩＡＳに応じた駆動電流（ソース電流）が生成される。
【００１７】
したがって、バイアス電圧ＰＢＩＡＳおよびＮＢＩＡＳによって、インバータ回路２１ａ〜２１ｃに接続されているＰｃｈＭＯＳトランジスタ２２ａ〜２２ｃとＮｃｈＭＯＳトランジスタ２３ａ〜２３ｃに流れるソース電流（駆動電流）を決定することができる。
【００１８】
このリングオシレータにおいて、図７（ｂ）に示すように、奇数段（ここでは３段）接続されたインバータ回路２１ａ〜２１ｃへの入力信号ＩＮと出力信号ＯＵＴとの位相差をτとし、直列接続されているインバータ回路の段数をｎとすると、リングオシレータ２から得られる発振周波数ｆは、
発振周波数ｆ＝１／（２ｎτ）・・・式（１）
によって表される。
【００１９】
上記式（１）によれば、リングオシレータから得られる発振周波数ｆは、位相差τをコントロールすることによって可変制御することが可能となる。
【００２０】
一方、例えば特許文献１に記載されているように、位相差τはインバータ回路のソース電流によって変化する。したがって、電流制御回路３から供給されるバイアス電圧を制御することによって、リングオシレータから発振されるクロック信号の発振周波数ｆを変化させることができる。
【００２１】
電流制御回路３から供給されるバイアス電圧ＰＢＩＡＳおよびＮＢＩＡＳを変化させる方法としては、例えば外部抵抗素子Ｒの抵抗値を変化させる方法が考えられる。
【００２２】
図６に示すように、発振回路１において、リングオシレータ２のＰｃｈＭＯＳトランジスタ２２およびＮｃｈＭＯＳトランジスタ２３は、電流制御回路３のＰｃｈＭＯＳトランジスタ３６およびＮｃｈＭＯＳトランジスタ３８とそれぞれカレントミラー回路を構成している。ＰｃｈＭＯＳトランジスタ３６に流れるミラー電流ＢはＮｃｈＭＯＳトランジスタ３９によって制御され、ＮｃｈＭＯＳトランジスタ３８に流れるミラー電流ＡはＰｃｈＭＯＳトランジスタ３４によって制御される。
【００２３】
また、ＰｃｈＭＯＳトランジスタ３４およびＰｃｈＭＯＳトランジスタ３３のゲート端子は、ＰｃｈＭＯＳトランジスタ３１およびＰｃｈＭＯＳトランジスタ３２の接続部と接続されている。このため、電流制御回路３に外付けされた外部抵抗素子Ｒを交換してその抵抗値を変化させることにより、ＰｃｈＭＯＳトランジスタ３３に流れる電流を変化させて外部抵抗素子ＲとＰｃｈＭＯＳトランジスタ３３の接続部の電位が変化し、ＰｃｈＭＯＳトランジスタ３１とＰｃｈＭＯＳトランジスタ３２の各接続部の電位も変化して、ＰｃｈＭＯＳトランジスタ３４に流れるミラー電流Ａが変化する。
【００２４】
このように、ミラー電流Ａが変化することにより、ＰｃｈＭＯＳトランジスタ３９に流れるミラー電流Ｂも変化する。これによって、外部抵抗素子Ｒの抵抗値を変化させることにより、電流制御回路３から供給されるバイアス電圧ＰＢＩＡＳおよびＮＢＩＡＳが変化して、リングオシレータ２からの出力クロック信号ＣＬＫＯＵＴの発振周波数を任意に変化させることができる。
【００２５】
ここで、周波数制御信号としてのバイアス電圧ＰＢＩＡＳおよびＮＢＩＡＳの制御には精度が要求されるため、半導体を用いて作製される抵抗（内部抵抗）よりも高い精度が得られる外付けの抵抗素子（外部抵抗素子Ｒ）が用いられる。
【００２６】
また、抵抗値が異なる外部抵抗素子Ｒに取り替えてリングオシレータ２に供給されるバイアス電圧ＰＢＩＡＳおよびＮＢＩＡＳを変化させる従来技術として、例えば特許文献２には、電流制御回路３のＰｃｈＭＯＳトランジスタ３６とリングオシレータ２のＰｃｈＭＯＳトランジスタ２２との間、および電流制御回路３のＮｃｈＭＯＳトランジスタ３８とリングオシレータ２のＮｃｈＭＯＳトランジスタ２３との間に抵抗を設けた構成も開示されている。
【特許文献１】特開平８−１８６４７４号公報
【特許文献２】特開平１１−２７１０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
しかしながら、上記従来の発振回路では、電源電圧ＶＤＤ、周囲温度および製造プロセスのばらつきなどによって出力クロック信号の発振周波数が変化するという問題があった。また、外部抵抗素子Ｒの抵抗値によって出力クロック信号の発振周波数を調整制御する場合であっても、外部抵抗素子Ｒの製造プロセスのばらつきなどによって抵抗値にばらつきが生じると、その分、出力クロック信号の発振周波数もばらつく。
【００２８】
例えば、フレーム応答で表示品位が変わる液晶ディスプレイにおいて、従来の発振回路をクロック信号として用いて駆動信号を生成する液晶コントロールＩＣ（表示駆動回路）によって液晶ディスプレイを駆動制御する場合、出力クロック信号の発振周波数のばらつきが、そのまま駆動周波数のばらつきになって、周波数が低い側にシフトした場合には低周波駆動となって、ビート表示現象やフリッカ表示現象などを引き起こすという問題があった。
【００２９】
本発明は、上記従来の問題を解決するもので、電源電圧、周囲温度および製造プロセス、さらには外部抵抗素子の抵抗値にばらつきなどがあっても、安定した出力クロック信号の発振周波数を得ることができる発振装置およびその発振周波数調整方法、これを用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００３０】
本発明の発振装置は、インバータ回路構成により所定発振周波数のクロック信号を出力可能とするリングオシレータ手段と、該クロック信号の出力発振周波数に応じた周波数調整用信号を出力する周波数調整制御手段と、出力された周波数調整用信号に基づいて、該インバータ回路の駆動電流を制御する制御信号を可変制御して該リングオシレータ手段に供給することにより該クロック信号の出力発振周波数を所望の出力発振周波数に調整制御可能とする電流制御手段とを有し、そのことにより上記目的が達成される。
【００３１】
また、好ましくは、本発明の発振装置における周波数調整制御手段は、前記出力発振周波数の所定期間におけるクロック数をカウントするカウント手段と、該カウント数と前記制御信号を可変制御するためのディジタル値とが対応付けられて記憶されている記憶手段とを有し、該カウント数に対応した該ディジタル値を該記憶手段から前記周波数調整用信号として出力する。
【００３２】
さらに、好ましくは、本発明の発振装置におけるカウント手段は、一定期間、”Ｈ”レベルまたは”Ｌ”レベルとなる基準信号が入力され、該基準信号の”Ｈ”レベル期間または”Ｌ”レベル期間内に、出力発振周波数のクロック数を前記カウント数としてカウントする。
【００３３】
さらに、好ましくは、本発明の発振装置における記憶手段は、前記カウント数とディジタル値とが対応付けられたルックアップテーブルを有する。
【００３４】
さらに、好ましくは、本発明の発振装置における記憶手段は、前記ルックアップテーブルの記憶値を書き換え可能とする書き換え手段を更に有する。
【００３５】
さらに、好ましくは、本発明の発振装置におけるリングオシレータ手段は、奇数個のＣＭＯＳ型インバータ回路が直列に接続されて、最終段のインバータ回路の出力部が初段のインバータ回路の入力部に接続され、各インバータ回路の高電位側および低電位側にそれぞれの駆動電流を供給するための各定電流源がそれぞれ接続されている。
【００３６】
さらに、好ましくは、本発明の発振装置における定電流源はそれぞれトランジスタ手段からなり、前記電流制御手段は前記制御信号を該トランジスタ手段の制御端子に出力して前記インバータ回路の駆動電流を制御可能とする。
【００３７】
さらに、好ましくは、本発明の発振装置における電流制御手段は、前記定電流源の高電位側トランジスタ手段と互いの制御端子同士が接続されてカレントミラー回路を構成する高電位側ミラートランジスタ手段と、該定電流源の低電位側トランジスタ手段と互いの制御端子同士が接続されてカレントミラー回路を構成する低電位側ミラートランジスタ手段とを有すると共に、前記周波数調整用信号のディジタル値に応じて該カレントミラー回路の少なくとも一方に流れるミラー電流を調整制御可能とするミラー電流調整部を有する。
【００３８】
さらに、好ましくは、本発明の発振装置において、高電位側ミラートランジスタ手段の低電位側に第１制御用トランジスタ手段が直列接続され、前記低電位側ミラートランジスタ手段の高電位側に第２制御用トランジスタ手段が直列接続され、該低電位側ミラートランジスタ手段と第１制御用トランジスタ手段の各制御端子が互いに接続されており、前記ミラー電流調整部は、前記周波数調整用信号のディジタル値に応じて、該第２制御用トランジスタ手段の制御電圧を調整制御可能とする。
【００３９】
さらに、好ましくは、本発明の発振装置におけるミラー電流調整部は、低電位側の駆動端子が前記第２制御用トランジスタ手段の制御端子に接続された調整用トランジスタ手段と、前記周波数調整用信号のディジタル値に応じて、該調整用トランジスタ手段の制御端子を、高電位側駆動端子と低電位側駆動端子とのいずれかに切り替え制御するスイッチ手段とを有する。
【００４０】
さらに、好ましくは、本発明の発振装置における調整用トランジスタ手段およびスイッチ手段の組は、前記ディジタル値のビット数分、複数並列に配設されている。
【００４１】
さらに、好ましくは、本発明の発振装置における電流制御手段は、抵抗値に応じて前記制御信号を可変制御可能とする抵抗素子を有する。
【００４２】
さらに、好ましくは、本発明の発振装置における電流制御手段は、前記第２制御用トランジスタ手段と互いの制御端子同士が接続された他の調整用トランジスタ手段と、該他の調整用トランジスタ手段の低電位側駆動端子に直列接続され、その接続点の電位が該制御端子の電位に連動するように接続された抵抗素子とを有し、該抵抗素子の抵抗値に応じて前記制御信号が可変制御可能とされる。
【００４３】
さらに、好ましくは、本発明の発振装置における抵抗素子は、前記電流制御手段内に内蔵されているかまたは、抵抗値の異なる他の抵抗素子に取り替え自在に設けられている。
【００４４】
本発明の発振回路の発振周波数調整方法は、リングオシレータを備えた発振装置の出力発振周波数を調整制御する発振装置の発振周波数調整方法であって、一定期間、”Ｈ”レベルまたは”Ｌ”レベルとなる基準信号をカウント手段に入力し、該基準信号の”Ｈ”レベル期間または”Ｌ”レベル期間内に、出力発振周波数のクロック数をカウントするカウントステップと、カウントしたカウント数に応じたディジタル値に基づいて、該リングオシレータの駆動電流を制御する電流制御手段から該リングオシレータへの制御信号を調整制御する周波数調整ステップとを有し、そのことにより上記目的が達成される。
【００４５】
本発明の電子機器は、請求項１〜１４のいずれかに記載の発振装置を用いて駆動信号を生成する駆動回路が設けられており、そのことにより上記目的が達成される。
【００４６】
上記構成により、以下に、本発明の作用について説明する。
【００４７】
本発明においては、外部から一定期間の基準信号（”Ｈ”レベルまたは”Ｌ”レベル）が入力されると、現在の出力クロック信号の発振周波数（周波数調整用信号のディジタル値による調整前の初期状態）で、その”Ｈ”レベル期間または”Ｌ”レベル期間にクロック数をカウントするカウント手段と、そのカウント数と電流制御手段による電流制御のためのディジタル値とが対応付けて記憶された記憶手段とを設けて、そのディジタル値に応じて電流制御手段内のトランジスタの接続を切り替える。これにより、カレントミラー比およびミラー電流比を可変制御して、リングオシレータ手段の定電流源への制御電圧（周波数制御信号）を調整制御し、インバータ回路の駆動電流を制御して出力クロック信号の発振周波数を所望の発振周波数に可変制御することが可能となる。
【００４８】
例えば記憶手段としてルックアップテーブル（Ｌｏｏｋ    Ｕｐ    Ｔａｂｌｅ）を用いて、カウント手段のカウント値（カウント数）に応じたディジタル値を得、これをフィードバックして出力クロック信号の発振周波数を所望の発振周波数に素早く調整制御することが可能になる。
【発明の効果】
【００４９】
以上説明したように、本発明によれば、クロック信号の出力発振周波数に応じた周波数調整用信号に基づいて、インバータ回路の駆動電流を制御可能とする制御信号をリングオシレータ手段に供給して出力クロック信号の発振周波数を所望の発振周波数に調整制御できるため、電源電圧ＶＤＤ、周囲温度および製造プロセス、さらには外部抵抗素子の抵抗値などにばらつきがあっても、出力クロック信号の発振周波数のばらつきを抑制することができる。これによって、フレーム応答で表示品位が変わる液晶ディスプレイを制御する液晶コントロールＩＣなどに本発明の発振装置を搭載することによって、ばらつきが少ない駆動周波数で液晶パネルを駆動することができて、フリッカ表示現象やビート表示現象などが生じることなく、良好な表示品位を得ることができる。
【００５０】
また、抵抗素子にばらつきがあっても調整することができるため、従来のように取り替える必要がなく、外部抵抗素子を内蔵させることもでき、外部部品を削減して電子機器の低コスト化を図ることができる。
【発明を実施するための最良の形態】
【００５１】
以下に、本発明の発振装置、その発振周波数調整方法および、これを用いた電子機器の実施形態について、図面を参照しながら詳細に説明する。
【００５２】
図１は、本実施形態の発振装置の構成例を示すブロック図、図２は図１の発振回路１Ａの構成例を示す回路図である。
【００５３】
図１および図２に示すように、発振装置１０は、出力クロック信号ＣＬＫＯＵＴに応じて、所定の発振周波数に調整制御可能とする周波数調整用信号（ディジタル値Ｄ［４：０］）を出力する周波数調整制御手段としての周波数調整制御部５と、出力された周波数調整用信号に基づいて、電流制御回路３Ａからリングオシレータ２への周波数制御信号（バイアス電圧）を可変制御可能とする発振手段としての発振回路１Ａとを有している。
【００５４】
周波数調整制御部５は、一定期間、”Ｈ”レベルまたは”Ｌ”レベルとなる基準信号ＲＥＦが外部から入力され、その基準信号ＲＥＦの”Ｈ”レベル期間または”Ｌ”レベル期間内に、発振回路１Ａから現在発振されている出力クロック信号ＣＬＫＯＵＴにおける発振周波数のクロック数（クロック値）をカウントするカウント手段としてのカウンタ回路５１と、カウンタ回路５１でカウントしたカウント数（カウント値）と周波数制御信号（バイアス電圧）を可変制御するためのディジタル値が対応付けられて記憶されている記憶手段としてのルックアップテーブル５２（Ｌｏｏｋ    Ｕｐ    Ｔａｂｌｅ；カウント値／ディジタル値対照表）とを有し、そのカウント値に応じてルックアップテーブル５２に記憶されているディジタル値が周波数調整用信号として発振回路１Ａに出力される。
【００５５】
発振回路１Ａは、インバータ回路２１により所定発振周波数のクロック信号を出力可能とするリングオシレータ手段としてのリングオシレータ２と、このリングオシレータ２に、インバータ回路２１の駆動電流を制御する周波数制御信号を供給してクロック信号の出力発振周波数を調整制御する電流制御手段としての電流制御回路３Ａとを有している。
【００５６】
発振回路１Ａの図６に示す従来の発振回路１と異なる点は、図６の電流制御回路３に加えて、周波数調整制御部５からのディジタル値（周波数調整用信号）に応じて周波数制御信号（バイアス電圧）を調整制御するためのミラー電流調整部４０が電流制御回路３Ａに設けられていることである。
【００５７】
ミラー電流調整部４０には、スイッチ部４０ａと調整用トランジスタ手段としてのＰｃｈＭＯＳトランジスタ４０ｂとが、図２では図示されていないが、５ビットのディジタル値にそれぞれ対応するように５組、並列に配設されている。このスイッチ部４０ａは、ディジタル値のビット毎に、ＰｃｈＭＯＳトランジスタ４０ｂの制御端子がＰｃｈＭＯＳトランジスタ４０ｂの低電位側（ＰｃｈＭＯＳトランジスタ３１およびＰｃｈＭＯＳトランジスタ３２の接続部）または高電位側（電源電圧ＶＤＤ）と接続するように切り換えられ、ＰｃｈＭＯＳトランジスタ４０ｂの低電位側の駆動端子は、カレントミラー回路の第２制御用トランジスタ手段としてのＰｃｈＭＯＳトランジスタ３４の制御端子に接続されている。
【００５８】
即ち、周波数調整制御部５からの周波数調整用信号（ディジタル値Ｄ［４：０］）に応じて、ＰｃｈＭＯＳトランジスタ４０ｂの制御端子を、高電位側駆動端子または低電位側駆動端子とのいずれかに切り替え制御される。スイッチ部４０ａによってＰｃｈＭＯＳトランジスタ４０ｂの制御端子と低電位側駆動端子とが接続されると、ＰｃｈＭＯＳトランジスタ４０ｂがオン状態となって、ＰｃｈＭＯＳトランジスタ３４はその制御端子に高電位が供給されてオフ状態となり、ミラー電流Ａが流れなくなる。一方、スイッチ部４０ａによってＰｃｈＭＯＳトランジスタ４０ｂの制御端子と高電位側駆動端子とが接続されると、ＰｃｈＭＯＳトランジスタ４０ｂがオフ状態となって、ＰｃｈＭＯＳトランジスタ３４は制御端子に高電位が供給されずにオン状態となり、ミラー電流Ａが流れる。
【００５９】
上記構成により、以下に、本実施形態における発振装置１０の発振周波数調整方法について詳細に説明する。
【００６０】
図３は、本実施形態における発振装置１０の発振周波数調整方法について説明するための信号波形図である。図３には、発振回路１Ａの発振動作を開始制御させる制御信号ＥＮＡＢＬＥと、電源投入後の電源電圧安定時の任意のときに、カウンタ回路５１に外部から入力される基準信号ＲＥＦと、発振回路１Ａから発振される出力クロック信号ＣＬＫＯＵＴと、電流制御回路３Ａからリングオシレータ２へのバイアス電圧を可変制御するために、周波数調整制御部５から発振回路１Ａに供給される周波数調整用信号（ディジタル値Ｄ［４：０］）が示されている。なお、ここでは一定期間”Ｈ”レベルとなる基準信号ＲＥＦを示しているが、一定期間”Ｌ”レベルとなる基準信号ＲＥＦを用いてもよい。また、周波数調整用信号として５ビットのディジタル信号Ｄ［４：０］を用いているが、必要なビット数を設定すればよい。
【００６１】
一方、本実施形態の発振装置１０において、発振回路１Ａに接続（外付け）される外部抵抗素子Ｒの抵抗値は、ターゲットとなる周波数が出力されるような抵抗値に設定されている。この抵抗値は、電流制御回路３Ａ内のミラー電流を決定し、抵抗値がばらつけば、その分、発振周波数もばらつく。
【００６２】
外部抵抗素子Ｒは、その抵抗値の精度が要求されるため、半導体を用いて作製される抵抗素子よりも精度が高い外部抵抗素子として発振回路１Ａの電流制御回路３Ａに接続（外付け）される。現在、外部抵抗素子Ｒとしては、その精度が１％以下（抵抗値のばらつき）であるものや、小数点以下２桁まで抵抗値に制度があるものが市販されており、半導体を用いた抵抗素子の製造ばらつきよりも、はるかに高い精度で作製可能であるため、外部抵抗素子Ｒを用いることが好ましい。
【００６３】
このように、発振回路１Ａに外部抵抗素子Ｒが接続された状態で、図３に示す制御信号ＥＮＡＢＬＥを”Ｈ”レベルにすることによって、発振回路１Ａから出力クロック信号ＣＬＫＯＵＴが発振出力される。外部からの基準信号ＲＥＦが”Ｈ”レベルである期間内に、そのときに発振回路１Ａから発振出力されている出力クロック信号ＣＬＫＯＵＴの立ち上がりエッジ個数（発振周波数；カウント数）が、カウンタ回路５１によってカウントされる。
【００６４】
例えば、ターゲットとする発振周波数が５ＭＨｚで、基準信号ＲＥＦの”Ｈ”レベル期間が５０μｓである場合、基準信号ＲＥＦの”Ｈ”レベル期間内に発振回路１Ａから発振出力される出力クロック信号ＣＬＫＯＵＴには、２５０回の立ち上がりエッジが存在することになる。初期の発振状態で、５ＭＨｚよりも速い発振周波数であれば、基準信号ＲＥＦの”Ｈ”レベル期間のカウント数は、２５０よりも多くなり、遅い周波数であれば基準信号ＲＥＦの”Ｈ”レベル期間のカウント数は、２５０よりも少なくなる。
【００６５】
このカウント値（カウント数）は、カウンタ回路５１からルックアップテーブル５２（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）に転送される。なお、ここでは、基準信号ＲＥＦとして、例えば５０μｓなど一定期間”Ｈ”レベルとなる信号を供給しているが、これとは逆に、一定期間だけ”Ｌ”レベルとなる信号を供給するようにしてもよい。
【００６６】
ルックアップテーブル５２（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）には、発振回路１Ａの発振特性について、電源電圧ＶＤＤ、周囲温度および製造プロセスばらつきを考慮した測定データやシミュレーション結果を基に、電流制御回路３Ａからリングオシレータ２に供給される周波数制御電圧（バイアス電圧）を制御するためのディジタル値がカウント値に対応付けられて設定されている。
【００６７】
ルックアップテーブル５２（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）の記憶値は、図示しない書き換え手段によって適宜、所望の出力発振周波数になるように書き換えることもできる。このようなルックアップテーブル５２（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）としては、ＥＥＰＲＯＭなどの不揮発性メモリ、またはＲＡＭなどの揮発性メモリのいずれを用いてもよい。不揮発性メモリを用いて予め設定値（記憶値）を書き込んでおけば、電源の再投入時に改めて設定し直す手間が省けるという利点がある。
【００６８】
図４は、図１の周波数調整制御部５から発振回路１Ａのミラー電流調整部４０に供給される周波数調整用信号のディジタル値Ｄと発振回路１Ａからの出力クロック信号ＣＬＫＯＵＴの発振周波数（ＭＨｚ）との関係例を示すグラフである。図４の横軸はディジタル値Ｄを十進数で示し、縦軸はそのときの出力クロック信号ＣＬＫＯＵＴの発振周波数（ＭＨｚ）を示している。
【００６９】
図４の例では、ディジタル値Ｄ［４：０］＝［１，０，０，０，０］のときに発振周波数５ＭＨｚが発振されるように設計されており、ディジタル値Ｄが増大するにつれて発振周波数が５．８０ＭＨｚまで増大し、ディジタル値Ｄが減少するにつれて発振周波数が４．００ＭＨｚまで減少するように設計されている。このように、電流制御回路３Ａでは、ミラー電流調整部４０に供給される周波数調整用信号（ディジタル値Ｄ）によって、ほぼ直線的に発振周波数を可変制御することが可能である。
【００７０】
図５は、ディジタル値Ｄと発振周波数とが図４のように設定された場合のクロック数とディジタル値Ｄのルックアップテーブル５２（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）の設定例を示す図である。
【００７１】
図５に示すように、ルックアップテーブル５２（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）は、図４に示す周波数調整用信号のディジタル値Ｄ［４：０］によって周波数が調整されるように設定されている。図５の例では、カウンタ回路５１による出力クロック信号ＣＬＫＯＵＴのカウント数（ＣＬＫＯＵＴの立ち上がり数）が２４８から２５２のときにディジタル値Ｄ［４：０］＝［１，０，０，０，０］に設定され、カウンタ回路５１によるカウント数（カウント値）が増大するにつれてディジタル値がＤ［４：０］＝［０，０，０，０，０］まで減少し、カウント数（カウント値）が減少するにつれてディジタル値ＤがＤ［４：０］＝［１，１，１，１，１］まで増大するように設定されている。
【００７２】
例えば、初期の発振周波数が５ＭＨｚの場合、基準信号ＲＥＦの”Ｈ”レベル期間、例えば５０μｓの期間に、カウンタ回路５１によってクロック数が２５０回とカウントされるため、ルックアップテーブル５２（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）では、ディジタル値Ｄ［４：０］＝［１，０，０，０，０］が選択され、周波数調整用信号Ｄ［４：０］として電流制御回路３Ａのミラー電流調整部４０に供給される。
【００７３】
ここで、例えば基準信号ＲＥＦの”Ｈ”レベル期間内のカウンタ回路５１によるカウント値が「２５５」であった場合、５０（μｓ）／２５５（クロック）＝５．１（ＭＨｚ）の出力クロック信号ＣＬＫＯＵＴが発振出力されていることになる。
【００７４】
本来、周波数調整用信号のディジタル値ＤとしてＤ［４：０］＝［１，０，０，０，０］が設定されている場合、発振回路部３Ａでは発振周波数５ＭＨｚで発振されているはずであるが、カウント値が「２５５」では、図４に示すディジタル値Ｄ［４：０］＝［１，０，０，１，０］が設定されたときのカウント値まで発振周波数がばらついていることになる。
【００７５】
このように、ばらついている発振周波数を調整するためには、カウント値「２５０」に対応するディジタル値Ｄ［４：０］が［１，０，０，０，０］から［１，０，０，１，０］までシフトしている分だけ低くなるように、書き換え手段によってルックアップテーブル５２（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）のディジタル値Ｄ［４：０］を［０，１，１，１，０］と設定すればよい。
【００７６】
このように、ルックアップテーブル５２（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）を作製することによって、カウント手段としてのカウンタ回路５１によるカウント値に応じて発振周波数を調整し、発振周波数のばらつきを当初から抑制することも可能となる。
【００７７】
以上により、本実施形態によれば、外部からカウンタ回路５１に一定期間の”Ｈ”レベル信号または”Ｌ”レベルの基準信号ＲＥＦが入力されると、その”Ｈ”レベル期間または”Ｌ”レベル期間に、現在の発振周波数の出力クロック信号ＣＬＫＯＵＴのクロック数をカウントする。ルックアップテーブル５２（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）では、カウンタ回路５１によるカウント数とミラー電流制御のためのディジタル値Ｄが対応付けて記憶されており、ディジタル値Ｄに応じて電流制御回路３Ａ内を流れるミラー電流ＡおよびＢを制御し、リングオシレータ２のトランジスタ２２および２３へのバイアス電圧ＰＢＩＡＳおよびＮＢＩＡＳを調整制御する。このように、記憶手段としてルックアップテーブル５２（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）を用い、カウンタ回路５１によるカウント値に応じたディジタル値Ｄを周波数調整用制御信号として電流制御回路３Ａのミラー電流調整部４０にフィードバックして、電流制御回路３Ａからリングオシレータ２への制御信号（バイアス電圧ＰＢＩＡＳおよびＮＢＩＡＳ）を調整制御する。これによって、電源電圧ＶＤＤ、周囲温度および製造プロセス、さらには抵抗素子の抵抗値にばらつきなどがあっても、安定した出力発振周波数のクロック信号を得ることができる。
【００７８】
このように、ばらつきが少ない安定した発振周波数が得られる本実施形態の発振装置１Ａは、例えば液晶ディスプレイを駆動する液晶コントロールＩＣなどに搭載することによって、駆動周波数のばらつきを抑制して、ビート表示現象やフリッカ表示現象などが生じることなく、より良好な表示品位を得ることができる。
【００７９】
なお、上記実施形態では、抵抗素子Ｒは、出力発振周波数の調整のために抵抗値の異なる他の抵抗素子に取り替え自在に発振回路１Ａの外部に外部抵抗素子として設けられるようにしてもよいが、これに限らず、本発明の出力発振周波数の調整機能により、図８に示すように発振回路１Ｂの電流制御回路３Ｂ内に内部抵抗素子Ｒとして内蔵するようにしてもよい。即ち、本発明の出力発振周波数の調整機能のように、抵抗素子Ｒの抵抗値にばらつきがあっても所望の出力発振周波数に調整制御できるため、従来のように抵抗素子Ｒを、出力発振周波数の調整のために抵抗値の異なる他の抵抗素子Ｒに取り替える必要がなく、抵抗素子Ｒを電流制御回路３Ｂ内に内蔵させておくこともでき、外部部品を削減できて電子機器の低コスト化を図ることができる。
【００８０】
また、上記実施形態では、ミラー電流調整部４０において、５組のスイッチ部４０ａとＰｃｈＭＯＳトランジスタ４０ｂが電圧源ＶＤＤに並列接続されている旨を説明したが、５ビットのディジタル値Ｄ［０，１，１，１，０］の場合には、例えば、第１のスイッチ部４０ａがオフ、第２〜第４のスイッチ部４０ａがオン、第５のスイッチ部４０ａがオフ状態となる。このように、５ビットなので第１〜第５のスイッチ部４０ａのオン／オフの３２の組合せにより、ＰｃｈＭＯＳトランジスタ４０ｂの電圧降下の組合せも３２通りあり、この３２通りの電圧のいずれかが選択されてＰｃｈＭＯＳトランジスタ３４の制御端子に入力されて、ミラー電流が制御される。このように、出力された５ビットの周波数調整用信号に基づいて、ミラー電流が制御されてインバータ回路２１の駆動電流を制御する制御信号を可変制御し、これをリングオシレータ２に供給することによりクロック信号の出力発振周波数を所望の出力発振周波数に調整出力することができる。ここで、ディジタル値Ｄは５ビットの情報に限らず、３ビットでも４ビットでも６ビットでもよく、これら以外の複数ビットでもよい。この場合にも、複数ビットに対応したスイッチ部４０ａとＰｃｈＭＯＳトランジスタ４０ｂの複数組が必要である。
【００８１】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００８２】
本発明は、ＣＭＯＳ構成のリングオシレータを備えた発振装置およびその発振周波数調整方法、この発振装置を用いて駆動信号が生成される液晶ディスプレイ用コントロールＩＣなどの駆動回路を備えた電子機器の分野において、電源電圧ＶＤＤ、周囲温度および製造プロセスなどのばらつきがあっても、発振周波数のばらつきを抑制することが可能となるため、液晶コントロールＩＣなどのようにその発振信号をクロック信号として用いて駆動信号を生成する回路、その駆動信号で制御される液晶ディスプレイなどのような装置、およびこのような回路や装置が搭載された電子機器などに広く利用できて、信頼性が高い動作特性を得ることができる。
【図面の簡単な説明】
【００８３】
【図１】本実施形態の発振装置の構成例を示すブロック図である。
【図２】図１の発振回路の構成例を示す回路図である。
【図３】図１の発振装置の発振周波数調整方法について説明するための信号波形図である。
【図４】図１の周波数調整制御部から発振回路に出力される周波数調整用信号のディジタル値と発振回路からの出力クロック信号の発振周波数（ＭＨｚ）との関係例を示すグラフである。
【図５】図１のルックアップテーブル（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）の設定例を示す図である。
【図６】１段のインバータ回路を持つ従来の発振回路の構成例を示す回路図である。
【図７】（ａ）は、図６の１段のリングオシレータに代えて３段のインバータ回路を持つリングオシレータの構成例を示す回路図、（ｂ）は、（ａ）のリングオシレータの動作を説明するための信号波形図である。
【図８】他の実施形態の発振回路の構成例を示す回路図である。
【符号の説明】
【００８４】
１Ａ，１Ｂ  発振回路
２  リングオシレータ
２１、２１ａ〜２１ｃ、４１〜４３  インバータ回路
２２，２２ａ〜２２ｂ，３１〜３６，４０ｂ，４４  ＰｃｈＭＯＳトランジスタ
２３，２３ａ〜２３ｂ，３７〜３９，４５  ＮｃｈＭＯＳトランジスタ
３Ａ，３Ｂ  電流制御回路
４０  ミラー電流調整部
４０ａ  スイッチ部
４  出力部
５  周波数調整制御部
５１  カウンタ回路
５２  ルックアップテーブル（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）
１０  発振装置
Ｒ  外部抵抗素子
【図１】
2005286667.tif 000003
【図２】
2005286667.tif 000004
【図３】
2005286667.tif 000005
【図４】
2005286667.tif 000006
【図５】
2005286667.tif 000007
【図６】
2005286667.tif 000008
【図７】
2005286667.tif 000009
【図８】
2005286667.tif 000010