(57)【要約】【課題】  速度上の制限、安全動作エリア問題およびオーバーシュート問題期間中の電流の浪費を改善させた電流ドライバを提供する。【解決手段】  本発明によれば、ドライバ回路がＣＭＯＳ段及びある作業を実施するためのスイッチ機能性を包含している。１つの作業は、ＣＭＯＳ段の基準電圧に対する露呈を選択的にブロックすることである。別の作業は、過渡的動作期間中にＣＭＯＳ段を選択的に保護することである。更に別の作業は、ＣＭＯＳ段から接地へ流れるリーク電流をブロックすることである。【選択図】      図２
2005027310.tif 000002
【特許請求の範囲】
【請求項１】
ドライバ回路において、
入力と出力とを具備しており且つ第一経路端子と、第二経路端子とを具備しているＣＭＯＳ段、
正基準電圧と第一経路端子との間に結合されており第一制御信号に応答して前記ＣＭＯＳ段の前記正基準電圧に対する露呈を選択的にブロックすべく動作する第一スイッチ、
負基準電圧と前記第二経路端子との間に結合されており第二制御信号に応答して前記ＣＭＯＳ段の前記負の基準電圧に対する露呈を選択的にブロックすべく動作する第二スイッチ、
前記正の基準電圧と前記ＣＭＯＳ段出力との間に結合されている第一電流源、
前記負の基準電圧と前記ＣＭＯＳ段出力との間に結合されている第二電流源、
を有していることを特徴とするドライバ回路。
【請求項２】
請求項１において、前記ＣＭＯＳ段がＣＭＯＳフォロアを有していることを特徴とするドライバ回路。
【請求項３】
請求項１において、前記ＣＭＯＳ段入力が正の電圧入力と負の電圧入力とを有していることを特徴とするドライバ回路。
【請求項４】
請求項１において、前記第一及び第二スイッチがＦＥＴを有していることを特徴とするドライバ回路。
【請求項５】
請求項１において、前記第一及び第二電流源が抵抗を介して前記ＣＭＯＳ段出力へ結合されていることを特徴とするドライバ回路。
【請求項６】
請求項１において、更に、
前記第一経路端子と接地との間に結合されており且つ前記第一制御信号に応答して過渡的動作期間中に前記ＣＭＯＳ段を選択的に保護すべく動作する第三スイッチ、
前記第二経路端子と接地との間に結合されており前記第二制御信号に応答して過渡的動作期間中に前記ＣＭＯＳ段を選択的に保護すべく動作する第四スイッチ、
を有していることを特徴とするドライバ回路。
【請求項７】
請求項６において、前記第一、第二、第三、第四スイッチがＦＥＴを有していることを特徴とするドライバ回路。
【請求項８】
請求項１において、更に、
前記正の基準電圧と前記第一経路端子との間で前記第一スイッチと直列結合されており前記第一経路端子から接地へのリーク電流をブロックする第三スイッチ、
前記負の基準電圧と前記第二経路端子との間において前記第二スイッチと直列結合されており前記第二経路端子から接地へのリーク電流をブロックする第四スイッチ、
を有していることを特徴とするドライバ回路。
【請求項９】
請求項８において、前記第一、第二、第三、第四スイッチがＦＥＴを有していることを特徴とするドライバ回路。
【請求項１０】
請求項８において、更に、
接地と直列結合されている第一及び第三スイッチとの間に結合されており且つ前記第一制御信号に応答して過渡的動作期間中に前記ＣＭＯＳ段を選択的に保護すべく動作する第五スイッチ、
接地と直列結合している第二及び第四スイッチとの間に結合されており且つ前記第二制御信号に応答して過渡的動作期間中に前記ＣＭＯＳ段を選択的に保護すべく動作する第六スイッチ、
を有していることを特徴とするドライバ回路。
【請求項１１】
請求項１０において、前記第一、第二、第三、第四、第五、第六スイッチがＦＥＴを有していることを特徴とするドライバ回路。
【請求項１２】
請求項１において、前記ドライバ回路が集積回路として実現されていることを特徴とするドライバ回路。
【請求項１３】
請求項１において、前記ドライバ回路が増幅器／前置増幅器内において使用されることを特徴とするドライバ回路。
【請求項１４】
請求項１３において、前記増幅器／前置増幅器がディスクドライバ制御器の一部であることを特徴とするドライバ回路。
【請求項１５】
ドライバ回路において、
入力と出力と第一経路端子と第二経路端子とを具備しているＣＭＯＳ段、
そのソースが正の基準電圧へ結合しており且つそのドレインが前記第一経路端子へ結合しており、且つそのゲートが第一制御信号を受取るべく結合されておりそれに応答して前記ＣＭＯＳ段の前記正の基準電圧に対する露呈を選択的にブロックすべく動作するＰチャンネルトランジスタ、
そのソースが負の基準電圧へ結合しており、そのドレインが前記第二経路端子へ結合しており、そのゲートが第二制御信号を受取るべく結合しており、それに応答して前記ＣＭＯＳ段の前記負の基準電圧に対する露呈を選択的にブロックすべく動作するＮチャンネルトランジスタ、
前記正の基準電圧と前記ＣＭＯＳ段出力との間に結合している第一電流源、
前記負の基準電圧と前記ＣＭＯＳ段出力との間に結合している第二電流源、
を有していることを特徴とするドライバ回路。
【請求項１６】
請求項１５において、前記ＣＭＯＳ段がＣＭＯＳフォロアを有していることを特徴とするドライバ回路。
【請求項１７】
請求項１５において、前記第一及び第二電流源が抵抗を介して前記ＣＭＯＳ段出力へ結合していることを特徴とするドライバ回路。
【請求項１８】
請求項１５において、前記ドライバ回路が集積回路として実現されていることを特徴とするドライバ回路。
【請求項１９】
請求項１５において、前記ドライバ回路が増幅器／前置増幅器内において使用されることを特徴とするドライバ回路。
【請求項２０】
請求項１９において、前記増幅器／前置増幅器がディスクドライバ制御器の一部であることを特徴とするドライバ回路。
【請求項２１】
ドライバ回路において、
入力と出力と第一経路端子と第二経路端子とを具備しているＣＭＯＳ段、
そのソースが正の基準電圧へ結合しており、そのドレインが前記第一経路端子へ結合しており、そのゲートが第一制御信号を受取るべく結合されており、それに応答して前記ＣＭＯＳ段の前記正の基準電圧に対する露呈を選択的にブロックすべく動作する第一Ｐチャンネルトランジスタ、
そのソースが負の基準電圧へ結合しており、そのドレインが前記第二経路端子へ結合しており、そのゲートが第二制御信号を受取るべく結合しており、それに応答して前記ＣＭＯＳ段の前記負の基準電圧に対する露呈を選択的にブロックすべく動作する第一Ｎチャンネルトランジスタ、
そのソースが接地へ結合しており、そのドレインが前記第二経路端子へ結合しており、そのゲートが前記第二制御信号を受取るべく結合しており、それに応答して過渡的動作期間中に前記ＣＭＯＳ段を選択的に保護すべく動作する第二Ｐチャンネルトランジスタ、
そのソースが接地へ結合しており、そのドレインが前記第一経路端子へ結合しており、そのゲートが前記第一制御信号を受取るべく結合しており、それに応答して過渡的動作期間中に前記ＣＭＯＳ段を選択的に保護すべく動作する第二Ｎチャンネルトランジスタ、
前記正の基準電圧と前記ＣＭＯＳ段出力との間に結合している第一電流源、
前記負の基準電圧と前記ＣＭＯＳ段出力との間に結合している第二電流源、
を有していることを特徴とするドライバ回路。
【請求項２２】
請求項２１において、前記ＣＭＯＳ段がＣＭＯＳフォロアを有していることを特徴とするドライバ回路。
【請求項２３】
請求項２１において、前記第一及び第二電流源が抵抗を介して前記ＣＭＯＳ段出力へ結合していることを特徴とするドライバ回路。
【請求項２４】
請求項２１において、前記ドライバ回路が集積回路として実現されていることを特徴とするドライバ回路。
【請求項２５】
請求項２１において、前記ドライバ回路が増幅器／前置増幅器内に使用されることを特徴とするドライバ回路。
【請求項２６】
請求項２２において、前記増幅器／前置増幅器がディスクドライバ制御器の一部であることを特徴とするドライバ回路。
【請求項２７】
ドライバ回路において、
入力と出力と第一経路端子と第二経路端子とを具備しているＣＭＯＳ段、
一対のＰチャンネルトランジスタを有しており、正の基準電圧へ結合しているソースと、前記第一経路端子へ結合しているドレインと第一相互接続ノードとを具備している第一カスコード回路であって、前記第一カスコード回路の第一ゲートが第一制御信号を受取るべく結合しており且つ前記第一カスコード回路の第二ゲートが接地へ結合しており、前記第一カスコード回路が前記第一制御信号に応答して前記ＣＭＯＳ段の前記正の基準電圧に対する露呈を選択的にブロックすべく動作し且つ更に前記第一経路端子から接地へのリーク電流をブロックすべく動作する第一カスコード回路、
一対のＮチャンネルトランジスタを有しており負の基準電圧へ結合しているソースと、前記第二経路端子へ結合しているドレインと第二相互接続ノードとを具備している第二カスコード回路であって、前記第二カスコード回路の第三ゲートが第二制御信号を受取るべく結合しており且つ前記第二カスコード回路の第四ゲートが接地へ結合しており、前記第二制御信号に応答して前記ＣＭＯＳ段の前記負の基準電圧に対する露呈を選択的にブロックすべく動作し且つ更に前記第二経路端子から接地へのリーク電流をブロックすべく動作する第二カスコード回路、
前記正の基準電圧と前記ＣＭＯＳ段出力との間に結合している第一電流源、
前記負の基準電圧と前記ＣＭＯＳ段出力との間に結合している第二電流源、
を有していることを特徴とするドライバ回路。
【請求項２８】
請求項２７において、更に、
そのソースが接地へ結合しており、そのドレインが前記第二相互接続ノードへ結合しており、そのゲートが前記第二制御信号を受取るべく結合しており、それに応答して過渡的動作期間中に前記ＣＭＯＳ段を選択的に保護すべく動作する第一Ｐチャンネルトランジスタ、
そのソースが接地へ結合しており、そのドレインが前記第一相互接続ノードへ接続しており、そのゲートが前記第一制御信号を受取るべく結合しており、それに応答して過渡的動作期間中に前記ＣＭＯＳ段を選択的に保護すべく動作する第一Ｎチャンネルトランジスタ、
を有していることを特徴とするドライバ回路。
【請求項２９】
請求項２８において、前記ＣＭＯＳ段がＣＭＯＳフォロアを有していることを特徴とするドライバ回路。
【請求項３０】
請求項２８において、前記ＣＭＯＳ段入力が正電圧入力と負電圧入力とを有していることを特徴とするドライバ回路。
【請求項３１】
請求項２８において、前記第一及び第二電流源が抵抗を介して前記ＣＭＯＳ段出力へ結合していることを特徴とするドライバ回路。
【請求項３２】
請求項２８において、前記ドライバ回路が集積回路として実現されていることを特徴とするドライバ回路。
【請求項３３】
請求項２８において、前記ドライバ回路が増幅器／前置増幅器内において使用されることを特徴とするドライバ回路。
【請求項３４】
請求項３３において、前記増幅器／前置増幅器がディスクドライバ制御器の一部であることを特徴とするドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電流ドライバに関するものであって、更に詳細には、例えば、増幅器又は前置増幅器回路において使用されるようなＣＭＯＳ電流ドライバに関するものである。
【背景技術】
【０００２】
図１を参照すると、従来の電流ドライバ１０の回路図が示されている。この電流ドライバは、トランスコンダクタンスｇｍを有しておりそのドレインがＶｃｃ（＋ｖｅ又は正の基準電圧）へ接続しているＮチャンネルトランジスタ１４と、トランスコンダクタンスｇｍを有しておりそのドレインがＶｅｅ（−ｖｅ又は負の基準電圧）へ接続しているＰチャンネルトランジスタ１６を有しているＣＭＯＳフォロア段１２を包含している。Ｎチャンネルトランジスタ１４及びＰチャンネルトランジスタ１６のソースは共通接続されている。Ｎチャンネルトランジスタ１４及びＰチャンネル１６のゲートも共通接続されており入力信号ＶＤＣ（それは−２．７Ｖ（又は例えば−２．０Ｖ等のその他の適宜の負の電圧）か又は＋２．７Ｖ（又は例えば＋２．０Ｖ等のその他の適宜の正の電圧）のいずれかの値でＶＤＣを発生する１組のスイッチを包含する回路３２によって発生される）を受取る。フォロア段１２トランジスタの接続されているソースは、更に、純粋な抵抗Ｒへ接続されており、それを介して、電流ＩＤＣ（ＤＣドライバ電流）がノード１８へ向って流れる。Ｖｃｃとノード１８との間に第一電流源２０が接続されている。第二電流源２２がノード１８とＶｅｅとの間に接続している。これらの電流源は初期的ピークオーバーシュート（ＯＳ）電流である電流ＩＯＳの発生を助ける。このＩＯＳ電流はドライバの安定化されたＤＣ電流ＩＤＣよりも大きさが大きい。出力電圧ＨＷが表われる出力２４がノード１８へ接続している。出力２４における出力電流ＩＷは電流ＩＤＣ（抵抗Ｒから供給される）と電流ＩＯＳ（第一電流源２０により供給される）との和に等しい。ドライバ１０の出力２４におけるインピーダンスＺｏｕｔは、抵抗Ｒに対する抵抗値とフォロア段１２のドライバトランジスタに対する値１／ｇｍとの和に等しい。
【０００３】
電流ドライバ１０に対する多くの適用例において、例示した回路は全体的な電流ドライバの半分に過ぎず、且つ例示したものと対称的な回路も設けられている。この形態においては、一方の電流ドライバ１０が電流を供給している間に、その相手方の電流ドライバはその電流をシンク即ち吸い込んでいる。このタイプの回路形態は当業者にとって公知である。
【０００４】
この電流ドライバ１０の具体例は、速度の制限、安全動作エリア問題及びオーバーシュート（ＯＳ）問題期間中の浪費電流を包含する多数の欠点を有している。従って、これらの問題のうちの幾つか又は全てに対処すると共に当業者により認識されているその他の問題にも対処する電流ドライバに対する改良した回路を提供することの必要性が存在している。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、改良した電流ドライバを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の１実施例によれば、ドライバ回路が提供され、それはＣＭＯＳ段及び該ＣＭＯＳ段の基準電圧に対する露呈を選択的にブロックするスイッチ機能性を包含している。
【０００７】
本発明の別の実施例によれば、ドライバ回路が提供され、それはＣＭＯＳ段及び該ＣＭＯＳ段を過渡的動作期間中に選択的に保護するスイッチ機能性を包含している。
【０００８】
本発明の別の実施例によれば、ドライバ回路が提供され、それはＣＭＯＳ段及び該ＣＭＯＳ段から接地へ流れるリーク電流をブロックするスイッチ機能性を包含している。
【０００９】
本発明の別の実施例によれば、ドライバ回路が提供され、それはＣＭＯＳ段及び該ＣＭＯＳ段の基準電圧に対する露呈を選択的にブロックし且つ該ＣＭＯＳ段を過渡的動作期間中に選択的に保護するスイッチ機能性を包含している。別の実施例においては、本ドライバ回路は、前記ＣＭＯＳ段から接地へ流れるリーク電流を保護するスイッチ機能性を包含している。
【発明を実施するための最良の形態】
【００１０】
図２を参照すると、本発明に基づく第一実施例の電流ドライバ１１０の回路図が示されている。この電流ドライバは、トランスコンダクタンスＧＭを持っているＮチャンネルトランジスタ１１４及びトランスコンダクタンスｇｍを持っているＰチャンネルトランジスタ１１６を有するＣＭＯＳフォロア段１１２を包含している。Ｎチャンネルトランジスタ１１４及びＰチャンネルトランジスタ１１６のソースは共通接続されている。Ｎチャンネルトランジスタ１１４及びＰチャンネルトランジスタ１１６のゲートも共通接続されており、入力信号ＶＤＣ（それは−２．７Ｖ（又は例えば−２．０Ｖ等のその他の適宜の負の電圧）又は＋２．７Ｖ（又は例えば＋２．０Ｖ等のその他の適宜の正の電圧）のいずれかの値を有するＶＤＣを発生する１組のスイッチを包含する回路１３０によって発生される）を受取る。フォロア段１１２トランジスタの接続されているソースは、更に、純粋な抵抗Ｒへ接続しており、それを介して、電流ＩＤＣ（ＤＣドライバ電流）がノード１１８へ向って流れる。Ｖｃｃ（＋ｖｅ又は正の基準電圧）とノード１１８との間に第一電流源１２０が接続されている。第二電流源１２２がノード１１８とＶｅｅ（−ｖｅ又は負の基準電圧）の間に接続されている。これらの電流源は、初期的ピークオーバーシュート（ＯＳ）電流である電流ＩＯＳの発生を助ける。このＩＯＳ電流は本ドライバの安定化したＤＣ出力電流ＩＤＣより大きさが大きい。出力電圧ＨＷが表われる出力１２４がノード１１８へ接続している。出力１２４における出力電流ＩＷは、電流ＩＤＣ（抵抗Ｒから供給される）及び電流ＩＯＳ（第一電流源１２０により供給される）の和に等しい。ドライバ１１０の出力１２４におけるインピーダンスＺｏｕｔは、抵抗Ｒに対する抵抗値とフォロア段１１２のドライバトランジスタに対する値１／ｇｍとの和に等しい。
【００１１】
ドライバ１１０は、更に、ＰチャンネルＦＥＴトランジスタ１４０を包含しており、そのソースはＶｃｃへ接続しており且つそのドレインはフォロア段１１２のＮチャンネルトランジスタ１１４のドレイン（段経路端子）へ接続している。トランジスタ１４０のゲートは制御信号Ｐを受取るべく接続している。本ドライバは、更に、ＮチャンネルＦＥＴトランジスタ１４２を包含しており、そのソースはＶｅｅへ接続しており、且つそのドレイン（別の段経路端子）はフォロア段１１２のＰチャンネルトランジスタ１１６のドレインへ接続している。トランジスタ１４２のゲートは制御信号Ｎを受取るべく接続している。制御信号Ｐ及びＮは、出力電圧ＨＷが電流をソース即ち供給するか又はシンク即ち吸い込まねばならないかのいずれかに依存する正しいタイミングで制御回路１４４により選択的に発生される論理信号である。
【００１２】
電流ドライバ１１０において使用されるトランジスタに対する典型的な幅／長さ寸法は、トランジスタ１１２（２５０μｍ／０．３５μｍ）、トランジスタ１１４（７５０μｍ／０．３５μｍ）、トランジスタ１４０（３７５μｍ／０．３５μｍ）、トランジスタ１４２（１５０μｍ／０．３５μｍ）である。
【００１３】
図１の電流ドライバ１０の場合の如く、電流ドライバ１１０は全体的な電流ドライバの半分に過ぎず、例示したものと対称的な回路が当業者に公知の態様で接続して設けられている。この形態においては、一方の電流ドライバ１１０が電流をソース即ち供給している間に、その相手方の電流ドライバはその電流をシンク即ち吸い込んでいる。動作において、この電流ドライバ１１０が電流をソース即ち供給している場合に、入力ＶＤＣは典型的に１．３ボルトと２．７ボルトとの間の正の電圧であり且つ電流ＩＤＣは１５−６５ｍＡである場合がある。制御回路１１４が制御信号Ｐ＝０Ｖを発生しているのでＰチャンネルトランジスタ１４０は導通状態であり且つ該制御信号が制御信号Ｎ＝Ｖｅｅ（例えば、−３．３Ｖ）を発生しているのでＮチャンネルトランジスタ１４２はオフである。更に、Ｎチャンネルトランジスタ１１４は導通状態であり、且つ正入力ＶＤＣのためにＰチャンネルトランジスタ１１６は強くオフしている。
【００１４】
トランジスタ１４０及び１４２はスイッチとして動作し、それらは、開いている場合に、トランジスタ１１４及び１４６が直接的にＶｃｃ又はＶｅｅに対して露呈されることを防止することに貢献するので、電流ドライバ１１０は電流ドライバ１０と比較して改良されている。このことは、トランジスタ１１４及び１１６がブレークダウンすることを保護する上で電流ドライバ１１０を助ける。
【００１５】
このような改良にも拘わらず、電流ドライバ１１０の場合に、遭遇する幾つかの欠点が存在している。第一に、ＶＤＣは＋２．７Ｖと−２．７Ｖ（最悪の場合）の間でスイングせねばならないので、電流ドライバ１１０は速度上の制限を有している。何故ならば、トランジスタ１１４又はトランジスタ１１６の一方が導通状態を開始する場合に他方が瞬間的にスイッチオフされることはないからである。更に、トランジスタ１４０及び１４２はそれらのブレークダウン値の２倍を超えるドレイン対ソース及びゲート対ドレイン電圧を見る。出力１２４における電圧が正へ向う場合に、トランジスタ１４２のドレインはその出力電圧に追従する傾向となり且つトランジスタ１１６は完全にオフされることはないのでトランジスタ１４２はブレークダウンする。同様に、その出力電圧が負へ向う場合にトランジスタ１４０はブレークダウンする。従って、トランジスタ１４０及び１４２はＤＣ期間中にトランジスタ１１４及び１１６を保護することを助けるが、過渡的期間中にブレークダウンが発生する危険性は残存している。
【００１６】
次に、図３を参照すると、電流ドライバ１１０の場合に遭遇する欠点に対する解決方法が示されている。図３は、本発明に基づく電流ドライバ２１０の第二実施例の回路図を示している（図３における同様の参照番号は図２における同様のコンポーネントを意味している）。
【００１７】
電流ドライバ２１０は、更に、ＮチャンネルＦＥＴトランジスタ１５０を包含しており、そのドレインはトランジスタ１１４及び１４０の接続されているドレインへ接続している。トランジスタ１５０のゲートは制御信号Ｐを受取るべく接続されている。トランジスタ１５０のソースは接地へ接続している。電流ドライバ２１０は、更に、ＰチャンネルＦＥＴトランジスタ１５２を包含しており、そのドレインはトランジスタ１１６及び１４２の接続されているドレインへ接続している。トランジスタ１５２のゲートは制御信号Ｎを受取るべく接続している。トランジスタ１５２のソースは接地へ接続している。
【００１８】
電流ドライバ２１０において使用されるトランジスタに対する典型的な幅／長さ寸法は、トランジスタ１１２（２５０μｍ／０．３５μｍ）、トランジスタ１１４（７５０μｍ／０．３５μｍ）、トランジスタ１４０（３７５μｍ／０．３５μｍ）、トランジスタ１４２（１５０μｍ／０．３５μｍ）、トランジスタ１５０（１５０μｍ／０．３５μｍ）、トランジスタ１５２（３７５μｍ／０．３５μｍ）である。
【００１９】
図１の電流ドライバ１０の場合の如く、電流ドライバ２１０は全体的な電流ドライバの半分に過ぎず、例示したものと対称的な回路が設けられており且つ当業者に公知の態様で接続されている。この形態においては、一方の電流ドライバ２１０が電流をソース即ち供給している場合に、その相手方の電流ドライバはその電流をシンク即ち吸い込んでいる。動作において、この電流ドライバ２１０が電流をソース即ち供給している場合には、入力ＶＤＣは典型的に１．３ボルトと２．７ボルトとの間の正の電圧であり且つ電流ＩＤＣは１５−６５ｍＡである場合がある。制御回路１４４は制御信号Ｐ＝０Ｖを発生するのでＰチャンネルトランジスタ１４０は導通状態であり、且つ制御回路１４４は制御信号Ｎ＝Ｖｅｅ（例えば、−３．３Ｖ）を発生するのでＮチャンネルトランジスタ１４２はオフである。更に、Ｎチャンネルトランジスタ１１４は導通状態であり、且つＶＤＣが正であるのでＰチャンネルトランジスタ１１６は強くオフしている。トランジスタ１１４及び１４０が導通状態であるか又は導通を開始する場合に（即ち、過渡的条件期間中）、トランジスタ１５０は強制的に接地をトランジスタ１４２のドレインへ印加し、従って上述した如くそれをブレークダウンから保護する。同様に、トランジスタ１１６及び１４２が導通状態であるか又は導通を開始する場合（過渡的条件）、トランジスタ１５２は強制的に接地をトランジスタ１４０のドレインへ印加させ、従ってそれを上述した如くブレークダウンから保護する。
【００２０】
トランジスタ１５０及び１５２はスイッチとして動作し、それは、閉じられている場合に、トランジスタ１１４及び１１６を過渡的動作期間中にブレークダウンから保護すべく寄与するので、電流ドライバ２１０は電流ドライバ１１０と比較して改良されている。
【００２１】
これらの改良点にも拘わらず、電流ドライバ２１０の場合に幾つかの欠点が存在している。第一に、ＶＤＣは＋２．７Ｖと−２．７Ｖ（最悪の場合）の間でスイングせねばならないので、トランジスタ１１４又はトランジスタ１１６のうちの一方が導通状態を開始する場合に他方が瞬間的にスイッチオフされることがないので、電流ドライバ２１０は速度上の制限を有している。更に、出力１２４における電圧が負へ移行する場合にはトランジスタ１１４及び１５０を介して又は出力１２４における電圧が正へ移行する場合にはトランジスタ１１６及び１５２を介して電流源からのオーバーシュート（ＯＳ）電流が部分的に接地へリークする。このリークは、トランジスタ１１４又は１１６のうちの一方がオンする場合に他方が完全にオフしないために発生する。
【００２２】
次に、図４を参照すると、電流ドライバ２１０の場合に発生する欠点に対する解決方法が提示されている。図４は本発明に基づく電流ドライバ３１０の第三実施例の回路図である（図４における同様の参照番号は図２及び３における同様の構成要素を参照している）。
【００２３】
電流ドライバ３１０は、更に、トランジスタ１１４と１０４との間にカスコード形態におけるＰチャンネルＦＥＴトランジスタ１６０を包含している。トランジスタ１６０のゲートは接地へ接続している。電流ドライバ３１０は、更に、トランジスタ１１６及び１４２の間にカスコード形態にあるＮチャンネルＦＥＴトランジスタ１６２を包含している。トランジスタ１６２のゲートは接地へ接続している。
【００２４】
勿論、トランジスタ１６０のカスコード形態はトランジスタ１４０をトランジスタ１１４と１６０との間に代替的に配置させることが可能であることが認識される。同様に、トランジスタ１６２のカスコード形態は、代替的に、トランジスタ１４２をトランジスタ１１６と１６２との間に配置させることを可能とする。
【００２５】
電流ドライバ３１０において使用されるトランジスタに対する典型的な幅／長さ寸法は、トランジスタ１１２（２５０μｍ／０．３５μｍ）、トランジスタ１１４（７５０μｍ／０．３５μｍ）、トランジスタ１４０（５００μｍ／０．３５μｍ）、トランジスタ１４２（２００μｍ／０．３５μｍ）、トランジスタ１５０（１０μｍ／０．３５μｍ）、トランジスタ１５２（３０μｍ／０．３５μｍ）、トランジスタ１６０（５００μｍ／０．３５μｍ）、トランジスタ１６２（２００μｍ／０．３５μｍ）である。
【００２６】
図１の電流ドライバ１０の場合の如く、電流ドライバ３１０は全体的な電流ドライバの半分に過ぎず、図示したものと対称的な回路も設けられ且つ当業者に公知の態様で接続される。この形態において、一方の電流ドライバ３１０が電流をソース即ち供給している場合に、その相手方の電流ドライバはその電流をシンク即ち吸い込む。動作において、この電流ドライバ３１０が電流をソース即ち供給している場合に、入力ＶＤＣは典型的に１．３ボルトと２．７ボルトとの間の正の電圧であり且つ電流ＩＤＣは１５−６５ｍＡである場合がある。制御回路１４４が制御信号Ｐ＝０Ｖを発生するのでＰチャンネルトランジスタ１４０は導通状態にあり、且つ制御回路１４４が制御信号Ｎ＝Ｖｅｅ（例えば、−３．３Ｖ）を発生するのでＮチャンネルトランジスタ１４２はオフである。更に、ＶＤＣが正であるので、Ｎチャンネルトランジスタ１１４は導通状態にあり且つＰチャンネルトランジスタ１１６はオフである。然しながら、接地へのリーク電流はトランジスタ１６２によりブロックされるので、トランジスタ１１４がオンする場合にトランジスタ１１６は強くオフされることは必要ではない。逆に、トランジスタ１６０は接地へのリーク電流をブロックするので、Ｐチャンネルトランジスタ１１６がオンする場合に、Ｎチャンネルトランジスタ１１４は強くオフされることは必要ではない。
【００２７】
好適には、上述したようなリーク電流のブロック即ち阻止は、トランジスタ１１６のゲートを負の電圧（ＶＤＣが負である場合）へバイアスすること又はトランジスタ１１４のゲートを正の電圧（ＶＤＣが正である場合）へバイアスすることの必要性を解消する。そのために、フォロア１１２のゲートを分離することが可能であり且つ入力信号ＶＤＣは２つのコンポーネント、即ちＶＤＣＰ（それは正のＶＤＣか接地のいずれかである）及びＶＤＣＮ（それは負のＶＤＣか又は接地のいずれかである）として供給することが可能である。ＶＤＣＰ／ＶＤＣＮを発生するための回路１６４が設けられており、その場合に、第一組のスイッチが＋２．７Ｖ（又は例えば＋２．０Ｖ等のその他の適切な正の電圧）又は０Ｖの値でＶＤＣＰを発生し且つ第二組のスイッチが０Ｖ又は−２．７Ｖ（又はその他の例えば−２．０Ｖ等の適切な負の電圧）の値でＶＤＣＮを発生する。
【００２８】
電流ドライバ３１０は、ＶＤＣの半分のスイング動作をサポートするので、電流ドライバ２１０と比較して改良されている。例えば、−２．７Ｖから＋２．７Ｖへの完全なスイングを行わねばならない代わりに、ＶＤＣＰは＋２．７Ｖと接地（最悪の場合）との間でスイングすることが必要であるに過ぎず且つＶＤＣＮは−２．７Ｖと接地（最悪の場合）との間でスイングすることが必要であるに過ぎない。そのために、図１−３の実現例の場合のように完全な−２．７Ｖから＋２．７Ｖへのスイングを実施することが必要とされる場合よりも、ＶＤＣＰおよびＶＤＣＮ信号はより迅速に所望の値に到達することが可能である。更に、トランジスタ１６０及び１６２により与えられるブロック効果のためにＯＳ電流の接地へのリークは存在しない。更に、図３における実現例の場合と比較して、上述した如くトランジスタ１５０及び１５２は非常に小型のトランジスタとすることが可能である。更に、トランジスタ１６０及び１６２は、スイッチングパワーの散逸に影響を与えることなしに、上述したように、比較的大型のトランジスタとすることが可能である。更に、本ドライバは低パワー装置であり且つ零入力状態電流が必要とされることはない。更に、本ドライバは完全にＣＭＯＳであり、従って製造期間中にエキストラなマスクを必要とし且つ零入力状態電流問題を導入するバイポーラ装置に対する必要性を解消している。最後に、本ドライバはＤＣ期間に整合されたインピーダンスを有しており、オーバーシュートの後及びＤＣ動作期間中に受信される場合に信号の反射が抑圧される。
【００２９】
本発明のドライバ回路は、好適には、増幅器及び前置増幅器（集約的に参照番号４００で示してある）の実現例において使用することが可能である。より詳細には、本発明のドライバ回路は、ハードディスクドライブ制御器５００において使用される前置増幅器集積回路チップ４５０において使用することが可能である。この適用例においては、出力電流は所望の波形を有しており且つハードディスク媒体上に情報を書込むための磁界を発生する誘導性ヘッドを介して通過される。このような適用例に対する典型的な波形は高速の上昇時間（約４００ｐｓ）、約９０ｍＡのピーク電流（オーバーシュート）及び４０ｍＡのＤＣ電流を有している。本発明のドライバは、所要のＤＣ電流を発生することに寄与する場合に特に有用である。
【００３０】
本発明のドライバはディスクリートなコンポーネントで実現することが可能であるが、本回路を集積回路として製造することが望ましい。
【００３１】
ＣＭＯＳ段１１２はフォロアとして例示してあるが、当業者により理解されるように、与えられた適用例の場合に、ＣＭＯＳ段は、その代わりに、公知のＣＭＯＳ形態でインバータとして実現することが可能である。
【００３２】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【００３３】
【図１】従来の電流ドライバを示した回路図。
【図２】本発明に基づく第一実施例の電流ドライバを示した回路図。
【図３】本発明に基づく第二実施例の電流ドライバを示した回路図。
【図４】本発明に基づく第三実施例の電流ドライバを示した回路図。
【符号の説明】
【００３４】
１１０  電流ドライバ
１１２  ＣＭＯＳフォロア段
１１４  Ｎチャンネルトランジスタ
１１６  Ｐチャンネルトランジスタ
【図１】
2005027310.tif 000003
【図２】
2005027310.tif 000004
【図３】
2005027310.tif 000005
【図４】
2005027310.tif 000006