(57)【要約】  【課題】  ＭＬＳ（マルチライン駆動）方式を用いて表示デバイスを駆動する半導体集積回路において、半導体基板におけるＭＬＳ演算回路の占有面積を大幅に削減する。  【解決手段】  この半導体集積回路は、複数ライン分のＲＧＢの画像データをラッチする第１のラッチ回路２０ａ〜２０ｃと、第１のラッチ回路にラッチされている複数ライン分のＲＧＢの画像データの内の１つを順次選択するセレクタ回路３０と、セレクタ回路によって選択された複数ライン分の画像データに対してＭＬＳ演算処理を順次施す演算回路４０と、演算回路によって演算が施された画像データをラッチする第２のラッチ回路６０ａ〜６０ｃ及び７０と、第２のラッチ回路にラッチされた画像データに基づいてパルス幅変調を行うことにより複数の表示信号を生成するパルス幅変調回路８０とを具備する。【選択図】  図２
2005338482.tif 000002
【特許請求の範囲】
【請求項１】
画像表示デバイスの複数ラインの走査電極を同時に選択するマルチライン駆動方式に従って、ＲＧＢ（赤、緑、青）の画像データに基づいて前記画像表示デバイスの複数の信号電極にＲＧＢの表示信号を供給する半導体集積回路であって、
複数ライン分のＲの画像データと複数ライン分のＧの画像データと複数ライン分のＢの画像データとをラッチする第１のラッチ回路と、
前記第１のラッチ回路にラッチされている複数ライン分のＲの画像データと複数ライン分のＧの画像データと複数ライン分のＢの画像データとの内の１つを順次選択するセレクタ回路と、
前記セレクタ回路によって選択された複数ライン分の画像データに対して、マルチライン駆動方式に従った演算処理を順次施す演算回路と、
前記演算回路によって演算が施された画像データをラッチする第２のラッチ回路と、
前記第２のラッチ回路にラッチされた画像データに基づいてパルス幅変調を行うことによりＲＧＢの表示信号を生成するパルス幅変調回路と、
を具備する半導体集積回路。
【請求項２】
前記演算回路によって演算が施された画像データに対し、制御信号に従って時間軸上における並びを１表示期間毎に反転させる処理を施して、ＲＧＢの画像データを順次出力する左右反転回路をさらに具備する請求項１記載の半導体集積回路。
【請求項３】
前記第２のラッチ回路が、
前記左右反転回路から順次出力されるＲＧＢの画像データの内から、第１のタイミングでＲの画像データをラッチするＲラッチ回路と、
前記左右反転回路から順次出力されるＲＧＢの画像データの内から、第２のタイミングでＧの画像データをラッチするＧラッチ回路と、
前記左右反転回路から順次出力されるＲＧＢの画像データの内から、第３のタイミングでＢの画像データをラッチするＢラッチ回路と、
前記Ｒラッチ回路と前記Ｇラッチ回路と前記Ｂラッチ回路からそれぞれ出力されるＲＧＢの画像データを同一のタイミングでラッチするＲＧＢラッチ回路と、
を含む、請求項２記載の半導体集積回路。
【請求項４】
前記パルス幅変調回路が、カウンタから出力されるカウント値に基づいて比較データを生成し、単位ビット長の画像データと比較データとを比較して、その比較結果に基づいて表示信号のパルス幅を決定する、請求項１〜３のいずれか１項記載の半導体集積回路。
【請求項５】
前記パルス幅変調回路によって生成されるＲＧＢの表示信号のレベルをシフトさせて出力する複数の出力回路をさらに具備する請求項１〜４のいずれか１項記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＣＤ（liquid crystal display：液晶表示パネル）等の表示デバイスを駆動するための半導体集積回路（ドライバＩＣ）に関し、特に、ＭＬＳ（multi line selection：マルチライン駆動）方式を用いて表示デバイスを駆動する半導体集積回路に関する。
【背景技術】
【０００２】
腕時計や携帯電話等の小型機器の表示部において、液晶パネルが広く利用されている。液晶パネルに表示される画像の色調（色相及び明度）は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のそれぞれの画像データに基づいて表示される各色の明度によって決定される。
【０００３】
例えば、１６ビットの画像データを用いる場合には、一般に、Ｒ（赤）に５ビット、Ｇ（緑）に６ビット、Ｂ（青）に５ビットを割り当て、Ｇ（緑）について２６＝６４階調の明度を表示し、トータルで２１６＝約６５ｋ色の色調を表現することができる。なお、Ｒ（赤）とＢ（青）の画像データについても、回路の共通化を図るため、単位ビット長を５ビットから６ビットに変換して用いられる。
【０００４】
一方、１２ビットの画像データを用いる場合には、各色の画像データの単位ビット長が４ビットであり、各色について２４＝１６階調の明度を表示し、トータルで２１２＝４０９６色の色調を表現することができる。各色の画像データの単位ビット長が４ビットと６ビットの双方の画像データに対応する場合には、４ビットの単位ビット長を６ビットに変換することが行われている。
【０００５】
ところで、各色の明度を決定するために液晶パネルに供給する表示信号を、ＰＷＭ（pulse width modulation：パルス幅変調）方式を用いて生成することが行われている。例えば、６４階調の明度による表示は、単位ビット長が６ビットの画像データと、所定のタイミングごとにカウントアップされて出力される６ビットのデータとを比較し、両者が一致する迄は液晶パネルの画素を発光させ、一致した後は液晶パネルの画素を発光させないことにより実現される。
【０００６】
また、単純マトリックス型の液晶パネルを用いる場合には、液晶パネルの応答速度の向上を図るために、複数の走査電極を同時に選択するＭＬＳ方式が用いられることがある。ＭＬＳ方式においては、同時に選択される複数の走査電極の走査パターンと、その走査パターンに対応する複数ライン分の階調データとを用いて、複数フィールド分のＭＬＳ演算が行われ、その結果得られた出力電圧の組合せが複数の信号電極に供給される。これにより、液晶パネルの応答速度を改善しながら、消費電力を削減することができる。
【０００７】
関連する技術として、下記の特許文献１には、複数回の読出し動作を行う場合に、無駄な階調データの読出しを省いて表示駆動する表示駆動回路が開示されている。この表示駆動回路の表示データＲＡＭ（ランダムアクセスメモリ）においては、表示駆動回路の出力パッドのピッチ内に、２ライン分の階調データを保持するメモリセルが、出力パッドの配列方向に配置されている。ラッチ回路は、第１及び第２のクロック信号に基づいて、表示データＲＡＭから読み出された４ライン分の階調データをラッチする。セレクタ回路は、ラッチ回路にラッチされた階調データから、連続する３ライン分の階調データを選択出力する。ＭＬＳ用信号変換回路は、選択出力された３ライン分の階調データに基づいて、３ライン同時選択のＭＬＳ演算結果を生成する。信号電極駆動回路は、ＭＬＳ演算結果に基づいて、駆動電圧を出力パッドに出力する。
【０００８】
また、下記の特許文献２には、ＭＬＳによる表示駆動を行う場合に、電圧レベル数を削減する簡素な構成で、コントラスト比の劣化を抑えることができる表示駆動回路が開示されている。この表示駆動回路においては、４つのＲＯＭ（デコード回路）に、３ライン分の表示パターンに対応した階調データの第１〜第４ビットが供給される。これらのＲＯＭは、走査パターンと仮想電極のダミーの走査パターンとの組合せにより規定される直交関数を用いて、階調データの第１〜第４ビットによって特定される表示パターンとこれに対応するダミーの表示パターンとに対して行われた４ライン同時選択のＭＬＳ演算結果を、フィールド信号ｆ１〜ｆ４に基づいてデコード出力する。
【０００９】
しかしながら、特許文献１又は特許文献２に記載されている表示駆動回路においては、ＲＧＢ（赤、緑、青）の各色毎にＭＬＳ演算回路（デコード回路）を必要とするので、半導体基板におけるＭＬＳ演算回路の占有面積が大きくなってしまう。
【特許文献１】特開２００３−１７３１７０号公報  （第１頁、図５）
【特許文献２】特開２００３−１７３１６８号公報  （第１頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、上記の点に鑑み、本発明は、ＭＬＳ方式を用いて表示デバイスを駆動する半導体集積回路（ドライバＩＣ）において、半導体基板におけるＭＬＳ演算回路の占有面積を大幅に削減することを目的とする。
【課題を解決するための手段】
【００１１】
以上の課題を解決するため、本発明に係る半導体集積回路は、画像表示デバイスの複数ラインの走査電極を同時に選択するマルチライン駆動方式に従って、ＲＧＢ（赤、緑、青）の画像データに基づいて画像表示デバイスの複数の信号電極にＲＧＢの表示信号を供給する半導体集積回路であって、複数ライン分のＲの画像データと複数ライン分のＧの画像データと複数ライン分のＢの画像データとをラッチする第１のラッチ回路と、第１のラッチ回路にラッチされている複数ライン分のＲの画像データと複数ライン分のＧの画像データと複数ライン分のＢの画像データとの内の１つを順次選択するセレクタ回路と、セレクタ回路によって選択された複数ライン分の画像データに対して、マルチライン駆動方式に従った演算処理を順次施す演算回路と、演算回路によって演算が施された画像データをラッチする第２のラッチ回路と、第２のラッチ回路にラッチされた画像データに基づいてパルス幅変調を行うことによりＲＧＢの表示信号を生成するパルス幅変調回路とを具備する。
【００１２】
本発明に係る半導体集積回路は、演算回路によって演算が施された画像データに対し、制御信号に従って時間軸上における並びを１表示期間毎に反転させる処理を施して、ＲＧＢの画像データを順次出力する左右反転回路をさらに具備するようにしても良い。
【００１３】
その場合に、第２のラッチ回路が、左右反転回路から順次出力されるＲＧＢの画像データの内から、第１のタイミングでＲの画像データをラッチするＲラッチ回路と、左右反転回路から順次出力されるＲＧＢの画像データの内から、第２のタイミングでＧの画像データをラッチするＧラッチ回路と、左右反転回路から順次出力されるＲＧＢの画像データの内から、第３のタイミングでＢの画像データをラッチするＢラッチ回路と、Ｒラッチ回路とＧラッチ回路とＢラッチ回路からそれぞれ出力されるＲＧＢの画像データを同一のタイミングでラッチするＲＧＢラッチ回路とを含むようにしても良い。
【００１４】
以上において、パルス幅変調回路が、カウンタから出力されるカウント値に基づいて比較データを生成し、単位ビット長の画像データと比較データとを比較して、その比較結果に基づいて表示信号のパルス幅を決定するようにしても良い。
【００１５】
また、本発明に係る半導体集積回路は、パルス幅変調回路によって生成されるＲＧＢの表示信号のレベルをシフトさせて出力する複数の出力回路をさらに具備するようにしても良い。
【発明の効果】
【００１６】
本発明によれば、ＲＧＢの画像データの内からセレクタ回路によって順次選択された画像データに対して、演算回路が、マルチライン駆動方式に従った演算処理を順次施すようにしたので、半導体基板におけるＭＬＳ演算回路の占有面積を大幅に削減することができる。これにより、ＲＡＭ回路との面積バランスが向上して、無効エリアを少なくすることが可能となる。また、半導体チップの面積を縮小して、１枚のウエハから取り出せる有効なチップ数を増加させることが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。
図１に、本発明の一実施形態に係る半導体集積回路を用いた画像表示装置の構成を示す。本実施形態においては、液晶表示装置を例にとって説明する。なお、本願において、基板とは、透明絶縁基板、プリント基板、フレキシブル基板等、液晶表示パネル及びドライバＩＣを実装して電気的に配線を行うことが可能なものをいうが、本実施形態においてはガラス基板が用いられる。
【００１８】
図１に示すように、この画像表示装置は、基板５と、基板５上に実装されたドライバＩＣ１及び２と、液晶パネル３とを含んでいる。ドライバＩＣ（Ｙドライバ）１は、ラインパルスに同期して、液晶パネル３を駆動するための走査信号を出力する。一方、ドライバＩＣ（Ｘドライバ）２は、液晶パネル３に表示すべき画像情報を表す画像データを記憶するＲＡＭ（ランダムアクセスメモリ）１０を内蔵しており、液晶パネル３を駆動するための表示信号を出力すると共に、Ｙドライバ１にラインパルスを供給する。ここで、Ｘドライバ２には、ＭＰＵ（マイクロプロセッサユニット）４が接続されており、ＭＰＵ４から出力される画像データや、ＲＡＭ１０における画像データの記憶領域を指定するために用いられるアドレスや、各種の制御信号が、Ｘドライバ２に入力される。
【００１９】
液晶パネル３は、セグメント方向において複数の領域を有し、コモン方向においても複数の領域を有している。ここで、セグメント方向の１つの領域とコモン方向の１つの領域を特定することにより、１つのドット、即ち、画素が特定される。カラー画像表示装置の場合には、ＲＧＢ（赤、緑、青）の３つのドットが、１つの画素の画像情報を表すために用いられる。
【００２０】
これらの領域に電圧を印加するため、液晶パネル３には、セグメント方向に複数の信号電極が並べられ、コモン方向に複数の走査電極が並べられている。複数の信号電極は、Ｘドライバ２に設けられた複数の出力端子にそれぞれ接続され、複数の走査電極は、Ｙドライバ１に設けられた複数の出力端子にそれぞれ接続されている。
【００２１】
Ｘドライバ２は、ＲＡＭ１０に記憶されている画像データに基づいて、液晶パネル３のセグメント方向に並べられた複数の信号電極に供給するための表示信号Ｓ１、Ｓ２、・・・を生成する。ここで、ｉ＝１、２、・・・とすると、表示信号Ｓ（３ｉ−２）は、Ｒ（赤）の表示信号であり、表示信号Ｓ（３ｉ−１）は、Ｇ（緑）の表示信号であり、表示信号Ｓ（３ｉ）は、Ｂ（青）の表示信号である。
【００２２】
また、Ｙドライバ１は、Ｘドライバ２から供給されるラインパルスに従って、液晶パネル３を走査するための走査信号Ｃ１、Ｃ２、・・・を生成し、液晶パネル３のコモン方向に並べられた複数の走査電極にそれぞれ供給する。
【００２３】
本発明においては、液晶パネル３が、複数の走査電極を同時に選択するＭＬＳ（マルチライン駆動）方式によって駆動される。ＭＬＳ方式においては、走査電極の同時選択数がｍである場合に、Ｙドライバ１は、ｍライン単位に走        査電極を走査し、Ｘドライバ２は、ｎライン単位の表示パターンに基づくセグメント波形を有する表示信号を信号電極に供給する。ここで、ｎ、ｍは自然数であり、ｎ＝ｍとしても良い。このセグメント波形は、走査電極の走査パターンに対応した直交関数を用いて、表示パターンに対して行うＭＬＳ演算によって特定される。
【００２４】
一般に、ｍライン同時選択のＭＬＳ方式においては、走査電極の駆動に必要な電圧レベル数は３で、信号電極の駆動に必要な電圧レベル数は（ｍ＋１）である。これらの電圧レベルは、電源回路によって生成され、Ｙドライバ１及びＸドライバ２に供給される。
【００２５】
図２は、図１に示すＸドライバの構成を示すブロック図である。このＸドライバは、画像表示デバイスの複数ライン（本実施形態においては、３ラインとする）の走査電極を同時に選択するマルチライン駆動方式に従って、ＲＧＢの画像データに基づいて、画像表示デバイスの複数の信号電極にＲＧＢの表示信号を供給する。
【００２６】
図２に示すように、Ｘドライバは、図１に示すＭＰＵ４から供給されるＲＧＢの画像データを記憶するＲＡＭ１０と、３ライン分のＲＧＢの画像データをラッチするラッチ回路２０と、ラッチ回路２０にラッチされているＲＧＢの画像データの内の１つを順次選択するセレクタ回路３０と、セレクタ回路３０によって選択された画像データに対して、マルチライン駆動方式に従ったＭＬＳ演算処理を順次施すＭＬＳ演算回路４０とを有している。ここで、ＲＡＭ１０は、Ｒデータを記憶するＲデータＲＡＭ１０ａと、Ｇデータを記憶するＧデータＲＡＭ１０ｂと、Ｂデータを記憶するＢデータＲＡＭ１０ｃとを含んでいる。また、ラッチ回路２０は、３ライン分のＲデータをラッチするＲラッチ回路２０ａと、３ライン分のＧデータをラッチするＧラッチ回路２０ｂと、３ライン分のＢデータをラッチするＢラッチ回路２０ｃとを含んでいる。
【００２７】
さらに、Ｘドライバは、ＭＬＳ演算回路４０において演算が施された画像データに対し、制御信号に従って時間軸上における並びを１表示期間毎に反転させる処理を施して、ＲＧＢの画像データを順次出力する左右反転回路５０と、左右反転回路５０から順次出力されるＲＧＢの画像データの内から、第１のタイミングでＲデータをラッチするＲラッチ回路６０ａと、第２のタイミングでＧデータをラッチするＧラッチ回路６０ｂと、第３のタイミングでＢデータをラッチするＢラッチ回路６０ｃと、ラッチ回路６０ａ〜６０ｃからそれぞれ出力されるＲＧＢの画像データを同一のタイミングでラッチするＲＧＢラッチ回路７０と、ＲＧＢラッチ回路７０にラッチされた画像データに基づいてパルス幅変調を行うことによりＲＧＢの表示信号を生成するＰＷＭ回路８０と、ＰＷＭ回路８０によって生成されるＲＧＢの表示信号のレベルをシフトさせて出力するＲ出力回路９０ａ、Ｇ出力回路９０ｂ、Ｂ出力回路９０ｃとを有している。
【００２８】
次に、図２に示すＸドライバの動作について、図２及び図３を参照しながら説明する。
図３は、図２に示すＸドライバの動作を説明するためのタイミングチャートである。図３に示すように、画像の１表示期間を表す基準クロック信号ＣＬに同期して、基準クロック信号ＣＬの１／１６の周期を有するクロック信号ＣＬＫが生成される。このクロック信号ＣＬＫに基づいて、タイミングの異なる３つのクロック信号ＣＬＫ１〜ＣＬＫ３と、ＲＡＭ１０から３ライン分の画像データを読み出すために用いられる信号ＰＲＣと、ＲＡＭ１０の読出しアドレスを生成するために用いられる信号ＬＣＤＲＤＡＤとが生成される。信号ＬＣＤＲＤＡＤに基づいて、ＲＡＭ１０の読出しアドレスが、「０」、「１」、「２」、・・・と算出される。
【００２９】
クロック信号ＣＬＫ１〜ＣＬＫ３に同期して、Ｒラッチ回路２０ａは、３ライン分のＲデータをラッチし、Ｇラッチ回路２０ｂは、３ライン分のＧデータをラッチし、Ｂラッチ回路２０ｃは、３ライン分のＢデータをラッチする。
【００３０】
また、クロック信号ＣＬＫに基づいて、選択信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬが生成される。セレクタ回路３０は、選択信号ＲＳＥＬがローレベルであるときに、Ｒラッチ回路２０ａにラッチされている３ライン分のＲデータを選択し、選択信号ＧＳＥＬがローレベルであるときに、Ｇラッチ回路２０ｂにラッチされている３ライン分のＧデータを選択し、選択信号ＢＳＥＬがローレベルであるときに、Ｂラッチ回路２０ｃにラッチされている３ライン分のＢデータを選択する。なお、セレクタ回路３０の出力信号レベルが不定とならないように、選択信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬの内のいずれかが必ずローレベルにされる。
【００３１】
ＭＬＳ演算回路４０は、１つのフレームを構成する４つのフィールドの順序を表す信号ＦＸ１〜ＦＸ４に従って、セレクタ回路３０によって選択された画像データに対してＭＬＳ演算処理を順次施す。ＭＬＳ演算回路４０は、各フィールドにおいて、各々のフィールドに対応する直交演算処理を行い、このような４つのフィールドが一巡することにより、１フレームの画像が表示される。
【００３２】
左右反転回路５０は、ＭＬＳ演算回路４０において演算が施された画像データに対し、制御信号Ｌ／Ｒに従って、時間軸上における並びを１表示期間毎に反転させる左右反転処理を施す。これにより、連続する２つの表示期間における表示信号の波形を左右対称（静止画の場合）として、画面の端における表示信号のレベル変化を小さくすることができる。
【００３３】
さらに、クロック信号ＣＬＫに基づいて、タイミングの異なる３つのクロック信号ＲＣＬＫ、ＧＣＬＫ、ＢＣＬＫが生成される。Ｒラッチ回路６０ａは、左右反転回路５０から順次出力されるＲＧＢの画像データの内から、クロック信号ＲＣＬＫに同期してＲデータをラッチし、Ｇラッチ回路６０ｂは、左右反転回路５０から順次出力されるＲＧＢの画像データの内から、クロック信号ＧＣＬＫに同期してＧデータをラッチし、Ｂラッチ回路６０ｃは、左右反転回路５０から順次出力されるＲＧＢの画像データの内から、クロック信号ＢＣＬＫに同期してＢデータをラッチする。
【００３４】
ＲＧＢラッチ回路７０は、基準クロック信号ＣＬに同期して、ラッチ回路６０ａ〜６０ｃからそれぞれ出力されるＲＧＢの画像データをラッチする。ＰＷＭ回路８０は、比較データ作成用のクロック信号をカウントするカウンタから出力されるカウント値に基づいて比較データを生成し、単位ビット長の画像データと比較データとを比較して、その比較結果に基づいて表示信号のパルス幅を決定する。ＰＷＭ回路８０によって生成されたＲＧＢの表示信号は、Ｒ出力回路９０ａ、Ｇ出力回路９０ｂ、Ｂ出力回路９０ｃを介して出力パッドに出力される。
【産業上の利用可能性】
【００３５】
本発明は、ＬＣＤ等の表示デバイスを駆動するための半導体集積回路（ドライバＩＣ）において利用することが可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態に係る半導体集積回路を用いた画像表示装置を示す図。
【図２】図１に示すＸドライバの構成を示すブロック図。
【図３】図２に示すＸドライバの動作を説明するためのタイミングチャート。
【符号の説明】
【００３７】
１  Ｙドライバ、  ２  Ｘドライバ、  ３  液晶パネル、  ４  ＭＰＵ（マイクロプロセッサユニット）、  ５  基板、  １０  ＲＡＭ（ランダムアクセスメモリ）、  １０ａ  ＲデータＲＡＭ、  １０ｂ  ＧデータＲＡＭ、  １０ｃ  ＢデータＲＡＭ、  ２０  ラッチ回路、  ２０ａ  Ｒラッチ回路、  ２０ｂ  Ｇラッチ回路、  ２０ｃ  Ｂラッチ回路、  ３０  セレクタ回路、  ４０  ＭＬＳ演算回路、  ５０  左右反転回路、  ６０ａ  Ｒラッチ回路、  ６０ｂ  Ｇラッチ回路、  ６０ｃ  Ｂラッチ回路、  ７０  ＲＧＢラッチ回路、  ８０  ＰＷＭ回路、  ９０ａ  Ｒ出力回路、  ９０ｂ  Ｇ出力回路、  ９０ｃ  Ｂ出力回路
【図１】
2005338482.tif 000003
【図２】
2005338482.tif 000004
【図３】
2005338482.tif 000005