(57)【要約】【課題】  対称性の高い容量特性を得られるとともに、寄生抵抗の低減された半導体容量装置を提供する。【解決手段】  半導体容量装置１は、ＭＩＭ容量１０を構成する上部電極１２、下部電極１４および誘電体１６、ならびにＭＩＭ容量２０を構成する上部電極２２、下部電極２４および誘電体２６を備えている。上部電極１２と下部電極２４とは、配線３２により電気的に接続されている。また、下部電極１４と上部電極２２とは、配線３４により電気的に接続されている。ここで、下部電極１４は、配線３４と複数のビア４０を介して接続されている。同様に、下部電極２４も、配線３２と複数のビア４０を介して接続されている。【選択図】  図１
2005286254.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２の上部電極と、
誘電体を挟んで前記第１および第２の上部電極それぞれと対向する位置に設けられた第１および第２の下部電極と、
前記第１の上部電極および前記第２の下部電極と電気的に接続された第１の配線と、
前記第２の上部電極および前記第１の下部電極と電気的に接続された第２の配線と、を備え、
前記第１および第２の下部電極は、それぞれ前記第２および第１の配線と複数のビアを介して接続されていることを特徴とする半導体容量装置。
【請求項２】
請求項１に記載の半導体容量装置において、
前記第１および第２の下部電極における前記第１および第２の上部電極側の面は、それぞれ前記第１および第２の上部電極に対向する対向領域と前記対向領域の残余領域である非対向領域とからなり、
前記非対向領域は、前記第１および第２の下部電極それぞれの複数の辺に渡っており、
前記第１および第２の下部電極それぞれの前記非対向領域において前記複数の辺のそれぞれに少なくとも１つずつ前記ビアが設けられていることを特徴とする半導体容量装置。
【請求項３】
請求項１または２に記載の半導体容量装置において、
前記第１および第２の上部電極は、それぞれの一部が互いに交叉していることを特徴とする半導体容量装置。
【請求項４】
請求項１〜３の何れか一項に記載の半導体容量装置において、
前記第１および第２の下部電極は、それぞれの一部が互いに交叉していることを特徴とする半導体容量装置。
【請求項５】
請求項１〜４の何れか一項に記載の半導体容量装置において、
前記第１の上部電極および前記第１の下部電極を含んで構成される第１の容量と、前記第２の上部電極および前記第２の下部電極を含んで構成される第２の容量とは、互いに大きさおよび形状が実質的に同一であり、
前記第１および第２の容量は、それらの中点について平面視で対称となるように配置されていることを特徴とする半導体容量装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体容量装置に関するものである。
【背景技術】
【０００２】
従来の半導体容量装置としては、例えば特許文献１に記載されたものがある。同文献に記載の半導体容量装置は、２つのＭＩＭ（Metal Insulator Metal）容量が互いに逆並列に接続され、すなわち一方の上部電極と他方の下部電極とが接続された構成となっている。それにより、２つのＭＩＭ容量の電圧依存性を打ち消し、全体として電圧依存性の小さい半導体容量装置を実現している。
【特許文献１】特開２００２−１５１６４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記半導体容量装置は、回路特性の向上という面で依然として改善の余地がある。すなわち、上記半導体容量装置では、電圧依存性を抑えることができても、寄生抵抗の低減に対する対策が不充分である。
【０００４】
本発明は、上記課題に鑑みてなされたものであり、対称性の高い容量特性を得られるとともに、寄生抵抗の低減された半導体容量装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明による半導体容量装置は、第１および第２の上部電極と、誘電体を挟んで第１および第２の上部電極それぞれと対向する位置に設けられた第１および第２の下部電極と、第１の上部電極および第２の下部電極と電気的に接続された第１の配線と、第２の上部電極および第１の下部電極と電気的に接続された第２の配線と、を備え、第１および第２の下部電極は、それぞれ第２および第１の配線と複数のビアを介して接続されていることを特徴とする。
【０００６】
この半導体容量装置においては、第１の上部電極と第２の下部電極とが第１の配線により接続されているとともに、第２の上部電極と第１の下部電極とが第２の配線により接続されている。これにより、正電極側から見た容量特性と負電極側から見た容量特性とが等しくなるため、半導体容量装置全体として対称性の高い容量特性が得られる。しかも、下部電極と配線とを接続するビアが各下部電極について複数ずつ設けられているため、寄生抵抗が低減される。
【０００７】
第１および第２の下部電極における第１および第２の上部電極側の面は、それぞれ第１および第２の上部電極に対向する対向領域と対向領域の残余領域である非対向領域とからなり、非対向領域は、第１および第２の下部電極それぞれの複数の辺に渡っており、第１および第２の下部電極それぞれの非対向領域において複数の辺のそれぞれに少なくとも１つずつビアが設けられていてもよい。
【０００８】
第１および第２の上部電極は、それぞれの一部が互いに交叉していてもよい。また、第１および第２の下部電極は、それぞれの一部が互いに交叉していてもよい。これらの場合、上部電極同士（下部電極同士）が交叉した部分にフリンジ容量が形成されるため、半導体容量装置全体としての単位容量を大きくすることができる。特に、上部電極同士および下部電極同士の双方が交叉している場合には、一層大きな単位容量が得られる。
【０００９】
第１の上部電極および第１の下部電極を含んで構成される第１の容量と、第２の上部電極および第２の下部電極を含んで構成される第２の容量とは、互いに大きさおよび形状が実質的に同一であり、第１および第２の容量は、それらの中点について平面視で対称となるように配置されていてもよい。この場合、容量特性の対称性を一層向上させることができる。なお、ここでいう「平面視」とは、上部電極および下部電極の対向面の法線方向から見た場合をいう。
【発明の効果】
【００１０】
本発明によれば、対称性の高い容量特性を得られるとともに、寄生抵抗の低減された半導体容量装置が実現される。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しつつ、本発明による半導体容量装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１２】
（第１実施形態）
図１は、本発明による半導体容量装置の第１実施形態を示す斜視図である。図２は、図１の半導体容量装置のII−II線に沿った断面図である。また、図３は、図１の半導体容量装置の平面図である。半導体容量装置１は、ＭＩＭ容量１０（第１の容量）およびＭＩＭ容量２０（第２の容量）を備えている。
【００１３】
ＭＩＭ容量１０は、上部電極１２（第１の上部電極）、下部電極１４（第１の下部電極）および誘電体１６を有して構成されている。上部電極１２と下部電極１４とは、誘電体１６を挟んで互いに対向するように配置されている。具体的には、下部電極１４上に誘電体１６および上部電極１２が順に積層されている。また、下部電極１４は上部電極１２に比して面積が広くなっており、それに伴い、下部電極１４における上部電極１２側の面は、上部電極１２に対向する対向領域１４ａと、その残余領域である非対向領域１４ｂとからなっている（図３参照）。
【００１４】
ＭＩＭ容量２０は、上部電極２２（第２の上部電極）、下部電極２４（第２の下部電極）および誘電体２６を有して構成されている。上部電極２２と下部電極２４とは、誘電体２６を挟んで互いに対向するように配置されている。具体的には、下部電極２４上に誘電体２６および上部電極２２が順に積層されている。また、下部電極２４は上部電極２２に比して面積が広くなっており、それに伴い、下部電極２４における上部電極２２側の面は、上部電極２２に対向する対向領域２４ａと、その残余領域である非対向領域２４ｂとからなっている（図３参照）。
【００１５】
上述のＭＩＭ容量１０およびＭＩＭ容量２０は、図１〜図３からもわかるように、互いに大きさおよび形状が実質的に同一であるとともに、それらの中点について平面視で対称となるように配置されている。ここで、ＭＩＭ容量１０とＭＩＭ容量２０との間隔（下部電極１４と下部電極２４との間隔）ｄ１（図２参照）は、できるだけ小さいことが好ましい。ただし、この間隔ｄ１は、下部電極１４，２４の設計に必要な最低限の間隔（最小設計間隔）以上とする必要がある。また、半導体容量装置１においてＭＩＭ容量１０およびＭＩＭ容量２０は、最上層配線（図示せず）の直下に配置することが好ましい。
【００１６】
なお、上部電極１２，２２は、例えばＴｉＮを用いて形成される。下部電極１４，２４は、例えばＡｌ配線等の配線層を用いて形成される。また、誘電体１６，２６としては、例えばＳｉＯ２、ＳｉＮまたはＨｆＯ２を用いることができる、その厚さは例えば５００Åとされる。
【００１７】
また、本実施形態において非対向領域１４ｂ，２４ｂは、下部電極１４，２４それぞれの複数の辺に渡って設けられている。具体的には、非対向領域１４ｂ，２４ｂは、それぞれ下部電極１４，２４の４辺に渡って設けられており、対向領域２４ａ，２４ｂを包囲している。
【００１８】
また、半導体容量装置１は、配線３２（第１の配線）および配線３４（第２の配線）を備えている。配線３２は、上部電極１２と下部電極２４とを電気的に接続している。一方、配線３４は、下部電極１４と上部電極２２とを電気的に接続している。すなわち、ＭＩＭ容量１０とＭＩＭ容量２０とは、互いに逆並列に接続されていることになる。配線３２および配線３４のうち一方が正電極側の配線に、他方が負電極側の配線となる。ここで、下部電極１４は、配線３４と複数のビア４０を介して接続されている。同様に、下部電極２４も、配線３２と複数のビア４０を介して接続されている。具体的には、下部電極１４，２４それぞれの非対向領域１４ｂ，２４ｂに複数のビア４０が立設されている。特に本実施形態においては、下部電極１４，２４の複数の辺（ここでは３辺）それぞれにビア４０が立設されている。
【００１９】
続いて、半導体容量装置１の効果を説明する。
【００２０】
半導体容量装置１においては、上部電極１２と下部電極２４とが配線３２により接続されているとともに、上部電極２２と下部電極１４とが配線３４により接続されている。これにより、正電極側から見た容量特性と負電極側から見た容量特性とが等しくなるため、半導体容量装置１全体として対称性の高い容量特性が得られる。
【００２１】
図４は、半導体容量装置１の等価回路図である。この図からもわかるように、半導体容量装置１においては正電極側から見ても負電極側から見ても対称な回路となっており、どちらから見てもインピーダンスが等しい。
【００２２】
これに対して、図１３は、従来技術に係る半導体容量装置を示す平面図である。図１４は、図１３の半導体容量装置のXIV−XIV線に沿った断面図である。この半導体容量装置においては、上部電極１０２、下部電極１０４および誘電体１０６から構成される１つのＭＩＭ容量が単独で設けられている。また、上部電極１０２および下部電極１０４にはそれぞれ配線１０８および配線１１０が一つのビア１１２を介して接続されている。
【００２３】
図１５（ａ）および図１５（ｂ）は、図１２の半導体容量装置の特性を示すグラフである。図１５（ａ）において横軸は周波数、縦軸は容量値を表している。また、図１５（ｂ）において横軸は周波数、縦軸はＱ値を表している。両グラフにおいて、実線はＭＩＭ容量１０２を正電極とした場合、破線はＭＩＭ容量１０４を正電極とした場合である。これらのグラフより、ＭＩＭ容量１０４を正電極とした場合、ＭＩＭ容量１０２を正電極とした場合に比して、容量特性における自己共振周波数が低く、Ｑ値も低いことがわかる。このように特性に非対称性があると、例えば共振回路に使用した場合に、波形に歪みが生じ、それゆえ回路の性能低下につながってしまう。図１６は、図１３の半導体容量装置の等価回路図を示す。この図からもわかるように、図１３の半導体容量装置においては、上部電極１０２から見た場合と下部電極１０４から見た場合とで回路が非対称であり、インピーダンスも相違する。そのため、上部電極１０２を正電極とした場合と、下部電極１０４を正電極とした場合とで特性が相違するのである。
【００２４】
しかも、半導体容量装置１においては、下部電極１４，２４と配線３４，３２とを接続するビア４０が各下部電極１４，２４について複数ずつ設けられているため、寄生抵抗が低減される。例えば、半導体容量装置１において各配線３２，３４には、それぞれ１１個のビア（上部電極に４個、下部電極に７個）が接続されている。いま、ビア１つあたりの抵抗を４．５Ωと仮定すると、半導体容量装置１の場合、各配線３２，３４におけるビア４０の寄生抵抗は４．５／１１＝０．４１０Ωとなる。一方、上部電極および下部電極にそれぞれ１つずつのビアを設ける従来技術においては、各配線におけるビアの寄生抵抗は４．５／２＝２．２５Ωとなる。このように半導体容量装置１のように下部電極１４，２４にそれぞれのビア４０を設けることにより、各配線３２，３４におけるビア４０の寄生抵抗を低減することができるのである。
【００２５】
ＭＩＭ容量１０とＭＩＭ容量２０とは、互いに大きさおよび形状が実質的に同一であり、それらの中点について平面視で対称となるように配置されている。これにより、半導体容量装置１の容量特性の対称性が一層向上している。
【００２６】
ＭＩＭ容量１０とＭＩＭ容量２０との間隔ｄ１を最小設計間隔とした場合、これらの間に大きなフリンジ容量を形成することができるため、半導体容量装置１の単位容量を向上させることができる。
【００２７】
ＭＩＭ容量１０およびＭＩＭ容量２０を半導体容量装置１における最上層配線の直下に配置した場合、これらの対基板容量を低減することができる。
【００２８】
また、本実施形態においては、上部電極１２，２２上にもそれぞれ複数のビア４０が設けられている。これにより、半導体容量装置１の寄生抵抗が一層低減されている。ただし、上部電極１２，２２上には、それぞれ１つずつのビア４０が設けられる構成としてもよい。
【００２９】
（第２実施形態）
図５は、本発明による半導体容量装置の第２実施形態を示す平面図である。図６は、図５の半導体容量装置のIV−IV線に沿った断面図である。半導体容量装置２は、第１のＭＩＭ容量を構成する上部電極５２（第１の上部電極）、下部電極５４（第１の下部電極）および誘電体５６、ならびに第２のＭＩＭ容量を構成する上部電極６２（第２の上部電極）、下部電極６４（第２の下部電極）および誘電体６６を備えている。上部電極５２と下部電極５４とは誘電体５６を挟んで対向し、上部電極６２と下部電極６４とは誘電体６６を挟んで対向している。また、上部電極５２と下部電極６４とは配線７２（第１の配線）により電気的に接続され、下部電極５４と上部電極６２とは配線７４（第２の配線）により電気的に接続されている。本実施形態においては、下部電極５４および下部電極６４にはそれぞれ２つずつのビア８０が設けられている。具体的には、下部電極５４および下部電極６４それぞれの２辺の各辺に１つずつのビア８０が設けられている。  
【００３０】
上部電極５２は、基部５２ａと、基部５２ａから上部電極６２に向かって延びる延在部５２ｂとから構成されている。同様に、上部電極６２も、基部６２ａと、基部６２ａから上部電極５２に向かって延びる延在部６２ｂとから構成されている。これらの延在部５２ｂ，６２ｂは、互いに交叉している。これにより、隣り合う延在部５２ｂと延在部６２ｂとは、それらの延在方向に平行な対向面を有している。このように、半導体容量装置２においては、２つのＭＩＭ容量が互いに入れ子になった構造となっている。
【００３１】
上記構成の半導体容量装置２においても、上部電極５２と下部電極６４とが配線７２により接続されているとともに、上部電極６２と下部電極５４とが配線７４により接続されているため、半導体容量装置２全体として対称性の高い容量特性が得られる。しかも、下部電極５４，６４と配線７４，７２とを接続するビア８０が各下部電極５４，６４について複数ずつ設けられているため、寄生抵抗が低減される。
【００３２】
さらに、上部電極５２および上部電極６２は、それぞれの一部（延在部５２ｂ，６２ｂ）が互いに交叉しているとともに、下部電極５４および下部電極６４も、それぞれの一部（延在部５４ｂ，６４ｂ）が互いに交叉している。これらの交叉部分に形成されるフリンジ容量により、半導体容量装置２全体としての単位容量を大きくすることができる。
【００３３】
ここで、図１７（ａ）および図１７（ｂ）を参照しつつ、上部電極同士（下部電極同士）を交叉させた場合の交叉させない場合に比した効果を説明する。図１７（ａ）は、上部電極同士（下部電極同士）を交叉させない場合を示している。いま、下部電極は１辺が１０μｍの正方形をしており、単位面積あたりの容量が１ｆＦ／μｍ２であると仮定する。すると、各ＭＩＭ容量の容量の大きさは１００ｆＦであるので、フリンジ容量を考慮しなければ全体の容量は２００ｆＦとなる。ここで、両ＭＩＭ容量間の距離を０．３μｍとし、配線の厚さを１μｍ、層間膜の比誘電率を４とすると、両者間に生じるフリンジ容量は、Ｃｐ＝（εＳ）／ｄ＝４×８．８５４×１０−１２×１０×１／０．３＝１．１８×１０−９μＦ＝１．１８ｆＦとなる。したがって、フリンジ容量Ｃｐによる全体の容量の増加は、１．１８／２００より、０．６％程度にしかならないことがわかる。
【００３４】
これに対し、図１７（ｂ）は、上部電極同士（下部電極同士）を交叉させた場合を示している。この場合においてフリンジ容量を考慮しない場合の全体の容量は、図１７（ａ）と同様に２００μｍである。フリンジ容量は、Ｃｐ＝４×８．８５４×１０−１２×５．６７×３×（３＋３．６）×２／０．３＝２．６５×１０−８μＦ＝２６．５ｆＦとなる。したがって、フリンジ容量Ｃｐによる全体の容量の増加は、２６．５／２００より、１３％以上にもなることがわかる。
【００３５】
なお、本実施形態においては、上部電極５２，６２同士、ならびに下部電極５４，６４同士の双方が交叉しているが、何れか一方のみが交叉する構成としてもよい。
【００３６】
また、延在部５２ｂ，６２ｂの形状としては、互いに交叉していればどのような形状であってもよい。延在部５４ｂ，６４ｂについても同様である。例えば、図７や図８に示すような形状が考えられる。このように交叉する部分の長さ（延在方向の長さ）を大きくするような構造とすることにより、フリンジ容量を一層大きくすることができる。
【００３７】
以上、本発明による半導体容量装置の好適な実施形態を説明したが、本発明は上記実施形態に限られるものではない。例えば、図９に示すように、下部電極１４，２４上それぞれの３辺の各辺に１つずつのビア４０を設ける構成としてもよい。また、図１０に示すように、下部電極１４，２４上それぞれの２辺の各辺に１つずつのビア４０を設ける構成としてもよい。また、図１１に示すように、下部電極１４，２４上それぞれの１辺に複数（ここでは２つ）のビア４０を設ける構成としてもよい。
【００３８】
また、上記実施形態においては互いに逆並列に接続された２つのＭＩＭ容量からなる１組のＭＩＭ容量を示したが、２組以上のＭＩＭ容量を設けてもよい。例えば、図１２においては、互いに逆並列されたＭＩＭ容量９１およびＭＩＭ容量９２、ならびに互いに逆並列されたＭＩＭ容量９３およびＭＩＭ容量９４が設けられている。さらに、ＭＩＭ容量９１の上部電極とＭＩＭ容量９２の下部電極とを接続している配線と、ＭＩＭ容量９３の下部電極とＭＩＭ容量９４の上部電極とを接続している配線とは、共通である。同様に、ＭＩＭ容量９１の下部電極とＭＩＭ容量９２の上部電極とを接続している配線と、ＭＩＭ容量９３の上部電極とＭＩＭ容量９４の下部電極とを接続している配線とは、共通である。したがって、ＭＩＭ容量９１とＭＩＭ容量９３、ＭＩＭ容量９２とＭＩＭ容量９４がそれぞれ同相となっている。かかる構成とすることにより、素子特性の製造ばらつきを効果的に抑えることができる。
【図面の簡単な説明】
【００３９】
【図１】本発明による半導体容量装置の第１実施形態を示す斜視図である。
【図２】図１の半導体容量装置のII−II線に沿った断面図である。
【図３】図１の半導体容量装置を示す平面図である。
【図４】図１の半導体容量装置の等価回路図である。
【図５】本発明による半導体容量装置の第２実施形態を示す斜視図である。
【図６】図５の半導体容量装置のVI−VI線に沿った断面図である。
【図７】図５の半導体容量装置の変形例を示す平面図である。
【図８】図５の半導体容量装置の変形例を示す平面図である。
【図９】実施形態に係る半導体容量装置の変形例を示す平面図である。
【図１０】実施形態に係る半導体容量装置の変形例を示す平面図である。
【図１１】実施形態に係る半導体容量装置の変形例を示す平面図である。
【図１２】実施形態に係る半導体容量装置の変形例を示す平面図である。
【図１３】従来技術に係る半導体容量装置を示す平面図である。
【図１４】図１３の半導体容量装置のXIV−XIV線に沿った断面図である。
【図１５】（ａ）および（ｂ）は、図１３の半導体容量装置の特性を示すグラフである。
【図１６】図１３の半導体容量装置の等価回路図を示す。
【図１７】（ａ）および（ｂ）は、図５の半導体容量装置の効果を説明するための図である。
【符号の説明】
【００４０】
１    半導体容量装置
２    半導体容量装置
１０    ＭＩＭ容量
１２    上部電極
１４    下部電極
１４ａ    対向領域
１４ｂ    非対向領域
１６    誘電体
２０    ＭＩＭ容量
２２    上部電極
２４    下部電極
２４ａ    対向領域
２４ｂ    非対向領域
２６    誘電体
３２    配線
３４    配線
４０    ビア
５２    上部電極
５２ａ    基部
５２ｂ    延在部
５４    下部電極
５６    誘電体
６２    上部電極
６２ａ    基部
６２ｂ    延在部
６４    下部電極
６６    誘電体
７２    配線
７４    配線
８０    ビア
【図１】
2005286254.tif 000003
【図２】
2005286254.tif 000004
【図３】
2005286254.tif 000005
【図４】
2005286254.tif 000006
【図５】
2005286254.tif 000007
【図６】
2005286254.tif 000008
【図７】
2005286254.tif 000009
【図８】
2005286254.tif 000010
【図９】
2005286254.tif 000011
【図１０】
2005286254.tif 000012
【図１１】
2005286254.tif 000013
【図１２】
2005286254.tif 000014
【図１３】
2005286254.tif 000015
【図１４】
2005286254.tif 000016
【図１５】
2005286254.tif 000017
【図１６】
2005286254.tif 000018
【図１７】
2005286254.tif 000019