(57)【要約】【課題】マスク工程数を減らすと共に、電極間の導通を効果的に防止することができる液晶表示装置を得る。【解決手段】ゲート絶縁膜３の上にソースパッド７Ａが形成されたソース電極７を形成し、ソース電極７の上に形成したパッシベーション層９とゲート絶縁膜３に第１〜第３コンタクトホール２０、３０、４０を適宜形成し、パッシベーション層９上に設けた透明電極層にて画素電極６を形成する。【選択図】図１
2005242372.tif 000002
【特許請求の範囲】
【請求項１】
液晶駆動回路を有する液晶表示装置において、
上記駆動回路は、
基板と、
上記基板上の所定領域に形成された第１導電層と、
上記第１導電層が形成された基板全面上に形成され、上記第１導電層の所定部分を露出させる第１コンタクトホールを有する第１絶縁層と、
上記第１絶縁層上の上記第１コンタクトホール領域を含まない所定領域に形成された第２導電層と、
上記第２導電層が形成された基板全面上に形成され、上記第２導電層の所定部分及び上記第１コンタクトホール領域をそれぞれ露出させる第３コンタクトホール、第２コンタクトホールを有する第２絶縁層と、
上記第２絶縁層上に形成されて上記第１コンタクトホール、上記第２コンタクトホール、上記第３コンタクトホールを介して上記第１導電層及び上記第２導電層と電気的に接続される第３導電層とを備え、
上記第１導電層または上記第２導電層の少なくともいずれか１つは、薄膜トランジスタのいずれか１つの端子と接続されている
ことを特徴とする液晶表示装置。
【請求項２】
上記第１導電層はゲート電極であり、上記第２導電層はソース電極であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
上記第３導電層は画素電極物質で形成されることを特徴とする請求項１又は請求項２に記載の液晶表示装置。
【請求項４】
液晶駆動回路を有する液晶表示装置の製造方法において、
上記駆動回路の製造は、
基板上に薄膜トランジスタの端子に接続される第１導電層パターンを形成する工程と、
上記第１導電層を含む上記基板表面上に第１絶縁層を形成する工程と、
上記第１絶縁層上に第２導電層パターンを形成する工程と、
上記第２導電層パターン、上記第１絶縁層を含む上記基板全面上に第２絶縁層を形成する工程と、
上記第１絶縁層及び上記第２絶縁層を選択的にエッチングし、上記第１導電層パターンと上記第２導電層パターンをそれぞれ露出させる第１コンタクトホール及び第２コンタクトホールを形成する工程と、
上記第２絶縁層上に上記第１コンタクトホール、及び上記第２コンタクトホールを介してそれぞれ上記第１導電層パターン、及び上記第２導電層パターンに電気的に接続される第３導電層を形成する工程とにより製造されることを特徴とする液晶表示装置の製造方法。
【請求項５】
液晶駆動回路を有する液晶表示装置の製造方法において、
上記駆動回路の製造は、
基板上に第１導電層パターンを形成する工程と、
上記第１導電層を含む上記基板表面上に第１絶縁層を形成する工程と、
上記第１絶縁層上に上記薄膜トランジスタの端子に接続される第２導電層パターンを形成する工程と、
上記第２導電層パターン、上記第１絶縁層を含む上記基板全面上に第２絶縁層を形成する工程と、
上記第１絶縁層及び上記第２絶縁層を選択的にエッチングし、上記第１導電層パターンと上記第２導電層パターンをそれぞれ露出させる第１コンタクトホール及び第２コンタクトホールを形成する工程と、
上記第２絶縁層上に上記第１コンタクトホール、及び上記第２コンタクトホールを介してそれぞれ上記第１導電層パターン、及び上記第２導電層パターンに電気的に接続される第３導電層を形成する工程とにより製造されることを特徴とする液晶表示装置の製造方法。
【請求項６】
液晶駆動回路を有する液晶表示装置の製造方法において、
上記駆動回路の製造は、
基板上に薄膜トランジスタの第１端子に接続される第１導電層パターンを形成する工程と、
上記第１導電層を含む上記基板表面上に第１絶縁層を形成する工程と、
上記第１絶縁層上に上記薄膜トランジスタの第２端子に接続される第２導電層パターンを形成する工程と、
上記第２導電層パターン、上記第１絶縁層を含む上記基板全面上に第２絶縁層を形成する工程と、
上記第１絶縁層及び上記第２絶縁層を選択的にエッチングし、上記第１導電層パターンと上記第２導電層パターンをそれぞれ露出させる第１コンタクトホール及び第２コンタクトホールを形成する工程と、
上記第２絶縁層上に上記第１コンタクトホール、及び上記第２コンタクトホールを介してそれぞれ上記第１導電層パターン、及び上記第２導電層パターンに電気的に接続される第３導電層を形成する工程とにより製造されることを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置（ＬＣＤ）と、その製造方法に関する。さらに詳しくは、液晶デバイスを駆動するための液晶駆動回路を備えた液晶表示装置およびその製造方法に関し、その駆動回路の改良に関するものである。
【背景技術】
【０００２】
活性マトリクス薄膜ディスプレイは、そのディスプレイの各画素内の液晶材料（デバイス）を駆動するための薄膜トランジスタ（ＴＦＴ）を有する。図６に示されるように、従来のＬＣＤは、それぞれが液晶材料（図示しない）を有する画素アレイを備える。この液晶材料はトッププレート（図示しない）に備えられた共通電極と、ボタムプレートに備えられた画素電極６との間に挟まれる構造を有する。ボタムプレートはさらに複数のデータライン６１０と交差する複数のゲートライン６００を備える。
【０００３】
活性素子のように作用する薄膜トランジスタ６２０は、ゲートライン６００とデータライン６１０の交差部分に配設される。ゲートライン６００とデータライン６１０は、薄膜トランジスタ６２０のゲートとソースにそれぞれ接続される。
さらに、画素電極６は、薄膜トランジスタ６２０の各ドレイン電極に接続される。ゲートパッド６３０とデータパッド６４０はそれぞれゲートラインとデータラインに接続され、それぞれゲートドライバとデータドライバからデータを受ける。
【０００４】
図５は薄膜トランジスタＴＦＴの所定の箇所を断面図で示した図であり、液晶駆動回路として、ＴＦＴ駆動素子を有する従来の液晶表示装置の製造方法を図５（ａ）−（ｆ）を参照して説明する。図５（ａ）に示されるように、導電層が透明ガラス基板１上に形成され、ゲート電極２、ストレージキャパシタ電極２Ｄ、ソースパッド２Ａ、そしてゲートパッド２Ｂを形成するようパターン化される。ゲートパッド２Ｂは駆動用電圧を受けるために使用され、完成されたＴＦＴの活性層として使用される。
【０００５】
図５（ｂ）に示されるように、窒化膜や酸化膜のような、ゲート絶縁膜（絶縁層）３がゲート電極２を電気的に絶縁するために基板の全面上に形成される。アモルファスシリコン活性層４が、ゲート電極２の上に形成されたゲート絶縁膜３の上に形成される。次に、完成された装置のソース／ドレイン領域と活性層の間の接触抵抗を減ずるために、不純物が適度にドープされた半導体層５がオーム接触層としてアモルファスシリコン層４上に形成される。ドープされた半導体層５とアモルファスシリコン層４は次に所定の活性層パターンに従ってエッチングされる。
【０００６】
パッド配線層はゲートとソースに外部駆動回路からの情報を伝達するために必要なので、ゲート絶縁膜３を選択的にエッチングして、ソースパッド２Ａとゲートパッド２Ｂを露出させる（図５（ｃ）参照）。次に、図５（ｄ）に示されるように、透明導電層（ＩＴＯ：ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）が基板の全面上に形成されてパターン化され、画素電極６を形成する。これは表示画素の部分上に形成される。一方、ＩＴＯパターン６Ａ、６Ｂがそれぞれ、ソースパッド２Ａ、ゲートパッド２Ｂ上に形成される。
【０００７】
図５（ｅ）に示されるように、ＴＦＴは活性層上に形成される。そして、基板上に形成され、同時にパターン化されて、ソース電極７、ドレイン電極８をそれぞれ形成するための導電層を有する。ソース電極７はソースパッド２Ａに接続され、ドレイン電極８は不純物がドープされた半導体層５と画素電極６に接触する。完成された装置構造において、ソース電極７は、データ配線層（図示しない）とドレイン電極８で受けたデータ信号を画素電極６へ導く。この信号は画素電極で電荷の形で保持され、それにより液晶を駆動する。
【０００８】
図５（ｆ）に示されるように、窒化膜が装置を湿気からシールし、不純物の吸収を防ぐためにパッシベーション（保護）層９として基板の全面上に形成される。パッシベーション層９は、ＩＴＯパターン６Ａ、６Ｂを介してソースパッド２Ａとゲートパッド２Ｂを露出するよう選択的にエッチングされ、これによりＴＦＴ製造を完了する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の液晶表示装置においては、次のように、６回のマスク工程が必要となる。
（１）ゲート、ストレージキャパシタ電極、ソースパッド、そしてゲートパッドのパターニング、（２）活性層パターンの形成、（３）パッド部分を露出するためのゲート絶縁膜のパターニング、（４）画素電極の形成、（５）ソース、ドレイン電極の形成、（６）パッド部分を露出させるためのパッシベーション膜のパターニング。
こうして、従来の製造方法は製造工程数が６回と多く、コストと歩留まり率の低下をもたらしていた。
【００１０】
また、従来の液晶表示装置の製造方法においては、上述したように、ソース電極７またはドレイン電極８と画素電極６がゲート絶縁膜３の同じ表面である、同じ階層表面上に形成される。したがって、製造ミスによりこれらソース電極またはドレイン電極と画素電極が互いに接触する恐れが生じ、その結果として、歩留まり率が低下する。
【００１１】
本発明は、上述した課題を解決するためになされたもので、マスク工程数を減らすことにより、製造ミスを防止し、また、ソース電極またはドレイン電極と画素電極を異なる階層表面上に形成することにより、製造ミスによりこれら電極が接触する恐れがあるという導通問題を効果的に防止し、もって、歩留まり率を高めることができる液晶表示装置、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述した課題を解決するため、この発明に係る液晶表示装置は、例えば図１に示す液晶駆動回路を構成するスイッチングデバイスのソース電極７へ電気的接続を行うソースパッド７Ａを備える液晶表示装置において、上記ソースパッド７Ａは上記ソース電極７の一部により構成されるものである。
【００１３】
このような構成によれば、従来、ソースパッド７Ａ上に形成される保護層としてのパッシベーション層９をエッチングするのみで、ソースパッド７Ａと外部電極との接続が行えるので、マスク工程数を減らすことができる。また、ソースパッド７Ａとソース電極７とが同材料で構成されるため、従来のように異なる材料間の接触抵抗を減少させることができる。
【００１４】
また、この発明に係る液晶表示装置は、例えば図４に示す液晶駆動回路を有する液晶表示装置において、上記駆動回路は、基板１と、上記基板１上の所定領域に形成された第１導電層２と、上記第１導電層２が形成された基板全面上に形成され、上記第１導電層２の所定部分を露出させる第１コンタクトホール４０ａを有する第１絶縁層３と、上記第１絶縁層３上の上記第１コンタクトホール４０ａ領域を含まない所定領域に形成された第２導電層７と、上記第２導電層７が形成された基板全面上に形成され、上記第２導電層７の所定部分及び上記第１コンタクトホール４０ａ領域を露出させる第２コンタクトホール４０ｂ、第３コンタクトホール４０Ｂを有する第２絶縁層９と、上記第２絶縁層９上に形成されて上記第１コンタクトホール４０ａ、上記第２コンタクトホール４０ｂ、第３コンタクトホール４０Ｂを介して上記第１導電層２及び上記第２導電層７と電気的に接続される第３導電層６Ｄとを備えてなるものである。
【００１５】
このような構成によれば、第１コンタクトホール４０ａと第２コンタクトホール４０ｂを１工程で形成することができるとともに、同工程で第３コンタクトホール４０Ｂを形成でき、マスク工程数を減らすことができる。また、第３導電層６Ｄと第２導電層７は異なる階層表面上に形成されるため、これら導電層の導通を効果的に防止することができる。したがって、例えば、第２導電層をソース電極またはドレイン電極とし、第３導電層を画素電極とした場合は、これら電極が製造ミスにより導通するという問題を効果的に防止することができる。
【００１６】
さらに、この発明に係る液晶表示装置において、上記第１導電層はゲート電極であり、上記第２導電層はソース電極である。
【００１７】
また、この発明に係る液晶表示装置において、上記第３導電層は画素電極物質で形成されるものである。
【００１８】
このような構成によれば、画素電極とソース電極を異なる階層表面上に形成することができる。
【００１９】
また、この発明に係る液晶表示装置の製造方法は、例えば図４に示す液晶駆動回路を有する液晶表示装置の製造方法において、上記駆動回路の製造は、基板上に第１導電層２パターンを形成する工程と、上記第１導電層２を含む上記基板表面上に第１絶縁層３を形成する工程と、上記第１絶縁層３上に第２導電層７パターンを形成する工程と、上記第２導電層７パターン、上記第１絶縁層３を含む上記基板全面上に第２絶縁層９を形成する工程と、上記第１絶縁層及び上記第２絶縁層を選択的にエッチングし、上記第１導電層パターンと上記第２導電層パターンをそれぞれ露出させる第１コンタクトホール４０Ａ及び第２コンタクトホール４０Ｂを形成する工程と、上記第２絶縁層９上に、上記第１コンタクトホール４０Ａ、及び上記第２コンタクトホール４０Ｂを介して、それぞれ上記第１導電層２パターン、及び上記第２導電層７パターンに電気的に接続される第３導電層６Ｄを形成する工程とを備えるものである。
【００２０】
このような構成によれば、第１、第２コンタクトホール４０Ａ、４０Ｂを一度のエッチングにより形成することができ、マスク工程を減らすことができる。また、第２導電層７と第３導電層６Ｄは異なる階層表面上に形成されるため、製造ミスによるこれら導電層の導通問題を効果的に防止できる。
【００２１】
また、この発明に係る液晶表示装置は、例えば図１に示す液晶駆動回路を有する液晶表示装置において、上記駆動回路は、基板１と、上記基板上に第１導電層により形成されたゲート電極２とゲートパッド２Ｃと、上記ゲート電極２、上記ゲートパッド２Ｃを含む上記基板上面に形成されたゲート絶縁層３と、上記ゲート電極２上のゲート絶縁層３上に形成された半導体層４、５と、上記半導体層５上に形成されたドレイン電極８と、ソースパッド７Ａが一部に形成されたソース電極７と、上記電極７、８、上記半導体層５、上記ゲート絶縁層３を含む上記基板全面上に形成されたパッシベーション層９と、上記パッシベーション層９をエッチングして得られ、上記ソースパッド７Ａを露出させる第１コンタクトホール２０と、上記ドレイン電極８の一部を露出させる第２コンタクトホール３０と、上記パッシベーション層９及び上記ゲート絶縁層３をエッチングして得られ、上記ゲートパッド２Ｃを露出させる第３コンタクトホール４０と、上記第２コンタクトホール３０を介して上記ドレイン電極８と電気的に接続された画素電極６とを備えるものである。
【００２２】
このような構成によれば、パッシベーション層９のみをエッチングすることにより、ソースパッド７Ａを外部電極に接続することができ、従来の製造工程からマスク工程を１つ減らすことができる。また、ソースパッド７Ａとソース電極７が同材料で構成されるため、異なる材料間の接触抵抗を削減することができる。さらに、画素電極６をソース電極７またはドレイン電極８と異なる階層表面上に形成することができるので、製造ミスによるこれら電極の導通を効果的に防止できる。
【００２３】
また、この発明に係る液晶表示装置の製造方法は、例えば図１に示す液晶駆動回路を有する液晶表示装置の製造方法において、上記駆動回路の製造は、基板１上に第１導電層を形成するとともに、上記第１導電層をパターニングしてゲート電極２とゲートパッド２Ｃをそれぞれ形成する工程と、上記ゲート電極２、ゲートパッド２Ｃを含む上記基板全面上に絶縁層３を形成する工程と、上記絶縁層３の上面に半導体層４、５を形成するとともに、上記半導体層４、５を上記ゲート電極２上の上記絶縁層３上にパターニングする工程と、上記絶縁層３、上記半導体層５の全面上に第２導電層を形成するとともに、上記第２導電層をパターニングしてソースパッド７Ａが連続的に設けられたソース電極７、ドレイン電極８を形成する工程と、上記ソースパッド７Ａを含む上記ソース電極７、上記ドレイン電極８、上記ゲートパッド２Ｃ、上記絶縁層３上にパッシベーション層９を形成する工程と、上記パッシベーション層９を選択的にエッチングして上記ソースパッド７Ａを露出させる第１コンタクトホール３０と上記ドレイン電極８の一部を露出させる第２コンタクトホール３０と、上記パッシベーション層９と上記絶縁層３をエッチングして上記ゲートパッド２Ｃを露出させる第３コンタクトホール４０とを形成する工程と、上記第１、第２、第３コンタクトホール、パッシベーション層の全面上に透明導電層を形成するとともに、上記透明導電層をパターニングして、上記第１コンタクトホールを介して上記ソースパッドと接触する透明導電層６Ａパターンと、上記第２コンタクトホールを介して上記ドレイン電極８と接触する画素電極６と、上記第３コンタクトホール４０を介して上記ゲートパッド２Ｃと接触する透明導電層６Ｂとを形成する工程を備えるものである。
【００２４】
このような構成によれば、第１、第２、第３コンタクトホール２０、３０、４０を１マスク工程で形成することができ、従来の製造工程からマスク工程を１つ減らすことができる。また、ソースパッド７Ａとソース電極７が同材料で構成されるため、異なる材料間の接触抵抗を削減することができる。さらに、画素電極６をソース電極７またはドレイン電極８と異なる階層表面上に形成することができるので、製造ミスによるこれら電極の導通を効果的に防止できる。
【００２５】
また、この発明に係る液晶表示装置は、例えば図２に示す液晶駆動回路を有する液晶表示装置において、上記駆動回路は、基板１と、上記基板１上に第１導電層により形成されたゲート電極２と、ゲートパッド２Ｂと、ソースパッド２Ａと、上記ゲート電極２、上記ゲートパッド２Ｂ、上記ソースパッド２Ａを含む上記基板表面上に形成されたゲート絶縁層３と、上記ゲート電極２上の上記ゲート絶縁層３上に形成された半導体層４、５と、上記半導体層５上に形成されたソース電極７と、ドレイン電極８と、上記電極７、８、上記半導体層５、上記ゲート絶縁層３を含む上記基板全面に形成されたパッシベーション層９と、上記パッシベーション層９と上記ゲート絶縁層３とをエッチングして上記ソースパッド２Ａを露出させる第１コンタクトホール４５と、上記ゲートパッド２Ｂを露出させる第３コンタクトホール５５と、上記パッシベーション層９をエッチングして上記ドレイン電極８の一部を露出させる第２コンタクトホール５０と、上記ソース電極７を露出させる第４コンタクトホール６０と、上記第２コンタクトホール５０を介して上記ドレイン電極７と接触された画素電極６と、上記第１コンタクトホール４５と上記第４コンタクトホール６０を介して上記ソースパッド２Ａと上記ソース電極７を電気的に接続する透明電極層６Ｃとを備えてなるものである。
【００２６】
このような構成によれば、第１、第２、第３、第４コンタクトホール４５、５０、５５、６０を１マスク工程で形成でき、従来の製造工程からマスク工程を１だけ減らすことができる。また、画素電極６をソース電極７またはドレイン電極８と異なる階層表面上に形成することができるので製造ミスによるこれら電極の導通を防止できる。
【００２７】
さらに、この発明に係る液晶表示装置の製造方法は、例えば図２に示す液晶駆動回路を有する液晶表示装置の製造方法において、上記駆動回路の製造は、基板１上に第１導電層を形成するとともに、上記第１導電層をパターニングしてゲート電極２とゲートパッド２Ｂとソースパッド２Ａを形成する工程と、上記ゲート電極２、上記ゲートパッド２Ｂ、上記ソースパッド２Ａを含む上記基板全面上に絶縁層３を形成する工程と、上記絶縁層３の上面に半導体層４、５を形成するとともに、上記半導体層４、５を上記ゲート電極２上の上記絶縁層３上にパターニングする工程と、上記絶縁層３、上記半導体層５の全面上に第２導電層を形成するとともに、上記第２導電層をパターニングしてソース電極７、ドレイン電極８を形成する工程と、上記ソース電極７、上記ドレイン電極８を含む上記絶縁層３上にパッシベーション層９を形成する工程と、上記パッシベーション層９及び上記絶縁層３をエッチングして上記ソースパッド２Ａを露出させる第１コンタクトホール４５と、上記ゲートパッドを露出させる第３コンタクトホール５５と、上記パッシベーション層９をエッチングして上記ドレイン電極８の一部を露出させる第２コンタクトホール５０と、上記ソース電極７を露出させる第４コンタクトホール６０とを形成する工程と、上記第１、第２、第３、第４コンタクトホール、パッシベーション層の全面上に透明導電層を形成するとともに、上記透明導電層をパターニングして、上記第２コンタクトホール５０を介して上記ドレイン電極と接触する画素電極６、上記第３コンタクトホール５５を介して上記ゲートパッド２Ｂと接触する透明導電層６Ｂと、上記第１、第４コンタクトホール４５、６０を介して上記ソースパッド２Ａと上記ソース電極７とを連結する透明導電層６Ｃを形成する工程とを備えるものである。
【００２８】
このような構成によれば、従来の製造工程からマスク工程を１だけ減らすことができる。また、画素電極６をソース電極７またはドレイン電極８と異なる階層表面上に形成することができるので製造ミスによるこれら電極の導通を効果的に防止できる。
【発明を実施するための最良の形態】
【００２９】
実施の形態１．
図１は本発明の実施の形態１として、液晶駆動回路としてのＴＦＴの所定箇所を示した断面図である。
まず、図１（ａ）において、導電層が透明ガラス基板１上に形成されてパターン化され、ゲート電極２、ストレージキャパシタ電極２Ｄ、ゲートパッド２Ｃが同じ材料で形成される。ゲート電極２は、電圧を印加することにより、完成されたＴＦＴ装置内の活性層を駆動するために使用される。
【００３０】
次に、図１（ｂ）に示されるように、窒化膜または酸化膜のようなゲート絶縁膜（絶縁層）３が、ゲート電極２を電気的に絶縁するために基板の全面上に形成される。次に、半導体活性層（半導体層）４がゲート電極２の絶縁膜３上に形成される。半導体活性層４は好ましくは、化学蒸気堆積（ＣＶＤ）処理によって形成されたアモルファスシリコン層で形成される。次に、半導体活性層４と形成されたソースとドレイン間の接触抵抗を低減するために、不純物がドープされた半導体層５がアモルファスシリコン層４上に、オーミック接触層として形成される。不純物がドープされた半導体層５とアモルファスシリコン層４は所定の活性層パターンに従ってエッチングされる。
【００３１】
次に、図１（ｃ）に示されるように、ソース電極７とドレイン電極８を形成するための導電層は、導電材料をスパッタした後、パターニングすることにより基板上に形成される。マスクとしてソースとドレイン電極を使用することにより、不純物がドープされた半導体層５の部分が露出され、エッチングされる。ソース電極７はこうしてトランジスタ領域の部分を形成し、ゲート絶縁膜上でソースパッド７Ａとして作用する。この結果、同じ導電層がＴＦＴのソース配線とソース電極の部分を構成する。
【００３２】
次に、図１（ｄ）に示されるように、パッシベーション層９、例えば窒化膜はＣＶＤ処理によって基板の全面上に形成される。次に、パッシベーション層９の所定の部分とゲート絶縁膜３が選択的にエッチングされ、第１、第２、第３コンタクトホール２０、３０、４０が形成され、これによって、ゲート絶縁膜３上のソースパッド７Ａの所定領域、ドレイン電極８の所定領域、そしてゲートパッド２Ｃの所定領域が露出される。パッド７Ａと２Ｃの露出は外部との電気接続に使用される。
【００３３】
次に、図１（ｅ）に示されるように、インジウムすず酸化（ＩＴＯ）層が次にスパッタリングまたはＣＶＤ処理によって基板上に形成され、画素電極６を形成するために所定のパターンに従ってエッチングされる。さらに、図１（ｅ）に示されるように、画素電極６がドレイン電極８の上部に接続される。同時に、ＩＴＯパターン６Ｂがゲートパッド２Ｃ上に形成される。また、ＩＴＯパターン６Ａがソースパッド２Ａ上に形成される。このソースパッド２ＡはＬＣＤのデータ電極の部分をなす。こうして、ゲートパッド２Ｃ、層６Ｂ、６Ａ、ソースパッド７Ａを含む電気コンタクトまたは配線構造を有する本発明に係る液晶駆動回路（ＴＦＴ）が完成される。
【００３４】
上述したように、画素電極６はパッシベーション層９の工程後に形成され、従来とは対照的に、ソース／ドレイン形成工程またはパッド工程後に形成される。こうして、パッシベーション層９がソース／ドレイン形成材料と画素電極との間に設けられ、これによりこれら層の絶縁と短絡防止が効果的になされる。
【００３５】
さらに、従来の工程とは異なり、本発明による方法は、ゲート絶縁膜を形成した直後にパッドを露出する工程が必要とされず、ソースとゲートパッドはパッシベーション工程中にエッチングによって露出される。こうして、画素電極は、ＩＴＯで構成され、ソースとゲートパッド上に形成される。また、ソースパッドはゲート材料で形成されるのではなく、ソースとドレインが形成されるときにソース形成材料により形成される。こうして、従来、ゲート材料からソースパッドを形成することにより生じるソースパッドとソース間の接触抵抗が高くなるという問題を解消することができる。
【００３６】
実施の形態２．
図２は、本発明の実施の形態２を示す図である。ここでは、パッドを露出するための、ゲート絶縁膜のエッチング工程とパッシベーション層のエッチング工程が、たった一つのマスク工程で実行される。特に、ソースパッド２Ａは、従来法と同様に、ゲート材料で構成され、ゲート電極２、ストレージキャパシタ電極２Ｄ、ゲートパッド２Ｂと同時に形成される。第１、第２、第３、第４コンタクトホール４５、５０、５５、６０の形成後、画素電極を形成するための材料が形成される。その結果、第１コンタクトホール４５、第４コンタクトホール６０が、それぞれソースパッド２Ａ（ゲートと同じ材料で形成される）、ソース電極７上に形成される。ソース電極７とソースパッド２Ａは画素電極が形成される工程において互いに接続される。こうして、パターニングの後、第１透明導電層６Ｃがソースパッド２Ａにソース電極７を接続する。そして、第２透明導電層６（即ち画素電極）がドレイン電極８に接続される。
【００３７】
言い換えれば、導電層は透明ガラス基板１上に形成されゲート電極２、ストレージキャパシタ電極２Ｄ、ソースパッド２Ａ、ゲートパッド２Ｂを形成するためにパターン化される。基板の全面上におけるゲート絶縁膜３の形成後、アモルファスシリコン層４と不純物がドーピングされた半導体層５が順番にそのうえに形成される。これら層は、それから所定の活性層パターンに従ってエッチングされる。
【００３８】
次に、導電層が基板上に形成され、所定のパターンに従ってエッチングされる。これによりソース電極７とドレイン電極８を形成する。基板の全面上にパッシベーション層９を形成した後、パッシベーション層９とゲート絶縁膜３は選択的にエッチングされ、これにより、ソースパッド２Ａを露出する第１コンタクトホール４５とゲートパッド２Ｂを露出する第３コンタクトホール５５が形成される。すなわち、第１コンタクトホール４５と第３コンタクトホール５５については、パッシベーション層９とゲート絶縁膜３が一つの工程にてエッチングされる。また、同じ工程において、パッシベーション層９のみのエッチングにより第２、第４コンタクトホール５０、６０が形成される。パッシベーション層９とゲート絶縁膜３は好ましくも一つの工程にてエッチングされるので、マスク工程を１つとすることができ、さらに、第１、第３コンタクトホールは連続する一つの孔を形成しスムーズとなる。
【００３９】
次に、ＩＴＯが基板の全面上に形成されてパターン化され、画素部分でドレイン電極上にあるコンタクトホールを通してドレイン電極８へ接続される画素電極６を形成する。同時に、ＩＴＯパターン６Ａ、６Ｂ、６Ｃがソースパッド２Ａとゲートパッド２Ｂをゲート絶縁膜３とパッシベーション層９で形成されたコンタクトホールを通して接触させるために形成する。
【００４０】
さらに、本発明の他の実施の形態によれば、リペアライン（ｒｅｐａｉｒ  ｌｉｎｅ）や静電気保護回路を画素電極層の形成中に設けることもできる。図３は、静電気保護回路１００の概略を示すブロック図であり、図４は静電気保護回路１００の一部分１５０の拡大垂直断面図である。
【００４１】
図３に示される回路において、静電気放電による高電圧がソース電極７に現れた場合、例えば、トランジスタ１７０はソース電極７の電荷をゲートライン２に導通させて電荷を放電させる。同様に、ゲートライン２がトランジスタ１６０を介してソース電極７に放電することができる。図４に示されるように、ゲートライン２とソース電極７間の接続は、絶縁膜３、９内にコンタクトホール４０ａ、４０ｂ、４０Ｂを形成し、さらに、画素電極の形成中に、これらコンタクトホール内に導電材料６Ｄ（好ましくはＩＴＯ）を形成することにより行われる。
この場合、絶縁膜３に設けられる第１コンタクトホール４０ａとパッシベーション層９に設けられる第２コンタクトホール４０ｂとは一つのコンタクトホール（第１コンタクトホール）４０Ａとして第３コンタクトホール４０Ｂと同じ一つの工程において形成することができる。
【００４２】
上述したように、実施の形態１、２によれば、液晶表示装置のＴＦＴの製造が５つのマスク工程、すなわち、ゲート形成工程、活性層の形成工程、ソース、ドレインの形成工程、パッシベーション層とゲート絶縁膜のエッチング工程、そして画素電極の形成工程の５つのマスク工程によりなし遂げられる。
【００４３】
また、画素電極は、パッシベーション層の形成工程後に形成されるので、画素電極がソース電極またはドレイン電極に接触するという導通問題が効果的に防止される。
【００４４】
さらに、実施の形態１によれば、ソースパッドがソース電極と同じ材料で構成されるので、ソースパッドがソース電極に接触する場合に接触抵抗が大きくなるという従来の問題点を解決することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態１による液晶表示装置及びその製造方法を示す断面図である。
【図２】本発明の実施の形態２による液晶表示装置を示す断面図である。
【図３】本発明により、ゲート材料がソース材料に接続された液晶表示装置を示す回路図である。
【図４】図３に示された回路図の部分垂直断面図である。
【図５】液晶表示装置を製造する従来の工程を示す断面図である。
【図６】従来のマトリクス表示装置を概略的に示す平面図である。
【符号の説明】
【００４６】
１  ガラス基板、２  ゲート電極、２Ｃ  ゲートパッド、３  ゲート絶縁膜、４、５  半導体層、６  画素電極、６Ａ、６Ｂ  ＩＴＯパターン、７  ソース電極、７Ａ  ソースパッド、８  ドレイン電極、９  パッシベーション層、２０、４５、４０ａ、４０Ａ  第１コンタクトホール、３０、４０ｂ、５０  第２コンタクトホール、４０、５５、４０Ｂ  第３コンタクトホール、６０  第４コンタクトホール。
【図１】
2005242372.tif 000003
【図２】
2005242372.tif 000004
【図３】
2005242372.tif 000005
【図４】
2005242372.tif 000006
【図５】
2005242372.tif 000007
【図６】
2005242372.tif 000008