(57)【要約】  【課題】  マトリクス型表示装置の駆動波形の歪みを補正し、輝度の低下、垂直コントラストの劣化等を防止する。  【解決手段】  １Ｈの周期のクロックのＮ倍の周波数のクロックＣＬＫ２を使用する。表示パネルの補正無し（無負荷時）の行方向のデータ（図３Ｂ）に対してディジタル微分回路の構成によって生成された補正値が付加される。補正値が付加された行方向データから生成された駆動波形（図３Ｄ）は、歪みが補正され、前エッジおよび後エッジが急峻なものとなる。この結果、レベル方向の解像度を犠牲にせずに、各画素の輝度低下を補正すること、垂直方向コントラスト劣化補正ができる。また、メモリに格納されている補正データに基づいて補正量を調整するので、画素の発光特性の相違も補正でき、各画素を均一に発光させることができる。  【選択図】  図３
2005037711.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素がマトリクス状に形成されたマトリクス型表示装置を駆動する駆動回路において、
列および行の少なくとも一方の出力データの処理が複数のクロックステップにて処理可能とされた駆動回路。
【請求項２】
複数の画素がマトリクス状に形成されたマトリクス型表示装置を駆動する駆動回路において、
列および行の少なくとも一方の出力データ処理が画素を駆動する最小単位のクロックの整数倍の周波数で処理する駆動回路。
【請求項３】
複数の画素がマトリクス状に形成されたマトリクス型表示装置を駆動する駆動回路において、
列および行の少なくとも一方の出力データに直流成分および交流成分の補正信号が付加可能な駆動回路。
【請求項４】
複数の画素がマトリクス状に形成されたマトリクス型表示装置において、
駆動回路が列および行の少なくとも一方の出力データの処理が複数のクロックステップにて処理可能な構成とされた表示装置。
【請求項５】
複数の画素がマトリクス状に形成されたマトリクス型表示装置において、
駆動回路が列および行の少なくとも一方の出力データ処理が画素を駆動する最小単位のクロックの整数倍の周波数で処理する構成とされた表示装置。
【請求項６】
複数の画素がマトリクス状に形成されたマトリクス型表示装置において、
駆動回路が列および行の少なくとも一方の出力データに直流成分および交流成分の補正信号が付加可能な構成とされた表示装置。
【請求項７】
複数の画素がマトリクス状に形成されたマトリクス型表示装置を駆動する駆動回路において、
列および行の少なくとも一方の駆動波形の歪みを補正する歪み補正回路を備え、
上記歪み補正回路は、上記駆動波形が出力される１画素のデータまたは該１画素を構成する最小単位のデータを複数のクロックステップで補正値を付加する構成とされた駆動回路。
【請求項８】
請求項７において、
上記歪み補正回路は、補正データを記憶する記憶部を有し、各画素毎、各ライン毎、または各エリア毎の補正量が制御可能な駆動回路。
【請求項９】
請求項７において、
上記歪み補正回路は、駆動信号の値から自動的に補正量を算出する機能を有する駆動回路。
【請求項１０】
複数の画素がマトリクス状に形成されたマトリクス型表示装置において、
駆動回路が列および行の少なくとも一方の駆動波形の歪みを補正する歪み補正回路を備え、
上記歪み補正回路は、上記駆動波形が出力される１画素のデータまたは該１画素を構成する最小単位のデータを複数のクロックステップで補正値を付加する構成とされた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マトリクス状に複数の画素が形成されたマトリクス型表示装置に対して適用される駆動回路および表示装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル表示装置（ＰＤＰ：Plasma Display Panel）、フィールドエミッションディスプレイ装置(ＦＥＤ:Field Emission Display)、エレクトロルミネッセンス(ＥＬ:Electroluminescence)ディスプレイ、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）などでは、複数の画素がマトリクス状に形成された画素を有する。かかるマトリクス型表示装置では、各装置固有の輝度ムラが発生し、各画素の輝度が設計値通りの値に達しなく、且つそれらがばらつく現象があった。これらを補正する処理（以下、ユニフォミティ補正と呼ぶ）の１つの方法として、駆動回路を利用した補正方法が提案されている。
【０００３】
この方法は、基本的には、各表示画素に対して補正データ（例えばゲイン）を外部メモリなどに記憶させ、表示時の駆動信号に対してそのデータを反映させるものである。この際、メモリ量が画像サイズに依存し、大きくなるために、例えば下記の特許文献１には、ある間隔毎にデータを保存し、データ間は計算にて補正量を算出することが記載されている。
【０００４】
【特許文献１】特開平１１−１１３０１９号公報
【０００５】
しかしながら、このような信号処理によるユニフォミティ補正は駆動回路への入力レベルを演算にて可変する結果、レベル方向の解像度を劣化させる結果を招く問題があった。
【０００６】
従来までのマトリクス型表示装置において、現在実用化されている表示装置では、そのほとんどにおいて、各表示素子を駆動する駆動回路は表示装置または表示デバイスの周辺部に設置されている。そのために、各画素とドライバの距離が各画素毎に異なり、また、配線容量も有るために、印加する実際の電圧がばらつくだけでなく、応答特性も変動するという問題が発生する。
【０００７】
この問題が生じる理由として、主として４つのことが考えられる。第１に、列方向（垂直方向）に関して、映像を表示する各画素は、駆動回路（カラムドライバ）との間の距離が異なることになり、配線抵抗（カラム配線抵抗）の値が各画素毎に異なる。駆動回路に対する負荷は、距離が短いほど小となる。負荷が小であると、明るい発光が可能となる。第２に、行方向（水平方向）に関しては、駆動回路（ロードライバ）と各画素までの距離が異なるために、配線抵抗（ロー配線抵抗）の値が各画素毎に異なる。駆動回路に対する負荷は、距離が短いほど小となる。負荷が小であると、明るい発光が可能となる。第３に、各画素は抵抗成分を持っており、画素駆動用抵抗値の値が製造バラツキのために、各画素での印加電圧値が異なる。第４に、各画素は、行方向および列方向の電極が交差する箇所で容量成分を持ち、容量成分によって、配線抵抗と同様に駆動回路からの距離によって駆動回路の負荷が変化する。
【０００８】
例えば行方向データがパルス波形であっても、表示パネルが接続された場合の駆動波形は、立ち上がりおよび立ち下がりがなまった波形となる。例えば、ＦＥＤの場合は、各画素に流れる電流値の積分で輝度が決定される。従って、各画素に入力される電圧波形が歪んだ場合、この歪みに対して更に発光特性が加わり、設計の意図とは異なる、すなわち、設計値より低い発光特性を示すことになる。また、ＬＣＤの場合は画素駆動ＴＦＴ(Thin Film Transistor)のＯＮ時間に影響する。また、ＰＤＰの場合は、サブフィールド駆動のパルス振幅に影響する結果、その輝度に影響することになる。このように、駆動波形の歪み成分が輝度低減の原因となる。また、歪みが画素毎にバラツク場合は、駆動回路からの距離に応じたシェーディングやユニフォミティに関して乱れが発生する場合もある。
【０００９】
従来の駆動回路では、ＸＹマトリクスでの駆動において、パルス振幅変調駆動する各画素は行方向で１クロックステップ処理の信号で行を選択し、列方向で１クロックステップの処理の信号で画素に信号を入力している。また、パルス幅変調駆動回路で駆動する場合は、駆動する最小単位である１ＬＳＢ(Least Significant Bit：最下位ビット)の駆動に対して１クロックの処理が割り当てられている。
【００１０】
このような従来の駆動方法は、１画素に関して考えると、常に時間軸で変動する直流信号を与えていることになる。従って、この従来の駆動方法において、駆動波形の歪による輝度低下を補正をするためには、画素で見ると直流分の補正すなわち、出力の歪は補正せずに入力信号のレベルを可変し、積分の結果、輝度を補正する方法しかなかった。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
この方法は、入力信号レベルを可変するために、駆動回路入力段でレベルを増幅する必要がある。これを実現するために、信号処理で信号を増幅する。振幅変調の場合は、駆動回路出力が固定のビットのため、レベル方向の解像度すなわち、ビットを犠牲にしており、パルス幅変調の場合は、その振幅を大きくするために、消費電力の増大やパネルの耐圧性能の向上といった副作用があった。これらの副作用を発生させずにせずに輝度を設計値通りに実現させ、更に画素でのバラツキも補正することが課題である。また、振幅変調の場合、負荷のために画素データが１ライン下に影響を及ぼす場合があり、垂直方向のコントラストを劣化させるという問題もある。
【００１２】
この発明は、上記のような課題に対して、各画素に対する最小限の駆動が１クロックステップの処理、すなわち、直流である点に注目し、複数クロックステップの処理を導入し、マトリクス駆動信号に対して直流だけでなく交流成分も付加することを可能にする駆動回路および表示装置を提供するものである。
【００１３】
この発明によって、レベル方向の解像度を犠牲にすることなく輝度補正をすることが可能になる。また、振幅変調の場合、負荷による歪みを原因とする垂直方向のコントラストの劣化を改善することが可能になる。
【課題を解決するための手段】
【００１４】
上述した課題を解決するために、請求項１の発明は、複数の画素がマトリクス状に形成されたマトリクス型表示装置を駆動する駆動回路において、列および行の少なくとも一方の出力データの処理が複数のクロックステップにて処理可能とされた駆動回路である。請求項４の発明は、列および行の少なくとも一方の出力データの処理が複数のクロックステップにて処理可能な構成とされた駆動回路を備える表示装置である。
【００１５】
請求項２の発明は、複数の画素がマトリクス状に形成されたマトリクス型表示装置を駆動する駆動回路において、列および行の少なくとも一方の出力データ処理が画素を駆動する最小単位のクロックの整数倍の周波数で処理する駆動回路である。請求項５の発明は、列および行の少なくとも一方の出力データ処理が画素を駆動する最小単位のクロックの整数倍の周波数で処理する構成とされた駆動回路を備える表示装置である。
【００１６】
請求項３の発明は、複数の画素がマトリクス状に形成されたマトリクス型表示装置を駆動する駆動回路において、列および行の少なくとも一方の出力データに直流成分および交流成分の補正信号が付加可能な駆動回路である。請求項６の発明は、列および行の少なくとも一方の出力データに直流成分および交流成分の補正信号が付加可能な構成とされた駆動回路を備える表示装置である。
【００１７】
請求項７の発明は、複数の画素がマトリクス状に形成されたマトリクス型表示装置を駆動する駆動回路において、列および行の少なくとも一方の駆動波形の歪みを補正する歪み補正回路を備え、歪み補正回路は、駆動波形が出力される１画素のデータまたは該１画素を構成する最小単位のデータを複数のクロックステップで補正値を付加する構成とされた駆動回路である。請求項１０の発明は、駆動回路が列および行の少なくとも一方の駆動波形の歪みを補正する歪み補正回路を備え、歪み補正回路は、駆動波形が出力される１画素のデータまたは該１画素を構成する最小単位のデータを複数のクロックステップで補正値を付加する構成とされた表示装置である。
【００１８】
この発明では、行および列の少なくとも一方の駆動信号の処理を駆動信号が出力される基準の１クロックを複数に分割したクロックステップで行うことが可能とされている。このことによって、クロックステップで駆動信号に補正値を付加することが可能となり、駆動データのビット数を犠牲にすることなく歪み補正が可能となる。振幅方向のみならず、パルス幅変調による駆動波形を生成する場合に対してもこの発明を適用できる。
【発明の効果】
【００１９】
この発明においては、振幅変調による駆動回路を従来１クロックステップで駆動していた方式から、複数クロックステップで駆動する方式とし、駆動回路に出力負荷による波形歪みの変動を補正可能とする補正信号発生部を設けている。この発明によれば、以下のような効果が得られる。
【００２０】
第１に、従来、駆動回路の出力歪みのために、各画素の輝度が設計値以下になることがあったが、複数ステップでの駆動を可能としたために、１画素の信号に対して補正信号を付加することが可能となり、このために、各画素を設計値通りの輝度で発光させることが可能になる。言い換えると、この発明によって歪み成分が補正されるので、各画素の輝度が向上する。そして、各画素の補正成分を制御することで輝度ムラを改善することができる。
【００２１】
第２に、前段の信号処理部で補正しようとする場合、レベル方向の解像度（ビット数）を犠牲にする結果を招くが、この発明の場合は、レベル方向の解像度を犠牲にすることなく補正が可能になる。
【００２２】
第３に、例えば補正信号生成部として微分回路を使用した場合、入力レベルに応じた補正信号を自動的に生成することができる。
【００２３】
第４に、垂直方向の歪みに注目すると、１ ライン下の画素への影響をこの発明によって取り除くことが可能になり、垂直方向コントラスト劣化を軽減または防ぐことが可能になる。
【発明を実施するための最良の形態】
【００２４】
以下、この発明をＦＥＤ(Field Emission Display：電界放出ディスプレイ)に対して適用した第１の実施形態について図面を参照して説明する。ＦＥＤの構造は、真空の空間が形成され、カソードとゲート電極との間の電圧差によって、先端が尖ったマイクロティップ、カーボンナノチューブ等の構造のカソードから電界放出によって電子が放出され、電子がアノードに向かって進み、途中で蛍光体に衝突して発光する。
【００２５】
図１は、この発明の第１の実施形態の全体の構成を示す。参照符号１は、表示システムに対する入力映像信号を示し、ＮＴＳＣ(National Television System
Committee)などのＳＤ(Standard Definition)信号、またはＨＤ(High Definition)信号が入力される。
【００２６】
入力映像信号がＡ／Ｄ・入力データ処理部２において、ディジタル化、デコーダ等の処理を受ける。その後、画像フォーマット変換部３において、表示パネル９に合わせた画サイズにフォーマットが変更される。例えば表示パネル９がＨＤ表示のパネルであり、入力映像信号がＳＤ信号の場合には、補間処理等でフォーマット変換がなされる。フォーマット変更のために、メモリ１１が使用される。パネル９に適したフォーマットに変更された信号は、時系列信号／Ｈ単位信号変換（シリアル／パラレル変換）部（以下、単にタイミング変換部と称する）４において、画素クロックでシリアルに取り込まれ、１Ｈ（水平周期）単位でパラレルに出力される、タイミング変換の処理を受ける。
【００２７】
タイミング変換部４において並列信号に変換された１行の各画素に対する信号がカラム（列方向）補正部１４を介してカラムドライバ６に供給される。カラム補正部１４は、この発明が適用された構成である。カラムドライバ６は、ラインメモリを有し、例えば８ビットのデータがラインメモリから１Ｈ周期で出力され、出力データがＤ／Ａ変換され、アナログ信号とされたカラム駆動信号がカラムドライバ６から出力され、カラム駆動信号が表示パネル９の信号線に印加される。カラムドライバ６は、１ラインの画素数に等しい補正回路が並列的に設けられた構成とされ、表示パネル９の１ラインの画素数に応じたカラム駆動信号が生成される。
【００２８】
画像フォーマット変換部３から、同期信号、クロックなどの基本的なタイミング信号がタイミング発生部５に入力され、パネル駆動に必要なカラムドライバ６、ロー（列方向）ドライバ７の基本的なタイミング信号を発生する。タイミング信号がカラム補正部１４およびロー補正部１５に供給される。ロー補正部１５は、この発明が適用されたもので、ロー駆動波形を補正する。補正されたロー駆動信号がロードライバ７に供給され、ロードライバ７からロー駆動波形が表示パネル９の信号線に印加される。信号線は、表示パネル９の水平走査線数に等しい数、存在している。ロードライバ７によって選択的に各行が順次駆動され、その１行内の全画素がカラムドライバ６にラッチされている駆動信号によって駆動される。
【００２９】
参照符号８がＦＥＤのアノードに印加される高圧である。また、参照符号１０が輝度計であり、例えば撮像素子からなる。表示パネル９の全画素を同一のレベルのデータでもって駆動し、輝度計１０によって表示パネル９の画像を撮影することによって各画素の輝度値を検出する。そして、パーソナルコンピュータ等で構成された初期化部１３において、設計値の輝度値と実際に検出された輝度値との差分が検出され、その差分をなくすような補正データ、すなわち、表示パネル９の各画素の輝度の不均一性を解消するための補正データが計算され、補正データが補正記憶用メモリ１２に書き込まれる。
【００３０】
このような補正データを求める処理は、工場出荷時等になされる。したがって、通常の表示動作を行う時には、輝度計１０および初期化部１３が不要であり、ユーザが使用する表示装置は、これらを備える必要がなく、補正データをメモリ１２に書き込むためのインターフェースを備えていれば良い。さらに、メモリ１２は、補正データを電源がオフしても保持するために、不揮発性メモリによって構成されている。
【００３１】
メモリ１２に格納された補正データは、表示用フォーマットのタイミングに従ってカラム補正部１４、ロー補正部１５に入力され、列および行方向の補正データに変換される。カラム補正部１４は、１ラインの画素数に等しい補正回路が並列的に設けられており、各画素に対する出力波形歪みを補正し、設計値通りの輝度を達成するような補正信号が生成される。カラム補正部１４は、１ラインの複数画素のそれぞれに対する画素単位の補正と、各列の有効ライン数に等しい複数画素のそれぞれに対するライン単位の補正とがなされる。したがって、カラム補正部１４によって、カラムドライバ６から画素までの垂直方向の距離に応じた負荷変動、各画素に対する駆動回路のバラツキ、同一ラインでの各駆動回路と画素の配線容量・抵抗のバラツキ、並びにロードライバ７と画素間の距離に応じた負荷変動に起因する輝度のバラツキを補正することができる。
【００３２】
また、ロー補正部１５では、各行（ライン）に対する出力波形歪みを補正し設計値通りの行選択ができるような補正信号が生成される。すなわち、ライン単位での配線抵抗や配線容量による輝度バラツキを補正するような補正信号が生成される。但し、ロー補正部１５によっては、ロードライバ７と画素の距離による配線抵抗・配線容量の変化による輝度の変化を補正することはできない。これら補正された行方向駆動信号および列方向駆動信号に基づいてカラムドライバ６およびロードライバ７が各画素および各行を駆動する。なお、第１の実施形態では、カラムドライバ６およびロードライバ７を設けているが、その一方のみを設けても効果がある。
【００３３】
このような補正値を付加された信号を各列および行駆動回路が出力し、各画素を駆動する結果、各画素には、画素毎に異なる補正値が付加されたデータおよび列方向の駆動信号が印加される。各画素の発光輝度は、この補正値が付加された駆動電圧によって補正前に比して、配線抵抗成分や容量成分による波形劣化が補正されたより明るい発光特性を実現することができる。
【００３４】
図２は、ある一つの行に関する、従来の駆動方法による各部波形を参考のために示している。図２Ａは、ロードライバに供給される行方向クロックＣＬＫ１を示す。クロックＣＬＫ１は、水平周期Ｈのものである。マトリクス型表示装置の場合では、カラムドライバ内で１ラインのデータが一度ラッチされ、ロードライバで選択されたラインに対して１ラインのデータが供給され、希望するレベルの信号を点灯させることができる。従って、クロックＣＬＫ１は、通常１水平周期単位である。
【００３５】
図２Ｂは、無負荷の場合に生じる歪みのない行方向データを示す。データがハイレベルの１ラインが駆動される。図２Ｃが表示パネルが接続された場合の行方向駆動波形を示す。このロードライバ７には、例えば１３.５ＭHzのサンプリング周波数のシステムならば、７２０画素×３（ＲＧＢ）の負荷が接続されており、それらの負荷容量や配線抵抗により、負荷の有無でドライバの出力波形が歪みを受ける。したがって、補正が無い場合では、図２Ｃに示すように、その駆動波形は、行方向ＣＬＫ１の１ステップによる行方向駆動波形がなまったものとなる。このような歪みを受ける場合、駆動する各行に対する駆動条件に差を生ずるために、結果として垂直方向に対して各行の輝度が均一にならなくなる。また、水平方向（ロー方向）に見た場合、駆動回路から各画素の配線抵抗・配線容量が異なるために、カラム方向からの駆動が理想的に均一としても、水平方向の各画素の輝度が均一にならなくなる。このように、従来では、各画素は、１クロックステップ処理による直流値によって駆動される。
【００３６】
図３は、ある一つの行に関する、第１の実施形態の駆動方法による各部波形を示す。図３Ａに示すように、ロー補正部１５に対して供給される行方向クロックＣＬＫ２は、水平周波数のＮ倍例えば４倍の周波数を有している。図３Ｂは、図２Ｂと同様に補正無し（無負荷時）の行方向のデータを示す。
【００３７】
図３Ｃがロー補正部１５によって補正された行方向データを示す。この行方向データは、点線で示すように補正無しのデータに比して、前エッジに近い側では、よりレベルが大とされ、後エッジの後では、補正無しのデータに比して、よりレベルが小とされたものである。すなわち、図３Ｃの例では、前エッジの直後の期間で点線で示すレベルより大きい第１のレベルとされ、ほぼＨ／４の区間の後に、第１のレベルより小さく且つ点線で示すレベルより大きい第２のレベルとされ、その後のほぼＨ／２の区間で点線で示す第３のレベルとされる。後エッジの直後の期間で点線で示すレベルより小さい第４のレベルとされ、ほぼＨ／４の区間の後に、第４のレベルより大きく且つ点線で示すレベルより小さい第５のレベルとされ、その後の区間で点線で示す第６のレベルとされる。
【００３８】
ロー補正部１５は、４倍の周波数のクロックＣＬＫ２を使用してディジタル信号処理例えばディジタル微分回路の構成によって上述した補正された行方向データを生成する。また、メモリ１２に記憶されている補正データに基づいて、行方向データの補正量（レベルの増大量または減少量）が各ライン毎に調整される。この行方向の補正データから生成された行方向の駆動波形は、図３Ｄに示すものとなる。図２Ｃおよび図３Ｄの駆動波形を比較すると分かるように、第１の実施形態では、行方向駆動波形のなまりを補正することができ、前エッジおよび後エッジを急峻なものとできる。このように、第１の実施形態では、各ラインを複数クロックステップ処理で駆動することができる。したがって、１ラインの駆動信号に対して直流から交流信号までの補正信号を付加することが可能になる。すなわち、各画素の垂直方向の輝度不均一性を補正することが可能となるが、前述した水平方向の輝度不均一性は、ロー補正部では補正できない。
【００３９】
駆動波形の歪みの補正は、設計値通りの輝度を達成することが目標であるから、駆動部に入力されたレベルの信号を正確に各画素にて駆動することが目標である。従って出力歪みを補正するために上記のように例えば交流成分を付加した場合、レベル方向の解像度を犠牲にすることにはならず、各ラインを設計通りに駆動することが可能になる。なお、メモリ１２に格納されている補正データに基づいて補正量を調整するので、ライン単位の発光特性の相違も補正でき、各ラインを設計通りに駆動することができる。
【００４０】
次に、カラムドライバ６による列方向の駆動について説明する。図４は、従来の駆動方法による各部波形を参考のために示している。図４Ａは、カラムドライバに供給される列方向クロックであるデータクロックを示す。マトリクス型表示装置の場合では、カラムドライバ内で１ラインのデータが一度ラッチされ、ロードライバで選択されたラインに対して１ラインのデータが供給され、希望するレベルの信号を点灯させることができる。データクロックは、画素単位であり、図４Ｂは、クロックに同期したデータ、例えば１ライン７２０サンプルの場合では、（Ｄ０，Ｄ１，・・・，Ｄ719）である。
【００４１】
これらの各画素に対するデータは、カラム駆動回路（タイミング変換部、カラムドライバ）内で、図４Ｃに示す水平周期のタイミング信号により一度ラッチされ、図４Ｄに示すような１水平周期単位の信号に変換され、カラムドライバから並列で出力される。図４Ｄでは、簡単のために、Ｄ０〜Ｄ719のＤ０およびＤ１のみを示している。したがって、例えば有効ライン数が４８０の画像の場合、１つの駆動回路に対して４８０個の負荷が接続されていることになる。
【００４２】
この列方向のドライバには例えば有効ライン数が４８０本の画像の場合、４８０個の負荷が接続されており、それらの負荷容量や配線抵抗により、負荷のの有無、または負荷の軽重によってドライバの出力波形が図４Ｅに示すように、歪みを受ける。図４Ｅは、カラムドライバから出力される信号の一つ例えばデータＤ０を出力する場合の駆動波形を示している。このような歪みを受ける場合、駆動する各画素に対する駆動条件に差を生ずるために、結果として水平方向に対して各画素の輝度が均一にならなくなる。また、ドライバから見た各画素の配線抵抗・配線容量が異なるために、ドライバからの距離に応じ、輝度（垂直方向の輝度）も不均一となる。
【００４３】
図５は、この発明の第１の実施形態における列方向の駆動方法による各部波形を示す。図５Ａおよび図５Ｂは、図４Ａおよび図４Ｂにそれぞれ示すものと同様のデータクロックおよびデータを示す。また、図５Ｃに示す１水平周期（１Ｈ）のラッチパルスによってタイミング変換部４においてラッチされ、図５Ｅに示すようなラッチされた信号が得られる。このラッチされた各データに対して、カラム補正部１４において補正がなされる。図５Ｄに示すように、水平周波数のＭ倍例えば８倍の周波数のクロックによって、駆動波形に対して、図５Ｆに示すような補正がなされる。
【００４４】
この補正は、図３Ｄを参照して説明した行方向データと同様に、前側の立ち上がりエッジにプラスの補正量を付加し、後側の立ち下がりエッジに対してマイナスの補正量を付加するものである。それによって、図５Ｇに示すように、行方向の駆動波形がなまった波形ではなく、急峻な波形に補正される。各画素に対する補正量は、メモリ１２に記憶されている補正データに基づいたものである。１ラインの７２０サンプルに対してそれぞれ適切な補正を施し、さらに、各列の４８０画素に対する適切な補正を施すために、カラム補正部１４には、１ラインの画素数に等しい補正回路が並列的に設けられており、それらのデータは、ライン毎に適切な値に更新される。図５Ｆおよび図５Ｇは、カラムドライバ６から出力される信号の一つ例えばデータＤ０を出力する場合の駆動波形を示している。
【００４５】
なお、上述した行方向および列方向の補正の例では、補正信号として、一次微分波形を基本として使っているが、各画素の発光特性に合わせて他の波形に変更することは可能である。また、プラス側およびマイナス側の何れか一方のみで補正ができる場合が画素特性によってはあり得る。
【００４６】
次に、図６および図７を参照してロー補正部１６の一例について説明する。但し、カラム補正部１４も以下に説明するロー補正部１６と同様の構成とできる。タイミングチャートの図７Ａは、４倍の行方向クロックＣＬＫ２を示す。図７Ｂは、入力される行方向データＤＴ０である。入力データＤＴ０が遅延素子２０および２１の直列接続に供給される。遅延素子は、クロックＣＬＫ２で動作し、その１周期分の遅延をデータに対して与える。
【００４７】
図７Ｃは、遅延素子２０の出力データＤＴ１を示し、図７Ｄは、遅延素子２１の出力データＤＴ２を示す。データＤＴ０からＤＴ１が合成器２２において減算され、図７Ｅに示すデータＤＴ３が生成される。また、データＤＴ１からＤＴ２が合成器２５において減算され、図７Ｆに示すデータＤＴ４が生成される。データＤＴ３がゲインコントロール部２４を介して合成器２３に供給され、データＤＴ４がゲインコントロール部２８を介して合成器２３に供給される。合成器２３には、入力データＤＴ０が供給される。合成器２３によって入力データＤＴ０に対してゲインコントロール部２４および２８の出力データが加算される。合成器２３から出力データＤＴ５（図７Ｇ）が出力される。
【００４８】
ゲインコントロール部２４は、ゲインコントロール信号生成部２６からのコントロール信号によって、そのゲインがＧ１に設定される。ゲインコントロール部２８は、ゲインコントロール信号生成部２７からのコントロール信号によって、そのゲインがＧ２に設定される。ゲインコントロール信号生成部２６および２７には、補正値記憶用メモリ１２から補正データが供給され、補正データに基づいて適切なゲインを設定するコントロール信号が生成される。
【００４９】
上述したように、工場出荷時等において、輝度計１０によって表示パネル９の画像を取り込み、各画素の不均一性が検出され、不均一性を補正する補正データが初期化部１３によって求められ、補正データが各ライン毎および各画素毎にメモリ１２に記憶されている。メモリ１２に対しては、現在の処理の対象としているラインを指定するアドレスが供給される。したがって、図７Ｇに示す補正値を含むデータによって所定の行が駆動されることによって、各ラインの配線容量や配線抵抗のバラツキによる輝度のバラツキを補正することができる。図７Ｇに示す出力データは、例えば４ビット程度の語長である。ロードライバ７では、Ｄ／Ａ変換によってアナログ信号として行方向を駆動する。
【００５０】
なお、カラム補正部１４は、クロック周波数が相違する点、並びにデータの語長がより長い点（例えば８〜９ビット）を除くと、図６に示す構成と同様の構成とできる。
【００５１】
上述したこの発明の第１の実施形態は、ハードウェアのみではなく、ハードウェアおよびソフトウェアによって実現することができる。図８および図９は、ハードウェア構成の動作説明のためのフローチャートであるが、若し、ソフトウェア処理でこの発明を実現する場合には、ソフトウェアの処理の流れを表すものである。最初に図８を参照して第１の実施形態の処理の流れを説明する。
【００５２】
ステップＳ１においてシステムに対して画像データが入力される。ステップＳ２において、画像データがＡ／Ｄコンバータでディジタル化される。ステップＳ３において、表示パネル９の解像度にあわせた画像信号のフォーマット変換がなされる。このフォーマット変換後の水平同期信号に従って列方向駆動回路（カラムドライバ６）のタイミングを発生する（ステップＳ４）。また、フォーマット変換後の垂直同期信号に従って行方向駆動回路（ロードライバ７）のタイミングを発生する（ステップＳ５）。
【００５３】
ステップＳ６において、列方向データは水平周波数のＭ倍の周波数のクロックで取り込まれる。ステップＳ７において、行方向データは水平周波数Ｎ倍のクロックで取り込まれる。次に、ステップＳ１４およびＳ１５のそれぞれにおいて、初期化時の動作か、通常動作かが判断される。初期化時では、ステップＳ８において、カラムドライバに入力された信号が１水平周期（１Ｈ）単位の信号に変換され各画素を駆動する。初期化時では、ステップＳ９において、ロードライバに入力された信号は、そのまま各ラインの全画素を駆動する。
【００５４】
表示された画像には配線抵抗・容量などを原因とする輝度の低下・不均一性があるが、初期化時では、例えばカメラによって表示画像を撮影し、表示画像をディジタル信号として初期化部１３に取り込む（ステップＳ１０）。ステップＳ１１では、初期化部１３によって、取り込まれたデータからパネル上の位置によるレベルの不均一を補正するための補正データが計算される。ステップＳ１２において、計算された各位置の補正データがメモリ１２に書き込まれる。初期化時の処理が終了する（ステップＳ２１）。
【００５５】
ステップＳ１４およびＳ１５において、通常動作と判定されると、ステップＳ１６およびＳ１７の処理がなされる。ステップＳ１３では、初期化時にメモリ１２に書き込まれた補正データが各列方向の画素へ書き込み時や、各行を駆動し選択するタイミングに同期して読み出される。ステップＳ１６では、カラム補正部１４の入力データにステップＳ１３で読み出された列方向補正データが画素単位で加算される。ステップＳ１７では、ロー補正部１５の入力データにステップＳ１３で読み出された行方向補正データが加算される。
【００５６】
ステップＳ１８において、ステップＳ１６にて列方向に各画素の補正データが付加された信号がカラムドライバ６から出力され、表示パネル９の持つ原因による劣化を補正するように各画素を駆動する。ステップＳ１９において、ステップＳ１７にて行方向に各行の補正データが付加された信号がロードライバ７から出力され、各行をパネルの持つ原因による劣化を補正するように駆動する。ステップＳ２０では、駆動歪みが補正されたパネル駆動がなされる。すなわち、上述した処理によって、配線抵抗や容量などの影響を補正した信号がパネル上に表示されることになり、補正なし時より輝度が向上し、かつ不均一性も改善される。
【００５７】
図９を参照して、補正データの自動計算を行う場合の処理について説明する。図８のフローチャートと同様に、システムに対して画像データが入力され、（ステップＳ１）、ステップＳ２において、画像データがＡ／Ｄコンバータでディジタル化され、ステップＳ３において、表示パネル９の解像度にあわせた画像信号のフォーマット変換がなされる。このフォーマット変換後の水平同期信号に従ってカラムドライバ６のタイミングを発生し（ステップＳ４）、また、フォーマット変換後の垂直同期信号に従ってロードライバ７のタイミングを発生する（ステップＳ５）。
【００５８】
ステップＳ６において、列方向データが水平周波数のＭ倍の周波数のクロックで取り込まれる。これと共に、ステップＳ６において、レベル方向の補正値が自動的に計算される。ステップＳ７において、行方向データが水平周波数Ｎ倍のクロックで取り込まれる。これと共に、ステップＳ６において、レベル方向の補正値が自動的に計算される。微分波形の場合では、補正値は、データのレベルに依存し、データが大きい値では、補正量が大きくなり、データが小さい値では、補正量が小さくなる。この時、行および列駆動回路からの距離に応じた歪み量はパネル特性としてあらかじめ予想できるので、この歪み量を考慮した補正値を生成することは、多少の回路の追加で可能である。この補正値が自動計算される点が図８に示されるフローチャートの処理と相違している。他の処理は、図８のフローチャートと同様である。
【００５９】
初期化時では、ステップＳ８の各画素の駆動処理、ステップＳ９の各ラインの全画素の駆動処理、ステップＳ１０の表示画像の取り込み、ステップＳ１１の補正データの計算、並びにステップＳ１２の計算された各位置の補正データのメモリ１２への書き込みがなされる。ステップＳ６およびＳ７にて生成された補正信号により、駆動波形の歪みに対する一定の補正が実現されている。しかしながら、各画素毎のバラツキが残っている。初期化の処理で得られたデータから各画素に対する輝度の不均一性が補正される。補正データのメモリ１２への書き込みによって初期化時の処理が終了する（ステップＳ２１）。
【００６０】
通常動作では、メモリ１２から補正データが読み出され（ステップＳ１３）、ステップＳ１６で読み出された列方向補正データが画素単位でカラム補正部１４の入力データに加算され、ロー補正部１５の入力データにステップＳ１３で読み出された行方向補正データが加算される（ステップＳ１７）。各画素の補正データが付加された信号がカラムドライバ６から出力され、各画素が駆動され（ステップＳ１８）、各行の補正データが付加された信号がロードライバ７から出力され、各行が駆動される（ステップＳ１９）。このような処理によって、配線抵抗や容量などの影響を補正した信号がパネル上に表示されることになり、補正なし時より輝度が向上し、かつ不均一性も改善される。
【００６１】
次に、この発明の第２の実施形態について説明する。上述した第１の実施形態は、レベル方向に複数のクロックステップで駆動信号を振幅変調するものである。第２の実施形態は、パルス幅変調に対してこの発明を適用することによって例えばＦＥＤの駆動特性を改善しようとするものである。
【００６２】
図１０は、変調するパルス幅が１ＬＳＢ(Least Significant Bit：最小量子化ビット）の場合の列方向駆動回路例を示す。図１０Ａは、１水平周期（１Ｈ）の映像信号の水平同期パルスであり、振幅変調時には、データが１Ｈ単位でラッチされていたが、パルス幅変調の場合は、駆動する変調量に従ったパルス幅の信号が出力される。例えば、８ビット（２５６階調）での変調の場合、１Ｈ区間を２５６等分したパルス幅の信号が１ＬＳＢの変調信号に相当する。
【００６３】
第２の実施形態では、このパルスの１Ｈの１／２５６のパルス幅の更に１／４倍、すなわち、１Ｈの１／１０２４を周期とするクロック（図１０Ｄ）で信号処理を行う。このクロックを使用して、図１０Ｃに示すように、図１０Ｂに示すパルス幅の１／４のパルス幅の単位で振幅変調された補正波形が生成される。補正波形は、上述した第１の実施形態におけるのと同様に生成される。この補正波形で表示パネルを駆動することによって、パネルの負荷の影響を除去することが可能になる。
【００６４】
また、パルス幅が１ＬＳＢ 以上の場合の補正方法を図１１を参照して説明する。図１１Ａは、１水平周期（１Ｈ）の映像信号の水平同期パルスである。図１１Ｄは、１Ｈの１／２５６を周期ｔとするパルス幅変調用のクロックであり、図１１Ｆは、１Ｈの１／１０２４を周期とするクロックである。今、図１１Ｂに示すように、１Ｈ×（Ｎ／２５６）のパルス幅をもった信号で画素を駆動しようとする。駆動パルスは、図１１Ｄに示すクロックによって既にパルス幅変調の処理がなされている。図１１Ｃにおけるｔは、１ＬＳＢのパルス幅に相当する。
【００６５】
この発明の第２の実施形態では、各１ＬＳＢ単位でのレベルを可変し、図１１Ｃに示す波形とすることで駆動波形の歪みを補正することが可能になる。更に、例えば処理クロックをこのパルス幅変調のクロックの４倍の周波数のクロック（図１１Ｆ）とすることで、その１ＬＳＢ 内を更に４分割したステップで振幅変調を加えることが可能になる（図１１Ｅ）。このように、第２の実施形態によって、振幅変調だけでなくパルス幅変調に対しても駆動信号の負荷歪みに対する補正を加えることが可能になる。
【００６６】
次に、この発明の第３の実施形態について説明する。マトリクス型表示装置を駆動する場合、パネルの時定数によって現在ラインのデータが次ラインのデータに影響し、垂直方向コントラストが劣化する場合がある。第３の実施形態は、かかる問題を解決しするものである。
【００６７】
図１２に示すように、表示パネルのｎ番目のラインで、水平方向でｍ番目の画素が白であり、（ｎ＋１）番目のラインで、水平方向でｍ番目の画素が黒であるような画像パターンを考える。
【００６８】
図１３は、補正を行わない場合の処理を説明するためのタイミングチャートであり、図１３Ａは、列方向の駆動クロックＣＬＫ３を示す。図１に示すような例えばＦＥＤ型表示素子を含む表示パネルの場合は、列方向のカラムドライバ６内で１Ｈのデータが一度ラッチされて、行方向で選択された列に対して同じタイミングで出力されることによって、選択されたラインに希望するレベルの信号を点灯させることができる。従って、クロックＣＬＫ３の周期は、通常、１Ｈとされる。
【００６９】
しかしながら、この列方向のドライバには、ＳＶＧＡならば６００ライン、ＨＤならば１０８０ラインが接続されており、それらの負荷容量や配線抵抗により、負荷の有無でドライバの出力波形が歪みを受ける。図１３Ｂは、無負荷時の列方向駆動回路（カラムドライバ６）からの出力波形であり、図１３Ｃは、負荷を接続した場合の出力波形である。負荷のためにｎ番目のラインの信号の歪み（図１３ＣにおけるＢの部分）がｎ＋１番目のラインの領域まで延びている。
【００７０】
図１３Ｅは、ｎ番目のラインを選択する行選択信号であり、このタイミングと、図１３Ｃの駆動波形のタイミングが一致する部分Ａでｎ番目のラインが発光する。また、図１３Ｆに示すｎ＋１番目のラインを選択する行選択信号のタイミングと、図１３Ｃの駆動波形のタイミングが一致する部分Ｂでｎ＋１番目のラインが発光する。図１３Ｄは、各ラインの画素の平均発光輝度を示しており、上述した歪みを受けた結果、ｎ番目のラインでは、図１３ＤにおいてＭＡで示すように信号が存在し、ｎ＋１番目のラインでは、図１３ＤにおいてＭＢで示すように信号が存在することになる。したがって、図１４に示すように、本来、黒と表示すべきラインがある程度の輝度を持つことになり、垂直方向コントラストが劣化することになる。
【００７１】
この発明の第３の実施形態は、図１５Ａに示すように、水平周波数の例えば４倍の周波数のクロックＣＬＫ４によって、図１５Ｂに示す駆動波形に対して補正を加え、図１５Ｃに示すように、ｎ＋１番目のラインでは、通常のレベルより低いレベルの列方向データを生成する。この補正によって、実際の駆動波形は図１５Ｄに示すように、立ち下がりが急峻となり、次のラインへ駆動信号が延びることが防止される。それによって、時定数による波形歪みが次のラインへ影響し、垂直コントラストが低下する問題が防止され、また、軽減される。
【００７２】
補正された駆動波形で表示パネルを駆動した場合、ｎ番目のラインとｎ＋１番目のラインでの平均発光輝度が図１５Ｅに示すものとなり、ｎ＋１番目のラインでの発光を抑えることができる。このようにして、垂直方向コントラストの劣化を抑えることができる。
【００７３】
なお、上述した説明では、列方向駆動回路が列方向負荷により波形歪みを引き起こし、行方向駆動回路では波形歪みがないと仮定しているが、逆の場合、すなわち、行方向駆動回路が時定数により波形歪みを起こし、列方向駆動回路が歪みがない場合においても同様に垂直方向コントラストの劣化が生ずることがあり得る。従って、行方向および列方向の駆動回路に時定数による波形歪みがあり、そのそれぞれが垂直方向コントラスト劣化に影響する場合には、第３の実施形態による補正装置を列および行方向駆動部のそれぞれに設ける必要がある。
【００７４】
さらに、駆動波形の歪みが場所毎に異なる場合には、その補正量を上述した第１の実施形態における方法と同様に、システムのメモリに記憶させておくことで、場所により歪みが異なることに対処することができる。
【００７５】
この発明は、上述した第１の実施形態等に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば上述した説明では、表示パネルの画素毎に補正値を生成するようにしているが、複数画素からなるエリア毎またはライン毎に補正値を生成するようにしても良い。また、複数のクロックステップを形成する場合、必ずしも整数倍の周波数の関係にあることは必要ない。さらに、ＦＥＤに限らず、ＬＣＤ、ＰＤＰ等の他のマトリクス型表示装置に対してこの発明を適用しても良い。
【図面の簡単な説明】
【００７６】
【図１】この発明を適用できる画像表示装置の全体の構成を示すブロック図である。
【図２】補正を行わない場合の行方向駆動を説明するための各部波形図である。
【図３】この発明の第１の実施形態による補正を行う場合の行方向駆動を説明するための各部波形図である。
【図４】補正を行わない場合の列方向駆動を説明するための各部波形図である。
【図５】この発明の第１の実施形態による補正を行う場合の列方向駆動を説明するための各部波形図である。
【図６】ロー補正部の一例の構成を示すブロック図である。
【図７】ロー補正部の一例の動作説明に用いるタイミングチャートである。
【図８】この発明の第１の実施形態における、補正信号の自動計算を行わない場合の処理の流れを示すフローチャートである。
【図９】この発明の第１の実施形態における、補正信号の自動計算を行う場合の処理の流れを示すフローチャートである。
【図１０】この発明をパルス幅変調による駆動方式に適用した第２の実施形態の補正処理の一例の説明に用いるタイミングチャートである。
【図１１】この発明の第２の実施形態の補正処理の他の例の説明に用いるタイミングチャートである。
【図１２】この発明を垂直方向のコントラストの劣化の防止に適用した第３の実施形態の説明に用いる略線図である。
【図１３】補正を行わない場合に生じる、垂直方向のコントラストの劣化の説明に用いるタイミングチャートである。
【図１４】補正を行わない場合に生じる、垂直方向のコントラストの劣化を示す略線図である。
【図１５】この発明の第３の実施形態の説明に用いるタイミングチャートである。
【符号の説明】
【００７７】
３・・・画像フォーマット変換部、４・・・カラム駆動回路用時系列信号／Ｈ単位信号変換（シリアル／パラレル変換）部、５・・・駆動回路用タイミング発生部、６・・・カラム（列）方向駆動用のカラムドライバ、７・・・ロー（行）方向駆動用のロードライバ、９・・・表示パネル、１０・・・輝度計、１２・・・補正用データ記憶用メモリ、１３・・・初期化部、２０、２１・・・遅延素子、２４、２８・・・ゲインコントロール部
【図１】
2005037711.tif 000003
【図２】
2005037711.tif 000004
【図３】
2005037711.tif 000005
【図４】
2005037711.tif 000006
【図５】
2005037711.tif 000007
【図６】
2005037711.tif 000008
【図７】
2005037711.tif 000009
【図８】
2005037711.tif 000010
【図９】
2005037711.tif 000011
【図１０】
2005037711.tif 000012
【図１１】
2005037711.tif 000013
【図１２】
2005037711.tif 000014
【図１３】
2005037711.tif 000015
【図１４】
2005037711.tif 000016
【図１５】
2005037711.tif 000017