(57)【要約】      （修正有）【課題】貫通孔を作ることができかつＳｉＯ2膜を熱的に成長させる時に高温プロセスを実行できる基板上にＭＥＭＳとＩＣを組付ける方法、そして基板上にＭＥＭＳとＩＣを組付けるための新しい構造を備えたＭＥＭＳデバイスを提供すること。【解決手段】基板１１上にＭＥＭＳ１２とＩＣ１３を組付ける方法は、基板１１に貫通孔１５を形成するステップと、所定の高温プロセスによって少なくとも貫通孔の内部表面に誘電体膜１６を堆積するステップと、基板の前面１１ａ上にＭＥＭＳを組立てるステップと、基板の背面１１ｂ上にＩＣを接着するステップと、そして貫通孔を経由してＭＥＭＳとＩＣを電気的に接続する金属ワイヤ１４を形成するステップと、から構成される。【選択図】図１Ａ
2005271085.tif 000002
【特許請求の範囲】
【請求項１】
基板上にＭＥＭＳとＩＣを組付ける方法であり、
前記基板で貫通孔の形成するステップと、
所定の高温プロセスによって少なくとも前記貫通孔の内部表面上に誘電体膜を堆積させるステップと、
前記基板の前面上に前記ＭＥＭＳを組立てるステップと、
前記基板の背面上に前記ＩＣを接着するステップと、そして
前記貫通孔を経由して前記ＭＥＭＳと前記ＩＣを電気的に接続するための金属ワイヤを形成するステップと、
から成る基板上にＭＥＭＳとＩＣを組付ける方法。
【請求項２】
さらに、前記ＭＥＭＳが組立てられる前に前記貫通孔をダミー物質で埋めるステップと、ＭＥＭＳの組立てが完了した後に前記ダミー物質を取り除くステップとを含む請求項１記載の基板上にＭＥＭＳとＩＣを組付ける方法。
【請求項３】
基板上にＭＥＭＳとＩＣを組付ける方法であり、
前記基板に貫通孔を形成するステップと、
所定の高温プロセスによって少なくとも前記貫通孔の内部表面上に誘電体膜を堆積させるステップと、
前記基板の前面上に前記ＩＣを接着するステップと、
前記基板の背面上に前記ＭＥＭＳを組立てるステップと、そして
前記貫通孔を経由して前記ＩＣを前記ＭＥＭＳに電気的に接続するための金属ワイヤを形成するステップと、
から成る基板上にＭＥＭＳとＩＣを組付ける方法。
【請求項４】
さらに、前記ＩＣが接着される前に前記貫通孔にダミー物質を埋めるステップと、前記ＩＣの接着が完了した後に前記ダミー物質を取り除くステップとを含む請求項３記載の基板上にＭＥＭＳとＩＣを組付ける方法。
【請求項５】
前記貫通孔の内部表面上の前記誘電体物質は４００  SYMBOL 176 \f "Symbol" \s 12Cを超える高温プロセスによって堆積する請求項１記載の基板上にＭＥＭＳとＩＣを組付ける方法。
【請求項６】
前記堆積ステップは、前記ＭＥＭＳの前記組立てステップと前記ＩＣの前記接着ステップの前に実行される請求項１または３記載の基板上にＭＥＭＳとＩＣを組付ける方法。
【請求項７】
基板上にＭＥＭＳとＩＣを組付ける方法であり、
前記基板の前面上に前記ＭＥＭＳと前記ＩＣのいずれか一方を組立てるステップと、
前記基板に貫通孔を形成するステップと、
所定の温度プロセスによって少なくとも前記貫通孔の内部表面に誘電体膜を堆積するステップと、
前記基板の背面上に前記ＭＥＭＳと前記ＩＣの残された一方を接着するステップと、そして
前記貫通孔を経由して前記ＭＥＭＳと前記ＩＣを電気的に接続する金属ワイヤを形成するステップと、
から成る基板上にＭＥＭＳとＩＣを組付ける方法。
【請求項８】
基板と、
前記基板に形成された貫通孔と、
少なくとも前記貫通孔の内部表面上に堆積される誘電体膜と、
前記基板の一方の側の表面上に組立てられたＭＥＭＳと、
前記基板の他方の側の表面上に接着されたＩＣと、そして
前記貫通孔を経由して前記ＭＥＭＳと前記ＩＣを電気的に接続する金属ワイヤと、
から成るＭＥＭＳ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上にＭＥＭＳとＩＣを組付ける方法およびＭＥＭＳ装置に関し、特に、より高い温度で基板に形成された貫通孔の側壁に高品質の誘電体物質を堆積させ、貫通孔には基板の前面と背面にそれぞれに設けられたＭＥＭＳとＩＣを接続する金属によって充填される技術に関するものである。
【背景技術】
【０００２】
微小電気機械システム（ＭＥＭＳ：Micro-Electro-Mecanical System）の応用は半導体、自動車、通信、バイオ工学等のごとき多くの分野において次第に増加しつつある。現在のところ、例えば、バイオ技術において応用されるバイオＭＥＭＳ、微小電気機械システムが光学と結合されるところの光学ＭＥＭＳ（ＯＭＥＭＳ）、ＭＥＭＳがｒｆ（高周波）機械装置の一部として働くｒｆ−ＭＥＭＳのような、いくつかの種類のＭＥＭＳがある。以下では、すべてのこれらの微小な、電気的、光学的、そしてｒｆ（高周波）の機械的システムは、簡易化のため、「ＭＥＭＳ」と呼ばれる。一般的に、１つのまたはいくつかの集積回路(ＩＣまたはＩＣｓ)はＭＥＭＳの動作を制御する。それ故に、１つのデバイス（装置）または基板にＭＥＭＳとＩＣを組付ける集積方法は重要な工程である。加えて、ＭＥＭＳとＩＣをデバイスまたは基板等に容易に組付けるための適当なまたは簡単な構造を採用することは重要である。
【０００３】
特許文献１は、ＭＥＭＳとしてのマイクロマシン（微小機械）とＩＣとしての電子回路とを備えた半導体デバイスに組立てる方法を開示している。特許文献１の半導体デバイスは、当該特許文献１の図４に示されるごとく、半導体基板（１）、この基板（１）の一方の側の表面に形成された、マイクロマシン（３）および当該マイクロマシンを制御するための電子回路（５）を備えている。マイクロマシンと電子回路は基板において同じ共通の表面の上に形成される。特許文献１で説明される上記半導体デバイスを組立てる方法は、基板の一方の表面の上にマイクロマシンを形成するステップと、当該マイクロマシンを覆う保護膜を備えた状態で同じ表面の上に電子回路を形成するステップと、そして保護膜を取り除いた後にマイクロマシンと電子回路を電気的に接続するステップを含んでいる。
【０００４】
特許文献１によって開示される半導体デバイスの構造によれば、マイクロマシンと電子回路の両方は基板の同じ表面の上に作り込まれる。それ故に、当該半導体デバイスを作る方法は、電子回路が形成されるときにはマイクロマシンを保護するステップを含むことになり、そのため複雑となる。現在、半導体デバイスのための簡単なまたは新しい構造が要求されている。
【０００５】
加えて、現在、ＭＥＭＳの大部分はシリコン（Ｓｉ）の基板上に組立てられ、特に低い抵抗値を有する基板上に組立てられる。その理由は、低抵抗Ｓｉウェハはコストがかからないからである。Ｓｉ基板のより高い導電性のために、もし、表面上にＭＥＭＳを形成した後に、基板上の前面（表面）から背面に導体を通すために貫通孔が設けられるならば、当該貫通孔の内部表面は絶縁体層に覆われなければならない。しかしながら、絶縁体層の堆積は、低い温度で、例えば４００℃より低い温度で実行されなければならない。その理由は、高温プロセスは、先に製作されたＭＥＭＳの当該製作場所のいくつかを破壊するかもしれないからである。それ故に、現在では一般的に、化学的気相成長（ＣＶＤ）で作られたＳｉＯ2膜が、当該目的のために用いられている。ＣＶＤＳｉＯ2膜は、熱的に成長するＳｉＯ2膜と比較すると、良好な品質を持つものではない。それ故に、貫通孔での絶縁層としてＣＶＤＳｉＯ2膜を用いることで、電圧および電流の制限を設けている。
【特許文献１】特開平９−１６２４６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、上記要求を満たしあるいは上記問題を解決するものであり、半導体デバイスまたはＭＥＭＳデバイスのための新しい構造を提案し、この新しい構造は基板と、ＭＥＭＳおよびＩＣ（または電子回路）と、基板上にＭＥＭＳとＩＣを組付けるまたは形成する新しい方法とから成っている。この方法はＭＥＭＳデバイスの新しい構造を選択することによって用いることができるものであり、この方法によれば高温プロセスがＳｉ基板の貫通孔の側壁上に高品質の誘電体物質を堆積させるのに利用することができる。
【０００７】
本発明の目的は、貫通孔を作ることができかつＳｉＯ2膜を熱的に成長させる時に高温プロセスを実行できる基板上にＭＥＭＳとＩＣを組付ける方法を提供すること、そして基板上にＭＥＭＳとＩＣを組付けるための新しい構造を備えたＭＥＭＳデバイスを提供することにある。
【課題を解決するための手段】
【０００８】
本発明にかかる基板上にＭＥＭＳとＩＣを組付ける方法およびＭＥＭＳデバイスは、上記目的を達成するため、次のように構成される。
【０００９】
基板上にＭＥＭＳとＩＣを組付ける方法は、基板に貫通孔を形成するステップと、所定の高温プロセスによって少なくとも貫通孔の内部表面に誘電体膜を堆積するステップと、基板の前面上にＭＥＭＳを組立てるステップと、基板の背面上にＩＣを接着するステップと、そして貫通孔を経由してＭＥＭＳとＩＣを電気的に接続する金属ワイヤを形成するステップと、から構成される。
【００１０】
本発明に係る方法によれば、半導体デバイスにＭＥＭＳとＩＣを組付ける新しい手順が提案される。その方法では、最初に貫通孔の形成と、熱的に成長する高品質のＳｉＯ2の形成が実行され、それからＭＥＭＳとＩＣが組立てられ、そして最後に先に作られた貫通孔を通してＭＥＭＳとＩＣの間を相互に接続する金属が組立てられる。このプロセスにおいて、誘電体膜はＭＥＭＳとＩＣが組立てられる前に堆積させられ、それ故にＳｉ基板の内部表面または側壁に高品質の誘電体物質を堆積させるのに高温プロセスを用いることができる。
【００１１】
基板上にＭＥＭＳとＩＣを組付ける上記の方法は、さらに、ＭＥＭＳが組立てられる前に貫通孔をダミー物質で充填するステップ、そしてＭＥＭＳの組立てが完了した後に当該ダミー物質を取り除くステップを含む。
【００１２】
基板上にＭＥＭＳとＩＣを組付ける方法は、基板に貫通孔を形成するステップと、所定の高温プロセスによって少なくとも当該貫通孔の内部表面に誘電体膜を堆積させるステップと、基板の前面上にＩＣを接着するステップと、基板の背面上にＭＥＭＳを組立てるステップと、そして貫通孔を経由してＩＣをＭＥＭＳに電気的に接続する金属ワイヤを形成するステップと、から構成される。
【００１３】
基板上にＭＥＭＳとＩＣを組付ける上記方法は、さらに、ＩＣが接着される前に貫通孔をダミー物質で充填するステップと、そしてＩＣの接着が完了した後にダミー物質を取り除くステップを含む。
【００１４】
基板上にＭＥＭＳとＩＣを組付ける上記の方法において、貫通孔の内部表面での誘電体物質は好ましくは４００  SYMBOL 176 \f "Symbol" \s 12Cを超える高温プロセスによって堆積させられる。
さらに基板上にＭＥＭＳとＩＣを組付ける上記の方法において、誘電体膜の堆積ステップはＭＥＭＳの組立てステップとＩＣの接着ステップの前に実行される。すなわち誘電体膜はＭＥＭＳとＩＣの組立てまたは接着の前に堆積させられる。
【００１５】
基板上にＭＥＭＳとＩＣを組付ける方法は、基板の前面上にＭＥＭＳとＩＣのいずれか一方を組立てるステップと、基板に貫通孔を形成するステップと、所定の温度プロセスによって少なくとも貫通孔の内部表面に誘電体膜を堆積するステップと、基板の背面上にＭＥＭＳとＩＣの残りの一方を接着するステップと、そして貫通孔を経由してＭＥＭＳをＩＣに電気的に接続する金属ワイヤを形成するステップと、から構成される。
【００１６】
本発明に係るＭＥＭＳデバイスは、基板と、基板に形成された貫通孔と、少なくとも貫通孔の内部表面に堆積する誘電体膜と、基板の一方の側の表面に組立てられたＭＥＭＳと、基板の残りの側の表面に接着されたＩＣと、そして貫通孔を経由してＭＥＭＳをＩＣに電気的に接続する金属ワイヤとから構成される。
【発明の効果】
【００１７】
本発明の方法によれば、半導体デバイスに対してＭＥＭＳとＩＣを組付ける新しい手順が提案され、そして高温プロセスに基づいて熱的に成長する高品質の誘電体膜の形成が実行される。本発明のプロセスにおいて誘電体膜は、好ましくは、ＭＥＭＳおよびＩＣの組立てが行われる前に堆積させられる。それ故に，貫通孔の内部表面上にまたはＳｉ基板の側壁上に高品質の誘電体物質を堆積するときに高温プロセスが用いられる。
【発明を実施するための最良の形態】
【００１８】
以下に好ましい実施形態が図面に従って説明される。当該実施形態の説明を通して本発明の詳細が明らかにされる。
[実施形態１]
【００１９】
本発明の第１実施形態は図１Ａ〜図１Ｄを参照して説明される。図１Ｄに示される半導体デバイスまたはＭＥＭＳデバイス１０を組立てる方法は、基板１１の上にＭＥＭＳ１２とＩＣ１３を組付けるまたは組立てるプロセスを含んでいる。ＭＥＭＳデバイス１０は、Ｓｉ基板１１と、当該基板１１の前の表面（または上面）１１ａおよび背後の表面（または下面）１１ｂのそれぞれの上に設けられたＭＥＭＳ１２およびＩＣ１３とから構成されている。基板１１はＭＥＭＳデバイス１０を形成する基礎部材である。前面１１ａに設けられたＭＥＭＳ１２は背面１１ｂの上に接着されたＩＣ１３と金属ワイヤ１４を用いて電気的に接続されている。基板１１で金属ワイヤ１４を形成するために、基板１１において前面１１ａから背面１１ｂへ貫通孔１５が形成される。基板１１の上にＭＥＭＳ１２とＩＣ１３を組付けることによってＭＥＭＳデバイス１０を製作する方法は、次の（１）から（４）のステップを含んでいる。
【００２０】
ステップ（１）：
図１Ａに示されるこのステップ（１）において、Ｓｉ基板１１の上にプラズマ支援ドライエッチングプロセスまたはイオンミリングプロセスのごとき適当なプロセスを用いることで貫通孔１５が作られる。貫通孔１５は前面１１ａから背面１１ｂの方向に形成される。基板１１はＳｉウェハーの一部を示している。貫通孔１５は基板１１に組付けられるＭＥＭＳとＩＣの間において金属による相互接続が必要とされる場所に形成される。
【００２１】
ステップ（２）：
図１Ｂに示されるこのステップ（２）において、誘電体膜１６、例えばＳｉＯ2またはＳｉ3Ｎ4が、基板１１の表面１１ａ，１１ｂおよび貫通孔１５の内部表面（側壁）の上に堆積する。誘電体膜１６は、好ましくは、４００℃またはそれ以上の温度で、さらに最も好ましくは７００℃またはそれ以上の温度（高温プロセス）で熱的に成長させられる。基板１１の前面１１ａ上の誘電体の層または膜は、それから、適当な方法、例えば化学機械的研磨（ＣＭＰ）またはドライエッチングプロセスによって取り除かれる。
【００２２】
ステップ（３）：
図１Ｃに示されるこのステップ（３）において、ＭＥＭＳ１２は基板１１の前面１１ａ上に組立てられ、または組付けられる。
【００２３】
ステップ（４）：
図１Ｄに示されるこのステップ（４）において、ＩＣ１３は基板１１の背面１１ｂ上に接着されまたは組付けられ、そして基板１１の貫通孔１５に金属ワイヤ１５が設けられ、それはＭＥＭＳ１２とＩＣ１３を相互に接続する。金属ワイヤ１５は例えば貫通孔１５の内部に金属物質を堆積することによって作られる。
【００２４】
第１実施形態は、高温プロセスによって貫通孔の内部表面の上に高品質の誘電体膜を作ることを容易化し、そして、金属の相互接続がより高い電流および電圧の条件を満たすように当該金属相互接続を形成するという技術的効果を有している。
［実施形態２］
【００２５】
本発明に係る第２実施形態は図２Ａ〜図２Ｇを参照して説明される。図２Ａ，２Ｆ，２Ｇによって示されるステップはそれぞれ図１Ａ，１Ｃ，１Ｇによって示されたステップと同一である。図２Ｂ，２Ｃ，２Ｄ，２Ｆによって示されるステップは、第２実施形態における特徴的なステップである。第１実施形態によれば、ＭＥＭＳ１２を組立てる上記ステップ（３）は成膜やエッチングのごとき多くの異なる繰り返されるプロセスを含んでいる。これらのプロセスは貫通孔１５の内部表面に堆積した誘電体膜１６にダメージまたは変形を与えるかもしれない。
【００２６】
第２実施形態は誘電体膜１６の上記ダメージを避けるためのものである。これを避けるために、ダミー物質２１が、誘電体膜１６が堆積された後でかつＭＥＭＳの組立てが開始される前に貫通孔１５の中に充填される。このダミー物質２１は、Ｓｉやフォトレジストのごとき任意のタイプの物質である。ダミー物質２１を挿入することは同様にまたＭＥＭＳ１２の組立ての工程の前にＳｉ基板１１の前面１１ａに堆積した誘電体膜１６を除去することにとって有用である。ＭＥＭＳ１２が組立てられた後には、ダミー物質２１は適当な方法を用いることによって取り除かれ、そして金属ワイヤ１４または金属の相互接続を作るために適当な物質で充填される。ＭＥＭＳ１２が組立てられる前に貫通孔１５の中にダミー物質２１を堆積するプロセスの手順、そしてＭＥＭＳ１２が組立てられた後にダミー物質２１が取り除かれるプロセスの手順は、図２Ｃ〜図２Ｆに概略的に示されている。図２Ａ〜図２Ｇに示される要約されたステップは次の通りである。
【００２７】
図２Ａに示されたステップ（１）：
このステップ（１）は、プラズマ支援ドライエッチングプロセスまたはイオンミリングプロセスのごとき適当なプロセスを用いて、基板１１に貫通孔１５を作るためのものである。
【００２８】
図２Ｂに示されたステップ（２）：
このステップ（２）は、高温プロセスを用いて誘電体膜１６を堆積させるためのものである。
【００２９】
図２Ｃに示されたステップ（３）：
このステップ（３）は、貫通孔１５の各々においてダミー物質２１を堆積するためのものである。
【００３０】
図２Ｄに示されたステップ（４）：
このステップ（４）は、基板１１の前面１１ａから誘電体膜１６を除去するためのものである。
【００３１】
図２Ｅに示されたステップ（５）：
このステップ（５）はＭＥＭＳ１２を組立てるためのものである。
【００３２】
図２Ｆに示されたステップ（６）：
このステップ（６）は貫通孔１５からダミー物質２１を取り除くためのものである。
【００３３】
図２Ｇに示されたステップ（７）：
このステップ（７）は、基板１１の背面１１ｂにＩＣ１３を接着し、そして金属による配線接続（ワイヤ）１６を形成するためのものである。
［実施形態３］
【００３４】
第３実施形態は第２実施形態のわずかな変形のみであり、図３Ａ〜図３Ｇを参照して説明される。ここで唯一の違いは、貫通孔１５が、Ｓｉ基板１１上でＩＣ１３が組立てられる箇所に作られるということである。ＩＣ１３の組立てが完了した後に、ＭＥＭＳ１２が基板１１の背面１１ｂに接着され、そして金属の相互接続すなわち金属ワイヤ１６が形成される。完成した手順は次の通り進行する。
【００３５】
図３Ａに示されたステップ（１）：
このステップ（１）は、プラズマ支援ドライエッチングプロセスまたはイオンミリングプロセスのごとき適当なプロセスを用いてＳｉ基板１１に貫通孔１５を作るためのものである。
【００３６】
図３Ｂに示されたステップ（２）：
このステップ（２）は、高温プロセスを用いて誘電体膜１６を堆積するためのものである。
【００３７】
図３Ｃに示されたステップ（３）：
このステップ（３）は、貫通孔１５の各々にダミー物質２１を堆積させるためのものである。
【００３８】
図３Ｄに示されたステップ（４）：
このステップ（４）は、基板１１の前面１１ａから誘電体膜１６を取り除くためのものである。
【００３９】
図３Ｅに示されたステップ（５）：
このステップ（５）はＩＣ１３を組立てるためのものである。
【００４０】
図３Ｆに示されたステップ（６）：
このステップ（６）は貫通孔１５からダミー物質２１を取り除くためのものである。
【００４１】
図３Ｇに示されたステップ（７）：
このステップ（７）は、基板１１の背面１１ｂにＭＥＭＳ１２を接着するためのものであり、金属ワイヤ１６を形成するためのものである。
【００４２】
ＩＣ１３とＭＥＭＳ１２を交換することを除いて、すべての他の手順は第２実施形態で説明されたそれらと同じである。
［実施形態４］
【００４３】
本発明に係る第４実施形態は図４Ａ〜図４Ｄを参照して説明される。第４実施形態によるＭＥＭＳデバイスを組立てる方法は、次のステップ（１）〜（４）を含んでいる。
【００４４】
図４に示されたステップ（１）：
このステップ（１）は、基板１１の前面１１ａの上にＭＥＭＳ１２を組立てるためのものである。
【００４５】
図４Ｂに示されたステップ（２）：
このステップ（２）はＳｉ基板１１に貫通孔１５を作るためのものである。
【００４６】
図４Ｃに示されたステップ（３）：
このステップ（３）は、基板１１の表面１１ａ，１１ｂの上に誘電体膜１６を堆積させるためのものであり、そして貫通孔１５の内部表面に誘電体膜１６を堆積させ、それから表面１１ａ，１１ｂ上の誘電体膜１６を取り除くためのものである。
【００４７】
図４Ｄに示されたステップ（４）：
このステップ（４）は、基板１１の背面１１ｂにＩＣ１３を接着し、基板１１の貫通孔１５でＭＥＭＳ１２をＩＣ１３との間に金属ワイヤ１５を設けるためのものである。
【産業上の利用可能性】
【００４８】
本発明は、ＭＥＭＳデバイスを製作すること、貫通孔の内部表面および基礎部材としての基板の前面または背面に膜を堆積する時、高温プロセスを用いてＭＥＭＳデバイスを製作する方法に利用される。
【図面の簡単な説明】
【００４９】
【図１Ａ】この図は第１実施形態のステップ（１）を示すプロセス図である。
【図１Ｂ】この図は第１実施形態のステップ（２）を示すプロセス図である。
【図１Ｃ】この図は第１実施形態のステップ（３）を示すプロセス図である。
【図１Ｄ】この図は第１実施形態のステップ（４）を示すプロセス図である。
【図２Ａ】この図はダミー物質が用いられる第２実施形態におけるステップ（１）を示すプロセス図である。
【図２Ｂ】この図はダミー物質が用いられる第２実施形態におけるステップ（２）を示すプロセス図である。
【図２Ｃ】この図はダミー物質が用いられる第２実施形態におけるステップ（３）を示すプロセス図である。
【図２Ｄ】この図はダミー物質が用いられる第２実施形態におけるステップ（４）を示すプロセス図である。
【図２Ｅ】この図はダミー物質が用いられる第２実施形態におけるステップ（５）を示すプロセス図である。
【図２Ｆ】この図はダミー物質が用いられる第２実施形態におけるステップ（６）を示すプロセス図である。
【図２Ｇ】この図はダミー物質が用いられる第２実施形態におけるステップ（７）を示すプロセス図である。
【図３Ａ】この図はダミー物質が用いられる第３実施形態におけるステップ（１）を示すプロセス図である。
【図３Ｂ】この図はダミー物質が用いられる第３実施形態におけるステップ（２）を示すプロセス図である。
【図３Ｃ】この図はダミー物質が用いられる第３実施形態におけるステップ（３）を示すプロセス図である。
【図３Ｄ】この図はダミー物質が用いられる第３実施形態におけるステップ（４）を示すプロセス図である。
【図３Ｅ】この図はダミー物質が用いられる第３実施形態におけるステップ（５）を示すプロセス図である。
【図３Ｆ】この図はダミー物質が用いられる第３実施形態におけるステップ（６）を示すプロセス図である。
【図３Ｇ】この図はダミー物質が用いられる第３実施形態におけるステップ（７）を示すプロセス図である。
【図４Ａ】この図は第４実施形態のステップ（１）を示すプロセス図である。
【図４Ｂ】この図は第４実施形態のステップ（２）を示すプロセス図である。
【図４Ｃ】この図は第４実施形態のステップ（３）を示すプロセス図である。
【図４Ｄ】この図は第４実施形態のステップ（４）を示すプロセス図である。
【符号の説明】
【００５０】
１０    半導体デバイス（ＭＥＭＳデバイス）
１１    Ｓｉ基板
１２    ＭＥＭＳ
１３    ＩＣ
１４    金属ワイヤ
１５    貫通孔
１６    誘電体膜
【図１Ａ】
2005271085.tif 000003
【図１Ｂ】
2005271085.tif 000004
【図１Ｃ】
2005271085.tif 000005
【図１Ｄ】
2005271085.tif 000006
【図２Ａ】
2005271085.tif 000007
【図２Ｂ】
2005271085.tif 000008
【図２Ｃ】
2005271085.tif 000009
【図２Ｄ】
2005271085.tif 000010
【図２Ｅ】
2005271085.tif 000011
【図２Ｆ】
2005271085.tif 000012
【図２Ｇ】
2005271085.tif 000013
【図３Ａ】
2005271085.tif 000014
【図３Ｂ】
2005271085.tif 000015
【図３Ｃ】
2005271085.tif 000016
【図３Ｄ】
2005271085.tif 000017
【図３Ｅ】
2005271085.tif 000018
【図３Ｆ】
2005271085.tif 000019
【図３Ｇ】
2005271085.tif 000020
【図４Ａ】
2005271085.tif 000021
【図４Ｂ】
2005271085.tif 000022
【図４Ｃ】
2005271085.tif 000023
【図４Ｄ】
2005271085.tif 000024
【手続補正書】
【提出日】平成16年3月29日(2004.3.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上にＭＥＭＳとＩＣを組付ける方法であり、
前記基板で貫通孔の形成するステップと、
所定の高温プロセスによって少なくとも前記貫通孔の内部表面上に誘電体膜を堆積させるステップと、
前記基板の前面上に前記ＭＥＭＳを組立てるステップと、
前記基板の背面上に前記ＩＣを接着するステップと、そして
前記貫通孔を経由して前記ＭＥＭＳと前記ＩＣを電気的に接続するための金属ワイヤを形成するステップと、
から成る基板上にＭＥＭＳとＩＣを組付ける方法。
【請求項２】
さらに、前記ＭＥＭＳが組立てられる前に前記貫通孔をダミー物質で埋めるステップと、ＭＥＭＳの組立てが完了した後に前記ダミー物質を取り除くステップとを含む請求項１記載の基板上にＭＥＭＳとＩＣを組付ける方法。
【請求項３】
基板上にＭＥＭＳとＩＣを組付ける方法であり、
前記基板に貫通孔を形成するステップと、
所定の高温プロセスによって少なくとも前記貫通孔の内部表面上に誘電体膜を堆積させるステップと、
前記基板の前面上に前記ＩＣを接着するステップと、
前記基板の背面上に前記ＭＥＭＳを組立てるステップと、そして
前記貫通孔を経由して前記ＩＣを前記ＭＥＭＳに電気的に接続するための金属ワイヤを形成するステップと、
から成る基板上にＭＥＭＳとＩＣを組付ける方法。
【請求項４】
さらに、前記ＩＣが接着される前に前記貫通孔にダミー物質を埋めるステップと、前記ＩＣの接着が完了した後に前記ダミー物質を取り除くステップとを含む請求項３記載の基板上にＭＥＭＳとＩＣを組付ける方法。
【請求項５】
前記貫通孔の内部表面上の前記誘電体物質は４００℃を超える高温プロセスによって堆積する請求項１記載の基板上にＭＥＭＳとＩＣを組付ける方法。
【請求項６】
前記堆積ステップは、前記ＭＥＭＳの前記組立てステップと前記ＩＣの前記接着ステップの前に実行される請求項１または３記載の基板上にＭＥＭＳとＩＣを組付ける方法。
【請求項７】
基板上にＭＥＭＳとＩＣを組付ける方法であり、
前記基板の前面上に前記ＭＥＭＳと前記ＩＣのいずれか一方を組立てるステップと、
前記基板に貫通孔を形成するステップと、
所定の温度プロセスによって少なくとも前記貫通孔の内部表面に誘電体膜を堆積するステップと、
前記基板の背面上に前記ＭＥＭＳと前記ＩＣの残された一方を接着するステップと、そして
前記貫通孔を経由して前記ＭＥＭＳと前記ＩＣを電気的に接続する金属ワイヤを形成するステップと、
から成る基板上にＭＥＭＳとＩＣを組付ける方法。
【請求項８】
基板と、
前記基板に形成された貫通孔と、
少なくとも前記貫通孔の内部表面上に堆積される誘電体膜と、
前記基板の一方の側の表面上に組立てられたＭＥＭＳと、
前記基板の他方の側の表面上に接着されたＩＣと、そして
前記貫通孔を経由して前記ＭＥＭＳと前記ＩＣを電気的に接続する金属ワイヤと、
から成るＭＥＭＳ装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
基板上にＭＥＭＳとＩＣを組付ける上記の方法において、貫通孔の内部表面での誘電体物質は好ましくは４００℃を超える高温プロセスによって堆積させられる。
さらに基板上にＭＥＭＳとＩＣを組付ける上記の方法において、誘電体膜の堆積ステップはＭＥＭＳの組立てステップとＩＣの接着ステップの前に実行される。すなわち誘電体膜はＭＥＭＳとＩＣの組立てまたは接着の前に堆積させられる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本発明に係る第２実施形態は図２Ａ〜図２Ｇを参照して説明される。図２Ａ，２Ｆ，２Ｇによって示されるステップはそれぞれ図１Ａ，１Ｃ，１Ｄによって示されたステップと同一である。図２Ｂ，２Ｃ，２Ｄ，２Ｅによって示されるステップは、第２実施形態における特徴的なステップである。第１実施形態によれば、ＭＥＭＳ１２を組立てる上記ステップ（３）は成膜やエッチングのごとき多くの異なる繰り返されるプロセスを含んでいる。これらのプロセスは貫通孔１５の内部表面に堆積した誘電体膜１６にダメージまたは変形を与えるかもしれない。
【外国語明細書】
[Title of the Invention]   Method of integrating MEMS and IC on a substrate and MEMS device
[Technical Field]
[0001]
The present invention relates to a method of integrating MEMS and IC on a substrate and a MEMS device, and more particularly, a technique for depositing high-quality dielectric material at a higher-temperature on the side-walls of through-holes formed in the substrate, which are filled by a metal to connect MEMS and IC respectively arranged on front and backside surfaces of the substrate.
[Background arts]
[0002]
Applications of micro-electro-mechanical systems (MEMS) are gradually increasing in numerous fields such as semiconductor, automobile, communication, bioengineering etc. Currently there are several kinds of MEMS, for example bio-MEMS that apply in biotechnology, optical MEMS (OMEMS) where micro-electro-mechanical systems are coupled with optics, and rf-MEMS where MEMS works as a part of rf devices. Hereafter, all these micro-, electro-, opto-, and rf- mechanical systems are referred as "MEMS" for the simplicity. Generally, a single or several integrated circuits (IC or ICs) control the operation of MEMS. Therefore, an integration method of integrating MEMS and IC to a single device or substrate is an important step. In addition, it is important to adopt a suitable or simple structure for integrating the MEMS and IC to the device or substrate etc. easily. 
[0003]
The patent document 1 discloses a method of fabricating a semiconductor device with a micro machine as the MEMNS and an electronic circuit as the IC. The semiconductor device of the patent document 1 has a semiconductor substrate (1), a micro machine (3) and an electronic circuit (5) for controlling the micro machine, which are formed on one side surface of the substrate (1), as shown in Fig. 4 of the patent document 1. The micro machine and the electronic circuit are formed on the same common surface in the substrate. The method of fabricating the above semiconductor device, which described in the patent document 1, includes a step of forming the micro machine on one surface of the substrate, a step of forming the electronic circuit on the same surface with a protection film covering the micro machine, and a step of electrically connecting the micro machine and the electronic circuit after removing the protection film. 
[0004]
In accordance with the structure of the semiconductor device disclosed by the patent document 1, both of the micro machine and the electronic circuit are manufactured on the same surface of the substrate. Therefore, the method of manufacturing the semiconductor become complicated because it includes the step of protecting the micro machine when the electronic circuit is formed. At present simple or new structure for the semiconductor device is requested. 
[0005]
In addition, currently, majority of MEMS is fabricated on the substrates of Si, specially on lower resistive substrates since low-resistive Si wafers cost less. Owing to the higher conductivity of the Si substrates, if through-holes are made to pass conductors from a front surface to a backside in the substrate after forming MEMS on the front surface, an inner surface of the through-holes have to be covered by an insulating layer. The deposition of the insulating layer, however, has to be carried out at a lower temperature, for example, below 400℃, since high-temperature processes may deform some of the sites of previously manufactured MEMS. Therefore, chemical vapor deposited (CVD) SiO2 films will be generally used for this purpose at present. The CVD SiO2 films are not in good quality when compared with thermally grown SiO2 films. Therefore, there are voltage and current limits with the use of CVD SiO2 films as an insulating layer on through-holes. 
[Patent Document 1]    JP-A-9-162462
[Disclosure of the Invention]
[Subject to be solved by the Invention]
[0006]
The subject of the invention is to satisfy the above request or solve the above problem, and to propose new structure for the semiconductor device or MEMS device which comprises of a substrate, MEMS and IC (or electronic circuits) and the new method of integrating or forming the MEMS and IC on the substrate. In accordance with this method, which can be used by selecting the new structure of the MEMS device, a high-temperature process can be used in depositing high-quality dielectric material on the side-walls of the through-holes of the Si substrate
[0007]
The object of the present invention is to provide a method of integrating MEMS and IC on a substrate capable of making through-holes and carrying out a high-temperature process when thermally growing SiO2  film, and MEMS device with new structure for integrating MEMS and IC on the substrate.
[Means to solve the Problem]
[0008]
A method of integrating MEMS and IC on a substrate and a MEMS device in accordance with the present invention is configured as follows in order to attain the above-mentioned object.
[0009]
A method of integrating MEMS and IC on a substrate is comprised of: a step of forming through-holes in the substrate; a step of depositing dielectric films at least on an inner surface of the through-holes by a predetermined high-temperature process; a step of fabricating the MEMS on a front surface of the substrate; a step of bonding the ICs on a backside surface of the substrate; and a step of forming metal wires to electrically connect the MEMS to the ICs via the through-holes.
[0010]
In accordance with the method of the present invention, a new procedure to integrate MEMS and ICs to the semiconductor device is proposed where the through-holes and thermally grown high-quality SiO2 are carried out first, then MEMS and IC is fabricated and lastly metal interconnects between MEMS and ICs are fabricated through the previously formed through-holes. In this process the dielectric films are deposited before the fabrication of MEMS and IC, therefore, the high-temperature process can be used in depositing high-quality dielectric material on the inner surface or the side-walls of the Si substrate.
[0011]
The above method of integrating MEMS and ICs on the substrate, further includes a step of filling the through-holes with a dummy material before the MEMS is fabricated, and a step of removing the dummy material after MEMS fabrication is completed.  
[0012]
A method of integrating MEMS and ICs on a substrate is comprised of: a step of forming through-holes in the substrate; a step of depositing dielectric films at least on an inner surface of the through-holes by a predetermined high-temperature process; a step of bonding the ICs on a front surface of the substrate; a step of fabricating the MEMS on a backside surface of the substrate; and a step of forming metal wires to electrically connect the ICs to the MEMS via the through-holes.
[0013]
The above method of integrating MEMS and ICs on the substrate, further includes a step of filling the through-holes with a dummy material before the ICs are bonded, and a step of removing the dummy material after the ICs bonding is completed.  
[0014]
In the above methods of integrating MEMS and ICs on the substrate, the dielectric material on the inner surface of the through-holes are deposited by a high-temperature process over 400 SYMBOL 176 \f "Symbol" \s 12C preferably.
Further, in the above method of integrating MEMS and ICs on a substrate, the deposition step of the dielectric films is carried out before the fabrication step of the MEMS and the bond step of the ICs. That is, the dielectric films are deposited before the fabrication or bond of the MEMS and the ICs.
[0015]
A method of integrating MEMS and ICs on a substrate is comprised of: a step of fabricating either one of the MEMS and the ICs on a front surface of the substrate; a step of forming through-holes in the substrate; a step of depositing dielectric films at least on an inner surface of the through-holes by a predetermined temperature process; a step of bonding the remained one of the MEMS and the ICs on a backside surface of the substrate; and a step of forming metal wires to electrically connect the MEMS to the ICs via the through-holes.
[0016]
A MEMS device of the present invention is comprised of: a substrate, through-holes formed in the substrate, dielectric films deposited at least on an inner surface of the through-holes, MEMS fabricated on one side surface of the substrate, ICs bonded on another side surface of the substrate, and metal wires to electrically connect the MEMS to the ICs via the through-holes.
[Effect of the Invention]
[0017]
In accordance with the method of the present invention, a new procedure to integrate MEMS and ICs to the semiconductor device is proposed and thermally grown high-quality dielectric films with a high-temperature process can be carried out. In the process of the present invention, preferably, the dielectric films are deposited before the fabrication of MEMS and IC. Therefore, the high-temperature process can be used in depositing high-quality dielectric material on the inner surface of the through-holes or the side-walls of the Si substrate.
[Best Working Examples for carrying out the Invention]
[0018]
Hereinafter, preferred working examples will be explained according to the attached drawings. Through the explanation of the working examples, the details of the present invention will be clarified.
[Working Example 1]
[0019]
The first working example of the present invention is explained with reference to Figs. 1A-1D. A method of fabricating a semiconductor device or MEMS device 10 shown in Fig. 1D includes a process of integrating or fabricating a MEMS 12 and an IC 13 on a substrate 11. The MEMS device 10 is comprised of the Si substrate 11, the MEMS 12 and the IC 13 respectively arranged on front (or upper) and backsides (or lower) surfaces 11a and 11b of the substrate 11. The substrate 11 is a base member forming the MEMS device 10. The MEMS 12 arranged on the front surface 11a is electrically connected to the IC 13 bonded on the backside surface 11b with metal wires 14. In order to form the metal wires 14 in the substrate 11 through-holes 15 are formed in the substrate 11 from the front surface 11a to the backside surface 11b. The method of manufacturing the MEMS device 10 by integrating the MEMS 12 and the IC 13 on the substrate 11 includes following steps (1)-(4). 
[0020]
Step (1):
In this step (1) shown in Fig 1A, the through-holes 15 are made on the Si substrate 11 using an appropriate process such as plasma assisted dry-etching or ion-milling processes. The through-holes 15 are formed in a direction from the front surface 11a to the backside surface 11b. The substrate 11 shows a part of a Si wafer. The through-holes 15 are made on the positions where metal interconnects are needed between the MEMS and the IC integrated on the substrate 11.
[0021]
Step (2):
In this step (2) shown in Fig. 1B, dielectric films 16, for example SiO2 or Si3N4, is deposited on the surfaces 11a and 11b of the substrate 11 and inner surfaces (side-wall) of the through-holes 15. The dielectric films 16 are preferably thermally grown at 400℃ or above and further most preferably at 700℃ or above (a high-temperature process). The dielectric layer or film on the front surface 11a of the substrate 11 is then removed by an appropriate method, for example, a chemical-mechanical-polishing (CMP) or dry etching process. 
[0022]
Step (3):
In this step (3) shown in Fig. 1C, the MEMS 12 is fabricated or integrated on the front surface 11a of the substrate 11. 
[0023]
Step (4):
In this step (4) shown in Fig. 1D, the IC 13 is bonded or integrated on the backside surface 11b of the substrate 11 and the metal wires 15 are arranged at the through-holes 15 of the substrate 11 and interconnect the MEMS 12 and the IC 13. The metal wires 15 may be fabricated by depositing metal material within the through-holes 15, for example.
[0024]
The first working example has a technical effect of facilitating the fabrication of the high-quality dielectric films on the inner surfaces of through-holes by the high-temperature process, and forming metal interconnects so that they can meet higher current and voltage requirements. 
[Working Example 2]
[0025]
The second working example of the present invention is explained with reference to Figs. 2A-2G. The steps shown by Figs. 2A, 2F and 2G are respectively identical to the steps shown by Figs. 1A, 1C and 1G. The steps shown by Figs 2B, 2C, 2D and 2F are characteristic steps in the second working example. In accordance with the first working example, the above step (3) of fabricating the MEMS 12 involves many different and repeated processes such as depositions and etching. These processes may damage or deform the dielectric films 16 deposited on the inner surfaces of the through-holes 15.
[0026]
The second working example is for avoiding the above damage of the dielectric films 16. In order to avoid this, a dummy material 21 is filled in the through-holes 15 after the dielectric films 16 are deposited and before the MEMS fabrication starts. This dummy material 21 can be any-type of material such as Si, photo-resist etc. Insertion of dummy material 21 is also useful for the removal of the dielectric film 16 on the front surface 11a of the Si substrate 11 before the fabrication of the MEMS 12. After the MEMS 12 is fabricated, the dummy material 21 is removed by using an appropriate method and filled with a suitable materials for making the metal wires 14 or the metal interconnects. The process procedure where the dummy material 21 is deposited in the through-holes 15 before the MEMS 12 is fabricated, and the dummy material 21 is removed after the MEMS 12 is fabricated is schematically shown in Figs. 2C-2F. The summarized steps shown in Figs. 2A-2G are as follows.
[0027]
Step (1) shown in Fig. 2A:
This step (1) is for making the through-holes 15 the Si substrate 11 using an appropriate process such as plasma assisted dry-etching or ion-milling processes.
[0028]
Step (2) shown in Fig. 2B:
This step (2) is for depositing the dielectric films 16 using the high-temperature process.
[0029]
Step (3) shown in Fig. 2C:
This step (3) is for depositing the dummy material 21 in each of the through-holes 15.
[0030]
Step (4) shown in Fig. 2D:
This step (4) is for removing the dielectric films 16 from the front surface 11a of the substrate 11.
[0031]
Step (5) shown in Fig. 2E:
This step (5) is for fabricating the MEMS 12.
[0032]
Step (6) shown in Fig. 2F:
This step (6) is for removing the dummy material 21 from the through-holes 15.
[0033]
Step (7) shown in Fig. 2G:
This step (7) is for bonding the IC 13 to the backside surface 11b of the substrate 11 and forming the metal wiring 16.
[Working Example 3]
[0034]
The third working example is only a slight modification of the second working example and is explained with reference to Figs. 3A-3G. Here, the only difference is that through-holes 15 are made on the Si substrate 11 where the ICs 13 are fabricated. After the completion of IC 13 fabrication, the MEMS 12 is bonded on the backside surface 11b of the substrate 11 and the metal interconnects or the metal wires 16 are formed. The complete procedure goes as follows. 
[0035]
Step (1) shown in Fig. 3A:
This step (1) is for making the through-holes 15 the Si substrate 11 using an appropriate process such as plasma assisted dry-etching or ion-milling processes.
[0036]
Step (2) shown in Fig. 3B:
This step (2) is for depositing the dielectric films 16 using the high-temperature process.
[0037]
Step (3) shown in Fig. 3C:
This step (3) is for depositing the dummy material 21 in each of the through-holes 15.
[0038]
Step (4) shown in Fig. 3D:
This step (4) is for removing the dielectric films 16 from the front surface 11a of the substrate 11.
[0039]
Step (5) shown in Fig. 3E:
This step (5) is for fabricating the IC 13.
[0040]
Step (6) shown in Fig. 3F:
This step (6) is for removing the dummy material 21 from the through-holes 15.
[0041]
Step (7) shown in Fig. 3G:
This step (7) is for bonding the MEMS 12 to the backside surface 11b of the substrate 11 and forming the metal wiring 16.
[0042]
Except the interchange of IC 13 and MEMS 12, all other procedures are the same as those explained in the second working example.
[Working Example 4]
[0043]
The fourth working example of the present invention is explained with reference to Figs. 4A-4D. The method of fabricating the MEMS device in accordance with the fourth working example includes the following steps (1)-(4). 
[0044]
Step (1) shown in Fig. 4A:
This step (1) is for fabricating the MEMS 12 on the front surface 11a of the substrate 11. 
[0045]
Step (2) shown in Fig. 4B:
This step (2) is for making the through-holes 15 on the Si substrate 11.
[0046]
Step (3) shown in Fig. 4C:
This step (3) is for depositing the dielectric films 16 on the surfaces 11a and 11b of the substrate 11 and the inner surfaces of the through-holes 15, and then removing the dielectric films 16 on the surfaces 11a and 11b. 
[0047]
Step (4) shown in Fig. 4D:
The step (4) is for bonding the IC 13 on the backside surface 11b of the substrate 11 and arranging the metal wires 15 at the through-holes 15 of the substrate 11 and between the MEMS 12 and the IC 13.
[Usability in Industry]
[0048]
The present invention is used for manufacturing the MEMS device and method of manufacturing the MEMS device using a high-temperature process when depositing the inner surface of the through-holes and the front or backside surface of the substrate as a base member.
[Explanation of Figure]
[0049]
[Fig. 1A]
This figure is a process diagram showing a step (1) in the first working example.
[Fig. 1B]
This figure is a process diagram showing a step (2) in the first working example.
[Fig. 1C]
This figure is a process diagram showing a step (3) in the first working example.
[Fig. 1D]
This figure is a process diagram showing a step (4) in the first working example.
[Fig. 2A]
This figure is a process diagram showing a step (1) in the second working example where the dummy material is used.
[Fig. 2B]
This figure is a process diagram showing a step (2) in the second working example where the dummy material is used.
[Fig. 2C]
This figure is a process diagram showing a step (3) in the second working example where the dummy material is used.
[Fig. 2D]
This figure is a process diagram showing a step (4) in the second working example where the dummy material is used.
[Fig. 2E]
This figure is a process diagram showing a step (5) in the second working example where the dummy material is used.
[Fig. 2F]
This figure is a process diagram showing a step (6) in the second working example where the dummy material is used.
[Fig. 2G]
This figure is a process diagram showing a step (7) in the second working example where the dummy material is used.
[Fig. 3A]
This figure is a process diagram showing a step (1) in the third working example where the dummy material is used.
[Fig. 3B]
This figure is a process diagram showing a step (2) in the third working example where the dummy material is used.
[Fig. 3C]
This figure is a process diagram showing a step (3) in the third working example where the dummy material is used.
[Fig. 3D]
This figure is a process diagram showing a step (4) in the third working example where the dummy material is used.
[Fig. 3E]
This figure is a process diagram showing a step (5) in the third working example where the dummy material is used.
[Fig. 3F]
This figure is a process diagram showing a step (6) in the third working example where the dummy material is used.
[Fig. 3G]
This figure is a process diagram showing a step (7) in the third working example where the dummy material is used.
[Fig. 4A]
This figure is a process diagram showing a step (1) in the fourth working example.
[Fig. 4B]
This figure is a process diagram showing a step (2) in the fourth working example.
[Fig. 4C]
This figure is a process diagram showing a step (3) in the fourth working example.
[Fig. 4D]
This figure is a process diagram showing a step (4) in the fourth working example.
[Explanation of Reference Signs given in the Figures]
[0050]
10       Semiconductor device (MEMS device)
11       Si substrate
12       MEMS
13       IC
14       Metal wiring
15       Through-hole
16       Dielectric film
[Claim 1]
A method of integrating MEMS and ICs on a substrate comprised of:
a step of forming through-holes in said substrate, 
a step of depositing dielectric films at least on an inner surface of said through-holes by a predetermined high-temperature process,
a step of fabricating said MEMS on a front surface of said substrate,
a step of bonding said ICs on a backside surface of said substrate, and 
a step of forming metal wires to electrically connect said MEMS to said ICs via said through-holes.
[Claim 2]
A method of integrating MEMSs and ICs on a substrate as claimed in claim 1, further includes a step of filling said through-holes with a dummy material before said MEMS is fabricated, and a step of removing said dummy material after MEMS fabrication is completed.  
[Claim 3]
A method of integrating MEMS and ICs on a substrate comprised of:
a step of forming through-holes in said substrate, 
a step of depositing dielectric films at least on an inner surface of said through-holes by a predetermined high-temperature process,
a step of bonding said ICs on a front surface of said substrate,
a step of fabricating said MEMS on a backside surface of said substrate, and 
a step of forming metal wires to electrically connect said ICs to said MEMS via said through-holes.
[Claim 4]
A method of integrating MEMS and ICs on a substrate as claimed in claim 3, further includes a step of filling said through-holes with a dummy material before said ICs are bonded, and a step of removing said dummy material after said ICs bonding is completed.  
[Claim 5]
A method of integrating MEMS and ICs on a substrate as claimed in claim 1 or 3, wherein said dielectric material on the inner surface of said through-holes are deposited by a high-temperature process over 400 SYMBOL 176 \f "Symbol" \s 12C.
[Claim 6]
A method of integrating MEMS and ICs on a substrate as claimed in claim 1 or 3, wherein said deposition step of said dielectric films is carried out before said fabrication step of said MEMS and said bond step of said ICs.
[Claim 7]
A method of integrating MEMS and ICs on a substrate comprised of:
a step of fabricating either one of said MEMS and said ICs on a front surface of said substrate,
a step of forming through-holes in said substrate, 
a step of depositing dielectric films at least on an inner surface of said through-holes by a predetermined temperature process,
a step of bonding the remained one of said MEMS and said ICs on a backside surface of said substrate, and 
a step of forming metal wires to electrically connect said MEMS to said ICs via said through-holes.
[Claim 8]
A MEMS device comprised of:
a substrate, 
through-holes formed in said substrate,
dielectric films deposited at least on an inner surface of said through-holes,
a MEMS fabricated on one side surface of said substrate,
ICs bonded on another side surface of said substrate, and 
metal wires to electrically connect said MEMS to said ICs via said through-holes.
[Abstract]
[Subject of the present invention]     To provide a method of integrating MEMS and IC on a substrate capable of making through-holes and carrying out a high-temperature process when thermally growing SiO2  film, and MEMS device with new structure for integrating MEMS and IC on the substrate.
[Means to solve the problem]     A method of integrating MEMS 12 and IC 13 on a substrate 11 is comprised of: a step of forming through-holes 15 in the substrate 11; a step of depositing dielectric films 16 at least on an inner surface of the through-holes by a predetermined high-temperature process; a step of fabricating the MEMS on a front surface 11a of the substrate; a step of bonding the ICs on a backside surface 11b of the substrate; and a step of forming metal wires 14 to electrically connect the MEMS to the ICs via the through-holes.
[Representative Figure]   Fig. 1
【Fig. 1A】
2005271085.tif 000025
【Fig. 1B】
2005271085.tif 000026
【Fig. 1C】
2005271085.tif 000027
【Fig. 1D】
2005271085.tif 000028
【Fig. 2A】
2005271085.tif 000029
【Fig. 2B】
2005271085.tif 000030
【Fig. 2C】
2005271085.tif 000031
【Fig. 2D】
2005271085.tif 000032
【Fig. 2E】
2005271085.tif 000033
【Fig. 2F】
2005271085.tif 000034
【Fig. 2G】
2005271085.tif 000035
【Fig. 3A】
2005271085.tif 000036
【Fig. 3B】
2005271085.tif 000037
【Fig. 3C】
2005271085.tif 000038
【Fig. 3D】
2005271085.tif 000039
【Fig. 3E】
2005271085.tif 000040
【Fig. 3F】
2005271085.tif 000041
【Fig. 3G】
2005271085.tif 000042
【Fig. 4A】
2005271085.tif 000043
【Fig. 4B】
2005271085.tif 000044
【Fig. 4C】
2005271085.tif 000045
【Fig. 4D】
2005271085.tif 000046