(57)【要約】      （修正有）【課題】入力ポート間のアイソレーション特性を確保しつつ、省面積化と低コスト化が可能なバラン回路を提供する。【解決手段】多層基板の表面には、２本の第１,第２の略１／４波長線路１８,１９とチップ抵抗１７をリング型に接続したウィルキンソン型電力合成器Ａ１を形成する。第１ポート３１を第２の略１／４波長線路１８の入力端に接続する。第２ポート３２を、多層基板内層に形成された略１／２波長線路２４を介して、第２の略１／４波長線路１９の入力端に接続する。そして、第１,第２の略１／４波長線路１８,１９と略１／２波長線路２４とが多層基板の厚み方向において略重なって配置されている。【選択図】図１
2005027148.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層を挟んで第１のメタル配線層とグランド層が形成されており、前記誘電体層内部には第２のメタル配線層が形成された多層基板を用いたバラン回路であって、
前記第１のメタル配線層に形成され、第１の入力ポートに入力端が接続され、出力端が出力ポートに接続された第１の略１／４波長線路と、
前記第１のメタル配線層に形成され、入力端が前記第１の略１／４波長線路の入力端に抵抗成分を介して接続され、出力端が前記第１の略１／４波長線路の出力端に接続された第２の略１／４波長線路と、
前記第２のメタル配線層に形成され、入力端が第２の入力ポートに接続され、出力端が前記第２の略１／４波長線路の入力端に接続された略１／２波長線路とを備え、
前記第１，第２の略１／４波長線路と前記略１／２波長線路とが前記多層基板の厚み方向において略重なって配置されていることを特徴とするバラン回路。
【請求項２】
請求項１に記載のバラン回路において、
前記第１のメタル配線層と前記第２のメタル配線層は、電気的シールド層を間に介することなく配置されており、
前記略１／２波長線路は、前記第２の入力ポートが接続された入力端側から順に、まず前記第１の略１／４波長線路と前記抵抗成分の接続点近傍の地点から前記第１の略１／４波長線路の入力端から出力端に沿うようにして伸び、次に前記第２の略１／４波長線路の出力端から入力端に沿うようにして伸びていることを特徴とするバラン回路。
【請求項３】
請求項１または２に記載のバラン回路を、高周波変調信号を差動出力する部品の送信系出力端を回路基板上のマイクロストリップ線路に接続するために用いたことを特徴とする高周波通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バラン回路および高周波通信装置に関し、差動型線路上の電気信号を非差動型線路上の電気信号に変換するバラン回路およびそれを用いた高周波通信装置に関する。
【０００２】
【従来の技術】
ＧＨｚ以上の高周波帯で多用される線路には、差動型線路と非差動型線路がある。
【０００３】
図９は、非差動型線路の代表であるマイクロストリップ線路を示している。図９において、誘電体基板３ａの裏面にグランド層１ａが形成され、誘電体基板３ａの表面に細い金属配線パターン６ａが形成されている。２つの金属（金属配線パターン６ａとグランド層１ａ）の間に高周波電圧を印加すると、図９中の矢印で模式的に表したように電界Ｅ１ａが発生し、これが高周波信号となって安定的に伝搬して行く。
【０００４】
図１０は、差動型線路の代表である差動マイクロストリップ線路を示している。図１０において、誘電体基板３ｂの裏面にグランド層１ｂが形成され、誘電体基板３ｂの表面に細い金属配線パターン６ｂと７ｂが形成されている。２つの金属（金属配線パターン６ｂとグランド層１ｂ）の間に高周波電圧を印加し、同時に２つの金属（金属配線パターン７ｂとグランド層１ｂ）の間にも逆位相の高周波電圧を印加すると、図１０中の矢印で模式的に表したように電界Ｅ１ｂとその電界Ｅ１ｂに対して逆位相の電界Ｅ２ｂが発生し、これが高周波信号となって安定的に伝搬して行く。
【０００５】
近年、高周波アナログ回路をＩＣ上に集積した部品、いわゆるＲＦＩＣ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の普及に伴って、差動マイクロストリップ線路（図１０）が使われる機会が増えており、それに伴って、マイクロストリップ線路（図９）と差動マイクロストリップ線路（図１０）との間で電気信号を変換するためのバラン回路が必要とされて来ている。ＲＦＩＣにおいて差動線路が好まれる理由は、ＩＣ上のアナログ回路では差動トランジスタ対が好んで用いられるためである。
【０００６】
図１３は、ＲＦＩＣとバラン回路を用いた無線通信装置用の回路基板のブロック図である。図１３において、ガラスエポキシ等を用いた回路基板７１の上に、高周波信号の送信回路と受信回路を内蔵したＲＦＩＣ７２が実装されている。ＲＦＩＣ７２内部の送信回路の出力は、送信アンプ７５とアンテナ共用器７７を通って、アンテナ７８から送信される。逆にアンテナ７８で受信された信号は、アンテナ共用器７７と受信アンプ７６を通って、ＲＦＩＣ７２内部の受信回路に入力される。そのとき、ＲＦＩＣ７２の入出力線路７９，８０が差動型線路である場合が多いため、送信バラン回路７３と受信バラン回路７４によって、差動非差動変換を行う必要が生じている。
【０００７】
バラン回路にも細かく何種類かあるのだが、本発明で対象とするバラン回路は「差動非差動変換回路」であり、つまり、位相差が１８０度ある２つの電気信号（差動信号）を、位相差を補償した後に電力合成する３端子回路のことである。
【０００８】
図１３において、送信バラン回路７３と受信バラン回路７４とでは、扱う電力レベルが掛け離れているために、異なった構造が用いられる場合が多い。本発明は、そのうち特に送信バラン回路７３に注目し、その小型化を目的としている。送信バラン回路７３で要求される特性は、２つの入力ポートの間のアイサレーション特性である。アイサレーション特性が不十分な場合は、差動型線路である出力線路７９を構成する２本の線路の間で信号が漏洩して回り込み、ＲＦＩＣ７２内部の差動回路の動作バランスを崩してしまうためである。
【０００９】
このような、入力ポート間のアイサレーション特性を重視したバラン回路として、従来技術では図８のような回路が多用されている（例えば、特開２０００−３４１０５７号公報（特許文献１）参照）。図８は、入力ポート間でアイサレーション特性を確保した電力合成回路として広く知られたウィルキンソン型電力合成器（パワーコンバイナ）Ａ２を基本としている。ウィルキンソン型電力合成器については、例えば「モノリシックマイクロ波集積回路（ＭＭＩＣ）」、第１版、電子情報通信学会、１９９７年１月、ｐ．５５−５６等の多数の文献において開示されている。ウィルキンソン型電力合成器Ａ２の２つの入力ポートのうち一方のみに、１８０度の１／２波長線路である位相反転器Ｂ２を付加したものである。
【００１０】
このような回路の実現形態は何通りもあるが、図８は一般的なマイクロストリップ線路とチップ抵抗を用いた形態である。図８において、誘電体基板４１の裏面側には、図示されていないがグランド層が設けられている。誘電体基板４１の表面側には、金属配線パターン４２によって回路が形成されている。このうち（４８）と（４１）の部分は１／４波長線路であり、チップ抵抗４７と合わさって、ウィルキンソン型電力合成器Ａ２を構成している。差動線路に接続される第１入力端子（第１ポート４３）の電気信号は、そのままウィルキンソン型電力合成器Ａ２に入力されるのに対して、第２入力端子（第２ポート４４）の電気信号は、１／２波長線路である位相反転器Ｂ２によって１８０度位相反転された後にウィルキンソン型電力合成器Ａ２に入力される。これにより、差動線路上の１８０度の位相差の電気信号は、その位相差を補償された後に電力合成され、出力端子（第３ポート４５）から出力される。
【００１１】
図８の従来技術のバラン回路においては、回路のサイズが非常に大きくなってしまうため、装置の小型化に適さないという問題があった。その原因は、ウィルキンソン型電力合成器Ａ２における２本の１／４波長線路４８，４９と、位相反転のための１／２波長線路である位相反転器Ｂ２とを合せると、総延長で１波長分もの長い伝送線路が必要になるためである。
【００１２】
一例として、近年急速に普及しているＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｅｎｇｉｎｅｅｒｓ）８０２．１１ａ方式の家庭用無線ＬＡＮ（ローカル・エリア・ネットワーク）装置の場合、５ＧＨｚ帯という高い周波数を用いているにも関わらず、回路基板上での波長λは一般的に３ｃｍ以上もの寸法になってしまう。図８のように線路を折り畳んでコンパクトにレイアウトする方法が一般的に取られているが、それでも一定以下の面積を小さくすることはできなかった。
【００１３】
【特許文献１】
特開２０００−３４１０５７号公報
【００１４】
【発明が解決しようとする課題】
本発明のバラン回路は、従来技術のこのような問題点の解決を目的とするものであり、入力ポート間のアイサレーション特性を確保しつつ、省面積化と低コスト化が可能なバラン回路を実現することを目的としている。また、このようなバラン回路を用いて、高周波通信装置の小型化と低コスト化を実現することを目的とする。
【００１５】
【課題を解決するための手段】
前記目的を達成するため、本発明によるバラン回路は、
誘電体層を挟んで第１のメタル配線層とグランド層が形成されており、前記誘電体層内部には第２のメタル配線層が形成された多層基板を用いたバラン回路であって、
前記第１のメタル配線層に形成され、第１の入力ポートに入力端が接続され、出力端が出力ポートに接続された第１の略１／４波長線路と、
前記第１のメタル配線層に形成され、入力端が前記第１の略１／４波長線路の一端に抵抗成分を介して接続され、出力端が前記第１の略１／４波長線路の出力端に接続された第２の略１／４波長線路と、
前記第２のメタル配線層に形成され、入力端が第２の入力ポートに接続され、出力端が前記第２の略１／４波長線路の入力端に接続された略１／２波長線路とを備え、
前記第１，第２の略１／４波長線路と前記略１／２波長線路とが前記多層基板の厚み方向において略重なって配置されていることを特徴とする。
【００１６】
前記構成のバラン回路によれば、入力ポート間のアイサレーション特性を確保しつつ、省面積化と低コスト化が可能なバラン回路を実現できる。
【００１７】
また、本発明によるバラン回路の一実施形態は、
前記第１のメタル配線層と前記第２のメタル配線層は、電気的シールド層を間に介することなく配置されており、
前記略１／２波長線路は、前記第２の入力ポートが接続された入力端側から順に、まず前記第１の略１／４波長線路と前記抵抗成分の接続点近傍の地点から前記第１の略１／４波長線路の入力端から出力端に沿うようにして伸び、次に前記第２の略１／４波長線路の出力端から入力端に沿うようにして伸びていることを特徴とする。
【００１８】
また、本発明による高周波通信装置は、高周波変調信号を差動出力するＩＣ部品の送信系出力端を回路基板上のマイクロストリップ線路に接続するために用いたことを特徴とする。
【００１９】
前記構成の高周波通信装置によれば、本発明のバラン回路を用いて、高周波通信装置の小型化と低コスト化を実現できる。
【００２０】
【発明の効果】
以上のように、本発明のバラン回路によれば、２つの入力ポート間のアイサレーション特性を確保したまま、従来技術のバラン回路と比べて約半分のサイズに省面積化することができる。そのとき、低コストの民生用の高周波無線通信回路基板として一般的な２層の積層ガラスエポキシ基板の上にもそのまま構成することができ、層数を増やす等の特別な工夫は必要ない。そのため、本発明のバラン回路を、高周波信号を差動出力するＲＦＩＣと回路基板の接続部に用いることによって、高周波通信装置全体の小型・軽量化を図ることができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態のバラン回路および高周波通信装置を図面を用いてさらに具体的に詳細に説明する。
【００２２】
（第１実施形態）
以下、本発明の第１実施形態においては、図８の従来技術と同様に、第１ポート３１と第２ポート３２が差動マイクロストリップ線路に接続され、第３ポート３３が非差動マイクロストリップ線路に接続される構成に設計してある。
【００２３】
本発明は、多層基板上にバラン回路を形成するものであるが、この第１実施形態における多層基板の構造としては、図１２で示すように、誘電体部分が２層（誘電体基板３ｄ，４ｄ）から成り、誘電体基板４ｄの裏面にグランド層１ｄが形成されている構造を採用している。金属配線パターンとしては、基板表面の金属配線パターン６ｄと基板内部の金属配線パターン７ｄの２ヶ所にあり、その間は必要に応じてＶＩＡホールで電気的に接続される。
【００２４】
このような多層基板上の回路は平面図で表すと分かり難いため、この第１実施形態のバラン回路の構造は、図１と図２を用いて示している。即ち、図１は層毎に分けて配線パターンを示した平面図であり、図２は全体の透視図である。図１（ａ）は第１のメタル配線層の一例としての基板表層の配線パターン図（図１２における６ｄに対応）であり、図１（ｂ）は第２のメタル配線層の一例としての基板内層の配線パターン図（図１２における７ｄに対応）である。これら図１，図２において、１１と２１は誘電体層である。本発明のバラン回路は、誘電体層を挟んで第１のメタル配線層とグランド層が形成されて、誘電体層内部には第２のメタル配線層が形成された多層基板を用いている。
【００２５】
図１および図２において、多層基板の表層に、２本の第１，第２の略１／４波長線路１８，１９と抵抗成分の一例としてのチップ抵抗１７がリング型に接続されており、一般的なウィルキンソン電力合成器Ａ１を形成している。前記リング型回路に含まれる３つの接続点のうち、２本の第１，第２の略１／４波長線路１８，１９の間の接続点は、バラン回路としての出力端子（第３ポート３３）に接続されている。また、第１の略１／４波長線路１８とチップ抵抗１７との接続点は、バラン回路としての第１入力端子（第１ポート３１）にそのまま接続されている。第２の略１／４波長線路１９とチップ抵抗１７との接続点は、多層基板の内層に形成された略１／２波長線路２４を通して、バラン回路としての第２入力端子（第２ポート３２）に接続されている。
【００２６】
前記バラン回路としての第１入力端子（第１ポート３１）から出力端子（第３ポート３３）に至るまでの間は、より詳細には次のようになっている。前記第１ポート３１に接続された表層メタル配線１４を、表層線路である第１の略１／４波長線路１８の入力端を電気的に接続し、さらに第１の略１／４波長線路１８の出力端を表層メタル配線１２を介して第３ポート３３に接続している。
【００２７】
また、前記バラン回路としての第２入力端子（第２ポート３２）から出力端子（第３ポート３３）に至るまでの間は、より詳細には次のようになっている。前記第２ポート３２に接続された表層メタル配線１３を、ＶＩＡホール１５を介して内層線路である略１／２波長線路２４の入力端に電気的に接続し、その略１／２波長線路２４の出力端にＶＩＡホール１６を介して表層線路である第２の略１／４波長線路１９の入力端を電気的に接続し、さらに第２の略１／４波長線路１９の出力端を表層メタル配線１２を介して第３ポート３３に接続している。
【００２８】
そのときの内層の略１／２波長線路２４の配置としては、
表層の第１の略１／４波長線路１８の第１ポート３１側の入力端の略直下の地点から始まり、２本の第１，第２の略１／４波長線路１８，１９の下をこの順で沿うように伸び、ＶＩＡホール１６に至っている。すなわち、前記略１／２波長線路２４は、第１の略１／４波長線路１８とチップ抵抗１７との接続点近傍の地点から第１の略１／４波長線路１８の入力端から出力端に沿うようにして伸び、次に第２の略１／４波長線路１９の出力端から入力端に沿うようにして伸びている。
【００２９】
既に説明した通り、１／２線路は一般的に、１８０度の位相反転器Ｂ１として機能する。従って、第１ポートと第２ポートに入力された１８０度の位相差を持つ差動電気信号は、位相反転器Ｂ１により位相差を補償された後に、ウィルキンソン型電力合成器Ａ１によりポート間のアイサレーション特性を確保しつつ電力合成され、第３ポート３３から出力される。
【００３０】
図１のバラン回路の特性を図３〜図５に示す。この図３〜図５に示すグラフは、市販の電磁界シミュレータ（Ｚｅｌａｎｄ社ＩＥ３Ｄ）で計算しており、５０Ω系のＳパラメータで統一している。３ポートの電力合成回路であるため、Ｓ１１とＳ２２とＳ３３の３つが反射係数、Ｓ１２とＳ１３が透過係数、Ｓ２１がポート間のアイサレーション特性を表している。設計は、５〜６ＧＨｚを通過帯域として、比誘電率が４．１で厚みが０．２ｍｍの誘電体を２層積層した基板構造を想定して行った。このグラフを得た時の設計結果は、次のようになっている。第１のポートから第３のポートに接続された５０Ω線路の幅が０．８ｍｍであり、基板表面の２本の第１，第２の略λ／４波長線路１８，１９の幅が０．３ｍｍ、長さが５．５ｍｍ程度であり、基板内部に配置されたλ／２線路型位相反転器である略１／２波長線路２４の幅が０．４ｍｍ、長さが１４ｍｍ程度であった。
【００３１】
図３は、前記バラン回路の反射特性と透過特性である。反射特性（Ｓ１１，Ｓ２２，Ｓ３３の絶対値）については、広帯域で整合が取れており、設計目標とした５〜６ＧＨｚ帯においても１５ｄＢ程度のリターンロスが確保できていることが確認できる。また、透過特性（Ｓ１２，Ｓ１３の絶対値）については、ウィルキンソン型電力合成器の特徴として原理的に３ｄＢの損失は不可避なのだが、その点を除けば、他には何も付加損失が発生することも無く電力合成できていることが確認できる。
【００３２】
図４は、前記バラン回路の第１ポートと第２ポートの間のアイサレーション特性（Ｓ２１の絶対値）である。広帯域で抑圧に成功しており、設計目標とした５〜６ＧＨｚ帯においても１７ｄＢ程度のアイサレーションが確保できていることが確認できる。
【００３３】
図５は、前記バラン回路の透過波の位相特性（Ｓ１２，Ｓ１３の位相）である。Ｓ１２とＳ１３との間で意図的に位相差を発生させるのに成功しており、設計目標とした５〜６ＧＨｚ帯においてほぼ１８０ｄｅｇの値に調整できていることが確認できる。
【００３４】
以上より、図１の回路は、第１ポート３１と第２ポート３２を差動線路に接続すれば、１８０ｄｅｇの位相差を補償した後に電力合成が行われて第３ポート３３から出力されることが確認できた。またそのとき、第１ポート３１と第２ポート３２との間ではアイサレーションが確保されており、安全に電力合成が行われることが確認できた。
【００３５】
図１と図２に示したバラン回路は、図８の従来技術のバラン回路と比べて、約半分の面積に省面積化されている。その理由は、多層基板構造を活用して、基板の厚み方向に回路を重ねて配置したことである。そのときに、本発明の重要な特徴は、次の点にある。即ち、普通であれば、多層基板内で回路どうしを不用意に積層すると性能の劣化を招くはずであるが、本発明においては、図３〜図５で示したように、そのような劣化が起こらない点である。
【００３６】
具体的には、図２における寄生結合部分Ｃ１が特に問題である。この部分において、第１ポート３１からの第１の略１／４波長線路１８と、第２ポート３２からの略１／２波長線路２４が非常に接近して配置されており、普通であればアイサレーション特性の劣化を招くはずである。しかしながら、本発明においては、図４で示したように、良好なアイサレーション特性が実現できている。その理由を、以下に説明する。
【００３７】
本発明は、省面積化の結果として２本の線路が不自然に接近してしまったことを逆手に取り、この線路対を図１２に示す変形差動型線路として積極的に設計し、それによって電気信号を安定化させ、アイサレーション特性の悪化を防いでいる点に特徴がある。図１２の差動型線路は、図１０の差動型線路とほぼ同じ動作を実現できる。図１２の線路構造の図１０の線路構造に対する違いは、多層基板を活用している点と、２本の金属配線パターン６ｄ，７ｄが非対称な構造である点の２点だけである。それゆえ、図１２の線路構造は、変形差動型線路と呼ぶことができる。なお、図１２において電界Ｅ１ｄとＥ２ｄは、２つの金属（金属配線パターン６ｄとグランド層１ｄ）の間に高周波電圧を印加し、同時に２つの金属（金属配線パターンｄとグランド層１ｄ）の間にも逆位相の高周波電圧を印加した場合の電界（電気信号）の様子を模式的に表したものである。図１２では、２本の金属配線パターン６ｄ，７ｄを基板の上から見た時にオーバーラップしないように描いたが、省面積化を推し進めるためにはオーバーラップがあっても構わない。
【００３８】
図２の寄生結合部分Ｃ１においては、図１２の線路構造は、次のような形で取り込まれている。まず、基板表面のウィルキンソン型電力合成器Ａ１の構成要素である第１の略１／４波長線路１８が図１２の金属配線パターン６ｄに対応し、基板内部の位相反転器Ｂ１の構成要素である略１／２波長線路２４が図１２の金属配線パターン７ｄに対応し、構造的には図１２と全く同一になっている。また、第１ポートと第２ポートから入ってきた位相差１８０度の電気信号が、そのままの位相差で図１の寄生結合部分Ｃ１に到達するため、電気信号の励振方法としても、図１２と全く同一になっている。そのため、電気信号が安定化され、アイサレーション特性の悪化が起こらない。
【００３９】
（第２実施形態）
以下の第２実施形態は、本発明の特徴を補足説明しつつ、回路基板全体の中での本回路の実装方法の一例を示すことを目的としている。
【００４０】
本発明の第１の特徴は、２つの回路（電力合成器と位相反転器）を多層基板内に重ねて配置することによって、省スペースを実現した点である。そのとき、本発明の第２の特徴は、これら２つの回路の間で、特別なシールド層を介在させなくても十分なアイサレーション特性が確保できる点である。まず、この点について具体的に補足説明する。
【００４１】
多層基板内で２つの回路を不用意に重ねて配置すると、性能（特にアイサレーション特性）の劣化を招く。このような信号漏洩を防ぐ方法としては、従来は、図１１のような、シールド層付きの多層基板構造が知られていた。図１１において、３層の誘電体基板３ｃ，４ｃ，５ｃが積層されて多層基板になっており、そのうち誘電体基板５ｃの裏面にグランド層１ｃが形成され、誘電体基板４ｃと５ｃの間に金属配線パターン７ｃが形成され、誘電体基板３ｃと４ｃの間に電気的シールド層の一例としてのグランド層２ｃが形成され、誘電体基板３ｃの表面には金属配線パターン６ｃが形成されている。このような多層基板構造においては、２つの金属配線パターン６ｃ，７ｃの間にはシールド層２ｃが介在しており、寄生的な電磁界結合は発生しなくなる。しかしながら、図１１の多層基板構造は、誘電体層を最低でも３層まで増やす必要がある。しかしながら、図１３に示した一般的な低コスト民生機器用の回路基板においては、誘電体層を２層しか持たない基板構造が主流である。即ち、図１１の線路構造を採用することは、図１３において送信バラン回路７３だけのために回路基板７１全体を３層基板に変更することを意味し、現実には受け入れられる方針ではなかった。
【００４２】
ところが、本発明のバラン回路では、図１２に示す誘電体２層の基板構造でも実現できる特徴があるため、図１３において回路基板７１全体も２層基板のままで良いという特徴がある。以下に、２層基板における、従来技術のバラン回路の比較例と、本発明のバラン回路の実現例を詳細に説明する。
【００４３】
まず図７は、従来技術のバラン回路を２層基板上で実現したときの基板の断面構造の模式図である。図７において、２つの誘電体基板６１，６２の間にはグランド層６３が配置されており、これが高周波アナログ回路面と、電源およびディジタル回路面との間を電気的にシールドする働きもしている。基板の高周波アナログ回路面には金属配線パターン６６によって、電源及びディジタル回路面には金属配線パターン６８によって、それぞれ電気回路が形成されている。従来技術のバラン回路は、図中のバラン回路部分Ｄ６のように、誘電体基板６１とグランド層６３と金属配線パターン６６の一部のみを用いて実現されることになる。
【００４４】
次に、図６は、本発明のバラン回路を２層基板上で実現したときの基板の断面構造の模式図である。図６において、２つの誘電体基板５１，５２の間にはグランド層５３が配置されており、これが高周波アナログ回路面と、電源およびディジタル回路面との間を電気的にシールドする働きもしている。グランド層は５３の位置だけではなく、ＶＩＡホール５５を介して、一部は基板の裏面の５４の位置にも形成されている。基板の高周波アナログ回路面には金属配線パターン５６によって、電源及びディジタル回路面には金属配線パターン５８によって、それぞれ電気回路が形成されている。また、基板の内部の一部にも、金属配線パターン５７によって電気回路が形成されている。
【００４５】
本発明のバラン回路は、図中のバラン回路部分Ｄ５の位置において、容易に形成できる。しかもそのとき、グランド層５３と５４およびＶＩＡホール５５の効果によって、高周波アナログ回路面と電源及びディジタル回路面との間のシールドは、従来技術（図７）の場合と同様に実現できている。即ち、本発明のバラン回路は、従来と全く同じ低コストの２層基板構造において、他の回路の邪魔をすることなく実現できる。
【００４６】
以上のように、本発明のバラン回路を図１３における送信バラン回路７３として用いることによって、送信バラン回路７３の面積を約半分に縮小できるだけでなく、回路基板７１全体のサイズ・重量や無線通信装置全体のサイズ・重量の縮小も図ることができる。またそのとき、回路基板７１全体の層数を増やすことなく、低コストなままサイズ・重量のみを縮小できる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１実施形態のバラン回路を含む多層基板の基板表層の配線パターン図であり、図１（ｂ）は基板内層の配線パターン図である。
【図２】図２は前記バラン回路を含む多層基板の全体透視図である。
【図３】図３は前記バラン回路の反射・透過特性の一例である。
【図４】図４は前記バラン回路のアイサレーション特性の一例である。
【図５】図５は前記バラン回路の位相特性の一例である。
【図６】図６は本発明の第２実施形態のバラン回路を含む多層基板の断面模式図である。
【図７】図７は従来のバラン回路を含む多層基板の断面模式図である。
【図８】図８は従来のバラン回路の平面図である。
【図９】図９は非差動型の高周波線路の斜視図である。
【図１０】図１０は差動型の高周波線路の斜視図である。
【図１１】図１１は多層基板におけるアイサレーション特性を重視した高周波線路の斜視図である。
【図１２】図１２は変形差動型高周波線路の斜視図である。
【図１３】図１３は一般的な無線通信装置の回路基板のブロック図である。
【符号の説明】
１ａ，１ｂ，１ｃ，１ｄ…基板裏面のグランド層
２ｃ…基板内部のグランド層
３ａ，３ｂ，３ｃ，４ｃ，５ｃ，３ｄ，４ｄ…誘電体基板
６ａ，６ｂ，７ｂ，６ｃ，６ｄ…基板表面の金属配線パターン
７ｃ，７ｄ…基板内部の金属配線パターン
１１，２１，４１，５１，５２，６１，６２…誘電体基板
１２，１３，１４…表層メタル配線
１５，１６，５５…ＶＩＡホール
１７，４７…チップ抵抗
１８…第１の略１／４波長線路
１９…第２の略１／４波長線路
２４…略１／２波長線路
３１，４３…第１ポート
３２，４４…第２ポート
３３，４５…第３ポート
４２，５６，６６…基板表面の金属配線パターン
４８，４９…１／４波長線路
５３，６３…基板内部のグランド層
５７…基板内部の金属配線パターン
５８，６８…基板裏面の金属配線パターン
５４…基板裏面のグランド層
７１…回路基板
７２…ＲＦＩＣ
７３…送信バラン回路
７４…受信バラン回路
７５…送信アンプ回路
７６…受信アンプ回路
７７…アンテナ共用器
７８…アンテナ
７９…出力線路
８０…入力線路
Ａ１，Ａ２…ウィルキンソン型電力合成器
Ｂ１，Ｂ２…位相反転器
Ｃ１…寄生結合部分
Ｄ５，Ｄ６…バラン回路部分
Ｅ１ａ，Ｅ１ｂ，Ｅ２ｂ，Ｅ１ｃ，Ｅ２ｃ，Ｅ１ｄ，Ｅ２ｄ…電界
【図１】
2005027148.tif 000003
【図２】
2005027148.tif 000004
【図３】
2005027148.tif 000005
【図４】
2005027148.tif 000006
【図５】
2005027148.tif 000007
【図６】
2005027148.tif 000008
【図７】
2005027148.tif 000009
【図８】
2005027148.tif 000010
【図９】
2005027148.tif 000011
【図１０】
2005027148.tif 000012
【図１１】
2005027148.tif 000013
【図１２】
2005027148.tif 000014
【図１３】
2005027148.tif 000015