(57)【要約】【課題】インピーダンスマッチング用の抵抗を省略しても回路間のインピーダンスマッチングを行うことが可能な半導体集積装置及び半導体集積回路を提供することを目的とする。【解決手段】アンプ３２の出力段にＭＯＳＦＥＴ１１を接続し、そのＭＯＳＦＥＴ１１のチャネル幅Ｗ及びチャネル長Ｌを調整することにより、出力インピーダンスＺ１と入力インピーダンスＲｓｅとをマッチングさせる。【選択図】  図１
2005027180.tif 000002
【特許請求の範囲】
【請求項１】
所定の出力信号を出力する第１の回路と、該第１の回路の出力信号が入力され、所定の信号処理を行う第２の回路とを備える半導体集積装置であって、
前記第１の回路と前記第２の回路との間にＭＯＳＦＥＴを含む出力回路を備え、
前記ＭＯＳＦＥＴの相互コンダクタンスを所定値に設定することにより、前記ＭＯＳＦＥＴを含む出力回路の出力インピーダンスと前記第２の回路の入力インピーダンスとを一致させることを特徴とする半導体集積装置。
【請求項２】
請求項１に記載の半導体集積装置であって、
前記所定の値は、前記ＭＯＳＦＥＴの相互コンダクタンスの逆数と前記第２の回路の入力インピーダンスとが一致するように設定されることを特徴とする半導体集積装置。
【請求項３】
請求項１に記載の半導体集積装置であって、
前記所定の値は、前記ＭＯＳＦＥＴのチャネル幅及びチャネル長のそれぞれの長さを調整し、前記ＭＯＳＦＥＴの相互コンダクタンスの逆数と前記第２の回路の入力インピーダンスとが一致するように設定されることを特徴とする半導体集積装置。
【請求項４】
請求項１に記載の半導体集積装置であって、
前記出力回路は、前記ＭＯＳＦＥＴと、
前記ＭＯＳＦＥＴのソースと電源との間に接続される抵抗と、を備えることを特徴とする半導体集積装置。
【請求項５】
請求項１に記載の半導体集積装置であって、
前記ＭＯＳＦＥＴのソースと電源との間の抵抗の抵抗値を、前記ＭＯＳＦＥＴの出力インピーダンスよりも十分に大きな値とすることを特徴とする半導体集積装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の半導体集積装置であって、
前記第１の回路と前記ＭＯＳＦＥＴを含む出力回路とは同一の半導体基板上に搭載され、前記第２の回路は前記半導体基板に外付けされた電子部品であることを特徴とする半導体集積装置。
【請求項７】
半導体集積基板の内部に構成され、該半導体集積基板の外部に設けられる電子部品に所定の信号を出力するＭＯＳＦＥＴを含む出力回路を備え、
前記ＭＯＳＦＥＴの相互コンダクタンスを所定値に設定することにより、前記ＭＯＳＦＥＴの出力インピーダンスと前記電子部品の入力インピーダンスとを一致させることを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積装置及び半導体集積回路に関し、特に、回路間のインピーダンスマッチングに関する。
【０００２】
【従来の技術】
図３は、既存の半導体集積装置を模式的に示す図である。
図３に示すように、半導体集積装置３０は、例えば、無線受信機などに備えられるバンドパスの機能を果たすセラミックフィルタ３１と、セラミックフィルタ３１の前段に設けられるアンプ３２とを備えて構成される。また、半導体集積装置３０において、セラミックフィルタ３１は、アンプ３２が形成されるチップの外に設けられる。また、チップ内のアンプ３２の出力段には、バッファとしてバイポーラトランジスタ３３が接続されており、バイポーラトランジスタ３３のエミッタとセラミックフィルタ３１とが抵抗３４及びパッド３５を介して接続されている。
【０００３】
通常、上記のような半導体集積回路３０を設計する場合、半導体集積回路３０において、セラミックフィルタ３１からみた出力インピーダンスＺｏとセラミックフィルタ３１の入力インピーダンスＲｓｅとを一致させる必要がある。（例えば、特許文献１参照）
ここで、バイポーラトランジスタ３３の出力インピーダンスＺｔは、下記の（１）式が成り立つ。
【０００４】
Ｚｔ＝（ｋＴ／ｑ）／Ｉｃ      −（１）
なお、ｋ＝ボルツマン定数（１．３８０６５８×１０−２３Ｊ／Ｋ）、Ｔ＝絶対温度、ｑ＝電子の電荷量（１．６×１０−１９Ｃ）、Ｉｃ＝バイポーラトランジスタ３３のコレクタ電流とする。
【０００５】
上記（１）式に示すように、出力インピーダンスＺｔは、バイポーラトランジスタ３３のコレクタ電流Ｉｃを任意な値に設定することによりほぼ所望な値に設定することができる。そして、バイポーラトランジスタ３３のエミッタとグランドとの間に設けられる抵抗３６の抵抗値Ｒを出力インピーダンスＺｔよりも十分に大きい抵抗値とすることによりＺｔ≒Ｚｏとすることができるので、このコレクタ電流Ｉｃを調整することにより、出力インピーダンスＺｏを入力インピーダンスＲｓｅに近づけることができる。
【０００６】
しかしながら、コレクタ電流Ｉｃを調整し、出力インピーダンスＺｏを入力インピーダンスＲｓｅに近づけることが可能であるが、完全に一致させることは難しい。
そこで、セラミックフィルタ３１とバイポーラトランジスタ３３との間に抵抗３４の抵抗値を調整することが考えられる。すなわち、出力インピーダンスＺｔと抵抗３４の抵抗値との合成インピーダンスからなる出力インピーダンスＺｏが、入力インピーダンスＲｓｅと等しくなるように、所定の抵抗値をもつ抵抗３４をセラミックフィルタ３１とバイポーラトランジスタ３３との間に設けることが考えられる。これより、出力インピーダンスＺｏと入力インピーダンスＲｓｅとを完全に一致させることができる。そして、このように、入出力インピーダンスを一致させることにより、セラミックフィルタ３１に入力される信号のエネルギーのロスを低減することが可能となる。
【０００７】
【特許文献１】
特開平８−３３５８７１号
【０００８】
【発明が解決しようとする課題】
しかしながら、このような抵抗３４を半導体集積装置３０に設けることは、近年における半導体集積回路の高密度化を妨げる場合がある。すなわち、抵抗３４を省略することにより、更に、半導体集積装置を小型化し、半導体集積回路の高密度化を実現させることが課題として存在する。
【０００９】
そこで、本発明は、インピーダンスマッチング用の抵抗を省略しても回路間のインピーダンスマッチングを行うことが可能な半導体集積装置及び半導体集積回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の課題を解決するために本発明では、以下のような構成を採用する。
すなわち、本発明の半導体集積装置は、所定の出力信号を出力する第１の回路と、該第１の回路の出力信号が入力され、所定の信号処理を行う第２の回路とを備える半導体集積装置であって、上記第１の回路と上記第２の回路との間にＭＯＳＦＥＴを含む出力回路を備え、該ＭＯＳＦＥＴの相互コンダクタンスを所定値に設定することにより、上記ＭＯＳＦＥＴを含む出力回路の出力インピーダンスと上記第２の回路の入力インピーダンスとを一致させることを特徴とする。
【００１１】
また、上記所定の値は、上記ＭＯＳＦＥＴの相互コンダクタンスの逆数と上記第２の回路の入力インピーダンスとが一致するように設定されてもよい。
また、上記所定の値は、上記ＭＯＳＦＥＴのチャネル幅及びチャネル長のそれぞれの長さを調整し、上記ＭＯＳＦＥＴの相互コンダクタンスの逆数と上記第２の回路の入力インピーダンスとが一致するように設定されてもよい。
【００１２】
また、上記出力回路は、上記ＭＯＳＦＥＴと、上記ＭＯＳＦＥＴのソースと電源との間に接続される抵抗とを備えて構成されてもよい。
また、上記ＭＯＳＦＥＴのソースと電源との間の抵抗の抵抗値を、上記ＭＯＳＦＥＴの出力インピーダンスよりも十分に大きな値としてもよい。
【００１３】
また、上記半導体集積装置は、上記第１の回路と上記ＭＯＳＦＥＴを含む出力回路とが同一の半導体基板上に搭載され、上記第２の回路を該半導体基板に外付けされた電子部品で構成してもよい。
このように、ＭＯＳＦＥＴを含む出力回路の出力インピーダンスと第２の回路（例えば、セラミックフィルタなど）の入力インピーダンスとを一致させることにより、従来の半導体集積装置において、バイポーラトランジスタと第２の回路との間に設けられていたインピーダンスマッチング用の抵抗を省略することができるので、その分、半導体集積装置を小型化することが可能となる。
【００１４】
また、本発明の半導体集積回路は、半導体集積基板の内部に構成され、該半導体集積基板の外部に設けられる電子部品に所定の信号を出力するＭＯＳＦＥＴを含む出力回路を備え、上記ＭＯＳＦＥＴの相互コンダクタンスを所定値に設定することにより、上記ＭＯＳＦＥＴを含む出力回路の出力インピーダンスと上記電子部品の入力インピーダンスとを一致させることを特徴とする。
【００１５】
これより、半導体集積回路を小型化することができるので、半導体集積回路を含むチップを小型化することが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
図１は、本発明の実施形態の半導体集積装置１０を示す図である。なお、図３の半導体集積装置３０と同一の構成については、同一の符号を付す。
【００１７】
図１に示すように、半導体集積装置１０は、セラミックフィルタ３１（第２の回路、電子部品）と、アンプ３２（第１の回路）とを備えて構成される。セラミックフィルタ３１は、例えば、ＡＭ又はＦＭラジオ受信機におけるＩＦ回路のバンドパスフィルタとして機能するものであって、アンプ３２が形成されるチップ（半導体集積基板）の外に設けられる。アンプ３２の出力段には、バッファとしてＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）１１とそのソースとグランド間に接続された抵抗３６とからなる出力回路３７が設けられる。ＭＯＳＦＥＴ１１のソースとセラミックフィルタ３１とがパッド３５を介して接続されている。なお、この実施例では、ＭＯＳＦＥＴ１１は、ＮＭＯＳトランジスタである。また、ＭＯＳＦＥＴ１１、アンプ３２、パッド３５、及び抵抗３６などは半導体集積回路３８を構成するチップ内に形成される。
【００１８】
ここで、ＭＯＳＦＥＴ１１の出力インピーダンスＺｍについて説明する。下記に示す（２）式は、出力インピーダンスＺｍとＭＯＳＦＥＴ１１の相互コンダクタンスｇｍとの関係を示す式である。
Ｚｍ＝１／ｇｍ    −（２）
また、出力インピーダンスＺｍは、更に、下記の（３）式で表すことができる。
【００１９】
2005027180.tif 000003
なお、μ＝ＭＯＳＦＥＴ１１のチャネルの移動度、Ｃｏｘ＝ＭＯＳＦＥＴ１１の単位面積当りのゲート容量、Ｗ＝ＭＯＳＦＥＴ１１のチャネル幅、Ｌ＝ＭＯＳＦＥＴ１１のチャネル長、Ｖｇ＝ＭＯＳＦＥＴ１１のゲート電圧、Ｖｔ＝ＭＯＳＦＥＴ１１のしきい値電圧とする。また、Ｗ及びＬ以外は、一定の値をとるものとする。そして、セラミックフィルタ３１からみた出力回路３７の出力インピーダンスをＺ１とし、ＭＯＳＦＥＴ１１のソースとグランドとの間に設けられる抵抗３６の抵抗値Ｒを出力インピーダンスＺｍよりも十分に大きくすることにより、Ｚｍ≒Ｚ１とすることができる。そして、チャネル幅Ｗとチャネル長Ｌとをそれぞれ調整することにより、出力インピーダンスＺ１と入力インピーダンスＲｓｅとを一致させることが可能となる。
【００２０】
例えば、セラミックフィルタ３１をＦＭラジオ受信機に使用する場合で、且つ、そのセラミックフィルタ３１の入力インピーダンスＲｓｅが３３０Ωに設定されている場合は、チャネル幅Ｗとチャネル長ＬをＺｍ＝１／ｇｍが約３３０Ωとなるように設定すると共に、Ｒ≫Ｚｍとなるように、抵抗３６の抵抗値Ｒを設定する。
【００２１】
また、例えば、セラミックフィルタ３１をＡＭラジオ受信機に使用する場合で、且つ、そのセラミックフィルタ３１の入力インピーダンスＲｓｅが２〜３ｋΩにされている場合は、チャネル幅Ｗとチャネル長ＬをＺｍ＝１／ｇｍが約２〜３ｋΩとなるように設定すると共に、Ｒ≫Ｚｍとなるように、抵抗３６の抵抗値Ｒを設定する。
【００２２】
さらに、Ｒ≫Ｚｍでない場合であっても、ＭＯＳＦＥＴ１１の相互コンダクタンスの逆数と抵抗３６の抵抗値との並列接続の合成インピーダンスからなる出力インピーダンスをセラミックフィルタ３１の入力インピーダンスＲｓｅと一致させればよい。
【００２３】
また、ＭＯＳＦＥＴ１１のチャネル幅Ｗとチャネル長Ｌとをそれぞれ調整することによって、ＭＯＳＦＥＴ１１の出力インピーダンスＺｍと抵抗３６の抵抗値とパッド３５の出力インピーダンスとの合成インピーダンスからなる出力インピーダンスと、セラミックフィルタ３１の入力インピーダンスＲｓｅとを一致させるようにしてもよい。
【００２４】
このように、アンプ３２の出力段にＭＯＳＦＥＴ１１を接続し、そのＭＯＳＦＥＴ１１のチャネル幅Ｗ及びチャネル長Ｌを調整することにより、ＭＯＳＦＥＴ１１の相互コンダクタンスの逆数を所望な値に設定することができ、出力インピーダンスＺ１と入力インピーダンスＲｓｅとをマッチングさせることができる。これより、インピーダンスマッチング用の抵抗３４を設ける必要がなくなるので、図３に示す半導体集積装置３０よりも半導体集積装置１０を小型化することが可能となる。
【００２５】
図２は、本発明の他の実施形態の半導体集積装置２０を説明する図である。なお、図１の半導体集積装置１０と同一の構成には、同一の符号を付す。
図２に示すように、半導体集積装置２０は、セラミックフィルタ３１と半導体集積回路３８とからなり、この半導体集積回路３８は、アンプ３２と、アンプ３２から出力される２つの出力信号を差動増幅するバッファ回路２１と、バッファ回路２１の出力段に設けられるＭＯＳＦＥＴ１１と抵抗３６とからなる出力回路３７と、セラミックフィルタ３１の出力信号を差動増幅するバッファ回路２２とを備えて構成される。なお、セラミックフィルタ３１以外の素子すなわち半導体集積回路３８は、同一チップ上に形成される。また、ＭＯＳＦＥＴ１１のソースとセラミックフィルタ３１の一方の端子とがパッド３５を介して接続され、セラミックフィルタ３１の他方の端子とバッファ回路２２の入力端子とがパッド３５を介して接続される。
【００２６】
図２に示す半導体集積装置２０は、セラミックフィルタ３１の入力インピーダンスをＲ１、セラミックフィルタ３１の出力インピーダンスをＲ２、セラミックフィルタ３１からみた出力回路３７の出力インピーダンスをＺ２、バッファ回路２２の入力インピーダンスをＺ３とする場合、下記の（４）式が成り立つように設計される。なお、Ｒ１＝Ｒ２＝Ｒｓｅとする。
【００２７】
Ｚ２＝Ｒ１＝Ｒ２＝Ｚ３    −（４）
そして、ＭＯＳＦＥＴ１１のソースとグランドとの間に設けられる抵抗３６の抵抗値ＲをＭＯＳＦＥＴの出力インピーダンスＺｍよりも十分に大きくすることにより、Ｚｍ≒Ｚ２とすることができる。そして、チャネル幅Ｗとチャネル長Ｌとをそれぞれ調整することにより、出力インピーダンスＺ２と入力インピーダンスＲ１とを一致させることが可能となる。もちろん、この実施例において、Ｒ≫Ｚｍでない場合であっても、図１に示した実施例と同様に、ＭＯＳＦＥＴ１１のＬとＷを調整することにより、出力インピーダンスＺ２と入力インピーダンスＲ１との間のインピーダンスマッチングをとることができる。
【００２８】
また、入力インピーダンスＺ３は、バッファ回路２２の入力段に設けられる抵抗２３の抵抗値に応じて決定される。
このように、チャネル幅Ｗとチャネル長Ｌとをそれぞれ調整することにより、出力インピーダンスＺ２を可変させることができるので、出力インピーダンスＺ２と入力インピーダンスＲ１とを一致させることができる。また、抵抗２３の抵抗値を調整することにより、入力インピーダンスＺ３を可変させることができるので、入力インピーダンスＺ３と出力インピーダンスＲ２とを一致させることができる。これより、出力インピーダンスＺ２と入力インピーダンスＲ１とをマッチングさせると共に、出力インピーダンスＲ２と入力インピーダンスＺ３とをマッチングさせることができるので、半導体集積装置２０を小型化することが可能となる。
【００２９】
＜他の実施形態＞
本発明は、上記実施の形態に限定されるものではなく、各請求項に記載した範囲において、種々の構成を採用可能である。例えば、以下のような構成変更も可能である。
【００３０】
（１）上述のように、半導体集積回路３８とセラミックフィルタ３１との間の入出力インピーダンスとを一致させる場合のその半導体集積回路３８を構成する回路は、アンプ３２やバッファ回路２１及び２２に限定されない。
（２）さらに、図１、図２のＭＯＳＦＥＴ１１をＮＭＯＳトランジスタとして説明したが、ＭＯＳＦＥＴ１１をＰＭＯＳトランジスタとした場合には、抵抗３６をＰＭＯＳトランジスタのソースと電源ＶＤＤとの間に接続する。この場合、ＮＭＯＳトランジスタと同様に、チップの出力インピーダンスは、ＰＭＯＳトランジスタのチャネル幅Ｗとチャネル長Ｌで調整することができる。
【００３１】
【発明の効果】
以上、本発明によれば、インピーダンスマッチング用の抵抗を設けることなく、回路間の互いのインピーダンスをマッチングさせることができるので、半導体集積装置及び半導体集積回路を小型化することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態の半導体集積装置を示す図である。
【図２】本発明の他の実施形態の半導体集積装置を示す図である。
【図３】既存の半導体集積装置を示す図である。
【符号の説明】
１０  半導体集積装置
１１  ＭＯＳＦＥＴ
２０  半導体集積装置
２１  バッファ回路
２２  バッファ回路
２３  抵抗
３０  半導体集積装置
３１  セラミックフィルタ
３２  アンプ
３３  バイポーラトランジスタ
３４  抵抗
３５  パッド
３６  抵抗
３７  出力回路
３８  半導体集積回路
【図１】
2005027180.tif 000004
【図２】
2005027180.tif 000005
【図３】
2005027180.tif 000006