(57)【要約】  【課題】  互いに非同期に動作する機能ブロックを複数有する集積回路の実動作周波数でのテストを容易化する。  【解決手段】  互いに非同期に動作する機能ブロックを複数（４２、４３，４４）有する集積回路４０内に、テストモード信号を入力するモード設定ピン４１と、クロック入力ピン４５〜４７から入力される通常動作モード時のクロック信号のうちのいずれか一つのクロック信号を分周するクロック分周回路５４〜５６と、テストモード信号に基づき、クロック分周回路５４〜５６の出力である複数のクロック分周信号のうちのいずれか一つずつと、通常動作モード時のクロック信号とを、切り替えて機能ブロック４２〜４４に出力するクロック選択手段５７〜５９とを設ける。【選択図】  図３
2005043226.tif 000002
【特許請求の範囲】
【請求項１】
互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロックを複数有する集積回路において、
前記通常動作モード時のクロック信号のうちの、いずれか一つのクロック信号を異なる複数の分周比で分周し、分周比が異なる複数のクロック分周信号を出力する一つのクロック分周回路と、
該集積回路が通常動作モードかテストモードかを示すテストモード信号を入力するモード設定ピンと、
前記テストモード信号に基づき、前記クロック分周回路の出力である複数のクロック分周信号のうちの、いずれか一つと、前記通常動作モード時のクロック信号とを切り替えて、前記機能ブロックに出力する、クロック選択手段とを備えた、
ことを特徴とするテスト容易化回路。
【請求項２】
互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロックを複数有する集積回路において、
前記通常動作モード時のクロック信号のうちの、各々一つのクロック信号を異なる複数の分周比で分周し、分周比が異なる複数のクロック分周信号を出力する複数のクロック分周回路と、
該集積回路が通常動作モードかテストモードかを示すテストモード信号を入力するモード設定ピンと、
前記テストモード信号に基づき、前記各々のクロック分周回路の出力である複数のクロック分周信号のうちの、いずれか一つずつと、前記通常動作モード時のクロック信号とを切り替えて、前記各機能ブロックに出力する、クロック選択手段とを備えた、
ことを特徴とするテスト容易化回路。
【請求項３】
請求項１または２に記載のテスト容易化回路において、
前記クロック分周回路は、前記分周比を２の階乗としたものである、
ことを特徴とするテスト容易化回路。
【請求項４】
請求項１ないし３のいずれかに記載の集積回路のテスト回路において、
前記クロック分周回路の複数の出力のそれぞれの遅延調整を行う遅延素子を備えた、
ことを特徴とするテスト容易化回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テスト容易化回路に関し、特に互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロックを複数有する集積回路に対し、そのテストを容易に行うことのできるテスト容易化回路に関するものである。
【背景技術】
【０００２】
一般的に、集積回路の検査には、ＡＣテスト、ＤＣテスト、実動作周波数でのテスト等があり、実動作周波数でのテストでは、集積回路に実装されている機能が正しいタイミングで正しく動作するかを検査している。集積回路の実動作周波数でのテストでは、集積回路の入力ピンに、集積回路のクロック信号と同期して検査パターンを印加し、集積回路のクロック信号と同期して集積回路の出力ピンから出力データパターンを取り込み、取り込んだ出力データパターンが期待値パターンと一致するか否かを検査している。検査パターンと期待値パターンは論理シミュレーションの実行結果を元に作成している（例えば、特許文献１参照）。
【０００３】
従来、互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロックを複数有する集積回路を、実動作周波数でテストする場合には、集積回路の通常動作時と同様に、集積回路に対し外部から複数の通常動作モードのクロック信号を入力していた。
【０００４】
以上のように構成された従来の集積回路について、以下その動作を説明する。
まず、集積回路の各々の入力ピンからその入力ピンの動作周波数に該当する通常動作モードのクロック信号に同期して、検査パターンを集積回路に印加する。次に、印加した検査パターンに対する出力データパターンが集積回路の各々の出力ピンから出力されるので、これを出力ピンの動作周波数に該当する通常動作モードのクロック信号に同期して取り込む。取り込んだ出力データパターンと、論理シミュレーションの実行結果を元に作成した期待値パターンとを１サイクル毎に比較することによって、集積回路に実装されている機能が正しく動作しているか否かを検査している。
【特許文献１】特開２００１−２０２２６７号公報（第２図、第４図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の従来の構成では、互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロックを複数有する集積回路を、実動作周波数でテストする場合に、集積回路に外部から入力する複数の通常動作モードのクロック信号の入力タイミング、集積回路に加える電圧、集積回路の温度に依存して、集積回路の出力ピンから出力される一部、あるいは全てのデータパターンの出力タイミングが１サイクル以上前後にずれるという問題点があった。
【０００６】
これは、お互いに非同期であるフリップフロップの間でのデータの受け渡しタイミングが一定に定まらないことが原因である。この様子を図６に示す。図６において、１と２は、互いに位相、周波数が異なる２つの通常動作モードのクロック信号clkAとclkBにより動作するフリップフロップである。波形３と４は、通常動作モードのクロック信号clkAの波形、波形５と６は、通常動作モードのクロック信号clkBの波形、波形７と８は、フリップフロップ１の値を示す波形、波形９と１０は、フリップフロップ２の値を示す波形である。クロック信号clkBの入力位相がクロック信号clkAに対して、図６の波形５から波形６のように少しずれた場合、フリップフロップ２の値を示す波形１０は波形９と異なってしまう。この差異が、集積回路の出力ピンまで伝播し、集積回路の出力ピンから出力される一部、あるいは全てのデータパターンの出力タイミングが１サイクル以上前後にずれる。このため、論理シミュレーションで得られた期待値を修正して、検査条件別に複数の期待値を用意したり、集積回路の出力ピンの出力データを取得するタイミングを、出力ピン毎に設定したりする必要があり、期待値の比較が容易にできず、問題であった。
【０００７】
本発明は、上記従来の問題点を解決するもので、互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロックを複数有する集積回路を、実動作周波数でテストする場合において、集積回路から出力される出力データパターンの出力タイミングが、集積回路に外部から入力する複数の通常動作モードのクロック信号の入力タイミング、集積回路に加える電圧、および集積回路の温度に依存して、１サイクル以上前後にずれることを防ぐことができ、期待値の比較を容易に行うことのできるテスト容易化回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明にかかるテスト容易化回路は、１つのクロック分周回路と、モード設定ピンと、複数のクロック選択手段とから構成されている。
【０００９】
すなわち、本発明の請求項１にかかるテスト容易化回路は、互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロックを複数有する集積回路において、前記通常動作モード時のクロック信号のうちの、いずれか一つのクロック信号を異なる複数の分周比で分周し、分周比が異なる複数のクロック分周信号を出力する一つのクロック分周回路と、該集積回路が通常動作モードかテストモードかを示すテストモード信号を入力するモード設定ピンと、前記テストモード信号に基づき、前記クロック分周回路の出力である複数のクロック分周信号のうちの、いずれか一つと、前記通常動作モード時のクロック信号とを切り替えて、前記機能ブロックに出力する、クロック選択手段とを備えた、ことを特徴とするものである。
【００１０】
この構成によって、テストモード時に、互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロックの各々に、特定の一つの通常動作モード時のクロック信号を分周したクロック分周信号を入力クロック信号として出力することによって、集積回路に加える電圧、集積回路の温度が、集積回路の動作保証範囲内で変化した場合にも、集積回路の出力ピンから出力される出力データが変化しないため、集積回路が有する、前記特定の一つの通常動作モード時のクロック信号で動作する機能ブロックを、実動作周波数でテストすることが容易になる。
【００１１】
また、上記課題を解決するために、本発明にかかるテスト容易化回路は、複数のクロック分周回路と、モード設定ピンと、複数のクロック選択手段とから構成されている。
【００１２】
すなわち、本発明の請求項２にかかるテスト容易化回路は、互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロックを複数有する集積回路において、前記通常動作モード時のクロック信号のうちの、各々一つのクロック信号を異なる複数の分周比で分周し、分周比が異なる複数のクロック分周信号を出力する複数のクロック分周回路と、該集積回路が通常動作モードかテストモードかを示すテストモード信号を入力するモード設定ピンと、前記テストモード信号に基づき、前記各々のクロック分周回路の出力である複数のクロック分周信号のうちの、いずれか一つずつと、前記通常動作モード時のクロック信号とを切り替えて、前記各機能ブロックに出力する、クロック選択手段とを備えた、ことを特徴とするものである。
【００１３】
この構成によって、テストモード時に、互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロックの各々に、テストモード信号で選択された一つの通常動作モード時のクロック信号を分周したクロック分周信号を入力クロック信号として出力することによって、集積回路に加える電圧、集積回路の温度が、集積回路の動作保証範囲内で変化した場合にも、集積回路の出力ピンから出力される出力データが変化しないため、集積回路が有する、前記テストモード信号で選択された一つの通常動作モード時のクロック信号で動作する機能ブロックを、実動作周波数でテストすることが容易になる。
【００１４】
さらに、前記テストモード信号で順次全ての通常動作モード時のクロックを選択することにより、全ての機能ブロックを実動作周波数でテストすることが容易となる。
【００１５】
また、上記課題を解決するために、本発明にかかるテスト容易化回路は、その分周比が２nである複数のクロック分周回路と、モード設定ピンと、複数のクロック選択手段とから構成されている。
【００１６】
すなわち、本発明の請求項３にかかるテスト容易化回路は、請求項１または２に記載のテスト容易化回路において、前記クロック分周回路は、前記分周比を２の階乗としたものである、ことを特徴とするものである。
【００１７】
この構成によって、テストモード時に、互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロックの各々に、テストモード信号で選択された一つの通常動作モード時のクロック信号を分周したクロック分周信号を入力クロック信号として出力することによって、集積回路に加える電圧、集積回路の温度が、集積回路の動作保証範囲内で変化した場合にも、集積回路の出力ピンから出力される出力データが変化せず、さらに前記クロック分周回路の分周比が２nであるため、集積回路の検査装置から集積回路へ入力する検査パターンの作成、検査パターンを集積回路へ印加するタイミングの調整が容易になり、集積回路が有する前記テストモード信号で選択された一つの通常動作モード時のクロック信号で動作する機能ブロックを、実動作周波数でテストすることが容易になる。さらに前記テストモード信号で順次全ての通常動作モード時のクロックを選択することにより、全ての機能ブロックを実動作周波数でテストすることが容易となる。
【００１８】
また、上記課題を解決するために、本発明にかかるテスト容易化回路は、分周回路の出力する複数のクロック信号の遅延調整を行うものである。
【００１９】
すなわち、本発明の請求項４にかかるテスト容易化回路は、請求項１ないし３のいずれかに記載の集積回路のテスト回路において、前記クロック分周回路の複数の出力のそれぞれの遅延調整を行う遅延素子を備えた、ことを特徴とするものである。
【００２０】
この構成によって、集積回路の温度が動作保証範囲内で変化した場合にも、各機能ブロック間でのデータ受け渡しタイミングが変化しなくなる。
【発明の効果】
【００２１】
本発明にかかるテスト容易化回路によれば、互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロックを複数有する集積回路内に、通常動作モード時のクロック信号のうち、特定の一つのクロック信号を分周するクロック分周回路と、テストモード信号を入力するモード設定ピンと、テストモード時に前記特定の一つのクロック信号のクロック分周信号のうちのいずれか一つと、通常動作モード時のクロック信号とを、切り替えて機能ブロックに出力するクロック選択手段とを設けることにより、集積回路の実動作周波数でのテスト時に、前記特定の一つのクロック信号と、そのクロック分周信号を、機能ブロックのそれぞれに入力することにより、集積回路に加える電圧、集積回路の温度が、集積回路の動作保証範囲内で変化した場合にも、集積回路の出力ピンから出力される出力データが変化しないため、集積回路が有する、前記特定の一つの通常動作モード時のクロック信号で動作する機能ブロックの、実動作周波数でのテストを容易にすることができるテスト容易化回路を実現することができるものである。
【００２２】
また、本発明にかかるテスト容易化回路によれば、互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロックを複数有する集積回路内に、通常動作モード時のクロック信号の各々を分周する複数のクロック分周回路と、テストモード信号を入力するモード設定ピンと、テストモード信号で選択された一つの通常動作モード時のクロック信号を分周したクロック分周信号のうちのいずれか一つと、通常動作モード時のクロック信号とを切り替えて、機能ブロックに出力するクロック選択手段とを設けることにより、集積回路の実動作周波数でのテスト時に、前記テストモード信号で選択された一つの通常動作モードのクロック信号と、そのクロック分周信号を、機能ブロックのそれぞれに入力することにより、集積回路に加える電圧、集積回路の温度が、集積回路の動作保証範囲内で変化した場合にも、集積回路の出力ピンから出力される出力データが変化しないため、集積回路が有する、前記テストモード信号で選択された一つの通常動作モード時のクロック信号で動作する機能ブロックの、実動作周波数でのテストを容易に行うことができ、さらに前記テストモード信号で順次全ての通常動作モード時のクロックを選択することにより、全ての機能ブロックの実動作周波数でのテストを容易にするテスト容易化回路を実現することができるものである。
【００２３】
また、本発明にかかるテスト容易化回路によれば、互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロックを複数有する集積回路内に、通常動作モード時のクロック信号の各々を２nの分周比で分周する複数のクロック分周回路と、テストモード信号を入力するモード設定ピンと、テストモード信号で選択された一つの通常動作モード時のクロック信号を分周したクロック分周信号のうちのいずれか一つと、通常動作モード時のクロック信号とを切り替えて、機能ブロックに出力するクロック選択手段とを設けることにより、集積回路の実動作周波数でのテスト時に、前記テストモード信号で選択された一つの通常動作モードのクロック信号と、そのクロック分周信号を、機能ブロックのそれぞれに入力することにより、集積回路に加える電圧、集積回路の温度が、集積回路の動作保証範囲内で変化した場合に、集積回路の出力ピンから出力される出力データが変化せず、さらに前記クロック分周回路の分周比が２nであるため、集積回路の検査装置から集積回路へ入力する検査パターンの作成、検査パターンを集積回路へ印加するタイミングの調整が容易になり、集積回路が有する、前記テストモード信号で選択された一つの通常動作モード時のクロック信号で動作する機能ブロックの実動作周波数でのテストを容易にすることができ、さらに前記テストモード信号で順次全ての通常動作モード時のクロックを選択することにより、全ての機能ブロックの実動作周波数でのテストを容易にするテスト容易化回路を実現することができるものである。
【００２４】
また、本発明にかかるテスト容易化回路によれば、上記テスト容易化回路において、前記クロック分周回路の複数の出力のそれぞれの遅延調整を行う遅延素子を備えたことにより、集積回路の温度が動作保証範囲内で変化した場合にも、各機能ブロック間でのデータ受け渡しタイミングが変化しなくなるのを、より詳細に調整することができるようになる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１におけるテスト容易化回路を示す構成図である。
図１において、２０は集積回路、２１はテストモード信号を入力するモード設定ピン、２２〜２４はクロック入力ピン、２５〜２７は集積回路２０の入力ピン、２８〜３０は集積回路２０の出力ピン、３１はクロック入力ピン２２から入力されるクロック信号を異なる分周比で分周し、分周比が異なる複数のクロック分周信号を出力するクロック分周回路、３２〜３４はクロック入力ピン２２〜２４から入力される、互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロック、３５、３６は、テストモード信号に基づいて、クロック分周回路３１が出力するクロック分周信号と、クロック入力ピン２３、２４から入力される通常モード時のクロック信号とを切り替えて、機能ブロック３３、３４に出力する、クロック選択手段、３７、３８は、クロック分周回路３１が出力するクロック分周信号が、クロック選択手段３５、３６により選択され、機能ブロック３３、３４に出力される場合に、集積回路２０に加える電圧、集積回路２０の温度が、集積回路２０の動作保証範囲内で変化した場合に、集積回路２０の出力ピン２８〜３０から出力される出力データが変化しないように詳細なタイミング遅延調整を行う遅延調整素子である。
【００２６】
このように、本実施の形態１によるテスト容易化回路は、モード設定ピン２１と、クロック分周回路３１と、クロック選択手段３５、３６と、遅延調整素子３７、３８から構成される。
【００２７】
以上のように構成された本実施の形態１のテスト容易化回路について、以下、その動作を説明する。
まず、モード設定ピン２１に、テストモードを示すテストモード信号を入力すると、クロック選択手段３５、３６はそれぞれ、クロック分周回路３１がクロック入力ピン２２から入力されたクロックを特定の分周比で分周し、遅延調整素子３７、３８で適切な遅延を付与されたクロック分周信号を、機能ブロック３３、３４に入力クロック信号として出力し、機能ブロック３２には、クロック入力ピン２２から入力されたクロック信号が入力される。すなわち、機能ブロック３２〜３４に入力されるクロック信号は、クロック入力ピン２２から入力されたクロック信号、もしくはそのクロック分周信号となり、これらのクロック信号の分周比の最小公倍数をＭとした場合、クロック入力ピン２２から入力されるクロック信号のＭ周期に一度位相が揃う。位相が揃った時刻を基準に、遅延調整素子３７，３８によって、集積回路２０に加える電圧、集積回路２０の温度が、集積回路の動作保証範囲内で変化した場合にも、機能ブロック３２、機能ブロック３３、機能ブロック３４の間のデータの受け渡しタイミングが変化しないように詳細な遅延調整を行う。
【００２８】
図２に、機能ブロック３３にクロック入力ピン２２から入力されるクロック信号を２分周したクロック分周信号が、機能ブロック３４にクロック入力ピン２２から入力されるクロック信号を３分周したクロック分周信号が、それぞれクロック分周回路３１から入力される場合の３つのクロック信号の位相関係を示す。図２では、クロック分周回路３１での分周比が２と３であるため、その最小公倍数は６となり、クロック入力ピン２２から入力されるクロック信号の６サイクルに１回位相が揃い、この時刻を基準に、遅延調整素子３７，３８によって遅延調整を行う。
【００２９】
以上のように本実施の形態１によれば、集積回路２０に加える電圧、集積回路２０の温度が、集積回路の動作保証範囲内で変化した場合にも、集積回路２０の出力ピン２８〜３０から出力される出力データが変化しないため、論理シミュレーションで得られた期待値を修正する必要がなく、集積回路２０の機能ブロック３２の実動作周波数でのテストを、容易に実施することが可能となる。
【００３０】
（実施の形態２）
図３は、本発明の実施の形態２におけるテスト容易化回路を示す構成図である。
図３において、４０は集積回路、４１は機能ブロック４２〜４４のうち、いずれの機能ブロックをテストするモードであるかを示すテストモード信号を入力するモード設定ピン、４５〜４７はクロック入力ピン、４８〜５０は集積回路４０の入力ピン、５１〜５３は集積回路４０の出力ピン、５４〜５６はクロック入力ピン４５〜４７から入力されるクロック信号をそれぞれ異なる分周比で分周し、分周比が異なる複数のクロック分周信号を出力するクロック分周回路、４２〜４４はクロック入力ピン４５〜４７から入力される、互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロック、５７はテストモード信号に基づいて、クロック入力ピン４５から入力される通常モードのクロック信号と、クロック分周回路５５、５６が出力するクロック分周信号のうちのいずれか１つずつとを切り替えて、機能ブロック４２に出力するクロック選択手段、５８はテストモード信号に基づいて、クロック入力ピン４６から入力される通常モードのクロック信号と、クロック分周回路５４、５６が出力するクロック分周信号のうちのいずれか１つずつとを切り替えて、機能ブロック４３に出力するクロック選択手段、５９はテストモード信号に基づいて、クロック入力ピン４７から入力される通常モードのクロック信号と、クロック分周回路５４、５５が出力するクロック分周信号のうちのいずれか１つずつとを切り替えて、機能ブロック４４に出力するクロック選択手段、６０〜６５は、クロック分周回路５４〜５６が出力するクロック分周信号が、クロック選択手段５７〜５９により選択され、機能ブロック４２〜４４に出力される場合に、集積回路４０に加える電圧、集積回路４０の温度が、集積回路４０の動作保証範囲内で変化した場合に、集積回路４０の出力ピン５１〜５３から出力される出力データが変化しないように遅延調整を行う遅延調整素子である。
【００３１】
本実施の形態２によるテスト容易化回路は、モード設定ピン４１と、クロック分周回路５４〜５６と、クロック選択手段５７〜５９と、遅延調整素子６０〜６５から構成される。
【００３２】
以上のように構成された本実施の形態２のテスト容易化回路について、以下、その動作を説明する。
まず、モード設定ピン４１に、機能ブロック４４を実動作テストすることを示すテストモード信号を入力すると、クロック選択手段５７、５８はそれぞれ、クロック分周回路５６がクロック入力ピン４７から入力されたクロックを特定の分周比で分周し、遅延調整素子６４、６５で適切な遅延を付与されたクロック分周信号を、機能ブロック４２、４３に入力クロック信号として出力し、機能ブロック４４には、クロック入力ピン４７から入力されたクロック信号が入力される。すなわち、機能ブロック４２〜４４に入力されるクロック信号は、クロック入力ピン４７から入力されたクロック信号、もしくはそのクロック分周信号となり、これらのクロック信号の分周比の最小公倍数をＮとした場合、クロック入力ピン４７から入力されるクロック信号のＮ周期に一度位相が揃う。位相が揃った時刻を基準に、遅延調整素子６４，６５によって、集積回路４０に加える電圧、集積回路４０の温度が集積回路の動作保証範囲内で変化した場合に、機能ブロック４２、機能ブロック４３、機能ブロック４４の間のデータの受け渡しタイミングが変化しないように遅延調整を行う。
【００３３】
なお、本実施の形態２の動作の説明では、モード設定ピン４１に入力するテストモード信号が、機能ブロック４４を実動作テストすることを示す場合について説明したが、モード設定ピン４１に入力するテストモード信号が、機能ブロック４２、４３を実動作テストすることを示す場合においても、上記本実施の形態２の動作の説明において、実動作テストの対象となる機能ブロック、クロック分周回路、クロック選択手段、遅延調整素子を、各々該当するものに置き換えれば、その動作は同様のものとなる。
【００３４】
以上のように本実施の形態２によれば、集積回路４０の機能ブロック４２〜４４の各々について、通常動作モードのクロック信号を入力クロック信号として使用するテストモードが存在するため、集積回路４０の各々の機能ブロック４２〜４４を実動作周波数でテストすることが可能であり、また、集積回路４０に加える電圧、集積回路４０の温度が、集積回路の動作保証範囲内で変化した場合にも、集積回路４０の出力ピン５１〜５３から出力される出力データは変化しないため、機能ブロック４２〜４４を実動作周波数でテストした場合に、論理シミュレーションで得られた期待値を修正する必要がなく、集積回路４０の機能ブロック４２〜４４の各々の実動作周波数でのテストを、容易に実施することが可能となる。
【００３５】
（実施の形態３）
図４は、本発明の実施の形態３におけるテスト容易化回路を示す構成図である。図４において、７０は集積回路、７１は機能ブロック７２〜７４のうち、いずれの機能ブロックをテストするモードであるかを示すテストモード信号を入力するモード設定ピン、７５〜７７はクロック入力ピン、７８〜８０は集積回路７０の入力ピン、８１〜８３は集積回路７０の出力ピン、８４〜８６はクロック入力ピン７５〜７７から入力されるクロック信号をそれぞれ異なる２の階乗の分周比で分周し、分周比が異なる複数のクロック分周信号を出力するクロック分周回路、７２〜７４はクロック入力ピン７５〜７７から入力される、互いに位相または周波数が異なるクロック信号を通常動作モードのクロック信号として使用する機能ブロック、８７はテストモード信号に基づいて、クロック入力ピン７５から入力される通常モードのクロック信号と、クロック分周回路８５、８６が出力するクロック分周信号のうちいずれか１つずつとを切り替えて、機能ブロック７２に出力するクロック信号を選択するクロック選択手段、８８はテストモード信号に基づいて、クロック入力ピン７６から入力される通常モードのクロック信号と、クロック分周回路８４、８６が出力するクロック分周信号のうちいずれか１つずつとを切り替えて、機能ブロック７３に出力するクロック信号を選択するクロック選択手段、８９はテストモード信号に基づいて、クロック入力ピン７７から入力される通常モードのクロック信号と、クロック分周回路８４、８５が出力するクロック分周信号のうちいずれか１つずつとを切り替えて、機能ブロック７４に出力するクロック信号を選択するクロック選択手段、９０〜９５は、クロック分周回路８４〜８６が出力するクロック分周信号が、クロック選択手段８７〜８９により選択され、機能ブロック７２〜７４に出力される場合に、集積回路７０に加える電圧、集積回路７０の温度が集積回路７０の動作保証範囲内で変化した場合に、集積回路７０の出力ピン８１〜８３から出力される出力データが変化しないように遅延調整を行う遅延調整素子である。
【００３６】
テスト容易化回路は、モード設定ピン７１と、クロック分周回路８４〜８６と、クロック選択手段８７〜８９と、遅延調整素子９０〜９５から構成される。
以上のように構成された本実施の形態３のテスト容易化回路について、以下、その動作を説明する。
【００３７】
まず、モード設定ピン７１に、機能ブロック７４を実動作テストすることを示すテストモード信号を入力すると、クロック選択手段８７、８８はそれぞれ、クロック分周回路８６がクロック入力ピン７７から入力されたクロックを２の階乗である特定の分周比で分周し、遅延調整素子９４、９５で適切な遅延を付与されたクロック分周信号を、機能ブロック７２、７３に入力クロック信号として出力し、機能ブロック７４には、クロック入力ピン７７から入力されたクロック信号が入力される。すなわち、機能ブロック７２〜７４に入力されるクロック信号は、クロック入力ピン７７から入力されたクロック信号、もしくはそのクロック分周信号となり、これらのクロック信号の分周比の最小公倍数をＬとした場合、クロック入力ピン７７から入力されるクロック信号のＬ周期に一度位相が揃う。位相が揃った時刻を基準に、遅延調整素子９４，９５によって、集積回路７０に加える電圧、集積回路７０の温度が集積回路の動作保証範囲内で変化した場合に、機能ブロック７２、機能ブロック７３、機能ブロック７４の間のデータの受け渡しタイミングが変化しないように遅延調整を行う。
【００３８】
また、クロック分周回路８４〜８６は、その分周比が特定の２の階乗であるため、例えばモード設定ピン７１に、機能ブロック７４を実動作テストすることを示すテストモード信号を入力すると、クロック分周回路８６で分周されたクロック分周信号は、クロック入力ピン７７から入力されたクロック信号の立ち上がりエッジにおいてのみ変化する。すなわち、集積回路７０の全ての内部信号は、クロック入力ピン７７から入力されたクロック信号の立ち上がりエッジにおいてのみ変化する。
【００３９】
図５に、クロック入力ピン７７から入力されるクロック信号と、それを２分周、４分周した場合のクロック分周信号を示す。
図５において、１００〜１１１はクロック入力ピン７７から入力されるクロック信号の立ち上がりエッジ、１１２〜１１７はクロック入力ピン７７から入力されるクロック信号を２分周したクロック分周信号の立ち上がりエッジ、１１８〜１２０はクロック入力ピン７７から入力されるクロック信号を４分周したクロック分周信号の立ち上がりエッジのタイミングを示している。
【００４０】
図５より、クロック分周回路８６の出力であるクロック入力ピン７７から入力されるクロック信号を２分周したクロック分周信号の立ち上がりエッジのタイミング１１２〜１１７は、それぞれ、クロック入力ピン７７から入力されるクロック信号の立ち上がりエッジのタイミング１００、１０２、１０４、１０６、１０８、１１０と一致しており、クロック入力ピン７７から入力されるクロック信号を４分周したクロック分周信号の立ち上がりエッジのタイミング１１８〜１２０は、それぞれ、クロック入力ピン７７から入力されるクロック信号の立ち上がりエッジのタイミング１００、１０４、１０８と一致していることが分かる。
【００４１】
また、集積回路をテストする検査装置として、特定の一つの基本周波数の立ち上がりエッジに同期して、テスト対象である集積回路に検査パターン、入力クロック信号を印加し、集積回路の出力データパターンを取り込むものがある。集積回路７０をこのような検査装置を用いて実動作周波数でテストする場合には、例えばモード設定ピン７１に、機能ブロック７４を実動作テストすることを示すテストモード信号を入力する場合、クロック入力ピン７７に機能ブロック７４の入力クロックとなるクロック信号を入力し、入力ピン７８〜８０に、機能ブロック７２〜７４の入力クロック信号に同期して検査パターンを印加する。この場合、機能ブロック７２、７３の入力クロック信号は、クロック入力ピン７７に入力されるクロック信号を２nの分周比で分周したものになる。さらに、出力ピン８１〜８３から、機能ブロック７２〜７４の入力クロックに同期して、出力データを取り込む。ここで、集積回路７０の全ての内部信号は、クロック入力ピン７７から入力されたクロック信号の立ち上がりエッジにおいてのみ変化し、集積回路の検査装置は基本周波数の立ち上がりエッジを基準に動作するため、クロック入力ピン７７から入力されるクロック信号と、集積回路の検査装置の基本周波数とを一致させれば、集積回路７０の信号が変化するタイミングと、集積回路の検査装置で信号を変化させるタイミングとが一致し、集積回路７０の実動作周波数でのテストの検査パターンの作成、入力タイミングの調整を容易に行うことができる。
【００４２】
なお、本実施の形態３の動作の説明では、モード設定ピン７１に入力するテストモード信号が、機能ブロック７４を実動作テストすることを示す場合について説明したが、モード設定ピン７１に入力するテストモード信号が、機能ブロック７２、７３を実動作テストすることを示す場合においても、上記本実施の形態３の動作の説明において、実動作テストの対象となる機能ブロック、クロック分周回路、クロック選択手段、遅延調整素子を各々該当するものに置き換えれば、その動作は同様のものとなる。
【００４３】
以上のように本実施の形態３によれば、集積回路７０の機能ブロック７２〜７４の各々について、通常動作モードのクロック信号を入力クロック信号として使用するテストモードが存在し、集積回路７０に加える電圧、集積回路７０の温度が、集積回路の動作保証範囲内で変化した場合にも、集積回路７０の出力ピン８１〜８３から出力される出力データは変化しないため、集積回路７０の機能ブロック７２〜７４を実動作周波数でテストした場合に、論理シミュレーションで得られた期待値を修正する必要がなく、集積回路７０の機能ブロック７２〜７４の全ての実動作周波数でのテストを容易に実施することが可能となる。
【００４４】
さらに、上記各実施の形態では、分周回路にて分周された複数の出力に遅延調整素子を設けた回路を例に挙げたが、クロック入力ピンに入力され、分周されることなく機能ブロックに入力されるクロック経路にも遅延調整素子を設けて各機能ブロック回路へ入力するクロックのタイミングを詳細に調整するようにしてもよい。
【産業上の利用可能性】
【００４５】
本発明のテスト容易化回路は、集積回路に加える電圧、集積回路の温度が、集積回路の動作保証範囲内で変化した場合にも、集積回路の出力ピンから出力される出力データが変化しないため、論理シミュレーションでの期待値の修正の必要がなくなり、テストの容易化に有用である。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施の形態におけるテスト容易化回路の構成図
【図２】本発明の第１の実施の形態における３つの機能ブロックに入力されるクロック信号の位相関係図
【図３】本発明の第２の実施の形態におけるテスト容易化回路の構成図
【図４】本発明の第３の実施の形態におけるテスト容易化回路の構成図
【図５】本発明の第３の実施の形態におけるクロック分周回路の入力クロック信号とそれをそれぞれ２分周、４分周したクロック分周信号との位相関係図
【図６】本発明における、発明が解決しようとする課題を説明する図
【符号の説明】
【００４７】
１、２          フリップフロップ
３〜６          クロック信号の波形
７〜１０        フリップフロップの値を示す波形
２０            集積回路
２１            モード設定ピン
２２〜２４      クロック入力ピン
２５〜２７      集積回路の入力ピン
２８〜３０      集積回路の出力ピン
３１            クロック分周回路
３２〜３４      機能ブロック
３５、３６      クロック選択手段
３７、３８      遅延調整素子
４０            集積回路
４１            モード設定ピン
４２〜４４      機能ブロック
４５〜４７      クロック入力ピン
４８〜５０      集積回路の入力ピン
５１〜５３      集積回路の出力ピン
５４〜５６      クロック分周回路
５７〜５９      クロック選択手段
６０〜６５      遅延調整素子
７０            集積回路
７１            モード設定ピン
７２〜７４      機能ブロック
７５〜７７      クロック入力ピン
７８〜８０      集積回路の入力ピン
８１〜８３      集積回路の出力ピン
８４〜８６      クロック分周回路
８７〜８９      クロック選択手段
９０〜９５      遅延調整素子
１００〜１２０  クロック信号の立ち上がりエッジのタイミング
【図１】
2005043226.tif 000003
【図２】
2005043226.tif 000004
【図３】
2005043226.tif 000005
【図４】
2005043226.tif 000006
【図５】
2005043226.tif 000007
【図６】
2005043226.tif 000008