(57)【要約】【課題】  レーテンシ値の変動に対しても良好に判定を行う。【解決手段】  測定対象デバイス（ＤＵＴ）１からの被測定信号（ＤＵＴ出力信号）が第１及び第２の一致検出回路２、３に供給される。また、端子４に供給されるクロック信号が期待値生成回路５に供給され、測定対象デバイス１の出力の期待値が生成される。そしてこの期待値データ（０）が第１の一致検出回路２に供給され、被測定信号との一致が検出される。また、取り出された期待値データ（０）がフリップフロップ７に供給され、１クロック遅延された期待値データ（１）が形成される。そしてこの期待値データ（１）が第２の一致検出回路３に供給され、被測定信号との一致が検出される。さらに第１及び第２の一致検出回路２、３からの一致信号が論理和回路８に供給される。そしてこの論理和出力信号が最終的な一致信号（判定信号）として出力端子９に取り出される。【選択図】      図１ 
2005037258.tif 000002
【特許請求の範囲】
【請求項１】
非同期で駆動される測定対象デバイスの良否を判定するための半導体良否判定装置であって、
任意のクロック信号に従って前記測定対象デバイスの出力の期待値を生成する期待値生成回路と、
前記生成された期待値が直接供給されて前記測定対象デバイスの出力との一致の検出される第１の一致検出回路と、
前記生成された期待値が前記クロック信号によって駆動されるフリップフロップを介して供給されて前記測定対象デバイスの出力との一致の検出される第２の一致検出回路と、
前記第１及び第２の一致検出回路からの一致検出出力が供給される論理和回路と
を備えたことを特徴とする半導体良否判定装置。
【請求項２】
請求項１記載の半導体良否判定装置において、
前記フリップフロップ及び第２の一致検出回路からなる構成を複数従属に設ける
ことを特徴とする半導体良否判定装置。
【請求項３】
請求項１記載の半導体良否判定装置において、
前記第１及び第２の一致検出回路はそれぞれ完全一致検出を行う
ことを特徴とする半導体良否判定装置。
【請求項４】
非同期で駆動される測定対象デバイスの良否を判定するための半導体良否判定方法であって、
任意のクロック信号に従って前記測定対象デバイスの出力の期待値を生成し、
前記生成された期待値が直接供給されて前記測定対象デバイスの出力との第１の一致の検出を行うと共に、
前記生成された期待値が前記クロック信号によって駆動されるフリップフロップを介して供給されて前記測定対象デバイスの出力との第２の一致の検出が行われ、
前記第１及び第２の一致検出出力の論理和出力を得る
ことを特徴とする半導体良否判定方法。
【請求項５】
請求項４記載の半導体良否判定方法において、
前記フリップフロップを介した前記第２の一致の検出を複数従属に行う
ことを特徴とする半導体良否判定方法。
【請求項６】
請求項４記載の半導体良否判定方法において、
前記第１及び第２の一致の検出はそれぞれ完全一致検出で行う
ことを特徴とする半導体良否判定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば非同期で駆動される測定対象デバイスの良否の判定に使用して好適な半導体良否判定装置及びその判定方法に関する。詳しくは、レーテンシ値が一意に定まらない測定対象デバイスに対しても、判定が良好に行われるようにしたものである。
【背景技術】
【０００２】
測定対象デバイスの良否の判定において、外部端子のコンタクト状態を試験するための装置は、従来から知られている（例えば、特許文献１参照。）。
また、非同期で駆動される測定対象デバイスの良否の判定に使用される半導体試験装置も提案されている（例えば、特許文献２参照。）。
【０００３】
しかしながら、特許文献１の装置は、外部端子のコンタクト状態を試験するためだけのものである。また、特許文献２の装置は、非同期で駆動される測定対象デバイスの良否を判定するものであるが、そのためには、装置の出力を強制的に同期状態にするために、複雑な回路構成を設ける必要が生じるものである。
【０００４】
【特許文献１】特開２０００−２０６１９７号
【特許文献２】特開２０００−１６２２７６号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
例えばクロック信号に同期して駆動される半導体装置に対しては、測定対象デバイス（ＤＵＴ）と同期して駆動されるＤＵＴ出力の期待値を生成する期待値生成回路を用いて、実際のＤＵＴ出力と生成回路からの期待値との一致を検出して、良否を判定することが行われている。
【０００６】
しかしながらこの場合に、従来の装置では、ＤＵＴ出力が期待値と完全一致の場合にのみ、良（合格）の判定となるものである。このため、やむを得ず不一致箇所がある場合には、不一致箇所を除くための判定マスクが必要となる。すなわち、判定マスク回路を余分に設ける必要が生じる。
【０００７】
例えば、いわゆる非同期回路（マイクロコンピュータ用のＣＰＵ等）のテストを行う場合には、レーテンシ値が一意に定まらない場合がある。その場合に、測定対象デバイス（ＤＵＴ）となる非同期回路の出力は、下記の表１のケース１で出力される場合もあれば、ケース２で出力される場合もある。これらの出力ケースは一意に固定されないが、いずれの場合も正しい動作である。
【０００８】
【表１】
2005037258.tif 000003
【０００９】
これに対し、従来のテストシステムでは、期待値は一意の値に固定されており、ここではＤＵＴ出力ケース１の場合にのみ良（合格）判定となる。一方、ケース２では不一致箇所が２箇所（パタン番号４及び７）で発生することになり、このケース２でも良（合格）判定をするためには、不一致である２箇所（パタン番号４及び７）をマスクして判定から除外する必要がある。
【００１０】
そこで、このようなマスクを行うためには、マスク回路を余分に設ける必要が生じる。また、このように一律にマスクを行った場合には、その不一致がレーテンシ値の変動により生じたものなのか、実際の誤りなのかの判断ができなくなり、本来は否（不合格）判定すべきものが、誤って良（合格）判定となる恐れも生じるものである。
【００１１】
この出願はこのような点に鑑みて成されたものであって、解決しようとする問題点は、従来の装置では、マスク回路を余分に設ける必要が生じ、また一律にマスクを行った場合には、その不一致がレーテンシ値の変動により生じたものなのか、実際の誤りなのかの判断することができなかったというものである。
【課題を解決するための手段】
【００１２】
このため本発明においては、生成された期待値が直接供給されて第１の一致の検出が行われると共に、生成された期待値がフリップフロップを介して供給されて第２の一致の検出が行われるようにしたものであって、これによれば、レーテンシ値の変動に対しても良好に判定を行うことができる。
【発明の効果】
【００１３】
請求項１の発明によれば、生成された期待値が直接供給されて第１の一致の検出が行われると共に、生成された期待値がフリップフロップを介して供給されて第２の一致の検出が行われるようにしたことによって、レーテンシ値の変動に対しても良好に判定を行うことができるものである。
【００１４】
また、請求項２の発明によれば、フリップフロップ及び第２の一致検出回路からなる構成を複数従属に設けることによって、さらに大きなレーテンシ値の変動に対しても良好に判定を行うことができるものである。
【００１５】
また、請求項３の発明によれば、第１及び第２の一致検出回路はそれぞれ完全一致検出を行うことによって、レーテンシ値の変動のみを除外した良好な判定を行うことができるものである。
【００１６】
さらに請求項４の発明によれば、生成された期待値が直接供給されて第１の一致の検出が行われると共に、生成された期待値がフリップフロップを介して供給されて第２の一致の検出が行われるようにしたことによって、レーテンシ値の変動に対しても良好に判定を行うことができるものである。
【００１７】
また、請求項５の発明によれば、フリップフロップを介した第２の一致の検出を複数従属に行うことによって、さらに大きなレーテンシ値の変動に対しても良好に判定を行うことができるものである。
【００１８】
また、請求項６の発明によれば、第１及び第２の一致の検出はそれぞれ完全一致検出で行うことによって、レーテンシ値の変動のみを除外した良好な判定を行うことができるものである。
【００１９】
これによって、従来の装置では、マスク回路を余分に設ける必要が生じ、また一律にマスクを行った場合には、その不一致がレーテンシ値の変動により生じたものなのか、実際の誤りなのかの判断することができなかったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【発明を実施するための最良の形態】
【００２０】
すなわち本発明の半導体良否判定装置においては、任意のクロック信号に従って前記測定対象デバイスの出力の期待値を生成する期待値生成回路と、生成された期待値が直接供給されて測定対象デバイスの出力との一致検出がなされる第１の一致検出回路と、生成された期待値がクロック信号によって駆動されるフリップフロップを介して供給されて測定対象デバイスの出力との一致検出がなされる第２の一致検出回路と、第１及び第２の一致検出回路からの一致検出出力が供給される論理和回路とを備えてなるものである。
【００２１】
また、本発明の半導体良否判定方法においては、任意のクロック信号に従って前記測定対象デバイスの出力の期待値を生成し、生成された期待値が直接供給されて測定対象デバイスの出力との第１の一致の検出を行うと共に、生成された期待値がクロック信号によって駆動されるフリップフロップを介して供給されて測定対象デバイスの出力との第２の一致の検出が行われ第１及び第２の一致検出出力の論理和出力を得てなるものである。
【００２２】
以下、図面を参照して本発明を説明するに、図１は本発明による半導体良否判定装置及びその判定方法を適用した装置要部の基本回路における一実施形態の構成を示すブロック図である。
【００２３】
図１において、測定対象デバイス（ＤＵＴ）１からの被測定信号（ＤＵＴ出力信号）が第１の一致検出回路２及び第２の一致検出回路３に供給される。また、端子４に供給される任意のクロック信号が期待値生成回路５に供給され、測定対象デバイス（ＤＵＴ）１の出力の期待値が生成される。なお、生成された期待値は、クロック信号で駆動される出力部６を通じて取り出される。
【００２４】
そして取り出された期待値データ（０）が第１の一致検出回路２に供給され、測定対象デバイス（ＤＵＴ）１からの被測定信号（ＤＵＴ出力信号）との一致が検出されて、第１の一致信号が形成される。
【００２５】
また、取り出された期待値データ（０）がフリップフロップ７に供給され、このフリップフロップ７にクロック信号が供給されて、１クロック遅延された期待値データ（１）が形成される。そして形成された期待値データ（１）が第２の一致検出回路３に供給され、測定対象デバイス（ＤＵＴ）１からの被測定信号（ＤＵＴ出力信号）との一致が検出されて、第２の一致信号が形成される。
【００２６】
さらに、第１の一致検出回路２及び第２の一致検出回路３からの第１及び第２の一致信号が論理和回路８に供給され、この論理和出力信号が最終的な一致信号（判定信号）として出力端子９に取り出される。
【００２７】
そしてこの回路において、上述の期待値データ（０）及び（１）は、例えば下記の表２に示すようになっている。これに対して、測定対象デバイス（ＤＵＴ）となる非同期回路のＤＵＴ出力は、それぞれレーテンシ値の違いによって、例えばケース１またはケース２に示すように出力される。
【００２８】
【表２】
2005037258.tif 000004
【００２９】
従ってこの場合に、例えばＤＵＴ出力がケース１の場合、第１の一致検出回路２で期待値一致検出がなされ、ＤＵＴ出力がケース２の場合は第２の一致検出回路３で期待値一致検出がなされる。そして、２つの一致検出回路２、３の内のいずれかで一致検出が成された場合に比較判定結果が良（合格）判定となる。
【００３０】
すなわちこの回路において、期待値データ（０）及び（１）はそれぞれ異なるレーテンシ値における期待値であり、これらのレーテンシ値の異なる期待値と、レーテンシ値の異なるＤＵＴ出力との一致検出がなされる。
【００３１】
こうしてこの回路によれば、期待値にレーテンシを持たせるためのフリップフロップと、複数の一致検出回路を備えることにより、非同期回路等、出力レーテンシ値が一意に定まらないようなデバイスでも、判定マスクをすることなく良否判定を行うことが可能となり、より高品質なテストが可能となる。また、テストシステムにおいて、マスクデータ用のメモリ等を搭載する必要が無くなるものである。
【００３２】
従ってこの実施形態において、生成された期待値が直接供給されて第１の一致の検出が行われると共に、生成された期待値がフリップフロップを介して供給されて第２の一致の検出が行われるようにしたことによって、レーテンシ値の変動に対しても良好に判定を行うことができる。
【００３３】
これによって、従来の装置では、マスク回路を余分に設ける必要が生じ、また一律にマスクを行った場合には、その不一致がレーテンシ値の変動により生じたものなのか、実際の誤りなのかの判断することができなかったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【００３４】
さらに上述の回路において、期待値に異なるレーテンシ値を持たせるためのフリップフロップと、一致検出回路を複数備えることにより、上記２値からの比較判定が、さらに複数の組み合わせからの判定が可能となる。これによって、さらに大幅なレーテンシ値の変動が生ずるような測定対象デバイス（ＤＵＴ）に対しても良好な検出が可能になる。
【００３５】
また、上述の回路においては、第１及び第２の一致検出回路２、３はそれぞれ完全一致検出を行うことによって、レーテンシ値の変動のみを除外した良好な判定を行うことができるものである。
【００３６】
こうして本発明によれば、非同期で駆動される測定対象デバイスの良否を判定するための半導体良否判定装置であって、任意のクロック信号に従って測定対象デバイスの出力の期待値を生成する期待値生成回路と、生成された期待値が直接供給されて測定対象デバイスの出力との一致検出がなされる第１の一致検出回路と、生成された期待値がクロック信号によって駆動されるフリップフロップを介して供給されて測定対象デバイスの出力との一致検出がなされる第２の一致検出回路と、第１及び第２の一致検出回路からの一致検出出力が供給される論理和回路とを備えたことにより、レーテンシ値の変動に対しても良好に判定を行うことができるものである。
【００３７】
また、本発明によれば、非同期で駆動される測定対象デバイスの良否を判定するための半導体良否判定方法であって、任意のクロック信号に従って測定対象デバイスの出力の期待値を生成し、生成された期待値が直接供給されて測定対象デバイスの出力との第１の一致の検出を行うと共に、生成された期待値がクロック信号によって駆動されるフリップフロップを介して供給されて測定対象デバイスの出力との第２の一致の検出が行われ、第１及び第２の一致検出出力の論理和出力を得ることにより、レーテンシ値の変動に対しても良好に判定を行うことができるものである。
【産業上の利用可能性】
【００３８】
なお本発明は、上述の説明した実施例に限定されるものではなく、本発明の精神を逸脱することなく種々の変形が可能とされるものである。
【図面の簡単な説明】
【００３９】
【図１】本発明による半導体良否判定装置及びその判定方法を適用した装置要部の基本回路における一実施形態の構成を示すブロック図である。
【符号の説明】
【００４０】
１…測定対象デバイス（ＤＵＴ）、２…第１の一致検出回路、３…第２の一致検出回路、４…端子、５…期待値生成回路、６…出力部、７…フリップフロップ、８…論理和回路、９…出力端子
【図１】
2005037258.tif 000005