(57)【要約】【課題】配線信頼性を向上させるとともに、配線間容量および層間容量を低減することが可能な半導体装置の製造方法を提供する。【解決手段】基板２１上に、第１の層間絶縁膜２２と第２の層間絶縁膜２３がこの順に積層されており、第１の層間絶縁膜２２に設けられたビアホール２４にはビア２７が設けられるとともに、第２の層間絶縁膜２３に設けられたトレンチ２５にはビア２７に連通する配線２８が設けられた状態で、第２の層間絶縁膜２３の表面および配線２８の表面に、中性ラジカルを用いた処理を行うことを特徴とする半導体装置の製造方法。【選択図】図１
2005260125.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、絶縁膜と、当該絶縁膜の表面と略同一面に露出された導電層とが設けられた状態で、前記絶縁膜の表面および前記導電層の表面に、中性ラジカルを用いた処理を行う
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記中性ラジカルは、当該中性ラジカルの原料ガスを触媒体に接触させて生成したものである
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記中性ラジカルは、水素ラジカル、アンモニアラジカル、窒素ラジカルである
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記導電層は、銅を含む材料で形成されている
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜は、酸化シリコンよりも低い誘電率を有する材料で形成されている
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記絶縁膜は、メチルシルセスキオキサン、水素化シルセスキオキサンおよび酸炭化シリコン材料からなる群から選ばれた少なくとも一種で形成されている
ことを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、さらに詳しくは、特に、酸化シリコンよりも誘電率の低い材料を層間絶縁膜に用いて多層配線構造を形成するのに好適な半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置（ＬＳＩ）の高集積化に伴い、ＬＳＩの高速動作に関して配線プロセス技術が益々重要視されてきている。これは半導体素子の微細化により、配線遅延時間の増大が顕著になってきたためである。この配線遅延時間の増大を抑制するためには、配線抵抗および配線間容量、層間容量の低減が必要である。
【０００３】
配線抵抗の低減については、従来用いられてきたアルミニウム合金配線と比較して、低抵抗である銅（Ｃｕ）配線が検討されている。また、配線間容量、層間容量の低減については、層間絶縁膜として従来用いられてきた酸化シリコンと比較して、誘電率の低い絶縁膜（低誘電率膜）が検討されており、Ｃｕ配線と低誘電率膜を用いた多層配線技術の導入が重要であると考えられている。
【０００４】
この多層配線技術としては、一般にＣｕのドライエッチングが容易でないことから、シングルダマシン法、デュアルダマシン法などのいわゆる溝配線法が有望視されている。
【０００５】
ここで、低誘電率膜を用いたＣｕ配線構造をシングルダマシン法により製造した一例について、図４（ａ）を用いて説明する。まず、基板１１上に、メチルシルセスキオキサン（Methyl Silsesquioxane（ＭＳＱ））からなる低誘電率膜１２ａを成膜し、低誘電率膜１２ａ上に、酸化シリコン（ＳｉＯ2）からなる保護膜１２ｂを成膜する。これにより、低誘電率膜１２ａと保護膜１２ｂの積層膜からなる層間絶縁膜１２を基板１１上に形成する。
【０００６】
次に、この層間絶縁膜１２に溝パターン１３を形成し、この溝パターン１３の内壁を覆う状態で、層間絶縁膜１２上にバリア膜１４を成膜する。その後、このバリア膜１４が設けられた溝パターン１３内を埋め込む状態で、層間絶縁膜１２上にＣｕからなる導電性膜（図示省略）を成膜する。その後、化学的機械研磨（Chemical Mechanical Polishing（ＣＭＰ））法により、層間絶縁膜１２の表面が露出するまで、導電性膜とバリア膜１４を除去することで、溝パターン１３内にバリア膜１４を介して配線１５を形成する。この際、保護膜１２ｂはＣＭＰのストッパーとして機能する。
【０００７】
その後、配線１５上を含む層間絶縁膜１２上に、酸窒化シリコン（ＳｉＯＮ）からなる拡散防止膜１６を成膜するが、この拡散防止膜１６を成膜する前に、層間絶縁膜１２表面および配線１５表面に、水素プラズマ処理またはアンモニアプラズマ処理を行うことで、配線１５の表面を還元クリーニングすることが報告されている（例えば、特許文献１参照）。
【０００８】
【特許文献１】特開２００２−１１０６７９号公報
【０００９】
このような水素プラズマ処理の条件の一例としては、高周波（ＲＦ）電力を２５０Ｗ、処理雰囲気の圧力を約５３０Ｐａ、基板温度を３５０℃、水素ガス流量を６００ｃｍ3／ｍｉｎに設定して行われる。
【００１０】
また、図４（ａ）に示す配線構造では、保護膜１２ｂがＣＭＰのストッパーとして機能するが、この保護膜１２ｂは通常酸化シリコンで形成されている。そこで、９０ｎｍ世代以降の多層配線構造において、配線間容量および層間容量をより低減させるために、層間絶縁膜１２の誘電率をさらに低くすることが試みられている。すなわち、図４（ｂ）に示すように、ＣＭＰ耐性の高い低誘電率膜１２ｃを層間絶縁膜１２として用い、低誘電率膜１２ｃ上に拡散防止膜１６が形成される構成についても検討されている。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、上述したように、層間絶縁膜１２表面および配線１５表面に、水素プラズマ処理またはアンモニアプラズマ処理を行うことで、配線１５の表面を還元クリーニングする場合には、中性ラジカルだけでなく、エネルギーの高いイオンも存在し、かつ電子温度も高くなる。このため、層間絶縁膜１２表面および配線１５表面がイオンや高温の電子により損傷を受け易い。
【００１２】
特に、図４（ｂ）を用いて説明したような、低誘電率膜１２ｃで層間絶縁膜１２が構成されている場合には、低誘電率膜１２ｃが露出された状態でプラズマ処理が行われるが、低誘電率膜１２ｃは、酸化シリコンと比較して膜密度が粗であり、熱耐性も低いため、その表面に、イオンや高温の電子による損傷（図中のＤ部分）を受け易い傾向があった。これにより、低誘電率膜１２ｃの表面が変質することによる誘電率の上昇、配線間リーク電流の増加、配線間ＴＤＤＢ（Time Dependence on Dielectric Breakdown）等の配線間耐電圧性の低下を招いていた。また、配線１５の表面がイオンや高温の電子による損傷を受けることで、エレクトロマイグレーション耐性が劣化する傾向があった。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の半導体装置の製造方法は、基板上に、絶縁膜と、この絶縁膜の表面と略同一面に露出された導電層とが設けられた状態で、絶縁膜の表面および導電層の表面に、中性ラジカルを用いた処理を行うことを特徴としている。
【００１４】
このような半導体装置の製造方法によれば、基板の表面に、中性ラジカルを用いた処理を行うことから、従来行われてきた、プラズマ処理を行う場合と比較して、エネルギーの高いイオンや高温の電子による絶縁膜表面および導電層表面の損傷が抑制された状態で、導電層の表面の還元クリーニングが行われる。これにより、絶縁膜が、酸化シリコンよりも膜密度の粗な、熱耐性の低い低誘電率膜で形成されている場合であっても、絶縁膜表面の損傷が抑制される。
【発明の効果】
【００１５】
以上、説明したように、本発明の半導体装置の製造方法によれば、イオンや高温の電子による絶縁膜表面の損傷が抑制される。このため、絶縁膜の変質による誘電率の上昇を防ぎ、配線間リーク電流の増加や、配線間耐電圧性の低下を抑制することができる。また、絶縁膜表面の損傷が抑制されるため、損傷を受け易い構造の低誘電率膜により絶縁膜を形成することが可能となる。これにより、配線間容量および層間容量をさらに低減させることが可能となる。また、イオンや高温の電子による配線表面の損傷も抑制されるため、エレクトロマイグレーション耐性も向上させることができる。
【００１６】
したがって、配線信頼性を向上させるとともに配線間容量および層間容量を低減することができることから、高性能なＣＭＯＳデバイスが実現可能であり、コンピュータ、ゲーム機、モバイル商品等の性能を著しく向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１８】
本発明の半導体装置に係わる実施の形態の一例を、図１の製造工程断面図によって説明する。本実施形態では、デュアルダマシン法を用いたＣｕからなる配線構造の形成方法について説明する。
【００１９】
図１（ａ）に示すように、トランジスタ等の半導体素子が形成された基板２１上に、第１の層間絶縁膜２２を成膜し、第１の層間絶縁膜２２上に、第２の層間絶縁膜２３を成膜する。ここで、第１の層間絶縁膜２２および第２の層間絶縁膜２３は、酸化シリコンより誘電率の低い材料膜（低誘電率膜）で形成されることとする。具体的には、第１の層間絶縁膜２２は、例えば塗布法により、ＭＳＱで形成されることとし、第２の層間絶縁膜２３は、例えば塗布法により、水素化シルセスキオキサン（Hydrogen Silsesquioxane（ＨＳＱ））で形成されることとする。なお、ここでは、第１の層間絶縁膜２２と第２の層間絶縁膜２３は異なる材料により形成することとするが、同一の材料により形成してもよい。
【００２０】
ここで、第１の層間絶縁膜２２および第２の層間絶縁膜２３を形成する材料としては、従来から用いられている酸化シリコン（ＳｉＯ2）を用いてもよいが、酸化シリコンよりも誘電率の低い低誘電率膜で形成することで、配線間容量および層間容量を低減させることが可能であるため、好ましい。
【００２１】
このような低誘電率膜としては、本実施形態で用いるＭＳＱ、ＨＳＱの他に、酸炭化シリコン（ＳｉＯＣ）系材料、酸フッ化シリコン（ＳｉＯＦ）系材料、または、ポリアリルエーテル（ＰＡＥ）、ポリイミド等の有機系材料膜があり、また、これら低誘電率膜の多孔質膜、酸化シリコンの多孔質膜等がある。これらは、単層膜で設けられてもよく、積層膜であってもよい。また、上述した酸化シリコンと低誘電率膜との積層構造であってもよい。
【００２２】
特に、第２の層間絶縁膜２３は、後工程において、第１の層間絶縁膜２２および第２の層間絶縁膜２３に設けられるビアホールおよびトレンチ内を導電性膜で埋め込み、この導電性膜をＣＭＰ法により研磨することから、ＣＭＰ耐性の高い低誘電率膜で形成されることが好ましい。このような材料としては、本実施形態で用いるＭＳＱ、ＨＳＱ以外に、ＳｉＯＣ系材料が挙げられる。ここで、ＳｉＯＣ系材料は例えば化学的気相成長（Chemical Vapor Deposition（ＣＶＤ））法により成膜されることとする。
【００２３】
次に、通常のフォトリソグラフィー技術およびリアクティブイオンエッチング技術により、第１の層間絶縁膜２２および第２の層間絶縁膜２３に、基板２１に達するビアホール２４を形成した後、第２の層間絶縁膜２３にビアホール２４に連通するトレンチ２５を形成する。なお、ここではビアホール２４を先に形成する例について説明したが、最終的にデュアルダマシン構造を得られるのであれば、トレンチ２５を先に形成してもよい。また、レジストマスクプロセスによりビアホール２４とトレンチ２５を形成してもよく、多層マスクプロセスにより形成してもよい。
【００２４】
次に、図１（ｂ）に示すように、トレンチ２５およびビアホール２４の内壁を覆う状態で、第２の層間絶縁膜２３上に、例えばタンタルからなるバリア膜２６を成膜する。このバリア膜２６は、後工程において、ビアホール２４およびトレンチ２５を埋め込むＣｕからなる導電層からの、第１の層間絶縁膜２２および第２の層間絶縁膜２３へのＣｕの拡散を防ぐものである。このような材料としては、上述したタンタル以外に、窒化タンタル、チタン、窒化チタンまたはこれらの積層膜からなることとする。このバリア膜２６の成膜法は、物理的気相成長（Physical Vapor Deposition（ＰＶＤ））法であってもＣＶＤ法であってもよい。
【００２５】
次に、例えばＰＶＤ法により、バリア膜２６が形成されたビアホール２４およびトレンチ２５の内壁を覆う状態で、Ｃｕからなるシード層（図示省略）を成膜した後、例えばメッキ法により、ビアホール２４およびトレンチ２５を埋め込む状態で、バリア膜２６上にＣｕからなる導電性膜（図示省略）を成膜する。その後、ＣＭＰ法により、第２の層間絶縁膜２３の表面が露出するまで、導電性膜、バリア膜２６を研磨して除去することで、ビアホール２４およびトレンチ２５にＣｕからなるビア２７および配線２８をそれぞれ形成する。これにより、第２の層間絶縁膜２３の表面と略同一面に配線２８が露出された状態となる。そして、この配線２８が請求項の導電層に相当する。
【００２６】
ここで、Ｃｕからなる配線２８はその表面に酸化膜が形成され易いことから、この状態の基板２１を処理基板Ｓとし、処理基板Ｓを処理装置に搬入して、第２の層間絶縁膜２３の表面および配線２８の表面に中性ラジカルを用いて処理を行う。この際、処理雰囲気中に、イオンが含まれない状態で処理を行う。また、電子は電子温度の低い状態であれば、処理雰囲気中に含まれていても構わない。
【００２７】
ここで、このラジカル処理を行うための処理装置の一例を図２に示す。この図に示すように、処理装置３０は、処理基板Ｓの表面に中性ラジカルにより処理を行う処理チャンバー３１と、処理チャンバー３１に中性ラジカルを供給するための供給管３２と、処理チャンバー３１からガスを排気するための排気管３３とを備えている。
【００２８】
処理チャンバー３１は、排気管３３から図示しない圧力調整機構によって、その内部環境を減圧可能に構成されていることとする。また、処理チャンバー３１内には、例えばその底部に、処理基板Ｓを保持するための基板保持部材３４が配置されている。そして、基板保持部材３４には、温度調整機構（図示省略）が設けられており、基板保持部材３４に保持された処理基板Ｓを加熱可能に構成されている。
【００２９】
また、処理チャンバー３１の例えば上方には、処理チャンバー３１内に中性ラジカルを供給するための、供給管３２の一端が接続されている。この供給管３２の他端は、中性ラジカルの原料ガスが貯留されたガスボンベ（図示省略）に接続されている。そして、供給管３２には、原料ガスから中性ラジカルを生成する配管状のラジカル生成部３５が配置されている。
【００３０】
このラジカル生成部３５は、例えば供給管３２の径よりも大きい径で設けられており、その内壁は、例えばタングステン等の金属からなる触媒体で覆われている。そして、このラジカル生成部３５の周囲はヒーター（図示省略）で覆われており、内壁を覆う触媒体を加熱可能に構成されている。
【００３１】
ここで、触媒体は、この触媒体が加熱された状態で原料ガスが接触すると、その触媒作用により原料の中性ラジカルが生成するものであり、このような触媒体としては、上述したタングステンの他に、白金、パラジウム、モリブデン、タンタル、バナジウム等の金属が用いられる。また、これらの中から複数の触媒体を用いてもよい。
【００３２】
これにより、ガスボンベから供給管３２を介してラジカル生成部３５内に導入された原料ガスは、ラジカル生成部３５の内壁を覆う、加熱された状態の触媒体に接触することで、分解されて中性ラジカルとなり、供給管３２を通って処理チャンバー３１内に供給される。
【００３３】
このような処理装置３０の処理チャンバー３１内に処理基板Ｓを搬入し、基板保持部材３４に保持した処理基板Ｓの表面に、ここでは、例えば水素ラジカル処理を行うこととする。この場合の処理条件の一例としては、処理チャンバー３１の圧力を５０Ｐａとし、基板保持部材３４の温度を２００℃に設定する。ここでの基板保持部材３４の温度は、背景技術で説明した水素プラズマ処理を行う場合よりも低い温度に設定される。
【００３４】
また、供給管３２の一端を水素ガスボンベに接続し、水素ガスの流量を１５０ｃｍ3／ｍｉｎに調整する。なお、ここでのガス流量は標準状態における体積流量を示すものとする。さらに、ラジカル生成部３５の周囲に配置されたヒーターにより、タングステンからなる触媒体の温度を約１３００℃に調整する。これにより、ラジカル生成部３５に導入された水素ガスが触媒体と接触することで、水素ラジカルが生成し、供給管３２から処理チャンバー３１内に供給される。これにより、水素ラジカルを用いて、処理基板Ｓにおける第２の層間絶縁膜２３の表面および配線２８の表面に処理を行うことで、配線２８表面の還元クリーニングが行われ、酸化膜が除去される。
【００３５】
ここでは、水素ラジカルにより処理を行うこととしたが、配線２８の表面の還元クリーニングといった配線２８表面の改質が可能な中性ラジカルを用いればよい。このような中性ラジカルとしては、アンモニアラジカルまたは窒素ラジカルがあり、これらを混合した状態で処理を行ってもよい。また、ここでは、水素ガスのみを供給したが、不活性ガスとの混合ガスを供給してもよい。このような不活性ガスとしては、ネオン、アルゴン等が挙げられる。この場合には、不活性ガスもラジカル生成部３５に導入することで中性ラジカルとなり、これらのラジカルが含まれていてもよい。
【００３６】
また、上述した例では供給管３２にラジカル生成部３５が配置された例について説明したが、ラジカル生成部３５は処理チャンバー３１内に設けられていてもよい。ただし、この場合には、触媒体を高温加熱することから処理基板Ｓへの熱の影響を防ぐため、また、金属からなる触媒体からのコンタミネーションが処理基板Ｓに付着するのを防ぐため、処理チャンバー３１内を遮蔽板等で区切り、基板保持部材３４とは隔離された空間に設けられることとする。
【００３７】
このようにして、配線２８表面を還元クリーニングした後、図３に示すように、配線２８上を含む第２の層間絶縁膜２３上に、例えば、窒化シリコン（ＳｉＮ）または炭化シリコン（ＳｉＣ）からなる拡散防止膜２９を成膜する。ここでの成膜は、例えば図２に示す処理装置３０を用いた、触媒ＣＶＤ法により行うこととする。例えば、窒化シリコン（ＳｉＮ）からなる拡散防止膜２９を成膜する場合には、処理装置３０の供給管３２に、成膜ガスとなるモノシラン（ＳｉＨ4）とアンモニア（ＮＨ3）を供給し、ラジカル生成部３５で加熱された触媒体と接触させることで、成膜成分のラジカルを生成する。そして、供給管３２から処理チャンバー３１内に成膜成分のラジカルを供給し、基板保持部材３４に保持された処理基板Ｓの配線２８上を含む第２の層間絶縁膜２３上に、拡散防止膜２９を成膜する。この拡散防止膜２９はＣｕからなるビア２７および配線２８からの上層へのＣｕの拡散を防止するものである。
【００３８】
なお、ここでは、触媒ＣＶＤ法により拡散防止膜２９を成膜することとしたが、プラズマＣＶＤ法等、他の成膜方法で成膜してもよい。ただし、上述した触媒ＣＶＤ法のような、プラズマを発生させない成膜方法により拡散防止膜２９を成膜することで、プラズマ中のイオンや高温の電子による配線２８表面および第２の層間絶縁膜２３表面への損傷がさらに抑制されるため、好ましい。この後の工程は、上述したプロセスを繰り返すことにより、多層配線構造を形成する。
【００３９】
このような半導体装置の製造方法によれば、処理基板Ｓの配線２８の表面および第２の層間絶縁膜２３の表面に、水素ラジカルを用いて処理を行うことから、従来行われてきた、プラズマ処理を行う場合と比較して、配線２８および第２の層間絶縁膜２３の表面がイオンや高温の電子により損傷を受けることが防止されるとともに、Ｃｕからなる配線２８の表面を還元クリーニングすることができる。
【００４０】
これにより、低誘電率膜からなる第２の層間絶縁膜２３の変質による誘電率の上昇を防ぎ、配線間リーク電流の増加や、配線間耐電圧性の低下を抑制することができる。また、第２の層間絶縁膜２３表面の損傷が抑制されるため、損傷を受け易い構造の低誘電率膜により層間絶縁膜を形成することが可能となることから、配線間容量および層間容量をさらに低減させることが可能となる。また、イオンや高温の電子による配線２８表面の損傷も抑制されるため、エレクトロマイグレーション耐性も向上させることができる。
【００４１】
したがって、配線信頼性を向上させることができることから、高性能なＣＭＯＳデバイスが実現可能であり、コンピュータ、ゲーム機、モバイル商品等の性能を著しく向上させることができる。
【００４２】
また、本実施形態の半導体装置の製造方法によれば、プラズマ処理を行う場合と比較して、基板保持部材３４の温度を低く設定することができるため、第１の層間絶縁膜２２および第２の層間絶縁膜２３の熱による変質も抑制することができる。
【００４３】
なお、ここでは、ビア２７および配線２８がＣｕからなる場合について説明したが、本発明は特に限定されず、Ｃｕを含む導電性材料、または、Ｃｕ以外であっても例えば銀（Ａｇ）等の、表面に酸化膜の形成され易い導電性材料に適用可能である。
【００４４】
また、本実施形態では、中性ラジカルの原料ガスを触媒体に接触させることで中性ラジカルを生成し、イオンや電子を含まない状態で、処理基板Ｓ表面の処理を行うこととしたが、本発明はこれに限定されず、例えば発生させたプラズマからイオンや高温の電子を除去し、処理基板Ｓの表面をラジカル成分により処理してもよい。この場合には、例えばラジカルがイオンや電子と比較して寿命が長いことを利用し、発生させたプラズマと処理基板Ｓとの距離をイオンや電子が届かない距離としてもよい。
【００４５】
さらに、本実施形態ではデュアルダマシン法によりＣｕ配線構造を形成した例について説明したが、背景技術で説明したように、シングルダマシン法により配線またはビアを形成した後、その上層に拡散防止膜を成膜する前に表面処理を行う場合にも、本発明は適用可能である。さらに、ダマシン法のような埋め込み配線法ではなく、基板上に導電層をパターン形成した後、この導電層を覆う状態で基板上に絶縁膜を成膜し、導電層の表面が露出するまで、絶縁膜を除去する方法により形成された配線構造上に、拡散防止膜を成膜する前処理としても、本発明は適用可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その１）である。
【図２】本発明の半導体装置の製造方法に用いる処理装置を説明するための構成図である。
【図３】本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その２）である。
【図４】従来の半導体装置の製造方法を説明するための断面図である。
【符号の説明】
【００４７】
２１…基板、２２…第１の層間絶縁膜、２３…第２の層間絶縁膜、２４…ビアホール、２５…トレンチ、２７…ビア、２８…配線、２９…拡散防止膜、Ｓ…処理基板
【図１】
2005260125.tif 000003
【図２】
2005260125.tif 000004
【図３】
2005260125.tif 000005
【図４】
2005260125.tif 000006