(57)【要約】【課題】出力電圧の設定に応じてパルス発振回路の発振周波数を変化させ、これによって該パルス発振回路からの信号によってスイッチング動作するＤＣ−ＤＣコンバータの効率を向上させることができる電源回路を提供する。【解決手段】出力パルスのロウレベル期間を決定するための積分回路（ＩＮＴ１）およびコンパレータ（ＣＭＰ１）と、出力パルスのハイレベル期間を決定するための（ＩＮＴ２）およびコンパレータ（ＣＭＰ２）と、これらのコンパレータの出力によってセットまたはリセット動作するフリップフロップとを有するパルス発振回路を備え、該パルス発振回路の発振出力パルスによってスイッチング動作するＤＣ−ＤＣコンバータにおいて、積分回路の時定数をＤＣ−ＤＣコンバータの出力電圧レベルに応じて変化させて発振出力パルスのデューティがあまり大きく変化しないようにした。【選択図】  図１
2005027445.tif 000002
【特許請求の範囲】
【請求項１】
第１の時定数回路を有する第１の積分回路と、該第１の積分回路の出力電圧と所定の参照電圧とを比較する第１のコンパレータと、第２の時定数回路を有する第２の積分回路と、該第２の積分回路の出力電圧と所定の参照電圧とを比較する第２のコンパレータとを有し、前記第１の時定数回路の時定数によってハイレベルの期間が規定され前記第２の時定数回路の時定数によってロウレベルの期間が規定されるパルス信号を発生するパルス発振回路であって、前記第１の時定数回路の時定数と前記第２の時定数回路の時定数がそれぞれ変更可能に構成されていることを特徴とするパルス発振回路。
【請求項２】
前記第１の時定数回路と前記第２の時定数回路は各々抵抗と容量とからなり、前記抵抗の抵抗値がそれぞれ変更可能に構成されていることを特徴とする請求項１に記載のパルス発振回路。
【請求項３】
前記第１のコンパレータと第２のコンパレータには、前記参照電圧として第１のレベルの電圧または該第１のレベルの電圧よりも低い第２のレベルの電圧が選択的に供給可能にされ、前記第１のレベルの電圧と第２のレベルの電圧を切り替えるための制御信号によって前記第１の時定数回路と前記第２の時定数回路の時定数が切替え可能にされていることを特徴とする請求項１または２に記載のパルス発振回路。
【請求項４】
請求項１または２に記載のパルス発振回路により生成された発振パルスによって、電源電圧端子と基準電位端子との間に直列に接続された第１のスイッチ素子および第２のスイッチ素子を相補的にオン、オフ制御して、前記第１のスイッチ素子と第２のスイッチ素子との接続ノードと出力端子との間に接続されたインダクタに流れる電流を制御し、上記発振パルスのパルス幅に応じて所望のレベルの電圧を出力することを特徴とするスイッチング電源装置。
【請求項５】
前記第１のコンパレータと第２のコンパレータは、各々第１の参照電圧と第２の参照電圧が入力され、前記第１のコンパレータは前記第１の積分回路の出力電圧と前記第１または第２の参照電圧のうちレベルの高い方の参照電圧とを比較し、前記第２のコンパレータは前記第１の積分回路の出力電圧と前記第１または第２の参照電圧のうちレベルの低い方の参照電圧とを比較することを特徴とする請求項４に記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルス発振回路およびそれを用いたスイッチング電源装置特に出力電圧レベルを切替え可能なＤＣ−ＤＣコンバータに適用して有効な技術に関し、例えば携帯電話機の高周波電力増幅回路用電源回路に利用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話機の高周波電力増幅回路用電源回路に関する技術としては、ＣＤＭＡ系のシステムにおいて、ＤＣ−ＤＣコンバータのような電圧変換回路とＭＯＳＦＥＴなどからなる電源スイッチとを組み合わせて、出力電力が低い時は電源スイッチをオフさせてＤＣ−ＤＣコンバータで降圧した電圧を使用し、出力電力が高い時はＤＣ−ＤＣコンバータをオフさせ電源スイッチをオンさせてバッテリー電圧をそのまま高周波電力増幅回路に電源電圧として供給することでシステム全体としての電力効率を向上させるようにした技術がある。
【０００３】
また、出力電力が高い時と出力電力が低い時とでスイッチング周波数を切り替えて発生する出力電圧を変化させるようにしたＤＣ−ＤＣコンバータも提供されている。なお、携帯電話機の高周波電力増幅回路用電源回路に関する発明としては、例えば特許文献１に記載されているものがある。
【０００４】
【特許文献１】
特願２００１−３７７４８４号
【０００５】
【発明が解決しようとする課題】
現在の携帯電話機の多くはリチウムイオン電池のような充電式の２次電池を電源として使用している。リチウムイオン電池は、充電直後は比較的高い電圧値であるがその後徐々にレベルが下がり、必要最小限のパワーが得られるレベルまで消耗した場合には充電直後よりも低い電圧値まで下がってしまう。高周波電力増幅回路用電源回路は、このような電池電圧の変化にかかわらず所望のレベルの電圧を発生することができるとともに、出力電力が高い時と出力電力が低い時とで異なる出力電圧を発生したい場合がある。
【０００６】
本発明者らは、このような要求を満たすＤＣ−ＤＣコンバータ用のパルス発振回路として、図４に示すような構成を有するパルス発振回路について検討した。図４のパルス発振回路は、２つの積分回路ＩＮＴ１，ＩＮＴ２と、２つのコンパレータＣＭＰ１，ＣＭＰ２と、ＳＲフリップフロップＦ／Ｆとからなり、コンパレータＣＭＰ１は積分回路ＩＮＴ１の出力電圧とＶｄｄ／２またはＶｅｒｒのいずれか高い方の電圧とを比較して出力が変化するように構成され、コンパレータＣＭＰ２は積分回路ＩＮＴ２の出力電圧とＶｄｄ／２またはＶｅｒｒのいずれか低い方の電圧とを比較して出力が変化するように構成される。
【０００７】
コンパレータＣＭＰ１，ＣＭＰ２に参照電圧として入力される電圧Ｖｅｒｒは、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔとして１．５Ｖが必要な場合には例えば１．６〜１．８Ｖのようなレベルの電圧とされ、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔとして１．０Ｖが必要な場合には参照電圧Ｖｅｒｒは１．６〜１．８よりも低いレベルの電圧に切り替えられる。また、参照電圧Ｖｅｒｒは出力電圧Ｖｏｕｔが変化するとそれに応じて変化する電圧とされる。
【０００８】
図５は、図４のパルス発振回路から出力される発振パルス信号φｐと参照電圧Ｖｅｒｒとの関係を示す。図４のパルス発振回路は、電源電圧Ｖｄｄが３．５Ｖの近傍にありＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔとして１．５Ｖが設定された場合には発振パルス信号φｐのデューティが５０％となり最大周波数で発振動作する。また、図４のパルス発振回路は、電源電圧Ｖｄｄが３．５Ｖよりも高い時はＶｄｄ／２が参照電圧Ｖｅｒｒよりも高くなってφｐのデューティが５０％よりも小さくなり、電源電圧Ｖｄｄが３．５Ｖよりも低い時はＶｄｄ／２が参照電圧Ｖｅｒｒよりも低くなってφｐのデューティが５０％より大きくなるように発振動作することで、ＤＣ−ＤＣコンバータが所望のレベルの電圧Ｖｏｕｔを出力するように構成されている。
【０００９】
要するに、図４のパルス発振回路は、発振パルス信号φｐのデューティが５０％よりも大きい図５の期間Ｔ１ではφｐのロウレベルの期間Ｔ（Ｌ）が一定となり、デューティが５０％よりも小さい図５の期間Ｔ２ではφｐのハイレベルの期間Ｔ（Ｈ）が一定となるように動作する。これにより、発振パルス信号φｐは、電源電圧Ｖｄｄが３．５Ｖよりも高くなっても低くなっても周波数が下がることとなる。
【００１０】
そのため、発振パルス信号φｐによりスイッチング動作するＤＣ−ＤＣコンバータが、上記のように発振パルス信号φｐのデューティが５０％の近傍にある最大発振周波数の時に最も効率が良くなるように設計されている場合、上記のように発振パルス信号φｐの周波数が変化すると効率も下がってしまうこととなる。かかる特性のＤＣ−ＤＣコンバータにおいて、出力電圧Ｖｏｕｔを１．０Ｖに切り替えた場合、参照電圧Ｖｅｒｒが低くなって図４のパルス発振回路の発振パルス信号φｐはデューティが５０％より大きくなり発振周波数が下がる。そのため、ＤＣ−ＤＣコンバータは、出力電圧Ｖｏｕｔが１．０Ｖ設定時には１．５Ｖ設定時よりもの効率が悪い状態で動作することになるという不具合がある。
【００１１】
本発明の目的は、出力電圧の設定に応じて発振パルスのデューティを変化させずにパルス発振回路の発振周波数を変化させ、これによって該パルス発振回路からの信号によってスイッチング動作するＤＣ−ＤＣコンバータの効率を向上させることができる電源回路を提供することにある。
本発明の他の目的は、電源電圧が変化しても安定した電圧を発生することができる電源回路を提供することにある。
本発明のさらに他の目的は、２次電池で動作する携帯電話機の高周波電力増幅回路に好適な電源回路を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、出力パルスのハイレベル期間を決定するための積分回路およびコンパレータと、出力パルスのロウレベル期間を決定するための積分回路およびコンパレータと、これらのコンパレータの出力によってセットまたはリセット動作するフリップフロップとを有するパルス発振回路において、積分回路の時定数を変更可能に構成した。また、かかるパルス発振回路により生成された発振出力パルスによってスイッチング動作するＤＣ−ＤＣコンバータにおいて、積分回路の時定数をＤＣ−ＤＣコンバータの出力電圧レベルに応じて変化させて発振出力パルスのデューティがあまり大きく変化しないように構成したものである。
【００１３】
上記した手段によれば、発振周波数および発振出力パルスのデューティを切り替えることができるパルス発振回路が得られる。また、ＤＣ−ＤＣコンバータの出力電圧レベルが変化しても発振出力パルスのデューティが大きく変化しないようにすることができるので、ＤＣ−ＤＣコンバータの効率を向上させることができる。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図１は、本発明に係るパルス発振回路の一実施例を示す。
この実施例のパルス発振回路は、２つの積分回路ＩＮＴ１，ＩＮＴ２と、２つのコンパレータＣＭＰ１，ＣＭＰ２と、コンパレータＣＭＰ２の出力を反転するインバータＩＮＶと、ＳＲフリップフロップＦ／Ｆとからなり、コンパレータＣＭＰ１は積分回路ＩＮＴ１の出力電圧とＶｄｄ／２またはＶｅｒｒのいずれか高い方の電圧とを比較して出力が変化するように構成され、コンパレータＣＭＰ２は積分回路ＩＮＴ２の出力電圧とＶｄｄ／２またはＶｅｒｒのいずれか低い方の電圧とを比較して出力が変化するように構成されている。
【００１５】
比較される参照電圧を２つ入力可能なコンパレータとしては、例えば通常の２入力のメインコンパレータと、該メインコンパレータの前段に設けられ２つの参照電圧の大小を比較するサブコンパレータおよびその出力によって一方の参照電圧を上記メインコンパレータに選択的に供給するセレクタとから構成することができる。
【００１６】
上記コンパレータＣＭＰ１の出力はフリップフロップＦ／Ｆのセット端子Ｓに、コンパレータＣＭＰ２の出力はフリップフロップＦ／Ｆのリセット端子Ｒにそれぞれ入力され、フリップフロップＦ／Ｆの出力Ｑは積分回路ＩＮＴ１とＩＮＴ２のインバータ用ＭＯＳトランジスタＱｐ１，Ｑｎ１とＱｐ２，Ｑｎ２のゲート端子にフィードバックされている。Ｑｐ１，Ｑｐ２はＰチャネルＭＯＳＦＥＴ、Ｑｎ１，Ｑｎ２はＮチャネルＭＯＳＦＥＴである。
【００１７】
積分回路ＩＮＴ１，ＩＮＴ２は、インバータ用ＭＯＳトランジスタＱｐ１とＱｎ１との間およびＱｐ２とＱｎ２との間に、これらと直列に抵抗Ｒ１，Ｒ２が接続されており、このうち積分回路ＩＮＴ１は抵抗Ｒ１およびＭＯＳトランジスタＱｎ１の接続ノードＮａと接地点との間に積分容量Ｃ１が接続されて、フリップフロップＦ／Ｆの出力Ｑの立下りを積分する。また、積分回路ＩＮＴ２は電源電圧端子ＶｄｄとＭＯＳトランジスタＱｐ２および抵抗Ｒ２の接続ノードＮｂとの間に積分容量Ｃ２が接続されて、フリップフロップＦ／Ｆの出力Ｑの立上りを積分する。
【００１８】
上記抵抗Ｒ１と容量Ｃ１、抵抗Ｒ２と容量Ｃ２とによりそれぞれＣＲ時定数回路が構成されており、その時定数に応じた傾きでノードＮａ，Ｎｂの電位が変化する。さらに、積分回路ＩＮＴ１においては、ＭＯＳトランジスタＱｐ１と抵抗Ｒ１との間に抵抗ＲａおよびＭＯＳトランジスタＱｐ３が直列に接続され、これらの素子Ｒａ，Ｑｐ３と並列にＭＯＳトランジスタＱｎ３が接続されている。積分回路ＩＮＴ２においては、抵抗Ｒ２とＭＯＳトランジスタＱｎ２との間にＭＯＳトランジスタＱｐ４および抵抗Ｒｂが直列に接続され、これらの素子Ｑｐ４，Ｒｂと並列にＭＯＳトランジスタＱｎ４が接続されている。
【００１９】
上記トランジスタＱｐ３，Ｑｎ３，Ｑｐ４，Ｑｎ４のゲート端子には、時定数切替え制御信号ＴＣＳが印加されており、Ｑｐ３とＱｎ３，Ｑｐ４とＱｎ４は相補的にオンまたはオフ状態にされ、Ｑｐ３，Ｑｐ４がオン状態にされると時定数は大きくなり、Ｑｎ３，Ｑｎ４がオン状態にされると時定数は小さくなる。
【００２０】
上記時定数切替え制御信号ＴＣＳは、実施例のパルス発振回路がＤＣ−ＤＣコンバータに使用される場合おいては、該パルス発振回路の出力パルスφｐによってスイッチング動作されるＤＣ−ＤＣコンバータの出力電圧の切替えに応じて、出力電圧が高い時はハイレベルにされて時定数が小さくされ、また出力電圧が低い時はロウレベルにされて時定数が大きくされるように制御される。そして、時定数が小さくされると発振周波数は高くなり、時定数が大きくされると発振周波数は低くなる。
【００２１】
コンパレータＣＭＰ１，ＣＭＰ２に参照電圧として入力される電圧Ｖｅｒｒは、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔとして１．５Ｖが必要な場合には例えば１．６〜１．８Ｖのようなレベルの電圧とされ、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔとして１．０Ｖが必要な場合には参照電圧Ｖｅｒｒは１．６〜１．８よりも低いレベルの電圧に切り替えられる。また、参照電圧Ｖｅｒｒは出力電圧Ｖｏｕｔが変化するとそれに応じて変化する電圧とされる。図１の実施例では、コンパレータＣＭＰ１，ＣＭＰ２に参照電圧として電圧ＶｅｒｒとＶｄｄ／２が入力されているが、参照電圧は１つであってもよい。
【００２２】
図２には、図１のパルス発振回路のタイミングチャートが示されている。図２において、Ａは積分回路ＩＮＴ１のノードＮａの電位、Ｂは積分回路ＩＮＴ２のノードＮｂの電位、ＳはフリップフロップＦ／Ｆのセット端子入力（コンパレータＣＭＰ１の出力）、ＲはフリップフロップＦ／Ｆのリセット端子入力（コンパレータＣＭＰ２の出力を反転するインバータＩＮＶの出力）、ＱはフリップフロップＦ／Ｆの出力（発振出力φｐ）である。
【００２３】
フリップフロップＦ／Ｆの出力Ｑがロウレベルの期間（Ｔ１）は、積分回路ＩＮＴ１，ＩＮＴ２ではトランジスタＱｐ１，Ｑｐ２がオン状態にされて、積分回路ＩＮＴ２ではノードＮｂの電位Ｂが電源電圧Ｖｄｄとなり、積分回路ＩＮＴ１では抵抗Ｒ１を介して容量Ｃ２へ電流が流れてノードＮａの電位Ａが次第に上昇する。そして、ノードＮａの電位ＡがＶｄｄ／２または参照電圧Ｖｅｒｒのうち高い方の電位に達するとコンパレータＣＭＰ１の出力Ｓが一瞬ハイレベルに変化し、これによってフリップフロップＦ／Ｆがセットされて出力Ｑがハイレベルに変化する（タイミングＴＭ１）。
【００２４】
すると、積分回路ＩＮＴ１，ＩＮＴ２ではトランジスタＱｎ１，Ｑｎ２がオン状態にされて、積分回路ＩＮＴ１ではノードＮａの電位Ａが直ちに接地電位まで下がり、積分回路ＩＮＴ２では抵抗Ｒ２を介して容量Ｃ２が放電されてノードＮｂの電位Ｂが徐々に降下する。そして、ノードＮｂの電位ＢがＶｄｄ／２または参照電圧Ｖｅｒｒのうち低い方の電位に達するとコンパレータＣＭＰ２の出力を反転するインバータＩＮＶの出力Ｒが一瞬ハイレベルに変化し、これによってフリップフロップＦ／Ｆがリセットされて出力Ｑがロウレベルに変化する（タイミングＴＭ２）。これを繰り返すことによって、フリップフロップＦ／Ｆから積分回路ＩＮＴ１，ＩＮＴ２の時定数およびＶｄｄ，Ｖｅｒｒに応じた周期とデューティを有する発振パルスφｐが出力される。
【００２５】
この実施例では、時定数切替え制御信号ＴＣＳに応じてＴＣＳがハイレベルの時はトランジスタＱｎ３，Ｑｎ４がオン状態、Ｑｐ３，Ｑｐ４がオフ状態にされることにより、容量Ｃ１の充電電流および容量Ｃ２の放電電流はトランジスタＱｎ３，Ｑｎ４を介して流れるため、ノードＮａの電位Ａの立上り速度とノードＮｂの電位Ｂの立下り速度は比較的速く、発振周波数は高くなる。
【００２６】
また、時定数切替え制御信号ＴＣＳがロウレベルの時はトランジスタＱｐ３，Ｑｐ４がオン状態、Ｑｎ３，Ｑｎ４がオフ状態にされることにより、容量Ｃ１の充電電流はトランジスタＱｐ３と抵抗Ｒａを介して流れ、容量Ｃ２の放電電流はトランジスタＱｐ４と抵抗Ｒｂを介して流れるため、ノードＮａの電位Ａの立上り速度とノードＮｂの電位Ｂの立下り速度は比較的遅くなり、発振周波数は低くなる。
【００２７】
なお、実施例では、トランジスタＱｎ３，Ｑｎ４、Ｑｐ３，Ｑｐ４を共通の時定数切替え制御信号ＴＣＳで制御しているため、電源電圧Ｖｄｄが同じであれば、発振周波数は変化するが発振出力パルスφｐのデューティは同じである。そこで、トランジスタＱｎ３，Ｑｐ３とＱｎ４，Ｑｐ４をそれぞれ別個の時定数切替え制御信号ＴＣＳ１，ＴＣＳ２で制御して、積分回路ＩＮＴ１とＩＮＴ２のいずれか一方の時定数を変化させるようにすれば、発振出力パルスφｐのデューティを変えることができる。また、抵抗Ｒａ，Ｒｂの抵抗値を適当な値に設定しておくことにより、切り替えた後のパルスのデューティを所望の値に設定することができる。
【００２８】
図３は、本発明のパルス発振回路を適用して好適なシステムの一例としての携帯電話器を示す。図３において、３００は送信信号の変調や受信信号の復調、ベースバンド処理を行なうベースバンド＆変復調部、２００はベースバンド＆変復調部３００で変調された送信信号を電力増幅して出力する高周波電力増幅回路である。
電源回路２３０は、電源制御回路２３１と、ＤＣ−ＤＣコンバータ２３２と、ＤＣ−ＤＣコンバータ２３２により生成された電圧を安定化させる平滑容量２３３などから構成されている。
【００２９】
ＤＣ−ＤＣコンバータ２３２は、バンドギャップリファランス回路のような基準電圧Ｖｒｅｆを発生する基準発生回路ＶＲＧと、電源電圧端子Ｖｂと接地点ＧＮＤとの間に直列に接続されたＭＯＳＦＥＴからなるスイッチＳＷ１，ＳＷ２と、該スイッチＳＷ１，ＳＷ２のゲートに印加されてこれらをオン、オフ制御する信号（制御パルス）を生成するとともに該制御パルスのパルス幅を出力レベルに応じてＰＷＭ制御するパルス生成＆ＰＷＭ制御回路ＣＰＣと、上記基準電圧Ｖｒｅｆと出力電圧をフィードバックした電圧との電圧差に応じた電圧を出力し参照電圧Ｖｅｒｒとして上記パルス生成＆ＰＷＭ制御回路ＣＰＣに供給する誤差アンプＡＭＰと、スイッチＳＷ１，ＳＷ２にオン、オフによって電流が流される電圧変換用のコイルＣＬなどから構成されている。
【００３０】
この実施例では、電池４００からの電源電圧Ｖｄｄを降圧して高周波電力増幅回路２１０に供給する電源回路２３０のパルス生成＆ＰＷＭ制御回路ＣＰＣとして、本発明に係る図１のようなパルス発振回路が使用される。また、このシステムでは、図１の時定数切替え制御信号ＴＣＳはベースバンド＆変復調部３００から電源回路２３０へ供給される制御信号ＣＯＮＴ０〜ＣＯＮＴ２に基づいて電源回路２３０内の電源制御回路２３１において生成される。
【００３１】
さらに、この実施例の電源回路２３０では、ＤＣ−ＤＣコンバータ２３２を動作させて降圧された電圧を供給する場合、要求出力レベルに応じて出力電圧Ｖｏｕｔを２段階に切り替えるようにされている。出力電圧Ｖｏｕｔの切り替えは、ＤＣ−ＤＣコンバータ２３２の出力電圧をコンパレータＣＭＰにフィードバックする経路の途中にブリーダ抵抗Ｒｂ１，Ｒｂ２，Ｒｂ３を設けて出力電圧を抵抗比で分割し、電源制御回路２３１から出力される制御信号ＴＣＳによってコンパレータＣＭＰの反転入力側のスイッチＳＷｃを切り替えてブリーダ抵抗で分割された電圧の何れかを選択してフィードバックさせることで行なうように構成されている。
【００３２】
パルス生成＆ＰＷＭ制御回路ＣＰＣとして、図１のパルス発振回路を使用した場合、出力電圧を下げるように切り替えると、パルス発振回路では積分回路の時定数が大きくされて出力発振パルスφｐの周波数が下がるが、デューティはほぼ５０％のままであるため、図４の発振回路を用いる場合よりも発振パルスφｐの周波数は高くなり、これによってＤＣ−ＤＣコンバータの効率は図４の発振回路を用いる場合よりも向上することになる。
【００３３】
また、図３のＤＣ−ＤＣコンバータでは、負荷としての高周波電力増幅回路２１０の消費電流が大きくなって出力電圧Ｖｏｕｔが下がると、誤差アンプＡＭＰの出力電圧Ｖｅｒｒが下がってパルス生成＆ＰＷＭ制御回路ＣＰＣから出力される制御パルスのパルス幅が大きくされてコイルＣＬに流される電流が多くされる。一方、高周波電力増幅回路２１０の消費電流が小さくなって出力電圧Ｖｏｕｔが上がると、誤差アンプＡＭＰの出力電圧Ｖｅｒｒが上がってパルス生成＆ＰＷＭ制御回路ＣＰＣから出力される制御パルスのパルス幅が小さくされてコイルＣＬに流される電流が少なくされ、出力電圧Ｖｏｕｔが一定に保たれる。
【００３４】
なお、図３では、出力レベルを２段階に切り替えるブリーダ抵抗Ｒｂ１，Ｒｂ２，Ｒｂ３とスイッチＳＷｃが示されているが、出力レベルを３段階に切り替えられるように構成することも可能である。また、図３の実施例において、電源制御回路２３１とパルス生成＆ＰＷＭ制御回路ＣＰＣと誤差アンプＡＭＰと基準発生回路ＶＲＧと切替えスイッチＳＷｃを１つの半導体チップ上に形成して半導体集積回路として構成する場合、コイルＣＬや抵抗Ｒｂ１〜Ｒｂ３、平滑容量２３３は外付け素子として接続される。そして、これらの外付け素子と上記パルス生成＆ＰＷＭ制御回路ＣＰＣを内蔵する半導体チップとが、セラミックなどの絶縁基板上に実装されて電源モジュールとして構成される。
【００３５】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、積分回路ＩＮＴ１に抵抗ＲａとトランジスタＱｎ３，Ｑｐ３を、また積分回路ＩＮＴ２に抵抗ＲｂとトランジスタＱｎ４，Ｑｐ４を設けることによって時定数を変更可能にしたものを示したが、容量Ｃ１，Ｃ２と並列に、それぞれ他の容量とそれをオン、オフするスイッチ・トランジスタを設け、容量値を切り替えることにより時定数を変更可能にすることができる。
【００３６】
また、図１の回路において、抵抗Ｒａ，Ｒｂと直列のトランジスタＱｐ３，Ｑｐ４を省略し抵抗Ｒａ，Ｒｂのみとした回路構成とすることも可能である。さらに、前記実施例では、積分回路ＩＮＴ１，ＩＮＴ２の時定数を２段階に切替え可能にした場合を説明したが、３段階以上に切替え可能に構成することも可能である。
【００３７】
さらに、前記実施例では、本発明のパルス発振回路を、携帯電話器の高周波電力増幅回路の電源回路をスイッチング駆動する信号を生成する回路に適用した場合について説明したが、本発明は携帯電話器以外の電子機器特に２次電池で動作する携帯電子機器の電源回路をスイッチング駆動する信号を生成するパルス発振回路さらには電源回路以外の回路に用いられる発振パルス信号を生成する回路に利用することができる。
【００３８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
すなわち、本発明に従うと、発振周波数および発振出力パルスのデューティを切り替えることができるパルス発振回路が得られる。また、ＤＣ−ＤＣコンバータの出力電圧レベルが変化しても発振出力パルスのデューティが大きく変化しないようにすることができるので、ＤＣ−ＤＣコンバータの効率を向上させることができるという効果がある。
【００３９】
さらに、電源電圧が変化すると発振出力パルスのデューティが変化することでＤＣ−ＤＣコンバータが安定した電圧を出力することができる。その結果、電圧の変動が比較的大きい２次電池を電源とする携帯電話機の高周波電力増幅回路用電源回路として用いることにより、要求出力に応じて発振周波数を切り替えることで効率を低下させることなく所望の電源電圧を高周波電力増幅回路に供給して動作させることができる。これによって、この電源回路を使用した携帯電話機においては、最大通話可能時間および最大待受け時間や電池寿命を長くすることができるという効果がある。
【図面の簡単な説明】
【図１】図１は、本発明に係るパルス発振回路の一実施例を示す回路構成図である。
【図２】図２は、図１のパルス発振回路の動作タイミングを示すタイミングチャートである。
【図３】本発明に係るパルス発振回路を適用して好適な高周波電力増幅回路用電源回路の一実施例を示す回路構成図である。
【図４】本発明に先立って検討したパルス発振回路の一例を示す回路構成図である。
【図５】図４のパルス発振回路から出力される発振パルス信号φｐと参照電圧Ｖｅｒｒとの関係を示す説明図である。
【符号の説明】
ＩＮＴ１，ＩＮＴ２  積分回路
ＣＭＰ１，ＣＭＰ２  コンパレータ
２００  高周波電力増幅回路
２３０  電源回路
２３１  電源制御回路
２３２  電圧変換回路（ＤＣ−ＤＣコンバータ）
２３３  平滑容量
３００  ベースバンド＆変復調部
【図１】
2005027445.tif 000003
【図２】
2005027445.tif 000004
【図３】
2005027445.tif 000005
【図４】
2005027445.tif 000006
【図５】
2005027445.tif 000007