(57)【要約】  【課題】  温度や電源電圧の変動に対して精度が高いデッドタイム発生回路を提供すること。  【解決手段】  キャパシタＣ１と、入力信号ＶinがＬレベルのときキャパシタＣ１に電流Ｉ１で電荷を充電し、前記入力信号ＶinがＨレベルのときキャパシタＣ１の電荷を電流Ｉ２（＝Ｉ１）で放電する制御部１と、キャパシタＣ１の充電電圧Ｖｃを基準電圧ＶＨと比較する比較器２と、キャパシタＣ２の充電電圧Ｖｃを基準電圧ＶＬ（＜ＶＨ）と比較する比較器３とを具備し、前記比較器２，３の出力電圧Vout1，Vout2の組合せによりデッドタイムを発生する。【選択図】  図１
2005261091.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタと、入力信号の第１の論理値によりに前記キャパシタに第１の電流源の電流で電荷を充電し、前記入力信号の第２の論理値により前記キャパシタの電荷を第２の電流源の電流で放電する制御部と、前記キャパシタの充電電圧を第１の基準電圧と比較する第１の比較器と、前記キャパシタの充電電圧を前記第１の基準電圧より低い第２の基準電圧と比較する第２の比較器とを具備し、前記第１及び第２の比較器の出力電圧の組合せによりデッドタイムを発生することを特徴とするデッドタイム発生回路。
【請求項２】
請求項１に記載のデッドタイム発生回路において、
前記制御部は、カレントミラー接続された基準側の第１のトランジスタ及び出力側の第２のトランジスタと、該第１のトランジスタに並列接続され前記入力信号によってオン／オフが制御されるスイッチ素子とを具備し、前記第２のトランジスタのコレクタに前記キャパシタが接続され、
前記第１の電流源は前記第２のトランジスタのコレクタにコレクタが接続された第３のトランジスタからなり、前記第２の電流源は前記第１のトランジスタのコレクタにコレクタが接続された第４のトランジスタからなり、該第３及び第４のトランジスタは第５のトランジスタとカレントミラー接続され、
且つ前記第５のトランジスタのコレクタは基準電圧発生部で発生した基準電圧に基づき温度補償を行う第１の温度補償部に接続されている、
ことを特徴とするデッドタイム発生回路。
【請求項３】
請求項１に記載のデッドタイム発生回路において、
前記制御部は、カレントミラー接続された基準側の第１のトランジスタ及び出力側の第２のトランジスタと、該第１のトランジスタに並列接続され前記入力信号によってオン／オフが制御されるスイッチ素子とを具備し、前記第２のトランジスタのコレクタに前記キャパシタが接続され、
前記第１の電流源は前記第２のトランジスタのコレクタにコレクタが接続された第３のトランジスタからなり、前記第２の電流源は前記第１のトランジスタのコレクタにコレクタが接続された第４のトランジスタからなり、該第３及び第４のトランジスタは第５のトランジスタとカレントミラー接続され、
前記キャパシタは、基準電圧発生部で発生した基準電圧に基づき最大充電電圧に対応するクランプ電圧を設定するクランプ回路に接続されている、
ことを特徴とするデッドタイム発生回路。
【請求項４】
請求項３に記載のデッドタイム発生回路において、
前記クランプ回路は、前記基準電圧発生部で発生した基準電圧に基づき温度補償を行う第２の温度補償部に接続されていることを特徴とするデッドタイム発生回路。
【請求項５】
請求項１乃至４のいずれか１つに記載のデッドタイム発生回路において、
前記第１及び第２の電流源にそれぞれ直列に、電源電圧の変動に応じて内部抵抗が変化する可変抵抗素子が接続されていることを特徴とするデッドタイム発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路などで構成したＨブリッジ型モータ駆動回路において、モータをバイパスして流れる貫通電流を防止するデッドタイム発生回路に関するものである。
【背景技術】
【０００２】
図８は、典型的な従来例のデッドタイム発生回路の回路図である。このデッドタイム発生回路はトランジスタＱ２１〜Ｑ２４と、電流源Ｉ２１，Ｉ２２と、インバータＩＮＶで構成される。トランジスタＱ２１はそのベースに入力信号Ｖinが入力し、コレクタに電流源Ｉ２１が接続され、コレクタ・エミッタ間にキャパシタＣ２１が接続される。トランジスタＱ２４はそのベースが電流源Ｉ２１に対してダイオード接続の２個のトランジスタＱ２２，Ｑ２３を介して接続され、コレクタには電流源Ｉ２２が接続される。そして、電流源Ｉ２２とトランジスタＱ２４のコレクタの共通接続点から出力電圧Ｖout1が、インバータＩＮＶの出力から出力電圧Ｖout2が出力する。
【０００３】
まず、入力信号ＶinがＨレベル（高電位レベル）のときは、トランジスタＱ２１がオンしており、電流源Ｉ２１の電流Ｉ２１は全てトランジスタＱ２１のコレクタ電流となるため、キャパシタＣ２１の電圧ＶｃはほぼＧＮＤの電圧であり、次段のトランジスタＱ２４はオフとなり出力電圧Ｖout1は入力と同じＨレベルが出力される。
【０００４】
次に、入力信号ＶinがＨレベルからＬレベル（低電位レベル）に変化したとき、トランジスタＱ２１がオフしてキャパシタＣ２１に電流源１２１の電流Ｉ２１により電荷が充電され、その電圧ＶｃがトランジスタＱ２４，Ｑ２３，Ｑ２２の合計のベース・エミッタ間の電圧分（３Vbe）まで上昇するとトランジスタＱ２４がオンし、出力電圧Ｖout1はＬレベルとなる。
【０００５】
次に、入力信号ＶinがＬレベルからＨレベルに変化したときは、トランジスタＱ２１のコレクタ電圧がＬレベルになるが、キャパシタＣ２１の充電電荷及びトランジスタＱ２２，Ｑ２３，Ｑ２４のベース電荷を放電する時間を経過した後に、出力電圧Ｖout1がＬレベルとなる。
【０００６】
以上の一連の動作により生じた出力電圧Ｖout1と入力信号Ｖinを入力して反転するインバータＩＮＶの電圧Ｖout2とを適宜処理することにより、出力電圧Ｖout1に基づくモータ正転駆動信号と電圧Ｖout2に基づくモータ逆転駆動信号の切り替わり時に時間差を生じさせることができ、モータが正転及び逆転のいずれの方向にも駆動されないデッドタイムを発生させることができる。よって、このようなモータ正転駆動信号とモータ逆転駆動信号をＨブリッジ型モータ駆動回路の駆動素子に印加することにより、その駆動素子に貫通電流が発生することを防止できる。このデッドタイムＴｄはほぼ次式で与えられる。３ＶbeはトランジスタＱ２２〜Ｑ２４のＶbeの加算値である。
Ｔｄ＝C21・３Vbe／I21
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上記の従来の構成では、上記式より、３Ｖbeを閾値電圧として利用しているため温度変化に対するバラツキが大きく、また、トランジスタＱ２１のコレクタがＨレベルからＬレベルになるときにトランジスタＱ２２，Ｑ２３，Ｑ２４のベース電荷も放電させる必要があるため理論どおりのデッドタイムが得られ難い欠点がある。
【０００８】
本発明の目的は、温度や電源電圧の変動に対して精度が高く、またデッドタイムをキャパシタによって任意に設定することができるようにしたデッドタイム発生回路を提供することである。
【課題を解決するための手段】
【０００９】
請求項１にかかる発明のデッドタイム発生回路は、キャパシタと、入力信号の第１の論理値によりに前記キャパシタに第１の電流源の電流で電荷を充電し、前記入力信号の第２の論理値により前記キャパシタの電荷を第２の電流源の電流で放電する制御部と、前記キャパシタの充電電圧を第１の基準電圧と比較する第１の比較器と、前記キャパシタの充電電圧を前記第１の基準電圧より低い第２の基準電圧と比較する第２の比較器とを具備し、前記第１及び第２の比較器の出力電圧の組合せによりデッドタイムを発生することを特徴とする。
【００１０】
請求項２にかかる発明は、請求項１に記載のデッドタイム発生回路において、前記制御部は、カレントミラー接続された基準側の第１のトランジスタ及び出力側の第２のトランジスタと、該第１のトランジスタに並列接続され前記入力信号によってオン／オフが制御されるスイッチ素子とを具備し、前記第２のトランジスタのコレクタに前記キャパシタが接続され、前記第１の電流源は前記第２のトランジスタのコレクタにコレクタが接続された第３のトランジスタからなり、前記第２の電流源は前記第１のトランジスタのコレクタにコレクタが接続された第４のトランジスタからなり、該第３及び第４のトランジスタは第５のトランジスタとカレントミラー接続され、且つ前記第５のトランジスタのコレクタは基準電圧発生部で発生した基準電圧に基づき温度補償を行う第１の温度補償部に接続されている、ことを特徴とする。
【００１１】
請求項３にかかる発明は、請求項１に記載のデッドタイム発生回路において、前記制御部は、カレントミラー接続された基準側の第１のトランジスタ及び出力側の第２のトランジスタと、該第１のトランジスタに並列接続され前記入力信号によってオン／オフが制御されるスイッチ素子とを具備し、前記第２のトランジスタのコレクタに前記キャパシタが接続され、前記第１の電流源は前記第２のトランジスタのコレクタにコレクタが接続された第３のトランジスタからなり、前記第２の電流源は前記第１のトランジスタのコレクタにコレクタが接続された第４のトランジスタからなり、該第３及び第４のトランジスタは第５のトランジスタとカレントミラー接続され、前記キャパシタは、基準電圧発生部で発生した基準電圧に基づき最大充電電圧に対応するクランプ電圧を設定するクランプ回路に接続されている、ことを特徴とする。
【００１２】
請求項４にかかる発明は、請求項３に記載のデッドタイム発生回路において、前記クランプ回路は、前記基準電圧発生部で発生した基準電圧に基づき温度補償を行う第２の温度補償部に接続されていることを特徴とする。
【００１３】
請求項５にかかる発明は、請求項１乃至４のいずれか１つに記載のデッドタイム発生回路において、前記第１及び第２の電流源にそれぞれ直列に、電源電圧の変動に応じて内部抵抗が変化する可変抵抗素子が接続されていることを特徴とする。
【発明の効果】
【００１４】
本発明のデッドタイム発生回路によれば、キャパシタによってデッドタイムを任意に設定できることはもとより、温度や電源電圧の変動に対して安定したデッドタイムを発生させることができる。
【発明を実施するための最良の形態】
【００１５】
図１は本発明のデッドタイム発生回路の基本構成を示すブロック図である。Ｃ１はキャパシタ、Ｉ１，Ｉ２は電流源（電流値はＩ１＝Ｉ２）、１はスイッチＳＷ１，ＳＷ２をもち入力信号ＶinによりキャパシタＣ１の充放電を制御する制御部、２は基準電圧ＶＨが設定された比較器、３は基準電圧ＶＬ（ＶＬ＜ＶＨ）が設定された比較器である。
【００１６】
いま、入力電圧Ｖinによって制御部１のスイッチＳＷ１がオン、スイッチＳＷ２がオフになると、電流源Ｉ１の電流Ｉ１によりキャパシタＣ１に電荷が充電され、その電圧Ｖｃが基準電圧ＶＬに達すると比較器３の出力電圧Vout2がＬレベルからＨレベルに変化し、さらに電圧Ｖｃが基準電圧ＶＨに達すると比較器２の出力電圧Vout1がＬレベルからＨレベルに変化する。このときの電圧Ｖｃの立ち上がり傾斜は電流Ｉ１により決まる。この後、入力電圧Ｖinが反転して、スイッチＳＷ１がオフ、スイッチＳＷ２がオンに変わると、電流源Ｉ２の電流Ｉ２によりキャパシタＣ１の電荷が放電され、その電圧Ｖｃが基準電圧ＶＨを下回ると比較器２の出力電圧Vout1がＨレベルからＬレベルに変化し、さらに電圧Ｖｃが基準電圧ＶＬを下回ると比較器３の出力電圧Vout2がＨレベルからＬレベルに変化する。このときの電圧Ｖｃの立ち下がり傾斜は電流Ｉ２により決まる。以上から、入力信号Ｖinの変化に対するキャパシタＣ１の電圧Ｖｃ、比較器２、３の出力電圧Vout１，Vout2は、それぞれ図２に示す波形となる。
【００１７】
よって、出力電圧Vout2を反転させた信号Vout2Bと前記出力電圧Vout1とを組み合わせることにより、両者が同時にＬレベルとなるデッドタイムＴｄを実現することができる。出力電圧Vout1をモータ正回転駆動信号、出力電圧Vout2Bをモータ逆回転駆動信号とするとき、そのモータの回転方向を切り替える際にデッドタイムＴｄによりＨブリッジ型モータ駆動回路にそのモータをバイパスする貫通電流が流れることを防止できる。
【００１８】
このデッドタイム発生回路におけるデッドタイムＴｄは、
Ｔｄ＝Ｃ１・（ＶＨ−ＶＬ）／Ｉ１
によって求められる。基準電圧ＶＨ，ＶＬは基準電圧源で生成した電圧を抵抗分割して発生できる。基準電圧源は通常温度特性を平坦化させバラツキに対して十分対策が取られているので問題は生じない。また、電流Ｉ１は安定化された電流源で生成でき、トランジスタのＶbeのバラツキに比べれば小さな値となる。以上より、精度の高いデッドタイムＴｄを生成することができる。また、このデッドタイムＴｄの大きさはキャパシタＣ１の容量値によって任意に設定することができる。
【実施例１】
【００１９】
図３はデッドタイム発生回路の具体的な実施例１の回路図である。前記した制御部１はカレントミラー回路を構成するトランジスタＱ１，Ｑ２とスイッチＳＷ３で構成されている。なお、トランジスタＱ２のエミッタ面積はトランジスタＱ１のそれの２倍である。４は第１基準電圧発生部、５はその第１基準電圧発生部４の出力電圧Ｖrefを入力して基準電圧ＶＨ，ＶＬを発生する第２基準電圧発生部である。
【００２０】
この実施例１のデッドタイム発生回路では、スイッチＳＷ３がオンになると制御部１のトランジスタＱ２はオフとなり、電流源Ｉ１の電流は全てキャパシタＣ１に流れて、そのキャパシタＣ１に電荷が充電され、その電圧Ｖｃが基準電圧ＶＬに達すれば比較器３の出力電圧Vout2がＨレベルになり、基準電圧ＶＨに達すれば比較器２の出力電圧Vout1がＨレベルになる。
【００２１】
スイッチＳＷ３がオフになると制御部１が動作し、カレントミラー回路によりトランジスタＱ２のコレクタには電流源Ｉ２の電流の２倍の電流２Ｉ２が流れる。よって、このトランジスタＱ２によって電流源Ｉ１の電流Ｉ１とキャパシタＣ１の放電電流をシンクする。Ｉ１＝Ｉ２であるので、キャパシタＣ１は電流Ｉ１で放電され、その電圧Ｖｃが基準電圧ＶＨを下回ると比較器２の出力電圧Vout1がＨレベルからＬレベルに変化し、さらに電圧Ｖｃが基準電圧ＶＬを下回ると比較器３の出力電圧Vout2がＨレベルからＬレベルに変化する。以上により図２に示した波形の電圧Ｖout1、Ｖout2を出力することができる。
【実施例２】
【００２２】
図４はデッドタイム発生回路の具体的な実施例２の回路図である。ここでは、図３における電流源Ｉ１，Ｉ２の電流値の温度特性を補償する第１の温度補償部６を追加した。すなわち、電流源Ｉ１をトランジスタＱ３により、電流源Ｉ２をトランジスタＱ４により構成し、これらとトランジスタＱ５をカレントミラー接続し、そのトランジスタＱ５に流す電流をトランジスタＱ７で設定した。このトランジスタＱ７のベースには、第１基準電圧発生部４の出力電圧Ｖrefを抵抗Ｒ４，Ｒ５で分圧した電圧をベース電圧とするトランジスタＱ６のコレクタ電圧を印加する。
【００２３】
このように構成し、抵抗Ｒ４，Ｒ５、トランジスタＱ６，Ｑ７を適切に選択することにより、電流Ｉ１，Ｉ２の温度補償が行われる。
【００２４】
なお、ここでは、図３における第２基準電圧発生部５を抵抗Ｒ１〜Ｒ３からなる抵抗分圧回路で実現し、基準電圧ＶＬ，ＶＨを生成している。また、図３におけるスイッチＳＷ３をトランジスタＱ１５で構成している。
【実施例３】
【００２５】
図５はデッドタイム発生回路の具体的な実施例３の回路図である。図４において、トランジスタＱ１５が長い期間オフ状態にあると、キャパシタＣ１の電圧Ｖｃの充電が進行してほぼ電源電圧Ｖccにまで上昇し、この結果トランジスタＱ３が飽和状態となり、電流Ｉ１の値が正規の値からずれる。
【００２６】
そこで実施例３では、キャパシタＣ１の電圧Ｖｃの最大値を規制するクランプ回路７を設けた。このクランプ回路７は、トランジスタＱ５とカレントミラー接続されるトランジスタＱ８、このトランジスタＱ８の電流を受けキャパシタＣ１の電圧を制御するトランジスタＱ９，Ｑ１０からなるカレントミラー回路から構成した。このクランプ回路では、
Ｖｃ＝Ｖref＋２Ｖbe
に電圧Ｖｃの最大値が規制される。２ＶbeはトランジスタＱ９とＱ１０のＶbeの加算値である。以上により、トランジスタＱ３がキャパシタＣ１の電圧Ｖｃによって飽和することを防止できる。
【実施例４】
【００２７】
図６はデッドタイム発生回路の具体的な実施例４の回路図である。図５のデッドタイム発生回路においては、トランジスタＱ９，Ｑ１０のＶbeにクランプ電圧値が依存するので、そのクランプ電圧が温度特性を持つことになる。すなわち、温度が上昇すると２Ｖbeの値が減少するので、クランプ電圧が低下する。
【００２８】
そこで、実施例４では、温度補償付きクランプ回路８を設けた。このクランプ回路８は、前記したトランジスタＱ８〜Ｑ１０の他に、トランジスタＱ１１，Ｑ１２および抵抗Ｒ６からなる回路（第２の温度補償部）を接続し、このトランジスタＱ１１，Ｑ１２および抵抗Ｒ６により温度補償を行っている。ここでは、温度が上昇してトランジスタＱ９，Ｑ１０のＶbeが低下するとき、ダイオード接続のトランジスタＱ１１，Ｑ１２のＶbeも低下するので、トランジスタＱ１０のエミッタ電圧が上昇し、クランプ電圧が上昇して、温度補償が行われる。すなわち、このクランプ回路８では、
Ｖｃ＝Ｖref
に電圧Ｖｃの最大値を規制できる。
【実施例５】
【００２９】
図７はデッドタイム発生回路の具体的な実施例５の回路図である。以上説明したデッドタイム発生回路では、電源電圧Ｖccが変動した際に、電流Ｉ１，Ｉ２の値が変動してしまい、デッドタイムＴｄが変動する。
【００３０】
そこで実施例５では、電源電圧補償回路９を追加して設けた。この電源電圧補償回路９は、トランジスタＱ３，Ｑ４にそれぞれ直列接続し、ベースをトランジスタＱ５のコレクタに接続したトランジスタＱ１３，Ｑ１４により構成した。なお、ここでは、トランジスタＱ４をトランジスタＱ３，Ｑ５，Ｑ８の基準側とするカレントミラー回路を構成している。
【００３１】
この実施例５では、電源電圧Ｖccが高くなると、トランジスタＱ５のエミッタ・コレクタ間電圧が増大し、そのコレクタ電流が増大するの（コレクタ電流は理想特性では変化しないが実際には増大する）で、トランジスタＱ１３，Ｑ１４のエミッタ・コレクタ間の内部抵抗が増大し、実質的に電源電圧Ｖccを低減させ、基準電流Ｉ１，Ｉ２の増大を抑制する。
【図面の簡単な説明】
【００３２】
【図１】本発明のデッドタイム発生回路の基本構成を示す回路図である。
【図２】図１のデッドタイム発生回路の動作のタイミングチャートである。
【図３】本発明のデッドタイム発生回路の実施例１の回路図である。
【図４】本発明のデッドタイム発生回路の実施例２の回路図である。
【図５】本発明のデッドタイム発生回路の実施例３の回路図である。
【図６】本発明のデッドタイム発生回路の実施例４の回路図である。
【図７】本発明のデッドタイム発生回路の実施例５の回路図である。
【図８】従来のデッドタイム発生回路の回路図である。
【符号の説明】
【００３３】
１：制御部、２，３：比較器、４：第１基準電圧発生部、５：第２基準電圧発生部、６：第１の温度補償部、７：クランプ回路、８：温度補償付きクランプ回路、９：電源電圧補償回路。
【図１】
2005261091.tif 000003
【図２】
2005261091.tif 000004
【図３】
2005261091.tif 000005
【図４】
2005261091.tif 000006
【図５】
2005261091.tif 000007
【図６】
2005261091.tif 000008
【図７】
2005261091.tif 000009
【図８】
2005261091.tif 000010