(57)【要約】      （修正有）【課題】電子装置を切り分ける切断工程において、配線層の一部を構成する導通部における切断面を改善することが可能な電子装置及びその製造方法を提供する。【解決手段】多層配線基板１０上に搭載された電子部品を樹脂で被覆した後、所定の切断位置において切断処理を行ない個片化される電子装置において、多層配線基板１０には、基材２０，３０上の各層に電子部品と回路を形成する配線層２１，２２，３１，３２と外部出力端子部４と、前記所定の切断位置に形成され且つ、外部出力端子部４に電解鍍金を施すために電気的な導通に用いられる導通部２２ａとを有し、前記切断処理の方向で、導通部２２ａよりも下層側に所定の硬度を有する層２０が配置されている。【選択図】図２
2005244125.tif 000002
【特許請求の範囲】
【請求項１】
多層配線基板上に搭載された電子部品を樹脂で被覆した後、所定の切断位置において切断処理を行ない個片化される電子装置において、
前記多層配線基板には、基材上の各層に前記電子部品と回路を形成する配線層と外部出力端子部と、前記所定の切断位置に形成され且つ、前記外部出力端子部に電解鍍金を施すために電気的な導通に用いられる導通部とを有し、
前記切断処理の方向で、前記導通部よりも下層側に所定の硬度を有する層が配置されていることを特徴とする電子装置。
【請求項２】
多層配線基板上に搭載された電子部品を樹脂で被覆した後、所定の切断位置において切断処理を行ない個片化される電子装置の製造方法において、
前記多層配線基板の基材上の各層に前記電子部品と回路を形成する配線層と外部出力端子部を形成する回路形成工程と、
前記外部出力端子部に対し電解鍍金を施す電解鍍金工程と、
前記電解鍍金工程で電気的な導通を得るために用いられ、前記配線層の一部を構成する導通部が形成された前記所定の切断位置で、前記多層配線基板を個々の半導体装置に切断する切断工程とを備え、
前記切断工程においては、前記導通部よりも下層側に所定の硬度を有する層が位置する方向に切断すること
を特徴とする電子装置の製造方法。
【請求項３】
前記切断工程においては、前記導通部よりも下層側に、前記基材、又は金属材料によって形成された配線層が位置する方向に切断すること
を特徴とする請求項２記載の電子装置の製造方法。
【請求項４】
前記切断工程においては、前記導通部よりも下層側に、当該導通部と比較して同等又は同等以上の硬度を有する層が位置する方向に切断すること
を特徴とする請求項２記載の電子装置の製造方法。
【請求項５】
多層配線基板上に搭載された電子部品を樹脂で被覆した後、所定の切断位置において切断処理を行ない個片化される電子装置の製造方法において、
前記多層配線基板の基材上の各層に前記電子部品と回路を形成する配線層と外部出力端子部を形成する回路形成工程と、
前記外部出力端子部に対し電解鍍金を施す電解鍍金工程と、
前記電解鍍金工程で電気的な導通を得るために用いられ、前記配線層の一部を構成する導通部が形成された前記所定の切断位置で、前記多層配線基板を個々の半導体装置に切断する切断工程とを備え、
前記回路形成工程においては、前記切断工程における切断方向に対して前記導通部よりも下層側に所定の硬度を有する層が配設されるように各層を基板上に積層形成すること
を特徴とする電子装置の製造方法。
【請求項６】
前記回路形成工程においては、前記切断工程における切断方向に対して前記導通部よりも下層側に、前記基材、又は金属材料によって形成された配線層が配設されるように各層を基板上に積層形成すること
を特徴とする請求項５記載の電子装置の製造方法。
【請求項７】
前記回路形成工程においては、前記切断工程における切断方向に対して前記導通部よりも下層側に、当該導通部と比較して同等又は同等以上の硬度を有する層が配設されるように各層を基板上に積層形成すること
を特徴とする請求項５記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線基板上に半導体素子や抵抗素子等が直接実装されてなる電子装置、すなわちＣＯＢ(Chip On Board)実装に対応した電子装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、例えば、携帯型電話機や各種のＰＤＡ(Personal Digital Assistant)機器に代表されるようないわゆる携帯型の電子機器は、多機能化が進められる一方で、より一層の小型化及び軽量化を図ることが求められている。このような要求に伴い、電子機器に搭載する電子回路の実装技術についても、益々の省スペース化を図ることが臨まれている。
【０００３】
このような省スペース化を図る実装技術のひとつとしては、電気回路を形成する半導体素子又は抵抗素子等を多層配線基板上に直接実装し樹脂封止後個片化し１つの電子装置とする例えば特許文献１に記載されているＣＯＢ(Chip On Board)実装技術が挙げられる。
【０００４】
ＣＯＢ実装によって形成される電子装置の多層配線基板は、一般に、非導電材料によって薄板状に形成された基材の上に、電気回路の配線を構成する各導電層が薄膜状に積層形成されてなる。そして、この多層配線基板上に電気回路を構成する半導体素子や抵抗素子等の回路素子を実装した後に、該回路素子と多層配線基板に形成された端子とが金（Ａｕ）等によって形成された極細線や半田によって接続される。
【０００５】
【特許文献１】特開２００１−２６８８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上述した電子装置は、大量生産による低コスト化を図る目的で、薄板状に形成された基材上に多数の回路パターンが形成された多層配線基板上の回路パターンの所定の位置に回路素子を実装し回路パターン上を樹脂封止した後に、例えば高速で回転する円板状カッターなどを用いて回路パターン毎に切断され、各々の電子装置が個片化され製造されている。
【０００７】
この切断工程（スライシング工程）においては、回路パターンが形成されていない切断位置（スクライブライン）で切断し、各々の電子装置が個片化される。しかし、一般には１つの基板から半導体装置の取り数を増やす等の生産性向上を図るうえで電子装置に形成された外部出力端子部を電解鍍金処理する際に電気的な導通を得るために用いる配線層の導通部が切断位置に形成される。
【０００８】
しかしながら、従来の電子装置においては、例えば銅（Ｃｕ）等の金属材料によって形成された上記導通部（配線層）が、保護層として形成されるレジスト層を除いて基材に対して最も外側となる位置に形成されている。このため、切断工程においては、切断方向に対して最も下層側（ボトム側とも称されている。）となる位置に導通部が位置することとなる。
【０００９】
このような積層構造とされた従来の電子装置は、切断方向に対して導通部よりも下層側に、比較的硬度が低いレジスト層のみが形成されているため、導通部が切断刃（ブレード）によって切断される際に、この導通部を形成する銅などの比較的硬度が低い金属材料が切断方向に延引され、いわゆるバリとして残ってしまうといった現象が生じる。そして、このバリが電子装置を構成する他の導電層や外部出力端子などに接触することによって、電気的な短絡が生じ、製品としての歩留まりが低下してしまうといった問題があった。
【００１０】
そこで、本発明は、上述した従来の実情に鑑みてなされたものであり、電子装置を切り分ける切断工程において、配線層の一部を構成する導通部における切断面を改善することが可能な電子装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る電子装置は、多層配線基板上に搭載された電子部品を樹脂で被覆した後、所定の切断位置において切断処理を行ない個片化される電子装置において、前記多層配線基板には、基材上の各層に前記電子部品と回路を形成する配線層と外部出力端子部と、前記所定の切断位置に形成され且つ、前記外部出力端子部に電解鍍金を施すために電気的な導通に用いられる導通部とを有し、前記切断処理の方向で、前記導通部よりも下層側に所定の硬度を有する層が配置されていることを特徴とするものである。
【００１２】
また、本発明に係る電子装置の製造方法は、多層配線基板上に搭載された電子部品を樹脂で被覆した後、所定の切断位置において切断処理を行ない個片化される電子装置の製造方法において、前記多層配線基板の基材上の各層に前記電子部品と回路を形成する配線層と外部出力端子部を形成する回路形成工程と、前記外部出力端子部に対し電解鍍金を施す電解鍍金工程と、前記電解鍍金工程で電気的な導通を得るために用いられ、前記配線層の一部を構成する導通部が形成された前記所定の切断位置で、前記多層配線基板を個々の半導体装置に切断する切断工程とを備え、前記切断工程においては、前記導通部よりも下層側に所定の硬度を有する層が位置する方向に切断することを特徴とするものである。
【００１３】
更に、本発明に係る電子装置の製造方法は、多層配線基板上に搭載された電子部品を樹脂で被覆した後、所定の切断位置において切断処理を行ない個片化される電子装置の製造方法において、前記多層配線基板の基材上の各層に前記電子部品と回路を形成する配線層と外部出力端子部を形成する回路形成工程と、前記外部出力端子部に対し電解鍍金を施す電解鍍金工程と、前記電解鍍金工程で電気的な導通を得るために用いられ、前記配線層の一部を構成する導通部が形成された前記所定の切断位置で、前記多層配線基板を個々の半導体装置に切断する切断工程とを備え、前記回路形成工程においては、前記切断工程における切断方向に対して前記導通部よりも下層側に所定の硬度を有する層が配設されるように各層を基板上に積層形成することを特徴とするものである。
【発明の効果】
【００１４】
本発明に係る電子装置及びその製造方法によれば、各層が形成された基材を個々の電子装置に切断するに際して、切断方向に対して導通部よりも下層側に所定の硬度を有する層が位置することとなる。このため、導通部を形成する比較的硬度が高い材料が切断方向に延引されてしまうことを抑制することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【００１６】
まず、図１に示す構造とされた電子装置１について説明する。なお、図１においては、複数の電子装置１が切断される直前の状態を示している。
【００１７】
電子装置１は、図１に示すように、多層配線基板１０上にＣＯＢ実装技術により複数の電子部品２（例えば、半導体素子や抵抗素子など）を電気回路を形成する各所定の位置に実装し、外部出力端子４など以外の電子部品２を含む所定の領域を樹脂部３により封止し、１点鎖線Ａ，Ｂ間のスクライブラインを矢印方向から切断し個片化することで形成される。
【００１８】
次に本発明の多層配線基板１０の構造を図２で説明する。図２は、図１中の１点鎖円Ｃで囲んだ領域の拡大断面図である。
【００１９】
多層配線基板１０は、図２に示すように、第１のチップ１１と第２のチップ１２とが接着層１３を介して接合一体化され、後述するように複数の配線層を有する構造とされている。
【００２０】
第１のチップ１１は、非導電性材料によって薄板状に形成された第１の基材２０と、この第１の基材２０の一方主面に形成された第１の配線層２１と、第１の基材２０の他方主面に形成された第２の配線層２２とを有している。
第２のチップ１２は、非導電性材料によって薄板状に形成された第２の基材３０と、この第２の基材３０の一方主面に形成された第３の配線層３１と、第２の基材３０の他方主面に形成された第４の配線層３２とを有している。
【００２１】
ここで、第１乃至第４の配線層２１，２２，３１，３２は、例えば銅（Ｃｕ）等の良好な導電性を示す金属材料によって形成されている。また、第１及び第２のチップ１１，１２においては、第１乃至第４の配線層２１，２２，３１，３２がそれぞれレジスト層４０，４１，４２，４３によって充填されるとともに、これらレジスト層４０，４１，４２，４３の主面が平坦化されている。すなわち、第１及び第２のチップ１１，１２は、レジスト層４１，４２によって平坦化された一面を突き合わせ、接着層１３を介して接合されてなる構造とされている。
【００２２】
また、第２のチップ１２において外方に臨む側の主面には、レジスト層４３の一部が開口されるとともに、この開口部に、第４の配線層３２に対して電気的に接続する外部出力端子４が形成されている。外部出力端子４は、例えば金（Ａｕ）等の金属材料が電解鍍金等により形成されている。
【００２３】
また、第２の配線層２２の一部には、外部出力端子４に対して電解鍍金を施す際に電気的な導通を得るために用いられる導通部２２ａが形成され、スルーホールを介して外部端子４に接続されている。
なお、導通部を第２の配線層２２で形成したが、該導通部を第３又は第４の配線層３１，３２で形成しても良い。
【００２４】
つぎに、電子装置１を製造する方法について説明する。
【００２５】
先ず、多層基板１０は、第１及び第２の基材２０，３０を用意し、これら第１及び第２の基材２０，３０のそれぞれの主面に第１乃至第４の配線層２１，２２，３１，３２を形成する。
【００２６】
次に、第１及び第２の基材２０，３０の主面を所定のレジスト材料によって充填・平坦化し、レジスト層４０，４１，４２，４３を形成する。  次に、以上のようにして形成された第１のチップ１１と第２のチップ１２とを、接着層１３を介して接合一体化する。なお、本実施の形態においては、第１のチップ１１及び第２のチップ１２の各層を形成した後に、これら第１のチップ１１及び第２のチップ１２を接合しているが、これら第１のチップ１１及び第２のチップ１２を接合した後に、残りの各層を形成するとしてもよい。
【００２７】
次に第２の配線層２２の導通部２２ａにより、外部出力端子４が例えば金（Ａｕ）等の金属材料で電解鍍金により形成される。
【００２８】
次に、以上のようにして積層構造とされた多層配線基板１０上に複数の電子部品２（例えば、半導体素子や抵抗素子など）を電気回路を形成する各所定の位置に実装し、外部出力端子４など以外の電子部品２を含む所定の領域を樹脂封止する樹脂部３を形成し、図１中の１点鎖線Ａ，Ｂ間のスクライブライン位置で、同図中の矢印で示す方向に、例えば高速で回転する円板状カッターなどを用いて切断する（切断工程）。
【００２９】
このとき、第２の配線層２２の一部を構成する導通部２２ａよりも切断方向に対して下層側には、レジスト層４０と比較して十分に高い硬度を有する第１の基材２１が位置している。したがって、この第１の基材２１が、導通部２２ａを切断するに際して、後方から所定の剛性を保って支持する、いわば当て板として機能し、導通部２２ａを形成する金属材料（Ｃｕ）が切断方向に延引されてしまうことを防止することができる。
【００３０】
ここで、導通部２２ａが第１の基材２１における反対側の主面に形成されている場合、すなわち、レジスト層４０側に形成されている場合を想定すると、この導通部２２ａよりも下層側に硬度が比較的低いレジスト層４０のみが位置することとなる。この場合、導通部２２ａを切断する際に、この導通部２２ａの後方（下層側）に支えとなる層が存在しないため、導通部２２ａが切断方向に延引されてしまい、半導体回路チップ１０に短絡などが生じる虞がある。
【００３１】
しかしながら、本実施の形態では、上述の構造とされた電子装置１の多層配線基板１０について、導通部２２ａよりも下層側に所定の硬度を有する層（すなわち、第１の基材２０）が位置する方向に切断していることから、導通部２２ａにおける切断面を改善することができる。
【００３２】
なお、電子装置１において、仮に第３の配線層３１に導通部を形成し、該導通部切断する際には、この該導通部よりも下層側にレジスト層４２よりも硬度が高い接着層１３、及び第１の基材２０などが存在し、これらが支えとして機能することから、切断面に劣化が生じることはない。
【００３３】
また、本実施の形態においては、導通部２２ａよりも下層側に第１の基材２０が位置する方向に切断するものとしたが、所定の硬度を有する層であれば、第１の基材２０に限定されるものではない。具体的には、導通部２２ａと比較して同等又は同等以上の硬度を有する層であればよく、このような層としては、例えば他の基材又は配線層であってもよい。
【００３４】
また、第１及び第２のチップ１１，１２や多層配線基板１０の各層を形成する際に、切断工程における切断方向に対して導通部２２ａよりも下層側に所定の硬度を有する層が配設されるように各層を基板上に積層形成してもよい。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態として示す電子装置を説明するための概略断面図である。
【図２】本発明の実施の形態として示す電子装置の多層配線基板の構造を説明するための概略断面図である。
【符号の説明】
【００３６】
１０    多層配線基板
１１    第１のチップ
１２    第２のチップ
１３    接着層
２０    第１の基材
２１    第１の配線層
２２    第２の配線層
２２ａ  導通部
３０    第２の基材
３１    第３の配線層
３２    第４の配線層
３２ａ  導通部
４      外部出力端子部
【図１】
2005244125.tif 000003
【図２】
2005244125.tif 000004