(57)【要約】 【課題】  ｎ型基板の上にｎ型受光層を成長させてマスクを通してｐ型不純物を選択拡散してｐ領域を受光層の中に設けた受光素子が主流であるが、拡散制御が難しくｐｎ接合の深さが一定せず感度、暗電流がばらつき逆バイアスによって静電容量が増え高速応答性に劣る。ｎ型基板の上にｎ型受光層、ｐ型受光層をエピタキシャル成長して周辺部をメサエッチしてＳｉＮ、ＩｎＰ膜で覆うメサ型の受光素子は漏れにより暗電流が大きくなり歩留まりが悪い。高速応答性、感度に優れ暗電流の少ない受光素子を提供すること。【解決手段】  ｎ型基板の上に、ｎ型バッファ層、ｎ型受光層、ｐ型受光層をエピタキシャル成長し、周辺部に高濃度のｎ型不純物を拡散、イオン注入で導入し上面からバッファ層に至るｎ型遮蔽領域を作る。【選択図】  図７
2005260118.tif 000002
【特許請求の範囲】
【請求項１】
中央部は受光領域であってｎ型半導体基板の上に、ｎ型バッファ層と、ｎ型受光層と、ｐ型受光層がエピタキシャル成長法によって形成され、受光領域の周囲は、拡散またはイオン注入で形成された受光層内のｐ型不純物濃度以上のｎ型不純物濃度をもつｎ型遮蔽領域によって取り囲まれており、ｎ型半導体基板の底面にｎ電極を形成し、ｐ型受光層にはｐ電極を形成してある事を特徴とする受光素子。
【請求項２】
周辺部のｎ型遮蔽領域のｎ型不純物濃度が１×１０１８ｃｍ−３以上である事を特徴とする請求項１に記載の受光素子。
【請求項３】
ｐ電極はｐ型受光層の上面の一部に形成され残りのｐ型受光層は透明な反射防止膜で被覆され、検出すべき光信号は反射防止膜の側から入射する上面入射型である事を特徴とする請求項１又は２に記載の受光素子。
【請求項４】
ｐ型受光層とｐ電極の間にｐ型、ｎ型受光層よりもバンドギャップの広い半導体からなるｐ型窓層があることを特徴とする請求項３に記載の受光素子。
【請求項５】
ｎ電極はｎ型基板の裏面の一部に形成され残りの基板裏面には透明の反射防止膜が形成され検出すべき光信号は基板の裏面の反射防止膜を通って入射する裏面入射型であることを特徴とする請求項１又は２に記載の受光素子。
【請求項６】
基板はｎ型ＩｎＰで、バッファ層はｎ型ＩｎＰで、受光層はｎ型ＩｎＧａＡｓとｐ型ＩｎＧａＡｓである事を特徴とする請求項１〜５の何れかに記載の受光素子。
【請求項７】
基板はｎ型ＧａＡｓで、バッファ層はｎ型ＧａＡｓで、受光層はｎ型ＧａＩｎＮＡｓとｐ型ＧａＩｎＮＡｓである事を特徴とする請求項１〜５の何れかに記載の受光素子。
【請求項８】
ｐ型受光層のｐ型不純物はＺｎであり、ｎ型基板とｎ型遮蔽領域のｎ型不純物はＳ、ＳｉまたはＳｎであることを特徴とする請求項１〜７の何れかに記載の受光素子。
【請求項９】
ｎ型半導体基板上に、ｎ型バッファ層、アンドープまたは低濃度ドープｎ型受光層、ｐ型受光層をエピタキシャル成長させ、中央部は受光領域として、ｎ型、ｐ型受光層、ｎ型バッファ層を残しておき、中央の受光領域を取り囲む周辺部にｐ型受光層のｐ型不純物濃度より高濃度のｎ型不純物を選択拡散またはイオン注入法によって導入し、ｐ型受光層の上にはｐ電極を、ｎ型半導体基板の裏面にはｎ電極を形成することを特徴とする受光素子の製造方法。
【請求項１０】
半導体基板はｎ型ＩｎＰで、受光層はｎ型ＩｎＧａＡｓ、ｐ型ＩｎＧａＡｓであり、受光層のうちｎ型受光層はアンドープまたはＳｉ或いはＳをドーパントとしてエピタキシャル成長したｎ型ＩｎＧａＡｓで、ｐ型受光層はＺｎをドーパントとしてエピタキシャル成長したｐ型ＩｎＧａＡｓである事を特徴とする請求項９に記載の受光素子の製造方法。
【請求項１１】
半導体基板はｎ型ＧａＡｓで、受光層はｎ型ＧａＩｎＮＡｓ、ｐ型ＧａＩｎＮＡｓであり、受光層のうちｎ型受光層はアンドープまたはＳｉあるいはＳをドーパントとしてエピタキシャル成長したｎ型ＧａＩｎＮＡｓで、ｐ型受光層はＺｎをドーパントとしてエピタキシャル成長したｐ型ＧａＩｎＮＡｓである事を特徴とする請求項９に記載の受光素子の製造方法。
【請求項１２】
受光領域の周囲を取り囲む周辺部のｎ型遮蔽領域は、ＳｎにＩｎＰ結晶を拡散する温度での飽和量以上に加えたものを５００℃以上に加熱した際に生じる気体からのＳｎの拡散によって作製することを特徴とする請求項１０に記載の受光素子の製造方法。
【請求項１３】
受光領域の周囲を取り囲むｎ型遮蔽領域は、ＳｎまたはＳｉ又はＳをイオン注入によって作製することを特徴とする請求項１０又は１１に記載の受光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は暗電流が小さく高速応答性に優れたｐｉｎ構造を有する光通信用受光素子および歩留まりの高い受光素子の製造方法に関する。
【背景技術】
【０００２】
【非特許文献１】唐内一郎、藤村康、岩崎孝、寺内均、山林直之、「大受光面積ＩｎＧａＡｓ  ＰＩＮ−ＰＤ」、住友電気、第１４１号、１９９２年９月号、ｐ２１−２６
【０００３】
【非特許文献２】Ichiro Tonai, TakashiYano and Hiroshi Okuda,"InGaAs PIN Photodiodes for Monitoring the OpticalOutput Power of Semiconductor Laser Diodes, IEEE Tokyo Section, Denshi TokyoNo. 28 (1989), p78-81
【０００４】
【非特許文献３】道口健太郎、矢野浩、澤田宗作、関口剛、神山博幸、黒田正孝「ＩｎＰパッシベーション構造ｐｉｎＰＤとその応用」ＳＥＩテクニカルレビュー第１５１号、１９９７年９月号、ｐ１８−２２
【０００５】
従来、半導体受光素子（Photodiode）は、ｎ型半導体基板の上にアンドープまたはｎ型不純物を微量ドープしたｎ型受光層をエピタキシャル成長によって作製し、マスク開口部を通して受光領域となる部分にＺｎなどのｐ型不純物を選択的に拡散させｐ領域を作り受光層内部にｐｎ接合を設け、ｎ型基板にｎ電極を、ｐ領域にｐ電極を形成して製造していた。
【０００６】
ｐ型不純物をドープする前のｎ型受光層のキャリヤ（電子）濃度は、１×１０１６ｃｍ−３以下である。選択拡散というのはマスクを通して局所的に不純物を熱拡散するという意味である。選択というのは単に場所を選ぶということである。拡散係数などの相違を利用した拡散という意味ではない。
【０００７】
図１によって従来例にかかる選択拡散による受光素子の一般的な製造工程を説明する。これは上面入射型の受光素子であるが、裏面入射型の受光素子も拡散工程は同様である。
【０００８】
図１の（１）のように高濃度ドープｎ型基板結晶（ＩｎＰ、ＧａＡｓ、Ｓｉなど）２の上にｎ型バッファ層３、ｎ型受光層４をエピタキシャル成長する。受光層４はアンドープか低濃度ドープである。アンドープでもｎ型になる。受光層４の上にｎ型窓層を付けることもあるが、ここでは窓層がないものを示す。それがエピウエハである。図１（２）のように拡散マスクとなるべきＳｉＮ膜５をＰ−ＣＶＤ法などで受光層４の上を被覆する。
【０００９】
図１（３）に示すようにフォトリソグラフィによってパターニングしＳｉＮ膜５の素子中央部に当たる部分に穴を開ける。気相状態から穴を通してＺｎを拡散してｎ型受光層４の内部中央にｐ領域６を作る。ｐ領域６とｎ型受光層４の境界線に皿型のｐｎ接合２６、２５ができる（図１（４））。表面側に透明の反射防止膜（ＳｉＯＮなど）７をＰ−ＣＶＤ法などで成膜する（図１（５））。ついで反射防止膜７の一部を除去して、そこへｐ電極８を蒸着し加熱し合金化する（図１（６））。それでオーミック接合できる。ｎ型基板２の裏面にｎ電極９を蒸着し合金化してオーミック接合する。それが普通の受光素子の製造方法である。これは上面入射である。
【００１０】
ｐ電極を広くし裏面のｎ電極の一部に穴を開けて反射防止膜で覆い裏面から光が入射するようにしたものが裏面入射型である。上面入射型でも裏面入射型でもｐ領域の生成方法は同様である。
【００１１】
上に述べたような不純物選択拡散によって皿型のｐ領域、ｐｎ接合を作製して受光素子とするのは一般的な手法である。そのため現在もなお拡散による受光素子が主流である。
【００１２】
ところがＺｎ拡散による受光素子には、なお難点がある。ｐｎ接合が受光層の間に形成されなければならないが、受光層は薄くて２μｍ程度である。厚くても６μｍまでである。ｐｎ接合というのは電子濃度ｎと正孔濃度ｐが等しい点（ｐ＝ｎ）を繋いだ面であるが拡散による正孔濃度の傾斜は大きくて正確にその位置（深さ）を与えるのは難しい。その難しさが製品歩留まりを下げる。
一般に、受光素子の高速応答性を高めるためにはｐｎ接合は階段状の急峻な接合にする必要がある。Ｚｎなどｐ型不純物を熱拡散することによって得られたｐｎ接合は緩やかな傾斜をもっている。だから熱拡散によって作ったｐｎ接合は高速応答性において劣る。
【００１３】
さらにマスク開口を通しＺｎを熱拡散し皿型のｐ領域６、ｐｎ接合２６、２５を作るので、横方向ｐｎ接合２６だけでなく縦方向に伸びるｐｎ接合２５もできる。ｐｎ接合の周囲にはアンドープまたはｎ型不純物を微量ドープした１×１０１６ｃｍ−３以下のｎ型の結晶層が存在するから、逆バイアスを印加したとき、空乏層がｐｎ接合から縦方向だけでなく横方向にも広がる。横方向に空乏層が広がることによって実効的な受光面積が広がり静電容量が大きくなり遅延時間が増え応答速度を下げる、という欠点がある。
【００１４】
図３の（１）にｐｎ接合の横方向の肥大を示す。逆バイアスをかけるとｐｎ接合から両側へ空乏層が広がる。濃度の低いｎ型受光層４の内部へ特に空乏層の広がりが大きくなる。水平のｐｎ接合２６から下向きに広がる空乏層３２は感度を増強して有益であるが、縦型のｐｎ接合２５から横向きに広がる横空乏層３３は実効的な接合容量を肥大させる。接合容量が大きいと遅延時間（τ＝ＣＲ）が長くなるので好ましい事ではない。
【００１５】
また、熱拡散によってＺｎをドープする場合、ドーパント原料の量と温度を一定にして時間でｐｎ接合深さを制御する。しかし実際には深さ制御は難しく、選択拡散の深さ（ｐｎ接合の深さ）がばらつく。ウエハの面内でもｐｎ接合深さｄがばらつくし、異なるウエハ間でもｐｎ接合深さｄが異なる。同じようなマスクを通して同じ濃度のドーパントを気相、液相、固相拡散するのであるが、ウエハの部位によってＺｎがうまく入って行くところもあるがなかなか入らない部位もある。ウエハの表面状態が部位によって異なるからである。一部に酸化膜があったりしてＺｎの拡散の速さが大きく異なる。そのため受光層の中でのｐｎ接合の深さがばらつきｐｎ接合位置が安定しない。そのため感度や容量がばらつき受光素子製造歩留まりを下げる。
【００１６】
そのようなことはマスクを通したｐ型ドーパントの熱拡散でｐ領域を作る限り避けることができない。熱拡散を使わずにｐｎ接合を形成する手法もある。それは受光層のｐｎ接合をエピタキシャル成長によって作製する方法である。ｎ型半導体基板の上に、アンドープまたはｎ型不純物をドープした受光層とｐ型不純物をドープした受光層を順にエピタキシャル成長してｐｎ接合をエピ層の境界面に生成する。その場合は、ｎ型受光層とｐ型受光層の境界面が全部ｐｎ接合になるからｐｎ接合は急峻な階段型接合になる。境界が急峻になるから高速応答性に優れる。何よりも、ｎ型層とｐ型層の境界がｐｎ接合なのでｐｎ接合の高さが確実に決まり深さがばらつくというようなことはない。ｐｎ接合の位置が決まり特性のばらつきも減る筈である。
【００１７】
図２にそのようなエピタキシャル成長型の受光素子の製造方法を説明する。これも上面入射型のものであるが裏面入射型でも同様の問題がある。ｎ型基板（ＩｎＰ、ＧａＡｓ、Ｓｉなど）の上に、ｎ型バッファ層３、ｎ型受光層２２、ｐ型受光層２３をエピタキシャル成長させる（図２（１））。不純物を拡散するのではなくｐ型の受光層２３をエピ成長で作ってしまう。だからｎ型、ｐ型受光層２２、２３の境界がｐｎ接合２６となる。水平のｐｎ接合２６であり縦型の部分を持たない。
【００１８】
図２（２）のように、Ｐ−ＣＶＤ法などでＳｉＮマスク２７を形成し、これは反射防止膜としての機能を兼ねることが可能である。図２（３）のように、フォトリソグラフィでレジストパターンを作り素子の両側の部分をメサエッチングする。これはｐｎ接合の面積を減らすためである。のこされた隆起部がメサ型だからメサエッチングという。ｎ型バッファ層３、ｎ型受光層２２、ｐ型受光層２３の側面２９、２９が露出し、バッファ層３の中間部上面２８、２８も一部露呈するようになる。ｐｎ接合が空間に露呈すると、そこから短絡し漏れ電流が流れるので、ＩｎＰ膜などのパッシベーション膜３０で周囲壁面２９とバッファ層上面２８を被覆する（図２（４））。ＳｉＮ膜２７の一部を除去して、そこへｐ電極８を蒸着し加熱合金化する。ｎ型基板２の裏面にｎ電極材料を蒸着し合金化処理してｎ電極９とする。
【００１９】
以上の工程で作った受光素子もある。メサエッチングする理由は次のようである。ｎ型層の上にｐ型層を形成して間にｐｎ接合を作るが、そのままではｐｎ接合面積がチップ面積に等しくなり広すぎる。ｐｎ接合が広いと静電容量が増加して遅延時間が増え高速応答性がないので、受光層の周囲４辺をメサエッチングしてｐｎ接合を狭くするようにする。ｐｎ接合が側方に露呈されると多数の接合準位のため逆バイアスを掛けた時そこで漏れ電流（リーク電流）が流れる。漏れ電流は光信号がない時も流れるので暗電流と呼ばれる。これはノイズであるが温度変化も大きいので信号による光電流を的確に取り出すことができない。
【００２０】
それは側面にｐｎ接合の端が露出するからいけないので、メサエッチングで露出したｐｎ接合の端を、ＩｎＰ膜、ＳｉＮ膜などで覆い隠すようにするものもある。それをパッシベーション膜というがｐｎ接合を覆って漏れ電流を減らす作用がある。それで暗電流が減少する。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかし、そのようにｐｎ接合の露出端をＩｎＰやＳｉＮで覆った構造であっても、メサエッチング後の端面が汚染されていたり被覆したＩｎＰ膜の結晶品質のばらつきなどのため電流が漏れる。必ずしも暗電流は改善されず歩留まりは悪い。選択拡散法によるものと同じように逆バイアスを掛けると空乏層が側方へも広がるという欠点もある。それを図３の（２）に示す。ｐｎ接合２６から下方向と下斜め方向に空乏層３２、３３が広がっている。空乏層面積が増えるので静電容量が大きくなり遅延時間が増える。
【００２２】
メサエッチングにも問題がある。エッチングにはドライエッチングとウエットエッチングがある。受光層の側辺を削るためのエッチングはどちらでも行うことができる。もしもウエットエッチングによって受光層の周辺部を除去すると、残った部分は台形になりメサという呼び名にふさわしい形になる。エッチング面が傾斜面となるからエッチング量のばらつきによってｐｎ接合面積がばらつくことになる。それが静電容量、光電流のばらつきをもたらす。それは好ましくないことである。
【００２３】
もしもドライエッチングによって受光層の周辺部を除去すると、エッチング面はきれいに底面に垂直になる。ｐｎ接合面積は一定になる。しかし深さ方向にプラズマが飛んで側面が削られるのだから結晶に与えるダメージが大きい。それによって暗電流が増加するということもある。そのようにエピタキシャル成長で作ったｎ型およびｐ型受光層をメサエッチングしてＩｎＰ、ＳｉＮ膜で覆うという構造にはなお難点がある。そういう訳もあってなお受光素子のｐ領域はＺｎなどの熱拡散によって形成されることが多い訳である。
【課題を解決するための手段】
【００２４】
本発明は、ｎ型基板の上にｎ型受光層、ｐ型受光層をエピ成長させて、中央部のｐ型領域を残して両側の部分にｎ型不純物を選択拡散して両側部分をｎ型領域として、ここへ電流が通らないようにした。エッチングして両側部分を落としてしまうのではなくて両側部分にｎ型不純物を拡散またはイオン注入して両側部分をｎ型領域としｐｎ接合を中央部の狭い範囲に限局する。それによってｐｎ接合の端からの漏れ電流発生、暗電流を防ぎ、空乏層の肥大を抑制し高速応答性を得るようにした。
【００２５】
ｎ型基板やｎ型受光層のｎ型と区別するために、中央部の受光領域の周辺に拡散、イオン注入で設けたｎ型領域を「ｎ型遮蔽領域」と呼ぶことにする。ｎ型遮蔽領域は、エピタキシャル成長したものに事後的にｎ型不純物をドープするものだから層組成は一様でない。ｐ型窓層をｎ型遮蔽領域にしたものは窓層と同じ組成をもつｎ型となる。ｐ型受光層、ｎ型受光層をｎ型遮蔽領域としたものは受光層と同じ組成をもつｎ型である。ｎ型バッファ層をｎ型遮蔽領域にしたものはバッファ層の組成をもつｎ型である。
【００２６】
もちろんドーパント濃度も一様でない。ｐ型窓層、ｐ型受光層をｎ型遮蔽領域にした部分は、ｎ型不純物のドナー濃度（ＮＤ）から元のｐ型不純物のアクセプタ濃度（ＮＡ）を差し引いたものが実効的なｎ型不純物濃度（ＮＤ’＝ＮＤ−ＮＡ）となる。ｐ型受光層のアクセプタ濃度ＮＡはかなり大きいので、それを上回る高濃度のｎ型ドーピング（ＮＤ＞ＮＡ）をする必要がある。だからｎ型遮蔽領域のドーピング濃度は１０１８ｃｍ−３以上（ＮＤ≧１０１８ｃｍ−３）である。ｎ型受光層、ｎ型バッファ層の両側のｎ型遮蔽層は、元のドナー濃度ＮＤ０と遮蔽領域のドーピング量の和になる（ＮＤ’＝ＮＤ＋ＮＤ０）。だからｎ型遮蔽領域のドナー濃度は不均一であるが、遮蔽領域をキャリヤが走るのではないし、それは差し支えないことである。
【００２７】
ｐｎ接合の両側をいったんエッチング除去してからパッシベーション膜を付けるのではない。だから不規則な結晶構造によって境界準位がたくさんできて、それが漏れ電流を引き起こすというようなことはない。同じようにｐ領域の両側にｎ型遮蔽領域があるが、それはｎ型拡散、イオン注入で形成したもので、ｐｎ接合の両側を一旦除去してからｎ型層をエピ成長させる埋め込み型レーザとはまた違う。埋め込み型レーザは発光部を極めて狭いストライプにする必要があるから両側をエッチング除去してｎ型層をエピ成長させるが本発明はそのような必要はないので埋め込んでいるのではない。ｎ型遮蔽領域は拡散やイオン注入で作るからｐｎ接合の両側が露呈する瞬間はない。だから結晶性が劣化するということはないのである。
【発明の効果】
【００２８】
本発明は、マスクを通した選択拡散ではなくて、エピタキシャル成長法でｐｎ接合を形成する。だからｐｎ接合の深さにばらつきはなく正確に深さを決めることができる。ウエハ内、ウエハ間でのｐｎ接合の位置のばらつきは少なくなる。そのため従来の不純物選択拡散法の受光素子で問題となっていた感度、容量のばらつきによる低歩留まりを改善することができる。ｐｎ接合の側面は高濃度ｎ型の遮蔽領域だから空乏層が伸びない。空乏層厚みはドーパント濃度の逆数の平方根に比例するからである。だから、横方向に空乏層が伸びて静電容量が余分に増大するということはない。ｐｎ接合を急峻な階段型にできるため高速応答性に優れる。それは熱拡散法の受光素子に比較しての長所である。
【００２９】
本発明は、受光領域の周囲を一旦除去するのではなくて、ｎ型不純物の拡散、イオン注入によって周辺ｎ型遮蔽領域を生成する。エピタキシャル成長でｐｎ接合を作りメサエッチングしパッシベーション膜を付ける従来法に比較して、ｎ型遮蔽領域でｐｎ接合を囲むようにした本発明はメサエッチングが不要で、メサエッチングに起因していたｐｎ接合の端からの電流リークの問題がなくなる。そのため暗電流が小さく安定し温度特性も安定する。そのため歩留まりが上昇する。
【００３０】
受光領域が高濃度のｎ型不純物を含むｎ型遮蔽領域によって囲まれるので、バイアス電圧を印加した際に、空乏層が横に広がることを防止することができる。空乏層が横に広がると容量が増えるが本発明では空乏層は横方向へ伸びないので静電容量が増えない。受光素子の高速応答性を上げるためには、受光径を小さくし容量を減らす必要がある。例えば１０Ｇｂｐｓの高速応答を得るためには、従来法では受光径を２０μｍ〜３０μｍにする必要がある。それでも逆バイアス印加によりｐｎ接合が横方向へ１０μｍ径分ほど伸びるから、実効的に３０μｍ〜４０μｍの直径になっている。
【００３１】
本発明は逆バイアスを印加しても空乏層が横へ広がらないため受光径を従来の素子よりも１０μｍ程度大きくする（３０μｍ〜４０μｍφ）ことが可能となる。だから従来法に比べ電極形成（ｐ電極）のプロセスが容易になる。
【発明を実施するための最良の形態】
【００３２】
本発明の方法によってＩｎＰ系、ＧａＡｓ系、Ｓｉ系の受光素子を作製できる。 
層構造を上から記述する。
【００３３】
（ア）  ＩｎＰ系の場合 
ｐ電極：  反射防止膜（上面入射型） 
ｐ型ＩｎＰ窓層                ：ｎ型ＩｎＰ遮蔽領域 
ｐ型ＩｎＧａＡｓ受光層         ：ｎ型ＩｎＧａＡｓ遮蔽領域 
ｎ型ＩｎＧａＡｓ受光層        ：ｎ型ＩｎＧａＡｓ遮蔽領域 
ｎ型ＩｎＰバッファ層           ：ｎ型ＩｎＰ遮蔽領域 
ｎ型ＩｎＰ基板 
ｎ電極：  反射防止膜（裏面入射型） 
上面入射型の場合、反射防止膜は上面に、裏面入射型の場合、反射防止膜は下側にある。
【００３４】
（イ）  ＧａＡｓ系の場合（図９） 
ｐ電極：  反射防止膜（上面入射型） 
ｐ型ＧａＡｓ窓層                ：ｎ型ＧａＡｓ遮蔽領域 
ｐ型ＧａＩｎＮＡｓ受光層         ：ｎ型ＧａＩｎＮＡｓ遮蔽領域 
ｎ型ＧａＩｎＮＡｓ受光層        ：ｎ型ＧａＩｎＮＡｓ遮蔽領域 
ｎ型ＧａＡｓバッファ層           ：ｎ型ＧａＡｓ遮蔽領域 
ｎ型ＧａＡｓ基板 
ｎ電極：  反射防止膜（裏面入射型） 
上面入射型の場合、反射防止膜は上面に、裏面入射型の場合、反射防止膜は下側にある。
【００３５】
本発明によって上面入射型、裏面入射型の受光素子を製造することができる。
【００３６】
［（Ａ）．上面入射型の受光素子の製造方法（図４）］ 
上面入射型の受光素子に本発明を適用した場合の製造工程を図４によって述べる。高濃度ドープｎ型基板２の上に、ｎ型バッファ層３、ｎ型受光層２２、ｐ型受光層２３をエピ成長させる（図４（１））。それがエピウエハである。受光層がｎ型受光層２２とｐ型受光層２３に分かれている。境界がｐｎ接合２６である。ｐ型は高濃度ドープであるが、ｎ型は低濃度ドープあるいはアンドープとする。ｎ型の方へ特に空乏層を広く伸ばす必要があるからである。図４（２）に示すようにエピ層の上に、拡散マスクとなるＳｉＮ膜２７をＰ−ＣＶＤ法などで形成する。ＳｉＮは中央部を残し周辺部をエッチング除去する。素子の中心に開けるのではなくて周辺部に窓を開けるようにする。
【００３７】
図４（３）のように周辺部の窓を通し上からｎ型不純物を熱拡散またはイオン注入する。両側の受光層２３、２２、バッファ層３の部分がｎ型遮蔽領域３８となる。ｎ型領域はバッファ層３に一部が掛かるようにする。バッファ層３の上境界より下までｎ型遮蔽領域３８があれば良く、基板２の一部にめり込んでいても良い。深さの限定が緩やかでｎ型ドーパントの制御が容易である。そうして両側がｎ型になるのでｐｎ接合２６が狭くなる。ｐｎ接合２６の大きさはマスク２７で決まるから一定である。その上に反射防止膜（ＡＲ膜；Anti-reflection film）として例えばＳｉＯＮ膜を成膜する（図４（４））。これは入射光が反射されず全部入射するための膜である。図４（５）に示すように反射防止膜７の一部をエッチング除去してｐ電極材料を蒸着し合金化処理しオーミック接合させる。それがｐ電極８となる。図４（６）のようにｎ型基板２の裏面にｎ電極材料を蒸着し加熱し合金化する。これによってオーミック接合したｎ電極９ができる。
【００３８】
上面入射型受光素子の具体的な例を図７に示す。これはｎ型ＩｎＰ基板２の上に、ｎ型ＩｎＰバッファ層、ｎ型ＩｎＧａＡｓ受光層、ｐ型ＩｎＧａＡｓ受光層をエピタキシャル成長し、ＳｉＮ膜で中央部を覆い、Ｓｎを拡散してｎ型遮蔽領域３８を周囲に作ってｐ電極８をｐ型ＩｎＧａＡｓ受光層に、ｎ電極９をｎ型ＩｎＰ基板２の裏面に付けたものである。
【００３９】
［（Ｂ）．裏面入射型の受光素子の製造方法（図５）］ 
裏面入射型の受光素子に本発明を適用した場合の製造工程を図５によって述べる。途中までは上面入射型と同じである。高濃度ドープｎ型基板２の上に、ｎ型バッファ層３、ｎ型受光層２２、ｐ型受光層２３をエピ成長させる（図５（１））。それがエピウエハである。受光層がｎ型受光層２２とｐ型受光層２３に分かれている。境界がｐｎ接合２６である。ｐ型受光層２３は高濃度ドープであるが、ｎ型受光層２２は低濃度ドープあるいはアンドープとする。ｎ型の方へ特に空乏層を広く伸ばす必要があるからである。図５（２）に示すようにエピ層の上に、拡散マスクとなるＳｉＮ膜２７をＰ−ＣＶＤ法などで形成する。ＳｉＮは中央部を残し周辺部をエッチング除去する。
【００４０】
開口部（窓）を素子の中心に開けるのではなくて周辺部に開けるようにする。図５（３）のように、上からｎ型不純物を熱拡散またはイオン注入する。両側の受光層２３、２２、バッファ層３の部分がｎ型遮蔽領域３８となる。ｎ型遮蔽領域３８はバッファ層３に一部が掛かるようにする。バッファ層３の上境界より下までｎ型遮蔽領域３８があっても良く、基板２に一部にめり込んでいても良い。深さの限定が緩やかでｎ型ドーパントの制御が容易である。そうして両側がｎ型になるのでｐｎ接合２６が狭くなる。ｐｎ接合２６の大きさはマスク２７で決まるから一定である。マスク２７の一部を除去してｐ型受光層２３の上にｐ電極材料を蒸着し合金化しｐ電極８とする（図５（４））。ｎ型基板２の裏面にＰ−ＣＶＤ法などによって反射防止膜３９（ＡＲ膜）を形成する（図５（５））。反射防止膜３９の周辺部を除去して露呈した基板２面にｎ電極材料を蒸着する。加熱合金化処理してｎ電極９とする。基板裏面中央部が入射光が入る開口部となる。
【００４１】
図１の受光素子はｐ型不純物を中央部に熱拡散するものであるが、本発明の受光素子（図４、５）は両側部にｎ型不純物を拡散するものである。拡散の代わりにイオン注入をしても良い。マスクとしてＳｉＮなどを使うが、それは中央部にｎ型不純物が入るのを防ぎ中央部は除去しないので、その下のｐ領域の保護にも有用である。
【００４２】
こうしてできたｐｎ接合は両方のｎ型遮蔽領域３８に仕切られる。ｎ型遮蔽領域３８は高濃度のｎ型領域だから逆バイアスしても空乏層が横方向へは伸びない。だから逆バイアスを大きくしても容量が増えない。ｎ型不純物はＳ、ＳｉまたはＳｎであり、ｎ型不純物を導入するのはイオン注入でも拡散でもどちらでも良い。拡散であると、高濃度ｐ領域であるｐ型受光層２３のｐ濃度を上回る高濃度のｎ型不純物拡散をすることは容易である。イオン注入の場合は加速エネルギーを何段階にも変えて受光層、バッファ層、基板までにいたるｎ型領域を形成する必要がある。
【実施例１】
【００４３】
本発明の実施例（図８）を説明する。
硫黄（Ｓ）ドープｎ型ＩｎＰ基板２の上に、Ｓｉドープｎ型ＩｎＰバッファ層３（厚み２μｍ、キャリヤ濃度ｎ＝１×１０１８ｃｍ−３）、アンドープＩｎＧａＡｓ受光層２２（厚み２．５μｍ、ｎ型、キャリヤ濃度ｎ＝１×１０１５ｃｍ−３）、亜鉛（Ｚｎ）ドープＩｎＧａＡｓ受光層２３（厚み１μｍ、ｐ型、キャリヤ濃度ｐ＝５×１０１８ｃｍ−３）、Ｚｎドープｐ型ＩｎＰ窓層（厚み１．５μｍ、ｐ型、キャリヤ濃度ｐ＝５×１０１８ｃｍ−３）をＭＯＶＰＥ法（有機金属気相エピタキシー法）によって順次形成した。これがエピウエハである。層構造を上から書くと次のようになる。
【００４４】
ｐ型ＩｎＰ窓層        （１．５μｍ  ｐ＝５×１０１８ｃｍ−３） 
ｐ型ＩｎＧａＡｓ受光層（１μｍ      ｐ＝５×１０１８ｃｍ−３） 
ｎ型ＩｎＧａＡｓ受光層（２．５μｍ  ｎ＝１×１０１５ｃｍ−３） 
ｎ型ＩｎＰバッファ層  （２μｍ      ｎ＝１×１０１８ｃｍ−３） 
【００４５】
ＯＭＶＰＥ法の原料はＴＭＩｎ（トリメチルインジウム（ＣＨ３）３Ｉｎ）、ＴＥＧａ（トリエチルガリウム（Ｃ２Ｈ５）３Ｇａ）、アルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）、ＤＥＺｎ（ジエチル亜鉛）、モノシラン（ＳｉＨ４）を用いた。成長温度は６５０℃である。成長圧力は４０Ｔｏｒｒ（５３２０Ｐａ）であった。
【００４６】
受光領域となる部分は素子の中央直径４０μｍの部分である。ＳｉＮ膜で被覆し周囲をエッチング除去し直径４０μｍの円形のＳｉＮマスクで受光領域の部分だけ覆い、円形受光領域の周囲にｎ型不純物（例えばＳｎ）を選択拡散させた。これは円形受光領域の周囲をｎ型にするためである。ここでＳｎの選択拡散にはＳｎにＩｎＰを６００℃で飽和する量の２倍を加えたもの（ＩｎＰ／Ｓｎ溶液と呼ぶ）を用いた。受光領域となる部分以外の非受光領域部をＳｉＮマスクで覆ったエピウエハと、ＩｎＰ／Ｓｎ溶液を同じ石英管の中に入れ、真空排気し封止する。
【００４７】
その石英管を電気炉に入れ６００℃に加熱してＳｎを非受光領域へ拡散させる。拡散は、上面から入ったＳｎがｐ型窓層、ｐ型およびｎ型受光層を経てバッファ層へ至るまで行う。拡散深さは、ｐ型窓層、ｐ型およびｎ型受光層の厚みの合計より深く、窓層、受光層、バッファ層、基板厚みの合計より浅いということになる。基板は３００μｍ〜６００μｍ程度あり、拡散がそのような長さまで行くことはない。だから拡散深さの上限は殆どないということである。
【００４８】
上の例ではｐ型窓層、ｐ型およびｎ型受光層の合計が５．０μｍであるから、拡散深さは５．０μｍ以上であれば良い。バッファ層を越えてＩｎＰ基板まで到達しても差し支えない。つまり不感受領域を作るためのＳｎの拡散は５．０μｍ以上あれば良いので、Ｓｎ拡散の厳密な制御は不要である。拡散が容易に行えるということである。従来法のようにＺｎ拡散でｐ型領域を作ったものはｐｎ接合の深さが受光層の内部のある一定深さになければならず、それが難しく特性がばらついていたのである。本発明は不感受領域（ｎ型遮蔽層）を作るためにｎ型不純物の拡散をするが、それは拡散深さの下限が決まっているだけで上限は決まっていないから、より容易である。
【００４９】
その後、受光領域上部のＳｉＮ膜を除去して、反射防止膜（ＡＲ膜）７を形成する。さらに、ＡＲ膜の一部をエッチングで除去してｐ電極８を形成した。ＡＲ膜７はＳｉＯＮからなる。ｐ電極はＡｕＺｎからなる。さらにＩｎＰ基板２の裏面にＡｕＧｅＮｉからなるｎ電極９を形成した。
【００５０】
デバイスの構造ができたので、ＩｎＰウエハを素子単位の多数のチップに切り出した。図８に示すのはチップの状態である。そのチップをパッケージに取り付けリードとｐ電極をワイヤボンディングによって接続しシールして素子とした。逆バイアスを掛け光を照射せず、暗電流や暗電流の温度特性を測定した。光を照射して感度も測定した。感度は良好であり、容量は小さくばらつきは小さい。また暗電流自体は小さく、そのばらつきも少ない。逆バイアスを強く掛けても空乏層が側方へ広がらず、静電容量の増大もわずかであった。そのため高速応答性に優れる。１０Ｇｂｐｓ以上の高速動作が可能であった。
【００５１】
図６に、従来方法（エピ成長によるｐｎ接合をメサエッチングで除去しＩｎＰ膜で被覆したもの：図２）で製造した受光素子と、本発明の方法（エピ成長によるｐｎ接合をｎ型不純物の拡散、イオン注入で限定したもの：図４）で製造した受光素子についてウエハについての製品歩留まりを調べた結果を示す。１枚のウエハから多数のチップを切り出すことができるが、その内ある基準を満たす良品の割合を歩留まりという。縦軸は感度、暗電流、静電容量などの基準による製品総合歩留まり（％）を示す。
【００５２】
左側が従来法によるものである。８０％程度のウエハも７枚あったが、５０％以下のものが４枚ある。残りは６０％〜７０％程度の歩留まりである。平均で７０％程度の歩留まりである。
【００５３】
右側が本発明によるものである。８０％〜９０％の間にあるものが５枚あり９０％以上のものが８枚ある。平均の歩留まりは約９０％である。両者を比較すると本発明の製造方法の方が歩留まりが高いということが分かる。
【図面の簡単な説明】
【００５４】
【図１】マスクを用いたＺｎの選択拡散によって皿型のｐ領域を作製する従来例にかかる受光素子の製造方法を示す工程図。
【図２】ｎ型受光層の上にｐ型受光層を成長させて境界面をｐｎ接合としｐ領域の両側をメサエッチング除去しＩｎＰ、ＳｉＮなどのパッシベーション膜で露呈したｐｎ接合端、受光層側面やバッファ層の上を被覆する従来例にかかる受光素子の製造方法を示す工程図。
【図３】従来例の方法で製造した受光素子に逆バイアスを加えると、空乏層が側方へも広がり容量が増えるということを説明するための受光素子断面図。図３（１）が選択拡散による受光素子の場合を示し、図３（２）がエピ成長とパッシベーション膜による場合を示す。
【図４】本発明の方法を用いて上面入射型の受光素子を作製する場合の工程図。
【図５】本発明の方法を用いて裏面入射型の受光素子を作製する場合の工程図。
【図６】従来例の方法（エピ成長ｐｎ接合、メサエッチング、パッシベーション膜）によって受光素子を作った場合の感度、暗電流、容量を基準とした製品歩留まりと、本発明の方法で受光素子を作った場合の感度、暗電流、容量を基準とした製品歩留まりを測定した結果を示すグラフ。
【図７】本発明の一つの具体的なＩｎＰ系受光素子構造を示す層構造図。
【図８】本発明の実施例にかかるＩｎＰ系上面入射型受光素子の層構造図。
【図９】本発明の一つの具体的なＧａＡｓ系受光素子構造を示す層構造図。
【符号の説明】
【００５５】
２  高濃度ドープｎ型基板 
３  ｎ型バッファ層 
４  ｎ型受光層 
５  ＳｉＮ膜 
６  ｐ領域 
７  反射防止膜（ＡＲ膜） 
８  ｐ電極 
９  ｎ電極 
２０  窓 
２２  ｎ型受光層 
２３  ｐ型受光層 
２５  縦型ｐｎ接合 
２６  横型ｐｎ接合 
２７  ＳｉＮ膜
２８  バッファ層の中間部上面
２９  側面 
３０  パッシベーション膜 
３２  下空乏層 
３３  横空乏層 
３８  ｎ型遮蔽領域（例えばＳｎを拡散させる）
３９  反射防止膜（ＡＲ膜） 
【図１】
2005260118.tif 000003
【図２】
2005260118.tif 000004
【図３】
2005260118.tif 000005
【図４】
2005260118.tif 000006
【図５】
2005260118.tif 000007
【図６】
2005260118.tif 000008
【図７】
2005260118.tif 000009
【図８】
2005260118.tif 000010
【図９】
2005260118.tif 000011