(57)【要約】【課題】  製造プロセス中に受けるプラズマチャージ、及び静電気から回路素子を保護する。【解決手段】  トランジスタのソース又はドレインとして機能する第１導電型不純物層２５ｂと、第１導電型不純物層２５ｂの底部に形成され、該第１導電型不純物層２５ｂより不純物濃度が高い高濃度第１導電型不純物層２７ｂと、高濃度第１導電型不純物層２７ｂの下に第２導電型の不純物を導入することにより形成された第２導電型不純物層２８ｂと、半導体基板の上に形成された層間絶縁膜６と、層間絶縁膜６ａに形成され、第１導電型不純物層の上に位置する接続孔６ａと、層間絶縁膜６の上に形成され、一部が接続孔６ａの中に埋め込まれることにより第１導電型不純物層２５ｂに接続する配線９ａ,９ｂとを具備し、第２導電型不純物層２８ｂ及び高濃度第１導電型不純物層２７ａは放電用のダイオードを構成している。【選択図】      図２
2005322835.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成され、トランジスタのソース又はドレインとして機能する第１導電型不純物層と、
前記第１導電型不純物層の底部に形成され、該第１導電型不純物層より不純物濃度が高い高濃度第１導電型不純物層と、
前記半導体基板に形成され、前記高濃度第１導電型不純物層の下に位置する第２導電型不純物層と、
前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記第１導電型不純物層の上に位置する接続孔と、
前記層間絶縁膜の上に形成され、前記接続孔を介して前記第１導電型不純物層に接続する配線と
を具備し、
前記第２導電型不純物層及び前記高濃度第１導電型不純物層は放電用のダイオードを構成している半導体装置。
【請求項２】
半導体基板に形成され、トランジスタのソース又はドレインとして機能する第１導電型不純物層と、
前記半導体基板に形成され、前記第１導電型不純物層の下に位置する第２導電型不純物層と
前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記第１導電型不純物層の上に位置する接続孔と、
前記層間絶縁膜の上に形成され、前記接続孔を介して前記第１導電型不純物層に接続する配線と
を具備し、
前記第１導電型不純物層及び前記第２導電型不純物層は放電用のダイオードを構成している半導体装置。
【請求項３】
前記配線は前記第１導電型不純物層と他のトランジスタのゲート電極を接続している請求項１又は２に記載の半導体装置。
【請求項４】
前記配線は、一部が前記接続孔に埋め込まれることにより前記第１導電型不純物層と接続している請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記配線は、前記接続孔に埋め込まれた導電体を介して前記第１導電型不純物層と接続している請求項１〜３のいずれかに記載の半導体装置。
【請求項６】
半導体基板に形成され、第１のトランジスタのソース又はドレインとして機能するトランジスタ用第１導電型不純物層と、
前記トランジスタ用第１導電型不純物層の底部に形成され、該トランジスタ用第１導電型不純物層より不純物濃度が高い高濃度第１導電型不純物層と、
前記半導体基板に形成され、前記高濃度第１導電型不純物層の下に位置するダイオード用第２導電型不純物層と、
前記半導体基板に形成され、第２のトランジスタのソース又はドレインとして機能するトランジスタ用第２導電型不純物層と、
前記トランジスタ用第２導電型不純物層の底部に形成され、該トランジスタ用第２導電型不純物層より不純物濃度が高い高濃度第２導電型不純物層と、
前記半導体基板に形成され、前記高濃度第２導電型不純物層の下に位置するダイオード用第１導電型不純物層と、
前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記トランジスタ用第１導電型不純物層及びトランジスタ用第２導電型不純物層それぞれの上に位置する複数の接続孔と、
前記層間絶縁膜の上に形成され、前記トランジスタ用第１導電型不純物層上の前記接続孔を介して前記トランジスタ用第１導電型不純物層に接続する第１の配線と
前記層間絶縁膜の上に形成され、前記トランジスタ用第２導電型不純物層上の前記接続孔を介して前記トランジスタ用第２導電型不純物層に接続する第２の配線と
を具備し、
前記高濃度第１導電型不純物層及び前記ダイオード用第２導電型不純物層は第１の放電用のダイオードを構成し、前記高濃度第２導電型不純物層及び前記ダイオード用第１導電型不純物層は第２の放電用のダイオードを構成している半導体装置。
【請求項７】
半導体基板に形成され、第１のトランジスタのソース又はドレインとして機能するトランジスタ用第１導電型不純物層と、
前記半導体基板に形成され、前記トランジスタ用第１導電型不純物層の下に位置するダイオード用第２導電型不純物層と、
前記半導体基板に形成され、第２のトランジスタのソース又はドレインとして機能するトランジスタ用第２導電型不純物層と、
前記半導体基板に形成され、前記トランジスタ用第２導電型不純物層の下に位置するダイオード用第１導電型不純物層と、
前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記トランジスタ用第１導電型不純物層及びトランジスタ用第２導電型不純物層それぞれの上に位置する複数の接続孔と、
前記層間絶縁膜の上に形成され、前記トランジスタ用第１導電型不純物層上の前記接続孔を介して前記トランジスタ用第１導電型不純物層に接続する第１の配線と
前記層間絶縁膜の上に形成され、前記トランジスタ用第２導電型不純物層上の前記接続孔を介して前記トランジスタ用第２導電型不純物層に接続する第２の配線と
を具備し、
前記トランジスタ用第１導電型不純物層及び前記ダイオード用第２導電型不純物層は第１の放電用のダイオードを構成し、前記トランジスタ用第２導電型不純物層及び前記ダイオード用第１導電型不純物層は第２の放電用のダイオードを構成している半導体装置。
【請求項８】
半導体基板に形成され、それぞれ異なるトランジスタのソース又はドレインとして機能する２つの第１導電型不純物層と、
前記２つの第１導電型不純物層それぞれの底部に形成され、それぞれ前記第１導電型不純物層より不純物濃度が高い２つの高濃度第１導電型不純物層と、
前記半導体基板に形成され、前記２つの高濃度第１導電型不純物層それぞれの下に位置する２つの第２導電型不純物層と、
前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記２つの第１導電型不純物層それぞれの上に位置する複数の接続孔と、
前記層間絶縁膜の上に形成され、一方の前記第１導電型不純物層上の前記接続孔を介して該一方の第１導電型不純物層に接続する第１の配線と
前記層間絶縁膜の上に形成され、他の前記第１導電型不純物層上の前記接続孔を介して該他の第１導電型不純物層に接続する第２の配線と
を具備し、
前記２つの第２導電型不純物層及び前記２つの高濃度第１導電型不純物層の少なくとも一組は、互いに不純物濃度が異なり、
前記２つの高濃度第１導電型不純物層それぞれは、該高濃度第１導電型不純物層それぞれの下に位置する前記第２導電型不純物層とともに放電用のダイオードを形成している半導体装置。
【請求項９】
半導体基板に形成され、それぞれ異なるトランジスタのソース又はドレインとして機能する２つの第１導電型不純物層と、
前記半導体基板に形成され、前記２つの第１導電型不純物層それぞれの下に位置する２つの第２導電型不純物層と、
前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記２つの第１導電型不純物層それぞれの上に位置する複数の接続孔と、
前記層間絶縁膜の上に形成され、一方の前記第１導電型不純物層上の前記接続孔を介して該一方の第１導電型不純物層に接続する第１の配線と
前記層間絶縁膜の上に形成され、他の前記第１導電型不純物層上の前記接続孔中を介して該他の第１導電型不純物層に接続する第２の配線と
を具備し、
前記２つの第２導電型不純物層は、互いに不純物濃度が異なり、
前記２つの第１導電型不純物層それぞれは、該第１導電型不純物層それぞれの下に位置する前記第２導電型不純物層とともに放電用のダイオードを形成している半導体装置。
【請求項１０】
半導体基板に第１導電型の不純物イオンを注入することにより、該半導体基板にトランジスタのソース又はドレインとして機能する第１導電型不純物層を形成する工程と、
前記半導体基板に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第１導電型不純物層上に位置する接続孔を形成する工程と、
前記接続孔を介して前記半導体基板に第１導電型の不純物イオンを注入することにより、前記第１導電型不純物層の底部に該第1導電型不純物層より不純物濃度が高い高濃度第１導電型不純物層を形成する工程と、
前記接続孔を介して前記半導体基板に第２導電型の不純物イオンを注入することにより、前記高濃度第１導電型不純物層の下に位置する第２導電型不純物層を形成する工程と、
前記層間絶縁膜上及び前記接続孔中に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、一部が前記接続孔中に埋め込まれていて前記第１導電型不純物層に接続する配線を形成する工程と
を具備し、
前記高濃度第１導電型不純物層及び前記第２導電型不純物層は放電用のダイオードを形成する半導体装置の製造方法。
【請求項１１】
半導体基板に第１導電型の不純物イオンを注入することにより、該半導体基板にトランジスタのソース又はドレインとして機能する第１導電型不純物層を形成する工程と、
前記半導体基板に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第１導電型不純物層上に位置する接続孔を形成する工程と、
前記接続孔を介して前記半導体基板に第１導電型の不純物イオンを注入することにより、前記第１導電型不純物層の底部に該第1導電型不純物層より不純物濃度が高い高濃度第１導電型不純物層を形成する工程と、
前記接続孔を介して前記半導体基板に第２導電型の不純物イオンを注入することにより、前記高濃度第１導電型不純物層の下に位置する第２導電型不純物層を形成する工程と、
前記接続孔中に導電体を埋め込む工程と、
前記層間絶縁膜上及び前記接続孔中の前記導電体上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記導電体を介して前記第１導電型不純物層に接続する配線を形成する工程と
を具備し、
前記高濃度第１導電型不純物層及び前記第２導電型不純物層は放電用のダイオードを形成する半導体装置の製造方法。
【請求項１２】
半導体基板に第１導電型の不純物イオンを注入することにより、該半導体基板にトランジスタのソース又はドレインとして機能する第１導電型不純物層を前記半導体基板に形成する工程と、
前記半導体基板に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第１導電型不純物層上に位置する接続孔を形成する工程と、
前記接続孔を介して前記半導体基板に第２導電型の不純物イオンを注入することにより、前記第１導電型不純物層の下に第２導電型不純物層を形成する工程と、
前記層間絶縁膜上に、前記接続孔を介して前記第１導電型不純物層に接続する配線を形成する工程と
を具備し、
前記第１導電型不純物層及び前記第２導電型不純物層は放電用のダイオードを形成する半導体装置の製造方法。
【請求項１３】
半導体基板に第１導電型の不純物イオンを注入することにより、それぞれトランジスタのソース又はドレインとして機能する第１の第１導電型不純物層及び第２の第１導電型不純物層を前記半導体基板に形成する工程と、
前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第１の第１導電型不純物層上に位置する第１の接続孔を形成するとともに、前記第２の第１導電型不純物層上に位置する第２の接続孔を形成する工程と、
前記第１の接続孔を介して前記半導体基板に第１導電型の不純物イオンを注入すると共に、前記第１の接続孔及び第２の接続孔それぞれを介して前記半導体基板に第１導電型の不純物イオンを注入することにより、前記第１の第１導電型不純物層の底部に該第１導電型不純物層より不純物濃度が高い第１の高濃度第１導電型不純物層を形成するとともに、前記第２の第１導電型不純物層の底部に、前記第１の高濃度第１導電型不純物層より不純物濃度が低い第２の高濃度第１導電型不純物層を形成する工程と、
前記第１の接続孔を介して前記半導体基板に第２導電型の不純物イオンを注入すると共に、前記第１の接続孔及び前記第２の接続孔それぞれを介して前記半導体基板に第２導電型の不純物イオンを注入することにより、前記第１の高濃度第１導電型不純物層の下に第１の第２導電型不純物層を形成すると共に、前記第２の高濃度第１導電型不純物層の下に、前記第１の第２導電型不純物層より不純物濃度が低い第２の第２導電型不純物層を形成する工程と、
前記層間絶縁膜上に、前記第１の接続孔を介して前記第１の第１導電型不純物層に接続する第１の配線を形成すると共に、前記第２の接続孔を介して前記第２の第１導電型不純物層に接続する第２の配線を形成する工程と
を具備し、
前記第１の第２導電型不純物層及び前記第１の高濃度第１導電型不純物層、及び前記第２の第２導電型不純物層及び前記第２の高濃度第１導電型不純物層は、それぞれ放電用のダイオードを形成する半導体装置の製造方法。
【請求項１４】
半導体基板に第１導電型の不純物イオンを注入することにより、第１導電型トランジスタのソース又はドレインとして機能するトランジスタ用第１導電型不純物層を前記半導体基板に形成する工程と、
前記半導体基板に第２導電型の不純物イオンを注入することにより、第２導電型トランジスタのソース又はドレインとして機能するトランジスタ用第２導電型不純物層を前記半導体基板に形成する工程と、
前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記トランジスタ用第１導電型不純物層の上に位置する第１の接続孔、及び前記トランジスタ用第２導電型不純物層の上に位置する第２の接続孔を形成する工程と、
前記第１の接続孔を介して前記半導体基板に第１導電型の不純物イオンを注入することにより、前記トランジスタ用第１導電型不純物層の底部に該トランジスタ用第１導電型不純物層より不純物濃度が高い高濃度第１導電型不純物層を形成する工程と、
前記第１の接続孔を介して前記半導体基板に第２導電型の不純物イオンを注入することにより、前記高濃度第１導電型不純物層の下にダイオード用第２導電型不純物層を形成する工程と、
前記第２の接続孔を介して前記半導体基板に第２導電型の不純物イオンを注入することにより、前記トランジスタ用第２導電型不純物層の底部に該トランジスタ用第２導電型不純物層より不純物濃度が高い高濃度第２導電型不純物層を形成する工程と、
前記第２の接続孔を介して前記半導体基板に第１導電型の不純物イオンを注入することにより、前記高濃度第２導電型不純物層の下にダイオード用第１導電型不純物層を形成する工程と、
前記層間絶縁膜上に、前記第１の接続孔を介して前記トランジスタ用第１導電型不純物層に接続する第１の配線を形成すると共に、前記第２の接続孔を介して前記トランジスタ用第２導電型不純物層に接続する第２の配線を形成する工程と
を具備し、
前記高濃度第１導電型不純物層及び前記ダイオード用第２導電型不純物層は第１の放電用のダイオードを形成し、前記高濃度第２導電型不純物層及び前記ダイオード用第１導電型不純物層は第２の放電用のダイオードを形成する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。特に本発明は、静電気及び製造プロセス中に受けるプラズマチャージから回路素子を保護することができる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図７は、従来の半導体チップ１００の平面概略図である。半導体チップ１００において、内部領域１００ｃには複数の回路素子が形成されている。そして内部領域１００ｃの周囲にはＩ／Ｏセル１００ｂが複数形成されており、Ｉ／Ｏセル１００ｂの更に外側には配線パッド１００ａが複数形成されている。配線パッド１００ａには外部から電力及び信号が入力されるが、これらの電力及び信号は、Ｉ／Ｏセル１００ｂを介して内部領域１００ｃの回路素子に伝達される。
【０００３】
図８は、内部領域１００ｃに形成されている回路素子の構成を示す断面図である。シリコン基板１０１には素子分離膜１０２がＬＯＣＯＳ法により形成されており、この素子分離膜１０２によって素子領域１０１ａ，１０１ｂが互いに分離されている。素子領域１０１ａ，１０１ｂそれぞれにはトランジスタが形成されている。すなわち素子領域１０１ａにおいて、シリコン基板１０１にはソース及びドレインとなる２つの不純物層１０５ａがチャネル領域を挟んで互いに並んで形成されている。シリコン基板１０１のチャネル領域上にはゲート酸化膜１０３ａが例えば熱酸化法により形成されており、ゲート酸化膜１０３ａの上にはポリシリコンからなるゲート電極１０４ａが形成されている。また素子領域１０１ｂにおいても、ゲート酸化膜１０３ｂ、ゲート電極１０４ｂ及び２つの不純物層１０５ｂが形成されているが、これらの構成はそれぞれゲート酸化膜１０３ａ、ゲート電極１０４ａ及び２つの不純物層１０５ａと同じである。
【０００４】
また各トランジスタの上には酸化シリコンからなる層間絶縁膜１０６が形成されている。層間絶縁膜１０６及びゲート酸化膜１０３ａ，１０３ｂには、接続孔１０６ａ及び２つの接続孔１０６ｂが形成されている。接続孔１０６ａはゲート電極１０４ａ上に位置し、２つの接続孔１０６ｂそれぞれは２つの不純物層１０５ｂそれぞれの上に位置している。また、２つの不純物層１０５ａ上、ゲート電極１０４ｂ上にもそれぞれ接続孔（図示せず）が形成されている。
【０００５】
層間絶縁膜１０６上には複数のＡｌ合金配線が形成されているが、これら配線のうちＡｌ合金配線１０９ａは、一部が接続孔１０６ａに埋め込まれると共に、他の一部がドレインとなる不純物層１０５ｂ上の接続孔１０６ｂに埋め込まれている。このようにしてＡｌ合金配線１０９ａは、ドレインとなる不純物層１０５ｂとゲート電極１０４ａを互いに接続している。またＡｌ合金配線１０９ｂは一部がソースとなる不純物層１０５ｂ上の接続孔１０６ｂに埋め込まれることにより、ソースとなる不純物層１０５ｂに接続している。
【０００６】
図７に示した配線パッド１００ａに外部から静電気が入り、Ａｌ合金配線１０９ａに伝達する場合がある。内部領域１００ｃの回路素子が微細でなくゲート酸化膜１０３ａがある程度厚い場合、ゲート酸化膜１０３ａの耐圧は不純物層１０５ｂ−シリコン基板１０１間の耐圧より高いため、静電気は不純物層１０５ｂからシリコン基板１０１に放電される。しかし近年は回路素子の微細化が進み、ゲート酸化膜１０３ａが薄くなっているため、ゲート酸化膜１０３ａの耐圧は不純物層１０５ｂ−シリコン基板１０１間の耐圧より低い。この場合、不純物層１０５ｂからシリコン基板１０１に放電される前にゲート酸化膜１０３ａが絶縁破壊してしまう。
【０００７】
これを防ぐ方法としては、トランジスタとは別の部分（例えば図７に示したＩ／Ｏセル１００ｂ）に静電気保護回路を形成する方法がある（例えば特許文献１参照）。この場合配線パッド１００ａから入ってきた静電気は、この静電気保護回路に吸収される。
【特許文献１】特開平６−２５２３３８号公報（図１、第１０段落乃至第１２段落）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
回路素子を形成するプロセスにはプラズマが用いられることが多い。例えばトランジスタのゲート電極に接続している配線がプラズマによりチャージすることがあるが、すべての配線を形成し終わっていない場合は、プラズマチャージした配線が静電気保護回路に未だ接続していない場合がある。この場合、トランジスタはプラズマチャージから保護されない。
また静電気が配線パッドから入ってきた場合でも、静電気が静電気保護回路に十分に吸収されるまでは、ゲート電極に電圧が印加されていた。このためゲート電極の下に位置するゲート酸化膜が絶縁破壊する可能性もあった。
【０００９】
本発明は上記のような事情を考慮してなされたものであり、その目的は、製造プロセス中に受けるプラズマチャージ、及び静電気から回路素子を保護することができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明に係る第１の半導体装置は、
半導体基板に形成され、トランジスタのソース又はドレインとして機能する第１導電型不純物層と、
前記第１導電型不純物層の底部に形成され、該第１導電型不純物層より不純物濃度が高い高濃度第１導電型不純物層と、
前記半導体基板に形成され、前記高濃度第１導電型不純物層の下に位置する第２導電型不純物層と、
前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記第１導電型不純物層の上に位置する接続孔と、
前記層間絶縁膜の上に形成され、前記接続孔を介して前記第１導電型不純物層に接続する配線と
を具備し、
前記第２導電型不純物層及び前記高濃度第１導電型不純物層は放電用のダイオードを構成している。
【００１１】
この第１の半導体装置によれば、トランジスタのソース又はドレインとして機能する第１導電型不純物層の下には放電用のダイオードが形成されている。従って配線が静電気保護回路に接続していない状態であっても、第１導電型不純物層に接続する配線に蓄積されたプラズマチャージは放電用のダイオードから半導体基板に放電される。また外部から配線に入ってきた静電気も放電用のダイオードから半導体基板に放電される。従って製造プロセス中に受けるプラズマチャージ、及び静電気の双方から回路素子（すなわちトランジスタ）を保護することができる。
【００１２】
本発明に係る第２の半導体装置は、
半導体基板に形成され、トランジスタのソース又はドレインとして機能する第１導電型不純物層と、
前記半導体基板に形成され、前記第１導電型不純物層の下に位置する第２導電型不純物層と
前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記第１導電型不純物層の上に位置する接続孔と、
前記層間絶縁膜の上に形成され、前記接続孔を介して前記第１導電型不純物層に接続する配線と
を具備し、
前記第１導電型不純物層及び前記第２導電型不純物層は放電用のダイオードを構成している。
【００１３】
この第２の半導体装置によれば、第１の半導体装置と同一の作用及び効果を得ることができる。
第１及び第２の半導体装置において、配線が前記第１導電型不純物層と他のトランジスタのゲート電極を接続している場合、上記した効果に加えて、他のトランジスタのゲート絶縁膜を静電気やプラズマチャージから保護することもできる。なお配線は、一部が接続孔に埋め込まれることにより第１導電型不純物層と接続していてもよいし、接続孔に埋め込まれた導電体を介して第１導電型不純物層と接続してもよい。
【００１４】
本発明に係る第３の半導体装置は、
半導体基板に形成され、第１のトランジスタのソース又はドレインとして機能するトランジスタ用第１導電型不純物層と、
前記トランジスタ用第１導電型不純物層の底部に形成され、該トランジスタ用第１導電型不純物層より不純物濃度が高い高濃度第１導電型不純物層と、
前記半導体基板に形成され、前記高濃度第１導電型不純物層の下に位置するダイオード用第２導電型不純物層と、
前記半導体基板に形成され、第２のトランジスタのソース又はドレインとして機能するトランジスタ用第２導電型不純物層と、
前記トランジスタ用第２導電型不純物層の底部に形成され、該トランジスタ用第２導電型不純物層より不純物濃度が高い高濃度第２導電型不純物層と、
前記半導体基板に形成され、前記高濃度第２導電型不純物層の下に位置するダイオード用第１導電型不純物層と、
前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記トランジスタ用第１導電型不純物層及びトランジスタ用第２導電型不純物層それぞれの上に位置する複数の接続孔と、
前記層間絶縁膜の上に形成され、前記トランジスタ用第１導電型不純物層上の前記接続孔を介して前記トランジスタ用第１導電型不純物層に接続する第１の配線と
前記層間絶縁膜の上に形成され、前記トランジスタ用第２導電型不純物層上の前記接続孔を介して前記トランジスタ用第２導電型不純物層に接続する第２の配線と
を具備し、
前記高濃度第１導電型不純物層及び前記ダイオード用第２導電型不純物層は第１の放電用のダイオードを構成し、前記高濃度第２導電型不純物層及び前記ダイオード用第１導電型不純物層は第２の放電用のダイオードを構成している。
【００１５】
本発明に係る第４の半導体装置は、
半導体基板に形成され、第１のトランジスタのソース又はドレインとして機能するトランジスタ用第１導電型不純物層と、
前記半導体基板に形成され、前記トランジスタ用第１導電型不純物層の下に位置するダイオード用第２導電型不純物層と、
前記半導体基板に形成され、第２のトランジスタのソース又はドレインとして機能するトランジスタ用第２導電型不純物層と、
前記半導体基板に形成され、前記トランジスタ用第２導電型不純物層の下に位置するダイオード用第１導電型不純物層と、
前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記トランジスタ用第１導電型不純物層及びトランジスタ用第２導電型不純物層それぞれの上に位置する複数の接続孔と、
前記層間絶縁膜の上に形成され、前記トランジスタ用第１導電型不純物層上の前記接続孔を介して前記トランジスタ用第１導電型不純物層に接続する第１の配線と
前記層間絶縁膜の上に形成され、前記トランジスタ用第２導電型不純物層上の前記接続孔を介して前記トランジスタ用第２導電型不純物層に接続する第２の配線と
を具備し、
前記トランジスタ用第１導電型不純物層及び前記ダイオード用第２導電型不純物層は第１の放電用のダイオードを構成し、前記トランジスタ用第２導電型不純物層及び前記ダイオード用第１導電型不純物層は第２の放電用のダイオードを構成している。
【００１６】
本発明に係る第５の半導体装置は、
半導体基板に形成され、それぞれ異なるトランジスタのソース又はドレインとして機能する２つの第１導電型不純物層と、
前記２つの第１導電型不純物層それぞれの底部に形成され、それぞれ前記第１導電型不純物層より不純物濃度が高い２つの高濃度第１導電型不純物層と、
前記半導体基板に形成され、前記２つの高濃度第１導電型不純物層それぞれの下に位置する２つの第２導電型不純物層と、
前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記２つの第１導電型不純物層それぞれの上に位置する複数の接続孔と、
前記層間絶縁膜の上に形成され、一方の前記第１導電型不純物層上の前記接続孔を介して該一方の第１導電型不純物層に接続する第１の配線と
前記層間絶縁膜の上に形成され、他の前記第１導電型不純物層上の前記接続孔を介して該他の第１導電型不純物層に接続する第２の配線と
を具備し、
前記２つの第２導電型不純物層及び前記２つの高濃度第１導電型不純物層の少なくとも一組は、互いに不純物濃度が異なり、
前記２つの高濃度第１導電型不純物層それぞれは、該高濃度第１導電型不純物層それぞれの下に位置する前記第２導電型不純物層とともに放電用のダイオードを形成している。
【００１７】
本発明に係る第６の半導体装置は、
半導体基板に形成され、それぞれ異なるトランジスタのソース又はドレインとして機能する２つの第１導電型不純物層と、
前記半導体基板に形成され、前記２つの第１導電型不純物層それぞれの下に位置する２つの第２導電型不純物層と、
前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記２つの第１導電型不純物層それぞれの上に位置する複数の接続孔と、
前記層間絶縁膜の上に形成され、一方の前記第１導電型不純物層上の前記接続孔を介して該一方の第１導電型不純物層に接続する第１の配線と
前記層間絶縁膜の上に形成され、他の前記第１導電型不純物層上の前記接続孔中を介して該他の第１導電型不純物層に接続する第２の配線と
を具備し、
前記２つの第２導電型不純物層は、互いに不純物濃度が異なり、
前記２つの第１導電型不純物層それぞれは、該第１導電型不純物層それぞれの下に位置する前記第２導電型不純物層とともに放電用のダイオードを形成している。
【００１８】
これら第３〜第６の半導体装置によれば、第１の半導体装置と同一の作用効果を得ることができる。特に第５及び第６の半導体装置によれば、トランジスタごとあるいは領域ごとに、特性が異なる放電用のダイオードが形成されているため、それぞれの回路素子を各々に適したダイオードによって保護することができる。
【００１９】
本発明に係る第１の半導体装置の製造方法は、
半導体基板に第１導電型の不純物イオンを注入することにより、該半導体基板にトランジスタのソース又はドレインとして機能する第１導電型不純物層を形成する工程と、
前記半導体基板に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第１導電型不純物層上に位置する接続孔を形成する工程と、
前記接続孔を介して前記半導体基板に第１導電型の不純物イオンを注入することにより、前記第１導電型不純物層の底部に該第1導電型不純物層より不純物濃度が高い高濃度第１導電型不純物層を形成する工程と、
前記接続孔を介して前記半導体基板に第２導電型の不純物イオンを注入することにより、前記高濃度第１導電型不純物層の下に位置する第２導電型不純物層を形成する工程と、
前記層間絶縁膜上及び前記接続孔中に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、一部が前記接続孔中に埋め込まれていて前記第１導電型不純物層に接続する配線を形成する工程と
を具備し、
前記高濃度第１導電型不純物層及び前記第２導電型不純物層は放電用のダイオードを形成する。
【００２０】
本発明に係る第２の半導体装置の製造方法は、
半導体基板に第１導電型の不純物イオンを注入することにより、該半導体基板にトランジスタのソース又はドレインとして機能する第１導電型不純物層を形成する工程と、
前記半導体基板に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第１導電型不純物層上に位置する接続孔を形成する工程と、
前記接続孔を介して前記半導体基板に第１導電型の不純物イオンを注入することにより、前記第１導電型不純物層の底部に該第1導電型不純物層より不純物濃度が高い高濃度第１導電型不純物層を形成する工程と、
前記接続孔を介して前記半導体基板に第２導電型の不純物イオンを注入することにより、前記高濃度第１導電型不純物層の下に位置する第２導電型不純物層を形成する工程と、
前記接続孔中に導電体を埋め込む工程と、
前記層間絶縁膜上及び前記接続孔中の前記導電体上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記導電体を介して前記第１導電型不純物層に接続する配線を形成する工程と
を具備し、
前記高濃度第１導電型不純物層及び前記第２導電型不純物層は放電用のダイオードを形成する。
【００２１】
この第１及び第２の半導体装置の製造方法によれば、導電膜又は導電膜から形成された配線が後工程でプラズマからチャージしても、チャージした電荷はトランジスタのソース又はドレインとして機能する第１導電型不純物層の下に形成された放電用のダイオードから放電される。従って、回路素子（すなわちトランジスタ）をプラズマチャージから保護することができる。
【００２２】
本発明に係る第３の半導体装置の製造方法は、
半導体基板に第１導電型の不純物イオンを注入することにより、該半導体基板にトランジスタのソース又はドレインとして機能する第１導電型不純物層を前記半導体基板に形成する工程と、
前記半導体基板に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第１導電型不純物層上に位置する接続孔を形成する工程と、
前記接続孔を介して前記半導体基板に第２導電型の不純物イオンを注入することにより、前記第１導電型不純物層の下に第２導電型不純物層を形成する工程と、
前記層間絶縁膜上に、前記接続孔を介して前記第１導電型不純物層に接続する配線を形成する工程と
を具備し、
前記第１導電型不純物層及び前記第２導電型不純物層は放電用のダイオードを形成する。
【００２３】
本発明に係る第４の半導体装置の製造方法は、
半導体基板に第１導電型の不純物イオンを注入することにより、それぞれトランジスタのソース又はドレインとして機能する第１の第１導電型不純物層及び第２の第１導電型不純物層を前記半導体基板に形成する工程と、
前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第１の第１導電型不純物層上に位置する第１の接続孔を形成するとともに、前記第２の第１導電型不純物層上に位置する第２の接続孔を形成する工程と、
前記第１の接続孔を介して前記半導体基板に第１導電型の不純物イオンを注入すると共に、前記第１の接続孔及び第２の接続孔それぞれを介して前記半導体基板に第１導電型の不純物イオンを注入することにより、前記第１の第１導電型不純物層の底部に該第１導電型不純物層より不純物濃度が高い第１の高濃度第１導電型不純物層を形成するとともに、前記第２の第１導電型不純物層の底部に、前記第１の高濃度第１導電型不純物層より不純物濃度が低い第２の高濃度第１導電型不純物層を形成する工程と、
前記第１の接続孔を介して前記半導体基板に第２導電型の不純物イオンを注入すると共に、前記第１の接続孔及び前記第２の接続孔それぞれを介して前記半導体基板に第２導電型の不純物イオンを注入することにより、前記第１の高濃度第１導電型不純物層の下に第１の第２導電型不純物層を形成すると共に、前記第２の高濃度第１導電型不純物層の下に、前記第１の第２導電型不純物層より不純物濃度が低い第２の第２導電型不純物層を形成する工程と、
前記層間絶縁膜上に、前記第１の接続孔を介して前記第１の第１導電型不純物層に接続する第１の配線を形成すると共に、前記第２の接続孔を介して前記第２の第１導電型不純物層に接続する第２の配線を形成する工程と
を具備し、
前記第１の第２導電型不純物層及び前記第１の高濃度第１導電型不純物層、及び前記第２の第２導電型不純物層及び前記第２の高濃度第１導電型不純物層は、それぞれ放電用のダイオードを形成する。
【００２４】
本発明に係る第５の半導体装置の製造方法は、
半導体基板に第１導電型の不純物イオンを注入することにより、第１導電型トランジスタのソース又はドレインとして機能するトランジスタ用第１導電型不純物層を前記半導体基板に形成する工程と、
前記半導体基板に第２導電型の不純物イオンを注入することにより、第２導電型トランジスタのソース又はドレインとして機能するトランジスタ用第２導電型不純物層を前記半導体基板に形成する工程と、
前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記トランジスタ用第１導電型不純物層の上に位置する第１の接続孔、及び前記トランジスタ用第２導電型不純物層の上に位置する第２の接続孔を形成する工程と、
前記第１の接続孔を介して前記半導体基板に第１導電型の不純物イオンを注入することにより、前記トランジスタ用第１導電型不純物層の底部に該トランジスタ用第１導電型不純物層より不純物濃度が高い高濃度第１導電型不純物層を形成する工程と、
前記第１の接続孔を介して前記半導体基板に第２導電型の不純物イオンを注入することにより、前記高濃度第１導電型不純物層の下にダイオード用第２導電型不純物層を形成する工程と、
前記第２の接続孔を介して前記半導体基板に第２導電型の不純物イオンを注入することにより、前記トランジスタ用第２導電型不純物層の底部に該トランジスタ用第２導電型不純物層より不純物濃度が高い高濃度第２導電型不純物層を形成する工程と、
前記第２の接続孔を介して前記半導体基板に第１導電型の不純物イオンを注入することにより、前記高濃度第２導電型不純物層の下にダイオード用第１導電型不純物層を形成する工程と、
前記層間絶縁膜上に、前記第１の接続孔を介して前記トランジスタ用第１導電型不純物層に接続する第１の配線を形成すると共に、前記第２の接続孔を介して前記トランジスタ用第２導電型不純物層に接続する第２の配線を形成する工程と
を具備し、
前記高濃度第１導電型不純物層及び前記ダイオード用第２導電型不純物層は第１の放電用のダイオードを形成し、前記高濃度第２導電型不純物層及び前記ダイオード用第１導電型不純物層は第２の放電用のダイオードを形成する。
【００２５】
第３〜第５の半導体装置の製造方法によっても第１の半導体装置の製造方法と同一の作用効果を得ることができる。また第４の半導体装置の製造方法によれば、異なる特性を有する複数の放電用のダイオードを同一工程で形成することができる。
【発明を実施するための形態】
【００２６】
以下、図面を参照して本発明の実施形態について説明する。図１は本実施形態に係る半導体チップの平面概略図である。この半導体チップの周縁部には複数の配線パッド１１が形成されている。配線パッド１１の内側には複数のＩ／Ｏセル１２が輪状に配置されている。Ｉ／Ｏセル１２に囲まれた領域である内部領域１３には、回路を構成する複数のトランジスタが形成されている。これらトランジスタの特性は、内部領域１３Ａ，１３Ｂそれぞれで同一である場合もあるし、異なる場合もある。また内部領域１３には放電用のダイオードが保護回路として複数形成されている。放電用のダイオードはトランジスタのソース又はドレインの下に形成されており、これらソース又はドレインと直接接続している。なおＩ／Ｏセル１２には静電気保護回路（図示せず）が形成されている。
【００２７】
図２の各図は、内部領域１３にトランジスタ及び放電用のダイオードを形成する第１の方法を示す断面図である。本方法においては２つの素子領域１ａ，１ｂそれぞれにトランジスタが形成され、また素子領域１ｂのトランジスタのソース及びドレインの下には放電用のダイオードが形成される。
まず図２（Ａ）に示すようにシリコン基板１上に素子分離膜２を例えばＬＯＣＯＳ法により形成し、素子領域１ａ，１ｂを互いに分離する。
【００２８】
次いで素子領域１ａ，１ｂのシリコン基板１上にそれぞれゲート酸化膜３ａ，３ｂを熱酸化法により形成する。次いでゲート酸化膜３ａ，３ｂを含む全面上にポリシリコン膜を形成し、このポリシリコン膜をパターニングすることにより、ゲート酸化膜３ａ，３ｂそれぞれの上にゲート電極４ａ，４ｂを形成する。次いでゲート電極４ａ，４ｂ及び素子分離膜２をマスクとして第１導電型の不純物イオン（例えばＮ型不純物）を注入する。これにより素子領域１ａ，１ｂのシリコン基板１には、それぞれソース及びドレインとなるトランジスタ用第１導電型不純物層２５ａ，２５ｂが２つずつ形成される。
【００２９】
次いでゲート酸化膜３ａ，３ｂそれぞれの上及びゲート電極４ａ，４ｂそれぞれの上を含む全面上に、酸化シリコンからなる層間絶縁膜６を形成する。次いで層間絶縁膜６上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして層間絶縁膜６及びゲート酸化膜３ａ，３ｂをエッチングする。これにより、ゲート電極４ａの上に位置する接続孔６ａ、ゲート電極４ｂの上に位置する接続孔（図示せず）、２つのトランジスタ用第１導電型不純物層２５ａそれぞれの上に位置する２つの接続孔６ｂ、及び２つのトランジスタ用第１導電型不純物層２５ｂそれぞれの上に位置する２つの接続孔（図示せず）が形成される。
【００３０】
次いでレジストパターンを除去した後、図２（Ｂ）に示すように、再びフォトレジスト膜を塗布し、このレジスト膜を露光及び現像することによりレジストパターン５０を形成する。レジストパターン５０は接続孔６ａ及びゲート電極４ｂ上の接続孔を覆っているが、更にトランジスタ用第１導電型不純物層２５ａ上に位置する接続孔を覆ってもよい。
次いでレジストパターン５０及び層間絶縁膜６をマスクとして第１導電型の不純物イオン（例えばＮ型不純物のＰイオン）を例えば７０ｋｅＶで注入する。これにより接続孔６ｂを介してトランジスタ用第１導電型不純物層２５ｂの底部の一部に不純物イオンが注入され、トランジスタ用第１導電型不純物層２５ｂより不純物濃度が高い高濃度第１導電型不純物層２７ｂが２つ形成される。２つの高濃度第１導電型不純物層２７ｂはそれぞれ接続孔６ｂの真下に形成される。
【００３１】
次いでレジストパターン５０及び層間絶縁膜６をマスクとして第２導電型の不純物イオン（例えばＰ型不純物のＢイオン）を注入することにより、２つの高濃度第１導電型不純物層２７ｂそれぞれの真下にダイオード用第２導電型不純物層２８ｂを形成する。このときのイオン注入エネルギーは例えば６０ｋｅＶであり、ダイオード用第２導電型不純物層２８ｂが高濃度第１導電型不純物層２７ｂと接続するようにする。例えばダイオード用第２導電型不純物層２８ｂの一部が高濃度第１導電型不純物層２７ｂの一部と重なるようにする。
これにより、高濃度第１導電型不純物層２７ｂとダイオード用第２導電型不純物層２８ｂからなる放電用のダイオードがソース及びドレインそれぞれの下に形成される。このダイオードは、耐圧がゲート酸化膜３ａの耐圧より低くなるように不純物濃度が調節されている。例えば高濃度第１導電型不純物層２７ｂ及びダイオード用第２導電型不純物層２８ｂそれぞれの濃度は５×１０１３／ｃｍ２である。
【００３２】
次いで図２（Ｄ）に示すようにレジストパターン５０を除去した後、すべての接続孔内及び層間絶縁膜６上にＡｌ合金膜をスパッタリングにより形成し、このＡｌ合金膜をパターニングする。これにより層間絶縁膜６上に複数のＡｌ合金配線が形成される。これらＡｌ合金配線のうちＡｌ合金配線９ａは、一部が接続孔６ａに埋め込まれると共に、他の一部がドレインとなる不純物層２５ｂ上の接続孔６ｂに埋め込まれている。このようにしてＡｌ合金配線９ａは、ドレインとなるトランジスタ用第１導電型不純物層２５ｂをゲート電極４ａに接続する。またＡｌ合金配線９ｂは、一部がソースとなるトランジスタ用第１導電型不純物層２５ｂ上の接続孔６ｂに埋め込まれることにより、ソースとなるトランジスタ用第１導電型不純物層２５ｂに接続する。
【００３３】
このようにして形成されたトランジスタ及び放電用のダイオードにおいて、Ａｌ合金配線９ａに静電気が印加されると、この静電気はゲート酸化膜３ａを絶縁破壊する前に、ドレインの下に形成された放電用のダイオードからシリコン基板１に放電される。またドレインの下のダイオードは、ゲート酸化膜３ａからの距離がＩ／Ｏセル１２より近い。このためＩ／Ｏセル１２に形成された静電気保護回路で静電気が吸収しきれずにＡｌ合金配線９ａに静電気が印加されても、吸収し切れなかった静電気はゲート酸化膜３ａを絶縁破壊する前にダイオードから基板に放電される。
またＡｌ合金配線９ｂに静電気が印加されることもあるが、この静電気もソースの下に形成された放電用のダイオードからシリコン基板１に放電される。
【００３４】
またＡｌ合金膜をスパッタリングにより形成する際、及びＡｌ合金膜をエッチングしてＡｌ合金配線を形成する際にプラズマが用いられるが、このプラズマからＡｌ合金膜に電荷がチャージしても、チャージした電荷はゲート酸化膜３ａを絶縁破壊する前に、放電用のダイオードからシリコン基板１に放電される。
また、Ａｌ合金配線９ａ，９ｂの上に層間絶縁膜及びＡｌ合金配線をこの順に積層することがあるが、これらを積層する際にもプラズマが用いられる。このためプラズマからＡｌ合金配線９ａに電荷がチャージすることがあるが、チャージした電荷はゲート酸化膜３ａを絶縁破壊する前に放電用のダイオードからシリコン基板１に放電される。またＡｌ合金配線９ｂにチャージした電荷もソースの下に形成された放電用のダイオードからシリコン基板１に放電される。
【００３５】
このように第１の方法によれば、製造プロセス中に受けるプラズマチャージ及び静電気から回路素子であるトランジスタのゲート酸化膜を保護することができる。またトランジスタ用第１導電型不純物層２５ｂの底部の一部、すなわち接続孔６ｂの直下及びその近傍のみに高濃度第１導電型不純物層２７ｂ及びダイオード用第２導電型不純物層２８ｂを形成するため、トランジスタの特性に与える影響を小さくすることができる。
【００３６】
なお本実施形態において、接続孔６ｂから第１導電型の不純物イオンを注入する処理を省略してもよい。この場合、トランジスタ用第１導電型不純物層２５ｂの底部には高濃度第１導電型不純物層２７ｂは形成されず、トランジスタ用第１導電型不純物層２５ｂとダイオード用第２導電型不純物層２８ｂが放電用のダイオードを構成する。また上記した方法では高濃度第１導電型不純物層２７ｂを形成してからダイオード用第２導電型不純物層２８ｂを形成したが、第２導電型の不純物イオンを注入してダイオード用第２導電型不純物層２８ｂを形成した後、第１導電型の不純物イオンを注入して高濃度第１導電型不純物層２７ｂを形成してもよい。
また上記した放電用のダイオードは、内部領域１３の全面に形成してもよいが、特定の領域のみに選択的に形成してもよい。例えば図１の内部領域１３Ａにおいてトランジスタの動作速度が重視される場合、内部領域１３Ａには放電用のダイオードを形成しない。
【００３７】
図３及び図４の各図は、内部領域１３にトランジスタ及び放電用のダイオードを形成する第２の方法を示す断面図である。本方法において第１の方法と同一の構成については同一の符号を付し、説明を省略する。本実施形態においては２つの素子領域１ａ，１ｄそれぞれに第１導電型のトランジスタが形成され、２つの素子領域１ｂ，１ｃそれぞれに第２導電型のトランジスタが形成される。素子領域１ｂ，１ｄのトランジスタのソース及びドレインの下には、それぞれ放電用のダイオードが形成される。
【００３８】
まず図３（Ａ）に示すようにシリコン基板１上に素子分離膜２を例えばＬＯＣＯＳ法により形成し、素子領域１ａ，１ｂ，１ｃ，１ｄを互いに分離する。次いで素子領域１ａ，１ｂ，１ｃ，１ｄのシリコン基板１上にそれぞれゲート酸化膜３ａ，３ｂ，３ｃ，３ｄを熱酸化法により形成する。次いでゲート酸化膜３ａ，３ｂ，３ｃ，３ｄを含む全面上にポリシリコン膜を形成し、このポリシリコン膜をパターニングすることによりゲート酸化膜３ａ，３ｂ，３ｃ，３ｄ上にそれぞれゲート電極４ａ，４ｂ，４ｃ，４ｄを形成する。
【００３９】
次いで各ゲート酸化膜上及び各ゲート電極上を含む全面上にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜を露光及び現像することによりレジストパターンを形成する。このレジストパターンは素子領域１ｂ，１ｃを覆っており、素子領域１a，１ｄそれぞれの全面上に開口部を有する。次いでレジストパターン、ゲート電極４ａ，４ｄ及び素子分離膜２をマスクとして第１導電型の不純物イオン（例えばＮ型不純物のＰイオン）を注入することにより、素子領域１ａ，１ｄにそれぞれソース及びドレインとなるトランジスタ用第１導電型不純物層５ａ，５ｄを２つずつ形成する。
【００４０】
次いでレジストパターンを除去した後、再び各ゲート酸化膜上及び各ゲート電極上を含む全面上にフォトレジスト膜（図示せず）を形成する。次いでこのフォトレジスト膜を露光及び現像することによりレジストパターンを形成する。このレジストパターンは素子領域１a，１ｄを覆っており、素子領域１ｂ，１ｃそれぞれの全面上に開口部を有する。次いでこのレジストパターン、ゲート電極４ｂ，４ｃ及び素子分離膜２をマスクとして第２導電型の不純物イオン（例えばＰ型不純物のＢイオン）を注入することにより、素子領域１ｂ，１ｃにソース及びドレインとなるトランジスタ用第２導電型不純物層５ｂ，５ｃを２つずつ形成する。
【００４１】
次いで各ゲート酸化膜上及び各ゲート電極上を含む全面上に、酸化シリコンからなる層間絶縁膜６を形成する。次いで層間絶縁膜６上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして層間絶縁膜６及びゲート酸化膜３ａ，３ｂをエッチングする。これにより、接続孔６ａ、２つの接続孔６ｂが形成されると共に、ゲート電極４ｃ上に位置する接続孔６ｃ、及び２つのトランジスタ用第１導電型不純物層５ｄそれぞれの上に位置する２つの接続孔６ｄが形成される。またゲート電極４ｂの上に位置する接続孔（図示せず）、２つのトランジスタ用第２導電型不純物層５ｂそれぞれの上に位置する２つの接続孔（図示せず）、２つのトランジスタ用第２導電型不純物層５ｃそれぞれの上に位置する２つの接続孔（図示せず）、及びゲート電極４ｄ上に位置する接続孔（図示せず）も形成される。
【００４２】
次いで図３（Ｂ）に示すように層間絶縁膜６及び各接続孔上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターン５０を形成する。レジストパターン５０は２つの接続孔６ｂを露出させているが、接続孔６ａ，６ｃ，６ｄ、ゲート電極４ｂ，４ｄそれぞれの上の接続孔、及びトランジスタ用第１導電型不純物層５a上の接続孔を覆っている。またレジストパターン５０はトランジスタ用第２導電型不純物層５ｃ上の接続孔を覆ってもよい。
【００４３】
次いでレジストパターン５０及び層間絶縁膜６をマスクとして第２導電型の不純物イオン（例えばＰ型不純物のＢイオン）を例えば２５ｋｅＶで注入する。これにより接続孔６ｂを介してトランジスタ用第２導電型不純物層５ｂの底部に不純物イオンが注入され、高濃度第２導電型不純物層７ｂが形成される。
次いでレジストパターン５０及び層間絶縁膜６をマスクとして第１導電型の不純物イオン（例えばＮ型不純物のＰイオン）を注入することにより、２つの高濃度第２導電型不純物層７ｂそれぞれの真下にダイオード用第１導電型不純物層８ｂを形成する。このときのイオン注入エネルギーは例えば１４０ｋｅＶであり、ダイオード用第１導電型不純物層８ｂが高濃度第２導電型不純物層７ｂと接続するようにする。これにより高濃度第２導電型不純物層７ｂとダイオード用第１導電型不純物層８ｂからなる放電用のダイオードがソース及びドレインそれぞれの下に形成される。
【００４４】
次いで図４（Ａ）に示すようにレジストパターン５０を除去する。次いで再び層間絶縁膜６及び各接続孔上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターン５１を形成する。レジストパターン５１は接続孔６ａ，６ｂ，６ｃ、ゲート電極４ｂ，４ｄそれぞれの上の接続孔、及びトランジスタ用第２導電型不純物層５ｃ上の接続孔を覆っているが、更にトランジスタ用第１導電型不純物層５ａ上の接続孔を覆ってもよい。
【００４５】
次いでレジストパターン５１及び層間絶縁膜６をマスクとして第１導電型の不純物イオンを例えば７０ｋｅＶで注入する。これにより接続孔６ｄを介してトランジスタ用第１導電型不純物層５ｄの底部に不純物イオンが注入され、高濃度第１導電型不純物層７ｄが形成される。
次いでレジストパターン５１及び層間絶縁膜６をマスクとして第２導電型の不純物イオンを注入することにより、２つの高濃度第１導電型不純物層７ｄそれぞれの真下にダイオード用第２導電型不純物層８ｄを形成する。このときのイオン注入エネルギーは例えば６０ｋｅＶであり、ダイオード用第２導電型不純物層８ｄが高濃度第１導電型不純物層７ｄと接続するようにする。
これにより高濃度第１導電型不純物層７ｄとダイオード用第２導電型不純物層８ｄからなる放電用のダイオードがソース及びドレインそれぞれの下に形成される。このダイオードは、耐圧がゲート酸化膜３ｃの耐圧より低くなるように不純物濃度が調節されており、例えば高濃度第１導電型不純物層７ｄ及びダイオード用第２導電型不純物層８ｄそれぞれの濃度は５×１０１３／ｃｍ２である。
【００４６】
次いで図４（Ｂ）に示すように、レジストパターン５１を除去した後、すべての接続孔内及び層間絶縁膜６上にＡｌ合金膜をスパッタリングにより形成し、更にこのＡｌ合金膜をパターニングする。これにより層間絶縁膜６上に複数のＡｌ合金配線を形成する。これらＡｌ合金配線のうちＡｌ合金配線９ａは、一部が接続孔６ａに埋め込まれると共に、他の一部がドレインとなるトランジスタ用第２導電型不純物層５ｂ上の接続孔６ｂに埋め込まれている。またＡｌ合金配線９ｃは、一部が接続孔６ｃ内に埋め込まれると共に、他の一部がドレインとなるトランジスタ用第１導電型不純物層５ｄ上の接続孔６ｄ内に埋め込まれている。このようにしてＡｌ合金配線９ａはドレインとなるトランジスタ用第２導電型不純物層５ｂとゲート電極４ａを互いに接続し、Ａｌ合金配線９ｃはドレインとなるトランジスタ用第１導電型不純物層５ｄとゲート電極４ｃを互いに接続している。またＡｌ合金配線９ｂは、一部がソースとなるトランジスタ用第２導電型不純物層５ｂ上の接続孔６ｂに埋め込まれることにより、ソースとなるトランジスタ用第２導電型不純物層５ｂに接続する。Ａｌ合金配線９ｄは、一部がソースとなるトランジスタ用第１導電型不純物層５ｄ上の接続孔６ｄに埋め込まれることにより、ソースとなるトランジスタ用第１導電型不純物層５ｄに接続する。
【００４７】
このようにして形成されたトランジスタ及び放電用のダイオードにおいて、Ａｌ合金配線９ａ、９ｃに静電気が印加されると、この静電気はゲート酸化膜３ａ，３ｃを絶縁破壊する前に、ドレインの下に形成された放電用のダイオードからシリコン基板１に放電される。またＡｌ合金配線９ｂ，９ｄに静電気が印加されることもあるが、この静電気もソースの下に形成された放電用のダイオードからシリコン基板１に放電される
また成膜あるいはエッチングに用いられるプラズマからＡｌ合金膜に電荷がチャージしても、チャージした電荷はゲート酸化膜３ａ，３ｃを絶縁破壊する前に、放電用のダイオードからシリコン基板１に放電される。またＡｌ合金配線９ｂ，９ｄにチャージした電荷もソースの下に形成された放電用のダイオードからシリコン基板１に放電される。
【００４８】
このように第２の方法によれば、第１の方法により形成されるトランジスタ及び放電用のダイオードと同じ効果を得ることができる。
なお本実施形態において、接続孔６ｂから第２導電型の不純物イオンを注入する処理を省略してもよい。また接続孔６ｄから第１導電型の不純物イオンを注入する処理を省略してもよい。これらの場合、トランジスタ用第２導電型不純物層５ｂの底部には高濃度第２導電型不純物層７ｂは形成されず、トランジスタ用第１導電型不純物層５ｄの底部には高濃度第１導電型不純物層７ｄは形成されない。そしてトランジスタ用第２導電型不純物層５ｂとダイオード用第１導電型不純物層８ｂが放電用のダイオードを構成すると共に、トランジスタ用第１導電型不純物層５ｄとダイオード用第２導電型不純物層８ｄが放電用のダイオードを構成する。
また図３（Ｂ）に示した処理を行う前に図４（Ａ）に示した処理を行ってもよい。
【００４９】
またダイオード用第１導電型不純物層８ｂを形成した後に高濃度第２導電型不純物層７ｂを形成してもよいし、ダイオード用第２導電型不純物層８ｄを形成した後に高濃度第１導電型不純物層７ｄを形成してもよい。
【００５０】
図５の各図は、内部領域１３にトランジスタ及び放電用のダイオードを形成する第３の方法を示す断面図である。本方法において第２の方法と同一の構成については同一の符号を付し、説明を省略する。本実施形態においては図１に示した内部領域１３Ａに設けられた２つの素子領域１ａ，１ｅ、及び内部領域１３Ｂに設けられた２つの素子領域１ｄ，１ｆそれぞれに第１導電型のトランジスタが形成される。また素子領域１ｄ，１ｅのトランジスタそれぞれの下には、それぞれ異なる特性を有する放電用のダイオードが形成される。
【００５１】
まず図５（Ａ）に示すようにシリコン基板１上に素子分離膜２、ゲート酸化膜３ａ，３ｄ，３ｅ，３ｆ、ゲート電極４ａ，４ｄ，４ｅ，４ｆを形成する。これらの形成方法は、ゲート酸化膜３ａ，３ｄ，３ｅ，３ｆを形成する工程を除き、第２の方法と同じである。なおゲート酸化膜を形成する工程は以下の通りである。まず素子領域１ａ，１ｅを窒化シリコンなどの保護膜で覆った後、第１の熱酸化処理を行う。次いで保護膜を除去した後第２の熱酸化処理を行う。これにより、ゲート酸化膜３ａ，３ｅはゲート酸化膜３ｄ，３ｆより薄く形成される。
【００５２】
次いでゲート電極４ａ，４ｄ，４ｅ，４ｆ及び素子分離膜２をマスクとして第１導電型イオン（例えばＮ型不純物のＰイオン）を注入することにより、素子領域１ａ，１ｄ，１ｅ，１ｆにそれぞれソース及びドレインとなるトランジスタ用第１導電型不純物層５ａ，５ｄ，５ｅ，５ｆを２つずつ形成する。
【００５３】
次いで層間絶縁膜６及び各接続孔上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターン５２を形成する。レジストパターン５２は接続孔６ａ，６ｄ，６ｆ、ゲート電極４ｄ，４ｅそれぞれの上の接続孔、及びトランジスタ用第１導電型不純物層５ｆ上の接続孔を覆っているが、更にトランジスタ用第１導電型不純物層５ａ上の接続孔を覆ってもよい。
【００５４】
次いでレジストパターン５２及び層間絶縁膜６をマスクとして第１導電型の不純物イオン（例えばＮ型不純物のＰイオン）を例えば７０ｋｅＶで注入する。これにより接続孔６ｅを介してトランジスタ用第１導電型不純物層５ｅの底部に不純物イオンが注入され、高濃度第１導電型不純物層７ｅが形成される。
次いでレジストパターン５２及び層間絶縁膜６をマスクとして第２導電型の不純物イオン（例えばＰ型不純物のＢイオン）を注入することにより、２つの高濃度第１導電型不純物層７ｅそれぞれの真下にダイオード用第２導電型不純物層８ｅを形成する。このときのイオン注入エネルギーは例えば６０ｋｅＶであり、ダイオード用第２導電型不純物層８ｅが高濃度第１導電型不純物層７ｅと接続するようにする。
【００５５】
次いで図５（Ｂ）に示すようにレジストパターン５２を除去する。次いで再び層間絶縁膜６及び各接続孔上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターン５３を形成する。レジストパターン５３は接続孔６ａ，６ｆ及びゲート電極４ｄ，４ｅそれぞれの上の接続孔を覆っているが、更にトランジスタ用第１導電型不純物層５ａ，５ｆそれぞれの上の接続孔を覆ってもよい。
【００５６】
次いでレジストパターン５３及び層間絶縁膜６をマスクとして第１導電型の不純物イオンを図５（Ａ）と同じエネルギーで注入する。これにより接続孔６ｄを介してトランジスタ用第１導電型不純物層５ｄの底部に不純物イオンが注入され、高濃度第１導電型不純物層７ｄが形成される。また接続孔６ｄを介して高濃度第１導電型不純物層７ｅに不純物イオンが更に注入され、その不純物濃度は高濃度第１導電型不純物層７ｄの不純物濃度より高くなる。
【００５７】
次いでレジストパターン５３及び層間絶縁膜６をマスクとして第２導電型の不純物イオンを図５（Ａ）と同じエネルギーで注入する。これにより２つの高濃度第１導電型不純物層７ｄそれぞれの真下にダイオード用第２導電型不純物層８ｄが形成される。またダイオード用第２導電型不純物層８ｅには更に不純物イオンが注入され、その不純物濃度はダイオード用第２導電型不純物層８ｄの不純物濃度より高くなる。このようにして、高濃度第１導電型不純物層７ｄ及びダイオード用第２導電型不純物層８ｄからなる放電用のダイオードが素子領域１ｄに形成されると共に、高濃度第１導電型不純物層７ｅ及びダイオード用第２導電型不純物層８ｅからなる放電用のダイオードが素子領域１ｅに形成される。これら２種類のダイオードは不純物濃度が異なるため特性が異なる。すなわち素子領域１ｄのダイオードは素子領域１ｅのダイオードより耐圧が高い。ここでゲート酸化膜３ｆはゲート酸化膜３ａより厚いため、素子領域１ｄのダイオードはゲート酸化膜３ｆより耐圧が低くなり、素子領域１ｅのダイオードはゲート酸化膜３ａより耐圧が低くなる。
【００５８】
次いで図５（Ｃ）に示すように、レジストパターン５３を除去した後、すべての接続孔内及び層間絶縁膜６上にＡｌ合金膜をスパッタリングにより形成し、このＡｌ合金膜をパターニングする。これにより層間絶縁膜６上に複数のＡｌ合金配線を形成する。これらＡｌ合金配線のうちＡｌ合金配線９ａは、一部が接続孔６ａに埋め込まれると共に、他の一部がドレインとなるトランジスタ用第１導電型不純物層５ｅ上の接続孔６ｅに埋め込まれている。またＡｌ合金配線９ｆは、一部が接続孔６ｆ内に埋め込まれると共に、他の一部がドレインとなるトランジスタ用第１導電型不純物層５ｄ上の接続孔６ｄ内に埋め込まれている。このようにしてＡｌ合金配線９ａはドレインとなるトランジスタ用第１導電型不純物層５ｅとゲート電極４ａを互いに接続し、Ａｌ合金配線９ｆはドレインとなるトランジスタ用第１導電型不純物層５ｄとゲート電極４ｆを互いに接続している。またＡｌ合金配線９ｅは、一部がソースとなるトランジスタ用第１導電型不純物層５ｅ上の接続孔６ｅに埋め込まれることにより、ソースとなるトランジスタ用第１導電型不純物層５ｅに接続する。
【００５９】
このようにして形成されたトランジスタ及び放電用のダイオードは、ゲート酸化膜３ａ，３ｆの耐圧が互いに異なっていても、第２の方法により形成されたトランジスタ及び放電用のダイオードと同一の効果を得ることができる。
なお本実施形態において、接続孔６ｄ，６ｅそれぞれから第１導電型の不純物イオンを注入する処理を省略してもよい。この場合、トランジスタ用第１導電型不純物層５ｄ，５ｅの底部には高濃度第１導電型不純物層７ｄ，７ｅは形成されない。そしてトランジスタ用第１導電型不純物層５ｄ，５ｅとダイオード用第２導電型不純物層８ｄ，８ｅが放電用のダイオードを構成する。
【００６０】
またダイオード用第２導電型不純物層８ｄを形成した後に高濃度第１導電型不純物層７ｄを形成してもよいし、ダイオード用第２導電型不純物層８ｅを形成した後に高濃度第１導電型不純物層７ｅを形成してもよい。
また図５（Ｂ）に示した工程において、接続孔６ｅをレジストパターン５３で覆い、その状態で第１導電型のイオン注入を行ってもよい。この場合は、図５（Ｂ）で示した工程において高濃度第１導電型不純物層７ｅ及びダイオード用第２導電型不純物層８ｅには不純物イオンが注入されないため、図５（Ａ）に示したイオン注入処理において、高濃度第１導電型不純物層７ｅ及びダイオード用第２導電型不純物層８ｅそれぞれに、上記例より多くのイオンを注入する必要がある。
【００６１】
図６は、内部領域１３にトランジスタ及び放電用のダイオードを形成する第４の方法を示す断面図である。この第４の方法は、ダイオード用第２導電型不純物層２８ｂを形成するまでの工程は第１の方法と同一であるため、第１の方法と同一の構成については同一の符号を付して説明を省略する。
【００６２】
本方法において、ダイオード用第２の導電型不純物層２８ｂを形成したら、接続孔６ａ，６ｂそれぞれの中及び層間絶縁膜６上に導電膜（例えばタングステン膜）を形成する。次いで層間絶縁膜６上からタングステン膜を例えばＣＭＰにより除去することで、接続孔６ａ，６ｂそれぞれの中にタングステンプラグ１０ａ，１０ｂを埋め込む。次いでタングステンプラグ１０ａ，１０ｂ上及び層間絶縁膜６上に金属膜をスパッタリング法により形成する。次いでこの金属膜をパターニングすることにより配線９ａ，９ｂを形成する。
この第４の方法によっても第１の方法と同一の効果を得ることができる。
【００６３】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第２及び第３の方法において、各接続孔の中に第４の実施形態と同様にタングステンプラグを埋め込み、このタングステンプラグを介して配線とトランジスタ用第１導電型不純物層又はトランジスタ用第２導電型不純物層が接続するようにしてもよい。この場合においても第２及び第３の方法と同一の効果を得ることができる。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施形態に係る半導体チップの平面概略図。
【図２】内部領域１３にトランジスタ及び放電用のダイオードを形成する第１の方法を示す断面図。
【図３】内部領域１３にトランジスタ及び放電用のダイオードを形成する第２の方法を示す断面図
【図４】図３の次の工程を示す断面図。
【図５】内部領域１３にトランジスタ及び放電用のダイオードを形成する第３の方法を示す断面図。
【図６】内部領域１３にトランジスタ及び放電用のダイオードを形成する第４の方法を示す断面図。
【図７】従来の半導体チップ１００の平面概略図。
【図８】内部領域１００ｃに形成されている回路素子の構成を示す断面図。
【符号の説明】
【００６５】
１,１０１…シリコン基板、１ａ,１ｂ,１ｃ,１ｄ,１ｅ,１ｆ,１０１ａ,１０１ｂ…素子領域、２,１０２…素子分離膜、３ａ,３ｂ,３ｃ,３ｄ,３ｅ,３ｆ,１０３ａ,１０３ｂ…ゲート酸化膜、４ａ,４ｂ,４ｃ,４ｄ,４ｅ,４ｆ,１０４ａ,１０４ｂ…ゲート電極、５ａ,５ｄ,５ｅ,５ｆ,２５ａ,２５ｂ…トランジスタ用第１導電型不純物層、５ｂ,５ｃ…トランジスタ用第２導電型不純物層、６,１０６…層間絶縁膜、６ａ,６ｂ,６ｃ,６ｄ,６ｅ,６ｆ,１０６ａ,１０６ｂ…接続孔、７ｂ…高濃度第２導電型不純物層、７ｄ,７ｅ,２７ｂ…高濃度第１導電型不純物層、８ｂ…ダイオード用第１導電型不純物層、８ｄ,８ｅ,２８ｂ…ダイオード用第２導電型不純物層、９ａ,９ｂ,９ｃ,９ｄ,９ｅ,９ｆ,１０９ａ,１０９ｂ…Ａｌ合金配線、１１,１００ａ…配線パッド、１２,１００ｂ…Ｉ／Ｏセル、１３,１３Ａ,１３Ｂ,１００ｃ…内部領域、５０,５１,５２,５３…レジストパターン、１００…半導体チップ、１０５ａ,１０５ｂ…不純物層
【図１】
2005322835.tif 000003
【図２】
2005322835.tif 000004
【図３】
2005322835.tif 000005
【図４】
2005322835.tif 000006
【図５】
2005322835.tif 000007
【図６】
2005322835.tif 000008
【図７】
2005322835.tif 000009
【図８】
2005322835.tif 000010