(57)【要約】      【課題】  階層化されたネットワークでレイヤ毎にパスを設計する場合においても、ネットワーク障害に対応するための迂回パスを柔軟に設計することができる階層化ネットワークパス設計システムを提供する。      【解決手段】  ネットワークを階層化したネットワークシステムのパス設計装置１２０は、ネットワーク毎のネットワークにおけるノード間の接続状態を示すパス情報と、ノード間の共有される接続状態を示すパス接続情報を生成し、生成したパス情報とパス接続情報に基づいて、迂回パスを設計する手段として、全レイヤパス設計部１２１、上位レイヤパス設計部１２２、下位レイヤパス設計部１２３を有する。【選択図】    図１
2005286923.tif 000002
【特許請求の範囲】
【請求項１】
ネットワークを階層化したネットワークシステムのパス設計システムであって、
前記ネットワーク毎のネットワークにおけるノード間の接続状態を示すパス情報と、ノード間の共有される接続状態を示すパス接続情報を生成し、生成した前記パス情報とパス接続情報に基づいて、迂回パスを設計する手段を有することを特徴とする階層化ネットワークパス設計システム。
【請求項２】
１つのパス設計要求により、前記ネットワークの複数のレイヤを考慮した前記迂回パスの設定を行なうことを特徴とする請求項１に記載の階層化ネットワークパス設計システム。
【請求項３】
前記パス設計要求の入力項目として、２つの端末のノード情報と、パス経路数の入力をすることにより、前記迂回パスを設計することを特徴とする請求項１又は請求項２に記載の階層化ネットワークパス設計システム。
【請求項４】
前記パス経路が設計された場合に、ネットワーク情報、パス情報、パス接続情報を記憶することを特徴とする請求項１から請求項３の何れか１項に記載の階層化ネットワークパス設計システム。
【請求項５】
先に設計した前記迂回パスの設計に用いたネットワーク情報、パス情報、パス接続情報を記憶し、新たな迂回パスの設計に利用することを特徴とする請求項４に記載の階層化ネットワークパス設計システム。
【請求項６】
多階層ネットワークの各レイヤ毎に、前記迂回パスを設計する手段を備えることを特徴とする請求項１から請求項５の何れか１項に記載の階層化ネットワークパス設計システム。
【請求項７】
前記パス接続情報内のパスに含まれない、他のノードやリンクで共有されていないパスを迂回パスして選択することを特徴とする請求項１から請求項６の何れか１項に記載の階層化ネットワークパス設計システム。
【請求項８】
他のノードやリンクで共有されていないパスの接続情報を作成し、当該接続情報内のパスに含まれるパスを迂回パスとして選択することを特徴とする請求項１から請求項６の何れか１項に記載の階層化ネットワークパス設計システム。
【請求項９】
ネットワークを階層化したネットワークシステムのパス設計装置であって、
前記ネットワーク毎のネットワークにおけるノード間の接続状態を示すパス情報と、ノード間の共有される接続状態を示すパス接続情報を生成し、生成した前記パス情報とパス接続情報に基づいて、迂回パスを設計する手段を有することを特徴とするパス設計装置。
【請求項１０】
１つのパス設計要求により、前記ネットワークの複数のレイヤを考慮した前記迂回パスの設定を行なうことを特徴とする請求項９に記載のパス設計装置。
【請求項１１】
前記パス設計要求の入力項目として、２つの端末のノード情報と、パス経路数の入力をすることにより、前記迂回パスを設計することを特徴とする請求項９又は請求項１０に記載のパス設計装置。
【請求項１２】
前記パス経路が設計された場合に、ネットワーク情報、パス情報、パス接続情報を記憶することを特徴とする請求項９から請求項１１の何れか１項に記載のパス設計装置。
【請求項１３】
先に設計した前記迂回パスの設計に用いたネットワーク情報、パス情報、パス接続情報を記憶し、新たな迂回パスの設計に利用することを特徴とする請求項１２に記載のパス設計装置。
【請求項１４】
多階層ネットワークの各レイヤ毎に、前記迂回パスを設計する手段を備えることを特徴とする請求項９から請求項１３の何れか１項に記載のパス設計装置。
【請求項１５】
前記パス接続情報内のパスに含まれない、他のノードやリンクで共有されていないパスを迂回パスして選択することを特徴とする請求項９から請求項１４の何れか１項に記載のパス設計装置。
【請求項１６】
他のノードやリンクで共有されていないパスの接続情報を作成し、当該接続情報内のパスに含まれるパスを迂回パスとして選択することを特徴とする請求項９から請求項１４の何れか１項に記載のパス設計装置。
【請求項１７】
コンピュータ装置上で実行され、ネットワークを階層化したネットワークシステムのパス設計を行なうパス設計プログラムであって、
前記ネットワーク毎のネットワークにおけるノード間の接続状態を示すパス情報と、ノード間の共有される接続状態を示すパス接続情報を生成し、生成した前記パス情報とパス接続情報に基づいて、迂回パスを設計する機能を有することを特徴とするパス設計プログラム。
【請求項１８】
１つのパス設計要求により、前記ネットワークの複数のレイヤを考慮した前記迂回パスの設定を行なう機能を有することを特徴とする請求項１７に記載のパス設計プログラム。
【請求項１９】
前記パス設計要求の入力項目として、２つの端末のノード情報と、パス経路数の入力をすることにより、前記迂回パスを設計する機能を有することを特徴とする請求項１７又は請求項１８に記載のパス設計プログラム。
【請求項２０】
前記パス経路が設計された場合に、ネットワーク情報、パス情報、パス接続情報を記憶する機能を有することを特徴とする請求項１７から請求項１９の何れか１項に記載のパス設計プログラム。
【請求項２１】
先に設計した前記迂回パスの設計に用いたネットワーク情報、パス情報、パス接続情報を記憶し、新たな迂回パスの設計に利用する機能を有することを特徴とする請求項２０に記載のパス設計プログラム。
【請求項２２】
多階層ネットワークの各レイヤ毎に、前記迂回パスを設計する機能を有することを特徴とする請求項１７から請求項２１の何れか１項に記載のパス設計プログラム。
【請求項２３】
前記パス接続情報内のパスに含まれない、他のノードやリンクで共有されていないパスを迂回パスして選択する機能を有することを特徴とする請求項１７から請求項２２の何れか１項に記載のパス設計プログラム。
【請求項２４】
他のノードやリンクで共有されていないパスの接続情報を作成し、当該接続情報内のパスに含まれるパスを迂回パスとして選択する機能を有することを特徴とする請求項１７から請求項２２の何れか１項に記載のパス設計プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、階層化したネットワークにおけるパス設計を行う階層化ネットワークパス設計システムに関する。
【背景技術】
【０００２】
階層化したネットワークにおけるパス設計は、次の方法によって行われている。
【０００３】
階層化したネットワークにおけるパスの設計方法としての例が、特開２００３−４６５４５号公報（特許文献１）、特開平９−９１３２８公報（特許文献２）、非特許文献１に開示されている。
【０００４】
特許文献１に開示される、迂回路経路設定システムは、ノード障害時に迂回経路を設計するノード障害対応迂回経路設計部と、リンク障害に迂回経路を設計するリンク障害対応迂回経路設計部と、ノード障害対応迂回経路設計部とリンク障害対応迂回経路設計部の出力をそれぞれ受けて設けられる迂回経路接続ケーブル部と、リンク障害対応迂回経路設計部の出力を受けて設けられる迂回経路開放ケーブル部により構成されている、ノード障害対応迂回経路設計部と、リンク障害対応迂回経路設計部により、ノード障害とリンク障害のどちらの場合でも対応できる迂回経路の設計が可能となり、またノード障害の場合では、迂回経路接続ケーブル部と、前記迂回経路開放ケーブル部により、余分な接続を開放することによりリソースの有効活用をすることができる。
【０００５】
特許文献２に開示される、企業網設計支援装置および方法は、トラヒックやノード情報を入力する入力部とノード間の距離を計算する計算部と、当該距離とトラヒックに応じてネットワーク設計を行うネットワーク設計部と、ノード情報、トラヒック情報、ノード間距離情報を保持する記憶部と、複数のノードをグループ分けするグループ設定部と、グループごとにトラヒックをまとめて扱うトラヒック統合部と、グループ内のネットワーク設計を行うグループ内ネットワーク設計部により構成され、グループ設定部と、トラヒック統合部とグループ内設計部により、大規模、小規模問題に換言して解くことができ、高速にネットワーク設計結果が得ることができる。
【０００６】
非特許文献１に開示される、GMPLS（Generalized MultiProtocol Label Switching）管理システムおよびマルチレイヤパス設計システムは、必要に応じて複数のレイヤにおいて連動して設計するパス設計システムと、パス設計部に、ネットワーク情報と、パス設計要求を受け渡し制御するマネジメントサーバシステムと、GMPLSシステムが、動くために必要な、ミドルウェアにHP Open ViewTM（通信網管理システム構築用ミドルウェア）などにより構成されている。パス設計部は、パス設計インターフェイスと、パケットスイッチのみならず、L2スイッチ、光クロスコネクトなど多種多様なレイヤスイッチングテクノロジで構成されるネットワークに対応してパス設計ができるようにするため、ＭＰＬＳ（Multi-Protocol Label Switcing）パス設計部と、ＳＯＮＥＴ（Synchronous Optical Network）パス設計部と、λパス（波長分割多重スイッチ）設計部と、Ｌ１パス（光、ＴＤＭスイッチ）設計部により構成されている。パス設計システムは、パス設計インターフェイスとレイヤ毎にモジュール化されたパス設計部からなる、必要に応じて複数のレイヤに連動して設計し、各レイヤの設計を階層化し、それぞれが独立にパス設計要求を受けて各レイヤの設計結果を返す。また必要があれば新たなパス設計要求を作成し、未設計のパス設計要求がなくなるまで繰り返すことができる。
【特許文献１】特開２００３−４６５４５号公報
【特許文献２】特開平９−９１３２８公報
【非特許文献１】白木孝  etc、  ”ＧＭＰＬＳ管理システムおよびマルチレイヤパス設計システムの開発”，２００３年３月，電子情報通信学会総合大会
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１では、階層化レイヤが考慮にないため、多階層レイヤとしてのパス設計処理が行えない。
【０００８】
特許文献２では、複数のノードをグループ分けするグループ設定部と、グループごとにトラヒックをまとめて扱うトラヒック統合部の２階層レイヤの考慮があるが、それ以上のレイヤがある場合では、ノード情報の多階層化パス設計処理が考慮されていない。
【０００９】
特許文献２では、入力情報として、トラヒック（レイヤ）とノード情報を必要としている。
【００１０】
非特許文献１では、各レイヤの設計を階層化し，それぞれが独立にパス設計要求をモジュール化されたパス設計部に入力しなければならない。
【００１１】
非特許文献１では、各レイヤの設計を階層化し，それぞれが独立にパス設計要求を受けてレイヤ単位の設計結果を返すこととなるため、多階層レイヤの一元化されたパス設計処理をすることができない。
【００１２】
パス設計では、階層化することにより、ネットワーク構成がレイヤ毎に変更した時に、パス設計ツールの変更を柔軟に行いたいという需要がある。
【００１３】
パス設計では、レイヤによってパス設計の思想が異なるため、レイヤ毎に別の設計手段を持つことに需要がある。
【００１４】
パス設計では、階層化することにより、他レイヤには、パスが接続なのか非共有接続なのか把握できずに、障害に正しく対応した迂回パスを作成することに需要がある。
【００１５】
パス設計では、１つの要求により、各レイヤの設計を階層化しても、パス設計を作成することに需要がある。
【００１６】
本発明の目的は、階層化されたネットワークでレイヤ毎にパスを設計する場合においても、ネットワーク障害に対応するための迂回パスを柔軟に設計することができる階層化ネットワークパス設計システム及びパス設計装置、パス設計プログラムシステム及びパス設計装置、パス設計プログラムを提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するための本発明の階層化ネットワークパス設計システムは、ネットワークを階層化したネットワークシステムのパス設計システムであって、前記ネットワーク毎のネットワークにおけるノード間の接続状態を示すパス情報と、ノード間の共有される接続状態を示すパス接続情報を生成し、生成した前記パス情報とパス接続情報に基づいて、迂回パスを設計する手段を有することを特徴とする。
【００１８】
請求項２の本発明の階層化ネットワークパス設計システムは、１つのパス設計要求により、前記ネットワークの複数のレイヤを考慮した前記迂回パスの設定を行なうことを特徴とする。
【００１９】
請求項３の本発明の階層化ネットワークパス設計システムは、前記パス設計要求の入力項目として、２つの端末のノード情報と、パス経路数の入力をすることにより、前記迂回パスを設計することを特徴とする。
【００２０】
請求項４の本発明の階層化ネットワークパス設計システムは、前記パス経路が設計された場合に、ネットワーク情報、パス情報、パス接続情報を記憶することを特徴とする。
【００２１】
請求項５の本発明の階層化ネットワークパス設計システムは、先に設計した前記迂回パスの設計に用いたネットワーク情報、パス情報、パス接続情報を記憶し、新たな迂回パスの設計に利用することを特徴とする。
【００２２】
請求項６の本発明の階層化ネットワークパス設計システムは、多階層ネットワークの各レイヤ毎に、前記迂回パスを設計する手段を備えることを特徴とする。
【００２３】
請求項７の本発明の階層化ネットワークパス設計システムは、前記パス接続情報内のパスに含まれない、他のノードやリンクで共有されていないパスを迂回パスして選択することを特徴とする。
【００２４】
請求項８の本発明の階層化ネットワークパス設計システムは、他のノードやリンクで共有されていないパスの接続情報を作成し、当該接続情報内のパスに含まれるパスを迂回パスとして選択することを特徴とする。
【００２５】
請求項９の本発明のパス設計装置は、ネットワークを階層化したネットワークシステムのパス設計装置であって、前記ネットワーク毎のネットワークにおけるノード間の接続状態を示すパス情報と、ノード間の共有される接続状態を示すパス接続情報を生成し、生成した前記パス情報とパス接続情報に基づいて、迂回パスを設計する手段を有することを特徴とする。
【００２６】
請求項１０の本発明のパス設計装置は、１つのパス設計要求により、前記ネットワークの複数のレイヤを考慮した前記迂回パスの設定を行なうことを特徴とする。
【００２７】
請求項１１の本発明のパス設計装置は、前記パス設計要求の入力項目として、２つの端末のノード情報と、パス経路数の入力をすることにより、前記迂回パスを設計することを特徴とする。
【００２８】
請求項１２の本発明のパス設計装置は、前記パス経路が設計された場合に、ネットワーク情報、パス情報、パス接続情報を記憶することを特徴とする。
【００２９】
請求項１３の本発明のパス設計装置は、先に設計した前記迂回パスの設計に用いたネットワーク情報、パス情報、パス接続情報を記憶し、新たな迂回パスの設計に利用することを特徴とする。
【００３０】
請求項１４の本発明のパス設計装置は、多階層ネットワークの各レイヤ毎に、前記迂回パスを設計する手段を備えることを特徴とする。
【００３１】
請求項１５の本発明のパス設計装置は、前記パス接続情報内のパスに含まれない、他のノードやリンクで共有されていないパスを迂回パスして選択することを特徴とする。
【００３２】
請求項１６の本発明のパス設計装置は、他のノードやリンクで共有されていないパスの接続情報を作成し、当該接続情報内のパスに含まれるパスを迂回パスとして選択することを特徴とする。
【００３３】
請求項１７の本発明のパス設計プログラムは、コンピュータ装置上で実行され、ネットワークを階層化したネットワークシステムのパス設計を行なうパス設計プログラムであって、前記ネットワーク毎のネットワークにおけるノード間の接続状態を示すパス情報と、ノード間の共有される接続状態を示すパス接続情報を生成し、生成した前記パス情報とパス接続情報に基づいて、迂回パスを設計する機能を有することを特徴とする。
【発明の効果】
【００３４】
本発明の階層化ネットワークパス設計システムによれば、以下に述べるような効果が達成される。
【００３５】
階層化されたネットワークでレイヤ毎にパスを設計する場合においても、他のレイヤでのパスのパス情報とパス接続情報を利用することにより、ネットワーク障害に対応するための迂回パスを柔軟に設計することができるようになる。
【００３６】
パス情報とパス接続情報を利用することで、迂回パス設計を多階層レイヤ全体にわたり設計可能となる。
【００３７】
多階層レイヤのパス情報とパス接続情報を管理することにより、迂回パスの設計処理を軽減することができる。
【実施例】
【００３８】
本発明は、多階層レイヤパス設計を行う場合に、パスレイヤ接続設計手段をレイヤ単位に処理し、パス接続情報を記憶及び管理することにより、多階層レイヤパス設計を一元化した処理を実現する。
【００３９】
本発明に適した階層化レイヤパス接続設計システムおよび階層化レイヤパス情報管理システムの実施例を図１に示す。階層化パス設計装置１００は、パス設計要求を入力する入力装置１１０と、パス設計要求を実現するためにパスの経路設計を行うパス設計装置１２０、パス設計に必要な情報を保持する記憶装置１３０、設計したパスの結果を出力する出力装置１４０で構成される。
【００４０】
入力装置１１０は、サービスマネジメントシステムや、キーボードなどの入力装置により実現できる。
【００４１】
パス設計装置１２０は、全レイヤのパス設計を統括する全レイヤパス設計部１２１と、レイヤ毎に上位パス設計をする上位レイヤパス設計部１２２と、レイヤ毎に下位パス設計をする下位レイヤパス設計部１２３により構成される。
【００４２】
全レイヤパス設計部１２１は、パス設計装置１２０に組み込まれたコンピュータ装置（CPU）により実現する。
【００４３】
上位レイヤパス設計部１２２は、パス設計装置１２０に組み込まれたコンピュータ装置（CPU）により実現する。
【００４４】
下位レイヤパス設計部１２３は、パス設計装置１２０に組み込まれたコンピュータ装置（CPU）により実現する。
【００４５】
記憶装置１３０は、ネットワークトポロジやネットワークの残存資源を保持するネットワーク情報記憶部１３１と、既存に設計したパスを保持するパス情報記憶部１３２と、既存に設計したパスが互いに接続する情報を保持するパス接続情報記憶部１３３により構成される。
【００４６】
ネットワーク情報記憶部１３１は、ハードディスクなど電子記憶媒体により実現する。
【００４７】
パス情報記憶部１３２は、ハードディスクなど電子記憶媒体により実現する。
【００４８】
パス接続情報記憶部１３３は、ハードディスクなど電子記憶媒体により実現する。
【００４９】
出力装置１４０は、プリンタ装置や、ディスプレイ装置や、他端末への出力装置により実現する。
【００５０】
ここで、上記のように構成される本実施例の階層化レイヤパス設計システムについての動作について説明する。
【００５１】
パス設計方法の実施例を示すフローチャートの図２と、パス設計前のノード間のネットワークのパス状況の図３と、迂回パス設計前のノード間のネットワークでパスが可能なものを示す図４と、迂回パス設計後のノード間のネットワークの設計された出力結果を示す図５と、迂回パス設計前の下位レイヤパス情報である図６と、迂回パス設計前の下位レイヤパス接続情報である図７と、迂回パス設計後の上位レイヤパス情報である図８と、迂回パス設計後の上位レイヤパス接続情報である図９により説明する。
【００５２】
入力装置１１０より全レイヤパス設計部１２１がパス設計要求（パス設計要求は（始点，終点，要求帯域））を受ける。図３のノード番号などを用いてパス設計要求を受け、要求帯域より既存帯域が小さいリンクを削除する（ステップＳ２０１）。図１の入力装置１１０にからパス設計要求が入力され、全レイヤパス設計部１２１がパス設計要求を受ける。パス設計要求は（始点，終点，要求帯域）からなり、図３のノード番号などを用いてパス設計要求（ノード301，ノード310，１）とする。残存帯域が要求帯域の１以上余っているリンクのみを残す。図３はステップＳ２０１終了時のネットワークを示した図である。図３は更に下位ネットワークでの既存パスであるパスＰ２１，パスＰ２２，パスＰ２３も含む。
【００５３】
パス設計要求に基づいて全レイヤパス設計部１２１がネットワーク情報記憶部１３１に要求してネットワーク情報を得る（ステップＳ２０２）。
【００５４】
全レイヤパス設計部１２１がパス設計要求に基づいてパス情報記憶部１３２からパス情報を得る（ステップＳ２０３）。具体例として、パス情報記憶部１３２には下位レイヤのパス情報である図６の情報がある。
【００５５】
全レイヤパス設計部１２１がパス設計要求に基づいてパス接続情報記憶部１３３からパス接続情報を得る（ステップＳ２０４）。具体例として、パス接続情報記憶部１３３には下位レイヤのパス接続情報である図７の情報がある。
【００５６】
全レイヤパス設計部１２１に未設計のパス設計要求が存在するか判定する（ステップＳ２０５）。具体例として、一つのパス設計要求（ノード301,ノード310,1）が存在するため、次の処理（ステップＳ２０６）に進む。
【００５７】
未設計のうち最上位レイヤのパス設計要求を上位レイヤパス設計部１２２または、下位レイヤパス設計部１２３に渡す（ステップＳ２０６）。具体例として、パス設計要求が（ノード301,ノード310,1）の一つしかないためにそれを選び、パスが要求されている上位ネットワークの設計手段である上位レイヤパス設計部１２２にパス設計要求を渡す。
【００５８】
上位レイヤパス設計部１２２または、下位レイヤパス設計部１２３でパスを設計した結果を全レイヤパス設計部１２１に返す（ステップＳ２０７）。具体例として、上位レイヤパス設計部でパスを設計する。ここで現用経路にノード301⇔ノード302⇔ノード303⇔（パスP23）⇔ノード306⇔ノード308⇔ノード310のパスが選択されたとする。その場合では、下位レイヤのパス接続情報（図７）を参照することによりパスＰ２３と接続するパスＰ２２を選択範囲から外して作成する。パスＰ２３とパスＰ２２を除いて迂回パスを選択し、非共有接続（接続しない）パスＰ２１を含む経路ノード301⇔ノード304⇔（パスP21）⇔ノード307⇔ノード309⇔ノード310が迂回経路として選ばれる。
【００５９】
パス設計要求における迂回パス設計ができたかを判定する（ステップＳ２０８）。具体例として、一つのパス設計要求（ノード301，ノード310，1）を満たすパスが全て設計できたため次の処理（ステップＳ２１０）へ進む。
【００６０】
ステップＳ２０８で設計できない場合、下位レイヤの設計が要求され、かつ新規設計が可能かを判定する（ステップＳ２０９）。
【００６１】
ここで、現用・迂回パスが設計できたので設計不可ではなく、また下位レイヤのパスを新規に作り、パスの選択範囲を広げる必要はなく下位レイヤネットワークへのパス要求は作成しないので、ステップＳ２１０へ進む。
【００６２】
ステップＳ２１０では、設計結果を全レイヤパス設計部１２１に返し、ステップＳ２０５へ戻る。
【００６３】
ステップＳ２０９で、下位レイヤの設計が要求されていない時には、設計結果を設計不可として全レイヤパス設計部１２１に返す（ステップＳ２１２）。
【００６４】
ステップＳ２０９で下位レイヤの設計が要求され、かつ新規設計が可能である場合、下位レイヤに対するパス要求を作成し、設計結果と共に全レイヤパス設計部に返し（ステップＳ２１１）、ステップＳ２０５へ戻る。具体例として、全レイヤパス設計部１２１には、未設計のパス設計要求が存在しないため、ステップＳ２０５で、次の処理（ステップＳ２１３）へ進む。
【００６５】
全レイヤパス設計部１２１はパス設計結果に基づいて、ネットワーク情報記憶部１３１に対して、設計されたパスのネットワーク資源から要求帯域であった１を減じネットワーク情報を更新する（ステップＳ２１３）。
【００６６】
全レイヤパス設計部１２１はパス設計結果に基づいて、パス情報記憶部１３２に対して、パス情報を更新する（ステップＳ２１４）。具体例として、この場合では、上位レイヤのパスが初めて作成されたため上位レイヤのパス情報が図８のようになる。
【００６７】
全レイヤパス設計部１２１は、パス設計結果に基づいて、パス接続情報記憶部１３３に対して、パス接続情報を更新する（ステップＳ２１５）。具体例として、この場合では、図９のようになる。
【００６８】
全レイヤパス設計部１２１はパス設計結果を、出力装置１４０へ出力する（ステップＳ２１６）。
【００６９】
上記実施例によれば、階層化されたネットワークでレイヤ毎にパスを設計する場合においても、他のレイヤでのパスのパス情報とパス接続情報を利用することにより、ネットワーク障害に対応するための迂回パスを柔軟に設計することができるようになる。また、パス情報とパス接続情報を利用することで、迂回パス設計を多階層レイヤ全体にわたり設計可能となる。
【００７０】
本実施例では、パス接続情報を作成し、現用パスに対してパス接続情報内のパスに含まれない、他のノードやリンクで共有されていないパスを迂回パスとして選んでいるが、逆に他のノードやリンクで共有されていないパスの接続情報を作成して、当該接続情報内のパスに含まれるパスを迂回パスとして選ぶこともできる。
【００７１】
本実施例では、レイヤ数を２つである図１を用いて説明した、レイヤ数が３以上でも本発明を適用することができる。その場合、レイヤ数が３以上の場合は、それに応じてレイヤパス設計部を設けるものとする。
【００７２】
上位レイヤパス設計部１２２、下位レイヤパス設計部１２３は、他のレイヤのパスが更に必要とした時にはパス設計結果とともに他のレイヤへのパス設計要求を全レイヤパス設計部１２１に返したが、他のレイヤへのパス設計要求は直接該当する上位レイヤパス設計部１２２あるいは、下位レイヤパス設計部１２３へ渡すようにすることも可能である。
【００７３】
なお、実施例において、パス設計装置１２０の各機能は、例えばコンピュータ装置に上述した機能を持たせることによって実現することができる。具体的には、パス設計装置１２０を実現するコンピュータ装置に上記機能を備えたハードウェアユニットを搭載することで実現してもよいし、上記各機能をソフトウェア的に達成するプログラムをコンピュータ装置上で実行することで実現してもよい。
【００７４】
パス設計装置１２０の機能をソフトウェア的に実現する場合には、プログラム制御可能なコンピュータ処理装置（ＣＰＵ）上で、各装置の機能を実現するプログラム（アプリケーション）であるパス設計プログラムをロードして実行する。このパス設計プログラムは、磁気ディスク、半導体メモリその他の記録媒体に格納され、その記録媒体からコンピュータ処理装置にロードされ、コンピュータ処理装置の動作を制御することにより、各装置としての固有の機能を達成する。
【００７５】
なお、本発明は上述した実施例に限定されるものではなく、その技術思想の範囲内、において様々に変形して実施することができる。
【図面の簡単な説明】
【００７６】
【図１】本発明の実施例によるパス設計装置の構成図である。
【図２】本発明の実施例によるパス設計装置におけるパス設計動作を説明するフローチャートである。
【図３】本発明の実施例における、パス設計前のノード間のネットワークのパス状況を示す図である。
【図４】本発明の実施例における、迂回パス設計前のノード間のネットワークでパスが可能なものを示す図である。
【図５】本発明の実施例における、迂回パス設計後のノード間のネットワークの設計された出力結果を示す図である。
【図６】本発明の実施例における迂回パス設計前の下位レイヤパス情報を示す図である。
【図７】本発明の実施例における迂回パス設計前の下位レイヤパス接続情報を示す図である。
【図８】本発明の実施例における迂回パス設計後の上位レイヤパス情報を示す図である。
【図９】本発明の実施例における迂回パス設計後の上位レイヤパス接続情報を示す図である。
【符号の説明】
【００７７】
１００：  階層化パス設計装置
１１０：  入力装置
１２０：  パス設計装置
１２１：  全レイヤパス設計部
１２２：  上位レイヤパス設計部
１２３：  下位レイヤパス設計部
１３０：  記憶装置
１３１：  ネットワーク情報記憶部
１３２：  パス情報記憶部
１３３：  パス接続情報記憶部
１４０：  出力装置
【図１】
2005286923.tif 000003
【図２】
2005286923.tif 000004
【図３】
2005286923.tif 000005
【図４】
2005286923.tif 000006
【図５】
2005286923.tif 000007
【図６】
2005286923.tif 000008
【図７】
2005286923.tif 000009
【図８】
2005286923.tif 000010
【図９】
2005286923.tif 000011