(57)【要約】【課題】  部品内蔵モジュールの良品率の向上を図ることができる、部品内蔵基板の製造方法、及び基板管理装置を提供する。【解決手段】  第１基板１１０の第１部品実装不可領域情報１１２及び第２基板１２０の第２部品実装不可領域情報１２２の両情報を取得することから、上記第２基板へＬＳＩ１９０を実装するときには、上記両方の部品実装不可領域に対応する領域にはＬＳＩ実装を行わない。よって、無駄にＬＳＩを消費するのを防止することができる。【選択図】図１
2005260112.tif 000002
【特許請求の範囲】
【請求項１】
互いに独立した複数の領域に区画された第１基板（１１０）と、互いに独立した複数の領域に区画された第２基板（１２０）と、互いに独立した複数の領域に区画され上記第２基板に実装された電子部品（１９０）を埋め込む部品埋込層（１３０）とを有し、上記部品埋込層が上記第１基板及び上記第２基板にて挟んで形成される部品内蔵基板（１０１）の製造方法において、
上記第２基板への上記電子部品の実装前に、上記第２基板が有する不良領域を示す第２部品実装不可領域情報（１２２）のみならず上記第１基板が有する不良領域を示す第１部品実装不可領域情報（１１２）に基づいて上記第２基板において上記電子部品を実装可能な部品実装可能領域（１２２ｂ）を求め、該部品実装可能領域へ上記電子部品を実装することを特徴とする部品内蔵基板の製造方法。
【請求項２】
上記第１部品実装不可領域情報を取得した後、上記第２部品実装不可領域情報を取得して、これら両者に基づいて上記部品実装可能領域を求め、上記第２基板における上記部品実装可能領域へ上記電子部品を実装する、請求項１記載の部品内蔵基板の製造方法。
【請求項３】
上記第１部品実装不可領域情報と同一の上記第２部品実装不可領域情報を有する上記第２基板を抽出し、該第２基板における上記部品実装可能領域へ上記電子部品を実装する、請求項１記載の部品内蔵基板の製造方法。
【請求項４】
上記第２基板において上記部品実装可能領域への上記電子部品の実装後、実装された上記電子部品に対応する箇所にのみ上記電子部品を収容する凹部（１８６）を上記部品埋込層に形成する、請求項２又は３記載の部品内蔵基板の製造方法。
【請求項５】
上記第２基板における上記部品実装可能領域へ上記電子部品を実装した後、実装された上記電子部品に対応して該電子部品を収容する凹部（１８６）を上記部品埋込層に形成し、該形成後、上記第１基板、上記第２基板、及び上記部品埋込層を積層して上記部品内蔵基板を形成する、請求項３記載の部品内蔵基板の製造方法。
【請求項６】
互いに独立した複数の領域に区画された第１基板（１１０）と、互いに独立した複数の領域に区画された第２基板（１２０）と、互いに独立した複数の領域に区画され上記第２基板に実装された電子部品（１９０）を埋め込む部品埋込層（１３０）とを有し、上記部品埋込層が上記第１基板及び上記第２基板にて挟んで形成される部品内蔵基板（１０１）の製造方法において、
上記第２基板への上記電子部品の実装後、実装された上記電子部品に対応して該電子部品を収容する凹部（１８６）を上記部品埋込層に形成し、該形成後、部品実装後の上記第２基板、及び上記凹部形成後の上記部品埋込層における各不良領域を合算した合算不良領域（１２２ａ、１２２ｃ、１２２ｄ）と同一の第１部品実装不可領域（１１２）を有する上記第１基板を抽出し、該抽出後、部品実装後の上記第２基板、上記凹部形成後の上記部品埋込層、及び抽出された上記第１基板を積層して上記部品内蔵基板を形成することを特徴とする部品内蔵基板の製造方法。
【請求項７】
互いに独立した複数の領域に区画された第１基板（１１０）と、互いに独立した複数の領域に区画された第２基板（１２０）と、互いに独立した複数の領域に区画され上記第２基板に実装された電子部品（１９０）を埋め込む部品埋込層（１３０）とを有し、上記部品埋込層を上記第１基板及び上記第２基板にて挟んで部品内蔵基板（１０１）を製造するときに、上記第１基板、上記第２基板、及び上記部品埋込層の情報管理を行う基板管理装置において、
上記第２基板における不良領域を示す第２部品実装不可領域情報（１２２）、及び上記第１基板における不良領域を示す第１部品実装不可領域情報（１１２）を格納する記憶装置（３１０）と、
上記記憶装置から上記第２部品実装不可領域情報及び上記第１部品実装不可領域情報を読み出す読出部（３２１）、及び、読み出された上記第２部品実装不可領域情報及び上記第１部品実装不可領域情報に基づいて上記第２基板において上記電子部品を実装可能な部品実装可能領域（１２２ｂ）を求める実装可能領域決定部（３２２）を有する制御装置（３２０）と、
を備えたことを特徴とする基板管理装置。
【請求項８】
上記制御装置は、上記読出部にて読み出された上記第２部品実装不可領域情報及び上記第１部品実装不可領域情報から、上記第１部品実装不可領域情報と同一の第２部品実装不可領域情報を抽出し抽出した第２部品実装不可領域情報を有する上記第２基板を抽出する抽出部（３２３）をさらに有する、請求項７記載の基板管理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いわゆるコンポジット層と呼ばれる部品埋込層に例えばＬＳＩを収納し該部品埋込層を第１基板及び第２基板で挟んで形成される部品内蔵基板の製造方法、及び該製造方法を実行するに際し適切な上記第１基板、第２基板、及び部品埋込層を選択するための基板管理装置に関する。
【背景技術】
【０００２】
上基板と下基板との間のコンポジット層に電子部品を埋設してなる部品内蔵モジュールが存在する。上記上基板は、配線パターンが複数層に形成された基板であり、該上基板には、複数の同一の回路構成が格子状に形成されている。上記下基板も配線パターンが複数層に形成された基板であり、上記上基板と同形状及び同寸法にてなり、複数の同一の回路構成を格子状に形成している。このような下基板における各回路構成部分には、能動部品の電子部品が実装される。上記コンポジット層は、上記上基板及び下基板と同形状及び同寸法を有し、上記下基板上に実装された能動部品を埋設する電気絶縁材料にてなり、上記上基板及び上記下基板を電気的に接続するビアを有する。上記部品内蔵モジュールは、上述のように構成される上基板、下基板にてコンポジット層を挟んで積層して多層基板を形成した後、該多層基板を、それぞれの上記回路構成部分に対応して切り分けて作製される。このように、一つの多層基板から複数の部品内蔵モジュールが生産される。（例えば、特許文献１参照）
【特許文献１】特開２００２−２６１４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述したように、上記上基板及び下基板には、複数の上記回路構成部分が形成されており、各基板の製造工程における欠陥により、全ての回路構成部分が正常に機能するとは限らない。又、上記コンポジット層においても、上記ビアを形成する際に欠陥が発生する場合もある。欠陥が生じたビアを有する領域に対応する、上記上基板及び下基板における回路構成部分がたとえ正常であっても、上述のように積層したときには、欠陥ビアを有する部品内蔵モジュールは、不良品となる。上記下基板に実装される電子部品は、例えばＬＳＩであり、当該部品内蔵モジュールのコストにおいて比較的高い割合を占める。又、積層後、上基板にも電子部品が実装される。よって、欠陥を有する上記回路構成部分や、欠陥ビアに対応する上記回路構成部分には、コスト低減、及び部品内蔵モジュールの良品率の向上の面から、電子部品を実装すべきではない。
【０００４】
従来、上述のような多層基板ではなく単体のプリント基板への部品実装に当たり、回路欠陥部分の検査を行い欠陥箇所には部品実装を行わないようにしている。しかしながら、上述のように一つの基板に複数の回路構成部分が存在し、かつ複数の基板を積層する多層基板では、部品実装の可否を判断するのは困難であった。又、欠陥は、上記回路構成部分やビアで発生する以外にも、電子部品の実装工程や、積層工程等においても発生する。従って、コスト低減、及び部品内蔵モジュールの良品率の向上を図るためには、部品内蔵モジュールの全生産工程において、上基板、下基板、及びコンポジット層の品質管理が必要となる。
【０００５】
本発明はこのような要請に応えるもので、部品内蔵モジュールの良品率の向上を図ることができる、部品内蔵基板の製造方法、及び該製造方法を実行するに際し適切な第１基板、第２基板、及び部品埋込層を選択するための基板管理装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記目的を達成するため、以下のように構成する。
即ち、本発明の第１態様の部品内蔵基板の製造方法は、互いに独立した複数の領域に区画された第１基板と、互いに独立した複数の領域に区画された第２基板と、互いに独立した複数の領域に区画され上記第２基板に実装された電子部品を埋め込む部品埋込層とを有し、上記部品埋込層が上記第１基板及び上記第２基板にて挟んで形成される部品内蔵基板の製造方法において、
上記第２基板への上記電子部品の実装前に、上記第２基板が有する不良領域を示す第２部品実装不可領域情報のみならず上記第１基板が有する不良領域を示す第１部品実装不可領域情報に基づいて上記第２基板において上記電子部品を実装可能な部品実装可能領域を求め、該部品実装可能領域へ上記電子部品を実装することを特徴とする。
【０００７】
上記製造方法によれば、第２基板への部品実装前に、上記第２部品実装不可領域情報のみならず、第１基板が有する第１部品実装不可領域情報をも取得する。これにより、下記（１）及び（２）の方法を採ることができる。（１）では、第２基板へ部品実装を行うときには、第１部品実装不可領域情報及び第２部品実装不可領域情報の両情報に基づいて、両方の部品実装不可領域には電子部品の実装を行わない方法を採る。要するに、完成品において内蔵される電子部品を実装する基板、つまり第２基板に電子部品を実装するときには、他の基板つまり第１基板における第１部品実装不可領域情報を参照して、第２基板への実装の良否を判断しようとするものである。（２）では、第１部品実装不可領域情報及び第２部品実装不可領域情報に基づいて、第１部品実装不可領域情報と同一の実装不可領域情報を有する第２部品実装不可領域情報を有する第２基板を抽出する。換言すれば、第１部品実装不可領域情報及び第２部品実装不可領域情報に基づいて、両情報が一致する第１基板及び第２基板をペアとして予め抽出しておく。そして第２基板への部品実装のときには、上記第２部品実装不可領域情報に基づいて第２基板の部品実装が可能な領域へ部品実装を行い、上記部品埋込層を第１基板及び第２基板で挟むときには、上記ペアに設定されている第１基板を使用する方法を採る。例えば、第１基板では欠陥のない領域と、第２基板の部品実装不可領域とが対応するときには、これらの領域にて作製される完成品としての部品内蔵モジュールは、第１基板は正常であるにもかかわらず、不良品となってしまう。しかしながら、上記（２）の方法によれば、第１基板と第２基板との部品実装不可領域が完全に一致していることから、良品基板を無駄にしてしまうことを防止することができる。
【０００８】
又、本発明の第２態様の部品内蔵基板の製造方法は、互いに独立した複数の領域に区画された第１基板と、互いに独立した複数の領域に区画された第２基板と、互いに独立した複数の領域に区画され上記第２基板に実装された電子部品を埋め込む部品埋込層とを有し、上記部品埋込層が上記第１基板及び上記第２基板にて挟んで形成される部品内蔵基板の製造方法において、
上記第２基板への上記電子部品の実装後、実装された上記電子部品に対応して該電子部品を収容する凹部を上記部品埋込層に形成し、該形成後、部品実装後の上記第２基板、及び上記凹部形成後の上記部品埋込層における各不良領域を合算した合算不良領域と同一の第１部品実装不可領域を有する上記第１基板を抽出し、該抽出後、部品実装後の上記第２基板、上記凹部形成後の上記部品埋込層、及び抽出された上記第１基板を積層して上記部品内蔵基板を形成することを特徴とする。
【０００９】
又、本発明の第３態様の基板管理装置は、互いに独立した複数の領域に区画された第１基板と、互いに独立した複数の領域に区画された第２基板と、互いに独立した複数の領域に区画され上記第２基板に実装された電子部品を埋め込む部品埋込層とを有し、上記部品埋込層を上記第１基板及び上記第２基板にて挟んで部品内蔵基板を製造するときに、上記第１基板、上記第２基板、及び上記部品埋込層の情報管理を行う基板管理装置において、
上記第２基板における不良領域を示す第２部品実装不可領域情報、及び上記第１基板における不良領域を示す第１部品実装不可領域情報を格納する記憶装置と、
上記記憶装置から上記第２部品実装不可領域情報及び上記第１部品実装不可領域情報を読み出す読出部、及び、読み出された上記第２部品実装不可領域情報及び上記第１部品実装不可領域情報に基づいて上記第２基板において上記電子部品を実装可能な部品実装可能領域を求める実装可能領域決定部を有する制御装置と、
を備えたことを特徴とする。
【００１０】
上記第３態様において、上記制御装置は、上記読出部にて読み出された上記第２部品実装不可領域情報及び上記第１部品実装不可領域情報から、上記第１部品実装不可領域情報と同一の第２部品実装不可領域情報を抽出し抽出した第２部品実装不可領域情報を有する上記第２基板を抽出する抽出部をさらに有することもできる。
【００１１】
上記抽出部は、第１部品実装不可領域情報及び第２部品実装不可領域情報に基づいて、第１部品実装不可領域情報と同一の実装不可領域情報を有する第２部品実装不可領域情報を有する第２基板を抽出する。換言すれば、上記抽出部は、第１部品実装不可領域情報及び第２部品実装不可領域情報に基づいて、両情報が一致する第１基板及び第２基板をペアとして予め抽出しておく。上記抽出部を備えることで、第２基板への部品実装のときには、上記第２部品実装不可領域情報に基づいて第２基板の部品実装が可能な領域へ部品実装を行い、上記部品埋込層を第１基板及び第２基板で挟むときには、上記ペアに設定されている第１基板を使用することが可能となる。例えば、第１基板では欠陥のない領域と、第２基板の部品実装不可領域とが対応するときには、これらの領域にて作製される完成品としての部品内蔵モジュールは、第１基板は正常であるにもかかわらず、不良品となってしまう。しかしながら、上記抽出部を有することで、第１基板と第２基板との部品実装不可領域が完全に一致させることができることから、良品基板を無駄にしてしまうことを防止することができる。
【発明の効果】
【００１２】
上記第１態様の部品内蔵基板の製造方法、及び第３態様の基板管理装置によれば、第１部品実装不可領域情報及び第２部品実装不可領域情報の両情報を取得することから、第２基板への部品実装のときには、上記両方の部品実装不可領域に対応する領域には部品実装を行わない。よって、無駄に電子部品を消費するのを防止することができる。従って、上記電子部品を内蔵した部品内蔵モジュールの良品率の向上を図ることができる。
又、第１部品実装不可領域情報及び第２部品実装不可領域情報に基づいて、両情報が一致する第１基板及び第２基板をペアとして予め抽出することが可能となる。よって、第２基板への部品実装のときには、上記第２部品実装不可領域情報に基づいて第２基板の部品実装が可能な領域へ部品実装を行い、上記部品埋込層を第１基板及び第２基板で挟むときには、上記ペアに設定されている第１基板を使用することが可能となる。例えば、第１基板では欠陥のない領域と、第２基板の部品実装不可領域とが対応するときには、これらの領域にて作製される完成品は、第１基板は正常であるにもかかわらず、不良品となってしまう。しかしながら、上記製造方法及び基板管理装置によれば、第１基板と第２基板との部品実装不可領域が完全に一致していることから、良品基板を無駄にしてしまうことを防止することができる。このように、電子部品の無駄な消費を防止するだけでなく、良品である基板を無駄に消費することも防止することができる。従って、上記電子部品を内蔵した部品内蔵モジュールの良品率の向上を図ることができる。
【００１３】
又、第２基板における電子部品に対応して、部品埋込層に凹部を形成することで、電子部品が存在しないにもかかわらず凹部が存在することに起因して生じる不具合の発生を防止することができる。上記不具合として、部品埋込層を第１基板及び第２基板で挟んで積層するときに、凹部が例えば潰れるように変形することで、部品内蔵基板の全体に歪みが生じること等が該当する。
【００１４】
又、上記第２態様の部品内蔵基板の製造方法によれば、第２基板への部品実装、及び該部品実装に対応して部品埋込層への凹部形成までに生じた欠陥に相当する合算不良領域と同一の第１部品実装不可領域情報を有する第１基板を使用することから、第１基板における不良領域に起因して第２基板に実装済の電子部品が無駄になるのを防止することができる。従って、上記電子部品を内蔵した部品内蔵モジュールの良品率の向上を図ることができる。
【発明を実施するための最良の形態】
【００１５】
本発明の実施形態における、部品内蔵基板の製造方法及び基板管理装置について、図を参照しながら以下に説明する。ここで、上記基板管理装置は、上記製造方法を実行するに際し適切な第１基板、第２基板、及び部品埋込層を選択するために、上記第１基板、第２基板、及び部品埋込層が有する情報を管理する装置である。尚、各図において、同じ構成部分については、同じ符号を付している。
【００１６】
まず、上記部品内蔵基板について簡単に説明する。尚、該部品内蔵基板は、多層基板と呼ばれる場合もある。
図９に示すように、上記部品内蔵基板１０１は、本実施形態では、上基板に相当する第１基板１１０と、厚みを除いて第１基板と同形状及び同寸法にてなり下基板に相当する第２基板１２０と、厚みを除いて第１基板と同形状及び同寸法にてなり第１基板及び第２基板に挟まれる部品埋込層１３０とを有し、部品埋込層１３０を厚み方向から第１基板１１０及び第２基板１２０にて挟んで積層することで作製される。尚、一例として、本実施形態における第１基板１１０、第２基板１２０、及び部品埋込層１３０は、１２０ｍｍ×１２０ｍｍの大きさである。
第１基板１１０、第２基板１２０、及び部品埋込層１３０は、例えば、それぞれ例えば９×９個、合計８１個の領域に区画されており、第１基板１１０、第２基板１２０、及び部品埋込層１３０において、各領域は、互いに対応し対向する。又、第１基板１１０における各領域１１１は、同じ回路構成を有し、第２基板１２０における各領域１２１も、同じ回路構成を有する。部品埋込層１３０における各領域１３１も同じ構成を有する。
尚、第１基板１１０、第２基板１２０、及び部品埋込層１３０において、区画される領域数は、上記８１個に限定されるものではなく、それぞれ最低２領域を有すればよい。
【００１７】
第１基板１１０及び第２基板１２０は、図１０に示すように、本実施形態ではいわゆる全層ＩＶＨ構造樹脂多層プリント配線板、通称アリブ基板と呼ばれる基板である。該アリブ基板は、複数の配線層１８１が積層され、これらの配線層１８１間、及び配線層１８１と、基板両面に露出している電極１８２との間をビア１８３にて電気的に接続した構造を有する。尚、図１０は、第１基板１１０、第２基板１２０、及び部品埋込層１３０について、上記領域毎に切り分けられた個片の一つにおける断面を示している。
部品埋込層１３０は、いわゆるコンポジット層と呼ばれるもので、本実施形態では熱硬化性の樹脂材１８４にてなり、第１基板１１０及び第２基板１２０を電気的に接続するためのビア１８５を形成している。
【００１８】
部品内蔵基板１０１の大まかな製造方法について、図１０〜図１２を参照して以下に説明する。尚、図１１、図１２についても、図１０と同様に、上記領域毎に切り分けられた個片の一つにおける断面を示している。実際には、第１基板１１０、第２基板１２０、及び部品埋込層１３０を積層して部品内蔵基板１０１を完成させた後、上記領域毎に切り分けて各個片とする。該個片は、部品内蔵モジュールに相当する。
第２基板１２０の領域１２１には、電子部品として、バンプを形成した例えばＬＳＩ１９０が実装される。尚、本実施形態では、第１基板１１０及び第２基板１２０の両方に電子部品が実装されるが、第２基板１２０は、第１基板１１０に比べて高額な電子部品、例えば上記ＬＳＩ１９０が実装される点で第１基板１１０と区別される。
【００１９】
次に、部品埋込層１３０には、ＬＳＩ１９０に対応して該ＬＳＩ１９０を格納する凹部１８６が形成される。尚、部品埋込層１３０は、実際には２層から形成され、上記凹部１８６を形成するために貫通穴を形成した第１層に対して、上記貫通穴を塞ぐように第２層を重ねることで上記凹部１８６が形成される。さらに、部品埋込層１３０には、上記ビア１８５を形成するため、本実施形態では、まず部品埋込層１３０における各領域１３１に貫通穴を形成し、次に該貫通穴に導電性ペーストを充填して、ビア１８５が形成される。
【００２０】
次に、これらの第２基板１２０、部品埋込層１３０に対して第１基板１１０を載せて積層し、図１１に示す部品内蔵基板１０１を作製する。積層後、図１２に示すように、第１基板１１０の各領域１１１には、例えばメモリ１９１等の電子部品が実装され、又、第２基板１２０の裏面側の電極１８２には、バンプ１８７が形成される。
以上のようにして部品内蔵基板１０１が完成した後、上述のように各領域に応じて切断されて上記個片となり、各個片は図１２に示すような上記部品内蔵モジュール２０１となる。
【００２１】
尚、本実施形態では部品内蔵基板１０１は、第１基板１１０、第２基板１２０、及び部品埋込層１３０の３層にて形成したが、４層以上にて構成することもできる。又、上述のように、部品埋込層１３０における凹部１８６は、ＬＳＩ１９０が実装された第２基板１２０の領域１２１に対応する、部品埋込層１３０の領域１３１にのみ形成したが、部品埋込層１３０の全領域１３１に形成してもよい。但しこの場合には、第２基板１２０の領域１２１の内、欠陥を有する領域には正常品ではないダミーのＬＳＩを実装する。又、本実施形態では、部品埋込層１３０の全領域１３１にビア１８５を形成したが、第２基板１２０において正常なＬＳＩ１９０が実装された領域１２１に対応した部品埋込層１３０の領域１３１のみにビア１８５を形成するようにしてもよい。又、上記積層後、第１基板１１０の欠陥を有する領域１１１には、当然、電子部品１９１は実装しない。
【００２２】
以上説明したような工程に従い部品内蔵基板１０１及び部品内蔵モジュール２０１は作製されるが、第１基板１１０、第２基板１２０、及び部品埋込層１３０の各領域１１１、１２１、１３１には、元々これらの製作に伴い生じた第１欠陥が存在すると伴に、当該部品内蔵基板１０１の製造工程中に生じた第２欠陥が存在する。これらの第１欠陥及び第２欠陥の少なくとも一方を有する領域１１１、１２１、１３１にて形成された部品内蔵モジュール２０１は、不良品となってしまう。よって、高額なＬＳＩ１９０を無駄に消費したり、正常な領域を有しながら破棄せざるを得ない部品内蔵モジュール２０１を生じ無駄に基板を消費するという問題がある。よって、該問題を解決するために、第１基板１１０、第２基板１２０、及び部品埋込層１３０について、上記第１欠陥及び第２欠陥に関する情報を管理し、上記無駄な消費を可能な限り少なくする、部品内蔵基板１０１の製造方法、及び基板管理装置が必要となる。以下に上記製造方法、及び基板管理装置について説明する。
【００２３】
上記基板管理装置について説明する。
図８に示すように、基板管理装置３０１は、大きく分けて、記憶装置３１０と、制御装置３２０とを有し、さらに検査装置３３０を有することもできる。
記憶装置３１０は、第２基板１２０における不良領域を示す第２部品実装不可領域情報、及び第１基板１１０における不良領域を示す第１部品実装不可領域情報を格納する装置である。ここで、実装不可領域とは、第１基板１１０の各領域１１１、及び第２基板１２０の各領域１２１において、例えば配線層１８１、電極１８２等における構造的、電気的な欠陥により、ＬＳＩ１９０やメモリ１９１等の電子部品を実装したとしても機能しない領域である。このような第１部品実装不可領域情報及び第２部品実装不可領域情報は、例えば、第１基板１１０及び第２基板１２０のメーカーから予め入手可能である。よって、入手した情報は、各基板１１０、１２０と対応付けて記憶装置３１０に記憶される。各基板１１０、１２０と、第１部品実装不可領域情報及び第２部品実装不可領域情報との対応付ける方法としては、例えば、第１基板１１０及び第２基板１２０に、バーコードを付したり、情報を格納した特別なチップを実装したりする方法がある。
【００２４】
制御装置３２０は、例えばパーソナルコンピュータ等に備わる演算処理装置にて構成でき、機能的に区分すると、読出部３２１、実装可能領域決定部３２２、及び抽出部３２３に区分可能である。尚、読出部３２１、実装可能領域決定部３２２、及び抽出部３２３毎に演算処理装置を割り当ててもよい。又、後述するように、制御装置３２０には機能的にさらに良品管理情報作成部３２４を設けてもよい。
読出部３２１は、記憶装置３１０から上記第２部品実装不可領域情報及び上記第１部品実装不可領域情報を読み出す。実装可能領域決定部３２２は、読み出された上記第２部品実装不可領域情報及び上記第１部品実装不可領域情報に基づいて第２基板１２０において上記電子部品を実装可能な部品実装可能領域を求める。抽出部３２３は、読出部３２１にて読み出された上記第２部品実装不可領域情報及び上記第１部品実装不可領域情報から、上記第１部品実装不可領域情報と同一の第２部品実装不可領域情報を抽出し抽出した第２部品実装不可領域情報を有する第２基板１２０を抽出する。
【００２５】
検査装置３３０は、部品内蔵基板１０１の製造工程において行われる、例えば実装不良の検査や、部品埋込層１３０における貫通穴の検査や、上記貫通穴への導電性樹脂材の充填検査や、電気検査、等を行う各検査装置であり、それぞれの検査結果情報を制御装置３２０へ送出する。
【００２６】
次に、上記基板管理装置３０１にて、第１基板１１０、第２基板１２０、及び部品埋込層１３０に対して上記第１欠陥及び第２欠陥に関する情報を管理しながら部品内蔵基板１０１を製造する方法について以下に説明する。
部品内蔵基板の製造方法について、概略は上述した通りであり、図１に示すように、ステップ１（図内では「Ｓ」にて示す）では、部品内蔵基板１０１を構成するための第１基板１１０、第２基板１２０、及び部品埋込層１３０の準備が行われる。該準備工程には、第１基板１１０及び第２基板では、上記第１部品実装不可領域情報及び上記第２部品実装不可領域情報の取得、第２基板１２０ではＬＳＩ１９０の実装、実装欠陥の検査、部品埋込層１３０では凹部１８６の形成、形成後の欠陥検査、等が含まれる。
【００２７】
次のステップ２では、上述したように、上記第１欠陥及び第２欠陥に関する情報を管理し上記無駄な消費を可能な限り少なくするという観点から、第１基板１１０、第２基板１２０、及び部品埋込層１３０の組み合わせを決定する。該組み合わせの決定方法として、詳細後述するように、本明細書では３つの決定方法を提案する。
次のステップ３では、ステップ２で決定した組み合わせに基づき、第１基板１１０、第２基板１２０、及び部品埋込層１３０の積層が行われ、次のステップ４にて、メモリ１９１等の電子部品の実装やバンプ１８７の形成等の仕上げ動作が行われる。
【００２８】
以下には、上記ステップ２の組み合わせの決定方法について、第１〜第３の方法を挙げて詳しく説明する。尚、以下の説明で参照する図では、簡略化のため、第１基板１１０、第２基板１２０、及び部品埋込層１３０は、３×３個、合計９個の領域に区画されたものを図示している。
【００２９】
第１決定方法；
第１決定方法について図２及び図３を参照して説明する。図２に示すステップ１１では、第１基板１１０及び第２基板１２０における上記第１部品実装不可領域情報及び上記第２部品実装不可領域情報が記憶装置３１０に格納される。具体的に説明すると、図３の（ａ）に示すように、複数の第１基板１１０から取り出された１枚の第１基板１１０における部品実装不可領域１１２ａを含む第１部品実装不可領域情報１１２を記憶装置３１０へ登録し、図３の（ｂ）に示すように、複数の第１基板１１０から取り出された１枚の第２基板１２０における部品実装不可領域１２２ａを含む第２部品実装不可領域情報１２２を記憶装置３１０へ登録する。
本実施形態では、１枚の第１基板１１０における第１部品実装不可領域情報１１２が登録されるに従い、該第１部品実装不可領域情報１１２を有する良品管理情報３５１が作成される。該良品管理情報３５１は、新たな情報の追加により順次更新されていくように構成している。当初、第１部品実装不可領域情報１１２に等しい良品管理情報３５１は、取り出された第２基板１２０の第２部品実装不可領域情報１２２の追加により、第１部品実装不可領域情報１１２及び第２部品実装不可領域情報１２２を有する良品管理情報３５２に更新される。このような良品管理情報は、制御装置３２０における良品管理情報作成部３２４にて作成、更新がなされる。
【００３０】
次のステップ１２では、第１部品実装不可領域情報１１２及び第２部品実装不可領域情報１２２を有する良品管理情報３５２を参照して、第２基板１２０における部品実装可能領域１２２ｂを求め、該部品実装可能領域１２２ｂにＬＳＩ１９０が実装される。具体的に説明すると、図３の（ｃ）に示すように、上記読出部３２１にて記憶装置３１０から第１部品実装不可領域情報１１２及び第２部品実装不可領域情報１２２、つまり良品管理情報３５２を読み出し、上記実装可能領域決定部３２２にて第２基板１２０における部品実装可能領域１２２ｂを求める。ここで部品実装可能領域１２２ｂとは、第１基板１１０における部品実装不可領域１１２ａ及び第２基板１２０における部品実装不可領域１２２ａ以外の、第２基板１２０における領域である。これらの部品実装可能領域１２２ｂにＬＳＩ１９０が実装される。
【００３１】
このような工程を経ることで、第２基板１２０における部品実装不可領域１２２ａにはＬＳＩ１９０の実装を中止するのは勿論であるが、部品内蔵モジュール２０１として必然的に機能不能となる第１基板１１０の部品実装不可領域１１２ａに対応する第２基板１２０の領域にもＬＳＩ１９０の実装が中止される。従って、高額なＬＳＩ１９０を無駄に消費するのを防止することができる。
【００３２】
ＬＳＩ１９０の実装後、実装状態の良否が検査され、図３の（ｄ）に示すように、実装不良と判断された実装不良領域１２２ｃの情報が登録される。これにて良品管理情報３５２はさらに更新されて良品管理情報３５３となる。
【００３３】
次のステップ１３では、部品埋込層１３０に対して凹部１８６及びビア１８５が形成される。具体的に説明すると、図３の（ｅ）に示すように、上記良品管理情報３５３を参照して、ＬＳＩ１９０が実装された領域１２１に対応して部品埋込層１３０の領域１３１に凹部１８６を形成する。本実施形態では、部品埋込層１３０の全領域１３１に対してビア１８５用の貫通穴が形成され、図３の（ｆ）に示すように、上記貫通穴の良否が検査され、貫通穴不良領域１２２ｄの情報が登録される。これにて良品管理情報３５３はさらに更新されて良品管理情報３５４となる。さらに、上記貫通穴に導電性樹脂が充填されてビア１８５が作製される。
【００３４】
次に、上述したステップ３に移行し、ステップ１２，１３にて作製された第２基板１２０及び部品埋込層１３０と、第１基板１１０とが積層される。該積層後、図３の（ｇ）に示すように、ビア１８５の良否が検査され、ビア不良領域１２２ｅの情報が登録され、良品管理情報３５４はさらに更新されて良品管理情報３５５となる。
【００３５】
次に、上述したステップ４に移行し、図３の（ｈ）に示すように、良品管理情報３５５を参照しながら、積層後の第１基板１１０に対してメモリ１９１等の電子部品が実装される。該実装後、実装の良否が検査され、図３の（ｉ）に示すように、実装不良領域１２２ｆの情報が登録され、良品管理情報３５５はさらに更新されて良品管理情報３５６となる。
【００３６】
以上説明した第１決定方法によれば、第２基板１２０における第２部品実装不可領域情報１２２のみならず第１基板１１０における第１部品実装不可領域情報１１２をも取得していることから、第２基板１２０に対してＬＳＩ１９０を実装するときには、第１基板１１０の部品実装不可領域１１２ａに対応する第２基板１２０の領域にもＬＳＩ１９０の実装が中止される。従って、高額なＬＳＩ１９０を無駄に消費するのを防止することができる。
尚、上述の説明では、第１部品実装不可領域情報１１２及び第２部品実装不可領域情報１２２は、１枚の部品内蔵基板１０１を製造する度に登録するようにしたが、部品内蔵基板１０１の製造に関わる全ての第１基板１１０及び第２基板１２０における全ての第１部品実装不可領域情報１１２及び第２部品実装不可領域情報１２２を予め登録しておき、部品内蔵基板１０１の製造に当たり取り出された第１基板１１０及び第２基板１２０に対応する第１部品実装不可領域情報１１２及び第２部品実装不可領域情報１２２を、上記登録情報内から抽出して使用するように構成してもよい。
【００３７】
第２決定方法；
次に、第２決定方法について図４及び図５を参照して説明する。尚、該第２決定方法では、部品内蔵基板１０１の製造に関わる全ての第１基板１１０について、各第１基板１１０における上記第１部品実装不可領域情報１１２を、予め、記憶装置３１０に格納しておく。
図４に示すステップ２１では、複数の第２基板１２０の中から取り出された１枚の第２基板１２０における第２部品実装不可領域情報１２２が記憶装置３１０に格納される。具体的に説明すると、図５の（ｂ）に示すように、取り出された第２基板１２０における部品実装不可領域１２２ａを含む第２部品実装不可領域情報１２２を記憶装置３１０へ登録する。尚、上記第１決定方法で説明したように、第２部品実装不可領域情報１２２の登録に伴い、良品管理情報３６１が作成される。
【００３８】
次のステップ２２では、第２部品実装不可領域情報１２２を有する良品管理情報３６１を参照して、当該第２基板１２０における部品実装可能領域１２２ｂを求め、該部品実装可能領域１２２ｂにＬＳＩ１９０が実装される。具体的に説明すると、図５の（ｃ）に示すように、上記読出部３２１にて記憶装置３１０から第２部品実装不可領域情報１２２、つまり良品管理情報３６１を読み出し、上記実装可能領域決定部３２２にて第２基板１２０における部品実装可能領域１２２ｂを求める。ここで部品実装可能領域１２２ｂとは、第２基板１２０における部品実装不可領域１２２ａ以外の、第２基板１２０における領域である。これらの部品実装可能領域１２２ｂにＬＳＩ１９０が実装される。
【００３９】
ＬＳＩ１９０の実装後、実装状態の良否が検査され、図５の（ｄ）に示すように、実装不良と判断された実装不良領域１２２ｃの情報が登録される。これにて、良品管理情報３６１は更新されて良品管理情報３６２となる。
【００４０】
次のステップ２３では、複数の部品埋込層１３０の中から取り出された１つの部品埋込層１３０に対して凹部１８６及びビア１８５が形成される。具体的に説明すると、図５の（ｅ）に示すように、上記良品管理情報３６２を参照して、ＬＳＩ１９０が実装された領域１２１に対応して部品埋込層１３０の領域１３１に凹部１８６を形成する。本実施形態では、部品埋込層１３０の全領域１３１に対してビア１８５用の貫通穴が形成され、図５の（ｆ）に示すように、上記貫通穴の良否が検査される。該検査の結果に基づき、貫通穴不良領域１２２ｄの情報が登録され、良品管理情報３６２はさらに更新されて良品管理情報３６３となる。さらに、上記貫通穴に導電性樹脂が充填されてビア１８５が作製される。
【００４１】
次のステップ２４では、予め記憶装置３１０に格納した、全ての第１基板１１０における第１部品実装不可領域情報１１２の中から、図５の（ｇ）に示すように、上記良品管理情報３６３が有する合算不良領域と同一の部品実装不可領域１１２ａを有する第１基板１１０を抽出する。ここで上記合算不良領域とは、ステップ２１〜２３にて得た、上記部品実装不可領域１２２ａ、上記実装不良領域１２２ｃ、及び上記貫通穴不良領域１２２ｄからなる領域である。又、上述の抽出動作は、制御装置３２０の上記抽出部３２３にて行うことができる。
【００４２】
次に、上述したステップ３に移行し、ステップ２２，２３にて作製された第２基板１２０及び部品埋込層１３０と、ステップ２４にて抽出された第１基板１１０とが積層される。該積層後、図５の（ｇ）に示すように、ビア１８５の良否が検査され、ビア不良領域１２２ｅの情報が登録され、良品管理情報３６３はさらに更新されて良品管理情報３６４となる。
【００４３】
次に、上述したステップ４に移行し、図５の（ｈ）に示すように、良品管理情報３６４を参照しながら、積層後の第１基板１１０に対してメモリ１９１等の電子部品が実装される。該実装後、実装の良否が検査され、図５の（ｉ）に示すように、実装不良領域１２２ｆの情報が登録され、良品管理情報３６４はさらに更新されて良品管理情報３６５となる。
【００４４】
以上説明した第２決定方法によれば、第２基板１２０における上記部品実装不可領域１２２ａ、実装されたＬＳＩ１９０における実装不良領域１２２ｃ、さらに、部品埋込層１３０における貫通穴不良領域１２２ｄの全情報と同一の第１部品実装不可領域情報１１２を有する第１基板１１０を積層に使用することから、上記第１決定方法と同様にＬＳＩ１９０の無駄な消費を最小化することができると伴に、積層される第１基板１１０に起因して新たな不良領域が生じることはない。従って、第１基板１１０における正常な領域が第２基板１２０及び部品埋込層１３０における欠陥によって部品内蔵モジュール２０１として機能不能になり、結果的に破棄されてしまう事態を避けることができる。よって、第１基板１１０の無駄な消費を低減することができる。
【００４５】
第３決定方法；
次に、第３決定方法について図６及び図７を参照して説明する。上述の第２決定方法では、上記部品実装不可領域１２２ａ、上記実装不良領域１２２ｃ、さらに上記貫通穴不良領域１２２ｄの全情報と完全同一の第１部品実装不可領域情報１１２を有する第１基板１１０を抽出することから、上記完全同一の第１基板１１０が存在するとは限らない。よって、第２基板１２０及び部品埋込層１３０に比べて第１基板１１０が余ってしまう可能性がある。よって、第１基板１１０の余りを避けるため、部品内蔵モジュール２０１として機能不能になることが判っていながら、正常な領域を有する第１基板１１０を使用せざるを得ない場合も発生し、結果的に、第１基板１１０を無駄に消費してしまうことになる。即ち、ＬＳＩ１９０の無駄な消費は最小化できても、個片レベルにおいて、第１基板１１０の良品領域を廃棄することになる。該第３決定方法は、このような問題を解決するものである。
【００４６】
図６に示すステップ３１では、部品内蔵基板１０１の製造に関わる全ての第１基板１１０及び第２基板１２０について、各第１基板１１０における上記第１部品実装不可領域情報１１２、及び各第２基板１２０における上記第２部品実装不可領域情報１２２を記憶装置３１０に格納する。
【００４７】
ステップ３２では、全部の第１部品実装不可領域情報１１２及び第２部品実装不可領域情報１２２から、制御装置３２０の抽出部３２３は、第１部品実装不可領域情報１１２及び第２部品実装不可領域情報１２２が完全同一である第１基板１１０及び第２基板１２０を抽出し、予めペアリングしておく。これらのペアとなっている第１基板１１０及び第２基板１２０の中から順次１ペアずつ部品内蔵基板１０１の製造に供される。
取り出された上記１ペアの第２基板１２０について、図７の（ｂ）に示すように、部品実装不可領域１２２ａを含む第２部品実装不可領域情報１２２にて、上述の第１決定方法と同様に、良品管理情報３７１が作成される。該良品管理情報３７１は、上述のように、新たな情報の追加により順次更新されていくように構成している。
【００４８】
次のステップ３３では、第２部品実装不可領域情報１２２を有する良品管理情報３７１を参照して、第２基板１２０における部品実装可能領域１２２ｂを求め、該部品実装可能領域１２２ｂにＬＳＩ１９０が実装される。具体的に説明すると、図７の（ｃ）に示すように、上記読出部３２１にて記憶装置３１０から良品管理情報３７１を読み出し、上記実装可能領域決定部３２２にて第２基板１２０における部品実装可能領域１２２ｂを求める。ここで部品実装可能領域１２２ｂとは、第２基板１２０における部品実装不可領域１２２ａ以外の、第２基板１２０における領域である。これらの部品実装可能領域１２２ｂにＬＳＩ１９０が実装される。
【００４９】
ＬＳＩ１９０の実装後、実装状態の良否が検査され、図７の（ｄ）に示すように、実装不良と判断された実装不良領域１２２ｃの情報が登録され、良品管理情報３７１は更新されて良品管理情報３７２となる。
【００５０】
次のステップ３４では、複数の部品埋込層１３０の中から取り出された１つの部品埋込層１３０に対して凹部１８６及びビア１８５が形成される。具体的に説明すると、図７の（ｅ）に示すように、上記良品管理情報３７２を参照して、ＬＳＩ１９０が実装された領域１２１に対応して部品埋込層１３０の領域１３１に凹部１８６を形成する。本実施形態では、部品埋込層１３０の全領域１３１に対してビア１８５用の貫通穴が形成され、図７の（ｆ）に示すように、上記貫通穴の良否が検査される。該検査の結果に基づき、貫通穴不良領域１２２ｄの情報が登録され、良品管理情報３７２はさらに更新されて良品管理情報３７３となる。さらに、上記貫通穴に導電性樹脂が充填されてビア１８５が作製される。
【００５１】
次のステップ３５では、当該ペアにおける第１基板１１０を準備する。次に、上述したステップ３に移行し、ステップ３３，３４にて作製された第２基板１２０及び部品埋込層１３０と、ステップ３５にて準備した、ペアとなっている第１基板１１０とが積層される。該積層後、図７の（ｇ）に示すように、ビア１８５の良否が検査され、ビア不良領域１２２ｅの情報が登録され、良品管理情報３７３はさらに更新されて良品管理情報３７４となる。
【００５２】
次に、上述したステップ４に移行し、図７の（ｈ）に示すように、良品管理情報３７４を参照しながら、積層後の第１基板１１０に対してメモリ１９１等の電子部品が実装される。該実装後、実装の良否が検査され、図７の（ｉ）に示すように、実装不良領域１２２ｆの情報が登録され、良品管理情報３７４はさらに更新されて良品管理情報３７５となる。
【００５３】
以上説明した第３決定方法によれば、第１部品実装不可領域情報１１２及び第２部品実装不可領域情報１２２が完全に一致する第１基板１１０及び第２基板１２０を予めペアとして抽出しておくことから、ＬＳＩ１９０の無駄な消費を最小化することができると伴に、個片レベルにおいて、第１基板１１０の良品領域を廃棄することもなくなる。
又、上記第３決定方法によれば、第１基板１１０及び第２基板１２０のメーカーにおいて、予め上記ペアを抽出してもらい納品してもらうことで、不良個片基板のコストを低減することができる。又、上記第３決定方法によれば、上述の第１決定方法に比べて、第２基板１２０へＬＳＩ１９０を実装するとき、第１基板１１０における第１部品実装不可領域情報１１２を考慮する必要がなくなることから、第２基板１２０における第２部品実装不可領域情報１２２のみを確認して部品実装を行うことができる。よって、第１決定方法に比べて動作がシンプルになり、又、部品実装装置に関しても従来の装置をそのまま使用できるという利点もある。
【００５４】
上述した第１〜第３の決定方法から以下のように考えることも可能である。即ち、第１基板１１０及び第２基板１２０における欠陥は、修復不可能であり、絶対的な欠陥と言える。これに対し、第１基板１１０及び第２基板１２０への部品実装欠陥や、部品埋込層１３０における貫通穴欠陥及びビア欠陥等は、最終的な完成品である部品内蔵モジュール２０１に要求される品質レベル等との関係で、欠陥と判断されたり非欠陥と判断することが可能な流動的な相対的欠陥と言える。このように、第１基板１１０及び第２基板１２０における欠陥と、その他の欠陥との間には軽重が存在する。
従って上記絶対的欠陥を有する領域１１１，１２１は、必ず不良と判断し、例えば部品実装は絶対に行わず、上記相対的欠陥が生じる可能性のある第２基板１２０及び部品埋込層１３０における領域１２１、１３１の良否判断は、最終完成品の品質レベルに応じて判断するように構成することができる。
このような考え方に基づいて、例えば上記第２決定方法では第１基板１１０の抽出を行っても良い。
【産業上の利用可能性】
【００５５】
本発明は、ＬＳＩを内蔵する部品内蔵基板の製造に適用可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施形態における部品内蔵基板製造方法の概略動作を示すフローチャートである。
【図２】本発明の実施形態における部品内蔵基板製造方法における第１の基板組合せ決定方法を説明するためのフローチャートである。
【図３】図２に示す方法を説明するための図である。
【図４】本発明の実施形態における部品内蔵基板製造方法における第２の基板組合せ決定方法を説明するためのフローチャートである。
【図５】図４に示す方法を説明するための図である。
【図６】本発明の実施形態における部品内蔵基板製造方法における第３の基板組合せ決定方法を説明するためのフローチャートである。
【図７】図６に示す方法を説明するための図である。
【図８】本発明の実施形態における基板管理装置の概略構成を示すブロック図である。
【図９】図１の部品内蔵基板製造方法にて製造される部品内蔵基板の斜視図である。
【図１０】図１の部品内蔵基板製造方法にて製造される部品内蔵基板の断面図である。
【図１１】図１の部品内蔵基板製造方法にて製造される部品内蔵基板の断面図である。
【図１２】図１の部品内蔵基板製造方法にて製造される部品内蔵基板の断面図である。
【符号の説明】
【００５７】
１０１…部品内蔵基板、１１０…第１基板、１１２…第１部品実装不可領域情報、
１２０…第２基板、１２２…第２部品実装不可領域情報、
１２２ａ…部品実装不可領域，１２２ｂ…部品実装可能領域、
１２２ｃ…実装不良領域、１２２ｄ…貫通穴不良領域、１３０…部品埋込層、
１８６…凹部、１９０…ＬＳＩ、
３１０…記憶装置、３２０…制御装置、３２１…読出部、
３２２…実装可能領域決定部、３２３…抽出部。
【図１】
2005260112.tif 000003
【図２】
2005260112.tif 000004
【図３】
2005260112.tif 000005
【図４】
2005260112.tif 000006
【図５】
2005260112.tif 000007
【図６】
2005260112.tif 000008
【図７】
2005260112.tif 000009
【図８】
2005260112.tif 000010
【図９】
2005260112.tif 000011
【図１０】
2005260112.tif 000012
【図１１】
2005260112.tif 000013
【図１２】
2005260112.tif 000014