(57)【要約】【課題】  部品点数を極力低減させた上で、複数の周波数帯において高いアイソレーション特性を確保することのできる高周波用スイッチ回路を提供することを目的とする。【解決手段】  インダクタ９とスイッチ５〜８を配置し、スイッチ１〜４のオフ時の容量成分とインダクタ９とを並列共振させることによってアイソレーション特性を高める。また、スイッチ５〜８を全てオフ状態にすることにより共振点以外でのアイソレーション特性を確保する。【選択図】        図１
2005260806.tif 000002
【特許請求の範囲】
【請求項１】
通過周波数帯域の異なる複数の送受信信号を各送受信系に分ける高周波用スイッチ回路であって、
少なくとも１個の第１の高周波信号入出力端子および複数個の第２の高周波信号入出力端子と、
前記少なくとも１個の第１の高周波信号入出力端子に一端がそれぞれ接続され、前記複数個の第２の高周波信号入出力端子に他端がそれぞれ接続された複数個の第１のスイッチと、
前記少なくとも１個の第１の高周波信号入出力端子に一端が接続されたインダクタと、
前記インダクタの他端に共通に一端が接続され前記複数個の第２の高周波信号入力端子にそれぞれ他端が接続された複数個の第２のスイッチとを備えた高周波用スイッチ回路。
【請求項２】
前記少なくとも１個の第１の高周波信号入出力端子を移動体通信装置のアンテナ側に接続する請求項１記載の高周波用スイッチ回路。
【請求項３】
前記インダクタを複数の誘電体層中に内蔵した積層体と、前記第１および第２のスイッチを構成し前記積層体上に配置されたチップ素子とで構成されることにより、複合一体化された請求項１記載の高周波用スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の電界効果型トランジスタからなる高周波用スイッチ回路に関するものである。
【背景技術】
【０００２】
以下、従来の高周波用スイッチ回路について説明する。
【０００３】
図１１および図１２はＦＥＴを用いた高周波用スイッチ回路の先行技術の一例を示す回路図である。
【０００４】
（先行技術１）
図１１の高周波用スイッチ回路において、符号Ａは第１の高周波信号入出力端子を示す。この第１の高周波信号入出力端子Ａは、例えばアンテナに接続される。符号Ｂ〜Ｅはそれぞれ第２の高周波信号入出力端子を示す。符号１〜４は複数のＦＥＴが多段に接続された構成を有するスイッチを示す。符号１０〜１３は複数のＦＥＴが多段に接続された構成を有するスイッチを示す。このスイッチ１０〜１３は、スイッチ１〜４のうちオフ状態となっているスイッチの経路から漏洩した高周波信号をグランドに落とすために配置されている。符号１４〜１７はコンデンサを示す。
【０００５】
図１１のスイッチ回路において、第１の高周波信号入出力端子Ａより入力された高周波信号は、その大部分がスイッチ１を通じて第２の高周波信号入出力端子Ｂへと出力されるが、一部の高周波信号はオフ状態のスイッチ２〜４を通過し、第２の高周波信号入出力端子Ｃ〜Ｅへ漏洩する。この際、スイッチ１１〜１３をオンにすることによって、オフ状態のスイッチ２〜４を通過し漏洩した信号をグランドに落とす経路を設ける。これによって、第２の高周波信号入出力端子Ｃ〜Ｅへの信号の漏洩を減少させることが可能となる。
【０００６】
（先行技術２）
上記図１１の構成においては、アイソレーション特性がデバイスの周波数特性により一義的に決定されるため、所望の周波数帯において十分なアイソレーション特性を確保することが困難な場合がある。この問題を解決するために考案された手法が、インダクタを高周波信号入出力端子間のスイッチ部と並列に配置する手法である。以下に上記のような先行技術２について図１２を参照しながら説明を行う。
【０００７】
図１２のスイッチ回路において、符号Ａは第１の高周波信号入出力端子を示す。第１の高周波信号入出力端子Ａは、例えばアンテナに接続される。符号Ｂ〜Ｅは第２の高周波信号入出力端子を示す。符号１〜４は複数のＦＥＴが多段に接続された構成を有するスイッチを示す。符号１０〜１３は複数のＦＥＴが多段に接続された構成を有するスイッチを示す。このスイッチ１０〜１３は、スイッチ１〜４のうちオフ状態となっているスイッチの経路から漏洩した高周波信号をグランドに落とすために配置されている。符号１４〜１７はコンデンサを示す。符号１８〜２１はスイッチ１〜４がオフ状態の際に個々のＦＥＴが有するオフ容量と並列共振させるためのインダクタを示す。
【０００８】
図１２のスイッチ回路においてインダクタがない場合、先行技術１と同様に第１の高周波信号入出力端子Ａより入力された高周波信号は、その大部分がスイッチ１を通じて第２の高周波信号入出力端子Ｂへと出力されるが、一部の高周波信号はオフ状態のスイッチ２〜４を介して第２の高周波信号入出力端子Ｃ〜Ｅへと漏洩する。このため、インダクタ１８〜２１をＦＥＴからなるスイッチ１〜４とそれぞれ並列に配置し、オフ状態でのＦＥＴのオフ容量とインダクタ１８〜２１とを並列共振させることにより所望の周波数における高周波信号の漏洩を低減させる。これによって、第１の高周波信号入出力端子Ａと第２の高周波信号入出力端子Ｂの間での挿入損失を低減させることが可能となる。
【０００９】
ここで、「スイッチ」とは、電界効果トランジスタまたはバイポーラトランジスタ等の半導体スイッチ素子を中心に構成されたものであり、以下「スイッチ」と略称する。
【特許文献１】特開平０８-２０４５３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
先行技術２に関して、上記の構成の高周波用スイッチ回路のように第２の高周波信号出力端子が複数存在する場合、それら全ての経路においてのアイソレーション特性を高め挿入損失を低減させるためには、第２の高周波信号入出力端子Ｂ〜Ｅと同数のインダクタ１８〜２１が必要となる。このように全ての経路に対してインダクタ１８〜２１を配置することによって高周波用スイッチ回路の大型化、高コスト化といった問題が生じる。
【００１１】
またスイッチ１〜４と並列に配置されるインダクタ１８〜２１のインダクタンス値は、スイッチ１〜４中のＦＥＴのオフ容量Ｃとある一つの共振周波数fに対して
ｆ＝１／２π√（ＬＣ）
の式に従い一義的に決定することから、複数の周波数帯でのスイッチング動作を行う場合には一つの周波数帯でのアイソレーション特性は改善されるが、その他の周波数帯においては共振によるアイソレーション特性の改善は望めないため、ある周波数帯においては逆にアイソレーション特性が悪化する可能性もある。
【００１２】
本発明は上記従来技術の問題点を解決するもので、部品点数を減少させた上で先行技術２のようなアイソレーション特性を確保し、また複数の周波数帯において高いアイソレーション特性および低挿入損失特性を確保することのできる高周波用スイッチ回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の高周波用スイッチ回路は、通過周波数帯域の異なる複数の送受信信号を各送受信系に分けるもので、少なくとも１個の第１の高周波信号入出力端子および複数個の第２の高周波信号入出力端子と、少なくとも１個の第１の高周波信号入出力端子に一端がそれぞれ接続され、複数個の第２の高周波信号入出力端子に他端がそれぞれ接続された複数個の第１のスイッチと、少なくとも１個の第１の高周波信号入出力端子に一端が接続されたインダクタと、インダクタの他端に共通に一端が接続され複数個の第２の高周波信号入力端子にそれぞれ他端が接続された複数個の第２のスイッチとを備えている。
【００１４】
本発明の構成によれば、並列共振回路に用いるインダクタを全ての経路において共用することによって部品点数を減らしつつアイソレーション特性を高めることができる。また、ある通過周波数帯域については、インダクタによる共振を使用してアイソレーション特性を高め、他の通過周波数帯域についてはインダクタによる共振を使用しないことによってアイソレーション特性を高めることができる。
【００１５】
上記本発明の高周波用スイッチ回路においては、少なくとも１個の第１の高周波信号入出力端子が移動体通信装置のアンテナ側に接続される。
【００１６】
また、上記本発明の高周波用スイッチ回路においては、インダクタを複数の誘電体層中に内蔵した積層体と、第１および第２のスイッチを構成し積層体上に配置されたチップ素子とで構成されることにより、複合一体化されていてもよい。
【発明の効果】
【００１７】
本発明は、並列共振回路に用いるインダクタを全ての経路において共用することによって部品点数を減らし、またインダクタに対して直列に配置したスイッチのロジック変更により複数の周波数帯において高いアイソレーション特性をもつ高周波用スイッチ回路を実現することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を、図１から図１０を用いて以下詳細に説明する。
【００１９】
図１は本実施の形態における高周波スイッチ回路の構成を示す回路図である。図１において、符号Ａは第１の高周波信号入出力端子を示す。この第１の高周波信号入出力端子Ａは、例えばアンテナに接続される。第１の高周波信号入出力端子は複数存在する場合もある。符号Ｂ〜Ｅは第２の高周波信号入出力端子を示す。符号１〜４は複数のＦＥＴが多段に接続された構成を有するスイッチを示す。符号５〜８は複数のＦＥＴが多段に接続された構成を有するスイッチを示す。符号９はインダクタを示す。
【００２０】
以上のように構成された本実施の形態の高周波スイッチ回路について、以下にその動作を説明する。
【００２１】
スイッチ１をオン状態とし、第１の高周波信号入出力端子Ａから第２の高周波信号入出力端子Ｂへと高周波信号を伝達する際には、スイッチ２〜５をオフ状態とすることによって第２の高周波信号入出力端子Ｃ〜Ｅに高周波信号が漏洩しないようにする。またこの際、スイッチ６〜８をオン状態にし、第１の高周波信号入出力端子Ａと第２の高周波信号出力端子Ｃ〜Ｅとの間にインダクタ９とスイッチ２〜４のオフ容量との並列共振回路を設けることにより、上記従来技術と同様にある周波数におけるアイソレーション特性を向上させることが可能となり、この周波数における挿入損失の値を低減させることも可能となる。
【００２２】
共振によりアイソレーション特性を向上させる周波数は、スイッチ１〜４のオフ容量を固定した場合、インダクタ９のインダクタンス値により決定される。このインダクタ９のインダクタンス値を変更することにより所望の周波数帯におけるアイソレーション特性を向上させることが可能となる。
【００２３】
また、スイッチ５〜８を全てオフ状態にすることにより、共振点以外でのアイソレーション特性を確保することができる。
【００２４】
本実施の形態においては、上記高周波スイッチ回路を携帯電話のアンテナスイッチ回路として用いることを想定してＲＦシミュレーションを行っており、第１の高周波信号入出力端子Ａをアンテナ側の端子、第２の高周波信号入出力端子ＢをＰＣＳシステム（送信Ｔｘ：１８５０〜１９１０ＭＨｚ、受信Ｒｘ：１９３０〜１９９０ＭＨｚ）、第２の高周波信号入出力端子ＣをＣＤＭＡシステム（送信Ｔｘ：８２４〜８４９ＭＨｚ、受信Ｒｘ：８６９〜８９４ＭＨｚ）、第２の高周波信号入出力端子ＤをＧＰＳシステム（１５４５：４２±１ＭＨｚ）、第２の高周波信号入出力端子ＥをＧＳＭシステム（送信Ｔｘ：８８０〜９１５ＭＨｚ、受信Ｒｘ：９２５〜９６０ＭＨｚ）に対応させている。
【００２５】
また、高周波スイッチ回路の挿入損失は、周波数特性を持っており、一般的に周波数が高くなるにつれて挿入損失が大きくなることから、上記の通信方式の中でも最も高い周波数帯を利用しているＰＣＳシステムにおいて、そのアイソレーション特性、挿入損失特性について、ＲＦシミュレーションにより検証を行った。
【００２６】
図２にＰＣＳシステムの送受信時における本発明の実施の形態における回路図を示し、図３にインダクタによる共振回路を用いない場合（先行技術１）の回路図を示す。また、図４に第１の高周波入出力端子Ａ−第２の高周波信号入出力端子Ｃ（または第２の高周波信号入出力端子Ｄ，Ｅ）間のアイソレーション特性を示し、図５に第１の高周波信号入出力端子Ａ−第２の高周波信号入出力端子Ｂ間の挿入損失特性を示す。図４および図５において、schematic1はインダクタによる共振回路を用いない先行技術１の各特性を示し、schematic2は本発明の実施の形態において、共振を使用した場合の各特性を示している。
【００２７】
図４のアイソレーション特性のシミュレーション結果に関して説明する。図１におけるスイッチ１およびスイッチ６〜８をオン状態にし、スイッチ２〜５をオフ状態にすることにより、インダクタ９とスイッチ２〜４のオフ容量との間で並列共振を起こしている。これにより、インダクタ９による共振回路を用いない場合(schematic1参照)と比較して、ＰＣＳシステムにおけるアイソレーション特性を改善させることが可能となる（schematic2参照）。すなわち、インダクタ９による共振回路を用いない場合に、１．９１ＧＨｚで−４２．８５ｄＢであるのに対し、インダクタ９による共振回路を用いた場合には、１．９１ＧＨｚで−７１．５４ｄＢとなり、アイソレーション特性が改善していることがわかる。
【００２８】
図５の挿入損失特性のシミュレーション結果に関して説明する。上記ＰＣＳシステムにおけるアイソレーション特性の改善により他経路への高周波信号の漏洩が減少する。これにより、インダクタ９による共振回路を用いない場合(schematic1参照)と比較して、ＰＣＳシステムにおける挿入損失が減少することが確認された（schematic2参照）。すなわち、インダクタ９による共振回路を用いない場合に、１．９１ＧＨｚで−０．６８９６ｄＢであるのに対し、インダクタ９による共振回路を用いた場合には、１．９１ＧＨｚで−０．６７６７ｄＢとなり、挿入損失が減少していることがわかる。
【００２９】
図６にＧＳＭシステムの送受信時における本発明の実施の形態における回路図を示す。図７に第１の高周波入出力端子Ａ−第２の高周波信号入出力端子Ｄ（または第２の高周波信号入出力端子Ｂ，Ｃ）間のアイソレーション特性を示し、図８に第１の高周波信号入出力端子Ａ−第２の高周波信号入出力端子Ｅ間の挿入損失特性を示す。図７および図８において、schematic2は本発明の実施の形態において、共振を使用した場合の各特性を示し（図４および図５と同じ）、schematic3は、本発明の実施の形態において共振を使用しない場合の各特性を示している。すなわち、インダクタ９による共振回路を使用した場合に、０．９１５ＧＨｚで−２６．７６ｄＢであるのに対し、インダクタ９による共振回路を使用しない場合には、０．９１５ＧＨｚで−３４．４５ｄＢとなり、アイソレーション特性が改善していることがわかる。
【００３０】
図７のアイソレーション特性のシミュレーション結果に関して説明する。図１におけるスイッチ４をオン状態にし、スイッチ１〜３，５〜８をオフ状態にすることにより、インダクタ９へ高周波信号が漏洩しないようにする。これにより、ＰＣＳシステムの周波数帯域（送信Ｔｘ：１８５０〜１９１０ＭＨｚ、受信Ｒｘ：１９３０〜１９９０ＭＨｚ）における並列共振が行われなくなる。そのため、上記ＰＣＳシステムの送受信時におけるスイッチング動作(schematic2参照)と比較してＧＳＭシステムの周波数帯域（送信Ｔｘ：８８０〜９１５ＭＨｚ、受信Ｒｘ：９２５〜９６０ＭＨｚ）におけるアイソレーション特性を改善させることが可能となる(schematic3参照)。
【００３１】
図８の挿入損失特性のシミュレーション結果に関して説明する。上記のＧＳＭシステムにおけるアイソレーション特性の改善により他経路への高周波信号の漏洩が減少する。このことから、上記ＰＣＳシステムの送受信時におけるスイッチング動作(schematic2参照)と比較してＧＳＭシステムにおける挿入損失が減少することが確認された(schematic3参照)。すなわち、インダクタ９による共振回路を使用した場合に、０．９１５ＧＨｚで−０．７２０３ｄＢであるのに対し、インダクタ９による共振回路を使用しない場合には、０．９１５ＧＨｚで−０．６９２９ｄＢとなり、挿入損失が減少していることがわかる。
【００３２】
なお、第１の高周波信号入出力端子が複数の高周波信号入出力端子からなる際においても第１の高周波信号入出力端子が単一である場合と同様の効果が得られる。図９に示す実施の形態においては、符号Ａ１，Ａ２で示す二つの第１の高周波信号入出力端子は各々の端子に接続されたスイッチ３０，３１を介して共通化され、複数個の第２の高周波信号入出力端子Ｂ〜Ｅに対して直列に配置されたスイッチ１〜４と接続されている。
【００３３】
なお、図１０に示すように上記本発明の高周波用スイッチ回路においては、インダクタを複数の誘電体層中に内蔵した積層体と、第１および第２のスイッチを構成し積層体上に配置されたチップ素子とで構成されることにより、複合一体化された形態をとることも可能である。図１０において、符号５１は本発明の回路中のスイッチ部を含むチップ素子、符号５２は誘電体基板からなる誘電体層、符号５３は誘電体基板上に形成されたスパイラルインダクタ、符号５４は誘電体基板を電気的に接続するために設けられたスルーホールである。符号１に示すチップ素子とスパイラルインダクタとをボンディングワイヤ、スルーホールを用いて電気的に接続することにより本発明と同様の効果を得ることが可能である。
【産業上の利用可能性】
【００３４】
本発明にかかる高周波用スイッチ回路は、部品点数を減少させた上で先行技術２のようなアイソレーション特性を確保し、また複数の周波数帯において高いアイソレーション特性および低挿入損失特性を確保することができるという効果を有し、携帯電話端末などの移動体通信装置等として有用である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態における高周波用スイッチ回路の構成を示す回路図である。
【図２】本発明の実施の形態におけるＰＣＳシステムの送受信時における高周波スイッチ回路を示す回路図である。
【図３】インダクタによる共振を用いない場合（先行技術１）の高周波スイッチ回路を示す回路図である。
【図４】本発明の実施の形態および先行技術１におけるアイソレーション特性のシミュレーション結果を示す特性図である。
【図５】本発明の実施の形態および先行技術１における挿入損失のシミュレーション結果を示す特性図である。
【図６】本発明の実施の形態におけるＧＳＭシステムの送受信時におけるスイッチ回路を示す回路図である。
【図７】本発明の実施の形態におけるアイソレーション特性のシミュレーション結果を示す特性図である。
【図８】本発明の実施の形態における挿入損失のシミュレーション結果を示す特性図である。
【図９】本発明の実施の形態において、第１の高周波信号入出力端子が複数個存在する場合の高周波用スイッチ回路の構成を示す回路図である
【図１０】本発明の実施の形態において、複数の誘電体層中にインダクタを内蔵した積層体と、積層体上に配置されたチップ素子とでスイッチ回路を構成し、複合一体化した場合のモデルを示す概略斜視図である。
【図１１】高周波用スイッチ回路の先行技術１の構成を示す回路図である。
【図１２】高周波用スイッチ回路の先行技術２の構成を示す回路図である。
【符号の説明】
【００３６】
Ａ    第１の高周波信号入出力端子
Ｂ〜Ｅ    第２の高周波信号出力端子
１〜４    第１のスイッチ
５〜８    第２のスイッチ
９    インダクタ
３１，３２    スイッチ
５１    チップ素子
５２    誘電体層
５３    スパイラルインダクタ
５４    スルーホール
【図１】
2005260806.tif 000003
【図２】
2005260806.tif 000004
【図３】
2005260806.tif 000005
【図４】
2005260806.tif 000006
【図５】
2005260806.tif 000007
【図６】
2005260806.tif 000008
【図７】
2005260806.tif 000009
【図８】
2005260806.tif 000010
【図９】
2005260806.tif 000011
【図１０】
2005260806.tif 000012
【図１１】
2005260806.tif 000013
【図１２】
2005260806.tif 000014