(57)【要約】【課題】  クランプ回路において発生するラインノイズを抑制する。【解決手段】  ＭＯＳトランジスタスイッチ２０３とＭＯＳトランジスタ容量２０２とによりクランプ装置を構成し、画素有効部７０１の領域外にある垂直ＯＢ画素部７０５の任意の箇所にクランプパルス１０５を入力することにより、１画像全体で共通となる黒基準信号の電圧レベルをＭＯＳトランジスタ容量２０２に蓄積する。【選択図】  図２
2005286808.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像素子から出力されたアナログ信号を電荷として蓄積するコンデンサと、
基準電圧を発生する基準電圧発生器と、
前記コンデンサの出力端と前記基準電圧発生器の基準電圧出力端との間に接続され、クランプパルスによって前記基準電圧の導通／非導通を制御するスイッチ素子とを備え、
前記スイッチ素子が導通状態のときに、前記コンデンサに蓄えられた前記アナログ信号と前記基準電圧との電圧差分を電荷として前記コンデンサに蓄積することで、前記アナログ信号のアナログクランプレベルが確定される一方、
前記スイッチ素子が非導通状態のときに、前記スイッチ素子及び前記コンデンサの電極間におけるリーク電流が抑制されるように構成されていることを特徴とするクランプ装置。
【請求項２】
請求項１に記載されたクランプ装置において、
前記スイッチ素子は、ＭＯＳトランジスタであり、
前記コンデンサは、前記ＭＯＳトランジスタで形成されたＭＯＳトランジスタ容量であり、
前記ＭＯＳトランジスタのゲート端子に前記クランプパルスが入力されることを特徴とするクランプ装置。
【請求項３】
請求項２に記載されたクランプ装置において、
前記クランプパルスが、画素有効領域外にある垂直ＯＢ画素部の任意の箇所における固体撮像素子の黒基準信号に対応して、１画像の画像処理期間内に複数回入力されることを特徴とするクランプ装置。
【請求項４】
請求項２に記載されたクランプ装置において、
前記クランプパルスが、画素有効領域外にある垂直ＯＢ画素部の任意の１ライン上でｎ（ｎは正の整数）回入力されることを特徴とするクランプ装置。
【請求項５】
請求項２に記載されたクランプ装置において、
前記クランプパルスが、画素有効領域外にある垂直ＯＢ画素部の複数のラインにまたがって、ｎ（ｎは正の整数）回入力されることを特徴とするクランプ装置。
【請求項６】
請求項２に記載されたクランプ装置において、
前記クランプパルスが、画素有効領域外の上側領域にある垂直ＯＢ画素部の任意の１ライン上でｋ（ｋは正の整数）回入力され、画素有効領域外の下側領域にある垂直ＯＢ画素部の任意の１ライン上でｍ（ｍは正の整数）回入力されることを特徴とするクランプ装置。
【請求項７】
請求項２に記載されたクランプ装置において、
前記クランプパルスが、画素有効領域外の上側領域にある垂直ＯＢ画素部の複数のラインにまたがって、ｋ（ｋは正の整数）回入力され、画素有効領域外の下側領域にある垂直ＯＢ画素部の複数のラインにまたがって、ｍ（ｍは正の整数）回入力されることを特徴とするクランプ装置。
【請求項８】
請求項６又は７に記載されたクランプ装置において、
前記クランプパルスが、前記画素有効領域外の上側及び下側領域にある垂直ＯＢ画素部の任意の箇所に入力可能であることを特徴とするクランプ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子から出力されるアナログ信号をデジタル信号化するＡＦＥ（アナログフロントエンド）に関し、特にＡ／Ｄ変換前のアナログ信号のオフセット電圧を一定に保つためのクランプ装置に関する。
【背景技術】
【０００２】
近年、カメラ業界におけるアナログ技術からデジタル技術への移行は目覚しいものがあり、特にフィルムや現像が不要なデジタルスチルカメラの需要が増加している。また、携帯電話においてもカメラ搭載型が主流を占めるようになっている。このような背景から、性能的にＳ／Ｎ（信号対ノイズ比）の優れた信号処理方式の提案が望まれている。
【０００３】
以下、従来の信号処理方式におけるクランプ装置（例えば、特許文献１を参照）について図面を用いて説明する。
【０００４】
図５は、従来のＡＦＥ（Analog Front End）の構成を示すブロック図である。１０１はアナログ信号をデジタル信号化するＡＦＥであり、相関２重サンプリング（ＣＤＳ：Correlated Double Sampling）及び自動利得調整（ＡＧＣ：Auto Gain Control）を行うＣＤＳ／ＡＧＣ回路４０１と、Ａ／Ｄ変換器１０３とを備えている。
【０００５】
まず、前記ＡＦＥ１０１に対して、固体撮像素子から出力されたアナログセンサー信号１０４と、ライン時間単位のクランプパルス４０２とが入力される。そして、ＡＦＥ１０１内のＣＤＳ／ＡＧＣ回路４０１に入力されたアナログセンサー信号１０４は、ＣＤＳ／ＡＧＣ回路４０１に搭載されているクランプ装置により、アナログ信号のオフセット電圧が常に一定レベルになるように調整される。
【０００６】
そして、前記オフセット電圧が一定レベルに保持されたアナログ信号は、Ａ／Ｄ変換器１０３に入力され、デジタル信号に変換される。
【０００７】
図６は、従来のクランプ装置の構成を示す。固体撮像素子２０１から出力されたアナログセンサー信号１０４は、コンデンサ５０１に電荷として蓄積される。また、コンデンサ５０１の出力端にあるノード２０６は、クランプパルス４０２に応じてバイポーラトランジスタスイッチ５０２を導通させることにより基準電圧発生器２０５から供給される基準電圧に設定される。
【０００８】
次に、図７及び図８を用いて、従来のクランプ装置の動作を説明する。図７は、従来のクランプ装置の動作タイミングを示す。また、図８は、２次元に配列された画素と従来のクランプ装置のタイミングとの関連を示す。
【０００９】
まず、画素有効部７０１の領域外にあるＯＢ（Optical Black）画素部７０２の信号レベルをコンデンサ５０１に入力し、さらにクランプパルス４０２によりバイポーラトランジスタスイッチ５０２を導通させることで、黒基準信号の電圧レベルと、基準電圧発生器２０５から供給される基準電圧との電圧差分を電荷としてコンデンサ５０１に蓄積する。
【００１０】
次に、水平方向に並ぶ１列の画素（以下、ラインと称す）を１単位として、１ラインの画素に対応するアナログセンサー信号１０４は、コンデンサ５０１により黒基準信号の電圧レベルとの差分として電圧変換される。そして、電圧変換された出力信号は、信号増幅器２０４で増幅され、Ａ／Ｄ変換器１０３に入力されてデジタル信号に変換される。
【００１１】
このように、水平同期信号７０３に応じて、対応するラインにおけるＯＢ画素部７０２で黒基準信号をコンデンサ５０１に再度蓄積し、蓄積した電荷を基準として隣接するラインの信号変換を順次行う。
【特許文献１】特開２００１−１６９１８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来のクランプ装置では、バイポーラトランジスタスイッチ５０２におけるベース電流やコンデンサ５０１でのリーク電流により、ライン単位でアナログクランプレベルの変動があった。このようにアナログクランプレベルが変動すると、アナログゲインアップを行う際にラインノイズが顕著になるという問題があった。
【００１３】
また、ライン毎に基準信号レベルを取り直していたため、ライン毎のＯＢ画素部に白キズ又はショットノイズがあったり、黒基準となる画素電流そのものにばらつきがあった場合には、ライン間の基準レベルが変動してラインノイズが生じるという問題があった。
【００１４】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、１画像に対するアナログクランプレベルを常に一定レベルに保つことで、ラインノイズを発生させないようにすることにある。
【課題を解決するための手段】
【００１５】
すなわち、請求項１の発明は、固体撮像素子から出力されたアナログ信号を電荷として蓄積するコンデンサと、
基準電圧を発生する基準電圧発生器と、
前記コンデンサの出力端と前記基準電圧発生器の基準電圧出力端との間に接続され、クランプパルスによって前記基準電圧の導通／非導通を制御するスイッチ素子とを備え、
前記スイッチ素子が導通状態のときに、前記コンデンサに蓄えられた前記アナログ信号と前記基準電圧との電圧差分を電荷として前記コンデンサに蓄積することで、前記アナログ信号のアナログクランプレベルが確定される一方、
前記スイッチ素子が非導通状態のときに、前記スイッチ素子及び前記コンデンサの電極間におけるリーク電流が抑制されるように構成されていることを特徴とする。
【００１６】
また、請求項２の発明は、請求項１に記載されたクランプ装置において、
前記スイッチ素子は、ＭＯＳトランジスタであり、
前記コンデンサは、前記ＭＯＳトランジスタで形成されたＭＯＳトランジスタ容量であり、
前記ＭＯＳトランジスタのゲート端子に前記クランプパルスが入力されることを特徴とする。
【００１７】
従って、本発明によれば、ＭＯＳトランジスタスイッチにおけるドレイン−ソース間のリーク電流や、ＭＯＳトランジスタ容量における電極間のリーク電流は、実質的に無視できるほど微小であるから、ライン単位でのバイアス変動を意識する必要がなく、１画像に対応した共通の黒基準信号を電荷として蓄積することでラインノイズの発生を低減することができる。
【００１８】
請求項３の発明は、請求項２に記載されたクランプ装置において、
前記クランプパルスが、画素有効領域外にある垂直ＯＢ画素部の任意の箇所にある固体撮像素子の黒基準信号に対応して、１画像の画像処理期間内に複数回入力されることを特徴とする。
【００１９】
従って、本発明によれば、任意の箇所にある固体撮像素子の黒基準信号に対応した電荷を蓄積することが可能となる。
【００２０】
請求項４の発明は、請求項２に記載されたクランプ装置において、
前記クランプパルスが、画素有効領域外にある垂直ＯＢ画素部の任意の１ライン上でｎ（ｎは正の整数）回入力されることを特徴とする。
【００２１】
従って、本発明によれば、水平方向の複数箇所の黒基準信号に対応した電荷を蓄積することが可能となる。
【００２２】
請求項５の発明は、請求項２に記載されたクランプ装置において、
前記クランプパルスが、画素有効領域外にある垂直ＯＢ画素部の複数のラインにまたがって、ｎ（ｎは正の整数）回入力されることを特徴とする。
【００２３】
従って、本発明によれば、垂直方向の複数箇所の黒基準信号に対応した電荷を蓄積することが可能となる。
【００２４】
請求項６の発明は、請求項２に記載されたクランプ装置において、
前記クランプパルスが、画素有効領域外の上側領域にある垂直ＯＢ画素部の任意の１ライン上でｋ（ｋは正の整数）回入力され、画素有効領域外の下側領域にある垂直ＯＢ画素部の任意の１ライン上でｍ（ｍは正の整数）回入力されることを特徴とする。
【００２５】
また、請求項７の発明は、請求項２に記載されたクランプ装置において、
前記クランプパルスが、画素有効領域外の上側領域にある垂直ＯＢ画素部の複数のラインにまたがって、ｋ（ｋは正の整数）回入力され、画素有効領域外の下側領域にある垂直ＯＢ画素部の複数のラインにまたがって、ｍ（ｍは正の整数）回入力されることを特徴とする。
【００２６】
さらに、請求項８の発明は、請求項６又は７に記載されたクランプ装置において、
前記クランプパルスが、前記画素有効領域外の上側及び下側領域にある垂直ＯＢ画素部における任意の箇所に入力可能であることを特徴とする。
【００２７】
従って、本発明によれば、様々な撮像の状況に応じた箇所の黒基準信号に対応した電荷を蓄積することが可能となる。
【発明の効果】
【００２８】
以上のように、本発明のクランプ装置によれば、１画像全体で共通となる黒基準信号の電圧レベルに基づいて信号処理を行うことが可能となり、クランプ装置において顕著な課題となるラインノイズの発生を抑止することができる。
【００２９】
また、１画像全体で共通となる黒基準信号を、垂直ＯＢ画素部の任意の箇所から選択して蓄積することで、固体撮像素子において頻繁に発生するシェーディングによる斑を抑止することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものでは全くない。
【００３１】
図１は、本発明のＡＦＥ（アナログフロントエンド）の構成を示すブロック図であり、図２は、本発明のクランプ装置の構成図である。以下、従来例と同じ部分については同じ符号を付し、相違点についてのみ説明する。
【００３２】
図１において、ＣＤＳ／ＡＧＣ回路１０２内には、ＣＤＳ処理及びＡＧＣ処理を担う回路（図示せず）よりも前段に、図２で示されるクランプ装置が備わっている。また、クランプパルス１０５は、１画像の水平方向のライン毎に入力されるのではなく、１画像全体の処理に対して１回のみ入力される。
【００３３】
図２において、２０３はＭＯＳトランジスタスイッチ、２０２はＭＯＳトランジスタ２０３で形成されたＭＯＳトランジスタ容量である。ここで、ＭＯＳトランジスタスイッチ２０３は、前記クランプパルス１０５がゲート端子に入力されることにより、基準電圧発生器２０５から出力される基準電圧の導通／非導通を制御するものである。
【００３４】
このように、ＭＯＳトランジスタ２０２で構成したスイッチ素子を使用すれば、ＭＯＳトランジスタスイッチ２０３におけるドレイン−ソース間のリーク電流や、ＭＯＳトランジスタ容量２０２における電極間のリーク電流が、実質的に無視できるほど微小であるため、ライン単位でのバイアス変動を意識しなくてよい。すなわち、本発明のクランプ装置においては、ライン単位によるクランプ動作を実施する必要がなくなる。
【００３５】
次に、本発明のクランプ装置の動作について、図３及び図４を用いて説明する。図３は、本発明のクランプ動作のタイミング図であり、図４は、２次元に配列された画素と本発明のクランプ装置のタイミングとの関連を示す図である。
【００３６】
図４に示すように、画素有効部７０１の領域外には、ＯＢ画素部７０２に加えてさらに垂直ＯＢ画素部７０５が形成されている。従来のクランプ装置では、ＯＢ画素部７０２において、水平方向のライン毎に黒基準信号の電圧レベルをコンデンサ５０１（図６に図示）に蓄積していたが、本発明のクランプ装置では、垂直ＯＢ画素部７０５において、垂直同期信号７０４に応じて黒基準信号の電圧レベルをＭＯＳトランジスタ容量２０２に蓄積する。
【００３７】
すなわち、垂直同期信号７０４は、垂直方向に並ぶすべてのラインについて信号処理が終了する毎に出力されるので、１画像全体で共通の黒基準信号がＭＯＳトランジスタ容量２０２に蓄積されることになる。
【００３８】
図３（ａ）には、固体撮像素子２０１から出力されたアナログセンサー信号１０４、垂直同期信号７０４、水平同期信号７０３、及びクランプパルス１０５のクランプ動作のタイミングが示されている。
【００３９】
図３（ａ）に示すように、水平同期信号７０３は、垂直同期信号７０４の１周期内（１画像の画像処理期間内）に、１画像を構成するラインの数だけ出力されている。また、垂直同期信号７０４の１周期内のアナログセンサー信号１０４は、画素有効部７０１に対応した有効データ部分と、それ以外の垂直ＯＢ画素部７０５に対応して出力される部分とに分けられている。
【００４０】
前記画素有効部７０１に対応した有効データ部分については、Ａ／Ｄ変換器１０３によりデジタル信号に変換した上で信号処理を行う。一方、前記垂直ＯＢ画素部７０５に対応した部分については、黒基準信号とするべくＭＯＳトランジスタ容量２０２に電荷を蓄積する。
【００４１】
本実施形態では、垂直ＯＢ画素部７０５を構成するＮ（Ｎは正の整数）ラインに対して、水平同期信号７０３に応じてｎ（但しｎは正の整数で０＜ｎ≦Ｎ）回のクランプパルス１０５を入力している。
【００４２】
前記ｎ回のクランプパルスの入力は、垂直ＯＢ画素部７０５内の任意の１ライン上で行うようにすればよい。このように構成すれば、水平方向の黒基準信号の変動レベルを抑制することが可能となる。
【００４３】
なお、ｎ回のクランプパルスの入力は、垂直ＯＢ画素部７０５内の複数のラインにまたがって行うようにしてもよい。このように構成すれば、垂直方向の黒基準信号の変動レベルを抑制することが可能となる。すなわち、クランプパルス１０５の入力については、画像撮影の状況に応じて、例えば垂直ＯＢ画素部７０５の４隅で行うなど、任意に設定すればよい。
【００４４】
以上のように、本発明のクランプ装置は、Ａ／Ｄ変換器１０３で黒基準信号の電圧レベルをデジタル変換し、信号処理回路（図示せず）でその平均値を取ることにより、ＯＢ画素部に白キズ、ショットノイズ、又は暗電流成分のばらつきがあった場合でも、より正確な黒基準信号レベルでクランプすることができる。
【００４５】
図３（ｂ）は、本発明のクランプ装置における他の実施形態を説明する図である。図３（ａ）と異なるのは、垂直ＯＢ画素部７０５について、画素有効部７０１の上側領域だけでなく、下側領域にも黒基準信号を蓄積するようにしているところである。
【００４６】
すなわち、画素有効部７０１の上側に配置される垂直ＯＢ画素部７０５を構成するＫ（Ｋは正の整数）ラインに対して、水平同期信号７０３に応じて、ｋ（但しｋは正の整数で０＜ｋ≦Ｋ）回のクランプパルス１０５を入力し、画素有効部７０１の下側に配置される垂直ＯＢ画素部７０５を構成するＭ（Ｍは正の整数）ラインに対して、水平同期信号７０３に応じて、ｍ（但しｍは正の整数で０＜ｍ≦Ｍ）回のクランプパルス１０５を入力している。
【００４７】
このように構成すれば、１画像の上側及び下側領域における全画像方向での黒基準信号を蓄積することが可能となり、より正確な黒基準信号レベルでクランプすることができる。さらに、電源ノイズ等による固体撮像素子の転送効率の低下で頻繁に発生するシェーディングによる斑の抑止にも効果的である。
【００４８】
前記クランプパルス１０５の入力については、画素有効部７０１の上側に配置される垂直ＯＢ画素部７０５の任意の１ライン上でｋ回入力し、画素有効部７０１の下側に配置される垂直ＯＢ画素部７０５の任意の１ライン上でｍ回入力するなど、図３（ａ）の場合と同様に任意に設定してやればよい。
【００４９】
なお、画素有効部７０１の上側に配置される垂直ＯＢ画素部７０５、又は画素有効部７０１の下側に配置される垂直ＯＢ画素部７０５のうちどちらの領域で黒基準をとるのか、もしくは両方で行うかなどは、クランプパルスの制御回路（図示せず）で任意に選択してもよい。
【００５０】
また、本発明のクランプ装置は、ＭＯＳトランジスタを用いたスイッチ素子での構成例について説明したが、この構成に限定するものではない。例えば、電極間のリーク電流による電圧変動が実質的に無視できるほど微小となる素子であれば、同様の効果を奏することが可能となる。
【００５１】
ここで、実質的に無視できる程度のレベルとしては、例えばＡ／Ｄ変換器の入力を１Ｖと設定したとき、リーク電流による電圧変動が、Ａ／Ｄ変換器の量子化ビット数を１２ビットとすると１ＬＳＢ当りの電圧値０．２４ｍＡ、量子化ビット数を１０ビットとすると０．９７ｍＡ、８ビットとすると３．９ｍＡ以下程度であればよい。この程度の電圧変動レベルであれば、本発明と同等の効果を奏するクランプ装置を実現することができる。
【産業上の利用可能性】
【００５２】
本発明は、１画像に対して共通の黒基準信号レベルでアナログクランプを行うことで、ライン内又はライン間でのラインノイズを低減することが可能であることから、固体撮像素子のセンサー入力を信号処理して画像を撮像する携帯カメラ、デジタルスチルカメラなどの撮像機器に対して有用である。
【図面の簡単な説明】
【００５３】
【図１】本発明のＡＦＥと入力信号を示す構成図である。
【図２】本発明のクランプ装置を示す構成図である。
【図３】（ａ）本発明のクランプ動作のタイミング図である。（ｂ）本発明のクランプ動作の他の実施形態でのタイミング図である。
【図４】本発明における画素とクランプパルスの動作タイミングの関連図である。
【図５】従来のＡＦＥと入力信号を示す構成図である。
【図６】従来のクランプ装置を示す構成図である。
【図７】従来のクランプ動作のタイミング図である。
【図８】従来例における画素とクランプパルスの動作タイミングの関連図である。
【符号の説明】
【００５４】
１０１  ＡＦＥ
１０２、４０１  ＣＤＳ／ＡＧＣ回路
１０３  Ａ／Ｄ変換器
１０４  アナログセンサー信号
１０５、４０２  クランプパルス
２０１  固体撮像素子
２０２  ＭＯＳトランジスタ容量
２０３  ＭＯＳトランジスタスイッチ
２０４  信号増幅器
２０５  基準電圧発生器
５０１  コンデンサ
５０２  バイポーラトランジスタスイッチ
７０１  画素有効部
７０２  ＯＢ画素部
７０３  水平同期信号
７０４  垂直同期信号
７０５  垂直ＯＢ画素部
【図１】
2005286808.tif 000003
【図２】
2005286808.tif 000004
【図３】
2005286808.tif 000005
【図４】
2005286808.tif 000006
【図５】
2005286808.tif 000007
【図６】
2005286808.tif 000008
【図７】
2005286808.tif 000009
【図８】
2005286808.tif 000010