(57)【要約】【課題】主チャンネル信号と副チャンネル信号の位相を合わせることでセパレーション特性を最大とするステレオ復調回路を提供する。【解決手段】ステレオ信号における主チャンネル信号と副チャンネル信号に基づいて、Ｌ信号とＲ信号を生成して出力するマトリクス回路を有するステレオ復調回路において、前記主チャンネル信号の位相を調整する第１位相調整回路と、前記副チャンネル信号の位相を調整し前記第１位相調整回路の出力の位相に合わせる第２位相調整回路とを前記マトリクス回路の前段に備えた。【選択図】      図３
2005260589.tif 000002
【特許請求の範囲】
【請求項１】
ステレオ信号における主チャンネル信号と副チャンネル信号に基づいて、Ｌ信号とＲ信号を生成して出力するマトリクス回路を有するステレオ復調回路において、
前記主チャンネル信号の位相を調整する第１位相調整回路と、
前記副チャンネル信号の位相を調整し前記第１位相調整回路の出力の位相に合わせる第２位相調整回路と、
を前記マトリクス回路の前段に備えたことを特徴とするステレオ復調回路。
【請求項２】
前記マトリクス回路は、
前記主チャンネル信号と前記副チャンネル信号に基づいてＬ信号を出力する加算回路と、
前記主チャンネル信号と前記副チャンネル信号に基づいてＲ信号を出力する減算回路と、
を備え、
前記第１位相調整回路の出力は、前記加算回路および前記減算回路に入力され、
前記第２位相調整回路の出力は、前記加算回路および前記減算回路に入力されることを特徴とする請求項１に記載のステレオ復調回路。
【請求項３】
前記副チャンネル信号を所定の大きさに増幅する増幅回路を、前記第２位相調整回路の前段または後段に設けたことを特徴とする請求項１または２に記載のステレオ復調回路。
【請求項４】
前記第１位相調整回路および前記第２位相調整回路は、
入力信号を所定期間経過後に出力する複数の遅延回路と、
前記複数の遅延回路の出力に対応した乗算係数がそれぞれ設定される複数の乗算回路と、
前記複数の乗算回路の出力を加算して出力する加算回路と、
を有し、
前記乗算係数の設定値に応じて位相を調整することを特徴とする請求項１乃至３の何れかに記載のステレオ復調回路。
【請求項５】
前記第２位相調整回路は、
前記第１位相調整回路の出力と前記第２位相調整回路の出力との誤差信号に応じて前記乗算係数を変更するアルゴリズム部をさらに備え、
前記誤差信号が最小となる場合の前記乗算係数を前記乗算回路に設定することを特徴とする請求項４に記載のステレオ復調回路。
【請求項６】
前記ステレオ信号は、ＦＭ受信信号であることを特徴とする請求項１乃至５の何れかに記載のステレオ復調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ステレオ復調回路に関する。
【背景技術】
【０００２】
ＦＭステレオは、ＦＭ放送の高音質伝送を生かすとともに、一つの電波でステレオ放送と、モノラル放送との両立性を保っている。  
この両立性のため送信側は、ステレオ信号におけるＬ信号とＲ信号をマトリクス処理した（Ｌ＋Ｒ）信号と（Ｌ−Ｒ）信号を生成し、さらに、（Ｌ−Ｒ）信号を３８ｋＨｚの複搬送波で変調した信号と、（Ｌ＋Ｒ）信号と、ステレオ放送を識別するために用いられる１９ｋＨｚのパイロット信号とを混合したステレオ複合信号を生成して送信している。
【０００３】
ＦＭ受信機においてステレオ復調回路は、受信信号の検波によって復調されたステレオ複合信号から、主チャンネル信号（Ｌ＋Ｒ：以下、主チャンネル信号とする）と、副チャンネル信号（Ｌ−Ｒ：以下、副チャンネル信号とする）を抽出し、さらに、主チャンネル信号と副チャンネル信号とのマトリクス処理を行いＬ信号とＲ信号を分離して出力する。
【０００４】
このＬ信号とＲ信号の分離の度合いを分離度（以下、セパレーションとする）と呼ぶ。例えば、ＦＭ受信機における左側から右側へのセパレーション（Ｓｌ）は、Ｌ信号のみによる左側の出力をＬｌ、Ｌ信号のみによる右側の出力をＲｌとすると、
Ｓｌ＝２０ｌｏｇＬｌ／Ｒｌ（ｄＢ）
で表される。セパレーションが小さいとステレオの特性が生かされず、臨場感が減少してしまう。
【０００５】
セパレーションを大きくするには、マトリクス処理において主チャンネル信号と副チャンネル信号の大きさが一致していることが必要であるが、実際にはステレオ複合信号から生成される主チャンネル信号と副チャンネル信号は、後述するように信号の大きさが異なる。
【０００６】
そこで、従来のステレオ復調回路では、主チャンネル信号と副チャンネル信号の大きさを合わせてセパレーション特性を大きくするため、副チャンネル信号側に信号の大きさを増幅する増幅器を設けて副チャンネル信号の大きさを調整していた。
【特許文献１】特開平９−３６８２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前述した主チャンネル信号と副チャンネル信号は、ＦＭ受信機に備えられたフィルタ、例えばＩＩＲ（Ｉｎｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）型のローパスフィルタを通過したステレオ複合信号から抽出される。ＩＩＲフィルタは、直線位相の特性が無く、フィルタを通過する信号の周波数に応じて位相差が生じる。  
コンポジット信号には２０Ｈｚ〜１５ｋＨｚの変調周波数である主チャンネル信号と、２３ｋＨｚ〜５３ｋＨｚの変調周波数である副チャンネル信号が含まれているので、ステレオ復調回路でコンポジット信号から分離される主チャンネル信号と副チャンネル信号には位相差が生じている。また、後述するように主チャンネル信号と副チャンネル信号の分離経路が異なることによっても位相差が生じている。  
このように、主チャンネル信号と副チャンネル信号との位相が異なると、副チャンネル信号側の増幅回路で増幅率を調整しても、セパレーションを大きくできなくなる。  
以上、説明したように従来のステレオ復調回路では、主チャンネル信号と副チャンネル信号の位相差が生じているため、ステレオ復調においてＬ信号とＲ信号のセパレーションを大きくできないという問題点があった。
【０００８】
本発明は、主チャンネル信号と副チャンネル信号の位相を合わせることでセパレーションを大きくするステレオ復調回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る主たる発明は、ステレオ信号における主チャンネル信号と副チャンネル信号に基づいて、Ｌ信号とＲ信号を生成して出力するマトリクス回路を有するステレオ復調回路において、前記主チャンネル信号の位相を調整する第１位相調整回路と、前記副チャンネル信号の位相を調整し前記第１位相調整回路の出力の位相に合わせる第２位相調整回路と、を前記マトリクス回路の前段に備えたことを特徴とする。  
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
【発明の効果】
【００１０】
本発明によれば、主チャンネル信号と副チャンネル信号の位相を合わせることでセパレーションを大きくすることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を図面に基づいて具体的に説明する。
【００１２】
＝＝＝ＦＭ受信機構成＝＝＝
図１は、本発明のステレオ復調回路２６を使用したＦＭ受信機の構成の一例を示すブロック図である。同図に示すＦＭ受信機は、フロントエンド部１００、中間周波増幅部２００、ＦＭ検波回路２４、ステレオ復調回路２６、ディエンファシス回路２８、３０、低周波増幅回路３２、３４を備えている。
【００１３】
フロントエンド部１００は、アンテナ１から得られる受信信号を１０．７ＭＨｚの中間周波信号に周波数変換して出力する。なお、フロントエンド部１００は、アンテナ１から受信した受信信号を、特定の周波数帯域だけ選択的に増幅する高周波増幅回路１０と、周波数変換に必要な局部発振信号を出力する局部発振回路１２と、高周波増幅回路１０の出力信号および局部発振回路１２から出力される局部発振信号を混合して中間周波信号として出力する混合回路１４とを備えている。局部発振回路１２は、例えばＰＬＬ回路１８を備えたＰＬＬ周波数シンセサイザが用いられる。ＰＬＬ周波数シンセサイザは、基準周波数をもとに電圧制御発振回路（不図示）が出力する周波数を位相比較回路（不図示）で比較し、差があれば位相比較回路の差に応じた信号を発生させ、安定した周波数を発生させる。
【００１４】
中間周波増幅部２００は、中間周波信号を増幅するとともに所定周波数以外の不要な信号の除去を行う。なお、中間周波増幅部２００は、入力した中間周波信号のうち所定周波数以外を除去するフィルタ（不図示）と中間周波信号を増幅する増幅回路（不図示）を有する中間周波増幅回路２０と、中間周波増幅回路２０から出力された信号のうち所定外の振幅部分を除去するリミッター回路２２を備えている。
【００１５】
中間周波増幅回路２０内のフィルタは、位相特性が音質に与える影響が大きいので、フィルタの通過帯域内で群遅延特性が平坦であることが要求されるが、実際にはフィルタを通過する信号の周波数に応じた位相の遅延が生じている。このフィルタとして、例えばセラミックフィルタが使用される。また、リミッター回路２２は受信信号の所定外の振幅部分を除去する働きがあり、受信信号がノイズ等の影響で振幅変化を受けていてもそのノイズ部分が除去されて出力される。
【００１６】
ＦＭ検波回路２４は、リミッター回路２２の出力をＦＭ検波することで、ステレオ複合信号を復調して出力する。このＦＭ検波回路２４として、例えば周波数の変化に追従するよう電圧制御発振回路（不図示）をフィードバック制御し、この制御電圧から振幅信号を取り出すＰＬＬ検波回路が用いられる。それ以外の検波回路としてフォスター・シーリー型検波回路、レシオ検波回路などがあるが、本発明のステレオ復調回路２６には、どの検波方式を適用することも可能である。
【００１７】
ステレオ復調回路２６は、ステレオ複合信号に含まれる主チャンネル信号と副チャンネル信号を抽出し、さらに主チャンネル信号と副チャンネル信号のマトリクス処理を行うことでＬ信号とＲ信号を生成し出力する。
【００１８】
ディエンファシス回路２８、３０は、送信側でプリエンファシスによって強められたＬ信号とＲ信号の高域部を、送信側と逆の周波数特性によって減衰し平坦な周波数特性に戻し、低周波増幅回路３２、３４にそれぞれ出力する。
【００１９】
低周波増幅回路３２、３４は、入力したＬ信号とＲ信号を増幅するとともにスピーカーに必要な電力を供給する。
【００２０】
以上の構成によって受信信号からＬ信号およびＲ信号が復調され、Ｌ信号に基づいた音声が左のスピーカーから、Ｒ信号に基づいた音声が右のスピーカーから出力される。
【００２１】
なお、モノラル放送として受信する場合は、ステレオ復調回路２６において、主チャンネル信号のみが選択されて左右のスピーカーから出力される。この場合、主チャンネル信号はＬ＋Ｒの信号なので、Ｌ信号、Ｒ信号の両方の情報が出力されることになり、問題は発生しない。
【００２２】
＝＝＝ステレオ復調回路＝＝＝
図２は、本発明のステレオ復調回路２６の構成の一例を示すブロック図である。  
ステレオ復調回路２６は、ローパスフィルタ（以下、ＬＰＦとする）４０、５０、バンドパスフィルタ（以下、ＢＰＦとする）４２、４４、副搬送波発生回路４６、ＭＩＸ回路４８、ステレオ信号処理回路５２を備えている。
【００２３】
ＬＰＦ４０は、ＦＭ検波回路２４で復調されたステレオ複合信号を入力し、主チャンネル信号を抽出して出力する。  
ＢＰＦ４４は、ステレオ複合信号を入力し、１９ｋＨｚのパイロット信号を抽出して出力する。  
副搬送波発生回路４６は、入力されたパイロット信号を２倍の３８ｋＨｚの副搬送波として出力する。  
ＢＰＦ４２は、ステレオ複合信号から所定の周波数領域を抽出した信号を出力する。  
ＭＩＸ回路４８は、ＢＰＦ４２の出力と副搬送波を乗算しＬＰＦ５０に出力する。  
ＬＰＦ５０は、ＭＩＸ回路４８の出力から副チャンネル信号を抽出して出力する。  
ステレオ信号処理回路５２は、主チャンネル信号と副チャンネル信号を入力し、Ｌ信号とＲ信号を生成して出力する。  
以上の構成のステレオ復調回路２６で、ステレオ複合信号からＬ信号とＲ信号が生成される。
【００２４】
次に、ステレオ復調の動作について説明する。  
ステレオ復調回路２６に入力されるステレオ複合信号をＣＯＭＰ、主チャンネル信号を（Ｌ＋Ｒ）、副チャンネル信号を（Ｌ−Ｒ）、副搬送波の周波数をｆｃとすると、ステレオ複合信号ＣＯＭＰはパイロット信号を除くと、
ＣＯＭＰ＝（Ｌ＋Ｒ）＋ｓｉｎ（２π・ｆｃ・ｔ）・（Ｌ−Ｒ）
と表される。  
このＣＯＭＰをＬＰＦ４０に通すことにより副搬送波成分が取り除かれ主チャンネル信号として（Ｌ＋Ｒ）が得られる。
【００２５】
また、ＢＰＦフィルタ４２で２３〜５３ｋＨｚの周波数を抽出することによりＣＯＭＰからｓｉｎ（２π・ｆｃ・ｔ）・（Ｌ−Ｒ）が抽出される。ＭＩＸ回路４８で、この抽出された信号に副搬送波ｓｉｎ（２π・ｆｃ・ｔ）を乗算すると、
ｓｉｎ（２π・ｆｃ・ｔ）・ｓｉｎ（２π・ｆｃ・ｔ）・（Ｌ−Ｒ）
＝１／２・（Ｌ−Ｒ）−１／２ｃｏｓ（４π・ｆｃ・ｔ）・（Ｌ−Ｒ）
となる。  
この信号をＬＰＦ５０に通すことによって副搬送波成分が取り除かれ副チャンネル信号として１／２・（Ｌ−Ｒ）が得られる。このように、ステレオ信号処理回路５２に入力される副チャンネル信号は、主チャンネル信号に対して１／２の大きさとなる。よって後述するステレオ信号処理回路５２の増幅回路６２で通常２倍の大きさに増幅している。なお、中間増幅回路２０のフィルタ特性のバラツキやセパレーション特性によって増幅率が調整される。  
ステレオ信号処理回路５２に入力された主チャンネル信号と副チャンネル信号は、マトリクス処理によってＬ信号とＲ信号に分離され出力される。
【００２６】
＝＝＝ステレオ信号処理回路＝＝＝
図３は本発明のステレオ復調回路２６内のステレオ信号処理回路５２の構成を示すブロック図である。
【００２７】
ステレオ信号処理回路５２は、ステレオ信号における主チャンネル信号と副チャンネル信号に基づいてＬ信号とＲ信号を生成して出力するマトリクス回路５３と、主チャンネル信号の位相を調整するＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタ５４（『第１位相調整回路』）と、副チャンネル信号の位相を調整しＦＩＲフィルタ５４の出力の位相に合わせるＦＩＲフィルタ５６（『第２位相調整回路』）と、副チャンネル信号を所定の大きさに増幅する増幅回路６２とを備えている。なお、位相の調整とは、後述するＦＩＲフィルタ５４、５６の乗算係数の設定値に応じて、入力した信号の位相を補正して出力することを意味している。
【００２８】
また、マトリクス回路５３は、主チャンネル信号と副チャンネル信号に基づいてＬ信号を出力する加算回路５８と、主チャンネル信号と副チャンネル信号に基づいてＲ信号を出力する減算回路６０とを備えている。
【００２９】
主チャンネル信号は、ＦＩＲフィルタ５４に入力され、位相が調整され加算回路５８および減算回路６０に入力される。副チャンネル信号は、増幅回路６２で所定の大きさに増幅された後、ＦＩＲフィルタ５６に入力され、ＦＩＲフィルタ５４の出力の位相に合うように調整され加算回路５８および減算回路６０に入力される。そして加算回路５８に入力された各信号の加算処理によってＬ信号が生成される。また、減算回路５８に入力された各信号の減算処理によってＲ信号が生成される
なお、本発明の実施の形態では増幅回路６２をＦＩＲフィルタ５６の前段に設けたが、ＦＩＲフィルタ５６の後段に設けてもよい。
【００３０】
＝＝＝ＦＩＲフィルタ＝＝＝
図４は、ＦＩＲフィルタ５４、５６の構成を示すブロック図である。  
ＦＩＲフィルタ５４、５６は、入力信号（Ｘｎ：ｎはサンプル数）をサンプリングの周期単位ごと（『所定期間』）に信号を遅延して出力する遅延回路Ｄ１〜Ｄ（ｋ−１）と、入力信号および遅延回路Ｄ１〜Ｄ（ｋ−１）の出力と対応した任意の乗算係数を有し、入力した信号に乗算係数を乗算して出力する乗算回路Ａ１〜Ａｋと、乗算回路Ａ１〜Ａｋの出力を加算してその和を出力する加算回路８０とを備えている。ここで、ｋはフィルタ次数であり、２以上の整数である。
【００３１】
遅延回路Ｄ（ｋ−１）は、入力信号Ｘｎに対してｎ−（ｋ−１）のサンプリング周期分遅延した信号を出力する。例えば入力信号Ｘｎのとき、Ｄ１はＸｎ−１を出力し、Ｄ２はＸｎ−２を出力する。  
入力信号Ｘｎおよび遅延回路Ｄ１〜Ｄ（ｋ−１）からの出力であるＸｎ−１〜Ｘｎ−（ｋ−１）は、対応する乗算回路Ａ１〜Ａｋで乗算係数ａ１〜ａｋがそれぞれ乗算された後に加算回路８０で全て加算されて出力される。例えば、乗算係数ａ１が１でそれ以外は０の場合には入力Ｘｎに対し出力Ｘｎとなり位相はそのままである。また乗算係数ａ２が１でそれ以外は０の場合には入力Ｘｎに対し出力Ｘｎ−１となり１サンプル周期位相の遅れた値が出力される。  
このように、ＦＩＲフィルタ５４、５６は、乗算回路Ａ１〜Ａｋの乗算係数ａ１〜ａｋの設定値に応じて、入力信号を任意の位相に調整して出力することができる。
【００３２】
図５は、ＦＩＲフィルタ５４、５６の位相補正の特性を説明するための図である。この図５は、ｋ＝１０の１０次フィルタにおいて、主チャンネル側のＦＩＲフィルタ５４の乗算係数を固定して副チャンネル側のＦＩＲフィルタ５６の乗算係数を調整した場合の一例である。縦軸は、乗算係数ａ１〜ａ１０の各設定値であり、この設定値はインパルスを入力した時の出力に対応している。横軸はインパルス入力時のサンプル数であり、この各値は乗算回路Ａ１〜Ａ１０にそれぞれ対応している。
【００３３】
まず、主チャンネル信号側のＦＩＲフィルタ５４の乗算係数ａ５のみ１として他は０とする。このＦＩＲフィルタ５４にインパルスを入力するとＦＩＲフィルタ５４の出力は図５の実線部分になる。このＦＩＲフィルタ５４の出力に対し、ＦＩＲフィルタ５６の乗算係数ａ１〜ａ１０を最適な値に設定することによりＦＩＲフィルタ５４とＦＩＲフィルタ５６の出力の位相を合わせることができる。例えば図５では、ＦＩＲフィルタ５６の乗算係数ａ１〜ａ１０は図５の点線部分で示すような設定値となる。
【００３４】
図６は、ＦＩＲフィルタ５４、５６を用いたステレオ復調回路２６の位相補正量とセパレーション特性の関係の一例を示す図である。  
縦軸はセパレーション（ｄＢ）を示していて、横軸は主チャンネル信号と副チャンネル信号間の位相補正量（サンプル周期）を示している。同図に示すように位相補正量の変化に伴ってセパレーションが変化する。図６の場合、０．５サンプル周期の位相補正を行ったときにセパレーションが最大となっている。主チャンネル信号と副チャンネル信号の位相が一致しているのは、このセパレーションが最大となっている所である。  
このように、主チャンネル信号と副チャンネル信号の位相が等しくなるように調整することによりセパレーションを大きくすることが可能となる。
【００３５】
増幅回路６２のみの場合では、主チャンネル信号と副チャンネル信号の位相がずれていると、増幅率を変化させても、セパレーションを大きくすることができない。しかし、ＦＩＲフィルタ５４、５６を主チャンネル信号側と副チャンネル信号側にそれぞれ設け、主チャンネル信号と副チャンネル信号の位相が等しくなる乗算係数ａ１〜ａｋを設定することによりセパレーションを大きくすることができる。
【００３６】
＝＝＝その他の実施の形態＝＝＝
図７は、本発明のその他の実施の形態に係るステレオ復調回路におけるステレオ信号処理回路８２のブロック図である。
【００３７】
ステレオ信号処理回路８２は、ステレオ信号における主チャンネル信号と副チャンネル信号に基づいてＬ信号とＲ信号を生成して出力するマトリクス回路８３と、主チャンネル信号の位相を調整するＦＩＲフィルタ８４と、副チャンネル信号の位相を調整しＦＩＲフィルタ８４の出力の位相に合わせるＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）方式の適応フィルタ８６とを備えている。
【００３８】
また、マトリクス回路８３は、主チャンネル信号と副チャンネル信号に基づいてＬ信号を出力する加算回路８８と、主チャンネル信号と副チャンネル信号に基づいてＲ信号を出力する減算回路９０とを備えている。
【００３９】
適応フィルタ８６は、乗算係数ａ１〜ａｋの乗算回路を有するＦＩＲフィルタ（不図示）と、ＦＩＲフィルタ８４の出力と適応フィルタ８６自身の出力との差分であるエラー信号（『誤差信号』）に応じて乗算係数ａ１〜ａｋを変更するＬＭＳアルゴリズム部（不図示）を備えている。図７において適応フィルタ８６の矢印は、減算回路９０のエラー信号に応じて乗算係数ａ１〜ａｋを自動的に設定する適応フィルタであることを示している。
【００４０】
次に乗算係数ａ１〜ａｋの設定動作について説明する。  
セパレーション調整を行う時、すなわち乗算係数ａ１〜ａｋの設定時には実線部分のみによる信号処理が行われる。  
まず、Ｌ信号だけにホワイトノイズを印加する。ホワイトノイズとは、単位周波数帯域に含まれる成分の強さが周波数に無関係に一定であるノイズのことである。適応フィルタ８６は、自身の出力とＦＩＲフィルタ８４の出力の差分、すなわち減算回路９０の出力のＲ信号をエラー信号として入力する。適応フィルタ８６内のＬＭＳアルゴリズム部は、エラー信号が最小となるように乗算係数ａ１〜ａｋを変更する。そして、適応フィルタ８６は、エラー信号が最小となった時の乗算係数ａ１〜ａｋの値を設定値として設定する。なお、適応フィルタ８６はこの設定によって副チャンネル信号の増幅率も自動的に設定することができる。  
設定終了後には、適応フィルタ８６はＦＩＲフィルタとして動作する。また、ステレオ信号処理回路８２は、図７の点線部分を含めた、通常の信号処理によってＬ信号とＲ信号の分離を行う。
【００４１】
このように、副チャンネル側のＦＩＲフィルタを適応フィルタ８６とすることで、図５に示したような乗算係数ａ１〜ａｋの設定を自動的行うことが可能となる。また、適応フィルタ８６は増幅率の調整も自動的に行うことが可能であり、副チャンネル信号側の増幅器は不要となる。
【００４２】
以上説明したように、本発明のステレオ復調回路は、主チャンネル側と副チャンネル側にそれぞれＦＩＲフィルタ５４、５６を設けることで、主チャンネル信号と副チャンネル信号の位相を合わせることができ、セパレーションを大きくすることができる。
【００４３】
また、これらのＦＩＲフィルタ５４、５６はマトリクス回路の前段にあり、ＦＩＲフィルタ５４、５６を通過した信号で加算処理および減算処理を行うので、主チャンネル信号と副チャンネル信号の加算および減算時に主チャンネル信号と副チャンネル信号の位相を合わせておくことができる。
【００４４】
さらに、副チャンネル信号側に増幅回路６２を設け、副チャンネル信号のゲインを調整することにより、セパレーション特性を制御することができる。
【００４５】
その上、ＦＩＲフィルタ５４、５６の簡素な構成で主チャンネル信号と副チャンネル信号の位相調整を行うことができ、ＦＩＲフィルタ５４、５６の乗算係数を最適な値に設定することで位相を合わせ込むことができる。
【００４６】
また、副チャンネル側のＦＩＲフィルタとしてアルゴリズム部を有する適応フィルタ８６とすることで、乗算係数設定時にＦＩＲフィルタの乗算係数の設定を自動的に行うことができる。
【００４７】
なお、本発明のステレオ復調回路２６をＦＭ受信機に適用するとＬ、Ｒのセパレーションを大きくした臨場感のあるＦＭステレオ受信を行うことができる。
【００４８】
以上、本発明の実施の形態について、その実施の形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【図面の簡単な説明】
【００４９】
【図１】本発明のステレオ復調回路を使用したＦＭ受信機のブロック図である。
【図２】本発明のステレオ復調回路の構成を示すブロック図である。
【図３】本発明のステレオ復調回路内のステレオ信号処理回路の構成を示すブロック図である。
【図４】ＦＩＲフィルタの構成を示すブロック図である。
【図５】ＦＩＲフィルタの位相補正の特性を説明するための図である。
【図６】位相補正量とセパレーション特性の関係を説明するための図である。
【図７】本発明のその他の実施の形態に係るステレオ信号処理回路内のステレオ信号処理回路のブロック図である。
【符号の説明】
【００５０】
１０  高周波増幅回路
１２  局部発振回路
１４  混合回路
１８  ＰＬＬ回路
２０  中間周波増幅回路
２２  リミッター回路
２４  ＦＭ検波回路
２６  ステレオ復調回路
２８、３０  ディエンファシス回路
３２、３４  低周波増幅回路
４０、５０  ローパスフィルタ
４２、４４  バンドパスフィルタ
４６  副搬送波発生回路
４８  ＭＩＸ回路
５２、８２  ステレオ信号処理回路
５３、８３  マトリクス回路
５４、５６、８４  ＦＩＲフィルタ
５８、８８  加算回路
６０、９０  減算回路
６２  増幅回路
８０  加算回路
８６  適応フィルタ
１００  フロントエンド部
２００  中間周波増幅部  
【図１】
2005260589.tif 000003
【図２】
2005260589.tif 000004
【図３】
2005260589.tif 000005
【図４】
2005260589.tif 000006
【図５】
2005260589.tif 000007
【図６】
2005260589.tif 000008
【図７】
2005260589.tif 000009