(57)【要約】【課題】  容易に、歩留まりよく製造することが可能である、半導体素子及びその製造方法、固体撮像素子及びその製造方法を提供する。【解決手段】  半導体層の表面側に回路素子や配線部が形成され、その表面側に支持基板が接着され、配線部の支持基板側の面等に保護膜が形成された半導体素子を構成する。受光部ＰＤが形成された半導体層１３の表面側に配線部が形成され、その表面側に支持基板２０が接着され、配線部の支持基板２０側の面等に保護膜１６が形成され、裏面側から光を入射させる固体撮像素子を構成する。これらを製造する際に、保護膜１６が形成された基板に支持基板２０を接着し、ウエットエッチングを行って基板を薄くする。【選択図】        図９ 
2005322745.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の表面付近に回路素子が形成され、
前記半導体層の表面側に、絶縁層中に配線層を有する配線部が形成され、
前記配線部のさらに表面側に、支持基板が接着されて成り、
少なくとも前記配線部の前記支持基板側の面に、前記半導体層とのエッチング選択比が取れる材質から成る保護膜が形成されている
ことを特徴とする半導体素子。
【請求項２】
前記半導体層がシリコン層であり、前記保護膜が窒化シリコンから成ることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記支持基板の両主面において、前記半導体層とのエッチング選択比が取れる材質から成る保護膜が表面に形成されていることを特徴とする請求項１に記載の半導体素子。
【請求項４】
前記半導体層の前記表面側とは反対の裏面側にも、絶縁層中に配線層を有する配線部が形成されていることを特徴とする請求項１に記載の半導体素子。
【請求項５】
半導体層の前記裏面付近にも回路素子が形成されていることを特徴とする請求項４に記載の半導体素子。
【請求項６】
前記支持基板が、回路素子が形成された半導体基板と、絶縁層中に配線層を有する配線部とから成り、前記支持基板の配線部を接着面側に配置していることを特徴とする請求項１に記載の半導体素子。
【請求項７】
接着層により前記支持基板が接着され、前記接着層は、前記半導体層とのエッチング選択比が取れる材質から成ることを特徴とする請求項１に記載の半導体素子。
【請求項８】
接着層により前記支持基板が接着され、前記接着層が、前記半導体層の表面側に形成された回路素子や配線層の特性劣化温度以下で接着が可能であり、接着後の前記回路素子や配線層の特性劣化温度以下の熱処理によっては接着面に剥離が発生しない材料から成ることを特徴とする請求項１に記載の半導体素子。
【請求項９】
半導体層を有する基板の前記半導体層の表面付近に回路素子を形成し、前記半導体層の表面側に、絶縁層中に配線層を有する配線部を形成する工程と、
その後、前記半導体層に前記配線部が形成されたウェハにおいて、表の主面と、エッジ部の外面とのうち、少なくともいずれかの面を覆って、前記半導体層とのエッチング選択比が取れる材質から成る保護膜を形成する工程と、
前記配線部のさらに表面側に、支持基板を接着する工程と、
前記基板を薄くする工程とを有し、
前記基板を薄くする工程において、エッチング液によるウエットエッチングを行う
ことを特徴とする半導体素子の製造方法。
【請求項１０】
前記半導体層がシリコン層であり、前記保護膜に窒化シリコンを用いることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１１】
前記基板が、半導体基板と中間層と前記半導体層とが積層されて成る積層基板であり、前記中間層が前記半導体基板及び前記半導体層とエッチング選択比が取れる材質から成り、前記基板を薄くする工程において、前記半導体基板を除去する際に前記ウエットエッチングを行い、その後前記中間層を除去することを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１２】
前記支持基板は、ウェハの表の主面と、裏の主面と、エッジ部の外面とのうち、少なくともいずれかの面を覆って、前記半導体層とのエッチング選択比が取れる材質から成る保護膜が形成されている構成であることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１３】
前記基板を薄くした後に、前記半導体層の前記表面側とは反対の裏面側にも、絶縁層中に配線層を有する配線部を形成することを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１４】
前記基板を薄くした後に、前記半導体層の前記裏面付近にも回路素子を形成してから、前記裏面側に前記配線部を形成することを特徴とする請求項１３に記載の半導体素子。
【請求項１５】
前記支持基板として、回路素子が形成された半導体基板と、絶縁層中に配線層を有する配線部とから成る基板を用いて、前記支持基板の配線部を接着面側に配置して接着を行うことを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１６】
前記支持基板を接着する工程において、前記半導体層とのエッチング選択比が取れる材質から成る接着層を介して接着を行うことを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１７】
前記接着層が有機塗布膜であることを特徴とする請求項１６に記載の半導体素子の製造方法。
【請求項１８】
前記有機塗布膜は熱硬化型であることを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記支持基板を接着する工程において、前記半導体層の表面側に形成された前記回路素子や前記配線層の特性劣化温度以下で接着が可能であり、接着後の前記回路素子や配線層の特性劣化温度以下の熱処理によっては接着面に剥離が発生しない材料から成る接着層を介して接着を行うことを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項２０】
受光部が形成された半導体層の表面側に、絶縁層中に配線層を有する配線部が形成され、
前記半導体層の前記表面側とは反対の裏面側から光を入射させる構造を有し、
前記配線部のさらに表面側に、支持基板が接着されて成り、
少なくとも前記配線部の前記支持基板側の面に、前記半導体層とのエッチング選択比が取れる材質から成る保護膜が形成されている
ことを特徴とする固体撮像素子。
【請求項２１】
前記半導体層がシリコン層であり、前記保護膜が窒化シリコンから成ることを特徴とする請求項２０に記載の固体撮像素子。
【請求項２２】
前記支持基板の両主面において、前記半導体層とのエッチング選択比が取れる材質から成る保護膜が表面に形成されていることを特徴とする請求項２０に記載の固体撮像素子。
【請求項２３】
接着層により前記支持基板が接着され、前記接着層は、前記半導体層とのエッチング選択比が取れる材質から成ることを特徴とする請求項２０に記載の固体撮像素子。
【請求項２４】
接着層により前記支持基板が接着され、前記接着層が、前記半導体層の表面側に形成された回路素子や前記配線層の特性劣化温度以下で接着が可能であり、接着後の前記回路素子や前記配線層の特性劣化温度以下の熱処理によっては接着面に剥離が発生しない材料から成ることを特徴とする請求項２０に記載の固体撮像素子。
【請求項２５】
半導体層を有する基板の前記半導体層に受光部を形成する工程と、
前記半導体層の表面側に、絶縁層中に配線層を有する配線部を形成する工程と、
その後、前記半導体層に前記配線部が形成されたウェハにおいて、表の主面と、エッジ部の外面とのうち、少なくともいずれかの面を覆って、前記半導体層とのエッチング選択比が取れる材質から成る保護膜を形成する工程と、
前記配線部のさらに表面側に、支持基板を接着する工程と、
前記基板を薄くする工程とを有し、
前記基板を薄くする工程において、エッチング液によるウエットエッチングを行う
ことを特徴とする固体撮像素子の製造方法。
【請求項２６】
前記半導体層がシリコン層であり、前記保護膜に窒化シリコンを用いることを特徴とする請求項２５に記載の固体撮像素子の製造方法。
【請求項２７】
前記基板が、半導体基板と中間層と前記半導体層とが積層されて成る積層基板であり、前記中間層が前記半導体基板及び前記半導体層とエッチング選択比が取れる材質から成り、前記基板を薄くする工程において、前記半導体基板を除去する際に前記ウエットエッチングを行い、その後前記中間層を除去することを特徴とする請求項２５に記載の固体撮像素子の製造方法。
【請求項２８】
前記支持基板は、ウェハの表の主面と、裏の主面と、エッジ部の外面とのうち、少なくともいずれかの面を覆って、前記半導体層とのエッチング選択比が取れる材質から成る保護膜が形成されている構成であることを特徴とする請求項２５に記載の固体撮像素子の製造方法。
【請求項２９】
前記支持基板を接着する工程において、前記半導体層とのエッチング選択比が取れる材質から成る接着層を介して接着を行うことを特徴とする請求項２５に記載の固体撮像素子の製造方法。
【請求項３０】
前記接着層が有機塗布膜であることを特徴とする請求項２９に記載の固体撮像素子の製造方法。
【請求項３１】
前記有機塗布膜は熱硬化型であることを特徴とする請求項３０に記載の固体撮像素子の製造方法。
【請求項３２】
前記支持基板を接着する工程において、前記半導体層の表面側に形成された回路素子や前記配線層の特性劣化温度以下で接着が可能であり、接着後の前記回路素子や前記配線層の特性劣化温度以下の熱処理によっては接着面に剥離が発生しない材料から成る接着層を介して接着を行うことを特徴とする請求項２５に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に回路素子が形成された半導体素子及び半導体素子の製造方法に係わる。特に、半導体基板上に多層の配線層が形成された構成の半導体素子に適用して好適なものである。
また、本発明は、裏面側から光を照射する構成、いわゆる裏面照射型構造を有する固体撮像素子及び固体撮像素子の製造方法に係わる。
【背景技術】
【０００２】
半導体デバイスの高集積化に伴い、トランジスタ及び他の半導体素子をより縮小して実装密度をさらに高める傾向にある。
このため、ＣＭＯＳセンサ（ＣＭＯＳ型固体撮像素子）においても、画素を微細化して素子を高集積化することが求められる。
【０００３】
しかしながら、従来のＣＭＯＳセンサでは、配線部上に形成されたレンズから、配線層の間を通して受光センサ部に光を照射して検出する構成となっていたため、デバイスの高集積化が進むことにより画素が微細化することに伴い、配線層等の障害物により入射光のケラレを生じることから、受光センサ部の開口率が小さくなり、充分な光を受光センサ部に照射することができなくなっていた。このため、感度が低下したり、シェーディングが大きくなったりする問題も生じる。
【０００４】
そこで、裏面側（配線部とは反対側）より受光センサ部に光を照射することにより、配線層等の障害物の影響を受けず、実効開口率１００％を達成することが可能になり、大幅に感度を上げることができる。
このことから、裏面側（配線部とは反対側）より受光センサ部に光を照射する構成のＣＭＯＳセンサ、いわゆる裏面照射型ＣＭＯＳセンサの開発が行われている。
【０００５】
そして、裏面照射型のイメージセンサにおいて、光の検出感度を上げて高い感度を得るために、受光センサ部が形成された半導体基板を薄くすることが考えられている（例えば、特許文献１又は特許文献２参照）。
【特許文献１】特開平６−７７４６１号公報（図３）
【特許文献２】特開平６−２８３７０２号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、受光センサ部が形成された半導体基板を薄くすると、基板固有のストレスのために平坦性が得られず、また機械的にも弱くなる。
【０００７】
そこで、平坦性と機械強度を得るために、半導体基板を薄くする前に、支持基板を半導体基板に接着させることが考えられる。
即ち、半導体基板と支持基板とをウェハ状態で貼り合わせた後に、半導体基板を薄くする。
【０００８】
しかしながら、このように支持基板を半導体基板に接着させた後に半導体基板を薄くする方法により、裏面照射型固体撮像素子を製造した場合には、以下に述べるような問題点を生じる。
【０００９】
半導体基板を薄くする方法としては、例えばウエットエッチングを採用することができる。
ウエットエッチングを採用することにより、半導体基板の厚さを精度よく制御することができる。
【００１０】
しかし、ウエットエッチングの薬液を、半導体基板の裏面側のみにさらしても、ウェハのエッジ部分にも薬液が回り込むため、このエッジ部分において、半導体基板に形成した層間酸化膜、支持基板、半導体基板と支持基板との貼り合わせに用いた接着層等が、薬液によってエッチングされて、損傷してしまう。
これにより、半導体基板の剥離や支持基板のエッジ部分の表面荒れ、基板径の縮小という問題が発生する。
【００１１】
上述したような理由から、裏面照射型構造の固体撮像素子を、受光センサ部の半導体領域等が形成された半導体基板を薄くすることによって製造すると、歩留まり良く製造することが困難であった。
【００１２】
また、裏面照射型構造の固体撮像素子に限らず、半導体素子において、回路素子が形成された半導体基板の上に多層の配線層を形成することが考えられる。
そして、このような半導体素子を製造する際に、例えばトランジスタ等の回路素子において所望の特性を得ることを目的として、回路素子が形成された半導体基板を薄くする場合もある。
従って、このような場合においても、裏面照射型構造の固体撮像素子を製造する場合と同様の問題を生じる。
【００１３】
上述した問題の解決のために、本発明においては、容易に、歩留まりよく製造することが可能である、半導体素子及びその製造方法、固体撮像素子及びその製造方法を提供するものである。
【課題を解決するための手段】
【００１４】
本発明の半導体素子は、半導体層の表面付近に回路素子が形成され、半導体層の表面側に絶縁層中に配線層を有する配線部が形成され、この配線部のさらに表面側に支持基板が接着されて成り、少なくとも配線部の支持基板側の面に、半導体層とのエッチング選択比が取れる材質から成る保護膜が形成されているものである。
【００１５】
本発明の半導体素子の製造方法は、半導体層を有する基板の半導体層の表面付近に回路素子を形成し、半導体層の表面側に、絶縁層中に配線層を有する配線部を形成する工程と、その後、半導体層に配線部が形成されたウェハにおいて、表の主面と、エッジ部の外面とのうち、少なくともいずれかの面を覆って、半導体層とのエッチング選択比が取れる材質から成る保護膜を形成する工程と、配線部のさらに表面側に支持基板を接着する工程と、基板を薄くする工程とを有し、基板を薄くする工程においてエッチング液によるウエットエッチングを行うものである。
【００１６】
本発明の固体撮像素子は、受光部が形成された半導体層の表面側に、絶縁層中に配線層を有する配線部が形成され、半導体層の表面側とは反対の裏面側から光を入射させる構造を有し、配線部のさらに表面側に支持基板が接着されて成り、少なくとも配線部の支持基板側の面に、半導体層とのエッチング選択比が取れる材質から成る保護膜が形成されているものである。
【００１７】
本発明の固体撮像素子の製造方法は、半導体層を有する基板の前記半導体層に受光部を形成する工程と、半導体層の表面側に、絶縁層中に配線層を有する配線部を形成する工程と、その後、半導体層に配線部が形成されたウェハにおいて、表の主面と、エッジ部の外面とのうち、少なくともいずれかの面を覆って、半導体層とのエッチング選択比が取れる材質から成る保護膜を形成する工程と、配線部のさらに表面側に支持基板を接着する工程と、基板を薄くする工程とを有し、基板を薄くする工程においてエッチング液によるウエットエッチングを行うものである。
【００１８】
上述の本発明の半導体素子の構成によれば、半導体層の表面付近に回路素子が形成され、半導体層の表面側に絶縁層中に配線層を有する配線部が形成され、この配線部のさらに表面側に支持基板が接着されて成ることにより、支持基板によって、半導体層を薄くしても半導体素子のチップの強度を確保することができる。
さらに、少なくとも配線部の支持基板側の面に、半導体層とのエッチング選択比が取れる材質から成る保護膜が形成されていることにより、この構成の半導体素子を製造する際のウエットエッチング工程において、保護層によって少なくとも配線部がエッチングされないように保護することが可能である。
【００１９】
上述の本発明の半導体素子の製造方法によれば、半導体層を有する基板の半導体層の表面付近に回路素子を形成し、半導体層の表面側に、絶縁層中に配線層を有する配線部を形成する工程と、その後、半導体層に配線部が形成されたウェハにおいて、表の主面と、エッジ部の外面とのうち、少なくともいずれかの面を覆って、半導体層とのエッチング選択比が取れる材質から成る保護膜を形成する工程と、配線部のさらに表面側に支持基板を接着する工程と、基板を薄くする工程とを有し、基板を薄くする工程においてエッチング液によるウエットエッチングを行うことにより、エッチング液によりウエットエッチングを行って基板を薄くする際に、先に形成した保護膜によって、少なくとも配線部又はウェハのエッジ部がエッチングされないように保護することができる。
【００２０】
上述の本発明の固体撮像素子の構成によれば、受光部が形成された半導体層の表面側に、絶縁層中に配線層を有する配線部が形成され、半導体層の表面側とは反対の裏面側から光を入射させる構造を有するので、いわゆる裏面照射型の構造が形成されている。
また、配線部のさらに表面側に支持基板が接着されて成るので、支持基板によって、半導体層を薄くしても固体撮像素子のチップの強度を確保することができる。
さらに、少なくとも配線部の支持基板側の面に、半導体層とのエッチング選択比が取れる材質から成る保護膜が形成されていることにより、この構成の固体撮像素子を製造する際のウエットエッチング工程において、保護層によって少なくとも配線部がエッチングされないように保護することが可能である。
【００２１】
上述の本発明の固体撮像素子の製造方法によれば、半導体層を有する基板の前記半導体層に受光部を形成する工程と、半導体層の表面側に、絶縁層中に配線層を有する配線部を形成する工程と、その後、半導体層に配線部が形成されたウェハにおいて、表の主面と、エッジ部の外面とのうち、少なくともいずれかの面を覆って、半導体層とのエッチング選択比が取れる材質から成る保護膜を形成する工程と、配線部のさらに表面側に支持基板を接着する工程と、基板を薄くする工程とを有し、基板を薄くする工程においてエッチング液によるウエットエッチングを行うことにより、受光部が形成された半導体層の配線層とは反対の裏面側から光を入射させる、いわゆる裏面照射型構造の固体撮像素子を製造することができると共に、エッチング液によりウエットエッチングを行って基板を薄くする際に、先に形成した保護膜によって、少なくとも配線部又はウェハのエッジ部がエッチングされないように保護することができる。
【００２２】
また、上述の本発明の半導体素子及び半導体素子の製造方法、固体撮像素子及び固体撮像素子の製造方法において、半導体層がシリコン層であり、保護膜が窒化シリコンから成る構成とすることができる。
この構成としたときには、窒化シリコンが、シリコンとエッチング選択比が取れる材質であり、窒化シリコンから成る保護膜により、少なくとも配線部がエッチングされないように保護することができる。
【００２３】
また、上述の本発明の半導体素子及び固体撮像素子において、支持基板の両主面において、半導体層とのエッチング選択比が取れる材質から成る保護膜が表面に形成されている構成とすることができる。
この構成としたときには、支持基板においても、保護膜により支持基板がエッチングされないように保護することができる。
【００２４】
また、上述の本発明の半導体素子において、半導体層の表面側とは反対の裏面側にも絶縁層中に配線層を有する配線部が形成された構成や、さらに半導体層の裏面付近にも回路素子が形成されている構成とすることができる。
同様に、上述の本発明の半導体素子の製造方法において、基板を薄くした後に、半導体層の表面側とは反対の裏面側にも絶縁層中に配線層を有する配線部を形成することや、さらに半導体層の裏面付近にも回路素子を形成することが可能である。
これらの構成としたときには、単位面積あたりの配線層の数や回路素子の数を増やすことができ、半導体素子の高集積化を図ることが可能になる。
【００２５】
また、上述の本発明の半導体素子及び半導体素子の製造方法において、支持基板が、回路素子が形成された半導体基板と、絶縁層中に配線層を有する配線部とから成り、支持基板の配線部を接着面側に配置した構成とすることができる。
この構成としたときには、支持基板にも回路素子や配線層が形成されているため、単位面積あたりの配線層の数や回路素子の数を増やすことができ、半導体素子の高集積化を図ることが可能になる。
【００２６】
また、上述の本発明の半導体素子及び半導体素子の製造方法、固体撮像素子及び固体撮像素子の製造方法において、接着層により支持基板が接着され、この接着層が、半導体層のエッチング選択比が取れる材質から成る構成とすることができる。
この構成としたときには、接着層がエッチング液によりエッチングされて剥離することを抑制することができる。
さらに、接着層を有機塗布膜として接着を行うことにより、塗布により容易にウェハ全体に接着層を形成することができる。
さらにまた、接着層を熱硬化型の有機塗布膜として接着を行うことにより、接着後の成膜工程や熱処理工程において、熱ストレスが加わっても接着層が軟化したりせず、接着層の内部からガスが発生することがなく、接着面界面の密着性が劣化せず、界面の剥離が発生しないようにすることができる。
【００２７】
また、上述の本発明の半導体素子及び半導体素子の製造方法、固体撮像素子及び固体撮像素子の製造方法において、接着層により支持基板が接着され、この接着層が、半導体層の表面側に形成された回路素子や配線層の特性劣化温度以下で接着が可能であり、接着後の回路素子や配線層の特性劣化温度以下の熱処理によっては接着面に剥離が発生しない材料から成る構成とすることができる。
この構成としたときには、特性劣化温度以下の低温で接着を行って、接着の際に回路素子や配線層に影響を及ぼさないようにすることができ、また低温で接着しても接着面に剥離が発生しないようにすることができる。
【００２８】
また、上述の本発明の半導体素子の製造方法及び固体撮像素子の製造方法において、基板が、半導体基板と中間層と半導体層とが積層されて成る積層基板であり、中間層が半導体基板及び半導体層とエッチング選択比が取れる材質から成り、基板を薄くする工程において、半導体基板を除去する際にウエットエッチングを行い、その後中間層を除去することも可能である。
このようにしたときには、半導体基板のウエットエッチング工程において、中間層をエッチングストッパとして用いることができ、半導体基板及び中間層を除去した後の半導体層の厚さを精度よく制御することができる。
【００２９】
また、上述の本発明の半導体素子の製造方法及び固体撮像素子の製造方法において、支持基板が、ウェハの表の主面と、裏の主面と、エッジ部の外面とのうち、少なくともいずれかの面を覆って、半導体層とのエッチング選択比が取れる材質から成る保護膜が形成されている構成とすることも可能である。
このようにしたときには、支持基板の保護膜が形成された面（ウェハの表の主面と、裏の主面と、エッジ部の外面とのうち、少なくともいずれかの面）を、保護膜によりエッチングされないように保護することができる。
【発明の効果】
【００３０】
上述の本発明によれば、製造の際に、保護膜によって、配線部等がエッチングされないように保護されるため、半導体素子や固体撮像素子を歩留まりよく製造することができる。
従って、半導体素子や固体撮像素子の信頼性を高めることができる。
【００３１】
また、本発明の半導体素子の製造方法や固体撮像素子の製造方法によれば、半導体層とのエッチング選択比が取れる材質から成る保護膜を形成する工程が増えるだけであり、容易に半導体素子や固体撮像素子を製造することができる。
【発明を実施するための最良の形態】
【００３２】
本発明の一実施の形態として、裏面照射型構造の固体撮像素子を製造する工程を、図１〜図９に示す。
本実施の形態では、半導体基板上に酸化膜を介してシリコン層が形成された基板、いわゆるＳＯＩ基板を用いて、裏面照射型構造の固体撮像素子を製造する場合である。
【００３３】
図１に示すように、シリコン基板１１上にシリコン酸化膜１２を介してシリコン層１３が形成されて成る、ＳＯＩ基板１０を用意する。
まず、図２に示すように、ＳＯＩ基板１０のシリコン層１３に、受光センサ部のフォトダイオードＰＤ等の半導体領域を形成する。
次に、図３に示すように、シリコン層１３の表面側に、絶縁層１４内にゲート電極Ｇ及び多層の配線層１５が形成された配線部を形成する。
【００３４】
続いて、図４に示すように、配線部が形成されたＳＯＩ基板１０に対して、その両面及びエッジ部１０Ａの表面を覆って、例えば窒化シリコンから成る保護膜１６を形成する。
【００３５】
次に、図５に示すように、配線部側の上面に接着層２５を形成する。例えば、接着層２５となる有機塗布膜を塗布する。
【００３６】
次に、図６に示すように、接着層２５の上に、表面に保護膜２２が形成された支持基板２０を載置する。例えば、シリコン基板２１の表面に窒化シリコンから成る保護膜２２が形成されたものを、支持基板２０として用いる。
【００３７】
次に、必要に応じて熱処理を行って、接着層２５を硬化させる。このとき、熱処理の温度は、ＳＯＩ基板１０のシリコン層１３に形成された受光センサ部等の半導体領域や配線層１５やコンタクト層の劣化温度よりも低い温度とする。
これにより、ＳＯＩ基板１０と支持基板２０とがウェハ状態で接着される。
【００３８】
続いて、ＳＯＩ基板１０の裏面側、即ち配線部が形成された側とは反対側を薄くする。
まず、図７に示すように、基板の上下を反転させる。
次に、ＣＭＰ（化学的機械的研磨）法等の研摩によって、図８に示すように、ＳＯＩ基板１０の裏面側のシリコン基板１１をある程度まで薄くする。
次に、エッチング液を用いて、ウエットエッチングにより、残ったシリコン基板１１を完全に除去する。
さらに、別のエッチング液を用いて、ＳＯＩ基板１０を構成していたシリコン酸化膜１２を除去し、図９に示すように、受光センサ部が形成されているシリコン層１３の裏面側を露出させる。
【００３９】
このとき、シリコン層１３のエッジ部及び接着層２５側（表面側）の主面が保護膜１６で覆われており、また支持基板２１が保護膜２２で覆われているため、支持基板２１や接着層２５や配線層１５等がエッチング液による損傷を受けない。
【００４０】
これに対して、比較対照として、保護膜１６及び保護膜２２を形成しておらず、ＳＯＩ基板１０及びシリコン基板２１が露出している状態で、このエッチング液を用いたウエットエッチング工程を行った場合には、図１７に示すように、エッチング液６０が各基板１０，２１のエッジ部に回り込むことによって、図中矢印６１で示す部分が除去されてしまい、支持基板となるシリコン基板２１や接着層２５や配線層１５等が損傷してしまう。
【００４１】
従って、保護膜１６及び保護膜２２により、支持基板２１や接着層２５や配線層１５等をエッチング液による損傷から保護することができる。
【００４２】
次に、ＳＯＩ基板１０のシリコン層１３の裏面側に、図示しないが、必要に応じて、パッシベーション膜、カラーフィルタ、マイクロレンズ等を形成する。なお、カラーフィルタやマイクロレンズは、受光センサ部のフォトダイオードＰＤが形成されている部分に形成する。
【００４３】
このようにして、裏面照射型の固体撮像素子が作製されたウェハが得られる。
その後、ウェハを各チップにダイシングして、裏面照射型の固体撮像素子のチップを製造することができる。
【００４４】
なお、本実施の形態の場合、製造される裏面照射型の固体撮像素子において、シリコン層１３の表面側に形成された配線部と接着層２５との間に保護膜１６が残っており、また支持基板２０の両面に保護膜２２が残っている。この点で、保護膜の形成を行わない他の製造方法により製造した裏面照射型の固体撮像素子とは、構成が異なる。
これら保護膜１６及び保護膜２２が残っていることによって、固体撮像素子の特性等に特段の問題を生じることはない。
【００４５】
ところで、ＳＯＩ基板１０と支持基板２０とをウェハ状態で貼り合わせる方法としては、ＳＯＩ基板１０と支持基板２０とを仮貼り合わせした後に、例えば４００℃以上の高温熱処理によって接着させる方法が考えられる。
このように高温熱処理を行うことにより、密着性を高めることができる。
しかしながら、この方法で、ＳＯＩ基板１０にトランジスタ等の回路素子や配線層を形成した後で接着を行うと、高温熱処理によって回路素子の特性が変わったり、配線層が溶融したりするため、予めＳＯＩ基板１０に回路素子や配線層を形成することができない。
【００４６】
そこで、予めＳＯＩ基板１０に形成した配線層を劣化させないようにするため、配線層の特性劣化温度以下の低温において、基板同士を接着させる方法が考えられる。
しかしながら、この方法では、低温で接着させることから、接着強度が弱くなるため、接着した後の成膜工程や熱処理工程における熱ストレスによって、密着性の悪い箇所で接着面の剥離が生じてしまったりすることがある。また、接着層２５が充分に固化していないことがあり、後の成膜工程や熱処理工程においてアウトガスが発生して、このアウトガスによって貼り合わせ面にボイドが発生して接着面が剥離することがある。
このように接着面が剥離すると、ＳＯＩ基板１０の裏面の平坦性が得られないことから、その後に裏面側でレジストのパターンニング工程を実行できなくなる。また、ウェハをダイシングする工程において、薄膜化したシリコン層が支持基板２０から剥れてしまうことがある。
そのため、所望のデバイスを形成することが困難になる。
【００４７】
従って、接着層２５は、ＳＯＩ基板１０のシリコン層１３の表面側に形成された配線層の特性劣化温度以下で接着が可能であり、接着後の配線層の特性劣化温度以下の熱処理によっては接着面に剥離が発生しない材料から成ることが望ましい。
【００４８】
このような材質の接着層２５としては、様々なものが使用可能である。例えば、有機塗布膜を用いることができる。
この有機塗布膜としては、例えば、熱硬化型の有機塗布膜を用いることができる。
そして、この熱硬化型の有機塗布膜の硬化温度が、素子や配線層１５やコンタクト層の特性劣化温度以下であるように、有機塗布膜の材料を選定することにより、ＳＯＩ基板１０及び支持基板２０を素子や配線層１５やコンタクト層の特性劣化温度以下で貼り合わせたときにも、充分に接着層２５を固化させることができる。これにより、充分な接着強度で両基板１０，２０を接着させることができる。
【００４９】
また、特に、有機塗布膜として、ステップ埋め込み性の良好な材料を用いた場合には、塗布膜表面の平坦性が良好となり、貼り合わせ界面の平坦性を確保することができる。
これにより、接着層２５の各貼り合わせ面において、密着性向上を図り、ボイドをなくすことができる。
さらに、ＳＯＩ基板１０に対して支持基板２０が傾いた状態で接着されることを防ぐことができることから、ＳＯＩ基板１０の裏面側を平坦化する際に、残るシリコン層１３の厚さの制御性を良好にすることができる。
従って、貼り合わせ基板を用いた半導体デバイスの歩留まり、品質を向上させることができる。
【００５０】
さらに、熱硬化型の有機塗布膜を用いた場合においては、有機塗布膜の材料を選定することにより、貼り合せた後の成膜工程や熱処理工程において熱ストレスが加えられたときにも、固化した接着層２５の軟化や接着層２５の内部からガスの発生を防止することができるため、貼り合わせ界面の密着性が劣化せず、界面の剥離が発生しなくなる。
これにより、貼り合わせ後の工程、例えば酸化膜の成膜工程における熱ストレスや、例えばダイシング工程の機械的ストレスでも、貼り合わせ面が剥離することがなくなる。
従って、この観点でも、貼り合わせ基板を用いた半導体デバイスの歩留まりを向上させることができる。
【００５１】
さらにまた、接着層２５の材料として、ＳＯＩ基板１０の裏面側を薄くするウエットエッチング処理工程に用いられるエッチング薬液に対して、選択比が取れる材料を用いることにより、このウエットエッチング処理工程における、接着層２５からの基板の剥離を確実に防ぐことが可能になる。
【００５２】
上述の本実施の形態によれば、ＳＯＩ基板１０と支持基板２０とを貼り合わせる前に、予めＳＯＩ基板１０の裏面側をウエットエッチングする薬液に対して選択比が取れる保護膜１６、例えば窒化シリコン膜を形成し、ＳＯＩ基板１０の表面側に形成された配線部を覆って保護するようにしている。
また、支持基板２０の表面にも、同様に、シリコン基板２１を覆って、例えば窒化シリコン膜から成る保護膜２２を形成している。
【００５３】
これにより、ＳＯＩ基板１０と支持基板２０とを接着層２５により貼り合わせた後に、ＳＯＩ基板１０の裏面側をウエットエッチング処理により薄くする工程において、貼り合わせ基板のエッジ部におけるエッチング量が最小限に抑えられる。
このため、配線部の絶縁層１４がエッチングされて、絶縁層１４から薄くなったシリコン層１３が剥離することや、支持基板２０のエッジ部分の表面荒れ、支持基板２０の径の縮小という問題を解決することができる。
従って、貼り合わせた基板を用いて製造した固体撮像素子の製造歩留まりを向上させることができる。
【００５４】
また、本実施の形態によれば、ＳＯＩ基板１０を使用していることにより、シリコン酸化膜１２がシリコンに対してエッチング選択比が取れるため、基板１０，２０のエッジ部以外の部分についても、エッチング後に残るシリコン層１３の厚さの制御性を高めることができる。
これにより、固体撮像素子の所望の特性が得られ、製造歩留まりを高めることが可能となる。
【００５５】
上述の実施の形態では、ＳＯＩ基板１０と支持基板２０がいずれもシリコン基板を用いていたため、ＳＯＩ基板１０用の保護膜１６及び支持基板２０用の保護膜２２を共に窒化シリコン膜により形成しているが、貼り合わせる両基板のそれぞれの保護膜は、必ずしも同じ材料に限定されるものではない。
【００５６】
また、各基板を覆う保護膜の材料としては、上述した窒化シリコン膜のように、エッチング液に対して耐性を有する材料がより好ましい。
しかし、本発明の保護膜には、エッチング液に耐性を有する材料以外の材料も使用可能である。例えば、シリコン基板と比較して、エッチング液によるエッチング速度が遅い材料であれば、速度の違いによるエッチング選択性を利用して、基板のエッジ部の損傷を抑制することが可能である。
【００５７】
ＳＯＩ基板１０の代わりに、シリコン基板１１のみを用いても、同様に裏面照射型の固体撮像素子を製造することができる。その場合を次に示す。
【００５８】
本発明の他の実施の形態として、裏面照射型構造の固体撮像素子を製造する工程を説明する。
本実施の形態では、シリコン基板１１の表面側の一部分に受光センサ部のフォトダイオードを形成する。
そして、シリコン基板１１の表面側に、配線部（配線層１５及び絶縁層１４）を形成する。
その後、シリコン基板１１及び配線部を覆うように、表裏の両主面及びエッジ部分に保護膜１６を形成する。
即ち、先の実施の形態の図７に相当する状態を示すと、図１０のようになる。
【００５９】
図１０の状態とした後に、ＣＭＰ（化学的機械的研摩）等の方法により、シリコン基板１１をある程度まで薄くする。
その後、エッチング液を用いて、ウエットエッチング処理工程を行うことにより、図１１に示すように、シリコン基板１１を薄くする。
このとき、ウエットエッチング処理によってシリコン基板１１を薄くしているため、研摩等のみにより薄くする方法と比較して、エッチング処理後に残るシリコン基板１１の厚さの制御性や、エッチング面の平坦性が良好になる。
【００６０】
このとき、シリコン層１１のエッジ部及び接着層２５側（表面側）の主面が保護膜１６で覆われており、また支持基板２１が保護膜２２で覆われているため、支持基板２１や接着層２５や配線層１５等がエッチング液による損傷を受けない。
【００６１】
従って、保護膜１６及び保護膜２２により、支持基板２１や接着層２５や配線層１５等をエッチング液による損傷から保護することができる。
【００６２】
なお、図１１では、受光センサ部のフォトダイオードＰＤを裏面側に露出させていない。
これは、エッチング処理による表面は、欠陥等を有しており、この表面までフォトダイオードがあると、欠陥が暗電流の発生源となるためである。
【００６３】
次に、シリコン層１１の裏面側に、図示しないが、必要に応じて、パッシベーション膜、カラーフィルタ、マイクロレンズ等を形成する。なお、カラーフィルタやマイクロレンズは、受光センサ部のフォトダイオードＰＤが形成されている部分に形成する。
【００６４】
このようにして、裏面照射型の固体撮像素子が作製されたウェハが得られる。
その後、ウェハを各チップにダイシングして、裏面照射型の固体撮像素子のチップを製造することができる。
【００６５】
なお、本実施の形態の場合も、製造される裏面照射型の固体撮像素子において、シリコン層１１の表面側に形成された配線部と接着層２５との間に保護膜１６が残っており、また支持基板２０の両面に保護膜２２が残っている。この点で、保護膜の形成を行わない、他の製造方法により製造した裏面照射型の固体撮像素子とは、構成が異なる。
これら保護膜１６及び保護膜２２が残っていることによって、固体撮像素子の特性等に特段の問題を生じることはない。
【００６６】
上述の本実施の形態によれば、シリコン基板１１と支持基板２０とを貼り合わせる前に、予めシリコン基板１１の裏面側をウエットエッチングする薬液に対して選択比が取れる保護膜１６、例えば窒化シリコン膜を形成し、シリコン基板１１の表面側に形成された配線部を覆って保護するようにしている。
また、支持基板２０の表面にも、同様に、シリコン基板２１を覆って、例えば窒化シリコン膜から成る保護膜２２を形成している。
【００６７】
これにより、シリコン基板１１と支持基板２０とを接着層２５により貼り合わせた後に、シリコン基板１１の裏面側をウエットエッチング処理により薄くする工程において、貼り合わせ基板のエッジ部におけるエッチング量が最小限に抑えられる。
このため、配線部の絶縁層１４がエッチングされて、絶縁層１４から薄くなったシリコン層１１が剥離することや、支持基板２０のエッジ部分の表面荒れ、支持基板２０の径の縮小という問題を解決することができる。
従って、貼り合わせた基板を用いて製造した固体撮像素子の製造歩留まりを向上させることができる。
【００６８】
なお、上述の各実施の形態では、シリコン基板２１を保護膜２２で覆って支持基板２０を構成していたが、本発明では、エッチング液に対する耐性を有する材料やエッチング液によるエッチング速度の遅い材料を用いて、保護膜を設けずに支持基板を構成してもよい。
この場合には、シリコンとの熱膨張率の差が小さく、接着層との密着性が充分に確保できる材料であれば、支持基板として使用可能である。
この場合でも、保護膜を形成した方の基板（ＳＯＩ基板等）においては、本発明の作用効果が得られる。
【００６９】
さらに、本発明では、貼り合わせる両基板において、保護膜を、ウェハのエッジ部とその付近のみに形成してもよい。
この場合は、保護膜が形成されたエッジ部が、チップ毎のダイシングにより除去されるため、最終的に製造される固体撮像素子には保護膜が残らない。
【００７０】
上述の各実施の形態では、本発明製法をＣＭＯＳ型固体撮像素子に適用した場合を説明しているが、本発明はその他の構成の固体撮像素子に適用することが可能である。例えば、裏面照射型のＣＣＤ固体撮像素子にも、同様に適用することが可能である。
【００７１】
また、上述の各実施の形態では、裏面照射型の固体撮像素子を製造する場合であったが、同様にして、半導体層にトランジスタ等の回路素子が形成された半導体素子を製造することも可能である。
【００７２】
半導体素子を製造する場合には、裏面照射型の固体撮像素子を製造する各工程のうち、フォトダイオードを形成する工程、カラーフィルタを形成する工程、並びにマイクロレンズを形成する工程は不要になり、その他の工程をほぼ同様に行うことができる。
【００７３】
また、半導体素子の場合には、図示しないが、半導体層の表面側だけでなく、薄くした半導体層の裏面側において、配線部を形成したり、半導体層の界面付近に回路素子を形成したりする構成も考えられる。これらの構成（配線部又は回路素子が半導体層の表裏両面にある構成）を製造する場合には、半導体層の裏面側を薄くした後に、裏面側に回路素子や配線部を形成する。
ただし、裏面側に回路素子を形成する場合には、裏面側の界面の状態を良好にするために、ＳＯＩ基板を用いて製造することが望ましい。
【００７４】
続いて、本発明のさらに他の実施の形態を説明する。
本実施の形態は、半導体層にトランジスタ等の回路素子が形成された半導体素子の特殊な形態として、張り合わせた２つの基板にそれぞれ配線部や回路素子を形成した半導体素子に、本発明を適用するものである。
【００７５】
以下、本実施の形態の半導体素子を、その製造方法と共に示す。
まず、図１２に示す２つの基板を作製する。
一方の基板は、シリコン基板３１上にシリコン酸化膜３２を介してシリコン層３３が形成されて成る、ＳＯＩ基板３０をベースにして、シリコン層３３の表面側にトランジスタ等の回路素子を形成している。シリコン層３３の表面側には、絶縁層３４内にゲート電極Ｇ及び多層の配線層３５が形成された配線部が設けられている。そして、表裏の両主面及びエッジ部の表面を覆って、例えば窒化シリコンから成る保護膜３６が形成されている。
他方の基板は、シリコン基板４１の表面側にトランジスタ等の回路素子を形成し、シリコン基板４１の表面上に、絶縁層４２内にゲート電極Ｇ及び多層の配線層４３が形成された配線部を設けている。そして、表裏の両主面及びエッジ部の表面を覆って、例えば窒化シリコンから成る保護膜４４が形成されている。
各保護膜３６，４４には、ＳＯＩ基板３０の裏面側をウエットエッチングする薬液に対して選択比が取れる材料、例えば窒化シリコンを用いる。
【００７６】
次に、少なくとも一方の基板に、例えば塗布膜によって接着層を形成し、他方の基板を載置する。これにより、図１３に示すように、接着層４５により２つの基板がウェハ状態で接着される。その後、必要に応じて熱処理を行って、接着層４５を硬化させる。
【００７７】
次に、ＣＭＰ法等の研摩によって、図１４に示すように、ＳＯＩ基板３０の裏面側のシリコン基板３１をある程度まで薄くする。
次に、エッチング液を用いて、ウエットエッチングにより、残ったシリコン基板３１を完全に除去する。
さらに、別のエッチング液を用いて、ＳＯＩ基板３０を構成していたシリコン酸化膜３２を除去し、図１５に示すように、シリコン層３３の裏面側を露出させる。
【００７８】
このとき、シリコン層３３のエッジ部及び接着層４５側（表面側）の主面が保護膜３６で覆われており、また他方のシリコン基板４１が保護膜４４で覆われているため、シリコン基板４１や接着層４５や配線層３５，４３等がエッチング液による損傷を受けない。
【００７９】
その後、各配線部の配線層３５，４３と、外部の配線とをコンタクトするために、コンタクト層やパッド等を形成する。
パッドを形成する位置は、シリコン層３３内、シリコン層３３の裏面側、シリコン基板４１内、シリコン基板４１の下面（裏面）側等が考えられる。このうち、パッドをシリコン層３３の裏面側に形成すると、外部の配線との接続が容易になると共に、パッドと配線層とを接続するためのコンタクトホールの深さがあまり大きくならない。
【００８０】
ここで、パッドをシリコン層３３の裏面側に形成する場合の一形態の製造工程を図１６Ａ〜図１６Ｃに示す。図１６Ａ〜図１６Ｃは、図１２〜図１５に示したウェハの要部の拡大断面図を示している。
図１６Ａは、図１３に示したように、接着層４５で２つの基板を貼り合わせた状態を示している。図１６Ｂは、図１４〜図１５に示したように、ＳＯＩ基板３０のシリコン基板３１及びシリコン酸化膜３２を除去した状態を示している。
【００８１】
本形態では、その後、図１６Ｃに示すように、コンタクト層３９を形成する。
まず、シリコン層３３内に、コンタクト層よりも広い幅の貫通孔を形成する。
次に、貫通孔を絶縁層３７で埋める。また、シリコン層３３を覆って、その上に絶縁層３８を形成する。なお、これらの絶縁層３７，３８を同時に同一の絶縁層で形成することも可能である。
次に、絶縁層３８，３７を貫通して絶縁層３４内の配線層３５に達するコンタクトホールと、絶縁層３８，３７，３４・保護膜３６・接着層４５・保護膜４４を貫通して絶縁層４２内の配線層４３に達するコンタクトホールとを、それぞれ必要な数だけ形成する。
続いて、コンタクトホールを埋めて、金属等によりコンタクト層３９を形成する。
次に、絶縁層３８上に配線層５１を成膜した後、この配線層５１を所定のパターンにパターニングする。
そして、配線層５１を覆って絶縁層５２を形成する。このようにして、図１６Ｃに示す状態になる。
【００８２】
本形態において、パッドは、図示しないが配線層５１に接続して形成する。例えば、絶縁層５２内に、上面から配線層５１に接続するコンタクト層を形成し、このコンタクト層により絶縁層５２の上に形成したパッドと接続する。
なお、配線層５１の一部の上の絶縁層５２を開口し、この配線層５１の一部を直接パッドとして使用することも考えられる。
【００８３】
上述した工程を行うことにより、半導体素子が作製されたウェハが得られる。
その後、ウェハを各チップにダイシングして、半導体素子のチップを製造することができる。
【００８４】
本実施の形態の半導体素子では、トランジスタ等の回路素子が形成されたシリコン層が、シリコン層３３とシリコン基板４１の２層あることにより、その分、単位面積当たりの回路素子の数を増やすことができる。
これにより、高い集積度を有する半導体素子を実現することができる。
【００８５】
なお、本実施の形態の場合、製造される半導体素子において、シリコン層３３の表面側に形成された配線部と接着層４５との間に保護膜３６が残り、またシリコン基板４１側でも両面に保護膜４４が残る。この点で、保護膜を設けないで製造した半導体素子とは、構成が異なる。
これら保護膜３６及び保護膜４４が残っていることによって、半導体素子の特性等に特段の問題を生じることはない。
【００８６】
上述の本実施の形態によれば、２つの基板を貼り合わせる前に、予め保護膜３６、例えば窒化シリコン膜を形成し、ＳＯＩ基板３０の表面側に形成された配線部を覆って保護するようにしている。
また、同様に、シリコン基板４１を覆って、例えば窒化シリコン膜から成る保護膜４４を形成している。
【００８７】
これにより、ＳＯＩ基板３０の裏面側をウエットエッチング処理により薄くする工程において、貼り合わせ基板のエッジ部におけるエッチング量が最小限に抑えられる。
このため、配線部の絶縁層３４がエッチングされて、絶縁層３４から薄くなったシリコン層３３が剥離することや、シリコン基板４１のエッジ部分の表面荒れ、シリコン基板４１の径の縮小という問題を生じないようにすることができる。
従って、貼り合わせた基板を用いて製造した半導体素子の製造歩留まりを向上させることができる。
【００８８】
また、本実施の形態によれば、ＳＯＩ基板３０を使用していることにより、シリコン酸化膜３２がシリコンに対してエッチング選択比が取れるため、ＳＯＩ基板３０のエッジ部以外の部分についても、エッチング後に残るシリコン層３３の厚さの制御性を高めることができる。
これにより、半導体素子の所望の特性が得られ、製造歩留まりを高めることが可能となる。
【００８９】
なお、本発明では、ＳＯＩ基板に限らず、半導体基板と中間層と半導体層から成り、中間層が半導体基板及び半導体層とエッチング選択性を有する材料から成る構成であれば、その他の積層基板を使用することも可能である。その場合も、ＳＯＩ基板を使用した場合と同様の効果が得られる。
【００９０】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００９１】
【図１】本発明の一実施の形態の固体撮像素子の製造方法を示す工程図である。
【図２】本発明の一実施の形態の固体撮像素子の製造方法を示す工程図である。
【図３】本発明の一実施の形態の固体撮像素子の製造方法を示す工程図である。
【図４】本発明の一実施の形態の固体撮像素子の製造方法を示す工程図である。
【図５】本発明の一実施の形態の固体撮像素子の製造方法を示す工程図である。
【図６】本発明の一実施の形態の固体撮像素子の製造方法を示す工程図である。
【図７】本発明の一実施の形態の固体撮像素子の製造方法を示す工程図である。
【図８】本発明の一実施の形態の固体撮像素子の製造方法を示す工程図である。
【図９】本発明の一実施の形態の固体撮像素子の製造方法を示す工程図である。
【図１０】本発明の他の実施の形態の固体撮像素子の製造方法を示す工程図である。
【図１１】本発明の他の実施の形態の固体撮像素子の製造方法を示す工程図である。
【図１２】本発明のさらに他の実施の形態の半導体素子の製造方法を示す工程図である。
【図１３】本発明のさらに他の実施の形態の半導体素子の製造方法を示す工程図である。
【図１４】本発明のさらに他の実施の形態の半導体素子の製造方法を示す工程図である。
【図１５】本発明のさらに他の実施の形態の半導体素子の製造方法を示す工程図である。
【図１６】Ａ〜Ｃ  図１２〜図１５に工程図を示した半導体素子において、コンタクト層を形成する工程の一形態を説明する工程図（ウェハの要部の拡大断面図）である。
【図１７】保護膜がない場合の問題点を説明する図である。
【符号の説明】
【００９２】
１０，３０  ＳＯＩ基板、１１，２１，３１，４１  シリコン基板、１２，３２  シリコン酸化膜、１３，３３  シリコン層、１４，３４，４２  （配線部の）絶縁層、１５，３５，４３，５１  配線層、１６，２２，３６，４４  保護膜、２０  支持基板、２５，４５  接着層、３７，３８，５２  絶縁層、３９  コンタクト層、Ｇ  ゲート電極、ＰＤ  フォトダイオード
【図１】
2005322745.tif 000003
【図２】
2005322745.tif 000004
【図３】
2005322745.tif 000005
【図４】
2005322745.tif 000006
【図５】
2005322745.tif 000007
【図６】
2005322745.tif 000008
【図７】
2005322745.tif 000009
【図８】
2005322745.tif 000010
【図９】
2005322745.tif 000011
【図１０】
2005322745.tif 000012
【図１１】
2005322745.tif 000013
【図１２】
2005322745.tif 000014
【図１３】
2005322745.tif 000015
【図１４】
2005322745.tif 000016
【図１５】
2005322745.tif 000017
【図１６】
2005322745.tif 000018
【図１７】
2005322745.tif 000019