(57)【要約】【課題】  ＳｉＧｅ層を有する歪みシリコンウエハにおいて、ＳｉＧｅ層上に形成される歪みＳｉ層における貫通転位密度の一層の低減化を図ることができる歪みシリコンウエハおよびその製造方法を提供する。【解決手段】  単結晶シリコン基板上に、Ｇｅ組成比がステップ状に逓増した積層ＳｉＧｅ層を形成し、この積層ＳｉＧｅ層上に、Ｇｅ構成比が前記積層ＳｉＧｅ層の表面側のＧｅ構成比と等しいＳｉＧｅ層を形成し、このＳｉＧｅ層上に、厚さ１５ｎｍ未満、かつ、貫通転位密度１×１０3ｃｍ-2以下の歪みＳｉ層を形成する。【選択図】  なし【特許請求の範囲】
【請求項１】
単結晶シリコン基板上に、Ｇｅ組成比がステップ状に逓増した積層ＳｉＧｅ層が形成され、前記積層ＳｉＧｅ層上に、Ｇｅ構成比が前記積層ＳｉＧｅ層の表面側のＧｅ構成比と等しい緩和ＳｉＧｅ層が形成され、前記緩和ＳｉＧｅ層上に歪みＳｉ層が形成された歪みシリコンウエハであって、前記歪みＳｉ層の厚さが１５ｎｍ未満であり、かつ、前記歪みＳｉ層の貫通転位密度が１×１０3ｃｍ-2以下であることを特徴とする歪みシリコンウエハ。
【請求項２】
前記歪みＳｉ層の厚さが、２ｎｍ以上１５ｎｍ未満であることを特徴とする請求項１記載の歪みシリコンウエハ。
【請求項３】
単結晶シリコン基板上に、８００℃以上１１００℃以下で、５原子％以上６０原子％以下までＧｅ組成比がステップ状に逓増した積層ＳｉＧｅ層を形成する第１工程と、
前記積層ＳｉＧｅ層上に、Ｇｅ構成比が前記積層ＳｉＧｅ層の表面側のＧｅ構成比と等しい緩和ＳｉＧｅ層を形成する第２工程と、
前記緩和ＳｉＧｅ層上に、厚さ１５ｎｍ未満の歪みＳｉ層を形成する第３工程とを備えていることを特徴とする歪みシリコンウエハの製造方法。
【請求項４】
単結晶シリコン基板上に、８００℃以上１１００℃以下で、５原子％以上６０原子％以下までＧｅ組成比がステップ状に逓増した積層ＳｉＧｅ層を形成する第１工程と、
前記積層ＳｉＧｅ層上に、Ｇｅ構成比が前記積層ＳｉＧｅ層の表面側のＧｅ構成比と等しい緩和ＳｉＧｅ層を形成する第２工程と、
前記緩和ＳｉＧｅ層上に、歪みＳｉ層を形成する第３工程とを備え、
前記第１、第２および第３工程を、減圧雰囲気下で、単結晶シリコン基板を円周方向に３００ｒｐｍ以上１５００ｒｐｍ以下で回転させながら行うことを特徴とする歪みシリコンウエハの製造方法。
【請求項５】
前記単結晶シリコン基板の表面は、鏡面であり、かつ、ヘイズが存在していることを特徴とする請求項３または請求項４記載の歪みシリコンウエハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板上にＳｉＧｅ層および歪みＳｉ層を積層させた歪みシリコンウエハおよびその製造方法に関する。
【背景技術】
【０００２】
近年、単結晶シリコン基板上にＳｉＧｅ層をエピタキシャル成長させ、該ＳｉＧｅ層上に歪みＳｉ層をエピタキシャル成長させた歪みシリコンウエハが提案されている。この歪みシリコンウエハは、その歪みＳｉ層をチャネル領域として用いることによって、通常のバルクＳｉを用いた場合と比べて、２倍上のキャリア移動の高速化が可能となる。
このため、高速ＭＯＳＦＥＴ、ＭＯＤＦＥＴ、ＨＥＭＴ等に好適なウエハとして注目されている。
【０００３】
上記のようなＳｉＧｅ層を有する歪みシリコンウエハにおいては、チャネル領域として使用する歪みＳｉ層をエピタキシャル成長させる際、その下地となるＳｉＧｅ層をシリコン基板上にエピタキシャル成長させておく必要がある。
【０００４】
しかしながら、ＳｉとＳｉＧｅの格子定数の違いから、シリコン基板上へのＳｉＧｅ層のエピタキシャル成長時にミスフィット転位が発生する。そして、該ミスフィット転位に起因する貫通転位が高密度で表面まで達し、該ＳｉＧｅ層上に形成される歪みＳｉ層まで、同様の高密度の転位が存在することとなる。
【０００５】
前記歪みＳｉ層における転位は、デバイス素子の形成時において、接合リーク電流が増大する大きな原因となる。
さらに、貫通転位と残留歪みエネルギーにより、歪みＳｉ層表面に、クロスハッチと呼ばれる凹凸が発生するという問題も生じていることから、従来から、貫通転位密度を低減させるための様々な提案がなされている。
【０００６】
例えば、特許文献１には、単結晶シリコン基板上に、８５０℃以上で、Ｇｅ成分が約２５％／μｍ以下の濃度勾配で増大するＳｉＧｅ階層化層をエピタキシャル成長させた後、前記ＳｉＧｅ階層化層の上に、歪みＳｉ層をエピタキシャル成長させる半導体デバイスの製造方法が開示されており、前記歪みＳｉ層の厚さは、１００〜１０００Åの範囲が望ましい旨記載されている。
【０００７】
また、特許文献２には、シリコン基板上に、Ｇｅ組成比が漸次増加するＳｉＧｅ層のステップ傾斜組成層の上に、Ｇｅ組成比が一定であるＳｉＧｅ緩和層、歪みＳｉ層を備えた半導体ウエハにおいて、ステップ数を増加させることにより、貫通転位密度を低減させることができることが記載されている。このときの各層の膜厚として、ステップ傾斜組成層が１．５μｍ、緩和層が０．７〜０．８μｍ、歪みＳｉ層が１５〜２２ｎｍとすることが例示されている。
【０００８】
また、特許文献３には、シリコン基板に、Ｇｅの濃度が２２モル％以上であるＳｉＧｅ層を厚さ約１００〜５００ｎｍで堆積した後、前記ＳｉＧｅ層にＨ＋イオンを注入し、前記シリコン基板およびＳｉＧｅ層を熱アニーリングしてＳｉＧｅ層を緩和し、該緩和ＳｉＧｅ層上に歪みＳｉ層を厚さ約５〜３０ｎｍで堆積する半導体基板の製造方法が記載されている。
【０００９】
また、特許文献４には、ＳｉＧｅ層は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄い膜厚であり、前記第２のＳｉＧｅ層は、表面に向けてＧｅ組成比が漸次増加するＳｉＧｅの傾斜組成層と該傾斜組成層の上面のＧｅ組成比で傾斜組成層上に配されたＳｉＧｅの一定組成層とを交互にかつ連続したＧｅ組成比で複数層積層状態にして構成され、前記第２のＳｉＧｅ層下面のＧｅ組成比は、前記第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低い半導体基板が開示されており、歪みＳｉ層の所定の厚さは、例えば、２０ｎｍにて形成する旨が記載されている。
【００１０】
【特許文献１】特許第２７９２７８５号
【特許文献２】特開２００２−１１８２５４号
【特許文献３】特開２００３−２２９３６０号
【特許文献４】特開２００３−１９７５４４号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１においては、実施例における貫通転位密度は、１０5ｃｍ-2オーダーであり、しかも、転位密度の低下に対して、歪みＳｉ層の厚さが影響を及ぼすことについては何ら記載も示唆もされていない。
同様に、上記特許文献２、３に記載された半導体基板においても、転位密度の低減化を図るために、ＳｉＧｅ層を緩和させる方法が開示されているにすぎず、歪みＳｉ層の厚さと貫通転位密度低減との関係についてはまったく触れられていない。
さらに、上記特許文献４に記載された半導体基板においても、例示的に歪みＳｉ層の厚さを２０ｎｍで形成する旨記載されているが、その厚さが貫通転位密度の低減化に影響を及ぼす点については全く触れられていない。
【００１２】
そこで、本発明者は、歪みＳｉ層と貫通転位密度の低減化との関係に着目して、検討を重ねた結果、所定の歪みＳｉ層の厚さにおいて、転位密度が低下することを見出した。
すなわち、本発明は、ＳｉＧｅ層を有する歪みシリコンウエハにおいて、ＳｉＧｅ層上に形成される歪みＳｉ層における貫通転位密度の一層の低減化を図ることができる歪みシリコンウエハおよびその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
本発明に係る歪みシリコンウエハは、単結晶シリコン基板上に、Ｇｅ組成比がステップ状に逓増した積層ＳｉＧｅ層が形成され、前記積層ＳｉＧｅ層上に、Ｇｅ構成比が前記積層ＳｉＧｅ層の表面側のＧｅ構成比と等しい緩和ＳｉＧｅ層が形成され、前記緩和ＳｉＧｅ層上に歪みＳｉ層が形成された歪みシリコンウエハであって、前記歪みＳｉ層の厚さが１５ｎｍ未満であり、かつ、前記歪みＳｉ層の貫通転位密度が１×１０3ｃｍ-2以下であることを特徴とする。
上記のように、歪みＳｉ層の厚さを１５ｎｍ未満とすることにより、貫通転移密度を大きく低減させた歪みシリコンウエハを提供することができる。
【００１４】
前記歪みシリコンウエハにおいては、歪みＳｉ層の厚さは、２ｎｍ以上１５ｎｍ未満であることが好ましい。
転位密度の低減化に加え、チャネル層の形成等の観点から、歪みＳｉ層は、上記範囲内の膜厚で形成することが望ましい。
【００１５】
また、本発明に係る歪みシリコンウエハの製造方法は、単結晶シリコン基板上に、８００℃以上１１００℃以下で、５原子％以上６０原子％以下までＧｅ組成比がステップ状に逓増した積層ＳｉＧｅ層を形成する第１工程と、前記積層ＳｉＧｅ層上に、Ｇｅ構成比が前記積層ＳｉＧｅ層の表面側のＧｅ構成比と等しい緩和ＳｉＧｅ層を形成する第２工程と、前記緩和ＳｉＧｅ層上に、厚さ１５ｎｍ未満の歪みＳｉ層を形成する第３工程とを備えていることを特徴とする。
上記のように、歪みＳｉ層の厚さを１５ｎｍ未満で形成することにより、貫通転移密度を大きく低減させた歪みシリコンウエハを提供することができる。
【００１６】
また、本発明に係る歪みシリコンウエハの他の製造方法は、単結晶シリコン基板上に、８００℃以上１１００℃以下で、５原子％以上６０原子％以下までＧｅ組成比がステップ状に逓増した積層ＳｉＧｅ層を形成する第１工程と、前記積層ＳｉＧｅ層上に、Ｇｅ構成比が前記積層ＳｉＧｅ層の表面側のＧｅ構成比と等しい緩和ＳｉＧｅ層を形成する第２工程と、前記緩和ＳｉＧｅ層上に、歪みＳｉ層を形成する第３工程とを備え、前記第１、第２および第３工程を、減圧雰囲気下で、単結晶シリコン基板を円周方向に３００ｒｐｍ以上１５００ｒｐｍ以下で回転させながら行うことを特徴とする。
このように、３００ｒｐｍ以上の高速回転にて、エピタキシャル成長を行うことで貫通転位を低減させることが可能となる。
【００１７】
前記単結晶シリコン基板の表面は、鏡面であり、かつ、ヘイズが存在していることが好ましい。
上記のように、単結晶シリコン基板の表面にヘイズを残存させることで、貫通転移密度をより大きく低減させた歪みシリコンウエハを提供することができる。
【発明の効果】
【００１８】
上述のとおり、本発明によれば、貫通転位密度がより低減された歪みシリコンウエハが提供される。
このように、本発明に係る歪みシリコンウエハは、貫通転位密度の低い高品質歪みＳｉ層が形成されるため、該歪みＳｉ層をチャネル領域として用いることにより、キャリア移動度の高速化が図られ、半導体素子より一層の微細化、高性能化等に寄与することができ、高速ＭＯＳＦＥＴ、ＭＯＤＦＥＴ、ＨＥＭＴ等にも好適に利用することができる。
また、本発明に係る製造方法によれば、上記の本発明に係る歪みシリコンウエハを容易に得ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明をより詳細に説明する。
本発明に係る歪みシリコンウエハは、単結晶シリコン基板上に、Ｇｅ組成比がステップ状に逓増した積層ＳｉＧｅ層が形成され、前記積層ＳｉＧｅ層上に、Ｇｅ構成比が前記積層ＳｉＧｅ層の表面側のＧｅ構成比と等しい緩和ＳｉＧｅ層が形成され、前記緩和ＳｉＧｅ層上に歪みＳｉ層が形成された歪みシリコンウエハであって、前記歪みＳｉ層の厚さが１５ｎｍ未満であり、かつ、前記歪みＳｉ層の貫通転位密度が１×１０3ｃｍ-2以下であることを特徴とするものである。
上記のように、歪みＳｉ層厚さを１５ｎｍ未満とすることにより、第２のＳｉＧｅ層上に歪みＳｉ層を形成させる際に発生する貫通転位を抑制することができ、従来の歪みシリコンウエハよりも、貫通転位密度を１／１０〜１／１００程度にまで低減させることができる。
なお、前記積層ＳｉＧｅ層は、Ｇｅ組成比がステップ状に逓増した構造であり、傾斜構造も含むものとする。
また、本発明において、ＳｉＧｅ層のＧｅ構成比が前記積層ＳｉＧｅ層の表面側のＧｅ構成比と等しいとあるのは、全く同じ場合に限られず、ほぼ同等である場合も含む。
【００２０】
上記本発明に係る歪みシリコンウエハを得るためには、単結晶シリコン基板上に、８００℃以上１１００℃以下で、５原子％以上６０原子％以下までＧｅ組成比がステップ状に逓増した積層ＳｉＧｅ層を形成する第１工程と、前記積層ＳｉＧｅ層上に、Ｇｅ構成比が前記積層ＳｉＧｅ層の表面側のＧｅ構成比と等しい緩和ＳｉＧｅ層を形成する第２工程と、前記緩和ＳｉＧｅ層上に、厚さ１５ｎｍ未満の歪みＳｉ層を形成する第３工程とを備えていることを特徴とする本発明に係る製造方法を用いることが好ましい。
【００２１】
上記本発明に係る歪みシリコンウエハを得るためのその他の態様としては、単結晶シリコン基板上に、８００℃以上１１００℃以下で、５原子％以上６０原子％以下までＧｅ組成比がステップ状に逓増した積層ＳｉＧｅ層を形成する第１工程と、前記積層ＳｉＧｅ層上に、Ｇｅ構成比が前記積層ＳｉＧｅ層の表面側のＧｅ構成比と等しい緩和ＳｉＧｅ層を形成する第２工程と、前記緩和ｉＧｅ層上に、歪みＳｉ層を形成する第３工程とを備え、上記第１、第２および第３工程を、減圧雰囲気下で、単結晶シリコン基板を円周方向に３００ｒｐｍ以上１５００ｒｐｍ以下で回転させながら行う。
前記単結晶シリコン基板の回転数が３００ｒｐｍ未満の場合は、貫通転位が１０4ｃｍ-2レベルまで増加してしまう。一方、回転数が１５００ｒｐｍを超える場合は、形成する膜厚が安定しない。
【００２２】
上記製造方法において用いられる単結晶シリコン基板の表面は、鏡面であり、かつ、ヘイズが存在していることが好ましい。
上記のように、鏡面であり、かつ、ヘイズが存在する単結晶シリコン基板の表面に、ＳｉＧｅ層を形成させることにより、貫通転位が表面まで伸びずに収束するため、歪みＳｉ層表面での大きな貫通転位低減効果が得られる。
【００２３】
以下、本発明に係る歪みシリコンウエハの具体的な製造方法の一態様を説明する。
まず、表面が鏡面研磨された単結晶シリコン基板を準備する。この際、前記表面には、ヘイズが存在していることが好ましい。
ここで、ヘイズとは、一般的にいう斜光灯下目視にて、鏡面ウエハの表面にスポットライトを照射したとき、ウエハ表面粗さに起因して表面の色が変わって見える表面状態のことをいう。
なお、ヘイズを定量的に表す場合は、光学式または接触式表面粗さ計等により評価することが可能である。ヘイズが残存する場合の表面粗さは、例えば、ＡＦＭ（接触式）による測定においては、測定範囲１μｍ2内のＲｑ（ＪＩＳ  Ｂ  ０６０１：２００１  旧Ｒｍｓ）で、０．２０ｎｍ以上０．３０ｎｍ以下である。
【００２４】
表面を鏡面として、かつ、ヘイズを残存させる方法としては、例えば、一般的に行われる３連３段研磨による鏡面研磨において、仕上げ研磨を行わず、２次研磨までで終了させた単結晶シリコンウエハを用いればよい。
このようにヘイズが存在する場合、すなわち、微小な表面粗さが大きい場合は、６０°貫通転位が表面まで伸びずに収束するため、歪みＳｉ層表面の貫通転位低減に大きな効果がある。
【００２５】
次に、前記単結晶シリコン基板の表面上に、ＳｉＧｅ層を形成する。
本発明におけるＳｉＧｅ層の成膜方法は、Ｇｅ組成比を０とし、Ｇｅ組成比が、例えば、２０原子％となるまで、Ｇｅ濃度の増加を段階的に変化させたステップ状の第１のＳｉＧｅ層をエピタキシャル成長させ、さらに、第２のＳｉＧｅ層としてＧｅ組成比が一定の緩和ＳｉＧｅ層をエピタキシャル成長させる。
なお、Ｇｅ組成比が２０原子％の場合は、歪み量が０．７６％であり、１０原子％の場合は０．４％、５原子％の場合は０．２％であるが、Ｇｅ組成比は、５原子％以上６０原子％以下の範囲内で、歪みシリコンウエハの用途に応じて適宜調整される。
【００２６】
前記ＳｉＧｅ層の形成は、例えば、キャリアガスとしてＨ2を用い、ソースガスとして、ＳｉＨ4、ＧｅＨ4を用いて、成長温度８００℃以上１１００℃以下の範囲で、膜厚数μｍ程度までエピタキシャル成長させることにより行う。
前記成長温度が８００℃未満の場合は、貫通転位密度が１０5ｃｍ-2オーダーにまで悪化してしまう。このため、ＳｉＧｅ層のエピタキシャル成長は、より高温で行うことが好ましく、これにより、貫通転位密度の低減化を図ることもできる。
前記成長温度が１１００℃を超える場合は、ＳｉＧｅ層中に含まれるＧｅ濃度にもよるが、該ＳｉＧｅ層の融点付近となるため、その結晶性を維持することが困難となる。
前記成長温度は９００℃以上１１００℃以下であることがより好ましい。
また、前記ＳｉＧｅ層形成時における成長速度は、６００ｎｍ／ｍｉｎ以下であることが好ましい。
【００２７】
次に、上記形成した第２のＳｉＧｅ層上に、歪みＳｉ層を形成する。
該歪みＳｉ層の形成は、例えば、ソースガスとしてＳｉＨ4を用いて、９００℃以下でエピタキシャル成長させることが好ましい。
【００２８】
前記歪みＳｉ層の厚さは１５ｎｍ未満であることが好ましい。
前記厚さが１５ｎｍ以上の場合、ＳｉＧｅ層とＳｉとの格子定数の差に起因して、歪みＳｉ層の部分的な緩和が始まり、転位が生じる。その結果、貫通転位密度が１０4ｃｍ-2オーダーまで増大することとなる。
なお、前記歪みＳｉ層の厚さは、薄すぎると、デバイス素子を形成することが困難となる。デバイスの用途によっても異なるが、通常、チャネル層形成のためには、最低２ｎｍ程度の厚さが必要とされる。
したがって、デバイス素子の作製上の観点からは、前記歪みＳｉ層の厚さは、２ｎｍ以上１５ｎｍ未満であることが好ましく、より好ましくは、５ｎｍ以上１０ｎｍ未満である。
【００２９】
上記のような貫通転位密度の低い歪みＳｉ層が形成された歪みシリコンウエハは、該歪みＳｉ層において、キャリア移動の高速化が図られ、高速デバイスを形成する上で好適な基板として用いることができる。
【実施例】
【００３０】
以下、本発明を実施例に基づきさらに具体的に説明するが、本発明は下記の実施例により制限させるものではない。
［実施例１〜６］
表面が鏡面研磨されており、かつ、表面にヘイズが確認される単結晶シリコン基板の表面に、ＳｉＧｅ層をエピタキシャル成長させた。このとき、積層ＳｉＧｅ層として、Ｇｅ組成比を０から２０原子％まで、１０ステップで変化させた厚さ２μｍの階層化層を形成し、続いて、Ｇｅ組成比２０原子％で一定組成の厚さ１μｍの緩和ＳｉＧｅ層を形成した。
前記積層ＳｉＧｅ層、緩和ＳｉＧｅ層のエピタキシャル成長においては、キャリアガスとしてＨ2を用い、ソースガスとしてＳｉＨ4、ＧｅＨ4を用いた、また、前記積層ＳｉＧｅ層と緩和ＳｉＧｅ層の成長温度は９００℃、成長速度は８０ｎｍ／ｍｉｎとした。
そして、前記緩和ＳｉＧｅ層上に、ソースガスとしてＳｉＨ4を用いて、８００℃で、表１の実施例１〜６に示すように歪みＳｉ層の厚さを変化させて、それぞれ、歪みＳｉ層をエピタキシャル成長させて、歪みシリコンウエハを作製した。
なお、前述した積層ＳｉＧｅ層、緩和ＳｉＧｅ層および歪みＳｉ層の形成の際には、枚葉エピ装置にて、１５Ｔｏｒｒの減圧雰囲気下、前記単結晶シリコン基板を円周方向に９００ｒｐｍで回転させてエピタキシャル成長を行った。
得られた歪みシリコンウエハを、Ｓｅｃｃｏ液（ＨＦ：Ｋ2Ｃｒ2Ｏ7＝２：１）により１００ｎｍ選択エッチングし、エッチング面を微分干渉顕微鏡により５００倍にて観察し、エッチング後のピットをカウントして、貫通転位密度の評価を行った。
これらの結果を表１にまとめて示す。
【００３１】
［比較例１，２］
歪みＳｉ層を表１の比較例１，２に示したような厚さとし、それ以外は、実施例１〜６と同様にして、歪みシリコンウエハを作製し、貫通転位密度の評価を行った。
これらの結果を表１にまとめて示す。
【００３２】
【表１】
2005244187.tif 000002
【００３３】
表１に示したように、歪みＳｉ層の厚さが１５ｎｍ未満（実施例１〜６）の場合は、歪みＳｉ層表面に存在する貫通転位密度は１０3ｃｍ-2以下であり、１５ｎｍ以上の場合（比較例１，２）は、１０4ｃｍ-2オーダーにまで貫通転位密度が悪化することが確認された。
このような歪みＳｉ層の厚さの増加に伴う貫通転位密度の増加は、ＳｉＧｅとＳｉとの格子定数の差に起因して、歪みＳｉ層の部分的な緩和が生じることによるものと考えられる。
【００３４】
［比較例３］
表面が鏡面研磨されており、表面のヘイズを修正した単結晶シリコン基板の表面に、実施例１と同様の方法にて、積層ＳｉＧｅ層および緩和ＳｉＧｅ層をエピタキシャル成長させた。
次に、実施例１と同様の条件で、緩和ＳｉＧｅ層上に歪みＳｉ層を厚さ１０．０ｎｍ形成した。
【００３５】
得られた歪みシリコンウエハに対して、貫通転位密度の評価を行った結果、３．５×１０3ｃｍ-2であった。
歪みＳｉ層厚さが同条件である実施例４と比較すると、明らかに貫通転位密度が増加しており、表面のヘイズの残存による貫通転位の低減効果が確認された。
【００３６】
［実施例７〜９］
積層ＳｉＧｅ層、緩和ＳｉＧｅ層および歪みＳｉ層の形成時の回転数を表２の実施例７〜９に示した条件にてエピタキシャル成長を行った。このときに形成した歪みＳｉ層厚さは５ｎｍとし、それ以外は、実施例１〜６と同様にして、歪みシリコンウエハを作製し、貫通転位密度の評価を行った。
【００３７】
［比較例４］
積層ＳｉＧｅ層、緩和ＳｉＧｅ層および歪みＳｉ層の形成時の回転数を表２の比較例４に示した条件にてエピタキシャル成長させた。このときに形成した歪みＳｉ層厚さは１０ｎｍとし、それ以外は、実施例７〜９と同様にして、歪みシリコンウエハを作製し、貫通転位密度の評価を行った。
【００３８】
【表２】
2005244187.tif 000003
【００３９】
表２に示したように、回転数が３００ｒｐｍ（実施例７〜１０）以上の場合は、歪みＳｉ層表面に存在する貫通転位密度は１０3ｃｍ-2以下であり、５０ｒｐｍの場合は（比較例４）は、１０4ｃｍ-2オーダーにまで貫通転位密度が悪化することが確認された。
このように、積層ＳｉＧｅ層、緩和ＳｉＧｅ層および歪みＳｉＧｅ層を形成する際の、回転数においては、３００ｒｐｍ以上とすることにより、ＳｉＧｅ層内の貫通転位密度を低減することができることが確認された。