(57)【要約】【課題】  プリント配線基板にはんだ付け実装したＰＮ接合を有する半導体電子部品のはんだ接合部の検査を、該はんだ接合部を破壊することなく非破壊で実施する方法を提供することを目的とする。【解決手段】  プリント配線基板上にはんだ付け実装されたＰＮ接合を有する半導体電子部品について、そのＰＮ接合部に微少電流下でのＰＮ接合順電圧を予め測定し、次に同順方向に大きな電流を通電し該半導体電子部品を充分に発熱させるに充分な電力を予め設定した時間印加して、その印加終了時の前記微少電流におけるＰＮ接合順電圧を測定して、電力印加前後の差を計測する。プリント配線基板と半導体電子部品とを接合する該はんだ接合部が信頼性試験などで生じるクラックによって接合部が劣化した場合に、前記順電圧の電力印加前後の差の変化を評価することによって非破壊ではんだ接合部の検査を行うものである。【選択図】  図１
2005310884.tif 000002
【特許請求の範囲】
【請求項１】
プリント配線基板上にはんだにより実装されたＰＮ接合を有する半導体電子部品のはんだ接合部の検査方法において、該半導体電子部品のＰＮ接合の順方向に大電流を印加し、該半導体電子部品の微少電流通電時のＰＮ接合順電圧について前記大電流の印加前後の差を計測することを特徴とする、はんだ接合部の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプリント配線基板にはんだ付け実装した半導体電子部品のはんだ接合部の検査方法に関するものである。
【背景技術】
【０００２】
通常、電子機器内のプリント配線基板にはんだ付け実装した電子部品のはんだ接合部は、電子部品で発熱する熱や基板周辺の環境温度などによる熱ストレスを受けている。このストレスは、はんだ接合部に応力を発生させ、この熱ストレスが繰返し加えられると当該接合部が疲労してクラックを生じ、最終的に断線に到るなど、好ましくない接合状態となる。このような繰返し熱ストレスを加えて、はんだ接合部の信頼性を評価する方法として熱衝撃試験や温度サイクル試験の信頼性試験が、よく知られている。図４はプリント配線基板とその上に実装された電子部品におけるはんだ接合部の断面図で、（ａ）は面実装タイプ、（ｂ）はリード挿入タイプの電子部品の場合を示しており、熱衝撃試験や温度サイクル試験で加えられた熱ストレスではんだ接合部にクラックを生じた例である。すなわち、電子部品１のリード３とプリント基板７の上の配線パターン６とをはんだ５で接合されている状態を示しており、熱ストレスによる疲労によりはんだ内部にクラック１１が生じていることを示している。
【０００３】
従来、このクラックの検査は、はんだ接合部表面を顕微鏡などを用いた観察によって行っていた。しかしこの方法はクラックがはんだ表面に露出している場合は検査が可能であるが、はんだ内部のクラックを検出することは出来ないために、リードとプリント基板を含む、はんだ接合部の断面を研削などの方法で露出させて観察する方法を併用するのが一般的である。
【０００４】
前記のクラックを直接観察する方法の他に、特開平１０−５８１２９号公報（特許文献１）には、はんだ接合部に含浸油を真空含浸させ、真空含浸前と真空含浸後のはんだ接合部の重量を測定してこの重量の変化量によってクラックを検査する方法が提案されている。その他に、電子部品のリードをプリント基板から機械的に引き離し、その引き離し強度値の信頼性試験前後の差からクラックを間接的に検査する方法がある。
【特許文献１】特開平１０−５８１２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記の従来の検査方法は以下の欠点があった。従来の断面観察および機械的な引き離し強度の計測による検査方法は、いずれも検査対象の試料を破壊してしまうために、熱衝撃試験や温度サイクル試験などの信頼性試験に、継続的に同一の試料を供することが出来ない。すなわち、試験の経過とともに試料を破壊させるので数量が減るために、試験に供する試料を多数必要とすることを意味している。特開平１０−５８１２９号公報で提案の含浸油を含浸させてその変化量を測定することによってクラックを検査する方法も試料を一度含浸油に浸してしまうため、同様に同一試料を試験に供することは困難である。また、これらの方法で実施する必要のある研削作業、含浸油の真空含浸や強度の計測作業は、多くの作業プロセスと時間を必要とするため、コスト高となってしまう。更に、断面観察による方法では、内部クラックは表面観察からは特定できないために、断面を研削加工する部位によってはクラックが存在していないこともあり、検査精度に課題がある。また、はんだ内部のクラックの有無に関わらず断面の研削をすることにもなり作業の効率が悪いといった問題がある。
【０００６】
本発明の目的は、はんだ部に発生する内部クラックを、はんだ部を破壊することなく、また複雑な作業工程を経ることなく、安価で検査することにある。
【課題を解決するための手段】
【０００７】
前記の課題を解決しするために、本発明のはんだ接合部の検査方法は、プリント配線基板上にはんだ付け実装されたＰＮ接合を有する半導体電子部品に対してＰＮ接合の順電圧を予め測定し、次に同順方向に大きな電流を通電し電子部品を発熱させるに充分な電力を予め設定した時間印加して、その印加終了時のＰＮ接合の順電圧を測定して、電力印加前後の差を計測するものである。一般に半導体電子部品は電力が加わると自己発熱するが、その熱は部品のパッケージ表面からの周囲雰囲気への直接放散の他に、リードから本発明で対象とする、はんだ接合部を通じてプリント基板へ熱伝導により放熱される。ここで、リードとプリント基板の間のはんだ接合部にクラックが入ると、電子部品からプリント基板への熱伝導が損なわれ、放熱性が低下するために、電子部品に電力を加えて自己発熱させるとその温度はクラックのない状態に比べて上昇することになる。
【０００８】
本発明は半導体電子部品の自己発熱による温度上昇前後のＰＮ接合順電圧の差が上述のように放熱性が低下する場合に変化することを利用することによって、非破壊でクラック発生有無などのはんだ接合部の検査を行うものである。
【発明の効果】
【０００９】
本発明の検査方法によれば、検査対象である試料を破壊させることなく、同一試料で信頼性試験を継続的にはんだ接合部の検査を実施することができる。また、特に内部クラックなどのはんだ表面に露出していない劣化を見出すこともできるため、検査精度においても良好な結果が期待できる。
【発明を実施するための最良の形態】
【００１０】
本発明は、上記の課題を鑑みてなされたもので、検査対象である試料を破壊させることなく、はんだ接合部の検査を非破壊で実施する方法を提供することを目的とするものである。以下に、本発明の実施形態について図面を参照して詳細に説明する。
【実施例１】
【００１１】
図１は、半導体電子部品をプリント基板上にはんだ付け実装した状態の断面図であり、半導体電子部品１のリード３とプリント基板７のパターン配線６とを接合するはんだ５を検査対象とし、本発明が提案する計測系を示している。ここで半導体電子部品１において、ＰＮ接合を形成するリード３とリード４の間に微少電流源８及び電力印加のための電流源１０を接続し、更に微少電流通電時のＰＮ接合順電圧ＶＦを測定する電圧計９を設けた構成としている。
【００１２】
図２に本発明の測定プロセスを説明するタイミングチャートを示す。図２（ａ）は検査する、はんだ接合部された半導体電子部品のＰＮ接合の順方向に通電する電流を示している。図２（ｂ）は同電子部品のＰＮ接合温度Ｔｊを示している。図２（ｃ）は同電子部品のＰＮ接合部順電圧ＶＦを示している。ここで、リード３−リード４間のＰＮ接合の順方向に予め電流源８により微少電流ＩＭを通電し、ＰＮ接合順電圧を測定し、これをＶＦ１とする。次に電力印加用電流源１０によって時間ｔ０からｔ１まで大きな電流ＩＴを流して電力を加えると時間ｔ０からｔ１までの間に半導体チップ２のＰＮ接合温度Ｔｊは図２（ｂ）の実線の通りＴｊ１から上昇しＴｊ２となる。半導体電子部品のＰＮ接合の微少電流条件における順電圧は図３に示すような負の係数をもった温度依存性を示すことが良く知られており、このことから、図２（ｃ）の実線で示すように順電圧は時間ｔ０（温度はＴｊ１）のＶＦ１から時間ｔ１には温度Ｔｊ２に相当する電圧値ＶＦ２に低下する。すなわち、ＩＴの通電による自己温度上昇の前後でＰＮ接合順電圧にＶＦ１−ＶＦ２なる差ΔＶＦを生じる。この差ΔＶＦをδＶＦ１とする。
【００１３】
信頼性試験によりリードとプリント基板のはんだ接合部がクラックなどの劣化を生じると、リードからプリント基板間において熱伝導が損なわれる。この場合、半導体チップ２で生じた熱の放熱が低下し半導体チップの温度ははんだ接合部の劣化のない場合に比べて高温となる。すなわち、上記と同様に時間ｔ０からｔ１までの大きな電流ＩＴを通電して電力を加えると半導体チップ２の温度Ｔｊは図２（ｂ）の点線で示すＴｊ２´となり、Ｔｊ２に比べて高い温度値を示す。よって時間ｔ１の順電圧ＶＦはＰＮ接合の温度依存性から図２（ｃ）の点線で示すようにＶＦ２´となり、前記のＶＦ２に比べて小さい値を示す。この場合のＩＴの通電による自己温度上昇の前後でのＰＮ接合順電圧の差ΔＶＦはＶＦ１−ＶＦ２´となり、これをδＶＦ２とすると、前記のクラックのない場合のδＶＦ１と比べるとδＶＦ１＜δＶＦ２の関係を示す。
【００１４】
すなわち、熱衝撃試験や温度サイクル試験などの信頼性試験において試験前のΔＶＦに対して試験後のΔＶＦが大きくなっている場合にははんだ接合部が劣化していると判断することが出来、クラック有無などの劣化具合を検査することができる。なお、ここで電力印加用電流源１０で大きな電流を印加する時間ｔ１−ｔ０は半導体チップの温度が充分に上昇し半導体とその近傍が熱的に平衡状態に達する時間を選ぶことが望ましい。また、上述で時間ｔ０におけるＰＮ接合温度が信頼性試験の前後で同一である場合にはΔＶＦの比較でなく時間ｔ１におけるＰＮ順方向電圧の比較によって同様に検査することが可能である。
【００１５】
本発明は上記のように信頼性試験における検査方法の他に、正常なはんだ接合状態のΔＶＦを予め定めて、この値より高いか否かを比較することによってはんだ付け実装後におけるはんだ接合部の出来栄え検査に適用することも可能である。
【００１６】
なお、本発明は、その趣旨を逸脱しない範囲で実施形態を修正又は、変形したものに適用可能である。
【図面の簡単な説明】
【００１７】
【図１】実施例１の検査対象であるプリント基板上にはんだ付け実装した半導体電子部品と本発明が提案する計測回路を示すものである。
【図２】実施例１の検査方法を説明するタイミングチャートである。
【図３】ＰＮ接合を有する半導体における、微小電流条件下でのＰＮ接合順電圧ＶＦの温度依存性を示すグラフである。
【図４】はんだ接合部にクラックを生じたプリント配線基板を示した断面図である。
【符号の説明】
【００１８】
１  半導体電子部品
２  半導体チップ
３、４  リード
５  はんだ
６  配線パターン
７  プリント基板
８  微少電流源
９  電圧計
１０  電力印加用電流源
１１  クラック
【図１】
2005310884.tif 000003
【図２】
2005310884.tif 000004
【図３】
2005310884.tif 000005
【図４】
2005310884.tif 000006