(57)【要約】【課題】１つまたは複数の信号依存型分岐メトリックを生成するために使用されるノイズ予測フィルタに対する複数のフィルタ・タップ重みまたはバイアス（あるいはその両方）を判別するための方法および装置を提供すること。【解決手段】フィルタ・タップ重みまたはフィルタ・バイアス（あるいはその両方）は、各々可能なデータ条件に適応可能に累算される。データ条件は、たとえば、所定のデータ従属長に対して可能な各データ・パターンを含むことができる。更新のための適切な累算フィルタ・タップ重みまたはバイアスは、現在の受信データに関連付けられたデータ条件に基づいて選択することができる。遅延0のタップに関連付けられているフィルタ・タップ重みは、対応する遅延０のタップが固定されたままの単一の正規化条件の場合を除き、各フィルタ条件に適合することができる。【選択図】図１
2005322396.tif 000002
【特許請求の範囲】
【請求項１】
１つまたは複数の分岐メトリックを生成するために使用される複数のフィルタ・タップ重みを判別する方法であって、
可能な各データ条件の適合フィルタ・タップ重みを累算する工程を備える方法。
【請求項２】
前記可能なデータ条件が、所定のデータ従属長に対して可能な各データ・パターンを備えることを特徴とする請求項１に記載の方法。
【請求項３】
前記累算の工程が、受信データに関連付けられたデータ条件に基づいて更新する前記累算フィルタ・タップ重みの１つを選択する工程をさらに備えることを特徴とする請求項１に記載の方法。
【請求項４】
前記累算された適合フィルタ・タップ重みを、前記１つまたは複数の分岐メトリックを計算するためにヴィテルビ検出器に提供する工程をさらに備えることを特徴とする請求項１に記載の方法。
【請求項５】
前記累算された適合フィルタ・タップ重みを、ヴィテルビ検出器によって生成された初期データ予測に基づいて動作するポストプロセッサに提供する工程をさらに備えることを特徴とする請求項１に記載の方法。
【請求項６】
１つまたは複数の分岐メトリックを生成するために使用されるフィルタ・タップ重みを判別するための適合ノイズ予測回路であって、
可能な各データ条件の適合フィルタ・タップ重みを累算するレジスタを備える適合ノイズ予測回路。
【請求項７】
前記可能なデータ条件が、所定のデータ従属長に対して可能な各データ・パターンを備えることを特徴とする請求項６に記載の適合ノイズ予測回路。
【請求項８】
受信データに関連付けられたデータ条件に基づいて更新する前記累算フィルタ・タップ重みの１つを選択するマルチプレクサをさらに備えることを特徴とする請求項６に記載の適合ノイズ予測回路。
【請求項９】
前記フィルタ・タップ重みの以前の値を、前記可能なデータ条件の各々に対する前記フィルタ・タップ重みの現行値に追加する共有加算器をさらに備えることを特徴とする請求項６に記載の適合ノイズ予測回路。
【請求項１０】
可能な各データ条件に対して適合フィルタ・バイアスを累算するレジスタをさらに備えることを特徴とする請求項６に記載の適合ノイズ予測回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、チャネルの等化およびデコーディング技法に関し、具体的には、ノイズ補正によるシーケンス予測技法に係る。
【背景技術】
【０００２】
磁気記録読み取りチャネルは、アナログ読み取りチャネルを、磁気媒体上に記録されたユーザ・データの推定値に変換する。読み取りヘッドおよび磁気媒体は、ノイズおよびその他の歪みを、書き込まれたユーザ・データと相関する読み取り信号に導入する。読み取りチャネルのパフォーマンスを向上させるために、書き込まれるユーザ・データと歪みとの間の統計的な相関を考慮するいくつかの技法が提案または提示されてきた。
【０００３】
データ従属統計を使用して検出器エラー率を改善する従来の技法は、装置からオフロードされた統計から検出器パラメータを計算するためにオフボード処理が必要であったため、扱いにくいものであった。このオフロードの計算およびオンロードのサイクルは、使用される異なるデータ条件の数と使用される相関ラグの数がエラー率パフォーマンスの大幅なゲインを実現する十分な大きさとなる場合に、多大な時間を要する複雑なものになる。
【０００４】
したがって、外部の計算または回路に依存することなくこれらのデータ相関に適合するための方法および装置が求められている。通常の読み取り操作中にこれらのデータ相関に適合することができ、パラメータ値をシーケンス検出器に（またはシーケンス検出器によって生成されたAN初期NRZ推定に基づいて動作するポストプロセッサに）提供することができる方法および装置もさらに求められている。 
【特許文献１】米国特許第６，５９４，０９４号
【非特許文献１】Ａ．Ｋａｖｃｉｃ、「Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ  Ｅｑｕａｌｉｚａｔｉｏｎ  ｉｎ  Ｃｈａｎｎｅｌｓ  ｗｉｔｈ  Ｓｉｇｎａｌ  Ｄｅｐｅｎｄｅｎｔ  Ｍｅｄｉａ  Ｎｏｉｓｅ」、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｍａｇｎｅｔｉｃｓ、Ｖｏｌ  ３７、１９０９−１１（２００１年７月）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一般に、１つまたは複数の信号依存型分岐メトリックを生成するために使用されるノイズ予測フィルタに対する複数のフィルタ・タップ重みまたはバイアス（あるいはその両方）を判別するための方法および装置が提供される。フィルタ・タップ重みまたはフィルタ・バイアス（あるいはその両方）は、各々可能なデータ条件に適応可能に累算されて、データ従属分岐メトリックを計算できるようにする。データ条件は、たとえば、所定のデータ従属長に対して可能な各データ・パターンを含むことができる。累算は、適切な累算フィルタ・タップ重みまたはバイアスを選択して、現在の受信データに関連付けられたデータ条件に基づいて更新することにより行うことができる。
【０００６】
決定されると、累算フィルタ・タップ重みまたはバイアス（あるいはその両方）は、たとえば、１つまたは複数の分岐メトリックを計算するヴィテルビ検出器に、またはヴィテルビ検出器によって生成された初期データ推定に基づいて動作するポストプロセッサに提供することができる。本発明のもう１つの態様によれば、遅延０のタップに関連付けられているフィルタ・タップ重みは、対応する遅延０のタップが固定されたままの単一の正規化条件の場合を除き、各フィルタ条件に適合される。
【０００７】
本発明と、本発明のさらに多くの特徴および利点は、以下の詳細な説明および図を参照することによってさらに深く理解されるであろう。
【課題を解決するための手段】
【０００８】
本発明は、以下で図１を参照し説明する適合回路１００を提供する。この回路は、ノイズ予測フィルタのタップ重みおよびバイアスを生成する。タップ重みおよびバイアスは、分岐メトリックを計算するために使用される。自己適応回路１００の１つの実施例において、生成されたタップ重みおよびバイアスは、信号依存型ノイズ予測のバイアス補正済み分岐メトリックを提供する。最初に、分岐メトリックの計算については、自己適合回路１００の詳細を説明する前に「最尤分岐メトリック」の節で説明される。
最尤分岐メトリック
【０００９】
ヴィテルビ検出器およびイベントベースのポストプロセッサは、シーケンスに従って、分岐メトリックと呼ばれるビット・サイクルの対数尤度増分の合計として、対応するＮＲＺシーケンスを与えられて受信シーケンスの対数尤度を計算する。増分の合計としてシーケンスの対数尤度を計算することの背景にある基礎的前提は、対数尤度が増分に対応する統計イベントが統計的に独立しているということである。統計的独立は、従来の線形予測フィルタリングを使用することにより達成される。ノイズおよびデータが相関する場合、統計的独立は、所定のＮＲＺシーケンスのノイズ予測フィルタリングを条件付けることによってさらにいっそう厳密に達成される。
【００１０】
平方差分として各対数尤度増分（分岐メトリック）を計算することの背景にある基礎的前提は、確率変数としての差分が、平均ゼロのガウス確率分布をとるということである。したがって、フィルタ処理されたノイズ・サンプルにおけるバイアスは、二乗演算の前に減算される必要がある。
【００１１】
これらの考慮事項は、以下のようなデータ従属のフィルタ処理された、バイアス補正済みノイズ統計の定義を導く。最初に、ノイズ予測フィルタリングおよびバイアス補正に対するＮＲＺ条件の表記が導入される。次に、データ条件長ｄが固定される。ビットのすべての２ｄの長さｄのブロックの集合の分割は、互いに素の集合βに固定される。
｛０，１｝ｄ＝∪β
【００１２】
各集合βは、バイアス条件である。｛０，１｝ｄのもう１つのより粗い分割は、各集合βが一部の集合αに含まれるように、互いに素の集合αに固定される。各集合αは、フィルタリング条件である。
バイアス条件およびフィルタ条件への｛０，１｝ｄの２つの分割の最も重要な例は、各バイアス条件βが１ビット・シーケンスから成る単集合
β＝｛ｂ−ｄ＋１．．．ｂ０｝であり、
そして各フィルタリング条件が２つの正反対のビット・シーケンスを含む場合である。
【数１】
2005322396.tif 000003
【００１３】
経験的二次条件付きノイズ統計は極性反転のもとでほぼ不変であるが、一次条件付きバイアスは極性反転のもとで符号を変えるため、これらの分割は実際面で重要である。
最後に、集合α内の要素の数がｍ（α）として示される。
【００１４】
ノイズ予測フィルタの最大タップ遅延に対応する、相関長ｃも固定される。等化ターゲット長ｅは固定される。ここで、理想的な等化サンプルｙｉは各々、ＮＲＺビットｂｉ−ｅ＋１．．．ｂｉに依存する。表記を簡略にするために、データ従属性長ｄ≦ｃ＋ｅであると仮定する（これは実際の場合には真である）。
【００１５】
相関長ｃ、データ従属長ｄ、等化ターゲット長ｅ、バイアス条件集合βへの｛０，１｝ｄの分割、フィルタ条件集合αへの｛０，１｝ｄのより粗い分割を固定すると、ＮＲＺシーケンスに対応するデータ従属フィルタ処理されたバイアス補正済みノイズ統計の基礎となる分岐メトリックは、
ａ-c-e+1...ａ-1ａ０
次のように定義することができる。
βをａ-ｄ+1...ａ-1ａ０∈βのバイアス条件とし、
αをβ⊂αのフィルタ条件とする。
データ従属フィルタ処理されたバイアス補正ノイズ
【数２】
2005322396.tif 000004
の以下の定式において、ビット・シーケンスｂｉ−d+1．．．ｂｉは
【数３】
2005322396.tif 000005
として示される。
【数４】
2005322396.tif 000006
ここで
【数５】
2005322396.tif 000007
および
【数６】
2005322396.tif 000008
は
【数７】
2005322396.tif 000009
を満たし、条件共分散行列Ｒ［α］は以下の式によって定義される。
【数８】
2005322396.tif 000010
統計
【数９】
2005322396.tif 000011
は、信号依存ノイズ予測フィルタリングおよびバイアス補正後の残差ノイズである。
Ｒ［α］は、以下の定式で表すことができるので、対称行列であることに留意されたい。
【数１０】
2005322396.tif 000012
これは、
【数１１】
2005322396.tif 000013
から得られる。
条件共分散行列Ｒ［α］が正の定数であると仮定すると、これを反転することができ、続いてノイズ予測フィルタ・タップのベクトル
【数１２】
2005322396.tif 000014
が（
【数１３】
2005322396.tif 000015
がスケールを固定するので）一意的に判別される。
データ従属フィルタ処理されたバイアス補正済みノイズのサンプル
【数１４】
2005322396.tif 000016
が以下の式を満たすことを検証することができる。
【数１５】
2005322396.tif 000017
各フィルタ条件αごとに、ノイズ予測フィルタ・タップおよび補正バイアスの選択は、次のように、
【数１６】
2005322396.tif 000018
のすべてのフィルタ・タップ重みの集合に対して、平均値の分散を最小化する。
【数１７】
2005322396.tif 000019
各バイアス条件βが単一のＮＲＺシーケンスで構成される場合、各フィルタ条件αはＮＲＺシーケンスの正反対のペアから成り、二次ノイズ統計は極性反転のもとで不変である。
【数１８】
2005322396.tif 000020
従って分散は以下のようになる。
【数１９】
2005322396.tif 000021
独立条件は、
【数２０】
2005322396.tif 000022
ノイズ統計（ノイズが多変量ガウス形であることを含む）に関する一定の仮定のもとで統計
【数２１】
2005322396.tif 000023
が真のＮＲＺ格子状パスに沿ってほぼ独立していることを示す。
【００１６】
以上の３点は、総合すれば、ａｉ−d+1．．．ａｉ−１ａｉ∈β⊂αであるＮＲＺシーケンスａｉ−ｃ−ｅ＋１．．．ａｉ−１ａｉを持つ分岐に対応する対数尤度増分が、以下の（負の）対数確率を使用して表されることを論じている。
【数２２】
2005322396.tif 000024
対数項が無視され、上記の式が
【数２３】
2005322396.tif 000025
を乗じることにより（α０は固定の正規化フィルタ条件）正規化される場合、分岐メトリックは以下のように表される。
【数２４】
2005322396.tif 000026
【００１７】
実際には、正規化条件α０はδ［α］を最小化するように選択される。
この分岐メトリックは、タップ重みを正規化ノイズ予測フィルタ係数（タップ重みなど）に設定してＦＩＲを使用してノイズ推定を最初にフィルタリングすることにより、以下のようにハードウェアで計算することができ、
【数２５】
2005322396.tif 000027
正規化バイアス
【数２６】
2005322396.tif 000028
をフィルタ出力から差し引いて、最後に二乗演算を行う。要約すると、ｂｉ−d+1．．．ｂｉ−１ｂｉ∈β⊂αであるＮＲＺシーケンス
【数２７】
2005322396.tif 000029
に対応する分岐メトリック
【数２８】
2005322396.tif 000030
は、以下の式によって求められる。
【数２９】
2005322396.tif 000031
本発明は、分岐メトリック
【数３０】
2005322396.tif 000032
のこの計算に使用される正規化ノイズ予測タップ重み
【数３１】
2005322396.tif 000033
および正規化バイアスμ［β］を判別する自己適応回路１００を提供する。
分岐メトリック計算のためのタップ重みおよびバイアスの生成
【００１８】
図１は、本発明による分岐メトリック・フィルタおよびバイアスを求める適合回路１００を示すブロック回路図である。一般に、適応回路１００は、正規化バイアスμ［β］および正規化ノイズ予測タップ重み
【数３２】
2005322396.tif 000034
にそれぞれ集束する累算レジスタ３００、５００を含んでおり、これらが前述の分岐メトリック
【数３３】
2005322396.tif 000035
を計算するために使用される。
【００１９】
図１に示すように、適合回路１００の典型的な実施態様は、３つの正の遅延フィルタ・タップ４００−１から４００−３を含んでいるが、これらについては図４を参照して以下でさらに説明する。言い換えれば、相関長ｃは３と等しい。適合回路１００は、本明細書においていくつかの新しい特徴および機能を提供するように変更されたノイズ予測ＦＩＲとして実施される。本発明のデータ従属性機能によれば、いずれかの更新サイクルで使用されるフィルタ・タップ４００−１から４００−３のフィルタ・タップ重みおよびバイアス補正ブロック２００の補正バイアス（以下で図２を参照してさらに説明する）は、ノイズ予測にあわせたＮＲＺデータの推定によって制御される（多重化される）。本発明のバイアス補正機能によれば、フィルタの出力は、フィルタ・タップ重み適合ループ内にあるバイアス取り消し回路によって補正される。本発明の条件付き分散正規化機能によれば、遅延０のタップ重み
【数３４】
2005322396.tif 000036
は、（従来の線形ノイズ予測の場合のように固定されるのではなく）対応する遅延０のタップが
【数３５】
2005322396.tif 000037
に固定されたままの単一の正規化条件α０の場合を除いて各フィルタ条件αに適合する。
【００２０】
適合ノイズ予測ブロック１００は、さまざまなデータ要素を適切に整合して各サイクルからの値を統合するように従来の方法で動作する複数の遅延要素１５０、乗算器１６０、および加算器１７０を含んでいる。
【００２１】
図１の適応ノイズ予測ブロック１００によって生成されたタップ重みおよびバイアスが集束（平衡状態に到達）すると、これらは信号依存型ノイズ予測されたバイアス補正済み分岐メトリックを実際に計算する回路（図示せず）に供給される。そのような信号依存型ノイズ予測されたバイアス補正済み分岐メトリックを計算する典型的な回路については、たとえば、参照により本明細書に組み込まれている、Ａ．Ｋａｖｃｉｃ、「Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ  Ｅｑｕａｌｉｚａｔｉｏｎ  ｉｎ  Ｃｈａｎｎｅｌｓ  ｗｉｔｈ  Ｓｉｇｎａｌ  Ｄｅｐｅｎｄｅｎｔ  Ｍｅｄｉａ  Ｎｏｉｓｅ」、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｍａｇｎｅｔｉｃｓ、Ｖｏｌ  ３７、１９０９−１１（２００１年７月）、または米国特許第６，５９４，０９４号に説明されている。
データ従属性およびバイアス補正
【００２２】
図１に示すように、適合ノイズ予測ブロック１００は、ノイズ予測ｎｉおよび４つの連続するＮＲＺ予測ｂｉ―３ｂｉ−２．．．ｂｉを受け取る。ノイズ予測ｎｉおよびＮＲＺ予測は通常のように整合され、ｎｉが以下のように、等化サンプルｙｉとターゲット［ｔ０ｔ１．．．．．．ｔｅ−１］に畳み込まれた正反対のＮＲＺ
【数３６】
2005322396.tif 000038
との間の差分として計算される。
【数３７】
2005322396.tif 000039
【００２３】
ＮＲＺストリームは、タップ更新ブロック４００−１から４００−３およびバイアス補正ブロック２００の制御信号として機能する。
前述のように、いずれかの更新サイクルで使用されるバイアス補正ブロック２００の補正バイアスは、データと相関され、ノイズ予測に整合されたＮＲＺデータの推定により本発明に従って制御される（多重化される）。図２は、図１のバイアス補正ブロック２００をさらに詳細に示す回路ブロック図である。
バイアス補正ブロック２００は、データ従属オフセット制御を実装する。バイアス補正ブロック２００は、エラー信号ｅｉの条件付き平均値をそれぞれゼロにする。したがって、平衡状態において以下のようになる。
Ｅ（ｅｉ｜ｂｉ−d+1．．．ｂｉ∈β）＝０、（β）。
【００２４】
バイアス補正ブロック２００は、バイアス条件βごとに別個の累算器として（読み取りおよび交換機能）実装することができる。データ従属ｄが、各々２つの潜在値を持つ４ビットである場合の典型的な実施態様において、１６の別個のバイアス条件βがあり、１６の累算レジスタ３００があるが、これらについては図３を参照して以下でさらに説明する。１つのバイアス条件βだけが任意のビット・サイクルを持続するので、累算器は単一の加算器２１０を共有して累算を行い、乗算器２２０を共有してゲイン制御を行うことができる。
【００２５】
図３は、図２の１６レジスタ読み取りおよび交換累算器３００をさらに詳細に示す回路ブロック図である。更新する適切なレジスタ、つまりｂｉ＝ｄ＋１．．．ｂｉ∈βのバイアス条件βに対応するレジスタの選択は、ｄ＝４の場合に、マルチプレクサ３１０およびデマルチプレクサ３３０を介してＮＲＺビットｂｉ−ｄ＋１．．．ｂｉのブロックによって制御される。「読み取りおよび交換」回路３００は、（ＮＲＺビットのブロックｂｉ−ｄ＋１．．．ｂｉによって索引付けされた）適切なレジスタ３２０から
【数３８】
2005322396.tif 000040
を読み取り、加算器２１０および乗算器２２０を使用してレジスタ内の値を更新済みバージョン
【数３９】
2005322396.tif 000041
に置き換える。
【００２６】
前述のように、適合回路１００の典型的な実施態様は、３つの正の遅延フィルタ・タップ４００−１から４００−３を含んでいる。図４は、典型的な正の遅延フィルタ・タップ４００を示す回路ブロック図である。一般に、正の遅延フィルタ・タップ４００は、各フィルタ条件αに対して別個の累算器を実装する。前述のように、各バイアス条件βが単一のＮＲＺシーケンスで構成される場合、各フィルタ条件αはＮＲＺシーケンスの正反対のペアから成る。対称特性により、典型的な実施例において１６の別個のバイアス条件βに関連付けられているフィルタ条件αは、２重に折りたたんで８つの別個のフィルタ条件αにすることができる（図７を参照する以下の説明も参照）。たとえば、ビット・パターン０１１０および１００１は同じノイズ条件を共有し、対応するフィルタ条件αは単一の条件に折りたたむことができる。１つのフィルタ条件αだけが任意のビット・サイクルを持続するので、８つの累算器は単一の加算器４１０を共有して累算を行い、乗算器４２０、４３０を共有してノイズ予測、エラーおよびゲイン係数に基づき累算増分を計算することができる。
【００２７】
図５は、図４の８レジスタのデュアル読み取りシングル書き込み累算器５００をさらに詳細に示す回路ブロック図である。どの累算器を更新するかの選択は、マルチプレクサ５１０およびデマルチプレクサ５３０を介して、ＮＲＺブロックｂｉ−ｄ＋１．．．ｂｉによって制御される。マルチプレクサ５１０およびデマルチプレクサ５３０は、ｂｉ−ｄ＋１．．．ｂｉ∈αであるフィルタ条件αを選択する。遅延ｊタップのレジスタ値
【数４０】
2005322396.tif 000042
は、加算器４１０および乗算器４２０、４３０を使用して以下のように更新される。
【数４１】
2005322396.tif 000043
続いて、平衡状態において以下のようになる。
Ｅ（ｎｉ−ｊｅｉ｜ｂｉ−ｄ＋１．．．ｂｉ∈α）＝０，（１≦ｊ≦ｃ）
【００２８】
図５に示すように、ノイズのフィルタリングにタップ重みとしてどの累算値を使用するかの選択は、図５において「ｔａｐ  ｗｔ  ｓｅｌ」とラベル表示された４つのＮＲＺビットのブロックのさまざまな遅延バージョンによって制御される。「ｔａｐ  ｗｔ  ｓｅｌ」および「ａｄａｐｔ  ｓｅｌ」の間の相対遅延は、図１に示されている。特に、遅延ｊ（およびノイズ予測）（１≦ｊ≦ｃ）でタップ・ブロックを制御している「ａｄａｐｔ  ｓｅｌ」信号は、同じタップ・ブロックを制御している「ｔａｐ  ｗｔ  ｓｅｌ」信号と比較すると（遅延要素１４５を使用して）ｊビット・サイクルだけ遅れている。「ｔａｐ  ｗｔ  ｓｅｌ」信号の遅延は、単一フィルタ出力サンプルに寄与する加数のすべてが単一の条件αに対応するタップ重み
【数４２】
2005322396.tif 000044
を使用して計算されるように調整されていることに留意されたい。さらに、「ａｄａｐｔ  ｓｅｌ」信号の遅延は、タップ重み
【数４３】
2005322396.tif 000045
が更新される条件αが、更新に使用されたフィルタ出力サンプルの計算でタップ重みを選択するために以前のｊサイクルで使用されたものと同じ条件であるように調整されることにも留意されたい。
前述のように、遅延０のフィルタ・タップ６００の遅延０のタップ重み
【数４４】
2005322396.tif 000046
は、図６に示すように、（従来の線形ノイズ予測の場合のように固定されるのではなく）対応する遅延０のタップが
【数４５】
2005322396.tif 000047
に固定されたままの単一の正規化条件α０の場合を除いて各フィルタ条件αに適合する。図６は、典型的な遅延０のフィルタ・タップ６００を示す回路ブロック図である。図６に示すように、ブロック６００によって実装される適合ループは、各条件α≠α０に対する遅延０のタップ重み
【数４６】
2005322396.tif 000048
を以下の安定した値にする。
【数４７】
2005322396.tif 000049
再び、正規化条件ａ０の遅延０のタップ重み
【数４８】
2005322396.tif 000050
は、値１で固定される。他の各々の条件に対する遅延０のタップ重み
【数４９】
2005322396.tif 000051
は、負とならないように制約される（飽和される）のみである。この制約は、望ましい安定点の負となるαに対する第２の望ましくない安定点を禁止する。
【００２９】
回路６００は、以下の更新の計算式を実装する。図６において、μｉを、「ａｂｓ  ａｃｃｕｍ」とラベル表示されたレジスタ６１０に保持されるレジスタ値とする。レジスタ６１０、加算器６１５、６５０、マルチプレクサ６４０およびマルチプレクサ６２５を使用して実装されたμｉの更新計算式は、以下のとおりである。
【数５０】
2005322396.tif 000052
さらに、μｉ＋１は負とならないように飽和される。 
μｉ＋１≧０
したがって、μｉは、
【数５１】
2005322396.tif 000053
の場合にサイクルｉに制約された｜ｅｉ｜のローパス・バージョンである。正規化条件α０に対する｜ｅｉ｜のこのフィルタリングにより、その平均値からのμｉの変動が｜ｅｉ｜と弱く相関するだけになっている。さらに、これは平衡状態においてμｉの更新計算式から得られる。
【数５２】
2005322396.tif 000054
読み取りおよび交換レジスタ６７０は、加算器６２０、乗算器６３０およびマルチプレクサ６４０と共に、条件α≠α０の遅延０タップに対応するレジスタ値
【数５３】
2005322396.tif 000055
に対する以下の更新計算式を実装する。
【数５４】
2005322396.tif 000056
読み取りおよび交換レジスタ６７０は、図３を参照して前述されているレジスタ３００に対しても同様の方法で実装できることに留意されたい。これは平衡状態において以下の更新計算式から導かれる。
【数５５】
2005322396.tif 000057
これは、
【数５６】
2005322396.tif 000058
および、ノイズが多変量ガウス形であるという前提と共に、フィルタ条件αおよびα０に対するフィルタ処理されたバイアス補正ノイズｅｉの等しい条件付き分散をもたらす。
【数５７】
2005322396.tif 000059
適応回路の変形
【００３０】
この節では、従属長ｄをｄ＝０から最大値までプログラム可能にすることができる適応回路１００の軽微な変更について説明する。実際には、従属長は、詳細化が高まるデータ従属性によって提供されるパフォーマンス・ゲインを飽和する最小値になるようにプログラムされる必要がある。これを行うことには、２つの利点がある。第１は、ｄを１ずつ減分するごとに適合時間がほぼ半分に短縮されることである。第２に、ｄがノイズおよび歪みの真のデータ従属性ウィンドウを超えた場合、同じ統計を持つ２つの条件に対する適合の間の差異は、適合ノイズに起因しているということである。そのような差異は、パフォーマンスを低下させるだけである。
【００３１】
図７は、８つの典型的なフィルタ条件α（各々長さ４ＮＲＺシーケンスの正反対のペアで構成される）が、ｄ＝４から始まってｄを１ずつ減分するごとに組になって縮小する過程を示す表７００である。
【００３２】
図３、５および６におけるマルチプレクサおよびデマルチプレクサを制御する制御線が、バイナリＮＲＺ推定の４つの連続する遅延のバスを含むことに留意されたい。図８は、条件のプログラム可能な数（ｄ＝４からｄ＝０）を示す制御回路８００である。図８は、マルチプレクサおよびデマルチプレクサから上流に位置するこれらの４つの遅延に対する変更を示している。最も古いビットのプログラム可能数は強制的にゼロにされ、このため適合回路内の累算レジスタの対応するサブセットが適合中に使用されるようになる。
１つの典型的な適用例において、適合回路はビタビ検出器で使用されるパラメータを調整する役割を果たす。もう１つの適用例において、適合回路は、ビタビ検出器によって生成された初期ＮＲＺ予測に基づいて動作するポストプロセッサで使用されるパラメータを調整する役割を果たす。
【００３３】
本明細書に述べてきた実施例および変形は、本発明の理念を示したものに過ぎず、当業者により本発明の範囲および精神を逸脱することなくさまざまな変更を加えることができることを理解されたい。たとえば、本発明は、磁気記録システムをはじめ、一般的なイーサネット（登録商標）、特に銅線システムによる次世代１０ギガビット・イーサネット（登録商標）、および無線通信などの用途に実装することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明による分岐メトリックを計算するために必要な予測フィルタ・タップ重みおよびバイアスを判断する適合回路を示すブロック回路図である。
【図２】図１のバイアス補正ブロックをさらに詳細に示す回路ブロック図である。
【図３】図２の典型的な１６レジスタ読み取りおよび交換累算器をさらに詳細に示す回路ブロック図である。
【図４】図１の典型的な正の遅延フィルタ・タップを示す回路ブロック図である。
【図５】図４の典型的な８レジスタのデュアル読み取りシングル書き込みの累算器を示す回路ブロック図である。
【図６】図１の典型的な遅延０のフィルタ・タップを示す回路ブロック図である。
【図７】８つの典型的なフィルタ条件αがデータ従属パラメータの減分ごとに組になって縮小する過程を示す表である。
【図８】データ従属のプログラム可能な数を示す制御回路である。
【図１】
2005322396.tif 000060
【図２】
2005322396.tif 000061
【図３】
2005322396.tif 000062
【図４】
2005322396.tif 000063
【図５】
2005322396.tif 000064
【図６】
2005322396.tif 000065
【図７】
2005322396.tif 000066
【図８】
2005322396.tif 000067