(57)【要約】【課題】携帯可能電子装置に対して送信する送信データを構成する任意の１ビットまたは任意のビットから別のビットまでの間の複数ビットのビット幅を自由に変化させ、携帯可能電子装置により受信可能なデータのビット幅のマージン測定精度を向上することが可能な携帯可能電子装置の評価装置を提供すること。【解決手段】携帯可能電子装置の評価装置（１）は、送信ビット列の中のビット幅の変更対象となるビットを指定する指定手段（１０２）と、ビット幅の変更値を設定する設定手段（１０３）と、送信ビット列の中から前記指定手段により指定されたビットを検出する検出手段（１０４、１０５）と、前記設定手段により設定された変更値に基づき、前記検出手段により検出されたビットのビット幅を制御する制御手段（１０４、１０５）とを備えている。【選択図】      図１
2005338927.tif 000002
【特許請求の範囲】
【請求項１】
携帯可能電子装置に対して送信されるデータのビット幅を制御し、携帯可能電子装置の通信性能を評価する携帯可能電子装置の評価装置であって、
送信ビット列の中のビット幅の変更対象となるビットを指定する指定手段と、
ビット幅の変更値を設定する設定手段と、
送信ビット列の中から前記指定手段により指定されたビットを検出する検出手段と、
前記設定手段により設定された変更値に基づき、前記検出手段により検出されたビットのビット幅を制御する制御手段と、
を備えたことを特徴とする携帯可能電子装置の評価装置。
【請求項２】
携帯可能電子装置に対して送信されるデータのビット幅を制御し、携帯可能電子装置の通信性能を評価する携帯可能電子装置の評価装置であって、
送信ビット列の中のビット幅の変更対象となる任意のビットから別の任意のビットまでのビット列を指定する指定手段と、
ビット幅の変更値を設定する設定手段と、
送信ビット列の中から前記指定手段により指定されたビット列を検出する検出手段と、
前記設定手段により設定された変更値に基づき、前記検出手段により検出されたビット列に含まれる各ビットのビット幅を制御する制御手段と、
を備えたことを特徴とする携帯可能電子装置の評価装置。
【請求項３】
携帯可能電子装置に対して送信されるデータのビット幅を制御し、携帯可能電子装置の通信性能を評価する携帯可能電子装置の評価装置であって、
送信ビット列の中のビット幅の変更対象となるビット列の先頭位置及び最終位置のビットを指定する指定手段と、
ビット幅の変更値を設定するとともに、このビット幅の変更値に基づき１ビット幅を決定するためのデータ送信タイミング用のクロックのカウント数を設定する設定手段と、
送信ビット列のビット数をカウントし、この送信ビット列の中から前記指定手段により指定された先頭位置及び最終位置のビットを検出する検出手段と、
前記設定手段により設定されたカウント数に基づき前記クロックをカウントして、前記検出手段により検出された先頭位置から最終位置のビット列に含まれる各ビットのビット幅を制御する制御手段と、
を備えたことを特徴とする携帯可能電子装置の評価装置。
【請求項４】
携帯可能電子装置に対して送信されるデータのビット幅を制御し、携帯可能電子装置の通信性能を評価する携帯可能電子装置の評価装置であって、
送信ビット列の中のビット幅の変更対象となるビット列の先頭位置及び最終位置のビットを指定する指定手段と、
前記変更対象となるビット列の列幅の変更値を設定するとともに、この列幅の変更値に基づき前記変更対象となるビット列に含まれる１ビットあたりのビット幅の変更値を算出し、この算出された１ビットあたりのビット幅の変更値に基づき１ビット幅を決定するためのデータ送信タイミング用のクロックのカウント数を設定する設定手段と、
送信ビット列のビット数をカウントし、この送信ビット列の中から前記指定手段により指定された先頭位置及び最終位置のビットを検出する検出手段と、
前記設定手段により設定されたカウント数に基づき前記クロックをカウントして、前記検出手段により検出された先頭位置から最終位置のビット列に含まれる各ビットのビット幅を制御する制御手段と、
を備えたことを特徴とする携帯可能電子装置の評価装置。
【請求項５】
携帯可能電子装置に対して送信されるデータのビット幅を制御し、携帯可能電子装置の通信性能を評価する携帯可能電子装置の評価装置であって、
送信ビット列の各ビットのビット幅を設定するとともに、このビット幅に基づき１ビット幅を決定するためのデータ送信タイミング用のクロックのカウント数を設定する第１の設定手段と、
送信ビット列の中のビット幅の変更対象となるビット列の先頭位置及び最終位置のビットを指定する指定手段と、
前記変更対象となるビット列の列幅の変更値を設定するとともに、この列幅の変更値に基づき前記変更対象となるビット列に含まれる１ビットあたりのビット幅の変更値を算出し、この算出された１ビットあたりのビット幅の変更値に基づき１ビット幅を決定するためのデータ送信タイミング用のクロックのカウント数を設定する第２の設定手段と、
送信ビット列のビット数をカウントし、この送信ビット列の中から前記指定手段により指定された先頭位置及び最終位置のビットを検出する検出手段と、
前記第１の設定手段により設定されたカウント数に基づき前記クロックをカウントして前記検出手段により検出された先頭位置から最終位置のビット列を除く前記送信ビット列の各ビットのビット幅を制御するとともに、前記第２の設定手段により設定されたカウント数に基づき前記クロックをカウントして前記検出手段により検出された先頭位置から最終位置のビット列に含まれる各ビットのビット幅を制御する制御手段と、
を備えたことを特徴とする携帯可能電子装置の評価装置。
【請求項６】
携帯可能電子装置に対して送信されるデータのビット幅を制御し、携帯可能電子装置の通信性能を評価する携帯可能電子装置の評価装置であって、
所定数のビットを含むキャラクタにより構成される送信ビット列の各ビットのビット幅を設定するとともに、このビット幅に基づき１ビット幅を決定するためのデータ送信タイミング用のクロックのカウント数を設定する第１の設定手段と、
送信ビット列の中のビット幅の変更対象となるビット列の先頭位置に相当する第１のキャラクタに含まれる第ｎ番目のビットを指定するとともに、変更対象となるビット列の最終位置に相当する第２のキャラクタに含まれる第ｍ番目のビットを指定する指定手段と、
前記変更対象となるビット列の列幅の変更値を設定するとともに、この列幅の変更値に基づき前記変更対象となるビット列に含まれる１ビットあたりのビット幅の変更値を算出し、この算出された１ビットあたりのビット幅の変更値に基づき１ビット幅を決定するためのデータ送信タイミング用のクロックのカウント数を設定する第２の設定手段と、
送信ビット列のビット数をカウントし、この送信ビット列の中から前記指定手段により指定された先頭位置に相当する第１のキャラクタに含まれる第ｎ番目のビットを検出するとともに、最終位置に相当する第２のキャラクタに含まれる第ｍ番目のビットを検出する検出手段と、
前記第１の設定手段により設定されたカウント数に基づき前記クロックをカウントして前記検出手段により検出された先頭位置に相当する第１のキャラクタに含まれる第ｎ番目のビットから最終位置に相当する第２のキャラクタに含まれる第ｍ番目のビットにより構成されるビット列を除く前記送信ビット列の各ビットのビット幅を制御するとともに、前記第２の設定手段により設定されたカウント数に基づき前記クロックをカウントして前記検出手段により検出された先頭位置に相当する第１のキャラクタに含まれる第ｎ番目のビットから最終位置に相当する第２のキャラクタに含まれる第ｍ番目のビットから構成されるビット列に含まれる各ビットのビット幅を制御する制御手段と、
を備えたことを特徴とする携帯可能電子装置の評価装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接触型又は非接触型ＩＣカードなどの携帯可能電子装置に対して送信されるデータのビット幅を制御し、携帯可能電子装置の通信性能を評価する携帯可能電子装置の評価装置に関する。
【背景技術】
【０００２】
近年、情報の安全性と携帯の利便性の面から接触型又は非接触型ＩＣカードの普及が進んでおり、このような接触型又は非接触型ＩＣカードによる安定した通信を実現するための各種提案がなされている。
【０００３】
例えばＩＣカードは、乗車券媒体として利用されている。鉄道などの駅には、改札処理の省力化を目的として、自動改札装置が導入されている。以前は、自動改札装置は、入場券、プリペイドカード、定期券、普通乗車券などの磁気券を受け取り、磁気券に記録された乗車情報を読み取り、改札判定を行なっていた。しかし近年では、自動改札装置は、ＩＣカードリーダライタを搭載し、上記した磁気券に替わるＩＣカードに基づく改札処理が可能となっている。
【０００４】
ＩＣカードリーダライタは、規定のビット幅により構成される送信データを送信する。これに対してＩＣカードは、この規定のビット幅により構成される送信データを正しく受信する通信性能を満たすように製造される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記したように、ＩＣカードリーダライタは、規定のビット幅により構成される送信データを送信するが、ビット幅には多少の誤差（許容誤差）が含まれることが想定される。よって、ＩＣカードは、許容誤差を含む規定のビット幅により構成される送信データを正しく受信する通信性能が必要となる。
【０００６】
そこで、ＩＣカード評価装置により、規定のビット幅と異なるビット幅の送信データを送信し、ＩＣカードにより受信可能なデータのビット幅のマージンを測定し、ＩＣカードの通信性能を評価する。例えば、ＩＣカード評価装置は、ＩＣカードに対して送信する送信データのボーレートを変更し、送信データを構成する全てのビットのビット幅を一律に変更して、ＩＣカードへ送信する。
【０００７】
ところが、実際の通信においては送信データを構成する一部のビットのビット幅が乱れ誤差を含むことが想定される。このため、ＩＣカード評価装置により送信データを構成する全てのビット幅を一律に変更してしまうと、ＩＣカードによる受信データのマージンを正しく測定することができない。つまり、ＩＣカードの通信性能を正しく評価できないことがある。
【０００８】
本発明の目的は、上記課題を解決するためになされたものであり、携帯可能電子装置に対して送信する送信データを構成する任意の１ビットまたは任意のビットから別のビットまでの間の複数ビットのビット幅を自由に変化させ、携帯可能電子装置により受信可能なデータのビット幅のマージン測定精度を向上することが可能な携帯可能電子装置の評価装置を提供することにある。
【課題を解決するための手段】
【０００９】
この発明の携帯可能電子装置の評価装置は、例えば以下のように構成されている。
【００１０】
この発明の一例の携帯可能電子装置の評価装置は、携帯可能電子装置に対して送信されるデータのビット幅を制御し、携帯可能電子装置の通信性能を評価する携帯可能電子装置の評価装置であって、送信ビット列の中のビット幅の変更対象となるビットを指定する指定手段と、ビット幅の変更値を設定する設定手段と、送信ビット列の中から前記指定手段により指定されたビットを検出する検出手段と、前記設定手段により設定された変更値に基づき、前記検出手段により検出されたビットのビット幅を制御する制御手段とを備えている。
【００１１】
また、この発明の一例の携帯可能電子装置の評価装置は、携帯可能電子装置に対して送信されるデータのビット幅を制御し、携帯可能電子装置の通信性能を評価する携帯可能電子装置の評価装置であって、所定数のビットを含むキャラクタにより構成される送信ビット列の各ビットのビット幅を設定するとともに、このビット幅に基づき１ビット幅を決定するためのデータ送信タイミング用のクロックのカウント数を設定する第１の設定手段と、送信ビット列の中のビット幅の変更対象となるビット列の先頭位置に相当する第１のキャラクタに含まれる第ｎ番目のビットを指定するとともに、変更対象となるビット列の最終位置に相当する第２のキャラクタに含まれる第ｍ番目のビットを指定する指定手段と、前記変更対象となるビット列の列幅の変更値を設定するとともに、この列幅の変更値に基づき前記変更対象となるビット列に含まれる１ビットあたりのビット幅の変更値を算出し、この算出された１ビットあたりのビット幅の変更値に基づき１ビット幅を決定するためのデータ送信タイミング用のクロックのカウント数を設定する第２の設定手段と、送信ビット列のビット数をカウントし、この送信ビット列の中から前記指定手段により指定された先頭位置に相当する第１のキャラクタに含まれる第ｎ番目のビットを検出するとともに、最終位置に相当する第２のキャラクタに含まれる第ｍ番目のビットを検出する検出手段と、前記第１の設定手段により設定されたカウント数に基づき前記クロックをカウントして前記検出手段により検出された先頭位置に相当する第１のキャラクタに含まれる第ｎ番目のビットから最終位置に相当する第２のキャラクタに含まれる第ｍ番目のビットにより構成されるビット列を除く前記送信ビット列の各ビットのビット幅を制御するとともに、前記第２の設定手段により設定されたカウント数に基づき前記クロックをカウントして前記検出手段により検出された先頭位置に相当する第１のキャラクタに含まれる第ｎ番目のビットから最終位置に相当する第２のキャラクタに含まれる第ｍ番目のビットから構成されるビット列に含まれる各ビットのビット幅を制御する制御手段とを備えている。
【発明の効果】
【００１２】
本発明によれば、携帯可能電子装置に対して送信する送信データを構成する任意の１ビットまたは任意のビットから別のビットまでの間の複数ビットのビット幅を自由に変化させ、携帯可能電子装置により受信可能なデータのビット幅のマージン測定精度を向上することが可能な携帯可能電子装置の評価装置を提供できる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照し、本発明の実施形態について説明する。
【００１４】
図１は、本発明の一例に係るＩＣカード評価装置（携帯可能電子装置の評価装置）の概略構成を示すブロック図である。
【００１５】
ＩＣカード評価装置１は、操作部１０１，１０２，１０３、制御部（ＣＰＵ）１０４、クロック生成部１０５、電源部１０６、ＲＯＭ１０７、ワークＲＡＭ１０８、ＩＣカードインターフェース部１０９、シリアルＩ／Ｏインターフェース１１０等を備えている。
【００１６】
制御部１０４は、ＩＣカード３に対して送信されるデータのビット幅を制御し、ビット幅が制御された送信データの送信を制御し、ＩＣカード３からのレスポンスに基づきＩＣカード３により受信可能なデータのビット幅のマージンを測定し、ＩＣカード３の通信性能を評価する。クロック生成部１０５は、１ビット幅を決定するためのデータ送信タイミング用のクロックを生成する。
【００１７】
電源部１０６は、各部で必要な電力を供給する。ＲＯＭ１０７は、制御部１０１の動作プログラム等を記憶する。ワークＲＡＭ１０８は、ＩＣカード評価動作中に必要なデータを一時的に記憶する。
【００１８】
ＩＣカードインターフェース部１０９は、ＩＣカードとの間でデータ通信（シリアル通信）を行なうためのインターフェースである。例えば、非接触型ＩＣカードをターゲットにする場合は、このＩＣカードインターフェース部１０９はアンテナにより構成される。シリアルＩ／Ｏインターフェース部１１０は、上位装置２との間でデータ通信（シリアル通信）を行なうためのインターフェースである。
【００１９】
操作部１０１は、シリアルＩ／Ｏインターフェース部１１０のボーレートを設定する。ＩＣカード３へ送信する送信データの基本ボーレートも、この操作部１０１で設定したボーレートと同一レートとなる。
【００２０】
操作部１０２は、ＩＣカード３へ送信する一つの電文の内、ＡキャラクタのＢビットから、ＣキャラクタのＤビットまでのビット列幅を変更する為、Ａ，Ｂ，Ｃ，Ｄを設定する。例えば、Ａ＝Ｃ，Ｂ＝Ｄとなる場合は、ＡキャラクタのＢビット（１ビット）のみのビット幅が変更されることになる。
【００２１】
操作部１０３は、任意のビット列（ｎビット）に対し、そのビット列の幅が、「（ｎ±ａ）ビット（ｅｔｕ）」となるようなａの値を設定する。ａの値は、０．０１間隔で設定できるものとする。
【００２２】
ここで、図３及び図４を参照して、上記した「Ａ，Ｂ，Ｃ，Ｄ，ａ」の設定について具体的に説明する。例えば、ＩＣカード評価装置１によりＩＣカード３へ送信されるデータが、図３に示すような３つのキャラクタ（キャラクタ１、キャラクタ２、キャラクタ３）であると仮定する。なお、この例では、各キャラクタは、スタートビット（ＳＴ）、データビット（０〜７）、１ビット（Ｐ）、ストップビット（ＳＰ）で構成されている。例えば、キャラクタ２の６ｂｉｔからキャラクタ３の１ｂｉｔまでの通信レートを変更したい場合は、Ａ＝２、Ｂ＝６、Ｃ＝３、Ｄ＝１と設定する。
【００２３】
更に、「ａ＝０．５」と設定した場合は、図４に示すように、キャラクタ２の６ｂｉｔからキャラクタ３の１ｂｉｔまでの７ビットの幅が以下のように広くなるものとする。当初の１ビットのビット幅をαと定義すると、キャラクタ２の６ｂｉｔからキャラクタ３の１ｂｉｔまでの７ビットの幅はα×７となる。これに対して、変更後はキャラクタ２の６ｂｉｔからキャラクタ３の１ｂｉｔまでの７ビットの幅は（α×７）＋０．５αとなる。つまり、変更後の１ビットのビット幅はα＋０．５α／７となる。
【００２４】
制御部１０４は、ＩＣカード３へ送信する送信データのビット幅を次のようにして制御する。制御部１０４は、クロック生成部１０５により生成されるクロックをカウントしたタイミングでｈｉｇｈ／ｌｏｗを切り替えてビット幅を決定する。つまり、制御部１０４は、操作部１０１により設定されたボーレートになるような“１ビット幅を決定するためのクロックのカウント数”を予め算出し、この１ビット幅分のクロックのカウント数をカウントしたタイミングで、ｈｉｇｈ／ｌｏｗを切り替える。これにより、操作部１０１により設定された基本ボーレートにより、ＩＣカード３に対してデータが送信される。
【００２５】
図５は、クロックのカウントによる１ビット幅の制御を説明するための図である。図５に示すように、クロック生成部１０５により生成されるクロックをカウントし、ある特定のカウント数（例えばカウント数(1)やカウント数(2)）となったタイミングで１ｂｉｔの幅を制御する。その為、通信レートの設定は、このカウント数により増減する。
【００２６】
例えば、クロックのカウント数(1)は、基準となる通信レートを実現する為のカウント数である。クロックのカウント数(2)は、例えば、上記説明したようにａ＝０．５を実現するためのカウント数であって、Ａ，Ｂ，Ｃ，Ｄで指定した範囲における１ビットの幅が基準レートと比較して広くなる為、カウント数(2)はカウント数(1)よりも大きい数となる。
【００２７】
図２を参照して、本発明の一例のビット幅制御について説明する。ＩＣカード評価装置１の制御部１０４は、操作部１０１の設定を読み込み（ＳＴ１１）、シリアルＩ／Ｏインターフェース部１１０のボーレートを設定し（ＳＴ１２）、設定されたボーレートを実現する為の“１ビット幅を決定するためのクロックのカウント数(1)”を算出する（ＳＴ１３）。つまり、操作部１０１及び制御部１０４は、第１の設定手段として機能する。
【００２８】
次に、制御部１０４は、操作部１０２の設定を読み込み（ＳＴ１４）、ビット幅を変更するビット列の先頭ビットの位置と最終ビットの位置とをビット数のカウント値等で把握する（ＳＴ１５）。つまり、操作部１０２及び制御部１０４は、指定手段として機能する。
【００２９】
次に、制御部１０４は、操作部１０３の設定を読み込み（ＳＴ１６）、設定されたビット列の１ビットあたりの幅を実現する為の“１ビットあたりの内部クロックカウント数(2)”を算出する（ＳＴ１７）。つまり、操作部１０３及び制御部１０４は、第３の設定手段として機能する。
【００３０】
ＩＣカード評価装置１は、シリアルＩ／Ｏインタフェースを介し、操作部１０１にて設定されたボーレートで、上位装置２からＩＣカードへ送信する電文を受信し（ＳＴ１８）、制御部１０４の制御により受信電文をＲＡＭ１０８へ格納する。
【００３１】
続いて、制御部１０４は、送信タイミング用のカウント数(1)を設定し（ＳＴ１９）、クロック生成部１０５により生成されるクロックをカウント数(1)だけカウントしたタイミングにより決定されるビット幅の１ビットを順次送信する（ＳＴ２０、ＳＴ２１ＮＯ、ＳＴ２２、ＳＴ２３、ＳＴ２４、…）。
【００３２】
操作部１０２により把握したビット列の先頭ビットを送信するタイミングで（ＳＴ２１、ＹＥＳ）、ビット幅を決定するためのカウント数をカウント数(2)に変更し（ＳＴ２５）、クロック生成部１０５により生成されるクロックをカウント数(2)だけカウントしたタイミングにより決定されるビット幅の１ビットを順次送信する（ＳＴ２７、ＳＴ２８ＮＯ、ＳＴ２９、…）。
【００３３】
操作部１０２により把握したビット列の最終ビットを送信した後（ＳＴ２６、ＹＥＳ）、１ビットあたりのカウント数を元に戻す。つまり、カウント数(2)からカウント数(1)へ戻し（ＳＴ３０）、クロック生成部１０５により生成されるクロックをカウント数(1)だけカウントしたタイミングにより決定されるビット幅の１ビットを順次送信する（ＳＴ２７、ＳＴ２８ＮＯ、ＳＴ２９、ＳＴ２６ＮＯ、…）。
【００３４】
ＩＣカード３へ送信した電文に対するレスポンスは、操作部１０１で設定したボーレート（１ビット当たりのカウント数(1)）で受信し（ＳＴ３２）、受信後は、シリアルＩ／Ｏインタフェース１１０を介して上位装置１へレスポンス電文を送信する（ＳＴ３３）。
【００３５】
上記説明したように、本発明のＩＣカード評価装置は、データ中の任意のビットから別の任意のビットまでのビット幅だけを変更することができる。これにより、ＩＣカードにより受信可能なデータのビット幅のマージン測定精度を向上することができる。
【００３６】
なお、本願発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００３７】
【図１】本発明の一例に係るＩＣカード評価装置（携帯可能電子装置の評価装置）の概略構成を示すブロック図である。
【図２】本発明の一例のビット幅制御を説明するためのフローチャートである。
【図３】ＩＣカードへ送信する電文中の任意のビットから別の任意のビットの指定を説明するための図である。
【図４】指定した任意のビットから別の任意のビットまでのビット幅の変更を説明するための図である。
【図５】クロックのカウント数とビット幅の制御を説明するための図である。
【符号の説明】
【００３８】
１…ＩＣカード評価装置、２…上位装置、３…ＩＣカード、１０１、１０２、１０３…操作部、１０４…制御部（ＣＰＵ）、１０５…クロック生成部、１０６…電源部、１０７…ＲＯＭ、１０８…ワークＲＡＭ、１０９…ＩＣカードインターフェース部、１１０…シリアルＩ／Ｏインターフェース
【図１】
2005338927.tif 000003
【図２】
2005338927.tif 000004
【図３】
2005338927.tif 000005
【図４】
2005338927.tif 000006
【図５】
2005338927.tif 000007