(57)【要約】【課題】  窒化ガリウム系半導体素子における静電耐圧の不安定さを、できるだけ抵抗の上昇を抑えながら、克服することを目的とする。【解決手段】  ｐ型不純物を有しｐ型の伝導性を示す窒化ガリウム系半導体層（ｐ型層）を備えてなる窒化ガリウム系半導体素子において、ｐ型層は表層部とそれより内部の深底部からなり、深底部は、ｐ型不純物との伝導性を失わない範囲で水素とを共存させた領域となっている、ことを特徴とするｐ型層を含む窒化ガリウム系半導体素子。  上記深底部におけるｐ型不純物に対する水素の原子濃度の比率は略１：１が好ましく、また深底部の厚さはｐ型層の厚さの４０〜９９．９％が好ましい。更にｐ型層の表層部における水素の含有量を深底部の含有量未満、好ましくは２／３以下とする。【選択図】            図１
2005286318.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型不純物を含有しｐ型の伝導性を示す窒化ガリウム系化合物半導体層（ｐ型層）を備えてなる窒化ガリウム系半導体素子に於いて、ｐ型層は表層部とそれより内部の深底部からなり、該深底部はｐ型不純物と水素とを共存させた領域となっている、ことを特徴とする窒化ガリウム系半導体素子。
【請求項２】
上記ｐ型不純物は、添加（ドーピング）或いはイオン注入により含有されていることを特徴とする、請求項１に記載の窒化ガリウム系半導体素子。
【請求項３】
ｐ型層内の深底部におけるｐ型不純物に対する水素の原子濃度の比率が略１：１であることを特徴とする、請求項１乃至２に記載の窒化ガリウム系半導体素子。
【請求項４】
ｐ型層内の深底部の膜厚を、ｐ型層の厚さ（全厚）に対して、４０％以上で９９．９％以下とした、ことを特徴とする請求項１または３に記載の窒化ガリウム系半導体素子。
【請求項５】
ｐ型層内の深底部の膜厚を、ｐ型層の全厚に対し、７０％以上とした、ことを特徴とする請求項４に記載の窒化ガリウム系半導体素子。
【請求項６】
ｐ型層の表層部における水素の含有量を、深底部の含有量未満としたことを特徴とする請求項１及至５の何れか１項に記載の窒化ガリウム系半導体素子。
【請求項７】
ｐ型層の表層部における水素の含有量を、深底部の含有量に対し、２／３以下としたことを特徴とする請求項１及至６の何れか１項に記載の窒化ガリウム系半導体素子。
【請求項８】
ｐ型層の表層部における水素の含有量を、深底部の含有量に対し、１／２以下としたことを特徴とする請求項１及至７の何れか１項に記載の窒化ガリウム系半導体素子。
【請求項９】
ｐ型層の表層部における水素の含有量を、深底部の含有量に対し、１／３以下とした、ことを特徴とする請求項１乃至８の何れか１項に記載の窒化ガリウム系半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）やｐｉｎ型受光素子等のｐ型窒化ガリウム系半導体層を備えた窒化ガリウム系半導体素子に関する。
【背景技術】
【０００２】
組成式ＡｌＸＧａＹＩｎＺＮ（０≦Ｘ，Ｙ，Ｚ≦１、Ｘ＋Ｙ＋Ｚ＝１）等で表記される窒化ガリウム（ＧａＮ）系半導体材料は、短波長可視光から紫外光領域に相当するエネルギーの直接遷移型のバンドギャップ（ｂａｎｄ  ｇａｐ）を有するため、従来から、青色、緑色、或いは紫外ＬＥＤやＬＤ等のｐｎ接合型構造の発光素子を構成するに利用されている（例えば、特許文献１参照）。
【０００３】
ｐｎ接合型窒化ガリウム系半導体発光素子を構成するための、ｐ型伝導性のＧａＮ系半導体層は、従来から、元素周期律表の第II族元素をｐ型不純物（第II族不純物）として添加して形成されている。例えば、ＧａＮ層にイオン注入手段に依り、マグネシウム（Ｍｇ）や亜鉛（Ｚｎ）等の第II族不純物を添加する技術が既に開示されている（例えば、特許文献２参照）。
【０００４】
第II族不純物を添加した窒化ガリウム系半導体層は、しかしながら、そのままではｐ型の電導を呈する良導電層とは一般にならない。この原因は、例えば、気相成長時に成長環境から層内に浸透して来る水素（Ｈ）が、添加された第II族不純物を電気的に補償し、不活性化させるためとされている。このため、従来では、第II族不純物を添加した窒化ガリウム系半導体層を形成した後、層内の水素を層外へ出来るだけ逸脱させるために熱処理（例えば、特許文献３参照）を施す技術手段が採られている。その他、第II族不純物を電気的に活性化させる技術手段として荷電粒子照射手段が既知である（例えば、特許文献４参照）。
【０００５】
【特許文献１】特公昭５５−  ３８３４号公報
【特許文献２】特開昭５１−７１５９０号公報
【特許文献３】特開平６−２３７０１２号公報
【特許文献４】特開昭５３−２０８８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、第II族元素をｐ型不純物として添加したＧａＮ系半導体層から殆どの量の水素を除去して得た低抵抗でｐ型の導電層を利用して、例えば、ｐｎ接合型ＬＥＤを構成しても、必ずしも良好な整流特性或いは静電耐圧特性が安定して得られるとは限らない。特に、静電耐圧に関しては、ｐ型ＧａＮ系半導体層を設けるための基板として、導電性の例えば、珪素（Ｓｉ）単結晶（シリコン）、炭化珪素（ＳｉＣ）、及び砒化ガリウム（ＧａＡｓ）を用いた場合でさえも、必ずしも安定して良好とはならないのが現状である。
【０００７】
本発明は、上記の様な従来のｐ型ＧａＮ系半導体層を用いて構成された、例えば窒化ガリウム系ＬＥＤに於ける静電耐圧の不安定さを、できるだけ抵抗の上昇を抑えながら克服し、静電耐圧を向上させることを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明は上記の目的を達成するためになされたもので、以下の各項の発明からなる。
（１）  ｐ型不純物を含有しｐ型の伝導性を示す窒化ガリウム系化合物半導体層（ｐ型層）を備えてなる窒化ガリウム系半導体素子に於いて、ｐ型層は表層部とそれより内部の深底部からなり、該深底部はｐ型不純物と水素とを共存させた領域となっている、ことを特徴とするｐ型層を含む窒化ガリウム系半導体素子。
（２）  上記ｐ型不純物は、添加（ドーピング）、或いはイオン注入により含有されていることを特徴とする、上記（１）に記載の窒化ガリウム系半導体素子。
（３）  ｐ型層内の深底部におけるｐ型不純物に対する水素の原子濃度の比率が略１：１であることを特徴とする、上記（１）乃至（２）に記載の窒化ガリウム系半導体素子。
【０００９】
（４）  ｐ型層内の深底部の膜厚を、ｐ型層の厚さ（全厚）に対して、４０％以上で９９．９％以下とした、ことを特徴とする上記（１）または（３）に記載の窒化ガリウム系半導体素子。
（５）  ｐ型層内の深底部の膜厚を、ｐ型層の全厚に対し、７０％以上とした、ことを特徴とする上記（４）に記載の窒化ガリウム系半導体素子。
（６）  ｐ型層の表層部における水素の含有量を、深底部の含有量未満としたことを特徴とする上記（１）乃至（５）の何れかに記載の窒化ガリウム系半導体素子。
【００１０】
（７）  ｐ型層の表層部における水素の含有量を、深底部の含有量に対し、２／３以下としたことを特徴とする上記（１）乃至（６）の何れかに記載の窒化ガリウム系半導体素子。
（８）  ｐ型層の表層部における水素の含有量を、深底部の含有量に対し、１／２以下としたことを特徴とする上記（１）乃至（７）の何れかに記載の窒化ガリウム系半導体素子。
（９）  ｐ型層の表層部における水素の含有量を、深底部の含有量に対し、１／３以下とした、ことを特徴とする上記（１）乃至（８）の何れかに記載の窒化ガリウム系半導体素子。
【発明の効果】
【００１１】
本発明によれば、ｐ型層内にｐ型不純物と共に特定量の範囲で水素を含有させた高抵抗の深底部を内在させたｐ型ＧａＮ系半導体層を用いてＧａＮ系半導体素子を形成したので、静電耐圧に優れるＧａＮ系半導体ＬＥＤが得られる。
【００１２】
さらに、水素を残留させた高抵抗の深底部を内在させ、且つ、その深底部の上方の層（表層部）に、水素原子濃度を深底部の濃度未満好ましくは深底部の２／３以下等に減じた低抵抗の領域とした、ｐ型ＧａＮ系半導体層を用いてＧａＮ系半導体素子を形成したので、静電耐圧に優れると共に、ｐ型層全体の水素濃度を深底部と同様に含有させた場合に比べ順方向電圧の低いＧａＮ系半導体ＬＥＤとすることができる。
【発明を実施するための最良の形態】
【００１３】
本発明の窒化ガリウム系半導体素子は、ｐ型の伝導性を示す窒化ガリウム（ＧａＮ）系化合物半導体層（ｐ型層）を備えており、ｐ型層は表層部とそれより内部の深底部からなり、深底部にはｐ型の不純物と水素が共存していることが特徴である。半導体素子のその他の構成は従来公知のものをそのまま利用することができる。
【００１４】
基板上に、ｐ型層を成長させるには、分子線エピタキシャル（ＭＢＥ）、有機金属化学的気相堆積（ＭＯＣＶＤ）、ハイドライド気相成長（ＨＶＰＥ）などの気相成長手段を利用することができる。ＧａＮ系半導体層を構成する窒素の原料（窒素源）としてアンモニア、ヒドラジン、アジ化物などを用いることができる。また、第III族構成元素の原料として、トリメチルガリウム、トリエチルガリウム、トリメチルインジウム、トリメチルアルミニウムなどを用いることができる。
【００１５】
ｐ型層の気相成長時に添加するｐ型不純物（ドーパント）しては、Ｍｇ、亜鉛（Ｚｎ）、ベリリウム（Ｂｅ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、カドミウム（Ｃｄ）、及び水銀（Ｈｇ）等の第II族元素を例示できる。炭素（Ｃ）等の第IV族に属する両性不純物もあるが、Ｍｇ等の第II族元素をｐ型不純物として利用するのが望ましい。Ｍｇ等のｐ型不純物は、その不純物の層内に於ける原子濃度が５×１０１８ｃｍ−３以上で、１×１０２０ｃｍ−３以下となる様に添加されているのが望ましい。この不純物の濃度はｐ型層内で深底部でもその上の層（表層部）でも殆ど変わりはない。ｐ型層の内部のｐ型不純物の濃度は、一般的な２次イオン質量分析法（ＳＩＭＳ）、オージェ（Ａｕｇｅｒ）電子分光法（ＡＥＳ）等の分析手段に依り定量できる。
【００１６】
本発明におけるｐ型層はｐ型ＧａＮクラッド層、ｐ型ＧａＮコンタクト層などｐ型のＧａＮ系層であれば制限無く適用することができ、これらの少なくとも一つの層に適用することができる。
ｐ型層を、それとは格子整合しない結晶基板上に積層をするに際しては、シーディングプロセス（Ｓｅｅｄｉｎｇ  Ｐｒｏｃｅｓｓ：ＳＰ）法（特開２００３−２４３３０２号公報）と呼ばれる格子不整合結晶エピタキシャル成長技術を好都合に利用できる。
ｐ型層の深底部を含む全体の膜厚（全厚）は、一般的には０．５μｍ以下であり、望ましくは０．２μｍ以下、更に望ましくは０．１μｍ以下である。膜厚の下限は１ｎｍ程度が好ましい。ｐ型層の全厚は、気相成長時に於ける、成長反応系への第III族構成元素の原料の供給時間を調節すれば、制御できる。ｐ型層の全厚は、例えば、光学顕微鏡、走査型電子顕微鏡（ＳＥＭ）、透過型電子顕微鏡（ＴＥＭ）等の観察より知れる。
【００１７】
上記の如くの全厚を有するｐ型層にあって、本発明では層内の深底部に水素を残存させる。深底部とはｐ型層の表面からみた奥部であり、図１の例で示すとコンタクト層１０７−１の領域である。この水素を残存させた深底部では、ｐ型不純物と残存させた水素との原子濃度の比率は、略１：１とするのが好適である。したがって水素濃度は上記の不純物濃度と略同じ５×１０１８ｃｍ−３以上、１×１０２０ｃｍ−３以下が好ましい。ｐ型不純物と残存させた水素原子とで、電気的に不活性な複合体を定量的にこの領域で形成するためである。ｐ型層の表層部の水素含有量は深底部の含有量未満が適し、好ましくは深底部の含有量の２／３以下、さらに好ましくは１／２以下、最も好ましくは１／３以下である。ｐ型不純物と水素の原子濃度は、例えば、ＳＩＭＳ等の分析手段を利用して定量できる。
【００１８】
このｐ型不純物を、電気的に不活性化させるために水素を残存させると、順方向電圧（Ｖｆ）や閾値電圧（Ｖｔｈ）が増加することも考えられるが、膜厚が薄いため現実にはほとんど影響がない。深底部はｐ型層の全体の厚さ（全厚）に対して、４０％以上で９９．９％以下の厚さの領域である。また特に、ｐ型層の全厚に対し、７０％以上で９９．９％以下の領域が好ましい。ｐ型層の深底部と表層部の境界面はｐ型層で最も高い水素濃度の２／３の濃度の位置とし、ＳＩＭＳにより判別する。
【００１９】
ｐ型不純物と電気的に不活性な複合体を形成している殆ど全ての水素を層外へできるだけ逸脱させる従来の熱処理手段は、本発明に係わる深底部の領域に特定量の水素を残存させる技術手段とは異なるものである。
本発明では、ｐ型不純物を添加してｐ型不純物を含む層を形成したる後、不活性ガスを主体として構成した雰囲気内に於いて、制御された速度で同層を冷却して、特定量の水素を残存させて領域を形成することができる。冷却を開始する温度が、ｐ型不純物を含む層の形成温度である場合、冷却速度が大きい程、水素を敢えて残存させた領域の厚みは減少する。また、冷却速度が同一である場合、冷却を開始する温度が高温である程、水素を残存させた領域の厚みは減少する。
【００２０】
ｐ型不純物を含む層の冷却は、例えば、窒素（Ｎ２）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）等の不活性ガスと水素（Ｈ２）ガスとの混合雰囲気内でも実施できる。水素の体積含有率をより大とする雰囲気中で冷却すると、水素を敢えて残存させた領域の厚みをより増加させられる。しかし、水素ガスの体積含有率は４０％以下とするのが好適である。水素ガスの含有量を極端に大とすると、雰囲気中からｐ型不純物を含む層の内部へ入り込み水素の量が増えるため、水素を残存させる領域の厚みを良好に制御するに難を来たす。
【００２１】
ｐ型層内に特定量の水素を残存させる領域（深底部）の厚みは、冷却開始温度、冷却速度、及び雰囲気の構成に加え、冷却を行う設備の形状等にも依存して異なるものとなる。このためこれらの条件は一概には規定できないが、ＭｇをドーピングしたＧａＮ層を、その成長温度である１０５０℃から、窒素９５体積％−水素体積５％の混合雰囲気内で、室温に至る迄、冷却する場合、本発明に係わる水素を残存させた領域を形成するに適する冷却速度は、総じて、毎分４０℃以上で３００℃以下である。アルミニウム（Ａｌ）を含む例えば、ＡｌＸＧａＹＮ（０≦Ｘ，Ｙ≦１，Ｘ＋Ｙ＝１）層の場合、冷却速度はより小さい（遅い）速度も許容される。
【００２２】
冷却速度並びに冷却する際の雰囲気ガスの構成を変化させても、ｐ型層内に添加されたｐ型不純物の原子濃度の分布は、然して変化しない。従って、層内に含まれている水素の減少率の冷却速度依存性等を、予め、調査しておけば、その減少率を基に、冷却速度等を調整して、ｐ型層の深底部に、ｐ型不純物と水素との原子濃度比率を略１：１とする領域を形成することも可能となる。
【００２３】
ｐ型層の層内の全てに水素を残存させると、また低い接触抵抗のオーミック電極の形成を阻害する。これらのことから、ｐ型層をオーミック電極を形成するためのコンタクト（ｃｏｎｔａｃｔ）層等として利用する場合、水素を残留させる領域を深底部に設け、一方で表面側は低抵抗としたｐ型層を用いるのが好都合である。
【００２４】
ｐ型オーミック電極を形成するためｐ型コンタクト層、或いはｎ型ＧａＮ系半導体層と接合させて低い順方向電圧をもたらすｐｎ接合構造を構成するためのｐ型層等にあっては、表層部の水素原子の含有量は、同層の深底部の領域に敢えて残存させた水素原子の含有量未満、さらには２／３以下等前記した範囲とするのが望ましい。残存させる水素の濃度を減少させることで、ｐ型層の表層部を低抵抗層となすことができる。
【００２５】
ｐ型層の表層部に、水素原子の濃度を減じたために、電気的に活性化されたｐ型不純物を多く含む低抵抗領域を形成するには、不活性ガスのみから構成される雰囲気内で冷却するのが効果的である。例えば、窒素、アルゴンまたはヘリウムから構成した雰囲気内で冷却するのが効果的である。具体的には、例えば、ＭＯＣＶＤ法によってｐ型不純物を含む層を成長させた後、成長時の雰囲気を構成していた水素ガスを主に窒素ガスからなる雰囲気に切り替え、冷却すると形成できる。このことからして、冷却開始時に、上記の好ましい比率で水素を含む雰囲気内で、ｐ型層の深底部に多量に水素原子を含む領域を形成し、その後、雰囲気を構成するガスを、不活性ガスを主体とする雰囲気として冷却すれば、深底部を多量の水素原子を残留させた高抵抗の領域とし、併せて、表層部の水素原子の濃度を深底部の領域に対し、上記範囲とする低抵抗領域とするｐ型層を形成できる。
【００２６】
ｐ型層の表層部に低抵抗領域を形成する際の冷却速度は、深底部に多量の水素原子を残留させる領域を形成する場合の冷却速度より大きく（早く）するのが好適である。ｐ型層の表層部に低抵抗層を形成するための冷却操作を、アンモニア（ＮＨ３）等の水素と窒素との化合物のガスを主体とする雰囲気内で行うことも想到されるが、水素と窒素との化学結合の開放に因り放出される、水素（原子）が冷却中のｐ型層の表層部に侵入する場合があり、好ましくない。
【００２７】
ｐ型不純物を添加したＧａＮ系半導体層の外部へ脱出させることなく、層内に残存させた水素は、同層の内部に高抵抗の領域を創出する作用を有する。
【００２８】
ｐ型不純物を添加したＧａＮ系半導体層の内部に残存させた水素によって形成される高抵抗領域は、素子駆動電流を例えば、発光層に平面的に拡散させる作用を有する。
【００２９】
また、ｐ型不純物を添加したＧａＮ系半導体層の内部に残存させた水素によって形成される高抵抗領域は、素子駆動電流の例えば、発光層への短絡的な流通を阻害する作用を有する。
【００３０】
本発明のIII族窒化物ｐ型半導体およびその製造方法は、各種半導体素子の製造に用いることができる。例えば、発光ダイオードやレーザーダイオードなどの半導体発光素子の他、各種高速トランジスターや受光素子などIII族窒化物ｐ型半導体を必要とする半導体素子の製造であるなら、どのような半導体素子の製造にも用いることが可能である。これら各種半導体素子の中でも、ｐｎ接合の形成と良好な特性の正極の形成を必要とする半導体発光素子の製造に特に好適に用いることができる。
【００３１】
本発明のIII族窒化物ｐ型半導体およびその製造方法を用いて製造したIII族窒化物半導体発光素子の構造の一例を示すと、基板上に必要に応じてバッファ層を介し、III族窒化物のｎ型半導体層、発光層およびｐ型半導体層を順次積層し、ｎ型半導体層に負極を、ｐ型半導体層に正極をそれぞれ設ける。ここで、最表面のｐ型の半導体層は、本発明で説明する構造をとる。
【００３２】
素子の基板には、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ、Ｓｉ、ＺｎＯ等その他の酸化物基板等従来公知の材料を何ら制限なく用いることができる。好ましくはサファイアである。バッファ層は、基板とその上に成長させるｎ型半導体層との格子不整合を調整するために必要に応じて設けられる。従来公知のバッファ層技術が必要に応じて用いられる。
【００３３】
ｎ型半導体層の組成および構造は、この技術分野でよく知られている公知の技術を用いて所望の組成および構造にすればよい。通常、ｎ型半導体層は負極と良好なオーミック接触が得られるコンタクト層と発光層よりも大きなバンドギャップエネルギーを有するクラッド層からなる。負極もこの技術分野でよく知られている公知の技術を用いて所望の組成および構造にすればよい。
【００３４】
発光層も、単一量子井戸構造（ＳＱＷ）および多重量子井戸構造（ＭＱＷ）等従来公知の組成および構造を何ら制限なく用いることができる。
【００３５】
ｐ型半導体層は本発明の製造方法によって表層部と深底部が形成される。それ以外の組成および構造については、この技術分野でよく知られている公知の技術を用いて所望の組成および構造にすればよい。通常、ｎ型半導体層と同様、正極と良好なオーミック接触が得られるコンタクト層と発光層よりも大きなバンドギャップエネルギーを有するクラッド層からなる。
【００３６】
本発明の方法で作製したｐ型層に接触させる正極の材料としては、Ａｕ、Ｎｉ、Ｃｏ、Ｃｕ、Ｐｄ、Ｐｔ、Ｒｈ、Ｏｓ、Ｉｒ、Ｒｕなどの金属を用いることができる。また、ＩＴＯやＮｉＯ、ＣｏＯなどの透明酸化物を含んでも構わない。透明酸化物を含む形態としては、塊として上記金属膜中に含んでも良いし、層状として上記金属膜と重ねて形成しても良い。
【００３７】
特に、Ｐｄ、Ｐｔ、Ｒｈ、Ｏｓ、Ｉｒ、Ｒｕ、などの白金族金属を正極材料として用いた場合に本発明を使用すると、ボンディングの際の熱による駆動電圧の上昇を防ぐことができるので、より大きな効果を発揮する。中でも、Ｐｄ、Ｐｔ、Ｒｈは高純度のものが比較的容易に入手することができ、使用しやすい。
【００３８】
本発明の方法で作製したｐ型層に接触させる材料は、ＩＴＯやＺｎＯ、ＳｎＯ、ＩｎＯなどの透明材料であっても良い。これらの透明導電性材料は、一般に金属の薄膜よりも良好な透光性を示すため、透明電極としてはむしろ積極的に使用したい材料である。
しかしこれまで、これらの材料の導電型はｎ型であり、ｐ型のＧａＮとは接触させてもオーミック接触を形成できなかった。本発明の技術を用いることにより、これらの導電性の透明材料とオーミック接触を実現することができる。
【００３９】
また、正極はほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。正極を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
素子の形態としては、透明正極を用いて半導体側から発光を取り出す、いわゆるフェイスアップ（ＦＵ）型としても良いし、反射型の正極を用いて基板側から発光を取り出す、いわゆるフリップチップ（ＦＣ）型としても良い。
【実施例】
【００４０】
（実施例１）
本実施例では、水素を故意に残留させた領域を含むｐ型ＧａＮ系半導体層を用いてＧａＮ系半導体ＬＥＤを構成する場合を例にして本発明の内容を具体的に説明する。
【００４１】
本実施例に記載するＬＥＤ１０を作製するために使用したエピタキシャル構造体１１の断面模式図を図１に示す。また、図２には、ＬＥＤ１０の平面模式図を示す。
【００４２】
積層構造体１１は、基板１０１としたサファイアのｃ面（（０００１）結晶面）上に、順次、アンドープＧａＮ層（層厚＝２μｍ）１０２、珪素（Ｓｉ）ドープｎ型ＧａＮ層（層厚＝２μｍ、キャリア濃度＝１×１０１９ｃｍ−３）１０３、Ｓｉドープｎ型Aｌ０．０７Ｇａ０．９３Ｎクラッド層（層厚＝１２．５ｎｍ、キャリア濃度＝１×１０１８ｃｍ−３）１０４、６層のＳｉドープＧａＮ障壁層（層厚＝１４．０ｎｍ、キャリア濃度＝１×１０１８ｃｍ−３）と５層のアンドープＩｎ０．２０Ｇａ０．８０Ｎの井戸層（層厚＝２．５ｎｍ）から多重量子構造の発光層１０５、Ｍｇドープｐ型Ａｌ０．０７Ｇａ０．９３Ｎクラッド層（層厚＝１０ｎｍ）１０６、及びＭｇドープＧａＮコンタクト層（層厚＝１００ｎｍ）１０７を積層して構成した。上記の積層構造体１１の各構成層１０２〜１０７は、一般的な減圧ＭＯＣＶＤ手段で成長させた。
【００４３】
特に、ＭｇドープＧａＮコンタクト層１０７は以下の手順に依り成長させた。
（１）ＭｇドープのＡｌ０，０７Ｇａ０．９３Ｎクラッド層１０６の成長が終了した後、成長反応炉内の圧力を２×１０４パスカル（Ｐａ）とした。
（２）トリメチルガリウムとアンモニアを原料とし、ビスシクロペンタマグネシウム（ｂｉｓ−Ｃｐ２Ｍｇ）をＭｇのドーピング源として、１０５０℃でＭｇドープＧａＮ層の気相成長を開始した。
（３）トリメチルガリウムとアンモニアとＭｇのドーピング源を、成長反応炉内へ４分間に亘り継続して供給して、層厚を０．１μｍとするＭｇドープＧａＮ層を成長させた。
（４）トリメチルガリウムとｂｉｓ−Ｃｐ２Ｍｇの成長反応炉内への供給を停止し、ＭｇドープＧａＮ層の成長を停止した。
【００４４】
コンタクト層１０７としたＭｇドープＧａＮ層の気相成長を終了させた後、直ちに、基板１０１の加熱するために利用していた、高周波誘導加熱式ヒータへの通電を停止した。これより、各構成層１０２〜１０７を気相成長させた成長反応炉内で積層構造体１１の冷却を開始した。冷却時の雰囲気は、積層構造体１１の各構成層を気相成長させるに使用した水素キャリアガスに、窒素を混合させて構成した。窒素と水素の混合比率は、体積比率で９５：５とした。この状態で、基板の温度を室温まで２０分を費やして降温した。従って、平均の冷却速度は毎分５３℃となった。
【００４５】
室温迄、冷却後、成長反応炉より積層構造体１１を取り出し、コンタクト層１０７とするＭｇドープＧａＮ層の層内でのマグネシウム及び水素の原子濃度を一般的なＳＩＭＳ分析法で定量した。Ｍｇ原子は、７×１０１９ｃｍ−３の濃度で、表面から深さ方向に略一定の濃度で分布していた。一方、水素原子は、表層部で約２×１０１９ｃｍ−３と少なくなっているものの、表面から深さ３０ｎｍ（表層部１０７−２）より深部では６×１０１９ｃｍ−３の略一定の濃度で存在していた。従って、下層１０６との接合界面から層厚の増加方向に７０ｎｍの厚さに至るＭｇドープｐ型ＧａＮ層１０７の深底部１０７−１には、Ｍｇと水素との原子濃度比率を略１：１とする領域が形成されているのが示された。この領域の抵抗は、電流−電圧（Ｉ−Ｖ）特性から大凡、２ｋΩと見積もられた。
【００４６】
上記のｐ型層をコンタクト層１０７として備えたエピタキシャル層構造体１１を用いてＬＥＤ１０を作製した。先ず、ｎ型オーミック電極１０８を形成する予定の領域に一般的なドライエッチングを施し、その領域に限り、ＳｉドープＧａＮ層１０３の表面を露出させた。露出させた表面部分には、チタン（Ｔｉ）／アルミニウム（Ａｌ）を重層させてなるｎ型オーミック電極１０８を形成した。その他の領域に在る、故意に水素を残留させた領域を内在するコンタクト層１０７の表面の略全域には、発光層からの発光をサファイア基板１０１側へ反射する機能を持たせた、白金（Ｐｔ）膜／ロジウム（Ｒｈ）膜／金（Ａｕ）膜を重層させたｐ型オーミック電極１０９を形成した。ｐ型コンタクト層１０７の表面と接触する金属膜は白金膜とした。
【００４７】
ｐ型及びｎ型のオーミック電極１０８，１０９を形成した後、サファイア基板１０１の裏面を、ダイヤモンド微粒などの砥粒を使用して研磨し、最終的に鏡面に仕上げた。その後、積層構造体１１を裁断し、３５０μｍ角の正方形の個別のＬＥＤ１０へと分離した。次に、サブマウントに、オーミック電極１０８，１０９を各々、接着して、フリップ型のチップとした。更にそれをリードフレーム上に載置した後、金（Ａｕ）線でリードフレームと結線した。
【００４８】
フリップ型にマウントしたＬＥＤのｐ側およびｎ側のオーミック電極１０８，１０９間に順方向電流を流して電気的特性及び発光特性を評価した。順方向電流を２０ｍＡとした際の順方向電圧（Ｖｆ）は３．２Ｖであった。また、サファイア基板１０１より外部へ透過して来る発光の波長は４５５ｎｍであった。また、一般的な積分球で測定された発光出力は１０ｍＷであった。この様な特性を示すＬＥＤは、直径２インチの円形基板１０１の略全面に形成された外観不良品を除く約１００００個のＬＥＤについて、ばらつきなく得られた。
【００４９】
また、ＬＥＤ１０について、簡易な静電破壊試験を実施した。静電気が突発的に印加されるのを想定して、パルス（ｐｌｕｓ）電圧を電極間に瞬間的に加え、その後、逆方向での電極間ショート（短絡）の有無を調査した。１００個の検体の内、１０００Ｖのパルス電圧印加で破壊されるＬＥＤチップは、１個であった。即ち、逆方向電圧（Ｖｒ）の不良発生率は、１％であった。
【００５０】
（比較例）
上記の実施例１とは、成長後の処理法を変えて、Ｍｇドープｐ型ＧａＮコンタクト層を形成した。本比較例では、実施例１に記載の積層構造体を、実施例１に記載と同一の手順、条件で形成した後、気相成長時に使用したキャリアガスの水素をそのまま流通し続け、３５０度℃迄、降温した。室温迄、冷却した後、気相成長に用いたとは別の熱処理炉を用いて、窒素雰囲気中で、９００℃で１分間、保持し、従来と同様のｐ型不純物を電気的に活性化するための熱処理を施した。
【００５１】
一般的な、ＳＩＭＳ分析に依り、本比較例に記載のＭｇドープｐ型ＧａＮ層の内部の水素原子濃度は、Ｍｇの原子濃度（７×１０１９ｃｍ−３）に比較すれば、約２桁以下であった。このため、ｐ型層内には、特に高濃度に水素が残存する領域は認められなかった。次に、実施例１と同様に、エピタキシャル積層構造体を加工し、マウントしてＬＥＤチップを作製した。ｎ型及びｐ型オーミック電極の重層構成や平面形状も実施例１と同一とした。
【００５２】
作製したＬＥＤチップの電気的な特性と発光の特性は、実施例１に記述したものと然して変化は認められなかった。しかし、上記の如くの静電破壊試験では、１００個のＬＥＤの内、１００Ｖのパルス電圧印加で破壊されるＬＥＤは５０個に達した。更に、１００Ｖの低電圧の瞬時印加で逆方向耐電圧の不良を発生させなかった５０個のＬＥＤも、１０００Ｖに於ける静電破壊検査試験で全数が電気的に破壊された。
【００５３】
実施例１に記載のＬＥＤと、本比較例のＬＥＤとの相違点は、ＭＧドープｐ型ＧａＮ層の内部に、水素を残存させた領域を形成したか否かのみである。上記の如く、本比較例に係わるＬＥＤの静電耐圧試験の結果は、すこぶる悪い。このことは、水素を残存させる領域を内在するｐ型ＧａＮ系半導体層は、静電耐圧に優れるＬＥＤを構成するに効果を奏することを教示していた。
【００５４】
（実施例２）
実施例２では、実施例１に記載したのと同一の積層構造体について、実施例１とは、異なる手法で冷却を施して、ＬＥＤを構成する場合を例にして、本発明の内容を説明する。
【００５５】
コンタクト層１０７としたＭｇドープＧａＮ層の気相成長を終了させた後、直ちに、基板１０１の加熱するために利用していた、高周波誘導加熱式ヒータへの通電を停止した。これより、各構成層１０２〜１０７を気相成長させた成長反応炉内で図１の積層構造体１１を１０５０℃から冷却し始めた。冷却時の雰囲気は、積層構造体１１の各構成層を気相成長させるに使用した水素キャリアガスに、窒素を混合させて構成した。窒素と水素の混合比率は、体積比率で９５：５とした。１０５０℃から８００℃に至る迄、毎分７０℃の速度で降温した。
【００５６】
次に、８００℃から６００℃へ、窒素のみから構成した雰囲気中で冷却した。この温度間の冷却速度は毎分この状態で、基板の温度を室温まで２０分を費やして降温した。従って、平均の冷却速度は毎分８５℃とした。
【００５７】
室温迄、冷却後、成長反応炉より積層構造体１１を取り出し、コンタクト層１０７とするＭｇドープＧａＮ層の層内でのマグネシウム及び水素の原子濃度を一般的なＳＩＭＳ分析法で定量した。Ｍｇ原子は、７×１０１９ｃｍ−３の濃度で、表面から深さ方向に略一定の濃度で分布していた。水素原子は、表層部で約５×１０１８ｃｍ−３と急激に減少していた。一方、表面から深さ３０ｎｍより深部では６×１０１９ｃｍ−３の略一定の濃度で存在していた。即ち、下層１０６との接合界面から層厚の増加方向に７０ｎｍの厚さに至るＭｇドープｐ型ＧａＮ層１０７の深底部には、Ｍｇと水素との原子濃度比率を略１：１とする高抵抗領域が形成されていた。また一方の表層部は、水素原子濃度を深底部のそれの１／１０未満とする低抵抗領域となった。Ｉ−Ｖ特性から、低抵抗領域の抵抗は約１Ωまたはそれ以下と見積もられた。
【００５８】
実施例１に記載したのと同様に、図２に示すフリップ型にマウントしたＬＥＤのｐ側およびｎ側のオーミック電極１０８，１０９間に順方向電流を流して電気的特性及び発光特性を評価した。順方向電流を２０ｍＡとした際の順方向電圧（Ｖｆ）は３．０Ｖであり、実施例１のＬＥＤチップより低値となった。また、サファイア基板１０１より外部へ透過して来る発光の波長は４５５ｎｍであった。また、一般的な積分球で測定された発光出力は１２ｍＷであった。この様な特性を示すＬＥＤは、直径２インチの円形基板１０１の略全面に形成された外観不良品を除く約１００００個のＬＥＤについて、ばらつきなく得られた。
【００５９】
また、ＬＥＤ１０について、簡易な静電破壊試験を実施した。静電気が突発的に印加されるのを想定して、パルス（ｐｌｕｓ）電圧を電極間に瞬間的に加え、その後、逆方向での電極間ショート（短絡）の有無を調査した。１００個の検体の内、１０００Ｖのパルス電圧印加で破壊されるＬＥＤチップは、１個であった。即ち、逆方向電圧（Ｖｒ）の不良発生率は、１％であった。
【産業上の利用可能性】
【００６０】
本発明の半導体素子は青色、緑色、紫外線等の発光ダイオード、レーザーダイオードやｐｉｎ型受光素子等に利用される。
【図面の簡単な説明】
【００６１】
【図１】実施例１に記載の積層構造体の積層構成を示す断面模式図である。
【図２】実施例１に記載のＬＥＤの平面模式図である。
【符号の説明】
【００６２】
１０  ＬＥＤ
１１  積層構造体
１０１  結晶基板
１０２  アンドープＧａＮ層
１０３  ｎ型ＧａＮ層
１０４  ｎ型ＡｌＧａＮクラッド層
１０５  多重量子井戸構造発光層
１０６  ｐ型ＡｌＧａＮクラッド層
１０７  ｐ型ＧａＮコンタクト層
１０７−１  ｐ型ＧａＮコンタクト層の深底部
１０７−２  ｐ型ＧａＮコンタクト層の表層部
１０８  ｎ型オーミック電極
１０９  ｐ型オーミック電極
【図１】
2005286318.tif 000003
【図２】
2005286318.tif 000004