(57)【要約】【目的】入力電源がダイオード接合の接合電位（順方向降下電圧）以下の低電圧電源であっても昇圧電圧を生成することのできる昇圧回路を提供する【構成】第１のインダクタおよび第１のコンデンサからなる第1の発振手段、ならびに第２のインダクタおよび第２のコンデンサからなる第２の発振手段に入力電源電圧を印加して入力電源電圧以上の電圧を発生させ、発生した電圧からダイオードを介して出力コンデンサに電流を注入・蓄積して昇圧電圧を得る。第１の発振手段の出力と接地電位とを接続する第１のスイッチング手段および第２の発振手段の出力と接地電位とを接続する第２のスイッチング手段を互いの出力で制御しあい、交互にインダクタの充電と放電を繰り返すことにより昇圧動作を継続する。【選択図】        図２
2005261013.tif 000002
【特許請求の範囲】
【請求項１】
第１のインダクタと第１のコンデンサを有し前記第１のインダクタの一端と前記第1のコンデンサの一端とが接続された第1の発振手段、前記第1のインダクタの一端と第1の基準電位の間に接続された第1のスイッチング手段、前記第1のインダクタの一端にアノードが接続された第1のダイオード、第２のインダクタと第２のコンデンサを有し前記第２のインダクタの一端と前記第２のコンデンサの一端とが接続された第２の発振手段、前記第２のインダクタの一端と前記第１の基準電位の間に接続された第２のスイッチング手段、前記第２のインダクタの一端にアノードが接続された第２のダイオード、および一端が前記第1のダイオードのカソードと前記第２のダイオードのカソードに共通に接続され他端が前記第1の基準電位に接続された第３のコンデンサを有し、前記第1のインダクタの一端の電位により前記第２のスイッチング手段のオン・オフを制御し、前記第２のインダクタの一端の電位により前記第1のスイッチング手段のオン・オフを制御することを特徴とする昇圧回路。
【請求項２】
前記第1のインダクタの一端と前記第1の基準電位の間に接続された第１のシャントレギュレータ回路を有し、前記第２のインダクタの一端と前記第1の基準電位の間に接続された第２のシャントレギュレータ回路を有することを特徴とする請求項１に記載の昇圧回路。
【請求項３】
前記第１のシャントレギュレータ回路は前記第1のインダクタの一端と前記第1の基準電位の間に直列に接続された第１および第２の抵抗、第１の演算増幅器、および前記第1のインダクタの一端と前記第1の基準電位の間に接続された第１のＮチャネルＭＯＳＦＥＴを有し、前記第１の演算増幅器の非反転入力端子と前記第１および第２の抵抗の接続点とが接続され、前記第１の演算増幅器の反転入力端子に第２の基準電位が接続され、前記第１の演算増幅器の出力が前記第１のＮチャネルＭＯＳＦＥＴのゲートに接続されていて、
前記第２のシャントレギュレータ回路は前記第２のインダクタの一端と前記第1の基準電位の間に直列に接続された第３および第４の抵抗、第２の演算増幅器、および前記第２のインダクタの一端と前記第1の基準電位の間に接続された第２のＮチャネルＭＯＳＦＥＴを有し、前記第２の演算増幅器の非反転入力端子と前記第３および第４の抵抗の接続点とが接続され、前記第２の演算増幅器の反転入力端子に前記第２の基準電位が接続され、前記第２の演算増幅器の出力が前記第２のＮチャネルＭＯＳＦＥＴのゲートに接続されることを特徴とする請求項２に記載の昇圧回路。
【請求項４】
前記第１のスイッチング手段がそのゲートが前記第２のインダクタの一端に接続されたＮチャネルＭＯＳＦＥＴであり、前記第２のスイッチング手段がそのゲートが前記第１のインダクタの一端に接続されたＮチャネルＭＯＳＦＥＴであることを特徴とする請求項１ないし３のいずれかに記載の昇圧回路。
【請求項５】
前記第1のコンデンサの他端および前記第２のコンデンサの他端が前記第１の基準電位に接続されていることを特徴とする請求項１ないし４のいずれかに記載の昇圧回路。
【請求項６】
入力部が前記第１のインダクタの他端に接続されたワンショットマルチバイブレータ、前記第１のインダクタの一端と前記第１の基準電位に接続されそのゲートが前記ワンショットマルチバイブレータの出力部に接続された第３のＮチャネルＭＯＳＦＥＴを有し、前記第1のコンデンサの他端が前記第１のインダクタの他端に接続され、前記第２のコンデンサの他端が前記第２のインダクタの他端に接続されていることを特徴とする請求項１ないし４のいずれかに記載の昇圧回路。
【請求項７】
前記ワンショットマルチバイブレータが入力部に一端が接続された第４のコンデンサおよび一端が前記第４のコンデンサの他端と接続され他端が前記第１の基準電圧に接続された第５の抵抗からなり、前記第４のコンデンサと前記第５の接続部を前記ワンショットマルチバイブレータの出力部とすることを特徴とする請求項６に記載の昇圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧電源から昇圧電圧を生成する昇圧回路に関する。
【背景技術】
【０００２】
自励発振の非絶縁型昇圧コンバータにより外部から供給される電圧を昇圧するものとして、例えば特許文献１に開示されている回路形態がある。以下、図６によりその説明を行う。図６に示す回路は昇圧チョッパレギュレータを構成するもので、入力端子１１０および１１１、起動用抵抗１１２、第１のトランジスタ１１３、ダイオード１１７、出力コンデンサ１１８、出力端子１１９および１２０、ダイオード１２４、第２のトランジスタ１２７、コンデンサ１２８、抵抗１２９、およびインダクタ１３０を有している。動作を説明すると、入力端子１１０から起動用抵抗１１２を介して第１のトランジスタ１１３のベースにベース電流が流れるため、まず第１のトランジスタ１１３がオン（導通）する。すると、第１のトランジスタ１１３のコレクタ電圧が低下するため、コンデンサ１２８を介して第２のトランジスタ１２７のベースに逆バイアス電圧が印加される。従って、第２のトランジスタ１２７はオフ（遮断）の状態となり、起動用抵抗１１２に流れる電流は全て第１のトランジスタ１１３のベースに流れ、第１のトランジスタ１１３は完全にオンする。その後、コンデンサ１２８および抵抗１２９で構成される積分回路（時定数回路）を動作させる形で抵抗１２９に電流が流れるため、第２のトランジスタ１２７のベース電位が徐々に上昇する。第２のトランジスタ１２７のベース電位がその閾値電圧に達すると、第２のトランジスタ１２７のベースにベース電流が流れ始める。このとき、起動用抵抗１１２に流れる電流は、徐々に第２のトランジスタ１２７に流れるようになるため第１のトランジスタ１１３に流入するベース電流は減少し、第１のトランジスタ１１３のコレクタ電圧は上昇する。また、この第１のトランジスタ１１３のコレクタ電圧の上昇により、コンデンサ１２８を介して第２のトランジスタ１２７のベースにベース電流が流れ、第２のトランジスタ１２７は完全にオンとなる。その後、第２のトランジスタ１２７のベース電流によりコンデンサ１２８が充電されて第２のトランジスタ１２７のベースが徐々に下がり、第２のトランジスタ１２７のベース電位がその閾値電圧に達すると、第２のトランジスタ１２７のベース電流が途切れて第１のトランジスタ１１３のベースにベース電流が流れ始める。以後、同様の同様の動作を繰り返して自励発振する。第１のトランジスタ１１３がオンのときはインダクタ１３０にエネルギーを蓄積し、第１のトランジスタがオフのときにはインダクタ１３０に蓄積したエネルギーが電流としてダイオード１１７を介して放出され、当該電流が出力コンデンサ１１８に蓄積されて出力端子に昇圧電圧が発生する。
【特許文献１】特開平５−２３６７４６号公報  （第２−３頁、第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図６に示す従来の昇圧回路は、入力端子１１０，１１１間に接続される入力電源電圧がバイポーラトランジスタのベース・エミッタの接合電圧以下である場合、インダクタ１３０を駆動するトランジスタ１１３が動作しなくなり、昇圧電圧を生成できなくなる。例えば、入力電源電圧が０．６Ｖ以下であると起動用抵抗１１２に電流が流れず、またＮＰＮトランジスタ１１３のベース・エミッタ間電圧が接合電圧以下となるため、ＮＰＮトランジスタ１１３は動作することができない。従って、インダクタを駆動できず、自励発振を起こせないので昇圧電圧を生成することができない。
本発明の目的は、上記の課題を解決し、入力電源がダイオード接合の接合電位（順方向降下電圧）以下の低電圧電源であっても昇圧電圧を生成することのできる昇圧回路を提供することにある。
【課題を解決するための手段】
【０００４】
そこで、上記課題を解決するために、請求項１に係る発明は、第１のインダクタと第１のコンデンサを有し前記第１のインダクタの一端と前記第1のコンデンサの一端とが接続された第1の発振手段、前記第1のインダクタの一端と第1の基準電位の間に接続された第1のスイッチング手段、前記第1のインダクタの一端にアノードが接続された第1のダイオード、第２のインダクタと第２のコンデンサを有し前記第２のインダクタの一端と前記第２のコンデンサの一端とが接続された第２の発振手段、前記第２のインダクタの一端と前記第１の基準電位の間に接続された第２のスイッチング手段、前記第２のインダクタの一端にアノードが接続された第２のダイオード、および一端が前記第1のダイオードのカソードと前記第２のダイオードのカソードに共通に接続され他端が前記第1の基準電位に接続された第３のコンデンサを有し、前記第1のインダクタの一端の電位により前記第２のスイッチング手段のオン・オフを制御し、前記第２のインダクタの一端の電位により前記第1のスイッチング手段のオン・オフを制御する昇圧回路であることを特徴とする。
【０００５】
請求項２に係る発明は、請求項１に係る発明において、前記第1のインダクタの一端と前記第1の基準電位の間に接続された第１のシャントレギュレータ回路を有し、前記第２のインダクタの一端と前記第1の基準電位の間に接続された第２のシャントレギュレータ回路を有することを特徴とする。
請求項３に係る発明は、請求項２に係る発明において、前記第１のシャントレギュレータ回路は前記第1のインダクタの一端と前記第1の基準電位の間に直列に接続された第１および第２の抵抗、第１の演算増幅器、および前記第1のインダクタの一端と前記第1の基準電位の間に接続された第１のＮチャネルＭＯＳＦＥＴを有し、前記第１の演算増幅器の非反転入力端子と前記第１および第２の抵抗の接続点とが接続され、前記第１の演算増幅器の反転入力端子に第２の基準電位が接続され、前記第１の演算増幅器の出力が前記第１のＮチャネルＭＯＳＦＥＴのゲートに接続されていて、
前記第２のシャントレギュレータ回路は前記第２のインダクタの一端と前記第1の基準電位の間に直列に接続された第３および第４の抵抗、第２の演算増幅器、および前記第２のインダクタの一端と前記第1の基準電位の間に接続された第２のＮチャネルＭＯＳＦＥＴを有し、前記第２の演算増幅器の非反転入力端子と前記第３および第４の抵抗の接続点とが接続され、前記第２の演算増幅器の反転入力端子に前記第２の基準電位が接続され、前記第２の演算増幅器の出力が前記第２のＮチャネルＭＯＳＦＥＴのゲートに接続されることを特徴とする。
【０００６】
請求項４に係る発明は、請求項１ないし３のいずれかに係る発明において、前記第１のスイッチング手段がそのゲートが前記第２のインダクタの一端に接続されたＮチャネルＭＯＳＦＥＴであり、前記第２のスイッチング手段がそのゲートが前記第１のインダクタの一端に接続されたＮチャネルＭＯＳＦＥＴであることを特徴とする。
請求項５に係る発明は、請求項１ないし４のいずれかに係る発明において、前記第1のコンデンサの他端および前記第２のコンデンサの他端が前記第１の基準電位に接続されていることを特徴とする。
請求項６に係る発明は、請求項１ないし４のいずれかに係る発明において、入力部が前記第１のインダクタの他端に接続されたワンショットマルチバイブレータ、前記第１のインダクタの一端と前記第１の基準電位に接続されそのゲートが前記ワンショットマルチバイブレータの出力部に接続された第３のＮチャネルＭＯＳＦＥＴを有し、前記第1のコンデンサの他端が前記第１のインダクタの他端に接続され、前記第２のコンデンサの他端が前記第２のインダクタの他端に接続されていることを特徴とする。    請求項７に係る発明は、請求項６に係る発明において、前記ワンショットマルチバイブレータが入力部に一端が接続された第４のコンデンサおよび一端が前記第４のコンデンサの他端と接続され他端が前記第１の基準電圧に接続された第５の抵抗からなり、前記第４のコンデンサと前記第５の接続部を前記ワンショットマルチバイブレータの出力部とすることを特徴とする。
【発明の効果】
【０００７】
この発明の昇圧回路は、入力電源電圧をＬＣ発振回路に印加して発振動作を起こすことにより入力電源電圧以上の電圧を発生させ、発生した電圧からダイオードを介して出力コンデンサに電流を注入・蓄積して昇圧電圧を得るものである。これにより、入力電源がダイオード接合の接合電位以下の低電圧電源であっても昇圧電圧を生成することのできる昇圧回路を提供することができる。
【発明を実施するための最良の形態】
【０００８】
ここでは、昇圧回路の形態として、図１にその基本構成を示すように、外部電圧源１とＬＣ発振回路部１０の入力部を接続し、ＬＣ発振回路部１０の出力部とダイオードＤｉのアノードとを接続し、ダイオードＤｉのカソードと第１の基準電位（接地電位）との間に出力コンデンサＣｏおよび負荷２を接続したものについて説明する。なお、昇圧回路としての入力端子Ｖｉｎが外部電圧源１とＬＣ発振回路１０の入力部の間に、出力端子ＶｏｕｔがダイオードＤｉのカソードと負荷２の間にそれぞれ設けられている。
【実施例１】
【０００９】
図２は本発明の第１の実施例の回路図、図３はその動作を示すタイミングチャートである。図２の回路図は図１に示す外部電圧源１を省略している。図２に示すように、本実施例は入力端子Ｖｉｎ，出力端子Ｖｏｕｔ，ＬＣ発振回路部１０，シャントレギュレータ回路部２０，ダイオードＤｉ１，Ｄｉ２，および出力コンデンサから構成されている。また、図２には合わせて負荷２も図示されている。
ＬＣ発振回路部１０はインダクタＬ１，Ｌ２，コンデンサＣ１，Ｃ２，Ｎチャネルトランジスタ（ＭＯＳＦＥＴ）Ｍ１，Ｍ２から構成されている。インダクタＬ１とコンデンサＣ１およびインダクタＬ２とコンデンサＣ２はそれぞれ入力端子Ｖｉｎと接地電位ＧＮＤ（特許請求の範囲における第１の基準電位に相当）の間に直列に接続されている。インダクタＬ１とコンデンサＣ１の接続点をＶ１（便宜的にその電位もＶ１とする）、インダクタＬ２とコンデンサＣ２の接続点をＶ２（同様にその電位もＶ２とする）とすると、ＮチャネルトランジスタＭ１のドレインおよびソースはそれぞれＶ１，ＧＮＤに接続され、ＮチャネルトランジスタＭ２のドレインおよびソースはそれぞれＶ２，ＧＮＤに接続されている。そして、ＮチャネルトランジスタＭ１のゲートはＶ２に、ＮチャネルトランジスタＭ２のゲートはＶ１に、たすきがけの形で接続されている。また、Ｖ１，Ｖ２はＬＣ発振回路部１０の出力ともなっている。
【００１０】
シャントレギュレータ回路部２０は、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，演算増幅器Ａｍｐ１，Ａｍｐ２，Ｎチャネルトランジスタ（ＭＯＳＦＥＴ）Ｍ３，Ｍ４および基準電位発生回路Ｖｒｅｆ（出力される基準電位（特許請求の範囲における第２の基準電位に相当）も便宜上Ｖｒｅｆとする）から構成されている。抵抗Ｒ１，Ｒ２はＶ１と接地電位ＧＮＤの間に接続され、その接続点は演算増幅器Ａｍｐ１の非反転入力端子に接続される。ＮチャネルトランジスタＭ３のドレイン,ソースおよびゲートはそれぞれＶ１，ＧＮＤおよび演算増幅器の出力に接続されている。また、演算増幅器Ａｍｐ１の反転入力端子には基準電位Ｖｒｅｆが接続されている。抵抗Ｒ１，Ｒ２，基準電位Ｖｒｅｆ，演算増幅器Ａｍｐ１およびＮチャネルトランジスタＭ３は第１のシャントレギュレータ回路を構成し、Ｖ１×Ｒ２／（Ｒ１＋Ｒ２）がＶｒｅｆより大きい場合は演算増幅器Ａｍｐ１の出力によりＮチャネルトランジスタＭ３を制御してＶ１の電位をＶｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ２に保つように動作する。Ｖ１×Ｒ２／（Ｒ１＋Ｒ２）がＶｒｅｆより小さい場合はＮチャネルトランジスタＭ３がオフするため電位Ｖ１には影響を与えない。同様に、抵抗Ｒ３，Ｒ４，基準電位Ｖｒｅｆ，演算増幅器Ａｍｐ２およびＮチャネルトランジスタＭ４は第２のシャントレギュレータ回路を構成し、Ｖ２×Ｒ４／（Ｒ３＋Ｒ４）がＶｒｅｆより大きい場合は演算増幅器Ａｍｐ２の出力によりＮチャネルトランジスタＭ４を制御してＶ２の電位をＶｒｅｆ×（Ｒ３＋Ｒ４）／Ｒ４に保つように動作する。Ｖ２×Ｒ４／（Ｒ３＋Ｒ４）がＶｒｅｆより小さい場合はＮチャネルトランジスタＭ４がオフするため電位Ｖ２には影響を与えないことも同様である。なお、抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４については、Ｒ１／Ｒ２＝Ｒ３／Ｒ４という関係を満たすようにしておく。演算増幅器Ａｍｐ１，Ａｍｐ２の電源はＶｏｕｔから供給してもよく、Ｖｏｕｔが低いときにＮチャネルトランジスタＭ３，Ｍ４をオンさせてしまわないように、演算増幅器内部にその出力と接地電位を接続するプルダウン抵抗を設けておくとよい。
【００１１】
ダイオードＤｉ１，Ｄｉ２のアノードはそれぞれＶ１，Ｖ２に接続され、カソードは出力コンデンサＣｏの一端に共通に接続され、さらに出力端子Ｖｏｕｔにも接続されている。出力コンデンサの他端は接地電位ＧＮＤに接続されている。また、出力端子Ｖｏｕｔと接地電位ＧＮＤの間には負荷２が接続されている。
次に、昇圧回路としての動作を説明する。最初に入力端子Ｖｉｎに入力される外部電圧源の電圧が０ＶからＶ０にステップ状に変化すると、電位Ｖ１およびＶ２は次式に従い変化を開始する。なお、ここでＶ０はダイオードＤｉ１，Ｄｉ２の順方向効果電圧ＶＦ（２つのダイオードの順方向効果電圧は等しいとする）より小さいものとする。
【００１２】
（数1）
Ｖ１＝Ｖ０（１−ｃｏｓ（ω１t））
ω１＝（Ｌ１×Ｃ１）−１／２        ・・・（１）
【００１３】
（数２）
Ｖ２＝Ｖ０（１−ｃｏｓ（ω２t））
ω２＝（Ｌ２×Ｃ２）−１／２        ・・・（２）
上式より分かるように、Ｖ１およびＶ２はコサインの項が−１となるときに最大２Ｖ０まで上昇するから、Ｖ０自体はＶＦより小さいとしてもＶ１およびＶ２をＶＦ以上とすることができ、ダイオードＤｉ１，Ｄｉ２を介して出力コンデンサＣｏを充電することが可能である。
図３に示すように、時刻ｔ０において外部電圧源がステップ状に変化した後、電位Ｖ１およびＶ２は同様に変化をしていくが、電位Ｖ１がＮチャネルトランジスタＭ２の閾値電圧Ｖｔｈ２に達するか、もしくは電位Ｖ２がＮチャネルトランジスタＭ１の閾値電圧Ｖｔｈ１に達するか、によりＮチャネルトランジスタＭ１もしくはＭ２の一方がオンして当該トランジスタのドレインが接続されているＶ２もしくはＶ１を接地電位に固定し、他方のＮチャネルトランジスタはオフのままとなって当該トランジスタのドレインが接続されているＶ２もしくはＶ１は上式に従った変化を継続する。ここでは、Ｖ１がＶ２より先にトランジスタの閾値電圧に達したものとする。図３において、時刻ｔ１に電位Ｖ１がＮチャネルトランジスタＭ２の閾値電圧Ｖｔｈ２に達するとＮチャネルトランジスタＭ２がオンして、電位Ｖ２がゼロとなる。電位Ｖ２がゼロとなっている期間は、インダクタＬ２の両端に電位差Ｖ０が印加されて、インダクタＬ２にエネルギーを蓄積している状態となっている。時刻ｔ１以降も電位Ｖ１は上昇を続け、時刻ｔ２でダイオードＤｉ１の順方向降下電圧ＶＦに達するとダイオードＤｉ１が導通して出力コンデンサＣｏへの充電が開始される。なお、出力コンデンサＣｏは初期に完全に放電されていて、その端子間電圧Ｖｏｕｔ（便宜上、出力端子名と同じとする）はゼロであるとする。ダイオードＤｉ１が導通した後のＶ１は、出力コンデンサＣｏが充電されるに従い上昇していくＶｏｕｔにＶＦが加算された電圧に固定される。ここでは、時刻ｔ０−ｔ２間にインダクタＬ１に蓄積されたエネルギーを電流の形で放出することにより出力コンデンサＣｏの充電を行っている。時刻ｔ３にてインダクタＬ１に流れる電流がゼロ、すなわちインダクタＬ１に蓄積されたエネルギーがゼロとなると電位Ｖ１はＶｏｕｔ＋ＶＦを維持できなくなり下降を開始する。出力コンデンサＣｏへの充電は、時刻ｔ３で一旦終了する。時刻ｔ４にて電位Ｖ１がＮチャネルトランジスタＭ２の閾値電圧Ｖｔｈ２に達するとＮチャネルトランジスタＭ２がオフし、インダクタＬ２の電流がコンデンサＣ２を充電するため電位Ｖ２が上昇していく。時刻t５にて電位Ｖ２がＮチャネルトランジスタＭ１の閾値電圧Ｖｔｈ１に達するとＮチャネルトランジスタＭ１がオンして電位Ｖ２がゼロとなり、インダクタＬ１へのエネルギー蓄積が開始する。時刻ｔ６で電位Ｖ２がＶｏｕｔ＋ＶＦに達すると、ダイオードＤｉ２が導通して出力コンデンサＣｏへの充電を開始する。時刻ｔ７でインダクタＬ２のエネルギーがゼロになると、電位Ｖ２はＶｏｕｔ＋ＶＦを維持できなくなり下降を開始する。出力コンデンサＣｏへの充電は、時刻ｔ７で一旦終了する。時刻ｔ８にて電位Ｖ２がＮチャネルトランジスタＭ１の閾値電圧Ｖｔｈ１に達するとＮチャネルトランジスタＭ１がオフし、インダクタＬ１の電流がコンデンサＣ１を充電するため電位Ｖ１が上昇していく。以後同様に、ＮチャネルトランジスタＭ１，Ｍ２のオン・オフに応じてインダクタＬ１，Ｌ２がエネルギーの充電と出力コンデンサＣｏへの充電を交互に繰り返えすことにより、入力端子Ｖｉｎに印加された電圧Ｖ０以上に昇圧された出力電圧Ｖｏｕｔを得ることができる。
【００１４】
上記（１），（２）式はインダクタの初期電流をゼロとして求めているため、これらの式が厳密に適用できるのは時刻ｔ２までである（図３のＶ２についてはｔ１まで）。時刻ｔ５以降の発振動作については、それ以前にインダクタへのエネルギー蓄積期間があり初期電流がゼロでないため、最大電圧はインダクタに蓄積されたエネルギーに応じた値となり、時刻ｔ２までの動作のように最大電圧が２Ｖ０で制限されることはなくなる。すなわち、出力電圧Ｖｏｕｔとしては２Ｖ０以上とすることができる。さらに、出力電圧Ｖｏｕｔが所望の電圧を超えて増加し続けてしまう可能性があるので、それを防止するために付加したのがシャントレギュレータ回路部２０である。シャントレギュレータ回路２０の動作は上述のどおりであり、出力電圧Ｖｏｕｔが所望の電圧を超えないように機能する。図３においては、時刻ｔ１２からシャントレギュレータ回路部２０が機能し、電位Ｖ２をＶｒｅｆ２＝Ｖｒｅｆ×（Ｒ３＋Ｒ４）／Ｒ４にレギュレートしている。時刻ｔ１３になってインダクタＬ２のエネルギーがゼロになり、電位Ｖ２がＶｒｅｆ２を維持できず降下を始めると、シャントレギュレータ回路２０の機能も停止する。
【００１５】
なお、本実施例においては、上述の動作を確実なものにするために、ＮチャネルトランジスタＭ１，Ｍ２の閾値電圧Ｖｔｈ１，Ｖｔｈ２をダイオードＤｉ１，Ｄｉ２の順方向降下電圧ＶＦより小さいものにしておく必要がある。
【実施例２】
【００１６】
図４は本発明の第２の実施例の回路図、図５はその動作を示すタイミングチャートである。図２，３と同じ部位には同じ番号を付して説明は省略する。図４の回路図は図２と同様に外部電圧源１を省略している。第１の実施例との違いは、インダクタＬ１，Ｌ２に対しコンデンサＣ１０，Ｃ２０を並列に接続したことにある。このため、入力端子Ｖｉｎに入力される外部電圧源の電圧が０ＶからＶ０にステップ状に変化しても電位Ｖ１，Ｖ２の発振動作が開始しないため（コンデンサＣ１０，Ｃ２０により一緒にＶ０に変化するだけ）、発振を起動させるために付加されたのが、モノマルチバイブレータ回路部３０およびＮチャネルトランジスタＭ５である。モノマルチバイブレータ部３０は入力端子Ｖｉｎと接地電位ＧＮＤの間に直列に接続されたコンデンサＣ３および抵抗Ｒ５より構成され、コンデンサＣ３と抵抗Ｒ５の接続部がモノマルチバイブレータ回路部３０の出力としてＮチャネルトランジスタＭ５のゲートに接続されている。ＮチャネルトランジスタＭ５のソースは接地電位ＧＮＤに、ドレインはインダクタＬ１，コンデンサＣ１０およびダイオードＤｉ１のアノードの接続部に、それぞれ接続されている。
【００１７】
モノマルチバイブレータ回路部３０は微分回路の構成となっていて、図５に示すように外部電圧源の電圧が０ＶからＶ０にステップ状に変化すると、パルス状の信号をＮチャネルトランジスタＭ５のゲートに出力する。ＮチャネルトランジスタＭ５はそのゲートに印加されるパルス状信号がＮチャネルトランジスタＭ５の閾値電圧Ｖｔｈ５を超える期間（時刻ｔ０−ｔ００）オンし、インダクタＬ１にエネルギーを蓄積する。なお、低いＶ０に対してもＮチャネルトランジスタＭ５がオンするように、閾値電圧Ｖｔｈ５は十分低いものとしておく。時刻t００においてＮチャネルトランジスタＭ５がオフすると、インダクタＬ１に蓄積されたエネルギーを放出しながら（インダクタＬ１の電流でコンデンサＣ１０を充電しながら）電位Ｖ１が上昇し、時刻ｔ１０にてＮチャネルトランジスタＭ２の閾値電圧Ｖｔｈ２に達するとＮチャネルトランジスタＭ２がオンしてインダクタＬ２へのエネルギー蓄積を開始する。時刻ｔ１０以降の動作は実施例１の時刻ｔ１以降の動作と同様であり、説明は省略する。
【００１８】
図示しないが、モノマルチバイブレータ部３０を微分回路ではなく、入力をレベルで判定して一定時間のパルスを発生するものにすれば、外部電圧源の電圧変化がステップ状ではない緩やかのものでも、昇圧動作を開始することができる。
【図面の簡単な説明】
【００１９】
【図１】発明を実施するための最良の形態の基本構成を示す図である。
【図２】第１の実施例の回路図である。
【図３】図２の回路の動作を説明するためのタイミングチャートである。
【図４】第２の実施例の回路図である。
【図５】図４の回路の動作を説明するためのタイミングチャートである。
【図６】従来の昇圧回路の例を示す回路図である。
【符号の説明】
【００２０】
１                                  外部電圧源
２                                  負荷
１０                                ＬＣ発振回路部
２０                                シャントレギュレータ回路部
３０                                モノマルチバイブレータ回路部
Ｃ１，Ｃ２，Ｃ３，Ｃ１０，Ｃ２０    コンデンサ
Ｃｏ                                出力コンデンサ
Ｌ１，Ｌ２                          インダクタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５        抵抗
Ｄｉ，Ｄｉ１，Ｄｉ２                ダイオード
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５        ＮチャネルＭＯＳＦＥＴ
Ａｍｐ１，Ａｍｐ２                  演算増幅器
ＧＮＤ                              第１の基準電位（接地電位）
Ｖｒｅｆ                            第２の基準電位（発生回路）
Ｖｏｕｔ                            出力端子（電圧）
【図１】
2005261013.tif 000003
【図２】
2005261013.tif 000004
【図３】
2005261013.tif 000005
【図４】
2005261013.tif 000006
【図５】
2005261013.tif 000007
【図６】
2005261013.tif 000008