(57)【要約】 【課題】  オンオフ制御信号による電力供給の制御を行いつつ、半導体スイッチの破壊を防止することが可能な電力供給制御回路を提供する。【解決手段】  ＰＷＭ制御信号Ｓ１の電圧レベルＶgの立下りタイミングに対して、この立下りによるＦＥＴ２０のソース電圧Ｖsの立下りタイミングが遅れることに着目し、この遅れ時間ｔｓ(off)内での検出タイミングでソース電圧Ｖsと基準値Ｖxとを比較し、この比較結果に基づきサーマルＦＥＴ１１が遮断状態にあるかどうかを検出する構成とした。【選択図】  図３
2005348334.tif 000002
【特許請求の範囲】
【請求項１】
パルス列状の制御信号を出力する制御手段と、
前記制御手段からの制御信号に基づきオンオフ動作するとともに、所定の温度に達したときに強制的に遮断動作する過熱保護機能を有する半導体スイッチとを備え、
前記半導体スイッチに連なる電源から負荷への電力供給を制御する電力供給制御回路において、
前記半導体スイッチに流れる負荷電流量に応じた測定信号を出力する電流測定手段を備え、
前記制御手段は、前記制御信号が前記半導体スイッチをオン動作させるオンレベルからオフ動作させるオフレベル側へのレベルシフトを開始した後、この制御信号のレベルシフトによって前記電流測定手段からの測定信号が前記オフ動作時のレベルに至るまでの間のタイミングで、前記電流測定手段からの測定信号レベルと基準値とを比較し、この比較結果に基づき前記半導体スイッチをオフ動作させるレベルに前記制御信号を保持することを特徴とする電力供給制御回路。
【請求項２】
前記タイミングは、前記制御信号が前記オンレベルから前記オフレベル側へのレベルシフトを開始した後、この制御信号のレベルシフトによって前記測定信号が前記オン動作時のレベルから前記オフ動作時のレベルへとレベルシフトを開始する前までの間であることを特徴とする請求項１に記載の電力供給制御回路。
【請求項３】
前記制御信号を、ローパスフィルタ回路を介して前記半導体スイッチに与える構成になっていることを特徴とする請求項１または請求項２に記載の電力供給制御回路。
【請求項４】
前記負荷は、車両用ランプであることを特徴とする請求項１ないし請求項３のいずれかに記載の電力供給制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過熱保護機能を有する半導体スイッチを備えた電力供給制御回路に関する。
【背景技術】
【０００２】
従来から、制御信号に基づきオンオフ動作する半導体スイッチを備え、その半導体スイッチに連なる電源から負荷への電力供給を制御する電力供給制御回路がある。そして、下記特許文献１に示すように、上記半導体スイッチとして、過熱保護機能付きＦＥＴが使用されることがある。この過熱保護機能付きＦＥＴは、当該ＦＥＴの温度を検出する温度センサを備え、例えば負荷の短絡等によってドレイン−ソース間に過電流が流れて温度が上昇し所定の温度に達したときにゲートへの制御信号の入力を遮断する。そして、ＦＥＴの温度が低下し、次に到来する制御信号の立ち上がり電圧でゲートの遮断を解除する構成になっている。
【特許文献１】特開平７−２２１２６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記のような電力供給制御回路において、オンオフレベルを交互に繰り返すパルス列状のオンオフ制御信号（例えばＰＷＭ（Pulse Width Modulation。パルス幅変調）制御信号）を半導体スイッチに与えて負荷への電力供給をＰＷＭ制御する場合には次のような問題が生じる。
【０００４】
即ち、上記過熱保護機能付きＦＥＴは、例えば負荷が短絡などした場合、オン動作させるオンレベル（例えばハイレベル）のオンオフ制御信号を受けたときに過電流が流れて過熱状態となりゲートへの入力を遮断する遮断動作を行う。しかし、間もなく到来する次のオンレベルの立ち上がりタイミングで遮断動作が解除され、再びドレイン−ソース間に過電流が流れＦＥＴの温度が上昇する。このようにオンオフ制御信号に基づいて電力供給の制御を行う場合、このオンオフ制御信号が立ち上がる毎に過熱保護機能付きＦＥＴは遮断動作とその解除を繰り返すことになる。過熱保護機能は、ＦＥＴチップの構造上、遮断動作回数に限界があるため、オンオフ制御信号が入力された状態で負荷の短絡等が生じた場合、数分から数十分でＦＥＴが破壊されてしまうといった問題があった。
【０００５】
本発明は上記のような事情に基づいて完成されたものであって、オンオフ制御信号による電力供給の制御を行いつつ、半導体スイッチの破壊を防止することが可能な電力供給制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するための手段として、請求項１の発明に係る電力供給制御回路は、パルス列状の制御信号を出力する制御手段と、前記制御手段からの制御信号に基づきオンオフ動作するとともに、所定の温度に達したときに強制的に遮断動作する過熱保護機能を有する半導体スイッチとを備え、前記半導体スイッチに連なる電源から負荷への電力供給を制御する電力供給制御回路において、前記半導体スイッチに流れる負荷電流量に応じた測定信号を出力する電流測定手段を備え、前記制御手段は、前記制御信号が前記半導体スイッチをオン動作させるオンレベルからオフ動作させるオフレベル側へのレベルシフトを開始した後、この制御信号のレベルシフトによって前記電流測定手段からの測定信号が前記オフ動作時のレベルに至るまでの間のタイミングで、前記電流測定手段からの測定信号レベルと基準値とを比較し、この比較結果に基づき前記半導体スイッチをオフ動作させるレベルに前記制御信号を保持することを特徴とする。
＜用語説明＞
なお、本発明において「タイミング」は、半導体スイッチが、ハイレベルの制御信号を受けたときにオン動作するもの（例えばｎチャネル型ＦＥＴ）では、制御信号がハイレベルからローレベル側への立ち下がりを開始した後のタイミングである。一方、半導体スイッチが、ローレベルの制御信号を受けたときにオン動作するもの（例えばｐチャネル型ＦＥＴ）では、制御信号がローレベルからハイレベル側への立ち上がりを開始した後のタイミングである。
【０００７】
請求項２の発明は、請求項１に記載の電力供給制御回路において、前記タイミングは、前記制御信号が前記オンレベルから前記オフレベル側へのレベルシフトを開始した後、この制御信号のレベルシフトによって前記測定信号が前記オン動作時のレベルから前記オフ動作時のレベルへとレベルシフトを開始する前までの間であることを特徴とする。
【０００８】
請求項３の発明は、請求項１または請求項２に記載の電力供給制御回路において、前記制御信号を、ローパスフィルタ回路を介して前記半導体スイッチに与える構成になっていることを特徴とする。
【０００９】
請求項４の発明は、請求項１ないし請求項３のいずれかに記載の電力供給制御回路において、前記負荷は、車両用ランプであることを特徴とする。
【発明の効果】
【００１０】
本発明は、半導体スイッチに流れる負荷電流量に応じた測定信号を出力する電流測定手段を備え、この測定信号レベルを検知することにより半導体スイッチの過熱保護機能による遮断状態を検出するものである。ここで、過熱保護機能付き半導体スイッチは、所定の温度に達したときに制御信号レベルにかかわらず強制的に遮断動作を行うものであるが、この遮断動作のタイミングにはバラツキがあり、なるべく遅いタイミングで測定信号レベルの検知を行うことが望ましい。
そこで、本願発明者は、過電流状態にない正常状態において、パルス列状の制御信号が、半導体スイッチをオン動作させるオンレベルからオフ動作させるオフレベルにレベルシフトするタイミングに対して、半導体スイッチがオン動作からオフ動作に移行、つまり半導体スイッチに流れる電流値（電圧値）がオン動作時のレベルからオフ動作時のレベルにレベルシフトするタイミングが遅れることに着目し、次の発明を創作した。なお、この遅れは例えば半導体スイッチがＦＥＴの場合には、ゲート−ソース間のみなし容量などによる影響と考えられる。
【００１１】
＜請求項１の発明＞
本構成では、パルス列状の制御信号が半導体スイッチをオン動作させるオンレベルからオフ動作させるオフレベル側へのレベルシフトを開始した後、その制御信号のレベルシフトによって電流測定手段からの測定信号がオフ動作時のレベルに至るまでの間に設定したタイミング（以下、「検出タイミング」という）で、電流測定手段からの測定信号レベルを検知する。そして、検知された測定信号レベルと基準値とを比較し、この比較結果に基づき（例えば測定信号レベルが基準値を下回ったことを条件に）過熱保護機能による遮断状態を検出するのである。
この検出タイミングでの測定信号レベルは、半導体スイッチが過熱保護機能による遮断動作が実行されない正常状態にあるときには、半導体スイッチがオン動作し電流がまだ流れているから所定値以上のレベルとなる。これに対して、半導体スイッチが既に遮断状態にあるときには、半導体スイッチはオフ動作しており上記所定値よりも低いレベルとなる。従って、上記検出タイミングでの測定信号レベルを適当な基準値と比較することで、半導体スイッチが遮断状態にあるのかどうかを知ることができる。
しかも、この検出タイミングは、制御信号がオンレベルからオフレベル側へのレベルシフトを開始した後である。従って、検出タイミングを制御信号がオンレベルからオフレベル側にレベルシフトする前に設定した構成に対し、より遅いタイミングで遮断状態の有無を検出することができ、当該遮断状態の有無検出をより確実に行うことができる。
【００１２】
＜請求項２の発明＞
本構成によれば、検出タイミングは、制御信号がオンレベルからオフレベル側へのレベルシフトを開始した後、測定信号がオン動作時のレベルからオフ動作時のレベルへとレベルシフトを開始する前までの間としている。この間の測定信号レベルは略同一レベルであるから、基準値の設定が容易になるという効果がある。
【００１３】
＜請求項３の発明＞
例えば、半導体スイッチに対して、オンオフレベルが急激に変化する制御信号をそのまま与えてオンオフ制御する構成では、半導体スイッチに輻射ノイズが発生し電力供給制御に悪影響をもたらす可能性がある。また、制御信号自体にノイズが発生し、やはり電力供給制御に悪影響をもたらす可能性がある。
そこで、本構成では、制御信号を、ローパスフィルタ回路を介して半導体スイッチに与える構成とした。これにより、制御信号に付加され得るノイズ成分を除去しつつ、オンオフレベル変化が比較的に緩やかな制御信号を半導体スイッチに与えて輻射ノイズの発生を抑制することができる。
【００１４】
＜請求項４の発明＞
本構成によれば、負荷としての車両用ランプの電力供給制御に本発明の電力供給制御回路を適用することで、半導体スイッチの破壊を防止しつつパルス列状の制御信号に基づき車両用ランプの発光量制御を行うことができる。
【発明を実施するための最良の形態】
【００１５】
＜実施形態１＞
本発明の一実施形態について図１〜図５を参照しつつ説明する。
本実施形態の電力供給制御回路１０は、制御信号としてのＰＷＭ（Pulse Width Modulation。パルス幅変調）制御信号Ｓ１を、半導体スイッチとしてのサーマルＦＥＴ１１の入力に与えてオンオフ動作させることでこのサーマルＦＥＴ１１の出力側に連なる電源３０から負荷３１への電力供給をＰＷＭ制御するためのものである。なお、本実施形態では、電力供給制御回路１０は図示しない車両に搭載され、負荷３１として例えば車両用のランプ、パワーウインドウ用駆動モータやワイパー用駆動モータなどの駆動制御をするために使用される。
【００１６】
１．本実施形態の構成
（１）ハードウエア構成
図１には、電力供給制御回路１０のハードウエア構成が示されている。同図に示すように、電力供給制御回路１０は、制御手段としてのＣＰＵ１２と、ＦＥＴ駆動回路１３と、ローパスフィルタ回路１４と、上記サーマルＦＥＴ１１と、Ａ／Ｄ変換器１５とを備えて構成されている。このうちＣＰＵ１２は、ＰＷＭ制御信号Ｓ１を内部生成或いは図示しない外部信号源から取り込んでＦＥＴ駆動回路１３に与える。ＦＥＴ駆動回路１３は、ＣＰＵ１２からのＰＷＭ制御信号Ｓ１を昇圧（増幅）するための回路であり、ここで昇圧されたＰＷＭ制御信号Ｓ１は、例えば抵抗１４ａとコンデンサ１４ｂからなるローパスフィルタ回路１４を介してサーマルＦＥＴ１１に備えられたＦＥＴ（電界効果トランジスタ。本実施形態ではｎチャネル型ＦＥＴ。）２０のゲートに与えられる。Ａ／Ｄ変換器１５は、入力側がＦＥＴ２０のソースと負荷３１との接続点に接続され、ＦＥＴ２０に流れる電流量に応じて変化するソース電圧ＶｓをＡ／Ｄ変換した測定信号Ｓ２をＣＰＵ１２に与える構成になっている。この構成により本発明の「電流測定手段」が実現されている。なお、本実施形態では、ソース電圧Ｖsは、負荷３１の負荷電圧に応じて変化する。そこで、ＣＰＵ１２は、このソース電圧ＶsがＰＷＭ制御信号Ｓ１のレベル変化にかかわらず常に所定値以下に落ち込んでいることに基づき負荷３１の短絡を検出するようにし、このときもＰＷＭ制御を停止するようにしている。
【００１７】
（２）サーマルＦＥＴの内部構成
本実施形態のサーマルＦＥＴ１１は、過熱保護機能を有し、上記ＦＥＴ２０と、温度検出手段としての温度センサ２１と、制御回路２２と、スイッチ２３と、リセット手段２４とを備えて構成されている。
このうちＦＥＴ２０は、ゲートに入力されるＰＷＭ制御信号Ｓ１に応じてオンオフ動作し、電源３０から負荷３１に対する電力供給量を制御する。温度センサ２１は、ＦＥＴ２０のチャネル温度を検出し、この検出温度に対応する温度検出信号Ｓ３を出力する。制御回路２２は、温度センサ２１が出力する温度検出信号Ｓ３を受けて、検出温度が所定の温度以上である場合に、スイッチ２３に駆動信号Ｓ４を与えて閉動作させる。なお、制御回路２２は、この遮断状態を保持する機能を有しており、温度センサ２１での検出温度が所定の温度よりも低下しても、引き続きスイッチ２３をオン状態に保持するような駆動信号Ｓ４を出力する。
【００１８】
次に、スイッチ２３は、ＦＥＴ２０のゲートと接地電位との間に接続されており、上記制御回路２２からの駆動信号Ｓ４が入力端子に入力されるように構成されている。そして、スイッチ２３は、制御回路２２から駆動信号Ｓ４を受けていないときは開状態となりＰＷＭ制御信号Ｓ１をＦＥＴ２０のゲートに供給可能とする一方で、駆動信号Ｓ４を受けたときには閉動作してＰＷＭ制御信号Ｓ１のゲートへの入力を遮断する。以下、この動作・状態を遮断動作・状態という。
リセット手段２４は、ＰＷＭ制御信号Ｓ１が入力され、このＰＷＭ制御信号Ｓ１の立ち上がり電圧を検知する毎に、リセット信号を制御回路２２に与えて上記遮断状態を解除する役割を果たす。
【００１９】
以上のような構成により、電力供給制御回路１０は、ＣＰＵ１２からのＰＷＭ制御信号Ｓ１をサーマルＦＥＴ１１に与えてオンオフ動作させることで電源３０から負荷３１への電力供給をＰＷＭ制御を実行する。その一方で、サーマルＦＥＴ１１は、例えば負荷３１の短絡等によって電源３０、負荷３１に連なる電力供給ラインに過電流が流れ所定の温度以上になったときにゲートへのＰＷＭ制御信号Ｓ１の入力を遮断する過熱保護機能を動作させる。
【００２０】
（３）本実施形態の動作
（ａ）過熱保護機能による遮断状態を検出する検出タイミング
過熱保護機能による遮断状態を検出する検出タイミングについて、図３，４を参照して説明する。なお、図３，４において、符号ＶgはＰＷＭ信号レベルであり、符号ＶgsはＦＥＴ２０のゲート−ソース間電圧であり、符号ＶsはＦＥＴ２０のソース電圧（測定信号Ｓ２レベル）である。
【００２１】
さて、上記構成において、上述の過電流状態となり、ハイローレベル（オンオフレベル）を交互に繰り返すＰＷＭ制御信号Ｓ１をサーマルＦＥＴ１１にそのまま継続的に与えると、サーマルＦＥＴ１１は、遮断動作とその解除動作とをＰＷＭ制御信号Ｓ１のパルス毎に繰り返し実行し、最終的に破壊されてしまうおそれがある。
そこで、本実施形態では、制御回路２２は、次述する検出タイミング毎にＡ／Ｄ変換器１５からの測定信号Ｓ２レベル（負荷３１の負荷電圧レベル）を基準値Ｖxと比較する比較動作をし、この比較結果に基づきＰＷＭ制御信号Ｓ１の出力をローレベル（オフレベル）に保持するよう構成されている。
【００２２】
ここで、図３に示すように、過熱保護機能による遮断状態でない正常状態において、ＦＥＴ２０のゲートに入力されるＰＷＭ制御信号Ｓ１の電圧レベルＶgの立上りタイミングに対して、ソース出力電圧Ｖsの立上りタイミングが時間ｔs(on)だけ遅れるとともに、ＰＷＭ制御信号Ｓ１の電圧レベルＶgの立下りタイミングに対して、ソース出力電圧Ｖsの立下りタイミングも時間ｔs(off)だけ遅れる。これはＦＥＴ２０のゲート−ソース間のみなし容量や、ＦＥＴ２０のしきい値電圧などに起因すると考えられる。
【００２３】
より具体的には、図４に示すように、ＰＷＭ制御信号Ｓ１の電圧レベルＶgがＦＥＴ２０をオン動作させるハイレベルからオフ動作させるローレベルにレベルシフトすると、ＦＥＴ２０のゲート−ソース間電圧Ｖgsも下降するが、ＦＥＴ２０のソース電圧Ｖsは時間ｔs(off)経過するまでハイレベルを維持する。そして、ＰＷＭ制御信号Ｓ１の電圧レベルＶgがローレベル側にレベルシフトを開始してから時間ｔs(off)経過し、ゲート−ソース間電圧Ｖgsがしきい値電圧Ｖthに近づくとほぼ一定レベルで推移する。これに伴って、ＦＥＴ２０がオフ動作するとともに、ここで初めてソース電圧Ｖsが下降し下降時間ｔf後にローレベルに至る。その後、ＰＷＭ制御信号Ｓ１の電圧レベルＶgがローレベルに降下するのに伴ってゲート−ソース間電圧Ｖgsもローレベルに下降する。
【００２４】
そこで、本実施形態では、上記検出タイミングは、ＰＷＭ制御信号Ｓ１がローレベル側にレベルシフトを開始してから時間ｔｓ(off)時間経過までの間に設定されている。つまり、この時間ｔｓ(off)時間が、本発明でいう「制御信号がオンレベルからオフレベル側へのレベルシフトを開始した後、この制御信号のレベルシフトによって測定信号Ｓ２がオン動作時のレベルからオフ動作時のレベルへとレベルシフトを開始する前までの間」に相当する。
また、基準値Ｖxは、上記検出タイミングにおいて正常状態時及び過熱保護機能による遮断状態時の両ソース電圧Ｖsの間のレベルに設定されている。従って、検出タイミングでのソース電圧Ｖsと基準値Ｖxとを比較することによりＦＥＴ２０が正常状態にあるのか遮断状態にあるのかを知ることができる。
【００２５】
（ｂ）ＰＷＭ制御の停止動作
次に、負荷３１の短絡等によってサーマルＦＥＴ１１に過電流が流れた場合の動作について図５に示すフローチャートを参照しつつ説明する。ＣＰＵ１２は、Ｓ１でＰＷＭ制御信号Ｓ１の出力を開始し、その後、パルスカウントＰと過熱遮断カウントＫとを初期化し（Ｓ２）、上記検出タイミングが来るのを待つ。ここで、この検出タイミングは、例えばＰＷＭ制御信号Ｓ１の電圧レベルＶgの立下りを検知し、この立下りタイミングを基準として所定時間（＜時間ｔｓ(off)）経ったときとしている。
【００２６】
そして、検出タイミングが到来したとき（Ｓ３で「Ｙ」）に、Ｓ４で、ＰＷＭ制御信号Ｓ１の１つのパルスに対し、ソース電圧Ｖsと基準値Ｖxとの比較動作を上記時間ｔｓ(off)内において所定時間間隔で複数回（例えば３回）繰り返し実行する。そして、ソース電圧Ｖsが基準値Ｖxを下回る比較結果が所定回数（例えば３回）あった場合（Ｓ５で「Ｙ」）のみ、過熱遮断カウントに１加算する（Ｓ６）。そして、ＣＰＵ１２は、Ｓ７で、パルスカウントＰが５回未満の場合は、パルスカウントＰに１加算して（Ｓ８）再び上記Ｓ３〜Ｓ６の処理を繰り返し実行する。
【００２７】
そして、パルスカウントＰが所定の回数（例えば５回）になったときに（Ｓ７で「Ｙ」）、過熱遮断カウントＫが所定値（例えば３）以上になっているときは（Ｓ９で「Ｙ」）ＰＷＭ制御信号Ｓ１の電圧レベルＶgをオフレベルに保持してＰＷＭ制御を停止させる（Ｓ１０）。例えば、過電流状態となって、図３において点線で示すように、ＰＷＭ制御信号Ｓ１の３パルス目からサーマルＦＥＴ１１の過熱保護機能による遮断動作が実行されるようになると、それ以降の検出タイミングでソース電圧Ｖsが基準値Ｖxを下回るようになる。そして、ＰＷＭ制御信号Ｓ１の５パルス目で初めて上記ＰＷＭ制御の停止動作が実行されるのである。
【００２８】
このように、制御信号Ｓ１の連続する複数（例えば５つ）のパルスにおいて、上記過熱遮断カウントがされたパルスが所定数（例えば５つのうち３つのパルス）或いは所定割合（例えば６割）であったときに、ＰＷＭ制御の停止を行うことで、単発的なノイズなどによる一時的な過電流状態による影響を排除できるようにしている。
【００２９】
２．本実施形態の効果
（１）以上のように、本実施形態では、ＰＷＭ制御信号Ｓ１の電圧レベルＶgの立下りタイミングに対して、この立下りによるＦＥＴ２０のソース電圧Ｖsの立下りタイミングが遅れることに着目し、この遅れ時間ｔｓ(off)内での検出タイミングでソース電圧Ｖsと基準値Ｖxとを比較し、この比較結果に基づきサーマルＦＥＴ１１が遮断状態にあるかどうかを検出する構成とした。従って、検出タイミングをＰＷＭ制御信号Ｓ１の電圧レベルＶgがハイレベルからローレベル側にレベルシフトする前に設定した構成に対し、より遅いタイミングで遮断状態の有無を検出することができ、当該遮断状態の有無検出をより確実に行うことができる。
【００３０】
（２）しかも、本実施形態では、検出タイミングは、ＰＷＭ制御信号Ｓ１の電圧レベルＶgがハイレベルからローレベル側へのレベルシフトを開始した後、ソース電圧Ｖsがハイレベルからローレベルへとレベルシフトを開始する前までの間（ｔｓ(off)）としている。この間のソース電圧Ｖsレベルが比較的に所定レベルに安定しているため、基準値Ｖxの設定が容易になるという効果がある。
【００３１】
（３）更に、本実施形態では、ＰＷＭ制御信号Ｓ１を、ローパスフィルタ回路１４を介してサーマルＦＥＴ１１に与える構成とした。これにより、ＰＷＭ制御信号Ｓ１に付加され得るノイズ成分を除去しつつ、オンオフレベル変化が比較的に緩やかなＰＷＭ制御信号Ｓ１をサーマルＦＥＴ１１に与えて輻射ノイズの発生を抑制することができる。
【００３２】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）本実施形態では、制御信号としてＰＷＭ制御信号Ｓ１としたが、これに限らず、ハイローレベルを交互に繰り返す信号であれば、パルス幅変調されない他のパルス信号や三角波信号などであってもよい。
【００３３】
（２）ローパスフィルタ回路は、抵抗とコンデンサとで構成したＲＣ回路としたが、これに限らず、高周波ノイズ除去機能と波形を緩やかにする積分機能を有するものであれば、例えばオペアンプを備えてなるアクティブフィルタ回路であってもよい。
【００３４】
（３）上記実施形態では、半導体スイッチとしてｎチャネル型ＦＥＴを備えたものとしたが、これに限らず、ｐチャネル型ＦＥＴであってもよい。また、電界効果トランジスタに限らず、バイポーラトランジスタであってもよい。
【００３５】
（４）上記実施形態では、検出タイミングは時間ｔｓ(off)内としたが、これに限らず、更に遅いタイミングであるソース電圧Ｖsの立下り時間（ｔf）内に設定してもよい。このように構成すれば、遮断状態の有無をより確実に検出することが可能になる反面、ソース電圧Ｖsのレベル変化が比較的に大きいため基準値Ｖxの設定が困難になり得る。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態に係る電力供給制御回路のハードウエア構成図
【図２】サーマルＦＥＴの内部構成図
【図３】ＰＷＭ制御信号とＦＥＴのソース電圧のレベル変化を示すタイムチャート
【図４】ゲート−ソース間電圧、ＰＷＭ制御の電圧及びソース電圧のレベル変化を示すグラフ
【図５】ＣＰＵ１２の制御内容を示すフローチャート
【符号の説明】
【００３７】
１０…電力供給制御回路
１１…サーマルＦＥＴ（半導体スイッチ）
１２…ＣＰＵ
１４…ローパスフィルタ回路
３０…電源
３１…負荷
Ｓ１…ＰＷＭ制御信号（制御信号）
Ｖs…ソース電圧（測定信号レベル）
Ｖx…基準値
【図１】
2005348334.tif 000003
【図２】
2005348334.tif 000004
【図３】
2005348334.tif 000005
【図４】
2005348334.tif 000006
【図５】
2005348334.tif 000007