(57)【要約】【課題】  短時間で簡潔に線路インピーダンスの整合がとれる伝送線路インピーダンス整合回路を提供する。【解決手段】  電圧検出部１１は、出力電圧Ｖのオーバシュートのピーク値とディジタル信号の高レベルとの差または出力電圧のアンダシュートのピーク値とディジタル信号の高レベルとの差が最大動作範囲を超えるときは正の検出結果信号Ｋpを出力する。また、立上り部の出力電圧がディジタル信号の高レベルに未到達であるときのその差、または立下り部の出力電圧がディジタル信号の低レベルに未到達であるときのその差が最小動作範囲未満のときは負の検出結果信号Ｋnを出力する。制御部１２は、正の検出結果信号が入力すると可変抵抗部１３の抵抗値を増加側に制御する制御値信号Ｃpを出力し、負の検出結果信号Ｂが入力すると可変抵抗部の抵抗値を減少側に制御する制御値信号Ｃnを出力する。可変抵抗部１３は制御値信号Ｃによりその抵抗値をリニアに変化させる。【選択図】        図１
2005286622.tif 000002
【特許請求の範囲】
【請求項１】
伝送線路を介して回路間でディジタル信号を伝送する場合の伝送線路インピーダンス整合回路において、
伝送線路に直列に接続されている可変抵抗部と、
前記可変抵抗部による降下後の出力電圧を入力し、内蔵している基準電圧と比較して検出結果信号を出力する電圧検出部と、
前記検出結果信号に基づいて前記出力電圧の変化を抑制するための制御値信号を作り出す制御部と、
制御値信号によりその抵抗値をリニアに変化させる可変抵抗部とを備えたことを特徴とする伝送線路インピーダンス整合回路。
【請求項２】
前記電圧検出部は、前記出力電圧のオーバシュートのピーク値とディジタル信号の高レベルとの差または前記ディジタル信号の低レベルと出力電圧のアンダシュートのピーク値との差が最大動作範囲以上のときは正の検出結果信号を出力し、出力電圧がディジタル信号の高レベルまたはディジタル信号の低レベルに未到達であるときのその差が最小動作範囲未満のときは負の検出結果信号を出力することと、
前記制御部は、正の検出結果信号が入力すると前記可変抵抗部の抵抗値を増加側に制御する制御値信号を出力し、負の検出結果信号が入力すると前記可変抵抗部の抵抗値を減少側に制御する制御値信号を出力することとを特徴とする請求項１に記載の伝送線路インピーダンス整合回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送線路を介して回路間でディジタル信号を伝送する場合の伝送線路インピーダンス整合回路に関する。
【背景技術】
【０００２】
伝送線路を介して回路間でディジタル信号を伝送する場合、回路のインピーダンスが伝送線路のインピーダンスと不整合であると波形が劣化する。そこで、回路設計時に波形シミュレーションを実施することにより双方のインピーダンスを整合させることが多い。しかし、波形シミュレーションするためには時間がかかり、これにより設計時間が増加するため、波形シミュレーションに置き換わる手段が望まれる。
【０００３】
このような要請に対して線路インピーダンスを自動調整する技術が提案されている（例えば、特許文献１参照）。この技術は、図７に示すように、LSIの間で信号伝送を行うLSIシステムにおいて、パワーオンリセット中、あるいはパワーオンリセットを解除した一定時間後、あるいは一定時間間隔で、あるいは対象LSIの温度変動が所定幅を超えたときに、出力抵抗値調整要求信号を発行する調整要求信号発行手段と、出力抵抗値調整要求信号が発行されたことを契機にして対象LSIにかかる信号伝送を停止し当該対象LSIの出力抵抗値を調整する出力抵抗値調整手段とを備えたものである。
【０００４】
また、出力電圧の過渡的電圧を検出し、基準電圧と比較することにより、出力インピーダンスを特性インピーダンスに整合する技術が知られている（例えば、特許文献２参照）。この技術は、ＬＳＩ内のデータ出力回路と、終端抵抗が接続されていない伝送線路を用いて、データ出力回路の出力インピーダンスを調整する。
【０００５】
【特許文献１】特開平11-031960（第１頁ー第３頁、図５）
【特許文献２】特開2001-217705（第４頁ー第７頁、図５）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述の特許文献１記載の技術によると、出力抵抗値調整要求信号を発行する契機が列挙のいずれであっても、ＬＳＩ内部の出力抵抗値が温度変化により変化する特性を持っているため温度変化が生じたときにLSI内部の出力抵抗値を調整するという動作になる。しかし、この動作では、回路設計時に、LSIが通常温度で動作しLSI内部の出力抵抗値が特定の値を持っていることを考慮して、予め線路インピーダンス整合をとるように設計する必要がある。
【０００７】
さらには、LSI間の接続がｎ：１になった場合、パターン設計条件により線路インピーダンス整合をとる必要があり、温度変化に対応した出力抵抗値の調整だけでは線路インピーダンス整合をとることは非常に困難であるため、従来通り回路設計時における波形シミュレーションが必要となる。
【０００８】
また、特許文献２記載の技術では、抵抗値を変化させるためには複数経路の信号を合成させる必要があり、更に各々の経路の出力端で信号の変化は同時に起こることが前提となるが、このような要件を満足させるのは困難である。
【０００９】
そこで、本発明の目的は、回路設計時に波形シミュレーションが不要であり、かつ単純な構成の伝送線路インピーダンス整合回路を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の伝送線路インピーダンス整合回路は、伝送線路を介して回路間でディジタル信号を伝送する場合の伝送線路インピーダンス整合回路であって、伝送線路に直列に接続されている可変抵抗部と、可変抵抗部による降下後の出力電圧を入力し、内蔵している基準電圧と比較して検出結果信号を出力する電圧検出部（図１の１１）と、検出結果信号に基づいて出力電圧の変化を抑制するための制御値信号を作り出す制御部（図１の１２）と、制御値信号によりその抵抗値をリニアに変化させる可変抵抗部（図１の１３）とを備えたものである。
【００１１】
より詳しくは、前記電圧検出部は、出力電圧のオーバシュートのピーク値とディジタル信号の高レベルとの差またはディジタル信号の低レベルと出力電圧のアンダシュートのピーク値との差が最大動作範囲を超えるときは正の検出結果信号を出力する。また、立下り部における出力電圧がディジタル信号の高レベルまたは立上り部における出力電圧が低レベルに未到達であるときのそれらの差が最小動作範囲未満のときは負の検出結果信号を出力する。
【００１２】
前記制御部は、正の検出結果信号が入力すると可変抵抗部の抵抗値を増加側に制御する制御値信号を出力し、負の検出結果信号が入力すると可変抵抗部の抵抗値を減少側に制御する制御値信号を出力する。
【発明の効果】
【００１３】
線路インピーダンスが不整合の場合、伝送路上に、図５に示すようなディジタル回路の出力電圧の上下限を超過するスパイク波形が発生したり、出力電圧の上下限未到達の波形が発生する。電圧検出部は、伝送線路上の電圧レベルを測定し、このようなスパイク波形や上下限未到達の有無を判断し線路上のインピーダンス不整合を検知する。そして、その結果により線路インピーダンス整合用の可変抵抗の値を変化させ、線路インピーダンスを整合させるという動作を実行する。従って、回路設計時における波形シミュレーションを省略しても、線路インピーダンスを整合できるという効果が得られる。
【００１４】
また、このような伝送線路インピーダンス整合回路は構成が単純であり、容易に実現できるという効果も有する。
【発明を実施するための最良の形態】
【００１５】
本発明の伝送線路インピーダンス整合回路は、伝送線路に直列に接続されている可変抵抗部と、可変抵抗部による降下後の出力電圧を入力し、内蔵している基準電圧と比較して検出結果信号を出力する電圧検出部と、検出結果信号に基づいて出力電圧の変化を抑制するための制御値信号を作り出す制御部と、制御値信号によりその抵抗値をリニアに変化させる可変抵抗部とを備える。
【００１６】
電圧検出部は、出力電圧のオーバシュートのピーク値とディジタル信号の高レベルとの差、またはディジタル信号の低レベルと出力電圧のアンダシュートのピーク値との差が最大動作範囲を超えるときは正の検出結果信号を出力する。また、出力電圧が立下り部においてディジタル信号の高レベルに未到達、または立上り部において低レベルに未到達であるときのその差が最小動作範囲未満のときは負の検出結果信号を出力する。
【００１７】
制御部は、正の検出結果信号が入力すると可変抵抗部の抵抗値を増加側に制御する制御値信号を出力し、負の検出結果信号が入力すると可変抵抗部の抵抗値を減少側に制御する制御値信号を出力する。
【実施例１】
【００１８】
図２は本発明が適用される回路を示す。図２において、本発明の伝送線路インピーダンス整合回路１は、ドライバＩＣ２とレシーバＩＣ３の間を接続する伝送線路４に挿入されている。ドライバＩＣ２から出力される信号は、伝送線路４を伝わってレシーバＩＣ３に供給される。伝送線路インピーダンス整合回路１は、ドライバＩＣ２から出力された信号がレシーバＩＣ３に入力される際の線路インピーダンスの不整合から発生する波形歪みを抑える働きをする。
【００１９】
伝送線路４を伝わる信号は、図５に示すように、使用環境の変動やドライバＩＣ２，レシーバＩＣ，伝送線路４の品質の変化により、オーバーシュートやアンダーシュートが発生し得る。また、図６に示すように、使用環境の変動やドライバＩＣ２，レシーバＩＣ，伝送線路４の品質の変化により、ディジタル信号の高レベルや低レベルに未到達となることがある。線路インピーダンス整合回路１の電圧検出部１１は伝送線路４上の電圧を常時監視して、このような波形歪みを補償することにより正常な波形にするよう作動する。
【００２０】
そのため、高レベル側の波形歪みを補償することを目的としてディジタル信号の高レベルＶccを第１の基準電圧Ｖhとし、ディジタル信号の低レベルＧＮＤを第２の基準電圧Ｖlとする。更に、オーバシュートまたはアンダシュートを抑制することを目的として正極性の最大動作範囲、レベル未到達をすることを目的として負極性の最小動作範囲を定義する。
【００２１】
図１は、線路インピーダンス整合回路１の詳細を示し、電圧検出部１１，制御部１２および可変抵抗部１３から構成されている。可変抵抗部１３は伝送線路４に直列に接続されている。電圧検出部１１は、ドライバＩＣ２からの出力電圧の可変抵抗部１３に降下後の電圧（以下、「出力電圧」と記す）Ｖを入力し、内蔵している基準電圧と比較する。そして、その結果によって検出結果信号Ｂを制御部１２に出力する。
【００２２】
制御部１２は、検出結果信号Ｂに基づいて制御値信号Ｃを作り出して、可変抵抗部１３に供給する。可変抵抗部１３では、制御値信号Ｃによりその抵抗値をリニアに変化させる。なお、出力電圧Ｖについて、ディジタル信号波形の立上り部の出力電圧Ｖrとし、ディジタル信号波形の立下り部の出力電圧Ｖfとする。
【００２３】
電圧検出部１１は、図３に示すフローチャートに従って動作する。電圧検出部１１では、先ず、出力電圧Ｖのピーク値と中間電圧Ｖm（基準電圧Ｖhと基準電圧Ｖlの平均電圧）を比較する（ステップＳ１）。その結果、出力電圧Ｖのピーク値が中間電圧Ｖm以上の場合は、出力電圧Ｖのピーク値と基準電圧Ｖhとの差が動作範囲内であるかが問われる。
【００２４】
この場合、ディジタル信号の立上り部では出力電圧Ｖrのピーク値と基準電圧Ｖhとの差が最大動作範囲と比較され（ステップＳ２）、ディジタル信号の立下り部では出力電圧Ｖfのピーク値と基準電圧Ｖhとの差が最小動作範囲と比較される（ステップＳ３）。比較は前者から後者を減算する方法で行われる。
【００２５】
ステップＳ２およびステップＳ３におけるいずれの比較の結果おいても、出力電圧Ｖのピーク値と基準電圧Ｖhの差が動作範囲内である場合（ステップＳ４）は、電圧検出部１１から検出結果信号Ｋを出力することはない。これに対して、出力電圧Ｖrのピーク値と基準電圧Ｖhとの差が最大動作範囲を超えている場合は、電圧検出部１１は過大を意味する正極性の検出結果信号Ｋpを制御部１２へ出力する（ステップＳ５）。また、出力電圧Ｖfのピーク値と基準電圧Ｖhとの差が最小動作範囲未満である場合は、電圧検出部１１は過小を意味する負極性の検出結果信号Ｋnを制御部１２へ出力する（ステップＳ６）。
【００２６】
次に、ステップＳ１において、出力電圧Ｖのピーク値が中間電圧Ｖm未満の場合は、出力電圧Ｖのピーク値と基準電圧Ｖlの差が動作範囲内であるかが問われる。この場合、ディジタル信号の立下り部では、基準電圧Ｖlと出力電圧Ｖfのピーク値との差が最大動作範囲と比較され（ステップＳ７）、ディジタル信号の立上り部では、基準電圧Ｖlと出力電圧Ｖrのピーク値との差が最小動作範囲と比較される（ステップＳ８）。
【００２７】
ステップＳ７およびステップＳ８におけるいずれの比較の結果おいても、出力電圧Ｖのピーク値と基準電圧Ｖlの差が動作範囲内である場合（ステップＳ９）は、電圧検出部１１から検出結果信号Ｋを出力することはない。これに対して、基準電圧Ｖlと出力電圧Ｖfのピーク値との差が最大動作範囲を超えている場合は、電圧検出部１１は過大を意味する正極性の検出結果信号Ｋpを制御部１２へ出力する（ステップＳ５）。また、基準電圧Ｖlと出力電圧Ｖrのピーク値との差が最小動作範囲未満の場合は、電圧検出部１１は過小を意味する負極性の検出結果信号Ｋnを制御部１２へ出力する（ステップＳ６）。
【００２８】
制御部１２は、図４に示すフローチャートに従って動作する。制御部１２は、検出結果信号Ｋの極性を判定する（ステップＴ１）。その結果、正極性の検出結果信号Ｋpが入力している場合は、可変抵抗部１３の抵抗値を増加させる方向に制御するための制御信号Ｃpを可変抵抗部１３へ出力する（ステップＴ２）。一方、制御部１２は、負極性の検出結果信号Ｋnが入力している場合は、可変抵抗部１３の抵抗値を減衰させる方向に制御するための制御信号Ｃnを可変抵抗部１３へ出力する（ステップＴ３）。
【００２９】
ドライバＩＣ２から伝送線路４を介してレシーバＩＣ３に信号を送る回路を設計した場合、伝送線路４に本線路インピーダンス整合回路１を挿入して、この回路を使用に供する。このとき、従来のように、予め波形シミュレーションをして、ドライバＩＣ２またはレシーバＩＣと伝送線路４のインピーダンスの整合を図る必要はない。
【００３０】
以上のように構成された本実施例の動作について説明する。最初に、図５に示したように、オーバシュート，アンダシュートが発生した波形歪の補償について説明する。
【００３１】
いま、中間電圧Ｖm以上のディジタル信号の立上り部で何らかの原因によりオーバシュートが発生して、出力電圧Ｖrのピーク値と基準電圧Ｖhとの差が最大動作範囲を超えたとする（ステップＳ２でＹ）。電圧検出部１１は正の検出結果信号Ｋpを制御部１２へ出力する（ステップＳ５）。すると、制御部１２は抵抗値を増加側に制御する制御値信号Ｃpを可変抵抗部１３へ出力する（ステップＴ２）。
【００３２】
これにより、可変抵抗部１３の抵抗値は増加し、伝送線路４へ供給される電流が抑制される。その結果、伝送線路４における反射が抑制され、可変抵抗部１３における出力電圧Ｖrは基準電圧Ｖhとの差が最大動作範囲内に収まる（ステップＳ２でＮ）程度に降下する。当然、オーバシュートに続くリギングも動作範囲内に収まる。
【００３３】
一方、中間電圧Ｖm未満のディジタル信号の立下り部で何らかの原因によりアンダシュートが発生して、基準電圧Ｖlと出力電圧Ｖfのピーク値との差が最大動作範囲を超えたとする（ステップＳ７でＹ）。電圧検出部１１は正の検出結果信号Ｋpを制御部１２へ出力する（ステップＳ５）。すると、制御部１２は抵抗値を増加側に制御する制御値信号Ｃpを可変抵抗部１３へ出力する（ステップＴ２）。
【００３４】
これにより、可変抵抗部１３の抵抗値は増加し、伝送線路４へ供給される電流が抑制される。その結果、伝送線路４における反射が抑制され、可変抵抗部１３における出力電圧Ｖfは基準電圧Ｖlとの差が最大動作範囲内に収まる（ステップＳ７でＮ）程度に上昇する。当然、アンダーシュートに続くリギングも動作範囲内に収まる。
【００３５】
次に、図６に示したように、レベル未到達の波形歪の補償について説明する。
【００３６】
いま、中間電圧Ｖm以上のディジタル信号の立下り部で何らかの原因により出力電圧Ｖfのピーク値と基準電圧Ｖhとの差が最小動作範囲未満になったとする（ステップＳ３でＹ）。電圧検出部１１は負の検出結果信号Ｋnを制御部１２へ出力する（ステップＳ６）。すると、制御部１２は抵抗値を減少側に制御する制御値信号Ｃnを可変抵抗部１３へ出力する（ステップＴ３）。
【００３７】
これにより、可変抵抗部１３の抵抗値は減少し、伝送線路４へ供給される電流が増加される。その結果、可変抵抗部１３における出力電圧Ｖfは基準電圧Ｖhとの差が最小動作範囲内に収まる（ステップＳ３でＮ）程度に上昇する。その結果、出力電圧Ｖfは高レベルＶhに近づく。
【００３８】
一方、中間電圧Ｖm未満のディジタル信号の立上り部で何らかの原因により基準電圧Ｖlと出力電圧Ｖrのピーク値との差が最小動作範囲未満になったとする（ステップＳ８でＹ）。電圧検出部１１は負の検出結果信号Ｋnを制御部１２へ出力する（ステップＳ６）。すると、制御部１２は抵抗値を減少側に制御する制御値信号Ｃnを可変抵抗部１３へ出力する（ステップＴ３）。
【００３９】
これにより、可変抵抗部１３の抵抗値は減少し、伝送線路４へ供給される電流が抑制される。その結果、可変抵抗部１３における出力電圧Ｖrは基準電圧Ｖlとの差が最小動作範囲内に収まる（ステップＳ８でＮ）程度に下降する。その結果、出力電圧Ｖは低レベルＶlに近づく。
【００４０】
なお、本発明が上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【図面の簡単な説明】
【００４１】
【図１】本発明の伝送線路インピーダンス整合回路の詳細図
【図２】本発明が適用される回路図
【図３】図１における電圧検出部の動作を示すフローチャート
【図４】図１における制御部の動作を示すフローチャート
【図５】伝送線路におけるインピーダンス不整合時の第１の電圧波形を示す図
【図６】伝送線路におけるインピーダンス不整合時の第２の電圧波形を示す図
【図７】従来の伝送線路インピーダンス整合回路の一例を示す図
【符号の説明】
【００４２】
１        線路インピーダンス整合回路
２        ドライバＩＣ
３        レシーバＩＣ
４        伝送線路
１１      電圧検出部
１２      制御部
１３      可変抵抗部
【図１】
2005286622.tif 000003
【図２】
2005286622.tif 000004
【図３】
2005286622.tif 000005
【図４】
2005286622.tif 000006
【図５】
2005286622.tif 000007
【図６】
2005286622.tif 000008
【図７】
2005286622.tif 000009