(57)【要約】【課題】複数の光電変換素子によって読み取られた各画像同士を滑らかに繋ぎ合わせることができる画像読取装置および画像読取方法の提供を目的としている。【解決手段】本発明は、各光電変換手段ＣＣＤ１，ＣＣＤ２から出力される電気信号を組み合わせて使用することにより原稿画像全体を読み取る画像読取装置において、各光電変換手段ＣＣＤ１，ＣＣＤ２同士の画像読取領域の重複部分（時間ｔ６〜ｔ８の範囲）で、これらの各光電変換手段ＣＣＤ１，ＣＣＤ２から出力される電気信号ＯＳ１，ＯＳ２を選択的に使用して組み合わせることにより、一方の光電変換手段ＣＣＤ１による画像と他方の光電変換手段ＣＣＤ２による画像との繋ぎ目を滑らかにすることを特徴とする。【選択図】  図９
2005006103.tif 000002
【特許請求の範囲】
【請求項１】
原稿を照明する光源と、前記原稿の画像を複数の領域に分割して個別に読み取るとともに前記原稿からの反射光の光量に対応する電気信号を出力する複数の光電変換手段とを備え、各光電変換手段から出力される電気信号を組み合わせて使用することにより原稿画像全体を読み取る画像読取装置において、
各光電変換手段同士の画像読取領域の重複部分で、この重複部分を共有する一対の光電変換手段から出力される電気信号を選択的に使用して組み合わせることにより、これら一対の光電変換手段の一方による画像と他方による画像との繋ぎ目を滑らかにすることを特徴とする画像読取装置。
【請求項２】
前記一対の光電変換手段による画像読取の切り替え点を基準に、この切り替え点よりも一方の光電変換手段の読取領域に近い側では、この一方の光電変換手段からの電気信号が他方の光電変換手段からの電気信号よりも多く使用され、また、前記切り替え点よりも他方の光電変換手段の読取領域に近い側では、この他方の光電変換手段からの電気信号が前記一方の光電変換手段からの電気信号よりも多く使用されることを特徴とする請求項１に記載の画像読取装置。
【請求項３】
前記光電変換手段から出力されるアナログ形式の電気信号をデジタル信号に変換するＡ／Ｄ変換手段と、
前記各光電変換手段から出力される電気信号を選択的に前記Ａ／Ｄ変換手段に出力させる出力選択手段と、
前記出力選択手段を制御することにより、一対の光電変換手段の一方による画像と他方による画像との繋ぎ目を滑らかにする制御手段と、
を備えていることを特徴とする請求項１または請求項２に記載の画像読取装置。
【請求項４】
前記制御手段は、前記各光電変換手段からの電気信号の出力を個別に制御することを特徴とする請求項１ないし請求項３のいずれか１項に記載の画像読取装置。
【請求項５】
光源によって原稿を照明し、
前記原稿の画像を複数の領域に分割し、各領域からの反射光を対応する光電変換手段にそれぞれ入射させることにより、各領域の画像を複数の光電変換手段により個別に読み取り、
各光電変換手段から出力される電気信号を組み合わせて使用することにより原稿画像全体を読み取る画像読取方法において、
各光電変換手段同士の画像読取領域の重複部分で、この重複部分を共有する一対の光電変換手段から出力される電気信号を選択的に使用して組み合わせることにより、これら一対の光電変換手段の一方による画像と他方による画像との繋ぎ目を滑らかにすることを特徴とする画像読取方法。
【請求項６】
前記一対の光電変換手段による画像読取の切り替え点を基準に、この切り替え点よりも一方の光電変換手段の読取領域に近い側では、この一方の光電変換手段からの電気信号を他方の光電変換手段からの電気信号よりも多く使用し、また、前記切り替え点よりも他方の光電変換手段の読取領域に近い側では、この他方の光電変換手段からの電気信号を前記一方の光電変換手段からの電気信号よりも多く使用することを特徴とする請求項５に記載の画像読取方法。
【請求項７】
前記光電変換手段から出力されるアナログ形式の電気信号をデジタル信号に変換するＡ／Ｄ変換手段と、前記各光電変換手段から出力される電気信号を選択的に前記Ａ／Ｄ変換手段に出力させる出力選択手段とを用い、前記出力選択手段を制御することにより、一対の光電変換手段の一方による画像と他方による画像との繋ぎ目を滑らかにすることを特徴とする請求項５または請求項６に記載の画像読取方法。
【請求項８】
前記各光電変換手段からの電気信号の出力を個別に制御することを特徴とする請求項５ないし請求項７のいずれか１項に記載の画像読取方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、原稿画像を複数の光電変換素子によって読み取る画像読取装置および画像読取方法に係り、特に、原稿の画像を複数の領域に分割して複数の光電変換素子により個別に読み取る画像読取装置および画像読取方法に関する。
【０００２】
【従来の技術】
一般に、広い範囲の画像を高解像度で読み取るには、原稿画像を複数の領域に分割して複数の光電変換素子（以下、ＣＣＤという）により個別に読み取ることが考えられる。この場合、各ＣＣＤから出力される電気信号を組み合わせて使用することにより、原稿画像全体を読み取る。
【０００３】
【発明が解決しようとする課題】
ところで、１つの原稿画像を複数のＣＣＤによって分割して読み取る場合、各ＣＣＤからの出力データには、互いに画像の位置が重複する部分が存在する。そのため、これらをデジタル的に処理して単純に繋ぎ合わせると、各ＣＣＤによって読み取られた画像が滑らかに繋がらず、画像に段差が生じてしまう場合がある。
【０００４】
本発明は、前記事情に着目してなされたものであり、その目的とするところは、複数の光電変換素子によって読み取られた各画像同士を滑らかに繋ぎ合わせることができる画像読取装置および画像読取方法を提供することにある。
【０００５】
【課題を解決するための手段】
前記課題を解決するため、本発明は、原稿を照明する光源と、前記原稿の画像を複数の領域に分割して個別に読み取るとともに前記原稿からの反射光の光量に対応する電気信号を出力する複数の光電変換手段とを備え、各光電変換手段から出力される電気信号を組み合わせて使用することにより原稿画像全体を読み取る画像読取装置において、各光電変換手段同士の画像読取領域の重複部分で、この重複部分を共有する一対の光電変換手段から出力される電気信号を選択的に使用して組み合わせることにより、これら一対の光電変換手段の一方による画像と他方による画像との繋ぎ目を滑らかにすることを特徴とする。
【０００６】
また、上記構成においては、前記一対の光電変換手段による画像読取の切り替え点を基準に、この切り替え点よりも一方の光電変換手段の読取領域に近い側では、この一方の光電変換手段からの電気信号を他方の光電変換手段からの電気信号よりも多く使用し、また、前記切り替え点よりも他方の光電変換手段の読取領域に近い側では、この他方の光電変換手段からの電気信号を前記一方の光電変換手段からの電気信号よりも多く使用することが好ましい。
【０００７】
また、本発明では、上記特徴を有する画像読取方法も提供される。
【０００８】
【発明の実施の形態】
以下、図面を参照しながら、本発明の一実施形態について説明する。
【０００９】
図１および図２は、本発明の一実施形態に係る画像読取装置１の主要部を概略的に示している。この画像読取装置１は、いわゆる２キャリッジ方式のものであり、光源２および第１のミラー４を有する第１のキャリッジ６と、第１のキャリッジ６からの反射光を固定の集光レンズ８を介してＣＣＤイメージセンサ等の光電変換素子（光電変換手段）１０に送るための第２のキャリッジ１２とによって構成される光学読取部を備えている。
【００１０】
このように、光学読取部が２つのキャリッジ６，１２によって構成されていると、光学読取部がプラテンガラス９の下側を移動しつつプラテンガラス９上に載置された原稿を走査して読み取る際、変化する原稿の読取位置と光電変換素子１０との間の光路を一定の距離に維持して焦点深度を一定値に維持することができ、より精緻な画像データを得ることができる。なお、図中、参照符号１４はプラテンガラス９を支持するフレームである。
【００１１】
また、このような２つのキャリッジ６，１２を動作させる駆動機構は、第１のキャリッジ６および第２のキャリッジ１２を移動可能に支持して案内する図示しないスライドレールと、このスライドレールに沿ってキャリッジ６，１２を移動させる図示しないキャリッジ移動用モータと、キャリッジ６，１２に連結され且つ前記キャリッジ移動用モータの駆動力をキャリッジ６，１２に伝えるワイヤ（図示せず）とによって主に構成されている。そして、図示しない制御手段によって前記キャリッジ移動用モータが正回転または逆回転されると、前記ワイヤを介して第１および第２のキャリッジ６，１２が往復動される。
【００１２】
光電変換素子１０は複数のＣＣＤイメージセンサ（以下、単にＣＣＤという）から成る。特に、本実施形態において、光電変換素子１０は、原稿の上下もしくは左右といった、原稿の略半分の画像がそれぞれ結像される２つのＣＣＤ１０ａ，１０ｂから成る。ＣＣＤ１０ａ，１０ｂは、入射された光の光量に対応する電荷を所定時間だけ感光部で蓄積し、その蓄積した信号電荷をＣＣＤアナログシフトレジスタで転送部に転送してアナログ電圧に置き換え、それを出力部で出力するものである。
【００１３】
図３には、ＣＣＤ１０ａ，１０ｂを介して原稿の画像情報を読み取って処理する処理回路が示されている。一般に、ＣＣＤ１０ａ，１０ｂは、その感度が異なり、したがって、その出力レベルが異なる。そのため、図示のように、ＣＣＤ１０ａ，１０ｂは、互いに略同一の出力レベルを得るため、ＣＣＤ１０ａ，１０ｂに後述する各種の駆動制御信号を送信することを主機能とする制御信号発生回路２０に電気的に接続されている。また、ＣＣＤ１０ａ，１０ｂの出力部は、出力選択回路（出力選択手段）２５を介して、増幅器およびＡ／Ｄ変換器（Ａ／Ｄ変換手段）を有するアナログ処理回路３０に電気的に接続されており、アナログ処理回路３０は、ＣＣＤ１０ａ，１０ｂからのアナログ形式の出力信号を増幅してデジタル信号に変換するとともに、そのデジタル信号を画像処理回路４０へと送信するようになっている。
【００１４】
図４には、図３に示された処理回路の電気的な接続形態が示されている。図示のように、制御信号発生回路２０は、ＣＣＤ１０ａ，１０ｂの感光部に蓄積された信号電荷（光電子）の転送を制御するシフトパルス信号ＳＨが出力される出力端子ＳＨと、ＣＣＤ１０ａ，１０ｂの転送電極φ１，φ２に対する電圧印加を制御する転送パルス信号が出力される出力端子φ１，φ２と、リセットパルス信号が出力される出力端子ＲＳと、補償出力信号が出力される出力端子ＤＯＳとを有している。また、制御信号発生回路２０は、一方の第１のＣＣＤ１０ａの感光部での電荷蓄積時間（以下、単に積分時間という）を制御する後述する積分時間信号ＴＩＮＴ１が出力される出力端子ＴＩＮＴ１と、他方の第２のＣＣＤ１０ｂの感光部での積分時間を制御する後述する積分時間信号ＴＩＮＴ２が出力される出力端子ＴＩＮＴ２と、第１のＣＣＤ１０ａからの出力信号ＯＳ１の出力開始タイミングを制御する後述する出力タイミング信号ＳＳが出力される出力端子ＳＳ１と、第２のＣＣＤ１０ｂからの出力信号ＯＳ２の出力開始タイミングを制御する後述する出力タイミング信号ＳＳ２が出力される出力端子ＳＳ２と、ＣＣＤ１０ａ，１０ｂからの出力信号ＯＳ１，ＯＳ２の有効性を制御する後述する有効制御信号ＯＳＳ１，ＯＳＳ２が出力される出力端子ＯＳＳとを有している。
【００１５】
一方、各ＣＣＤ１０ａ，１０ｂは、前記シフトパルス信号ＳＨ、前記各転送パルス信号、前記リセットパルス信号、前記補償出力信号、前記積分時間信号ＴＩＮＴ１，ＴＩＮＴ２、出力タイミング信号ＳＳ１，ＳＳ２がそれぞれ入力される各入力端子ＳＨ，φ１，φ２，ＲＳ，ＤＯＳ，ＴＩＮＴ，ＳＳを有するととともに、出力信号ＯＳ１，ＯＳ２が出力される出力端子ＯＳを有している。なお、各ＣＣＤ１０ａ，１０ｂの出力端子ＯＳは、アナログ処理回路３０の入力端子に接続され、また、制御信号発生回路２０の出力端子ＯＳＳは、出力選択回路２５のプローブ端子に接続されている。この場合、出力選択回路２５は、例えば第２のＣＣＤ１０ｂにインバータを挿入することによって形成されており、制御信号発生回路２０の出力端子ＯＳＳから出力される有効制御信号ＯＳＳ１，ＯＳＳ２により、各ＣＣＤ１０ａ，１０ｂの出力端子ＯＳから出力される出力信号ＯＳ１，ＯＳ２のいずれか一方を選択的にアナログ処理回路３０へ出力するようになっている。
【００１６】
図５には、制御信号発生回路２０の要部の構成例が示されている。図示のように、制御信号発生回路２０は、出力レベルが最も低いＣＣＤを検出する検知手段としての検出部２１と、検出部２１で得られた検出結果に基づいて各ＣＣＤ１０ａ，１０ｂの積分時間を演算する演算手段としての積分時間演算部２２と、各ＣＣＤ１０ａ，１０ｂおよび出力選択回路２５に対して所定のタイミングで前述した各種の駆動制御信号を出力して各ＣＣＤ１０ａ，１０ｂおよび出力選択回路２５を駆動するドライバ２５と、積分時間演算部２２によって演算された積分時間に基づいて、ドライバ２５からの信号出力を制御するとともに、アナログ処理回路３０の増幅器のゲイン（増幅率）を演算して設定する制御手段としての制御部２３とを有している。なお、制御部２３には、カウンタ２４および乱数発生器２６が電気的に接続されている。
【００１７】
次に、上記構成の画像読取装置２の動作について説明する。
【００１８】
まず、図６および図７を参照しながら、各ＣＣＤ１０ａ，１０ｂの積分時間を演算して設定する場合について説明する。ＣＣＤ１０ａ，１０ｂの出力レベルはその積分時間によって変化する（積分時間が長くなれば、それだけ、出力レベルも大きくなる）ため、ＣＣＤ１０ａ，１０ｂ間で出力レベルを均一にするには、出力レベルの低いＣＣＤの積分時間を長くし、出力レベルの高いＣＣＤの積分時間を短くすれば良い。そのため、積分時間を設定する場合には、まず、いずれのＣＣＤの出力レベルが低いかを判断する必要がある。具体的には、まず、例えば通常の原稿読取手順にしたがって、同一の白画像を各ＣＣＤ１０ａ，１０ｂによって読み取り（図６のステップＳ１）、出力レベルが低いＣＣＤを検出部２１により検出する（図６のステップＳ２）。なお、以下では、第１のＣＣＤ１０ａの出力レベルが第２のＣＣＤ１０ｂの出力レベルよりも低かったものとして説明する。
【００１９】
検出部２１により第１のＣＣＤ１０ａの出力レベルが低いことが検知されると、積分時間演算部２２（図５参照）は、第１のＣＣＤ１０ａの出力レベルに合わせて各ＣＣＤ１０ａ，１０ｂの積分時間を演算する（図６のステップＳ３）。具体的には、例えば、システムの１ライン分の読取時間であるシフトパルス信号ＳＨの周期を第１のＣＣＤ１０ａの積分時間Ｔ１に設定するとともに、第２のＣＣＤ１０ｂの出力レベルに対する第１のＣＣＤ１０ａの出力レベルの割合にシフトパルス信号ＳＨの周期を乗じた時間を第２のＣＣＤ１０ｂの積分時間Ｔ２に設定する（Ｔ２＝（ＳＨの周期）×（第１のＣＣＤの出力レベル）／（第２のＣＣＤの出力レベル））。
【００２０】
このようにして、各ＣＣＤ１０ａ，１０ｂの積分時間が設定される（図６のステップＳ４）と、制御部２３は、これらの積分時間Ｔ１，Ｔ２に基づいてドライバ２５からの信号出力を制御するとともに、増幅器のゲインを演算・設定（図６のステップＳ５）してアナログ処理回路３０に出力する。これにより、ドライバ２５は、各ＣＣＤ１０ａ，１０ｂに対し、対応する積分時間Ｔ１，Ｔ２を指示する積分時間信号ＴＩＮＴ１，ＴＩＮＴ２を出力するとともに、後述するように各種の駆動制御信号をＣＣＤ１０ａ，１０ｂおよび出力選択回路２５に出力して、ＣＣＤ１０ａ，１０ｂおよび出力選択回路２５を駆動させる。また、アナログ処理回路３０は、制御部２３によって設定された増幅率に基づいて、ＣＣＤ１０ａ，１０ｂから出力されたアナログ形式の出力信号ＯＳ１、ＯＳ２を増幅してデジタル信号に変換するとともに、画像処理回路４０に出力する。
【００２１】
図７は、ドライバ２５から各ＣＣＤ１０ａ，１０ｂへ出力される積分時間信号ＴＩＮＴ１，ＴＩＮＴ２の出力波形を示している。図示のように、出力レベルが低い第１のＣＣＤ１０ａの積分時間Ｔ１は、システムの１ライン分の読取時間であるシフトパルス信号ＳＨの周期と一致され、また、第１のＣＣＤ１０ａよりも出力レベルが高い第２のＣＣＤ１０ｂの積分時間Ｔ２は、その出力レベルが第１のＣＣＤ１０ａのそれと略同じになるように、積分時間Ｔ１よりも短く設定されている。なお、本実施形態では、積分時間信号ＴＩＮＴ１，ＴＩＮＴ２がＨｉの時に信号電荷がＣＣＤ１０ａ，１０ｂの感光部に蓄積される。また、シフトパルス信号ＳＨがＬｏｗに切り替わった時点で、蓄積された信号電荷が転送され始める。
【００２２】
なお、以上のような積分時間の設定は、画像読取装置１の製造段階で行なわれても良い。その場合、検出部２１および積分時間演算部２２は、例えば製造段階で使用される別個の検出装置（図示せず）に設けられ、その検出情報が例えば制御部２３に記憶される。
【００２３】
次に、図８〜図１３を参照しながら、以上の積分時間設定に基づいてＣＣＤ１０ａ，１０ｂにより原稿画像を読み取る場合について説明する。
【００２４】
まず、画像読取装置１のスタートボタンが押される（ＯＮされる）と、プラテンガラス９上の原稿に対して光源２から光が照射される。そして、第１および第２のキャリッジ６，１２を介して反射された原稿からの反射光のうち、原稿の略半分の画像情報に関する反射光が、集光レンズ８を介して第１のＣＣＤ１０ａに入射され、一方、原稿の残る略半分の画像情報に関する反射光が、集光レンズ８を介して第２のＣＣＤ１０ｂに入射される。この時、各ＣＣＤ１０ａ，１０ｂは、これらの入射光から、図８および図９に示される駆動制御信号に基づいて駆動されることにより、原稿画像を正確に読み取って良好に再現する。
【００２５】
なお、図８および図９には、制御信号発生回路２０のドライバ２５から各ＣＣＤ１０ａ，１０ｂおよび出力選択回路２５に出力される各種の駆動制御信号の１ライン分の出力波形が、信号タイミングチャートとして示されている。また、図１０〜図１２には、図８および図９の信号タイミングチャートに沿った信号データ読み取りの流れがフローチャートとして示されている。
【００２６】
前記スタートボタンのＯＮ作動に伴って例えば所定のデータ読取開始信号が制御信号発生回路２０に入力される（図１０のステップＳ１０）と、制御信号発生回路２０の制御部２３は、ドライバ２５を介して、前述した各種の駆動制御信号ＳＨ，ＴＩＮＴ１，ＴＩＮＴ２，ＳＳ１，ＳＳ２，ＯＳＳ１，ＯＳＳ２を図８に示される所定のタイミングでＣＣＤ１０ａ，１０ｂおよび出力選択回路２５に与える。ここで、シフトパルス信号ＳＨは各ＣＣＤ１０ａ，１０ｂに共通のものであり、積分時間信号ＴＩＮＴ１，ＴＩＮＴ２、出力タイミング信号ＳＳ１，ＳＳ２、有効制御信号ＯＳＳ１，ＯＳＳ２は各ＣＣＤ１０ａ，１０ｂに固有のものである。また、図８には示されていないが、転送パルス信号φ１，φ２、リセットパルス信号ＲＳ、補償出力信号ＤＯＳは、各ＣＣＤ１０ａ，１０ｂに共通の信号として、ドライバ２５から出力される。
【００２７】
ここで、図８および図９に基づいて、１ライン分の読取動作を説明すると、まず、所定の時間ｔ１でシフトパルス信号ＳＨがＬｏｗに切り替わった時点で、出力レベルが低い第１のＣＣＤ１０ａ側では、積分時間信号ＴＩＮＴ１、出力タイミング信号ＳＳ１、有効制御信号ＯＳＳ１もＬｏｗに切り替わる。そのため、第１のＣＣＤ１０ａの感光部に蓄積されていた信号電荷の転送が開始されるとともに、第１のＣＣＤ１０ａの出力部（出力端子ＯＳ）から出力信号ＯＳ１が出力され、この出力信号ＯＳ１が有効な信号として出力選択回路２５からアナログ処理回路３０へと出力される（図１０のステップＳ１１）。そして、出力信号ＯＳ１は、有効制御信号ＯＳＳ１が時間ｔ６以降でＨｉに切り替わるまでの間、有効な信号として、アナログ処理回路３０へと出力され続ける。
【００２８】
一方、出力レベルが高い第２のＣＣＤ１０ｂ側では、シフトパルス信号ＳＨがＬｏｗに切り替わった時点で、積分時間信号ＴＩＮＴ２のみがＬｏｗに切り替わり、出力タイミング信号ＳＳ２および有効制御信号ＯＳＳ２はＨｉのままである。したがって、第２のＣＣＤ１０ｂの感光部に蓄積されていた信号電荷は、感光部から出力部へと転送が開始されるが、第２のＣＣＤ１０ｂの出力部からは出力信号ＯＳ２が出力されない。また、出力信号ＯＳ２が有効な信号として出力選択回路２５からアナログ処理回路３０へと出力されることもない。
【００２９】
このように、出力タイミング信号ＳＳ１，ＳＳ２は、Ｌｏｗに切り替わることで、ＣＣＤ１０ａ，１０ｂの出力部から出力信号ＯＳ１，ＯＳ２を出力させる（出力を開始させる）駆動制御信号として機能する。また、有効制御信号ＯＳＳ１，ＯＳＳ２は、互いにＨｉ／Ｌｏｗが正反対の波形として制御信号発生回路２０（ドライバ２５）から出力され、Ｌｏｗの時にＣＣＤ１０ａ，１０ｂの出力信号ＯＳ１，ＯＳ２を有効なものとしてアナログ処理回路３０へと出力し、Ｈｉの時にＣＣＤ１０ａ，１０ｂの出力信号ＯＳ１，ＯＳ２を有効でないとしてアナログ処理回路３０へと出力させない駆動制御信号として機能する。特に、第２のＣＣＤ１０ｂにインバータを挿入することによって出力選択回路２５が形成されている本実施形態の場合には、制御信号発生回路２０から出力される共通のＯＳＳ信号がＬｏｗの時に、第１のＣＣＤ１０ａの出力信号ＯＳ１がアナログ処理回路３０に送られ、Ｈｉの時に第２のＣＣＤ１０ｂの出力信号ＯＳ２がアナログ処理回路３０へ送られる。すなわち、ＣＣＤ１０ａ，１０ｂからの出力信号ＯＳ１，ＯＳ２は、有効制御信号ＯＳＳ（ＯＳＳ１，ＯＳＳ２）により、有効なアクティブ状態と無効なハイインピーダンス状態とに切り替えられ、アクティブ状態でアナログ処理回路３０へと送られ、ハイインピーダンス状態でアナログ処理回路３０へと送られないようになっている。なお、図８の出力信号ＯＳ１，ＯＳ２の波形には、ハイインピーダンス状態が斜線で示されている。
【００３０】
続いて、所定の時間ｔ２でシフトパルス信号ＳＨおよび積分時間信号ＴＩＮＴ１，ＴＩＮＴ２がＬｏｗからＨｉに切り替わると、各ＣＣＤ１０ａ，１０ｂは、前述した信号電荷の転送を行ないつつ、次のライン分として、その対応する積分時間Ｔ１，Ｔ２だけ、入射された光の光量に対応する電荷を感光部で新たに蓄積し始める。また、この時（時間ｔ２）、カウンタ２４がクリアされ（図１０のステップＳ１２）、出力タイミング信号ＳＳ１もＨｉに切り替わる。
【００３１】
時間ｔ２でカウンタ２４がクリアされると、その時点から、出力信号ＯＳ１が１画素分だけ読み取られる度に、カウンタ２４の数値が１だけインクリメントされる（図１０のステップＳ１３およびステップＳ１４）。そして、出力信号ＯＳ１がダミー信号ｘから有効画素信号ｙに切り替わる時間ｔ３で、カウンタ２４が再びクリアされる（図１０のステップＳ１５）。すなわち、本実施形態では、カウンタ２４の数値によって、第１のＣＣＤ１０ａからの出力信号ＯＳ１が１画素目の有効画素信号に達したか否かが検出される。なお、図８および図１０のステップＳ１３に示される符号Ａは、時間ｔ２から時間ｔ３までにインクリメントされるカウンタ２４の設定値（画素数）である。
【００３２】
続いて、第１のＣＣＤ１０ａからの出力信号ＯＳ１が１画素目の有効画素信号に達した時間ｔ３から、原稿画像データの読み込みが開始される（図１１のステップＳ１６）。そして、この時点から再び、出力信号ＯＳ１が１画素分だけ読み取られる度に、カウンタ２４の数値が１だけインクリメントされる（図１１のステップＳ１７〜ステップＳ１９）。そして、カウンタ２４の数値が所定の設定値Ｂに達する時間ｔ４で、第２のＣＣＤ１０ｂ側の出力タイミング信号ＳＳ２がＬｏｗに切り替わる（図１１のステップＳ２０）。そのため、第２のＣＣＤ１０ｂの出力部から出力信号ＯＳ２が出力される。しかしながら、有効制御信号ＯＳＳ２はＨｉのままであるため、出力信号ＯＳ２が有効な信号として出力選択回路２５からアナログ処理回路３０へと出力されることはない。なお、出力タイミング信号ＳＳ２は時間ｔ５でＨｉに切り替わる。
【００３３】
その後、カウンタ２４の数値が所定の設定値Ｃ１に達する時間ｔ６から、カウンタ２４の数値が所定の設定値Ｃ２に達する時間ｔ８までの間、第１のＣＣＤ１０ａによる画像と第２のＣＣＤ１０ｂによる画像との繋ぎ目を滑らかにする処理が行なわれる。すなわち、第１のＣＣＤ１０ａおよび第２のＣＣＤ１０ｂによる画像読取領域の重複部分（少なくとも時間ｔ６〜時間ｔ８の間の画素部分）で各ＣＣＤ１０ａ，１０ｂの有効画素信号ｙを選択的に使用して混合させる。具体的には、時間ｔ６から時間ｔ８までの間、カウンタ２４の数値がインクリメントされる度に、乱数発生器２６から制御部２３に乱数（０〜９）が入力される。この時、制御部２３は、時間ｔ６に位置する画素からｍ番目に位置する切り替え画素（第１のＣＣＤ１０ａおよび第２のＣＣＤ１０ｂによる画像読取の切り替え点（時間ｔ７）に位置する画素）を基準に、時間ｔ６に位置する画素から数えてｎ番目に位置する現在の画素を何れのＣＣＤ１０ａ，１０ｂから選択するかを決定する（注：時間ｔ５から時間ｔ６までの間における第２のＣＣＤ１０ｂの出力信号ＯＳ２には、ダミー信号ｘと、切り替え画素までの有効画素信号ｙとが含まれている）。すなわち、制御部２３は、乱数とｎ／ｍとの積である判断値Ａを計算し（図１１のステップＳ２１）、この判断値Ａが５よりも小さい場合（図１１のステップＳ２２）には、第１のＣＣＤ１０ａ側の有効制御信号ＯＳＳ１をＬｏｗに設定し（図１１のステップＳ２３）、判断値Ａが５よりも大きい場合には、第２のＣＣＤ１０ｂ側の有効制御信号ＯＳＳ２をＬｏｗに設定する（図１１のステップＳ２４）。そして、このような処理は、カウンタ２４の数値が所定の設定値Ｃ２に達する時間ｔ８まで、出力信号ＯＳ１または出力信号ＯＳ２が１画素分だけ読み取られる度に（カウンタ２４の数値が１だけインクリメントされる度に）繰り返される（図１１のステップＳ２５〜ステップＳ２７）。
【００３４】
このように、本実施形態では、第１のＣＣＤ１０ａによる画像と第２のＣＣＤ１０ｂによる画像との繋ぎ目を滑らかにするため、第１のＣＣＤ１０ａおよび第２のＣＣＤ１０ｂによる画像読取の切り替え点に位置する切り替え画素（時間ｔ７に位置する画素）を中心に、ＣＣＤ１０ａ，１０ｂの画像読取領域の重複部分に所定の範囲（時間ｔ６〜時間ｔ８の間の範囲）を設け、切り替え画素よりも第１のＣＣＤ１０ａの読取領域に近い側（時間ｔ６〜時間ｔ７の間）では、第１のＣＣＤ１０ａの出力有効率（第１のＣＣＤ１０ａの出力信号ＯＳ１を有効な信号としてアナログ処理回路３０へと出力する割合・・・有効制御信号ＯＳＳ１がＬｏｗに設定される割合）を高め、また、切り替え画素よりも第２のＣＣＤ１０ｂの読取領域に近い側（時間ｔ７〜時間ｔ８の間）では、第２のＣＣＤ１０ｂの出力有効率（第２のＣＣＤ１０ｂの出力信号ＯＳ２を有効な信号としてアナログ処理回路３０へと出力する割合・・・有効制御信号ＯＳＳ２がＬｏｗに設定される割合）を高めるように、乱数を用いて選択的に出力信号ＯＳ１，ＯＳ２をアナログ処理回路３０へと出力するようにしている（図９参照）。なお、簡単のため、図９には、有効な（アクティブ状態の）出力信号ＯＳ１，ＯＳ２が直線で示され、無効な（ハイインピーダンス状態の）出力信号ＯＳ１，ＯＳ２が×印で示されている。
【００３５】
また、シェーディング補正においては、全てのＣＣＤ１０ａ，１０ｂの画素が必要となる。この場合、アナログ処理回路３０は１つしか無いため、図１３に示されるように、ＣＣＤ１０ａ，１０ｂ毎に白黒のデータが読み込まれる。すなわち、白黒補補正の開始と共に、まず、第１のＣＣＤ１０ａによって黒が読み取られ（図１３のステップＳ４０）、続いて、第２のＣＣＤ１０ｂによって黒が読み取られる（図１３のステップＳ４１）。その後、第１のＣＣＤ１０ａによって白が読み取られ（図１３のステップＳ４２）、続いて、第２のＣＣＤ１０ｂによって白が読み取られる（図１３のステップＳ４３）。
【００３６】
以上のような乱数を用いた選択出力処理が成され、時間ｔ８でカウンタ２４の数値が所定の設定値Ｃ２に達すると、第１のＣＣＤ１０ａ側の有効制御信号ＯＳＳ１がＨｉのまま維持されるとともに、第２のＣＣＤ１０ｂ側の有効制御信号ＯＳＳ２がＬｏｗのまま維持される（図１１のステップＳ２８）。そのため、第２のＣＣＤ１０ｂの出力信号ＯＳ２が有効な信号として出力選択回路２５からアナログ処理回路３０へと出力され続け、第１のＣＣＤ１０ａの出力信号ＯＳ１が出力選択回路２５からアナログ処理回路３０へと完全に出力されなくなる（アナログ処理回路３０に出力される出力信号がＯＳ１からＯＳ２へと完全に切り替わる・・・図１１のステップＳ２９〜ステップＳ３１）。そして、カウンタ２４の数値が所定の設定値Ｄに達する時間ｔ９で、出力信号ＯＳ２が有効画素信号の最終画素目に達し、１ライン分の読取動作が終了する（図１１のステップＳ３２）。
【００３７】
また、１ライン分の読取動作が終了しても、カウンタ２４の数値のインクリメントは続行されており（図１２のステップＳ３３およびステップＳ３４）、カウンタ２４の数値が所定の設定値Ｅに達した時間ｔ１１で、１ライン分の全動作が終了する（図１２のステップＳ３５）とともに、各駆動制御信号の波形が時間ｔ１と同じ状態に切り替わる。
【００３８】
なお、第１のＣＣＤ１０ａよりも出力レベルが高い第２のＣＣＤ１０ｂ側の積分時間信号ＴＩＮＴ２は、出力レベルを第１のＣＣＤ１０ａと略同一にするため、第１のＣＣＤ１０ａ側の積分時間信号ＴＩＮＴ１がＬｏｗに切り替えられる前、すなわち、時間ｔ９と時間ｔ１１との間の時間ｔ１０で、Ｌｏｗに切り替えられ、時間ｔ２と同じ波形状態となる時間１２までＬｏｗのまま維持される。すなわち、この間、第２のＣＣＤ１０ｂの感光部には信号電荷が蓄積されない。
【００３９】
以上説明したように、本実施形態の画像読取装置１では、ＣＣＤ１０ａ，１０ｂ同士の画像読取領域の重複部分で、ＣＣＤ１０ａ，１０ｂから出力される電気信号を選択的に使用して組み合わせている。具体的には、ＣＣＤ１０ａ，１０ｂによる画像読取の切り替え点を基準に、この切り替え点よりも第１のＣＣＤ１０ａの読取領域に近い側では、第１のＣＣＤ１０ａからの電気信号を第２のＣＣＤ１０ｂからの電気信号よりも多く使用し、また、前記切り替え点よりも第２のＣＣＤ１０ｂの読取領域に近い側では、第２のＣＣＤ１０ｂからの電気信号を第１のＣＣＤ１０ａからの電気信号よりも多く使用している。したがって、第１のＣＣＤ１０ａによる画像と第２のＣＣＤ１０ｂによる画像とを滑らかに繋ぎ合わせることができ、鮮明で良質な画像を得ることができる。
【００４０】
また、本実施形態の画像読取装置１は、各ＣＣＤ１０ａ，１０ｂの積分時間Ｔ１，Ｔ２を個別に制御（設定）することにより、各ＣＣＤ１０ａ，１０ｂから出力される出力信号（電気信号）ＯＳ１，ＯＳ２のレベルを略均一にしている。そのため、各ＣＣＤ１０ａ，１０ｂ毎にアナログ回路およびＡ／Ｄ変換器を設ける必要がなく（実際に、本実施形態では、２つのＣＣＤ１０ａ，１０ｂに対して１つのアナログ処理回路（Ａ／Ｄ変換器）３０で済む）、その分、従来よりも装置を小型化して、製造コストを低減することができる。
【００４１】
また、本実施形態の画像読取装置１は、各ＣＣＤ１０ａ，１０ｂからの電気信号の出力を個別に制御している。具体的には、いずれか一方のＣＣＤ１０ａ，１０ｂだけから電気信号を出力している。一般に、複数のＣＣＤが同時に画像出力信号を出力すると、１つの回路で処理することが困難になるが、本実施形態のように、いずれか一方のＣＣＤ１０ａ，１０ｂだけから電気信号を出力させる（ＣＣＤ毎に画像出力のタイミングをずらす）ようにすれば、メモリ容量を大きくすることなく効率的に高解像度の画像を得ることができる。なお、別の解決方法として、シフトパルス信号ＳＨのタイミングをＣＣＤ毎に遅らせていく方法もあるが、ＣＣＤ毎にシフトパルス信号ＳＨをずらすと、積分のタイミングがＣＣＤ毎にずれ、副走査方向の画像積分位置が同一位置にならないという不具合が生じる。
【００４２】
また、本実施形態の画像読取装置１は、各ＣＣＤ１０ａ，１０ｂから出力される電気信号を選択的にアナログ処理回路（Ａ／Ｄ変換器）３０に出力させる出力選択回路２５を備え、各ＣＣＤ１０ａ，１０ｂから出力された電気信号を出力選択回路２５によって順次にアナログ処理回路（Ａ／Ｄ変換器）３０に出力させるようになっている。１つの原稿画像を複数のＣＣＤによって分割して読み取る場合、各ＣＣＤからの出力データには、互いに画像の位置が重複する部分が存在するが、本実施形態のように、各ＣＣＤ１０ａ，１０ｂからの出力信号を選択してアナログ処理回路（Ａ／Ｄ変換器）３０に出力させるようにすれば、各ＣＣＤ１０ａ，１０ｂからの出力信号ＯＳ１，ＯＳ２を、重複画像が無いあたかも１つのＣＣＤからの連続画素信号として、アナログ処理回路（Ａ／Ｄ変換器）３０に出力することができる。そのため、メモリ容量を大きくすることなく効率的に高解像度の画像を得ることができるとともに、各ＣＣＤ毎に増幅率を個別に調整する必要がなくなり（設定された積分時間に基づいて１つの増幅率を１つのアナログ処理回路（Ａ／Ｄ変換器）３０で設定すれば良い）、制御が簡略化される。
【００４３】
また、本実施形態の画像読取装置１は、２つのＣＣＤ１０ａ，１０ｂによって原稿画像を分割して読み取るため、１つのＣＣＤで読み取る従来の場合に比べて、各ＣＣＤ１０ａ，１０ｂは、略半分の読取範囲で原稿からの反射光を受ければ良い。そのため、キャリッジ６，１２の移動距離を従来よりも短くして画像読取装置１の小型化を図ることもできる。
【００４４】
なお、本発明は、前述した実施形態に限定されることなく、その要旨を逸脱しない範囲で、種々変形して実施することできる。例えば、前述した実施形態では、２つのＣＣＤ１０ａ，１０ｂによって原稿画像を分割して読み取っているが、３つ以上のＣＣＤを用いて読み取る場合にも本発明を適用できることは言うまでもない。また、前述した実施形態では、２キャリッジ方式の画像読み取り装置に本発明が適用されているが、１キャリッジ方式の画像読取装置にも本発明を適用できることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る２キャリッジ方式の画像読取装置の概略平面図である。
【図２】図１の画像読取装置の概略断面図である。
【図３】本発明の一実施形態に係る画像読取装置の読取処理回路の構成を概略的に示すブロック図である。
【図４】図３の処理回路の電気的な接続形態を示す結線図である。
【図５】図３の制御信号発生回路の概略構成図である。
【図６】積分時間を設定する処理工程の流れを示すフローチャートである。
【図７】各ＣＣＤにおける積分時間信号およびシフトパルス信号の出力波形図である
【図８】各ＣＣＤに出力される駆動制御信号のタイミングチャートである。
【図９】図８のタイミングチャートの要部の拡大図である。
【図１０】図８のタイミングチャートに沿った信号データ読み取り工程の流れを示すフローチャートである。
【図１１】図８のタイミングチャートに沿った信号データ読み取り工程の流れを示すフローチャートである。
【図１２】図８のタイミングチャートに沿った信号データ読み取り工程の流れを示すフローチャートである。
【図１３】白黒補正の処理工程図である。
【符号の説明】
２  光源
１０  光電変換素子（光電変換手段）
１０ａ  第１のＣＣＤ（ＣＣＤ１）
１０ｂ  第２のＣＣＤ（ＣＣＤ２）
２３  制御部（制御手段）
２５  出力選択回路（出力選択手段）
３０  アナログ処理回路（Ａ／Ｄ変換手段）
【図１】
2005006103.tif 000003
【図２】
2005006103.tif 000004
【図３】
2005006103.tif 000005
【図４】
2005006103.tif 000006
【図５】
2005006103.tif 000007
【図６】
2005006103.tif 000008
【図７】
2005006103.tif 000009
【図８】
2005006103.tif 000010
【図９】
2005006103.tif 000011
【図１０】
2005006103.tif 000012
【図１１】
2005006103.tif 000013
【図１２】
2005006103.tif 000014
【図１３】
2005006103.tif 000015