(57)【要約】【課題】  装置全体のコストダウンとダウンサイジングを図りながら、高速な画像処理と最適なメモリ使用を可能とする。【解決手段】  クロックに同期して同一の列アドレスに対してバースト書き込み及びバースト読み出しが可能であって、画像入出力ブロック４からの画像信号を記憶するメモリ６を備え、メモリ６に対して画像信号の書き込み及び読み出しを行いながら、所定数の画素からなるブロック単位に画像信号を処理し、１つのブロック内の全ての画素のデータがメモリ６における同一の列アドレス上に並ぶように画像信号を配置すると共に、画像信号の種類に応じてメモリ６に対する画像信号の配置を変更するようにする。【選択図】  図１
2005006354.tif 000002
【特許請求の範囲】
【請求項１】
画像信号を入力する入力手段と、
クロックに同期して同一の列アドレスに対してバースト書き込み及びバースト読み出しが可能であって、前記入力手段により入力された画像信号を記憶するメモリと、
前記メモリに対して前記画像信号の書き込み及び読み出しを行いながら、所定数の画素からなるブロック単位に前記画像信号を処理する処理手段と、
前記入力手段により入力された前記画像信号における１つの前記ブロック内の全ての画素のデータが前記メモリにおける前記同一の列アドレス上に並ぶように前記入力手段により入力された画像信号を配置すると共に、前記入力手段により入力された画像信号の種類に応じて前記メモリに対する前記画像信号の配置を変更する制御手段とを備えることを特徴とする画像信号処理装置。
【請求項２】
画像信号を入力する入力手段と、
バースト書き込み及びバースト読み出しが可能であって、前記入力手段により入力された画像信号を記憶するメモリと、
前記メモリに対して前記画像信号の書き込み及び読み出しを行いながら、所定数の画素からなるブロック単位に前記画像信号を処理する処理手段と、
前記入力手段により入力された前記画像信号における１つの前記ブロック内の全ての画素のデータが前記メモリにおける前記バースト書き込み及び前記読み出し可能な方向の同一アドレス上に並ぶように前記入力手段により入力された画像信号を配置すると共に、前記入力手段により入力された画像信号の種類に応じて前記メモリに対する前記画像信号の配置を変更する制御手段とを備えることを特徴とする画像信号処理装置。
【請求項３】
前記制御手段は、前記入力手段により入力された画像信号のテレビジョン方式に応じて前記メモリに対する前記画像信号の配置を変更することを特徴とする請求項１または２に記載の画像信号処理装置。
【請求項４】
前記制御手段は、前記入力手段により入力された画像信号における輝度信号と色差信号との比率に応じて前記メモリに対する前記画像信号の配置を変更することを特徴とする請求項１または２に記載の画像信号処理装置。
【請求項５】
前記画像信号は、前記輝度信号と２種類の前記色差信号とから構成されており、
前記制御手段は、前記入力手段により入力された画像信号における前記輝度信号と前記２種類の色差信号との比率に応じて前記メモリにおける前記２種類の色差信号の記憶領域を変更することを特徴とする請求項４に記載の画像信号処理装置。
【請求項６】
１つの前記ブロックは、垂直方向ｎ画素×水平方向ｍ画素で構成されており、
前記処理手段は、前記ブロック単位で前記画像信号を直交変換する直交変換回路を含むことを特徴とする請求項１または２に記載の画像信号処理装置。
【請求項７】
前記メモリは、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ−ＤＲＡＭ）であることを特徴とする請求項１または２に記載の画像信号処理装置。
【請求項８】
画像信号を入力する入力ステップと、
クロックに同期して同一の列アドレスに対してバースト書き込み及びバースト読み出しが可能であって、前記入力ステップにより入力された画像信号を記憶するメモリに対して前記画像信号の書き込み及び読み出しを行いながら、所定数の画素からなるブロック単位に前記画像信号を処理する処理ステップと、
前記入力ステップにより入力された前記画像信号における１つの前記ブロック内の全ての画素のデータが前記メモリにおける前記同一の列アドレス上に並ぶように前記入力ステップにより入力された画像信号を配置すると共に、前記入力ステップにより入力された画像信号の種類に応じて前記メモリに対する前記画像信号の配置を変更する制御ステップとを有することを特徴とする画像信号処理方法。
【請求項９】
画像信号を入力する入力ステップと、
バースト書き込み及びバースト読み出しが可能であって、前記入力ステップにより入力された画像信号を記憶するメモリに対して前記画像信号の書き込み及び読み出しを行いながら、所定数の画素からなるブロック単位に前記画像信号を処理する処理ステップと、
前記入力ステップにより入力された前記画像信号における１つの前記ブロック内の全ての画素のデータが前記メモリにおける前記バースト書き込み及び前記読み出し可能な方向の同一アドレス上に並ぶように前記入力ステップにより入力された画像信号を配置すると共に、前記入力ステップにより入力された画像信号の種類に応じて前記メモリに対する前記画像信号の配置を変更する制御ステップとを有することを特徴とする画像信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データの符号化、復号化等の処理を行うための画像信号処理装置及び画像信号処理方法に関する。
【背景技術】
【０００２】
従来から、膨大なデータ量の各種データを符号化することによりデータ量を削減して比較的低い伝送レートで伝送し得るようにするための各種装置が開発されている。例えば、画像データを磁気テープ等の記憶媒体に記録するディジタルＶＴＲにおいても１２４Ｍｂｐｓ程度の入力画像データを５分の１の２５Ｍｂｐｓ程度に圧縮して磁気テープ上に記録し、再生するための規格が制定されている。
【０００３】
このような規格に基づくディジタルＶＴＲにおいては、入力データをＤＣＴ変換した後に量子化し、この量子化データをハフマン符号化等により可変長符号化することによってデータの圧縮を行っており、さらに量子化する際の量子化ステップを各種のパラメータに基づいて可変したり、可変長符号化された後のデータ量が一定になるようにレート制御が行われる。
【０００４】
また、入力画像データをフレーム間又はフィールド間動き補償付き予測符号化を用いて圧縮し、この予測符号化データを上述のようなＤＣＴ、量子化及び可変長符号化を用いて更に圧縮するようにしたＭＰＥＧ規格が制定されており、この規格に対応したＣＤ−ＲＯＭ等の各種装置が開発されている。
【０００５】
【特許文献１】特開平６−２４５１８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のようなディジタルＶＴＲやＣＤ−ＲＯＭ等の装置においては、各種信号処理をリアルタイムに行う必要がある。それを実現するために各種信号処理に合わせた複数個のメモリを用いることが考えられているが、装置全体のコストアップ及びダウンサイジングの妨げになるという問題があった。
【０００７】
本発明は、上述のような実情に鑑みてなされたものであり、装置全体のコストダウンとダウンサイジングを図りながら、高速な画像処理と最適なメモリ使用が可能な画像信号処理装置及び画像信号処理方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明による画像信号処理装置においては、画像信号を入力する入力手段と、クロックに同期して同一の列アドレスに対してバースト書き込み及びバースト読み出しが可能であって、前記入力手段により入力された画像信号を記憶するメモリと、前記メモリに対して前記画像信号の書き込み及び読み出しを行いながら、所定数の画素からなるブロック単位に前記画像信号を処理する処理手段と、前記入力手段により入力された前記画像信号における１つの前記ブロック内の全ての画素のデータが前記メモリにおける前記同一の列アドレス上に並ぶように前記入力手段により入力された画像信号を配置すると共に、前記入力手段により入力された画像信号の種類に応じて前記メモリに対する前記画像信号の配置を変更する制御手段とを備える。
【０００９】
また、本発明による画像信号処理装置の他の態様は、画像信号を入力する入力手段と、バースト書き込み及びバースト読み出しが可能であって、前記入力手段により入力された画像信号を記憶するメモリと、前記メモリに対して前記画像信号の書き込み及び読み出しを行いながら、所定数の画素からなるブロック単位に前記画像信号を処理する処理手段と、前記入力手段により入力された前記画像信号における１つの前記ブロック内の全ての画素のデータが前記メモリにおける前記バースト書き込み及び前記読み出し可能な方向の同一アドレス上に並ぶように前記入力手段により入力された画像信号を配置すると共に、前記入力手段により入力された画像信号の種類に応じて前記メモリに対する前記画像信号の配置を変更する制御手段とを備える。
【００１０】
本発明による画像信号処理方法においては、画像信号を入力する入力ステップと、クロックに同期して同一の列アドレスに対してバースト書き込み及びバースト読み出しが可能であって、前記入力ステップにより入力された画像信号を記憶するメモリに対して前記画像信号の書き込み及び読み出しを行いながら、所定数の画素からなるブロック単位に前記画像信号を処理する処理ステップと、前記入力ステップにより入力された前記画像信号における１つの前記ブロック内の全ての画素のデータが前記メモリにおける前記同一の列アドレス上に並ぶように前記入力ステップにより入力された画像信号を配置すると共に、前記入力ステップにより入力された画像信号の種類に応じて前記メモリに対する前記画像信号の配置を変更する制御ステップとを有する。
【００１１】
また、本発明による画像信号処理方法の他の態様は、画像信号を入力する入力ステップと、バースト書き込み及びバースト読み出しが可能であって、前記入力ステップにより入力された画像信号を記憶するメモリに対して前記画像信号の書き込み及び読み出しを行いながら、所定数の画素からなるブロック単位に前記画像信号を処理する処理ステップと、前記入力ステップにより入力された前記画像信号における１つの前記ブロック内の全ての画素のデータが前記メモリにおける前記バースト書き込み及び前記読み出し可能な方向の同一アドレス上に並ぶように前記入力ステップにより入力された画像信号を配置すると共に、前記入力ステップにより入力された画像信号の種類に応じて前記メモリに対する前記画像信号の配置を変更する制御ステップとを有する。
【発明の効果】
【００１２】
本発明によれば、同一ブロックのデータを高速にアクセスすることができ、画像信号の種類に応じて最適にメモリを使用することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面を用いて説明する。
図１は、本発明の基本構成を示すブロック図である。
本実施の形態は、図１に示すように各種処理ブロックがシステム制御ブロック８によって制御されつつ各々が所望のタイミングでメモリにアクセスし、それらのアクセス要求をシステム制御ブロック８が調停することで、各ブロックの動作を保証するように構成されている。
【００１４】
上記各ブロックは、以下のように動作する。
端子１、端子２、端子３は、輝度信号（以下、Ｙと記す）と色差信号（以下、Ｃｒ、Ｃｂと記す）との比率が４：２：２であるＤＩフォーマットのディジタルコンポーネント信号の入出力端子である。
【００１５】
画像入出力ブロック４は、符号化時には、上記各端子１〜３から入力されたデータに対して色差信号を間引き処理し、輝度信号と色差信号との比率を４：１：１のディジタル信号に変換処理を行い、そのＹ、Ｃｒ、Ｃｂに対してマルチプレクス処理を施したデータ列（以下、ＭＵＸ−ＤＡＴＡと記す）を出力する。これと共にＭＵＸ−ＤＡＴＡ列内のＹ、Ｃｒ／Ｃｂをバッファ５に一時バッファリングするためのアドレスであるＹ−ＲＡ、Ｃ−ＲＡ、イネーブル信号Ｙ−ＥＮ、Ｃ−ＥＮを発生し、さらにメインメモリ６にアクセスするためのアドレス、Ｙ−ＭＡ、Ｃ−ＭＡ、メモリアクセス要求信号ＲｅｑＹ、ＲｅｑＣをシステム制御ブロック８に対して発生する。また復号化時には、上記と同様の信号を発生しつつ、バッファ５からＭＵＸ−ＤＡＴＡを読み出して４：２：２のディジタルコンポーネント信号に変換し、上記端子１〜３へ出力する。
【００１６】
バッファ５は、各周辺ブロックからのアドレス信号（Ｙ−ＲＡ、Ｃ−ＲＡ、ＹＭ−ＲＡ、ＣＭ−ＲＡ）、書き込み／読み出しを制御する制御信号（Ｙ−Ｅｎ、Ｃ−Ｅｎ、ＹＭ−Ｅｎ、ＣＭ−Ｅｎ）によって、上記ＭＵＸ−ＤＡＴＡ及び、メインメモリ６に対して書き込み／読み出しを行う輝度信号（以下、Ｙ−ＭＤと記す）と色差信号（以下、Ｃ−ＭＤと記す）を所定のデータ長でバッファリングする。メインメモリ６は、システムクロックに同期してデータの書き込み／読み出しを行う。
【００１７】
圧縮・伸張ブロック７は、メインメモリ６にアクセスし、画像データに対して離散コサイン変換を用いた可変長符号化／復号化を行う。システム制御ブロック８は、上記各ブロックからのメインメモリ６に対するアドレス及びメモリアクセス要求信号によりメインメモリ６を含むシステム全体の制御を行う。尚、本実施の形態における上記メインメモリ６は、クロックの立ち上がりに同期してデータのバースト転送を行うことで、高速なリード／ライトのアクセスを可能とするＳＤＲＡＭ（Ｓｙｎｃｒｏｎｏｕｓ−ＤＲＡＭ）が用いられている。
【００１８】
このＳＤＲＡＭに供給されるクロックは、図２に示すようなジッターの無い外部の周波数発振器９０から周波数逓倍器９２に例えば２７．５ＭＨｚのクロックを供給し、そこで逓倍されて発生した６７．５ＭＨｚがリファレンスクロックとして供給される。ここでリファレンスクロック６７．５ＭＨｚ（ＭＣＬＫ）は、周波数発振器９４で作られる水平同期信号にロックした１３．５ＭＨｚの整数倍（５倍）に設定されている。ここで、周波数発振器９４から供給される１３．５ＭＨｚは、Ｙのサンプリング周波数であり、周波数分周器９６で４分周された３．３７５ＭＨｚは、上記４：１：１に変換された後のＣｒ、Ｃｂのサンプリング周波数である。
【００１９】
次に、図１における画像入出力ブロック４によってＹ、Ｃｒ、Ｃｂがマルチプレクスされる詳細な動作について図３を用いて説明する。尚、図３において図１と同一部分には同一符号を付してある。
４０は一般的なフィルタであり、符号化時には、上記４：２：２で入力された画像データＹ、Ｃｒ、Ｃｂを間引き処理をすることにより、それぞれ４：１：１の画像データＥＸ−Ｙ、ＥＸ−Ｃｒ、ＥＸ−Ｃｂに変換する。また復号化時には、逆に４：１：１の画像データＥＸ−Ｙ、ＥＸ−Ｃｒ、ＥＸ−Ｃｂを色差信号に対して補間処理を行うことにより、４：２：２の画像データＹ、Ｃｒ、Ｃｂに復元して出力する。ここで、ＥＸ−Ｙは、上記１３．５ＭＨｚに同期し、ＥＸ−Ｃｒ、ＥＸ−Ｃｂは、上記３．３７５ＭＨｚに同期している。
【００２０】
４２、４４、４６は、６７．５ＭＨｚで駆動する双方向のフリップフロップであり、符号化時には、上記画像データＥＸ−Ｙ、ＥＸ−Ｃｒ、ＥＸ−Ｃｂをマルチプレクス処理して６７．５ＭＨｚに同期したＭＵＸ−ＤＡＴＡを生成し、復号化時には、ＭＵＸ−ＤＡＴＡからデマルチプレクス処理して画像データＥＸ−Ｙ、ＥＸ−Ｃｒ、ＥＸ−Ｃｂを生成する。上記各処理は、それぞれタイミング発生器４８から供給される６７．５ＭＨｚに同期したイネブール信号ＭＵＸ−Ｙ、ＭＵＸ−Ｃｒ、ＭＵＸ−Ｃｂによって制御される。タイミング発生器４８は、上記以外に６７．５ＭＨｚに同期したそれぞれのアドレス（Ｙ−ＲＡ、Ｃ−ＲＡ、Ｙ−ＭＡ、Ｃ−ＭＡ）、イネブール信号（Ｙ−Ｅｎ、Ｃ−Ｅｎ）、メモリアクセス要求信号（ＲｅｑＹ、ＲｅｑＣ）を発生して周辺ブロックへ供給する。
【００２１】
図４は図３における上記マルチプレクス及びデマルチプレクス処理の詳細なタイミングである。図４（ａ）〜（ｇ）にマルチプレクスのタイミングを示す。
（ａ）は１３．５ＭＨｚに同期した４：１：１の輝度データＥＸ−Ｙ、（ｂ）は３．３７５ＭＨｚに同期した４：１：１の色差データＥＸ−Ｃｒ、同様に（ｃ）は、３．３７５ＭＨｚに同期した４：１：１の色差データＥＸ−Ｃｂである。（ｄ）、（ｅ）、（ｆ）は、６７．５ＭＨｚに同期したイネブール信号であり、（ａ）のＥＸ−Ｙは、（ｄ）のＭＵＸ−ＹがＬＯＷレベルの時に６７．５ＭＨｚでラッチ出力され、（ｂ）のＥＸ−Ｃｒは、（ｅ）のＭＵＸ−ＣｒがＬＯＷレベルの時に６７．５ＭＨｚでラッチ出力され、（ｃ）のＥＸ−Ｃｂは、（ｆ）のＭＵＸ−ＣｂがＬＯＷレベルの時に６７．５ＭＨｚでラッチ出力されることによって、（ｇ）示すようにマルチプレクスデータＭＵＸ−ＤＡＴＡが生成される。
【００２２】
図４（ｇ）、（ａ）′〜（ｆ）′にデマルチプレクスのタイミングを示す。（ｄ）′、（ｅ）′、（ｆ）′は、それぞれデマルチプレクス処理を行うときのイネーブル信号ＭＵＸ−Ｙ、ＭＵＸ−Ｃｒ、ＭＵＸ−Ｃｂである。そのネーブル信号がＬＯＷレベルの時にそれぞれ６７．５ＭＨｚでＭＵＸ−ＤＡＴＡをラッチ出力することで、デマルチプレクスされたＥＸ−Ｙ（ａ）′、ＥＸ−Ｃｒ（ｂ）′、ＥＸ−Ｃｂ（ｃ）′が生成される。尚、当然のことながら、ＥＸ−Ｙ（ａ）′は１３．５ＭＨｚに同期し、ＥＸ−Ｃｒ（ｂ）′、ＥＸ−Ｃｂ（ｃ）′は３．３７５ＭＨｚに同期したデータ列となる。
【００２３】
図５は図１におけるバッファリ５のメモリマップである。
容量は全体で２５６バイトで、上記色差信号ＥＸ−Ｃｒ、ＥＸ−Ｃｂは、アドレス０〜１２７にマッピングされ、輝度信号ＥＸ−Ｙは、アドレス１２８〜２５５にマッピングされる。更に、輝度信号、色差信号のそれぞれの領域は、本実施の形態では、６４バイト単位にバンク構成になっている。ここで、アドレス０〜６３は、色差信号のためのバンク０（以下、Ｃ−Ｂ０と記す）、アドレス６４〜１２７は、色差信号のためのバンク１（以下、Ｃ−Ｂ１と記す）、アドレス１２８〜１９１は、輝度信号のためのバンク０（以下、Ｙ−Ｂ０と記す）、アドレス１９２〜２５５は、輝度信号のためのバンク１（以下、Ｙ−Ｂ１と記す）という構成になっていて、画像入出力ブロック４とメインメモリ６の書き込み／読み出し処理とが競合しないようにシステム制御ブロック８によって制御されている。
【００２４】
図６はバッファ５に対する符号化時の書き込み／読み出し処理の詳細なタイミング図である。
（ａ）は、画像入出力ブロック４から供給されるマルチプレクスデータＭＵＸ−ＤＡＴＡである。（ｂ）、（ｄ）は、ＭＵＸ−ＤＡＴＡからそれぞれ輝度信号（ＸＹ０、ＸＹ１、…）及び色差信号（ＸＣｒ０、ＸＣｂ０、ＸＣｒ１、ＸＣｂ１、…）を抽出し、バッファ５の各領域へ書き込むためのイネーブル信号であり、（ｃ）、（ｅ）は、その際の書き込みアドレスである。
【００２５】
上記書き込みアドレスは、（ｂ）のＹ−ＥｎがＬＯＷレベルの時に（ｃ）のＹ−ＲＡが選択され、（ｄ）のＣ−ＥｎがＬＯＷレベルの時に（ｅ）のＣ−ＲＡが選択される。この時Ｙ−ＥｎとＣ−Ｅｎが同時にＬＯＷレベルになることはあり得ない。従って、輝度信号は、図５のＹ−Ｂ０のアドレス１２８から順次書き込まれ、色差信号は同様にＣ−Ｂ０のアドレス０から順次書き込まれる。ここで、６７．５ＭＨｚのが２０クロックで１パケットとして、そのパケット単位にまとめて表記したものが（ａ）である。従って、１パケット内には、輝度データが４バイト、色差データがＣｒ成分／Ｃｂ成分それぞれ１バイトづつ含まれる。
【００２６】
（ｆ）、（ｇ）は、画像入出力ブロック４からシステム制御ブロック８に供給されるメモリアクセス要求信号であり、輝度データ及び色差データのそれぞれが、バッファ５に６４バイト蓄積される毎に出力される。従って、輝度データのメモリアクセス要求信号は、（ａ）′に示したパケット番号Ｐ１５がバッファに蓄積された時点で出力される。一方、色差データのメモリアクセス要求信号は、（ａ）′に示したパケット番号Ｐ３１がバッファに蓄積された時点で出力される。この時の色差データ６４バイトの内訳は、Ｃｒ成分が３２バイト、Ｃｂ成分が３２バイトである。但し、これはテレビジョン方式がＮＴＳＣモードの場合であり、他のＰＡＬ等のモードにおいては、この限りではない。
【００２７】
（ｉ）、（ｋ）は、システム制御ブロック８において各ブロックから供給されるメモリアクセス要求信号を調停した結果によって生成されるイネーブル信号ＹＭ−Ｅｎ及びＣＭ−Ｅｎである。（ｈ）はバッファから読み出された輝度データＹ−ＭＤであり、ＹＭ−ＥｎがＬＯＷレベル期間に読み出しが行われる。同様に（ｊ）はバッファから読み出された色差データＣ−ＭＤであり、ＣＭ−ＥｎがＬＯＷレベル期間に読み出しが行われる。ここで、図示せずも、それぞれの読み出しアドレスは、画像入出力ブロック４がリアルタイムに書き込みを行っているバンクとは逆のバンクから読み出されるように発生される。また、本実施の形態における色差データＣ−ＭＤの読み出しは、Ｃｒ成分／Ｃｂ成分それぞれ３２バイト毎にまとめてメインメモリ６にアクセスしたいため、偶数／奇数に分けてアドレスを発生する。
【００２８】
図７はバッファ５に対する復号化時の書き込み／読み出し処理の詳細なタイミング図である。
（ａ）ＲｅｑＹ、（ｂ）ＲｅｑＣは、画像入出力ブロック４からシステム制御ブロック８に対するメモリアクセス要求信号であって図３のタイミング発生器４８から供給される。ＲｅｑＹは、（１／１３．５ＭＨｚ×６４ｂｙｔｅ）ｎｓ周期で発生し輝度データをアクセスし、ＲｅｑＣは、（１／６．７５ＭＨｚ×６４ｂｙｔｅ）ｎｓ周期で発生し色差データをアクセスする。
【００２９】
（ｃ）Ｙ−ＭＤ、（ｄ）Ｃ−ＭＤは、システム制御ブロック８で上記メモリアクセス要求信号を調停処理した結果、読み出しアドレスをメインメモリ６へ供給することで読み出された輝度データ及び色差データである。本実施の形態におけるメモリアクセスに際してのバースト長は、符号化時と同様に６４バイトである。尚、アクセスに際するバースト長の算出手段については後に詳細に説明する。
【００３０】
（ｄ）ＹＭ−Ｅｎ、（ｆ）ＣＭ−Ｅｎは、メインメモリ６から同様のバースト長で読み出されたデータをバッファ５へ書き込むためのイネーブル信号であり、それぞれＬＯＷレベル期間にそれぞれのデータの書き込み処理が行われる。尚、図示せずも、システム制御ブロック８からバッファ５に対して書き込みアドレスが供給されるが、前述したようにバンク制御されており、他のブロックの処理と競合しないように発生される。
【００３１】
（ｇ）Ｙ−Ｅｎ、（ｉ）Ｃ−Ｅｎ、及び（ｈ）Ｙ−ＲＡ、（ｉ）Ｃ−ＲＡは、上記符号化処理において説明したように、画像入出力ブロック４からバッファ５に供給されるイネーブル信号とリードアドレスである。（ｋ）ＭＵＸ−ＤＡＴＡは、上記（ｇ）Ｙ−Ｅｎ、（ｉ）Ｃ−Ｅｎ、及び（ｈ）Ｙ−ＲＡ、（ｉ）Ｃ−ＲＡによってラッチ出力された輝度データと色差データがマルチプレクサされたデータ列であり、画像入出力ブロック４へ供給される。
【００３２】
次に、メインメモリ６のマッピング方法について説明する。
図８は図１のメインメモリ６のメモリ空間を示したものであり、２フレーム分の容量を備えたビデオメモリ（ＶＭ）領域（ＢＳ０及びＢＳ１）と、それ以外のデータを記憶するための容量を備えたＯｔｈｅｒｓ領域とからそれぞれ構成されており、各領域におけるメモリセルは、１フレーム毎に書き込みモードと読み出しモードとに設定可能であるとともに、必要に応じてＶＭ領域又は、Ｏｔｈｅｒｓ領域との間でデータの授受を行うことも可能である。
【００３３】
即ち、図１において、上記画像入出力ブロック４はバッファ５を介して専らＶＭ領域との間でデータの授受を行い、圧縮／伸張ブロック７はＶＭ領域とのデータの授受を行うことによって、符号化時には、ＶＭ領域からデータを読み出して符号化処理した後に、その後に続く処理部に対して出力し、復号化時には、入力された符号化データに対して復号化処理した後にＶＭ領域に書き込む。この時のアドレスは、図１のシステム制御ブロック８によって列（以下、ｒｏｗと記す）アドレスと行（以下、ｃｏｌと記す）アドレスとして発生される。
【００３４】
次にメインメモリ６にアクセスする際のバースト長の算出方法について図９を参照して説明する。
図９において、（Ａ）は４：１：１に変換されたＮＴＳＣモード１フレームにおける輝度データ（以下、Ｙと記す）の構成を示したもので、水平７２０画素×垂直４８０ラインで構成される。（Ｂ）は４：１：１に変換されたＮＴＳＣモード１フレームにおける色差データ（以下、Ｃｒ、Ｃｂと記す）の構成を示したもので、Ｃｒ、Ｃｂそれぞれ水平１８０画素×垂直４８０ラインで構成される。
【００３５】
（Ｃ）は４：２：０に変換されたＰＡＬモード１フレームにおける輝度データ（以下、Ｙと記す）の構成を示したもので、水平７２０画素×垂直５７６ラインで構成される。（Ｄ）は４：２：０に変換されたＰＡＬモード１フレームにおける色差データ（以下、Ｃｒ、Ｃｂと記す）の構成を示したもので、Ｃｒ、Ｃｂそれぞれ水平３６０画素×垂直２８８ラインで構成される。（Ｅ）は圧縮・伸張ブロック７が符号化／復号化処理をする時のＤＣＴブロックである。通常ｎ画素×ｍ画素で構成されるが、本実施の形態ではｎ＝ｍ＝８としている。
【００３６】
ここで、本発明では、メインメモリ６にアクセスする際のバースト長を次の条件式により決定する。
バースト長＝（ｍ×Ｎ）×ｎ≦ＣＯＬ                    ………（１）
Ｎ：１以上の自然数
ＣＯＬ：バンク（ＢＳ０及びＢＳ１）のカラム方向の容量。
ここで、本実施の形態ではＣＯＬ＝５１２であるため、式（１）は、
８Ｎ×８≦５１２                                      ………（２）
となることからＮ≦８となる。
【００３７】
従ってバースト長は、８バイト以上６４バイト以下の８の倍数となる。メインメモリ６であるＳＤＲＡＭを効率良く高速にアクセスするには、ｒｏｗアドレスを固定し、できるだけ長いバースト長でアクセスするのが望ましい。従って、本実施の形態においては、バースト長を６４バイトとする。
【００３８】
次に、ＮＴＳＣモードの場合のＹデータのＶＭ領域に対するアクセス方法について図１０を用いて詳細に説明する。
図１０において（Ａ）は、図８のエリアＡを拡大し、実際の画面イメージのデータがメモリ以上に配置される様子を示したものである。ここで、ＣＢＬ０〜ＣＢＬ７は、６４ｃｏｌｕｍｎ毎に分割されたｃｏｌｕｍｎ  ｂｌｏｃｋで、ＲＮは、水平１ラインの分割数である。上述の如く図９（Ａ）の１ラインの画像データは６４画素ごとに１２分割され、その分割されたＬｉｎｅ０の１２個のブロックは、図１０（Ａ）のＣＢＬ０エリアに示すように、ｒｏｗ方向（アドレス０〜アドレス１１）に順次記憶される。同様にＬｉｎｅ１に関しては、ＣＢＬ１エリアに順次記憶される。残りのラインの画像データにおいても同様である。
【００３９】
従って、ＣＢＬ０エリアには、図９（Ａ）の８ｎ＋０番目（ｎは、０以上の正数）のラインのデータが順次記憶され、ＣＢＬ１エリアには、８ｎ＋１番目、ＣＢＬ２エリアには、８ｎ＋２番目、ＣＢＬ３エリアには、８ｎ＋３番目、ＣＢＬ４エリアには、８ｎ＋４番目、ＣＢＬ５エリアには、８ｎ＋５番目、ＣＢＬ６エリアには、８ｎ＋６番目、ＣＢＬ７エリアには、８ｎ＋７番目のラインのデータが順次記憶されることになる。
【００４０】
このように記憶された同一のｒｏｗアドレス上には、図９（Ｅ）に示した８画素×８画素のＤＣＴブロックが上記１画面の水平方向に８個分存在する。従って、図１の圧縮・伸張ブロック７が、このデータを読み出して符号化する場合は、ＣＢＬ０〜ＣＢＬ７のそれそれ先頭アドレスから８データを連続して読み出せば、所望の８画素×８画素のＤＣＴブロックのデータを得る事ができ、順次同様にＣＢＬ０〜ＣＢＬ７に対してｃｏｌアドレスを８づつオフセットしつつ８データを連続して読み出すことにより、順次ＤＣＴブロックを構成して処理を行う。
【００４１】
一方、復号化時においては、図１の圧縮・伸張ブロック７が復号処理した８画素×８画素データを符号化時とは逆にＣＢＬ０〜ＣＢＬ７に対してｃｏｌアドレスを８づつオフセットしつつ、８データを連続して書き込むことにより、図１０（Ａ）に示すようにデータを記憶させる。画像入出力ブロック４は、ｒｏｗアドレスを順次遷移させながら上記データを６４バースト単位に連続読み出しを行う。ＰＡＬモードにおいても同様の処理動作を行う。
【００４２】
次に、Ｃｒ、ＣｂデータのＶＭ領域に対するアクセス方法について詳細に説明する。
まず、画像入出力ブロック４のメモリアクセス動作について説明する。図９（Ｂ）に示すように、ＮＴＳＣモードにおける色差データは、水平方向に１／４に間引かれ、かつ毎ラインにＣｒ、Ｃｂデータが同時に存在する。また、色差データのＤＣＴブロック構成は、輝度データと同様に８画素×８画素であり、１バンク当たりのＣＯＬ方向の容量は５１２バイトである。従って、１回のアクセスにおけるバースト長は、輝度データと同様に６４バイトとなる。但し、上述したようにＮＴＳＣモードにおける色差データの性質から、１回のアクセスにおけるバースト長の内訳は、Ｃｒの３２バイトとＣｂの３２バイトを合わせた６４バイトとなる。
【００４３】
図１１（Ａ）は、上記ＮＴＳＣモードにおける図８のＣｒ／Ｃｂ領域のバンク０を示したものである。
Ｃｒ、Ｃｂはｃｏｌアドレスによって分割し、ｃｏｌアドレスが０から２５５までをＣｒ領域、ｃｏｌアドレスが２５６から５１１までをＣｂ領域とする。ＣＢＬ０〜ＣＢＬ１５は、Ｃｒ／Ｃｂそれぞれ３２ｃｏｌｕｍｎ毎に分割されたｃｏｌｕｍｎ  ｂｌｏｃｋである。ここで、書き込み／読み出し両モードにおける色差データ６４バイトのアクセスは、Ｃｒの３２バイトがＣＢＬ０に対して行われ、Ｃｂの３２バイトがＣＢＬ８に対して行われる。順次、ラインが遷移する毎に、ＣＢＬ１とＣＢＬ９、ＣＢＬ２とＣＢＬ１０というようにアクセスエリアが遷移する。
【００４４】
図１０（Ｂ）は図１１（Ａ）のＣｒ領域のバンク０を拡大し、上記処理を詳細に示したものである。
ここで、ＲＮは、水平ラインの分割数であり色差データの場合ＲＮ＝５である。上述のように、図９（Ｂ）の１ラインの画像データは、Ｃｒ、Ｃｂそれぞれ３２画素ごとに６分割され、その分割されたＬｉｎｅ０の６個のブロックは、Ｃｒの場合図１０（Ｂ）のＣＢＬ０エリアに示すように、ｒｏｗ方向（アドレス０〜アドレス５）に順次処理される。同様にＣｂのＬｉｎｅ０の６個のブロックは、ＣＢＬ８エリアに対して処理が行われる。
【００４５】
また、Ｌｉｎｅ１のＣｒ及びＣｂに関しては、ＣＢＬ１及びＣＢＬ９エリアに対して同様に処理される。残りのラインの画像データについても同様である。従って、ＣＢＬ０、ＣＢＬ８エリアに対しては、図９（Ｂ）の８ｎ＋０番目（ｎは、０以上の正数）のラインのそれぞれＣｒ、Ｃｂデータが処理され、以下同様にＣＢＬ１、ＣＢＬ９エリアには、８ｎ＋１番目、ＣＢＬ２、ＣＢＬ１０エリアには、８ｎ＋２番目、ＣＢＬ３、ＣＢＬ１１エリアには、８ｎ＋３番目、ＣＢＬ４、ＣＢＬ１２エリアには、８ｎ＋４番目、ＣＢＬ５、ＣＢＬ１３エリアには、８ｎ＋５番目、ＣＢＬ６、ＣＢＬ１４エリアには、８ｎ＋６番目、ＣＢＬ７、ＣＢＬ１５エリアには、８ｎ＋７番目のラインのデータが処理されることになる。
【００４６】
次に、図１の圧縮・伸張ブロック７のメモリアクセス動作について説明する。
例えば、ＮＴＳＣモードのＣｒ、Ｃｂが上述のように書き込み処理された同一のｒｏｗアドレス上には、図９（Ｅ）に示した８画素×８画素のＤＣＴブロックが上記１画素の水平方向にＣｒ、Ｃｂそれぞれ８個分存在する。従って、圧縮・伸張ブロック７が、このデータを読み出して符号化する場合は、ＣＢＬ０〜ＣＢＬ７のそれぞれ先頭アドレスから８データを連続して読み出せば、所望の８画素×８画素のＤＣＴブロックのＣｒデータを得ることができ、同様に、ＣＢＬ８〜ＣＢＬ１５のそれぞれ先頭アドレスから８データを連続して読み出せば、所望の８画素×８画素のＤＣＴブロックのＣｂデータを得る。順次同様にＣＢＬ０〜ＣＢＬ７、及びＣＢＬ８〜ＣＢＬ１５に対してｃｏｌアドレスを８づつオフセットしつつ８データを連続して読み出すことにより、Ｃｒ、Ｃｂそれぞれ所望のＤＣＴブロックを構成して処理を行う。
【００４７】
一方、復号化時には、圧縮・伸張ブロック７が復号処理した８画素×８画素データを符号化時とは逆にＣＢＬ０〜ＣＢＬ７、及びＣＢＬ８〜ＣＢＬ１５に対してｃｏｌアドレスを８づつオフセットしつつ８データを連続して書き込むことにより図１０（Ｂ）に示すようにデータを記憶させる。また画像入出力ブロック４は、ｒｏｗアドレスを順次遷移させながらＣｒデータの３２バイト及びＣｂデータの３２バイト毎に６４バースト単位にして連続読み出しを行う。
【００４８】
次に、ＰＡＬモードにおける処理動作を説明する。
図９（Ｄ）に示すように、ＰＡＬモードにおける色差データは、Ｃｒ、Ｃｂそれぞれ垂直方向に１／２に間引かれ、毎ライン交互にＣｒ、Ｃｂデータのどちらか一方が存在する。また、色差データのＤＣＴブロック構成は、輝度データと同様に８画素×８画素であり、１バンク当たりのＣＯＬ方向の容量は５１２バイトである。従って、１回のアクセスにおけるバースト長は、Ｃｒ、Ｃｂそれぞれ輝度データと同様に６４バイトとなる。
【００４９】
図１１（Ｂ）は、ＰＡＬモードにおける図８のＣｒ／Ｃｂ領域のバンク０を示したものである。
Ｃｒ、Ｃｂはｒｏｗアドレスによって分割し、本実施の形態ではｒｏｗアドレスが８６４から１０７９までをＣｒ領域、ｒｏｗアドレスが１０８０から１２９４までをＣｂ領域とする。ＣＢＬ０〜ＣＢＬ７は、Ｃｒ／Ｃｂそれぞれ６４ｃｏｌｕｍｎ毎に分割されたｃｏｌｕｍｎ  ｂｌｏｃｋである。
【００５０】
ここで、Ｃｒデータの書き込み／読み出し両モードにおける色差データ６４バイトのアクセスは、図９（Ｄ）に示した偶数ラインの場合に行われ、例えばＬｉｎｅ０の時はＣｒの６４バイトがＣＢＬ０に対して行われる。ラインが順次に遷移する毎にアクセスエリアはＣＢＬ７までの間で遷移する。この詳細な処理動作について図１２を用いて説明する。
【００５１】
図１２は図１１のＣｒエリアを拡大して実際の画面イメージのデータがメモリ上に配置される様子を示したものである。
ここで、ＣＢＬ０〜ＣＢＬ７は、６４ｃｏｌｕｍｎ毎に分割されたｃｏｌｕｍｎ  ｂｌｏｃｋで、ＲＮは水平１ラインの分割数である。上述のように図９（Ｄ）の１ラインの画像データは６４画素ごとに６分割され、その分割されたＬｉｎｅ０の６個のブロックは、図１２のＣＢＬ０エリアに示すように、ｒｏｗ方向（アドレス０〜アドレス５）に順次記憶される。同様に、Ｌｉｎｅ２に関してはＣＢＬ１エリアに順次記憶される。残りのラインの画像データについても同様である。
【００５２】
従って、ＣＢＬ０エリアには、図９（Ｄ）の８ｎ＋０番目（ｎは、０以上の正数）のラインのデータが順次記憶され、ＣＢＬ１エリアには、８ｎ＋２番目、ＣＢＬ２エリアには、８ｎ＋４番目、ＣＢＬ３エリアには、８ｎ＋６番目、ＣＢＬ４エリアには、８ｎ＋８番目、ＣＢＬ５エリアには、８ｎ＋１０番目、ＣＢＬ６エリアには、８ｎ＋１２番目、ＣＢＬ７エリアには、８ｎ＋１４番目のラインのデータが順次記憶されることになる。
【００５３】
尚、Ｃｂエリアに関しては、図示せずともＣＢＬ０エリアには、図９（Ｄ）の８ｎ＋１番目（ｎは、０以上の正数）のラインのデータが順次記憶され、ＣＢＬ１エリアには、８ｎ＋３番目、ＣＢＬ２エリアには８ｎ＋５番目、ＣＢＬ３エリアには、８ｎ＋７番目、ＣＢＬ４エリアには、８ｎ＋９番目、ＣＢＬ５エリアには、８ｎ＋１１番目、ＣＢＬ６エリアには、８ｎ＋１３番目、ＣＢＬ７エリアには、８ｎ＋１５番目のラインのデータが順次記憶されることになる。圧縮・伸張ブロック７の符号化／復号化時のメモリアクセスは、他のモードと同様にアクセスされて、Ｃｒ、Ｃｂにおいてそれぞれ所望の８画素×８画素のＤＣＴブロック単位の処理がなされる。
【００５４】
尚、図１１に示すＣｒ、Ｃｂのエリア分割方法は一例であって、例えば図１１（Ａ）のＣｒ、Ｃｂを３２バイト単位にｃｏｌアドレス方向に対して交互に分割しても良い。つまり、ｃｏｌアドレスでＣｒ、Ｃｂが分割されていて、かつ前記条件式（６）から導かれたバースト長分の連続データが同一ｒｏｗアドレス上に配置出来れば良い。図１１（Ｂ）については、ｒｏｗアドレスでＣｒ、Ｃｂが分割されていて、かつ前記条件式（１）から導かれたバースト長分の連続データが同一ｒｏｗアドレス上に記憶できればよい。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態を示すブロック図である。
【図２】本発明で用いるクロックを説明するための構成図である。
【図３】画像入出力ブロックの詳細な構成図である。
【図４】マルチプレクス及びデマルチプレクス動作を示すタイミングチャートである。
【図５】バッファ内部のメモリ空間のマッピングを説明するための構成図である。
【図６】マルチプレクスデータをバッファに書き込む時の詳細なタイミング図である。
【図７】マルチプレクスデータをバッファから読み出す時の詳細なタイミング図である。
【図８】メインメモリ空間のマッピングを説明するための構成図である。
【図９】ＮＴＳＣにおける輝度データ、色差データ及びＰＡＬにおける輝度データの１画面の構成図である。
【図１０】メインメモリの一部のアドレス例を示す構成図である。
【図１１】Ｃｒ、Ｃｂのメインメモリに対するマッピングを説明する構成図である。
【図１２】本発明のメインメモリにおけるＰＡＬモード時のＣ領域へのアクセス手段を説明するための構成図である。
【符号の説明】
【００５６】
１、２、３  入出力端子
４  画像入出力ブロック
５  バッファ
６  メインメモリ
７  圧縮・伸張ブロック
８  システム制御ブロック
Ｙ  輝度信号
Ｃｒ、Ｃｂ  色差信号
ＭＵＸ−ＤＡＴＡ  データ列
Ｙ−ＭＤ  バッファリングされた輝度信号
Ｃ−ＭＤ  バッファリングされた色差信号
【図１】
2005006354.tif 000003
【図２】
2005006354.tif 000004
【図３】
2005006354.tif 000005
【図４】
2005006354.tif 000006
【図５】
2005006354.tif 000007
【図６】
2005006354.tif 000008
【図７】
2005006354.tif 000009
【図８】
2005006354.tif 000010
【図９】
2005006354.tif 000011
【図１０】
2005006354.tif 000012
【図１１】
2005006354.tif 000013
【図１２】
2005006354.tif 000014