(57)【要約】【課題】  半導体部品の静電破壊を防止する。【解決手段】  多層配線基板１１の半導体部品１２が実装された一主面１１ａとは反対側の他主面１１ｂに半導体部品１２を実装するときに、半導体部品１２を収容する収容凹部３の内側に設けられたアースピン４を多層配線基板１１に電気的に接続させ、多層配線基板１１が帯電した静電気を適切に除電することによって半導体部品１２が静電破壊されることを防止できる。【選択図】  図３
2005310842.tif 000002
【特許請求の範囲】
【請求項１】
実装部品が実装された配線基板を保持する基板保持装置において、
上記配線基板の上記実装部品が実装された一主面とは反対側の他主面に上記実装部品を実装するときに、上記配線基板の一主面を支持する支持面を有する基体部と、
上記基体部の支持面に設けられ、上記配線基板の一主面に実装された上記実装部品を収容する収容凹部と、
上記収容凹部の内側に設けられ、上記実装部品に当接することで上記配線基板と電気的に接続するアースピンとを備えることを特徴とする基板保持装置。
【請求項２】
上記アースピンには、金めっきが施されていることを特徴とする請求項１記載の基板保持装置。
【請求項３】
上記実装部品は、部品単体が上記配線基板のグランド層に電気的に接続された導電性のフレームにより保持され、
上記アースピンは、上記部品単体が上記フレームごと上記収容凹部内に収容されたときに上記フレームに当接することを特徴とする請求項１記載の基板保持装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一主面に実装部品が実装された配線基板の他主面に実装部品を実装するときに、静電気を適切に除電しながら保持することが可能な基板保持装置に関する。
【背景技術】
【０００２】
配線基板に電子部品等が実装された実装基板おいては、例えば配線基板のパターン配線等を形成する金属メッキと絶縁体の樹脂とが多層構造となっており、移送中の摩擦等により層中に静電気を帯電し易くなっている。
【０００３】
近年においては、実装基板に実装される電子部品として例えば微細化や高集積化が図られた半導体部品が多数用いられている。また、このような半導体部品を配線基板の両面に実装させることでさらなる微細化や高集積化を図っている。
【０００４】
しかしながら、半導体部品においては、例えば配線基板が帯電した静電気が静電耐圧に近づくことで起こる静電破壊が懸念される。したがって、半導体部品を配線基板に実装するときの実装工程において、配線基板が耐電した静電気を如何に除電するかが非常に重要な問題になっている。
【０００５】
ところで、配線基板の両主面に半導体部品を実装する際は、先ず、層内にグランド層や信号層等を備える配線基板の他主面側を導電性金属製の受け台の平坦な主面に載置させた状態で、配線基板の一主面にはんだ印刷を施し、所定のパターン配線を形成する。次に、配線基板の一主面には、部品実装機により所定の位置に半導体部品が配置され、リフローはんだ付け法等により半導体部品が実装される。このようにして、配線基板には、一方主面に半導体部品が実装される。
【０００６】
このとき、配線基板においては、半導体部品が実装される一主面とは反対側の他主面を導電性金属からなる受け台の主面全面で受けることができることから、他主面から臨むグランド層と接続するパターン配線等に受け台の主面を電気的に接続させることは容易であり、面同士の接触で適切に静電気を除電することが可能である。
【０００７】
そして、配線基板の半導体部品が実装された一主面とは反対側の他主面に半導体部品を実装する際は、半導体部品が実装された配線基板の一主面側を受け台の主面に載置する。このとき、配線基板を受け台の主面に対して略平行に保持するために、受け台の主面には配線基板の一主面に実装された半導体部品の逃げとなる収容凹部が設けられる。
【０００８】
具体的に、配線基板においては、一主面に実装された半導体部品が受け台の収容凹部に収容され、一主面の半導体部品が実装された以外の領域が受け台の主面で受けられることから、外方に臨む他主面が略平坦な状態で保持される。なお、このことは、特許文献１における図４等に記載されている。
【０００９】
次に、主面に対して略平行に保持させた配線基板の他主面にはんだ印刷を施し、所定のパターン配線を形成する。そして、一主面に半導体部品を実装させるのと同様にして配線基板の他主面にも、部品実装機により所定の位置に半導体部品が配置され、リフローはんだ付け法等により半導体部品が実装される。このようにして、配線基板には、両主面に半導体部品が実装される。
【００１０】
しかしながら、この場合、配線基板の一主面で半導体部品が実装された以外の限られた領域から臨むパターン配線等に、導電性金属等からなる受け台の主面を電気的に接続させることは困難であり、面同士の接触だけでは適切に静電気を除電することができないのが現状である。
【００１１】
そして、配線基板においては、電子機器の小型化に伴い、高密度化、微細化が図られており、その主面に導電性金属等からなる受け台を電気的に接続させることが可能なグランド部等を設けることが難しくなっている。このため、受け台の収容凹部が設けられた主面で半導体部品が実装された他主面を受けたときに、面同士の接触だけで静電気を除電させることはさらに困難になっている。
【００１２】
また、配線基板においては、その表面にパターン配線や接続端子等を保護するためのレジスト層等が設けられており、パターン配線や接続端子等といった導通可能な部位がレジスト層分だけ凹んで位置することから、配線基板の一主面と受け台の主面とを接触させることで静電気を除電させることは一層困難になっている。
【００１３】
【特許文献１】特開２００２−３１９８００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、一主面に実装部品が実装された実装基板を、他主面側に実装部品を実装するときに、静電気を適切に除電しながら保持することが可能な基板保持装置を提供するものである。
【課題を解決するための手段】
【００１５】
上述した目的を達成する本発明に係る基板保持装置は、実装部品が実装された配線基板を保持し、配線基板の実装部品が実装された一主面とは反対側の他主面に実装部品を実装するときに、配線基板の一主面を支持する支持面を有する基体部と、基体部の支持面に設けられ、配線基板の一主面に実装された実装部品を収容する収容凹部と、収容凹部の内側に設けられ、実装部品に当接することで配線基板と電気的に接続するアースピンとを備えることを特徴としている。
【００１６】
この基板保持装置では、配線基板の実装部品が実装された一主面とは反対側の他主面に実装部品を実装するときに、実装部品を収容する収容凹部の内側に設けられたアースピンを実装部品に当接させて配線基板に電気的に接続させることで、配線基板が帯電した静電気を適切に除電しながら配線基板を保持できる。
【発明の効果】
【００１７】
本発明によれば、配線基板の実装部品が実装された一主面とは反対側の他主面に実装部品を実装するときに、実装部品を収容する収容凹部の内側に設けられたアースピンを実装部品に当接させることで配線基板に電気的に接続させ、配線基板が帯電した静電気を適切に除電しながら配線基板を保持できることから、静電気によって実装部品が静電破壊されることを防止できる。
【００１８】
また、本発明によれば、配線基板の実装部品が実装された一主面とは反対側の他主面に実装部品を実装するときに、配線基板が帯電した静電気を除電する除電装置等といった大掛かりな装置等を設置することなく、基体部にアースピンを設けるといった容易な取り付け加工を基体部に施すことで配線基板に対して静電気の除電対策を低コストで行うことができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明が適用された基板保持装置について、図面を参照して説明する。
【００２０】
図１に示す基板保持装置１は、層内にグランド層や信号層等を備える多層配線基板１１の半導体部品１２が実装された一主面１１ａとは反対側の他主面１１ｂに実装部品として半導体部品１２やフレーム１３等を両面実装するときに用いられる基板保持治具である。
【００２１】
具体的に、基板保持装置１は、多層配線基板１１の半導体部品１２が実装された一主面１１ａを支持する支持面２ａを有する基体部２と、この基体部２の支持面２ａに形成された収容凹部３と、この収容凹部３内に設けられて多層配線基板１１と電気的に接続するアースピン４とを備えている。
【００２２】
基体部２は、例えば銅、アルミニウム、ステンレス、鉄、又はこれらの合金等といった導電性金属等からなり、鉄からなる場合は錆を防止且つ導電性を高めるためのニッケルめっき等が表面に施されている。そして、基体部２は、装置自体の重量を軽くでき、且つ導電性の高いアルミニウムやアルミニウム合金等からなることが好ましい。
【００２３】
このように、基体部２は、アルミニウム等といった導電性の高い金属等からなることで、外部に接地させ易くなる。
【００２４】
そして、基体部２の支持面２ａには、収容凹部３が形成されている。この収容凹部３は、図２に示すように、多層配線基板１１の一主面１１ａに実装された半導体部品１２や、この半導体部品１２を保護し且つ層内のグランド層等に接続されるフレーム１３等に対応して形成された凹部であり、基体部２が多層配線基板１１を保持するときに、多層配線基板１１の一主面１１ａに実装部品として実装された半導体部品１２やフレーム１３が基体部２の支持面２ａに当たらないようにさせるための逃げとなる。
【００２５】
このように、基板保持装置１では、図２に示すように、収容凹部３を基体部２の支持面２ａに設けることで、基体部２の支持面２ａに多層配線基板１１を載置したときに一主面１１ａに実装された半導体部品１２やフレーム１３が収容凹部３内に収容されることから、多層配線基板１１の一主面１１と基体部２の支持面２ａとを略平行な状態で基体部２の主面上に多層配線基板１１を保持することが可能となる。
【００２６】
そして、このような基板保持装置１に保持された多層配線基板１１は、外部に臨む他主面１１ｂが平坦な状態にされることから、他主面１１ｂ上に半導体部品１２を適切に配置でき、例えばリフローはんだ付け法等によって他主面１１ｂに半導体部品１２が実装されることになる。
【００２７】
アースピン４は、導電性金属等からなり、収容凹部３内、具体的には収容凹部３の底面３ａに基体部２と電気的に接続されるように設けられた板バネやコイルバネ等といった付勢部材や、このような付勢部材を内蔵するプローブピン等である。
【００２８】
そして、アースピン４は、基体部２の支持面２ａに多層配線基板１１を載置したときに、多層配線基板１１の一主面１１ａに設けられたグランド層と電気的に接続するフレーム１３に収容凹部３の開口部に向かう付勢力によって接触し、多層配線基板１１を移送するときの摩擦等が原因となって層内に帯電した静電気を除電する。
【００２９】
また、アースピン４は、基体部２で多層配線基板１１を保持したときに、多層配線基板１１の自重で沈み込み、多層配線基板１１の一主面１１ａが基体部２の支持面２ａから浮かない程度の付勢力にされている。
【００３０】
さらに、アースピン４においては、多層配線基板１１のフレーム１３に接触する箇所に、酸化皮膜が発生することがなく、接触抵抗を抑えることが可能な金めっき等を施すことで、多層配線基板１１のフレーム１３に適宜接触して、多層配線基板１１に帯電した静電気を適切に除電できる。
【００３１】
このような構成の基板保持装置１を使って多層配線基板１１の両主面１１ａ，１１ｂに半導体部品１２を両面実装する際は、先ず、導電性金属からなり、平坦な載置面を有する図示しない受け台の載置面で他主面１１ｂ側を受けるようにして多層配線基板１１を載置させた状態で、多層配線基板１１の一主面１１ａにはんだ印刷を施し、所定のパターン配線を多層配線基板１１の一主面１１ａに形成する。そして、多層配線基板１１の一主面１１ａには、例えば部品実装機等により所定の位置に半導体部品１２やフレーム１３が配置され、リフローはんだ付け法等により半導体部品１２やフレーム１３がはんだ付け実装される。
【００３２】
このようにして、多層配線基板１１の一方主面１１ａには、実装部品として半導体部品１２やフレーム１３が実装される。
【００３３】
このとき、多層配線基板１１においては、他主面１１ｂを導電性金属からなる受け台の平坦な載置面全面で受けることができることから、他主面から臨むグランド層と接続するパターン配線等に受け台を電気的に接続させることは容易であり、面同士の接触で適切に静電気を除電できる。
【００３４】
次に、多層配線基板１１の半導体部品１２等が実装された一主面１１ａとは反対側の他主面１１ｂに半導体部品１２やフレーム１３を実装する際は、図２に示すように、多層配線基板１１の半導体部品１２が実装された一主面１１ａを基体部２の支持面２ａで受けるように、基体部２の支持面２ａに多層配線基板１１を載置させる。
【００３５】
このとき、多層配線基板１１の一主面１１ａに実装された半導体部品１２やフレーム１３は、基体部２の支持面２ａに形成された収容凹部３に収容される。
【００３６】
また、基板保持装置１においては、収容凹部３内に設けられたアースピン４が収容凹部３の開口部に向かう付勢力により多層配線基板１１のグランド層と電気的に接側するフレーム１３に適切に当接し、多層配線基板１１が帯電した静電気を基体部２を介して外部の接地導体に逃がす。すなわち、多層配線基板１１が帯電した静電気を除電する。
【００３７】
さらに、基板保持装置１においては、アースピン４が多層配線基板１１の自重で沈み込み、多層配線基板１１の一主面１１ａが基体部２の支持面２ａから浮かない程度の付勢力にされていることから、多層配線基板１１の外部に臨む他主面１１ｂを平坦な状態にして保持させる。
【００３８】
次に、基板保持装置１に保持された多層配線基板１１には、平坦な状態の他主面１１ｂにはんだ印刷等が施され、この他主面１１ｂに所定のパターン配線が形成される。
【００３９】
次に、多層配線基板１１の他主面１１ｂには、図３に示すように、例えば部品実装機等により他主面１１ｂの所定の位置に半導体部品１２やフレーム１３が載置され、例えばリフローはんだ付け法等により、他主面１１ｂに半導体部品１２やフレーム１３がはんだ付け実装される。
【００４０】
このようにして、多層配線基板１１には、実装部品として半導体部品１２やフレーム１３が両面実装される。
【００４１】
次に、他主面１１ｂにも半導体部品１２やフレーム１３が実装された多層配線基板１１は、図４に示すように、基板保持装置１から取り外される。
【００４２】
このとき、アースピン４は、収容凹部３の開口部側に付勢していることから、多層配線基板１１が取り外されるときでも、多層配線基板１１の移動に追従し、極力長い時間、多層配線基板１１のフレーム１３に接触するように作用し、多層配線基板１１が帯電した静電気を除電し続ける。
【００４３】
また、基板保持装置１においては、多層配線基板１１の外部に臨む他主面１１ｂを平坦な状態にして保持することから、多層配線基板１１を基体部２より取り外すときのチャッキングミスを抑えることができる。
【００４４】
以上で説明した基板保持装置１においては、多層配線基板１１の半導体部品１２が実装された一主面１１ａとは反対側の他主面１１ｂに半導体部品１２やフレーム１３を両面実装するときに、半導体部品１２やフレーム１３を収容する収容凹部３の内側に設けられたアースピン４を多層配線基板１１のグランド層と電気的に接続するフレーム１３に当接させることにより、多層配線基板１１が帯電した静電気を適切に除電しながら多層配線基板１１を保持できることから、静電気によって半導体部品１２が静電破壊されることを防止できる。
【００４５】
また、この基板保持装置１においては、多層配線基板１１の半導体部品１２等が実装された一主面１１ａとは反対側の他主面１１ｂに半導体部品１２等を実装するときに、従来のような静電気を除電する除電装置等といった大掛かりな装置等を設置することなく、基体部２に形成された収容凹部３内にアースピン４を設けるといった容易な取り付け加工を基体部２に施すことで多層配線基板１１に対して静電気の除電対策を低コストで行うことができる。
【００４６】
さらに、基板保持装置１においては、例えば基体部２が金属等からなることで、多層配線基板１１に半導体部品１２等を実装するときにリフローはんだ付け法等といった高温状態に曝される実装工程が施されても、基体部２には変形や劣化が殆ど生じないことから、半導体部品１２の実装工程の基板保持治具として繰り返し使用でき、低コスト化を図れる。
【実施例】
【００４７】
以下、上述した本発明を実証するための実施例、及び実施例に対して比較するための比較例について説明する。
【００４８】
〈実施例〉
実施例では、アルミニウムからなる基体部の支持面に多層配線基板の一主面に実装された半導体部品の位置と対応して形成した収容凹部を設け、この収容凹部内に、先端に金めっきが施されたプローブピンを基体部に電気的に接続させるようにして設けた基板保持治具を作製した。
【００４９】
〈比較例〉
比較例では、収容凹部にプローブピンを設けなかったこと以外は、上述した実施例と同じ構成の基板保持治具を作製した。
【００５０】
次に、実施例及び比較例の基板保持治具に、多層配線基板の一主面に実装部品として実装された半導体部品や層内のグランド層と接続するフレームを基体部の支持面に形成された収容凹部に収容させるようにして基体部の主面に多層配線基板を保持させた。
【００５１】
このとき、多層配線基板と基板保持治具との間の抵抗値及び多層配線基板が帯電した静電気の電圧値を測定した。
【００５２】
以下、表１に、実施例及び比較例における多層配線基板と基板保持治具との間の抵抗値及び多層配線基板が帯電した静電気の電圧値について測定した結果を示す。
【００５３】
【表１】
2005310842.tif 000003
【００５４】
表１に示す評価結果から、収容凹部にプローブピンを設けた実施例は、収容凹部にプローブピンを設けていない比較例に比べ、多層配線基板と基板保持治具との間の抵抗値及び多層配線基板が帯電した静電気の電圧値が低く抑えられているのがわかる。
【００５５】
実施例では、多層配線基板と基板保持治具との間の抵抗値が低くなっていることから、収容凹部に設けられたプローブピンが多層配線基板の一主面に実装されたフレーム等と接触していることがわかる。これにより、実施例では、プローブピンが多層配線基板の層内のグランド層に接続されるフレームに適切に接触して、多層配線基板が帯電した静電気を除電させることが可能となる。
【００５６】
一方、比較例では、多層配線基板と基板保持治具との間が絶縁状態であり、多層配線基板のフレームから多層配線基板が帯電した静電気を除電させることが困難であることがわかる。
【００５７】
以上のことから、基体部に多層配線基板のフレームに接続させるためのプローブピンを設けることは、多層配線基板が帯電した静電気を適切に除電させて多層配線基板に実装された半導体部品を静電破壊から守ることが可能な優れた基板保持治具を得る上で大変重要であることがわかる。
【図面の簡単な説明】
【００５８】
【図１】本発明が適用された基板保持装置を示す斜視図である。
【図２】同基板保持装置に多層配線基板が保持されている状態を示す断面図である。
【図３】同基板保持装置に保持された多層配線基板の他主面に半導体部品が実装された状態を示す断面図である。
【図４】同基板保持装置から多層配線基板が取り出される状態を示す断面図である。
【符号の説明】
【００５９】
１  基板保持装置、２  基体部、２ａ  支持面、３  収容凹部、４  アースピン、１１多層配線基板、１２  半導体部品、１３  フレーム
【図１】
2005310842.tif 000004
【図２】
2005310842.tif 000005
【図３】
2005310842.tif 000006
【図４】
2005310842.tif 000007