(57)【要約】【課題】  半導体レーザの温度特性を向上させ、室温下のみならず１００℃程度の高温環境下でも、低い動作電流で安定した光出力が得られるようにする。  【解決手段】  活性層の材料として、０．９〜１．２μｍの発振波長を実現するＩｎＧａＡｓを採用し、その活性層の構造を圧縮歪量子井戸構造とすることにより、キャリアの閉じ込め効率を高め、しきい値電流を低く抑える。また、活性層の両脇にＡｌＧａＩｎＰを材料とする電流ブロック層７を設けて漏れ電流を低減し、発熱を抑える。さらに、電流ブロック層７を貫通してｎ型ＧａＡｓ基板１にまで到達する２本の溝１３を設けることにより層界面に発生する寄生容量を抑え、高い応答特性を得る。前方端面、後方端面に、両端面の反射率の積が０．４５以上となるような誘電体多層膜を形成し、共振器長を１００μｍ以上３５０μｍ以下とすれば、低電流で駆動でき、かつ温度特性に優れた素子が得られる。【選択図】          図１
2005260023.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型ＧａＡｓ基板と、
前記第１導電型ＧａＡｓ基板上に該第１導電型ＧａＡｓ基板よりも狭いストライプ幅で順次積層された、第１導電型クラッド層、第１導電型またはノンドープの第１光導波層、１層以上のＩｎＧａＡｓ圧縮歪量子井戸活性層、第２導電型またはノンドープの第２光導波層および第２導電型クラッド層と、
少なくとも前記ＩｎＧａＡｓ圧縮歪量子井戸活性層を前記ストライプ幅方向から挟み込むように配置された電流ブロック層とを備え、
前記電流ブロック層が、該電流ブロック層を貫通する、レーザの共振器方向と平行な溝を有する層であることを特徴とする半導体レーザ素子。
【請求項２】
前記溝の表面を覆う絶縁層をさらに備えたことを特徴とする請求項１記載の半導体レーザ素子。
【請求項３】
第１導電型ＧａＡｓ基板上に、レーザの共振器方向と平行なストライプ状のリッジ構造部が形成された半導体レーザ素子であって、前記リッジ構造部が、
該リッジ構造部のストライプ幅よりも狭いストライプ幅で順次積層された、第１導電型クラッド層、第１導電型またはノンドープの第１光導波層、１層以上のＩｎＧａＡｓ圧縮歪量子井戸活性層、第２導電型またはノンドープの第２光導波層および第２導電型クラッド層と、
少なくとも前記ＩｎＧａＡｓ圧縮歪量子井戸活性層を前記ストライプ幅方向から挟み込むように配置された電流ブロック層とにより構成されることを特徴とする半導体レーザ素子。
【請求項４】
前記リッジ構造部の側壁を覆う絶縁層をさらに備えたことを特徴とする請求項３記載の半導体レーザ素子。
【請求項５】
前記第１光導波層と前記ＩｎＧａＡｓ圧縮歪量子井戸活性層の間、および該ＩｎＧａＡｓ圧縮歪量子井戸活性層と前記第２光導波層の間に、バンドギャップが前記第１および第２光導波層よりも大きく前記第１および第２導電型クラッド層よりも小さい材料からなるキャリア閉じ込め層を備えたことを特徴とする請求項１から４のいずれかに記載の半導体レーザ素子。
【請求項６】
前記電流ブロック層は、前記ＩｎＧａＡｓ圧縮歪量子井戸活性層に隣接する第２導電型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ層（０≦ｘ≦１）と、該第２導電型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ層（０≦ｘ≦１）上に積層された第１導電型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ層（０≦ｘ≦１）層を有することを特徴とする請求項１から５のいずれかに記載の半導体レーザ素子。
【請求項７】
レーザ光を発する端面を覆う反射率Ｒｆの誘電体多層膜と、
前記端面の反対側の端面を覆う反射率Ｒｒの誘電体多層膜とを備え、
前記反射率Ｒｆと前記反射率Ｒｒの積が０．４５以上であり、かつ
レーザの共振器長が１００μｍ以上３５０μｍ以下であることを特徴とする請求項１から６のいずれかに記載の半導体レーザ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体レーザ素子に関する。詳しくは、情報処理装置内部の光転送用の光源として利用し得る半導体レーザ素子に関する。
【背景技術】
【０００２】
オフィスのみならず一般家庭にまで浸透したパソコンは次々と進化を遂げ、今やその処理速度は数十年前のスーパーコンピュータに匹敵するものとなった。特に、ＣＰＵの高速化は目覚しく、最近ではクロックが３ＧＨｚを超えるものも提供されている。また、ＣＰＵのクロックは、現在知られている技術だけでも１０ＧＨｚ程度まで速めることが可能と言われている。
【０００３】
しかしＣＰＵ単体の処理速度が向上しても、ＣＰＵと他の素子（例えば、画像処理用ＬＳＩやメモリ等）の間のデータ転送速度がそれに伴い向上しなければ、コンピュータの処理速度は事実上向上しない。このため、ＣＰＵ、ＬＳＩ、メモリなどを結ぶ配線を光化することによって、データ転送速度を向上する試みがなされている。例えば茨木らは、非特許文献１の中で、ＬＳＩ、ドライバ／レシーバＩＣ、サブマウント基板、面発光型半導体レーザ、フォトディテクターを３次元実装し、面発光型半導体レーザとフォトディテクターに貫通孔を形成することにより、それらを光導波路に近接させて光結合させる方法を提案している。
【非特許文献１】茨木修他、「高速情報家電のための低コスト光電気実装技術（”Low-Cost Opto-ElectronicPackaging Technology for High-Speed IT Appliances”）」、電子情報通信学会技術研究報告、電子情報通信学会、２００２、Ｖｏｌ．１０２、Ｎｏ．２８４、ｐ３７−４２（ＥＭＤ２００２−３７）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＬＳＩ間の光転送に用いる光源は、ＬＳＩに近接して配置されることになる。このため、ＬＳＩが発する熱の影響が懸念される。例えば、現在パソコン用のＣＰＵとして広く普及しているペンティアム（登録商標）の場合、使用時のパッケージベースの表面温度は７０℃にも達すると言われている。このため、ＬＳＩ間の光転送に用いる光源は、そのような高温環境下でも安定して動作し、かつ周辺温度によって性能が変わらないことが要求される。
【０００５】
上記非特許文献１の記載にもあるように、現在、ＬＳＩ間をつなぐ光配線に使用される光源として最も有望とされているのは、面発光型半導体レーザである。しかし、面発光型半導体レーザは構造上の制約から抵抗が大きい。このため、半導体レーザ自身からの発熱量が多く、周辺温度が上昇して光出力特性が悪化することが問題となっている。そのような面発光型半導体レーザをＬＳＩに近接して配置すれば、周辺温度の変化により駆動電流値が変動したり、温度上昇時に半導体レーザが発振不能になり光信号の送受信ができないという状況にもなりかねない。
【０００６】
一方、光配線用の光源としては端面発光型の半導体レーザの使用も検討されている。但し、０．６μｍ帯及び１．３μｍ、１．５５μｍ帯の半導体レーザは温度特性が悪いため、０．８μｍ帯の半導体レーザが有望視されている。しかし、０．８μｍ帯の半導体レーザの温度特性も、ＬＳＩ直下での使用に十分耐え得るものではなく、さらなる温度特性の向上が望まれている。
【０００７】
本発明は上記事情に鑑みてなされたものであり、半導体レーザの温度特性を向上させ、室温下のみならず１００℃程度の高温環境においても低い動作電流で安定した光出力が得られるような半導体レーザを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の半導体レーザ素子は、第１導電型ＧａＡｓ基板の上に次の各層を備えた構造を有する。第１導電型ＧａＡｓ基板上には、その第１導電型ＧａＡｓ基板よりも狭いストライプ幅で順次積層された、第１導電型クラッド層、第１導電型またはノンドープの第１光導波層、１層以上のＩｎＧａＡｓ圧縮歪量子井戸活性層、第２導電型またはノンドープの第２光導波層および第２導電型クラッド層が設けられている。さらに、第１導電型ＧａＡｓ基板上には、少なくともＩｎＧａＡｓ圧縮歪量子井戸活性層を前記ストライプ幅方向から挟み込むように配置された電流ブロック層が設けられており、この電流ブロック層は、その電流ブロック層を貫通する、レーザの共振器方向と平行な溝を有する。
【０００９】
この際、レーザの発光領域の酸化を防止するためには、溝の表面は、絶縁層により覆われていることが好ましい。絶縁層は、溝の表面に薄く形成された層であってもよいし、溝全体を埋めるように形成された層であってもよい。
【００１０】
また、本発明の第２の半導体レーザ素子は、第１導電型ＧａＡｓ基板上に、レーザの共振器方向と平行なストライプ状のリッジ構造部が形成された半導体レーザ素子である。リッジ構造部は、そのリッジ構造部のストライプ幅よりも狭いストライプ幅で順次積層された、第１導電型クラッド層、第１導電型またはノンドープの第１光導波層、１層以上のＩｎＧａＡｓ圧縮歪量子井戸活性層、第２導電型またはノンドープの第２光導波層および第２導電型クラッド層と、少なくとも前記ＩｎＧａＡｓ圧縮歪量子井戸活性層を前記ストライプ幅方向から挟み込むように配置された電流ブロック層とにより構成される。
【００１１】
レーザの発光領域の酸化を防止するためには、リッジ構造部の側壁は、絶縁層により覆われていることが好ましい。絶縁層は、側壁の表面に薄く形成された層であってもよいし、リッジ構造部を挟み込むように形成された絶縁ブロック層であってもよい。但し、ここで側壁とは、リッジ構造部の側壁のうち、共振器を構成する前方端面、後方端面を除いた２つの側壁を意味する。
【００１２】
上記第１および第２の半導体レーザ素子の構造は、活性層の材料を０．９〜１．２μｍの発振波長を実現するＩｎＧａＡｓとし、その活性層の構造を圧縮歪量子井戸構造とすることにより、キャリアの閉じ込め効率を高めたものである。この際、第１導電型光導波層とＩｎＧａＡｓ圧縮歪量子井戸活性層の間、およびＩｎＧａＡｓ圧縮歪量子井戸活性層と第２導電型光導波層の間に、バンドギャップが第１および第２導電型光導波層よりも大きく第１および第２導電型クラッド層よりも小さい材料からなるキャリア閉じ込め層を備えれば、さらにキャリア閉じ込め効率を高めることができるので好ましい。
【００１３】
また、これらの半導体レーザ素子は、活性層の両脇に電流ブロック層が設けられた埋め込み構造を採用することで、漏れ電流を軽減している。詳細には、電流ブロック層を、ＩｎＧａＡｓ圧縮歪量子井戸活性層に隣接する第２導電型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ埋め込み層（０≦ｘ≦１）の上に第１導電型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ層（０≦ｘ≦１）層を設けた構造とすることで、漏れ電流を大幅に低減している。
【００１４】
また、第１の半導体レーザ素子は電流ブロック層を貫通する溝を設けることによって、層界面に発生する寄生容量を抑えている。一方、第２の半導体レーザ素子は、ＩｎＧａＡｓ圧縮歪量子井戸活性層と電流ブロック層を、レーザの共振器方向と平行なストライプ状のリッジ構造部内に設けることによって、層界面に発生する寄生容量を抑えている。これにより、いずれの半導体レーザ素子も、高い応答特性を実現することができる。
【００１５】
また、上記各半導体レーザ素子は、レーザ光を発する端面を覆う反射率Ｒｆの誘電体多層膜と、その端面の反対側の端面を覆う反射率Ｒｒの誘電体多層膜とを備えているが、これらの誘電体多層膜は、反射率Ｒｆと反射率Ｒｒの積は０．４５以上となるように選択するのがよい。また、レーザの共振器長は、１００μｍ以上３５０μｍ以下とすることが好ましい。これにより、低電流で駆動でき、かつ温度特性に優れた素子が得られる。
【発明の効果】
【００１６】
本発明の半導体レーザ素子は、活性層の材料および構造としてＩｎＧａＡｓ圧縮歪量子井戸活性層を採用したことにより、キャリアの閉じ込め効率を高め、しきい値電流を低く抑えている。また、活性層の両脇に設けられた電流ブロック層により漏れ電流を軽減しているため、自身の発熱も抑えられ、良好な温度特性が得られる。これにより、高温環境下でも、良好な光出力特性を安定して得ることができ、消費電力も抑えられる。
【００１７】
活性層と光導波層の間にキャリアブロック層を設けた場合にはキャリア閉じ込め効率が特に高くなり、電流ブロック層の材料としてＡｌＧａＩｎＰを採用することで漏れ電流の抑制効果が強くなるので、さらに良い特性を得ることができる。
【００１８】
特に、前方端面を覆う誘電体多層膜の反射率Ｒｆと後方端面を覆う誘電体多層膜の反射率Ｒｒの積が０．４５以上となるように誘電体多層膜を選択し、さらにレーザの共振器長を１００μｍ以上３５０μｍ以下とすることにより、低電流で駆動でき、かつ温度特性に優れた素子が得られる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について、図面を参照して説明する。図１は、本発明の第１の実施の形態における半導体レーザ素子の構造の概略を示す図である。
【００２０】
図に示すように、この半導体レーザ素子は、ｎ型ＧａＡｓ基板１の上に、ｎ型Ｉｎ０．４９Ｇａ０．５１Ｐクラッド層２（不純物濃度１×１０１８ｃｍ−３、層厚２．０μｍ）、発光層３（層厚約１００ｎｍ）、ｐ型Ｉｎ０．４９Ｇａ０．５１Ｐ第１クラッド層４（不純物濃度１×１０１８ｃｍ−３、層厚１．０μｍ）、図示されないｐ型ＧａＡｓキャップ層（不純物濃度１×１０１８ｃｍ−３、層厚１０ｎｍ）が順に積層された層構造をしている。ｎ型Ｉｎ０．４９Ｇａ０．５１Ｐクラッド層２、発光層３、ｐ型Ｉｎ０．４９Ｇａ０．５１Ｐ第１クラッド層４、ｐ型ＧａＡｓキャップ層の幅は、図に示すように、いずれもｎ型ＧａＡｓ基板１よりも狭く、発光層３の幅は約２μｍである。
【００２１】
図２は、発光層３の詳細構造（図左）とエネルギー準位（図右）を示す図である。発光層３は、ｎ型またはｉ型ＩｎＧａＡｓＰ光導波層３０１（層厚５０ｎｍ）、ｉ型Ｉｎ０．２Ｇａ０．８Ａｓ圧縮歪量子井戸活性層３０３（層厚７ｎｍ）、ｐ型またはｉ型ＩｎＧａＡｓＰ光導波層３０５（層厚５０ｎｍ、Ｅｇ＝１．６ｅＶ）が順次積層された構造をしている。ＩｎＧａＡｓ圧縮歪量子井戸活性層３０３の歪や層厚は、レーザの発振波長が０．９８μｍとなるように調整されている。
【００２２】
図１に示すように、ｎ型Ｉｎ０．４９Ｇａ０．５１Ｐクラッド層２、発光層３、ｐ型Ｉｎ０．４９Ｇａ０．５１Ｐ第１クラッド層４の両脇には、ｐ型ＡｌＧａＩｎＰ埋め込み層６（不純物濃度１×１０１８ｃｍ−３、層厚０．６μｍ）が、それらの層を挟み込むように配置され、さらにｐ型ＡｌＧａＩｎＰ埋め込み層６の上にｎ型ＡｌＧａＩｎＰ電流ブロック層７（不純物濃度１×１０１８ｃｍ−３、層厚０．６μｍ）が配置されている。
【００２３】
ｐ型ＩｎＧａＰ第１クラッド層４とｎ型ＡｌＧａＩｎＰ電流ブロック層７の上には、それらの層を覆うように、ｐ型ＩｎＧａＰ第２クラッド層５（不純物濃度１×１０１８ｃｍ−３、層厚１．０μｍ）が配置され、その上にｐ型ＧａＡｓコンタクト層８（不純物濃度１×１０１９ｃｍ−３、層厚０．２μｍ）が配置されている。
【００２４】
また、発光層３などの両脇には、図に示すように、２つの溝１３が形成されている。溝１３の間隔は約３０μｍである。溝１３は、ｐ型ＧａＡｓコンタクト層８の形成後に、そのｐ型ＧａＡｓコンタクト層８、ｐ型ＩｎＧａＰ第２クラッド層５、ｎ型ＡｌＧａＩｎＰ電流ブロック層７、ｐ型ＡｌＧａＩｎＰ埋め込み層６、およびｎ型ＧａＡｓ基板１の一部領域を、レーザの共振器方向と平行なストライプ状に除去することにより形成されたものである。
【００２５】
ｐ型ＧａＡｓコンタクト層８の表面の、溝１３に挟まれた領域を除く領域には、ＳｉＯ２、ＳｉＮあるいはポリイミド有機物などからなる絶縁膜９が設けられている。絶縁膜９は、図に示すように、溝１３の側壁および底部も覆うように設けられている。さらに、溝１３に挟まれた領域には、図に示すように、ｐ側電極１０ａが配置されている。さらに、絶縁膜９上の一部の領域にも、ｐ側電極１０ｂが設けられている。ｐ側電極１０ｂは、図に示すように、溝１３の側面にも沿うように形成される。また、ｎ型ＧａＡｓ基板１の表面には、ｎ側電極１１が配置されている。
【００２６】
上記半導体レーザ素子のレーザ光を発する端面（前方端面）と、その端面の反対側の端面（後方端面）は、誘電体多層膜により覆われており、前方端面の反射率は６０％、後方端面の反射率は９０％である。また、上記半導体レーザ素子の共振器長は２５０μｍである。
【００２７】
上記半導体レーザ素子は、活性層の材料として、０．９〜１．２μｍの発振波長を実現するＩｎＧａＡｓを採用し、その活性層の構造を圧縮歪量子井戸構造とすることにより、キャリアの閉じ込め効率を高めたものである。また、活性層の両脇に電流ブロック層が設けられた埋め込み構造を採用しているため、漏れ電流が少ない。特に、電流ブロック層の材料としてＡｌＧａＩｎＰを採用しているため、漏れ電流が少なくなる。
【００２８】
また、本実施の形態の半導体レーザ素子では、ｐ型ＧａＡｓコンタクト層８、ｐ型ＩｎＧａＰ第２クラッド層５、ｎ型ＡｌＧａＩｎＰ電流ブロック層７、ｐ型ＡｌＧａＩｎＰ埋め込み層６、およびｎ型ＧａＡｓ基板１の一部領域を、レーザの共振器方向と平行なストライプ状に除去して、２本の溝１３を形成しているため、電流ブロック層界面に発生する寄生容量を低く抑えることができ、高い応答特性を実現することができる。
【００２９】
また、本実施の形態の半導体レーザ素子は、共振器が短く、端面反射率が高いため、キャリアの閉じ込め効率がよく、高温環境下でも、しきい値電流を低く抑えることができ、良好な温度特性が得られる。
【００３０】
図１の半導体レーザ素子の電流光出力特性を測定したところ、室温では、しきい値電流が１．８ｍＡ、１ｍＷの光出力を得るための動作電流が４．２ｍＡという測定結果が得られた。また１００℃の高温環境下でも、１ｍＷの光出力を得るための動作電流が１０ｍＡとの測定結果が得られた。このように、本実施の形態の半導体レーザ素子によれば、１００℃の高温環境下においても、少ない電流で光出力が得ることができる。
【００３１】
次に、本発明の半導体レーザ素子の第２の実施の形態について説明する。第２の実施の形態における半導体レーザ素子の構造は、第１の実施の形態の半導体レーザ素子の構造と概ね同じであるが、発光層３の構造が異なる。
【００３２】
図３は、第２の実施の形態の半導体レーザ素子の発光層３の詳細構造（図左）とエネルギー準位（図右）を示す図である。第２の実施の形態では、発光層３は、ｎ型またはｉ型ＩｎＧａＡｓＰ光導波層３０１（層厚４０ｎｍ）、ｉ型ＧａＡｓＰ引張歪キャリアブロック層３０２（層厚１０ｎｍ、Ｅｇ＝１．６５ｅＶ）、ｉ型Ｉｎ０．２Ｇａ０．８Ａｓ圧縮歪量子井戸活性層３０３（層厚７ｎｍ）、ｉ型ＧａＡｓＰ引張歪キャリアブロック層３０４（層厚１０ｎｍ、Ｅｇ＝１．６５ｅＶ）、ｐ型またはｉ型ＩｎＧａＡｓＰ光導波層３０５（層厚４０ｎｍ、Ｅｇ＝１．６ｅＶ）が順次積層された構造をしている。圧縮歪量子井戸活性層３０３の歪や層厚は、レーザの発振波長が１．０６μｍとなるように調整されている。
【００３３】
図２と図３の比較から明らかであるように、この構成は、第１の実施の形態の圧縮歪量子井戸活性層３０３と光導波層３０１，３０５の間に、ＧａＡｓＰ引張歪キャリアブロック層３０２，３０４を挿入した構成である。また、第２の実施の形態の半導体レーザ素子の共振器長は、第１の実施の形態の半導体レーザ素子よりも短く、１５０μｍである。前方端面の反射率は８０％、後方端面の反射率は９０％と、いずれも第１の実施の形態の半導体レーザ素子よりも大きい。
【００３４】
図３のエネルギー準位図に示されるように、ＧａＡｓＰ引張歪キャリアブロック層３０２，３０４のバンドギャップは、光導波層３０１，３０５よりも大きく、ｎ型ＩｎＧａＰクラッド層２やｐ型ＡｌＧａＩｎＰ第１クラッド層４よりは小さい。このＧａＡｓＰ引張歪キャリアブロック層３０２，３０４が設けられたことにより、第２の実施の形態の半導体レーザ素子では、第１の実施の形態の半導体レーザ素子よりも、さらにキャリア閉じ込め効率が高くなる。
【００３５】
この半導体レーザ素子の電流光出力特性を測定したところ、室温では、しきい値電流が０．８ｍＡで、１ｍＷの光出力を得るための動作電流が３．０ｍＡという測定結果が得られた。また１００℃の高温環境下では、しきい値電流が２．５ｍＡで、１ｍＷの光出力を得るための動作電流が８ｍＡとの測定結果が得られた。この結果は、ＧａＡｓＰ引張歪キャリアブロック層の導入により、しきい値電流、動作電流が低下することを示している。
【００３６】
また、第２の実施の形態の半導体レーザ素子は、しきい値電流が極めて小さいため、バイアスをかけずに駆動することも可能である。そこで、この半導体レーザ素子の高周波応答特性を、無バイアスで測定したところ、８ＧＨｚという高いカットオフ周波数が得られた。これは、現在提供されているＣＰＵのクロック周波数を遥かに上回る周波数である。また、バイアスをかけずに駆動できれば駆動回路や電源のコストを低減することも可能であり、消費電力も低く抑えられる。このように、この半導体レーザ素子は、ＬＳＩの近傍に配置されるのに適した条件を兼ね備えている。
【００３７】
なお、上記各実施の形態の半導体レーザ素子は、前述のように、共振器を短めにし、端面反射率を高くすることにより、光のロスを抑え、低しきい値電流での動作を実現しているが、発明者の検討によれば、前方端面反射率と後方端面反射率の積が０．４５以上、共振器長が１００〜３５０μｍのときに、特に良い特性が得られることが確認されている。
【００３８】
図４は、前方端面反射率Ｒｆと後方端面反射率Ｒｒの積を横軸、特性温度を縦軸として、その関係を表したグラフである。
【００３９】
グラフが示すように、Ｒｆ×Ｒｒが０．２のときの特性温度Ｔ０は７５Ｋ、Ｒｆ×Ｒｒが０．４のときの特性温度Ｔ０は１４０Ｋである。Ｒｆ×Ｒｒが０．４５のとき、特性温度Ｔ０は１５０Ｋに達し、以降グラフが示すように、Ｒｆ×Ｒｒが大きいほど特性温度Ｔ０は大きくなる。Ｒｆ×Ｒｒが０．８のとき、特性温度Ｔ０は２００Ｋに達する。
【００４０】
したがって、前方端面反射率Ｒｆと後方端面反射率Ｒｒの積が０．４５以上であれば半導体レーザ素子の温度特性は１５０Ｋ以上になり、そのような半導体レーザ素子は、１００℃の高温環境下においても良好に動作することができる。
【００４１】
また、図５は、横軸を共振器長、縦軸をしきい値電流として、両者の関係を示したグラフである。グラフが示すように、しきい値電流は、共振器長が１００μｍより短いときは十数ｍＡ〜数ｍＡであるが、共振器長１００μｍでは約３ｍＡとなる。共振器長が１００μｍより長くなるとしきい値電流はさらに小さくなり、共振器長２００μｍ付近で最小の約１．５ｍＡとなる。共振器長が２００μｍより長くなるとしきい値電流は大きくなり、共振器長３５０μｍで約３ｍＡとなる。共振器長が３５０μｍより大きくなると、しきい値電流はさらに大きくなる。
【００４２】
低電流かつ少ない消費電力で半導体レーザを動作させるためには、半導体レーザ素子のしきい値電流は３ｍＡ以下であることが好ましいが、図４のグラフから、そのようなしきい値電流を得るためには、共振器長を１００〜３５０μｍ程度とすればよいことがわかる。しきい値電流が３ｍＡ以下であれば、無バイアスによる変調も可能になるため、前述のように半導体レーザを駆動するための回路、電源などのコストを抑えることができ、高性能なシステムを低価格で提供することが可能になる。
【００４３】
なお、上記説明において例示した組成比率は、ＧａＡｓ基板に格子整合する組成比率を示しているにすぎず、本発明の範囲を限定するものではない。また、上記説明において例示したｎ型の層をｐ型に置き換え、ｐ型の層をｎ型の層に置き換えた構造でも同様の効果が得られることは明らかであり、そのような導電型が反対の場合も本発明の範囲に含まれることは言うまでもない。
【００４４】
また、上記第１および第２の実施の形態の半導体レーザ素子は、発光層３などの両脇に、２つの溝１３を形成することにより電流ブロック層界面に発生する寄生容量を低減しているが、以下に例示する構造によっても、同様の寄生容量低減効果を得ることができる。
【００４５】
図６は、本発明の第３の実施の形態における半導体レーザ素子の構造の概略を示す図である。この半導体レーザ素子は、第１および第２の実施の形態と同様、ｐ型ＧａＡｓコンタクト層８からｎ型ＧａＡｓ基板１までの層の一部領域を、レーザの共振器方向と平行なストライプ状に除去した構造をしているが、溝状に除去するのではなく、側面を、ＧａＡｓ基板１の下部のみを残して切り取るように除去した構造をしている。言い換えれば、中央に１本のストライプ領域を残し、他の部分を除去した構造をしている。
【００４６】
各層が除去された後の側面には絶縁膜９が形成されている。また、ｐ型ＧａＡｓコンタクト層８の上に形成されたｐ側電極１０は、絶縁膜９上の一部領域にも帯状に形成されている。電流ブロック層７の界面に発生する寄生容量は、このような構造によっても抑えることができる。
【００４７】
さらに、図７は、本発明の第４の実施の形態における半導体レーザ素子の構造の概略を示す図である。この半導体レーザ素子は、第１の実施の形態における半導体レーザ素子の溝１３に絶縁膜９と同じ材料を埋め込むことにより、ｐ型ＧａＡｓコンタクト層８、ｐ型ＩｎＧａＰ第２クラッド層５、ｎ型ＡｌＧａＩｎＰ電流ブロック層７、ｐ型ＡｌＧａＩｎＰ埋め込み層６を貫通して、ｎ型ＧａＡｓ基板１に達するような縦方向の絶縁層１２を形成したものである。この構造では、ｐ側電極１０は、半導体レーザ素子の上面にのみ形成される。電流ブロック層７の界面に発生する寄生容量は、このような構造によっても抑えることができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施の形態における半導体レーザ素子の構造の概略を示す図
【図２】第１の実施の形態における発光層３の詳細構造（図左）とエネルギー準位（図右）を示す図
【図３】第２の実施の形態における発光層３の詳細構造（図左）とエネルギー準位（図右）を示す図
【図４】前方端面反射率Ｒｆと後方端面反射率Ｒｒの積と特性温度の関係を表したグラフ
【図５】共振器長としきい値電流の関係を示したグラフ
【図６】本発明の第３の実施の形態における半導体レーザ素子の構造の概略を示す図
【図７】本発明の第４の実施の形態における半導体レーザ素子の構造の概略を示す図
【符号の説明】
【００４９】
１  ｎ型ＧａＡｓ基板
２  ｎ型ＩｎＧａＰクラッド層
３  発光層
４  ｐ型ＡｌＧａＩｎＰ第１クラッド層
５  ｐ型ＡｌＧａＩｎＰ第２クラッド層
６  ｐ型ＡｌＧａＩｎＰ埋め込み層
７  ｎ型ＡｌＧａＩｎＰ電流ブロック層
８  ｐ型ＧａＡｓコンタクト層
９  絶縁膜
１０  ｐ側電極
１１  ｎ側電極
１２  絶縁層
１３  溝
３０１，３０５  ＩｎＧａＡｓＰ光導波層
３０２，３０４  ＧａＡｓＰ引張歪キャリアブロック層
３０３  ＩｎＧａＡｓ圧縮歪量子井戸活性層
【図１】
2005260023.tif 000003
【図２】
2005260023.tif 000004
【図３】
2005260023.tif 000005
【図４】
2005260023.tif 000006
【図５】
2005260023.tif 000007
【図６】
2005260023.tif 000008
【図７】
2005260023.tif 000009