(57)【要約】  【課題】製造コストを低減できる光電変換デバイスを提供する。  【解決手段】この光電変換デバイス１は、ｐ型のシリコン基板２上に積層されたｐ-型の光電変換層４を備えている。光電変換層４は、素子分離領域５により、第１光電変換領域６、第２光電変換領域７および第３光電変換領域８に分離されている。第１ないし第３光電変換領域６，７，８内には、光電変換層４の表面からそれぞれ所定深さの位置に、ｎ+型の第１ないし第３分割領域９，１０，１１が形成されている。第１分割領域９と第２分割領域１０とは、ほぼ同じ深さに形成されており、第３分割領域１１は、第１および第２分割領域９，１０より浅い位置に形成されている。第１分割領域９には、連通孔９ａが形成されている。【選択図】        図２
2005322739.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に積層された第１導電型の光電変換層と、
この光電変換層内に形成され、当該光電変換層を上記半導体基板に沿って第１光電変換領域、第２光電変換領域および第３光電変換領域に分離する第２導電型の素子分離領域と、
上記第１光電変換領域内において、上記光電変換層の表面から所定深さの位置に形成され、当該第１光電変換領域を表層側の第１表層側領域と上記半導体基板側の第１基板側領域とに分割しており、上記第１表層側領域と上記第１基板側領域とを連通する連通孔を有する第２導電型の第１分割領域と、
上記第２光電変換領域内において、上記第１分割領域とほぼ同じ深さの位置または上記第１分割領域よりも浅い位置に形成され、当該第２光電変換領域を表層側の第２表層側領域と上記半導体基板側の第２基板側領域とに分割する第２導電型の第２分割領域と、
上記第３光電変換領域内において、上記第２分割領域よりも浅い位置に形成され、当該第３光電変換領域を表層側の第３表層側領域と上記半導体基板側の第３基板側領域とに分割する第２導電型の第３分割領域とを含むことを特徴とする光電変換デバイス。
【請求項２】
半導体基板上に積層された第１導電型の光電変換層と、
この光電変換層の表面から所定深さの位置に形成され、当該光電変換層を表層側の表層側領域と上記半導体基板側の基板側領域とに分割しており、上記表層側領域と上記基板側領域とを連通する連通孔を有する第２導電型の分割領域とを含むことを特徴とする光電変換デバイス。
【請求項３】
請求項１または２に記載の光電変換デバイスと、
この光電変換デバイスを駆動するための駆動回路とを含むことを特徴とするイメージセンサ。
【請求項４】
半導体基板上に第１導電型の光電変換層を積層する積層工程と、
上記光電変換層内に、当該光電変換層を上記半導体基板に沿って第１光電変換領域、第２光電変換領域および第３光電変換領域に分離する第２導電型の素子分離領域を形成する素子分離工程と、
上記第１光電変換領域内において、上記光電変換層の表面から所定深さの位置に、当該第１光電変換領域を表層側の第１表層側領域と上記半導体基板側の第１基板側領域とに分割し、かつ、上記第１表層側領域と上記第１基板側領域とを連通する連通孔を有する第２導電型の第１分割領域を形成するとともに、上記第２光電変換領域内において、上記第１分割領域とほぼ同じ深さの位置に、当該第２光電変換領域を表層側の第２表層側領域と上記半導体基板側の第２基板側領域とに分割するための第２導電型の第２分割領域を形成する工程と、
上記第３光電変換領域内において、上記第２分割領域よりも浅い位置に、当該第３光電変換領域を表層側の第３表層側領域と上記半導体基板側の第３基板側領域とに分割するための第２導電型の第３分割領域を形成する工程とを含むことを特徴とする光電変換デバイスの製造方法。
【請求項５】
上記第１分割領域および上記第２分割領域を形成する工程は、上記光電変換層の表面から第２導電型の不純物を所定の注入エネルギーで注入する工程を含み、
上記第３分割領域を形成する工程は、上記光電変換層の表面から第２導電型の不純物を上記所定の注入エネルギーよりも小さな注入エネルギーで注入する工程を含むことを特徴とする請求項４記載の光電変換デバイスの製造方法。
【請求項６】
半導体基板上に第１導電型の光電変換層を積層する積層工程と、
上記光電変換層内に、当該光電変換層を上記半導体基板に沿って第１光電変換領域、第２光電変換領域および第３光電変換領域に分離する第２導電型の素子分離領域を形成する素子分離工程と、
上記第１光電変換領域内において、上記光電変換層の表面から所定深さの位置に、当該第１光電変換領域を表層側の第１表層側領域と上記半導体基板側の第１基板側領域とに分割し、かつ、上記第１表層側領域と上記第１基板側領域とを連通する連通孔を有する第２導電型の第１分割領域を形成する工程と、
上記第２光電変換領域内において、上記第１分割領域よりも浅い位置に、当該第２光電変換領域を表層側の第２表層側領域と上記半導体基板側の第２基板側領域とに分割するための第２分割領域を形成する工程と、
上記第３光電変換領域内において、上記第２分割領域よりも浅い位置に、当該第３光電変換領域を表層側の第３表層側領域と上記半導体基板側の第３基板側領域とに分割するための第３分割領域を形成する工程とを含むことを特徴とする光電変換デバイスの製造方法。
【請求項７】
上記第１分割領域を形成する工程は、上記光電変換層の表面から第２導電型の不純物を所定の第１注入エネルギーで注入する工程を含み、
上記第２分割領域を形成する工程は、上記光電変換層の表面から第２導電型の不純物を上記第１注入エネルギーよりも小さな第２注入エネルギーで注入する工程を含み、
上記第３分割領域を形成する工程は、上記光電変換層の表面から第２導電型の不純物を上記第２注入エネルギーよりも小さな第３注入エネルギーで注入する工程を含むことを特徴とする請求項６記載の光電変換デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の光波長域について、各光波長域ごとに受けた光の光量を電気的信号に変換する光電変換デバイスおよびその製造方法、ならびにその光電変換デバイスを備えたイメージセンサに関する。
【背景技術】
【０００２】
イメージセンサには、受けた光の光量を電気的信号に変換する光電変換デバイスが備えられている。たとえば、カラー画像を読み取るカラーイメージセンサには、赤、緑および青の各色用のセンサ（フォトダイオード）を有する光電変換デバイスが備えられている。各色用のセンサの入光面には、検出色の光のみを透過するカラーフィルターが設けられており、各センサからは、そのカラーフィルタを介して入射する光の光量に応じた信号が出力される。
【０００３】
しかし、このような光電変換デバイスは、その製造工程において、フィルタを形成する必要があるため、工程数が多く、製造コストが増大する。そこで、下記特許文献１では、各色のフィルタを廃した光電変換デバイスが提案されている。
図８は、フィルタが省略された構造の光電変換デバイスの図解的な断面図である。
この光電変換デバイス１００は、シリコンなどからなるｐ型基体１０１、およびその上に形成されたｐ型のエピタキシャル層１０４を備えている。エピタキシャル層１０４の上には、フィールド酸化膜１０７が形成されている。フィールド酸化膜１０７は、所定間隔ごとに他の部分より厚く形成されており、このフィールド酸化膜１０７の厚く形成された部分とｐ型基体１０１との間には、ｎ型拡散層１０５およびｎ型埋め込み層１０２が形成されている。
【０００４】
これにより、エピタキシャル層１０４は複数の領域に分離されており、各領域は、センサI、センサIIおよびセンサIIIを構成している。各センサI，II，IIIにおいて、エピタキシャル層１０４の表層部中央には、ｐ型のベース領域１０６が形成されている。
ｐ型基体１０１とセンサIIおよびセンサIIIのエピタキシャル層１０４との間には、ｐ型埋め込み層１０３が形成されている。これにより、センサIIおよびセンサIIIのエピタキシャル層１０４の厚さは、センサIのエピタキシャル層１０４の厚さより薄くなっている。センサIIのエピタキシャル層１０４の厚さと、センサIIIのエピタキシャル層１０４の厚さとは、ほぼ同じである。
【０００５】
センサI，II上のフィールド酸化膜１０７の上には、多結晶シリコンなどからなり青色光をある程度吸収する吸光材１０８が形成されている。
各センサI，II，IIIにおいて、光が入射すると、エピタキシャル層１０４では、それぞれ照射された光の光量に応じた量のキャリア（電子正孔対）が発生し、ベース領域１０６を介して正孔の量に応じた光電流（光起電力）が取り出される。
【０００６】
ここで、エピタキシャル層１０４の光吸収係数は、入射される光の波長が長いほど小さいので、エピタキシャル層１０４の表面から入射する光は、その波長が長いほど深いところに到達する。このため、エピタキシャル層１０４の厚さが小さいと、長波長の光（たとえば、赤色光）は充分吸収されなくなる。
この光電変換デバイス１００では、センサIのエピタキシャル層１０４は、赤色光から青色光に至る広い波長域の光を吸収可能な厚さに形成され、センサIIおよびセンサIIIのエピタキシャル層１０４は、主として緑色光から青色光に至る波長域の光を吸収可能な厚さに形成されている。
【０００７】
次に、青色光を吸収する吸光材１０８の有無に着目すると、センサI，IIの上には吸光材１０８が設けられているので、センサI，IIのエピタキシャル層１０４には、赤色光および緑色光が入射される。したがって、センサIは、主として赤色光および緑色光の光量に対応する光電流を生じさせ、センサIIは、主として緑色光の光量に対応する光電流を生じさせる。一方、センサIIIの上には、吸光材１０８は設けられていないので、センサIIIには、赤色光、緑色光および青色光が入射される。このため、センサIIIは、主として緑色光および青色光の光量に対応する光電流を生じさせる。
【０００８】
このように、各センサI，II，IIIは、吸収して光電流を発生させる対象となる赤色光、緑色光および青色光の組み合わせが異なるから、各センサI，II，IIIでそれぞれ生じる光電流の大きさに基づく演算処理により、赤色光、緑色光および青色光の光量をそれぞれ求めることができる。
ところが、このような光電変換デバイスにおいても、吸光材１０８を設ける必要があるため、製造コストを充分低減できなかった。
【０００９】
また、ベース領域１０６には、それぞれ信号取り出し電極を接続する必要がある。このため、信号取り出し電極を設けるための開口を吸光材１０８に形成しなければならず、このこともコストを増大させる原因となっていた。
さらに、通常、光電変換デバイスの駆動時には、光を吸収してキャリアを発生させるための半導体層は空乏化されるが、空乏化のために要する電圧は、当該半導体層の厚さが大きくなるほど大きくなる。このため、長波長の光を吸収するために厚くされた半導体領域は、空乏化するために大きな電圧が必要であり、このため、光電変換デバイスの駆動電圧は大きかった。したがって、このような光電変換デバイスを含むイメージセンサの駆動電圧は大きかった。
【特許文献１】特開平８−３１６５２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、この発明の目的は、製造コストを低減できる光電変換デバイスを提供することである。
この発明の他の目的は、製造コストを低減できるイメージセンサを提供することである。
この発明のさらに他の目的は、製造コストを低減できる光電変換デバイスの製造方法を提供することである。
【００１１】
この発明のさらに他の目的は、駆動電圧が低い光電変換デバイスを提供することである。
この発明のさらに他の目的は、駆動電圧が低いイメージセンサを提供することである。
【課題を解決するための手段】
【００１２】
上記の目的を達成するための請求項１記載の発明は、半導体基板（２）上に積層された第１導電型の光電変換層（４）と、この光電変換層内に形成され、当該光電変換層を上記半導体基板に沿って第１光電変換領域（６）、第２光電変換領域（７）および第３光電変換領域（８）に分離する第２導電型の素子分離領域（５）と、上記第１光電変換領域内において、上記光電変換層の表面から所定深さの位置に形成され、当該第１光電変換領域を表層側の第１表層側領域（６Ａ，６Ｃ）と上記半導体基板側の第１基板側領域（６Ｂ，６Ｄ）とに分割しており、上記第１表層側領域と上記第１基板側領域とを連通する連通孔（９ａ，３２ａ）を有する第２導電型の第１分割領域（９，３２）と、上記第２光電変換領域内において、上記第１分割領域とほぼ同じ深さの位置または上記第１分割領域よりも浅い位置に形成され、当該第２光電変換領域を表層側の第２表層側領域（７Ａ）と上記半導体基板側の第２基板側領域（７Ｂ）とに分割する第２導電型の第２分割領域（１０）と、上記第３光電変換領域内において、上記第２分割領域よりも浅い位置に形成され、当該第３光電変換領域を表層側の第３表層側領域（８Ａ）と上記半導体基板側の第３基板側領域（８Ｂ）とに分割する第２導電型の第３分割領域（１１）とを含むことを特徴とする光電変換デバイス（１，３１）である。
【００１３】
なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この発明によれば、第１分割領域に連通孔が形成されていることにより、第１基板側領域で発生したキャリアは、この連通孔を通って第１表層側領域に移動できる。したがって、第１表層側領域に信号取り出し電極が設けられていると、第１表層側領域および第１基板側領域で発生したキャリアは、ともに第１表層側領域に設けられた信号取り出し電極に移動することができる。このため、第１導電型の第１表層側領域および第１基板側領域と、第２導電型の第１分割領域とにより構成されるダイオード（以下、「第１フォトダイオード」という。）は、第１表層側領域および第１基板側領域で発生するキャリア量に対応する大きさの光電流（光起電力）を発生させることができる。
【００１４】
一方、第２および第３表層側領域に、それぞれ信号取り出し電極が設けられている場合、第２および第３表層側領域で発生したキャリアは、それぞれ信号取り出し電極に移動することができるが、第２および第３基板側領域で発生したキャリアは、それぞれ第２および第３分割領域に阻まれて、信号取り出し電極に移動できない。
このため、第２表層側領域と第２分割領域とにより構成されるダイオード（以下、「第２フォトダイオード」という。）では、第２表層側領域で発生するキャリア量に対応する大きさの光電流（光起電力）しか発生させることができず、第３表層側領域と第３分割領域とにより構成されるダイオード（以下、「第３フォトダイオード」という。）では、第３表層側領域で発生するキャリア量に対応する大きさの光電流（光起電力）しか発生させることができない。
【００１５】
この発明の光電変換デバイスでは、第２分割領域は、光電変換層の表面から第１分割領域とほぼ同じ深さ、または第１分割領域より浅い位置に形成されており、第３分割領域は、光電変換層の表面から第２分割領域より浅い位置に形成されている。
したがって、第１ないし第３分割領域がほぼ同じ厚さを有しているとすると、第１表層側領域の厚さは、第２表層側領域の厚さとはほぼ等しいか、または第２表層側領域の厚さより大きい。また、第２表層側領域の厚さは、第３表層側領域の厚さより大きい。
【００１６】
ここで、光電変換層の光吸収係数は、入射される光の波長が長いほど小さいので、光電変換層の表面から入射する光は、その波長が長いほど深いところに到達する。このため、第１表層側領域および第１基板側領域は、第２および第３表層側領域と比べて、より長波長側に至る広い波長域（短波長域、中波長域、長波長域）の光を吸収して、このような光の光量に対応する量のキャリアを生じさせることができる。そして、第１フォトダイオードは、このようなキャリア量に相当する光電流（光起電力）を生じる。
【００１７】
また、第２表層側領域は、第３表層側領域と比べて、より長波長側に至る波長域（短波長域、中波長域）の光を吸収して、このような光の光量に対応する量のキャリアを生じさせることができる。そして、第２フォトダイオードは、このようなキャリア量に相当する光電流（光起電力）を生じる。第３表面側領域は、短波長側の狭い波長域の光を吸収して、このような光の光量に対応する量のキャリアを生じさせることができる。そして、第３フォトダイオードは、このようなキャリア量に相当する光電流（光起電力）を生じる。
【００１８】
よって、第１ないし第３フォトダイオードで生じる光電流（光起電力）に基づく演算処理により、異なる３種類の波長域の光（たとえば、赤色光、緑色光および青色光）の光量を求めることができる。
以上のように、この光電変換デバイスでは、第１ないし第３フォトダイオードが互いに異なる波長依存性を有しているので、フィルタや吸光材を用いずに、異なる３種類の波長域について、各波長域の光の光量を検出することができる。そのため、この光電変換デバイスの製造工程において、フィルタや吸光材を形成する必要がない。よって、光電変換デバイスの製造コストを低減することができる。
【００１９】
この光電変換デバイスで光量の測定をするときは、第１ないし第３フォトダイオードに逆バイアス電圧を印加して、第１ないし第３分割領域を空乏化することができる。半導体層を空乏化するために必要な電圧は、その半導体層の厚さに依存するから、第１表層側領域および第１基板側領域（第１光電変換領域）をほぼ完全に空乏化するために必要な電圧は、第１分割領域が設けられていない場合と比べて小さい。
【００２０】
各素子分離領域は、たとえば、上記第１ないし第３分割領域に接続された上記第２導電型の拡散分離領域を含んでいてもよく、この場合、上記光電変換デバイスは、各拡散分離領域に共通接続された上記第２導電型の共通電極層を含んでいてもよい。
この場合、第１ないし第３分割領域、拡散分離領域および共通電極層は、同じ導電型を有するので、共通電極層を介して、第１ないし第３フォトダイオードに一括して逆バイアス電圧を印加できる。
【００２１】
共通電極層は、たとえば、上記半導体基板と上記光電変換層との間に設けられていてもよい。
好ましくは、上記素子分離領域は、光電変換層（拡散分離領域）の表層部に形成された絶縁体部を含むようにすれば、光電変換層の表層部において、素子分離領域で区画された領域間のリーク電流を少なくすることができる。光電変換層がシリコンからなる場合、絶縁体部としては、たとえば、ＬＯＣＯＳ技術により光電変換層（拡散分離領域）の表層部における所定の領域が選択的に酸化されてなる酸化膜を用いることができる。
【００２２】
好ましくは、上記第１ないし第３表層側領域の表層部に、上記第２導電型の第１ないし第３最表層領域を形成するようにすれば、第１ないし第３表層側領域と第１ないし第３最表層領域とは、フォトダイオード（以下、それぞれ、「第１ないし第３表面フォトダイオード」という。）を構成する。それぞれ上下に形成された第１ないし第３フォトダイオードおよび第１ないし第３表面フォトダイオードにより、その位置で受けられる光の光量に対応する大きな光電流を生じさせることができる。
【００２３】
上記素子分離領域が、上記共通電極層に接続された上記拡散分離領域を含んでいる場合、上記最表層領域は、上記拡散分離領域に接続されていてもよい。
この場合、共通電極層を介して、第１ないし第３フォトダイオードおよび第１ないし第３表面フォトダイオードに一括して逆バイアス電圧を印加できる。
請求項２記載の発明は、半導体基板（２）上に積層された第１導電型の光電変換層（４）と、この光電変換層の表面から所定深さの位置に形成され、当該光電変換層を表層側の表層側領域（６Ａ，６Ｃ）と上記半導体基板側の基板側領域（６Ｂ，６Ｄ）とに分割しており、上記表層側領域と上記基板側領域とを連通する連通孔（９ａ，３２ａ）を有する第２導電型の分割領域（９，３２）とを含むことを特徴とする光電変換デバイス（１，３１）である。
【００２４】
この発明によれば、分割領域には連通孔が形成されているので、表層側領域と基板側領域とは、この連通孔内を介して連通している。このため、表層側領域に信号取り出し電極が設けられていると、表層側領域および基板側領域に光が入射することによりこれらの領域で発生したキャリアは、ともに信号取り出し電極に移動することができる。
一方、表層側領域と基板側領域との間に分割領域が介在していることにより、空乏層が、光電変換層の外部表面からだけでなく、光電変換層の内部、すなわち、表層側領域と分割領域との界面、および基板側領域と分割領域との界面からも広がるようにすることができる。
【００２５】
したがって、たとえば、赤色光を含む広い波長域の光を吸収するために、表層側領域と基板側領域との合計厚さが大きくされていた場合でも、表層側領域および基板側領域をほぼ完全に空乏化するために必要な電圧を、分割領域が形成されていない場合と比べて低くできる。すなわち、この光電変換デバイスの駆動電圧は低い。
請求項３記載の発明は、請求項１または２に記載の光電変換デバイス（１，３１）と、この光電変換デバイスを駆動するための駆動回路（４２）とを含むことを特徴とするイメージセンサ（４１）である。
【００２６】
この発明のイメージセンサは、請求項１記載の光電変換デバイスを含む場合、イメージセンサの製造コストの低減を図ることができる。
この発明のイメージセンサは、請求項２記載の光電変換デバイスを含む場合、イメージセンサの駆動電圧を低くすることができる。
請求項４記載の発明は、半導体基板（２）上に第１導電型の光電変換層（４）を積層する積層工程と、上記光電変換層内に、当該光電変換層を上記半導体基板に沿って第１光電変換領域（６）、第２光電変換領域（７）および第３光電変換領域（８）に分離する第２導電型の素子分離領域（５）を形成する素子分離工程と、上記第１光電変換領域内において、上記光電変換層の表面から所定深さの位置に、当該第１光電変換領域を表層側の第１表層側領域（６Ａ）と上記半導体基板側の第１基板側領域（６Ｂ）とに分割し、かつ、上記第１表層側領域と上記第１基板側領域とを連通する連通孔（９ａ）を有する第２導電型の第１分割領域（９）を形成するとともに、上記第２光電変換領域内において、上記第１分割領域とほぼ同じ深さの位置に、当該第２光電変換領域を表層側の第２表層側領域（７Ａ）と上記半導体基板側の第２基板側領域（７Ｂ）とに分割するための第２導電型の第２分割領域（１０）を形成する工程と、上記第３光電変換領域内において、上記第２分割領域よりも浅い位置に、当該第３光電変換領域を表層側の第３表層側領域（８Ａ）と上記半導体基板側の第３基板側領域（８Ｂ）とに分割するための第２導電型の第３分割領域（１１）を形成する工程とを含むことを特徴とする光電変換デバイス（１）の製造方法である。
【００２７】
この製造方法により、請求項１記載の光電変換デバイスであって、第２分割領域が光電変換層の表面から第１分割領域とほぼ同じ深さに形成された光電変換デバイスを製造でき、請求項１記載の光電変換デバイスと同様の効果を奏することができる。
第１分割領域および第２分割領域を形成する工程において、第１分割領域と第２分割領域とは、光電変換層の表面からほぼ同じ深さの位置に形成される。したがって、第１分割領域および第２分割領域を形成する工程を同時に実施して、第１分割領域および第２分割領域を一括して形成できる。
【００２８】
請求項５記載の発明は、上記第１分割領域および上記第２分割領域を形成する工程は、上記光電変換層の表面から第２導電型の不純物を所定の注入エネルギーで注入する工程を含み、上記第３分割領域を形成する工程は、上記光電変換層の表面から第２導電型の不純物を上記所定の注入エネルギーよりも小さな注入エネルギーで注入する工程を含むことを特徴とする請求項４記載の光電変換デバイスの製造方法である。
【００２９】
この発明によれば、第１ないし第３分割領域は、光電変換層の表面から不純物を注入することにより形成される。この際、第１ないし第３光電変換領域それぞれにおける第１ないし第３分割領域の形成深さは、当該不純物の注入エネルギーにより決まる。具体的には、不純物の注入エネルギーが大きくなるほど、形成深さは深くなる。したがって、不純物の注入エネルギーにより、第１ないし第３光電変換領域の形成深さを制御できる。
【００３０】
第１分割領域および第２分割領域を形成する工程において、不純物は同じ注入エネルギー（所定の注入エネルギー）で注入されるので、第１および第２分割領域は、光電変換層の表面から同じ深さに形成される。
一方、第３分割領域を形成する工程における不純物の注入エネルギーは、第１および第２分割領域を形成する工程における不純物の注入エネルギーより小さいから、第３分割領域は、光電変換層の表面から第１および第２分割領域より浅い位置に形成される。
【００３１】
第１分割領域を形成する工程において、不純物の注入は、光電変換層上に所定のパターンを有するマスク（たとえば、レジスト膜）が形成された状態で行うことができる。マスクは、たとえば、第１分割領域の連通孔に対応する領域を覆う部分を有するものであってもよい。この場合、連通孔に対応する領域に不純物が注入されないようにすることができる。すなわち、連通孔を有する第１分割領域を得ることができる。
【００３２】
請求項６記載の発明は、半導体基板（２）上に第１導電型の光電変換層（４）を積層する積層工程と、上記光電変換層内に、当該光電変換層を上記半導体基板に沿って第１光電変換領域（６）、第２光電変換領域（７）および第３光電変換領域（８）に分離する第２導電型の素子分離領域（５）を形成する素子分離工程と、上記第１光電変換領域内において、上記光電変換層の表面から所定深さの位置に、当該第１光電変換領域を表層側の第１表層側領域（６Ｃ）と上記半導体基板側の第１基板側領域（６Ｄ）とに分割し、かつ、上記第１表層側領域と上記第１基板側領域とを連通する連通孔（３２ａ）を有する第２導電型の第１分割領域（３２）を形成する工程と、上記第２光電変換領域内において、上記第１分割領域よりも浅い位置に、当該第２光電変換領域を表層側の第２表層側領域（７Ａ）と上記半導体基板側の第２基板側領域（７Ｂ）とに分割するための第２分割領域（１０）を形成する工程と、上記第３光電変換領域内において、上記第２分割領域よりも浅い位置に、当該第３光電変換領域を表層側の第３表層側領域（８Ａ）と上記半導体基板側の第３基板側領域（８Ｂ）とに分割するための第３分割領域（１１）を形成する工程とを含むことを特徴とする光電変換デバイス（３１）の製造方法である。
【００３３】
この製造方法により、請求項１記載の光電変換デバイスであって、第２分割領域が光電変換層の表面から第１分割領域より浅い位置に形成された光電変換デバイスを製造でき、請求項１記載の光電変換デバイスと同様の効果を奏することができる。
請求項７記載の発明は、上記第１分割領域を形成する工程は、上記光電変換層の表面から第２導電型の不純物を所定の第１注入エネルギーで注入する工程を含み、上記第２分割領域を形成する工程は、上記光電変換層の表面から第２導電型の不純物を上記第１注入エネルギーよりも小さな第２注入エネルギーで注入する工程を含み、上記第３分割領域を形成する工程は、上記光電変換層の表面から第２導電型の不純物を上記第２注入エネルギーよりも小さな第３注入エネルギーで注入する工程を含むことを特徴とする請求項６記載の光電変換デバイスの製造方法である。
【００３４】
この発明によれば、第２注入エネルギーが第１注入エネルギーより小さいことにより、第２分割領域を、光電変換層の表面から第１分割領域より浅い位置に形成することができる。また、第３注入エネルギーが第２注入エネルギーより小さいことにより、第３分割領域を、光電変換層の表面から第２分割領域より浅い位置に形成することができる。
【発明を実施するための最良の形態】
【００３５】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係る光電変換デバイスの構造を示す図解的な平面図であり、図２は、図１のII−II切断線断面図であり、図３Ａないし図３Ｃは、それぞれ図１のIIIA−IIIA切断線断面図、IIIB−IIIB切断線断面図およびIIIC−IIIC切断線断面図である。
【００３６】
この光電変換デバイス１は、ｐ型のシリコン基板２、およびシリコン基板２上に順に積層されたｎ+型の共通電極層３およびｐ-型の光電変換層４を備えている。光電変換層４は、ほぼ一定の厚さ（６μｍ程度）を有している。光電変換層４は、素子分離領域５により、第１光電変換領域６、第２光電変換領域７および第３光電変換領域８に分離されている。第１ないし第３光電変換領域６，７，８は、図１に示すように、シリコン基板２を垂直に見下ろす平面視において、ほぼ正方形の形状を有している。
【００３７】
素子分離領域５は、光電変換層４の表層部に設けられたＬＯＣＯＳ(localized oxidation of silicon)による酸化膜５Ａと、酸化膜５Ａと共通電極層４との間に渡って設けられたｎ型の拡散分離領域５Ｂとを含んでいる。拡散分離領域５Ｂの幅（シリコン基板２に沿う方向の長さ）は、酸化膜５Ａの幅（シリコン基板２に沿う方向の長さ）より大きい。
第１光電変換領域６内において、光電変換層４の表面から所定深さの位置（第１光電変換領域６の厚さ方向途中）には、ｎ+型の第１分割領域９が形成されている。この第１分割領域９により、第１光電変換領域６は、表層側の第１表層側領域６Ａと、シリコン基板２側の第１基板側領域６Ｂとに分割されている。第１表層側領域６Ａの厚さは、２μｍ〜３μｍである。
【００３８】
第１分割領域９には、連通孔９ａが形成されている。連通孔９ａの形状は、たとえば、矩形であり、この場合、連通孔９ａの一辺の長さは第１分割領域９の一辺の長さの２分の１以下である。第１表層側領域６Ａと第１基板側領域６Ｂとは、連通孔９ａを介して連通している。
第２光電変換領域７内において、光電変換層４の表面から第１分割領域９とほぼ同じ深さの位置（第２光電変換領域７の厚さ方向途中）には、ｎ+型の第２分割領域１０が形成されている。第２分割領域１０の厚さは、第１分割領域９の厚さにほぼ等しい。第２分割領域１０により、第２光電変換領域７は、表層側の第２表層側領域７Ａと、シリコン基板２側の第２基板側領域７Ｂとに分割されている。
【００３９】
第２分割領域１０が、第１分割領域９とほぼ同じ深さの位置に形成されていることにより、第２表層側領域７Ａの厚さは、第１表層側領域６Ａの厚さとほぼ等しくなっている。第２表層側領域７Ａの厚さは、２μｍ〜３μｍである。
第２分割領域１０は、シリコン基板２を垂直に見下ろす平面視において、第２光電変換領域７とほぼ同じ領域に形成されており、第２表層側領域７Ａと第２基板側領域７Ｂとを連通させるような連通孔を有していない。したがって、第２表層側領域７Ａと第２基板側領域７Ｂとは、第２分割領域１０により完全に隔てられており、後述するように、第２表層側領域７Ａで発生した電流のみが、信号として用いられるようになっている。
【００４０】
第３光電変換領域８内において、光電変換層４の表面から第２分割領域９より浅い位置（第３光電変換領域８の厚さ方向途中）には、ｎ+型の第３分割領域１１が形成されている。第３分割領域１１の厚さは、第１および第２分割領域９，１０の厚さにほぼ等しい。第３分割領域１１により、第３光電変換領域８は、表層側の第３表層側領域８Ａと、シリコン基板２側の第３基板側領域８Ｂとに分割されており、後述するように、第３表層側領域８Ａで発生した電流のみが、信号として用いられるようになっている。
【００４１】
第３分割領域１１が第２分割領域１０より浅い位置に形成されていることにより、第３表層側領域８Ａの厚さは第２表層側領域７Ａの厚さより小さくなっている。第３表層側領域８Ａの厚さは、１μｍ程度である。
第３分割領域１１は、シリコン基板２を垂直に見下ろす平面視において、第２光電変換領域７とほぼ同じ領域に形成されており、第３表層側領域８Ａと第３基板側領域８Ｂとを連通させるような連通孔を有していない。したがって、第３表層側領域８Ａと第３基板側領域８Ｂとは、第３分割領域１１により完全に隔てられている。
【００４２】
第１ないし第３分割領域９，１０，１１の周縁部は、全周に渡って拡散分離領域５Ｂに接続されている。
第１ないし第３光電変換領域６，７，８の表層部には、それぞれｎ+型の第１ないし第３最表層領域１２，１３，１４、およびｐ+型の第１ないし第３信号取り出し領域１５，１６，１７が形成されている。
【００４３】
図１に示すように、シリコン基板２を垂直に見下ろす平面視において、第１ないし第３信号取り出し領域１５，１６，１７は、それぞれ第１ないし第３光電変換領域６，７，８の中央部に対して、一方側（図１に示す第１ないし第３光電変換領域６，７，８の配列方向に対して一方の側方）に偏った位置に設けられている。第１ないし第３最表層領域１２，１３，１４は、それぞれ第１ないし第３信号取り出し領域１５，１６，１７を取り囲むように、第１ないし第３信号取り出し領域１５，１６，１７とわずかな間隔をあけて設けられている。
【００４４】
第１ないし第３信号取り出し領域１５，１６，１７は、素子分離領域５の拡散分離領域５Ｂに接続されている。
図２を参照して、第１分割領域９と第１表層側領域６Ａおよび第１基板側領域６Ｂとは、第１フォトダイオードＤ1Aを構成しており、第２分割領域１０と第２表層側領域７Ａとは、第２フォトダイオードＤ2Aを構成しており、第３分割領域１１と第３表層側領域８Ａとは、第３フォトダイオードＤ3Aを構成している。
【００４５】
また、第１最表層領域１２と第１表層側領域６Ａとは、第１表面フォトダイオードＤ1Bを構成しており、第２最表層領域１３と第２表層側領域７Ａとは、第２表面フォトダイオードＤ2Bを構成しており、第３最表層領域１４と第３表層側領域８Ａとは、第３表面フォトダイオードＤ3Bを構成している。
光電変換デバイス１において、素子分離領域５に区画された領域は、それぞれ、第１ないし第３フォトダイオードＤ1A，Ｄ2A，Ｄ3Aと第１ないし第３表面フォトダイオードＤ1B，Ｄ2B，Ｄ3Bとを備えた第１ないし第３センサ部２１，２２，２３を構成している。
【００４６】
第１ないし第３信号取り出し領域１５，１６，１７には、それぞれアノード電極（信号取り出し電極）２４，２５，２６が接続されており、第１ないし第３フォトダイオードＤ1A，Ｄ2A，Ｄ3Aおよび第１ないし第３表面フォトダイオードＤ1B，Ｄ2B，Ｄ3Bで生じた光電流（光起電力）を、第１ないし第３センサ部２１，２２，２３ごとに個別に取り出せるようになっている。
【００４７】
図１、図２および図３Ａないし図３Ｃには、第１ないし第３センサ部２１，２２，２３を各１つずつ示しているが、この光電変換デバイス１には、複数組の第１ないし第３センサ部２１，２２，２３が備えられていてもよい。この場合、複数組の第１ないし第３センサ部２１，２２，２３は、シリコン基板２の面内方向で直線的または二次元的に配列される。
【００４８】
また、用途に応じて、第１ないし第３センサ部２１，２２，２３のうち、いずれかのセンサ部２１，２２，２３のみを使用するようにしてもよい。
共通電極層３は、第１ないし第３センサ部２１，２２，２３にまたがる領域に形成されており、各素子分離領域５の拡散分離領域５Ｂは、共通電極層３に接続されている。したがって、第１ないし第３分割領域９，１０，１１および第１ないし第３最表層領域１２，１３，１４は、拡散分離領域５Ｂを介して共通電極層３に接続されている。
【００４９】
第１ないし第３分割領域９，１０，１１、第１ないし第３最表層領域１２，１３，１４、拡散分離領域５Ｂおよび共通電極層３の導電型は、いずれもｎ+型またはｎ型であるので、共通電極層３を介して、第１ないし第３フォトダイオードＤ1A，Ｄ2A，Ｄ3Aおよび第１ないし第３表面フォトダイオードＤ1B，Ｄ2B，Ｄ3Bに一括して、逆バイアス電圧を印加できる。
【００５０】
光電変換層４では入射光量に対応する量のキャリアが発生する。第１センサ部２１において、第１表層側領域６Ａと第１基板側領域６Ｂとは、連通孔９ａを介して連通しているから、第１表層側領域６Ａおよび第１基板側領域６Ｂで生じたキャリアは、いずれも、第１信号取り出し領域１５を介して、アノード電極２４に移動できる。
このため、第１フォトダイオードＤ1Aおよび第１表面フォトダイオードＤ1Bでは、第１表層側領域６Ａおよび第１基板側領域６Ｂで発生するキャリア量に対応する大きさの光電流（光起電力）を取り出すことができる。
【００５１】
一方、第２および第３表層側領域７Ａ，８Ａで発生したキャリアは、それぞれ第２および第３信号取り出し領域１６，１７を介して、アノード電極２５，２６に移動することができるが、第２および第３基板側領域７Ｂ，８Ｂで発生したキャリアは、それぞれ第２および第３分割領域１０，１１に阻まれて、アノード電極２５，２６に移動できない。
このため、第２フォトダイオードＤ2Aおよび第２表面フォトダイオードＤ2Bでは、第２表層側領域７Ａで発生するキャリア量に対応する大きさの光電流（光起電力）のみを取り出すことができ、第３フォトダイオードＤ3Aおよび第３表面フォトダイオードＤ3Bでは、第３表層側領域８Ａで発生するキャリア量に対応する大きさの光電流（光起電力）のみを取り出すことができる。言い換えれば、第２基板側領域７Ｂや第３基板側領域８Ｂで発生する光電流のうち、主に赤色光に応じた光電流を用いないようにすることができる（後述参照）。
【００５２】
図４は、光電変換層４におけるその表面からの深さと光強度との関係を示す図である。
光電変換層４内にその表面から入った光は光電変換層４に吸収されるので、光強度は光電変換層４表面からの深さが大きくなるとともに小さくなる。このとき、波長が長い光ほど光電変換層４による吸収は小さくなり、光電変換層４の深部に到達する。
このため、波長が６２０ｎｍの光（赤色光）は、光電変換層４の表面から６μｍ以上の深部まで到達するが、波長が５３０ｎｍの光（緑色光）は、光電変換層４の表面から５μｍ程度の深さまでしか到達せず、波長が４７０ｎｍの光（青色光）は、光電変換層４の表面から３μｍ程度の深さまでしか到達しない。すなわち、第２表層側領域７Ａでは赤色光を充分吸収できず、第３表層側領域８Ａでは赤色光および緑色光を充分吸収できない。
【００５３】
したがって、第１表層側領域６Ａおよび第１基板側領域６Ｂでは、赤色光から青色光に至る波長域の光が吸収され、その光量に対応するキャリアが発生する。また、第２表層側領域７Ａでは、主として緑色光から青色光に至る波長域の光が吸収され、その光量に対応するキャリアが発生する。そして、第３表層側領域８Ａでは、主として青色光付近の波長域の光が吸収され、その光量に対応するキャリアが発生する。
【００５４】
言い換えれば、第１表層側領域６Ａおよび第１基板側領域６Ｂの合計厚さは、赤色光から青色光に至る波長域の光が吸収されるように設定されており、第２表層側領域７Ａの厚さは、緑色光から青色光に至る波長域の光を吸収できるように設定されており、第３表層側領域８Ａの厚さは、青色光付近の波長域の光を吸収できるように設定されている。
以上のことにより、第１フォトダイオードＤ1Aおよび第１表面フォトダイオードＤ1B（第１センサ部２１）では、第１基板側領域６Ｂおよび第１表層側領域６Ａで発生した赤色〜青色光によるキャリアの量に対応する光電流（光起電力）が生じる。同様に、第２フォトダイオードＤ2Aおよび第２表面フォトダイオードＤ2B（第２センサ部２２）では、第２表層側領域７Ａで発生した緑色〜青色光によるキャリアの量に対応する光電流（光起電力）が生じ、第３フォトダイオードＤ3Aおよび第３表面フォトダイオードＤ3B（第３センサ部２３）では、第３表層側領域８Ａで発生した青色光によるキャリアの量に対応する光電流（光起電力）が生じる。
【００５５】
酸化膜５Ａが形成されていることにより、光電変換層４の表層部において、隣接するセンサ部２１，２２，２３間のリーク電流は少ない。
このように、第１ないし第３センサ部２１，２２，２３は、吸収して光電流を発生させる対象となる赤色光、緑色光および青色光の組み合わせが異なるから、これらの光電流（光起電力）の値に基づいて演算処理することにより、赤色光の光量、緑色光の光量および青色光の光量をそれぞれ求めることができる。すなわち、この光電変換デバイス１により、フィルタや吸光材によらず、３種類の波長について、第１ないし第３センサ部２１，２２，２３が受けた光の光量を求めることができる。
【００５６】
また、光電変換デバイス１が複数組の第１ないし第３センサ部２１，２２，２３を備えていれば、第１ないし第３センサ部２１，２２，２３の配列方向に関して、３種類の波長について光量の分布を求めることができる。
第１光電変換領域６において、連通孔が設けられていない場合、言い換えれば、第１分割領域９が設けられていない場合、空乏層は、第１光電変換領域６と第１最表層領域１２との界面、および第１光電変換領域６と共通電極層３との界面から広がる。これに対して、この光電変換デバイス１のように、第１分割領域９が設けられている場合、空乏層は、第１光電変換領域６（第１表層側領域６Ａ）と第１最表層領域１２との界面、および第１光電変換領域６（第１基板側領域６Ｂ）と共通電極層３との界面に加えて、第１表層側領域６Ａと第１分割領域９との界面、および第１基板側領域６Ｂと第１分割領域９との界面からも広がる。
【００５７】
半導体層を完全に空乏化するために必要な電圧は、その半導体層の厚さに依存するから、第１表層側領域６Ａおよび第１基板側領域６Ｂをほぼ完全に空乏化するために必要な電圧は、第１分割領域９が形成されていない場合と比べて低くできる。このため、このような光電変換デバイス１は、携帯機器用として適している。
図５は、本発明の第２の実施形態に係る光電変換デバイスの構造を示す図解的な断面図である。図５において、図２に示す各部に対応する部分には、図２と同じ参照符号を付して説明を省略する。
【００５８】
この光電変換デバイス３１では、第１分割領域９に相当する第１分割領域３２は、光電変換層４の表面から第１分割領域９より深い位置に形成されている。したがって、光電変換デバイス３１の光電変換層４において、第１分割領域３２は、第２分割領域１０より深い位置に形成されている。
これにともなって、第１表層側領域６Ａに相当する第１表層側領域６Ｃの厚さは、第１表層側領域６Ａの厚さより大きくなっているとともに、第１基板側領域６Ｂに相当する第１基板側領域６Ｄの厚さは、第１基板側領域６Ｄの厚さより小さくなっている。
【００５９】
第１表層側領域６Ｃおよび第１基板側領域６Ｄの合計厚さは、第１表層側領域６Ａおよび第１基板側領域６Ｂの合計厚さにほぼ等しく、第２表層側領域７Ａの厚さより大きい。このため、光電変換デバイス３１においても、第１光電変換領域６において、第２光電変換領域７よりも、より長波長側に至る広い波長域の光が吸収されてキャリアが発生するが、光電変換デバイス１の第１光電変換領域６と比べて、表層側（第１表層側領域６Ｃ）でより多くの光が吸収されてキャリアが発生する。
【００６０】
図６Ａないし図６Ｆは、光電変換デバイス３１の製造方法を説明するための図解的な断面図である。
先ず、シリコン基板２の一方表面に、ｎ型の不純物（たとえば、ヒ素（Ａｓ））が注入されて、シリコン基板２の表層部にｎ+型の共通電極層３が形成される（図６Ａ参照）。共通電極層３は、シリコン基板２の一方表面にヒ素ガラスを塗布し、このヒ素ガラスからシリコン基板２にヒ素を拡散させることにより形成してもよい。
【００６１】
続いて、共通電極層３の上にエピタキシャル成長により、６μｍ〜８μｍの厚さを有するｐ-型の光電変換層４が形成される（図６Ｂ参照）。
次に、光電変換層４の所定の領域に、所定のパターンを有するレジスト膜の開口を介して、その表面からｎ型の不純物（たとえば、リン（Ｐ））が注入され、さらに、この不純物が光電変換層４の深部に拡散されてｎ型の拡散分離領域５Ｂが形成される。拡散により、ｎ型の不純物は、共通電極層３と光電変換層４との界面に至るようにされる。これにより、光電変換層４の表面に露出され、共通電極層３に接続された拡散分離領域５Ｂが得られる。
【００６２】
さらに、公知のＬＯＣＯＳ技術により、拡散分離領域５Ｂ表層部の所定の領域が選択的に酸化されて、酸化膜５Ａが形成される。酸化膜５Ａの幅は、たとえば、拡散分離領域５Ｂの幅より狭くされ、酸化膜５Ａの形成後、酸化膜５Ａの周囲に拡散分離領域５Ｂが露出するようにされる。光電変換層４は、酸化膜５Ａおよび拡散分離領域５Ｂを含む素子分離領域５により、第１ないし第３光電変換領域６，７，８に分離される。この状態が、図６Ｃに示されている。
【００６３】
次に、光電変換層４および素子分離領域５の上に、第１分割領域９を形成するためのレジスト膜２７（マスク）が形成される（図６Ｄ参照）。レジスト膜２７は開口２７ａを有しており、開口２７ａ内には第１光電変換領域６が露出される。レジスト膜２７は、第１分割領域３２の連通孔３２ａ（図５参照）に対応する領域の上にも形成される。開口２７ａ内には、第１光電変換領域６周縁部の素子分離領域５が露出されていてもよい。
【００６４】
このような開口２７ａを有するレジスト膜２７は、たとえば、光電変換層４および素子分離領域５の上に、レジスト膜２７の前駆体を全面に塗布した後、露光および現像により開口２７ａを形成し、残余の前駆体を硬化させて得ることができる。
この状態で、開口２７ａを介して、所定の第１注入エネルギー（たとえば、３．０ＭｅＶ〜３．５ＭｅＶ）で、ｎ型の不純物（たとえば、リン）が注入されて、第１光電変換領域６の所定深さの位置に、連通孔３２ａを有する第１分割領域３２が形成される。不純物の注入深さはその注入エネルギーに依存し、注入エネルギーが大きくなるほど不純物は光電変換層４の深部に注入される。このため、不純物の注入エネルギーを制御することにより、所定深さの位置に第１分割領域３２を形成できる。
【００６５】
第１分割領域３２により、第１光電変換領域６は表層側の第１表層側領域６Ｃとシリコン基板２側の第１基板側領域６Ｄとに分割される。第１表層側領域６Ｃと第１基板側領域６Ｄとは、連通孔３２ａを介して連通されている。
次に、レジスト膜２７が除去された後、第２分割領域１０を形成するためのレジスト膜２８が形成される（図６Ｅ参照）。レジスト膜２８は開口２８ａを有しており、開口２８ａ内には第２光電変換領域７が露出される。開口２８ａ内には、第２光電変換領域７周縁部の素子分離領域５が露出されていてもよい。レジスト膜２８は、レジスト膜２７と同様の方法により形成できる。
【００６６】
この状態で、開口２８ａを介して、第１注入エネルギーより小さい第２注入エネルギー（たとえば、２．０ＭｅＶ〜３．０ＭｅＶ）で、ｎ型の不純物（たとえば、リン）が注入されて、第２光電変換領域７の所定深さの位置に、第２分割領域１０が形成される。これにより、第２分割領域１０は、第１分割領域３２より浅い位置に形成される。第２分割領域１０により、第２光電変換領域７は表層側の第２表層側領域７Ａとシリコン基板２側の第２基板側領域７Ｂとに分割される。
【００６７】
次に、レジスト膜２８が除去された後、第３分割領域１１を形成するためのレジスト膜２９が形成される（図６Ｆ参照）。レジスト膜２９は開口２９ａを有しており、開口２９ａ内には第３光電変換領域８が露出される。開口２９ａ内には、第３光電変換領域８周縁部の素子分離領域５が露出されていてもよい。レジスト膜２９は、レジスト膜２７と同様の方法により形成できる。
【００６８】
この状態で、開口２９ａを介して、第２注入エネルギーより小さい第３注入エネルギー（たとえば、１．０ＭｅＶ〜２．０ＭｅＶ）で、ｎ型の不純物（たとえば、リン）が注入されて、第３光電変換領域８の所定深さの位置に、第３分割領域１１が形成される。これにより、第３分割領域１１は、第２分割領域１０より浅い位置に形成される。第３分割領域１１により、第３光電変換領域８は表層側の第１表層側領域８Ａとシリコン基板２側の第３基板側領域８Ｂとに分割される。
【００６９】
その後、所定のパターンを有するレジスト膜の開口を介して光電変換層４の表層部にｎ型の不純物が注入されてｎ+型の第１ないし第３最表層領域１２，１３，１４が形成される。酸化膜５Ａの周囲に拡散分離領域５Ｂが露出されている場合、第１ないし第３最表層領域１２，１３，１４と拡散分離領域５Ｂとは、容易に接続される。
さらに、所定のパターンを有するレジスト膜の開口を介して光電変換層４の表層部にｐ型の不純物が注入されてｐ+型の第１ないし第３信号取り出し領域１５，１６，１７が形成されて、図５に示す光電変換デバイス３１が得られる。
【００７０】
以上のように、光電変換デバイス１の製造工程において、フィルタや吸光材を形成する必要はなく、したがって、従来技術のように、第１ないし第３信号取り出し領域１５，１６，１７にアノード電極２４，２５，２６を接続するための開口をフィルタや吸光材に形成する必要もない。このため、この光電変換デバイス１は製造コストを低減できる。
図１、図２および図３Ａないし図３Ｃに示す光電変換デバイス１を製造する場合は、上記の製造方法において、第１分割領域３２（９）および第２分割領域１０を形成する際の不純物の注入エネルギーがほぼ同じにされる。これにより、第１および第２分割領域９，１０は、光電変換層４の表面からほぼ同じ深さの位置に形成される。
【００７１】
この場合は、レジスト膜２７，２８を個別に形成して不純物を注入する代わりに、第１および第２光電変換領域６，７を露出させる開口を有するレジスト膜を形成し、この開口を介した不純物の注入により、第１および第２分割領域９，１０を同時に形成できる。これにより、工程数の削減を図ることができる。むろん、レジスト膜２７，２８を個別に形成し、不純物の注入エネルギーを同じにして、第１および第２分割領域９，１０を個別に形成してもよい。
【００７２】
図７は、図１、図２および図３Ａないし図３Ｃに示す光電変換デバイス１と、その駆動回路とを含むイメージセンサの回路図例である。図７において、並列に接続された第１フォトダイオードＤ1Aおよび第１表面フォトダイオードＤ1Bを１つのフォトダイオードＤ1で示しており、並列に接続された第２フォトダイオードＤ2Aおよび第２表面フォトダイオードＤ2Bを１つのフォトダイオードＤ2で示しており、並列に接続された第３フォトダイオードＤ3Aおよび第３表面フォトダイオードＤ3Bを１つのフォトダイオードＤ3で示している。
【００７３】
このイメージセンサ４１は、光電変換デバイス１（図７には、フォトダイオードＤ1，Ｄ2，Ｄ3のみ示す。）と、その駆動回路４２とを備えている。駆動回路４２は、各フォトダイオードＤ1，Ｄ2，Ｄ3との間で電気信号の入出力を行うための入出力制御部４３、および各フォトダイオードＤ1，Ｄ2，Ｄ3から得られた出力信号に基づいて演算処理を行い、赤色光、緑色光および青色光の光量を求める演算処理部４４を備えている。
【００７４】
フォトダイオードＤ1，Ｄ2，Ｄ3のカソード電極は、共通電極層３を介して入出力制御部４３に接続されている。入出力制御部４３により、共通電極層３を介してフォトダイオードＤ1，Ｄ2，Ｄ3に一括して逆バイアス電圧を印加できるようになっている。フォトダイオードＤ1，Ｄ2，Ｄ3に与えられる逆バイス電圧は、第１基板側領域６Ｂおよび第１ないし第３表面側領域６Ａ，７Ａ，８Ａ（図２参照）のすべてをほぼ完全に空乏化できる大きさを有する。
【００７５】
一方、各フォトダイオードＤ1，Ｄ2，Ｄ3の信号取り出し用のアノード電極２４，２５，２６は、それぞれスイッチトランジスタＴｓのソース／ドレイン電極の一方に接続されている。各スイッチトランジスタＴｓのソース／ドレイン電極の他方は、共通接続されていて、入出力制御部４３に接続されており、各スイッチトランジスタＴｓに放電用の電圧を印加できるようになっている。
【００７６】
各スイッチトランジスタＴｓのゲート電極には、入出力制御部４３から個別に所定のゲート電圧を印加して、各スイッチトランジスタＴｓを個別にオンにすることができるようになっている。各スイッチトランジスタＴｓをオンにすることにより、対応するフォトダイオードＤ1，Ｄ2，Ｄ3のアノード電極２４，２５，２６側の電位を所定の電位（基準電位）に再設定することができる。
【００７７】
また、各フォトダイオードＤ1，Ｄ2，Ｄ3のアノード電極２４，２５，２６は、それぞれ出力トランジスタＴｏのゲート電極にも接続されている。出力トランジスタＴｏのソース／ドレイン電極の一方は接地されており、他方は抵抗Ｒを介して入出力制御部４３に接続されている。
また、各出力トランジスタＴｏのソース／ドレイン電極間には、入出力制御部４３により、所定の電圧を印加できる。出力トランジスタＴｏにおいて、ソース／ドレイン電極間に所定の電圧が印加されているとき、ゲート電極の電位に応じたドレイン電流が、ソース／ドレイン電極間に流れる。入出力制御部４３は、この電流（以下、「出力信号」という。）の大きさを個別に測定できるようになっている。
【００７８】
このイメージセンサ４１において、光電変換デバイス１を駆動回路４１で駆動するときは、先ず、入出力制御部４３により、すべてのフォトダイオードＤ1，Ｄ2，Ｄ3に逆バイアス電圧が印加される。これにより、すべてのフォトダイオードＤ1，Ｄ2，Ｄ3の第１基板側領域６Ｂおよび第１ないし第３表面側領域６Ａ，７Ａ，８Ａは、ほぼ完全に空乏化される。
【００７９】
次に、入出力制御部４３により、出力信号を得る対象のフォトダイオードＤ1に接続されたスイッチトランジスタＴｓが所定時間オンにされる。これにより、そのフォトダイオードＤ1のアノード電極２４側の電位が、グランド（ＧＮＤ）等の所定の電位にされる。
その後、出力トランジスタＴｏをオンにすると、フォトダイオードＤ1が生じる入射光量に応じた光起電力により、フォトダイオードＤ1のアノード電極２４側の電位が、上記所定の電位から変化する。すなわち、出力トランジスタＴｏのゲート電圧が変化し、これに伴って、出力トランジスタＴｏに流れるドレイン電流（出力信号）が変化する。このときの出力信号の変化量または変化後の（最終的な）電流値が、入出力制御部４３により測定される。このようにして、フォトダイオードＤ1が受けた光の光量に対応する電気信号が得られる。
【００８０】
フォトダイオードＤ1の場合と同様にして、フォトダイオードＤ2，Ｄ3に接続された出力トランジスタＴｏの出力信号の変化量または変化後の電流値が、入出力制御部４３により測定される。このようにして、フォトダイオードＤ2，Ｄ3が受けた光の光量に対応する電気信号が得られる。以上の操作により、一組のフォトダイオードＤ1，Ｄ2，Ｄ3について電気信号が得られる。
【００８１】
得られた電気信号は、演算処理部４４へと送られる。そして、演算処理部４４において、赤色光の光量、緑色光の光量および青色光の光量が求められる。
このイメージセンサ４１は、製造コストを低減できる光電変換デバイス１を備えているので、安価に製造することができる。
図５に示す光電変換デバイス３１も、同様の駆動回路４１により駆動できる。
【００８２】
本発明の実施形態の説明は以上の通りであるが、本発明は、別の形態でも実施できる。たとえば、光電変換デバイス１や光電変換デバイス３１において、最表層領域１２，１３，１４は設けられていなくてもよい。すなわち、センサ部２１，２２，２３は、それぞれ第１ないし第３表面フォトダイオードＤ1B，Ｄ2B，Ｄ3Bを備えていなくてもよい。
光電変換デバイス３１の製造工程において、第１ないし第３分割領域３２，１０，１１の形成順序は、上記の順序に限定されることなく、任意の順序とすることができる。たとえば、形成時の不純物の注入エネルギーが小さい順、すなわち、第３分割領域１１、第２分割領域および第１分割領域３２の順に形成してもよい。
【００８３】
光電変換デバイス１の製造工程においても、第１ないし第３分割領域９，１０，１１は任意の順に形成できる。
また、図１では、光電変換デバイス１の第１ないし第３センサ部２１，２２，２３の受光面積（第１ないし第３光電変換領域６，７，８の露出面積）は、ほぼ同じとしているが、第１ないし第３センサ部２１，２２，２３ごとに異なる受光面積を有するようにされていてもよい。
【００８４】
また、第１ないし第３信号取り出し領域１５，１６，１７は、受光面（第１ないし第３光電変換領域６，７，８の露出面）の隅に設けられていてもよい。第１信号取り出し領域１５は、上記の実施形態では、連通孔９ａ，３２ａの上方に、平面視において連通孔９ａ，３２ａとほぼ重なるように位置を合わせて形成されているが、連通孔９ａ，３２ａとずれた位置に形成されていてもよい。
【００８５】
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【００８６】
【図１】本発明の第１の実施形態に係る光電変換デバイスの構造を示す図解的な平面図である。
【図２】図１のII−II切断線断面図である。
【図３Ａ】図１のIIIA−IIIA切断線断面図である。
【図３Ｂ】図１のIIIB−IIIB切断線断面図である。
【図３Ｃ】図１のIIIC−IIIC切断線断面図である。
【図４】光電変換層表面からの深さと光強度との関係を示す図である。
【図５】本発明の第２の実施形態に係る光電変換デバイスの構造を示す図解的な断面図である。
【図６Ａ】図１、図２および図３Ａないし図３Ｃに示す光電変換デバイスの製造方法を説明するための図解的な断面図である。
【図６Ｂ】図１、図２および図３Ａないし図３Ｃに示す光電変換デバイスの製造方法を説明するための図解的な断面図である。
【図６Ｃ】図１、図２および図３Ａないし図３Ｃに示す光電変換デバイスの製造方法を説明するための図解的な断面図である。
【図６Ｄ】図１、図２および図３Ａないし図３Ｃに示す光電変換デバイスの製造方法を説明するための図解的な断面図である。
【図６Ｅ】図１、図２および図３Ａないし図３Ｃに示す光電変換デバイスの製造方法を説明するための図解的な断面図である。
【図６Ｆ】図１、図２および図３Ａないし図３Ｃに示す光電変換デバイスの製造方法を説明するための図解的な断面図である。
【図７】図１、図２および図３Ａないし図３Ｃに示す光電変換デバイスと、その駆動回路とを含むイメージセンサの回路図である。
【図８】従来の光電変換デバイスの構造を示す図解的な断面図である。
【符号の説明】
【００８７】
１，３１    光電変換デバイス
２    シリコン基板
４    光電変換層
５    素子分離領域
５Ｂ    拡散分離領域
６    第１光電変換領域
６Ａ，６Ｃ    第１表層側領域
６Ｂ，６Ｄ    第１基板側領域
７    第２光電変換領域
７Ａ    第２表層側領域
７Ｂ    第２基板側領域
８    第３光電変換領域
８Ａ    第３表層側領域
８Ｂ    第３基板側領域
９，３２    第１分割領域
９ａ，３２ａ    連通孔
１０    第２分割領域
１１    第３分割領域
４２    駆動回路
【図１】
2005322739.tif 000003
【図２】
2005322739.tif 000004
【図３Ａ】
2005322739.tif 000005
【図３Ｂ】
2005322739.tif 000006
【図３Ｃ】
2005322739.tif 000007
【図４】
2005322739.tif 000008
【図５】
2005322739.tif 000009
【図６Ａ】
2005322739.tif 000010
【図６Ｂ】
2005322739.tif 000011
【図６Ｃ】
2005322739.tif 000012
【図６Ｄ】
2005322739.tif 000013
【図６Ｅ】
2005322739.tif 000014
【図６Ｆ】
2005322739.tif 000015
【図７】
2005322739.tif 000016
【図８】
2005322739.tif 000017