(57)【要約】【課題】  リーク電流を低減できる薄膜トランジスタ等の半導体デバイスと、その製造装置および製造方法を提供する。【解決手段】  半導体デバイスとして薄膜トランジスタ（ＴＦＴ）１は、高濃度不純物を含む第１の半導体膜であるｎ＋シリコン薄膜６と、第２の半導体膜であるシリコン薄膜５との接合を有し、シリコン薄膜５は、結晶相を含む実質的に真性な微結晶シリコン薄膜５ａと、結晶相を含まない少なくとも１つの非晶質のアモルファスシリコン薄膜５ｂとの積層体で構成され、ｎ＋シリコン薄膜６と非晶質の膜であるアモルファスシリコン薄膜５ｂとが接合している。第２の半導体膜は活性層として機能する。【選択図】  図１
2005322845.tif 000002
【特許請求の範囲】
【請求項１】
不純物を含む第１の半導体膜と、該第１の半導体膜と接合する第２の半導体膜とを有する半導体デバイスであって、
前記第２の半導体膜は、結晶相を含む薄膜と、結晶相を含まない少なくとも１つの非晶質の薄膜との積層体で構成され、前記第１の半導体膜と前記非晶質の薄膜とが接合していることを特徴とする半導体デバイス。
【請求項２】
前記半導体デバイスは、基板上に形成した薄膜トランジスタであることを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
対向する電極間に原料ガスを供給し、該電極間に電圧を印加させ被処理物の表面に化学気相成長法により薄膜を形成し半導体デバイスを製造する装置であって、
該装置は、前記電極の一方を備える処理部が複数並設され、前記複数の処理部に沿って前記被処理物を搬送させる搬送手段を備え、前記処理部ごとに電極間に印加する電界強度を変化させて結晶相を含む薄膜および／または結晶相を含まない非晶質の薄膜を形成することを特徴とする半導体デバイスの製造装置。
【請求項４】
対向する電極間に原料ガスを供給し、該電極間に電圧を印加させ被処理物の表面に化学気相成長法により薄膜を形成し半導体デバイスを製造する装置であって、
前記電極の一方は、複数の電極要素から構成され、該複数の電極要素は、他方の電極との距離を各電極要素ごとに変更できるように構成されていることを特徴とする半導体デバイスの製造装置。
【請求項５】
対向する電極間に原料ガスを供給し、該電極間に電圧を印加させ被処理物の表面に化学気相成長法により薄膜を形成し半導体デバイスを製造する装置であって、
前記電極の一方は、他方の電極の対向面との距離が連続的に変化するように傾斜状態で配置されていることを特徴とする半導体デバイスの製造装置。
【請求項６】
対向する電極間に原料ガスを供給し、該電極間に電圧を印加させ被処理物の表面に化学気相成長法により薄膜を形成し半導体デバイスを製造する方法であって、
前記電極間に印加される電界強度を変化させて結晶相を含む薄膜および／または結晶相を含まない非晶質の薄膜を成膜することを特徴とする半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス基板等で用いられる薄膜トランジスタ等の半導体デバイスに係り、特に、リーク電流を低減できる半導体デバイスと、その製造装置、および製造方法に関する。
【背景技術】
【０００２】
従来、この種の半導体デバイスとしては、特許文献１に記載の薄膜トランジスタがある。この薄膜トランジスタは、ソース、ドレイン、チャネル領域を有し、少なくともチャネル領域がポリシリコンからなる半導体薄膜の一面にゲート絶縁膜を介してゲート電極が形成され、他面に左右端がそれぞれゲート電極よりチャネル方向に突出したチャネル保護膜が形成されており、ソース、ドレイン領域にそれぞれソース、ドレイン電極が接続されている。そして、半導体薄膜のチャネル領域の両側にｎ型またはｐ型半導体からなるソース領域およびドレイン領域を形成している。
【０００３】
また、特許文献２に記載の薄膜トランジスタの製造方法は、基板上の半導体層に光照射をおこない半導体層の結晶化をおこなう第一の工程と、半導体層に水素プラズマ処理をおこなう第二の工程と、半導体層上にゲート絶縁膜を形成する第三の工程と、半導体層およびゲート絶縁膜層に酸素プラズマ処理を施す第四の工程を有している。そして、レーザー結晶化をおこなったポリシリコン膜にプラズマ処理を行なっている。
【特許文献１】特開平９−１８６３３５号公報（［０００７］）
【特許文献２】特開２００２−２３７６００号公報（［００１０］、［００３５］）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、前記特許文献１に記載の薄膜トランジスタにおいては、アモルファスシリコンは移動度が低く、ＥＬ等の多くの電流を要求するデバイスでは実用化が困難であった。また、低温ポリシリコンを利用した薄膜トランジスタ（ＴＦＴ）は、アモルファスシリコンＴＦＴと比べ移動度は高いがアモルファスシリコンを成膜した後にレーザーアニール等の工程を付加する必要があり、コスト的に不都合であった。
【０００５】
さらに、前記のように形成されたアモルファスシリコンやポリシリコン等の薄膜は、結晶粒径が一般的に１００ｎｍより小さく、粒界欠陥を多く含む膜である。このような膜を一般のアモルファスシリコンＴＦＴの活性層に適用した場合、欠陥を介したトンネリング伝導等によりＴＦＴのオフ電流が下がらないという問題が発生する。前記の問題を回避するために、ポリシリコンＴＦＴ等で使用されるトップゲート型のＴＦＴ構造において、ゲートの側部にオフセットやＬＤＤ（ Light doped drain ）等、電界緩和領域を設ける必要があるが、構造的に複雑で、製造コストを引き上げる要因となっている。
【０００６】
本発明は、このような問題に鑑みてなされたものであって、その目的とするところは、別工程を付加することなく、コスト的に有利であり、ＴＦＴに使用したときボトムゲート型の構造を変えることなくリーク電流を低減できる半導体デバイスを提供することにある。また、結晶相を含む膜と、非晶質の膜とを成膜でき、前記の半導体デバイスを一連の工程で製造できる半導体デバイスの製造装置と、製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
前記目的を達成すべく、本発明に係る半導体デバイスは、不純物を含む第１の半導体膜と、該第１の半導体膜と接合する第２の半導体膜とを有し、第２の半導体膜は、結晶相を
含む薄膜と、結晶相を含まない少なくとも１つの非晶質の薄膜との積層体で構成され、第１の半導体膜と非晶質の薄膜とが接合していることを特徴とする。すなわち、第１の半導体膜と第２の半導体膜の結晶相を含む薄膜との間に非晶質の薄膜が介在している構造となっている。この半導体デバイスは、シリコン基板上に形成した薄膜トランジスタであることが好ましく、結晶相を含む薄膜から結晶相を含まない薄膜に連続して変化するように構成してもよい。
【０００８】
前記のごとく構成された本発明の半導体デバイスは、第２の半導体膜の結晶相を含む実質的に真性な薄膜と、高濃度不純物を含む低抵抗の第１の半導体膜との間に、結晶相を含まない非晶質の薄膜を介在させることで粒界欠陥に基づくトンネル伝導を少なくしてリーク電流を低減することができる。また、この半導体デバイスを薄膜トランジスタ（ＴＦＴ）に使用すると、ボトムゲート型の構造を変えることなくオフ電流を下げることができ、特性の優れたＴＦＴを簡略な構成で達成でき、製造コストを引き下げることができる。
【０００９】
本発明に係る半導体デバイスの製造装置は、対向する電極間に原料ガスを供給し、該電極間に電圧を印加させ被処理物の表面に化学気相成長法により薄膜を形成し半導体デバイスを製造する装置であって、この装置は、電極の一方を備える処理部が複数並設され、複数の処理部に沿って被処理物を搬送させる搬送手段を備え、前記処理部ごとに電極間に印加する電界強度を変化させて結晶相を含む薄膜および／または結晶相を含まない非晶質の薄膜を形成することを特徴とする。電極間に印加する電圧はパルス状の電圧が好ましい。
【００１０】
このように構成された半導体デバイスの製造装置によれば、複数の処理部の電極間に印加される電圧を変化させ複数の処理部の電界強度を変更することにより、あるいは複数の処理部の対向する電極間の距離を変えて電界強度を変更することにより、結晶質および／または非晶質の薄膜を成膜できるので、被処理物を複数の処理部に沿わせて搬送することにより、結晶相を含む薄膜や結晶相を含まない非晶質の薄膜を成膜した半導体デバイスを一連の処理工程で製造することができる。これにより、粒界欠陥が少なく、バンドギャップ不整合の小さい半導体デバイスを製造することができる。
【００１１】
また、本発明に係る半導体デバイスの製造装置の他の態様は、対向する電極間に原料ガスを供給し、該電極間に電圧を印加させ被処理物の表面に化学気相成長法により薄膜を形成し半導体デバイスを製造する装置であって、前記電極の一方は、複数の電極要素から構成され、該複数の電極要素は、他方の電極との距離を各電極要素ごとに変更できるように構成されている。このように、電極の一方を複数の電極要素で構成し、電極要素と他方の電極との距離を変えて電界強度を変更することにより、結晶相を含む薄膜および／または結晶相を含まない非晶質の薄膜を形成することができる。
【００１２】
本発明に係る半導体デバイスの製造装置のさらに他の態様は、対向する電極間に原料ガスを供給し、該電極間に電圧を印加させ被処理物の表面に化学気相成長法により薄膜を形成し半導体デバイスを製造する装置であって、前記電極の一方は、他方の電極の対向面との距離が連続的に変化するように傾斜状態で配置されている。このように、電極の一方を、他方の電極との距離が連続的に変化するように傾斜状態で配置すると、電界強度が連続的に変化するため、結晶相を含む薄膜および結晶相を含まない非晶質の薄膜を連続して形成することができ、リーク電流の少ない半導体デバイスを製造することができる。
【００１３】
本発明に係る半導体デバイスの製造方法は、対向する電極間に原料ガスを供給し、該電極間に電圧を印加させ被処理物の表面に化学気相成長法により薄膜を形成し半導体デバイスを製造する方法であって、電極間に印加される電界強度を変化させて結晶相を含む薄膜および／または結晶相を含まない非晶質の薄膜を成膜することを特徴とする。前記化学気相成長法は大気圧近傍の圧力下で実施されることが好ましい。
【００１４】
前記構成の半導体デバイスの製造方法によれば、電極に印加する電圧を変化させることで、あるいは電極間の距離を変えることで電界強度を変化させ、例えば結晶相を含む薄膜と結晶相を含まない非晶質の薄膜を成膜することができ、連続的に成膜することもできる。これにより、結晶相を含む薄膜と、結晶相を含まない非晶質の薄膜とを一連の工程で接合させることができ、結晶相を含む薄膜と、結晶相を含まない非晶質の薄膜とが厚さ方向に連続する半導体デバイスを形成することができる。大気圧近傍の圧力下で化学気相成長法を実施すると、減圧設備が不要となり好ましい。
【発明の効果】
【００１５】
本発明によれば、結晶相を含む実質的に真性な薄膜と、不純物を含む半導体膜との接合部での粒界欠陥を少なくできると共にバンドギャップの不整合を小さくでき、リーク電流を小さくすることができる。この半導体デバイスをＴＦＴに使用するとオフ電流を小さくすることができる。また、ボトムゲート型のＴＦＴの構造でオフ電流を下げることができるため、構造を簡略化することができ、コストアップを招くことがない。
【発明を実施するための最良の形態】
【００１６】
以下、本発明に係る半導体デバイスの一実施形態を図面に基づき詳細に説明する。図１は、本実施形態に係る半導体デバイスとして薄膜トランジスタの断面図、図２は、薄膜トランジスタの他の実施形態の断面図である。
【００１７】
図１において、薄膜トランジスタ（ＴＦＴ）１は、被処理物であるガラス基板２の表面に積層された構造を有しており、基板２の表面に導電層、例えばクロム等の金属層でゲート電極３が形成され、その上に酸化シリコンやチッ化シリコン等のゲート絶縁膜４が形成されている。ゲート絶縁膜４の上には結晶相を含む薄膜として微結晶シリコン薄膜５ａが形成され、その上に結晶相を含まない薄膜としてアモルファスシリコン（ａ−Ｓｉ）薄膜５ｂが形成されている。実質的に真性である微結晶シリコン薄膜５ａとアモルファスシリコン薄膜５ｂにより、第２の半導体膜である活性層として機能するシリコン薄膜５が構成される。
【００１８】
アモルファスシリコン薄膜５ｂの上には、第１の半導体膜であるｎ型半導体としてｎ＋シリコン薄膜６，６が形成され、２つのｎ＋シリコン薄膜の上には、それぞれソース電極７とドレイン電極８が形成されている。なお、ｎ＋シリコン薄膜６，６は連結した状態で形成され、例えばソース電極７とドレイン電極８とを形成した後、これらの電極をマスクとしてエッチングで分割する等、適宜の手法を用いることができる。ｎ＋シリコン薄膜６は、電気的に低抵抗である高濃度不純物を含むシリコン薄膜である。
【００１９】
前記のように構成されたＴＦＴ１は、不純物を含む第１の半導体膜であるｎ＋シリコン薄膜６，６と、結晶相を含む実質的に真性な微結晶シリコン薄膜５ａとの間に、結晶相を含まないアモルファスシリコン薄膜５ｂが形成され、ｎ＋シリコン薄膜６，６と非晶質のアモルファスシリコン薄膜５ｂとが接合し、アモルファスシリコン薄膜５ｂと微結晶シリコン薄膜５ａとが接合している。このように、ＴＦＴ１は、ｎ＋シリコン薄膜６，６と微結晶シリコン薄膜５ａとの接合部で、バンドギャップの不整合が小さい構造となっており、活性なシリコン薄膜は粒界欠陥が少ない薄膜で構成されている。これにより、欠陥を介したトンネリング伝導によるリーク電流を少なくできるため、ＴＦＴのオフ電流を小さくすることができる。
【００２０】
なお、薄膜トランジスタは、図２ａに示すＴＦＴ１Ａのように、チャネル部において、結晶相を含まないアモルファスシリコン薄膜５ｂをエッチング等で除去して分割してもよい。また、結晶相を含まない薄膜を１層のみ形成する実施形態を示したが、図２ｂに示す
ＴＦＴ１Ｂのように、結晶相を含む薄膜５ａとゲート絶縁膜４との間の界面にも結晶相を含まないアモルファスシリコン薄膜５ｃを設けるように構成してもよい。この例では、結晶相を含まない非晶質の薄膜が２層形成されている。
【００２１】
つぎに、前記の構造を有するＴＦＴを製造する半導体デバイスの製造装置Ｍについて、図３を参照して説明する。図３は、半導体デバイスの製造装置の要部構成図である。この製造装置Ｍは、対向する電極間に原料ガスを供給し、該電極間に電圧を印加させて化学気相成長（ＣＶＤ）法により被処理物の表面に薄膜を形成して半導体デバイスを製造する装置であり、この製造装置は電極の一方を備える処理ユニットが複数並設され、複数の処理ユニットに沿って基板２を搬送させる搬送機構１０を備えている。搬送機構は基板トレイ１０ａに基板２を載置して搬送する構成であり、基板トレイ１０ａが電極の一方を構成する接地電極として機能する。搬送機構１０は、例えば機械的な直動機構や、エアーシリンダ、油圧シリンダ等により基板トレイ１０ａを移動させて被処理物を電極の下方に搬送するものが好ましい。そして、製造装置Ｍは複数の処理ユニットごとに電極間に印加する電界強度を変化させることができる構成となっている。
【００２２】
以下、この製造装置Ｍで、前記したＴＦＴ１を製造する場合について説明する。製造装置Ｍは、予めゲート電極３が形成された被処理物であるガラス基板２上にゲート絶縁膜４を形成する第１処理ユニットＵ１と、第１処理ユニットＵ１で形成されたゲート絶縁膜上に微結晶シリコン薄膜５ａを形成する第２処理ユニットＵ２と、微結晶シリコン薄膜上にアモルファスシリコン薄膜５ｂを形成する第３処理ユニットＵ３と、さらにその上面にｎ＋シリコン薄膜６を形成する第４処理ユニットＵ４とを備えており、第１〜第４処理ユニットＵ１〜Ｕ４が一直線状に並設されている。
【００２３】
第１〜第４処理ユニットＵ１〜Ｕ４の電極の下方を被処理物である基板２が基板トレイ１０ａにより搬送され、電極間に印加する電界強度を変化させて絶縁膜や、結晶相を含む薄膜および／または結晶相を含まない非晶質の薄膜等を大気圧近傍の圧力下で基板２の表面に順次形成してＴＦＴ１を製造する構成となっている。大気圧近傍の圧力とは、１００〜８００Ｔｏｒｒ（約１．３３３×１０4〜１０．６６４×１０4Ｐａ）の圧力であり、実際には圧力調整が容易で、かつ放電プラズマ処理に使用される装置が簡便となる、７００〜７８０Ｔｏｒｒ（約９．３３１×１０4〜１０．３９７×１０4Ｐａ）の圧力が好ましい。
【００２４】
第１〜第４処理ユニットＵ１〜Ｕ４は、基本的に同等の構成をしており、第１処理ユニットＵ１について詳細に説明する。搬送されるガラス基板２の上部には２つの電極１１，１２が位置しており、２つの電極間にガス供給源１３から原料ガス１が供給され、原料ガス１は２つの電極間を通って基板２に吹き付けられ、図において左右方向に分かれて基板２との間を流れて外周側の排気ダクト１４，１５から吸い込まれ、配管路１６を通して排気ポンプ１７に回収される構成である。第１の処理ユニットＵ１では絶縁膜を形成するため、ガス供給源１３から原料ガス１としてシラン（ＳｉＨ４）ガス、アンモニアガス、窒素ガス等を供給する。
【００２５】
基板２は他方の電極を構成する基板トレイ１０ａ上に載置され、２つの電極１１，１２に電源１８から例えばパルス状の電圧が供給されると共に基板トレイ１０ａが接地され、２つの電極と基板トレイとの間隔が放電空間となり、放電プラズマＰが発生する構成となっている。各電極１１，１２および基板トレイ１０ａは銅、アルミニウム等の金属単体、ステンレス、黄銅等の合金、金属間化合物等から構成される。電極１１、１２と、基板トレイ１０ａとの少なくとも一方の対向する面は固体誘電体で被覆されている。固体誘電体として、アルミナや、各種のセラミックス等を用いることができる。また、樹脂等のシート材等で電極表面を被覆してもよい。
【００２６】
電源１８は２つの電極１１，１２と基板トレイ１０ａ間にパルス状の電圧を印加するものであり、上方の電極にパルス状電圧を印加し、対向する下方の電極である基板トレイ１０ａを接地して電極間の間隙に放電を立たせるものである。パルス状の電圧は、例えば立上り時間及び立下り時間が１０μｓ以下、パルス継続時間は２００μｓ以下で、電界強度が１０〜１００ｋＶ／ｃｍ（１〜１０００ｋＶ／ｃｍ）、周波数は０．５ｋＨｚ以上であることが好ましい。
【００２７】
なお、電極１１，１２に印加される電圧はパルス状電圧が好ましいがこれに限らず、連続波の電圧でもよい。パルス状の電圧波形は、インパルス型の他に、方形波型、変調型、あるいは前記の波形を組み合わせた波形等の適宜の波形を用いることができる。また、電圧波形は、電圧印加が正負の繰り返しであるものの他に、正又は負のいずれかの極性側に電圧を印加する、いわゆる片波状の波形を用いてもよい。また、バイポーラ型の波形を用いてもよい。もちろん、一般的なサイン波である交流波形を用いてもよい。
【００２８】
第２処理ユニットＵ２は、電極２１，２２を備えており、結晶相を含む膜である微結晶シリコン薄膜５ａを形成するため、原料ガス２としてシランガスと水素ガスを供給するガス供給源２３が設置されている。第２処理ユニットＵ２は第３処理ユニットＵ３との間に排気ダクト２５を備えており、この排気ダクトは配管路１６を通して排気ポンプ１７に接続されている。２つの電極２１，２２にパルス状の電圧を印加させる電源２６が設置されている。電源２６は電極２１，２２と基板トレイ１０ａに印加する電圧を調整できる構成となっている。
【００２９】
第３処理ユニットＵ３は、電極３１，３２を備えており、結晶相を含まない薄膜であるアモルファスシリコン薄膜５ｂを形成するため、原料ガス３としてシランガスと水素ガスを供給するガス供給源３３が設置されている。第３処理ユニットＵ３は第４処理ユニットＵ４との間に排気ダクト３５を備えており、この排気ダクトは配管路１６を通して排気ポンプ１７に接続されている。２つの電極３１，３２にパルス状の電圧を印加させる電源３６が設置されている。電源３６は電極３１，３２と基板トレイ１０ａに印加する電圧を調整できる構成となっており、処理に合わせて調整する構成となっている。
【００３０】
第４処理ユニットＵ４は、電極４１，４２を備えており、ｎ＋シリコン薄膜６を形成するため、原料ガス４としてシランガスと水素ガスおよびホスフィン（ＰＨ３）ガスを供給するガス供給源４３が設置されている。第４処理ユニットＵ４は排気ダクト４５を片側に備えており、この排気ダクトは配管路１６を通して排気ポンプ１７に接続されている。２つの電極４１，４２にパルス状の電圧を印加させる電源４６が設置されている。電源４６も電極４１，４２と基板トレイ１０ａに印加する電圧を、実施される処理に合わせて調整できる構成となっている。
【００３１】
前記した複数の処理ユニットは、製造される半導体デバイスの処理数に合わせて所定数だけ設置され、各処理ユニットに供給される原料ガスや処理ガスも、成膜される膜質や処理に合わせて供給される構成となっている。また、各処理ユニットの間に配置される排気ダクトは、必要に応じて基板の搬送方向Ｘと直交する両側に配置するようにしてもよく、搬送方向と直交方向の両方に配置してもよい。各処理ユニットのガス供給源は基板の搬送に合わせて原料ガスを順次供給すると共に、電源から電圧を順次印加するように制御することが好ましい。
【００３２】
前記の如く構成された本実施形態の半導体デバイスとしてＴＦＴの製造方法について以下に説明する。ＴＦＴの製造装置Ｍの基板トレイ１０ａに基板２を載置固定し、搬送機構１０により第１処理ユニットＵ１に基板２を搬送する。なお、基板２の表面には図示して
いない工程でゲート電極３が形成されている。ゲート電極３は、アルミニウムやクロム等の金属薄膜をスパッタリング等で形成し、パターニングして所定の形状の電極とする。
【００３３】
第１処理ユニットＵ１の２つの電極１１，１２の中央部に原料ガス１を供給し、２つの電極と基板トレイ１０ａとの間にパルス状の第１の電圧を印加すると、基板２の表面に放電プラズマＰが吹き付けられ、チッ化シリコン等のゲート絶縁膜４が形成される。第１処理ユニットＵ１を通過する間に、基板２の表面には所定の厚さのゲート絶縁膜４が均一に堆積して形成される。処理後の原料ガス１は排気ダクト１４，１５で吸引され、排気ポンプ１７を通して回収され処理される。
【００３４】
第１処理ユニットＵ１を通過して基板２の表面にゲート絶縁膜４が形成されたあと、基板２は第２処理ユニットＵ２に搬送される。第２処理ユニットＵ２では、ガス供給源２３から原料ガス２としてシランガスを所定流量で供給し、水素ガスを所定流量で供給し、電源２６からパルス状の第２の電圧を印加すると、結晶相を含む薄膜として微結晶シリコン薄膜５ａがゲート絶縁膜４の上面に形成される。第２処理ユニットＵ２でも、処理後の原料ガス２は排気ダクト１５，２５で吸引され、排気ポンプ１７で回収され処理される。
【００３５】
第２処理ユニットＵ２を通過して基板２の表面に微結晶シリコン薄膜５ａが形成されたあと、基板２は第３処理ユニットＵ３に搬送される。第３処理ユニットＵ３では、ガス供給源３３から原料ガス３としてシランガスを所定流量で供給し、水素ガスを所定流量で供給し、電源３６からパルス状の第３の電圧を印加すると、結晶相を含まない薄膜であるアモルファスシリコン薄膜５ｂが微結晶シリコン薄膜５ａの上面に形成される。このように、各処理ユニットで印加される電圧を変更して電界強度を変えることにより、ガスの解離率が異なるため結晶相を含まない非晶質および／または結晶相を含む微結晶質の薄膜を形成できるものと考えられる。
【００３６】
第３処理ユニットＵ３を通過して基板２の表面にアモルファスシリコン薄膜５ｂが形成されたあと、基板２は第４処理ユニットＵ４に搬送される。第４処理ユニットＵ４では、ガス供給源４３から原料ガス４としてシランガスと水素ガスおよびホスフィン（ＰＨ３）ガスが供給され、電源４６からパルス状の第４の電圧を印加すると、ｎ＋シリコン薄膜６がアモルファスシリコン薄膜５ｂの上面に形成される。このように、一連の処理により、ＴＦＴ１を構成するゲート絶縁膜４、微結晶シリコン薄膜５ａ、アモルファスシリコン薄膜５ｂ、ｎ＋シリコン薄膜６を順次成膜することができる。すなわち、並設された複数の処理ユニットの原料ガスを変えると共に、印加される電圧を調整することにより、一連の処理で各種の薄膜を形成することができる。
【００３７】
第３処理ユニットＵ３、第４処理ユニットＵ４でも、処理後の原料ガスは排気ダクト２５，３５，４５で吸引され、排気ポンプ１７を通して回収処理される。各処理ユニットＵ１〜Ｕ４では、原料ガスの供給と排出がバランスされ、処理ユニット間での異なる原料ガスによるガスコンタミを防ぐことができる。このようなガスコンタミの防止は、ガス分子の平均自由工程の大きい真空プロセスでは不可能であり、大気圧近傍の圧力下で成膜が可能な本製造装置Ｍにより可能となる。この製造装置Ｍを用いることで、半導体デバイスを高い生産性で製造することができる。
【００３８】
この後、ＴＦＴ１の上部に、図示していない別の工程で保護膜やＩＴＯ膜を成膜することにより、液晶表示装置に使用するアクティブマトリックス基板や、ＥＬ用の基板を製造することができる。また、このようにして形成された半導体デバイスは、他の半導体装置に適用できることは勿論である。
【００３９】
このように形成された本実施形態のＴＦＴ１，１Ａは、前記のとおり、第１の半導体膜
であるｎ＋シリコン薄膜６と第２の半導体膜である結晶相を含む微結晶膜５ａとの間に、結晶相を含まない非晶質の薄膜５ｂが介在している構造となっており、バンドギャップ不整合の小さい接合構造で、粒界欠陥が少ない構造となっている。これにより、欠陥を介したトンネリング伝導によるリーク電流を小さくすることができ、ＴＦＴのオフ電流を下げることができる。
【００４０】
本発明の他の実施形態を図４，５に基づき詳細に説明する。図４は本発明に係る半導体デバイスの製造装置の他の実施形態を示す要部構成図、図５はさらに他の実施形態を示す要部構成図である。なお、この実施形態は前記した実施形態に対し、放電空間を形成する対向する電極の一方は複数の電極要素から構成され、この電極要素と他方の電極との距離を各電極要素ごとに変更できるように構成されていることを特徴とする。そして、他の実質的に同等の構成については同じ符号を付して詳細な説明は省略する。
【００４１】
図４において、製造装置Ｍ１は対向する電極のうち、上方の電極が２対の電極要素を備えて構成されている。１対の電極５０，５０は対向する接地電極である基板トレイ１０ａとの距離Ｈ１が大きく設定され、他の対の電極５１、５１は対向する接地電極である基板トレイ１０ａとの距離Ｈ２が小さく設定されている。４つの電極には電源５２から共通する電圧のパルス状電圧が印加され、各電極と基板２との間に放電プラズマＰが形成される。各対の電極の中央部には、ガス供給源５３，５４から原料ガスがそれぞれ供給される。原料ガスが同じときには１つのガス供給源としてもよい。原料ガスは処理後に排気ダクト５５で吸引されて回収排気される。基板２は図示していない搬送機構で基板トレイ１０ａによりＸ方向に搬送される。
【００４２】
このように構成された製造装置Ｍ１は、１対の電極５０，５０側では電極間距離が大きく電界強度が小さいため結晶相を含まない非晶質の薄膜の成膜がなされる。また、他の対の電極５１、５１側では電極間距離が小さく電界強度が大きいため結晶相を含む微結晶薄膜の成膜がなされる。したがって、基板２をＸ方向に搬送すると、先ず電極５０側で結晶相を含まない薄膜が形成され、次いで電極５１側で結晶相を含まない薄膜の上に、結晶相を含む薄膜が積層されて形成される。
【００４３】
また、図５に示す製造装置Ｍ２では、対向する電極のうち、上方の電極６０，６１が複数の電極要素６０ａ〜６０ｆと、６１ａ〜６１ｆとを備えて構成されている。各電極要素は図示していない調整機構により上下動可能に支持されており、対向する下方の電極である基板トレイ１０ａからの距離を変更できる構成となっている。図示の実施形態では、左方の電極６０と基板トレイ１０ａとの距離は小さく一定に設定され、右方の電極６１は右にいくに従って電極要素と基板トレイとの距離が徐々に大きくなるように設定されている。そして、各電極要素には、電源６２から一定の電圧が印加されるように構成されている。電極６０，６１間にはガス供給源６３から原料ガスが供給され、基板２に吹き付けられて分流し排気ダクト６５から吸引される構成となっている。
【００４４】
このように構成された電極構造では、上方の電極要素を有する電極６０，６１に電源６２から電圧を印加すると、電極６０，６１と他方の電極である基板トレイ１０ａとの距離に応じて電界強度が異なる放電プラズマＰが発生する。すなわち、距離の小さい電極６０では電界強度が大きくなり、電極６１側では距離が徐々に大きくなるにつれて電界強度が小さくなる。したがって、電界強度の大きい電極６０と基板トレイ１０ａとの間では結晶相を含む微結晶膜が形成され、電界強度が徐々に小さくなる電極要素６１ａ〜６１ｆと基板トレイ１０ａとの間では、徐々に結晶相が少なくなり、最終的に結晶相を含まない非晶質の薄膜が形成される。
【００４５】
この製造装置Ｍ２は、複数の電極要素を有する電極６０，６１と基板トレイ１０ａとの
距離が基板２の搬送方向Ｘに沿って徐々に大きくなるため、基板２上には微結晶膜から徐々に結晶相が少なくなって非晶質膜となるように成膜される。なお、電極の距離を最初に大きく、徐々に小さくなるように設定することにより、非晶質膜から微結晶質の膜へ徐々に変化させた薄膜を形成することもできる。
【００４６】
本発明のさらに他の実施形態を図６に基づいて詳細に説明する。図６は本発明に係る半導体デバイスの製造装置のさらに他の実施形態を示す要部構成図である。なお、この実施形態は前記した実施形態に対し、放電によるプラズマ空間を形成するべく対向する電極の一方は他方の電極の対向面との距離が連続的に変化するように傾斜状態で配置されていることを特徴とする。そして、他の実質的に同等の構成については同じ符号を付して詳細な説明は省略する。
【００４７】
図６において、製造装置Ｍ３は上方の電極は、下方の電極との距離が連続的に変化するように傾斜状態で配置されている。すなわち、下方の電極は基板２を搬送する基板トレイ１０ａであり、上方の電極７０，７１は基板トレイ１０ａとの距離が徐々に変化するように、対向する面である下面が傾斜面となっている。図示の例では、２つの電極７０，７１の中央から原料ガスが供給され、電極は図において左方が低く、右方が高い傾斜面となっている。この構成により、電極７０の左方位置では電極間距離Ｈ３が小さく、電界強度が大きい構成であり、電極７１の右方位置では電極間距離Ｈ４が大きく、電界強度が小さい構成となっている。上下の対向する電極間には電源７２から一定の電圧が供給される構成であり、電極７０，７１間にガス供給源７３から原料ガスが供給され、処理済みの原料ガスは排気ダクト７５から吸引されて排気される。
【００４８】
この実施形態の製造装置Ｍ３で、シリコン薄膜を形成すると、基板２を左方から右方にＸ方向に搬送することにより、先ず左方位置では電界強度が大きいため微結晶膜を形成できる。そして、基板２を右方に搬送するに従って電界強度が小さくなるため徐々に結晶相が少なくなり、右方位置では非晶質のシリコン薄膜が形成される。このようにして成膜された基板２上のシリコン薄膜は、下層が結晶相であり、上方に行くにつれて徐々に結晶相が少なくなり、最上面は非晶質のシリコン薄膜となっている。
【００４９】
このようにして基板２上に形成されたシリコン薄膜をＴＦＴ１，１Ａに使用すると、シリコン薄膜は微結晶膜から非晶質膜と連続的に変化させることができ、微結晶膜中の結晶粒径は１０ｎｍ程度以下の小さな粒子径となり、粒界欠陥の少ない構造とすることができる。このため、欠陥を介したトンネリング伝導によるリーク電流を小さくでき、このＴＦＴ１，１Ａを液晶表示装置等に使用したときにオフ電流を小さくでき、コントラストを高めた高品質の表示が可能となる。
【実施例１】
【００５０】
図２に示す製造装置Ｍを使用して、ＴＦＴ１を製造する。ガラス基板２として、コーニング１７３７（厚さ０．７ｍｍ）を使用し、基板のサイズは２００×２００ｍｍとする。まず、ガラス基板２の表面にゲート電極３を形成する。本実施例では、クロムを３０００Å、スパッタリングで成膜し、ウェットエッチングでパターニングしてゲート電極３を作製する。
【００５１】
ゲート電極３を形成したガラス基板２を、製造装置Ｍの基板トレイ１０ａ上に載置固定し、第１処理ユニットＵ１でゲート電極３の上に、常圧プラズマＣＶＤを使用し、ガス供給源１３から原料ガス１としてＳｉＨ４ガスを１０ｓｃｃｍ、ＮＨ３ガスを５０ｓｃｃｍ、Ｎ２ガスを１ＳＬＭ供給し、電源１８から電極１１，１２に放電電圧を１２ｋＶ印加してゲート絶縁膜４を２０００Å、形成する。
【００５２】
このあと、常圧プラズマＣＶＤを使用して、第２処理ユニットＵ２でゲート絶縁膜４の上面に結晶相を含む微結晶シリコン薄膜５ａを形成する。すなわち、ガス供給源２３から原料ガス２として、ＳｉＨ４ガスを１０ｓｃｃｍ、Ｈ２ガスを２ＳＬＭ供給し、電源２６から放電電圧を１２ｋＶ印加して微結晶シリコン薄膜５ａを１０００Å、形成する。つぎに、第３処理ユニットＵ３で結晶相を含まないアモルファスシリコン薄膜５ｂを、原料ガス３としてＳｉＨ４ガスを１００ｓｃｃｍ、Ｈ２ガスを１ＳＬＭ供給し、放電電圧を１０ｋＶ印加して１０００Å、形成する。この処理により、活性層として機能する第２の半導体膜であるシリコン薄膜５を形成する。
【００５３】
さらに、第４処理ユニットＵ４でｎ＋シリコン薄膜６を、原料ガス４としてＳｉＨ４ガスを１００ｓｃｃｍ、Ｈ２ガスを１ＳＬＭ、ＰＨ３ガスを１ｓｃｃｍ供給し、放電電圧を７ｋＶ印加して５００Å、形成する。前記の常圧プラズマＣＶＤ処理は、総て基板温度を３００℃とし、ガラス基板２を搬送機構１０で連続的に移動させ積層膜として一括成膜する。このように、製造装置Ｍでは、第１処理ユニットＵ１から第４処理ユニットＵ４まで順次搬送しながら、ゲート絶縁膜４、微結晶シリコン薄膜５ａ、アモルファスシリコン薄膜５ｂ、ｎ＋シリコン薄膜６を一括して成膜することができる。
【００５４】
つぎに、図示していない工程で、ｎ＋シリコン薄膜６の上面にソース電極７とドレイン電極８を形成する。この電極の形成に際し、ゲート絶縁膜４を残して、ＴＦＴ１に対応して微結晶シリコン薄膜５ａ、アモルファスシリコン薄膜５ｂ、ｎ＋シリコン薄膜６及び電極を構成する導体層が積層されたＳｉアイランドをドライエッチングで形成すると好ましい。この処理により、ＴＦＴ１のゲート電極３の上部に、ゲート電極より幅の広いＳｉアイランドが形成される。そして、導体層をエッチング等で分割してソース電極７、ドレイン電極８を形成する。このソース電極７とドレイン電極８をマスクに、ＴＦＴ１のチャネル部（ｎ＋シリコン薄膜６の露出部）をエッチングで除去する。このようにして形成されたＴＦＴ１は、微結晶シリコン薄膜５ａ中の結晶粒径は約１０ｎｍ程度であり、粒界欠陥の少ない膜質のシリコン薄膜５が得られた。
【００５５】
このようにして形成したＴＦＴ１を液晶表示装置に使用するときは、図示していないが上部に保護膜兼層間膜として層間絶縁膜（ＳｉＮｘ）を減圧プラズマで形成する。ＳｉＮｘの成膜は、例えばＮ２ガス、ＳｉＨ４ガス、ＮＨ３ガスを含むガスを使用して実施される。この後、透明電極としてＩＴＯ薄膜を形成し、パターニング処理で画素電極を形成し、ドレイン電極８と接続する。ＴＦＴ１を縦横に配置することでＴＦＴがマトリックス状に配置されたアクティブマトリックス基板が製造される。
【実施例２】
【００５６】
図５に示す装置と同様の製造装置Ｍ２を使用し、微結晶膜と非晶質膜を連続的に組成を変化させたシリコン薄膜を形成した。ガラス基板２として、コーニング１７３７を使用し、基板直径が２００ｍｍのものを用いた。電極サイズとしては、１×２５ｃｍの電極要素を１０本並べて高圧電極（ホット電極）とした。ガラス基板の下には接地電極を兼ねたステージヒータ（図示せず）を設置した。原料ガスとして、シランガスを１０ｓｃｃｍと水素ガスを２ＳＬＭ使用し、印加電圧は１１ｋＶのパルス状電圧（１０μ秒）を３０ｋＨｚとした。電極間距離は０．５ｍｍから徐々に大きくして２ｍｍまで広げた。このようにして形成されたシリコン薄膜構造は、微結晶膜から非晶質膜へ連続的に組成を変化させることができ、微結晶膜中の結晶粒径は約１０ｎｍ程度であり、粒界欠陥の少ない膜質が得られた。
【００５７】
以上、本発明の一実施形態について詳述したが、本発明は、前記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、前記した実施形態では、複数の処理ユ
ニットごとに原料ガスを供給するガス供給源を有する構成としたが、１つのガス供給源から複数の処理ユニットの電極間に原料ガスを供給する構成とすることもできる。
【産業上の利用可能性】
【００５８】
本発明の活用例として、薄膜トランジスタと同様な接合特性を有するダイオードに適用することができ、さらに他の半導体装置や半導体デバイスの用途にも適用できる。
【図面の簡単な説明】
【００５９】
【図１】本発明に係る半導体デバイスの一実施形態として薄膜トランジスタの断面図。
【図２】（ａ）、（ｂ）はそれぞれ薄膜トランジスタの他の実施形態の断面図。
【図３】本発明に係る半導体デバイスの製造装置の要部構成図。
【図４】半導体デバイスの製造装置の他の実施形態を示す要部構成図。
【図５】半導体デバイスの製造装置のさらに他の実施形態を示す要部構成図。
【図６】半導体デバイスの製造装置のさらに他の実施形態を示す要部構成図。
【符号の説明】
【００６０】
１，１Ａ，１Ｂ：薄膜トランジスタ（半導体デバイス）、２：ガラス基板、３：ゲート電極、４：ゲート絶縁膜、５：シリコン薄膜（第２の半導体膜）、５ａ：微結晶シリコン薄膜（結晶相を含む薄膜）、５ｂ，５ｃ：アモルファスシリコン薄膜（結晶相を含まない非晶質の薄膜）、６：ｎ＋シリコン薄膜（第１の半導体膜）、７：ソース電極、８：ドレイン電極、Ｍ，Ｍ１，Ｍ２，Ｍ３：半導体デバイスの製造装置、Ｕ１〜Ｕ４：第１〜第４処理ユニット（処理部）、１０：搬送機構（搬送手段）、１０ａ：基板トレイ（接地電極）、１１，１２，２１，２２，３１，３２，４１，４２，５０，５１，６０，６１，７０，７１：電極、１３，２３，３３，４３，５３，５４，６３，７３：ガス供給源、１４，１５，２５，３５，４５，５５，６５，７５：排気ダクト、１８，２６，３６，４６，５２，６２，７２：電源、６０ａ〜６０ｆ，６１ａ〜６１ｆ：電極要素、Ｐ：放電プラズマ
【図１】
2005322845.tif 000003
【図２】
2005322845.tif 000004
【図３】
2005322845.tif 000005
【図４】
2005322845.tif 000006
【図５】
2005322845.tif 000007
【図６】
2005322845.tif 000008