(57)【要約】【課題】  使用時の発熱によって特性や信頼性の低下が無く、高パワーでの使用に耐える新規な構成の化合物半導体装置及びその製造方法を提供する。【解決手段】  半導体多層１２０上に設けられている複数の層からなるコンタクト構造１０６と、コンタクト構造１０６上に設けられている電極１０９とを含む化合物半導体装置において、コンタクト構造１０６の複数の層の内、電極１０９に最も近い側の層１０６ｃはＩｎXＧａ1-XＡｓ（０．９≦ｘ≦１）からなり、半導体多層１２０で発生した熱をコンタクト構造１０６及び電極１０９を介して外部へ放散させる。【選択図】  図１
2005260255.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された半導体多層と、
該半導体多層上に形成され、ＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層とＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦０．１）層とが交互に積層された超格子構造を有し、電極に最も近い側の層がＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層からなるコンタクト構造と、
該コンタクト構造上に形成された電極と、
該電極上に形成されたバンプとを有し、
該半導体多層で発生した熱を該コンタクト構造、該電極、及び該バンプを介して外部へ拡散させることを特徴とする化合物半導体装置。
【請求項２】
前記ＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層とＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦０．１）層とが交互に積層された超格子構造は、ＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層の分子層数が減少するにつれ、ＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦０．１）層の分子層数が増加するようにしたことを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記超格子構造は、ＩｎＡｓ層とＧａＡｓ層が交互に積層されていることを特徴とする請求項１または２に記載の化合物半導体装置。
【請求項４】
基板上に形成された半導体多層と、該半導体多層上に形成されたコンタクト構造と、該コンタクト構造上に形成された電極と、該電極上に形成されたバンプと、を有する化合物半導体装置において、
該コンタクト構造は、該半導体多層側から少なくともＩｎｘＧａ１−ｘＡｓ（０＜ｘ≦０．１）からなる層と、その上に設けられ、該半導体多層から該電極に向かうにつれて組成比ｘが０．１から０．９に変化しているＩｎｘＧａ１−ｘＡｓ（０．１≦ｘ≦０．９）からなる層と、該電極に最も近い該ＩｎｘＧａ１−ｘＡｓ（０．１≦ｘ≦０．９）層に接するＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）からなる層とで構成されるグレーディッド層を有し、
該半導体多層で発生した熱を該コンタクト構造、該電極、及び該バンプを介して外部へ拡散させることを特徴とする化合物半導体装置。
【請求項５】
前記コンタクト構造において、組成比ｘが０．１から０．９に変化しているＩｎｘＧａ１−ｘＡｓ（０．１≦ｘ≦０．９）からなる層の厚さが、該グレーディッド層全体の厚さの５０％以下であることを特徴とする請求項４に記載の化合物半導体装置。
【請求項６】
前記半導体多層は、ＧａＡｓからなるコレクタ及びベース層と、ＡｌＧａＡｓまたはＩｎＧａＰからなるエミッタ層とを含むヘテロ接合バイポーラトランジスタを構成していることを特徴とする請求項１から５いずれかに記載の化合物半導体装置。
【請求項７】
ＩｎＰ基板上に形成された半導体多層と、
該半導体多層上に形成され、ＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層とＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦０．１）層とが交互に積層された超格子構造を有し、電極に最も近い側の層がＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層からなるコンタクト構造と、
該コンタクト構造上に形成された電極と、
該電極上に形成されたバンプとを有し、
該半導体多層で発生した熱を該コンタクト構造、該電極及び該バンプを介して外部へ放散させることを特徴とする化合物半導体装置。
【請求項８】
ＩｎＰ基板と、
該ＩｎＰ基板上に形成され、ＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層とＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦０．１）層とが交互に積層された超格子構造からなる層と、
該超格子構造からなる層の上に形成された半導体多層とを有し、
該半導体多層で発生した熱を該超格子構造からなる層及び該ＩｎＰ基板を介して外部へ放散させることを特徴とする化合物半導体装置。
【請求項９】
ＩｎＰ基板上と、
該ＩｎＰ基板上に形成され、ＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層とＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦０．１）層とが交互に積層された超格子構造からなる層と、
該超格子構造からなる層の上に形成された半導体多層と、
該半導体多層上に形成され、ＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層とＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦０．１）層とが交互に積層された超格子構造を有し、電極に最も近い側の層がＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層からなるコンタクト構造と、
該コンタクト構造上に形成された電極と、
該電極上に形成されたバンプとを有し、
該半導体多層で発生した熱を該超格子構造からなる層及び該ＩｎＰ基板を介して外部へ放散させるとともに、
該コンタクト構造、該電極及び該バンプを介して外部へ放散させることを特徴とする化合物半導体装置。
【請求項１０】
前記超格子構造からなる層がサブコレクタ層であり、前記半導体多層がヘテロ接合バイポーラトランジスタを構成する少なくともコレクタ層とベース層とエミッタ層とからなることを特徴とする請求項８または９に記載の化合物半導体装置。
【請求項１１】
前記半導体多層が、ＩｎＧａＡｓまたはＩｎＰからなるコレクタ層と、ＩｎＧａＡｓからなるベース層と、ＩｎＰまたはＩｎＡｌＡｓからなるエミッタ層とを含むヘテロ接合バイポーラトランジスタを構成していることを特徴とする請求項７から９いずれかに記載の化合物半導体装置。
【請求項１２】
前記バンプを実装基板側に向け、該バンプと該実装基板上に形成された電極とを接続することを特徴とする請求項１〜７、９いずれかに記載の化合物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）素子等の放熱を必要とするパワー素子に好適に用いることができる化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、放熱を必要とする化合物半導体装置として、半導体基板の上に化合物半導体層を設けて半導体素子を形成し、その上に設けた電極上にバンプを形成した化合物半導体装置が知られている。この化合物半導体装置は、バンプの上面を実装基板側に向け、バンプと実装基板上に形成された電極とを接続することによって実装される。この実装方法は、フリップチップ法と呼ばれ、高密度実装が可能なので、入力端子数の増加や微細化の傾向が著しいＬＳＩを実装する有効な方法と考えられている。
【０００３】
このフリップチップ法をパワートランジスタに利用する場合は、バンプを電極としてだけでなく、素子で発生した熱を放出するための放熱経路としても利用している。特に、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）素子では、高電流密度で動作させる時、発熱密度が高くなる傾向にある。従って、このＨＢＴ素子を適正に動作させるためには、素子内部で発生した熱を効率良く放出する必要があり、上述のフリップチップ法が特に有効であると考えられている。
【０００４】
これらのバンプを用いる技術は、例えば、長谷川等により、信学技報、第９３巻、第４１６号、『バンプヒートシンク技術』（１９９４年）に、またＳａｔｏにより米国特許第５，３７３，１８５号に開示されている。
【０００５】
以下に図９を参照しながら、従来の化合物半導体装置の構成を説明する。この図の化合物半導体装置３００は、ＧａＡｓからなる半絶縁性基板３０１上に半導体多層３２０と、その上に形成されたコンタクト構造３０６を有し、コンタクト構造３０６の上面に形成されたエミッタ電極３０９の上にメッキ用導電金属（Ｔｉ／Ａｕ）層３１２を介してバンプ３１３が接合されている。
【０００６】
半導体多層３２０は、半絶縁性基板３０１上に、ｎ+ＧａＡｓ（不純物濃度：５．０Ｅ＋１８／ｃｍ3）からなるサブコレクタ層３０２（厚さ：５００ｎｍ）、ｎ−ＧａＡｓ（不純物濃度：２．０Ｅ＋１６／ｃｍ3）からなるコレクタ層３０３（厚さ：７００ｎｍ）、ｐ+ＧａＡｓ（不純物濃度：２．０Ｅ＋１９／ｃｍ3）からなるべース層３０４（厚さ：８０ｎｍ）、ｎ−ＡｌＧａＡｓ（不純物濃度：５．０Ｅ＋１７／ｃｍ3）からなるエミッタ層３０５（厚さ：１２０ｎｍ）とをこの順に積層した構造で、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を構成している。サブコレクタ層３０２、ベース層３０４、エミッタ層３０５にはそれぞれコレクタ電極３１１（ＡｕＧｅ／Ｎｉ／Ａｕ）、べース電極３１０（Ｔｉ／Ｐｔ／Ａｕ）及びエミッタ電極３０９（Ｔｉ／Ｐｔ／Ａｕ）がそれぞれ電気的に接続されている。
【０００７】
コンタクト構造３０６は、アロイ処理することなく、エミッタ層３０５とエミッタ電極３０９（Ｔｉ／Ｐｔ／Ａｕ）間のコンタクトをとるために設けられており、エミッタ層３０５側に設けられたｎ+ＧａＡｓからなる第１コンタクト層３０６ａ（不純物濃度：５．０Ｅ＋１８／ｃｍ3、厚さ：５０ｎｍ）、エミッタ電極３０９側に設けられたｎ+ＩｎＧａＡｓからなる第２コンタクト層３０６ｃ（不純物濃度：＞１．０Ｅ＋１９／ｃｍ3、厚さ：５０ｎｍ）と、第１及び第２のコンタクト層３０６ａ及び３０６ｃ間に、ｎ+ＩｎＧａＡｓからなるグレーディッド層３０６ｂ（不純物濃度：＞１．０Ｅ＋１９／ｃｍ3、厚さ：５０ｎｍ）を有している。
【０００８】
図９の構成においては、第２コンタクト層３０６ｃを形成する材料として、ＩｎXＧａ1-XＡｓ（ｘ＝０．５）がよく用いられる。ＩｎＧａＡｓは、高濃度の不純物ドープが可能で、アロイ処理をする事なく低コンタクト抵抗のオーミック電極を形成することができる。通常、Ｉｎ0.5Ｇａ0.5Ａｓからなる第２コンタクト層３０６ｃとＧａＡｓ層からなる第１コンタクト層３０６ａとの格子整合および伝導帯整合をとるために、Ｉｎの混晶比を０から０．５まで変化させたグレーディッド層３０６ｂを、第１コンタクト層と第２コンタクト層との間に形成する。良好な電気的なコンタクトを得るためＩｎの混晶比は、０．５程度で十分であり、一般的にＩｎの混晶比が０．５以上になると、格子定数の不一致の問題が大きくなる。従って、従来は、グレーディッド層３０６ｂや第２コンタクト層３０６ｃの材料として、ｘが０．５以上のＩｎXＧａ1-XＡｓを敢えて用いることはなかった。
ところで、最近においては、従来から用いられているＧａＡｓ系材料と共に、超高速なＨＢＴを得るための半導体材料として、優れたキャリア走行特性を有するという観点から、ＩｎＰ基板に格子整合するＩｎxＧａ1-xＡｓ（ｘ＝０．５３）系材料が注目されてきている。
【０００９】
以下に図１０を参照しながら、ＩｎxＧａ1-xＡｓ（ｘ＝０．５３）系材料を用いた従来のＩｎＰ系ＨＢＴの構成を説明する。この図のＨＢＴ７００は、ＩｎＰからなる半絶縁性基板７０１上に半導体多層７２０が形成されている。
【００１０】
半導体多層７２０は、半絶縁性基板７０１上に、ｎ+Ｉｎ0.53Ｇａ0.47Ａｓ（不純物濃度：１．０Ｅ＋１９／ｃｍ3）からなるサブコレクタ層７０２（厚さ：５００ｎｍ）、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓ（不純物濃度：１．０Ｅ＋１６／ｃｍ3）からなるコレクタ層７０３（厚さ：５００ｎｍ）、ｐ+Ｉｎ0.53Ｇａ0.47Ａｓ（不純物濃度：１．０Ｅ＋１９／ｃｍ3）からなるべ一ス層７０４（厚さ：６０ｎｍ）、ｎ−ＩｎＰ（不純物濃度：５．０Ｅ＋１７／ｃｍ3）からなるエミッタ層７０５（厚さ：１００ｎｍ）とをこの順に積層した構造で、ＨＢＴを構成している。
【００１１】
サブコレクタ層７０２の一部およびベース層７０４の一部はメサエッチングにより露出しており、サブコレクタ層７０２の露出部上にコレクタ電極７１１が、また、ベース層７０４の露出部上にはベース電極７１０が、各々オーミック電極として形成されている。エミッタ層７０５上にはｎ+Ｉｎ0.53Ｇａ0.47Ａｓ（不純物濃度：１．０Ｅ＋１９／ｃｍ3）からなるエミッタコンタクト層７０６（厚さ：１００ｎｍ）を介してエミッタ電極７０９がオーミック電極として形成されている。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述の従来のバンプ付き化合物半導体装置、特にパワートランジスタ等のパワー素子においては、従来、使用時の発熱によって素子自体の温度が上昇し、素子自体の特性や信頼性が低下するとともに、パワー素子の周辺に実装されている素子の特性や信頼性が低下するという問題があり、パワー素子として十分な性能を発揮できなかった。
【００１３】
また、ＩｎxＧａ1-xＡｓ（ｘ＝０．５３）系材料を用いた化合物半導体装置においては、ＧａＡｓ系材料を用いた場合に比べて電子走行特性は良くなるが、放熱特性が悪くなるという問題があった。特に、ＩｎＰ系基板上に超高速かつハイパワーのＨＢＴを形成した場合には、その放熱特性の悪さのために、使用時の自己発熱により素子特性の低下や信頼性が低下したり、集積回路化した際に周辺に実装されている素子に及ぼす悪影響が著しいという問題があった。
【００１４】
本発明の目的は、上記問題を解決し、更に高パワーでの使用に耐える新規な構成の化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の化合物半導体装置は、基板上に形成された半導体多層と、該半導体多層上に形成され、ＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層とＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦０．１）層とが交互に積層された超格子構造を有し、電極に最も近い側の層がＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層からなるコンタクト構造と、該コンタクト構造上に形成された電極と、該電極上に形成されたバンプとを有し、該半導体多層で発生した熱を該コンタクト構造、該電極、及び該バンプを介して外部へ拡散させることを特徴とする。
【００１６】
前記ＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層とＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦０．１）層とが交互に積層された超格子構造は、ＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層の分子層数が減少するにつれ、ＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦０．１）層の分子層数が増加するようにしたことを特徴としてもよい。
【００１７】
前記超格子構造は、ＩｎＡｓ層とＧａＡｓ層が交互に積層されていることを特徴としてもよい。
【００１８】
本発明の化合物半導体装置は、基板上に形成された半導体多層と、該半導体多層上に形成されたコンタクト構造と、該コンタクト構造上に形成された電極と、該電極上に形成されたバンプと、を有する化合物半導体装置において、該コンタクト構造は、該半導体多層側から少なくともＩｎｘＧａ１−ｘＡｓ（０＜ｘ≦０．１）からなる層と、その上に設けられ、該半導体多層から該電極に向かうにつれて組成比ｘが０．１から０．９に変化しているＩｎｘＧａ１−ｘＡｓ（０．１≦ｘ≦０．９）からなる層と、該電極に最も近い該ＩｎｘＧａ１−ｘＡｓ（０．１≦ｘ≦０．９）層に接するＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）からなる層とで構成されるグレーディッド層を有し、該半導体多層で発生した熱を該コンタクト構造、該電極、及び該バンプを介して外部へ拡散させることを特徴とする。
【００１９】
前記コンタクト構造において、組成比ｘが０．１から０．９に変化しているＩｎｘＧａ１−ｘＡｓ（０．１≦ｘ≦０．９）からなる層の厚さが、該グレーディッド層全体の厚さの５０％以下であることを特徴としてもよい。
【００２０】
前記半導体多層は、ＧａＡｓからなるコレクタ及びベース層と、ＡｌＧａＡｓまたはＩｎＧａＰからなるエミッタ層とを含むヘテロ接合バイポーラトランジスタを構成していることを特徴としてもよい。
【００２１】
本発明の化合物半導体装置は、ＩｎＰ基板上に形成された半導体多層と、該半導体多層上に形成され、ＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層とＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦０．１）層とが交互に積層された超格子構造を有し、電極に最も近い側の層がＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層からなるコンタクト構造と、該コンタクト構造上に形成された電極と、該電極上に形成されたバンプとを有し、該半導体多層で発生した熱を該コンタクト構造、該電極及び該バンプを介して外部へ放散させることを特徴とする。
【００２２】
本発明の化合物半導体装置は、ＩｎＰ基板と、該ＩｎＰ基板上に形成され、ＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層とＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦０．１）層とが交互に積層された超格子構造からなる層と、該超格子構造からなる層の上に形成された半導体多層とを有し、該半導体多層で発生した熱を該超格子構造からなる層及び該ＩｎＰ基板を介して外部へ放散させることを特徴とする。
【００２３】
本発明の化合物半導体装置は、ＩｎＰ基板上と、該ＩｎＰ基板上に形成され、ＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層とＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦０．１）層とが交互に積層された超格子構造からなる層と、該超格子構造からなる層の上に形成された半導体多層と、該半導体多層上に形成され、ＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層とＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦０．１）層とが交互に積層された超格子構造を有し、電極に最も近い側の層がＩｎｘＧａ１−ｘＡｓ（０．９≦ｘ≦１）層からなるコンタクト構造と、該コンタクト構造上に形成された電極と、該電極上に形成されたバンプとを有し、該半導体多層で発生した熱を該超格子構造からなる層及び該ＩｎＰ基板を介して外部へ放散させるとともに、該コンタクト構造、該電極及び該バンプを介して外部へ放散させることを特徴とする。
【００２４】
前記超格子構造からなる層がサブコレクタ層であり、前記半導体多層がヘテロ接合バイポーラトランジスタを構成する少なくともコレクタ層とベース層とエミッタ層とからなることを特徴としてもよい。
【００２５】
前記半導体多層が、ＩｎＧａＡｓまたはＩｎＰからなるコレクタ層と、ＩｎＧａＡｓからなるベース層と、ＩｎＰまたはＩｎＡｌＡｓからなるエミッタ層とを含むヘテロ接合バイポーラトランジスタを構成していることを特徴としてもよい。
【００２６】
前記バンプを実装基板側に向け、該バンプと該実装基板上に形成された電極とを接続することを特徴としてもよい。
【発明の効果】
【００２７】
以上詳述したように、本発明によれば、熱抵抗が従来の図９に示したコンタクト構造に比べて３０％以下になると共に基板と格子整合したコンタクト構造が得られ、放熱性に優れた化合物半導体装置及びその製造方法が提供される。素子内部で発生した熱をコンタクト構造を介して電極側から効率良く外部に放散することができるので、熱によって素子の動作特性や信頼性を低下することがない。従って、優れた動作特性や信頼性を有するパワートランジスタ等の高パワーで使用される化合物半導体装置を提供することができる。また、他の本発明によれば、熱抵抗が従来の図１０に示したコンタクト層に比べて５０％以下になるコンタクト層および熱抵抗が従来の図１０に示したサブコレクタ層に比べて６０％以下になるサブコレクタ層が得られ、放熱性に優れた化合物半導体装置が提供される。素子内部で発生した熱をコンタクト層を介して電極側から効率良く外部に放散することができ、またはサブコレクタ層を介してＩｎＰ基板側から効率良く外部に放散することができるので、熱によって素子の動作特性や信頼性を低下することがない。従って、優れた動作特性や信頼性を有するパワートランジスタ等の高パワーで使用される化合物半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２８】
まず、本発明者等は、従来の化合物半導体装置の高パワー使用時の素子特性や信頼性の劣化、及び周辺に実装されている動作の特性及び信頼性低下の原因が、化合物半導体装置の放熱特性が悪いためであると考え、該半導体装置の放熱特性を改善することを検討した。その結果以下のことが明らかになった。
【００２９】
従来の図９に示したバンプ付き化合物半導体装置においては、ｎ−ＧａＡｓコレクタ層３０３とｐ+ＧａＡｓベース層３０４との間で主に発熱するが、この熱は第１コンタクト層３０６ａ、グレーディッド層３０６ｂ、第２コンタクト層３０６ｃを通じて放熱される。これらの膜は前述したように各層の膜厚が５０ｎｍ程度と非常に薄く、当初は放熱に対する影響はほとんど無いと考えた。
【００３０】
本発明者等は、念のためこれらの層を構成する材料の熱伝導度を調べてみたが、それによると表１のようであった（この表を図示したのが図４である。）。この図４から、ＩｎXＧａ1-XＡｓ系においてはＧａＡｓが熱伝導が一番良く、ＧａがＩｎに置換される量が増えるに従って熱伝導が悪くなるが、Ｉｎの量が０．９以上になると再び熱伝導が良くなることが分かる。このことから考えると、図９の第２コンタクト層３０６ｃは、Ｉｎ0.5Ｇａ0.5Ａｓであるため熱伝導度が一番悪く、グレーディッド層３０６ｂは第２コンタクト層３０６ｃ側から第１コンタクト層３０６ａ側に近づくに従って、熱伝導度は良くなって行くことが予測される。
【００３１】
【表１】
2005260255.tif 000003
【００３２】
前述したように、第２コンタクト層３０６ｃ及びグレーディッド層３０６ｂの両層を組み合わせた厚みは高々１００ｎｍ程度であり、非常に薄いので半導体素子の放熱を阻害するほどの熱抵抗を有しているとは考えられなかったが、以下の実施例及び効果の所で示すように、これらの膜に新しい構成を用いると半導体素子の放熱特性が大幅に改良されることが明らかになった。
【００３３】
また、従来の図１０に示した化合物半導体装置においては、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓコレクタ層７０３とｐ+Ｉｎ0.53Ｇａ0.47Ａｓベース層７０４との間で主に発熱するが、この熱はエミッタコンタクト層７０６を通じてエミッタ電極７０９側から放熱され、またはサブコレクタ層７０２を介してＩｎＰ基板７０１側から放熱される。このエミッタコンタクト層７０６およびサブコレクタ層７０２についても同様に、半導体素子の放熱を阻害するほどの熱抵抗を有しているとは考えられなかったが、以下の実施例及び効果の所で示すように、これらの膜に新しい構成を用いると半導体素子の放熱特性が大幅に改良されることが明らかになった。
【実施例】
【００３４】
以下に、本発明の実施例を説明する。
（実施例１）
図１は、本実施例の化合物半導体装置１００の構成を示す図である。化合物半導体装置１００は、ＧａＡｓからなる半絶緑性基板１０１上に半導体多層１２０と、その上に形成されたコンタクト構造１０６を有し、コンタクト構造１０６の上面に形成されたＴｉ／Ｐｔ／Ａｕからなる電極１０９上に、メッキ用導電金属（Ｔｉ／Ａｕ）層１１２を介してバンプ１１３が接合されている。
【００３５】
半導体多層１２０は、半絶縁性基板１０１上に、ｎ+ＧａＡｓ（不純物濃度：５．０Ｅ＋１８／ｃｍ3）からなるサブコレクタ層１０２（厚さ：５００ｎｍ）、ｎ−ＧａＡｓ（不純物濃度：２．０Ｅ＋１６／ｃｍ3）からなるコレクタ層１０３（厚さ：７００ｎｍ）、ｐ+ＧａＡｓ（不純物濃度：２．０Ｅ＋１９／ｃｍ3）からなるベース層１０４（厚さ：８０ｎｍ）、ｎ−ＡｌＧａＡｓ（不純物濃度：５．０Ｅ＋１７／ｃｍ3）からなるエミッタ層１０５（厚さ：１２０ｎｍ）とを、この順に積層した構造で、ＡｌＧａＡｓ／ＧａＡｓへテロ接合バイポーラトランジスタを構成している。
【００３６】
コンタクト構造１０６は、エミッタ層１０５とエミッタ電極１０９間のコンタクトをアロイ処理することなく取るために設けられており、エミッタ層１０５側に設けられたｎ+ＧａＡｓ（不純物濃度：５．０Ｅ＋１８／ｃｍ3）からなる第１コンタクト層１０６ａ（厚さ：５０ｎｍ）、エミッタ電極１０９側に設けられたｎ+ＩｎＡｓ（不純物濃度：＞１．０Ｅ＋１９／ｃｍ3）からなる第２コンタクト層１０６ｃ（厚さ：５０ｎｍ）と、第１及び第２のコンタクト層１０６ａ及び１０６ｃ間に、グレーディッド層１０６ｂを有している。グレーディッド層１０６ｂはＧａＡｓとＩｎＡｓとからなる超格子構造である。
【００３７】
コンタクト構造１０６の構造の詳細を、図３を参照しながら説明する。図３はコンタクト構造１０６の構造とエネルギーバンドを示す図である。横軸はコンタクト構造１０６の厚さ方向の位置を示し、縦軸は各半導体層の伝導帯のエネルギーレベルを示す。グレーディッド層１０６ｂは、ＧａＡｓの分子層とＩｎＡｓの分子層とが交互に積層された超格子構造を有しており、ＧａＡｓ第１コンタクト層１０６ａ側から、ＩｎＡｓ第２コンタクト層１０６ｃに向かうに連れて（図中右から左）、ＩｎＡｓ分子層の厚さが増加するとともに、ＧａＡｓ分子層の厚さが減少する。図３の構成においては、ＧａＡｓ（１０６ａ）／ＩｎＡｓ１分子層／ＧａＡｓ９分子層／ＩｎＡｓ２分子層／ＧａＡｓ８分子層／・・・／ＧａＡｓ３分子層／ＩｎＡｓ８分子層／ＧａＡｓ２分子層／ＩｎＡｓ９分子層／ＧａＡｓ１分子層／ＩｎＡｓ（１０６ｃ）の構成を有している。この超格子構造により、ＧａＡｓからなる第１コンタクト層１０６ａとＩｎＡｓからなる第２コンタクト層１０６ｃとの間の格子整合及び伝導帯整合をとるとともに、高い熱伝導率を有するグレーディッド層１０６ｂが得られる。
【００３８】
超格子構造における各分子層の厚さや層数は上記の例に限らず、格子整合及び伝導帯整合が得られ、高い熱伝導率が得られる構成であればよい。例えば、２分子層から１８分子層を交互に有する超格子構造を用いることもできる。分子層数の変化は上記のように規則的でなくても、格子整合が図られている範囲で不規則な変化があっても良い。
【００３９】
本実施例の化合物半導体装置１００は、以下に概括的に説明する方法により製造される。
【００４０】
まず、半絶縁性ＧａＡｓ基板１０１上にサブコレクタ層１０２、コレクタ層１０３、ベース層１０４、エミッタ層１０５、コンタクト構造１０６（第１コンタクト層１０６ａ、グレーディッド層１０６ｂ、及び第２コンタクト層１０６ｃ）を順にＭＢＥ法やＭＯＣＶＤ法などでエピタキシャル成長させる。
【００４１】
その後、フォトリソグラフィ及びエッチング法を適切に組み合わせることにより、半絶縁性ＧａＡｓ基板１０１上の半導体多層１２０を所望の形状にエッチングし、コレクタ電極１１１、ベース電極１１０、及びエミッタ電極１０９を形成する。エッチングの工程とこれらの電極形成工程とは、以下に示すように適宜組み合わせてもよい。
【００４２】
本実施例では、エミッタ電極材料とベース電極材料にはＴｉ／Ｐｔ／Ａｕ、コレクタ電極材料には、ＡｕＧｅ／Ｎｉ／Ａｕを用いた。ここで、ＡｕＧｅ／Ｎｉ／Ａｕのアロイ化処理温度は約３９０℃である。Ｔｉ／Ｐｔ／Ａｕはアロイ化処理は不要であるため、先にコレクタ電極をアロイ化処理をして形成し、後にベース電極とエミッタ電極を形成するようにした。この形成順序は非常に重要であり、従来は工程を簡略化するため、先にエミッタ及びベース電極を成膜し、その後でコレクタ電極をアロイ化処理していたが、今回のように、順序を逆にすることで約１０％放熱特性の改善が見られた。これは、アロイ化処理の影響がエミッタ電極に悪さをするのを押さえることができるためと考えられる。
【００４３】
上記実施例では、ベース電極としてＴｉ／Ｐｔ／Ａｕを用いたが、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕを用いてもよく、そのときＰｔ／Ｔｉ／Ｐｔ／Ａｕは４００℃以上でアロイ化処理を行う。その場合は、ベース電極１１０を形成してアロイ化した後、コレクタ電極１１１を形成してアロイ化処理を施すことが望ましい。より高い温度で処理を必要とするＰｔ／Ｔｉ／Ｐｔ／Ａｕのアロイ化処理を先に行った後、ＡｕＧｅ／Ｎｉ／Ａｕの堆積、アロイ化処理を行いコレクタ電極１１１を形成することによって、第２のアロイ化処理によって先に形成された電極の材料が影響されることを抑制できる。従って、この場合はベース電極、コレクタ電極をアロイ化処理した後、エミッタ電極としてＴｉ／Ｐｔ／Ａｕを成膜すれば良い。
【００４４】
また、エミッタ電極として窒化タングステンやタングステンシリサイド等の高融点材料を形成してからＴｉ／Ｐｔ／Ａｕを形成する場合は、エミッタ電極がアロイ化処理の影響を受けにくいため、エミッタ電極の形成はアロイ化処理の前でも良い。
【００４５】
なお、本実施例において、コンタクト構造１０６を半導体多層１２０の直上に形成する必要は必ずしもなく、コンタクト構造１０６と半導体多層１２０との間にいわゆるバラスト抵抗層を形成してもよい。バラスト抵抗層は、例えば、低濃度でドープされたＡｌＧａＡｓを用いて形成することができる。
【００４６】
次に、エミッタ電極１０９の直上にバンプ１１３を形成するために、半導体多層１２０、コンタクト構造１０６及び各電極１０９、１１０及び１１１が形成された半導体基板１０１の全面にＳｉＮｘ膜を１００ｎｍ、プラズマＣＶＤ法により成膜した後、エミッタ電極部分のみ、ＳｉＮｘ膜を開口するためのパターニング、及びエッチングを行う。その後露出された前記電極を覆って基板全体にメッキ用導電金属層（Ｔｉ／Ａｕ）を形成し、バンプをパターニングしたフォトレジスト層を形成し、該フォトレジストパターンに沿って金メッキによりバンプを形成した後、前記フォトレジスト層を除去することにより、化合物半導体装置１００が製造される。
【００４７】
上記実施例では、コンタクト構造を形成して後、コレクタ電極、ベース電極、エミック電極を、その構成により適切な順序で形成したが、エミッタ層までを形成し、そこでコレクタ電極を形成（アロイ化処理を含む）して後、コンタクト構造を形成することにしてもよい。
本実施例のＨＢＴは、コンタクト構造１０６の熱伝導率が高く、Ｉｎ0.5Ｇａ0.5Ａｓを用いた従来のコンタクト構造に比べて熱抵抗が３０％以下で放熱特性に優れているため、素子内部（半導体多層１２０）で発生した熱をエミッタ電極１０９側に効率良く放出して化合物半導体装置の動作特性や信頼性の低下を防ぐことができる。
（実施例２）
図２は、本実施例の化合物半導体装置２００を示す。化合物半導体装置２００は、エミッタ層２０５、及びコンタクト構造２０６の構成が、実施例１の化合物半導体装置１００と異なっている。化合物半導体装層２００のエミッタ層２０５を実施例１の構成に用いることもできるし、実施例１の化合物半導体装置１００のエミッタ層１０５を本実施例の構成に適用することも可能である。
【００４８】
以下に、本実施例の特徴であるコンタクト構造を中心に詳細を述べる。
【００４９】
化合物半導体装置２００は、ＧａＡｓからなる半絶縁牲基板２０１上に半導体多層２２０とその上に形成されたコンタクト構造２０６とを有し、コンタクト構造２０６の上面に形成された電極２０９上にメッキ用導電金属（Ｔｉ／Ａｕ）層２１２を介してバンプ２１３が接合されている。半導体多層２２０は、半絶縁性基板２０１上に、ｎ+ＧａＡｓ（不純物濃度：５．０Ｅ＋１８／ｃｍ3）からなるサブコレクタ層２０２（厚さ：５００ｎｍ）、ｎ−ＧａＡｓ（不純物濃度：２．０Ｅ＋１６／ｃｍ3）からなるコレクタ層２０３（厚さ：７００ｎｍ）、ｐ+ＧａＡｓ（不純物濃度：２．０Ｅ＋１９／ｃｍ3）からなるべース層２０４（厚さ：８０ｎｍ）、ｎ−ＩｎＧａＰ（不純物濃度：５．０Ｅ＋１７／ｃｍ3）からなるエミッタ層２０５（膜厚：１２０ｎｍ）とをこの順に積層した構造で、ＩｎＧａＰ／ＧａＡｓヘテロ結合バイポーラトランジスタを構成している。
【００５０】
化合物半導体装置２００においては、エミッタ層２０５にｎ−ＩｎＧａＰ（不
純物濃度：５．０Ｅ＋１７／ｃｍ3）を用い、コンタクト構造２０６は図５（ａ）に示す構造を有している。
【００５１】
図５（ａ）はコンタクト構造２０６の構造とそのエネルギーバンドを示す図である。横軸はコンタクト構造の厚さ方向の位置を示し、縦軸は各半導体層の伝導帯のエネルギーレベルを示す。
【００５２】
コンタクト構造２０６は、ＧａＡｓからなる第１コンタクト層２０６ａ（厚さ：５０ｎｍ）、グレーディッド層２０６ｂ（厚さ：５０ｎｍ）及びＩｎ0.9Ｇａ0.1Ａｓからなる第２コンタクト層２０６ｃ（厚さ：５０ｎｍ）を有する。グレーディッド層２０６ｂは、第１コンタクト層２０６ａ側に厚さ１５ｎｍのＩｎ0.1Ｇａ0.9Ａｓ層を、第２コンタクト層２０６ｃ側に厚さ１５ｎｍのＩｎ0.9Ｇａ0.1Ａｓを有し、両層の間に組成が連続的に変化するＩｎXＧａ1-XＡｓ（０．１＜ｘ＜０．９）層（厚さ：２０ｎｍ）を有している。この構成にすることによって、熱伝導率の低いＩｎXＧａ1-XＡｓ（０．１＜ｘ＜０．９）層の厚さを薄くすることが可能となる。その結果、グレーディッド層２０６ｂは第１コンタクト層２０６ａと第２コンタクト層２０６ｃとの格子整合と伝導帯整合を行うとともに、全体として高い熱伝導率を有するコンタクト構造２０６を実現する。
【００５３】
また、図５（ｂ）に示すように、第２コンタクト層２０６ｃ’としてＩｎＡｓからなる層を用いた構成においても、グレーディッド層２０６ｂは第２コンタクト層２０６ｃ’側にＩｎ0.9Ｇａ0.1Ａｓからなる層を有しているので、第２コンタクト層２０６ｃ'との格子整合と伝導帯整合とをとることができる。
【００５４】
本実施例のグレーディッド層２０６ｂは、第１コンタクト層側に少なくともＩｎXＧａ1-XＡｓ（０＜ｘ≦０．１）層を、第２コンタクト層側に少なくともＩｎXＧａ1-XＡｓ（０．９≦ｘ＜１）層を有し、それらの間に形成される熱伝導率の低いＩｎXＧａ1-XＡｓ（０．１＜ｘ＜０．９）層の厚さは、図９に示した従来のグレーディッド層３０６ｂの厚さよりも薄い構造を有する。ＩｎXＧａ1-XＡｓ（０．１＜ｘ＜０．９）層の厚さは、グレーディッド層２０６ｂの全体の厚さの約５０％以下が望ましく、格子整合をも併せて考えると、約３０％以上で、約４０％程度が最も好ましいと分かった。
【００５５】
化合物半導体装置２００は、実施例１の化合物半導体装置１００と同様な方法で製造することができる。またベース電極２１０、コレクタ電極２１１の少なくとも一つをアロイ系材料を用いて形成する場合、これらの電極を形成した後で、エミッタ電極を形成したら良いことは、実施例１と同様である。グレーディッド層２０６ｂは、Ｇａ及びＩｎの組成比を連続的または段階的に変化させながら、堆積することによって形成することができる。
本実施例のＨＢＴは、コンタクト構造２０６の熱伝導率が高く、Ｉｎ0.5Ｇａ0.5Ａｓを用いた従来のコンタクト構造に比べて熱抵抗が３０％以下で放熱特性に優れているため、素子内部（半導体多層２２０）で発生した熱をエミッタ電極２０９側に効率良く放出して化合物半導体装置の動作特性や信頼性の低下を防ぐことができる。
【００５６】
図５（ａ）においてはＩｎXＧａ1-XＡｓ（０．１＜ｘ＜０．９）層の伝導帯にエネルギーレベルＥｃが直線的に変化した例を示したが、Ｅｃが段階的または曲線的に変化してもよい。グレーディッド層２０６ｂの構成は、第１コンタクト層２０６ａと第２コンタクト層２０６ｃとの格子整合及び伝導帯整合が得られるように、組成が徐々に変化する構成であればよい。
【００５７】
また、第１コンタクト層２０６ａおよび第２コンタクト層２０６ｃの材料としては、勿論ＩｎXＧａ1-XＡｓ（０．９≦ｘ≦１）を用いることもできる。
【００５８】
さらに、本実施例のコンタクト構造２０６におけるグレーディッド層２０６に代えて、実施例１と同様な超格子構造を用いることもできる。例えばＩｎ0.1Ｇａ0.9Ａｓの分子層とＩｎ0.9Ｇａ0.1Ａｓの分子層を交互に形成した超格子構造 をグレーディッド層として用いることができる。第２コンタクト層２０６ｃの材料として、ＩｎXＧａ1-XＡｓ（０．９≦ｘ≦１）、第１コンタクト層２０６ａの材料としてＩｎXＧａ1-XＡｓ（０≦ｘ≦０．１）を用いた場合には、両層と同じ材料からなる層を交互に積層した超格子構造を用いることもできる。
【００５９】
グレーディッド層２０６ｂを構成する材料の組成は、第１及び第２のコンタクト層の接合境界において、それぞれのコンタクト層と一致する必要はなく、格子整合及び伝導帯整合が得られれば良い。
【００６０】
また、実施例１の超格子構造と、実施例２のグレーディッド層とを組み合わせても良いことは勿論である。
【００６１】
さらに、本実施例１と２において、本発明の主旨の範囲で互換できることは勿論である。
【００６２】
また上記実施例においては、ＡｌＧａＡｓ／ＧａＡｓのＨＢＴ及びＩｎＧａＰ／ＧａＡｓのＨＢＴについて説明したが、本発明はこれらの素子には限定されない。例えばエミッタ層としてＧａＡｓを用いても良い。
【００６３】
また、半絶緑性のＧａＡｓ基板に代えて半絶縁性のＩｎＰを用いて、ＩｎＰ系のＨＢＴを形成した場合にも適用できる。
（実施例３）
図６は、本実施例の化合物半導体装置４００の構成を示す図である。化合物半導体装置４００は、ＩｎＰからなる半絶緑性基板４０１上に半導体多層４２０と、その上に形成されたエミッタコンタクト層４０６を有し、エミッタコンタクト層４０６の上面に形成されたＷＮ／Ｔｉ／Ｐｔ／Ａｕからなるエミッタ電極４０９上に、メッキ用導電金属（Ｔｉ／Ａｕ）層４１２を介してバンプ４１３が接合されている。
【００６４】
半導体多層４２０は、半絶縁性基板４０１上に、ｎ+Ｉｎ0.53Ｇａ0.47Ａｓ（不純物濃度：１．０Ｅ＋１９／ｃｍ3）からなるサブコレクタ層４０２（厚さ：５００ｎｍ）、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓ（不純物濃度：１．０Ｅ＋１６／ｃｍ3）からなるコレクタ層４０３（厚さ：５００ｎｍ）、ｐ+Ｉｎ0.53Ｇａ0.47Ａｓ（不純物濃度：１．０Ｅ＋１９／ｃｍ3）からなるべース層４０４（厚さ：６０ｎｍ）、ｎ−ＩｎＰ（不純物濃度：１．０Ｅ＋１７／ｃｍ3）からなるエミッタ層４０５（厚さ：１００ｎｍ）とをこの順に積層した構造で、ＨＢＴを構成している。
【００６５】
サブコレクタ層４０２の一部およびベース層４０４の一部はメサエッチングにより露出しており、サブコレクタ層４０２の露出部上にコレクタ電極４１１が、また、ベース層４０４の露出部上にはベース電極４１０が、各々オーミック電極として形成されている。エミッタ層４０５上にはエミッタコンタクト層４０６を介してエミッタ電極４０９がオーミック電極として形成されている。
【００６６】
エミッタコンタクト層４０６は、エミッタ層４０５とエミッタ電極４０９間のコンタクトをアロイ化処理することなく取るために設けられており、ｎ+ＩｎＡｓ（不純物濃度：２．０Ｅ＋１９／ｃｍ3）とｎ+ＧａＡｓ（不純物濃度：５．０Ｅ＋１８／ｃｍ3）とを２０分子層ずつ２０回繰り返して積層した超格子構造からなる。この超格子構造により、エミッタ層４０５とエミッタ電極４０９との間の格子整合及び伝導帯整合を取るとともに、高い熱伝導率を有するエミッタコンタクト層４０６が得られる。なお、超格子構造における各分子層の厚さは上記の例に限られず、分子層数の繰り返しも上記のように規則的でなくて不規則な変化があってもよいが、格子整合及び伝導帯整合が得られる構成であるのが望ましい。エミッタコンタクト層４０６がその下の半導体多層４２０と格子整合している場合には、例えばＩｎＡｓの１０分子層とＧａＡｓの２０分子層を繰り返してエミッタコンタクト層を形成した場合のように半導体多層と格子整合していない場合に比べて、さらに良好な熱伝導性が得られ、熱抵抗を約３０％程度低減することができる。
本実施例のＨＢＴは、エミッタコンタクト層４０６の熱伝導率が高く、ＩｎＰ基板４０１に格子整合しているため、Ｉｎ0.5Ｇａ0.5Ａｓからなる従来のエミッタコンタクト層を介して放熱を行うＨＢＴに比べて熱抵抗が約５０％にまで低減される。このため、素子内部（半導体多層４２０）で発生した熱をエミッタ電極４０９側に効率良く放出して化合物半導体装置の動作特性や信頼性の低下を防ぐことができる。
（実施例４）
図７は、本実施例の化合物半導体装置５００の構成を示す図である。化合物半導体装置５００は、サブコレクタ層５０２、エミッタ層５０５およびエミッタコンタクト層５０６の構成が、実施例３の化合物半導体装置４００と異なっている。化合物半導体装層５００のエミッタ層５０５を実施例３の構成に用いることもできるし、実施例３の化合物半導体装置４００のエミッタ層４０５を本実施例の構成に適用することも可能である。
【００６７】
以下に、本実施例の特徴であるサブコレクタ層を中心に詳細を述べる。
【００６８】
化合物半導体装置５００は、ＩｎＰからなる半絶緑性基板５０１上に半導体多層５２０と、その上に形成されたエミッタコンタクト層５０６を有し、エミッタコンタクト層５０６の上面にエミッタ電極５０９が形成されている。
【００６９】
ＨＢＴを構成するサブコレクタ層５０２は、ｎ+ＩｎＡｓ（不純物濃度：１．０Ｅ＋１９／ｃｍ3）を４７分子層とｎ+ＧａＡｓ（不純物濃度：５．０Ｅ＋１８／ｃｍ3）を５３分子層積層したものを２０回繰り返した超格子構造からなる。この超格子構造により、ＩｎＰ基板５０１と格子整合を取るとともに、高い熱伝導率を有するサブコレクタ層５０２が得られる。なお、超格子構造における各分子層の厚さは上記の例に限られず、分子層数の繰り返しも上記のように規則的でなくて不規則な変化があってもよいが、格子整合が得られる構成であるのが望ましい。
【００７０】
また、エミッタ層５０５は、ｎ−Ｉｎ0.52Ｇａ0.48Ａｓ（不純物濃度：１．０Ｅ＋１７／ｃｍ3、厚さ：１００ｎｍ）からなり、エミッタコンタクト層５０６は、ｎ+Ｉｎ0.53Ｇａ0.47Ａｓ（不純物濃度：２．０Ｅ＋１９／ｃｍ3、厚さ：１００ｎｍ）からなる。
本実施例のＨＢＴは、サブコレクタ層５０２の熱伝導率が高く、ＩｎＰ基板５０１に格子整合しているため、Ｉｎ0.5Ｇａ0.5Ａｓからなる従来のサブコレクタ層を介して放熱を行うＨＢＴに比べて熱抵抗が約５０％にまで低減される。このため、素子内部（半導体多層５２０）で発生した熱をＩｎＰ基板５０１側に効率良く放出して化合物半導体装置の動作特性や信頼性の低下を防ぐことができる。
（実施例５）
図８は、本実施例の化合物半導体装置６００の構成を示す図である。化合物半導体装置６００は、サブコレクタ層６０２およびエミッタコンタクト層６０６の各々が、ＩｎＡｓ層とＧａＡｓ層とが交互に積層された超格子構造からなる。
【００７１】
以下に、本実施例の特徴であるサブコレクタ層およびエミッタコンタクト層を中心に詳細を述べる。
【００７２】
化合物半導体装置６００は、ＩｎＰからなる半絶緑性基板６０１上に半導体多層６２０と、その上に形成されたエミッタコンタクト層６０６を有し、エミッタコンタクト層６０６の上面に形成されたＴｉ／Ｐｔ／Ａｕからなるエミッタ電極６０９上に、メッキ用導電金属（Ｔｉ／Ａｕ）層６１２を介してバンプ６１３が接合されている。
【００７３】
半導体多層６２０は、半絶縁性基板６０１上に、ｎ+ＩｎＡｓ（不純物濃度：１．０Ｅ＋１９／ｃｍ3）を４７分子層とｎ+ＧａＡｓ（不純物濃度：５．０Ｅ＋１８／ｃｍ3）を５３分子層積層したものを３０回繰り返した超格子構造からなるサブコレクタ層６０２、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓ（不純物濃度：１．０Ｅ＋１６／ｃｍ3）からなるコレクタ層６０３（厚さ：５００ｎｍ）、ｐ+Ｉｎ0.53Ｇａ0.47Ａｓ（不純物濃度：１．０Ｅ＋１９／ｃｍ3）からなるべ一ス層６０４（厚さ：６０ｎｍ）、ｎ−ＩｎＰ（不純物濃度：１．０Ｅ＋１７／ｃｍ3）からなるエミッタ層６０５（厚さ：１００ｎｍ）とをこの順に積層した構造で、ＨＢＴを構成している。上記サブコレクタ層６０２は、このような超格子構造によりＩｎＰ基板６０１と格子整合を取ると共に、高い熱伝導率とすることができる。
【００７４】
エミッタコンタクト層６０６は、ｎ+ＩｎＡｓ（不純物濃度：１．０Ｅ＋１９／ｃｍ3）の分子層とｎ+ＧａＡｓ（不純物濃度：５．０Ｅ＋１８／ｃｍ3）の分子層とが交互に積層された超格子構造からなり、エミッタ層６０５に接する側からエミッタコンタクト層６０６に向かうに連れて、ＩｎＡｓ分子層の厚さが増加すると共に、ＧａＡｓ分子層の厚さが減少するようにしてある。ここでは、ＩｎＡｓ２０分子層／ＧａＡｓ２０分子層／ＩｎＡｓ２１分子層／ＧａＡｓ１９分子層／・・・／ＧａＡｓ２分子層／ＩｎＡｓ３９分子層／ＧａＡｓ１分子層／ＩｎＡｓ４０分子層の構成とした。この超格子構造により、エミッタ層３０５と格子整合を取ると共に、高い熱伝導率を有するエミッタコンタクト層６０６が得られる。
本実施例のＨＢＴは、ＩｎＡｓ層とＧａＡｓ層とを交互に積層した超格子構造をエミッタコンタクト層６０６およびサブコレクタ層６０２の両方に用いているため、素子内部で発生した熱をエミッタ電極５０９側に効率良く放出すると共にＩｎＰ基板５０１側にも効率よく放出でき、Ｉｎ0.5Ｇａ0.5Ａｓからなる従来のエミッタコンタクト層およびサブコレクタ層を介して放熱を行うＨＢＴに比べて熱抵抗が約３０％にまで低減される。このため、素子内部（半導体多層６２０）で発生した熱を効率良く放出して化合物半導体装置の動作特性や信頼性の低下を防ぐことができる。また、エミッタ電極６０９側に近づくにつれてエミッタコンタクト層６０６の超格子構造を構成するＩｎＡｓの分子層数を増やすことで、エミッタ電極６０９のコンタクト抵抗を従来の７０％まで下げることができた。
この化合物半導体装置６００をフリップチップ実装した後で、半絶縁性ＩｎＰ基板６０１の裏面に放熱用の金属板をＡｕ−Ｓｎの共晶または銀ペーストを用いて接着すれば、さらに効率良く半導体多層６２０で発生した熱をエミッタコンタクト層６０６およびサブコレクタ層６０２の両方から放散させることができる。
【００７５】
なお、本発明は、ＨＢＴに限らず、化合物半導体層と電極と、または半導体多層と電極とをコンタクト構造を介して電気的に接続するとともに、素子で発生した熱をコンタクト構造を介して放熱する必要のある素子に広く適用できる。
【００７６】
また、本発明は、バンプ付き化合物半導体装置に限られず、サーマルシャントと呼ばれる金属部を素子上に形成した構成に適用することができる。サーマルシャントを用いた放熱技術は、例えば、BurhanBayraktaaroglu et ar,"Very-High-Power-Density CW Operation ofGaAs/AlGaAsMicrowave Heterojunction Bipolar Transistors" IEEEEDL.Vol.14,No.10,October 1993, pp.493-495.に開示されている。サーマルシャントにおいて用いられる放熱用の金属部と化合物半導体とを本願発明における電極構造（コンタクト構造）を介して熱的に接続することによって、化合物半導体の放熱性を改善することができる。この場合、上記放熱用の金属部は電極として機能する必要はなく、本発明における電極構造（コンタクト構造）も電極として機能する必要はない。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施例１の化合物半導体装置の構成を示す図である。
【図２】本発明の実施例２の化合物半導体装置の構成を示す図である。
【図３】化合物半導体装置のコンタクト構造の構造とそのエネルギーバンドを示す図である。
【図４】ＩｎXＧａ1-XＡｓの３００Ｋにおける熱伝導率の組成依存性を示すグラフである。
【図５】化合物半導体装置のコンタクト構造の構造とそのエネルギーバンドを示す図である。
【図６】本発明の実施例３の化合物半導体装置の構成を示す図である。
【図７】本発明の実施例４の化合物半導体装置の構成を示す図である。
【図８】本発明の実施例５の化合物半導体装置の構成を示す図である。
【図９】従来の化合物半導体装置の構成を示す図である。
【図１０】従来の化合物半導体装置の構成を示す図である。
【符号の説明】
【００７８】
１００、２００、３００、４００、５００、６００ 化合物半導体装置
７００  化合物半導体装置
１０１、２０１、３０１、４０１、５０１、６０１、７０１  半絶縁性基板
１０２、２０２、３０２、４０２、５０２、６０２、７０２  サブコレクタ層
１０３、２０３、３０３、４０３、５０３、６０３、７０３  コレクタ層
１０４、２０４、３０４、４０４、５０４、６０４、７０４  ベース層
１０５、２０５、３０５、４０５、５０５、６０５、７０５  エミッタ層
１０６、２０６、３０６  コンタクト構造
４０６、５０６、６０６、７０６  エミッタコンタクト層
１０６ａ、２０６ａ、３０６ａ  第１コンタクト層
１０６ｂ、２０６ｂ、３０６ｂ  グレーディッド層
１０６ｃ、２０６ｃ、２０６ｃ’、３０６ｃ  第２コンタクト層
１０９、２０９、３０９、４０９、５０９、６０９、７０９  エミッタ電極
１１０、２１０、３１０、４１０、５１０、６１０、７１０  ベース電極
１１１、２１１、３１１、４１１、５１１、６１１、７１１  コレクタ電極
１１２、２１２、３１２、４１２、６１２ メッキ用導電金属層
１１３、２１３、３１３、４１３、６１３、  バンプ
１２０、２２０、３２０、４２０、５２０、６２０、７２０  半導体多層
【図１】
2005260255.tif 000004
【図２】
2005260255.tif 000005
【図３】
2005260255.tif 000006
【図４】
2005260255.tif 000007
【図５】
2005260255.tif 000008
【図６】
2005260255.tif 000009
【図７】
2005260255.tif 000010
【図８】
2005260255.tif 000011
【図９】
2005260255.tif 000012
【図１０】
2005260255.tif 000013