(57)【要約】【課題】ＴＭＲの温度依存性を考慮した読み出し回路を提供する。【解決手段】本発明の例に関わる磁気ランダムアクセスメモリは、磁気抵抗効果素子ＭＴＪと、磁気抵抗効果素子ＭＴＪのデータを読み出すときに、磁気抵抗効果素子ＭＴＪにバイアス電流／電圧を与えるための電流源回路Ｉ１，Ｉ２，Ｉ３とを備え、バイアス電流／電圧の値は、電源電位に依存せず、温度に依存して変化する。【選択図】図１
2005322352.tif 000002
【特許請求の範囲】
【請求項１】
磁気抵抗効果素子と、前記磁気抵抗効果素子のデータを読み出すときに、前記磁気抵抗効果素子にバイアス電流／電圧を与えるための電流源回路とを具備し、前記バイアス電流／電圧の値は、電源電位に依存せず、温度に依存して変化することを特徴とする磁気ランダムアクセスメモリ。
【請求項２】
特定温度における前記バイアス電流／電圧の最適値を探索するための探索回路をさらに具備し、前記最適値は、異なる状態の２つの磁気抵抗効果素子からそれぞれ得られる信号の信号差が最大になる値であることを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項３】
請求項１に記載の磁気ランダムアクセスメモリと、前記磁気ランダムアクセスメモリの動作を制御するコントローラとを具備し、前記コントローラは、特定温度における前記バイアス電流／電圧の最適値を探索するための探索回路を有し、前記最適値は、異なる状態の２つの磁気抵抗効果素子からそれぞれ得られる信号の信号差が最大になる値であることを特徴とするメモリシステム。
【請求項４】
前記バイアス電流／電圧の値をクランプ電位に基づいて一定値に制限する手段と、前記クランプ電位を発生するクランプ電位発生回路とをさらに具備し、前記クランプ電位の値は、前記電源電位に依存せず、前記温度に依存して変化することを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項５】
前記バイアス電流／電圧の温度依存性の評価を行うときに、前記バイアス電流／電圧をモニタするためのモニタ回路と、前記評価を行った後に、前記バイアス電流／電圧の温度依存性を決めるチューニング情報を記憶し、かつ、通常動作時に、前記チューニング情報に基づいて前記バイアス電流／電圧の温度依存性を決める設定回路とをさらに具備することを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果(Magneto Resistive)を利用する磁気ランダムアクセスメモリ（MRAM: Magnetic Random Access Memory）に関する。
【背景技術】
【０００２】
トンネル磁気抵抗効果(TMR: Tunneling Magneto Resistive)を利用する磁気ランダムアクセスメモリは、例えば、非特許文献１〜１１に開示される。この磁気ランダムアクセスメモリは、データをＭＴＪ(Magnetic Tunnel Junction)素子の磁化状態により記憶する点に特徴を有する。
【０００３】
ＴＭＲを示すＭＴＪ素子は、２つの強磁性層によりトンネル絶縁層を挟み込んだ構造を有している。ＭＴＪ素子は、２つの状態をとることができ、一つは、トンネル絶縁層を挟み込んだ２つの強磁性層の残留磁化の向きが互いに同じ向きとなる平行状態（パラレル状態）であり、他の一つは、トンネル絶縁層を挟み込んだ２つの強磁性層の残留磁化の向きが互いに逆向きになる反平行状態（アンチパラレル状態）である。
【０００４】
ＭＴＪ素子が平行状態になったとき、ＭＴＪ素子の抵抗値は最も低くなる。この状態を“１”状態とする。一方、ＭＴＪ素子が反平行状態になったとき、ＭＴＪ素子の抵抗値は最も高くなる。この状態を“０”状態とする。
【０００５】
ここで、電子のスピンは、磁化方向に量子化され、磁化方向と電子のスピンの向きとの関係は、上述のように、両者が同じ向き（平行状態）か、又は、両者が逆向き（反平行状態）となる。
【０００６】
これら２つの状態の間で電子のエネルギーが異なるため、強磁性体のフェルミ準位近傍における電子の状態密度は、磁化方向と電子のスピンの向きとが同じか、又は、逆かによって差異が生じる。このため、強磁性体間に挟まれた薄い絶縁層を流れるトンネル電流に関しても、磁化方向と電子のスピンの向きとが同じか、又は、逆かによって差異が生じることになる。
【０００７】
つまり、トンネル確率は、遷移元の状態密度と遷移先の状態密度との両者に比例するため、ＭＴＪ素子が反平行状態になったときには、遷移元の状態密度と遷移先の状態密度とが異なることになる。
【０００８】
従って、ＭＴＪ素子が反平行状態のときのトンネル確率は、ＭＴＪ素子が平行状態のときのトンネル確率よりも増大又は減少する。
【０００９】
なお、ＭＴＪ素子が平行状態のときの抵抗値と反平行状態のときの抵抗値との差を、ＭＴＪ素子が平行状態又は反平行状態のときの抵抗値（一般的には、ＭＴＪ素子が平行状態のときの抵抗値を用いる。）で割った値を、ＭＲ比と称している。
【００１０】
ところで、ＴＭＲには温度依存性が存在することが知られているが、従来、それについての対策が十分になされていなかった。また、ＴＭＲにはバイアス依存性があり、信号量を最大にする最適印加電圧なるものが存在するが、従来、これと温度依存性とを考慮した設計がなされていなかった。
【非特許文献１】M. Durlam et.al.「Nonvolatile RAM based on Magnetic Tunnel Junction Elements」 ISSCC2000 Technical Digest, Slide Supplement p.97
【非特許文献２】S.Zhang ＆ P.M.Levy 「Quenching of Magnetoresistance by Hot Electrons in Magnetic Tunnel Junctions」 Physical Review Letters, Vol.79, No.19, pp.3744-3747,Nov.1997
【非特許文献３】Chang He Shang et.al「Temperature dependence of magnetoresistance and surface magnetization in ferromagnetic tunnel junctions」 Physical Review B, Vol.58, No.6, pp.2917-2920,August 1998
【非特許文献４】「Spin Dependent Transport in Magnetic Nanostructure」edited by S. Maekawa & T. Shinjo, 2002, Taylor & Francis
【非特許文献５】Roy Scheuerlein et al. 「A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell」 ISSCC2000 Technical Digest, pp.128-129
【非特許文献６】Peter K. Naji et al. 「A 256kb 3.0V 1T1MTJ Nonvolatile Magnetoresistive RAM」 ISSCC2001 Technical Digest, pp.122-123
【非特許文献７】Hironori Banba et. al. 「A CMOS Bandgap Reference Circuit with Sub-1-V Operation」 IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.34,NO.5,MAY 1999, pp.670-674
【非特許文献８】J Zhang and R.M.White 「Voltage dependence of magnetoresistance in spin dependent tunneling junctions」 JOURNAL OF APPLIED PHYSICS, VOLUME 83, NUMBER 11, 1 JUNE 1998, pp.6512-6514
【非特許文献９】F Montaigne et. al. 「To which extent is the influence of each electrode of a magnetic tunnel junction separable ?」 JOURNAL OF APPLIED PHYSICS, VOLUME 91, NUMBER 10, 15 MAY 2002, pp.7020-7022
【非特許文献１０】J.S.Moodera et. al. 「Large Magnetoresistance at Room Temperature in Ferromagnetic Thin Film Tunnel Junctions」 PHYSICAL REVIEW LETTERS, VOLUME 74, NUMBER 16, 17 APRIL 1995, pp.3273-3276
【非特許文献１１】S. Zhang and P.M.Levy, A.C.Marley and S.S.P.Parkin. 「Quenching of Magnetoresistance by Hot Electrons in Magnetic Tunnel Junctions」 PHYSICAL REVIEW LETTERS, VOLUME 79, NUMBER 19, 10 NOVEMBER 1997, pp.3744-3747
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、ＴＭＲの温度依存性を考慮した読み出し回路を提供する。
【課題を解決するための手段】
【００１２】
本発明の例に関わる磁気ランダムアクセスメモリは、磁気抵抗効果素子と、前記磁気抵抗効果素子のデータを読み出すときに、前記磁気抵抗効果素子にバイアス電流／電圧を与えるための電流源回路とを備え、前記バイアス電流／電圧の値は、電源電位に依存せず、温度に依存して変化する。
【発明の効果】
【００１３】
本発明の例によれば、ＴＭＲの温度依存性を考慮した読み出し回路の提供により、読み出しマージンを向上させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しながら、本発明を実施するための最良の形態について詳細に説明する。
【００１５】
１．  参考例  
まず、ＴＭＲの温度依存性について検討する。強磁性体のフェルミ準位近傍における電子の状態密度は、温度により変化する。また、ＭＴＪ素子を構成する２つの強磁性体間の電位差が大きくなると、伝導にかかわる電子の状態密度が変化する。
【００１６】
従って、ＭＴＪ素子のＭＲ比には、温度依存性、さらには、２つの強磁性体間に印加するバイアス電圧依存性が存在する。
【００１７】
温度依存性及びバイアス電圧依存性は、ＭＴＪ素子を構成する絶縁層（トンネルバリア）の界面で局所的に励起されるマグノンに起因しているものと考えられている。つまり、マグノンが励起され、かつ、伝導電子のスピン反転を引き起こすことになるマグノンのトンネリングが発生すれば、ＭＲ比が低下する。
【００１８】
また、温度依存性及びバイアス電圧依存性は、フェルミ−ディラック (Fermi-Dirac) 分布関数の温度項の存在による分布関数のブロード化、分極率の低下や、スピンに依存しないトンネル電流の増加などとも関連する。
【００１９】
スピンに依存しないトンネル電流の増加を引き起こす一例として、トンネルバリアにアルミナを使った場合、アルミニウムの酸化が不十分で、アルミナ内にアルミニウムが残留すると、アルミニウムが常磁性体であることから、ＭＴＪ素子に流れるトンネル電流がスピンに依存しなくなると共に、バイアス電圧の増大によりＭＴＪ素子に流れる電流量が増大し、ＭＲ比が低下する。
【００２０】
また、逆に、アルミニウムの酸化が過剰になると、強磁性体も同時に酸化され、これが強磁性体でなくなるため、その部分を流れる電流がスピンに依存しなくなり、結果として、ＭＲ比が低下する。
【００２１】
ところで、バイアス電圧の増大により読み出し電流量は増大するが、この場合、“１”と“０”の信号差は減少する。従って、読み出しに最適なバイアス電圧を探索することが必要になる。
【００２２】
以下、信号差とバイアス電圧との関係について説明する。  
ＭＲ比は、バイアス電圧の一次関数として表される。
【００２３】
ここで、ＭＴＪ素子に対して、温度依存性及び電源電圧依存性を持たない定電流を供給する場合について考える。ＭＲ比の電圧依存性については考慮し、ＭＴＪ素子の抵抗値の電圧依存性については、ＭＲ比の電圧依存性に比べて影響が小さいため無視することにする。
【００２４】
Ｉｂをバイアス電流、Ｒｍを平行状態におけるＭＴＪ素子の抵抗値、ＶｈをＭＲ０（バイアス依存性の測定結果からバイアス電圧が０ＶのときのＭＲ比を演繹した値）が半分になるバイアス電圧とすると、ＭＲ比のバイアス電圧依存性は、一次関数として、以下のように表すことができる（非特許文献１）。
【００２５】
ＭＲ（Ｖ）  ＝  ＭＲ０  ×  （１−Ｖ／２・Ｖｈ）
（但し、Ｖは、バイアス電圧、ＭＲ（Ｖ）は、バイアス電圧Ｖを与えたときのＭＲ比である。）
定電流バイアスを加えたときのＭＴＪ素子（平行状態）の出力電圧Ｖｐは、
Ｖｐ  ＝  Ｉｂ  ×  Ｒｍ、
定電流バイアスを加えたときのＭＴＪ素子（反平行状態）の出力電圧Ｖａは、
Ｖａ  ＝  Ｉｂ  ×  Ｒｍ  ×  ［１＋ＭＲ（Ｖａ）］
となる。
【００２６】
両出力電圧の信号差ΔＶは、
ΔＶ  ＝  Ｖａ−Ｖｐ  ＝  Ｉｂ  ×  Ｒｍ  ×  ＭＲ（Ｖａ）
＝  Ｉｂ  ×  Ｒｍ  ×  ＭＲ０  ×  （１−Ｖａ／２・Ｖｈ）
となる。
【００２７】
ＭＲ＜１より、  Ｖａ  ≒  Ｖｐ  とすることができ、
ΔＶ  ＝  Ｖｐ  ×  ＭＲ０  ×  （１−Ｖｐ／２・Ｖｈ）
ｄΔＶ／ｄＶｐ  ＝  ＭＲ０  ×  （１−Ｖｐ／Ｖｈ）
従って、０  ＜  Ｖｐ  ＜  ２・Ｖｈ  の範囲で信号差が最大になるのは、  
Ｖｐ  ＝  Ｖｈの場合  
となる。
【００２８】
以上より、ＭＴＪ素子の両端に発生する電位差がＶｈとなるように、ＭＴＪ素子に与えるバイアス電流を決めてやると、信号差が最も大きくなる。
【００２９】
次に、ＭＴＪ素子に対して、温度依存性及び電源電圧依存性を持たない定電圧を印加して、ＭＴＪ素子に流れる電流を信号として読み出す場合を考える。ここでも、ＭＲ比の電圧依存性については考慮し、ＭＴＪ素子の抵抗値の電圧依存性については、ＭＲ比の電圧依存性に比べて影響が小さいため無視することにする。
【００３０】
Ｖｂをバイアス電圧とすると、  
ＭＴＪ素子（平行状態）の出力電流Ｉｐは、
Ｉｐ  ＝  Ｖｂ  ／  Ｒｍ、  
ＭＴＪ素子（反平行状態）の出力電流Ｉａは、
Ｉａ  ＝  Ｖｂ  ／  ｛Ｒｍ×［１＋ＭＲ（Ｖｂ）］｝
となる。
【００３１】
両出力電圧の信号差ΔＩは、
ΔＩ  ＝  Ｉｐ−Ｉａ
＝  Ｖｂ／Ｒｍ  ×  ＭＲ（Ｖｂ）／［１＋ＭＲ（Ｖｂ）］
＝  Ｖｂ／Ｒｍ  ×  ＭＲ０  ×  （１−Ｖｂ／２・Ｖｈ）／［１＋ＭＲ０×（１−Ｖｂ／２・Ｖｈ）］
となる。
【００３２】
従って、  
ｄΔＩ／ｄＶｂ  ＝  ＭＲ０２／Ｒｍ・［Ｖｂ／２Ｖｈ−｛１＋ＭＲ０＋（１＋ＭＲ０）０．５｝／ＭＲ０］
×  ［Ｖｂ／２・Ｖｈ−｛１＋ＭＲ０−（１＋ＭＲ０）０．５｝／ＭＲ０］・［１＋ＭＲ０・（１−Ｖｂ／２・Ｖｈ）］−２
となる。
【００３３】
ＭＲ０＜１より、  
（１＋ＭＲ０）０．５  ≒  １＋ＭＲ０／２と近似すると、
ｄΔＩ／ｄＶｂ  ＝  ＭＲ０２／Ｒｍ・［Ｖｂ／２・Ｖｈ−（２＋１．５・ＭＲ０）／ＭＲ０］・［Ｖｂ／２・Ｖｈ−０．５］・［１＋ＭＲ０・（１−Ｖｂ／２・Ｖｈ）］−２
従って、０  ＜  Ｖｂ  ＜  ２Ｖｈの範囲で信号差が最大になるのは、
Ｖｂ  ＝  Ｖｈの場合
となる。
【００３４】
以上より、ＭＴＪ素子の両端に発生する電位差がＶｈとなるように、ＭＴＪ素子に印加するバイアス電圧を決めてやると、信号差が最も大きくなる。
【００３５】
このように、読み出し時に、信号差が最も大きくなるバイアス電流／電圧の最適値が存在し、かつ、ＭＲ比には、温度依存性及びバイアス電圧依存性が存在することから、このようなバイアス電流／電圧の最適値に温度依存性を持たせることは、非常に重要となる。
【００３６】
一般的な半導体集積回路は、トランジスタ、抵抗、キャパシタなどの素子から構成される。このため、ＭＴＪ素子の温度依存性に従い、信号差が最も大きくなるバイアス電流／電圧の最適値を決めるには、新規なバイアス電流／電圧発生回路が必要になる。
【００３７】
２．  実施の形態  
以下、本発明の例に関わる磁気ランダムアクセスメモリに関し、最良と思われる複数の実施の形態について説明する。
【００３８】
本発明の例は、ＴＭＲの温度依存性を考慮した読み出し回路に関するため、ここでは、説明を分かり易くすべく、書き込み回路については、省略する。
【００３９】
(1)   第１実施の形態  
[1]   読み出し回路  
図１は、第１実施の形態に関わる読み出し回路を示している。
【００４０】
メモリセルアレイＭ−ＡＲＲＡＹは、１トランジスタ−１ＭＴＪタイプのメモリセルから構成される。
【００４１】
メモリセルを構成するトランジスタのソースは、ソース線（接地電位Ｖｓｓ）ＳＬに接続され、ドレインは、ＭＴＪ素子に接続され、ゲートは、読み出しワード線ＲＷＬ０，ＲＷＬ１，ＲＷＬ２，・・・に接続される。ＭＴＪ素子の一端は、読み出しビット線ＲＢＬ０，ＲＢＬ１，・・・に接続される。
【００４２】
読み出しワード線ＲＷＬ０，ＲＷＬ１，ＲＷＬ２，・・・の一端は、読み出しワード線ドライバ１１に接続される。読み出し時には、ロウデコーダ１２により１つのロウが選択されるため、読み出しワード線ドライバ１１は、ロウデコーダ１２によるデコード結果に基づいて、選択されたロウに属する読み出しワード線を駆動する。
【００４３】
読み出しビット線ＲＢＬ０，ＲＢＬ１，・・・は、カラム選択スイッチＣＳＷを経由して、センスアンプＳＡとしての差動アンプのプラス側入力端子に接続される。カラム選択スイッチＣＳＷのオン／オフは、カラムデコーダ１３の出力信号ＣＳＬ０，ＣＳＬ１，・・・により制御される。
【００４４】
電流源Ｉ１は、読み出し時に、選択されたメモリセルのＭＴＪ素子にバイアス電流を供給する。ＭＴＪ素子にバイアス電流が流れることにより、センスアンプＳＡとしての差動アンプのプラス側入力端子の電位は、ＭＴＪ素子のデータに応じた値となる。
【００４５】
レファレンスセルアレイＤ−ＡＲＲＡＹは、メモリセルアレイＭ−ＡＲＲＡＹと同様に、１トランジスタ−１ＭＴＪタイプのメモリセルから構成される。
【００４６】
レファレンスセルを構成するトランジスタのソースは、ソース線（接地電位Ｖｓｓ）ＳＬに接続され、ドレインは、ＭＴＪ素子に接続され、ゲートは、読み出しワード線ＲＷＬ０，ＲＷＬ１，ＲＷＬ２，・・・に接続される。ＭＴＪ素子の一端は、レファレンスビット線ＤＢＬ０，ＤＢＬ１，・・・に接続される。
【００４７】
レファレンスビット線ＤＢＬ０，ＤＢＬ１，・・・は、選択スイッチＳＷを経由して、センスアンプＳＡとしての差動アンプのマイナス側入力端子に接続される。選択スイッチＳＷのオン／オフは、読み出し信号ＲＥＡＤにより制御される。つまり、読み出し時には、読み出し信号ＲＥＡＤが“Ｈ”になるため、レファレンスセルによりデータ読み出しに必要なレファレンス電位が生成される。
【００４８】
ここで、例えば、レファレンスビット線ＤＢＬ０に接続されるレファレンスセルのＭＴＪ素子の状態は、全て“０”（反平行状態）に設定され、レファレンスビット線ＤＢＬ１に接続されるレファレンスセルのＭＴＪ素子の状態は、全て“１”（平行状態）に設定される。
【００４９】
この場合、読み出し時に、電流源Ｉ２，Ｉ３により、選択されたロウに属するレファレンスセルのＭＴＪ素子にバイアス電流が供給されると、センスアンプＳＡとしての差動アンプのマイナス側入力端子には、読み出しに必要なレファレンス電位が入力される。
【００５０】
以上のような読み出し回路において、本発明の例では、読み出し時に、メモリセル及びレファレンスセルのＭＴＪ素子の両端に発生する電位差（バイアス電圧）が、Ｖｈ（ＭＲ比が“０”バイアス時のＭＲ比ＭＲ０の半分になる電圧）となるように、バイアス電流の値を調整する。
【００５１】
[2]   電流源回路  
図２は、図１の電流源Ｉ１，Ｉ２，Ｉ３を含む電流源回路の例を示している。
【００５２】
Ｉｓｒｃｅは、例えば、ＢＧＲ回路から出力される出力電流である。この電流Ｉｓｒｃｅは、領域Ｘ内のカレントミラー回路（トランジスタＮ１，Ｎ２）を経由して、トランジスタＰ４に流れる。
【００５３】
また、トランジスタＰ４と電流源Ｉ１，Ｉ２，Ｉ３を構成するトランジスタＰ１，Ｐ２，Ｐ３とは、カレントミラー回路を構成しているため、これらトランジスタＰ１，Ｐ２，Ｐ３にも、電流Ｉｓｒｃｅが流れる。
【００５４】
従って、読み出し時に、選択されたメモリセルには、バイアス電流Ｉｓｒｃｅが供給されることになる。一方、読み出し時に、選択された２つのレファレンスセル（“０”セル及び“１”セル）には、バイアス電流Ｉｓｒｃｅ×２が供給される。
【００５５】
ここで、バイアス電流を、外部電源電位Ｖｄｄに依存させずに、温度に依存させるためには、ＢＧＲ回路を変形し、その出力電流Ｉｓｒｃｅに温度依存性を持たせればよい。
【００５６】
・  ＢＧＲ回路  
そこで、まず、通常のＢＧＲ回路について検討する。  
図３は、ＢＧＲ回路の例を示している。
【００５７】
ＢＧＲ回路は、通常、温度依存性のない出力電流Ｉｓｒｃｅを生成するために、温度の上昇に対して減少する電流成分Ｉ１を生成する回路Ａと、温度の上昇に対して増加する電流成分Ｉ２を生成する回路Ｂとを備える。
【００５８】
これら２つの回路Ａ，Ｂにより生成された電流成分Ｉ１，Ｉ２を足し合わすことにより、例えば、図４に示すように、外部電源電位Ｖｄｄ及び温度に依存しない出力電流Ｉｓｒｃｅを発生させることができる。
【００５９】
温度の上昇に対して減少する電流成分Ｉ１は、ダイオードＤ１のアノード電位をＶｄとし、抵抗Ｒ１の抵抗値をｒ１とすると、フィードバック回路の作用で、  
Ｉ１  ＝  Ｖｄ／ｒ１  
と表すことができる。
【００６０】
アノード電位Ｖｄは高温になると低下するため、温度上昇に対して電流Ｉ１は低下する。
【００６１】
また、温度の上昇に対して増加する電流成分Ｉ２は、２つのダイオードＤ２，Ｄ３のアノード間の電位差をΔＶｄとし、抵抗Ｒ２の抵抗値をｒ２とすると、フィードバック回路の作用で、  
Ｉ２  ＝  ΔＶｄ／ｒ２  
と表すことができる。
【００６２】
アノード間の電位差ΔＶｄは高温になると上昇するため、温度上昇に対して電流Ｉ２は増大する。
【００６３】
ここで、電流成分Ｉ１，Ｉ２は、ダイオードＤ１，Ｄ２，Ｄ３の面積比及び抵抗Ｒ１，Ｒ２の抵抗比に基づいて変えることができる。つまり、これら面積比及び抵抗比を調整することにより、出力電流Ｉｓｒｃｅに温度依存性を持たせることができる。
【００６４】
・  ＢＧＲ回路（改良例１）  
図５は、温度依存性を持つ出力電流Ｉｓｒｃｅを発生するＢＧＲ回路の改良例１を示している。
【００６５】
本例のＢＧＲ回路では、図３のＢＧＲ回路に対して、さらに、ＰチャネルＭＯＳトランジスタＰ５，Ｐ６、ＮチャネルＭＯＳトランジスタＮ３〜Ｎ５及びインバータＩＮＶ１からなる回路が付加されている。
【００６６】
本例によれば、制御信号Ｏｐｔ１，Ｏｐｔ２に基づいて、出力電流Ｉｓｒｃｅの温度依存性を調整することができる。
【００６７】
トランジスタＰ５は、電流成分Ｉ２の大きさ又は供給／遮断を、制御信号Ｏｐｔ１に基づいて制御する。制御信号Ｏｐｔ１により電流成分Ｉ２の大きさ又は供給／遮断が制御されることで、例えば、図６に示すように、出力電流Ｉｓｒｃｅの温度依存性（直線の傾き、絶対値の大きさなど）を自由に制御できる。
【００６８】
また、トランジスタＰ６，Ｎ３〜Ｎ５からなる回路は、新たな電流成分Ｉ３を生成する。この回路は、電流成分Ｉ３の大きさ又は供給／遮断を、制御信号Ｏｐｔ２に基づいて制御する。これにより、例えば、図６に示すように、出力電流Ｉｓｒｃｅの温度依存性（直線の傾き、絶対値の大きさなど）を自由に制御できる。
【００６９】
電流成分Ｉ３は、電流成分Ｉ１と同様に、回路Ａの温度特性に依存する。従って、例えば、図６に示すように、電流成分Ｉ１，Ｉ３は、共に、温度の上昇に対して減少する温度依存性を持つ。但し、温度依存性を示す直線の傾きや絶対値の大きさは、トランジスタのサイズの調整などにより互いに異なっている。
【００７０】
電流成分Ｉ２は、回路Ｂの温度特性に依存するため、例えば、図６に示すように、電流成分Ｉ２は、温度の上昇に対して増加する温度依存性を持つ。
【００７１】
具体例について説明する。  
制御信号Ｏｐｔ１，Ｏｐｔ２としては、“Ｈ”と“Ｌ”の２種類が存在するものとする。
【００７２】
例えば、ダイオード及びトランジスタの面積比や、抵抗の抵抗比などを調整し、図６に示すような電流Ｉ１，Ｉ２，Ｉ３が生成されるようにする。
【００７３】
この時、制御信号Ｏｐｔ１を“Ｈ”に設定し、制御信号Ｏｐｔ２を“Ｌ”に設定すると、トランジスタＰ５がオンとなり、電流成分Ｉ１，Ｉ２の合計による出力電流Ｉｓｒｃｅが生成される。従って、この電流Ｉｓｒｃｅは、図６に示すように、温度の上昇に対して減少する温度依存性を持つことになる。
【００７４】
この場合の「温度の上昇に対する電流Ｉｓｒｃｅの減少の割合（直線の傾き）」は、電流成分Ｉ１のみにより出力電流Ｉｓｒｃｅを生成する場合（Ｏｐｔ１＝Ｏｐｔ２＝“Ｌ”）における「温度の上昇に対する電流Ｉｓｒｃｅの減少の割合（電流Ｉ１を示す直線の傾き）」よりも小さくなる。
【００７５】
また、制御信号Ｏｐｔ２を“Ｈ”に設定し、制御信号Ｏｐｔ１を“Ｌ”に設定すると、トランジスタＰ５がオフ、トランジスタＮ５がオンとなり、電流成分Ｉ１から電流成分Ｉ３を差し引いた出力電流Ｉｓｒｃｅが生成される。この電流Ｉｓｒｃｅは、図６に示すように、温度の上昇に対して減少する温度依存性を持つことになる。
【００７６】
この場合の「出力電流Ｉｓｒｃｅの大きさ（直線の絶対値の大きさ）」は、電流成分Ｉ１のみにより出力電流Ｉｓｒｃｅを生成する場合（Ｏｐｔ１＝Ｏｐｔ２＝“Ｌ”）における「出力電流Ｉｓｒｃｅの大きさ（電流Ｉ１を示す直線の絶対値の大きさ）」よりも小さくなる。
【００７７】
さらに、制御信号Ｏｐｔ１，Ｏｐｔ２を共に“Ｈ”に設定すると、トランジスタＰ５，Ｎ５が共にオンとなり、電流成分Ｉ１，Ｉ２の合計から電流成分Ｉ３を差し引いた出力電流Ｉｓｒｃｅが生成される。この電流Ｉｓｒｃｅは、図６に示すように、温度の上昇に対して増加する温度依存性を持つことになる。
【００７８】
この場合の「温度の上昇に対する電流Ｉｓｒｃｅの増加の割合（直線の傾き）」は、電流成分Ｉ２のみにより出力電流Ｉｓｒｃｅを生成する場合における「温度の上昇に対する電流Ｉｓｒｃｅの増加の割合（電流Ｉ２を示す直線の傾き）」よりも小さくなる。
【００７９】
・  ＢＧＲ回路（改良例２）  
図７は、温度依存性を持つ出力電流Ｉｓｒｃｅを発生するＢＧＲ回路の改良例２を示している。
【００８０】
本例のＢＧＲ回路では、図３のＢＧＲ回路に対して、さらに、ＰチャネルＭＯＳトランジスタＰ５，Ｐ６、ＮチャネルＭＯＳトランジスタＮ３〜Ｎ５及びインバータＩＮＶ１からなる回路が付加されている。
【００８１】
本例においても、制御信号Ｏｐｔ１，Ｏｐｔ２に基づいて、出力電流Ｉｓｒｃｅの温度依存性を調整することができる。
【００８２】
但し、本例では、図５のＢＧＲ回路（改良例１）と比べると、構成要素の接続関係が異なっており、これにより、出力電流Ｉｓｒｃｅの温度依存性の制御方法も異なるものとなっている。
【００８３】
トランジスタＰ５は、電流成分Ｉ２の大きさ又は供給／遮断を、制御信号Ｏｐｔ１に基づいて制御する。制御信号Ｏｐｔ１により電流成分Ｉ２の大きさ又は供給／遮断が制御されることで、例えば、図８に示すように、出力電流Ｉｓｒｃｅの温度依存性（直線の傾き、絶対値の大きさなど）を自由に制御できる。
【００８４】
また、トランジスタＰ６，Ｎ３〜Ｎ５からなる回路は、新たな電流成分Ｉ３を生成する。この回路は、電流成分Ｉ３の大きさ又は供給／遮断を、制御信号Ｏｐｔ２に基づいて制御する。これにより、例えば、図６に示すように、出力電流Ｉｓｒｃｅの温度依存性（直線の傾き、絶対値の大きさなど）を自由に制御できる。
【００８５】
電流成分Ｉ３は、電流成分Ｉ２と同様に、回路Ｂの温度特性に依存する。従って、例えば、図８に示すように、電流成分Ｉ２，Ｉ３は、共に、温度の上昇に対して増加する温度依存性を持つ。但し、温度依存性を示す直線の傾きや絶対値の大きさは、トランジスタのサイズの調整などにより互いに異なっている。
【００８６】
電流成分Ｉ１は、回路Ａの温度特性に依存するため、例えば、図６に示すように、電流成分Ｉ１は、温度の上昇に対して減少する温度依存性を持つ。
【００８７】
具体例について説明する。  
制御信号Ｏｐｔ１，Ｏｐｔ２としては、“Ｈ”と“Ｌ”の２種類が存在するものとする。
【００８８】
また、例えば、ダイオード及びトランジスタの面積比や、抵抗の抵抗比などを調整し、図８に示すような電流Ｉ１，Ｉ２，Ｉ３が生成されるようにする。
【００８９】
この時、制御信号Ｏｐｔ１を“Ｈ”に設定し、制御信号Ｏｐｔ２を“Ｌ”に設定すると、トランジスタＰ５がオンとなり、電流成分Ｉ１，Ｉ２の合計による出力電流Ｉｓｒｃｅが生成される。従って、この電流Ｉｓｒｃｅは、図８に示すように、温度の上昇に対して増加する温度依存性を持つことになる。
【００９０】
この場合の「温度の上昇に対する電流Ｉｓｒｃｅの増加の割合（直線の傾き）」は、電流成分Ｉ２のみにより出力電流Ｉｓｒｃｅを生成する場合における「温度の上昇に対する電流Ｉｓｒｃｅの増加の割合（電流Ｉ２を示す直線の傾き）」よりも小さくなる。
【００９１】
また、制御信号Ｏｐｔ２を“Ｈ”に設定し、制御信号Ｏｐｔ１を“Ｌ”に設定すると、トランジスタＰ５がオフ、トランジスタＮ５がオンとなり、電流成分Ｉ１から電流成分Ｉ３を差し引いた出力電流Ｉｓｒｃｅが生成される。この電流Ｉｓｒｃｅは、図８に示すように、温度の上昇に対して減少する温度依存性を持つことになる。
【００９２】
この場合の「温度の上昇に対する電流Ｉｓｒｃｅの減少の割合（直線の傾き）」は、電流成分Ｉ１のみにより出力電流Ｉｓｒｃｅを生成する場合における「温度の上昇に対する電流Ｉｓｒｃｅの減少の割合（電流Ｉ２を示す直線の傾き）」よりも大きくなる。
【００９３】
さらに、制御信号Ｏｐｔ１，Ｏｐｔ２を共に“Ｈ”に設定すると、トランジスタＰ５，Ｎ５が共にオンとなり、電流成分Ｉ１，Ｉ２の合計から電流成分Ｉ３を差し引いた出力電流Ｉｓｒｃｅが生成される。この電流Ｉｓｒｃｅは、図８に示すように、温度の上昇に対して減少する温度依存性を持つことになる。
【００９４】
この場合の「温度の上昇に対する電流Ｉｓｒｃｅの減少の割合（直線の傾き）」は、電流成分Ｉ１のみにより出力電流Ｉｓｒｃｅを生成する場合における「温度の上昇に対する電流Ｉｓｒｃｅの減少の割合（電流Ｉ２を示す直線の傾き）」よりも小さくなる。
【００９５】
本例によるＢＧＲ回路を用いた場合、例えば、温度の上昇に対してバイアス電流Ｉｓｒｃｅを減少させることができる。本例は、温度の上昇によりＶｈが増加する場合に有効である。
【００９６】
・  その他のＢＧＲ回路（改良例３〜５）  
その他のＢＧＲ回路について簡単に説明する。
【００９７】
以下に説明する回路は、バイアス電流Ｉｓｒｃｅの温度依存性を示すラインに１箇所以上の折れ曲がり点を持たせる、というものである。
【００９８】
以下の例では、制御信号に基づいて出力電流Ｉｓｒｃｅの温度依存性の調整を行うことはできないが、当然に、改良例１，２（図５及び図９）の技術と組み合せて、温度依存性の調整を行うことができるように構成することも可能である。
【００９９】
図９は、温度依存性を持つ出力電流Ｉｓｒｃｅを発生するＢＧＲ回路の改良例３を示している。
【０１００】
本例のＢＧＲ回路の特徴は、図１０に示すように、バイアス電流Ｉｓｒｃｅの温度依存性を示すラインに１箇所の折れ曲がり点を持たせた点にある。
【０１０１】
温度Ｔ１を境にして、その温度Ｔ１よりも低い温度では、Ｖｔｅｍｐが“Ｈ”となり、電流成分Ｉ１，Ｉ２の合計から電流成分Ｉ３を差し引いたものが出力電流Ｉｓｒｃｅとなる。
【０１０２】
また、温度Ｔ１よりも高い温度では、Ｖｔｅｍｐが“Ｌ”となり、電流成分Ｉ１のみが出力電流Ｉｓｒｃｅとなる。
【０１０３】
図１１は、温度依存性を持つ出力電流Ｉｓｒｃｅを発生するＢＧＲ回路の改良例４を示している。
【０１０４】
本例のＢＧＲ回路の特徴は、図１２に示すように、バイアス電流Ｉｓｒｃｅの温度依存性を示すラインに２箇所の折れ曲がり点を持たせた点にある。
【０１０５】
温度Ｔ１を境にして、その温度Ｔ１よりも低い温度では、Ｖｔｅｍｐ１及びＶｔｅｍｐ２が共に“Ｈ”となり、電流成分Ｉ１のみが出力電流Ｉｓｒｃｅとなる。
【０１０６】
また、温度Ｔ１よりも高く、温度Ｔ２よりも低い範囲の温度では、Ｖｔｅｍｐ１が“Ｌ”、Ｖｔｅｍｐ２が“Ｈ”となり、電流成分Ｉ１，Ｉ２の合計から電流成分Ｉ３を差し引いたものが出力電流Ｉｓｒｃｅとなる。
【０１０７】
さらに、温度Ｔ２を境にして、その温度Ｔ２よりも高い温度では、Ｖｔｅｍｐ１及びＶｔｅｍｐ２が共に“Ｌ”となり、電流成分Ｉ１，Ｉ２，Ｉ４の合計から電流成分Ｉ３，Ｉ５の合計を差し引いたものが出力電流Ｉｓｒｃｅとなる。
【０１０８】
図１３は、温度依存性を持つ出力電流Ｉｓｒｃｅを発生するＢＧＲ回路の改良例５を示している。
【０１０９】
本例のＢＧＲ回路に関しても、図１４に示すように、バイアス電流Ｉｓｒｃｅの温度依存性を示すラインに２箇所の折れ曲がり点を持たせた点に特徴を有する。
【０１１０】
温度Ｔ１を境にして、その温度Ｔ１よりも低い温度では、Ｖｔｅｍｐ１が“Ｌ”、Ｖｔｅｍｐ２が“Ｈ”となり、電流成分Ｉ１，Ｉ３の合計から電流成分Ｉ２を差し引いたものが出力電流Ｉｓｒｃｅとなる。
【０１１１】
また、温度Ｔ１よりも高く、温度Ｔ２よりも低い範囲の温度では、Ｖｔｅｍｐ１及びＶｔｅｍｐ２が共に“Ｈ”となり、電流成分Ｉ１のみが出力電流Ｉｓｒｃｅとなる。
【０１１２】
さらに、温度Ｔ２を境にして、その温度Ｔ２よりも高い温度では、Ｖｔｅｍｐ１が“Ｈ”、Ｖｔｅｍｐ２が“Ｌ”となり、電流成分Ｉ１，Ｉ４の合計から電流成分Ｉ５を差し引いたものが出力電流Ｉｓｒｃｅとなる。
【０１１３】
[3]   ロウデコーダ及び読み出しワード線ドライバ  
図１５は、ロウデコーダ及び読み出しワード線ドライバの回路例を示している。
【０１１４】
本例では、アンド回路ＡＤ１は、図１の読み出しワード線ドライバ１１及びロウデコーダ１２の機能を有している。アンド回路ＡＤ１は、ロウアドレス信号及び読み出し信号ＲＥＡＤを受け、読み出しワード線ＲＷＬｉを駆動する。
【０１１５】
読み出し時には、読み出し信号ＲＥＡＤが“Ｈ”になり、選択されたロウでは、ロウアドレス信号の全てのビットが“Ｈ”になる。従って、選択されたロウに属する読み出しワード線ＲＷＬｉのみが“Ｈ”になる。
【０１１６】
[4]   カラムデコーダ  
図１６は、カラムデコーダの回路例を示している。
【０１１７】
本例では、アンド回路ＡＤ２は、図１のカラムデコーダ１３に相当している。アンド回路ＡＤ２は、カラムアドレス信号及び読み出し信号ＲＥＡＤを受け、カラム選択線ＣＳＬｊを駆動する。
【０１１８】
読み出し時には、読み出し信号ＲＥＡＤが“Ｈ”になり、選択されたカラムでは、カラムアドレス信号の全てのビットが“Ｈ”になる。従って、選択されたカラムに属するカラム選択線ＣＳＬｊのみが“Ｈ”になる。
【０１１９】
[5]   まとめ  
以上、第１実施の形態の読み出し回路によれば、読み出し時にＭＴＪ素子に与えるバイアス電流／電圧に関して、電源電位Ｖｄｄには依存させず、温度に依存させるようにしたため、読み出しマージンを向上させることができる。
【０１２０】
(2)   第２実施の形態  
本実施の形態では、読み出し時にメモリセル及びレファレンスセルのＭＴＪ素子の両端に発生する電位差がＶｈ（ＭＲ比が“０”バイアス時のＭＲ比ＭＲ０の半分になる電圧）となるように、クランプ電位Ｖｃｌｍｐの値を調整する。
【０１２１】
クランプ電位Ｖｃｌｍｐは、読み出し時にＭＴＪ素子に与えるバイアス電流／電圧の値を制限する役割を果たすもので、このクランプ電位Ｖｃｌｍｐに温度依存性を持たせる。
【０１２２】
即ち、本実施の形態では、例えば、温度の上昇に対してＶｈが減少する場合には、クランプ電位Ｖｃｌｍｐに関しても、温度の上昇に対して減少するようにする。
【０１２３】
[1]   読み出し回路  
図１７は、第２実施の形態に関わる読み出し回路を示している。
【０１２４】
メモリセルアレイＭ−ＡＲＲＡＹは、１トランジスタ−１ＭＴＪタイプのメモリセルから構成される。
【０１２５】
メモリセルを構成するトランジスタのソースは、ソース線（接地電位Ｖｓｓ）ＳＬに接続され、ドレインは、ＭＴＪ素子に接続され、ゲートは、読み出しワード線ＲＷＬ０，ＲＷＬ１，ＲＷＬ２，・・・に接続される。ＭＴＪ素子の一端は、読み出しビット線ＲＢＬ０，ＲＢＬ１，・・・に接続される。
【０１２６】
読み出しワード線ＲＷＬ０，ＲＷＬ１，ＲＷＬ２，・・・の一端は、読み出しワード線ドライバ１１に接続される。読み出し時には、ロウデコーダ１２により１つのロウが選択されるため、読み出しワード線ドライバ１１は、ロウデコーダ１２によるデコード結果に基づいて、選択されたロウに属する読み出しワード線を駆動する。
【０１２７】
読み出しビット線ＲＢＬ０，ＲＢＬ１，・・・は、カラム選択スイッチＣＳＷ及びトランスファゲートＴＧを経由して、センスアンプＳＡとしての差動アンプのプラス側入力端子に接続される。カラム選択スイッチＣＳＷのオン／オフは、カラムデコーダ１３の出力信号ＣＳＬ０，ＣＳＬ１，・・・により制御される。
【０１２８】
トランスファゲートＴＧは、差動アンプＤＩの出力信号により制御される。差動アンプＤＩのプラス側入力端子には、クランプ電位Ｖｃｌｍｐが入力され、マイナス側入力端子には、読み出しビット線ＲＢＬ０，ＲＢＬ１，・・・のうち、選択された１つの読み出しビット線の電位が入力される。
【０１２９】
電流源Ｉ１は、読み出し時に、トランスファゲートＴＧを経由して、選択されたメモリセルのＭＴＪ素子にバイアス電流を供給する。ＭＴＪ素子にバイアス電流が流れることにより、センスアンプＳＡとしての差動アンプのプラス側入力端子の電位は、ＭＴＪ素子のデータに応じた値となる。
【０１３０】
レファレンスセルアレイＤ−ＡＲＲＡＹは、メモリセルアレイＭ−ＡＲＲＡＹと同様に、１トランジスタ−１ＭＴＪタイプのメモリセルから構成される。
【０１３１】
レファレンスセルを構成するトランジスタのソースは、ソース線（接地電位Ｖｓｓ）ＳＬに接続され、ドレインは、ＭＴＪ素子に接続され、ゲートは、読み出しワード線ＲＷＬ０，ＲＷＬ１，ＲＷＬ２，・・・に接続される。ＭＴＪ素子の一端は、レファレンスビット線ＤＢＬ０，ＤＢＬ１，・・・に接続される。
【０１３２】
レファレンスビット線ＤＢＬ０，ＤＢＬ１，・・・は、選択スイッチＳＷ及びトランスファゲートＴＧを経由して、センスアンプＳＡとしての差動アンプのマイナス側入力端子に接続される。選択スイッチＳＷのオン／オフは、読み出し信号ＲＥＡＤにより制御される。
【０１３３】
トランスファゲートＴＧは、差動アンプＤＩの出力信号により制御される。差動アンプＤＩのプラス側入力端子には、クランプ電位Ｖｃｌｍｐが入力され、マイナス側入力端子には、レファレンスビット線ＤＢＬ０，ＤＢＬ１，・・・の電位が入力される。
【０１３４】
ここで、読み出し時には、読み出し信号ＲＥＡＤが“Ｈ”になるため、レファレンスセルによりデータ読み出しに必要なレファレンス電位が生成される。
【０１３５】
例えば、レファレンスビット線ＤＢＬ０に接続されるレファレンスセルのＭＴＪ素子の状態は、全て“０”（反平行状態）に設定され、レファレンスビット線ＤＢＬ１に接続されるレファレンスセルのＭＴＪ素子の状態は、全て“１”（平行状態）に設定される。
【０１３６】
この場合、読み出し時に、電流源Ｉ２，Ｉ３により、選択されたロウに属するレファレンスセルのＭＴＪ素子にバイアス電流が供給されると、センスアンプＳＡとしての差動アンプのマイナス側入力端子には、読み出しに必要なレファレンス電位が入力される。
【０１３７】
以上のような読み出し回路において、本発明の例では、読み出し時に、メモリセル及びレファレンスセルのＭＴＪ素子の両端に発生する電位差（バイアス電圧）がＶｈとなるように、クランプ電位Ｖｃｌｍｐの値を調整する。
【０１３８】
[2]   電流源回路  
図１８は、図１７の電流源Ｉ１，Ｉ２，Ｉ３を含む電流源回路の例を示している。
【０１３９】
Ｉｓｒｃｅは、例えば、ＢＧＲ回路から出力される出力電流である。ここで用いるＢＧＲ回路は、第１実施の形態とは異なり、図３に示すような温度依存性を持たない出力信号Ｉｓｒｃｅを発生するものとする。つまり、本例では、Ｉｓｒｃｅは、温度に依存しない定電流である。
【０１４０】
定電流Ｉｓｒｃｅは、領域Ｘ内のカレントミラー回路（トランジスタＮ１，Ｎ２）を経由して、トランジスタＰ４に流れる。
【０１４１】
また、トランジスタＰ４と電流源Ｉ１，Ｉ２，Ｉ３を構成するトランジスタＰ１，Ｐ２，Ｐ３とは、カレントミラー回路を構成しているため、これらトランジスタＰ１，Ｐ２，Ｐ３にも、定電流Ｉｓｒｃｅが流れる。
【０１４２】
従って、読み出し時に、選択されたメモリセルには、定電流Ｉｓｒｃｅをクランプ電位Ｖｃｌｍｐにより制限したバイアス電流が供給されることになる。一方、読み出し時に、選択された２つのレファレンスセル（“０”セル及び“１”セル）には、定電流Ｉｓｒｃｅ×２をクランプ電位Ｖｃｌｍｐにより制限したバイアス電流が供給される。
【０１４３】
ここで、バイアス電流を、外部電源電位Ｖｄｄに依存させずに、温度に依存させるためには、クランプ電位Ｖｃｌｍｐを生成する回路として、例えば、図５、図７、図９、図１１又は図１３に示すようなＢＧＲ回路を用いればよい。
【０１４４】
即ち、例えば、図５、図７、図９、図１１又は図１３に示すようなＢＧＲ回路の出力電流Ｉｓｒｃｅを、図１９に示すような電流／電圧変換回路１４により電圧に変換し、この電圧からクランプ電位Ｖｃｌｍｐを生成する。
【０１４５】
この場合、例えば、温度の上昇に対して電流Ｉｓｒｃｅが減少するように設定すれば、温度の上昇に対してクランプ電位Ｖｃｌｍｐも小さくなり、また、温度の上昇に対して電流Ｉｓｒｃｅが増加するように設定すれば、温度の上昇に対してクランプ電位Ｖｃｌｍｐも大きくなる。
【０１４６】
また、バイアス電流を、外部電源電位Ｖｄｄに依存させずに、温度に依存させるためには、クランプ電位Ｖｃｌｍｐを発生する回路として、例えば、図２０に示すようなクランプ電位発生回路２０を用いてもよい。
【０１４７】
このクランプ電位発生回路２０は、図５のＢＧＲ回路を応用した回路であり、図５のＢＧＲ回路の出力端子に、その出力電流を電圧（クランプ電位Ｖｃｌｍｐ）に変換するための抵抗素子を接続したものである。
【０１４８】
この場合、例えば、図２１に示すように、温度の上昇に対してクランプ電位Ｖｃｌｍｐを小さくすることも、また、温度の上昇に対してクランプ電位Ｖｃｌｍｐを大きくすることも可能である。
【０１４９】
なお、図７、図９、図１１又は図１３に示すＢＧＲ回路の出力端子に抵抗素子を接続し、その出力電流を電圧（クランプ電位Ｖｃｌｍｐ）に変換するようにしてもよい。
【０１５０】
[3]   ロウデコーダ及び読み出しワード線ドライバ  
ロウデコーダ及び読み出しワード線ドライバは、第１実施の形態と同様に、図１５に示すような構成のアンド回路ＡＤ１から構成できる。
【０１５１】
[4]   カラムデコーダ  
カラムデコーダは、第１実施の形態と同様に、図１６に示すような構成のアンド回路ＡＤ２から構成できる。
【０１５２】
[5]   まとめ  
以上、第２実施の形態の読み出し回路によれば、読み出し時にＭＴＪ素子に与えるバイアス電流／電圧を制限するためのクランプ電位Ｖｃｌｍｐに関して、電源電位Ｖｄｄには依存させず、温度に依存させるようにしたため、読み出しマージンを向上させることができる。
【０１５３】
(3)   第３実施の形態  
本実施の形態は、上述の第１及び第２実施の形態の応用例に関する。
【０１５４】
読み出しマージン、即ち、センスアンプに入力される“０”データと“１”データの信号差を最大にするには、ＭＴＪ素子に与えるバイアス電流(Current Conveyor)を、ＭＴＪ素子のコンダクタンスと同程度に設定すればよい。
【０１５５】
そして、このバイアス電流が常にＭＴＪ素子のコンダクタンスと同程度になるように、バイアス電流の温度依存性を調節する。
【０１５６】
即ち、ＭＴＪ素子のＭＲ比は、温度の上昇に対して低下し、また、ＭＴＪ素子の抵抗値も、温度の上昇に対して低下するため、バイアス電流に関しては、その値が温度の上昇に対して増加する、という温度依存性を持たせる。
【０１５７】
例えば、図７の回路を例にとると、制御信号Ｏｐｔ１＝“Ｈ”，制御信号Ｏｐｔ２＝“Ｌ”に設定し、バイアス電流が温度の上昇に対して増加するようにする。
【０１５８】
図２２は、温度の上昇に対して増加するバイアス電流Ｉｓｒｃｅを生成するのに適したＢＧＲ回路の例を示している。
【０１５９】
このバイアス電流Ｉｓｒｃｅは、例えば、図２（第１実施の形態）又は図１８（第２実施の形態）に示すような読み出し回路に供給される。
【０１６０】
本例のＢＧＲ回路では、図２３に示すように、バイアス電流Ｉｓｒｃｅの温度依存性を示すラインに２箇所の折れ曲がり点を持たせている。
【０１６１】
また、本例のＢＧＲ回路では、今まで説明してきたＢＧＲ回路の例とは異なり、電流成分Ｉ１，Ｉ２，Ｉ４に関しては、温度の上昇に対して増加し、電流成分Ｉ３，Ｉ５に関しては、温度の上昇に対して減少するように構成されている。
【０１６２】
温度Ｔ１を境にして、その温度Ｔ１よりも低い温度では、Ｖｔｅｍｐ１及びＶｔｅｍｐ２が共に“Ｈ”となり、電流成分Ｉ１のみが出力電流Ｉｓｒｃｅとなる。
【０１６３】
また、温度Ｔ１よりも高く、温度Ｔ２よりも低い範囲の温度では、Ｖｔｅｍｐ１が“Ｌ”、Ｖｔｅｍｐ２が“Ｈ”となり、電流成分Ｉ１，Ｉ２の合計から電流成分Ｉ３を差し引いたものが出力電流Ｉｓｒｃｅとなる。
【０１６４】
さらに、温度Ｔ２を境にして、その温度Ｔ２よりも高い温度では、Ｖｔｅｍｐ１及びＶｔｅｍｐ２が共に“Ｌ”となり、電流成分Ｉ１，Ｉ２，Ｉ４の合計から電流成分Ｉ３，Ｉ５の合計を差し引いたものが出力電流Ｉｓｒｃｅとなる。
【０１６５】
第３実施の形態の読み出し回路によれば、読み出し時にＭＴＪ素子に与えるバイアス電流／電圧に関して、温度の上昇に対して増加する温度依存性を持たせたため、読み出しマージンを向上させることができる。
【０１６６】
(4)   第４実施の形態  
本実施の形態は、バイアス電流／電圧、又は、クランプ電位をモニタするためのモニタ回路を設けた点、さらに、これらバイアス電流／電圧、又は、クランプ電位の温度特性の評価及びチューニングを行う設定回路を設けた点に特徴を有する。
【０１６７】
[1]   モニタ回路  
例えば、上述の第１実施の形態では、図５、図７、図９、図１１又は図１３のＢＧＲ回路から出力電流Ｉｓｒｃｅが出力される。そこで、この出力電流Ｉｓｒｃｅを、図２４に示すようなモニタ回路（カレントミラー回路）で受け、例えば、モニタパッドへこの出力電流Ｉｓｒｃｅを導く。
【０１６８】
また、例えば、上述の第２実施の形態では、図１９に示す電流／電圧変換回路により電流Ｉｓｒｃｅを電圧に変換する前に、この電流Ｉｓｒｃｅを、図２４に示すようなモニタ回路（カレントミラー回路）で受け、例えば、モニタパッドへこの出力電流Ｉｓｒｃｅを導く。
【０１６９】
そして、例えば、テスタの端子をモニタパッドに接続し、電流Ｉｓｒｃｅの測定を行う。
【０１７０】
電流Ｉｓｒｃｅの温度特性を評価し、この温度特性が最適になるように、例えば、図５又は図７に示す制御信号Ｏｐｔ１，Ｏｐｔ２の値を決定することにより、温度特性のチューニングを行う。
【０１７１】
ここで、電流Ｉｓｒｃｅの温度特性のチューニングは、例えば、ダイソートテストや、リダンダンシイプロセスなどによる不良セル、不良ロウ又は不良カラムの救済を行うときに同時に行うのがよい。
【０１７２】
従って、電流Ｉｓｒｃｅの温度特性の評価については、例えば、チップをパッケージ内に封止する前に予め行っておく。
【０１７３】
また、このように、電流Ｉｓｒｃｅの温度特性の評価をパッケージング前に行っておけば、モニタパッドに関しては、パッケージング時にワイヤボンディングする必要がないため、このモニタパッドに保護回路を付ける必要もなくなる。
【０１７４】
但し、このモニタパッドを、保護回路が接続される通常のパッド（入出力パッドなど）として使用できるようにすることは全く構わないし、また、単に、パッケージング後に温度特性の評価ができるように、このモニタパッドに対してワイヤボンディングを行ってもよい。
【０１７５】
[2]   設定回路  
温度特性のチューニングは、図５又は図７に示す制御信号Ｏｐｔ１，Ｏｐｔ２により実行する。
【０１７６】
制御信号Ｏｐｔ１，Ｏｐｔ２の値は、例えば、図２５に示すような設定回路により設定される。
【０１７７】
この設定回路の例では、制御信号Ｏｐｔｋ（ｋ＝１，２）の値は、記憶部Ｍ内のフューズ素子にフューズデータとして記憶される。また、この設定回路を用いる場合、温度特性の評価も、この設定回路を用いて行うことができる。
【０１７８】
まず、ＲＳＳＥＴ＝“Ｈ”、ｂＲＳＳＥＴ＝“Ｌ”にすると、チップ外部のテスタから設定回路１６内にデータＤ＜ｋ＞が入力される。この後、ＲＳＳＥＴ＝“Ｌ”、ｂＲＳＳＥＴ＝“Ｈ”にすると、データＤ＜ｋ＞は、ラッチ回路ＬＡＴＣＨにラッチされる。
【０１７９】
そして、ＲＳＴＥＳＴ＝“Ｈ”、ｂＲＳＴＥＳＴ＝“Ｌ”にすると、ラッチ回路ＬＡＴＣＨにラッチされたデータＤ＜ｋ＞は、制御信号Ｏｐｔｋ，ｂＯｐｔｋとして設定回路１６から出力される。
【０１８０】
このような方法により制御信号Ｏｐｔｋ（ｋ＝１，２）の値を変え、温度特性の評価を行う。
【０１８１】
この評価により最も良いと思われる温度特性が得られる制御信号Ｏｐｔｋの値を決定し、これを記憶部Ｍ内のフューズ素子に記憶させる（チューニング情報のプログラミング）。
【０１８２】
ここで、フューズ素子がレーザ溶断タイプである場合には、レーザブローによりフューズプログラムを行う。
【０１８３】
なお、フューズ素子は、電気的に書き込みが可能な電気的フューズ(Electrically fuse)であってもよい。
【０１８４】
ところで、通常動作時には、常に、ＲＳＴＥＳＴ＝“Ｌ”、ｂＲＳＴＥＳＴ＝“Ｈ”に設定されているため、記憶部Ｍに記憶されたフューズデータは、制御信号Ｏｐｔｋとして設定回路１６から出力される。本例では、フューズ素子が切断されている場合には、制御信号Ｏｐｔｋは、“Ｈ”となり、フューズ素子が切断されていない場合には、制御信号Ｏｐｔｋは、“Ｌ”となる。
【０１８５】
制御信号Ｏｐｔｋ（ｋ＝１，２）の値は、例えば、図２６に示すような設定回路によっても設定できる。
【０１８６】
この設定回路の例では、制御信号Ｏｐｔｋの値は、記憶部Ｍ内のＭＴＪ素子に記憶される。
【０１８７】
この設定回路を用いた温度特性の評価及びチューニングのプロセスに関しては、既に説明した図２５の設定回路と同じであるため、ここでは、その説明については、省略する。
【０１８８】
本例の設定回路では、ＭＴＪ素子にチューニング情報をプログラムする方法に特徴を有する。
【０１８９】
チューニング情報のプログラミングは、ＭＴＪ素子のトンネル絶縁層（トンネルバリア）の破壊により行われる。つまり、本例は、ＭＴＪ素子をアンチフューズとして用いる場合の例である。
【０１９０】
ＭＴＪ素子に対するプログラミングは、制御信号ＲＳＰＲＯを“Ｈ”に設定し、チップ外部から設定回路１６内にデータＤ＜ｋ＞を入力させることにより行う。
【０１９１】
例えば、データＤ＜ｋ＞が“１”（＝“Ｈ”）のとき、ＮＡＮＤゲート回路ＮＡＮＤの出力信号は、“０”（＝“Ｌ”）となる。従って、ＭＴＪ素子に過大電流が流れ、ＭＴＪ素子のトンネル絶縁層が破壊される。この場合、通常動作時に設定回路１６から出力される制御信号Ｏｐｔｋは、“Ｈ”となる。
【０１９２】
また、例えば、データＤ＜ｋ＞が“０”（＝“Ｌ”）のとき、ＮＡＮＤゲート回路ＮＡＮＤの出力信号は、“１”（＝“Ｈ”）となる。従って、ＭＴＪ素子に過大電流が流れることはなく、ＭＴＪ素子のトンネル絶縁層が破壊されることもない。この場合、通常動作時に設定回路１６から出力される制御信号Ｏｐｔｋは、“Ｌ”となる。
【０１９３】
[3]   まとめ  
第４実施の形態によれば、バイアス電流／電圧、又は、クランプ電位をモニタするためのモニタ回路、さらには、これらバイアス電流／電圧、又は、クランプ電位の温度特性の評価及びチューニングを行う設定回路を設けたことにより、バイアス電流／電圧、又は、クランプ電位に関して、チップごとに、最適な温度特性を持たせることができる。
【０１９４】
(5)   第５実施の形態  
上述の第１及び第２実施の形態（図１及び図１７）では、レファレンス電位は、ＭＴＪ素子を用いて生成する。
【０１９５】
即ち、読み出し時には、“０”状態のメモリセルと“１”状態のメモリセルとが並列接続された形にし、これらメモリセルのコンダクタンスの平均値を用いてレファレンス電位を生成する。
【０１９６】
本実施の形態では、上述の第１及び第２実施の形態のように、メモリセルアレイ内のＭＴＪ素子を用いてレファレンス電位を生成するのではなく、メモリセルアレイ外のＭＴＪ素子を有するレファレンス電位発生回路、又は、ＭＴＪ素子を有しないレファレンス電位発生回路を用いて、レファレンス電位を生成することを前提とする。
【０１９７】
このような場合において、レファレンス電位発生回路から出力されるレファレンス電位に温度依存性を持たせる。
【０１９８】
ここで、メモリセルアレイを構成するＭＴＪ素子のＭＲ比は、温度の上昇に対して低下し、また、ＭＴＪ素子の抵抗値も、温度の上昇に対して低下するため、バイアス電流に関しては、その値が温度の上昇に対して増加する、という温度依存性を持たせる。
【０１９９】
そこで、レファレンス電位に関しても、その値が温度の上昇に対して増加する、という温度依存性を持たせる。
【０２００】
図２７は、第５実施の形態に関わる読み出し回路を示している。
【０２０１】
この読み出し回路では、レファレンス電位発生回路１７により、温度依存性を持つレファレンス電位Ｖｒｅｆを発生する。このレファレンス電位Ｖｒｅｆは、センスアンプＳ／Ａとしての差動アンプのマイナス側入力端子に入力される。
【０２０２】
ここで、例えば、レファレンス電位発生回路１７に図７のＢＧＲ回路を使用した場合には、制御信号Ｏｐｔ１＝“Ｈ”，制御信号Ｏｐｔ２＝“Ｌ”に設定し、出力電流が温度の上昇に対して増加するようにする。そして、この出力電流を電圧に変換して、レファレンス電位Ｖｒｅｆを発生させる。
【０２０３】
温度の上昇に対して増加する出力電流を生成するのに適したＢＧＲ回路については、例えば、図２２に示される。
【０２０４】
図２２のＢＧＲ回路の出力電流Ｉｓｒｃｅを、例えば、図１９に示すような電流／電圧変換回路と同じ構成の回路を用いて電圧に変換し、レファレンス電位Ｖｒｅｆを発生させる。
【０２０５】
このＢＧＲ回路では、図２３に示すように、出力電流Ｉｓｒｃｅの温度依存性を示すラインに２箇所の折れ曲がり点を持たせている。
【０２０６】
電流成分Ｉ１，Ｉ２，Ｉ４に関しては、温度の上昇に対して増加し、電流成分Ｉ３，Ｉ５に関しては、温度の上昇に対して減少するように構成されている。
【０２０７】
温度Ｔ１を境にして、その温度Ｔ１よりも低い温度では、Ｖｔｅｍｐ１及びＶｔｅｍｐ２が共に“Ｈ”となり、電流成分Ｉ１のみが出力電流Ｉｓｒｃｅとなる。
【０２０８】
また、温度Ｔ１よりも高く、温度Ｔ２よりも低い範囲の温度では、Ｖｔｅｍｐ１が“Ｌ”、Ｖｔｅｍｐ２が“Ｈ”となり、電流成分Ｉ１，Ｉ２の合計から電流成分Ｉ３を差し引いたものが出力電流Ｉｓｒｃｅとなる。
【０２０９】
さらに、温度Ｔ２を境にして、その温度Ｔ２よりも高い温度では、Ｖｔｅｍｐ１及びＶｔｅｍｐ２が共に“Ｌ”となり、電流成分Ｉ１，Ｉ２，Ｉ４の合計から電流成分Ｉ３，Ｉ５の合計を差し引いたものが出力電流Ｉｓｒｃｅとなる。
【０２１０】
なお、センスアンプＳ／Ａとしての差動アンプのマイナス側入力端子に入力されるレファレンス電位Ｖｒｅｆに関しては、例えば、図２８に示すような回路により生成してもよい。
【０２１１】
この場合、クランプ電位Ｖｃｌｍｐに温度依存性を持たせることにより、レファレンス電位Ｖｒｅｆにも温度依存性を持たせることが可能である。クランプ電位Ｖｃｌｍｐに温度依存性を持たせる例については、既に、第２実施の形態で説明したので、ここでは、その詳細な説明については、省略する。
【０２１２】
第５実施の形態によれば、読み出し時に、レファレンス電位発生回路から出力されるレファレンス電位に関して、温度の上昇に対して増加する温度依存性を持たせたため、読み出しマージンを向上させることができる。
【０２１３】
(6)   第６実施の形態  
本実施の形態は、バイアス電流／電圧、クランプ電位、又は、レファレンス電位の温度依存性を、ＢＧＲ回路を構成する抵抗素子の抵抗値の調整により制御しようとするものである。
【０２１４】
図２９は、第６実施の形態に関わるＢＧＲ回路を示している。
【０２１５】
このＢＧＲ回路は、温度の上昇に対して減少する電流成分Ｉ１を生成する回路Ａと、温度の上昇に対して増加する電流成分Ｉ２を生成する回路Ｂとを備える。
【０２１６】
これら２つの回路Ａ，Ｂにより生成された電流成分Ｉ１，Ｉ２を足し合わすことにより、任意の温度特性を持つ出力電流Ｉｓｒｃｅを発生させることができる。
【０２１７】
温度の上昇に対して減少する電流成分Ｉ１は、ダイオードＤ１のアノード電位をＶｄとし、抵抗Ｒ１−１，Ｒ１−２，Ｒ１−３による抵抗値をｒ１とすると、フィードバック回路の作用で、  
Ｉ１  ＝  Ｖｄ／ｒ１  
と表すことができる。
【０２１８】
但し、抵抗値ｒ１は、抵抗Ｒ１−１，Ｒ１−２，Ｒ１−３の抵抗値ｒ１−１，ｒ１−２，ｒ１−３がそれぞれ異なる場合、制御信号Ｏｐｔ＜１＞，Ｏｐｔ＜２＞，Ｏｐｔ＜３＞の値に応じて、７通りの値をとることができる。
【０２１９】
また、温度の上昇に対して増加する電流成分Ｉ２は、２つのダイオードＤ２，Ｄ３のアノード間の電位差をΔＶｄとし、抵抗Ｒ２の抵抗値をｒ２とすると、フィードバック回路の作用で、  
Ｉ２  ＝  ΔＶｄ／ｒ２  
と表すことができる。
【０２２０】
ここで、本例では、制御信号Ｏｐｔ＜１＞，Ｏｐｔ＜２＞，Ｏｐｔ＜３＞の値を制御することにより、出力電流Ｉｓｒｃｅに温度依存性を持たせることができる。
【０２２１】
なお、本例では、制御信号Ｏｐｔ＜１＞，Ｏｐｔ＜２＞，Ｏｐｔ＜３＞の数は、３つであるが、制御信号の数に関しては、いくつであっても構わない。
【０２２２】
具体例について説明する。
【０２２３】
出力電流Ｉｓｒｃｅに関して、  
Ｉｓｒｃｅ  ＝  Ｉ１＋α・Ｉ２
＝  Ｖｄ／ｒ１’  ＋  α・ΔＶｄ／ｒ２  
ｒ１  ＝  ｒ１’  
が温度依存性を持たない状態であるとする。
【０２２４】
ここで、説明を簡単にするため、抵抗Ｒ１−１，Ｒ１−２，Ｒ１−３の抵抗値ｒ１−１，ｒ１−２，ｒ１−３は、全て同じ値ｒであるものとする。ｒ１’は、ｒ／２に相当するものとする。
【０２２５】
この場合、例えば、制御信号Ｏｐｔ＜１＞，Ｏｐｔ＜２＞，Ｏｐｔ＜３＞の全てを“Ｈ”に設定し、抵抗値ｒ１’をｒ１’’（＝ｒ／３  ＜  ｒ１’）に変えると、温度の上昇に対して減少する電流成分Ｉ１が多くなるので、結果として、出力電流Ｉｓｒｃｅは、温度の上昇に対して減少するような特性を持つことになる。
【０２２６】
また、例えば、制御信号Ｏｐｔ＜１＞，Ｏｐｔ＜２＞，Ｏｐｔ＜３＞のうちの１つのみを“Ｈ”に設定し、抵抗値ｒ１’をｒ１’’’（ｒ＞ｒ１’）に変えると、温度の上昇に対して減少する電流成分Ｉ１が少なくなるので、結果として、出力電流Ｉｓｒｃｅは、温度の上昇に対して増加するような特性を持つことになる。
【０２２７】
なお、本例では、温度の上昇に対して減少する電流成分Ｉ１を生成する回路Ａ内の抵抗素子の抵抗値を調整したが、例えば、温度の上昇に対して増加する電流成分Ｉ２を生成する回路Ｂ内の抵抗素子の抵抗値を調整してもよいし、両者を組み合せてもよい。
【０２２８】
温度の上昇に対して増加する電流成分Ｉ２を生成する回路Ｂ内の抵抗素子Ｒ２の抵抗値ｒ２を変える場合を考える。
【０２２９】
この場合、例えば、抵抗値ｒ２をｒ２’（＜ｒ２）に変えると、温度の上昇に対して増加する電流成分Ｉ２が多くなるので、結果として、出力電流Ｉｓｒｃｅは、温度の上昇に対して増加するような特性を持つことになる。
【０２３０】
また、例えば、抵抗値ｒ２をｒ２’’（＞ｒ２）に変えると、温度の上昇に対して増加する電流成分Ｉ２が少なくなるので、結果として、出力電流Ｉｓｒｃｅは、温度の上昇に対して減少するような特性を持つことになる。
【０２３１】
第６実施の形態によれば、制御信号を用いて、ＢＧＲ回路を構成する抵抗素子の抵抗値を切り替え、温度の上昇に対して減少する電流成分Ｉ１、及び、温度の上昇に対して増加する電流成分Ｉ２のうちの少なくとも１つを変えることにより、所望の温度依存性を持つバイアス電流／電圧、クランプ電位、又は、レファレンス電位を生成できる。
【０２３２】
(7)   第７実施の形態  
本実施の形態は、読み出し時にＭＴＪ素子に与えるバイアス電流／電圧の最適値及びクランプ電圧の最適値を探索する探索回路に関する。
【０２３３】
(1)  探索回路  
例えば、図３０に示すように、探索回路２２は、２種類のクランプ電位ＶｃｌｍｐＡ，ＶｃｌｍｐＢを生成する電位発生回路１８と、バイアス電流／電圧の最適値及びクランプ電圧の最適値を探索し、探索結果としての出力信号Ｒｅｔａｉｎを出力する信号差比較回路１９と、バイアス電流／電圧の最適値及びクランプ電圧の最適値を設定コードとして記憶し、通常の読み出し動作時にこの設定コードを出力する設定コード出力回路２３とから構成される。
【０２３４】
[1]   電位発生回路  
まず、図３１に示すような電位発生回路１８を用いて、２種類のクランプ電位ＶｃｌｍｐＡ，ＶｃｌｍｐＢを生成する。電流源ＢＧＲは、例えば、ＢＧＲ回路により構成される。
【０２３５】
そして、例えば、ＶｃｌｍｐＡ＜ＶｃｌｍｐＢの関係を発生させる場合には、抵抗ＲＡの抵抗値ｒＡと抵抗値ＲＢの抵抗値ｒＢとの関係は、ｒＡ＜ｒＢに設定する。
【０２３６】
制御信号Ｓ０，Ｓ１，Ｓ２，Ｓ３を制御することにより、抵抗ＲＡ，ＲＢに流れる電流量を制御し、クランプ電位ＶｃｌｍｐＡ，ＶｃｌｍｐＢの値を変えることができる。
【０２３７】
例えば、制御信号Ｓ０を受けるトランジスタのサイズ（×１）に対して、制御信号Ｓ１を受けるトランジスタのサイズをその２倍（×２）とし、制御信号Ｓ２を受けるトランジスタのサイズをその４倍（×４）とし、制御信号Ｓ３を受けるトランジスタのサイズをその８倍（×８）とする。
【０２３８】
この場合には、制御信号Ｓ０，Ｓ１，Ｓ２，Ｓ３のうちの１つを“Ｈ”にすることで、クランプ電位ＶｃｌｍｐＡ，ＶｃｌｍｐＢの値を変えることができる。
【０２３９】
なお、制御信号Ｓ０，Ｓ１，Ｓ２，Ｓ３は、例えば、バイナリカウンタから出力され、例えば、制御信号Ｓ０から順に“Ｈ”になる。
【０２４０】
[2]   信号差比較回路  
次に、図３２に示すような信号差比較回路１９を用いて、２種類のクランプ電位ＶｃｌｍｐＡ，ＶｃｌｍｐＢのうちのどちらを用いたほうが、現在の温度（特定温度）におけるバイアス電流／電圧の最適値及びクランプ電圧の最適値が得られるか、を探索する。
【０２４１】
ここで、バイアス電流／電圧の最適値及びクランプ電圧の最適値とは、異なる状態の２つの磁気抵抗効果素子（レプリカ）からそれぞれ得られる信号の信号差が最大になる値のことである。
【０２４２】
即ち、この回路により、２種類のクランプ電位ＶｃｌｍｐＡ，ＶｃｌｍｐＢのうちのどちらを用いたほうが、“１”データと“０”データとの信号差を大きくとれるか、を判定する。
【０２４３】
メモリセルと同一形状のレプリカとしての“１”状態のＭＴＪ素子と“０”状態のＭＴＪ素子を用意し、クランプ電位ＶｃｌｍｐＡを用いたときの“０”状態のＭＴＪ素子に流れる電流値と“１”状態のＭＴＪ素子に流れる電流値との差を電圧変換した信号を生成する。
【０２４４】
この信号は、差動アンプのプラス側入力端子に入力される。
【０２４５】
また、メモリセルと同一形状のレプリカとしての“１”状態のＭＴＪ素子と“０”状態のＭＴＪ素子を用意し、クランプ電位ＶｃｌｍｐＢを用いたときの“０”状態のＭＴＪ素子に流れる電流値と“１”状態のＭＴＪ素子に流れる電流値との差を電圧変換した信号を生成する。
【０２４６】
この信号は、差動アンプのマイナス側入力端子に入力される。
【０２４７】
そして、差動アンプにより両信号を比較する。
【０２４８】
クランプ電位ＶｃｌｍｐＡを用いたときの信号差がクランプ電位ＶｃｌｍｐＢを用いたときの信号差よりも大きい場合には、差動アンプの出力信号Ｒｅｔａｉｎは、“Ｈ”になる。一方、クランプ電位ＶｃｌｍｐＢを用いたときの信号差がクランプ電位ＶｃｌｍｐＡを用いたときの信号差よりも大きい場合には、差動アンプの出力信号Ｒｅｔａｉｎは、“Ｌ”になる。
【０２４９】
Ｒｅｔａｉｎが“Ｈ”になったときには、バイナリカウンタ２１の出力信号の値をカウントアップし、クランプ電位ＶｃｌｍｐＡ，ＶｃｌｍｐＢの値を変える。即ち、例えば、制御信号Ｓ０が“Ｈ”のときに、Ｒｅｔａｉｎが“Ｈ”になると、この後、制御信号Ｓ１を“Ｈ”にして、再び、２種類のクランプ電位ＶｃｌｍｐＡ，ＶｃｌｍｐＢを用いたときの信号差の比較を行う。
【０２５０】
そして、例えば、Ｒｅｔａｉｎが“Ｌ”になったときのクランプ電位ＶｃｌｍｐＢを、特定温度におけるＭＴＪ素子に対するバイアス電流／電圧の最適値及びクランプ電圧の最適値がそれぞれ得られる値として選択する。
【０２５１】
この最適値は、設定コードとして、設定コード出力回路２３内に記憶され、かつ、通常の読み出し動作時には、その出力コードは、設定コード出力回路２３から出力される。
【０２５２】
なお、クランプ電位ＶｃｌｍｐＡ，ＶｃｌｍｐＢの値としては、例えば、上述したように、初期値としては、最も低い値に設定しておき、カウントアップにより、次第に高い値に遷移するようにする。
【０２５３】
また、これに代えて、例えば、クランプ電位ＶｃｌｍｐＡ，ＶｃｌｍｐＢの初期値を最も高い値に設定しておき、Ｒｅｔａｉｎが“Ｌ”のときに、カウントダウンにより、次第に低い値にシフトさせ、Ｒｅｔａｉｎが“Ｈ”になったときのクランプ電位ＶｃｌｍｐＡを、特定温度におけるＭＴＪ素子に対するバイアス電流／電圧の最適値及びクランプ電圧の最適値が得られる値として選択するようにしてもよい。
【０２５４】
[3]   探索回路を含んだＭＲＡＭチップの例  
図３３は、探索回路を含んだＭＲＡＭチップのブロック図の例を示している。
【０２５５】
ＭＲＡＭチップ３０Ａは、図３０乃至図３２に示すような探索回路２２を含んでいる。
【０２５６】
制御入力端子に制御信号が入力され、例えば、読み出し時におけるバイアス電流／電圧の最適値及びクランプ電圧の最適値を探索する探索モードになると、モードセレクタ３２は、探索モードを選択し、これをシーケンサ３３に伝える。クロック発生器及びカウンタ３４は、シーケンサ３３からの信号を受けて、クロック信号ＣＬＫを出力する。探索回路２２は、クロック信号ＣＬＫに同期して、設定コード（探索時にはテスト信号となる）を出力し、読み出し時におけるバイアス電流／電圧の最適値及びクランプ電圧の最適値を探索する。
【０２５７】
一方、通常の読み出し動作時には、探索回路２２内の設定コード出力回路は、バイアス電流／電圧の最適値及びクランプ電圧の最適値を示す設定コードを出力する。この設定コードは、バイアス電流／電圧源及びクランプ電圧源３５に与えられる。バイアス電流／電圧源及びクランプ電圧源３５は、この設定コードに基づいて、最適なバイアス電流／電圧及びクランプ電圧を生成する。
【０２５８】
[4]   探索回路を含んだコントローラとＭＲＡＭチップとからなるメモリシステムの例  
図３４は、探索回路を含んだコントローラとＭＲＡＭチップとからなるメモリシステムの例を示している。図３５は、図３４のＭＲＡＭチップの例を示している。
【０２５９】
コントローラ３１は、図３０乃至図３２に示すような探索回路２２を含んでいる。
【０２６０】
読み出し時におけるバイアス電流／電圧の最適値及びクランプ電圧の最適値を探索する探索モードになると、モードセレクタ３８は、探索モードを選択し、これは、ＭＲＡＭチップ３０Ｂにも、制御入力端子３７及びモードセレクタ３２を経由して伝えられる。
【０２６１】
クロック発生器及びカウンタ４０は、クロック信号ＣＬＫを生成し、マルチプレクサ（ＭＵＸ）４１は、データ入力レシーバ３９からのデータを非選択にし、探索回路２２の出力信号を選択する。このため、探索回路２２からの設定コード（探索時にはテスト信号となる）は、データ入力端子３６、データ入力レシーバ４２を経由して、バイアス電流／電圧源及びクランプ電圧源３５に与えられる。
【０２６２】
従って、コントローラ３１内の探索回路２２により、ＭＲＡＭチップ３０Ｂにおける読み出し時のバイアス電流／電圧の最適値及びクランプ電圧の最適値が探索される。
【０２６３】
一方、通常の読み出し動作時には、探索回路２２内の設定コード出力回路は、バイアス電流／電圧の最適値及びクランプ電圧の最適値を示す設定コードを出力する。この設定コードは、バイアス電流／電圧源及びクランプ電圧源３５に与えられる。バイアス電流／電圧源及びクランプ電圧源３５は、この設定コードに基づいて、最適なバイアス電流／電圧及びクランプ電圧を生成する。
【０２６４】
このメモリシステムは、例えば、携帯電話、デジタルカメラなどの携帯機器、さらには、これらに使用されるメモリカードなどに適用可能である。
【０２６５】
３．  その他  
本発明の例に関わる磁気ランダムアクセスメモリでは、例えば、メモリセルを構成する選択スイッチとしてのＭＯＳトランジスタは、Ｎチャネル型ではなく、Ｐチャネル型であってもよい。
【０２６６】
ＭＴＪ素子の構造に関しては、どのようなものを用いても構わない。
【０２６７】
例えば、固着層（ピン層）が強磁性層と反強磁性層から構成されるスピンバルブ構造を持つＭＴＪ素子、記憶層（フリー層）が強磁性層により常磁性金属を挟み込んだ積層構造を持つＭＴＪ素子などを使用することができる。
【０２６８】
また、積層構造を構成する強磁性層が強磁性結合しているＭＴＪ素子、積層構造を構成する強磁性層が反強磁性結合しているＭＴＪ素子、さらには、このような強磁性結合又は反強磁性結合を複数持つＭＴＪ素子を用いることもできる。
【０２６９】
固着層が強磁性層により常磁性金属を挟み込んだシンセティックピン構造を持つＭＴＪ素子、ダブルジャンクション構造を持つＭＴＪ素子を使用することも可能である。
【０２７０】
本発明の例は、上述の形態に限定されるものではなく、その要旨を逸脱しない範囲で、構成要素を変形して具体化できる。また、上述の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０２７１】
【図１】第１実施の形態に関わる読み出し回路を示す回路図。
【図２】電流源回路の例を示す回路図。
【図３】ＢＧＲ回路の例を示す回路図。
【図４】図３のＢＧＲ回路の特性を示す図。
【図５】ＢＧＲ回路の改良例１を示す回路図。
【図６】図５のＢＧＲ回路の特性を示す図。
【図７】ＢＧＲ回路の改良例２を示す回路図。
【図８】図７のＢＧＲ回路の特性を示す図。
【図９】ＢＧＲ回路の改良例３を示す回路図。
【図１０】図９のＢＧＲ回路の特性を示す図。
【図１１】ＢＧＲ回路の改良例４を示す回路図。
【図１２】図１１のＢＧＲ回路の特性を示す図。
【図１３】ＢＧＲ回路の改良例５を示す回路図。
【図１４】図１３のＢＧＲ回路の特性を示す図。
【図１５】ロウデコーダ及び読み出しワード線ドライバの例を示す回路図。
【図１６】カラムデコーダの例を示す回路図。
【図１７】第２実施の形態に関わる読み出し回路を示す回路図。
【図１８】電流源回路の例を示す回路図。
【図１９】電流／電圧変換回路の例を示す回路図。
【図２０】ＢＧＲ回路を用いたクランプ電位発生回路の例を示す回路図。
【図２１】図２０のクランプ電位発生回路の特性を示す図。
【図２２】第３実施の形態に関わるＢＧＲ回路を示す回路図。
【図２３】図２２のＢＧＲ回路の特性を示す図。
【図２４】第４実施の形態に関わるモニタ回路を示す回路図。
【図２５】第４実施の形態に関わる設定回路を示す回路図。
【図２６】第４実施の形態に関わる設定回路を示す回路図。
【図２７】第５実施の形態に関わる読み出し回路を示す回路図。
【図２８】第５実施の形態に関わる読み出し回路を示す回路図。
【図２９】第６実施の形態に関わるＢＧＲ回路を示す回路図。
【図３０】第７実施の形態に関わる探索回路を示す回路図。
【図３１】図３０の電位発生回路を示す回路図。
【図３２】図３０の信号差比較回路を示す回路図。
【図３３】探索回路を含むＭＲＡＭチップのブロック図。
【図３４】探索回路を含むコントローラを有するメモリシステムのブロック図。
【図３５】図３４のメモリシステム内のＭＲＡＭチップのブロック図。
【符号の説明】
【０２７２】
１１：  読み出しワード線ドライバ、  １２：  ロウデコーダ、  １３：  カラムデコーダ、  １４：  電流／電圧変換回路、  １５：  モニタ回路、  １６：  設定回路、  １７：  レファレンス電位発生回路、  １８：  電位発生回路、  １９：  信号差比較回路、  ２０：  クランプ電位発生回路。
【図１】
2005322352.tif 000003
【図２】
2005322352.tif 000004
【図３】
2005322352.tif 000005
【図４】
2005322352.tif 000006
【図５】
2005322352.tif 000007
【図６】
2005322352.tif 000008
【図７】
2005322352.tif 000009
【図８】
2005322352.tif 000010
【図９】
2005322352.tif 000011
【図１０】
2005322352.tif 000012
【図１１】
2005322352.tif 000013
【図１２】
2005322352.tif 000014
【図１３】
2005322352.tif 000015
【図１４】
2005322352.tif 000016
【図１５】
2005322352.tif 000017
【図１６】
2005322352.tif 000018
【図１７】
2005322352.tif 000019
【図１８】
2005322352.tif 000020
【図１９】
2005322352.tif 000021
【図２０】
2005322352.tif 000022
【図２１】
2005322352.tif 000023
【図２２】
2005322352.tif 000024
【図２３】
2005322352.tif 000025
【図２４】
2005322352.tif 000026
【図２５】
2005322352.tif 000027
【図２６】
2005322352.tif 000028
【図２７】
2005322352.tif 000029
【図２８】
2005322352.tif 000030
【図２９】
2005322352.tif 000031
【図３０】
2005322352.tif 000032
【図３１】
2005322352.tif 000033
【図３２】
2005322352.tif 000034
【図３３】
2005322352.tif 000035
【図３４】
2005322352.tif 000036
【図３５】
2005322352.tif 000037