(57)【要約】【課題】画素ごとの蓄積電荷の飽和を回避するための蓄積時間自動制御機能を付加したイメージセンサーを提供する。【解決手段】イメージセンサーは、受光量に応じた電荷を生成する電荷生成部PD0,PD1,…と生成された電荷を蓄積する電荷蓄積部C0,C1,…とを有するアレイ状に配列された複数の画素構成部と、複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するグローバルシャッターTR20,TR21,…と、複数の画素構成部の全部又は一部の蓄積電荷に相当する値を共通の基準値と個別に比較する複数の比較器CMP0,CMP1,…と、複数の比較器の出力の少なくとも１つが、基準値より蓄積電荷が大きくなったことを示したときに、グローバルシャッターを制御して各画素構成部における電荷の蓄積停止を実行する蓄積時間制御回路AND1,INV1とを備えている。【選択図】図５
2005322996.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた電荷を生成する電荷生成部と生成された電荷を蓄積する電荷蓄積部とを有するアレイ状に配列された複数の画素構成部と、
前記複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するシャッター手段と、
前記複数の画素構成部の全部又は一部の蓄積電荷に相当する値を共通の基準値と個別に比較する複数の比較器と、
前記複数の比較器の出力の少なくとも１つが、前記基準値より前記蓄積電荷が大きくなったことを示したときに、前記シャッター手段を制御して各画素構成部における電荷の蓄積停止を実行する蓄積時間制御回路と
を備えていることを特徴とするイメージセンサー。
【請求項２】
前記蓄積時間制御回路は、前記蓄積開始からの経過時間が所定の上限時間を経過したときに前記シャッター手段を制御して各画素構成部における電荷の蓄積停止を実行するように構成されていることを特徴とする
請求項１記載のイメージセンサー。
【請求項３】
前記複数の比較器に与えられる基準値が複数の値の中から選択可能であることを特徴とする
請求項１又は２記載のイメージセンサー。
【請求項４】
前記複数の比較器の出力信号の論理和信号を出力するための端子を備えていることを特徴とする請求項１、２又は３記載のイメージセンサー。
【請求項５】
受光量に応じた電荷を生成する電荷生成部と生成された電荷を蓄積する電荷蓄積部とを有するアレイ状に配列された複数の画素構成部と、
前記複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するシャッター手段と、
前記複数の画素構成部の全部又は一部の蓄積電荷に相当する値を共通の基準値と個別に比較する複数の比較器とを内蔵し、
前記シャッター手段の制御入力端子と、前記複数の比較器の出力信号の論理和信号を出力するための端子とを備えていることを特徴とするイメージセンサー。
【請求項６】
前記複数の比較器に与えられる基準値が複数の値の中から選択可能であることを特徴とする
請求項５記載のイメージセンサー。
【請求項７】
前記イメージセンサーはＣＭＯＳイメージセンサーであることを特徴とする
請求項１から６のいずれか１項記載のイメージセンサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各画素の飽和を回避するために電荷蓄積時間の自動制御機能を付加したイメージセンサーに関する。
【背景技術】
【０００２】
イメージセンサー（固体撮像素子ともいう）を用いて対象物の変位を測定する光学式変位計や画像パターンを読み取るバーコードリーダ等の光学式読取装置では、電荷蓄積時間を適切に調整することが重要である。電荷蓄積時間（単に蓄積時間ということもある）は露光時間（シャッター時間）に相当し、これが適切でなければ対象物の画像が暗すぎたり、逆に明るすぎたりする結果となり、対象物の変位測定や画像パターンの認識を正確に行うことが困難になる。また、照明光の強さや対象物の反射率によってイメージセンサーの受光量が変化するので、それらに応じて適切な電荷蓄積時間を設定する必要がある。
【０００３】
一般に最大受光量が多いほどイメージセンサーのダイナミックレンジを十分に活用できるので、変位測定や画像パターンの認識の精度が良くなる。しかし、最大受光量を大きく設定すると画素ごとの受光量の飽和（蓄積電荷の飽和）が起こりやすくなる。飽和が起こると、例えば三角測量の原理を用いた光学式変位計の場合に、リニアイメージセンサーから得られる光量分布波形のピーク位置が不明瞭になり、対象物の変位を正しく検出することができなくなる。光学式読取装置でも同様に、飽和によって画像パターンの誤認識を招くおそれがある。
【０００４】
上記のような蓄積電荷の飽和を回避するための従来の方法として、例えば特許文献１に記載されている光学式変位計では、リニアイメージセンサーから得られる受光量データに基づいてレーザダイオードの発光量の制御を行っている。つまり、リニアイメージセンサーの出力信号をＡＤ変換して得られるディジタルデータに基づいて、レーザダイオードのピーク出力又は発光時間（パルス幅）を制御することによって飽和を防止している。あるいは、蓄積時間（露光時間又はシャッター時間）を制御することによって飽和を防止している。
【特許文献１】特開平１０−２６７６４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のような従来の光学式変位計における飽和回避のための発光量又は蓄積時間の制御は、正確に言えば、リニアイメージセンサーから得られる受光波形に基づいて行われる。一次元の受光量分布である受光波形は、リニアイメージセンサーから得られる受光量データの演算処理によって得られる。この受光波形を１フレーム分読み出してから、次のフレーム以降で飽和しているか否かの判定を行い、その判定結果に基づいて発光量又は蓄積時間の制御を行うことになるので、フィードバック制御の遅れが発生する。具体的には、転送と波形演算が同時に行われる場合は２フレームの遅れで済む場合もあるが、転送と波形演算が同時でない場合は３フレーム以上の遅れとなる。
【０００６】
このフィードバック制御の遅れのために、サンプリング周期が短くなると（高速サンプリングになると）、飽和の回避が的確に行われなくなることがある。例えば、受光量が十分多いときのデータ（受光波形）に基づいて発光量又は蓄積時間を減少させる制御が実行されたときには既に対象物の反射率の変化等によって実際の受光量が大きく低下していることがある。逆に、受光量が僅かであるときのデータ（受光波形）に基づいて発光量又は蓄積時間を増加させる制御が実行されたときには既に対象物の反射率の変化等によって実際の受光量が大きく増加している場合がある。この場合は飽和が発生し、正しい測定値が得られなくなる。
【０００７】
また、飽和が発生しているときの受光波形ではピーク位置が判別できないと共に、飽和の程度を判別することも困難である。このために、段階的に発光量又は蓄積時間を減少させる制御が実行された場合に、飽和状態が数フレーム続くことがある。
【０００８】
更に、レーザダイオードの発光時間（パルス幅）によって発光量を制御する場合に、通常はクロック単位でパルス幅の制御を行うために、最小パルス幅まで発光量を下げても飽和状態が回避できないことある。例えば対象物の表面が反射率の高い鏡面であるような場合にそのような状況が発生しやすい。
【０００９】
上記のような課題は、イメージセンサーとしてＣＭＯＳイメージセンサーを用いた場合に特に顕著になる。ＣＭＯＳイメージセンサーは、オンチップ機能を付加してシステム化できるメリットがあるが、ＣＣＤに比べてダイナミックレンジが狭く飽和が生じやすいからである。また、上記のような飽和に関する課題は、光学式変位計に限らず、光学式読取装置や撮像装置等、種々の光学式電子機器に共通する課題である。
【００１０】
本発明は、上記のような従来の問題に鑑み、画素ごとの蓄積電荷の飽和を回避するための蓄積時間自動制御機能を付加したイメージセンサーを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明によるイメージセンサーの第１の構成は、受光量に応じた電荷を生成する電荷生成部と生成された電荷を蓄積する電荷蓄積部とを有するアレイ状に配列された複数の画素構成部と、複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するシャッター手段と、複数の画素構成部の全部又は一部の蓄積電荷に相当する値を共通の基準値と個別に比較する複数の比較器と、複数の比較器の出力の少なくとも１つが、基準値より蓄積電荷が大きくなったことを示したときに、シャッター手段を制御して各画素構成部における電荷の蓄積停止を実行する蓄積時間制御回路とを備えていることを特徴とする。
【００１２】
このような構成によれば、基準値を飽和直前の値に設定することにより、いずれかの画素構成部の蓄積電荷が飽和する直前で各画素構成部の電荷蓄積を停止することができる。したがって、イメージセンサーのダイナミックレンジを十分に活用しながら飽和を回避することができる。なお、「複数の画素構成部の全部又は一部の」とあるのは、例えばイメージセンサーの全画素範囲の画素構成部ではなく、周辺部を除いた有効画素範囲内の画素構成部について共通の基準値と個別に比較する複数の比較器を設ける場合を考慮する趣旨である。更に、有効画素範囲内であっても、すべての画素構成部ではなく例えば１つ置きに複数の画素構成部を選択して共通の基準値と個別に比較する複数の比較器を設けるような場合をも含む趣旨である。
【００１３】
本発明によるイメージセンサーの第２の構成は、上記第１の構成において、蓄積時間制御回路が、蓄積開始からの経過時間が所定の上限時間を経過したときにシャッター手段を制御して各画素構成部における電荷の蓄積停止を実行するように構成されていることを特徴とする。
【００１４】
このような構成によれば、何らかの理由で受光量が少なく蓄積開始からの経過時間が異常に長くなる場合は、強制的に各画素構成部における電荷の蓄積停止を実行するので、電荷の蓄積完了と読み出しを無駄に長時間待つ必要がなくなる。なお、経過時間が所定の上限時間を経過したか否かの判断は、蓄積開始からのクロックのカウントによって判断してもよいし、時定数回路を用いて判断してもよい。
【００１５】
本発明によるイメージセンサーの第３の構成は、上記第１又は第２の構成において、複数の比較器に与えられる基準値が複数の値の中から選択可能であることを特徴とする。これにより、上記の基準値として飽和直前の値だけでなく、それより低い余裕のある値を選択して設定可能とすることができる。例えば対象物の表面が部分的に鏡面を有する場合は、飽和直前の値よりも低い余裕のある値を基準値として設定することが飽和回避のためには好ましい。本構成によれば、対象物やその他の条件に応じて適切な基準値を選択することができる。
【００１６】
本発明によるイメージセンサーの第４の構成は、上記いずれかの構成において、複数の比較器の出力信号の論理和信号を出力するための端子を備えていることを特徴とする。このような構成によれば、複数の比較器の出力の少なくとも１つが、基準値より蓄積電荷が大きくなったことを示す信号がイメージセンサーの外部に出力される。したがって、イメージセンサーの外部の制御部がその信号を用いて例えば発光量の制御を行うことが可能になる。なお、複数の比較器の出力の論理和信号を得るための回路構成には、最も簡単な回路構成であるワイヤードオア回路が含まれる。
【００１７】
本発明によるイメージセンサーの第５の構成は、受光量に応じた電荷を生成する電荷生成部と生成された電荷を蓄積する電荷蓄積部とを有するアレイ状に配列された複数の画素構成部と、複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するシャッター手段と、複数の画素構成部の全部又は一部の蓄積電荷に相当する値を共通の基準値と個別に比較する複数の比較器とを内蔵し、シャッター手段の制御入力端子と、複数の比較器の出力信号の論理和信号を出力するための端子とを備えていることを特徴とする。
【００１８】
このような構成によれば、上記第１の構成における蓄積時間制御回路に相当する部分（制御部）を外付け回路で構成することができる。また、本発明によるイメージセンサーの第６の構成は、第５の構成において、複数の比較器に与えられる基準値が複数の値の中から選択可能であることを特徴とする。この構成によれば、上記第３の構成と同じ効果が得られる。
【００１９】
また、本発明によるイメージセンサーの第７の構成は、上記いずれかの構成において、イメージセンサーがＣＭＯＳイメージセンサーであることを特徴とする。前述のようにＣＭＯＳイメージセンサーはダイナミックレンジが狭く飽和が生じやすいので、上記のような本発明の構成による効果が高くなる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照しながら本発明の実施例について説明する。
【００２１】
図１は、本発明のイメージセンサーが使用される光学式電子機器の一例である光学式変位計の測定原理を示す図である。この光学式変位計はレーザ変位計ともいわれ、三角測量の原理を用いて測定対象物の変位を非接触で測定するのに用いられる。ＬＤドライバ１１の制御によってレーザダイオード１２から発せられたレーザ光は、投光レンズ１３を通り測定対象物ＷＫを照射する。測定対象物ＷＫで反射したレーザ光の一部は、受光レンズ１４を通ってリニアイメージセンサー１５により受光される。
【００２２】
測定対象物ＷＫが図１に破線で示すように変位すると、測定対象物ＷＫで反射してリニアイメージセンサー１５に達するレーザ光の光路が破線のように変化する。その結果、リニアイメージセンサー１５の受光面における受光スポットの位置が移動する。
【００２３】
リニアイメージセンサー１５は、複数の画素構成部が一列に配列された構造を有し、各画素構成部は受光量に応じた電荷を生成する電荷生成部と生成された電荷を蓄積する電荷蓄積部とを有する。リニアイメージセンサー１５の各画素構成部における受光量に応じた蓄積電荷が読み出し回路１６によって読み出され、信号処理によって一次元の受光量分布である受光波形が得られる。この受光波形のピーク位置から測定対象物ＷＫの変位が求まる。
【００２４】
図２は、光学式変位計の外観を示し、図２（ａ）は平面図、（ｂ）は側面図である。この光学式変位計は、センサーヘッド部２１とコントローラ部２２からなる。センサーヘッド部２１は、上記のＬＤドライバ１１、レーザダイオード１２、投光レンズ１３、受光レンズ１４、リニアイメージセンサー１５及び読み出し回路１６を内蔵している。コントローラ部２２は、マイクロプロセッサ（制御部）を有し、センサーヘッド部２１のＬＤドライバを介してレーザダイオード１２の出力（発光量）を制御すると共に、リニアイメージセンサー１５から読み出された信号から測定対象物ＷＫの変位を求める処理を実行する。
【００２５】
センサーヘッド部２１とコントローラ部２２は電気ケーブル２３で接続され、相互に電気信号がやりとりされると共に、電源電圧がコントローラ部２２からセンサーヘッド部２１に供給される。また、センサーヘッド部２１は、２本のボルト２４を用いて所定の取付け台２５に固定される。ボルト２４が挿通される２箇所の取付け孔はセンサーヘッド部２１の基準面２６に沿って設けられている。この基準面２６は、測定用のレーザ光が出射すると共に測定対象物ＷＫからの反射光が入射する面である。
【００２６】
図３は、光学式変位計の主な回路構成を示すブロック図である。センサーヘッド部２１は、レーザダイオード１２とそのドライブ回路（ＬＤドライバ）１１、リニアイメージセンサー１５とその読み出し回路１６、投光レンズ１３及び受光レンズ１４を含む。コントローラ部２２はローパスフィルタ（ＬＰＦ）４１、ピークホールド回路４２、ＡＤコンバータ（Ａ／Ｄ）４３，４７、マイクロプロセッサ（ＭＰＵ）４４、ＤＡコンバータ（Ｄ／Ａ）４５、ＡＧＣ（自動利得制御）増幅器４６及びリセット・制御回路４８を含む。
【００２７】
レーザダイオード１２から発せられたレーザ光は、投光レンズ１３を通り測定対象物ＷＫを照射する。測定対象物ＷＫで反射したレーザ光の一部は、受光レンズ１４を通ってリニアイメージセンサー１５に入射する。リニアイメージセンサー１５の各画素構成部に蓄積された電荷は、読み出し回路１６によって読み出される。読み出し回路１６は、読み出し用パルス信号である画素選択信号をリニアイメージセンサー１５に与えて各画素構成部を順次走査することによって、一次元の受光量分布に相当する時系列の電圧信号を得る。例えば、リニアイメージセンサー１５が２５６画素からなり、画素ごとの転送レートが１マイクロ秒の場合は、２５６マイクロ秒かかって全画素構成部の蓄積電荷が読み出され、読み出し回路１６から時系列の電圧信号として出力される。この全画素の蓄積電荷を読み出すのに要する時間がサンプリング周期である。読み出し回路１６の出力信号は、コントローラ部２２に渡され、まずローパスフィルタ４１によって高周波成分を除かれる。この高周波成分には、リニアイメージセンサー１５に与えられる画素選択信号の周波数成分が含まれる。
【００２８】
図４は、読み出し回路１６から出力された電圧信号がローパスフィルタ４１及びピークホールド回路４２を経て変化していく様子を模式的に描いた図である。読み出し回路１６の出力信号３１は、図４に示すように、矩形波の連続であり、この矩形波の周波数が画素選択信号の周波数に相当する。この出力信号３１がローパスフィルタ４１を通過すると、画素選択信号の周波数に相当する高周波成分が除かれ、その包絡線に相当する低周波成分のみの電圧信号３２となる。この電圧信号３２は、リニアイメージセンサー１５における画素位置に関する受光量の分布の情報を含んでいる。電圧値が高いほど、その画素位置における受光量が多いことを意味する。したがって、この電圧信号３２のピーク位置は測定対象物ＷＫの変位に応じて変化する受光量の最も多い画素位置に対応している。
【００２９】
ローパスフィルタ４１から出力される電圧信号３２はピークホールド回路４２に与えられる。ピークホールド回路４２は電圧信号３２のピーク値Ｖｐを保持し、第１のＡＤコンバータ４３に出力する。ＡＤコンバータ４３はピーク値Ｖｐをディジタル値に変換してマイクロプロセッサ４４に与える。また、図３に示すように、ローパスフィルタ４１から出力される電圧信号３２はＡＧＣ増幅器４６にも与えられる。ＡＧＣ増幅器４６で増幅された電圧信号は第２のＡＤコンバータ４７でディジタル値に変換され、そのディジタル値がマイクロプロセッサ４４に逐次与えられる。ＡＧＣ増幅器４６の利得は、増幅後の電圧値が所定の範囲内に入るように自動制御される。
【００３０】
マイクロプロセッサ４４は、第１のＡＤコンバータ４３を経て入力されるピークデータと第２のＡＤコンバータ４７を経て入力される逐次データとに基づいて、受光量の重心値の位置を判定する。受光量の重心値の位置が求まると、前述の三角測量の原理から、測定対象物ＷＫまでの距離又は変位が求まる。このようにして求められた測定対象物ＷＫまでの距離又は変位は、マイクロプロセッサ４４からＤＡコンバータ４５に与えられ、アナログ電圧に変換されて出力される。
【００３１】
図３において、レーザダイオード１２から発せられるレーザ光の強さ（発光量）はＬＤドライバ１１を介してマイクロプロセッサ４４によって制御される。レーザ光の強さが変われば、測定対象物ＷＫで反射され、リニアイメージセンサー１５に入射する光量（受光量）も変化する。そこで、測定対象物ＷＫの光反射率（明るさ）に応じてレーザダイオード１２から発せられるレーザ光の強さを調節することにより、リニアイメージセンサー１５の受光量のダイナミックレンジを十分に活用できるようにしている。具体的には、レーザダイオード１２を駆動するパルスのパルス幅又はデューティ比を変えることによってレーザ光の強さを調節する。もちろん、パルス電圧（ピーク値）を変えることによって、レーザ光の強さを調節してもよい。
【００３２】
次に、本実施例の光学式変位計に使用されているリニアイメージセンサー１５に備えられた蓄積時間自動制御機能について説明する。本実施例ではリニアイメージセンサー１５としてＣＭＯＳイメージセンサーが使用されている。ＣＭＯＳイメージセンサーは、オンチップ機能を付加してシステム化できるメリットがあるが、ＣＣＤに比べてダイナミックレンジが狭く蓄積電荷の飽和が生じやすいデメリットを有する。飽和が発生すると、リニアイメージセンサーから得られる受光量のピーク位置（又は重心位置）が不明瞭になり、対象物の変位を正しく検出することができなくなる。
【００３３】
本実施例のリニアイメージセンサーは、各画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するグローバルシャッター（シャッター手段）を用いて、各画素構成部における蓄積電荷の飽和を回避しながらダイナミックレンジを十分に活用できる構成を備えている。
【００３４】
図５は、本発明によるイメージセンサーの第１実施例を示す回路図である。このリニアイメージセンサーでは、受光量に応じた電荷を生成する電荷生成部であるフォトダイオードＰＤ０，ＰＤ１，・・・と、生成された電荷を蓄積する電荷蓄積部であるコンデンサＣ０，Ｃ１，・・・とを有する複数の画素構成部が一列に配列されている。図５では２つの画素構成部のみを描いているが、実際のリニアイメージセンサーでは画素数分（例えば２５６個）の画素構成部が設けられている。
【００３５】
フォトダイオードＰＤ０，ＰＤ１，・・・が受光量に応じて生成した電荷は、トランジスタＴＲ２０，２１，・・・を通ってコンデンサＣ０，Ｃ１，・・・に蓄積される。トランジスタＴＲ２０，２１，・・・は、共通のグローバルシャッター信号ＧＳによって同時にオン・オフ制御される。これにより、複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するグローバルシャッターの機能が実現している。
【００３６】
コンデンサＣ０，Ｃ１，・・・に蓄積された電荷はバッファＢＦ２０，２１，・・・とトランジスタＴＲ３０，ＴＲ３１，・・・を通り、共通の出力バッファＢＦ３を通って出力電圧Ｖｏｕｔとして読み出される。読み出し用パルス信号である画素選択信号Ａｄｄ０，Ａｄｄ１，・・・が順番に与えられることにより、トランジスタＴＲ３０，ＴＲ３１，・・・が順番にオンになり、各コンデンサＣ０，Ｃ１，・・・の蓄積電荷が時系列の電圧信号Ｖｏｕｔとして読み出される。
【００３７】
また、バッファＢＦ２０，２１，・・・の出力にはトランジスタＴＲ３０，ＴＲ３１，・・・と並列に接続されたトランジスタＴＲ４０，ＴＲ４１，・・・を介してコンパレータ（比較器）ＣＭＰ０，ＣＭＰ１，・・・がそれぞれ接続されている。コンデンサＣ０，Ｃ１，・・・に電荷が蓄積される過程において、トランジスタＴＲ４０，ＴＲ４１，・・・は共通のコンパレータ切替入力（ＣＭＰ切替入力）信号によってオンにされている。各コンパレータＣＭＰ０，ＣＭＰ１，・・・の他方の入力には共通の基準電圧Ｖｒｅｆが入力されている。各コンパレータＣＭＰ０，ＣＭＰ１，・・・はオープンドレイン出力であり、共通接続されてワイヤードオア出力（ＷＯＲ）ラインとなっている。ワイヤードオア出力ラインＷＯＲにはプルアップ抵抗Ｒｕｐが接続されている。ワイヤードオア出力ラインＷＯＲの信号はインバータＩＮＶ１を介して負論理入力ＮＯＲゲート（ＡＮＤゲート）ＡＮＤ１に入力されている。ゲートＡＮＤ１の他方の入力にはリセット信号（ＲＥＳＥＴ入力）が入力されている。ゲートＡＮＤ１の出力が上述のグローバルシャッター信号ＧＳとなる。
【００３８】
上記のような回路構成によって、複数の比較器の出力の少なくとも１つが、基準値より蓄積電荷が大きくなったことを示したときに、グローバルシャッターを制御して各画素構成部における電荷の蓄積停止を実行する蓄積時間制御回路を実現している。つまり、トランジスタＴＲ４０，ＴＲ４１，・・・、コンパレータＣＭＰ０，ＣＭＰ１，・・・、ゲートＡＮＤ１等を含む蓄積時間制御回路によって、各画素の蓄積電荷の飽和を防止する蓄積時間自動制御機能が実現している。
【００３９】
以下に、図５の回路の動作を順番に説明する。なお、図５におけるリセット入力（ＲＥＳＥＴ）、画素選択信号入力（Ａｄｄ０，Ａｄｄ１，・・・）及びコンパレータ切替（ＣＭＰ切替）入力は、図３に示したコントローラ部２２のマイクロプロセッサ４４がリセット・制御回路４８を介してセンサーヘッド部２１に与える信号に含まれている。
【００４０】
まず、コンパレータ切替（ＣＭＰ切替）入力がＬレベルにされ、トランジスタＴＲ４０，ＴＲ４１，・・・がオンとなる。また、画素選択信号入力（Ａｄｄ０，Ａｄｄ１，・・・）はすべてＨレベルにされ、トランジスタＴＲ３０，ＴＲ３１，・・・はすべてオフになっている。この状態でリセット入力信号がＬレベルにされると、グローバルシャッター信号ＧＳがＬレベルとなりトランジスタＴＲ２０，２１，・・・が同時にオンになるので、各画素構成部のコンデンサＣ０，Ｃ１，・・・において電源電圧Ｖｃｃに対応する電荷が蓄積される。その結果、すべてのコンパレータＣＭＰ０，ＣＭＰ１，・・・の出力はＨレベルとなる。
【００４１】
リセット入力信号がＨレベルにされる（リセット状態が解除される）と、トランジスタＴＲ１０，１１，・・・がオンになり、各画素構成部のフォトダイオードＰＤ０，ＰＤ１，・・・が受光量に応じた電荷の生成を開始する。このとき、すべてのコンパレータＣＭＰ０，ＣＭＰ１，・・・の出力がＨレベルであるので、グローバルシャッター信号ＧＳはＬレベルを維持し、トランジスタＴＲ２０，２１，・・・のオン状態が維持される。したがって、各画素構成部のコンデンサＣ０，Ｃ１，・・・における電荷の蓄積が同時に開始する。
【００４２】
各コンデンサＣ０，Ｃ１，・・・における電荷の蓄積が進むにしたがって、各コンパレータＣＭＰ０，ＣＭＰ１，・・・の入力電圧が上昇する。やがて、いずれかの（受光量の最も多い）画素構成部のコンデンサの蓄積電荷が基準値より大きくなると、そのコンパレータの入力電圧が基準電圧Ｖｒｅｆより大きくなり、そのコンパレータの出力がＬレベルに反転する。その結果、ワイヤードオア出力ラインＷＯＲがＬレベルとなり、グローバルシャッター信号ＧＳがＨレベルに反転するので、トランジスタＴＲ２０，２１，・・・が同時にオフになる。すなわち、各コンデンサＣ０，Ｃ１，・・・における電荷の蓄積停止が実行され、そのときの各画素構成部の蓄積電荷がコンデンサＣ０，Ｃ１，・・・に保存される。
【００４３】
続いて、各画素構成部における蓄積電荷が読み出される。まず、コンパレータ切替入力がＨレベルにされ、トランジスタＴＲ４０，ＴＲ４１，・・・がオフになる。そして、画素選択信号入力（Ａｄｄ０，Ａｄｄ１，・・・）を順番にＬレベルにする順次走査によって、各画素構成部における各コンデンサＣ０，Ｃ１，・・・の蓄積電荷が時系列の電圧信号Ｖｏｕｔとして読み出される。すべてのコンデンサＣ０，Ｃ１，・・・の蓄積電荷が読み出された後に、再びコンパレータ切替入力をＬレベルとし、画素選択信号入力（Ａｄｄ０，Ａｄｄ１，・・・）をすべてＨレベルとして初期状態に戻す。
【００４４】
以上のような動作により、本実施例のリニアイメージセンサーでは、いずれかの画素構成部の蓄積電荷が基準値を超えた時点ですべての画素構成部における電荷蓄積が停止し、その時点の蓄積電荷が保存される。したがって、基準値（基準電圧Ｖｒｅｆ）を飽和直前の値に設定することにより、いずれかの画素構成部の蓄積電荷が飽和する直前で各画素構成部の電荷蓄積を停止することができる。こうして、イメージセンサーのダイナミックレンジを十分に活用しながら飽和を回避することができる。
【００４５】
なお、上記のような蓄積時間自動制御機能を有する構成は各画素構成部が一列に配置されたリニアイメージセンサー（一次元イメージセンサー）に限らず、各画素構成部がマトリックス状に配置されたエリアイメージセンサー（二次元イメージセンサー）にも適用できる。また、このようなイメージセンサーは、光学式変位計に限らず、光学式読取装置や撮像装置等、種々の光学式電子機器に応用することができる。
【００４６】
また、蓄積電荷に相当する値を共通の基準値と個別に比較するためのトランジスタ及びコンパレータをすべての画素構成部に設ける必要は必ずしもない。例えば、イメージセンサーの周辺部を除いた有効画素範囲内の画素構成部のみにコンパレータ等を設けてもよい。更に、有効画素範囲内のすべての画素構成部ではなく、例えば１つ置きに複数の画素構成部を選択してコンパレータ等を設けるように構成してもよい。
【００４７】
図５に破線で示すように、ワイヤードオア出力ラインＷＯＲの信号を外部に出力するための端子（複数の比較器の出力信号の論理和信号を出力するための端子、ＷＯＲ出力）を設けてもよい。このワイヤードオア出力ラインＷＯＲの出力信号は、例えばマイクロプロセッサ４４が行うレーザ光の強さ（発光量）の制御に利用することが可能である。この制御については後述する。
【００４８】
図６は、本発明によるイメージセンサーの第２実施例を示す回路図である。この実施例が図５の第１実施例と異なる点は、各コンパレータＣＭＰ０，ＣＭＰ１，・・・に入力される共通の基準電圧Ｖｒｅｆ（基準値）を複数の値の中から選択可能とする基準電圧選択回路５１を設けたことである。この実施例では、外部（マイクロプロセッサ４４）からの電圧選択入力（Ｖｓｅｌ）信号に応じて基準電圧選択回路５１が選択した基準電圧Ｖｒｅｆが各コンパレータＣＭＰ０，ＣＭＰ１，・・・に与えられる。これにより、飽和直前の基準電圧だけでなく、それより低い余裕のある基準電圧を選択して設定することが可能になる。例えば測定対象物ＷＫの表面が部分的に鏡面を有する場合は、飽和直前の基準電圧よりも低い余裕のある基準電圧を設定することが飽和回避のためには好ましい。本実施例の構成によれば、測定対象物ＷＫやその他の条件に応じて適切な基準電圧Ｖｒｅｆを選択することができる。
【００４９】
図７は、本発明によるイメージセンサーの第３実施例を示す回路図である。この実施例が図５の第１実施例と異なる点は、ワイヤードオア出力ラインＷＯＲの信号からグローバルシャッター信号ＧＳを生成するインバータＩＮＶ１やゲートＡＮＤ１を含む蓄積時間制御回路を内蔵する代わりに、ワイヤードオア出力ラインＷＯＲの外部出力端子（ＷＯＲ出力）とグローバルシャッター信号ＧＳの外部入力端子（ＧＳ入力）を設けたことである。
【００５０】
本実施例のリニアイメージセンサーを用いた光学式変位計では、図３に示したコントローラ部２２のマイクロプロセッサ４４（制御部）がＷＯＲ出力信号に基づいてリニアイメージセンサーの各画素構成部における電荷蓄積を停止するグローバルシャッター信号を出力することにより、第１実施例と同様の蓄積時間自動制御機能を実現することができる。但し、フィードバック制御の遅れ時間をできるだけ短くする観点からは、本実施例よりも第１実施例のほうが優れている。また、マイクロプロセッサ４４が、ＷＯＲ出力信号に基づいて、いずれかの画素構成部で飽和が発生する前に、ＬＤドライバ１１を介してレーザダイオード１２の出力（発光量）を低減する制御を行うようにしてもよい。
【００５１】
また、マイクロプロセッサ４４は、蓄積開始からの経過時間が所定の上限時間を経過したときに各画素構成部における電荷の蓄積を停止するグローバルシャッター信号を出力するように制御してもよい。何らかの理由で受光量が少なく蓄積開始からの経過時間が異常に長くなる場合は、強制的に各画素構成部における電荷の蓄積停止を実行することにより、電荷の蓄積完了と読み出しに移行することができる。なお、第１実施例においても、蓄積時間制御回路にタイマー回路等を付加することによって同様の機能を実現することが可能である。
【００５２】
また、第３実施例の構成においてマイクロプロセッサ４４は、イメージセンサーの各画素構成部における電荷の蓄積開始から蓄積停止までの時間が所定の下限時間より短い場合にレーザダイオード１２の出力（発光量）を低減する制御を行うようにしてもよい。グローバルシャッター信号による蓄積時間自動制御の結果、蓄積開始から蓄積停止までの時間が下限時間より短くなった場合は発光量が多すぎると考えられるので、マイクロプロセッサ４４が発光量を低減する制御を行うことにより消費電力の低減に寄与することができる。
【００５３】
図８は、本発明によるイメージセンサーの第４実施例を示す回路図である。この回路図では、図５に示した実施例における一部の構成部分を簡略化してブロックで描いている。例えば、各画素構成部のフォトダイオードＰＤ０，ＰＤ１，・・・は電荷生成部のブロックで描かれ、トランジスタＴＲ２０，２１，・・・はスイッチＳＷ１０，ＳＷ１１，・・・で描かれている。この実施例でも図５に示した実施例と同様に、各画素構成部のコンデンサＣ０，Ｃ１，・・・の蓄積電荷に相当する電圧を基準電圧Ｖｒｅｆと個別に比較する比較器（コンパレータ）ＣＭＰ０，ＣＭＰ１，・・・がそれぞれ設けられている。これらのコンパレータＣＭＰ０，ＣＭＰ１，・・・のワイヤードオア信号ＷＯＲがそのままグローバルシャッター信号ＧＳとなっている（蓄積時間制御回路を簡略化している）。
【００５４】
また、各画素構成部のコンデンサＣ０，Ｃ１，・・・の蓄積電荷を読み出すためのトランジスタ（図５におけるＴＲ３０，ＴＲ３１，・・・）は図８ではスイッチＳＷ２０，ＳＷ２１，・・・で描かれている。コンデンサＣ０，Ｃ１，・・・とスイッチＳＷ２０，ＳＷ２１，・・・との間にはＣＤＳ回路ＣＤ０、ＣＤ１，・・・が接続されている。ＣＤＳ（Ｃｏｌｌｅｃｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）回路は、リセット時に各画素構成部のコンデンサＣ０，Ｃ１，・・・の蓄積電荷がクリアされたときの残留電荷（電圧）のばらつきを補償するための回路である。なお、ＣＤＳ回路は省略可能である。
【００５５】
図９は、図８に示した実施例を具現化した回路の例を示す図である。この回路図も、図５に示した実施例の回路図に比べて簡略化されている。例えば、各コンパレータＣＭＰ０，ＣＭＰ１，・・・のワイヤードオア信号ＷＯＲがそのままグローバルシャッター信号ＧＳとなり、トランジスタＴＲ２０，ＴＲ２１，・・・のオン・オフ制御を行っている。
【００５６】
なお、図５から図９に示した具体的な回路はあくまで構成例に過ぎない。具体的な回路構成は適宜変更又は再構成可能である。本発明は、上記のような実施例に限らず、種々の形態で実施することが可能である。
【図面の簡単な説明】
【００５７】
【図１】本発明のイメージセンサーが使用される光学式電子機器の一例である光学式変位計の測定原理を示す図である。
【図２】光学式変位計の外観を示す図である。
【図３】光学式変位計の主な回路構成を示すブロック図である。
【図４】読み出し回路から出力された電圧信号がローパスフィルタ及びピークホールド回路を経て変化していく様子を模式的に描いた図である。
【図５】本発明によるイメージセンサーの第１実施例を示す回路図である。
【図６】本発明によるイメージセンサーの第２実施例を示す回路図である。
【図７】本発明によるイメージセンサーの第３実施例を示す回路図である。
【図８】本発明によるイメージセンサーの第４実施例を示す回路図である。
【図９】図８に示した実施例を具現化した回路の例を示す図である。
【符号の説明】
【００５８】
１２  レーザダイオード（発光素子）
１５  イメージセンサー
４４  マイクロプロセッサ（制御部）
ＡＮＤ１，ＩＮＶ１  蓄積時間制御回路
Ｃ０，Ｃ１，・・・  コンデンサ（電荷蓄積部）
ＣＭＰ０，ＣＭＰ１，・・・  コンパレータ（比較器）
ＰＤ０，ＰＤ１，・・・  フォトダイオード（電荷生成部）
ＴＲ２０，ＴＲ２１，・・・  トランジスタ（シャッター手段）
【図１】
2005322996.tif 000003
【図２】
2005322996.tif 000004
【図３】
2005322996.tif 000005
【図４】
2005322996.tif 000006
【図５】
2005322996.tif 000007
【図６】
2005322996.tif 000008
【図７】
2005322996.tif 000009
【図８】
2005322996.tif 000010
【図９】
2005322996.tif 000011