(57)【要約】【課題】  より安定した動作が可能な積分回路，光検出装置および増幅回路を提供する。【解決手段】  光検出装置１０は、フォトダイオードＰＤ、アンプＡ、第１スイッチＳＷ１、第２スイッチＳＷ２および容量素子Ｃを備えている。アンプＡおよび第１スイッチＳＷ１は、増幅回路１０１を構成している。増幅回路１０１，容量素子Ｃおよび第２スイッチＳＷ２は、積分回路１０２を構成している。アンプＡは、反転入力端子Ｐ１、非反転入力端子Ｐ２および出力端子Ｐ０を有しており、第１トランジスタＴ１および第２トランジスタＴ２が直列接続されてなる駆動部を有している。第１スイッチＳＷ１は、アンプＡの出力端子Ｐ０と接地電位との間に設けられている。容量素子Ｃおよび第２スイッチＳＷ２は、アンプＡの反転入力端子Ｐ１と出力端子Ｐ０との間に設けられている。【選択図】  図１
2005244506.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子，第２入力端子および出力端子を有するとともに、第１トランジスタおよび第２トランジスタが直列接続されてなる駆動部を有し、前記第１トランジスタと前記第２トランジスタとの接続点が前記出力端子に接続されているアンプと、
第１端子および第２端子を有し、該第１端子が前記アンプの前記出力端子に接続されている第１スイッチと、
を備えることを特徴とする増幅回路。
【請求項２】
第１入力端子，第２入力端子および出力端子を有するとともに、第１トランジスタおよび第２トランジスタが直列接続されてなる駆動部を有し、前記第１トランジスタと前記第２トランジスタとの接続点が前記出力端子に接続されているアンプと、
第１端子および第２端子を有し、該第１端子が前記アンプの前記出力端子に接続されている第１スイッチと、
前記アンプの前記第１入力端子と前記出力端子との間に設けられている容量素子と、
前記アンプの前記第１入力端子と前記出力端子との間に前記容量素子に対して並列的に設けられている第２スイッチと、
を備えることを特徴とする積分回路。
【請求項３】
第１入力端子，第２入力端子および出力端子を有するとともに、第１トランジスタおよび第２トランジスタが直列接続されてなる駆動部を有し、前記第１トランジスタと前記第２トランジスタとの接続点が前記出力端子に接続されているアンプと、
第１端子および第２端子を有し、該第１端子が前記アンプの前記出力端子に接続されている第１スイッチと、
前記アンプの前記第１入力端子と前記出力端子との間に設けられている容量素子と、
前記アンプの前記第１入力端子と前記出力端子との間に前記容量素子に対して並列的に設けられている第２スイッチと、
第１端子および第２端子を有し、該第１端子が前記アンプの前記第１入力端子に接続され、入射光量に応じた量の電荷を発生するフォトダイオードと、
を備えることを特徴とする光検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力した電荷を蓄積して蓄積電荷量に応じた電圧値を出力する積分回路、この積分回路とフォトダイオードとを含む光検出装置、および、この積分回路に含まれる増幅回路に関するものである。
【背景技術】
【０００２】
光検出装置として、フォトダイオードと積分回路とを含むものが知られている（例えば特許文献１を参照）。この積分回路は、第１入力端子と第２入力端子と出力端子とを有するアンプと、このアンプの第１入力端子と出力端子との間に設けられ互いに並列的に接続された容量素子およびスイッチと、を有している。この光検出装置では、積分回路のスイッチが閉じることにより、積分回路の容量素子が放電されて、積分回路から出力される電圧値が初期化される。また、積分回路のスイッチが開いているときには、フォトダイオードで発生した電荷が積分回路の容量素子に蓄積されて、その蓄積電荷量に応じた電圧値が積分回路から出力される。
【特許文献１】特開平４−３５７４２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記構成の積分回路では、スイッチが閉じているときに、アンプの動作が不安定になり、アンプ出力が発振するという事態も生じ得る。
【０００４】
本発明は、上記問題点を解消する為になされたものであり、より安定した動作が可能な積分回路および光検出装置を提供することを目的とし、また、この積分回路において用いるのに好適な増幅回路を提供することをも目的とする。
【課題を解決するための手段】
【０００５】
本発明に係る増幅回路は、(1) 第１入力端子，第２入力端子および出力端子を有するとともに、第１トランジスタおよび第２トランジスタが直列接続されてなる駆動部を有し、第１トランジスタと第２トランジスタとの接続点が出力端子に接続されているアンプと、(2) 第１端子および第２端子を有し、該第１端子がアンプの出力端子に接続されている第１スイッチと、を備えることを特徴とする。
【０００６】
本発明に係る積分回路は、(1) 上記の本発明に係る増幅回路と、(2) アンプの第１入力端子と出力端子との間に設けられている容量素子と、(3) アンプの第１入力端子と出力端子との間に容量素子に対して並列的に設けられている第２スイッチと、を備えることを特徴とする。
【０００７】
本発明に係る光検出装置は、(1) 上記の本発明に係る積分回路と、(2) 第１端子および第２端子を有し、該第１端子がアンプの第１入力端子に接続され、入射光量に応じた量の電荷を発生するフォトダイオードと、を備えることを特徴とする。
【０００８】
なお、アンプの第１入力端子および第２入力端子のうち、一方は反転入力端子であり、他方は非反転入力端子である。フォトダイオードの第１端子および第２端子のうち、一方はカソード端子であり、他方はアノード端子である。また、アンプの第２入力端子、第１スイッチの第２端子、および、フォトダイオードの第２端子それぞれは、使用時に適切な電位に接続される。
【０００９】
本発明に係る光検出装置では、第１スイッチおよび第２スイッチそれぞれは互いに同一のタイミングで開閉動作する。第２スイッチが閉じている時に第１スイッチも閉じることにより、アンプの第１トランジスタから第１スイッチを経て電流が流れるようになって、アンプからの出力電圧値（すなわち、積分回路または光検出装置からの出力電圧値）が安定する。また、第２スイッチが開いている時に第１スイッチも開くことにより、受光したフォトダイオードで発生した電荷が容量素子に蓄積され、その蓄積電荷量に応じた電圧値が積分回路から出力される。
【発明の効果】
【００１０】
本発明によれば、より安定した動作が可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１２】
図１は、本実施形態に係る光検出装置１０の概略構成図である。この図に示される光検出装置１０は、フォトダイオードＰＤ、アンプＡ、第１スイッチＳＷ１、第２スイッチＳＷ２および容量素子Ｃを備えている。これらのうち、アンプＡおよび第１スイッチＳＷ１は、本実施形態に係る増幅回路１０１を構成している。また、この増幅回路１０１，容量素子Ｃおよび第２スイッチＳＷ２は、本実施形態に係る積分回路１０２を構成している。
【００１３】
アンプＡは、外部接続端子として、反転入力端子Ｐ１、非反転入力端子Ｐ２および出力端子Ｐ０を有している。また、アンプＡは、第１トランジスタＴ１および第２トランジスタＴ２が直列接続されてなる駆動部を有している。第１トランジスタＴ１はＰＭＯＳトランジスタであり、第２トランジスタＴ２はＮＭＯＳトランジスタである。第１トランジスタＴ１のドレイン端子と第２トランジスタＴ２のドレイン端子とは互いに接続されていて、この接続点は更にアンプＡの出力端子Ｐ０に接続されている。
【００１４】
第１スイッチＳＷ１は、第１端子および第２端子を有し、該第１端子がアンプＡの出力端子Ｐ０に接続されている。第１スイッチＳＷ１は、ＯＮ抵抗を有しており、例えばＮＭＯＳトランジスタにより構成される。
【００１５】
容量素子Ｃは、アンプＡの反転入力端子Ｐ１と出力端子Ｐ０との間に設けられている。第２スイッチＳＷ２は、アンプＡの反転入力端子Ｐ１と出力端子Ｐ０との間に容量素子Ｃに対して並列的に設けられている。フォトダイオードＰＤは、カソード端子およびアノード端子を有し、該カソード端子がアンプＡの反転入力端子Ｐ１に接続され、入射光量に応じた量の電荷を発生する。
【００１６】
アンプＡの非反転入力端子Ｐ２、アンプＡの第２トランジスタＴ２のソース端子、スイッチＳＷ１の第２端子、および、フォトダイオードＰＤのアノード端子それぞれは、接地電位に接続される。アンプＡの第１トランジスタＴ１のソース端子は、基準電位に接続される。第１スイッチＳＷ１は、第１リセット信号Reset１のレベルに応じて開閉動作する。また、第２スイッチＳＷ２は、第２リセット信号Reset２のレベルに応じて開閉動作する。
【００１７】
この光検出装置１０の概略動作は以下のとおりである。アンプＡの反転入力端子Ｐ１は、非反転入力端子Ｐ２に対してイマジナリショートの関係にあるから、非反転入力端子Ｐ２の電位と同じ接地電位となる。したがって、フォトダイオードＰＤに印加される逆バイアス電圧が０Ｖとなって、フォトダイオードＰＤから出力される暗電流が抑制される。第２リセット信号Reset２がハイレベルであると、第２スイッチＳＷ２が閉じて、容量素子Ｃが放電され、積分回路１０２から出力される電圧値Ｖｏｕｔは０Ｖになる。一方、第２リセット信号Reset２がローレベルであると、第２スイッチＳＷ２が開いて、受光したフォトダイオードＰＤで発生した電荷が容量素子Ｃに蓄積され、その蓄積電荷量に応じた電圧値Ｖｏｕｔが積分回路１０２から出力される。
【００１８】
ところで、仮に、第１スイッチＳＷ１が開いたままである（或いは、第１スイッチＳＷ１が設けられていない）とすると、使用時にはアンプＡの第２トランジスタＴ２のゲート端子にはＤＣバイアス電圧が印加されるから、第２リセット信号Reset２がハイレベルであって第２スイッチＳＷ２が閉じている初期化時においても、アンプＡの第１トランジスタＴ１から第２トランジスタＴ２を経て接地電位へ電流が流れて、アンプＡの出力端子Ｐ０の電位は非０Ｖとなろうとする。このように、初期化時においては、容量素子Ｃが放電されることに因り出力電圧値Ｖｏｕｔが０Ｖになろうとするとともに、第２トランジスタＴ２を電流が流れることに因り出力電圧値Ｖｏｕｔが非０Ｖになろうとするので、これにより、アンプＡの動作が不安定になり、アンプＡの出力が発振するという事態も生じ得る。
【００１９】
そこで、本実施形態では、このような問題を解決すべく、アンプＡの出力端子Ｐ０と接地電位との間に設けられた第１スイッチＳＷ１は、第２スイッチＳＷ２と同一タイミングで開閉動作する。すなわち、第２リセット信号Reset２がハイレベルであって第２スイッチＳＷ２が閉じている初期化時には、第１リセット信号Reset１もハイレベルとなって、第１スイッチＳＷ１も閉じる。初期化時に第１スイッチＳＷ１が閉じることにより、アンプＡの第１トランジスタＴ１から第１スイッチＳＷ１を経て接地電位へ電流が流れるようになって、アンプＡからの出力電圧値すなわち積分回路１０２からの出力電圧値Ｖｏｕｔが安定する。
【００２０】
また、第２リセット信号Reset２がローレベルであって第２スイッチＳＷ２が開いている電荷蓄積動作時には、第１リセット信号Reset１もローレベルとなって、第１スイッチＳＷ１も開く。電荷蓄積動作時に第１スイッチＳＷ１および第２スイッチＳＷ２が開くことにより、受光したフォトダイオードＰＤで発生した電荷が容量素子Ｃに蓄積され、その蓄積電荷量に応じた電圧値Ｖｏｕｔが積分回路１０２から出力される。
【００２１】
次に、本実施形態に係る光検出装置のより具体的な実施例について説明する。前述の図１に示された構成と比較すると、以下の図２および図３それぞれに示される構成では、アンプＡの回路構成がより詳細に示されている。
【００２２】
図２は、第１実施例に係る光検出装置１１の構成図である。この図に示される光検出装置１１は、フォトダイオードＰＤ、アンプＡ１、第１スイッチＳＷ１、第２スイッチＳＷ２および容量素子Ｃを備えている。これらのうち、アンプＡ１および第１スイッチＳＷ１は、増幅回路１１１を構成している。また、この増幅回路１１１，容量素子Ｃおよび第２スイッチＳＷ２は、積分回路１１２を構成している。アンプＡ１は、ＰＭＯＳトランジスタＴ１およびＴ１１〜Ｔ１５、ならびに、ＮＭＯＳトランジスタＴ２およびＴ１６〜Ｔ１９を有している。
【００２３】
トランジスタＴ１１のソース端子は、基準電位に接続されている。トランジスタＴ１１のゲート端子は、所定のＤＣ電圧値ＶＡが入力されている。トランジスタＴ１１のドレイン端子は、トランジスタＴ１４およびＴ１５それぞれのソース端子に接続されている。
【００２４】
トランジスタＴ１２のソース端子は、基準電位に接続されている。トランジスタＴ１２のゲート端子は、トランジスタＴ１３のゲート端子および自己のドレイン端子に接続されている。トランジスタＴ１２のドレイン端子は、トランジスタＴ１６のドレイン端子に接続されている。
【００２５】
トランジスタＴ１３のソース端子は、基準電位に接続されている。トランジスタＴ１３のドレイン端子は、トランジスタＴ１のゲート端子およびトランジスタＴ１７のドレイン端子に接続されている。
【００２６】
トランジスタＴ１４のゲート端子は、アンプＡ１の反転入力端子Ｐ１に接続されている。トランジスタＴ１４のドレイン端子は、トランジスタＴ１６のソース端子およびトランジスタＴ１８のドレイン端子に接続されている。
【００２７】
トランジスタＴ１５のゲート端子は、アンプＡ１の非反転入力端子Ｐ２に接続されている。トランジスタＴ１５のドレイン端子は、トランジスタＴ１７のソース端子およびトランジスタＴ１９のドレイン端子に接続されている。
【００２８】
トランジスタＴ１６のソース端子は、トランジスタＴ１８のドレイン端子に接続されている。トランジスタＴ１７のソース端子は、トランジスタＴ１９のドレイン端子に接続されている。トランジスタＴ１６およびトランジスタＴ１７それぞれのゲート端子は、所定のＤＣ電圧値ＶＢが入力されている。
【００２９】
トランジスタＴ１８およびトランジスタＴ１９それぞれのソース端子は、接地電位に接続されている。トランジスタＴ１８およびトランジスタＴ１９それぞれのゲート端子は、所定のＤＣ電圧値ＶＣが入力されている。
【００３０】
トランジスタＴ１のソース端子は基準電位に接続されている。トランジスタＴ２のソース端子は接地電位に接続されている。トランジスタＴ１およびトランジスタＴ２それぞれのドレイン端子は、互いに接続され、また、アンプＡ１の出力端子Ｐ０に接続されている。また、トランジスタＴ２のゲート端子は、所定のＤＣ電圧値ＶＤが入力されている。
【００３１】
トランジスタＴ１およびトランジスタＴ２は、アンプＡ１における駆動部を構成している。また、トランジスタＴ１４およびトランジスタＴ１５は、アンプＡ１における差動対入力部を構成している。
【００３２】
図３は、第２実施例に係る光検出装置１２の構成図である。この図に示される光検出装置１２は、フォトダイオードＰＤ、アンプＡ２、第１スイッチＳＷ１、第２スイッチＳＷ２および容量素子Ｃを備えている。これらのうち、アンプＡ２および第１スイッチＳＷ１は、増幅回路１２１を構成している。また、この増幅回路１２１，容量素子Ｃおよび第２スイッチＳＷ２は、積分回路１２２を構成している。アンプＡ２は、ＰＭＯＳトランジスタＴ１およびＴ２１〜Ｔ２３、ならびに、ＮＭＯＳトランジスタＴ２，Ｔ２４およびＴ２５を有している。
【００３３】
トランジスタＴ２１のソース端子は、基準電位に接続されている。トランジスタＴ２１のゲート端子は、所定のＤＣ電圧値ＶＡが入力されている。トランジスタＴ２１のドレイン端子は、トランジスタＴ２２およびＴ２３それぞれのソース端子に接続されている。
【００３４】
トランジスタＴ２２のゲート端子は、アンプＡ２の反転入力端子Ｐ１に接続されている。トランジスタＴ２２のドレイン端子は、トランジスタＴ２４のドレイン端子およびゲート端子に接続され、また、トランジスタＴ２５のゲート端子にも接続されている。
【００３５】
トランジスタＴ２３のゲート端子は、アンプＡ２の非反転入力端子Ｐ２に接続されている。トランジスタＴ２３のドレイン端子は、トランジスタＴ２５のドレイン端子に接続され、トランジスタＴ２のゲート端子に接続され、また、互いに直列的に接続された容量素子および抵抗器を介してアンプＡ２の出力端子Ｐ０にも接続されている。
【００３６】
トランジスタＴ２４のゲート端子は、トランジスタＴ２５のゲート端子と接続されている。トランジスタＴ２４のソース端子は、接地電位と接続されている。トランジスタＴ２５のソース端子は、接地電位と接続されている。
【００３７】
トランジスタＴ１のソース端子は基準電位に接続されている。トランジスタＴ１のゲート端子は、所定のＤＣ電圧値ＶＢが入力されている。トランジスタＴ２のソース端子は接地電位に接続されている。トランジスタＴ１およびトランジスタＴ２それぞれのドレイン端子は、互いに接続され、また、アンプＡ２の出力端子Ｐ０に接続されている。
【００３８】
トランジスタＴ１およびトランジスタＴ２は、アンプＡ２における駆動部を構成している。また、トランジスタＴ２２およびトランジスタＴ２３は、アンプＡ２における差動対入力部を構成している。
【００３９】
これら実施例の光検出装置１１（図２）および光検出装置１２（図３）の何れにおいても、第１スイッチＳＷ１および第２スイッチＳＷ２それぞれが光検出装置１０（図１）と同様に開閉して、光検出装置１０（図１）と同様の効果を奏することができる。すなわち、光検出装置１１（図２）および光検出装置１２（図３）の何れにおいても、第１スイッチＳＷ１は第２スイッチＳＷ２と同一タイミングで開閉動作する。第２スイッチＳＷ２が閉じている初期化時に第１スイッチＳＷ１も閉じることにより、アンプＡ１，Ａ２の第１トランジスタＴ１から第１スイッチＳＷ１を経て接地電位へ電流が流れるようになって、アンプＡ１，Ａ２からの出力電圧値（すなわち、積分回路１１２，１２２からの出力電圧値）Ｖｏｕｔが安定する。また、第２スイッチＳＷ２が開いている電荷蓄積動作時に第１スイッチＳＷ１も開くことにより、受光したフォトダイオードＰＤで発生した電荷が容量素子Ｃに蓄積され、その蓄積電荷量に応じた電圧値Ｖｏｕｔが積分回路１１２，１２２から出力される。
【図面の簡単な説明】
【００４０】
【図１】本実施形態に係る光検出装置１０の概略構成図である。
【図２】第１実施例に係る光検出装置１１の構成図である。
【図３】第２実施例に係る光検出装置１２の構成図である。
【符号の説明】
【００４１】
１０〜１２…光検出装置、１０１…増幅回路、１０２…積分回路、１１１…増幅回路、１１２…積分回路、１２１…増幅回路、１２２…積分回路、Ａ，Ａ１，Ａ２…アンプ、Ｃ…容量素子、ＰＤ…フォトダイオード、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、Ｔ１…第１トランジスタ、Ｔ２…第２トランジスタ。
【図１】
2005244506.tif 000003
【図２】
2005244506.tif 000004
【図３】
2005244506.tif 000005