(57)【要約】【課題】  不平衡信号を平衡度の高い平衡信号に変換する。【解決手段】  ＦＥＴＭ１はゲートに入力端子１４からの不平衡信号を入力し、ドレインから平衡信号を出力する。ＦＥＴＭ２はゲートをＦＥＴＭ１のドレインと接続し、ドレインから平衡信号を出力する。ＦＥＴＭ１とＦＥＴＭ２のソースは、電流源となるＦＥＴＭ３のドレインと接続される。ＦＥＴＭ２のドレインは、ＦＥＴＭ１のゲートに帰還回路の抵抗Ｒ３を介して接続される。第１出力端子１６と第２出力端子１８は、ＦＥＴＭ１のドレインと抵抗Ｒ１の間、ＦＥＴＭ２のドレインと抵抗Ｒ２の間にそれぞれ位置し、ＦＥＴＭ１とＦＥＴＭ２で変換された平衡信号をそれぞれ出力する。ＦＥＴＭ２のドレインは、ＦＥＴＭ１のゲートに帰還回路の抵抗Ｒ３を介して接続される。【選択図】図２
2005286993.tif 000002
【特許請求の範囲】
【請求項１】
第１ＦＥＴおよび第２ＦＥＴと、
前記第１ＦＥＴのソースと前記第２ＦＥＴのソースを共通にして一端に接続し、他端を第１電圧に接続した電流源と、
前記第１ＦＥＴのドレインと第２電圧の間、前記第２ＦＥＴのドレインと第２電圧の間にそれぞれ接続したふたつの負荷とを備え、
前記第１ＦＥＴのドレインと前記第２ＦＥＴのゲートを接続し、かつ前記第２ＦＥＴのドレインと前記第１ＦＥＴのゲートとの間に帰還回路を設けることを特徴とする差動増幅器。
【請求項２】
前記帰還回路が、抵抗であることを特徴とする請求項１に記載の差動増幅器。
【請求項３】
前記帰還回路が、インダクタであることを特徴とする請求項１に記載の差動増幅器。
【請求項４】
前記帰還回路が、抵抗とインダクタの直列回路であることを特徴とする請求項１に記載の差動増幅器。
【請求項５】
前記第１ＦＥＴのゲートに接続した容量をさらに備え、
前記容量を介して前記第１ＦＥＴのゲートに不平衡信号を入力し、前記第１ＦＥＴのドレインと前記第２ＦＥＴのドレインから平衡信号をそれぞれ出力することを特徴とする請求項１から４のいずれかに記載の差動増幅器。
【請求項６】
前記容量と直列に接続したインダクタをさらに備えることを特徴とする請求項５に記載の差動増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は差動増幅器に関し、特に、不平衡−平衡変換回路に使用可能な差動増幅器に関する。
【背景技術】
【０００２】
通信回路は一般的に平衡伝送を使用する。平衡伝送は、雑音に対する耐性が強く、またコンデンサを必要としない差動増幅器を使用できるなどの理由でＩＣ化に適している。それに対して、アンテナをはじめとして一般の信号伝送は不平衡伝送を使用するので、不平衡伝送系と平衡伝送系との変換回路が必要となる。そのような不平衡−平衡変換回路のうち、通信用ＩＣに内蔵される回路としては、伝送ラインのカップリングを利用するマーチャント・バルンと差動増幅器を利用するアクティブバルンが一般的である。このうち、マーチャント・バルンは該当周波数における波長の１／２に相当するインダクタを用いるため、チップ面積が大きくなる。一方、アクティブ・バルンは、差動増幅回路を利用するものが多く、小型化できる。
【０００３】
図１は、不平衡−平衡変換回路のうちで従来の差動増幅器１０の構成を示す。差動増幅器１０は、ＦＥＴＭ１からＦＥＴＭ３、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ５から抵抗Ｒ８、コンデンサＣ２を含む。ＦＥＴＭ１およびＦＥＴＭ２の各ソースは、共通に接続されてから、ＦＥＴＭ３のドレインに接続される。ここで、ＦＥＴＭ３は、電流源として動作する。ＦＥＴＭ１とＦＥＴＭ２のドレインは電源電位ＶＤＤに抵抗Ｒ１と抵抗Ｒ２をそれぞれ介して接続される。ＦＥＴＭ１のゲートには、入力端子１４を介して不平衡信号が入力されており、一方、ＦＥＴＭ２のゲートは、グランドもしくはＶＳＳ電位にコンデンサＣ２を介して接続されている。抵抗Ｒ５から抵抗Ｒ８は、ＦＥＴＭ１およびＦＥＴＭ２のゲートに等しいバイアス電圧を印加している。このような構成によって、ＦＥＴＭ１のゲートに入力された不平衡信号はＦＥＴＭ１で増幅され、その際にＦＥＴＭ３で構成される電流源には一定の電流が流れるので、ＦＥＴＭ２のドレイン−ソース間には、ＦＥＴＭ１のドレイン−ソース間に流れる電流とは位相が１８０°異なった電流が流れる。そのため、第１出力端子１６と第２出力端子１８から得られる信号は電位の振幅が等しく、位相が１８０°異なっており、それらは平衡信号を形成する（例えば、特許文献１参照。）。
【特許文献１】特開平５−９０８４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＦＥＴのゲートを高周波的に接地するためには、コンデンサの容量を大きくする必要があり、その結果、チップ面積が大きくなってしまう。また、コンデンサに含まれるインダクタ成分、およびＩＣのパターンやワイヤーに起因するグランド電位またはＶＳＳ電位に含まれるインダクタ成分が起因して、理想的な接地条件を得ることが困難である。また、周波数が高い場合には、各ＦＥＴに含まれる寄生成分の影響によって、平衡信号の平衡度が低下してしまう。
【０００５】
本発明はこうした状況に鑑みてなされたものであり、その目的は、小型化が可能であるにもかかわらず、平衡度の高い平衡信号を出力する差動増幅器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、差動増幅器である。この差動増幅器は、第１ＦＥＴおよび第２ＦＥＴと、第１ＦＥＴのソースと第２ＦＥＴのソースを共通にして一端に接続し、他端を第１電圧に接続した電流源と、第１ＦＥＴのドレインと第２電圧の間、第２ＦＥＴのドレインと第２電圧の間にそれぞれ接続したふたつの負荷とを備える。この差動増幅器において、第１ＦＥＴのドレインと第２ＦＥＴのゲートを接続し、かつ第２ＦＥＴのドレインと第１ＦＥＴのゲートとの間に帰還回路を設けてもよい。
「第１電圧」と「第２電圧」は、値の異なる電圧であればよく、例えば、第１電圧が電源電圧、第２電圧がグランド電位である場合や、第２電圧が電源電圧、第１電圧がグランド電位である場合がある。
【０００７】
以上の差動増幅器により、第１ＦＥＴのドレインと第２ＦＥＴのゲートを接続し、第２ＦＥＴのドレインと第１ＦＥＴのゲートを接続して、第１ＦＥＴと第２ＦＥＴのゲート電位を等しくし、かつ第２ＦＥＴのドレインと第１ＦＥＴのゲートの間に、第２ＦＥＴのドレインから出力される信号の第１ＦＥＴのゲートへの漏洩を防止する帰還回路を備えている。その結果、出力される信号の平衡度を高くできる。
【０００８】
帰還回路が、抵抗であってもよい。帰還回路が、インダクタであってもよい。帰還回路が、抵抗とインダクタの直列回路であってもよい。第１ＦＥＴのゲートに接続した容量をさらに備え、容量を介して第１ＦＥＴのゲートに不平衡信号を入力し、第１ＦＥＴのドレインと第２ＦＥＴのドレインから平衡信号をそれぞれ出力してもよい。容量と直列に接続したインダクタをさらに備えてもよい。
「容量」の一例は、コンデンサである。
【０００９】
電流源は、第３ＦＥＴを備え、第３ＦＥＴのドレインは、第１ＦＥＴのソースと第２ＦＥＴのソースに接続し、第３ＦＥＴのソースは、第１電圧に接続してもよい。電流源は、抵抗を備え、抵抗の一端は、第１ＦＥＴのソースと第２ＦＥＴのソースに接続し、抵抗の他端は、第１電圧に接続してもよい。負荷は、抵抗であってもよい。負荷は、ＦＥＴであってもよい。負荷は、インダクタと抵抗の並列回路であってもよい。
【００１０】
第１ＦＥＴのドレインに接続したソースホロワ回路と、ソースホロワ回路に接続した第１出力端子と、第２ＦＥＴのドレインに接続した第２接続端子をさらに備えてもよい。ソースホロワ回路は、出力用ＦＥＴを備え、出力用ＦＥＴは、ソースを第１出力端子に接続するとともに、出力用の負荷を介して第１電圧に接続し、ゲートを第１ＦＥＴのドレインに接続し、ドレインを第２電圧に接続してもよい。出力用の負荷が、ＦＥＴであってもよい。出力用の負荷が、抵抗であってもよい。
【００１１】
第１ＦＥＴと第２ＦＥＴのドレインにそれぞれ接続したふたつのソースホロワ回路と、ふたつのソースホロワ回路にそれぞれ接続したふたつの出力端子をさらに備えてもよい。ふたつのソースホロワ回路は、第１出力用ＦＥＴと第２出力用ＦＥＴをそれぞれ備え、第１出力用ＦＥＴは、ソースを第１出力端子に接続するとともに、第１出力用負荷を介して第１電圧に接続し、ゲートを第１ＦＥＴのドレインに接続し、ドレインを第２電圧に接続し、第２出力用ＦＥＴは、ソースを第２出力端子に接続するとともに、第２出力用負荷を介して第１電圧に接続し、ゲートを第２ＦＥＴのドレインに接続し、ドレインを第２電圧に接続してもよい。第１出力用負荷が、ＦＥＴであってもよい。第１出力用負荷が、抵抗であってもよい。第２出力用負荷が、ＦＥＴであってもよい。第２出力用負荷が、抵抗であってもよい。
【発明の効果】
【００１２】
本発明によれば、小型化が可能であるにもかかわらず、平衡度の高い平衡信号を出力できる
【発明を実施するための最良の形態】
【００１３】
（実施例１）
本発明を具体的に説明する前に、概要を述べる。本発明の実施例１は、入力した不平衡信号を平衡信号に変換する不平衡−平衡変換回路として使用される差動増幅器に関する。本実施例に係る差動増幅器では、従来の不平衡−平衡変換回路として使用される差動増幅器に含まれたＦＥＴＭ１とＦＥＴＭ２のトランジスタ差動対のうち、不平衡信号がゲートに入力されるＦＥＴＭ１のドレインにＦＥＴＭ２のゲートを接続し、ＦＥＴＭ２のドレインとＦＥＴＭ１のゲートとを抵抗を介して接続する。さらに、ＦＥＴＭ１とＦＥＴＭ２で変換された平衡信号が、ＦＥＴＭ１のドレインと抵抗Ｒ１の接続点およびＦＥＴＭ２のドレインと抵抗Ｒ２の接続点から出力される。このような構成によって、従来の不平衡−平衡変換回路として使用される差動増幅器のうち、ＦＥＴＭ２のゲートに接続されたコンデンサを削除できる。
【００１４】
図２は、本発明の実施例１に係る差動増幅器１０の構成を示す。差動増幅器１０は、ＦＥＴＭ１からＦＥＴＭ３、抵抗Ｒ１から抵抗Ｒ３、インダクタＬ１、コンデンサＣ１を含む。
入力端子１４は、不平衡信号を入力する。ＦＥＴＭ１はｎ型ＦＥＴであり、ＦＥＴＭ１はゲートに入力端子１４からの不平衡信号を入力し、ドレインから平衡信号を出力する。ＦＥＴＭ２もｎ型ＦＥＴであり、ＦＥＴＭ２はゲートをＦＥＴＭ１のドレインと接続し、ドレインから平衡信号を出力する。ＦＥＴＭ１とＦＥＴＭ２のソースは、電流源となるＦＥＴＭ３のドレインと接続される。また、ＦＥＴＭ３のソースはグランド電位に接続される。ＦＥＴＭ１とＦＥＴＭ２のドレインは、電源電位ＶＤＤに抵抗Ｒ１および抵抗Ｒ２を介してそれぞれ接続される。
【００１５】
ここで、抵抗Ｒ１と抵抗Ｒ２は、電流信号を電圧信号に変換するための負荷としての役割を担う。ＦＥＴＭ２のドレインは、ＦＥＴＭ１のゲートに帰還回路の抵抗Ｒ３を介して接続される。さらに、ＦＥＴＭ１のゲートと入力端子１４の間には、インダクタＬ１とコンデンサＣ１を直列に接続して配置する。第１出力端子１６と第２出力端子１８は、ＦＥＴＭ１のドレインと抵抗Ｒ１の間、ＦＥＴＭ２のドレインと抵抗Ｒ２の間にそれぞれ位置し、ＦＥＴＭ１とＦＥＴＭ２で変換された平衡信号をそれぞれ出力する。
【００１６】
差動増幅器１０では、ＦＥＴＭ１とＦＥＴＭ２のゲート電位はそれぞれＦＥＴＭ２とＦＥＴＭ１のドレイン電位と等しくなり、さらにＦＥＴＭ１、ＦＥＴＭ２および、抵抗Ｒ１と抵抗Ｒ２が同じ大きさになるように構成すれば、ＦＥＴＭ１とＦＥＴＭ２の各ドレイン、ソース、ゲート電位が等しくなる。一方、ＦＥＴＭ２のドレインとＦＥＴＭ１のゲートとの間に接続される抵抗Ｒ３には、ＩＣ上のレイアウトでの占有面積が小さな抵抗を用いる。なぜなら、レイアウト占有面積の大きな抵抗を用いると、抵抗の寄生容量により、ＦＥＴＭ２のドレインから出力される信号がＦＥＴＭ１のゲートへ漏洩し、平衡出力信号の電位のばらつき要因になるためである。
【００１７】
インダクタＬ１はＦＥＴＭ１への入力インピーダンスを整合させるためのものであり、インダクタをパターンで形成してもよいし、ＩＣのワイヤーのインダクタを利用することもできる。チップ上に形成するインダクタは一般に大きな面積を有するため、このインダクタ部分を外付けのチップインダクタに代替することも可能である。さらにＬ１と直列に接続されたコンデンサＣ１はゲートバイアスのＤＣカット用である。
【００１８】
差動増幅器１０を以上のごとく構成すれば、ＦＥＴＭ２のゲートに入力される信号はＦＥＴＭ１のドレインから供給されるので、従来のＦＥＴＭ２のゲートを接地する不平衡−平衡変換回路のように接地条件の影響は受けない。しかしながら、ＦＥＴＭ１のドレインとＦＥＴＭ２のゲートを接続しただけではＦＥＴＭ１とＦＥＴＭ２のゲート電位が異なるので、ＦＥＴＭ１とＦＥＴＭ２のドレインからそれぞれ出力される平衡信号の電位が大きく異なってしまう。そのため、差動増幅器１０では、ＦＥＴＭ２のドレインからＦＥＴＭ１のゲートに帰還させることによって、ＦＥＴＭ１とＦＥＴＭ２のゲート電位を等しく保つようにしている。その際、ＦＥＴＭ２のドレインから出力される信号がＦＥＴＭ１のゲートに漏洩すると平衡信号の平衡度が崩れて、発振の原因となるため、ＦＥＴＭ２のドレインとＦＥＴＭ１のゲートの間に抵抗Ｒ３が挿入される。ＦＥＴのゲート抵抗は高いため、抵抗Ｒ３を介してもＦＥＴＭ１とＦＥＴＭ２のゲート電位は同じに保つことができる。
【００１９】
図３（ａ）−（ｂ）は、シミュレーションにもとづく、差動増幅器１０の周波数に対する特性を示す。図３（ａ）は、周波数に対する平衡信号の大きさを示す。図の横軸は周波数を示し、図の縦軸は大きさをｄＢ単位で示す。周波数１ＧＨｚから１０ＧＨｚにおいて、平衡信号の大きさはほぼ一定になる。図３（ｂ）は、周波数に対するふたつの平衡信号の位相を示す。図の縦軸は位相を示す。周波数１ＧＨｚから１０ＧＨｚにおいて、ふたつの平衡信号間の位相は、１８０°ずれた結果、すなわち反転した位相が得られる結果となる。以上の結果より、信号の大きさと位相に関して、ふたつの平衡信号の平衡度は高くなっている。
【００２０】
図４は、差動増幅器１０から出力される信号を示しており、これも図３（ａ）−（ｂ）と同様にシミュレーションにもとづいている。横軸は時間を示し、縦軸はふたつの平衡信号の振幅を示す。図４に示されたふたつの波形は、周波数５ＧＨｚの不平衡正弦波信号を入力端子１４に入力したときの第１出力端子１６と第２出力端子１８からそれぞれ出力される平衡信号である。時間領域の波形においても、ふたつの平衡信号の平衡度は高くなっている。
【００２１】
本発明の実施例によれば、グランド接地状態の影響を受けないので、平衡度の高い平衡信号を得ることができる。また、接地用の大きなコンデンサが不要になるので、チップ面積の小型化を可能にする。また、広い周波数の範囲で平衡度の高い平衡信号を得ることができるので、様々なシステムに適用可能であり、汎用性を高くできる。
【００２２】
（実施例２）
本発明の実施例２は、実施例１と同様に入力した不平衡信号を平衡信号に変換する不平衡−平衡変換回路として使用される差動増幅器に関する。本実施例に係る差動増幅器は、ＶＤＤとＦＥＴＭ１、ＶＤＤとＦＥＴＭ２の間に設けた負荷をＦＥＴで構成する。
【００２３】
図５は、本発明の実施例２に係る差動増幅器１０の構成を示す。図２の差動増幅器１０と比較して、抵抗Ｒ１と抵抗Ｒ２の代わりに、ＦＥＴＭ４とＦＥＴＭ５を備える。
ＦＥＴＭ４とＦＥＴＭ５は、通常ｐ型ＦＥＴである。これらは、図２の抵抗Ｒ１と抵抗Ｒ２と同様に抵抗Ｒ１と抵抗Ｒ２は、電流信号を電圧信号に変換するための負荷としての役割を担う。
【００２４】
本発明の実施例によれば、負荷をＦＥＴの定電流源で構成する。高周波的には、このＦＥＴは高インピーダンスに見えるため、出力信号の利得を大きくすることができる。
【００２５】
（実施例３）
本発明の実施例３は、これまでの実施例と同様に入力した不平衡信号を平衡信号に変換する不平衡−平衡変換回路として使用される差動増幅器に関する。本実施例に係る差動増幅器は、電流源を抵抗で構成する。
【００２６】
図６は、本発明の実施例３に係る差動増幅器１０の構成を示す。図５の差動増幅器１０と比較して、ＦＥＴＭ３の代わりに、抵抗Ｒ４を備える。
抵抗Ｒ４は、電流源として設けられる。図示のごとく、抵抗Ｒ４の一端は、ＦＥＴＭ１のソースとＦＥＴＭ２のソースに接続し、抵抗Ｒ４の他端はグランド電位に接続されている。
【００２７】
本発明の実施例によれば、電流源としてＦＥＴでなく抵抗を使用するので、ＦＥＴのゲート電圧を不要にできる。また、電流源としてのＦＥＴのゲート電圧を不要にできるので、電源電圧を低くできる。また、電源電圧を低くできるので、高い電源電圧が設定できない状況でも、差動増幅器を適用できる。
【００２８】
（実施例４）
本発明の実施例４は、これまでの実施例と同様に入力した不平衡信号を平衡信号に変換する不平衡−平衡変換回路として使用される差動増幅器に関する。本実施例に係る差動増幅器は、帰還回路をインダクタで構成する。
【００２９】
図７は、本発明の実施例４に係る差動増幅器１０の構成を示す。図５の差動増幅器１０と比較して、抵抗Ｒ３の代わりに、インダクタＬ２を備える。
インダクタＬ２は、帰還回路として備えられる。一般的に、インダクタンスの特性は、抵抗の特性と異なって周波数に大きく依存する。そのため、インダクタＬ２で設定される周波数においてのみ、ＦＥＴＭ２のドレインとＦＥＴＭ１のゲートを電気的に接続する。
【００３０】
本発明の実施例によれば、ＦＥＴＭ２のドレインからＦＥＴＭ１のゲートへの帰還回路にインダクタを用いているので、出力すべき平衡信号に周波数特性を与えることができる。また、特定の周波数帯域において、平衡度の高い平衡信号を出力できる。また、特定の周波数帯域以外において、出力される平衡信号の平衡度を低くできる。
【００３１】
（実施例５）
本発明の実施例５は、これまでの実施例と同様に、入力した不平衡信号を平衡信号に変換する不平衡−平衡変換回路として使用される差動増幅器に関する。これまでの実施例における差動増幅器は、ＦＥＴＭ１のドレインにＦＥＴＭ２のゲートを接続し、ＦＥＴＭ２のドレインとＦＥＴＭ１のゲートとを帰還回路を介して接続していた。その結果、平衡度の高い平衡信号を出力していた。すなわち、差動増幅器でのふたつの出力が、同等のレベルを有する。一方、インピーダンスについて考慮すれば、ＦＥＴＭ１のドレインに接続された出力端子におけるインピーダンスは、ＦＥＴＭ２のドレインに接続された出力端子におけるインピーダンスと異なる場合がある。ＦＥＴＭ２のドレインには、帰還回路も接続されており、当該帰還回路の影響によって、両者のインピーダンスが異なる。このような、インピーダンスの違いによって、ふたつの出力端子における負荷が異なる。その結果、実際にふたつの出力端子に印加される平衡信号の電圧も異なる。本実施例に係る差動増幅器は、少なくともＦＥＴＭ１のドレインにソースホロワ回路を接続し、ソースホロワ回路に出力端子を接続する。当該ソースホロワ回路によって、インピーダンスを調節する。
【００３２】
図８は、本発明の実施例５に係る差動増幅器１０の構成を示す。図８の差動増幅器１０は、図２の差動増幅器１０に加えて、ＦＥＴＭ６、抵抗Ｒ５を含む。差動増幅器１０のうち、図２に示された部分については、実施例１と同一であるので、説明を省略する。ＦＥＴＭ６と抵抗Ｒ５によって構成されるソースホロワ回路が、ＦＥＴＭ１のドレインに接続される。さらに、ソースホロワ回路に第１出力端子１６が接続されている。一方、ＦＥＴＭ２のドレインに第２出力端子１８が接続されている。
【００３３】
ＦＥＴＭ６のゲートは、第１ＦＥＴのドレインに接続される。また、ＦＥＴＭ６のドレインは、電源電位ＶＤＤに接続される。さらに、ＦＥＴＭ６のソースは、第１出力端子１６に接続されるとともに、抵抗Ｒ５を介してグランド電位に接続される。このような構成において、抵抗Ｒ５の値を調節することによって、第１出力端子１６におけるインピーダンスを調節できる。すなわち、第１出力端子１６におけるインピーダンスが、第２出力端子１８におけるインピーダンスに近くなるように、抵抗Ｒ５の値が調節される。なお、ここでは、負荷として抵抗Ｒ５を使用したが、これの代わりにＦＥＴを使用してもよい。
【００３４】
図９は、本発明の実施例５に係る差動増幅器１０の別の構成を示す。図９の差動増幅器１０は、図８の差動増幅器１０に加えて、ＦＥＴＭ７、抵抗Ｒ６を含む。すなわち、図９の差動増幅器１０は、図８の差動増幅器１０と比較して、ＦＥＴＭ２のドレイン側にもソースホロワ回路が接続される。ＦＥＴＭ７と抵抗Ｒ６によって構成されるソースホロワ回路が、ＦＥＴＭ２のドレインに接続される。さらに、ソースホロワ回路に第２出力端子１８が接続されている。ＦＥＴＭ１とＦＥＴＭ２のドレインに、ふたつのソースホロワ回路が接続されている。
【００３５】
ＦＥＴＭ７のゲートは、第２ＦＥＴのドレインに接続される。また、ＦＥＴＭ７のドレインは、電源電位ＶＤＤに接続される。さらに、ＦＥＴＭ７のソースは、第２出力端子１８に接続されるとともに、抵抗Ｒ６を介してグランド電位に接続される。このような構成において、抵抗Ｒ６の値を調節することによって、第２出力端子１８におけるインピーダンスを調節できる。すなわち、前述のごとく、抵抗Ｒ５の値を調節することによって、第１出力端子１６におけるインピーダンスも調節できるので、抵抗Ｒ５と抵抗Ｒ６の値を互いに調節することによって、第１出力端子１６におけるインピーダンスと、第２出力端子１８におけるインピーダンスとを近い値に設定できる。なお、ここでは、負荷として抵抗Ｒ６を使用したが、これの代わりにＦＥＴを使用してもよいのは、前述と同様である。
【００３６】
本発明の実施例によれば、差動増幅器の出力側にソースホロワ回路を設けるので、平衡信号間におけるインピーダンスが近い値になるように調節できる。また、平衡信号間におけるインピーダンスが近い値になるように調節できるので、平衡信号間の電圧が近い値になるように調節できる。また、負荷の値を調節することによって、インピーダンスを調節できる。また、ソースホロワ回路をひとつ設けることによって、回路規模の増加を抑えつつ、平衡信号間におけるインピーダンスが近い値になるように調節できる。また、ソースホロワ回路をふたつ設ければ、これらの調節によって、インピーダンスの値を調節できるので、インピーダンスの調節を容易にできる。また、ソースホロワ回路をふたつ設ければ、これらを調節すればよいので、調節可能な範囲を広くできる。また、ソースホロワ回路をふたつ設ければ、回路の対称性が増加するので、回路の作成を容易にできる。
【００３７】
（実施例６）
本発明の実施例６は、これまでの実施例で説明した不平衡−平衡変換回路として使用される差動増幅器を使用した通信装置に係る。
【００３８】
図１０は、本発明の実施例６に係る通信装置２０を示す。図１０の通信装置２０は一般的な受信用である。通信装置２０は、ひとつのＩＣ回路で構成されてもよい。通信装置２０は、複数の通信機能回路として、不平衡−平衡変換回路２４、アンプ２６およびミキサ２８を有しており、これらは直列に接続されている。アンプ２６はローノイズアンプ（ＬＮＡ）であり、受信した信号を増幅する。不平衡−平衡変換回路２４はアクティブバルンであり、不平衡信号から平衡信号へ変換する。ミキサ２８はギルバートセルミキサであり、無線周波数と変復調信号周波数とを変換する。図示しないが通信装置２０に復調回路等が続く。
本発明の実施例によれば、不平衡−平衡変換回路として使用される差動増幅器を通信装置に適用できる。
【００３９】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４０】
本発明の実施例１から５において、帰還回路を抵抗Ｒ３あるいはインダクタＬ２とした。しかしながらこれに限らず例えば、抵抗Ｒ３とインダクタＬ２の直列回路であってもよい。本変形例によれば、実施例１から３と実施例４を組み合わせた効果を得ることができる。つまり、ＦＥＴＭ２のドレインから出力される信号のＦＥＴＭ１のゲートへの漏洩が防止できればよい。
【００４１】
本発明の実施例１から５において、電源電圧とＦＥＴＭ１のドレイン、電源電圧とＦＥＴＭ２のドレインの間に設ける負荷を抵抗Ｒ１と抵抗Ｒ２あるいはＦＥＴＭ４とＦＥＴＭ５とした。しかしながらこれに限らず例えば、インダクタと抵抗の並列回路であってもよい。本変形例によれば、インダクタの周波数特性によって、出力される平衡信号に周波数特性を与えられる。つまり、平衡信号として電圧信号が出力できればよい。
【図面の簡単な説明】
【００４２】
【図１】従来の差動増幅器の構成を示す図である。
【図２】本発明の実施例１に係る差動増幅器の構成を示す図である。
【図３】図３（ａ）−（ｂ）は、図２の差動増幅器の周波数に対する特性を示す図である。
【図４】図２の差動増幅器から出力される信号を示す図である。
【図５】本発明の実施例２に係る差動増幅器の構成を示す図である。
【図６】本発明の実施例３に係る差動増幅器の構成を示す図である。
【図７】本発明の実施例４に係る差動増幅器の構成を示す図である。
【図８】本発明の実施例５に係る差動増幅器の構成を示す図である。
【図９】本発明の実施例５に係る差動増幅器の別の構成を示す図である。
【図１０】本発明の実施例６に係る通信装置を示す図である。
【符号の説明】
【００４３】
１０  差動増幅器、  １４  入力端子、  １６  第１出力端子、  １８  第２出力端子、  ２０  通信装置、  ２２  アンテナ、  ２４  不平衡−平衡変換回路、  ２６  アンプ、  ２８  ミキサ、  Ｌ１〜Ｌ２  インダクタ、  Ｃ１〜Ｃ２  コンデンサ、  Ｍ１〜Ｍ６  ＦＥＴ、  Ｒ１〜Ｒ８  抵抗。
【図１】
2005286993.tif 000003
【図２】
2005286993.tif 000004
【図３】
2005286993.tif 000005
【図４】
2005286993.tif 000006
【図５】
2005286993.tif 000007
【図６】
2005286993.tif 000008
【図７】
2005286993.tif 000009
【図８】
2005286993.tif 000010
【図９】
2005286993.tif 000011
【図１０】
2005286993.tif 000012