(57)【要約】【課題】複素信号の正負の周波数を区別して位相をロックさせることができる位相ロック回路を提供する。【解決手段】第２の複素信号Ｖｌｏは、帰還制御信号Ｖｃに応じた大きさの負の周波数を有する。複素信号処理部１００では、この第２の複素信号Ｖｌｏと第１の複素信号Ｖｉｎとを乗算した場合に得られる複素信号の偏角に応じた信号が生成される。第２の複素信号Ｖｌｏと第１の複素信号とを乗算すると、その偏角は、これら２つの複素信号の偏角を足し合わせたものに等しくなることから、複素信号処理部１００では、この足し合わせた偏角に応じた信号が生成されることになる。帰還部２００では、この足し合わせた偏角が一定値に収束するように帰還制御を働かせる帰還制御信号Ｖｃが生成される。これにより、第２の複素信号Ｖｌｏは、第１の複素信号Ｖｉｎに含まれる正負の周波数の成分のうち、負の周波数によって相殺され得る正の周波数の成分にのみ位相がロックされる。【選択図】      図１
2005348208.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に出力信号の位相をロックさせる位相ロック回路であって、
入力される帰還制御信号に応じた周波数を有するとともに該周波数が所定の極性に設定される第２の複素信号と上記入力信号としての第１の複素信号とを乗算した場合に得られる複素信号の偏角に応じた信号を生成する複素信号処理部と、
上記複素信号処理部において生成される信号に応じて、上記偏角が一定値に収束するように帰還制御を働かせる上記帰還制御信号を生成する帰還部と、
を有し、
上記複素信号処理部は、上記第２の複素信号に含まれる互いに位相が直交した第１信号成分および第２信号成分の少なくとも一方、または該信号成分に同期した信号を、上記出力信号として出力する、
位相ロック回路。
【請求項２】
上記複素信号処理部は、上記偏角に応じた信号として、上記第１の複素信号と上記第２の複素信号とを乗算した場合に得られる複素信号の実部または虚部に応じた信号を生成し、
上記帰還部は、上記複素信号処理部において生成される信号が一定値に収束するように帰還制御を働かせる上記帰還制御信号を生成する、
請求項１に記載の位相ロック回路。
【請求項３】
上記複素信号処理部は、
上記帰還制御信号に応じた周波数を有するとともに位相が直交した上記第１信号成分および上記第２信号成分をそれぞれ生成する複素信号生成部と、
上記複素信号生成部において生成される上記第１信号成分と上記第１の複素信号の実部成分とを掛け合わせる第１の演算部と、
上記複素信号生成部において生成される上記第２信号成分と上記第１の複素信号の虚部成分とを掛け合わせる第２の演算部と、
上記第１の演算部および上記第２の演算部の乗算結果の和もしくは差を演算する第３の演算部と、
を有する、
請求項２に記載の位相ロック回路。
【請求項４】
上記複素信号生成部は、
上記帰還制御信号に応じた周波数を有する信号を生成する信号生成部と、
上記信号生成部において生成される信号に同期して、それぞれが入力信号を順次に後段へ伝播する、縦続接続されたｍ段（ｍは正の偶数を示す）のフリップフロップと、
上記縦続接続されたフリップフロップの終段の出力信号を論理反転して初段に入力するインバータと、
を含み、
上記縦続接続されたフリップフロップにおいて入力もしくは出力される信号のうち、位相が４分の１周期離れた２つの信号を上記第１信号成分および上記第２信号成分として出力する、
請求項３に記載の位相ロック回路。
【請求項５】
上記複素信号処理部は、
上記帰還制御信号に応じた周波数を有する信号を生成する信号生成部と、
予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第１信号成分が持つべき瞬時値に応じた係数値を選択し、該選択した係数値を上記第１の複素信号の実部成分に掛け合わせる第４の演算部と、
予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第２信号成分が持つべき瞬時値に応じた係数値を選択し、該選択した係数値を上記第１の複素信号の虚部成分に掛け合わせる第５の演算部と、
上記第４の演算部および上記第５の演算部の乗算結果の和もしくは差を演算する第６の演算部と、
を有する、
請求項２に記載の位相ロック回路。
【請求項６】
上記信号生成部は、上記第１信号成分および上記第２信号成分に対してｋ分の１（ｋは正の４の倍数を示す）の周期を有する信号を生成し、
上記第４の演算部は、上記第１信号成分のｋ分の１周期ごとの瞬時値に応じた係数値を選択し、
上記第５の演算部は、上記第２信号成分のｋ分の１周期ごとの瞬時値に応じた係数値を選択する、
請求項５に記載の位相ロック回路。
【請求項７】
上記帰還部は、上記複素信号処理部において生成される信号の直流成分を所定の伝達特性をもって増幅し、上記帰還制御信号として出力するフィルタ回路を含む、
請求項２に記載の位相ロック回路。
【請求項８】
入力信号に含まれる第１の周波数の信号に対して第２の周波数だけ周波数がシフトした信号に出力信号の位相をロックさせる位相ロック回路であって、
上記第２の周波数を有し、位相が互いに直交する２つの直交信号を生成する直交信号生成部と、
上記直交信号生成部において生成される２つの直交信号と上記入力信号とをそれぞれ掛け合わせ、該乗算結果の２つの信号に対して、上記第１の周波数より上記第２の周波数だけ高周波もしくは低周波の成分を減衰させるフィルタ処理をそれぞれ施し、該フィルタ処理後の２つの信号の一方を実部成分、他方を虚部成分とした第１の複素信号を出力する第１の複素信号出力部と、
入力される帰還制御信号に応じた周波数を有するとともに該周波数が所定の極性に設定される第２の複素信号と上記第１の複素信号とを乗算した場合に得られる複素信号の偏角に応じた信号を生成する複素信号処理部と、
上記複素信号処理部において生成される信号に応じて、上記偏角が一定値に収束するように帰還制御を働かせる上記帰還制御信号を生成する帰還部と、
を有し、
上記複素信号処理部は、上記第２の複素信号に含まれる互いに位相が直交した第１信号成分および第２信号成分の少なくとも一方、または該信号成分に同期した信号を、上記出力信号として出力する、
位相ロック回路。
【請求項９】
上記複素信号処理部は、上記偏角に応じた信号として、上記第１の複素信号と上記第２の複素信号とを乗算した場合に得られる複素信号の実部または虚部に応じた信号を生成し、
上記帰還部は、上記複素信号処理部において生成される信号が一定値に収束するように帰還制御を働かせる上記帰還制御信号を生成する、
請求項８に記載の位相ロック回路。
【請求項１０】
上記複素信号処理部は、
上記帰還制御信号に応じた周波数を有するとともに位相が直交した上記第１信号成分および上記第２信号成分をそれぞれ生成する複素信号生成部と、
上記複素信号生成部において生成される上記第１信号成分と上記第１の複素信号の実部成分とを掛け合わせる第１の演算部と、
上記複素信号生成部において生成される上記第２信号成分と上記第１の複素信号の虚部成分とを掛け合わせる第２の演算部と、
上記第１の演算部および上記第２の演算部の乗算結果の和もしくは差を演算する第３の演算部と、
を有する、
請求項９に記載の位相ロック回路。
【請求項１１】
上記複素信号処理部は、
上記帰還制御信号に応じた周波数を有する信号を生成する信号生成部と、
予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第１信号成分が持つべき瞬時値に応じた係数値を選択し、該選択した係数値を上記第１の複素信号の実部成分に掛け合わせる第４の演算部と、
予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第２信号成分が持つべき瞬時値に応じた係数値を選択し、該選択した係数値を上記第１の複素信号の虚部成分に掛け合わせる第５の演算部と、
上記第４の演算部および上記第５の演算部の乗算結果の和もしくは差を演算する第６の演算部と、
を有する、
請求項９に記載の位相ロック回路。
【請求項１２】
上記信号生成部は、上記第１信号成分および上記第２信号成分に対してｋ分の１（ｋは正の４の倍数を示す）の周期を有する信号を生成し、
上記第４の演算部は、上記第１信号成分のｋ分の１周期ごとの瞬時値に応じた係数値を選択し、
上記第５の演算部は、上記第２信号成分のｋ分の１周期ごとの瞬時値に応じた係数値を選択する、
請求項１１に記載の位相ロック回路。
【請求項１３】
上記帰還部は、上記複素信号処理部において生成される信号の直流成分を所定の伝達特性をもって増幅し、上記帰還制御信号として出力するフィルタ回路を含む、
請求項９に記載の位相ロック回路。
【請求項１４】
第１の周波数を有する余弦関数と第１の角度を有する余弦関数との積に比例した第１の入力信号、および、上記第１の周波数を有する余弦関数と上記第１の角度を有する正弦関数との積に比例した第２の入力信号に基づいて、第１の出力信号と第２の出力信号との位相差を上記第１の角度に応じた位相差にロックさせる位相ロック回路であって、
上記第２の入力信号の極性を反転させて出力する極性反転回路と、
上記第１の入力信号を第１端子、上記第２の入力信号を第２端子にそれぞれ入力し、上記第１の出力信号を出力する第１の位相ロック回路と、
上記第１の入力信号を第１端子、上記極性反転回路の出力信号を第２端子にそれぞれ入力し、上記第２の出力信号を出力する第２の位相ロック回路と、
を有し、
上記第１の位相ロック回路および上記第２の位相ロック回路は、
上記第１端子に入力される信号を実部成分、上記第２端子に入力される信号を虚部成分として持つ第１の複素信号と、入力される帰還制御信号に応じた周波数を有するとともに該周波数が所定の極性に設定される第２の複素信号とを乗算した場合に得られる複素信号の偏角に応じた信号を生成する複素信号処理部と、
上記複素信号処理部において生成される信号に応じて、上記偏角が一定値に収束するように帰還制御を働かせる上記帰還制御信号を生成する帰還部と、
をそれぞれ有し、
上記複素信号処理部は、上記第２の複素信号に含まれる互いに位相が直交した第１信号成分および第２信号成分のうちの一方を上記第１の出力信号もしくは上記第２の出力信号として出力する、または、上記第１信号成分および上記第２信号成分のうちの一方に同期した信号を上記第１の出力信号もしくは上記第２の出力信号として出力する、
位相ロック回路。
【請求項１５】
上記複素信号処理部は、上記偏角に応じた信号として、上記第１の複素信号と上記第２の複素信号とを乗算した場合に得られる複素信号の実部または虚部に応じた信号を生成し、
上記帰還部は、上記複素信号処理部において生成される信号が一定値に収束するように帰還制御を働かせる上記帰還制御信号を生成する、
請求項１４に記載の位相ロック回路。
【請求項１６】
上記複素信号処理部は、
上記帰還制御信号に応じた周波数を有するとともに位相が直交した上記第１信号成分および上記第２信号成分をそれぞれ生成する複素信号生成部と、
上記複素信号生成部において生成される上記第１信号成分と上記第１の複素信号の実部成分とを掛け合わせる第１の演算部と、
上記複素信号生成部において生成される上記第２信号成分と上記第１の複素信号の虚部成分とを掛け合わせる第２の演算部と、
上記第１の演算部および上記第２の演算部の乗算結果の和もしくは差を演算する第３の演算部と、
を有する、
請求項１５に記載の位相ロック回路。
【請求項１７】
上記複素信号処理部は、
上記帰還制御信号に応じた周波数を有する信号を生成する信号生成部と、
予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第１信号成分が持つべき瞬時値に応じた係数値を選択し、該選択した係数値を上記第１の複素信号の実部成分に掛け合わせる第４の演算部と、
予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第２信号成分が持つべき瞬時値に応じた係数値を選択し、該選択した係数値を上記第１の複素信号の虚部成分に掛け合わせる第５の演算部と、
上記第４の演算部および上記第５の演算部の乗算結果の和もしくは差を演算する第６の演算部と、
を有する、
請求項１５に記載の位相ロック回路。
【請求項１８】
上記信号生成部は、上記第１信号成分および上記第２信号成分に対してｋ分の１（ｋは正の４の倍数を示す）の周期を有する信号を生成し、
上記第４の演算部は、上記第１信号成分のｋ分の１周期ごとの瞬時値に応じた係数値を選択し、
上記第５の演算部は、上記第２信号成分のｋ分の１周期ごとの瞬時値に応じた係数値を選択する、
請求項１７に記載の位相ロック回路。
【請求項１９】
上記帰還部は、上記複素信号処理部において生成される信号の直流成分を所定の伝達特性をもって増幅し、上記帰還制御信号として出力するフィルタ回路を含む、
請求項１５に記載の位相ロック回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号に対して位相をロックさせた信号を出力する位相ロック回路に関するものである。
【背景技術】
【０００２】
位相ロックループ（ＰＬＬ：phase locked loop）は、最も基本的なアナログ信号処理回路の一つである。位相ロックループを用いると、例えば図３１に示すように、妨害波の中に埋もれた信号から、その信号の位相にロックした出力を取り出すことができる。この場合、信号の周波数がドップラーシフトなどにより変化したとしても、その周波数変化に追随することができる点が単なるフィルタと異なるところである。
【０００３】
また位相ロックループは、例えば図３２に示すように、バースト状に送られた信号から連続信号を復元する場合にも有効に用いられる。これは例えばＮＴＳＣ方式等アナログテレビ放送における色搬送波の再生に用いられる。
【０００４】
また位相ロックループは、周波数合成にも広く用いられる。図３３は、周波数合成回路（周波数シンセサイザ）の基本的なブロック図を示している。
この回路では、基準周波数ｆREFのＮ分の１倍と、出力周波数ｆOUTのＭ分の１倍とが等しくなるように、ＶＣＯ（電圧制御発振回路）４の発振周波数が制御される。その結果、出力周波数ｆOUTは‘Ｍ×ｆREF／Ｎ’になる。したがって、分周比Ｍを切り換えることにより、出力周波数ｆOUTを‘ｆREF／Ｎ’の分解能で調節することが可能になる。位相ロックループで構成された周波数合成回路は、周波数を細かく調節する用途で、測定機器や無線通信装置などに広く使われている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、実数は、共役な２つの複素数を足し合わせて割った数であり、この２つの複素数は大きさが等しい正と負の偏角を有する。これと全く同様に、信号処理において扱われている実信号は、正と負の周波数を有する２つの複素信号を足し合わせた信号と見なすことができる。
【０００６】
このような実信号に対して、周波数変換処理やフィルタ処理などの周波数に関わる処理を行う場合、時として、正と負の周波数領域にある２つの複素信号が干渉を起こすことがある。
例えば、通信装置などでは、角周波数ωRFの高周波信号と角周波数ωLOのローカル信号とを実信号同士で掛け合わせて、中間周波数ωIF＝ωRF−ωLOの信号を取り出す周波数変換処理がしばしば行われる。この処理では、図３４に示すように、角周波数ωimage＝ωLO−ωIFに存在するイメージ信号も、処理対象の高周波信号と同じように中間周波数ωIFへ移動するため、通信の妨げになるという問題がある。
これは、イメージ信号に含まれている負の角周波数−ωimageの複素信号が、ローカル信号に含まれる正の角周波数ωLOの複素信号と掛け合わされることにより、
−ωimage＋ωLO；
という周波数シフトを起こし、負の周波数領域から正の周波数領域に移動するためと考えられる。
【０００７】
しかしながら、従来の位相ロックループは、位相をロックできる信号が実信号に限られており、正負の周波数成分を区別して扱うことができない。そのため、上述した正負の周波数成分の干渉を抜本的に防ぐことができず、回路の複雑化や出力信号の品質低下など招く不利益がある。
【０００８】
本発明はかかる事情に鑑みてなされたものであり、その目的は、正負の周波数成分を区別して扱うことができる位相ロック回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の第１の発明は、入力信号に出力信号の位相をロックさせる位相ロック回路であって、複素信号処理部と帰還部とを有する。
上記複素信号処理部は、入力される帰還制御信号に応じた周波数を有するとともに該周波数が所定の極性に設定される第２の複素信号と上記入力信号としての第１の複素信号とを乗算した場合に得られる複素信号の偏角に応じた信号を生成する。また、上記第２の複素信号に含まれる互いに位相が直交した第１信号成分および第２信号成分の少なくとも一方、または該信号成分に同期した信号を、上記出力信号として出力する。
上記帰還部は、上記複素信号処理部において生成される信号に応じて、上記偏角が一定値に収束するように帰還制御を働かせる上記帰還制御信号を生成する。
【００１０】
上記第１の発明の作用を述べる。
上記第２の複素信号は、上記帰還制御信号に応じた大きさの周波数を有するとともに該周波数が所定の極性を有する複素信号である。この第２の複素信号と上記第１の複素信号とを乗算した場合に得られる複素信号の偏角に応じた信号が上記複素信号処理部において生成される。
上記第２の複素信号と上記第１の複素信号とを乗算した場合に得られる複素信号の偏角は、上記第１の複素信号の偏角と上記第２の複素信号の偏角とを足し合わせた偏角に等しい。そのため、上記複素信号処理部においては、この足し合わせた偏角に応じた信号が生成される。
そして、上記帰還部では、上記複素信号処理部において生成された信号に応じて、上記足し合わせた偏角が一定値（例えばゼロ）に収束するように帰還制御を働かせる上記帰還制御信号が生成される。
偏角が一定になるということは、偏角が時間的に一定で、周波数がゼロになることに相当する。したがって、上記足し合わせた偏角が一定値に収束するためには、上記第１の複素信号および上記第２の複素信号が、互いに等しい大きさで極性が正負に反対の周波数を持っている必要がある。
そのため、上記第２の複素信号が負の周波数を持つ場合、この負の周波数が上記第１の複素信号の正の周波数を相殺するように、上記第２の複素信号の周波数が制御される。上記第２の複素信号が正の周波数を持つ場合は、この正の周波数が上記第１の複素信号の負の周波数を相殺するように、上記第２の複素信号の周波数が制御される。
逆に、上記第２の複素信号と上記第１の複素信号とが同一極性の周波数を持っていると、上記足し合わされた偏角は常に周波数を持ち、これを一定値に収束させることができない。そのため、この場合、上記帰還制御が働かず、上記第２の複素信号の周波数は上記第１の複素信号の周波数に追従しない。
したがって、上記第２の複素信号における上記第１信号成分および上記第２信号成分の少なくとも一方、または該信号成分に同期した信号である上記出力信号は、上記所定の極性と反対の極性の周波数を持つ上記第１の複素信号に対して位相がロックされる。
【００１１】
本発明の第２の発明は、入力信号に含まれる第１の周波数の信号に対して第２の周波数だけ周波数がシフトした信号に出力信号の位相をロックさせる位相ロック回路であって、直交信号生成部と、第１の複素信号出力部と、複素信号処理部と、上記第１の発明の位相ロック回路とを有する。
上記直交信号生成部は、上記第２の周波数を有し、位相が互いに直交する２つの直交信号を生成する。
上記第１の複素信号出力部は、上記直交信号生成部において生成される２つの直交信号と上記入力信号とをそれぞれ掛け合わせ、該乗算結果の２つの信号に対して、上記第１の周波数より上記第２の周波数だけ高周波もしくは低周波の成分を減衰させるフィルタ処理をそれぞれ施し、該フィルタ処理後の２つの信号の一方を実部成分、他方を虚部成分とした第１の複素信号を出力する。上記第１の発明の位相ロック回路は、この第１の複素信号に対して出力信号の位相をロックさせる。
【００１２】
上記第２の発明の作用を述べる。
上記入力信号は、上記第１の複素信号出力部において、上記直交信号生成部が生成する上記第２の周波数を持った２つの直交信号とそれぞれ掛け合わされる。乗算結果の２つの信号は、一方を実部、他方を虚部とする１つの複素信号を表しており、この複素信号は、上記入力信号を、上記第２の周波数だけ正または負の方向に周波数シフトさせたものになる。
次いで、上記第１の複素信号出力部では、この乗算結果の２つの信号成分に対して、上記第１の周波数より上記第２の周波数だけ高周波もしくは低周波の信号成分を減衰させるフィルタ処理がそれぞれ施される。これにより、上記入力信号に元々含まれている正と負の周波数成分のうち、上記周波数シフトによって高域または低域の一方に移動した成分が除去され、他方に移動した成分が残される。
このフィルタ処理後の複素信号は、上記第１の複素信号として、上記第１の発明と同一構成の位相ロック回路に入力される。
上記第１の複素信号は、フィルタ処理によって減衰されていない高域または低域の一方の周波数領域に、上記入力信号の元々の成分をそのまま残している。そのため、上記第１の複素信号の実部もしくは虚部のみを使って位相ロックを行おうとすると、周波数ゼロを挟んで対称に存在する異符号の周波数成分の干渉を受ける。これに対し、上述した第１の発明の位相ロック回路を用いると、上記第１の複素信号に含まれる周波数成分のうち、正または負の一方の周波数を持つ成分に位相をロックさせた出力信号が得られるため、このような干渉を受けることがない。
【００１３】
本発明の第３の発明は、第１の周波数を有する余弦関数と第１の角度を有する余弦関数との積に比例した第１の入力信号、および、上記第１の周波数を有する余弦関数と上記第１の角度を有する正弦関数との積に比例した第２の入力信号に基づいて、第１の出力信号と第２の出力信号との位相差を上記第１の角度に応じた位相差にロックさせる位相ロック回路であって、極性反転回路と、第１の位相ロック回路と、第２の位相ロック回路とを有する。
上記極性反転回路は、上記第２の入力信号の極性を反転させて出力する。
上記第１の位相ロック回路は、上記第１の入力信号を第１端子、上記第２の入力信号を第２端子にそれぞれ入力し、上記第１の出力信号を出力する。
上記第２の位相ロック回路は、上記第１の入力信号を第１端子、上記極性反転回路の出力信号を第２端子にそれぞれ入力し、上記第２の出力信号を出力する。
上記第１の位相ロック回路および上記第２の位相ロック回路は、上記第１の発明と同じ構成（複素信号処理部、帰還部）をそれぞれ有する。
ただし、それぞれの位相ロック回路の複素信号処理部では、上記第１端子に入力される信号を実部成分、上記第２端子に入力される信号を虚部成分として持つ複素信号を、上記第１の複素信号として扱う。
また、上記複素信号処理部は、上記第２の複素信号に含まれる互いに位相が直交した第１信号成分および第２信号成分のうちの一方を上記第１の出力信号もしくは上記第２の出力信号として出力するか、または、上記第１信号成分および上記第２信号成分のうちの一方に同期した信号を上記第１の出力信号もしくは上記第２の出力信号として出力する。
【００１４】
上記第３の発明の作用を述べる。
上記第１の位相ロック回路には、上記第１の入力信号を実部成分、上記第２の信号を虚部成分とする複素信号が入力される。この複素信号は、上記第１の周波数を持ち、その符号が互いに異なる、正と負の周波数成分を有している。
また、上記第２の位相ロック回路には、上記第１の入力信号を実部成分、上記第２の信号の極性反転信号を虚部成分とする複素信号が入力される。この複素信号も、上記第１の周波数を持ち、その符号が互いに異なる、正と負の周波数成分を有している。
ただし、上記第１、第２の位相ロック回路に入力される複素信号の間で同一極性の周波数を持つ信号成分同士を比較すると、正負何れの周波数についても、上記第１の角度に応じた位相差を有している。
上記第１の位相ロック回路において出力される第１の出力信号と、上記第２の位相ロック回路において出力される第２の出力信号は、何れも、入力の複素信号に含まれる特定の極性（上記所定の極性と反対の極性）の周波数を持つ成分に対して位相をロックさせた信号になる。そのため、両者の位相差は、上記第１の角度に応じた位相差にロックされる。
【００１５】
なお、上記第１ないし第３の発明は、次に述べる構成を有しても良い。
【００１６】
上記複素信号処理部は、上記偏角に応じた信号として、上記第１の複素信号と上記第２の複素信号と乗算した場合に得られる複素信号の実部または虚部に応じた信号を生成しても良く、上記帰還部は、上記複素信号処理部において生成される信号が一定値に収束するように帰還制御を働かせる上記帰還制御信号を生成しても良い。
この場合、上記複素信号処理部において生成される信号は、上記第１の複素信号の偏角と上記第２の複素信号の偏角とを足し合わせた偏角を有する複素信号における、実部成分もしくは虚部成分に応じた信号である。この信号が一定値に収束するように帰還制御されることによって、上記足し合わせた偏角が一定値に収束する。
【００１７】
上記複素信号処理部は、複素信号生成部と、第１の演算部と、第２の演算部と、第３の演算部とを有しても良い。
上記複素信号生成部は、上記帰還制御信号に応じた周波数を有するとともに位相が直交した上記第１信号成分および上記第２信号成分をそれぞれ生成する。
上記第１の演算部は、上記複素信号生成部において生成される上記第１信号成分と上記第１の複素信号の実部成分とを掛け合わせる。
上記第２の演算部は、上記複素信号生成部において生成される上記第２信号成分と上記第１の複素信号の虚部成分とを掛け合わせる。
上記第３の演算部は、上記第１の演算部および上記第２の演算部の乗算結果の和もしくは差を演算する。
【００１８】
上記の構成によると、上記複素信号生成部において、上記帰還制御信号に応じた周波数を有するとともに位相が直交した上記第１信号成分および上記第２信号成分がそれぞれ生成される。上記第１の演算部では、上記複素信号生成部において生成される上記第１信号成分と上記第１の複素信号の実部成分とが掛け合わされる。上記第２の演算部では、上記複素信号生成部において生成される上記第２信号成分と上記第１の複素信号の虚部成分とが掛け合わされる。そして、上記第３の演算部において、上記第１の演算部および上記第２の演算部の乗算結果の和もしくは差が演算される。
この和もしくは差の演算結果は、上記第１の複素信号と上記第２の複素信号とを乗算した場合に得られる複素信号の実部または虚部に相当する信号になる。
【００１９】
あるいは、上記複素信号処理部は、信号生成部と、第４の演算部と、第５の演算部と、第６の演算部とを有しても良い。
上記信号生成部は、上記帰還制御信号に応じた周波数を有する信号を生成する。
上記第４の演算部は、予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第１信号成分が持つべき瞬時値に応じた係数値を選択し、該選択した係数値を上記第１の複素信号の実部成分に掛け合わせる。
上記第５の演算部は、予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第２信号成分が持つべき瞬時値に応じた係数値を選択し、該選択した係数値を上記第１の複素信号の虚部成分に掛け合わせる。
上記第６の演算部は、上記第４の演算部および上記第５の演算部の乗算結果の和もしくは差を演算する。
【００２０】
上記の構成によると、上記信号生成部において、上記帰還制御信号に応じた周波数を有する信号が生成される。
上記第４の演算部では、予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第１信号成分が持つべき瞬時値に応じた係数値が選択されて、上記第１の複素信号の実部成分に掛け合わされる。これにより、上記第１信号成分と上記第１の複素信号の実部成分との擬似的な乗算結果が得られる。
上記第５の演算部では、予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第２信号成分が持つべき瞬時値に応じた係数値が選択されて、上記第１の複素信号の虚部成分に掛け合わされる。これにより、上記第２信号成分と上記第１の複素信号の虚部成分との擬似的な乗算結果が得られる。
そして、上記第６の演算部において、上記第４の演算部および上記第５の演算部の乗算結果の和もしくは差を演算されることにより、上記第１の複素信号と上記第２の複素信号とを乗算した場合に得られる複素信号の実部または虚部に相当する信号が得られる。
【発明の効果】
【００２１】
本発明によれば、入力される複素信号に含まれる正負の周波数を持った成分の何れか一方にのみに位相をロックさせた信号を得ることができるため、正負の周波数成分を区別して扱うことが可能になり、両者の干渉を防ぐことができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の４つの実施形態について、図面を参照して説明する。
【００２３】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る位相ロック回路の構成の一例を示す図である。
【００２４】
図１に示す位相ロック回路の説明を行うにあたり、先ず、実信号と複素信号との関係について説明する。
【００２５】
複素周波数ωsは、次のように定義される。
【００２６】
【数１】
2005348208.tif 000003
【００２７】
複素信号は、複素平面で定義されるために、単純に実信号としては表現することができず、実部Ｃｏｓωsｔと虚部Ｓｉｎωsｔに分け、２つの信号の組として定義することができる。
【００２８】
図２は、複素平面上で表された複素信号を示す図である。
図２に示すように、複素信号は、原点を角速度ωで回転する複素平面上のベクトルと考えることができる。複素信号の実部は余弦成分、虚部は正弦成分になる。
【００２９】
このような複素信号に対し、単一信号として実世界に存在する通常の信号を、本明細書では実信号と呼ぶことにする。
以下では、正弦波および余弦波の実信号を複素信号として見たときに、これらがどのような複素信号として表されるかについて考察する。実信号としての余弦波と正弦波は次式で表すことができる。
【００３０】
【数２】
2005348208.tif 000004
【００３１】
この式から明らかなように、実信号は、正負対称な周波数を持つ２つの複素信号の和で表されることが判る。
【００３２】
図２の複素平面において、正の周波数は反時計回りに廻るベクトルであり、負の周波数とは時計回りに廻るベクトルであると定義する。この定義に基づいて式（２）および（３）の関係を図示すると、図３のようになる。
実信号２Ｃｏｓωsｔは、正の周波数を有する複素信号ｅjωstと負の周波数を有する複素信号ｅ-jωstとの和である。これを複素平面上に描くと、図３の左図に示すように、互いに逆向きに回転する２つのベクトルの和として表すことができる。２つのベクトルは、時間ｔ＝０において実軸上で重なり、時間とともに回転しても実軸に対して常に線対称になる。そのため、２つのベクトルを合成した場合、常に虚部が打ち消されてゼロになり、実部のみが残る。
同様に、実信号２Ｓｉｎωsｔは、正の周波数を有する複素信号ｊｅjωstと負の周波数を有する複素信号ｊｅ-jωstとの和であり、図３の右図に示すように、実軸に対しては常に線対称になるため、やはり２つのベクトルを合成すると虚部は常に打ち消されてゼロになり、実部のみが残る。
【００３３】
これを静止したベクトルとして表すために、図４に示す座標系を用いる。
図４の座標系では、虚部を表すｚ軸と実部を表すｙ軸とがなす複素平面に対して垂直な方向に、複素信号の角周波数または周波数を表すｘ軸を設ける。
図５は、複素平面（ｚ−ｙ平面）上に、時間ｔ＝０のときの正弦波信号および余弦波信号をベクトルで図解した図である。ただし、時間ｔ＝０のときの位相は何れもゼロであるとする。図５（Ａ）は余弦波信号Ｃｏｓωsｔのベクトルを示し、図５（Ｂ）は正弦波信号Ｓｉｎωｓｔのベクトルを示す。
【００３４】
このように、実信号はどんな信号であろうとも、複素信号として見ると正負の対称な周波数を持つ２つの複素信号を含んでいる。そして、これらのベクトルは、時間と共に互いに逆回転しており、常に虚部が打ち消し合うため、両者の和としての実信号には虚部が存在しない。
【００３５】
以上、実信号と複素信号との関係について述べた。
図１に示す位相ロック回路は、入力信号を複素信号として扱い、複素信号の正の周波数成分または負の周波数成分の何れか一方に位相をロックさせた出力信号を得るものである。
【００３６】
図１に示す位相ロック回路は、複素信号処理部１００と、帰還部２００とを有する。
また図１の例において、複素信号処理部１００は、乗算部１０１および１０２と、加算部１０３と、複素信号生成部１０４とを有する。
複素信号処理部１００は、本発明の複素信号処理部の一実施形態である。
帰還部２００は、本発明の帰還部の一実施形態である。
複素信号生成部１０４は、本発明の複素信号生成部の一実施形態である。
乗算部１０１は、本発明の第１の演算部の一実施形態である。
乗算部１０２は、本発明の第２の演算部の一実施形態である。
加算部１０３は、本発明の第３の演算部の一実施形態である。
【００３７】
以下、これらの構成要素についてそれぞれ説明する。なお、本明細書では、複素信号に下線‘＿’を付すことによって、複素信号と実信号とを区別する。
【００３８】
［複素信号処理部１００］
複素信号処理部１００は、帰還制御信号Ｖｃと第１の複素信号＿Ｖｉｎ（実部：ＶｉｎI、虚部：ＶｉｎQ）とに基づいて、この第１の複素信号＿Ｖｉｎと後述する第２の複素信号＿Ｖｌｏとを乗算した場合に得られる複素信号の偏角に応じた信号Ｖｐｄを生成する。
【００３９】
第２の複素信号＿Ｖｌｏは、虚部成分として第１信号成分ＶｌｏQ、実部成分として第２信号成分ＶｌｏIを有する。この信号成分は、互いに位相が直交しており、何れも帰還制御信号Ｖｃに応じた周波数を有している。また、その周波数は所定の極性に設定されており、帰還制御信号Ｖｃに依らず一定である。以下では一例として、負の極性に設定されているものとする。
【００４０】
ここで、第１の複素信号＿Ｖｉｎが正の角周波数ω、第２の複素信号＿Ｖｌｏが負の角周波数−ωを有しており、それぞれ次式のように表されるものとする。
【００４１】
【数３】
2005348208.tif 000005
【００４２】
ただし、式（４）において、‘Ｖａ’は第１の複素信号＿Ｖｉｎの振幅を表す。また、‘θ’は第１の複素信号＿Ｖｉｎと第２の複素信号＿Ｖｌｏとの位相差を示す。
この第１の複素信号＿Ｖｉｎと第２の複素信号＿Ｖｌｏとを乗算すると、次式のようになる。
【００４３】
【数４】
2005348208.tif 000006
【００４４】
式（６）を実部と虚部に分離すると、次式のようになる。
【００４５】
【数５】
2005348208.tif 000007
【００４６】
ここで、複素信号処理部１００は式（７）の虚部を信号Ｖｐｄとして出力するものとすると、信号Ｖｐｄは次式のように表される。
【００４７】
【数６】
2005348208.tif 000008
【００４８】
式（８）によれば、２つの乗算回路と１つの加算回路を用いて信号Ｖｐｄを演算できることが分かる。
【００４９】
次に、複素信号処理部１００の構成要素（乗算部１０１，１０２、加算部１０３、複素信号生成部１０４）について説明する。
【００５０】
乗算部１０１は、第２の複素信号＿Ｖｌｏの第１信号成分ＶｌｏQと第１の複素信号＿Ｖｉｎの実部成分ＶｉｎIとを掛け合わせる。式（８）では、
ＶｉｎI×ＶｌｏQ＝−Ｖａ×Ｃｏｓωｔ×Ｓｉｎ（ωｔ＋θ）；
を演算する。
【００５１】
乗算部１０２は、第２の複素信号＿Ｖｌｏの第２信号成分ＶｌｏIと第１の複素信号＿Ｖｉｎの虚部成分ＶｉｎQとを掛け合わせる。式（８）の例では、
ＶｉｎQ×ＶｌｏI＝Ｖａ×Ｓｉｎωｔ×Ｃｏｓ（ωｔ＋θ）；
を演算する。
【００５２】
加算部１０３は、乗算部１０１および乗算部１０２の乗算結果の和を演算する。これにより、式（８）に示す信号Ｖｐｄが得られる。
【００５３】
複素信号生成部１０４は、帰還制御信号Ｖｐｄに応じた周波数ωを有するとともに位相が４分の１周期離れた（すなわち位相が直交した）第１信号成分ＶｌｏQおよび第２信号成分ＶｌｏIをそれぞれ生成する。
【００５４】
また、複素信号生成部１０４は、第２の複素信号＿Ｖｌｏの周波数の極性が常に負になるように、第１信号成分ＶｌｏQおよび第２信号成分ＶｌｏIの位相関係を設定する。
ただし、次に述べる図６の例がそうであるように、複素信号生成部１０４を回路で実現する場合、２つの信号成分ＶｌｏIおよびＶｌｏQの位相関係を変化させることのほうが、かえって回路の追加を必要とするため、通常は、位相関係を一定に保つための特別な構成を設ける必要はない。
【００５５】
図６は、複素信号生成部１０４の構成の一例を示す図である。
図６の例において、複素信号生成部１０４は、フリップフロップ１０６および１０７と、インバータ１０８と、信号生成部１０５とを有する。
【００５６】
フリップフロップ１０６および１０７は縦続に接続されており、この縦続接続の終段（図６の例ではフリップフロップ１０７）の出力信号がインバータ１０８によって論理反転されて縦続接続の初段（図６の例ではフリップフロップ１０６）に入力されている。フリップフロップ１０６の出力信号は第２信号成分ＶｌｏI、フリップフロップ１０７の出力信号は第１信号成分ＶｌｏQとして出力される。
信号生成部１０５は、例えば電圧制御発振器（ＶＣＯ）であり、帰還制御信号Ｖｃに応じた周波数を有する信号Ｓ１０５を生成する。フリップフロップ１０６および１０７は、この信号Ｓ１０５に同期して入力信号をラッチする。
【００５７】
図７は、図６に例示する複素信号生成部１０４における各部の信号波形を示す。
インバータ１０８の出力信号は、フリップフロップ１０６および１０７による遅延回路により、信号Ｓ１０５の２周期分の遅延を経て、インバータ１０８の入力に帰還される。そのため、インバータ１０８の出力信号は、信号Ｓ１０５の２周期ごとに正負が反転し、その周期は信号Ｓ１０５に対して４倍になる。
したがって、図７に示すように、第１信号成分ＶｌｏQおよび第２信号成分ＶｌｏIは、信号Ｓ１０５に対して４倍の周期（４分の１の周波数）を有する。
また、第１信号成分ＶｌｏQは、第２信号成分ＶｌｏIに対してフリップフロップ１段分の遅延、すなわち、４分の１周期分の遅延を有している。
【００５８】
図６の例では２段のフリップフロップによって遅延回路を構成しているが、この段数は２より大きい偶数段（４段，６段，…）に増やしても良い。この場合、全段数に対して半分の段数に相当する遅延差を有する２つの信号は、１周期の４分の１の遅延差を有するため、第１信号成分ＶｌｏQおよび第２信号成分ＶｌｏIとして用いることが可能である。
【００５９】
［帰還部２００］
帰還部２００は、複素信号処理部１００において生成される信号Ｖｐｄに応じて、この信号Ｖｐｄが一定値に収束するように帰還制御を働かせる帰還制御信号Ｖｃを生成する。
【００６０】
帰還部２００は、例えば、複素信号処理部１００において生成される信号Ｖｐｄの直流成分を所定の伝達特性をもって増幅するフィルタ回路として構成される。この伝達特性Ｈ（ｓ）は、例えば図８に示すような周波数特性を有しており、次式で表される。
【００６１】
【数７】
2005348208.tif 000009
【００６２】
この伝達特性Ｈ（ｓ）の直流利得は無限大であるため、複素信号処理部１００の出力信号Ｖｐｄは定常状態においてゼロになる必要がある。したがって、式（８）から、第２の複素信号＿Ｖｌｏの周波数は位相差θがゼロになるように制御される。その結果、第１の複素信号＿Ｖｉｎの周波数が変化すると、これに追従して、第２の複素信号＿Ｖｌｏの周波数が変化する。
【００６３】
ところで、式（４）では、第１の複素信号＿Ｖｉｎが正の周波数を有するものとしているが、これが第２の複素信号＿Ｖｌｏと同じ負の周波数を有すると、第１の複素信号＿Ｖｉｎは次式のようになる。
【００６４】
【数８】
2005348208.tif 000010
【００６５】
この第１の複素信号＿Ｖｉｎと第２の複素信号＿Ｖｌｏとが掛け合わされると、乗算結果は次のようになる。
【００６６】
【数９】
2005348208.tif 000011
【００６７】
この場合、両方の複素信号が何れも負の周波数を有することから、これらを乗算しても角周波数２ωという高い周波数の信号が生成されるだけであり、位相差θの信号は生成されない。そのため、この第１の複素信号＿Ｖｉｎに第２の複素信号＿Ｖｌｏの位相がロックされることはない。
【００６８】
以上述べた構成によると、第２の複素信号＿Ｖｌｏは、帰還制御信号Ｖｃに応じた大きさの周波数を有するとともに該周波数が負の極性を有する複素信号である。この第２の複素信号＿Ｖｌｏと第１の複素信号＿Ｖｉｎとを乗算した場合に得られる複素信号の偏角に応じた信号Ｖｐｄが、複素信号処理部１００において生成される。
第２の複素信号＿Ｖｌｏと第１の複素信号とを乗算した場合に得られる複素信号の偏角は、第１の複素信号＿Ｖｉｎの偏角と第２の複素信号＿Ｖｌｏの偏角とを足し合わせた偏角に等しい。そのため、複素信号処理部１００においては、この足し合わせた偏角に応じた信号Ｖｐｄが生成される。
帰還部２００では、この信号Ｖｐｄに応じて、上記足し合わせた偏角が一定値（例えばゼロ）に収束するように帰還制御を働かせる帰還制御信号Ｖｃが生成される。
偏角が一定になるということは、偏角が時間的に一定で、周波数がゼロになることに相当する。したがって、上記足し合わせた偏角が一定値に収束するためには、第１の複素信号＿Ｖｉｎおよび第２の複素信号＿Ｖｌｏが、互いに等しい大きさで極性が正負に反対の周波数を持っている必要がある。
そのため、第２の複素信号＿Ｖｌｏが持つ負の周波数が第１の複素信号＿Ｖｉｎの正の周波数を相殺するように、第２の複素信号＿Ｖｌｏの周波数が制御される。
逆に、第２の複素信号＿Ｖｌｏと第１の複素信号＿Ｖｉｎとが共に負の周波数を持っていると、上記足し合わせた偏角は常に周波数を持ち、これを一定値に収束させることができない。そのため、この場合、帰還制御が働かず、第２の複素信号＿Ｖｌｏの周波数は第１の複素信号＿Ｖｉｎの周波数に追従しない。
したがって、第２の複素信号＿Ｖｌｏは、正の周波数を持つ第１の複素信号＿Ｖｉｎに対してのみ位相がロックされる。
【００６９】
このように、本実施形態に係る位相ロック回路によれば、入力される第１の複素信号＿Ｖｉｎに含まれる正負の周波数を持つ成分のうち、正の周波数の成分のみに第２の複素信号＿Ｖｌｏの位相をロックさせることができる。これにより、正負の周波数成分を区別して扱うことが可能になり、両者の干渉を根本的に防ぐことが可能になる。
【００７０】
＜第２の実施形態＞
次に、本発明の第２の実施形態を述べる。
【００７１】
第１の実施形態に係る位相ロック回路では、複素信号生成部１０４の一例として、図６に示すようなフリップフロップを用いる回路を示した。
この回路において生成される信号ＶｌｏIおよびＶｌｏQは何れも矩形波であるため、３次、５次といった奇数次の高調波成分を含む。こうした高調波成分は、本回路の応用対象によっては好ましくない場合もあり得る。本実施形態では、このような高調波成分の影響を低減できる位相ロック回路を述べる。
【００７２】
図９は、本発明の第２の実施形態に係る位相ロック回路の構成の一例を示す図である。
図９に示す位相ロック回路は、複素信号処理部１００Ａと、帰還部２００とを有する。
複素信号処理部１００Ａは、正弦波乗算部１１１および１１２と、加算部１１３と、信号生成部１１４とを有する。
信号生成部１１４は、本発明の信号生成部の一実施形態である。
正弦波乗算部１１１は、本発明の第４の演算部の一実施形態である。
正弦波乗算部１１２は、本発明の第５の演算部の一実施形態である。
加算部１１３は、本発明の第６の演算部の一実施形態である。
【００７３】
ここでは、図１に示す位相ロック回路に対して異なる構成である、複素信号処理部１００Ａについて説明する。
【００７４】
［複素信号処理部１００Ａ］
複素信号処理部１００Ａの全体的な処理については、先に述べた複素信号処理部１００と同じである。
すなわち、複素信号処理部１００Ａは、帰還制御信号Ｖｃと第１の複素信号＿Ｖｉｎとに基づいて、第１の複素信号＿Ｖｉｎと第２の複素信号＿Ｖｌｏとを乗算した場合に得られる複素信号の偏角に応じた信号Ｖｐｄを生成する。
第２の複素信号＿Ｖｌｏは、帰還制御信号Ｖｃに応じた周波数を持ち互いに直交する成分ＶｌｏQおよびＶｌｏIを有しており、周波数が負に設定されている。
【００７５】
信号生成部１１４は、例えばＶＣＯであり、帰還制御信号Ｖｃに応じた周波数を有するクロック信号Ｓ１１４を生成する。
【００７６】
加算部１１３は、後述する正弦波乗算部１１１および１１２の乗算結果Ｓ１１１およびＳ１１２を加算して、信号Ｖｐｄを生成する。
【００７７】
正弦波乗算部１１１は、予め定めた複数の係数値の中から、クロック信号Ｓ１１４の１周期ごとに、該１周期内において第１信号成分ＶｌｏQが持つべき瞬時値に応じた係数値を選択し、該選択した係数値を第１の複素信号＿Ｖｉｎの実部成分ＶｉｎIに掛け合わせる。
【００７８】
正弦波乗算部１１２は、予め定めた複数の係数値の中から、クロック信号Ｓ１１４の１周期ごとに、該１周期内において第２信号成分ＶｌｏIが持つべき瞬時値に応じた係数値を選択し、該選択した係数値を第１の複素信号＿Ｖｉｎの虚部成分に掛け合わせる。
【００７９】
図１０は、正弦波乗算部１１１の構成の一例を示す図である。
図１０に示す正弦波乗算部１１１は、乗算部ＭＰ１と、制御部ＣＮＴ１とを有する。乗算部ＭＰ１は、ｎ個の係数乗算回路Ｍ１〜Ｍｎと、ｎ個の係数選択スイッチＳＷ１〜ＳＷｎと、極性選択スイッチＳＷｐと、極性反転回路ＩＮＶとを含む。
【００８０】
係数乗算回路Ｍ１，…，Ｍｎは、入力される実部成分ＶｉｎIに係数ａ１，…，ａｎを乗算する。
【００８１】
係数選択スイッチＳＷ１，…，ＳＷｎは、一方の端が係数乗算回路Ｍ１，…，Ｍｎの出力にそれぞれ接続され、他方の端がノードＮ１に接続される。
【００８２】
極性反転回路ＩＮＶは、ノードＮ１に出力される係数乗算回路Ｍ１，…，Ｍｎの乗算結果を反転する。
【００８３】
極性選択スイッチＳＷｐは、係数選択スイッチＳＷ１，…，ＳＷｎに接続されるノードＮ１、または、極性反転回路ＩＮＶの出力に接続されるノードＮ２の何れか一方を選択し、出力ノードＮ３に接続する。正弦波乗算部１１１の乗算結果Ｓ１１１は、出力ノードＮ３から出力される。
【００８４】
制御部ＣＮＴ１は、クロック信号Ｓ１１４の１周期ごとに、その１周期内の所定の位相（例えば０°）において第１信号成分ＶｌｏQが持つべき瞬時値と絶対値が等しい係数の乗算回路が選ばれるように、係数選択スイッチＳＷ１〜ＳＷｎを制御する。また、この所定の位相における第１信号成分ＶｌｏQの極性に合わせて、極性選択スイッチＳＷｐを制御する。
【００８５】
図１０は正弦波乗算部１１１の構成例であるが、正弦波乗算部１１２もこれと同様な構成にすることが可能である。
【００８６】
なお、第１信号成分ＶｌｏQおよび第２信号成分ＶｌｏIの１周期は、クロック信号Ｓ１１４の１周期に対して４の倍数に比例していることが望ましい。これにより、第１信号成分ＶｌｏQおよび第２信号成分ＶｌｏIの位相差を４分の１周期に保ちつつ、正弦波乗算部１１１および１１２において同一係数値の乗算回路を用いることが可能になる。
【００８７】
例えば２つの係数乗算回路Ｍ１，Ｍ２を用いて乗算部ＭＰ１を構成した場合、係数選択スイッチＳＷ１，ＳＷ２および極性選択スイッチＳＷｐは図１１に示すように制御される。この場合、係数値の時系列上の推移を示す波形ｍ０（ｔ）は、図１２に図示するように、正弦波状の信号成分（ＶｌｏQ，ＶｌｏI）をサンプリングして得られる波形になる。このように、乗算回路の係数値は、クロック信号Ｓ１１４に同期したサンプリング点における信号成分（ＶｌｏQ，ＶｌｏI）のサンプリング値と等しくなるように選ばれる。
【００８８】
乗算係数が２つの場合、乗算部は図１３に示すような非常にシンプルな構成にすることが可能である。
【００８９】
図１３は、乗算係数が２つの場合における乗算部ＭＰ１Ａの構成例を示す図である。
図１３に示す乗算部ＭＰ１Ａは、抵抗Ｒ１，…，Ｒ６と、係数選択スイッチＳＷ３およびＳＷ４と、極性選択スイッチＳＷ５，…，ＳＷ８と、差動増幅回路ＡＭＰ１とを有する。
【００９０】
入力端子Ｔｉｎ＋およびＴｉｎ−の間には、第１の複素信号＿Ｖｉｎの実部成分ＶｉｎIが差動信号として入力される。
【００９１】
入力端子Ｔｉｎ＋は、抵抗Ｒ１およびＲ３の直列回路を介して、極性選択スイッチＳＷ５およびＳＷ７の一方の端子にそれぞれ接続される。極性選択スイッチＳＷ５の他方の端子は差動増幅回路ＡＭＰ１の負側入力端子ＩＮ−に接続され、極性選択スイッチＳＷ７の他方の端子は差動増幅回路ＡＭＰ１の正側入力端子ＩＮ＋に接続される。
【００９２】
入力端子Ｔｉｎ−は、抵抗Ｒ２およびＲ４の直列回路を介して、極性選択スイッチＳＷ６およびＳＷ８の一方の端子にそれぞれ接続される。極性選択スイッチＳＷ６の他方の端子は差動増幅回路ＡＭＰ１の正側入力端子ＩＮ＋に接続され、極性選択スイッチＳＷ８の他方の端子は差動増幅回路ＡＭＰ１の負側入力端子ＩＮ−に接続される。
【００９３】
係数選択スイッチＳＷ３は抵抗Ｒ３に並列に接続され、係数選択スイッチＳＷ４は抵抗Ｒ４に並列に接続される。
【００９４】
差動増幅回路ＡＭＰ１の正側出力端子は、出力端子Ｔｏｕｔ＋に接続されるとともに、抵抗Ｒ５を介して正側入力端子ＩＮ＋に接続される。
差動増幅回路ＡＭＰ１の負側出力端子は、出力端子Ｔｏｕｔ−に接続されるとともに、抵抗Ｒ６を介して負側入力端子ＩＮ−に接続される。
【００９５】
抵抗Ｒ１〜Ｒ６の抵抗値は、例えば次のように設定される。
抵抗Ｒ１，Ｒ２  …  ４２．２９ｋΩ；
抵抗Ｒ３，Ｒ４  …  ６２．１５ｋΩ；
抵抗Ｒ５，Ｒ６  …  ４０ｋΩ；
【００９６】
図１３に示す乗算部ＭＰ１Ａによると、係数選択スイッチＳＷ３およびＳＷ４をオンにしたとき、係数値ａ１＝Ｒ５／Ｒ１になる。また、係数選択スイッチＳＷ３およびＳＷ４をオフにしたとき、係数値ａ２＝Ｒ５／（Ｒ１＋Ｒ３）になる。
【００９７】
また、極性選択スイッチＳＷ７およびＳＷ８をオフ、極性選択スイッチＳＷ５およびＳＷ６をオンにしたとき、乗算部ＭＰ１Ａの乗算係数の極性は正に設定される。すなわち、出力信号Ｓ１１１は実部信号ＶｉｎIと同一極性になる。
逆に、極性選択スイッチＳＷ７およびＳＷ８をオン、極性選択スイッチＳＷ５およびＳＷ６をオフにしたとき、乗算部ＭＰ１Ａの乗算係数の極性は負に設定される。すなわち、出力信号Ｓ１１１は実部信号ＶｉｎIと反対の極性になる。
以上の動作から、スイッチＳ３〜８の制御は、例えば図１４に示すように行われる。
【００９８】
図１５は、図１３に示す乗算部を複素信号処理部１００Ａに用いた場合の位相ロック回路の構成例を示す。図９および図１３と図１５の同一符号は同一の構成要素を示す。
【００９９】
図１５の例において、正弦波乗算部１１１は、乗算部ＭＰ１Ａとその制御部ＣＮＴ１Ａを有し、正弦波乗算部１１２は、乗算部ＭＰ２Ａとその制御部ＣＮＴ２Ａを有する。
乗算部ＭＰ２Ａは、図１３に示す乗算部ＭＰ１Ａと同様な構成を有する。
制御部ＣＮＴ１ＡおよびＣＮＴ２Ａは、例えば図１４に示すようなスイッチの制御を行うことにより、入力される実部信号ＶｉｎIと第１信号成分ＶｌｏQとの乗算、もしくは、入力される虚部信号ＶｉｎQと第２信号成分ＶｌｏIとの乗算を実現する。
【０１００】
図１５の例において、加算部１１３は、２つの加算回路１１５および１１６を有しており、乗算部ＭＰ１Ａの差動出力信号Ｓ１１１と乗算部ＭＰ２Ａの差動出力信号Ｓ１１２とを加算する。
すなわち、加算回路１１５は、乗算部ＭＰ１ＡおよびＭＰ２Ａの正側の出力信号同士を加算し、信号Ｖｐｄの正側の信号として出力する。加算回路１１６は、乗算部ＭＰ１ＡおよびＭＰ２Ａの負側の出力信号同士を加算し、信号Ｖｐｄの負側の信号として出力する。
【０１０１】
図１６は、図１５に示す位相ロック回路における正弦波乗算部１１１，１１２の出力信号Ｓ１１１，Ｓ１１２の周波数スペクトルの例を示す図である。
図１６からも分かるように、出力信号Ｓ１１１，Ｓ１１２には３次や５次の高調波が含まれておらず、最も低い高調波は７次となる。通常、７次の高調波はフィルタで簡単に落とせるため、ほとんどの応用において問題となることはない。
また、乗算係数の数を更に増やせば、高調波をもっと高次にわたり消去することができる。例えば乗算係数を４つ使う場合、最も低い高調波は１５次となる。
【０１０２】
このように、本実施形態に係る位相ロック回路によれば、図６に示すような矩形状の波形を持つ複素信号を入力の複素信号に乗算する場合に比べて、高調波成分を大幅に減衰させることができる。
【０１０３】
一般に、ギルバート乗算回路に代表されるアナログ乗算回路は、直流のオフセットの影響を受け易く、乗算の精度が良くないという問題がある。また、図６に示すような回路で生成される矩形波信号を入力信号と乗算するのであれば、スイッチだけで実現できるため、オフセットによる影響がなくなり、精度を飛躍的に向上させることができるが、奇数次の高調波成分の影響が避けられないという問題がある。
これに対し、係数を切り換えて入力信号に乗算する本実施形態の回路を用いると、オフセットや乗算精度を飛躍的に向上できるとともに、高調波の影響も効果的に避けることができる。
そのため、より精度の高い位相同期を実現することが可能になり、例えば後述するレゾルバ角度センサの信号処理のように厳しい絶対精度を要求する用途に好適な位相ロック回路を提供することができる。
【０１０４】
なお、上述した形態は、図１に示す第２の複素信号＿Ｖｌｏに相当する出力信号の生成回路を有していないが、この信号は、例えば信号生成部１１４のクロック信号に基づいて容易に生成することが可能である。
例えば図１０や図１３に示す正弦波乗算部と同様の構成の回路を設け、その入力信号を一定値に固定することにより、擬似的な正弦波を生成しても良い。あるいは、信号生成部１１４の信号Ｓ１１４を分周する回路を設けて、矩形波の出力信号を生成しても良い。
【０１０５】
＜第３の実施形態＞
次に、本発明の第３の実施形態を述べる。
第３の実施形態は、上述した第１ないし第２の位相ロック回路を周波数変換処理に適用する例を示す。
【０１０６】
図１７は、本発明の第３の実施形態に係る位相ロック回路の構成の一例を示す図である。
【０１０７】
図１７に示す位相ロック回路の説明を行うにあたり、先ず、本実施形態の背景技術について述べる。
【０１０８】
例えば無線通信装置では、ＦＭ（周波数）変調された信号を入力して、それを中間周波数に変換し、位相ロックループによって変調信号を取り出す処理が行われる。
周波数ωRFを中心周波数とする信号を希望信号として、これに中間周波数ωIFだけ低い周波数ωLOのローカル信号を混合すると、中間周波数ωIFを中心とする中間周波信号が得られる。
これを式で表すと次のようになる。
【０１０９】
【数１０】
2005348208.tif 000012
【０１１０】
式（１２）の第１項は中間周波数ωIF（＝ωRF−ωLO）を有しており、これが中間周波信号になる。
しかしながら、入力信号とローカル信号との混合を行うとき、周波数ωRFの信号だけが周波数ωIFに変換されるわけではなく、図３４に示すように、周波数ωLOより負側に周波数ωIFだけ離れた周波数ωimageの信号も、中間周波数ωIFに変換される。
これを式で表すと次のようになる。
【０１１１】
【数１１】
2005348208.tif 000013
【０１１２】
式（１３）の第１項は中間周波数ωIF（＝ωLO−ωimage）を有しており、中間周波信号に重畳される。
したがって、周波数ωimageに信号が存在すると、希望信号ではない不要な信号も中間周波信号に重畳されてしまうことになる。これはスーパーヘテロダイン方式のイメージ問題として広く知られている。
【０１１３】
イメージ問題を解決するためには、周波数変換する前に予めイメージ除去フィルタを用いて周波数ωimageのところに信号が無いようにフィルタ処理をしておくか、あるいはイメージ除去ミキサを用いる方法が一般的である。
【０１１４】
図１８はイメージ除去フィルタ６を用いた従来の実施例を示す図である。
図１８に示す回路では、入力信号中のイメージとなる帯域の信号がイメージ除去フィルタ６により予め除去される。そして、イメージ除去後の信号とローカル発振器７のローカル信号とが乗算器８で混合されて周波数変換され、ＰＬＬ回路（９〜１０）に入力される。
【０１１５】
この方法の問題点は、イメージ除去フィルタが必要なことと、中間周波数ωIFが低くなるにつれて中間周波数ωIFとイメージ信号の周波数ωimageとが接近し、フィルタによる分離が困難になることである。
【０１１６】
図１９は、イメージ除去ミキサを用いた従来の実施例を示す図である。
図１９に示す回路では、乗算器１２によって入力信号と信号ＣｏｓωLOｔとが混合されて信号ＶＩが生成されるとともに、乗算器１３によって入力信号と信号−ＳｉｎωLOｔとが混合されて信号ＶＱが生成される。
先ず、希望周波数ωRFの信号が入力される場合について考える。希望周波数ωRFに対して信号ＶＩ、ＶＱは、次式のように表される。
【０１１７】
【数１２】
2005348208.tif 000014
【０１１８】
式（１４）および（１５）における最後の項は、関心のある中間周波数帯の成分のみを示したものである。
【０１１９】
信号ＶＱは、移相回路１４によって位相角π／２だけ遅延した信号ＶＱＸに変換される。
信号ＶＱＸは次式のように表される。
【０１２０】
【数１３】
2005348208.tif 000015
【０１２１】
信号ＶＱと信号ＶＱＸは加算器１５によって減算され、信号ＶＩＦが得られる。
【０１２２】
【数１４】
2005348208.tif 000016
【０１２３】
上式からも明らかなように、信号ＶＩＦは、式（１４）に示す信号を２倍したものと等しくなり、希望とする中間周波数信号が得られる。
【０１２４】
次に、周波数ωLOから中間周波数ωIFだけ離れた周波数ωimageに対するイメージ除去ミキサの振る舞いを考える。周波数ωimageに対して信号ＶＩ、ＶＱは、次式のように表される。
【０１２５】
【数１５】
2005348208.tif 000017
【０１２６】
式（１９）の信号ＶＱを移相回路１４において位相角π／２だけ遅延させた信号ＶＱＸは、次式のように表される。
【０１２７】
【数１６】
2005348208.tif 000018
【０１２８】
式（２０）の信号ＶＱＸは式（１８）の信号ＶＩと逆位相であるため、これらを加算した結果はゼロになる。
【０１２９】
【数１７】
2005348208.tif 000019
【０１３０】
以上により、周波数ωimageのイメージ信号を中間周波数から除去することができる。
【０１３１】
イメージ除去ミキサで問題となるのは、移相回路である。ある周波数の位相をπ／２ずらすことは可能である。しかしそれは一点の周波数に限られており、この一点の周波数を正確にイメージ周波数と合致させることは困難である。そのため、移相が正確にπ／２にならないことで、イメージ信号の残留が生じる。
【０１３２】
また、ある一点の周波数においてπ／２の移相を精度よく実現できても、これを広い帯域で維持することは更に困難である。こうした問題を解決する手段として、例えばポリフェーズフィルタと称される技術が知られている。これは、信号ＶＩ、ＶＱの位相差を相対的なもとして、どちらの信号も位相を遅延させることにより、互いの位相差を広い帯域に渡ってπ／２を保つものである。
しかしながら、そのポリフェーズ技術も、回路が複雑になるという問題や、信号ＶＩとＶＱの信号路に利得誤差があるとイメージキャンセルが上手くいかないという問題、更には、信号に大きな遅延を与えることに起因した遅延時間や群遅延歪みによる波形歪みの問題がある。
【０１３３】
以上、位相ロック回路を用いる周波数変換処理の背景技術について述べた。
本実施形態に係る図１７に示す位相ロック回路は、このような移相回路やポリフェーズフィルタを用いることなく、非常に簡易な構成で、イメージを確実にキャンセルしつつ、希望とする周波数の信号に位相をロックさせるものである。
【０１３４】
図１７に示す位相ロック回路は、複素信号処理部１００と、帰還部２００と、中間周波数信号出力部３００と、直交信号生成部４００とを有する。
なお、中間周波数信号出力部３００は、本発明の第１の複素信号出力部の一実施形態である。
直交信号生成部４００は、本発明の直交信号生成部の一実施形態である。
【０１３５】
図１７に示す位相ロック回路において、複素信号処理部１００および帰還部２００は、図１において説明した同一符号の構成要素と同じであるため、説明を省く。
以下では、直交信号生成部４００と中間周波数信号出力部３００について説明する。
【０１３６】
［直交信号生成部４００］
直交信号生成部４００は、周波数−ωLOを有し、位相が互いに直交する２つの直交信号ＣｏｓωLOｔおよび−ＳｉｎωLOｔを生成する。
この２つの直交信号は、例えば図６に示す回路でクロック信号Ｓ１０５の周波数を周波数４×ωLOに固定することにより生成しても良いし、あるいは、図１０や図１３に示す回路の入力信号を一定値に固定することによって生成しても良い。
【０１３７】
［中間周波数信号出力部３００］
中間周波数信号出力部３００は、直交信号生成部において生成される２つの直交信号ＣｏｓωLOｔおよび−ＳｉｎωLOｔと入力信号Ｓｄとをそれぞれ掛け合わせ、該乗算結果の２つの信号ＶＩ，ＶＱに対して、周波数ωRFより周波数ωLOだけ高い周波数の成分を減衰させるローパスフィルタ処理をそれぞれ施す。そして、このローパスフィルタ処理後の信号ＶｉｆIを実部成分、信号ＶｉｆQを虚部成分とした複素信号を、中間周波数信号＿Ｖｉｆとして出力する。
【０１３８】
例えば、図１７に示すように、中間周波数信号出力部３００は、乗算部３０１および３０２と、ローパスフィルタ３０３および３０４とを有する。
乗算部３０１および３０２は、それぞれ入力信号Ｓｄと直交信号ＣｏｓωLOｔおよび−ＳｉｎωLOｔとを乗算する。
ローパスフィルタ３０３は、乗算部３０１の出力信号ＶＩの高域成分を除去し、実部信号ＶｉｆIを出力する。
ローパスフィルタ３０４は、乗算部３０２の出力信号ＶＱの高域成分を除去し、虚部信号ＶｉｆQを出力する。
【０１３９】
入力信号Ｓｄを虚数ゼロの複素信号と見なした場合、直交信号ＣｏｓωLOｔと入力信号Ｓｄとを乗算して得られる信号ＶＩは、入力信号Ｓｄと複素信号（ＣｏｓωｔLO−ｊ・ＳｉｎωLOｔ）とを複素乗算した結果の実部成分と見なすことができる。同様に、信号ＶＱは、この複素乗算結果の虚部成分と見なすことができる。
したがって、この複素乗算結果の信号（ＶＩ＋ｊ・ＶＱ）は、入力信号Ｓｄの各周波数成分を周波数−ωLOだけシフトさせた信号と考えることができる。
入力信号Ｓｄは実信号であり、先に述べたように、正負の対象な周波数に信号成分を持っている。したがって、これを周波数−ωLOだけシフトさせた場合、正の周波数成分は周波数ゼロの原点に向かって低域にシフトし、負の周波数成分は周波数ゼロの原点から遠ざかって高域にシフトする。
中間周波数信号出力部３００は、この正負の信号成分のうち、高域にシフトする負の周波数成分をローパスフィルタ処理で除去し、低域にシフトする正の周波数成分のみを抽出する。
【０１４０】
次に、上述した構成を有する図１７の位相ロック回路の動作を説明する。
【０１４１】
入力信号Ｓｄが、希望の周波数ωRFを持つ場合、すなわち入力信号Ｓｄ＝Ｖｄ・ＣｏｓωRFｔの場合、実部信号ＶＩおよび虚部信号ＶＱは、上述した式（１４）および（１５）で表される。
この式（１４）および（１５）において高域の周波数成分を除去すると、中間周波数信号＿Ｖｉｆの実部成分ＶｉｆIおよび虚部成分ＶｉｆQが得られる。
したがって、中間周波数信号＿Ｖｉｆは、次式のように表される。
【０１４２】
【数１８】
2005348208.tif 000020
【０１４３】
一方、複素信号生成部１０４において生成される複素信号＿Ｖｌｏが負の周波数ωIFの信号を持つ場合、複素信号＿Ｖｌｏは次式のように表される。
【０１４４】
【数１９】
2005348208.tif 000021
【０１４５】
したがって、複素信号処理部１００を複素数の乗算器と見なすと、次のような演算がなされることになる。
【０１４６】
【数２０】
2005348208.tif 000022
【０１４７】
前述したように、複素信号処理部１００は、上式の虚部を演算する回路を備えている。したがって、複素信号処理部１００において行われる演算は次式のようになる。
【０１４８】
【数２１】
2005348208.tif 000023
【０１４９】
式（２５）から分かるように、希望する周波数ωRFの信号Ｓｄ＝ＣｏｓωRFｔを入力した場合、複素信号処理部１００の出力信号は式（８）と同様な信号になるため、複素信号処理部１００および帰還部２００において位相ロック動作が可能である。
【０１５０】
次に周波数ωimageのイメージ信号に対する位相ロック回路の振る舞いを考察する。
希望周波数ωRFとともに中間周波数変換されて複素信号処理部１００に入力されるイメージ信号＿Ｖｉｍａｇｅを次式のように表す。
【０１５１】
【数２２】
2005348208.tif 000024
【０１５２】
ただし、‘Ｖｉｍ’はイメージ信号＿Ｖｉｍａｇｅの振幅を示す。
このイメージ信号＿Ｖｉｍａｇｅと複素信号生成部１０４の複素信号＿Ｖｌｏとが乗算されると、次のようになる。
【０１５３】
【数２３】
2005348208.tif 000025
【０１５４】
複素信号生成部１０４においては、次に示すように、式（２７）の虚部のみが演算される。
【０１５５】
【数２４】
2005348208.tif 000026
【０１５６】
式（２８）から分かるように、複素信号処理部１００の出力信号Ｖｐｄは、周波数２ωIFという高い周波数の信号であり、帰還部２００のフィルタにおいて一定値に収束させることができない。そのため、この場合、イメージ信号＿Ｖｉｍａｇｅに複素信号＿Ｖｌｏの位相がロックされることはない。
【０１５７】
以上説明したように、図１７に示す位相ロック回路によると、入力信号Ｓｄは、中間周波数信号出力部３００において、直交信号生成部４００が生成する周波数ωLOを持った２つの直交信号ＣｏｓωLOｔおよび−ＳｉｎωLOｔとそれぞれ掛け合わされる。乗算結果の２つの信号ＶＩおよびＶＱは、一方を実部、他方を虚部とする１つの複素信号を表しており、この複素信号は、入力信号Ｓｄを、周波数ωLOだけ負の方向に周波数シフトさせたものになる。
次いで、中間周波数信号出力部３００では、この乗算結果の２つの信号成分ＶＩおよびＶＱに対して、周波数ωRFより周波数ωLOだけ高周波の信号成分を減衰させるローパスフィルタ処理がそれぞれ施される。これにより、入力信号Ｓｄに元々含まれている正と負の対称な周波数を持つ成分のうち、上記の周波数シフトによって高域に移動した成分が除去され、低域に移動した成分が残される。
このフィルタ処理後の複素信号は、中間周波数信号＿Ｖｉｆとして、図１と同じ位相ロック回路（複素信号処理部１００，帰還部２００）に入力される。
中間周波数信号＿Ｖｉｆには、ローパスフィルタ処理によって除去されていない低周波の領域に、入力信号Ｓｄの元々の成分がそのまま残されており、そこには、イメージ信号＿Ｖｉｍａｇｅも含まれている。そのため、中間周波数信号＿Ｖｉｆの実部もしくは虚部のみを使ってそのまま位相ロックを行おうとすると、希望周波数（ωRF−ωLO）に対し周波数ゼロを挟んで対称に存在する負の周波数（ωimage−ωLO）のイメージ信号＿Ｖｉｍａｇｅの干渉を受ける。
これに対し、図１と同じ位相ロック回路を使って中間周波数信号＿Ｖｉｆに位相をロックさせると、これに含まれる正の周波数成分、すなわち希望周波数（ωRF−ωLO）の信号成分にのみ位相がロックされ、イメージ信号＿Ｖｉｍａｇｅの干渉を受けずに済む。
このように、本実施形態によれば、例えば無線通信のようなシステムにおいて、移相回路やポリフェーズフィルタといった回路を設けることなく、非常に簡易な構成で、周波数変換をする際のイメージ問題を解決することができる。
【０１５８】
なお、上述の形態では図１に示す位相ロック回路を用いているが、図２０に示すように、これを図９に示す位相ロック回路に置き換えて構成することも可能である。
この場合、図１に示す第２の複素信号＿Ｖｌｏに相当する出力信号の生成については、先に述べたように、例えば図１０や図１３に示す正弦波乗算部と同様の構成の回路を設けて、その入力信号を一定値に固定することにより、擬似的な正弦波を生成しても良い。あるいは、信号生成部１１４の信号Ｓ１１４を分周する回路を設けて、矩形波の出力信号を生成しても良い。
【０１５９】
＜第４の実施形態＞
次に、本発明の第４の実施形態を述べる。
本実施形態は、本発明の位相ロック回路をレゾルバ角度センサの信号処理に適用した例を示す。
【０１６０】
図２１は、本実施形態に係る位相ロック回路の構成の一例を示す図である。
【０１６１】
図２１に示す位相ロック回路の説明を行うにあたり、先ず、本実施形態の背景技術であるレゾルバ角度センサについて述べる。
【０１６２】
電磁誘導を利用した機械角度や位置の検出手法が知られている。機械角度センサはレゾルバ角度センサと呼ばれ、原理的には図２３に示すようにモータに類似した構造を持つ。
【０１６３】
回転子５１に巻かれたコイル５２は周波数ωｏの励磁信号ＶＥによって励磁されており、固定子５３には２組のコイル５４および５５が直角に配置されている。回転子５１が回転軸を中心に角度θ（ｔ）だけ回転すると、コイル５４および５５には次式のような信号ＶIおよびＶQが誘起する。
【０１６４】
【数２５】
2005348208.tif 000027
【０１６５】
この信号ＶIおよびＶQより角度θ（ｔ）を算出することが、レゾルバ角度センサの角度演算信号処理回路の命題であり、特に、デジタルデータで角度を出力する信号処理回路はＲ−Ｄ（レゾルバ−デジタル）変換回路と称されている。レゾルバ角度センサは、基本的に、磁性体でできた回転子と固定子と巻き線で構成されるため、堅牢で汚れや温度等の環境の影響が非常に小さいという優れた特長を持っている。
【０１６６】
現在、レゾルバ角度センサには、非常に多様な構造が提案されている。図２３は原理的なものであり、このままでは回転子に励磁電流を供給するための回転ブラシが必要であるが、それを無くすためにロータリトランスを使用したり、より新しい構造では、回転子にコイルを持たせず固定子のコイルにより励磁し、回転子と固定子のギャップの変化による磁束変化を固定子で感知する構造等が提案されている。
【０１６７】
以下では、式（２９）及び式（３０）で表されるような信号を出力するレゾルバ角度センサを、１相励磁２相出力型と称する。
【０１６８】
上述のように様々な構造のものがある中で、レゾルバ角度センサから出力として得られる信号に注目すると、式（２９）式および（３０）で示すように、励磁信号を軸回転角θ（ｔ）の余弦関数Ｃｏｓθ（ｔ）と正弦関数Ｓｉｎθ（ｔ）とで変調した信号を出力する１相励磁２相出力型のレゾルバ角度センサが、最も一般的に用いられる。
【０１６９】
一方、信号処理の都合から考えると、余弦関数同士の積Ｃｏｓωｏｔ×Ｃｏｓθ（ｔ）、ならびに正弦関数同士の積Ｓｉｎωｏｔ×Ｓｉｎθ（ｔ）を出力することが、最も都合がよい。ところが、そのような信号を得るには、図２４の右図及び左図に示すような独立した回転子５６、５７と固定子５８、５９の対を２組用意して同軸上に構成する必要がある。このような方式は、２相励磁２相出力型と称されており、信号処理が非常に簡単になる。しかしながら、独立した回転子と固定子の対が２組必要で、機械的構造が複雑、かつ厚みの大きな構造となってしまうなど、構造上の不利益が大きいため、限定的にしか使われない。
【０１７０】
２相励磁２相出力型の信号処理が簡単になる理由について簡単に説明する。
２相励磁２相出力型のレゾルバ角度センサの出力ＶI、ＶQは次式で表される。
【０１７１】
【数２６】
2005348208.tif 000028
【０１７２】
上式から、その差と和を取ることにより、余弦関数Ｃｏｓ（ωｏｔ＋θ（ｔ））およびＣｏｓ（ωｏｔ−θ（ｔ））が簡単に得られる。
【０１７３】
【数２７】
2005348208.tif 000029
【０１７４】
信号をこのように変換することができると、例えば、２つの信号のゼロクロス点の時間差を測定することにより、角度θ（ｔ）を求めることが可能になる。
【０１７５】
しかしながら、図２２に示したシンプルな構造の１相励磁２相出力型レゾルバ角度センターからは、式（３１）および式（３２）に示したような信号は出力されない。したがって、例えば上述のようにゼロクロス点を計測する方法は適用できない。その結果、図２３に例示するような複雑な構造の２相励磁２相出力型レゾルバ角度センサを用いてシンプルな信号処理により角度データを求めるか、あるいは、１相励磁２相出力型レゾルバ角度センサを用いて式（２９）および式（３０）に示した出力信号に対して非常に複雑な信号処理を行い角度データを求めるという選択しかなかった。
【０１７６】
以上、レゾルバ角度センサに関する背景技術について説明した。
本実施形態に係る位相ロック回路は、１相励磁２相出力型レゾルバ角度センサから非常に簡易な信号処理によって角度を求めることを可能にするものである。
【０１７７】
図２１に示す位相ロック回路は、複素信号処理部１００−１および帰還部２００−１を有する第１の位相ロック回路ＰＬＬ１と、複素信号処理部１００−２および帰還部２００−２を有する第２の位相ロック回路ＰＬＬ２と、位相差測定部５００と、極性反転回路６００と有する。
第１の位相ロック回路ＰＬＬ１は、本発明の第１の位相ロック回路の一実施形態である。
第２の位相ロック回路ＰＬＬ２は、本発明の第２の位相ロック回路の一実施形態である。
極性反転回路６００は、本発明の極性反転回路の一実施形態である。
【０１７８】
極性反転回路は、式（３０）で示される１相励磁２相出力型レゾルバ角度センサからの出力信号ＶQの極性を反転する。
【０１７９】
複素信号処理部１００−１および１００−２は、既に述べた複素信号処理部１００と同様な構成を有しており、これと同じ動作をする。
複素信号処理部１００−１には、実部成分として式（２９）の信号ＶI、虚部成分として式（３０）の信号ＶQを持った複素信号＿ＶCPが入力される。複素信号処理部１００−１の複素信号生成部１０４からは、この複素信号＿ＶCPに含まれる正の周波数成分の信号に同期した複素信号＿Ｖｌｏ−１が出力される。
また、複素信号処理部１００−２には、実部成分として信号ＶI、虚部成分として極性反転回路６００の出力信号（すなわち信号−ＶQ）を持った複素信号＿ＶCNが入力される。複素信号処理部１００−２の複素信号生成部１０４からは、この複素信号＿ＶCNに含まれる正の周波数成分の信号に同期した複素信号＿Ｖｌｏ−２が出力される。
【０１８０】
帰還部２００−１および２００−２は、既に述べた帰還部２００と同様な構成を有しており、これと同じ動作をする。
帰還部２００−１は、複素信号処理部１００−１において生成される信号Ｖｐｄを入力し、これに応じた帰還制御信号Ｖｃを複素信号処理部１００−１に出力する。
帰還部２００−２は、複素信号処理部１００−２において生成される信号Ｖｐｄを入力し、これに応じた帰還制御信号Ｖｃを複素信号処理部１００−２に出力する。
【０１８１】
位相差測定部５００は、第１の位相ロック回路ＰＬＬ１において出力される複素信号＿Ｖｌｏ−１の実部成分と、第２の位相ロック回路ＰＬＬ２において出力される複素信号＿Ｖｌｏ−２の実部成分との位相差を測定する。
後述するように、第１の位相ロック回路ＰＬＬ１において信号ＶCPの正の周波数に位相がロックされた複素信号＿Ｖｌｏ−１と、第２の位相ロック回路ＰＬＬ２において信号ＶCNの正の周波数成分に位相がロックされた複素信号＿Ｖｌｏ−２とは、その実部成分同士もしくは虚部成分同士を比較すると、式（３３）および（３４）に示す２つの信号のように、角度θに応じた位相差を持っている。位相差測定部５００は、この位相差を例えばゼロクロス点の時間差に基づいて測定する。
【０１８２】
図２２は、位相差測定回路５００の構成の一例を示す図である。
図２２に示す位相差測定回路５００は、コンパレータ５０１および５０２と、微分回路５０３および５０４と、フリップフロップ５０５と、ＡＮＤ回路５０６と、カウンタ５０７と、ラッチ回路５０８とを有する。
【０１８３】
コンパレータ５０１は、複素信号処理部１００−１において生成される複素信号＿Ｖｌｏ−１の実部成分を入力し、ゼロレベルと比較する。この実部成分がゼロレベルより大きい場合、コンパレータ５０１はハイレベルを出力し、ゼロレベルより小さい場合はローレベルを出力する。
コンパレータ５０２は、複素信号処理部１００−２において生成される複素信号＿Ｖｌｏ−２の実部成分を入力し、ゼロレベルと比較する。この実部成分がゼロレベルより大きい場合、コンパレータ５０２はハイレベルを出力し、ゼロレベルより小さい場合はローレベルを出力する。
【０１８４】
微分回路５０３および５０４は、コンパレータ５０１および５０２の出力信号をそれぞれ入力し、その立ち上がり時にハイレベルのパルスを出力する。
【０１８５】
フリップフロップ５０５は、微分回路５０３のパルス信号が入力された場合にハイレベルを出力し、微分回路５０３のパルス信号が入力された場合にそのハイレベルの出力をローレベルにリセットする。
【０１８６】
ＡＮＤ回路５０６は、フリップフロップ５０５の出力信号とクロック信号ＣＬＫとの論理積を出力する。
【０１８７】
カウンタ５０７は、ＡＮＤ回路５０６を介して入力されるクロック信号ＣＬＫのパルス数を計数し、微分回路５０３のパルス信号が入力された場合にその計数値をゼロにリセットする。
【０１８８】
ラッチ回路５０８は、微分回路５０３のパルス信号が入力された場合にカウンタ５０７の計数値をラッチして出力する。
【０１８９】
上述した位相差測定回路５００の動作を説明する。
以下の説明では、カウンタ５０７の計数値がゼロの状態でコンパレータ５０１の入力信号（複素信号＿Ｖｌｏ−１の実部成分）が負から正に変化し、その後、コンパレータ５０２の入力信号（複素信号＿Ｖｌｏ−２の実部成分）が負から正に変化するものとする。
この場合、先にコンパレータ５０１の出力がローレベルからハイレベルに立ち上がり、微分回路５０３からパルスが出力される。これにより、フリップフロップ５０５の出力がハイレベルになり、ＡＮＤ回路５０６を透過してクロック信号ＣＬＫがカウンタ５０７に入力され、カウンタ５０７の計数が開始される。
次いで、コンパレータ５０２の入力信号がゼロクロスし、その出力信号がローレベルからハイレベルに変化すると、微分回路５０４のパルスによってカウンタ５０７の係数値がラッチ回路５０８にラッチされ、データＤＡＴとして出力される。また、フリップフロップ５０５およびカウンタ５０７がリセットされる。
このようにして、２つの入力信号のゼロクロス点の時間差に応じたデータＤＡＴが得られる。
【０１９０】
次に、２つの位相ロック回路ＰＬＬ１およびＰＬＬ２において生成される複素信号＿Ｖｌｏの実部成分が、角度θに応じた位相差を持つ理由について説明する。
【０１９１】
構造の簡単な１相励磁２相出力型のレゾルバ角度センサの出力信号ＶI，ＶQは、式（２９）および（３０）に示す通りであり、これらの信号から式（３３）および（３４）に示すような信号を作ることが、ある種のＲ−Ｄ（レゾルバ−デジタル）変換信号処理回路の命題になっていることは先に述べた。
【０１９２】
図２５は、レゾルバ角度センサの出力信号ＶI、ＶQを複素周波数のベクトルとして表したものである。
図２５における‘Ｐ’および‘Ｎ’は、周波数ωｏの極性と角度θの極性との関係を表している。すなわち、正の周波数ωｏにおいて角度θ（ｔ）が反時計方向に廻るベクトルを正の信号ベクトル（ωｏｔ＋θ（ｔ））と定義し、時計方向に廻るベクトルを負の信号ベクトル（ωｏｔ−θ（ｔ））と定義し、各々‘Ｐ’、‘Ｎ’の符号を付して示している。また、負の周波数−ωｏにおいて角度θ（ｔ）が時計方向に廻るベクトルを正の信号ベクトル（−ωｏｔ−θ（ｔ））と定義し、反時計方向に廻るベクトルを負の信号ベクトル（−ωｏｔ＋θ（ｔ））と定義し、各々‘Ｐ’、‘Ｎ’の符号を付して示している。
これを言い換えると、周波数ωｏと角度θの極性が等しいベクトルを正のベクトル‘Ｐ’、周波数ωｏと角度θの極性が異なるベクトルを負のベクトル‘Ｎ’として表している。
【０１９３】
図２５（Ａ）および（Ｂ）に示すように、レゾルバ角度センサの出力信号ＶI、ＶQそのものは、同じ周波数に正の信号ベクトルと負の信号ベクトルが混在するため、そのままでは分離することができない。
【０１９４】
２相励磁２相出力に立ち返ると、‘Ｓｉｎωｏｔ×Ｓｉｎθ（ｔ）’のベクトルは、図２５（Ｃ）のように表記することができる。この信号は、‘Ｃｏｓωｏｔ×Ｃｏｓθ（ｔ）’との和と差を演算することにより、‘Ｃｏｓ（ωｏｔ＋θ（ｔ））’および‘Ｃｏｓ（ωｏｔ−θ（ｔ））’へ簡単に変換できることは前述した。
ここで、図２５（Ｂ）の‘Ｃｏｓωｏｔ×Ｓｉｎθ（ｔ）’と図２５（Ｃ）の‘Ｓｉｎωｏｔ×Ｓｉｎθ（ｔ）’とを、正の周波数に注目して比較すると、‘Ｃｏｓωｏｔ×Ｓｉｎθ（ｔ）’を時計方向に、すなわち−９０°回転させることにより、これを‘Ｓｉｎωｏｔ×Ｓｉｎθ（ｔ）’へ変換できることが分かる。
【０１９５】
ベクトルを−９０°回転させるには、図２６に示すような操作を行う。すなわち、実部を負の虚部とし、虚部を実部とすれば良い。
【０１９６】
以上の考察から、‘Ｃｏｓωｏｔ×Ｓｉｎθ（ｔ）’を図２６の操作によって−９０°回転させ、この回転して得た信号と‘Ｃｏｓωｏｔ×Ｃｏｓθ（ｔ）’とを加算ならびに減算する。
図２７は、上記の演算の様子をベクトルによって図解したものである。
図２７の最下段の演算結果を見ると、加算と減算によって得られた２つの複素信号において同一の周波数を持つ成分同士は、互いの位相差が‘２×θ’になっていることが分かる。
【０１９７】
しかしながら、図２７に示す演算結果の複素信号には、それぞれ、正と負の周波数に逆回転するベクトルが存在している。そこで、先の実施形態で説明した位相ロック回路を用いることにより、正の周波数の信号成分のみを取り出せば、式（３３）および（３４）と同等な信号を得ることができる。
【０１９８】
図２８は、上述した信号処理をブロック図として表したものである。
ここでは、レゾルバ角度センサの出力信号ＶIとＶQを複素信号として扱う。信号ＶIおよびＶQ自体は実信号なので、虚部はゼロである。
次に信号ＶQを−９０°回転させるために、実部と虚部を入れ替え、虚部を反転する。それを複素信号として加減算すると、図２７に示す減算出力信号ＶCPおよび加算出力信号ＶCNが得られる。
【０１９９】
図２８において太線で示した経路は、レゾルバ角度センサの出力信号が通る。ところが細線で示した経路は、元の信号の虚部であり、実際には信号が存在しない。したがって、その経路を除去すると、図２８の信号処理は図２９のように簡素化することができる。
【０２００】
図２９の信号処理を式で表すと次のようになる。
【０２０１】
【数２８】
2005348208.tif 000030
【０２０２】
したがって、信号ＶCPの正の周波数成分に位相がロックされる第１の位相ロック回路ＰＬＬ１の出力複素信号＿Ｖｌｏ−１は、式（３５）より、
Ｖｌｏ−１＝Ｖｏ｛Ｃｏｓ（ωｔ＋θ（ｔ））＋ｊ・Ｓｉｎ（ωｔ＋θ（ｔ））｝／２；
となる。
また、信号ＶCNの正の周波数成分に位相がロックされる第２の位相ロック回路ＰＬＬ２の出力複素信号＿Ｖｌｏ−２は、式（３６）より、
Ｖｌｏ−２＝Ｖｏ｛Ｃｏｓ（ωｔ−θ（ｔ））＋ｊ・Ｓｉｎ（ωｔ−θ（ｔ））｝／２；
となる。
したがって、これらの実部の成分である、
Ｖｏ・Ｃｏｓ（ωｔ＋θ（ｔ））／２；
Ｖｏ・Ｃｏｓ（ωｔ−θ（ｔ））／２；
の位相差を位相差測定部５００において比較することにより、角度θ（ｔ）のデータを得ることが可能になる。
【０２０３】
以上説明したように、本実施形態に係る位相ロック回路には、１相励磁２相出力型レゾルバ角度センサの出力信号として、周波数ωｏを有する余弦関数Ｃｏｓωｏｔと角度θ（ｔ）を有する余弦関数Ｃｏｓθ（ｔ）との積Ｃｏｓωｏｔ×Ｃｏｓθ（ｔ）に比例した信号ＶIと、周波数ωoを有する余弦関数Ｃｏｓωｏｔと角度θ（ｔ）を有する正弦関数Ｓｉｎθ（ｔ）との積Ｃｏｓωｏｔ×Ｓｉｎθ（ｔ）に比例した信号ＶQとを入力する。
第１の位相ロック回路ＰＬＬ１には、入力信号ＶIを実部成分、信号ＶQを虚部成分とする複素信号＿ＶCPが入力される。この複素信号＿ＶCPには、正の周波数ωｏを持つ成分と負の周波数−ωｏを持つ成分とが含まれる。
また、第２の位相ロック回路ＰＬＬ２には、入力信号ＶIを実部成分、信号ＶQの極性反転信号−ＶQを虚部成分とする複素信号＿ＶCNが入力される。この複素信号＿ＶCNにも、正の周波数ωｏを持つ成分と負の周波数−ωｏを持つ成分とが含まれる。
ただし、位相ロック回路ＰＬＬ１およびＰＬＬ２に入力される複素信号＿ＶCPおよび＿ＶCNの同一極性の周波数を持つ成分同士を比較すると、正負何れの周波数についても、角度θ（ｔ）の２倍の位相差を有している。
第１の位相ロック回路ＰＬＬ１において出力される複素信号＿Ｖｌｏ−１、ならびに、第２の位相ロック回路ＰＬＬ２において出力される複素信号＿Ｖｌｏ−２は、何れも、入力の複素信号＿ＶCP，＿ＶCNに含まれる正の周波数を持つ成分に対して位相をロックさせた信号になる。そのため、両者の位相差は、角度θ（ｔ）の２倍に応じた位相差にロックされる。
このように本実施形態によれば、従来は処理が複雑であった１相励磁２相出力型レゾルバ角度センサの角度演算を、非常に簡単な構成で実現することができる。
【０２０４】
なお、上述の形態では図１に示す位相ロック回路を用いているが、図３０に示すように、これを図９に示す位相ロック回路に置き換えて構成することも可能である。
この場合、図２１の位相ロック回路における複素信号＿Ｖｌｏ−１，＿Ｖｌｏ−２に代わる信号として、例えば図１１（Ａ）の極性選択スイッチＳＷｐの制御信号や、図１４（Ａ）の極性選択スイッチＳＷ５，ＳＷ６の制御信号など、複素信号＿Ｖｌｏ−１，＿Ｖｌｏ−２と同じ周波数を持つ信号を利用して、位相差の測定を行っても良い。
【０２０５】
以上、本発明の幾つかの実施形態を述べたが、本発明は上述した形態にのみ限定されるものではなく、様々なバリエーションを含む。
【０２０６】
上述した実施形態の位相ロック回路では、第１の複素信号＿Ｖｉｎと第２の複素信号＿Ｖｌｏとを乗算した場合に得られる複素信号の実部もしくは虚部に応じた信号を帰還部に入力しているが、本発明はこれに限定されない。例えば、第１の複素信号＿Ｖｉｎと第２の複素信号＿Ｖｌｏとを乗算した場合に得られる複素信号の偏角を直接演算し、この演算結果を帰還部に入力しても良い。
【０２０７】
また上述の実施形態では、正の周波数の信号成分にのみ位相をロックさせる位相ロック回路を例として挙げているが、これに限らず、負の周波数の信号成分にのみ位相をロックさせる位相ロック回路も本発明を用いて実現可能である。
【０２０８】
第３の実施形態では、入力信号を高い周波数から低い周波数へシフトさせる例を示しているが、この逆に、入力信号を低い周波数から高い周波数へシフトさせる回路も本発明を用いて同様に実現可能である。
【０２０９】
上述の実施形態では、周波数変換処理やレゾルバ角度センサの角度演算処理に本発明を適用した例を示したが、本発明はこれらのみに限定されるものではなく、複素信号を使って処理を行う他の様々な信号処理に本発明は広く適用可能である。
【図面の簡単な説明】
【０２１０】
【図１】第１の実施形態に係る位相ロック回路の構成の一例を示す図である。
【図２】複素平面上で表された複素信号を示す図である。
【図３】実信号を複素平面上のベクトルとして表現した図である。
【図４】周波数軸を用いて複素信号のベクトルを表現するための座標系を示す図である。
【図５】複素平面上に、時間ｔ＝０のときの正弦波信号および余弦波信号をベクトルで図解した図である。
【図６】図１に示す位相ロック回路における複素信号生成部の構成の一例を示す図である。
【図７】図６に示す複素信号生成部における各部の信号波形を示す。
【図８】帰還部の周波数特性の一例を示す図である。
【図９】第２の実施形態に係る位相ロック回路の構成の一例を示す図である。
【図１０】正弦波乗算部の構成の一例を示す図である。
【図１１】乗算係数が２つの場合における、図１０に示す正弦波乗算部の各スイッチの制御例を示す図である。
【図１２】時系列で選択される乗算係数値の推移と乗算する正弦波信号との関係の一例を示す図である。
【図１３】乗算係数が２つの場合における乗算部の構成例を示す図である。
【図１４】図１３に示す乗算部の各スイッチの制御例を示す図である。
【図１５】乗算部を複素信号処理部に用いた場合の位相ロック回路の構成例を示す図である。
【図１６】図１５に示す位相ロック回路における正弦波乗算部の出力信号の周波数スペクトルの一例を示す図である。
【図１７】第３の実施形態に係る位相ロック回路の構成の一例を示す図である。
【図１８】イメージ除去フィルタを用いた従来の実施例を示す図である。
【図１９】イメージ除去ミキサを用いた従来の実施例を示す図である。
【図２０】第３の実施形態に係る位相ロック回路の他の構成例を示す図である。
【図２１】第４の実施形態に係る位相ロック回路の構成の一例を示す図である。
【図２２】位相差測定回路の構成の一例を示す図である。
【図２３】１相励磁２相出力型のレゾルバ角度センサの一例を示す図である。
【図２４】２相励磁２相出力型のレゾルバ角度センサの一例を示す図である。
【図２５】レゾルバ角度センサの２つの出力信号を複素周波数のベクトルとして表した図である。
【図２６】ベクトルを−９０°回転させる操作を説明するための図である。
【図２７】本実施形態において行われる複素信号処理をベクトルによって図解した図である。
【図２８】本実施形態において行われる複素信号処理をブロック図として表した図である。
【図２９】図２８に示すブロック図における信号の流れを簡略化した図である。
【図３０】第４の実施形態に係る位相ロック回路の他の構成例を示す図である。
【図３１】ＰＬＬを用いて妨害波から信号を取り出す例を示す図である。
【図３２】ＰＬＬを用いてバースト信号から搬送波信号を再生する例を示す図である。
【図３３】ＰＬＬを用いた周波数シンセサイザの一例を示す図である。
【図３４】周波数変換処理におけるイメージ信号を説明するための図である。
【符号の説明】
【０２１１】
１００，１００Ａ，１００−１，１００−２…複素信号処理部、２００，２００−１，２００−２…帰還部、１０１，１０２…乗算部、１０３，１１３…加算部、１０４…複素信号生成部、１１１，１１２…正弦波乗算部、１１４…信号生成部、３００…中間周波数信号出力部、４００…直交信号生成部、ＰＬＬ１…第１の位相ロック回路、ＰＬＬ２…第２の位相ロック回路、５００…位相差測定部、６００…極性反転回路
【図１】
2005348208.tif 000031
【図２】
2005348208.tif 000032
【図３】
2005348208.tif 000033
【図４】
2005348208.tif 000034
【図５】
2005348208.tif 000035
【図６】
2005348208.tif 000036
【図７】
2005348208.tif 000037
【図８】
2005348208.tif 000038
【図９】
2005348208.tif 000039
【図１０】
2005348208.tif 000040
【図１１】
2005348208.tif 000041
【図１２】
2005348208.tif 000042
【図１３】
2005348208.tif 000043
【図１４】
2005348208.tif 000044
【図１５】
2005348208.tif 000045
【図１６】
2005348208.tif 000046
【図１７】
2005348208.tif 000047
【図１８】
2005348208.tif 000048
【図１９】
2005348208.tif 000049
【図２０】
2005348208.tif 000050
【図２１】
2005348208.tif 000051
【図２２】
2005348208.tif 000052
【図２３】
2005348208.tif 000053
【図２４】
2005348208.tif 000054
【図２５】
2005348208.tif 000055
【図２６】
2005348208.tif 000056
【図２７】
2005348208.tif 000057
【図２８】
2005348208.tif 000058
【図２９】
2005348208.tif 000059
【図３０】
2005348208.tif 000060
【図３１】
2005348208.tif 000061
【図３２】
2005348208.tif 000062
【図３３】
2005348208.tif 000063
【図３４】
2005348208.tif 000064
【手続補正書】
【提出日】平成17年4月28日(2005.4.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号に出力信号の位相をロックさせる位相ロック回路であって、
入力される帰還制御信号に応じた周波数を有するとともに該周波数が所定の極性に設定される第２の複素信号と上記入力信号としての第１の複素信号とを乗算した場合に得られる複素信号の偏角に応じた信号を生成する複素信号処理部と、
上記複素信号処理部において生成される信号に応じて、上記偏角が一定値に収束するように帰還制御を働かせる上記帰還制御信号を生成する帰還部と、
を有し、
上記複素信号処理部は、上記第２の複素信号に含まれる互いに位相が直交した第１信号成分および第２信号成分の少なくとも一方、または該信号成分に同期した信号を、上記出力信号として出力する、
位相ロック回路。
【請求項２】
上記複素信号処理部は、上記偏角に応じた信号として、上記第１の複素信号と上記第２の複素信号とを乗算した場合に得られる複素信号の実部または虚部に応じた信号を生成し、
上記帰還部は、上記複素信号処理部において生成される信号が一定値に収束するように帰還制御を働かせる上記帰還制御信号を生成する、
請求項１に記載の位相ロック回路。
【請求項３】
上記複素信号処理部は、
上記帰還制御信号に応じた周波数を有するとともに位相が直交した上記第１信号成分および上記第２信号成分をそれぞれ生成する複素信号生成部と、
上記複素信号生成部において生成される上記第１信号成分と上記第１の複素信号の実部成分とを掛け合わせる第１の演算部と、
上記複素信号生成部において生成される上記第２信号成分と上記第１の複素信号の虚部成分とを掛け合わせる第２の演算部と、
上記第１の演算部および上記第２の演算部の乗算結果の和もしくは差を演算する第３の演算部と、
を有する、
請求項２に記載の位相ロック回路。
【請求項４】
上記複素信号生成部は、
上記帰還制御信号に応じた周波数を有する信号を生成する信号生成部と、
上記信号生成部において生成される信号に同期して、それぞれが入力信号を順次に後段へ伝播する、縦続接続されたｍ段（ｍは正の偶数を示す）のフリップフロップと、
上記縦続接続されたフリップフロップの終段の出力信号を論理反転して初段に入力するインバータと、
を含み、
上記縦続接続されたフリップフロップにおいて入力もしくは出力される信号のうち、位相が４分の１周期離れた２つの信号を上記第１信号成分および上記第２信号成分として出力する、
請求項３に記載の位相ロック回路。
【請求項５】
上記複素信号処理部は、
上記帰還制御信号に応じた周波数を有する信号を生成する信号生成部と、
予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第１信号成分が持つべき瞬時値に応じた係数値を選択し、該選択した係数値を上記第１の複素信号の実部成分に掛け合わせる第４の演算部と、
予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第２信号成分が持つべき瞬時値に応じた係数値を選択し、該選択した係数値を上記第１の複素信号の虚部成分に掛け合わせる第５の演算部と、
上記第４の演算部および上記第５の演算部の乗算結果の和もしくは差を演算する第６の演算部と、
を有する、
請求項２に記載の位相ロック回路。
【請求項６】
上記信号生成部は、上記第１信号成分および上記第２信号成分に対してｋ分の１（ｋは正の４の倍数を示す）の周期を有する信号を生成し、
上記第４の演算部は、上記第１信号成分のｋ分の１周期ごとの瞬時値に応じた係数値を選択し、
上記第５の演算部は、上記第２信号成分のｋ分の１周期ごとの瞬時値に応じた係数値を選択する、
請求項５に記載の位相ロック回路。
【請求項７】
上記帰還部は、上記複素信号処理部において生成される信号の直流成分を所定の伝達特性をもって増幅し、上記帰還制御信号として出力するフィルタ回路を含む、
請求項２に記載の位相ロック回路。
【請求項８】
入力信号に含まれる第１の周波数の信号に対して第２の周波数だけ周波数がシフトした信号に出力信号の位相をロックさせる位相ロック回路であって、
上記第２の周波数を有し、位相が互いに直交する２つの直交信号を生成する直交信号生成部と、
上記直交信号生成部において生成される２つの直交信号と上記入力信号とをそれぞれ掛け合わせ、該乗算結果の２つの信号に対して、上記第１の周波数より上記第２の周波数だけ高周波もしくは低周波の成分を減衰させるフィルタ処理をそれぞれ施し、該フィルタ処理後の２つの信号の一方を実部成分、他方を虚部成分とした第１の複素信号を出力する第１の複素信号出力部と、
入力される帰還制御信号に応じた周波数を有するとともに該周波数が所定の極性に設定される第２の複素信号と上記第１の複素信号とを乗算した場合に得られる複素信号の偏角に応じた信号を生成する複素信号処理部と、
上記複素信号処理部において生成される信号に応じて、上記偏角が一定値に収束するように帰還制御を働かせる上記帰還制御信号を生成する帰還部と、
を有し、
上記複素信号処理部は、上記第２の複素信号に含まれる互いに位相が直交した第１信号成分および第２信号成分の少なくとも一方、または該信号成分に同期した信号を、上記出力信号として出力する、
位相ロック回路。
【請求項９】
上記複素信号処理部は、上記偏角に応じた信号として、上記第１の複素信号と上記第２の複素信号とを乗算した場合に得られる複素信号の実部または虚部に応じた信号を生成し、
上記帰還部は、上記複素信号処理部において生成される信号が一定値に収束するように帰還制御を働かせる上記帰還制御信号を生成する、
請求項８に記載の位相ロック回路。
【請求項１０】
上記複素信号処理部は、
上記帰還制御信号に応じた周波数を有するとともに位相が直交した上記第１信号成分および上記第２信号成分をそれぞれ生成する複素信号生成部と、
上記複素信号生成部において生成される上記第１信号成分と上記第１の複素信号の実部成分とを掛け合わせる第１の演算部と、
上記複素信号生成部において生成される上記第２信号成分と上記第１の複素信号の虚部成分とを掛け合わせる第２の演算部と、
上記第１の演算部および上記第２の演算部の乗算結果の和もしくは差を演算する第３の演算部と、
を有する、
請求項９に記載の位相ロック回路。
【請求項１１】
上記複素信号処理部は、
上記帰還制御信号に応じた周波数を有する信号を生成する信号生成部と、
予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第１信号成分が持つべき瞬時値に応じた係数値を選択し、該選択した係数値を上記第１の複素信号の実部成分に掛け合わせる第４の演算部と、
予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第２信号成分が持つべき瞬時値に応じた係数値を選択し、該選択した係数値を上記第１の複素信号の虚部成分に掛け合わせる第５の演算部と、
上記第４の演算部および上記第５の演算部の乗算結果の和もしくは差を演算する第６の演算部と、
を有する、
請求項９に記載の位相ロック回路。
【請求項１２】
上記信号生成部は、上記第１信号成分および上記第２信号成分に対してｋ分の１（ｋは正の４の倍数を示す）の周期を有する信号を生成し、
上記第４の演算部は、上記第１信号成分のｋ分の１周期ごとの瞬時値に応じた係数値を選択し、
上記第５の演算部は、上記第２信号成分のｋ分の１周期ごとの瞬時値に応じた係数値を選択する、
請求項１１に記載の位相ロック回路。
【請求項１３】
上記帰還部は、上記複素信号処理部において生成される信号の直流成分を所定の伝達特性をもって増幅し、上記帰還制御信号として出力するフィルタ回路を含む、
請求項９に記載の位相ロック回路。
【請求項１４】
第１の周波数を有する余弦関数と第１の角度を有する余弦関数との積に比例した第１の入力信号、および、上記第１の周波数を有する余弦関数と上記第１の角度を有する正弦関数との積に比例した第２の入力信号に基づいて、第１の出力信号と第２の出力信号との位相差を上記第１の角度に応じた位相差にロックさせる位相ロック回路であって、
上記第２の入力信号の極性を反転させて出力する極性反転回路と、
上記第１の入力信号を第１端子、上記第２の入力信号を第２端子にそれぞれ入力し、上記第１の出力信号を出力する第１の位相ロック回路と、
上記第１の入力信号を第１端子、上記極性反転回路の出力信号を第２端子にそれぞれ入力し、上記第２の出力信号を出力する第２の位相ロック回路と、
を有し、
上記第１の位相ロック回路および上記第２の位相ロック回路は、
上記第１端子に入力される信号を実部成分、上記第２端子に入力される信号を虚部成分として持つ第１の複素信号と、入力される帰還制御信号に応じた周波数を有するとともに該周波数が所定の極性に設定される第２の複素信号とを乗算した場合に得られる複素信号の偏角に応じた信号を生成する複素信号処理部と、
上記複素信号処理部において生成される信号に応じて、上記偏角が一定値に収束するように帰還制御を働かせる上記帰還制御信号を生成する帰還部と、
をそれぞれ有し、
上記複素信号処理部は、上記第２の複素信号に含まれる互いに位相が直交した第１信号成分および第２信号成分のうちの一方を上記第１の出力信号もしくは上記第２の出力信号として出力する、または、上記第１信号成分および上記第２信号成分のうちの一方に同期した信号を上記第１の出力信号もしくは上記第２の出力信号として出力する、
位相ロック回路。
【請求項１５】
上記複素信号処理部は、上記偏角に応じた信号として、上記第１の複素信号と上記第２の複素信号とを乗算した場合に得られる複素信号の実部または虚部に応じた信号を生成し、
上記帰還部は、上記複素信号処理部において生成される信号が一定値に収束するように帰還制御を働かせる上記帰還制御信号を生成する、
請求項１４に記載の位相ロック回路。
【請求項１６】
上記複素信号処理部は、
上記帰還制御信号に応じた周波数を有するとともに位相が直交した上記第１信号成分および上記第２信号成分をそれぞれ生成する複素信号生成部と、
上記複素信号生成部において生成される上記第１信号成分と上記第１の複素信号の実部成分とを掛け合わせる第１の演算部と、
上記複素信号生成部において生成される上記第２信号成分と上記第１の複素信号の虚部成分とを掛け合わせる第２の演算部と、
上記第１の演算部および上記第２の演算部の乗算結果の和もしくは差を演算する第３の演算部と、
を有する、
請求項１５に記載の位相ロック回路。
【請求項１７】
上記複素信号処理部は、
上記帰還制御信号に応じた周波数を有する信号を生成する信号生成部と、
予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第１信号成分が持つべき瞬時値に応じた係数値を選択し、該選択した係数値を上記第１の複素信号の実部成分に掛け合わせる第４の演算部と、
予め定めた複数の係数値の中から、上記信号生成部において生成される信号の１周期ごとに、該１周期内において上記第２信号成分が持つべき瞬時値に応じた係数値を選択し、該選択した係数値を上記第１の複素信号の虚部成分に掛け合わせる第５の演算部と、
上記第４の演算部および上記第５の演算部の乗算結果の和もしくは差を演算する第６の演算部と、
を有する、
請求項１５に記載の位相ロック回路。
【請求項１８】
上記信号生成部は、上記第１信号成分および上記第２信号成分に対してｋ分の１（ｋは正の４の倍数を示す）の周期を有する信号を生成し、
上記第４の演算部は、上記第１信号成分のｋ分の１周期ごとの瞬時値に応じた係数値を選択し、
上記第５の演算部は、上記第２信号成分のｋ分の１周期ごとの瞬時値に応じた係数値を選択する、
請求項１７に記載の位相ロック回路。
【請求項１９】
上記帰還部は、上記複素信号処理部において生成される信号の直流成分を所定の伝達特性をもって増幅し、上記帰還制御信号として出力するフィルタ回路を含む、
請求項１５に記載の位相ロック回路。
【請求項２０】
複素信号処理部と、
帰還部と
を具備し、
上記複素信号処理部は、
第１の周波数を有し互いに位相が直交する実部成分と虚部成分からなる第１の複素信号と、上記帰還部から出力される帰還制御信号とを入力し、
上記帰還制御信号に応じた第２の周波数を有し互いに位相が直交する第１信号成分と第２信号成分からなる第２の複素信号を生成し、
上記第２の周波数の極性を所定の極性に設定し、
上記第１の複素信号と上記第２の複素信号とを乗算して得られる第３の複素信号の偏角に応じた信号を生成して上記帰還部に出力し、
上記帰還部は、上記複素信号処理部から入力される信号に応じて、上記偏角を一定値に収束させるように上記帰還制御信号を生成して上記複素信号処理部に出力し、
上記複素信号処理部は、上記第２の複素信号を上記第１の複素信号に位相を同期させて出力する、
位相ロック回路。