(57)【要約】【課題】ＡＧＣループ内の時定数管理を一元的に行い、伝送品質を向上させることのできるディジタルＡＧＣ回路を提供すること。【解決手段】ＡＧＣ更新タイミング制御部１３は、フレーム同期信号ｓ１５の上り回線受信期間で立ち上がりランプ時間及び立ち下がりランプ時間を除く受信期間をｎ分割し、このｎ分割された受信期間ごとにＡＧＣ更新タイミング信号ｓ１６を生成して出力する。ＡＧＣ電圧発生部１４及びアナログポストフィルタ９は、ＡＧＣ更新タイミング信号ｓ１６により、２乗根・ログ変換部７から送られた受信電界レベル信号ｓ９のレベルを保持し、保持されたレベル値により、受信電界レベルとＡＧＣ電圧との変換処理を行った後にＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１を生成してＩＦ段ＡＧＣアンプ２へ出力する。【選択図】  図１
2005027171.tif 000002
【特許請求の範囲】
【請求項１】
所定の伝送フレームを有するディジタル無線受信信号に対して中間周波フィルタ処理を施して得られた中間周波フィルタ出力信号を、自動利得制御がなされる自動利得制御アンプにより増幅し、さらに中間周波サンプリングを行って中間周波サンプリング信号を生成し、前記中間周波サンプリング信号に対してディジタル復調処理を施してＩ軸成分信号及びＱ軸成分信号を取り出し、前記Ｉ軸成分信号及び前記Ｑ軸成分信号から受信電界レベル信号を生成して第３の自動利得制御部へ送る第１の自動利得制御部と、第１の自動利得制御部により取り出された前記Ｉ軸成分信号及び前記Ｑ軸成分信号を用いてフレーム再生処理を行い、フレーム再生信号を生成するときに取得されたフレームタイミング情報によりフレーム同期信号を生成し、前記フレーム同期信号により自動利得制御の更新タイミングを示す自動利得制御更新タイミング信号を生成して第３の自動利得制御部へ出力する第２の自動利得制御部と、第２の自動利得制御部から送られた前記自動利得制御更新タイミング信号により、第１の自動利得制御部から送られた前記受信電界レベル信号のレベルを保持し、保持されたレベル値により、受信電界レベルと自動利得制御電圧との変換処理を行った後に前記自動利得制御アンプに対する自動利得制御アンプ制御電圧信号を生成し、第１の自動利得制御部へ出力する第３の自動利得制御部とを設け、第２の自動利得制御部に、前記フレーム同期信号の上り回線受信期間で立ち上がりランプ時間及び立ち下がりランプ時間を除く受信期間をｎ（ｎ：正の整数）分割し、ｎ分割された受信期間ごとに、前記自動利得制御アンプに対する自動利得制御の更新タイミングを示す自動利得制御更新タイミング信号を生成して出力する自動利得制御更新タイミング制御部を設け、フレーム伝送タイミングと自動利得制御の更新タイミングとを同期させることを特徴とするディジタルＡＧＣ回路。
【請求項２】
前記自動利得制御更新タイミング制御部は、前記伝送フレームの構成により前記自動利得制御更新タイミング制御部のクロック周波数を整数分周で実現することができない場合に、前記フレーム同期信号の上り回線受信期間で立ち上がりランプ時間及び立ち下がりランプ時間を除く受信期間の一部を無視し、自動利得制御の更新タイミングを一定間隔で設定することを特徴とする請求項１に記載のディジタルＡＧＣ回路。
【請求項３】
前記第１の自動利得制御部に、前記Ｉ軸成分信号及び前記Ｑ軸成分信号に対する２乗和演算処理により生成されたＩＱ２乗和出力信号に対し、ディジタルフィルタによるスムージング処理を施すスムージングフィルタ部を設け、第２の自動利得制御部に、前記自動利得制御アンプに対する自動利得制御の更新タイミングを示すスムージングフィルタタイミング制御信号を、前記スムージングフィルタ部に対して出力するフレーム同期部を設け、前記スムージングフィルタ部は、前記フレーム同期部からのスムージングフィルタタイミング制御信号がハイの場合に、前記ＩＱ２乗和出力信号に対してスムージング処理を施し、前記スムージングフィルタタイミング制御信号がローの場合には、この場合に先立って前記スムージングフィルタタイミング制御信号がハイであった受信期間の最終動作状態を保持し、スムージング処理を停止することを特徴とする請求項１または請求項２に記載のディジタルＡＧＣ回路。
【請求項４】
前記フレーム同期部は、フレーム同期が確立されていない場合に、前記スムージングフィルタタイミング制御信号をハイに維持することを特徴とする請求項３に記載のディジタルＡＧＣ回路。
【請求項５】
前記第１の自動利得制御部の処理に要する時間をＴ１、第３の自動利得制御部の処理に要する時間をＴ２、第３の自動利得制御部で自動利得制御電圧信号を生成するのに要する時間をＴ３とすると、前記ディジタルＡＧＣ回路における時間管理条件は、式
Ｔ２（≒０）＜Ｔ３＜Ｔ１
で表されることを特徴とする請求項１乃至請求項４のいずれかに記載のディジタルＡＧＣ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル無線受信装置におけるディジタルＡＧＣ回路に関するものである。
【０００２】
【従来の技術】
従来のディジタル自動利得制御（以下、ＡＧＣともいう）回路は、中間周波（以下、ＩＦともいう）サンプリングを実施してディジタルフィルタを用い、出力段にパルス幅変調（以下、ＰＷＭともいう）を実施してＡＧＣアンプを制御する手段を備え、ディジタルＡＧＣ処理を施すものであった（例えば特許文献１参照）。
【０００３】
このようなディジタルＡＧＣ回路は、図１０に示すように、中間周波（以下、ＩＦという）信号ｓ１を入力し、このＩＦ信号ｓ１を所定の帯域の周波数軸成分のみを通過させるＩＦ段バンドパスフィルタ２１と、このＩＦ段バンドパスフィルタ２１で通過させたＩＦフィルタ出力信号ｓ２を増幅してＩＦ段ＡＧＣアンプ出力信号ｓ３として出力するとともに、アナログポストフィルタ２９からのＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１を入力するＩＦ段ＡＧＣアンプ２２と、このＩＦ段ＡＧＣアンプ２２により増幅されたＩＦ段ＡＧＣアンプ出力信号ｓ３を入力してアナログディジタル変換処理を施し、量子化された多値のディジタル信号としてＩＦサンプリング信号ｓ４を出力するＩＦ段ＡＤコンバータ２３と、前述したＩＦサンプリング信号ｓ４に対してディジタル直交復調処理を施し、さらに予め設定された比率により送信側と受信側とで分配されたナイキストフィルタ処理を施し、２値のディジタル信号としてＩ軸成分信号ｓ５、Ｑ軸成分信号ｓ６を出力するディジタル直交復調・ナイキストフィルタ部２４と、Ｉ軸成分信号ｓ５及びＱ軸成分信号ｓ６を入力して２乗和演算を施し、ＩＱ２乗和出力信号ｓ７を出力する電力変換処理部２５と、前述したＩＱ２乗和出力信号ｓ７に対してディジタルフィルタを用い、スムージング処理による電力平均化を施し、受信電界平均化処理出力信号ｓ８を出力するスムージングフィルタ部２６と、前述した受信電界平均化処理出力信号ｓ８に対して平方根演算処理及びログ変換処理を施し、受信電界レベル信号ｓ９を出力する２乗根・ログ変換部２７と、ＩＦ段ＡＧＣアンプ２２の利得制御のために受信電界レベル信号ｓ９のレベルをＡＧＣ電圧のレベルに変換し、ＰＷＭ形式のコードを生成した後、このコードが付加されたＡＧＣ用ＰＷＭ信号ｓ１０を出力するＡＧＣ用ＰＷＭ信号発生部２８と、前述したＡＧＣ用ＰＷＭ信号ｓ１０を直流電圧化し、ＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１として出力するアナログポストフィルタ２９と、前述したＩ軸成分信号ｓ５、Ｑ軸成分信号ｓ６に対して振幅比較による位相検出処理を施し、検出位相出力信号ｓ１２として出力する位相検出部３０と、現在の検出位相出力信号ｓ１２と１シンボル（信号要素）前の検出位相出力信号との減算処理及びデータクロック再生処理を実行し、復調部出力信号ｓ１３を出力する遅延検波部３１と、復調部出力信号ｓ１３からユニークワードを検出してフレーム同期をとってデータフレームを再生し、フレーム再生信号ｓ１４を出力するフレーム同期部３２とを備え、ディジタルＡＧＣ処理を実施するものであった。
【０００４】
次に、前述したＡＧＣ回路のＡＧＣ動作について説明する。ここでは、ディジタル変調方式はπ／４ＤＱ位相シフトキーイング（以下、ＰＳＫという）や８ＰＳＫなどの位相変調方式及び遅延検波を用いた場合の一例を説明する。
【０００５】
まず、ＩＦ入力信号ｓ１はＩＦ段バンドパスフィルタ２１に入力され、選択された送信チャネル以外を帯域制限するようにフィルタ処理が実施され、ＩＦ段バンドパスフィルタ２１からＩＦフィルタ出力信号ｓ２として出力される。このＩＦフィルタ出力信号ｓ２は、ＩＦ段ＡＧＣアンプ２２に入力され、増幅された後にＩＦ段ＡＧＣアンプ出力信号ｓ３として出力される。ここで、図１１によりＩＦ段バンドパスフィルタ２１のＡＧＣ動作について説明する。ＩＦ段バンドパスフィルタ２１は、位相検出部３０、ＩＦ段ＡＤコンバータ２３などのベースバンド処理部のダイナミックレンジに対応させて、レベルダイア上のエラーフリーレンジを広げることを目的とし、入力レベルに応じて利得を変化させるものであり、利得は後述のＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１によって決定される。
【０００６】
次いで、前述したＡＧＣ動作の説明に戻ると、ＩＦ段ＡＧＣアンプ出力信号ｓ３は、ＩＦ段ＡＤコンバータ２３においてＩＦサンプリングされ、２値のディジタル信号（「ＩＦサンプリング信号ｓ４」に相当する）として出力される。なお、ＩＦ段ＡＤコンバータ２３のサンプリング周波数は、伝送レートの８倍、１６倍といった具合に復調特性を満足するためにオーバーサンプリングが行われたものであり、ＩＦ周波数とサンプリング周波数とはエイリアシングを防ぐように予め設定されている。
【０００７】
次いで、前述したＩＦサンプリング信号ｓ４は、ディジタル直交復調・ナイキストフィルタ部２４において前述のようにディジタル直交復調され、予め設定された比率で送信側と受信側で分配されたナイキストフィルタ処理が施された後に、Ｉ軸成分信号ｓ５及びＩ軸成分信号ｓ６として出力される。
【０００８】
次いで、Ｉ軸成分信号ｓ５及びＱ軸成分信号ｓ６は、電圧変換処理部５において２乗和演算が実行された後、ＩＱ２乗和出力信号ｓ７として出力される。なお、最終的な電力変換は、Ｉ軸成分信号ｓ５及びＱ軸成分信号ｓ６による２乗和の平方根演算によってなされるが、電圧変換処理部２５次段のスムーシングフィルタ２６のダイナミックレンジを有効活用するという観点から、電圧変換処理部２５では２乗和演算のみを行い、スムーシングフィルタ２６後段の平方根・ログ変換部２７において平方根処理を行うことで厳密な意味での電力変換を完了させている。
【０００９】
次いで、ＩＱ２乗和出力信号ｓ７は、スムーシングフィルタ２６に入力されて、ディジタルフィルタを用いたスムーシング処理による電力平均化が施され、受信電界平均化処理出力信号ｓ８として出力される。
【００１０】
次いで、受信電界平均化処理出力信号ｓ８は、平方根・ログ変換部２７に入力されて、前述した平方根処理およびログ変換処理が施され、受信電界レベル信号ｓ９として出力される。
【００１１】
次いで、受信電界レベル信号ｓ９は、ＡＧＣ用ＰＷＭ信号発生部２８に入力され、受信レベルダイア最適化がなされるようにＩＦ段ＡＧＣアンプ２２の利得制御を行うため、受信平均電界レベルとＩＦ段ＡＧＣアンプ制御電圧との変換処理が施され、ＰＷＭ形式のコードが生成された後に、ＡＧＣ用ＰＷＭ信号ｓ１０として出力される。
【００１２】
次いで、ＡＧＣ用ＰＷＭ信号ｓ１０は、アナログポストフィルタ２９に入力されてＤＣ電圧化され、ＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１として出力され、さらにＩＦ段ＡＧＣアンプ２２の利得制御を行うことになる。
【００１３】
ここで、図１２を用い、従来のディジタルＡＧＣ処理における伝送基本フレーム長と、ＡＧＣ更新間隔と、検出受信電界レベルとの関係を説明する。ここでは、伝送フレーム長（以下、「Ｔｆｒ」ともいう）とＡＧＣ更新時間間隔（以下、「Ｔａｇｃ」ともいう）との関係が図のａ）及びｂ）のようにＴａｇｃ＝１．５×Ｔｆｒとなる場合を示す。図１２において、ｂ）に示す曲線は、平方根・ログ変換部２７より出力される受信電界レベル信号ｓ９の受信電界レベルである。各Ｔａｇｃ区間のレベルＥａｖｒ０からＥａｖｒ２はＡＧＣ更新タイミングにおける受信電界レベルであり、この値を基にして、ＩＦ段バンドパスフィルタ２１における所要ゲインを実現することが可能なＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１の制御電圧値を導出する。ここで、平方根・ログ変換部２７において、ＡＧＣ電圧に対応するＰＷＭ信号を生成するときの処理を説明する。ここでは、受信電界レベル信号ｓ９のレベル分解能すなわちビット幅が８ｂｉｔであり、ＡＧＣ用ＰＷＭ信号ｓ１０の制御電圧範囲がＶｍａｘからＶｍｉｎの場合を示す。前述したレベルＥａｖｒ０におけるＡＧＣ用ＰＷＭ信号ｓ１０の所要ＡＧＣ電圧が（ｍ／２５６）×（Ｖｍａｘ−Ｖｍｉｎ）の場合、この時点でのＡＧＣ用ＰＷＭ信号ｓ１０のＰＷＭパルス幅は、Ｔｐｗｍ０＝（ｍ／２５６）×Ｔａｇｃ２となる。但し、ｍは、所要ＡＧＣ電圧を実現するための任意の整数である。すなわち、ＡＧＣ更新時間間隔を「２―８＝２５６」で分割し、このうちのｍ区間のみがハイレベルでその他の区間がローレベルとなるようにＡＧＣ用ＰＷＭ信号ｓ１０を生成し、図１０に示すアナログポストフィルタ２９において「１／Ｔａｇｃ」に対して十分に低い周波数のみ通過させるフィルタリングを行うことにより、ＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１を取得することができる。
【００１４】
一方で、Ｉ軸成分信号ｓ５及びＱ軸成分信号ｓ６は、同時に位相検波部３０に入力され、この位相検波部３０において送信機側でなされたディジタル変調に応じ、ＲＯＭなどのメモリを用いて振幅比較による位相検出処理が施され、検出位相出力信号ｓ１２として出力される。
【００１５】
次いで、検出位相出力信号ｓ１２は、遅延検波部３１に入力され、ここで１シンボル前の検出位相出力信号から現在の検出位相出力信号ｓ１２の減算処理およびデータクロック再生処理が施された後、復調部出力信号ｓ１３として出力される。
【００１６】
次いで、復調部出力信号ｓ１３は、フレーム同期部１２に入力され、このフレーム同期部１２において、フレーム同期のために送信機側で既に組み込まれているユニークワードを復調部出力信号ｓ１３から検出することによりデータフレームを再生し、フレーム再生信号ｓ１４として出力する。なお、同期検波ＰＳＫ、ｎ値ＱＡＭ、ＡＳＫ等をディジタル変調方式に採用した場合は、アナログポストフィルタ２９以降の処理が異なるだけであり、基本的なディジタルＡＧＣ処理は前述したものと同一となる。以上の一連のディジタルＡＧＣ処理により、受信電界レベル絶対値の大きいブランチを選択することで伝送品質の向上を図る空間ダイバシティが具現化される。
【００１７】
【特許文献１】
特開平６‐２１７２２号公報（図１など）
【００１８】
【発明が解決しようとする課題】
しかしながら、このような従来のディジタルＡＧＣ回路では、ＡＧＣ更新情報取得タイミングとＡＧＣ更新タイミングとの時間相関が得られず、ＡＧＣループ制御が収束しないという問題があった。
【００１９】
本発明は、このような問題を解決するためになされたもので、ＡＧＣループ内の時定数管理を一元的に行い、伝送品質を向上させることのできるディジタルＡＧＣ回路を提供するものである。
【００２０】
【課題を解決するための手段】
本発明のディジタルＡＧＣ回路は、所定の伝送フレームを有するディジタル無線受信信号に対して中間周波フィルタ処理を施して得られた中間周波フィルタ出力信号を、自動利得制御がなされる自動利得制御アンプにより増幅し、さらに中間周波サンプリングを行って中間周波サンプリング信号を生成し、前記中間周波サンプリング信号に対してディジタル復調処理を施してＩ軸成分信号及びＱ軸成分信号を取り出し、前記Ｉ軸成分信号及び前記Ｑ軸成分信号から受信電界レベル信号を生成して第３の自動利得制御部へ送る第１の自動利得制御部と、第１の自動利得制御部により取り出された前記Ｉ軸成分信号及び前記Ｑ軸成分信号を用いてフレーム再生処理を行い、フレーム再生信号を生成するときに取得されたフレームタイミング情報によりフレーム同期信号を生成し、前記フレーム同期信号により自動利得制御の更新タイミングを示す自動利得制御更新タイミング信号を生成して第３の自動利得制御部へ出力する第２の自動利得制御部と、第２の自動利得制御部から送られた前記自動利得制御更新タイミング信号により、第１の自動利得制御部から送られた前記受信電界レベル信号のレベルを保持し、保持されたレベル値により、受信電界レベルと自動利得制御電圧との変換処理を行った後に前記自動利得制御アンプに対する自動利得制御アンプ制御電圧信号を生成し、第１の自動利得制御部へ出力する第３の自動利得制御部とを設け、第２の自動利得制御部に、前記フレーム同期信号の上り回線受信期間で立ち上がりランプ時間及び立ち下がりランプ時間を除く受信期間をｎ（ｎ：正の整数）分割し、ｎ分割された受信期間ごとに、前記自動利得制御アンプに対する自動利得制御の更新タイミングを示す自動利得制御更新タイミング信号を生成して出力する自動利得制御更新タイミング制御部を設け、フレーム伝送タイミングと自動利得制御の更新タイミングとを同期させる構成を有している。この構成により、例えば、１ｍｓ程度の伝送フレームを構成した上でディジタル変復調及びＩＦサンプリングを行う無線受信システムにおいて、ＡＧＣ更新タイミング制御部を含む第２の自動利得制御部は、立ち上がり及び立ち下がりランプ時間を除くフレーム内受信期間をＴｏｎ２、ＡＧＣ更新間隔をＴａｇｃ２とした場合に、「Ｔａｇｃ２＝Ｔｏｎ２／ｎ（ｎは正の整数）」のタイミングでＡＧＣ更新を行うので、伝送フレームと同期したＡＧＣ更新タイミング管理が可能である。
【００２１】
また、本発明のディジタルＡＧＣ回路は、前記自動利得制御更新タイミング制御部は、前記伝送フレームの構成により前記自動利得制御更新タイミング制御部のクロック周波数を整数分周で実現することができない場合に、前記フレーム同期信号の上り回線受信期間で立ち上がりランプ時間及び立ち下がりランプ時間を除く受信期間の一部を無視し、自動利得制御の更新タイミングを一定間隔で設定する構成を有している。この構成により、例えば、前記ＡＧＣ更新タイミング制御部のクロック周波数を整数分周する方法では、前述した「Ｔａｇｃ２＝Ｔｏｎ２／ｎ（ｎは正の整数）」という関係を実現することが不可能な伝送フレーム構成を有する場合に、受信区間の後半部分を無視し、一定間隔でＡＧＣ更新タイミングを設定するので、伝送フレームと同期したＡＧＣ更新タイミング管理の範囲をさらに広げることが可能である。
【００２２】
また、本発明のディジタルＡＧＣ回路は、前記第１の自動利得制御部に、前記Ｉ軸成分信号及びＱ軸成分信号に対する２乗和演算処理により生成されたＩＱ２乗和出力信号に対し、ディジタルフィルタによるスムージング処理を施すスムージングフィルタ部を設け、第２の自動利得制御部に、前記自動利得制御アンプに対する自動利得制御の更新タイミングを示すスムージングフィルタタイミング制御信号を、前記スムージングフィルタ部に対して出力するフレーム同期部を設け、前記スムージングフィルタ部は、前記フレーム同期部からのスムージングフィルタタイミング制御信号がハイの場合に、前記ＩＱ２乗和出力信号に対してスムージング処理を施し、前記スムージングフィルタタイミング制御信号がローの場合には、この場合に先立って前記スムージングフィルタタイミング制御信号がハイであった受信期間の最終動作状態を保持し、スムージング処理を停止する構成を有している。この構成により、例えば、第２の自動利得制御部のデータ受信部の窓掛け制御信号を使用し、第１の自動利得制御部に含まれるスムージングフィルタ部でスムーシング処理用のディジタルフィルタの受信区間における最終状態の演算結果をホールドした上で、ＴＤＤ非受信期間の動作を停止させるので、非受信区間の積分処理による電界レベル検出誤差を低減し、ＡＧＣ精度を向上させることができる。
【００２３】
また、本発明のディジタルＡＧＣ回路は、前記フレーム同期部は、フレーム同期が確立されていない場合に、前記スムージングフィルタタイミング制御信号をハイに維持する構成を有している。この構成により、例えば、起動時ならびにフレーム同期はずれが発生した場合に、第２の自動利得制御部で一時的にフレーム同期からのデータ受信部の窓掛け制御信号を開放し、フリーランモード（以下、「開放動作モード」ともいう）でＡＧＣを行うので、フレーム同期再引き込み時のＡＧＣ動作（後述の「ＴＤＤ動作モード」、「通常動作モード」でのＡＧＣ動作を含む）を補償することができる。
【００２４】
さらに、本発明のディジタルＡＧＣ回路は、前記第１の自動利得制御部の処理に要する時間をＴ１、第３の自動利得制御部の処理に要する時間をＴ２、第３の自動利得制御部で自動利得制御電圧信号を生成するのに要する時間をＴ３とすると、前記ディジタルＡＧＣ回路における時間管理条件は、式「Ｔ２（≒０）＜Ｔ３＜Ｔ１」で表される構成を有している。この構成により、ディジタルＡＧＣ回路の処理時間を、第１の自動利得制御部の処理に要する時間（ディジタルＡＧＣループ内の情報を受け取るまでの時間）Ｔ１、第３の自動利得制御部の処理に要する時間（情報を更新するための時間）Ｔ２、第３の自動利得制御部で自動利得制御電圧信号を生成するのに要する時間（情報を更新する間隔）Ｔ３に分け、「Ｔ２（≒０）＜  Ｔ３＜Ｔ１」という条件の時定数を実現するというＡＧＣループ内の時間管理条件を課すので、ＡＧＣループを安定して収束させ、ＡＧＣの高速追従によるフェージング環境下での特性を改善することができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
［第１の実施の形態］
図１に示すように、本発明の第１の実施の形態のディジタルＡＧＣ回路（「第１の自動利得制御部」、「第２の自動利得制御部」、「第３の自動利得制御部」に相当する）は、１ｍｓ程度の長さの伝送フレーム（「所定の伝送フレーム」に相当する）を有するディジタル無線受信信号に対して中間周波（ＩＦ）フィルタ処理が施された後の中間周波（ＩＦ）フィルタ出力信号ｓ２を、自動利得制御がなされるＩＦ段ＡＧＣアンプ２により増幅し、さらに中間周波サンプリングを行ってＩＦサンプリング信号ｓ４を生成し、このＩＦサンプリング信号ｓ４に対してディジタル直交復調処理、ナイキストフィルタ処理など（「ディジタル復調処理」に相当する）を施してＩ軸成分信号ｓ５及びＱ軸成分信号ｓ６を取り出し、このＩ軸成分信号ｓ５及びＱ軸成分信号ｓ６から受信電界レベル信号ｓ９を生成してＡＧＣ電圧発生部１４（「第３の自動利得制御部」に相当する）へ送るＩＦ段ＡＧＣアンプ２、ＩＦ段ＡＤコンバータ３、ディジタル直交復調・ナイキストフィルタ部４、電力変換処理部５、スムージングフィルタ６及び２乗根・ログ変換部７（「第１の自動利得制御部」に相当する）と、ディジタル直交復調・ナイキストフィルタ部４により取り出されたＩ軸成分信号ｓ５及びＱ軸成分信号ｓ６を用いてフレーム再生処理を行い、フレーム再生信号ｓ１４を生成するときに取得されたフレームタイミング情報によりフレーム同期信号ｓ１５を生成し、このフレーム同期信号ｓ１５により自動利得制御の更新タイミングを示すＡＧＣ更新タイミング信号ｓ１６を生成してＡＧＣ電圧発生部１４（「第３の自動利得制御部」に相当する）へ出力するＡＧＣ更新タイミング制御部１３（「第２の自動利得制御部」に相当する）と、ＡＧＣ更新タイミング制御部１３から送られたＡＧＣ更新タイミング信号ｓ１６により、２乗根・ログ変換部７（「第１の自動利得制御部」に相当する）から送られた受信電界レベル信号ｓ９のレベルを保持し、保持されたレベル値により、受信電界レベルと自動利得制御電圧との変換処理を行った後にＩＦ段ＡＧＣアンプ２に対するＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１を生成し、ＩＦ段ＡＧＣアンプ２（「第１の自動利得制御部」に相当する）へ出力するアナログポストフィルタ９（「第３の自動利得制御部」に相当する）とを設け、第２の自動利得制御部に、フレーム同期信号ｓ１５の上り回線受信期間で立ち上がりランプ時間及び立ち下がりランプ時間を除く受信期間をｎ（ｎ：正の整数）分割し、ｎ分割された受信期間ごとに、ＩＦ段ＡＧＣアンプ２に対する自動利得制御の更新タイミングを示すＡＧＣ更新タイミング信号ｓ１６を生成して出力するＡＧＣ更新タイミング制御部１３を設けたものである。なお、本実施の形態は、請求項１に係る本発明が適用されたものである。
【００２６】
図１において、ＩＦ段バンドパスフィルタ１は、中間周波（以下、「ＩＦ」という）信号ｓ１を入力し、このＩＦ信号ｓ１を所定の帯域の周波数軸成分のみを通過させるものである。ＩＦ段ＡＧＣアンプ２は、ＩＦ段バンドパスフィルタ１で通過させたＩＦフィルタ出力信号ｓ２を増幅してＩＦ段ＡＧＣアンプ出力信号ｓ３として出力するとともに、アナログポストフィルタ９からのＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１を入力するものである。ＩＦ段ＡＤコンバータ３は、ＩＦ段ＡＧＣアンプ２により増幅されたＩＦ段ＡＧＣアンプ出力信号ｓ３を入力してアナログディジタル変換処理を施し、量子化された多値のディジタル信号としてＩＦサンプリング信号ｓ４を出力するものである。ディジタル直交復調・ナイキストフィルタ部４は、ＩＦサンプリング信号ｓ４に対してディジタル直交復調処理を施し、さらに予め設定された比率により送信側と受信側とで分配されたナイキストフィルタ処理を施し、２値のディジタル信号としてＩ軸成分信号ｓ５、Ｑ軸成分信号ｓ６を出力するものである。なお、ディジタル直交変複調処理は、直交周波数分割多重（ＯＦＤＭ）技術を用いた伝送方式に用いられる。このＯＦＤＭ伝送方式においては、入力データストリームを隣接間で互いに直交する副搬送波にマッピングさせて、その結果を逆高速フーリエ変換（ＩＦＦＴ）により、周波数領域信号から時間領域信号に変換した後、直交変調方式を用いて搬送波を変調させて、ＯＦＤＭ信号として伝送させている。これに対し、受信側のディジタル直交復調処理では、搬送波と同一の周波数を有する正弦波と、この正弦波の位相を９０°ずらせた正弦波とをそれぞれ乗算器により受信した入力信号波と乗じることにより、搬送波の同相軸成分（Ｉ信号軸成分）と直交軸成分（Ｑ信号軸成分）とを取り出すものである。取り出されたＩ信号とＱ信号とは低域通過型フィルタ（ＬＰＦ）を通して、余分な信号を除去した後、さらにアナログディジタル変換によりディジタル信号に変換される。電力変換処理部５は、Ｉ軸成分信号ｓ５及びＱ軸成分信号ｓ６を入力して２乗和演算を施し、ＩＱ２乗和出力信号ｓ７を出力するものである。スムージングフィルタ部６は、ＩＱ２乗和出力信号ｓ７に対してディジタルフィルタを用い、スムージング処理による電力平均化を施し、受信電界平均化処理出力信号ｓ８を出力するものである。２乗根・ログ変換部７は、受信電界平均化処理出力信号ｓ８に対して平方根演算処理及びログ変換処理を施し、受信電界レベル信号ｓ９を出力するものである。アナログポストフィルタ９は、ＡＧＣ電圧信号ｓ１７を直流電圧化し、ＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１として出力するものである。位相検出部１０は、Ｉ軸成分信号ｓ５、Ｑ軸成分信号ｓ６に対して振幅比較による位相検出処理を施し、検出位相出力信号ｓ１２として出力するものである。遅延検波部１１は、現在の検出位相出力信号ｓ１２と１シンボル前の検出位相出力信号との減算処理及びデータクロック再生処理を実行し、復調部出力信号ｓ１３を出力するものである。
【００２７】
フレーム同期部１２は、復調部出力信号ｓ１３からユニークワードを検出してフレーム同期をとってデータフレームを再生し、フレーム再生信号ｓ１４を出力するものである。ＡＧＣ更新タイミング制御部１３は、フレーム同期信号ｓ１５の上り回線受信期間（図２の「Ｔｕｌ」に相当する）における立ち上がり及び立ち下がりランプ制御期間を除いた期間（図２の「Ｔｏｎ２」に相当する）をｎ分割し、ＡＧＣ更新間隔時間（図２の「Ｔａｇｃ２」に相当する）の更新タイミング情報をワンショットパルス形式でＡＧＣ更新タイミング信号ｓ１６として出力するものである。ＡＧＣ電圧発生部１４は、ＡＧＣ更新タイミング信号ｓ１６のワンショットパルス立ち上がりタイミングで、受信電界レベル信号ｓ９のレベルを複数ホールドし、これらの値に基づいて受信電界レベル信号ｓ９に対し、受信電界レベルとＡＧＣ電圧レベルとの変換処理、ディジタルアナログ変換処理を施し、ＡＧＣ電圧信号ｓ１７を生成して出力するものである。
【００２８】
次に、図２を参照しながら本実施の形態におけるディジタルＡＧＣ処理を説明する。ここでは、ＴＤＤ伝送フレーム内データ受信期間に５回のＡＧＣ値更新を実施する場合を示す。また、本実施の形態のディジタルＡＧＣ機能は、上り回線の受信に用いられるものとする。
【００２９】
図２において、伝送フレーム長（以下、「Ｔｆｒ」ともいう）は１ｍｓ程度であり、このＴｆｒには、上り回線受信期間（以下、「Ｔｕｌ」ともいう）と下り回線期間（以下、「Ｔｄｌ」ともいう）とが含まれる。ここで、Ｔｕｌ内の立ち上がりランプ制御期間及び立ち下がりランプ制御期間を除いた期間をＴｏｎ２とし、ＡＧＣ更新間隔時間をＴａｇｃ２とし、フレーム内ＡＧＣ更新回数をｎ（ｎ：正の整数）とすると、「Ｔａｇｃ２＝Ｔｏｎ２／ｎ」という関係が成立しているものとする。したがって、伝送フレーム内で５回のＡＧＣ値更新を実施する場合には、ｎ＝５が設定される。
【００３０】
以下に本実施の形態のディジタルＡＧＣ処理の手順を示す。
まず、ＩＦ段バンドパスフィルタ１においては、ＩＦ入力信号ｓ１を入力して、あらかじめ選択された送信チャネル以外を帯域制限するようにフィルタ処理を施し、ＩＦフィルタ出力信号ｓ２として出力する。
【００３１】
次いで、ＩＦ段ＡＧＣアンプ２においては、ＩＦフィルタ出力信号ｓ２を増幅してＩＦ段ＡＧＣアンプ出力信号ｓ３として出力するが、ここでＩＦフィルタ出力信号ｓ２の入力レベルに応じ、ＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１によって利得を変化させる。
【００３２】
次いで、ＩＦ段ＡＤコンバータ３においては、ＩＦ段ＡＧＣアンプ出力信号ｓ３をＩＦサンプリングし、ＩＦサンプリング信号ｓ４（「２値のディジタル信号」に相当する）を出力する。なお、ＩＦ段ＡＤコンバータ２３のサンプリング周波数は、伝送レートの８倍、１６倍といった具合に復調特性を満足するためにオーバーサンプリングが行われたものであり、ＩＦ周波数とサンプリング周波数とはエイリアシングを防ぐように予め設定されているものとする。
【００３３】
次いで、ディジタル直交復調・ナイキストフィルタ部４においては、ＩＦサンプリング信号ｓ４に対して前述のようにディジタル直交復調処理を施し、さらに予め設定された比率で送信側と受信側で分配されたナイキストフィルタ処理を施し、Ｉ軸成分信号ｓ５及びＩ軸成分信号ｓ６を出力する。
【００３４】
次いで、電圧変換処理部５においては、Ｉ軸成分信号ｓ５及びＱ軸成分信号ｓ６に対して２乗和演算を実行し、ＩＱ２乗和出力信号ｓ７を出力する。
【００３５】
次いで、スムーシングフィルタ６においては、ＩＱ２乗和出力信号ｓ７に対し、ディジタルフィルタを用いたスムーシング処理による電力平均化を施し、受信電界平均化処理出力信号ｓ８を出力する。
【００３６】
次いで、平方根・ログ変換部７においては、受信電界平均化処理出力信号ｓ８に対して平方根処理およびログ変換処理を施し、受信電界レベル信号ｓ９を出力する。この受信電界レベル信号ｓ９は、ＡＧＣ電圧発生部１４に入力される。
【００３７】
一方で、ディジタル直交復調・ナイキストフィルタ部４から出力されたＩ軸成分信号ｓ５及びＱ軸成分信号ｓ６は、位相検出部１０に入力される。
【００３８】
この位相検出部１０においては、Ｉ軸成分信号ｓ５及びＱ軸成分信号ｓ６に対して振幅比較による位相検出処理を施し、検出位相出力信号ｓ１２を出力する。
【００３９】
次いで、遅延検波部１１においては、現在の検出位相出力信号ｓ１２と１シンボル前の検出位相出力信号との減算処理及びデータクロック再生処理を実行し、復調部出力信号ｓ１３を出力する。
【００４０】
次いで、フレーム同期部１２においては、復調部出力信号ｓ１３から送信側で予め組み込まれたユニークワードを識別し、フレーム同期を取ることによりフレーム再生信号ｓ１４を出力する一方で、この段階で得られたフレームタイミング情報をフレーム同期信号ｓ１５として出力する。なお、図２のａ）に示すフレーム再生信号ｓ１４と、ｂ）に示すフレーム同期信号ｓ１５との間のずれ時間（以下、「Ｔｐｄ」ともいう）は、遅延検波部１１におけるフレーム同期検出処理部と２乗根・ログ変換部７における出力部とにおけるデータ受け取りタイミングの時間差に相当し、フレーム同期信号ｓ１５は、遅延検波部１１においてＴｐｄだけずらしたタイミングで出力される。ここで、フレーム同期信号ｓ１５は、ＴＤＤ伝送フレーム内データ受信期間（Ｔｕｌ）のうち、最初と最後の部分に相当する立ち上がりランプ期間及び立ち下がりランプ期間、つまり各Ｔｒａｍｐを除いたＴｏｎ２の期間のみがハイであり、その他の期間（Ｔｏｆｆ２）はローであるような信号である。また、本実施の形態のＴＤＤ伝送フレームは、送信機からの送信情報に対し、必要に応じて誤り訂正処理、誤り検出符号化処理が施され、さらにディジタル変調処理が施されたものであり、フレーム同期を行うためのユニークワード、クロック再生を実施するためのプリアンブルなどが付加されている。
【００４１】
次いで、ＡＧＣ更新タイミング制御部１３においては、フレーム同期信号ｓ１５を入力し、ＡＧＣ更新タイミング信号ｓ１６を出力する。すなわち、フレーム同期信号ｓ１５のＴｏｎ２の期間を５分割し、図２のｃ）に示すＴａｇｃ２の更新タイミング情報をワンショットパルス形式でＡＧＣ更新タイミング信号ｓ１６として出力する。
【００４２】
次いで、ＡＧＣ電圧発生部１４においては、図２のｃ）及びｄ）に示すように、ＡＧＣ更新タイミング信号ｓ１６のワンショットパルス立ち上がりタイミングで、受信電界レベル信号ｓ９のレベルＥａｖｒ１１からレベルＥａｖｒ２５までをホールドし、これらの値に基づいて受信電界レベルとＡＧＣ電圧との変換処理、ディジタルアナログ変換処理を施した後、ＡＧＣ電圧信号ｓ１７を生成して出力する。なお、ＡＧＣ電圧信号ｓ１７の値は、当該レベル（Ｅａｖｒ）で更新された後、次の更新まで維持される。例えば図２のｄ）に示すＥａｖｒ１１で更新された後、Ｅａｖｒ１２まで維持される。
【００４３】
次いで、アナログポストフィルタ９においては、ＡＧＣ電圧信号ｓ１７をアナログフィルタリング処理した後、ＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１を生成して出力する。このＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１により、ＩＦ段ＡＧＣアンプ２に対する自動利得制御が実現する。
【００４４】
以上のように、本発明の第１の実施の形態のディジタルＡＧＣ回路は、１ｍｓ程度の長さの伝送フレーム（「所定の伝送フレーム」に相当する）を有するディジタル無線受信信号に対してＩＦフィルタ処理が施された後のＩＦフィルタ出力信号ｓ２を、自動利得制御がなされるＩＦ段ＡＧＣアンプ２により増幅し、さらに中間周波サンプリングを行ってＩＦサンプリング信号ｓ４を生成し、このＩＦサンプリング信号ｓ４に対してディジタル直交復調処理、ナイキストフィルタ処理など（「ディジタル復調処理」に相当する）を施してＩ軸成分信号ｓ５及びＱ軸成分信号ｓ６を取り出し、このＩ軸成分信号ｓ５及びＱ軸成分信号ｓ６から受信電界レベル信号ｓ９を生成してＡＧＣ電圧発生部１４（「第３の自動利得制御部」に相当する）へ送るＩＦ段ＡＧＣアンプ２、ＩＦ段ＡＤコンバータ３、ディジタル直交復調・ナイキストフィルタ部４、電力変換部５、スムージングフィルタ６及び２乗根・ログ変換部７（「第１の自動利得制御部」に相当する）と、ディジタル直交復調・ナイキストフィルタ部４により取り出されたＩ軸成分信号ｓ５及びＱ軸成分信号ｓ６を用いてフレーム再生処理を行い、フレーム再生信号ｓ１４を生成するときに取得されたフレームタイミング情報によりフレーム同期信号ｓ１５を生成し、このフレーム同期信号ｓ１５により自動利得制御の更新タイミングを示すＡＧＣ更新タイミング信号ｓ１６を生成してＡＧＣ電圧発生部１４（「第３の自動利得制御部」に相当する）へ出力するＡＧＣ更新タイミング制御部１３（「第２の自動利得制御部」に相当する）と、ＡＧＣ更新タイミング制御部１３から送られたＡＧＣ更新タイミング信号ｓ１６により、２乗根・ログ変換部７（「第１の自動利得制御部」に相当する）から送られた受信電界レベル信号ｓ９のレベルを保持し、保持されたレベル値により、受信電界レベルと自動利得制御電圧との変換処理を行った後にＩＦ段ＡＧＣアンプ２に対するＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１を生成し、ＩＦ段ＡＧＣアンプ２（「第１の自動利得制御部」に相当する）へ出力するアナログポストフィルタ９（「第３の自動利得制御部」に相当する）とを設け、第２の自動利得制御部に、フレーム同期信号ｓ１５の上り回線受信期間で立ち上がりランプ時間及び立ち下がりランプ時間を除く受信期間をｎ分割し、このｎ分割された受信期間により、ＩＦ段ＡＧＣアンプ２に対する自動利得制御の更新タイミングを示すＡＧＣ更新タイミング信号ｓ１６を生成して出力するＡＧＣ更新タイミング制御部１３を設けているので、伝送フレームと同期したＡＧＣ更新タイミング管理が可能であり、無線フレーム化された信号を上り回線及び下り回線の信号が時間的に重複しないように同一周波数で伝送する、ＴＤＤ方式に好適な高速追従型ディジタルＡＧＣ処理を実現できる。
【００４５】
［第２の実施の形態］
図３は本発明の第２の実施の形態のＴＤＤ伝送フレームとＡＧＣ更新間隔との時間関係を示す。これは第１の実施の形態とは、さらにＡＧＣ更新タイミング制御部１３は、伝送フレームの構成によりＡＧＣ更新タイミング制御部１３のクロック周波数を整数分周で実現することができない場合に、フレーム同期信号ｓ１５の上り回線受信期間で立ち上がりランプ時間及び立ち下がりランプ時間を除く受信期間の一部を無視し、ＡＧＣ更新タイミングを一定間隔で設定する点が相違している。この構成によれば、伝送フレームの構成によりＡＧＣ更新タイミング制御部１３のクロック周波数を整数分周で実現することができない場合でも、伝送フレームと同期したＡＧＣ更新タイミング管理が可能であるという効果も得られる。本実施の形態は、第１の実施の形態と概ね同様の構成を有しているために、図１を用いるとともに同一構成には同一符号を付与して説明を省略する。なお、本実施の形態は、請求項２に係る本発明が適用されたものである。
【００４６】
ここで、図３を参照しながら本実施の形態におけるディジタルＡＧＣ処理を説明する。ここでは、ＴＤＤ伝送フレーム内データ受信期間に５回のＡＧＣ値更新を実施する場合を示す。なお、フレーム内ＡＧＣ更新回数ｎ（ここでは、「ｎ＝５」としている）はＡＧＣループの収束などの安定性さえ満足すれば、任意の自然数を取り得る。また、本実施の形態のディジタルＡＧＣ機能は、上り回線の受信に用いられるものとする。なお、基本的なディジタルＡＧＣ処理に関しては、第１の実施の形態と概ね同様であるために、第１の実施の形態と異なる部分のみを説明する。
【００４７】
フレーム同期部１２においては、復調部出力信号ｓ１３から送信側で予め組み込まれたユニークワードを識別し、フレーム同期を取ることによりフレーム再生信号ｓ１４を出力する一方で、この段階で得られたフレームタイミング情報をフレーム同期信号ｓ１５として出力する。なお、図３のａ）に示すフレーム再生信号ｓ１４と、ｂ）に示すフレーム同期信号ｓ１５との間のずれ時間（以下、Ｔｐｄともいう）は、遅延検波部１１におけるフレーム同期検出処理部と、２乗根・ログ変換部７の出力部とにおけるデータ受け取りタイミングの時間差に相当し、フレーム同期信号ｓ１５は、遅延検波部１１において前記Ｔｐｄだけずらしたタイミングで出力される。また、フレーム同期信号ｓ１５は、ＴＤＤ伝送フレーム内データ受信期間（以下、「Ｔｕｌ」ともいう）の最初部分に相当する立ち上がりランプ期間（以下、「Ｔｒａｍｐ」ともいう）が終了してから「Ｔｏｎ３＝Ｔａｇｃ３×５＝Ｔｕｌ−（Ｔｒａｍｐ＋  Ｔｒｅｓｔ）」で示す期間のみがハイであり、その他の期間（以下、「Ｔｏｆｆ３」ともいう）はローであるような信号である。また、図３のａ）に示すＵＬ１、ＵＬ２は上り回線伝送フレームであり、ＤＬ１、ＤＬ２は下り回線伝送フレームであり、フレーム長（Ｔｆｒ）は１ｍｓ程度である。また、前述した伝送フレームは、送信機からの送信情報に必要に応じて誤り訂正処理、誤り検出符号化処理が施され、さらにディジタル変調処理が施されたものであり、前述した伝送フレームには、フレーム同期を行うためのユニークワード、クロック再生を実施するためのプリアンブルなどが付加されている。
【００４８】
次いで、ＡＧＣ更新タイミング制御部１３においては、フレーム同期信号ｓ１５を入力してＡＧＣ更新タイミング信号ｓ１６を出力する。すなわち、フレーム同期信号ｓ１５におけるＴｏｎ３の期間を５分割し、図３のｃ）に示すＴａｇｃ３の更新タイミング情報をワンショットパルス形式でＡＧＣ更新タイミング信号ｓ１６として出力する。
【００４９】
次いで、ＡＧＣ電圧発生部１４においては、図３のｃ）及びｄ）に示すように、ＡＧＣ更新タイミング信号ｓ１６のワンショットパルスの立ち上がりタイミングで、受信電界レベル信号ｓ９のレベルＥａｖｒ１１からＥａｖｒ２５をホールドし、この値に基づいて受信電界レベルをＡＧＣ電圧に変換し、さらにディジタルアナログ変換し、ＡＧＣ電圧信号ｓ１７を生成して出力する。なお、ＡＧＣ電圧信号ｓ１７の値は、例えば図３のＥａｖｒ１１で更新された後、次の更新のＥａｖｒ１２まで維持される。
【００５０】
次いで、アナログポストフィルタ９においては、ＡＧＣ電圧信号ｓ１７をアナログフィルタリングしてＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１を出力する。このＩＦ段ＡＧＣアンプ制御電圧信号ｓ１１はＩＦ段ＡＧＣアンプ２に入力され、本実施の形態のＡＧＣが実現される。
【００５１】
［第３の実施の形態］
図４は本発明の第３の実施の形態の要部ブロック図を示す。これは第１の実施の形態とは、さらに第１の自動利得制御部に、Ｉ軸成分信号ｓ５及びＱ軸成分信号ｓ６に対する２乗和演算処理により生成されたＩＱ２乗和出力信号ｓ７に対し、ディジタルフィルタによるスムージング処理を施すスムージングフィルタ６を設け、第２の自動利得制御部に、ＩＦ段ＡＧＣアンプ２に対する自動利得制御の更新タイミングを示すスムージングフィルタＴＤＤタイミング制御信号ｓ１８（「スムージングフィルタタイミング制御信号」に相当する）を、スムージングフィルタ６に対して出力するフレーム同期部１２を設け、スムージングフィルタ６は、フレーム同期部１２からのスムージングフィルタＴＤＤタイミング制御信号ｓ１８がハイの場合に、ＩＱ２乗和出力信号ｓ７に対してスムージング処理を施し、スムージングフィルタＴＤＤタイミング制御信号ｓ１８がローの場合には、この場合に先立ってスムージングフィルタＴＤＤタイミング制御信号ｓ１８がハイであった受信期間の最終動作状態を保持し、スムージング処理を停止する点が相違している。この構成によれば、非受信区間の積分処理による電界レベル検出誤差を低減し、ＡＧＣ精度を向上させるという効果も得られる。本実施の形態は、フレーム同期部１２からスムージングフィルタ６へスムージングフィルタＴＤＤタイミング制御信号ｓ１８を出力するための信号線を除き、第１の実施の形態と概ね同様の構成を有しているために、同一構成には同一符号を付与して説明を省略する。なお、本実施の形態は、請求項３に係る本発明が適用されたものである。
【００５２】
図４において、フレーム同期部１２は、復調部出力信号ｓ１３から送信側で予め組み込まれたユニークワードを識別し、フレーム同期を取ることによりフレーム再生信号ｓ１４を出力する一方で、この段階で得られたフレームタイミング情報をＡＧＣ更新タイミング制御部１３に対し、フレーム同期信号ｓ１５として出力する。さらに、フレーム同期部１２は、前述の段階で得られたフレームタイミング情報をスムージングフィルタ６に対し、スムージングフィルタＴＤＤタイミング制御信号ｓ１８として出力する。
【００５３】
また、スムージングフィルタ６は、ロジック回路などによる１次ＩＩＲディジタルフィルタなどで構成されており、電力変換処理部５からのＩＱ２乗和出力信号ｓ７を入力し、このＩＱ２乗和出力信号ｓ７に対して、フレーム同期部１２からのスムージングフィルタＴＤＤタイミング制御信号ｓ１８がハイの区間では通常のフィルタ動作を行い、スムージングフィルタＴＤＤタイミング制御信号ｓ１８がローの区間ではフィルタ動作を停止する。したがって、スムージングフィルタＴＤＤタイミング制御信号ｓ１８がローの区間では、スムージングフィルタＴＤＤタイミング制御信号ｓ１８がハイの区間における最終動作状態を保持した形でフィルタ動作が停止することになる。
【００５４】
次に、図５を参照しながら本実施の形態におけるディジタルＡＧＣ処理を説明する。ここでは、ＴＤＤ伝送フレーム内データ受信期間にｎ回のＡＧＣ値更新を実施する場合を示す。なおフレーム内ＡＧＣ更新回数ｎはＡＧＣループの収束などの安定性さえ満足すれば、任意の自然数を取り得る。また、本実施の形態のディジタルＡＧＣ機能は、上り回線の受信に用いられるものとする。なお、基本的なディジタルＡＧＣ処理に関しては、第１の実施の形態と概ね同様であるために、第１の実施の形態と異なる部分のみを説明する。
【００５５】
フレーム同期部１２においては、復調部出力信号ｓ１３から送信側で予め組み込まれたユニークワードを識別し、フレーム同期を取ることによりフレーム再生信号を出力する一方で、この段階で得られたフレームタイミング情報をフレーム同期信号ｓ１５及びスムーシングフィルタＴＤＤタイミング制御信号ｓ１８として出力する。なお、図５のａ）に示すフレーム再生信号ｓ１４と、ｂ）に示すフレーム同期信号ｓ１５との間のずれ時間（以下、「Ｔｐｄ３」ともいう）は、遅延検波部１１におけるフレーム同期検出処理部と、スムージングフィルタ６のスムーシングフィルタ入力部とにおけるデータ受け取りタイミングの時間差に相当し、スムーシングフィルタＴＤＤタイミング制御信号ｓ１８は、遅延検波部１１における出力タイミングをＴｐｄ３だけずらしたタイミングで出力される。また、スムーシングフィルタＴＤＤタイミング制御信号ｓ１８は、ＴＤＤ伝送フレーム内データ受信期間（以下、「Ｔｕｌ」ともいう）の最初部分に相当する立ち上がりランプ期間及び立ち下りランプ期間（以下、「Ｔｒａｍｐ」ともいう）、つまり各Ｔｒａｍｐを除いた期間のみがハイでその他の期間Ｔｈｏｌｄはローであるような信号である。ここで、図５のａ）に示すＵＬ１、ＵＬ２は上り回線伝送フレームであり、ＤＬ１、ＤＬ２は下り回線伝送フレームであり、伝送フレーム長（Ｔｆｒ）は１ｍｓ程度である。また、本実施の形態の伝送フレームは、フレーム同期を行うためのユニークワード、クロック再生を実施するためのプリアンブルなどが付加され、送信機からの送信情報に必要に応じて誤り訂正処理、誤り検出符号化処理が施され、さらにディジタル変調が施されたものである。
【００５６】
次いで、スムージングフィルタ６においては、ロジック回路などで構成された１次ＩＩＲディジタルフィルタなどにより、ＩＱ２乗和出力信号ｓ７に対して、スムーシングフィルタＴＤＤタイミング制御信号ｓ１８がハイの区間では通常のフィルタ動作を行い、スムーシングフィルタＴＤＤタイミング制御信号ｓ１８がローの区間ではフィルタ動作を停止する。すなわち、スムーシングフィルタＴＤＤタイミング制御信号ｓ１８がローの区間では、スムーシングフィルタＴＤＤタイミング制御信号ｓ１８がハイの区間における最終動作状態を保持しながらフィルタ動作が停止することになる。このような動作は、図５のｄ）に示すクロックと、スムーシングフィルタＴＤＤタイミング制御信号ｓ１８との論理和（ＯＲ）によるバーストクロック（図５のｅ）に示すディジタルフィルタクロック）を、を前記ロジック回路で構成されたディジタルフィルタのクロックとして入力することで実現される。以上の処理により、スムーシングフィルタ６に対するＴＤＤタイミング制御が実現する。
【００５７】
［第４の実施の形態］
図６は本発明の第４の実施の形態の状態遷移図を示す。これは第３の実施の形態とは、さらにフレーム同期部１２は、フレーム同期が確立されていない場合に、スムージングフィルタＴＤＤタイミング制御信号ｓ１８をハイに維持する点が相違している。この構成によれば、フレーム同期再引き込み時のＡＧＣ動作を補償するという効果も得られる。本実施の形態は、第３の実施の形態と概ね同様の構成を有しているために、図４を用いるとともに同一構成には同一符号を付与して説明を省略する。なお、本実施の形態は、請求項４に係る本発明が適用されたものである。
【００５８】
ここで、図６、図７を参照しながら本実施の形態のディジタルＡＧＣ処理における状態遷移を説明する。ここでは、ＴＤＤ伝送フレーム内データ受信期間にｎ回のＡＧＣ値更新を実施する場合を示す。なおフレーム内ＡＧＣ更新回数ｎはＡＧＣループの収束などの安定性さえ満足すれば、任意の自然数を取り得る。また、本実施の形態のディジタルＡＧＣ機能は、上り回線の受信に用いられるものとする。なお、基本的なディジタルＡＧＣ処理に関しては、第３の実施の形態と概ね同様であるために、第３の実施の形態と異なる部分のみを説明する。
【００５９】
フレーム同期部１２においては、フレーム同期が確立されている場合に、第３の実施の形態に準じた処理動作を実行する。一方、フレーム同期部１２においては、起動時もしくは何らかの理由で伝送品質劣化が発生した場合に、スムーシングフィルタＴＤＤタイミング制御信号ｓ１８が常にハイとなる開放動作モードに入る。この開放動作モードでは、図７のｂ）に示すようにスムーシングフィルタＴＤＤタイミング制御信号ｓ１８がハイに維持されているので、スムーシングフィルタ６に含まれるディジタルフィルタに対し、図７のｅ）に示すディジタルフィルタクロックがＴＤＤの受信区間、非受信区間に関係なく常に出力されることになる。
【００６０】
前述した開放動作モードでは、スムージングフィルタ６に対してハイに維持されたスムーシングフィルタＴＤＤタイミング制御信号ｓ１８が入力される。ここで、スムージングフィルタ６による受信電界平均化処理出力信号ｓ８にはＴＤＤ非受信区間の補償利得を示すレベル値が含まれ、さらにスムージングフィルタ６後段の２乗根・ログ変換部７による受信電界レベル信号ｓ９にもＴＤＤ非受信区間のレベル値が含まれるために、ＡＧＣ電圧を決定するための受信電界レベル検出値にＴＤＤ非受信区間のレベル値による誤差を含むことになる。しかし、フレーム同期部１２において、フレーム同期を検出するために必要なＡＧＣ精度が得られ、再びフレーム同期が確立されると、図６に示すように開放動作モードからＴＤＤ動作モード（通常動作モード）へ移行する。以上の一連の動作により、本実施の形態のＴＤＤ方式に適用された自動利得制御における同期はずれ時のシーケンスが実現できる。
【００６１】
［第５の実施の形態］
図８は本発明の第５の実施の形態のＡＧＣループ内時定数を示す。これは第３の実施の形態とは、さらにＩＦ段ＡＧＣアンプ２、ＩＦ段ＡＤコンバータ３、ディジタル直交復調・ナイキストフィルタ部４、電力変換処理部５、スムーシングフィルタ６及び２乗根・ログ変換部７（「第１の自動利得制御部」に相当する）の処理に要する時間をＴ１、ＡＧＣ電圧発生部１４及びアナログポストフィルタ９（「第３の自動利得制御部」に相当する）の処理に要する時間をＴ２、ＡＧＣ電圧発生部１４（「第３の自動利得制御部」に相当する）でＡＧＣ電圧信号ｓ１７を生成するのに要する時間をＴ３とすると、ディジタルＡＧＣ回路における時間管理条件は、式「Ｔ２（≒０）＜Ｔ３＜Ｔ１」で表される点が相違している。この構成によれば、ＡＧＣループを安定して収束させ、ＡＧＣの高速追従によるフェージング環境下での特性を改善するという効果も得られる。本実施の形態は、第３の実施の形態と概ね同様の構成を有しているために、図４を用いるとともに同一構成には同一符号を付与して説明を省略する。なお、本実施の形態は、請求項５に係る本発明が適用されたものである。
【００６２】
ここで、図８、図９を参照しながら本実施の形態のディジタルＡＧＣ処理における状態遷移を説明する。ここでは、ＴＤＤ伝送フレーム内データ受信期間にｎ回のＡＧＣ値更新を実施する場合を示す。なおフレーム内ＡＧＣ更新回数ｎはＡＧＣループの収束などの安定性さえ満足すれば、任意の自然数を取り得る。また、本実施の形態のディジタルＡＧＣ機能は、上り回線の受信に用いられるものとする。なお、基本的なディジタルＡＧＣ処理に関しては、第３の実施の形態と概ね同様であるために、第３の実施の形態と異なる部分のみを説明する。
【００６３】
図８において、ＡＧＣループ内のＩＦ段ＡＧＣアンプ２から２乗根・ログ変換部７までの処理に要する時間を、ＡＧＣの制御情報を受け取るまでの時間Ｔ１とし、ＡＧＣループ内のＡＧＣ電圧発生部１４からアナログポストフィルタ９までの処理に要する時間を、ＡＧＣの制御情報を更新するための時間Ｔ２とし、ＡＧＣ電圧発生部１４におけるＡＧＣ更新時間をＴ３とする。ここで、ＩＦ段ＡＧＣアンプ２における処理時間をｔｐ２とし、ＩＦ段ＡＤコンバータ３における処理時間をｔｐ３とし、ディジタル直交復調・ナイキストフィルタ部４における処理時間をｔｐ４とし、電力変換処理部５における処理時間をｔｐ５とし、スムージングフィルタ６における処理時間をｔｐ６とし、２乗根・ログ変換部７における処理時間をｔｐ７とし、ＡＧＣ電圧発生部１４における処理時間をｔｐ１４とし、アナログポストフィルタ９における処理時間をｔｐ９とすると、Ｔ１＝ｔｐ２＋ｔｐ３＋ｔｐ４＋ｔｐ５＋ｔｐ６＋ｔｐ７、Ｔ２＝ｔｐ１４＋ｔｐ９となる。本実施の形態では、図８に示すＡＧＣループ内時定数に対して、Ｔ２（≒０）＜Ｔ３＜Ｔ１という時定数で実現するというＡＧＣループ内の時間管理条件を設定する。このＡＧＣループ内の時間管理条件は、「ＡＧＣループ時定数（Ｔ１＋Ｔ２）≒ｔｐ６」、すなわちスムージングフィルタ６におけるディジタルフィルタ時定数を概ねＡＧＣループの時定数にすることを意味する。
【００６４】
さらに具体的な例として、シンボルレートを１９２ｋｓｐｓとし、ＡＧＣループ内処理クロック速度を前記シンボルレートの１６倍＝３．０７２ＭＨｚとしてＡＧＣ処理を実施する場合を示す。ここで、シンボルレートとはディジタル通信で伝送されるシンボル数毎秒であり、変調速度を表す。
【００６５】
この場合に、ＩＦ段ＡＧＣアンプ２は時定数を持たないアナログ回路であるためにｔｐ２≒０である。ＩＦ段ＡＤコンバータ３は、高速動作ＡＤコンバータであるために１ｎｓ程度の処理遅延となり、ｔｐ３≒０とほぼ無視できる値となる。ディジタル直交復調・ナイキストフィルタ部４は、ハイパスフィルタを含むディジタル直交復調処理とＦＩＲ構成のディジタルフィルタであり、ディジタル直交復調・ナイキストフィルタ部４の処理時間は、ハイパスフィルタ、ディジタル直交復調の入出力ラッチのみの処理遅延であるために、クロック速度の４倍の１．３μｓと、ＦＩＲ遮断周波数がハーフバンド周波数９６ｋＨｚであることから導かれる１．６７μｓとの和となり、ｔｐ４≒３μｓとなる。電力変換部５は積和器で構成され、この積和器をロジック回路で設計した場合に、ｔｐ５≒０とほぼ無視できる値となる。２乗根・ログ変換部７は、メモリで構成されたテーブル変換処理部であるために、それぞれ１クロック速度でｔｐ７＝０．３２μｓとなる。ＡＧＣ電圧発生部１４は、メモリで構成されたテーブル変換処理部であるために、ＡＧＣ電圧発生部１４の処理時間は、テーブル変換処理による１クロック速度０．３２μｓと高速ＤＡコンバータによる１ｎｓとなり、ｔｐ７＝０．３２μｓとなる。アナログポストフィルタ９は、遮断周波数が６０ｋＨｚのアナログフィルタを用いたＤＡコンバータポストフィルタであるために、ｔｐ７＝２．６５μｓとなる。なお、スムージングフィルタ６はＩＩＲ構成のディジタルフィルタであって、ｔｐ６＝２５０μｓと設定し、ＡＧＣ電圧発生部１４におけるＴ３を５０μｓから１００μｓに設定する。
【００６６】
以上の時定数設計によって、Ｔ１＝２５３μｓ、６１μｓ≒ｔｐ６、Ｔ２＝２．９７μｓ、Ｔ３＝５０μｓ〜１００μｓとなり、前述した「Ｔ２（≒０）＜Ｔ３＜Ｔ１」という条件を満足する。ここで、前述のように設計され時定数を用いたＤ８ＰＳＫ及び遅延検波によるディジタルＡＧＣ回路の入出力特性（ＩＦ入力−ＢＥＲ特性）を図９に示す。図９に示すように、１０−６のエラーフリーになるダイナミックレンジは７６ｄＢとなり、本実施形態で必要とするＴＤＤ方式に対応可能な入出力特性が得られていることがわかる。
【００６７】
なお、前述した従来の技術では、周波数特性のみを考慮して比較的時定数の大きいフィルタを用い、ＰＷＭ出力の動作周波数を低減した場合に、ＡＧＣ更新時間間隔及びＡＧＣループの時定数が大きくなって高速追従が難しくなり、長区間で中央値をターゲットとしたＡＧＣによる制御誤差が大きくなるといったＡＧＣの精度劣化につながる動作に対処する制御が行われていないために、例えば、ワイヤレスマイクなどで音声をリアルタイムに再生するためにフレーム長が１ｍｓ程度と比較的に短く、さらにフェージング環境下で、誤り訂正処理手段、等化器などを用いず、変復調のみで、ビットエラーレートが１０−３以上必要な高い伝送品質を要求されるシステムにおいては、ディジタルＡＧＣ処理の採用が非常に難しかった。特に、無線フレーム化された信号を上り回線及び下り回線の信号が時間的に重複しないように同一周波数で伝送する、ＴＤＤ方式が採用されているシステムにおいては、ディジタルＡＧＣなどの時間概念を持つ処理と復調部の処理との非同期動作は制御精度劣化につながるものであった。さらに、前述した双方の処理が同期するように動作させると、複数タイミング管理が処理の複雑さや回路規模の増大につながるものであった。
【００６８】
これに対し、第１の実施の形態乃至第５の実施の形態のいずれかを適用することにより、伝送フレーム長が１ｍｓ程度のＴＤＤ受信システムにおけるディジタルＡＧＣ処理において、フレーム同期部と連動した自動利得制御によりフレーム内に複数回のＡＧＣ更新を実施し、ＴＤＤ方式に対応して処理速度及び伝送品質を向上させることができる。さらに、ディジタル無線用ＴＤＤ受信システムサイズもしくは処理量の増加を抑制して安定した通信品質を確保するのに好適である。
【００６９】
【発明の効果】
以上説明したように、本発明はフレーム同期信号の上り回線受信期間で立ち上がりランプ時間及び立ち下がりランプ時間を除く受信期間をｎ分割し、このｎ分割された受信期間ごとに、ＩＦ段ＡＧＣアンプ２に対するＡＧＣ更新タイミング信号を生成して出力することにより、ＡＧＣループ内の時定数管理を一元的に行い、伝送フレームの情報取得とＡＧＣ更新タイミングとを同期させて伝送品質を向上させるという優れた効果を有するディジタルＡＧＣ回路を提供することができるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のディジタルＡＧＣ回路を示すブロック図
【図２】本発明の第１の実施の形態の伝送フレームとＡＧＣ更新間隔時間との関係を示す説明図
【図３】本発明の第２の実施の形態の伝送フレームとＡＧＣ更新間隔時間との関係を示す説明図
【図４】本発明の第３の実施の形態のディジタルＡＧＣ回路を示すブロック図
【図５】本発明の第３の実施の形態の伝送フレームとＡＧＣ更新間隔時間との関係を示す説明図
【図６】本発明の第４の実施の形態のＴＤＤ動作モードと開放動作モードとの間の状態遷移図
【図７】本発明の第４の実施の形態の伝送フレームとＡＧＣ更新間隔時間との関係を示す説明図
【図８】本発明の第５の実施の形態のＡＧＣループ内時定数を示すブロックダイアグラム
【図９】本発明の第５の実施の形態のディジタルＡＧＣ回路の入出力特性（ＩＦ入力−ＢＥＲ特性）を示す説明図
【図１０】従来のディジタルＡＧＣ回路を示すブロック図
【図１１】従来のディジタルＡＧＣ処理におけるレベルダイアを示す説明図
【図１２】従来のディジタルＡＧＣ処理における伝送フレームとＡＧＣ更新間隔との時間関係を示す説明図
【符号の説明】
１、２１  ＩＦ段バンドパスフィルタ
２、２２  ＩＦ段ＡＧＣアンプ
３、２３  ＩＦ段ＡＤコンバータ
４、２４  ディジタル直交復調・ナイキストフィルタ部
５、２５  電力変換処理部
６、２６  スムーシングフィルタ（スムーシングフィルタ部）
７、２７  ２乗根・ログ変換部
２８  ＡＧＣ用ＰＷＭ信号発生部
９、２９  アナログポストフィルタ
１０、３０  位相検出部
１１、３１  遅延検波部
１２、３２  フレーム同期部
１３  ＡＧＣ更新タイミング制御部
１４  ＡＧＣ電圧発生部
ｓ１  ＩＦ入力信号
ｓ２  ＩＦフィルタ出力信号
ｓ３  ＩＦ段ＡＧＣアンプ出力信号
ｓ４  ＩＦサンプリング信号
ｓ５  Ｉ軸成分信号
ｓ６  Ｑ軸成分信号
ｓ７  ＩＱ２乗和出力信号
ｓ８  受信電界平均化処理出力信号
ｓ９  受信電界レベル信号
ｓ１０  ＡＧＣ用ＰＷＭ信号
ｓ１１  ＩＦ段ＡＧＣアンプ制御電圧信号
ｓ１２  検出位相出力信号
ｓ１３  復調部出力信号
ｓ１４  フレーム再生信号
ｓ１５  フレーム同期信号
ｓ１６  ＡＧＣ更新タイミング信号
ｓ１７  ＡＧＣ電圧信号
ｓ１８  スムーシングフィルタＴＤＤタイミング制御信号
【図１】
2005027171.tif 000003
【図２】
2005027171.tif 000004
【図３】
2005027171.tif 000005
【図４】
2005027171.tif 000006
【図５】
2005027171.tif 000007
【図６】
2005027171.tif 000008
【図７】
2005027171.tif 000009
【図８】
2005027171.tif 000010
【図９】
2005027171.tif 000011
【図１０】
2005027171.tif 000012
【図１１】
2005027171.tif 000013
【図１２】
2005027171.tif 000014