(57)【要約】【課題】  数年周期に対応データ帯域の拡張のために再開発されるＡＵポインタ解釈機能等の開発期間の短縮と開発コストの低減を図る。【解決手段】  各々所定のデータ帯域に対応する複数のポインタ解釈モジュール８７０〜８７３と、該複数のモジュールの動作を制御するプログラムを記憶するプログラムメモリ８２４と、複数のモジュール間で必要な情報の授受を行うモジュール間通信ポート８７４〜８７９とを備えるポインタ解釈回路。各々のモジュールは、１２５μ秒毎に到着するＨ１バイト、Ｈ２バイトに対して要求されるリアルタイム性を実現するための状態判定処理を高速化する手段として、状態遷移判定の際に評価される評価条件を予めハードウェア処理によってデコードすることにより、ソフトウェアプログラム上は評価結果の参照だけで状態判定可能としたＨ１Ｈ２バイトデコーダを備えることができる。【選択図】  図８
2005260815.tif 000002
【特許請求の範囲】
【請求項１】
各々所定のデータ帯域に対応する複数のポインタ解釈モジュールと、
該複数のポインタ解釈モジュールの動作を制御するプログラムを記憶するプログラムメモリと、
前記複数のポインタ解釈モジュール間で必要な情報の授受を行うためのモジュール間通信ポートとを備えることを特徴とするポインタ解釈回路。
【請求項２】
該ポインタ解釈回路は、Ｓｏｎｅｔ／ＳＤＨ伝送方式におけるＡＵポインタを対象とすることを特徴とする請求項１記載のポインタ解釈回路。
【請求項３】
前記複数のポインタ解釈モジュールの各々は、
１２５μ秒毎に到着するＨ１バイト、Ｈ２バイトに対して要求されるリアルタイム性を実現するための状態判定処理を高速化する手段として、状態遷移判定の際に評価される評価条件を予めハードウェア処理によってデコードすることにより、ソフトウェアプログラム上は評価結果の参照だけで状態判定可能としたＨ１Ｈ２バイトデコーダを備えることを特徴とする請求項２記載のポインタ解釈回路。
【請求項４】
前記複数のポインタ解釈モジュールの各々は、ＳＴＭ−１に対応することができ、該ポインタ解釈回路は、ＳＴＭ−４またはＳＴＭ１６に対応することができることを特徴とする請求項２または３記載のポインタ解釈回路。
【請求項５】
前記複数のポインタ解釈モジュールの各々は、ＳＴＭ−４に対応することができ、該ポインタ解釈回路は、ＳＴＭ−１６、ＳＴＭ６４またはＳＴＭ２５６に対応することができることを特徴とする請求項２または３記載のポインタ解釈回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポインタ解釈回路に関し、特に、基幹系Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ（ＷＡＮ）において、一般的な通信方式であるＳｏｎｅｔ／ＳＤＨ伝送方式（ＩＴＵ−Ｔ  Ｇ．７０９）に準拠したＳｏｎｅｔ／ＳＤＨ伝送装置に搭載されるＡＵ（Ａｄｍｉｎｉｓｔｒａｔｉｖｅ  Ｕｎｉｔ）ポインタ終端機能を短期間に設計可能とするポインタ解釈回路に関する。
【背景技術】
【０００２】
基幹系Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ（ＷＡＮ）において、一般的な通信方式であるＳｏｎｅｔ／ＳＤＨ伝送方式（ＩＴＵ−Ｔ  Ｇ．７０９）に準拠したＳｏｎｅｔ／ＳＤＨ伝送装置は、増大するインターネットネットワークトラヒックへ対応するため、広帯域化に対応した新製品が数年周期で再開発されている。これに伴い、Ｓｏｎｅｔ／ＳＤＨ伝送方式では、実装が必須となるＡＵポインタ終端機能についても装置の開発に合わせて数年毎に広帯域化に対応する回路の開発が繰り返されていた。
【０００３】
ここで、ＡＵポインタ終端機能の一構成要素であり、本発明の実施対象であるＡＵポインタ解釈機能の概略について説明し、その後、従来の開発手法について説明する。尚、ＡＵポインタ解釈機能は、Ｓｏｎｅｔ／ＳＤＨ伝送方式（ＩＴＵ−Ｔ  Ｇ．７０９）に規定済みの既知の事柄であるが、細部の実装レベルには規定されていない事項が存在するため、補足説明する。
【０００４】
まず、ＳＤＨのフレームフォーマットについて、図１及び図２を参照しながら説明する。尚、Ｓｏｎｅｔのフレームフォーマットは、基本的にＳＤＨと同じであるため、説明を割愛する。
【０００５】
図１は、ＳＴＭ-Ｎ（Ｎは１、４、１６、６４、・・・・・・）のフレーム全体構成を示す。ＳＴＭ-Ｎフレーム１０１は、データが格納されているＳＴＭ-Ｎ Ｐａｙｌｏａｄ１０２と、各種制御情報が格納されているセクションオーバーヘッド１０３〜１０５から構成される。特に、セクションオーバーヘッド１０５は、ＡＵポインタ終端機能によって参照及び更新される情報であり、Ｈ１バイト、Ｈ２バイト、Ｈ３バイトと呼ばれる。ＳＴＭ-Ｎ Ｐａｙｌｏａｄ中には、ＶＣ-３フレーム１０６〜１１１が計３×Ｎフレーム埋め込まれている。
【０００６】
図２は、Ｈ１バイト、Ｈ２バイト、Ｈ３バイトの詳細な並びを示している。Ｈ１バイト、Ｈ２バイト、Ｈ３バイトは、各々１バイトの情報量を持ち、Ｍ個のＨ１バイト、Ｍ個のＨ２バイト、Ｍ個のＨ３バイトの順に計３×Ｍバイトのデータが並んでいる。各々Ｍ個存在するＨ１〜Ｈ３バイトは、図１の３×Ｎ（＝Ｍ）個存在するＶＣ−３フレーム１０６〜１１１に対応付けられ、その対応関係は、１０６と２０１、１０７と２０２、１０８と２０３、１０９と２０４、１１０と２０５、１１１と２０６のようになっている。Ｈ２バイト、Ｈ３バイトも、これと同様の対応関係である。
【０００７】
次に、パスの概念について説明する。パスは、１本乃至３×Ｎ（Ｎは４のべき乗）本のＶＣ−３フレームを束ねたものであり、ＳＴＭ−Ｎフレーム１０１中に様々なデータ帯域の信号を定義することができる。束ねる際にペアとなることができるＶＣ−３フレームの組み合わせには、制限が存在し、先頭のＶＣ−３フレーム（以下、「チャネル」と表記する）番号と束ねる本数とのモジュロ演算結果が１となり、かつ連続したチャネルでなければならない。
【０００８】
本規則を図３に示した例に基づいて説明する。図３には、ＳＴＭ−１６を例にしたパスの組み合わせ例を５例挙げている。本例は、Ｎ＝１６であるため、３×Ｎチャネル、すなわち、チャネル１からチャネル４８まで存在する。ここで、チャネル１、チャネル２、チャネル３、チャネル４６、チャネル４７、チャネル４８は、各々、図１のＶＣ−３フレーム１０６、１０７、１０８、１０９、１１０、１１１に対応し、チャネル４からチャネル４５は、図１のＶＣ−３フレーム１０８と１０９の間に省略されたＶＣ−３フレームに対応している。
【０００９】
図３の３０１の例は、全チャネルが独立した（束ねていない）パスの例であり、３０２の例は、全チャネルが３本に束ねられた（以下、「ＳＴＳ−３Ｃ」と表記する）パスの例であり、３０３の例は、全チャネルが１２本に束ねられた（以下、「ＳＴＳ−１２Ｃ」と表記する）パスの例であり、３０４の例は４８本に束ねられた（以下、「ＳＴＳ−４８Ｃ」と表記する）パスの例であり、３０５の例は、様々なサイズのパスが混在した例である。
【００１０】
３０１から３０５の例では、どのパスの先頭チャネルも、束ねた本数のモジュロ演算結果が１となっている。例えば、３０５の例では、４チャネルから６チャネルの３本を束ねてＳＴＳ−３Ｃを構成している。この場合には、４チャネルが先頭チャネルで３本に束ねられているため、４のモジュロ３演算の結果は１であり、かつ、連続したチャネルを使用しているため、上述の制限を満たしている。
【００１１】
ＡＵポインタ解釈処理は、パスを構成するチャネルのＨ１バイト、Ｈ２バイトの情報をもとに決められた状態遷移表に従って状態遷移判定を行う処理である。２つの状態判定を行い、１つはＳＴＳ−１からＳＴＳ−（３×Ｎ）Ｃまでの間で動的にパス帯域を変更する「パス帯域遷移処理」、もう一つは、正常状態／異常状態の判定を行う「警報状態遷移処理」である。
【００１２】
次に、パス帯域遷移処理について、図４を参照しながら説明する。図４は、ＳＴＭ−４におけるパス帯域遷移処理の状態遷移図である。ＳＴＭ−４におけるパス帯域遷移処理は、例えば、ＳＴＳ−３ＣからＳＴＳ−１への状態遷移のような低帯域方向への遷移時は、現在パスを構成しているチャネル（すなわちチャネル１からチャネル３、チャネル４からチャネル６、チャネル７からチャネル９、チャネル１０からチャネル１２のいずれかの３チャネル）のＨ１バイト、Ｈ２バイトの値を評価し、反対に、ＳＴＳ−３ＣからＳＴＳ−１２Ｃへの状態遷移のような高帯域方向への遷移時は、パスを構成しようとしているチャネル（すなわち、チャネル１からチャネル１２）のＨ１バイト、Ｈ２バイトの値をもとに、予め決められた遷移判定ルールに従って、ＳＴＳ−１、ＳＴＳ−３Ｃ、ＳＴＳ−１２Ｃの間を遷移する。
【００１３】
次に、警報状態遷移処理について、図５を参照しながら説明する。図５は、警報状態遷移処理の状態遷移図である。パスを構成しているチャネルのＨ１バイト、Ｈ２バイトの値をもとに、予め決められた遷移判定ルールに従って、「ＮＯＲＭＡＬ」「ＡＩＳ」「ＬＯＰ」の３状態の間を遷移する。
【００１４】
状態遷移判定は、Ｈ１バイト、Ｈ２バイトを受信する度（１２５μ秒毎）に各パス毎に独立して上記２つの状態遷移を判定する。図３の例では、３０１は４８回、３０２の例では１６回、３０３の例では、４回、３０４の例では１回、３０５の例では２９回の状態遷移判定処理をＨ１バイト、Ｈ２バイトを受信する度に行う。
【００１５】
次に、Ｓｏｎｅｔ／ＳＤＨ伝送装置の世代更新時に必要となるＡＵポインタ解釈機能の要件について説明する。
【００１６】
Ｓｏｎｅｔ／ＳＤＨ伝送装置の世代更新時には、４倍間隔に規定されているＳｏｎｅｔ／ＳＤＨフレームのハイアラーキに合わせ、既存装置の４倍の処理帯域を持つ装置が開発される。これに伴い、ＡＵポインタ解釈機能も従来の４倍の処理帯域を持つモジュールが必要となる。図６は、図４のＳＴＭ−４におけるパス帯域遷移処理を世代更新に伴い、ＳＴＭ−１６に対応させた際の状態遷移図である。図４のＳＴＭ−４の状態遷移図との相違は、ＳＴＳ−４８Ｃ状態の追加、及びＳＴＳ−１からＳＴＳ−４８Ｃへの遷移６０９の追加、ＳＴＳ−３ＣからＳＴＳ−４８Ｃへの遷移６０４の追加、ＳＴＳ−１２ＣからＳＴＳ−４８Ｃへの遷移６０５の追加、ＳＴＳ−４８ＣからＳＴＳ−１への遷移６０８の追加である。このように、ＡＵポインタ解釈機能の広帯域化対応では、新たに規定される状態への遷移機能が必要となる。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
Ｓｏｎｅｔ／ＳＤＨ伝送装置の世代更新に伴うＡＵポインタ解釈機能の従来の設計方法について、図４のＳＴＭ−４から図６のＳＴＭ−１６に広帯域化する場合を例にとって説明し、その後、解決すべき設計方法上の問題点について説明する。
【００１８】
従来のＡＵポインタ解釈機能の設計では、既存のＡＵポインタ解釈機能（本例では、ＳＴＭ−４対応ＡＵポインタ解釈機能）をもとに、必要な回路設計変更を施して開発されてきた。図７は、ＳＴＭ−４対応のＡＵポインタ解釈モジュールである。チャネル１からチャネル１２のＨ１バイト、Ｈ２バイトは、入力ポート７０２を介してＳＴＭ−４対応ＡＵポインタ解釈機能７０１に入力され、パス帯域状態遷移処理、警報状態遷移処理を行い、処理の結果は、出力ポート７０３を介して出力される。
【００１９】
また、図９は、ＳＴＭ−１６対応のＡＵポインタ解釈モジュールである。ＳＴＭ−４対応ＡＵポインタ解釈モジュール７０１をもとにして、回路変更を施したＡＵポインタ解釈モジュール９０１、９０２、９０３、９０４に対し、チャネル１からチャネル１２のＨ１バイト、Ｈ２バイトは、入力ポート９０６を介してモジュール９０１に、チャネル１３からチャネル２４のＨ１バイト、Ｈ２バイトは、入力ポート９０７を介してモジュール９０２に、チャネル２５からチャネル３６のＨ１バイト、Ｈ２バイトは、入力ポート９０８を介してモジュール９０３に、チャネル３３からチャネル４８のＨ１バイト、Ｈ２バイトは、入力ポート９０９を介してモジュール９０４に入力される。
【００２０】
パス帯域遷移処理において、ＡＵポインタ解釈モジュール９０１から９０４の各々は、ＳＴＳ１からＳＴＳ−１２Ｃまでの遷移判定は、ＳＴＭ−４対応ＡＵポインタ解釈モジュール７０１に元々判定機能が内蔵済みのため、各々に入力されたＨ１バイト及びＨ２バイト９０６〜９０９によって各ブロックが単独で状態遷移判定する。警報状態遷移処理においても、パス帯域がＳＴＳ１からＳＴＳ−１２Ｃの状態時は、パス帯域遷移処理と同様に、ＳＴＭ−４対応ＡＵポインタ解釈モジュール７０１に元々判定機能が内蔵済みのため、各ブロックが単独で状態遷移判定することができる。パス帯域状態、警報状態は、出力ポート９１１〜９１４を介して出力される。
【００２１】
しかし、ＳＴＳ−４８Ｃに関連する状態遷移処理には、チャネル１からチャネル４８までのＨ１バイト及びＨ２バイト情報が必要になるため、単独で状態遷移判定を行うことができない。ＳＴＳ−４８Ｃの状態遷移処理を行うためには、モジュール９０１からモジュール９０４において個別で判定処理を行った結果を通信路９１５から通信路９１７を介してモジュール９０１に送り、モジュール９０１が状態遷移判定し、判定結果は、通信路９１８を介してモジュール９０２〜９０４に通知されるようにする必要がある。
【００２２】
このように、ＳＴＳ−４８Ｃに対応するため、従来は、ＳＴＭ−４対応ＡＵポインタ解釈モジュール７０１に対していくつかの設計変更をしなければならなかった。すなわち、第１に、モジュール９０１〜９０４の各々が単独で処理可能な前処理的な処理と、第２に、前述したモジュール９０２〜９０４において単独処理した前処理結果をモジュール９０１に伝えるためのモジュール間通信路９１５〜９１７と、第３に、モジュール９０１においてモジュール９０１〜９０４が単独処理した結果をもとに、最終的に状態判定を行う機能と、第４に、モジュール９０１が状態判定を行った結果をモジュール９０２〜９０４に伝えるためのモジュール間通信路９１８とが必要であった。
【００２３】
上述した設計変更の必然性により、従来の設計方法では、再設計の度に設計変更が必要となるため、設計期間が長期化するという問題があった。本問題は、広帯域化が進むにつれて設計するモジュールが益々大規模化するため、今後の世代更新に伴う再設計時には、従来以上に深刻な問題となることが明らかである。また、リスク要因として、ソフトウェアと異なり、ＡＩＳＣの開発では、ＬＳＩの試作に通常１ヶ月程度必要となるため、ＬＳＩを試作してから設計バグが発見されると、再度ＬＳＩの試作期間（前述したように、１ヶ月程度）が必要になり、設計がさらに遅れてしまうという問題があった。また、これによって、開発コストが増加するという問題があった。
【００２４】
そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、Ｓｏｎｅｔ／ＳＤＨ伝送装置開発の広帯域化が求められるＡＵポインタ解釈機能等の既存設計資産を有効に活用し、再設計時の設計量を大幅に削減し、設計期間の短縮、及び開発コストの削減を図ることのできるポインタ解釈回路を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記目的を達成するため、本発明は、ポインタ解釈回路であって、各々所定のデータ帯域に対応する複数のポインタ解釈モジュールと、該複数のポインタ解釈モジュールの動作を制御するプログラムを記憶するプログラムメモリと、前記複数のポインタ解釈モジュール間で必要な情報の授受を行うためのモジュール間通信ポートとを備えることを特徴とする。
【００２６】
そして、本発明によれば、所定のデータ帯域に対応するポインタ解釈モジュールを複数個接続して、より広帯域なデータに対するポインタ解釈機能を実現することができるため、各々のポインタ解釈モジュール内部の回路を一切変更することなく、所望のデータ帯域のポインタ解釈処理を実現することができ、設計期間の短縮及び開発コストの削減を図ることができる。これによって、例えば、Ｓｏｎｅｔ／ＳＤＨ伝送装置の広帯域化に伴うＡＵポインタ解釈機能の再設計において、既設計モジュールを複数個用いて各々を接続して個々の回路に適切なプログラミングを施すことで、様々なデータ帯域の受信ＡＵポインタ解釈機能が内部回路の変更なしに実現することができ、既存設計資産の再利用化を図り、設計期間の短縮及び開発コストの削減を図ることができる。
【００２７】
このポインタ解釈回路は、Ｓｏｎｅｔ／ＳＤＨ伝送方式におけるＡＵポインタを対象とすることができる。
【００２８】
また、前記複数のポインタ解釈モジュールの各々は、１２５μ秒毎に到着するＨ１バイト、Ｈ２バイトに対して要求されるリアルタイム性を実現するための状態判定処理を高速化する手段として、状態遷移判定の際に評価される評価条件を予めハードウェア処理によってデコードすることにより、ソフトウェアプログラム上は評価結果の参照だけで状態判定可能としたＨ１Ｈ２バイトデコーダを備えるようにすることができる。
【００２９】
前記複数のポインタ解釈モジュールの各々は、ＳＴＭ−１に対応することができ、該ポインタ解釈回路は、ＳＴＭ−４またはＳＴＭ１６に対応することができるようにすることができる。
【００３０】
さらに、前記複数のポインタ解釈モジュールの各々は、ＳＴＭ−４に対応することができ、該ポインタ解釈回路は、ＳＴＭ−１６、ＳＴＭ６４またはＳＴＭ２５６に対応することができるようにすることができる。
【発明の効果】
【００３１】
本発明によれば、Ｓｏｎｅｔ／ＳＤＨ伝送装置の開発等の広帯域化が求められるＡＵポインタ解釈機能等の既存設計資産を有効に活用し、再設計時の設計量を大幅に削減し、設計期間の短縮、及び開発コストの削減を図ることのできるポインタ解釈回路を提供することができる。
【発明を実施するための最良の形態】
【００３２】
図８は、本発明にかかるＡＵポインタ解釈回路の一実施の形態を示し、以下の説明においては、ＳＴＭ−４（ＳＴＳ−１を１２チャネル）まで処理することができる能力を有する設計済みのＡＵポインタ解釈回路モジュール（以下、適宜「モジュール」と略称する）８７０をもとに、ＳＴＭ−１６対応のＡＵポインタ解釈回路を開発する際を例にとって説明する。
【００３３】
モジュール８７０は、１チャネル〜１２チャネルのＨ１バイト、Ｈ２バイトを入力ポート８０１を介して入力し、パス帯域状態遷移処理及び警報状態遷移処理において評価されるデコード条件のすべてを論理回路により高速にデコーディングするＨ１Ｈ２デコーダ８１０と、Ｈ１Ｈ２デコーダ８１０がデコードした結果をＣＰＵ８２１が参照することができるようにするため、ローカルバス８４４に接続されたデコード結果が書き込まれたメモリ８０８と、デコード結果がメモリ８０８に書き込まれたことをＣＰＵ８２１に通知するためのデコード完了割り込みリクエスト８９１と、ＣＰＵ８２１とＣＰＵ８２１周辺のペリフェラルブロックとを接続するためのローカルバス８４４と、ＣＰＵ８２１が実行するプログラムが格納されているプログラムメモリ８２４と、プログラムメモリ８２４内に格納されているプログラムを信号線８２３を介して読み出し、実行するＣＰＵ８２１と、ＣＰＵ８２１がプログラムを実行する際にワークデータを格納するためのデータメモリ８４２と、他のモジュール８７１〜８７３からの処理結果を受信するための専用通信ポート（データ入力）８４５〜８５６と、その受信データが格納され、ローカルバス８４４に接続されたメモリ８２５と、他のモジュール８７１〜８７３からの処理結果の到着を通知するための専用通信ポート（割り込み入力）８５７〜８６８と、その信号８５７〜８６８を信号線８４１を介してＣＰＵ８２１に伝える際に通知順番の優先制御を行う割り込みコントローラ８４１と、自モジュール８７０の処理結果を他のモジュール８７１〜８７３に送信するデータが格納されるメモリ８１６と、その送信データを出力する専用通信ポート（データ出力）８０２〜８０４と、自モジュール８７０の処理結果を他のモジュール８７１〜８７３に送信したことを伝えるための割り込み要求情報が格納されたメモリ８２０と、その割り込み要求情報を出力する専用通信ポート（割り込み出力）８０５〜８０７と、モジュール８７０の最終的なアウトプットである状態判定結果を出力する出力ポート８９０から構成される。
【００３４】
ＳＴＭ−１６対応のＡＵポインタ解釈回路を構成するためには、各々ＳＴＭ−４まで処理することができる能力を持つ４個のＡＵポインタ解釈モジュール８７０〜８７３を用い、１チャネル〜１２チャネルのＨ１バイト、Ｈ２バイトを入力ポート８７４を介してモジュール８７０に入力し、１３チャネル〜２４チャネルのＨ１バイト、Ｈ２バイトを入力ポート８７７を介してモジュール８７１に入力し、２５チャネル〜３６チャネルのＨ１バイト、Ｈ２バイトを入力ポート８７８を介してモジュール８７２に入力し、３７チャネル〜４８チャネルのＨ１バイト、Ｈ２バイトを入力ポート８７９を介してモジュール８７３に入力する。
【００３５】
ＳＴＭ−４まで処理することができる能力を持つモジュール８７０〜８７３間は、モジュール８７１の処理結果をモジュール８７０に伝えるための信号線８８２と、モジュール８７１から処理結果を送信したことを意味する割り込み要求を伝えるための信号線８８５と、モジュール８７２の処理結果をモジュール８７０に伝えるための信号線８８１と、モジュール８７２から処理結果を送信したことを意味する割り込み要求を伝えるための信号線８８４と、モジュール８７３の処理結果をモジュール８７０に伝えるための信号線８８０と、モジュール８７３から処理結果を送信したことを意味する割り込み要求を伝えるための信号線８８３と、モジュール８７０での状態判定結果をモジュール８７１〜８７３に伝えるための信号線８７５と、モジュール８７０から状態判定結果を送信したことを意味する割り込み要求を伝えるための信号線８７６によって接続される。
【００３６】
次に、上記構成を有するＡＵポインタ解釈モジュールの動作について図８を参照しながら説明する。尚、図８は、本発明の一実施の形態によるＡＵポインタ解釈モジュールの構成を示したブロック図であり、ＳＴＭ−４（１チャネル〜１２チャネル）まで処理することができる能力を持つモジュール８７０を４個使用して、ＳＴＭ−１６（１チャネル〜４８チャネル）が処理することができるＡＵポインタ解釈機能を実現する例である。
【００３７】
本発明によるＳＴＭ−１６対応ＡＵポインタ解釈モジュールは、ＡＵポインタ解釈処理を開始する前に、モジュール８７０〜８７３の各々のプログラムメモリ８２４と、データメモリ８４２に各々のモジュール８７０〜８７３の処理に応じたデータを書き込む。
【００３８】
プログラムメモリ８２４には、ＣＰＵ８２１が実行するプログラムを書き込む。詳細は後述するが、モジュール８７０に書き込むプログラムと、モジュール８７１〜８７３に書き込むプログラムの２種類のプログラムが存在する。
【００３９】
モジュール８７１〜８７３用プログラムには、各々で単独に処理可能な処理が記述される。すなわち、モジュール８７１〜８７３の各々に入力されたチャネル番号に対するＳＴＳ−１〜ＳＴＳ−１２Ｃまでの状態遷移判定処理と、ＳＴＳ−４８Ｃに関する状態遷移判定において同じく入力されたチャネル番号のＨ１バイト、Ｈ２バイトのみで実行可能な前処理的な処理である。
【００４０】
モジュール８７０用プログラムは、モジュール８７１〜８７３の処理内容に加え、ＳＴＳ−４８Ｃに関する状態判定を決定するための処理が加えられる。すなわち、モジュール８７１〜８７３及びモジュール８７０自身が処理したＳＴＳ−４８Ｃに関する状態遷移判定の前処理結果をもとに状態遷移の判定を行う処理である。データメモリ８４２には、各種の設定情報を書き込んでおく。
【００４１】
ＡＵポインタ解釈処理が開始されると、入力ポート８７４には１チャネル〜１２チャネルのＨ１バイト、Ｈ２バイトが入力され、入力ポート８７７には１３チャネル〜２４チャネルのＨ１バイト、Ｈ２バイトが入力され、入力ポート８７８には２５チャネル〜３６チャネルのＨ１バイト、Ｈ２バイトが入力され、入力ポート８７９には３７チャネル〜４８チャネルのＨ１バイト、Ｈ２バイトが入力される。ＳＴＭ−Ｎ（Ｎは１、４、１６、６４、・・・・・）フレームは、１秒間に８０００フレーム到着するため、モジュール８７０〜８７３は、１２５μ秒迄に入力されたＨ１バイト、Ｈ２バイトの処理を完了させなければならない。
【００４２】
到着したＨ１バイト、Ｈ２バイトは、入力ポート８０１を介してＨ１Ｈ２デコーダに入力される。Ｈ１Ｈ２デコーダ８１０内には、状態遷移判定処理において使用される評価式の真偽を判定する論理回路が存在し、Ｈ１バイト、Ｈ２バイトが入力されると直ちに評価式の真偽を判定する。ここで言う評価式とは、例えば、「Ｈ１バイトの全ビットが‘０’か否か」であるとか、「Ｈ１バイトの１〜４ビット目が“１００１”であるか否か」といったようなもので、これらは状態遷移の判定条件そのものであったり、状態遷移条件の一部であったりする。
【００４３】
評価式の真偽判定結果は、信号線８１１を介してＣＰＵ８２１が参照可能なメモリ上に書き込まれる。Ｈ１Ｈ２デコーダ８１０は、真偽判定結果をメモリ８０８に書き込むと、デコード完了割り込みリクエスト８９１を割り込みコントローラ８４０に出力する。割り込みコントローラ８４０は、デコード完了割り込みリクエスト８９１を受け取ると、直ちにＣＰＵ８２１に通知する。
【００４４】
ＣＰＵ８２１は、デコード完了割り込みリクエスト８９１を受け取ると、デコード完了割り込み処理プログラムの実行を開始する。ＳＴＳ−１からＳＴＳ−１２Ｃまでの状態遷移判定は、各々のモジュール８７０〜８７３にて評価式を評価する。但し、この段階では、まだＳＴＳ−４８Ｃにかかわる遷移条件の評価が終了していないため、どの状態に遷移するか、または同状態に留まるかは確定しない。この点について、図６を用いて説明する。仮に現在ＳＴＳ−３Ｃ状態のパスに対してパス帯域遷移処理を行う場合には、同図において、ＳＴＳ−１への遷移６０２、ＳＴＳ−１２Ｃへの遷移６０３の評価式の評価は、自モジュールに入力されたＨ１バイト、Ｈ２バイトだけで判定することができるが、ＳＴＳ−４８Ｃ６０４への遷移に関しては、全チャネル（４８チャネル）のＨ１バイト、Ｈ２バイトを評価しないと判断することができない。
【００４５】
ＳＴＳ−４８Ｃにかかわる遷移条件を評価するには、まず、モジュール８７０〜８７３各々が入力されるＨ１バイト、Ｈ２バイトに関してＳＴＳ−４８Ｃにかかわる評価式を評価する。モジュール８７１が評価式の評価を完了すると、モジュール８７１内のＣＰＵ８２１は、モジュール８７１内のローカルバス８４４を介してモジュール８７１内の８１２に評価結果を書き込む。次に、モジュール８７１内のＣＰＵ８２１は、モジュール８７１内のローカルバス８４４を介してモジュール８７１内の割り込みリクエスト８１７に割り込み要求を書き込む。
【００４６】
モジュール８７１内のメモリ８１２に書き込まれたデータは、モジュール８７１内の出力ポート８０２に出力される。本データは、通信路８８２を介してモジュール８７０に送られる。モジュール８７０に送られたデータは、入力ポート８４７を介してメモリ８２８に書き込まれる。
【００４７】
次に、モジュール８７１内のＣＰＵ８２１は、評価結果をモジュール８７０に送信したことを伝える割り込みリクエスト情報をモジュール８７１内のメモリ８１７に書き込む。      
【００４８】
モジュール８７１内のメモリ８１７に書き込まれた割り込みリクエストは、モジュール８７１内の出力ポート８０５に出力される。本データは、通信路８８５を介してモジュール８７０に送られる。モジュール８７０に送られたデータは、入力ポート８５９を介して割り込みコントローラ８４０に通知される。
【００４９】
上述したモジュール８７１と同じ方法で、モジュール８７２、８７３に関してもＳＴＳ−４８Ｃにかかわる遷移条件の評価式評価結果が各々モジュール８７０内のメモリ８２７、８２６に送られ、割り込みリクエストが通信路８８４、８８３を介してモジュール８７０内の割り込みコントローラ８４０に通知される。
【００５０】
割り込みコントローラ８４０は、３モジュール８７１〜８７３の評価式評価結果がメモリ８２６〜８２８に到着したことを信号線８４１を介してＣＰＵ８２１に通知する。ＣＰＵ８２１は、メモリ８２６〜８２８の情報と、モジュール８７０内のデータメモリ８４２に格納されているモジュール８７０自身で同様な評価式を評価した結果をもとに、ＳＴＳ−４８Ｃにかかわる状態遷移の判定を行う。この処理に関して図６を用いて補足する。上述のＳＴＳ−４８Ｃにかかわる状態遷移の判定とは、仮に現在ＳＴＳ−１２Ｃ状態のパスに対してパス帯域遷移処理を行う場合には、遷移条件６０５の判定を示している。
【００５１】
ＳＴＳ−４８Ｃにかかわる状態遷移判定の結果をモジュール８７１〜８７３にも伝えるため、モジュール８７０内のＣＰＵ８２１は、判定結果をローカルバス８４４を介してメモリ８１２に書き込む。書き込まれたデータは、出力ポート８０２、８７５を介してモジュール８７１〜８７３内の入力ポート８４８を介してメモリ８２９に書き込まれる。
【００５２】
また、モジュール８７０は、ＳＴＳ−４８Ｃにかかわる状態判定結果を送信したことをモジュール８７１〜８７３に対して伝えるため、割り込みリクエストを送信する。モジュール８７０内のＣＰＵ８２１は、ローカルバス８４４を介してメモリ８１７に割り込みリクエストを書き込む。割り込みリクエストは、出力ポート８０５、８７６を介してモジュール８７１〜８７３内の入力ポート８６０を介して割り込みコントローラ８４０に伝えられる。モジュール８７１〜８７３内のＣＰＵ８２１は、本割り込み処理が起動されると、メモリ８２９に書き込まれている判定結果を読み出した時にモジュール内の状態を更新する。
【００５３】
以上のようにして、本発明にかかるＡＵポインタ解釈モジュールは、モジュール８７０〜８７３内部の回路構成を一切変更することなく、広帯域データ用のＡＵポインタ解釈機能を実現することができる。
【図面の簡単な説明】
【００５４】
【図１】Ｓｏｎｅｔ／ＳＤＨ伝送方式におけるフレームフォーマットを示す図である。
【図２】Ｓｏｎｅｔ／ＳＤＨ伝送方式におけるフレームフォーマットを示す図である。
【図３】ＳＴＭ−１６におけるパスの構成を５例示す図である。
【図４】ＳＴＭ−４におけるパス帯域遷移処理の状態遷移図である。
【図５】警報状態遷移処理の状態遷移図である。
【図６】ＳＴＭ−１６におけるパス帯域遷移処理の状態遷移図である。
【図７】ＳＴＭ−４対応ＡＵポインタ解釈モジュールの概略構成図である。
【図８】ＳＴＭ−１６対応ＡＵポインタ解釈モジュールの詳細構成図である。
【図９】ＳＴＭ−１６対応ＡＵポインタ解釈モジュールの概略構成図である。
【符号の説明】
【００５５】
１０１  ＳＴＭ−Ｎフレーム全体
１０２  ＳＴＭ−Ｎフレーム（ペイロード部）
１０３  ＳＴＭ−Ｎフレーム（セクションオーバーヘッド部  １Ｒｏｗ〜３Ｒｏｗ）
１０４  ＳＴＭ−Ｎフレーム（セクションオーバーヘッド部  １Ｒｏｗ〜３Ｒｏｗ）
１０５  ＳＴＭ−Ｎフレーム（セクションオーバーヘッド部  ４Ｒｏｗ）  （ＡＵポインタ）
１０６  ＳＴＳ−１フレーム（チャネル１）
１０７  ＳＴＳ−１フレーム（チャネル２）
１０８  ＳＴＳ−１フレーム（チャネル３）
１０９  ＳＴＳ−１フレーム（チャネル３×Ｎ−２）
１１０  ＳＴＳ−１フレーム（チャネル３×Ｎ−１）
１１１  ＳＴＳ−１フレーム（チャネル３×Ｎ）
３０１  ＳＴＭ&shy;−１６パス構成例．１（全チャネルＳＴＳ−１時）
３０２  ＳＴＭ&shy;−１６パス構成例．２（全チャネルＳＴＳ−３Ｃ時）
３０３  ＳＴＭ&shy;−１６パス構成例．３（全チャネルＳＴＳ−１２Ｃ時）
３０４  ＳＴＭ&shy;−１６パス構成例．４（ＳＴＳ−４８Ｃ時）
３０５  ＳＴＭ&shy;−１６パス構成例．５（異なるパスサイズ混在時）
４０１  ＳＴＳ−１からＳＴＳ−３Ｃへの遷移
４０２  ＳＴＳ−３ＣからＳＴＳ−１への遷移
４０３  ＳＴＳ−３ＣからＳＴＳ−１２Ｃへの遷移
４０４  ＳＴＳ−１２ＣからＳＴＳ−１への遷移
４０５  ＳＴＳ−１からＳＴＳ−１２Ｃへの遷移
５０１  ＮＯＲＭＡＬからＡＩＳへの遷移
５０２  ＡＩＳからＮＯＲＭＡＬへの遷移
５０３  ＡＩＳからＬＯＰへの遷移
５０４  ＬＯＰからＡＩＳへの遷移
５０５  ＮＯＲＭＡＬからＬＯＰへの遷移
５０６  ＬＯＰからＮＯＲＭＡＬへの遷移
６０１  ＳＴＳ−１からＳＴＳ−３Ｃへの遷移
６０２  ＳＴＳ−３ＣからＳＴＳ−１への遷移
６０３  ＳＴＳ−３ＣからＳＴＳ−１２Ｃへの遷移
６０４  ＳＴＳ−３ＣからＳＴＳ−４８Ｃへの遷移
６０５  ＳＴＳ−１２ＣからＳＴＳ−４８Ｃへの遷移
６０６  ＳＴＳ−１２ＣからＳＴＳ−１への遷移
６０７  ＳＴＳ−１からＳＴＳ−１２Ｃへの遷移
６０８  ＳＴＳ−４８ＣからＳＴＳ−１への遷移
６０９  ＳＴＳ−１からＳＴＳ−４８Ｃへの遷移
７０１  ＳＴＭ−４対応ＡＵポインタ解釈モジュール
７０２  Ｈ１バイト、Ｈ２バイト入力ポート
７０３  状態判定結果出力ポート
８０１  Ｈ１バイト、Ｈ２バイト入力ポート
８０２〜８０４  モジュール通信出力ポート（データ）
８０５〜８０７  モジュール通信出力ポート（割り込みリクエスト）
８０８  Ｈ１バイト、Ｈ２バイト評価式評価結果格納メモリ
８０９  Ｈ１バイト、Ｈ２バイト評価式評価結果出力信号線（ローカルバス出力）
８１０  Ｈ１バイト、Ｈ２バイト評価式評価部
８１１  Ｈ１バイト、Ｈ２バイト評価式評価結果出力信号線（メモリ出力）
８１２〜８１４  モジュール通信情報格納メモリ（出力データ）
８１５  モジュール通信情報格納メモリへの信号線（出力データ）
８１６  モジュール通信情報格納メモリ（出力データ）
８１７〜８２０  モジュール通信情報格納メモリ（割り込みリクエスト出力）
８２１  ＣＰＵ
８２２  ＣＰＵへの信号線（ローカルバス）
８２３  ＣＰＵへの信号線（プログラム）
８２４  プログラムメモリ
８２５〜８３７  モジュール通信情報格納メモリ（入力データ）
８３９  モジュール通信情報格納メモリへの信号線（割り込み出力）
８４０  割り込みコントローラ
８４１  割り込み通知用信号線
８４２  データメモリ
８４３  データメモリへの信号線（ローカルバス）
８４４  ローカルバス
８４５〜８５６  モジュール通信入力ポート（データ）
８５７〜８６８  モジュール通信入力ポート（割り込みリクエスト）
８６９  プログラムメモリ書き込みポート
８７０〜８７３  ＡＵポインタ解釈モジュール
８７４  Ｈ１バイト、Ｈ２バイト入力ポート（チャネル１〜チャネル１２）
８７５  ＡＵポインタ解釈モジュール間通信路（マスタからスレーブ方向へのデータ）
８７６  ＡＵポインタ解釈モジュール間通信路（マスタからスレーブ方向への割り込みリクエスト）
８７７  Ｈ１バイト、Ｈ２バイト入力ポート（チャネル１３〜チャネル２４）
８７８  Ｈ１バイト、Ｈ２バイト入力ポート（チャネル２５〜チャネル３６）
８７９  Ｈ１バイト、Ｈ２バイト入力ポート（チャネル３７〜チャネル４８）
８８０〜８８２  ＡＵポインタ解釈モジュール間通信路
（スレーブからマスタ方向へのデータ）
８８３〜８８５  ＡＵポインタ解釈モジュール間通信路
（スレーブからマスタ方向への割り込みリクエスト）
８８６  状態遷移判定結果出力ポート（チャネル１〜チャネル１２）
８８７  状態遷移判定結果出力ポート（チャネル１３〜チャネル２４）
８８８  状態遷移判定結果出力ポート（チャネル２５〜チャネル３６）
８８９  状態遷移判定結果出力ポート（チャネル３７〜チャネル４８）
８９０  状態遷移判定結果出力ポート
８９１  デコード完了割り込みリクエスト
９０１  ＳＴＭ−１６対応ＡＵポインタ解釈モジュール（マスタ）
９０２  ＳＴＭ−１６対応ＡＵポインタ解釈モジュール（スレーブ）
９０３  ＳＴＭ−１６対応ＡＵポインタ解釈モジュール（スレーブ）
９０４  ＳＴＭ−１６対応ＡＵポインタ解釈モジュール（スレーブ）
９０５  Ｈ１バイト、Ｈ２バイト入力ポート（チャネル１〜チャネル４８）
９０６  Ｈ１バイト、Ｈ２バイト入力ポート（チャネル１〜チャネル１２）
９０７  Ｈ１バイト、Ｈ２バイト入力ポート（チャネル１３〜チャネル２４）
９０８  Ｈ１バイト、Ｈ２バイト入力ポート（チャネル１３〜チャネル２４）
９０９  Ｈ１バイト、Ｈ２バイト入力ポート（チャネル３７〜チャネル４８）
９１１  状態判定結果出力ポート（チャネル１〜チャネル１２）
９１２  状態判定結果出力ポート（チャネル１３〜チャネル２４）
９１３  状態判定結果出力ポート（チャネル１３〜チャネル２４）
９１４  状態判定結果出力ポート（チャネル３７〜チャネル４８）
９１５  モジュール間通信路（スレーブからマスタ）
９１６  モジュール間通信路（スレーブからマスタ）
９１７  モジュール間通信路（スレーブからマスタ）
９１８  モジュール間通信路（マスタからスレーブ）
【図１】
2005260815.tif 000003
【図２】
2005260815.tif 000004
【図３】
2005260815.tif 000005
【図４】
2005260815.tif 000006
【図５】
2005260815.tif 000007
【図６】
2005260815.tif 000008
【図７】
2005260815.tif 000009
【図８】
2005260815.tif 000010
【図９】
2005260815.tif 000011