(57)【要約】      （修正有）【課題】製造工程を単純化するインプレーンスイッチング方式液晶表示装置及びその製造方法を提供する。【解決手段】基板上にデータライン及び光遮断膜を形成する段階と、前記基板上に多結晶シリコン薄膜を形成する段階と、前記多結晶シリコン薄膜をパターニングして画素電極ライン及びアクティブ領域を形成する段階と、前記基板上に第１絶縁膜を形成する段階と、前記基板上にゲート電極及び共通電極ラインを形成する段階と、前記基板上に第２絶縁膜を形成する段階と、前記データライン及びアクティブ領域の一部を露出させる第１コンタクトホールを形成する段階と、前記露出されたデータラインとアクティブ領域の一部とを連結する連結電極を形成する段階と、を含んでインプレーンスイッチング方式液晶表示装置を製造する。【選択図】図１Ａ
2005037913.tif 000002
【特許請求の範囲】
【請求項１】
基板を提供する段階と、
前記基板上にデータライン及び光遮断膜を形成する段階と、
前記基板上に多結晶シリコン薄膜を形成する段階と、
前記多結晶シリコン薄膜をパターニングして画素電極ライン及びアクティブ領域を形成する段階と、
前記基板上に第１絶縁膜を形成する段階と、
前記基板上にゲート電極及び共通電極ラインを形成する段階と、
前記基板上に第２絶縁膜を形成する段階と、
前記データライン及びアクティブ領域の一部を露出させる第１コンタクトホールを形成する段階と、
前記露出されたデータラインとアクティブ領域の一部とを連結する連結電極を形成する段階と、を含むことを特徴とするインプレーンスイッチング方式液晶表示装置の製造方法。
【請求項２】
前記共通電極ライン及び画素電極ラインは、一部が重畳してストレージキャパシタを形成することを特徴とする請求項１記載のインプレーンスイッチング方式液晶表示装置。
【請求項３】
共通電極ラインの形成時に前記共通電極ラインを延長して少なくとも一つの共通電極を形成する段階と、画素電極ラインの形成時に前記画素電極ラインを延長して少なくとも一つの画素電極を形成する段階と、を更に含むことを特徴とする請求項１記載のインプレーンスイッチング方式液晶表示装置。
【請求項４】
前記共通電極または画素電極は、ジグザグ状であることを特徴とする請求項３記載のインプレーンスイッチング方式液晶表示装置。
【請求項５】
前記アクティブ領域を形成する段階は、前記多結晶シリコン薄膜をパターニングしてアクティブパターンを形成する段階と、前記アクティブパターンの所定領域に不純物を注入してソース/ドレイン領域を形成する段階と、を含むことを特徴とする請求項１記載のインプレーンスイッチング方式液晶表示装置の製造方法。
【請求項６】
第１コンタクトホールの形成時に共通電極ラインを露出させる第２コンタクトホールを形成する段階を更に含むことを特徴とする請求項１記載のインプレーンスイッチング方式液晶表示装置。
【請求項７】
前記第２コンタクトホールを通して共通電極ラインと連結される少なくとも一つの共通電極を形成する段階を更に含むことを特徴とする請求項６記載のインプレーンスイッチング方式液晶表示装置。
【請求項８】
第２コンタクトホールの形成時に画素電極ラインを露出させる第３コンタクトホールを形成する段階を更に含むことを特徴とする請求項６記載のインプレーンスイッチング方式液晶表示装置。
【請求項９】
前記第３コンタクトホールを通して画素電極ラインと連結される少なくとも一つの画素電極を形成する段階を更に含むことを特徴とする請求項８記載のインプレーンスイッチング方式液晶表示装置。
【請求項１０】
前記共通電極または画素電極は、ジグザグ状であることを特徴とする請求項７又は９記載のインプレーンスイッチング方式液晶表示装置。
【請求項１１】
前記共通電極または画素電極は、不透明金属からなることを特徴とする請求項７又は９記載のインプレーンスイッチング方式液晶表示装置。
【請求項１２】
前記共通電極または画素電極は、透明導電性物質からなることを特徴とする請求項７又は９記載のインプレーンスイッチング方式液晶表示装置。
【請求項１３】
第１基板及び第２基板と、
前記第１基板上に縦横に配列されて画素領域を定義するゲートライン及びデータラインと、
前記画素領域に形成されたチャンネル領域を含む多結晶シリコン薄膜トランジスタと、
前記画素領域に形成されて面内横電界を発生する共通電極及び画素電極と、
前記チャンネル領域に光が入射されることを防止する光遮断膜と、
前記第１基板と第２基板との間に形成された液晶層と、を含むことを特徴とするインプレーンスイッチング方式液晶表示装置。
【請求項１４】
前記共通電極または画素電極は、ジグザグ状であることを特徴とする請求項１３記載のインプレーンスイッチング方式液晶表示装置。
【請求項１５】
前記共通電極または画素電極は、不透明金属からなることを特徴とする請求項１３記載のインプレーンスイッチング方式液晶表示装置。
【請求項１６】
前記共通電極または画素電極は、透明導電性物質からなることを特徴とする請求項１３記載のインプレーンスイッチング方式液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インプレーンスイッチング方式液晶表示装置に係るもので、詳しくは、チャンネル層の下部に遮断膜を形成したコプレーナ(coplanar)構造のインプレーンスイッチング方式液晶表示装置及びその製造方法に関するものである。
【背景技術】
【０００２】
最近、情報ディスプレイに対する関心、及び携帯可能な情報媒体を利用しようとする要求が高まることで、既存の表示装置であるブラウン管(Cathode  Ray  Tube;CRT）に代わる軽量の薄膜型平板表示装置(Flat  Panel  Display;FPD)に対する研究及び商業化が重点的に行われている。特に、このような平板表示装置のうち液晶表示装置(Liquid  Crystal  Display;LCD)は、液晶の光学的異方性を利用してイメージを表現する装置であって、解像度、カラー表示及び画質等に優れており、ノートブックやデスクトップモニター等に活発に適用されている。
【０００３】
一般に、液晶表示装置に使用される駆動方式には、ネマティック状の液晶分子を基板に対して垂直方向に駆動させるTN(Twisted  Nematic)方式があるが、前記方式の液晶表示装置は、視野角が９０度程度で狭いという短所がある。これは、液晶分子の屈折率異方性(refractive  anisotropy)に起因することで、基板と水平に配向された液晶分子が、液晶表示パネルに電圧が印加されるときに基板とほぼ垂直方向に配向されるためである。
【０００４】
このため、液晶分子を基板に対して水平方向（横方向）に駆動させて、視野角を１７０度以上に向上したインプレーンスイッチング(In  Plane  Switching;IPS)方式が開発されたが、以下、これを説明する。
【０００５】
図５は一般のインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図で、実際の液晶表示装置では、N個のゲートラインとM個のデータラインとが交差してN×M個の画素が存在するが、説明を簡単にするために、図面には一つの画素のみを示した。
図示したように、アレイ基板１０は、前記基板１０上に縦横に配列されて画素領域を定義するゲートライン１６及びデータライン１７と、それらゲートライン１６とデータライン１７との交差領域に形成されたスイッチング素子である薄膜トランジスタ２０と、から構成される。
【０００６】
前記薄膜トランジスタ２０は、ゲートライン１６に連結されたゲート電極２１と、データライン１７に連結されたソース電極２２と、画素電極１８に連結されたドレイン電極２３と、から構成される。このとき、図示してないが、前記薄膜トランジスタ２０は、ゲート電極２１とソース/ドレイン電極２２、２３とを絶縁するための絶縁膜と、ゲート電極２１に供給されるゲート電圧によりソース電極２２とドレイン電極２３との間に伝導チャンネル(conductive  channel）を形成するアクティブ層であるチャンネル層と、を含んでいる。
【０００７】
一方、前記画素領域内には、面内横電界（in-plane horizontal electric field）を発生するための共通電極８と画素電極１８とが交互に配置されている。前記共通電極８は、ゲートライン１６と平行に配置された共通電極ライン８aから分岐されており、前記画素電極１８は、ドレイン電極２３と電気的に接続されていて、前記共通電極ライン８aと重畳する画素電極ライン１８aから分岐されている。また、前記共通電極ライン８aはゲートライン１６と同一平面上に形成され、画素電極ライン１８aはデータライン１７と同一平面上に形成され、これらの間に絶縁膜が介在されることで、ストレージキャパシタ(storage
capacitor)を構成する。
このように構成される液晶表示装置は、前記薄膜トランジスタ２０のチャンネル層として主に非晶質シリコン(amorphous  silicon)薄膜を使用した。
【０００８】
非晶質シリコン薄膜トランジスタ技術は、１９７９年イギリスのLeComber等によって概念が確立され、１９８６年に３インチ液晶携帯用テレビとして実用化され、最近は、５０インチ以上の大面積の薄膜トランジスタ液晶表示装置が開発された。
然し、前記非晶質シリコン薄膜トランジスタは、キャリア(carrier)である電子の電界効果移動度(field  effect  mobility)が１cm2/Vsecより小さいため、１MHz以上の高速動作を要求するCMOS(Complementary  Metal  Oxide  Semiconductor)などの周辺回路に利用するのには限界がある。
【０００９】
このため、電界効果移動度が前記非晶質シリコン薄膜トランジスタに比べて大きい多結晶シリコン(polycrystalline  silicon)薄膜トランジスタを利用して、ガラス基板上に画素部及び駆動回路部を同時に集積する研究が活発に進行されている。
【００１０】
多結晶シリコン薄膜トランジスタ技術は、１９８２年に液晶カラーテレビが開発された後、キャムコーダなどの小型モジュールに適用しており、非晶質シリコン薄膜トランジスタに比べて低い感光度及び高い電界効果移動度を実現することができ、画素アレイ(pixel  array)及び駆動回路を同一基板に直接製作できるという長所がある。
このような集積化により、従来の駆動集積回路(driver  Integrated  Circuit;  driver  IC)と画素アレイとを連結する追加工程が不要になり、生産性及び信頼性が大きく向上し、前述したように、前記多結晶シリコン薄膜の優秀な特性により、一層小さくて優れた性能の薄膜トランジスタを製作できるという長所がある。
【００１１】
即ち、電界効果移動度の増加は、駆動画素の数を決定する駆動回路部の動作周波数を向上することができ、これによる表示装置の高精細化が容易になり、且つ、画素部の信号電圧の充電時間の減少により伝達信号の歪曲が減少したため、画質向上を期待することができる。
【００１２】
一方、一般に、多結晶シリコン薄膜トランジスタは、コプレーナ構造で形成するが、前記コプレーナ構造は、ゲート電極及びソース/ドレイン電極がアクティブ層を中心に同一層に形成された構造であって、主にアクティブ層が基板の最下層に位置する。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
このようなコプレーナ構造の薄膜トランジスタは、チャンネル層が下部バックライト(backlight)にそのまま露出されるため、前記チャンネル層は、前記バックライトの光源によって電気的及び光学的な影響を受ける。これは、オフ電流、即ち漏洩電流の増加など、素子の特性を低下する結果をもたらし、液晶表示パネルの画像品質を低下するという不都合な点があった。
【００１４】
一方、このような問題点を解決するために、チャンネル層に入射される光を遮断するための光遮断膜を前記チャンネル層の下部に更に介在させる方法があるが、光遮断膜を形成するための追加的な工程を要するなど、製造工程を複雑にするという不都合な点があった。また、このような多結晶シリコン薄膜を利用したコプレーナ構造の薄膜トランジスタは、ねじれ形(staggered)構造に比べて多数のフォトリソグラフィ(photolithography)工程を必要とするため、製造費用が増加するという不都合な点があった。
【００１５】
本発明は、このような従来の課題に鑑みてなされたもので、改善されたコプレーナ構造を利用して薄膜トランジスタを形成することで、製造工程を単純化するインプレーンスイッチング方式液晶表示装置及びその製造方法を提供することを目的とする。
また、データラインの形成時に光遮断膜を共に形成することで、費用が減少し且つ画像品質が向上するインプレーンスイッチング方式液晶表示装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
このような目的を達成するため、既存のコプレーナ構造を改善して、ソース/ドレイン配線を基板の最下層に形成するBBC構造を利用した。このように構成すると、ソース/ドレイン電極とチャンネル層とを電気的に接続するためのコンタクトホールの形成工程、及び画素電極とドレイン電極とを電気的に接続するためのコンタクトホールの形成工程を一つの工程にすることができ、フォトリソグラフィ工程の減少により製造工程及び費用が減少することになる。
また、データラインの形成時に光遮断膜を共に形成することで、製造工程を一層単純化することができる。
【００１７】
即ち、このような目的を達成するため、本発明に係るインプレーンスイッチング方式液晶表示装置の製造方法は、基板を提供する段階と、前記基板上にデータライン及び光遮断膜を形成する段階と、前記基板上に多結晶シリコン薄膜を形成する段階と、前記多結晶シリコン薄膜をパターニングして画素電極ライン及びアクティブ領域を形成する段階と、前記基板上に第１絶縁膜を形成する段階と、前記第１絶縁膜が形成された基板上にゲート電極及び共通電極ラインを形成する段階と、前記基板上に第２絶縁膜を形成する段階と、前記データライン及びアクティブ領域の一部を露出させる第１コンタクトホールを形成する段階と、前記露出されたデータラインとアクティブ領域の一部とを連結する連結電極を形成する段階と、を含む。
前記アクティブ領域を形成する段階は、多結晶シリコン薄膜をパターニングしてアクティブパターンを形成する段階と、前記アクティブパターンの所定領域に不純物を注入してソース/ドレイン領域を形成する段階と、を含んで構成される。
【００１８】
共通電極ラインの形成時に、前記共通電極ラインを延長して少なくとも一つの共通電極を形成する段階と、画素電極ラインの形成時に、前記画素電極ラインを延長して少なくとも一つの画素電極を形成する段階と、を更に含むことができる。
【００１９】
前記第１コンタクトホールの形成時に、共通電極ラインを露出させる第２コンタクトホールを形成する段階と、前記第２コンタクトホールを通して共通電極ラインと連結される少なくとも一つの共通電極を形成する段階と、を更に含むことができる。
【００２０】
また、前記第２コンタクトホールの形成時に、画素電極ラインを露出させる第３コンタクトホールを形成する段階と、前記第３コンタクトホールを通して画素電極ラインと連結される少なくとも一つの画素電極を形成する段階と、を更に含むことができる。
前記共通電極または画素電極は、ジグザグ状に構成することができる。
また、前記共通電極または画素電極は、不透明金属または透明導電性物質により形成される。
【００２１】
また、本発明に係るインプレーンスイッチング方式液晶表示装置は、第１基板及び第２基板と、前記第１基板上に縦横に配列されて画素領域を定義するゲートライン及びデータラインと、前記画素領域に形成されたチャンネル領域を含む多結晶シリコン薄膜トランジスタと、前記画素領域に形成されて面内横電界を発生する共通電極及び画素電極と、前記チャンネル領域に光が入射されることを防止する光遮断膜と、前記第１基板と第２基板との間に形成された液晶層と、を含んでいる。
【発明の効果】
【００２２】
本発明に係るインプレーンスイッチング方式液晶表示装置及びその製造方法は、改善されたコプレーナ構造を利用して薄膜トランジスタを形成することで、製造工程を単純化できるという効果がある。
また、データラインの形成時に光遮断膜を共に形成することで、費用が減少し且つ画像品質が向上できるという効果がある。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態に対し、図面に基づいて説明する。
図１Ａは本発明の第１実施形態に係るインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図で、実際の液晶表示装置では、N個のゲートラインとM個のデータラインとが交差してN×M個の画素が存在するが、説明を簡単にするために、図面には一つの画素のみを示した。
図示したように、アレイ基板１１０は、前記基板１１０上に縦横に配列されて画素領域を定義するゲートライン１１６及びデータライン１１７と、それらゲートライン１１６とデータライン１１７との交差領域に形成されたスイッチング素子である薄膜トランジスタ１２０と、から構成される。
【００２４】
前記薄膜トランジスタ１２０は、ゲートライン１１６に連結されたゲート電極１２１と、データライン１１７に連結されたソース領域１２２aと、画素電極１１８に連結されたドレイン領域１２３aと、から構成される。特に、前記ソース領域１２２aは、第１コンタクトホール１７０a、１７０bに形成された連結電極１２８を通してデータライン１１７と電気的に接続されている。図面には示してないが、前記薄膜トランジスタ１２０は、ゲート電極１２１とソース/ドレイン領域１２２a、１２３aとを絶縁するための第１絶縁膜と、ゲート電極１２１に供給されるゲート電圧によりソース領域１２２aとドレイン領域１２３aとの間に伝導チャンネルを形成するチャンネル領域と、を含んでいる。
【００２５】
前記画素領域内には、面内横電界を発生するための少なくとも一対の共通電極１０８と画素電極１１８とが交互に配置されている。このとき、前記共通電極１０８は、画素領域の外郭に配置されているが、これは、データライン１１７に印加された信号が画素電極１１８に及ぼす影響を効果的に遮断するためである。
【００２６】
第１実施形態では、共通電極１０８及び画素電極１１８を、インジウム-スズ-酸化物(Indium-Tin-Oxide;ITO)またはインジウム-亜鉛-酸化物(Indium-Zinc-Oxide;IZO)のような透明な導電性物質を利用して、基板１１０の最上層に形成した。
前記共通電極１０８は、ゲートライン１１６と平行に配置された共通電極ライン１０８aと少なくとも一つの第２コンタクトホール１７１を通して電気的に接続されており、前記画素電極１１８は、ドレイン領域１２３aと連結されて、前記共通電極ライン１０８aと重畳する画素電極ライン１１８aと少なくとも一つの第３コンタクトホール１７２を通して電気的に接続されている。また、前記共通電極ライン１０８aはゲートライン１１６と同一平面上に形成され、画素電極ライン１１８aはデータ領域１２３aと同一平面上に形成され、これらの間に第１絶縁膜が介在されることで、ストレージキャパシタを構成する。
【００２７】
第１実施形態では、共通電極１０８及び画素電極１１８をストライプ状に示したが、前記共通電極１０８及び画素電極１０８はジグザグ状にも使用することができ、ゲートライン１１６及びデータライン１１７もジグザグ状に構成することができる。このように、共通電極１０８及び画素電極１１８がジグザグ状に構成されると、一つの画素に位置する液晶分子が全て一方向に配列されずに互いに異なる方向に配列されて、マルチドメイン(multi  domain)を誘導する。即ち、マルチドメイン構造により、液晶分子の複屈折(birefringence)特性による異常光を互いに相殺させるため、カラーシフト(color  shift)現象を最小化できるという長所がある。
このとき、前記薄膜トランジスタ１２０のチャンネル層に下部バックライトの光が入射されることを防止するための光遮断膜１６０は、前記チャンネル層の下部に形成されている。
【００２８】
図１Ｂは図１Ａに示したインプレーンスイッチング方式液晶表示装置のII-II'線断面図である。
図示したように、アレイ基板１１０上には、データライン１１７及び光遮断膜１６０が形成されており、それらデータライン１１７及び光遮断膜１６０が形成された基板１１０上には、バッファ膜１１４、多結晶シリコン薄膜１４０b及び第１絶縁膜１１５aが順次形成されている。
【００２９】
画素部に該当する多結晶シリコン薄膜１４０b上にはゲート電極１２１が形成され、前記多結晶シリコン薄膜１４０bに形成されたソース/ドレイン領域１２２a、１２３aと共に薄膜トランジスタを形成する。また、ストレージキャパシタ部に該当する多結晶シリコン薄膜１４０b上には共通電極ライン１０８aが形成され、前記多結晶シリコン薄膜１４０bと共にストレージキャパシタを構成する。
【００３０】
前記ゲート電極１２１及び共通電極ライン１０８aが形成された基板１１０上には、第２絶縁膜１１５b及び有機絶縁膜である第３絶縁膜１１５cが順次積層されている。このとき、前記第２絶縁膜１１５b及び第３絶縁膜１１５cには、第１コンタクトホール１７０a、１７０b及び第２コンタクトホール１７１が形成されており、前記第１コンタクトホール１７０a、１７０bに形成された連結電極１２８を通してデータライン１１７とソース領域１２２aとが電気的に接続され、第２コンタクトホール１７１を通して共通電極ライン１０８aと共通電極１０８とが電気的に接続される。
【００３１】
図２Ａ〜Ｈは図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を順次示した例示図で、特にチャンネル層として多結晶シリコン薄膜を利用したBBC構造の液晶表示装置の製造方法を示している。
まず、図２Ａに示したように、ガラスのような透明な絶縁物質からなる基板１１０上に、データライン１１７と共に光遮断膜１６０をフォトリソグラフィ工程により形成する。前記光遮断膜１６０は、コプレーナ構造で液晶表示パネルの下部のバックライトから出た光がチャンネル層に入射されることを遮断するためのもので、不透明な金属物質により形成される。
【００３２】
第１実施形態のように、前記光遮断膜１６０をデータライン１１７の形成時に共に形成すると、追加的なフォトリソグラフィ工程が不要になり、製造工程を単純化することができる。また、前記光遮断膜１６０をデータライン１１７と同一物質で形成すると、費用を節減することができる。
前記光遮断膜１６０及びデータライン１１７は、二重の導電膜により形成することができ、このとき、第１導電膜は、液晶表示装置の迅速な信号伝達のために低抵抗金属物質により形成し、第２導電膜は、通常の金属導電物質により形成することができる。
【００３３】
次に、図２Ｂに示したように、前記光遮断膜１６０及びデータライン１１７が形成された基板１１０の全面にバッファ膜１１４を所定の厚さ(〜５０００Å)に蒸着した後、非晶質シリコン薄膜１４０aを所定の厚さ(〜５００Å)に蒸着する。前記バッファ膜１１４は、ガラス基板１１０から出るNaなどの不純物が結晶化するとき、前記非晶質シリコン薄膜１４０aに浸透することを遮断する役割をし、主にシリコン酸化膜(SiO２)により形成する。
【００３４】
一般に、非晶質シリコン薄膜１４０aは、種々の方法により蒸着することができ、前記非晶質シリコン薄膜を蒸着する代表的な方法としては、低圧化学気相蒸着(Low  Pressure  Chemical  Vapor  Deposition;LPCVD)方法と、プラズマ化学気相蒸着(Plasma  Enhanced  Chemical  Vapor  Deposition;PECVD)方法とがある。
その後、前記非晶質シリコン薄膜１４０a内に存在する水素原子を除去するための脱水素化(dehydrogenation)工程を４３０℃で２時間の間施した後、結晶化を行う。第１実施形態では、結晶化方法としてレーザアニーリング方法を利用したが、結晶化特性に優れた他の結晶化方法を利用することもできる。
【００３５】
このように結晶化された多結晶シリコン薄膜１４０bは、図１Ｃに示したように、フォトリソグラフィ工程によりパターニングされる。
次いで、図２Ｄに示したように、ストレージ電極として使用する領域を除いた部分をフォトレジスト１５０により覆った後、不純物を注入してストレージキャパシタ部を形成する。第１実施形態では、５族の不純物を使用してPタイプの薄膜トランジスタを形成したが、３族の不純物を使用してNタイプの薄膜トランジスタを形成することもできる。
【００３６】
図２Ｅはゲート電極及び共通電極ラインを形成する段階で、図示したように、第１絶縁膜１１５aであるゲート絶縁膜としてシリコン酸化膜及びMo/AlNd二重金属膜を連続して蒸着する。次いで、フォトリソグラフィ工程によりゲート電極１２１及びストレージ電極である共通電極ライン１０８aを形成する。
【００３７】
次に、図２Ｆに示したように、前記ゲート電極１２１をマスクに使用してソース領域１２２a及びドレイン領域１２３aを形成するためのイオン注入を行う。その後、保護膜として第２絶縁膜１１５b及び有機絶縁膜である第３絶縁膜１１５cを連続的に蒸着する。
【００３８】
次いで、図２Ｇに示したように、データライン１１７とソース領域１２２aとを電気的に接続するための第１コンタクトホール１７０a、１７０b、及び共通電極ライン１０８aと共通電極とを電気的に接続するための第２コンタクトホール１７１を形成する。
【００３９】
次に、図２Ｈに示したように、前記第１コンタクトホール１７０a、１７０bには、データライン１１７とソース領域１２２aとを電気的に接続するための連結電極１２８を形成し、第２コンタクトホール１７１には、共通電極１０８をインジウム-スズ-酸化物のような透明導電性物質を使用して形成する。
【００４０】
第１実施形態では、Pタイプの画素部の薄膜トランジスタを製造する方法を示しているが、Nタイプの薄膜トランジスタを製造する方法もこれと同一で、イオン注入工程のみに差がある。また、駆動回路部の薄膜トランジスタも同じ方法により製造することができる。
また、第１実施形態のように、ソース/ドレイン配線を基板の最下層に形成するとき、光遮断膜を共に形成することで製造工程を単純化し、よって、費用を節減して画像品質を向上することができる。
【００４１】
然し、第１実施形態は、共通電極と共通電極ライン、及び画素電極と画素電極ラインとを電気的に接続させるためにコンタクトホールの形成という追加的な工程が必要であるため、コンタクト不良の問題などが発生するが、以下、これを改善した実施形態を説明する。
【００４２】
図３は本発明の第２実施形態に係るインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図で、画素電極を多結晶シリコン薄膜により形成し、前記画素電極と画素電極ラインとを電気的に接続させる第３コンタクトホールのない構造を示している。
前記第２実施形態は、図１に示した第１実施形態のインプレーンスイッチング方式液晶表示装置とは、画素電極の形成方法のみを除いては同じ構成となっている。
【００４３】
図示したように、アレイ基板２１０は、前記基板２１０上に縦横に配列されて画素領域を定義するゲートライン２１６及びデータライン２１７と、それらゲートライン２１６とデータライン２１７との交差領域に形成されたスイッチング素子である薄膜トランジスタ２２０と、から構成される。
このとき、前記薄膜トランジスタ２２０のチャンネル層(図示せず)に下部バックライトの光が入射されることを防止するための光遮断膜２６０は、前記チャンネル層の下部に形成されている。
【００４４】
前記画素領域内には、面内横電界を発生するための少なくとも一対の共通電極２０８と画素電極２１８とが交互に配置されている。前記共通電極２０８は、ゲートライン２１６と平行に配置された共通電極ライン２０８aと少なくとも一つの第２コンタクトホール２７１を通して電気的に接続されており、前記画素電極２１８は、ドレイン領域２２３aと連結されて、前記共通電極ライン２０８aと重畳する画素電極ライン２１８aを延長して形成されている。即ち、前記画素電極２１８は、画素電極ライン２１８aと同様に多結晶シリコン薄膜により形成し、第１実施形態のような前記画素電極ライン２１８aと電気的に接続するための第３コンタクトホールの形成が不要になる。その結果、一つの画素当たりのコンタクトホールを一つずつ減らすことができ、コンタクト不良を減少することができる。
【００４５】
また、前記共通電極ライン２０８aはゲートライン２１６と同一平面上に形成され、画素電極ライン２１８aはデータ領域２２３aと同一平面上に形成され、それらの間に第１絶縁膜が介在されることで、ストレージキャパシタを構成する。
【００４６】
図４は本発明の第３実施形態に係るインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図である。
前記第３実施形態は、図１に示した第１実施形態の液晶表示装置とは、画素電極及び共通電極の形成方法のみを除いては同じ構成となっている。
特に、画素電極を多結晶シリコン薄膜により形成し、共通電極を共通電極ラインの形成時に共に形成して、第１実施形態のような第２コンタクトホール及び第３コンタクトホールが不要になった構造である。
【００４７】
図示したように、アレイ基板３１０は、前記基板３１０上に縦横に配列されて画素領域を定義するゲートライン３１６及びデータライン３１７と、それらゲートライン３１６とデータライン３１７との交差領域に形成されたスイッチング素子である薄膜トランジスタ３２０と、から構成される。
このとき、前記薄膜トランジスタ３２０のチャンネル層(図示せず)に下部バックライトの光が入射されることを防止するための光遮断膜３６０は、前記チャンネル層の下部に形成されている。
【００４８】
前記画素領域内には、面内横電界を発生するための少なくとも一対の共通電極３０８と画素電極３１８とが交互に配置されている。前記共通電極３０８は、ゲートライン３１６と平行に配置された共通電極ライン３０８aを延長して形成されており、前記画素電極３１８は、ドレイン領域３２３aと連結されて、前記共通電極ライン３０８aと重畳する画素電極ライン３１８aを延長して形成されている。即ち、前記画素電極３１８は、画素電極ライン３１８aと同様に、多結晶シリコン薄膜により形成し、第１実施形態のような前記画素電極ライン３１８aと電気的に接続するための第３コンタクトホールの形成が不要になり、前記共通電極３０８は、共通電極ライン３０８aと電気的に接続するための第２コンタクトホールの形成が不要になる。その結果、前記第２コンタクトホール及び第３コンタクトホールの形成によるコンタクト不良の問題を防止することができ、収率を向上するとともに、製造工程を単純化することができる。
【００４９】
また、前記共通電極ライン３０８aはゲートライン３１６と同一平面上に形成され、画素電極ライン３１８aはデータ領域２２３aと同一平面上に形成され、これらの間に第１絶縁膜が介在されることで、ストレージキャパシタを構成する。
【００５０】
以上の説明には種々の事項が具体的に記載されているが、これは発明の範囲を限定するものでなく、好ましい実施形態の例示として解析すべきである。従って、本発明は、説明された実施形態によって定められるものでなく、特許請求の範囲及び特許請求の範囲と均等なものによって定められるべきである。
【図面の簡単な説明】
【００５１】
【図１Ａ】本発明の第１実施形態に係るインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図である。
【図１Ｂ】図１Ａに示したインプレーンスイッチング方式液晶表示装置のII-II'線断面図である。
【図２Ａ】図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。
【図２Ｂ】図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。
【図２Ｃ】図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。
【図２Ｄ】図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。
【図２Ｅ】図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。
【図２Ｆ】図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。
【図２Ｇ】図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。
【図２Ｈ】図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。
【図３】本発明の第２実施形態に係るインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図である。
【図４】本発明の第３実施形態に係るインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図である。
【図５】一般のインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図である。
【符号の説明】
【００５２】
１０８：共通電極
１１０：アレイ基板
１１６：ゲートライン
１１７：データライン
１１８：画素電極
１２０：薄膜トランジスタ
１２１：ゲート電極
１２２a：ソース領域
１２３a：ドレイン領域
１２８：連結電極
１６０：光遮断膜
１７０a、１７０b：第１コンタクトホール
１７１：第２コンタクトホール
１７２：第３コンタクトホール
【図１Ａ】
2005037913.tif 000003
【図１Ｂ】
2005037913.tif 000004
【図２Ａ】
2005037913.tif 000005
【図２Ｂ】
2005037913.tif 000006
【図２Ｃ】
2005037913.tif 000007
【図２Ｄ】
2005037913.tif 000008
【図２Ｅ】
2005037913.tif 000009
【図２Ｆ】
2005037913.tif 000010
【図２Ｇ】
2005037913.tif 000011
【図２Ｈ】
2005037913.tif 000012
【図３】
2005037913.tif 000013
【図４】
2005037913.tif 000014
【図５】
2005037913.tif 000015