(57)【要約】  【課題】  一般に、Ｄ／Ａコンバータは、使用条件に汎用性をもたせるため、ＬＳＩ外部より、出力負荷用抵抗器，電流値設定用抵抗器を接続し、さらに電流値設定用リファレンス電圧を入力する構成となっている。  そして、ウエハ状態でバーンイン試験（ウエハ・レベル・バーンイン試験）を実施する場合には、半導体チップ上のパッド間隔が狭い等の制約により、ウエハに抵抗器や配線を接続するスペースを確保できないことが多く、Ｄ／Ａコンバータのウエハ・レベル・バーンイン試験の実施が困難なものになっていた。  【解決手段】  本発明のＤ／Ａコンバータは、ウエハ・レベル・バーンイン試験用に、出力負荷抵抗を半導体プロセスで形成可能な抵抗素子とスイッチで構成し、Ｄ／Ａコンバータに内蔵したものであり、制御信号により前記スイッチを切り替えて、前記抵抗素子の使用・不使用をコントロールするものである。【選択図】  図１
2005027291.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号をアナログ信号に変換する電流出力型のＤ／Ａコンバータにおいて、
外部からの制御信号入力を受ける制御信号入力端子と、
前記制御入力端子に入力された制御信号に基づいて、アナログ出力ノードとの導通・非導通を切り替える切り替え機構を有する出力負荷素子とを備える、
ことを特徴とするＤ／Ａコンバータ。
【請求項２】
請求項１に記載のＤ／Ａコンバータにおいて、
前記出力負荷素子の切り替え機構は、前記制御入力端子に入力される制御信号に基づいて、通常動作モード時には非導通状態、ウエハ・レベル・バーンインモード時には導通状態となるように、アナログ出力ノードとの導通・非導通の切り替えを行う、
ことを特徴とするＤ／Ａコンバータ。
【請求項３】
請求項１に記載のＤ／Ａコンバータにおいて、
前記出力負荷素子は、第１の抵抗素子と第１のスイッチとからなり、
前記第１のスイッチは、前記制御入力端子に入力される制御信号に基づいて、前記第１の抵抗素子とアナログ出力ノードとの導通・非導通の切り替えを行う、
ことを特徴とするＤ／Ａコンバータ。
【請求項４】
請求項１に記載のＤ／Ａコンバータにおいて、
前記出力負荷素子は、電界効果トランジスタからなり、
前記電界効果トランジスタは、前記制御入力端子に入力される制御信号に基づいて、該電界効果トランジスタとアナログ出力ノードとの導通・非導通の切り替えを行う、
ことを特徴とするＤ／Ａコンバータ。
【請求項５】
請求項４に記載のＤ／Ａコンバータにおいて、
前記電界効果トランジスタは、ＭＯＳトランジスタである、
ことを特徴とするＤ／Ａコンバータ。
【請求項６】
請求項５に記載のＤ／Ａコンバータにおいて、
前記ＭＯＳトランジスタは、ＮチャンネルＭＯＳトランジスタであり、
前記ＮチャンネルＭＯＳトランジスタの、ドレイン端子がアナログ出力端子に接続され、ソース端子がグランド電位に接続され、ゲート端子に前記制御信号が入力される、
ことを特徴とするＤ／Ａコンバータ。
【請求項７】
請求項５に記載のＤ／Ａコンバータにおいて、
前記ＭＯＳトランジスタは、ＰチャンネルＭＯＳトランジスタであり、
前記ＰチャンネルＭＯＳトランジスタの、ドレイン端子がアナログ出力端子に接続され、ソース端子が電源電位に接続され、ゲート端子に前記制御信号が入力される、
ことを特徴とするＤ／Ａコンバータ。
【請求項８】
請求項１に記載のＤ／Ａコンバータにおいて、
ウエハ・レベル・バーンインモード時の出力電流値設定用の第２の抵抗素子と、
ウエハ・レベル・バーンインモード時のリファレンス抵抗接続部と前記第２の抵抗素子との接続切り替えを行う第２のスイッチとをさらに備え、
前記第２スイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス抵抗接続部と前記第２の抵抗素子との導通・非導通の切り替えを行う、
ことを特徴とするＤ／Ａコンバータ。
【請求項９】
請求項１に記載のＤ／Ａコンバータにおいて、
ウエハ・レベル・バーンインモード時の出力電流値設定用のリファレンス電圧発生回路と、
ウエハ・レベル・バーンインモード時のリファレンス電圧印加部と前記リファレンス電圧発生回路との接続切り替えを行う第３のスイッチとをさらに備え、
前記第３スイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス電圧印加部と前記リファレンス電圧発生回路との導通・非導通の切り替えを行う、
ことを特徴とするＤ／Ａコンバータ。
【請求項１０】
デジタル信号をアナログ信号に変換する電流出力型のＤ／Ａコンバータにおいて、
ウエハ・レベル・バーンインモード時の出力電流値設定用の第２の抵抗素子と、
ウエハ・レベル・バーンインモード時のリファレンス抵抗接続部と前記第２の抵抗素子との接続切り替えを行う第２のスイッチと、
外部からの制御信号入力を受ける制御信号入力端子とを備え、
前記第２スイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス抵抗接続部と前記第２の抵抗素子との導通・非導通の切り替えを行う、
ことを特徴とするＤ／Ａコンバータ。
【請求項１１】
デジタル信号をアナログ信号に変換する電流出力型のＤ／Ａコンバータにおいて、
ウエハ・レベル・バーンインモード時の出力電流値設定用のリファレンス電圧発生回路と、
ウエハ・レベル・バーンインモード時のリファレンス電圧印加部と前記リファレンス電圧発生回路との接続切り替えを行う第３のスイッチと、
外部からの制御信号入力を受ける制御信号入力端子とを備え、
前記第３スイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス電圧印加部と前記リファレンス電圧発生回路との導通・非導通の切り替えを行う、
ことを特徴とするＤ／Ａコンバータ。
【請求項１２】
請求項１から請求項１１の何れかに記載のＤ／Ａコンバータを搭載した、
ことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号をアナログ信号に変換するＤ／Ａコンバータに関し、特に、Ｄ／Ａコンバータのウエハ状態でのバーンイン試験を可能にする技術に関するものである。
【背景技術】
【０００２】
近年、安価なＣＭＯＳのメリットを活かすため、デジタル回路とアナログ回路を１チップに混載したシステムＬＳＩが盛んに製造されている。
【０００３】
このようなＬＳＩにおいては、ＬＳＩ外部とのインタフェース部に、アナログ信号をデジタル信号に変換するＡ／Ｄコンバータと、デジタル信号をアナログ信号に変換するＤ／Ａコンバータとが必ずと言ってよいほど使用されている。
【０００４】
特に、映像用途や通信用途のＬＳＩにおいては、高速動作が可能である電流出力型のＤ／Ａコンバータが必要不可欠となっている。一般に、この電流出力型のＤ／Ａコンバータは、使用条件に汎用性をもたせた構成となっている。
【０００５】
具体的には、ＬＳＩの実使用条件に合わせてアナログ出力電流と出力電圧を設定できるように、ＬＳＩ外部より、出力負荷用抵抗器，電流値設定用抵抗器を接続し、さらに電流値設定用リファレンス電圧を入力する構成である。
【０００６】
そして、電流出力型のＤ／Ａコンバータの初期不良をスクリーニングするためには、拡散工程を経て完成したウエハをパッケージに組み立てた状態で、バーンイン試験（以下、パッケージ・バーンインと呼ぶ）を実施していた。
【０００７】
図６は、従来の電流出力型のＤ／Ａコンバータ１００の回路図である。なお、ここでは３ビットのデジタル信号をアナログ信号に変換する場合の例を示している。
【０００８】
図６において、従来の電流出力型のＤ／Ａコンバータ１００は、リファレンス電圧入力端子ＶＲＥＦと、リファレンス抵抗接続端子ＩＲＥＦと、デジタル入力端子ＩＮ１〜ＩＮ３と、電圧発生回路であるバイアス回路１０１と、デコーダ１０２と、電流源トランジスタＩＳ１〜ＩＳ７と、差動スイッチＳＷ１〜ＳＷ７と、アナログ出力端子ＯＵＴとからなる。
【０００９】
リファレンス電圧入力端子ＶＲＥＦは、外部に設けられた電圧源１０３からバイアス回路１０１にリファレンス電圧を与えるためのリファレンス電圧入力端子であり、また、リファレンス抵抗接続端子ＩＲＥＦは、バイアス回路１０１と外部抵抗１０４とを接続するための接続端子である。
【００１０】
バイアス回路１０１は、電圧発生回路であり、リファレンス電圧入力端子ＶＲＥＦに入力された電圧源１０３からの電圧と、リファレンス抵抗接続端子ＩＲＥＦに接続された外部抵抗１０４に応じたバイアス電圧Ｖｂを発生する回路である。
【００１１】
デコーダ１０２は、デジタル入力端子ＩＮ１〜ＩＮ３に入力された３ビットのデジタル信号をデコードして、差動スイッチ制御信号Ｄ１〜Ｄ７を出力するものである。
【００１２】
電流源トランジスタＩＳ１〜ＩＳ７は、電流源トランジスタＩＳ１〜ＩＳ７のゲート端子に印加されたバイアス回路１０１からのバイアス電圧Ｖｂに応じた電流を出力するものである。
【００１３】
差動スイッチＳＷ１〜ＳＷ７は、デコーダ１０２から出力される差動スイッチ制御信号Ｄ１〜Ｄ７に基づいて切り替えが行われるスイッチであり、電流源トランジスタＩＳ１〜ＩＳ７から出力される電流をアナログ出力端子ＯＵＴまたはグランド電源ＶＳＳに出力するものである。
【００１４】
アナログ出力端子ＯＵＴは、デジタル入力信号に応じたアナログの電流を出力するものである。
【００１５】
そして、このように構成されたＤ／Ａコンバータをパッケージ・バーンインする際には、リファレンス電圧入力端子ＶＲＥＦに対して外部の電圧源１０３から所定の出力電圧を入力し、リファレンス抵抗接続端子ＩＲＥＦに所定の抵抗値を有する外部抵抗１０２を接続した上で、アナログ出力端子ＯＵＴに電流−電圧変換を行う所定の抵抗値を有する出力負荷抵抗１０５を接続する必要があった。
【００１６】
即ち、従来のＤ／Ａコンバータに対するパッケージ・バーンインでは、少なくとも、電流出力型のＤ／Ａコンバータの動作に必要な出力負荷用の外付け抵抗の接続、電流値設定用の外付け抵抗の接続、及び電流値設定用リファレンス電圧の外部印加を行う必要があった。
【００１７】
しかしながら、このようなパッケージ・バーンインでは、パッケージとして組み立てた後にバーンイン試験を行う必要があったため、初期不良としてスクリーニングされるべきものまでパッケージとして組み立てる必要があり、余計なコストが発生することや、高価なパッケージの浪費となること等の課題を有していた。
【００１８】
そこで、コスト削減のために、最近ではウエハ状態でのバーンイン試験（以下、ウエハ・レベル・バーンインと呼ぶ）が実施されるようになってきた。このウエハ・レベル・バーンインは、パッケージ・バーンインと異なり、半導体チップ上のパッドに、直接、抵抗器や配線を接続することにより、ウエハ状態でバーンイン試験を行うものである。
【００１９】
また、ウエハ・レベル・バーンインの他の実施例としては、例えば、特許文献１に示すものがある。これは、特許文献１の図２に開示されているように、外付け抵抗等をウエハ外部より接続する代わりに、半導体ウエハ内の半導体チップの周りに抵抗等の受動素子を形成し、該形成した抵抗等の受動素子と入出力パッドとを電気的に接続するという手法を採っている。
【特許文献１】特開平６−５６７７号公報（第３頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【００２０】
ところが、ウエハ・レベル・バーンインの場合は、半導体チップ上のパッド間隔が狭い等の制約により、ウエハに抵抗や配線等を接続するスペースが確保できないことが多く、出力負荷用の外付け抵抗の接続、電流値設定用の外付け抵抗の接続、及び電流値設定用リファレンス電圧の外部印加ができずに、電流出力型のＤ／Ａコンバータのウエハ・レベル・バーンイン試験の実施が困難になるという課題があった。
【００２１】
また、半導体ウエハ内の半導体チップの周りに抵抗等の受動素子を形成して電気的に接続する場合には、受動素子を配置するスペースが確保できないことがあること、およびパッド間隔等が異なる場合にはＬＳＩごとにウエハ・レベル・バーンイン用の受動素子回路を設計しなければならないという課題があった。
【００２２】
本発明は、上記課題に鑑みてなされたものであり、バーンイン試験用の抵抗素子等を外部から接続することなく、ウエハ・レベル・バーンイン試験を行うことを可能にするＤ／Ａコンバータを提供することを目的とする。
【課題を解決するための手段】
【００２３】
前記課題を解決するために、本発明の請求項１にかかるＤ／Ａコンバータは、デジタル信号をアナログ信号に変換する電流出力型のＤ／Ａコンバータにおいて、外部からの制御信号入力を受ける制御信号入力端子と、前記制御入力端子に入力された制御信号に基づいて、アナログ出力ノードとの導通・非導通を切り替える切り替え機構を有する出力負荷素子とを備えることを特徴とするものである。
【００２４】
また、本発明の請求項２にかかるＤ／Ａコンバータは、請求項１に記載のＤ／Ａコンバータにおいて、前記出力負荷素子の切り替え機構は、前記制御入力端子に入力される制御信号に基づいて、通常動作モード時には非導通状態、ウエハ・レベル・バーンインモード時には導通状態となるように、アナログ出力ノードとの導通・非導通の切り替えを行うことを特徴とするものである。
【００２５】
また、本発明の請求項３にかかるＤ／Ａコンバータは、請求項１に記載のＤ／Ａコンバータにおいて、前記出力負荷素子は、第１の抵抗素子と第１のスイッチとからなり、前記第１のスイッチは、前記制御入力端子に入力される制御信号に基づいて、前記第１の抵抗素子とアナログ出力ノードとの導通・非導通の切り替えを行うことを特徴とするものである。
【００２６】
また、本発明の請求項４にかかるＤ／Ａコンバータは、請求項１に記載のＤ／Ａコンバータにおいて、前記出力負荷素子は、電界効果トランジスタからなり、前記電界効果トランジスタは、前記制御入力端子に入力される制御信号に基づいて、該電界効果トランジスタとアナログ出力ノードとの導通・非導通の切り替えを行うことを特徴とするものである。
【００２７】
また、本発明の請求項５にかかるＤ／Ａコンバータは、請求項４に記載のＤ／Ａコンバータにおいて、前記電界効果トランジスタは、ＭＯＳトランジスタであることを特徴とするものである。
【００２８】
また、本発明の請求項６にかかるＤ／Ａコンバータは、請求項５に記載のＤ／Ａコンバータにおいて、前記ＭＯＳトランジスタが、ＮチャンネルＭＯＳトランジスタであり、前記ＮチャンネルＭＯＳトランジスタの、ドレイン端子がアナログ出力端子に接続され、ソース端子がグランド電位に接続され、ゲート端子に前記制御信号が入力されることを特徴とするものである。
【００２９】
また、本発明の請求項７にかかるＤ／Ａコンバータは、請求項５に記載のＤ／Ａコンバータにおいて、前記ＭＯＳトランジスタが、ＰチャンネルＭＯＳトランジスタであり、前記ＰチャンネルＭＯＳトランジスタの、ドレイン端子がアナログ出力端子に接続され、ソース端子が電源電位に接続され、ゲート端子に前記制御信号が入力されることを特徴とするものである。
【００３０】
また、本発明の請求項８にかかるＤ／Ａコンバータは、請求項１に記載のＤ／Ａコンバータにおいて、ウエハ・レベル・バーンインモード時の出力電流値設定用の第２の抵抗素子と、ウエハ・レベル・バーンインモード時のリファレンス抵抗接続部と前記第２の抵抗素子との接続切り替えを行う第２のスイッチとをさらに備え、前記第２スイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス抵抗接続部と前記第２の抵抗素子との導通・非導通の切り替えを行うことを特徴とするものである。
【００３１】
また、本発明の請求項９にかかるＤ／Ａコンバータは、請求項１に記載のＤ／Ａコンバータにおいて、ウエハ・レベル・バーンインモード時の出力電流値設定用のリファレンス電圧発生回路と、ウエハ・レベル・バーンインモード時のリファレンス電圧印加部と前記リファレンス電圧発生回路との接続切り替えを行う第３のスイッチとをさらに備え、前記第３スイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス電圧印加部と前記リファレンス電圧発生回路との導通・非導通の切り替えを行うことを特徴とするものである。
【００３２】
また、本発明の請求項１０にかかるＤ／Ａコンバータは、デジタル信号をアナログ信号に変換する電流出力型のＤ／Ａコンバータにおいて、ウエハ・レベル・バーンインモード時の出力電流値設定用の第２の抵抗素子と、ウエハ・レベル・バーンインモード時のリファレンス抵抗接続部と前記第２の抵抗素子との接続切り替えを行う第２のスイッチと、外部からの制御信号入力を受ける制御信号入力端子とを備え、前記第２スイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス抵抗接続部と前記第２の抵抗素子との導通・非導通の切り替えを行うことを特徴とするものである。
【００３３】
また、本発明の請求項１１にかかるＤ／Ａコンバータは、デジタル信号をアナログ信号に変換する電流出力型のＤ／Ａコンバータにおいて、ウエハ・レベル・バーンインモード時の出力電流値設定用のリファレンス電圧発生回路と、ウエハ・レベル・バーンインモード時のリファレンス電圧印加部と前記リファレンス電圧発生回路との接続切り替えを行う第３のスイッチと、外部からの制御信号入力を受ける制御信号入力端子とを備え、前記第３スイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス電圧印加部と前記リファレンス電圧発生回路との導通・非導通の切り替えを行うことを特徴とするものである。
【００３４】
また、本発明の請求項１２にかかる半導体集積回路は、請求項１から請求項１１の何れかに記載のＤ／Ａコンバータを搭載したことを特徴とするものである。
【発明の効果】
【００３５】
本発明にかかるＤ／Ａコンバータによれば、外部からの制御信号入力を受ける制御信号入力端子と、前記制御入力端子に入力された制御信号に基づいて、アナログ出力ノードとの導通・非導通を切り替える切り替え機構を有する出力負荷素子とを備えたことにより、前記制御信号に基づいて、出力負荷素子の導通・非導通をコントロールすることが可能になり、出力負荷用の外付け抵抗を接続することなく、Ｄ／Ａコンバータのウエハ状態でのバーンイン試験を容易に実現することが可能になる。
【００３６】
また、本発明にかかるＤ／Ａコンバータによれば、出力負荷素子をスイッチ機能と抵抗素子機能を併せ持つＭＯＳトランジスタで形成したことにより、出力負荷素子を抵抗素子とスイッチとで形成した場合に比べ、回路面積を格段に縮小することが可能になる。
【００３７】
また、本発明にかかるＤ／Ａコンバータによれば、ウエハ・レベル・バーンインモード時の出力電流値設定用の抵抗素子と、ウエハ・レベル・バーンインモード時のリファレンス抵抗接続部と前記第２の抵抗素子との接続切り替えを行うスイッチと、外部からの制御信号入力を受ける制御信号入力端子とを備えたことにより、前記制御入力端子に入力された制御信号に基づいて、前記スイッチの切り替えを行い、前記抵抗素子と前記リファレンス抵抗接続部との導通・非導通をコントロールすることが可能になり、電流値設定用の外付け抵抗を接続することなく、Ｄ／Ａコンバータのウエハ状態でのバーンイン試験を容易に実現することが可能になる。
【００３８】
また、本発明にかかるＤ／Ａコンバータによれば、ウエハ・レベル・バーンインモード時の出力電流値設定用のリファレンス電圧発生回路と、ウエハ・レベル・バーンインモード時のリファレンス電圧印加部と前記リファレンス電圧発生回路との接続切り替えを行うスイッチと、外部からの制御信号入力を受ける制御信号入力端子とを備えたことにより、前記制御入力端子に入力された制御信号に基づいて、前記スイッチの切り替えを行い、前記リファレンス電圧発生回路とリファレンス電圧印加部との導通・非導通をコントロールすることが可能になり、電流値設定用のリファレンス電圧の外部印加を行うことなく、Ｄ／Ａコンバータのウエハ状態でのバーンイン試験を容易に実現することが可能になる。
【発明を実施するための最良の形態】
【００３９】
（実施の形態１）
以下に、本発明の実施の形態１によるＤ／Ａコンバータについて図１を用いて説明する。
【００４０】
図１は、本発明の実施の形態１による電流出力型のＤ／Ａコンバータの構成の一例を示す図である。
【００４１】
図１において、本発明の実施の形態１による電流出力型のＤ／Ａコンバータ１は、リファレンス電圧入力端子ＶＲＥＦと、リファレンス抵抗接続端子ＩＲＥＦと、デジタル入力端子ＩＮ１〜ＩＮ３と、電圧発生回路であるバイアス回路１０１と、デコーダ１０２と、電流源トランジスタＩＳ１〜ＩＳ７と、差動スイッチＳＷ１〜ＳＷ７と、アナログ出力端子ＯＵＴと、制御信号入力端子ＣＯＮＴと、出力負荷端子１１と、抵抗素子１２と、スイッチ１３とからなる。
【００４２】
なお、本発明の実施の形態１による電流出力型のＤ／Ａコンバータ１において、図６を用いて前述した従来の電流出力型のＤ／Ａコンバータ１００と同じ構成要素については同じ符号を付し、ここでは説明を省略する。
【００４３】
出力負荷素子１１は、抵抗素子（第１の抵抗素子）１４とスイッチ（第１のスイッチ）１５とからなり、抵抗素子１４の一端はＶＳＳ電源に接続され、他端はスイッチ１５を介してアナログ出力端子ＯＵＴに接続されている。さらに、スイッチ１５の導通・非導通は、制御信号入力端子ＣＯＮＴから入力される信号に基づいて制御される。なお、この出力負荷素子１１は、図５に示すように、抵抗素子１４の一端をアナログ出力端子ＯＵＴに接続し、他端をスイッチ１５を介してＶＳＳ電源に接続するようにしてもよい。
【００４４】
抵抗素子（第２の抵抗素子）１２は、電流値設定用の抵抗素子であり、抵抗素子１２の一端はＶＳＳ電源に接続され、他端はスイッチ（第２のスイッチ）１３を介してバイアス回路１０１にリファレンス抵抗を与えるためのリファレンス抵抗接続部に接続されている。また、スイッチ１３の導通・非導通は、制御信号入力端子ＣＯＮＴから入力される信号に基づいて制御される。
【００４５】
次に、本発明の実施の形態１による電流出力型のＤ／Ａコンバータ１の動作について、通常動作時と、ウエハ・レベル・バーンインモード時とに分けて説明する。なお、ここでは、制御信号入力端子ＣＯＮＴから“Ｌ”信号が入力されるとスイッチ１３及びスイッチ１５が非導通状態に、制御信号入力端子ＣＯＮＴから“Ｈ”信号が入力されるとスイッチ１３及びスイッチ１５が導通状態になるよう制御されているものとする。
【００４６】
先ず、通常動作モードでは、制御信号入力端子ＣＯＮＴに“Ｌ”信号が入力され、スイッチ１３及びスイッチ１５は非導通状態となる。
【００４７】
そのため、ウエハ・レベル・バーンイン用にＤ／Ａコンバータ１内に設けられた出力負荷素子１１、及び抵抗素子１２が、通常動作に影響を与えることなく、デジタル入力端子ＩＮ１〜ＩＮ３に入力されたデジタル信号が、バイアス回路１０１、デコーダ１０２、電流源トランジスタＩＳ１〜ＩＳ７、及び差動スイッチＳＷ１〜ＳＷ７によりＤＡ変換され、アナログ出力端子ＯＵＴから変換されたアナログ信号が出力されることとなる。
【００４８】
一方で、ウエハ・レベル・バーンインモードでは、制御信号入力端子ＣＯＮＴに“Ｈ”信号が入力され、スイッチ１３及びスイッチ１５が導通状態となり、ウエハ・レベル・バーンインが実施可能な状態となる。
【００４９】
本モードでは、Ｄ／Ａコンバータ１の出力電流は、ＶＲＥＦ端子に外部より印加される電圧とＤ／Ａコンバータ１内に設けられた抵抗素子１２により決定され、ＩＲＥＦ端子に外部抵抗を接続する必要はない。また、電流源トランジスタＩＳ１〜ＩＳ７からの電流は、出力負荷素子１１を構成する抵抗素子１４に流れ込むため、従来のように、ＯＵＴ端子に外部より出力負荷用の外付け抵抗を接続する必要がない。
【００５０】
以上のように、本発明の実施の形態１によるＤ／Ａコンバータによれば、Ｄ／Ａコンバータ１内で、抵抗素子１４をスイッチ１５を介してアナログ出力端子ＯＵＴと接続し、抵抗素子１２をスイッチ１３を介してバイアス回路１０１と接続して、スイッチ１５及び１３の導通・非導通を制御信号入力端子ＣＯＮＴから入力される信号に基づいて制御するようにしたことにより、出力負荷用の外付け抵抗の接続、電流値設定用の外付け抵抗の接続を行うことなく、Ｄ／Ａコンバータのウエハ状態でのバーンイン試験を容易に実現することが可能になる。
【００５１】
さらに、本発明の実施の形態１によるＤ／Ａコンバータでは、Ｄ／Ａコンバータの出力電流を、ＶＲＥＦ端子に印加される電圧と抵抗素子１２により決定することができるため、外部からＶＲＥＦ端子に印加する電圧を調節することにより、出力電流値を調整することができるという効果を有する。
【００５２】
（実施の形態２）
以下に、本発明の実施の形態２によるＤ／Ａコンバータについて図２を用いて説明する。
図２は、本発明の実施の形態２による電流出力型のＤ／Ａコンバータの構成の一例を示す図である。
【００５３】
図２において、本発明の実施の形態２による電流出力型のＤ／Ａコンバータ２は、リファレンス電圧入力端子ＶＲＥＦと、リファレンス抵抗接続端子ＩＲＥＦと、デジタル入力端子ＩＮ１〜ＩＮ３と、電圧発生回路であるバイアス回路１０１と、デコーダ１０２と、電流源トランジスタＩＳ１〜ＩＳ７と、差動スイッチＳＷ１〜ＳＷ７と、アナログ出力端子ＯＵＴと、制御信号入力端子ＣＯＮＴと、出力負荷端子２１と、抵抗素子１２と、スイッチ１３とからなる。
【００５４】
なお、本発明の実施の形態２による電流出力型のＤ／Ａコンバータ２は、前記実施の形態１で説明した電流出力型のＤ／Ａコンバータ１と出力負荷素子２１の構成が異なるものであり、他の構成要素については前記実施の形態１で説明した電流出力型のＤ／Ａコンバータ１と同様であるため、ここでは同じ符号を付し、説明を省略する。
【００５５】
出力負荷素子２１は、Ｎチャンネルトランジスタ２２のみからなり、ＮチャンネルＭＯＳトランジスタ２２のソース端子はＶＳＳ電源に接続され、ドレイン端子はアナログ出力端子ＯＵＴに接続されている。さらに、ゲート端子は制御信号入力端子ＣＯＮＴに接続されており、Ｎチャンネルトランジスタ２２の導通・非導通が制御信号入力端子ＣＯＮＴから入力される信号に基づいて制御される。
【００５６】
一般に、抵抗素子１２の抵抗値は比較的大きいので、スイッチ１３のオン抵抗が比較的大きくても問題にはならず、スイッチ１３の面積を比較的小さくすることができる。一方で、前記実施の形態１で説明した電流出力型のＤ／Ａコンバータ１における抵抗素子１４の抵抗値は小さいため、どうしてもそれに接続するスイッチ１５のオン抵抗を小さくする必要がある。しかしながら、前記実施の形態１のように出力負荷素子１１を抵抗素子１４とスイッチ１５とで形成した場合には、素子面積は比較的大きくなってしまう。
【００５７】
そこで、本発明の実施の形態２では、ＮチャンネルＭＯＳトランジスタの非飽和領域における電圧−電流関係を利用することにより、出力負荷素子２１をＮチャンネルトランジスタ２２のみで構成し、回路規模の縮小を図っている。
【００５８】
具体的には、出力負荷素子１１として、スイッチと抵抗素子とを内蔵した場合には、抵抗素子の抵抗値に対して、スイッチのオン抵抗を小さく抑える必要があるため、抵抗素子２μｍ×２μｍ＝４μｍ2程度に対して、スイッチサイズが１０μｍ×２０μｍ＝２００μｍ2程度となってしまう。
【００５９】
一方で、Ｎチャンネルトランジスタのみを内蔵した場合には、２μｍ×２０μｍ＝４０μｍ2程度のサイズとなり、前述の出力負荷素子１１にスイッチと抵抗素子を内蔵した場合に比べ、回路面積を約１/５にすることが可能になる。
【００６０】
次に、本発明の実施の形態２による電流出力型のＤ／Ａコンバータ２の動作について、通常動作時と、ウエハ・レベル・バーンインモード時とに分けて説明する。なお、ここでは、制御信号入力端子ＣＯＮＴから“Ｌ”信号が入力されるとスイッチ１３、及びＮチャンネルトランジスタ２２が非導通状態に、制御信号入力端子ＣＯＮＴから“Ｈ”信号が入力されるとスイッチ１３、及びＮチャンネルトランジスタ２２が導通状態になるよう制御されているものとする。
【００６１】
先ず、通常動作モードでは、制御信号入力端子ＣＯＮＴに“Ｌ”信号が入力され、スイッチ１３、及びＮチャンネルトランジスタ２２は非導通状態となる。
【００６２】
そのため、ウエハ・レベル・バーンイン用にＤ／Ａコンバータ２内に設けられた出力負荷素子２１、及び抵抗素子１２が、通常動作に影響を与えることなく、デジタル入力端子ＩＮ１〜ＩＮ３に入力されたデジタル信号が、バイアス回路１０１、デコーダ１０２、電流源トランジスタＩＳ１〜ＩＳ７、及び差動スイッチＳＷ１〜ＳＷ７によりＤＡ変換され、アナログ出力端子ＯＵＴから変換されたアナログ信号が出力されることとなる。
【００６３】
一方で、ウエハ・レベル・バーンインモードでは、制御信号入力端子ＣＯＮＴに“Ｈ”信号が入力され、スイッチ１３、及びＮチャンネルトランジスタ２２が導通状態となり、ウエハ・レベル・バーンインが実施可能な状態となる。
【００６４】
本モードでは、Ｄ／Ａコンバータ２の出力電流は、ＶＲＥＦ端子に外部より印加される電圧とＤ／Ａコンバータ２内に設けられた抵抗素子１２により決定され、ＩＲＥＦ端子に外部抵抗を接続する必要はない。また、電流源トランジスタＩＳ１〜ＩＳ７からの電流は、出力負荷素子２１を構成するＮチャンネルトランジスタ２２に流れ込むため、従来のように、ＯＵＴ端子に外部より出力負荷用の外付け抵抗を接続する必要がない。
【００６５】
以上のように、本発明の実施の形態２によるＤ／Ａコンバータによれば、出力負荷素子２１をスイッチ機能と抵抗素子機能を併せ持つＮチャンネルトランジスタ２２のみによって形成したことにより、出力負荷素子を抵抗素子とスイッチによって形成した場合に比べ、回路面積を格段に縮小することができる。
【００６６】
また、本発明の実施の形態２によるＤ／Ａコンバータでは、Ｄ／Ａコンバータ２内で、Ｎチャンネルトランジスタ２２からなる出力負荷素子２１をアナログ出力端子ＯＵＴと接続し、抵抗素子１２をスイッチ１３を介してバイアス回路１０１と接続して、Ｎチャンネルトランジスタ２２及びスイッチ１３の導通・非導通を制御信号入力端子ＣＯＮＴから入力される信号に基づいて制御するようにしたことにより、出力負荷用の外付け抵抗の接続、電流値設定用の外付け抵抗の接続を行うことなく、Ｄ／Ａコンバータのウエハ状態でのバーンイン試験を容易に実現することが可能になる。
【００６７】
また、本発明の実施の形態２によるＤ／Ａコンバータでは、Ｄ／Ａコンバータの出力電流を、ＶＲＥＦ端子に印加される電圧と抵抗素子１２により決定することができるため、外部からＶＲＥＦ端子に印加する電圧を調節することにより、出力電流値を調整することができるという効果を有する。
【００６８】
（実施の形態３）
以下に、本発明の実施の形態３によるＤ／Ａコンバータについて図３を用いて説明する。
図３は、本発明の実施の形態３による電流出力型のＤ／Ａコンバータの構成の一例を示す図である。
【００６９】
図３において、本発明の実施の形態３による電流出力型のＤ／Ａコンバータ３は、リファレンス電圧入力端子ＶＲＥＦと、リファレンス抵抗接続端子ＩＲＥＦと、デジタル入力端子ＩＮ１〜ＩＮ３と、電圧発生回路であるバイアス回路１０１と、デコーダ１０２と、電流源トランジスタＩＳ１〜ＩＳ７と、差動スイッチＳＷ１〜ＳＷ７と、アナログ出力端子ＯＵＴと、制御信号入力端子ＣＯＮＴと、Ｎチャンネルトランジスタ２２からなる出力負荷端子２１と、抵抗素子１２と、スイッチ１３と、リファレンス電圧発生回路３１と、スイッチ３２とからなる。
【００７０】
なお、本発明の実施の形態３による電流出力型のＤ／Ａコンバータ３は、前記実施の形態２で説明した電流出力型のＤ／Ａコンバータ２に、さらにリファレンス電圧発生回路３１、及びスイッチ３２を設けたものであり、他の構成要素については前記実施の形態２で説明した電流出力型のＤ／Ａコンバータ２と同様であるため、ここでは同じ符号を付し、説明を省略する。
【００７１】
リファレンス電圧発生回路３１は、スイッチ（第３のスイッチ）３２を介してバイアス回路１０１にリファレンス電圧を印加するためのリファレンス電圧印加部に接続されている。また、スイッチ３２の導通・非導通は、制御信号入力端子ＣＯＮＴから入力される信号に基づいて制御される。
【００７２】
次に、本発明の実施の形態２による電流出力型のＤ／Ａコンバータ３の動作について、通常動作時と、ウエハ・レベル・バーンインモード時とに分けて説明する。なお、ここでは、制御信号入力端子ＣＯＮＴから“Ｌ”信号が入力されるとスイッチ１３、Ｎチャンネルトランジスタ２２、及びスイッチ３２が非導通状態に、制御信号入力端子ＣＯＮＴから“Ｈ”信号が入力されるとスイッチ１３、Ｎチャンネルトランジスタ２２、及びスイッチ３２が導通状態になるよう制御されているものとする。
【００７３】
先ず、通常動作モードでは、制御信号入力端子ＣＯＮＴに“Ｌ”信号が入力され、スイッチ１３、Ｎチャンネルトランジスタ２２、及びスイッチ３２は非導通状態となる。
【００７４】
そのため、ウエハ・レベル・バーンイン用にＤ／Ａコンバータ３内に設けられた出力負荷素子２１、抵抗素子１２、及びリファレンス電圧発生回路３１が、通常動作に影響を与えることなく、デジタル入力端子ＩＮ１〜ＩＮ３に入力されたデジタル信号が、バイアス回路１０１、デコーダ１０２、電流源トランジスタＩＳ１〜ＩＳ７、及び差動スイッチＳＷ１〜ＳＷ７によりＤＡ変換され、アナログ出力端子ＯＵＴから変換されたアナログ信号が出力されることとなる。
【００７５】
一方で、ウエハ・レベル・バーンインモードでは、制御信号入力端子ＣＯＮＴに“Ｈ”信号が入力され、スイッチ１３、及びＮチャンネルトランジスタ２２が導通状態となり、ウエハ・レベル・バーンインが実施可能な状態となる。
【００７６】
本モードでは、リファレンス電圧発生回路３１の出力電圧がバイアス回路１０１に印加されることとなる。そのため、Ｄ／Ａコンバータ３の出力電流は、Ｄ／Ａコンバータ３内に設けられた、リファレンス電圧発生回路３１の出力電圧と抵抗素子１２により決定され、リファレンス電圧入力端子ＶＲＥＦに外部よりリファレンス電圧を入力する必要はない。また、電流源トランジスタＩＳ１〜ＩＳ７からの電流は、出力負荷素子２１を構成するＮチャンネルトランジスタ２２に流れ込むため、従来のように、ＯＵＴ端子に外部より出力負荷用の外付け抵抗を接続する必要がない。
【００７７】
以上のように、本発明の実施の形態３によるＤ／Ａコンバータによれば、Ｄ／Ａコンバータ３内で、Ｎチャンネルトランジスタ２２からなる出力負荷素子２１をアナログ出力端子ＯＵＴと接続し、抵抗素子１２をスイッチ１３を介してバイアス回路１０１と接続し、また、リファレンス電圧発生回路３１をスイッチ３２を介してバイアス回路１０１と接続するとともに、Ｎチャンネルトランジスタ２２、スイッチ１３、及びスイッチ３２の導通・非導通を制御信号入力端子ＣＯＮＴから入力される信号に基づいて制御するようにしたことにより、出力負荷用の外付け抵抗の接続、電流値設定用の外付け抵抗の接続、及び電流値設定用のリファレンス電圧の外部印加を行うことなく、Ｄ／Ａコンバータのウエハ状態でのバーンイン試験を容易に実現することが可能になる。
【００７８】
また、本発明の実施の形態３によるＤ／Ａコンバータでは、出力負荷素子２１をＮチャンネルトランジスタ２２のみによって形成したことにより、出力負荷素子を抵抗素子とスイッチによって形成した場合に比べ、回路面積を格段に縮小することができる。
【００７９】
（実施の形態４）
以下に、本発明の実施の形態４によるＤ／Ａコンバータについて図４を用いて説明する。
図４は、本発明の実施の形態４による電流出力型のＤ／Ａコンバータの構成の一例を示す図である。
【００８０】
図４において、本発明の実施の形態４による電流出力型のＤ／Ａコンバータ４は、リファレンス電圧入力端子ＶＲＥＦと、リファレンス抵抗接続端子ＩＲＥＦと、デジタル入力端子ＩＮ１〜ＩＮ３と、電圧発生回路であるバイアス回路１０１と、デコーダ１０２と、電流源トランジスタＩＳ１〜ＩＳ７と、差動スイッチＳＷ１〜ＳＷ７と、アナログ出力端子ＯＵＴと、制御信号入力端子ＣＯＮＴと、Ｐチャンネルトランジスタ４２からなる出力負荷端子４１と、抵抗素子１２と、スイッチ１３とからなる。
【００８１】
なお、本発明の実施の形態４による電流出力型のＤ／Ａコンバータ４は、前記実施の形態２で説明した電流出力型のＤ／Ａコンバータ２のＮチャンネルトランジスタ２２に替えてＰチャンネルトランジスタ４２を設けたものであり、電源がグランド電源ＶＳＳと電源ＶＤＤ間で変更があることを除き、他の構成要素については前記実施の形態２で説明した電流出力型のＤ／Ａコンバータ２と同様であるため、ここでは同じ符号を付し、説明を省略する。
【００８２】
出力負荷素子４１は、Ｐチャンネルトランジスタ４２のみからなり、ＰチャネルＭＯＳトランジスタ４２のソース端子はＶＤＤ電源に接続され、ドレイン端子はアナログ出力端子ＯＵＴに接続されている。さらに、ゲート端子は制御信号入力端子ＣＯＮＴに接続されており、Ｐチャンネルトランジスタ２２の導通・非導通が制御信号入力端子ＣＯＮＴから入力される信号に基づいて制御される。
【００８３】
なお、このＰチャンネルトランジスタ４２は、前記実施の形態２で説明したＮチャンネルトランジスタ２２と同様に、スイッチ機能及び抵抗素子機能を合わせ持ち、回路規模の縮小を図ることが可能になる。
【００８４】
次に、本発明の実施の形態４による電流出力型のＤ／Ａコンバータ４の動作について、通常動作時と、ウエハ・レベル・バーンインモード時とに分けて説明する。なお、ここでは、制御信号入力端子ＣＯＮＴから“Ｌ”信号が入力されるとスイッチ１３、及びＰチャンネルトランジスタ４２が非導通状態に、制御信号入力端子ＣＯＮＴから“Ｈ”信号が入力されるとスイッチ１３、及びＰチャンネルトランジスタ４２が導通状態になるよう制御されているものとする。
【００８５】
先ず、通常動作モードでは、制御信号入力端子ＣＯＮＴに“Ｌ”信号が入力され、スイッチ１３、及びＰチャンネルトランジスタ４２は非導通状態となる。
【００８６】
そのため、ウエハ・レベル・バーンイン用にＤ／Ａコンバータ４内に設けられた出力負荷素子４１、及び抵抗素子１２が、通常動作に影響を与えることなく、デジタル入力端子ＩＮ１〜ＩＮ３に入力されたデジタル信号が、バイアス回路１０１、デコーダ１０２、電流源トランジスタＩＳ１〜ＩＳ７、及び差動スイッチＳＷ１〜ＳＷ７によりＤＡ変換され、アナログ出力端子ＯＵＴから変換されたアナログ信号が出力されることとなる。
【００８７】
一方で、ウエハ・レベル・バーンインモードでは、制御信号入力端子ＣＯＮＴに“Ｈ”信号が入力され、スイッチ１３、及びＰチャンネルトランジスタ４２が導通状態となり、ウエハ・レベル・バーンインが実施可能な状態となる。
【００８８】
本モードでは、Ｄ／Ａコンバータ４の出力電流は、ＶＲＥＦ端子に外部より印加される電圧とＤ／Ａコンバータ４内に設けられた抵抗素子１２により決定され、ＩＲＥＦ端子に外部抵抗を接続する必要はない。また、電流源トランジスタＩＳ１〜ＩＳ７からの電流は、出力負荷素子４１を構成するＰチャンネルトランジスタ４２に流れ込むため、従来のように、ＯＵＴ端子に外部より出力負荷用の外付け抵抗を接続する必要がない。
【００８９】
以上のように、本発明の実施の形態４によるＤ／Ａコンバータによれば、出力負荷素子４１をスイッチ機能と抵抗素子機能を併せ持つＰチャンネルトランジスタ４２のみによって形成したことにより、出力負荷素子を抵抗素子とスイッチによって形成した場合に比べ、回路面積を格段に縮小することができる。
【００９０】
また、本発明の実施の形態４によるＤ／Ａコンバータでは、Ｄ／Ａコンバータ４内で、Ｐチャンネルトランジスタ４２からなる出力負荷素子４１をアナログ出力端子ＯＵＴと接続し、抵抗素子１２をスイッチ１３を介してバイアス回路１０１と接続して、Ｐチャンネルトランジスタ４２及びスイッチ１３の導通・非導通を制御信号入力端子ＣＯＮＴから入力される信号に基づいて制御するようにしたことにより、出力負荷用の外付け抵抗の接続、電流値設定用の外付け抵抗の接続を行うことなく、Ｄ／Ａコンバータのウエハ状態でのバーンイン試験を容易に実現することが可能になる。
【００９１】
また、本発明の実施の形態４によるＤ／Ａコンバータでは、Ｄ／Ａコンバータの出力電流を、ＶＲＥＦ端子に印加される電圧と抵抗素子１２により決定することができるため、外部からＶＲＥＦ端子に印加する電圧を調節することにより、出力電流値を調整することができるという効果を有する。
【００９２】
なお、本発明の実施の形態１から４では、３ビットデジタル信号をアナログ信号に変換するＤ／Ａコンバータを用いて説明したが、Ｄ／Ａコンバータに入力されるデジタル信号のビット数には、特に限定はない。
【産業上の利用可能性】
【００９３】
本発明のＤ／Ａコンバータは、ウエハ状態でのバーンイン試験を容易に実現することを可能にするものであり、大変有用である。
【図面の簡単な説明】
【００９４】
【図１】本発明の実施の形態１による電流出力型のＤ／Ａコンバータの構成の一例を示す図である。
【図２】本発明の実施の形態２による電流出力型のＤ／Ａコンバータの構成の一例を示す図である。
【図３】本発明の実施の形態３による電流出力型のＤ／Ａコンバータの構成の一例を示す図である。
【図４】本発明の実施の形態４による電流出力型のＤ／Ａコンバータの構成の一例を示す図である。
【図５】本発明の実施の形態１による電流出力型のＤ／Ａコンバータの他の構成を示す図である。
【図６】従来のＤ／Ａコンバータの構成を示す図である。
【符号の説明】
【００９５】
１、２、３、４、１００  Ｄ／Ａコンバータ
１１、２１、４１  出力負荷素子
１２  第２の抵抗素子
１３  第２のスイッチ
１４  第１の抵抗素子
１５  第１のスイッチ
２２  Ｎチャンネルトランジスタ
３１  リファレンス電圧発生回路
３２  第３のスイッチ
４２  Ｐチャンネルトランジスタ
１０１  バイアス回路
１０２  デコーダ
１０４  外部抵抗
１０５  出力負荷抵抗
ＶＲＥＦ  リファレンス電圧入力端子
ＩＲＥＦ  リファレンス抵抗接続端子
Ｖｂ  バイアス電圧
ＩＳ１〜ＩＳ７  電流源トランジスタ
ＩＮ１〜ＩＮ３  デジタル入力端子
Ｄ１〜Ｄ７  差動スイッチ制御信号
ＳＷ１〜ＳＷ７  差動スイッチ
ＯＵＴ  アナログ出力端子
ＶＤＤ  電源
ＶＳＳ  グランド電源
【図１】
2005027291.tif 000003
【図２】
2005027291.tif 000004
【図３】
2005027291.tif 000005
【図４】
2005027291.tif 000006
【図５】
2005027291.tif 000007
【図６】
2005027291.tif 000008