(57)【要約】【課題】電荷分散の影響抑止用追加電子回路を含めて試験可能な電荷分散試験ベクトルの発生方法を提供する。【解決手段】論理セルと、放電ＡＮＤゲート１０２と電荷分散ＡＮＤゲート１０４を含む。補助試験回路１００からなる試験モデル９８を用意する。自動試験パターン発生器１２４は試験モデル９８に対して第１試験ベクトル１２０を発生して論理セルの放電ノードに、ノードの電荷を放電する入力パターンを供給し、放電ＡＮＤゲート１０２に論理レベル１を出力させ、次いで、第２試験ベクトル１２２を発生して論理セルに対して最悪電荷分散の挙動を呼び起こす入力パターンを供給し電荷分散ＡＮＤゲート１０４に論理レベル１を出力させ、論理セルは両ベクトルの結果を検証する出力１３０を供給する。【選択図】        図２
2005037126.tif 000002
【特許請求の範囲】
【請求項１】
回路に対する電荷分散試験ベクトル発生方法であって、
第１試験ベクトルと第２試験ベクトルとを発生するように動作する自動試験パターン発生器を用意するステップと、
回路の論理セルと補助試験回路とを含む試験モデルを用意するステップであって、前記補助試験回路が放電ＡＮＤゲートと電荷分散ＡＮＤゲートとを含む前記用意するステップと、
前記自動試験パターン発生器による立下がり遷移障害試験ベクトル発生に対する目標として前記放電ＡＮＤゲートの出力を選択するステップと、
前記自動試験パターン発生器を使用して前記試験モデルに対して第１試験ベクトルを発生するステップであって、前記第１試験ベクトルは前記論理セルの放電ノードに入力パターンを供給し、前記放電ＡＮＤゲートは前記第１試験ベクトルに対して論理レベル１に評価する前記第１試験ベクトルを発生するステップと、
前記自動試験パターン発生器を使用して前記試験モデルに対して第２試験ベクトルを発生するステップであって、前記第２試験ベクトルは前記回路に対して最悪電荷分散の挙動を呼び起こす入力パターンを供給し、前記電荷分散ＡＮＤゲートは前記第２試験パターンに対して論理レベル１に評価する前記第２試験ベクトルを発生するステップとを含む電荷分散試験ベクトル発生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に集積回路の分野、特に電荷分散試験（ｃｈａｒｇｅ  ｓｈａｒｉｎｇ  ｔｅｓｔ）ベクトルを発生する方法及びシステムに関する。
【０００２】
【従来の技術】
ドミノ（ｄｏｍｉｎｏ）論理及び／又はダイナミック論理を使用して設計された集積回路は、一般に、電荷分散（ｃｈａｒｇｅ  ｓｈａｒｉｎｇ）の影響を最少限にするように設計される。電荷分散は、回路内の異なった初期電圧にある２つのノードが互いに接続されるときこれら２つのノード間の電荷の再分布（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ  ｏｆ  ｃｈａｒｇｅ）を称する。例えば、第１ノードが高電圧にありかつ第２ノードが低電圧にあると考えよう。これら２つのノードが互いに接続されるとき、第１ノードから電荷が部分的に第２ノードに再分布される。この再分布は、不正確な回路動作を引き起こすことがある。というのは、ノードの値を誤って解釈される程度まで高電圧レベルにあるべきノードがそれらの電圧レベルを下げられることがあるからである。
【０００３】
電荷分散の問題に対する在来解決は、ｐチャネルプリチャージ（ｐｒｅｃｈａｒｇｅ）トランジスタを付加することによって１つ以上の中間ノードをプリチャージすることを含む。他の在来解決は、双対論理（ｄｕａｌ  ｌｏｇｉｃ）を実施しかつｐチャネル交さ結線トランジスタを使用してその双対論理の初期記憶ノードを交さ結線することを含む。電荷分散の問題に対する他の在来解決は、初期記憶ノードをプリチャージの終りで定電圧レベルに保持するためにフィードバック・トランジスタを用意することである。
【０００４】
【発明が解決しようとする課題】
電荷分散の問題に対する従来解決の全ては、集積回路に追加電子回路を付加することを含む。しかしながら、このような追加電子回路は、一般に、集積回路試験技術及び自動試験パターン発生器によって試験することができない。結果として、１組の製造欠陥の影響下にあるその電子回路の状態は、未知のままである。
【０００５】
【課題を解決するための手段】
本発明に従って、電荷分散試験ベクトル発生方法及びシステムが提供され、これらの方法及びシステムは在来の試験ベクトル発生と関連した欠点及び問題を実質的に除去し又は減少させる。特に、電荷分散試験ベクトルを発生しかつこれらを使用して電荷分散の影響下での回路挙動の正確性を試験する。
【０００６】
本発明の実施の形態に従って、回路に対する電荷分散試験ベクトル発生方法が提供され、この方法は第１試験ベクトル及び第２試験ベクトルを発生するように動作する自動試験パターン発生器を用意するステップを含む。この方法は、回路の論理セル及び補助試験回路を含む試験モデルを用意するステップを更に含み、ここで補助試験回路は放電ＡＮＤゲート及び電荷分散ＡＮＤゲートを含む。この方法は、次いで、自動試験パターン発生器による立下がり遷移障害試験（ｆａｌｌｉｎｇ  ｔｒａｎｓｉｔｉｏｎ  ｆａｕｌｔ）ベクトル発生の目標として放電ＡＮＤゲートの出力を選択するステップを含む。この方法は、次いで、自動試験パターン発生器を使用して試験モデルに対して第１試験ベクトルを発生するステップを含み、ここで第１試験ベクトルは論理セルの放電ノードに入力パターンを供給する。更に、放電ＡＮＤゲートは、第１試験ベクトルに対して論理レベル１に評価する。この方法は、次いで、自動試験パターン発生器を使用して試験モデルに対して第２試験ベクトルを発生するステップを含み、ここで第２試験ベクトルは論理セルに対して最悪電荷分散の挙動を呼び起こす入力パターンを供給する。更に、電荷分散ＡＮＤゲートは、第２試験ベクトルに対して論理レベル１に評価する。
【０００７】
本発明は、種々の技術的利点を与える。１技術的利点は、試験ベクトルが電荷分散誤りを最少限にするために集積回路に付加された追加電子回路を自動的に試験するように図ることである。結果として、電荷分散補正回路の状態を知ることができ、かつ集積回路の動作が検証される。他の技術的利点は、集積回路の機能を変化させず、それであるから集積回路をリコンパイル（ｒｅｃｏｍｐｉｌｅ）することなく試験ベクトルの逐次発生を可能にすることである。
【０００８】
他の技術的利点は、添付図面、次の説明、及び特許請求の範囲から当業者には直ちに明らかである。
【０００９】
本発明及びその利点の更に完全な理解のために、添付図面と関連して行われる次の説明を参照する。これらの図面で同等の符号は同等の部品を指す。
【００１０】
【発明の実施の形態】
図１は、全体的に論理セル１０を示す。集積回路のうちの或る回路は多くの論理セルを含むことがあり、これらの論理セルは独立に試験しかつ検証することができる電子回路のブロックを表す。本発明は、ドミノ回路及びその他のダイナミック論理回路のような電荷分散の挙動をするいずれの回路にも適用する。論理セル１０は、ダイナミック論理回路又はドミノ論理回路を含むいずれの適当な論理回路であってもよい。
【００１１】
論理セル１０は、電源１２、プリチャージトランジスタ１４、トランジスタ回路網１６、インバータ１８、論理セル出力２０、及び電荷分散補正回路２１を含む。トランジスタ回路網１６は、トランジスタＡ２２、トランジスタＢ２４、トランジスタＣ２６、トランジスタＤ２８、トランジスタＥ３０、トランジスタＦ３２、及び接地３４を含む。トランジスタ回路網１６は入力信号４０を受信し、これらの入力信号４０は、入力Ａ４２、入力Ｂ４４、入力Ｃ４６、入力Ｄ４８、入力Ｅ５０、及び入力Ｆ５２を含む。論理セル１０は、ノードと称するキャパシンタンスのいくつかの点をまた含む。これらのノードは、電荷を保持しかつトランジスタの対間に存在する論理セル１０は、Ｏノード６０、Ｘノード６２、Ｙノード６４、及びＺノード６６を含む。Ｏノード６０は、初期記憶ノードでありかつプリチャージトランジスタ１４とトランジスタＡ２２・トランジスタＢ２４との間に存在する。Ｘノード６２は、トランジスタＢ２４とトランジスタＣ２６・トランジスタＤ２８との間に存在する。Ｙノード６４は、トランジスタＤ２８とトランジスタＦ３２との間に存在する。Ｚノード６６は、トランジスタＥ３０とトランジスタＦ３２との間に存在する。図１の模範的実施の形態は、論理機能がＡ＋Ｂ（Ｃ＋ＤＥＦ）である。
【００１２】
電荷分散補正回路２１は、論理セル１０に現れることがある電荷分散の挙動に対処するために論理セル１０に付加された追加電子回路である。１実施の形態では、電荷分散補正回路２１は、たとえ電荷分散の挙動がトランジスタ回路網１６に現れてもＯノード６０にプリチャージレベルを保持するように設計されたフィードバックｐチャネル・トランジスタである。電荷分散補正回路２１は、いずれの適当な電荷分散補正回路であってもよい。電荷分散補正回路の他の型式の例は、各中間ノードにｐチャネルプリチャージトランジスタを付加し、双対論理を実施し、その双対論理の初期記憶ノードを交さ結線し、かつ双対レール交さ結線回路を実施することによって、１つ以上の中間ノードをプリチャージすることを含む。
【００１３】
図１の模範的実施の形態に適用されるように、電荷分散は、０ノード６０と介在トランジスタを通してＯノード６０に接続されたいずれかの他のノードとの間に存在することがある。例えば、Ｏノード６０は初期的に論理レベル１にセットされかつＸノード６２は初期的に論理レベル０にセットされる。入力Ｂが論理レベル１であるならば、それによってＯノード６０をＸノード６２と接続し、Ｏノード６０上の初期電荷が、たとえ接地３４への経路がなくても、Ｘノード６２へ再分布される。Ｏノード６０における電圧レベルが論理レベル１となるしきいの下へ落ちるならば、Ｏノード６０は論理レベル０として誤り解釈される。模範的実施の形態では、電荷分散補正回路２１が論理セル１０に付加されていて、電荷分散誤りを最少限にする。しかしながら、この付加電子回路がスタック・オープンン（ｓｔｕｃｋ  ｏｐｅｎ）トランジスタのような欠陥を有するならば、不正確動作を生じる。慣例の試験技術は最悪ケース電荷分散の挙動を呼び起こさないことがあり、かつスタック・オープン条件が察知されずに進行することがある。
【００１４】
図２は、補助試験回路１００を備えた図１の論理セル１０を含む試験モデル９８を示す。試験モデル９８は、第１試験ベクトル１２０及び第２試験ベクトル１２２を発生する自動試験パターン発生器（ａｕｔｏｍａｔｉｃ  ｔｅｓｔ  ｐａｔｔｅｒｎ  ｇｅｎｅｒａｔｏｒ；  ＡＴＰＧ）１２４によって使用される。下に更に詳細に説明するように、第１試験ベクトル１２０は、論理セル１０内の全てのノードの最適放電を行わせるように構成される。第２試験ベクトル１２２は、論理セル１０に最適電荷分散状態を与えるように構成される。好適には、最適放電状態及び最適充電状態は、それぞれ、最大放電状態及び最大充電状態である。しかしながら、集積回路の設計が原因で、これらの最大状態は実現可能ではなく、したがって、これらの最適状態は獲得可能な最大状態又は実質的に最大獲得可能な状態である。
【００１５】
補助試験回路１００は、第１ＡＮＤゲート１０２、第２ＡＮＤゲート１０４、第３ＡＮＤゲート１０６、ＯＲゲート１０８、及び境界出力１３０を含む。自動試験パターン発生器１２４は、市場で入手可能な集積自動試験パターン発生器を含む、集積回路試験用試験ベクトルを発生するいずれの適当な試験パターン発生器であってもよい。試験モデル９８は、コンピュータ読み取り可能媒体に記憶されかつ自動試験パターン発生器１２４への入力として使用されるデータ又はソフトウェアであってよい。
【００１６】
試験モデル９８は、論理セル１０の動作の完全性を検証するために適当な試験ベクトルを発生する自動試験パターン発生器１２４に与えられる。論理セル１０が大形集積回路の部分である場合には、論理セルの試験モデルで構成される回路の修正バージョンが自動試験パターン発生器１２４に与えられる。出力試験ベクトルは集積回路入力に入力され、かつ論理セル１０に適当な入力を供給するように構成される。それゆえ、集積回路入力は、集積回路によって処理され、かつ論理セル１０の適当な入力を発生するように構成される。
【００１７】
説明の容易のために、入力信号４０は、トランジスタ回路網１６への入力信号、第１ＡＮＤゲート１０２への入力信号、及び第２ＡＮＤゲート１０４への入力信号を供給するように別々に例示してある。しかしながら、入力信号４０は、共通入力信号源によって供給される。トランジスタ回路網１６に対する入力信号を供給する入力信号４０は、第１ＡＮＤゲート１０２にそのまま供給される。トランジスタ回路網１６内のソース接地されたトランジスタへの入力信号４０は、反転されて第２ＡＮＤゲート１０４に供給される。トランジスタ回路網１６内の残りのトランジスタへの入力は、第２ＡＮＤゲート１０４にそのまま供給される。模範的実施の形態では、入力Ａ４２、入力Ｃ４６、及び入力Ｆ５２は、反転されて第２ＡＮＤゲート１０４に供給される。というのは、トランジスタＡ２２、トランジスタＣ２６、及びトランジスタＦ３２は全て接地３４に接続されているからである。入力Ｂ４４、入力Ｄ４８、及び入力Ｅ５０は、第２ＡＮＤゲート１０４にそのまま供給される。試験モデル９８は、第１試験ベクトル１２０及び第２試験ベクトル１２２を発生するために使用される。この構成は、それぞれ、最大放電入力及び最大電荷配分入力を用いて試験するように配慮しある。それらの入力は、ベクトルの最大獲得可能な状態に対処するように適切に修正されるといえる。
【００１８】
電荷分散試験ベクトル１２０及び１２２を発生するために、試験モデル９８を自動試験パターン発生器１２４に入力させかつ第１ＡＮＤゲート１０２の出力の立下がり遷移障害が試験ベクトル発生の目標とする。立下がり遷移障害に対する試験の発生は、第１試験ベクトル１２０の期間中第１ＡＮＤゲー１０２の出力に論理レベル１が生じさせる。第１ＡＮＤゲート１０２の出力に論理レベル１を得るためには、全ての入力信号４０は論理レベル１である。全ての入力信号４０に対して論理レベル１を供給することは、論理セル１０内の全ての中間ノードを放電に導く。というのは、接地３４への全ての経路が接続されるからである。模範的実施の形態では、Ｏノード６０、Ｘノード６２、Ｙノード６４、及びＺノード６６は、全て放電する。自動試験パターン発生器１２４によって発生された第２試験ベクトル１２２は、第２ＡＮＤゲート１０４の出力に論理レベル１を生じるように図る。これを達成するためには、ソース接地されたトランジスタに対する入力信号４０は論理レベル０にセットされ、かつ残りの入力信号４０は論理レベル１にセットされる。第２試験ベクトル１２２は、接地への直接経路は利用可能でなく、それゆえ論理セル１０に対する最悪の電荷分散の状況を呼び起こすことを確実にする。論理セル１０はいずれの信号経路に対しても接地への直接経路を与えないから、第２試験ベクトル１２２は、すべての電荷分散の可観測性を保証しかつ論理セル１０に対して最悪電荷分散の挙動を呼び起こす。電荷分散を最少限にするために付加された追加電子回路内のいずれの素子が故障を現しても、第２試験ベクトル１２２はその故障の可観測性を保証し、それによって追加電子回路に対する試験を行う。
【００１９】
第１ＡＮＤゲート１０２と第２ＡＮＤゲート１０４は相補性であるから、第３ＡＮＤゲート１０６の出力は論理レベル０に常にあるはずである。第３ＡＮＤゲート１０６の出力が論理レベル０にあるから、ＯＲゲート１０８の出力は論理セル出力２０に等しく、かつ第１試験ベクトル１２０及び第２試験ベクトル１２２の結果を検証する境界出力１３０を供給する。
【００２０】
第１ＡＮＤゲート１０２の出力の立下がり遷移障害に対する第１試験ベクトル１２０及び第２試験ベクトル１２２の発生は、第２試験ベクトル１２２に基づいて境界出力１３０で第１ＡＮＤゲート１０２の出力について１縮退故障（ｓｔｕｃｋ−ａｔ−１  ｆａｕｌｔ）試験を行う。Ｏノード６０についての０縮退故障（ｓｔｕｃｋ−ａｔ−０  ｆａｕｌｔ）試験は、第２試験ベクトル１２２に基づいて観測することができる。第２試験ベクトル１２２による立下がり遷移障害試験の準備のため、第１試験ベクトル１２０は論理セル１０を初期化する。
【００２１】
発生された試験ベクトルは最悪電荷分散の挙動を自動的に呼び起こし、かつ電荷分散がＯノード６０電圧を第２試験ベクトルに応じて論理レベル０へ変化させるならば、電荷分散の影響が境界出力１３０で観測される。補助試験回路１００は、試験モデル９８に付加されるだけである。補助試験回路１００は、実際の集積回路には付加されない。補助試験回路は、適当な試験ベクトル１２０及び１２２を発生することができるように自動試験パターン発生器１２４に与えられる試験モデル９８にだけ付加される。
【００２２】
図３は、本発明の１実施の形態に従って試験ベクトルを発生する方法を例示する流れ図である。方法はステップ２００で開始し、ここで全ての論理セル１０のトランジスタ入力が一緒にＡＮＤ演算されて第１中間出力を発生する。この模範的実施の形態では、入力信号４０は第１ＡＮＤゲート１０２に供給されて第１ＡＮＤゲー１０２の出力に第１中間出力を発生する。
【００２３】
方法はステップ２０２へ進み、ここで、ソースが接地されているトランジスタへの入力の反転信号が残りの論理セル・トランジスタの入力とＡＮＤ演算されて第２中間出力を発生する。この模範的実施の形態では、トランジスタＡ２２、トランジスタＣ２６、及びトランジスタＦ３２は全て接地３４に結線され、それゆえ反転され、かつ第２ＡＮＤゲート１０４に供給される。更に、トランジスタＢ２４、トランジスタＤ２８、及びトランジスタＥ３０は、第２ＡＮＤゲート１０４にそのまま供給される。第２ＡＮＤゲート１０４は、その出力に第２中間出力を発生する。
【００２４】
方法はステップ２０４へ進み、ここで第１中間出力と第２中間出力が一緒にＡＮＤ演算されて、第３中間出力を発生する。この模範的実施の形態では、第１ＡＮＤゲート１０２の出力と第２ＡＮＤゲート１０４の出力は、第３ＡＮＤゲート１０６に供給されて、第３ＡＮＤゲート１０６の出力に第３中間出力を発生する。
【００２５】
方法はステップ２０６へ進み、ここで第３中間出力が論理セルの出力とＯＲ演算されて、主出力を発生する。この模範的実施の形態では、第３ＡＮＤゲー１０６の出力はＯＲゲート１０８に供給され、かつ論理セル出力２０がＯＲゲート１０８に供給されて、境界出力１３０を発生する。ステップ２００から２０６は、図２の補助試験回路１００を表す。
【００２６】
方法はステップ２０８へ進み、ここで、試験モデル９８が自動試験パターン発生器１２４へ転送され、この発生器は第１中間出力が論理レベル１であることを引き起こす論理セル・トランジスタ入力４０に対する第１試験ベクトル１２０を決定する。この模範的実施の形態では、第１中間出力は、第１ＡＮＤゲー１０２の出力である。
【００２７】
方法はステップ２１０へ進み、ここで、自動試験パターン発生器１２４は、第１中間出力の論理レベル０へ遷移を引き起こす論理セル・トランジスタ入力４０に対する第２試験ベクトル１２２を決定する。
【００２８】
それゆえ、集積回路内の電荷分散誤りについて試験する試験ベクトルを自動的に発生させるような上に挙げた利点を満足する電荷分散試験ベクトル発生方法が本発明に従って提供されたことは、明らかである。本発明及びその利点を詳細に説明したが、いうまでもなく、種々の変形実施の形態、置換実施の形態、及び代替実施の形態は、当業者に直ちに明らかでありかつ前掲の特許請求の範囲に定義された本発明の精神と範囲に反することなく行うことができる。
【００２９】
以上の説明に関して更に以下の項を開示する。
【００３０】
（１）  回路に対する電荷分散試験ベクトル発生方法であって、
第１試験ベクトルと第２試験ベクトルとを発生するように動作する自動試験パターン発生器を用意するステップと、
回路の論理セルと補助試験回路とを含む試験モデルを用意するステップであって、前記補助試験回路が放電ＡＮＤゲートと電荷分散ＡＮＤゲートとを含む前記用意するステップと、
前記自動試験パターン発生器による立下がり遷移障害試験ベクトル発生に対する目標として前記放電ＡＮＤゲートの出力を選択するステップと、
前記自動試験パターン発生器を使用して前記試験モデルに対して第１試験ベクトルを発生するステップであって、前記第１試験ベクトルは前記論理セルの放電ノードに入力パターンを供給し、前記放電ＡＮＤゲートは前記第１試験ベクトルに対して論理レベル１に評価する前記第１試験ベクトルを発生するステップと、
前記自動試験パターン発生器を使用して前記試験モデルに対して第２試験ベクトルを発生するステップであって、前記第２試験ベクトルは前記回路に対して最悪電荷分散の挙動を呼び起こす入力パターンを供給し、前記電荷分散ＡＮＤゲートは前記第２試験パターンに対して論理レベル１に評価する前記第２試験ベクトルを発生するステップとを含む電荷分散試験ベクトル発生方法。
【００３１】
（２）  回路に対する電荷分散試験ベクトル発生方法であって、
第１試験ベクトルと第２試験ベクトルとを発生するように動作する自動試験パターン発生器を用意するステップと、
回路の論理セルと補助試験回路とを含む試験モデルを用意するステップと、
前記論理セルの全てのソースに対する入力を論理レベル１にセットするステップであって、入力値は前記自動試験パターン発生器に対する入力パターンを供給する前記セットするステップと、
前記自動試験パターン発生器を使用して前記試験モデルに対して第１試験ベクトルを発生するステップであって、第１試験ベクトルは前記論理セルの放電ノードに入力パターンを供給する前記第１試験ベクトルを前記発生するステップと、
前記回路の接地されたソースに対する入力を論理レベル０にセットするステップと、
前記回路の接地されていないソースに対する入力を論理レベル１にセットするステップと、
前記自動試験パターン発生器を使用して前記試験モデルに対して第２試験ベクトルを発生するステップであって、前記第２試験ベクトルは前記回路に対して最悪電荷分散の挙動を呼び起こす入力パターンを供給する前記第２試験レベルを前記発生するステップとを含む電荷分散試験ベクトル発生方法。
【００３２】
（３）  第２項記載の方法において、前記論理セルはドミノ回路である方法。
【００３３】
（４）  第２項記載の方法において、前記論理セルはダイナミック回路である方法。
【００３４】
（５）  第２項記載の方法において、前記補助試験回路は第１ＡＮＤゲートと、第２ＡＮＤゲートと、第３ＡＮＤゲートと、ＯＲゲートとを含む方法。
【００３５】
（６）  第５項記載の方法であって、前記自動試験パターン発生器による立下がり遷移障害試験ベクトル発生に対して前記第１ＡＮＤゲートの出力を目標にするステップを更に含む方法。
【００３６】
（７）  回路の電荷分散試験方法であって、
出力ノードを論理レベル１にプリチャージするステップと、
接地への経路がソース入力と関連したソース構成要素に対して用意されるような値に前記ソース入力をセットするステップと、
前記回路のソース構成要素を放電させるステップと、
前記出力ノードを論理レベル１にプリチャージするステップと、
接地されたソースが論理レベル０でありかつ他のソースが論理レベル１であるような値にソース入力をセットするステップと、
前記出力ノード値を評価するステップと、
電荷分散誤りを表示する論理レベル０への前記出力ノード値評価に応答して誤り条件を発生するステップとを含む電荷配分試験方法。
【００３７】
（８）  論理セルの電荷分散補正回路に対する試験ベクトル発生方法であって、
第１中間出力を発生するために全ての論理セル・トランジスタ入力を一緒にＡＮＤ演算するステップと、
第２中間出力を発生するために反転接地論理セル・トランジスタ入力を残り論理セル・トランジスタ入力と一緒にＡＮＤ演算するステップと、
第３中間出力を発生するために前記第１中間出力と前記第２中間出力とを一緒にＡＮＤ演算するステップと、
主出力を発生するために前記第３中間出力と前記論理セルの出力とのＯＲ演算をするステップと、
前記第１中間出力が論理レベル１であることを引き起こす前記論理セル・トランジスタ入力に対する第１試験ベクトルを決定するステップと、
前記第１中間出力の論理レベル０へ遷移を引き起こす前記論理セル・トランジスタ入力に対する第２試験ベクトルを決定するステップとを含む試験ベクトル発生方法。
【００３８】
（９）  論理セル試験方法であって、
論理セルに第１試験ベクトルを適用するステップであって、前記第１試験ベクトルは前記論理セル内のノードの放電を最適化するように動作する前記第１試験ベクトルを前記適用するステップと、
前記論理セルに第２試験ベクトルを適用するステップであって、前記第２試験ベクトルは前記論理セル内のノード間の電荷分散を最適化するように動作する前記第２試験ベクトルを前記適用するテップと、
前記論理セルに対する電荷分散補正回路の故障状態を決定するために前記論理セルからの主出力を測定するステップとを含む論理セル試験方法。
【００３９】
（１０）  第９項記載の方法において、前記第１試験ベクトルは前記論理セル内のノードの放電を最少限にするように動作する方法。
【００４０】
（１１）  第９項記載の方法において、前記第２試験ベクトルは前記論理セル内のノード間の電荷分散を最大限にするように動作する方法。
【００４１】
（１２）  第９項記載の方法であって、
第１集積回路ベクトルを発生するステップと、
前記論理セルを含む集積回路に前記第１集積回路ベクトルを適用するステップとを更に含み、
前記集積回路は前記論理セルにおいて前記第１試験ベクトルを発生するために前記第１集積回路ベクトルを処理する
方法。
【００４２】
（１３）  第１２項記載の方法であって、
第２集積回路ベクトルを発生するステップと、
前記論理セルを含む前記集積回路に前記第２集積回路ベクトルを適用するステップとを更に含み、
前記集積回路は前記論理セルにおいて前記第２試験ベクトルを発生するために前記第２集積回路ベクトルを処理し、
前記方法であって、
前記セルに対する電荷分散補正回路の故障状態を決定するために前記集積回路からの主出力を測定するステップを更に含む方法。
【００４３】
（１４）  回路に対する電荷分散試験ベクトル発生方法が提供され、前記方法は第１試験ベクトル１２０及び第２試験ベクトル１２２を発生するように動作する自動試験パターン発生器を用意するステップを含む。前記方法は、回路の論理セルと補助試験回路１００とを含む試験モデル９８を用意するステップを更に含み、ここで補助試験回路１００は放電ＡＮＤゲート１０２と電荷分散ＡＮＤゲート１０４とを含む。前記方法は、次いで、自動試験パターン発生器１２４による立下がり遷移障害試験ベクトル発生に対する目標として放電ＡＮＤゲート１０２の出力を選択するステップを含む。前記方法は、次いで、自動試験パターン発生器１２４を使用して試験モデル９８に対して第１試験ベクトル１２０を発生するステップを含み、ここで第１試験ベクトル１２０は論理セルの放電ノードに入力パターンを供給する。更に、放電ＡＮＤゲート１０２は、第１試験ベクトル１２０に対して論理レベル１に評価する。前記方法は、次いで、自動試験パターン発生器１２４を使用して試験モデル９８に対して第２試験ベクトル１２２を発生するステップを含み、ここで第２試験ベクトル１２２は論理セルに対して最悪電荷分散の挙動を呼び起こす入力パターンを供給する。更に、電荷分散ＡＮＤゲート１０４は、第２試験ベクトル１２２に対して論理レベル１に評価する。
【図面の簡単な説明】
【図１】本発明の１実施の形態に従って試験することができる電荷分散補正回路を備えた論理セルの回路図である。
【図２】本発明の１実施の形態に従って補助試験回路を備えた図１の論理セルに対する試験モデルの回路図である。
【図３】本発明の１実施の形態に従う試験ベクトル発生方法の流れ図である。
【符号の説明】
１０  論理セル
１２  電源
１４  プリチャージトランジスタ
１６  トランジスタ回路網
２０  主出力
２１  電荷分散補正回路
４０  入力信号
６０  初期記憶ノード
６２  ノード
６４  ノード
６６  ノード
９８  試験モデル
１００  補助試験回路
１０２  第１ＡＮＤゲート
１０４  第２ＡＮＤゲート
１０８  境界出力
１２０  第１試験ベクトル
１２２  第２試験ベクトル
１２４  自動試験パターン発生器
１３０  境界出力
【図１】
2005037126.tif 000003
【図２】
2005037126.tif 000004
【図３】
2005037126.tif 000005