(57)【要約】  【課題】  共振周波数を調整することができる薄膜バルク波素子を備える半導体装置をより小型化する。  【解決手段】  半導体装置１は、薄膜バルク波素子１０、共振周波数調整部１１、ワイヤ１２、酸化シリコン層１３及びシリコン基板１４を備えている。薄膜バルク波素子１０は、上部電極１００と下部電極１０１とで圧電体薄膜１０２を挟んだ構成をとっている。酸化シリコン層１３を挟んで圧電体薄膜１０２に対向する部分にはキャビティ１４０が設けられている。共振周波数調整部１１は可変電圧電源１１０と可変容量ダイオード１１１を備えている。可変容量ダイオード１１１はｐ型領域１１１ｐとｎ型領域１１１ｎを備え、可変容量ダイオード１１１はｐ型領域１１１ｐをｎ型領域１１１ｎより低電圧とすることで形成されるｐｎ接合での容量を変化させて、薄膜バルク波素子１０の共振周波数を調整する。  【選択図】  図１
2005286658.tif 000002
【特許請求の範囲】
【請求項１】
薄膜バルク波素子を備える半導体装置であって、
前記薄膜バルク波素子に接続されている可変容量素子を備え、
前記薄膜バルク波素子と前記可変容量素子とは同一基板上に形成されており、
前記可変容量素子の容量が調整されることによって前記薄膜バルク波素子の共振周波数が調整される
ことを特徴とする半導体装置。
【請求項２】
前記可変容量素子はバラクタダイオードである
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記薄膜バルク波素子は、貫通孔を有する圧電体薄膜と当該圧電体薄膜を挟む一対の電極とを備え、
前記バラクタダイオードは一対の電極を備え、
前記貫通孔は前記バラクタダイオードの一方の電極上に形成されており、
前記薄膜バルク波素子の一方の電極と前記バラクタダイオードの一方の電極とが前記貫通孔を経由して接続されている
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記可変容量素子は、一対の電極を備え、
当該一対の電極の少なくとも一方は可撓性を有する可撓性電極であって、
両電極間の電位差に応じて生じる静電力に応じて前記可撓性電極が変形することによって電極間の距離を変化させて、前記可変容量素子の静電容量が調整される
ことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記薄膜バルク波素子と前記基板との間に間隙を設けるスペーサを備える
ことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記可変容量素子は、一対の電極を備え、
当該一対の電極の少なくとも一方は弾性支持部材によって支持されており、
両電極間の電位差に応じて生じる静電力に応じて前記弾性支持部材が弾性変形することによって電極間の距離を変化させて、前記可変容量素子の静電容量が調整される
ことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜バルク波素子を備える半導体装置に関し、特に、薄膜バルク波素子の共振周波数を調整することができる半導体装置に関する。
【背景技術】
【０００２】
近年、高周波で動作する共振器や濾波器として、圧電体薄膜と電極膜により電気信号を弾性波に変換して、共振や濾波を行う薄膜バルク波素子が注目されている（例えば、非特許文献１、２）。この薄膜バルク波素子の共振周波数は、圧電体膜厚や電極膜厚、電極面積によって調整することができる。しかしながら、この方法では製造上のバラツキが大きく品質が安定しない。
【０００３】
このような問題に対して、例えば、可変容量キャパシタを用いて薄膜バルク波素子の共振周波数を調整する技術が開示されている（特許文献１）。
【非特許文献１】T.W.Grundkowski et al., “Fundamental-mode VHF/UHF miniature acoustic resonators and filters on silicon”, Applied Physics Letters, 37(11), 1, Dec(1980).
【非特許文献２】日本学術振興会弾性波素子技術第１５０委員会編、「弾性波素子技術ハンドブック」、オーム社、平成３年、第II編第３章ｐｐ．１２５−１２８。
【特許文献１】特開平９−１３０２００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
薄膜バルク波素子は、高周波で無線通信する携帯機器への適用が期待されているためできる限り小型化されるのが望ましい。しかしながら、上記従来技術の構成によると可変容量キャパシタを付加する分だけ共振器や濾波器が物理的に大きなものとなってしまう、という問題がある。
本発明は、上述のような問題に鑑みてなされたものであって、共振周波数を調整することができる薄膜バルク波素子であって、より小型の薄膜バルク波素子を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明に係る半導体装置は、薄膜バルク波素子を備える半導体装置であって、前記薄膜バルク波素子に接続されている可変容量素子を備え、前記薄膜バルク波素子と前記可変容量素子とは同一基板上に形成されており、前記可変容量素子の容量が調整されることによって前記薄膜バルク波素子の共振周波数が調整されることを特徴とする。
【発明の効果】
【０００６】
このようにすれば、薄膜バルク波素子を備える半導体装置に、その共振周波数を調整する回路を更に集積することによって、当該半導体装置をより小型化することができる。
例えば、前記可変容量素子はバラクタダイオードとすれば良い。特に、前記薄膜バルク波素子は、貫通孔を有する圧電体薄膜と当該圧電体薄膜を挟む一対の電極とを備え、前記バラクタダイオードは一対の電極を備え、前記貫通孔は前記バラクタダイオードの一方の電極上に形成されており、前記薄膜バルク波素子の一方の電極と前記バラクタダイオードの一方の電極とが前記貫通孔を経由して接続されているとすれば、基板上の実装面積を低減して半導体装置を更に小型化することができる。また、薄膜バルク波素子とバラクタダイオードとを接続する線長を短縮して、線抵抗を低減することができる。従って、薄膜バルク波素子の共振特性を向上させることができる。更に、フィルタの挿入損失を低減することができる。
【０００７】
また、例えば、前記可変容量素子は、一対の電極を備え、当該一対の電極の少なくとも一方は可撓性を有する可撓性電極であって、両電極間の電位差に応じて生じる静電力に応じて前記可撓性電極が変形することによって電極間の距離を変化させて、前記可変容量素子の静電容量が調整されるとしても良い。更に、前記薄膜バルク波素子と前記基板との間に間隙を設けるスペーサを備えるとすれば、基板中にキャビティを設ける必要がなくなるので、基板厚を低減して更に半導体装置を小型化することができる。
【０００８】
また、例えば、前記可変容量素子は、一対の電極を備え、当該一対の電極の少なくとも一方は弾性支持部材によって支持されており、両電極間の電位差に応じて生じる静電力に応じて前記弾性支持部材が弾性変形することによって電極間の距離を変化させて、前記可変容量素子の静電容量が調整されるとしても良い。
また、本発明に依れば、同一基板上に薄膜バルク波素子と可変容量素子とを形成するので、シリコン基板を用いる場合には、その温度特性を共通にすることができる。従って、基板の温度変化に起因する共振周波数の変動を抑制する温度補償効果を奏することができる。更に、一連のプロセスにて薄膜バルク波素子と可変容量素子とを形成することができるので、歩留まりを高めてコストを低減することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明に係る半導体装置の実施の形態について、図面を参照しながら説明する。
［１］  第１の実施の形態
［１−１］  半導体装置の構成
図１は、本実施の形態に係る半導体装置の断面図である。図１に示されるように、半導体装置１は、薄膜バルク波素子１０、共振周波数調整部１１、ワイヤ１２、酸化シリコン（SiO2）層１３及びシリコン基板１４を備えている。薄膜バルク波素子１０は、上部電極１００と下部電極１０１とで圧電体薄膜１０２を挟んだ構成をとっており、電圧Vinが両電極に印加される。酸化シリコン層１３を挟んで圧電体薄膜１０２に対向する部分にはキャビティ１４０が設けられている。
【００１０】
また、共振周波数調整部１１は可変電圧電源１１０と可変容量ダイオード（バラクタダイオード）１１１を備えている。可変容量ダイオード１１１は、シリコン基板１４中にｐ型領域１１１ｐを形成した後、当該ｐ型領域１１１ｐ中にさらにｎ型領域１１１ｎが形成されて成る。可変容量ダイオード１１１はｐ型領域１１１ｐをｎ型領域１１１ｎより低電圧とすることで形成されるｐｎ接合での容量をこれらの間の電位差を変えることによって変化させることができる。
【００１１】
当該接合容量Ｃｊと電位差Ｖとの関係は次式の通りである。
【００１２】
【数１】
2005286658.tif 000003
ここで、Ｃ0はＶ＝０のときの接合容量、φ0は拡散電位又は接触電位、ｎはｐｎ接合付近の不純物濃度分布によって決まる容量変化率である。ショットキー接合型や拡散型の共振周波数調整部の場合、容量変化率ｎは１／２から１／３程度であり、いわゆる超階段接合では１／２から７程度である。
【００１３】
［１−２］  半導体装置１の等価回路
図２は、半導体装置１の等価回路を示す回路図である。図２に示されるように、半導体装置１の等価回路は、薄膜バルク波素子１０の等価回路と共振周波数調整部１１の回路を並列に接続した回路となっている。また、薄膜バルク波素子１０の等価回路は、抵抗Ｒ1、キャパシタＣ1、コイルＬ1の順に直列に接続した回路とキャパシタＣ0とを並列に接続した回路となっている。共振周波数調整部１１は、可変容量ダイオード１１１と可変電圧電源１１０を並列に接続した回路となっている。
【００１４】
薄膜バルク波素子１０の共振周波数はキャパシタＣ1とコイルＬ1とによって、言い換えると圧電体薄膜１０２、電極１００、１０１及び酸化シリコン層１３の音速と膜厚によって決定される。また、反共振周波数はキャパシタＣ0、Ｃ1とコイルＬ1とによって決定される。
このうちキャパシタＣ0の容量は、次式に示されるように、電極１００、１０１の面積Ｓと圧電体薄膜１０２の誘電率εと膜厚ｔによって決定される。
【００１５】
【数２】
2005286658.tif 000004
しかしながら、実際には、圧電体薄膜１０２の膜厚は共振周波数によって決定され、圧電体薄膜１０２の誘電率は調整することができないので、キャパシタＣ0の容量は専ら電極１００、１０１の面積によって決定されることになる。
【００１６】
本実施の形態においては、可変電圧電源１１０の電圧を調整することによって可変容量ダイオード１１１の容量を変化させるので、キャパシタＣ0と可変容量ダイオード１１１の合成容量を調整して薄膜バルク波素子１０の共振周波数を調整することができる。
［１−３］  半導体装置１の製造方法
次に、半導体装置１の製造方法について説明する。
【００１７】
（１）  可変容量ダイオード１１１の形成
可変容量ダイオード１１１の形成方法について説明する。
先ず、ノンドープ又は不純物濃度の低いシリコン基板１４に酸化シリコン層１３を形成した後、フォトリソグラフィによってパターニングして、可変容量ダイオード１１１を形成する箇所の酸化シリコン層をエッチングする。次いで、ホウ素（Ｂ）等の不純物をドーピングしてｐ型領域１１１ｐを形成する。
【００１８】
更に、ｐ型領域１１１ｐが露出している部分に酸化シリコン層を形成した後、形成すべきｎ型領域１１１ｎに対応する箇所の酸化シリコン層をエッチングし、リン（Ｐ）等の不純物をドーピングしてｎ型領域１１１ｎを形成する。このように可変容量ダイオード１１１が形成される。
なお、高濃度の不純物を更にドーピングすることにって、電極との良好なオーミック接合を得ることもできる。
【００１９】
（２）  キャビティ１４０の形成
次に、キャビティ１４０の形成方法について説明する。
先ずシリコン基板１４のキャビティを形成すべき箇所を残すように、リソグラフィ技術によりマスクをパターニングし、エッチングを行ってキャビティ１４０を形成する。なお、このエッチングはウェットエッチングでも反応性プラズマエッチングでも良い。
【００２０】
（３）  薄膜バルク波素子１０の形成
次に、薄膜バルク波素子１０の形成方法について説明する。
先ず、上述のようにして形成したキャビティ１４０を酸化亜鉛（ZnO）やリンシリケートガラス（Phosphosilicate Glass(PSG)）等で埋めて犠牲層とする。なお、犠牲層の上面を研磨してキャビティ１４０の上面とシリコン基板１４の上面とが平滑に繋がるようにしても良い。
【００２１】
上述のようにして可変容量ダイオード１１１と犠牲層とを形成したシリコン基板１４に酸化シリコン層１３を形成した後、前記犠牲層をエッチングによって除去するための穴と、可変容量ダイオード１１１に電極を接合するための穴とを前記酸化シリコン層１３に形成する。更に、酸化シリコン層１３上に下部電極１０１を形成する。なお、シリコン基板１４を平面視すると、前記犠牲層を除去するための穴は下部電極１０１に覆われていない。
【００２２】
次に、下部電極１０１上に圧電体薄膜１０２を形成する。圧電体薄膜１０２の材料としては窒化アルミニウム（AlN）や酸化亜鉛、ＰＺＴ（lead zirconate titanate）、ＰＬＺＴ（lead lanthanum zirconate titanate）、チタン酸鉛（lead titanate、PbTiO3）或いはＰＬＴ（lead lanthanum titanate、(Pb,La)Tio3）等を用いれば良い。圧電体薄膜１０２の形成方法はスパッタリング法、ＣＶＤ（Chemical Vapor Deposition）法、レーザーアブレーション法等を用いれば良い。パターニングはマスク成膜法（マスクスパッタ法等）或いは成膜後の反応性エッチングにより形成すれば良い。
【００２３】
圧電体薄膜１０２を形成した後、上部電極１００としてアルミニウム（Al）等の金属膜を形成してパターニングする。このパターニングはマスク成膜或いは反応性エッチングによって行えば良い。
（４）  犠牲層の除去
薄膜バルク波素子１０を形成した後、エッチングにより犠牲層を除去してキャビティ１４０を形成する。前述した犠牲層エッチング用の穴を用いて、ウェットエッチング或いは反応性エッチングによって犠牲層を除去する。この場合において、他の部分にエッチングのダメージが及ぶことが予想される場合には、予めエッチング防止層を形成した後、犠牲層エッチング用の穴を形成してエッチングを行い、エッチング防止層を除去するとしても良い。
【００２４】
（５）  薄膜バルク波素子１０と可変容量ダイオード１１１との接続
犠牲層を除去した後、ワイヤボンディングによって薄膜バルク波素子１０と可変容量ダイオード１１１とを接続すると、本実施の形態に係る半導体装置１が完成する。
［１−４］  半導体装置１の特性評価
次に、本実施の形態に係る半導体装置１の特性を評価したので、その評価結果について説明する。本評価に用いた半導体装置１は圧電体薄膜１０２の材料として窒化アルミニウムを、下部電極１０１の材料としてモリブデン（Mo）を、上部電極１００の材料としてアルミニウム又はアルミニウム合金を用いている。また、圧電体薄膜１０２の膜厚は０．６μｍ、下部電極１０１の膜厚は０．１μｍ、上部電極の膜厚は０．１μｍである。上部電極１００と下部電極１０１との互いに対向する部分の面積は５０×５０μｍ2である。
【００２５】
圧電体薄膜１０２中の音速は、成膜条件に依存して多少変化するが、１００００ｍ／ｓから１１０００ｍ／ｓ程度である。上部電極１００と下部電極１０１の等価的な音速は５０００ｍ／ｓから６０００ｍ／ｓである。また、図２に示した等価回路に直せば、キャパシタＣ0の容量が０．４ｐＦ、キャパシタＣ1の容量が０．０１ｐＦ、コイルＬ1のインダクタンスが０．７７ｎＨ、抵抗素子Ｒ1の抵抗値が３Ω程度である。
【００２６】
（１）  半導体装置１単体の特性
図３は、可変容量ダイオード１１１の容量毎の薄膜バルク波素子１０の共振特性を示すグラフである。先述のように、可変容量ダイオード１１１の容量を変化させると等価回路のキャパシタＣ0との合成容量が変化するので、薄膜バルク波素子１０の共振特性が変化する。図３において、グラフ２０は可変容量ダイオード１１１の容量が２ｐＦの場合、グラフ２１、２２及び２３はそれぞれ可変容量ダイオード１１１の容量が４ｐＦ、６ｐＦ及び８ｐＦの場合の薄膜バルク波素子１０の共振特性を表わしている。図３に示されるように、可変容量ダイオード１１１の容量が増加するにつれて薄膜バルク波素子１０の反共振周波数が低い周波数へと遷移する。
【００２７】
（２）  半導体装置１を用いたラダー型フィルタの特性
次に、本実施の形態に係る半導体装置１を用いたラダー型フィルタの特性について説明する。先ず、図４は、ラダー型フィルタの構成を示す模式図である。図４において、ラダー型フィルタ３は２つの薄膜バルク波素子３０、３１を接続した２入力２出力のフィルタである。また、回路３１ｅは薄膜バルク波素子３１の等価回路である。
【００２８】
図５は、このようなラダー型フィルタのフィルタ特性を可変容量ダイオードの静電容量ごとに示すグラフである。図５において、グラフ４０からグラフ４３はそれぞれ可変容量ダイオードの容量が２ｐＦ、４ｐＦ、６ｐＦ及び８ｐＦの場合のフィルタ特性を表わしている。図５に示されるように、可変容量ダイオードの容量が小さいほど高周波数域に向かって通過帯域が広くなることが分かる。また、抑圧特性も可変容量ダイオードの容量に応じて変化することが分かる。
【００２９】
［１−５］  第１の実施の形態の変形例
上記においては、ワイヤボンディングによって薄膜バルク波素子１０と可変容量ダイオード１１１とを接続する場合について説明したが、これに代えて次のようにしても良い。
図６は、薄膜バルク波素子１０と可変容量ダイオード１１１とを電極によって接続する変形例を示す断面図である。図６に示されるように、半導体装置５は、薄膜バルク波素子５０、共振周波数調整部５１、酸化シリコン層５３及びシリコン基板５４を備えている。上記実施の形態と同様に、薄膜バルク波素子５０は上部電極５００、下部電極５０１及び圧電体薄膜５０２を備えている。また、共振周波数調整部５１は可変電圧電源５１０と可変容量ダイオード５１１とを備えている。
【００３０】
前記圧電体薄膜１０２とは異なって、圧電体薄膜５０２は可変容量ダイオード５１１を覆っている。また、圧電体薄膜５０２の可変容量ダイオード５１１上にはヴィアホール５０２ｖが設けられており、上部電極５００と可変容量ダイオード５１１のｐ型領域５１１ｐが当該ヴィアホール５０２ｖを介して電気的に接続されている。また、下部電極５０１は、前記下部電極１０１と同様に、可変容量ダイオード５１１のｎ型領域５１１ｎと電気的に接続されている。
【００３１】
このようにすれば、ワイヤボンディングに依らなくとも、上部電極形成プロセスにおいて同時に薄膜バルク波素子５０と可変容量ダイオード５１１とを接続することができる。
［２］  第２の実施の形態
本発明の第２の実施の形態について説明する。上記第１の実施の形態においては、可変容量ダイオードを用いて薄膜バルク波素子の共振周波数を調整するとしたが、これに代えて、本実施の形態においては強誘電体キャパシタを用いて薄膜バルク波素子の共振周波数を調整する。
【００３２】
図７は、強誘電体キャパシタに電圧を印加した場合の蓄積電荷の変化を示すグラフである。図７において、縦軸は強誘電体キャパシタに蓄積される電荷量を、横軸は強誘電体キャパシタに印加される電圧を示している。図７に示されるように、強誘電体キャパシタに蓄積される電荷は印加電圧に応じてヒステリシス曲線を描くように変化する。すなわち、強誘電体キャパシタは電圧が印加されなくなった後でも蓄積電荷を保持することができる。
【００３３】
図８は、強誘電体キャパシタに印加する電圧と強誘電体キャパシタの静電容量との関係を示すグラフである。図８において、縦軸は強誘電体キャパシタの静電容量であって最大静電容量が１．０となるように規格化した規格化容量、横軸は強誘電体キャパシタに印加する電圧を規格化した規格化電圧を示している。図８に示されるように、強誘電体キャパシタの静電容量も印加電圧に関してヒステリシス特性を有しており、電圧が印加されていない状態でも静電容量を保持することができる。保持される静電容量は、強誘電体キャパシタの分極処理、初期印加電圧等によって調整することができる。
【００３４】
従って、強誘電体キャパシタと薄膜バルク波素子を組み合わせれば、強誘電体キャパシタに印加する電圧を調整することによって強誘電体キャパシタの静電容量を調整することができるので、薄膜バルク波素子の共振周波数を調整することができる。
［３］  第３の実施の形態
次に、本発明の第３の実施の形態について説明する。上記第１の実施の形態においては、可変容量ダイオードを用いて薄膜バルク波素子の共振周波数を調整するとしたが、本実施の形態においては、これに代えて、静電力を用いた可変容量素子を用いて薄膜バルク波素子の共振周波数を調整する。
【００３５】
［３−１］  可変容量素子の構成
先ず、本実施の形態に係る可変容量素子の構成について説明する。図９は、本実施の形態に係る可変容量素子の構成を示す断面図である。図９に示されるように、可変容量素子６は、シリコン基板６０、金属膜６１、誘電膜６２、下部電極６３ａ〜６３ｃ、上部電極６４及び可変電圧電源６５を備えている。上部電極６４と下部電極６３ｂとの間には間隔ｄ１のエアギャップがあり、上部電極６４と下部電極６３ｂとに印加される電圧の大きさに応じて間隔ｄ１が変化することによって、上部電極６４と下部電極６３ｂとによって保持される静電容量が変化する。
【００３６】
［３−２］  可変容量素子６の製造方法
可変容量素子６は、いわゆるＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いて作成される。図１０は、可変容量素子６の製造工程を示す図である。図１０において、（ａ）から（ｅ）へ向かう順に製造工程が進行する。先ず、図１０（ａ）に示されるように、シリコン基板６０上に接地用の金属膜６１を形成し、更に、金属膜６１上に誘電体膜６２を形成する。ここで、誘電体膜６２は、例えば、酸化シリコン膜である。
【００３７】
次に、図１０（ｂ）に示されるように、誘電体膜６２上に金属膜を形成する。ここで、当該金属膜の材料は、例えば、アルミニウムである。そして、当該金属膜をフォトリソグラフィ技術によってパターニングして、下部電極６３ａ〜６３ｃを形成する。そして、図１０（ｃ）に示されるように、下部電極６３ａ〜６３ｃ上に有機膜を形成し、パターニングする。当該有機膜は犠牲層として後に除去される。
【００３８】
図１０（ｄ）に示されるように、有機膜を形成した後、当該有機膜上に金属膜を形成し、パターニングして上部電極６４を形成する。最後に、図１０（ｅ）に示されるように、有機膜を除去して可変容量素子６が完成する。当該可変容量素子６を薄膜バルク波素子と、例えば、ワイヤボンディングにて組み合わせて半導体装置とすることによって、上述と同様、薄膜バルク波素子の共振周波数を調整することができる。
【００３９】
［４］  第４の実施の形態
次に、本発明の第４の実施の形態について説明する。本実施の形態に係る半導体装置は上記第３の実施の形態に係る半導体装置と概ね同様の構成を備える一方、薄膜バルク波素子と可変容量素子との接続方法において相違を有している。
図１１は、本実施の形態に係る半導体装置の構成を示す断面図である。図１１に示されるように、半導体装置７は、薄膜バルク波素子７０、可変容量素子７１、酸化シリコン層７３及びシリコン基板７４を備えている。薄膜バルク波素子７０は、上部電極７００と下部電極７０１とで圧電体薄膜７０２を挟んだ構成をとっており、電圧Vinが両電極に印加される。シリコン基板７４の絶縁層７３を挟んで圧電体薄膜７０２に対向する部分にはキャビティ７４０が設けられている。
【００４０】
可変容量素子７１は可変電圧電源７１０に接続されており、可変電圧電源７１０によって印加される電圧の高低により上部電極７００と下部電極７０１との間隔を変化させて、その静電容量を変化させる。これによって、薄膜バルク波素子７０の共振周波数が調整される。また、このようにすれば、薄膜バルク波素子７０の上部電極７００と可変容量素子７１の上部電極７００とを同一プロセスにて形成することができるのでプロセスコストを低減することができる。
【００４１】
［５］  第５の実施の形態
次に本発明の第５の実施の形態について説明する。本実施の形態に係る半導体装置は、上記第４の実施の形態に係る半導体装置と概ね同様の構成を備える一方、薄膜バルク波素子の構成において相違している。
図１２は、本実施の形態に係る半導体装置の構成を示す断面図である。図１２に示されるように、半導体装置８は、薄膜バルク波素子８０、可変容量素子８１、酸化シリコン層８３及びシリコン基板８４を備えている。薄膜バルク波素子８０は、上部電極８００ａ、８００ｂと下部電極８０１とで圧電体薄膜８０２を挟んだ構成をとっている。下部電極８０１と酸化シリコン層８３との間にはキャビティ８４０が設けられている。
【００４２】
可変容量素子８１は可変電圧電源８１０に接続されており、可変電圧電源８１０によって印加される電圧の高低により下部電極８０１と電極８１１との間隔を変化させて、その静電容量を変化させる。これによって、薄膜バルク波素子８０の共振周波数が調整される。また、このようにすれば、薄膜バルク波素子８０の上部電極８００と可変容量素子８１の上部電極８００とを同一プロセスにて形成することができるのでプロセスコストを低減することができる。また、シリコン基板８４にキャビティを形成する必要がないという意味においてもプロセスコストを低減することができる。
【００４３】
［６］  第６の実施の形態
次に、本発明の第６の実施の形態について説明する。本実施の形態に係る半導体装置は可変容量素子の構成に特徴を有する。図１３は、本実施の形態に係る可変容量素子の構成を示す模式図である。図１３に示されるように、本実施の形態に係る可変容量素子９は、枠体９０、スプリング９１、９５、可動電極９２、９４及び可変電圧電源９３を備えている。可動電極９２、９４は櫛型の電極であって、それぞれスプリング９１、９５を介して枠体９０に取り付けられている。可動電極９２、９４間の距離は可変電圧電源９３によって印加される電圧の高さに応じて変化するので、この変化に応じて可動電極９２、９４が構成するキャパシタの静電容量が変化する。従って、この静電容量の変化を利用して薄膜バルク波素子の共振周波数を調整することができる。
【００４４】
［７］  変形例
以上、本発明を実施の形態に基づいて説明してきたが、本発明が上述の実施の形態に限定されないのは勿論であり、以下のような変形例を実施することができる。
（１）  上記第１の実施の形態において説明した可変容量ダイオードの製造方法に代えて、次のようにして可変容量ダイオードを製造するとしても良い。すなわち、ｎ+半導体基板にｎ型のエピタキシャル成長をさせ、その表面を保護するために酸化シリコン膜を形成し、フォトレジスト法によって酸化シリコン膜に窓穴を空ける。ドーピングイオン注入法を用いて当該窓穴からｎ型不純物を注入し、更にｐｎ接合を形成するためにｐ型不純物を熱処理により注入し拡散させる。その後、電極材料となる金属を蒸着によって形成し、電極部分のみを残して除去する。
【産業上の利用可能性】
【００４５】
本発明に係る半導体装置は、薄膜バルク波素子の共振周波数を調整することができる半導体装置として有用である。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施の形態に係る半導体装置の断面を示す模式図である。
【図２】本発明の第１の実施の形態に係る半導体装置の等価回路を示す回路図である。
【図３】本発明の第１の実施の形態に係る半導体装置の可変容量ダイオード１１１の静電容量毎の薄膜バルク波素子１０の共振特性を示すグラフである。
【図４】薄膜バルク波素子を用いたラダー型フィルタの構成を示す模式図である。
【図５】図４に示されるラダー型フィルタのフィルタ特性を可変容量ダイオードの静電容量毎に示すグラフである。
【図６】本発明の第１の実施の形態の変形例であって、薄膜バルク波素子１０と可変容量ダイオード１１１を電極によって接続する構成を示す断面図である。
【図７】強誘電体キャパシタに電圧を印加した場合の蓄積電荷の変化を示すグラフである。
【図８】強誘電体キャパシタに印加される電圧と強誘電体キャパシタの静電容量との関係を示すグラフである。
【図９】本発明の第３の実施の形態に係る可変容量素子の構成を示す断面図である。
【図１０】本発明の第３の実施の形態に係る可変容量素子の製造工程を示す図である。
【図１１】本発明の第４の実施の形態に係る半導体装置の構成を示す断面図である。
【図１２】本発明の第５の実施の形態に係る半導体装置の構成を示す断面図である。
【図１３】本発明の第６の実施の形態に係る半導体装置が備える可変容量素子の構成を示す断面図である。
【符号の説明】
【００４７】
１、５、６、７、８………………………………半導体装置
３……………………………………………………ラダー型フィルタ
９、７１、８１……………………………………可変容量素子
１０、３０、３１、５０、７０、８０…………薄膜バルク波素子
１１、５１…………………………………………共振周波数調整部
１２…………………………………………………ワイヤ
１３、５３、７３、８３…………………………酸化シリコン層
１４、５４、６０、７４、８４…………………シリコン基板
３１ｅ………………………………………………薄膜バルク波素子等価回路
６１…………………………………………………金属膜
６２…………………………………………………誘電膜
６３ａ〜６３ｃ、１０１、７０１………………下部電極
６４、１００、７００、８００ａ、８００ｂ…上部電極
６５、９３、１１０、５１０、８１０…………可変電圧電源
９０…………………………………………………枠体
９１、９５…………………………………………スプリング
９２、９４…………………………………………可動電極
１０２、７０２、８０２…………………………圧電体薄膜
１１１、５１１……………………………………可変容量ダイオード
１１１ｐ、５１１ｐ………………………………ｐ型領域
１１１ｎ、５１１ｎ………………………………ｎ型領域
１４０、５４０、７４０…………………………キャビティ
５０２ｖ……………………………………………ヴィアホール
８１１………………………………………………電極
Ｃ0、Ｃ0p、Ｃ1、Ｃ1p…………………………コンデンサ
Ｌ1、Ｌ1p…………………………………………コイル
Ｒ1、Ｒ1p…………………………………………抵抗素子
【図１】
2005286658.tif 000005
【図２】
2005286658.tif 000006
【図３】
2005286658.tif 000007
【図４】
2005286658.tif 000008
【図５】
2005286658.tif 000009
【図６】
2005286658.tif 000010
【図７】
2005286658.tif 000011
【図８】
2005286658.tif 000012
【図９】
2005286658.tif 000013
【図１０】
2005286658.tif 000014
【図１１】
2005286658.tif 000015
【図１２】
2005286658.tif 000016
【図１３】
2005286658.tif 000017