(57)【要約】【課題】  アクティブマトリックス型の液晶表示装置において、アクティブ基板と対向基板との合わせずれに起因する開口率の変動を低減する。【解決手段】  補助容量電極６の左側の引出電極部６ａの先端部および下側の引出電極部６ｄは、その間の切欠部７以外の領域における画素電極２の下辺部と重ね合わされている。また、ソース電極１７は、切欠部７およびその両側の領域における画素電極２の下辺部のほぼ全域と重ね合わされている。そして、画素電極２の下辺部のエッジとブラックマスクの開口部８の下辺部のエッジとの間にソース電極１７の上側のエッジが配置され、これにより、アクティブ基板１と対向基板との合わせずれに起因する開口率の変動を低減することができる。【選択図】  図１
2005091406.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に配置された複数の画素電極と、前記各画素電極に接続されたソース電極を有する薄膜トランジスタと、前記各薄膜トランジスタのゲート電極に走査信号を供給する走査ラインと、前記各薄膜トランジスタのドレイン電極にデータ信号を供給するデータラインと、前記各画素電極と重ね合わされた部分により補助容量部を形成する補助容量電極とを備えた液晶表示装置において、前記補助容量電極は前記ゲート電極の近傍の所定の領域以外の領域における前記画素電極の周辺部と重ね合わされ、前記ソース電極は少なくとも前記所定の領域における前記画素電極の一辺部と重ね合わされていることを特徴とする液晶表示装置。
【請求項２】
請求項１に記載の発明において、前記ソース電極は前記画素電極の一辺部のほぼ全長と重ね合わされていることを特徴とする液晶表示装置。
【請求項３】
請求項１または２に記載の発明において、前記画素電極の一辺部のエッジはそれに対応する前記補助容量電極の外側に配置されていることを特徴とする液晶表示装置。
【請求項４】
請求項３に記載の発明において、前記ソース電極の前記画素電極の一辺部と対向する他辺部側のエッジはそれに対応する前記補助容量電極の内側に配置されていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は液晶表示装置に関する。
【背景技術】
【０００２】
従来のアクティブマトリックス型の液晶表示装置には、アクティブ基板上に、マトリックス状に配置された複数の画素電極と、各画素電極に接続されたソース電極を有する薄膜トランジスタと、各薄膜トランジスタのゲート電極に走査信号を供給する走査ラインと、各薄膜トランジスタのドレイン電極にデータ信号を供給するデータラインと、各画素電極と重ね合わされた部分により補助容量部を形成する補助容量電極とが設けられたものがある（例えば、特許文献１参照）。
【０００３】
この特許文献１において、補助容量電極は、画素電極の周縁部に沿って走査ラインと平行な水平部と該水平部に垂直な垂直部により形成され、当該画素電極に接続される薄膜トランジスタ近傍に切欠部を有するほぼ方形枠状に形成されている。この場合、画素電極に沿って形成された補助容量電極は、各辺において、画素電極の一辺部と重ね合わされ、且つ、その外側のエッジは画素電極の一辺部の外側に配置されている。
【０００４】
【特許文献１】特開平８−２２０５６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、液晶表示装置では、光漏れを防止するために、アクティブ基板に対向して配置された対向基板の内面にブラックマスクが設けられている。この場合、アクティブ基板と対向基板とを貼り合わせた状態では、光漏れを防止するために、走査ラインの近傍における画素電極の一辺部のエッジがそれに対応するブラックマスクの開口部のエッジと同じ位置かそれよりも外側（ブラックマスク内）に配置されるようにする必要がある。したがって、アクティブ基板と対向基板とを貼り合わせる際の合わせ精度が例えば３〜４μｍであるとすると、走査ラインの近傍における画素電極の一辺部のエッジとそれに対応するブラックマスクの開口部のエッジとの間隔を、少なくとも合わせ精度と同程度、すなわち、３〜４μｍ程度以上に設定する必要が生じる。
【０００６】
この場合、上記特許文献１には図示されていないが、前段（後段でも可）の画素電極に接続される走査ライン側では、ブラックマスクの開口部を補助容量電極の幅内に位置付ける。これは、アクティブ基板と対向基板との合わせずれが最大で３〜４μｍあるため、この合わせずれ分だけブラックマスクの開口部を補助容量電極の内側に位置付けると開口率が低減してしまうが、補助容量電極を遮光性金属材料で形成し、ブラックマスクの開口部を補助容量電極の幅内に位置付けて補助容量電極の端部が遮光膜の端部となるようにすることにより、その分、開口率を増大することができるからである。
【０００７】
ここで、補助容量電極の当該画素電極に接続される走査ライン側との対向辺部において、上記の如く、ブラックマスクの開口部を補助容量電極の幅内に位置付けるようにしないのは、画素電極と走査ラインが接近すると薄膜トランジスタのゲート・ソース間寄生容量Ｃｇｓが大きくなるため、補助容量電極の対向辺部と走査ラインとの間隔を３μｍ程度にする必要があり、このような状態では、位置合わせずれによりブラックマスクの開口部が補助容量電極の対向辺部と走査ラインとの間に位置する場合、両者間からの光漏れが大きくなり、表示品位を低下するためである。
【０００８】
このように、補助容量電極の前段の画素電極に接続される走査ライン側では、補助容量電極の対向辺部を遮光膜の端部とし、補助容量電極の当該画素電極に接続される走査ライン側ではブラックマスクの開口部を遮光膜の端部とすることにより、開口率の増大とゲート・ソース間寄生容量Ｃｇｓの低減のバランスとを維持している。
【０００９】
しかしながら、補助容量電極の前段の画素電極に接続される走査ライン側において補助容量電極の対向辺部を遮光膜の端部とするこのような構造では、走査ライン側における遮光膜の端部は合わせずれの影響を受けずその位置が固定されるが、補助容量電極の当該画素電極に接続される走査ライン側では、ブラックマスクの開口部が走査ラインに対して合わせずれ量だけずれるため、液晶表示パネル毎に開口率が変動することになる。つまり、従来の構造では、アクティブ基板と対向基板との合わせずれに起因する開口率の変動が比較的大きくなってしまうという問題があった。
【００１０】
そこで、この発明は、アクティブ基板と対向基板との合わせずれに起因する開口率の変動を低減することができる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
請求項１に記載の発明は、マトリックス状に配置された複数の画素電極と、前記各画素電極に接続されたソース電極を有する薄膜トランジスタと、前記各薄膜トランジスタのゲート電極に走査信号を供給する走査ラインと、前記各薄膜トランジスタのドレイン電極にデータ信号を供給するデータラインと、前記各画素電極と重ね合わされた部分により補助容量部を形成する補助容量電極とを備えた液晶表示装置において、前記補助容量電極は前記ゲート電極の近傍の所定の領域以外の領域における前記画素電極の周辺部と重ね合わされ、前記ソース電極は少なくとも前記所定の領域における前記画素電極の一辺部と重ね合わされていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記ソース電極は前記画素電極の一辺部のほぼ全長と重ね合わされていることを特徴とするものである。
請求項３に記載の発明は、請求項１または２に記載の発明において、前記画素電極の一辺部のエッジはそれに対応する前記補助容量電極の外側に配置されていることを特徴とするものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記ソース電極の前記画素電極の一辺部と対向する他辺部側のエッジはそれに対応する前記補助容量電極の内側に配置されていることを特徴とするものである。
【発明の効果】
【００１２】
この発明によれば、補助容量電極をゲート電極の近傍の所定の領域以外の領域における画素電極の周辺部と重ね合わせ、ソース電極を少なくとも前記所定の領域における画素電極の一辺部と重ね合わせているので、画素電極の一辺部のすべてが補助容量電極およびソース電極と重ね合わされ、これによりアクティブ基板と対向基板との合わせずれに起因する開口率の変動を低減することができる。
【発明を実施するための最良の形態】
【００１３】
図１はこの発明の一実施形態としての液晶表示装置のアクティブ基板側の要部の透過平面図を示す。アクティブ基板１上には、マトリックス状に配置された複数の画素電極２と、各画素電極２に接続された薄膜トランジスタ３と、行方向に配置され、各薄膜トランジスタ３に走査信号を供給する走査ライン４と、列方向に配置され、各薄膜トランジスタ３にデータ信号を供給するデータライン５と、各画素電極２と重ね合わされた部分により補助容量部を形成する補助容量電極６とが設けられている。ここで、図１を明確にする目的で、画素電極２の縁部に斜めの短い実線のハッチングが記入されている。
【００１４】
補助容量電極６は、画素電極２の上辺部に対応する位置において前段または後段の走査ライン４と平行に設けられた共通電極部６ａと、この共通電極部６ａから画素電極２の左辺部および右辺部に沿って引き出された引出電極部６ｂ、６ｃと、右側の引出電極部６ｃの先端部から画素電極２の下辺部に沿って引き出された引出電極部６ｄとからなっている。そして、共通電極部６ａおよび引出電極部６ｂ、６ｃ、６ｄの各外側のエッジは画素電極２の外側に配置され、各内側のエッジは画素電極２の内側に配置されている。また、左側の引出電極部６ｂの先端部と下側の引出電極部６ｄの先端部との間にはある程度の切欠部７が設けられている。
【００１５】
次に、このアクティブ基板１側の具体的な構造について説明する。図２は図１のII−II線に沿う断面図を示す。アクティブ基板１の上面の各所定の箇所にはクロムやアルミニウム系金属等からなるゲート電極１１を含む走査ライン４および補助容量電極６が設けられている。ゲート電極１１、走査ライン４および補助容量電極６を含むアクティブ基板１の上面には窒化シリコンからなるゲート絶縁膜１２が設けられている。ゲート電極１１上におけるゲート絶縁膜１２の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜１３が設けられている。半導体薄膜１３の上面のほぼ中央部には窒化シリコンからなるチャネル保護膜１４が設けられている。
【００１６】
チャネル保護膜１４の上面両側およびその両側における半導体薄膜１３の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層１５、１６が設けられている。一方のオーミックコンタクト層１５の上面およびゲート絶縁膜１２の上面の所定の箇所にはクロムやアルミニウム系金属等の遮光性金属材料からなるソース電極１７が設けられている。ソース電極１７の詳細については後で説明する。他方のオーミックコンタクト層１６の上面およびゲート絶縁膜１２の上面の所定の箇所にはクロムやアルミニウム系金属等の遮光性金属材料からなるドレイン電極１８を含むデータライン５が設けられている。ソース電極１７およびドレイン電極１８は同一の材料で形成すると生産性が向上する。
【００１７】
そして、ゲート電極１１、ゲート絶縁膜１２、半導体薄膜１３、チャネル保護膜１４、オーミックコンタクト層１５、１６、ソース電極１７およびドレイン電極１８により、薄膜トランジスタ３が構成されている。
【００１８】
薄膜トランジスタ３等を含むゲート絶縁膜１２の上面には窒化シリコンからなるオーバーコート膜１９が設けられている。オーバーコート膜１９の上面の所定の箇所にはＩＴＯ等からなる画素電極２が設けられている。画素電極２は、オーバーコート膜１９の所定の箇所に設けられたコンタクトホール２０を介してソース電極１７に接続されている。
【００１９】
次に、ソース電極１７について説明する。図１に示すように、ソース電極１７下の一方のオーミックコンタクト層１５は、チャネル保護膜１４の上面上側から切欠部７中央部に達する位置にかけて設けられている。そして、ソース電極１７は、一方のオーミックコンタクト層１５の上面上に対応して形成された本体部分１７ａおよび画素電極２の下辺部下にそのほぼ辺全長に対応して形成された遮光用部分１７ｂを有する。
【００２０】
この場合、ソース電極１７の遮光用部分１７ｂは画素電極２の左辺の内側において左側の引出電極部６ｂと重ね合わされ、右側のエッジは画素電極２の右辺の内側において右側の引出電極部６ｃと重ね合わされ、下側のエッジは画素電極２の下辺部のエッジとほぼ同じ位置に配置され、上側のエッジは下側の引出電極部６ｄの内側のエッジの内側（換言すれば、補助容量電極６の引出電極部６ｄと後述するブラックマスクの開口部との間）に配置されている。
【００２１】
ここで、図１において、一点鎖線で囲まれた領域は、アクティブ基板１上に対向配置された対向基板（図示せず）の内面に設けられたブラックマスクの開口部８を示す。そして、アクティブ基板１と対向基板とを貼り合わせた状態では、開口部８の上側のエッジは画素電極２の上辺の内側において共通電極部６ａに重ね合わされ（共通電極部６ａの幅内に位置する）、左側のエッジは画素電極２の左辺の内側において左側の引出電極部６ｂに重ね合わされ、右側のエッジは画素電極２の右辺の内側において右側の引出電極部６ｃに重ね合わされ、下側のエッジはソース電極１７の上側のエッジの上側に配置されている。
【００２２】
そして、走査ライン４の上側のエッジと画素電極２の下辺部のエッジとの間に引出電極部６ｄの下側のエッジが配置されているため、走査ライン４と画素電極２との電気力線による結びつきが引出電極部６ｄの存在によって弱められ、したがって走査ライン４と画素電極２との間の寄生容量に起因する薄膜トランジスタのゲート・ソース間寄生容量Ｃｇｓを低減することができる。
【００２３】
また、補助容量電極６の左側の引出電極部６ａの先端部および下側の引出電極部６ｄを切欠部７（ゲート電極１１の近傍の所定の領域）以外の領域における画素電極２の下辺部と重ね合わせ、ソース電極１７を切欠部７およびその両側の領域における画素電極２の下辺部のほぼ全域と重ね合わせているので、画素電極２の下辺部が、ほぼその全長すべてに亘り補助容量電極６およびソース電極１７と重ね合わされ、これによりアクティブ基板１と対向基板との合わせずれに起因する開口率の変動を低減することができる。
【００２４】
すなわち、アクティブ基板１と対向基板とを貼り合わせる際の合わせ精度が例えば３〜４μｍであっても、画素電極２の下辺部のエッジとブラックマスクの開口部８の下辺部のエッジとの間にソース電極１７の上側のエッジが配置されているため、ブラックマスクの開口部８の下辺部のエッジとソース電極１７の上側のエッジとの間隔Ｓが上記合わせ精度３〜４μｍよりも小さくなる。
【００２５】
ここで、ブラックマスクの開口部８と補助容量電極６の共通電極部６ａとの重なり量ＬをＬ≧Ｓとすれば、アクティブ基板１と対向基板との合わせずれにより変動する開口面積は、ブラックマスクの開口部８の下辺部のエッジとソース電極１７の上側のエッジとの間隔Ｓに対応する量になる。したがって、ブラックマスクの開口部８の下辺部のエッジとソース電極１７の上側のエッジとの間隔Ｓを小さくすることにより、アクティブ基板１と対向基板との合わせずれに起因する開口率の変動を低減することができる。なお、ソース電極１７は、少なくとも切欠部７における画素電極２の下辺部と重ね合わされるようにしてもよい。
【００２６】
ここで、補助容量電極６をリング状とせずに、左側の引出電極部６ｂの先端部と下側の引出電極部６ｄの先端部との間に切欠部７を設けている理由について説明する。切欠部７を設けずに、補助容量電極６をリング状とした場合には、ソース電極１７が補助容量電極６を乗り越えることになる。この場合、当該乗り越え部におけるソース電極１７の幅が比較的大きいと、当該乗り越え部におけるソース電極１７と補助容量電極６との間の寄生容量が大きくなってしまう。一方、当該乗り越え部におけるソース電極１７の幅を極力小さくすると、当該乗り越え部におけるソース電極１７と補助容量電極６との間の寄生容量を抑制することができるが、乗り越え段差に起因するソース電極１７の切断が発生しやすくなってしまう。
【００２７】
そこで、補助容量電極６をリング状とせずに、左側の引出電極部６ｂの先端部と下側の引出電極部６ｄの先端部との間に切欠部７を設けると、切欠部７をソース電極７で覆っても、この部分におけるソース電極１７と補助容量電極６との間の寄生容量が増加しないようにすることができ、且つ、この部分においてソース電極１７が補助容量電極６を乗り越えても、ソース電極１７が切断しないようにすることができる。
【図面の簡単な説明】
【００２８】
【図１】この発明の一実施形態としての液晶表示装置のアクティブ基板側の要部の透過平面図。
【図２】図１のII−IIに沿う断面図。
【符号の説明】
【００２９】
１  アクティブ基板
２  画素電極
３  薄膜トランジスタ
４  走査ライン
５  データライン
６  補助容量電極
７  切欠部
８  ブラックマスクの開口部
１１  ゲート電極
１２  ゲート絶縁膜
１３  半導体薄膜
１４  チャネル保護膜
１５、１６  オーミックコンタクト層
１７  ソース電極
１８  ドレイン電極
１９  オーバーコート膜
【図１】
2005091406.tif 000003
【図２】
2005091406.tif 000004