(57)【要約】【課題】良好な画像表示を行うことが出来る表示パネルの駆動装置を提供することを目的とする。【解決手段】表示パネルの画素を担う放電セルを繰り返し維持放電せしめるべく表示パネルの行電極に繰り返し印加される維持パルス各々の内の最終の維持パルスの立ち下がり区間は、電圧値が緩やかに低下する第１電圧低下区間と、この第１電圧低下区間に後続して電圧値が所定期間に亘り一定となる電圧一定区間と、この電圧一定区間に後続して第１電圧低下区間におけるよりも緩やかに電圧値が低下する第２電圧低下区間と、からなる。【選択図】  図７
2005043397.tif 000002
【特許請求の範囲】
【請求項１】
表示ラインに対応した複数の行電極と前記行電極各々に交叉して配列された複数の列電極とを有し前記行電極及び前記列電極の各交差部に画素を担う容量性の放電セルが形成されている表示パネルを、入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動する表示パネルの駆動装置であって、
前記サブフィールド各々において前記行電極に走査パルスを印加すると共に前記入力映像信号に対応した画素データパルスを前記列電極に印加することにより前記放電セルの各々を選択的に放電せしめて前記放電セルを点灯モード又は消灯モードのいずれか一方に設定するアドレス手段と、前記サブフィールド各々において前記行電極に繰り返し維持パルスを印加することにより前記点灯モードにある前記放電セルのみを繰り返し維持放電せしめる発光維持手段と、を有し、
前記サブフィールド内において前記行電極に印加される前記維持パルス各々の内の最終の維持パルスの電圧値の立ち下がり区間は、前記電圧値が緩やかに低下する第１電圧低下区間と、前記第１電圧低下区間に後続して前記電圧値が所定期間に亘り一定となる電圧一定区間と、前記電圧一定区間に後続して前記第１電圧低下区間におけるよりも緩やかに電圧値が低下する第２電圧低下区間と、からなることを特徴とする表示パネルの駆動装置。
【請求項２】
前記発光維持手段は、前記行電極を前記所定期間に亘りハイインピーダンス状態に設定することにより前記電圧一定区間において前記最終の維持パルスの電圧値を一定にすることを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項３】
前記サブフィールド各々の内の少なくとも１の先頭において全ての前記行電極各々に所定回数だけ繰り返しリセットパルスを印加することにより全ての前記放電セルを繰り返しリセット放電せしめて前記放電セルの状態を初期化するリセット手段を更に備え、
前記サブフィールド内において前記行電極に繰り返し印加される前記リセットパルス各々の内の最終のリセットパルスの電圧値の立ち下がり区間は、前記電圧値が緩やかに低下する第１電圧低下区間と、前記電圧値が所定期間に亘り一定となる電圧一定区間と、前記第１電圧低下区間よりも緩やかに電圧値が低下する第２電圧低下区間と、からなることを特徴とする請求項１記載の表示パネルの駆動装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、容量性の放電セルを備えた表示パネルの駆動装置に関する。
【０００２】
【従来の技術】
現在、薄型の表示デバイスとして交流放電型のプラズマディスプレイパネルを搭載したプラズマディスプレイ装置が知られている。
交流放電型のプラズマディスプレイパネル（以下、ＰＤＰと称する）は、複数の列電極と、放電ガスが封入されている放電空間を挟んで上記列電極各々と交叉して配列された複数の行電極対を備えている。そして、この放電空間を含む各行電極対と列電極との各交差部に、その放電時において赤色で発光する放電セル、緑色で発光する放電セル、又は青色で発光する放電セルが形成されている。
【０００３】
この際、各放電セルは、放電現象を利用して発光を行うものである為、所定の輝度で発光する「点灯状態」と、「消灯状態」の２つの状態しかもたない。つまり、２階調分の輝度しか表現出来ないのである。そこで、このような放電セルを用いて、入力された映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を実施する（例えば、特許文献１参照）。
【０００４】
サブフィールド法では、１フィールドの表示期間をＮ個のサブフィールドに分割し、各サブフィールドに、放電セルを連続して発光（又は消灯）させるべき期間を予め割り付けておく。そして、各サブフィールド毎に放電セル各々をそのサブフィールドに割り当てられている期間だけ、入力映像信号に応じて発光、又は消灯させるのである。これにより、１フィールド表示期間内において発光を実施させるサブフィールドの組み合わせにより、２Ｎ（Ｎ：サブフィールドの数）段階（以下、階調と称する）で各種の中間輝度を表現することが可能となる。
【０００５】
ここで、上記サブフィールド法に基づく階調駆動を実施するにあたり、駆動装置（図示せぬ）は、ＰＤＰに対して各種駆動パルスを印加することにより、放電セルの各々に種々の放電を生起させる。すなわち、先ず、駆動装置は、ＰＤＰの行電極対にリセットパルスを印加することにより、全ての放電セルにリセット放電を生起させる。この際、上記リセット放電により、所定量の壁電荷が全放電セル内に一様に形成される。次に、駆動装置は、放電セルを１水平走査ライン（以下、１表示ラインと称する）分ずつ順次、入力映像信号に応じて選択的に消去放電させる。この際、選択消去放電の生起された放電セルではその放電セル内に残留していた壁電荷が消滅する。一方、上記選択消去放電の生起されなかった放電セルでは、上記リセット放電によって形成された壁電荷がそのまま残留することになる。次に、駆動装置は、全ての行電極対間に交互に、かつ一斉に各サブフィールドに対応した回数だけ維持パルスを印加する。かかる維持パルスの印加に応じて、壁電荷が残留している放電セルのみがサブフィールドに対応した期間だけ繰り返し維持放電し、この維持放電に伴う発光の状態を維持する。
【０００６】
ところが、ＰＤＰでは、パネルの温度変動、表示輝度の推移、経年変化等によって、上述した如き各種放電によって形成される壁電荷の量が一定とはならなくなる為、放電の強度にバラツキが生じて表示品質が劣化するという問題があった。
【０００７】
【特許文献１】
特開２０００−３３８９３２号公報
【０００８】
【発明が解決しようとする課題】
本発明は、上記の問題を解決するためになされたものであり、常時、良好な画像表示を行うことが出来る表示パネルの駆動装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１記載による表示パネルの駆動装置は、表示ラインに対応した複数の行電極と前記行電極各々に交叉して配列された複数の列電極とを有し前記行電極及び前記列電極の各交差部に画素を担う容量性の放電セルが形成されている表示パネルを、入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動する表示パネルの駆動装置であって、前記サブフィールド各々において前記行電極に走査パルスを印加すると共に前記入力映像信号に対応した画素データパルスを前記列電極に印加することにより前記放電セルの各々を選択的に放電せしめて前記放電セルを点灯モード又は消灯モードのいずれか一方に設定するアドレス手段と、前記サブフィールド各々において前記行電極に繰り返し維持パルスを印加することにより前記点灯モードにある前記放電セルのみを繰り返し維持放電せしめる発光維持手段と、を有し、前記サブフィールド内において前記行電極に印加される前記維持パルス各々の内の最終の維持パルスの電圧値の立ち下がり区間は、前記電圧値が緩やかに低下する第１電圧低下区間と、前記第１電圧低下区間に後続して前記電圧値が所定期間に亘り一定となる電圧一定区間と、前記電圧一定区間に後続して前記第１電圧低下区間におけるよりも緩やかに電圧値が低下する第２電圧低下区間と、からなる。
【００１０】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図１は、表示パネルとしてプラズマディスプレイパネルを搭載したプラズマディスプレイ装置の概略構成を示す図である。
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、ｍ個の列電極Ｄ１〜Ｄｍと、これら列電極各々と交叉して配列された夫々ｎ個の行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎを備えている。これら行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎは、夫々一対の行電極Ｘｉ（１≦ｉ≦ｎ）及びＹｉ（１≦ｉ≦ｎ）にて、ＰＤＰ１０における第１表示ライン〜第ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成されている。そして、この放電空間を含む各行電極対と列電極との各交差部に、容量性の放電セルが形成される構造となっている。
【００１１】
Ａ／Ｄ変換器１は、駆動制御回路２から供給されたクロック信号に応じてアナログの入力映像信号をサンプリングし、これを各画素に対応した例えば４ビットの画素データＰＤに変換する。画素駆動データ生成回路３０は、４ビットの画素データＰＤを、図２に示す如きデータ変換テーブルに従って１４ビットの画素駆動データＧＤに変換し、これをメモリ４に供給する。メモリ４は、４ビットの画素駆動データＧＤを順次取り込んで記憶する。そして、１画像フレーム（ｎ行×ｍ列）分の画素駆動データＧＤ１，１〜ＧＤｎ，ｍの書き込みが終了する度に、メモリ４は、画素駆動データＧＤ１，１〜ＧＤｎ，ｍ各々を各ビット桁（第１〜第１４ビット）毎に分離し、夫々、後述するサブフィールドＳＦ１〜ＳＦ１４に対応させて１表示ライン分ずつ読み出す。メモリ４は、読み出した１表示ライン分（ｍ個）の画素駆動データビットを画素駆動データビットＤＢ１〜ＤＢ（ｍ）としアドレスドライバ６に供給する。
【００１２】
駆動制御回路２は、上記入力映像信号中の水平及び垂直同期信号に同期して、上記Ａ／Ｄ変換器１に対するクロック信号、及びメモリ４に対する書込・読出信号を発生する。更に、駆動制御回路２は、かかる水平及び垂直同期信号に同期して、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々を駆動制御すべき各種タイミング信号を発生する。
【００１３】
アドレスドライバ６は、メモリ４から読み出された１表示ライン分毎の画素駆動データビットＤＢ各々の論理レベルに対応した電圧を有するｍ個の画素データパルスの各々を列電極Ｄ１〜Ｄｍに夫々印加する。第１サスティンドライバ７及び第２サスティンドライバ８は、ＰＤＰ１０の放電セル各々に各種の放電を生起させるべき各種駆動パルスを発生して、ＰＤＰ１０の行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎに印加する。駆動制御回路２は、図３に示す如き発光駆動フォーマットに従ってＰＤＰ１０を階調駆動すべく、各種スイッチング信号ＳＷ（後述する）を、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。
【００１４】
尚、図３に示される発光駆動フォーマットでは、１フィールドの表示期間を１４個のサブフィールドＳＦ１〜ＳＦ１４に分割し、各サブフィールドにおいてＰＤＰ１０を駆動する。この際、各サブフィールド内ではアドレス行程Ｗｃ及び発光維持行程Ｉｃを実施し、先頭のサブフィールドＳＦ１内においてのみで一斉リセット行程Ｒｃを実行する。又、最後尾のサブフィールドＳＦ１４においてのみで消去行程Ｅを実施する。
【００１５】
図４は、上記一斉リセット行程Ｒｃ、アドレス行程Ｗｃ、発光維持行程Ｉｃ及び消去行程Ｅにおいて上記アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々がＰＤＰ１０に印加する各種駆動パルスと、その印加タイミングを示す図である。
先ず、先頭のサブフィールドＳＦ１において実施される一斉リセット行程Ｒｃでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、ＰＤＰ１０の行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎ各々に対して図４に示す如き波形を有する第１リセットパルスＲＰｘ１及びＲＰＹ１を同時に印加する。これにより、ＰＤＰ１０中の全ての放電セルがリセット放電されて、各放電セル内には一様に所定量の壁電荷が形成される。そして、上記第１リセットパルスＲＰｘ１及びＲＰＹ１の印加直後、第１サスティンドライバ７は、図４に示す如き第２リセットパルスＲＰ２を行電極Ｘ１〜Ｘｎの各々に同時印加する。更に、この第２リセットパルスＲＰ２の印加直後、第２サスティンドライバ８は、図４に示す如き第３リセットパルスＲＰ３を行電極Ｙ１〜Ｙｎの各々に同時印加する。この際、上記第２リセットパルスＲＰ２及び第３リセットパルスＲＰ３が印加される度に、各放電セルにリセット放電が生起され、その放電空間内には所望量のプライミング粒子が形成される。かかる一斉リセット行程Ｒｃにより、全ての放電セル内には一様に壁電荷が形成され、全放電セルが点灯モードに初期化される。
【００１６】
次に、アドレス行程Ｗｃでは、アドレスドライバ６は、メモリ４から供給された１表示ライン分の画素駆動データビットＤＢ１〜ＤＢ（ｍ）各々の論理レベルに応じたｍ個の画素データパルスを生成し、これらｍ個の画素データパルスからなる画素データパルス群ＤＰを列電極Ｄ１〜Ｄｍに印加する。
例えば、アドレスドライバ６は、サブフィールドＳＦ１のアドレス行程Ｗｃでは、先ず、第１表示ラインに対応した画素駆動データビットＤＢ１〜ＤＢ（ｍ）各々に基づくｍ個の画素データパルスからなる画素データパルス群ＤＰ１を列電極Ｄ１〜Ｄｍに印加する。次に、アドレスドライバ６は、第２表示ラインに対応した画素駆動データビットＤＢ１〜ＤＢ（ｍ）各々に対応したｍ個の画素データパルスからなる画素データパルス群ＤＰ２を列電極Ｄ１〜Ｄｍに印加する。以降、アドレスドライバ６は、第３表示ライン〜第ｎ表示ライン各々に対応した画素データパルス群ＤＰ３〜ＤＰ（ｎ）を図４に示す如く順次、列電極Ｄ１〜Ｄｍに印加して行く。尚、アドレスドライバ６は、画素駆動データビットＤＢが論理レベル０である場合には低電圧（０ボルト）、論理レベル１である場合には高電圧の画素データパルスを生成する。
【００１７】
更に、上記アドレス行程Ｗｃでは、第２サスティンドライバ８が、各画素データパルス群ＤＰの印加タイミングと同一タイミングにて、図４に示されるが如き走査パルスＳＰを発生してこれを行電極Ｙ１〜Ｙｎへと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ選択的に放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が消去される。ここで、上記選択消去放電が生起されて壁電荷を失った放電セルは消灯モードに遷移する。一方、上記選択消去放電の生起されなかった放電セル内には壁電荷が残留したままとなるので、この放電セルは点灯モードの状態を維持する。
【００１８】
すなわち、アドレス行程Ｗｃの実行により、画素データに応じて各放電セルが点灯モード又は消灯モードのいずれか一方に設定される、いわゆる画素データの書き込みが為されるのである。
次に、サブフィールドＳＦ１〜ＳＦ１４各々の発光維持行程Ｉｃでは、第１サスティンドライバ７及び第２サスティンドライバ８が行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎに対して図４に示されるように交互に維持パルスＩＰＸ及びＩＰＹを繰り返し印加する。尚、かかる発光維持行程Ｉｃにおいて印加する維持パルスＩＰの回数は、図３に示されるように各サブフィールド毎に異なる。
【００１９】
すなわち、サブフィールドＳＦ１の発光維持行程Ｉｃでの維持パルスＩＰの印加回数を「１」とした場合、
ＳＦ１：１
ＳＦ２：３
ＳＦ３：５
ＳＦ４：８
ＳＦ５：１０
ＳＦ６：１３
ＳＦ７：１６
ＳＦ８：１９
ＳＦ９：２２
ＳＦ１０：２５
ＳＦ１１：２８
ＳＦ１２：３２
ＳＦ１３：３５
ＳＦ１４：３９
なる回数比となるように、各サブフィールドの発光維持行程Ｉｃでの維持パルスＩＰの印加回数が設定されている。
【００２０】
この際、壁電荷が残留したままとなっている放電セル、すなわち上記アドレス行程Ｗｃにおいて点灯モードに設定された放電セルのみが、上記維持パルスＩＰＸ及びＩＰＹが印加される度に維持放電し、各サブフィールド毎に割り当てられた放電回数分だけ、その維持放電に伴う発光状態を維持する。尚、各発光維持行程Ｉｃ内において最後に生起される維持放電は、次のサブフィールドのアドレス行程Ｗｃでの選択消去放電を適切に生起させるべく、各放電セル内に残留する壁電荷の量を適量に調整する役目をも担っている。
【００２１】
ここで、各放電セルがアドレス行程Ｗｃにおいて点灯モード又は消灯モードのいずれに設定されるのかは、入力映像信号に基づいて生成された上記画素駆動データＧＤによって決まる。この際、１４ビットの画素駆動データＧＤとして取り得るパターンは、図２に示されるが如き１５パターンである。図２に示す如き１５パターン分の画素駆動データＧＤは、その第１ビット〜第１４ビット各々の内で論理レベル１となるビットが必ず１つ以下となる。従って、かかる画素駆動データＧＤを用いた駆動によれば、図２の黒丸印にて示すように、サブフィールドＳＦ１〜ＳＦ１４の内の１つのサブフィールドでのアドレス行程Ｗｃにおいてのみで選択消去放電が生起される。すなわち、一斉リセット行程ＲｃによってＰＤＰ１０の全放電セル内に形成された壁電荷は、上記選択消去放電が生起されるまで残留する。つまり、各放電セルは１フィールド期間内において上記選択消去放電が為されるまでの間、点灯モードの状態を保持し、その間に存在するサブフィールド各々の発光維持行程Ｉｃ（白丸にて示す）において連続して維持放電発光するのである。
【００２２】
そして、最後尾のサブフィールドＳＦ１４のみで実施される消去行程Ｅでは、アドレスドライバ６が、消去パルスＡＰを発生してこれを列電極Ｄ１−ｍの各々に印加する。更に、第２サスティンドライバ８は、かかる消去パルスＡＰの印加タイミングと同時に消去パルスＥＰを発生してこれを行電極Ｙ１〜Ｙｎ各々に印加する。これら消去パルスＡＰ及びＥＰの同時印加により、ＰＤＰ１０における全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。
【００２３】
従って、図２に示す如き１５パターンからなる画素駆動データＧＤを用いて図３に示す発光駆動フォーマットに従った駆動を実施すれば、
｛０、１、４、９、１７、２７、４０、５６、７５、９７、１２２、１５０、１８２、２１７、２５５｝
なる１５段階分の中間輝度が表現可能となり、ＰＤＰ１０の画面上には入力映像信号に対応した表示画像が表れることになる。
【００２４】
図５は、上記リセットパルスＲＰ、走査パルスＳＰ、維持パルスＩＰ及び消去パルスＥＰを発生する第１サスティンドライバ７及び第２サスティンドライバ８各々の内部構成を示す図である。
図５に示すように、第１サスティンドライバ７には、上記リセットパルスＲＰＸを発生するリセットパルス発生回路ＲＸ、及び上記維持パルスＩＰＸを発生する維持パルス発生回路ＩＸが設けられている。
【００２５】
リセットパルス発生回路ＲＸは、直流の電圧ＶＲを発生する直流電源Ｂ２、スイッチング素子Ｓ７、及び抵抗Ｒ１から構成される。直流電源Ｂ２の正極端子はアース電位に設定されており、その負極端子は上記スイッチング素子Ｓ７に接続されている。スイッチング素子Ｓ７は、駆動制御回路２から供給されたスイッチング信号ＳＷ７が論理レベル１である期間中に限りオン状態となり、直流電源Ｂ２の負極端子の電圧（−ＶＲ）を抵抗Ｒ１を介して行電極Ｘに印加する。
【００２６】
維持パルス発生回路ＩＸは、直流の電圧ＶＳを発生する直流電源Ｂ１、スイッチング素子Ｓ１〜Ｓ４、コイルＬ１及びＬ２、ダイオードＤ１及びＤ２、及びコンデンサＣ１から構成される。スイッチング素子Ｓ１は、駆動制御回路２から供給されたスイッチング信号ＳＷ１が論理レベル１である期間中に限りオン状態となり、コンデンサＣ１の一方の電極端子の電圧をコイルＬ１、ダイオードＤ１を介して行電極Ｘに印加する。スイッチング素子Ｓ２は、駆動制御回路２から供給されたスイッチング信号ＳＷ２が論理レベル１である期間中に限りオン状態となり、行電極Ｘ上の電圧をコイルＬ２、及びダイオードＤ２を介してコンデンサＣ１の一方の電極端子に印加する。スイッチング素子Ｓ３は、駆動制御回路２から供給されたスイッチング信号ＳＷ３が論理レベル１である期間中に限りオン状態となり、上記直流電源Ｂ１が発生した電圧ＶＳを行電極Ｘに印加する。スイッチング素子Ｓ４は、駆動制御回路２から供給されたスイッチング信号ＳＷ４が論理レベル１である期間中に限りオン状態となり、行電極Ｘをアース電位に設定する。
【００２７】
一方、第２サスティンドライバ８には、図５に示す如きリセットパルスＲＰＹを発生するリセットパルス発生回路ＲＹ、上記走査パルスＳＰを発生する走査パルス発生回路ＳＹ、及び上記維持パルスＩＰＹ及びＩＰＹＥを発生する維持パルス発生回路ＩＹが設けられている。
リセットパルス発生回路ＲＹは、直流の電圧ＶＲを発生する直流電源Ｂ４、スイッチング素子Ｓ１５〜Ｓ１７、ダイオードＤ１０、抵抗Ｒ２及びＲ３から構成される。直流電源Ｂ４の負極端子は接地されており、その正極端子は上記スイッチング素子Ｓ１７に接続されている。スイッチング素子Ｓ１７は、駆動制御回路２から供給されたスイッチング信号ＳＷ１７が論理レベル１である期間中に限りオン状態となり、直流電源Ｂ４の正極端子の電圧ＶＲを抵抗Ｒ３を介してライン２０上に印加する。ダイオードＤ１０は、そのカソード電極がアース電位に設定されている。抵抗Ｒ２の一方の電極端子にはダイオードＤ１０のアノード電極が接続されており、その他方の電極端子にはスイッチング素子Ｓ１６が接続されている。スイッチング素子Ｓ１６は、駆動制御回路２から供給されたスイッチング信号ＳＷ１６が論理レベル１である期間中に限りオン状態となり、抵抗Ｒ２の他方の電極端子とライン１２とを接続する。
【００２８】
維持パルス発生回路ＩＹは、直流の電圧ＶＳを発生する直流電源Ｂ３、スイッチング素子Ｓ１１〜Ｓ１４、コイルＬ３及びＬ４、ダイオードＤ３及びＤ４、及びコンデンサＣ２から構成される。スイッチング素子Ｓ１１は、駆動制御回路２から供給されたスイッチング信号ＳＷ１１が論理レベル１である期間中に限りオン状態となり、コンデンサＣ２の一方の電極端子上の電圧をコイルＬ３、ダイオードＤ３を介してライン１２上に印加する。スイッチング素子Ｓ１２は、駆動制御回路２から供給されたスイッチング信号ＳＷ１２が論理レベル１である期間中に限りオン状態となり、上記ライン１２上の電圧をコイルＬ４、及びダイオードＤ４を介してコンデンサＣ２の一方の電極端子に印加する。スイッチング素子Ｓ１３は、駆動制御回路２から供給されたスイッチング信号ＳＷ１３が論理レベル１である期間中に限りオン状態となり、上記直流電源Ｂ３が発生した電圧ＶＳを上記ライン１２上に印加する。スイッチング素子Ｓ１４は、駆動制御回路２から供給されたスイッチング信号ＳＷ１４が論理レベル１である期間中に限りオン状態となり、上記ライン１２をアース電位に設定する。
【００２９】
走査パルス発生回路ＳＹは、行電極Ｙ１〜Ｙｎ毎に設けられており、夫々、直流の電圧Ｖｈを発生する直流電源Ｂ５、スイッチング素子Ｓ２１、Ｓ２２、ダイオードＤ５及びＤ６から構成される。スイッチング素子Ｓ２１は、駆動制御回路２から供給されたスイッチング信号ＳＷ２１が論理レベル１である期間中に限りオン状態となり、直流電源Ｂ５の正極端子と、ダイオードＤ５のアノード電極を行電極Ｙに夫々接続する。スイッチング素子Ｓ２２は、駆動制御回路２から供給されたスイッチング信号ＳＷ２２が論理レベル１である期間中に限りオン状態となり、直流電源Ｂ５の負極端子と、ダイオードＤ６のカソード電極を行電極Ｙに夫々接続する。駆動制御回路２は、図４に示す如きアドレス行程Ｗｃにおいて、論理レベル０のスイッチング信号ＳＷ２１及び論理レベル１のスイッチング信号ＳＷ２２を、行電極Ｙ１〜Ｙｎ毎に設けられた走査パルス発生回路ＳＹの各々に対して順次印加する。これにより、直流電源Ｂ５の負極端子側の電圧（−Ｖｈ）に基づく図４に示す如き負極性の走査パルスＳＰが順次、行電極Ｙ１〜Ｙｎへと印加されて行く。
【００３０】
次に、図５に示される構成による第１リセットパルスＲＰＸ１、ＲＰＹ１、第２リセットパルスＲＰ２、及び第３リセットパルスＲＰ３各々の生成動作について、図６を参照しつつ説明する。
図６において、先ず、駆動制御回路２は、論理レベル１のスイッチング信号ＳＷ７をスイッチング素子Ｓ７に供給する。この際、スイッチング素子Ｓ７はオン状態となり、直流電源Ｂ２の負極端子の電圧（−ＶＲ）が抵抗Ｒ１を介して行電極Ｘに印加される。これにより、ＰＤＰ１０の負荷容量Ｃ０が充電され、行電極Ｘ上の電圧は図６に示す如く０ボルトの状態から徐々に低下する。そして、所定期間経過後に、駆動制御回路２は、論理レベル１のスイッチング信号ＳＷ４をスイッチング素子Ｓ４に供給する。スイッチング素子Ｓ４は、論理レベル１のスイッチング信号ＳＷ４に応じてオン状態となり、行電極Ｘをアース電位に設定する。よって、図６に示す如く行電極Ｘ上の電圧は急峻に０ボルトに遷移する。
【００３１】
よって、上記の如き一連の動作により、その立ち下がりが緩やかであり且つ立ち上がりが急峻な波形を有する図６に示す如き負極性の第１リセットパルスＲＰｘ１が生成される。
又、この間、駆動制御回路２は、論理レベル０のスイッチング信号ＳＷ１５をスイッチング素子Ｓ１５に供給すると共に、論理レベル１のスイッチング信号ＳＷ１７をスイッチング素子Ｓ１７、論理レベル１のスイッチング信号ＳＷ２１をスイッチング素子Ｓ２２に夫々供給する。この際、スイッチング素子Ｓ１７及び２１が共にオン状態となり、直流電源Ｂ４の正極端子の電圧ＶＲがスイッチング素子Ｓ１７、抵抗Ｒ３、ライン２０、及びスイッチング素子Ｓ２１を介して行電極Ｙに印加される。これにより、ＰＤＰ１０の負荷容量Ｃ０が充電され、行電極Ｙ上の電圧は図６に示す如く０ボルトの状態から徐々に上昇する。そして、所定期間経過後に、前述した如くスイッチング素子Ｓ４がオン状態となるので、図６に示す如く行電極Ｙ上の電圧は急峻に０ボルトに遷移する。
【００３２】
上記の如き一連の動作により、図６に示す如く、その立ち上がりが緩やかであり且つ立ち下がりが急峻な波形を有するき正極性の第１リセットパルスＲＰＹ１が生成される。
次に、駆動制御回路２は、図６に示す如きスイッチングシーケンスＳＲＸに従って状態が推移するスイッチング信号ＳＷ１〜ＳＷ４を、維持パルス発生回路ＩＸのスイッチング素子Ｓ１〜Ｓ４に夫々供給する。かかるスイッチングシーケンスＳＲＸによれば、先ず、スイッチング素子Ｓ１のみがオン状態となり、コンデンサＣ１に蓄えられていた電荷に伴う電流がコイルＬ１、ダイオードＤ１、行電極Ｘを介して放電セルに流れ込む。これにより、行電極Ｘ上の電圧は図６に示す如く徐々に上昇して行く。次に、スイッチング素子Ｓ３のみがオン状態となり、直流電源Ｂ１の正極端子の電圧ＶＳが直に行電極Ｘに印加される。これにより、行電極Ｘ上の電圧は図６に示す如く電圧ＶＳとなる。次に、スイッチング素子Ｓ２のみがオン状態となり、行電極Ｘ及びＹ間の負荷容量Ｃ０に蓄えられていた電荷に伴う電流がコイルＬ２、ダイオードＤ２を介してコンデンサＣ１に流れ込む。これにより、行電極Ｘ上の電圧は図６に示す如く徐々に低下して行く。
【００３３】
よって、スイッチングシーケンスＳＲＸによれば、図６に示す如く、その立ち上がり及び立ち下がりが共に緩やかな波形を有する正極性の第２リセットパルスＲＰ２が生成される。
この際、かかる第２リセットパルスＲＰ２に応じて行電極Ｘ上の電圧が０ボルトから電圧ＶＳに推移するとリセット放電が生起され、更に、行電極Ｘ上の電圧が電圧ＶＳから０ボルトに推移する区間、つまり第２リセットパルスＲＰ２の立ち下がり区間において微弱な放電が生起される。
【００３４】
次に、駆動制御回路２は、図６に示す如きスイッチングシーケンスＳＲＹに従って状態が推移するスイッチング信号ＳＷ１１〜ＳＷ１４を維持パルス発生回路ＩＹに供給すると共に、このスイッチングシーケンスＳＲＹに従って状態が推移するスイッチング信号ＳＷ１６をリセットパルス発生回路ＲＹに供給する。
かかるスイッチングシーケンスＳＲＹによれば、先ず、スイッチング素子Ｓ１１のみがオン状態となり、コンデンサＣ２に蓄えられていた電荷に伴う電流がコイルＬ３、ダイオードＤ３、及び行電極Ｙを介して放電セルに流れ込む。これにより、行電極Ｙ上の電圧は図６に示す如く徐々に上昇して行く。次に、スイッチング素子Ｓ１３のみがオン状態となり、直流電源Ｂ３の正極端子の電圧ＶＳが直に行電極Ｙに印加される。これにより、行電極Ｙ上の電圧は図６に示す如く電圧ＶＳと等しくなる。次に、スイッチング素子Ｓ１２のみがオン状態となり、行電極Ｘ及びＹ間の負荷容量Ｃ０に蓄えられていた電荷に伴う電流がコイルＬ４、ダイオードＤ４を介してコンデンサＣ２に流れ込む。この際、コンデンサＣ２の充電動作により、行電極Ｙ上の電圧は図６に示す如く徐々に低下して行く（第１電圧低下区間Ｔｂ１）。次に、スイッチング素子Ｓ１１〜Ｓ１４及びＳ１６の全てが所定期間に亘りオフ状態に設定される。これにより、ライン１２がハイインピーダンス状態となり、この間、行電極Ｙ上の電圧は図６に示す如く一定となる（電圧一定区間Ｔｂ２）。次に、スイッチング素子Ｓ１６のみがオン状態となる。これにより、抵抗Ｒ２及びダイオードＤ１０を介して行電極Ｙがアース電位に設定されるので、行電極Ｙ上の電圧は再び緩やかに低下して０ボルトに到る（第２電圧低下区間Ｔｂ３）。尚、第２電圧低下区間Ｔｂ３では、第１電圧低下区間Ｔｂ１よりも電圧値の変化率が小である。つまり、第２電圧低下区間Ｔｂ３では、第１電圧低下区間Ｔｂ１よりも緩やかに電圧が低下して行く。
【００３５】
よって、スイッチングシーケンスＳＲＹによれば、図６に示す如く、その立ち上がり及び立ち下がりが共に緩やかな波形を有する正極性の第３リセットパルスＲＰ３が生成される。この際、第３リセットパルスＲＰ３における電圧の立ち下がり区間での変化率は、その直前に印加される第２リセットパルスＲＰ２における立ち下がり区間での変化率よりも低い。つまり、一斉リセット行程Ｒｃの最終で印加される第３リセットパルスＲＰ３の電圧値の立ち下がり波形は、その直前に印加される第２リセットパルスＲＰ２における立ち下がり波形よりも緩やかである。
【００３６】
ここで、かかる第３リセットパルスＲＰ３が全ての行電極Ｙ上に印加されると、全放電セル内において第３のリセット放電が生起され、その放電空間内にプライミング粒子が発生する。更に、第３リセットパルスＲＰ３の立ち下がり区間（Ｔｂ１＋Ｔｂ２＋Ｔｂ３）において微弱な放電が生起され、この微弱な放電により、放電セル内に形成されている壁電荷の一部が消失する。これにより、放電セル内の壁電荷の量を、アドレス行程Ｗｃにおいて適切に選択放電を生起させ得る程度の所望の量に調整するのである。
【００３７】
ところが、パネル温度、発光負荷の大きさ、経年変化等の影響により放電セル内に形成される壁電荷の量が変動してしまうので、各放電セル内における壁電荷の量を所望量に維持させることが困難となる。
そこで、図６に示すように、第３リセットパルスＲＰ３の立ち下がり区間を、電圧が徐々に低下する第１電圧低下区間Ｔｂ１と、電圧の低下が停止して所定期間に亘り電圧値が一定となる電圧一定区間Ｔｂ２と、第１電圧低下区間Ｔｂ１よりも緩やかに電圧が低下する第２電圧低下区間Ｔｂ３とで形成させる。この際、上記電圧一定区間Ｔｂ２においてリセットパルスＲＰ３の立ち下がり区間での電圧値を所定期間に亘り一定にすることにより壁電荷の状態を安定化させている。これにより、パネル温度、発光負荷の大きさ、経年変化等の影響に拘わらずに、リセットパルスＲＰ３の立ち下がり区間にて各放電セル内の壁電荷の量を、アドレス行程Ｗｃにおいて適切に選択放電を生起させ得る程度の所望の量に調整することが可能となる。
【００３８】
よって、パネル温度、発光負荷の大きさ、経年変化等の影響に拘わらずに、アドレス行程における選択放電を正しく生起させることができるので、表示品質の高い画像表示を維持させることが可能となる。
次に、図５に示される構成による維持パルスＩＰＸ、ＩＰＹ、及び各発光維持行程Ｉｃにおいて最終に印加される維持パルスＩＰＹＥ各々の生成動作について、図７を参照しつつ説明する。
【００３９】
図７において、駆動制御回路２は、図７に示す如きスイッチングシーケンスＳＳＸに従って状態が推移するスイッチング信号ＳＷ１〜ＳＷ４を、維持パルス発生回路ＩＸのスイッチング素子Ｓ１〜Ｓ４に夫々供給する。かかるスイッチングシーケンスＳＳＸによれば、スイッチング素子Ｓ４がオフ状態に設定され、この間、先ず、スイッチング素子Ｓ１のみがオン状態となり、コンデンサＣ１に蓄えられていた電荷に伴う電流がコイルＬ１、ダイオードＤ１、行電極Ｘを介して放電セルに流れ込む。これにより、行電極Ｘ上の電圧は図７に示す如く徐々に上昇して行く。次に、スイッチング素子Ｓ３のみがオン状態となり、直流電源Ｂ１の正極端子の電圧ＶＳがスイッチング素子Ｓ３を介して行電極Ｘに印加される。これにより、行電極Ｘ上の電圧は図７に示す如く電圧ＶＳに固定される。次に、スイッチング素子Ｓ２のみがオン状態となり、行電極Ｘ及びＹ間の負荷容量Ｃ０に蓄えられていた電荷に伴う電流がコイルＬ２、ダイオードＤ２及びスイッチング素子Ｓ２を介してコンデンサＣ１に流れ込む。これにより、行電極Ｘ上の電圧は図７に示す如く徐々に低下して行く。そして、スイッチング素子Ｓ４がオン状態に切り替わることにより、行電極Ｘ上の電圧は０ボルトになる。
【００４０】
よって、スイッチングシーケンスＳＳＸによれば、図６に示す如く、その立ち上がり及び立ち下がりが共に緩やかな波形を有する正極性の維持パルスＩＰＸが生成される。
駆動制御回路２は、上記スイッチングシーケンスＳＳＸに従った制御を、各サブフィールドに割り当てられた発光の回数分だけ周期的に繰り返し実行する。これにより、維持パルス発生回路ＩＸは、図７に示す如き波形を有する維持パルスＩＰＸを図７に示す如く繰り返し発生する。この際、上記維持パルスＩＰＸが印加される度に、点灯モードにある放電セル内に維持放電（図７のＤＳ１にて示す）が生起される。尚、維持パルスＩＰＸの電圧低下時においても、微弱な放電（図７のＤＳ２にて示す）が生起される。
【００４１】
又、駆動制御回路２は、図７に示す如きスイッチングシーケンスＳＳＹに従って状態が推移するスイッチング信号ＳＷ１１〜ＳＷ１３を維持パルス発生回路ＩＹに供給する。尚、この間、スイッチング素子Ｓ１５及びＳ２１は、共にオン状態に設定されている。
スイッチングシーケンスＳＳＹでは、先ず、スイッチング素子Ｓ１１のみがオン状態となり、コンデンサＣ２に蓄えられていた電荷に伴う電流がコイルＬ３、ダイオードＤ３、スイッチング素子Ｓ１１、Ｓ１５、Ｓ２１及び行電極Ｙを介して放電セルに流れ込む。これにより、行電極Ｙ上の電圧は図７に示す如く徐々に上昇して行く。次に、スイッチング素子Ｓ１３のみがオン状態となり、直流電源Ｂ３の正極端子の電圧ＶＳがスイッチング素子Ｓ１３、Ｓ１５、及びＳ２１を介して行電極Ｙに印加される。これにより、行電極Ｙ上の電圧は図７に示す如く電圧ＶＳと等しくなる。次に、スイッチング素子Ｓ１２のみがオン状態となり、行電極Ｘ及びＹ間の負荷容量Ｃ０に蓄えられていた電荷に伴う電流が行電極Ｙ、スイッチング素子Ｓ２１、Ｓ１５、コイルＬ４、ダイオードＤ４及びスイッチング素子Ｓ１２を介してコンデンサＣ２に流れ込む。この際、コンデンサＣ２の充電動作により、行電極Ｙ上の電圧は図７に示す如く徐々に低下して行く。よって、スイッチングシーケンスＳＳＹによれば、図７に示す如く、その立ち上がり及び立ち下がりが共に緩やかな波形を有する正極性の維持パルスＩＰＹが生成される。
【００４２】
駆動制御回路２は、上記スイッチングシーケンスＳＳＹに従った制御を図７に示す如く、周期的に繰り返し実行する。これにより、維持パルス発生回路ＩＹは、図７に示す如き波形を有する維持パルスＩＰＹを繰り返し発生する。この際、上記維持パルスＩＰＹが印加される度に、点灯モードにある放電セル内に維持放電が生起される。尚、維持パルスＩＰＹの電圧低下時においても微弱な放電が生起される。
【００４３】
ただし、各発光維持行程Ｉｃにおいて最終の維持パルスＩＰＹＥを生成する際には、駆動制御回路２は、図７に示す如きスイッチングシーケンスＳＳＹＥに従って状態が推移するスイッチング信号ＳＷ１１〜ＳＷ１４を維持パルス発生回路ＩＹに供給し、スイッチング信号ＳＷ１６をリセットパルス発生回路ＲＹに供給する。
【００４４】
スイッチングシーケンスＳＳＹＥでは、スイッチング素子Ｓ１４がオフ状態に設定され、この間、先ず、スイッチング素子Ｓ１１のみがオン状態となり、コンデンサＣ２に蓄えられていた電荷に伴う電流がコイルＬ３、ダイオードＤ３、スイッチング素子Ｓ１１、Ｓ１５、Ｓ２１及び行電極Ｙを介して放電セルに流れ込む。これにより、行電極Ｙ上の電圧は図７に示す如く徐々に上昇して行く。次に、スイッチング素子Ｓ１３のみがオン状態となり、直流電源Ｂ３の正極端子の電圧ＶＳがスイッチング素子Ｓ１３、Ｓ１５、及びＳ２１を介して行電極Ｙに印加される。これにより、行電極Ｙ上の電圧は図７に示す如く電圧ＶＳと等しくなる。次に、スイッチング素子Ｓ１２のみがオン状態となり、行電極Ｘ及びＹ間の負荷容量Ｃ０に蓄えられていた電荷に伴う電流が行電極Ｙ、スイッチング素子Ｓ２１、Ｓ１５、コイルＬ４、ダイオードＤ４及びスイッチング素子Ｓ１２を介してコンデンサＣ２に流れ込む。この際、コンデンサＣ２の充電動作により、行電極Ｙ上の電圧は図７に示す如く徐々に低下して行く（第１電圧低下区間Ｔｂ１）。次に、スイッチング素子Ｓ１１〜Ｓ１４及びＳ１６の全てが所定期間に亘りオフ状態に設定される。これにより、ライン１２がハイインピーダンス状態となり、この間、行電極Ｙ上の電圧は図７に示す如く一定となる（電圧一定区間Ｔｂ２）。次に、スイッチング素子Ｓ１６のみがオン状態となる。これにより、スイッチング素子Ｓ２１、Ｓ１５、Ｓ１６、抵抗Ｒ２及びダイオードＤ１０を介して行電極Ｙがアース電位に設定されるので、行電極Ｙ上の電圧は再び緩やかに低下して０ボルトに到る（第２電圧低下区間Ｔｂ３）。尚、第２電圧低下区間Ｔｂ３では、第１電圧低下区間Ｔｂ１よりも電圧値の変化率が小である。つまり、第２電圧低下区間Ｔｂ３では、第１電圧低下区間Ｔｂ１よりも緩やかに電圧が低下して行く。
【００４５】
よって、スイッチングシーケンスＳＳＹＥによれば、図７に示す如く、その立ち上がり及び立ち下がりが共に緩やかな波形を有する正極性の維持パルスＩＰＹＥが生成される。この際、維持パルスＩＰＹＥにおける電圧立ち下がり区間での変化率は、その直前に印加される維持パルスＩＰにおける立ち下がり区間での変化率よりも低い。つまり、発光維持行程Ｉｃの最終で印加される維持パルスＩＰＹＥの電圧値の立ち下がり波形は、その直前に印加される維持パルスＩＰにおける立ち下がり波形よりも緩やかなのである。
【００４６】
ここで、上記維持パルスＩＰＹＥに応じて各発光維持行程Ｉｃでの最終の維持放電（図７のＤＳ１にて示す）が生起され、更に、この維持パルスＩＰＹＥの立ち下がり区間において微弱な放電が生起される（図７のＤＳ２にて示す）。この微弱な放電により、放電セル内に形成されている壁電荷の一部が消失され、放電セル内の壁電荷の量が、一斉リセット行程Ｒｃにて適切に第１リセット放電を生起させ得る所望の量に調整される。
【００４７】
ところが、パネル温度、発光負荷の大きさ、経年変化等の影響により放電セル内に形成される壁電荷の量が変動してしまうので、各放電セル内における壁電荷の量を所望量に維持させることが困難となる。
そこで、図７に示すように、最終の維持パルスＩＰＹＥの立ち下がり区間を、電圧が徐々に低下する第１電圧低下区間Ｔｂ１と、電圧の低下が停止して所定期間に亘り電圧値が一定となる電圧一定区間Ｔｂ２と、第１電圧低下区間Ｔｂ１よりも緩やかに電圧が低下する第２電圧低下区間Ｔｂ３とで形成させる。この際、上記電圧一定区間Ｔｂ２において維持パルスＩＰＹＥの立ち下がり区間での電圧値を所定期間に亘り一定にすることにより壁電荷の状態を安定化させている。これにより、パネル温度、発光負荷の大きさ、経年変化等の影響に拘わらずに、最終の維持パルスＩＰＹＥの立ち下がり区間にて、各放電セル内の壁電荷の量を、一斉リセット行程Ｒｃにおいて適切に第１リセット放電を生起させ得る程度の所望の量に調整することが可能となる。
【００４８】
よって、パネル温度、発光負荷の大きさ、経年変化等の影響に拘わらずに、リセット放電を正しく生起させることができるので、表示品質の高い画像表示を維持させることが可能となる。
尚、上記実施例においては、サブフィールド法に基づく階調駆動として、図２〜図４に示す如き階調駆動方法を採用しているが、本発明が適用される階調駆動方法としてはこれに限定されるものではない。
【００４９】
又、上記実施例においては、サブフィールド法として、予め全放電セル内に壁電荷を形成させておき（一斉リセット行程Ｒｃ）、各放電セル内の壁電荷を入力映像信号に応じて選択的に消去する（アドレス行程Ｗｃ）、いわゆる選択消去アドレス法を採用している。しかしながら、本発明は、サブフィールド法として、予め全放電セル内の壁電荷を消滅させておき、入力映像信号に応じて各放電セル内に選択的に壁電荷を形成させる、いわゆる選択書込アドレス法を採用したものにも同様に適用可能である。
【図面の簡単な説明】
【図１】本発明によるプラズマディスプレイ装置の概略構成を示す図である。
【図２】画素駆動データ生成回路３０のデータ変換テーブル、及び１フィールド表示期間内での発光駆動パターンの一例を示す図である。
【図３】発光駆動フォーマットの一例を示す図である。
【図４】ＰＤＰ１０に印加される各種駆動パルスと、その印加タイミングの一例を示す図である。
【図５】図１に示す第１サスティンドライバ７及び第２サスティンドライバ８各々の内部構成の一例を示す図である。
【図６】ＰＤＰ１０に印加される各種リセットパルスと、リセットパルスを生成する際のスイッチングシーケンスの一例を示す図である。
【図７】ＰＤＰ１０に印加される各種維持パルスと、維持パルスを生成する際のスイッチングシーケンスの一例を示す図である。
【主要部分の符号の説明】
２  駆動制御回路
６  アドレスドライバ
７  第１サスティンドライバ
８  第２サスティンドライバ
１０  ＰＤＰ
【図１】
2005043397.tif 000003
【図２】
2005043397.tif 000004
【図３】
2005043397.tif 000005
【図４】
2005043397.tif 000006
【図５】
2005043397.tif 000007
【図６】
2005043397.tif 000008
【図７】
2005043397.tif 000009