(57)【要約】【課題】  高品質な画像表示を行う電気光学装置を製造する。【解決手段】  画像表示領域及び周辺領域を含む基板上の一面に層間絶縁膜を形成する工程を含み、画像表示領域における層間絶縁膜の表面に生じる凸部の密度は、周辺領域における層間絶縁膜の表面に発生する凸部の密度よりも低くなっている。層間絶縁膜に対して、ＣＭＰ（化学的機械研磨）処理を、研磨体の圧縮率ｘ［％］を１．１２［％］以上２．０８［％］以下とし、押し付け圧力ｐ［ｈＰａ］を１３０×（１．６／ｘ）［ｈＰａ］以上且つ［｛５０×（ｙ−２１．６）×６０／ｚ｝＋１３０］×（１．６／ｘ）［ｈＰａ］以下（但し、画像表示領域における凸部の密度をｙ［％］とし、周辺領域における凸部の密度をｚ［％］とする）として、行う工程を更に含む。【選択図】      図１０
2005091721.tif 000002
【特許請求の範囲】
【請求項１】
基板上における画像表示領域に、複数の画素部を形成する工程と、
前記画像表示領域の周辺に位置する周辺領域に、前記複数の画素部を駆動するための複数の単位回路を含む周辺回路を形成する工程と、
前記画像表示領域及び前記周辺領域を含む前記基板上の一面に層間絶縁膜を形成する工程と
を含み、
前記複数の画素部の存在に起因して前記画像表示領域における前記層間絶縁膜の表面に生じる凸部の密度が前記複数の単位回路の存在に起因して前記周辺領域における前記層間絶縁膜の表面に発生する凸部の密度よりも低くなるように、前記複数の画素部及び前記周辺回路は形成されており、
前記層間絶縁膜に対して、ＣＭＰ（化学的機械研磨）処理を、研磨体の圧縮率ｘ［％］を１．１２［％］以上２．０８［％］以下とし、押し付け圧力ｐ［ｈＰａ］を１３０×（１．６／ｘ）［ｈＰａ］以上且つ［｛５０×（ｙ−２１．６）×６０／ｚ｝＋１３０］×（１．６／ｘ）［ｈＰａ］以下（但し、前記画像表示領域における前記凸部の密度をｙ［％］とし、前記周辺領域における前記凸部の密度をｚ［％］とする）として行う工程を更に含むことを特徴とする電気光学装置の製造方法。
【請求項２】
基板上における画像表示領域に、複数の画素部を形成する工程と、
前記画像表示領域の周辺に位置する周辺領域に、前記複数の画素部を駆動するための複数の単位回路を含む周辺回路を形成する工程と、
前記画像表示領域及び前記周辺領域を含む前記基板上の一面に層間絶縁膜を形成する工程と
を含み、
前記複数の画素部の存在に起因して前記画像表示領域における前記層間絶縁膜の表面に生じる凸部の密度が前記複数の単位回路の存在に起因して前記周辺領域における前記層間絶縁膜の表面に発生する凸部の密度よりも低くなるように、前記複数の画素部及び前記周辺回路は形成されており、
前記層間絶縁膜の一面に対して、ＣＭＰ（化学的機械研磨）処理を、押し付け圧力を変えて複数回行う工程を更に含み、
前記ＣＭＰ処理を複数回行う工程では、最終回のＣＭＰ処理を、研磨体の圧縮率ｘ［％］を１．１２［％］以上２．０８［％］以下とし、押し付け圧力ｐ［ｈＰａ］を１３０×（１．６／ｘ）［ｈＰａ］以上且つ［｛５０×（ｙ−２１．６）×６０／ｚ｝＋１３０］×（１．６／ｘ）［ｈＰａ］以下（但し、前記画像表示領域における前記凸部の密度をｙ［％］とし、前記周辺領域における前記凸部の密度をｚ［％］とする）として行うことを特徴とする電気光学装置の製造方法。
【請求項３】
前記ＣＭＰ処理を複数回行う工程は、
前記層間絶縁膜の一面に対して、第１のＣＭＰ処理を、押し付け圧力を前記最終回のＣＭＰ処理よりも大きい圧力として行う工程と、
前記第１のＣＭＰ処理の後に、前記最終回のＣＭＰ処理を行う工程と
を含むことを特徴とする請求項２に記載の電気光学装置の製造方法。
【請求項４】
前記複数の画素部を形成する工程は、画素スイッチング素子を形成する工程及び該複数の画素スイッチング素子の上に遮光膜を形成する工程を含み、
前記層間絶縁膜は、前記遮光膜の下地膜として形成されること
を特徴とする請求項１から３のいずれか一項に記載の電気光学装置の製造方法。
【請求項５】
前記複数の画素部を形成する工程は、複数の画素電極を形成する工程と、該複数の画素電極に画像信号を前記画素スイッチング素子を介して供給する複数のデータ線を夫々、導電膜により形成する工程とを更に含み、
前記周辺回路を形成する工程は、前記単位回路毎に、少なくとも一の配線を前記導電膜と同一膜により形成する工程を含み、
前記層間絶縁膜は、前記データ線の上又は下に配置されること
を特徴とする請求項４に記載の電気光学装置の製造方法。
【請求項６】
前記遮光膜は、前記画素電極に蓄積容量を付加するための容量線として形成されること
を特徴とする請求項４又は５に記載の電気光学装置の製造方法。
【請求項７】
前記画素部を形成する工程は、複数の画素電極に蓄積容量を付加するための容量線を形成する工程と、該容量線の上に、前記複数の画素電極を形成する工程とを更に含み、
前記層間絶縁膜は、前記複数の画素電極と前記容量線とを層間絶縁するように形成されること
を特徴とする請求項１から３のいずれか一項に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばアクティブマトリクス駆動の液晶装置、電子ペーパなどの電気泳動装置、ＥＬ（Electro-Luminescence）表示装置等の電気光学装置の製造方法の技術分野に関する。
【背景技術】
【０００２】
従来、基板上に、マトリクス状に配列された画素電極及び該電極の各々に接続された薄膜トランジスタ（Thin Film Transistor；以下適宜、「ＴＦＴ」という。）、該ＴＦＴの各々に接続され、行及び列方向それぞれに平行に設けられたデータ線及び走査線等を備えることで、いわゆるアクティブマトリクス駆動が可能な電気光学装置が知られている。
【０００３】
ところで、かかる電気光学装置においては、前述のＴＦＴ、データ線、走査線及び画素電極等は、前記基板上において積層構造をなして形成されるのが通常である。そして、この積層構造において、前述のＴＦＴ、走査線、データ線及び画素電極が形成される基板上の領域を画像表示領域と呼ぶと、該画像表示領域上であって前述のＴＦＴの上には遮光膜が形成される。この遮光膜によって、ＴＦＴが遮光されることにより、電気光学装置の駆動時、光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。
【０００４】
ここに、遮光膜の下地膜として形成される層間絶縁膜の表面の形状は、それよりも下層に形成されたＴＦＴ等の固有の「高さ」に影響される。即ち、この固有の高さが当該積層構造の上層に上層にといわば伝播することによって、遮光膜の下地膜となる層間絶縁膜の表面には一般に段差が生じることになる。このような段差が生じると、この段差の形状に対応して遮光膜の表面にも段差が生じる。遮光膜は、光を反射しやすい、例えばアルミニウム含む膜を用いて形成される。よって、その表面に段差が生じると光が乱反射され、電気光学装置の駆動時において、コントラスト比が低下する恐れがある。
【０００５】
そこで、層間絶縁膜の表面に対してＣＭＰ（Chemical Mechanical Polishing）処理を施して平坦化した後、該層間絶縁膜上に遮光膜を形成していた。尚、ＣＭＰ処理とは、一般に、被処理基板と研磨体（パッド）の両者を回転等させながら、それぞれの表面同士を当接させるとともに、該当接部位にシリカ粒等を含んだ研磨液（スラリー）を供給することによって、被処理基板表面を、機械的作用と化学作用の兼ね合いにより研磨することで、当該表面を平坦化する技術である。
【０００６】
このようなＣＭＰ処理を行うことにより、画像のコントラスト比を向上させることが可能となる。このようなＣＭＰ処理を利用する例としては、例えば特許文献１に掲げるようなものが挙げられる。
【０００７】
【特許文献１】特開２０００−３３０１２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記のようなＣＭＰ処理を実施するにあたっては、以下のような問題点が生じていた。すなわち、基板上においては、前述のように、ＴＦＴ、走査線、データ線及び画素電極等々のほかに、走査線に走査信号を出力する走査線駆動回路、及びデータ線に画像信号を出力するデータ線駆動回路（以下、まとめて「駆動回路」と呼称することがある。）が形成される。これら走査線駆動回路及びデータ線駆動回路は、具体的には、スイッチング素子たるＴＦＴ（前述までの「ＴＦＴ」とは異なる。以下では、駆動回路を構成するＴＦＴと、前述までの「ＴＦＴ」を区別するため、後者を特に、「画素スイッチング用ＴＦＴ」という。）や各種の回路素子・配線等々からなる。
【０００９】
ここで、前述の駆動回路は、画像表示領域の周辺に位置する周辺領域上、とりわけ画像表示領域に隣接する部分の上に形成されるのが一般的である。また、この駆動回路を構成する回路素子・配線等々は、前記の画素スイッチング用ＴＦＴ、走査線、データ線及び画素電極等に比べて、より密に配置されることが多い。というのも、画像表示領域では、光透過域を確保しなければならないから、必然的に、画素スイッチング用ＴＦＴ等を疎に配置する必要があるためである。また、前述のような構成を備えた電気光学装置は、更なる小型化が要求されており、これに伴って、前記基板の面積も縮小化傾向にあるのに対し、画像表示領域の大きさは、より大型化が目指されているためでもある。つまり、装置全体としては小型化が、画像の大きさ（即ち、画像表示領域の大きさ）としては大型化が目指されているのである。このような傾向からすると、一般的に、画像表示領域における画素スイッチング素子等の形成密度は、より疎に、該画像表示領域の周辺に位置する周辺領域における素子等の形成密度は、より密にならざるを得ないのである。
【００１０】
そして、このような密度差が画像表示領域及び周辺領域間で存在する場合に、両領域の双方の上に形成された層間絶縁膜に対して前述したＣＭＰ処理を実施すると、両者間で、積層構造の高さの相違をもたらすおそれがある。これは、より低密度に回路素子等が形成されている画像表示領域の方が、より高密度に回路素子等が形成されている周辺領域よりも、より研磨されやすいということが一般的な原因として考えられる。本願発明者らの実験によると、かかる段差の大きさ（即ち、高低差）は、２００〜３００〔ｎｍ〕にも及ぶことが確認されている。
【００１１】
ここで、このような段差は、前述の駆動回路の形成領域に対応して形成されることになるから、該段差は、一般に、画像表示領域の周囲を巡るように、言い換えると画像表示領域を縁取るように形成されることになる。そうすると、当該段差において光の干渉が生じる結果、表示すべき画像の周囲にコントラストムラを発生させることになっていたのである。このコントラストムラとは、特に中間調の表示を行った場合、表示された画像の周囲に明確に色むらが発生する現象である。
【００１２】
本発明は、上記問題点に鑑みてなされたものであり、高品質な画像表示を行う電気光学装置を製造可能である電気光学装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１３】
本発明の電気光学装置の第１製造方法は上記課題を解決するために、基板上における画像表示領域に、複数の画素部を形成する工程と、前記画像表示領域の周辺に位置する周辺領域に、前記複数の画素部を駆動するための複数の単位回路を含む周辺回路を形成する工程と、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に層間絶縁膜を形成する工程とを含み、前記複数の画素部の存在に起因して前記画像表示領域における前記層間絶縁膜の表面に生じる凸部の密度が前記複数の単位回路の存在に起因して前記周辺領域における前記層間絶縁膜の表面に発生する凸部の密度よりも低くなるように、前記複数の画素部及び前記周辺回路は形成されており、前記層間絶縁膜に対して、ＣＭＰ（化学的機械研磨）処理を、研磨体の圧縮率ｘ［％］を１．１２［％］以上２．０８［％］以下とし、押し付け圧力ｐ［ｈＰａ］を１３０×（１．６／ｘ）［ｈＰａ］以上且つ［｛５０×（ｙ−２１．６）×６０／ｚ｝＋１３０］×（１．６／ｘ）［ｈＰａ］以下（但し、前記画像表示領域における前記凸部の密度をｙ［％］とし、前記周辺領域における前記凸部の密度をｚ［％］とする）として行う工程を更に含む。
【００１４】
本発明の第１製造方法によれば、画素部を形成する工程によって、画像表示領域に、パターニングされた各種導電膜、半導体膜、絶縁膜等から構成される、例えば画素電極、画素スイッチング用ＴＦＴ、データ線、走査線、容量線、遮光膜等を夫々備える複数の画素部を形成する。この画素部を形成する工程と並行して又は相前後して、周辺回路を形成する工程によって、周辺領域に、パターニングされた各種導電膜、半導体膜、絶縁膜等から構成される、例えばデータ線駆動回路、走査線駆動回路、サンプリンク回路、検査回路等を構成する複数の単位回路を含む周辺回路を形成する。
【００１５】
その後、層間絶縁膜を形成する工程によって、このように各種配線や素子等が形成された画像表示領域及び周辺領域を含む基板上の一面に、層間絶縁膜を形成する。層間絶縁膜は、例えば、画像表示領域における、画素電極や画素スイッチング素子等のいずれかを層間絶縁するように、或いは、周辺領域における、各単位回路を構成する回路素子及び配線等のいずれかを層間絶縁するように形成される。すると、画像表示領域では、複数の画素部の存在に起因して層間絶縁膜の表面に凹凸が生じ、周辺領域では、周辺回路の単位回路の存在に起因して層間絶縁膜の表面に凹凸が生じる。
【００１６】
ここで一般には、例えば液晶装置等の電気光学装置の場合、画素ピッチと比較して周辺回路内の配列ピッチは小さい。このため、画像表示領域において、各画素部を構成する画素電極等は疎に形成され、即ち、形成密度は相対的に低くされる。他方、周辺領域において、各単位回路を構成する回路素子及び配線等は密に形成され、即ち形成密度は相対的に高くされる。従って、画像表示領域における層間絶縁膜表面に生じる凸部の密度は、周辺領域における層間絶縁膜の表面に発生する凸部の密度よりも低くなる。
【００１７】
尚、以下では、画像表示領域における画素電極や画素スイッチング素子等の形成密度を適宜「第１形成密度」と称し、周辺領域における回路素子や配線の形成密度を適宜「第２形成密度」と称する。即ち一般には、画像表示領域における第１形成密度よりも、周辺領域における第２形成密度は高いことになる。この際「形成密度」とは、単位面積あたりに、素子或いは配線が何個或いは何本形成されているかを示す密度である。例えば、画素電極や画素スイッチング素子等が単位面積当りに何個形成されているかや、単位面積当りに配線が何本形成されているかを示す密度である。また、「凸部の密度」は、複数の画素部又は周辺回路の単位回路の存在に起因して層間絶縁膜の表面に生じる凸部を平面的にみた場合に、該凸部の面積が単位面積あたりに占める割合によって表される。
【００１８】
本発明においても、上述の如く層間絶縁膜を形成した時点で、画像表示領域における第１形成密度よりも周辺領域における第２形成密度は高く、即ち、画像表示領域における層間絶縁膜表面に生じる凸部の密度が、周辺領域における層間絶縁膜の表面に発生する凸部の密度よりも低くなるように、上述の画素部を形成する工程及び周辺回路を構成する工程によってこれらの複数の画素部及び周辺回路は形成されている。
【００１９】
ここでＣＭＰ処理を行うと、層間絶縁膜表面の凸部の密度が相対的に低い画像表示領域が、層間絶縁膜表面の凸部の密度が相対的に高い駆動回路の形成領域である周辺領域より研磨されやすい。このため、仮に何らの対策も施さねば、該ＣＭＰ処理により平坦化された層間絶縁膜の表面には、相対的に研磨され難い周辺領域と相対的に研磨されやすい画像表示領域との境界付近に段差が生じる。
【００２０】
本願発明者らの研究によれば、周辺領域と画像表示領域との境界付近に生じる段差が１５０［ｎｍ］より大きくなると、コントラストムラが明確に発生することが見出されている。そして特に、この段差を１５０［ｎｍ］以下に抑えるためには、次の式（１）によって求められる押し付け圧力ｐ［ｈＰａ］によってＣＭＰ処理を行えばよいことが判明している。尚、下記式（１）は、特に本願発明者らの研究において、１．６［％］を基準として圧縮率ｘ［％］を１．１２［％］以上２．０８［％］以下で変化させると共に、画像表示領域の凸部の密度ｙ［％］及び周辺領域の凸部の密度ｚ［％］を変化させて押し付け圧力を求めることにより、導出されたものである。
【００２１】
ｐ＝［｛５０×（ｙ−２１．６）×６０／ｚ｝＋１３０］×（１．６／ｘ）・・・（１）
【００２２】
即ち、式（１）によれば、研磨体の圧縮率ｘ［％］並びに層間絶縁膜における凸部の密度ｙ［％］及びｚ［％］に応じて押し付け圧力は調整される。ここに、「押し付け圧力」とは、ＣＭＰ処理が行われる被処理基板と研磨体との間にかけられる圧力をいう。また、圧縮率は、研磨体の、被処理基板が当接される表面硬さの指標となる値であって、｛(Ｔ２−Ｔ１)／Ｔ１｝×１００［％］（Ｔ１は研磨体（パッド）の、被処理基板が当接される面に対して３００［ｇ／ｍｍ２］の圧力を加えたときの凹み量、及びＴ２は研磨体（パッド）の、被処理基板が当接される面に対して１８００［ｇ／ｍｍ２］の圧力をかけたときの凹み量）として求められる値である。
【００２３】
他方で、押し付け圧力をあまりに小さくすると、研磨速度（１分間当たりの層間絶縁膜の研磨量［ｎｍ／分］）が０［ｎｍ／分］に近くなり、当該ＣＭＰ処理を行うこと自体が実践的な意味で不可能となってしまう。そして特に、前述の段差の大きさを１５０［ｎｍ］に抑えつつ研磨速度を確保するためには、押し付け圧力を研磨体の圧縮率ｘ［％］に応じて１３０×（１．６／ｘ）［ｈＰａ］以上としてＣＭＰ処理を行えばよいことが、判明している。尚、この値は、特に本願発明者らの研究において、１．６［％］を基準として圧縮率ｘ［％］を１．１２［％］以上２．０８［％］以下で変化させて押し付け圧力を求めることにより導出されたものである。
【００２４】
よって、前記ＣＭＰ処理を行う工程では、前記ＣＭＰ処理の終了時の、前記画像表示領域における前記層間絶縁膜の表面と前記周辺領域における前記層間絶縁膜の表面との段差が１５０［ｎｍ］以下となるように且つ研磨速度を確保できるように、上限値を上記式（１）によって求められる値とし、下限値を１３０×（１．６／ｘ）［ｈＰａ］として、該下限値と上限値の範囲内で押し付け圧力を設定する。
【００２５】
以上の結果、ＣＭＰ処理を層間絶縁膜に施すことにより、画像表示領域内と周辺領域とで凸部の密度が相異なる層間絶縁膜を、その全域に渡って迅速且つ良好に平坦化することが可能となる。特に画像表示領域と周辺領域との間に生じる段差を低減できるので、当該段差付近で発生しやすいコントラストムラの発生を効果的に抑制することが可能となる。従って、本発明の第１製造方法では、高品質な画像を表示することが可能な電気光学装置を製造することができる。
【００２６】
本発明の電気光学装置の第２製造方法は上記課題を解決するために、基板上における画像表示領域に、複数の画素部を形成する工程と、前記画像表示領域の周辺に位置する周辺領域に、前記複数の画素部を駆動するための複数の単位回路を含む周辺回路を形成する工程と、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に層間絶縁膜を形成する工程とを含み、前記複数の画素部の存在に起因して前記画像表示領域における前記層間絶縁膜の表面に生じる凸部の密度が前記複数の単位回路の存在に起因して前記周辺領域における前記層間絶縁膜の表面に発生する凸部の密度よりも低くなるように、前記複数の画素部及び前記周辺回路は形成されており、前記層間絶縁膜の一面に対して、ＣＭＰ（化学的機械研磨）処理を、押し付け圧力を変えて複数回行う工程を更に含み、前記ＣＭＰ処理を複数回行う工程では、最終回のＣＭＰ処理を、研磨体の圧縮率ｘ［％］を１．１２［％］以上２．０８［％］以下とし、押し付け圧力ｐ［ｈＰａ］を１３０×（１．６／ｘ）［ｈＰａ］以上且つ［｛５０×（ｙ−２１．６）×６０／ｚ｝＋１３０］×（１．６／ｘ）［ｈＰａ］以下（但し、前記画像表示領域における前記凸部の密度をｙ［％］とし、前記周辺領域における前記凸部の密度をｚ［％］とする）として行う。
【００２７】
本発明の第２製造方法によれば、画素部を形成する工程によって、画像表示領域に、複数の画素部を形成する。この画素部を形成する工程と並行して又は相前後して、周辺回路を形成する工程によって、周辺領域に、周辺回路を形成する。その後、層間絶縁膜を形成する工程によって、層間絶縁膜を形成すると、画像表示領域では、複数の画素部の存在に起因して層間絶縁膜の表面に凹凸が生じ、周辺領域では、周辺回路の単位回路の存在に起因して層間絶縁膜の表面に凹凸が生じる。そして、このように層間絶縁膜を形成した時点で、画像表示領域における層間絶縁膜表面に生じる凸部の密度が、周辺領域における層間絶縁膜の表面に発生する凸部の密度よりも低くなるように、これらの複数の画素部及び周辺回路は形成されている。
【００２８】
その後、ＣＭＰ処理を、このように画像表示領域及び周辺領域の両者に凹凸が相異なる密度で形成された層間絶縁膜に対して、押し付け圧力を変えて複数回行う。最終回より前に行われるＣＭＰ処理は、最終回よりも大きい押し付け圧力で行い、その後、最終回のＣＭＰ処理を、本発明の第１製造方法と同様、上限値を上記式（１）によって求められる値とし、下限値を１３０×（１．６／ｘ）［ｈＰａ］として、該下限値と上限値の範囲内で押し付け圧力を設定して行う。すると、最終回より前のＣＭＰ処理では、研磨速度を最終回よりも高めて、即ち、迅速にＣＭＰ処理を行うことができる。この最終回より前のＣＭＰ処理を完了した時点では、層間絶縁膜の表面に生じる段差の大きさが、１５０［ｎｍ］以下となる必要は無く、例えば３００［ｎｍ］程度とされる。即ち、係る１５０［ｎｍ］以下という制限を守る必要は無いので、相対的に研磨速度を高めることが出来る。
【００２９】
以上の結果、複数回のＣＭＰ処理を層間絶縁膜に施すことにより、画像表示領域内と周辺領域とで凸部の密度が相異なる層間絶縁膜を、その全域に渡って極めて迅速且つ良好に平坦化することが可能となる。特に画像表示領域と周辺領域との間に生じる段差を低減できるので、当該段差付近で発生しやすいコントラストムラの発生を効果的に抑制することが可能となる。従って、本発明の第２製造方法では、高品質な画像を表示することが可能な電気光学装置を製造することができる。更に、ＣＭＰ処理を複数回に分けて行って、最終回より前のＣＭＰ処理で層間絶縁膜の表面を粗く研磨しておくことにより、本発明の第１製造方法に比べて、該層間絶縁膜の平坦化を迅速或いは効率良く行うことが可能となり、生産性を確保することができる。
【００３０】
本発明の第２製造方法の一態様では、前記ＣＭＰ処理を複数回行う工程は、前記層間絶縁膜の一面に対して、第１のＣＭＰ処理を、押し付け圧力を前記最終回のＣＭＰ処理よりも大きい圧力として行う工程と、前記第１のＣＭＰ処理の後に、前記最終回のＣＭＰ処理を行う工程とを含む。
【００３１】
この態様によれば、例えば、前記第１のＣＭＰ処理は、前記第１のＣＭＰ処理の後に前記層間絶縁膜の表面において前記画像表示領域及び前記周辺領域の境界付近に生じる段差の大きさが３００［ｎｍ］以下となるように行われる。その後の最終回のＣＭＰ処理は、段差の大きさが１５０［ｎｍ］以下となるように行われる。
【００３２】
本発明の第１又は第２製造方法の他の態様では、前記複数の画素部を形成する工程は、画素スイッチング素子を形成する工程及び該複数の画素スイッチング素子の上に遮光膜を形成する工程を含み、前記層間絶縁膜は、前記遮光膜の下地膜として形成される。
【００３３】
この態様によれば、画像表示領域には、遮光膜が複数の画素スイッチング素子に対して形成される。この遮光膜は、好ましくは光を反射する材料、例えばアルミニウムを含む膜として、本発明の第１製造方法におけるＣＭＰ処理、若しくは本発明の第２製造方法における複数回のＣＭＰ処理によって平坦化された層間絶縁膜上に形成される。よって、この態様によれば、本発明の第１又は第２の製造方法により形成された電気光学装置において、遮光膜による光の乱反射を防止し、コントラスト比を向上させることが可能であると共に、画素スイッチング素子における光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。
【００３４】
この、複数の画素部に夫々画素スイッチング素子を形成する工程を含む態様では、前記複数の画素部を形成する工程は、複数の画素電極を形成する工程と、該複数の画素電極に画像信号を前記画素スイッチング素子を介して供給する複数のデータ線を夫々、導電膜により形成する工程とを更に含み、前記周辺回路を形成する工程は、前記単位回路毎に、少なくとも一の配線を前記導電膜と同一膜により形成する工程を含み、前記層間絶縁膜は、前記データ線の上又は下に配置されるように製造してもよい。
【００３５】
このように製造すれば、データ線及び各単位回路における少なくとも一の配線は、同一の導電膜により形成される。よって、この導電膜の形成密度は、画像表示領域において疎となると共に、周辺領域において密となる。従って、層間絶縁膜に対して、ＣＭＰ処理を施した場合、前述の導電膜の形成密度に対応して、該層間絶縁膜の表面において画像表示領域と周辺領域との境界付近に段差が生じるものの、この段差の大きさは１５０［ｎｍ］以下とされる。このため、前述の導電膜の形成密度に対応して、層間絶縁膜の表面に生じる段差に起因する、コントラストムラの発生を抑制することが可能となる。
【００３６】
この、複数の画素部に夫々画素スイッチング素子を形成する工程を含む態様によれば、前記遮光膜は、前記画素電極に蓄積容量を付加するための容量線として形成されるように製造してもよい。
【００３７】
このように製造すれば、遮光膜が容量線を兼ねるため、本発明の第１又は第２製造方法により製造された電気光学装置の駆動時、蓄積容量を用いることで各画素電極における画像信号の保持特性を向上させることが可能となる。よって、この態様によれば、更に高品質な画像を表示することが可能な電気光学装置を製造することができる。
【００３８】
本発明の第１又は第２製造方法の他の態様では、前記画素部を形成する工程は、複数の画素電極に蓄積容量を付加するための容量線を形成する工程と、該容量線の上に、前記複数の画素電極を形成する工程とを更に含み、前記層間絶縁膜は、前記複数の画素電極と前記容量線とを層間絶縁するように形成される。
【００３９】
この態様によれば、本発明の第１又は第２製造方法により製造された電気光学装置の駆動時、蓄積容量を用いることで各画素電極における画像信号の保持特性を向上させることが可能となる。
【００４０】
また、平坦化された層間絶縁膜上に画素電極が形成されると、該画素電極の上に配向膜を形成する際、均一なラビング処理を行うことができる。よって、コントラスト比を向上させることが可能となり、更に高品質な画像を表示することが可能な電気光学装置を製造することができる。
【００４１】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００４２】
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００４３】
＜１：第１実施形態＞
先ず、本発明の電気光学装置に係る第１実施形態について、図１から図１０を参照して説明する。
【００４４】
＜１−１：電気光学装置の全体構成＞
まず、本発明の電気光学装置の全体構成について、図１及び図２を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図２は、図１のＨ−Ｈ’断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００４５】
図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４６】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００４７】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。なお、本実施形態においては、前記の画像表示領域１０ａの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３より以遠が周辺領域として規定されている。
【００４８】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００４９】
また、対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００５０】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００５１】
なお、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００５２】
＜１−２：画素部における構成＞
以下では、本発明の本実施形態における電気光学装置の画素部における構成について、図３から図６を参照して説明する。ここに図３は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図４及び図５は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。なお、図４及び図５は、それぞれ、後述する積層構造のうち下層部分（図４）と上層部分（図５）とを分かって図示している。
【００５３】
また、図６は、図４及び図５を重ね合わせた場合のＡ−Ａ´断面図である。なお、図６においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００５４】
＜１−２−１：画素部の回路構成＞
図３において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００５５】
また、ＴＦＴ３０のゲートにゲート電極３ａが電気的に接続されており、所定のタイミングで、走査線１１ａ及びゲート電極３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００５６】
画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
【００５７】
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。この蓄積容量７０は、走査線１１ａに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量電極３００を含んでいる。
【００５８】
＜１−２−２：画素部の具体的構成＞
以下では、上記データ線６ａ、走査線１１ａ及びゲート電極３ａ、ＴＦＴ３０等による、上述のような回路動作が実現される電気光学装置の、具体的の構成について、図４乃至図６を参照して説明する。
【００５９】
まず、図５において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており（点線部により輪郭が示されている）、また、図４及び図５に示すように、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１ａが設けられている。データ線６ａは、後述するようにアルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。また、走査線１１ａは、半導体層１ａのうち図４中右上がりの斜線領域で示したチャネル領域１ａ´に対向するゲート電極３ａにコンタクトホール１２ｃｖを介して電気的に接続されており、該ゲート電極３ａは該走査線１１ａに含まれる形となっている。すなわち、ゲート電極３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ´に、走査線１１ａに含まれるゲート電極３ａが対向配置された画素スイッチング用のＴＦＴ３０が設けられている。これによりＴＦＴ３０（ゲート電極を除く。）は、ゲート電極３ａと走査線１１ａとの間に存在するような形態となっている。
【００６０】
次に、電気光学装置は、図４及び図５のＡ−Ａ´線断面図たる図６に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴアレイ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。
【００６１】
ＴＦＴアレイ基板１０の側には、図６に示すように、前記の画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。
【００６２】
このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、前述のシール材５２（図１及び図２参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【００６３】
一方、ＴＦＴアレイ基板１０上には、前記の画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図６に示すように、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、容量配線４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。なお、前述のうち第１層から第３層までが、下層部分として図４に図示されており、第４層から第６層までが上層部分として図５に図示されている。
【００６４】
（積層構造・第１層の構成―走査線等―）
まず、第１層には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的にみて、図４のＸ方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線１１ａは、図４のＸ方向に沿うように延びる本線部と、データ線６ａ或いは容量配線４００が延在する図４のＹ方向に延びる突出部とを備えている。なお、隣接する走査線１１ａから延びる突出部は相互に接続されることはなく、したがって、該走査線１１ａは１本１本分断された形となっている。
【００６５】
（積層構造・第２層の構成―ＴＦＴ等―）
次に、第２層として、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図６に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
【００６６】
また、本実施形態では、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、図４に示すように、各画素電極９ａのＸ方向に延びる一辺の略中央に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
【００６７】
なお、上述のＴＦＴ３０は、好ましくは図６に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００６８】
（積層構造・第１層及び第２層間の構成―下地絶縁膜―）
以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００６９】
この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長の方向に沿った溝状のコンタクトホール１２ｃｖが掘られており、このコンタクトホール１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、このコンタクトホール１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。これにより、ＴＦＴ３０の半導体層１ａは、図４によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
【００７０】
また、この側壁部３ｂは、前記のコンタクトホール１２ｃｖを埋めるように形成されているとともに、その下端が前記の走査線１１ａと接するようにされている。ここで走査線１１ａは、上述のようにストライプ状に形成されていることから、ある行に存在するゲート電極３ａ及び走査線１１ａは、当該行に着目する限り、常に同電位となる。
【００７１】
（積層構造・第３層の構成―蓄積容量等―）
さて、前述の第２層に続けて第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。また、本実施形態に係る蓄積容量７０は、図４の平面図を見るとわかるように、画素電極９ａの形成領域にほぼ対応する光透過領域には至らないように形成されているため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能となる。
【００７２】
より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。ちなみに、ここにいう中継接続は、前記の中継電極７１９を介して行われている。
【００７３】
容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。本実施形態において、容量電極３００を固定電位とするためには、固定電位とされた容量配線４００（後述する。）と電気的接続が図られることによりなされている。また、容量電極３００は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。これにより、容量電極３００は、ＴＦＴ３０に上側から入射しようとする光を遮る機能を有している。
【００７４】
誘電体膜７５は、図６に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。
【００７５】
本実施形態において、この誘電体膜７５は、図６に示すように、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂというように二層構造を有するものとなっている。上層の窒化シリコン膜７５ｂは画素電位側容量電極の下部電極７１より少し大きなサイズにパターニングされ、遮光領域（非開口領域）内で収まるように形成されている。
【００７６】
なお、本実施形態では、誘電体膜７５は、二層構造を有するものとなっているが、場合によっては、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。むろん単層構造としてもよい。
【００７７】
（積層構造、第２層及び第３層間の構成―第１層間絶縁膜―）
以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。
【００７８】
そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。さらに、この第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８８２が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。
【００７９】
（積層構造・第４層の構成―データ線等―）
さて、前述の第３層に続けて第４層には、データ線６ａが設けられている。このデータ線６ａは、図６に示すように、下層より順に、アルミニウムからなる層（図６における符号４１Ａ参照）、窒化チタンからなる層（図６における符号４１ＴＮ参照）、窒化シリコン膜からなる層(図６における符号４０１参照)の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。
【００８０】
また、この第４層には、データ線６ａと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図５に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。
【００８１】
ちなみに、これら容量配線用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一膜として形成されていることから、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する。
【００８２】
（積層構造・第３層及び第４層間の構成―第２層間絶縁膜―）
以上説明した蓄積容量７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ 、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が開孔されているとともに、前記容量配線用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するための、前記のコンタクトホール８８２が形成されている。
【００８３】
（積層構造・第５層の構成―容量配線等―）
さて、前述の第４層に続けて第５層には、本発明に係る「遮光膜」として容量配線４００が形成されている。この容量配線４００は、平面的にみると、図５に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。該容量配線４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。
【００８４】
さらには、図５中、ＸＹ方向それぞれに延在する容量配線４００の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。容量配線４００に、この略三角形状の部分が設けられていることにより、ＴＦＴ３０の半導体層１ａに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層１ａに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層１ａには至らないことになる。したがって、光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。この容量配線４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。
【００８５】
また、第４層には、このような容量配線４００と同一膜として、第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８０４及び８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。なお、これら容量配線４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
【００８６】
他方、上述の容量配線４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。
【００８７】
（積層構造・第４層及び第５層間の構成―第３層間絶縁膜―）
以上説明した前述のデータ線６ａの上、かつ、容量配線４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、前記の容量配線４００と容量配線用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。
【００８８】
（積層構造・第６層並びに第５層及び第６層間の構成―画素電極等―）
最後に、第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び前記の第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。画素電極９ａとＴＦＴ３０との間は、このコンタクトホール８９及び第３中継層４０２並びに前述したコンタクトホール８０４、第２中継層６ａ２、コンタクトホール８８２、中継電極７１９、コンタクトホール８８１、下部電極７１及びコンタクトホール８３を介して、電気的に接続されることとなる。
【００８９】
＜１−３：積層構造・周辺領域上の構成―ＣＭＯＳ型ＴＦＴ等―＞
以上説明したような画素部における構成は、図４及び図５に示すように、各画素部において共通である。図１及び図２を参照して説明した画像表示領域１０ａには、かかる画素部における構成が周期的に形成されていることになる。他方、このような電気光学装置では、画像表示領域１０ａの周囲に位置する周辺領域に、図１及び図２を参照して説明したように、走査線駆動回路１０４及びデータ線駆動回路１０１等の駆動回路が形成されている。そして、これら走査線駆動回路１０４及びデータ線駆動回路１０１は、例えば図７に示されるような複数のスイッチング素子としてのＴＦＴや配線等々から構成されている。ここに図７は、周辺領域上に形成されるスイッチング素子の一例たるＣＭＯＳ型のＴＦＴ２０２の実際的な構造を示す断面図である。
【００９０】
この図７において、ＣＭＯＳ型ＴＦＴ２０２は、ｐ型ＴＦＴ２０２ｐとｎ型ＴＦＴ２０２ｎを含み、これらそれぞれは、半導体層２０２ａ、絶縁膜２、ゲート電極膜２０２ｂ、半導体層２０２ａのドレイン及びソースに接続される各種電極２１０ａ乃至２１０ｄ並びに配線２２０からなる。そして、図７においては、符号１２、４１、４２、４３及び４４等が示されていることかわかるように、当該ＣＭＯＳ型のＴＦＴ２０２及びその上層の構築物は、図６に示した画素部における構成と同一の機会に形成されているものである。すなわち、半導体層２０２ａは、ＴＦＴ３０の半導体層１ａと同一の機会に形成されており、ゲート電極膜２０２ｂは、ゲート電極３ａと同一の機会に形成されている、などというようである。なお、図６において蓄積容量７０を構成していた下部電極７１及び容量電極３００についても、図７において、これらと同一の機会に形成された配線膜７１１及び７１２が、各種電極２１０ａ乃至２１０ｄを構成している。また、図６においてデータ線６ａを構成していた三層の膜（アルミニウムからなる膜４１Ａ、窒化チタンからなる膜４１ＴＮ及び窒化シリコンからなる膜４０１）についても、図７において、これらと同一の機会に形成された配線膜２２１乃至２２３が、配線２２０を構成している。なお、図７においては図示されていないが、図６における容量配線４００と同一の機会に薄膜を形成し、これをもＣＭＯＳ型ＴＦＴ２０２の構成の一部として（例えば、配線として利用する等）よいことは言うまでもない。
【００９１】
このように、画素部における構成と周辺領域におけるＣＭＯＳ型ＴＦＴ２０２等の各種の回路素子及び配線等々を同一の機会に形成する構成によれば、これらを別々に形成する態様に比べて、その製造工程の簡略化、或いは省略化等を達成することができる。
【００９２】
そして、本実施形態においては特に、このようなＣＭＯＳ型ＴＦＴ２０２等を含む周辺領域上、及び前述の画像表示領域１０ａに跨って形成される第３層間絶縁膜４３の表面において、周辺領域と画像表示領域１０ａとの境界には、後述する大きさに調整された段差が形成されている。これは、以下に述べるように、本実施形態において特徴的な製造方法が採用されることによっている。以下では、この点について、項を改めて説明することとする。
【００９３】
＜１−４：電気光学装置の製造方法＞
以下では、上述した実施形態の電気光学装置の製造プロセスについて、図８乃至図１０を参照して説明する。図８は、本実施形態に係る電気光学装置が、比較的大きさサイズのガラス基板上で一挙に複数形成されることを説明するための部分平面図である。また、図９及び図１０は、製造プロセスの各工程における電気光学装置の積層構造を、図６の断面図及び図７のＣＭＯＳ型のＴＦＴ２０２の断面図に関して、順を追って示す工程図である（前者は、図９の右方に位置する図（ｂ）及び図１０の右方に位置する図に、後者は図９の左方に位置する図（ａ）及び図１０の左方に位置する図に示されている。）。
【００９４】
なお、以下においては、本実施形態において特徴的な第３層間絶縁膜４３に係る製造工程についてのみ特に詳しく説明することとし、それ以前の走査線１１ａ、半導体層１ａ、ゲート電極３ａ、蓄積容量７０及びデータ線６ａ等の製造工程、及びそれ以降の容量配線４００等の製造工程の説明に関しては省略することとする。
【００９５】
まず、図９及び図１０の製造工程の説明に入る前に、その前提として、本実施形態に係る電気光学装置は、図８に示すような比較的大きなサイズのガラス基板Ｓの上において、一挙に複数形成される形態がとられる。すなわち、ガラス基板Ｓの上において、図１に示した電気光学装置が縦横それぞれにマトリクス状に配列されるように形成され、各電気光学装置においては、それぞれ、図６及び図７に示したような各種の要素（ＴＦＴ３０、蓄積容量７０、ＣＭＯＳ型ＴＦＴ２０２、これを含む走査線駆動回路１０４、或いはデータ線駆動回路１０１等々）を含む積層構造が構築されることになるのである。ちなみに、図８において示されるガラス基板Ｓは、図６及び図７に示されるＴＦＴアレイ基板１０に該当する。また、図１０では、ＴＦＴアレイ基板１０の側が形成されるガラス基板Ｓのみについて図示されているが、これとは別に、他の図示しないガラス基板の上に、対向電極２１、配向膜２２等が形成されて対向基板２０が複数形成されるとともに、最終的には、前記ガラス基板Ｓと前記図示しないガラス基板とを対向させて貼り合わせその間に液晶を封入し、更には、ＴＦＴアレイ基板１０及び対向基板２０の各別に応じて裁断することによって、図１乃至図７に示したような各個別の電気光学装置が製造されることになる。
【００９６】
さて、以上の前提の下、本実施形態にかかる電気光学装置は、図９の工程から図１０の工程に示すように順次製造されることになる。
【００９７】
まず、図９の工程においては、第３層間絶縁膜４３の前駆膜４３１が形成される。この前駆膜４３１は、ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガスを用いた常圧又は減圧ＣＶＤ法等により形成される。尚、前駆膜４３１の形成においては、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、常圧又は減圧ＣＶＤ法等を行ってもよい。
【００９８】
そして、この前駆膜４３１においては、下層に位置するデータ線６ａ、容量配線用中継電極６ａ１及び第２中継電極６ａ２が固有に有する高さ、或いは、その更に下層に位置するゲート電極３ａ及び中継電極７１９等々が固有に有する高さに起因した段差が形成されている。このように、下層に位置する各種の要素が固有に有する高さが上層に上層にいわば伝播することによって、前駆膜４３１の表面において、不均一な段差を生じさせることになる。
【００９９】
このような前駆膜４３１の上に容量配線４００を形成すると、前駆膜４３１の前述した段差の形状に対応して、容量配線４００を構成する膜の表面にも段差が生じることになる。特に該容量配線４００の下層はアルミニウムからなる層として形成されているため、その表面に段差が生じると光が乱反射され、電気光学装置の駆動時において、コントラスト比が低下する恐れがある。
【０１００】
よって、図１０の工程では、この段差を消滅させるために、当該前駆膜４３１に対してＣＭＰ処理が施される。このＣＭＰ処理では、前駆膜４３１までが形成されたものを被処理基板として、これと研磨体（パッド）との両者を回転させながら、夫々の表面同士を当接させると共に、該当接部位にシリカ粒等を含んだ研磨液（スラリー）を供給することによって、被処理基板表面を、機械的作用と化学作用の兼ね合いにより研磨する。
【０１０１】
本実施形態では、走査線駆動回路１０４、或いはデータ線駆動回路１０１を構成するＣＭＯＳ型ＴＦＴ２０２等の回路素子及び配線の周辺領域を平面視した場合における第２形成密度は、画像表示領域１０ａにおけるＴＦＴ３０及び画素電極９ａ等の第１形成密度よりも大きくなる。即ち、画像表示領域における前駆膜４３１の凸部の密度は、周辺領域における前駆膜４３１の凸部の密度よりも低い。これは、画像表示領域１０ａでは、光透過域を確保しなければならないことから、必然的に、各種の要素を疎に配置する必要があるためである（図４及び図５参照）。また、装置全体としては小型化が、画像の大きさとしては大型化が目指されているためでもある。本実施形態において、より具体的には、画像表示領域１０ａにおける隣接しあう画素電極９ａ間のピッチＤＤ（図５参照）は、１０〔μｍ〕以上とされており、これと対比すると、周辺領域上のＣＭＯＳ型ＴＦＴ２０２等の回路素子・配線等々の形成密度は、より密な状況にあることになる。
【０１０２】
よって、ＣＭＰ処理では、前駆膜４３１において、より低密度にＴＦＴ３０等が形成されている画像表示領域１０ａの方が、より高密度にＣＭＯＳ型ＴＦＴ２０２等が形成されている周辺領域よりも、より研磨されやすい。その結果、ＣＭＰ処理後、画像表示領域１０ａと周辺領域との間で積層構造の高さに相違が生じる。このため、ＣＭＰ処理後、形成された第３層間絶縁膜４３の表面には段差が生じ、該段差は画像表示領域１０ａの周囲を囲むように形成される。
【０１０３】
本願発明者らの研究によれば、周辺領域と画像表示領域との境界付近に生じる段差が１５０［ｎｍ］より大きくなると、コントラストムラが明確に発生することが見出されている。そして特に、この段差を１５０［ｎｍ］以下に抑えるためには、上記式（１）によって求められる押し付け圧力ｐ［ｈＰａ］によってＣＭＰ処理を行えばよいことが判明している。
【０１０４】
図１１には、本願発明者の研究における、パッドの圧縮率ｘ［％］並びに前駆膜４３１における凸部の密度ｙ［％］及びｚ［％］を変化させた場合の押し付け圧力ｐ［ｈＰａ］の値を表にまとめて示してある。
【０１０５】
図１１に示す表によれば、上記式（１）において、圧縮率を１．１２［％］以上２．０８［％］以下として、凸部の密度ｙ＝２３［％］及び凸部の密度ｚ＝６０［％］とした場合、押し付け圧力は２８６［ｈＰａ］となる。更に、上記式（１）において、圧縮率を１．１２［％］以上２．０８［％］以下として、凸部の密度ｙ＝３０［％］及び凸部の密度ｚ＝６０［％］とした場合、押し付け圧力は７８６［ｈＰａ］となる。
【０１０６】
他方、押し付け圧力の下限値は、研磨速度を確保するために、パッドの表面硬さ即ち圧縮率に応じて調整される。圧縮率を１．１２［％］以上２．０８［％］以下として、押し付け圧力の下限値は１００（＝１３０×（１．６／２．０８））［ｈＰａ］となる。
【０１０７】
本実施形態では、特にＣＭＰ処理は詳細な条件を以下のようなものとして行われる。スラリーは、直径が数１０〜数１００［ｎｍ］のヒュームドシリカを１０〜１５％含有するアンモニア溶液を用いて毎分２００［ｃｃ］で供給し、ターンテーブルの回転数を１００［回転／分］とし、被処理基板自体の回転数は２０［回転／分］とすると共に、プレス方法はＥＸ／ＳＩＴＵを用い、圧縮率が１．６％のパッドを用いて行う。
【０１０８】
また、本実施形態では、図９の工程において前駆膜４３１は、画像表示領域１０ａの凸部の密度が２３［％］、周辺領域の凸部の密度が６０［％］として形成されているものとする。そして、図１０の工程では、ＣＭＰ処理は、押し付け圧力を１３０（＝１３０×（１．６／１．６））［ｈＰａ］以上２００（＝［｛５０×（２３−２１．６）×６０／６０｝＋１３０］×（１．６／１．６））［ｈＰａ］として行われる。
【０１０９】
よって、本実施形態によれば、コントラストムラの発生を抑制し、高品質な画像を表示することが可能な電気光学装置を製造することができる。
【０１１０】
＜２：第２実施形態＞
次に、本発明の電気光学装置に係る第２実施形態について説明する。第２実施形態では、第１実施形態と電気光学装置の製造方法における、第３層間絶縁膜４３に係る製造工程の詳細が異なっている。よって、第２実施形態について、電気光学装置の構成及び製造方法について、重複する説明を省略すると共に、第１実施形態との共通箇所には、同一符号を付して示し、異なる点についてのみ、図６、図７、及び図９、並びに図１２及び図１３を参照して以下に説明する。図１２及び図１３は、第３層間絶縁膜４３に係る製造工程における電気光学装置の積層構造を、図６の断面図及び図７のＣＭＯＳ型のＴＦＴ２０２の断面図に関して、順を追って示す工程図である（前者は、図１２及び図１３の右方に位置する図に、後者は図１２及び図１３の左方に位置する図に示されている。）。
【０１１１】
先ず、第１実施形態と同様、図９の工程により前駆膜４３１が形成される。
【０１１２】
続いて、図１２の工程では、前駆膜４３１に対してＣＭＰ処理における第１処理が施される。第１処理は、好ましくは、押し付け圧力を４００［ｈＰａ］以上７００［ｈＰａ］以下として行われる。押し付け圧力をこのような値とすると、研磨速度は５００［ｎｍ／分］程度となる。第１処理後、画像表示領域１０ａにおけるＴＦＴ３０等の形成密度と、周辺領域におけるＣＭＯＳ型ＴＦＴ２０２等の形成密度との相違に起因して、前駆膜４３１ａの表面に生じる段差の大きさａは３００［ｎｍ］以下となる。
【０１１３】
その後、図１３の工程では、第１処理が施された前駆膜４３１ａに対してＣＭＰ処理における第２処理が施される。第２処理は、押し付け圧力を１３０［ｈＰａ］以上２００［ｈＰａ］以下として行われる。その結果、第３層間絶縁膜４３の表面に生じる段差の大きさは、第１処理後前駆膜４３１ａの表面に生じる段差の大きさａの半分（ａ／２）程度、即ち１５０［ｎｍ］以下となる。
【０１１４】
よって、第２実施形態によれば、ＣＭＰ処理において第１処理を行って前駆膜４３１ａの表面を粗く研磨することにより、第１実施形態に比べて、当該ＣＭＰ処理を迅速に行うことが可能となり、生産性を確保することができる。更に第２処理を行うことで、画像表示領域の縁付近に生じる段差を低減することで、コントラストムラの発生を抑制し、高品質な画像を表示することが可能な電気光学装置を製造することができる。
【０１１５】
＜３：変形例＞
以上説明した第１又は第２実施形態において、第３層間絶縁膜４３と同様に第４層間絶縁膜４４が形成されてもよい。このように第４層間絶縁膜４４を形成することにより、該第４層間絶縁膜４４の上に配向膜１６を形成する際、均一なラビング処理を行うことができる。
【０１１６】
＜４：電子機器＞
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図１４は、投射型カラー表示装置の図式的断面図である。
【０１１７】
図１４において、第１又は第２実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１１８】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置の製造方法もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１１９】
【図１】電気光学装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路である。
【図４】データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であって、下層部分（図６における符号７０（蓄積容量）までの下層の部分）に係る構成のみを示すものである。
【図５】データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であって、上層部分（図６における符号７０（蓄積容量）を超えて上層の部分）に係る構成のみを示すものである。
【図６】図４及び図５を重ね合わせた場合のＡ−Ａ’断面図である。
【図７】周辺領域上のＣＭＯＳ型ＴＦＴの構成を示す断面図である。
【図８】電気光学装置が、１枚のガラス基板において一挙に複数形成されることを説明するための部分平面図である。
【図９】第１実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その１）である。
【図１０】第１実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その２）である。
【図１１】押し付け圧力の値をまとめた表を示す図である。
【図１２】第２実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その１）である。
【図１３】第２実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その２）である。
【図１４】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
【０１２０】
９ａ…画素電極
１０ａ…画像表示領域
３０…ＴＦＴ
４３…第３層間絶縁膜
４００…容量配線
【図１】
2005091721.tif 000003
【図２】
2005091721.tif 000004
【図３】
2005091721.tif 000005
【図４】
2005091721.tif 000006
【図５】
2005091721.tif 000007
【図６】
2005091721.tif 000008
【図７】
2005091721.tif 000009
【図８】
2005091721.tif 000010
【図９】
2005091721.tif 000011
【図１０】
2005091721.tif 000012
【図１１】
2005091721.tif 000013
【図１２】
2005091721.tif 000014
【図１３】
2005091721.tif 000015
【図１４】
2005091721.tif 000016