(57)【要約】【課題】  ハードウエアの構成、ソフトウエアの処理を共に最小限とすることができ、しかも、未知のフォーマットに対する大きな汎用性を有するオーディオデータ・シンクフォーマット検出回路を提供する。【解決手段】  データレジスタ１１には、オーディオデータが一定ビット数単位で順次書き込まれる。レジスタ６には、検出対象フォーマットのサンプルが順次書き込まれる。比較器１４はレジスタ６内のデータとデータレジスタ１１内のデータとを比較し、両者が一致した時、ヒット信号を出力する。制御回路１５はヒット信号を受けてコントローラ２へ割込信号を出力し、コントローラ２は割込信号を受ける毎にレジスタ６に検出対象フォーマットのサンプルを順次書き込む。ヒット信号が所定回数連続して出力された時、一致検出回路２１がフォーマット一致信号を出力する。【選択図】    図１
2005283696.tif 000002
【特許請求の範囲】
【請求項１】
オーディオデータが一定ビット数単位で順次書き込まれるデータレジスタと、
検出対象フォーマットの前記一定ビット数単位のサンプルが書き込まれるサンプルレジスタと、
前記サンプルレジスタ内のデータと前記データレジスタ内のデータとを比較し、両者が一致した時、ヒット信号を出力する比較器と、
前記ヒット信号を受けて前記サンプルレジスタに検出対象フォーマットのサンプルを順次書き込む書込手段と、
前記ヒット信号が所定回数連続して出力された時、フォーマット一致信号を出力する一致判定手段と、
を具備することを特徴とするオーディオデータ・シンクフォーマット検出回路。
【請求項２】
検出対象フォーマットの前記サンプルの各ビットの中のマスクすべきビットを指定するマスクデータが書き込まれるマスクレジスタを設け、
前記比較器は、前記マスクレジスタが指定するビットを除く各ビットについて一致した時ヒット信号を出力し、
前記書込手段は前記ヒット信号を受けて前記サンプルレジスタに検出対象フォーマットのサンプルを順次書き込むと共に、前記マスクレジスタにサンプルに対応するマスクデータを順次書き込む
ことを特徴とする請求項１に記載のオーディオデータ・シンクフォーマット検出回路。
【請求項３】
オーディオデータが一定ビット数単位で順次書き込まれるデータレジスタと、
検出対象フォーマットの前記一定ビット数単位の複数のサンプルの内の第１のサンプルが書き込まれる第１サンプルレジスタと、
検出対象フォーマットの複数のサンプルが順次書き込まれる第２サンプルレジスタと、
前記第１サンプルレジスタ内のデータと前記データレジスタ内のデータとを比較し、両者が一致した時、シンクスタート信号を出力する第１の比較器と、
前記第２サンプルレジスタ内のデータと前記データレジスタ内のデータとを比較し、両者が一致した時、ヒット信号を出力する第２の比較器と、
前記シンクスタート信号を受けて、以後、前記ヒット信号を受ける毎に検出対象フォーマットの第２番目のサンプル、第３番目のサンプル・・・を順次前記第２サンプルレジスタに書き込む書込手段と、
前記ヒット信号が所定回数連続して出力された時、フォーマット一致信号を出力する一致判定手段と、
を具備することを特徴とするオーディオデータ・シンクフォーマット検出回路。
【請求項４】
検出対象フォーマットの前記第１のサンプルのマスクすべきビットを指定するマスクデータが書き込まれる第１のマスクレジスタと、検出対象フォーマットの各サンプルのマスクすべきビットを指定するマスクデータが書き込まれる第２のマスクレジスタを設け、
前記第１の比較器は、前記第１のマスクレジスタが指定するビットを除く各ビットについて一致した時ヒット信号を出力し、前記第２の比較器は、前記第２のマスクレジスタが指定するビットを除く各ビットについて一致した時ヒット信号を出力し、
前記書込手段は、前記シンクスタート信号を受けて、以後、前記ヒット信号を受ける毎に検出対象フォーマットの第２番目のサンプル、第３番目のサンプル・・・を順次前記第２サンプルレジスタに書き込むと共に、前記第２のマスクレジスタにサンプルに対応するマスクデータを順次書き込む
ことを特徴とする請求項３に記載のオーディオデータ・シンクフォーマット検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ディジタルオーディオの未知の新フォーマットに対し、最小のソフトウエア変更によって対応することができるオーディオデータ・シンクフォーマット検出回路に関する。
【背景技術】
【０００２】
周知のように、ディジタルオーディオデータの先頭には、ＡＣ３、ＤＴＳ、ＡＡＣ等のオーディオ規格を示すシンクフォーマットが設定されている。図６はシンクフォーマットの一例を示す図であり、この図はＡＣ３の６１９３７系シンクフォーマットを示している。この図に示すように、６１９３７系シシンクフォーマットは４８ビットを１サンプルとし、６サンプル連続で規定される。また、６１９３７フォーマットと呼ばれる共通の３サンプルに、規格毎に異なる３サンプルを加えた構成となっている。また、図７は６０９５８系フォーマットを示す図であり、このフォーマットは、通常、２サンプルによって構成されている。そして、オーディオデコーダには、これらのシンクフォーマットを検出する検出回路が設けられる。
【０００３】
ところで、将来、新たなオーディオ規格が作られた場合には、当然、新フォーマットを検出するシンクフォーマット検出回路が必要となり、したがって、現在製造されるオーディオデコーダにも、予め、将来の新フォーマットに僅かな変更で対応できるシンクフォーマット検出回路を設置しておくことが望ましい。
【０００４】
この新フォーマットに対し、ＣＰＵ（中央処理装置）のソフトウエアの変更のみで対応することは、通常、可能である。しかしながら、この場合、ＣＰＵ負荷が大きくなる問題がある。また、予め、新フォーマットを想定したハードウエアを設けておくことも考えられる。しかし、この場合、汎用性が小さく、未知のフォーマットの対応に限界があり、限界に余裕を持たせようとすると、ＬＳＩチップ面積の増大や消費電力の増大というハードウエアの増大につながる問題がある。
なお、シンクフォーマット検出機構を備えたオーディオ信号処理装置については特許文献１に開示されている。
【特許文献１】特開2003-76395号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記事情を考慮してなされたもので、その目的は、ハードウエアの構成、ソフトウエアの処理を共に最小限とすることができ、しかも、未知のフォーマットに対する大きな汎用性を有するオーディオデータ・シンクフォーマット検出回路を提供することにある。
【課題を解決するための手段】
【０００６】
この発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、オーディオデータが一定ビット数単位で順次書き込まれるデータレジスタと、検出対象フォーマットの前記一定ビット数単位のサンプルが書き込まれるサンプルレジスタと、前記サンプルレジスタ内のデータと前記データレジスタ内のデータとを比較し、両者が一致した時、ヒット信号を出力する比較器と、前記ヒット信号を受けて前記サンプルレジスタに検出対象フォーマットのサンプルを順次書き込む書込手段と、前記ヒット信号が所定回数連続して出力された時、フォーマット一致信号を出力する一致判定手段とを具備することを特徴とするオーディオデータ・シンクフォーマット検出回路である。
【０００７】
請求項２に記載の発明は、請求項１に記載のオーディオデータ・シンクフォーマット検出回路において、検出対象フォーマットの前記サンプルの各ビットの中のマスクすべきビットを指定するマスクデータが書き込まれるマスクレジスタを設け、前記比較器は、前記マスクレジスタが指定するビットを除く各ビットについて一致した時ヒット信号を出力し、前記書込手段は前記ヒット信号を受けて前記サンプルレジスタに検出対象フォーマットのサンプルを順次書き込むと共に、前記マスクレジスタにサンプルに対応するマスクデータを順次書き込むことを特徴とする。
【０００８】
請求項３に記載の発明は、オーディオデータが一定ビット数単位で順次書き込まれるデータレジスタと、検出対象フォーマットの前記一定ビット数単位の複数のサンプルの内の第１のサンプルが書き込まれる第１サンプルレジスタと、検出対象フォーマットの複数のサンプルが順次書き込まれる第２サンプルレジスタと、前記第１サンプルレジスタ内のデータと前記データレジスタ内のデータとを比較し、両者が一致した時、シンクスタート信号を出力する第１の比較器と、前記第２サンプルレジスタ内のデータと前記データレジスタ内のデータとを比較し、両者が一致した時、ヒット信号を出力する第２の比較器と、前記シンクスタート信号を受けて、以後、前記ヒット信号を受ける毎に検出対象フォーマットの第２番目のサンプル、第３番目のサンプル・・・を順次前記第２サンプルレジスタに書き込む書込手段と、前記ヒット信号が所定回数連続して出力された時、フォーマット一致信号を出力する一致判定手段とを具備することを特徴とするオーディオデータ・シンクフォーマット検出回路である。
【０００９】
請求項４に記載の発明は、請求項３に記載のオーディオデータ・シンクフォーマット検出回路において、検出対象フォーマットの前記第１のサンプルのマスクすべきビットを指定するマスクデータが書き込まれる第１のマスクレジスタと、検出対象フォーマットの各サンプルのマスクすべきビットを指定するマスクデータが書き込まれる第２のマスクレジスタを設け、前記第１の比較器は、前記第１のマスクレジスタが指定するビットを除く各ビットについて一致した時ヒット信号を出力し、前記第２の比較器は、前記第２のマスクレジスタが指定するビットを除く各ビットについて一致した時ヒット信号を出力し、前記書込手段は、前記シンクスタート信号を受けて、以後、前記ヒット信号を受ける毎に検出対象フォーマットの第２番目のサンプル、第３番目のサンプル・・・を順次前記第２サンプルレジスタに書き込むと共に、前記第２のマスクレジスタにサンプルに対応するマスクデータを順次書き込むことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、従来、ハードウエアで全て実現すると膨大なレジスタが必要であったが、少ないレジスタによって構成することができ、しかも検出できるシンクフォーマットに殆ど制限がない。これにより、ハードウエアの変更することなく、ソフトウエアの変更のみで今後出現する未知のフォーマットに対応可能となり、コストの削減、フォーマットへの速い対応という大きな効果が得られる。また、この発明によるフォーマット検出回路は、６サンプル、２サンプルで構成されるフォーマットだけでなく、任意のサンプル数で構成されるフォーマットの検出も可能である。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の一実施の形態によるオーディオデータ・シンクフォーマット検出回路の構成を示すブロック図である。この図において、符号２はオーディオデコーダのコントローラであり、ＣＰＵ（またはＤＳＰ）、ＲＯＭ、ＲＡＭ等から構成されている。３はバスインターフェイスである。５、６は４８ビットのシンクフォーマットレジスタ、７、８は４８ビットのマスクフォーマットレジスタ、９は１ビットのＬａｓｔ信号レジスタであり、いずれも、コントローラ２によって書き込みが行われる。
【００１２】
１１は信号Ｆｓ（サンプリング周波数に対応したクロック信号）に基づくタイミングでオーディオデータが４８ビット単位で書き込まれるデータレジスタ、１３、１４は比較器である。比較器１３はデータレジスタ１１のデータとシンクフォーマットレジスタ５のデータとを比較し、両者が一致していた場合に信号syncstartを制御回路１５へ出力する。この場合、マスクフォーマットレジスタ７において”１”が立っているビットについては、比較対象から除外する。同様に、比較器１４はデータレジスタ１１のデータとシンクフォーマットレジスタ６のデータとを比較し、両者が一致していた場合に信号hitを制御回路１５へ出力する。この場合、マスクフォーマットレジスタ８において”１”が立っているビットについては、比較対象から除外する。
【００１３】
制御回路１５は、信号Ｆｓに基づくタイミングで、信号syncstartおよび信号hitに基づいて各種の制御信号を生成し出力する。１７は先頭検出回路であり、制御回路１５の出力に基づいてオーディオデータの先頭、すなわち、シンクフォーマットの第１サンプルを検出し、割込信号SyncStartIntrをパルス幅調整回路１８を介してコントローラ２へ出力する。２３はｈｉｔ検出回路であり、シンクフォーマットの第２サンプル〜第６サンプル（シンクフォーマットが６サンプル構成の場合）がデータレジスタ１１のデータと一致する毎に割込信号SyncHitIntrをパルス幅調整回路２４を介してコントローラ２へ出力する。１９は不一致検出回路であり、オーディオデータのシンクフォーマットが検出対象フォーマットに不一致であった場合に、割込信号SyncNoDetIntrをパルス幅調整回路２０を介してコントローラ２へ出力する。２１は一致検出回路であり、オーディオデータのシンクフォーマットが検出対象フォーマットに一致した場合に、信号SyncDetectをコントローラ２へ出力する。
【００１４】
コントローラ２は、任意のタイミングでシンクフォーマットレジスタ５、マスクフォーマットレジスタ７へシンクフォーマットの第１サンプルのデータ書込を行う。また、割込信号SyncStartIntrを受けてシンクフォーマットレジスタ６、マスクフォーマットレジスタ８へ次のシンクフォーマットサンプルの書込を行う。以降、割込信号SyncHitIntrを受ける毎にシンクフォーマットレジスタ６、マスクフォーマットレジスタ８へ次のシンクフォーマットサンプルの書込を行う。フォーマット検出中において割込信号SyncNoDetIntrを受けると検出はクリアされ、次に割込信号SyncStartIntrを受けるまで検出に関するソフトウエアの処理は行われない。
【００１５】
次に、上述した回路の動作を図２〜図５に示すタイミング図を参照して説明する。
最初に、オーディオデータのシンクフォーマットが検出対象シンクフォーマットに一致している場合について図２を参照して説明する。
いま、コントローラ２内に、サンプル数６の検出対象シンクフォーマットが設定されているとする。ユーザがデコードスタートを指示すると、コントローラ２が検出対象シンクフォーマットの第１サンプル（４８ビット）をシンクフォーマットレジスタ５にセットし、また、そのマスクデータをマスクフォーマットレジスタ７にセットする（図２（ロ）、（ハ）、時刻ｔ１）。次に、オーディオデータの読み込みが開始されると、信号Ｆｓのタイミングで最初のデータ（４８ビット）がデータレジスタ１１に読み込まれる。以後、信号Ｆｓのタイミングでオーディオデータが４８ビット単位でデータレジスタ１１に順次読み込まれる（図２（イ）参照）。
【００１６】
オーディオデータの最初のデータ（４８ビット）がデータレジスタ１１に読み込まれ（時刻ｔ２）、このデータが検出対象シンクフォーマットの第１サンプルに一致していた場合は、比較器１３から信号SyncStart（図２（ト））が制御回路１５へ出力される。制御回路１５は、この信号SyncStartを、状態信号ＩＤＬＥ（図２（リ））と共に先頭検出回路１７へ出力する。先頭検出回路１７はこれらの信号を受け、割込信号SyncStartIntr（図２（ヌ））をパルス幅調整回路１８を介してコントローラ２へ出力する。コントローラ２はこの割込信号SyncStartIntrを受け、シンクフォーマットレジスタ６に検出対象シンクフォーマットの第２サンプルを書き込み、また、マスクフォーマットレジスタ８に第２サンプルのマスクデータを書き込む（図２（ニ）、（ホ）、時刻ｔ３）。なお、シンクフォーマットレジスタ５およびマスクフォーマットレジスタ７は検出対象シンクフォーマットの第１サンプルおよびそのマスクデータのみが書き込まれるレジスタであり、オーディオデータのシンクフォーマットの第１サンプルを検出するためのものである。
【００１７】
次に、制御回路１５は信号Ｆｓのタイミング（時刻ｔ４）において、比較器１４の出力をチェックし、比較器１４から信号hitが出力されていた場合、すなわち、オーディオデータの第２データ（４８ビット）が検出対象シンクフォーマットの第２サンプルに一致していた場合は、信号hitおよび状態信号ＣＯＭＰをｈｉｔ検出回路２３へ出力する。ｈｉｔ検出回路２３はこれらの信号を受け、割込信号SyncHitIntr（図２（ル））をパルス幅調整回路２４を介してコントローラ２へ出力する。コントローラ２はこの割込信号SyncHitIntrを受け、シンクフォーマットレジスタ６に検出対象シンクフォーマットの第３サンプルを書き込み、また、マスクフォーマットレジスタ８に第３サンプルのマスクデータを書き込む（図２（ニ）、（ホ）、時刻ｔ５）。
【００１８】
以後、同様の処理が繰り返される。そして、コントローラ２は、検出対象シンクフォーマットの最後のサンプルをシンクフォーマットレジスタ６に書き込み、また、マスクフォーマットレジスタ８にそのマスクデータを書き込む時（時刻ｔ６）、同時に、レジスタ９に信号Ｌａｓｔを書き込む（図２（ヘ）参照）。制御回路１５はこの信号Ｌａｓｔを受け、次の信号Ｆｓのタイミング（時刻ｔ７）において比較器１４の出力をチェックし、信号hitが出力されていた場合は状態信号ＤＥＴＥＣＴを一致検出回路２１へ出力する。一致検出回路２１はこの状態信号ＤＥＴＥＣＴを受け、信号SyncDetect（図２（オ））をコントローラ２へ出力する。コントローラ２はこの信号SyncDetectによってオーディオデータが検出対象シンクフォーマットを有することを検知する。
【００１９】
次に、オーディオデータのシンクフォーマットが検出対象シンクフォーマットに一致していない場合について図３を参照して説明する。
ユーザがデコードスタートを指示すると、コントローラ２が検出対象シンクフォーマットの第１サンプル（４８ビット）をシンクフォーマットレジスタ５にセットし、また、マスクデータをマスクフォーマットレジスタ７にセットする（図３の時刻ｔ１）。次に、信号Ｆｓが出力されると、最初のデータ（４８ビット）がデータレジスタ１１に読み込まれる（時刻ｔ２）。
【００２０】
オーディオデータの最初のデータ（４８ビット）がデータレジスタ１１に読み込まれ、このデータが検出対象シンクフォーマットの第１サンプルに一致していた場合は、時刻ｔ２において、比較器１３が信号SyncStartを出力する（図３（ヘ）参照）。制御回路１５はこの信号SyncStartを先頭検出回路１７へ出力する。先頭検出回路１７はこの信号を受け、割込信号SyncStartIntr（図３（リ））をパルス幅調整回路１８を介してコントローラ２へ出力する。コントローラ２はこの割込信号SyncStartIntrを受け、シンクフォーマットレジスタ６に検出対象シンクフォーマットの第２サンプルを書き込み、また、マスクフォーマットレジスタ８に第２サンプルのマスクデータを書き込む（図３（ニ）、（ホ）、時刻ｔ３）。
【００２１】
次に、信号Ｆｓ（時刻ｔ４）が出力されると、オーディオデータの愛２番目のデータがレジスタ１１に読み込まれる。制御回路１５は信号Ｆｓのタイミング（時刻ｔ４）において、比較器１４の出力をチェックし、比較器１４から信号hitが出力されていた場合、すなわち、オーディオデータの第２データ（４８ビット）が検出対象シンクフォーマットの第２サンプルに一致していた場合は、信号hit（図３（ト））および状態信号ＣＯＭＰ（図３（チ））をｈｉｔ検出回路２３へ出力する。ｈｉｔ検出回路２３はこれらの信号を受け、割込信号SynHitIntr（図３（ヌ））をコントローラ２へ出力する。コントローラ２はこの割込信号SynHitIntrを受け、シンクフォーマットレジスタ６に検出対象シンクフォーマットの第３サンプルを書き込み、また、マスクフォーマットレジスタ８に第３サンプルのマスクデータを書き込む（時刻ｔ５）。
【００２２】
次に、信号Ｆｓが出力されると、オーディオデータの第３番目のデータ（４８ビット）がレジスタ１１に読み込まれる（時刻ｔ６）。制御回路１５はこの信号Ｆｓのタイミングにおいて、比較器１４の出力をチェックする。ここで、検出対象シンクフォーマットの第３サンプルとオーディオデータの第３データが一致していないとすると、比較器１４から信号hitが出力されない。この場合、制御回路１５はｈｉｔ検出回路２３への信号出力を行わず、したがって，ｈｉｔ検出回路２３から割込信号SynHitIntrが出力されることはない。
そして、制御回路１５は、次の信号Ｆｓのタイミング（時刻ｔ７）において、状態信号ＩＮＴＲ（図３（チ））を不一致検出回路１９へ出力する。不一致検出回路１９はこの状態信号ＩＮＴＲを受け、割込信号SyncNoDetIntr（図３（ル））をパルス幅調整回路２０を介してコントローラ２へ出力する。
【００２３】
次に、信号Ｆｓが出力されると、次のオーディオデータがレジスタ１１に読み込まれる（時刻ｔ８）。このオーディオデータとシンクフォーマットレジスタ５のデータが一致したとすると、時刻ｔ８において、比較器１３から信号SyncStartが出力され、制御回路１５を介して先頭検出回路１７へ入力される。先頭検出回路１７はこの信号SyncStartを受け、割込信号SyncStartIntr（図３（ヌ））をコントローラ２へ出力する。コントローラ２はこの割込信号SyncStartIntrを受け、シンクフォーマットレジスタ６に検出対象シンクフォーマットの第２サンプルを書き込み、また、マスクフォーマットレジスタ８に第２サンプルのマスクデータを書き込む。以後、上述した場合と同様の処理が繰り返される。
【００２４】
次に、図４に示すケースは、信号Ｆｓが出力された時刻ｔ１において割込信号SyncStartIntrがコントローラ２へ出力され、信号Ｆｓが出力された時刻ｔ２、ｔ３において、割込信号SynHitIntrがコントローラ２へ出力され、次の信号Ｆｓが出力された時刻ｔ４において信号hitが出力されず、一方、信号SyncStartが再び出力された場合である。すなわち、オーディオデータの第１〜第３データが検出対象シンクフォーマットの第１〜第３サンプルに一致しており、オーディオデータの第４データが検出対象シンクフォーマットの第４サンプルに一致せず、第１サンプルに一致していた場合である。
【００２５】
この場合、時刻ｔ４において不一致検出回路１９から割込信号SyncNoDetIntrが出力されず、先頭検出回路１７から割込信号SyncStartIntrがコントローラ２へ出力される。次いで、時刻ｔ５において、コントローラ２がシンクフォーマットレジスタ６、マスクフォーマットレジスタ８に検出対象シンクフォーマットをセットし、時刻ｔ６以降再びオーディオデータと検出対象シンクフォーマットの比較動作が繰り返される。そして、時刻ｔ７において、シンクフォーマットの最後のサンプルであることを示す信号Ｌａｓｔ（図４（ヘ））がコントローラ２によってレジスタ９に書き込まれ、時刻ｔ８においてオーディオデータと検出対象シンクフォーマットの最後のサンプルが一致すると、一致検出回路２１から検出信号SyncDetect（図４（ワ））が出力される。
【００２６】
図５は検出対象シンクフォーマットが４サンプル構成の場合であり、時刻ｔ１において先頭検出回路１７から割込信号SyncStartIntrがコントローラ２へ出力され、時刻ｔ２においてコントローラ２がシンクフォーマットレジスタ６、マスクフォーマットレジスタ８に検出対象シンクフォーマットの第２サンプルをセットし、時刻ｔ３において、ｈｉｔ検出回路２３から割込信号SynHitIntrがコントローラ２へ出力され、時刻ｔ４においてコントローラ２がシンクフォーマットレジスタ６、マスクフォーマットレジスタ８に検出対象シンクフォーマットの第３サンプルをセットし、時刻ｔ５において、ｈｉｔ検出回路２３から割込信号SynHitIntrがコントローラ２へ出力され、時刻ｔ６においてコントローラ２がシンクフォーマットレジスタ６、マスクフォーマットレジスタ８に検出対象シンクフォーマットの第４（最後の）サンプルをセットすると共に、信号Ｌａｓｔをレジスタ９にセットし、時刻ｔ７において、一致回路２１から一致信号SynDetectがコントローラ２へ出力される。
【図面の簡単な説明】
【００２７】
【図１】この発明の一実施形態によるオーディオデータ・シンクフォーマット検出回路の構成を示すブロック図である。
【図２】同実施形態の動作を説明するためのタイミング図である。
【図３】同実施形態の動作を説明するためのタイミング図である。
【図４】同実施形態の動作を説明するためのタイミング図である。
【図５】同実施形態の動作を説明するためのタイミング図である。
【図６】オーディオデータのシンクフォーマットの一例を説明するための図である。
【図７】オーディオデータのシンクフォーマットの一例を説明するための図である。
【符号の説明】
【００２８】
２…コントローラ、３…バスインターフェイス、５、６…シンクフォーマットレジスタ、７、８…マスクフォーマットレジスタ、９…Ｌａｓｔ信号レジスタ、１１…データレジスタ、１３、１４…比較器、１５…制御回路、１７…先頭検出回路、１９…不一致検出回路、２１…一致検出回路、２３…ｈｉｔ検出回路。
【図１】
2005283696.tif 000003
【図２】
2005283696.tif 000004
【図３】
2005283696.tif 000005
【図４】
2005283696.tif 000006
【図５】
2005283696.tif 000007
【図６】
2005283696.tif 000008
【図７】
2005283696.tif 000009