(57)【要約】【課題】発光素子を駆動する駆動回路の効率を向上する。【解決手段】本発明の駆動回路は、白色ＬＥＤ２０を駆動するものであり、電荷転送素子とこの電荷転送素子に結合されたコンデンサとを含み、コンデンサに印加されるクロックＣＬＫに応じて電荷転送素子に入力される電源電圧Ｖｄｄを１．５Ｖｄｄに変換する昇圧回路５０を備える。この昇圧回路５０からの駆動電圧は白色ＬＥＤ２０に供給される。また、白色ＬＥＤ２０に流れる駆動電流ＩＤを制御して、白色ＬＥＤ２０の輝度調整を行うために、輝度調整用パルスＢＰを検出するパルス検出回路４０、駆動電流ＩＤのスイッチング回路３０を備える。そして、スイッチング回路３０による輝度調整により駆動電流ＩＤが低下すると、これに応じてクロックＣＬＫの周波数を低減するように周波数切換が可能な分周器６０を備えるものである。【選択図】図１
2005310854.tif 000002
【特許請求の範囲】
【請求項１】
電荷転送素子とこの電荷転送素子に結合されたコンデンサとを含み、前記コンデンサに印加されるクロックに応じて前記電荷転送素子に入力される入力電圧を所定の駆動電圧に変換する電圧変換回路と、
前記電圧変換回路からの前記駆動電圧が供給された発光素子と、
前記発光素子に流れる駆動電流を制御して前記発光素子の輝度調整を行う輝度調整回路と、
前記輝度調整回路による輝度調整により前記駆動電流が低下すると、これに応じて前記クロックの周波数を低減するように周波数切換を行う周波数切換回路と、を備えることを特徴とする駆動回路。
【請求項２】
前記輝度調整回路は、前記発光素子に電流を供給する複数の電流供給トランジスタと、外部から入力される輝度調整用パルスを検出するパルス検出回路と、前記パルス検出回路のパルス検出結果に応じて前記複数の電流供給トランジスタを選択的に活性化させる第１のスイッチング回路と、を備えることを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記周波数切換回路は、クロックを分周して周波数の異なる複数のクロックを発生する分周器と、前記パルス検出回路のパルス検出結果に応じて、複数のクロックの中からいずれか１つのクロックを選択して前記電圧変換回路に供給する第２のスイッチング回路を備えることを特徴とする請求項２に記載の駆動回路。
【請求項４】
前記輝度調整回路は、前記発光素子に電流を供給する電流供給トランジスタと、所定電圧を前記電流供給トランジスタに流れる電流に変換する電流電圧変換回路と、外部から入力される輝度調整用パルスを検出するパルス検出回路と、前記パルス検出回路のパルス検出結果に応じて前記所定電圧を調整する電圧調整回路と、を備えることを特徴とする請求項１に記載の駆動回路。
【請求項５】
前記周波数切換回路は、クロックを分周して周波数の異なる複数のクロックを発生する分周器と、前記パルス検出回路のパルス検出結果に応じて、複数のクロックの中からいずれか１つのクロックを選択して前記電圧変換回路に供給するスイッチング回路を備えることを特徴とする請求項４に記載の駆動回路。
【請求項６】
前記電圧変換回路が電源電圧Ｖｄｄを１．５Ｖｄｄに変換することを特徴とする請求項１，２，３，４，５のいずれかに記載の駆動回路。
【請求項７】
前記電圧変換回路が電源電圧Ｖｄｄを−０．５Ｖｄｄに変換することを特徴とする請求項１，２，３，４，５のいずれかに記載の駆動回路。
【請求項８】
前記発光素子が白色発光ダイオードであることを特徴とする請求項１，２，３，４，５，６，７のいずれかに記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路に関し、特に発光素子を駆動するための駆動回路に関する。
【背景技術】
【０００２】
従来、液晶表示パネルのバックライト用として白色発光ダイオード（以下、白色ＬＥＤと称する）が用いられている。この白色ＬＥＤは３．２Ｖ〜３．８ＶのＶＦ（順方向電圧降下）を有するため、白色ＬＥＤを発光させるために、このＶＦ程度の電圧を白色ＬＥＤのアノード・カソード間に印加する必要がある。ところで、白色ＬＥＤの駆動回路の動作電源電圧の規格として、例えば２．７Ｖ〜５．５Ｖという電源電圧範囲が要求されているため、電源電圧Ｖｄｄがある程度低い場合には電源電圧Ｖｄｄを１．５倍に昇圧して白色ＬＥＤに供給していた。
【０００３】
図１４は、かかる白色ＬＥＤを駆動するための駆動回路の回路図である。図１４において、白色ＬＥＤ５０のアノードには１．５Ｖｄｄ昇圧回路６０から１．５Ｖｄｄという昇圧電圧が供給され、白色ＬＥＤ５０のカソードにはドライバートランジスタ７０を介して接地電圧Ｖｓｓ（０Ｖ）が印加される。１．５Ｖｄｄ昇圧回路６０は、電源電圧Ｖｄｄから１．５Ｖｄｄを生成する回路である。かかる１．５Ｖｄｄ昇圧回路６０は、特許文献１に開示されている。
【特許文献１】特開２００１−２３１２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
白色ＬＥＤを高輝度で発光させるためには大きな駆動電流が必要であり、そのために１．５Ｖｄｄ昇圧回路６０を構成するトランジスタのサイズを大きくする必要がある。そのため、トランジスタに付随する寄生容量が増加してしまう。すると、白色ＬＥＤの輝度調整により１．５Ｖｄｄ昇圧回路６０の出力電流を低下させると、トランジスタによる寄生容量の充放電電流が無視できなくなり、１．５Ｖｄｄ昇圧回路６０の効率が悪化するという問題があった。
【課題を解決するための手段】
【０００５】
そこで、本発明の駆動回路は、発光素子を駆動するものであり、電荷転送素子とこの電荷転送素子に結合されたコンデンサとを含み、コンデンサに印加されるクロックに応じて電荷転送素子に入力される入力電圧を所定の駆動電圧に変換する電圧変換回路を備える。この電圧変換回路からの駆動電圧は発光素子に供給される。また、発光素子に流れる駆動電流を制御して、発光素子の輝度調整を行う輝度調整回路を備える。そして、この輝度調整回路による輝度調整により駆動電流が低下すると、これに応じて電圧変換回路に供給されるクロックの周波数を低減するように周波数切換を行う周波数切換回路を備えるものである。
【発明の効果】
【０００６】
本発明によれば、発光素子の駆動電流が低下すれば、それに応じて電圧変換回路（例えば、昇圧回路）へ供給されるクロックの周波数も低減するので、電圧変換回路を構成する電荷転送素子やクロックドライバー等の寄生容量の充放電電流も低減され、駆動回路の効率が向上する。
【発明を実施するための最良の形態】
【０００７】
次に本発明の第１の実施形態について、図面を参照しながら説明する。図１は、この実施形態に係る駆動回路の回路図である。
【０００８】
ボルテージフォロワ用のオペアンプ１０の正入力端子（＋）には基準電圧Ｖｓｅｔが印加され、その出力はＮチャネル型ＭＯＳトランジスタＭ２１のゲートに印加され、負入力端子（−）はＮチャネル型ＭＯＳトランジスタＭ２１のソースに接続されている。Ｍ２１のソースと接地電圧Ｖｓｓの間に抵抗Ｒ１が接続されている。したがって、Ｍ２１のソース電圧Ｖｘは基準電圧Ｖｓｅｔに等しくなるようにオペアンプ１０によって制御され、その結果、抵抗Ｒ１には電流Ｉ（＝Ｖｓｅｔ／Ｒ１）が発生する。この電流Ｉは、第１のカレントミラー回路を構成する一対のＰチャネル型ＭＯＳトランジスタＭ２２，Ｍ２３（電流比１：ｍ）に流れる。
【０００９】
そして、第１のカレントミラー回路でｍ倍に増幅された電流ｍＩは、第１のカレントミラー回路が折り返された第２のカレントミラー回路に入力される。第２のカレントミラー回路はＮチャネル型ＭＯＳトランジスタＭ２４と２０個のＮチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０とで構成される。Ｎチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０のそれぞれはスイッチング回路３０によって、Ｎチャネル型ＭＯＳトランジスタＭ２４とカレントミラーを構成するか否かが切り換えられる。
【００１０】
例えば、Ｎチャネル型ＭＯＳトランジスタＭ３１のゲートはスイッチＳＷ１によってＮチャネル型ＭＯＳトランジスタＭ２４のゲートに接続されるか、接地電圧Ｖｓｓに接続されるかが切り換えられる。Ｎチャネル型ＭＯＳトランジスタＭ３１のゲートがＮチャネル型ＭＯＳトランジスタＭ２４のゲートに接続されると、これらのトランジスタはカレントミラー関係になり、Ｎチャネル型ＭＯＳトランジスタＭ３１にはＮチャネル型ＭＯＳトランジスタＭ２４に流れる電流のｎ倍の電流ｍｎＩが流れる。
【００１１】
一方、Ｎチャネル型ＭＯＳトランジスタＭ３１のゲートが接地電圧Ｖｓｓに接続されると、Ｎチャネル型ＭＯＳトランジスタＭ３１には電流が流れない。他のＮチャネル型ＭＯＳトランジスタＭ３２〜Ｍ５０とスイッチＳＷ２〜ＳＷ２０との関係も同様である。スイッチＳＷ１〜ＳＷ２０は、それぞれインバータ回路で構成することができる。
【００１２】
こうして、Ｎチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０の中から選択されたＭＯＳトランジスタのそれぞれに、電流Ｉがｍ×ｎ倍された電流ｍｎＩが流れ、この大きな電流ｍｎＩが、Ｎチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０に接続された白色ＬＥＤ２０に供給されることになる。このようにして白色ＬＥＤ２０の輝度調整が行われる。
【００１３】
前記スイッチング回路３０のスイッチＳＷ１〜ＳＷ２０の切り換えは、後述するようにパルス検出回路４０からのパルス検出信号Ｐ１，Ｐ２，・・・Ｐ１０に応じて行われる。パルス検出回路４０は、輝度調整用端子４１に印加される輝度調整パルスＢＰをカウントする回路である。
【００１４】
また、白色ＬＥＤ２０に昇圧された電源電圧を供給する昇圧回路５０が設けられている。昇圧回路５０は、電荷転送素子とこの電荷転送素子に結合されたコンデンサとを含み、コンデンサに印加されるクロックＣＬＫに応じて電荷転送素子に入力される電源電圧Ｖｄｄを１．５Ｖｄｄに変換する回路である。その詳細な回路構成と動作については後述する。
【００１５】
この昇圧回路５０にはクロックＣＬＫが分周器６０から供給される。分周器６０は発振器（ＯＳＣ）７０からの源振クロックＯＣＬＫを分周し、周波数ｆ０，ｆ０／２，ｆ０／４，ｆ０／８，ｆ０／１６を有した複数種のクロックを生成するとともに、これらのクロックをパルス検出回路４０の検出結果に応じて選択的に出力する機能を備えた回路である。この分周器６０は図２に示すように、第１乃至第４のフリップフロップＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４を有している。
【００１６】
源振クロックＯＣＬＫからは周波数ｆ０を有した第１のクロックが得られ、第１のフリップフロップＦＦ１の出力端子Ｑ１からは周波数ｆ０／２を有した第２のクロックが得られ、第２のフリップフロップＦＦ２の出力端子Ｑ２からは周波数ｆ０／４を有した第３のクロックが得られ、第３のフリップフロップＦＦ３の出力端子Ｑ３からは周波数ｆ０／８を有した第４のクロックが得られ、第４のフリップフロップＦＦ４の出力端子Ｑ４からは周波数ｆ０／１６を有した第５のクロックが得られる。
【００１７】
そして、パルス検出回路４０からの周波数切換信号ＣＳによってオンオフが制御されたスイッチＣＳＷ１，ＣＳＷ２，ＣＳＷ３，ＣＳＷ４，ＣＳＷ５を通して上記第１乃至第５のクロックのいずれかが選択され、クロックＣＬＫとして出力される。
【００１８】
なお、上述のように発振器（ＯＳＣ）７０からの源振クロックＯＣＬＫを分周器６０で分周するのではなく、周波数を可変制御可能な発振器（例えば、電圧制御型発振器）を用いても良い。
【００１９】
次に、上述した駆動回路の動作について図３、図４を参照して説明する。輝度調整用端子４１に１個目の輝度調整パルスＢＰが印加されると、パルス検出回路４０からのパルス検出信号Ｐ１，Ｐ２，・・・Ｐ１０は、スイッチング回路３０をインバータ回路で構成した場合、全てＬレベル（ロウレベル）となり、２０個のＮチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０の全てがオン、即ちＮチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０の全てがＮチャネル型ＭＯＳトランジスタＭ２４とカレントミラーを構成するように、スイッチＳＷ１〜ＳＷ２０が切り換えられる。これにより、Ｎチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０の全てに駆動電流が流れ、白色ＬＥＤ２０の駆動電流ＩＤは最大値（１００％）となる。このとき、パルス検出回路４０からの周波数切換信号ＣＳによって分周器６０のスイッチＣＳＷ１がオンし、分周器６０から周波数ｆ０を有したクロックＣＬＫが出力され、昇圧回路５０に供給される。
【００２０】
次に、２個目の輝度調整パルスＢＰが印加されると、パルス検出回路４０からのパルス検出信号Ｐ１がＨレベル（ハイレベル）に変化し、２０個のＮチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０の中、１６個がオンし、これらがＮチャネル型ＭＯＳトランジスタＭ２４とカレントミラーを構成するように、スイッチＳＷ１〜ＳＷ２０が切り換えられる。      
【００２１】
これにより、２０個のＮチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０の中、１６個にだけ駆動電流が流れるので、白色ＬＥＤ２０の駆動電流ＩＤは最大値の８０％に低下する。
【００２２】
同様にして輝度調整用端子４１に輝度調整パルスＢＰが印加される毎に、パルス検出回路４０からのパルス検出信号Ｐ１，Ｐ２，・・・Ｐ１０が順次Ｈレベルに変化し、２０個のＮチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０の中でオンするトランジスタの数が減少することで、白色ＬＥＤ２０の駆動電流ＩＤが減少し、その発光輝度が低下していく。ここで、白色ＬＥＤ２０の駆動電流ＩＤは最大値の６０％〜１００％の場合には、分周器６０から周波数ｆ０を有したクロックＣＬＫが出力される。これは、この駆動電流範囲においては、昇圧回路５０の出力電流が相当に大きいことが要求されるためである。
【００２３】
そして、５個目の輝度調整パルスＢＰが印加されると、２０個のＮチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０の中、１０個だけに駆動電流が流れるので、白色ＬＥＤ２０の駆動電流ＩＤは最大値の５０％まで低下する。このとき、パルス検出回路４０からの周波数切換信号ＣＳによって分周器６０のスイッチＣＳＷ１がオフし、その代わりにスイッチＣＳＷ２がオンし、分周器６０から周波数ｆ０／２を有したクロックＣＬＫが出力され、昇圧回路５０に供給される。ここで、白色ＬＥＤ２０の駆動電流ＩＤが最大値の３０％〜５０％の場合には、分周器６０から周波数ｆ０／２を有したクロックＣＬＫが出力される。
【００２４】
そして、８個目の輝度調整パルスＢＰが印加されると、２０個のＮチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０の中、４個だけに駆動電流が流れるので、白色ＬＥＤ２０の駆動電流ＩＤは最大値の２０％まで低下する。このとき、パルス検出回路４０からの周波数切換信号ＣＳによって分周器６０のスイッチＣＳＷ２がオフし、その代わりにスイッチＣＳＷ３がオンし、分周器６０から周波数ｆ０／４を有したクロックＣＬＫが出力され、昇圧回路５０に供給される。同様にして、９個目の輝度調整パルスＢＰが印加されると、２０個のＮチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０の中、２個だけに駆動電流が流れるので、白色ＬＥＤ２０の駆動電流ＩＤは最大値の１０％まで低下する。
【００２５】
このとき、パルス検出回路４０からの周波数切換信号ＣＳによって分周器６０のスイッチＣＳＷ３がオフし、その代わりにスイッチＣＳＷ４がオンし、分周器６０から周波数ｆ０／８を有したクロックＣＬＫが出力され、昇圧回路５０に供給される。そして、さらに１０個目の輝度調整パルスＢＰが印加されると、２０個のＮチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０の中、２個だけに駆動電流が流れるので、白色ＬＥＤ２０の駆動電流ＩＤは最大値の５％まで低下する。このとき、パルス検出回路４０からの周波数切換信号ＣＳによって分周器６０のスイッチＣＳＷ４がオフし、その代わりにスイッチＣＳＷ５がオンし、分周器６０から周波数ｆ０／１６を有したクロックＣＬＫが出力され、昇圧回路５０に供給される。
【００２６】
次に、昇圧回路５０の具体的な回路構成及び動作について図５及び図６を参照して説明する。図５（ａ）は、上述の分周器６０からクロックドライバーＣＤへ入力されるクロックＣＬＫがＨレベルの場合、図５（ｂ）はクロックＣＬＫがＬレベルの場合を示している。
【００２７】
第１のスイッチング用ＭＯＳトランジスタＭ１１のソースに電源電圧Ｖｄｄが印加され、この第１のスイッチング用ＭＯＳトランジスタＭ１１のドレインは、第２のスイッチング用ＭＯＳトランジスタＭ１２のソースに接続されている。第１のスイッチング用ＭＯＳトランジスタＭ１１及び第２のスイッチング用ＭＯＳトランジスタＭ１２は、電荷転送素子として機能する。
【００２８】
ここで、第１のスイッチング用ＭＯＳトランジスタＭ１１及び第２のスイッチング用ＭＯＳトランジスタＭ２は、いずれもＰチャネル型である。その理由は、第１のスイッチング用ＭＯＳトランジスタＭ１１及び第２のスイッチング用ＭＯＳトランジスタＭ１２をオンオフさせるための電圧を同じ回路内から得るためである。第１のスイッチング用ＭＯＳトランジスタＭ１１及び第２のスイッチング用ＭＯＳトランジスタＭ１２をオンさせるためにはそれらのゲートに接地電圧Ｖｓｓを与えればよいし、オフさせる場合にはそれらのゲートにこの回路の出力電圧Ｖｏｕｔ（＝１．５Ｖｄｄ）を与えればよい。
【００２９】
また、第１のコンデンサＣ１の一方の端子には、クロックドライバーＣＤの出力が接続されている。クロックドライバーＣＤは、電源電圧Ｖｄｄと接地電圧Ｖｓｓの間に、Ｐチャネル型ＭＯＳトランジスタＭ１６、Ｎチャネル型ＭＯＳトランジスタＭ１７を直列に接続してＣＭＯＳインバータとして構成される。そして、クロックドライバーＣＤにはクロックＣＬＫが印加され、このクロックＣＬＫはクロックドライバーＣＤによって反転される。その反転クロック＊ＣＬＫが、クロックドライバーＣＤの出力として第１のコンデンサＣ１の一方の端子に印加される。
【００３０】
また、第２のコンデンサＣ２は、その一方の端子が第１及び第２のスイッチング用ＭＯＳトランジスタＭ１１，Ｍ１２の接続点に接続されている。第３のスイッチング用ＭＯＳトランジスタＭ１３は、第２のコンデンサＣ２の他方の端子と電源電圧Ｖｄｄの間に接続されている。
【００３１】
また、第４のスイッチング用ＭＯＳトランジスタＭ１４は、第１のコンデンサＣ１の他方の端子と第２のコンデンサＣ２の他方の端子の間に接続されている。第５のスイッチング用ＭＯＳトランジスタＭ１５は、第１のコンデンサＣ１の他方の端子と第２のスイッチング用ＭＯＳトランジスタＭ１２のドレインである出力端子に接続されている。そして、この回路は、第２のスイッチング用ＭＯＳトランジスタＭ１２のドレインから出力電圧Ｖｏｕｔ（＝１．５Ｖｄｄ）を得るものである。
【００３２】
ここで、第３及び第５のスイッチング用ＭＯＳトランジスタＭ１３，Ｍ１５はＰチャネル型、第４のスイッチング用ＭＯＳトランジスタＭ１４はＮチャネル型である。第３及び第５のスイッチング用ＭＯＳトランジスタＭ１３，Ｍ１５をＰチャネル型とした理由は、前述と同様に、第３のスイッチング用ＭＯＳトランジスタＭ１３及び第５のスイッチング用ＭＯＳトランジスタＭ１５をオンオフさせるための電圧を同じ回路内から得るためである。
【００３３】
また、第１及び第２のコンデンサＣ１，Ｃ２は互いに等しい容量値を有しているものとする。また、第１，第２，第３，第４，第５のスイッチング用ＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４，Ｍ１５は、クロックＣＬＫの電圧レベルに応じて、不図示の制御回路によってゲート電圧を制御することにより、後述するようにそれらのオン（ＯＮ）、オフ（ＯＦＦ）が制御されている。
【００３４】
次に、この回路の動作について図５（ａ）（ｂ）、図６を参照しながら説明する。図６はこのチャージポンプ回路の定常状態における動作タイミング図である。まず、クロックＣＬＫがＨレベルの時のチャージポンプ回路の動作について説明する（図６（ａ）、図５参照）。このとき、クロックドライバーＣＤのＮチャネル型ＭＯＳトランジスタＭ１７はオンし、反転クロック＊ＣＬＫはＬレベル（０Ｖ）となる。また、第１，第４のスイッチング用ＭＯＳトランジスタＭ１１，Ｍ１４をオンし、第２，第３，第５のスイッチング用ＭＯＳトランジスタＭ１２，Ｍ１３，Ｍ１５をオフする。
【００３５】
すると、図５（ａ）中の太い破線で示すように、電源電圧Ｖｄｄから、第１のスイッチング用ＭＯＳトランジスタＭ１１、第２のコンデンサＣ２、第４のスイッチング用ＭＯＳトランジスタＭ１４、第１のコンデンサＣ１、クロックドライバーＣＤのＮチャネル型ＭＯＳトランジスタＭ１７を通る経路で、第１のコンデンサＣ１及び第２のコンデンサＣ２が直列接続されて充電される。これにより、第２のコンデンサＣ２の一方の端子の電圧Ｖ２はＶｄｄに充電され、その他方の端子の電圧Ｖ３は０．５Ｖｄｄに充電され、第１のコンデンサＣ１の他方の端子の電圧Ｖ１も０．５Ｖｄｄに充電される。
【００３６】
次に、クロックＣＬＫがＬレベルの時のチャージポンプ回路の動作について説明する（図５（ｂ）、図６参照）。このとき、クロックドライバーＣＤのＰチャネル型ＭＯＳトランジスタＭ７はオンし、反転クロック＊ＣＬＫはＨレベルとなる。また、第１，第４のスイッチング用ＭＯＳトランジスタＭ１１，Ｍ１４をオフし、第２，第３，第５のスイッチング用ＭＯＳトランジスタＭ１２，Ｍ１３，Ｍ１５をオンする。
【００３７】
すると、図５（ｂ）中の太い線で示すように、２つの経路から出力端子に１．５Ｖｄｄが供給される。１つの経路は、電源電圧Ｖｄｄから、第３のスイッチング用ＭＯＳトランジスタＭ１３、第２のコンデンサＣ２、第２のスイッチング用ＭＯＳトランジスタＭ１２を通して、第２のコンデンサＣ２の電荷が放電され、出力端子に１．５Ｖｄｄが供給される。これは、第２のコンデンサＣ２の他方の電圧Ｖ１２はクロックＣＬＫがＨレベルのときに０．５Ｖｄｄに充電されているため、第３のスイッチング用ＭＯＳトランジスタＭ１３がオンすることにより、電圧Ｖ１２が０．５ＶｄｄからＶｄｄに変化することに伴って、第２のコンデンサＣ２の容量結合により、第２のコンデンサの一方の端子の電圧Ｖ１１はＶｄｄから１．５Ｖｄｄに昇圧されるためである。
【００３８】
もう１つの経路は、電源電圧Ｖｄｄから、クロックドライバーＣＤのＰチャネル型ＭＯＳトランジスタＭ１６、第１のコンデンサＣ１、第５のスイッチング用ＭＯＳトランジスタＭ１５を通して、第１のコンデンサＣ１の電荷が放電され、出力端子に１．５Ｖｄｄが供給される。
【００３９】
これは、クロックＣＬＫがＨレベルのときに、第１のコンデンサＣ１の他方端子の電圧Ｖ１３は０．５Ｖｄｄに充電されるが、クロックＣＬＫがＬレベルに変化すると、Ｐチャネル型ＭＯＳトランジスタＭ１６がオンすることにより、第１のコンデンサＣ１の一方の端子の電圧が０ＶからＶｄｄに変化することに伴い、第１のコンデンサＣ１の容量結合により、第１のコンデンサＣ１の他方の端子の電圧Ｖ１３は０．５Ｖｄｄから１．５Ｖｄｄに昇圧されるためである。
【００４０】
このクロックＣＬＫがＬレベルの時の動作と、Ｈレベル時の動作を交互に繰り返すことにより、出力電圧Ｖｏｕｔとして、電源電圧Ｖｄｄを１．５倍した１．５Ｖｄｄが得られる。
【００４１】
ここで、昇圧回路５０の寄生容量をＣｐ、クロックＣＬＫの周波数をｆ、振幅電圧をＶとすると、昇圧回路５０の内部で消費される自己消費電流Ｉｐは、Ｉｐ＝Ｃｐ×ｆ×Ｖによって表される。クロックＣＬＫの周波数ｆを低減することで自己消費電流Ｉｐを小さくできる。昇圧回路５０の寄生容量をＣｐは主として、昇圧回路５０を構成する電荷転送素子（第１のスイッチング用ＭＯＳトランジスタＭ１１及び第２のスイッチング用ＭＯＳトランジスタＭ２）やクロックドライバーＣＤ等の寄生容量（主として、ゲート容量）である。
【００４２】
いま、昇圧回路５０の自己消費電流Ｉｐが５ｍＡ、出力電流Ｉｏｕｔが１００ｍＡであるとすると、昇圧回路５０の効率（＝Ｉｏｕｔ×１００／（Ｉｏｕｔ＋Ｉｐ））は１００×１００／（１００＋５）＝９５％程度になるが、クロックＣＬＫの周波数ｆをそのままにして、出力電流Ｉｏｕｔを５ｍＡまで減少させると、昇圧回路５０の効率は、５×１００／（５＋５）＝５０％程度に低下してしまう。そこで、例えば、出力電流Ｉｏｕｔを５ｍＡまで減少させたときには、クロックＣＬＫの周波数ｆを１／１６に減少させることで自己消費電流Ｉｐを低減し、昇圧回路５０の効率を向上させることができる。この場合の効率は、５×１００／（５＋０．３）＝９４％  となる。
【００４３】
このように、本実施形態の駆動回路によれば、白色ＬＥＤ２０の駆動電流ＩＤが低下すれば、それに応じて昇圧回路５０へ供給されるクロックＣＬＫの周波数も低減するので、昇圧回路５０を構成する電荷転送素子（第１のスイッチング用ＭＯＳトランジスタＭ１１及び第２のスイッチング用ＭＯＳトランジスタＭ１２）やクロックドライバーＣＤ等の寄生容量（主として、ゲート容量）の充放電電流も低減され、昇圧回路５０の効率が向上し、ひいては駆動回路の効率が向上する。
【００４４】
次に、本発明の第２の実施形態について説明する。図７は、この実施形態に係る駆動回路の回路図である。本実施形態では、第１の実施形態の昇圧回路５０の代わりに、−０．５Ｖｄｄ発生回路８０を用いたものである。この実施形態では、白色ＬＥＤ２０のアノードにＶｄｄを印加し、そのカソードに−０．５Ｖｄｄを印加するようにした。白色ＬＥＤ２０のアノード・カソード間にかかる電圧は第１の実施形態と同様に１．５Ｖｄｄである。また、Ｎチャネル型ＭＯＳトランジスタＭ２４、Ｍ３１〜Ｍ５０のソースに−０．５Ｖｄｄが印加されるようにしている。
【００４５】
さらに、スイッチング回路３０のスイッチＳＷ１〜ＳＷ２０についても、Ｎチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０をオフにするときには、−０．５ＶｄｄをＮチャネル型ＭＯＳトランジスタＭ３１〜Ｍ５０のソースに印加するように変更されている。他の構成については第１の実施形態と同じである。
【００４６】
次に、−０．５Ｖｄｄ発生回路８０の具体的な回路構成及び動作について図面を参照しながら説明する。図８は、−０．５Ｖｄｄ発生回路８０の回路図であり、図８（ａ）は、クロックドライバーＣＤの入力クロックであるクロックＣＬＫがＬレベル（ロウレベル）の場合、図８（ｂ）はクロックＣＬＫがＨレベル（ハイレベル）の場合を示している。
第１のスイッチング用ＭＯＳトランジスタＭ１のソースに接地電圧Ｖｓｓ（０Ｖ）が印加され、この第１のスイッチング用ＭＯＳトランジスタＭ１のドレインは、第２のスイッチング用ＭＯＳトランジスタＭ２のソースに接続されている。第１のスイッチング用ＭＯＳトランジスタＭ１及び第２のスイッチング用ＭＯＳトランジスタＭ２は、電荷転送素子として機能する。
【００４７】
ここで、第１のスイッチング用ＭＯＳトランジスタＭ１及び第２のスイッチング用ＭＯＳトランジスタＭ２は、いずれもＮチャネル型である。これは、第１のスイッチング用ＭＯＳトランジスタＭ１及び第２のスイッチング用ＭＯＳトランジスタＭ２をオンオフさせるための電圧を同じ回路内から得るためである。第１のスイッチング用ＭＯＳトランジスタＭ１及び第２のスイッチング用ＭＯＳトランジスタＭ２をオンさせるためにはそれらのゲートに電源電圧Ｖｄｄを与えればよいし、オフさせる場合にはそれらのゲートにこの回路の出力電圧Ｖｏｕｔ（＝−０．５Ｖｄｄ）を与えればよい。
【００４８】
また、第１のコンデンサＣ１の一方の端子には、クロックドライバーＣＤの出力が接続されている。クロックドライバーＣＤは、電源電圧Ｖｄｄと接地電圧Ｖｓｓの間に、Ｐチャネル型ＭＯＳトランジスタＭ６、Ｎチャネル型ＭＯＳトランジスタＭ７を直列に接続してＣＭＯＳインバータとして構成される。そして、クロックドライバーＣＤにはクロックＣＬＫが入力され、このクロックＣＬＫはクロックドライバーＣＤによって反転される。その反転クロック＊ＣＬＫが、クロックドライバーＣＤの出力として第１のコンデンサＣ１の一方の端子に印加される。
【００４９】
なお、クロックドライバーＣＤの貫通電流を低減するために、Ｐチャネル型ＭＯＳトランジスタＭ６のゲートにクロックＣＬＫを印加し、Ｎチャネル型ＭＯＳトランジスタＭ７のゲートにクロックＣＬＫを遅延したクロックＣＬＫ’を印加するように構成してもよい。
【００５０】
また、第２のコンデンサＣ２は、その一方の端子が第１及び第２のスイッチング用ＭＯＳトランジスタＭ１，Ｍ２の接続点に接続されている。第３のスイッチング用ＭＯＳトランジスタＭ３は、第２のコンデンサＣ２の他方の端子と接地電圧Ｖｓｓ（０Ｖ）の間に接続されている。
【００５１】
また、第４のスイッチング用ＭＯＳトランジスタＭ４は、第１のコンデンサＣ１の他方の端子と第２のコンデンサＣ２の他方の端子の間に接続されている。第５のスイッチング用ＭＯＳトランジスタＭ５は、第１のコンデンサＣ１の他方の端子と第２のスイッチング用ＭＯＳトランジスタＭ２のドレインである出力端子に接続されている。そして、この回路は、第２のスイッチング用ＭＯＳトランジスタＭ２のドレインから出力電圧Ｖｏｕｔ（＝−０．５Ｖｄｄ）を得るものである。
【００５２】
ここで、第３、第５のスイッチング用ＭＯＳトランジスタＭ３，Ｍ５は、Ｎチャネル型である。これは、第１のスイッチング用ＭＯＳトランジスタＭ１及び第２のスイッチング用ＭＯＳトランジスタＭ２と同様に、これらのトランジスタをオンオフさせるための電圧を同じ回路内から得るためである。即ち、第３のスイッチング用ＭＯＳトランジスタＭ３及び第５のスイッチング用ＭＯＳトランジスタＭ５をオンさせるためにはそれらのゲートに電源電圧Ｖｄｄを与えればよいし、オフさせる場合にはそれらのゲートにこの回路の出力電圧Ｖｏｕｔ（＝−０．５Ｖｄｄ）を与えればよい。
【００５３】
第４のスイッチング用ＭＯＳトランジスタＭ４については、Ｐチャネル型でもＮチャネル型でもよいが、パターン面積を小さくするためにはＮチャネル型であることが好ましい。第４のスイッチング用ＭＯＳトランジスタＭ４がＮチャネル型である場合、これをオンさせるためには、そのゲートに電源電圧Ｖｄｄを与えればよいし、オフさせる場合にはそのゲートにこの回路の出力電圧Ｖｏｕｔ（＝−０．５Ｖｄｄ）を与えればよい。第４のスイッチング用ＭＯＳトランジスタＭ４がＰチャネル型である場合、これをオンさせるためには、そのゲートに接地電圧Ｖｓｓもしくは、出力電圧Ｖｏｕｔを与えればよいし、オフさせる場合にはそのゲートに電源電圧Ｖｄｄを与えればよい。
【００５４】
また、第１及び第２のコンデンサＣ１，Ｃ２は互いに等しい容量値を有しているものとする。また、第１，第２，第３，第４，第５のスイッチング用ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５は、クロックＣＬＫの電圧レベルに応じて、不図示の制御回路によってゲート電圧を制御することにより、後述するようにそれらのオン（ＯＮ）、オフ（ＯＦＦ）が制御されている。
【００５５】
次に、この−０．５Ｖｄｄ発生回路４０の動作について図８（ａ）（ｂ）、図９を参照しながら説明する。図９はこの−０．５Ｖｄｄ発生回路４０の定常状態における動作タイミング図である。
【００５６】
まず、クロックＣＬＫがＬレベルの時のチャージポンプ回路の動作について説明する（図８（ａ）、図９参照）。このとき、クロックドライバーＣＤのＰチャネル型ＭＯＳトランジスタＭ６はオンし、Ｎチャネル型ＭＯＳトランジスタＭ７はオフするので、反転クロック＊ＣＬＫはＨレベル（Ｖｄｄレベル）となる。また、第１，第４のスイッチング用ＭＯＳトランジスタＭ１，Ｍ４をオンし、第２、第３、第５のスイッチング用ＭＯＳトランジスタＭ２，Ｍ３，Ｍ５をオフする。
【００５７】
すると、図８（ａ）中の太線で示すように、クロックドライバーＣＤのＰチャネル型ＭＯＳトランジスタＭ６、第１のコンデンサＣ１、第４のスイッチング用ＭＯＳトランジスタＭ４、第２のコンデンサＣ２、第１のスイッチング用ＭＯＳトランジスタＭ１、接地電圧Ｖｓｓを通る経路で、第１のコンデンサＣ１及び第２のコンデンサＣ２が直列接続されて充電される。
【００５８】
これにより、第１のコンデンサＣ１の一方の端子はＶｄｄに充電され、その他方の端子の電圧Ｖ１は＋０．５Ｖｄｄに充電され、第２のコンデンサＣ２の他方の端子の電圧Ｖ１も＋０．５Ｖｄｄに充電される。
【００５９】
次に、クロックＣＬＫがＨレベルの時の回路動作について説明する（図８（ｂ）、図９参照）。このとき、クロックドライバーＣＤのＮチャネル型ＭＯＳトランジスタＭ７がオンし、Ｐチャネル型ＭＯＳトランジスタＭ６がオフするため、反転クロック＊ＣＬＫはＬレベルとなる。（Ｖｓｓレベル）また、第１，第４のスイッチング用ＭＯＳトランジスタＭ１，Ｍ４をオフし、第２，第３，第５のスイッチング用ＭＯＳトランジスタＭ２，Ｍ３，Ｍ５をオンする。
【００６０】
すると、図８（ｂ）中の太い破線で示すように、２つの経路から出力端子に−０．５Ｖｄｄが供給される。１つの経路は、接地電圧Ｖｓｓから、第３のスイッチング用ＭＯＳトランジスタＭ３、第２のコンデンサＣ２、第２のスイッチング用ＭＯＳトランジスタＭ２を通して、第２のコンデンサＣ２の電荷が放電され、出力端子に−０．５Ｖｄｄが供給される。これは、第２のコンデンサＣ２の他方の電圧Ｖ３はクロックＣＬＫがＬレベルのときに＋０．５Ｖｄｄに充電されているため、第３のスイッチング用ＭＯＳトランジスタＭ３がオンすることにより、電圧Ｖ３が＋０．５ＶｄｄからＶｓｓに変化することに伴って、第２のコンデンサＣ２の容量結合により、第２のコンデンサＣ２の一方の端子の電圧Ｖ２はＶｓｓ（０Ｖ）から−０．５Ｖｄｄに降圧されるためである。
【００６１】
もう１つの経路は、接地電圧Ｖｓｓから、クロックドライバーＣＤのＮチャネル型ＭＯＳトランジスタＭ７、第１のコンデンサＣ１、第５のスイッチング用ＭＯＳトランジスタＭ５を通して、第１のコンデンサＣ１の電荷が放電され、出力端子に−０．５Ｖｄｄが供給される。これは、クロックＣＬＫがＬレベルのときに、第１のコンデンサＣ１の他方端子の電圧Ｖ１は＋０．５Ｖｄｄに充電されるが、クロックＣＬＫがＨレベルに変化すると、Ｎチャネル型ＭＯＳトランジスタＭ７がオンすることにより、第１のコンデンサＣ１の一方の端子の電圧がＶｄｄからＶｓｓに変化することに伴い、第１のコンデンサＣ１の容量結合により、第１のコンデンサＣ１の他方の端子の電圧Ｖ１は＋０．５Ｖｄｄから−０．５Ｖｄｄに降圧されるためである。
【００６２】
このクロックＣＬＫがＬレベルの時の動作と、Ｈレベル時の動作を交互に繰り返すことにより、出力電圧Ｖｏｕｔとして、電源電圧Ｖｄｄを−０．５倍した−０．５Ｖｄｄが得られる。このように、−０．５Ｖｄｄ発生回路８０を採用したので、Ｎチャネル型ＭＯＳトランジスタが多用される結果、従来と同等のＬＥＤ２５の駆動電流ｍｎＩを得るための回路のパターン面積を小さくでき、かつ効率改善を実現している。
【００６３】
このように、本実施形態の駆動回路においても、白色ＬＥＤ２０の駆動電流ＩＤの駆動電流が低下すれば、それに応じて昇圧回路５０へ供給されるクロックＣＬＫの周波数も低減されるので、昇圧回路５０を構成する電荷転送素子（第１のスイッチング用ＭＯＳトランジスタＭ１１及び第２のスイッチング用ＭＯＳトランジスタＭ２）やクロックドライバーＣＤ等の寄生容量（主として、ゲート容量）の充放電電流も低減され、昇圧回路５０の効率が向上し、ひいては駆動回路の効率が向上する。
【００６４】
次に、本発明の第３の実施形態について説明する。図１０は、この実施形態に係る駆動回路の回路図である。第１及び第２の実施形態では、白色ＬＥＤ２０の輝度調整のために、白色ＬＥＤ２０の駆動電流ＩＤを、スイッチング回路３０を用いてデジタル的に制御しているのに対して、本実施形態では電圧調整回路９０を設けて、白色ＬＥＤ２０の駆動電流ＩＤをアナログ的に制御するようにしたものである。他の構成については第１の実施形態と同様である。電圧調整回路９０は、パルス検出回路４０からの電圧調整信号ＰＳに応じて、基準電圧Ｖｓｅｔを基準電圧ＶＳに電圧変換する回路である。
【００６５】
図１１は電圧調整回路９０の回路図である。オペアンプ９１の正入力端子（＋）には基準電圧Ｖｓｅｔが印加されている。オペアンプ９１の出力と接地電圧Ｖｓｓの間には１１個の抵抗ｒ１，ｒ２，・・・ｒ１１が直列に接続されている。これらの抵抗の各接続点とオペアンプ９１の負入力端子（−）との間には、１０個のＮチャネル型ＭＯＳトランジスタＴ１，Ｔ２，・・・Ｔ１０がそれぞれ接続されている。
【００６６】
また、パルス検出回路４０からの電圧調整信号ＰＳに相当する４ビットの電圧調整データ（Ｂ１，Ｂ２，Ｂ３，Ｂ４）がデコーダ９２に入力される。デコーダ９２の出力信号は１０個のＮチャネル型ＭＯＳトランジスタＴ１，Ｔ２，・・・Ｔ１０のゲートに印加され、この電圧調整データ（Ｂ１，Ｂ２，Ｂ３，Ｂ４）に基づいて、いずれか１つのトランジスタがオンする。
【００６７】
図１２は、この駆動回路の動作を説明する図である。パルス検出回路４０の輝度調整用端子４１に１個目の輝度調整パルスＢＰが印加されると、パルス検出回路４０から電圧調整データ（０，０，０，０）が電圧調整回路９０に供給される。これにより、Ｎチャネル型ＭＯＳトランジスタＴ１のみがオンし、これに応じてＶＳ＝ＶＳ１が発生する。ＶＳ１は次式で表される。ＶＳ１＝Ｖｓｅｔ×（Ｒ＋ｒ１１）／ｒ１１  ここで、Ｒ＝ｒ１＋ｒ２＋・・・ｒ１０である。
【００６８】
そして、Ｎチャネル型ＭＯＳトランジスタＭ２２のソース電圧Ｖｘは基準電圧ＶＳに等しくなるようにオペアンプ１０によって制御され、その結果、抵抗Ｒ１には電流Ｉ１（＝ＶＳ１／Ｒ１）が発生する。この電流Ｉ１は、第１のカレントミラー回路を構成する一対のＰチャネル型ＭＯＳトランジスタＭ２２，Ｍ２３（電流比１：ｍ）に流れる。そして、第１のカレントミラー回路でｍ倍に増幅された電流ｍＩ１は、第１のカレントミラー回路が折り返された第２のカレントミラー回路に入力される。第２のカレントミラー回路は、一対のＮチャネル型ＭＯＳトランジスタＭ２４，Ｍ２５（電流比１：ｎ）で構成される。電流ｍＩ１はこの第２のカレントミラー回路により、さらにｎ倍され、白色ＬＥＤ２０の駆動電流ＩＤとなる（ＩＤ＝ｍｎＩ１）。
【００６９】
また、パルス検出回路４０の輝度調整用端子４１に２個目の輝度調整パルスＢＰが印加されると、パルス検出回路４０から電圧調整データ（１，０，０，０）が電圧調整回路９０に供給される。これにより、Ｎチャネル型ＭＯＳトランジスタＴ２のみがオンし、これに応じてＶＳ＝ＶＳ２が発生する。ここで、ＶＳ２はＶＳ１より小さくなる。これにより、抵抗Ｒ１に流れる電流Ｉ２（＝ＶＳ２／Ｒ１）も電流Ｉ１よりも小さくなる。したがって、白色ＬＥＤ２０の駆動電流ＩＤも同様にして小さくなる。
【００７０】
このようにして、電圧調整回路９０を用いて白色ＬＥＤ２０の駆動電流ＩＤがアナログ的に調整される。ここで、白色ＬＥＤ２０の駆動電流ＩＤは、図１２のように電圧調整データ（Ｂ１，Ｂ２，Ｂ３，Ｂ４）に基づいて、１００％〜５％まで変化するように、抵抗ｒ１，ｒ２，・・・ｒ１１の各抵抗値が設定される。
【００７１】
そして、パルス検出回路４０からのパルス検出回路４０からの周波数切換信号ＣＳによって、昇圧回路５０へ供給されるクロックＣＬＫの周波数ｆが制御される点は第１の実施形態と全く同様である。
【００７２】
次に、本発明の第４の実施形態について説明する。図１３は、この実施形態に係る駆動回路の回路図である。この実施形態では、第３の実施形態の昇圧回路５０の代わりに、−０．５Ｖｄｄ発生回路８０を用いたものである。この実施形態では、白色ＬＥＤ２０のアノードにＶｄｄを印加し、そのカソードに−０．５Ｖｄｄを印加するようにした。白色ＬＥＤ２０のアノード・カソード間にかかる電圧は第３の実施形態と同様に１．５Ｖｄｄである。その他の点については第３の実施形態と同じである。
【００７３】
なお、本発明は白色ＬＥＤ２０に限らず、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤ、アノードとカソードを有する他の発光素子の駆動回路にも広く適用できるものである。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施形態に係る駆動回路の回路図である。
【図２】本発明の第１の実施形態に係る駆動回路の分周器の回路図である。
【図３】本発明の第１の実施形態に係る駆動回路の動作を説明する図である。
【図４】本発明の第１の実施形態に係る駆動回路の動作を説明するタイミング図である。
【図５】本発明の第１の実施形態に係る駆動回路の昇圧回路の回路図である。
【図６】本発明の第１の実施形態に係る駆動回路の昇圧回路の動作を説明するタイミング図である。
【図７】本発明の第２の実施形態に係る駆動回路の回路図である。
【図８】本発明の第２の実施形態に係る駆動回路の−０．５Ｖｄｄ発生回路の回路図である。
【図９】本発明の第２の実施形態に係る駆動回路の−０．５Ｖｄｄ発生回路の動作タイミング図である。
【図１０】本発明の第３の実施形態に係る駆動回路の回路図である。
【図１１】本発明の第３の実施形態に係る駆動回路の電圧調整回路の回路図である。
【図１２】本発明の第３の実施形態に係る駆動回路の動作を説明する図である。
【図１３】本発明の第４の実施形態に係る駆動回路の回路図である。
【図１４】従来例に係る駆動回路の回路図である。
【符号の説明】
【００７５】
１０  オペアンプ            ２０  白色ＬＥＤ        ３０  スイッチング回路
４０  パルス検出回路        ５０  昇圧回路          ６０  分周器
７０  発振器                ８０  −０．５Ｖｄｄ発生回路
【図１】
2005310854.tif 000003
【図２】
2005310854.tif 000004
【図３】
2005310854.tif 000005
【図４】
2005310854.tif 000006
【図５】
2005310854.tif 000007
【図６】
2005310854.tif 000008
【図７】
2005310854.tif 000009
【図８】
2005310854.tif 000010
【図９】
2005310854.tif 000011
【図１０】
2005310854.tif 000012
【図１１】
2005310854.tif 000013
【図１２】
2005310854.tif 000014
【図１３】
2005310854.tif 000015
【図１４】
2005310854.tif 000016