(57)【要約】【課題】点火コイル駆動用のパワー半導体スイッチング素子のサージ耐性及びスイッチング特性を改善すること。【解決手段】ＩＧＢＴ５が形成されたパワー半導体チップ１にゲート直列抵抗素子８を集積し、このパワー半導体チップ１とそれをゲート直列抵抗素子８を通じて駆動する制御用半導体チップ１２とを一つの半導体パワーモジュール１００とする。これにより、ゲート直列抵抗素子８とゲート電極との間のゲート配線の配線インダクタンスと対地寄生容量とを低減することができるため、スイッチング特性、サージ耐量を大幅に改善することができる。また、パワー半導体チップに内蔵するゲート直列抵抗をパワー半導体チップ表面の比較的厚い絶縁膜上にポリシリコンなどの薄膜形成することにより、高いサージ電圧による破壊を防止できる。【選択図】図１
2005322884.tif 000002
【特許請求の範囲】
【請求項１】
制御電極としてのゲート電極と、前記ゲート電極に制御電圧を導入するための制御入力端子部とを有してパワー半導体チップに形成され、負荷であるコイルの電流をスイッチングするパワー半導体スイッチング素子において、
所定の電気抵抗値を有して前記パワー半導体チップの絶縁膜上に集積されて前記ゲート電極と前記制御入力端子部とを接続するゲート直列抵抗素子を有することを特徴とするパワー半導体スイッチング素子。
【請求項２】
請求項１記載のパワー半導体スイッチング素子において、
前記パワー半導体スイッチング素子は、点火コイルへの通電を制御し、点火プラグの放電を制御するコイル負荷電流断続用のパワートランジスタからなることを特徴とするパワー半導体スイッチング素子又は半導体パワーモジュール。
【請求項３】
請求項１又は２記載のパワー半導体スイッチング素子又はにおいて、
前記パワー半導体スイッチング素子の電荷注入用の主電極をなす前記パワー半導体チップの低電位電極は、前記パワー半導体チップが内蔵されるパッケージの外部ターミナルにボンディングワイヤにより接続されていることを特徴とするパワー半導体スイッチング素子。
【請求項４】
請求項１又は２記載のパワー半導体スイッチング素子において、
前記パワー半導体スイッチング素子の前記ゲート電極は、前記パワー半導体チップが内蔵されるパッケージの外部ターミナルにボンディングワイヤにより接続されていることを特徴とするパワー半導体スイッチング素子。
【請求項５】
請求項１乃至４のいずれか記載のパワー半導体スイッチング素子において、
前記ゲート直列抵抗素子は、
所定の比抵抗を有して前記パワー半導体チップ表面の絶縁膜上に形成されたポリシリコン領域により構成されていることを特徴とするパワー半導体スイッチング素子。
【請求項６】
請求項５記載のパワー半導体スイッチング素子において、
前記ゲート直列抵抗素子及び前記ゲート電極は、
同一のポリシリコン領域堆積工程により形成されていることを特徴とするパワー半導体スイッチング素子。
【請求項７】
請求項５記載のパワー半導体スイッチング素子において、
前記ゲート電極は、
前記ゲート直列抵抗素子用のポリシリコン領域と同一のポリシリコン領域形成工程により形成されたゲート電極用のポリシリコン領域に不純物を追加ドープして形成されていることを特徴とするパワー半導体スイッチング素子。
【請求項８】
請求項１乃至７のいずれか記載のパワー半導体スイッチング素子を有する半導体パワーモジュールにおいて、
前記パワー半導体チップとともに同一のパッケージに封止されるとともに、前記ゲート直列抵抗素子を通じて前記ゲート電極に前記制御電圧を出力する制御用半導体チップを有することを特徴とする半導体パワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体スイッチング素子及びそれを用いた半導体パワーモジュールに関し、好適にはそれらを用いた点火装置の改良に関する。
【背景技術】
【０００２】
従来より、内燃機関の点火コイル給電用の点火装置を半導体パワーモジュールにより構成することがたとえば特許文献１などにより公知となっている。特許文献１の半導体パワーモジュールの回路図を図８に、その模式透視斜視図を図９に示す。この半導体パワーモジュールについて説明すると、１はパワー半導体チップ、２は図示しない制御用半導体チップが実装されたセラミック基板（ハイブリッド集積回路）である、この制御用半導体チップには、電流検出回路３と駆動回路４とゲート直列抵抗素子８とが実装されている。パワー半導体チップ１には、それぞれＩＧＢＴからなるメインスイッチ部５、サブスイッチ部６、電流検出抵抗７が集積されている。パワー半導体チップ１とハイブリッド集積回路２は、樹脂モジュール９により封止され、互いに及び外部端子にワイヤボンディング１０により接続され、金属ベース１１に接合されている。上記構成では、ゲート直列抵抗素子（ゲート保護抵抗）８は通常、セラミック基板２に厚膜抵抗として形成してサージ耐量を稼ぎ、制御用半導体チップのサージ耐量を低減した低コストのモノリシックＩＣチップとすることが好適である。
【０００３】
この種の制御用半導体集積回路とパワー半導体スイッチング素子とをモジュール化した半導体パワーモジュールはマルチチップ半導体パワーモジュールとして知られている。このようなマルチチップ構成の半導体パワーモジュールを採用することにより、制御用半導体集積回路をなす制御用半導体チップを発熱が大きいパワー半導体スイッチング素子から熱分離でき、パワー半導体スイッチング素子をなすパワー半導体チップと制御用半導体チップとを互いに最適の製造プロセスで製造することができ、更に、全体として一個の回路部品として実装することが可能となる。
【特許文献１】特開２０００−１７９４４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した従来の半導体パワーモジュールでは、ハイブリッド集積回路の厚膜抵抗によりゲート直列抵抗素子を形成しているため、ハイブリッド集積回路すなわちセラミック基板２が大型となり、半導体パワーモジュールの小型化が難しく高密度実装ができないという問題があった。
【０００５】
また、このハイブリッド集積回路形式の半導体パワーモジュールでは、ゲート直接抵抗基板とパワー半導体チップとをボンディングワイヤにより接続しているため、半導体パワーモジュールの制御端子から入力するサージ電圧は本来、ゲート直列抵抗素子とゲート容量などからなるローパスフィルタ回路の効果により減衰されるが、ゲート直列抵抗素子を通じて入力するサージ電流はボンディングワイヤのインダクタンスによりゲート電極に印加されるサージ電圧を増大するという問題もあった。
【０００６】
本発明は上記問題点に鑑みなされたものであり、サージ耐量を十分に確保しつつ製造コスト低減及び小型化が可能な半導体パワーモジュールを提供することをその目的としている。
【課題を解決するための手段】
【０００７】
上記問題点解決のためになされた本発明の半導体パワーモジュールは、制御電極としてのゲート電極と、前記ゲート電極に制御電圧を導入するための制御入力端子部とを有してパワー半導体チップに形成され、負荷であるコイルの電流をスイッチングするパワー半導体スイッチング素子において、所定の電気抵抗値を有して前記パワー半導体チップの絶縁膜上に集積されて前記ゲート電極と前記制御入力端子部とを接続するゲート直列抵抗素子を有することを特徴とするパワー半導体スイッチング素子である。すなわち、この発明では、従来、パワー半導体チップに外付けされていたゲート直列抵抗素子をパワー半導体チップに直接、集積した点をその特徴としている。
【０００８】
このように構成した本発明のパワー半導体スイッチング素子によれば、以下の効果を奏することができる。
【０００９】
まず、このゲート直列抵抗素子は、従来同様、絶縁破壊されやすい酸化膜上のゲート電極に外部からその制御電極端子を通じて印加されるサージ電圧を減衰させる効果を有するが、この発明では、従来のように、厚膜抵抗製の外付けのゲート直列抵抗とゲート容量などの終端静電容量との間の配線インダクタンス（主として外付けのゲート直列抵抗素子とパワー半導体スイッチング素子の制御電極容量との間のボンディングワイヤのインダクタンス）を大幅に低減することができるため、上記したゲート直列抵抗の電圧降下によるサージ減衰効果を従来に比べて相対的に増大することができる。更に説明すると、従来の外付けゲート直列抵抗を用いる場合、パッケージの制御端子から侵入するサージ電圧がゲート直列抵抗素子により減衰されても、ゲート直列抵抗を通じて流入するサージ電流がゲート電極側のボンディングワイヤのインダクタンスにてサージ電圧を発生させるため、ゲート電極に印加されるサージ電圧が増大するという問題があった。これに対して、この発明によると、ボンディングワイヤなどの外付けのゲート直列抵抗とより増大するため、ゲート直列抵抗によるサージ電圧低減効果を向上することができる。
【００１０】
次に、サージ電圧によりゲート直列抵抗素子に大きな電圧降下が生じるが、ほとんど製造工程を延長することなく、装置構成のコンパクト化が可能となる。図７を用いて具体的に説明する。２７はパワー半導体スイッチング素子（パワーＩＧＢＴ）、８はゲート直列抵抗素子、Tcはパワー半導体スイッチング素子のパッケージPのコレクタ端子、Cはパワー半導体チップのコレクタ電極（高電位側主電極）、Lｃはコレクタ側の内部配線インダクタンス、Teはパワー半導体スイッチング素子のパッケージPのエミッタ端子、Eはパワー半導体チップのエミッタ電極（低電位側主電極）、Leはエミッタ側の内部配線インダクタンス、Loは低位ラインの配線インダクタンスである。
【００１１】
パッケージPのコレクタ端子Tcからサージ電圧がパッケージPの内部に進入する危険がある場合、パワー半導体スイッチング素子２７がオフしていても、サージ電流がパワー半導体スイッチング素子２７の各種容量を通じてエミッタ側の内部配線インダクタンスLeや低位ラインの配線インダクタンスLoを通じて流れる。この時、これらエミッタ側の内部配線インダクタンスＬｅや低位ラインの配線インダクタンスＬｏにサージ電圧が発生し、エミッタ電位が大きく変動し、それに連動してコレクタ電位やゲート電位も変動する。この電位変動は、パワー半導体スイッチング素子２７のエミッタ電極Eとエミッタ端子Teとの接続を、湾曲して相対的に配線長が大きいボンディングワイヤを用いて行う場合に大きな値となる。たとえば、パッケージPの外部で発生するサージ電圧の例としては、車載エンジン点火回路では、コレクタ端子Tcにて測定した値として、周期が１０μｓｅｃ未満で、ピーク電圧が１〜１０ＫＶの値のものがある。上記したサージ電圧による上記電位変動により、ゲート電極Gの電位が大きく変動し、このゲート電極Gの変動はゲート直列抵抗を通じて制御用半導体チップ１２の出力端に印加される。しかし、制御用半導体チップ１２の耐電圧は小さい（通常は数十Ｖ以下）ため、ゲート直列抵抗によりゲート電極電位の変動を吸収する必要があり、ゲート直列抵抗の電圧降下はたとえば数百Vと大きくなる。つまり、上記したサージ電圧の侵入時にはゲート直列抵抗に大きな電圧降下が発生するという問題があった。
【００１２】
しかし、本発明者らは、点火装置などのコイル負荷を高速断続するパワー半導体スイッチング素子は、このコイル負荷断続により生じるサージ電圧に耐えることができるように、たとえば厚いフィールド酸化膜をもつように元々製造されていることに気がついた。つまり、コイル負荷断続用のパワー半導体スイッチング素子は、コレクタ端子へのサージ電圧侵入によるゲート直列抵抗の大きな電圧降下に耐えるフィールド酸化膜をもつため、このフィールド酸化膜上にゲート直列抵抗を直接集積することができるわけである。すなわち、従来、点火コイルなどの大インダクタンス負荷の電流を断続するパワー半導体スイッチング素子は、サージ電圧が印加されるゲート直列抵抗素子をなんら問題なく集積できるわけである。したがって、ほとんどパワー半導体スイッチング素子の製造工程を増大することなくゲート直列抵抗をパワー半導体スイッチング素子に集積することができ、それよりゲート直列抵抗素子とパワー半導体スイッチング素子のゲート電極との間の配線インダクタンスを大幅に低減でき、それによりゲート端子からゲート電極に流入するサージ電流によるサージ電圧も大幅に低減できるというわけである。
【００１３】
更に、ゲート直列抵抗やこのゲート直列抵抗からゲート電極までの配線に寄生する寄生静電容量も低減できるため、パワー半導体スイッチング素子のスイッチング速度も向上することができる。つまり、ゲート配線は配線インダクタンスと配線寄生容量とをもち、ゲート配線に高周波ノイズ電圧が入射すると共振作用などにより電位が振動する。この高周波ノイズ電圧としては、外部の電磁波ノイズや制御用半導体集積回路を通じての電源電圧変動がある。
【００１４】
結局、本発明によれば、コイル負荷断続のために元々大きな耐電圧をもつパワー半導体スイッチング素子にゲート直列抵抗素子を集積するため、ゲート直列抵抗とゲート電極との間の配線に付随する配線インダクタンスと寄生容量を低減できるため、それらに起因するゲート電極振動も低減することができるわけである。製造について言えば、ゲート直列抵抗素子を単体で製造したり、制御用半導体集積回路に集積したりするのに比べて、製造工程の共用と、特別のチップへの耐圧付与の必要性が無い分だけ、製造コスト増大を抑止することができ、小型軽量化も図ることができる。
【００１５】
好適な態様において、前記パワー半導体スイッチング素子は、点火コイルへの通電を制御し、点火プラグの放電を制御する。すなわち、このパワー半導体スイッチング素子は、点火型内燃機関の点火コイルの一次側に点火電力を給電する点火装置に適用される。このようにすれば、大きなサージ電圧がゲート電極に誘導される点火コイル制御用の半導体パワーモジュールを製造コストをほとんど増大することなくコンパクト化することができる。なお、点火装置として用いる場合には、ゲート直列抵抗素子にサージ電圧による半導体内部の絶縁破壊を防止するために、ゲート直列抵抗素子は、半導体チップ内に拡散又はイオン注入などにより不純物を導入して形成するよりも、この半導体チップの表面に比較的厚い（たとえば１μｍ以上）絶縁膜を形成してその上にポリシリコン又は高抵抗金属材料などの層を堆積し、フォトリソグラフィによりパターニングして薄膜抵抗体として形成することがより好ましい。この場合には、チップ内部をパワー半導体スイッチング素子の領域として活用できる利点も生まれる。
【００１６】
好適な態様において、前記パワー半導体スイッチング素子の電荷注入用の主電極をなす前記パワー半導体チップの低電位電極は、前記パワー半導体チップが内蔵されるパッケージの外部ターミナルにボンディングワイヤにより接続されている。このような構造のパワー半導体スイッチング素子においては、外部でサージ電圧が発生した際、ボンディングワイヤにおいてサージ電圧が増幅され、これにより内部のゲート直列抵抗等が破壊される可能性が生じるが、ゲート直列抵抗を前記絶縁膜の上にポリシリコン又は高抵抗金属材料などの層を堆積しフォトリソグラフィによりパターニングして薄膜抵抗体として形成したので、より効果的に破壊を防止できる。
【００１７】
図７を参照して更に説明すると、このボンディングワイヤの配線インダクタンスＬ１に大きなサージ電圧が生じ、その影響によりゲート電極電位が変動し、これによるゲート電流の変化がゲート配線のインダクタンスを流れて二次的なサージ電圧を発生させる。この実施例によれば、ゲート直列抵抗素子とゲート電極との間のインダクタンスが小さいために上記二次的なサージ電圧の影響を低減することができる。
【００１８】
好適な態様において、前記ゲート直列抵抗素子は、所定の比抵抗を有して前記パワー半導体チップ表面の絶縁膜上に形成されたポリシリコン領域により構成されていることを特徴としている。このようにすれば、パワー半導体スイッチング素子として利用されるパワー半導体チップのチップ内部領域を、ゲート直列抵抗素子の形成により消費することがないので、チップ面積が増大することがなく、更に、パワー半導体スイッチング素子の半導体基板内部に高耐電圧構造を形成する必要がないため製造工程を簡素化することができる。なお、このポリシリコン領域は、半導体基板上に形成されたフィールド酸化膜上、又は更にその上に形成された絶縁膜上に形成されることが好適である。
【００１９】
上記パワー半導体スイッチング素子の好適な態様において、前記ゲート直列抵抗素子及び前記ゲート電極は、同一のポリシリコン領域堆積工程により形成されていることを特徴としている。このようにすれば、ゲート直列抵抗素子の形成のための工程追加を減らすことができるので、製造歩留まりの低下を防止することができる。
【００２０】
上記パワー半導体スイッチング素子の好適な態様において、前記ゲート電極は、前記ゲート直列抵抗素子用のポリシリコン領域と同一のポリシリコン領域形成工程により形成されたゲート電極用のポリシリコン領域に不純物を追加ドープして形成されていることを特徴としている。このようにすれば、ゲート電極への不純物ドープ工程を追加するのみでよく、ゲート直列抵抗素子とゲート電極との段差が生じることがなく、ポリシリコン堆積工程を減らすことができ、チップ表面も平坦とすることができる。なお、前記ゲート直列抵抗素子は、つづら折れ長尺状に形成されてもよい。このようにすれば、ゲート電極への不純物追加ドープ量の低減又は省略を実現することができる。
【００２１】
上記パワー半導体スイッチング素子の好適態様において、前記パワー半導体チップとともに同一のパッケージに封止されるとともに、前記ゲート直列抵抗素子を通じて前記ゲート電極に前記制御電圧を出力する制御用半導体チップを有することを特徴としている。これにより、装置のコンパクト化を実現し、制御用半導体チップとパワー半導体チップ内蔵のゲート直列抵抗素子との間の配線のインダクタンス及び寄生容量を更に低減できるため、制御用半導体チップへのサージ電圧の悪影響を更に低減し、かつ、ローパスフィルタ効果の低減によるスイッチングの高速化を実現することができる。
【００２２】
更に、このマルチチップモジュール構造によれば、ゲート直列抵抗素子を厚膜抵抗により形成する必要がなく、厚膜抵抗基板を省略することができるうえ、ゲート直列抵抗素子を制御用モノリシック半導体チップに集積する必要もないため、制御用モノリシック半導体チップの製造工程を複雑化したり、チップ面積を増加したり、制御用モノリシック半導体チップの冷却や電気絶縁を向上する工夫を図る必要がなく、制御用モノリシック半導体チップの歩留まり向上と製造コストの低減を実現することができる。
【００２３】
好適な態様において、前記ゲート直列抵抗素子は、半導体基板上に形成された厚さが１．６〜５μｍの絶縁膜上に形成されて１〜１０ｋΩの抵抗値をもつ。また、半導体基板の表面に形成される他電位のアイランド領域は、このゲート直列抵抗素子から少なくとも２０〜１０００μｍ離れて形成されることが好適である。
【００２４】
好適な態様において、前記制御用モノリシック半導体チップの各端子及び前記パワー半導体チップの前記ゲート直列抵抗素子の制御電圧入力端子はパッケージの外部ターミナルにワイヤボンディングにより接続される。これにより、制御用モノリシック半導体チップ及びパワー半導体チップを回路基板に実装する必要がなく、これらチップ又はパワー半導体チップだけを冷却用金属基板に搭載することができる。なお、パワー半導体チップが搭載される上記冷却用金属基板は、パワー半導体スイッチング素子の主電極を兼ねることができる。好適には、この冷却用金属基板はパワー半導体スイッチング素子の高位側の主電極を兼ねることができる。制御用モノリシック半導体チップはこの冷却用金属基板に電気絶縁フィルムを介して実装することができる。
【発明を実施するための最良の形態】
【００２５】
本発明の好適な実施態様を図面に参照して説明する。なお、本発明はこの実施態様に限定されるものではなく、本発明の技術思想を他の公知技術を用いて実現してもよいことは当然である。
【００２６】
本発明のパワー半導体スイッチング素子を用いる半導体パワーモジュールの好適実施態様としてそれを点火装置として用いた点火システムを図１に参照して説明する。半導体パワーモジュール１００は、パワー半導体チップ１と制御用半導体チップ１２とを有している。制御用半導体チップ１２にはＭＯＳ集積回路技術により電流検出回路３と駆動回路４とが集積されている。パワー半導体チップ１にはそれぞれＩＧＢＴからなるメインスイッチ部５、サブスイッチ部６、電流検出抵抗７、及びゲート直列抵抗素子８が集積されている。この実施例では、電流検出抵抗７とゲート直列抵抗素子８とは同一の製造工程で形成して製造工程の簡素化を図っているが、低抵抗である電流検出抵抗は半導体基板表面への不純物イオン注入又は不純物拡散により作製してもよい。メインスイッチ部５及びサブスイッチ部６からなるＩＧＢＴは本発明で言うパワー半導体スイッチング素子を構成しているが、パワーＭＯＳトランジスタによりパワー半導体スイッチング素子を構成してもよい。
【００２７】
メインスイッチ部５のエミッタ電極は接地され、サブスイッチ部６のエミッタ電極は電流検出抵抗７を通じて接地されている。メインスイッチ部５及びサブスイッチ部６のコレクタ電極は点火コイル２００の一次側コイルを通じて直流電源３００から給電されている。直流電源３００は点火コイル２００の二次コイルを通じて内燃機関の点火プラグ４００に給電するとともに、電流検出回路３及び駆動回路４に電源電力を給電している。メインスイッチ部５及びサブスイッチ部６は実質的に共通のゲート電極を有しており、このゲート電極はゲート直列抵抗素子８を通じて駆動回路４の出力端に接続されている。
【００２８】
電流検出回路３は電流検出抵抗７の電圧降下を検出し、増幅して駆動回路４の入力端に出力する。駆動回路４は、図示しない外部のコントローラ（たとえばＥＣＵ）から入力端に入力される制御信号により点火タイミング制御を行うとともに、この入力端に入力される上記電圧降下に基づいてパワー半導体スイッチング素子の電流をＰＷＭ制御などによりフィードバック制御する。パワー半導体スイッチング素子すなわちメインスイッチ部５及びサブスイッチ部６のスイッチングによる点火コイル２００の一次電流の断続により点火コイル２００の二次コイルに点火スパーク電圧が発生し、点火プラグ４００が定期的に火花放電を行う。電流検出回路３や駆動回路４の回路構成自体はたとえば上記特許文献に記載された従来例と本質的に同じであり、これ以上の説明は省略する。もちろん、制御用半導体チップ１２の内部回路構成として公知の他の形式を採用することも可能である。
【００２９】
図１の半導体パワーモジュール１００の模式透視斜視図を図２に示す。冷却用金属基板１１上にはパワー半導体チップ１と制御用半導体チップ１２とが接合されている。なお、パワー半導体チップ１は冷却用金属基板１１に直接接合され、制御用半導体チップ１２は冷却用金属基板１１に電気絶縁されつつ接着されている。
【００３０】
冷却用金属基板１１はその裏面を露出しつつモールド樹脂部１３により封止され、このモールド樹脂部１３は端子１４〜１７を支持している。端子１４、１６〜１７は冷却用金属基板１１から離れてモールド樹脂部１３に支持され、端子１５は冷却用金属基板１１に接合されて、コレクタ端子（半導体パワーモジュール１００の出力端子）Ｃを構成している。１８は、端子１４、１６〜１７、制御用半導体チップ１２の各電極領域、パワー半導体チップ１の各電極領域をワイヤボンディングにより接続するボンディングワイヤである。なお、図２では、パワー半導体チップ１の主電極をなすボンディングパッドは制御用半導体チップ１２上のボンディングパッドを通じて端子（外部ターミナル）１４、１６〜１７に接続されるように図示されているが、パワー半導体チップ１の主電極をなすボンディングパッドをボンディングワイヤにより直接に端子１４、１６〜１７に接続してもよいことはもちろんである。この構造によれば、厚膜回路基板が不必要となり、制御用半導体チップ１２の冷却性も向上する。
【００３１】
この半導体パワーモジュール１００の側面図を図３に、平面図を図４に示す。ただし、図３、図４の半導体パワーモジュール１００には更に二つの端子が追加されているものとする。
【００３２】
パワー半導体チップ１の断面図を図５に示し、図６にその一部平面図を示す。このパワー半導体チップ１は、通常のＩＧＢＴが形成された半導体チップのフィールド絶縁膜１９上にゲート直列抵抗素子８をなすポリシリコン抵抗領域２０を形成したものである。フィールド絶縁膜１９の厚さは１．６μｍ又はそれ以上とされ、更に他の配線や半導体基板表面に形成されて半導体基板と異なる電位をもつ他電位領域としてのウエル領域からＤ＝1０μｍ以上更に好適には２０μｍ以上離れて形成されている。
【００３３】
他の部位を説明すると、２１はコレクタ電極端子をなす金属板、２２はコレクタｐ型領域、２３は高濃度ｎ型領域、２４は低濃度ｎ型耐圧領域、２５は基板側ｐ型領域、２６はゲート絶縁膜、２７はゲート絶縁膜上のポリシリコンゲート電極、２８はアルミニウムにより形成されたエミッタ電極端子、２９はアルミニウムにより形成されたゲート電極端子（本発明で言う制御入力端子部）、３０はアルミニウムにより形成されたゲート接続電極、３１はパッシベーション用の絶縁膜、３２、３３はフィールド酸化膜３１上に設けられたコンタクト開口であって、コンタクト開口３２によりゲート電極端子２９とポリシリコン抵抗領域２０とが接続され、コンタクト開口３３によりゲート接続電極３０とポリシリコン抵抗領域２０とが接続されている。
【００３４】
エミッタ電極端子２８は、図示しない部位にてフィールド絶縁膜１９に向けたコンタクト開口を通じて高濃度ｎ型エミッタ領域に接続されて、他の領域とともに周知のＩＧＢＴを構成している。基板側ｐ型領域２５は、ＧＮＤ電位となっており、その直上に設けられたポリシリコン抵抗領域２０の電位変動による静電的な悪影響を抑止している。
【００３５】
低抵抗のゲート接続電極３０は、ポリシリコン抵抗領域２０とポリシリコンゲート電極２７との間に配置されて、ポリシリコン抵抗領域２０の電圧降下の影響がポリシリコンゲート電極２７の各部に均一に影響する効果を奏している。
【００３６】
ポリシリコン抵抗領域２０とポリシリコンゲート電極２７とは同一のポリシリコン堆積ＣＶＤ工程とその後のフォトリソグラフィによるパターニングにより形成されるが、ポリシリコンゲート電極２７には追加のイオン注入などにより不純物の追加ドープが行われ、これによりポリシリコンゲート電極２７の電気抵抗値を低減している。
【００３７】
更に、縦型のパワーＭＯＳトランジスタが形成されたパワー半導体チップ１のフィールド絶縁膜上に上記と同様のポリシリコン抵抗領域２０を形成してもよい。
【００３８】
（実施例効果）
主要な効果については既述したので、この実施例の半導体パワーモジュール１００の等価回路図を示す図７を参照して更なる効果を具体的に説明する。Ｃｇｃはゲート電極とコレクタ電極との間の静電容量、Ｃｇｅはゲート電極とエミッタ電極との間の静電容量、Ｌ２はパワー半導体スイッチング素子５、６のポリシリコンゲート電極２７とゲート直列抵抗素子８との間のゲート配線３５の配線インダクタンス、Ｃｓはゲート配線３５の対地間寄生容量、３６はポリシリコン抵抗領域２０と制御用半導体チップ１２とを間のゲート配線、Lcはコレクタ電極側のたとえばボンディングワイヤなどの内部配線インダクタンス、Leはエミッタ電極側のたとえばボンディングワイヤなどの内部配線インダクタンス、Loは低位配線の配線インダクタンス、Pはゲート直列抵抗素子８が集積されたＩＧＢＴ（パワー半導体スイッチング素子）２７を収容する樹脂又はセラミックのパッケージである。いま、ポリシリコン抵抗領域２０すなわちゲート直列抵抗素子８の電気抵抗が大きいと想定して説明する。
【００３９】
ゲート直列抵抗素子をなすポリシリコン抵抗領域２０がパワー半導体チップ１に集積しているため、ゲート直列抵抗素子８とパワー半導体スイッチング素子５、６のポリシリコンゲート電極２７との間のゲート配線３５の配線インダクタンスＬ２と配線浮遊容量Ｃｓとは従来より格段に小さくなる。
【００４０】
パワー半導体スイッチング素子５、６のオフによりサージ電圧が発生してそのコレクタ電極Ｃやエミッタ電極Ｅが急上昇すると、この静電容量Ｃｇｃ、Ｃｇｅを通じてポリシリコンゲート電極２７の電位が追従して上昇しようとする。この時、制御用半導体チップ１２の一定電位の出力端とポリシリコンゲート電極２７との間にゲート直列抵抗素子８がないと上記ポリシリコンゲート電極２７の電位追従は阻害され、またゲート配線３５、３６の大きな寄生容量も上記追従を阻害する。このため、ゲート絶縁膜に大きなサージ電圧が印加されて、破壊の危険が生じる。また、従来のように、ゲート直列抵抗素子８をパワー半導体チップ１に外付けする場合には、ゲート直列抵抗素子８とポリシリコンゲート電極２７との間の寄生容量が大きく、同様の問題を生じる。この実施例ではゲート配線３５の対地寄生容量Ｃｓによる静電容量分割が減少するため、ポリシリコンゲート電極２７は良好にそのコレクタ電極Ｃやエミッタ電極Ｅに追従することができ、サージ電圧によるゲート絶縁膜の破壊を一層良好に抑止することができる。
【００４１】
また、この時の急速なゲート電極電位変動に伴う配線インダクタンスＬ２や寄生容量Ｃｓが小さいため、ゲート電極電位の振動（リンギング）も小さくすることができる。更に、ポリシリコンゲート電極２７の電気抵抗と寄生容量Ｃｓとからなるローパスフィルタの遮断周波数を小さくすることができるので、制御用半導体チップ１２からパワー半導体スイッチング素子５、６を駆動する場合に、スイッチング特性も改善することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施態様の点火システムの回路図である。
【図２】図１の点火システムの半導体パワーモジュールの模式透視斜視図である。
【図３】図２の半導体パワーモジュールの側面図である。
【図４】図３の半導体パワーモジュールの平面図である。
【図５】発明したパワー半導体チップ内蔵ゲート抵抗の断面図である。
【図６】図５の平面図である。
【図７】図５のパワー半導体チップの等価回路図である。
【図８】従来の点火装置としての半導体パワーモジュールの回路図である。
【図９】図８の模式透視斜視図である。
【符号の説明】
【００４３】
１      パワー半導体チップ
３      電流検出回路
４      駆動回路
５      メインスイッチ部
６      サブスイッチ部
７      電流検出抵抗
８      ゲート直列抵抗素子
９      樹脂モジュール
１０      ワイヤボンディング
１１      冷却用金属基板（金属ベース）
１２      制御用半導体チップ
１３      モールド樹脂部
１４〜１７      端子
１９      フィールド絶縁膜
２０      ポリシリコン抵抗領域（ゲート直列抵抗素子）
２７      ポリシリコンゲート電極
２８      エミッタ電極端子
２９      ゲート電極端子（制御入力端子部）
３０      ゲート接続電極
３１      フィールド酸化膜
３２      コンタクト開口
３３      コンタクト開口
３５      ゲート配線
１００      半導体パワーモジュール
２００      点火コイル
３００      直流電源
４００      点火プラグ
【図１】
2005322884.tif 000003
【図２】
2005322884.tif 000004
【図３】
2005322884.tif 000005
【図４】
2005322884.tif 000006
【図５】
2005322884.tif 000007
【図６】
2005322884.tif 000008
【図７】
2005322884.tif 000009
【図８】
2005322884.tif 000010
【図９】
2005322884.tif 000011