(57)【要約】  【課題】  遊技機の実動試験又は動作解析に必要であるが漏洩のおそれがある情報を、高いセキュリティ性をもって外部に取り出すことができる遊技制御装置を提供する。  【解決手段】  入力コネクタ４６より入力され、あるいは、メインＣＰＵ３０で生成された、遊技機の動作に関する遊技機動作情報を、パッケージ化されたセキュアな情報出力チップ１０に集約させ、この情報出力チップ１０が、実動試験時には遊技機動作情報の出力の出力を許容し、他方、実動試験後の販売時には、これらの遊技機動作情報の出力を制限するように動作する遊技制御装置１００Ａを構成する。  【選択図】  図１
2005261626.tif 000002
【特許請求の範囲】
【請求項１】
遊技開始情報の入力を契機に遊技動作を行うとともに、それぞれ遊技動作の内容を表す複数種類の遊技機動作情報を生成する遊技機に組み込まれる装置であって、
前記遊技動作に影響を与えることなく、前記遊技機で生成された前記遊技機動作情報の外部装置への出力を許容する第１モードと、一部又は全部の種類の前記遊技機動作情報の当該外部装置への出力を制限する第２モードとを選択的に形成する出力制御手段を備えて成る、
遊技制御装置。
【請求項２】
遊技開始情報の入力を契機に遊技動作を行うとともに、それぞれ遊技動作の内容を表す複数種類の遊技機動作情報を生成する遊技機に組み込まれる装置であって、
前記遊技動作に影響を与えることなく、外部装置から前記遊技機への前記遊技開始情報の入力と前記遊技機で生成された前記遊技機動作情報の外部装置への出力の少なくとも一方を許容する第１モードと、外部装置から前記遊技機への一部又は全部の種類の前記遊技開始情報の入力と前記遊技機で生成された一部又は全部の種類の前記遊技機動作情報の当該外部装置への出力を制限する第２モードとを選択的に形成する出力制御手段を備えて成る、
遊技制御装置。
【請求項３】
前記出力制御手段は、複数のマスク回路と制御回路とを含んで構成されており、
前記複数のマスク回路は、それぞれ、入力情報の出力を阻止するマスク動作と、入力情報の出力を許容する非マスク動作とを行うものであり、
前記制御回路は、各々の前記マスク回路を選択的にマスク動作又は非マスク動作させるものである、
請求項１又は２記載の遊技制御装置。
【請求項４】
前記マスク回路は、前記入力情報と前記制御回路から出力される所定のマスクパターンとをそれぞれビット情報として入力してビット情報単位の論理レベルその論理条件を判定し、この判定結果に応じて前記マスク動作又は前記非マスク動作を行う、
請求項３記載の遊技制御装置。
【請求項５】
前記外部装置の正当性を認証する認証手段を更に備え、前記出力制御手段が、前記認証手段により正当と判定された外部装置に向けて前記遊技機動作情報の出力を可能にする、
請求項１又は２記載の遊技制御装置。
【請求項６】
前記遊技開始情報を入力する外部装置の正当性を認証する認証手段を更に備え、前記出力制御手段が、前記認証手段により正当と判定された外部装置から入力された前記遊技開始情報の入力を受付可能にする、
請求項２記載の遊技制御装置。
【請求項７】
前記認証手段により正当と判定された前記外部装置宛に出力された前記遊技機動作情報を当該外部装置との間で調停された鍵で暗号化する暗号化手段を更に備える、
請求項５記載の遊技制御装置。
【請求項８】
前記認証手段により正当と判定された前記外部装置から暗号化されて入力された前記遊技開始情報を当該外部装置で暗号化に用いた暗号鍵に対応する鍵で復号化する復号化手段を更に備える、
請求項６記載の遊技制御装置。
【請求項９】
前記鍵を、前記外部装置との通信に基づいて調停する調停手段を更に備える、
請求項７又は８記載の遊技制御装置。
【請求項１０】
前記遊技機動作情報を生成した遊技機側の正当性を認証するための入力側認証回路を更に備えて成る、
請求項５又は６記載の遊技制御装置。
【請求項１１】
外部装置と他の外部装置又は前記遊技機内の他の装置との間で受け渡される情報を取り込んでその仲介を行うための入出力制御手段を更に備えて成る、
請求項１又は２記載の遊技制御装置。
【請求項１２】
遊技開始情報の入力を契機に遊技動作を行うとともに、それぞれ遊技動作の内容を表す複数種類の遊技機動作情報を生成する手段を備えた遊技機に組み込まれる情報出力デバイスであって、
それぞれいずれかの種類の前記遊技機動作情報が入力される複数の出力ポートと、
各出力ポートの後段で当該出力ポートから出力される前記遊技機動作情報を保持する複数のマスク回路と、
前記遊技動作に影響を与えることなく、前記複数のマスク回路の一部又は全部を、前記保持されている遊技機動作情報の出力を阻止するマスク動作又は前記保持されている遊技機動作情報の出力を許容する非マスク動作させるマスク制御回路と、をセキュアな容器に収容して成る、
情報出力デバイス。
【請求項１３】
遊技開始情報の入力を契機に遊技動作を行うとともに、それぞれ遊技動作の内容を表す複数種類の遊技機動作情報を生成する手段を備えた遊技機に組み込まれる情報出力デバイスであって、
外部装置から前記遊技機への前記遊技開始情報の入力を受け付ける入力部と、
前記遊技動作に影響を与えることなく、前記遊技機で生成された一部又は全部の種類の前記遊技機動作情報の外部装置への出力を行う出力部とをセキュアな容器に収容して成り、
前記入力部は、
前記遊技開始情報が入力される入力ポートと、
この入力ポートから出力される前記遊技開始情報を保持する入力側マスク回路と、
この入力側マスク回路を、前記保持されている一部又は全部の種類の遊技開始情報の出力を阻止するマスク動作又は前記保持されている遊技開始情報の出力を許容する非マスク動作させる入力側マスク制御回路とを含み、
前記出力部は、
それぞれいずれかの種類の前記遊技機動作情報が入力される複数の出力ポートと、
各出力ポートの後段で当該出力ポートから出力される前記遊技機動作情報を保持する複数の出力側マスク回路と、
これらの出力側マスク回路の一部又は全部を、前記保持されている遊技機動作情報の出力を阻止するマスク動作又は前記保持されている遊技機動作情報の出力を許容する非マスク動作させる出力側マスク制御回路とを含む、
情報出力デバイス。
【請求項１４】
前記遊技開始情報の入力元となる外部装置及び前記遊技機動作情報の出力先となる外部装置の正当性を認証する認証手段を更に備え、
前記入力側マスク制御回路が、前記非マスク動作させるときには前記認証手段により正当と判定された外部装置から入力された前記遊技開始情報の入力を受付可能にし、
前記出力側マスク制御回路が、前記非マスク動作させるときには前記認証手段により正当と判定された外部装置宛の前記遊技機動作情報を出力可能にする、
請求項１３記載の情報出力デバイス。
【請求項１５】
前記認証手段により正当と判定された前記外部装置宛に出力された前記遊技機動作情報を当該外部装置との間で調停された鍵で暗号化する暗号化手段と、
前記認証手段により正当と判定された前記外部装置から暗号化されて入力された前記遊技開始情報を当該外部装置で暗号化に用いた暗号鍵に対応する鍵で復号化する復号化手段との少なくとも一方の手段を更に備える、
請求項１４記載の情報出力デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、パチンコ遊技機（弾球遊技機）、パチスロ遊技機（回胴式遊技機）のように、遊技の結果に応じた価値の有価物の払出が期待される遊技機が実際に稼働するときの状態と、その遊技機に加えられる不正な改造の有無とを、その遊技機の稼働状態に影響を与えることなく、外部から正しく且つ容易に検査できるようにするための仕組みに関する。
【背景技術】
【０００２】
遊技の結果に応じた価値の有価物の払出が期待される遊技機の代表例として、パチンコ遊技機がある。パチンコ遊技機は、パチンコの球を発射するための発射制御機構、入賞の予告・入賞時の演出機構、入賞した球（賞球）の払出制御機構等、遊技者の遊技操作状況に基づく遊技動作に直接関わる機構、及び、これらの機構を制御する遊技制御装置を備えて構成されている。
【０００３】
所定の試験機関が実施するパチンコ遊技機の型式試験では、そのパチンコ遊技機を長時間稼動させることで、それが実際にホールに設置されて運用されている状況に近似した状況（実動状況）を表す遊技機動作情報、例えば、球が発射したことを表す発射球信号、発射球が入賞口に入賞したことを表す入賞口入賞信号、役物が作動している時間を表す役物作動時間信号、始動口が作動している時間を表す始動口作動信号、所定のゲートを通過したことを表すゲート通過信号、特別図柄大当り信号、普通図柄当り信号、入賞球の保留数を表す保留数信号、確率変動状態を表す確率変動信号、賞球が発生したことを表す賞球信号、エラーが発生したことを表すエラー信号、その他、機種に応じて定められた各種信号を収集している。
【０００４】
そして、収集した遊技機動作情報を予め定めた基準情報に基づいて解析して、当該パチンコ遊技機が、所定の規制あるいは技術上の規格に適合しているかどうかの実動試験（実射試験ともいわれる）を行っている。
実動試験では、例えば、遊技盤面に発射される球の個数を表す投入データと、入賞による賞球の払出個数を表す払出データとをそれぞれ所定部位に設けられたセンサ又は上記の遊技制御装置の出力値として遊技機外に取り出し、取り出したこれらのデータを専用の試験装置又は試験用プログラムがインストールされたコンピュータ（以下、単に「試験装置」と称する）に逐次入力する。
【０００５】
試験装置では、例えば、投入データと払出データとから入力時点での出玉率を算出する。この出玉率を例えば３０時間以上の動作状態にわたって時系列に逐次算出することで出玉率の時系列な変化をモニタし、そのパチンコ遊技機が、上記規制あるいは技術上の規格に適合しているかどうかを、モニタ結果に基づいて厳密に検査する。
このため、遊技機メーカは、多くの場合、試験装置に遊技機動作情報を送出するためのコネクタを搭載した遊技制御装置を制作し、実動試験の際には、このコネクタを有する遊技制御装置を搭載したパチンコ遊技機を試験機関に持ち込むようにしているのが一般的である。
【０００６】
従来のこの種の遊技制御装置は、概ね図１４のように構成される。実際の遊技制御装置には、クロック回路、遊技制御プログラム等を記憶したＲＯＭ、ワークメモリ等、多くの電子・電気部品が実装されているが、これらの構成については周知の要素なので、説明の便宜上、すべて図示を省略してある。
【０００７】
図１４の遊技制御装置１００Ｐには、装置全体の動作を制御するメインＣＰＵ（「ＣＰＵ」はプロセッサ、以下同じ）３０、このメインＣＰＵ３０にＩ／Ｏ（「Ｉ／Ｏ」は入力及び出力、以下同じ）バス、コントロールバス、データバス、アドレスバス等（バスの種類は、ＣＰＵにより定まる。以下、単に「バス」と称する）を介して接続された出力用Ｉ／Ｏ回路４０，４１、これらの出力Ｉ／Ｏ回路４０，４１に接続された出力用コネクタ４２，４３、メインＣＰＵ３０にバスを介して接続された入力用Ｉ／Ｏ回路４４，４５、これらの入力用Ｉ／Ｏ回路４４，４５に接続された入力用コネクタ４６、及び、電源コネクタ４７が実装されている。出力用Ｉ／Ｏ回路４０は、例えば演出機構等が接続されている２つの出力用コネクタ４２，４３に分岐接続されており、出力用Ｉ／Ｏ回路４１は、出力用コネクタ４２に単独で接続されている。２つの入力用Ｉ／Ｏ回路４４，４５には、各種センサが接続されている入力用コネクタ４６に接続されている。
【０００８】
遊技制御装置１００Ｐには、また、遊技機動作情報を試験装置に送出するためのＩ／Ｏエクスパンダ１Ｐと、実動試験用のコネクタ５Ｐとが搭載されている。Ｉ／Ｏエクスパンダ１Ｐの入力側には、メインＣＰＵ３０のバスが接続されている。コネクタ５Ｐには、Ｉ／Ｏエクスパンダ１Ｐの出力端子と、入力用コネクタ４６からの信号線とが接続されている。
【０００９】
Ｉ／Ｏエクスパンダ１Ｐは、図１５に示されるように、アドレスデコーダ１１と、複数の出力ポート１２ａ，１２ｂ，１２ｃ，１２ｄとが設けられている。
アドレスデコーダ１１は、出力ポート１２ａ〜１２ｄから出力されるべき入力情報を、アドレスデータ（Ａ０〜Ａ７）、書込イネーブル（ＷＲバー）、読み出しイネーブル（ＲＤバー）、入出力コントロールイネーブル（ＣＳＩＯバー）により制御するものである。メインＣＰＵ３０は、大当り発生、大当り中、確率変動突入、図柄変動等の遊技機動作情報を、内部のＲＡＭに記録しておき、記録されている遊技機動作情報を、Ｉ／Ｏエクスパンダ１Ｐへの入力データＤ０〜Ｄ７として、図示しない遊技制御プログラムのＩ／Ｏ出力命令（入力データＤ０〜Ｄ７、アドレスデータＡ０〜Ａ７等）により出力する。
【００１０】
試験装置側では、Ｉ／Ｏエクスパンダ１Ｐに遊技機動作情報が保持（ラッチ）されているときには、当該遊技機動作情報をＩ／Ｏエクスパンダ１Ｐからコネクタ５Ｐを介して読み込み、これを所定のメモリ領域に蓄積する。そして、所定期間蓄積した遊技機動作情報を読み出して集計ないし分析し、試験結果情報を生成する。試験結果情報は、プリントアウト等により、外部に出力される。
【００１１】
ホールに設置されるべく遊技機メーカで量産され、販売されるパチンコ遊技機は、基本的には、上述した実動試験で用いたものと同じ機構、機能部品が搭載される。機能部品のうち遊技制御装置１００Ｐについては、上述したＩ／Ｏエクスパンダ１Ｐ及びコネクタ５Ｐを除去して（当初より実装せずに）構成される。図１６は、図１４に示した遊技制御装置１００Ｐを販売用のパチンコ遊技機に対応させた遊技制御装置１００Ｑの機能部品の配置及び接続状態を模式的に示している。符号１ＱはＩ／Ｏエクスパンダ１Ｐの取付領域、５Ｑはコネクタ５Ｐの取付領域である。つまり、これらの領域１Ｑ，５Ｑには、部品が存在しない。
【００１２】
このようなパチンコ遊技機において、遊技制御装置のメインＣＰＵ３０で実行される遊技制御プログラムは、実動試験の際に用いるＩ／Ｏエクスパンダ１ＰへのＩ／Ｏ出力命令の出力プログラムも含んだプログラムをそのまま使うのが一般的である。従って、従来は行われていないが、販売用のパチンコ遊技機の遊技制御装置に、Ｉ／Ｏエクスパンダ１Ｐに相当する機能部品を実装すれば、原理的には、その遊技制御装置を、実動試験で行われるような詳細な動作試験用の情報を収集する情報収集手段として機能させることができる。収集された情報は、パチンコ遊技機の遊技動作を詳細に解析するための情報として活用できるので、近年、問題となっているパチンコ遊技機に加えられる不正な改造の有無を検出する際に、非常に便利である。
【００１３】
しかしながら、このような遊技制御装置を、そのまま、販売用のパチンコ遊技機に搭載すると、次のような不都合が生じる。
すなわち、遊技機動作情報は、実動試験に際しては必要となるものの、ホールにおいては、出力する必要がない情報やそれを出力すると悪用される可能性がある情報、例えば、パチンコ遊技機での大当りは、遊技球の入賞時に抽選されて決定するが、特別図柄当り情報を出力すると、図柄で大当りを表示する前に客に結果を表示することとなり、遊技の興をそぐこととなる。
また、上記の特別図柄当り情報が漏洩して、これが不正競争の目的で使用されることにより、予期し得ない事態が発生する危険性も生じ得る。従って、遊技機メーカから販売され、ホールに設置されるパチンコ遊技機からは、実動試験時以外は、これらの情報については、パチンコ遊技機の外部に洩されないように手当する必要がある。
【００１４】
パチスロ遊技機のような回胴式遊技機も、所定の検定機関において、上述の遊技機動作情報による実動試験を受ける必要がある。但し、回胴式遊技機では、発射ハンドルを操作するだけで遊技が行えるパチンコ遊技機（弾球遊技機）と異なり、遊技者が、自らメダルを投入してハンドル操作したり、ストップボタンを押すなどして遊技を行う。そのため、回胴式遊技機の実動試験は、一般的には、図１７のような形態で行われる。すなわち、上述した遊技機制御装置に相当するメイン基板を取り外した回胴式遊技機３００とメイン基板３０１との間に、複数の入力端子及び出力端子、並びに信号伝達回路等が設けられた試験用中継基板３０２を介在させ、この試験用中継基板３０２に試験装置４００を接続する。
試験用中継基板３０２は、回胴式遊技機３００にメダル投入したり、ストップボタンの押下を表す信号を入力したり、メダル投入によって生じる遊技機動作情報を取り出したりする。
【００１５】
ホールに設置されるべく遊技機メーカで量産され、販売されるときは、中継装置３０２が取り外され、メイン基板３０１が回胴式遊技機３００に実装される。
販売用の回胴式遊技機においても、遊技機動作情報を遊技動作の詳細な解析用情報として活用できるが、この遊技機動作情報は、ホールに設置された後は、悪用される可能性がある情報、例えば、回胴式遊技機の内部大当りの発生情報が外部に漏洩すると、この情報を用いてファンに一発で大当り動作開始図柄を揃えさせるようにアシストするツールが構築されるおそれがある。このようなツールが登場すると、パチスロ遊技機での遊技は偶然性のみに依存することとなり、技術の介入性が無くなって、著しく射幸心をそそるので、遊技機動作情報は、漏洩されないように手当する必要がある。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、例えば遊技の結果に応じた価値の有価物の払出が期待される遊技機において生成され、不正競争の目的で悪用される可能性のある遊技機動作情報を外部に出力されないように制限して高いセキュリティ性を保ちつつ、この遊技機動作情報を実動試験時以外にも外部装置に収集させて、遊技機が実際に稼働するときの状態とその遊技機に加えられる不正な改造の有無とを正しく且つ容易に検査できるようにするための遊技制御装置を提供することを、主たる課題とする。
本発明の他の課題は、本発明の遊技制御装置での使用に適した情報出力デバイスを提供することにある。
【課題を解決するための手段】
【００１７】
本発明が提供する遊技制御装置は、遊技開始情報の入力を契機に遊技動作を行うとともに、それぞれ遊技動作の内容を表す複数種類の遊技機動作情報を生成する遊技機に組み込まれる装置であって、前記遊技動作に影響を与えることなく、前記遊技機で生成された前記遊技機動作情報の外部装置への出力を許容する第１モードと、一部又は全部の種類の前記遊技機動作情報の当該外部装置への出力を制限する第２モードとを選択的に形成する出力制御手段を備えて成る。
「遊技開始情報」は、例えばパチンコ遊技機であれば、球の発射、入賞口通過等を表す情報であり、回胴式遊技機であれば、メダル投入、スタートレバーやストップボタンの押下ないしそのような状況を表す情報である。「遊技動作」とは、遊技のための演出、賞球・メダルの払出等の動作をいう。出力を制限する態様としては、出力自体を停止する態様、出力に暗号化等を施して復号なしでは解読不能にする態様、遊技機から出力された遊技機動作情報の出力をマスクすることで阻止する態様等がある。
このように構成される遊技制御装置では、出力制御手段が、例えば実動試験のような用途では第１モードを形成し、遊技機の量産時には第２モードを形成することにより、実動試験時に当該遊技制御装置を遊技機に装着したり、実動試験合格後にそれを取り外したりする必要がなくなる。そのため、実動試験合格後に直ちに遊技機を製造・販売できるので、納期短縮やコスト低減に大いに役立つ。
また、実動試験合格後、外部装置に出力して良い遊技機動作情報は出力可能となり、他方、秘匿すべき遊技機動作情報の出力が阻止されるので、悪意の者による不正行為を確実に防止しながら、所望の遊技機動作情報を稼働状態の分析や遊技機の動作監視等に活用することが可能になる。
【００１８】
本発明が提供する他の構成の遊技制御装置は、遊技開始情報の入力を契機に遊技動作を行うとともに、それぞれ遊技動作の内容を表す複数種類の遊技機動作情報を生成する遊技機に組み込まれる装置であって、前記遊技動作に影響を与えることなく、外部装置から前記遊技機への前記遊技開始情報の入力と前記遊技機で生成された前記遊技機動作情報の外部装置への出力の少なくとも一方を許容する第１モードと、外部装置から前記遊技機への前記遊技開始情報の入力と前記遊技機で生成された一部又は全部の種類の前記遊技機動作情報の当該外部装置への出力を制限する第２モードとを選択的に形成する出力制御手段を備えて成る。出力を制限する態様については、上述したとおりである。
このように構成される遊技制御装置では、例えば、回胴式遊技機のように、メダル投入ないしそのような状況を表す情報の入力を必要とする遊技機にも対応できるようになる。
【００１９】
なお、上記の各遊技制御装置において、出力制御手段は、例えば、複数のマスク回路と制御回路とを含んで構成される。複数のマスク回路は、それぞれ、入力情報の出力を阻止するマスク動作と、入力情報の出力を許容する非マスク動作とを行うものであり、制御回路は、各々のマスク回路を選択的にマスク動作又は非マスク動作させるものである。マスク回路は、より具体的には、入力情報と制御回路から出力される所定のマスクパターンとをそれぞれビット情報として入力して、ビット情報単位の論理レベルその論理条件を判定し、この判定結果に応じてマスク動作又は非マスク動作を行うものである。マスクパターンは、マスクすべきビット情報をそうでないビット情報とをパターン化したものである。
【００２０】
動作時のセキュリティ性を高める観点からは、外部装置の正当性を認証する認証手段を更に備え、出力制御手段が、認証手段により正当と判定された外部装置に向けて遊技機動作情報の出力を可能にするように遊技制御装置を構成する。
遊技開始情報の入力を伴う場合は、遊技開始情報を入力する外部装置の正当性を認証する認証手段を更に備え、出力制御手段が、認証手段により正当と判定された外部装置から入力された遊技開始情報の入力を受付可能にするように遊技制御装置を構成する。
【００２１】
認証終了後の情報受け渡し時のセキュリティ性を高める観点からは、認証手段により正当と判定された外部装置宛に出力された遊技機動作情報を当該外部装置との間で調停された鍵で暗号化する暗号化手段、あるいは、認証手段により正当と判定された外部装置から暗号化されて入力された遊技開始情報を当該外部装置で暗号化に用いた暗号鍵に対応する鍵で復号化する復号化手段を更に備えて遊技制御装置を構成する。なお、暗号化又は復号化に用いる鍵を、外部装置との通信に基づいて調停する調停手段を更に備えることにより、鍵をその都度受け渡しすることができ、暗号化又は復号化の安全性を高めることができる。また、復号化の処理をスムーズに進めることができる。
【００２２】
遊技機動作情報を生成した遊技機側の正当性を認証するための入力側認証回路を更に備えて遊技制御装置を構成することで、遊技機側に施された不正行為に対するセキュリティ性をも高めることができる。
このように、セキュリティ性の高い遊技制御装置を実現すると、外部装置と他の外部装置又は遊技機内の他の装置との間で受け渡される情報を取り込んでその仲介を行うための入出力制御手段を更に備え、この入出力制御手段を通じて情報の仲介を行うようにすることもできる。このようにすることで、遊技機動作情報あるいは遊技開始情報のみならず、他の種類の情報のセキュリティ性をも格段に高めることができるようになる。
【００２３】
本発明が提供する情報出力デバイスは、遊技開始情報の入力を契機に遊技動作を行うとともに、それぞれ遊技動作の内容を表す複数種類の遊技機動作情報を生成する手段を備えた遊技機に組み込まれる情報出力デバイスであって、それぞれいずれかの種類の遊技機動作情報が入力される複数の出力ポートと、各出力ポートの後段で当該出力ポートから出力される遊技機動作情報を保持する複数のマスク回路と、遊技動作に影響を与えることなく、複数のマスク回路の一部又は全部を、保持されている遊技機動作情報の出力を阻止するマスク動作又は保持されている遊技機動作情報の出力を許容する非マスク動作させるマスク制御回路と、をセキュアな容器に収容して成る情報出力デバイスである。
「セキュアな容器」とは、その内部の回路等にアクセスできない構造の器又はパッケージをいう。耐タンパ性等はセキュアな容器であることの一例である。
【００２４】
本発明が提供する他の構成の情報提供デバイスは、遊技開始情報の入力を契機に遊技動作を行うとともに、それぞれ遊技動作の内容を表す複数種類の遊技機動作情報を生成する手段を備えた遊技機に組み込まれる情報出力デバイスであって、外部装置から前記遊技機への前記遊技開始情報の入力を受け付ける入力部と、遊技動作に影響を与えることなく、遊技機で生成された一部又は全部の種類の遊技機動作情報の外部装置への出力を行う出力部とをセキュアな容器に収容して成る。
入力部は、遊技開始情報が入力される入力ポートと、この入力ポートから出力される遊技開始情報を保持する入力側マスク回路と、この入力側マスク回路を、保持されている遊技開始情報の出力を阻止するマスク動作又は保持されている遊技開始情報の出力を許容する非マスク動作させる入力側マスク制御回路とを含む。
出力部は、それぞれいずれかの種類の前記遊技機動作情報が入力される複数の出力ポートと、各出力ポートの後段で当該出力ポートから出力される前記遊技機動作情報を保持する複数の出力側マスク回路と、これらの出力側マスク回路の一部又は全部を、前記保持されている遊技機動作情報の出力を阻止するマスク動作又は前記保持されている遊技機動作情報の出力を許容する非マスク動作させる出力側マスク制御回路とを含む。
入力側マスク制御回路は、入力側マスク回路に保持されている遊技開始情報を出力するときは該当する入力側マスク回路を非マスク動作させ、遊技開始情報の出力を阻止するときは入力側マスク回路をマスク動作させる。また、出力側マスク制御回路は、遊技動作に影響を与えることなく、出力側マスク回路に保持されている遊技機動作情報を出力するときは出力側マスク回路を非マスク動作させ、一部又は全部の種類の遊技機動作情報の出力を阻止するときは該当する出力側マスク回路をマスク動作させる。これにより、上述した第１モードと第２モードとを選択的に形成できるようになる。
【００２５】
動作時の情報のセキュリティ性を高める観点からは、遊技開始情報の入力元となる外部装置及び遊技機動作情報の出力先となる外部装置の正当性を認証する認証手段を更に備え、入力側マスタ制御回路が、認証手段により正当と判定された外部装置から入力された遊技開始情報の入力を受付可能にし、出力側マスタ制御回路が、認証手段により正当と判定された外部装置宛の遊技機動作情報を出力可能にするように情報出力デバイスを構成する。
また、認証終了後の情報受け渡し時のセキュリティ性を高める観点からは、認証手段により正当と判定された外部装置宛に出力された遊技機動作情報を当該外部装置との間で調停された鍵で暗号化する暗号化手段と、認証手段により正当と判定された外部装置から暗号化されて入力された遊技開始情報を当該外部装置で暗号化に用いた暗号鍵に対応する鍵で復号化する復号化手段との少なくとも一方の手段を更に備えて情報出力デバイスを構成する。
【発明の効果】
【００２６】
本発明によれば、遊技機において生成され、不正競争の目的で悪用される可能性のある遊技機動作情報については、これを外部に出力されないように制限して高いセキュリティ性を保ちつつ、この遊技機動作情報を実動試験時以外にも外部装置に収集させることができる。これにより、データ収集・分析等に有効に利用することができるようになる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態及び実施例について、図面を参照して説明する。
＜第１実施形態＞
まず、本発明を、パチンコ遊技機に搭載する遊技制御装置に適用した場合の実施形態を説明する。図１は、この遊技制御装置の主要機能部品の配置及び接続状態を示した図である。実際の遊技制御装置には、遊技制御プログラムを記憶したＲＯＭ等の多くの電子・電気部品が実装されるが、これらの構成については周知の要素なので、説明の便宜上、図１では図示していない。
【００２８】
図１に示される遊技制御装置１００Ａは、一つの絶縁体パッケージに封入されたセキュアな情報出力チップ１０を有している。なお、後述するように細部構造の相違に従って複数の形態の情報出力チップ１０Ａ，１０Ｂ，・・・が想定されるが、これらを包括的に説明する場合、この明細書では、単に、情報出力チップ１０と表現する。
この情報出力チップ１０の出力は、遊技制御装置１００Ａの外部出力端に設けられたインタフェース機構の一例であるコネクタ５０に供給され、このコネクタ５０に接続される外部装置、例えば試験装置あるいは解析装置で、それを読み取れるようになっている。
【００２９】
遊技制御装置１００Ａには、また、遊技用プログラムとの協働により装置全体の遊技動作を制御するメインＣＰＵ３０、このメインＣＰＵ３０にバスを介して接続された２つの出力用Ｉ／Ｏ回路４０，４１、メインＣＰＵ３０にバスを介して接続された２つの入力用Ｉ／Ｏ回路４４，４５、２つの出力用Ｉ／Ｏ回路４０，４１の各々に接続された出力用コネクタ４２，４３、２つの入力用Ｉ／Ｏ回路４４，４５に接続された入力用コネクタ４６、それぞれ情報出力チップ１０に接続された入出力用コネクタ５０１，５０２、及び、図示しない電源から各部品に所定値の電力を供給するための電源コネクタ４７が実装されている。
出力用Ｉ／Ｏ回路４０は、例えば演出機構ないし各種ハードウエアの制御機構等が接続されている２つの出力用コネクタ４２，４３に分岐接続されており、出力用Ｉ／Ｏ回路４１は、出力用コネクタ４２に単独で接続されている。２つの入力用Ｉ／Ｏ回路４４，４５には、遊技盤上の各種センサが接続されている入力用コネクタ４６に接続されている。入出力用コネクタ５０１，５０２は、例えば遊技制御装置１００Ａを仲介手段として、ある外部装置、例えば遊技機内の賞球制御基板と遊技機外の他の装置、例えばカードユニットとの情報伝達を行うためのものである。
なお、遊技制御装置１００Ａを構成する上記各部品の数は例示である。
【００３０】
情報出力チップ１０は、例えば、ＬＳＩ（大規模集積回路）を主要要素として含む多数ピンの外部端子を持つＤＩＰ（Dual Inline Package）で実現される１チップ半導体デバイスであり、遊技機制御装置１００Ａには、例えばプリント基板上に他の部品と共に表面実装される。情報出力チップ１０は、機能が集約されたＬＳＩにより構成されているため、遊技制御装置１００Ａをコンパクトに実現することができ、また、情報入力後は最終出力情報しか絶縁体パッケージから取り出せないので、セキュリティ性の向上にも寄与している。情報出力チップ１０の入力には、メインＣＰＵ３０のアドレスバス及びデータバス、入力用コネクタ４６からの所定のデータラインが接続されている。
情報出力チップ１０の各出力は、外部装置とのインタフェース機構の一例となるコネクタ５０及び入出力用コネクタ５０１、５０２に接続されている。コネクタ５０及び入出力用コネクタ５０１，５０２は、直接メインＣＰＵ３０には配線されていないので、遠隔操作に悪用されるおそれは皆無であり、この点からもセキュリティ性が保たれている。
【００３１】
この実施形態の情報出力チップ１０は、遊技制御プログラムあるいは切替専用のプログラムを読み込んで実行することにより実現されるメインＣＰＵ３０による切替制御あるいは別途設けた切り替えスイッチの操作入力情報や外部装置との認証の結果情報に応じて、例えば実動試験時に形成する第１モードと、販売のための量産時等に形成する第２モードとを、例えば後述するマスク動作／非マスク動作等によって選択的に形成する。
【００３２】
第１モードでは、パチンコ遊技機において複数の球の発射により生じる複数種類の遊技機動作情報、例えば上述した発射球信号、入賞口入賞信号、役物作動時間信号、始動口作動信号、ゲート通過信号、特別図柄大当り信号、普通図柄当り信号、入賞球保留数を表す信号、確率変動信号、賞球信号、エラー信号その他の各種信号のすべてをコネクタ５０から外部装置宛に出力可能にする。
他方、第２モードでは、上記の遊技機動作情報のうち、その一部又は全部の外部出力を制限できるようにする。どの遊技機動作情報の外部出力を制限するかどうかは、例えばメインＣＰＵ３０による情報単位の指示により、情報出力チップ１０の製造の前後、任意に決めることができる。すなわち、複数種類の遊技機動作情報が情報出力チップ１０にパラレルのラインに入力される場合において、メインＣＰＵ３０から、出力を制限したいラインを識別するための情報を情報出力チップ１０に指示することにより、そのラインの遊技機動作情報の出力を制限することができる。あるいは、外部装置との認証の結果情報によっても阻止することができる。
【００３３】
このように２つのモードを選択的に動作させ、さらに、情報単位に外部出力の有無を制御することにより、情報出力チップ１０は、そのままで、実動試験時及びそれ以外の任意のときにも遊技機動作情報を活用することができ、且つ、不正競争の目的で悪用される可能性のある遊技機動作情報については、これを外部に出力されないように制限して高いセキュリティ性を保った遊技制御装置を実現することができる。
情報出力チップ１０は、種々の態様でそれを実施することができる。以下、この情報出力チップ１０の実施例を具体的に説明する。
【００３４】
〔第１実施例〕
情報出力チップ１０は、例えば図２のように構成することができる。
この例の情報出力チップ１０を情報出力チップ１０Ａとする。情報出力チップ１０Ａは、図１４に示したＩ／Ｏエクスパンダ１Ｐとほぼ同様の構成要素を含み、更に、セキュリティ性を考慮して付加された関連部品ないし回路がＬＳＩ化されて構成される。以後、図１４に示したものと同一又は類似の機能の部品ないし回路については、便宜上、同一符号を付して説明する。
【００３５】
情報出力チップ１０Ａは、出力を許容するラインを識別するためのアドレスデータ（Ａ０〜Ａ７）がメインＣＰＵ３０より入力されるアドレスデコーダ１１と、それぞれ固有のアドレスデータによって識別される４つの出力ポート１２（１２ａ，１２ｂ，１２ｃ，１２ｄ）と、出力ポート１２の後段に接続される４つのマスク回路１３（１３ａ，１３ｂ，１３ｃ，１３ｄ）と、これらのマスク回路１３に接続されるマスク制御回路１４と、フェッチ回路１５とを具備している。
【００３６】
出力ポート１２ａ〜１２ｄとマスク回路１３ａ〜１３ｄとは、それぞれ１対１で対応している。すなわち、出力ポート１２ａの出力端とマスク回路１３ａの入力端、出力ポート１２ｂの出力端とマスク回路１３ｂの入力端、出力ポート１２ｃの出力端とマスク回路１３ｃの入力端、出力ポート１２ｄの出力端とマスク回路１３ｄの入力端が、それぞれ接続されている。マスク制御回路１４は、アドレスデコーダ１１の出力うちチップイネーブル信号（ＣＥバー０〜ＣＥバー８）に基づいて、マスク回路１３ａ〜１３ｄの一部又は全部をマスク動作させ（マスク動作させる場合には、マスク対象となる情報が、個々のマスク回路１３における情報の一部又は全部かをも含む）、あるいは、非マスク動作させるためのマスクパターンを各マスク回路１３ａ〜１３ｄにセットする。マスクパターンの詳細については後述する。
【００３７】
３つの出力ポート１２ｂ，１２ｃ，１２ｄの入力には、メインＣＰＵ３０からの８ビットのデータ信号線（Ｄ０〜Ｄ７）が共通に接続されている。このデータ信号線（Ｄ０〜Ｄ７）を通じて入力される情報は、例えばアドレスデコーダ１１から出力されるクロック信号に同期して、それぞれ８ビットデータ（Ｐ１０〜Ｐ１７，Ｐ２０〜Ｐ２７，Ｐ３０〜Ｐ３７）として各マスク回路１３ｂ，１３ｃ，１３ｄに出力される。
【００３８】
もう一つの出力ポート１２ａは独立入力端子を有しており、他の出力ポート１２ｂ，１２ｃ，１２ｄの入力とは独立した経路で、フェッチ回路１５でフェッチされたデータが出力ポート１２ａに入力されるようになっている。フェッチ回路１５には、遊技盤上に設けられた各種センサからの出力情報、例えば入賞情報が入力されるようになっている。このように遊技制御装置１００Ａの外部に存するセンサからの入賞情報も情報出力チップ１０Ａに入力されるようにしたのは、入賞情報を情報出力チップ１０Ａによらずにコネクタ５０に直接出力すると、偽りの入賞情報が外部からコネクタ５０に入力される危険があり、これを防止する必要があるためである。入賞情報は、データ信号線（Ｄ０〜Ｄ７）とは非同期に入力され、フェッチ回路１５でフェッチされて出力ポート１２ａの独立入力端子に入力される。出力ポート１２ａからは、クロック信号に同期して、８ビットデータ（Ｐ００〜Ｐ０７）として、マスク回路１３ａに出力される。
【００３９】
各出力ポート１２には、メインＣＰＵ３０からのリセット信号（ＲＥＳＥＴバー）も入力されるようになっている。このリセット信号が有効になるときは、各出力ポート１２の動作が初期状態に戻る。
上述したデータ信号線（Ｄ０〜Ｄ７）により入力される情報及び８ビットデータ（Ｐ００〜Ｐ０７）である入賞情報が上述した遊技機動作情報となる。フェッチ回路１５に入力される入賞情報等も遊技機動作情報に含める場合もある。この遊技機動作情報は、いずれも、マスク回路１３において一時的に保持される。
【００４０】
マスク回路１３は、例えば信号経路毎に設けられた２入力のＡＮＤゲートで構成されており、個々のＡＮＤゲートの一方のデータ用入力には、各出力ポート１２からの出力信号が接続されている。なお、ここにいう信号経路がシリアル伝送用の単一ビット情報の経路である場合、ＡＮＤゲートは当該経路で一つで足りるが、信号経路がパラレル伝送用の複数ビット情報（本例でいえば８ビット）の経路である場合、ＡＮＤゲートは、パラレルの各経路毎に１つずつ設けるようにすることが望ましい。このようにすれば、ビット情報毎のマスク動作／非マスク動作が可能になる。いずれの場合も、ＡＮＤゲートの他方の入力（制御入力）には、マスク制御回路１４からの出力（マスクパターン）が接続されるようになっている。
【００４１】
マスク回路１３では、保持されている遊技機動作情報をビット情報として扱うとともに、個々のビット情報と、マスク制御回路１４でセットされたマスクパターン、すなわち出力を許容するビット情報を論理Ｈｉｇｈ、出力を阻止すべきビット情報を論理Ｌｏｗにセットしたビット列パターンとを所定のタイミング、例えばすべての回路動作の基準を定めるクロック信号のタイミングで、論理積（ＡＮＤ）演算する。
より具体的には、マスク回路１３において保持されている遊技機動作情報のうちマスク対象でないビット情報（出力を許容するビット情報）が一方の入力となっているＡＮＤゲートの他方の入力に論理Ｈｉｇｈのビット情報をセットすることにより、そのビット情報が当該ＡＮＤゲートから出力されるようにする。また、マスク回路１３で保持されている遊技機動作情報のうちマスク対象のビット情報（外部に出力してはならない秘匿情報）が一方の入力となっているＡＮＤゲートの他方の入力に論理Ｌｏｗのビット情報をセットすることにより、常に論理Ｌｏｗとなることで、その秘匿情報が当該ＡＮＤゲートから出力されないようにする。この秘匿情報は、情報出力チップ１０Ａ並びに遊技制御装置１００Ａの外部に出力されることがないので、セキュリティ性が確保される。
【００４２】
なお、ＡＮＤゲートに代えて、ＮＯＲゲートその他の論理ゲートを使用することができる。これらの場合、ビット情報の論理レベルは、いうまでもなく、ＡＮＤゲートとは異なるものとなる。以下の説明では、マスク回路１３が、ＡＮＤゲートにより構成されるものとして説明する。
また、マスク制御回路１４にＲＯＭを設けておき、情報出力チップ１０Ａの製造時に、そのＲＯＭに予め定められた型式試験用と販売用の情報出力チップのためのマスクパターンが書き込まれるようにして、切り替えスイッチの操作入力情報により切り替えるようにしても良い。
さらに、第２モード用のマスクパターンを複数用意して、接続される外部装置により異なるマスクパターンを使用するようにしてもよい。
【００４３】
｛マスクパターン｝
ここで、本発明で用いるマスクパターンの一例を具体的に説明しておく。図２に示した構成の情報出力チップ１０Ａの場合、論理Ｈｉｇｈのビット情報を「１」、論理Ｌｏｗのビット情報を「０」とすると、第１モード時に各マスク回路１３ａ〜１３ｄ（各ＡＮＤゲートの他方の入力として）にセットされるマスクパターンは「１１１１１１１１」となる。マスク制御回路１４は、出力ポート１２における該当ビットの出力タイミングにあわせて上記のマスクパターンの個々のビットを各マスク回路１３のＡＮＤゲートの他方の入力側にセットしていく。
【００４４】
一方、第２モード時には、マスク回路１３に保持されている全情報（８ビットデータ、入賞情報）単位、あるいは個々のビット情報単位に、論理レベルが異なるマスクパターンが、該当するマスク回路１３に上記のタイミングでセットされる。例えばマスク回路１３ａ，１３ｄに保持されている全情報の出力を阻止する場合にそれらのマスク回路１３ａ、１３ｄにセットされるマスクパターンは「００００００００」、マスク回路１３ｂ，１３ｃについては、保持されている全情報の出力を許容するとすれば、それらのマスク回路１３ｂ、１３ｃにセットされるマスクパターンは「１１１１１１１１」となる。出力を阻止するビット情報が個々のマスク回路１３において保持されている情報の一部である場合のマスクパターンは「０００００１００」、「０００００１０１」・・・のように、部分的に「０」あるいは「１」となる。
【００４５】
どのマスク回路１３に保持されるビット情報（８ビットデータの個々のビット）がどのような意味を持つのかを予め外部装置側で知得しておくことにより、このマスクパターンにより、どのような意味の情報が出力され、あるいはその出力が阻止されているかを容易に特定することができる。
【００４６】
なお、一つのマスク回路１３に一種類のマスクパターンを固定的あるいは選択的にセットする運用も可能であるが（この場合、出力／出力阻止されるビット情報の種類はマスク回路数×ビット数となる）、一つのマスク回路１３に一種類又は複数種類のマスクパターンを複数回（サイクル）セットし、これによって、多種類の情報を出力／出力阻止するようにしても良い。例えば、図２に示した情報出力チップ１０Ａにおいて、以下のように、８ビットの入賞情報を保持するマスク回路１３ａに一種類のマスクパターン、８ビットデータを保持する他の３つのマスク回路１３ｂ，１３ｃ，１３ｄにそれぞれ３種類のマスクパターンを４サイクルセットすることにより、１０４種類の情報（８×３×４＋８）を出力あるいは出力阻止する運用が可能である。
【００４７】
・１サイクル目
マスク回路１３ａの第１マスクパターン「００００００００」※以後変更なし
マスク回路１３ｂの第１マスクパターン「０００００１１１」
マスク回路１３ｃの第１マスクパターン「０００００００１」
マスク回路１３ｄの第１マスクパターン「０００００１００」
・２サイクル目
マスク回路１３ａの第２マスクパターン「００００００００」※
マスク回路１３ｂの第２マスクパターン「０００００１１０」
マスク回路１３ｃの第２マスクパターン「００１００００１」
マスク回路１３ｄの第２マスクパターン「１０００００００」
・３サイクル目
マスク回路１３ａの第３マスクパターン「００００００００」※
マスク回路１３ｂの第３マスクパターン「１０００００１１」
マスク回路１３ｃの第３マスクパターン「０１０１０１１１」
マスク回路１３ｄの第３マスクパターン「００００００１０」
・４サイクル目
マスク回路１３ａの第４マスクパターン「００００００００」※
マスク回路１３ｂの第４マスクパターン「０００００１００」
マスク回路１３ｃの第４マスクパターン「１１１１１１１０」
マスク回路１３ｄの第４マスクパターン「１１１１１１１１」
【００４８】
１回目のＭＳＢから６番目のビット情報が「１」であれば大当り信号、２回目の同じビット情報が「１」であれば普通図柄信号、・・・のように、同じ位置のビット情報でも情報の種類がサイクルで異なる。このように、マスクパターンのバリエーションを、遊技制御装置から外部装置への出力及びそれを阻止する情報の種類に応じて定めることができる。
【００４９】
上述した構成の情報出力チップ１０Ａにより、各出力ポート１２から出力される遊技機動作情報のそれぞれのビット情報が、その出力タイミングに同期して、マスク制御回路１４から出力されるマスクパターンのビット情報とマスク回路１３のＡＮＤゲートで論理積演算される。そして、出力が許容されたビット情報のみがマスク回路１３から出力され、この出力された情報がコネクタ５０を通じて外部装置に伝達される。
このようにすることで、同じハードウエア構成の情報出力チップ１０Ａを、実動試験用にも販売用にも用いることができる。すなわち、実動試験のときは、マスクパターンのビット情報を論理Ｈｉｇｈとして第１モードを形成し、遊技機動作情報が外部に出力されるようにする。他方、販売時には、マスクパターンのビット情報のうち秘匿する遊技機動作情報に該当するビット情報を論理Ｌｏｗとし、出力しても良いビット情報を論理Ｈｉｇｈにして、第２モードを形成する。
遊技制御プログラムについては、何等の手を加えないので、販売用の遊技制御装置に組み込まれるものと実働試験用の遊技制御装置に組み込まれるものとで共通にして良い。
【００５０】
マスク制御回路１４は、上述した以外の構成も考えられる。
例えば、マスク制御回路１４に例えば所定の評価プログラム及びそれを実行するプロセッサを搭載することにより、データバスを通して、動的に出力する遊技機動作情報の種類とその出力順序を変更するために、出力番号、出力する遊技機動作情報コードをやり取りするようにしたり、情報出力チップ１０Ａに入力されたデータ列、例えばアドレスバスやチップイネーブル信号（ＣＥバー０〜ＣＥバー８）の内容を能動的に評価する機能を持たせることで、メインＣＰＵ３０からの各種データの出力命令を評価して、データの出力を許容するマスク回路１３（出力ポート１２）のアドレスデータを指定して、メインＣＰＵ３０からのデータ等を該マスク回路１３に入力するようにして、メインＣＰＵ３０の動作状態を監視させるようにしても良い。この場合は、アドレスバスやチップイネーブル信号（ＣＥバー０〜ＣＥバー８）の内容に基づき、メインＣＰＵ３０から秘匿情報が出力されたことを検出したときは、さらに、対応するマスク回路１３をマスク動作させるためのマスクパターンを自律的に当該マスク回路１３にセットして、当該秘匿情報を出力させないようにすることができる。
【００５１】
〔第２実施例〕
マスクパターンは、上述したように、マスク制御回路１４に予め保持しておいても良いが、遊技制御プログラムまたは別の専用のプログラムで、任意の時点で変更可能な状態で、各マスク回路１３にセットすることもできる。
図３は、このようなプログラマブルのセット機能を内蔵した情報出力チップ１０Ｂの回路構成図である。この情報出力チップ１０Ｂが、図２に示した情報出力チップ１０Ａと異なるのは、マスク制御回路１４Ａのマスクパターンを、上記のプログラムを実行したメインＣＰＵ３０からセットできるようにした点である。より具体的には、メインＣＰＵ３０からのデータバスが出力ポート１２のほか、マスク制御回路１４Ａにも接続されている。
【００５２】
このような構成の情報出力チップ１０Ｂでは、マスク制御回路１４Ａには、メインＣＰＵ３０からみて特定のＩ／Ｏアドレスが与えられる。そして、このＩ／Ｏアドレスと共に、遊技機動作情報の出力を許容するマスク回路１３のアドレスデータと、遊技機動作情報の出力を阻止するラインのアドレスデータとがセットされる。このようなセット機能により、プログラムでの対応によってマスクパターンを任意に生成し、あるいは、所定のメモリ領域から読み出し、更には、このようなマスクパターンの内容（ビット列データの論理レベルのパターン）を変更することができるので、一つの出力ポート１２からの出力をマスク回路１３で阻止したり、あるいは、マスク回路１３を通過させる遊技機動作情報の種類を事後的に決定あるいは変更することが可能になり、フレキシビリティに優れた情報出力チップ１０を実現することができる。
【００５３】
〔第３実施例〕
上述したとおり、マスク回路１３及びマスク制御回路１４（あるいは１４Ａ）を備えることで、情報出力チップ１０から秘匿情報、すなわち不正利用可能な遊技機動作情報が出力されることはなく、所要の目的は達せられるのであるが、更にセキュリティ性を高めるために、遊技機動作情報の出力時に、マスク回路１３から出力される遊技機動作情報を暗号化し、正当な相手方以外ではそれを判読できないようにすることが好ましい。そこで、この実施例では、暗号化機能も内蔵した情報出力チップ１０の実施例を説明する。
図４は、この実施例による情報出力チップ１０Ｃの回路構成図である。この情報出力チップ１０Ｃでは、個々のマスク回路１３の後段に暗号化回路１６（１６ａ，１６ｂ，１６ｃ，１６ｄ）を設けて、マスク回路１３及び暗号化回路１６を、マスク・暗号化制御回路１７によって制御可能にしている。マスクパターンについては、予めマスク・暗号化回路１７に保持されているものとして説明するが、図３の情報出力チップ１０Ｂのように、プログラマブルにしても良い。
【００５４】
暗号化回路１６は、例えば特定のビットを常に反転させて通過させるように構成したゲート回路等により文字列変換機能を持たした簡単な構成でも良い。また、マスク回路７３の出力を、情報出力先となる外部装置との間で調停した鍵を用いて暗号化するより複雑な暗号化回路にしても良い。後者の場合、暗号化に使用する鍵は、予め、情報出力チップ１０Ｃの製造時にＲＯＭとして書き込んでいても良く、暗号化の都度、当該外部装置との間で受け渡すようにしても良い。
このように構成される情報出力チップ１０Ｃでは、マスク回路１３から出力された情報が暗号化回路１６で暗号化されて出力されるので、情報伝達時のセキュリティ性を高めることができる。
【００５５】
〔第４実施例〕
外部装置との間で認証を行って正当性を確認した後に、相互のやりとりで暗号鍵を決めてから情報を送出する場合の実施例を図５に示す。図５は、外部装置との認証と鍵の調停を行う機能を内蔵した情報出力チップ１２Ｄの回路構成図である。
この情報出力チップ１２Ｄは、図４に示した情報出力チップ１０Ｃとは、マスク・暗号化制御回路１７Ａが暗号化のための鍵を適宜変更可能になっている点、及び、マスク・暗号化制御回路１７Ａに接続された出力先を認証するための出力先認証回路１８を備えている点が異なる。出力先認証回路１８は、外部装置と通信可能で相互に認証が可能で、また、暗号化回路１６で使用するための鍵を相互のやりとりで決定（調停）できるようになっている。
【００５６】
この情報出力チップ１０Ｄでは、最初に出力先認証回路１８が、遊技制御装置１００Ａに接続された所定の外部装置と通信し、相手装置が予め定められた正当な装置であるかを認証する。正当な装置であると判定されれば、更に今回の接続中に用いる鍵を相互のやりとりで決定し、この鍵をマスク・暗号化制御回路１７Ａに通知する。
以後は、図４に示した情報出力チップ１０Ｃと同様に動作して、各出力ポート１２に入力された情報の出力をマスク回路１３で必要に応じて制限する。そして、出力が許容された情報については決定された上記の鍵を用いて暗号化回路１６で暗号化した後、コネクタ５０を通じて接続されている外部装置へと出力する。
外部装置では、入力情報を暗号化に用いた鍵に対応する鍵で復号化して元の遊技機動作情報を復号化する。この実施例の情報出力チップ１０Ｄは、セキュリティ的に種々の対策が施されており、より完成度の高いセキュアな遊技機動作情報出力チップとなり得る。
【００５７】
なお、暗号化機能は持たずに、出力先認証機能のみ有した構成の情報出力チップも考えられる。この場合は、回路図は省略するが、例えば図４に示した情報出力チップ１０Ｃに、本例で説明した出力先認証回路１８と類似した認証のみを行う認証回路を付加した構成とすれば良い。この実施例についても、マスクパターンについては、マスク・暗号化制御回路１７Ａに保持されているものとして説明したが、図３の情報出力チップ１０Ｂのように、プログラマブルにしても良い。
【００５８】
〔第５実施例〕
また、シリアル通信機能を内蔵する情報出力チップとすることもできる。
図６は、シリアル通信を可能にする認証・通信回路を内蔵した情報出力チップ１０Ｅの回路構成図である。この情報出力チップ１０Ｅは、図４に示した情報出力チップ１０Ｃの構成に、認証・通信回路１９を更に付加したものである。
暗号化回路１６の出力は、共通の出力バスを介して認証・通信回路１９に入力される。認証・通信回路１９では、遊技制御装置１００Ａにコネクタ５０を通じて接続され、シリアル通信に対応した外部装置の認証を行って正当性を確認した後、入力されたパラレル信号（暗号化された遊技機動作情報）をシリアル信号に変換して外部装置へと出力する。
このように構成される情報出力チップ１０Ｅは、外部装置とのインタフェース部分、特に接続部の構成が簡単になるため、使い勝手を向上させることができる。この情報出力チップ１０Ｅを搭載するとともに、適宜の外部装置の間を無線通信で接続するようにした遊技制御装置を構成することも可能である。
【００５９】
なお、上述した暗号化に使う鍵をこの認証・通信回路１９を用いて外部装置と決定（調停）するようにしても良い。この実施例についても、マスクパターンについては、マスク・暗号化制御回路１７に保持されているものとして説明したが、図３の情報出力チップ１０Ｂのように、プログラマブルにしても良い。
また、図６の構成では、個々のマスク回路１３の後段にそれぞれ暗号化回路１６を設けているが、これら複数の暗号化回路１６を無くし、代わりに、認証・通信回路１９の後段に単一の暗号化回路を設けた構成とすることも可能である。このように構成しても、情報伝達時のセキュリティ性は、確保される。
【００６０】
その他の構成として、暗号化回路１６を省略して、認証・通信回路１９のみとした構成も考えられる。詳細は省略するが、図４に示した情報出力チップ１０Ｃの構成に、認証・通信回路１９と同様の認証・通信回路を付加した構成としても良い。これによっても認証・通信回路１９に基づく接続部構成の簡略化・使い勝手向上の効果を付加することができる。
【００６１】
〔第６実施例〕
遊技機動作情報を生成したメインＣＰＵ３０とも認証を行うようにして、認証による結果が正当と認められない限り、情報を出力しない回路構成としても良い。図７は、このように構成した情報出力チップ１０Ｆの回路図を示している。
この情報出力チップ１０Ｆは、図６に示した情報出力チップ１０Ｅの構成にメインＣＰＵ３０との認証を行う入力側認証回路２０を設けたものである。適宜の認証処理が行われ、メインＣＰＵ３０の正当性が確認できない場合には、メインＣＰＵ３０からの情報の送り込みができなくなる。
このようにすれば、例えば、メインＣＰＵ３０の差し替え、あるいは遊技制御プログラムに加えられる不正改造をも検出することができる。これは、本発明の遊技制御装置１００Ａが、本来、ハードウエア構成及び遊技制御プログラムを代えずに、実動試験時のような第１モードと、販売時のような第２モードとを形成できることに起因する利点の一つである。
なお、この実施例についても、マスクパターンについては、マスク・暗号化制御回路１７に保持されているものとして説明したが、図３の情報出力チップ１０Ｂのように、プログラマブルにしても良い。また、既に説明した第１実施例〜第５実施例それぞれについても、更に本実施例同様の入力側認証回路２０を付加した構成とすることができる。
さらに、この実施例の変形として入力側認証回路を入力側認証・通信回路とし、出力ポート１２の前段に暗号化回路を付加する実施例もあり、この場合、メインＣＰＵ３０と情報出力チップ１０との間の遊技機動作情報の情報伝達時のセキュリティ性を確保することができる。
これに変わる遊技機動作情報の情報伝達時のセキュリティ性を確保する方法としては、遊技制御装置をセキュアな容器に収容することでも実現できる。
【００６２】
〔第７実施例〕
情報出力チップ１０を、例えばカードユニットと賞球制御基板との接続を経由させるようにしたものとすることができる。図８は、このときの情報出力チップの回路構成図である。
この情報出力チップ１０Ｇは、図５に従って説明した第４実施例の情報出力チップ１０Ｄをベースにしつつ、更に、双方向信号バッファとなるトランジスタアレイ２１と、このトランジスタアレイ２１にチップ内部で接続／遮断されるフォトカプラ２２とを付加したものである。
【００６３】
トランジスタアレイ２１の入出力端とフォトカプラ２２の入出力端は、他の信号経路とは独立している。つまり、補助信号経路が情報出力チップ１０Ｇの内部に形成されている。トランジスタアレイ２１の入出力端は、図１に示した入出力コネクタ５０１を介してパチンコ遊技機の賞球制御基板（図示省略）と接続されている。他方、フォトカプラ２２の入出力端は、図１に示した入出力コネクタ５０２を介してカードユニットに接続される。カードユニットは、パチンコ遊技機の筐体の所定部位に内蔵され、あるいは筐体外に隣接して設けられる。このようにして、賞球制御基板とカードユニットとが情報出力チップ１０Ｇを経由して接続されるようにすることで、賞球制御基板とカードユニットとの間で受け渡される情報のセキュリティ性が向上する。なお、賞球制御基板とカードユニットは例示であり、他の電子機器ないし装置であっても良い。
【００６４】
遊技機動作情報の外部装置への出力及び販売時の遊技機動作情報の出力制限機能については、第４実施例で説明した情報出力チップ１０Ｄの場合と同様である。カードユニットの信号も情報出力チップ１０Ｇを経由して賞球制御基板に接続されているので、パチンコ遊技機の配線がシンプルとなり、不正改造の発見が容易となるという副次的利点が得られる。
【００６５】
パチンコ遊技機では、一般に、賞球制御基板からの球切れ、球貸し、扉開放等の情報は、メインＣＰＵ３０とは別に、遊技制御装置１００Ａの外部あるいは内部の所定部位に設けられたサブＣＰＵ（図示省略）で処理されており、サブＣＰＵからメインＣＰＵ３０には送られていない。しかし、これらの情報をメインＣＰＵ３０に送るように変更した遊技制御装置にすることもできる。これらの情報についても、既に説明したような要領で、情報出力チップ１００Ａの外部で収集することができる。このような構成によれば、現在、大当り情報等を外部装置が入手するためにパチンコ遊技機に別途設けられている外部端子が不要となる。従って、部品削減によるコストの低減ができるほか、外部端子への情報出力用のプログラムが不要となるので、プログラムメモリの空いた容量を他の用途のために活用することができる。
なお、図８では、出力ポート１２、マスク回路１３、暗号化回路１６は、それぞれ３つずつ示されているが、図５と同様、４つずつであっても良い。また、この実施例についても、マスクパターンについては、マスク・暗号化制御回路１７Ａに保持されているものとして説明したが、図３の情報出力チップ１０Ｂのように、プログラマブルにしても良い。
【００６６】
＜第１実施形態の変形例＞
上記の各実施例では、すべての部品ないし回路を単一の情報出力チップ内にセキュアに内蔵し、このチップに依存して遊技制御装置としてセキュリティ性を保った例を示したが、本発明の制御制御装置は、このような形態に限られない。所望の遊技機動作情報のみを高セキュリティ性を保って出力可能な遊技制御装置を構成するためには、必ずしもすべての部品ないし回路を単一のチップに内蔵させなくても良く、複数のチップ及びユニットを一つのセキュアな容器に収容してセキュリティ性を高く維持することもできる。すなわち、遊技機動作情報を出力する部分と、そこからの出力の一部又は全部を選択的に制限する部分が含まれていれば、高セキュリティ性は確保することができるのであり、例えば認証回路あるいは通信回路等については、同等の機能部を遊技制御装置で情報出力チップの外部に別途配置することができる。
【００６７】
＜第２実施形態＞
次に、本発明を、回胴式遊技機に搭載する遊技制御装置に適用した場合の実施形態を説明する。図９は、この遊技制御装置の主要機能部品の配置及び接続状態を示した図である。実際の遊技制御装置には、遊技制御プログラムを記憶したＲＯＭ等の多くの電子・電気部品が実装されるが、これらの構成については周知の要素なので、説明の便宜上、図９では図示していない。
【００６８】
図９に示される遊技制御装置２００は、図１７に示した中継基板３０２の機能を併有する。すなわち、２つの遊技機出力端子５１，５２及び試験装置出力端子５５への情報出力を行う出力部７０と、２つの遊技機入力端子５３，５４及び試験装置入力端子５６への情報出力を行う出力部８０とを有する情報出力チップ６０を備えている。
この実施形態の情報出力チップ６０もまた、一つの絶縁体パッケージに封入されたセキュアなものであり、例えば、ＬＳＩを主要要素として含む多数ピンの外部端子を持つＤＩＰで実現される１チップ半導体デバイスである。
ＬＳＩ化されているため、遊技制御装置２００をコンパクトに実現することができ、また、情報の入出力しかできないので、セキュリティ性の向上にも寄与している。各遊技機出力端子５１，５２及び試験装置出力端子５５、遊技機入力端子５３，５４及び試験装置入力端子５６は、直接メインＣＰＵ３１には配線されていないので、遠隔操作に悪用されるおそれは皆無であり、この点からもセキュリティ性が保たれている。
【００６９】
遊技制御装置２００には、また、遊技用プログラムを実行することにより装置全体の動作及び回胴式遊技機の遊技動作を制御するメインＣＰＵ３１が実装されている。情報出力チップ６０は、このメインＣＰＵ３１に接続されている。
【００７０】
この実施形態の情報出力チップ６０は、遊技制御プログラムを読み込んで実行することにより実現されるメインＣＰＵ３０による切替制御あるいは別途設けた切り替えスイッチや外部装置との認証の結果情報により、例えば実動試験時に形成する第１モードと、例えば販売のための量産時に形成する第２モードとを選択的に形成する。
第１モードでは、試験装置入力端子５６を介して試験装置より入力された遊技開始情報をメインＣＰＵ３１に入力するとともに、これにより生じる複数種類の遊技機動作情報を試験装置出力端子５５から試験装置へ出力できるようにする。他方、第２モードでは、試験装置からの一部又は全部の種類の遊技開始情報及び外部装置への遊技機動作情報の一部又は全部の出力をそれぞれ制限する。このように動作させることにより、実動試験時及びそれ以外の任意のときにも遊技機動作情報を活用することができ、且つ、不正競争の目的で悪用される可能性のある遊技機動作情報については、これを外部に出力されないように制限して高いセキュリティ性を保った遊技制御装置を実現する。
情報出力チップ６０は種々の態様で実施することができる。以下、この情報出力チップ６０の実施例を説明する。
【００７１】
〔第８実施例〕
情報出力チップ６０の実施例の回路構成例、特に出力部７０の構成例を図１０に示す。この出力部７０をここでは、符号７０Ａで表している。この出力部７０Ａは、メインＣＰＵ３１からのアドレスデータ（Ａ０〜Ａ７）が入力されるアドレスデコーダ７１と、アドレスデータによって識別される出力ポート７２及び分配出力ポート７５（７５ａ，７５ｂ，７５ｃ）と、分配出力ポート７５の後段に接続される３つのマスク回路７３（７３ａ，７３ｂ，７３ｃ：出力側マスク回路）と、分配出力ポート７５及びマスク回路７３に接続される分配・マスク制御回路７４（出力側マスク制御回路）とを具備している。
【００７２】
出力ポート７２及び３つの分配出力ポート７５（７５，７５ｂ，７５ｃ）の入力には、メインＣＰＵ３１からの８ビットのデータ信号線（Ｄ０〜Ｄ７）が共通に接続されている。このデータ信号線（Ｄ０〜Ｄ７）を通じて入力されるデータは、例えばアドレスデコーダ７１から出力されるクロック信号に同期して、それぞれ８ビットデータとして出力される。この８ビットデータが遊技機動作情報となる。
【００７３】
分配出力ポート７５は、入力されたデータを試験装置出力端子５５への第１経路と遊技機出力端子５１，５２への第２経路のいずれかに選択的に分配する。マスク回路７３は、第１経路に挿入接続される。マスク回路７３は、例えば２入力のＡＮＤゲートで構成されており、個々のＡＮＤゲートの一方のデータ用入力には、分配出力ポート７５の出力が接続されている。ＡＮＤゲートの他方の入力（制御入力）には、分配マスク制御回路７４からの出力（マスクパターン）が接続される。マスクパターンは、第１実施形態で説明したとおり、マスク回路単位、あるいは個々のマスク回路単位で保持されている個々のビット情報単位で、情報の出力を制限したり、出力を許容したりするためのビット列データである。なお、出力ポート７２は、遊技機出力端子５１，５２への経路のみ有している。
【００７４】
分配・マスク制御回路７４は、アドレスデコーダ７１の出力であるアドレスデータ線に接続されており、例えば、第２モード時に、各分配出力ポート７５（７５ａ，７５ｂ，７５ｃ）のうち、秘匿すべき情報を出力する分配出力ポート７５を識別するためのアドレスデータが入力されると、当該分配出力ポートの第１経路に挿入接続されているマスク回路７３へのマスク信号の論理レベルが論理Ｌｏｗ、その他のマスク回路７３へのマスク信号の論理レベルについては論理Ｈｉｇｈになるマスクパターンを、それぞれ該当するマスク回路７３にセットする。すなわち、予め定められている秘匿すべき遊技機動作情報が出力される分配出力ポート７５をアドレスデータに基づいて検出して、当該分配出力ポート７５と１対１に対応するマスク回路７３にセットするビット情報を、マスク回路単位（８ビットデータ）あるいはビット情報単位（１ビットデータ）に論理Ｌｏｗにする。他方、第１モード時には、すべてのマスク回路７３に対するマスクパターンを論理Ｈｉｇｈにする。
【００７５】
出力阻止すべき遊技機動作情報がマスク回路７３において保持されている特定の１ビットだけの場合には、そのビットの出力タイミングにあわせてビット単位のマスクパターンを各マスク回路７３にセットする。この場合、遊技制御プログラムは、出力を制限すべき遊技機動作情報は特定の分配出力ポート７５の特定ビット位置（複数ポート、複数ビット位置であって良い）から出力されるようにしておく。また、半導体製造時にマスク制御回路７４のＲＯＭ部に遊技制御プログラムに適合させて、予め定められた量産用のユニットのためのマスクパターンが書き込まれて遊技機メーカに供給してもよい。
【００７６】
マスク回路７３では、分配出力ポート７５から出力される遊技機動作情報と、分配・マスク制御回路７４からセットされたマスクパターン、すなわち出力を許容するビット情報を論理Ｈｉｇｈ、出力を制限すべきビット情報を論理Ｌｏｗにセットしたパターンとを論理積（ＡＮＤ）演算する。そして、保持されている遊技機動作情報のうちマスク対象でないビット情報（出力を許容するビット情報）については、これを情報出力チップ６０（出力部７０Ａ）の出力として、クロック信号に同期して、試験装置出力端子５５へ送出する。他方、マスク回路７３で保持されている遊技機動作情報のうちマスク対象のビット情報、すなわち出力してはならない秘匿情報の場合は、マスク回路７３から出力されないようにする。これにより、ホールに設置されて運用されるときのセキュリティ性が確保される。
なお、ＡＮＤゲートに代えて、ＮＯＲゲートその他の論理ゲートを用いることができる。この場合の論理信号レベルがＡＮＤゲートを用いた場合と異なることはいうまでもない。また、マスクパターンについては、図３の情報出力チップ１０Ｂのように、プログラマブルにしても良い。
【００７７】
上述した構成により、同じハードウエア構成の情報出力チップ６０を、実動試験用にも販売用にも同様に用いることができる。遊技制御プログラムは、従来通り、販売用遊技制御装置と実動試験用遊技制御装置とで共通のもので良い。
【００７８】
〔第９実施例〕
図１１は、更にセキュリティ強度を高めるために、出力される遊技機動作情報を暗号化するとともに、その遊技機動作情報を正当な相手方以外では判読できないようにしたものである。つまり、認証機能及び暗号化機能も内蔵した出力部７０Ｂの例を示したものである。この出力部７０Ｂは、試験装置との間で通信可能な機構の一部として認証回路７９を設け、さらに、個々のマスク回路７３の後段に暗号化回路７６（７６ａ，７６ｂ，７６ｃ）を設けて、マスク回路７３及び暗号化回路７６を、分配・マスク・暗号化制御回路７４によって制御可能にしている。
【００７９】
暗号化回路７６は、例えば特定のビットを常に反転させて通過させるように構成したゲート回路等により文字列変換機能を持たした簡単な構成でも良い。また、暗号鍵を用いるより複雑な暗号化回路を用いても良い。この場合、暗号化に使用する暗号鍵は、予め、半導体製造時にＲＯＭとして書き込んでいるものであっても良く、試験装置との間で認証を行って正当性を確認した後に、相互のやりとりで決めた暗号鍵であっても良い。
【００８０】
この出力部７０Ｂでは、最初に認証回路７９が、試験装置と通信し、その試験装置が予め定められた正当な装置であるかを認証し、正当な装置であれば、暗号鍵を分配・マスク・暗号化制御回路７４に通知する。分配・マスク・暗号化制御回路７４は、出力を許容する分配出力ポート７５の第１経路のマスク回路７３に論理Ｈｉｇｈのビット情報を含むマスクパターンをセットするとともに当該マスク回路７３の後続の暗号化回路７６に暗号鍵を送出する。これにより、試験装置には、暗号化された遊技機動作情報が送出される。試験装置では、入力情報を暗号鍵に対応する鍵で復号化して元の遊技機動作情報を得ることができる。この出力部７０Ｂは、セキュリティ的に種々の対策が施されており、より完成度の高いセキュアな遊技機動作情報出力チップとなる。
【００８１】
〔第１０実施例〕
情報出力チップ６０の入力部８０の構成例を図１２に示す。この例の入力部８０をここでは、符号８０Ａで表している。この入力部８０Ａは、メインＣＰＵ３１からのアドレスデータ（Ａ０〜Ａ７）が入力されるアドレスデコーダ８１と、アドレスデータによって識別される入力ポート８２及び選択入力ポート８５（８５ａ，８５ｂ，８５ｃ）と、選択入力ポート８５の前段に接続される３つのマスク回路８３（８３ａ，８３ｂ，８３ｃ：入力側マスク回路）と、選択入力ポート８５及びマスク回路８３に接続される選択・マスク制御回路８４（入力側マスク制御回路）と、入力制御回路８９とを具備している。
【００８２】
入力ポート８２及び３つの選択入力ポート８５（８５ａ，８５ｂ，８５ｃ）の出力側は、メインＣＰＵ３１への８ビットのデータ信号線（Ｄ０〜Ｄ７）が共通に接続されている。このデータ信号線（Ｄ０〜Ｄ７）のデータは、例えばアドレスデコーダ８１から入力されるクロック信号に同期して、それぞれ８ビットデータとして出力される。この８ビットデータが、試験用の遊技開始情報となる。
【００８３】
選択入力ポート８５は、試験装置入力端子５６から遊技開始情報が入力される第１経路と、遊技機入力端子５３，５４から遊技開始情報が入力される第２経路のいずれかを選択する。マスク回路８３は、第１経路に挿入接続される。マスク回路８３は、例えば２入力のＡＮＤゲートで構成されており、個々のＡＮＤゲートの一方のデータ用入力には、試験用入力端子５６との接続線が接続されている。ＡＮＤゲートの他方の入力（制御入力）には、選択・マスク制御回路８４からの入力（マスクパターン）が接続される。なお、入力ポート８２は、遊技機入力端子５３，５４からの経路のみ有している。
【００８４】
選択・マスク制御回路８４は、メインＣＰＵ３１から送られるチップイネーブル信号（ＣＥバー０〜ＣＥバー８）を受信した入力制御回路８９の指示に基づき、マスクパターンを各マスク回路８３にセットする。すなわち、試験装置入力端子からの入力を受け付ける選択入力ポート８５の第１経路に挿入接続されているマスク回路８３へのマスク信号の論理レベルが論理Ｈｉｇｈ、試験装置からの遊技開始情報の入力を受け付けない選択入力ポート８５の第１経路に接続されているマスク回路８３へのマスク信号の論理レベルについては、論理Ｌｏｗになるマスクパターンをセットする。第１実施形態の場合と同様、遊技機動作情報が特定の１ビットだけの場合には、該当ビットの入力タイミングにあわせてマスクパターンをセットする。
【００８５】
マスク回路８３では、遊技開始情報と、選択・マスク制御回路８４からセットされたマスクパターン、すなわち出力を許容するビット情報を論理Ｈｉｇｈ、出力を制限すべきビット情報を論理Ｌｏｗにセットしたパターンとを論理積（ＡＮＤ）演算する。そして、保持されている遊技開始情報のうちマスク対象でないビット情報（出力を許容するビット情報）については、これを選択入力ポート８５に出力する。他方、マスク回路８３で保持されている遊技開始情報のうちマスク対象のビット情報、すなわちメインＣＰＵ３１に入力してはならない情報の場合は、マスク回路８３から出力されないようにする。
【００８６】
入力制御回路８９には、チップイネーブル信号（ＣＥバー０〜ＣＥバー８）のほか、情報入力があったことを示すビジー（ＢＵＳＹ）信号も入力され、これがメインＣＰＵ３１に、割込信号（ＩＮＴ）として伝えられる。例えば、遊技開始信号が試験装置から入力され、それが、どのような遊技開始信号であるか（どの選択入力ポートに入力されたものであるか）を表す情報が、割込信号（ＩＮＴ）として伝えられる。これにより、メインＣＰＵ３１は、アドレスデータ（Ａ０〜Ａ７）のうち、試験装置入力端子に接続されている第１経路を有効にする１又は複数の選択入力ポートを表すアドレスデータをアドレスデコーダ８１に入力する。アドレスデコーダ８１は、このアドレスデータを解読して、該当する選択入力ポートの第１経路を有効にさせる。メインＣＰＵ３１は、選択・マスク制御回路８４が論理Ｈｉｇｈを入力したマスク回路８３から出力される遊技開始情報を、選択入力ポート８５を介して、８ビットデータ（Ｄ０〜Ｄ７）として取り込む。
これにより、ホールに設置されて運用されるときのセキュリティ性が確保される。
【００８７】
〔第１１実施例〕
図１３は、図１２の構成に加え、セキュリティ強度を高めるために、試験装置入力端子から入力される遊技開始情報を復号化することにより、正当な相手方で暗号化された遊技開始情報以外は入力を受け付けないようにしたものである。つまり、認証機能及び復号化機能も内蔵した入力部８０Ｂの例を示したものである。この入力部８０Ｂは、試験装置との間で通信可能な機構の一部として認証回路８８を設け、さらに、個々のマスク回路８３の前段に復号化回路８６（８６ａ，８６ｂ，８６ｃ）を設けて、マスク回路８３及び復号化回路８６を、選択・マスク・復号化制御回路８４によって制御可能にしている。
復号化に用いる鍵は、認証回路８８による認証の結果、正当とされた試験装置が暗号化に用いた暗号鍵に対応する鍵を用い、この鍵を選択・マスク・復号化制御回路８４から該当する各復号化回路８６へ配信する。
これにより、正当な試験装置から入力された遊技開始情報によってのみ回胴式遊技機が動作することになるので、高セキュリティ性をもって正しい遊技機動作情報を生成することができるようになる。
【００８８】
＜各実施形態の遊技制御装置の利点＞
第１実施形態の遊技制御装置１００Ａ及び第２実施形態の遊技制御装置２００は、ＬＳＩ化されたセキュアな情報出力チップ１０，６０により、第１モードのときには遊技機動作情報を遊技機の外部に取り出すことができ、第２モードのときには秘匿すべき遊技機動作情報をマスク回路１３，７３でマスク（出力阻止）することによって、その出力が制限されるので、２種類のモードをハードウエア及び遊技制御プログラムを代えることなく、実現することができる。これにより、実動試験後、販売用の遊技機に組み替える手間が不要となり、遊技機のコスト低減化に多大な貢献をもたらすことができる。
また、遊技制御装置を、実動試験で行われるような詳細な動作試験用の情報を収集する情報収集手段として機能させ、これにより収集した情報を遊技機の遊技動作を詳細に解析するための情報として活用できるので、その遊技機の稼働状態に影響を与えることなく、遊技機に加えられる不正な改造の有無を外部から検査することが容易になるという利点もある。
【００８９】
なお、第１及び第２実施形態では、パチンコ遊技機及び回胴式遊技機を例にしたが、本発明はこのような遊技機に限らず、セキュリティ性が要求される他の種類の遊技機においても、広く適用することができるものである。
第１及び第２実施形態では、また、遊技機動作情報の出力又は遊技開始情報の入力を制限する態様として、これらの情報をマスクすることにより、あるいは、遊技機動作情報の暗号化処理又は遊技開始情報の復号化処理とマスクとを組み合わせた例について説明したが、マスクすることなく、暗号化処理又は復号化処理のみで、遊技機動作情報の出力又は遊技開始情報の入力を制限するような構成を採用することも可能である。
【図面の簡単な説明】
【００９０】
【図１】パチンコ遊技機に搭載される本発明の遊技制御装置の実施形態例を示したブロック図。
【図２】本発明の情報出力デバイスの一例となる情報出力チップの第１実施例の回路構成を示すブロック図。
【図３】情報出力チップの第２実施例の回路構成を示すブロック図。
【図４】情報出力チップの第３実施例の回路構成を示すブロック図。
【図５】情報出力チップの第４実施例の回路構成を示すブロック図。
【図６】情報出力チップの第５実施例の回路構成を示すブロック図。
【図７】情報出力チップの第６実施例の回路構成を示すブロック図。
【図８】情報出力チップの第７実施例の回路構成を示すブロック図。
【図９】パチスロ遊技機のような回胴式遊技機に搭載される本発明の遊技制御装置の実施形態例を示したブロック図。
【図１０】情報出力チップの第８実施例の回路構成（入力部）を示すブロック図。
【図１１】情報出力チップの第９実施例の回路構成（入力部）を示すブロック図。
【図１２】情報出力チップの第１０実施例の回路構成（入力部）を示すブロック図。
【図１３】情報出力チップの第１１実施例の回路構成（入力部）を示すブロック図。
【図１４】従来のパチンコ遊技機に搭載される遊技制御装置の構成例を示したブロック図。
【図１５】図１４の遊技制御装置に含まれるＩ／Ｏエクスパンダの回路構成を示すブロック図。
【図１６】従来の販売用パチンコ遊技機に搭載される遊技制御装置の構成例を示したブロック図。
【図１７】従来の回胴式遊技機の実動試験の状態を示した説明図。
【符号の説明】
【００９１】
１Ｐ…Ｉ／Ｏエクスパンダ
１０（１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ），６０…情報出力チップ
１１，７１，８１…アドレスデコーダ
１２（１２ａ，１２ｂ，１２ｃ，１２ｄ），７２…出力ポート
１３（１３ａ，１３ｂ，１３ｃ，１３ｄ），７３（７３ａ，７３ｂ，７３ｃ），８３（８３ａ，８３ｂ，８３ｃ）…マスク回路
１４，１４Ａ…マスク制御回路
１５…フェッチ回路
１６（１６ａ，１６ｂ，１６ｃ，１６ｄ），７６（７６ａ，７６ｂ，７６ｃ），８６（８６ａ，８６ｂ，８６ｃ）…復号化回路
１７，１７Ａ…マスク・復号化制御回路
１８…出力先認証回路
１９…認証・通信回路
２０…入力側認証回路
２１，２２…遊技機出力端子
２３，２４…遊技機入力端子
２５…試験装置出力端子
２６…試験装置入力端子
３０，３１…メインＣＰＵ
４０，４１…出力用Ｉ／Ｏ回路
４２，４３…出力用コネクタ
４４，４５…入力用Ｉ／Ｏ回路
４６…入力用コネクタ
４７，４８…電源コネクタ
４９…入出力用Ｉ／Ｏ回路
５０，５ｐ…コネクタ
５０１、５０２…入出力用コネクタ
７０…出力部（７０Ａ，７０Ｂ）
７４…分配・マスク制御回路
７５（７５ａ，７５ｂ，７５ｃ）…分配出力ポート
７９…認証回路
８０…入力部（８０Ａ，８０Ｂ）
８２…入力ポート
８４…選択・マスク制御回路
８５（８５ａ，８５ｂ，８５ｃ）…分配入力ポート
８８…認証回路
８９…入力制御回路
１００Ａ，１００Ｐ…（遊技機）遊技制御装置
３００  回胴式遊技機（メイン基板なし）
３０１  回胴式遊技機用メイン基板
３０２  試験用中継基板
４００  回胴式遊技機の試験装置
【図１】
2005261626.tif 000003
【図２】
2005261626.tif 000004
【図３】
2005261626.tif 000005
【図４】
2005261626.tif 000006
【図５】
2005261626.tif 000007
【図６】
2005261626.tif 000008
【図７】
2005261626.tif 000009
【図８】
2005261626.tif 000010
【図９】
2005261626.tif 000011
【図１０】
2005261626.tif 000012
【図１１】
2005261626.tif 000013
【図１２】
2005261626.tif 000014
【図１３】
2005261626.tif 000015
【図１４】
2005261626.tif 000016
【図１５】
2005261626.tif 000017
【図１６】
2005261626.tif 000018
【図１７】
2005261626.tif 000019