(57)【要約】【課題】  高い信頼性且つ安定したテスト結果を得ることのできる半導体回路及びそのテスト方法を提供する。【解決手段】  半導体回路（1）には、複数のデータ処理部（10）を含むデータ処理手段（11）と作業用メモリ（12）と伝達回路（14）とが設けられる。作業用メモリ（12）には、記憶領域（13）が設けられる。半導体回路（1）のテスト時において、入力データが複数のデータ処理部（10）で処理される。処理途中のデータは、一時的に作業用メモリ（12）に書き込まれる。データ処理手段（11）で処理された後の出力データは、伝達回路（14）を通じて伝達され、記憶領域（13）に記憶される。検査装置（20）は、記憶領域（13）に記憶された出力データを読み出し、検査装置（20）内の記憶領域（21）に記憶する。検査装置（20）では、記憶領域（13）から読み出した出力データと予め用意された期待値データとの比較が行われる。【選択図】  図１
2005091273.tif 000002
【特許請求の範囲】
【請求項１】
入力データを処理するための複数のデータ処理部（10）を含むデータ処理手段（11）と、
上記複数のデータ処理部（10）での処理によって得られた各データの少なくとも１つを記憶する記憶手段（12）と、
上記データ処理手段（11）からの出力データを上記記憶手段（12）へ伝達し、記憶させるための伝達回路（14）とを備えている半導体回路。
【請求項２】
請求項１に記載の半導体回路において、
上記データ処理手段（11）、上記記憶手段（12）および上記伝達回路（14）は、１つの基板上に集積化されている半導体回路。
【請求項３】
請求項１又は２に記載の半導体回路において、
上記記憶手段（12）に記憶された上記出力データを圧縮する圧縮手段（15）を更に備えている半導体回路。
【請求項４】
請求項１又は２に記載の半導体回路において、
上記記憶手段（12）に記憶された上記出力データを読み出し、予め用意された期待値データと比較する処理手段（16）を更に備えている半導体回路。
【請求項５】
請求項４に記載の半導体回路において、
上記処理手段（16）は、上記入力データの上記データ処理手段（11）への入力の開始及び終了を制御するための制御手段（30）を更に備えている半導体回路。
【請求項６】
入力データを処理するための複数のデータ処理部（10）を含むデータ処理手段（11）と、
上記複数のデータ処理部（10）での処理によって得られた各データの少なくとも１つを記憶する記憶手段（12）と、
上記データ処理手段（11）からの出力データを上記記憶手段（12）へ伝達し、記憶させるための伝達回路（14）とを備える半導体回路のテスト方法において、
上記記憶手段（12）に記憶された上記出力データを読み出して、予め用意された期待値データと比較する半導体回路のテスト方法。
【請求項７】
入力データを処理するための複数のデータ処理部（10）を含むデータ処理手段（11）と、
上記複数のデータ処理部（10）での処理によって得られた各データの少なくとも１つを記憶する記憶手段（12）と、
上記データ処理手段（11）からの出力データを上記記憶手段（12）へ伝達し、記憶させるための伝達回路（14）と、
上記記憶手段（12）に記憶された上記出力データを圧縮する圧縮手段（15）とを備える半導体回路のテスト方法において、
上記圧縮手段（15）で圧縮された上記出力データを読み出す半導体回路のテスト方法。
【請求項８】
請求項６に記載の半導体回路のテスト方法において、
予め用意された期待値データを入力可能であり、
上記記憶手段（12）に記憶された上記出力データを読み出し、上記期待値データと比較する処理手段（16）を更に備え、
上記処理手段（16）に期待値データを入力する半導体回路のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テストが容易な半導体回路およびそのテスト方法に関する。
【背景技術】
【０００２】
近年、動画像や音声の品質が高品質なものへと変化しつつあるのに伴い、より高い周波数の信号を取り扱う必要性が生じている。これに対応して、動画像や音声の伸長などを行う半導体回路においても、動画像や音声などを出力する回路の動作はより高速化され、動作周波数も高くなってきている。
【０００３】
一方、半導体集積回路をテストするにあたって、テストを容易化するための回路を有する半導体集積回路が知られている（例えば、特許文献１参照）。上記半導体集積回路には、入力データをシリアルデータに変換するための変換回路と、シリアルデータを処理して出力データを形成するためのデータ処理回路とが設けられている。また、半導体回路には、出力データのうち入力データに対応した特定のデータを取り込んで出力するテスト回路が設けられている。
【０００４】
上記半導体集積回路のテストを行う際には、例えば入力データＡ〜Ｆの６種類のデータが時系列的に変換回路に入力される。低速度の入力データＡ〜Ｆは、シリアルデータへ変換後にデータ処理回路で処理され、高速度の出力データａ〜ｆとして出力される。そして、入力データＡに対応した出力データａの検証を行うときには、出力データａが出力されるタイミングに同期してサンプリングパルスを発生させ、テスト回路に出力データａを取り込む。この出力データａと入力データＡに対応した出力データａの期待値とを比較することによって、内部回路の動作の検証が行われる。出力データｂ〜ｆのそれぞれに対しても、出力データａと同様のテスト方法で検証が行われる。
【０００５】
このように、上記半導体集積回路では、高速度の出力データａ〜ｆから１つずつ低速度の出力データを取り出し、６回同じ動作を繰り返すことにより半導体集積回路のテストを行っている。
【特許文献１】特開平５−１５２４１５号公報（５頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のように、特許文献１に記載の半導体集積回路では、複数クロックに１つの割合でサンプリングした出力データを取り出してテストを行っている。ところが、上記半導体集積回路のテスト方法では、高速度の出力データを低速度にして個別に取り出すため、全ての出力データをテストする場合と比べ、回路の故障を検出する確率が低下してしまう。つまり、半導体集積回路のテストの信頼性が低下するというおそれがある。
【０００７】
一方、従来における半導体集積回路のテストでは、図５に模式的に示すように、高速度の出力データをサンプリングし、このサンプリングした結果を期待値データと比較している。この場合、出力データの周波数が、半導体集積回路のテストを行うための検査装置が扱うことのできる周波数域を超えてしまう。また、出力データの高速度化に伴い、検査装置内のサンプリング部が安定して動作せず、この結果サイクルのずれなどが生じて安定したテスト結果を得られないというおそれもある。
【０００８】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、高い信頼性且つ安定したテスト結果を得ることのできる半導体回路及びそのテスト方法を提供することにある。
【課題を解決するための手段】
【０００９】
第１の発明は、半導体回路を対象としている。そして、入力データを処理するための複数のデータ処理部（10）を含むデータ処理手段（11）と、上記複数のデータ処理部（10）での処理によって得られた各データの少なくとも１つを記憶する記憶手段（12）と、上記データ処理手段（11）からの出力データを上記記憶手段（12）へ伝達し、記憶させるための伝達回路（14）とを備えるものである。
【００１０】
第２の発明は、第１の発明において、上記データ処理手段（11）、上記記憶手段（12）および上記伝達回路（14）が、１つの基板上に集積化されるものである。
【００１１】
第３の発明は、第１又は第２の発明において、上記記憶手段（12）に記憶された上記出力データを圧縮する圧縮手段（15）を更に備えるものである。
【００１２】
第４の発明は、第１又は第２の発明において、上記記憶手段（12）に記憶された上記出力データを読み出し、予め用意された期待値データと比較する処理手段（16）を更に備えるものである。
【００１３】
第５の発明は、第４の発明において、上記処理手段（16）は、上記入力データの上記データ処理手段（11）への入力の開始及び終了を制御するための制御手段（30）を更に備えるものである。
【００１４】
第６の発明は、入力データを処理するための複数のデータ処理部（10）を含むデータ処理手段（11）と、上記複数のデータ処理部（10）での処理によって得られた各データの少なくとも１つを記憶する記憶手段（12）と、上記データ処理手段（11）からの出力データを上記記憶手段（12）へ伝達し、記憶させるための伝達回路（14）とを備える半導体回路のテスト方法を対象としている。そして、上記記憶手段（12）に記憶された上記出力データを読み出して、予め用意された期待値データと比較するものである。
【００１５】
第７の発明は、入力データを処理するための複数のデータ処理部（10）を含むデータ処理手段（11）と、上記複数のデータ処理部（10）での処理によって得られた各データの少なくとも１つを記憶する記憶手段（12）と、上記データ処理手段（11）からの出力データを上記記憶手段（12）へ伝達し、記憶させるための伝達回路（14）と、上記記憶手段（12）に記憶された上記出力データを圧縮する圧縮手段（15）とを備える半導体回路のテスト方法を対象としている。そして、上記圧縮手段（15）で圧縮された上記出力データを読み出すものである。
【００１６】
第８の発明は、第６の発明において、予め用意された期待値データを入力可能であり、上記記憶手段（12）に記憶された上記出力データを読み出し、上記期待値データと比較する処理手段（16）を更に備え、上記処理手段（16）に期待値データを入力するものである。
【００１７】
−作用−
上記第１の発明では、半導体回路にデータ処理手段（11）と記憶手段（12）と伝達回路（14）とが設けられる。半導体回路に入力された入力データは、データ処理手段（11）に設けられる複数のデータ処理部（10）で処理される。複数のデータ処理部（10）での処理によって得られた各データのうち少なくとも１つが、記憶手段（12）に記憶される。つまり、あるデータ処理部（10）で処理されたデータは記憶手段（12）に記憶され、この記憶手段（12）に記憶されたデータが他のデータ処理部（10）で処理される。そして、データ処理手段（11）で処理された後の出力データは、伝達回路（14）を通じて伝達され、記憶手段（12）に記憶される。
【００１８】
上記第２の発明では、半導体回路のデータ処理手段（11）と記憶手段（12）と伝達回路（14）とが別々の基板上に設けられるのではなく、これらが１つの基板上に集積化されて設けられる。
【００１９】
上記第３の発明では、半導体回路に圧縮手段（15）が設けられる。記憶手段（12）に記憶された出力データは、この圧縮手段（15）によって圧縮される。つまり、出力データは、圧縮されることによりそのデータ量が減少する。
【００２０】
上記第４の発明では、半導体回路に処理手段（16）が設けられる。記憶手段（12）に記憶された出力データは、上記処理手段（16）に読み出される。処理手段（16）において、読み出された出力データとこの出力データに対して予め用意された期待値データとの比較が行われる。
【００２１】
上記第５の発明では、半導体回路に制御手段（30）が設けられる。データ処理手段（11）へは入力データが入力される一方、この制御手段（30）によって、データ処理手段（11）への入力データの入力の開始及び終了が制御される。
【００２２】
上記第６の発明では、半導体回路に入力された入力データが、データ処理手段（11）に設けられる複数のデータ処理部（10）で処理される。複数のデータ処理部（10）での処理によって得られた各データのうち少なくとも１つが、記憶手段（12）に記憶される。つまり、あるデータ処理部（10）で処理されたデータは記憶手段（12）に記憶され、この記憶手段（12）に記憶されたデータが他のデータ処理部（10）で処理される。そして、データ処理手段（11）で処理された後の出力データは、伝達回路（14）を通じて伝達され、記憶手段（12）に記憶される。
【００２３】
記憶手段（12）に記憶された出力データは、読み出された後に、この出力データに対して予め用意された期待値データと比較される。そして、両者が一致すれば半導体回路は良品と判断され、一致しなければ半導体回路は不良品と判断される。
【００２４】
上記第７の発明では、記憶手段（12）に記憶された出力データが、圧縮手段（15）によって圧縮される。つまり、出力データは、圧縮化されることによりそのデータ量が減少する。圧縮された出力データは、読み出された後に、この出力データに対して予め用意された期待値データと比較される。そして、両者が一致すれば半導体回路は良品と判断され、一致しなければ半導体回路は不良品と判断される。
【００２５】
上記第８の発明では、記憶手段（12）に記憶された出力データが、処理手段（16）に読み出される。処理手段（16）には、上記出力データに対する期待値データが入力される。処理手段（16）において、読み出された出力データと入力された期待値データとが比較される。そして、両者が一致すれば半導体回路は良品と判断され、一致しなければ半導体回路は不良品と判断される。
【発明の効果】
【００２６】
上記第１の発明では、入力データを複数のデータ処理部（10）で処理する一方、データ処理手段（11）での処理によって得られた出力データが伝達回路（14）を通じて記憶手段（12）に記憶される。このため、半導体回路のテストを行う場合に、高速度の出力データを半導体回路から読み出すことなく、記憶手段（12）から順次読み出せばよい。つまり、半導体回路では高速度にデータ処理が行われるものの、出力データが記憶手段（12）に記憶されるため、記憶手段（12）から出力データを少しずつ読み出してテストを行うことができる。従って、本発明によれば、半導体回路を高速に作動させた状態でテストを行うことが可能であり、高い信頼性の半導体回路を提供することができる。
【００２７】
上記第２の発明によれば、データ処理手段（11）と記憶手段（12）と伝達回路（14）とを１つの基板上に集積化することにより、半導体回路のチップ数を削減することができ、コスト削減を図ることができる。また、半導体回路の構造を簡素化できる。
【００２８】
上記第３の発明では、半導体回路の圧縮手段（15）によって出力データの圧縮を行い、出力データのデータ量を減少させている。このため、半導体回路のテストを行う場合には、この圧縮された出力データを読み出せばよく、データ処理量を減らすことができる。従って、本発明によれば、テスト時間が短縮された半導体回路を提供することができる。
【００２９】
上記第４の発明では、半導体回路の処理手段（16）に出力データが読み出され、予め用意された期待値データとの比較が行われる。このため、両者の比較を外部の検査装置で行わずに済み、この分だけ検査装置の構造を簡素化することができる。従って、本発明によれば、小規模の検査装置での検査が可能となり、検査装置のコスト削減を図ることができる。
【００３０】
上記第５の発明では、半導体回路の制御手段（30）によってデータ処理手段（11）への入力データの入力及び終了の制御を行っている。このため、データ処理手段（11）への入力データの入力及び終了の制御を外部の検査装置で行わずに済み、この分だけ検査装置の構造を簡素化することができる。従って、本発明によれば、一層小規模の検査装置での検査が可能となり、検査装置のコストを一層削減することができる。
【００３１】
上記第６の発明では、入力データを複数のデータ処理部（10）で処理する一方、データ処理手段（11）での処理によって得られた出力データが伝達回路（14）を通じて記憶手段（12）に記憶される。このため、高速度の出力データを半導体回路から読み出すことなく、記憶手段（12）から順次読み出せばよい。つまり、半導体回路では高速度にデータ処理が行われるものの、出力データが記憶手段（12）に記憶されるため、記憶手段（12）から出力データを少しずつ読み出して期待値データとの比較を行うことができる。従って、本発明によれば、半導体回路を高速度に作動させた状態でテストを行って安定したテスト結果を得ることができ、テストの信頼性を高めることができる。
【００３２】
上記第７の発明では、半導体回路の圧縮手段（15）で出力データを圧縮し、データ量の減少した出力データを読み出して半導体回路のテストを行っている。従って、本発明によれば、出力データと期待値データとの比較におけるデータ処理量を減らすことができ、半導体回路のテスト時間を短縮することができる。
【００３３】
上記第８の発明では、半導体回路の処理手段（16）において、出力データと入力された期待値データとが比較される。このため、両者の比較を外部の検査装置で行わずに済み、この分だけ検査装置の構造を簡素化することができる。従って、本発明によれば、小規模の検査装置での検査が可能となり、検査装置のコスト削減を図ることができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。本実施形態に係る半導体回路は、ＡＶデコーダを内蔵する半導体回路であって、詳しくはＭＰＥＧデコーダ半導体回路（1）である。
【００３５】
《発明の実施形態１》
図１に示すように、本実施形態の半導体回路（1）は、データ処理手段（11）と、記憶手段である作業用メモリ（12）とが設けられて構成されている。
【００３６】
データ処理手段（11）には、ストリーム処理部ＳＴＲＥＡＭ、デコード処理部ＳＥＴＵＰ、音声出力部ＡＵＤＩＯ、復号処理部ＶＬＤＩＱ、演算部ＩＤＣＴ、動き補償部ＭＣ、画像処理部ＦＩＬＴＥＲおよび画像出力部ＶＯＵＴが設けられ、これらはデータ処理部（10）を構成している。
【００３７】
上記ストリーム処理部ＳＴＲＥＡＭは、入力データである動画像データと音声データとを含むＭＰＥＧストリームを受け取り、これを作業用メモリ（12）へ転送するものである。
【００３８】
上記デコード処理部ＳＥＴＵＰは、ストリーム処理部ＳＴＲＥＡＭが書き込んだデータを作業用メモリ（12）から読み出すとともに、作業用メモリ（12）から読み出したデータを動画像データと音声データとに分離し、このうち動画像データを復号処理部ＶＬＤＩＱ、音声データを音声出力部ＡＵＤＩＯへ転送するものである。
【００３９】
上記音声出力部ＡＵＤＩＯは、デコード処理部ＳＥＴＵＰから転送されてきた音声データを音声信号に変換し、半導体回路（1）の外部へ出力するものである。
【００４０】
上記復号処理部ＶＬＤＩＱは、デコード処理部ＳＥＴＵＰから転送されてきた動画像データの可変長復号および逆量子化を行い、その結果を演算部ＩＤＣＴへ転送するものである。
【００４１】
上記演算部ＩＤＣＴは、復号処理部ＶＬＤＩＱから転送されてきたデータの逆離散コサイン変換を行い、その結果を作業用メモリ（12）へ転送するものである。
【００４２】
上記動き補償部ＭＣは、演算部ＩＤＣＴの処理したデータを作業用メモリ（12）から読み出すとともに、前後フレームの画像データから画像を再構成し、作業用メモリ（12）へ転送するものである。
【００４３】
上記画像処理部ＦＩＬＴＥＲは、動き補償部ＭＣによって再構成された画像を作業用メモリ（12）から読み出すとともに、この画像に対して伸縮処理などを行い、その結果を作業用メモリ（12）へ転送するものである。
【００４４】
上記画像出力部ＶＯＵＴは、画像処理部ＦＩＬＴＥＲの処理したデータを作業用メモリ（12）から読み出し、このデータを映像信号に変換した後、半導体回路（1）の外部へ出力するものである。
【００４５】
作業用メモリ（12）は、ストリーム処理部ＳＴＲＥＡＭで処理されたデータをデコード処理部ＳＥＴＵＰで処理するまでに、演算部ＩＤＣＴで処理されたデータを動き補償部ＭＣで処理するまでに、動き補償部ＭＣで処理されたデータを画像処理部ＦＩＬＴＥＲで処理するまでに、および画像処理部ＦＩＬＴＥＲで処理されたデータを画像出力部ＶＯＵＴから出力するまでに、それぞれ一時的に記憶させておくためのものである。
【００４６】
また、上記作業用メモリ（12）には、記憶領域（13）が設けられている。この記憶領域（13）は、画像出力部ＶＯＵＴや音声出力部ＡＵＤＩＯからの出力データを記憶させておくためのものである。
【００４７】
上記半導体回路（1）には、伝達回路（14）が設けられている。この伝達回路（14）は、画像出力部ＶＯＵＴと記憶領域（13）とに接続されている。画像出力部ＶＯＵＴの映像データは、この伝達回路（14）を通じて伝達され、記憶領域（13）に記憶される。或いは、この伝達回路（14）は、音声出力部ＡＵＤＩＯと記憶領域（13）とに接続されていてもよい。音声出力部ＡＵＤＩＯの音声データは、この伝達回路（14）を通じて伝達され、記憶領域（13）に記憶される。
【００４８】
また、半導体回路（1）のテストを行うにあたって、本実施形態では、半導体回路（1）が良品であるか否かの検査を、該半導体回路（1）の外部に設けられた検査装置（20）によって行う。この検査装置（20）は、記憶領域（13）に記憶された出力データを読み出しできるように構成されている。
【００４９】
上記検査装置（20）には、記憶領域（21）が設けられている。記憶領域（21）内の期待値記憶領域（22）には、半導体回路（1）の出力データに対する期待値データが入力されている。検査装置（20）において、記憶領域（13）に記憶された出力データと、この出力データに対する期待値データとを比較することによって、半導体回路（1）が良品であるか否かの検査が行われる。
【００５０】
−運転動作−
次に、上記半導体回路（1）の運転動作について説明する。尚、図１において、各種の矢印はデータの流れを表す。
【００５１】
（通常動作）
上記半導体回路（1）の通常動作を行う場合に、入力データである動画像データと音声データとを含むＭＰＥＧストリームは、ストリーム処理部ＳＴＲＥＡＭで処理され、作業用メモリ（12）へ転送される。作業用メモリ（12）に書き込まれたデータは、デコード処理部ＳＥＴＵＰに読み出され、動画像データと音声データとに分離される。このうち動画像データは復号処理部ＶＬＤＩＱへ、音声データは音声出力部ＡＵＤＩＯへそれぞれ転送される。
【００５２】
復号処理部ＶＬＤＩＱでは、デコード処理部ＳＥＴＵＰから転送されてきた動画像データの可変長復号および逆量子化が行われ、その結果が演算部ＩＤＣＴへ転送される。演算部ＩＤＣＴにおいて逆離散コサイン変換されたデータは、作業用メモリ（12）へ転送される。作業用メモリ（12）に書き込まれたデータは、動き補償部ＭＣに読み出され、画像の再構成が行われた後、再び作業用メモリ（12）へ転送される。画像処理部ＦＩＬＴＥＲでは、作業用メモリ（12）に書き込まれたデータの伸縮処理などが行われ、その結果が作業用メモリ（12）へ転送される。
【００５３】
画像処理部ＦＩＬＴＥＲで処理されたデータは、作業用メモリ（12）から画像出力部ＶＯＵＴに読み出される。読み出された映像データは、映像信号に変換された後、半導体回路（1）の外部へ出力される。また、デコード処理部ＳＥＴＵＰから音声出力部ＡＵＤＩＯへ転送された音声データは、音声信号に変換された後、半導体回路（1）の外部へ出力される。
【００５４】
（テスト時の動作）
本実施形態における半導体回路（1）のテストとは、半導体回路（1）に対して所望の動作を得られるか検査することを言う。そして、上記半導体回路（1）のテストを行う場合において、複数のデータ処理部（10）では、上記通常動作と同じ動作が行われる。
【００５５】
画像出力部ＶＯＵＴから半導体回路（1）の外部へ出力される映像データは、図１に太線の矢印で示すように、伝達回路（14）を通じて作業用メモリ（12）の記憶領域（13）へ伝達される。伝達された映像データは、この記憶領域（13）に記憶される。
【００５６】
半導体回路（1）外部の検査装置（20）は、記憶領域（13）に記憶された映像データを半導体回路（1）から読み出し、検査装置（20）内の記憶領域（21）に記憶する。検査装置（20）内の期待値記憶領域（22）には、映像データに対する期待値データが予め入力されている。検査装置（20）では、記憶領域（13）から読み出した映像データと、この映像データに対する期待値データとの比較が行われる。そして、両者が一致すれば半導体回路（1）は良品と判断され、一致しなければ半導体回路（1）は不良品と判断される。
【００５７】
尚、音声データのテストを行う場合には、音声出力部ＡＵＤＩＯから半導体回路（1）の外部へ出力される音声データが、図１に破線の矢印で示すように、伝達回路（14）を通じて記憶領域（13）へ伝達される。伝達された音声データは、この記憶領域（13）に記憶される。そして、検査装置（20）において、記憶領域（13）から読み出した音声データと、予め入力された音声データに対する期待値データとの比較が行われる。
【００５８】
−実施形態１の効果−
本実施形態では、入力データを複数のデータ処理部（10）で処理する一方、データ処理手段（11）での処理によって得られた出力データが、伝達回路（14）を通じて作業用メモリ（12）の記憶領域（13）に記憶される。このため、高速度の出力データを半導体回路（1）から読み出すことなく、記憶領域（13）から順次読み出せばよい。つまり、半導体回路（1）では高速度にデータ処理が行われるものの、出力データが記憶領域（13）に記憶されるため、記憶領域（13）から出力データを少しずつ読み出して期待値データとの比較を行うことができる。従って、本実施形態によれば、半導体回路（1）を高速に作動させた状態でテストを行うことが可能であり、高い信頼性の半導体回路（1）を提供することができる。
【００５９】
また、本実施形態では、記憶領域（13）に記憶された高速度の出力データを、記憶領域（13）から順次読み出して半導体回路（1）のテストを行っている。このため、従来には出力データの周波数に応じて検査装置を変更していたものの、異なる周波数の出力データに対して１つの検査装置によってテストを行うことができる。従って、本実施形態によれば、検査装置の汎用性を向上させることができる。
【００６０】
《発明の実施形態２》
本発明の実施形態２は、上記実施形態１において、半導体回路（1）の構成を変更したものである。ここでは、本実施形態について、上記実施形態１と異なる点を説明する。
【００６１】
図２に示すように、本実施形態の半導体回路（1）には、圧縮手段（15）が設けられている。この圧縮手段（15）は、作業用メモリ（12）の記憶領域（13）に記憶された出力データを圧縮するためのものである。
【００６２】
半導体回路（1）のテストを行う場合において、記憶領域（13）に記憶された出力データは、圧縮手段（15）で圧縮される。また、半導体回路（1）外部の検査装置（20）は、圧縮された出力データを半導体回路（1）から読み出し、検査装置（20）内の記憶領域（21）に記憶する。検査装置（20）の期待値記憶領域（22）には、出力データに対する期待値データが圧縮された状態で予め入力されている。検査装置（20）では、半導体回路（1）から読み出した出力データと、この出力データに対する期待値データとの比較が行われる。そして、両者が一致すれば半導体回路（1）は良品と判断され、一致しなければ半導体回路（1）は不良品と判断される。
【００６３】
本実施形態では、半導体回路（1）の圧縮手段（15）で出力データを圧縮し、データ量の減少した出力データを読み出して半導体回路（1）のテストを行っている。従って、本実施形態によれば、出力データと期待値データとの比較におけるデータ処理量を減らすことができ、半導体回路（1）のテスト時間を短縮することができる。
【００６４】
《発明の実施形態３》
本発明の実施形態３は、上記実施形態１において、半導体回路（1）の構成を変更したものである。ここでは、本実施形態について、上記実施形態１と異なる点を説明する。
【００６５】
図３に示すように、本実施形態の半導体回路（1）には、処理手段（16）が設けられている。この処理手段（16）は、作業用メモリ（12）の記憶領域（13）に記憶された出力データを読み出して、出力データに対する期待値データと比較するように構成されている。また、上記処理手段（16）の期待値記憶領域（22）には、半導体回路（1）の出力データに対する期待値データが入力されるようになっている。
【００６６】
本実施形態の半導体回路（1）では、作業用メモリ（12）に期待値入力領域（17）が設けられている。この期待値入力領域（17）には、半導体回路（1）の出力データに対する期待値データが入力されている。尚、この出力データに対する期待値データは、作業用メモリ（12）に入力されるに限らず、半導体回路（1）の内部、又は半導体回路（1）の外部に設けられた記憶装置などに入力されていてもよい。
【００６７】
半導体回路（1）のテストを行う場合において、記憶領域（13）に記憶された出力データは、処理手段（16）に読み出される。これと同時に、期待値入力領域（17）に入力された期待値データが、処理手段（16）に読み出され、期待値記憶領域（22）に記憶される。処理手段（16）では、記憶領域（13）に記憶された出力データと、この出力データに対する期待値データとの比較が行われる。そして、両者が一致すれば半導体回路（1）は良品と判断され、一致しなければ半導体回路（1）は不良品と判断される。
【００６８】
本実施形態では、半導体回路（1）の処理手段（16）に出力データが読み出され、入力された期待値データとの比較が行われる。このため、両者の比較を外部の検査装置で行わずに済み、この分だけ検査装置の構造を簡素化することができる。従って、本実施形態によれば、小規模の検査装置での検査が可能となり、検査装置のコスト削減を図ることができる。
【００６９】
−実施形態３の変形例−
上記実施形態３において、半導体回路（1）の構成を変更してもよい。ここでは、本変形例について、上記実施形態３と異なる点を説明する。
【００７０】
図４に示すように、本変形例の半導体回路（1）には、データ回路（31）と制御手段としての制御回路（30）とが設けられている。データ回路（31）は、データ処理手段（11）への入力データの入力の開始及び終了を行うためのものである。制御回路（30）は、上記データ回路（31）を制御するためのものである。上記制御回路（30）は、処理手段（16）に接続されており、この処理手段（16）から制御回路（30）へ指示が送られるようになっている。
【００７１】
尚、上記データ回路（31）は、半導体回路（1）の外部に設けられていてもよい。この場合、処理手段（16）が何らかの信号を半導体回路（1）の外部へ出力することにより、制御回路（30）を通じてデータ回路（31）の制御が行われる。
【００７２】
半導体回路（1）のテストを行う場合において、処理手段（16）から制御回路（30）へ入力データの入力を開始するよう指示が送られると、制御回路（30）によってデータ回路（31）が制御され、データ処理手段（11）への入力データの入力が開始される。一方、処理手段（16）から制御回路（30）へ入力データの入力を終了するよう指示が送られると、制御回路（30）によってデータ回路（31）が制御され、データ処理手段（11）への入力データの入力が終了する。
【００７３】
本変形例では、半導体回路（1）の制御回路（30）によってデータ処理手段（11）への入力データの入力及び終了の制御を行っている。このため、データ処理手段（11）への入力データの入力及び終了の制御を外部の検査装置で行わずに済み、この分だけ検査装置の構造を簡素化することができる。従って、本変形例によれば、一層小規模の検査装置での検査が可能となり、検査装置のコストを一層削減することができる。
【００７４】
《その他の実施形態》
上記実施形態１〜３において、半導体回路（1）の構成を変更してもよい。上記実施形態では、作業用メモリ（12）とデータ処理手段（11）とが別々の素子として半導体回路（1）に設けられている。これに対し、本変形例では、作業用メモリ（12）とデータ処理手段（11）とが１つの基板上に集積化されている。
【００７５】
本変形例によれば、作業用メモリ（12）とデータ処理手段（11）とを１つの基板上に集積化することにより、半導体回路（1）のチップ数を削減することができ、コスト削減を図ることができる。また、半導体回路（1）の構造を簡素化できる。
【産業上の利用可能性】
【００７６】
以上説明したように、本発明は、半導体回路のテストを容易化するために有用である。
【図面の簡単な説明】
【００７７】
【図１】実施形態１に係る半導体回路のブロック図である。
【図２】実施形態２に係る半導体回路のブロック図である。
【図３】実施形態３に係る半導体回路のブロック図である。
【図４】実施形態３に係る半導体回路のブロック図である。
【図５】従来における半導体集積回路のブロック図である。
【符号の説明】
【００７８】
（10）  データ処理部
（11）  データ処理手段
（12）  記憶手段（作業用メモリ）
（14）  伝達回路
（15）  圧縮手段
（16）  処理手段
（30）  制御手段（制御回路）
【図１】
2005091273.tif 000003
【図２】
2005091273.tif 000004
【図３】
2005091273.tif 000005
【図４】
2005091273.tif 000006
【図５】
2005091273.tif 000007