(57)【要約】【課題】  ブランキング期間を見掛け上長くして、有効表示期間においてソースバスライン電位の変動に起因して生じる画素保持電位の変動による表示不具合を低減する。【解決手段】  アクティブマトリックス型表示装置において、表示部１３を挟んで上下にデータドライバ１１Ａおよび１１Ｂが設けられ、各ソースバスラインは上下に２分割されてそれぞれ上下データドライバに接続されている。各表示領域ＡおよびＢの有効表示期間は、他方の表示領域ＢおよびＡのブランキング期間内に設けられ、各表示領域ＡおよびＢのブランキング期間にはそれぞれの領域のソースバスラインの平均電位が対向電極電位の平均値とほぼ等しくなるように駆動される。【選択図】  図１
2005091781.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素部が表示部に二次元状に配置され、該表示部を複数の表示領域に分割し、該分割した表示領域毎に該画素部に表示電位を供給してこれを保持することにより表示制御を行う表示制御手段を有する表示装置であって、
該表示制御手段は、画素保持電位の変動を抑制するべく、複数の表示領域のうちの少なくとも一つのブランキング期間内に、該少なくとも一つ以外の少なくとも一つには有効表示期間が設けられて表示制御が行われる表示装置。
【請求項２】
前記表示部には、複数のデータ信号線と複数の走査信号線とが交叉して設けられ、該データ信号線と走査信号線との各交叉部毎に画素部が設けられて該複数の画素部がマトリクス状に設けられ、該画素部は、該走査信号線からの走査信号に基づいて、該データ信号線からのデータ信号を画素電極に供給可能とするスイッチング素子と、該スイッチング素子に接続された該画素電極および対向電極間に表示媒体を挟持した画素容量部とを有している請求項１に記載の表示装置。
【請求項３】
前記表示制御手段は、前記データ信号線にデータ信号を選択的に順次供給するデータドライバと、走査信号線に走査信号を選択的に供給するゲートドライバと、該データドライバおよびゲートドライバに表示駆動用の制御信号を供給する制御信号供給回路とを有する請求項２に記載の表示装置。
【請求項４】
前記表示部を挟んで両側にそれぞれデータドライバが設けられ、該データ信号線をその長手方向に２分割し、分割された一方のデータ信号線が一方のデータドライバに接続され、他方のデータ信号線が他方のデータドライバに接続されており、
前記表示制御手段は、
該一方のデータドライバからは、該他方のデータ信号線を含む他方の表示領域のブランキング期間内に該一方のデータ信号線を含む一方の表示領域の有効表示期間が設けられ、かつ、該一方の表示領域のブランキング期間に該一方のデータ信号線の平均電位が前記対向電極の電位の平均値と等しくなるように該一方のデータ信号線に信号を供給し、
該他方のデータドライバからは、該一方の表示領域のブランキング期間内に該他方の表示領域の有効表示期間が設けられ、かつ、該他方の表示領域のブランキング期間に該他方のデータ信号線の平均電位が該対向電極の電位の平均値と等しくなるように該他方のデータ信号線に信号を供給する請求項３に記載の表示装置。
【請求項５】
前記表示制御手段は、前記ブランキング期間において、前記各データ信号線の電位を少なくとも１回以上極性反転させるように制御する請求項４に記載の表示装置。
【請求項６】
前記表示制御手段は、前記ブランキング期間において、前記各データ信号線の電位を１水平走査期間毎に極性反転させるように制御する請求項４に記載の表示装置。
【請求項７】
前記表示制御手段は、前記ブランキング期間において、前記各データ信号線の電位を前記対向電極の電位と等しくするように前記各データドライバから該各データ信号線に信号供給する請求項４に記載の表示装置。
【請求項８】
前記表示制御手段は、前記ブランキング期間において、前記各データ信号線の電位を、有効表示期間において該データ信号線の電位がとり得る最大値と最小値との平均値となるように前記各データドライバから信号供給する請求項４に記載の表示装置。
【請求項９】
前記各表示領域はそれぞれ、前記表示部の１／２の領域である請求項４に記載の表示装置。
【請求項１０】
前記表示制御手段は、前記有効表示期間よりもブランキング期間の長さの方が長くなるように制御する請求項４に記載の表示装置。
【請求項１１】
前記表示制御手段は、前記有効表示期間とブランキング期間とで各データドライバからデータ信号線に供給する信号を切り換えるタイミング制御信号を該各データドライバに供給する請求項４に記載の表示装置。
【請求項１２】
前記表示媒体は液晶材料である請求項２に記載の表示装置。
【請求項１３】
少なくとも前記表示部とデータドライバおよびゲートドライバとが同一基板上に設けられている請求項３に記載の表示装置。
【請求項１４】
複数の画素部が表示部に二次元状に配置され、該表示部を二つの表示領域に分割し、該分割した各表示領域毎に、該画素部の画素電極および対向電極からなる画素容量部に表示電位を供給してこれを保持することにより表示制御を行う表示装置の駆動方法であって、
表示部を挟んで両側にそれぞれデータドライバが設けられ、データ信号線をその長手方向に２分割し、分割された一方のデータ信号線が一方のデータドライバに接続され、他方のデータ信号線が他方のデータドライバに接続され、
該一方のデータドライバからは、該他方のデータ信号線を含む他方の表示領域のブランキング期間内に該一方のデータ信号線を含む一方の表示領域の有効表示期間が設けられ、かつ、該一方の表示領域のブランキング期間に該一方のデータ信号線の平均電位が該対向電極の電位の平均値と等しくなるように該一方のデータ信号線に信号を供給し、
該他方のデータドライバからは、該一方の表示領域のブランキング期間内に該他方の表示領域の有効表示期間が設けられ、かつ、該他方の表示領域のブランキング期間に該他方のデータ信号線の平均電位が該対向電極の電位の平均値と等しくなるように、該他方のデータ信号線に信号を供給する表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば携帯電話装置、液晶テレビジョンおよびパーソナルコンピュータなどの表示画面部に用いられるアクティブマトリックス型液晶表示装置などの表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
この種の従来のアクティブマトリックス型表示装置として、アクティブマトリックス型液晶表示装置について説明する。
【０００３】
図９は、従来のアクティブマトリックス型液晶表示装置の要部構成例を示すブロック図である。
【０００４】
図９に示すように、アクティブマトリックス型液晶表示装置１００は、ガラス基板または石英基板などの透明基板上に、データドライバ１０１、ゲートドライバ１０２および表示部１０３を有している。
【０００５】
データドライバ１０１には、制御信号としてスタートパルスＳＰＳとクロック信号ＣＫＳが入力され、さらに映像信号Ｖｉｄｅｏ入力されている。
【０００６】
ゲートドライバ１０２には、制御信号としてスタートパルスＳＰＧおよびクロック信号ＣＫＧなどが入力されている。
【０００７】
表示部１０３は、互いに交叉（直交）する複数のデータ信号線としてのソースバスラインＳｂｕｓ１、Ｓｂｕｓ２、・・・Ｓｂｕｓｎと複数の走査信号線としてのゲートバスラインＧ１、Ｇ２、・・・Ｇｍとが配設され、これらのソースバスラインＳｂｕｓとゲートバスラインＧの各交叉部近傍位置毎に、薄膜トランジスタ１０４（以下、ＴＦＴ１０４という）と、これに接続された画素容量１０５が設けられている。これらのＴＦＴ１０４および画素容量１０５は、画素部としてマトリクス状に複数配設されている。
【０００８】
即ち、各ＴＦＴ１０４のゲート端子はそれぞれ、ゲートドライバ１０２の信号出力部に繋がるゲートバスラインＧ１、Ｇ２、・・・Ｇｎにそれぞれ接続されている。また、各ＴＦＴ１０４のソース端子はそれぞれ、データドライバ１０１の信号出力部に繋がるソースバスラインＳｂｕｓ１、Ｓｂｕｓ２、・・・Ｓｂｕｓｎにそれぞれ接続されている。さらに、各ＴＦＴ１０４のドレイン端子はそれぞれ、透明電極からなる画素電極とその対向電極とに挟持された表示媒体としての液晶容量と、図示しない補助容量（保持容量）とからなる画素容量１０５にそれぞれ接続されている。
【０００９】
データドライバ１０１は、図１０に示すように、入力される制御信号スタートパルスＳＰＳおよび駆動信号ＣＫＳに基づいてサンプリング信号Ｓａｍ１、Ｓａｍ２・・・Ｓａｍｎを順次出力するサンプリングパルス生成回路１０１ａと、サンプリングパルス生成回路１０１ａから出力されるサンプリング信号Ｓａｍ１、Ｓａｍ２・・・Ｓａｍｎがそれぞれ入力され、各サンプリング信号Ｓａｍに基づいて、入力された映像信号Ｖｉｄｅｏを順次サンプリングするサンプリング回路１０１ｂとを有している。
【００１０】
以下に、このように構成された従来のアクティブマトリックス型液晶表示装置１００の動作について説明する。
【００１１】
図１１は、図９の従来のアクティブマトリックス型液晶表示装置１００の要部における信号波形図である。
【００１２】
図１１に示すように、まず、データドライバ１０１を構成するサンプリングパルス生成回路１０１ａに制御信号であるスタートパルスＳＰＳおよびクロック信号ＣＫＳが入力されると、サンプリングパルス生成回路１０１ａから、映像信号Ｖｉｄｅｏを順次サンプリングするために、サンプリングパルスＳａｍ１、Ｓａｍ２・・・Ｓａｍｎがクロック信号ＣＫＳに従ってサンプリング回路１０１ｂに順次出力される。
【００１３】
このようにして、データドライバ１０１を構成するサンプリング回路１０１ｂには、映像信号Ｖｉｄｅｏが順次入力されており、上記サンプリングパルスＳａｍ１、Ｓａｍ２・・・Ｓａｍｎによって、サンプリング回路１０１ｂおよび表示部１０３を構成するソースバスラインＳｂｕｓ１、Ｓｂｕｓ２、・・・Ｓｂｕｓｎの容量をホールド容量（図９のＣｂｕｓ１、Ｃｂｕｓ２・・・Ｃｂｕｓｎ）とするサンプルホールド回路が形成されている。このホールド容量であるソースバスライン容量（図１のＣｂｕｓ１、Ｃｂｕｓ２・・・Ｃｂｕｓｎ）に対して、入力された映像信号Ｖｉｄｅｏを順次サンプリングした各表示画像データがそれぞれ書き込まれる。
【００１４】
各サンプリングパルスＳａｍ１、Ｓａｍ２・・・Ｓａｍｎによってそれぞれ、各ソースバスラインＳｂｕｓ１、Ｓｂｕｓ２、・・・Ｓｂｕｓｎに各表示画像データが順次書き込まれ、さらに、ゲートドライバ１０２の信号出力部に繋がるゲートバスラインＧｎは、アクティブ（Ｈｉレベル）になる。ゲートバスラインＧｎに接続されたＴＦＴ１０４を介してソースバスラインＳｂｕｓ１、Ｓｂｕｓ２、・・・Ｓｂｕｓｎにそれぞれ書き込まれた各表示画像データが、表示部１０３を構成するその行（選択されたゲートバスラインの行；１水平走査期間分）の複数の画素容量１０５に順次格納されていく。
【００１５】
以上のようにして、１水平走査期間分の各表示画像データのサンプリングが終了し、各画素容量１０５に表示画像データが書き込まれた後、そのゲートバスラインＧｎは非アクティブ（Ｌｏｗレベル、Ｇｎが非アクティブとなると、次はＧｎ＋１がアクティブとなる）になり、さらに、次のフレーム期間の表示画像データが書き込まれるまでの間、各画素容量１０５に書き込まれた表示画像データが保持される。
【００１６】
これと同様の動作が、ゲートバスラインＧ２、・・・Ｇｍで繰り返されることにより、液晶表示装置の表示部１０３において１フレーム分の画像表示が行われる。
【００１７】
このように構成された液晶表示装置において、表示部１０３の画素容量１０５のうち液晶容量を構成する液晶分子は、直流電圧が長時間印加されると分極を起こして特性が劣化する。このため、一般に、液晶容量に印加される電圧は、交流電圧波形とされている。
【００１８】
図１２は、１水平走査期間で極性反転される場合（１Ｈ反転駆動時）に、データドライバ１０１に入力される映像信号Ｖｉｄｅｏの一例を示す映像信号波形図である。
【００１９】
図１２に示すように、映像信号Ｖｉｄｅｏでは、もともとの映像信号が、１水平期間毎に対向電極電位Ｖｃを中心として正極性と負極性とに切り換えられている。また、その振幅（ＶｐとＶｎの電圧差）も液晶の特性に合わせて振幅Ｖから増幅されたものとなっている。
【００２０】
このような駆動動作により、アクティブマトリックス型液晶表示装置１００の画像表示が行われる。ここで、図１２に示すような１Ｈ反転駆動時において、画素容量１０５に書き込まれている表示画像データ、即ち画素容量１０５の保持電位について考察する。
【００２１】
図１３に示すように、縦方向（列方向）に隣接する画素Ｐｉｘ（ｘ、ｙ）およびＰｉｘ（ｘ、ｙ＋１）の画素容量Ｃｐｉｘに、１Ｈ反転されているソースバスラインＳｂｕｓｘの表示画像データＶｐおよびＶｎ（ＶｐとＶｎとは極性が異なるが、対向電極電位Ｖｃからは同じ電圧振幅の表示画像データである）を書き込んだ場合について、画素Ｐｉｘ（ｘ、ｙ）およびＰｉｘ（ｘ、ｙ＋１）の画素電位波形を図１４に示している。
【００２２】
図１４には、縦方向（列方向）に隣接する画素部（１）のＰｉｘ（ｘ、ｙ）および画素部（２）のＰｉｘ（ｘ、ｙ＋１）の画素電位波形とソースバスラインＳｂｕｓｘの電位波形とが示されている。
【００２３】
アクティブマトリックス型液晶表示装置１００において、表示部１０３を構成するＴＦＴ１０４のドレイン端子Ｄには、図１３に示すように、画素容量Ｃｐｉｘ（画素容量１０５）以外に、ＴＦＴ１０４のドレイン端子ＤとソースバスラインＳｂｕｓとの間の寄生容量Ｃｓｄ、およびＴＦＴ１０４のドレイン端子とゲートバスラインとの間の寄生容量Ｃｇｄが存在する。ここで、画素部Ｐｉｘ（ｘ、ｙ）および画素部Ｐｉｘ（ｘ、ｙ＋１）の画素容量Ｃｐｉｘに表示画像データＶｐおよびＶｎが書き込まれた後の画素容量は、ＴＦＴ１０４がＯＦＦ状態になっているため、フローティング状態にある。
【００２４】
このため、画素容量の保持電位は、１水平走査期間毎のソースバスラインＳｂｕｓｘおよびＳｂｕｓｘ＋１の電位変化（Ｖｐ−Ｖｎ）による影響を受けて、ΔＶだけ変動する。ここでΔＶは、凡そ、
ΔＶ＝（Ｖｐ−Ｖｎ）×（Ｃｓｄ＋Ｃｓｄ）／（Ｃｐｉｘ＋Ｃｓｄ＋Ｃｓｄ＋Ｃｇｄ）
となる。
【００２５】
１フレームの表示期間が終了して、垂直ブランキング期間になると、フレームの最終水平走査期間におけるソースバスラインＳｂｕｓｘの電位（図１４の場合はＶｎの電位）が、次のフレームの表示期間が始まるまで保持される。このため、列方向に隣接する画素部Ｐｉｘ（ｘ、ｙ）および画素部Ｐｉｘ（ｘ、ｙ＋１）における画素容量Ｃｐｉｘの保持電位は、対向電極電位Ｖｃから見ると、ΔＶだけ正極性と負極性とで偏った表示画像データが保持されることになる。
【００２６】
このような不具合は、表示部１０３を構成する各画素部に存在する寄生容量Ｃｓｄを介して、表示期間におけるソースバスラインＳｂｕｓの電位変動によって画素保持電位が影響を受けることにより生じる。
【００２７】
また、これ以外に、図１３に示すように、各画素部を構成するＴＦＴ１０４からの漏れ電流Ｉｏｆｆによって画素保持電位が低下することによる不具合も存在する。
【００２８】
上記説明のように、フレームの最終水平走査期間が終了した時点から次のフレームの表示期間が始まるまでの期間である垂直ブランキング期間において、列方向に隣接する画素部Ｐｉｘ（ｘ、ｙ）および画素部Ｐｉｘ（ｘ、ｙ＋１）における各画素容量Ｃｐｉｘの保持電位とソースバスラインＳｂｕｓｘの電位との関係について見ると、図１４に示すように、各画素部Ｐｉｘ（ｘ、ｙ）の画素保持電位とソースバスラインＳｂｕｓｘの電位にはＶｐ−ΔＶ−Ｖｎの電位差が発生している。このため、画素部を構成するＴＦＴ１０４からの漏れ電流Ｉｏｆｆが垂直ブランキング期間に流れ、画素保持電位が低下することになる。
【００２９】
一方、画素部Ｐｉｘ（ｘ、ｙ＋１）における画素容量Ｃｐｉｘの保持電位とソースバスラインＳｂｕｓｘの電位には、図１４に示すように電位差が存在しない。このため、画素部を構成するＴＦＴ１０４の漏れ電流Ｉｏｆｆが垂直ブランキング期間に流れず、画素保持電位の低下は発生しない。
【００３０】
以上に説明したようなソースバスラインＳｂｕｓの電位変動を受けて、画素部の寄生容量Ｃｓｄおよび画素部を構成するＴＦＴ１０４からの漏れ電流Ｉｏｆｆに起因して発生する画素保持電位の低下という不具合は、画素部Ｐｉｘ（ｘ、ｙ）および画素部Ｐｉｘ（ｘ、ｙ＋１）における画素容量Ｃｐｉｘの保持電位に限らず、１ゲートバスラインに繋がる全ての画素毎に発生する。よって、例えば中間調のベタ表示を行った場合に、１水平ライン毎に表示画像に濃淡が発生するなどの不具合が発生することになる。
【００３１】
このような不具合を低減する従来技術として、例えば、特許文献１〜３には、図１５〜１７に示すように、ブランキング期間において、ソースバスライン電位の平均的な電圧が概ね対向電圧Ｖｃの値になるように、ソースバスラインに電位を与えることにより、上記不具合を軽減する方法が提案されている。
【００３２】
図１５では、垂直ブランキング期間においては、ソースバスラインＳｂｕｓｘの電位が対向電圧Ｖｃとされている。このとき、垂直ブランキング期間において、画素部Ｐｉｘ（ｘ、ｙ）の画素保持電位とソースバスラインＳｂｕｓｘの電位にはＶｐ−ΔＶ／２−Ｖｃの電位差が発生し、画素部Ｐｉｘ（ｘ、ｙ＋１）の画素保持電位とソースバスラインＳｂｕｓｘの電位にはＶｃ＋ΔＶ／２−Ｖｎの電位差が発生する。よって、垂直ブランキング期間において、上述したような画素部の寄生容量ＣｓｄおよびＴＦＴ１０４の漏れ電流に起因して発生する画素保持電位の低下を少なくすると共に、画素保持電位の低下が１水平ライン毎に偏って生じることを防ぐことができる。
【００３３】
図１６では、垂直ブランキング期間において、ソースバスラインＳｂｕｓｘの電位が１水平走査期間毎にＶｐとＶｎとの間で極性反転され、平均すると対向電圧電圧Ｖｃになっている。このとき、垂直ブランキング期間において、画素部Ｐｉｘ（ｘ、ｙ）の画素保持電位は１水平走査期間毎にＶｐとＶｐ−ΔＶとの間で交互に変化し、ソースバスラインＳｂｕｓｘの電位との電位差は１水平走査期間毎に０とＶｐ−ΔＶ−Ｖｎとの間で交互に変化する。また、画素部Ｐｉｘ（ｘ、ｙ＋１）の画素保持電位は１水平走査期間毎にＶｎ＋ΔＶとＶｎとの間で交互に変化し、ソースバスラインＳｂｕｓｘの電位との電位差は１水平走査期間毎にＶｐ＋ΔＶ−Ｖｎと０との間で交互に変化する。よって、垂直ブランキング期間において、上述したような画素部の寄生容量ＣｓｄおよびＴＦＴ１０４の漏れ電流に起因して発生する画素保持電位の低下を少なくすると共に、画素保持電位の低下が１水平ライン毎に偏って生じることを防ぐことができる。
【００３４】
図１７では、垂直ブランキング期間において、ソースバスライン電位がＶｐからＶｎに１回極性反転され、平均して対向電圧Ｖｃ（対向電極電圧）となっている。このとき、垂直ブランキング期間において、画素部Ｐｉｘ（ｘ、ｙ）の画素保持電位はＶｐからＶｐ−ΔＶに変化し、ソースバスラインＳｂｕｓｘの電位との電位差は０からＶｐ−ΔＶ−Ｖｎに変化する。また、画素部Ｐｉｘ（ｘ、ｙ＋１）の画素保持電位はＶｎ＋ΔＶからＶｎに変化し、ソースバスラインＳｂｕｓｘの電位との電位差はＶｐ＋ΔＶ−Ｖｎから０に変化する。よって、垂直ブランキング期間において、上述したような画素の寄生容量ＣｓｄおよびＴＦＴの漏れ電流に起因して発生する画素保持電位の低下を少なくすると共に、画素保持電位の低下が１水平ライン毎に偏って生じることを防ぐことができる。
【特許文献１】特開平５−３１３６０７号公報
【特許文献２】特開２００１−２０２０６６号公報
【特許文献３】特開２００２−４０９９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００３５】
しかしながら、上記特許文献１〜３に提案されている従来技術を用いても、以下に示すような課題が残ることになる。
【００３６】
例えば、図１８に示すような中間調ベタ表示画面に１水平ライン毎に黒／中間調の表示を行う場合について、画素部（１）の（ｘ、ｙ）、画素部（２）の（ｘ、ｙ＋１）、画素（１）’の（ｘ＋１、ｙ）および画素部（２）’の（ｘ＋１、ｙ＋１）の電位について考察する。
【００３７】
画素部（１）の（ｘ、ｙ）および画素部（２）の（ｘ、ｙ＋１）の電位は、図１８に示すように、それぞれの画素部の書き込みタイミングにおいて中間調電位ＶＭｐおよびＶＭｎに充電された後、ソースバスラインＳｂｕｓｘの電位変動によってΔＶＭだけ変動される。
【００３８】
一方、画素部（１）’の（ｘ＋１、ｙ）および画素（２）’の（ｘ＋１、ｙ＋１）の電位は、図１８に示すように、それぞれの各画素部の書き込みタイミングにおいて中間調電位ＶＭｐおよびＶＭｎに充電された後、ソースバスラインＳｂｕｓｘ＋１の電位変動によってΔＶＭおよびΔＶ’だけ変動される。
【００３９】
ここで、ΔＶＭおよびΔＶ’は
ΔＶＭ＝（ＶＭｐ−ＶＭｎ）×（Ｃｓｄ＋Ｃｓｄ）／（Ｃｐｉｘ＋Ｃｓｄ＋Ｃｓｄ＋Ｃｇｄ）
ΔＶ’＝（ＶＭｐ−Ｖｎ）×（Ｃｓｄ＋Ｃｓｄ）／（Ｃｐｉｘ＋Ｃｓｄ＋Ｃｓｄ＋Ｃｇｄ）
となる。
【００４０】
本来、画素部（１）および画素部（２）と画素部（１）’および画素部（２）’とは、同一の画素電位（表示情報）となるべきであるところ、異なる画素電位となり、画素部（１）および画素部（２）と画素部（１）’および画素部（２）’との境界で、縦方向にクロストークが発生することになる。
【００４１】
このように、画素電位の変動量は、表示期間におけるソースバスラインの電位変動の状態により決定されるものであり、表示期間のソースバスライン電位は、種々の値をとり得る。
【００４２】
したがって、ソースバスラインの平均電位を、対向電極電位Ｖｃに対して常に等しい状態とすることはできず、偏りが生じるため、それに合わせて画素保持電位も偏ることになり、上記縦クロストークが発生する。
【００４３】
このような縦クロストークは、表示期間におけるソースバスラインの電位変動によって、画素保持電位が変動することにより発生するものである。よって、上記特許文献１〜３に開示されているように、垂直ブランキング期間においてソースバスラインの平均的な電位が概ね対向電圧Ｖｃの値になるように制御する従来技術では、防ぐことができない不具合である。
【００４４】
一般に、垂直期間に占める表示期間とブランキング期間とを比較すると、
表示期間  >>  ブランキング期間
となっている。
【００４５】
したがって、上記特許特許文献１〜３に開示されている従来技術によって画素電位の変動低減効果を期待することができる期間（ブランキング期間）に対して、表示期間が長く、表示期間におけるソースバスラインの電位変動が画像表示に与える影響は大きいと考えられる。
【００４６】
このような不具合を低減する方法として、図１９に示すように、映像信号Ｖｉｄｅｏのブランキング期間を伸長させて、ソースバスラインの電位変動により画素部の保持電位が影響を受ける期間（有効表示期間）を短くする方法が考えられる。
【００４７】
しかしながら、このような方法を用いる場合には、映像信号Ｖｉｄｅｏのブランキング期間を伸長させるために液晶表示装置の駆動回路にメモリが別途必要になるなど、液晶表示装置駆動用の周辺回路に対する負荷が大幅に増え、製造コストが増加するという問題がある。
【００４８】
また、図１９に示すように、映像信号Ｖｉｄｅｏのブランキング期間を伸長させた分だけ、有効表示期間は短縮されるため、データドライバにおける映像信号のサンプリング期間もそれに応じて短くなり、データドライバの動作速度を従来に比べて速くする必要がある。このため、動作周波数を増加させた分だけデータドライバの消費電力が増加し、さらにはデータドライバの動作速度を十分に確保することができないなどの不具合も発生することになる。
【００４９】
本発明は、上記従来の問題を解決するもので、周辺回路の負荷やデータドライバの消費電力の増加、データドライバの動作速度の高速化などを行うことなく、画素保持電位の保持期間であるブランキング期間を見掛け上長くすることにより、有効表示期間におけるソースバスライン電位の変動に起因する画素保持電位の変動を低減できる表示装置およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００５０】
本発明の表示装置は、複数の画素部が表示部に二次元状に配置され、該表示部を複数の表示領域に分割し、該分割した表示領域毎に該画素部に表示電位を供給してこれを保持することにより表示制御を行う表示制御手段を有する表示装置であって、該表示制御手段は、画素保持電位の変動を抑制するべく、複数の表示領域のうちの少なくとも一つのブランキング期間内に、該少なくとも一つ以外の少なくとも一つには有効表示期間が設けられて表示制御が行われており、そのことにより上記目的が達成される。
【００５１】
また、好ましくは、本発明の表示装置における表示部には、複数のデータ信号線と複数の走査信号線とが交叉して設けられ、該データ信号線と走査信号線との各交叉部毎に画素部が設けられて該複数の画素部がマトリクス状に設けられ、該画素部は、該走査信号線からの走査信号に基づいて、該データ信号線からのデータ信号を画素電極に供給可能とするスイッチング素子と、該スイッチング素子に接続された該画素電極および対向電極間に表示媒体を挟持した画素容量部とを有している。
【００５２】
さらに、好ましくは、本発明の表示装置における表示制御手段は、前記データ信号線にデータ信号を選択的に順次供給するデータドライバと、走査信号線に走査信号を選択的に供給するゲートドライバと、該データドライバおよびゲートドライバに表示駆動用の制御信号を供給する制御信号供給回路とを有する。
【００５３】
さらに、好ましくは、本発明の表示装置において、表示部を挟んで両側にそれぞれデータドライバが設けられ、該データ信号線をその長手方向に２分割し、分割された一方のデータ信号線が一方のデータドライバに接続され、他方のデータ信号線が他方のデータドライバに接続されており、前記表示制御手段は、該一方のデータドライバからは、該他方のデータ信号線を含む他方の表示領域のブランキング期間内に該一方のデータ信号線を含む一方の表示領域の有効表示期間が設けられ、かつ、該一方の表示領域のブランキング期間に該一方のデータ信号線の平均電位が前記対向電極の電位の平均値と等しくなるように該一方のデータ信号線に信号を供給し、該他方のデータドライバからは、該一方の表示領域のブランキング期間内に該他方の表示領域の有効表示期間が設けられ、かつ、該他方の表示領域のブランキング期間に該他方のデータ信号線の平均電位が該対向電極の電位の平均値と等しくなるように該他方のデータ信号線に信号を供給する。
【００５４】
さらに、好ましくは、本発明の表示装置における表示制御手段は、前記ブランキング期間において、前記各データ信号線の電位を少なくとも１回以上極性反転させるように制御する。
【００５５】
さらに、好ましくは、本発明の表示装置における表示制御手段は、前記ブランキング期間において、前記各データ信号線の電位を１水平走査期間毎に極性反転させるように制御する。
【００５６】
さらに、好ましくは、本発明の表示装置における表示制御手段は、前記ブランキング期間において、前記各データ信号線の電位を前記対向電極の電位と等しくするように前記各データドライバから該各データ信号線に信号供給する。
【００５７】
さらに、好ましくは、本発明の表示装置における表示制御手段は、前記ブランキング期間において、前記各データ信号線の電位を、有効表示期間において該データ信号線の電位がとり得る最大値と最小値との平均値となるように前記各データドライバから信号供給する。
【００５８】
さらに、好ましくは、本発明の表示装置における各表示領域はそれぞれ、前記表示部の１／２の領域である。
【００５９】
さらに、好ましくは、本発明の表示装置における表示制御手段は、前記有効表示期間よりもブランキング期間の長さの方が長くなるように制御する。
【００６０】
さらに、好ましくは、本発明の表示装置における表示制御手段は、前記有効表示期間とブランキング期間とで各データドライバからデータ信号線に供給する信号を切り換えるタイミング制御信号を該各データドライバに供給する。
【００６１】
さらに、好ましくは、本発明の表示装置における表示媒体は液晶材料である。
【００６２】
さらに、好ましくは、本発明の表示装置において、少なくとも前記表示部とデータドライバおよびゲートドライバとが同一基板上に設けられている。
【００６３】
本発明の表示装置の駆動方法は、複数の画素部が表示部に二次元状に配置され、該表示部を二つの表示領域に分割し、該分割した各表示領域毎に、該画素部の画素電極および対向電極からなる画素容量部に表示電位を供給してこれを保持することにより表示制御を行う表示装置の駆動方法であって、表示部を挟んで両側にそれぞれデータドライバが設けられ、データ信号線をその長手方向に２分割し、分割された一方のデータ信号線が一方のデータドライバに接続され、他方のデータ信号線が他方のデータドライバに接続され、該一方のデータドライバからは、該他方のデータ信号線を含む他方の表示領域のブランキング期間内に該一方のデータ信号線を含む一方の表示領域の有効表示期間が設けられ、かつ、該一方の表示領域のブランキング期間に該一方のデータ信号線の平均電位が該対向電極の電位の平均値と等しくなるように該一方のデータ信号線に信号を供給し、該他方のデータドライバからは、該一方の表示領域のブランキング期間内に該他方の表示領域の有効表示期間が設けられ、かつ、該他方の表示領域のブランキング期間に該他方のデータ信号線の平均電位が該対向電極の電位の平均値と等しくなるように、該他方のデータ信号線に信号を供給しており、そのことにより上記目的が達成される。
【００６４】
上記構成により、以下に、本発明の作用について説明する。
【００６５】
本発明にあっては、表示部を構成するデータ信号線（ソースバスライン）が、表示部を挟んで両側（例えば上下）に配置されたデータドライバの方向に分割され、分割された各々のソースバスラインが例えば上側データドライバと下側データドライバに接続されて駆動される。
【００６６】
表示部の領域を二つに分割した一方（例えば上側）のデータ信号線（ソースバスライン）を含む一方の表示領域の有効表示期間は、他方（例えば下側）のソースバスラインを含む他方の表示領域のブランキング期間内であり、その下側のソースバスラインの平均電位が、対向電極電位Ｖｃの平均値とほぼ等しくなるように駆動される。また、例えば下側のソースバスラインを含む表示領域の有効表示期間は、例えば上側のソースバスラインを含む一方の表示領域のブランキング期間内であり、その上側のソースバスラインの平均電位が、対向電極電位Ｖｃの平均値とほぼ等しくなるように駆動される。
【００６７】
有効表示期間においては、ソースバスライン電位の変動の影響により画素寄生容量Ｃｓｄを介して発生する画素保持電位の変動、および画素保持電位とソースバスラインとの電位差によりＴＦＴの漏れ電流Ｉｏｆｆによって発生する画素保持電位の減少が発生する。
【００６８】
一般に、１垂直期間における垂直ブランキング期間は、有効表示期間と比較して、非常に短い。よって、特許文献１〜３に記載されている従来技術のように、ブランキング期間（垂直ブランキング期間）にソースバスラインの平均電位を対向電極電位とほぼ等しくする方法では、画素保持電位の低下防止を行える期間が短くその効果も少ないものであった。
【００６９】
これに対して、本発明によれば、従来技術のように、液晶表示装置駆動用の周辺回路にメモリを設けたり、データドライバの動作速度を高速化することなく、両表示領域におけるブランキング期間を伸ばすことが可能となる。したがって、画素保持電位の変動や減少が発生する期間（有効表示期間）を短くすることができるため、従来のように、周辺回路の負荷やデータドライバの消費電力の増加、データドライバの動作速度の高速化などを行うことなく、有効表示期間におけるソースバスライン電位の変動に起因する画素保持電位の変動を低減することができて、１水平ライン毎の濃淡や縦クロストークなどの不具合を低減することができる。
【発明の効果】
【００７０】
本発明によれば、表示部を構成するデータ信号線（ソースバスライン）を含む表示領域例えば上下に分割して、一方のソースバスラインを用いて画像表示を行っている期間（有効表示期間）、他方のソースバスラインの平均電位を対向電極電位とほぼ等しくすることにより、従来のように表示装置を駆動する周辺回路に専用メモリなどを設けることなく、また、データドライバの動作速度を高速化することもなく、分割された各々の画像表示領域のブランキング期間を従来よりも長く確保することができる。
【００７１】
これにより、有効表示期間における画素寄生容量Ｃｓｄおよび画素部を構成するＴＦＴの漏れ電流Ｉｏｆｆに起因して、ソースバスラインの電位変動による画素保持電位の低下が発生し、縦クロストークや１水平ライン毎の濃淡などの表示不具合が生じることを改善することができる。
【発明を実施するための最良の形態】
【００７２】
以下に、本発明の表示装置およびその駆動方法の実施形態１，２を、アクティブマトリックス型液晶表示装置およびその駆動方法に適用した場合について、図面を参照しながら説明する。
【００７３】
（実施形態１）
図１は、本発明のアクティブマトリックス型液晶表示装置の実施形態１における要部構成を示すブロック図である。
【００７４】
図１に示すように、アクティブマトリックス型液晶表示装置１０は、ガラスまたは石英基板などの透明基板上にデータドライバ１１Ａおよび１１Ｂと、ゲートドライバ１２と、表示部１３とが形成されている。データドライバ１１Ａおよび１１Ｂは、表示部１３を中央部に挟みで上下に配置されており、表示部１３の左側にゲートドライバ１２が配置されている。これらのデータドライバ１１Ａおよび１１Ｂと、ゲートドライバ１２と、図示しないが、データドライバ１１Ａおよび１１Ｂとゲートドライバ１２に表示駆動用の各種の制御信号を供給する制御信号供給回路とから表示制御手段が構成されている。
【００７５】
表示部１３を構成するソースバスラインＳｂｕｓＡ（ＳｂｕｓＡ１、ＳｂｕｓＡ２、・・・ＳｂｕｓＡｎ）およびＳｂｕｓＢ（ＳｂｕｓＢ１、ＳｂｕｓＢ２、・・・ＳｂｕｓＢｎ）は、従来の液晶表示装置１００では１本であるソースバスラインが、ゲートバスラインＧｍ／２とゲートバスラインＧｍ／２＋１との間で上下（表示領域ＡおよびＢ）に２分割されて配置されている。それ以外の構成は、図９に示す従来の液晶表示装置１００の場合と同様であり、表示領域Ａにおいては、複数のデータ信号線としてのソースバスラインＳｂｕｓＡ（ＳｂｕｓＡ１、ＳｂｕｓＡ２、・・・ＳｂｕｓＡｎ）と、複数の走査信号線としてのゲートバスラインＧ１、Ｇ２、・・・Ｇｍ／２とが互いに交叉（または直交）して配置されている。また、表示領域Ｂにおいては、複数のデータ信号線としてのソースバスラインＳｂｕｓＡＢ（ＳｂｕｓＢ１、ＳｂｕｓＢ２、・・・ＳｂｕｓＢｎ）と、複数の走査信号線としてのゲートバスラインＧｍ／２＋１、Ｇ２ｍ／２＋２、・・・Ｇｍとが互いに交叉（または直交）して配置されている。両バスラインの各交叉部近傍位置には、複数の薄膜トランジスタ（ＴＦＴ；図示せず）がマトリックス状に設けられている。各ＴＦＴのゲート端子は、ゲートドライバ１２の信号出力部から繋がるゲートバスラインＧ１、Ｇ２、・・・Ｇｎのいずれかに接続されている。表示領域Ａでは、各ＴＦＴのソース端子は、データドライバ１１Ａの信号出力部から繋がるソースバスラインＳｂｕｓＡ１、ＳｂｕｓＡ２、・・・ＳｂｕｓＡｎのいずれかに接続されている。また、表示領域Ｂでは、各ＴＦＴのソース端子は、データドライバ１１Ｂの信号出力部から繋がるソースバスラインＳｂｕｓＢ１、ＳｂｕｓＢ２、・・・ＳｂｕｓＢｎのいずれかに接続されている。さらに、各ＴＦＴのドレイン端子は、透明電極からなる画素電極とその対向電極とに挟持された表示媒体としての液晶容量と、図示しない補助容量とを有する画素容量（図示せず）に接続されている。
【００７６】
表示部１３において、表示領域ＡおよびＢのそれぞれに分割されたソースバスラインＳｂｕｓＡｎおよびＳｂｕｓＢｎはそれぞれ、各データドライバＡおよびＢにそれぞれ接続されている。一方のデータドライバ１１Ａには、制御信号であるスタートパルスＳＰＳとクロック信号ＣＫＳ、有効表示期間にデータ信号となる映像信号Ｖｉｄｅｏ、ブランキング期間に、ソースバスラインに印加される信号となる信号Ｖｐｒ、このソースバスラインに印加される信号を映像信号Ｖｉｄｅｏから信号Ｖｐｒに切り換えるタイミングを制御する信号ＰｒｅｃｔｌＡが入力されている。また、他方のデータドライバ１１Ｂには、制御信号であるスタートパルスＳＰＳとクロック信号ＣＫＳ、有効表示期間にデータ信号となる映像信号Ｖｉｄｅｏ、ブランキング期間に、ソースバスラインに印加される信号となる信号Ｖｐｒ、このソースバスラインに供給される信号を映像信号Ｖｉｄｅｏから信号Ｖｐｒに切り換えるタイミングを制御する信号ＰｒｅｃｔｌＢが入力されている。
【００７７】
また、表示部１３のゲートバスラインＧ１、Ｇ２・・・Ｇｍは、ゲートドライバ１２に接続されている。ゲートドライバ１２には、制御信号であるスタートパルスＳＰＧおよびクロック信号ＣＫＧが入力されている。
【００７８】
このアクティブマトリックス型液晶表示装置１０において、映像信号Ｖｉｄｅｏ、ブランキング期間にソースラインに印加される信号となる信号Ｖｐｒ、このソースバスラインに供給される信号を映像信号Ｖｉｄｅｏから信号Ｖｐｒに切り換えるタイミングを制御するタイミング制御信号ＰｒｅｃｔｌＡおよびＰｒｅｃｔｌＢはそれぞれ、図２に示すようなタイミングでデータドライバＡおよびＢに入力されている。
【００７９】
図２に示すように、映像信号Ｖｉｄｅｏは、１垂直期間にＶｐとＶｎとの間で極性が変化する有効表示期間と、対向電極電位Ｖｃとなる垂直ブランキング期間とを有している。また、信号Ｖｐｒは、対向電極電位Ｖｃとされている。また、タイミング制御信号ＰｒｅｃｔｌＡは映像信号Ｖｉｄｅｏの有効表示期間の前半がＬｏｗ（ロウ）レベル、有効表示期間の後半がＨｉｇｈ（ハイ）レベルとされており、タイミング制御信号ＰｒｅｃｔｌＢは映像信号Ｖｉｄｅｏの有効表示期間の前半がＨｉｇｈレベル、有効表示期間の後半がＬｏｗレベルとされている。
【００８０】
したがって、表示領域Ａの有効表示期間と表示領域Ｂの有効表示期間とを合わせて、映像信号Ｖｉｄｅｏの有効表示期間（表示部１３の有効表示期間）となっている。見掛け上は、映像信号Ｖｉｄｅｏの１垂直期間から映像信号Ｖｉｄｅｏの有効表示期間を差し引いた期間が映像信号Ｖｉｄｅｏの垂直ブランキング期間になっているが、表示領域Ａの垂直ブランキング期間の一部は表示領域Ｂの有効表示期間と重なっており、表示領域Ｂの垂直ブランキング期間の一部は次の表示領域Ａの有効表示期間と重なっているため、表示領域Ａ，Ｂの各垂直ブランキング期間を長くとることができるようになっている。
【００８１】
上記構成により、本実施形態１のアクティブマトリックス型液晶表示装置１０の動作について説明する。
【００８２】
図１に示す表示領域ＡのゲートバスラインＧ１、Ｇ２・・・Ｇ２／ｍが選択されている期間は、図２に示す表示領域Ａの有効表示期間となっており、タイミング制御信号ｐｒｅｃｔｌＡはＬｏｗレベル（選択レベル）とされている。この表示領域Ａの有効表示期間には、スタートパルスＳＰＳおよびクロック信号ＣＫＳにより生成されたサンプリング信号Ｓａｍ１、Ｓａｍ２・・・Ｓａｍｎにより映像信号Ｖｉｄｅｏがサンプリングされた電位がデータドライバ１１Ａから出力されてソースバスラインＳｂｕｓＡに供給される。
【００８３】
図１に示す表示領域ＢのゲートバスラインＧｍ／２＋１・・・Ｇｍが選択されている期間は、図２に示す表示領域Ｂの有効表示期間となっており、タイミング制御信号ｐｒｅｃｔｌＢはＬｏｗレベル（選択レベル）とされている。この表示領域Ｂの有効表示期間は、図２に示すように、表示領域Ａの垂直ブランキング期間と重なっており、このとき、タイミング制御信号ｐｒｅｃｔｌＡはＨｉレベル（選択レベル）とされている。この表示領域Ａの垂直ブランキング期間、データドライバ１１Ａでは信号Ｖｐｒが選択されて、対向電極電位Ｖｃと同じ電位がソースバスラインＳｂｕｓＡに供給される。
【００８４】
図１に示す表示領域ＢのゲートバスラインＧｍ／２＋１・・・Ｇｍが選択されている表示領域Ｂの有効表示期間には、スタートパルスＳＰＳおよびクロック信号ＣＫＳにより生成されたサンプリング信号Ｓａｍ１、Ｓａｍ２・・・Ｓａｍｎにより映像信号Ｖｉｄｅｏがサンプリングされた電位がデータドライバ１１Ｂから出力されてソースバスラインＳｂｕｓＢに供給される。
【００８５】
映像信号Ｖｉｄｅｏの垂直ブランキング期間および次の表示領域Ａの有効表示期間は、図２に示すように、表示領域Ｂの垂直ブランキング期間となっており、このとき、タイミング制御信号ｐｒｅｃｔｌＢはＨｉレベル（選択レベル）とされている。この表示領域Ｂの垂直ブランキング期間、データドライバ１１Ｂでは信号Ｖｐｒが選択されて、対向電極電位Ｖｃと同じ電位がソースバスラインＳｂｕｓＢに供給される。
【００８６】
以上の動作により、ソースバスラインＳｂｕｓＡおよびＳｂｕｓＢの電位状態は、従来のアクティブマトリックス型液晶表示装置と比較して、見掛けのブランキング期間が、映像信号Ｖｉｄｅｏにおける有効表示期間の１／２期間分だけ長くなっている。このブランキング期間にソースバスラインの電位を対向電極電位と同じ電位Ｖｃとすることによって、画素保持電位の保持期間において、有効表示期間におけるソースバスラインの電位変動による影響を受ける期間を従来の１／２に削減することができる。
【００８７】
さらに、本実施形態１のアクティブマトリックス型液晶表示装置１０によれば、図１９に示す従来技術のように、液晶表示用駆動回路にメモリを必要とせず、また、データドライバの動作速度を高速化する必要もないことから、消費電力の増加およびデータドライバの動作速度の高速化も不要となる。
【００８８】
前述した従来技術のように、垂直期間に占める表示期間とブランキング期間とを比較すると、
ブランキング期間  <<  有効表示期間
である場合が多い。
【００８９】
これに対して、本実施形態１のアクティブマトリックス型液晶表示装置１０では、
ブランキング期間  ＝  有効表示期間／２＋従来のブランキング期間
となっており、従来のブランキング期間に比べて、画素電位の変動低減効果を期待できる期間を大幅に延長させることが可能になる。
【００９０】
以上により、上記実施形態１によれば、アクティブマトリックス型表示装置１０において、表示部１３を挟んで上下にデータドライバ１１Ａおよび１１Ｂが設けられ、各ソースバスラインは上下に２分割されてそれぞれ上下データドライバに接続されている。各表示領域ＡおよびＢの有効表示期間は、他方の表示領域ＢおよびＡのブランキング期間内に設けられ、各表示領域ＡおよびＢのブランキング期間にはそれぞれの領域のソースバスラインの平均電位が対向電極電位の平均値とほぼ等しくなるように駆動される。これによって、ブランキング期間を見掛け上長くして、有効表示期間においてソースバスライン電位の変動に起因して生じる画素保持電位の変動による表示不具合を低減することができる。
【００９１】
なお、本実施形態１においては、表示領域ＡおよびＢの垂直ブランキング期間におけるソースバスライン電位が対向電極電位Ｖｃと等しくなるように駆動しているが、表示領域ＡおよびＢの垂直ブランキング期間におけるソースバスライン電位は、対向電極電位Ｖｃに限定されるものではなく、表示領域ＡおよびＢの垂直ブランキング期間においてソースバスラインの平均電位が対向電極電位Ｖｃの平均値と等しくなるような電位であれば良い。例えば、図３に示すように、表示領域ＡおよびＢの垂直ブランキング期間において、１水平走査期間毎に、データ信号線の電位が取り得る最大値であるＶｐと最小値であるＶｎとの間で極性が反転されるものであってもよい。また、図４に示すように、表示領域ＡおよびＢの垂直ブランキング期間において、データ信号線の電位が取り得る最大値であるＶｐと最小値であるＶｎとの間で１回（または２回以上）極性が反転されるものであっても良い。以上の場合に、ブランキング期間に、映像信号Ｖｉｄｅｏから、ソースバスラインに印加される信号となる信号Ｖｐｒに切り換えている。この信号Ｖｐｒは、対向電極電位Ｖｃと等しい電位、所定周波数の極性反転信号および、１回または数回の極性反転信号のいずれかである。
【００９２】
さらに、本実施形態１では、ソースバスラインを表示部１３で上下１／２に分割しているが、ソースバスラインの分割は上下１／２に限定されるものではない（表示領域を左右２分割でもよく、これを上下２分割に加えてもよい。
【００９３】
（実施形態２）
上記実施形態１では、複数のソースバスラインの本数を上下に均等または略均等に２分割したが、本実施形態２では、複数のソースバスラインの本数を上下に偏って（本数を異なっている）２分割する場合について説明する。
【００９４】
図５は本発明のアクティブマトリックス型液晶表示装置の実施形態２における要部構成を示すブロック図である。
【００９５】
図５に示すように、アクティブマトリックス型液晶表示装置２０は、ガラス基板または石英基板などの透明基板上にデータドライバ２１Ａおよび２１Ｂと、ゲートドライバ２２と、表示部２３とが形成されている。データドライバ２１Ａおよび２１Ｂは、表示部２３を中央部に挟んで上下に配置され、表示部２３の左側にゲートドライバ２２が配置されている。このデータドライバ２１Ａおよび２１Ｂからはそれぞれ、有効表示期間およびブランキング期間の長さが異なるデータ信号が出力される。これらのデータドライバ２１Ａおよび２１Ｂと、ゲートドライバ２２と、図示しないが、データドライバ２１Ａおよび２１Ｂとゲートドライバ２２に表示駆動用の各種の制御信号を供給する制御信号供給回路とから表示制御手段が構成されている。
【００９６】
表示部２３を構成するソースバスラインＳｂｕｓＡ（ＳｂｕｓＡ１、ＳｂｕｓＡ２、・・・ＳｂｕｓＡｎ）およびＳｂｕｓＢ（ＳｂｕｓＢ１、ＳｂｕｓＢ２、・・・ＳｂｕｓＢｎ）は、従来の液晶表示装置では１本であるソースバスラインが、ゲートバスラインＧＡｎとゲートバスラインＧＢ１との間で上下（表示領域ＡおよびＢ）に分割して配置されている。それ以外の構成は、図９に示す従来の液晶表示装置１００場合と同様であり、表示領域Ａにおいては、複数のデータ信号線としてのソースバスラインＳｂｕｓＡ（ＳｂｕｓＡ１、ＳｂｕｓＡ２、・・・ＳｂｕｓＡｎ）と、複数の走査信号線としてのゲートバスラインＧＡ１、ＧＡ２、・・・ＧＡｎとが互いに交叉（直交）して配置されている。また、表示領域Ｂにおいては、複数のデータ信号線としてのソースバスラインＳｂｕｓＡＢ（ＳｂｕｓＢ１、ＳｂｕｓＢ２、・・・ＳｂｕｓＢｎ）と、複数の走査信号線としてのゲートバスラインＧＢ１、ＧＢ２、・・・ＧＢｍとが互いに交叉（直交）して配置されている。両バスラインの各交叉部近傍毎に、薄膜トランジスタ（ＴＦＴ）（図示せず）が配置され、複数のＴＦＴがマトリックス状（または２次元状）に設けられている。各ＴＦＴのゲート端子はそれぞれ、ゲートドライバ２２の信号出力部から繋がるゲートバスラインＧＡ１、ＧＡ２、・・・ＧＢｍー１、ＧＢｍのいずれかに接続されている。表示領域Ａでは、ＴＦＴのソース端子は、データドライバ２１Ａの信号出力部から繋がるソースバスラインＳｂｕｓＡ１、ＳｂｕｓＡ２、・・・ＳｂｕｓＡｎのいずれかに接続されている。また、表示領域Ｂでは、ＴＦＴのソース端子は、データドライバ２１Ｂの信号出力部から繋がるソースバスラインＳｂｕｓＢ１、ＳｂｕｓＢ２、・・・ＳｂｕｓＢｎのいずれかに接続されている。さらに、ＴＦＴのドレイン端子は、透明電極からなる画素電極とその対向電極とに挟持された表示媒体としての液晶容量と、図示しない補助容量とを有する画素容量（図示せず）に接続されている。
【００９７】
表示部２３において、表示領域ＡおよびＢのそれぞれに分割されたソースバスラインＳｂｕｓＡｎおよびＳｂｕｓＢｎはそれぞれ、各データドライバＡおよびＢにそれぞれ接続されている。一方のデータドライバ２１Ａには、制御信号であるスタートパルスＳＰＳとクロック信号ＣＫＳ、有効表示期間にデータ信号となる映像信号ＶｉｄｅｏＡ、ブランキング期間にソースバスラインに印加される信号となる信号Ｖｐｒ、ソースバスラインに印加される信号を映像信号Ｖｉｄｅｏから信号Ｖｐｒに切り換えるタイミングを制御する信号ＰｒｅｃｔｌＡが入力されている。また、他方のデータドライバ２１Ｂには、制御信号であるスタートパルスＳＰＳとクロック信号ＣＫＳ、有効表示期間にデータ信号となる映像信号ＶｉｄｅｏＢ、ブランキング期間にソースバスラインに印加される信号となる信号Ｖｐｒ、ソースバスラインに供給される信号を映像信号Ｖｉｄｅｏから信号Ｖｐｒに切り換えるタイミングを制御する信号ＰｒｅｃｔｌＢが入力されている。
【００９８】
また、表示部２３のゲートバスラインＧＡ１、ＧＡ２・・・ＧＢｍー１、ＧＢｍは、ゲートドライバ２２に接続されている。ゲートドライバ２２には、制御信号であるスタートパルスＳＰＧおよびクロック信号ＣＫＧが入力されている。
【００９９】
このアクティブマトリックス型液晶表示装置２０において、映像信号ＶｉｄｅｏＡ，ＶｉｄｅｏＢ、ブランキング期間にソースラインに印加される信号となる信号Ｖｐｒ、ソースバスラインに供給される信号を映像信号Ｖｉｄｅｏから信号Ｖｐｒに切り換えるタイミングを制御するタイミング制御信号ＰｒｅｃｔｌＡおよびＰｒｅｃｔｌＢはそれぞれ、図６に示すようなタイミングでデータドライバ２１Ａおよび２１Ｂに入力されている。
【０１００】
図６に示すように、映像信号ＶｉｄｅｏＡ，ＶｉｄｅｏＢはそれそれ、１垂直期間にＶｐとＶｎとの間で極性が変化する有効表示期間と、対向電極電位Ｖｃとなる垂直ブランキング期間とをそれぞれ有している。また、信号Ｖｐｒは、対向電極電位Ｖｃとされている。また、タイミング制御信号ＰｒｅｃｔｌＡは表示領域Ａの有効表示期間がＬｏｗ（ロウ）レベル、表示領域Ａの垂直ブランキング期間がＨｉｇｈ（ハイ）レベルとされており、タイミング制御信号ＰｒｅｃｔｌＢは表示領域Ｂの有効表示期間がＬｏｗレベル、表示領域Ｂの垂直ブランキング期間がＨｉｇｈレベルとされている。
【０１０１】
したがって、表示領域Ａの有効表示期間と表示領域Ｂの有効表示期間とを合わせて、映像信号Ｖｉｄｅｏの有効表示期間（表示部１３の有効表示期間）となっている。見掛け上は、映像信号Ｖｉｄｅｏの１垂直期間から映像信号Ｖｉｄｅｏの有効表示期間を差し引いた期間が映像信号Ｖｉｄｅｏの垂直ブランキング期間になっているが、表示領域Ａの垂直ブランキング期間の一部は表示領域Ｂの有効表示期間と重なっており、表示領域Ｂの垂直ブランキング期間の一部は次からの表示領域Ａの有効表示期間および垂直ブランキング期間の数サイクルを含む期間と重なっているため、表示領域Ａ，Ｂの各垂直ブランキング期間を長くとることができるようになっている。
【０１０２】
上記構成により、本実施形態２のアクティブマトリックス型液晶表示装置２０の動作について説明する。
【０１０３】
まず、ゲートドライバ２２の動作について説明する。
【０１０４】
ゲートドライバ２２は、タイミング制御信号ＰｒｅｃｔｌＡまたはＰｒｅｃｔｌＢがＬｏｗレベルである期間は、クロック信号ＣＫＧに同期して、ゲートドライバ２２に入力されたスタートパルスＳＰＧを、ゲートドライバ２２の出力部に接続されたゲートバスラインに選択パルスとして順次出力する。例えば、図６に示す期間Ａ＊Ｂでは、選択パルスは、クロック信号ＣＫＧに同期して、ＧＡ１→ＧＡ２→・・・ＧＡｎ→ＧＢ１→ＧＢ２→・・・ＧＢｍと順次出力される。また、図６に示す期間Ａでは、選択パルスは、クロック信号ＣＫＧに同期して、ＧＡ１→ＧＡ２→・・・ＧＡｎまで順次出力される。よって、図６に示すような駆動タイミングでは、選択パルスＧＢ１→ＧＢ２→・・・ＧＢｍはＧＡ１→ＧＡ２→・・・ＧＡｎ（１／３０ｓｅｃ周期）の１／６サイクル（１／５ｓｅｃ周期）で出力されている。
【０１０５】
次に、データドライバ２１Ａおよび２１Ｂの動作について説明する。
【０１０６】
図５に示す表示領域ＡのゲートバスラインＧＡ１、ＧＡ２・・・ＧＡｎが選択されている期間は、図６に示す表示領域Ａの有効表示期間となっており、タイミング制御信号ｐｒｅｃｔｌＡはＬｏｗレベル（選択レベル）とされている。この表示領域Ａの有効表示期間には、スタートパルスＳＰＳおよびクロック信号ＣＫＳにより生成されたサンプリング信号Ｓａｍ１、Ｓａｍ２・・・Ｓａｍｎにより映像信号ＶｉｄｅｏＡがそれぞれサンプリングされた電位がデータドライバ２１Ａから出力されてソースバスラインＳｂｕｓＡに供給される。
【０１０７】
また、図５に示す表示領域ＢのゲートバスラインＧＢ１・・・ＧＢｍー１、ＧＢｍが選択されている期間は、図６に示す表示領域Ｂの有効表示期間で、表示領域Ａの垂直ブランキング期間となっている。この期間は、図６に示すように、タイミング制御信号ｐｒｅｃｔｌＡはＨｉレベル（非選択レベル）とされている。この表示領域Ａの垂直ブランキング期間、データドライバ２１Ａでは信号Ｖｐｒが選択されて、対向電極電位Ｖｃと同じ電位がソースバスラインＳｂｕｓＡに供給される。
【０１０８】
一方、図５に示す表示領域ＢのゲートバスラインＧＢ１・・・ＧＢｍー１、ＧＢｍが選択されている有効表示期間は、図６に示すタイミング制御信号ｐｒｅｃｔｌＢはＬｏｗレベル（選択レベル）とされている。この表示領域Ｂの有効表示期間には、スタートパルスＳＰＳおよびクロック信号ＣＫＳにより生成されたサンプリング信号Ｓａｍ１、Ｓａｍ２・・・Ｓａｍｎにより映像信号ＶｉｄｅｏＢがサンプリングされた電位がデータドライバ１１Ｂから出力されてソースバスラインＳｂｕｓＢに供給される。
【０１０９】
図５に示す表示領域ＡのゲートバスラインＧＡ１、ＧＡ２・・・ＧＡｎ選択されている有効表示期間、および映像信号Ｖｉｄｅｏの垂直ブランキング期間は、図６に示すように、表示領域Ｂの垂直ブランキング期間となっており、タイミング制御信号ｐｒｅｃｔｌＢはＨｉレベル（非選択レベル）となっている。この表示領域Ｂの垂直ブランキング期間、データドライバ２１Ｂでは信号Ｖｐｒが選択されて、対向電極電位Ｖｃと同じ電位がソースバスラインＳｂｕｓＢに供給される。
【０１１０】
以上のような動作により、ソースバスラインＳｂｕｓＡおよびＳｂｕｓＢの電位状態は、従来のアクティブマトリックス型液晶表示装置１００の場合と比較して、見掛けのブランキング期間が長くなる。このブランキング期間にソースバスラインの電位を対向電極電位Ｖｃとすることによって、表示領域Ａにおける画素保持電位の保持期間は、表示領域Ｂの有効表示期間におけるソースバスラインの電位変動による影響を受けることがなくなる。また、表示領域Ｂにおける画素保持電位の保持期間は、表示領域Ａの有効表示期間におけるソースバスラインの電位変動による影響を受けることがなくなる。さらに、図１９に示す従来技術のように、液晶表示用駆動回路にメモリを必要とせず、また、データドライバの動作速度を高速化する必要もないことから、消費電力の増加およびデータドライバの動作速度の高速化も不要となる。
【０１１１】
以上により、本実施形態２によれば、例えば表示領域Ａにおいて動画表示を３０Ｈｚ駆動にて行い、表示領域Ｂにおいて静止画表示が５Ｈｚ駆動にて行うような場合に、表示領域Ｂの垂直ブランキング期間においてソースバスライン電位をＶｃ電位にすることにより、画素電位の保持期間において、ソースバスライン電位の変動による影響を大幅に改善することが可能となる。また、全画面を３０Ｈｚで駆動する場合に比べて、表示領域Ａのブランキング期間も表示領域Ｂの有効表示期間分だけ長くなるため、その期間に表示領域Ａの画素保持電位がソースバスラインの電位変動により受ける影響を低減させることができる。さらに、全画面を３０Ｈｚで駆動する場合に比べて、一部を５Ｈｚで駆動すること、およびソースバスラインが表示部２３の上下で分割されていることにより、データドライバの負荷となるソースバスライン容量も低減させることができ、低消費電力化が可能になる。
【０１１２】
なお、本実施形態２においては、表示領域ＡおよびＢの垂直ブランキング期間におけるソースバスライン電位が対向電極電位Ｖｃと等しくなるように駆動しているが、表示領域ＡおよびＢの垂直ブランキング期間におけるソースバスライン電位は、対向電極電位Ｖｃに限定されるものではなく、表示領域ＡおよびＢの垂直ブランキング期間においてソースバスラインの平均電位が対向電極電位Ｖｃの平均値と等しくなるような電位であればよい。例えば、図７に示すように、表示領域ＡおよびＢの垂直ブランキング期間において、１水平走査期間毎に、データ信号線の電位が取り得る最大値であるＶｐと最小値であるＶｎとの間で極性が反転されるものであってもよい。また、図８に示すように、表示領域ＡおよびＢの垂直ブランキング期間において、データ信号線の電位が取り得る最大値であるＶｐと最小値であるＶｎとの間で１回（または数回）極性が反転するものであってもよい。
【０１１３】
また、上記実施形態１，２において、アクティブマトリックス型液晶表示装置１０または２０は、表示部１３または２３とデータドライバ１１Ａ，１１Ｂまたは２１Ａ，２１Ｂおよびゲートドライバ１２または２２が同一基板上に設けられたドライバモノリシック型であってもよく、また、アモルファスＳｉを用いたドライバを表示部１３または２３とは別に作製して外付けしたものであってもよい。また、データドライバ１１Ａ，１１Ｂまたは２１Ａ，２１Ｂは、点順次方式または線順次方式のいずれの方式で選択駆動が行われるものであってもよい。
【０１１４】
さらに、本実施形態１，２では、ソースバスラインを表示部で上下に２分割しているが、ソースバスラインの分割は上下に限定されるものではなく、表示領域を左右２分割でもよく、これを上下２分割に加えてもよい。さらに、ソースバスラインを表示部で上下に複数分割（ｎ分割でｎは３以上の自然数）でもよく、または、表示領域を左右に複数分割でもよく、これを上下複数分割に加えてもよい。
【産業上の利用可能性】
【０１１５】
例えば携帯電話装置、液晶テレビジョンおよびパーソナルコンピュータなどの表示画面部に用いられるアクティブマトリックス型液晶表示装置などの表示装置の分野において、周辺回路の負荷やデータドライバの消費電力の増加、データドライバの動作速度高速化などを行うことなく、画素保持電位の保持期間であるブランキング期間を見掛け上長くすることにより、有効表示期間におけるソースバスライン電位の変動に起因する画素保持電位の変動を低減できる。これによって、表示状態が良好で低消費電力のアクティブマトリックス型表示装置を低コストで作製することができるため、アクティブマトリックス型液晶表示装置などの表示装置が搭載された電子機器の高性能化および低コスト化を実現することができる。
【図面の簡単な説明】
【０１１６】
【図１】本発明のアクティブマトリックス型液晶表示装置の実施形態１における要部構成を示すブロック図である。
【図２】図１のアクティブマトリックス型液晶表示装置においてデータドライバに入力される信号およびソースバスライン電位を説明するための一例を示す信号波形図である。
【図３】図１のアクティブマトリックス型液晶表示装置においてデータドライバに入力される信号およびソースバスライン電位を説明するための他の一例を示す信号波形図である。
【図４】図１のアクティブマトリックス型液晶表示装置においてデータドライバに入力される信号およびソースバスライン電位を説明するための更に他の一例を示す信号波形図である。
【図５】本発明のアクティブマトリックス型液晶表示装置の実施形態２における要部構成を示すブロック図である。
【図６】図５のアクティブマトリックス型液晶表示装置においてデータドライバに入力される信号およびソースバスライン電位を説明するための一例を示す信号波形図である。
【図７】図５のアクティブマトリックス型液晶表示装置においてデータドライバに入力される信号およびソースバスライン電位を説明するための他の一例を示す信号波形図である。
【図８】図５のアクティブマトリックス型液晶表示装置においてデータドライバに入力される信号およびソースバスライン電位を説明するための更に他の一例を示す信号波形図である。
【図９】従来のアクティブマトリックス型液晶表示装置の要部構成例を示すブロック図である。
【図１０】図９のデータドライバの要部構成を示すブロック図である。
【図１１】図９の従来のアクティブマトリックス型液晶表示装置の要部における波形図である。
【図１２】１水平走査期間で極性反転される場合（１Ｈ反転駆動時）に、データドライバ１０１に入力される映像信号Ｖｉｄｅｏの一例を示す映像信号波形図である。
【図１３】図９の表示部の画素容量の低下を説明するための図である。
【図１４】従来のアクティブマトリックス型液晶表示装置におけるソースバスライン電位および画素電位を説明するための信号波形図である。
【図１５】別の従来のアクティブマトリックス型液晶表示装置において、垂直ブランキング期間のソースバスライン電位を対向電極電位Ｖｃとした場合について、ソースバスライン電位および画素電位を説明するための信号波形図である。
【図１６】更に別の従来のアクティブマトリックス型液晶表示装置において、垂直ブランキング期間のソースバスライン電位を電位ＶｐおよびＶｎで１Ｈ反転させた場合について、ソースバスライン電位および画素電位を説明するための信号波形図である。
【図１７】更に別の従来のアクティブマトリックス型液晶表示装置において、垂直ブランキング期間のソースバスライン電位を電位ＶｐおよびＶｎで垂直ブランキング期間の１／２の期間で反転させた場合について、ソースバスライン電位および画素電位を説明するための信号波形図である。
【図１８】従来のアクティブマトリックス型液晶表示装置において、縦クロストークが発生する原因について説明するための図である。
【図１９】他の従来のアクティブマトリックス型液晶表示装置において、縦クロストークを低減させる駆動方法について説明するための図である。
【符号の説明】
【０１１７】
１０，２０  アクティブマトリックス型液晶表示装置
１１Ａ、１１Ｂ、２１Ａ、２１Ｂ  データドライバ
１２、２２  ゲートドライバ
１３、２３  表示部
【図１】
2005091781.tif 000003
【図２】
2005091781.tif 000004
【図３】
2005091781.tif 000005
【図４】
2005091781.tif 000006
【図５】
2005091781.tif 000007
【図６】
2005091781.tif 000008
【図７】
2005091781.tif 000009
【図８】
2005091781.tif 000010
【図９】
2005091781.tif 000011
【図１０】
2005091781.tif 000012
【図１１】
2005091781.tif 000013
【図１２】
2005091781.tif 000014
【図１３】
2005091781.tif 000015
【図１４】
2005091781.tif 000016
【図１５】
2005091781.tif 000017
【図１６】
2005091781.tif 000018
【図１７】
2005091781.tif 000019
【図１８】
2005091781.tif 000020
【図１９】
2005091781.tif 000021