(57)【要約】【課題】  入力電圧が変動してもスイッチング周波数を一定にすることができるリプル電圧検出型のＤＣ−ＤＣコンバータを得る。【解決手段】  直流入力電圧Ｖｉを断続して変換交流電圧Ｖｓに変換するスイッチング素子Ｑ１と、直流出力電圧Ｖｏを検出して出力検出電圧Ｓｄを出力する出力電圧検出回路ＶＤと、変換交流電圧Ｖｓを検出して変換交流検出電圧Ｓｑを出力する変換交流電圧検出回路ＶＱと、変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して算出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓに対応した周波数偏差信号Ｓ３を出力する偏差演算回路ＦＤと、出力検出電圧Ｓｄと周波数偏差信号Ｓ３とを比較してスイッチングオンオフ指令信号Ｓａを出力するヒステリシス特性を有する比較回路２２ｂと、スイッチングオンオフ指令信号Ｓａに応じてスイッチング素子Ｑ１をオンオフ制御するドライブ回路ＤＶとを備えたＤＣ−ＤＣコンバータ。【選択図】      図１
2005348579.tif 000002
【特許請求の範囲】
【請求項１】
直流入力電圧を断続する直流入力断続スイッチング素子と、直流出力電圧を検出して出力検出電圧を出力する出力電圧検出回路と、出力検出電圧を予め定めた基準電圧と比較して前記直流入力断続スイッチング素子をオンオフするオンオフ指令信号を出力するヒステリシス特性を有する比較回路と、前記オンオフ指令信号に応じて前記直流入力断続スイッチング素子をオンオフ制御するドライブ回路とを備えたリプル検出型のＤＣ−ＤＣコンバータであって、
スイッチング周波数を検出して、検出したスイッチング周波数と予め定めたスイッチング周波数との周波数偏差に対応した周波数偏差信号を出力する偏差算出回路を備え、
前記比較回路は、前記偏差算出回路から出力される周波数偏差信号に応じてヒステリシス特性を変えることによってスイッチング周波数を予め定めたスイッチング周波数に制御するリプル検出型のＤＣ−ＤＣコンバータ。
【請求項２】
前記比較回路が、
出力検出電圧に周波数偏差信号を加算した偏差加算出力信号を出力する偏差加算出力信号回路と、
前記偏差加算出力信号と直流出力値を設定する基準電圧とを入力し比較してオンオフ指令信号を出力するヒステリシス特性を有するオンオフ指令出力回路とを備えることを特徴とする、請求項１に記載のリプル検出型のＤＣ−ＤＣコンバータ。
【請求項３】
前記比較回路が、
出力検出電圧と直流出力値を設定する基準電圧とを入力するとともに前記偏差算出回路から出力された周波数偏差信号に応じてヒステリシス幅が制御されたヒステリシス特性を有するオンオフ指令出力回路を備えることを特徴とする、請求項１に記載のリプル検出型のＤＣ−ＤＣコンバータ。
【請求項４】
前記比較回路が、
出力検出電圧と直流出力値を設定する基準電圧とを入力し比較して比較信号を出力するヒステリシス特性を有する比較回路と、
前記比較信号を入力して偏差算出回路から出力された周波数偏差信号に応じて遅延時間を制御してオンオフ指令信号として出力するオンオフ指令出力回路とを備えることを特徴とする、請求項１に記載のリプル検出型のＤＣ−ＤＣコンバータ。
【請求項５】
前記偏差算出回路が、
変換交流電圧を検出して変換交流検出電圧を出力する変換交流電圧検出回路と、
前記変換交流検出電圧からスイッチング周波数を算出して算出したスイッチング周波数と予め定めたスイッチング周波数との周波数偏差に対応した周波数偏差信号を出力する偏差演算回路とから形成されることを特徴とする、請求項１に記載のリプル検出型のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、出力電圧のリプル電圧を検出してスイッチング素子を制御することによって出力電圧を一定にするリプル電圧検出型のＤＣ−ＤＣコンバータに関する技術分野に属する。
【背景技術】
【０００２】
［従来技術１］
図２は従来技術１の出力電圧のリプル電圧（直流出力検出電圧Ｓｄ）を検出して直流出力電圧Ｖｏを制御するリプル電圧検出型のＤＣ−ＤＣコンバータの原理図である。
【０００３】
図２に示す従来技術１について説明する。従来技術１のＤＣ−ＤＣコンバータは、直流入力電圧Ｖｉを断続して変換交流電圧Ｖｓに変換する直流入力断続スイッチング素子Ｑ１（以下、スイッチング素子Ｑ１という）と、フライホイルダイオード機能（同期整流用）スイッチング素子Ｑ２（以下、スイッチング素子Ｑ２という）と、平滑用コンデンサＣおよび平滑用コイルＬとから形成されている。
【０００４】
制御回路２０は、直流出力電圧Ｖｏを検出して直流出力検出電圧（以下、出力検出電圧Ｓｄという）を出力する出力電圧検出回路ＶＤと、出力検出電圧Ｓｄを直流出力値を設定する基準電圧（以下、基準電圧Ｖｒ１という）と比較して出力電圧検出値Ｓｄと基準値Ｖｒ１との比較信号（以下、比較信号Ｓ１という）を出力するヒステリシス特性を有する比較回路（以下、比較回路ＩＣ１という）とから形成された比較回路２２と、比較信号Ｓ１に応じてスイッチング素子Ｑ１をオンオフ制御するドライブ回路ＤＶとを備えている。Ｒｋは負荷抵抗である。スイッチング素子Ｑ２の代わりにダイオードを使用することができる。従来技術の図２の場合は、この比較信号Ｓ１が、そのままスイッチング素子Ｑ１をオンオフするオンオフ指令信号Ｓａとしてドライブ回路ＤＶに入力されてスイッチング素子Ｑ１をオンオフ制御する。なお、従来技術１の図２では、比較信号Ｓ１がオンオフ指令信号Ｓａとなっている。
【０００５】
図３はスイッチング素子Ｑ１のオンオフ動作に対応した変換交流電圧Ｖｓおよび脈動分を伴う直流出力電圧Ｖｏを検出した出力検出電圧Ｓｄの波形図である。同図（Ａ）および（Ｂ）は、それぞれ直流入力電圧Ｖｉが比較的低くなったときのスイッチング素子Ｑ１のオンオフ動作時の変換交流電圧Ｖｓの波形図および出力検出電圧Ｓｄの波形図を示す。同図（Ｃ）および（Ｄ）は、それぞれ直流入力電圧Ｖｉが比較的高くなったときのスイッチング素子Ｑ１のオンオフ動作時の変換交流電圧Ｖｓの波形図および出力検出電圧Ｓｄの波形図を示す。
【０００６】
上記の図２に示す従来技術１の動作および図３に示す波形図について説明する。スイッチング素子Ｑ２がオフになった後にスイッチング素子Ｑ１がオンになり、直流入力電圧Ｖｉから平滑用コイルＬを通じて平滑用コンデンサＣに充電電流が流れ直流出力電圧Ｖｏが一定の傾斜で上昇する。
【０００７】
スイッチング素子Ｑ１がオンになって直流出力電圧Ｖｏが上昇して、出力電圧検出回路ＶＤの出力検出電圧Ｓｄが、比較回路（ヒステリシスコンパレータ）ＩＣ１のヒステリシス幅下限値Ｈｄ（以下、幅下限値Ｈｄという）からヒステリシス幅上限値Ｈｕ（以下、幅上限値Ｈｕという）まで上昇する。そのとき、比較信号Ｓ１が切り替わり、スイッチング素子Ｑ１がオフになって直流出力電圧Ｖｏが下降して、出力検出電圧Ｓｄが、幅上限値Ｈｕから幅下限値Ｈｄまで下降する。それによって、比較信号Ｓ１が再度、切り替わり、スイッチング素子Ｑ１がオンになって、以後、上記の動作を繰り返す。
【０００８】
出力検出電圧Ｓｄの幅下限値Ｈｄから幅上限値Ｈｕまでの変化値（直流出力検出電圧変化値）ΔＶｓ（以下、変化値ΔＶｓという）は、比較回路２２を形成する比較回路ＩＣ１のヒステリシス幅Ｈｙｓｔ（図３（Ｂ））に相当する。
【特許文献１】特開平７−１６３１４０号公報
【非特許文献１】トランジスタ技術  １９９０年４月号  ４４８頁ないし４５９頁「チョッパ型ＳＷレギュレータの設計・製作」
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図２の従来技術１は、直流入力電圧Ｖｉの変化によってリプルの幅は影響を受けないが、図３からもわかるように、直流入力電圧Ｖｉが変化するとスイッチング周波数Ｆｓが影響を受ける。
【００１０】
図２の従来技術１のようなスイッチング周波数Ｆｓの決定式は、「Designing Fast Response Synchronous Buck Regurators Using the TPS5210」  March  1999  テキサスインスツルメント社  アプリケーションレポートによって求められており、次式で表される。
【００１１】
Fs=Vo*(Vi-Vo)*(ESR-Td/Cｏ)/{Vi*(Vi*ESR*Td+Hyst*Lo-ESL*Vi)}
通常、スイッチング周波数Ｆｓが高いほど低域フィルタＬＣの平滑用コイルＬのインダクタンスＬｏおよび平滑用コンデンサＣの容量Ｃｏを小さくでき、回路を小型化することができる。しかし、従来技術１のように、スイッチング周波数Ｆｓが変動する回路では、低域フィルタＬＣの平滑用コイルＬのインダクタンスＬｏおよび平滑用コンデンサＣの容量Ｃｏを小さくすることができない。ESRは平滑用コンデンサの等価直列抵抗であり、ESLは平滑用コンデンサ等価直列インダクタンスである。その他は後述する。
【００１２】
また、スイッチング周波数Ｆｓが変動する回路では、特定のスイッチング周波数だけにノイズ対策をしても不十分であるために、ノイズ対策に特別な検討が必要となる。
【００１３】
発明が解決しようとする課題を図３を参照して具体的に説明する。図２の従来技術１の動作において、直流入力電圧Ｖｉが特定の値のスイッチング周波数Ｆｓのときに、直流入力電圧Ｖｉが低下すると、図３（Ｂ）のように、低Ｖｉのスイッチング素子Ｑ１のスイッチング周期Ｔｆ１となり、逆に、直流入力電圧Ｖｉが上昇すると、図３（Ｄ）のように、高Ｖｉのスイッチング素子Ｑ１のスイッチング周期Ｔｆ２となり、図３（Ｂ）のスイッチング周期Ｔｆ１よりも短いスイッチング周期となる。
【００１４】
このように、図２の従来技術１では、直流入力電圧Ｖｉの低下および上昇に伴って、スイッチング素子Ｑ１のスイッチング周期Ｔｆすなわちスイッチング周波数Ｆｓが変動する。
【課題を解決するための手段】
【００１５】
この発明は、出力電圧のリプル電圧を検出してスイッチング素子を制御することによって出力電圧を一定にするリプル電圧検出型のＤＣ−ＤＣコンバータにおいて、
直流入力電圧Ｖｉを断続する直流入力断続スイッチング素子Ｑ１と、
直流出力電圧Ｖｏを検出して出力検出電圧Ｓｄを出力する出力電圧検出回路ＶＤと、
出力検出電圧Ｓｄを予め定めた基準電圧と比較して直流入力断続スイッチング素子Ｑ１をオンオフするオンオフ指令信号Ｓａを出力するヒステリシス特性を有する比較回路２２と、
上記オンオフ指令信号Ｓａに応じて直流入力断続スイッチング素子Ｑ１をオンオフ制御するドライブ回路ＤＶとを備えたリプル検出型のＤＣ−ＤＣコンバータであって、
スイッチング周波数を検出して、検出したスイッチング周波数と予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓに対応した周波数偏差信号Ｓ３を出力する偏差算出回路ＦＤを備え、
上記比較回路２２は、上記偏差算出回路ＦＤから出力される周波数偏差信号Ｓ３に応じてヒステリシス特性を変えることによってスイッチング周波数を予め定めたスイッチング周波数Ｆｓに制御するリプル検出型のＤＣ−ＤＣコンバータである。
【００１６】
ヒステリシス特性を有する比較回路２２にヒステリシスコンパレータを使用して、オンオフ指令信号Ｓａを生成する手段として、
（ａ）図４のように、ヒステリシスコンパレータ（ＩＣ１２）のヒステリシス幅Ｈｙｓｔを周波数偏差信号Ｓ３に応じて変化させて、オンオフ指令信号Ｓａを生成する手段がある。
【００１７】
その他に、下記の手段も使用することができる。
（ｂ）図１のように、脈動している出力検出電圧Ｓｄの各瞬時値に周波数偏差信号Ｓ３を加算または減算して、この周波数偏差信号Ｓ３に応じて変化させた偏差加算出力信号Ｓ２をヒステリシスコンパレータ（ＩＣ１１）に入力してオンオフ指令信号Ｓａを生成する手段。
（ｃ）図５のように、ヒステリシスコンパレータ（ＩＣ１）の出力の遅延量（遅延時間）を周波数偏差信号Ｓ３に応じて変化させて、オンオフ指令信号Ｓａを生成する手段。
【００１８】
本発明のＤＣ−ＤＣコンバータは、下記の機能を有している。
その第１の機能は、出力検出電圧Ｓｄを出力する出力電圧検出回路ＶＤからオンオフ指令信号Ｓａを出力する比較回路２２までが実質的なフィードバックループを形成して、このフィードバックループを形成する構成にヒステリシス特性を有している。
【００１９】
その第２の機能は、変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して、算出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓによって、出力電圧のヒステリシス幅Ｈｙｓｔの大小、出力電圧の脈動の各瞬時値の上昇速度（傾斜）または下降速度（傾斜）の大小などのヒステリシス特性に対応してオンオフ指令信号Ｓａを変化させたり、出力電圧の遅延時間の大小などに対応してオンオフ指令信号Ｓａを変化させて、スイッチング素子Ｑ１をオンオフ制御することによってスイッチング周波数を予め定めたスイッチング周波数Ｆｓに制御している。
【発明の効果】
【００２０】
本発明は、フィードバックループを形成する構成にヒステリシス特性を有し、ヒステリシス特性可変要素に対応してスイッチング周波数を予め定めたスイッチング周波数Ｆｓに制御しているので、入力電圧に依存することなく、スイッチング周波数Ｆｓを一定化するとともに、低域フィルタＬＣの平滑用コイルＬのインダクタンスＬｏおよび平滑用コンデンサＣの容量Ｃｏを小さくして回路の小型化を図っている。
【発明を実施するための最良の形態】
【００２１】
発明を実施するための最良の形態は、図１の実施例１のＤＣ−ＤＣコンバータであって、直流入力電圧Ｖｉを断続して変換交流電圧Ｖｓに変換するスイッチング素子Ｑ１と、直流出力電圧Ｖｏを検出して出力検出電圧Ｓｄを出力する出力電圧検出回路ＶＤとから形成される主回路１０と、
変換交流電圧Ｖｓを検出して変換交流検出電圧Ｓｑを出力する変換交流電圧検出回路ＶＱと、
変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して、算出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓに対応した周波数偏差信号Ｓ３を出力する偏差演算回路ＦＤと、
出力検出電圧Ｓｄに周波数偏差信号Ｓ３を加算してスイッチングオンオフ指令信号Ｓ１１（以下、オンオフ指令信号Ｓ１１という）を出力するヒステリシス特性を有する比較回路２２ｂ（以下、比較回路２２ｂという）と、
オンオフ指令信号Ｓ１１に応じてスイッチング素子Ｑ１をオンオフ制御するドライブ回路ＤＶとの制御回路２０ｂとから構成されて、
上記偏差演算回路ＦＤが、変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出するスイッチング周波数演算信号（Ｆ／Ｖ変換信号）Ｓ４（以下、演算周波数信号Ｓ４という）を出力する周波数演算回路ＩＣ４と、
演算周波数信号Ｓ４と予め定める周波数を設定する基準電圧Ｖｒ２（以下、基準電圧Ｖｒ２という）とを入力し比較して周波数偏差信号Ｓ３を出力する偏差信号生成回路ＩＣ３とから形成され、
上記比較回路２２ｂが、脈動している出力検出電圧Ｓｄの各瞬時値に周波数偏差信号Ｓ３を加算した偏差加算出力信号Ｓ２を出力する偏差加算出力信号回路ＩＣ２と、
上記偏差加算出力信号Ｓ２とこの偏差加算出力信号Ｓ２の電圧値を設定する基準電圧Ｖｒ１（以下、基準電圧Ｖｒ１という）とを入力し比較してオンオフ指令信号Ｓ１１を出力するヒステリシス特性を有するオンオフ指令信号出力回路ＩＣ１１とから形成されて、
スイッチング周波数を予め定めたスイッチング周波数Ｆｓに制御するリプル検出型のＤＣ−ＤＣコンバータである。
【００２２】
後述する［請求形態１］の「スイッチング周波数を検出して、検出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓに対応した周波数偏差信号Ｓ３を出力する偏差算出回路２１」 の構成を具体化すると、上記の［課題を解決するための手段］に記載した（ａ）変換交流電圧Ｖｓを検出して変換交流検出電圧Ｓｑを出力する変換交流電圧検出回路ＶＱと、（ｂ）変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して、算出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓに対応した周波数偏差信号Ｓ３を出力する偏差演算回路ＦＤとになる。
【００２３】
さらに、上記の［課題を解決するための手段］に記載した（ａ）および（ｂ）の構成を具体化すると下記のとおりである。上記の［発明を実施するための最良の形態］のスイッチング周波数Ｆｓ＋ΔＦｓを算出する構成が、変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して    演算周波数信号Ｓ４を出力する周波数演算回路ＩＣ４となり、また、算出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓに対応した周波数偏差信号Ｓ３を出力する構成が、演算周波数信号Ｓ４と基準電圧Ｖｒ２とを入力し比較して周波数偏差信号Ｓ３を出力する偏差信号生成回路ＩＣ３となる。
【実施例】
【００２４】
［図１に示す実施例１］
図１は、実施例１のリプル電圧検出型のＤＣ−ＤＣコンバータのブロック図である。
【００２５】
図１の制御回路２０ｂの偏差演算回路ＦＤおよび比較回路２２ｂの構成が図２の従来技術１と異なるので、動作についても、比較回路２２ｂの出力信号（オンオフ指令信号）Ｓａの生成過程が異なる。
【００２６】
図１を参照して実施例１について説明する。実施例１のＤＣ−ＤＣコンバータは、主回路１０と制御回路２０ｂとから形成され、この主回路１０は、スイッチング素子Ｑ１とスイッチング素子Ｑ２と平滑用コイルＬおよび平滑用コンデンサＣと出力電圧検出回路ＶＤとから形成され、また制御回路２０ｂは、偏差算出回路２１と比較回路２２ｂとドライブ回路ＤＶとから形成されている。この偏差算出回路２１は、変換交流電圧検出回路ＶＱと偏差演算回路ＦＤとから形成されている。
【００２７】
スイッチング素子Ｑ１は、直流入力電圧Ｖｉを断続して変換交流電圧Ｖｓに変換する。出力電圧検出回路ＶＤは、直流出力電圧Ｖｏを検出して出力検出電圧Ｓｄを出力する。
【００２８】
変換交流電圧検出回路ＶＱは、変換交流電圧Ｖｓを検出して変換交流検出電圧Ｓｑを出力する。
【００２９】
さらに、偏差演算回路ＦＤは、周波数演算回路ＩＣ４と偏差信号生成回路ＩＣ３とから形成され、変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して、算出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓに対応した周波数偏差信号Ｓ３を出力する。
【００３０】
周波数演算回路ＩＣ４は、変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して演算周波数信号Ｓ４を出力する。
【００３１】
偏差信号生成回路ＩＣ３は、演算周波数信号Ｓ４と基準電圧Ｖｒ２とを入力し比較して周波数偏差信号Ｓ３を出力する。
【００３２】
偏差加算出力信号回路ＩＣ２は、脈動している出力検出電圧の各瞬時値Ｓｄに周波数偏差信号Ｓ３を加算した偏差加算出力信号Ｓ２を出力する。なお、周波数偏差信号Ｓ３の生成方法（組み方、符号など）によっては加算回路ではなく、減算回路になることもあるが実質的な相違はない。
【００３３】
ヒステリシス特性を有するオンオフ指令信号出力回路ＩＣ１１は、周波数偏差信号Ｓ３を加算した偏差加算出力信号Ｓ２と基準電圧Ｖｒ１とを比較してオンオフ指令信号Ｓ１１を出力する。ドライブ回路ＤＶは、オンオフ指令信号Ｓ１１に応じてスイッチング素子Ｑ１をオンオフする。
【００３４】
図１の実施例１の動作を説明する。出力検出電圧Ｓｄが上昇して周波数偏差信号Ｓ３を加算した偏差加算出力信号Ｓ２が、後述する図６に示す幅上限値Ｈｕに達したときに、スイッチング素子Ｑ１が切り替わる。
【００３５】
スイッチング周波数Ｆｓが予め定めた値よりも上昇しかけたときは、偏差算出回路２１から偏差加算出力信号回路ＩＣ２に入力される周波数偏差信号Ｓ３が微増する。出力検出電圧Ｓｄと微増した周波数偏差信号Ｓ３とが、偏差加算出力信号回路ＩＣ２に入力され、出力検出電圧Ｓｄから微増した周波数偏差信号Ｓ３が減算されるので、偏差加算出力信号Ｓ２は減少する。この減少した偏差加算出力信号Ｓ２と基準電圧Ｖｒ１とがコンパレータとして機能するオンオフ指令信号出力回路ＩＣ１１に入力されるので、後述する図６に示す幅上限値Ｈｕまたは幅下限値Ｈｄに達するまでの経過時間が長くなり、幅上限値Ｈｕまたは幅下限値Ｈｄに達するまでの経過時間または幅下限値Ｈｄから幅上限値Ｈｕまでの周期（以下、周期という）が大となる。
【００３６】
その結果、図２の従来技術のように、比較回路ＩＣ１に出力検出電圧Ｓｄが入力されてその出力がドライブ回路ＤＶに出力される場合に比べると、実施例１では、スイッチング素子Ｑ１の切り替わりが遅れ、スイッチング周波数Ｆｓの上昇を抑制することができる。
【００３７】
スイッチング周波数Ｆｓが予め定めた値よりも減少しかけたときは、上記と逆になる。
【００３８】
その結果、図２の従来技術のように、比較回路ＩＣ１に出力検出電圧Ｓｄが入力されてその出力がドライブ回路ＤＶに出力される場合に比べると、実施例１では、スイッチング素子Ｑ１の切り替わりが速くなって、スイッチング周波数Ｆｓの低下を抑制することができる。
【００３９】
ここで、周波数演算回路ＩＣ４の動作原理について説明する。変換交流検出電圧Ｓｑはスイッチング周波数Ｆｓで変化する矩形波電圧である。周波数演算回路ＩＣ４は、このスイッチング周波数Ｆｓで変化する矩形波電圧の変換交流検出電圧Ｓｑを入力する。
【００４０】
周波数演算回路ＩＣ４の入力側には微分回路が設けられていて、その出力は、矩形波電圧の立ち上がり部分と立ち下がり部分とにそれぞれ対応してパルス波形電圧（以下、パルス電圧という）が発生する。このパルス電圧は、スイッチング周波数によって変化しないで、ほぼ予め定めた所定の幅を有するパルス波形になる。パルスの幅は、スイッチング周波数に依存しないで、微分回路の時定数によって定まる。
【００４１】
変換交流検出電圧Ｓｑの矩形波の立ち上がりのパルス電圧および立ち下がりのパルス電圧は、それぞれ正極性パルスと逆極性パルスとの逆の極性で発生するが、正極性のパルスだけを抽出すると、１回のスイッチング（ＯＮ）によってスイッチング周波数に依存しない１パルスが発生する。上記のスイッチング回数（スイッチング周波数）とパルスの発生回数との連動関係は、スイッチング周波数が高ければ一定時間内でのパルス数が多くなる。したがって、一定時間内に計数されたパルス数は、スイッチング周波数に相当する。
【００４２】
パルス計数方法として積分回路を使う方法がある。積分回路は一定時間内での入力信号のＨレベルの時間（通電時間）が長いほど、出力電圧（ほぼ直流電圧）が高くなる。パルス数が多いときはＨレベルの時間が長くなるので、このパルス電圧を入力した積分回路が出力する演算周波数信号Ｓ４は、スイッチング周波数に対応する。
【００４３】
周波数演算回路ＩＣ４の動作原理に従って、矩形波電圧を、例えば、微分回路とその微分回路の微分した信号を入力する積分回路とからなる周波数演算回路ＩＣ４に入力して、演算周波数信号Ｓ４を出力する。この演算周波数信号Ｓ４と基準電圧Ｖｒ２とを偏差信号生成回路ＩＣ３に入力する。その結果、偏差信号生成回路ＩＣ３から演算周波数偏差信号Ｓ３が出力される。
【００４４】
［図４に示す実施例２］
図４は、実施例２のＤＣ−ＤＣコンバータのブロック図である。
【００４５】
図４に示す実施例２の制御回路２０ｃの比較回路２２ｃの構成が図１の実施例１と異なるので、動作についても、比較回路２２ｃの出力信号（オンオフ指令信号）Ｓａの生成過程が異なる。
【００４６】
図４を参照して実施例２について説明する。実施例１と同じ構成の部分の説明を省略する。この実施例も、前述した図１の実施例１と同様に、主回路１０と制御回路２０ｃとから形成され、制御回路２０ｃは、偏差算出回路２１と比較回路２２ｃとドライブ回路ＤＶとから形成されている。
【００４７】
ヒステリシス特性を有するオンオフ指令信号出力回路ＩＣ１２は、出力検出電圧Ｓｄと基準電圧Ｖｒ１とを入力してヒステリシス幅制御信号Ｈｉ（以下、幅制御信号Ｈｉという）として動作する周波数偏差信号Ｓ３に応じてヒステリシス幅が変化し、それに従ってオンオフ指令信号Ｓ１２を出力する。ドライブ回路ＤＶは、オンオフ指令信号Ｓ１２に応じてスイッチング素子Ｑ１をオンオフする。
【００４８】
図４の実施例２に記載した変換交流検出電圧Ｓｑは、周波数演算回路ＩＣ４を経由して、偏差信号生成回路ＩＣ３に入力され周波数偏差信号Ｓ３を出力する。図４の実施例２においては、この偏差信号生成回路ＩＣ３が出力する周波数偏差信号Ｓ３は、幅制御信号Ｈｉとして動作するので、ヒステリシス幅制御信号生成回路となる。
［図６の説明］
図６は、前述した従来技術の図３と同様に、本発明の実施例のスイッチング素子Ｑ１のオンオフに対応した変換交流電圧Ｖｓおよび脈動分を伴う直流出力電圧Ｖｏを検出した出力検出電圧Ｓｄの波形図である。同図（Ａ）および（Ｂ）は、それぞれ直流入力電圧Ｖｉが比較的低くなったときのスイッチング素子Ｑ１のオンオフ動作時の変換交流電圧Ｖｓの波形図および出力検出電圧Ｓｄの波形図を示す。同図（Ｃ）および（Ｄ）は、それぞれ直流入力電圧Ｖｉが比較的高くなったときのスイッチング素子Ｑ１のオンオフ動作時の変換交流電圧Ｖｓの波形図および出力検出電圧Ｓｄの波形図を示す。
［実施例２と図６との関係］
図４を参照して図６に示す波形図について説明する。出力検出電圧Ｓｄが上昇して幅上限値Ｈｕに達したとき、または幅下限値Ｈｄに達したときに、スイッチング素子Ｑ１が切り替わる。
【００４９】
スイッチング周波数Ｆｓが予め定めた値よりも上昇しかけたときは、オンオフ指令信号出力回路ＩＣ１２に入力される幅制御信号Ｈｉとして動作する周波数偏差信号Ｓ３が微増する。オンオフ指令信号出力回路ＩＣ１２はヒステリシスコンパレータであって、このヒステリシスコンパレータ内でこの微増した周波数偏差信号Ｓ３は、幅制御信号Ｈｉとして動作してヒステリシス幅Ｈｙｓｔを広くする。ヒステリシス幅Ｈｙｓｔが広くなると、出力検出電圧Ｓｄが上昇して幅上限値Ｈｕに達するまでの時間が長くなるので、スイッチング素子Ｑ１の切り替えを遅らせる。
【００５０】
その結果、図２の従来技術のように、比較回路ＩＣ１に出力検出電圧Ｓｄが入力されてその出力がドライブ回路ＤＶに出力される場合に比べると、実施例２では、スイッチング素子Ｑ１の切り替わりが遅れ、スイッチング周波数Ｆｓの上昇を抑制することができる。
【００５１】
スイッチング周波数Ｆｓが予め定めた値よりも減少しかけたときは、逆に、オンオフ指令信号出力回路ＩＣ１２に入力される幅制御信号Ｈｉとして動作する周波数偏差信号Ｓ３が少し小さくなる。オンオフ指令信号出力回路ＩＣ１２に入力された少し小さくなった周波数偏差信号Ｓ３は、オンオフ指令信号出力回路ＩＣ１２のヒステリシスコンパレータ内で幅制御信号Ｈｉとして動作してヒステリシス幅Ｈｙｓｔを狭くする。ヒステリシス幅Ｈｙｓｔが狭くなると、出力検出電圧Ｓｄが上昇して幅上限値Ｈｕに達する時間が短くなるので、スイッチの切り替わりを速くする。
【００５２】
その結果、図２の従来技術のように、比較回路ＩＣ１に出力検出電圧Ｓｄが入力されてその出力がドライブ回路ＤＶに出力される場合に比べると、実施例２では、スイッチング素子Ｑ１の切り替わりが速くなって、スイッチング周波数Ｆｓの低下を抑制することができ、図６に示すように、スイッチング素子Ｑ１のスイッチング周期Ｔｆを一定値に制御する。
【００５３】
［図５に示す実施例３］
図５は、実施例３のＤＣ−ＤＣコンバータのブロック図である。
【００５４】
図５の実施例３の制御回路２０ｄの比較回路２２ｄの構成が図１の実施例１と異なるので、動作についても、比較回路２２ｄの出力信号（オンオフ指令信号）Ｓａの生成過程が異なる。
【００５５】
図５を参照して実施例３について説明する。実施例１と同じ構成の部分の説明を省略する。この実施例も、前述した図１の実施例１と同様に、主回路１０と実施例３の制御回路２０ｄとから形成され、この制御回路２０ｄは、偏差算出回路２１と実施例３の比較回路２２ｄとドライブ回路ＤＶとから形成されている。
【００５６】
ヒステリシス特性を有する比較回路ＩＣ１は、出力検出電圧Ｓｄと基準電圧Ｖｒ１とを入力して比較信号Ｓ１を出力する。オンオフ指令信号出力回路ＩＣ５（以下、オンオフ指令信号出力回路ＩＣ５という）は、遅延時間制御信号Ｔｄとして動作する周波数偏差信号Ｓ３に応じて比較信号Ｓ１を遅延させてオンオフ指令信号Ｓ５として出力する。ドライブ回路ＤＶは、オンオフ指令信号Ｓ５に応じてスイッチング素子Ｑ１をオンオフする。
【００５７】
図５においては、出力検出電圧Ｓｄと基準電圧Ｖｒ１とを比較して比較信号Ｓ１を出力する比較回路ＩＣ１としてヒステリシスコンパレータを使用する実施例を示している。その他に、コンパレータはヒステリシス特性を有していなくてもよい。さらに、ヒステリシス特性は、フィードバックループの中で実質的に機能しておればよい。
【００５８】
図５を参照して実施例３の動作について説明する。出力検出電圧Ｓｄが上昇して幅上限値Ｈｕに達したとき、または幅下限値Ｈｄに達したときに、スイッチング素子Ｑ１が切り替わる。
【００５９】
前述したように、ヒステリシス特性を有する比較回路ＩＣ１は、出力検出電圧Ｓｄと基準電圧Ｖｒ１とを入力して比較信号Ｓ１を出力する。スイッチング周波数Ｆｓが予め定めた値よりも上昇しかけたときは、オンオフ指令信号出力回路ＩＣ５に入力される遅延時間制御信号Ｔｄとして動作する周波数偏差信号Ｓ３が微増する。オンオフ指令信号出力回路ＩＣ５に入力された微増した周波数偏差信号Ｓ３は、オンオフ指令信号出力回路ＩＣ５でオンオフ指令信号Ｓ５の遅延時間を大きくさせるので、スイッチング素子Ｑ１の切り替えが遅れる。
【００６０】
その結果、図２の従来技術のように、比較回路ＩＣ１に出力検出電圧Ｓｄが入力されてその出力がドライブ回路ＤＶに出力される場合に比べると、実施例３では、スイッチング素子Ｑ１の切り替わりが遅れ、スイッチング周波数Ｆｓの上昇を抑制することができる。
【００６１】
スイッチング周波数Ｆｓが予め定めた値よりも減少しかけたときは、逆に、偏差算出回路２１から出力される遅延時間制御信号Ｔｄとして動作する周波数偏差信号Ｓ３が少し小さくなる。オンオフ指令信号出力回路ＩＣ５に入力された少し小さくなった周波数偏差信号Ｓ３は、オンオフ指令信号出力回路ＩＣ５でオンオフ指令信号Ｓ５の遅延時間を短くして、スイッチング素子Ｑ１の切り替わりを速くする。
【００６２】
その結果、図２の従来技術のように、比較回路ＩＣ１に出力検出電圧Ｓｄが入力されてその出力がドライブ回路ＤＶに出力される場合に比べると、実施例３では、スイッチング素子Ｑ１の切り替わりが速くなって、スイッチング周波数Ｆｓの低下を抑制することができる。
【００６３】
以下、上記課題を解決するための手段を変形、拡張した具体例を、図面および図面の符号を参照して、請求項形式で請求形態として記載する。
【００６４】
請求形態１は、直流入力電圧Ｖｉを断続する直流入力断続スイッチング素子Ｑ１と、直流出力電圧Ｖｏを検出して出力検出電圧Ｓｄを出力する出力電圧検出回路ＶＤと、出力検出電圧Ｓｄを予め定めた基準電圧と比較して上記スイッチング素子Ｑ１をオンオフするオンオフ指令信号Ｓａを出力するヒステリシス特性を有する比較回路２２と、上記オンオフ指令信号Ｓａに応じて上記スイッチング素子Ｑ１をオンオフ制御するドライブ回路ＤＶとを備えたリプル検出型のＤＣ−ＤＣコンバータであって、
スイッチング周波数を検出して、検出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓに対応した周波数偏差信号Ｓ３を出力する偏差算出回路２１を備え、
上記比較回路２２は、上記偏差算出回路２１から出力される周波数偏差信号Ｓ３に応じて上記のオンオフ指令信号Ｓａの周波数または周期を変えることによってスイッチング周波数を予め定めたスイッチング周波数Ｆｓに制御するリプル検出型のＤＣ−ＤＣコンバータである。
【００６５】
請求形態２は、図１に示すように、請求形態１に記載の比較回路２２ｂが、
脈動している出力検出電圧Ｓｄの各瞬時値に周波数偏差信号Ｓ３を加算した偏差加算出力信号Ｓ２を出力する偏差加算出力信号回路ＩＣ２と、
上記偏差加算出力信号Ｓ２とこの偏差加算出力信号Ｓ２の電圧値を設定する基準電圧Ｖｒ１とを入力し比較してオンオフ指令信号Ｓ１１を出力するヒステリシス特性を有するオンオフ指令信号出力回路ＩＣ１１とを備えて、幅上限値Ｈｕまたは幅下限値Ｈｄに達するまでの経過時間または幅下限値Ｈｄから幅上限値Ｈｕまでの周期が制御されたオンオフ指令信号Ｓ１１をドライブ回路ＤＶに出力してスイッチング素子Ｑ１をオンオフ制御するリプル検出型のＤＣ−ＤＣコンバータである。
【００６６】
請求形態３は、図４に示すように、請求項１に記載の比較回路２２ｃが、
出力検出電圧Ｓｄと直流出力値を設定する基準電圧（Ｖｒ１）とを入力するとともに偏差算出回路２１から出力された周波数偏差信号Ｓ３に応じてヒステリシス幅Ｈｙｓｔが制御されたオンオフ指令信号Ｓ１２を出力するヒステリシス特性を有するオンオフ指令信号出力回路ＩＣ１２を備えて、上記ヒステリシス幅Ｈｙｓｔが制御されたオンオフ指令信号Ｓ１２をドライブ回路ＤＶに出力してスイッチング素子Ｑ１をオンオフ制御するリプル検出型のＤＣ−ＤＣコンバータである。
【００６７】
請求形態４は、図５に示すように、請求形態１に記載の比較回路２２ｄが、
出力検出電圧Ｓｄと直流出力値を設定する基準電圧（Ｖｒ１）とを入力し比較して比較信号Ｓ１を出力するヒステリシス特性を有する比較回路ＩＣ１と、
上記比較信号Ｓ１を入力して偏差算出回路２１から出力された周波数偏差信号Ｓ３に応じて遅延時間が制御されたオンオフ指令信号Ｓ５を出力するオンオフ指令信号出力回路ＩＣ５とを備えて、上記オンオフ指令信号Ｓ５をドライブ回路ＤＶに出力してスイッチング素子Ｑ１をオンオフ制御するリプル検出型のＤＣ−ＤＣコンバータである。
【００６８】
請求形態５は、図１に示すように、請求形態１に記載の偏差算出回路２１が、
変換交流電圧Ｖｓを検出して変換交流検出電圧Ｓｑを出力する変換交流電圧検出回路ＶＱと、
上記変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して算出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓに対応した周波数偏差信号Ｓ３を出力する偏差演算回路ＦＤとから形成されるリプル検出型のＤＣ−ＤＣコンバータである。
【００６９】
請求形態６は、図１、図４および図５に示すように、請求形態５に記載の偏差演算回路ＦＤが、変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して演算周波数信号Ｓ４を出力する周波数演算回路ＩＣ４と
上記演算周波数信号Ｓ４と基準電圧Ｖｒ２とを入力し比較して周波数偏差信号Ｓ３を出力する偏差信号生成回路ＩＣ３とから形成されるリプル検出型のＤＣ−ＤＣコンバータである。
【００７０】
請求形態１Ａは、請求形態１の構成を具体化した請求形態であって、
出力電圧のリプル電圧を検出してスイッチング素子を制御することによって出力電圧を一定にするリプル電圧検出型のＤＣ−ＤＣコンバータにおいて、
直流入力電圧Ｖｉを断続して変換交流電圧Ｖｓに変換するスイッチング素子Ｑ１と、
直流出力電圧Ｖｏを検出して出力検出電圧Ｓｄを出力する出力電圧検出回路ＶＤと、
上記変換交流電圧Ｖｓを検出して変換交流検出電圧Ｓｑを出力する変換交流電圧検出回路ＶＱと、
上記変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して算出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓに対応した周波数偏差信号Ｓ３を出力する偏差演算回路ＦＤと、
上記出力検出電圧Ｓｄと上記周波数偏差信号Ｓ３とを入力し比較してオンオフ指令信号Ｓａを出力するヒステリシス特性を有する比較回路２２と、
上記オンオフ指令信号Ｓａに応じてスイッチング素子Ｑ１をオンオフ制御するドライブ回路ＤＶとを備えて、
スイッチング周波数を予め定めたスイッチング周波数Ｆｓに制御するリプル検出型のＤＣ−ＤＣコンバータである。
【００７１】
請求形態２Ａは、請求形態２の構成を具体化した請求形態であって、図１に示すように、
出力電圧のリプル電圧を検出してスイッチング素子を制御することによって出力電圧を一定にするリプル電圧検出型のＤＣ−ＤＣコンバータにおいて、
直流入力電圧Ｖｉを断続して変換交流電圧Ｖｓに変換するスイッチング素子Ｑ１と、
直流出力電圧Ｖｏを検出して出力検出電圧Ｓｄを出力する出力電圧検出回路ＶＤと、
上記変換交流電圧Ｖｓを検出して変換交流検出電圧Ｓｑを出力する変換交流電圧検出回路ＶＱと、
上記変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して算出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓに対応した周波数偏差信号Ｓ３を出力する偏差演算回路ＦＤと、
脈動している出力検出電圧Ｓｄの各瞬時値に周波数偏差信号Ｓ３を加算した偏差加算出力信号Ｓ２を出力する偏差加算出力信号回路ＩＣ２と、
上記偏差加算出力信号Ｓ２と上記偏差加算出力信号の電圧値を設定する基準電圧Ｖｒ１とを入力し比較してオンオフ指令信号Ｓ１１を出力するヒステリシス特性を有するオンオフ指令信号出力回路ＩＣ１１と、
上記オンオフ指令信号Ｓ１１に応じてスイッチング素子Ｑ１をオンオフ制御するドライブ回路ＤＶとを備えて、
スイッチング周波数を予め定めたスイッチング周波数Ｆｓに制御するリプル検出型のＤＣ−ＤＣコンバータである。
【００７２】
請求形態３Ａは、請求形態３の構成を具体化した請求形態であって、図４に示すように、
出力電圧のリプル電圧を検出してスイッチング素子を制御することによって出力電圧を一定にするリプル電圧検出型のＤＣ−ＤＣコンバータにおいて、
直流入力電圧Ｖｉを断続して変換交流電圧Ｖｓに変換するスイッチング素子Ｑ１と、
直流出力電圧Ｖｏを検出して出力検出電圧Ｓｄを出力する出力電圧検出回路ＶＤと、
上記変換交流電圧Ｖｓを検出して変換交流検出電圧Ｓｑを出力する変換交流電圧検出回路ＶＱと、
上記変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して算出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓに対応した周波数偏差信号Ｓ３を出力する偏差演算回路ＦＤと、
上記出力検出電圧Ｓｄと直流出力値を設定する基準電圧Ｖｒ１とを入力し比較して上記周波数偏差信号Ｓ３に応じて上記出力検出電圧Ｓｄのヒステリシス幅Ｈｙｓｔを調整したヒステリシス幅が制御された信号Ｓ１２を出力するヒステリシス特性を有するオンオフ指令信号出力回路ＩＣ１２と、
上記ヒステリシス幅が制御された信号Ｓ１２に応じてスイッチング素子Ｑ１をオンオフ制御するドライブ回路ＤＶとを備えて、
スイッチング周波数を予め定めたスイッチング周波数Ｆｓに制御するリプル検出型のＤＣ−ＤＣコンバータである。
【００７３】
請求形態４Ａは、請求形態４の構成を具体化した請求形態であって、図５に示すように、
出力電圧のリプル電圧を検出してスイッチング素子を制御することによって出力電圧を一定にするリプル電圧検出型のＤＣ−ＤＣコンバータにおいて、
直流入力電圧Ｖｉを断続して変換交流電圧Ｖｓに変換するスイッチング素子Ｑ１と、
直流出力電圧Ｖｏを検出して出力検出電圧Ｓｄを出力する出力電圧検出回路ＶＤと、
上記変換交流電圧Ｖｓを検出して変換交流検出電圧Ｓｑを出力する変換交流電圧検出回路ＶＱと、
上記変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して算出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓに対応した周波数偏差信号Ｓ３を出力する偏差演算回路ＦＤと、
上記出力検出電圧Ｓｄと直流出力値を設定する基準電圧Ｖｒ１とを入力し比較して比較信号Ｓ１を出力する比較回路ＩＣ１と、
上記比較信号Ｓ１を入力して上記周波数偏差信号Ｓ３に応じて遅延時間を調整したオンオフ指令信号Ｓ５を出力するヒステリシス特性を有する上記オンオフ指令信号出力回路ＩＣ５と、
上記オンオフ指令信号Ｓ５に応じてスイッチング素子Ｑ１をオンオフ制御するドライブ回路ＤＶとを備えて、
スイッチング周波数を予め定めたスイッチング周波数Ｆｓに制御するリプル検出型のＤＣ−ＤＣコンバータである。
【００７４】
請求形態５Ａは、図１、図４および図５に示すように、請求形態１Ａないし請求形態４Ａに記載の偏差演算回路ＦＤが、変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して演算周波数信号Ｓ４を出力する周波数演算回路ＩＣ４と
上記演算周波数信号Ｓ４と予め定める周波数を設定する基準電圧Ｖｒ２とを入力し比較して周波数偏差信号Ｓ３を出力する偏差信号生成回路ＩＣ３とから形成されるリプル検出型のＤＣ−ＤＣコンバータである。
【００７５】
今回開示された実施の形態は、すべての点で例示であって制限的なものではなく、本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲の構成の均等物および構成の範囲内でのすべての追加、変形、改良などが含まれる。
【００７６】
本発明は、前述したように、変換交流検出電圧Ｓｑからスイッチング周波数Ｆｓ＋ΔＦｓを算出して、算出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓによって、出力電圧のヒステリシス幅Ｈｙｓｔの大小、出力電圧の脈動の各瞬時値の上昇速度（傾斜）または下降速度（傾斜）の大小などのヒステリシス特性に対応してオンオフ指令信号Ｓａを変化させたり、出力電圧の遅延時間の大小などに対応してオンオフ指令信号Ｓａを変化させて、スイッチング素子Ｑ１をオンオフ制御することによってスイッチング周波数を予め定めたスイッチング周波数Ｆｓに制御している。
【００７７】
上記のヒステリシス特性可変要素の他に、ヒステリシスコンパレータ出力信号としてヒステリシス特性を有していないコンパレータの出力信号をヒステリシス特性を有する回路に入力してヒステリシス特性を有する信号に変換してもよい。さらに、ヒステリシス特性は、フィードバックループの中で実質的に機能しておればよい。このようなヒステリシス特性可変要素以外の構成も、特許請求の範囲の構成の均等物および構成の範囲内に含まれる。
【００７８】
以上に記載した本発明または請求形態の効果は、すべてを同時に有している必要はなく、本発明または請求形態の一つ以上の効果を有していればよい。
【産業上の利用可能性】
【００７９】
本発明は、変換交流検出電圧Ｖｓを検出した変換交流検出電圧Ｓｑに応じてスイッチング素子Ｑ１およびスイッチング素子Ｑ２をオンオフするドライブ回路ＤＶで形成し、この変換交流検出電圧Ｓｑがゼロに近づくように制御してスイッチング周波数Ｆｓを一定化するとともに、スイッチング周波数Ｆｓが変動する回路では、低域フィルタＬＣの平滑用コイルＬのインダクタンスＬｏおよび平滑用コンデンサＣの容量Ｃｏを小さくして回路の小型化を図ることによって、出力電圧のリプル電圧を検出してスイッチング周波数を制御するリプル電圧検出型のＤＣ−ＤＣコンバータの実用化が期待できる。
【図面の簡単な説明】
【００８０】
【図１】オンオフ指令信号Ｓ１１に応じてスイッチング素子Ｑ１をオンオフ制御する実施例１のリプル電圧検出型のＤＣ−ＤＣコンバータのブロック図である。
【図２】従来技術１の出力電圧のリプル電圧（出力検出電圧Ｓｄ）を検出して直流出力電圧Ｖｏを制御するリプル電圧検出型のＤＣ−ＤＣコンバータの原理図である。
【図３】従来技術１のスイッチング素子Ｑ１のオンオフに対応した変換交流電圧Ｖｓおよび脈動分を伴う直流出力電圧Ｖｏを検出した出力検出電圧Ｓｄの波形図である。
【図４】ヒステリシス幅が制御された信号Ｓ１２に応じてスイッチング素子Ｑ１をオンオフ制御する実施例２のリプル電圧検出型のＤＣ−ＤＣコンバータのブロック図である。
【図５】オンオフ指令信号Ｓ５に応じてスイッチング素子Ｑ１をオンオフ制御する実施例３のリプル電圧検出型のＤＣ−ＤＣコンバータのブロック図である。
【図６】本発明の実施例２のスイッチング素子Ｑ１のオンオフに対応した変換交流電圧Ｖｓおよび出力検出電圧Ｓｄの波形図である。
【符号の説明】
【００８１】
［  ］内の用語は、請求項に記載するような符号を付さないで他の構成と識別可能な名称を示し、また（  ）内の用語は、機能を明瞭にする名称を示す。
１０    主回路
２０    制御回路２０［従来技術および本発明で使用する制御回路］
２０ｂ  制御回路２０ｂ［実施例１で使用する制御回路］
２０ｃ  制御回路２０ｃ［実施例２で使用する制御回路］
２０ｄ  制御回路２０ｄ［実施例３で使用する制御回路］
２１    偏差算出回路（スイッチング周波数偏差算出回路）
２２    比較回路２２［従来技術および本発明で使用する比較回路］
２２ｂ  比較回路２２ｂ［（実施例１で使用する）出力検出値とスイッチング周波数を予め定める基準値とを比較してオンオフ指令信号を出力する比較回路］
２２ｃ  比較回路２２ｃ［（実施例２で使用する）出力検出値とスイッチング周波数を予め定める基準値とを比較してオンオフ指令信号を出力する比較回路］
２２ｄ  比較回路２２ｄ［（実施例３で使用する）出力検出値とスイッチング周波数を予め定める基準値とを比較してオンオフ指令信号を出力する比較回路］
Ｃ      平滑用コンデンサ
ＤＶ    ドライブ回路
ＦＤ    偏差演算回路
ＩＣ１  比較回路ＩＣ１［出力検出電圧と直流出力値を設定する基準電圧との比較回路］（図２，図５）
ＩＣ２  偏差加算出力信号回路ＩＣ２［脈動している出力検出電圧の各瞬時値に周波数偏差信号Ｓ３を加算した偏差加算出力信号回路］
ＩＣ３  偏差信号生成回路（演算周波数と予め定めた周波数との偏差に対応する信号を生成するスイッチング周波数偏差信号生成回路）（図４）
ＩＣ４  周波数演算回路（変換交流検出電圧からスイッチング周波数を演算するスイッチング周波数演算回路）
ＩＣ５  オンオフ指令信号出力回路ＩＣ５［遅延時間が制御されたオンオフ指令信号出力回路］（図５）
ＩＣ１１  オンオフ指令信号出力回路ＩＣ１１［脈動している出力検出電圧が幅上限値または幅下限値に達するまでの経過時間が制御されたオンオフ指令信号出力回路］（図１）
ＩＣ１２  オンオフ指令信号出力回路ＩＣ１２［ヒステリシス幅が制御されたオンオフ指令信号出力回路］（図４）
Ｌ      平滑用コイル
ＬＣ    低域フィルタ
Ｑ１    スイッチング素子［直流入力断続スイッチング素子］
Ｑ２    スイッチング素子［フライホイルダイオード機能スイッチング素子］
ＶＤ    出力電圧検出回路
ＶＱ    変換交流電圧検出回路
Ｆｓ    スイッチング周波数
Ｈｄ    幅下限値（ヒステリシス幅下限値）
Ｈｉ    幅制御信号（ヒステリシス幅制御信号）
Ｈｕ    幅上限値（ヒステリシス幅上限値）
Ｈｙｓｔ  ヒステリシス幅
Ｓ１    比較信号Ｓ１［出力電圧検出値と基準値との比較信号］（図２，図５）
Ｓ２    偏差加算出力信号Ｓ２［脈動している出力検出電圧の各瞬時値に周波数偏差信号Ｓ３を加算した偏差加算出力信号］
Ｓ３    周波数偏差信号Ｓ３（演算周波数と予め定めた周波数との偏差に対応する信号）
Ｓ４    演算周波数信号（変換交流検出電圧からスイッチング周波数を演算するスイッチング周波数演算信号）
Ｓ５    オンオフ指令信号Ｓ５［遅延時間が制御されたオンオフ指令信号］（図５）
Ｓ１１  オンオフ指令信号Ｓ１１［脈動している出力検出電圧が幅上限値または幅下限値に達するまでの経過時間が制御されたオンオフ指令出力信号］（図１）
Ｓ１２  オンオフ指令信号Ｓ１２［出力電圧のヒステリシス幅が制御されたオンオフ指令出力信号］（図４）
Ｓａ    オンオフ指令信号Ｓａ［従来技術で使用するオンオフ指令信号および本発明で使用する（出力検出値とスイッチング周波数を予め定める基準値とを比較して出力する）オンオフ指令信号］
Ｓｄ    出力検出電圧Ｓｄ［直流出力検出電圧］
Ｓｑ    変換交流検出電圧
Ｔｄ    遅延時間制御信号
Ｔｆ    図６のスイッチング素子Ｑ１のスイッチング周期
Ｔｆ１  図３の低Ｖｉのスイッチング素子Ｑ１のスイッチング周期
Ｔｆ２  図３の高Ｖｉのスイッチング素子Ｑ１のスイッチング周期
Ｖｉ    直流入力電圧
Ｖｏ    直流出力電圧（脈動分を平滑した直流出力電圧）
Ｖｒ１  基準電圧Ｖｒ１［直流出力値を設定する基準電圧］
Ｖｒ２  基準電圧Ｖｒ２［予め定める周波数を設定する基準電圧］
Ｖｓ    変換交流電圧
ΔＦｓ  周波数偏差 （検出したスイッチング周波数Ｆｓ＋ΔＦｓと予め定めたスイッチング周波数Ｆｓとの周波数偏差ΔＦｓ）／演算周波数信号Ｓ４と予め定める周波数を設定する基準電圧Ｖｒ２との差の周波数偏差信号Ｓ３
Ｆｓ＋ΔＦｓ  検出したスイッチング周波数
ΔＶｓ  ヒステリシス幅に相当する出力用電圧偏差。
【図１】
2005348579.tif 000003
【図２】
2005348579.tif 000004
【図３】
2005348579.tif 000005
【図４】
2005348579.tif 000006
【図５】
2005348579.tif 000007
【図６】
2005348579.tif 000008