(57)【要約】【課題】消費電力を低減できる局所発振回路を提供する。【解決手段】周波数ｆｓの基準振動信号と周波数ｆｏｕｔ／（ｍ×ｎ）の分周信号の位相を比較する位相比較器１と、上記両信号の位相のずれに応じた電流ＩＯＵＴを出力する電荷ポンプ１０と、上記出力電流ＩＯＵＴに応じた制御電圧ＶＣを生成するループフィルタ３と、上記制御電圧ＶＣに応じた発振周波数ｆｏｕｔの信号を出力する電圧制御発振器４と、電圧制御発振器４の出力信号を設定周波数に応じた分周値（ｍ×ｎ）で分周して上記分周信号を出力する前置分周器５および可変カウンタ６とを備え、上記発振周波数ｆｏｕｔを上記設定周波数に引き込む局所発振回路において、上記電荷ポンプ１０は、出力電流ＩＯＵＴの値を上記設定周波数に応じて切り換える。【選択図】        図１     
2005260327.tif 000002
【特許請求の範囲】
【請求項１】
基準振動信号と分周信号の位相を比較する位相比較手段と、
上記両信号の位相のずれに応じた電流を出力する電流生成手段と、
上記電流生成手段の出力電流に応じた制御電圧を生成する制御電圧生成手段と、
上記制御電圧に応じた発振周波数の信号を出力する電圧制御発振手段と、
上記電圧制御発振手段の出力信号を設定周波数に応じた分周値で分周して上記分周信号を出力する分周手段と
を備え、上記発振周波数を上記設定周波数に引き込む局所発振回路において、
上記電流生成手段は、その出力電流値を上記設定周波数に応じて切り換える
ことを特徴とする局所発振回路。
【請求項２】
請求項１に記載の局所発振回路において、
上記電流生成手段は、周波数引き込み開始から所定の時間を経過するまでは、上記出力電流値の切り換えを全部または一部停止する
ことを特徴とする局所発振回路。
【請求項３】
請求項１に記載の局所発振回路において、
上記電流生成手段は、上記発振周波数が上記設定周波数から所定の範囲内に引き込まれるまでは、上記出力電流値の切り換えを全部または一部停止する
ことを特徴とする局所発振回路。
【請求項４】
通信装置に設けられる請求項１に記載の局所発振回路において、
上記電流生成手段は、上記通信装置内の送受信のための増幅器が起動されるまでは、上記出力電流値の切り換えを全部または一部停止する
ことを特徴とする局所発振回路。
【請求項５】
請求項１に記載の発振回路において、
上記電流生成手段は、上記出力電流値を切り換えるための電流源として、上記制御電圧生成手段に電流を注入する第１の端子に第１のアナログスイッチを介して接続されるとともに、第２のアナログスイッチを介して接続される電流源を有する
ことを特徴とする発振回路。
【請求項６】
請求項５に記載の局所発振回路において、
上記電流源は、
上記制御電圧生成手段に電流を注入するときに、上記第１のアナログスイッチをＯＮさせることにより、上記第１の端子に電流を流し込んで上記注入する電流を増加させ、
上記制御電圧生成手段から電流を引込するときに、上記第２のアナログスイッチをＯＮさせることにより、上記第２の端子に電流を流し込んで上記引込する電流を減少させる
ことを特徴とする発振回路。
【請求項７】
請求項５に記載の局所発振回路において、
上記電流源は、
上記制御電圧生成手段に電流を注入するときに、上記第１のアナログスイッチをＯＮさせることにより、上記第１の端子から電流を流れ込ませて上記注入する電流を増加させ、
上記制御電圧生成手段から電流を引込するときに、上記第２のアナログスイッチをＯＮさせることにより、上記第２の端子から電流を流れ込ませて上記引込する電流を減少させる
ことを特徴とする局所発振回路。
【請求項８】
請求項１から７までのいずれかに記載の局所発振回路において、
上記電流生成手段は、
上記出力電流値を切り換えるための電流源と、
上記電流源の基準電流を上記電圧制御発振手段の周波数感度の製造ばらつきに応じて補正する基準電流補正回路と
を有する
ことを特徴とする局所発振回路。
【請求項９】
請求項８に記載の局所発振回路において、
上記基準電流補正回路は、
上記発振周波数が第１の発振周波数となる第１の制御電圧が所定の電圧範囲内になるように上記電圧制御発振手段の発振特性が調整された後、上記発振周波数が上記第１の発振周波数と異なる第２の発振周波数となる第２の制御電圧を基準となる第３の制御電圧と比較し、その比較結果に応じて上記基準電流を補正する
ことを特徴とする発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に集積等させる局所発振回路に関し、特に局所発振回路の周波数感度や個体ばらつきを補償する技術に関するものである。
【背景技術】
【０００２】
図１４は従来の局所発振回路のブロック構成図である。この従来の局所発振回路は、位相比較器１と、電荷ポンプ２と、ループフィルタ３と、電圧制御発振器４と、前置分周器５と、可変カウンタ６と、論理回路７と、ＡＤ変換器８とを備えており、例えば半導体基板上に集積される。
【０００３】
図１５は従来の電荷ポンプ２の構成図である。図１５において、電荷ポンプ２は、電流源回路２００と出力回路１０１とによって構成されている。この従来の電流源回路２００は、ループフィルタ３に電流ＩＯＵＴａを注入して、ループフィルタ３から電圧制御発振器４に出力される制御電圧ＶＣを上昇させる電流源ブロック２００ａと、ループフィルタ３から電流ＩＯＵＴｂを流入させて、電圧制御発振器４の制御電圧ＶＣを降下させる電流源ブロック２００ｂとによって構成されている。
【０００４】
図１６は電荷ポンプ２においてのＡＤ変換器８および電流源回路２００の回路構成図である（例えば、非特許文献１参照）。図１６において、ＡＤ変換器８は、比較器８０１，８０２，８０３と、抵抗８０４，８０５，８０６，８０７と、制御電圧ＶＣの入力端子８０８とを備えている。また、図１６において、従来の電流源回路２００は、電流源Ｊ１ａ，Ｊ１ｂ，Ｊ２ａ，Ｊ２ｂ，Ｊ３ａ，Ｊ３ｂと、アナログスイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｃ，Ｓ３ａ，Ｓ３ｂと、注入電流ＩＯＵＴａの端子１０６ａと、引込電流ＩＯＵＴｂの端子１０６ｂとを備えている。
【０００５】
電圧制御発振器４の周波数感度をＫ（単位：［周波数／電圧］）、電荷ポンプ２の出力電流をＩＯＵＴ、局所発振回路の出力信号（電圧制御発振器４の出力信号）の周波数（発振周波数）をｆｏｕｔ、設定周波数をｆとすると、局所発振回路の周波数引き込み時間（発振周波数ｆｏｕｔを設定周波数ｆに引き込む時間）は、周波数感度Ｋと出力電流ＩＯＵＴの積Ｋ×Ｉの逆数に比例する。また、発振周波数ｆｏｕｔが外乱により設定周波数ｆからずれたときの復元時間も、上記Ｋ×ＩＯＵＴの逆数に比例する。
【０００６】
図１７は図１４の従来の局所発振回路の特性を示す図であり、（ａ）は電圧制御発振器４にいての発振周波数ｆｏｕｔ−制御電圧ＶＣの特性、（ｂ）は出力電流ＩＯＵＴ−制御電圧ＶＣの特性である。図１７（ａ）の特性から判るように、電圧制御発振器４は制御電圧ＶＣに応じて発振周波数ｆｏｕｔを変化させ、制御電圧ＶＣが高くなるほど発振周波数ｆｏｕｔは高くなる。また、図１７（ａ）の特性の傾きは周波数感度Ｋを与えるが、この図１７（ａ）の特性から判るように、周波数感度Ｋの値は電圧制御発振器４の制御電圧ＶＣに依存し、制御電圧ＶＣ（発振周波数ｆｏｕｔ）が高くなるほど周波数感度Ｋは低くなる。
【０００７】
図１７（ｂ）の特性Ｂ’のように、電荷ポンプ２の出力電流ＩＯＵＴの値が発振周波数ｆｏｕｔによらず一定値の場合には、周波数感度Ｋが制御電圧ＶＣ（発振周波数ｆｏｕｔ）に依存することにより、局所発振回路の周波数引き込み時間は設定周波数ｆに依存し、設定周波数ｆが高いほど周波数引き込み時間・復元時間は長くなる。周波数引き込み時間・復元時間を設定周波数ｆに依存しなくするためには、周波数感度Ｋと出力電流ＩＯＵＴの積Ｋ×ＩＯＵＴの値が制御電圧ＶＣによらず一定値であればよい。
【０００８】
そこで、図１４の従来の局所発振回路では、周波数引き込み時間が設定周波数ｆに依存しなくするため、図１６に示す回路構成により、制御電圧ＶＣを比較器８０１、８０２，８０３で測定し、その制御電圧に応じて電荷ポンプ２の出力電流ＩＯＵＴの値を、図１７（ｂ）の特性Ｂのように変化させている。ただし、図１６に示す比較器の数は３つであるが、実際の回路では５つ以上が一般である。
【０００９】
【非特許文献１】Wireless CMOS Frequency Synthesizer, J. Craninckx and M. Steyaert, Kluwer Academic Publishers (1998), pp212-217.(Figure7.20.)
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記従来の局所発振回路では、ＡＤ変換器８に設けられた複数の比較器が常時動作しているので、回路の消費電力抑制の観点で不利である。
【００１１】
本発明は、このような課題を解決するためになされたものであり、消費電力を低減できる局所発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の局所発振回路は、電荷ポンプの出力電流値を、電圧制御発振器の制御電圧値ではなく、局所発振回路の設定周波数（分周器の分周比の値）に応じて切り換えることを特徴とする。
【発明の効果】
【００１３】
本発明の局所発振回路によれば、比較器のアナログ回路を不要とすることができるので、消費電力を低減できるという効果がある。
【発明を実施するための最良の形態】
【００１４】
実施の形態１．
図１は本発明の実施の形態１の局所発振回路のブロック構成図であり、図１４と同様のものには同じ符号を付してある。この実施の形態１の局所発振回路は、位相比較器１と、電荷ポンプ１０と、ループフィルタ３と、電圧制御発振器４と、前置分周器５と、可変カウンタ６と、論理回路１１とを備えており、上記従来の局所発振回路（図１４参照）において、電荷ポンプ２を電荷ポンプ１０とし、論理回路７を論理回路１１として、ＡＤ変換器８を設けない構成である。
【００１５】
［位相比較器１］
位相比較器１は、可変カウンタ６から入力された周波数ｆｏ／（ｍ×ｎ）の分周信号の位相を、水晶発振器等から基準分周器等を介して入力される周波数ｆｓの基準振動信号の位相と比較し、その位相のずれに応じた位相比較信号を電荷ポンプ１０に出力する。
【００１６】
［電荷ポンプ１０］
図２は実施の形態１の電荷ポンプ１０の構成図である。図２において、電荷ポンプ１０は、電流源回路１００と出力回路１０１とによって構成されている。この電荷ポンプ１０は、位相比較器１からの位相比較信号ＰＤＵ，ＰＤＤに従って、ループフィルタ３に電流ＩＯＵＴ＝ＩＯＵＴａを注入しまたはループフィルタ３から電流ＩＯＵＴ＝ＩＯＵＴｂを流入させて、ループフィルタ３から電圧制御発振器４に出力される制御電圧ＶＣを上昇または降下させる。
【００１７】
電流源回路１００は、ループフィルタ３に電流ＩＯＵＴａを注入して制御電圧ＶＣを上昇させる電流源ブロック１００ａと、ループフィルタ３から電流ＩＯＵＴｂを流入させて制御電圧ＶＣを降下させる電流源ブロック１００ｂとによって構成されている。
【００１８】
出力回路１０１は、２つのアナログスイッチＳＵ，ＳＤによって構成されている。アナログスイッチＳＵは、位相比較器１のからの位相比較信号ＰＤＵに従ってＯＮ／ＯＦＦし、アナログスイッチＳＤは、位相比較器１のからの位相比較信号ＰＤＤに従ってＯＮ／ＯＦＦする。これらのアナログスイッチＳＵ，ＳＤは、位相比較信号ＰＤＵ，ＰＤＤによって、いずれかのスイッチがＯＮするか、あるいはともにＯＦＦするように制御される。アナログスイッチＳＵがＯＮすると、電流ＩＯＵＴ＞０となって電流ＩＯＵＴａが電流源ブロック１００ａからループフィルタ３の容量に注入され、それによってループフィルタ３から出力される制御電圧ＶＣが上昇する。また、アナログスイッチＳＤがＯＮすると、電流ＩＯＵＴ＜０となって電流ＩＯＵＴｂがループフィルタ３の容量から電流源ブロック１００ｂに流入され、それによってループフィルタ３から出力される制御電圧ＶＣが降下する。
【００１９】
［ループフィルタ３］
ループフィルタ３は、電荷ポンプ１０の出力電流ＩＯＵＴに従って上昇または降下させた制御電圧ＶＣを電圧制御発振器４に出力する。このループフィルタ３は、電流ＩＯＵＴ＞０となって電荷ポンプ１０からループフィルタ３に電流が流れ込むと）、制御電圧ＶＣを上昇させ、電流ＩＯＵＴ＝０では、制御電圧ＶＣを変動させずに固定値とし、電流ＩＯＵＴ＜０となってループフィルタ３から電荷ポンプ１０に電流が流れ込むと、制御電圧ＶＣを降下させる。
【００２０】
［電圧制御発振器４］
図３は電圧制御発振器４の回路構成図である。図３において、電圧制御発振器４は、ｐ型ＭＯＳトランジスタ４０１，４０２，４０３，４０４と、ｎ型ＭＯＳトランジスタ４０５，４０６と、定電流源４０７と、コイル４０８と、可変容量４０９と、制御電圧ＶＣの入力端子４１０と、周波数ｆ０の信号の差動出力端子４１１，４１２とを備えており、ループフィルタ２から可変容量４０９に入力された制御電圧ＶＣの値に応じた周波数ｆｏｕｔで発振して差動信号を生成する。この周波数ｆｏｕｔの信号は、設定周波数ｆｓ×ｍ×ｎの信号として局所発振回路から出力されるとともに、前置分周器５に入力される。制御電圧ＶＣが上昇すると、周波数ｆｏｕｔは高くなり、制御電圧ＶＣが上昇すると、周波数ｆｏｕｔは低くなる。
【００２１】
［前置分周器５］
前置分周器５は、電圧制御発振器４から入力された周波数ｆｏｕｔの信号をｍ分周して、周波数ｆｏｕｔ／ｍの信号を可変カウンタ６に出力する。上記の分周値（分周比の値）ｍは、固定値である。
【００２２】
［可変カウンタ６］
可変カウンタ６は、前置分周器５から入力された周波数ｆｏｕｔ／ｍの信号をさらにｎ分周して、周波数ｆｏｕｔ／（ｍ×ｎ）の信号を位相比較器１に出力する。上記の分周値ｎは、論理回路１１から入力された分周データＤに従って設定される可変の値である。
【００２３】
［論理回路１１］
論理回路１１は、設定周波数に従って分周データＤを生成し、可変カウンタ６に出力する。さらに、論理回路１１は、設定周波数に従って電流値切り換えデータＮを生成するとともに、周波数引き込みの進捗に従って電流切り換え信号Ｓを生成し、これらの電流値切り換えデータＮおよび電流切り換え信号Ｓを電荷ポンプ１０に出力する。
【００２４】
［制御電圧ＶＣ−発振周波数ｆｏｕｔ特性］
図４は電圧制御発振器４においての制御電圧ＶＣ−発振周波数ｆｏｕｔの特性を示す図である。周波数感度Ｋは、図４の特性の傾きとして与えられ、
ｆ０≦ｆｏｕｔ＜ｆ１において、Ｋ＝Ｋ１＝１６０［ＭＨｚ／Ｖ］、
ｆ１≦ｆｏｕｔ＜ｆ２において、Ｋ＝Ｋ２＝１１０［ＭＨｚ／Ｖ］、
ｆ２≦ｆｏｕｔ＜ｆ３において、Ｋ＝Ｋ３＝８０［ＭＨｚ／Ｖ］、
ｆ３≦ｆｏｕｔ＜ｆ４において、Ｋ＝Ｋ４＝６５［ＭＨｚ／Ｖ］、
ｆ４≦ｆｏｕｔ＜ｆ５において、Ｋ＝Ｋ５＝４０［ＭＨｚ／Ｖ］
となる。
【００２５】
［電流値切り換えデータＮ］
図４において、設定周波数ｆは、最低周波数ｆｍｉｎ＝ｆ０から最高周波数ｆｍａｘ＝ｆ５までの範囲内で設定されるものとすると、論理回路１１は、この周波数範囲を、周波数感度Ｋ１である周波数領域ｆ０〜ｆ１，周波数感度Ｋ２である周波数領域ｆ１〜ｆ２，周波数感度Ｋ３である周波数領域ｆ２〜ｆ３，周波数感度Ｋ４である周波数領域ｆ３〜ｆ４，周波数感度Ｋ５である周波数領域ｆ４〜ｆ５の５つの周波数領域に分割し、設定周波数ｆがこれら５つの分割周波数領域のいずれの領域内の周波数であるかに従って、３ビットのデータからなる電流値切り換えデータＮを生成する。従って、電流値切り換えデータＮは、設定周波数ｆおよび分周器である可変カウンタ６の分周値ｎ（可変カウンタ６および前置分周器５の分周値ｍ×ｎ）を表すデータである。
【００２６】
例えば、
ｆ０≦ｆ＜ｆ１であれば、Ｎ＝−２（１１０）、
ｆ１≦ｆ＜ｆ２であれば、Ｎ＝−１（１１１）、
ｆ２≦ｆ＜ｆ３であれば、Ｎ＝０（０００）、
ｆ３≦ｆ＜ｆ４であれば、Ｎ＝＋１（００１）、
ｆ４≦ｆ＜ｆ５であれば、Ｎ＝＋２（０１０）
とする。
【００２７】
［周波数引き込み動作］
図５は実施の形態１の局所発振回路の周波数引き込み動作を説明するタイミングチャートであり、（ａ）は局所発振回路の出力信号の周波数（発振周波数）ｆｏｕｔ、（ｂ）は実施の形態１の局所発振回路を設けた無線通信装置等において送信時の電力増幅器や受信時の低雑音増幅器を起動するために生成される起動信号である。図５において、Ｔ１は第１の周波数引き込み期間（第１の周波数引き込み時間）、Ｔ２は第２の周波数引き込み期間（第２の周波数引き込み時間）であり、Ｔ１＋Ｔ２の期間（時間）は、局所発振回路が、出力信号の周波数ｆｏｕｔを、タイミングｔ０において設定された設定周波数ｆ（ｔ０）やタイミングｔ４において設定された設定周波数ｆ（ｔ４）に引き込む動作をする周波数引き込み期間（周波数引き込み引き込み時間）である。また、Ｔ３は、この局所発振回路を設けた通信装置等がデータ通信等をする通信期間（通信時間）である。なお、第１の周波数引き込み時間Ｔ１，第２の周波数引き込み時間Ｔ２は、設定周波数ｆ等によって周波数引き込み動作ごとに異なり、通信時間Ｔ３も、通信ごとに異なる。
【００２８】
図５のタイミングｔ０で設定周波数ｆ（ｔ０）が設定されると、局所発振回路は、この設定周波数ｆ（ｔ０）に応じた分周値ｎ（ｔ０）を可変カウンタ６に設定して周波数引き込み動作を開始し、発振周波数ｆｏｕｔを設定周波数ｆ（ｔ０）に引き込み、タイミングｔ１から時間Ｔ１＋Ｔ２経過後のタイミングｔ２で周波数引き込みを完了する。これによって、可変カウンタ６から出力される周波数ｆｏｕｔ／（ｍ×ｎ（ｔ０））の分周信号の位相が周波数ｆｓの基準振動信号の位相にロックされ、発振周波数ｆｏｕｔ＝ｆｓ×ｍ×ｎ（ｔ０）＝ｆ（ｔ０）となる。そして、このタイミングｔ２での周波数引き込み完了から時間Ｔ３経過後のタイミングｔ３まで、データ通信等がなされる。
【００２９】
また、図５のタイミングｔ４で設定周波数ｆ（ｔ４）（ｆ（ｔ０）とは異なる周波周）が設定されると、局所発振回路は、この設定周波数ｆ（ｔ４）に応じた分周値ｎ（ｔ４）を可変カウンタ６に設定して周波数引き込み動作を開始し、発振周波数ｆｏｕｔを設定周波数ｆ（ｔ４）に引き込み、タイミングｔ４から時間Ｔ１＋Ｔ２経過後のタイミングｔ２で周波数引き込みを完了する。これによって、可変カウンタ６から出力される周波数ｆｏｕｔ／（ｍ×ｎ（ｔ４））の分周信号の位相が周波数ｆｓの基準振動信号の位相にロックされ、発振周波数ｆｏｕｔ＝ｆｓ×ｍ×ｎ（ｔ４）＝ｆ（ｔ４）となる。そして、このタイミングｔ６での周波数引き込み完了から時間Ｔ３経過後のタイミングｔ７まで、データ通信等がなされる。
【００３０】
このような周波数引き込み動作において、第１の周波数引き込み時間Ｔ１は、発振周波数ｆｏｕｔの設定周波数ｆからのずれｆｏｕｔ−ｆが、図４の周波周ｆ０，ｆ１との間で、
−２×（ｆ０−ｆ１）≦ｆｏｕｔ−ｆ≦＋２×（ｆ０−ｆ１）
を満たすようになるまでの時間であり、第２の周波数引き込み時間Ｔ２は、上記条件を満たしてから周波数引き込みを完了するまでの時間である。
【００３１】
図５（ｂ）の起動信号は、周波数引き込み動作が第１の周波数引き込み期間Ｔ１から第２の周波数引き込み期間になるタイミングｔ１，ｔ５で０［Ｖ］からレベル上昇し、タイミングｔ３，ｔ７で通信が終了してからしばらくすると、０［Ｖ］に戻る信号である。
【００３２】
［電流値切り換え信号Ｓ］
論理回路１１は、局所発振回路が周波数引き込みを開始してからの経過時間や周波数引き込み中の発振周波数ｆｏｕｔの設定周波数ｆからのずれ等に従って、１ビットの電流値切り換え信号Ｓを生成する。例えば、図５（ｂ）の起動信号を電流値切り換え信号Ｓとして代用し、第１の周波数引き込み時間Ｔ１を経過するまでは、Ｓ＝０、第１の周波数時間Ｔ１を経過したら、Ｓ＝１とする。
【００３３】
［電荷ポンプ１０の電流源回路１００］
図６は電荷ポンプ１０においての電流源回路１００の回路構成図である。図６において、実施の形態１の電流源回路１００は、電流源Ｊ０ａ，Ｊ０ｂ，Ｊ１ａ，Ｊ１ｂ，Ｊ２ａ，Ｊ２ｂ，Ｊ３ａ，Ｊ３ｂ，Ｊ４ａ，Ｊ４ｂと、アナログスイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂ，Ｓ３ａ，Ｓ３ｂ，Ｓ４ａ，Ｓ４ｂと、電流値切り換えデータＮのデコーダ１０２と、ＡＮＤゲート１０３，１０４と、電流値切り換え信号Ｓの入力端子１０５と、注入電流ＩＯＵＴａの端子１０６ａと、引込電流ＩＯＵＴｂの端子１０６ｂとを備えている。
【００３４】
電流源Ｊ０ａと、電流源Ｊ３ａおよびアナログスイッチＳ３ａの直列回路と、電流源Ｊ４ａおよびアナログスイッチＳ４ａの直列回路とは、それぞれ電源Ｖｃｃと端子１０６ａの間に設けられており、電流源Ｊ１ａおよびアナログスイッチＳ１ａの直列回路と、電流源Ｊ２ａおよびアナログスイッチＳ２ａの直列回路とは、それぞれ端子１０６ａと接地電源Ｖｓｓの間に設けられている。
【００３５】
また、電流源Ｊ０ｂと、電流源Ｊ３ｂおよびアナログスイッチＳ３ｂの直列回路と、電流源Ｊ４ｂおよびアナログスイッチＳ４ｂの直列回路とは、それぞれ端子１０６ｂと接地電源Ｖｓｓの間に設けられており、電流源Ｊ１ｂおよびアナログスイッチＳ１ｂの直列回路と、電流源Ｊ２ｂおよびアナログスイッチＳ２ｂの直列回路とは、それぞれ電源Ｖｃｃと端子１０６ｂの間に設けられている。
【００３６】
ＡＮＤゲート１０３には、デコーダ１０２からのデコード信号Ｇ１と電流値切り換え信号Ｓとが入力され、ＡＮＤゲート１０３の出力信号は、アナログスイッチＳ１ａおよびＳ１ｂの制御端子に入力される。また、ＡＮＤゲート１０４には、デコーダ１０２からのデコード信号Ｇ２と電流値切り換え信号Ｓとが入力され、ＡＮＤゲート１０４の出力信号は、アナログスイッチＳ２ａおよびＳ２ｂの制御端子に入力される。また、デコーダ１０２からのデコード信号Ｇ３は、アナログスイッチＳ３ａおよびＳ３ｂの制御端子に入力され、デコード信号Ｇ４は、アナログスイッチＳ４ａおよびＳ４ｂの制御端子に入力される。
【００３７】
電流源Ｊ０ａ，Ｊ１ａ，Ｊ２ａ，Ｊ３ａ，Ｊ４ａと、アナログスイッチＳ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａと、ＡＮＤゲート１０３，１０４と、デコーダ１０２とは、電流ＩＯＵＴａをループフィルタ３に注入して電圧制御発振器４の制御電圧ＶＣを上昇させる昇圧電流源ブロック１００ａを構成しており、電流源Ｊ０ｂ，Ｊ１ｂ，Ｊ２ｂ，Ｊ３ｂ，Ｊ４ｂと、アナログスイッチＳ１ｂ，Ｓ２ｂ，Ｓ３ｂ，Ｓ４ｂと、ＡＮＤゲート１０３，１０４と、デコーダ１０２とは、電流ＩＯＵＴｂをループフィルタ３から流入させて電圧制御発振器４の制御電圧ＶＣを降下させる降圧電流源ブロック１００ｂを構成している。
【００３８】
電流源Ｊ０ａ，Ｊ１ｂ，Ｊ２ｂ，Ｊ３ａ，Ｊ４ａはｐ型電界効果トランジスタで構成され、電流源Ｊ０ｂ，Ｊ１ａ，Ｊ２ａ，Ｊ３ｂ，Ｊ４ｂはｎ型電界効果トランジスタで構成されている。図６において、例えば、電流源ブロック１００ａの電源ＶＣＣと接地電源ＶＳＳとを入れ換え、ｎ型電界効果トランジスタとｐ型電界効果トランジスタとを入れ換えれば、電流源ブロック１００ｂとなる。
【００３９】
アナログスイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂ，Ｓ３ａ，Ｓ３ｂ，Ｓ４ａ，Ｓ４ｂは、出力回路１０１のアナログスイッチＳＵ（図２参照）がＯＮしたときに流れる注入電流ＩＯＵＴａと、出力回路１０１のアナログスイッチＳＤ（図２参照）がＯＮしたときに流れる引込電流ＩＯＵＴｂとが同じ値になるように、デコーダ１０２のデコード信号Ｇ１，Ｇ２，Ｇ３，Ｇ４および電流値切り換え信号ＳによってＯＮ／ＯＦＦ制御される。
【００４０】
例えば、
電流源Ｊ０ａ，Ｊ０ｂの電流値Ｉ０＝２００［μＡ］、
電流源Ｊ１ａ，Ｊ１ｂの電流値Ｉ１＝４０［μＡ］、
電流源Ｊ２ａ，Ｊ２ｂの電流値Ｉ２＝６０［μＡ］、
電流源Ｊ３ａ，Ｊ３ｂの電流値Ｉ３＝７０［μＡ］、
電流源Ｊ４ａ，Ｊ４ｂの電流値Ｉ４＝１３０［μＡ］
である。
電流源Ｊ０ａ，Ｊ０ｂの電流値Ｉ０＝２００［μＡ］は、電圧制御発振器４の周波数感度が図４の中央値Ｋ３となる設定周波数ｆのときに、周波数引き込みが所定の時間で終了するような電流値とした。
【００４１】
［デコーダ１０２］
デコーダ１０２は、電流値切り換えデータＮをデコードし、アナログスイッチＳ１ａ，Ｓ１ｂのＯＮ／ＯＦＦを制御する１ビットのデコード信号Ｇ１と、アナログスイッチＳ２ａ，Ｓ２ｂのＯＮ／ＯＦＦを制御する１ビットのデコード信号Ｇ２と、アナログスイッチＳ３ａ，Ｓ３ｂのＯＮ／ＯＦＦを制御する１ビットのデコード信号Ｇ３と、アナログスイッチＳ４ａ，Ｓ４ｂのＯＮ／ＯＦＦを制御する１ビットのデコード信号Ｇ４とを出力する。
【００４２】
このデコーダ１０２は、電流値切り換えデータＮが、
Ｎ＝−２（１１０）のときは、アナログスイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂをＯＮさせ、その他のアナログスイッチをＯＦＦさせるために、Ｇ１＝Ｇ２＝１，Ｇ３＝Ｇ４＝０を出力し、
Ｎ＝−１（１１１）のときは、アナログスイッチＳ１ａ，Ｓ１ｂをＯＮさせ、その他のアナログスイッチをＯＦＦさせるために、Ｇ１＝１，Ｇ２＝Ｇ３＝Ｇ４＝０を出力し、
Ｎ＝０（０００）のときは、全てのアナログスイッチをＯＦＦさせるために、Ｇ１＝Ｇ２＝Ｇ３＝Ｇ４＝０を出力し、
Ｎ＝＋１（００１）のときは、アナログスイッチＳ３ａ，Ｓ３ｂをＯＮさせ、その他のアナログスイッチをＯＦＦさせるために、Ｇ１＝Ｇ２＝Ｇ４＝０，Ｇ３＝１を出力し、
Ｎ＝＋２（０１０）のときには、アナログスイッチＳ３ａ，Ｓ３ｂ，Ｓ４ａ，Ｓ４ｂをＯＮさせ、その他のアナログスイッチをＯＦＦさせるために、Ｇ１＝Ｇ２＝０，Ｇ３＝Ｇ４＝０を出力する。
【００４３】
従って、４つのアナログスイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂ，Ｓ３ａ，Ｓ３ｂ，Ｓ４ａ，Ｓ４ｂの動作は、４組に分かれており、
アナログスイッチＳ１ａ，Ｓ１ｂは、電流値切り換えデータＮ＝−１，−２かつ電流値切り換え信号Ｓ＝１のときにＯＮして、Ｎ＝０，＋１，＋２またはＳ＝０のときにはＯＦＦし、
アナログスイッチＳ２ａ，Ｓ２ｂは、電流値切り換えデータＮ＝−２かつ電流値切り換え信号Ｓ＝１のときにＯＮして、Ｎ＝−１，０，＋１，＋２またはＳ＝０のときにはＯＦＦし、
アナログスイッチＳ３ａ，Ｓ３ｂは、電流値切り換えデータＮ＝＋１，＋２のときにＯＮして、Ｎ＝０，−１，−２のときにはＯＦＦし、
アナログスイッチＳ４ａ，Ｓ４ｂは、電流値切り換えデータＮ＝＋２のときにはＯＮして、Ｎ＝−２，−１，０，＋１のときにはＯＦＦする。
【００４４】
このように実施の形態１の局所発振回路は、電荷ポンプ１０の出力電流ＩＯＵＴの値を、ループフィルタ３から出力される電圧制御発振器４の制御電圧ＶＣに応じて切り換え制御するのではなく、設定周波数ｆおよび分周器の設定分周値ｎ（またはｍ×ｎ）を表す電流値切り換えデータＮに応じて切り換え制御することにより、従来の局所発振回路のようなＡＤ変換器８（図１４，図１６参照）を不要とすることを特徴とする。さらには、周波数引き込み動作の最中において、周波数引き込み時間や周波数引き込みの進捗を表す電流値切り換え信号Ｓに応じて、上記電流値切り換えデータＮに応じた電流値の切り換え制御を有効または無効にすることを特徴とする。
【００４５】
電荷ポンプ１０の出力電流値を設定周波数ｆに応じて制御できる理由とその前提は、以下の通りである。従来の局所発振回路（図１６参照）では、電圧制御発振器４の制御電圧ＶＣが０［Ｖ］から電源ＶＣＣの電圧までの発振周波数ｆｏｕｔの全範囲において、周波数感度Ｋと電荷ポンプの出力電流ＩＯＵＴの積Ｋ×ＩＯＵＴの値がほぼ一定値になっている。この一定値をＰとすれば、発振周波数ｆｏｕｔによらず、Ｋ×ＩＯＵＴ＝Ｐになっている。この機能は、局所発振回路の設定周波数ｆが設定されたときに、周波数引き込み時間に余裕がない、あるいは設定周波数ｆによらず周波数引き込み時間を等しくする必要があるときに必要である。
【００４６】
しかしながら、局所発振回路を設ける通信装置等の装置によっては、周波数引き込み完了後の周波数精度は重要であるが、周波数引き込み時間には余裕のある場合がある。そのような仕様では、電荷ポンプの出力電流ＩＯＵＴを固定値としても、発振周波数ｆｏｕｔは所定時間内に収束し得る。上記の固定値は、例えば特定の周波数感度ＫについてＫ×ＩＯＵＴ＝Ｐとみなせる値である。
【００４７】
また、発振周波数ｆｏｕｔの精度については、周波数引き込み完了後、あるいは引き込みがある程度進行した時点で、電荷ポンプの出力電流ＩＯＵＴを、発振周波数ｆｏｕｔが設定周波数ｆであるときの周波数感度ＫについてＫ×ＩＯＵＴ＝Ｐとみなせる値に変更すれば、設定周波数ｆによらず発振周波数ｆｏｕｔの精度を確保できる。
【００４８】
設定周波数ｆについての電圧制御発振器４の周波数感度Ｋは、回路素子のばらつきが無視できるなら、設定周波数ｆを設定した時点で一意に決まる。設定周波数ｆの値は論理回路１１内にデジタルデータとして保持されており、その設定周波数ｆによる分周値ｎは可変カウンタ６内に保持されている。従って、周波数引き込みがある程度進行または完了した時点で、電荷ポンプ１０の出力電流ＩＯＵＴの値を、設定周波数ｆの値または分周値ｎに応じて変更すれば、局所発振回路の周波数精度を確保できる。
【００４９】
例えば、図４の周波数領域ｆ０〜ｆ２に設定周波数ｆが設定されたときに、電荷ポンプ１０の出力電流ＩＯＵＴを、発振周波数ｆｏｕｔが周波数領域ｆ２〜ｆ３のときの周波数感度Ｋ３についてＫ３×ＩＯＵＴ＝Ｐとみなせる値として、図５の第１の周波数引き込み期間Ｔ１において周波数引き込み動作をする。そして、設定周波数ｆが図４の周波数領域ｆ０〜ｆ１に設定されていれば、図５において第１の周波数引き込み期間Ｔ１から第２の引き込み期間Ｔ２になるタイミングｔ１，ｔ５、または周波数引き込みが完了するタイミングｔ２，ｔ６で、電荷ポンプ１０の出力電流ＩＯＵＴを、発振周波数ｆｏｕｔが周波数領域ｆ０〜ｆ１のときの周波数感度Ｋ１についてＫ１×ＩＯＵＴ＝Ｐとみなせる値に変更する。また、設定周波数ｆが図４の周波数領域ｆ１〜ｆ２に設定されていれば、上記のタイミングｔ１，ｔ５またはｔ２，ｔ６で、電荷ポンプ１０の出力電流ＩＯＵＴを、発振周波数ｆｏｕｔが周波数領域ｆ１〜ｆ２のときの周波数感度Ｋ２についてＫ２×ＩＯＵＴ＝Ｐとみなせる値に変更する。
【００５０】
また、例えば、図４の周波数領域ｆ２〜ｆ３に設定周波数ｆが設定されたときに、電荷ポンプ１０の出力電流ＩＯＵＴを、発振周波数ｆｏｕｔが周波数領域ｆ２〜ｆ３のときの周波数感度Ｋ３についてＫ３×ＩＯＵＴ＝Ｐとみなせる値として、図５の第１の周波数引き込み期間Ｔ１において周波数引き込み動作をし、上記のタイミングｔ１，ｔ５またはｔ２，ｔ６では、出力電流ＩＯＵＴを変更しない。同様に、図４の周波数領域ｆ３〜ｆ４に設定周波数ｆが設定されたときに、電荷ポンプ１０の出力電流ＩＯＵＴを、発振周波数ｆｏｕｔが周波数領域ｆ３〜ｆ４のときの周波数感度Ｋ４についてＫ４×ＩＯＵＴ＝Ｐとみなせる値として、図５の第１の周波数引き込み期間Ｔ１において周波数引き込み動作をし、上記のタイミングｔ１，ｔ５またはｔ２，ｔ６では、出力電流ＩＯＵＴを変更しない。また、同様に、図４の周波数領域ｆ４〜ｆ５に設定周波数ｆが設定されたときに、電荷ポンプ１０の出力電流ＩＯＵＴを、発振周波数ｆｏｕｔが周波数領域ｆ４〜ｆ５のときの周波数感度Ｋ５についてＫ５×ＩＯＵＴ＝Ｐとみなせる値として、図５の第１の周波数引き込み期間Ｔ１において周波数引き込み動作をし、上記のタイミングｔ１，ｔ５またはｔ２，ｔ６では、出力電流ＩＯＵＴを変更しない。
【００５１】
図７は電荷ポンプ１０においての出力電流ＩＯＵＴ−設定周波数ｆの特性を示す図であり、（ａ）は電流値切り換え信号Ｓ＝０の場合、（ｂ）は電流値切り換え信号Ｓ＝１の場合である。
【００５２】
図５の引き込み期間Ｔ１においては、電流値切り換え信号Ｓ＝０なので、設定周波数ｆが、図４においてのｆ３≦ｆ＜ｆ４のときにはアナログスイッチＳ３ａ，Ｓ３ｂがＯＮし、ｆ４≦ｆ＜ｆ５のときにはアナログスイッチＳ３ａ，Ｓ３ｂ，Ｓ４ａ，Ｓ４ｂがＯＮするが、ｆ０≦ｆ＜ｆ２であってもアナログスイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂはＯＮしない。
【００５３】
従って、電荷ポンプ１０の出力電流ＩＯＵＴ（注入電流ＩＯＵＴａまたは引込電流ＩＯＵＴｂ）は、図７（ａ）に示すように、設定周波数ｆ（電流値切り換えデータＮ）が、
ｆ０≦ｆ＜ｆ３（Ｎ＝−２，−１，０）のとき、ＩＯＵＴ＝Ｉ０＝２００［μＡ］、
ｆ３≦ｆ＜ｆ４（Ｎ＝＋１）のとき、ＩＯＵＴ＝Ｉ０＋Ｉ３＝２７０［μＡ］、
ｆ４≦ｆ＜ｆ５（Ｎ＝＋２）のとき、ＩＯＵＴ＝Ｉ０＋Ｉ３＋Ｉ４＝４００［μＡ］
となる。
【００５４】
このように、出力電流ＩＯＵＴを設定周波数ｆに応じた固定値とするので、周波数感度Ｋと電荷ポンプ１０の出力電流ＩＯＵＴの積Ｋ×ＩＯＵＴは、発振周波数ｆｏｕｔに応じて変動し、設定周波数ｆがｆ０≦ｆ＜ｆ３のときには、
ｆ０≦ｆｏｕｔ＜ｆ１において、Ｋ１×２００＝３２０００［ＭＨｚ・μＡ／Ｖ］、
ｆ１≦ｆｏｕｔ＜ｆ２において、Ｋ２×２００＝２２０００［ＭＨｚ・μＡ／Ｖ］、
ｆ２≦ｆｏｕｔ＜ｆ３において、Ｋ３×２００＝１６０００［ＭＨｚ・μＡ／Ｖ］、
ｆ３≦ｆｏｕｔ＜ｆ４において、Ｋ４×２００＝１３０００［ＭＨｚ・μＡ／Ｖ］、
ｆ４≦ｆｏｕｔ＜ｆ５において、Ｋ５×２００＝８０００［ＭＨｚ・μＡ／Ｖ］
となる。
【００５５】
また、上記Ｋ×ＩＯＵＴは、設定周波数ｆがｆ３≦ｆ＜ｆ４のときには、発振周波数ｆｏｕｔに応じて、
ｆ０≦ｆｏｕｔ＜ｆ１において、Ｋ１×２７０＝４３２００［ＭＨｚ・μＡ／Ｖ］、
ｆ１≦ｆｏｕｔ＜ｆ２において、Ｋ２×２７０＝２９７００［ＭＨｚ・μＡ／Ｖ］、
ｆ２≦ｆｏｕｔ＜ｆ３において、Ｋ３×２７０＝２１６００［ＭＨｚ・μＡ／Ｖ］、
ｆ３≦ｆｏｕｔ＜ｆ４において、Ｋ４×２７０＝１７５５０［ＭＨｚ・μＡ／Ｖ］、
ｆ４≦ｆｏｕｔ＜ｆ５において、Ｋ５×２７０＝１０８００［ＭＨｚ・μＡ／Ｖ］
となる。
【００５６】
また、上記Ｋ×ＩＯＵＴは、設定周波数ｆがｆ４≦ｆ＜ｆ５のときには、発振周波数ｆｏｕｔに応じて、
ｆ０≦ｆｏｕｔ＜ｆ１において、Ｋ１×４００＝６４０００［ＭＨｚ・μＡ／Ｖ］、
ｆ１≦ｆｏｕｔ＜ｆ２において、Ｋ２×４００＝４４０００［ＭＨｚ・μＡ／Ｖ］、
ｆ２≦ｆｏｕｔ＜ｆ３において、Ｋ３×４００＝３２０００［ＭＨｚ・μＡ／Ｖ］、
ｆ３≦ｆｏｕｔ＜ｆ４において、Ｋ４×４００＝２６０００［ＭＨｚ・μＡ／Ｖ］、
ｆ４≦ｆｏｕｔ＜ｆ５において、Ｋ５×４００＝１６０００［ＭＨｚ・μＡ／Ｖ］
となる。
【００５７】
この第１の周波数引き込み期間Ｔ１において、電流値切り換え信号Ｓ＝１として、電荷ポンプ１０の出力電流ＩＯＵＴを、図７（ｂ）に示すように、設定周波数ｆが、
ｆ０≦ｆ＜ｆ１のとき、ＩＯＵＴ＝Ｉ０−Ｉ１−Ｉ２＝１００［μＡ］、
ｆ１≦ｆ＜ｆ２のとき、ＩＯＵＴ＝Ｉ０−Ｉ２＝１６０［μＡ］
とすると、設定周波数ｆがｆ０≦ｆ＜ｆ２のときの発振周波数ｆｏｕｔの周波数範囲ｆ４≦ｆｏｕｔ＜ｆ５では、Ｋ×ＩＯＵＴの値が不足して、周波数引き込み時間が長くなるので、設定周波数ｆがｆ０≦ｆ＜ｆ２のときの電流値切り換えデータＮによる電流値切り換え制御を電流値切り換え信号Ｓ＝０によって無効にして、ｆ０≦ｆ＜ｆ２のときの出力電流ＩＯＵＴをｆ２≦ｆ＜ｆ３のときと同じ固定値とし、ｆ４≦ｆｏｕｔ＜ｆ５においての周波数引き込み時間を短縮している。
【００５８】
また、第１の周波数引き込み期間Ｔ１において、設定周波数ｆがｆ４≦ｆ＜ｆ５のときの発振周波数ｆｏｕｔの周波数範囲ｆ０≦ｆｏｕｔ＜ｆ２では、Ｋ×ＩＯＵＴの値が過大となる。しかしながら、周波数引き込みが発散せず、周波周引き込み時間を短縮できるので、電流値切り換えデータＮによる電流値切り換え制御をしている。もしも、周波数引き込みが発散するのであれば、電流値切り換え制御を無効にする。
【００５９】
図５の第２の引き込み時間Ｔ２においては、電流値切り換え信号Ｓ＝１となるので、設定周波数ｆが、図４においてのｆ０≦ｆ＜ｆ１のときにはアナログスイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂがＯＮするようになり、ｆ１≦ｆ＜ｆ２のときにはアナログスイッチＳ１ａ，Ｓ１ｂがＯＮするようになる。
【００６０】
従って、設定周波数ｆ（電流値切り換えデータＮ）がｆ２≦ｆ＜ｆ３（Ｎ＝０）のときには、注入電流ＩＯＵＴａについては、電流源Ｊ０ａから端子１０６ａに電流Ｉ０が流れ込むので、ＩＯＵＴａ＝Ｉ０であり、引込電流ＩＯＵＴｂについては、端子１０６ｂから電流源Ｊ０ｂに電流Ｉ０が流れ込むので、ＩＯＵＴｂ＝Ｉ０である。そして、電荷ポンプの出力電流ＩＯＵＴ（注入電流ＩＯＵＴａまたは引込電流ＩＯＵＴｂ）は、図７（ｂ）に示すように、
ＩＯＵＴ＝Ｉ０＝２００［μＡ］
となる。
【００６１】
また、ｆ１≦ｆ＜ｆ２（Ｎ＝−１）のときには、注入電流ＩＯＵＴａについては、電流源Ｊ０ａから端子１０６ａに電流Ｉ０が流れ込み、端子１０６ａから電流源Ｊ１ａに電流Ｉ１が流れ込むので、ＩＯＵＴａ＝Ｉ０−Ｉ１であり、引込電流ＩＯＵＴｂについては、端子１０６ｂから電流源Ｊ０ｂに電流Ｉ０が流れ込み、電流源Ｊ１ｂから端子１０６ｂに電流Ｉ１が流れ込むので、ＩＯＵＴｂ＝Ｉ０−Ｉ１である。そして、電荷ポンプの出力電流ＩＯＵＴ（注入電流ＩＯＵＴａまたは引込電流ＩＯＵＴｂ）は、図７（ｂ）に示すように、
ＩＯＵＴ＝Ｉ０−Ｉ２＝１６０［μＡ］
となる。
【００６２】
同様に、ｆ０≦ｆ＜ｆ１（Ｎ＝−２）のときには、
注入電流ＩＯＵＴａについては、電流源Ｊ０ａから端子１０６ａに電流Ｉ０が流れ込み、端子１０６ａから電流源Ｊ１ａ，Ｊ２ａに電流Ｉ１，Ｉ２が流れ込むので、ＩＯＵＴａ＝Ｉ０−Ｉ１−Ｉ２であり、引込電流ＩＯＵＴｂについては、端子１０６ｂから電流源Ｊ０ｂに電流Ｉ０が流れ込み、電流源Ｊ１ｂ，Ｊ２ｂから端子１０６ｂに電流Ｉ１，Ｉ２が流れ込むので、ＩＯＵＴｂ＝Ｉ０−Ｉ１−Ｉ２である。そして、電荷ポンプの出力電流ＩＯＵＴ（注入電流ＩＯＵＴａまたは引込電流ＩＯＵＴｂ）は、図７（ｂ）に示すように、
ＩＯＵＴ＝Ｉ０−Ｉ１−Ｉ２＝１００［μＡ］
となる。
【００６３】
また、ｆ３≦ｆ＜ｆ４（Ｎ＝＋１）のときには、注入電流ＩＯＵＴａについては、電流源Ｊ０ａ，Ｊ３ａから端子１０６ａに電流Ｉ０，Ｉ３が流れ込むので、ＩＯＵＴａ＝Ｉ０＋Ｉ３であり、引込電流ＩＯＵＴｂについては、端子１０６ｂから電流源Ｊ０ｂ，Ｊ３ｂに電流Ｉ０，Ｉ３が流れ込むので、ＩＯＵＴｂ＝Ｉ０＋Ｉ３である。そして、電荷ポンプの出力電流ＩＯＵＴ（注入電流ＩＯＵＴａまたは引込電流ＩＯＵＴｂ）は、図７（ｂ）に示すように、
Ｉ＝Ｉ０＋Ｉ３＝２７０［μＡ］
となる。
【００６４】
同様に、ｆ４≦ｆ＜ｆ５（Ｎ＝＋２）のときには、注入電流ＩＯＵＴａについては、電流源Ｊ０ａ，Ｊ３ａ，Ｊ４ａから端子１０６ａに電流Ｉ０，Ｉ３，Ｉ４が流れ込むので、ＩＯＵＴａ＝Ｉ０＋Ｉ３＋Ｉ４であり、引込電流ＩＯＵＴｂについては、端子１０６ｂから電流源Ｊ０ｂ，Ｊ３ｂ，Ｊ４ｂに電流Ｉ０，Ｉ３，Ｉ４が流れ込むので、ＩＯＵＴｂ＝Ｉ０＋Ｉ３＋Ｉ４である。そして、電荷ポンプの出力電流ＩＯＵＴ（注入電流ＩＯＵＴａまたは引込電流ＩＯＵＴｂ）は、図７（ｂ）に示すように、
ＩＯＵＴ＝Ｉ０＋Ｉ３＋Ｉ４＝４００［μＡ］
となる。
【００６５】
周波数感度Ｋと電荷ポンプ１０の出力電流ＩＯＵＴの積Ｋ×ＩＯＵＴは、
ｆ０≦ｆ＜ｆ１のときにｆ０≦ｆｏｕｔ＜ｆ１において、
Ｋ１×１００＝１６０００［ＭＨｚ・μＡ／Ｖ］、
ｆ１≦ｆ＜ｆ２のときにｆ１≦ｆｏｕｔ＜ｆ２において、
Ｋ２×１６０＝１７６００［ＭＨｚ・μＡ／Ｖ］、
ｆ２≦ｆ＜ｆ３のときにｆ２≦ｆｏｕｔ＜ｆ３において、
Ｋ３×２００＝１６０００［ＭＨｚ・μＡ／Ｖ］、
ｆ３≦ｆ＜ｆ４のときにｆ３≦ｆｏｕｔ＜ｆ４において、
Ｋ４×２７０＝１７５５０［ＭＨｚ・μＡ／Ｖ］、
ｆ４≦ｆ＜ｆ５のときにｆ４≦ｆｏｕｔ＜ｆ５において、
Ｋ５×４００＝１６０００［ＭＨｚ・μＡ／Ｖ］
となる。
【００６６】
このように、発振周波数ｆｏｕｔが図４の５分割された周波数領域の内の設定周波数ｆと同じ周波数領域内まで引き込みされた後においては、電圧制御発振器４の周波数感度Ｋの上昇を出力電流ＩＯＵＴの減少によって補償し、周波数感度Ｋの減少を出力電流ＩＯＵＴの増加によって補償することにより、Ｋ×ＩＯＵＴは、設周波数ｆの全範囲ｆ０≦ｆ＜ｆ５においてほぼ一定値になる。そして、周波数引き込み後の発振周波数の精度は、Ｋ×ＩＯＵＴの値が適正化されているので向上する。
【００６７】
なお、電流値切り換え信号Ｓが０から１となり、第１の引き込み時間Ｔ１から第２の引き込み時間Ｔ２になった直後には、発振周波数ｆｏｕｔは、周波数引き込みが完了していないので、設定周波数ｆの周波数領域とはＫ×ＩＯＵＴの値が異なる周波数領域に入り得る。しかし、このような場合にも、電荷ポンプの電流値が無調整な場合に比べれば、Ｋ×ＩＯＵＴの値は適正値に近く、周波数引き込みに支障はない。
【００６８】
図８は実施の形態１の局所発振回路において電流値切り換え制御をした場合としない場合のフィードバックループの電圧ゲイン（ＧＶｏｕｔとする）−発振周波数ｆｏｕｔの特性を示す図である。この図８は設定周波数ｆを図４のｆ５したときの図５の第２の引き込み期間Ｔ２での特性であって、（ａ）は電流値切り換え制御をした場合（アナログスイッチＳ３ａ，Ｓ３ｂ，Ｓ４ａ、Ｓ４ｂをＯＮした場合）、（ｂ）は電流値切り換え制御をしない場合（アナログスイッチＳ３ａ，Ｓ３ｂ，Ｓ４ａ、Ｓ４ｂをＯＮしない場合）である。
【００６９】
図８（ａ）の特性のｍ１において、発振周波数ｆｏｕｔ＝６４．５７［ｋＨｚ］，電圧ゲインＧＶｏｕｔ＝−０．２１７［ｄＢ］であり、図８（ｂ）の特性のｍ２において、発振周波数ｆｏｕｔ＝３７．１５［ｋＨｚ］，電圧ゲインＧＶｏｕｔ＝−０．２２８［ｄＢ］である。
【００７０】
このように、電流値切り換え制御をしない図８（ｂ）では、フィードバックループの帯域は３７［ｋＨｚ］であるが、電流値切り換え制御をした図８（ａ）では、フィードバックループの帯域が６４［ｋＨｚ］に回復することにより、周波数引き込み後の発振周波数の変動を抑制でき、発振周波数の精度が向上する。
【００７１】
以上のように実施の形態１によれば、設定周波数ｆに応じて電荷ポンプ１０の出力電流ＩＯＵＴの値を切り換え制御することにより、従来の局所発振回路に設けられていたＡＤ変換器を設ける必要がなくなり、従来の局所発振回路に存在する比較器を全て省略できるので、局所発振回路の動作中の消費電流を抑制できる。また、比較器の占有面積を削減できる。
【００７２】
また、電流値切り換え信号Ｓを使用することにより、第１の周波数引き込み期間Ｔ１において、発振周波数ｆｏｕｔが周波数感度Ｋの低い周波数帯域に入っても、許容できる時間内に、設定周波数ｆの周波数近傍に発振周波数ｆｏｕｔの引き込みが復帰する。
【００７３】
また、従来の局所発振回路では、電荷ポンプの電流切り換えのために抵抗で分割した基準電圧を必要としたのに対し、この実施の形態１では、設定周波数ｆを表すデジタルデータである電流値切り換えデータＮによって、電荷ポンプ１０の電流値を切り換えるので、電流値の切り換えが抵抗素子特性の製造ばらつきの影響を受けない。
【００７４】
実施の形態２
上記実施の形態１では、電荷ポンプ１０の出力電流ＩＯＵＴの値を、Ｉ０−Ｉ１−Ｉ２，Ｉ０−Ｉ１，Ｉ０，Ｉ０＋Ｉ３，Ｉ０＋Ｉ３＋Ｉ４のように、設定周波数ｆに応じて切り換え制御した。一般に、電荷ポンプの電流源回路は、電圧制御発振器４の制御電圧ＶＣを上昇させる昇圧電流源ブロックと、制御電圧ＶＣを降下させる降圧電流源ブロックとを一組にして使用する。上記実施の形態１においても同様であり、電荷ポンプ１０の電流源回路１００は、昇圧電流源ブロック１００ａと、降圧電流源ブロック１１０ｂとを一組にして使用しているので、実施の形態１の電荷ポンプ１０を実装すると、１０個の電流源が必要である。
【００７５】
周波数感度Ｋの変化が緩やかなとき、あるいは必要とする発振周波数ｆの範囲が電圧制御発振器の全発振範囲に比べて狭いとき、電荷ポンプの電流出力の値はＩ０−Ｉ１−Ｉ２，Ｉ０−Ｉ１，Ｉ０，Ｉ０＋Ｉ１，Ｉ０＋Ｉ１＋Ｉ２のように、電流値Ｉ０を中心に上下対称に設定可能である。この場合には、電荷ポンプの全電流源の数は、上記実施の形態１の電流源回路１００の１０個から、以下に説明する本発明の実施の形態２の電流源回路のように、６つに減少させることができる。つまり、上記実施の形態１の電流源回路では、電流値切り換え階調の２倍の数の電流源が必要であったが、以下の実施の形態２の電流源回路では、電流源の個数を電流値切り換え階調の数＋１個に減少できる。
【００７６】
図９は本発明の実施の形態２の局所発振回路の電荷ポンプにおいての電流源回路の回路構成図であり、図６と同様のものには同じ符号を付してある。本発明の実施の形態２の局所発振回路は、上記実施の形態１の局所発振回路（図１参照）において、電荷ポンプ１０の電流源回路１００（図３，図６参照）を図９の電流源回路１２０としたものである。
【００７７】
図９において、実施の形態２の電流源回路１２０は、電流源Ｊ０ａ，Ｊ０ｂ，Ｊ１，Ｊ２，Ｊ３，Ｊ４と、アナログスイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂ，Ｓ３ａ，Ｓ３ｂ，Ｓ４ａ，Ｓ４ｂと、ＡＮＤゲート１０３，１０４，１２１，１２２と、デコーダ１０２と、電流値切り換え信号Ｓの入力端子１０５と、電流ＩＯＵＴａの端子１０６ａと、電流ＩＯＵＴｂの端子１０６ｂとを備えている。
【００７８】
電流源Ｊ０ａは電源Ｖｃｃと端子１０６ａの間に設けられており、電流源Ｊ０ｂは端子１０６ｂと接地電源Ｖｓｓの間に設けられている。また、電流源Ｊ３，Ｊ４の電流流入端子は電源Ｖｃｃに接続され、電流源Ｊ１，Ｊ２の電流流出端子は接地電源Ｖｓｓに接続されている。電流源Ｊ０ａ，Ｊ３，Ｊ４はｐ型電界効果トランジスタで構成され、電流源Ｊ０ｂ，Ｊ１，Ｊ２はｎ型電界効果トランジスタで構成されている。
【００７９】
アナログスイッチＳ１ａは端子１０６ａと電流源Ｊ１の電流流入端子の間に設けられ、アナログスイッチＳ２ａは端子１０６ａと電流源Ｊ２の電流流入端子の間に設けられ、アナログスイッチＳ３ａは電流源Ｊ３の電流流出端子と端子１０６ａの間に設けられ、アナログスイッチＳ４ａは電流源Ｊ４の電流流出端子と端子１０６ａの間に設けられている。
【００８０】
また、アナログスイッチＳ１ｂは電流源Ｊ３の電流流出端子と端子１０６ｂの間に設けられ、アナログスイッチＳ２ｂは電流源Ｊ４の電流流出端子と端子１０６ｂの間に設けられ、アナログスイッチＳ３ｂは端子１０６ｂと電流源Ｊ１の電流流入端子の間に設けられ、アナログスイッチＳ４ｂは端子１０６ｂと電流源Ｊ２の電流流入端子の間に設けられている。このように、４つの電流源Ｊ１，Ｊ２，Ｊ３，Ｊ４のそれぞれは、アナログスイッチを介して、端子１０６ａと１０６ｂの両方に接続されている。
【００８１】
ＡＮＤゲート１０３には、デコーダ１０２からのデコード信号Ｇ１と電流値切り換え信号Ｓとが入力され、ＡＮＤゲート１０３の出力信号は、アナログスイッチＳ１ａおよびＳ１ｂの制御端子に入力される。また、ＡＮＤゲート１０４には、デコーダ１０２からのデコード信号Ｇ２と電流値切り換え信号Ｓとが入力され、ＡＮＤゲート１０４の出力信号は、アナログスイッチＳ２ａおよびＳ２ｂの制御端子に入力される。また、ＡＮＤゲート１２１には、デコーダ１０２からのデコード信号Ｇ３と電流値切り換え信号Ｓとが入力され、ＡＮＤゲート１２１の出力信号は、アナログスイッチＳ３ａおよびＳ３ｂの制御端子に入力される。また、ＡＮＤゲート１２２には、デコーダ１０２からのデコード信号Ｇ４と電流値切り換え信号Ｓとが入力され、ＡＮＤゲート１０４の出力信号は、アナログスイッチＳ４ａおよびＳ４ｂの制御端子に入力される。
【００８２】
電流源Ｊ０ａ，Ｊ１，Ｊ２，Ｊ３，Ｊ４と、アナログスイッチＳ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａと、ＡＮＤゲート１０３，１０４，１２１，１２２と、デコーダ１０２とは、電流ＩＯＵＴａをループフィルタ３（図１参照）に注入して電圧制御発振器４（図１，図３参照）の制御電圧ＶＣを上昇させる昇圧電流源ブロックを構成しており、電流源Ｊ０ｂ，Ｊ１，Ｊ２，Ｊ３，Ｊ４と、アナログスイッチＳ１ｂ，Ｓ２ｂ，Ｓ３ｂ，Ｓ４ｂと、ＡＮＤゲート１０３，１０４，１２１，１２２と、デコーダ１０２とは、電流ＩＯＵＴｂをループフィルタ３から流入させて電圧制御発振器４の制御電圧ＶＣを降下させる降圧電流源ブロックを構成している。このように、電流源Ｊ１，Ｊ２，Ｊ３，Ｊ４は２つの電流源ブロックに共有されている。
【００８３】
アナログスイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂ，Ｓ３ａ，Ｓ３ｂ，Ｓ４ａ，Ｓ４ｂは、出力回路１０１のアナログスイッチＳＵ（図２参照）がＯＮしたときに流れる注入電流ＩＯＵＴａと、出力回路１０１のアナログスイッチＳＤ（図２参照）がＯＮしたときに流れる引込電流ＩＯＵＴｂとが同じ値になるように、デコーダ１０２のデコード信号Ｇ１，Ｇ２，Ｇ３，Ｇ４および電流値切り換え信号ＳによってＯＮ／ＯＦＦ制御される。
【００８４】
電流源Ｊ０ａ，Ｊ０ｂの電流値Ｉ０は、電荷ポンプの出力電流の中心値とし、例えばＩ０＝２００［μＡ］である。また、電流源Ｊ１と電流源Ｊ３の電流値は同じＩ１であり、電流源Ｊ２と電流源Ｊ４の電流値も同じＩ２であるが、電流値Ｉ１とＩ２は同じである必要はない。例えば、Ｉ１＝４０［μＡ］，Ｉ２＝６０［μＡ］である。
【００８５】
デコーダ１０２のデコード信号Ｇ１，Ｇ２，Ｇ，３，Ｇ４および電流値切り換え信号Ｓ  によって、８つのアナログスイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂ，Ｓ３ａ，Ｓ３ｂ，Ｓ４ａ，Ｓ４ｂの動作は、４組に分かれており、
アナログスイッチＳ１ａ，Ｓ１ｂは、電流値切り換えデータＮ＝−１，−２かつ電流値切り換え信号Ｓ＝１のときにＯＮして、Ｎ＝０，＋１，＋２またはＳ＝０のときにはＯＦＦし、
アナログスイッチＳ２ａ，Ｓ２ｂは、電流値切り換えデータＮ＝−２かつ電流値切り換え信号Ｓ＝１のときにＯＮして、Ｎ＝−１，０，＋１，＋２またはＳ＝０のときにはＯＦＦし、
アナログスイッチＳ３ａ，Ｓ３ｂは、電流値切り換えデータＮ＝＋１，＋２かつ電流値切り換え信号Ｓ＝１のときにＯＮして、Ｎ＝０，−１，−２またはＳ＝０のときにはＯＦＦし、
アナログスイッチＳ４ａ，Ｓ４ｂは、電流値切り換えデータＮ＝＋２かつ電流値切り換え信号Ｓ＝１のときにＯＮして、Ｎ＝−２，−１，０，＋１またはＳ＝０のときにはＯＦＦする。
【００８６】
図１０は実施の形態２の電荷ポンプにおいての出力電流ＩＯＵＴ−設定周波数ｆの特性を示す図であり、電流値切り換え信号Ｓ＝１の場合（電流値切り換え制御を有効にした場合）の特性である。
【００８７】
なお、実施の形態２の電荷ポンプでは、電流値切り換え信号Ｓ＝０の場合（電流値切り換え制御を無効にした場合）には、設定周波数ｆによらず、発振周波数ｆｏｕｔの全帯域において、出力電流ＩＯＵＴ（注入電流ＩＯＵＴａまたは引込電流ＩＯＵＴｂ）は、一定値Ｉ０＝２００［μＡ］となる。従って、図５の引き込み期間Ｔ１においては、設定周波数ｆによらず、ＩＯＵＴ＝Ｉ０＝２００［μＡ］である。
【００８８】
図５の第２の引き込み時間Ｔ２においては、電流値切り換え信号Ｓ＝１となるので、設定周波数ｆが、図４においてのｆ０≦ｆ＜ｆ１のときにはアナログスイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂがＯＮするようになり、ｆ１≦ｆ＜ｆ２のときにはアナログスイッチＳ１ａ，Ｓ１ｂがＯＮするようになり、ｆ３≦ｆ＜ｆ４のときにはアナログスイッチＳ３ａ，Ｓ３ｂがＯＮするようになり、ｆ４≦ｆ＜ｆ５のときにはアナログスイッチＳ３ａ，Ｓ３ｂ，Ｓ４ａ，Ｓ４ｂがＯＮするようになる。
【００８９】
従って、設定周波数ｆ（電流値切り換えデータＮ）がｆ２≦ｆ＜ｆ３（Ｎ＝０）のときには、注入電流ＩＯＵＴａについては、電流源Ｊ０ａから端子１０６ａに電流Ｉ０が流れ込むので、ＩＯＵＴａ＝Ｉ０であり、引込電流ＩＯＵＴｂについては、端子１０６ｂから電流源Ｊ０ｂに電流Ｉ０が流れ込むので、ＩＯＵＴｂ＝Ｉ０である。そして、電荷ポンプの出力電流ＩＯＵＴ（注入電流ＩＯＵＴａまたは引込電流ＩＯＵＴｂ）は、図１０に示すように、
ＩＯＵＴ＝Ｉ０＝２００［μＡ］
となる。
【００９０】
また、ｆ１≦ｆ＜ｆ０（Ｎ＝−１）のときには、注入電流ＩＯＵＴａについては、電流源Ｊ０ａから端子１０６ａに電流Ｉ０が流れ込み、端子１０６ａから電流源Ｊ１に電流Ｉ１が流れ込むので、ＩＯＵＴａ＝Ｉ０−Ｉ１であり、引込電流ＩＯＵＴｂについては、端子１０６ｂから電流源Ｊ０ｂに電流Ｉ０が流れ込み、電流源Ｊ３から端子１０６ｂに電流Ｉ１が流れ込むので、ＩＯＵＴｂ＝Ｉ０−Ｉ１である。そして、電荷ポンプの出力電流ＩＯＵＴ（注入電流ＩＯＵＴａまたは引込電流ＩＯＵＴｂ）は、図１０に示すように、
ＩＯＵＴ＝Ｉ０−Ｉ１＝１６０［μＡ］
となる。このＮ＝−１のときには、出力電流ＩＯＵＴは、上記Ｎ＝０のときよりも、Ｉ１減少しており、電圧制御発振器４の周波数感度Ｋの上昇を補償している。
【００９１】
同様に、ｆ０≦ｆ＜ｆ１（Ｎ＝−２）のときには、注入電流ＩＯＵＴａについては、電流源Ｊ０ａから端子１０６ａに電流Ｉ０が流れ込み、端子１０６ａから電流源Ｊ１，Ｊ２に電流Ｉ１，Ｉ２が流れ込むので、ＩＯＵＴａ＝Ｉ０−Ｉ１−Ｉ２であり、引込電流ＩＯＵＴｂについては、端子１０６ｂから電流源Ｊ０ｂに電流Ｉ０が流れ込み、電流源Ｊ３，Ｊ４から端子１０６ｂに電流Ｉ１，Ｉ２が流れ込むので、ＩＯＵＴｂ＝Ｉ０−Ｉ１−Ｉ２である。そして、電荷ポンプの出力電流ＩＯＵＴ（注入電流ＩＯＵＴａまたは引込電流ＩＯＵＴｂ）は、図１０に示すように、
ＩＯＵＴ＝Ｉ０−Ｉ１−Ｉ２＝１００［μＡ］
となる。このＮ＝−２のときには、出力電流ＩＯＵＴは、上記Ｎ＝０のときよりも、Ｉ１＋Ｉ２減少しており、電圧制御発振器４の周波数感度Ｋの上昇を補償している。
【００９２】
また、ｆ３≦ｆ＜ｆ４（Ｎ＝＋１）のときには、注入電流ＩＯＵＴａについては、電流源Ｊ０ａ，Ｊ３から端子１０６ａに電流Ｉ０，Ｉ１が流れ込むので、ＩＯＵＴａ＝Ｉ０＋Ｉ１であり、引込電流ＩＯＵＴｂについては、端子１０６ｂから電流源Ｊ０ｂ，Ｊ１に電流Ｉ０，Ｉ１が流れ込むので、ＩＯＵＴｂ＝Ｉ０＋Ｉ１である。そして、電荷ポンプの出力電流ＩＯＵＴ（注入電流ＩＯＵＴａまたは引込電流ＩＯＵＴｂ）は、図１０に示すように、
Ｉ＝Ｉ０＋Ｉ１＝２４０［μＡ］
となる。このＮ＝＋１のときには、出力電流ＩＯＵＴは、上記Ｎ＝０のときよりも、Ｉ１＋Ｉ２増加しており、電圧制御発振器４の周波数感度Ｋの減少を補償している。
【００９３】
同様に、ｆ４≦ｆ＜ｆ５（Ｎ＝＋２）のときには、注入電流ＩＯＵＴａについては、電流源Ｊ０ａ，Ｊ３，Ｊ４から端子１０６ａに電流Ｉ０，Ｉ１，Ｉ２が流れ込むので、ＩＯＵＴａ＝Ｉ０＋Ｉ１＋Ｉ２であり、引込電流ＩＯＵＴｂについては、端子１０６ｂから電流源Ｊ０ｂ，Ｊ１，Ｊ２に電流Ｉ０，Ｉ１，Ｉ２が流れ込むので、ＩＯＵＴｂ＝Ｉ０＋Ｉ１＋Ｉ２である。そして、電荷ポンプの出力電流ＩＯＵＴ（注入電流ＩＯＵＴａまたは引込電流ＩＯＵＴｂ）は、図１０に示すように、
ＩＯＵＴ＝Ｉ０＋Ｉ１＋Ｉ２＝３００［μＡ］
となる。このＮ＝＋２のときには、出力電流ＩＯＵＴは、上記Ｎ＝０のときよりも、Ｉ１＋Ｉ２増加しており、電圧制御発振器４の周波数感度Ｋの減少を補償している。
【００９４】
以上のように実施の形態２によれば、電荷ポンプの電流源回路を構成する２つの電流源ブロックに電流源を共有させることにより、電流源回路の電流源の個数を電流値切り換え階調の数＋１個に減少できる。
【００９５】
なお、上記実施の形態２では、電流補償の階調を５にしたが、階調に制限はない。
補償の階調数が多いほど、上記実施の形態２の回路構成は、上記実施の形態１の回路構成に比べて、電流源の削減の効果が大きい。
【００９６】
実施の形態３
以下に説明する本発明の実施の形態３の局所発振回路は、上記実施の形態１または２の局所発振回路において、周波数感度の製造ばらつき（個体ばらつき）を補償する機能を搭載した。
【００９７】
図１１は本発明の実施の形態３の局所発振回路の電荷ポンプにおいての電流源回路の回路構成図であり、図６または図９と同様のものには同じ符号を付してある。本発明の実施の形態３の局所発振回路は、上記実施の形態１または２の局所発振回路において、電荷ポンプ１０の電流源回路１００（図６参照）または電流源回路２００（図９参照）を図１１の電流源回路１３０としたものである。実施の形態３の電流源回路１３０は、上記実施の形態１の電流源回路１００（図６参照）または上記実施の形態２の電流源回路２００（図９参照）に、基準電流補正回路１３１を設けたものである。
【００９８】
図１１において、基準電流補正回路１３１は、基準電圧Ｖ０−ΔＶ１およびＶ０＋ΔＶ２を得るための抵抗１３２，１３３，１３４と、比較器１３５，１３６と、ラッチ回路１３７と、電流源１３８，１３９，１４０と、アナログスイッチ１４１，１４２と、整流接続のｎ型ＭＯＳトランジスタ１４３と、制御電圧ＶＣの入力端子１４４と、ラッチ信号Ｒの入力端子１４５と、補償信号の出力端子１４６とを備えている。
【００９９】
抵抗１３２，１３３，１３４の直列回路は、電源Ｖｃｃと接地電源Ｖｓｓの間に設けられ、抵抗１３３と１３４の接続ノードに基準電圧Ｖ０−ΔＶ１を生成し、抵抗１３２と１３３の接続ノードに基準電圧Ｖ０＋ΔＶ２を生成する。
【０１００】
比較器１３５の正相入力端子および比較器１３６の逆送入力端子には電圧制御発振器４の制御電圧ＶＣが入力され、比較器１３５の正相入力端子には基準電圧Ｖ０＋ΔＶ２が入力され、比較器１３６の逆相入力端子には基準電圧Ｖ０−ΔＶ１が入力される。比較器１３５，１３６の出力信号はラッチ回路１３７に入力される。ラッチ回路１３７は、ラッチ信号Ｒが０から１になったら、比較器１３５，１３６の出力信号をラッチし、比較器１３５の出力ラッチ信号をアナログスイッチ１４１の制御端子に出力し、比較器１３６の出力ラッチ信号をアナログスイッチ１４２の制御端子に出力する。ラッチ信号Ｒは、例えば論理回路１１（図１参照）で生成される。
【０１０１】
電流源１３８およびアナログスイッチ１４１の直列回路と、電流源１３９とは、それぞれ電源Ｖｃｃと出力端子１４６の間に設けられており、アナログスイッチ１４１および電流源１１４０の直列回路は、出力端子１４６と接地電源Ｖｓｓの間に設けられている。
【０１０２】
ｎ型ＭＯＳトランジスタ１４３のゲート電極およびドレイン電極は出力端子１４６に接続され、ソース電極は接地電源Ｖｓｓに接続されている。そして、出力端子１４６は、上記実施の形態１の電流源回路１００の電流源Ｊ０ａ，Ｊ０ｂ，Ｊ１ａ，Ｊ１ｂ，Ｊ２ａ，Ｊ２ｂ，Ｊ３ａ，Ｊ３ｂ，Ｊ４ａ，Ｊ４ｂ（図６参照）の電流源トランジスタのゲート電極、または上記実施の形態２の電流源回路１００の電流源Ｊ０ａ，Ｊ０ｂ，Ｊ１，Ｊ２，Ｊ３，Ｊ４（図９参照）の電流源トランジスタのゲート電極に接続されている。ｎ型ＭＯＳトランジスタ１４３は、上記それぞれの電流源トランジスタとカレントミラー回路を構成しており、上記それぞれの電流源トランジスタの基準電流を生成するトランジスタである。
【０１０３】
電流源１３９の電流値は、例えば２０［μＡ］であり、電流源１３８，１４０の電流値は、例えば約１［μＡ］である。
【０１０４】
このように構成された基準電流補正回路１３１において、制御電圧ＶＣがＶ０−ΔＶ１≦ＶＣ≦Ｖ０＋ΔＶ２であるときにラッチ回路１３７がラッチ動作をした場合には、アナログスイッチ１４１，１４２はＯＦＦになり、整流接続トランジスタ１４３を流れる電流は２０［μＡ］である。上記実施の形態１または２の電流源回路のそれぞれの電流源トランジスタには、その電流源トランジスタのゲート幅に応じた比例定数によって、ｎ型ＭＯＳトランジスタ１４３を流れる電流に比例した電流が発生する。
【０１０５】
また、ＶＣ≦Ｖ０−ΔＶ１であるときにラッチ回路１３７がラッチ動作をした場合には、アナログスイッチ１４１はＯＦＦ，アナログスイッチ１４２はＯＮになり、整流接続トランジスタ１４３を流れる電流は、２０［μＡ］から１９［μＡ］に減少する。これに伴って、上記実施の形態１または２の電流源回路のそれぞれの電流源トランジスタを流れる電流は、全て上記Ｖ０−ΔＶ１≦ＶＣ≦Ｖ０＋ΔＶ２のときに流れていた電流の１９／２０に減少する。
【０１０６】
また、Ｖ０＋ΔＶ２≦ＶＣであるときにラッチ回路１３７がラッチ動作をした場合には、アナログスイッチ１４１はＯＮ，アナログスイッチ１４２はＯＦＦになり、整流接続トランジスタ１４３を流れる電流は、２０［μＡ］から２１［μＡ］に増加する。これに伴って、上記実施の形態１または２の電流源回路のそれぞれの電流源トランジスタを流れる電流は、全て上記Ｖ０−ΔＶ１≦ＶＣ≦Ｖ０＋ΔＶ２のときに流れていた電流の２１／２０に増加する。
【０１０７】
図１２は電圧制御発振器４（図１，図３参照）においての発振周波数ｆｏｕｔ−制御電圧ＶＣの特性を拡大した図である。電圧制御発振器４の発振特性（同調曲線）は、自動あるいは手動で校正可能である。回路の素子特性ばらつきがあっても、上記校正のための発振周波数ｆｏｕｔ＝ｆｃａｌを生じる制御電圧ＶＣ＝ＶＣｃａｌを、例えばその中心電圧値から±１０［ｍＶ］の範囲に校正できる。
【０１０８】
しかしながら、上記の校正が終了しても、周波数感度Ｋの製造ばらつき（個体ばらつき）は依然として存在し、発振周波数ｆ−制御電圧ＶＣの特性は、図１２の特性Ａ０を周波数感度Ｋの製造ばらつきの中心とすると、周波数感度Ｋが高い場合の特性Ａ１、周波数感度Ｋが低い場合の特性Ａ２のように、ばらつきを生じる。
【０１０９】
上記実施の形態１，２の電流源回路１００，２００が有効に動作するためには、発振周波数ｆｏｕｔに応じた周波数感度Ｋを予測可能であることが前提となっており、周波数感度Ｋに個体ばらつきがある場合は、電荷ポンプの出力電流ＩＯＵＴを周波数感度Ｋに応じて調整する必要がある。
【０１１０】
上記電圧制御発振器４の発振特性（同調曲線）の校正の終了後、周波数感度Ｋの測定のための発振周波数ｆｏｕｔ＝ｆｍｅｓで局所発振回路を安定に発振させ、そのときの電圧制御発振器４の制御電圧ＶＣを基準電流補正回路１３１の比較器１３５，１３６で測定し、その測定時の比較器１３５，１３６の出力信号をラッチ回路１３７でラッチして、電荷ポンプの出力電流ＩＯＵＴを調整する。周波数感度Ｋの測定時の発振周波数ｆｍｅｓは、上記発振特性（同調曲線）の校正時の発振周波数ｆｃａｌとは異なる値であって、例えばｆｃａｌ＜ｆｍｅｓである。
【０１１１】
図１２において、電圧制御発振器４の周波数感度Ｋが、特性Ａ０のように製造ばらつきの中心にあるときに発振周波数ｆｍｅｓを生じる制御電圧ＶＣをＶ０、特性Ａ１のように中心値より大きい場合に発振周波数ｆｍｅｓを生じる制御電圧ＶＣをＶ１、特性Ａ１のように中心値より小さい場合に発振周波数ｆｍｅｓを生じる制御電圧ＶＣをＶ２とすると、Ｖ１＜Ｖ０＜Ｖ２である。
【０１１２】
図１３は実施の形態３の電荷ポンプにおいての出力電流ＩＯＵＴ−設定周波数ｆの特性を示す図であり、上記実施の形態２の電流源回路２００に基準電流補正回路１３１を設けて電流源回路１３０を構成したときの特性である。
【０１１３】
上記周波数感度Ｋの測定時の制御電圧ＶＣがＶ０−ΔＶ１≦ＶＣ≦Ｖ０＋ΔＶ２である個体を周波数感度Ｋが許容範囲内である個体とすると、図１２の特性Ａ０の個体は、周波数感度Ｋが許容範囲内の個体であるので、基準電流補正回路１３１のアナログスイッチ１４１，１４２をＯＦＦし、電荷ポンプの出力電流ＩＯＵＴを図１３の特性Ｂ０のように切り換え制御する。
【０１１４】
また、上記周波数感度Ｋの測定時の制御電圧ＶＣがＶＣ≦Ｖ０−ΔＶ１である個体を周波数感度Ｋが許容以上に高い個体とすると、図１２の特性Ａ１の個体は、Ｖ１≦Ｖ０−ΔＶ１であるので、周波数感度Ｋが許容以上に高い個体である。この場合には、基準電流補正回路１３１のアナログスイッチ１４２をＯＮして電荷ポンプの出力電流ＩＯＵＴを図１３の特性Ｂ１のように減少させ、上記許容以上に高い周波数感度Ｋを出力電流ＩＯＵＴの減少で補償（相殺）して、周波数感度Ｋと電荷ポンプの出力電流ＩＯＵＴの積Ｋ×ＩＯＵＴをばらつきの中心値に近づける。
【０１１５】
また、上記周波数感度Ｋの測定時の制御電圧ＶＣがＶ０＋ΔＶ２≦ＶＣである個体を周波数感度Ｋが許容以上に低い個体とすると、図１２の特性Ａ２の個体は、Ｖ０＋ΔＶ２≦Ｖ２であり、周波数感度Ｋが許容以上に低い個体である。この場合には、基準電流補正回路１３１のアナログスイッチ１４１をＯＮして電荷ポンプの出力電流ＩＯＵＴを増加させ、上記許容以上に低い周波数感度Ｋを出力電流ＩＯＵＴの増加で補償（相殺）して、周波数感度Ｋと電荷ポンプの出力電流ＩＯＵＴの積Ｋ×ＩＯＵＴをばらつきの中心値に近づける。
【０１１６】
上記の周波数感度Ｋの測定は、局所発振回路を含む回路系全体を制御する回路またはソフトウェアによってなされ、例えば局所発振回路が起動した時点で一回行えばよい。この周波数感度Ｋの測定によって測定データが基準電流補正回路１３１のラッチ回路１３７にラッチされた後は、基準電流補正回路１３１の比較器１３５，１３６は不要となるので、局所発振回路の動作中には比較器１３５，１３６を停止させておくことが可能である。
【０１１７】
以上のように実施の形態３によれば、製造ばらつきにより電圧制御発振器の周波数感度Ｋがばらついても、その周波数感度Ｋがばらつきを電荷ポンプの出力電流ＩＯＵＴで補償して、周波数感度Ｋと出力電流ＩＯＵＴの積Ｋ×ＩＯＵＴを所定値に近づけることができるので、発振周波数ｆｏｕｔの精度を確保できる。
【０１１８】
なお、上記実施の形態３では、周波数感度Ｋのばらつきを、２つの比較器で検出したが、比較器の数を増やせば、ばらつき調整の精度を向上でき、調整可能なばらつきの範囲を拡大することも可能である。
【図面の簡単な説明】
【０１１９】
【図１】本発明の実施の形態１の局所発振回路のブロック構成図である。
【図２】本発明の実施の形態１の局所発振回路においての電荷ポンプの構成図である。
【図３】局所発振回路においての電圧制御発振器の回路構成図である。
【図４】電圧制御発振器においての制御電圧−発振周波数の特性を示す図である。
【図５】本発明の実施の形態１の局所発振回路の周波数引き込み動作を説明するタイミングチャートである。
【図６】本発明の実施の形態１の電荷ポンプにおいての電流源回路の回路構成図である。
【図７】本発明の実施の形態１の電荷ポンプにおいての出力電流−設定周波数の特性を示す図である。
【図８】本発明の実施の形態１の局所発振回路のフィードバックループの電圧ゲイン−発振周波数の特性を示す図である。
【図９】本発明の実施の形態２の局所発振回路の電荷ポンプにおいての電流源回路の回路構成図である。
【図１０】本発明の実施の形態２の電荷ポンプにおいての出力電流−設定周波数の特性を示す図である。
【図１１】本発明の実施の形態３の局所発振回路の電荷ポンプにおいての電流源回路の回路構成図である。
【図１２】電圧制御発振器においての発振周波数−制御電圧の特性を拡大した図である。
【図１３】本発明の実施の形態３の電荷ポンプにおいての出力電流−設定周波数の特性を示す図である。
【図１４】従来の局所発振回路のブロック構成図である。
【図１５】従来の局所発振回路においての電荷ポンプの構成図である。
【図１６】従来の電荷ポンプにおいてのＡＤ変換器および電流源回路の回路構成図である。
【図１７】従来の局所発振回路の特性を示す図である。
【符号の説明】
【０１２０】
１  位相比較器
３  ループフィルタ
４  電圧制御発振器
５  前置分周器
６  可変カウンタ
１０  電荷ポンプ
１１  論理回路１１
１００  電流源回路
１００ａ，１００ｂ  電流源ブロック
１０１  出力回路
１０２  デコーダ
１０３，１０４  ＡＮＤゲート
１０５  入力端子と、
１０６ａ  注入電流端子
１０６ｂ  引込電流端子
１２０  電流源回路
１２１，１２２  ＡＮＤゲート
１３０  電流源回路
１３１  基準電流補正回路
１３２，１３３，１３４  抵抗
１３５，１３６  比較器
１３７  ラッチ回路
１３８，１３９，１４０  電流源
１４１，１４２  アナログスイッチ
１４３  ｎ型ＭＯＳトランジスタ
１４４，１４５  入力端子
１４６  出力端子
４０１，４０２，４０３，４０４  ｐ型ＭＯＳトランジスタ
４０５，４０６  ｎ型ＭＯＳトランジスタ
３０７  定電流源
３０８  コイル
３０９  可変容量
３１０  入力端子
３１１，３１２  差動出力端子
Ｊ０ａ，Ｊ０ｂ，Ｊ１，Ｊ１ａ，Ｊ１ｂ，Ｊ２，Ｊ２ａ，Ｊ２ｂ，Ｊ３，Ｊ３ａ，Ｊ３ｂ，Ｊ４，Ｊ４ａ，Ｊ４ｂ  電流源
Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂ，Ｓ３ａ，Ｓ３ｂ，Ｓ４ａ，Ｓ４ｂ  アナログスイッチ
【図１】
2005260327.tif 000003
【図２】
2005260327.tif 000004
【図３】
2005260327.tif 000005
【図４】
2005260327.tif 000006
【図５】
2005260327.tif 000007
【図６】
2005260327.tif 000008
【図７】
2005260327.tif 000009
【図８】
2005260327.tif 000010
【図９】
2005260327.tif 000011
【図１０】
2005260327.tif 000012
【図１１】
2005260327.tif 000013
【図１２】
2005260327.tif 000014
【図１３】
2005260327.tif 000015
【図１４】
2005260327.tif 000016
【図１５】
2005260327.tif 000017
【図１６】
2005260327.tif 000018
【図１７】
2005260327.tif 000019