(57)【要約】  【課題】  高耐圧で電流増幅率が高く、かつスイッチング速度が速い半導体装置を提供する。  【解決手段】  ｎ＋型基板１５の一方の主面上にはドレイン電極１６が、他方の主面上にはｎ−型ドリフト領域１３が形成されている。ドリフト領域１３の基板１５と反対側にはｐ＋型インジェクタ領域とｎ＋型ソース領域１４とが形成されている。また、インジェクタ領域１２からソース領域に跨る溝部１７が形成されており、溝部１７はインジェクタ領域１２付近では深くなっており、これによって耐圧を確保する。また、溝部１７はソース領域１４付近では浅くなっており、これによって順方向特性が改善される。  【選択図】  図２
2005286059.tif 000002
【特許請求の範囲】
【請求項１】
高キャリア濃度の基板と、
前記基板上に形成されており、前記基板と同一導電型で低キャリア濃度の半導体層と、
前記半導体層に、前記基板から離隔された状態で、互いに略平行かつ略等間隔に形成されている、前記基板とは異なる導電型で高キャリア濃度の複数の固定電位絶縁電極と、
前記半導体層と前記固定電位絶縁電極とを絶縁する絶縁膜とを備え、
前記半導体層は、
前記複数の固定電位絶縁電極のうちの相隣り合う２つの間に挟まれており、前記基板と同一導電型で高キャリア濃度のソース領域と、
前記複数の固定電位絶縁電極と同一導電型であって、前記ソース領域に接しておらず、かつ前記絶縁膜とに接しており、かつ前記絶縁膜よりも前記基板近くまで分布するインジェクタ領域とを有し、
前記複数の固定電位絶縁電極の各個は、前記ソース領域付近よりもインジェクタ領域付近において、前記基板に向かって拡幅している
ことを特徴とする半導体装置。
【請求項２】
前記複数の固定電位絶縁電極の各個は、前記ソース領域付近においては、前記ソース領域と前記インジェクタ領域との中間におけるよりも、前記基板に向かって拡幅していない
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数の固定電位絶縁電極のうちの相隣り合う２つの間の距離は１．２μｍ以下であって、
前記インジェクタ層と前記半導体層とによって形成されるＰＮ接合の耐圧がＶBDのとき、
前記インジェクタ領域から前記基板までの距離Ｗと前記半導体層のキャリア濃度Ｎとが式
【数１】
2005286059.tif 000011
【数２】
2005286059.tif 000012
【数３】
2005286059.tif 000013
【数４】
2005286059.tif 000014
を満たすことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ＧＴＢＴ（Grounded-Trench-MOS assisted Bipolar-Mode Field Effect Transistor）を高耐圧化する技術に関する。
【背景技術】
【０００２】
近年、高耐圧のパワーデバイスとして開発されたＧＴＢＴは、オン抵抗がＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）より２桁、トランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）より１桁低く低損失のため、小型パッケージ化することができる。携帯機器の電源部やアダプタなどに用いることで、機器の高効率化、省エネ化、小型化が可能になる（例えば、特許文献１）。
【０００３】
図１９は、従来技術に係るＧＴＢＴの構造を模式的に示す断面図である。図１９に示されるように、ＧＴＢＴ１３０はソース電極１３４ｅ、ソース領域１３４、トレンチ部１３７、ゲート電極１３２ｅ、インジェクタ領域１３２、ドリフト領域１３３、基板領域１３５及びドレイン電極１３６を備えている。また、インジェクタ領域１３２とドリフト領域１３３との接合面から基板領域１３５までの距離はＷμｍである。このようなＧＴＢＴ１３０においては、距離Ｗを大きくしたり、ドリフト領域１３３のキャリア濃度Ｎを下げたりすることによって更なる高耐圧化を図ることができる。
【特許文献１】特許３２１４２４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、距離Ｗを大きくすれば幾らでも高耐圧化を図ることができる訳ではなく、距離Ｗが一定値を超えると耐圧一定となり更なる高耐圧化を図ることができない。また、キャリア濃度Ｎを下げるとドリフト領域に電流が流れ難くなり電流増幅率ｈFEが低下する。このため、スイッチング速度が低下する、という問題がある。
本発明は、上述のような問題に鑑みて為されたものであって、高耐圧で電流増幅率が高く、かつスイッチング速度が速い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明に係る半導体装置は、高キャリア濃度の基板と、前記基板上に形成されており、前記基板と同一導電型で低キャリア濃度の半導体層と、前記半導体層に、前記基板から離隔された状態で、互いに略平行かつ略等間隔に形成されている、前記基板とは異なる導電型で高キャリア濃度の複数の固定電位絶縁電極と、前記半導体層と前記固定電位絶縁電極とを絶縁する絶縁膜とを備え、前記半導体層は、前記複数の固定電位絶縁電極のうちの相隣り合う２つの間に挟まれており、前記基板と同一導電型で高キャリア濃度のソース領域と、前記複数の固定電位絶縁電極と同一導電型であって、前記ソース領域に接しておらず、かつ前記絶縁膜とに接しており、かつ前記絶縁膜よりも前記基板近くまで分布するインジェクタ領域とを有し、前記複数の固定電位絶縁電極の各個は、前記ソース領域付近よりもインジェクタ領域付近において、前記基板に向かって拡幅していることを特徴とする。
【発明の効果】
【０００６】
このようにすれば、高耐圧で電流増幅率が高く、かつスイッチング速度が速い半導体装置を提供することができる。
また、本発明に係る半導体装置は、前記複数の固定電位絶縁電極の各個は、前記ソース領域付近においては、前記ソース領域と前記インジェクタ領域との中間におけるよりも、前記基板に向かって拡幅していないことを特徴とする。このようにすれば、順方向特性を改善し乍ら十分な耐圧特性を実現することができる。
【０００７】
また、本発明に係る半導体装置は、前記複数の固定電位絶縁電極のうちの相隣り合う２つの間の距離は１．２μｍ以下であって、前記インジェクタ層と前記半導体層とによって形成されるＰＮ接合の耐圧がＶBDのとき、前記インジェクタ領域から前記基板までの距離Ｗと前記半導体層のキャリア濃度Ｎとが式
【０００８】
【数１】
2005286059.tif 000003
【０００９】
【数２】
2005286059.tif 000004
【００１０】
【数３】
2005286059.tif 000005
【００１１】
【数４】
2005286059.tif 000006
を満たすことを特徴とする。前記ドリフト領域と前記インジェクタ領域との接合面から前記半導体基板までの距離Ｗとドリフト領域のキャリア濃度Ｎとをかかる範囲内とすることによっても、順方向特性を改善し乍ら十分な耐圧特性を実現することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る半導体装置の実施の形態について、図面を参照しながら説明する。
［１］  半導体装置の構造
図１は、本発明の実施の形態に係る半導体装置の構造を模式的に示す斜視図である。図１に示されるように、半導体装置１は、絶縁膜１０、多結晶シリコン（poly-silicon）領域１１、インジェクタ領域１２、ドリフト領域１３、ソース領域１４、基板領域１５及びドレイン電極１６を備えている。
【００１３】
絶縁膜１０は、多結晶シリコン領域１１をインジェクタ領域１２、ドリフト領域１３及びソース領域１４から絶縁する。以下、絶縁膜１０と多結晶シリコン領域１１とを合わせて「トレンチ部」と言い、ドリフト領域のうち２つのトレンチ部に挟まれた部分を「チャネル」と言う。図１においては、２つのトレンチ部のみが示されているが、トレンチ部の数が２に限定されないのは言うまでも無く、３以上であっても良い。これらトレンチ部は互いに略同一形状で、かつ略等間隔に配置される。
【００１４】
図２は、半導体装置１を図１の矢印Ａから見た矢視断面図である。図２に示されるように、インジェクタ領域１２にはゲート電極１２ｅが接合され、ソース領域１４にはソース電極１４ｅが接合されている。また、図中破線で示されるように、トレンチ部１７は、インジェクタ領域１２、ドリフト領域１３及びソース領域１４に跨っている。トレンチ部１７のソース領域１４に近い部分においてはソース電極１４ｅからドレイン電極１６へ向かう方向の深さがより浅くなっており、インジェクタ領域１２に近い部分においては当該深さがより深くなっている。
【００１５】
多結晶シリコン領域１１はｐ+型半導体から成っており、ドレイン領域１３に空乏領域を形成させる。また、多結晶シリコン領域１１は一定電位に保たれている。インジェクタ領域１２はｐ+型半導体から成り、ゲート電極１２ｅに接続されている。インジェクタ領域１２にはトレンチ部が陥入している。また、インジェクタ領域１２はドリフト領域１３に陥入している。この場合において、トレンチ部がドリフト領域１３に陥入するよりも深く、また、トレンチ部がインジェクタ領域１２に陥入するよりも深く、インジェクタ領域１２はドリフト領域１３に陥入している。
【００１６】
ソース領域１４はｎ+型半導体から成り、ソース電極１４ｅに接続されている。ソース領域１４はトレンチ部に分断されつつも、インジェクタ領域１２の長手方向に沿って細長に分布している。ドリフト領域１３はｎ-型半導体から成る。ドリフト領域１２にはトレンチ部、インジェクタ領域１２及びソース領域１４が陥入し、また、ドリフト領域１２は基板領域１５に接している。基板領域１５はｎ+型半導体から成り、ドリフト領域１２とドレイン電極１６に接している。
【００１７】
上述のように、ドリフト領域１３、ソース領域１４及び基板領域１５は同一導電型であって、ソース領域と基板領域１５はキャリア濃度がより高く、ドリフト領域１３はキャリア濃度がより低い。また、多結晶シリコン領域１１とインジェクタ領域１２とはドリフト領域１３等と異なる導電型を有し、何れもキャリア濃度が高い。ドレイン電極１６は、基板領域１５にオーミックコンタクトする電極である。
【００１８】
さて、多結晶シリコン領域１１がソース領域１４と同電位とされている状態では、多結晶シリコン領域１１とドリフト領域１３との間の仕事関数の差に起因して、多結晶シリコン領域１１の絶縁膜付近に負の電荷が蓄積する。このため、前記チャネル部分において電子が静電力によって排除されて空乏領域が形成されるので、ソース電極１４ｅからドレイン電極１６への導通が妨げられる。
【００１９】
これに対して、ゲート電極１２ｅから印加する電圧を印加してインジェクタ領域１２を昇圧すると、インジェクタ領域１２とドリフト領域１３との間のｐｎ結合がオン状態となって、インジェクタ領域からドリフト領域１３へ正孔（hole）が供給される。すると、空乏領域が解消されてソース電極１４ｅからドレイン電極１６への導通が実現される。すなわち、ゲート電極１２ｅに印加される電圧の高さを制御することによって、ソース領域１２からドリフト領域１３への導通状態が制御され、スイッチ動作が実現される。
【００２０】
また、上述のように半導体装置１においては、トレンチ部１７の深さがソース領域１４近辺では浅くなっているので、チャネル部分の抵抗を低減して導通時の損失を低減することができる。また、トレンチ部１７の深さはインジェクタ領域１２近辺では深くなっているので、十分な耐圧を確保することができる。
［２］  半導体装置１の製造方法
次に、半導体装置１の製造方法について、耐圧２７００Ｖの場合を例にとって説明する。図３は、半導体装置１の製造方法の各工程を示す図であって、（ａ）から（ｄ）へと製造工程が進行する。図３（ａ）に示されるように、先ず、エピタキシャル成長によって基板領域１５上にドリフト領域１３を形成する。基板領域１５の厚みＷｋは３００μｍで、キャリア濃度は１×１０20ｃｍ-3である。形成されるドリフト領域１３の厚みＷｄは２００μｍで、キャリア濃度は２×１０13ｃｍ-3である。ドーパントとしては、何れも砒素（Ａｓ）又はリン（Ｐ）を用いれば良い。
【００２１】
次に、図３（ｂ）に示されるように、イオン注入と熱拡散とによって、ソース領域１４とインジェクタ領域１２とを形成する。
ソース領域１４は、リンをイオン注入（１２０ｋｅＶ／５０×１０15ｃｍ-2）した後、窒素（Ｎ2）雰囲気中で熱拡散（１０５０℃、２０分間）することによって形成される。形成されたソース領域１４の厚みＷｓは２μｍで、キャリア濃度は５×１０19ｃｍ-3である。ドーパントとしては、砒素又はリンを用いる。
【００２２】
インジェクタ領域１２は、ホウ素（Ｂ）をイオン注入（６０ｋｅＶ／５０×１０15ｃｍ-2）した後、窒素雰囲気中で熱拡散（１１５０℃、４２０分間）することによって形成される。形成されたインジェクタ領域１２の厚みＷｉは７．４μｍで、キャリア濃度は２×１０19ｃｍ-3である。ドーパントとしては、ホウ素が用いられる。
次に、図３（ｃ）、（ｄ）に示されるように、トレンチが形成される。図２に示されるように、トレンチ部１７には深い部分（インジェクタ領域１２に近い部分。以下、「深部」という。）と浅い部分（ソース領域１４に近い部分。以下、「浅部」という。）がある。先ず、深部のみに対応する部分において、両部分を深さの差分相当の深さのトレンチが形成される。次いで、全部分について、浅部の深さ分のトレンチが更に掘り進められる。
【００２３】
図３（ｃ）は、深部のみに対応する部分にトレンチを形成する製造工程を示す図である。図３（ｃ）において、側面図は前記矢印Ａから見た矢視断面図であり、上面図は基板領域１５の主面に垂直な方向から見た俯瞰図である。図３（ｃ）に示されるように、先ず、ＳｉＯ2マスク２０のパターニングを行い、異方性ドライエッチングによりエッチングし、側壁が基板領域１５の主面に略垂直なトレンチを形成する。形成の手順は以下の通りである。
【００２４】
すなわち、（ｉ）インジェクタ領域１２、ドリフト領域１３及びソース領域１
４の上に厚さ５０００Åの熱ＳｉＯ2膜２１を形成し、レジストを塗布した後、ステッパでパターニングする。次に、（ii）前記レジストをマスクとしてＳｉＯ
2膜２１をエッチングし、（iii）レジストを除去する。その後、（iv）パターニ
ングされたＳｉＯ2膜をマスクとして、Ｓｉのドライエッチングによってトレンチを形成する。トレンチ間の間隔（以下、「チャネル幅」という）Ｈは０．９μｍである。
【００２５】
次に、図３（ｄ）に示されるように、深部と浅部との双方に相当する部分にトレンチを形成するために、図３（ｃ）におけるのと同様にして、ＳｉＯ2マスクのパターニングを行い、異方性ドライエッチングによりエッチングする。
図４は、図３に引き続く半導体装置１の製造工程を示す図である。図４において、当該製造工程は（ｅ）、（ｆ）の順に進む。
【００２６】
図４（ｅ）に示されるように、トレンチ内部に厚さ０．１μｍの熱ＳｉＯ2膜を形成して、絶縁膜１０となす。次いで、ＣＶＤ（Chemical Vapor Deposition）を用いて絶縁膜１０にて囲繞される空間に多結晶シリコンを充填した後、表面を平坦化する。
図４（ｆ）に示されるように、インジェクタ領域１２、ソース領域１４及び基板領域１５の表面にそれぞれゲート電極１２ｅ、ソース電極１４ｅ及びドレイン電極１６を形成して、全工程が終了する。このようにすれば、少ない工数でトレンチ部１７の深さを深部と浅部との２段階とすることができる。
【００２７】
［３］  半導体装置１の特性評価
次に、半導体装置１の特性をシミュレーションによって評価したので、その評価結果について説明する。
［３−１］  耐圧特性
（１）  ドレイン領域１３の厚みＷｄと耐圧の関係
先ず、ドレイン領域１３の厚みＷｄと耐圧との関係について説明する。図５は、ドレイン領域１３の厚みＷｄを変化させた場合の耐圧変化を示すグラフである。図５において、縦軸はドレイン領域１３を流れる電流密度ＪD（Ａ／ｃｍ2）を表わし、横軸はドレイン領域１３に印加される電圧ＶD（Ｖ）を表わす。また、グラフ３０〜３３は、それぞれドレイン領域１３の厚みＷｄが１８０μｍ、２００μｍ、２２０μｍ及び２４０μｍである場合のグラフである。なお、本特性評価は、チャネル幅Ｈが０．３２μｍ、ドレイン領域１３のキャリア濃度が２×１０13ｃｍ-3の場合に関するものである。
【００２８】
図５に示されるように、ドレイン領域１３の厚みＷｄが１８０μｍである場合には、印加電圧ＶDが２３００Ｖを超えると電流密度ＪDが急激に増大して絶縁破壊が発生する（グラフ３０）。一方、ドレイン領域の厚みＷｄが２００μｍ以上である場合には、印加電圧ＶDが２７００Ｖを超えるまで電流密度ＪDの増大が発生しないので、耐圧２７００Ｖが達成されていることが分かる。
【００２９】
（２）  チャネル幅Ｈと耐圧の関係
次に、チャネル幅Ｈと耐圧との関係について説明する。図６は、チャネル幅Ｈを変化させた場合の耐圧変化を示すグラフである。図６においても図５と同様に、縦軸はドレイン領域１３を流れる電流密度ＪDを表わし、横軸はドレイン領域１３に印加される電圧ＶDを表わす。グラフ４０〜４４は、それぞれドレイン領域１３の厚みＷｄが２００μｍで、キャリア濃度が２×１０13ｃｍ-3の場合においてチャネル幅Ｈを１．４μｍ、１．２μｍ、０．９μｍ、０．６μｍ及び０．３２μｍとしたときのグラフである。
【００３０】
図６に示されるように、チャネル幅Ｈが１．４μｍである場合には、チャネル幅Ｈが大き過ぎるので、チャネル全体に亘って空乏領域を形成することができない。このため、空乏領域が形成されなかった部分に電流が流れるので、電圧ＶDが増大するに従って電流密度ＪDが漸増する（グラフ４０）。
また、チャネル幅Ｈが１．２μｍである場合には、一応、チャネル全体に亘って空乏領域が形成されるものの、チャネルの中央部分においては空乏化の程度が不十分である。このため、電圧ＶDが１３００Ｖまでは遮断状態をほぼ維持することができるが、電圧ＶDが１３００Ｖを超えるとチャネル部分でブレークダウンが発生して導通状態となってしまう（グラフ４１）。
【００３１】
一方、チャネル幅Ｈが０．９μｍ以下である場合には、電圧ＶDが２７００Ｖを超えるまで遮断状態がほぼ維持される。また、電圧ＶDが２７００Ｖを超えるとインジェクタ領域１２とドレイン領域１３との間でブレークダウン（アバランシェ降伏）が発生して導通状態となってしまう（グラフ４２〜４４）。
（３）  キャリア濃度と耐圧の関係
次に、ドリフト領域１３のキャリア濃度と耐圧との関係について説明する。図７は、キャリア濃度を変化させた場合の耐圧変化を示すグラフである。図７においても図５と同様に、縦軸は電流密度ＪDを表わし、横軸は電圧ＶDを表わす。グラフ５０〜５３は、それぞれドレイン領域１３の厚みＷｄが１９２．６μｍで、チャネル幅Ｈが０．３２μｍである場合においてキャリア濃度を４×１０13ｃｍ-3、３×１０13ｃｍ-3、２×１０13ｃｍ-3及び１×１０13ｃｍ-3としたときのグラフである。
【００３２】
図７に示されるように、キャリア濃度が４×１０13ｃｍ-3や３×１０13ｃｍ-3である場合には電圧ＶDが２７００Ｖに達する以前に電流密度ＪDが急上昇しているので、耐圧２７００Ｖが達成されていないことが分かる（グラフ５０、５１）。一方、キャリア濃度が２×１０13ｃｍ-3や１×１０13ｃｍ-3である場合には、電圧ＶDが２７００Ｖを超えた後に電流密度ＪDが急上昇しているので、耐圧２７００Ｖが達成されていることが分かる（グラフ５２、５３）。
【００３３】
（４）  従来技術との比較
次に、耐圧特性について本発明と従来技術との比較を行ったので説明する。
図８は、耐圧６００Ｖとなるように設計された半導体装置について耐圧特性を比較するグラフである。図８に示されるように、本発明に係る耐圧特性のグラフ６０と従来技術に係る耐圧特性のグラフ６１とは略重なり合っており、本発明によって従来と同等の耐圧特性を実現できることが分かる。
【００３４】
なお、ここで本評価に用いた半導体装置のトレンチ部の外径寸法は以下の通りである。図９は、半導体装置１のトレンチ部１７の外形を示す図である。図９に示されるように、トレンチ部１７全体の幅と長手方向の長さとをそれぞれＸｔｒ、Ｙｔｒと記し、トレンチ部１７の深部の深さをＺｔｒと記し、トレンチ部１７の浅部の長さと深さをそれぞれＹｔｒｃ、Ｚｔｒｃと記すものとすれば、半導体装置１のトレンチ部１７の外形寸法は、
Ｘｔｒ  ＝  １．４４μｍ、
Ｙｔｒ  ＝１３．７μｍ、
Ｚｔｒ  ＝  ５．０μｍ、
Ｙｔｒｃ＝  ７．０μｍ、
Ｚｔｒｃ＝  ３．５μｍ、
である。また、従来技術に係る半導体装置のトレンチ部の外径寸法は、
長さ＝  １３．７μｍ、
幅  ＝  １．４４μｍ、
深さ＝  ５．０μｍ、
である。また、ドリフト層１３の厚みＷｄ、キャリア濃度及びチャネル幅Ｈは何れも５０μｍ、１×１０14ｃｍ-3及び０．３２μｍである。
【００３５】
次に、耐圧２５００Ｖの場合に関する比較結果について説明する。図１０は、耐圧２５００Ｖとなるように設計された半導体装置について耐圧特性を比較するグラフであって、グラフ７０は本発明に係る耐圧特性を示し、グラフ７１は従来技術に係る耐圧特性を示す。また、評価の条件は上記図８に係る評価と概ね同様であるが、ドレイン領域１３の厚みＷｄとキャリア濃度とが異なっており、それぞれ２００μｍ、２×１０13ｃｍ-3である。この場合においても両グラフは概ね重なり合っており、本発明によって従来と同等の耐圧特性を実現できることが分かる。
【００３６】
［３−２］  トレンチ部の深さと順方向特性
次に、トレンチ部の深さと順方向特性との関係について説明する。
図１１は、トレンチ部の深さと順方向特性とを関係を示すグラフである。図１１の縦軸は電流増幅率ｈFEを表わし、横軸は電流密度ＪDを表わす。この評価に当たっては、電圧を０．５Ｖとし、チャネル幅Ｈを０．３２μｍとし、ドリフト領域の厚みＷｄを２００μｍとし、キャリア濃度を２×１０13ｃｍ-3とした。図１１に示されるように、トレンチ部が浅くなるにつれてグラフ８０から８１、８２と電流密度ＪDに対する電流増幅率ｈFEが向上することが分かる。
【００３７】
以上述べたように、本発明のように、インジェクタ領域１２付近のトレンチ部１７を深くし、かつソース領域１４付近のトレンチ部１７を浅くすることによって、従来と同程度の耐圧特性を維持し乍ら、順方向特性を改善することができる。
［４］  必要な耐圧特性を実現するための耐圧構造幅と濃度について
次に、必要な耐圧特性を実現するために要求される耐圧構造幅Ｗとドリフト領域１３のキャリア濃度Ｎとについて説明する。なお、耐圧構造幅Ｗとは、インジェクタ領域１２とドリフト領域１３とによるｐｎ接合部から基板領域１５までの距離をいう。
【００３８】
まず、１０００Ｖ以上の所定の耐圧ＶBDを実現するために必要な耐圧構造幅Ｗの下限値Ｗoptと、かかる耐圧構造幅を実現するためのキャリア濃度Ｎoptとを以下の近似式によって与える。
【００３９】
【数３】
2005286059.tif 000007
【００４０】
【数４】
2005286059.tif 000008
図１２は、耐圧ＶBDと耐圧構造幅Ｗoptとの間の上式に示される関係を示すグラフである。また、図１３は、耐圧ＶBDとキャリア濃度Ｎoptとの間の上式に示される関係を示すグラフである。図１２に示されるように、より高い耐圧ＶBDを実現するためには耐圧構造幅Ｗoptをより大きくしなければならない。また、図１３に示されるように、より高い耐圧ＶBDを実現するためにはキャリア濃度Ｎoptをより低くする必要がある。
【００４１】
また、図１４は、耐圧構造幅Ｗoptとキャリア濃度Ｎoptとの具体例である。図１２、図１３からも分かるように、より高い耐圧を実現するためには、耐圧構造幅Ｗoptはより大きくキャリア濃度Ｎoptはより低くする必要がある。例えば、耐圧ＶBD２７００Ｖを実現するためには、耐圧構造幅Ｗoptを少なくとも１８０．３μｍとしなければならず、キャリア濃度Ｎoptは１．１７×１０13ｃｍ-3とする必要がある。
【００４２】
さて、このように耐圧構造幅とキャリア濃度を与えると、所与の耐圧を実現するための好適な耐圧構造幅の範囲並びにキャリア濃度の範囲を下の評価式によって定めることができる。
【００４３】
【数１】
2005286059.tif 000009
【００４４】
【数２】
2005286059.tif 000010
図１５は、耐圧ＶBD毎に当該耐圧ＶBDを実現することができる耐圧構造幅Ｗとキャリア濃度Ｎの範囲を示すグラフである。図１５において、縦軸はキャリア濃度Ｎを表わし、横軸は耐圧構造幅Ｗを表わす。また、○印と□印とはそれぞれ耐圧毎の座標（Ｗopt、Ｎopt）、（１．４５Ｗopt、３．７Ｎopt）を表わす。領域９０は、耐圧１０００Ｖ以上を実現することができる耐圧構造幅Ｗとキャリア濃度Ｎの範囲を示す。同様に、領域９１、９２及び９３はそれぞれ耐圧１５００Ｖ以上、２０００Ｖ以上及び２７００Ｖ以上を実現することができる耐圧構造幅Ｗとキャリア濃度Ｎの範囲を示す。
【００４５】
図１６は、上記各領域のうち特に耐圧２７００Ｖ以上を実現することができる耐圧構造幅Ｗとキャリア濃度Ｎの範囲を示す図である。図１６中の座標１００〜１０６は、それぞれ異なる構成を備える半導体装置を表している。すなわち、座標１００は耐圧構造幅２００μｍ、キャリア濃度２×１０13ｃｍ-3の半導体装置を表わす。同様に、座標１０１〜１０３はそれぞれ耐圧構造幅が２００μｍでキャリア濃度が３×１０13ｃｍ-3、４×１０13ｃｍ-3及び５×１０13ｃｍ-3の半導体装置を表わす。また、座標１０４〜１０６はそれぞれキャリア濃度が２×１０13ｃｍ-3で耐圧構造幅が１９０μｍ、１８０μｍ及び１７０μｍの半導体装置を表わす。
【００４６】
次に、上記核は導体素子について、印加電圧と電流との関係を説明する。図１７は、耐圧構造幅Ｗを２００μｍに固定してキャリア濃度Ｎを変化させた場合における印加電圧Ｖと電流Ｉとの関係を示すグラフである。図１７において、グラフ１１０〜１１３は前記座標１００〜１０３にて表わされる各半導体装置について印加電圧Ｖと電流Ｉとの関係を示すグラフとなっている。図１７に示されるように、キャリア濃度Ｎが小さいほど電流が急上昇する電圧（耐圧）が高くなり、キャリア濃度Ｎが３×１０13ｃｍ-3以下ならば耐圧２７００Ｖが実現されることが分かる。
【００４７】
また、図１８は、キャリア濃度Ｎを２×１０13ｃｍ-3に固定して耐圧構造幅Ｗを変化させた場合における印加電圧Ｖと電流Ｉとの関係を示すグラフである。図１８において、グラフ１２０〜１２３は前記座標１００、１０４〜１０６にて表わされる各半導体装置について印加電圧Ｖと電流Ｉとの関係を示すグラフとなっている。図１８に示されるように、耐圧構造幅Ｗが大きいほど電流が急上昇する電圧（耐圧）が高くなり、耐圧構造幅Ｗが１９０μｍ以上ならば耐圧２７００Ｖが実現されることが分かる。
【００４８】
以上説明したように、前記評価式によれば、所望の耐圧を実現するための耐圧構造幅Ｗとキャリア濃度Ｎとを簡単に求めることができる。
［５］  変形例
上記実施の形態においては、専らトレンチ部１７の深さが深部と浅部との２段階となっている場合について説明したが、本発明がこれに限定されないのは言うまでもなく、これに代えて次のようにするとしても良い。
【００４９】
すなわち、ソース領域近辺からインジェクタ領域近辺へ向かってトレンチ部１７の深さが徐々に増してゆく構成としても良く、このようにしても本発明の効果に変わりは無い。ソース領域近辺からインジェクタ領域近辺へ向かうに際してトレンチ部１７の深さがソース領域近辺における深さよりも小さくならなければ本発明の効果を得ることができる。
【産業上の利用可能性】
【００５０】
本発明に係る半導体装置は、ＧＴＢＴを高耐圧化する技術として有用である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態に係る半導体装置の構造を模式的に示す斜視図である。
【図２】本発明の実施の形態に係る半導体装置１を図１の矢印Ａから見た矢視断面図である。
【図３】本発明の実施の形態に係る半導体装置１の製造方法の各工程を示す図である。
【図４】本発明の実施の形態に係る半導体装置１の製造工程であって、図３に引き続く製造工程を示す図である。
【図５】本発明の実施の形態に係る半導体装置１のドレイン領域１３の厚みＷｄを変化させた場合の耐圧変化を示すグラフである。
【図６】本発明の実施の形態に係る半導体装置１のチャネル幅Ｈを変化させた場合の耐圧変化を示すグラフである。
【図７】本発明の実施の形態に係る半導体装置１のキャリア濃度を変化させた場合の耐圧変化を示すグラフである。
【図８】耐圧６００Ｖとなるように設計された半導体装置について耐圧特性を比較するグラフである。
【図９】半導体装置１のトレンチ部１７の外形を示す図である。
【図１０】耐圧２５００Ｖとなるように設計された半導体装置について耐圧特性を本発明と従来技術との間で比較するグラフである。
【図１１】トレンチ部の深さと順方向特性とを関係を示すグラフである。
【図１２】耐圧ＶBDと耐圧構造幅Ｗoptとの関係を示すグラフである。
【図１３】耐圧ＶBDとキャリア濃度Ｎoptとの関係を示すグラフである。
【図１４】耐圧構造幅Ｗoptとキャリア濃度Ｎoptとの具体例である。
【図１５】耐圧ＶBD毎に当該耐圧ＶBDを実現することができる耐圧構造幅Ｗとキャリア濃度Ｎとの範囲を示すグラフである。
【図１６】耐圧２７００Ｖ以上を実現することができる耐圧構造幅Ｗとキャリア濃度Ｎとの範囲を示す図である。
【図１７】耐圧構造幅Ｗを２００μｍに固定してキャリア濃度Ｎを変化させた場合における印加電圧Ｖと電流Ｉとの関係を示すグラフである。
【図１８】キャリア濃度Ｎを２×１０13ｃｍ-3に固定して耐圧構造幅Ｗを変化させた場合における印加電圧Ｖと電流Ｉとの関係を示すグラフである。
【図１９】従来技術に係るＧＴＢＴの構造を模式的に示す断面図である。
【符号の説明】
【００５２】
１…半導体装置
１０…絶縁膜
１１…多結晶シリコン領域
１２…インジェクタ領域
１２ｅ…ゲート電極
１３…ドリフト領域
１４…ソース領域
１４ｅ…ソース電極
１５…基板領域
１６…ドレイン電極
１７…トレンチ部
２０…ＳｉＯ2マスク
２１…熱ＳｉＯ2膜
【図１】
2005286059.tif 000015
【図２】
2005286059.tif 000016
【図３】
2005286059.tif 000017
【図４】
2005286059.tif 000018
【図５】
2005286059.tif 000019
【図６】
2005286059.tif 000020
【図７】
2005286059.tif 000021
【図８】
2005286059.tif 000022
【図９】
2005286059.tif 000023
【図１０】
2005286059.tif 000024
【図１１】
2005286059.tif 000025
【図１２】
2005286059.tif 000026
【図１３】
2005286059.tif 000027
【図１４】
2005286059.tif 000028
【図１５】
2005286059.tif 000029
【図１６】
2005286059.tif 000030
【図１７】
2005286059.tif 000031
【図１８】
2005286059.tif 000032
【図１９】
2005286059.tif 000033