(57)【要約】【課題】ディスターブ耐性を向上できるＭＴＪ素子及びその製造方法を提案する。【解決手段】ＭＴＪ素子は、データに応じて磁化状態が変化するフリー層１１と、フリー層１１上に配置されるトンネル絶縁層１２と、トンネル絶縁層１２上に配置され、磁化状態が固定されるピン層１３とから構成される。フリー層１１は、Ｘ方向の最大長がＬ１、Ｙ方向の最大長がＬ２である十字形状を有し、ピン層１３は、Ｘ方向の最大長がＬ３（≦Ｌ１）、Ｙ方向の最大長がＬ４（＜Ｌ２）である四角形状を有する。【選択図】図５
2005260086.tif 000002
【特許請求の範囲】
【請求項１】
データに応じて磁化状態が変化する第１磁性層と、前記第１磁性層上に配置される非磁性層と、前記非磁性層上に配置され、磁化状態が固定される第２磁性層とを具備し、前記第１磁性層は、第１方向の最大長がＬ１、前記第１方向に直交する第２方向の最大長がＬ２である十字形状を有し、前記第２磁性層は、前記第１方向の最大長がＬ３（≦Ｌ１）、前記第２方向の最大長がＬ４（＜Ｌ２）である四角形状を有していることを特徴とする磁気抵抗効果素子。
【請求項２】
データに応じて磁化状態が変化する第１磁性層、磁化状態が固定される第２磁性層、及び、前記第１及び第２磁性層の間に配置される非磁性層から構成される磁気抵抗効果素子と、前記磁気抵抗効果素子の上部に配置される書き込み線と、前記磁気抵抗効果素子と前記書き込み線とを接続するコンタクトピラーとを具備し、前記磁気抵抗効果素子の少なくとも前記第１磁性層は、第１方向の最大長がＬ１、前記第１方向に直交する第２方向の最大長がＬ２である十字形状を有し、前記コンタクトピラーは、前記第１方向の最大長がＤ１（≦Ｌ１）、前記第２方向の最大長がＤ２（＜Ｌ２）である四角形状を有していることを特徴とする磁気ランダムアクセスメモリ。
【請求項３】
請求項２に記載の磁気ランダムアクセスメモリにおいて、さらに、前記書き込み線の側面に配置されるヨーク材を具備し、前記ヨーク材の底面の位置は、前記書き込み線の底面の位置よりも低いことを特徴とする磁気ランダムアクセスメモリ。
【請求項４】
被エッチング層を形成する工程と、前記被エッチング層上に第１層を形成する工程と、第１フォトリソグラフィプロセスを利用して、前記第１層上に、第１方向に延びるパターンを有する第２層を形成する工程と、第２フォトリソグラフィプロセスを利用して、前記第２層上に、前記第１方向に交差する第２方向に延びるパターンを有する第３層を形成する工程と、前記第２及び第３層をマスクにして前記第１層をエッチングし、前記第１層を十字形状にする工程とを具備することを特徴とする半導体装置の製造方法。
【請求項５】
第１磁性層と、前記第１磁性層上に配置される非磁性層と、前記非磁性層上に配置され、データに応じて磁化状態が変化する第２磁性層とを具備し、前記第２磁性層は、第１方向の最大長がＬ１、前記第１方向に直交する第２方向の最大長がＬ２である十字形状を有し、前記第１磁性層は、前記第１方向の最大長がＬ１である四角形状を有していることを特徴とする磁気抵抗効果素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果(Magneto Resistive)を利用する磁気ランダムアクセスメモリ（MRAM: Magnetic Random Access Memory）に関する。
【背景技術】
【０００２】
トンネル磁気抵抗効果(TMR: Tunneling Magneto Resistive)を利用する磁気ランダムアクセスメモリは、例えば、特許文献１〜３及び非特許文献１〜５に開示される。これら磁気ランダムアクセスメモリは、データをＭＴＪ(Magnetic Tunnel Junction)素子の磁化状態により記憶する点に特徴を有する。
【０００３】
(1)   磁気ランダムアクセスメモリでは、上述のように、データをＭＴＪ素子の磁化状態により記憶する。従って、書き込み時には、書き込みデータの値に応じて、ＭＴＪ素子の磁化状態を変えなければならない。
【０００４】
ここで、書き込み時における誤書き込みを防止するために、ディスターブ耐性の向上を実現できるＭＴＪ素子の形状について研究されている。現在では、ＭＴＪ素子を「十字型」とすることにより、ディスターブ耐性を向上できることが確認されている。
【０００５】
しかし、ＭＴＪ素子自体は、大きなメモリ容量を実現するために、非常に微細なものとなっている。このため、例えば、フォトリソグラフィ技術を用いてＭＴＪ素子のパターンを形成しようとすると、輪郭がぼやけ、完全な十字形状を得ることができない。
【０００６】
ところで、フォトリソグラフィ技術に関しては、現世代で実現されている解像度よりも高い解像度の次々世代リソグラフィ技術の適用により、ＭＴＪ素子のパターンを形成することも、研究、試作段階では可能である。
【０００７】
しかし、実際の量産段階では、その時点において、コストや歩留りなどの面から最適な解像度を持つフォトリソグラフィ技術を選択することが必要になるため、常に最先端のフォトリソグラフィ技術を適用してＭＴＪ素子を加工するということは不可能である。
【０００８】
(2)   十字型ＭＴＪ素子によれば、ディスターブ耐性の向上という効果を得ることができるが、それを現実的なものとするためには、まだ十分に検討しなければならない課題がいくつかある。
【０００９】
例えば、ＭＴＪ素子のピン層（固定層）とフリー層（記録層）との位置関係に関しては、シリコン基板側を下とした場合に、ピン層が下、フリー層が上となるボトムピン構造と、ピン層が上、フリー層が下となるトップピン構造との２種類が知られている。
【００１０】
ここで、前者のボトムピン構造を採用した場合には、ピン層を四角形状とすることができるため、ピン層からの漏れ磁場が少なく、ＭＴＪ素子間での磁界のばらつきをなくすことができるが、磁性層の特性を向上できない問題がある。
【００１１】
また、後者のトップピン構造を採用した場合には、磁性層の特性を向上できるという利点が得られる反面、ピン層も十字型になるため、ピン層からの漏れ磁場が著しく不均一になり、ＭＴＪ素子の形状のばらつきに起因して、ＭＴＪ素子間での磁界のばらつきも大きくなる問題が生じる。
【特許文献１】特開２００２−１７０３７６
【特許文献２】ＵＳＰ６，５４５，９０６
【特許文献３】ＵＳＰ６，０８１，４４５
【非特許文献１】M.Durlam et al. “A low power 1Mbit MRAM based on 1T1MTJ bit cell integrated with Copper Interconnects”, IEEE, 2002 Symposium on VLSI Circuits Digest of Technical Papers
【非特許文献２】T.HONDA et al. “MRAM-Writing Circuitry to Compensate for Thermal-Variation of Magnetization-Reversal Current”, 2002 Symposium on VLSI Circuits Digest of Technical Papers, pp.156-157, July 2002
【非特許文献３】Roy Scheuerlein et al. ”A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell”, ISSCC2000 Technical Digest, pp.128-129
【非特許文献４】A Bette et.al. “A High-Speed 128Kbit MRAM Core for Future Universal Memory Applications”, 2003 Symposium on VLSI Circuits Digest of Technical Papers, pp.217-220, July 2003
【非特許文献５】A.R.Sitaram et.al. “A 0.18um Logic-based MRAM Technology for High Performance Nonvolatile Memory Applications”, 2003 Symposium on VLSI Circuits Digest of Technical Papers, p.14, July 2003
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、第一に、フォトリソグラフィの高解像度技術を先取りすることなく、プロセスを工夫することにより、素子間の形状のばらつきが少ないシャープな輪郭の十字型ＭＴＪ素子を形成すること、第二に、ピン層からの漏れ磁場が少なく、かつ、磁性層の特性も向上できるＭＴＪ素子を提案すること、第三に、書き込み磁界を効率よくＭＴＪ素子に加えることができるＭＴＪ素子と書き込み線との位置関係を提案することにある。
【課題を解決するための手段】
【００１３】
本発明の例に関わる磁気抵抗効果素子は、データに応じて磁化状態が変化する第１磁性層と、前記第１磁性層上に配置される非磁性層と、前記非磁性層上に配置され、磁化状態が固定される第２磁性層とを備え、前記第１磁性層は、第１方向の最大長がＬ１、前記第１方向に直交する第２方向の最大長がＬ２である十字形状を有し、前記第２磁性層は、前記第１方向の最大長がＬ３（≦Ｌ１）、前記第２方向の最大長がＬ４（＜Ｌ２）である四角形状を有する。
【００１４】
本発明の例に関わる磁気ランダムアクセスメモリは、データに応じて磁化状態が変化する第１磁性層、磁化状態が固定される第２磁性層、及び、前記第１及び第２磁性層の間に配置される非磁性層から構成される磁気抵抗効果素子と、前記磁気抵抗効果素子の上部に配置される書き込み線と、前記磁気抵抗効果素子と前記書き込み線とを接続するコンタクトピラーとを備え、前記磁気抵抗効果素子の少なくとも前記第１磁性層は、第１方向の最大長がＬ１、前記第１方向に直交する第２方向の最大長がＬ２である十字形状を有し、前記コンタクトピラーは、前記第１方向の最大長がＤ１（≦Ｌ１）、前記第２方向の最大長がＤ２（＜Ｌ２）である四角形状を有する。
【００１５】
本発明の例に関わる半導体装置の製造方法は、被エッチング層を形成する工程と、前記被エッチング層上に第１層を形成する工程と、第１フォトリソグラフィプロセスを利用して、前記第１層上に、第１方向に延びるパターンを有する第２層を形成する工程と、第２フォトリソグラフィプロセスを利用して、前記第２層上に、前記第１方向に交差する第２方向に延びるパターンを有する第３層を形成する工程と、前記第２及び第３層をマスクにして前記第１層をエッチングし、前記第１層を十字形状にする工程とを備える。
【発明の効果】
【００１６】
本発明の例によれば、第一に、２回のフォトリソグラフィにより互いに交差するライン＆スペースのマスクを形成し、その交差部にＭＴＪ素子を形成することにより、フォトリソグラフィの高解像度技術を先取りすることなく、素子間の形状のばらつきが少ないシャープな輪郭の十字型ＭＴＪ素子を形成することができる。
【００１７】
第二に、トップピン構造のＭＴＪ素子において、ピン層を四角形状（例えば、長方形）とすることにより、ピン層からの漏れ磁場を少なくでき、ＭＴＪ素子間における磁界のばらつきをなくすことができる。しかも、磁性層の特性も向上できる。
【００１８】
第三に、ＭＴＪ素子のパターニング時に、同時に、書き込み線とのコンタクトをとるための四角形状のコンタクトピラーを形成することにより、ヨーク材とフリー層との距離を近づけることができ、書き込み磁界を効率よくＭＴＪ素子に加えることができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００２０】
まず、参考例としてのＭＴＪ素子の形状と共に、ピン層からの漏れ磁場が少なく、磁性層の特性も向上できるＭＴＪ素子の形状について説明する。その後、書き込み線のヨーク材とＭＴＪ素子のフリー層との距離を近づけることができるデバイス構造について説明する。そして、最後に、輪郭がぼやけずに、かつ、素子間の形状ばらつきが少ない十字型ＭＴＪ素子を得るためのプロセスについて説明する。
【００２１】
１．  ＭＴＪ素子の形状  
図１乃至図３は、本発明の参考例としてのＭＴＪ素子の形状を示している。
【００２２】
ＭＴＪ素子（ＭＴＪ［Ａ］ｏｒＭＴＪ［Ｂ］）は、図１に示すように、例えば、シリコン基板上にアレイ状に配置される。ＭＴＪ素子は、十字型を有している。
【００２３】
(1)   トップピン構造の十字型ＭＴＪ素子  
図２は、トップピン構造の十字型ＭＴＪ素子を示している。
【００２４】
ＭＴＪ素子（ＭＴＪ［Ａ］）は、フリー層（記録層）１１、トンネル絶縁層１２及びピン層（固定層）１３から構成される。
【００２５】
フリー層１１は、強磁性体から構成され、書き込みデータの値に応じて磁化状態が変化する層となる。フリー層１１上には、非磁性体から構成されるトンネル絶縁層１２が形成される。トンネル絶縁層１２は、単層から構成されていてもよいし、また、複数層から構成されていてもよい。トンネル絶縁層１２上には、ピン層１３が形成される。ピン層１３は、強磁性体から構成され、書き込みデータの値によらず、常に一定の磁化状態を有する層となる。
【００２６】
この構造では、ＭＴＪ素子のピン層１３が十字形状を有している。このため、ピン層１３からの漏れ磁場が著しく不均一になり、ＭＴＪ素子の形状のばらつきに起因して、ＭＴＪ素子間での磁界のばらつきも大きくなる。
【００２７】
(2)   ボトムピン構造の十字型ＭＴＪ素子  
図３は、ボトムピン構造の十字型ＭＴＪ素子を示している。
【００２８】
ＭＴＪ素子（ＭＴＪ［Ｂ］）は、フリー層（記録層）１１、トンネル絶縁層１２及びピン層（固定層）１３から構成される。
【００２９】
ピン層１３は、四角形状を有する。ピン層１３は、強磁性体から構成され、書き込みデータの値によらず、常に一定の磁化状態を有する層となる。ピン層１３上には、非磁性体から構成されるトンネル絶縁層１２が形成される。トンネル絶縁層１２は、単層から構成されていてもよいし、また、複数層から構成されていてもよい。トンネル絶縁層１２上には、フリー層１１が形成される。フリー層１１は、強磁性体から構成され、書き込みデータの値に応じて磁化状態が変化する層となる。
【００３０】
この構造では、ＭＴＪ素子のピン層１３が四角形状を有している。このため、ピン層１３からの漏れ磁場のＭＴＪ素子内部での分布を小さく抑えることが可能である。しかし、この構造では、ピン層１３とフリー層１１の形成時に生じる合せずれにより、漏れ磁場の大きさが変化し、安定した磁気特性を得ることが難しくなる。
【００３１】
(3)   改良されたトップピン構造の十字型ＭＴＪ素子  
図４及び図５は、本発明の例に関わるＭＴＪ素子の形状を示している。
【００３２】
ＭＴＪ素子（ＭＴＪ［Ｃ］）は、図４に示すように、例えば、シリコン基板上にアレイ状に配置される。ＭＴＪ素子は、十字型を有している。
【００３３】
ＭＴＪ素子（ＭＴＪ［Ｃ］）は、トップピン構造を有し、フリー層（記録層）１１、トンネル絶縁層１２及びピン層（固定層）１３から構成される。
【００３４】
フリー層１１は、強磁性体から構成され、書き込みデータの値に応じて磁化状態が変化する層となる。フリー層１１上には、非磁性体から構成されるトンネル絶縁層１２が形成される。トンネル絶縁層１２は、単層から構成されていてもよいし、また、複数層から構成されていてもよい。トンネル絶縁層１２上には、ピン層１３が形成される。ピン層１３は、強磁性体から構成され、書き込みデータの値によらず、常に一定の磁化状態を有する層となる。
【００３５】
ここで、本発明の例では、ＭＴＪ素子のフリー層１１及びトンネル絶縁層１２は、Ｙ方向の最大長がＬ１、Ｘ方向の最大長がＬ２である十字形状を有している。Ｌ１とＬ２は、同じであっても、又は、異なっていてもよい。
【００３６】
また、ＭＴＪ素子のピン層１３は、Ｙ方向の最大長がＬ３、Ｘ方向の最大長がＬ４である四角形状を有している。Ｌ３は、Ｌ１と同じ又はそれよりも小さく、Ｌ４は、Ｌ２よりも小さい。Ｌ３は、Ｌ４よりも大きいため、ＭＴＪ素子のピン層１３は、Ｙ方向に長い長方形を有している。
【００３７】
本発明の例に関わるＭＴＪ素子の形状は、一般的には、以下のように表現することができる。フリー層１１におけるＹ方向の最大長Ｌ１とＹ方向に直交するＸ方向の最大長Ｌ２との比（アスペクト比：Ｌ１／Ｌ２）は、ピン層１３におけるＹ方向の最大長Ｌ３とＸ方向の最大長Ｌ４との比（アスペクト比：Ｌ３／Ｌ４）よりも小さく、かつ、Ｌ２＞Ｌ４である。
【００３８】
なお、Ｙ方向は、ＭＴＪ素子の磁化容易軸に平行な方向であってもよいし、また、磁化困難軸に平行な方向であってもよい。
【００３９】
この構造によれば、ＭＴＪ素子のピン層１３からの漏れ磁場を少なくでき、ＭＴＪ素子間における磁界のばらつきをなくすことができる。しかも、磁性層の特性も向上できる。
【００４０】
(4)   まとめ  
トップピン構造のＭＴＪ素子の問題は、図６に示すように、ピン層も十字形状であったがために、ＭＴＪ素子の端部Ｂの磁場強度がその中心部Ａの磁場強度の３倍程度にもなるという点にあった。本発明の例では、図７に示すように、ピン層を四角形状（例えば、長方形）とすることにより、ＭＴＪ素子の端部Ｂの磁場強度をその中心部Ａの磁場強度の１／２程度にすることができる。つまり、ＭＴＪ素子内での磁界の均一化を実現でき、かつ、ＭＴＪ素子間における磁界のばらつきをなくすことができる。
【００４１】
２．  デバイス構造  
(1).  第１例  
図８乃至図１０は、本発明の例に関わるメモリセルのデバイス構造を示している。図９は、図８のＩＸ−ＩＸ線に沿う断面、図１０は、図８のＸ−Ｘ線に沿う断面である。
【００４２】
第１例は、図２のＭＴＪ素子（ＭＴＪ［Ａ］）又は図３のＭＴＪ素子（ＭＴＪ［Ｂ］）を使用した場合のデバイス構造の例である。
【００４３】
Ｐ型シリコン基板の表面領域には、読み出し選択スイッチＲＳＷとしてのＮチャネルＭＯＳトランジスタが形成される。このトランジスタのゲートは、読み出しワード線ＲＷＬとなり、例えば、Ｘ方向に延びる。
【００４４】
読み出し選択スイッチＲＳＷとしてのＮチャネルＭＯＳトランジスタの２つのソース／ドレイン領域の一方は、読み出しビット線ＲＢＬに接続される。読み出しビット線ＲＢＬは、例えば、Ｙ方向に延び、読み出し回路（センスアンプを含む）に接続される。２つのソース／ドレイン領域の他方は、導電板１０に接続される。
【００４５】
導電板１０上には、十字型ＭＴＪ素子（ＭＴＪ［Ａ］又はＭＴＪ［Ｂ］）が配置される。ＭＴＪ素子の直下には、Ｘ方向に延びる書き込みワード線ＷＷＬが配置される。書き込みワード線ＷＷＬは、ＭＴＪ素子から一定距離だけ離れている。
【００４６】
ＭＴＪ素子上には、コンタクトピラー（導電体）１４が配置される。コンタクトピラー１４は、四角形状、例えば、Ｙ方向に長い長方形を有している。ここで、Ｙ方向は、例えば、ＭＴＪ素子の磁化容易軸に垂直となる。本例では、コンタクトピラー１４の長辺Ｄ１は、ＭＴＪ素子のＹ方向の最大長Ｌ１と同じであり、コンタクトピラー１４の短辺Ｄ２は、ＭＴＪ素子のＸ方向の最大長Ｌ２よりも短い。
【００４７】
本発明の例では、ＭＴＪ素子及びコンタクトピラー１４の形状を以下のように表現することができる。ＭＴＪ素子の少なくともフリー層におけるＹ方向の最大長Ｌ１とＹ方向に直交するＸ方向の最大長Ｌ２との比（アスペクト比：Ｌ１／Ｌ２）は、コンタクトピラー１４におけるＹ方向の最大長Ｄ１とＸ方向の最大長Ｄ２との比（アスペクト比：Ｄ１／Ｄ２）よりも小さく、かつ、Ｌ２＞Ｄ２である。
【００４８】
コンタクトピラー１４上には、Ｙ方向に延びる書き込みビット線ＷＢＬが配置される。書き込みビット線ＷＢＬは、コンタクトピラー１４を経由して、ＭＴＪ素子に電気的に接続される。
【００４９】
書き込みビット線ＷＢＬの上面及び側面には、ヨーク材１５が配置される。
【００５０】
ここで、本例では、ヨーク材１５の底面の位置が書き込みビット線ＷＢＬの底面の位置よりも低いため、ヨーク材１５とＭＴＪ素子のフリー層との距離が近く、書き込みビット線ＷＢＬに流す電流により発生する磁界を、効率よく、ＭＴＪ素子のフリー層に与えることができる。
【００５１】
このデバイス構造によれば、コンタクトピラー１４をハードマスクにしてＭＴＪ素子をエッチングでき、かつ、エッチング時にコンタクトピラーの高さを調整することができるため、その後の書き込みビット線ＷＢＬ及びヨーク材１５の形成を容易に行える。
【００５２】
(2).  第２例  
図１１乃至図１３は、本発明の例に関わるメモリセルのデバイス構造を示している。図１２は、図１１のＸＩＩ−ＸＩＩ線に沿う断面、図１３は、図１１のＸＩＩＩ−ＸＩＩＩ線に沿う断面である。
【００５３】
第２例は、図５のＭＴＪ素子（ＭＴＪ［Ｃ］）を用いたデバイス構造の例である。
【００５４】
Ｐ型シリコン基板の表面領域には、読み出し選択スイッチＲＳＷとしてのＮチャネルＭＯＳトランジスタが形成される。このトランジスタのゲートは、読み出しワード線ＲＷＬとなり、例えば、Ｘ方向に延びる。
【００５５】
読み出し選択スイッチＲＳＷとしてのＮチャネルＭＯＳトランジスタの２つのソース／ドレイン領域の一方は、読み出しビット線ＲＢＬに接続される。読み出しビット線ＲＢＬは、例えば、Ｙ方向に延び、読み出し回路（センスアンプを含む）に接続される。２つのソース／ドレイン領域の他方は、導電板１０に接続される。
【００５６】
導電板１０上には、十字型ＭＴＪ素子（ＭＴＪ［Ｃ］）が配置される。ＭＴＪ素子の直下には、Ｙ方向に延びる書き込みビット線ＷＢＬが配置される。書き込みビット線ＷＢＬは、ＭＴＪ素子から一定距離だけ離れている。
【００５７】
ＭＴＪ素子上には、コンタクトピラー（導電体）１４が配置される。コンタクトピラー１４は、四角形状、例えば、Ｘ方向に長い長方形を有している。また、本例では、コンタクトピラー１４の形状とＭＴＪ素子のピン層の形状とが同じである。つまり、ピン層も、四角形状、例えば、Ｘ方向に長い長方形を有している。
【００５８】
ＭＴＪ素子の磁化容易軸は、例えば、Ｘ方向に平行となる。
【００５９】
コンタクトピラー１４及びピン層の長辺Ｄ１は、ＭＴＪ素子のＸ方向の最大長Ｌ１と同じであり、コンタクトピラー１４及びピン層の短辺Ｄ２は、ＭＴＪ素子のＹ方向の最大長Ｌ２よりも短い。
【００６０】
本発明の例では、ＭＴＪ素子及びコンタクトピラー１４の形状を以下のように表現することができる。ＭＴＪ素子の少なくともフリー層におけるＹ方向の最大長Ｌ１とＹ方向に直交するＸ方向の最大長Ｌ２との比（アスペクト比：Ｌ１／Ｌ２）は、ＭＴＪ素子のピン層及びコンタクトピラー１４におけるＹ方向の最大長Ｄ１とＸ方向の最大長Ｄ２との比（アスペクト比：Ｄ１／Ｄ２）よりも小さく、かつ、Ｌ２＞Ｄ２である。
【００６１】
コンタクトピラー１４上には、Ｘ方向に延びる書き込みワード線（読み出し線兼用）ＷＷＬが配置される。書き込みワード線ＷＷＬは、コンタクトピラー１４を経由して、ＭＴＪ素子に電気的に接続される。
【００６２】
書き込みワード線ＷＷＬの上面及び側面には、ヨーク材１５が配置される。
【００６３】
本例においては、ヨーク材１５の底面の位置は、書き込みワード線ＷＷＬの底面の位置よりも低く設定される。これにより、ヨーク材１５とＭＴＪ素子のフリー層との距離が近くなり、結果として、書き込みワード線ＷＷＬに流す電流により発生する磁界を、効率よく、ＭＴＪ素子のフリー層に与えることができる。
【００６４】
このデバイス構造においても、コンタクトピラー１４をハードマスクにしてＭＴＪ素子をエッチングでき、かつ、エッチング時にコンタクトピラーの高さを調整することができるため、その後の書き込みワード線ＷＷＬ及びヨーク材１５の形成を容易に行える。
【００６５】
３．  製造方法  
以下、輪郭がぼやけることなく、かつ、素子間の形状のばらつきが少ない十字型ＭＴＪ素子の製造方法について説明する。いずれの製造方法も、互いに交差するライン＆スペースのマスクを形成し、その交差部にＭＴＪ素子を形成する点に特徴を有する。
【００６６】
(1)   製造方法１  
まず、図１４に示すように、ＭＴＪ素子の元になる磁性層を含むラミネート層２０を形成する。続けて、ラミネート層２０上に、例えば、アルミニウムから構成される金属層２１を形成し、さらに、金属層２１上に、第１及び第２絶縁層２２，２３を形成する。
【００６７】
ここで、ラミネート層２０と金属層２１との間には、キャップ層（例えば、Ｒｕ）を介在させてもよい。キャップ層が配置される場合、このキャップ層は、ピン層（ＭＴＪ［Ａ］及びＭＴＪ［Ｃ］の場合）又はフリー層（ＭＴＪ［Ｂ］の場合）と同時に加工され、ピン層又はフリー層と同じ形となる。キャップ層は、加工時に、ピン層又はフリー層が劣化するのを防ぐために用いられる。
【００６８】
第１及び第２絶縁層２２，２３は、共に、例えば、酸化シリコンなどの酸化材料から構成されてもよいし、また、エッチング選択比を持つ互いに異なる材料（例えば、酸化シリコンと窒化シリコン）から構成されていてもよい。
【００６９】
そして、１回目のフォトリソグラフィを行い、Ｙ方向に延びるライン＆スペースのフォトマスク（レジスト）を形成する。このフォトマスクをマスクにして第２絶縁層２３をエッチングし、Ｙ方向に延びるライン状の第２絶縁層２３を形成する。この後、例えば、アッシングにより、フォトマスクは除去される。
【００７０】
ラインとスペースとが周期的に繰り返すライン＆スペースのパターンによれば、孤立ラインのみでＭＴＪ素子を形成する場合に比べて、リソグラフィ工程のプロセスマージンを拡大できる。
【００７１】
なお、図１５は、図１４の平面図のエリアをさらに拡大し、ライン＆スペースのパターンを分かり易く示している。
【００７２】
次に、図１６に示すように、アモルファスシリコン層２４を形成し、かつ、ＲＩＥにより、このアモルファスシリコン層２４をエッチングする。その結果、第２絶縁層２３の側壁には、アモルファスシリコン層２４からなるサイドウォールが形成される。
【００７３】
続けて、第２絶縁層２３及びアモルファスシリコン層２４をマスクにして、ＲＩＥにより、第１絶縁層２２をエッチングする。その結果、第１絶縁層２２は、第２絶縁層２３及びアモルファスシリコン層２４からなるサイドウォールの直下のみに残存する。
【００７４】
次に、図１７に示すように、再び、アモルファスシリコン層２５を形成する。
【００７５】
そして、２回目のフォトリソグラフィを行い、Ｘ方向に延びるライン＆スペースのフォトマスク（レジスト）を形成する。このフォトマスクをマスクにして、第１及び第２絶縁層２２，２３並びにアモルファスシリコン層２４，２５をエッチングする。その結果、Ｘ方向に延びるライン状のアモルファスシリコン層２４，２５が形成される。この後、例えば、アッシングにより、フォトマスクは除去される。
【００７６】
ここでも、ライン＆スペースのパターンが採用されているが、これにより、孤立ラインのみでＭＴＪ素子を形成する場合に比べて、リソグラフィ工程のプロセスマージンを拡大できる。
【００７７】
なお、図１８は、図１７のプロセスを終えた時点での第２絶縁層２３のパターンを分かり易く示している。
【００７８】
ここで、一つ、変形例について説明する。
【００７９】
図１６の段階において、例えば、図４７に示すように、第１絶縁層２２のエッチングに引き続き、第２絶縁層２３及びアモルファスシリコン層２４をマスクにして、ＲＩＥにより、金属層２１及びラミネート層２０をエッチングしてもよい（A-A,B-B,C-C断面参照）。また、図１７の段階において、例えば、図４８に示すように、第１絶縁層２２のエッチングに引き続き、ＲＩＥにより、金属層２１及びラミネート層２０をエッチングしてもよい（D-D断面参照）。
【００８０】
この場合、例えば、ＭＴＪ素子［Ｂ］を形成すると、図４９に示すように、十字形状のフリー層１１のＸ方向及びＹ方向の側面と、四角形状のピン層１３のＸ方向及びＹ方向の側面とを一致させることができる。
【００８１】
このような変形例によれば、十字形状のフリー層１１と四角形状のピン層１３とを自己整合的に形成できるため、両者の合せずれによるＭＴＪ素子間での漏れ磁場のばらつき、という問題を解消することができ、歩留り向上を実現できる。
【００８２】
次に、図１９に示すように、ＣＤＥ (Chemical Dry Etching) により、アモルファスシリコン層２４，２５を等方的にエッチングし、Ｘ方向に延びるライン状のアモルファスシリコン層２４，２５の幅を狭くする（リセスエッチング）。
【００８３】
なお、図２０は、図１９のプロセスを終えた時点での第２絶縁層２３及びアモルファスシリコン層２５のパターンを分かり易く示している。
【００８４】
次に、図２１に示すように、アモルファスシリコン層２４，２５をマスクにして、ＲＩＥにより、第１絶縁層２２をエッチングすると、十字形状の第１絶縁層２２が形成される。この時、同時に、第２絶縁層２３の一部及びアモルファスシリコン層２５の一部も、多少、エッチングされる。
【００８５】
ここで、第１絶縁層２２と第２絶縁層２３とのエッチング選択比を十分に確保すれば、第２絶縁層２３のエッチングは、最小限に抑えられる。
【００８６】
次に、図２２に示すように、アモルファスシリコン層２４，２５を除去すると、第１絶縁層２２及び第２絶縁層２３による「十字型」のマスクが形成される。
【００８７】
次に、図２３に示すように、例えば、アルゴンイオンミリングにより、金属層２１、第１絶縁層２２及び第２絶縁層２３をエッチングする。この時、第１絶縁層２２及び第２絶縁層２３がマスクの役割を果たすため、これら絶縁層の形状（十字型）が金属層２１に転写される。
【００８８】
また、このエッチングでは、例えば、エッチング時間などの調整により、第２絶縁層２３を除去し、四角形状（Ｙ方向に長い長方形状）の第１絶縁層２２を残存させる。
【００８９】
つまり、この時点では、ＭＴＪ素子となるラミネート層２０上には、十字形状の金属層２１と四角形状の第１絶縁層２２のみが残存する。
【００９０】
また、このプロセスを終えた時点において、 a. 十字形状の金属層２１及び第１絶縁層２２と四角形状の第２絶縁層２３とが残存するようにしてもよいし、 b. 十字形状の金属層２１と四角形状の第１絶縁層２２及び第２絶縁層２３とが残存するようにしてもよい。
【００９１】
四角形状の第１絶縁層２２又は第２絶縁層２３を残存させる理由は、この後のプロセスで、ピン層又はコンタクトピラーの形状を「四角形状」とするためである。
【００９２】
従って、後述するピン層又はコンタクトピラーの形状をＭＴＪ素子と同じ「十字型」にする場合には、 a. 十字形状の金属層２１のみ、 b. 十字型の金属層２１及び第１絶縁層２２、又は、 c. 十字型の金属層２１、第１絶縁層２２及び第２絶縁層２３を残存させるようにしてもよい。
【００９３】
なお、図２４は、図２３のプロセスを終えた時点での金属層２１及び第１絶縁層２２のパターンを分かり易く示している。
【００９４】
この後のプロセスは、図２又は図３に示すＭＴＪ素子（ＭＴＪ［Ａ］，ＭＴＪ［Ｂ］）を形成する場合と、図５に示すＭＴＪ素子（ＭＴＪ［Ｃ］）を形成する場合とで異なる。
【００９５】
以下のプロセスにおいて、ラミネート層２０は、フリー層１１、トンネル絶縁層１２及びピン層１３から構成されているものとする。
【００９６】
1. ＭＴＪ素子（ＭＴＪ［Ａ］，ＭＴＪ［Ｂ］）を形成する場合  
図２５又は図２６に示すように、図２３のプロセスを終えた時点において、ラミネート層２０上には、十字形状の金属層２１と四角形状の第１絶縁層２２とが残存しているものとする。
【００９７】
この場合、図２７又は図２８に示すように、例えば、アルゴンイオンミリングにより、ラミネート層２０、金属層２１及び第１絶縁層２２をエッチングすると、金属層２１及び第１絶縁層２２がマスクの役割を果たすため、十字形状のＭＴＪ素子が形成される。
【００９８】
つまり、このエッチングにより、十字形状のフリー層１１、トンネル絶縁層１２及びピン層１３が形成される。
【００９９】
ここで、十字形状のＭＴＪ素子（ラミネート層）２０上には、四角形状のコンタクトピラー（金属層）２１が同時に形成される。本例では、このコンタクトピラー２１は、Ｙ方向に長い長方形を有している。
【０１００】
従って、この後、コンタクトピラー２１上にヨーク付き書き込み線を形成するが、この時、例えば、図８乃至図１０のデバイス構造を容易に形成できる。
【０１０１】
2. ＭＴＪ素子（ＭＴＪ［Ｃ］）を形成する場合  
図２９に示すように、図２３のプロセスを終えた時点において、ラミネート層２０上には、十字形状の金属層２１と四角形状の第１絶縁層２２とが残存しているものとする。
【０１０２】
この場合、図３０に示すように、例えば、アルゴンイオンミリングにより、ラミネート層２０、金属層２１及び第１絶縁層２２をエッチングすると、金属層２１及び第１絶縁層２２がマスクの役割を果たすため、十字形状のフリー層１１及びトンネル絶縁層１２と、四角形状のピン層１３とが形成される。
【０１０３】
ここで、図３１に示すように、例えば、図２９における第１絶縁層２２の厚さなどを調整することにより、四角形状のピン層１３上に、ピン層１３と同じ形を持つ四角形状のコンタクトピラー（金属層）２１を残存させることも可能である。
【０１０４】
従って、この後、コンタクトピラー２１上にヨーク付き書き込み線を形成するが、この時、例えば、図１１乃至図１３のデバイス構造を容易に形成できる。
【０１０５】
以上、説明したように、本発明の例に関わる製造方法１によれば、２回のフォトリソグラフィにより互いに交差するライン＆スペースのマスクを形成し、その交差部にＭＴＪ素子を形成している。
【０１０６】
また、２回のフォトリソグラフィでは、いずれも単純なライン＆スペースのパターンを形成するため、これらリソグラフィプロセスの間で生じる合せずれに関しても、大きな問題となることはない。
【０１０７】
従って、本発明の例に関わる製造方法１によれば、フォトリソグラフィの高解像度技術を先取りすることなく、素子間の形状のばらつきが少ないシャープな輪郭の十字型ＭＴＪ素子を形成することができる。
【０１０８】
特に、十字形状のフリー層１１のＹ方向の最大長Ｌ１とＸ方向の最大長Ｌ２とが、共に、リソグラフィ技術の最小加工寸法の２倍程度である場合において、本発明の例によれば、フリー層（十字形状）１１、ピン層（四角形状又は十字形状）１３及びコンタクトピラー（四角形状）２１の角部の輪郭を曲率１／Ｒの曲線で近似すると、「Ｒ」の値は、Ｌ１又はＬ２の２０％以下にすることができる。
【０１０９】
この場合、ＭＴＪ素子のフリー層の磁気特性が改善され、ディスターブ耐性が大幅に向上する。なお、製造方法１は、ＭＴＪ素子に限らず、幅広く、十字形状を有する素子に適用できる。
【０１１０】
(2)   製造方法２  
製造方法２は、ボトムピン構造の十字型ＭＴＪ素子の製造方法に関する。
【０１１１】
まず、図３２に示すように、ピン層１３となる強磁性層、トンネル絶縁層１２となる非磁性層及びフリー層１１となる強磁性層をそれぞれ形成する。続けて、フリー層１１となる強磁性層上に、例えば、アルミニウムから構成される金属層２１を形成し、さらに、金属層２１上に、絶縁層２３を形成する。
【０１１２】
ここで、フリー層１１と金属層２１との間には、キャップ層（例えば、Ｒｕ）を介在させてもよい。キャップ層が配置される場合、このキャップ層は、フリー層１１と同時に加工され、フリー層１１と同じ形となる。キャップ層は、加工時に、フリー層１１が劣化するのを防ぐために用いられる。
【０１１３】
１回目のフォトリソグラフィを行い、Ｙ方向に延びるライン＆スペースのフォトマスク（レジスト）を形成する。このフォトマスクをマスクにして絶縁層２３をエッチングし、Ｙ方向に延びるライン状の絶縁層２３を形成する。この後、例えば、アッシングにより、フォトマスクは除去される。
【０１１４】
次に、図３３に示すように、アモルファスシリコン層２４を形成し、かつ、ＲＩＥにより、このアモルファスシリコン層２４をエッチングする。その結果、絶縁層２３の側壁には、アモルファスシリコン層２４からなるサイドウォールが形成される。
【０１１５】
続けて、絶縁層２３及びアモルファスシリコン層２４をマスクにして、ＲＩＥにより、金属層２１をエッチングする。その結果、金属層２１は、絶縁層２３及びアモルファスシリコン層２４からなるサイドウォールの直下のみに残存する。
【０１１６】
次に、図３４に示すように、再び、アモルファスシリコン層２５を形成する。
【０１１７】
そして、２回目のフォトリソグラフィを行い、Ｘ方向に延びるライン＆スペースのフォトマスク（レジスト）を形成する。このフォトマスクをマスクにして、金属層２１、絶縁層２３及びアモルファスシリコン層２４，２５をエッチングする。その結果、Ｘ方向に延びるライン状のアモルファスシリコン層２４，２５が形成される。この後、例えば、アッシングにより、フォトマスクは除去される。
【０１１８】
次に、図３５に示すように、ＣＤＥ (Chemical Dry Etching) により、アモルファスシリコン層２４，２５を等方的にエッチングし、Ｘ方向に延びるライン状のアモルファスシリコン層２４，２５の幅を狭くする（リセスエッチング）。
【０１１９】
次に、図３６に示すように、アモルファスシリコン層２４，２５をマスクにして、ＲＩＥにより、金属層２１をエッチングすると、十字形状の金属層２１が形成される。
【０１２０】
次に、図３７に示すように、アモルファスシリコン層２４，２５を除去すると、ＭＴＪ素子となるフリー層１１、トンネル絶縁層１２及びピン層１３の上部には、十字形状の金属層２１と四角形状の絶縁層２３とからなるマスクが形成される。
【０１２１】
次に、図３８に示すように、例えば、アルゴンイオンミリングにより、フリー層１１、トンネル絶縁層１２、ピン層１３、金属層２１及び絶縁層２３をエッチングすると、金属層２１及び絶縁層２３がマスクの役割を果たすため、金属層２１の形状（十字型）がフリー層１１、トンネル絶縁層１２及びピン層１３に転写される。
【０１２２】
ここで、このエッチングプロセスに関しては、ピン層１３がエッチングされないような条件で行うこともできる。つまり、ピン層１３については、このエッチングプロセス前後のプロセスで、独自にパターニングを行うことにより、四角形状のピン層１３を得ることが可能である。
【０１２３】
また、このエッチングプロセスでは、十字型のＭＴＪ素子が得られると同時に、そのＭＴＪ素子上に、四角形状の金属層（コンタクトピラー）２１が得られる。つまり、金属層２１に関しては、絶縁層２３がマスクの役割を果たすため、絶縁層２３の形状（四角形）が金属層２１に転写される。
【０１２４】
従って、この後、コンタクトピラー２１上にヨーク付き書き込み線を形成するが、この時、例えば、図８乃至図１０のデバイス構造を容易に形成できる。
【０１２５】
以上、説明したように、本発明の例に関わる製造方法２においても、２回のフォトリソグラフィにより互いに交差するライン＆スペースのマスクを形成し、その交差部にＭＴＪ素子を形成している。
【０１２６】
また、２回のフォトリソグラフィでは、いずれも単純なライン＆スペースのパターンを形成するため、これらリソグラフィプロセスの間で生じる合せずれに関しても、大きな問題となることはない。
【０１２７】
従って、本発明の例に関わる製造方法２によれば、フォトリソグラフィの高解像度技術を先取りすることなく、素子間の形状のばらつきが少ないシャープな輪郭の十字型ＭＴＪ素子を形成することができる。
【０１２８】
特に、十字形状のフリー層１１のＹ方向の最大長Ｌ１とＸ方向の最大長Ｌ２とが、共に、リソグラフィ技術の最小加工寸法の２倍程度である場合において、本発明の例によれば、フリー層（十字形状）１１、ピン層（四角形状又は十字形状）１３及びコンタクトピラー（四角形状）２１の角部の輪郭を曲率１／Ｒの曲線で近似すると、「Ｒ」の値は、Ｌ１又はＬ２の２０％以下にすることができる。
【０１２９】
この場合、ＭＴＪ素子のフリー層の磁気特性が改善され、ディスターブ耐性が大幅に向上する。なお、製造方法２についても、ＭＴＪ素子に限らず、幅広く、十字形状を有する素子に適用できる。
【０１３０】
(3)   製造方法３  
製造方法３は、トップピン構造の十字型ＭＴＪ素子の製造方法に関する。
【０１３１】
まず、図３９に示すように、フリー層１１となる強磁性層、トンネル絶縁層１２となる非磁性層及びピン層１３となる強磁性層をそれぞれ形成する。続けて、ピン層１３となる強磁性層上に、例えば、アルミニウムから構成される金属層２１を形成し、さらに、金属層２１上に、絶縁層２３を形成する。
【０１３２】
ここで、ピン層１３と金属層２１との間には、キャップ層（例えば、Ｒｕ）を介在させてもよい。キャップ層が配置される場合、このキャップ層は、ピン層１３と同時に加工され、ピン層１３と同じ形となる。キャップ層は、加工時に、ピン層１３が劣化するのを防ぐために用いられる。
【０１３３】
１回目のフォトリソグラフィを行い、Ｙ方向に延びるライン＆スペースのフォトマスク（レジスト）を形成する。このフォトマスクをマスクにして絶縁層２３をエッチングし、Ｙ方向に延びるライン状の絶縁層２３を形成する。この後、例えば、アッシングにより、フォトマスクは除去される。
【０１３４】
次に、図４０に示すように、アモルファスシリコン層２４を形成し、かつ、ＲＩＥにより、このアモルファスシリコン層２４をエッチングする。その結果、絶縁層２３の側壁には、アモルファスシリコン層２４からなるサイドウォールが形成される。
【０１３５】
続けて、絶縁層２３及びアモルファスシリコン層２４をマスクにして、ＲＩＥにより、金属層２１をエッチングする。その結果、金属層２１は、絶縁層２３及びアモルファスシリコン層２４からなるサイドウォールの直下のみに残存する。
【０１３６】
次に、図４１に示すように、再び、アモルファスシリコン層２５を形成する。
【０１３７】
そして、２回目のフォトリソグラフィを行い、Ｘ方向に延びるライン＆スペースのフォトマスク（レジスト）を形成する。このフォトマスクをマスクにして、金属層２１、絶縁層２３及びアモルファスシリコン層２４，２５をエッチングする。その結果、Ｘ方向に延びるライン状のアモルファスシリコン層２４，２５が形成される。この後、例えば、アッシングにより、フォトマスクは除去される。
【０１３８】
次に、図４２に示すように、ＣＤＥ (Chemical Dry Etching) により、アモルファスシリコン層２４，２５を等方的にエッチングし、Ｘ方向に延びるライン状のアモルファスシリコン層２４，２５の幅を狭くする（リセスエッチング）。
【０１３９】
次に、図４３に示すように、アモルファスシリコン層２４，２５をマスクにして、ＲＩＥにより、金属層２１をエッチングすると、十字形状の金属層２１が形成される。
【０１４０】
次に、図４４に示すように、アモルファスシリコン層２４，２５を除去すると、ＭＴＪ素子となるフリー層１１、トンネル絶縁層１２及びピン層１３の上部には、十字形状の金属層２１と四角形状の絶縁層２３とからなるマスクが形成される。
【０１４１】
次に、図４５及び図４６に示すように、例えば、アルゴンイオンミリングにより、フリー層１１、トンネル絶縁層１２、ピン層１３、金属層２１及び絶縁層２３をエッチングすると、金属層２１及び絶縁層２３がマスクの役割を果たすため、金属層２１の形状（十字型）がフリー層１１、トンネル絶縁層１２及びピン層１３に転写される。
【０１４２】
また、このエッチングプロセスでは、十字型のＭＴＪ素子が得られると同時に、そのＭＴＪ素子上に、四角形状の金属層（コンタクトピラー）２１が得られる。つまり、金属層２１に関しては、絶縁層２３がマスクの役割を果たすため、絶縁層２３の形状（四角形）が金属層２１に転写される。
【０１４３】
ここで、このエッチングプロセスでは、ピン層１３の形状に関して、以下の２通りを選択することができる。
【０１４４】
一つは、図２に示すＭＴＪ素子（ＭＴＪ［Ａ］）を形成する場合である。この場合、図４５に示すように、例えば、アルゴンイオンミリングにより、金属層２１の形状（十字型）をフリー層１１、トンネル絶縁層１２及びピン層１３に転写すると共に、絶縁層２３の形状（四角形）を金属層（コンタクトピラー）２１に転写する。
【０１４５】
このプロセスによれば、ピン層１３は、十字型となり、コンタクトピラー２１は、四角形となる。このプロセスは、マスクとなる金属層２１及び絶縁層２３の厚さなどを調整することにより、容易に行うことができる。
【０１４６】
他の一つは、図５に示すＭＴＪ素子（ＭＴＪ［Ｃ］）を形成する場合である。この場合、図４６に示すように、例えば、アルゴンイオンミリングにより、金属層２１の形状（十字型）をフリー層１１及びトンネル絶縁層１２に転写すると共に、絶縁層２３の形状（四角形）をピン層１３及び金属層（コンタクトピラー）２１に転写する。
【０１４７】
このプロセスによれば、ピン層１３とコンタクトピラー２１は、共に、四角形となる。このプロセスに関しても、マスクとなる金属層２１及び絶縁層２３の厚さなどを調整することにより、容易に行うことができる。
【０１４８】
従って、この後、コンタクトピラー２１上にヨーク付き書き込み線を形成するが、この時、図８乃至図１０のデバイス構造、又は、図１１乃至図１３のデバイス構造を容易に形成できる。
【０１４９】
以上、説明したように、本発明の例に関わる製造方法３においても、２回のフォトリソグラフィにより互いに交差するライン＆スペースのマスクを形成し、その交差部にＭＴＪ素子を形成している。
【０１５０】
また、２回のフォトリソグラフィでは、いずれも単純なライン＆スペースのパターンを形成するため、これらリソグラフィプロセスの間で生じる合せずれに関しても、大きな問題となることはない。
【０１５１】
従って、本発明の例に関わる製造方法３によれば、フォトリソグラフィの高解像度技術を先取りすることなく、素子間の形状のばらつきが少ないシャープな輪郭の十字型ＭＴＪ素子を形成することができる。
【０１５２】
特に、十字形状のフリー層１１のＹ方向の最大長Ｌ１とＸ方向の最大長Ｌ２とが、共に、リソグラフィ技術の最小加工寸法の２倍程度である場合において、本発明の例によれば、フリー層（十字形状）１１、ピン層（四角形状又は十字形状）１３及びコンタクトピラー（四角形状）２１の角部の輪郭を曲率１／Ｒの曲線で近似すると、「Ｒ」の値は、Ｌ１又はＬ２の２０％以下にすることができる。
【０１５３】
この場合、ＭＴＪ素子のフリー層の磁気特性が改善され、ディスターブ耐性が大幅に向上する。なお、製造方法３についても、ＭＴＪ素子に限らず、幅広く、十字形状を有する素子に適用できる。
【０１５４】
６．  その他
本発明の例に関わるＭＴＪ素子及びデバイス構造に関しては、ＭＴＪ素子は、完全な十字型であることが理想であるが、輪郭が多少ぼやけて、例えば、角部に丸みが形成されるような場合にも適用できる。
【０１５５】
本発明の例に関わる製造方法１，２，３に関しては、十字型ＭＴＪ素子を例にとって説明したが、これに限定されることはなく、これら製造方法１，２，３は、例えば、微細な十字形状の形成に応用することができる。
【０１５６】
また、本発明の例に関わる製造方法１，２，３では、アモルファスシリコン層をハードマスクとしたが、例えば、アモルファスシリコン層をレジスト層に変え、このレジスト層をマスクにして、絶縁層などのエッチングを行ってもよい。
【０１５７】
本発明の例は、上述の形態に限定されるものではなく、その要旨を逸脱しない範囲で、構成要素を変形して具体化できる。また、上述の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる形態の構成要素を適宜組み合わせてもよい。
【産業上の利用可能性】
【０１５８】
本発明の例は、特に、微細化された十字型ＭＴＪ素子を有する磁気ランダムアクセスメモリに有効である。
【図面の簡単な説明】
【０１５９】
【図１】参考例としてのＭＴＪ素子の形状を示す平面図。
【図２】参考例としてのＭＴＪ素子の形状を示す斜視図。
【図３】参考例としてのＭＴＪ素子の形状を示す斜視図。
【図４】本発明の例に関わるＭＴＪ素子の形状を示す平面図。
【図５】本発明の例に関わるＭＴＪ素子の形状を示す斜視図。
【図６】図２のＭＴＪ素子に発生する磁場を示す図。
【図７】図５のＭＴＪ素子に発生する磁場を示す図。
【図８】本発明の第１例に関わるデバイス構造を示す平面図。
【図９】図８のＩＸ−ＩＸ線に沿う断面図。
【図１０】図８のＸ−Ｘ線に沿う断面図。
【図１１】本発明の第２例に関わるデバイス構造を示す平面図。
【図１２】図１１のＸＩＩ−ＸＩＩ線に沿う断面図。
【図１３】図１１のＸＩＩＩ−ＸＩＩＩ線に沿う断面図。
【図１４】本発明の例に関わる製造方法１の一工程を示す図。
【図１５】本発明の例に関わる製造方法１の一工程を示す図。
【図１６】本発明の例に関わる製造方法１の一工程を示す図。
【図１７】本発明の例に関わる製造方法１の一工程を示す図。
【図１８】本発明の例に関わる製造方法１の一工程を示す図。
【図１９】本発明の例に関わる製造方法１の一工程を示す図。
【図２０】本発明の例に関わる製造方法１の一工程を示す図。
【図２１】本発明の例に関わる製造方法１の一工程を示す図。
【図２２】本発明の例に関わる製造方法１の一工程を示す図。
【図２３】本発明の例に関わる製造方法１の一工程を示す図。
【図２４】本発明の例に関わる製造方法１の一工程を示す図。
【図２５】本発明の例に関わる製造方法１の一工程を示す図。
【図２６】本発明の例に関わる製造方法１の一工程を示す図。
【図２７】本発明の例に関わる製造方法１の一工程を示す図。
【図２８】本発明の例に関わる製造方法１の一工程を示す図。
【図２９】本発明の例に関わる製造方法１の一工程を示す図。
【図３０】本発明の例に関わる製造方法１の一工程を示す図。
【図３１】本発明の例に関わる製造方法１の一工程を示す図。
【図３２】本発明の例に関わる製造方法２の一工程を示す図。
【図３３】本発明の例に関わる製造方法２の一工程を示す図。
【図３４】本発明の例に関わる製造方法２の一工程を示す図。
【図３５】本発明の例に関わる製造方法２の一工程を示す図。
【図３６】本発明の例に関わる製造方法２の一工程を示す図。
【図３７】本発明の例に関わる製造方法２の一工程を示す図。
【図３８】本発明の例に関わる製造方法２の一工程を示す図。
【図３９】本発明の例に関わる製造方法３の一工程を示す図。
【図４０】本発明の例に関わる製造方法３の一工程を示す図。
【図４１】本発明の例に関わる製造方法３の一工程を示す図。
【図４２】本発明の例に関わる製造方法３の一工程を示す図。
【図４３】本発明の例に関わる製造方法３の一工程を示す図。
【図４４】本発明の例に関わる製造方法３の一工程を示す図。
【図４５】本発明の例に関わる製造方法３の一工程を示す図。
【図４６】本発明の例に関わる製造方法３の一工程を示す図。
【図４７】本発明の例に関わる製造方法１の変形例の一工程を示す図。
【図４８】本発明の例に関わる製造方法１の変形例の一工程を示す図。
【図４９】本発明の例に関わる製造方法１の変形例の一工程を示す図。
【符号の説明】
【０１６０】
１０：  導電板、  １１：  フリー層、  １２：  トンネル絶縁層、  １３：  ピン層、  １４：  コンタクトピラー、  １５：  ヨーク材、  ２０：  ラミネート層、  ２１：  金属層、  ２２，２３：  絶縁層、  ２４，２５：  アモルファスシリコン層、ＲＳＷ：  読み出し選択スイッチ、  ＲＷＬ：  読み出しワード線、  ＲＢＬ：  読み出しビット線、  ＷＷＬ：  書き込みワード線、  ＷＢＬ：  書き込みビット線。
【図１】
2005260086.tif 000003
【図２】
2005260086.tif 000004
【図３】
2005260086.tif 000005
【図４】
2005260086.tif 000006
【図５】
2005260086.tif 000007
【図６】
2005260086.tif 000008
【図７】
2005260086.tif 000009
【図８】
2005260086.tif 000010
【図９】
2005260086.tif 000011
【図１０】
2005260086.tif 000012
【図１１】
2005260086.tif 000013
【図１２】
2005260086.tif 000014
【図１３】
2005260086.tif 000015
【図１４】
2005260086.tif 000016
【図１５】
2005260086.tif 000017
【図１６】
2005260086.tif 000018
【図１７】
2005260086.tif 000019
【図１８】
2005260086.tif 000020
【図１９】
2005260086.tif 000021
【図２０】
2005260086.tif 000022
【図２１】
2005260086.tif 000023
【図２２】
2005260086.tif 000024
【図２３】
2005260086.tif 000025
【図２４】
2005260086.tif 000026
【図２５】
2005260086.tif 000027
【図２６】
2005260086.tif 000028
【図２７】
2005260086.tif 000029
【図２８】
2005260086.tif 000030
【図２９】
2005260086.tif 000031
【図３０】
2005260086.tif 000032
【図３１】
2005260086.tif 000033
【図３２】
2005260086.tif 000034
【図３３】
2005260086.tif 000035
【図３４】
2005260086.tif 000036
【図３５】
2005260086.tif 000037
【図３６】
2005260086.tif 000038
【図３７】
2005260086.tif 000039
【図３８】
2005260086.tif 000040
【図３９】
2005260086.tif 000041
【図４０】
2005260086.tif 000042
【図４１】
2005260086.tif 000043
【図４２】
2005260086.tif 000044
【図４３】
2005260086.tif 000045
【図４４】
2005260086.tif 000046
【図４５】
2005260086.tif 000047
【図４６】
2005260086.tif 000048
【図４７】
2005260086.tif 000049
【図４８】
2005260086.tif 000050
【図４９】
2005260086.tif 000051