(57)【要約】【課題】表示品質の高い表示パネルを実現する。【解決手段】最小表示単位としてのサブピクセルがマトリクス状に配列された表示領域を有する表示パネルを駆動する駆動回路に、各サブピクセルに対応する信号線データをそれぞれアナログ値に変換する一群のデジタル／アナログ変換回路と、対応する色別に、一群のデジタル／アナログ変換回路に階調基準電圧を与える配線パターンと、表示領域の非発光期間に、各色に対応する階調基準電圧をサンプルホールドし、表示領域の発光期間に、当該階調基準電圧を対応する配線パターンに印加するサンプルホールド回路とを設ける。【選択図】図３
2005283702.tif 000002
【特許請求の範囲】
【請求項１】
最小表示単位としてのサブピクセルがマトリクス状に配列された表示領域と、各サブピクセルに対応する能動素子を駆動する駆動回路領域とを同一基体上に形成した表示パネルであって、
前記駆動回路領域は、
各サブピクセルに対応する信号線データをそれぞれアナログ値に変換する一群のデジタル／アナログ変換回路と、
対応する色別に、前記一群のデジタル／アナログ変換回路に階調基準電圧を与える配線パターンと、
表示領域の非発光期間に、各色に対応する階調基準電圧をサンプルホールドし、表示領域の発光期間に、当該階調基準電圧を対応する前記配線パターンに印加するサンプルホールド回路と
を有することを特徴とする表示パネル。
【請求項２】
最小表示単位としてのサブピクセルがマトリクス状に配列された表示パネルを駆動する駆動回路を内蔵する半導体集積回路であって、
前記駆動回路は、
各サブピクセルに対応する信号線データをそれぞれアナログ値に変換する一群のデジタル／アナログ変換回路と、
対応する色別に、前記一群のデジタル／アナログ変換回路に階調基準電圧を与える配線パターンと、
表示領域の非発光期間に、各色に対応する階調基準電圧をサンプルホールドし、表示領域の発光期間に、当該階調基準電圧を対応する前記配線パターンに印加するサンプルホールド回路と
を有することを特徴とする半導体集積回路。
【請求項３】
請求項１に記載の表示パネルであって、
前記階調基準電圧は、デジタル／アナログ変換回路の最大基準電圧値である
ことを特徴とする表示パネル。
【請求項４】
請求項２に記載の半導体集積回路であって、
前記階調基準電圧は、デジタル／アナログ変換回路の最大基準電圧値である
ことを特徴とする半導体集積回路。
【請求項５】
請求項１に記載の表示パネルであって、
前記階調基準電圧は、デジタル／アナログ変換回路の１つ又は複数の中間基準電圧値である
ことを特徴とする表示パネル。
【請求項６】
請求項２に記載の半導体集積回路であって、
前記階調基準電圧は、デジタル／アナログ変換回路の１つ又は複数の中間基準電圧値である
ことを特徴とする半導体集積回路。
【請求項７】
請求項１に記載の表示パネルであって、
シリアルデータとして入力される各色に対応する階調基準電圧値をパラレルデータに変換するシリアル／パラレル変換回路と、
各色に対応するパラレルデータをそれぞれアナログ値に変換して前記サンプルホールド回路に与える階調基準電圧用のデジタル／アナログ変換回路と
を有することを特徴とする表示パネル。
【請求項８】
請求項２に記載の半導体集積回路であって、
シリアルデータとして入力される各色に対応する階調基準電圧をパラレルデータに変換するシリアル／パラレル変換回路と、
各色に対応するパラレルデータを、それぞれアナログ値に変換して前記サンプルホールド回路に与える階調基準電圧用のデジタル／アナログ変換回路と
ことを特徴とする半導体集積回路。
【請求項９】
請求項１に記載の表示パネルであって、
時分割多重されて入力される各色に対応する階調基準電圧値を、それぞれアナログ値に変換する階調基準電圧用のデジタル／アナログ変換回路と、
前記デジタル／アナログ変換回路から時分割に出力される色別の階調基準電圧を、対応する前記サンプルホールド回路に出力する切替回路と
を有することを特徴とする表示パネル。
【請求項１０】
請求項２に記載の半導体集積回路であって、
時分割多重されて入力される各色に対応する階調基準電圧値を、それぞれアナログ値に変換する階調基準電圧用のデジタル／アナログ変換回路と、
前記デジタル／アナログ変換回路から時分割に出力される色別の階調基準電圧を、対応する前記サンプルホールド回路に出力する切替回路と
を有することを特徴とする半導体集積回路。
【請求項１１】
請求項１に記載の表示パネルであって、
時分割多重されて入力される各色に対応する階調基準電圧値のシリアルデータをパラレルデータに変換するシリアル／パラレル変換回路と、
各色に対応するパラレルデータをそれぞれアナログ値に変換する階調基準電圧用のデジタル／アナログ変換回路と、
前記デジタル／アナログ変換回路から時分割に出力される色別の階調基準電圧を、対応する前記サンプルホールド回路に出力する切替回路と
を有することを特徴とする表示パネル。
【請求項１２】
請求項２に記載の半導体集積回路であって、
時分割多重されて入力される各色に対応する階調基準電圧値のシリアルデータをパラレルデータに変換するシリアル／パラレル変換回路と、
各色に対応するパラレルデータをそれぞれアナログ値に変換する階調基準電圧用のデジタル／アナログ変換回路と、
前記デジタル／アナログ変換回路から時分割に出力される色別の階調基準電圧を、対応する前記サンプルホールド回路に出力する切替回路と
を有することを特徴とする半導体集積回路。
【請求項１３】
請求項１に記載の表示パネルであって、
単位時間に人間が感じる明るさに対応する階調電圧と、走査線１本当たりの発光期間との積が等しくなる複数の組み合わせのうち、いずれか１つに対応する階調電圧を発生する階調基準電圧発生回路と、
走査線１本当たりの発光期間を、前記階調基準電圧発生回路が発生する階調電圧と対をなす発光期間に制御する発光期間制御回路と
を有することを特徴とする表示パネル。
【請求項１４】
請求項２に記載の半導体集積回路であって、
単位時間に人間が感じる明るさに対応する階調電圧と、走査線１本当たりの発光期間との積が等しくなる複数の組み合わせのうち、いずれか１つに対応する階調電圧を発生する階調基準電圧発生回路と、
走査線１本当たりの発光期間を、前記階調基準電圧発生回路が発生する階調電圧と対をなす発光期間に制御する発光期間制御回路と
を有することを特徴とする半導体集積回路。
【請求項１５】
請求項１に記載の表示パネルであって、
表示対象が、静止画系の画像データか動画系の画像データか判定する判定回路と、
静止画系の画像データと判定されたとき、単位時間に人間が感じる明るさＬに対応する階調基準電圧を出力し、動画系の画像データと判定されたとき、単位時間に人間が感じる明るさ２Ｌに対応する階調基準電圧を出力する階調基準電圧発生回路と、
静止画系の画像データと判定されたとき、走査線１本当たりの発光期間を２ｔに制御し、動画系の画像データと判定されたとき、走査線１本当たりの発光期間をｔに制御する発光期間制御回路と
を有することを特徴とする表示パネル。
【請求項１６】
請求項２に記載の半導体集積回路であって、
表示対象が、静止画系の画像データか動画系の画像データか判定する判定回路と、
静止画系の画像データと判定されたとき、単位時間に人間が感じる明るさＬに対応する階調基準電圧を出力し、動画系の画像データと判定されたとき、単位時間に人間が感じる明るさ２Ｌに対応する階調基準電圧を出力する階調基準電圧発生回路と、
静止画系の画像データと判定されたとき、走査線１本当たりの発光期間を２ｔに制御し、動画系の画像データと判定されたとき、走査線１本当たりの発光期間をｔに制御する発光期間制御回路と
を有することを特徴とする半導体集積回路。
【請求項１７】
請求項１に記載の表示パネルを有する
ことを特徴とする表示装置。
【請求項１８】
最小表示単位としてのサブピクセルがマトリクス状に配列された表示パネルと、
請求項２に記載の半導体集積回路と
を有することを特徴とする表示装置。
【請求項１９】
請求項１に記載の表示パネルと、
前記表示パネルに階調基準電圧値を与える信号処理部と
を有することを特徴とする電子機器。
【請求項２０】
請求項２に記載の半導体集積回路と、
前記半導体集積回路に階調基準電圧値を与える信号処理部と
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、最小表示単位としてのサブピクセルをマトリクス状に配列した表示領域を有する表示パネルに関する。また本発明は、表示パネルを駆動する駆動回路を内蔵する半導体集積回路に関する。また本発明は、表示パネルとその駆動回路を同一筐体内に搭載した表示装置に関する。また本発明は、表示パネル又はその駆動回路を搭載した電子機器に関する。
【背景技術】
【０００２】
マトリクス状に配置したサブピクセルによって画像を表現する表示装置にフラットパネルディスプレイがある。フラットパネルディスプレイは、筐体が板状で画面が平面になっているディスプレイ機器である。フラットパネルディスプレイは、ＣＲＴ（Cathode Ray Tube）方式のディスプレイ機器に比して体積が小さく済む。このため、昨今急速に普及しつつある。
【０００３】
フラットパネルディスプレイには、自発光型と非自発光型の２種類がある。自発光型には、例えばＥＬ（Electro Luminescence）ディスプレイ、ＬＥＤ（Light Emitting Diode）ディスプレイ、ＰＤＰ（Plasma Display Panel）ディスプレイ、ＦＥＤ（Field Emission Display）ディスプレイがある。非自発光型には、例えば液晶ディスプレイがある。
【０００４】
いずれの場合も、各サブピクセルの点灯／消灯を能動素子の駆動により実現する。なお、能動素子に対する駆動信号は信号線を通じて与えられる。信号線上には、複数の能動素子が配列されており、走査線を通じて選択された能動素子にのみ駆動信号が供給される。
【０００５】
１つの信号線には、１つの駆動回路が設けられている。１つの駆動回路は、例えばサンプル／ホールド回路、デジタル／アナログ変換回路で構成される。通常、この種の駆動回路は、ディスプレイパネルの周辺回路として形成される。
【特許文献１】特開２００３−１０８０３３号公報
【特許文献２】特開２００３−２２８３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、ディスプレイの表示特性は、経年変化や温度変化等の影響を受ける。かかる影響の低減は、表示品質を維持するために必要である。この調整項目の１つに、Ｄ／Ａ変換回路の階調基準電圧がある。従来、階調基準電圧の調整は、駆動回路を構成する全てのＤ／Ａ変換回路に対して一様に行われている。
【０００７】
しかし、物理的な輝度変化が表示性能に与える影響は必ずしも一様ではない。すなわち、物理的には同じ輝度変化でも、肉眼で知覚される変化は一様ではない。また、自発光素子の特性劣化は累積発光量に比例して進行するが、必ずしも各色の累積発光量は同じではない。
【課題を解決するための手段】
【０００８】
１つの発明は、Ｄ／Ａ変換回路の階調基準電圧を色別に調整可能な構成を採用する。また１つの発明は、非発光期間に階調基準電圧をサンプルホールドし、発光期間にＤ／Ａ変換回路へ供給する回路構成を採用する。
【発明の効果】
【０００９】
１つの発明によれば、各色の発光特性を適切な関係に調整できる。また１つの発明によれば、発光期間中も階調基準電圧の設定と供給を繰り返す場合に比して、Ｄ／Ａ変換回路のデジタル／アナログ変換特性を安定化できる。これにより、表示品質の更なる向上と最適化を実現できる。
【発明を実施するための最良の形態】
【００１０】
以下、各発明の実施形態例を説明する。なお、本明細書で特に図示又は記載していない部分は、当該技術分野の周知又は公知技術を適用する。また以下に説明する実施形態は、発明の一つの実施形態であって、これらに限定されるものではない。
【００１１】
（１）表示パネルの構成例
まず、表示装置に搭載される表示パネルの構成例を示す。なお、表示装置には、例えば、ＥＬディスプレイ（有機、無機を問わない。）、ＬＥＤディスプレイ、ＰＤＰディスプレイ、ＦＥＤディスプレイその他がある。
【００１２】
表示パネルは、その駆動回路をパネル基体上に形成したものと、パネル基体とは別の基体上に形成するものとに分類できる。前者の構成例を図１に、後者の構成例を図２に示す。なお、パネル基体には、例えばガラス基板、プラスチック基板を使用する。
【００１３】
図１に示す表示パネル１は、表示領域２と、これと一体に形成された駆動回路領域３とでなる。一方、図２に示す表示パネル１１は表示領域１２でなり、駆動回路部１３は表示パネル１１とは別に構成される。例えば、駆動回路部１３は半導体基板上に形成される。
【００１４】
図１に示す表示パネルと図２に示す表示パネルは、駆動回路の形成方法が異なるだけで基本的には同じ構成である。例えば、表示領域には、最小表示単位としてのサブピクセルがマトリクス状に配置されている。各サブピクセルは１つの画素（ピクセル）を構成する各色に対応する。すなわち、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３つのサブピクセルに対応する。
【００１５】
各サブピクセルには能動素子が対応づけられている。これら能動素子を駆動するのが駆動回路である。駆動回路には、垂直駆動回路と水平駆動回路がある。垂直駆動回路は、複数本の走査線のうちの１本を選択するのに用いられる。一方、水平駆動回路は、信号線に駆動信号を印加するのに用いられる。
【００１６】
（２）駆動回路例
以下、主に、水平駆動回路について、駆動回路の実施形態例を説明する。なお、垂直駆動回路については、特に説明し無い限り、周知の回路構成を適用する。
【００１７】
（ａ）構成例１
（ａ−１）回路構成
図３に、水平駆動回路の１つの構成例を示す。この水平駆動回路は、Ｄ／Ａ変換回路２１と、階調基準電圧用の配線パターン２２と、階調基準電圧を出力するサンプルホールド回路２３を主要な構成とする。
【００１８】
Ｄ／Ａ変換回路２１は、信号線２４と同数だけ配置される。すなわち、Ｄ／Ａ変換回路２１は、表示領域の水平サブピクセル数と同数だけ配置される。Ｄ／Ａ変換回路２１は、信号線データ（デジタル）に応じた駆動電圧（アナログ）を発生し、対応する信号線２４に印加する。この結果、垂直駆動回路が選択した走査線と信号線との交点部分のサブピクセルに、駆動電圧に応じた輝度が現れる。
【００１９】
図４に、Ｄ／Ａ変換回路２１の構成例を示す。図４は、２Ｒ−Ｒ型と呼ばれるラダー抵抗型のＤ／Ａ変換回路を表している。これは、分岐先の抵抗値がそれぞれ２Ｒ（２×Ｒ）で、全体の抵抗値がＲであることを表している。
【００２０】
この構成の場合、基準電源（最大基準電圧）側の分岐点から順番に分岐の度に流れる電流が１／２となる。分岐後の電流は、各スイッチＳ１〜Ｓ４（４ビットの場合）の入力端子に流入する。なお、基準電源Ｖref は、階調基準電圧Ｖref-R 、Ｖref-G 、Ｖref-B のいずれかに相当する。
【００２１】
各スイッチは、信号線データに応じてオン／オフ制御される。各スイッチは、オンのとき流入する電流をオペアンプ側に与え、オフのとき流入する電流をアース側に流す。この結果、デジタル値に相当する電流（各スイッチからの電流和）がオペアンプの出力抵抗ｒに流入する。このとき、出力抵抗ｒの両端に現れる電圧が出力電圧となる。
【００２２】
図５に、Ｄ／Ａ変換回路２１の機能構成例を示す。図５に示すように、Ｄ／Ａ変換回路２１は、直列接続されたラダー抵抗Ｒ1,Ｒ2,…Ｒn の各接続中点に現れる分圧出力のいずれかを選択的に出力かのするように機能する。すなわち、画像データ（信号線データ）により選択されたいずれか１つの接続中点から分圧出力を出力するように機能する。
【００２３】
因みに、基準電源は、最大基準電圧ＶＯ（0） とする。また、基準電源を分圧した中間基準電圧ＶＯ（1） 〜ＶＯ（n） は、ラダー抵抗の数と抵抗比で与えられる。ここで、各抵抗の両端電圧（例えば、ＶＯ（0）
とＶＯ（1） の差電圧）間は固定比分割されている。これは抵抗数が必要階調数だけ必要となるのを防止するためである。この結果、回路の簡素化が図られる。
【００２４】
図６に、各階調電圧ＶＯ（0） 、ＶＯ（1） 〜ＶＯ（n） と、対応する入出力関係を示す。ガンマカーブの滑らかさは、抵抗分割数と各抵抗値の比により調整される。デバイス特性に応じたガンマカーブの最適化も、抵抗分割数と各抵抗値の比により調整する。
【００２５】
なお、各色に対応する最大基準電圧Ｖref-R 、Ｖref-G 、Ｖref-B の調整(増減)に連動して、各色の中間調電圧ＶＯ（1） 〜ＶＯ（n）が上下する。すなわち、図６に示すガンマカーブが上下方向に変形する。この結果、分解能はそのままに、必要な階調数の駆動電圧（アナログ）の出力が可能になる。
【００２６】
かかる色別の調整を実現するのが、これらＤ／Ａ変換回路２１に色別に接続された配線パターン２２（２２Ｒ、２２Ｇ、２２Ｂ）である。例えば、Ｒ（赤）に対応するＤ／Ａ変換回路２１には、階調基準電圧Ｖref-R に対応する配線パターン２２Ｒが接続される。
【００２７】
同様に、Ｇ（緑）に対応するＤ／Ａ変換回路２１には、階調基準電圧Ｖref-G に対応する配線パターン２２Ｇが接続される。同様に、Ｂ（青）に対応するＤ／Ａ変換回路２１には、階調基準電圧Ｖref-B に対応する配線パターン２２Ｂが接続される。
【００２８】
これら３本の配線パターンはいずれも独立であり、それぞれ他の配線パターンとは独立に階調基準電圧を印加することができる。例えば、Ｒ（赤）色に対応するサブピクセル群を発生するＤ／Ａ変換回路の階調基準電圧だけを独立して上下できる。
【００２９】
前述したように、階調基準電圧を上下すれば、出力される駆動電圧（アナログ）も上下できる。なお、負荷容量２６は、容量が十分大きいものを使用する。
【００３０】
これら３本の配線パターンに、各色に応じた階調基準電圧を印加するのがサンプルホールド回路２３である。図７に、サンプルホールド回路２３の回路例を示す。なお、サンプルホールド回路は、各色に１つずつ配置される。
【００３１】
このサンプルホールド回路２３は、入力側スイッチ２５、容量負荷２６、出力側スイッチ２７、バッファ回路２８で構成される。ここで、サンプルホールド回路２３は、入力側スイッチ２５が閉状態、かつ、出力側スイッチ２７が開状態のとき、負荷容量２６に電荷を充電する。すなわち、階調基準電圧が負荷容量２６に保持される。
【００３２】
これに対し、サンプルホールド回路２３は、入力側スイッチ２５が開状態、かつ、出力側スイッチ２７が閉状態のとき、負荷容量２６に保持されている階調基準電圧を、バッファ回路２８を通じて配線パターン２２に印加する。バッファ回路２８には、例えばボルテージフォロア回路を使用する。
【００３３】
サンプルホールド回路２３は、非発光期間に階調基準電圧（アナログ）をサンプルホールドし、これを発光期間に配線パターン２２に印加する。従って、非発光期間に、入力側スイッチ２５が閉状態に制御され、かつ、出力側スイッチ２７が開状態に制御される。また発光期間に、入力側スイッチ２５が開状態に制御され、かつ、出力側スイッチ２７が閉状態に制御される。
【００３４】
非発光期間とは、画像信号のうち信号線データが重畳されていない期間をいう。図８に、画像信号波形を示す。図中、斜線を付した部分が映像信号の存在する発光期間である。一方、垂直同期信号を含むフロントポーチ、バックポーチ、シンクの部分が非発光期間である。なお、画像信号の走査方式は線順次方式でも、飛び越し方式でも良い。
【００３５】
例えば、ＶＥＳＡ（Video Electronics Standards
Association）のＸＧＡ（eXtended Graphics Array ）規格の場合、８０６ラインの水平走査線中、３８ラインが非発光期間、残り７６８ラインが発光期間となる。サンプルホールド回路２３には、かかる非発光期間に階調基準電圧の設定を完了し、発光期間には階調基準電圧を安定的に供給できるものを使用する。
【００３６】
（ａ−２）表示動作
次に、かかる回路構成を有する水平駆動回路を搭載した表示装置の表示動作を説明する。まず、各画素（サブピクセル）に対応する画像信号（信号線データ）が、Ｄ／Ａ変換回路２１に入力される。勿論、このＤ／Ａ変換回路２１の階調基準電圧は、サンプルホールド回路２３に設定済みである。
【００３７】
画像データ（信号線データ）は、対応するＤ／Ａ変換回路２１でアナログ値に変換され、信号線２４に印加される。信号線２４の電位は、垂直駆動回路でアクティブ状態に制御された能動素子を通じて発光体又は発光素子に供給される。
【００３８】
かくして、画像信号に応じた輝度、階調表現が可能となる。なお色相は、１画素を構成する３原色光（ＲＧＢ）の輝度、階調に応じて定まる。かかる制御が表示領域全体について行われる。かくして、表示領域上に画像が表示される。
【００３９】
（ａ−３）構成例１で得られる効果
構成例１に係る水平駆動回路の採用により、各サブピクセルの発光特性を色別に調整できる。これにより、色相及び輝度バランスを、発光色材料の特性に応じて最適な状態に調整することができる。すなわち、表示品質の更なる向上と最適化を実現できる。
【００４０】
また、この色別の調整機能は、経時変化（材料寿命など）や温度変化に伴う発光特性の変動を調整するのにも利用できる。例えば、予め判明している特性の変化を外部システムに保存し、これを外部システムが供給する最大基準電圧に反映させれば良い。
【００４１】
なお、階調基準電圧の調整には、実時間で測定された測定結果を反映させることもできる。実測値を実時間でフィードバックすることにより、常に表示状態を良好な状態に維持することができる。
【００４２】
また、非発光期間内に設定した階調基準電圧をサンプルホールド回路２３からＤ／Ａ変換回路２１に供給することにより、Ｄ／Ａ変換特性を安定的なものとできる。なお、発光期間中も階調基準電圧を常時給電する場合には、ノイズの重畳により階調基準電圧が変動する可能性があり、Ｄ／Ａ変換特性が不安定になる可能性がある。
【００４３】
（ｂ）構成例２
（ｂ−１）回路構成
図９に、水平駆動回路の他の構成例を示す。この水平駆動回路の基本的な構成は、構成例１に係る水平駆動回路と同じである。この実施例では、Ｄ／Ａ変換回路２１の変換特性を更に細かく設定できる回路構成例を説明する。
【００４４】
具体的には、階調基準電圧として最大基準電圧に加え、中間基準電圧も個別に調整可能な回路構成を説明する。この回路構成は、例えばガンマカーブの形状が色毎に異なる場合、入出力特性が直線で良い場合などに有効である。
【００４５】
この実施形態に特有な構成は、Ｄ／Ａ変換回路２１に複数の階調基準電圧を印加する点である。このため、サンプルホールド回路２３は、階調基準電圧の１色当たりの設定数を３倍した数だけ必要になる。また、配線パターン２２も同数だけ必要になる。
【００４６】
図１０に、１色当たりｎ＋１個の階調基準電圧を設定する場合のＤ／Ａ変換回路２１の概念構成を示す。この実施例の場合、外部システムで発生された複数の階調基準電圧をラダー分圧抵抗の複数の接続中点に与える。これにより、各基準電圧を与えた接続中点間の両端電圧を自由に制御することができる。
【００４７】
この結果、図１１に示すように、色別に特有なガンマカーブを設定することができる。例えば、Ｒ（赤）は入出力特性を直線にできる。また例えば、Ｇ（緑）の入出力特性をＢ（青）に比べて高出力にできる。またＧ（緑）やＢ（青）の入出力特性のように、階調レベル（図中横軸）に応じて異なる入出力特性を持たせることもできる。図１１の場合、Ｇ（緑）やＢ（青）の入出力特性は、高輝度部において輝度変化が強調され、その反対に中輝度部において輝度変化が圧縮されている。
【００４８】
（ｂ−２）構成例２で得られる効果
構成例２の場合、構成例１の効果に加えて、以下の効果を実現できる。まず、構成例１以上に詳細な色及び輝度の調整を実現できる。また、経時変化や環境変化に対しても、構成例１以上に詳細な調整を行うことができる。
【００４９】
また、構成例２は、輝度レベルに応じて最適な変換特性を実現できる。このため、表示内容に最適な表示特性をもたせられる。例えばテキストの表示時に、コントラスト重視の階調電圧を発生できる。また例えば、映画の表示時に、中間階調の表現力を重視した階調電圧を発生できる。
【００５０】
因みに、中間階調の表現力を重視するとは、中間階調域における輝度レベル（画像データ）の変化に対して出力電圧の変化（光量変化）を大きくすることを意味する。かかる機能は、例えば外部システムに表示内容等に対応して、発生する基準電圧群を切り替えれば良い。
【００５１】
例えば、各基準電圧群に対応する階調電圧発生回路を複数組用意し、表示モードに従って対応する階調電圧発生回路の出力を選択すれば良い。表示モードの切替は、ユーザの操作指示又は自動判別機能により実現する。
【００５２】
また各表示モードに対応する階調基準電圧群をメモリに格納しておき、選択された又は自動判別された基準電圧群を１つの階調電圧発生回路に発生させても良い。
【００５３】
（ｃ）構成例３
（ｃ−１）回路構成
図１２に、水平駆動回路の他の構成例を示す。この水平駆動回路は、階調基準電圧をデジタル入力する場合に好適な構成である。すなわち、階調基準電圧を与えるデジタルデータが外部システムから供給される場合に好適な構成である。
【００５４】
従って、この水平駆動回路の構成は、階調基準電圧発生用のＤ／Ａ変換回路２９を配置することを除き、前述した他の構成例１及び２と同様である。もっとも、Ｄ／Ａ変換回路２９は、水平駆動回路とは別の回路内に配置することも可能である。
【００５５】
この場合、外部システムと水平駆動回路（Ｄ／Ａ変換回路２９）は、一色当たり数ビット幅のデジタル信号線で接続される。すなわち、一色当たりのビット幅をｎとすると、外部システムと水平駆動回路（Ｄ／Ａ変換回路２９）は、３×ｎ本のデジタル信号線で接続される。
【００５６】
（ｃ−２）構成例３で得られる効果
この構成例３の場合、階調基準電圧の発生源（Ｄ／Ａ変換回路２９）からサンプルホールド回路２３までの配線長を短くできる。これにより、ノイズの影響を受け難くできる。また、外部システムとの接続がデジタル化されるため、サンプルホールド回路２３に階調基準電圧を書き込む際の外部ノイズの影響も低減できる。
【００５７】
この回路構成の場合、階調基準電圧値を与える外部システムは、複数種類のアナログ電圧を扱う必要がなくなる。この結果、外部システムは、単一電圧でデジタル信号だけを処理すれば良くなる。このように、外部システムの簡略化を実現できる。
【００５８】
（ｄ）構成例４
（ｄ−１）回路構成
図１３に、水平駆動回路の他の構成例を示す。この水平駆動回路は、階調基準電圧を与えるデジタルデータをシリアル形式で入力する場合に好適である。なお、水平駆動回路の基本的な構成は、構成例３に係る水平駆動回路と同じである。
【００５９】
この水平駆動回路に特有な構成は、階調基準電圧発生用のＤ／Ａ変換回路２９の前段に配置するシリアル／パラレル変換回路３０である。Ｓ／Ｐ変換回路３０は、各色に１つずつ配置する。
【００６０】
各Ｓ／Ｐ変換回路３０は、外部システムからシリアル形式で入力されたデジタルデータをパラレル形式のデジタルデータに変換し、対応するサンプルホールド回路２３に出力する。後段の構成は、構成例３と同じであるので省略する。
【００６１】
（ｄ−２）構成例４で得られる効果
この構成例４の場合、Ｓ／Ｐ変換回路３０を配置することにより、外部システムと水平駆動回路（Ｄ／Ａ変換回路２９）との配線数を格段に削減することができる。すなわち、構成例３であれば、３×ｎ（３色×ｎビット）本必要であった配線数を３本に削減できる。
【００６２】
また、配線パターンに要する面積を低減することもできる。特に、水平駆動回路を半導体集積回路内に搭載する場合にはピン数を大幅に削減できるため、パッケージの小型化を実現できる。この分、実装面積の更なる削減も可能になる。勿論、構成例３と同様、ノイズの影響で階調基準電圧が変動する可能性を低減できる。
【００６３】
（ｅ）構成例５
（ｅ−１）回路構成
図１４に、水平駆動回路の他の構成例を示す。この水平駆動回路は、時分割多重された色毎の階調基準電圧を外部システムから入力する場合に好適な構成である。なお、階調基準電圧は、パラレル形式のデジタルデータとして与えられるものとする。
【００６４】
この水平駆動回路は、入力側から順番に、階調基準電圧発生用のＤ／Ａ変換回路２９と、基準電圧スイッチ回路３１と、サンプルホールド回路２３を主要な構成とする。なお、前述した各実施例と共通する回路には同じ符号を付して示す。
【００６５】
この例の場合、Ｄ／Ａ変換回路２９は、時分割で入力される各色に対応するデジタルデータを階調基準電圧に対応するアナログ値に変換する。この例の場合、Ｄ／Ａ変換回路２９は、サンプルホールド回路２３への書き込み期間に、当該デジタル／アナログ変換動作を実行する。すなわち、非発光期間にデジタル／アナログ変換動作が実行される。
【００６６】
なお、各色に対応する階調基準電圧データの多重順序は問わない。基本的には、３原色分の階調基準電圧データが、１画面（１フレーム又は１フィールド）毎に入力される。
【００６７】
ただし、サンプルホールド回路２３が階調基準電圧を複数画面に亘って保持するのであれば、デジタル／アナログ変換動作を複数画面に１回の割合で入力することもできる。また、デジタル／アナログ変換動作を１画面に付き１色又は２色の階調基準電圧データについてのみ行うこともできる。
【００６８】
基準電圧スイッチ回路３１は、デジタル／アナログ変換後の階調基準電圧（アナログ値）を対応するサンプルホールド回路２３に出力するのに用いられる。この選択出力は多重順序に従って実行される。なお、サンプルホールド回路２３その他の構成は、構成例１と同じであるので省略する。
【００６９】
（ｅ−２）構成例５で得られる効果
この構成例５の場合、外部システムと水平駆動回路（Ｄ／Ａ変換回路２９）との配線数の削減を実現できる。すなわち、構成例３であれば、３×ｎ（３色×ｎビット）本必要であった配線数をｎ本に削減できる。
【００７０】
このため、配線パターンに要する面積を低減することができる。特に、水平駆動回路を半導体集積回路内に搭載する場合にはピン数を３分の１に削減できるため、パッケージの小型化を実現できる。この分、実装面積の更なる削減も可能になる。勿論、構成例３と同様、ノイズの影響で階調基準電圧が変動する可能性を低減できる。
【００７１】
また、各サンプルホールド回路２３に対する階調基準電圧の設定（サンプルホールド動作）は１画面に付き１回で済むため、階調基準電圧データが時分割で入力される場合にも、サンプルホールド回路２３に設定される階調基準電圧が安定するのに十分な時間を与えることができる。すなわち、表示領域が大画面化する場合でも、Ｄ／Ａ変換回路２１に安定的に階調基準電圧を供給することができる。
【００７２】
（ｆ）構成例６
（ｆ−１）回路構成
図１５に、水平駆動回路の他の構成例を示す。この水平駆動回路は、構成例５における階調基準電圧データの入力をシリアル形式とする場合に好適なものである。すなわち、この構成例の場合、シリアル形式の階調基準電圧データが、時分割多重されて入力される。
【００７３】
そこで、この水平駆動回路では、Ｓ／Ｐ変換回路３０を構成例５の入力側に配置し、シリアル形式で入力されるデジタルデータをパラレル形式に変換して出力する。勿論、Ｓ／Ｐ変換回路３０の出力時点において、パラレル形式の階調基準電圧は時分割多重されたままである。従って、これより後段の構成は、構成例５と全く同じであるので省略する。
【００７４】
（ｆ−２）構成例６で得られる効果
この構成例６の場合、Ｓ／Ｐ変換回路３０を構成例５の前段に配置することにより、外部システムと水平駆動回路（Ｄ／Ａ変換回路２９）との配線数の更なる削減を可能とできる。すなわち、構成例５ではパラレルデータのビット幅分の配線数が必要であったが、これを１本にできる。
【００７５】
このため、配線パターンに要する面積が更に低減される。また、水平駆動回路を半導体集積回路内に搭載する場合にも階調基準電圧用のピン数が１つで済むため、パッケージの小型化を実現できる。この分、実装面積の更なる削減も可能になる。
【００７６】
（ｇ）構成例７
（ｇ−１）回路構成
ここでは、表示対象に応じて、表示領域の発光状態を制御する機能を有する駆動回路について説明する。すなわち、表示対象に応じて、階調基準電圧と単位発光期間（スキャンパルスの幅で与えられる）を同時に切り替え可能な駆動回路について説明する。
【００７７】
この構成例では、人間の視覚特性と表示デバイスの表示性能との関係に着目する。まず、人間の視覚特性を図１６に示す。図１６は、ちらつき（フリッカ）を人間が感じない単位時間（CFF:臨界融合周波数）内における明るさと発光期間との関係を示している。
【００７８】
単位時間に人間が感じる明るさは、明るさと発光期間を軸に描いたグラフの面積値で与えられる。従って、図１６に表した２つの光は、同じ明るさに感じられる。すなわち、発光期間がｔ秒で明るさが２Ｌの光（縦線を付して示す。）と、発光期間が２ｔ秒で明るさがＬの光（横線を付して示す。）は、同じ明るさに感じられる。
【００７９】
一方、有機ＥＬデバイスその他の自発光型の表示デバイスの表示性能は、注入された電荷量や発熱などにより劣化する。すなわち、発光輝度が低下する。しかし、明るさが同じであれば、ピーク輝度を高めるよりも発光期間を長くした方が、デバイス寿命が長いという実験データが得られている。
【００８０】
図１７に、実験データを示す。ここで、三角の印をプロットした特性曲線は、デューティー比が２５％の場合を表している。また、正方形の印をプロットした特性曲線は、デューティー比が５０％の場合、丸印をプロットした特性曲線は、デューティー比が７５％の場合を表している。例えば、輝度が 200〔nit〕 の場合を見て分かるように、発光期間が長いほど、寿命は長くなる。
【００８１】
従って、デバイス寿命を延ばすためには発光期間をできるだけ長くすることが望ましい。しかし、一律に発光期間を長くしたのでは、“動画ボケ”と呼ばれる現象が生じ、動画像の品質が低下する。
【００８２】
そこで、この駆動回路では、表示対象が動画系か静止画系かに応じて駆動条件を切り替える手法を採用する。すなわち、表示対象が静止画系の画像データの場合は、発光期間が２ｔ秒で、明るさがＬの駆動条件を選択し、表示対象が動画系の画像データの場合は、発光期間がｔ秒で明るさが２Ｌの駆動条件を選択する。
【００８３】
図１８に、当該駆動回路の１つの構成例を示す。なお、図１８には、駆動回路だけでなく、駆動回路の駆動対象である表示領域３２も示す。駆動回路は、水平駆動回路３３と、垂直駆動回路３４と、これらの駆動条件を制御する駆動条件切替回路３５を主要な構成とする。
【００８４】
このうち、水平駆動回路３３には、前述した各構成例を適用する。すなわち、サンプルホールド回路２１を有するものを使用する。かかるサンプルホールド回路２１を使用することにより、階調基準電圧（最大基準電圧）の倍増又は半減といった切替時にも安定した出力を可能とできる。
【００８５】
また、垂直駆動回路３４には、パルス幅切替回路３６を周知の回路構成に追加的に搭載する。このパルス幅切替回路３６は、発光期間を切替制御する機能を実現する。すなわち、図１９（Ａ）及び（Ｂ）に示す２種類の走査線選択パルス（“スキャンパルス”ともいう。）のいずれか一方を選択する機能を実現する。
【００８６】
因みに、図１９（Ａ）は、発光期間がｔに対応する走査線選択パルスである。一方、図１９（Ｂ）は、発光期間が２ｔに対応する走査線選択パルスである。走査線選択パルスが論理“Ｈ”レベルに立ち上がっている期間が、各サブピクセルに対応する能動素子がオン状態に制御される期間に対応する。すなわち、パルス幅に応じた期間、能動素子に対応する発光体又は発光素子が点灯する。
【００８７】
勿論、点灯時の明るさは、水平駆動回路３３から印加される階調基準電圧（最大基準電圧）に応じた明るさである。すなわち、発光期間がｔの場合は、明るさが２Ｌである。一方、発光期間が２ｔの場合は、明るさがＬである。
【００８８】
なお、パルス幅切替回路３６の切替動作は、駆動条件切替回路３５により制御される。具体的には、表示対象が静止画系の画像データであると判定されたとき、パルス幅切替回路３６は、発光期間が２ｔに相当する走査線選択パルス（図１９（Ｂ））を選択的に出力する。一方、表示対象が動画系の画像データであると判定されたとき、パルス幅切替回路３６は、発光期間がｔに相当する走査線選択パルス（図１９（Ａ））を選択的に出力する。
【００８９】
次に、駆動条件切替回路３５の回路構成を説明する。駆動条件切替回路３５は、表示対象判定回路３７と、階調基準電圧発生回路３８とで構成される。表示対象判定回路３７における表示対象の判定手法には様々な手法が考えられる。
【００９０】
例えば、画像データが入力される入力端子の違いにより、静止画系の画像データか動画系の画像データかを判定する手法がある。この場合、表示対象判定回路３７は、画像データがアンテナ入力端子や映像入力端子から入力されている場合には、動画系の画像データであると判定する。一方、表示対象判定回路３７は、画像データがコンピュータ入力端子から入力されている場合には、静止画系の画像データであると判定する。
【００９１】
また例えば、前画面と現画面を比較し、動きの多い画面か動きの少ない画面かに基づいて判断する手法もある。この種の表示対象判定回路３７の回路例を図２０に示す。この場合、表示対象判定回路３７は、前フレームメモリ３９と、現フレームメモリ４０と、動き判定回路４１とで構成する。
【００９２】
前フレームメモリ３９は、前フレームを記憶するメモリであり、現フレームメモリ４０は、現フレームを記憶するメモリである。動き判定回路４１は、両フレームを比較して、現フレームが動画系の画像（フレーム又はフィールド）か静止画系の画像（フレーム又はフィールド）か判定する。
【００９３】
例えば、両フレームで一致する画素の数又は画像ブロックの数が半数以上のとき、静止画系の画像データと判定し、反対に半数以下の時、動画系の画像データと判定する方法がある。また例えば、視覚的に知覚されやすい画面中央付近についてのみ前述した判定を行う方法がある。
【００９４】
なお、判定に用いるしきい値は、必ずしも前述のようにサンプル数の１／２に限らず、より多くても少なくても良い。すなわち、判定結果と表示結果が合致するように設定すれば良い。
【００９５】
この他、画面全体の動きベクトルの平均値がしきい値以上の場合に、動画系の画像データの入力を判定する方法や、一定長以上の動きベクトルの数がしいき値を越える場合に、動画系の画像データの入力を判定する方法等も考えられる。これらについても、判定結果と表示結果とが合致するように設定すれば良い。
【００９６】
これら判定手法の採用により、同じプログラム内でも動きの激しい場面と動きの少ない場面とで、駆動条件を切り替えることが可能となる。いずれにしても、表示対象判定回路３７による判定結果が、前述したパルス幅切替回路３６及び階調基準電圧発生回路３８に与えられる。なお、判定処理は、１画面（フレーム又はフィールド）単位で実行される。
【００９７】
階調基準電圧発生回路３８は、表示対象判定回路３７の判定結果に基づいて、２種類のうちいずれか一方の階調基準電圧（アナログ）又は階調基準電圧値（デジタル）を発生する。
【００９８】
すなわち、階調基準電圧発生回路３８は、動画系の画像データが入力されていると判定された場合には、明るさが２Ｌの光に対応する階調基準電圧又は階調基準電圧データを発生する。一方、階調基準電圧発生回路３８は、静止画系の画像データが入力されていると判定された場合には、明るさがＬの光に対応する階調基準電圧又は階調基準電圧データを発生する。
【００９９】
なお、前述の構成例では、階調基準電圧と発光期間の組み合わせを２者択一で切替制御したが、単位時間に人間が感じる明るさに対応する階調電圧と、走査線１本当たりの発光期間との積が等しくなる複数（３以上）の組み合わせの中から１つを選択することもできる。
【０１００】
（ｇ−２）構成例７で得られる効果
この構成例７の場合、人間に知覚される明るさは変えずに、表示デバイスの長寿命化を実現できる。また、入力画像データが動画系か静止画系かに応じて、階調基準電圧と発光期間を切替制御することにより、“動画ぼけ”その他の視覚特性の劣化を回避することができる。
【０１０１】
（３）電子機器
ここでは、前述の表示装置を各種の電子機器に搭載する場合について説明する。この電子機器は、色別に水平駆動回路の階調基準電圧又は階調基準電圧値を与える信号処理部（外部システム）を搭載する。
【０１０２】
なお、電子機器は、画像信号を処理する信号処理部を搭載するのが好ましい。かかる信号処理部には、例えば、コンポジット信号を表示パネルによる表示に適した信号形態に変換する信号変換部がある。
【０１０３】
また例えば、信号処理部には、表示パネル上のカラー画素の画素配列に応じて、画像データの配列を変換する信号変換部がある。また例えば、信号処理部には、圧縮符号化された画像データ（例えば、ＭＰＥＧ（Moving Picture Coding Experts Group） フォーマットで符号化された画像データ）を復号する復号器がある。
【０１０４】
なお、かかる信号処理部は、コンピュータを搭載する電子機器で実行されるソフトウェアの一機能としても実現できる。図２１に、かかる機能を実現する電子機器の内部構成例を示す。
【０１０５】
図２１の場合、電子機器は、表示装置４２、中央処理装置（ＣＰＵ）４３、主記憶装置４４、副記憶装置４５、入力装置４６を有する。勿論、表示装置４２には、前述の駆動回路を搭載した表示装置を用いる。
【０１０６】
なお、図２１では、電子機器に表示装置４２を搭載しているものとして表しているが、表示装置４２は独立した装置として外部接続されるものでも良い。
【０１０７】
因みに、中央処理装置４３は、コンピュータの制御と命令の取り込み及び実行に使用される。主記憶装置４４は、処理手順を記述したプログラムやデータの一時的な記憶に使用される。副記憶装置４５は、プログラムやデータの保存に使用される。
【０１０８】
記憶装置としては、例えばハードディスク装置その他の磁気記憶媒体の駆動装置を使用する。また例えば、コンパクトディスクその他の光記録媒体の駆動装置を使用する。また、入力装置２５は、コンピュータに対する指示やデータの入力に使用される。入力装置２５には、例えばマウス、キーボードその他のポインティングデバイスが用いられる。
【０１０９】
なお、電子機器には、必要に応じて通信装置を搭載するものが望ましい。通信路は有線路でも、無線路でも良い。また、この通信装置は、ネットワーク機能を搭載するのが好ましい。電子機器には、例えば、携帯電話機、携帯情報端末、ディスプレイ一体型コンピュータ、車載用ナビゲーション端末、自動販売機、自動改札機その他を適用できる。
【図面の簡単な説明】
【０１１０】
【図１】表示パネルの構成例を示す図である。
【図２】表示パネルの構成例を示す図である。
【図３】駆動回路の構成例を示す図である。
【図４】Ｄ／Ａ変換回路の基本構成例を示す図である。
【図５】Ｄ／Ａ変換回路に供給する最大基準電圧と出力電圧の関係を示す図である。
【図６】Ｄ／Ａ変換回路の入出力特性を示す図である。
【図７】サンプルホールド回路の実施例を示す図である。
【図８】画像信号における発光期間と非発光期間との関係を示す図である。
【図９】駆動回路の構成例を示す図である。
【図１０】Ｄ／Ａ変換回路に供給する中間基準電圧と出力電圧の関係を示す図である。
【図１１】Ｄ／Ａ変換回路の入出力特性を示す図である。
【図１２】駆動回路の構成例を示す図である。
【図１３】駆動回路の構成例を示す図である。
【図１４】駆動回路の構成例を示す図である。
【図１５】駆動回路の構成例を示す図である。
【図１６】駆動条件の違いによる明るさと発光期間との関係を示す図である。
【図１７】発光輝度と寿命との関係を示す図である。
【図１８】駆動回路の構成例を示す図である。
【図１９】２種類の発光期間に対応する走査線選択パルスの例を示す図である。
【図２０】表示対象判定回路の実施例を示す図である。
【図２１】電子機器の構成例を示す図である。
【符号の説明】
【０１１１】
１、１１      表示パネル
２、１２      表示領域
３、１３      駆動回路領域（駆動回路部）
２１          Ｄ／Ａ変換回路（駆動電圧発生用）
２２          配線パターン
２３          サンプルホールド回路
２４          信号線
２９          Ｄ／Ａ変換回路（階調基準電圧発生用）
３０          Ｓ／Ｐ変換回路
３１          基準電圧スイッチ回路
３３          水平駆動回路
３４          垂直駆動回路
３５          駆動条件切替回路
３６          パルス幅切替回路
３７          表示対象判定回路
３８          階調基準電圧発生回路
４１          動き判定回路
【図１】
2005283702.tif 000003
【図２】
2005283702.tif 000004
【図３】
2005283702.tif 000005
【図４】
2005283702.tif 000006
【図５】
2005283702.tif 000007
【図６】
2005283702.tif 000008
【図７】
2005283702.tif 000009
【図８】
2005283702.tif 000010
【図９】
2005283702.tif 000011
【図１０】
2005283702.tif 000012
【図１１】
2005283702.tif 000013
【図１２】
2005283702.tif 000014
【図１３】
2005283702.tif 000015
【図１４】
2005283702.tif 000016
【図１５】
2005283702.tif 000017
【図１６】
2005283702.tif 000018
【図１７】
2005283702.tif 000019
【図１８】
2005283702.tif 000020
【図１９】
2005283702.tif 000021
【図２０】
2005283702.tif 000022
【図２１】
2005283702.tif 000023