(57)【要約】【課題】  停電再起動における復電時の過渡現象を素早く終了させることを可能とした電力変換装置を提供する。【解決手段】  交流電圧を直流電圧に変換するためのスイッチング素子２１を備えた順変換回路２と、この順変換回路２の出力を制御する制御手段３と、前記順変換回路２の入力電圧を検出する入力電圧検出器４とで構成し、前記制御手段３は、前記入力電圧検出器４から得られる入力電圧位相と前記順変換回路制御用の内部位相との位相差を監視する第１の監視手段１４と、前記位相差が無くなるように制御する位相制御手段１３を有し、前記位相差が所定値以上であることを検出したとき、前記位相制御手段１３の制御ゲインを切換える。【選択図】  図１
2005261055.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を直流電圧に変換するためのスイッチング素子を備えた順変換回路と、
この順変換回路の出力を制御する制御手段と、
前記順変換回路の入力電圧を検出する入力電圧検出器と
から構成され、
前記制御手段は、
前記入力電圧検出器から得られる入力電圧位相と前記順変換回路制御用の内部位相との位相差を監視する第１の監視手段と、
前記位相差が無くなるように制御する位相制御手段を有し、
前記位相差が所定値以上であることを検出したとき、
前記位相制御手段の制御ゲインを切換えるようにしたことを特徴とする電力変換装置。
【請求項２】
前記制御手段は、更に前記入力電圧検出器から得られる入力電圧の振幅を監視する第２の監視手段を備え、
前記入力電圧の振幅が所定値以下のときは、
前記位相制御手段の制御ゲインの切換えを行わないようにしたことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記制御手段は、
前記電圧振幅が所定値以下か、または前記位相差が所定値以上のとき、
前記順変換回路の運転を停止し、
前記電圧振幅が所定値以上、または前記位相差が所定値以下に復帰したとき、
前記順変換回路の運転を再開するようにしたことを特徴とする請求項１または請求項２に記載の電力変換装置。
【請求項４】
前記順変換回路の運転を停止したとき、前記順変換回路の入力開閉器はオンのままとし、前記スイッチング素子に逆並列に接続されたダイオードの動作で前記順変換回路の運転を継続させるようにしたことを特徴とする請求項１乃至請求項３に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、復電後の停電再起動をスムースに行うようにした電力変換装置に関する。
【背景技術】
【０００２】
一般に、交流電力を直流電力に変換する電力変換装置として、交流入力電源位相と同期した電圧基準を用いて順変換回路のスイッチング素子をオンオフし、所定の直流電圧を得る電力変換装置が知られている。順変換回路の電圧基準を交流入力電源位相に同期させる方法として、交流入力電圧をフィードバックし、所謂ＰＬＬ（フェーズロックドループ）制御を用いることにより交流入力位相に内部位相基準を同期させ、２軸電圧基準を単相または３相電圧基準に変換して電圧基準を得る方法が一般的である。
【０００３】
しかしながら、交流入力電源の系統に停電が発生した場合は、停電モードによっても異なるが、交流入力電圧の振幅および位相が瞬時に変化する。交流入力電圧の位相が変化した場合、交流入力電圧の位相を検出するためのＰＬＬ制御が応答しきれなくなり、実際の交流入力電圧位相と装置が持っている内部位相基準に位相差が発生する。装置は内部位相基準をもとに三相電圧基準を出力するので、この位相差のために正常な制御を行うことができず、交流入力電流が過電流となったり、直流電圧が過電圧となったりする場合がある。
【０００４】
上記のような交流電源の異常は、交流入力電圧の瞬時値を監視することにより検出を行っていた（例えば特許文献１参照。）。
【特許文献１】特開平８−２５１８３４号公報（第３−４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述のように、交流入力電圧の瞬時値を監視して交流電源の異常検出を行い、その検出値に応じて装置のゲートブロック等の制御を行えば、過電流や過電圧を防止することは可能である。しかしながら、この異常が解消したあとの復電後のスムースな制御が行えるかどうかもまた重要な課題である。交流入力電圧の異常状況によっては、復電時にスムースな制御を行うことができず、このため復電後の負荷の再立ち上げが遅れ、負荷にとっては好ましくない状態となることがあった。
【０００６】
本発明は上記問題に鑑み為されたもので、その目的は、停電再起動における復電時の過渡現象を素早く終了させることを可能とした電力変換装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明による電力変換装置は、交流電圧を直流電圧に変換するためのスイッチング素子を備えた順変換回路と、この順変換回路の出力を制御する制御手段と、前記順変換回路の入力電圧を検出する入力電圧検出器とから構成され、前記制御手段は、前記入力電圧検出器から得られる入力電圧位相と前記順変換回路制御用の内部位相との位相差を監視する第１の監視手段と、前記位相差が無くなるように制御する位相制御手段を有し、前記位相差が所定値以上であることを検出したとき、前記位相制御手段の制御ゲインを切換えるようにしたことを特徴としている。
【発明の効果】
【０００８】
本発明によれば、電力変換装置に入力する交流電源系統に停電が発生したとき、停電発
生の状況を認識して停電再起動を行うので、復電時の過渡現象を素早く終了させることができ、停電発生後の運転継続をスムースに行うことが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下図面を参照して本発明の実施例を説明する。
【実施例１】
【００１０】
本発明の実施例１について、図１及び図２を参照して説明する。図１は本発明に係る電力変換装置のブロック構成図である。
【００１１】
交流入力が開閉器１を介して順変換回路２に与えられる。順変換回路２はスイッチング素子２１とこれと逆並列に接続されたダイオード２２をブリッジ接続して構成されており、制御回路３からスイッチング素子２１に供給されるゲートパルスを制御することにより、所望の直流出力を得ている。順変換回路２が回生動作を行う場合は、逆に直流出力側から交流入力側に電力を変換する。尚、図１の交流入力は簡単のため単相として図示しているが、３相であっても良い。
【００１２】
交流入力の電圧は、電圧検出器４で検出され、制御回路３に設けられたＡ／Ｄ変換回路１１に与えられる。以下制御回路３の詳細な構成について説明する。
【００１３】
前述のＡ／Ｄ変換回路１１で得られた交流入力の各相を後述する内部位相角θに従って２軸変換回路１２により、有効電圧Ｖｄとこれと直交する無効電圧Ｖｑに変換する。得られた有効電圧Ｖｄ及び無効電圧ＶｑはＰＬＬ制御回路１３の入力となる。このＰＬＬ制御回路１３は、後述するように上記有効電圧Ｖｄ及び無効電圧Ｖｑの位相と内部位相角θが一致するように閉ループ制御を行う。
【００１４】
有効電圧Ｖｄの出力をヒステリシス付き比較器１４に入力し、この値が所定値以上になったかどうかを監視すれば、ヒステリシス付き比較器１４の出力として、交流入力位相異常の信号が得られる。尚、有効電圧Ｖｄそのものは厳密には交流入力位相ではないが、交流入力電源位相と内部位相角θの位相差Δθが小さい範囲では有効電圧Ｖｄは位相差Δθに比例するので等価と考えて良い。尚、後述するＰＬＬ制御回路１３から上記位相差Δθが得られるので、この位相差Δθをヒステリシス付き比較器１４の入力となるように構成しても良い。
【００１５】
順変換回路２のスイッチング素子２１は制御回路３内のスイチング制御回路１５からの出力パルスで制御されている。このスイッチング制御回路１５は、出力電圧基準回路１６から与えられる出力電圧基準及び前述のＰＬＬ制御回路１３の出力である内部位相角θにより制御されており、通常は三角波キャリアと上記出力電圧基準を比較してＰＷＭ制御パルスを得ている。尚、出力電圧制御回路１６には直流出力電圧の検出値がフィードバックされているのが普通であるが、図示を省略している。
【００１６】
ヒステリシス付き比較器１４の異常検出出力は、制御ゲイン切換回路２０に供給され、制御ゲイン切換回路２０は、上記異常検出によりＰＬＬ回路１３の制御ゲインを切換える。この動作及び効果について図２を参照して説明する。
【００１７】
図２はＰＬＬ制御回路１３の内部の一例を示すブロック構成図である。
【００１８】
２軸変換回路１２の出力は演算回路３１に与えられる。この２軸電圧信号と、一巡ループの制御により正弦波発生回路３５から得られた内部電圧信号とを演算回路３１により比較演算し、位相差Δθを得る。この位相差ΔθをＰＩ制御回路３２で増幅し、電圧制御発
振回路（ＶＣＯ）３３の入力とし、その出力パルス数を制御する。この出力パルス数はカウンタ３４によって計数され、内部位相角θとして出力されるとともに、正弦波発生回路３５の入力となる。
【００１９】
いま、交流入力が正常で、順変換回路２が正常運転している場合を考える。この時、電源系統内の擾乱などにより、交流入力電圧の位相と内部位相角θとの位相差Δθは許容範囲内で変化するのが普通である。このような位相差Δθの変化に対しＰＬＬ制御回路１３が敏感に応答すると、制御の安定性が低下することとなるので、通常はＰＬＬ制御の応答ゲインを下げ、許容範囲内の位相差Δθの変化には追従しないようにしている。
【００２０】
ところが、復電した直後を考えると、停電によりＰＬＬ制御が乱れているので、ＰＬＬ制御が整定するまで、内部位相角θは電源位相と一致しない。またこのとき、応答ゲインは低いので、整定まで時間がかかる。したがって、位相差レベルの検出を行うヒステリシス付き比較器１４が検出した位相差が所定値以上になったとき、ＰＬＬ制御ゲインを制御ゲイン１から制御ゲイン２へ切換える。制御ゲイン２は、制御ゲイン１より応答の早い設定としておくことにより、復電後のＰＬＬ動作の整定を早めることが可能となる。
【００２１】
尚、上記のように制御ゲインの切換えを行わず、位相差Δθの大きさに応じて制御ゲインを調整するようにしても良い。
【実施例２】
【００２２】
図３は、本発明による電力変換装置の実施例２を示す回路構成図である。この実施例２の各部について、図１の実施例１に係る電力変換装置の各部と同一部分は同一符号で示し、その説明は省略する。この実施例２が、実施例１と異なる点は、２軸変換回路１２の出力を入力とする平方根２乗和回路１７を設け、この平方根２乗和回路１７の出力をヒステリシス付き比較器１８の入力とするようにした点、また、ヒステリシス付き比較器１８の出力を逆変換した信号と、ヒステリシス付き比較器１４の信号をＡＮＤ回路１９で受け、このＡＮＤ回路１９の出力で制御ゲイン切換回路２０を動作させるようにした点である。
【００２３】
平方根２乗和回路１７の出力は、交流入力電圧の振幅を検出していることになり、従ってヒステリシス付き比較器１８の出力は、交流入力電圧の振幅が所定値以下になったとき出力される。このように構成すると、交流入力電圧の振幅が所定値以下となったときは、ヒステリシス付き比較器１８が大きな位相差を検出した場合であっても、制御ゲイン切換回路２０を動作させないようにすることが可能となる。
【００２４】
大きな位相差を検出しても、電圧の落ち込みが大きいときに、復電時の制御系のゲインを上げると、かえって制御が不安定となり、過電流、過電圧の要因となるので、上記条件の追加により、よりスムースな復電時の再起動動作が可能となる。
【実施例３】
【００２５】
図４は、本発明による電力変換装置の実施例３を示す回路構成図である。この実施例３の各部について、図３の実施例２に係る電力変換装置の各部と同一部分は同一符号で示し、その説明は省略する。この実施例３が、実施例２と異なる点は、ヒステリシス付き比較器１４及びヒステリシス付き比較器１８の出力を、スイッチング制御回路１５にゲートブロック用信号として与えるようにした点である。
【００２６】
上記構成とすれば、ヒステリシス付き比較器１４の出力が位相異常、ヒステリシス付き比較器１８の出力が入力電圧振幅低下を監視しているので、位相異常または振幅低下で、順変換回路２のゲートブロックを行い、これらの異常が解消されたとき、順変換回路２の再運転を行うことができる。即ち、停電の過渡状態における、過電流や直流過電圧を防止
することが可能となる。
【００２７】
尚、位相差が電流制御できないほど大きくなっても、交流電圧振幅は十分に残っているような停電に対しては、スイッチング素子と逆並列に接続されたダイオードにより、交流電圧を整流し、直流電圧に変換することが可能である。したがって、停電時にはスイッチング素子をオフし、ダイオードのみを使用した交流電圧整流を行い、直流電圧を得ることにより、停電時の直流電圧供給を継続させ、スムースな再起動を行うことが可能となる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施例１に係る電力変換装置のブロック構成図。
【図２】ＰＬＬ制御回路の一例を示すブロック構成図。
【図３】本発明の実施例２に係る電力変換装置のブロック構成図。
【図４】本発明の実施例３に係る電力変換装置のブロック構成図。
【符号の説明】
【００２９】
１  開閉器
２  順変換回路
３  制御回路
４  電圧検出器
１１  ＡＤ変換回路
１２  ２軸変換回路
１３  ＰＬＬ制御回路
１４  ヒステリシス付き比較器
１５  スイッチング制御回路
１６  出力電圧制御回路
１７  平方根２乗和回路
１８  ヒステリシス付き比較器
１９  ＡＮＤ回路
２０  制御ゲイン切換回路
２１  スイッチング素子
２２  逆並列ダイオード
３１  演算回路
３２  ＰＩ制御回路
３３  ＶＣＯ
３４  カウンタ
３５  正弦波発生回路
【図１】
2005261055.tif 000003
【図２】
2005261055.tif 000004
【図３】
2005261055.tif 000005
【図４】
2005261055.tif 000006