(57)【要約】【課題】１画像分の入力画像データ容量よりも小さい容量のバッファメモリを用いて高精度の圧縮画像をえるためのデータ補完を行うこと。【解決手段】  ラインベース形式で入力された画像データを、１画像分の画像データ容量よりも小さい容量のバッファメモリ１６０に一時記憶させブロックインターリーブ形式で出力する本画像処理装置である。水平方向画素数及び垂直方向画素数の少なくとも一方が圧縮処理単位ブロックの単位画素数の整数倍でない入力画像データを前記バッファメモリに書き込んで、有効入力画像データが無い部分については近傍の有効入力画像データの値で補完してブロックインターリーブ形式で出力する。出力対象画素に対応した有効入力画像データが有るか否か判断する有効入力画像データ有無判断回路１７６と、有効入力画像データ無しと判断された場合には出力対象画素の近傍の有効入力画像データを前記バッファメモリから読み出して出力するデータ補完回路１７８を含む。【選択図】        図５
2005242138.tif 000002
【特許請求の範囲】
【請求項１】
ラインベース形式で入力された画像データを、１画像分の入力画像データを記憶するのに必要な容量よりも小さい容量を有するバッファメモリに一時記憶させ、バッファメモリに記憶された画像データを読み出してブロックインターリーブ形式で出力する画像データ再配置処理部を含む画像処理装置であって、
前記画像データ再配置処理部は、
水平方向画素数及び垂直方向画素数の少なくとも一方が圧縮処理単位ブロックの単位画素数の整数倍でない入力画像データを前記バッファメモリに書き込んで、圧縮処理単位ブロック内の有効入力画像データが無い部分については近傍の有効入力画像データの値で補完してブロックインターリーブ形式で出力する補完再配置回路を含み
前記補完再配置回路は、
ラインベース形式の入力順序に従って入力された画像データを前記バッファメモリに書き込む書き込み回路と、
ラインベース形式で入力された画像データの水平方向画素数及び垂直方向画素数の少なくとも一方に基づき、出力対象画素に対応した有効入力画像データが有るか否か判断する有効入力画像データ有無判断回路と、
有効入力画像データ有と判断された場合にはブロックインターリーブ形式の順序に従って、前記バッファメモリから出力対象画素に対応する有効入力画像データを読み出して出力する回路と、
有効入力画像データ無しと判断された場合には出力対象画素の近傍の有効入力画像データを前記バッファメモリから読み出して出力するデータ補完回路と、
を含むことを特徴とする画像処理装置。
【請求項２】
請求項１において、
前記データ補完回路は、
出力する圧縮処理単位ブロック内の出力対象画素の水平方向画素数を越えた部分については、同一水平方向ラインに存在する最後の有効入力画像データを出力することを特徴とする画像処理装置。
【請求項３】
請求項１乃至２のいずれかにおいて、
前記データ補完回路は、
出力する圧縮処理単位ブロック内の出力対象画素の垂直方向画素数を越えた部分については、垂直方向に存在する最終ラインの有効入力画像データを出力することを特徴とする画像処理装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記画像データ再配置処理部は、
出力画素数をカウントする出力カウンタを含み、
前記有効入力画像データ有無判断回路は、
前記出力カウンタと水平方向画素数及び垂直方向画素数の少なくとも一方に基づき、出力対象画素に対応した有効入力画像データが有るか否か判断することを特徴とする画像処理装置。
【請求項５】
請求項１乃至４のいずれかに記載の画像処理装置を含むことを特徴とするマイクロコンピュータ。
【請求項６】
請求項５に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するためのＬＣＤ出力手段とを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置、マイクロコンピュータ及び電子機器に関する。
【背景技術】
【０００２】
液晶表示制御用ＩＣ（S1D13712等）に搭載されているＪＰＥＧ画像圧縮処理部のＹＵＶデータ処理部分では、入力画像データがラインベース（走査線型）であるのに対し、実際のＪＰＥＧ圧縮処理部の入力信号は仕様上、ブロックインターリーブ（矩形画像でYUVデータを各々を正方形画像単位で別々に扱う）形式となっているため、ラインベースのデータを一時蓄積し、ブロックインターリーブ形式にデータ順序を変更する機能が必要となる。
【０００３】
入力画像データがラインベース（走査線型）で有る場合には例えば図１に示すように、１画面分の画像データをラインベースでライン１０−１、ライン１０−２、・・・の順番で入出力される。ここでＰ１，Ｐ２、・・は１画素であり、Ｐの添え字の順に転送される。
【０００４】
またブロックインターリーブ形式の場合には、例えば図２に示すように、１画面分の画像データをＪＰＥＧ処理ブロック単位（ＭＣＵ：Minimum Coded Unit）にＭＣＵ２０−１、ＭＣＵ２０−２、ＭＣＵ２０−３、・・・の順番で、ＹＵＶデータがＹ→Ｕ→Ｖの順番に、各々が８×８（水平方向画素数×垂直方向画素数）の単位で入出力される。
【０００５】
従って例えばＹＵＶ画像データフォーマット変更モジュールの出力をＪＰＥＧ圧縮処理モジュールに入力する際には、図１のようにラインベースで出力された画像データを図２のようにブロックインターリーブ形式に際配置して、ＪＰＥＧ圧縮処理モジュールに入力することが必要になる。
【０００６】
しかし、ブロックインターリーブは入力データを水平・垂直の両方向に８画素単位とされており、入力画像の水平・垂直方向の大きさが８画素の倍数であるＭＣＵ単位でない場合にＪＰＥＧ圧縮処理を行う際は、ＪＰＥＧ圧縮処理部に対しての入力データはＭＣＵ単位となるようにデータを補完する必要がある。
【特許文献１】特開平１０−３４１４５６
【特許文献２】特開平２００１−６９４５０
【発明の開示】
【発明が解決しようとする課題】
【０００７】
例えば入力画像データの値にかかわらず所定の固定値で補完という手法もある。が、それでは高精度のＪＰＥＧ圧縮画像を得ることができないという問題点があった。
【０００８】
画像の右端または下端（もしくはその両方）がMCU単位の画素数でない場合に高精度のＪＰＥＧ圧縮画像を得るためには、最端部の画素データをJPEG処理単位画素数まで補完してJPEG圧縮処理部に入力することが望ましい。
【０００９】
本発明は以上のような問題点に鑑みてなされたものであり、その目的とするところは、１画像分の入力画像データを記憶するのに必要な容量よりも小さい容量を有するバッファメモリを用いてデータの再配置を行う場合に高精度の圧縮画像をえるためのデータ補完を行うことが可能な画像処理装置、マイクロコンピュータ、電子機器を提供することである。
【課題を解決するための手段】
【００１０】
（１）本発明は、ラインベース形式で入力された画像データを、１画像分の入力画像データを記憶するのに必要な容量よりも小さい容量を有するバッファメモリに一時記憶させ、バッファメモリに記憶された画像データを読み出してブロックインターリーブ形式で出力する画像データ再配置処理部を含む画像処理装置であって、
前記画像データ再配置処理部は、
水平方向画素数及び垂直方向画素数の少なくとも一方が圧縮処理単位ブロックの単位画素数の整数倍でない入力画像データを前記バッファメモリに書き込んで、圧縮処理単位ブロック内の有効入力画像データが無い部分については近傍の有効入力画像データの値で補完してブロックインターリーブ形式で出力する補完再配置回路を含み
前記補完再配置回路は、
ラインベース形式の入力順序に従って入力された画像データを前記バッファメモリに書き込む書き込み回路と、
ラインベース形式で入力された画像データの水平方向画素数及び垂直方向画素数の少なくとも一方に基づき、出力対象画素に対応した有効入力画像データが有るか否か判断する有効入力画像データ有無判断回路と、
有効入力画像データ有と判断された場合にはブロックインターリーブ形式の順序に従って、前記バッファメモリから出力対象画素に対応する有効入力画像データを読み出して出力する回路と、
有効入力画像データ無しと判断された場合には出力対象画素の近傍の有効入力画像データを前記バッファメモリから読み出して出力するデータ補完回路と、
を含むことを特徴とする。
【００１１】
圧縮処理単位ブロックとは、例えば画像圧縮処理における最小符号化単位であるＭＣＵ（Minimum Coded Unit）等である。
【００１２】
本発明では１画像分の入力画像データを記憶するのに必要な容量よりも小さい容量を有するバッファメモリを使用してデータの再配置を行うために、バッファメモリの第２のバンクのデータ格納領域に画像データを書き込んでいる間に、既に書き込みされている第１のバンクのデータ格納領域の画像データを読み出してブロックインターリーブ形式で出力する。
【００１３】
バンクとは、画像圧縮モジュール（例えばＪＰＥＧモジュールやＭＰＥＧモジュール）の１ＭＣＵの垂直方向の単位画素数×画像データの水平方向の画素数を１単位とする画素グループ（又は当該画素グループに対応したデータの集合）を表す概念である。
【００１４】
また有効入力画像データとは、入力画像データのサイズ内の画像データのことである。
【００１５】
本発明の補完再配置回路は、水平方向画素数及び垂直方向画素数の少なくとも一方が圧縮処理単位ブロックの単位画素数の整数倍でない入力画像データを前記バッファメモリに書き込んで、圧縮処理単位ブロック内の有効入力画像データが無い部分については近傍の有効入力画像データの値で補完してブロックインターリーブ形式で出力する。
【００１６】
従って入力画像データの値にかかわらず所定の固定値で補完するような構成の場合に比べ高精度の画像圧縮（ＪＰＥＧ画像圧縮等）を行うことができる。
【００１７】
本発明によれば、１画像分の入力画像データを記憶するのに必要な容量よりも小さい容量を有するバッファメモリを用いてデータの再配置を行う場合に高精度の圧縮画像をえるためのデータ補完を行うことが可能となる。
【００１８】
（２）本発明の画像処理装置は、
前記データ補完回路は、
出力する圧縮処理単位ブロック内の出力対象画素の水平方向画素数を越えた部分については、同一水平方向ラインに存在する最後の有効入力画像データを出力することを特徴とする。
【００１９】
（３）本発明の画像処理装置は、
前記データ補完回路は、
出力する圧縮処理単位ブロック内の出力対象画素の垂直方向画素数を越えた部分については、垂直方向に存在する最終ラインの有効入力画像データを出力することを特徴とする。
【００２０】
（４）本発明の画像処理装置は、
前記画像データ再配置処理部は、
出力画素数をカウントする出力カウンタを含み、
前記有効入力画像データ有無判断回路は、
前記出力カウンタと水平方向画素数及び垂直方向画素数の少なくとも一方に基づき、出力対象画素に対応した有効入力画像データが有るか否か判断することを特徴とする。
【００２１】
（５）本発明は、上記のいずれかに記載の画像処理装置を含むことを特徴とするマイクロコンピュータである。
【００２２】
（６）本発明は上記に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するためのＬＣＤ出力手段とを含むことを特徴とする電子機器である。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００２４】
１．画像処理装置
図３は本実施の形態の画像処理装置の機能ブロック図の一例である。
【００２５】
本実施の形態の画像処理装置は、例えばリサイズモジュール１１０、ＹＵＶモジュール１２０、圧縮／伸長モジュール１３０、ＬＣＤコントローラ１４０、画像データ再配置モジュール１５０、バッファメモリ１６０を含む。
【００２６】
リサイズモジュール１１０は、取得した画像データ（例えば撮像手段等で撮影した画像データでも良いし、外部から受信した画像データでも良い）の画像サイズの変更、画像の切り取りを行う。
【００２７】
ＹＵＶモジュール１２０は、ＹＵＶ画像データのフォーマット変更等を行う。
【００２８】
リサイズモジュール１１０やＹＵＶモジュール１２０の入出力やＬＣＤコントローラへの入力は、ラインベース形式の順序の画像データである。
【００２９】
圧縮／伸長モジュール１３０は、画像データの圧縮／伸長を行うもので、例えばＪＰＥＧやＭＰＥＧの圧縮／伸長モジュール等でもよい。圧縮／伸長モジュール１３０への入出力は、ブロックインターリーブ形式の順序の画像データで行われる。
【００３０】
画像データ再配置モジュール１５０は、ラインベース／ブロックインターリーブ形式の順序で入力された画像データをブロックインターリーブ／ラインベース形式の順序にリアルタイムに変換して出力する処理を行うもので、入力画像データを一時記憶するバッファメモリ１６０を含む。
【００３１】
本画像処理装置では、例えばＹＵＶモジュール１２０からラインベース形式の順序の画像データ１２２が出力されると、画像データ再配置モジュール１５０は当該画像データ１２２を入力してブロックインターリーブ形式の順序の画像データ１３２に並べ替えて、圧縮／伸長モジュール１３０に向け出力する。
【００３２】
また逆に圧縮／伸長モジュール１３０からブロックインターリーブ形式の順序の画像データ１３２’が出力されると、画像データ再配置モジュール１５０は当該画像データ１３２’をラインベース形式の順序の画像データ１２２’に並べ替えて、リサイズモジュール１１０に向け出力する。
【００３３】
また画像データ再配置モジュール１５０は、補完再配置処理部１５２を含む。補完再配置処理部１５２は、水平方向画素数及び垂直方向画素数の少なくとも一方が圧縮処理単位ブロックの単位画素数の整数倍でない入力画像データを前記バッファメモリ１６０に書き込んで、圧縮処理単位ブロック内の有効入力画像データが無い部分については近傍の有効入力画像データの値で補完してブロックインターリーブ形式で出力する処理を行う。
【００３４】
図４（Ａ）（Ｂ）は画像データ再配置モジュールの入出力データの一例について説明するための図である。
【００３５】
図４（Ａ）の１０は、ＹＵＶモジュールの出力として本実施の形態の画像データ再配置モジュールに入力されるデータの順序を示しており、２０は本実施の形態の画像データ再配置モジュールから出力されるデータの順序を示している。このように本実施の形態では１０に示すようなラインベース形式の順序の画像データ１０（例えばＹＵＶモジュールの出力）を入力してリアルタイムにブロックインターリーブ形式の順序の画像データ２０（例えば圧縮／伸長モジュールの入力）に再配置して出力する。
【００３６】
ここでリアルタイムにとは、バッファモジュールへの書き込みとバッファモジュールからの読み出しを平行して同時に行うことでデータの並び替えを行うような場合をいい、１画像分の画像データをバッファメモリに書き込んだ後に読み出しを行うような場合を含まない。
【００３７】
また図４（Ｂ）の２０は、画像圧縮／伸長モジュールの出力として本実施の形態の画像データ再配置モジュールに入力されるデータの順序を示しており、１０は本実施の形態の画像データ再配置モジュールから出力されるデータの順序を示している。このように本実施の形態では２０に示すようなブロックインターリーブ形式の順序の画像データ２０（例えば圧縮／伸長モジュールの出力）を入力してリアルタイムにラインベース形式の順序の画像データ１０（例えばＹＵＶモジュールの入力）に再配置して出力する。
【００３８】
図５は、本実施の形態の画像データ再配置モジュールの機能ブロック図である。
【００３９】
本実施の形態の画像データ再配置モジュール１５０は、バッファメモリ１６０と、Ｒ／Ｗコントロール回路１７０と、処理バンク決定回路１８０と、容量配分決定回路１９０とを含む。
【００４０】
処理バンク決定回路１８０は、ラインベースで入力／出力される際の画像データ１２２，１２２’の入力水平方向画素数情報１８２及び対応可能水平方向画素数設定情報１８４にもとづいて、前記バッファメモリの処理バンク数を決定又は変更する。
【００４１】
Ｒ／Ｗコントロール回路は入力データ１２２、１３２’のバッファメモリ１６０への書き込み、出力データ１２２’、１３２のバッファメモリ１６０からの読み出しを制御する回路であり、入力画像データ１２２，１３２’を、入力形式に従って前記バッファメモリに書き込む書き込み回路１７２と、変換後の出力形式（出力データ１２２’、１３２）に従って前記バッファメモリ１６０から画像データを読み出す読み出し回路１７４とを含む。
【００４２】
バッファメモリ１６０は、１画像分の入力画像データを記憶するのに必要な容量よりも小さい容量を有するように構成され、最低限入力される画像の水平方向画素数×ＭＣＵの垂直方向画素数×２の容量が必要である。
【００４３】
書き込み回路１７２は、バッファメモリ１６０の所定の書き込みスタートアドレスから入力データの書き込みを開始し、決定又は変更された前記処理バンク数に基づいてバッファメモリの最大書き込み範囲を判断し、書き込みアドレスが最大書き込み範囲に達したら、前記所定の書き込みスタートアドレスに戻るように書き込みアドレスを制御する回路を含む。
【００４４】
また読み出し回路１７４は、バッファメモリ１６０の所定の読み出しスタートアドレスから出力データの読み出しを開始し、決定又は変更された前記処理バンク数に基づいてバッファメモリの最大読み出し範囲を判断し、読み出しアドレスが最大読み出し範囲に達したら、前記所定の読み出しスタートアドレスに戻るように読み出しアドレスを制御する回路を含む。
【００４５】
またＲ／Ｗコントロール回路１７０は、水平方向画素数及び垂直方向画素数の少なくとも一方が圧縮処理単位ブロックの単位画素数の整数倍でない入力画像データを前記バッファメモリに書き込んで、圧縮処理単位ブロック内の有効入力画像データが無い部分については近傍の有効入力画像データの値で補完してブロックインターリーブ形式で出力する補完再配置処理部として機能する。
【００４６】
この場合入力画像データ有無判断回路１７６は、ラインベース形式で入力された画像データの水平方向画素数又は垂直方向画素数に基づき、出力する圧縮処理単位ブロック内の出力対象画素に対応した有効入力画像データが有るか否か判断する。
【００４７】
また読み出し回路１７４は、入力画像データ有と判断された場合にはブロックインターリーブ形式の順序に従って、前記バッファメモリから出力対象画素に対応する有効入力画像データを読み出して出力する。
【００４８】
データ補完回路１７８は、有効入力画像データ無しと判断された場合には出力対象画素の近傍の画素の有効入力画像データを前記バッファメモリから読み出して出力する。
【００４９】
またデータ補完回路１７８は、出力する圧縮処理単位ブロック内の出力対象画素の水平方向画素数を越えた部分については、同一水平方向ラインに存在する最後の有効入力画像データを出力するようにしてもよい。
【００５０】
またデータ補完回路１７８は、出力する圧縮処理単位ブロック内の出力対象画素の垂直方向画素数を越えた部分については、垂直方向に存在する最終ラインの有効入力画像データを出力するようにしてもよい。
【００５１】
またＲ／Ｗコントロール回路１７０は、ラインベースで入力される画素数をカウントする入力カウンタ１７１と、ブロックインターリーブ形式で出力される画素数をカウントする出力カウンタ１７９を設けるようにしてもよい。
【００５２】
また入力画像データ有無判断回路１７６は、出力カウンタ１７９と水平方向画素数及び垂直方向画素数の少なくとも一方に基づき、出力する圧縮処理単位ブロック内の出力対象画素に対応した有効入力画像データが有るか否か判断するようにしてもよい。
【００５３】
またＲ／Ｗコントロール回路１７０は、ＹＵＶフォーマット情報１９２に基づき入力画像データ及び出力画像データのフォーマットを判断するようにしてもよい。
【００５４】
また容量配分決定回路１９０は、入力される画像データ１２２，１３２’のＹＵＶフォーマット情報１９２に基づいて、バッファメモリ１６０のＹ成分格納領域とＵＶ成分格納領域の容量配分（スタートアドレスを変える）を決定する回路を含む。
【００５５】
また書き込み回路１７２は、前記容量配分に基づき前記所定の書き込みスタートアドレスを決定する回路を含む。
【００５６】
また読み出し回路１７４は、前記容量配分に基づき前記所定の読み出しスタートアドレスを決定する回路を含む。
【００５７】
図６（Ａ）（Ｂ）は、本実施の形態の処理の流れと入力データの有効タイミングについて説明するための図である。
【００５８】
ここで図６（Ａ）中のブロック矢印はデータの流れを示す。またブロック矢印内の数字はデータのビット幅を示す。またデータは８ビット（１バイト）を１データとする。
【００５９】
JPEG圧縮処理は８ライン（YUV4:2:0の場合のみ１６ライン）毎に処理可能である。
【００６０】
以下の文章でＡ〜Ｇは下記を意味する。
【００６１】
Ａ：撮像素子・信号処理回路５００
Ｂ：YUVデータバス幅変換回路５１０
Ｃ：YUVデータ分別・書込みアドレス発生器５２０
Ｄ：書込み読出し制御部５４０
Ｅ：読出しアドレス発生器５５０
Ｆ：JPEG圧縮処理部５６０
Ｇ：バッファメモリ（共有）５３０
【００６２】
ここにおいてＡとＢがＹＵＶモジュール（図３の１２０参照）に対応し、Ｃ，Ｄ，Ｅ、Ｇが画像データ再配置モジュール（図３の１５０参照）に対応し、Ｆが画像圧縮／伸長モジュール（図３の１３０参照）に対応する。
【００６３】
また水平方向画素数×JPEG圧縮処理可能なライン数のデータを１バンクと呼ぶことにする。
【００６４】
まずＡから１バイトまたは２バイトずつのYUVデータがラインベースで出力される。
【００６５】
次にＢはYUV4:4:4相当のデータ量を出力する。
【００６６】
次にＣはY・U・Vデータが各々４バイト蓄積される毎にGに書き込む（３２ビットメモリアクセス）が、Y・U・Vデータが同時に４バイト蓄積された場合の書込み優先順序はY、U、Vの順になる。
【００６７】
Ｃで蓄積されるデータは、Yは毎データ、U及びVはJPEG圧縮処理形式により、以下のように異なる。いずれもYのデータに対する数値である。
【００６８】
YUV4:4:4      毎データ
YUV4:2:2      ２データにつき１データ
YUV4:2:0      ２データにつき１データ（但し２ライン分を加算平均）
YUV4:1:1      ４データにつき１データ
【００６９】
次にＣはYデータとUデータ及びVデータを領域を区別してGに書き込む。ここでUデータ及びVデータは同じ領域の偶数アドレスと奇数アドレスに分けて書き込む。
【００７０】
次にＣはＧに１バンクのデータを書込む毎にＤに書込み完了を通知する。
【００７１】
次にＤはＣからの書込み完了通知を受けて、書込み完了バンク数をカウントする。
【００７２】
次にＥはYUVの各データをGから読出し、１バンクのデータを読出し完了毎にＤに通知する。
【００７３】
なおＧに水平方向画素数及び垂直方向画素数の少なくとも一方が圧縮処理単位ブロックの単位画素数の整数倍でない入力画像データを記憶されている場合には、圧縮処理単位ブロック内の有効入力画像データが無い部分については近傍の入力画像データの値で補完する処理を行う。
【００７４】
すなわち水平方向画素数又は垂直方向画素数に基づき、出力する圧縮処理単位ブロック内の出力対象画素に対応した有効入力画像データが有るか否か判断し、有効入力画像データ有と判断された場合にはブロックインターリーブ形式の順序に従って、前記バッファメモリから出力対象画素に対応する入力画像データを読み出し、有効入力画像データ無しと判断された場合には出力対象画素の近傍の画素の有効入力画像データを前記バッファメモリから読み出す。
【００７５】
次にＤはＥからの読出し完了通知を受けて、読出し完了バンク数をカウントする。
【００７６】
次にＤは書込み完了バンク数が読出し完了バンク数を超えている場合にのみＥに読出しを許可する。
【００７７】
次にＤは対応可能水平方向画素数および入力水平方向画素数を各々設定値として持つ。
【００７８】
次にＧは仕様（処理可能な水平方向画素数）を満たす容量を持つ。
【００７９】
次にＤはＧの容量と水平方向画素数により書込み可能バンク数を随時決定する。
【００８０】
次にＤは書込み完了バンク数が読出し完了バンク数を超えている値が書込み可能バンク数を超える場合はエラーを発生する。
【００８１】
次にＤはＧの容量に対し、処理可能バンク数を決定する。処理可能バンク数は入力画像データの水平方向画素数を２進数で表した際の桁数に応じて決定される。
【００８２】
次にＥはＦに対して、ラインベースではなくブロックインターリーブでのデータ転送を行う。
【００８３】
次にＥからＦへのデータ転送はMCU単位で行う。
【００８４】
図６（Ｂ）は毎データ有効であるＹデータに対し、Ｕデータ及びＶデータの有効であるタイミングを表している。
【００８５】
図７は、水平方向画素数及び垂直方向画素数の少なくとも一方が圧縮処理単位ブロックの単位画素数の整数倍でない入力画像データについて説明するための図である。
【００８６】
要補完領域５１０は、有効入力画像データが存在しない部分で補完が必要な領域である。この部分を補完して、MCU(0),MCU(1),…の順にMCU(m*n-1)までをJPEG圧縮処理部へ転送する。
【００８７】
ｍは入力水平方向画素数を水平方向処理単位画素数（図２０（Ａ）参照）で割った値である。ｎは垂直方向についてｍと同様の計算をした値である。
【００８８】
図８はMCU内でのブロックデータ転送順序について説明するための図である。
【００８９】
MCUはYデータ、Uデータ及びVデータで構成されており、ＹＵＶフォーマットによって異なる。図の８×８のブロックは６４バイトのデータである。各ブロックはY→U→Vの順に転送される。Yデータのブロックが複数の場合（YUV4:4:4以外）は図の矢印の順に転送される。Yデータのブロックに対しUデータ（及びVデータ）のブロックの大きさが大きくなっているのは、入力画像範囲に対してのデータ量が少ないことを示す。
【００９０】
図９は、ブロック内でのデータ転送順序について説明するための図である。８×８のブロック内での６４バイトのデータ転送順序は同図に示す番号順となっている。
【００９１】
図１０（Ａ）（Ｂ）は本実施の形態のデータ補完の一例について説明するための図である。
【００９２】
図１０（Ａ）はＭＣＵ内のＹ成分データのブロック構成で斜線部５３０，５４０、５５０，５６０はＹ成分データの最終ブロックを示す。
図１０（Ｂ）は、図１０（Ａ）のＹ成分データの最終ブロックにおける補完の一例について説明するための図である。すなわち８×８ブロック５７０は、最終ブロック５３０，５４０、５５０，５６０が入力画像データが無い部分５７４を有する場合を表している。
【００９３】
５７２は撮像素子からの有効入力画像データであり、斜線部５７４が対応する入力データ（撮像素子からの有効入力画像データ）がない部分である。斜線部５７４は画像圧縮モジュール（ＪＰＥＧ圧縮処理部）に転送される際に補完される部分である。番号は補完されるデータの画素番号であり、最端部の画素データの番号が繰り返されている様子を表している。
【００９４】
このように出力する８×８ブロック内５７０の出力対象画素の水平方向画素数を越えた部分５８２については、同一水平方向ラインに存在する最後の有効入力画像データ５８４を出力するように制御される。すなわち水平方向画素数を越えた部分５８２については、同一水平方向ラインに存在する最後の入力画像データ５８４をブロックの水平方向の端まで繰り返し出力する。
【００９５】
出力する８×８ブロック５７０内の出力対象画素の垂直方向画素数を越えた部分５８６については、垂直方向に存在する最終ライン５８８の有効入力画像データを出力するように制御される。すなわち垂直方向画素数を越えた部分５８６については、最後の垂直方向に存在する最終ライン５８８の画像データ５８８をブロックの垂直方向の端まで繰り返し出力する。
【００９６】
尚補完データが必要になる場合のＵ成分データ及びＶ成分データは（常に１ブロックで構成されるので）必ず、有効入力画像データが無い部分を有する８×８ブロックになる。
【００９７】
転送データの順序は図９と同じである。
【００９８】
図１１（Ａ）（Ｂ）は本実施の形態のデータ補完の他の例について説明するための図である。
【００９９】
図１１（Ａ）はＭＣＵ内のＹ成分データのブロック構成で斜線部６３０，６４０、６５０，６６０はＹ成分データの最終ブロックを示す。
【０１００】
図１１（Ｂ）は、図１１（Ａ）のＹ成分データの最終ブロック以外６４２、６５２、６６２における補完の一例について説明するための図である。すなわち８×８ブロック６７０は、最終ブロック以外６４２、６５２、６６２が入力画像データが無い部分６７４を有する場合を表している。
【０１０１】
６７２は撮像素子からの有効入力画像データであり、斜線部６７４が対応する入力データ（撮像素子からの有効入力画像データ）がない部分である。斜線部６７４は画像圧縮モジュール（ＪＰＥＧ圧縮処理部）に転送される際に補完される部分である。番号は補完されるデータの画素番号であり、最端部の画素データの番号が繰り返されている様子を表している。
【０１０２】
このように出力する８×８ブロック内６７０の出力対象画素の水平方向画素数を越えた部分６８２については、同一水平方向ラインに存在する最後の有効入力画像データ６８４を出力するように制御される。すなわち水平方向画素数を越えた部分６８２については、同一水平方向ラインに存在する最後の有効入力画像データ６８４をブロックの水平方向の端まで繰り返し出力する。
【０１０３】
出力する８×８ブロック６７０内の出力対象画素の垂直方向画素数を越えた部分６８６については、垂直方向に存在する最終ライン６８８の有効入力画像データを出力するように制御される。すなわち垂直方向画素数を越えた部分６８６については、最後の垂直方向に存在する最終ライン６８８の画像データ６８８をブロックの垂直方向の端まで繰り返し出力する。
【０１０４】
最終ブロック以外６４２、６５２、６６２が有効入力画像データが無い部分６７４を有する場合には、８×８の１ブロックの全てのデータが補完データとなる箇所が存在する。この場合は１ブロック内に最端部画素が存在しない為、本来データが書き込まれているアドレスにはデータが存在しない。
【０１０５】
以下はＹＵＶデータ形式が４２０の場合で、上記の状態になる場合を示す。（ＹＵＶデータ形式が４２２または４１１の場合は、４２０の水平方向に並ぶブロックについてのみ考える。）
【０１０６】
図１２（Ａ）〜（Ｄ）は本実施の形態のデータ補完の他の例について説明するための図である。
【０１０７】
図１２（Ａ）でブロックＹ０が図１１（Ｂ）の状態の場合（有効入力画像データが無い部分６７４を有する場合）の、ブロックＹ１は図１２（Ｂ）のデータで構成され（補完され）、ブロックＹ２は図１２（Ｃ）のデータで構成され（補完され）、ブロックＹ３は図１２（Ｄ）のデータで構成される（補完される）ことになる。
【０１０８】
図１３は本実施の形態の補完再配置回路におけるバッファメモリへの書き込み制御の動作について説明するための図である。
【０１０９】
ラインベースの画像データが入力されると（ステップＳ１０）、４バイト目であるか又は水平方向右端部画素であるか判断する（ステップＳ２０）。例えば入力カウンタと水平方向画素数に基づき判断するようにしても良い。
【０１１０】
４バイト目であるか又は水平方向右端部画素である場合にはバッファメモリに書き込む（ステップＳ３０）。
【０１１１】
そして書き込みアドレスが、水平方向右端部アドレスでない場合には、バンクエンドフラグを０にセットし、バッファメモリアドレスをインクリメントしてステップＳ１０に戻る（ステップＳ４０，Ｓ５３、Ｓ７０、Ｓ８０）。
【０１１２】
次に垂直方向ＭＣＵ単位アドレスであるか、又は１画面が終了したか判断し（ステップＳ５０）、該当する場合にはバンクエンドフラグを１にセットし（ステップＳ５１）、該当しない場合には、バンクエンドフラグを０にセットする（ステップＳ５２）。
【０１１３】
次に水平方向ＭＣＵ単位アドレスであるか否か判断し（ステップＳ６０）、該当する場合にはバッファメモリアドレスをインクリメントし（ステップＳ７０）、該当しない場合には、ＭＣＵ単位までバッファメモリアドレスをジャンプする（ステップＳ７５）。
【０１１４】
次にバンクエンドフラグが１であるかを判断し（ステップＳ８０）、該当する場合は書込みバンクカウンタをインクリメントし（ステップＳ９０）、該当しない場合はステップＳ１０に戻る。ここにおいてバッファメモリアドレスとは、バッファメモリへの次の書き込み位置を示すアドレスで、バンクエンドフラグとは、書込みアドレスがバンクの最終アドレスであるか否かを示すフラグである。
【０１１５】
図１４は本実施の形態の補完再配置回路におけるバッファメモリからの読み出し出力制御の動作について説明するための図である。
【０１１６】
まず書き込みバンク数のカウント値と読み出しバンク数のカウント値を比較し、書き込みバンク数＞読み出しバンクであればバッファメモリから１バンク分の画像データを読み出し、ブロックインターリーブ形式で出力する処理を行う（ステップＳ１１０、Ｓ１２０）。
【０１１７】
そして読み出しカウンタをインクリメントする（ステップＳ１３０）。
【０１１８】
図１５は本実施の形態の補完再配置回路におけるバッファメモリからの読み出し出力制御の動作の詳細な制御の一例について説明するための図であり、図１４のステップＳ１２０の具体的制御例である。
【０１１９】
まず出力対象ブロックが、補完対象領域の無い場合、もしくは補完対象領域が有り且つ４バイト全てが補完対象となるアドレスではない場合には、メモリ読み出しアドレス生成に対して特別な処理はしない。補完対象領域が有り且つ４バイト全てが補完対象となるアドレスである場合には、メモリ読み出しアドレスの生成に関して水平方向の補完の場合は水平方向アドレス成分を保持し、垂直方向の補完の場合には垂直方向アドレス成分を保持する（ステップＳ２１０〜Ｓ２６０）。
【０１２０】
そしてバッファメモリ読み出しアドレスを生成し、バッファメモリから４バイト単位でデータを読み出す（ステップＳ２６０、Ｓ２７０）。
【０１２１】
次に出力する４バイトのデータが全て補完対象領域でない場合には（ステップＳ２９０）出力データが補完領域かを判断し（ステップＳ３００）、該当する場合はバイト・ポインタを保持する（ステップＳ３１０）、該当しない場合はバイト・ポインタをインクリメントする（ステップＳ３２０）。
【０１２２】
そしてバイト・ポインタに従ってデータを出力し、出力バイトカウンタをインクリメントする（ステップＳ３３０）。
次に、出力バイト数が４バイトの整数倍になるまで、上記ステップＳ２９０〜Ｓ３２０を繰り返す（ステップＳ３３０）。
【０１２３】
バンクの最終データを読み出すまで上記ステップＳ２１０〜Ｓ３３０の処理を繰り返す（ステップＳ３４０）。
【０１２４】
図１６（Ａ）（Ｂ）（Ｃ）は本実施の形態の処理バンクについて説明するための図である。
【０１２５】
図１６（Ｃ）の２０に示すように画像データをブロックインターリーブ形式のデータの順序で出力するためには、ＭＣＵ２０−１、２０−２、・・・を構成する垂直方向の画素数が８画素（ＹＵＶ４２０では１６画素）であるため、ラインベースで８ライン分（ＹＵＶ４２０では１６ライン分）のデータが必要となる。
【０１２６】
従って図１６（Ａ）に示すように、ラインベースで入力された画像データ１０が図１６（Ｂ）に示すようにバッファメモリ１６０に８ライン分（バンク１（２００−１）分）貯まってから、次の８ライン分の入力データ（バンク２（２００−２））が書き込まれている最中に、図１６（Ｃ）に示すようにバンク１（２００−１）のデータをＭＣＵ２０−１、２０−２、・・・の順に読み出して外部に出力する。
【０１２７】
このように本実施の形態ではバンク２（２００−２）に書き込みが行われている間にバンク１（２００−１）の読みだしが平行して行われる為の最低限度である２バンク分の画像データ容量でバッファメモリを構成することができる。
【０１２８】
また入力データを一時記憶するためのバッファメモリの容量は、ユーザーの設定や設計によって予め決められている。このため入力画像データの水平方向画素数によって確保できるバンク数が異なってくる。
【０１２９】
バッファメモリを効率よく使用するためには、無駄な不使用領域を作らずにバッファメモリに可能なかぎりの入力データを記憶させることが好ましい。
【０１３０】
本実施の形態では入力画像データの水平方向画素数（及び対応可能水平方向画素数設定）に応じて処理バンク数を変更することによってそれを実現している。
【０１３１】
図１７は、本実施の形態の処理バンクの決定例について説明するための図である。
【０１３２】
２５０は、実際に画像データ再配置モジュールに入力／出力される画像データの１画像の入力水平方向画素数である。これは例えば図５の水平方向画素数として圧縮／伸長モジュールやＹＵＶモジュールやその他の設定レジスタから取得することができる。
【０１３３】
２６０は、対応可能水平方向画素数で、システムが予定している最大水平方向処理サイズ意味している。これは例えば図５の対応可能水平方向画素数として設定レジスタ等から取得することができる。
【０１３４】
２７０は処理バンク数で、画像データ再配置モジュールの処理バンク決定回路が決定する。
【０１３５】
この処理バンク数に基づいてバッファメモリの最大書き込み範囲が判断される。すなわち入力データは、先頭位置（所定の書き込みスタートアドレス）から決定された処理バンク数分だけ書き込まれると、再び先頭位置（所定の書き込みスタートアドレス）に戻り、また決定された処理バンク数分だけ書き込まれる処理が繰り返される事になる。
【０１３６】
またこの処理バンク数に基づいてバッファメモリの最大読み出し範囲が判断される。すなわち出力データは、先頭位置（所定の読み出しスタートアドレス）から決定された処理バンク数分だけ読み出されると、再び先頭位置（所定の読み出しスタートアドレス）に戻り、また決定された処理バンク数分だけ読み出される処理が繰り返される事になる。
【０１３７】
なお対応可能水平方向画素数２６０が予めシステムで固定されている場合には、対応可能水平方向画素数２５０のみに基づき処理バンク数２７０を決定するようにしても良い。
【０１３８】
図１８は、本実施の形態において、対応可能水平方向画素数により必要となるバッファメモリの容量について示した図である。
【０１３９】
１バンクのデータ数２８０は、YUV4:4:4,YUV4:2:2,YUV4:2:0,YUV4:1:1の全てに対応した場合のデータ数である。そしてバッファメモリの必要容量２９０は、最低でも「書込みバンク」と「読出しバンク」が必要な為、２バンク分のデータを格納できる容量になる。
【０１４０】
図１９は、本実施の形態の処理バンクと他の構成との比較例について説明するための図である。
【０１４１】
３１０は初期設定Ｇ０等で定義されたバッファメモリの全容量を示している。３２０に示すように条件Ｇ１（仕様上の最大水平方向画素数設定時）の際は２バンク（バンク０（３２２）、バンク１（３２４））構成で処理を行う。
【０１４２】
３３０と３４０は、それぞれ同一の条件Ｇ２とＧ３（いずれも実際の入力水平方向画素数Ｘが極小画素数の場合）における他の例におけるバッファメモリの使用法と本実施の形態におけるバッファメモリの使用法を示している。
【０１４３】
他の例３３０では、バッファメモリを「書込み中バンク」（バンク０（３３２））と「読出し中バンク」（バンク１（３３４））の常時２バンク構成としてバッファメモリを使用する。
【０１４４】
しかし本実施の形態では、３４０に示すようにバッファメモリを可能な限り使用し（バンク０（３４１）〜バンク７（３４８））、「書込み中バンク」、「書込み済・読出し可能バンク」、「読出し中バンク」の３種類の構成となる。
【０１４５】
図２０（Ａ）（Ｂ）は、本実施の形態における入力される画像データのＹＵＶフォーマット情報とバッファメモリのＹ成分格納領域とＵＶ成分格納領域の容量配分について説明するための図である。
【０１４６】
図２０（Ａ）の４１０は、ＹＵＶ画像データのフォーマットがＹＵＶ４４４の場合ブロックインターリーブ形式にする際の処理単位画素数は（水平方向×垂直方向）で８×８で、ＹＵＶ成分別の１画素当たりのデータ量がＹ：Ｕ：Ｖで１：１：１で、１画素当たりのデータ量が３バイト相当であることを示している。
【０１４７】
また４２０は、ＹＵＶ画像データのフォーマットがＹＵＶ４２２の場合ブロックインターリーブ形式にする際の処理単位画素数は（水平方向×垂直方向）で１６×８で、ＹＵＶ成分別の１画素当たりのデータ量がＹ：Ｕ：Ｖで１：０．５：０．５で、１画素当たりのデータ量が２バイト相当であることを示している。
【０１４８】
また４３０は、ＹＵＶ画像データのフォーマットがＹＵＶ４２０の場合ブロックインターリーブ形式にする際の処理単位画素数は（水平方向×垂直方向）で１６×１６で、ＹＵＶ成分別の１画素当たりのデータ量がＹ：Ｕ：Ｖで１：０．２５：０．２５で、１画素当たりのデータ量が１．５バイト相当であることを示している。
【０１４９】
また４４０は、ＹＵＶ画像データのフォーマットがＹＵＶ４１１の場合ブロックインターリーブ形式にする際の処理単位画素数は（水平方向×垂直方向）で３２×８で、ＹＵＶ成分別の１画素当たりのデータ量がＹ：Ｕ：Ｖで１：０．２５：０．２５で、１画素当たりのデータ量が１．５バイト相当であることを示している。
【０１５０】
図２０（Ｂ）の４５０は、ＹＵＶ４４４の場合のバッファメモリのＹ成分格納領域４５２とＵＶ成分格納領域４５４の容量配分について示している。同図に示すように、本実施の形態では、入力される画像データのＹＵＶフォーマット情報がＹＵＶ４４４であることを示している場合には、バッファメモリのＹ成分格納領域４５２とＵＶ成分格納領域４５４の容量配分を１：２と決定する。
【０１５１】
４６０は、ＹＵＶ４２２の場合のバッファメモリのＹ成分格納領域４６２とＵＶ成分格納領域４６４の容量配分について示している。同図に示すように、本実施の形態では、入力される画像データのＹＵＶフォーマット情報がＹＵＶ４２２であることを示している場合には、バッファメモリのＹ成分格納領域４６２とＵＶ成分格納領域４６４の容量配分を１：１と決定する。
【０１５２】
４７０は、ＹＵＶ４２０の場合のバッファメモリのＹ成分格納領域４７２とＵＶ成分格納領域４７４の容量配分について示している。同図に示すように、本実施の形態では、入力される画像データのＹＵＶフォーマット情報がＹＵＶ４２０であることを示している場合には、バッファメモリのＹ成分格納領域４７２とＵＶ成分格納領域４７４の容量配分を２：１と決定する。
【０１５３】
４８０は、ＹＵＶ４１１の場合のバッファメモリのＹ成分格納領域４８２とＵＶ成分格納領域４８４の容量配分について示している。同図に示すように、本実施の形態では、入力される画像データのＹＵＶフォーマット情報がＹＵＶ４１１であることを示している場合には、バッファメモリのＹ成分格納領域４８２とＵＶ成分格納領域４８４の容量配分を２：１と決定する。
【０１５４】
２．マイクロコンピュータ
図２１は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【０１５５】
本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＲＡＭコントローラ兼バスＩ／Ｆ５７０、割り込みコントローラ５８０、シリアルインターフェース５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置５６０、プリスケーラ５７０、ＭＭＵ７３０，画像デ処理回路７４０及びそれらを接続する汎用バス６８０、専用バス７３０等、各種ピン６９０等を含む。
【０１５６】
ＲＡＭ７２０は主記憶及びビデオメモリとして機能するＤＲＡＭを含む。また前記共有ＲＡＭとして機能するＤＲＡＭ又はＳＲＡＭを含む。
【０１５７】
画像処理回路７４０は、例えば図３又は図５で説明した構成を有する。
【０１５８】
３．電子機器
図２２に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。
【０１５９】
ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。
【０１６０】
音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。
【０１６１】
図２３（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。
【０１６２】
図２３（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。
【０１６３】
図２３（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。
【０１６４】
本実施の形態のマイクロコンピュータを図２３（Ａ）〜図２３（Ｃ）の電子機器に組みこむことにより、メモリ容量が少なくて低コストの電子機器を提供することができる。
【０１６５】
なお、本実施形態を利用できる電子機器としては、図２３（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。
【０１６６】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【０１６７】
【図１】入力画像データがラインベース（走査線型）である場合を示した図である。
【図２】入力画像データがブロックインターリーブ形式である場合を示した図である。
【図３】本実施の形態の画像処理装置の機能ブロック図の一例である。
【図４】図４（Ａ）（Ｂ）は画像データ再配置モジュールの入出力データについて説明するための図である。
【図５】本実施の形態の画像データ再配置モジュールの機能ブロック図である。
【図６】図６（Ａ）（Ｂ）は、本実施の形態の処理の流れについてと入力データの有効タイミングについて説明するための図である。
【図７】水平方向画素数及び垂直方向画素数の少なくとも一方が圧縮処理単位ブロックの単位画素数の整数倍でない入力画像データについて説明するための図である。
【図８】ＭＣＵ内でのブロックデータ転送順序について説明するための図である。
【図９】ブロック内でのデータ転送順序について説明するための図である。
【図１０】図１０（Ａ）（Ｂ）は本実施の形態のデータ補完の一例について説明するための図である。
【図１１】図１１（Ａ）（Ｂ）は本実施の形態のデータ補完の他の例について説明するための図である。
【図１２】図１２（Ａ）〜（Ｄ）は本実施の形態のデータ補完の他の例について説明するための図である。
【図１３】本実施の形態の補完再配置回路におけるバッファメモリへの書き込み制御の動作について説明するための図である。
【図１４】本実施の形態の補完再配置回路におけるバッファメモリからの読み出し出力制御の動作について説明するための図である。
【図１５】図１５（Ａ）（Ｂ）は、本実施の形態の処理の流れと入力データの有効タイミングについて説明するための図である。
【図１６】本実施の形態の処理バンクについて説明するための図である。
【図１７】本実施の形態の処理バンクの決定例について説明するための図である。
【図１８】本実施の形態において、対応可能水平方向画素数により必要となるバッファメモリの容量について示した図である。
【図１９】本実施の形態の処理バンクと他の構成との比較例について説明するための図である。
【図２０】図２０（Ａ）（Ｂ）は、本実施の形態における入力される画像データのＹＵＶフォーマット情報とバッファメモリのＹ成分格納領域とＵＶ成分格納領域の容量配分について説明するための図である。
【図２１】本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【図２２】マイクロコンピュータを含む電子機器のブロック図の一例を示す。
【図２３】図２３（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。
【符号の説明】
【０１６８】
１１０  リサイズモジュール、１２０  ＹＵＶモジュール、１３０  画像圧縮伸長モジュール、１４０  ＬＣＤコントローラ、１５０  画像データ再配置モジュール、１５２  補完再配置処理部、１６０  バッファメモリ、１７０  Ｒ／Ｗコントロール回路、１７１  入力カウンタ、１７２  書き込み回路、１７３  バンク最終アドレス演算回路、１７４  読み出し回路、１７６  有効入力画像データ有無判断回路、１７８  データ補完回路、１７９  出力カウンタ、１８０  処理バンク決定回路、１８２  入力画像水平方向画素数、１８４  対応可能水平方向画像設定情報、１９０  容量配分決定回路、１９２  ＹＵＶフォーマット情報、２００−１、２００−２  バンク、  ５１０  ＣＰＵ、５３０  ＬＣＤコントローラ、５４０  リセット回路、５５０  プログラマブルタイマ、５６０  リアルタイムクロック（ＲＴＣ）、５７０  ＤＲＡＭコントローラ兼バスＩ／Ｆ、５８０  割り込みコントローラ、５９０  シリアルインターフェース、６００  バスコントローラ、６１０  Ａ／Ｄ変換器、６２０  Ｄ／Ａ変換器、６３０  入力ポート、６４０  出力ポート、６５０  Ｉ／Ｏポート、６６０  クロック発生装置（ＰＬＬ）、６７０  プリスケーラ、６８０  汎用バス、６９０  各種ピン、７００  マイクロコンピュータ、７１０  ＲＯＭ、７２０  ＲＡＭ、７３０  ＭＭＵ、８００  電子機器、８５０  ＬＣＤ
【図１】
2005242138.tif 000003
【図２】
2005242138.tif 000004
【図３】
2005242138.tif 000005
【図４】
2005242138.tif 000006
【図５】
2005242138.tif 000007
【図６】
2005242138.tif 000008
【図７】
2005242138.tif 000009
【図８】
2005242138.tif 000010
【図９】
2005242138.tif 000011
【図１０】
2005242138.tif 000012
【図１１】
2005242138.tif 000013
【図１２】
2005242138.tif 000014
【図１３】
2005242138.tif 000015
【図１４】
2005242138.tif 000016
【図１５】
2005242138.tif 000017
【図１６】
2005242138.tif 000018
【図１７】
2005242138.tif 000019
【図１８】
2005242138.tif 000020
【図１９】
2005242138.tif 000021
【図２０】
2005242138.tif 000022
【図２１】
2005242138.tif 000023
【図２２】
2005242138.tif 000024
【図２３】
2005242138.tif 000025