(57)【要約】【課題】ＳｉＧｅを利用したトレンチキャパシタ及びその形成方法を提供する。【解決手段】シリコン基板上に第１層、第２層及び開口部を有するエッチングマスクを形成し、エッチングマスクを利用して、第２層及び第１層をエッチングすることによって、第１トレンチを形成した後、第１層を選択的に等方性エッチングして、第１層内に凹溝を形成し、凹溝を含んだ結果物上に絶縁膜を形成した後、絶縁膜を異方性ドライエッチングして、凹溝内に絶縁膜カラーを形成し、エッチングマスクを利用してシリコン基板をエッチングして、第１トレンチが延びた第２トレンチを形成し、エッチングマスクを除去した後、第２トレンチの外側を覆う埋め込み型プレートを形成し、第２トレンチの内壁に誘電膜を形成し、保存電極を形成するトレンチキャパシタの形成方法である。【選択図】図１１
2005286334.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に第１層及び第２層を順次に形成する段階と、
前記第２層上に開口部を有するエッチングマスクを形成する段階と、
前記エッチングマスクを利用して、前記第２層及び第１層をエッチングすることによって、第１トレンチを形成する段階と、
前記第１層を選択的に等方性エッチングして、前記第１層内に凹溝を形成する段階と、
前記凹溝を含んだ結果物上に絶縁膜を形成する段階と、
前記絶縁膜を異方性ドライエッチングして、前記凹溝内に絶縁膜カラーを形成する段階と、
前記エッチングマスクを利用して、前記シリコン基板をエッチングして、前記第１トレンチが延びた第２トレンチを形成する段階と、
前記エッチングマスクを除去する段階と、
前記第２トレンチの外側を覆う埋め込み型プレートを形成する段階と、
前記第２トレンチの内壁に誘電膜を形成する段階と、
前記第２トレンチ内に保存電極を形成する段階と、を含むことを特徴とするトレンチキャパシタの形成方法。
【請求項２】
前記第１層は、ＳｉＧｅ層であり、前記第２層は、Ｓｉ層であることを特徴とする請求項１に記載のトレンチキャパシタの形成方法。
【請求項３】
前記ＳｉＧｅ層及びＳｉ層は、エピタキシャル成長方法で形成することを特徴とする請求項２に記載のトレンチキャパシタの形成方法。
【請求項４】
前記ＳｉＧｅ層及び前記Ｓｉ層を形成する時に、ドーパントガスの量を調節して、原子層の単位でドーピング濃度を変えて調節して成長させることを特徴とする請求項２に記載のトレンチキャパシタの形成方法。
【請求項５】
前記エッチングマスクは、Ｓｉ、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＧｅ、Ａｌ２Ｏ３またはＴａ２Ｏ５の単一膜または複合膜で形成することを特徴とする請求項２に記載のトレンチキャパシタの形成方法。
【請求項６】
前記凹溝を形成する段階は、フッ素系、塩素系及びＨｅ、Ｏ２ガスなどを使用したドライエッチングで行うことを特徴とする請求項２に記載のトレンチキャパシタの形成方法。
【請求項７】
前記凹溝を形成する段階は、硝酸、酢酸及びフッ酸の混合液を使用した湿式エッチングで行うことを特徴とする請求項２に記載のトレンチキャパシタの形成方法。
【請求項８】
シリコン基板内に下部トレンチを形成する段階と、
前記下部トレンチの外側を覆う埋め込み型プレートを形成する段階と、
前記下部トレンチの内壁に誘電膜を形成する段階と、
前記下部トレンチ内に保存電極を形成する段階と、
前記保存電極を含んだ前記シリコン基板上に、第１層及び第２層を順次に形成する段階と、
前記第２層上に開口部を有するエッチングマスクを形成する段階と、
前記エッチングマスクを利用して、前記第２層及び第１層をエッチングすることによって、上部トレンチを形成する段階と、
前記第１層を選択的に等方性エッチングして、前記第１層内に凹溝を形成する段階と、
前記凹溝を含んだ結果物上に絶縁膜を形成する段階と、
前記絶縁膜を異方性ドライエッチングして、前記凹溝内に絶縁膜カラーを形成する段階と、
前記エッチングマスクを除去する段階と、を含むことを特徴とするトレンチキャパシタの形成方法。
【請求項９】
前記絶縁膜を形成する段階は、前記上部トレンチが埋め込まれない程度の厚さに絶縁膜を形成する段階を含むことを特徴とする請求項８に記載のトレンチキャパシタの形成方法。
【請求項１０】
前記絶縁膜を形成する段階は、前記上部トレンチが埋め込まれる程度の厚さに絶縁膜を形成する段階を含むことを特徴とする請求項８に記載のトレンチキャパシタの形成方法。
【請求項１１】
前記第１層は、ＳｉＧｅ層であり、前記第２層は、Ｓｉ層であることを特徴とする請求項８に記載のトレンチキャパシタの形成方法。
【請求項１２】
前記ＳｉＧｅ層及びＳｉ層は、エピタキシャル成長方法で形成することを特徴とする請求項１１に記載のトレンチキャパシタの形成方法。
【請求項１３】
前記ＳｉＧｅ層及び前記Ｓｉ層を形成する時に、ドーパントガスの量を調節して、原子層の単位でドーピング濃度を変えて調節して成長させることを特徴とする請求項１１に記載のトレンチキャパシタの形成方法。
【請求項１４】
前記エッチングマスクは、Ｓｉ、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＧｅ、Ａｌ２Ｏ３またはＴａ２Ｏ５の単一膜または複合膜で形成することを特徴とする請求項１１に記載のトレンチキャパシタの形成方法。
【請求項１５】
前記凹溝を形成する段階は、フッ素系、塩素系及びＨｅ、Ｏ２ガスなどを使用したドライエッチングで行うことを特徴とする請求項１１に記載のトレンチキャパシタの形成方法。
【請求項１６】
シリコン基板上に、第１導電型ドープトＳｉ層、ＳｉＧｅ層及び第２導電型ドープトＳｉ層を順次に形成する段階と、
前記第２導電型ドープトＳｉ層上に開口部を有するエッチングマスクを形成する段階と、
前記エッチングマスクを利用して、前記第２導電型ドープトＳｉ層及びＳｉＧｅ層をエッチングすることによって、第１トレンチを形成する段階と、
前記ＳｉＧｅ層を選択的に等方性エッチングして、前記ＳｉＧｅ層内に凹溝を形成する段階と、
前記凹溝を含んだ結果物上に絶縁膜を形成する段階と、
前記絶縁膜を異方性ドライエッチングして、前記凹溝内に絶縁膜カラーを形成する段階と、
前記エッチングマスクを利用して、前記第１導電型ドープトＳｉ層をエッチングして、前記第１トレンチが延びた形であり、外側に埋め込み型プレートが自動形成された第２トレンチを形成する段階と、
前記エッチングマスクを除去する段階と、
前記第２トレンチの内壁に誘電膜を形成する段階と、
前記第２トレンチ内に保存電極を形成する段階と、を含むことを特徴とするトレンチキャパシタの形成方法。
【請求項１７】
前記第１導電型ドープトＳｉ層と第２導電型ドープトＳｉ層とは、インシチュドープトＳｉ層で形成することを特徴とする請求項１６に記載のトレンチキャパシタの形成方法。
【請求項１８】
前記第２導電型ドープトＳｉ層は、Ｓｉ層を形成した後にイオン注入でドーピングして形成することを特徴とする請求項１６に記載のトレンチキャパシタの形成方法。
【請求項１９】
前記第１導電型は、Ｎ＋型であり、前記第２導電型は、Ｐ＋型であることを特徴とする請求項１６に記載のトレンチキャパシタの形成方法。
【請求項２０】
前記ＳｉＧｅ層及びＳｉ層は、エピタキシャル成長方法で形成することを特徴とする請求項１６に記載のトレンチキャパシタの形成方法。
【請求項２１】
前記ＳｉＧｅ層及び前記Ｓｉ層を形成する時に、ドーパントガスの量を調節して、原子層の単位でドーピング濃度を変えて調節して成長させることを特徴とする請求項１６に記載のトレンチキャパシタの形成方法。
【請求項２２】
前記ＳｉＧｅ層のＧｅ含量比は、２０％を超えないことを特徴とする請求項１６に記載のトレンチキャパシタの形成方法。
【請求項２３】
前記エッチングマスクは、Ｓｉ、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＧｅ、Ａｌ２Ｏ３またはＴａ２Ｏ５の単一膜または複合膜で形成することを特徴とする請求項１６に記載のトレンチキャパシタの形成方法。
【請求項２４】
前記凹溝を形成する段階は、フッ素系、塩素系及びＨｅ、Ｏ２ガスなどを使用したドライエッチングで行うことを特徴とする請求項１６に記載のトレンチキャパシタの形成方法。
【請求項２５】
前記凹溝を形成する段階は、硝酸、酢酸及びフッ酸の混合液を使用した湿式エッチングで行うことを特徴とする請求項１６に記載のトレンチキャパシタの形成方法。
【請求項２６】
前記絶縁膜は、ＡＬＤ、ＣＶＤ、ＰＥＡＬＤまたはＰＥＣＶＤ方法で蒸着するか、またはコーティング方法で形成することを特徴とする請求項１６に記載のトレンチキャパシタの形成方法。
【請求項２７】
前記絶縁膜を形成する段階は、前記第１トレンチが埋め込まれない程度の厚さに絶縁膜を形成する段階を含むことを特徴とする請求項１６に記載のトレンチキャパシタの形成方法。
【請求項２８】
前記絶縁膜を形成する段階は、前記第１トレンチが埋め込まれる程度の厚さに絶縁膜を形成する段階を含むことを特徴とする請求項１６に記載のトレンチキャパシタの形成方法。
【請求項２９】
順次に積層された第１層及び第２層を有するシリコン基板と、
前記第２層、第１層及びシリコン基板内に形成されたトレンチと、
前記トレンチの外側に前記第１層内に形成された凹溝と、
前記凹溝内に形成された絶縁膜カラーと、
前記シリコン基板内で前記トレンチの外側を覆う埋め込み型プレートと、
前記トレンチの内壁に形成された誘電膜と、
前記トレンチ内の保存電極と、を含むことを特徴とするトレンチキャパシタ。
【請求項３０】
前記絶縁膜カラーは、前記凹溝を完全に充填することを特徴とする請求項２９に記載のトレンチキャパシタ。
【請求項３１】
前記誘電膜と前記保存電極とが、前記シリコン基板の表面より高い上端を有することを特徴とする請求項２９に記載のトレンチキャパシタ。
【請求項３２】
前記誘電膜と前記保存電極とが、前記シリコン基板の表面と並んでいる上端を有することを特徴とする請求項２９に記載のトレンチキャパシタ。
【請求項３３】
前記第１層は、ＳｉＧｅ層であり、前記第２層は、Ｓｉ層であることを特徴とする請求項２９に記載のトレンチキャパシタ。
【請求項３４】
順次に積層された第１導電型ドープトＳｉ層、ＳｉＧｅ層及び第２導電型ドープトＳｉ層を有するシリコン基板と、
前記第２導電型ドープトＳｉ層、ＳｉＧｅ層及び第１導電型ドープトＳｉ層内に形成されたトレンチと、
前記トレンチの外側に前記ＳｉＧｅ層内に形成された凹溝と、
前記凹溝内に形成された絶縁膜カラーと、
前記トレンチの外側を覆う前記第１導電型ドープトＳｉ層からなる埋め込み型プレートと、
前記トレンチの内壁に形成された誘電膜と、
前記トレンチ内の保存電極と、を含むことを特徴とするトレンチキャパシタ。
【請求項３５】
前記絶縁膜カラーは、前記凹溝を完全に充填することを特徴とする請求項３４に記載のトレンチキャパシタ。
【請求項３６】
前記誘電膜と前記保存電極とが、前記第１導電型ドープトＳｉ層の表面より高い上端を有することを特徴とする請求項３４に記載のトレンチキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に係り、特に、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）セルに使用するためのトレンチキャパシタ及びその形成方法に関する。
【背景技術】
【０００２】
ＤＲＡＭセル装置には、シングルトランジスタのメモリセルが使われる。シングルトランジスタのメモリセルは、選択トランジスタとメモリキャパシタとを含む。メモリキャパシタには、情報が電荷の形態で保存され、その情報は、ワードラインを通じた読み取りトランジスタの制御によりビットラインを通じて読み取られうる。
【０００３】
電荷の確実な保存と読み取られた情報の区別可能性のために、メモリキャパシタは、高いキャパシタンスを有さねばならない。メモリ密度の向上によって、シングルトランジスタのメモリセルに必要な面積が減少し、これと共に、メモリキャパシタが形成されうる領域が狭くなっている。したがって、狭い面積でも高いキャパシタンスを確保できるメモリキャパシタの形成方法が要求されている。
【０００４】
一つの方法は、メモリキャパシタを基板内のトレンチ内に具現することである。トレンチキャパシタは、スタック型キャパシタと比較する時に、表面トポグラフィがより平坦であり、少ない数のフォトリソグラフィ工程で形成でき、小さいビットラインキャパシタンスを有すると周知されている。したがって、費用が節減され、低電力駆動が可能である。
【０００５】
図１は、一般的なトレンチキャパシタを含むＤＲＡＭの断面図である。このような通常的なトレンチキャパシタのＤＲＡＭセルは、例えば非特許文献１に掲載された自己整列埋め込み型ストラップを有したトレンチキャパシタのＤＲＡＭセルに開示されている。
【０００６】
基板１００は、Ｐ型ドーパントでドーピングされる。トレンチキャパシタ１６０は、基板１００の内部にエッチングされた深いトレンチを含み、トレンチの内部には、Ｎ型ドープトポリシリコン１６１が充填される。ドープトポリシリコン１６１は、キャパシタの上部電極（保存電極）のような役割を行う。Ｎ型ドーピングされた領域１６５は、トレンチの下部を覆い、下部電極のような役割を行う。ドーピングされた領域１６５は、埋め込み型プレートとも称する。誘電膜１６４は、埋め込み型プレート１６５及びドープトポリシリコン１６１を絶縁させる。埋め込みＮ型ウェル１７０は、Ｐ型ウェル１５１を基板１００から孤立させると共に、埋め込み型プレート１６５の間を連結する伝導ブリッジの役割を行う。
【０００７】
ＤＲＡＭセルは、また、トランジスタ１１０を含む。トランジスタ１１０は、ゲート１１２及び拡散領域１１３、１１４を含む。チャンネル１１７により分離される拡散領域は、リン（Ｐ）のようなＮ型ドーパントを注入して形成される。“ノード接合”とするノード拡散領域１２５がトレンチキャパシタ１６０をトランジスタ１１０にカップリングさせる。ノード拡散領域１２５は、埋め込み型ストラップ１６２を通じて、トレンチを充填するドープトポリシリコン１６１からドーパントを外方拡散させることによって形成される。
【０００８】
ゲートとビットラインとに適切な電圧を提供してトランジスタを活性化させることによって、トレンチキャパシタにアクセスする。一般的に、ゲートは、ワードラインを形成し、拡散領域１１３は、コンタクト１８３を通じてＤＲＡＭセルアレイ内のビットライン１８５にカップリングされる。ビットライン１８５は、層間絶縁膜１８９により拡散領域１１３から絶縁される。
【０００９】
ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）１８０が、他のセルまたは素子からＤＲＡＭを絶縁させるために提供される。図示したように、ワードライン１２０がトレンチの上部に形成され、ＳＴＩ １８０により絶縁される。ワードライン１２０は、“パッシングワードライン”と称する。
【００１０】
また、埋め込み型プレート１６５へのノード接合の漏れを防止するために、絶縁膜カラー１６８が使われる。漏れは、セルの維持時間を短縮させ、性能に逆効果を与えるリフレッシュ周波数を増加させるため、望ましくない。絶縁膜カラー１６８を形成する方法では、蒸着、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）などがある。
【００１１】
埋め込み型プレート１６５を形成する通常的な方法は、トレンチの下部を覆う基板１００領域の内部にドーパントを外方拡散させることを含む熱拡散、気相ドーピング、プラズマイマージョンイオン注入などが周知のものである。
【００１２】
従来の熱拡散方法でトレンチキャパシタの埋め込み型プレートを形成し、酸化膜蒸着方法でカラーを形成する方法が、図２Ａないし図２Ｄに示されている。まず、図２Ａに示したように、基板１上にパッド酸化膜２とハードマスク４とを形成する。次いで、ハードマスク４を利用してトレンチ６を形成する。
【００１３】
図２Ｂは、トレンチ６の内壁にＡＳＧ（Ａｒｓｅｎｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）のようなドーピングされた絶縁膜１２が形成されたことを示す。次に、トレンチ６の下部は、フォトレジスト１４で充填される。これにより、トレンチ６の上部のドーピングされた絶縁膜１２は、露出された状態となる。
【００１４】
トレンチ６の上部のドーピングされた絶縁膜１２の部分は、エッチングで除去する。これにより、トレンチ６の下部のみにドーピングされた絶縁膜１２ａが残る。次いで、ＴＥＯＳ（Ｔｅｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）のようなキャップ酸化膜をトレンチ６内に蒸着する。次いで、キャップ酸化膜をリセスさせ、フォトレジスト１４を露出させてカラー１６を形成する。そのような過程は、図２Ｃに示されている。
【００１５】
図２Ｄを参照して、図２Ｃのフォトレジスト１４を除去した後、基板１を熱工程に投入して、ドーピングされた絶縁膜１２内の不純物が基板１に拡散して拡散領域１８を形成する。この拡散領域１８が、埋め込み型プレートである。
【００１６】
続いて、図１のような構造を形成するための残りの工程を進める。そのような方法でトレンチキャパシタの形成工程を進めれば、カラー１６を形成し、埋め込み型プレート１８を形成するために、７段階以上の複雑な工程を経ねばならないという短所がある。そして、ＡＳＧは、ＴＥＯＳ及びＴＥＡＳ（Ｔｒｉｅｔｈｙｌａｒｓｅｎａｔｅ）またはＴＥＯＡ（Ｔｒｉｅｔｈｙｌｏｒｔｈｏａｃｅｔａｔｅ）のような有機前駆体で構成される。そのような前駆体は、基板欠陥による望ましくない基板の不均一を惹起するので、ＬＰＣＶＤ（Ｌｏｗ−Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）に適用し難い。また、比較的、高価である。
【００１７】
一方、従来の気相ドーピング、プラズマイマージョンイオン注入方法でトレンチキャパシタの埋め込み型プレートを形成し、ＬＯＣＯＳ法でカラーを形成する方法が、図３Ａないし図３Ｃに示されている。次いで、埋め込み型ストラップを形成する方法が、図３Ｄないし図３Ｆに示されている。
【００１８】
まず、図３Ａに示したように、基板２１上にパッド酸化膜２２とハードマスク２４とを形成する。次いで、ハードマスク２４を利用してトレンチ２６を形成する。トレンチ２６の内壁にシリコン窒化膜のような絶縁膜を形成した後、トレンチ２６の下部をフォトレジスト３４で充填する。次に、トレンチ２６の上部の絶縁膜部分をエッチングで除去する。これにより、トレンチ２６の下部のみに絶縁膜からなる酸化防止膜３２が残り、トレンチ２６の上部の内壁は、露出された状態となる。
【００１９】
次に、図３Ｂのように、図３Ａのフォトレジスト３４を除去した後、露出されたトレンチ２６の内壁を酸化させてＬＯＣＯＳ方式のカラー３６を形成する。
【００２０】
図３Ｃを参照して、酸化防止膜３２を除去する。この際、図３Ｂのトレンチ２６を拡張させて、下部幅がさらに広いトレンチ２６ａとなる。次いで、気相ドーピング或いはプラズマイマージョンイオン注入方法で、トレンチ２６ａの内壁に埋め込み型プレート３８を形成する。
【００２１】
次いで、図１と類似している構造を形成するための残りの工程を進める。気相ドーピング或いはプラズマイマージョンイオン注入方法は、熱拡散より単純な方法であるが、アスペクト比が大きいトレンチで、均一のドーピングプロファイル及び所望のレベル以上のドーピング濃度を維持するために、相当な努力が要求される。カラー３６の形成においても、蒸着とエッチングとを利用する図２Ｃの方法より単純な方法であるＬＯＣＯＳ方法を使用しても、６段階以上の工程が必要である。
【００２２】
そして、図３Ｄのように、誘電膜（図示せず）とドープトポリシリコン４０とを形成した後、キャパシタとトランジスタとを連結する埋め込み型ストラップ（図１の１６２参照）を形成せねばならないが、図３Ｅのように、カラー３６を一部分除去してカラーパターン３６ａを形成し、埋め込み型ストラップを形成する領域４２を露出させる工程が必要である。次いで、図３Ｆのように、埋め込み型ストラップ４４を形成する。
【００２３】
また、このような方法によれば、酸化防止膜３２が耐えることができるほど酸化工程を進めねばならないので、カラー３６の厚さが制限され、これにより、埋め込み型プレート３８と埋め込み型ストラップ４４との間の漏れ電流を十分に制御できないという短所がある。また、電気的接続のために、埋め込みＮ型ウェル（図１の１７０）を形成するための別途の工程が必要である。
【非特許文献１】ＩＥＤＭ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ）９３−６２７
【発明の開示】
【発明が解決しようとする課題】
【００２４】
本発明が解決しようとする課題は、絶縁膜カラーの厚さを十分に確保でき、より簡単な方法でトレンチキャパシタを形成する方法を提供するところにある。
【００２５】
本発明が解決しようとする他の課題は、絶縁膜カラーの厚さを十分に確保して、漏れ電流の防止特性に優れたトレンチキャパシタを提供するところにある。
【課題を解決するための手段】
【００２６】
前記課題を解決するための本発明によるトレンチキャパシタの形成方法の一態様では、シリコン基板上に第１層及び第２層を順次に形成した後、前記第２層上に開口部を有するエッチングマスクを形成する。前記エッチングマスクを利用して、前記第２層及び第１層をエッチングすることによって、第１トレンチを形成した後、前記第１層を選択的に等方性エッチングして、前記第１層内に凹溝を形成する。前記凹溝を含んだ結果物上に絶縁膜を形成した後、前記絶縁膜を異方性ドライエッチングして、前記凹溝内に絶縁膜カラーを形成する。前記エッチングマスクを利用して、前記シリコン基板をエッチングして、前記第１トレンチが延びた第２トレンチを形成する。前記エッチングマスクを除去した後、前記第２トレンチの外側を覆う埋め込み型プレートを形成する。前記第２トレンチの内壁に誘電膜を形成し、前記第２トレンチ内に保存電極を形成する。
【００２７】
前記課題を解決するための本発明によるトレンチキャパシタの形成方法の他の態様では、シリコン基板内に下部トレンチを形成した後、前記下部トレンチの外側を覆う埋め込み型プレートを形成する。前記下部トレンチの内壁に誘電膜を形成し、前記下部トレンチ内に保存電極を形成する。前記保存電極を含んだ前記シリコン基板上に、第１層及び第２層を順次に形成した後、前記第２層上に開口部を有するエッチングマスクを形成する。前記エッチングマスクを利用して、前記第２層及び第１層をエッチングすることによって、上部トレンチを形成した後、前記第１層を選択的に等方性エッチングして、前記第１層内に凹溝を形成する。前記凹溝を含んだ結果物上に絶縁膜を形成した後、前記絶縁膜を異方性ドライエッチングして、前記凹溝内に絶縁膜カラーを形成する。前記エッチングマスクを除去する。
【００２８】
前記課題を解決するための本発明によるトレンチキャパシタの形成方法のさらに他の態様では、シリコン基板上に第１導電型ドープトＳｉ層、ＳｉＧｅ層及び第２導電型ドープトＳｉ層を順次に形成する。前記第２導電型ドープトＳｉ層上に開口部を有するエッチングマスクを形成した後、前記エッチングマスクを利用して、前記第２導電型ドープトＳｉ層及びＳｉＧｅ層をエッチングすることによって、第１トレンチを形成する。前記ＳｉＧｅ層を選択的に等方性エッチングして、前記ＳｉＧｅ層内に凹溝を形成した後、前記凹溝を含んだ結果物上に絶縁膜を形成する。前記絶縁膜を異方性ドライエッチングして、前記凹溝内に絶縁膜カラーを形成した後、前記エッチングマスクを利用して、前記第１導電型ドープトＳｉ層をエッチングして、前記第１トレンチが延びた形であり、外側に埋め込み型プレートが自動形成された第２トレンチを形成する。前記エッチングマスクを除去した後、前記第２トレンチの内壁に誘電膜を形成し、前記第２トレンチ内に保存電極を形成する。
【００２９】
前記他の課題を解決するための本発明によるトレンチキャパシタの一態様は、順次に積層された第１層及び第２層を有するシリコン基板と、前記第２層、第１層及びシリコン基板内に形成されたトレンチと、を含む。前記トレンチの外側に前記第１層内に凹溝が形成されており、前記凹溝内に絶縁膜カラーが形成されている。前記シリコン基板内で、前記トレンチの外側を覆う埋め込み型プレートを含み、前記トレンチの内壁には誘電膜を、前記トレンチ内には保存電極を含む。
【００３０】
前記他の課題を解決するための本発明によるトレンチキャパシタの他の態様は、順次に積層された第１導電型ドープトＳｉ層、ＳｉＧｅ層及び第２導電型ドープトＳｉ層を有するシリコン基板と、前記第２導電型ドープトＳｉ層、ＳｉＧｅ層及び第１導電型ドープトＳｉ層内に形成されたトレンチと、を含む。前記トレンチの外側に前記ＳｉＧｅ層内には、凹溝が形成されており、前記凹溝内には、絶縁膜カラーが形成されている。前記トレンチの外側を覆う前記第１導電型ドープトＳｉ層は、埋め込み型プレートとなる。前記トレンチの内壁には誘電膜が、前記トレンチ内には保存電極が含まれる。
【発明の効果】
【００３１】
従来には、ＬＯＣＯＳ等で絶縁膜カラーを形成することによって、絶縁膜カラーの厚さを十分に確保できず、漏れ電流を防止できないという短所があり、埋め込み型ストラップを形成するために、絶縁膜カラーの上端を除去する別途の工程が追加されて工程が複雑であった。しかし、本発明によれば、ＳｉＧｅ層のエッチング選択比を利用して凹溝の深さを調節することによって、凹溝に形成される絶縁膜カラーの厚さを調節できるので、漏れ電流の防止特性が優秀になる。また、絶縁膜カラーを所望の部位に形成でき、絶縁膜カラーの形成後、埋め込み型ストラップを作るための領域を別に除去する必要がないので、工程を単純化させうる。
【００３２】
また、トレンチの形成と共に、埋め込み型プレートを形成する方法によれば、より簡単な方法でトレンチキャパシタを形成できる。工程が単純であるので、時間と費用とを節減できる。また、トランジスタをエピタキシャル成長させたシリコン上に形成できるので、さらに良好な電気的特性を得ることができる。また、シリコン基板上にＮ＋ドープトＳｉ層をエピタキシャル成長させてトレンチを形成すれば、埋め込み型プレート及び埋め込みＮ＋ウェルを別に形成しなくてもよいので、工程をさらに単純化させうる。
【発明を実施するための最良の形態】
【００３３】
以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。しかし、本発明の実施例は、多様な形態に変形でき、本発明の範囲が下述する実施例によって限定されるものと解釈されてはならず、このような実施例は、当業者に本発明をより完全に説明するために提供されるものである。したがって、図面での要素の形状などは、より明確な説明を強調するために誇張されたものであり、図面上で同じ符号で表示された要素は、同じ要素を意味する。
【００３４】
（第１実施例）
図４ないし図１１は、本発明の第１実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【００３５】
まず、図４を参照して、シリコン基板２００上に、ＳｉＧｅ層２０５及びＳｉ層２１０を順次に形成する。次いで、Ｓｉ層２１０上に、開口部２１５を有するエッチングマスク２２０を形成する。
【００３６】
ここで、ＳｉＧｅ層２０５及びＳｉ層２１０は、エピタキシャル成長方法で形成することが望ましい。ＳｉＧｅ層２０５は、ＳｉＧｅ層２０５に含まれたゲルマニウム（Ｇｅ）の含量によって、Ｓｉ層２１０とのエッチング選択比を有する。即ち、ＳｉＧｅ層２０５に含まれたＧｅの比が高いほど、エッチングが促進される。制御されたエッチングを進めるためには、ＳｉＧｅ層２０５のＧｅ含量比が２０％を超えないように形成することが望ましい。Ｓｉ層２１０は、トランジスタの導電型によって、Ｐ＋またはＮ＋ドープトＳｉ層で形成できる。このために、Ｐ＋ドープトＳｉ層は、ホウ素（Ｂ）のようなドーパントを利用したインシチュドープトＳｉ層で、Ｎ＋ドープトＳｉ層は、ヒ素（Ａｓ）のようなドーパントを利用したインシチュドープトＳｉ層で形成できる。この際、ＳｉＧｅ層２０５及びＳｉ層２１０を形成する時に、ドーパントガスの量を調節して、原子層の単位でドーピング濃度を変えて調節して成長させうる。代りに、Ｐ＋またはＮ＋ドープトＳｉ層からなるＳｉ層２１０は、Ｓｉ層を形成した後にイオン注入でドーピングして形成できる。
【００３７】
エッチングマスク２２０は、Ｓｉ、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＧｅ、Ａｌ２Ｏ３またはＴａ２Ｏ５の単一膜または複合膜で形成できる。但し、このようなエッチングマスク２２０及びＳｉ層２１０に対して、ＳｉＧｅ層２０５がエッチング選択比を有することができる場合になるように組み合わせねばならない。
【００３８】
図５を参照して、エッチングマスク２２０を利用してＳｉ層２１０及びＳｉＧｅ層２０５をエッチングすることによって、第１トレンチ２２５を形成する。Ｓｉ層２１０及びＳｉＧｅ層２０５をエッチングする時には、異方性特性に優れたドライエッチングによって行われうる。
【００３９】
次に、図６を参照して、ＳｉＧｅ層２０５を選択的に等方性エッチングして、ＳｉＧｅ層２０５内に凹溝２３０を形成する。凹溝２３０を形成する時には、シリコン基板２００、Ｓｉ層２１０及びエッチングマスク２２０に対して、ＳｉＧｅ層２０５を選択的にエッチングできる方法によって行われる。例えば、フッ素系、塩素系及びＨｅ、Ｏ２ガスなどを使用したドライエッチングによって行われる。この際、ガスの直進性を低下させれば、等方性に近くエッチングできる。代りに、硝酸、酢酸及びフッ酸の混合液を使用した湿式エッチングによって行われうる。このようなエッチング方法による時に、ＳｉＧｅ層２０５は、Ｓｉ、ＳｉＯ２、Ｓｉ３Ｎ４に対してのエッチング選択比を有しているので、エッチングマスク２２０として主に使われるＳｉＯ２、Ｓｉ３Ｎ４、シリコン基板２００に損傷を与えず、ＳｉＧｅ層２０５のみ選択的に除去できるという長所がある。
【００４０】
図７に示したように、凹溝２３０を含んだ結果物上に絶縁膜２３５を形成する。絶縁膜２３５は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）またはＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法で蒸着するか、またはコーティング法で形成でき、例えば、シリコン酸化膜で形成する。段差塗布性を高めて、凹溝２３０内に絶縁膜２３５を形成させることが望ましい。図７には、絶縁膜２３５が第１トレンチ２２５を完全に埋め込ませる程度の厚さに形成する例を挙げたが、絶縁膜２３５は、第１トレンチ２２５を埋め込ませない程度の厚さに形成できる。
【００４１】
図８を参照して、図７の絶縁膜２３５を異方性ドライエッチングして、凹溝２３０内に絶縁膜カラー２３５ａを形成する。図７の段階で、ＳｉＧｅ層２０５のエッチング量を調節して凹溝２３０の深さを調節すれば、凹溝２３０内に形成される絶縁膜カラー２３５ａの厚さを調節できる。したがって、凹溝２３０の深さを深くすることによって、十分な厚さの絶縁膜カラー２３５ａを形成することが可能になるので、従来の埋め込み型プレートと埋め込み型ストラップとの間の漏れ電流を減少させうる。若し、図７の段階で、絶縁膜２３５が第１トレンチ２２５を埋め込ませない程度の厚さに形成する場合の絶縁膜カラー２３５ｂの形態は、図９のようである。
【００４２】
図１０を参照して、エッチングマスク（図８の２２０）を利用してシリコン基板２００をエッチングして、第１トレンチ（図８の２２５）が延びた第２トレンチ２２５’を形成する。次いで、エッチングマスク２２０を除去する。
【００４３】
次いで、第２トレンチ２２５’の外側を覆う埋め込み型プレート２４０を形成する。埋め込み型プレート２４０は、熱拡散、気相ドーピング、プラズマイマージョンイオン注入などの方法で形成できる。次いで、第２トレンチ２２５’の内壁に誘電膜２４５を形成し、第２トレンチ２２５’内に保存電極２５０を形成する。誘電膜２４５と保存電極２５０とをリセスさせる段階をさらに行うこともある。例えば、誘電膜２４５と保存電極２５０の上端が、絶縁膜カラー２３５ａの上面と並ぶまでリセスさせうる。このようにして、埋め込み型プレート２４０、誘電膜２４５及び保存電極２５０からなるトレンチキャパシタＣ１が完成される。保存電極２５０は、タングステンシリサイド、タングステン、タングステン窒化物、ルテニウム、ルテニウム酸化物、イリジウム、イリジウム酸化物でありえる。後続的に、埋め込み型Ｎ＋ウェル２５５を形成し、埋め込み型ストラップ２６０を形成できる。この時の断面が、図１１に示されている。
【００４４】
従来の方法による場合、図３Ｅのように、埋め込み型ストラップを形成する領域４２でカラー（図３Ｄの３６）を除去する工程が別に必要である。しかし、本発明を利用して絶縁膜カラー２３５ａを形成する場合には、絶縁膜カラー２３５ａが素子の上端面（この場合、Ｓｉ層２１０）の部分からある程度離れた領域に形成されているため、埋め込み型ストラップ２６０の形成領域を別に除去する必要がないので、工程の単純化が可能である。
【００４５】
以上のような方法で形成されたトレンチキャパシタは、順次に積層されたＳｉＧｅ層２０５及びＳｉ層２１０を有するシリコン基板２００と、Ｓｉ層２１０、ＳｉＧｅ層２０５及びシリコン基板２００内に形成されたトレンチ（図１０の２２５’）とを含む。トレンチ２２５’の外側にＳｉＧｅ層２０５内に凹溝（図８の２３０）が形成されており、凹溝２３０内に絶縁膜カラー２３５ａが形成されている。シリコン基板２００内には、トレンチ２２５’の外側を覆う埋め込み型プレート２４０を含み、トレンチ２２５’の内壁には誘電膜２４５を、トレンチ２２５’内には保存電極２５０を含む。誘電膜２４５と保存電極２５０とが、シリコン基板２００の表面より高い上端を有する。
【００４６】
このようなトレンチキャパシタは、絶縁膜カラー２３５ａが従来より厚くなることが可能なので、漏れ電流の防止特性に優れている。
【００４７】
一方、図示していない後続工程では、Ｓｉ層２１０上にトランジスタを形成し、埋め込み型ストラップ２６０を利用して、トランジスタのソース／ドレインと保存電極２５０とを電気的に連結させるノード拡散領域を形成する。Ｓｉ層２１０をエピタキシャル層で形成する場合、結晶品質が優秀なエピタキシャル層上にトランジスタを形成できるので、トランジスタの特性が改善されるという長所がさらにある。
【００４８】
（第２実施例）
図１２ないし図１７は、本発明の第２実施例によってトレンチキャパシタを形成する方法を示す断面図である。本実施例は、第１実施例と異なり、トレンチキャパシタをまず形成した後に、絶縁膜カラーを形成する。本実施例で特別に言及しない事項は、第１実施例の対応事項をそのまま援用できる。
【００４９】
図１２を参照すれば、シリコン基板３００内に下部トレンチ３０５を形成した後、下部トレンチ３０５の外側を覆う埋め込み型プレート３１０を形成する。埋め込み型プレート３１０は、熱拡散、気相ドーピング、プラズマイマージョンイオン注入などの方法で形成できる。下部トレンチ３０５の内壁に誘電膜３１５を形成し、下部トレンチ３０５内に保存電極３２０を形成して、トレンチキャパシタＣ２を形成する。付加的に、埋め込み型Ｎ＋ウェル３２２を形成する。保存電極３２０を含んだシリコン基板３００上に、ＳｉＧｅ層３２５及びＳｉ層３３０を順次に形成した後、Ｓｉ層３３０上に開口部３３５を有するエッチングマスク３４０を形成する。
【００５０】
図１３を参照して、エッチングマスク３４０を利用して、Ｓｉ層３３０及びＳｉＧｅ層３２５をエッチングすることによって、上部トレンチ３４５を形成する。
【００５１】
図１４を参照して、ＳｉＧｅ層３２５を選択的に等方性エッチングして、ＳｉＧｅ層３２５内に凹溝３５０を形成する。
【００５２】
図１５を参照すれば、凹溝３５０を含んだ結果物上に絶縁膜３５５を形成する。絶縁膜３５５は、上部トレンチ３４５が埋め込まれない程度の厚さに形成するか、または上部トレンチ３４５が埋め込まれる程度の厚さに形成する。
【００５３】
図１６に示したように、絶縁膜３５５を異方性ドライエッチングして、凹溝３５０内に絶縁膜カラー３５５ａを形成する。
【００５４】
図１７のように、エッチングマスク３４０を除去する。
【００５５】
このように形成されるトレンチキャパシタは、誘電膜３１５と保存電極３２０とが、シリコン基板３００の表面と並んでいる上端を有する。
【００５６】
（第３実施例）
図１８ないし図２４は、本発明の第３実施例によってトレンチキャパシタを形成する方法を示す断面図である。本実施例は、トレンチキャパシタの埋め込み型プレートを形成する方法のみが第１実施例と異なる。本実施例で特別に言及しない事項は、第１実施例の対応事項をそのまま援用できる。そして、以下の実施例において、第１導電型はＮ＋型であり、第２導電型はＰ＋型である。しかし、これと逆に、第１導電型がＰ＋型であり、第２導電型がＮ＋型であることもある。
【００５７】
図１８を参照して、シリコン基板４００上に第１導電型、即ちＮ＋ドープトＳｉ層４０５、ＳｉＧｅ層４１０、及び第２導電型、即ちＰ＋ドープトＳｉ層４１５を順次に形成する。Ｎ＋ドープトＳｉ層４０５、ＳｉＧｅ層４１０及びＰ＋ドープトＳｉ層４１５は、エピタキシャル成長方法で形成することが望ましい。次いで、Ｐ＋ドープトＳｉ層４１５上に、開口部４２０を有するエッチングマスク４２５を形成する。
【００５８】
図１９を参照すれば、エッチングマスク４２５を利用して、Ｐ＋ドープトＳｉ層４１５及びＳｉＧｅ層４１０をエッチングすることによって、第１トレンチ４３０を形成する。
【００５９】
図２０を参照すれば、ＳｉＧｅ層４１０を選択的に等方性エッチングして、ＳｉＧｅ層４１０内に凹溝４３５を形成する。
【００６０】
図２１を参照すれば、凹溝４３５を含んだ結果物上に絶縁膜４４０を形成する。
【００６１】
図２２を参照すれば、絶縁膜４４０を異方性ドライエッチングして、凹溝４３５内に絶縁膜カラー４４０ａを形成する。
【００６２】
エッチングマスク４２５を利用してＮ＋ドープトＳｉ層４０５をエッチングして、第１トレンチ（図２２の４３０）が延びた形である第２トレンチ４３０’を形成する。エッチングマスク４２５まで除去した後の状態が、図２３である。この際、第２トレンチ４３０’の内壁に露出されているＮ＋ドープトＳｉ層４０５は、従来のように、熱拡散やイオン注入などでドーピングする必要なしに、それ自体が埋め込み型プレートとなる。
【００６３】
図２４のように、後続的に、第２トレンチ４３０’の内壁に誘電膜４４５を形成し、第２トレンチ４３０’内に保存電極４５０を形成する。誘電膜４４５と保存電極４５０とをリセスさせる段階をさらに行える。例えば、誘電膜４４５と保存電極４５０の上端が、絶縁膜カラー４４０ａの上面と並んでいるまでリセスさせうる。このようにして、埋め込み型プレート（Ｎ＋ドープトＳｉ層４０５）、誘電膜４４５及び保存電極４５０からなるトレンチキャパシタＣ３が完成される。後続的に、埋め込み型ストラップ４６０を形成できる。
【００６４】
本実施例による場合、第１実施例の長所に加えて、第２トレンチ４３０’のエッチング後に、埋め込み型プレートの形成のためのドーピング及びイオン注入工程を省略できるので、工程がさらに単純化されるという長所がある。Ｎ＋ドープトＳｉ層４０５とＰ＋ドープトＳｉ層４１５とをエピタキシャル成長させることによって、埋め込み型プレート及び埋め込み型ウェルを別に形成しなくてもよいので、工程を単純化させうるという長所がある。
【００６５】
以上のような方法で形成されたトレンチキャパシタは、順次に積層されたＮ＋ドープトＳｉ層４０５、ＳｉＧｅ層４１０及びＰ＋ドープトＳｉ層４１５を有するシリコン基板４００と、Ｐ＋ドープトＳｉ層４１５、ＳｉＧｅ層４１０及びＮ＋ドープトＳｉ層４０５内に形成されたトレンチ（図２３の４３０’）とを含む。トレンチ４３０’の外側にＳｉＧｅ層４１０内には、凹溝４３５が形成されており、凹溝４３５内には、絶縁膜カラー４４０ａが形成されている。トレンチ４３０’の外側を覆うＮ＋ドープトＳｉ層４０５は、埋め込み型プレートとなる。トレンチ４３０’の内壁には誘電膜４４５が、トレンチ４３０’内には保存電極４５０が含まれる。誘電膜４４５と保存電極４５０とが、Ｎ＋ドープトＳｉ層４０５の表面より高い上端を有する。
【００６６】
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は、前記実施例に限定されず、本発明の技術的思想内で、当業者によって多様な変形が可能であるということは明白である。
【産業上の利用可能性】
【００６７】
優れた特性のトレンチキャパシタを単純な工程で製造して、ＤＲＡＭに利用できる。
【図面の簡単な説明】
【００６８】
【図１】一般的なトレンチキャパシタを含むＤＲＡＭの断面図である。
【図２Ａ】従来の熱拡散方法でトレンチキャパシタの埋め込み型プレートを形成する方法を示す断面図である。
【図２Ｂ】従来の熱拡散方法でトレンチキャパシタの埋め込み型プレートを形成する方法を示す断面図である。
【図２Ｃ】従来の熱拡散方法でトレンチキャパシタの埋め込み型プレートを形成する方法を示す断面図である。
【図２Ｄ】従来の熱拡散方法でトレンチキャパシタの埋め込み型プレートを形成する方法を示す断面図である。
【図３Ａ】従来の気相ドーピング或いはプラズマイマージョンイオン注入方法でトレンチキャパシタの埋め込み型プレートを形成する方法を示す断面図である。
【図３Ｂ】従来の気相ドーピング或いはプラズマイマージョンイオン注入方法でトレンチキャパシタの埋め込み型プレートを形成する方法を示す断面図である。
【図３Ｃ】従来の気相ドーピング或いはプラズマイマージョンイオン注入方法でトレンチキャパシタの埋め込み型プレートを形成する方法を示す断面図である。
【図３Ｄ】従来の埋め込み型ストラップを形成する方法を示す断面図である。
【図３Ｅ】従来の埋め込み型ストラップを形成する方法を示す断面図である。
【図３Ｆ】従来の埋め込み型ストラップを形成する方法を示す断面図である。
【図４】本発明の一実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図５】本発明の一実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図６】本発明の一実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図７】本発明の一実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図８】本発明の一実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図９】本発明の一実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図１０】本発明の一実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図１１】本発明の一実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図１２】本発明の他の実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図１３】本発明の他の実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図１４】本発明の他の実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図１５】本発明の他の実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図１６】本発明の他の実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図１７】本発明の他の実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図１８】本発明のさらに他の実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図１９】本発明のさらに他の実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図２０】本発明のさらに他の実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図２１】本発明のさらに他の実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図２２】本発明のさらに他の実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図２３】本発明のさらに他の実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【図２４】本発明のさらに他の実施例によってトレンチキャパシタを形成する方法を示す断面図である。
【符号の説明】
【００６９】
２００    シリコン基板
２０５    ＳｉＧｅ層
２１０    Ｓｉ層
２３５ａ    絶縁膜カラー
２４０    埋め込み型プレート
２４５    誘電膜
２５０    保存電極
２５５    埋め込み型Ｎ＋ウェル
２６０    埋め込み型ストラップ
【図１】
2005286334.tif 000003
【図２Ａ】
2005286334.tif 000004
【図２Ｂ】
2005286334.tif 000005
【図２Ｃ】
2005286334.tif 000006
【図２Ｄ】
2005286334.tif 000007
【図３Ａ】
2005286334.tif 000008
【図３Ｂ】
2005286334.tif 000009
【図３Ｃ】
2005286334.tif 000010
【図３Ｄ】
2005286334.tif 000011
【図３Ｅ】
2005286334.tif 000012
【図３Ｆ】
2005286334.tif 000013
【図４】
2005286334.tif 000014
【図５】
2005286334.tif 000015
【図６】
2005286334.tif 000016
【図７】
2005286334.tif 000017
【図８】
2005286334.tif 000018
【図９】
2005286334.tif 000019
【図１０】
2005286334.tif 000020
【図１１】
2005286334.tif 000021
【図１２】
2005286334.tif 000022
【図１３】
2005286334.tif 000023
【図１４】
2005286334.tif 000024
【図１５】
2005286334.tif 000025
【図１６】
2005286334.tif 000026
【図１７】
2005286334.tif 000027
【図１８】
2005286334.tif 000028
【図１９】
2005286334.tif 000029
【図２０】
2005286334.tif 000030
【図２１】
2005286334.tif 000031
【図２２】
2005286334.tif 000032
【図２３】
2005286334.tif 000033
【図２４】
2005286334.tif 000034