(57)【要約】【課題】めっき装置内における半導体基板の表面へのパーティクル付着を防止するための、半導体装置の製造方法を提供する。【解決手段】半導体基板１０１の表面及び裏面の最外周から所望の距離までＴｉＮ密着層１０７（ａ）、１０７（ｂ）を成膜する。さらに、半導体基板の表面のＴｉＮ密着層１０７（ａ）上に、銅シード層１０３を成膜する。次に、電流印加電極１０４を半導体基板の裏面のＴｉＮ密着層１０７（ｂ）と接続し、めっき処理を行う。これにより、半導体基板の表面には電極の接触は無くなり、半導体基板の表面へのパーティクル付着を防止することができる。【選択図】図１
2005171314.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面と裏面の外周部とに密着層を堆積する工程と、
前記半導体基板の表面全体にシード層を堆積する工程と、
前記シード層上に金属膜を電解めっきにより成膜する工程とを備え、
前記金属膜を成膜する工程は、前記半導体基板の裏面の前記密着層から電流を印加して前記電解めっきを行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記密着層はＭＯＣＶＤ法を用いて成膜されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記密着層を成膜する工程において、材料ガスを前記半導体基板の側面からも供給することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記金属膜を成膜する工程において、コンタクトシールを前記シード層上に設置することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記シード層と前記金属膜は銅からなることを特徴とする請求項１〜４の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にめっき装置内における半導体基板の表面へのパーティクル付着を防止する方法に関する。
【背景技術】
【０００２】
近年、半導体製造において、配線材料には従来のアルミ（Ａｌ）に変わって銅（Ｃｕ）が用いられ、その成膜方法は電解めっきが広く用いられている。電解めっきを行う際には、半導体基板の表面にバリア層及び銅シード層をＰＶＤ（Physical Vapor Deposition）により成膜して、その銅シード層から電流を印加して電解めっき処理を行うのが一般的となっている（例えば、特許文献１参照）。
【特許文献１】特開平３−５４８２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、上述の従来方法では、カソード側の電極を半導体基板の表面のエッジからとっているため、電流印加電極と半導体基板との接触により、半導体基板やバリア層及び銅シード層が削られてパーティクルとなり半導体基板の表面上に付着する問題がある。
【０００４】
図３はこのパーティクル発生のメカニズムを示すものである。図３に示すように、銅シード層を通じて電極をとるため、銅シード層１０３と電流印加電極１０４が接続していて、めっき液１０９との接液時にコンタクトシール１０６から電流印加電極１０４へのめっき液の進入を防ぐために半導体基板は抑えつけられている。そのために、電流印加電極１０４が銅シード層１０３やバリア層１０２及び半導体基板１０１を削り、それらがパーティクル１０５となり発生するという問題がある。
【０００５】
本発明は、上記従来の問題点を解決するものであり、半導体基板の表面からのパーティクル発生を抑制し、半導体基板の表面のパーティクル付着を防止することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するため、本発明に係る半導体装置の製造方法は、半導体基板の表面と裏面の外周部とに密着層を堆積する工程と、半導体基板の表面全体にシード層を堆積する工程と、シード層上に金属膜を電解めっきにより成膜する工程とを備え、金属膜を成膜する工程は、半導体基板の裏面の密着層から電流を印加して電解めっきを行うことを特徴とする。
【０００７】
本発明によると、電解めっきのカソード側の電極を半導体基板の裏面からとるので、半導体基板の表面からのパーティクル発生を抑制し、半導体基板の表面へのパーティクル付着を防止することができる。
【０００８】
上記の半導体装置の製造方法において、密着層はＭＯＣＶＤ法を用いて成膜されることが好ましい。
【０００９】
上記の半導体装置の製造方法において、密着層を成膜する工程において材料ガスを半導体基板の側面からも供給することが好ましい。
【００１０】
上記の半導体装置の製造方法において、金属膜を成膜する工程においてコンタクトシールをシード層上に設置することが好ましい。
【００１１】
上記の半導体装置の製造方法において、シード層と金属膜は銅からなることが好ましい。
【発明の効果】
【００１２】
本発明に係る半導体装置の製造方法によると、半導体基板の表面からのパーティクル発生を抑制し、半導体基板の表面へのパーティクル付着を防止することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００１４】
図１は本発明の実施形態における半導体基板の断面図である。図１に示すように、本実施形態における半導体製造装置は、半導体基板の裏面に電極をとるために形成した電流印加電極１０４及びめっき液から電極を保護するためのコンタクトシール１０６を有している。コンタクトシール１０６は、従来のように電流印加電極１０４と一体化し、半導体基板１０１の裏面に設置すると、半導体基板１０１のエッジにまでめっき膜が成膜されてしまい非常に剥がれ易いため、コンタクトシール１０６は半導体基板１０１の表面の銅シード層１０３上に設置する。ウエハを支持するため、押さえ部材１１１に真空チャック１１０を設置する。
【００１５】
図２は本実施形態におけるＣＶＤ（Chemical Vapor Deposition）装置の構成を示す断面図である。従来はＰＶＤによってバリア層を成膜しているのに対し、本実施形態においてはＣＶＤにより窒化チタン（ＴｉＮ）密着層を成膜する。ＴｉＮ密着層の成膜方法はＭＯＣＶＤ法を用いる。本実施形態においては、材料ガスはＴＤＭＡＴ（Ｔｉ［Ｎ（ＣＨ3）2］）、ＴＤＥＡＴ（Ｔｉ［Ｎ（Ｃ2Ｈ5）2］）及びＮＨ3を用いるが、他の材料ガスでも実施可能である。
【００１６】
本実施形態においては、半導体基板の裏面まで成膜するために、図２に示すようにＣＶＤ装置のチャンバ１１４内において半導体基板の上面及び側面にガス導入管１１６（ａ）、１１６（ｂ）を設置する。これにより、半導体基板支持台１１５上に支持した半導体基板１０１の上面及び側面から材料ガス１１７（ａ）、１１７（ｂ）を供給し、半導体基板１０１の表面及び裏面の最外周から所望の距離までＴｉＮ密着層１０７（ａ）、１０７（ｂ）を成膜する。さらに、半導体基板の表面の上記ＴｉＮ密着層１０７（ａ）上に、ＰＶＤにより銅シード層１０３を成膜する。
【００１７】
上記のように密着層及び銅シード層を成膜した半導体基板を図１に示す状態で電解めっきを行う。電解めっきを行う際には、カソード側の電極は半導体基板の裏面からとるため、電流印加電極１０４を半導体基板の裏面のＴｉＮ密着層１０７（ｂ）と接続する。次に、半導体基板をめっき槽１０８中のめっき液１０９に接液し、めっき電源１１３と電流印加電極１０４及びアノード電極１１２を接続し、電流を印加することにより電解めっきを行う。これにより、半導体基板の表面と電極の接触は無くなり、半導体基板の表面へのパーティクル付着を完全に防止することができる。
【００１８】
さらに、電解めっき処理後、半導体基板の表面にはパーティクルは付着しないが、裏面には付着しているため、半導体基板の裏面洗浄をすると好ましい。
【００１９】
以上のように本実施形態においては、カソード側の電極をとるので電流印加電極１０４と半導体基板裏面のＴｉＮ密着層１０７（ｂ）とを接続させているため、半導体基板の表面へのパーティクルの付着を防止することができる。また、電解めっき処理後に、半導体基板の裏面の洗浄を行うことにより、電解めっき工程による半導体基板へのパーティクルの付着を防止することができる。
【００２０】
なお、本実施形態に限らず、本発明は種々の態様で実施をすることができる。例えば、密着層などの材料はもちろん、電解めっきの種類等に応じて種々の選択が可能であり、電解めっき作業上の条件や必要に応じて種々変形された構成ないし構造のものを用いても本発明を実施できる。
【産業上の利用可能性】
【００２１】
以上説明したように、本発明は、めっき装置内における半導体基板の表面へのパーティクル付着を防止する方法等に有用である。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態における半導体基板及びめっき処理装置の構成を示す断面図
【図２】本発明の実施形態におけるＣＶＤ装置の構成を示す断面図
【図３】従来方法における問題点を示す半導体基板及びめっき処理装置の構成を示す断面図
【符号の説明】
【００２３】
１０１  半導体基板
１０２  バリア層
１０３  銅シード層
１０４  電流印加電極
１０５  パーティクル
１０６  コンタクトシール
１０７（ａ）  半導体基板の表面のＴｉＮ密着層
１０７（ｂ）  半導体基板の裏面のＴｉＮ密着層
１０８  めっき槽
１０９  めっき液
１１０  真空チャック
１１１  押さえ部材
１１２  アノード電極
１１３  めっき電源
１１４  チャンバ
１１５  半導体基板支持台
１１６（ａ）  半導体基板上面のガス導入管
１１６（ｂ）  半導体基板側面のガス導入管
１１７（ａ）  半導体基板上面のガス
１１７（ｂ）  半導体基板側面のガス
【図１】
2005171314.tif 000003
【図２】
2005171314.tif 000004
【図３】
2005171314.tif 000005