(57)【要約】【課題】  凹型プロセスにおいてコアの表面を平坦化できる光導波路の製造方法を提供する。【解決手段】  本発明の光導波路の製造方法によれば、まず、溝１２ｂを有する第１クラッド１２上に、プラズマＣＶＤ装置２００を用いて第１クラッド１２を支持するサセプタ４０に高周波電力を印加しながら、その溝１２ｂに対応する溝１４ｂを有するコア膜１４ａを成膜する。次に、コア膜１４ａの溝１４ｂを埋め込むレジスト膜１６ａを形成する。次に、レジスト膜１６ａ及びコア膜１４ａをエッチングすることによって、第１クラッド１２の溝１２ｂにコア１４を形成する。次に、第１クラッド１２及びコア１４上に第２クラッド１８を形成する。【選択図】  図１
2005283615.tif 000002
【特許請求の範囲】
【請求項１】
凹部を有する第１クラッド上に、プラズマＣＶＤ装置を用いて前記第１クラッドを支持する支持台に高周波電力を印加しながら、該凹部に対応する窪みを有するコア膜を成膜する工程と、
前記コア膜の前記窪みを埋め込むレジスト膜を形成する工程と、
前記レジスト膜及び前記コア膜をエッチングすることによって、前記第１クラッドの前記凹部にコアを形成する工程と、
前記第１クラッド及び前記コア上に第２クラッドを形成する工程と、
を含む光導波路の製造方法。
【請求項２】
前記コア膜を成膜する工程では、プラズマを発生させるためのコイルに印加される高周波電力Ｐ１と、前記支持台に印加される高周波電力Ｐ２との比（Ｐ２／Ｐ１）が０．１〜０．８である請求項１に記載の光導波路の製造方法。
【請求項３】
前記コア膜の膜厚が、前記第１クラッドの前記凹部の深さの２倍以下である請求項１又は２に記載の光導波路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光導波路の製造方法に関する。
【背景技術】
【０００２】
特許文献１及び２に記載されているように、光導波路の製造方法の一つに凹型プロセスがある。特許文献１に記載されている凹型プロセスでは、まず下部クラッドに溝パターンを形成する。次に、火炎堆積法（ＦＨＤ）を用いて溝パターン内及び下部クラッド上にコア膜を形成する。続いて、コア膜上にレジスト膜を形成する。その後、反応性イオンエッチング（ＲＩＥ）により下部クラッドの上面までのレジスト膜及びコア膜を除去する。これにより、下部クラッドの溝パターン内にコアが形成される。その後、コア及び下部クラッド上に上部クラッドを形成する。このようにして、光導波路が得られる。
【０００３】
また、特許文献２には、リフトオフ法を用いた凹型プロセスが記載されている。この凹型プロセスでは、まず、ガラス基板上にマスクを形成する。続いて、このマスクを用いた反応性イオンエッチングによりガラス基板に溝を形成する。これにより、溝を有する下部クラッドが形成される。次に、マスクを除去することなく、プラズマＣＶＤ法を用いて溝内及び下部クラッド上にコア膜を形成する。続いて、ウエットエッチングによりマスクを除去することにより、マスク上に設けられたコア膜を除去する。このようにして、下部クラッドの溝内にコアが形成される。その後、コア及び下部クラッド上に上部クラッドを形成する。このようにして、光導波路が得られる。
【特許文献１】特開平６−３３１８４４号公報
【特許文献２】特開２００３−１６１８５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＦＨＤを用いた凹型プロセスでは、以下に説明するように、得られるコアの表面が平坦化されない。ここで、図４(Ａ)〜図４(Ｃ)を参照して、ＦＨＤ法を用いて光導波路を製造する方法の一部について説明する。図４(Ａ)〜図４(Ｃ)は、いずれも、ＦＨＤ法を用いた光導波路の製造方法における一工程を模式的に示す工程断面図である。
【０００５】
まず、図４(Ａ)に示されるように、溝１１２ｂを有する第１クラッド１１２上に、ＦＨＤ法を用いて、溝１１２ｂを埋め込むようにコア膜１１４ａを成膜する。このコア膜１１４ａは、ＳｉＯ２からなる微粒子を溝１１２ｂ内に堆積させた後、１０００℃以上の高温で焼結させることにより得られる。このようなコア膜１１４ａは、第１クラッド１１２の溝１１２ｂに対応する溝１１４ｂを有している。この溝１１４ｂは、幅ｗ１０３が広く、深さｄ１０３が浅い溝である。例えば、溝１１４ｂの幅ｗ１０３は、溝１１２ｂの幅ｗ１０１よりも広くなっている。
【０００６】
次に、図４(Ｂ)に示されるように、コア膜１１４ａ上に、コア膜１１４ａの溝１１４ｂを埋め込むレジスト膜１１６ａを形成する。このようにして得られるレジスト膜１１６ａの表面には、コア膜１１４ａの溝１１４ｂに対応する溝１１６ｂが形成されてしまう。
【０００７】
次に、図４(Ｃ)に示されるように、レジスト膜１１６ａ及びコア膜１１４ａをエッチングすることにより、第１クラッド１１２の溝１１２ｂ内にコア１１４を形成する。コア１１４の表面には、レジスト膜１１６ａの溝１１６ｂに対応する溝１１４ｃが形成されてしまう。したがって、ＦＨＤを用いてコア膜１１４ａを成膜すると、得られるコア１１４の表面を平坦化することができない。
【０００８】
そこで、本発明は、凹型プロセスにおいてコアの表面を平坦化できる光導波路の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述の課題を解決するため、本発明の光導波路の製造方法は、凹部を有する第１クラッド上に、プラズマＣＶＤ装置を用いて第１クラッドを支持する支持台に高周波電力を印加しながら、その凹部に対応する窪みを有するコア膜を成膜する工程(ａ)と、コア膜の窪みを埋め込むレジスト膜を形成する工程(ｂ)と、レジスト膜及びコア膜をエッチングすることによって、第１クラッドの凹部にコアを形成する工程(ｃ)と、第１クラッド及びコア上に第２クラッドを形成する工程(ｄ)とを含む。
【００１０】
この製造方法では、プラズマＣＶＤ装置を用いて第１クラッドを支持する支持台に高周波電力を印加しながらコア膜を成膜する。その結果、コア膜の表面に形成される窪みの幅は、第１クラッドの凹部の幅よりも狭くなる。このような窪みが形成されたコア膜上にレジスト膜を形成すると、レジスト膜の表面には第１クラッドの凹部に対応する窪みが実質的に形成されない。このため、エッチングにより得られるコアの表面には、窪みが実質的に形成されない。したがって、上記製造方法によればコアの表面が平坦化された光導波路が得られる。
【００１１】
また、コア膜を成膜する工程(ａ)では、プラズマを発生させるためのコイルに印加される高周波電力Ｐ１と、支持台に印加される高周波電力Ｐ２との比（Ｐ２／Ｐ１）が０．１〜０．８であると好ましい。
【００１２】
このような場合、コア膜の表面に形成される窪みの形状が好適な形状となる。このため、レジスト膜の表面に窪みが実質的に形成されないので、コアの表面を更に平坦化できる。
【００１３】
また、コア膜の膜厚が、第１クラッドの凹部の深さの２倍以下であると好ましい。
【００１４】
これにより、コア膜の膜厚を小さくすることができる。
【発明の効果】
【００１５】
本発明によれば、凹型プロセスにおいてコアの表面を平坦化できる光導波路の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面とともに本発明の好適な実施形態に係る光導波路の製造方法について説明する。なお、図面の説明においては、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
【００１７】
まず、図１(Ａ)〜図１(Ｄ)、図２(Ａ)〜図２(Ｃ)及び図３を参照して、本実施形態に係る光導波路１００の製造方法について説明する。図１(Ａ)〜図１(Ｄ)及び図２(Ａ)〜図２(Ｃ)は、いずれも、本実施形態に係る光導波路１００の製造方法における一工程を模式的に示す工程断面図である。図３は、本実施形態に係る光導波路１００の製造方法を好適に実施するためのプラズマＣＶＤ装置２００を模式的に示す概略断面図である。
【００１８】
（マスク形成工程）
まず、図１(Ａ)に示されるように、基板１２ａ上にパターニングされたマスク１０を形成する。基板１２ａは、例えば、石英ガラスからなる。マスク１０は、例えばレジスト、金属等からなり、フォトリソグラフィー法を用いて形成される。
【００１９】
（第１クラッド形成工程）
次に、図１(Ｂ)に示されるように、マスク１０を用いて基板１２ａをエッチングすることにより、溝１２ｂ（凹部）を有する第１クラッド１２を得る。第１クラッド１２は、例えばアンダークラッドとして機能する。溝１２ｂは、マスク１０のパターンに対応して所定方向に延びる。溝１２ｂのアスペクト比（深さｄ１／幅ｗ１）は、例えば、０．４〜１．５である。一実施例では、溝１２ｂの幅ｗ１は８μｍ、深さｄ１は８μｍである。このときの溝１２ｂのアスペクト比は１である。溝１２ｂの幅ｗ１が１５μｍ、深さｄ１が６．５μｍの場合、溝１２ｂのアスペクト比は０．４３３である。溝１２ｂの幅ｗ１が４．５μｍ、深さｄ１が６．５μｍの場合、溝１２ｂのアスペクト比は１．４４である。
【００２０】
また、図１(Ｂ)に示されるように第１クラッド１２が複数の溝１２ｂを有する場合、隣り合う溝１２ｂ間には仕切り部１２ｃが形成される。この仕切り部１２ｃのアスペクト比（高さｄ１／幅ｗ２）は、例えば、１〜８である。一実施例では、仕切り部１２ｃの幅ｗ２は１μｍ、高さｄ１は８μｍである。このときの仕切り部１２ｃのアスペクト比は８である。仕切り部１２ｃの幅ｗ２が６．５μｍ、高さｄ１が６．５μｍの場合、仕切り部１２ｃのアスペクト比は１である。
【００２１】
エッチングとしては、反応性イオンエッチング（ＲＩＥ）が好ましい。ＲＩＥに用いるエッチングガスとしては、Ｃ２Ｆ６を用いることが好ましい。Ｃ２Ｆ６に代えて、ＣＦ４、ＣＨＦ３、Ｃ４Ｆ８等を用いることもできる。また、エッチングの後に、酸素ガスを用いたＲＩＥ、酸洗浄等を行うとしてもよい。これにより、第１クラッド１２上に残るレジスト等の残さを除去できる。
【００２２】
（コア膜成膜工程）
次に、図１(Ｃ)に示されるように、第１クラッド１２上に、第１クラッド１２の溝１２ｂを埋め込むようにコア膜１４ａを成膜する。このコア膜１４ａは、図３に示されるプラズマＣＶＤ装置２００を用いて形成される。
【００２３】
図３を参照すると、プラズマＣＶＤ装置２００は、チャンバ３０と、チャンバ３０内に設けられ第１クラッド１２を支持するサセプタ４０（支持台）とを備える。チャンバ３０は、プロセスガスを供給するための供給口３２及びプロセスガスを排気するための排気口３４を有している。供給口３２には、ガス流量を制御するためのＭＦＣ（マスフローコントローラ）６０を介してガス供給装置６２が接続されている。排気口３４には、排気コンダクタンスを調整するための排気量調整バルブ６４を介して真空ポンプ６６が接続されている。
【００２４】
チャンバ３０は、サセプタ４０に対向配置された窓３６を有している。この窓３６は、高周波電磁場をチャンバ３０内に導入するための窓である。この高周波電磁場は、チャンバ３０外に設けられたコイル５０によって発生する。
【００２５】
サセプタ４０には、整合回路４２を介して高周波電源４４が接続される。高周波電源４４によって、周波数が数百ｋＨｚから数ＭＨｚであって出力電力が数十Ｗから数百Ｗの高周波電力をサセプタ４０に印加することができる。さらに、整合回路４２によって、高周波電源４４とサセプタ４０との間のインピーダンス整合をとり、出力電力をサセプタ４０に効率良く印加することができる。
【００２６】
サセプタ４０には、サセプタ４０に冷却水を循環させるためのパイプ４６が接続されている。パイプ４６によって、サセプタ４０の内部又は周囲に冷却水を循環させることができる。これにより、高周波電源４４から印加された高周波電力に起因するサセプタ４０の温度上昇を抑制することができる。
【００２７】
また、コイル５０によって、チャンバ３０内に誘導結合高周波プラズマ（ＩＣＰ）が生成される。コイル５０には、整合回路５２を介して高周波電源５４が接続される。高周波電源５４によって、周波数が数十ＭＨｚであって出力電力が数百Ｗから数千Ｗの高周波電力をコイル５０に印加することができる。さらに、整合回路５２によって、高周波電源５４とコイル５０との間のインピーダンス整合をとり、出力電力をコイル５０に効率良く印加することができる。
【００２８】
以上説明したプラズマＣＶＤ装置２００を用いて、コア膜１４ａは以下のように形成される。以下の説明では、図１(Ｃ)及び図３を参照する。
【００２９】
まず、第１クラッド１２をサセプタ４０上に設置する。続いて、プロセスガスを供給口３２からチャンバ３０内に供給する。その後、コイル５０に高周波電力を印加することによってチャンバ３０内にプラズマを生成する。このとき、サセプタ４０に高周波電力を印加しながら、第１クラッド１２上にコア膜１４ａを成膜する。
【００３０】
プロセスガスとしては、例えば、酸素ガス、有機シリコン化合物からなるガス、及び有機ゲルマニウム化合物からなるガスを用いることができる。有機シリコン化合物としては、テトラメトキシシラン（ＴＭＯＳ）等が挙げられる。有機ゲルマニウム化合物としては、テトラメチルゲルマニウム（ＴＭＧｅ）又はテトラメトキシゲルマニウム（ＴＭＯＧｅ）等が挙げられる。ＴＭＯＳ及びＴＭＧｅは、有機基における炭素原子（Ｃ）、水素原子（Ｈ）及び酸素原子（Ｏ）のモル数が、他の有機金属化合物に比べて少ない。このため、得られるコア膜１４ａに不純物が残留することを抑制できる。その結果、得られる光導波路１００の光損失を低減できる。
【００３１】
チャンバ３０内に生成されるプラズマの電子密度（プラズマ密度）は、１×１０１０ｃｍ−３以上であると好ましい。これにより、溝１２ｂ内に形成されるコア膜１４ａの密度を向上させることができると共に、コア膜１４ａの成膜速度を大きくできる。さらに、溝１２ｂ内にボイドが残存することを防止できる。
【００３２】
また、プラズマの電子密度の均一性は、第１クラッド１２の表面１２ｓの面方向において、直径２００ｍｍの範囲内で誤差が±５％以下であると好ましい。これにより、第１クラッド１２上に形成されるコア膜１４ａの面内均一性が向上する。一実施例では、円盤状の第１クラッド１２の直径が１５０ｍｍ、溝１２ｂの深さｄ１が８μｍである場合、コア膜１４ａの厚さｄ２は１２μｍである。
【００３３】
上述のようにして形成されたコア膜１４ａは、第１クラッド１２の溝１２ｂに対応する溝１４ｂ（窪み）を有している。この溝１４ｂは、Ｖ字形状を有しており、その幅ｗ３は、第１クラッド１２の溝１２ｂの幅ｗ１よりも狭くなる。溝１４ｂのアスペクト比（深さｄ３／幅ｗ３）は、０．４〜１．６５であると好ましく、０．４５〜１．６であるとより好ましい。また、溝１４ｂの底は、第１クラッド１２の表面１２ｓよりも上に位置している。したがって、溝１４ｂの深さｄ３は、コア膜１４ａの膜厚ｄ２より小さくなる。一実施例では、溝１４ｂの幅ｗ３が１４μｍ、溝１４ｂの深さｄ３が６．５μｍである。この場合、溝１４ｂのアスペクト比は０．４６４である。溝１４ｂの幅ｗ３が４．０μｍ、溝１４ｂの深さｄ３が６．５μｍの場合、溝１４ｂのアスペクト比は１．６２５である。
【００３４】
（レジスト膜形成工程）
次に、図１(Ｄ)に示されるように、コア膜１４ａ上に、コア膜１４ａの溝１４ｂを埋め込むレジスト膜１６ａを形成する。レジスト膜１６ａは、コア膜１４ａを形成した後、コア膜１４ａを熱処理する工程を経ることなく形成されると好ましい。レジスト膜１６ａの膜厚は５〜１０μｍであると好ましい。一実施例では、スピンコート法を用いて、回転数を３０００ｒｐｍとして厚膜レジストをコア膜１４ａ上に塗布する。続いて、１００℃以上の温度でベークすることにより、膜厚６μｍのレジスト膜１６ａが得られる。
【００３５】
このようにして得られるレジスト膜１６ａの表面には、実質的に溝が形成されない。これは、コア膜１４ａの溝１４ｂの形状に起因する。ここで、実質的に溝が形成されないとは、レジスト膜１６ａの表面における凹凸の高さが０．２μｍ以下であることを意味する。
【００３６】
（コア形成工程）
次に、図２(Ａ)に示されるように、レジスト膜１６ａをエッチング（エッチバック）することにより、コア膜１４ａを露出させる。具体的には、例えば、酸素ガスを用いてレジスト膜１６ａをドライエッチングする。これにより、コア膜１４ａの溝１４ｂに埋め込まれたレジスト部１６が形成される。
【００３７】
続いて、図２(Ｂ)に示されるように、コア膜１４ａ及びレジスト部１６をエッチング（エッチバック）することにより、コア膜１４ａからコア１４を形成する。コア１４は、第１クラッド１２の溝１２ｂ内に形成される。具体的には、例えば、酸素ガス及びＣ２Ｆ６からなる混合ガスを用いてコア膜１４ａ及びレジスト部１６をドライエッチングする。
【００３８】
一実施例では、酸素ガスとＣ２Ｆ６との流量比は、（酸素ガス：Ｃ２Ｆ６＝１００：１４）である。この流量比にすると、コア膜１４ａ及びレジスト部１６を、等しいエッチング速度でエッチングすることができる。また、コア膜１４ａの厚さｄ２が例えば１２μｍの場合、エッチング深さも１２μｍである。
【００３９】
また、レジスト膜１６ａをエッチングする工程と、コア膜１４ａ及びレジスト部１６をエッチングする工程との間においてエッチング条件を切り替えるとしてもよい。エッチング条件としては、例えばエッチングバイアス等が挙げられる。
【００４０】
（熱処理工程）
続いて、溝１２ｂ内にコア１４が形成された第１クラッド１２を酸素雰囲気中で熱処理（アニール）すると好ましい。具体的には、熱処理温度を１０００℃、熱処理時間を１０時間とすると好ましい。熱処理により、コア１４に混入した不純物を除去することができる。
【００４１】
（第２クラッド形成工程）
次に、図２(Ｃ)に示されるように、第１クラッド１２及びコア１４上に第２クラッド１８を形成する。第２クラッド１８は、例えばオーバークラッドとして機能する。第２クラッド１８は、例えば石英ガラスからなり、プラズマＣＶＤ法を用いて形成されると好ましい。
【００４２】
（熱処理工程）
続いて、第２クラッド１２を酸素雰囲気中で熱処理（アニール）すると好ましい。具体的には、熱処理温度を１０００℃、熱処理時間を１０時間とすると好ましい。熱処理により、第２クラッド１２に混入した不純物を除去することができる。
【００４３】
以上の工程を経ることにより、光導波路１００が得られる。光導波路１００では、第１クラッド１２及び第２クラッド１８の屈折率が、いずれもコア１４の屈折率よりも小さいので、光はコア１４に閉じ込められる。コア１４は所定方向に延びている。光導波路１００は、例えば、平面導波路型分岐器（スプリッタ）等に用いられる。一実施例では、光導波路１００の光損失は０．１ｄＢ／ｃｍ以下、偏波特性を示す偏波依存損失（ＰＤＬ）は０．０５ｄＢ以下である。
【００４４】
以上説明したように、本実施形態に係る光導波路１００の製造方法では、プラズマＣＶＤ装置２００を用いて第１クラッド１２を支持するサセプタ４０に高周波電力を印加しながらコア膜１４ａを成膜する。その結果、コア膜１４ａの表面に形成される溝１４ｂの幅ｗ３は、第１クラッド１２の溝１２ｂの幅ｗ１よりも狭くなる。このような溝１４ｂが形成されたコア膜１４ａ上にレジスト膜１６ａを形成すると、レジスト膜１６ａの表面には第１クラッド１２の溝１２ｂに対応する溝が実質的に形成されない。このため、エッチングにより得られるコア１４の表面には、溝が実質的に形成されない。したがって、上記製造方法によれば、凹型プロセスにおいてコア１４の表面が平坦化された光導波路１００が得られる。
【００４５】
また、コア膜１４ａはプラズマＣＶＤ法を用いて形成されるので、ＦＨＤ等の他の方法を用いて形成されたコア膜に比べて膜質が良好である。さらに、一般的なプラズマＣＶＤ法を用いると、第１クラッドの溝において、コア膜にボイドが発生してしまう傾向にある。しかしながら、上述のプラズマＣＶＤ法を用いれば、かかるボイドの発生を防止できる。さらに、溝１２ｂのアスペクト比及び仕切り部１２ｃのアスペクト比が大きい場合であっても、良好なコア膜１４ａが形成される。
【００４６】
また、上記コア膜形成工程において、コイル５０に印加される高周波電力Ｐ１の周波数は１〜２０ＭＨｚであると好ましい。さらに、高周波電力Ｐ１の出力電力は５００〜２０００Ｗであると好ましい。また、サセプタ４０に印加される高周波電力Ｐ２の周波数は１００ｋＨｚ〜１ＭＨｚであると好ましい。さらに、高周波電力Ｐ２の出力電力は１００〜１０００Ｗであると好ましい。
【００４７】
さらに、上記コア膜形成工程において、コイル５０に印加される高周波電力Ｐ１と、サセプタ４０に印加される高周波電力Ｐ２との比（Ｐ２／Ｐ１）が、０．１〜０．８であると好ましい。このような場合、図１(Ｃ)に示されるコア膜１４ａの表面に形成される溝１４ｂの形状が更に好適な形状となる。具体的には、例えば、溝１４ｂの幅ｗ３が、第１クラッド１２の溝１２ｂの幅ｗ１よりも更に狭くなる。このため、図１(Ｄ)に示されるレジスト膜１６ａの表面に溝が実質的に形成されない。その結果、図２(Ｂ)に示されるコア１４の表面を更に平坦化できる。一実施例では、高周波電力Ｐ１が１１００Ｗ、高周波電力Ｐ２が１５０Ｗである。この場合の比（Ｐ２／Ｐ１）は０．１４である。高周波電力Ｐ１が１１００Ｗ、高周波電力Ｐ２が５００Ｗの場合、比（Ｐ２／Ｐ１）は０．４５である。高周波電力Ｐ１が１０００Ｗ、高周波電力Ｐ２が８００Ｗの場合、比（Ｐ２／Ｐ１）は０．８である。
【００４８】
また、上記コア膜形成工程において、コア膜１４ａの表面１２ｓ上におけるコア膜１４ａの膜厚ｄ２が、第１クラッド１２の溝１２ｂの深さｄ１の２倍以下であると好ましい。これにより、ＦＨＤを用いてコア膜を成膜する場合に比べてコア膜１４ａの膜厚が小さくなるので、コア１４を形成する際に除去されるコア膜の量を少なくできる。また、コア膜１４ａの膜厚ｄ２は、第１クラッド１２の溝１２ｂの深さｄ１の１．１倍以上であると好ましい。
【００４９】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
【図面の簡単な説明】
【００５０】
【図１】図１(Ａ)〜図１(Ｄ)は、本実施形態に係る光導波路の製造方法における一工程を模式的に示す工程断面図である。
【図２】図２(Ａ)〜図２(Ｃ)は、本実施形態に係る光導波路の製造方法における一工程を模式的に示す工程断面図である。
【図３】本実施形態に係る光導波路の製造方法を好適に実施するためのプラズマＣＶＤ装置を模式的に示す概略断面図である。
【図４】図４(Ａ)〜図４(Ｃ)は、ＦＨＤ法を用いた光導波路の製造方法における一工程を模式的に示す工程断面図である。
【符号の説明】
【００５１】
１２ｂ…第１クラッドの溝（凹部）、１２…第１クラッド、２００…プラズマＣＶＤ装置、４０…支持台、１４ｂ…コア膜の溝（窪み）、１４ａ…コア膜、１６ａ…レジスト膜、１４…コア、１８…第２クラッド、１００…光導波路、５０…コイル、ｄ２…コア膜の膜厚、ｄ１…第１クラッドの溝（凹部）の深さ。
【図１】
2005283615.tif 000003
【図２】
2005283615.tif 000004
【図３】
2005283615.tif 000005
【図４】
2005283615.tif 000006