(57)【要約】【課題】レイアウトパターンデータからチャージアップ対策情報を短時間で抽出できるようにする。【解決手段】半導体集積回路を構成する回路ブロックのレイアウトパターンデータを作成する（Ｓ１）。次に、前記レイアウトパターンデータからチャージアップ対策に必要なチャージアップ対策用パターンデータを抽出する（Ｓ２）。次に、前記チャージアップ対策用パターンデータからチャージアップ対策情報を抽出する（Ｓ３）。そして、前記チャージアップ対策情報に基づいて自動配置配線ツール（自動配置プログラム）を動作させ、前記回路ブロックの自動配置配線を行う（Ｓ４）。【選択図】図１
2005322766.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路を構成する回路ブロックのレイアウトパターンデータを作成し、前記レイアウトパターンデータからチャージアップ対策に必要なチャージアップ対策用パターンデータを抽出し、前記チャージアップ対策用パターンデータからチャージアップ対策情報を抽出することを特徴とする半導体集積回路の設計方法。
【請求項２】
前記チャージアップ対策情報に基づいて自動配置配線ツールを用いて、前記回路ブロックの自動配置配線を行うことを特徴とする請求項１に記載の半導体集積回路の設計方法。
【請求項３】
前記チャージアップ対策情報は、前記回路ブロックの特定の端子に接続された拡散層の面積、ゲートの面積、前記端子から前記拡散層又は前記ゲートまでの配線長に関する情報を含むことを特徴とする請求項１又は請求項２に記載の半導体集積回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の設計方法に関し、特にチャージアップ対策を考慮した自動配置配線を実現することができる半導体集積回路の設計方法に関する。
【背景技術】
【０００２】
従来、半導体集積回路の微細加工を実現するプラズマプロセスにおいて、半導体素子の破壊や信頼性の低下を招くチャージアップ現象が問題となっている。例えば、メタル層上にレジストをパターニングし、このレジストをマスクにメタル層をプラズマエッチングすることでメタル配線加工を行っているが、この際に前記レジストにチャージされる電荷によりＭＯＳトランジスタのゲート酸化膜がダメージを受け、ＭＯＳトランジスタの破壊や信頼性が劣化することがある。
【０００３】
このようなチャージアップ現象を防止する対策としては、プロセス技術上の対策の他にパターンレイアウト上の対策がある。そして、係るパターンレイアウト上の対策として、ゲート面積やアンテナ比等によりチャージアップ対策のためのデザインルールを決定し、このルールに基づいてパターンレイアウトを行うというものが知られている。
【特許文献１】特開２０００−１５０６０７号公報
【特許文献２】特開２００３−２０９１７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、本発明者はそのようなチャージアップ対策を考慮した半導体集積回路の設計方法を検討したところ以下の問題が明らかとなった。図５に示すように、半導体集積回路のある回路ブロック（例えば、メモリ回路）のレイアウトパターンデータを作成する（Ｓ１１）。このレイアウトパターンデータはＧＤＳデータ（ストリームデータ）と呼ばれるものである。
【０００５】
そして、このレイアウトパターンデータをコンピュータの作業メモリ領域に読み込み、所定の情報抽出プログラムを動作させ、レイアウトパターンデータからチャージアップ対策用情報（例えば、回路ブロックの特定の端子に接続された拡散層の面積、ゲートの面積、前記端子から前記拡散層又は前記ゲートまでの配線長に関する情報）を抽出する（Ｓ１２）。
【０００６】
しかしながら、レイアウトパターンデータのデータ量は一般に膨大であるために、このチャージアップ対策用情報抽出の処理に膨大な時間を要するという問題があった。
【課題を解決するための手段】
【０００７】
そこで、本発明の半導体集積回路の設計方法は、半導体集積回路を構成する回路ブロックのレイアウトパターンデータを作成し、前記レイアウトパターンデータからチャージアップ対策に必要なチャージアップ対策用パターンデータを抽出し、前記チャージアップ対策用パターンデータからチャージアップ対策情報を抽出することを特徴とするものである。
【０００８】
また、上記構成に加えて、前記チャージアップ対策情報に基づいて自動配置配線ツールを用いて前記回路ブロックの自動配置配線を行うことを特徴とするものである。また、上記構成に加えて、前記チャージアップ対策情報は、前記回路ブロックの特定の端子に接続された拡散層の面積、ゲートの面積、前記端子から前記拡散層又は前記ゲートまでの配線長に関する情報を含むことを特徴とするものである。
【発明の効果】
【０００９】
本発明によれば、レイアウトパターンデータからチャージアップ対策に必要なチャージアップ対策用パターンデータを抽出し、このチャージアップ対策用パターンデータからチャージアップ対策情報を抽出するようにしたので、短時間に処理を行うことが可能になる。
【００１０】
特に、近年の半導体集積回路の設計においては、いわゆる回路ＩＰが利用されている。その回路ＩＰを本発明のチャージアップ対策情報作成環境下で作成することで、短時間に正確なチャージアップ対策情報ファイルを作成できる。特に大規模回路ＩＰのチャージアップ対策情報ファイルの作成に有効である。
【００１１】
よって、本発明によれば自動配置配線ツールを用いてチャージアップ対策を完全に行えるようになる。また、レイアウトパターンの最終検証時の物理検証でもエラーゼロとなり、チャージアップに対するデザインルール違反が発生しないので、パターン修正のイタレーションが無くなり、半導体集積回路のＴＡＴ短縮につながる。
【発明を実施するための最良の形態】
【００１２】
次に本発明の一実施形態について、図面を参照しながら説明する。図１は本発明の半導体集積回路の設計方法を説明するフローチャートである。図２は、レイアウトパターンデータから抽出されたチャージアップ対策に必要なチャージアップ対策用パターンの一例を示す図である。図３はチャージアップ対策用パターンデータから抽出されたチャージアップ対策情報の一例を示す図である。
【００１３】
本発明の半導体集積回路の設計方法は、図１に示すように、半導体集積回路のある回路ブロック（例えば、メモリ回路）のレイアウトパターンデータを作成する（Ｓ１）。このレイアウトパターンデータはＧＤＳデータ（ストリームデータ）と呼ばれるものである。次に、このレイアウトパターンデータからチャージアップ対策に必要なチャージアップ対策用パターンデータを抽出する（Ｓ２）。
【００１４】
ここで、チャージアップ対策に必要なチャージアップ対策用パターンデータとは、例えばある端子（ノード）を構成しているメタル配線のパターンデータと、このメタル配線に接続されている拡散層、ゲートのパターンデータである。メタル配線が長いほど、プラズマプロセスでこれにチャージされる電荷が多くなり、ＭＯＳトランジスタのゲート酸化膜へ与えられるダメージが大きくなる。そこで、ここでいうチャージアップ対策は、当該メタル配線に接続されている拡散層、ゲートの面積に応じてメタル配線の長さを一定値以下に規制するデザインルールを満たすように設計することである。
【００１５】
このチャージアップ対策用パターンは、具体的には図２に示すように、例えば出力端子Ｙ１１については、これに接続されたメタル配線ＭＡ、このメタル配線ＭＡを介して接続されている出力用ＭＯＳトランジスタＭＴ１の拡散層Ｄ１，Ｄ２、もう一の出力用ＭＯＳトランジスタＭＴ２の拡散層Ｄ３，Ｄ４のパターンである。元のレイアウトパターンデータには、ゲート電極やコンタクト等の他のデータが含まれているが、このチャージアップ対策用パターンデータにはそれらは含まれていないし、チャージアップ対策には無関係な他の部分のデータも一切含まれていない。
【００１６】
また、入力端子Ａ１１については、この入力端子Ａ１１に接続されたメタル配線ＭＢ、ゲートＧ１，Ｇ２のパターンである。ゲートＧ１，Ｇ２はそれぞれ入力用のＭＯＳトランジスタＭＴ３，ＭＴ４のゲート部分（ＭＯＳトランジスタのゲート酸化膜部分）に相当しているが、同様にして他の不要なデータは含まれていない。したがって、元のレイアウトパターンデータに比して格段にデータ量は少ないものである。
【００１７】
したがって、次のステップ、即ち、チャージアップ対策用パターンデータをコンピュータの作業メモリ領域に読み込み、所定の情報抽出プログラムを動作させ、このチャージアップ対策用パターンデータからチャージアップ対策情報を抽出するステップを短時間で処理することができる（Ｓ３）。
【００１８】
ここで、チャージアップ対策用情報は、図３に示すように、回路ブロックに含まれる端子Ｙ１、Ｙ２・・・毎にそれに接続されているメタル配線の長さ、配線レベル（多層配線プロセスにおける何層目の配線かという情報）そのメタル配線に接続されているゲートのゲート面積、拡散層の拡散面積等が含まれる。図２のチャージアップ対策用パターンデータでは、例えば出力端子Ｙ１１に接続されたメタル配線ＭＡの長さ、配線レベル、拡散層Ｄ１〜Ｄ４の面積の情報である。
【００１９】
そして、前記チャージアップ対策情報に基づいて自動配置配線ツール（自動配置プログラム）を動作させ、前記回路ブロックの自動配置配線を行う。図４はそのような自動配置配線の一例を説明する図である。この例では、２つの回路ＩＰ１，ＩＰ２の自動配置配線を行っている。自動配置配線ツールは、回路素子の接続情報（ネットリスト情報）に基づいて２つの回路ＩＰ１，ＩＰ２の配置及びそれらの間の必要な配線を行う。
【００２０】
例えば、回路ＩＰ１の１つの出力端子Ｙ１１は、回路ＩＰ２の入力端子Ａ２１とメタル配線Ｍ１で接続されるとする。このとき、自動配置配線ツールは、出力端子Ｙ１１と入力端子Ａ２１に相当するチャージアップ対策情報を参照し、予め規定されたチャージアップ対策デザインルールを満たすようにメタル配線Ｍ１の長さを決定し、もしデザインルール違反があればその長さを変更する。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態に係る半導体集積回路の設計方法を説明するフローチャートである。
【図２】レイアウトパターンデータから抽出されたチャージアップ対策に必要なチャージアップ対策用パターンの一例を示す図である。
【図３】チャージアップ対策用パターンデータから抽出されたチャージアップ対策情報の一例を示す図である。
【図４】本発明の一実施形態に係る半導体集積回路の設計方法による自動配置配線を説明する図である。
【図５】本発明者が検討した半導体集積回路の設計方法を説明するフローチャートである。
【符号の説明】
【００２２】
Ｙ１１  出力端子
Ａ１１  入力端子
Ｄ１，Ｄ２，Ｄ３，Ｄ４  拡散層
Ｇ１，Ｇ２  ゲート
ＭＴ１，ＭＴ２，ＭＴ３，ＭＴ４  ＭＯＳトランジスタ
【図１】
2005322766.tif 000003
【図２】
2005322766.tif 000004
【図３】
2005322766.tif 000005
【図４】
2005322766.tif 000006
【図５】
2005322766.tif 000007