(57)【要約】【課題】  デバッグを容易にし、メンテナンス性の向上を図る。【解決手段】  外部機器とデータ通信するために用いられるケーブルを接続するためのパラレルＩ／Ｆコネクタ５０を備え、このパラレルＩ／Ｆコネクタ５０を介して外部機器から受信したデータに従ってシートへの記録動作を行う記録装置において、制御プログラムに基いて機能するＣＰＵ５３と、このＣＰＵ５３の動作をモニタするデバッグ機能モジュール５７とを備え、このデバッグ機能モジュール５７に外部から信号を入力、或いは、デバッグ機能モジュール５７から外部に信号を出力するための信号ライン６１ａ〜６１ｆを、パラレルＩ／Ｆコネクタ５０のグランド端子５０ａ〜５０ｆに接続するとともに、ＣＰＵ５３の動作のモニタを行う際に、グランド端子５０ａ〜５０ｆを、背面フレーム２７から遮断するスイッチ６５ａ〜６５ｆを備えた。【選択図】      図６
2005271528.tif 000002
【特許請求の範囲】
【請求項１】
外部機器とデータ通信するために用いられるケーブルを接続するためのインタフェースコネクタを備えた電子機器において、
制御プログラムに基いて機能するプロセッサと、このプロセッサの動作をモニタするモジュールとを備え、
このモジュールに外部から信号を入力、或いは、当該モジュールから外部に信号を出力するための信号ラインを、前記インタフェースコネクタのグランド端子に接続するとともに、
前記プロセッサの動作のモニタを行う際に、前記インタフェースコネクタのグランド端子を、グランドラインから遮断する遮断手段を備えたことを特徴とする電子機器。
【請求項２】
請求項１に記載の電子機器において、
前記プロセッサの動作のモニタを行わないとき、前記モジュールからの信号の出力を禁止する禁止手段を備えたことを特徴とする電子機器。
【請求項３】
請求項１又は請求項２に記載の電子機器において、
前記遮断手段は、
絶縁板の表面に配置され、前記信号ライン及び前記グランド端子に接続されるスイッチパターンと、
前記絶縁板の裏面に配置され、前記グランドラインに接続されるグランドパターンとを備え、
前記プロセッサの動作のモニタを行わないとき、前記スイッチパターンと前記グランドパターンとを、着脱可能且つ前記絶縁板を貫通する導電部材により接続することを特徴とする電子機器。
【請求項４】
請求項３に記載の電子機器において、
前記スイッチパターンは、筐体の外部に露出していることを特徴とする電子機器。
【請求項５】
外部機器とデータ通信するために用いられるケーブルを接続するためのインタフェースコネクタを備え、このインタフェースコネクタを介して前記外部機器から受信したデータに従ってシートへの記録動作を行う記録装置において、
制御プログラムに基いて機能するプロセッサと、このプロセッサの動作をモニタするモジュールとを備え、
このモジュールに外部から信号を入力、或いは、当該モジュールから外部に信号を出力するための信号ラインを、前記インタフェースコネクタのグランド端子に接続するとともに、
前記プロセッサの動作のモニタを行う際に、前記インタフェースコネクタのグランド端子を、グランドラインから遮断する遮断手段を備えたことを特徴とする記録装置。
【請求項６】
請求項５に記載の記録装置において、
前記プロセッサの動作のモニタを行わないとき、前記モジュールからの信号の出力を禁止する禁止手段を備えたことを特徴とする記録装置。
【請求項７】
請求項５又は請求項６に記載の記録装置において、
前記遮断手段は、
絶縁板の表面に配置され、前記信号ライン及び前記グランド端子に接続されるスイッチパターンと、
前記絶縁板の裏面に配置され、前記グランドラインに接続されるグランドパターンとを備え、
前記プロセッサの動作のモニタを行わないとき、前記スイッチパターンと前記グランドパターンとを、着脱可能且つ前記絶縁板を貫通する導電部材により接続することを特徴とする記録装置。
【請求項８】
請求項７に記載の記録装置において、
前記スイッチパターンは、筐体の外部に露出していることを特徴とする記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インタフェースコネクタを有する電子機器および記録装置に関する。
【背景技術】
【０００２】
一般に、キャリッジに搭載された記録ヘッドに複数の記録ワイヤを備え、これらの記録ワイヤの突出動作により、インクリボンを介してシートに画像を記録するドットインパクトプリンタが知られている（例えば、特許文献１参照）。
【０００３】
このドットインパクトプリンタなどの記録装置は、パーソナルコンピュータとデータ通信するための信号通信ケーブルが接続されるインタフェースコネクタを備えるとともに、当該インタフェースコネクタを介してパーソナルコンピュータから受信した印字データに基づいて記録の制御をする制御装置を備えている。この制御装置の制御基板には、制御プログラムに基いて機能するプロセッサが実装されている。
【０００４】
この制御プログラムは、記録装置がユーザ毎に所望の動作を行うようにカスタマイズされている。しかしながら、この制御プログラムにバグがあると、記録装置が正常に動作しないことがある。この様な場合、サービスマンは、制御プログラムが正常に動作しない原因を調査し、制御プログラムのデバッグを行う必要がある。
【０００５】
そこで、制御プログラムに基いて機能するプロセッサの動作のモニタを行い、この結果、制御プログラムにバグがある場合は、制御プログラムを更新してバグを解消するためのデバッグ機能を有するモジュールを備えるのが主流となっている。このモジュールの制御は、当該モジュールに接続される外付けの外部コントローラによって行われる。
【特許文献１】特開平５−１１６３４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記記録装置では、上記モジュールに外部コントローラを接続する必要があるため、記録装置のケースを取り外して上記モジュールの入出力信号のコネクタを露出させなければならず、復旧に要する時間が長くなってしまい、メンテナンス性が低下してしまう問題があった。
【０００７】
そこで、本発明の目的は、上述した従来の技術が有する課題を解消し、容易にデバッグすることができ、メンテナンス性が向上する電子機器および記録装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明は、外部機器とデータ通信するために用いられるケーブルを接続するためのインタフェースコネクタを備えた電子機器において、制御プログラムに基いて機能するプロセッサと、このプロセッサの動作をモニタするモジュールとを備え、このモジュールに外部から信号を入力、或いは、当該モジュールから外部に信号を出力するための信号ラインを、前記インタフェースコネクタのグランド端子に接続するとともに、前記プロセッサの動作のモニタを行う際に、前記インタフェースコネクタのグランド端子を、グランドラインから遮断する遮断手段を備えたことを特徴とするものである。
【０００９】
この電子機器において、前記プロセッサの動作のモニタを行わないとき、前記モジュールからの信号の出力を禁止する禁止手段を備えてもよい。
【００１０】
また、上記電子機器において、前記遮断手段は、絶縁板の表面に配置され、前記信号ライン及び前記グランド端子に接続されるスイッチパターンと、前記絶縁板の裏面に配置され、前記グランドラインに接続されるグランドパターンとを備え、前記プロセッサの動作のモニタを行わないとき、前記スイッチパターンと前記グランドパターンとを、着脱可能且つ前記絶縁板を貫通する導電部材により接続してもよい。
【００１１】
更に、上記電子機器において、前記スイッチパターンは、筐体の外部に露出していてもよい。
【００１２】
更にまた、上記電子機器において、前記インタフェースコネクタは、筐体の外部に露出していてもよい。
【００１３】
上記電子機器によれば、容易にデバッグすることができ、メンテナンス性が向上するものである。
【００１４】
また、外部機器とデータ通信するために用いられるケーブルを接続するためのインタフェースコネクタを備え、このインタフェースコネクタを介して前記外部機器から受信したデータに従ってシートへの記録動作を行う記録装置において、制御プログラムに基いて機能するプロセッサと、このプロセッサの動作をモニタするモジュールとを備え、このモジュールに外部から信号を入力、或いは、当該モジュールから外部に信号を出力するための信号ラインを、前記インタフェースコネクタのグランド端子に接続するとともに、前記プロセッサの動作のモニタを行う際に、前記インタフェースコネクタのグランド端子を、グランドラインから遮断する遮断手段を備えたことを特徴とするものである。
【００１５】
この記録装置において、前記プロセッサの動作のモニタを行わないとき、前記モジュールからの信号の出力を禁止する禁止手段を備えてもよい。
【００１６】
また、上記記録装置において、前記遮断手段は、絶縁板の表面に配置され、前記信号ライン及び前記グランド端子に接続されるスイッチパターンと、前記絶縁板の裏面に配置され、前記グランドラインに接続されるグランドパターンとを備え、前記プロセッサの動作のモニタを行わないとき、前記スイッチパターンと前記グランドパターンとを、着脱可能且つ前記絶縁板を貫通する導電部材により接続してもよい。
【００１７】
更に、上記記録装置において、前記スイッチパターンは、筐体の外部に露出していてもよい。
【００１８】
更にまた、上記記録装置において、前記インタフェースコネクタは、前記インタフェースコネクタは、筐体の外部に露出していてもよい。
【００１９】
上記記録装置によれば、容易にデバッグすることができ、メンテナンス性が向上するものである。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明の実施形態を詳述する。
【００２１】
［１］第１実施形態
本第１実施形態では、電子機器の一例として記録装置について説明する。図１は、本発明の記録装置の第１実施形態に係るプリンタ１０の前方の外観を示す斜視図であり、図２は、プリンタ１０の後方の外観を示す斜視図である。また、図３は、プリンタ１０の側断面図である。
【００２２】
このプリンタ１０は、複数の記録ワイヤを選択的に打ち出す記録ヘッド２０と、この記録ヘッド２０が搭載されるキャリッジ２１とを備え、記録ヘッド２０から打ち出された記録ワイヤをシートに打ち付けることによって文字を含む画像を記録するドットインパクトプリンタである。
【００２３】
このプリンタ１０は、大別すると、記録ユニットを構成するプリンタ本体１２と、トラクタユニット１３と、シートガイド１４とを備え、これらの上方、下方がアッパーケース１５、ロアケース１６で覆われる構成となっている。上記シートには、所定長さに裁断されたカットシートと、複数枚が連結された連続シートとがある。カットシートとしては、例えば、単票紙、複写紙、通帳またはカットフィルムなどがあり、連続シートとしては連続紙がある。
【００２４】
プリンタ本体１２は、記録機構部としての記録ヘッド２０、キャリッジ２１及びプラテン２２と、シート搬送機構部としての複数の搬送ローラ２３とを備えている。詳述すると、プリンタ本体１２は、一対のサイドフレームの間に、背面フレーム２７、プラテン２２、キャリッジ軸２８、複数のローラ軸（不図示）などが架け渡され、キャリッジ軸２８にキャリッジ２１が設けられるとともに、各ローラ軸に搬送ローラ２３が設けられる。
【００２５】
上記搬送ローラ２３は、プラテン２２に対してプリンタ本体１２の前方及び後方に、上下に対に配置されており、図示しないシート搬送モータ及び駆動輪列部によって、図３の時計方向又は反時計方向に回転駆動される。これによって、シートを、プリンタ本体１２の前方（シートガイド１４側）から後方へ搬送したり、また、プリンタ本体１２の後方から前方へ搬送することができる。これにより、シートは、キャリッジ２１の主走査方向に直交する副走査方向に搬送される。
【００２６】
また、上記キャリッジ２１は、キャリッジ軸２８に摺動自在に挿通されると共に、記録ヘッド２０を搭載し、図示しないキャリッジ駆動モータにより駆動されるタイミングベルトに結合される。これにより、キャリッジ２１は、キャリッジ駆動モータの正転又は逆転により、タイミングベルトを介しキャリッジ軸２８に案内されて、キャリッジ軸２８の軸方向及びプラテン２２の長手方向と一致する主走査方向に走行（走査）される。
【００２７】
上記記録ヘッド２０は、多数の記録ワイヤ（不図示）を備え、これらの記録ワイヤをプラテン２２に向けて打ち出す。また、このプリンタ本体１２には、インクリボンカセット２９が着脱自在に装着され、このインクリボンカセット２９のインクリボンが記録ヘッド２０とプラテン２２との間に引き回される。これにより、記録ヘッド２０は、キャリッジ２１と共に主走査方向に走行される間に、記録ワイヤを突出させてインクリボンに打ち当て、このインクリボンのインクを、プラテン２２と記録ヘッド２０との間に搬送されたシートに付着させ、このシートに文字を含む画像を記録する。
【００２８】
また、トラクタユニット１３は、連続シートを上記シート搬送機構部へ供給するものであり、左右一対のトラクタ３０を有する。各トラクタ３０は、トラクタ駆動プーリ（不図示）と、トラクタ従動プーリ（不図示）と、これらプーリに巻き掛けられたトラクタベルト３１とを備え、シート搬送モータ及び駆動輪列部によってトラクタ駆動プーリが回転駆動されて、トラクタベルト３１を駆動して連続シートを搬送する。
【００２９】
記録ヘッド２０による記録動作は、記録ヘッド２０がキャリッジ２１により主走査方向に移動される間に、記録ヘッド２０からの記録ワイヤの打ち出しにより一行分の記録がなされ、この一行分の記録がなされる度に、シート搬送機構部としての搬送ローラ２３（及びトラクタユニット１３）がシートを所定長搬送させ、これらの動作が繰り返されて実施される。
【００３０】
図２に示すように、上記アッパーケース１５のプリンタ本体１２背面部には、パラレル通信ケーブル（不図示）が接続されるパラレルインタフェースコネクタ（以下、「パラレルＩ／Ｆコネクタ」という）５０が設けられている。
【００３１】
図４は、プリンタ１０を背面側から見た場合の分解斜視図である。この図４に示すように、背面フレーム２７の背面側には、プリンタ本体１２の各部を制御する各種素子等を実装した制御基板５１が取り付け固定される。この制御基板５１は、絶縁性の基板であり、この制御基板５１上には、ＡＳＩＣ５２ａや各種ＬＳＩ５２ｂ，５２ｃが実装されるとともに、パラレルＩ／Ｆコネクタ５０が固定されている。ＡＳＩＣ５２ａは、各種制御プログラムを記憶し、この制御プログラムに基いてプリンタ全体を制御するものである。
【００３２】
通常、パラレルＩ／Ｆコネクタ５０には、パラレル通信ケーブル（不図示）を介して外部機器としてのパーソナルコンピュータが接続される。そして、制御基板５１のＡＳＩＣ５２ａは、このパーソナルコンピュータから受信した印字データを示すパラレル信号に対して信号処理を施し、プリンタ本体１２の各部を制御し印字動作を実行させる。
【００３３】
また、制御基板５１を覆うカバー３３には、パラレルＩ／Ｆコネクタ５０を露出させるための開口部３４が設けられ、筐体としてのアッパーケース１５には、パラレルＩ／Ｆコネクタ５０を外部に露出させるための開口部１５ａが設けられており、アッパーケース１５により制御基板５１が覆われても、これらパラレルＩ／Ｆコネクタ５０が開口部１５ａから露出する構成となっている。
【００３４】
背面フレーム２７は、導電性の板金で形成されており、この背面フレーム２７が、外部に露出させた不図示のアース端子に配線接続されてグランドラインを形成している。
【００３５】
ところで、ＡＳＩＣ５２ａの制御プログラムは、プリンタ１０がユーザ毎に所望の動作を行うようにカスタマイズされている。しかしながら、この制御プログラムにバグがあると、プリンタ１０が正常に動作しないことがある。この様な場合、サービスマンは、正常に動作しない原因を調査し、制御プログラムのデバッグを行う必要がある。
【００３６】
図５は、ＡＳＩＣ５２ａの制御プログラムの不具合を解析し、デバッグを行うための機器をプリンタ１０の制御基板５１に接続した概略を示すブロック図である。
【００３７】
制御基板５１に実装されたＡＳＩＣ５２ａは、制御プログラムに基いてプリンタ１０全体を制御するためのプロセッサとしてのＣＰＵ５３と、この制御プログラムを記憶する電気的に書き換え可能な不揮発性メモリとしてのＦｌａｓｈＲＯＭ５４と、作業領域としてのＲＡＭ５５と、ロジック回路部５６とを備えている。
【００３８】
本第１実施形態では、ＣＰＵ５３には、制御プログラムに基いて機能するＣＰＵ５３の動作のモニタを行い、この結果、制御プログラムにバグがある場合は、制御プログラムを更新してバグを解消するデバッグ機能を有するデバッグ機能モジュール５７が備えられている。このデバッグ機能モジュール５７は、ＪＴＡＧの規格に対応している。
【００３９】
このデバッグ機能モジュール５７は、外部コントローラ７１により制御される。この外部コントローラ７１は、ＣＰＵ５３の動作をモニタすべく、デバッグ機能モジュール５７に信号を送信し、このデバッグ機能モジュール５７から送られる状態を示す信号を受信するものである。このように、外部コントローラ７１は、プリンタ１０に不具合が生じた場合にＣＰＵ５３の動作をモニタしてデバッグを行うために、デバッグ機能モジュール５７に外部から接続されるものである。
【００４０】
図６は、デバッグ機能モジュール５７とパラレルＩ／Ｆコネクタ５０との間の電気的接続状態を示すブロック図である。
【００４１】
パラレルＩ／Ｆコネクタ５０は、図示は省略するが、複数（例えば、３６個）の端子を備えており、これら複数の端子には、印字データ受信用の複数のデータ受信用端子と、接地された背面フレーム２７（グランドライン）に接続するための複数のグランド端子とが含まれている。このパラレルＩ／Ｆコネクタ５０の全てのグランド端子は、通常、パーソナルコンピュータが接続されてこのパーソナルコンピュータから印字データを受信する際には、接地される背面フレーム２７に接続されるものである。
【００４２】
本第１実施形態では、図６に示すように、デバッグ機能モジュール５７に外部から信号を入力、或いは、デバッグ機能モジュール５７から外部に信号を出力するための複数本（例えば、６本）の信号ライン６１ａ〜６１ｆを、パラレルＩ／Ｆコネクタ５０の全てのグランド端子のうち、対応する複数（例えば、６個）のグランド端子５０ａ〜５０ｆに接続している。
【００４３】
具体的には、ＡＳＩＣ５２ａには、信号を外部から入力、或いは、信号を外部に出力するための複数（６個）の信号端子６３ａ〜６３ｆが備えられており、各グランド端子５０ａ〜５０ｆと、各信号端子６３ａ〜６３ｆとが、各信号ライン６１ａ〜６１ｆで接続されている。ここで、信号端子６３ａは、例えば、状態を示す信号を出力したり、外部コントローラ７１からの信号を入力するための端子である。
【００４４】
本第１実施形態では、ＣＰＵ５３の動作をモニタし、制御プログラムをデバッグする際に、パラレルＩ／Ｆコネクタ５０のグランド端子５０ａ〜５０ｆを、グランドラインとしての背面フレーム２７から遮断するための複数のスイッチ６５ａ〜６５ｆ（遮断手段）を備えている。これらスイッチ６５ａ〜６５ｆは、同時にオン或いはオフに設定される。
【００４５】
つまり、ＣＰＵ５３の動作をモニタ（制御プログラムをデバッグ）しない場合、即ち、不図示の外部機器としてのパーソナルコンピュータから印字データを入力する際は、複数のスイッチ６５ａ〜６５ｆをオン状態にして、グランド端子５０ａ〜５０ｆをグランドラインとしての背面フレーム２７に接続しておく。また、ＣＰＵ５３の動作をモニタする場合は、複数のスイッチ６５ａ〜６５ｆをオフ状態にして、グランド端子５０ａ〜５０ｆを背面フレーム２７から遮断し、これらグランド端子５０ａ〜５０ｆを、ＣＰＵ５３の動作をモニタする際の外部コントローラ７１との入出力端子としている。これによって、別途、ＡＳＩＣ５２ａの信号端子６３ａ〜６３ｆに接続される専用コネクタをプリンタ１０に設ける必要がなく、コストを削減することができる。
【００４６】
また、ＣＰＵ５３の動作のモニタを行う際にパラレルＩ／Ｆコネクタ５０を使用することとしたので、外部コントローラ７１と通信するためのケーブルをこのパラレルＩ／Ｆコネクタ５０に接続すればよいので、筐体としてのアッパーケース１５を取り外して制御基板５１を露出させる必要がない。従って、容易にデバッグできるので、プリンタ１０を復旧させるのに要する時間を短縮することができ、メンテナンス性が向上する。
【００４７】
ここで、信号端子６３ａは、信号が入力されるか、或いは、信号（例えば、状態を示す信号）が出力される端子である。
【００４８】
ＡＳＩＣ５２ａの内部構成について、図６を参照しながら説明すると、信号端子６３ａは、バッファ回路５６ａを介してデバッグ機能モジュール５７のデータ信号入力端子５７ａに接続される。また、デバッグ機能モジュール５７のデータ信号出力端子５７ｂがバッファ回路５６ｂを介して信号端子６３ａに接続されている。なお、信号端子６３ａは、プルアップ抵抗５６ｃを介して不図示の電源に接続されている。
【００４９】
バッファ回路５６ｂには、出力制御端子が設けられており、この出力制御端子に入力される信号がＨｉｇｈレベル（例えば、２．０［Ｖ］）のとき、バッファ回路５６ｂにおいて信号の出力が禁止される。
【００５０】
本第１実施形態では、上述したＣＰＵ５３の動作のモニタを行わないとき、バッファ回路５６ｂが、デバッグ機能モジュール５７からの信号の出力を禁止している（禁止手段）。つまり、ＣＰＵ５３の動作のモニタを行わないときは、スイッチ６５ａがオン状態であり、信号端子６３ａがグランドラインとしての背面フレーム２７に電気的に接続されている状態であるので、この状態のときに信号端子６３ａを介して信号を出力するのを禁止している。これによって、この信号端子６３ａを通じて背面フレーム２７（グランドライン）に過大な電流が流れるのを防止することができ、ＡＳＩＣ５２ａ（例えば、ＣＰＵ５３や、ロジック回路部５６）が破損するのを防止することができる。
【００５１】
ここで、このバッファ回路５６ｂにおいて信号の出力を禁止する状態にさせる制御を行っているのが、デバッグ信号出力切替モジュール５６ｄ、論理回路部５６ｅ、及びデバッグ機能モジュール５７である。
【００５２】
デバッグ信号出力切替モジュール５６ｄは、デバッグ機能モジュール５７のデータ信号入力端子５７ａがＬｏｗレベル（例えば、０．８［Ｖ］以下）のとき、つまり、スイッチ６５ａがオン状態のとき、Ｈｉｇｈレベルの信号を出力する。また、デバッグ信号出力切替モジュール５６ｄは、デバッグ機能モジュール５７のデータ信号入力端子５７ａがＨｉｇｈレベルのとき、つまり、スイッチ６５ａがオフ状態のとき、リセット信号をデバッグ機能モジュール５７から入力した際にＬｏｗレベルの信号を出力する。
【００５３】
また、デバッグ機能モジュール５７は、コントロール端子５７ｃを備え、データ信号出力端子５７ｂから信号を出力する場合、このコントロール端子５７ｃからＬｏｗレベルの制御信号を出力し、データ信号出力端子５７ｂから信号を出力しない場合、このコントロール端子５７ｃからＨｉｇｈレベルの制御信号を出力するものである。
【００５４】
論理回路部５６ｅは、デバッグ信号出力切替モジュール５６ｄからＬｏｗレベルの信号を入力するとともに、デバッグ機能モジュール５７のコントロール端子５７ｃからＬｏｗレベルの信号を入力した場合にのみ、Ｌｏｗレベルの信号を上記バッファ回路５６ｂに出力する。このＬｏｗレベルの信号を入力したバッファ回路５６ｂは、信号の出力を許可する状態となる。つまり、スイッチ６５ａがオフ状態であり、データ信号出力端子５７ｂから信号を出力しようとする場合、バッファ回路５６ｂにおいて信号の出力が許可される状態となる。
【００５５】
また、論理回路部５６ｅは、デバッグ信号出力切替モジュール５６ｄ及びデバッグ機能モジュール５７のコントロール端子５７ｃのうち、少なくとも一方からＨｉｇｈレベルの信号を入力した場合は、Ｈｉｇｈレベルの信号をバッファ回路５６ｂに出力する。このＨｉｇｈレベルの信号を入力したバッファ回路５６ｂは、デバッグ機能モジュール５７のデータ信号出力端子５７ｂからの信号の出力を禁止する状態となる。つまり、スイッチ６５ａがオン状態の場合、或いは、データ信号出力端子５７ｂから信号を出力しない場合、バッファ回路５６ｂにおいて信号の出力が禁止される状態となる。
【００５６】
図７は、デバッグ信号出力切替モジュール５６ｄの内部構成を示す回路図であり、図８は、各信号波形を示す説明図である。
【００５７】
デバッグ信号出力切替モジュール５６ｄは、複数のフリップフロップ回路６６ａ，６６ｂ，６６ｃを備えている。
【００５８】
リセット信号（図７及び図８中、ｒｅｓｅｔ）は、制御基板５１にある回路（不図示）よりＡＳＩＣ５２ａへ入力される信号である。このリセット信号は、デバッグ機能モジュール５７のデータ信号出力端子５７ｂから信号を出力する場合に、ＬｏｗレベルからＨｉｇｈレベルに切り替えられて出力され、各フリップフロップ回路６６ａ，６６ｂ，６６ｃのＲ端子に入力される。
【００５９】
フリップフロップ回路６６ａは、ＣＫ１端子を介して制御基板５１にある回路（不図示）より入力したクロック信号（図７及び図８中、ＣＬＫ）の周期を２倍し、フリップフロップ回路６６ｂのＣＫ２端子に出力している。フリップフロップ回路６６ｂは、この入力したクロック信号の周期を更に２倍し、フリップフロップ回路６６ｃのＣＫ３端子に出力している。
【００６０】
このフリップフロップ回路６６ｃは、当該フリップフロップ回路６６ｃのＤ３端子を介して入力されるデータ信号入力端子５７ａの信号レベルが、Ｌｏｗレベル（つまり、スイッチ６５ａがオン状態）のとき、論理回路部５６ｅに出力する信号をＨｉｇｈレベルに設定して、バッファ回路５６ｂにおける信号の出力を禁止している。また、フリップフロップ回路６６ｃは、当該フリップフロップ回路６６ｃのＤ３端子を介して入力されるデータ信号入力端子５７ａの信号レベルが、Ｈｉｇｈレベル（つまり、スイッチ６５ａがオフ状態）であり、且つ、リセット信号を入力して、クロック信号の４倍周期の信号が、ＬｏｗレベルからＨｉｇｈレベルに切り替わったとき、論理回路部５６ｅに出力する信号をＨｉｇｈレベルからＬｏｗレベルに切り替えて、バッファ回路５６ｂにおける信号の出力を許可している。つまり、デバッグ機能モジュール５７においてリセット信号が出力されてから所定時間経過後にバッファ回路５６ｂにおける信号の出力が許可される。
【００６１】
これらバッファ回路５６ａ、バッファ回路５６ｂ、プルアップ抵抗５６ｃ、デバッグ信号出力切替モジュール５６ｄ及び論理回路部５６ｅは、ＡＳＩＣ５２ａのロジック回路部５６に備えられており、ＡＳＩＣ５２ａの外部に新たに回路素子を追加する必要はない。従って、コストアップを抑制することができる。
【００６２】
本第１実施形態において、これらスイッチ６５ａ〜６５ｆは、制御基板５１に形成されている。以下、スイッチ６５ａ〜６５ｆの構成について詳細に説明する。
【００６３】
図９は、制御基板５１の表面に配置されたスイッチ６５ａ〜６５ｆの一部分を示す概略平面図である。また、図１０は、スイッチ６５ａ〜６５ｆ部分の断面図である。
【００６４】
制御基板５１の表面には、図９に示すように、各信号ライン６１ａ〜６１ｆ及び各グランド端子５０ａ〜５０ｆに接続される複数（６個）のスイッチパターン８１ａ〜８１ｆが配置されている。これらスイッチパターン８１ａ〜８１ｆは、制御基板５１に設けた貫通孔５１ａの近傍に放射状に配置されている。また、制御基板５１の裏面には、図１０に示すように、グランドラインとしての背面フレーム２７に電気的に接続されるグランドパターン８２が配置されている。このグランドパターン８２は、貫通孔５１ａの近傍に配置され、制御基板５１を背面フレーム２７に固定した際に、背面フレーム２７に接触する。この背面フレーム２７における制御基板５１の貫通孔５１ａに対向する位置には、図４に示すように、導電部材としてのねじ８３が螺合する貫通孔２７ａが形成されている。
【００６５】
上記スイッチ６５ａ〜６５ｆは、これらスイッチパターン８１ａ〜８１ｆと、グランドパターン８２とを備えている。そして、スイッチパターン８１ａ〜８１ｆに接触する導電部材としての座金８４、及びスプリングワッシャ８５を介してねじ８３が制御基板５１の貫通孔５１ａを貫通し、背面フレーム２７の貫通孔２７ａに固定することで、スイッチパターン８１ａ〜８１ｆと、グランドパターン８２とが電気的に接続されることとなる。
【００６６】
また、ねじ８３を取り外すことで、スイッチパターン８１ａ〜８１ｆと、グランドパターン８２とを電気的に遮断されることとなる。
【００６７】
従って、ＣＰＵ５３の動作のモニタを行わないときは、制御基板５１を背面フレーム２７に座金８４を介してねじ８３で固定するだけで、スイッチパターン８１ａ〜８１ｆと、グランドパターン８２とを電気的に接続して、スイッチ６５ａ〜６５ｆをオン状態にすることができる。また、ＣＰＵ５３の動作のモニタを行うときは、ねじ８３を取り外すだけで、スイッチ６５ａ〜６５ｆをオフ状態にすることができる。
【００６８】
スイッチパターン８１ａ〜８１ｆ及びねじ８３は、筐体としてのアッパーケース１５の外部に露出しているのが望ましい。本第１実施形態では、スイッチ６５ａ〜６５ｆは、制御基板５１におけるパラレルＩ／Ｆコネクタ５０近傍に配置され、これらスイッチパターン８１ａ〜８１ｆ及びねじ８３（図２参照）は、パラレルＩ／Ｆコネクタ５０が露出する開口部３４から外部に露出される。つまり、ＣＰＵ５３の動作のモニタを行う場合（スイッチ６５ａ〜６５ｆをオフ状態にする場合）、外部に露出したねじ８３を取り外すだけでよく、アッパーケース１５を取り外す必要がないので、メンテナンス性が向上する。
【００６９】
［２］第２実施形態
本第２実施形態において、上記第１実施形態と異なるのは、信号の出力を禁止する禁止手段として信号ライン６１ａにスイッチを設けた点である。
【００７０】
図１１は、第２実施形態におけるデバッグ機能モジュール５７とパラレルＩ／Ｆコネクタ５０との間の電気的接続状態を示すブロック図である。図１２は、信号ラインに設けたスイッチの一部を示す概略平面図である。以下、この第２実施形態において、上記第１実施形態と同様な部分は、同一の符号を付すことにより説明を省略する。
【００７１】
本第２実施形態では、信号ライン６１ａにスイッチ９１を設けているので、デバッグ信号出力切替モジュールを省略することができる。このスイッチ９１は、スイッチ６５ａよりも信号端子６３ａ側の信号ライン６１ａに設けられている。
【００７２】
このスイッチ９１は、スイッチ６５ａ〜６５ｆがオン状態のときは、オフ状態に設定され、スイッチ６５ａ〜６５ｆがオフ状態のときは、オン状態に設定される。つまり、グランド端子５０ａをグランドラインとしての背面フレーム２７に接続しているときは、スイッチ９１をオフにして信号が信号端子６３ａから出力されるのを禁止している。これによって、信号端子６３ａを通じて背面フレーム２７（グランドライン）側に過大な電流が流れるのを防止することができ、ＡＳＩＣ５２ａ（例えば、ＣＰＵ５３や、ロジック回路部５６）が破損するのを防することができる。
【００７３】
このスイッチ９１は、制御基板５１の表面に配置された２つのスイッチパターン９１ａ，９１ｂを備えている。これらスイッチパターン９１ａ，９１ｂは、制御基板５１に設けた貫通孔５１ｂの近傍に配置されている。図１２は、スイッチ９１がオフ状態を示しているが、このスイッチ９１をオン状態にする場合は、上記第１実施形態におけるねじ８３が座金８４及びスプリングワッシャ８５を介してこの貫通孔５１ｂに固定される。これらねじ８３及び座金８４によりスイッチパターン９１ａとスイッチパターン９１ｂとが電気的に接続されることとなる。これらスイッチパターン９１ａ，９１ｂは、筐体としてのアッパーケース１５の外部に露出している。これによって、アッパーケース１５を外さずに、スイッチ６５ａ〜６５ｆをオフ状態にし、且つ、スイッチ９１をオン状態にすることができ、また、スイッチ６５ａ〜６５ｆをオン状態にし、且つ、スイッチ９１をオフ状態にすることができる。従って、メンテナンス性が向上する。更に、ねじ８３がスイッチ６５ａ〜６５ｆ或いはスイッチ９１の導電部材として使用されるので、作業中にねじ８３を紛失してしまうのを防止することができ、メンテナンス性が更に向上するものである。
【００７４】
以上、一実施形態に基いて本発明を説明したが、これに限るものではない。
【００７５】
例えば、上記実施形態では、スイッチ６５ａ〜６５ｆが制御基板５１に設けたスイッチパターン８１ａ〜８１ｆと、グランドパターン８２とを備え、ねじ８３及び座金８４によりオンオフする場合について説明したが、これに限るものではなく、例えば、ディップスイッチ等の機械的スイッチによりサービスマンが切り替える構成にしてもよいし、信号によってオン或いはオフするスイッチ（例えば、半導体スイッチ）によって自動的に切り替える構成にしてもよい。
【００７６】
また、上記実施形態では、絶縁板として制御基板５１を用いたが、これに限るものではなく、他の絶縁基板であってもよい。
【００７７】
また、上記実施形態では、グランドラインとして背面フレーム２７を用いていたが、これに限るものではなく、アース端子に接続される他の板金（例えば、サイドフレーム等）をグランドラインとしてもよい。
【００７８】
また、上記実施形態では、ドットインパクトプリンタの場合について説明したが、ドットインパクトプリンタに限らず、信号通信ケーブルが接続されるインタフェースコネクタを有する任意の記録装置および電子機器に適用可能である。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１実施形態に係るプリンタの前方の外観構成を示す斜視図である。
【図２】同プリンタの後方の外観構成を示す斜視図である。
【図３】同プリンタの構成を示す側断面図である。
【図４】同プリンタを後方から見た場合の分解斜視図である。
【図５】デバッグを行うための機器をプリンタの制御基板に接続した概略を示すブロック図である。
【図６】モジュールとインタフェースコネクタとの間の電気的接続状態を示すブロック図である。
【図７】デバッグ信号出力切替モジュールの内部構成を示す回路図である。
【図８】各信号波形を示す説明図である。
【図９】制御基板の表面に配置されたスイッチの一部分を示す概略平面図である。
【図１０】スイッチ部分の断面図である。
【図１１】第２実施形態におけるモジュールとインタフェースコネクタとの間の電気的接続状態を示すブロック図である。
【図１２】信号ラインに設けたスイッチの一部を示す概略平面図である。
【符号の説明】
【００８０】
１０…プリンタ（電子機器、記録装置）、１５…アッパーケース（筐体）、１５ａ…開口部、２０…記録ヘッド、２１…キャリッジ、２２…プラテン、２７…背面フレーム（グランドライン）、２８…キャリッジ軸、５０…パラレルＩ／Ｆコネクタ（インタフェースコネクタ）、５０ａ〜５０ｆ…グランド端子、５１…制御基板（絶縁板）、５１ａ…貫通孔、５２ａ…ＡＳＩＣ、５３…ＣＰＵ（プロセッサ）、５４…ＦｌａｓｈＲＯＭ、５６ｂ…バッファ回路（出力制御手段）、５７…デバッグ機能モジュール（モジュール）、６１ａ〜６１ｆ…信号ライン、６５ａ〜６５ｆ…スイッチ（遮断手段）、８１ａ〜８１ｆ…スイッチパターン、８２…グランドパターン、８３…ねじ（導電部材）、８４…座金。
【図１】
2005271528.tif 000003
【図２】
2005271528.tif 000004
【図３】
2005271528.tif 000005
【図４】
2005271528.tif 000006
【図５】
2005271528.tif 000007
【図６】
2005271528.tif 000008
【図７】
2005271528.tif 000009
【図８】
2005271528.tif 000010
【図９】
2005271528.tif 000011
【図１０】
2005271528.tif 000012
【図１１】
2005271528.tif 000013
【図１２】
2005271528.tif 000014