(57)【要約】【課題】コンデンサと単位セルとを接続するスイッチとして、電界効果トランジスタを用いても、オフ時にコンデンサと単位セルとの絶縁を図ることができるスイッチング回路及び電圧計測回路を提供する。【解決手段】コンデンサＣ１〜Ｃｎは、単位セルＶ１〜Ｖｎと一対一対応で設けられている。ＦＥＴＱ１１〜Ｑ１（ｎ＋１）は、単位セルＶ１〜Ｖｎの両端を、対応するコンデンサＣ１〜Ｃｎに接続するために設けられている。さらに、ソース−ドレイン間に発生する寄生ダイオードの順方向が、コンデンサＣ１〜Ｃｎから単位セルＶ１〜Ｖｎに向かうように接続されている。ＦＥＴＱ２１〜Ｑ２（ｎ−１）が、各コンデンサＣ１〜Ｃｎの低圧側をグランドに接続する。【選択図】図１
2005091136.tif 000002
【特許請求の範囲】
【請求項１】
バッテリからなる単位セルを複数個直列に接続して構成された組電池の前記単位セルと一対一対応で設けられた複数のコンデンサと、
前記単位セルの両端を、対応する前記コンデンサに接続するために設けられ、かつ、ソース−ドレイン間に発生する寄生ダイオードの順方向が、前記コンデンサから前記単位セルに向かうように接続された第１半導体スイッチと、
前記各コンデンサの低圧側をグランドに接続するためのスイッチとを備え、
一の前記単位セルのマイナス側と、当該単位セルのマイナス側に接続されている二の前記単位セルのプラス側とは、共通の前記第１半導体スイッチを介して前記コンデンサに接続される
ことを特徴とするスイッチング回路。
【請求項２】
請求項１記載のスイッチング回路であって、
前記第１半導体スイッチのオンオフを指示する制御信号を出力するロジック回路と、
前記制御信号をレベルシフトして、前記半導体スイッチのゲートに出力するレベルシフト回路と
をさらに備えたことを特徴とするスイッチング回路。
【請求項３】
請求項１又は２記載のスイッチング回路であって、
前記第１半導体スイッチのうち、最も高電圧側にある前記単位セルのプラス側に接続されている半導体スイッチはＰｃｈ．であり、他の半導体スイッチはＮｃｈ．である
ことを特徴とするスイッチング回路。
【請求項４】
請求項１〜３何れか１項記載のスイッチング回路と、
前記コンデンサの両端電圧を計測する計測手段と、
前記コンデンサ−前記計測手段間に設けられ、かつ、ソース−ドレイン間に発生する寄生ダイオードの順方向が前記計測手段から前記コンデンサに向かうように接続されている第２半導体スイッチと、
前記第２半導体スイッチの前記計測手段の一端に所定電圧を印加する電圧印加手段と
を備えたことを特徴とする電圧計測回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチング回路及び電圧計測回路に係わり、特に、直列に接続された単位セルの両端をコンデンサに接続するスイッチング回路及び当該スイッチング回路を備えた電圧計測回路に関する。
【背景技術】
【０００２】
上述した従来のスイッチング回路として、例えば、図５に示すようなフライングキャパシタ回路が提案されている（例えば、特許文献１、２）。同図に示すように、フライングキャパシタ回路は、直列に接続された複数の単位セルＶ１〜Ｖｎに対して１つのコンデンサＣと、上記単位セルＶ１〜Ｖｎの各両端を上記コンデンサＣの両端に順次接続するための複数の切替スイッチＳ１〜Ｓｎ＋１とを備えている。なお、図５において単位セルＶ１〜Ｖｎはそれぞれ一つのバッテリから構成されている。
【０００３】
切替スイッチＳ１〜Ｓｎ＋１は、ｎ個の単位セルＶ１〜Ｖｎに対して、（ｎ＋１）個設けられている。つまり、例えば、単位セルＶ１のマイナス側と、この単位セルＶ１のマイナス側に接続されている単位セルＶ２のプラス側とは、共通の切替スイッチＳ２を介してコンデンサＣに接続されるようになっている。これにより、図６に示すように、各単位セルＶ１〜Ｖｎの両側に２つずつ切替スイッチＳ１〜Ｓ２ｎを設ける場合に比べて（例えば特許文献３）、単位セルＶ１〜Ｖｎの両端に設ける切替スイッチの数を減らすことができる。
【特許文献１】特開平１１−２４８７５５号公報
【特許文献２】特開２００２−１５６３９２号公報
【特許文献３】特開平１１−２４８７５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図５に示すように従来のフライングキャパシタ回路では、例えば、切替スイッチＳ１及びＳ２をオンして、単位セルＶ１をコンデンサＣに接続したときには、共通の切替スイッチＳ２には、矢印Ｙ２方向の電流が流れる。一方、切替スイッチＳ２及びＳ３をオンして、単位セルＶ２をコンデンサＣに接続したときには、矢印Ｙ１方向の電流が流れる。
【０００５】
つまり、共通の切替スイッチとしては、双方向スイッチが必要となり、トランジスタスイッチ（ＮＰＮトランジスタではコレクタからエミッタへ電流が流れる）などの極性のあるスイッチを切替スイッチとして用いることができない。
【０００６】
また、切替スイッチとして、例えば、図７に示すように、極性のないスイッチである電界効果トランジスタ（以下、ＦＥＴ）を用いることも考えられる。この場合、ＦＥＴＱ１〜Ｑｎ＋１がオンしている際の動作は問題ない。しかしながら、ＦＥＴＱ１〜Ｑｎ＋１をオフして単位セルＶ１〜ＶｎとコンデンサＣとの絶縁を図ったとしても、ＦＥＴＱ１〜Ｑｎ＋１が持つソース−ドレイン間に寄生ダイオードにより、完全に絶縁されているとは言えない。このため、オンしたときに流れる方向と逆方向へ電流が流れてしまい、コンデンサＣに単位セルＶ１〜Ｖｎの両端電圧に応じた電荷をためることができないという問題があった。
【０００７】
また、例えば、ＦＥＴＱ１及びＱ２をオンすると、矢印Ｙ３に示す閉ループ回路が形成され、コンデンサＣが単位セルＶ１によって充電され、コンデンサＣの両端電圧が単位セルＶ１の両端電圧と等しくなる。
【０００８】
しかしながら、このとき、ＦＥＴＱ３はオフであっても、ＦＥＴＱ３のソース−ドレイン間に発生する寄生ダイオードによって、矢印Ｙ４に示す閉ループ回路が形成され、単位セルＶ２に逆電圧が印加されてしまう。すなわち、コンデンサＣに蓄積された電荷が単位セルＶ２に対して放電されてしまうため、コンデンサＣの単位セルＶ１の両端電圧に応じた電荷をためることができなくなってしまうという問題があった。
【０００９】
そこで、従来は切替スイッチとして、リレースイッチを用いていた。しかしながら、リレースイッチは、ＦＥＴに比べて、コスト、大きさ、耐久性、応答速度などの面で劣っている。
【００１０】
そこで、本発明は、上記のような問題点に着目し、コンデンサと単位セルとを接続するスイッチとして、電界効果トランジスタを用いても、オフ時にコンデンサと単位セルとの絶縁を図ることができるスイッチング回路及び電圧計測回路を提供することを課題とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するためになされた請求項１記載の発明は、バッテリからなる単位セルを複数個直列に接続して構成された組電池の前記単位セルと一対一対応で設けられた複数のコンデンサと、前記単位セルの両端を、対応する前記コンデンサに接続するために設けられ、かつ、ソース−ドレイン間に発生する寄生ダイオードの順方向が、前記コンデンサから前記単位セルに向かうように接続された第１半導体スイッチと、前記各コンデンサの低圧側をグランドに接続するためのスイッチとを備え、一の前記単位セルのマイナス側と、当該単位セルのマイナス側に接続されている二の前記単位セルのプラス側とは、共通の前記第１半導体スイッチを介して前記コンデンサに接続されることを特徴とするスイッチング回路に存する。
【００１２】
請求項１記載の発明によれば、コンデンサは、単位セルと一対一対応で設けられている。第１半導体スイッチは、単位セルの両端を、対応するコンデンサに接続するために設けられている。さらに、ソース−ドレイン間に発生する寄生ダイオードの順方向が、コンデンサから単位セルに向かうように接続されている。切替スイッチが、各コンデンサの低圧側をグランドに接続する。
【００１３】
従って、一の単位セルのマイナス側と二の単位セルのプラス側とが共通のスイッチを介してコンデンサに接続されるスイッチング回路の場合、その共通のスイッチには双方向の電流が流れる。そこで、スイッチとして第１半導体スイッチを用いれば双方向に電流を流すことができる。しかも、コンデンサを単位セルと一対一対応で設けることにより、所定の単位セルの両端をコンデンサの両端に接続したとき、所定の単位セルより低圧側にある単位セルに、コンデンサによって、逆電圧が印加されることもなくなる。さらに、単位セル−コンデンサ間の第１半導体スイッチをオフしたとき、そのコンデンサの低圧側をグランドに接続すれば、コンデンサの電位が単位セルの電位より低くなり、寄生ダイオードの順方向がコンデンサから単位セルに向いていたとしても、順方向に電流が流れなくなる。
【００１４】
請求項２記載の発明は、請求項１記載のスイッチング回路であって、前記第１半導体スイッチのオンオフを指示する制御信号を出力するロジック回路と、前記制御信号をレベルシフトして、前記半導体スイッチのゲートに出力するレベルシフト回路とをさらに備えたことを特徴とするスイッチング回路に存する。
【００１５】
請求項２記載の発明によれば、ロジック回路が第１半導体スイッチのオンオフを指示する制御信号を出力する。レベルシフト回路が、制御信号をレベルシフトして、第１半導体スイッチのゲートに出力する。従って、レベルシフト回路により制御信号をレベルシフトすれば、低電圧系のロジック回路が出力する制御信号を用いて、ソースに高電圧が印加されている第１半導体スイッチのオンオフを制御することができ、高価なフォトＭＯＳなどを用いる必要がない。
【００１６】
請求項３記載の発明は、請求項１又は２記載のスイッチング回路であって、前記第１半導体スイッチのうち、最も高電圧側にある前記単位セルのプラス側に接続されている半導体スイッチはＰｃｈ．であり、他の半導体スイッチはＮｃｈ．であることを特徴とするスイッチング回路に存する。
【００１７】
請求項３記載の発明によれば、第１半導体スイッチのうち、最も高電圧側にある単位セルのプラス側に接続されている半導体スイッチはＰｃｈ．であり、他の半導体スイッチはＮｃｈ．である。従って、Ｐｃｈ．の半導体スイッチを用いなければ、オンすることができない最高電圧側にある単位セルのプラス端子に接続される半導体スイッチ以外は、安価なＮｃｈ．ＦＥＴを用いることができる。
【００１８】
請求項４記載の発明は、請求項１〜３何れか１項記載のスイッチング回路と、前記コンデンサの両端電圧を計測する計測手段と、前記コンデンサ−前記計測手段間に設けられ、かつ、ソース−ドレイン間に発生する寄生ダイオードの順方向が前記計測手段から前記コンデンサに向かうように接続されている第２半導体スイッチと、前記第２半導体スイッチの前記計測手段の一端に所定電圧を印加する電圧印加手段とを備えたことを特徴とする電圧計測回路に存する。
【００１９】
請求項４記載の発明によれば、計測手段が、コンデンサの両端電圧を計測する。第２半導体スイッチが、コンデンサ−計測手段間に設けられる。電圧印加手段が、コンデンサ−計測手段間に設けられ、かつ、ソース−ドレイン間に発生する寄生ダイオードの順方向が計測手段からコンデンサに向かうように接続されている。従って、電圧印加手段により第２半導体スイッチの計測手段側の電位がコンデンサ側の電位より下がれば、第２半導体スイッチの寄生ダイオードの順方向が計測手段からコンデンサに向いていたとしても、順方向に電流が流れなくなる。
【発明の効果】
【００２０】
以上説明したように、請求項１記載の発明によれば、一の単位セルのマイナス側と二の単位セルのプラス側とが共通のスイッチを介してコンデンサに接続されるスイッチング回路の場合、その共通のスイッチには双方向の電流が流れる。そこで、スイッチとして第１半導体スイッチを用いれば双方向に電流を流すことができる。しかも、コンデンサを単位セルと一対一対応で設けることにより、所定の単位セルの両端をコンデンサの両端に接続したとき、所定の単位セルより低圧側にある単位セルに、コンデンサによって、逆電圧が印加されることもなくなる。さらに、単位セル−コンデンサ間の第１半導体スイッチをオフしたとき、そのコンデンサの低圧側をグランドに接続すれば、コンデンサの電位が単位セルの電位より低くなり、寄生ダイオードの順方向がコンデンサから単位セルに向いていたとしても、順方向に電流が流れなくなるので、コンデンサと単位セルとを接続するスイッチとして、半導体スイッチを用いても、オフ時にコンデンサと単位セルとの絶縁を図ることができるスイッチング回路を得ることができる。
【００２１】
請求項２記載の発明によれば、レベルシフト回路により制御信号をレベルシフトすれば、低電圧系のロジック回路が出力する制御信号を用いて、ソースに高電圧が印加されている第１半導体スイッチのオンオフを制御することができ、高価なフォトＭＯＳなどを用いる必要がないので、コストダウンを図ったスイッチング回路を得ることができる。
【００２２】
請求項３記載の発明によれば、Ｐｃｈ．の半導体スイッチを用いなければ、オンすることができない最高電圧側にある単位セルのプラス端子に接続される半導体スイッチ以外は、安価なＮｃｈ．ＦＥＴを用いることができるので、コストダウンを図ったスイッチング回路を得ることができる。
【００２３】
請求項４記載の発明によれば、電圧印加手段により第２半導体スイッチの計測手段側の電位がコンデンサ側の電位より下がれば、第２半導体スイッチの寄生ダイオードの順方向が計測手段からコンデンサに向いていたとしても、順方向に電流が流れなくなるので、コンデンサと計測手段とを接続するスイッチとして、半導体スイッチを用いても、オフ時にコンデンサと計測手段との絶縁を図ることができる電圧計測回路を得ることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明のスイッチング回路及び電圧計測回路について、図面を参照して説明する。図１は、本発明のスイッチング回路としてのフライングキャパシタ回路を組み込んだ電圧計測回路の一実施の形態を示す回路図である。
【００２５】
同図に示すように、電圧計測回路は、２つのバッテリからなる単位セルＶ１〜Ｖｎをｎ個直列に接続して構成された組電池において、各単位セルＶ１〜Ｖｎに一対一対応で設けられたｎ個のコンデンサＣ１〜Ｃｎと、各単位セルＶ１〜Ｖｎの両端を、抵抗Ｒ１１〜Ｒ１（ｎ＋１）を介して、対応するコンデンサＣ１〜Ｃｎに接続するために設けられた電界効果トランジスタ（以下、ＦＥＴ）Ｑ１１〜Ｑ１（ｎ＋１）とを備えている。このＦＥＴＱ１１〜Ｑ１（ｎ＋１）が請求項中の第１半導体スイッチに相当する。このように、単位セルＶ１〜Ｖｎの両端と、コンデンサＣ１〜Ｃｎとを接続するスイッチとして、ＦＥＴを用いることにより、オン時に双方向に電流を流すことが可能となる。
【００２６】
上記ＦＥＴＱ１１〜Ｑ１ｎは、ソース−ドレイン間に発生する寄生ダイオードの順方向が、コンデンサＣ１〜Ｃｎから単位セルＶ１〜Ｖｎに向かうように接続されている。一方、最も低圧側の単位セルＶｎのマイナス側とコンデンサＣｎとを接続するＦＥＴＱ１（ｎ＋１）は、ソース−ドレイン間に発生する寄生ダイオードのアノードが、抵抗Ｒ１（ｎ＋１）を介してグランドに接続されている。
【００２７】
また、最も高圧側の単位セルＶ１のプラス側に接続されたＦＥＴＱ１１を除いたＦＥＴＱ１２〜Ｑ１ｎは、Ｎｃｈ．ＦＥＴから構成されている。次に、上述したＦＥＴＱ１２〜Ｑ１ｎのドライブ回路の詳細について図２を参照して説明する。図２は、ＦＥＴＱ１２〜Ｑ１ｎのうち、任意のＦＥＴＱｍのドライブ回路を示す図である。同図に示すように、ＦＥＴＱｍのゲートは、トランジスタＴｒ１のコレクタ及び抵抗Ｒｂ間に接続されている。上記トランジスタＴｒ１のエミッタは、抵抗Ｒａ及びＲ１（ｍ−１）を介して単位セルＶｍ−１のプラス側に接続されると共に、抵抗Ｒｃを介してベースと接続されている。一方、抵抗Ｒｂは、単位セルＶｍのマイナス側に接続されている。
【００２８】
また、トランジスタＴｒ１のベースは、抵抗Ｒｄ及びＲｅを介してトランジスタＴｒ２のコレクタに接続される。このトランジスタＴｒ２のエミッタはグランドに接続されている。一方、ベースは抵抗Ｒｆを介して後述するロジック回路に接続されるとともに、抵抗Ｒｇを介してエミッタに接続されている。
【００２９】
これにより、例えば、５Ｖ系のロジック回路から５Ｖの制御信号がトランジスタＴｒ２のベースに供給されると、トランジスタＴｒ２がオンする。トランジスタＴｒ２がオンすると抵抗Ｒ１（ｍ−１）、Ｒａ、Ｒｃ、Ｒｄ、Ｒｅの順に電流が流れる。このとき抵抗Ｒｃに発生する電圧により、トランジスタＴｒ１のエミッタ−ベース間にバイアスが与えられるため、トランジスタＴｒ１もオンする。
【００３０】
トランジスタＴｒ１がオンすると、ＦＥＴＱｍのゲートには、単位セルＶｍ及び単位セルＶｍ−１の両端電圧の合計値を、抵抗Ｒ１（ｍ−１）、Ｒａと、抵抗Ｒｂとで分圧した電圧が印加される。これにより、ＦＥＴＱｍのゲートには、そのソースより高いバイアス電圧が印加され、ＦＥＴＱｍはオンする。以上のことから明らかなように、抵抗Ｒａ〜Ｒｇ及びトランジスタＴｒ１、Ｔｒ２は５Ｖの制御信号をレベルシフトして、ＦＥＴＱｍのゲートに印加するレベルシフト回路として働く。
【００３１】
一方、最も高電圧側の単位セルＶ１のプラス側と接続されたＦＥＴＱ１１は、Ｐｃｈ．ＦＥＴから構成されている。次に、このＦＥＴＱ１１のドライブ回路の詳細について図３を参照して説明する。上述したＦＥＴＱ１１のゲートは、抵抗Ｒｈの一端と、抵抗Ｒｉの一端との間に接続されている。上記抵抗Ｒｈの他端は、抵抗Ｒ１１を介して単位セルＶ１に接続されている。一方、抵抗Ｒｉの他端は、トランジスタＴｒ３のコレクタ−エミッタ間を介してグランドに接続されている。このトランジスタＴｒ３のベースは抵抗Ｒｊを介して図示しないロジック回路に接続されていると共に、抵抗Ｒｋを介してエミッタに接続されている。
【００３２】
これにより、５Ｖ系のロジック回路から５Ｖの制御信号がトランジスタＴｒ３のベースに供給されると、トランジスタＴｒ３がオンする。トランジスタＴｒ３がオンすると、ＦＥＴＱ１１のゲートには、単位セルＶ１のプラス側の電圧を抵抗Ｒ１１、抵抗Ｒｈと、抵抗Ｒｉとで分圧した電圧が印加される。これにより、ＦＥＴＱ１１のゲートには、そのソースより低いバイアス電圧が印加され、ＦＥＴＱ１１がオンする。以上のことから明らかなように、抵抗Ｒｈ〜Ｒｋ及びトランジスタＴｒ３は５Ｖの制御信号をレベルシフトして、ＦＥＴＱ１１のゲートに印加するレベルシフト回路として働く。
【００３３】
今、各コンデンサＣ１〜Ｃｎ−１の両端のうち、対応する単位セルＶ１〜Ｖｎのプラス側に接続されている一端を高圧側とし、マイナス側に接続されている他端を低圧側とする。各コンデンサＣ１〜Ｃｎ−１の低圧側は、図１に示すように、それぞれ抵抗Ｒ２１〜Ｒ２（ｎ−１）及びＦＥＴＱ２１〜Ｑ２（ｎ−１）を介してグランドに接続されている。上記ＦＥＴＱ２１〜Ｑ２（ｎ−１）は、ソース−ドレイン間に発生する寄生ダイオードのアノードが、グランドに接続されている。このＦＥＴＱ２１〜Ｑ２（ｎ−１）が請求項中のスイッチに相当する。
【００３４】
一方、各コンデンサＣ１〜Ｃｎの高圧側は、ＦＥＴＱ３１〜Ｑ３ｎを介して計測回路１０に接続されている。上記ＦＥＴＱ３１〜Ｑ３ｎは、ソース−ドレイン間に発生する寄生ダイオードの順方向が、計測回路１０からコンデンサＣ１〜Ｃｎに向かうように接続されている。さらに、ＦＥＴＱ３１〜Ｑ３ｎの計測回路１０側の一端には、電圧印加手段としての定電圧回路２１〜２ｎにより所定電圧が印加されている。また、上述したＦＥＴＱ３１〜Ｑ３ｎが請求項中の第２半導体スイッチに相当する。さらに、コンデンサＣ１〜Ｃｎ、ＦＥＴＱ１１〜Ｑ１（ｎ＋１）、Ｑ２１〜Ｑ２（ｎ−１）がフライングキャパシタ回路（＝スイッチング回路）を構成する。
【００３５】
次に、上述した計測回路１０の構成について、図４を参照して以下説明する。同図に示すように、計測回路１０は、各コンデンサＣ１〜Ｃｎの高圧側電位のうち、一つを選択して出力するマルチプレクサ１１と、マルチプレクサ１１からの出力を増幅する増幅器１２と、増幅器１２の出力をディジタル信号に変換するアナログ／ディジタル変換器（以下、Ａ／Ｄ変換器）１３とを備える。
【００３６】
さらに、計測回路１０は、上述したマルチプレクサ１１及びＡ／Ｄ変換器１２の制御や、各ＦＥＴＱ１１〜Ｑ１（ｎ＋１）、Ｑ２１〜Ｑ２（ｎ−１）、Ｑ３１〜Ｑ３ｎのオンオフ制御を行うロジック回路１４をさらに備えている。このディジタル回路１４は、図示しないマイクロコンピュータ（以下、μＣＯＭ）と接続されており、このμＣＯＭからフォトカプラ１５を介してイネーブル信号が供給される。また、ディジタル回路１４は、Ａ／Ｄ変換器１３出力をフォトカプラ１６を介してμＣＯＭに供給する。
【００３７】
上述したフライングキャパシタ回路を組み込んだ電圧計測回路の動作について以下説明する。まず、フォトカプラ１５を介してイネーブル信号を入力すると、ロジック回路１４は、ＦＥＴＱ１１及びＱ１２をオンして、単位セルＶ１の両端をコンデンサＣ１の両端に接続する。これにより、コンデンサＣ１の両端電圧は、単位セルＶ１の両端電圧と等しくなる。
【００３８】
次に、ロジック回路１４は、ＦＥＴＱ１１及びＱ１２をオフにして、単位セルＶ１をコンデンサＣ１から切り離す。さらに、ＦＥＴＱ２１をオンにして、コンデンサＣ１の低圧側をグランドに接続する。このグランドへの接続により、コンデンサＣ１の低圧側の電位は、単位セルＶ１のマイナス側の電位より下がり、コンデンサＣ１の高圧側の電位は、単位セルＶ１のプラス側の電位より下がる。
【００３９】
具体的に述べると、今、例えば、単位セルＶ１のプラス側の電位が２５０Ｖであり、マイナス側の電位が２３８Ｖである。このとき、このＦＥＴＱ１１及びＱ１２のオンにより、コンデンサＣ１の高圧側は単位セルＶ１のプラス側の電位と等しい２５０Ｖとなり、コンデンサＣ１の低圧側は単位セルＶ１のマイナス側の電位と等しい２３８Ｖとなる。そして、コンデンサＣ１の両端電圧は、単位セルＶ１の両端電圧と等しい１２Ｖとなる。
【００４０】
その後、ＦＥＴＱ１１及びＱ１２をオフして、コンデンサＣ１の低圧側をグランドに接続すると、コンデンサＣ１の低圧側は２３８Ｖから０Ｖに下がり、コンデンサＣ１の高圧側は２５０Ｖから１２Ｖとなる。この状態では、上述したようにコンデンサＣ１の高圧側の電位が単位セルＶ１のプラス側の電位より低くなるため、ＦＥＴＱ１１の寄生ダイオードの順方向に向かって電流が流れることがない。また、コンデンサＣ１の低圧側の電位が単位セルＶ１のマイナス側の電位より低くなるため、ＦＥＴＱ１１の寄生ダイオードの順方向に向かって電流が流れることがない。従って、コンデンサＣ１と単位セルＶ１とを接続するスイッチとして、ＦＥＴを用いてもオフ時にコンデンサＣ１と単位セルＶ１との絶縁を図ることができる。
【００４１】
次に、ロジック回路１４は、ＦＥＴＱ２１をオン状態に保ったまま、ＦＥＴＱ３１をオンにする。このＦＥＴＱ３１のオンにより、コンデンサＣ１の両端電圧、つまり単位セルＶ１の両端電圧と等しいコンデンサＣ１の高圧側の電位が計測回路１０に供給される。計測回路１０に供給されたコンデンサＣ１の高圧側電位は、まず、マルチプレクサ１１を通過して、増幅回路１２により増幅された後、Ａ／Ｄ変換器１３に供給されディジタル信号に変換される。
【００４２】
Ａ／Ｄ変換器１３によりディジタル信号に変換されたコンデンサＣ１の高圧側電位は、ロジック回路１４に供給される。ロジック回路１４は、このコンデンサＣ１の高圧側電位のディジタル値をフォトカプラ１６を介して、図示しないμＣＯＭに供給する。μＣＯＭは、供給されたコンデンサＣ１の高圧側電位によって、単位セルＶ１の両端電圧を把握する。
【００４３】
その後、ロジック回路１４は、ＦＥＴＱ２１をオフして、コンデンサＣ１の低圧側とグランドとの接続を切り離す。さらに、ＦＥＴＱ３１をオフして、コンデンサＣ１の高圧側と計測回路１０との接続を切り離す。このとき、定電圧回路２１により、ＦＥＴＱ３１の計測回路１０側には単位セルＶ１の両端電圧より低い電圧が印加される。このため、ＦＥＴＱ３１のコンデンサＣ１側の電位より、計測回路１０側の電位が低くなり、ＦＥＴＱ３１の寄生ダイオードの順方向に電流が流れることがなく、絶縁を図ることができる。従って、コンデンサＣ１と計測回路１０とを接続するスイッチとして、ＦＥＴを用いても、オフ時にコンデンサＣ１と計測回路１０との絶縁を図ることができる。
【００４４】
以降、ロジック回路１４は、単位セルＶ２〜Ｖｎについても同様に、各単位セルＶ２〜Ｖｎの両端電圧を、対応するコンデンサＣ２〜Ｃｎを介して、計測回路１０に供給する。
【００４５】
また、コンデンサＣ１〜Ｃｎを単位セルＶ１〜Ｖｎと一対一対応で設けることにより、任意の単位セルＶｍの両端をコンデンサＣｍの両端に接続したとき、任意の単位セルＶｍより低圧側にある単位セルＶｍ＋１に、コンデンサＣｍによって、逆電圧が印加されることもなくなる。
【００４６】
また、上述した電圧計測回路によれば、レベルシフト回路により制御信号をレベルシフトしてＦＥＴＱ１１〜Ｑ１（ｎ＋１）のゲートに印加している。このレベルシフト回路により、５Ｖ系のロジック回路が出力する制御信号を用いて、高電圧にソースが接続されたＦＥＴＱ１１〜Ｑ１（ｎ＋１）のオンオフを制御することができ、高価なフォトＭＯＳなどを用いる必要がなく、コストダウンを図ることができる。
【００４７】
ところで、ＦＥＴＱ１１は最も高電圧である単位セルＶ１のプラス側に接続されているため、ゲートにソースより高い電圧を印加することができず、Ｎｃｈ．ＦＥＴを用いることができない。そこで、上述した電圧計測回路のように、最も高電圧側にある単位セルＶ１のプラス側に接続されているＦＥＴＱ１１を高価なＰｃｈ．ＦＥＴとし、他のＦＥＴＱ１２〜Ｑ１（ｎ＋１）はＮｃｈ．ＦＥＴとすれば、コストダウンを図ることができる。
【００４８】
また、図１に示すように一端がグランドに接続されるＦＥＴＱ１（ｎ＋１）や、ＦＥＴＱ２１〜Ｑ２（ｎ−１）は、グランド側に寄生ダイオードのアノードを接続している。これにより、寄生ダイオードのカソード電位がアノード電位より高くなることがなく、オフ時に寄生ダイオードを通じて電流が流れることがなくなる。
【００４９】
なお、上述した実施形態では、コンデンサＣ１〜Ｃｎの低圧側とグランドとを接続するスイッチとしてＦＥＴを用いていたが、このスイッチには単方向にしか電流がながれないため、トランジスタなどのスイッチを用いることも考えられる。
【００５０】
また、上述した実施形態では、第１又は第２半導体スイッチとして、電界効果トランジスタを用いていたが、この場合に限らず、例えば、バイポーラトランジスタ、ＩＧＢＴ、ＧＴＯ、フォトＭＯＳスイッチなどを用いてもよい。
【図面の簡単な説明】
【００５１】
【図１】本発明のスイッチング回路としてのフライングキャパシタ回路を組み込んだ電圧計測回路の一実施の形態を示す回路図である。
【図２】ＦＥＴＱ１２〜Ｑ１ｎのうち、任意のＦＥＴＱｍのドライブ回路を示す図である。
【図３】ＦＥＴＱ１１のドライブ回路を示す図である。
【図４】図１に示す計測回路１０の詳細を示す図である。
【図５】従来のスイッチング回路としてのフライングキャパシタ回路の一例を示す回路図である。
【図６】従来のスイッチング回路としてのフライングキャパシタ回路の一例を示す回路図である。
【図７】図５に示す切替スイッチＳ１〜Ｓｎ＋１としてＦＥＴＱ１〜Ｑｎ＋１を用いた場合の一例を示す図である。
【符号の説明】
【００５２】
Ｖ１  〜Ｖｎ        単位セル
Ｃ１  〜Ｃｎ        コンデンサ
Ｑ１１〜Ｑ１（ｎ＋１）  ＦＥＴ（第１半導体スイッチ）
Ｑ２１〜Ｑ２（ｎ−１）  ＦＥＴ（スイッチ）
Ｑ３１〜Ｑ３ｎ      ＦＥＴ（第２半導体スイッチ）
１４              ロジック回路
１０              計測回路
２１〜２ｎ        定電圧回路（電圧印加手段）
【図１】
2005091136.tif 000003
【図２】
2005091136.tif 000004
【図３】
2005091136.tif 000005
【図４】
2005091136.tif 000006
【図５】
2005091136.tif 000007
【図６】
2005091136.tif 000008
【図７】
2005091136.tif 000009