(57)【要約】【課題】  ミックスモードシミュレーションでディジタルとアナログの接続部分の精度の高いシミュレーション方法を提供する。【解決手段】  混在回路のネットリストを読み込み（１０１）、論理セル及びアナログ素子のライブラリを読み込み（１０２）、ディジタル回路からアナログ回路へ信号が伝播する部分の論理セルの出力端子に論理セルの入力状態遷移に対応した波形の傾きを定義したテーブルを設定し（１０３）、入力端子の寄生の抵抗及び寄生の容量を設定し（１０４）、ネットリストを再生成（１０５）し、論理シミュレーション回路シミュレーションを実行（１０６，１０７）し、前記論理セルの出力端子の波形に前記傾きを付加（１０８）し、アナログ回路部の回路シミュレータの電圧に応じてディジタル信号に変更し、ミックスモードシミュレーションを実行（１０９）する。【選択図】図１
2005242398.tif 000002
【特許請求の範囲】
【請求項１】
ディジタルアナログ混在回路から作成されたネットリストを読み込む過程と、論理セル及びアナログ素子のライブラリを読み込む過程と、ディジタル回路からアナログ回路へ信号が伝播する部分の論理セルの出力端子に論理セルの入力の状態遷移に対応した出力波形の立上り立下りの傾きを定義するテーブル設定過程と、ディジタル回路部の論理シミュレーションを実行する過程と、アナログ回路部を回路シミュレーションする過程と、前記論理シミュレーション過程と前記回路シミュレーション過程でそれぞれシミュレーションされた結果を元にディジタル回路部からアナログ回路部へ信号が伝播する部分において前記テーブル設定過程で設定されたテーブルと論理セルの出力端子がアナログ素子と接続している論理セルの入力端子の状態遷移に対応したテーブルの傾きを選択して前記論理セルの出力端子の波形に前記テーブルで選択された傾きを付加するディジタルアナログ同期過程を特徴とする半導体集積回路のシミュレーション方法。
【請求項２】
ディジタルアナログ混在回路から作成された回路からネットリストを読み込む過程と、論理セル及びアナログ素子のライブラリを読み込む過程と、アナログ回路からディジタル回路へ信号が伝播する部分の論理セルの入力端子に論理セルの入力端子の寄生の抵抗及び寄生の容量を設定する抵抗容量設定過程、前記抵抗容量設定過程で設定された論理セルの入力端子の寄生抵抗及び寄生容量の値を含めてシミュレーションに用いるネットリストを再生成する過程と、アナログ回路からディジタル回路へ信号が伝播する際に前記ネットリストを再生成する過程で生成されたネットリストを用いて回路シミュレーション過程でシミュレーションされた結果の電圧に応じてディジタル信号に変更するアナログディジタルデータ同期過程とを有することを特徴とする半導体集積回路のシミュレーション方法。
【請求項３】
前記半導体集積回路のシミュレーション方法において、請求項１記載の半導体集積回路のシミュレーション方法と、請求項２記載の半導体集積回路のシミュレーション方法とを組み合わせて実現する半導体集積回路のシミュレーション方法。
【請求項４】
前記半導体集積回路のシミュレーション方法において、前記ディジタル回路からアナログ回路へ信号が伝播する部分の論理セルの出力端子に論理セルの入力の状態遷移に対応した出力波形の立上り立下りの傾きを定義するテーブルが、前記論理セルの出力端子に接続する抵抗、容量素子に依存するもので、テーブル設定過程の前に前記論理セルの出力端子に接続する抵抗、容量素子を検索する過程と、前記過程で検索された抵抗と容量素子の値を元に波形の傾きの値を計算し、前記論理セルの出力端子にテーブルを設定することを特徴とする請求項１記載の半導体集積回路のシミュレーション方法。
【請求項５】
前記請求項３記載の半導体集積回路のシミュレーション方法と請求項４記載の半導体集積回路のシミュレーション方法を組み合わせて実現する半導体集積回路のシミュレーション方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタルアナログ混載回路において実行されるミックスモードシミュレーションの方法に関する発明である。
【背景技術】
【０００２】
半導体集積回路のシミュレーション方法において、ディジタル回路とアナログ回路の混在した回路のシミュレーションがミックスモードシミュレーションである。一般的にはアナログ回路はＳＰＩＣＥなどを用いた回路シミュレーションで電気的特性を確認し、ディジタル回路は論理シミュレーションを用いてシミュレーション対象となる回路にテストパターンを与えて論理的な動作を検証する。
【０００３】
ミックスモードシミュレーションはアナログ回路の回路シミュレーションの信号とディジタル回路の論理シミュレーションの信号とで信号のやり取りがあるため２つのシミュレータ間での同期を取る過程が存在する。
【０００４】
論理シミュレータでのシミュレーションでは０、１、不定、ハイインピーダンスの状態をとりそれらの状態間の遷移については瞬間的に遷移する。
またアナログ回路における回路シミュレーションで時系列にシミュレーションを行ないその電気的特性をシミュレーションする場合、波形の立上り及び立下りには有る時間を有しており、論理シミュレータのように瞬間的に状態が遷移することはない。また回路シミュレーションでは状態が遷移時間なしで変化することに対応していない。
【０００５】
そのためミックスモードシミュレーションにおいてディジタル回路からアナログ回路への信号の伝播が発生する部分では、論理シミュレータでの瞬時に状態が遷移する信号をそのまま回路シミュレータへ渡すことができない。
【０００６】
図１１は従来のディジタルアナログ混在の半導体集積回路の一例を示す図である。
１１０１はディジタルアナログ混在の半導体集積回路であり、１１０２は前記半導体集積回路１１０１のディジタル回路部であり、１１０３は前記半導体集積回路１１０１のアナログ回路部であり、１１０４及び１１０５は前記半導体集積回路１１０１のディジタル回路部１１０２内の論理セルの一部であり、１１０６は前記１１０４の出力端子であり、１１０７は前記論理セル１１０５の入力端子であり、１１０８および１１０９は前記半導体集積回路１１０１のアナログ回路部１１０３内の抵抗素子であり、１１１０及び１１１１は前記半導体集積回路１１０１のアナログ回路部１１０３内の容量素子である。
【０００７】
ミックスモードシミュレーションは前記半導体集積回路１１０１のディジタル部１１０２は論理シミュレーションで、前記半導体集積回路１１０２のアナログ回路部は回路シミュレーションでそれぞれ独立してシミュレーションを行ない、前記ディジタル回路部１１０２と前記アナログ回路部１１０３間で信号を伝播させる相互のシミュレーション結果を時間的の同期を取っている。
【０００８】
そのためシミュレーション対象となるディジタルアナログ混載半導体集積回路１１０１においてディジタル回路部１１０２とアナログ回路部１１０３とのつなぎの部分でディジタル回路からアナログ回路へ伝播する信号に対して一定の傾きを与えて回路シミュレータ側へ信号を受け渡している。この傾きの値はシミュレーション対応となる回路の全てのディジタル回路からアナログ回路への信号の伝播が発生する部分に対して同じ値を設定するか、それぞれのノードに対して個別の値を人手によって設定する方法がある。実際の例を図１２を用いて説明する。図１２において、１２０１はディジタル側からアナログ回路側へ入力される波形、１２０２はディジタル回路での論理シミュレーションの波形を示した。
【０００９】
前記論理セル１１０４の出力端子１１０６から出力され、前記アナログ回路部へ伝播する波形は１２０２であるが、そのままの波形では状態の遷移が瞬間的に発生しているため回路シミュレータでは取り扱うことができない。そのため波形１２０１のように論理シミュレーションの結果が“Ｈ”レベルから“Ｌ”レベルへ状態遷移する場合に傾きを与えている。また論理シミュレーションの状態遷移が“Ｈ”レベルから“Ｌ”レベルに遷移する場合も同様にアナログ回路へ伝播する波形には傾きを与えている。
【００１０】
この例に示したようにアナログ回路部１１０３に入力する信号の変化、つまり回路シミュレータで扱う電圧の変化はある傾きを持って与えなければならない。
またアナログ回路１１０３からディジタル回路１１０２へ信号が伝播する場合について図１３を参照しながら説明する。図１３において１３０１は回路シミュレータの波形、１３０２はディジタル回路部側へ入力される波形である。
【００１１】
アナログ回路側の電圧レベルに対してディジタル回路側での“Ｈ”レベルの電圧及び“Ｌ”レベルの電圧を定義し、アナログ回路側での電圧を考慮してディジタル回路側への信号を受け渡している。例えば論理セル１１０５の入力端子１１０７に接続しているアナログ回路のシミュレーション波形１３０１の場合、ある電圧Ｖｔをディジタルの“Ｈ”レベルまたは“Ｌ”レベルの切り換りの電圧に定義し、Ｖｔよりも高い電圧はディジタル回路での“Ｈ”レベルおよび前記電圧Ｖｔよりも低い電圧はディジタル回路での“Ｌ”レベルとして扱っている。つまりアナログ回路側の信号１３０１において時刻ｔの時に電圧Ｖｔとなった。つまり前記論理セル１１０７に入力されるディジタル信号としての波形は、時刻ｔよりも以前はディジタル回路側へ入力される値は“Ｌ”レベルであり、時刻ｔ以降はディジタル回路側へ入力される値は“Ｈ”レベルとなる。
【００１２】
このような先行技術としては、（特許文献１）（特許文献２）を挙げることができる。
【特許文献１】特開２０００−３５７１８３
【特許文献２】特開２００１−１４７９４８
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ディジタル回路とアナログ回路混在の半導体集積回路のミックスモードシミュレーションにおいて、ディジタル回路からアナログ回路への接続部分でアナログ回路へ受け渡す信号において“Ｈ”レベルから“Ｌ”レベル、または“Ｌ”レベルから“Ｈ”レベルへ状態遷移する場合の立上りまたは立下り時間が０の信号がアナログ回路へ入力されても回路シミュレータではシミュレーションすることが不可能である。
【００１４】
そのためミックスモードシミュレーションの実行前にディジタル回路からアナログ回路へ信号が伝播する場合に波形の立上り及び立下り時間を人手によって指定しなければならないが、半導体集積回路内の全てのディジタル回路からアナログ回路へ信号が伝播する部分に同一の値を設定しても、実際の半導体集積回路では全てのディジタル回路からアナログ回路へ信号が伝播する部分の信号の状態遷移において立上り及び立下り時間が同一とは考えられない。またディジタル回路からアナログ回路へ信号が伝播する部分について個別に立上り及び立下り時間を指定することも可能であるが、半導体集積回路全体でミックスモードシミュレーションを実行する前に、それぞれのディジタル回路からアナログ回路へ信号が伝播する部分の信号の状態遷移において立上り及び立下り時間を求めるシミュレーションを実行しなければならない。
【００１５】
またディジタル回路側の論理セルもＭＯＳトランジスタを用いて設計された回路であり、論理シミュレータでシミュレーションするために実際の動作をモデル化しているので、多入力の論理セルにおいてはそれぞれの入力の状態遷移によっては出力波形の立上り及び立下り時間が異なるため、実際の半導体集積回路の動作をシミュレーションする場合にはディジタル回路側の最終の駆動セルの入力の状態遷移に応じて出力波形の立上り時間および立下り時間を変更する必要がある。またアナログ回路側からディジタル回路側へ信号を伝播させる場合、アナログ回路の回路シミュレータの結果を電圧に応じてディジタル信号に変更される。従来のディジタルアナログ混在回路のミックスモードシミュレーションにおけるアナログ回路部の回路シミュレーションは回路内のアナログ素子で構成されている部分のシミュレーションを行う。しかし論理セルの実際の半導体集積回路においては一般的にＭＯＳトランジスタを用いて構成され、論理セルの入力側にはゲートの配線抵抗及びゲートの寄生容量が存在する。しかしながら現在のミックスモードシミュレーションでは前記ゲートの配線抵抗及び前記ゲートの寄生容量を考慮してミックスモードシミュレーションは実行されていない場合がほとんどである。
【００１６】
本発明は、ミックスモードシミュレーションでディジタルとアナログの接続部分の精度の高いシミュレーション方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題に鑑みて、本発明の半導体集積回路のシミュレーション方法は、ディジタル回路のアナログ回路混在のミックスモードシミュレーションの方法であって、ネットリストシミュレータに読み込む過程と、ディジタル回路からアナログ回路へ信号が伝播する部分の論理セルの出力端子にディジタル回路からアナログ回路へ伝播する信号の傾きを前記論理セルの入力の状態遷移に対応した波形の立上り立下りの傾きを定義するテーブル設定するテーブル設定過程とアナログ回路からディジタル回路へ信号が伝播する部分の論理セルの入力端子に論理セルの入力端子の寄生の抵抗及び寄生の容量を設定する抵抗容量設定過程と前記アナログ回路からディジタル回路へ信号が伝播する部分の論理セルの入力端子に論理セルの入力端子の寄生の抵抗及び寄生の容量を設定する抵抗容量設定過程で設定された寄生の抵抗及び寄生の容量を含めてネットリストを再生成する過程と論理シミュレーションを実行する過程と回路シミュレーションを実行する過程と前記２つの論理シミュレーションの結果及び回路シミュレーションの結果に基づいて前記テーブル設定過程で設定されたディタル回路からアナログ回路へ伝播する波形の傾きを前記テーブル設定過程で出力端子にテーブルを設定された論理セルの入力の状態遷移を検出して、アナログ回路へ伝播する信号の傾きを決定するディジタルアナログデータ同期過程と、またアナログ回路からディジタル回路へ信号が伝播する際に入力端子にアナログディジタルインターフェース設定過程で設定された入力端子の寄生の抵抗及び寄生の容量で構成される回路を付加しアナログシミュレーションの結果に反映させるアナログディジタルデータ同期過程とを有することを特徴とする。
【発明の効果】
【００１８】
この構成によると、論理シミュレーション過程と回路シミュレーション過程とディジタルアナログデータ同期過程とアナログディジタルデータ同期過程を繰り返し実行することによりディジタルアナログ混在回路のシミュレーションを実現可能にすることによりディジタルとアナログの接続部分の精度の高いシミュレーションを実現できる。
【発明を実施するための最良の形態】
【００１９】
以下に、この発明の実施の形態について図面を参照しながら説明する。尚本実施の形態は請求項３について合わせて説明する。
図１は本発明の半導体集積回路のシミュレーション方法の処理フロー図である。
【００２０】
１０１はディジタルアナログ混在回路から作成された回路からネットリストを読み込む過程、１０２は論理セル及びアナログ素子のライブラリを読み込む過程、１０３はディジタル回路からアナログ回路へ信号が伝播する部分の論理セルの出力端子にディジタル回路からアナログ回路へ伝播する信号の傾きを前記論理セルの入力の状態遷移に対応した波形の立上り立下りの傾きを定義するテーブル設定するテーブル設定過程、１０４はアナログ回路からディジタル回路へ信号が伝播する部分の論理セルの入力端子に論理セルの入力端子の寄生の抵抗及び寄生の容量を設定する抵抗容量設定過程、１０５は過程１０４で設定された論理セルの入力端子の寄生抵抗及び寄生容量の値を含めてシミュレーションに用いるネットリストを再生成する過程、１０６はディジタル回路部の論理シミュレーションを実行する過程、１０７はアナログ回路部を回路シミュレーションする過程、１０８は過程１０６と１０７でそれぞれシミュレーションされた結果を元にディジタル回路部からアナログ回路部へ信号が伝播する部分において過程１０３で設定されたテーブルと論理セルの出力端子がアナログ素子と接続している論理セルの入力端子の状態遷移に対応したテーブルの傾きを選択して前記論理セルの出力端子の波形に前記テーブルで選択された傾きを付加するディジタルアナログ同期過程、１０９はアナログ回路からディジタル回路へ信号が伝播する際に論理セルの入力端子にアナログ素子が接続されている論理セルの入力端子に入力されるアナログ回路部の回路シミュレータの電圧に応じてディジタル信号に変更するアナログディジタルデータ同期過程であり、過程１０６、過程１０７、過程１０８、過程１０９を繰り返し実行することによりディジタルとアナログの接続部分の精度の高いシミュレーションを行うことが可能となる。
【００２１】
さらにそれぞれの過程について詳細に説明する。
以下、図２を用いて過程１０３の具体的な動作過程を説明する。
図２はディジタル回路からアナログ回路へ信号が伝播する部分の論理セルの出力端子にディジタル回路からアナログ回路へ伝播する信号の傾きを前記論理セルの入力の状態遷移に対応した波形の立上り立下りの傾きを定義するテーブル設定するテーブル設定過程の処理フロー図である。
【００２２】
２０１はディジタルアナログ混在回路内で論理セルの出力端子がアナログ素子に接続している論理セルの全ての出力端子にテーブル設定過程での処理がなされていないセルか存在するかどうかを判定する過程、２０２は過程２０１で出力端子にテーブル設定過程での処理がなされていないセルの全ての出力端子にテーブル設定過程の処理がなされているかどうかを判定する過程、２０３は過程２０２で該当するセルのセル名と前記セルの出力端子に応じて予め準備されているテーブルを取得する過程、２０４は過程２０３で取得されたテーブルを前記論理セルの出力端子に設定する過程を繰り返すことで実現可能である。
【００２３】
さらに、図３を用いて過程１０４の具体的な動作過程を説明する。
図３はアナログ回路からディジタル回路へ信号が伝播する部分の論理セルの入力端子に論理セルの入力端子の寄生の抵抗及び寄生の容量を設定しアナログ回路からディジタル回路へ伝播する信号に前記寄生の抵抗及び寄生の抵抗の値を考慮して波形を変更するための抵抗容量設定過程の処理フロー図である。
【００２４】
３０１はディジタルアナログ混在回路内で論理セルの入力端子がアナログ素子に接続している論理セルの全ての入力端子に抵抗容量設定過程での処理がなされていないセルか存在するかどうかを判定する過程、３０２は過程３０１で入力端子に抵抗容量設定過程での処理がなされていないセルの全ての入力端子に抵抗容量設定過程の処理がなされているかどうかを判定する過程、３０３は過程３０２で該当するセルのセル名と前記セルの入力端子に応じて予め準備されている寄生抵抗及び寄生容量を取得する過程、３０４は過程３０３で取得された寄生抵抗及び寄生容量を前記論理セルの入力端子に設定する過程を繰り返すことで実現可能である。
【００２５】
過程１０５について図４、図５、図６を用いて詳細に説明する。
図４において４０１はディジタルアナログ混在の半導体集積回路の一部であり、４０２は前記半導体集積回路４０１のディジタル回路部の一部であり、４０３は前記半導体集積回路４０１のアナログ回路部の一部であり、４０４はインバータ論理の機能を有する前記ディジタル回路部４０２内のセルシンボルであり、４０５は前記インバータ論理の機能を有するセル４０４の入力端子ＩＮであり、４０６は前記セル４０４の出力端子であり、４０７は前記アナログ回路部４０３内の抵抗素子シンボルであり、４０８は前記アナログ回路部４０３内の容量シンボルである。
【００２６】
図５において５０１は前記論理セル４０４の入力端子４０５の寄生抵抗、５０２は前記論理セル４０４の入力端子４０５の寄生容量である。
図６において６０１は前記セル４０４の入力端子４０５の寄生抵抗値と寄生容量値のデータである。
【００２７】
ディジタル回路部へ信号が伝播する場合に、通常回路シミュレーションでは抵抗素子４０７を通った信号にさらに過程１０４で設定された前記論理セル４０４の入力の寄生抵抗及び寄生容量を回路シミュレータで素子として扱う。図５では５０３で示したような回路構成で追加し、ネットリストを再生成する過程１０５でネットリストを再度生成する。この図５で示した例は一例であり、実際の抵抗、容量などの回路素子で実現する以外に追加する構成はアナログ機能記述を用いても同一の機能を実現することは可能である。
【００２８】
また過程１０８について図７、図８及び図９を用いて詳細に説明する。
図７において７０１はディジタルアナログ混在の半導体集積回路の一部であり、７０２は前記半導体集積回路７０１のディジタル回路部の一部であり、７０３は前記半導体集積回路７０１のアナログ回路部の一部であり、７０４はＡＮＤ論理の機能を有する前記ディジタル回路部７０２内のセルシンボルであり、７０５、７０６は前記ＡＮＤ論理の機能を有するセル７０４の入力端子ＩＮ１、ＩＮ２であり、７０７は前記セル７０４の出力端子であり、７０８は前記アナログ回路部７０３内の抵抗素子シンボルであり、７０９は前記アナログ回路部７０３内の容量シンボルである。
【００２９】
また図８において８０１は前記ＡＮＤ論理の機能を有するセル７０４の出力端子７０７からの出力波形に対して傾きを設定するテーブルの一例である。
また図９は前記半導体集積回路７０１のシミュレーション波形の一部であり、前記セル７０４の入力端子７０５、７０６の状態遷移に応じて出力端子７０７からの波形に前記８０１のテーブルに基づいて立上り、立下りの信号の部分に傾きを与えた場合の信号の一例を示したものである。
【００３０】
図９での９０１のシミュレーション波形の一例のように半導体集積回路７０１内のセル７０４の入力端子７０５のＩＮ１が“Ｈ”レベルで７０６のＩＮ２の信号が時刻ｔ１で“Ｌ”レベルから“Ｈ”レベルに立ち上がった場合、論理シミュレーションの結果、前記セル７０４の出力端子７０７の波形は９０４のように信号立上り立下りには傾きはない信号となる。この場合テーブル８０１に記載されている入力信号の変化がおこっている、この例では入力端子７０５のＩＮ１が“Ｈ”レベル固定で入力端子７０６のＩＮ２が“Ｌ”レベルから“Ｈ”レベルに立ち上がっている。この場合は出力端子７０７の論理シミュレーションの結果にテーブル８０１の傾きを加えた波形９０５がアナログ回路へ伝播する波形となる。また時刻ｔ２で入力端子７０６のＩＮ２の端子の入力が“Ｈ”レベルから“Ｌ”レベルに立ち下がった場合も同様である。
【００３１】
本発明のさらにディジタルアナログ混在シミュレーション方法では、過程１０３において前記論理セルの入力の状態遷移に対応した波形の立上り立下りの傾きを定義するテーブルの傾きの値が前記論理セルの出力端子に接続する容量素子及び抵抗素子の値によって変化する関数になっている場合には、図２を用いて説明したフローに前記論理セルの出力端子に接続する容量素子及び抵抗素子を検索する過程と傾きを計算する過程を追加することにより実現可能となる。その処理フローを図１０に示す。
【００３２】
図１０はディジタル回路からアナログ回路へ信号が伝播する部分の論理セルの出力端子に、ディジタル回路からアナログ回路へ伝播する信号の傾きを前記論理セルの入力の状態遷移に対応した波形の立上り立下りの傾きを定義するテーブルにおいて、傾きの値が前記論理セルの出力端子に接続する抵抗素子及び容量素子の値に応じて変化する関数になっている場合のテーブル設定過程の処理フロー図である。
【００３３】
１００１はディジタルアナログ混在回路内で論理セルの出力端子がアナログ素子に接続している論理セルの全ての出力端子にテーブル設定過程での処理がなされていないセルか存在するかどうかを判定する過程、１００２は過程１００１で出力端子にテーブル設定過程での処理がなされていないセルの全ての出力端子にテーブル設定過程の処理がなされているかどうかを判定する過程、１００３は前記論理セルの出力端子に接続している抵抗素子及び容量素子を検索する過程、１００４は前記論理セルの出力端子に接続している抵抗素子及び容量素子で未検索の素子がないかどうかを判定する過程、１００５は過程１００２で該当するセルのセル名と前記セルの出力端子に応じて予め準備されているテーブルを取得する過程、１００６は過程１００３と過程１００４で検索した抵抗素子及び容量素子の値と過程１００５で取得したテーブルから前記論理セルの出力波形の傾きを計算する過程、１００７は前記論理セルの出力端子に過程１００６で計算した傾きのテーブルを設定する過程、これらの過程を繰り返すことで実現可能である。
【００３４】
これにより同一種別の論理セルであっても、その出力端子に接続されている素子によって出力波形の傾きが異なることで詳細な値をセルそれぞれに設定することが可能となる。さらに過程１００３で検索する抵抗素子及び容量素子について、配線の抵抗及び配線の寄生抵抗、さらにトランジスタの端子の寄生抵抗、寄生容量成分を含めて検索しても本フローで実現は可能である。
【００３５】
アナログ回路部のネットリストをアナログ回路部のレイウアトセルから抽出された寄生抵抗及び寄生容量を含んだネットリストを用いることにより簡単に実現することが可能である。
【００３６】
以上のように本実施の形態によれば、ディジタルアナログ混在半導体集積回路のシミュレーション方法は、まずディジタルアナログ混在回路から作成された回路からネットリストを読み込み、次に論理セル及びアナログ素子のライブラリを読み込み、さらにディジタル回路からアナログ回路へ信号が伝播する部分の論理セルの出力端子にディジタル回路からアナログ回路へ伝播する信号の傾きを前記論理セルの入力の状態遷移に対応した波形の立上り立下りの傾きを定義するテーブル設定し、次にアナログ回路からディジタル回路へ信号が伝播する部分の論理セルの入力端子に論理セルの入力端子の寄生の抵抗及び寄生の容量を設定し、論理セルの入力端子の寄生抵抗及び寄生容量の値を含めてシミュレーションに用いるネットリストを再生成後に、以下ディジタル回路部を論理シミュレーションを実行するしアナログ回路部を回路シミュレーションし、それぞれシミュレーションされた結果を元にディジタル回路部からアナログ回路部へ信号が伝播する部分において、論理セルの出力端子がアナログ素子と接続している論理セルの入力端子の状態遷移に対応したテーブルの傾きを選択して前記論理セルの出力端子の波形にテーブルで選択された傾きを付加するディジタルアナログ同期を行ない、アナログ回路からディジタル回路へ信号が伝播する際に論理セルの入力端子にアナログ素子が接続されている論理セルの入力端子に入力されるアナログシミュレーションの電圧の値をディジタル信号に変更する、アナログディジタル同期を繰り返し実行することによりディジタルとアナログの接続部分の精度の高いシミュレーションを行うことが可能となる。
【００３７】
尚、半導体集積回路のネットリスト作成方法、論理シミュレーション、回路シミュレーション及び回路シミュレーションの結果を電圧に応じてディジタル信号に変更する方法は従来の技術にものを使用して、本発明を実現可能である。
【００３８】
このように本発明の半導体集積回路のシミュレーション方法は、ディジタルアナログ混在回路から作成された回路からネットリストを読み込む過程と、論理セル及びアナログ素子のライブラリを読み込む過程と、ディジタル回路からアナログ回路へ信号が伝播する部分の論理セルの出力端子にディジタル回路からアナログ回路へ伝播する信号の傾きを前記論理セルの入力の状態遷移に対応した波形の立上り立下りの傾きを定義するテーブル設定するテーブル設定過程と、アナログ回路からディジタル回路へ信号が伝播する部分の論理セルの入力端子に論理セルの入力端子の寄生の抵抗及び寄生の容量を設定する抵抗容量設定過程と、抵抗容量設定過程設定された論理セルの入力端子の寄生抵抗及び寄生容量の値を含めてシミュレーションに用いるネットリストを再生成する過程と、ディジタル回路部を論理シミュレーションを実行する過程とアナログ回路部を回路シミュレーションする過程と、論理シミュレーションと回路シミュレーションでそれぞれシミュレーションされた結果を元にディジタル回路部からアナログ回路部へ信号が伝播する部分においてテーブル設定過程で設定されたテーブルと論理セルの出力端子がアナログ素子と接続している論理セルの入力端子の状態遷移に対応したテーブルの傾きを選択して前記論理セルの出力端子の波形に前記テーブルで選択された傾きを付加するディジタルアナログ同期過程と、アナログ回路からディジタル回路へ信号が伝播する際に論理セルの入力端子にアナログ素子が接続されている論理セルの入力端子に入力されるアナログ回路部の回路シミュレータの電圧に応じてディジタル信号に過程で設定された入力端子の寄生の抵抗及び寄生の容量で構成される回路のシミュレーション結果を元にアナログシミュレーションの結果の電圧に応じてディジタル信号に変更するアナログディジタルデータ同期過程とを有し、論理シミュレーション過程と回路シミュレーション過程とディジタルアナログ同期過程とアナログディジタル同期過程を繰り返し実行する。
【００３９】
従って、本発明の半導体集積回路のシミュレーション方法によれば、ディジタル回路部からアナログ回路部へ信号が伝播する部分に出力端子にアナログ回路が接続している論理セルの入力の状態遷移に応じて出力波形の傾きの値を変更することと、アナログ回路からディジタル回路へ信号が伝播する部分でアナログの信号が入力する論理セルの入力端子の実際の回路における寄生の抵抗、寄生の容量を含めてネットリストで回路シミュレーションを行うことにより、ディジタル回路部とアナログ回路部の接続部分の精度の高いシミュレーションを行うことができるという効果を奏する。
【００４０】
本発明の他の半導体集積回路のシミュレーション方法では、論理セルの入力の状態遷移に対応した波形の立上り立下りの傾きを定義するテーブルの傾きの値が前記論理セルの出力端子に接続する容量素子及び抵抗素子の値によって変化する関数になっている場合には、前記論理セルの出力端子に接続する容量素子及び抵抗素子を検索する過程と傾きを計算する過程を行う。
【００４１】
従って本発明の半導体集積回路のシミュレーション方法では、同一の論理セルの場合でも出力端子に接続しているアナログ素子の構成が異なる場合に前記論理セルの出力端子からアナログ回路へ伝播する信号に異なる傾きの値を設定することにより、ディジタル回路部とアナログ回路部の接続部分のより精度の高いシミュレーションを行うことができるという効果を奏する。
【産業上の利用可能性】
【００４２】
本発明は、ディジタルとアナログの接続部分を有する半導体集積回路の設計工程に使用できる。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施の形態である半導体集積回路のシミュレーション方法の手順を示すフローチャート
【図２】本発明の一実施の形態である半導体集積回路のシミュレーション方法の過程１０３の手順を示す処理フロー
【図３】本発明の一実施の形態である半導体集積回路のシミュレーション方法の過程１０４の手順を示す処理フロー
【図４】本発明の一実施の形態である半導体集積回路のシミュレーション方法を実現しようとする回路の一例を示した図
【図５】本発明の一実施の形態である半導体集積回路のシミュレーション方法で過程１０４の処理を施した回路の一例を示した図
【図６】本発明の一実施の形態である半導体集積回路のシミュレーション方法の過程１０４で用いられる論理セルの入力端子の寄生抵抗の値と寄生容量の値の一例を示した図
【図７】本発明の一実施の形態である半導体集積回路のシミュレーション方法で過程１０３の処理を実現しようとする回路の一例を示した図
【図８】本発明の一実施の形態である半導体集積回路のシミュレーション方法の過程１０３で用いられる論理セルの出力端子に設定する波形の傾きを定義したテーブルの一例を示した図
【図９】本発明の一実施の形態である半導体集積回路のシミュレーション方法の過程１０８の処理を施した場合のシミュレーション波形の一例を示した図
【図１０】本発明の一実施の形態である半導体集積回路のシミュレーション方法の過程１０８で波形の傾きテーブルが抵抗値と容量値の関数になっている場合の処理フロー図
【図１１】ディジタルアナログ混在の半導体集積回路の一例を示す図
【図１２】ミックスモードシミュレーションでディジタル回路部からアナログ回路部で伝播する信号の従来例を示す図
【図１３】ミックスモードシミュレーションでアナログ回路からディジタル回路へ伝播する信号の従来例を示す図
【符号の説明】
【００４４】
１０１    ネットリスト読み込み過程
１０２    ライブラリ読み込み過程
１０３    テーブル設定過程
１０４    抵抗容量設定過程
１０５    ネットリスト再生成過程
１０６    論理シミュレーション過程
１０７    回路シミュレーション過程
１０８    ディジタルアナログ同期過程
１０９    アナログディジタル同期過程
【図１】
2005242398.tif 000003
【図２】
2005242398.tif 000004
【図３】
2005242398.tif 000005
【図４】
2005242398.tif 000006
【図５】
2005242398.tif 000007
【図６】
2005242398.tif 000008
【図７】
2005242398.tif 000009
【図８】
2005242398.tif 000010
【図９】
2005242398.tif 000011
【図１０】
2005242398.tif 000012
【図１１】
2005242398.tif 000013
【図１２】
2005242398.tif 000014
【図１３】
2005242398.tif 000015