(57)【要約】【課題】金属の切り粉の発生を防止すると共に、チップ載り数の増加を可能とするレチクルを提供すること。【解決手段】縮小投影露光装置用レチクル１は、基板３を備える。基板３は、実質的に同じ大きさの複数のパターン領域５と、隣接する２つのパターン領域５間に配置されるスクライブライン領域７とを備える。前記パターン領域５のうちの少なくとも１つがアライメントマーク配置領域５ａであり、その残りが本体チップパターン領域５ｂである。各本体チップパターン領域５ｂには本体チップパターン９が形成される。アライメントマーク配置領域５ａには本体チップパターンが形成されず、アライメントマーク１１が配置される。  スクライブライン領域７にアライメントマークを配置する必要がないので、スクライブライン領域７の幅を狭くすることができ、チップ載り数を増加させることができる。また、スクライブライン領域７の金属膜にアライメントマークを形成する必要がないので、ダイシング工程で金属の切り粉の発生を抑えることができる。【選択図】図１
2005283609.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、実質的に同じ大きさの複数のパターン領域と、隣接する２つのパターン領域間に配置されるスクライブライン領域とを備え、前記パターン領域のうちの少なくとも１つがアライメントマーク配置領域であり、その残りが本体チップパターン領域であり、各本体チップパターン領域には本体チップパターンが形成され、アライメントマーク配置領域にはアライメントマークが配置される縮小投影露光装置用レチクル。
【請求項２】
アライメントマーク配置領域は、アライメントマーク配置禁止領域を備え、アライメントマーク配置禁止領域は、本体チップパターン領域に近い位置に形成される請求項１に記載のレチクル。
【請求項３】
各本体チップパターン領域に重ね合わせ測定用パターンがさらに形成される請求項１に記載のレチクル。
【請求項４】
アライメントマークは、アライメントマーク配置領域のみに配置される請求項１に記載のレチクル。
【請求項５】
スクライブライン領域の幅は１〜１１０μｍである請求項１に記載のレチクル。
【請求項６】
基板は、特性評価用基本素子パターン領域をさらに備え、特性評価用基本素子パターン領域に特性評価用基本素子パターンが形成される請求項１に記載のレチクル。
【請求項７】
請求項１に記載のレチクルを用いて、ウェハ上の少なくとも３箇所にアライメントマークを形成し、形成したアライメントマークを用いてウェハの位置合わせを行う工程を備える半導体ウェハの位置合わせ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縮小投影露光装置用レチクルに関し、より詳しくは、アライメントマークの配置に特徴を有する縮小投影露光装置用レチクルに関する。
【背景技術】
【０００２】
半導体装置の製造には、通常、複数のフォトリソグラフィ工程が含まれる。近年、フォトリソグラフィ工程は、ステッパー（縮小投影露光装置）を用いて行われることが主流になっている。ステッパーには、所定のパターンが形成された縮小投影露光装置用レチクルが取り付けられ、このレチクルを介して、ウェハを露光することにより、ウェハ上に所定のパターンを形成する。レチクルには、通常、アライメントマークが形成されており、レチクルとウェハとの位置合わせに用いられる。
【０００３】
アライメントマークの配置方法としては、隣接する２つの本体チップパターン領域間のスクライブライン領域にアライメントマークを配置する方法や、プロセス制御用のモジュール（ＰＣＭ）領域にアライメントマークを配置する方法が知られている（例えば、特許文献１参照。）。
【特許文献１】特開平３−１８０１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、スクライブライン領域にアライメントマークを配置する場合、スクライブライン領域は、十分な幅を有している必要がある。従って、この場合、スクライブライン領域の幅を狭くすることにより、１ウェハに形成されるチップ数（チップ載り数）を増加させることが困難である。また、金属配線工程では、スクライブライン領域の金属膜にアライメントマークが形成されるが、この金属膜は、通常は、その後の工程でも除去されず、ダイシング時に金属の切り粉を発生させ、歩留まりを低下させる原因となる。
【０００５】
ＰＣＭ領域にアライメントマークを配置する場合、上記のような問題点は存在しない。  しかし、ＰＣＭ領域は、本体チップなどよりも大きな面積を有している場合もあり、その場合、ウェハのアライメントに必要な数のＰＣＭ領域をウェハ上に形成することは、チップ載り数の減少につながり、好ましくない。
【０００６】
本発明は、係る事情に鑑みてなされたものであり、金属の切り粉の発生を防止すると共に、チップ載り数の増加を可能とするレチクルを提供するものである。
【課題を解決するための手段】
【０００７】
本発明の縮小投影露光装置用レチクルは、基板上に、実質的に同じ大きさの複数のパターン領域と、隣接する２つのパターン領域間に配置されるスクライブライン領域とを備え、前記パターン領域のうちの少なくとも１つがアライメントマーク配置領域であり、その残りが本体チップパターン領域であり、各本体チップパターン領域には本体チップパターンが形成され、アライメントマーク配置領域にはアライメントマークが配置される。
【発明の効果】
【０００８】
本発明の縮小投影露光装置用レチクルによると、スクライブライン領域にアライメントマークを配置する必要がないので、スクライブライン領域の幅を狭くすることができ、チップ載り数を増加させることができる。また、スクライブライン領域の金属膜にアライメントマークを形成する必要がないので、ダイシング工程で金属の切り粉の発生を抑えることができる。
【０００９】
また、本発明の縮小投影露光装置用レチクルは、アライメントマーク配置領域を備えるので、アライメントマークの数が増加した場合でも、アライメントマークの配置が容易である。また、アライメントマーク配置領域がＰＣＭ領域よりも小さい場合には、ＰＣＭ領域にアライメントマークを形成する場合よりも、チップ載り数を増加させることができる。
【発明を実施するための最良の形態】
【００１０】
本発明の縮小投影露光装置用レチクルは、基板上に、実質的に同じ大きさの複数のパターン領域と、隣接する２つのパターン領域間に配置されるスクライブライン領域とを備え、前記パターン領域のうちの少なくとも１つがアライメントマーク配置領域であり、その残りが本体チップパターン領域であり、各本体チップパターン領域には本体チップパターンが形成され、アライメントマーク配置領域にはアライメントマークが配置される。
【００１１】
基板は、ウェハの露光に使用する光に対して透過率の高い材料で形成することができ、具体的には、例えば、合成石英で形成することができる。また、基板上に形成させるパターンは、例えば、基板上に金属クロムなどの膜を形成し、その膜を電子ビームリソグラフィなどにより、パターニングする工程により形成することができる。
【００１２】
基板上には、実質的な同じ大きさの複数のパターン領域が形成される。これらのパターン領域のうちの少なくとも１つがアライメントマーク配置領域である。好ましくは、これらのパターン領域のうちの１つがアライメントマーク配置領域である。これは、アライメントマークの配置に使用される領域をできるだけ小さくし、できるだけ多くのチップ載り数を確保するためである。また、例えば、パターン領域の面積が小さい場合は、複数のパターン領域をアライメントマーク配置領域としてもよい。
【００１３】
アライメントマーク配置領域には、アライメントマークが配置される。また、アライメントマークは、アライメントマーク配置領域のみに配置されることが好ましい。また、アライメントマーク配置領域には、本体チップパターンが形成されていないことが好ましい。
アライメントマーク配置領域は、アライメントマーク配置禁止領域を備えることが好ましく、アライメントマーク配置禁止領域は、本体チップパターン領域に近い位置に形成されることが好ましい。その理由は、以下の通りである。本発明のレチクルを用いて、ステッパーによりウェハの露光をする場合、アライメントマークをウェハに焼き付けるステップと、焼き付けないステップとがある。アライメントマークをウェハに焼き付けないステップでは、アライメントマーク配置領域は、通常は、レチクルブラインドで覆われる。アライメントマーク配置領域の本体チップパターン領域に近い位置にアライメントマーク配置禁止領域を設けるのは、レチクルブラインドの位置がずれた場合でも、本体チップへのアライメントマークの写り込み（二重露光）が生じないようにするためである。また、アライメントマーク配置禁止領域の大きさは、機種の精度を考慮して概ね１．５〜６ｍｍ程度とされる。
【００１４】
複数のパターン領域の残りが本体チップパターン領域である。本体チップパターン領域には、本体チップパターンが形成されるが、本体チップパターン領域の数が複数である場合には、各本体チップパターン領域には、それぞれ異なる本体チップパターンが形成されていてもよい。
【００１５】
各本体チップパターン領域には、重ね合わせ測定用パターンなどの他のパターンが形成されていてもよい。重ね合わせ測定用パターンは、ウェハとレチクルとの位置合わせが適切であるかどうかを確認するために用いられる。重ね合わせ測定用パターンは、単数であっても、複数であってもよい。重ね合わせ測定用パターンは、本体チップパターン領域の４隅に設けられることが好ましい。
【００１６】
基板上に複数のアライメントマークが形成される場合、その一部が各本体チップパターン領域に形成されていてもよい。なぜなら、本体チップパターン領域内であって、本体チップパターンが形成されていない領域がある場合は、その領域を有効利用できるからである。
【００１７】
アライメントマーク配置領域と本体チップパターン領域は、「実質的に同じ大きさ」であるので、アライメントマーク配置領域を設けても、本体チップパターン領域の配列が乱されることがない（図２参照。）。従って、「実質的に同じ大きさ」には、本発明による効果が得られる範囲内で、大きさが異なっている場合も含まれる。
【００１８】
隣接する２つのパターン領域間に配置されるスクライブライン領域には、アライメントマークが配置されないことが好ましい。なぜなら、この場合、スクライブライン領域の幅を小さくすることができるからである。具体的には、例えば、スクライブライン領域の幅を１〜１１０μｍとすることができ、好ましくは、１〜３０μｍとすることができる。１１０μｍよりも小さくすることで、チップ載り数を増加させることができる。スクライブライン領域の幅は小さければ小さいほどよいが、例えば、ダイシングブレード又はレーザなどによりダイシングを行う場合、ダイシングを行うために、スクライブライン領域は所定の幅、具体的には概ね１μｍ程度以上であることが好ましい。
【００１９】
基板は、特性評価用基本素子パターン領域をさらに備え、特性評価用基本素子パターン領域に特性評価用基本素子パターンが形成されていることが好ましい。特性評価用基本素子をウェハ上に形成することにより、製造された半導体装置が満足の行く性能を有しているかどうかを確認することができる。
【００２０】
特性評価用基本素子パターン領域には、アライメントマークが形成されていてもいなくてもよい。但し、アライメントマークが形成されている場合であっても、本発明のレチクルを用いてウェハの露光を行う場合、アライメントマーク配置領域のアライメントマークをウェハに焼き付ける際には、特性評価用基本素子パターン領域は、通常は、レチクルブラインドなどでカバーされているため、特性評価用基本素子パターン領域のアライメントマークは、通常は、ウェハのアライメントに使用されない。
【００２１】
次に、本発明の縮小投影露光装置用レチクルを用いたウェハの露光方法について説明する。
【００２２】
まず、上記記載の縮小投影露光装置用レチクルを用いて、ウェハ上の少なくとも３箇所、好ましくは、８箇所以上にアライメントマークを焼き付ける。この際、好ましくは、本体チップパターンとアライメントマークを同時に焼き付ける。また、アライメントマークは、ウェハ上に均等に配置することが好ましい。このアライメントマークは、ウェハの位置合わせに用いられる。
【００２３】
次に、特性評価用基本素子パターン領域及びアライメントマーク配置領域をレチクルブラインドで覆った状態で、本体チップパターンをウェハに焼き付ける。この際、後工程で特性評価用基本素子パターンを焼き付ける部分を空けておく。
【００２４】
次に、前工程で空けておいた部分に、特性評価用基本素子パターンを焼き付ける。特性評価用基本素子パターンは、５箇所程度形成し、ウェハ上に均等に配置することが好ましい。
以下に本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００２５】
図１は、本発明の実施例１に係る縮小投影露光装置用レチクル１の平面図を示す。図１において、斜線は、所定のパターンが形成されていることを示す。縮小投影露光装置用レチクル１は、基板３を備える。基板３は、実質的に同じ大きさの複数のパターン領域５と、隣接する２つのパターン領域５間に配置されるスクライブライン領域７とを備える。  前記パターン領域５のうちの少なくとも１つがアライメントマーク配置領域５ａであり、その残りが本体チップパターン領域５ｂである。各本体チップパターン領域５ｂには本体チップパターン９が形成される。アライメントマーク配置領域５ａには本体チップパターンが形成されず、アライメントマーク１１が配置される。スクライブライン領域７にはアライメントマークが配置されない。本体チップパターン領域５ｂには、重ね合わせ精度測定用パターン１３が形成される。重ね合わせ精度測定用パターン１３は、各ショットでの重ね合わせ精度が把握出来るように、各本体チップパターン領域５ｂ内の各コーナーに配置する。
【００２６】
また、基板３は、特性評価用基本素子パターン領域１５を備え、特性評価用基本素子パターン領域１５には、特性評価用基本素子パターン１７が形成されている。
また、アライメントマーク配置領域５ａには、アライメントマーク配置禁止領域１９が形成されており、アライメントマーク配置禁止領域１９は、本体チップパターン領域に近い位置に形成される。アライメントマーク配置禁止領域１９の右端は、アライメントマーク配置領域５ａの左端から概ね１．５〜６ｍｍ離れている。１．５〜６ｍｍ離れた位置に配置するのは、縮小投影露光装置のレチクルブラインド精度を考慮した値（機種により異なる）であり、チップへのアライメントマークの写り込み（２重露光）を防止する為である。
【００２７】
次に、図２を用いて、実施例１のレチクルを用いたウェハの露光方法について説明する。図２は、実施例１のレチクルを用いて、ステッパーにより露光を行ったウェハ３１の平面図である。ウェハ３１には、本体チップパターン領域５ｂ、アライメントマーク配置領域５ａ、及び特性評価用基本素子パターン領域１５に、それぞれ本体チップパターン９、アライメントマーク１１、及び特性評価用基本素子パターン１７が焼き付けられている。
【００２８】
まず、本体チップパターン領域５ｂと、アライメントマーク配置領域５ａを合わせたピッチサイズで、ウェハレイアウトのベースの配列格子３３をステッパーに入力し、本体チップパターン９とアライメントマーク１１を同時に、ウェハ３１上の９箇所（最低３箇所）に焼き付ける。焼き付け個所は、ウェハ３１上に均等に配置することが好ましい。
【００２９】
次に、本体チップパターン９をウェハ３１の空きスペースに焼き付ける。この際、ウェハ３１上の５箇所に、特性評価用基本素子パターン領域１５の大きさのスペースを設けておく。
【００３０】
次に、特性評価用基本素子パターン１７をウェハ３１上の前記スペースに焼き付け、ウェハ３１の露光を完了する。
【００３１】
なお、複数のアライメントマーク１１が同一行に形成される場合、隣接する２つのアライメントマーク１１の間隔は、本体チップのみの領域のピッチサイズの整数倍にすることにより、ショットの重なり（２重露光）を防止する。
【００３２】
次に、サイズが１．５ｍｍ×１０．０ｍｍであるＡチップ、サイズが２．０ｍｍ×１５．０ｍｍであるＢチップについて、スクライブライン幅とチップ載り数との関係を８インチウェハーにおいてシミュレーションを行った。その結果を以下に示す。
【００３３】
Ａチップ
【表１】
2005283609.tif 000003
【００３４】
Ｂチップ
【表２】
2005283609.tif 000004
【００３５】
チップ載り数増加率は、スクライブライン幅が１１０μｍであるときのチップ載り数を基準にして求めた。表１、２から明らかなように、スクライブライン幅が小さくなるにつれ、チップ載り数が増加していることが分かる。この結果は、本発明の縮小投影露光装置用レチクルによると、チップ載り数を増加させることが可能であることを示している。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施例１に係る縮小投影露光装置用レチクルを示す平面図である。
【図２】本発明の実施例１に係るレチクルを用いて露光を行ったウェハを示す平面図である。
【符号の説明】
【００３７】
１  縮小投影露光装置用レチクル
３  基板
５  パターン領域
７  スクライブライン領域
５ａ  アライメントマーク配置領域
５ｂ  本体チップパターン領域
９  本体チップパターン
１１  アライメントマーク
１３  重ね合わせ精度測定用パターン
１５  特性評価用基本素子パターン領域
１７  特性評価用基本素子パターン
３１  ウェハ
３３  配列格子
【図１】
2005283609.tif 000005
【図２】
2005283609.tif 000006