(57)【要約】【課題】表示画素に供給される階調電流が微少な場合であっても、該階調電流を生成する動作を迅速に実行することができるとともに、表示データに対応した適切な電流値の階調電流を生成することができ、かつ、適切な輝度階調で表示画素を発光動作させることができる電流駆動回路及びその制御方法、並びに、該電流駆動回路を備えた表示装置を提供する。【解決手段】電流駆動回路ＩＳＡは、データラッチ部１０から出力される複数ビットのデジタル信号ｄ０〜ｄの反転出力信号ｄ１０＊〜ｄ１３＊に基づいて、所定の電流値を有する負荷駆動電流ＩＤを生成し、駆動電流供給線ＣＬに出力する電流生成部２０Ａと、データラッチ部１０から出力される非反転出力信号ｄ１０〜ｄ１３に基づいて、駆動電流供給線ＣＬに対して特定電圧Ｖｉｎを印加する特定状態設定部３０Ａと、を有している。【選択図】  図１
2005006250.tif 000002
【特許請求の範囲】
【請求項１】
負荷に所定の電流値を有する駆動電流を供給して、該負荷を所望の駆動状態で動作させる電流駆動回路において、
少なくとも、
複数ビットのデジタル信号を保持する信号保持手段と、
定電流源から供給される基準電流に基づいて、前記複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成し、前記信号保持手段に保持された前記デジタル信号の各ビット値に応じて、前記単位電流を選択的に合成し、前記駆動電流として前記負荷に供給する駆動電流生成手段と、
前記負荷に特定電圧を印加して、少なくとも該負荷に付加された容量成分に蓄積された電荷を放電して、前記負荷を所定の低電位状態に初期化する特定状態設定手段と、
を備えていることを特徴とする電流駆動回路。
【請求項２】
前記特定状態設定手段は、前記デジタル信号に応じて前記単位電流の各々が全て非選択となる状態を判定するデジタル値判定部と、
前記デジタル値判定部による判定結果に基づいて、前記負荷を初期化するための前記特定電圧を印加する特定電圧印加部と、
を備えていることを特徴とする請求項１記載の電流駆動回路。
【請求項３】
前記駆動電流生成手段は、前記基準電流が流れる基準電流トランジスタと、前記各単位電流が流れる複数の単位電流トランジスタと、を具備し、前記基準電流トランジスタと前記複数の単位電流トランジスタとは、カレントミラー回路を構成していることを特徴とする請求項１又は２記載の電流駆動回路。
【請求項４】
前記駆動電流生成手段は、前記複数の単位電流が、前記複数ビットのデジタル信号の各々に対応して、前記基準電流に対して各々異なる比率の電流値を有するように設定されていることを特徴とする請求項１乃至３のいずれかに記載の電流駆動回路。
【請求項５】
前記複数の単位電流トランジスタは、トランジスタサイズが各々異なるように形成されていることを特徴とする請求項４記載の電流駆動回路。
【請求項６】
前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする請求項５記載の電流駆動回路。
【請求項７】
前記駆動電流生成手段は、前記基準電流の電流成分に応じた電荷を蓄積する電荷蓄積手段と、
前記電荷蓄積手段に保持された電荷量に基づいて前記複数の単位電流を生成する手段と、
を備えていることを特徴とする請求項１記載の電流駆動回路。
【請求項８】
前記駆動電流生成手段は、前記駆動電流の信号極性を、前記負荷側から引き込む方向に流すように設定することを特徴とする請求項１乃至７のいずれかに記載の電流駆動回路。
【請求項９】
前記駆動電流生成手段は、前記駆動電流の信号極性を、前記負荷に流し込む方向に流すように設定することを特徴とする請求項１乃至７のいずれかに記載の電流駆動回路。
【請求項１０】
前記負荷は、前記駆動電流生成手段から供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項１乃至９のいずれかに記載の電流駆動回路。
【請求項１１】
前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項１０記載の電流駆動回路。
【請求項１２】
負荷に所定の電流値を有する駆動電流を供給して、該負荷を所望の駆動状態で動作させる電流駆動回路の制御方法において、
定電流源から供給される基準電流に基づいて、前記負荷の駆動状態を設定する複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成するステップと、
前記デジタル信号の各ビット値に応じて、前記複数の単位電流を選択的に合成し、前記駆動電流として前記負荷に供給するステップと、
前記負荷に前記駆動電流を供給するステップに先立って、前記負荷に特定電圧を印加して、前記負荷に付加された容量成分に蓄積された電荷を放電して、前記負荷を所定の低電位状態に初期化するステップと、
を含むことを特徴とする電流駆動回路の制御方法。
【請求項１３】
前記特定電圧を前記負荷に対して印加するステップは、前記デジタル信号の各ビット値が前記単位電流の各々が全て非選択となる状態を判定し、該判定結果に基づいて実行されることを特徴とする請求項１２記載の電流駆動回路の制御方法。
【請求項１４】
前記複数の単位電流は、前記複数ビットのデジタル信号の各々に対応して、前記基準電流に対して各々異なる比率の電流値を有するように設定されていることを特徴とする請求項１２又は１３のいずれかに記載の電流駆動回路の制御方法。
【請求項１５】
前記複数の単位電流の電流値は、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率を有するように設定されていることを特徴とする請求項１４記載の電流駆動回路の制御方法。
【請求項１６】
前記負荷に前記駆動電流を供給するステップにおいて、前記複数ビットのデジタル信号は連続的に供給され、先に保持した前記複数ビットのデジタル信号に基づく前記駆動電流を前記負荷に供給する動作期間中に、次の前記複数ビットのデジタル信号を保持する動作を順次繰り返し実行することを特徴とする請求項１２乃至１５のいずれかに記載の電流駆動回路の制御方法。
【請求項１７】
前記複数の単位電流を生成するステップは、
前記基準電流の電流成分に応じた電荷量を保持容量に蓄積するステップと、
前記保持容量に蓄積された電荷量に応じた電圧成分に基づいて、前記複数の単位電流を生成するステップと、
を含むことを特徴とする請求項１２乃至１６のいずれかに記載の電流駆動回路の制御方法。
【請求項１８】
前記駆動電流の信号極性は、前記駆動電流が前記負荷から引き込む方向に流れるように設定されていることを特徴とする請求項１２乃至１７のいずれかに記載の電流駆動回路の制御方法。
【請求項１９】
前記駆動電流の信号極性は、前記駆動電流が前記負荷に流し込む方向に流れるように設定されていることを特徴とする請求項１２乃至１７のいずれかに記載の電流駆動回路の制御方法。
【請求項２０】
前記複数の負荷は、前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項１２乃至１９いずれかに記載の電流駆動回路の制御方法。
【請求項２１】
少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく駆動電流を、前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記駆動電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、
前記信号駆動手段は、少なくとも、
前記表示信号に基づく複数ビットのデジタル信号を保持する信号保持手段と、
定電流源から供給される基準電流に基づいて、前記複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成し、前記信号保持手段に保持された前記デジタル信号の各ビット値に応じて、前記単位電流を選択的に合成し、前記駆動電流として前記表示画素に供給する駆動電流生成手段と、
前記複数の表示画素に特定電圧を印加して、少なくとも該表示画素に付加された容量成分に蓄積された電荷を放電して、前記表示画素を所定の低電位状態に初期化する特定状態設定手段と、
を有する電流駆動回路を複数具備することを特徴とする表示装置。
【請求項２２】
前記特定状態設定手段は、前記デジタル信号に応じて前記単位電流の各々が全て非選択となる状態を判定するデジタル値判定部と、
前記デジタル値判定部による判定結果に基づいて、前記表示画素を初期化するための前記特定電圧を印加する特定電圧印加部と、
を備えていることを特徴とする請求項２１記載の表示装置。
【請求項２３】
前記駆動電流生成手段は、前記基準電流が流れる基準電流トランジスタと、前記各単位電流が流れる複数の単位電流トランジスタと、を具備し、前記基準電流トランジスタと前記複数の単位電流トランジスタとは、カレントミラー回路を構成していることを特徴とする請求項２１又は２２記載の表示装置。
【請求項２４】
前記駆動電流生成手段は、前記複数の単位電流が、前記複数ビットのデジタル信号の各々に対応して、前記基準電流に対して各々異なる比率の電流値を有するように設定されていることを特徴とする請求項２１乃至２３のいずれかに記載の表示装置。
【請求項２５】
前記複数の単位電流トランジスタは、トランジスタサイズが各々異なるように形成されていることを特徴とする請求項２４記載の表示装置。
【請求項２６】
前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする請求項２５記載の表示装置。
【請求項２７】
前記駆動電流生成手段は、前記基準電流の電流成分に応じた電荷を蓄積する電荷蓄積手段と、
前記電荷蓄積手段に保持された電荷量に基づいて前記複数の単位電流を生成する手段と、を備えていることを特徴とする請求項２１記載の表示装置。
【請求項２８】
前記駆動電流生成手段は、前記駆動電流の信号極性を、前記表示画素側から引き込む方向に流すように設定することを特徴とする請求項２１乃至２７のいずれかに記載の表示装置。
【請求項２９】
前記駆動電流生成手段は、前記駆動電流の信号極性を、前記表示画素に流し込む方向に流すように設定することを特徴とする請求項２１乃至２７のいずれかに記載の表示装置。
【請求項３０】
前記信号駆動手段は、少なくとも、前記信号線の各々に対して２組の前記電流駆動回路を備え、
一方の前記電流駆動回路において先に保持した前記複数ビットのデジタル信号に基づく前記駆動電流を前記表示画素に供給する動作期間中に、他方の前記電流駆動回路において次の前記複数ビットのデジタル信号を保持する動作を、交互に順次繰り返し実行することを特徴とする請求項２１乃至２９のいずれかに記載の表示装置。
【請求項３１】
前記表示画素は、前記駆動電流生成手段から供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項２１乃至３０のいずれかに記載の表示装置。
【請求項３２】
少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく駆動電流を、前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記駆動電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、
前記表示画素は、少なくとも、
前記駆動電流の電流値に応じた電荷を蓄積する電荷蓄積手段と、前記電荷蓄積手段に保持された電荷量に基づいて所定の電流値を有する発光駆動電流を生成する発光駆動手段と、特定電圧を印加することにより、少なくとも前記電荷蓄積手段に蓄積された電荷を放電して、該表示画素を所定の低電位状態に初期化する特定状態設定手段と、を有する電流駆動回路と、
前記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、
を具備することを特徴とする表示装置。
【請求項３３】
前記電流駆動回路は、前記発光駆動電流の信号極性を、前記発光素子素側から引き込む方向に流すように設定することを特徴とする請求項３２記載の表示装置。
【請求項３４】
前記電流駆動回路は、前記発光駆動電流の信号極性を、前記発光素子に流し込む方向に流すように設定することを特徴とする請求項３２記載の表示装置。
【請求項３５】
前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項３１乃至３４のいずれかに記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流駆動回路及びその制御方法並びに該電流駆動回路を備えた表示装置に関し、特に、画像表示信号（表示データ）に応じた電流を供給することにより所定の輝度階調で発光動作する電流駆動型（又は、電流指定型）の発光素子を備えた表示パネルに適用可能な電流駆動回路及びその制御方法、並びに、該電流駆動回路を備えた表示装置に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置（ＬＣＤ）等の陰極線管（ＣＲＴ）に替わる表示装置や表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置（ＣＲＴ）に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末（ＰＤＡ）等の表示デバイスとしても広く適用されている。
【０００３】
このような液晶表示装置に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（発光素子）を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ（表示装置）の本格的な実用化が期待されている。
【０００４】
このような発光素子型ディスプレイ（特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイ）においては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
【０００５】
このようなディスプレイの一例は、概略、行方向に配設された走査ラインと列方向に配設されたデータラインの各交点近傍に発光素子を含む表示画素が配列された表示パネルと、画像表示信号（表示データ）に応じた階調電流を生成して、データラインを介して各表示画素に供給するデータドライバと、所定のタイミングで走査信号を順次印加して特定の行の表示画素を選択状態にする走査ドライバと、を備え、各表示画素に供給された上記階調電流により、各発光素子が表示データに応じた所定の輝度階調で発光動作して、所望の画像情報が表示パネルに表示される。なお、発光素子型のディスプレイの具体例については、後述する発明の実施の形態において、詳しく説明する。
【０００６】
ここで、上記ディスプレイにおける表示駆動動作としては、走査ドライバにより選択された特定の行の表示画素（発光素子）に対して、データドライバにより印加する階調信号電圧の電圧値を、表示データに応じて調整することにより、各発光素子に流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電圧指定型の駆動方式や、データドライバにより供給する駆動電流（階調電流）の電流値を調整することにより、各発光素子に流す発光駆動電流の電流値を制御する電流指定型の駆動方式、あるいは、データドライバにより一定の電流値の駆動電流を供給する時間幅（信号幅）を、表示データに応じて調整することにより、各発光素子を所定の輝度階調で発光させるパルス幅変調（ＰＷＭ）型の駆動方式等が知られている。
【０００７】
このような表示駆動方式のうち、電圧指定型の駆動方式においては、各表示画素において階調信号電圧の電圧成分を電流成分に変換する画素駆動回路を備える必要があるが、この画素駆動回路を構成する能動素子（薄膜トランジスタ等）の特性は外的環境や経時変化による影響を受けやすく、そのため、発光駆動電流の電流値の変動が大きくなり、長期間にわたり安定的に所望の発光特性を得ることが困難であるという問題があるのに対して、表示画素に供給する駆動電流の電流値を調整する電流指定型の駆動方式においては、このような素子特性の変動を抑制することができるという優位性を有している。なお、電流指定型の駆動方式に適用される画素駆動回路の構成例については、詳しく後述する。
【０００８】
そして、このような電流指定型の駆動方式を採用したディスプレイに適用されるデータドライバの具体的な構成としては、例えば、図１８に示すように、電流路の一端側（エミッタ）が電源端子ＴＭｐに接続されるとともに、電流路の他端側（コレクタ）が基準電流入力端子ＴＭｒに接続されたトランジスタＴＰｒと、電流路の一端側（エミッタ）が共通電源ラインＬｐを介して上記電源端子ＴＭｐに共通に接続されるとともに、電流路の他端側（コレクタ）が個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍに接続され、かつ、各制御端子（ベース）が上記トランジスタＴＰｒの制御端子（ベース）に並列的に接続された複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍからなるカレントミラー回路を基本構成として備えた定電流駆動回路を良好に適用することができる。
【０００９】
このようなデータドライバにおいては、トランジスタＴＰｒに流れる基準電流Ｉｒに応じて、複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍに流れる一定の電流値を有する駆動電流ＩＰ１、ＩＰ２、・・・ＩＰｍを個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して（もしくは、図示を省略した出力回路をさらに介して）、図示を省略した表示パネルを構成する複数の表示画素に一括して供給することにより、表示画素（発光素子）を発光動作させることができる。なお、図１８に示したようなデータドライバ（定電流駆動回路）については、例えば、特許文献１等に、その基本構成や、出力電流間のバラツキを改善した構成が記載されている。
【００１０】
また、データドライバの他の構成としては、例えば、図１９に示すように、表示データに応じた電流値を有する電流を生成、出力する電流源ＰＩに共通の電流供給ラインＬｉを介して接続された複数のラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍと、該各ラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍに対応して設けられた出力回路ＤＯ１、ＤＯ２、・・・ＤＯｍとを備えたものを良好に適用することができる。
【００１１】
このようなデータドライバにおいては、電流源ＰＩから出力される表示データに応じた電流Ｉｄｔを、時系列的に入力されるラッチ制御信号ＳＬ１、ＳＬ２、・・・ＳＬｍに基づいて、ラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍに順次保持し、所定のタイミングで入力される出力イネーブル信号Ｓｅｎに基づいて、出力回路ＤＯ１、ＤＯ２、・・・ＤＯｍから個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して、各ラッチ回路ＬＴ１、ＬＴ２、・・・ＬＴｍに保持された電流Ｉｄｔに基づく駆動電流ＩＤ１、ＩＤ２、・・・ＩＤｍを、表示パネルを構成する複数の表示画素に一括して供給する。ここで、図１９においては、複数のラッチ回路及び出力回路からなる構成を一組のみ示したが、このような構成を二組設けて、一方のラッチ回路群に電流を順次保持している期間に、他方のラッチ回路群に保持された電流を出力するようにした構成を適用するものであってもよい。
【００１２】
なお、図１８、図１９に示した従来技術においては、データドライバにより生成された駆動電流をデータドライバ側から表示パネル（表示画素）側に、流し込む方向に供給する場合について説明したが、上記特許文献１にも示されているように、データドライバにより生成された駆動電流を表示パネル（表示画素）側からデータドライバ側に、引き込む方向に供給するものも知られている。
【００１３】
【特許文献１】
特開２００２−２０２８２３号公報  （第３頁、図２、図１５）
【００１４】
【発明が解決しようとする課題】
しかしながら、上述したような発光素子型ディスプレイにおいては、以下に示すような問題を有していた。
（１）すなわち、データドライバにより表示データに応じた駆動電流（階調電流）を表示画素ごとに生成し、出力端子に接続された各データラインを介して、特定行の各表示画素に一括して供給する従来の構成及び駆動制御方法においては、上記駆動電流が、表示データに対応して変化するとともに、各表示画素（データライン）に対応してデータドライバに個別に設けられたトランジスタやラッチ回路等の回路構成に、電流源から共通の電流供給ラインを介して供給される電流も変化することになる。
【００１５】
一般に、信号配線には寄生容量（配線容量）が存在するため、上述したようなデータラインや電流供給ラインを介して所定の電流を供給する動作は、当該信号配線（データライン、電流供給ライン）に存在する寄生容量を所定の電位まで充電、あるいは、放電することに相当する。そのため、データラインや電流供給ラインを介して供給される電流が微少である場合には、データラインや電流供給ラインへの充放電動作に時間を要し、当該信号ラインの電位が安定するまでに所定の（ある程度の）時間を要することになる。
【００１６】
一方、データドライバにおける動作は、データライン数（すなわち、表示画素数）が増加するほど、各データラインにおける電流の保持、供給動作等に割り当てられる動作期間が短くなって高速な動作を要求されるが、上述したようにデータラインや電流供給ラインへの充放電動作にある程度の時間を要するため、この充放電動作の速度に起因してデータドライバの動作速度が律速されてしまうという問題を有していた。すなわち、表示パネルの小型化や高精細化（高解像度化）等に伴って、データラインを介して供給される駆動電流の電流値が小さくなるほど、データドライバの動作速度（又は、動作期間）が制約されることになり、良好な画像表示動作を実現することが困難になるという問題を有していた。
【００１７】
（２）また、上述したような電流指定型の駆動方式を採用した表示装置においては、データライン等への充放電動作に伴って、データライン等に付加された配線容量（寄生容量）や、発光素子の発光状態を保持するために表示画素に設けられた保持容量等の容量成分に、上記駆動電流に応じた電荷が蓄積されることになるが、表示画素（発光素子）を異なる輝度階調で連続的に発光動作させる場合には、表示データに応じた適切な輝度階調で発光動作させるために、先のタイミングにおける発光動作の際に、上記容量成分に蓄積された電荷を十分引き抜く（放電する）必要がある。一般に、この蓄積電荷の引き抜き動作は、表示画素（発光素子）等を介した自然放電により行われている。
【００１８】
しかしながら、表示パネルに付加された容量成分が大きい場合には、各発光動作の際に蓄積される電荷量が大きくなり、低輝度階調に相当する駆動電流を指定して表示画素に書き込んだ場合（特に、最高輝度階調（あるいは、比較的高い輝度階調）から最低輝度階調（あるいは、比較的低い輝度階調）での発光状態へ表示状態を変化させた場合）等に、表示画素の選択期間（駆動電流の供給動作に割り当てられる期間）内で上述した蓄積電荷の引き抜きが十分行われず、残留電荷の影響により本来の表示データに応じた輝度階調が得られなくなり、表示階調特性の劣化が生じるという問題を有していた。
【００１９】
そこで、本発明は、上述した課題に鑑み、発光素子を電流指定方式で発光制御するディスプレイにおいて、表示画素に供給される階調電流が微少な場合であっても、該階調電流を生成する動作を迅速に実行することができるとともに、表示データに対応した適切な電流値の階調電流を生成することができ、かつ、適切な輝度階調で表示画素を発光動作させることができる電流駆動回路及びその制御方法を提供し、以て、表示応答特性及び表示画質の向上を図ることができる表示装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
請求項１記載の電流駆動回路は、負荷に所定の電流値を有する駆動電流を供給して、該負荷を所望の駆動状態で動作させる電流駆動回路において、少なくとも、複数ビットのデジタル信号を保持する信号保持手段と、定電流源から供給される基準電流に基づいて、前記複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成し、前記信号保持手段に保持された前記デジタル信号の各ビット値に応じて、前記単位電流を選択的に合成し、前記駆動電流として前記負荷に供給する駆動電流生成手段と、前記負荷に特定電圧を印加して、少なくとも該負荷に付加された容量成分に蓄積された電荷を放電して、前記負荷を所定の低電位状態に初期化する特定状態設定手段と、を備えていることを特徴とする。
【００２１】
請求項２記載の電流駆動回路は、請求項１記載の電流駆動回路において、前記特定状態設定手段は、前記デジタル信号に応じて前記単位電流の各々が全て非選択となる状態を判定するデジタル値判定部と、前記デジタル値判定部による判定結果に基づいて、前記負荷を初期化するための前記特定電圧を印加する特定電圧印加部と、を備えていることを特徴とする。
請求項３記載の電流駆動回路は、請求項１又は２記載の電流駆動回路において、前記駆動電流生成手段は、前記基準電流が流れる基準電流トランジスタと、前記各単位電流が流れる複数の単位電流トランジスタと、を具備し、前記基準電流トランジスタと前記複数の単位電流トランジスタとは、カレントミラー回路を構成していることを特徴とする。
【００２２】
請求項４記載の電流駆動回路は、請求項１乃至３のいずれかに記載の電流駆動回路において、前記駆動電流生成手段は、前記複数の単位電流が、前記複数ビットのデジタル信号の各々に対応して、前記基準電流に対して各々異なる比率の電流値を有するように設定されていることを特徴とする。
請求項５記載の電流駆動回路は、請求項４記載の電流駆動回路において、前記複数の単位電流トランジスタは、トランジスタサイズが各々異なるように形成されていることを特徴とする。
【００２３】
請求項６記載の電流駆動回路は、請求項５記載の電流駆動回路において、前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする。
請求項７記載の電流駆動回路は、請求項１記載の電流駆動回路において、前記駆動電流生成手段は、前記基準電流の電流成分に応じた電荷を蓄積する電荷蓄積手段と、前記電荷蓄積手段に保持された電荷量に基づいて前記複数の単位電流を生成する手段と、を備えていることを特徴とする。
請求項８記載の電流駆動回路は、請求項１乃至７のいずれかに記載の電流駆動回路において、前記駆動電流生成手段は、前記駆動電流の信号極性を、前記負荷側から引き込む方向に流すように設定することを特徴とする。
【００２４】
請求項９記載の電流駆動回路は、請求項１乃至７のいずれかに記載の電流駆動回路において、前記駆動電流生成手段は、前記駆動電流の信号極性を、前記負荷に流し込む方向に流すように設定することを特徴とする。
請求項１０記載の電流駆動回路は、請求項１乃至９のいずれかに記載の電流駆動回路において、前記負荷は、前記駆動電流生成手段から供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
請求項１１記載の電流駆動回路は、請求項１０記載の電流駆動回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【００２５】
請求項１２記載の電流駆動回路の制御方法は、負荷に所定の電流値を有する駆動電流を供給して、該負荷を所望の駆動状態で動作させる電流駆動回路の制御方法において、定電流源から供給される基準電流に基づいて、前記負荷の駆動状態を設定する複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成するステップと、前記デジタル信号の各ビット値に応じて、前記複数の単位電流を選択的に合成し、前記駆動電流として前記負荷に供給するステップと、前記負荷に前記駆動電流を供給するステップに先立って、前記負荷に特定電圧を印加して、前記負荷に付加された容量成分に蓄積された電荷を放電して、前記負荷を所定の低電位状態に初期化するステップと、を含むことを特徴とする。
【００２６】
請求項１３記載の電流駆動回路の制御方法は、請求項１２記載の電流駆動回路の制御方法において、前記特定電圧を前記負荷に対して印加するステップは、前記デジタル信号の各ビット値が前記単位電流の各々が全て非選択となる状態を判定し、該判定結果に基づいて実行されることを特徴とする。
請求項１４記載の電流駆動回路の制御方法は、請求項１２又は１３のいずれかに記載の電流駆動回路の制御方法において、前記複数の単位電流は、前記複数ビットのデジタル信号の各々に対応して、前記基準電流に対して各々異なる比率の電流値を有するように設定されていることを特徴とする。
【００２７】
請求項１５記載の電流駆動回路の制御方法は、請求項１４記載の電流駆動回路の制御方法において、前記複数の単位電流の電流値は、前記基準電流に対して、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率を有するように設定されていることを特徴とする。
請求項１６記載の電流駆動回路の制御方法は、請求項１２乃至１５のいずれかに記載の電流駆動回路の制御方法において、前記負荷に前記駆動電流を供給するステップにおいて、前記複数ビットのデジタル信号は連続的に供給され、先に保持した前記複数ビットのデジタル信号に基づく前記駆動電流を前記負荷に供給する動作期間中に、次の前記複数ビットのデジタル信号を保持する動作を順次繰り返し実行することを特徴とする。
【００２８】
請求項１７記載の電流駆動回路の制御方法は、前記複数の単位電流を生成するステップは、前記基準電流の電流成分に応じた電荷量を保持容量に蓄積するステップと、前記保持容量に蓄積された電荷量に応じた電圧成分に基づいて、前記複数の単位電流を生成するステップと、を含むことを特徴とする。
請求項１８記載の電流駆動回路の制御方法は、請求項１２乃至１７のいずれかに記載の電流駆動回路の制御方法において、前記駆動電流の信号極性は、前記駆動電流が前記負荷から引き込む方向に流れるように設定されていることを特徴とする。
【００２９】
請求項１９記載の電流駆動回路の制御方法は、請求項１２乃至１７のいずれかに記載の電流駆動回路の制御方法において、前記駆動電流の信号極性は、前記駆動電流が前記負荷に流し込む方向に流れるように設定されていることを特徴とする。
請求項２０記載の電流駆動回路の制御方法は、請求項１２乃至１９いずれかに記載の電流駆動回路の制御方法において、前記複数の負荷は、前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
【００３０】
請求項２１記載の表示装置は、少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく駆動電流を、前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記駆動電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記信号駆動手段は、少なくとも、前記表示信号に基づく複数ビットのデジタル信号を保持する信号保持手段と、定電流源から供給される基準電流に基づいて、前記複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成し、前記信号保持手段に保持された前記デジタル信号の各ビット値に応じて、前記単位電流を選択的に合成し、前記駆動電流として前記表示画素に供給する駆動電流生成手段と、前記複数の表示画素に特定電圧を印加して、少なくとも該表示画素に付加された容量成分に蓄積された電荷を放電して、前記表示画素を所定の低電位状態に初期化する特定状態設定手段と、を有する電流駆動回路を複数具備することを特徴とする。
【００３１】
請求項２２記載の表示装置は、請求項２１記載の表示装置において、前記特定状態設定手段は、前記デジタル信号に応じて前記単位電流の各々が全て非選択となる状態を判定するデジタル値判定部と、前記デジタル値判定部による判定結果に基づいて、前記表示画素を初期化するための前記特定電圧を印加する特定電圧印加部と、を備えていることを特徴とする。
請求項２３記載の表示装置は、請求項２１又は２２記載の表示装置において、前記駆動電流生成手段は、前記基準電流が流れる基準電流トランジスタと、前記各単位電流が流れる複数の単位電流トランジスタと、を具備し、前記基準電流トランジスタと前記複数の単位電流トランジスタとは、カレントミラー回路を構成していることを特徴とする。
【００３２】
請求項２４記載の表示装置は、請求項２１乃至２３のいずれかに記載の表示装置において、前記駆動電流生成手段は、前記複数の単位電流が、前記複数ビットのデジタル信号の各々に対応して、前記基準電流に対して各々異なる比率の電流値を有するように設定されていることを特徴とする。
請求項２５記載の表示装置は、請求項２４記載の表示装置において、前記複数の単位電流トランジスタは、トランジスタサイズが各々異なるように形成されていることを特徴とする。
【００３３】
請求項２６記載の表示装置は、請求項２５記載の表示装置において、前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする。
請求項２７記載の表示装置は、請求項２１記載の表示装置において、前記駆動電流生成手段は、前記基準電流の電流成分に応じた電荷を蓄積する電荷蓄積手段と、前記電荷蓄積手段に保持された電荷量に基づいて前記複数の単位電流を生成する手段と、を備えていることを特徴とする。
【００３４】
請求項２８記載の表示装置は、請求項２１乃至２７のいずれかに記載の表示装置において、前記駆動電流生成手段は、前記駆動電流の信号極性を、前記表示画素側から引き込む方向に流すように設定することを特徴とする。
請求項２９記載の表示装置は、請求項２１乃至２７のいずれかに記載の表示装置において、前記駆動電流生成手段は、前記駆動電流の信号極性を、前記表示画素に流し込む方向に流すように設定することを特徴とする。
【００３５】
請求項３０記載の表示装置は、請求項２１乃至２９のいずれかに記載の表示装置において、前記信号駆動手段は、少なくとも、前記信号線の各々に対して２組の前記電流駆動回路を備え、一方の前記電流駆動回路において先に保持した前記複数ビットのデジタル信号に基づく前記駆動電流を前記表示画素に供給する動作期間中に、他方の前記電流駆動回路において次の前記複数ビットのデジタル信号を保持する動作を、交互に順次繰り返し実行することを特徴とする。
請求項３１記載の表示装置は、請求項２１乃至３０のいずれかに記載の表示装置において、前記表示画素は、前記駆動電流生成手段から供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
【００３６】
請求項３２記載の表示装置は、少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく駆動電流を、前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記駆動電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記表示画素は、少なくとも、前記駆動電流の電流値に応じた電荷を蓄積する電荷蓄積手段と、前記電荷蓄積手段に保持された電荷量に基づいて所定の電流値を有する発光駆動電流を生成する発光駆動手段と、特定電圧を印加することにより、少なくとも前記電荷蓄積手段に蓄積された電荷を放電して、該表示画素を所定の低電位状態に初期化する特定状態設定手段と、を有する電流駆動回路と、前記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を具備することを特徴とする。
【００３７】
請求項３３記載の表示装置は、請求項３２記載の表示装置において、前記電流駆動回路は、前記発光駆動電流の信号極性を、前記発光素子素側から引き込む方向に流すように設定することを特徴とする。
請求項３４記載の表示装置は、請求項３２記載の表示装置において、前記電流駆動回路は、前記発光駆動電流の信号極性を、前記発光素子に流し込む方向に流すように設定することを特徴とする。
請求項３５記載の表示装置は、請求項３１乃至３４のいずれかに記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【００３８】
すなわち、本発明に係る電流駆動回路及びその制御方法は、有機ＥＬ素子や発光ダイオード等のように、電流値に応じて所定の駆動状態（発光輝度）で動作する負荷（表示画素、発光素子）に対して、所定の電流値を有する負荷駆動電流（階調電流、発光駆動電流）を個別に供給する電流駆動回路であって、負荷の駆動状態を設定する負荷制御信号（複数ビットのデジタル信号、階調電流）を保持する手段（信号保持手段、電荷蓄積手段）と、該制御信号に対応した電流値を有する負荷駆動電流（階調電流、発光駆動電流）を生成して出力する手段（駆動電流生成手段）と、少なくとも、負荷に付加された容量成分（寄生容量、保持容量）に蓄積された電荷を放電する手段（特定状態設定手段）と、を備え、上記駆動電流生成手段により制御信号に基づいて生成された負荷駆動電流を負荷に出力する動作に先立って、負荷に付加された容量成分に蓄積された電荷を放電して、例えば、負荷に電荷が蓄積されていない状態に設定（初期化、リセット）するように構成されている。
【００３９】
ここで、上記制御信号の保持手段（信号保持手段）は、例えば、負荷の駆動状態を設定する複数ビットのデジタル信号を並列的に取り込んで保持し、駆動電流生成手段は、定電流源から供給される基準電流に基づいて、上記複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成し、保持されたデジタル信号の各ビット値に応じて、各単位電流を選択的に合成することにより所定の電流値を有する負荷駆動電流を生成して負荷に供給する。
【００４０】
なお、駆動電流生成手段は、上記基準電流が流れる基準電流トランジスタと、上記複数の単位電流が各々流れる複数の単位電流トランジスタと、を具備したカレントミラー回路構成を適用することができ、特に、複数の単位電流トランジスタの各チャネル幅が相互に異なるように設定することにより、一定の基準電流に対して各々異なる比率の電流値を有する複数の単位電流が生成される回路構成を適用することができる。
【００４１】
これにより、負荷に直接駆動電流を供給する電流駆動回路において、一定の基準電流、及び、複数ビットのデジタル信号に基づいて、負荷を所望の駆動状態で動作させることができる電流値を有する負荷駆動電流を生成することができるとともに、負荷駆動電流の生成に関連して供給される制御信号（デジタル信号及び基準電流）が電位変動をほとんど生じることがないので、負荷駆動電流の電流値が微少な場合や、負荷への負荷駆動電流の供給時間が短い場合であっても、上記制御信号を供給する信号線に付加する配線容量（寄生容量）への充放電動作に起因する信号遅延の影響を排除することができ、電流駆動回路の動作速度の低下を抑制して、負荷をより迅速かつ的確な駆動状態で動作させることができる。
【００４２】
また、上記特定状態設定手段は、複数ビットのデジタル信号による単位電流の各々が全て非選択となる状態（駆動電流が生成されない状態）を判定して、上記信号保持手段における複数ビットのデジタル信号の保持動作、及び、駆動電流生成手段における該デジタル信号に応じた負荷駆動電流の生成、供給動作に先立つタイミングで、負荷及負荷に負荷駆動電流を供給する駆動電流供給線に対して、所定の低電位からなる特定電圧を印加して、配線容量や負荷に設けられた保持容量等の容量成分に蓄積された電荷を放電して初期化（リセット）するように制御する。
【００４３】
これにより、負荷に負荷駆動電流を供給するタイミングに先立って、駆動電流供給線や負荷の電位が一定の低電位状態にリセットされるので、例えば、負荷を比較的高い階調の駆動状態から比較的低い階調の駆動状態に移行させる場合や、負荷駆動電流の供給時間が短く設定されている場合であっても、配線容量や保持容量等の容量成分に蓄積された電荷の影響を排除して、駆動電流供給線や負荷の信号レベルを迅速に、負荷駆動電流に応じた適切な電位に安定化させることができ、負荷を適切な駆動状態で動作させることができる。
なお、特定状態設定手段は、上述したような複数ビットのデジタル信号からなる制御信号に限らず、コントローラ等により直接制御信号を供給して、負荷及駆動電流供給線に対して、特定電圧を印加して容量成分に蓄積された電荷を放電するようにすることもできる。
【００４４】
そして、本発明に係る表示装置においては、相互に直交する走査ライン（走査線）及びデータライン（信号線）の交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流駆動回路をデータドライバ（信号駆動手段）に適用し、表示パネルの所定の行に配列された表示画素群の選択期間に、上記信号保持手段に保持した複数ビットのデジタル信号（表示データ）に基づいて階調電流生成回路（駆動電流生成手段）において生成された特定の単位電流の合成電流を、階調電流（負荷駆動電流）として表示画素に供給する電流生成供給動作に先立って、データライン及び表示画素に対して所定の低電位からなるリセット電圧（特定電圧）を印加して、該データラインや表示画素に残留する電荷を放電して低電位状態に初期化（リセット）するように構成されている。
【００４５】
これにより、階調電流生成回路により表示画素に供給される階調電流が、一定の基準電流、及び、複数ビットのデジタル信号に基づいて生成されるので、表示画素を比較的低い輝度階調で発光動作させる場合（階調電流の電流値が微少な場合）や、表示パネルの高精細化等に伴って表示画素への階調電流の供給時間（選択時間）が短く設定されている場合であっても、階調電流の生成に関連してデータドライバ（階調電流生成回路）に供給される信号による、データライン等への充放電動作に起因する伝達遅延の影響を排除することができ、データドライバの動作速度の低下を抑制して、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【００４６】
また、この場合、各表示画素への階調電流の供給動作に先立って、各データラインに一定の低電圧からなるリセット電圧（特定電圧）を印加して、データラインに付加された配線容量（寄生容量）や表示画素の保持容量等の容量成分に蓄積された電荷を充分放電することができるので、新たな表示データに基づく階調電流を書き込む場合（特に、比較的高い輝度階調で発光動作を行った直後に、比較的低い輝度階調で発光動作を行う場合や、表示画素の選択期間が短く設定されている場合であっても）、上記容量成分に残留する電荷による影響を排除することができ、信号レベルの安定化までの所要時間を短縮して表示画素への書込速度を高めて、表示装置の表示応答特性及び表示画質を向上させることができる。
【００４７】
なお、本発明に係る表示装置においては、表示画素が接続された各列のデータラインごとに２組の階調電流生成回路（電流駆動回路）を備え、該２組の階調電流生成回路を交互に選択状態に設定して、一方の階調電流生成回路から所定の行の表示画素群に階調電流を供給する動作を実行しつつ、並行して、他方の階調電流生成回路において、次の行の表示画素に対応した表示データ（複数ビットのデジタル信号）を取り込み保持する動作を実行するように構成したものであってもよい。これによれば、特定の行の表示画素に階調電流を供給する動作と、次行の表示画素に供給する階調電流を生成するための表示データを取り込む動作を、２組の階調電流生成回路により交互に繰り返し実行することにより、各行の表示画素に対して連続的に階調電流を生成して供給することができるので、実質的にデータドライバの動作速度を向上させて、表示装置の画質の向上を図ることができる。
【００４８】
また、本発明に係る表示装置においては、上述したような電流駆動回路の技術思想、すなわち、駆動電流を負荷に供給する動作に先立って、特定電圧を印加することにより、駆動電流供給線（データライン）や負荷に付加された容量成分に残留する電荷を所定の低電位電源（接地電位）に放電するという概念を、表示画素（画素駆動回路）に適用し、表示画素に設けられた保持容量に蓄積された電荷を、リセット電圧を印加することにより放電するスイッチ手段（特定状態設定手段）を備え、データドライバから表示データに応じた階調電流を、データラインを介して表示画素に供給する書込動作に先立って、上記スイッチ手段を制御して、残留電荷を接地電位に放電するように構成されている。
【００４９】
これにより、表示画素に付加された容量成分に蓄積された電荷を充分に放電して、所定の低電位状態に初期化することができるので、表示データに基づいて生成された階調電流に応じた適切な電荷量を蓄積することができ、発光素子に供給する発光駆動電流（駆動電流）を表示データに応じた適切な電流値に設定することができる。したがって、表示画素に付加された容量成分への充放電動作に起因する、表示パネルへの書込速度の低下を抑制して、表示応答特性を向上させることができるとともに、各表示画素を表示データに応じた適切な輝度階調で発光動作させることができ、良好な階調表示を実現することができる。
【００５０】
【発明の実施の形態】
以下、本発明に係る電流駆動回路及びその制御方法並びに電流駆動回路を備えた表示装置について、実施の形態を示して詳しく説明する。
＜電流駆動回路の第１の実施形態＞
まず、本発明に係る電流駆動回路及びその制御方法について、図面を参照して説明する。
図１は、本発明に係る電流駆動回路の第１の実施形態を示す概略構成図である。
【００５１】
図１（ａ）に示すように、本実施形態に係る電流駆動回路ＩＳＡは、電流値を指定するための複数ビットのデジタル信号（本実施形態においては、４ビットの場合を示す；負荷制御信号）ｄ０、ｄ１、ｄ２、ｄ３（ｄ０〜ｄ３）を個別に取り込んで保持（ラッチ）するラッチ回路ＬＣ０、ＬＣ１、ＬＣ２、ＬＣ３（ＬＣ０〜ＬＣ３）を備えたデータラッチ部（信号保持手段）１０と、定電流発生源（定電流源）ＩＲから供給される一定の電流値を有する基準電流Ｉｒｅｆを取り込み、上記データラッチ部１０（各ラッチ回路ＬＣ０〜ＬＣ３）から出力される出力信号（反転出力信号）ｄ１０＊、ｄ１１＊、ｄ１２＊、ｄ１３＊（ｄ１０＊〜ｄ１３＊；以下、本明細書中では、反転極性を示す記号を、便宜的に「＊」を用いて示す。図１（ａ）の符号参照）に基づいて、基準電流Ｉｒｅｆに対して所定比率の電流値を有する負荷駆動電流（駆動電流）ＩＤを生成し、駆動電流供給線ＣＬを介して図示を省略した負荷に出力する電流生成部（駆動電流生成手段）２０Ａと、上記データラッチ部１０（各ラッチ回路ＬＣ０〜ＬＣ３）から出力される出力信号（非反転出力信号）ｄ１０〜ｄ１３に基づいて、負荷（駆動電流供給線ＣＬ）に対して特定電圧Ｖｉｎを印加する特定状態設定部（特定状態設定手段）３０Ａと、を有して構成されている。ここで、本実施形態においては、定電流発生源ＩＲは、電流生成部２０Ａから基準電流Ｉｒｅｆを引き抜く方向に流すように、他端側が低電位電源（例えば、接地電位）Ｖｇｎｄに接続されている。
【００５２】
なお、図１（ａ）に示したデータラッチ部１０の構成は、本明細書においては、便宜的に図１（ｂ）に示すような回路記号で表す。図１（ｂ）において、ＩＮ０〜ＩＮ３は、各々、図１（ａ）に示した各ラッチ回路ＬＣ０〜ＬＣ３の入力接点ＩＮを示し、ＯＴ０〜ＯＴ３は、各々、各ラッチ回路ＬＣ０〜ＬＣ３の非反転出力接点ＯＴを示し、ＯＴ０＊〜ＯＴ３＊は、各々、各ラッチ回路ＬＣ０〜ＬＣ３の反転出力接点ＯＴ＊を示す。
【００５３】
以下、上記各構成について、具体的に説明する。
（データラッチ部１０）
データラッチ部１０は、図１に示すように、デジタル信号ｄ０〜ｄ３のビット数（４ビット）に応じた数のラッチ回路ＬＣ０〜ＬＣ３が並列に設けられた構成を有し、図示を省略したタイミングジェネレータやシフトレジスタ等から出力されるタイミング制御信号（非反転クロック信号）ＣＬＫ、（反転クロック信号）ＣＬＫ＊に基づいて、該タイミング制御信号ＣＬＫがハイレベル（ＣＬＫ＊がローレベル）となるタイミングで、各々個別に供給される上記デジタル信号ｄ０〜ｄ３を同時に取り込み、タイミング制御信号ＣＬＫがローレベル（ＣＬＫ＊がハイレベル）となるタイミングで、取り込んだデジタル信号ｄ０〜ｄ３に基づく信号レベル（非反転レベル及び反転レベル）を出力、保持する動作（信号保持動作）を実行する。
【００５４】
（電流生成部２０Ａ）
図２は、本実施形態に係る電流駆動回路に適用される電流生成部の一具体例を示す回路概念図である。
電流生成部２０Ａは、図２に示すように、基準電流Ｉｒｅｆに対して、各々、異なる比率の電流値を有する複数の単位電流Ｉｓａ、Ｉｓｂ、Ｉｓｃ、Ｉｓｄ（Ｉｓａ〜Ｉｓｄ）を生成するカレントミラー回路部２１Ａと、上記複数の単位電流Ｉｓａ〜Ｉｓｄのうち、上述したデータラッチ部１０の各ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号（反転出力信号）ｄ１０＊〜ｄ１３＊（図１に示した反転出力接点ＯＴ０＊〜ＯＴ３＊の信号レベル）に基づいて、任意の単位電流を選択するスイッチ回路部２２Ａと、を備えている。
【００５５】
電流生成部２０Ａに適用されるカレントミラー回路部２１Ａは、具体的には、定電流発生源ＩＲから基準電流Ｉｒｅｆが供給される（引き抜かれる）電流入力接点ＩＮｉと高電位電源＋Ｖに接続された電源接点（以下、「高電位電源＋Ｖ」と記す）との間に、電流路（ソース−ドレイン端子）が接続されるとともに、制御端子（ゲート端子）が接点Ｎｇａに接続され、所定のチャネル幅を有するｐチャネル型の電界効果型トランジスタ（以下、「ｐチャネル型トランジスタ」と略記する）からなる基準電流トランジスタＴＰ１１と、各接点Ｎａ、Ｎｂ、Ｎｃ、Ｎｄと高電位電源＋Ｖとの間に、各々、電流路が並列に接続されるとともに、各制御端子が上記接点Ｎｇａに共通に接続され、各々所定のチャネル幅を有するｐチャネル型トランジスタからなる単位電流トランジスタＴＰ１２、ＴＰ１３、ＴＰ１４、ＴＰ１５と、を備えた構成を有している。ここで、接点Ｎｇａは、電流入力接点ＩＮｉに直接接続されているとともに、容量Ｃａを介して高電位電源＋Ｖに接続されている。
なお、図２においては、カレントミラー回路部２１Ａを構成する各電界効果型トランジスタのトランジスタサイズの大小関係を、トランジスタの回路記号の幅を変えることで便宜的かつ概念的に示した。
【００５６】
また、電流生成部２０Ａに適用されるスイッチ回路部２２Ａは、負荷が接続される電流出力接点ＯＵＴｉと上記各接点Ｎａ、Ｎｂ、Ｎｃ、Ｎｄとの間に電流路が接続されるとともに、制御端子に上記データラッチ部１０の各ラッチ回路ＬＣ０〜ＬＣ３から個別に出力される出力信号ｄ１０＊〜ｄ１３＊が並列的に印加される複数（４個）のｐチャネル型トランジスタからなるスイッチトランジスタＴＰ１６、ＴＰ１７、ＴＰ１８、ＴＰ１９と、を備えた構成を有している。
【００５７】
このような構成を有する電流生成部２０Ａにおいて、特に、カレントミラー回路部２１Ａを構成する各単位電流トランジスタＴＰ１２〜ＴＰ１５に流れる単位電流Ｉｓａ〜Ｉｓｄが、基準電流トランジスタＴＰ１１に流れる基準電流Ｉｒｅｆに対して、各々異なる所定の比率の電流値を有するように設定されている。
具体的には、各単位電流トランジスタＴＰ１２〜ＴＰ１５のトランジスタサイズが、各々異なる比率、例えば、各単位電流トランジスタＴＰ１２〜ＴＰ１５を構成する電界効果型トランジスタにおいて、チャネル長を一定とした場合の各チャネル幅の比が、Ｗ１２：Ｗ１３：Ｗ１４：Ｗ１５＝１：２：４：８になるように形成されている。ここで、Ｗ１２は、単位電流トランジスタＴＰ１２のチャネル幅を示し、Ｗ１３は、単位電流トランジスタＴＰ１３のチャネル幅を示し、Ｗ１４は、単位電流トランジスタＴＰ１４のチャネル幅を示し、Ｗ１５は、単位電流トランジスタＴＰ１５のチャネル幅を示す。
【００５８】
これにより、各単位電流トランジスタＴＰ１２〜ＴＰ１５に流れる単位電流Ｉｓａ〜Ｉｓｄの電流値は、基準電流トランジスタＴＰ１１のチャネル幅をＷ１１とすると、各々Ｉｓａ＝（Ｗ１２／Ｗ１１）×Ｉｒｅｆ、Ｉｓｂ＝（Ｗ１３／Ｗ１１）×Ｉｒｅｆ、Ｉｓｃ＝（Ｗ１４／Ｗ１１）×Ｉｒｅｆ、Ｉｓｄ＝（Ｗ１５／Ｗ１１）×Ｉｒｅｆに設定される。したがって、単位電流トランジスタＴＰ１２〜ＴＰ１５の各チャネル幅を、互いに２ｋ（ｋ＝０、１、２、３、・・・；２ｋ＝１、２、４、８、・・・）の比率を有するように設定することにより、単位電流間の電流値を２ｋで規定される比率に設定することができる。
【００５９】
このように電流値が設定された各単位電流Ｉｓａ〜Ｉｓｄから、後述するように、複数ビットのデジタル信号ｄ０〜ｄ３（すなわち、データラッチ部１０からの出力信号ｄ１０＊〜ｄ１３＊）に基づいて、任意の単位電流を選択して合成することにより、２ｋ段階の電流値を有する負荷駆動電流ＩＤが生成される。したがって、図１、図２に示したように、４ビットのデジタル信号ｄ０〜ｄ３を適用した場合、各単位電流トランジスタＴＰ１２〜ＴＰ１５に接続されるスイッチトランジスタＴＰ１６〜ＴＰ１９のオン状態に応じて、２４＝１６段階（階調）の異なる電流値を有する負荷駆動電流ＩＤが生成される。
【００６０】
すなわち、このような構成を有する電流生成部２０Ａにおいては、上記ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０＊〜ｄ１３＊の信号レベルに応じて、スイッチ回路部２２Ａのうちの、特定のスイッチトランジスタがオン動作（スイッチトランジスタＴＰ１６〜ＴＰ１９のいずれか１つ以上がオン動作する場合のほか、いずれのスイッチトランジスタＴＰ１６〜ＴＰ１９もオフ動作する場合を含む）し、該オン動作したスイッチトランジスタに接続されたカレントミラー回路部２２Ａの単位電流トランジスタ（ＴＰ１２〜ＴＰ１５のいずれか１つ以上の組み合わせ）に、基準電流トランジスタＴＰ１１に流れる基準電流Ｉｒｅｆに対して、所定比率（ａ×２ｋ倍；ａは基準電流トランジスタＴＰ１１のチャネル幅Ｗ１１により規定される定数）の電流値を有する単位電流Ｉｓａ〜Ｉｓｄが流れ、上述したように、電流出力接点ＯＵＴｉにおいて、これらの単位電流の合成値となる電流値を有する負荷駆動電流ＩＤが、高電位電源＋Ｖから、オン状態にあるスイッチトランジスタ（ＴＰ１６〜ＴＰ１９のいずれか）に接続された単位電流トランジスタ（ＴＰ１２〜ＴＰ１５のいずれか）及び電流出力接点ＯＵＴｉを介して、図示を省略した負荷方向に流れる。
【００６１】
これにより、本実施形態に係る電流駆動回路ＩＳＡにおいては、タイミング制御信号ＣＬＫ、ＣＬＫ＊により規定されるタイミングで、データラッチ部２１Ａに入力される複数ビットのデジタル信号ｄ０〜ｄ３に応じて、電流生成部２２Ａにより所定の電流値を有するアナログ電流からなる負荷駆動電流ＩＤが生成されて、負荷ＬＤに供給されることになる（本実施形態においては、上述したように、電流駆動回路側から負荷方向に負荷駆動電流が流し込まれる）。
【００６２】
（特定状態設定部３０Ａ）
また、特定状態設定部３０Ａは、図１（ａ）に示すように、上記ラッチ回路ＬＣ０〜ＬＣ３の各々から出力される出力信号（非反転出力信号）ｄ１０〜ｄ１３を入力信号とする論理和演算回路（デジタル値判定部；以下、「ＯＲ回路」と略記する）３１と、該ＯＲ回路３１からの出力端が制御端子（ゲート）に、電流路の一端側が特定電圧（リセット電圧）Ｖｉｎを印加する電圧源に、他端側が駆動電流供給線ＣＬ（もしくは、上記電流生成部２０Ａの電流出力接点ＯＵＴｉ）に、各々接続されたｐチャネル型トランジスタからなる特定電圧印加トランジスタ（特定電圧印加部）ＴＰ３２と、を備えた構成を有している。ここで、特定電圧印加トランジスタＴＰ３２を介して駆動電流供給線ＣＬに印加される特定電圧Ｖｉｎは、図示を省略した負荷を最低階調で動作させる場合に駆動電流供給線ＣＬに印加される一定の低電圧、例えば、接地電位Ｖｇｎｄ（＝０Ｖ）に設定されている。
【００６３】
そして、このような構成を有する特定状態設定部３０Ａにおいては、ＯＲ回路３１により、上記ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０〜ｄ１３の信号レベルが全て”０”となる特定状態であるか否かが判別され、該特定状態においてのみ、特定電圧印加トランジスタＴＰ３２がオン動作して、駆動電流供給線ＣＬを介して負荷に特定電圧（リセット電圧）Ｖｉｎが印加される。これにより、負荷及び駆動電流供給線ＣＬに付加された容量成分に蓄積された電荷が接地電位に放電される。
【００６４】
なお、本実施形態においては、電流駆動回路に接続された負荷に対して、電流駆動回路側から負荷駆動電流を流し込むように構成した場合（以下、便宜的に、「電流印加方式」と記す）について示したが、本発明においては、負荷側から電流駆動回路方向に負荷駆動電流を引き込むように構成（以下、便宜的に、「電流シンク方式」と記す）したものであってもよい。以下、電流シンク方式に対応した電流駆動回路について、簡単に後述する。
【００６５】
＜電流駆動回路の第２の実施形態＞
図３は、本発明に係る電流駆動回路の第２の実施形態を示す概略構成図であり、図４は、本実施形態に係る電流駆動回路に適用される電流生成部の一具体例を示す回路構成図である。ここで、上述した実施形態と同等の構成については、同一の符号を付して、その説明を簡略化する。
【００６６】
図３に示すように、本実施形態に係る電流駆動回路ＩＳＢは、上述した第１の実施形態（図１参照）と同等の構成を有するデータラッチ部１０と、データラッチ部１０（ラッチ回路ＬＣ０〜ＬＣ３）の非反転出力端子に並列的に接続された電流生成部２０Ｂ及特定状態設定部３０Ｂと、を有して構成されている。ここで、本実施形態においては、電流生成部２０Ｂに接続された定電流発生源ＩＲは、電流生成部２０Ｂに基準電流Ｉｒｅｆを流し込むように、他端側が高電位電源＋Ｖに接続されている。
【００６７】
本実施形態に係る電流生成部２０Ｂは、図４に示すように、概略、上述した実施形態（図２参照）と略同等の回路構成を有するカレントミラー回路部２１Ｂ及びスイッチ回路部２２Ｂと、を備え、各ラッチ回路ＬＣ０〜ＬＣ３からの出力信号（非反転出力信号）ｄ１０〜ｄ１３に基づいて、基準電流Ｉｒｅｆに対して、所定比率の電流値を有する複数の単位電流Ｉｓｈ、Ｉｓｉ、Ｉｓｊ、Ｉｓｋを任意に選択、合成して生成される負荷駆動電流ＩＤを負荷に供給するように構成されている。
【００６８】
電流生成部２０Ｂは、具体的には、カレントミラー回路部２１Ｂ及びスイッチ回路部２２Ｂを構成する全てのトランジスタＴＮ２１〜ＴＮ２９がｎチャネル型からなり、基準電流トランジスタＴＮ２１は、電流路が電流入力接点ＩＮｉと低電位電源Ｖｇｎｄとの間に接続されるとともに、制御端子が電流入力接点ＩＮｉに接続された接点Ｎｇｂに接続されている。接点Ｎｇｂと低電位電源Ｖｇｎｄとの間には容量Ｃｂが接続されている。また、単位電流トランジスタＴＮ２２〜ＴＮ２５は、各々、電流路が接点Ｎｈ、Ｎｉ、Ｎｊ、Ｎｋと低電位電源Ｖｇｎｄとの間に接続されるとともに、制御端子が接点Ｎｇｂに共通に接続され、また、スイッチング用のトランジスタＴＮ２６〜ＴＮ２９は、各々、電流路が上記接点Ｎｈ、Ｎｉ、Ｎｊ、Ｎｋと電流出力接点ＯＵＴｉとの間に接続されるとともに、制御端子にデータラッチ部１０（ラッチ回路ＬＣ０〜ＬＣ３）から出力される出力信号ｄ１０〜ｄ１３が並列的に印加されるように構成されている。
【００６９】
ここで、本実施形態においても、カレントミラー回路部２１Ｂを構成する各単位電流トランジスタＴＮ２２〜ＴＮ２５のトランジスタサイズ（すなわち、チャネル長を一定とした場合のチャネル幅）が、基準電流トランジスタＴＮ２１を基準として、所定の比率になるように形成され、各電流路に流れる単位電流Ｉｓｈ〜Ｉｓｋが、基準電流Ｉｒｅｆに対して、各々異なる所定の比率の電流値を有するように設定されている。
【００７０】
これにより、本実施形態に係る電流生成部２０Ｂにおいても、データラッチ部１０（ラッチ回路ＬＣ０〜ＬＣ３）から出力される出力信号ｄ１０〜ｄ１３の信号レベルに応じて、スイッチ回路部２２Ｂの特定のトランジスタＴＮ２６〜ＴＮ２９がオン動作して、単位電流トランジスタＴＮ２２〜ＴＮ２５を介して基準電流Ｉｒｅｆの所定比率倍の電流値を有する単位電流Ｉｓｈ〜Ｉｓｋが流れ、これらの合成電流が電流出力接点ＯＵＴｉを介して負荷駆動電流ＩＤとして図示を省略した負荷に供給される（本実施形態においては、負荷側から電流駆動回路方向に負荷駆動電流が流れ込む）。
【００７１】
また、特定状態設定部３０Ｂは、図３に示すように、上記ラッチ回路ＬＣ０〜ＬＣ３の各々から出力される出力信号ｄ１０〜ｄ１３を入力信号とする否定論理和演算回路（デジタル値判定部；以下、「ＮＯＲ回路」と略記する）３３と、該ＮＯＲ回路３３からの出力端が制御端子に、電流路の一端側が特定電圧Ｖｉｎを印加する電圧源に、他端側が駆動電流供給線ＣＬに、各々接続されたｎチャネル型トランジスタからなる特定電圧印加トランジスタ（特定電圧印加部）ＴＮ３４と、を備えた構成を有している。
【００７２】
そして、このような構成を有する特定状態設定部３０Ｂにおいても、ＮＯＲ回路３３により、上記ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０〜ｄ１３の信号レベルが全て”０”となる特定状態が判別され、該特定状態においてのみ、特定電圧印加トランジスタＴＮ３４がオン動作して、駆動電流供給線ＣＬを介して負荷に特定電圧Ｖｉｎが印加される。
【００７３】
したがって、上述した各実施形態に示した電流駆動回路ＩＳＡ、ＩＳＢにおいては、駆動電流供給線ＣＬを介して負荷に直接接続された電流生成部２０Ａ、２０Ｂに、定電流発生源ＩＲから信号レベルが変動しない一定の基準電流Ｉｒｅｆを供給し、複数ビットのデジタル信号ｄ０〜ｄ３（データラッチ部１０の出力信号ｄ１０〜ｄ１３、ｄ１０＊〜ｄ１３＊）に基づいて、負荷を所望の駆動状態で動作させることができる電流値を有する負荷駆動電流ＩＤを生成する構成を有していることにより、負荷駆動電流の生成に関連して供給される信号（デジタル信号及び基準電流）が電位変動をほとんど生じることがないので、負荷駆動電流ＩＤの電流値が微少な場合や、負荷への負荷駆動電流ＩＤの供給時間（あるいは、負荷の駆動時間）が短く設定されている場合であっても、配線容量等の寄生容量への充放電動作に起因する信号遅延の影響を排除することができ、電流駆動回路の動作速度の低下を抑制して、負荷をより迅速かつ的確な駆動状態で動作させることができる。
【００７４】
また、複数ビットのデジタル信号により負荷を連続的に駆動制御する場合、新たなデジタル信号ｄ０〜ｄ３に基づく負荷駆動電流ＩＤを駆動電流供給線ＣＬに供給するタイミングに先立って、全てのデジタル信号ｄ０〜ｄ３（出力信号ｄ１０〜ｄ１３、ｄ１０＊〜ｄ１３＊）を”０”に設定することにより、電流生成部２０Ａにおける電流出力が遮断されるとともに、特定状態設定部３０Ａを介して駆動電流供給線ＣＬに特定電圧Ｖｉｎ（＝０Ｖ）が印加されるので、駆動電流供給線ＣＬ及び負荷に付加された容量成分に蓄積された（残留する）電荷を、特定電圧（接地電位）Ｖｉｎを印加する電圧源に充分に放電することができる。
【００７５】
これにより、駆動電流供給線ＣＬを介して負荷駆動電流ＩＤを供給するタイミングに先立って、駆動電流供給線ＣＬの信号レベルが常に一定の低電位状態にリセットされるので、例えば、負荷を比較的高い階調の駆動状態から比較的低い階調の駆動状態に移行させるために、駆動電流供給線ＣＬに供給する負荷駆動電流ＩＤの電流値を微少に設定した場合や、負荷への負荷駆動電流ＩＤの供給時間（あるいは、負荷の駆動時間）が短く設定されている場合であっても、駆動電流供給線ＣＬ及び負荷に残留する電荷の影響を排除して、駆動電流供給線ＣＬの信号レベルを迅速に、負荷駆動電流ＩＤに応じた電位に安定化させ、負荷を適切な駆動状態で動作させることができる。
【００７６】
なお、上述した各実施形態においては、電流生成部２０Ａ、２０Ｂとして、カレントミラー回路構成（カレントミラー回路部２１Ａ、２１Ｂ）を備え、各単位電流トランジスタにより、基準電流トランジスタに流れる基準電流Ｉｒｅｆに対して各々異なる所定の比率の電流値を有する単位電流を選択的に合成して、負荷駆動電流ＩＤを生成する構成について説明したが、本発明はこの回路構成に限定されるものではなく、データラッチ部１０（ラッチ回路）から同時並列的に出力される所定の信号レベルの出力信号に基づいて、負荷を所望の駆動状態で動作させることができる負荷駆動電流を生成、出力することができるものであれば、他の回路構成を有するものであってもよい。
【００７７】
また、上記複数ビットのデジタル信号としては、後述するように、表示装置に所望の画像情報を表示するための表示データ（表示信号）を適用することでき、この場合において、電流駆動回路により生成、出力される負荷駆動電流は、表示パネルを構成する各表示画素を所定の輝度階調で発光動作させるために供給される階調電流に対応する。以下、上述したような構成及び機能を有する電流駆動回路ＩＳＡ、ＩＳＢを、データドライバに適用した表示装置について、具体的に説明する。
【００７８】
＜表示装置の第１の実施形態＞
図５は、本発明に係る電流駆動回路を適用可能な表示装置の第１の実施形態を示す概略ブロック図であり、図６は、本実施形態に係る表示装置の要部構成を示す概略構成図である。ここでは、表示パネルとしてアクティブマトリクス方式に対応した表示画素を備えた構成について説明する。また、本実施形態においては、データドライバ側から表示画素に階調電流を流し込むようにした電流印加方式を採用した場合について説明し、上述した実施形態に示した電流駆動回路（図１、図２）を適宜参照する。
【００７９】
図５、図６に示すように、本実施形態に係る表示装置１００Ａは、概略、複数の表示画素（負荷）ＥＭがマトリクス状に配列された表示パネル１１０Ａと、表示パネル１１０Ａの行方向に配列された表示画素群ごとに、共通に接続された走査ライン（走査線）ＳＬａ、ＳＬｂに接続された走査ドライバ（走査駆動手段）１２０Ａと、表示パネル１１０Ａの列方向に配列された表示画素群ごとに、共通に接続されたデータライン（信号線）ＤＬ１、ＤＬ２、・・・（ＤＬ）に接続されたデータドライバ（信号駆動手段）１３０Ａと、走査ドライバ１２０Ａ及びデータドライバ１３０Ａの動作状態を制御する各種制御信号を生成、出力するシステムコントローラ１４０Ａと、表示装置１００Ａの外部から供給される映像信号に基づいて、表示データやタイミング信号等を生成する表示信号生成回路１５０Ａと、を備えて構成されている。
【００８０】
以下、上記各構成について説明する。
（表示パネル１１０Ａ）
表示パネル１１０Ａは、具体的には、図６に示すように、各行ごとの表示画素ＥＭ群に対応して、各々、並列に配設された一対の走査ラインＳＬａ、ＳＬｂと、各列ごとの表示画素群に対応するとともに、走査ラインＳＬａ、ＳＬｂに対して直交するように配設されたデータラインＤＬと、これらの直交するラインの各交点近傍に配列された複数の表示画素ＥＭ（図６中、画素駆動回路ＤＣｘ及び有機ＥＬ素子ＯＥＬからなる構成）と、を備えた構成を有している。
【００８１】
表示画素ＥＭは、例えば、走査ドライバ１２０Ａから走査ラインＳＬａを介して印加される走査信号Ｖｓｅｌ、走査ラインＳＬｂを介して印加される走査信号Ｖｓｅｌ＊（走査ラインＳＬａに印加される走査信号Ｖｓｅｌの極性反転信号；図６の符号参照）、及び、データドライバ１３０ＡからデータラインＤＬを介して供給される階調電流（負荷駆動電流）Ｉｐｉｘに基づいて、各表示画素ＥＭにおける階調電流Ｉｐｉｘの書込動作及び発光動作を制御する画素駆動回路ＤＣｘと、該画素駆動回路ＤＣｘから供給される発光駆動電流の電流値に応じて発光輝度が制御される、周知の有機ＥＬ素子（発光素子）ＯＥＬと、を有して構成されている。なお、本実施形態においては、表示画素ＥＭの発光素子として、有機ＥＬ素子を適用した構成を示すが、本発明はこれに限定されるものではなく、発光素子に供給される発光駆動電流の電流値に応じて所定の輝度階調で発光動作する電流駆動型の発光素子であれば、発光ダイオード等の他の発光素子を適用するものであってもよい。
【００８２】
ここで、画素駆動回路ＤＣｘは、概略、走査信号Ｖｓｅｌ、Ｖｓｅｌ＊に基づいて各表示画素ＥＭの選択／非選択状態を制御し、選択状態において表示データに応じた階調電流Ｉｐｉｘを取り込んで電圧レベルとして保持し、非選択状態において上記保持した電圧レベルに基づく発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光させる動作を維持する機能を有している。なお、画素駆動回路ＤＣｘに適用可能な回路構成例については後述する。
【００８３】
（走査ドライバ１２０Ａ）
走査ドライバ１２０Ａは、図６に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各行の走査ラインＳＬａ、ＳＬｂに対応して複数段備え、システムコントローラ１４０Ａから供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ａの上方から下方に順次シフトしつつ出力されるシフト信号が、バッファを介して所定の電圧レベル（選択レベル；例えば、ハイレベル）を有する走査信号Ｖｓｅｌとして各走査ラインＳＬａに印加されるとともに、該走査信号Ｖｓｅｌを極性反転した電圧レベルが走査信号Ｖｓｅｌ＊として各走査ラインＳＬｂに印加される。これにより、各行ごとの表示画素ＥＭ群を選択状態とし、データドライバ１３０Ａにより各データラインＤＬを介して供給される表示データに基づく階調電流Ｉｐｉｘを、各表示画素ＥＭに書き込むように制御する。
【００８４】
（データドライバ１３０Ａ）
データドライバ１３０Ａは、システムコントローラ１４０Ａから供給されるデータ制御信号（後述するシフトスタート信号ＳＴＲ、シフトクロック信号ＳＦＣ等）に基づいて、表示信号生成回路１５０Ａから供給される複数ビットのデジタル信号からなる表示データを取り込んで保持し、当該表示データに対応する電流値を有する階調電流Ｉｐｉｘを生成して、各データラインＤＬを介して走査ドライバ１２０Ａにより選択状態に設定された各表示画素ＥＭに同時に並行して（一斉に）供給するように制御する。なお、データドライバ１３０Ａの具体的な回路構成やその駆動制御動作については、詳しく後述する。
【００８５】
（システムコントローラ１４０Ａ）
システムコントローラ１４０Ａは、後述する表示信号生成回路１５０Ａから供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０Ａの各々に対して、走査制御信号（上述した走査スタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ等）及びデータ制御信号（上述したシフトスタート信号ＳＴＲやシフトクロック信号ＳＦＣ等）を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル１１０Ａに走査信号Ｖｓｅｌ、Ｖｓｅｌ＊及び階調電流Ｉｐｉｘを出力させ、画素駆動回路ＤＣｘにおける所定の制御動作を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル１１０Ａに表示させる制御を行う。
【００８６】
（表示信号生成回路１５０Ａ）
表示信号生成回路１５０Ａは、例えば、表示装置１００Ａの外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０Ａの１行分ごとに、該輝度階調信号成分を、複数ビットのデジタル信号からなる表示データとしてデータドライバ１３０Ａに供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１５０Ａは、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０Ａに供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１４０Ａは、表示信号生成回路１５０Ａから供給されるタイミング信号に基づいて、走査ドライバ１２０Ａやデータドライバ１３０Ａに対して供給する上記走査制御信号及びデータ制御信号を生成する。
【００８７】
なお、本実施形態において、表示パネル１１０Ａとその周辺に付設されるドライバやコントローラ等の周辺回路との実装構造については、特に限定するものではないが、例えば、少なくとも、表示パネル１１０Ａと走査トランジスタ１２０Ａ、データドライバ１３０Ａが単一の基板上に形成されているものであってもよいし、後述するデータドライバ１３０Ａのみ、もしくは、走査ドライバ１２０Ａ及びデータドライバ１３０Ａを、表示パネル１１０Ａとは別個に設けて電気的に接続するようにしたものであってもよい。
【００８８】
（データドライバの第１の構成例）
次いで、上述した表示装置に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置１００Ａに適用されるデータドライバ１３０Ａは、概略、図１に示した電流駆動回路ＩＳＡ（データラッチ部１０、電流生成部２０Ａ、特定状態設定部３０Ａ）が各データラインＤＬに対応して、階調電流生成回路として個別に設けられ、各々の階調電流生成回路に対して、例えば、単一の定電流発生源ＩＲから共通の電流供給線を介して、一定の電流値を有する基準電流が供給される（本実施例においては、基準電流Ｉｒｅｆが引き抜かれるように供給される）ように構成されている。
【００８９】
本実施例に係るデータドライバ１３０Ａは、例えば、図６に示すように、システムコントローラ１４０Ａからデータ制御信号として供給されるシフトクロック信号ＳＦＣに基づいて、シフトスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・（上述したタイミング制御信号ＣＬＫに相当する）を順次出力するシフトレジスタ回路１３１Ａと、該シフトレジスタ回路１３１Ａからの各シフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・及びシステムコントローラ１４０Ａからデータ制御信号として供給されるリセット制御信号ＲＳＴを入力信号とし、それらの論理和演算結果を、後述する階調電流生成回路群１３２Ａにタイミング制御信号ＣＬＫとして出力するＯＲ回路３０１、３０２、３０３、・・・からなるＯＲ回路群３００Ａと、各ＯＲ回路３０１、３０２、３０３、・・・から出力されるタイミング制御信号ＣＬＫに基づいて、表示信号生成回路１５０Ａから順次供給される１行分の表示データＤ０〜Ｄｑ（ここでは、図１及び図２に示した電流駆動回路ＩＳＡに入力されるデジタル信号ｄ０〜ｄ３に対応させて、便宜的にｑ＝３とする）を順次取り込み、各表示画素ＥＭにおける発光輝度に対応した階調電流Ｉｐｉｘを生成して、各データラインＤＬ１、ＤＬ２、・・・に供給する階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・（上述した電流駆動回路ＩＳＡに相当する；以下、便宜的に「階調電流生成回路ＰＸＡ」とも記す）からなる階調電流生成回路群１３２Ａと、データドライバ１３０Ａの外部に設けられ、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に対して、共通の基準電流供給線Ｌｓを介して一定の電流値を有する基準電流Ｉｒｅｆを定常的に供給する定電流発生源ＩＲと、を備えて構成されている。
【００９０】
ここで、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・は、上述した電流駆動回路ＩＳＡ（図１、図２）と同等のデータラッチ部（信号保持手段）、電流生成部（駆動電流生成手段）及び特定状態設定部（特定状態設定手段）を備えた構成を有している。
なお、本実施例においては、データドライバ１３０Ａに設けられた全ての階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に対して、単一の定電流発生源ＩＲから基準電流Ｉｒｅｆが共通に供給される構成を示したが、本発明はこれに限定されるものではなく、例えば、データドライバが表示パネルに対して複数個設けられている場合には、各データドライバに対応して定電流発生源を個別に備えるものであってもよく、また、単一のデータドライバ内に設けられた複数の階調電流生成回路ごとに定電流発生源を備えるものであってもよい。
【００９１】
（表示画素の第１の構成例）
次いで、上述した表示装置（表示パネル１１０Ａ）の各表示画素に適用される画素駆動回路について簡単に説明する。
図７は、本実施形態に適用される表示画素（画素駆動回路）の第１の実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、電流印加方式を採用した表示装置に適用可能な一例を示すものにすぎず、同等の機能を有する他の回路構成を適用するものであってもよいことはいうまでもない。
【００９２】
図７に示すように、本実施例に係る画素駆動回路ＤＣｘは、走査ラインＳＬａ、ＳＬｂとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬａに、ソース端子及びドレイン端子が電源接点Ｖｄｄ及び接点Ｎｘａに各々接続されたｐチャネル型トランジスタＴｒ３１と、ゲート端子が走査ラインＳＬｂに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎｘａに各々接続されたｐチャネル型トランジスタＴｒ３２と、ゲート端子が接点Ｎｘｂに、ソース端子及びドレイン端子が接点Ｎｘａ及び接点Ｎｘｃに各々接続されたｐチャネル型トランジスタＴｒ３３と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子が接点Ｎｘｂ及び接点Ｎｘｃに各々接続されたｎチャネル型トランジスタＴｒ３４と、接点Ｎｘａ及び接点Ｎｘｂ間に接続されたコンデンサ（保持容量；電荷蓄積手段）Ｃｘと、を備えた構成を有している。ここで、電源接点Ｖｄｄは、例えば、図示を省略した電源ラインを介して、高電位電源に接続され、常時、もしくは、所定のタイミングで一定の高電位電圧が印加される。
【００９３】
また、このような画素駆動回路ＤＣｘから供給される発光駆動電流により発光輝度が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｘの接点Ｎｘｃに、カソード端子が低電位電源（例えば、接地電位Ｖｇｎｄ）に各々接続された構成を有している。ここで、コンデンサＣｘは、トランジスタＴｒ３３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【００９４】
このような構成を有する画素駆動回路ＤＣｘにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、例えば、走査ラインＳＬａにハイレベル（選択レベル）の走査信号Ｖｓｅｌを印加するとともに、走査ラインＳＬｂにローレベルの走査信号Ｖｓｅｌ＊を印加し、このタイミングに同期して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるための階調電流ＩｐｉｘをデータラインＤＬに供給する。ここでは、階調電流Ｉｐｉｘとして、正極性の電流を供給し、データドライバ１３０Ａ側からデータラインＤＬを介して表示画素（画素駆動回路ＤＣｘ）方向に当該電流が流し込まれる（印加する）ように設定する。
【００９５】
これにより、画素駆動回路ＤＣｘを構成するトランジスタＴｒ３２及びＴｒ３４がオン動作するとともに、トランジスタＴｒ３１がオフ動作して、データラインＤＬに供給された階調電流Ｉｐｉｘに対応する正の電位が接点Ｎｘａに印加される。また、接点Ｎｘｂ及び接点Ｎｘｃ間が短絡して、トランジスタＴｒ３３のゲート−ドレイン間が同電位に制御されることにより、トランジスタＴｒ３３がオフ動作するとともに、コンデンサＣｘの両端（接点Ｎｘａ及び接点Ｎｘｂ間）には、階調電流Ｉｐｉｘに応じた電位差が生じ、該電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。
【００９６】
次いで、発光動作期間において、走査ラインＳＬａにローレベル（非選択レベル）の走査信号Ｖｓｅｌを印加するとともに、走査ラインＳＬｂにハイレベルの走査信号Ｖｓｅｌ＊を印加し、このタイミングに同期して、階調電流Ｉｐｉｘの供給を遮断する。これにより、トランジスタＴｒ３２及びＴｒ３４がオフ動作してデータラインＤＬ及び接点Ｎｘａ間、並びに、接点Ｎｘｂ及び接点Ｎｘｃ間が電気的に遮断されることにより、コンデンサＣｘは、上述した書込動作において蓄積された電荷を保持する。
【００９７】
このように、コンデンサＣｘが書込動作時の充電電圧を保持することにより、接点Ｎｘａ及び接点Ｎｘｂ間（トランジスタのＴｒ３３のゲート−ソース間）の電位差が保持されることになり、トランジスタＴｒ３３はオン動作する。また、上記走査信号Ｖｓｅｌ（ローレベル）の印加により、トランジスタＴｒ３１が同時にオン動作するので、電源接点（高電位電源）ＶｄｄからトランジスタＴｒ３１及びＴｒ３３を介して、有機ＥＬ素子ＯＥＬに階調電流Ｉｐｉｘ（より詳しくは、コンデンサＣｘに保持された電荷）に応じた発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。このように、本実施例に係る画素駆動回路ＤＣｘにおいては、トランジスタＴｒ３３は、発光駆動用トランジスタ（駆動電流生成手段、発光駆動手段）としての機能を有していることになる。
【００９８】
＜表示装置の駆動制御方法＞
次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図８は、本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートであり、図９は、本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。ここでは、図６に示したデータドライバの構成に加え、図１及び図２に示した電流駆動回路の構成も適宜参照しながら説明する。
【００９９】
（データドライバの制御動作）
データドライバ１３０Ａにおける制御動作は、まず、後述する信号保持動作に先立って、上述した各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に設けられた特定状態設定部を介して、各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・に特定電圧（リセット電圧）Ｖｉｎを印加するリセット動作と、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に設けられたデータラッチ部に、表示信号生成回路１５０Ａから供給される表示データＤ０〜Ｄ３を取り込み保持するとともに、該表示データＤ０〜Ｄ３に基づく反転出力信号を一定期間出力する信号保持動作と、データラッチ部からの出力信号に基づいて、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に設けられた電流生成部により、上記表示データＤ０〜Ｄ３に対応する階調電流Ｉｐｉｘを生成して各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して各表示画素に個別に供給する電流生成供給動作と、を順次設定することにより実行される。
【０１００】
そして、上記リセット動作は、１水平選択期間内の信号保持動作及び電流生成供給動作を行う期間以外の期間、例えば帰線期間内に、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に対して一斉に実行され、信号保持動作及び電流生成供給動作は、１水平選択期間内の帰線期間を除く期間に、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・ごとに順次実行される。
【０１０１】
ここで、リセット動作においては、図８に示すように、信号保持動作に先立つ帰線期間中に、システムコントローラ１４０Ａからハイレベルのリセット制御信号ＲＳＴが供給されることにより、各ＯＲ回路３０１、３０２、３０３、・・・からハイレベルのタイミング制御信号ＣＬＫが各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に設けられたデータラッチ部に出力され、また、このタイミングに同期して、表示信号生成回路１５０Ａから最低輝度階調での発光動作（黒表示動作に相当する）に対応する表示データＤ０〜Ｄ３（すなわち、全て“０”）がリセットデータとして供給されることにより、各データラッチ部に、当該表示データＤ０〜Ｄ３が一斉に取り込み保持される。
【０１０２】
次いで、ローレベルのリセット制御信号ＲＳＴが供給されることにより、各ＯＲ回路３０１、３０２、３０３、・・・からローレベルのタイミング制御信号ＣＬＫが各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・のデータラッチ部に出力されることにより、上記保持した表示データＤ０〜Ｄ３の非反転出力信号が特定状態設定部に出力されて、特定電圧（リセット電圧）Ｖｉｎが各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・に印加される。これにより、各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・付加された配線容量や、該各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・に接続された表示画素ＥＭに設けられた保持容量（コンデンサＣｘ）等の容量成分に蓄積されていた電荷が放電され、各電位が所定の低電位状態に設定される。
【０１０３】
また、信号保持動作においては、図８に示すように、システムコントローラ１４０Ａからローレベルのリセット制御信号ＲＳＴが供給されることにより、シフトレジスタ回路１３１Ａから順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・の信号レベルに応じたタイミング制御信号ＣＬＫが各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・のデータラッチ部に出力され、タイミング制御信号ＣＬＫがハイレベルとなるタイミングで各データラッチ部により、各列の表示画素（すなわち、各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・）に対応して切り替わる表示データＤ０〜Ｄ３を順次取り込む動作が１行分連続的に実行される。そして、データラッチ部に取り込まれた表示データＤ０〜Ｄ３の反転出力信号が各電流生成部に出力される状態が、一定期間（例えば、次のハイレベルのシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・が出力されるまでの期間）保持される。
【０１０４】
また、電流生成供給動作においては、上記データラッチ部から出力される反転出力信号に基づいて、各電流生成部に設けられた複数のスイッチトランジスタ（図２に示したスイッチトランジスタＴＰ１６〜ＴＰ１９）のオン／オフ状態が制御され、オン動作したスイッチトランジスタに接続された単位電流トランジスタ（図２に示したトランジスタＴＰ１２〜ＴＰ１５）に流れる単位電流の合成電流が、階調電流Ｉｐｉｘとして各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して順次供給される。
【０１０５】
ここで、階調電流Ｉｐｉｘは、例えば、全てのデータラインＤＬ１、ＤＬ２、ＤＬ３、・・・に対して、少なくとも一定期間、並列的に供給されるように設定される。また、本実施形態においては、上述したように、基準電流Ｉｒｅｆに対して予めトランジスタサイズにより規定された所定比率（例えば、ａ×２ｋ；ｋ＝０、１、２、３、・・・）の電流値を有する複数の単位電流を生成し、上記反転出力信号に基づいてスイッチトランジスタがオン／オフ動作することにより、所定の単位電流を選択して合成し、正極性の階調電流Ｉｐｉｘを生成して、データドライバ１３０Ａ側からデータラインＤＬ１、ＤＬ２、ＤＬ３、・・・方向に流し込むように該階調電流Ｉｐｉｘを供給する。
【０１０６】
なお、本実施例に係るデータドライバ１３０Ａにおいては、図６に示したように、定電流発生源ＩＲから一定の電流値を有する基準電流Ｉｒｅｆが供給される共通の基準電流供給線Ｌｓに対して、複数の階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・が並列的に接続された構成を有し、図８に示したように、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、・・・において、表示データＤ０〜Ｄ３に基づいて、同時に並行して各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・（表示画素）に供給される階調電流Ｉｐｉｘが生成されるので、基準電流供給線Ｌｓを介して各階調電流生成回路ＰＸＡ１、ＰＸＡ２、・・・に供給される電流は、定電流発生源ＩＲにより供給される基準電流Ｉｒｅｆそのものではなく、階調電流生成回路の数（すなわち、表示パネル１１０Ａに配設されたデータラインの数に相当する；例えば、ｍ個）に応じて、略均等分割された電流値（Ｉｒｅｆ／ｍ）を有する電流が供給されることになる。
【０１０７】
したがって、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、・・・の電流生成部を構成するカレントミラー回路部において設定される基準電流に対する各単位電流の電流値の比率（基準電流トランジスタに対する単位電流トランジスタのチャネル幅の比）を、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、・・・に供給される上記電流値（Ｉｒｅｆ／ｍ）を勘案して、例えば、図２に示した回路構成における比率のｍ倍に設定するようにしてもよい。
【０１０８】
また、他の構成として、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、・・・に、例えば、シフトレジスタ回路１３１Ａから出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて選択的にオン動作するスイッチ手段を設け、各階調電流生成部において、表示データＤ０〜Ｄ３に基づいて階調電流Ｉｐｉｘが生成される電流生成供給動作の期間のみ、上記定電流発生源ＩＲからの基準電流Ｉｒｅｆをそのまま、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、・・・に選択的に供給するようにしてもよい。
【０１０９】
（表示パネル１１０Ａの制御動作）
そして、表示パネル１１０Ａ（表示画素ＥＭ）における制御動作は、図９に示すように、表示パネル１１０Ａ一画面に所望の画像情報を表示する一走査期間Ｔｓｃを１サイクルとして、該一走査期間Ｔｓｃ内に、特定の走査ラインに接続された表示画素ＥＭ群を選択して、データドライバ１３０Ａから供給される表示データＤ０〜Ｄ３に対応する階調電流Ｉｐｉｘを書き込み、信号電圧として保持する書込動作期間（選択期間）Ｔｓｅと、該保持された信号電圧に基づいて、上記表示データに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間（表示画素の非選択期間）Ｔｎｓｅと、を設定（Ｔｓｃ＝Ｔｓｅ＋Ｔｎｓｅ）し、各動作期間において、上述した画素駆動回路ＤＣｘと同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔｓｅは、相互に時間的な重なりが生じないように設定される。また、書込動作期間Ｔｓｅは、少なくとも、上記データドライバ１３０Ａにおける電流生成供給動作において、各データラインＤＬに階調電流Ｉｐｉｘを並列的に供給する一定期間を含む期間に設定される。
【０１１０】
すなわち、表示画素ＥＭへの書込動作期間Ｔｓｅにおいては、図９に示すように、特定の行（ｉ行目）の表示画素ＥＭに対して、走査ドライバ１２０Ａにより走査ラインＳＬａ、ＳＬｂを所定の信号レベルに走査することにより、データドライバ１３０Ａにより各データラインＤＬに並列的に供給された階調電流Ｉｐｉｘを電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Ｔｎｓｅにおいては、上記書込動作期間Ｔｓｅに保持された電圧成分に基づく発光駆動電流を有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光する動作が継続される。
このような一連の駆動制御動作を、図９に示すように、表示パネル１１０Ａを構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル一画面分の表示データが書き込まれて、各表示画素ＥＭが所定の輝度階調で発光し、所望の画像情報が表示される。
【０１１１】
したがって、本実施形態に係るデータドライバ１３０Ａ及び表示装置１００Ａによれば、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、・・・により各データラインＤＬを介して特定の行の表示画素ＥＭ群に供給される階調電流Ｉｐｉｘが、定電流発生源ＩＲから（共通の基準電流供給線Ｌｓを介して）供給される信号レベルが変動しない一定の基準電流Ｉｒｅｆ、及び、複数ビットのデジタル信号からなる表示データＤ０〜Ｄ３に基づいて生成されるので、表示画素ＥＭを比較的低い輝度階調で発光動作させる場合（階調電流Ｉｐｉｘの電流値が微少な場合）や、表示パネル１１０Ａの高精細化等に伴って表示画素への階調電流Ｉｐｉｘの供給時間（選択時間）が短く設定されている場合であっても、階調電流Ｉｐｉｘの生成に関連してデータドライバ１３０Ａ（各階調電流生成回路ＰＸＡ１、ＰＸＡ２、・・・）に供給される信号の伝達遅延の影響を排除することができ、データドライバの動作速度の低下を抑制して、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【０１１２】
また、この場合、各表示画素ＥＭへの階調電流Ｉｐｉｘの供給動作（具体的には、データドライバ１３０Ａにおける信号保持動作及び電流生成供給動作）に先立って、各データラインＤＬに一定の低電圧からなるリセット電圧を印加して、データラインＤＬに付加された配線容量（寄生容量）や表示画素ＥＭの保持容量（画素駆動回路ＤＣｘのコンデンサＣｘ）等の容量成分に蓄積された電荷を充分放電して初期化（リセット）することができるので、新たな表示データに基づく階調電流を書き込む場合（特に、比較的高い輝度階調で発光動作を行った直後に、比較的低い輝度階調で発光動作を行う場合や、表示画素ＥＭの選択期間が短く設定されている場合であっても）、上記容量成分に残留する電荷による影響を排除することができ、信号レベルの安定化までの所要時間を短縮することができる。したがって、データラインや表示画素に印加される信号レベルを、迅速に表示データに応じたレベルに安定化させて表示画素への書込速度を高めることができるので、表示装置の表示応答特性及び表示画質を向上させることができる。
【０１１３】
なお、本実施形態においては、データドライバ１３０Ａ及び表示画素ＥＭ（画素駆動回路ＤＣｘ）として、電流印加方式に対応した構成を示したが、本発明はこれに限定されるものではなく、図３、図４に示したような電流駆動回路を階調電流生成回路に適用して、表示画素側からデータドライバ方向に階調電流を引き込むように供給する電流シンク方式の回路構成を適用することもできる。以下、上述した表示装置（表示パネル）の他の例として、電流シンク方式を適用した場合について簡単に説明する。
【０１１４】
＜表示装置の第２の実施形態＞
電流シンク方式を適用した表示装置は、概略、上述した第１の実施形態（図５、図６参照）と同様の表示パネル、走査ドライバ、システムコントローラ及び表示信号生成回路を備えた構成を有しているが、データドライバ及び表示パネルを構成する各表示画素（画素駆動回路）が以下に示すように異なる構成を有している。
【０１１５】
（データドライバの第２の構成例）
まず、本実施形態に係る表示装置に適用されるデータドライバの構成について説明する。
図１０は、第２の実施形態に係る表示装置の要部構成を示す概略構成図である。ここで、第１の実施形態に示した表示装置と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
【０１１６】
図１０に示すように、本実施形態に係る表示装置に適用されるデータドライバ１３０Ｂは、概略、図６に示したデータドライバ１３０Ａと同等の構成を有するシフトレジスタ回路１３１Ｂ、定電流発生源ＩＲに接続された電流供給線Ｌｓ、ＯＲ回路３０１、３０２、３０３、・・・からなるＯＲ回路群３００Ｂ、及び、特定電圧Ｖｉｎが印加される電源線を備えるとともに、表示パネル１１０Ｂ（各表示画素ＥＭ）側から各データラインＤＬを介してデータドライバ１３０Ｂ方向に流れ込むように電流極性が設定された階調電流Ｉｐｉｘを生成する階調電流生成回路ＰＸＢ１、ＰＸＢ２、ＰＸＢ３、・・・（以下、便宜的に「階調電流生成回路ＰＸＢ」とも記す）からなる階調電流生成回路群１３２Ｂを備えた構成を有している。ここで、各階調電流供給回路ＰＸＢ１、ＰＸＢ２、ＰＸＢ３、・・・は、上述した電流駆動回路ＩＳＢ（図３、図４）と同等のデータラッチ部、電流生成部及び特定状態設定部を備えた構成を有している。
【０１１７】
このような構成を有するデータドライバ１３０Ｂにおける制御動作は、上述した実施形態において示したデータドライバの駆動制御方法（図８参照）と同様に、まず、信号保持動作及び電流生成供給動作に先立つリセット動作においては、リセット制御信号が印加されることにより、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・に設けられた特定状態設定部により、各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・に特定電圧（リセット電圧）Ｖｉｎが一斉に印加され、所定の低電位状態に設定される。
【０１１８】
次いで、信号保持動作においては、シフトレジスタ回路１３１Ｂから順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、各階調電流生成回路ＰＸＡ１、ＰＸＡ２、ＰＸＡ３、・・・のデータラッチ部により、各列（表示画素）ごとに順次取り込まれた表示データＤ０〜Ｄ３の非反転出力信号が各電流生成部に出力される。
そして、電流生成供給動作においては、電流生成部により上記非反転出力信号に基づいて、複数の単位電流が選択的に合成され、負極性の階調電流Ｉｐｉｘを生成して、各表示画素ＥＭ側から各データラインＤＬ１、ＤＬ２、・・・を介して、データドライバ１３０Ｂ方向に該階調電流Ｉｐｉｘを引き込むように順次供給する。
【０１１９】
（表示画素の第２の構成例）
次いで、本実施形態に係る表示パネルに適用される表示画素（画素駆動回路）の構成について説明する。
図１１は、本実施形態に適用される画素駆動回路の一実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能な一例を示すにすぎず、同等の動作機能を有する他の回路構成を有するものであってもよいことはいうまでもない。
【０１２０】
図１０、図１１に示すように、本実施例に係る画素駆動回路ＤＣｙは、例えば、走査ラインＳＬとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子が走査ラインＳＬに平行に配設された電源ラインＶＬに、ドレイン端子が接点Ｎｙａに各々接続されたｎチャネル型トランジスタＴｒ４１と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎｙｂに各々接続されたｎチャネル型トランジスタＴｒ４２と、ゲート端子が接点Ｎｙａに、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎｙｂに各々接続されたｎチャネル型トランジスタＴｒ４３と、接点Ｎｙａ及び接点Ｎｙｂ間に接続されたコンデンサＣｙと、を備えた構成を有している。
【０１２１】
また、このような画素駆動回路ＤＣｙから供給される発光駆動電流により発光輝度が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｙの接点Ｎｙｂに、カソード端子が接地電位Ｖｇｎｄに各々接続された構成を有している。ここで、コンデンサＣｙは、ｎチャネル型トランジスタＴｒ４３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【０１２２】
ここで、電源ラインＶＬは、図１０に示すように、走査ラインＳＬと並行して配設されて各行の表示画素ＥＭに対応して共通に接続され、その一端が電源ドライバ１６０Ｂに接続されている。電源ドライバ１６０Ｂは、概略、第１の実施形態（図５参照）に示した走査ドライバ１２０Ａと同等の構成を有し、各行ごとの電源ラインＶＬに対応して複数段のシフトブロック（図示を省略）を備え、システムコントローラから供給され、上記走査制御信号に同期する電源制御信号（電源スタート信号、電源クロック信号等）に基づいて、表示パネル１１０Ｂの上方から下方に順次シフトしつつ出力されたシフト信号が、所定の電圧レベル（例えば、走査ドライバ１２０Ｂによる選択状態においてはローレベル、非選択状態においてはハイレベル）を有する電源電圧Ｖｓｃとして各電源ラインＶＬに印加される。
【０１２３】
このような構成を有する画素駆動回路ＤＣｙにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、走査ラインＳＬに対して、選択レベル（ハイレベル）の走査信号Ｖｓｅｌを印加するとともに、電源ラインＶＬに対して、ローレベルの電源電圧Ｖｓｃを印加する。また、このタイミングに同期して、データドライバ１３０ＢからデータラインＤＬに階調電流Ｉｐｉｘを供給する。ここでは、階調電流Ｉｐｉｘとして、負極性の電流を供給し、表示画素ＥＭ（画素駆動回路ＤＣｙ）側からデータラインＤＬを介してデータドライバ１３０Ｂ方向に当該電流を引き込むように設定する。これにより、画素駆動回路ＤＣｙを構成するｎチャネル型トランジスタＴｒ４１及びＴｒ４２がオン動作して、ローレベルの電源電圧Ｖｓｃが接点Ｎｙａに印加されるとともに、階調電流Ｉｐｉｘの引き込み動作によりｎチャネル型トランジスタＴｒ４２を介してローレベルの電源電圧Ｖｓｃよりも低電位の電圧レベルが接点Ｎｙｂに印加される。
【０１２４】
このように、接点Ｎｙａ及びＮｙｂ間（ｎチャネル型トランジスタＴｒ４３のゲート−ソース間）に電位差が生じることにより、ｎチャネル型トランジスタＴｒ４３がオン動作して、電源ラインＶＬからｎチャネル型トランジスタＴｒ４３、接点Ｎｙｂ、ｎチャネル型トランジスタＴｒ４２を介して、データラインＤＬ方向に階調電流Ｉｐｉｘに対応した電流が流れる。
このとき、コンデンサＣｙには、接点Ｎｙａ及びＮｙｂ間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、このとき、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎｘｂ）に印加される電位は、カソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されることになるため、有機ＥＬ素子ＯＥＬには発光駆動電流が流れず、発光動作は行われない。
【０１２５】
次いで、発光動作期間においては、走査ラインＳＬに対して、非選択レベル（ローレベル）の走査信号Ｖｓｅｌを印加するとともに、電源ラインＶＬに対して、ハイレベルの電源電圧Ｖｓｃを印加する。また、このタイミングに同期して、階調電流Ｉｐｉｘの引き込み動作を停止する。
これにより、ｎチャネル型トランジスタＴｒ４１及びＴｒ４２がオフ動作して、接点Ｎｙａへの電源電圧Ｖｓｃの印加が遮断されるとともに、接点Ｎｙｂへの階調電流Ｉｐｉｘの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサＣｙは、上述した書込動作において蓄積された電荷を保持する。
【０１２６】
このように、コンデンサＣｙが書込動作時の充電電圧を保持することにより、接点Ｎｙａ及びＮｙｂ間（ｎチャネル型トランジスタのＴｒ４３のゲート−ソース間）の電位差が保持されることになり、ｎチャネル型トランジスタＴｒ４３はオン状態を維持する。また、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖｓｃが印加されるので、電源ラインＶＬからｎチャネル型トランジスタＴｒ４３、接点Ｎｙｂを介して、有機ＥＬ素子ＯＥＬに順バイアス方向に発光駆動電流が流れる。
【０１２７】
ここで、コンデンサＣｙに保持される電位差（充電電圧）は、上記書込動作時においてｎチャネル型トランジスタＴｒ４３に階調電流Ｉｐｉｘに対応する電流を流す際の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流は、上記電流と同等の電流値を有することになり、発光動作期間においては、書込動作期間に書き込まれた階調電流に対応する電圧成分に基づいて、有機ＥＬ素子ＯＥＬは所望の輝度階調で発光する動作を継続する。
【０１２８】
そして、このような一連の駆動制御動作を、走査ドライバ１２０Ｂ、電源ドライバ１６０Ｂ及びデータドライバ１３０Ｂを用いて、図９に示した動作制御と同様に、表示パネル１１０Ｂを構成する全ての行の表示画素ＥＭ群について順次繰り返し実行することにより、表示パネル一画面分の表示データが書き込まれて、各表示画素ＥＭ（有機ＥＬ素子ＯＥＬ）が所定の輝度階調で発光し、所望の画像情報が表示される。
【０１２９】
したがって、本実施形態に係るデータドライバ１３０Ｂを適用した表示装置においても、リセット動作によりデータラインや表示画素に付加された容量成分に蓄積された電荷を充分に放電して、所定の低電位状態に初期化し、その後、表示パネル（表示画素）に供給される各階調電流を、一定電流値の基準電流及びデジタル信号からなる表示データに基づいて生成し供給することができるので、データラインや基準電流供給線等に付加する容量成分の充放電動作に起因するデータドライバの動作速度の低下を抑制して、表示応答特性を向上させることができるとともに、各データラインに対応して個別に設けられた階調電流供給回路により表示データに応じた適切な電流値を有する階調電流を生成して、各表示画素に供給することができ、良好な階調表示を実現することができる。
【０１３０】
＜表示装置の第３の実施形態＞
次に、本発明に係る表示装置の第３の実施形態について説明する。
本実施形態に係る表示装置に適用されるデータドライバは、概略、図１に示した電流駆動回路を基本構成とする階調電流生成回路が、各データラインに２組設けられ、所定の動作タイミングで各組の階調電流生成回路が、相補的かつ連続的に表示データの取り込み保持、階調電流の生成、供給動作を実行するように構成されている。ここで、本構成例においては、２組設けられた各階調電流生成回路群に対して、単一の定電流発生源から一定の電流値を有する負の基準電流が供給されるように構成されている。
【０１３１】
（データドライバの第３の構成例）
図１２は、第３の実施形態に係る表示装置に適用されるデータドライバの第３の実施例を示す概略構成図である。ここで、上述した実施形態と同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
図１２に示すように、本実施例に係るデータドライバ１３０Ｃは、具体的には、図示を省略したシステムコントローラから供給されるシフトクロック信号ＳＦＣに基づいて、非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂを生成する反転ラッチ回路１３３Ｃと、該非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂに基づいて、シフトスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、・・・（以下、便宜的に「シフト信号ＳＲ」とも記す）を順次出力するシフトレジスタ回路１３１Ｃと、各シフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・及びシステムコントローラから供給されるリセット制御信号ＲＳＴの論理和演算結果を、後述する階調電流生成回路群１３２Ｃ及び１３２Ｄにタイミング制御信号ＣＬＫとして共通に出力するＯＲ回路３０１、３０２、３０３、・・・からなるＯＲ回路群３００Ｃと、各ＯＲ回路３０１、３０２、３０３、・・・から出力されるタイミング制御信号ＣＬＫに基づいて、図示を省略した表示信号生成回路から順次供給される１行分の表示データＤ０〜Ｄ３を順次取り込み、各表示画素における発光輝度に対応した階調電流Ｉｐｉｘを生成して、各データラインＤＬ１、ＤＬ２、・・・を介して供給（印加）する２組の階調電流生成回路群１３２Ｃ及び１３２Ｄと、システムコントローラからデータ制御信号として供給される切換制御信号ＳＥＬに基づいて、上記階調電流生成回路群１３２Ｃ及び１３２Ｄのいずれか一方を選択的に動作させるための選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ及び反転信号ＳＬｂ）を生成する選択設定回路１３４Ｃと、階調電流生成回路群１３２Ｃ及び１３２Ｄを構成する各階調電流生成回路ＰＸＣ１、ＰＸＣ２、・・・及びＰＸＤ１、ＰＸＤ２、・・・（以下、「階調電流生成回路ＰＸＡ、ＰＸＢ」とも記す）に共通の基準電流供給線Ｌｓを介して一定の基準電流Ｉｒｅｆを供給する（負極性の電流を供給して引き抜く）定電流発生源ＩＲと、を備えて構成されている。
【０１３２】
（階調電流生成回路ＰＸＡ、ＰＸＢ）
図１３は、本実施例に係るデータドライバに適用される階調電流生成回路の一具体例を示す構成図である。ここでは、上述した電流駆動回路（図１、図２）の構成と対応付けながら説明する。また、上述した実施形態と同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
【０１３３】
階調電流生成回路群１３２Ｃ、１３２Ｄを構成する各階調電流生成回路ＰＸＣ、ＰＸＤは、図１３に示すように、図１に示した電流駆動回路ＩＳＡ（データラッチ部１０、電流生成部２０Ａ、特定状態設定部３０Ａ）と同等の構成を有するデータラッチ部１０、電流生成部２０Ｃ及び特定状態設定部３０Ｃと、選択設定回路１３４Ｃから出力される選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）に基づいて、各階調電流生成回路ＰＸＣ、ＰＸＤの動作状態を選択的に設定する動作設定部４０Ｃと、を備えた構成を有している。
【０１３４】
本実施例に係る階調電流生成回路ＰＸＣ、ＰＸＤに適用される動作設定部４０Ｃは、例えば、図１３に示すように、選択設定回路１３４Ｃから出力される選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）を反転処理するインバータ５２と、データラインＤＬに電流路が設けられ、制御端子に上記選択設定信号の反転信号（インバータ４２の出力信号）が印加されるｐチャネル型トランジスタＴＰ４１と、選択設定信号の反転信号及びＯＲ回路群３００からのタイミング制御信号ＣＬＫを入力とするＮＡＮＤ回路４３と、該ＮＡＮＤ回路４３の論理出力を反転処理するインバータ４４と、該インバータ４４の反転出力をさらに反転処理するインバータ４５と、を備えた構成を有している。
【０１３５】
このような構成を有する階調電流生成回路ＰＸＣ、ＰＸＤにおいては、選択設定回路１３４Ｃから動作設定部４０Ｃに選択レベル（ハイレベル）の選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）が入力されると、インバータ４２により信号極性が反転処理されて印加されることにより、ｐチャネル型トランジスタＴＰ４１がオン動作して、電流生成部２０Ｃの電流出力端子ＯＵＴｉが、ｐチャネル型トランジスタＴＰ５３を介してデータラインＤＬに接続される。このとき同時に、ＮＡＮＤ回路４３及びインバータ４４、４５により、タイミング制御信号ＣＬＫの信号レベルに関わらずデータラッチ部１０の非反転入力接点ＣＫにはローレベルのクロック信号が、また、反転入力接点ＣＫ＊の制御端子にはハイレベルのクロック信号が定常的に入力される。これにより、データラッチ部１０に保持されている表示データＤ０〜Ｄ３に基づく反転出力信号ｄ１０＊〜ｄ１３＊が電流生成部２０Ｃに供給され、該表示データＤ０〜Ｄ３に応じた電流値を有する階調電流Ｉｐｉｘが生成されて、データラインＤＬを介して各表示画素に供給される。
【０１３６】
一方、選択設定回路１３４から非選択レベル（ローレベル）の選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）が入力されると、インバータ４２により信号極性が反転処理されて印加されることにより、ｐチャネル型トランジスタＴＰ４１がオフ動作して、階調電流生成部２０Ｃの電流出力端子ＯＵＴｉがデータラインＤＬから切り離される。また、このとき同時に、ＮＡＮＤ回路４３及びインバータ４４、４５により、タイミング制御信号ＣＬＫの信号レベルに対応してデータラッチ部１０の非反転入力接点ＣＫにはハイレベルのクロック信号が、また、反転入力接点ＣＫ＊にはローレベルのクロック信号が入力されて、データラッチ部１０に表示データＤ０〜Ｄ３が取り込み保持される。
【０１３７】
これにより、選択レベルの選択設定信号が入力された場合には、データラッチ部１０から出力される反転出力信号ｄ１０＊〜ｄ１３＊に基づいて、電流生成部２０Ｃにおいて、表示データＤ０〜Ｄ３に応じた階調電流Ｉｐｉｘが生成されて、データラインＤＬを介して表示画素に供給されることになり、階調電流生成回路ＰＸＣ又はＰＸＤが選択状態に設定される。一方、非選択レベルの選択設定信号が入力された場合には、データラッチ部１０において、表示データＤ０〜Ｄ３を取り込んで保持するものの、階調電流Ｉｐｉｘは生成されず、データラインＤＬには供給されないことになり、階調電流生成回路ＰＸＣ又はＰＸＤが非選択状態に設定される。
【０１３８】
したがって、後述する選択設定回路１３４Ｃにより、２組の階調電流生成回路群１３２Ｃ及び１３２Ｄに入力する選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ又は反転信号ＳＬｂ）の信号レベルを適宜設定することにより、２組の階調電流生成回路群１３２Ｃ及び１３２Ｄのいずれか一方を選択状態とし、他方を非選択状態に設定することができる。
【０１３９】
（反転ラッチ回路１３３Ｃ／選択設定回路１３４Ｃ）
反転ラッチ回路１３３Ｃ又は選択設定回路１３４Ｃは、概略、シフトクロック信号ＳＦＣ又は切換制御信号ＳＥＬが印加されると、当該信号レベルが保持されて、該信号レベルの非反転信号及び反転信号が、各々非反転出力端子及び反転出力端子から出力され、シフトレジスタ回路１３１Ｃに対して非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂとして、また、階調電流生成回路群１３２Ｃ（各階調電流生成回路ＰＸＣ１、ＰＸＣ２、・・・）及び１３２Ｄ（各階調電流供給回路部ＰＸＤ１、ＰＸＤ２、・・・）に対して非反転信号ＳＬａ及び反転信号ＳＬｂ（選択設定信号）として供給される。
【０１４０】
（シフトレジスタ回路１３１Ｃ）
シフトレジスタ回路１３１Ｃは、上述した反転ラッチ回路１３３Ｃから出力される非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂに基づいて、システムコントローラから供給されるシフトスタート信号ＳＴＲを取り込み、所定のタイミングで順次シフトしつつ、該シフト信号ＳＲ１、ＳＲ２、・・・を階調電流生成回路群１３２Ｃ及び１３２Ｄに出力する。
【０１４１】
（データドライバの制御動作）
図１４は、本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
本実施形態に係るデータドライバの制御動作は、まず、２組の階調電流生成回路群のうち、一方を非選択状態に設定し、該階調電流生成回路群に設けられた各階調電流生成回路（データラッチ部）に、各表示画素に対応した表示データＤ０〜Ｄ３を順次取り込み保持する信号保持動作と、該階調電流生成回路群を選択状態に設定し、各階調電流生成回路（特定状態設定部）を介して、各データラインＤＬに特定電圧（リセット電圧）Ｖｉｎを一斉に印加して蓄積電荷を放電するリセット動作と、各階調電流生成回路（電流生成部）により、上記信号保持動作において保持した表示データＤ０〜Ｄ３に対応する階調電流Ｉｐｉｘを生成して各データラインＤＬを介して各表示画素に順次供給する電流生成供給動作と、を設定することにより実行され、さらに、このような一連の動作が、２組の階調電流生成回路群により交互に連続的に実行される。
【０１４２】
本実施形態に係るデータドライバにおける制御動作は、図１４に示すように、まず、システムコントローラから切換制御信号ＳＥＬが供給されることにより、選択設定回路１３４Ｃにより一方の階調電流生成回路群（例えば、階調電流生成回路群１３２Ｃ）が非選択状態に設定された後、信号保持動作において、シフトレジスタ回路１３１Ｃから順次出力されるシフト信号ＳＲ１、ＳＲ２、・・・に基づいて、階調電流生成回路群１３２Ｃを構成する各階調電流生成回路ＰＸＣ１、ＰＸＣ２、ＰＸＣ３、・・・に、各列の表示画素（すなわち、各データラインＤＬ１、ＤＬ２、・・・）に対応して切り替わる表示データＤ０〜Ｄ３を順次取り込み、保持する動作が１行分連続的に実行される。
【０１４３】
次いで、リセット動作においては、システムコントローラから切換制御信号ＳＥＬが供給されることにより、選択設定回路１３４Ｃが選択状態に設定された後、リセット制御信号ＲＳＴが供給されることにより、該階調電流生成回路群１３２Ｃの各階調電流生成回路ＰＸＣ１、ＰＸＣ２、ＰＸＣ３、・・・に、特定状態（黒表示状態に相当する）に対応した表示データＤ０〜Ｄ３が一斉に取り込まれる。これにより、各階調電流生成回路ＰＸＣ１、ＰＸＣ２、ＰＸＣ３、・・・から各データラインＤＬに対して特定電圧（リセット電圧）Ｖｉｎが一斉に印加され、各データラインＤＬ１、ＤＬ２、・・・及び表示画素ＥＭに付加された容量成分に蓄積された電荷が放電される。
【０１４４】
次いで、電流生成供給動作においては、上記信号保持動作において各階調電流生成回路ＰＸＣ１、ＰＸＣ２、ＰＸＣ３、・・・（データラッチ部）に保持された表示データＤ０〜Ｄ３に基づいて、各々異なる比率の電流値を有するように設定された複数の単位電流を選択的に合成することにより、各表示画素における輝度階調を規定する階調電流Ｉｐｉｘを生成して、各データラインＤＬ１、ＤＬ２、ＤＬ３、・・・を介して表示画素ＥＭに順次供給される。
【０１４５】
そして、このような一連の動作は、図１４に示すように、２組の階調電流生成回路群１３２Ｃ、１３２Ｄにより交互に繰り返し実行される。すなわち、一方の階調電流生成回路群１３２Ｃの非選択期間において、表示データを取り込む信号保持動作を実行しつつ、他方の階調電流生成回路群１３２Ｄの選択期間において、リセット動作を実行した後、先のタイミングで取り込んだ表示データに基づく階調電流を生成して、供給する電流生成供給動作を平行して実行し、また、一方の階調電流生成回路群１３２Ｃの選択期間において、リセット動作及び電流生成供給動作を実行しつつ、他方の階調電流生成回路群１３２Ｄの非選択期間において、次の表示データを取り込む信号保持を実行する動作を、交互に繰り返し実行する。
【０１４６】
したがって、本実施形態に係るデータドライバ１３０Ｃを適用した表示装置においても、リセット動作によりデータラインや表示画素に付加された容量成分に蓄積された電荷を充分に放電して、所定の低電位状態に初期化し、その後、表示パネル（表示画素）に供給される各階調電流を、一定電流値の基準電流及びデジタル信号からなる表示データに基づいて生成し供給することができるので、データラインや基準電流供給線等に付加する容量成分の充放電動作に起因するデータドライバの動作速度の低下を抑制して、表示応答特性を向上させることができるとともに、各データラインに対応して個別に設けられた階調電流供給回路により表示データに応じた適切な電流値を有する階調電流を生成して、各表示画素に供給することができ、良好な階調表示を実現することができる。
【０１４７】
また、各データラインに対して、２組の階調電流生成回路（群）を備え、各階調電流生成回路の動作状態を交互に繰り返し実行することにより、データドライバから各表示画素に対して継続的に、表示データに適切に対応した電流値を有する階調電流を供給することができるので、表示画素を所定の輝度階調で迅速に発光動作させることができ、表示装置の表示応答速度及び表示画質を一層向上させることができる。
【０１４８】
なお、上述した各実施形態においては、表示データに基づく階調電流を表示画素に書き込む動作に先立って、データライン等に付加された配線容量（寄生容量）、あるいは、表示画素の保持容量等の容量成分に残留する電荷を所定の低電位電源（接地電位）に放電して、表示画素への階調電流の書込動作において、表示データに応じた的確な信号レベル（電位）に安定するまでに要する時間を短縮する構成及びその制御方法を、データドライバに適用した場合について説明したが、本発明においては、このような技術思想を、各表示画素を構成する画素駆動回路に適用することもできる。以下、具体的に説明する。
【０１４９】
＜表示装置の第４の実施形態＞
図１５は、第４の実施形態に係る表示装置に適用される表示画素（画素駆動回路）の一実施例を示す回路構成図であり、図１６は、本実施形態に係る表示装置に適用される表示画素（画素駆動回路）の他の実施例を示す回路構成図である。なお、ここでは、図７に示した画素駆動回路に、本発明に係る電流駆動回路の技術思想を適用した構成を示し、同等の構成については同一の符号を付して説明する。また、本発明に係る電流駆動回路を適用し画素駆動回路の構成はこれに限定されるものではなく、上述したような一連の動作タイミング（書込動作、発光動作）で発光素子を発光動作さえることができるものであれば、他の回路構成を有しているものであってもよく、例えば、図１１に示した画素駆動回路にも適用することができる。
【０１５０】
図１５に示すように、本実施例に係る表示画素ＥＭ（画素駆動回路ＤＣｘａ）は、図７に示した画素駆動回路ＤＣｘと同一の回路構成を有するトランジスタ群（ｐチャネル型トランジスタＴｒ３１、Ｔｒ３３及びｎチャネル型トランジスタＴｒ３２、Ｔｒ３４）、保持容量（コンデンサＣｘ）及び有機ＥＬ素子（負荷）ＯＥＬに加え、接点Ｎｘｃと接地電位Ｖｇｎｄ間に電流路（ソース−ドレイン端子）が接続され、また、制御端子（ゲート端子）が走査ラインＳＬに並行に配設されたリセットラインＲＬに接続されたｎチャネル型トランジスタ（特定状態設定手段）Ｔｒ３５を備えた構成を有している。
【０１５１】
なお、図１５においては、リセット機能を有するｎチャネル型トランジスタＴｒ３５を、接点Ｎｘｃと接地電位Ｖｇｎｄ間に接続した構成について示したが、本発明はこれに限定されるものではなく、図１６に示すように、接点Ｎｘａと接地電位Ｖｇｎｄ間に接続した構成を有する画素駆動回路ＤＣｘｂであってもよい。また、図１５、図１６に示した画素駆動回路ＤＣｘａ、ＤＣｘｂにおいては、Ｔｒ３２がｎチャネル型トランジスタからなり、該制御端子が走査ラインＳＬ（図７に示した走査ラインにＳＬａに相当する）に接続された回路構成を有しているが、画素駆動回路における動作機能は、図７に示したものと同等である。
【０１５２】
このような構成において、図示を省略したシステムコントローラからリセットラインＲＬにハイレベルのリセット制御信号ＲＳＴが印加されることにより、ｎチャネル型トランジスタＴｒ３５がオン動作して、画素駆動回路ＤＣｘａの接点Ｎｘｃ、又は、画素駆動回路ＤＣｘｂの接点Ｎｘａと接地電位間が電気的に接続されることにより、各画素駆動回路ＤＣｘａ、ＤＣｘｂの保持容量（コンデンサＣｘ）に蓄積されていた電荷が、該ｎチャネル型トランジスタＴｒ３５を介して接地電位に放電され、表示画素ＥＭのリセット動作が実行される。
【０１５３】
なお、本実施形態に適用可能なデータドライバとしては、上述した第１乃至第３の各実施形態に示したデータドライバ（図６、図１０、図１３参照）を良好に適用することもできるし、各実施形態に示した階調電流生成回路から特定状態設定部を省略した構成、さらには、従来技術に示したような周知の構成（図１８、図１９参照）を適用するものであってもよい。
【０１５４】
（表示パネルの制御動作）
図１７は、本実施形態に係るデータドライバ及び表示パネルにおける制御動作の一例を示すタイミングチャートである。ここでは、データドライバとして上述した第１の実施形態に示した構成（図１、図６参照）において、階調電流生成回路ＰＸＡ（電流駆動回路ＩＳＡ）の特定状態設定部３０Ａ、及び、ＯＲ回路群３００Ａを省略した構成を有しているものとして説明する。また、図９に示した表示パネル（表示画素）における制御動作を適宜参照しながら説明する。
【０１５５】
本実施形態に係るデータドライバ及び表示パネル（表示画素ＥＭ）における制御動作は、まず、データドライバからの階調電流（負荷制御信号）の供給動作に先立って、各表示画素に付加された容量成分に蓄積された電荷を放電するリセット動作と、データドライバの各階調電流生成回路（データラッチ部）に、表示信号生成回路から供給される表示データを取り込み保持する信号保持動作と、該保持した表示データに基づいて階調電流Ｉｐｉｘを生成して各データラインＤＬに供給する電流生成供給動作と、を順次設定することにより実行される。
【０１５６】
本実施形態に係るデータドライバ及び表示パネル（表示画素）における制御動作は、図１７に示すように、まず、リセット動作において、図示を省略したデータドライバから表示データに応じた階調電流Ｉｐｉｘを生成してデータラインを介して供給する動作に先立って、該階調電流Ｉｐｉｘを書き込むために選択状態に設定される行の表示画素ＥＭ群に対して、システムコントローラからリセットラインＲＬを介して、ハイレベルのリセット制御信号を供給することにより、各表示画素ＥＭに設けられたｎチャネル型トランジスタＴｒ３５をオン動作させて、画素駆動回路ＤＣｘａ、ＤＣｘｂの特定の接点Ｎｘｃ、Ｎｘａを接地電位に接続する。これにより、画素駆動回路ＤＣｘａ、ＤＣｘｂに設けられた保持容量（コンデンサＣｘ）等の容量成分に蓄積されていた電荷が接地電位に放電され、上記各接点Ｎｘｃ、Ｎｘａの電位が所定の低電位状態に初期化（リセット）される。
【０１５７】
次いで、信号保持動作において、上述した各実施形態と同様に、データドライバにより各列の表示画素ＥＭ（各データラインＤＬ）に対応して切り替わる表示データを順次取り込み、保持する動作が１行分連続的に実行され、電流生成供給動作において、上記保持された表示データに基づいて、各々異なる比率の電流値に設定された複数の単位電流を選択的に合成することにより、階調電流Ｉｐｉｘを生成して、各データラインＤＬを介して表示画素ＥＭに順次供給される。
【０１５８】
そして、図９に示したような表示パネル（表示画素）における書込動作において、上記リセット動作により容量成分に蓄積された電荷を放電した表示画素群に対して、図示を省略した走査ドライバにより走査ラインＳＬに選択レベル（ハイレベル）の走査信号Ｖｓｅｌを印加することにより、上記電流生成供給動作によりデータドライバから各データラインＤＬに並列的に供給された階調電流Ｉｐｉｘを一斉に書き込んで、コンデンサＣｘに電圧成分として保持し、その後の発光動作において、該保持された電圧成分に基づく発光駆動電流を有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で各表示画素ＥＭ（有機ＥＬ素子ＯＥＬ）が発光する。
【０１５９】
これにより、本実施形態に係る表示パネル（表示画素）を適用した表示装置においても、リセット動作により表示画素に付加された容量成分に蓄積された電荷を良好に放電して、所定の低電位状態に初期化することができるので、表示データに基づいて生成された階調電流に応じた適切な電荷量を蓄積することができ、有機ＥＬ素子に供給する発光駆動電流を表示データに応じた適切な電流値に設定することができる。したがって、表示画素に付加された容量成分への充放電動作に起因する、表示パネルへの書込速度の低下を抑制して、表示応答特性を向上させることができるとともに、各表示画素（有機ＥＬ素子）を表示データに応じた適切な輝度階調で発光動作させることができ、良好な階調表示を実現することができる。
【０１６０】
また、本実施形態においては、表示画素（画素駆動回路）に、階調電流の書込動作に先立って蓄積電荷を放電するためのリセット機構（ｎチャネル型トランジスタＴｒ３５及びリセットラインＲＬ）を備えた構成を有しているので、上述したように、データドライバにおけるリセット機構（図６に示した各階調電流生成回路に設けられた特定状態設定部、及び、ＯＲ回路群）を省略することができ、回路構成を簡略化して、表示装置の小型化を図ることができる。
【０１６１】
なお、上述した各実施形態に係る表示装置においては、表示画素を構成する画素駆動回路から発光素子（有機ＥＬ素子）方向に発光駆動電流を流すように電流極性を設定した場合のみ示したが、本発明はこれに限定されるものではなく、発光素子の他端側に高電位電源を接続するとともに、発光素子の入出力端子を逆に接続して、発光素子から画素駆動回路方向に発光駆動電流が流れるように構成したものであってもよい。
【０１６２】
【発明の効果】
以上説明したように、本発明に係る電流駆動回路及びその制御方法によれば、有機ＥＬ素子等のように、電流値に応じて所定の駆動状態で動作する負荷に対して、所定の電流値を有する負荷駆動電流（階調電流）を個別に供給する電流駆動回路において、複数ビットのデジタル信号を並列的に保持するデータラッチ部と、該複数ビットのデジタル信号及び一定の基準電流に基づいて、負荷駆動電流を生成、出力する電流生成部と、少なくとも、負荷に付加された容量成分（寄生容量、保持容量）に蓄積された電荷を放電する特定状態設定部と、を備え、複数ビットのデジタル信号に基づいて生成された負荷駆動電流を負荷に出力する動作に先立って、負荷に付加された容量成分に蓄積された電荷を放電して、所定の低電位状態に設定（初期化、リセット）するように構成されているので、負荷駆動電流の生成に関連して供給されるデジタル信号や基準電流が電位変動をほとんど生じることがなく、駆動電流の電流値が微少な場合等であっても、上記制御信号を供給する信号線に付加する配線容量（寄生容量）への充放電動作に起因する信号遅延の影響を排除することができる。
【０１６３】
また、負荷駆動電流を供給するタイミングに先立って、駆動電流供給線や負荷の電位が一定の低電位状態にリセットされるので、例えば、負荷を比較的高い階調の駆動状態から比較的低い階調の駆動状態に移行させる場合等であっても、配線容量や保持容量等の容量成分に蓄積された電荷の影響を排除して、駆動電流供給線や負荷の信号レベルを迅速に、駆動電流に応じた適切な電位に安定化させることができる。
したがって、電流駆動回路の動作速度の低下を抑制して、負荷をより迅速かつ的確な駆動状態で動作させることができる。
【０１６４】
そして、本発明に係る表示装置においては、相互に直交する走査ライン及びデータラインの交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流駆動回路をデータドライバに適用することにより、階調電流生成回路により表示画素に供給される階調電流が、一定の基準電流、及び、複数ビットのデジタル信号に基づいて生成されるので、表示画素を比較的低い輝度階調で発光動作させる場合や、表示パネルの高精細化等に伴って表示画素への階調電流の供給時間（選択時間）が短く設定されている場合であっても、階調電流の生成に関連してデータドライバに供給される信号による、データライン等への充放電動作に起因する伝達遅延の影響を排除することができ、データドライバの動作速度の低下を抑制して、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【０１６５】
また、この場合、各表示画素への階調電流の供給動作に先立って、各データラインに一定の低電圧からなるリセット電圧（特定電圧）を印加して、データラインに付加された配線容量（寄生容量）や表示画素の保持容量等の容量成分に蓄積された電荷を充分放電することができるので、新たな表示データに基づく階調電流を書き込む場合（特に、比較的高い輝度階調で発光動作を行った直後に、比較的低い輝度階調で発光動作を行う場合や、表示画素の選択期間が短く設定されている場合であっても）、上記容量成分に残留する電荷による影響を排除することができ、信号レベルの安定化までの所要時間を短縮して表示画素への書込速度を高めて、表示装置の表示応答特性及び表示画質を向上させることができる。
【０１６６】
また、本発明に係る表示装置においては、表示画素に設けられた保持容量に蓄積された電荷を、リセット電圧を印加することにより放電するスイッチ手段を備え、データドライバから表示データに応じた階調電流を、データラインを介して表示画素に供給する書込動作に先立って、上記スイッチ手段を制御して、残留電荷を接地電位に放電するように構成することができ、これにより、表示画素に付加された容量成分に蓄積された電荷を充分に放電して、所定の低電位状態に初期化することができるので、表示データに基づいて生成された階調電流に応じた適切な電荷量を蓄積することができ、発光素子に供給する発光駆動電流を適切な電流値に設定することができる。したがって、表示画素に付加された容量成分への充放電動作に起因する、表示パネルへの書込速度の低下を抑制して、表示応答特性を向上させることができるとともに、各表示画素を表示データに応じた適切な輝度階調で発光動作させることができ、良好な階調表示を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る電流駆動回路の第１の実施形態を示す概略構成図である。
【図２】本実施形態に係る電流駆動回路に適用される電流生成部の一具体例を示す回路概念図である。
【図３】本発明に係る電流駆動回路の第２の実施形態を示す概略構成図である。
【図４】本実施形態に係る電流駆動回路に適用される電流生成部の一具体例を示す回路構成図である。
【図５】本発明に係る電流駆動回路を適用可能な表示装置の第１の実施形態を示す概略ブロック図である。
【図６】本実施形態に係る表示装置の要部構成を示す概略構成図である。
【図７】本実施形態に適用される表示画素（画素駆動回路）の第１の実施例を示す回路構成図である。
【図８】本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図９】本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。
【図１０】第２の実施形態に係る表示装置の要部構成を示す概略構成図である。
【図１１】本実施形態に適用される画素駆動回路の一実施例を示す回路構成図である。
【図１２】第３の実施形態に係る表示装置に適用されるデータドライバの第３の実施例を示す概略構成図である。
【図１３】本実施例に係るデータドライバに適用される階調電流生成回路の一具体例を示す構成図である。
【図１４】本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図１５】第４の実施形態に係る表示装置に適用される表示画素（画素駆動回路）の一実施例を示す回路構成図である。
【図１６】本実施形態に係る表示装置に適用される表示画素（画素駆動回路）の他の実施例を示す回路構成図である。
【図１７】本実施形態に係るデータドライバ及び表示パネルにおける制御動作の一例を示すタイミングチャートである。
【図１８】従来技術におけるデータドライバの一構成例を示す回路構成図である。
【図１９】従来技術におけるデータドライバの他の構成例を示す回路構成図である。
【符号の説明】
ＩＳＡ、ＩＳＢ      電流駆動回路
１０                データラッチ部
２０Ａ、２０Ｂ      電流生成部
２１Ａ、２１Ｂ      カレントミラー回路部
２２Ａ、２２Ｂ      スイッチ回路部
３０Ａ、３０Ｂ      特定状態設定部
１００Ａ            表示装置
１１０Ａ            表示パネル
１２０Ａ            走査ドライバ
１３０Ａ〜１３０Ｃ    データドライバ
ＩＲ                定電流発生源
ＰＸＡ〜ＰＸＤ      階調電流生成回路
ＤＣｘ、ＤＣｙ      画素駆動回路
【図１】
2005006250.tif 000003
【図２】
2005006250.tif 000004
【図３】
2005006250.tif 000005
【図４】
2005006250.tif 000006
【図５】
2005006250.tif 000007
【図６】
2005006250.tif 000008
【図７】
2005006250.tif 000009
【図８】
2005006250.tif 000010
【図９】
2005006250.tif 000011
【図１０】
2005006250.tif 000012
【図１１】
2005006250.tif 000013
【図１２】
2005006250.tif 000014
【図１３】
2005006250.tif 000015
【図１４】
2005006250.tif 000016
【図１５】
2005006250.tif 000017
【図１６】
2005006250.tif 000018
【図１７】
2005006250.tif 000019
【図１８】
2005006250.tif 000020
【図１９】
2005006250.tif 000021