(57)【要約】【課題】  ＤＤＣ機能を自動的、かつ確実に実現することができる表示装置を提供する。【解決手段】  アナログ信号を伝送するＶＧＡ対応ケーブルのオープン端子（Ｃ５）を、接地しておく。Ｃ５端子に接続されるＣ５端子接続ライン９によって、結節点４２はアナログ信号入力時には接地され、ディジタル信号入力時には開放される。結節点４２の電位は、アナログ信号入力時には“Ｈｉｇｈ”、ディジタル信号入力時には“Ｌｏｗ”となり、判別信号としてスイッチング回路３０に入力される。スイッチング回路３０は、判別信号に応じて端子間の接続を切り換えることによってメモリ２１，２２の一方を選択し、選択したメモリからＥＤＩＤを出力させる。この間、電源は供給を継続する。メモリ２１，２２の各々はＶＧＡ，ＤＶＩ対応のＥＤＩＤを記憶している。ＥＤＩＤを選択し、信号提供先に送出することで、表示装置はＤＤＣ機能を果たす。【選択図】        図１
2005091795.tif 000002
【特許請求の範囲】
【請求項１】
所定の表示情報提供装置から表示信号を受け取り、この表示信号に基づいて表示を行う表示装置であって、
前記表示信号のインターフェイス形式ごとに、表示に係る仕様情報を記憶する記憶手段と、
受け取る信号のうち、電源電圧以外の信号に基づいて表示信号のインターフェイス形式を判別し、このインターフェイス形式に対応する判別信号を生成出力する判別手段と、
前記判別信号の入力を受け、前記判別信号に対応したインターフェイス形式の仕様情報を、前記記憶手段より選択して出力させる選択出力手段と
を備え、
前記記憶手段からの仕様情報の選択を、前記記憶手段、前記判別手段および前記選択出力手段がすべて動作可能な状態で、前記判別信号のみに基づいて行う
ことを特徴とする表示装置。
【請求項２】
さらに、伝送する表示信号のインターフェイス形式に応じて開放または接地される判別用信号端子を有する接続媒体を介して、前記表示情報提供装置に接続される信号入力手段を備え、
前記判別手段は、前記判別用制御端子が開放および接地のいずれの状態であるかに応じて前記判別信号を生成する
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記判別手段は、一端が電源に接続され、他端が前記判別用制御端子に接続された抵抗器を含み、前記抵抗器と前記判別用制御端子との間の電圧を前記判別信号とする
ことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記判別手段は、受け取る表示信号を利用して前記判別信号を生成する
ことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記判別手段は、受け取った表示信号を入力するピークホールド回路を含み、このピークホールド回路の出力を前記判別信号とする
ことを特徴とする請求項４に記載の表示装置。
【請求項６】
前記判別手段は、
受け取った表示信号をトリガとして入力し、第１のパルス信号を出力する第１の単安定マルチバイブレータと、
前記第１のパルス信号と前記表示信号との論理和を出力する論理回路と、
前記論理回路の出力をトリガとして入力し、第２のパルス信号を出力する第２の単安定マルチバイブレータとを含み、
この第２のパルス信号を前記判別信号とする
ことを特徴とする請求項４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示信号提供装置と接続され、適切な信号を受け取るために自身の仕様情報（ＥＤＩＤ）を表示信号提供装置に与える表示装置に関する。
【背景技術】
【０００２】
従来より、コンピュータシステムにおいて、ユーザのマニュアル設定を必要とせずに、拡張カードなどのシステムへの追加を可能にするためのデバイスインターフェイス規格として「プラグアンドプレイ（Plug and Play）」が知られている。プラグアンドプレイでは、システムと拡張カードが情報をやり取りすることで、Ｉ／Ｏアドレス、ＤＭＡチャンネルなどのリソース値を、他の拡張カードのそれと衝突しないように自動的に設定することができる。これと同様の機能を本体システムとモニタとの間で行うようにした規格は、ＤＤＣ（Display Data Channel）と呼ばれる。すなわち、ＤＤＣでは、モニタ側が自身の各種属性などのＥＤＩＤ（Extended Display Identification Data）をシステムに自動的に出力すると、システム側は、取得したＥＤＩＤに基づき、モニタに最適な信号を生成・出力すべく自動的にシステム設定を行う。
【０００３】
モニタとして用いられるディスプレイは、以前は、陰極線管などのアナログ信号で駆動するものばかりであったため、コンピュータシステムにてディジタル信号として生成したグラフィックデータをアナログ化してモニタに送出していた。ところが、近年、ＬＣＤ（Liquid Crystal Display）やＰＤＰ（Plasma Display Panel）などのディジタル・ディスプレイを用いるようになり、システムからモニタへ、データをディジタルのまま伝送する場合が生じてきた。したがって、現在では、本体側とモニタの接続インターフェイスには、アナログ方式のインターフェイスであるＶＧＡ（Video Graphic Adapter）だけでなく（１）ディジタル信号専用のＤＶＩ−Ｄ、（２）ディジタル信号とアナログ信号の両方を伝送できるＤＶＩ−Ｉが加わっている。
【０００４】
ＶＧＡに対応するケーブルコネクタは、ＶＧＡコネクタ、あるいはＤ-subコネクタとも呼ばれ、ディスプレイにアナログ信号を送るようになっている。ＤＶＩ（Digital Visual Interface）は、デジタル方式のディスプレイ接続インターフェイスの１つで、ＤＶＩ−Ｉはディジタル接続とアナログ接続の両方に対応し、変換コネクタを介してアナログＲＧＢモニタにも接続できるようになっている。
【０００５】
ここで、ＤＶＩ−Ｉコネクタを利用し、ディジタルとアナログの両方の入力信号に対応できるディスプレイをシステムに接続する場合には、入力信号がディジタルかアナログかによりシステムの設定が異なることから、ＤＤＣにおいてディスプレイがシステムに送出するＥＤＩＤの内容を信号形式に応じて変更する必要があった。
【０００６】
これに対し、従来では、以下のような方策が取られていた。図６に示したディスプレイでは、メモリ１２１，１２２に、ディジタル用とアナログ用のＥＤＩＤがそれぞれ記憶されており、メモリ１２１，１２２の各通信端子１２１Ａ〜１２２Ｂとコネクタ１１３との接続は、メカニカル・スイッチ１３１によって切り換えられるようになっている。また、図７に示したディスプレイでは、メモリ１２１，１２２の各通信端子１２１Ａ〜１２２Ｂとコネクタ１１３との接続はスイッチ１３２によって切り換えられるものとし、スイッチ１３２の制御を、ディスプレイ自身のＣＰＵ（図示せず）から入力させるユーザ設定に応じた制御信号Ｓ１によって行うようになっている。しかし、これらはいずれも表示信号にＥＤＩＤを対応させる設定をユーザが行うことになっているために、ユーザが誤った設定をすれば、適切にＤＤＣ機能が働かなくなる場合があった。すなわち、システムは適正な信号を出力することができず、ディスプレイには映像を全く表示できないか、ディスプレイの仕様に応じた適切な表示がなされないことがあった。
【０００７】
この問題を解決するものとしては、例えば特許文献１に、入力信号がディジタルかアナログかを識別するための細工を施したケーブルを介してシステムに接続されることにより、自動的に適正なＥＤＩＤを選択して送出するディスプレイが提案されている。
【０００８】
図８、図９は、これらのケーブルとディスプレイの具体的構成をそれぞれ表している。ケーブル１１０は、プラグ側コネクタ１１１とレセプタクル側コネクタ１１２の対応する端子間に表示信号用の入力信号ライン１０１〜１０７が設けられており、コネクタ１１１がシステム側に、コネクタ１１２がディスプレイのコネクタ１１３に接続される。また、このコネクタ１１２側では、入力する表示信号がディジタルかアナログかに応じて、５Ｖ電源ライン１０８をディスプレイ側に接続させるか否かの区別がなされている。
【０００９】
これをディスプレイ側からみると、ケーブル１１０から電源供給を受ける場合はディジタル信号が入力され、ケーブル１１０からは電源供給がなされない場合にはアナログ信号が入力されることになる。ディスプレイは、自身の電源Vcc１とケーブル１１０からの電源（Vcc２）の供給状況に対応させて、メモリ１２１，メモリ１２２の選択的な活性化と、スイッチ１３３のメモリ選択のためのスイッチング動作（セレクト端子１４０の電圧が０Ｖ（Low）であればメモリ１２１にスイッチングし、電源電圧（High）であればメモリ１２２にスイッチングする）の双方をそれぞれ制御するようになっている。
【００１０】
ただし、ディスプレイが電源Vcc１から完全に遮断されたオフ状態で、かつ、ケーブル１１０から電源Vcc２の供給をしない場合には、電源電圧による上記の制御ができない。そこで、特許文献１の技術では、入力される表示信号のうちアナログの同期信号（入力信号ライン１０４，１０５が対応）をピークホールド回路ＰＨに入力し、そこで維持されたホールド電圧によってメモリ１２１だけを選択的に活性化するようにしている。
【特許文献１】特開２００１−１７５２３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、この方法では、（１）ディスプレイは、２つの同期信号のうちいずれかが負極性である場合に限り正しく動作するが、同期信号がいずれも正極性である場合には、メモリ２１の電源としてのホールド電圧が維持されず、正しく動作しないおそれがあった。また、コンピュータシステムが、ＥＤＩＤを読み込む際にアナログ同期信号を発生しない場合があるが、このときもディスプレイは正しく動作することができないという問題があった。さらに、この方法では、（２）細工したケーブル１１０を用いることを前提としており、適用できるケーブルが制限されることになっており、ユーザからみれば完全に設定から自由になったわけではなかった。
【００１２】
本発明はかかる問題に鑑みてなされたもので、その目的は、ＤＤＣ機能を自動的、かつ確実に実現することができる表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の表示装置は、表示情報提供装置から、表示を行うために表示信号を受け取るようになっており、表示信号のインターフェイス形式ごとに、表示に係る仕様情報を記憶する記憶手段と、受け取る信号のうち、電源電圧以外の信号に基づいて表示信号のインターフェイス形式を判別し、このインターフェイス形式に対応する判別信号を生成出力する判別手段と、判別信号の入力を受け、判別信号に対応したインターフェイス形式の仕様情報を、記憶手段より選択して出力させる選択出力手段とを備え、記憶手段からの仕様情報の選択を、記憶手段、判別手段および選択出力手段がすべて動作可能な状態で、判別信号のみに基づいて行うようにしたものである。
【００１４】
ここでいう「表示情報提供装置」は、画像などの表示情報を提供する装置であり、具体的には表示信号を表示装置に出力するものである。本発明における表示情報提供装置と表示装置は、例えば、パーソナルコンピュータ（ＰＣ）等のコンピュータまたはコンピュータシステムとモニタとして具現化される。表示情報提供装置は、ケーブル等の接続媒体を介して表示装置に表示信号や電源電圧を送るようになっている。なお、表示装置が受け取る信号は、表示情報提供装置から入力される表示信号、電源電圧のほか、接続媒体から入力されるものがある。また、「仕様情報」とは、ＥＤＩＤのように、ＤＤＣにおいて適切な表示信号を表示装置に送出するために表示情報提供装置が必要とする表示装置に関する情報を指し、例えば、表示装置の解像度、垂直走査信号の周波数、フレームレート、シリアル番号、製造メーカ名を表すベンダーコードなどが挙げられる。仕様情報は、扱う表示信号がアナログとディジタルとで異なるほか、ディジタル信号を扱う場合でも表示情報提供装置の種類がＰＣかテレビジョン受像機（ＴＶ）かなどによっても異なる。「インターフェイス形式」とは、表示信号の種類に応じた表示情報提供装置と表示装置の間の接続方式であり、表示信号がアナログの場合とディジタルの場合とに大別することができる。インターフェイス形式は、ＥＤＩＤ等の仕様情報と対応関係にある。
【００１５】
本発明の表示装置では、入力される表示信号のインターフェイス形式が、電源電圧以外の信号に基づいて判別される。電源は、記憶手段、判別手段および選択出力手段を活性化するために用いられ、電源電圧の供給／遮断が、インターフェイス形式の判別動作に利用されることがない。そのため、電源は継続して供給され、一連の動作（インターフェイス形式の判別、記憶手段からの仕様情報の選択と出力）が安定した電源供給のもとで行われる。また、仕様情報の選択は、判別信号のみに基づいて確実に動作制御できるようにして行われる。
【００１６】
具体的には、伝送する表示信号のインターフェイス形式に応じて開放または接地される判別用信号端子を有する接続媒体を介して表示情報提供装置に接続されるように構成し、この判別用制御端子が開放および接地のいずれの状態であるかに応じて判別信号を生成することができる。また、受け取る表示信号を利用して判別信号を生成することもできる。
【発明の効果】
【００１７】
本発明の表示装置によれば、以下に説明するように、受け取る信号のうち電源電圧以外の信号に基づいて表示信号のインターフェイス形式を判別し、このインターフェイス形式に対応する判別信号を生成出力する判別手段を備えると共に、記憶手段からの仕様情報の選択を、記憶手段、判別手段および選択出力手段がすべて動作可能な状態で、判別信号のみに基づいて行うようにしたので、入力された表示信号のインターフェイス形式に対応する仕様情報の選択は判別信号のみに基づいて行われ、この選択動作に電源電圧は関与しなくなる。したがって、仕様情報の選択動作を正確に行うことができ、ＤＤＣ機能を自動的に、また確実に実現することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１９】
〔第１の実施の形態〕
図１は、本発明の第１の実施の形態に係る表示装置の主要部の構成を表し、図２は、この表示装置に接続されるケーブルの構成を表している。表示装置１００は、ＤＶＩ−Ｉに対応してディジタル信号でもアナログ信号でも駆動できるようになっており、ケーブルを介して接続されるコンピュータ（図示せず）から画像信号を受け取り、この信号に基づいて画像を表示する。また、表示装置１００はＤＤＣに対応しており、ＥＤＩＤをコンピュータに自動的に出力するようになっている。コンピュータも、プラグアンドプレイに対応しており、表示装置１００から受け取るＥＤＩＤにより自動的に設定を行うものとなっている。
【００２０】
ケーブル１０Ａは、この表示装置１００に接続されるケーブルの一例である。コネクタ１１Ａは、コンピュータに接続され、コネクタ１２Ａは、表示装置１００のコネクタ１３に接続されるようになっている。このケーブル１０ＡはＤＶＩ−Ｉケーブルであり、コンピュータ側とアナログ接続する場合に使用される。すなわち、ケーブル１０Ａは、ＶＤＡを採用するコンピュータに接続するコネクタ１１ＡがＶＧＡに対応し、ＤＶＩ−Ｉを採用する表示装置１００に接続するコネクタ１２ＡがＤＶＩに対応した変換アダプタとして機能する。
【００２１】
また、コネクタ１１Ａとコネクタ１２Ａのの対応する端子間には、ＲＧＢの各信号ライン１〜３，水平同期信号ライン４，垂直同期信号ライン５，ＤＤＣクロックライン６，ＤＤＣデータライン７の各画像信号用の入力ラインと、ＤＤＣ用の５Ｖ電源ライン８が設けられている。なお、一般に、ケーブルには、ＤＶＩ−ＩケーブルにもＤＶＩ−Ｄケーブルにもあり、かつ、現在使用されていないオープン端子として、Ｃ５端子と呼ばれる端子がある。本実施の形態では、ＤＶＩ−Ｉ側のコネクタ１２ＡにおけるＣ５端子の接続ライン９を、コネクタ１２ＡのフレームグラウンドもしくはGND端子に接続し、接地しておくものとする。
【００２２】
表示装置１００の要部は、次のようになっている。
【００２３】
ＤＶＩ−Ｉレセプタクル側のコネクタ１３は、ケーブル１０Ａ等のケーブルに接続され、ケーブルから信号を受け取るようになっている。コネクタ１３にて受け取られた信号のうち、ＲＧＢの各信号（信号ライン１〜３），水平同期信号（信号ライン４），垂直同期信号（信号ライン５）は、さらに図示しない駆動回路に入力され、表示に用いられる。
【００２４】
ＤＤＣクロックライン６は、コンピュータ側から受け取ったクロック信号を内部に入力するようになっており、ＤＤＣデータライン７は、内部からＥＤＩＤが送られてくるようになっている。また、５Ｖ電源ライン８は、コンピュータ側からこの装置に５Ｖ電源（Vcc２）を供給する。さらに、Ｃ５端子接続ライン９は、ケーブル側のＣ５端子と接続されている。
【００２５】
メモリ２１，２２は、それぞれ、ＶＧＡに基づくアナログインターフェイス形式に対応するＥＤＩＤ，ＤＶＩ−Ｉに基づくディジタルインターフェイス形式に対応するＥＤＩＤを記憶している。これらメモリ２１，２２のそれぞれは、シリアルクロック端子２１Ａ，２２Ａにクロック信号が入力されると、このクロックに同期してシリアルデータ端子２１Ｂ，２２Ｂより記憶したＥＤＩＤを出力するようになっている。これらシリアルクロック端子２１Ａ，２２Ａ、シリアルデータ端子２１Ｂ，２２Ｂはそれぞれ、スイッチング回路３０の入力端子３１Ａ，３２Ａ，３１Ｂ，３２Ｂに接続されている。
【００２６】
スイッチング回路３０は、入力端子３１Ａ〜３２Ｂのほか、コネクタ１３からのＤＤＣクロックライン６，ＤＤＣデータライン７のそれぞれが接続された出力端子が設けられている。さらに、スイッチング回路３０は、判別回路４０から入力される判別信号に応じ、２つの出力端子を（入力端子３１Ａ，３１Ｂ），（入力端子３２Ａ，３２Ｂ）のいずれか一方に選択的に接続するようになっている。ここでは、判別信号が“Ｌｏｗ”ならば、出力端子を（入力端子３１Ａ，３１Ｂ）に接続し、判別信号が“Ｈｉｇｈ”ならば、出力端子を（入力端子３２Ａ，３２Ｂ）に接続するようになっている。スイッチング回路３０には、例えばアナログスイッチが用いられる。
【００２７】
判別回路４０は、ここでは抵抗器４１からなる。抵抗器４１は、一端が電源に接続され、他端がＣ５端子接続ライン９に接続されており、抵抗器４１とＣ５端子接続ライン９の間の結節点４２における電圧を、判別信号としてスイッチング回路３０に入力するようになっている。
【００２８】
なお、メモリ２１，２２、スイッチング回路３０および判別回路４０はいずれも、この表示装置１００自体が有する電源Vcc１と、コンピュータ側から５Ｖ電源ライン８を通じて供給される電源Vcc２との双方に接続されている。電源Vcc２は、例えば表示装置１００がオフ状態となり、完全に電源Vcc１が遮断されているときに、ＥＤＩＤの選択出力動作のために用いられる。これにより、メモリ２１，２２、スイッチング回路３０および判別回路４０はすべて、少なくともＥＤＩＤ選択出力時には必ず電源供給を受けるように構成されている。
【００２９】
次に、この表示装置の動作について説明する。
【００３０】
＜アナログ接続の場合＞
まず、表示装置１００を、アナログ信号を送出するコンピュータに接続する場合について説明する。この場合には、両者間は、上述のケーブル１０Ａで接続する。
【００３１】
ケーブル１０Ａを用いて表示装置１００に信号を入力すると、Ｃ５端子接続ライン９は接地されているために、結節点４２の電圧はほぼ０Ｖとなり、判別信号は“Ｌｏｗ”レベルに設定される。この判別信号が入力されると、スイッチング回路３０は、出力端子を（入力端子３１Ａ，３１Ｂ）に接続する。入力端子３１Ａは、ＤＤＣクロックライン６から送られてくるクロック信号をシリアルクロック端子２１Ａに送出する。このクロック信号をきっかけに、メモリ２１は、アナログ対応のＥＤＩＤをシリアルデータ端子２１Ｂに出力する。
【００３２】
入力端子３１Ｂは、判別信号に基づいてＤＤＣデータライン７に接続される。シリアルデータ端子２１ＢにおけるＥＤＩＤ出力は、入力端子３１ＢからＤＤＣデータライン７に送出される。この結果、コンピュータは、表示装置１００からアナログ対応のＥＤＩＤを受け取ることができる。
【００３３】
＜ディジタル接続の場合＞
次に、表示装置１００を、ディジタル信号を送出するコンピュータに接続する場合について説明する。この場合には、両者間は、両端をＤＶＩ−Ｉコネクタとしたケーブルで接続する。なお、このケーブルは、特に細工されたものではない通常のケーブルであり、Ｃ５端子は開放された状態となっている。
【００３４】
よって、このケーブルを用いて表示装置１００に信号を入力すると、Ｃ５端子接続ライン９が開放されているために、結節点４２の電圧は電源電圧とほぼ等しくなり、判別信号は“Ｈｉｇｈ”レベルに設定される。この判別信号が入力されると、スイッチング回路３０は、出力端子を（入力端子３２Ａ，３２Ｂ）に接続する。入力端子３２Ａは、ＤＤＣクロックライン６から送られてくるクロック信号をシリアルクロック端子２２Ａに送出する。このクロック信号をきっかけに、メモリ２２は、ディジタル対応のＥＤＩＤをシリアルデータ端子２２Ｂに出力する。
【００３５】
入力端子３２Ｂは、判別信号に基づいてＤＤＣデータライン７に接続される。シリアルデータ端子２２ＢにおけるＥＤＩＤ出力は、入力端子３２ＢからＤＤＣデータライン７に送出される。この結果、コンピュータは、表示装置１００からディジタル対応のＥＤＩＤを受け取ることができる。
【００３６】
このように本実施の形態の表示装置１００は、電源Vcc１，Vcc２の少なくともいずれかより電源供給することによってメモリ２１，２２の双方を常に活性化させ、いずれも出力可能としたうえ、表示信号の形式に対応させたケーブルのＣ５端子の状態（開放されているか、接地されているか）に応じて判別信号を生成し、判別信号に基づいてＥＤＩＤ出力を許可するメモリを選択するようにしたので、従来のように電源のオン／オフを利用することなく、自動的にＥＤＩＤを出力することができる。よって、電源が完全に遮断されて回路動作が不確実となることもなく、確実に、必要とされるＥＤＩＤをコンピュータへと転送することができる。
【００３７】
〔変形例〕
第１の実施の形態では、異なるＥＤＩＤをもつとして、ＤＶＩ対応のディジタル信号とＶＧＡ対応のアナログ信号の種別を判別するようにしたが、同じディジタルであっても、ＰＣ用のＤＶＩとＡＶ家電やＴＶに適用されるＨＤＭＩ（High-Definition Multimedia Interface）とでは、設定に必要なＥＤＩＤが異なる。ＨＤＭＩは、コンピュータ用に設計されているＤＶＩの仕様をＡＶ向けに改変したものである。ＤＶＩは映像信号をＲＧＢで扱うが、ＨＤＭＩは、ＲＧＢに加えてＹCrCbでの接続も可能であり、さらにオーディオストリームを通信データにマルチプレクシング可能になっている。したがって、表示装置１００は、それぞれの場合に応じて出力するＥＤＩＤを切り換える必要がある。この場合についても、第１の実施の形態と同様の回路構成の表示装置を適用することができる。
【００３８】
例えば、メモリ２１に、ＨＤＭＩに基づくディジタルインターフェイス形式に対応するＥＤＩＤを記憶させ、図３（Ａ），（Ｂ）に示したケーブル１０Ｂ，１０Ｃを使い分けるようにする。
【００３９】
ケーブル１０Ｂは、ＨＤＭＩコネクタ１１ＢでＡＶ家電もしくはＴＶに接続され、ＤＶＩ−Ｄコネクタ１２Ｂで表示装置１００に接続される。コネクタ１１Ｂ，１２Ｂの間には、ディジタル信号ライン１Ａ、ＤＤＣクロックライン６，ＤＤＣデータライン７、ＤＤＣ５Ｖ電源ライン８が設けられているのみである。また、ケーブル１０Ｂでは、ケーブル１０Ａと同様に、ＤＶＩ−Ｄ側のコネクタ１２ＢにおけるＣ５端子の接続ライン９を、接地しておくものとする。
【００４０】
ケーブル１０Ｃは、ＤＶＩ−Ｄコネクタ１１ＣでＰＣに接続され、ＤＶＩ−Ｄコネクタ１２Ｃで表示装置１００に接続される。内部の配線は、Ｃ５端子接続ライン９の接続以外はケーブル１０Ｂと同様である。すなわち、ケーブル１０Ｃでは、Ｃ５端子は開放されている。
【００４１】
こうしておけば、表示装置１００を第１の実施の形態と同様に動作させることにより、ＨＤＭＩ、ＤＶＩ−Ｄの２つのディジタルインターフェイス形式によるディジタル信号を区別して、表示装置１００に信号を送出するＰＣあるいはＴＶなどの機器に対し、適切なＥＤＩＤを与えることができる。よって、表示装置１００は、１つのコネクタ１３しかなくとも、ＰＣ用のモニタとしても、ＴＶとしても機能することができる。
【００４２】
〔応用例〕
図４は、第１の実施の形態の応用例に係る表示装置の構成を表している。この表示装置２００には、ピークホールド回路５０が追加されている。ピークホールド回路５０は、電圧を維持する前段側に、水平同期信号ライン４，垂直同期信号ライン５が並列接続され、終端に設けられたＦＥＴ５１のドレイン端子に、結節点４２が接続されている。なお、ＦＥＴ５１のゲート端子には、ホールド電圧が入力されるようになっており、ソース端子は接地されている。
【００４３】
よって、このピークホールド回路５０では、前段で入力されるアナログ同期信号の電圧を維持し、ホールド電圧をＦＥＴ５１のゲート端子に入力してＦＥＴ５１をＯＮ状態とすることで、Ｃ５端子接続ライン９を接地した場合と同様、結節点４２の電位を０Ｖ程度にすることができる。したがって、アナログ信号入力の場合には、判別信号を“Ｌｏｗ”として出力することができる。
【００４４】
第１の実施の形態では触れなかったが、古いアナログ接続用ケーブルでは、Ｃ５端子が接地されていない。そこで、この場合には、ピークホールド回路５０を補助的に動作させるようにすると、必ずしもケーブル１０Ａを用いなくとも、表示装置は適正にＤＤＣ機能を発揮することができる。また、本応用例では、ピークホールド回路５０を判別信号を生成するためにだけ用いるものとし、従来のように電源確保のために用いてはいない。電源は、第１の実施の形態で説明したように、常に確保される構成となっており、この表示装置２００においても、電源電圧が維持されないというおそれがなく、常に正しく動作することができる。
【００４５】
ちなみに、表示装置２００にディジタル信号が入力されているときに、ピークホールド回路５０を動作させると、ピークホールド回路５０の入力電圧は０Ｖとなり、ＦＥＴ５１は、ゲート電圧が低いためにＯＦＦ状態となる。そのため、結節点４２は開放されているとみなされ、その電位は電源電圧に相当する。したがって、ディジタル信号入力の場合でも、ピークホールド回路５０を使って判別信号を“Ｈｉｇｈ”として適正に出力することができる。
【００４６】
〔第２の実施の形態〕
図５は、第２の実施の形態に係る表示装置の構成を表す図である。表示装置３００は、ケーブル１０Ａのような細工したケーブルの使用を前提としていない。よって、その内部にＣ５端子接続ライン９は設けられていない。また、表示装置３００は、判別回路４０の代わりに判別回路６０を設けたことを除いては、上記第１の実施の形態における表示装置１００と同様に構成されている。よって、表示装置１００と同様の構成要素については同一の符号を付し、その説明を省略する。
【００４７】
判別回路６０は、抵抗器６１、６２、コンデンサ６３からなる積分回路と、単安定マルチバイブレータ６４，６６、ＡＮＤ回路６５から構成されている。積分回路は、いわゆるノイズフィルタとして機能し、同期信号のいずれか一方、ここでは水平同期信号ライン４に接続されている。
【００４８】
単安定マルチバイブレータ６４は、積分回路を通過させた信号がトリガ端子（Trig）に入力されるようになっており、出力端子（Q）からパルス信号が出力される。その時定数は、抵抗器Ｒx１，コンデンサＣx１の各特性値により、入力信号の最低周波数以上の幅のパルスを出力させるように定められる。ＡＮＤ回路６５は、単安定マルチバイブレータ６４の出力端子と、積分回路の出力端子に入力端子が接続され、これらの信号の論理積を出力するようになっている。
【００４９】
単安定マルチバイブレータ６６は、トリガ端子（Trig）にＡＮＤ回路６５の出力端子（Q）が接続され、出力端子（Q）からパルス信号が出力される。この出力端子が、結節点６７に接続される。単安定マルチバイブレータ６６の時定数は、抵抗器Ｒx２，コンデンサＣx２の各特性値により、スイッチング回路３０の動作に対し十分に長い時間に設定される。
【００５０】
次に、この表示装置３００の動作について説明する。
【００５１】
＜アナログ接続の場合＞
表示装置３００とコンピュータ等の画像情報提供媒体との間をケーブルで接続し、表示装置３００に、画像情報提供媒体よりアナログの画像信号を入力する。つまり、この場合には、水平同期信号ライン４には水平同期信号が供給されている。この水平同期信号は、積分回路を通過して、単安定マルチバイブレータ６４のトリガ端子（Trig）へ入力される。単安定マルチバイブレータ６４は、例えば、入力される信号の立ち上がりエッジをトリガとしてパルスを発生させ、出力端子（Q）から出力する。
【００５２】
この出力と、積分回路の出力との論理積がＡＮＤ回路６５にて求められ、単安定マルチバイブレータ６６に向けて出力される。つまり、ＡＮＤ回路６５では、これら２つの出力が共に“Ｈｉｇｈ”でなければ“Ｈｉｇｈ”レベルの電圧は出力されないことから、水平同期信号ライン４に信号レベルが入力されており、アナログ信号が入力されていると判断される場合にのみ、出力電圧が得られるようになっている。
【００５３】
ＡＮＤ回路６５の出力信号は、単安定マルチバイブレータ６６のトリガ端子（Trig）へ入力される。単安定マルチバイブレータ６６は、十分に長いパルス幅で信号を出力する。よって、このときの結節点６７における電位は“Ｈｉｇｈ”レベルである。これを、反転させて、スイッチング回路３０に入力する。よって、スイッチング回路３０は、判別信号として“Ｌｏｗ”レベルに設定された信号を受け取る。以下の動作は、第１の実施の形態と同様である。メモリ２１が、アナログ対応のＥＤＩＤを、ＤＤＣデータライン７に出力することによって、画像情報提供媒体が、表示装置３００からアナログ対応のＥＤＩＤを受け取る。
【００５４】
＜ディジタル接続の場合＞
この場合には、水平同期信号ライン４には水平同期信号が供給されない。したがって、判別回路６０により、結節点６７の電位は、ほぼ０Ｖの“Ｌｏｗ”レベルに設定される。これを反転させ、“Ｈｉｇｈ”レベルとした判別信号をスイッチング回路３０に入力する。以下の動作は、第１の実施の形態と同様である。メモリ２２がディジタル対応のＥＤＩＤを、ＤＤＣデータライン７に出力することによって、画像情報提供媒体が表示装置３００からディジタル対応のＥＤＩＤを受け取る。
【００５５】
このように本実施の形態の表示装置３００は、判別回路６０を設けるようにしたので、判別信号の生成にＣ５端子接続ライン９を利用せずに済み、ケーブル１０Ａのように細工したケーブルを用いずとも、適正なＥＤＩＤを選択して出力することができる。また、この判別回路６０では、従来とは異なり、同期信号が入力されてから判別回路が動作するまでの検出反応が早く、かつ、同期信号が正極性であっても、正しく動作させることができる。さらに、従来とは異なり、ＤＤＣ通信期間においてＰＣが同期信号の出力を停止した場合においても、単安定マルチバイブレータ６６のパルス出力期間をＲＸ１，ＣＸ２において、十分長い時間に設定することにより、この様な状態でも判別状態を維持することができ、確実に正しいＥＤＩＤを伝送することができる。
【００５６】
以上、実施の形態をあげて本発明を説明したが、本発明は実施の形態に限定されるものではなく、変形が可能である。例えば、実施の形態では、本発明の選択出力手段の一例としてスイッチング回路３０を挙げているが、選択出力手段は、必ずしもこうした構成をとる必要はなく、仕様情報を選択する手段と出力する手段から構成されていてもよい。
【００５７】
また、実施の形態では、メモリ２１，２２のそれぞれがＶＧＡ対応のＥＤＩＤ、ＤＶＩ対応のＥＤＩＤを記憶するものとしたが、本発明の記憶手段は、このように仕様情報ごとに個別のメモリで構成されるものに限らず、複数の仕様情報のそれぞれを、１つのメモリ内を論理的に分割して記憶するようにしてもよい。
【００５８】
また、第２の実施の形態では、１つの同期信号を判別回路６０に入力させるようにしたが、水平同期信号，垂直同期信号の両方を、例えばＥＸＯＲ回路（exclusive-OR circuit：排他的論理和）により１出力とするなどして利用することもできる。
【００５９】
上記の実施の形態では、ＶＧＡ、ＤＶＩ―Ｉ、ＤＶＩ−Ｄ、ＨＤＭＩの各規格に基づくインターフェイス形式の判別を行い、それぞれに対応したＥＤＩＤを選択するようにしたが、本発明は、上記のインターフェイス形式の組み合わせや、これ以外のインターフェイス形式に対しても適宜に適用することが可能である。
【図面の簡単な説明】
【００６０】
【図１】本発明の一実施の形態に係る表示装置の構成図である。
【図２】図１に示した表示装置に接続されるケーブルを表す図である。
【図３】図２に示したケーブルの変形例に係るケーブルの構成を表す図である。
【図４】図１に示した表示装置の応用例に係る表示装置の構成を表す図である。
【図５】第２の実施の形態に係る表示装置の構成を表す図である。
【図６】従来の表示装置の一例を表す構成図である。
【図７】従来の表示装置の一例を表す構成図である。
【図８】従来の表示装置に接続されるケーブルの構成を表す図である。
【図９】図９に示したケーブルが接続される表示装置の構成図である。
【符号の説明】
【００６１】
１〜３…ＲＧＢ信号ライン、４…水平同期信号ライン、５…垂直同期信号ライン、６…ＤＤＣクロックライン、７…ＤＤＣデータライン、８…ＤＤＣ５Ｖ電源ライン、９…Ｃ５端子接続ライン、１０Ａ，１０Ｂ，１０Ｃ…ケーブル、１１Ａ〜１１Ｃ，１２Ａ〜１２Ｃ，１３…コネクタ、２１，２２…メモリ、２１Ａ，２２Ａ…シリアルクロック端子、２１Ｂ，２２Ｂ…シリアルデータ端子、３０…スイッチング回路、３１Ａ〜３２Ｂ…入力端子、４０…判別回路、４１…抵抗器、４２…結節点、５０…ピークホールド回路、５１…ＦＥＴ、６０…判別回路、６１，６２…抵抗器、６３…コンデンサ、６４，６６…単安定マルチバイブレータ、６５…ＡＮＤ回路、６７…結節点、１００，２００，３００…表示装置。
【図１】
2005091795.tif 000003
【図２】
2005091795.tif 000004
【図３】
2005091795.tif 000005
【図４】
2005091795.tif 000006
【図５】
2005091795.tif 000007
【図６】
2005091795.tif 000008
【図７】
2005091795.tif 000009
【図８】
2005091795.tif 000010
【図９】
2005091795.tif 000011