(57)【要約】【課題】  簡単な構成でリング構成の複数のスレーブノードを同時に且つ短い時間間隔で周期的に制御可能な通信システムを提供する。【解決手段】  １台のマスターノード（ＭＮ）と複数のスレーブノード（ＳＮｉ）とをリング構成で接続した通信システムであって、マスターノードとスレーブノードの各々は所定の通信速度に設定できる１台のトランシーバ（ＰＭ，Ｐｉ）を搭載しており、トランシーバの各々の送信ポート（Ｔｘ）の接続先ノードと受信ポート（Ｒｘ）の接続先ノードが異なるようにしてリング構成を実現しており、マスターノードは、スレーブノードの全台数と、マスターノードから何番目のスレーブノードかを示すスレーブノード順番情報と、隣接するノード間のケーブル遅延時間及びスレーブノード通過時間とに基づいて、マスターノードからの１つのパケットによりスレーブノードの全てを同時に制御するようにした。【選択図】      図１
2005286380.tif 000002
【特許請求の範囲】
【請求項１】
１台のマスターノードと複数のスレーブノードとをリング形式で接続した通信システムであって、前記マスターノードと前記スレーブノードの各々とは所定の通信速度に設定できる１台のトランシーバを搭載しており、前記トランシーバの各々の送信ポートの接続先ノードと受信ポートの接続先ノードが異なるようにしてリングを形成しており、
前記スレーブノードの全台数と、前記マスターノードから何番目のスレーブノードかを示すスレーブノード順番情報と、隣接するノード間のケーブル遅延時間及びスレーブノード通過時間とに基づいて、１つの制御命令パケットにより前記スレーブノードの全てを同時に制御するようにしたことを特徴とする、リング接続による通信システム。
【請求項２】
前記マスターノードは、前記隣接するノード間のケーブル遅延時間及び前記スレーブノードの各々の通過時間を予め格納するスレーブノード遅延時間記憶領域と、前記スレーブノードの全台数を格納する全台数格納領域とを含む記憶装置を備えており、前記スレーブノードの各々は、自身のスレーブノードが前記マスターノードから何番目のスレーブノードかを示すスレーブノード順番情報を格納するスレーブノード順番記憶装置と、前記マスターノードから送信されたスレーブノード順番確認用パケットを受信すると該スレーブノード順番確認用パケット内のスレーブノード順番を示す情報をインクリメントして前記スレーブノード順番記憶装置に格納すると共に前記隣接するスレーブノード又はマスターノードに送信する順番計数手段と、を備えていることを特徴とする、請求項１に記載の通信システム。
【請求項３】
前記マスターノードは、前記スレーブノード順番確認用パケットを前記リングの最後に位置する隣接するスレーブノードから受信することにより前記リング内の全スレーブ台数を検出して前記全台数領域に格納し、
次いで前記マスターノードは前記リングを経由して前記スレーブノードのすべてのとの間で前記全台数と前記スレーブノード遅延時間を含む初期情報パケットを送受信し、
次いで前記マスターノードは前記リングを経由して前記スレーブノードのすべてのとの間で制御命令パケットを送受信し、前記制御命令パケットは前記複数のスレーブノードのそれぞれを制御するための複数のタイムスロットを備えており、
前記スレーブノードの各々は、前記初期情報パケットから前記全台数と、対応するスレーブノード遅延時間とを読み出して格納する初期情報記憶装置を備えており、前記スレーブノードの各々では前記制御命令パケットを受信すると、対応するタイムスロット内の命令を、前記全台数から対応するスレーブノード順番を差し引いた値に、対応する前記スレーブノード遅延時間を乗算して得られる時間だけ待機させることにより、全スレーブノードを同時に制御するようにしたことを特徴とする、請求項２に記載の通信システム。
【請求項４】
前記マスターノードが送信した前記制御命令パケットに含まれる前記スレーブノードに対する要求に対する応答を、前記スレーブノードの各々は対応するタイムスロットの内容を書き換えて前記マスターノードに送信することにより行うようにしたことを特徴とする、請求項１に記載の通信ネットワーク。
【請求項５】
前記スレーブノードの各々は前記リンク内の前段のスレーブノードからのデータ内のエラーの有無を示す情報を前記１つのパケット内に含ませて、前記制御命令パケットの送受信を行うようにしたことを特徴とする、請求項４に記載の通信ネットワーク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リング接続による通信システムに関し、特に、10/100Base-T イーサネット用物理層（ＰＨＹ）トランシーバデバイスを用いたリング接続による通信システムに関する。
【背景技術】
【０００２】
本発明は、マスターノードが複数のスレーブノードを制御する場合に、ファクトリーオートメーション等において、例えば複数のモータのトルク同時制御のように短時間周期で同時制御が必要な通信システムに適用される。
【０００３】
ファクトリーオートメーション等で1つのマスターノードとＮ個（N≧３）のスレーブノードの間での通信においては、マスターノードによるスレーブノードの制御を同時に行う必要がある場合および制御を例えば５００ｍｓ間隔等の短い間隔で周期的に行う必要がある場合が多い。マスターノードからのスレーブノードの同時的、周期的制御としては、従来は汎用インターフェースバス（GPIB）などのバスに１つのマスターノードと複数のスレーブノードとを接続するバス接続方式が知られている。
【０００４】
また、イーサネット（Ethernet）方式においては、マスターノードからのスレーブノードの同時制御を集線装置（HUB）を介してブロードキャスト通信により実現可能である。
【０００５】
さらに、マスターノードとスレーブノードとをリング構成で接続する通信システムも知られている（特許文献１〜３を参照）。
【０００６】
【特許文献１】特開昭53-87107号公報
【特許文献２】特開昭63-104537号公報
【特許文献３】特開昭53-19708号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のバス接続型の通信を行った場合、一本のケーブルにマスターノードと複数のスレーブノードを接続しているので、マスターノードからスレーブノードへの制御命令を同時に供給することは可能であるが、１つのスレーブノードからマスターノードに応答を返送する場合に、ケーブルが他のスレーブノードで使用されていないことを確認することにより他のスレーブノードのデータとの衝突を防止する必要があるので、全体としてのデータ伝送効率が減少するという問題がある。さらに使用中のスレーブノードがある場合はそのスレーブノードの動作を停止する等のための制御回路が必要になるので回路が複雑になり回路規模が大きくなるという問題がある。
【０００８】
また、イーサネット方式では、マスターからの同時制御はブロードキャスト通信にて実現可能であるが、スレーブノードからのデータ送信を行なう際には、データ衝突を防ぐためにスター型ＬＡＮで使われる集線装置（HUB）を通してノード間で通信コミュニケーションをする必要があり、そのためにデータ送信帯域が不足するという問題がある。また、HUB等の中継集線装置をケーブル以外に設置する必要がありコストアップとなるという問題もある。
【０００９】
従来のリング構成においては、マスターノードから複数のスレーブノードを同時に制御する方式は知られていない。
【課題を解決するための手段】
【００１０】
本発明の目的は、上記従来技術における問題に鑑み、簡単な構成でリング構成の複数のスレーブノードを同時に且つ短い時間間隔で周期的に制御可能な通信システムを提供することにある。
【００１１】
上記目的を達成するために、本発明の第１の態様により提供されるものは、マスターノードとスレーブノードとをリング形式で接続した通信システムであって、各ノードは所定の通信速度に設定できる１台のトランシーバを搭載しており、各トランシーバの送信ポートの接続先ノードと受信ポートの接続先ノードが異なるようにしてリングを形成しており、マスターノードは、スレーブノードの全台数と、マスターノードから何番目のスレーブノードかを示すスレーブノード順番情報と、隣接するノード間のケーブル遅延時間及びスレーブノード通過時間とに基づいて、マスターノードからの１つのパケットによりスレーブノードの全てを同時に制御するようにしたことを特徴とする、リング接続による通信システムである。
【００１２】
本発明の第２の態様によれば、上記第１の態様において、マスターノードは、隣接するノード間のケーブル遅延時間及びスレーブノード通過時間を予め格納するスレーブノード遅延時間記憶領域と、スレーブノードの全台数を格納する全台数格納領域とを含む記憶装置を備えており、スレーブノードの各々は、自身のスレーブノードがマスターノードから何番目のスレーブノードかを示すスレーブノード順番情報を格納するスレーブノード順番記憶装置と、マスターノードから送信されたスレーブノード順番確認用パケットを受信するとそのスレーブノード順番確認用パケット内のスレーブノード順番を示す情報をインクリメントしてスレーブノード順番記憶装置に格納すると共に隣接するスレーブノード又はマスターノードに送信する順番計数手段と、を備えている。
【００１３】
本発明の第３の態様によれば、上記第２の態様において、マスターノードは、スレーブノード順番確認用パケットをリングの最後に位置する隣接するスレーブノードから受信することによりリング内の全スレーブ台数を検出して全台数領域に格納し、次いでマスターノードはリングを経由してスレーブノードのすべてのとの間で全台数とスレーブノード遅延時間を含む初期情報パケットを送受信し、次いでマスターノードはリングを経由してスレーブノードのすべてのとの間で制御命令パケットを送受信し、制御命令パケットは複数のスレーブノードのそれぞれを制御するための複数のタイムスロットを備えており、スレーブノードの各々は、初期情報パケットから全台数と、対応するスレーブノード遅延時間とを読み出して格納する初期情報記憶装置を備えており、スレーブノードの各々では制御命令パケットを受信すると、対応するタイムスロット内の命令を、全台数から対応するスレーブノード順番を差し引いた値に、対応するスレーブノード遅延時間を乗算して得られる時間だけ待機させることにより、全スレーブノードを同時に制御するようにする。
【００１４】
本発明の第４の態様によれば、上記第３の態様において、マスターノードが送信した制御命令パケットに含まれるスレーブノードに対する要求に対する応答を、スレーブノードの各々は対応するタイムスロットの内容を書き換えてマスターノードに送信することにより行うようにする。
【００１５】
本発明の第５の態様によれば、上記第４の態様において、スレーブノードの各々はリンク上の前段のスレーブノードからのデータ内のエラーの有無を示す情報を制御命令パケット内に含ませて、制御命令パケットの送受信を行うようにする。
【発明の効果】
【００１６】
本発明により、各スレーブノードに1台のトランシーバを設けて、送信ポートと受信ポートとを別々のノードに接続することによりスレーブノードをリング状に接続し伝送方向を一方方向とすることで、部品数と実装面積を削減でき、さらにトランシーバとしてイーサネットで使用される物理層（ＰＨＹ）デバイスといった汎用部品の使用によるコストダウンの効果がある。また、リング構成とし、独自の通信パケットを用いることによって伝送効率の高い通信システムを提供することが可能となる。さらに、リング構成でありながら、一つのマスターノードからリング内の全てのスレーブノードへの同時制御が可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施例を図面によって詳述する。
図１は本発明の一実施例によるリング接続による通信システムの構成を示すブロック図である。同図において、ＭＮはマスターノード、ＳＮ１〜ＳＮ７はスレーブノードである。
【００１８】
マスターノードＭＮは１台のトランシーバＰＭと記憶装置Ｍとを備えている。記憶装置Ｍは隣接するノード間のケーブル遅延時間及びスレーブノード通過時間を予め格納するスレーブノード遅延時間記憶領域Ｍ１と、スレーブノードの全台数を、後述する手法で獲得して格納する全台数格納領域Ｍ２とを含んでいる。
【００１９】
スレーブノードＳＮｉ（ｉ＝１，２，…,又は７）は、1台のトランシーバＰｉと、自身のスレーブノードがマスターノードＭＮから何番目のスレーブノードかを示すスレーブノード順番情報とスレーブノードの全台数とを格納するスレーブノード順番記憶装置ＳＭｉと、マスターノードＭＮから送信されたスレーブノード順番確認用パケットを受信するとそのスレーブノード順番確認用パケット内のスレーブノード順番を示す情報をインクリメントしてスレーブノード順番記憶装置ＳＭｉに格納すると共に隣接するスレーブノード又はマスターノードに送信する順番計数手段Ｃｉと、リンク内の全スレーブノード台数及び対応するスレーブノード遅延時間を格納する初期情報記憶装置ＩＭｉと、受信パケットの対応するタイムスロット内の命令を、全台数からスレーブノード順番を差し引いた値に、対応するスレーブノード遅延時間を乗算して得られる時間だけ待機させる待機時間演算手段Ｗｉとを備えている。
【００２０】
マスターノードＭＮ及びスレーブノードＳＮ１〜ＳＮ７内のトランシーバは、所定の通信速度に設定可能なものであり、例えば、イーサネットで使用される物理層（ＰＨＹ）デバイスのオートニゴーシエーション機能をオフにして、伝送速度を所定の値に固定することにより実現できる。各トランシーバは送信ポートＴｘと受信ポートＲｘを有している。本発明から離れた通常の使用では送信ポートＴｘと受信ポートＲｘと接続先は同じであるが、本発明の実施例においては送信ポートＴｘの接続先と受信ポートＲｘの接続先とが異なっており、それによりマスターノードＭＮとスレーブノードＳＮ１〜ＳＮ７で１つのリングを形成している。
【００２１】
次に図１に示した通信システムの動作を説明する。
先ず始めに,マスターノードＭＮは、予め、スレーブノードＳＮ１〜ＳＮ７のそれぞれの1台当たりのスレーブノード通過時間とＬＡＮケーブルの遅延時間を計測してスレーブノード遅延時間記憶領域Ｍ１に格納しておく。
次いで、マスターノードの立上げ時又は指令に応じて、マスターノードＭＮからスレーブノードＳＮ１にＬＡＮケーブルを介して第１のパケット（スレーブノード順番確認用パケット）が送信される。スレーブノード順番確認用パケット内のスレーブノード順番は、マスターノードＭＮからの送信時には初期値、たとえば０、にリセットされている。
【００２２】
スレーブノードＳＮ１では、その受信ポートＲｘに受信されたスレーブノード順番確認用パケットの値を順番計数手段Ｃ１によりインクリメントしてスレーブノード順番記憶装置ＳＭ１に格納するとともに、インクリメントした値でスレーブノード順番確認用パケットを書き換えて隣接するスレーブノードＳＮ２に送信する。
【００２３】
スレーブノードＳＮ２以降でも同様の動作をしてスレーブノード順番記憶装置ＳＭｉにはマスターノードからｉ目のスレーブノードであることを示す数値ｉが格納される。これにより、各スレーブノードでは自スレーブノードがマスターノードから何番目のスレーブノードかをスレーブノード順番記憶装置ＳＭｉに格納することになる。
【００２４】
マスターノードに隣接するリング内の最終のスレーブノードＳＮ７内のトランシーバＰ７の送信ポートＴｘからはマスターノードＭＮの受信ポートにスレーブノード順番確認用パケットが送信される。マスターノードＭＮではスレーブノードＳＮ７から受信したスレーブノード順番確認用パケットに含まれているスレーブノードの台数（図示例の場合は７）を、この通信ネットワークを構成する全スレーブノードの台数として、全台数格納領域Ｍ２に格納する。
【００２５】
次に、マスターノードＭＮはスレーブノードの全台数と各スレーブノードの遅延時間とを含む第２のパケット（初期情報パケット）に、スレーブノード遅延時間記憶領域Ｍ１及び全台数格納領域Ｍ２に格納されている情報を搭載して、ＬＡＮケーブルを介して全スレーブノードＳＮ１〜ＳＮ７に送信する。
【００２６】
各スレーブノードでは受信した第２のパケットから、この通信システムを構成する全スレーブノードの台数と自ノードまでの遅延時間を知ることができ、これらの情報を初期情報記憶装置ＩＭｉに格納する。
【００２７】
次にマスターノードＭＮはスレーブノードを同時に制御するための第３のパケット（制御命令パケット）を、ＬＡＮケーブルを介して全スレーブノードＳＮ１〜ＳＮ７に送信する。
図２はこの第３のパケットがスレーブノードＳＮ１〜ＳＮ７を通過する状態とスレーブノードの同時制御を説明するタイムチャートである。
図３はスレーブノードＳＮ1〜ＳＮ７における第３のパケットの受信データの書き換えを説明する図である。
第３のパケットは図３に示すようにヘッダとスレーブノードＳＮ１〜ＳＮ７にそれぞれ対応しているタイムスロット＃１〜＃７と、誤り検出コードＣＲＣとからなっている。マスターノードＭＮから送信される第３のパケットの各タイムスロット＃1〜＃７には、スレーブノードＳＮ１〜ＳＮ７に対する制御命令が含まれている。
【００２８】
各スレーブノードＳＮｉでは、受信した第３のパケット内の自スレーブノードに対応するタイムスロット＃ｉ内の命令を全スレーブノードで同時に実行するように、待機時間演算手段Ｗｉにより（全スレーブノード台数−マスターノードからの接続順番）×固定遅延値を演算してその演算結果の時間だけ待機させて実行する。
【００２９】
また、各スレーブノードＳＮｉでは、受信した第３のパケットの自タイムスロット＃ｉのデータを受信し、マスターノードＭＮに送信するデータに変更して次ノードに送信する。この際に、パケット末端のチェックコードＣＲＣも変更する。
【００３０】
さらに、各スレーブノードＳＮｉでは、第３のパケットを受信した際に、パケット末端のチェックコードＣＲＣにてパケットの正当性を確認し、エラーが発生した場合、パケット内のエラーチェック結果確認用ビットＣＲＣを操作し、後段のノードに対してエラーが発生したことを通知する。第３のパケットは短い周期で周期的にマスターノードから送信できるので、スレーブノードの同時制御を短時間周期で行うことが可能である。
【００３１】
以上に説明したように、本発明の実施例によれば、１つのノードに１台の汎用トランシーバ（ＰＨＹデバイス）と２つのＬＡＮコネクタを搭載し、ＰＨＹの送信ポートＴｘと受信ポートＲｘを送受信別々のノードへＬＡＮケーブル用いて接続し、一方向の伝送方向のリング構成とする。これにより、送受信別々のＰＨＹへの接続が可能となる。また、ＬＡＮ通信パケットとは異なる独自のパケットフォーマットを用いることによって１パケット内でリング内の全てのデータの送受信が可能となるように時分割多重して通信を行うことによって、安価で伝送効率の高い通信が可能となる。
【００３２】
また、マスターノードがリング内のスレーブ接続台数を認識することができるパケットを送受信し、スレーブノードはマスターからの接続順および全スレーブノードの接続台数を認識するパケットを受信することにより、内部回路にて各スレーブでの同時動作が可能なタイミングを生成する。ケーブル長による遅延量をマスターノードに予め格納することにより、ケーブル長による遅延量はマスターノードからの制御で調整が可能な機能を有する。
【００３３】
さらに、スレーブノードは制御パケット内の自スレーブのタイムスロットの制御データをマスターノードへのレスポンスデータに書き換えを行い、またパケット最終のCRCコードの再生成を行なう。
【００３４】
さらに、全てのノードに受信パケットの誤り検出機能を搭載し、各スレーブノードはパケット受信時に誤り検出を行いその結果をパケット内に多重し次ノードへ通知する機能を有する。また、前段までに誤りがあった場合は、そのパケットを無効とする機能を有する。
【００３５】
本発明は上記実施例に限定されるものではなく、例えばスレーブノードの台数は３以上であれば任意の数でよい。
【産業上の利用可能性】
【００３６】
例えば、10/100Base-T イーサネット用物理層（PHY）トランシーバデバシスを用いたリング接続による通信システムにおいて、簡単な構成でリング構成の複数のスレーブノードを同時に且つ短い時間間隔で周期的に制御可能になる。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施例によるリング接続による通信システムの構成を示すブロック図である。
【図２】制御パケットがスレーブノードを通過する状態とスレーブノードの同時制御を説明するタイムチャートである。
【図３】各スレーブノードにおける制御パケットの受信データの書き換えを説明する図である。
【符号の説明】
【００３８】
ＭＮ…マスターノード
ＳＮ１〜ＳＮ７…スレーブノード
ＰＭ,Ｐ１〜Ｐ７…トランシーバ
Ｔｘ…送信ポート
Ｒｘ…受信ポート
Ｍ…記憶装置
ＳＭ１〜ＳＭ７…スレーブノード順番記憶装置
Ｃ１〜Ｃ７…計数手段
Ｗ１〜Ｗ７…待機時間演算手段
ＩＭ１〜ＩＭ７…初期情報記憶装置
【図１】
2005286380.tif 000003
【図２】
2005286380.tif 000004
【図３】
2005286380.tif 000005