(57)【要約】【課題】ソフトスイッチング動作させても上下短絡を完全に防止出来るモータドライブ回路を実現する。【解決手段】１組のスイッチング素子のオン状態からオフ状態への切替り動作を時定数を持たせ徐々に行うソフトスイッチング回路と，ソフトスイッチング時，休止時間がとれなくなる事による上下短絡の発生を防止すべく，残りの１組のスイッチング素子を含むフルブリッジ接続された４個のスイッチング素子全てをオンさせない上下短絡防止回路とを具備することによって実現している。  尚，前記ソフトスイッチング回路は抵抗，コンデンサから成る充電回路で，前記上下短絡防止回路は抵抗，ダイオード，トランジスタから成る構成で前記スイッチング素子２組に各々対応している。【選択図】  図１
2005027423.tif 000002
【特許請求の範囲】
【請求項１】
ロータのステータに対する回転位置を検出して検出信号を出力する回転位置検出部と，直流電源の正，負端子間に，フルブリッジ接続された４個のスイッチング素子からなりブリッジの向かい合う対辺に配設された一方のスイッチング素子対及び残りの他方のスイッチング素子対が交互にオンしてモータコイルに双方向に電流を通流するスイッチ部と，前記一方のスイッチング素子対のオンと前記他方のスイッチング素子対のオンとの間にすべての前記スイッチング素子をオフとする休止時間を設定する為の休止時間設定部と，前記検出信号及び前記休止設定部からの信号により前記各スイッチング素子の制御端子に所定のタイミングでオン制御信号を出力して前記一方のスイッチング素子対及び前記他方のスイッチング素子対を前記休止時間を挟んで交互にオンさせる制御部とを備えた単相ブラシレスモ−タ用ドライブ回路において，
前記一方のスイッチング素子対のオン状態からオフ状態への切替り動作を時定数を持たせ徐々に行うソフトスイッチング回路と，ソフトスイッチング時，前記休止時間がとれなくなる事による上下短絡の発生を防止すべくソフトスイッチング時，他方のスイッチング素子対を含むフルブリッジ接続された４個のスイッチング素子全てをオンさせない上下短絡防止回路とを具備したことを特徴とする単相ブラシレスモータ用ドライブ回路。
【請求項２】
前記ソフトスイッチング回路が抵抗及びコンデンサから成る充放電回路で両スイッチング素子対に各々対応していることを特徴とする請求項１に記載の単相ブラシレスモータ用ドライブ回路。
【請求項３】
前記上下短絡防止回路が抵抗，ダイオード，トランジスタから成る構成で両スイッチング素子対に各々対応していることを特徴とする請求項１および請求項２に記載の単相ブラシレスモータ用ドライブ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，ファンモータ等のＤＣモータにおいて，特にロータの回転を検出するホール素子等の位置検出素子の信号に基づいてステータのコイルに双方向に電流を通流して，駆動制御するＤＣモータ駆動回路に関する。
【０００２】
【従来の技術】
一般に、電子機器や制御機器は熱に弱く、発熱を伴う場合には冷却を行う必要がある。このとき、自然冷却では冷却力が不足することから、機器の正常動作確保のために、軸流ファン、横流ファン、遠心ファン等のファンにより強制的に冷却することが従来から行われている。そして、ＤＣブラシレスモータは、高信頼性、長寿命という優れた特性から、この種の機器冷却用ファンの駆動用に適している。
【０００３】
図２は従来のＤＣブラシレスモータの駆動装置の概略構成を示し、図２に示すように、直流電源の正端子＋Ｖ及び負端子ＧＮＤ間にはフルブリッジ接続された４個のスイッチングトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４から成るスイッチ部１が設けられている。（例えば，特許文献１参照。）
このとき、ＰＮＰ型トランジスタＱ１、Ｑ２のエミッタが共に正端子＋Ｖに接続され、ＮＰＮ型トランジスタＱ３、Ｑ４のエミッタが共に負端子ＧＮＤに接続され、トランジスタＱ１、Ｑ３のコレクタ同士及びトランジスタＱ２、Ｑ４のコレクタ同士が接続されている。
【０００４】
また、トランジスタＱ１、Ｑ３のコレクタ同士の接続点Ｐ１と、トランジスタＱ２、Ｑ４のコレクタ同士の接続点Ｐ２との間には、ＤＣブラシレスモータ（図示せず）のロータに巻回されて直列接続された単相のモータコイルＬ１、Ｌ２の両端がそれぞれ接続されている。
【０００５】
このようなスイッチ部１は、図２に示す駆動用ＩＣ２及びドライブ回路３により制御され、駆動用ＩＣ２の出力に応じ、ドライブ回路３から各トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のベースにオン制御信号が出力されて各トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４がオン、オフされる。このとき、トランジスタＱ１、Ｑ４が同時にオンし、トランジスタＱ２、Ｑ３が同時にオンするように、ドライブ回路３からオン制御信号が出力される。
【０００６】
ところで、図２に示すように、駆動用ＩＣ２にはロータのステータに対する回転位置を磁気的に検出して検出信号を出力するホール素子Ｈの両出力端子が接続され、このホール素子Ｈの一端は限流用の抵抗Ｒ１を介して直流電源の正端子＋Ｖに、他端は負端子ＧＮＤにそれぞれ接続されている。そして、ホール素子Ｈから駆動用ＩＣ２に出力される検出信号に基づき、駆動用ＩＣ２により相切り換えのタイミングが検知され、この相切り換えのタイミングで駆動用ＩＣ２からドライブ回路３に駆動信号が出力される。
【０００７】
また、図２に示すように、直流電源の正端子＋Ｖと駆動用ＩＣ２の電源端子との間には駆動用ＩＣ２への動作電圧供給用の抵抗Ｒ２が設けられ、この抵抗Ｒ２と負端子ＧＮＤとの間には、２個の分圧抵抗Ｒ３、Ｒ４の直列回路が設けられている。更に、抵抗Ｒ５とコンデンサＣ１との直列回路から成る充放電回路４が両分圧抵抗Ｒ３、Ｒ４の直列回路に並列に接続され、両分圧抵抗Ｒ３、Ｒ４の接続点Ｐ３と、抵抗Ｒ５及びコンデンサＣ１の接続点Ｐ４とが駆動用ＩＣ２の入力端子に接続されている。
【０００８】
ここで、駆動用ＩＣ２は、相切り換えのタイミングで動作してコンデンサＣ１を放電する放電用トランジスタを内蔵すると共に、接続点Ｐ３とＰ４の電圧を比較する比較器を内蔵している。そのため、コンデンサＣ１の放電によって接続点Ｐ４の電圧が接続点Ｐ３の電圧よりも低下している間、ドライブ回路３に対して全トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４を一定時間オフすべく休止指令信号を出力する。このように、全トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４をオフした一定の休止時間（例えば数百μｓ）を設けることによって、例えばトランジスタＱ１、Ｑ３（或いはトランジスタＱ２、Ｑ４）の同時オンによる過大な貫通電流の通流を阻止し、トランジスタＱ１、Ｑ３（或いはトランジスタＱ２、Ｑ４）が破壊されることを防止している。
【０００９】
従って、相切り換えのタイミングでスイッチ部１のすべてのトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４が一定の休止時間オフ状態となり、その後例えばトランジスタＱ１、Ｑ４がオンされてモータコイルＬ１、Ｌ２に、図２中の実線矢印方向に電流が流れ、再びすべてのトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４が一定の休止時間オフ状態となった後、トランジスタＱ２、Ｑ３がオンされてモータコイルＬ１、Ｌ２に、図２中の破線矢印方向に電流が流れ、このような動作が繰り返しによってモータコイルＬ１、Ｌ２に発生する交番磁界とモータマグネットの形成磁界とが反発し、これによりロータに回転力が作用してモータが回転する。
【００１０】
以上が基本回路の動作であるが、使用条件によってはファン高速回転時の機械音を嫌う場合があり，その場合は，その抑制の為，相切換時の電流立ち下がりに傾斜を付ける，所謂ソフトスイッチング回路を搭載したタイプの駆動回路が採用される。その回路図面を図２に示す。
【００１１】
【特許文献１】
特願平１１−１６４８６８号公報
【発明が解決しようとする課題】
ソフトスイッチング回路を搭載するとは，既述の様に相切換時の電流の立ち下がりに傾斜を付けることである。従ってこのままでは図５のタイミングチャートが示すようにトランジスタＱ１のベース電流とトランジスタＱ２のベース電流が同時に流れるタイミングが存在してしまう。（図５に斜線で示した）
この為，前記休止期間を介在させる回路が必要になる。また，前記スイッチング素子に流れる電流がＯＦＦを始めてから完全にＯＦＦするまでの時間はばらつきがあるため実際の休止時間の設定値はマージンを見込んで決める為ソフトスイッチング回路が無いときよりも長くなる。
【００１２】
この為，例えば電源電圧を上げていくとロータの回転周期は減少するが休止時間は電源電圧に関係なく一定である為，ロータの回転周期に対する休止時間の割合が次第に大きくなり，その結果電源電圧を上げてもモータの回転数はあまり上昇しないと言う不都合が生じる。
【００１３】
【課題を解決するための手段】
上記した課題を解決する為に上下短絡防止回路を搭載する。すなわち、本発明は、ロータのステータに対する回転位置を検出して検出信号を出力する回転位置検出部と，直流電源の正，負端子間に，フルブリッジ接続された４個のスイッチング素子からなりブリッジの向かい合う対辺に配設された一方のスイッチング素子対及び残りの他方のスイッチング素子対が交互にオンしてモータコイルに双方向に電流を通流するスイッチ部と，前記一方のスイッチング素子対のオンと前記他方のスイッチング素子対のオンとの間にすべての前記スイッチング素子をオフとする休止時間を設定する為の休止時間設定部と，前記検出信号及び前記休止設定部からの信号により前記各スイッチング素子の制御端子に所定のタイミングでオン制御信号を出力して前記一方のスイッチング素子対及び前記他方のスイッチング素子対を前記休止時間を挟んで交互にオンさせる制御部とを備えた単相ブラシレスモ−タ用ドライブ回路において，
前記一方のスイッチング素子対のオン状態からオフ状態への切替り動作を時定数を持たせ徐々に行うソフトスイッチング回路と，ソフトスイッチング時，前記休止時間がとれなくなる事による上下短絡の発生を防止すべくソフトスイッチング時，他方のスイッチング素子対を含むフルブリッジ接続された４個のスイッチング素子全てをオンさせない上下短絡防止回路とを具備したことを特徴とする。
【００１４】
この場合、前記ソフトスイッチング回路が抵抗及びコンデンサから成る充放電回路で両スイッチング素子対に各々対応している構成とすることができ、前記上下短絡防止回路が抵抗，ダイオード，トランジスタから成る構成で両スイッチング素子対に各々対応している構成としてもよい。
【００１５】
以下，本回路の動作を説明する。前記両スイッチング素子対に対応するドライブ回路をドライブするＩＣの２出力――前記スイッチング素子対にドライブ回路を介して対応する――の内の１出力がアクティブである場合を想定する。
【００１６】
この出力に対応する前記一方のスイッチング素子対が導通しているとして，今本ＩＣ出力がＯＦＦする場合を想定するとソフトスイッチング回路を搭載している為ある時間（＝Ｔｓ）だけアクティブ状態が継続し前記一方のスイッチング素子対に電流が流れることを継続する。この時（正確にはＩＣがＯＦＦした時，またはソフトスイッチング動作を開始した時）前記上下短絡防止回路が働き前記両スイッチング素子対をドライブする前記ＩＣの２出力を強制的にＯＦＦする。
【００１７】
従って他方のスイッチング素子対がアクティブになることは決して起こらず，上下短絡も起こり得ない。
【００１８】
また，ソフトスイッチングが終了すると，換言すれば前記一方スイッチング素子対に流れる電流が０となると，自動的に上下短絡防止回路による前記ＩＣの２出力の強制ＯＦＦが解除されるので，ソフトスイッチのばらつきを考慮してマージンを見込んで休止時間を決定する必要が無く，前記休止時間が最小限に押さえられる。
【００１９】
この事により，ロータの回転周期に対する休止時間の割合が次第に大きくなり，その結果電源電圧を上げてもモータの回転数はあまり上昇しないと言う不都合を回避できる。
【００２０】
【発明の実施の形態】
この発明を電子機器や制御機器等の強制冷却ファンの駆動に使用するＤＣブラシレスモータに適用した場合の一実施形態について図１を参照して詳細に説明する。但し，図１は本発明の概略回路図である。
【００２１】
今，回転位置検出器ＨＥのＩＣへの入力端子９，１０ピンのＨ，Ｌパターンより１３ピンがアクティブ（論理レベル：Ｈ）になるとドライブ回路の出力端子Ａはローアクティブの特性を持ちほぼ０ボルトになり，トランジスタ：Ｑ１のベース，トランジスタ：Ｑ５のベースから電流を引っ張るのでトランジスタＱ１，トランジスタＱ５は導通する。この時，ソフトスイッチング回路を構成するコンデンサＣ２にも電荷がおおよそ電源電圧分チャージされる。
【００２２】
トランジスタＱ５が導通するとトランジスタＱ５のコレクタから流出した電流は一部はＲ８に流入して電圧効果を発生し，トランジスタ（ＦＥＴ）Ｑ３を導通させる。又一部は抵抗Ｒ１２を経て，ドライブ回路のＡ端子がほぼ０ボルトなのでダイオードＤ１を経て，ドライブ回路のＡ端子へ流入する。
【００２３】
以上より，電源の＋端子からトランジスタＱ１のエミッタ−コレクタ，ステータコイルＬ１，Ｌ２，トランジスタ（ＦＥＴ）Ｑ３のドレインーソースを介して電流がＣ１の向きに流れ電源の−端子に流入する。この時，コイルＬ１，Ｌ２を通じて発生する磁界とロータに搭載された永久磁石の極性の関係で反発力が発生し、ロータは回転する。
【００２４】
一定時間経過後，ロータの回転に同期して回転位置検出器ＨＥの出力が変化してＩＣの１３ピンがＬに反転するとドライブ回路の出力端子ＡもイナクティブになりＨに反転し始める。しかし，ソフトスイッチ回路が組みこまれているので，前記出力端子Ａがイナクティブに成っても直ぐにはＨにまで回復しない。
【００２５】
この理由は，コンデンサＣ２に電荷がおおよそ電源電圧分チャージされているので，トランジスタＱ１，トランジスタＱ５のベース電流はコンデンサＣ２に流入し，チャージされている電荷を極性の違いから相殺する（見掛け上はディスチャージされた様に見える）。このディスチャージ時間を経て前記出力端子ＡはＨに回復する。何故ならばコンデンサＣ２が完全にディスチャージされるとコンデンサＣ２両端の電位差がほぼ０Ｖとなるので，前記出力端子Ａは電源電圧にほぼ等しくなるからである。
【００２６】
又，ＩＣの１３ピンがイナクティブになり，前記出力端子ＡがＬからＨに反転し始めるとトランジスタＱ５のコレクタ電流の１部は抵抗Ｒ１２を介してダイオードＤ１に向い，ドライブ回路のその出力端子Ａによりシンクされて流入していたのが，前記出力端子Ａがイナクティブになりシンクされなくなり，且つ，前記出力端子Ａの電位が徐々に上昇する為，そのアノード側とカソード側で電位差が徐々になくなる為ついにはダイオードＤ１には流入できなくなり，逆方向のダイオードＤ２に向けて流れ始めトランジスタＱ７を導通させる。
【００２７】
トランジスタＱ７が導通するとＩＣの５ピン端子は引っ張られ，従って５ピン端子の電位はほぼ０Ｖまで下がる。
【００２８】
本端子は閾値を２つ持っており高電位（Ｖｈ）の方は約２．０Ｖ，低電位（Ｖｌ）の方は約０．８Ｖである。本端子がＶｈをこえているときは本ＩＣの二つの出力（１３ピンと１４ピン）を動作モードにするが、Ｖｌを下回る時は二つの出力をＯＦＦする。（尚，本５ピン端子はＩＣ内部にて抵抗でプルアップされておりオープンの場合は出力は動作モードになる。）
従って，トランジスタＱ７が導通すると本ＩＣの５ピン端子はほぼ０ボルトまで低下するので本ＩＣの二つの出力はＯＦＦする。よってドライブ回路の出力端子ＢもＯＦＦするので，前記他方のスイッチング素子対も当然導通されず，ＯＦＦのままである。
【００２９】
その後ソフトスイッチング動作時間（Ｔｓ）が経過すると，トランジスタＱ１，トランジスタＱ５は完全にＯＦＦし，従って，トランジスタＱ７へダイオードＤ２を介して流入する電流は０となりトランジスタＱ７は完全にＯＦＦする。この時ＩＣの５ピン端子は既述した様に内部的にプルアップされているのでＨに反転しＩＣの二出力端子のＯＦＦを解除する。
【００３０】
従って，既述した様に回転位置検出器ＨＥのステイタス情報からＩＣの１３ピン端子はＯＦＦ，１４ピン端子はアクティブになる。ドライブ回路の前記出力端子Ｂは其れゆえにローアクティブでトランジスタＱ２，トランジスタＱ６のベースを引っ張り両トランジスタを導通させる。この過程で，コンデンサＣ３を充電する。
【００３１】
トランジスタＱ６のコレクタ電流は一部はＲ１１に流入し電圧効果を発生し，トランジスタＱ４（ＦＥＴ）を導通させる。また他の一部はダイオードＤ３を経て前記出力端子Ｂにシンクされる。
【００３２】
以上より電流は電源のブラス端子からトランジスタＱ２のエミッタ−コレクタ間をへてコイルＬ２，コイルＬ１更にトランジスタ（ＦＥＴ）Ｑ４のドレイン−ソースをへて電流がＣ２の向きで電源のマイナス端子へ流れ込む。この時，コイルＬ２，Ｌ１を通じて発生する磁界とロータに搭載された永久磁石の極性の関係で反発力が発生し、ロータは回転する。
【００３３】
一定時間経過後，ロータの回転に同期して回転位置検出器ＨＥの出力が変化してＩＣの１４ピンがＬに反転するとドライブ回路の出力端子ＢもイナクティブになりＨに反転し始める。しかし，ソフトスイッチ回路が組みこまれているので，前記出力端子Ｂがイナクティブに成っても直ぐにはＨにまで回復しない。
【００３４】
この理由は，既述した様にコンデンサＣ３に電荷がおおよそ電源電圧分チャージされているので，トランジスタＱ２，トランジスタＱ６のベース電流はコンデンサＣ３に流入し，チャージされている電荷を極性の違いから相殺する。（見掛け上はディスチャージされた様に見える。）このディスチャージ時間を経て前記出力端子ＢはＨに回復する。何故ならばコンデンサＣ３が完全にディスチャージされるとコンデンサＣ３の両端の電位差がほぼ０Ｖとなるので，前記出力端子Ｂは電源電圧にほぼ等しくなるからである。
【００３５】
又，ＩＣの１４ピンがイナクティブになり，前記出力端子ＢがＬからＨに反転し始めるとトランジスタＱ６のコレクタ電流の１部は抵抗Ｒ１４を介してダイオードＤ３に向って，ドライブ回路のその出力端子Ｂからシンクされて流入していたのが，前記出力端子Ｂがイナクティブになりシンクされなくなり，且つ，前記出力端子Ｂの電位が徐々に上昇する為，そのアノード側とカソード側で電位差が徐々になくなる為ついにはダイオードＤ３には流入できなくなり，逆方向のダイオードＤ４に向けて流れ始めトランジスタＱ７を導通させる。
【００３６】
トランジスタＱ７が導通するとＩＣの５ピン端子は引っ張られ，従って５ピン端子の電位はほぼ０Ｖまで下がる。従って，本ＩＣの二つの出力はＯＦＦする。よってドライブ回路の出力端子ＢもＯＦＦするので，前記他方のスイッチング素子も当然導通されず，ＯＦＦのままである。
【００３７】
その後ソフトスイッチング動作時間（Ｔｓ）が経過すると，トランジスタＱ２，トランジスタＱ６は完全にＯＦＦし，従って，トランジスタＱ７へダイオードＤ４を介して流入する電流は０となりトランジスタＱ７は完全にＯＦＦする。
【００３８】
この時ＩＣの５ピン端子は既述した様に内部的にプルアップされているのでＨに反転しＩＣの二出力端子のＯＦＦを解除する。従って，既述した様に回転位置検出器ＨＥのステイタス情報からＩＣの１３ピン端子はアクティブ，１４ピン端子はＯＦＦになる。
【００３９】
図４のタイミングチャート（上下短絡防止回路付き），図５のタイミングチャート（上下短絡防止回路なし）をベースに以下説明する。
【００４０】
従来技術で説明した図２は基本回路にソフトスイッチング回路を搭載しただけの場合である。トランジスタＱ１のベース電流とトランジスタＱ２のベース電流はオーバラップするタイミングが存在する。このままでは上下短絡が必ず発生するので、既述した様にソフトスイッチング回路が動作している時間（Ｔｓ）のばらつきのマージンを考慮して前記休止時間を決定する必要がある。
【００４１】
これに対して図４は上下短絡防止回路有の場合で既に詳細に説明した様にトランジスタＱ７が機能するのでトランジスタＱ１からトランジスタＱ２への切換は最小限の前記休止時間で達成される。
【００４２】
【発明の効果】
本発明の上下短絡防止回路が搭載される事により所謂Ｈブリッジ回路の上下２個のスイッチング素子からなる１組のブリッジ回路ともう１組のブリッジ回路への切り替え時に必要となる前記休止時間が最小限に抑えられ，既述した電源電圧を上げてもモータの回転数はあまり上昇しないと言う不都合が生じ無くなる。
【図面の簡単な説明】
【図１】本発明の単相モータ駆動回路の  実施形態を示す回路図である。
【図２】従来の単相モータ駆動回路の回路図
【図３】従来の単相モータ駆動回路でソフトスイッチング回路が搭載されている回路図
【図４】本発明のタイミングチャート図
【図５】従来の単相モータ駆動回路でソフトスイッチング回路が搭載されている場合のタイミングチャート図
【符号の説明】
ＩＣ      コイルドライブ用ＩＣ
Ｌ１，Ｌ２      コイル
Ｑ１，Ｑ２      トランジスタ  （Ｈブリッジ構成）
Ｑ３，Ｑ４      トランジスタ（ＦＥＴ）（Ｈブリッジ構成）
Ｑ５，Ｑ６，Ｑ７      トランジスタ
Ｃ２，Ｃ３      コンデンサ
Ｄ１，Ｄ２，Ｄ３，Ｄ４      ダイオード
Ｒ１２，Ｒ１４      抵抗
ＨＥ      回転位置検出器
【図１】
2005027423.tif 000003
【図２】
2005027423.tif 000004
【図３】
2005027423.tif 000005
【図４】
2005027423.tif 000006
【図５】
2005027423.tif 000007