(57)【要約】    【課題】  機能追加によるタイミング設計を必要とせず、簡単な回路で、電流セルの高速停止、及び電流セルの停止からの高速復帰を行うことができ、低消費電力化を図ることができるＤ／Ａコンバータを得る。    【解決手段】  電流セルＣＥｋ（ｋ＝１〜ｎ）内において、差動対をなすＰＭＯＳトランジスタＰＡｋ，ＰＢｋと、該差動対に電流を供給する定電流源をなすＰＭＯＳトランジスタＰＤｋとの間にＰＭＯＳトランジスタＰＣｋを挿入し、ＰＭＯＳトランジスタＰＣｋのドレインとゲートとの接続制御を対応して行うスイッチＳＷＡｋと、ＰＭＯＳトランジスタＰＣｋのゲートとソースとの接続制御を行うスイッチＳＷＢｋを設け、動作時にはスイッチＳＷＡｋをオンさせると共にスイッチＳＷＢｋをオフさせ、動作停止時にはスイッチＳＷＡｋをオフさせると共にスイッチＳＷＢｋをオンさせるようにした。【選択図】  図１
2005286552.tif 000002
【特許請求の範囲】
【請求項１】
Ｄ／Ａ変換を行う信号を所定の方法でデコードして出力するデコーダと、該デコーダからのデジタル信号に応じて電流を出力する複数の電流セルと、該各電流セルのそれぞれの電流源に対して所定の定電流を出力させる基準電流生成回路と、各電流セルから出力された総電流を電圧に変換する電流‐電圧変換回路とを備えたＤ／Ａコンバータにおいて、
前記各電流セルは、
前記デコーダからの対応するデジタル信号が制御電極にそれぞれ入力され、該入力されたデジタル信号に応じてそれぞれ前記電流‐電圧変換回路へ電流を出力する、同導電型の差動対をなす第１及び第２の各トランジスタと、
前記電流源をなす第３のトランジスタと、
該第３のトランジスタから出力される定電流の前記第１及び第２の各トランジスタへの出力制御を行う第４のトランジスタと、
外部から入力された制御信号に応じて該第４のトランジスタの動作制御を行うスイッチ回路部と、
をそれぞれ備え、
前記スイッチ回路部は、外部から所定の信号が入力されると、前記第４のトランジスタをオフさせて遮断状態にすることを特徴とするＤ／Ａコンバータ。
【請求項２】
前記スイッチ回路部は、外部からの制御信号に応じて、前記第４のトランジスタの制御電極を、該第４のトランジスタの入力端又は出力端のいずれかに接続することを特徴とする請求項１記載のＤ／Ａコンバータ。
【請求項３】
前記第４のトランジスタは、ＭＯＳトランジスタであり、前記スイッチ回路部は、外部からの制御信号に応じて、該第４のトランジスタのゲートを、第４のトランジスタのドレイン又はソースのいずれかに接続することを特徴とする請求項２記載のＤ／Ａコンバータ。
【請求項４】
前記第４のトランジスタは、ＭＯＳトランジスタであり、前記スイッチ回路部は、外部からの制御信号に応じて、該第４のトランジスタのゲートを、第４のトランジスタをオフさせる電圧又は第４のトランジスタのドレインのいずれかに接続することを特徴とする請求項１記載のＤ／Ａコンバータ。
【請求項５】
前記第４のトランジスタは、ＭＯＳトランジスタであり、前記スイッチ回路部は、外部からの制御信号に応じて、前記第４のトランジスタのゲートを、第４のトランジスタを５極間領域で動作させる電圧又は第４のトランジスタのソースのいずれかに接続することを特徴とする請求項１記載のＤ／Ａコンバータ。
【請求項６】
Ｄ／Ａ変換を行う信号を所定の方法でデコードして出力するデコーダと、該デコーダからのデジタル信号に応じて電流を出力する複数の電流セルと、該各電流セルのそれぞれの電流源に対して所定の定電流を出力させる基準電流生成回路と、各電流セルから出力された総電流を電圧に変換する電流‐電圧変換回路とを備えたＤ／Ａコンバータにおいて、
外部から入力された制御信号に応じて前記各電流セルの動作制御を行う制御回路を備え、
前記各電流セルは、
前記デコーダからの対応するデジタル信号が制御電極にそれぞれ入力され、該入力されたデジタル信号に応じてそれぞれ前記電流‐電圧変換回路へ電流を出力する、同導電型の差動対をなす第１及び第２の各トランジスタと、
前記電流源をなす第３のトランジスタと、
該第３のトランジスタから出力される定電流の前記第１及び第２の各トランジスタへの出力制御を行う第４のトランジスタと、
をそれぞれ備え、
前記制御回路は、外部から入力された制御信号に応じて前記各第４のトランジスタの動作制御を行うことを特徴とするＤ／Ａコンバータ。
【請求項７】
前記制御回路は、外部から所定の信号が入力されると、前記第４のトランジスタをオフさせて遮断状態にすることを特徴とする請求項６記載のＤ／Ａコンバータ。
【請求項８】
前記第４のトランジスタは、ＭＯＳトランジスタであり、前記制御回路は、外部からの制御信号に応じて、前記第４のトランジスタのゲートに、第４のトランジスタを５極間領域で動作させる電圧又は第４のトランジスタをオフさせて遮断状態にする電圧のいずれかを出力することを特徴とする請求項６又は７記載のＤ／Ａコンバータ。
【請求項９】
前記制御回路は、
外部からの制御信号に応じて、前記第４のトランジスタのゲートを、該第４のトランジスタを５極間領域で動作させる電圧に接続する第５のトランジスタと、
外部からの制御信号に応じて、前記第４のトランジスタのゲートを、該第４のトランジスタをオフさせて遮断状態にする電圧に接続する第６のトランジスタと、
を備えることを特徴とする請求項８記載のＤ／Ａコンバータ。
【請求項１０】
前記制御回路は、外部からの制御信号に応じて、前記第４のトランジスタのゲートに、第４のトランジスタを５極間領域で動作させる電圧又は第４のトランジスタをオフさせて遮断状態にする電圧のいずれかを出力する論理回路を備えることを特徴とする請求項８記載のＤ／Ａコンバータ。
【請求項１１】
前記デコーダ、各電流セル、基準電流生成回路及び制御回路は、外部から低消費電力動作の実行を指令する信号が入力されると、それぞれ電流消費を停止して動作を停止することを特徴とする請求項６、７、８、９又は１０記載のＤ／Ａコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ／Ａコンバータに関し、特に高速化及び低消費電力化が要求される高速差動信号ドライバ等の半導体集積回路に使用されるＤ／Ａコンバータに関する。
【背景技術】
【０００２】
半導体集積回路において、近年、高速化、低消費電力化が求められ、半導体集積回路に使用されるＤ／Ａコンバータに関しても高速化及び低消費電力化が求められている。
高速動作を行うＤ／Ａコンバータとしては、電流加算型出力方式のものが一般的に使用されている。電流加算型出力方式のＤ／Ａコンバータは、論理信号である入力データ信号を論理回路にてデコード処理するデジタル部と、電流セル及び電流セル内電流源の基準電流源となる基準電流生成回路からなるアナログ部とで構成される。差動入力対トランジスタと電流源トランジスタで構成される複数の電流セルの出力同士が接続され、入力データに応じた電流が加算されて出力される。また、電流セルは、Ｄ／Ａコンバータの分解能や重み付けによって必要な数が決まり、各電流セルの電流源は基準電流生成回路に流れる基準電流を基準に設計されており、基準電流生成回路の基準電流を基にして安定した電流を出力する。
【０００３】
図６は、従来の電流加算出力型Ｄ／Ａコンバータの回路例を示した図である。
図６のＤ／Ａコンバータ１００は、アナログ部をなす基準電流生成回路１０１、電流セルＣＡ１〜ＣＡｎ及び電流‐電圧変換回路１０２、並びにデジタル部をなすデコーダ１０３を備えている。
基準電流生成回路１０１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路１０５と、差動増幅器ＯＰａと、ＰＭＯＳトランジスタ１０６，１０７と、抵抗Ｒａとで構成され、抵抗Ｒａに所定の定電流が流れている。
【０００４】
電流セルＣＡ１〜ＣＡｎは同じ回路構成をなしており、電流セルＣＡ１〜ＣＡｎにおいて、電源電圧ＶＣＣに電流源をなすＰＭＯＳトランジスタＰａのソースが接続され、ＰＭＯＳトランジスタＰａのドレインに、入力用差動対をなすＰＭＯＳトランジスタＰｂ及びＰｃの各ソースがそれぞれ接続されている。
各ＰＭＯＳトランジスタＰａのゲートには差動増幅器ＯＰａの出力信号がそれぞれ入力されている。デコーダ１０３にはＤ／Ａ変換を行うデジタル信号Ｓｉｎが入力されており、デコーダ１０３は、該入力されたデジタル信号Ｓｉｎを所定の方法でデコードして出力する。電流セルＣＡ１〜ＣＡｎの各ＰＭＯＳトランジスタＰｂ及びＰｃのゲートには、デコーダ１０３からの対応するデジタル信号がそれぞれ入力されている。
【０００５】
電流セルＣＡ１〜ＣＡｎの各ＰＭＯＳトランジスタＰｂから出力された電流は、電流‐電圧変換回路１０２をなす抵抗Ｒｂにそれぞれ出力され、抵抗Ｒｂで電圧に変換されて出力される。同様に、電流セルＣＡ１〜ＣＡｎの各ＰＭＯＳトランジスタＰｃから出力された電流は、電流‐電圧変換回路１０２をなす抵抗Ｒｃにそれぞれ出力され、抵抗Ｒｃで電圧に変換されて出力される。抵抗Ｒｂ及びＲｃで変換された電圧は、差動出力をなしてＤ／Ａコンバータ１００の出力信号として出力される。なお、Ｄ／Ａコンバータの出力方式によっては、シングル出力となる。
【０００６】
ＰＭＯＳトランジスタＰａに流れる電流は、抵抗Ｒａに流れる電流を基準にした定電流が流れる。電流セルＣＡ１〜ＣＡｎの各ＰＭＯＳトランジスタＰａは、それぞれ定電流源として作動するために５極間領域で動作している。更に、電源電圧ＶＣＣと差動増幅器ＯＰ１の出力端との間には、各ＰＭＯＳトランジスタＰａのゲート電圧がそれぞれ変動しないように安定化させるための安定化容量Ｃａが接続されている。
Ｄ／Ａコンバータ１００の分解能、重み付けによって電流セルの数ｎや電流セルＣＡ１〜ＣＡｎ内の各電流値が決まり、デコーダ１０３から入力されたデジタル信号に応じて電流セル内の差動対をなす入力用トランジスタＰｂ及びＰｃがオン又はオフし、抵抗Ｒｂ及びＲｃに電流が出力される。
【０００７】
また従来において、電流源と差動入力対トランジスタの間に制御トランジスタを設け、該制御トランジスタのゲートに設けたスイッチをオン又はオフさせて電流源用トランジスタの電流の流れを調整するもの（例えば、特許文献１参照。）や、定電流用発生回路にスイッチを設け、停止機能を持たしているものがあった（例えば、特許文献２参照。）。更に、従来において、定電流用トランジスタのゲート部のオン及びオフを高速化させたもの（例えば、特許文献３参照。）や、電流セルにおける電流停止用に、差動入力用トランジスタオフ用トランジスタを追加し、差動入力用トランジスタと定電流用トランジスタの間にトランジスタを設け、いずれも論理信号にて電流制御を行うようにしたものがあった（例えば、特許文献４参照。）。
【特許文献１】特開２０００−３０５６４３号公報
【特許文献２】特許第３２９６３６１号公報
【特許文献３】特開２００１−２８５０６９号公報
【特許文献４】特許第２７８９０７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
複数のＤ／ＡコンバータがＬＳＩに内蔵されると、ＬＳＩの消費電力が大きくなるため、Ｄ／Ａコンバータが停止しているときは、該Ｄ／Ａコンバータに不要な電流が流れないようにすることで低消費電力化を図ることができる。特に、Ｄ／Ａコンバータのアナログ部に流れる電流量は、Ｄ／Ａコンバータ全体の消費電流の大半を占め、高速化を図ると該消費電流が増加する傾向にある。したがって、Ｄ／Ａコンバータが動作しないときにアナログ部の動作を停止させることにより、低消費電力化を実現することができる。
【０００９】
従来より電流セルを停止させる方法としては、電流セルの電流源をなす電流源用トランジスタのゲートを制御する方法と、入力用差動対をなす差動入力対トランジスタのゲートを制御する方法があった。電流源用トランジスタは、チャネル長変調を考慮すると共に定電流性の向上を図る目的で、トランジスタのチャネル長及びチャネル幅が大きくなるように形成されている。このようなサイズが大きいことによりトランジスタ自身のゲート容量及び寄生容量が大きくなるため、電流源用トランジスタのゲートを制御して、動作を停止させるために要する時間、及び動作停止状態から作動状態に回復させるために要する時間がそれぞれ長くなるという問題があった。
【００１０】
更に、安定化用容量Ｃａが付加されるため、電流源用トランジスタの動作を停止させるまでの時間や、動作停止状態から作動状態に回復させるまでの時間が長くなるという問題があった。このように、電流源用トランジスタの動作を停止させる時間や、電流源用トランジスタの動作を停止させてから復帰させるまでの時間が長いと、ＬＳＩ又はＬＳＩを組み込んだシステムの処理時間が長くなるという問題があった。
【００１１】
また、差動入力対トランジスタのゲートを制御するには、該ゲートに入力される信号を固定に制御する論理回路やスイッチが必要であり、このような回路を差動入力対トランジスタのゲートに接続する必要がある。このため、差動入力対トランジスタのゲートに入力される信号に容量が付加され、差動入力対トランジスタを動作させるタイミングが変化してしまうという問題があった。各電流セル内の電流源の重み付けによって、電流セルに流れる電流や差動入力対のトランジスタサイズが異なる場合は、更に、このようなタイミング設計が複雑になる。
【００１２】
本発明は、上記のような問題を解決するためになされたものであり、機能追加によるタイミング設計を必要とせず、簡単な回路で、電流セルの高速停止、及び電流セルの停止からの高速復帰を行うことができ、低消費電力化を図ることができるＤ／Ａコンバータを得ることを目的とする。
【課題を解決するための手段】
【００１３】
この発明に係るＤ／Ａコンバータは、Ｄ／Ａ変換を行う信号を所定の方法でデコードして出力するデコーダと、該デコーダからのデジタル信号に応じて電流を出力する複数の電流セルと、該各電流セルのそれぞれの電流源に対して所定の定電流を出力させる基準電流生成回路と、各電流セルから出力された総電流を電圧に変換する電流‐電圧変換回路とを備えたＤ／Ａコンバータにおいて、
前記各電流セルは、
前記デコーダからの対応するデジタル信号が制御電極にそれぞれ入力され、該入力されたデジタル信号に応じてそれぞれ前記電流‐電圧変換回路へ電流を出力する、同導電型の差動対をなす第１及び第２の各トランジスタと、
前記電流源をなす第３のトランジスタと、
該第３のトランジスタから出力される定電流の前記第１及び第２の各トランジスタへの出力制御を行う第４のトランジスタと、
外部から入力された制御信号に応じて該第４のトランジスタの動作制御を行うスイッチ回路部と、
をそれぞれ備え、
前記スイッチ回路部は、外部から所定の信号が入力されると、前記第４のトランジスタをオフさせて遮断状態にするものである。
【００１４】
また、前記スイッチ回路部は、外部からの制御信号に応じて、前記第４のトランジスタの制御電極を、該第４のトランジスタの入力端又は出力端のいずれかに接続するようにした。
【００１５】
この場合、前記第４のトランジスタは、ＭＯＳトランジスタであり、前記スイッチ回路部は、外部からの制御信号に応じて、該第４のトランジスタのゲートを、第４のトランジスタのドレイン又はソースのいずれかに接続するようにした。
【００１６】
また、前記第４のトランジスタは、ＭＯＳトランジスタであり、前記スイッチ回路部は、外部からの制御信号に応じて、該第４のトランジスタのゲートを、第４のトランジスタをオフさせる電圧又は第４のトランジスタのドレインのいずれかに接続するようにしてもよい。
【００１７】
また、前記第４のトランジスタは、ＭＯＳトランジスタであり、前記スイッチ回路部は、外部からの制御信号に応じて、前記第４のトランジスタのゲートを、第４のトランジスタを５極間領域で動作させる電圧又は第４のトランジスタのソースのいずれかに接続するようにしてもよい。
【００１８】
また、この発明に係るＤ／Ａコンバータは、Ｄ／Ａ変換を行う信号を所定の方法でデコードして出力するデコーダと、該デコーダからのデジタル信号に応じて電流を出力する複数の電流セルと、該各電流セルのそれぞれの電流源に対して所定の定電流を出力させる基準電流生成回路と、各電流セルから出力された総電流を電圧に変換する電流‐電圧変換回路とを備えたＤ／Ａコンバータにおいて、
外部から入力された制御信号に応じて前記各電流セルの動作制御を行う制御回路を備え、
前記各電流セルは、
前記デコーダからの対応するデジタル信号が制御電極にそれぞれ入力され、該入力されたデジタル信号に応じてそれぞれ前記電流‐電圧変換回路へ電流を出力する、同導電型の差動対をなす第１及び第２の各トランジスタと、
前記電流源をなす第３のトランジスタと、
該第３のトランジスタから出力される定電流の前記第１及び第２の各トランジスタへの出力制御を行う第４のトランジスタと、
をそれぞれ備え、
前記制御回路は、外部から入力された制御信号に応じて前記各第４のトランジスタの動作制御を行うものである。
【００１９】
具体的には、前記制御回路は、外部から所定の信号が入力されると、前記第４のトランジスタをオフさせて遮断状態にするようにした。
【００２０】
また、前記第４のトランジスタは、ＭＯＳトランジスタであり、前記制御回路は、外部からの制御信号に応じて、前記第４のトランジスタのゲートに、第４のトランジスタを５極間領域で動作させる電圧又は第４のトランジスタをオフさせて遮断状態にする電圧のいずれかを出力するようにしてもよい。
【００２１】
この場合、前記制御回路は、
外部からの制御信号に応じて、前記第４のトランジスタのゲートを、該第４のトランジスタを５極間領域で動作させる電圧に接続する第５のトランジスタと、
外部からの制御信号に応じて、前記第４のトランジスタのゲートを、該第４のトランジスタをオフさせて遮断状態にする電圧に接続する第６のトランジスタと、
を備えるようにした。
【００２２】
一方、前記制御回路は、外部からの制御信号に応じて、前記第４のトランジスタのゲートに、第４のトランジスタを５極間領域で動作させる電圧又は第４のトランジスタをオフさせて遮断状態にする電圧のいずれかを出力する論理回路を備えるようにしてもよい。
【００２３】
また、前記デコーダ、各電流セル、基準電流生成回路及び制御回路は、外部から低消費電力動作の実行を指令する信号が入力されると、それぞれ電流消費を停止して動作を停止するようにしてもよい。
【発明の効果】
【００２４】
本発明のＤ／Ａコンバータによれば、各電流セルにおいて、導電型の差動対をなす第１及び第２の各トランジスタと、該差動対に電流を供給する定電流源をなす第３のトランジスタとの間に第４のトランジスタを挿入し、スイッチ回路部は、外部から所定の信号が入力されると、前記第４のトランジスタをオフさせて遮断状態にするようにした。このことから、機能追加によるタイミング設計を必要とせず簡単な回路で、各電流セルの高速停止、及び各電流セルの停止からの高速復帰を行うことができ、低消費電力化を図ることができる。
【００２５】
また、各電流セルにおいて、導電型の差動対をなす第１及び第２の各トランジスタと、該差動対に電流を供給する定電流源をなす第３のトランジスタとの間に第４のトランジスタを挿入し、各電流セルの動作制御を行う制御回路は、外部から入力された制御信号に応じて各電流セルのそれぞれの第４のトランジスタの動作制御を行うようにした。このことから、機能追加によるタイミング設計を必要とせず、簡単な回路で、各電流セルの高速停止、及び各電流セルの停止からの高速復帰を行うことができ、低消費電力化を図ることができると共に、回路規模やレイアウト面積を小さくすることができる。
【００２６】
一方、前記制御回路は、外部からの制御信号に応じて、前記第４のトランジスタのゲートに、第４のトランジスタを５極間領域で動作させる電圧又は第４のトランジスタをオフさせて遮断状態にする電圧のいずれかを出力するようにした。このことから、各第４のトランジスタのゲート電圧は、第４のトランジスタを５極間領域で動作させる電圧から、第４のトランジスタをオフさせて遮断状態にする電圧までの切り替わりとなることから、電源電圧間での動作よりも動作速度を速くすることができる。
【００２７】
また、前記デコーダ、各電流セル、基準電流生成回路及び制御回路は、外部から低消費電力動作の実行を指令する信号が入力されると、それぞれ電流消費を停止して動作を停止するようにしたことから、高速停止を必要としないリークテスト等を行うときにＤ／Ａコンバータの動作を完全に停止させる場合においても、複雑な回路を必要とせずに対応することができる。
【発明を実施するための最良の形態】
【００２８】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるＤ／Ａコンバータの構成例を示した図である。
図１において、Ｄ／Ａコンバータ１は、アナログ部をなす基準電流生成回路２、電流セルＣＥ１〜ＣＥｎ（ｎは、ｎ＞１の整数）、電流‐電圧変換回路３及び安定化用容量Ｃ１、並びにデジタル部をなすデコーダ４を備えている。
基準電流生成回路２は、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路１１と、差動増幅器ＯＰ１と、ＰＭＯＳトランジスタ１２，１３と、抵抗Ｒ１とで構成されている。
【００２９】
基準電流生成回路２において、電源電圧ＶＣＣと接地電圧ＧＮＤとの間にはＰＭＯＳトランジスタ１２，１３及び抵抗Ｒ１が直列に接続されており、ＰＭＯＳトランジスタ１３と抵抗Ｒ１との接続部は、差動増幅器ＯＰ１の非反転入力端に接続されている。差動増幅器ＯＰ１の反転入力端は、基準電圧Ｖｒが入力されると共にＰＭＯＳトランジスタ１３のゲートが接続され、差動増幅器ＯＰ１の出力端は、ＰＭＯＳトランジスタ１２のゲートに接続されている。また、差動増幅器ＯＰ１の出力端は、基準電流生成回路２の出力端をなし各電流セルＣＥ１〜ＣＥｎにそれぞれ接続され、電源電圧ＶＣＣと差動増幅器ＯＰ１の出力端との間には安定化用容量Ｃ１が接続されている。
【００３０】
電流セルＣＥ１〜ＣＥｎは同じ回路構成をなしていることから、以下、任意の電流セルＣＥｋ（ｋ＝１〜ｎ）を例にして説明する。
電流セルＣＥｋは、ＰＭＯＳトランジスタＰＡｋ，ＰＢｋ，ＰＣｋ，ＰＤｋとスイッチＳＷＡｋ，ＳＷＢｋとで構成されている。なお、ＰＭＯＳトランジスタＰＡｋは第１のトランジスタを、ＰＭＯＳトランジスタＰＢｋは第２のトランジスタを、ＰＭＯＳトランジスタＰＤｋは第３のトランジスタを、ＰＭＯＳトランジスタＰＣｋは第４のトランジスタをそれぞれなし、スイッチＳＷＡｋ及びＳＷＢｋはスイッチ回路部をなす。
【００３１】
ＰＭＯＳトランジスタＰＤｋのソースは電源電圧ＶＣＣに接続され、ＰＭＯＳトランジスタＰＤｋのドレインと第１出力端ＯＵＴＡｋとの間にはスイッチＳＷＢｋ、ＳＷＡｋ及びＰＭＯＳトランジスタＰＡｋが直列に接続され、ＰＭＯＳトランジスタＰＤｋのドレインと第２出力端ＯＵＴＢｋとの間にはＰＭＯＳトランジスタＰＣｋ及びＰＢｋが直列に接続されている。
【００３２】
スイッチＳＷＡｋとＳＷＢｋとの接続部にはＰＭＯＳトランジスタＰＣｋのゲートが接続され、スイッチＳＷＡｋとＰＭＯＳトランジスタＰＡｋのソースとの接続部は、ＰＭＯＳトランジスタＰＢｋのソースとＰＭＯＳトランジスタＰＣｋのドレインとの接続部に接続されている。ＰＭＯＳトランジスタＰＡｋのゲートは第１入力端子ＩＮＡｋに、ＰＭＯＳトランジスタＰＢｋのゲートは第２入力端子ＩＮＢｋにそれぞれ接続されている。スイッチＳＷＡｋ及びＳＷＢｋは外部からの制御信号（図示せず）によってそれぞれスイッチング制御される。
【００３３】
ここで、電流‐電圧変換回路３は、抵抗Ｒ２及びＲ３で構成されており、抵抗Ｒ２は、第１出力端子ＯＵＴＡｋと接地電圧ＧＮＤとの間に接続され、抵抗Ｒ３は、第２出力端子ＯＵＴＢｋと接地電圧ＧＮＤとの間に接続されている。
一方、デコーダ４にはＤ／Ａ変換を行うデジタル信号Ｓｉｎが入力されており、デコーダ４は、該入力されたデジタル信号Ｓｉｎを所定の方法でデコードしてデジタル信号ＳＡ１〜ＳＡｎ及びＳＢ１〜ＳＢｎをそれぞれ生成し、電流セルＣＥｋの第１入力端子ＩＮＡｋにはデジタル信号ＳＡｋが対応して入力され、電流セルＣＥｋの第２入力端子ＩＮＢｋにはデジタル信号ＳＢｋが対応して入力される。
【００３４】
このような構成において、通常の動作時には、スイッチＳＷＡｋがオンして導通状態になりスイッチＳＷＢｋがオフして遮断状態になる。また、Ｄ／Ａコンバータ１の動作停止時には、スイッチＳＷＡｋがオフして遮断状態になりスイッチＳＷＢｋがオンして導通状態になる。スイッチＳＷＡｋがオンしてスイッチＳＷＢｋがオフした場合、ＰＭＯＳトランジスタＰＣｋのゲートとドレインが接続されるため、ＰＭＯＳトランジスタＰＣｋのソース‐ドレイン間電圧は、ゲート‐ソース間電圧に等しくなり、ＰＭＯＳトランジスタＰＣｋは５極間領域で動作する。
【００３５】
また、ＰＭＯＳトランジスタＰＤｋに流れる電流は、抵抗Ｒ１に流れる電流を基準にした定電流が流れる。ＰＭＯＳトランジスタＰＤｋは、定電流源として作動するために５極間領域で動作している。更に、電源電圧ＶＣＣと差動増幅器ＯＰ１の出力端との間には、ＰＭＯＳトランジスタＰＤｋのゲート電圧が変動しないように安定化させるための安定化容量Ｃ１が接続されている。
動作時の電流セルＣＥｋは、第１入力端子ＩＮＡｋ及び第２入力端子ＩＮＢｋの両方、又は第１入力端子ＩＮＡｋ若しくは第２入力端子ＩＮＢｋのいずれか一方にデコーダ４からの論理信号が入力される。このため、ＰＭＯＳトランジスタＰＡｋ，ＰＢｋの両方又は片方の動作に伴うスイッチングノイズや、ＰＭＯＳトランジスタＰＡｋ，ＰＢｋの両方が動作したときの入力信号のタイミングのずれ等により、ＰＭＯＳトランジスタＰＡｋ，ＰＢｋのソース電圧が変動する。
【００３６】
しかし、ＰＭＯＳトランジスタＰＣｋが５極間領域で動作するため、３極間領域で動作するときと比較して、ＰＭＯＳトランジスタＰＣｋのドレイン‐ソース間のオン抵抗が大きいことから、周囲の寄生容量によってＰＭＯＳトランジスタＰＤｋのドレイン電圧の変動を抑えることができる。通常、ＰＭＯＳトランジスタＰＤｋは５極間領域で動作しているため、ＰＭＯＳトランジスタＰＤｋのドレイン電圧の変動で、ＰＭＯＳトランジスタＰＤｋのドレイン‐ソース間電圧が小さくなると、ＰＭＯＳトランジスタＰＤｋは３極間領域に入り、ＰＭＯＳトランジスタＰＤｋからの電流が減少して定電流源としての動作が不安定になる要因になる。
【００３７】
次に、スイッチＳＷＡｋがオフしてスイッチＳＷＢｋがオンした場合、ＰＭＯＳトランジスタＰＣｋにおいて、ゲートとソースが接続されるためドレイン‐ソース間の電流が遮断され、ＰＭＯＳトランジスタＰＡｋ，ＰＢｋの両方又は片方のゲートに論理信号が入力されても出力端子ＯＵＴＡｋ，ＯＵＴＢｋから電流が出力されることはない。
このように、スイッチＳＷＡｋがオンしたときはスイッチＳＷＢｋはオフして、出力端子ＯＵＴＡｋ，ＯＵＴＢｋから電流が出力され、スイッチＳＷＡｋがオフしたときはスイッチＳＷＢｋはオンして、出力端子ＯＵＴＡｋ，ＯＵＴＢｋからの電流出力が停止する。
【００３８】
また、スイッチＳＷＡｋ，ＳＷＢｋが同時にオンすることはなく、スイッチＳＷＡｋ，ＳＷＢｋのスイッチングの動作範囲は、ＰＭＯＳトランジスタＰＡｋ，ＰＢｋの各ソース電圧とＰＭＯＳトランジスタＰＤｋのドレイン電圧との間であることから、電源電圧ＶＣＣと接地電圧ＧＮＤとの間である場合よりもスイッチＳＷＡｋ，ＳＷＢｋは高速にオン又はオフすることができる。スイッチＳＷＡ１〜ＳＷＡｎは、制御信号ＣＴＲ（図示せず）によって一斉に制御されて同じ動作を行うと共に、スイッチＳＷＢ１〜ＳＷＢｎは、制御信号／ＣＴＲ（図示せず）によって一斉に制御されて同じ動作を行う。スイッチＳＷＡ１〜ＳＷＡｎ及びＳＷＢ１〜ＳＷＢｎは、トランジスタや論理回路で簡単に構成することができ、論理信号によってスイッチング制御することができる。
【００３９】
なお、一般に電流セルＣＥ１〜ＣＥｎに接続される基準電流生成回路２に流れる電流は、電流セルＣＥ１〜ＣＥｎに流れる総電流よりも小さい。また、基準電流生成回路２は、複数のＤ／Ａコンバータを有するシステムにおいては、各Ｄ／Ａコンバータで共通して使用することができる。これらのことから、基準電流生成回路２の動作を停止させることは、電流セルＣＥ１〜ＣＥｎの動作を停止させる場合と比較して、低消費電流化への利点にはならず、反対に基準電流生成回路２は、安定した基準電流を発生していることから構成も複雑であり、電流セルと比較して、停止までの時間、停止から復帰までの時間が多く必要である。
【００４０】
更に、基準電流生成回路２が安定しないうちに各電流セルが動作してしまうとＤ／Ａコンバータの特性劣化になる。このことは、電流セルＣＥｋ内の電流源においても同様で、各電流セル内の電流源をなすＰＭＯＳトランジスタＰＤｋは、基準電流生成回路２に接続されているため、高速動作、停止を目的にＰＭＯＳトランジスタＰＤｋのゲート電圧を制御させると基準電流生成回路２に影響を与えてしまう。このため、ＰＭＯＳトランジスタＰＤｋのゲート電圧が常に安定した状態になるようにしている。
【００４１】
なお、図１では、スイッチＳＷＢｋをＰＭＯＳトランジスタＰＣｋのゲート‐ソース間に設けたが、図２で示すようにスイッチＳＷＢｋをＰＭＯＳトランジスタＰＣｋのゲートと電源電圧ＶＣＣとの間に設けるようにしてもよい。このようにした場合も、図１と同様の動作及び効果を得ることができる。
【００４２】
このように、本第１の実施の形態のＤ／Ａコンバータは、各電流セルＣＥ１〜ＣＥｎ内において、差動対をなすＰＭＯＳトランジスタＰＡｋ，ＰＢｋと、該差動対に電流を供給する定電流源をなすＰＭＯＳトランジスタＰＤｋとの間にＰＭＯＳトランジスタＰＣｋを挿入し、ＰＭＯＳトランジスタＰＣｋのドレインとゲートとの接続制御を行うスイッチＳＷＡｋと、ＰＭＯＳトランジスタＰＣｋのゲートとソースとの接続制御又はＰＭＯＳトランジスタＰＣｋのゲートと電源電圧ＶＣＣとの接続制御を行うスイッチＳＷＢｋを設け、動作時にはスイッチＳＷＡｋをオンさせると共にスイッチＳＷＢｋをオフさせ、動作停止時にはスイッチＳＷＡｋをオフさせると共にスイッチＳＷＢｋをオンさせるようにした。このことから、機能追加によるタイミング設計を必要とせず簡単な回路で、各電流セルの高速停止、及び各電流セルの停止からの高速復帰を行うことができ、低消費電力化を図ることができる。
【００４３】
第２の実施の形態．
前記第１の実施の形態において、ＰＭＯＳトランジスタＰＣｋのゲートに、スイッチＳＷＡｋを介して基準電圧発生回路１１の基準電圧Ｖｒを入力するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態におけるＤ／Ａコンバータの構成例を示した図である。なお、図３では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図３における図１との相違点は、ボルテージフォロワを形成する差動増幅器ＯＰ２を追加すると共に、スイッチＳＷＡ１〜ＳＷＡｎの接続位置を変えたことにあり、これに伴って図１の電流セルＣＥ１〜ＣＥｎを電流セルＣＥＡ１〜ＣＥＡｎとし、図１のＤ／Ａコンバータ１をＤ／Ａコンバータ１ａにした。
【００４４】
図３において、Ｄ／Ａコンバータ１ａは、基準電流生成回路２、電流セルＣＥＡ１〜ＣＥＡｎ（ｎは、ｎ＞１の整数）、電流‐電圧変換回路３及び安定化用容量Ｃ１、デコーダ４及びボルテージフォロワを形成する差動増幅器ＯＰ２を備えている。
差動増幅器ＯＰ２において、非反転入力端には基準電圧Ｖｒが入力されており、反転入力端と出力端が接続されている。また、差動増幅器ＯＰ２の出力端とＰＭＯＳトランジスタＰＣ１〜ＰＣｎの各ゲートとの間にはスイッチＳＷＡ１〜ＳＷＡｎが対応して接続されている。
【００４５】
このような構成において、電流セルＣＥＡ１〜ＣＥＡｎの回路構成は同じであることから、任意の電流セルＣＥＡｋを例にして説明する。
電流セルＣＥＡｋのスイッチＳＷＡｋがオンしたときに、ＰＭＯＳトランジスタＰＣｋのゲートに差動増幅器ＯＰ２の出力信号が入力される。スイッチＳＷＢｋがオンしたときは、ＰＭＯＳトランジスタＰＣｋのゲートとソースが接続されるため、ＰＭＯＳトランジスタＰＡｋ及びＰＢｋへの電流がＰＭＯＳトランジスタＰＣｋによって遮断される。
差動増幅器ＯＰ２がオフセット電圧がゼロである理想的な演算増幅回器であるとすれば、差動増幅器ＯＰ２の出力信号は、基準電圧Ｖｒと同じ電圧になる。
【００４６】
差動増幅器ＯＰ１の出力信号が、ＰＭＯＳトランジスタＰＤｋが５極間領域で動作するような電圧に設定されているのと同じように、差動増幅器ＯＰ２の出力信号も、ＰＭＯＳトランジスタＰＣｋが５極間領域で動作するような電圧に設定されている。なお、差動増幅器ＯＰ２の出力電圧が基準電圧Ｖｒと異なるようにしたい場合は、差動増幅器ＯＰ２をボルテージフォロワにする必要はない。
通常、基準電圧Ｖｒは、電源電圧や、温度変化等によって電圧値が変化しにくい。したがって、差動増幅器ＯＰ２の出力電圧に関しては、新規に基準電圧を発生させる回路を必要とせず、安定した電圧にすることができる。場合によっては、安定した容量を付加してもよい。また、差動増幅器ＯＰ２は、スイッチＳＷＡｋ及びＳＷＢｋのスイッチング動作による影響を基準電圧Ｖｒに与えない役割を持っている。
【００４７】
スイッチＳＷＡｋがオンしているときは、ＰＭＯＳトランジスタＰＣｋはＰＭＯＳトランジスタＰＤｋに対してカスコード接続となり、ＰＭＯＳトランジスタＰＤｋの定電流性を向上させることができる。ＰＭＯＳトランジスタＰＣｋのドレインはインピーダンスが高いため、ＰＭＯＳトランジスタＰＣｋのドレインに接続される差動対トランジスタＰＡｋ，ＰＢｋのソース電圧が変動しても、ＰＭＯＳトランジスタＰＤｋのドレインはその影響を受けにくくなる。
また、電流セルＣＥＡｋに対して、ＰＭＯＳトランジスタＰＣｋのトランジスタサイズや基準電圧Ｖｒの電圧値を最適化することで、低電源電圧化が可能となる。なお、ＰＭＯＳトランジスタＰＣｋのゲート電圧は、基準電圧ＶｒからＰＭＯＳトランジスタＰＤｋのドレイン電圧までの切り替わりとなるため、電源電圧ＶＣＣと接地電圧ＧＮＤとの間の動作よりも動作速度が速くなる。
【００４８】
このように、本第２の実施の形態におけるＤ／Ａコンバータは、各電流セルＣＥＡ１〜ＣＥＡｎ内において、差動対をなすＰＭＯＳトランジスタＰＡｋ，ＰＢｋと、該差動対に電流を供給する定電流源をなすＰＭＯＳトランジスタＰＤｋとの間にＰＭＯＳトランジスタＰＣｋを挿入し、ＰＭＯＳトランジスタＰＣｋのゲートと差動増幅器ＯＰ２の出力端との接続制御を行うスイッチＳＷＡｋと、ＰＭＯＳトランジスタＰＣｋのゲートとソースとの接続制御又はＰＭＯＳトランジスタＰＣｋのゲートと電源電圧ＶＣＣとの接続制御を行うスイッチＳＷＢｋを設け、動作時にはスイッチＳＷＡｋをオンさせると共にスイッチＳＷＢｋをオフさせ、動作停止時にはスイッチＳＷＡｋをオフさせると共にスイッチＳＷＢｋをオンさせるようにした。このことから前記第１の実施の形態と同様の効果を得ることができる。
【００４９】
第３の実施の形態．
前記第１及び第２の各実施の形態では、各電流セルにそれぞれスイッチを設けてＰＭＯＳトランジスタＰＣ１〜ＰＣｎのスイッチング制御を行うようにしたが、各電流セルのＰＭＯＳトランジスタＰＣ１〜ＰＣｎの動作制御を行う制御回路を別途設けるようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図４は、本発明の第３の実施の形態におけるＤ／Ａコンバータの構成例を示した図である。なお、図４では、図３と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図３との相違点のみ説明する。
【００５０】
図４における図３との相違点は、図３の各電流セルＣＥＡ１〜ＣＥＡｎからスイッチＳＷＡ１〜ＳＷＡｎ及びＳＷＢ１〜ＳＷＢｎをなくし、外部からの制御信号ＣＴＲ及び制御信号ＣＴＲの信号レベルを反転させた制御信号／ＣＴＲに応じてＰＭＯＳトランジスタＰＣ１〜ＰＣｎの動作制御を行う制御回路２１を設けたことにある。これに伴って、図３の電流セルＣＥＡ１〜ＣＥＡｎを電流セルＣＥＢ１〜ＣＥＢｎにし、図３のＤ／Ａコンバータ１ａをＤ／Ａコンバータ１ｂにした。
図４において、Ｄ／Ａコンバータ１ｂは、基準電流生成回路２、電流セルＣＥＢ１〜ＣＥＢｎ（ｎは、ｎ＞１の整数）、電流‐電圧変換回路３、安定化用容量Ｃ１、デコーダ４及び制御回路２１を備えている。
【００５１】
また、制御回路２１は、差動増幅器ＯＰ２及びＰＭＯＳトランジスタ２２，２３で構成されている。なお、制御回路２１は制御回路部をなし、ＰＭＯＳトランジスタ２２は第５のトランジスタを、ＰＭＯＳトランジスタ２３は第６のトランジスタをそれぞれなす。
電源電圧ＶＣＣとボルテージフォロワをなす差動増幅器ＯＰ２の出力端との間には、ＰＭＯＳトランジスタ２３及び２２が直列に接続され、ＰＭＯＳトランジスタ２３と２２との接続部がＰＭＯＳトランジスタＰＣ１〜ＰＣｎの各ゲートにそれぞれ接続されている。ＰＭＯＳトランジスタ２２のゲートには外部からの制御信号ＣＴＲが入力され、ＰＭＯＳトランジスタ２３のゲートには外部からの制御信号／ＣＴＲが入力されている。
【００５２】
このような構成において、電流セルＣＥＢ１〜ＣＥＢｎは同じ回路構成をなしている。制御信号ＣＴＲ及び／ＣＴＲによって、ＰＭＯＳトランジスタ２２及び２３のいずれか一方を排他的にオンさせてＰＭＯＳトランジスタＰＣ１〜ＰＣｎの動作をそれぞれ制御する。ＰＭＯＳトランジスタ２２がオンするとＰＭＯＳトランジスタ２３はオフし、ＰＭＯＳトランジスタＰＣ１〜ＰＣｎの各ゲートには、差動増幅器ＯＰ２の出力信号がそれぞれ入力され、ＰＭＯＳトランジスタＰＣ１〜ＰＣｎはそれぞれ５極間領域で動作する。
【００５３】
これに対して、ＰＭＯＳトランジスタ２２がオフするとＰＭＯＳトランジスタ２３はオンし、ＰＭＯＳトランジスタＰＣ１〜ＰＣｎの各ゲートには、電源電圧ＶＣＣがそれぞれ入力され、ＰＭＯＳトランジスタＰＣ１〜ＰＣｎはそれぞれオフして遮断状態になる。なお、ＰＭＯＳトランジスタ２２，２３に同じ極性のトランジスタを使用したが、これは１例であり、ＰＭＯＳトランジスタ２２，２３を異なる極性のトランジスタで構成してもよく、このようにすると１つの論理信号で、ＰＭＯＳトランジスタ２２及び２３をそれぞれ制御することができる。
【００５４】
このように、本第３の実施の形態のＤ／Ａコンバータは、ＰＭＯＳトランジスタ２２及び２３の動作を切り替えることにより、前記第１の実施の形態と同様の効果が得られると共に、電流セルＣＥＢ１〜ＣＥＢｎの停止又は復帰を行うことができ、回路規模やレイアウト面積を小さくすることができる。また、ＰＭＯＳトランジスタＰＣ１〜ＰＣｎの各ゲートの電圧は、基準電圧Ｖｒから電源電圧ＶＣＣまでの切り替わりとなるため、電源電圧ＶＣＣと接地電圧ＧＮＤとの間の動作よりも動作速度を速くすることができる。
【００５５】
第４の実施の形態．
前記第３の実施の形態では、制御回路２１は、外部からの制御信号ＣＴＲ，／ＣＴＲに応じてＰＭＯＳトランジスタＰＣ１〜ＰＣｎの動作制御を行うようにしたが、Ｄ／Ａコンバータのリークテスト等では、完全にＤ／Ａコンバータを停止させる必要があるため、Ｄ／Ａコンバータを完全に停止させる信号として制御信号ＰＤが外部から入力され、外部から入力された制御信号ＣＴＲ及びＰＤに応じてＰＭＯＳトランジスタＰＣ１〜ＰＣｎの動作制御を行う制御回路を別途設けるようにしてもよく、このようにしたものを本発明の第４の実施の形態とする。
図５は、本発明の第４の実施の形態におけるＤ／Ａコンバータの構成例を示した図である。なお、図５では、図３と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図３との相違点のみ説明する。
【００５６】
図５における図３との相違点は、図３の各電流セルＣＥＡ１〜ＣＥＡｎからスイッチＳＷＡ１〜ＳＷＡｎ及びＳＷＢ１〜ＳＷＢｎをなくし、外部からの制御信号ＣＴＲ及びＰＤに応じてＰＭＯＳトランジスタＰＣ１〜ＰＣｎの動作制御を行う制御回路２５を設けたことにある。これに伴って、図３のＤ／Ａコンバータ１ａをＤ／Ａコンバータ１ｃにした。
図５において、Ｄ／Ａコンバータ１ｃは、基準電流生成回路２、電流セルＣＥＢ１〜ＣＥＢｎ、電流‐電圧変換回路３、安定化用容量Ｃ１、デコーダ４及び制御回路２５を備えている。また、制御回路２５は、差動増幅器ＯＰ２及びＯＲ回路２６で構成されている。なお、制御回路２５は制御回路部を、ＯＲ回路２６は論理回路をそれぞれなす。
【００５７】
ＯＲ回路２６は、電源電圧ＶＣＣを正側電源電圧とし差動増幅器ＯＰ２の出力電圧を負側電源電圧として作動するように、正側電源入力端は電源電圧ＶＣＣに接続され負側電源入力端は差動増幅器ＯＰ２の出力端に接続されている。ＯＲ回路２６において、出力端はＰＭＯＳトランジスタＰＣ１〜ＰＣｎの各ゲートにそれぞれ接続され、一方の入力端には制御信号ＣＴＲが、他方の入力端には制御信号ＰＤがそれぞれ入力されている。基準電流生成回路２及び差動増幅器ＯＰ２には、制御信号ＰＤがそれぞれ入力されており、制御信号ＰＤがハイレベルになると、基準電流生成回路２及び差動増幅器ＯＰ２、すなわち基準電圧発生回路１１及び差動増幅器ＯＰ１，ＯＰ２がそれぞれ動作を停止する。
【００５８】
このような構成において、Ｄ／Ａコンバータ１ｃは、基準電流生成回路２、デコーダ４及び電流セルＣＥＢ１〜ＣＥＢｎがそれぞれ動作を停止するパワーダウン機能を備えている。これは、Ｄ／Ａコンバータ１ｃ全体の動作を停止させる機能であり、前述した高速停止、停止からの復帰機能とは異なる。Ｄ／Ａコンバータのリークテスト等では、Ｄ／Ａコンバータの動作を完全に停止させる必要があり、制御信号ＰＤが、Ｄ／Ａコンバータ１ｃ全体を停止させるための制御信号である。なお、制御信号ＰＤを用いたＤ／Ａコンバータの動作停止及び停止からの復帰には時間がかかるため、高速化することができない。このため、本第４の実施の形態のＤ／Ａコンバータでは、このような制御信号ＰＤ及びＣＴＲを使い分けて停止及び停止からの復帰動作を行う。
【００５９】
制御信号ＣＴＲ及びＰＤにおいて、ハイレベルのときにＤ／Ａコンバータ１ｃは動作を停止し、ローレベルのときにＤ／Ａコンバータ１ｃは動作停止状態から復帰する。ＯＲ回路２６は、各ＰＭＯＳトランジスタＰＣ１〜ＰＣｎの各ゲートに電源電圧ＶＣＣ又は差動増幅器ＯＰ２の出力電圧のいずれか一方を出力し、制御信号ＣＴＲ及びＰＤのどちらか、又は両方がハイレベルになれば、各電流セルＣＥＢ１〜ＣＥＢｎがそれぞれ動作を停止する。すなわち、Ｄ／Ａコンバータ１ｃ全体の動作を停止させる場合は制御信号ＰＤを使用し、Ｄ／Ａコンバータ１ｃを高速停止させる場合や高速に動作停止から復帰させる場合は制御信号ＣＴＲを使用する。なお、図５では、論理回路としてＯＲ回路２６を使用した場合を例にして示したが、これは１例でありこれに限定するものではない。
【００６０】
このように、本第４の実施の形態のＤ／Ａコンバータは、Ｄ／Ａコンバータの動作を完全に停止させるための制御信号ＰＤ、又はＤ／Ａコンバータの動作停止及び動作停止からの復帰を高速に行わせるための制御信号ＣＴＲのいずれか又は両方がハイレベルになると、ＰＭＯＳトランジスタＰＣ１〜ＰＣｎがそれぞれオフして各電流セルＣＥＢ１〜ＣＥＢｎの動作がそれぞれ停止する。このことから、前記第３の実施の形態と同様の効果を得ることができると共に、Ｄ／Ａコンバータの動作を完全に停止させる場合においても、複雑な回路を必要とせずに対応することができる。
【００６１】
なお、本発明は、Ｄ／Ａコンバータを高速停止及び動作停止から高速復帰させることで、低消費電力化を図ることを目的としており、Ｄ／Ａコンバータ動作時の低消費電力化を目的とするものではない。したがって、電源電圧範囲は、動作時において、ＰＭＯＳトランジスタＰＣ１〜ＰＣｎ，ＰＤ１〜ＰＤｎが５極間領域で動作可能な範囲を満たしており、出力電流と抵抗負荷にて電圧を発生させる場合、ＰＭＯＳトランジスタＰＣ１〜ＰＣｎ，ＰＤ１〜ＰＤｎが５極間領域で動作可能な、出力コンプライアンス電圧を満たすことを前提としている。
【図面の簡単な説明】
【００６２】
【図１】本発明の第１の実施の形態におけるＤ／Ａコンバータの構成例を示した図である。
【図２】本発明の第１の実施の形態におけるＤ／Ａコンバータの他の構成例を示した図である。
【図３】本発明の第２の実施の形態におけるＤ／Ａコンバータの構成例を示した図である。
【図４】本発明の第３の実施の形態におけるＤ／Ａコンバータの構成例を示した図である。
【図５】本発明の第４の実施の形態におけるＤ／Ａコンバータの構成例を示した図である。
【図６】従来の電流加算出力型Ｄ／Ａコンバータの回路例を示した図である。
【符号の説明】
【００６３】
１，１ａ，１ｂ，１ｃ  Ｄ／Ａコンバータ
２  基準電流生成回路
３  電流‐電圧変換回路
４  デコーダ
１１  基準電圧発生回路
２１，２５  制御回路
２６  ＯＲ回路
ＣＥ１〜ＣＥｎ，ＣＥＡ１〜ＣＥＡｎ，ＣＥＢ１〜ＣＥＢｎ  電流セル
１２，１３，２２，２３，ＰＡ１〜ＰＡｎ，ＰＢ１〜ＰＢｎ，ＰＣ１〜ＰＣｎ，ＰＤ１〜ＰＤｎ  ＰＭＯＳトランジスタ
ＳＷＡ１〜ＳＷＡｎ，ＳＷＢ１〜ＳＷＢｎ  スイッチ
ＯＰ１，ＯＰ２  差動増幅器
Ｒ１〜Ｒ３  抵抗
【図１】
2005286552.tif 000003
【図２】
2005286552.tif 000004
【図３】
2005286552.tif 000005
【図４】
2005286552.tif 000006
【図５】
2005286552.tif 000007
【図６】
2005286552.tif 000008