(57)【要約】【課題】回路負荷等の短絡を早期かつ確実に検出してバイポーラＭＯＳ複合型半導体素子等の半導体素子が破壊されることを防止可能な電力制御用半導体素子の保護装置を実現する。【解決手段】ＩＧＢＴ１のコレクタはダイオードＤ１を介して第１比較器ＣＯＭＰ１の反転入力端子に接続される。ＣＯＭＰ１の非反転入力端子には第１基準電圧Ｖ１が印加され。ＩＧＢＴ１のゲート端子は第２比較器ＣＯＭＰ２の反転入力端子に接続され、ＣＯＭＰ２の非反転入力端子には第２基準電圧Ｖ２が印加される。ＣＯＭＰ１とＣＯＭＰ２の出力信号が論理回路ＡＮＤに入力され２つの入力信号の論理積が”１”のとき論理回路ＡＮＤから短絡検出信号が出力される。基準電圧Ｖ１はコレクタ電圧のオン状態電圧より高く、回路電源電圧より低い電圧に設定され、第２の基準電圧Ｖ２は回路の電源電圧より低く、かつ、ＩＧＢＴ１のテラス電圧以上に設定される。【選択図】      図１
2005006464.tif 000002
【特許請求の範囲】
【請求項１】
コレクタと、ゲートと、エミッタとを有する電力制御用半導体素子の保護装置において、
上記電力制御用半導体素子のコレクタ電圧を検出し、検出したコレクタ電圧が、第１の基準電圧を越えたとき、第１の検出信号を出力する第１の比較器と、
上記電力制御用半導体素子のゲート電圧を検出し、検出したゲート電圧が、上記電力制御用半導体素子に定格電流を流すための最小ゲート電圧以上であり、上記電力制御用半導体素子を駆動する駆動信号を出力する駆動回路の電源電圧未満である第２の基準電圧を超えたとき、第２の検出信号を出力する第２の比較器と、
第１の検出信号及び第２の検出信号が共に出力されているときには、保護開始信号を出力する論理手段と、
上記論理手段からの保護開始信号に従って、上記ゲート電圧を低下させるゲート電圧低下手段と、
を備えることを特徴とする電力制御用半導体素子の保護装置。
【請求項２】
請求項１記載の電力制御用半導体素子の保護装置において、上記第２の比較器は、上記電力制御用半導体素子のゲート電圧を分割する分割抵抗により分割された電圧に基づいて、上記ゲート電圧を検出することを特徴とする電力制御用半導体素子の保護装置。
【請求項３】
請求項１又は２記載の電力制御用半導体素子の保護装置において、上記ゲート電圧低下手段は、上記駆動回路の駆動信号を遮断し、上記ゲート電圧を傾斜状に低下させることを特徴とする電力制御用半導体素子の保護装置。
【請求項４】
請求項１、２又は３のうちのいずれか一項記載の電力制御用半導体素子の保護装置において、上記第１の比較器の第１の基準電圧は、上記電力制御用半導体素子が導通状態におけるコレクタ電圧以上であり、上記駆動回路の電源電圧未満であることを特徴とする電力制御用半導体素子の保護装置。
【請求項５】
請求項１又は２記載の電力制御用半導体素子の保護装置において、上記第１の比較器と、第２の比較器と、論理手段と、ゲート電圧低下手段とは、上記駆動回路と共に半導体集積回路に形成されていることを特徴とする電力制御用半導体素子の保護装置。
【請求項６】
直流電力を交流電力に変換する電力変換装置において、
直流電力を交流電力に変換するパワー半導体素子と、
上記パワー半導体素子のスイッチング動作を制御する電力制御用半導体素子と、
上記電力制御用半導体素子のコレクタ電圧を検出し、検出したコレクタ電圧が、第１の基準電圧を越えたとき、第１の検出信号を出力する第１の比較器と、
上記電力制御用半導体素子のゲート電圧を検出し、検出したゲート電圧が、上記電力制御用半導体素子に定格電流を流すための最小ゲート電圧以上であり、上記電力制御用半導体素子を駆動する駆動信号を出力する駆動回路の電源電圧未満である第２の基準電圧を超えたとき、第２の検出信号を出力する第２の比較器と、
第１の検出信号及び第２の検出信号が共に出力されているときには、保護開始信号を出力する論理手段と、
上記論理手段からの保護開始信号に従って、上記ゲート電圧を低下させるゲート電圧低下手段と、
上記電力制御用半導体素子のオンオフ動作を制御する演算処理手段と、
を備えることを特徴とする電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積装置に使用される電力制御用半導体素子の保護装置及びそれを備えた電力変換装置に関する。
【０００２】
【従来の技術】
電力変換装置に使用される電力制御用素子としては、最近、バイポーラＭＯＳ複合型半導体素子（ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  ＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ））が多く使用されている。ＩＧＢＴは、ゲート電圧とコレクタ電圧によって、流れるコレクタ電流が決定されるが、ゲート電圧が大となる程、コレクタ電圧の増加に伴うコレクタ電流の増加傾斜も急激に大となる特性がある。
【０００３】
電力変換装置において、アーム短絡や負荷短絡等が生じると、電力変換装置の電源電圧が、オン作動中のＩＧＢＴに印加され、上述したＩＧＢＴの特性から、過大な短絡電流（コレクタ電流）が流れる。
【０００４】
その結果、過大電流による熱破壊が生じたり、過大電流を高速で遮断した場合っであっても、遮断時の回路インダクタンスによる跳ね上がり電圧が大きく、この跳ね上がり電圧が、ＩＧＢＴの耐圧限界を超えて破壊されてしまう可能性もある。
【０００５】
そこで、ＩＧＢＴの短絡を検出保護する方法が特許文献１に記載されている。この特許文献１記載の技術は、ＩＧＢＴのゲート電圧とコレクタ電圧が各々基準値以上のとき、短絡であると判定するようにしたものである。
【０００６】
また、特許文献２には、遮断時の回路インダクタンスによる跳ね上がり電圧の発生を抑制するためのソフト遮断手段が記載されている。
【０００７】
【特許文献１】
特開平２−２６２８２６号公報（米国特許第５２１０４７９号公報に対応）
【特許文献２】
特開２０００−２９５８３８号公報
【０００８】
【発明が解決しようとする課題】
ところで、上述した特許文献１においては、ＩＧＢＴのゲート電圧についての短絡判断基準電圧は、この特許文献１の第１図に記載されているように、ＩＧＢＴの駆動回路における電源電圧となっている。
【０００９】
従って、トレンチＩＧＢＴのようにゲートの閾値電圧の低い、つまり、電流増幅率の大きい素子に、上記ゲート電圧についての短絡判断基準電圧を電源電圧とした場合、短絡検出した時点で、ゲート電圧にはゲート駆動回路の電源電圧である、例えば１５Ｖが印加された状態である。
【００１０】
このゲート駆動回路の電源電圧が印加された状態では、素子定格電流の数十倍の短絡電流が流れ、素子が破壊される可能性が高い。
【００１１】
本発明の目的は、回路負荷等の短絡等により過電圧又は過電流が発生したことを、早期に、かつ、確実に検出して、バイポーラＭＯＳ複合型半導体素子等の半導体素子が破壊されることを防止可能な電力制御用半導体素子の保護装置及びそれを備えた電力変換装置を実現することである。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明は次のように構成される。
（１）電力制御用半導体素子のコレクタ電圧を第１の比較器で検出し、第１の基準電圧を越えたとき、第１の検出信号を出力する。また、電力制御用半導体素子のゲート電圧を第２の比較器で検出し、第２の基準電圧を越えたとき、第２の検出信号を出力する。
【００１３】
第２の基準電圧は、電力制御用半導体素子に定格電流を流すための最小ゲート電圧以上であり、電力制御用半導体素子の駆動回路の電源電圧未満である。
【００１４】
第１の検出信号及び第２の検出信号が共に出力されているときは、過大電流、過大電圧から電力制御用半導体素子を保護するため、ゲート電圧低下手段によりゲート電圧を低下させる。
【００１５】
これにより、回路負荷等の短絡等により過電圧又は過電流が発生したことを、早期に、かつ、確実に検出して、電力制御用半導体子が破壊されることを防止可能となる。
【００１６】
（２）上記第２の比較器を、上記電力制御用半導体素子のゲート電圧を分割する分割抵抗により分割された電圧に基づいて、ゲート電圧を検出するように構成すれば、分割抵抗の抵抗値の調整により第２の基準電圧値を調整可能となる。
【００１７】
（３）過電圧等の発生時には、駆動回路の駆動信号を遮断し、ゲート電圧を傾斜状に低下させれば、半導体素子遮断時の回路インダクタンスによる跳ね上がり電圧の発生を抑制することができる。
【００１８】
（４）第１の比較器の第１の基準電圧は、電力制御用半導体素子が導通状態におけるコレクタ電圧以上であり、駆動回路の電源電圧未満とする。
【００１９】
（５）第１の比較器と、第２の比較器と、論理手段と、ゲート電圧低下手段とを、駆動回路と共に半導体集積回路に形成すれば、第１及び第２基準電圧値の精度を向上することができる。
【００２０】
（６）電力を交流電力に変換するパワー半導体素子のスイッチング動作を制御する電力制御用半導体素子の保護装置として、上記（１）に記載した保護装置を用いる。
【００２１】
パワー半導体素子等の短絡等により過電圧又は過電流が発生したことを、早期に、かつ、確実に検出して、電力制御用半導体子が破壊されることを防止し、電力変換装置の安全性を向上することができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態を、添付図面を参照して説明する。
なお、電力変換装置は、例えば電動機に供給する電力を制御するものであり、交流電力を直流電力に変換する整流装置、直流電力を交流電力に変換するインバータ装置、整流装置とインバータ装置との組み合わせであって、入力された直流電力を所望の直流電力に変換するＤＣ−ＤＣコンバータ装置がある。
【００２３】
以下に説明する本発明の実施形態では、直流蓄電装置から出力された直流電力を交流電力に変換して電動機に供給するインバータ装置を電力変換装置の一例として説明する。
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態である電力制御用半導体素子の保護装置の概略回路構成図であり、保護すべき半導体素子としてＩＧＢＴを用いた場合の例である。また、図２は、パワー半導体素子ＩＧＢＴのスイッチング時の各部電圧電流波形の模式図である。
【００２５】
図１において、ＩＧＢＴ１のゲート端子には駆動回路３の出力信号が供給され、駆動回路３のオン／オフ指令信号に従い、ＩＧＢＴ１がスイッチングされる。
【００２６】
ＩＧＢＴ１のコレクタ端子は、ダイオードＤ１を介して第１比較器ＣＯＭＰ１の反転入力端子に接続される。このダイオードＤ１のアノード端子及び第１比較器ＣＯＭＰ１の反転入力端子は、抵抗Ｒｂｉａｓを介して回路電圧Ｖｃｃに接続されている。この抵抗ＲｂｉａｓはダイオードＤ１の通流電流値を設定するバイアス抵抗である。
【００２７】
また、第１比較器ＣＯＭＰ１の非反転入力端子には第１の基準電圧Ｖ１が印加されており、第１比較器ＣＯＭＰ１は、第１の基準電圧Ｖ１と、反転入力端子に印加される、コレクタ電圧（ダイオードＤ１のアノード端子電圧）とを比較してコレクタ電圧を検出する、コレクタ電圧検出回路を構成している。
【００２８】
また、ＩＧＢＴ１のゲート端子は、第２比較器ＣＯＭＰ２の反転入力端子に接続され、第２比較器ＣＯＭＰ２の非反転入力端子には、第２の基準電圧Ｖ２が印加されている。そして、第２比較器ＣＯＭＰ２は、ＩＧＢＴのゲート端子と、第２の基準電圧Ｖ２とを比較してゲート電圧を検出する、ゲート電圧検出回路を構成している。
【００２９】
そして、第１の比較器ＣＯＭＰ１の出力信号と第２の比較器ＣＯＭＰ２の出力信号とがの論理回路ＡＮＤに入力され、これら２つの入力信号の論理積が、”１”となったときの、論理回路ＡＮＤからの出力信号を短絡検出信号とする。
【００３０】
論理回路ＡＮＤからの短絡検出信号は、ソフト遮断指令回路２に供給される。そして、このソフト遮断指令回路２の出力信号が駆動回路３及びソフト遮断用トランジスタＭ１のゲートに接続される。
【００３１】
また、ソフト遮断用トランジスタＭ１のドレイン端子とＩＧＢＴ１のゲート端子との間にはソフト遮断用抵抗Ｒｓｆが接続されている。このソフト遮断用トランジスタＭ１、抵抗Ｒｓｆ、ソフト遮断指令回路２とが、ゲート電圧を傾斜状に低下させるゲート電圧低下手段を形成する。
【００３２】
次に、本発明の第１の実施形態の動作を図２を参照にして説明する。
【００３３】
図２において、まず、時間Ｔ１で駆動回路３に、外部からのオン指令信号が入力され、ＩＧＢＴ１のゲート−エミッタ間に電圧が印加され、図２の（Ａ）に示すように、ゲート電圧がテラス電圧まで充電されオン状態となり、図２の（Ｃ）に示すように、コレクタ電流が流れる。そして、図２の（Ｂ）に示すように、ＩＧＢＴ１のコレクタ電圧はオン状態の電圧（例えば２〜３Ｖ）に保持される。
【００３４】
ここで、テラス電圧とは、ＩＧＢＴ１に一定のコレクタ電流を流すために必要な最小のゲート電圧のことであり、ＩＧＢＴ１の特性に左右され、コレクタ電流により異なる。例えば、トレンチＩＧＢＴなどの定格電流レベルの場合は７Ｖ程度であり、回路電源電圧（例えば、１５Ｖ）より低く、２分の１程度となっている。
【００３５】
ＩＧＢＴ１がオン状態のコレクタ電圧のとき、コレクタ電圧検出用の第１の基準電圧Ｖ１は、コレクタ電圧のオン状態電圧より十分高く、回路電源電圧（例えば１５Ｖ）より低い電圧、例えば１１Ｖに設定されているので、第１比較器ＣＯＭＰ１の出力はコレクタ電圧検出信号は出力していない。
【００３６】
一方、ゲート電圧検出用の第２の基準電圧Ｖ２は、回路の電源電圧例えば１５Ｖより低く、かつ、ＩＧＢＴ１のテラス電圧以上に設定し（テラス圧＋α）、通常のスイッチング時は、第１比較器ＣＯＭＰ１からコレクタ電圧検出信号が出力している場合は、第２比較器ＣＯＭＰ２からゲート電圧検出信号を出力しないようにする。
【００３７】
例えば、テラス電圧７Ｖに対し、第２の基準電圧Ｖ２を９Ｖに設定する。このように設定すれば、第２比較器ＣＯＭＰ２からゲート電圧検出信号を出力しない。
【００３８】
その後、時間Ｔ２になると、ＩＧＢＴ１のゲート電圧はテラス電圧から回路電源電圧近傍、例えば１４．５Ｖまで上昇する。
【００３９】
この場合、ゲート電圧は第２の基準電圧Ｖ２（９Ｖ）より高くなるのでゲート電圧の検出信号が、第２比較器ＣＯＭＰ２より出力される。
【００４０】
ここで、アーム短絡や負荷短絡等により過電圧又は過電流が発生すると、ＩＧＢＴ１のコレクタ電流及び電圧が上昇し、第１の基準電圧Ｖ１より高くなると、コレクタ電圧検出信号が第１比較器ＣＯＭＰ１より出力され、ゲート電圧検出信号とコレクタ電圧検出信号との論理積が”１”となるので、論理回路ＡＮＤから短絡検出信号が出力される。
【００４１】
論理回路ＡＮＤからの短絡検出信号は、ソフト遮断指令回路２に入力され、ソフト遮断指令回路２が駆動回路３の遮断を指令し、ソフト遮断用トランジスタＭ１をオン動作させる。
【００４２】
このソフト遮断用指令回路２の動作により、ＩＧＢＴ１のゲート電圧を通常のスイッチング時より緩やかに徐々に下げることで、遮断時のコレクタ電圧の跳ね上がりを防止し、確実にＩＧＢＴ１を保護遮断することができる。
【００４３】
ここで、本発明の第１の実施形態と従来技術とを比較してみる。
従来技術にあっては、ＩＧＢＴ１のゲート電圧検出用の第２の基準電圧Ｖ２は、回路電源電圧（テラス電圧より大）に設定されている。
【００４４】
従来技術のように、第２の基準電圧Ｖ２を回路電源電圧とした場合は、負荷等が短絡してからコレクタ電圧が上昇し、その後ゲート電圧が上昇するまで、第２比較器ＣＯＭＰ２の出力信号は”１”とならず、論理回路ＡＮＤからは短絡検出信号は出力されない。
【００４５】
このため、短絡が発生してから、ゲート電圧が回路電源電圧となるまでの間、短絡電流が大きくなってしまい、ＩＧＢＴを破壊する可能性が高くなる。
【００４６】
これに対して、本発明の第１の実施形態においては、上述したように、ゲート電圧検出用の第２基準電圧値Ｖ２は、テラス電圧より高く、回路電源電圧より十分低い電圧値となっているので、コレクタ電圧が上昇した時点で、負荷等の短絡を検出し、ＩＧＢＴ１に対する保護動作が可能なので、早期に、かつ、確実にＩＧＢＴ１を負荷等の短絡から保護することが出来る。
【００４７】
（第２の実施形２）
次に、本発明の第２の実施形態について、図３を参照して説明する。
図３は、第２の実施形態である電力制御用半導体素子の保護装置の概略回路構成図であり、保護すべき半導体素子としてＩＧＢＴを用いた場合の例である。
【００４８】
この第２の実施形態においては、ＩＧＢＴ１のゲートと第２比較器ＣＯＭＰ２の反転入力端子との間に抵抗Ｒ１、Ｒ２が接続されている。これら抵抗Ｒ１、Ｒ２が接続されていること以外の構成は、第１の実施形態と第２の実施形態とは同様となっているため、詳細な説明は省略する。
【００４９】
抵抗Ｒ１の一方端は、ＩＧＢＴ１のゲートに接続され、抵抗Ｒ１の他方端は、第２比較器ＣＯＭＰ２の反転入力端子に接続されている。また、抵抗Ｒ２の一方端は、抵抗Ｒ１の他方端及び第２比較器ＣＯＭＰ２の反転入力端子に接続され、抵抗Ｒ２の他方端はアースされている。
【００５０】
これら抵抗Ｒ１、Ｒ２により、ゲート電圧が電圧分割され、分割された電圧が第２比較器ＣＯＭＰ２の反転入力端子に入力されるように構成されている。
【００５１】
この第２の実施形態においても、第１の実施形態と同様な効果を得ることができる他、抵抗Ｒ１、Ｒ２の抵抗値を適切に設定することにより、第２比較器ＣＯＭＰ２の基準電圧Ｖ２を、実質的に変更可能であるため、多種多様のＩＧＢＴのテラス電圧の特性に従って、ゲート電圧の検出レベルを設定することが出来る。
【００５２】
ここで、第１及び第２比較器ＣＯＭＰ１、ＣＯＭＰ２、論理回路ＡＮＤ、ソフト遮断指令回路２、駆動回路３、トランジスタＭ１は、ＩＣ回路とすることができる。この場合、外付けの抵抗Ｒ１、Ｒ２の抵抗値を適切なものにすることにより、比較器等をＩＣ回路とした場合にも、多種多様のＩＧＢＴのテラス電圧の特性に従って、ゲート電圧の検出レベルを設定することが出来る。
【００５３】
（第３の実施形態）
図４は、本発明の第３の実施形態である電力制御用半導体素子の保護装置を含む駆動回路を搭載した半導体集積回路の概略構成図である。
【００５４】
上下アーム対のＩＧＢＴを駆動する駆動回路が１個の半導体集積回路装置１５に組み込まれ、各アームの電源端子（ＶＣＴ，ＶＣＣ、ＧＮＴ，ＧＮＤ）駆動指令入力端子（ＩＮＴ、ＩＮＢ）、ＩＧＢＴの駆動出力端子や保護検出動作端子（ＳＣＴ、ＳＧＴ、ＰＧ、ＳＦＴ、ＳＣＢ、ＳＧＢ、ＮＧ、ＳＦＢ）、保護検出出力端子（ＦＬ）を備え、上下アームそれぞれ駆動回路、短絡保護回路を備え、上下アーム間で信号のやり取りを行うレベルシフト回路も備えている。
【００５５】
半導体集積回路装置１５の短絡保護回路は、図１に示した第１及び第２の比較器ＣＯＭＰ１、ＣＯＭＰ２、論理回路ＡＮＤ、ソフト遮断指令回路２、トランジスタＭ１を備えており、第１及び第２の比較器ＣＯＭＰ１、ＣＯＭＰ２の基準電圧Ｖ１、Ｖ２は、第１の実施形態と同様な値に設定されている。
【００５６】
この第３の実施形態によれば、第１の実施形態と同様な効果を得ることができる他、半導体集積回路化することで、基準電圧Ｖ１、Ｖ２の精度が向上し、ＩＧＢＴの短絡検出精度のばらつきを抑えることが出来る。
【００５７】
（第４の実施形態）
図５は、本発明の第４の実施形態であるインバータ装置の概略回路構成図である。
図５において、インバータ装置２００は、パワーモジュール１７に内蔵されたパワー半導体素子Ｘ１〜Ｘ４、Ｘ６、Ｘ７と、パワー半導体素子のスイッチング動作を制御する制御部１３とを備えている。
【００５８】
バッテリ２０２から供給された直流電力は配線２１を通してインバータ装置２００に供給される。インバータ装置２００に供給された直流電力は、パワーモジュール１７の配線２１に接続されたコンデンサ１６に一時的に蓄えられる。
【００５９】
そして、バッテリ２０２からの直流電力は、パワー半導体素子Ｘ１〜Ｘ４、Ｘ６、Ｘ７を有する電力変換部で、交流電力に変換されて、電動機接続端子２０を介して電動機２０１に供給される。これにより、電動機２０１が駆動される。
【００６０】
制御部１３は、パワー半導体素子Ｘ１〜Ｘ４、Ｘ６、Ｘ７のスイッチング動作を制御する制御用素子部１５と、制御用素子部１５に制御動作（オンオフ動作）を指令する演算処理素子部１４とを備え、制御端子１９を介してパワー半導体素子Ｘ１〜Ｘ４、Ｘ６、Ｘ７に接続されている。
【００６１】
制御部１３の制御用素子部１５が、上述した本発明の第３の実施形態である半導体集積装置である。
【００６２】
この第４の実施形態においては、第３の実施形態である半導体集積装置を制御用素子部１５として複数個搭載することで、電力変換装置であるインバータ装置２００に短絡故障が発生した場合、早期、かつ確実にパワー半導体素子の短絡検出保護動作を行い、電力変換装置の安全性を向上することができる。
【００６３】
（第５の実施形態）
図６は、本発明の第５の実施形態であり、第４の実施形態である電力変換装置（インバータ装置）２００を搭載したハイブリット電気自動車のエンジンルーム部の概略構造図である。
【００６４】
図６において、エンジンルーム内には、インバータ装置２００、内燃機関であるエンジン２１０、電動機２０１、ラジエータ２１１、冷却水用ポンプ２１２、配管２１３、動力伝達機構２１４、車軸２１５が配置されている。
【００６５】
車軸２１５の両端部は、エンジンルームの外部に突出しており、車輪２１６が取り付けられている。車軸２１５は動力伝達機構を介して、エンジン２１０および電動機２０１いずれによっても回転させることが出来る。
【００６６】
電動機２０１を駆動するインバータ装置２００は、エンジン２１０および電動機２０１の近傍に配置される。
【００６７】
また、インバータ装置２００は直流蓄電装置（以下バッテリ）２０２から直流電力を供給され、直流電力を交流電力に変換して電動機２０１を駆動する。
【００６８】
このインバータ装置２００は、ケース１０に収容されたプリント配線基板からなる制御部１３と、パワーモジュール１７とを備えている。
【００６９】
なお、図６におけるエンジン２１０を除き、車軸２１５を電動機２０１の動力のみで駆動する構成が電気自動車の構成である。
【００７０】
本発明によるインバータ装置２００をハイブリッド電気自動車や電気自動車に適用することにより、走行中の電力変換装置の短絡発生に対して、電力制御用半導体素子を、早期に、かつ確実に保護することができるので、ハイブリット電気自動車、電気自動車の安全性を向上することができる。
【００７１】
【発明の効果】
本発明によれば、回路負荷等の短絡を、早期に、かつ、確実に検出して、バイポーラＭＯＳ複合型半導体素子等の半導体素子が破壊されることを防止可能な電力制御用半導体素子の保護装置及びそれを備えた電力変換装置を実現することができる。
【００７２】
また、本発明による電力変換装置を電気自動車やハイブリッド電気自動車に適用すれば、電力制御用半導体素子の短絡検出、保護動作を、早期、かつ確実に行うことができるので、電気自動車等の信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態である電力制御用半導体素子の保護装置の概略構成図である。
【図２】本発明の第１の実施形態におけるＩＧＢＴのスイッチング波形図である。
【図３】本発明の第２の実施形態である電力制御用半導体素子の保護装置の概略構成図である。
【図４】本発明の第３の実施形態である半導体集積装置の概略構成図である。
【図５】本発明の第４の実施形態であるインバータ装置の概略構成図である。
【図６】本発明の第５の実施形態であるハイブリット電気自動車のエンジンルーム部の概略構成図である。
【符号の説明】
１          ＩＧＢＴ
２          ソフト遮断指令回路
３          駆動回路
１０        ケース
１３        制御部
１４        演算処理素子部
１５        制御用素子部
１６        コンデンサ
１７        パワーモジュール、
１９        制御端子
２０        電動機接続端子
２１        配線
２００      インバータ装置
２０１      電動機
２０２      バッテリ
ＣＯＭＰ１  第１比較器
ＣＯＭＰ２  第２比較器
ＡＮＤ      論理回路
Ｘ１〜Ｘ４  パワー半導体素子（ＩＧＢＴ）
Ｘ６、Ｘ７  パワー半導体素子
【図１】
2005006464.tif 000003
【図２】
2005006464.tif 000004
【図３】
2005006464.tif 000005
【図４】
2005006464.tif 000006
【図５】
2005006464.tif 000007
【図６】
2005006464.tif 000008