(57)【要約】【課題】パワーＭＯＳトランジスタを出力電圧が一定となるようにスイッチングさせて、一定の出力電圧を得る電源装置に関し、電流の逆電流が発生しない電源装置を提供することを目的とする。【解決手段】本発明は、入力端子（Ｔin）と出力端子（Ｔout）との間に接続されたＭＯＳトランジスタ（Ｑ11）と、ＭＯＳトランジスタ（Ｑ11）を出力電圧（Ｖout）が一定となるように制御する制御部（１２１）とを有する電源装置において、入力端子（Ｔin）とＭＯＳトランジスタ（Ｑ11）のバックゲートとの間に、ＭＯＳトランジスタ（Ｑ11）の寄生ダイオード（Ｄ１）とは逆極性となるように挿入されたＰＮ接合素子（Ｄ11）と、少なくとも通常状態時に、ＰＮ接合素子（Ｄ11）をオンさせ、ＭＯＳトランジスタ（Ｑ11）のバックゲートを所定の電圧とするバックゲート電圧制御手段（１２２、２２２、３２２；Ｒ13、Ｑ12）とを有する。【選択図】図２
2005242898.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタを該出力電圧が一定となるように制御する制御部とを有する電源装置において、
前記入力端子と前記ＭＯＳトランジスタのバックゲートとの間に、前記ＭＯＳトランジスタの寄生ダイオードとは逆極性となるように挿入されたＰＮ接合素子と、
通常状態時に、前記ＰＮ接合素子をオンさせ、前記ＭＯＳトランジスタのバックゲートに所定の電圧とするバックゲート電圧制御手段とを有することを特徴とする電源装置。
【請求項２】
前記バックゲート電圧制御手段は、前記入力端子の電圧と前記出力端子の電圧との電圧差に応じて前記ＭＯＳトランジスタのバックゲートへの電圧の供給を制御することを特徴とする請求項１記載の電源装置。
【請求項３】
前記バックゲート電圧制御手段は、前記入力端子の電圧に応じて前記ＭＯＳトランジスタのバックゲートへの電圧の供給を制御することを特徴とする請求項１記載の電源装置。
【請求項４】
前記バックゲート電圧制御手段は、外部からの操作信号に応じて前記ＭＯＳトランジスタのバックゲートへの電圧の供給を制御することを特徴とする請求項１記載の電源装置。
【請求項５】
前記ＭＯＳトランジスタは、ｐチャネルＭＯＳトランジスタから構成され、
前記ＰＮ接合素子は、前記入力端子と前記ＭＯＳトランジスタのバックゲートとの間に、その極性が前記入力端子から前記ＭＯＳトランジスタのバックゲートに向かう方向が順方向となるように接続されたことを特徴とする請求項１乃至４のいずれか一項記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源装置に係り、特に、パワーＭＯＳトランジスタを出力電圧が一定となるようにスイッチングさせて、一定の出力電圧を得る電源装置に関する。
【背景技術】
【０００２】
図８は、従来の電源装置の回路構成図を示す。
【０００３】
レギュレータ１の入力端子Ｔinには、直流電源２の出力電圧が平滑コンデンサＣ１により平滑化されて、印加されている。レギュレータ１は、パワーＭＯＳトランジスタＱ11、制御部１１、検出抵抗Ｒ11、Ｒ12から構成されている。
【０００４】
パワーＭＯＳトランジスタＱ11は、ソース−ドレインが入力端子Ｔinと出力端子Ｔoutとの間に接続されており、ゲートが制御部１１に接続されている。制御部１１は、検出抵抗Ｒ11と検出抵抗Ｒ12との接続点の電圧を検出して、出力端子Ｔoutから出力される出力電圧が一定となるようにパワーＭＯＳトランジスタＱ11を制御する。
【０００５】
図９は、パワーＭＯＳトランジスタＱ11の断面図を示す。
【０００６】
パワーＭＯＳトランジスタＱ11は、ｐ型半導体基板２１に形成されたｎ型ウェル領域２２上に、外部との接続を行うための電極２３、２４が接続される高濃度ｐ型領域２５、２６を形成し、さらに、高濃度ｐ型領域２５と高濃度ｐ型領域２６との間に絶縁層２７を挟んで電極２８を形成した構成とされている。このとき、ｎ型ウェル領域２２には、電極２９より入力端子Ｔinの入力電圧が印加されている。
【０００７】
パワーＭＯＳトランジスタＱ11は、上記のような構造によりｎ型ウェル領域２２と高濃度ｐ型領域２５、２６とで形成されるｐｎ接合により寄生ダイオードＤ１、Ｄ２を持つ。このとき、高濃度ｐ型領域２６に接続される電極２４は、出力端子Ｔoutに接続され、ｎ型ウェル領域２２に接続される電極２９は、入力端子Ｔinに接続される。よって、出力端子Ｔinから入力端子Ｔoutに向かって順方向となる寄生ダイオードＤ１が形成されていた。  
このため、入力端子Ｔinの電圧が出力端子Ｔoutの電圧より低くなった場合に、寄生ダイオードＤ１がオンし、出力端子Ｔoutから入力端子Ｔinに電流が逆流する。
【０００８】
例えば、出力端子Ｔoutにメイン電源とバックアップ電源とを接続して使用する電源システムで、少なくともメイン電源に図３に示すよな構成の電源装置を用いた場合において、入力端子Ｔinがショートするなどの不具合が発生し、バックアップ電源により出力端子Ｔoutの所定の電圧に維持されると、メイン電源の入力端子Ｔinと出力端子Ｔoutとの間が逆バイアス状態となり、メイン電源のパワーＭＯＳトランジスタＱ11の寄生ダイオードＤ１がオンする。これによって、バックアップ電源からの電流が負荷ではなく、メイン電源に流れてバックアップ電源が無駄に消費される。
【０００９】
よって、ＭＯＳトランジスタの寄生ダイオードによる電流の逆流を防止する必要があった。ＭＯＳトランジスタの寄生ダイオードによる電流の逆流を防止するために、入力端子とＭＯＳトランジスタとの間にスイッチを設ける方法が提案されていた（例えば、特許文献１参照）。
【００１０】
【特許文献１】特開平１０−３４１１４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかるに、ＭＯＳトランジスタの寄生ダイオードによる電流の逆流を防止するために、入力端子とＭＯＳトランジスタとの間にスイッチを設けると、通常使用時にスイッチ及びＭＯＳトランジスタを介して電源が供給されるため、スイッチによる損失が発生し、電源の使用効率が低下するなどの問題点があった。
【００１２】
本発明は上記の点に鑑みてなされたもので、効率よく、寄生ダイオードによる電流の逆流を防止できる電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、入力端子（Ｔin）と出力端子（Ｔout）との間に接続されたＭＯＳトランジスタ（Ｑ11）と、ＭＯＳトランジスタ（Ｑ11）を出力電圧（Ｖout）が一定となるように制御する制御部（１２１）とを有する電源装置において、入力端子（Ｔin）とＭＯＳトランジスタ（Ｑ11）のバックゲートとの間に、ＭＯＳトランジスタ（Ｑ11）の寄生ダイオード（Ｄ１）とは逆極性となるように挿入されたＰＮ接合素子（Ｄ11）と、少なくとも通常状態時に、ＰＮ接合素子（Ｄ11）をオンさせ、ＭＯＳトランジスタ（Ｑ11）のバックゲートを所定の電圧とするバックゲート電圧制御手段（１２２、２２２、３２２；Ｒ13、Ｑ12）とを有する。
【００１４】
バックゲート電圧制御手段（１２２、Ｒ13、Ｑ12）は、入力端子（Ｔin）の電圧（Ｖin1）と出力端子（Ｔout）の電圧（Ｖout）との電圧差の極性を検出する検出手段（１３１）と、検出手段（１３１）の出力に応じてＭＯＳトランジスタ（Ｑ11）のバックゲートへの電圧の供給を制御することを特徴とする。
【００１５】
バックゲート電圧供給手段（２２２、Ｒ13、Ｑ12）は、入力端子の電圧を検出する検出手段（２３１、２３２）に応じてＭＯＳトランジスタ（Ｑ11）のバックゲートへの電圧の供給を制御することを特徴とする。
【００１６】
バックゲート電圧供給手段（３２２、Ｒ13、Ｑ12）は、外部からの操作信号に応じてＭＯＳトランジスタ（Ｑ11）のバックゲートへの電圧の供給を制御することを特徴とする。
【００１７】
ＭＯＳトランジスタ（Ｑ11）は、ｐチャネルＭＯＳトランジスタから構成され、ＰＮ接合素子（Ｄ11）は、入力端子（Ｔin）とＭＯＳトランジスタ（Ｑ11）のバックゲートとの間に、その極性が入力端子（Ｔin）からＭＯＳトランジスタ（Ｑ11）のバックゲートに向かう方向が順方向となるように接続されたことを特徴とする。
【００１８】
なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。
【発明の効果】
【００１９】
本発明によれば、入力端子とＭＯＳトランジスタのバックゲートとの間に、ＭＯＳトランジスタの寄生ダイオードとは逆極性となるようにＰＮ接合素子を挿入するとともに、少なくとも通常状態時に、ＰＮ接合素子をオンさせ、ＭＯＳトランジスタのバックゲートを所定の電圧とするバックゲート電圧制御手段と設けることにより、入力端子の電圧が出力端子の電圧より低下したときに、ＭＯＳトランジスタの寄生ダイオードに対して逆方向にＰＮ接合素子が挿入されるので、出力端子から入力端子に電流が逆流することを防止できる。また、通常動作時には、バックゲート電圧制御手段によりＰＮ接合素子がオンされ、ＭＯＳトランジスタのバックゲートに所定の電圧を印加させることができる。
【発明を実施するための最良の形態】
【００２０】
〔システム構成〕
図１は、本発明の一実施例のシステム構成図を示す。  本実施例の電源システム１００は、メイン電源１１１、バックアップ電源１１２、レギュレータ１１３、１１４、制御回路１１５、平滑コンデンサＣ11、Ｃ12、Ｃ21から構成され、負荷１１６に電源を供給するシステムである。
【００２１】
メイン電源１１１から出力された電圧は、平滑コンデンサＣ11により平滑化されて、レギュレータ１１３に入力電圧Ｖin1として印加される。レギュレータ１１３は、入力電圧Ｖin1から一定の出力電圧Ｖoutを生成する。レギュレータ１１３の出力は、平滑コンデンサＣ21により平滑化されて、安定化されて、負荷１１６に供給される。
【００２２】
また、バックアップ電源１１２から出力された電圧は、平滑コンデンサＣ12により平滑化されて、レギュレータ１１４に入力電圧Ｖin2として供給される。レギュレータ１１４は、入力電圧Ｖin2から一定の出力電圧Ｖoutを生成する。レギュレータ１１４の出力は、平滑コンデンサＣ21により平滑化されて、安定化されて、負荷１１６に供給される。
【００２３】
制御回路１１５は、レギュレータ１１３への入力電圧Ｖin1を検出して、入力電圧Ｖin1が所定の電圧より大きいときには、レギュレータ１１３を動作させ、かつ、レギュレータ１１４を停止させ、また、入力電圧Ｖin1が所定の電圧より小さくなると、レギュレータ１１４を動作させ、かつ、レギュレータ１１３を停止させるように、レギュレータ１１３、１１４を制御する。
【００２４】
電源システム１００では、メイン電源１１１の電源電圧が充分大きく、レギュレータ１１３への入力電圧Ｖin1が所定電圧より大きければ、レギュレータ１１３が動作され、レギュレータ１１４が停止され、レギュレータ１１３から負荷１１６に出力電圧Ｖoutが供給される。また、電源システム１００では、メイン電源１１１の電源電圧が低下し、レギュレータ１１３への入力電圧Ｖin1が所定電圧より低下すると、制御回路１１５がこれを検出し、制御回路１１５によりレギュレータ１１４が動作され、バックアップ電源１１２及びレギュレータ１１４により出力電圧Ｖoutを生成し、負荷１１６に供給する。
【００２５】
図２はレギュレータ１１３の回路構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
【００２６】
レギュレータ１１３は、パワーＭＯＳトランジスタＱ11、制御部１２１、バックゲート電圧制御回路１２２、ダイオードＤ11、抵抗Ｒ13、ＭＯＳトランジスタＱ12から構成される。パワーＭＯＳトランジスタＱ11は、ソース−ドレインが入力端子Ｔinと出力端子Ｔoutとの間に接続されている。
【００２７】
パワーＭＯＳトランジスタＱ11のゲートには、制御部１２１が接続されている。パワーＭＯＳトランジスタＱ11は、制御部１２１からの駆動パルスに基づいてスイッチング制御される。
【００２８】
制御部１２１には、出力端子Ｔoutと接地端子Ｔgndと間に直列に接続された抵抗Ｒ11と抵抗Ｒ12との接続点が接続されている。制御部１２１は、抵抗Ｒ11と抵抗Ｒ12との接続点の電圧Ｖs、すなわち、出力電圧Ｖoutに応じた電圧に応じてパワーＭＯＳトランジスタＱ11のゲート電圧を出力電圧Ｖoutが一定となるように制御する。
【００２９】
また、制御部１２１には、コントロール端子Ｔcntが接続されている。コントロール端子Ｔcntには、制御回路１１５から駆動制御信号が供給されている。制御部１２１は、コントロール端子Ｔcntに制御回路１１５から供給される駆動制御信号がハイレベルのときに、パワーＭＯＳトランジスタＱ11のゲートに供給するパルスをハイレベルに維持し、パワーＭＯＳトランジスタＱ11をオフさせることにより、出力端子Ｔoutからの出力電圧Ｖoutの出力を停止させる。
【００３０】
また、制御部１２１は、コントロール端子Ｔcntに制御回路１１５から供給される駆動制御信号がハイレベルのときには、パワーＭＯＳトランジスタＱ11のゲートに抵抗Ｒ11と抵抗Ｒ12との接続点の電圧に応じて、トランジスタＱ11のゲートに供給するパルスのパルス幅を、出力電圧Ｖoutが一定となるように制御する。これにより、一定の出力電圧Ｖoutを負荷１１６に供給できる。
【００３１】
図３はバックゲート電圧制御回路１２２の回路構成図を示す。
【００３２】
バックゲート電圧制御回路１２２は、コンパレータ１３１から構成される。コンパレータ１３１の反転入力端子は入力端子Ｔinに接続され、非反転入力端子は出力端子Ｔoutに接続されている。
【００３３】
コンパレータ１３１は、入力端子Ｔinの電圧が出力端子Ｔoutの電圧より大きければ、ローレベル、入力端子Ｔinの電圧が出力端子Ｔoutの電圧より小さければ、ハイレベルとなる制御信号をコントロール端子Ｔcnt11より出力する。
【００３４】
バックゲート電圧制御回路１２２のコントロール端子Ｔcnt11は、ｐチャネルＭＯＳトランジスタＱ12のゲートに接続されている。ＭＯＳトランジスタＱ12は、ドレインが接地端子Ｔgndに接続され、ソースが抵抗Ｒ13の一端に接続され、ゲートがバックゲート電圧制御回路１２２の制御端子Ｔcnt11が接続されている。ＭＯＳトランジスタＱ12は、バックゲート電圧制御回路１２２のコントロール端子Ｔcnt11から出力される制御信号がローレベルのときには、オンし、ハイレベルのときにはオフする。
【００３５】
抵抗Ｒ13は、他端がパワーＭＯＳトランジスタＱ11のバックゲート及びダイオードＤ11のカソードに接続されている。ダイオードＤ11は、アノードが入力端子Ｔinに接続されている。
【００３６】
〔動作〕
入力端子Ｔin及び出力端子Ｔoutに順方向に電圧が印加されて、バックゲート電圧制御回路１２２のコントロール端子Ｔcnt11から出力される制御信号がローレベルになると、ＭＯＳトランジスタＱ12はオンする。ＭＯＳトランジスタＱ12がオンすると、入力端子ＴinがダイオードＤ11、抵抗Ｒ13、ＭＯＳトランジスタＱ12を介して接地端子Ｔgndに接続される。入力端子ＴinがダイオードＤ11、抵抗Ｒ13、ＭＯＳトランジスタＱ12を介して接地端子Ｔgndに接続されると、入力端子Ｔinの電圧をＶin、ダイオードＤ11の順方向電圧をＶｆとしたときに、パワーＭＯＳトランジスタＱ11のバックゲートに所定の電圧Ｖbg
Ｖbg＝（Ｖin−Ｖf）
が印加される。
【００３７】
また、入力端子Ｔin及び出力端子Ｔoutに逆方向に電圧が印加されて、バックゲート電圧制御回路１２２のコントロール端子Ｔcnt11から出力される制御信号がハイレベルとなると、ＭＯＳトランジスタＱ12はオフする。ＭＯＳトランジスタＱ12がオフすると、ダイオードＤ11を介して入力端子ＴinとパワーＭＯＳトランジスタＱ11のバックゲートとが接続される。これによって、ダイオードＤ11とパワーＭＯＳトランジスタＱ11の寄生ダイオードＤ１とがその極性が互いに逆方向となるように接続されることになる。
【００３８】
このため、出力端子Ｔoutの電圧に比べて入力端子Ｔinの電圧が小さくなっても、パワーＭＯＳトランジスタＱ11の寄生ダイオードＤ１がオンすることはなく、よって、寄生ダイオードＤ１を介して出力端子Ｔout側から入力端子Ｔin側に電流が逆流することを防止できる。
【００３９】
なお、バックアップ電源１１２のレギュレータ１１４は、メイン電源１１１のレギュレータ１１３と同一構成であるので、その説明は省略する。
【００４０】
本実施例の電源システム１００では、メイン電源１１１が低下あるいは短絡され、バックアップ電源１１２から負荷１１６に電源が供給された場合には、レギュレータ１１３のＭＯＳトランジスタＱ12がオフし、パワーＭＯＳトランジスタＱ11のバックゲートと入力端子Ｔinとの間にダイオードＤ11が逆方向に接続され、パワーＭＯＳトランジスタＱ11の寄生ダイオードＤ１を流れる電流を阻止でき、これによって、出力端子Ｔoutから入力端子Ｔin側に電流が逆流することを防止できる。よって、バックアップ電源１１２がメイン電源１１１側に流れることを防止できるため、バックアップ電源１１２の無駄な電流消費を防止できる。
【００４１】
〔レギュレータ１１３の第１変形例〕
図４はレギュレータ１１３の第１変形例の回路構成図を示す。
【００４２】
本変形例のレギュレータ２１３は、ゲート電圧制御回路２２２の構成が、レギュレータ１１３とは相違する。
【００４３】
図５はゲート電圧制御回路２２２の回路構成図を示す。
【００４４】
本変形例のゲート電圧制御回路２２２は、コンパレータ２３１及び基準電源２３２から構成されている。コンパレータ２３１は、反転入力端子が入力端子Ｔinに接続され、非反転入力端子が基準電源２３２に接続されている。コンパレータ２３１は、入力端子Ｔinの電圧が基準電源２３２で生成される基準電圧より小さくなると、出力をハイレベルとし、入力端子Ｔinの電圧が基準電源２３２で生成される基準電圧より大きくなると、出力をローレベルとする。
【００４５】
コンパレータ２３１の出力は、コントロール端子Ｔcnt11から出力され、ＭＯＳトランジスタＱ12のゲートに供給される。
【００４６】
本変形例によれば、入力端子Ｔinの電圧が基準電圧より低下したときに、コンパレータ２３１の出力がハイレベルとなることにより、ＭＯＳトランジスタＱ12がオフされ、パワーＭＯＳトランジスタＱ11のバックゲートと入力端子Ｔinとの間にダイオードＤ11が逆方向に接続させ、出力端子Ｔout側から入力端子Ｔin側への電流の逆流を阻止できる。
【００４７】
〔レギュレータ１１３の第２変形例〕
図６はレギュレータ１１３の第２変形例の回路構成図を示す。
【００４８】
本変形例のレギュレータ３１３は、ゲート電圧制御回路３２２の構成が、レギュレータ１１３とは相違する。
【００４９】
図７はゲート電圧制御回路３２２の回路構成図を示す。
【００５０】
本変形例のゲート電圧制御回路３２２は、バッファ３３１から構成されている。バッファ３３１には、制御回路１１５からコントロール信号が供給されるコントロール端子Ｔcntが接続されている。バッファ３３１は、コントロール端子Ｔcntに供給されるコントロール信号をコントロール端子Ｔcnt11に供給する。バッファ３３１の出力は、コントロール端子Ｔcnt11からＭＯＳトランジスタＱ12のゲートに供給される。
【００５１】
本変形例によれば、制御回路１１５により入力端子Ｔinの電圧が基準電圧より低下したことが検出されたときに、制御回路１１５からのハイレベルの駆動制御信号を、バッファ３３１を介してＭＯＳトランジスタＱ12のゲートに供給し、ＭＯＳトランジスタＱ12をオフして、パワーＭＯＳトランジスタＱ11のバックゲートと入力端子Ｔinとの間にダイオードＤ11を逆方向に接続させることにより、出力端子Ｔout側から入力端子Ｔin側への電流の逆流を阻止できる。
【００５２】
〔その他〕
なお、本実施例では、入出力端子間の電圧差、及び、入力端子電圧、並びに、コントロール信号によりパワーＭＯＳトランジスタＱ11の逆バイアス状態を検出したが、これに限定されるものではなく、要は、パワーＭＯＳトランジスタＱ11が逆バイアスとなる可能性がある状態であることを検出して、それによって、ゲート電圧制御部１２２を制御する構成であればよい。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施例のシステム構成図である。
【図２】レギュレータ１１３の回路構成図である。
【図３】バックゲート電圧制御回路１２２の回路構成図である。
【図４】レギュレータ１１３の第１変形例の回路構成図である。
【図５】ゲート電圧制御回路２２２の回路構成図である。
【図６】レギュレータ１１３の第２変形例の回路構成図である。
【図７】ゲート電圧制御回路３２２の回路構成図である。
【図８】従来の電源装置の回路構成図である。
【図９】パワーＭＯＳトランジスタＱ11の断面図である。
【符号の説明】
【００５４】
１００  電源システム
１１１、１１２  電源、１１３、１１４、２１３、３１３  レギュレータ
１１５  制御回路、１１６  負荷
１２１  制御部、１２２、２２２、３２２  バックゲート電圧制御回路
Ｑ11  パワーＭＯＳトランジスタ、Ｄ11  ダイオード、Ｑ12  ＭＯＳトランジスタ
Ｄ１、Ｄ２  寄生ダイオード
【図１】
2005242898.tif 000003
【図２】
2005242898.tif 000004
【図３】
2005242898.tif 000005
【図４】
2005242898.tif 000006
【図５】
2005242898.tif 000007
【図６】
2005242898.tif 000008
【図７】
2005242898.tif 000009
【図８】
2005242898.tif 000010
【図９】
2005242898.tif 000011