(57)【要約】【課題】  無効電流を生じさせることなく効率的に電荷を使用して低消費電力で所望のレベルの内部電圧を発生する。【解決手段】  基準電圧ノード（ＧＧ）と第１のノード（ＮＤ１）の間に第１のトランジスタ（ＰＱ１）を配置し、そのゲートを第２のノード（ＮＤ２）に接続する。第２のノードと基準電圧ノードの間に第２のトランジスタ（ＰＱ２）を配置し、そのゲートを第１のノードに接続する。第１および第２のノードへ、それぞれ第１および第２の制御信号（φＰ，φＣＰ）を受ける容量素子（Ｃ１，Ｃ２）を介して電荷を供給する。さらに、第２のノードと出力ノードの間に第３のトランジスタ（ＮＱ１）を配置し、そのゲートノード（ＮＤ３）を第３の容量素子（Ｃ３）を介して第３の制御信号φＣＴに結合する。また、この出力ノードと第３のトランジスタのゲートノードの間に第４のトランジスタ（ＮＱ２）を接続し、そのゲートを第２のノードに接続する。【選択図】        図１
2005006489.tif 000002
【特許請求の範囲】
【請求項１】
所定の電圧が印加される基準電圧ノードと第１の内部ノードとの間に接続されかつその制御電極が第２の内部ノードに接続される第１導電型の第１のトランジスタ、
前記基準電圧ノードと前記第２の内部ノードとの間に接続されかつその制御電極が前記第１の内部ノードに接続される第１導電型の第２のトランジスタ、
プリチャージ用の第１の制御信号を受ける第１の入力ノードと前記第１の内部ノードとの間に接続される第１の容量素子、
電荷蓄積用の第２の制御信号を受ける第２の入力ノードと前記第２の内部ノードとの間に接続される第２の容量素子、
前記第２の内部ノードと出力ノードとの間に接続されかつその制御電極が第３の内部ノードに接続される第２導電型の第３のトランジスタ、
前記第３の内部ノードと電荷転送用の第３の制御信号を受ける第３の入力ノードとの間に接続される第３の容量素子、および
前記出力ノードと前記第３の内部ノードとの間に接続されかつその制御電極が前記第２の内部ノードに接続される第２導電型の第４のトランジスタを備える、電圧発生回路。
【請求項２】
前記出力ノードと最終出力ノードとの間に接続され前記最終出力ノードに最終電圧を発生する少なくとも１段の電圧駆動段をさらに備え、
前記電圧駆動段は、
該電圧駆動段の入力ノードと該電圧駆動段の出力ノードとの間に接続されかつその制御電極が第４の内部ノードに接続される第２導電型の第５のトランジスタと、
前記電圧駆動段の入力ノードに結合される第４の容量素子とを備え、前記電圧駆動段が複数段配置されるとき、該接続系列において前記第４の容量素子には、前記第１および第２の制御信号が交互に与えられ、
前記第４の内部ノードと前記電圧駆動段の出力ノードとの間に接続されかつその制御電極が前記電圧駆動段入力ノードに接続される第２導電型の第６のトランジスタと、
前記第４の内部ノードに結合される第５の容量素子を備え、前記第５の容量素子には、前記電圧駆動段が複数段配列されるとき、該接続系列において第４の制御信号と前記第３の制御信号とが交互に与えられる、請求項１記載の電圧発生回路。
【請求項３】
前記第２の制御信号は、前記第１の制御信号が第１の論理レベルから第２の論理レベルへ移行した後所定時間経過後に第１の論理レベルとなりかつ前記第１の制御信号が前記第２の論理レベルから前記第１の論理レベルへ移行する前に前記第１の論理レベルから前記第２の論理レベルへと移行し、
前記第３の制御信号は、前記第２の制御信号が前記第１の論理レベルへ移行した後所定時間経過後に前記第１の論理レベルから前記第２の論理レベルへと移行しかつ前記第２の制御信号の前記第１の論理レベルから前記第２の論理レベルへの移行前に前記第２の論理レベルから前記第１の論理レベルに移行し、
前記第４の制御信号は、前記第１の制御信号が第１の論理レベルにありかつ前記第２の制御信号が第２の論理レベルにあるとき前記第２の制御信号の前記第２の論理レベルへの移行後所定時間経過後に前記第１の制御信号が前記第２の論理レベルへ移行する前に所定時間の間前記第２の論理レベルとなる、請求項２記載の電圧発生回路。
【請求項４】
前記少なくとも１段の電圧駆動段は、複数の縦続接続される電圧駆動段を含む、請求項２記載の電圧発生回路。
【請求項５】
プリチャージ電圧を供給するプリチャージ電圧供給ノードと第１の内部ノードとの間に接続されかつその制御電極が第２の内部ノードに接続される第１のトランジスタ、
プリチャージ用の第１の制御信号を受ける第１の入力ノードと前記第２の内部ノードとの間に接続される第１の容量素子、
前記第１の内部ノードと前記第２の内部ノードとの間に接続されかつその制御電極が電荷蓄積用の第２の制御信号を受ける第２の入力ノードに接続される第２のトランジスタ、
前記第１の内部ノードと出力ノードとの間に接続されかつその制御電極が第３の内部ノードに接続される第３のトランジスタ、
前記出力ノードと前記第３の内部ノードとの間に接続されかつその制御電極が前記第１の内部ノードに接続される第４のトランジスタ、
第２の電荷プリチャージ用の第３の制御信号を受ける第３の入力ノードと前記第１の内部ノードとの間に接続される第２の容量素子、および
電荷転送用の第４の制御信号を受ける第４の入力ノードと前記第３の内部ノードとの間に接続される第３の容量素子を備える、電圧発生回路。
【請求項６】
前記プリチャージ電圧供給ノードには、所定の電圧レベルの一定電圧が印加される、請求項５記載の電圧発生回路。
【請求項７】
前記プリチャージ電圧供給ノードには、前記第２の制御信号が印加される、請求項５記載の電圧発生回路。
【請求項８】
前記第２の制御信号が第１の論理レベルのときに前記第３の制御信号が所定期間第２の論理レベルとなり、前記第３の制御信号が第２の論理レベルのときに前記第４の制御信号が所定期間第１の論理レベルとなり、
前記第２の制御信号が第２の論理レベルのときに前記第１の制御信号が第１の論理レベルとなって前記第１の内部ノードのプリチャージが実行される、請求項５記載の電圧発生回路。
【請求項９】
前記出力ノードと最終出力ノードとの間に接続され、前記最終出力ノードに最終電圧を発生する少なくとも１段の電圧駆動段をさらに備え、
前記電圧駆動段は、
該電圧駆動段の入力ノードと該電圧駆動段の出力ノードとの間に接続され、かつその制御電極が第４の内部ノードに接続される第５のトランジスタと、
前記電圧駆動段の入力ノードに結合される第４の容量素子と、
前記第４の内部ノードと前記電圧駆動段の出力ノードとの間に接続されかつその制御電極が前記電圧駆動段の入力ノードに接続される第６のトランジスタとを備え、
前記電圧駆動段が複数段縦続接続されるときには、該接続系列において前記第３の容量素子には前記第２の制御信号と前記第３の制御信号とが交互に与えられ、かつ前記第４の容量素子には、前記第１の制御信号と前記第４の制御信号が交互に印加される、請求項５記載の電圧発生回路。
【請求項１０】
前記第１の制御信号は、前記第２の制御信号が第１の論理レベルから第２の論理レベルへ移行した後所定時間経過後に所定期間第１の論理レベルとなり、前記第２の制御信号は前記第１の制御信号が第１の論理レベルから第２の論理レベルへの移行後に第２の論理レベルから第１の論理レベルに移行し、
前記第３の制御信号は、前記第２の制御信号が第１の論理レベルへ移行した後所定期間第２の論理レベルとなり、前記第２の制御信号は前記第３の制御信号が第１の論理レベルに移行した後に第２の論理レベルとなり、
前記第４の制御信号は、前記第３の制御信号が第２の論理レベルへ移行した後に所定の期間第１の論理レベルとなり、前記第３の制御信号は前記第４の制御信号が第２の論理レベルへ移行した後に第１の論理レベルへ移行する、請求項９記載の電圧発生回路。
【請求項１１】
前記出力ノードから内部回路へ与えられる内部電圧が発生され、
前記電圧発生回路は、さらに、前記出力ノードに接続される容量を備える、請求項１または５記載の電圧発生回路。
【請求項１２】
前記最終出力ノードからの最終電圧が内部回路へ与えられ、
前記電圧発生回路は、前記最終出力ノードに接続される容量をさらに備える、請求項２または９記載の電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、所望の電圧レベルの内部電圧を発生する電圧発生回路に関し、特に、容量素子のチャージポンプ動作を利用して効率的に内部電圧を発生する電圧発生回路の構成に関する。
【背景技術】
【０００２】
半導体装置においては、種々の電圧レベルの内部電圧が用いられることが多い。たとえば、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）においては、メモリセルアレイの基板領域を一定電圧にバイアスするために負電圧が用いられ、また、選択ワード線へは電源電圧よりも高い正の高電圧が伝達される。また、不揮発性メモリにおいても、データの書換のためには負電圧および高電圧が用いられる。
【０００３】
このような電源電圧とレベルの異なる電圧を外部から供給する場合、システム規模が増大し、またシステム全体の消費電力も増大する。また、半導体装置においても、そのような電圧を受けるための専用のピン端子が必要とされ、サイズが増大する。
【０００４】
このような観点から、必要なレベルの電圧を半導体装置内部で発生することが一般に行なわれる。このような内部電圧を発生する回路の一例は、たとえば特許文献１（特開平４ー３７２７９２号公報）に示されている。
【０００５】
この特許文献１に示される内部電圧発生回路は、容量素子のチャージポンプ動作を利用して負電圧を発生する。この特許文献１の内部電圧発生回路の構成においては、充電用容量素子のチャージポンプ動作により電荷を蓄積するノードを、制御用容量素子の容量結合により放電制御トランジスタをオン状態として接地電圧レベルに放電する。この後、電荷蓄積ノードから、充電用容量素子のチャージポンプ動作により電荷を引抜き負電圧レベルに駆動する。電荷蓄積ノードを、電源電圧の振幅で変化させる。この電荷蓄積ノードの負電荷を出力トランジスタを介して出力ノードに供給することにより、−ＶＣＣレベルの負電圧を供給する。ここで−ＶＣＣは電源電圧を示す。
【０００６】
出力トランジスタのゲートの電位は、電荷蓄積ノードがゲートに接続される出力制御トランジスタにより、接地電圧ＧＮＤと負電圧−ＶＣＣの間で変化する。
【０００７】
この特許文献１においては、電荷蓄積ノードをＶＣＣ振幅で変化させることにより、低電源電圧下においても十分な電圧レベルの負電圧を発生することを図る。
【特許文献１】特開平４ー３７２７９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
容量素子のチャージポンプ動作を利用して内部電圧を発生する場合、半導体装置の消費電力の観点から、効率的に、チャージポンプ動作により生成された電荷を出力ノードへ転送して内部電圧を発生することが要求される。
【０００９】
上述の特許文献１の構成においては−ＶＣＣの振幅で電荷蓄積ノードの電圧レベルを変化させるために、電荷蓄積ノードを放電制御トランジスタにより接地電圧レベルにプリチャージし、その後、充電用容量素子によるチャージポンプ動作により電荷蓄積ノードを−ＶＣＣの電圧レベルにまで低下させる。このときに、放電制御トランジスタをオフ状態とするために、第２の制御トランジスタが導通して電荷蓄積ノードを放電制御トランジスタのゲートに接続する第２の制御トランジスタが配置される。この第２の制御トランジスタは、電荷蓄積ノードの電圧がーＶｔｈ以下に低下するとオン状態となって放電制御トランジスタのゲートと電荷蓄積ノードとを電気的に接続する。ここで、Ｖｔｈは、第２の制御トランジスタのしきい値電圧を示す。
【００１０】
しかしながら、この放電制御トランジスタをオン状態とするために、制御信号を受ける容量素子が接続されている。従って、この放電制御トランジスタのゲート電位は、第２の制御トランジスタのオン抵抗と放電制御トランジスタのゲートに存在する容量とにより決定される時定数で変化する。このため、放電制御トランジスタがオフ状態となるまでには、ある時間が必要となる。したがって、この放電制御トランジスタが、電荷蓄積ノードの電圧レベルが−ＶＣＣのときにオン状態となる期間があり、電荷蓄積ノードへ接地ノードから電流が流れ、充電用容量素子によるチャージポンプによる電荷引抜動作が阻害され、無駄な電流が消費される。
【００１１】
また、この電荷蓄積ノードを接地電圧レベルにプリチャージする場合、出力トランジスタがオフ状態となっていないと、負電位レベルの出力ノードへ出力トランジスタを介してプリチャージされた電荷が供給され、負電位の電圧レベルが上昇する。この出力トランジスタのオン／オフの制御のために、放電制御トランジスタのオン／オフ制御と同様の構成の出力制御トランジスタが用いられており、したがって、この電荷蓄積ノードの電圧レベルを接地電圧レベルにプリチャージする際、同様、出力トランジスタがオン状態となる期間が存在し、無駄な電流が消費される。
【００１２】
上述のように、この特許文献１の構成の場合、容量素子のチャージポンプ動作により生成された電荷が無駄に消費され、所望のレベルの電圧を効率的に低消費電力で発生することができないという問題がある。
【００１３】
それゆえ、この発明の目的は、効率的に電荷を利用して所望のレベルの電圧を発生することのできる電圧発生回路を提供することである。
【課題を解決するための手段】
【００１４】
この発明の第１の観点に係る電圧発生回路は、所定の電圧が印加される基準電圧ノードと第１の内部ノードとの間に接続されかつその制御電極が第２の内部ノードに接続される第１導電型の第１のトランジスタと、基準電圧ノードと第２の内部ノードとの間に接続されかつその制御電極が第１の内部ノードに接続される第１導電型の第２のトランジスタと、プリチャージ用の第１の制御信号を受ける第１の入力ノードと第１の内部ノードとの間に接続される第１の容量素子と、電荷蓄積用の第２の制御信号を受ける第２の入力ノードと第２の内部ノードとの間に接続される第２の容量素子と、第２の内部ノードと出力ノードとの間に接続されかつその制御電極が第３の内部ノードに接続される第２導電型の第３のトランジスタと、第３の内部ノードと電荷転送用の第３の制御信号を受ける第３の入力ノードとの間に接続される第３の容量素子と、出力ノードと第３の内部ノードとの間に接続されかつその制御電極が第２の内部ノードに接続される第２導電型の第４のトランジスタを備える。
【００１５】
この発明の別の観点に係る電圧発生回路は、プリチャージ電圧を供給するプリチャージ電圧供給ノードと第１の内部ノードとの間に接続されかつその制御電極が第２の内部ノードに接続される第１のトランジスタと、プリチャージ用の第１の制御信号を受ける第１の入力ノードと第２の内部ノードとの間に接続される第１の容量素子と、第１の内部ノードと第２の内部ノードとの間に接続されかつその制御電極が電荷蓄積用の第２の制御信号を受ける第２の入力ノードに接続される第２のトランジスタと、第１の内部ノードと出力ノードとの間に接続されかつその制御電極が第３の内部ノードに接続される第３のトランジスタと、出力ノードと第３の内部ノードとの間に接続されかつその制御電極が第１の内部ノードに接続される第４のトランジスタと、第２の電荷プリチャージ用の第３の制御信号を受ける第３の入力ノードと第１の内部ノードとの間に接続される第２の容量素子と、電荷転送用の第４の制御信号を受ける第４の入力ノードと第３の内部ノードとの間に接続される第３の容量素子を備える。
【００１６】
第１の観点に係る電圧発生回路においては、第１および第２のトランジスタを交差結合することにより、第１および第２のトランジスタを最適タイミングでオン／オフ状態として、第１および第２の内部ノードの電圧を高速で変化させて、その電圧レベルを維持することができる。したがって、電荷蓄積ノードとして作用する第２の内部ノードの電圧変化時に第２のトランジスタをオフ状態とした後に、第２の内部ノードへチャージポンプ動作を行なうことにより、第２の内部ノードに不要な電流が流れるのを防止することができる。
【００１７】
別の観点に係る電圧発生回路においては第１の内部ノードがプリチャージ電圧によりプリチャージされ、また、第２の容量素子を介して第３の制御信号が結合される。さらに、第１の内部ノードには、第４のトランジスタの制御電極が接続される。したがって、各トランジスタの制御電極へは、容量素子を介してこのチャージポンプ動作により導通／非導通状態を個別に制御することができ、無効電流が流れるのを抑制することができ、効率的に電荷を使用して所望のレベルの内部電圧を生成することができる。
【発明の効果】
【００１８】
この発明に従えば、トランジスタそれぞれのゲート電位を容量素子のチャージポンプ動作により制御して内部電圧発生のための電荷を発生しており、トランジスタの導通／非導通を個々に正確に制御して内部電圧発生のための電荷を生成しており、無効電流が流れるのを抑制することができ、効率的に電荷を使用して所望のレベルの内部電圧を低消費電力で生成することができる。
【発明を実施するための最良の形態】
【００１９】
［実施の形態１］
図１は、この発明の実施の形態１に従う電圧発生回路の構成を示す図である。この図１に示す電圧発生回路は、基準電位よりも低い電圧である負電圧を発生する。ここで、基準電位として接地電位ＧＮＤを用い、チャージポンプ動作制御用の信号は、接地電圧と電源電圧ＶＣＣの間で変化するため、−ＶＣＣの負電圧が生成される。
【００２０】
図１において、電圧発生回路は、内部ノードＮＤ１と基準電位ノード（以下、接地ノードと称す）ＧＧの間に接続されかつそのゲートが内部ノードＮＤ２に接続されるＰチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）ＰＱ１と、内部ノードＮＤ２と接地ノードＧＧとの間に接続されかつそのゲートが内部ノードＮＤ１に接続されるＰチャネルＭＯＳトランジスタＰＱ２と、プリチャージ用制御信号φＰを受ける制御信号入力ノードＳ１と内部ノードＮＤ１の間に接続される容量素子Ｃ１と、電荷蓄積用の制御信号φＣＰを受ける制御信号入力ノードＳ２と内部ノードＮＤ２の間に接続される容量素子Ｃ２を含む。
【００２１】
ＭＯＳトランジスタＰＱ１およびＰＱ２が、それぞれ、第１および第２のトランジスタに対応し、容量素子Ｃ１およびＣ２がそれぞれ、第１および第２の容量素子に対応する。制御信号φＰおよびφＣＰが、それぞれ、第１および第２の制御信号に対応する。内部ノードＮＤ１およびＮＤ２が、それぞれ、第１および第２の内部ノードに対応する。
【００２２】
電圧発生回路は、さらに、内部ノードＮＤ２と出力ノードＯＤ１の間に接続されかつそのゲートが内部ノードＮＤ３に接続されるＮチャネルＭＯＳトランジスタＮＱ１と、内部ノードＮＤ３と出力ノードＯＤ１の間に接続されかつそのゲートが内部ノードＮＤ２に接続されるＮチャネルＭＯＳトランジスタＮＱ２と、電荷転送用の制御信号φＣＴを受ける制御信号入力ノードＳ３と内部ノードＮＤ３の間に接続される容量素子Ｃ３を含む。
【００２３】
ＭＯＳトランジスタＮＱ１およびＮＱ２が、それぞれ、第３および第４のトランジスタに対応し、容量素子Ｃ３が第３の容量素子に対応し、制御信号φＣＴが第３の制御信号に対応する。
【００２４】
出力ノードＯＤ１と接地ノードの間には、容量素子Ｃ４が接続される。この容量素子Ｃ４は、出力負荷の変動に対して出力電圧−ＶＣＣを安定化するための容量であり、この出力負荷の変動が小さく、出力電圧−ＶＣＣの変動が小さい場合には、この安定化容量Ｃ４は、特に設ける必要はない。この出力ノードＯＤ１の電圧が、図示しない内部回路へ印加される。
【００２５】
制御信号φＰ、φＣＰおよびφＣＴが、それぞれ、接地電圧ＧＮＤと電源電圧ＶＣＣの間で変化する。
【００２６】
図２は、図１に示す電圧発生回路の動作を示すタイミング図である。この図２においては、説明を簡略化するために、出力ノードＯＤ１の電圧が、所定の電圧−ＶＣＣレベルに到達しているときの動作波形を示す。以下、図２を参照して、図１に示す電圧発生回路の動作について説明する。
【００２７】
制御信号φＰ、φＣＰおよびφＣＴが、周期Ｔで変化する。図２においては、２・Ｔの期間の信号波形を示す。
【００２８】
時刻ｔ０において、制御信号φＰが接地電圧ＧＮＤレベル、制御信号φＣＰが電源電圧ＶＣＣレベル、および制御信号φＣＴが接地電圧ＧＮＤレベルの状態にある。この状態においては、容量素子Ｃ１の電荷引抜動作により、ノードＮＤ１の電圧レベルは−ＶＣＣであり、一方、ノードＮＤ２は、容量素子Ｃ２の電荷供給動作により、接地電圧ＧＮＤレベルにある。
【００２９】
ＰチャネルＭＯＳトランジスタＰＱ１は、ノードＮＤ１が、ドレインノードとなり、接地ノードＧＧがソースノードとなる。このｐチャネルＭＯＳトランジスタＰＱ１は、エンハンスメント型トランジスタであり、所定の大きさのしきい値電圧を有している。したがって、ＰチャネルＭＯＳトランジスタＰＱ１は、そのゲートおよびソースが同電位であり、オフ状態を維持するため、ノードＮＤ１と接地ノードＧＧの間には電流は、流れない。
【００３０】
ＭＯＳトランジスタＰＱ２においては、そのゲート電位は負電位−ＶＣＣであり、そのドレイン（ノードＮＤ２）とソース（接地ノード）の電位が等しいため、ＭＯＳトランジスタＰＱ２のドレインーソース間に電流は流れない。
【００３１】
ＮチャネルＭＯＳトランジスタＮＱ１に関しては、ノードＮＤ２が接地電圧ＧＮＤレベル、出力ノードＯＤ１が負電圧−ＶＣＣであり、ノードＮＤ３が負電圧−ＶＣＣレベルである。このＮチャネルＭＯＳトランジスタＮＱ１は、エンハンスメント型トランジスタであり、一定の大きさのしきい値電圧を有しており、ゲートおよびソース電位が等しい状態においてオフ状態を維持する。
【００３２】
ＮチャネルＭＯＳトランジスタＮＱ２は、そのゲート電位が、ノードＮＤ２の電圧、すなわち接地電圧ＧＮＤレベルであり、ノードＮＤ３および出力ノードＯＤ１の電位レベルが等しく、このＭＯＳトランジスタＮＱ２においてもドレインとソースは電位が等しく、そのドレインーソース間に電流は流れない。この制御信号φＰにより、ＭＯＳトランジスタＰＱ２を導通状態として、ノードＮＤ２を接地電圧レベルにプリチャージする。チャージポンプ動作初期時においては、ノードＮＤ２のプリチャージ電圧レベルを接地電圧方向に低下させる。
【００３３】
時刻ｔ１において、制御信号φＰが接地電圧ＧＮＤレベルから電源電圧ＶＣＣレベルに変化すると、ノードＮＤ１が、容量素子Ｃ１のチャージポンプ動作により、その電圧レベルが負電圧−ＶＣＣレベルから接地電圧ＧＮＤレベルに上昇する。安定状態においては、ＭＯＳトランジスタＰＱ１のドレインおよびソースの電圧レベルが等しく、ＭＯＳトランジスタＰＱ１においては電流は流れない。
【００３４】
チャージポンプ動作初期の過渡時においては、ノードＮＤ１の電圧レベルは、接地電圧ＧＮＤ以上であり、ＭＯＳトランジスタＰＱ１は、ノードＮＤ１がソースとなり、接地ノードがドレインとなる。しかしながら、ノードＮＤ２の電圧レベルがこのときに同様高く、このＭＯＳトランジスタＰＱ１は、エンハンスメント型トランジスタであり、ゲートおよびソースの電位差がしきい値電圧の絶対値以下であり、非導通状態を維持し、このＭＯＳトランジスタＰＱ１のドレイン−ソース間には電流は流れない。
【００３５】
また、ＭＯＳトランジスタＰＱ２においても、ノードＮＤ２が接地電圧ＧＮＤレベルであるため、そのドレインおよびソース電位は等しく、ノードＮＤ１の電圧レベルが、負電圧−ＶＣＣから接地電圧ＧＮＤレベルに上昇しても、このＭＯＳトランジスタＰＱ２のドレインーソース間には電流が流れない。この制御信号φＰを立ち上げることにより、ＭＯＳトランジスタＰＱ２を非導通状態として、次のノードＮＤ２のチャージポンプ動作に備える。
【００３６】
また、ノードＮＤ２は接地電圧ＧＮＤレベルを維持しており、ノードＮＤ３は、負電圧レベルである。この状態では、ＭＯＳトランジスタＮＱ２が導通して、出力ノードＯＤ１が内部ノードＮＤ３と電気的に接続され、内部ノードＮＤ３のの電圧レベルが出力ノードＯＤ１の電圧レベルと等しくなる。これにより、ＭＯＳトランジスタＮＱ１を確実に非導通状態に維持する。内部ノードＮＤ３および出力ノードＯＤ１の電圧レベルが等しくなると、ＭＯＳトランジスタＮＱ２を介して流れる電流は停止する。
【００３７】
また、この内部ノードＮＤ３と出力ノードＯＤ１の電圧レベルを等しくする事により、内部ノードＮＤ２を負電圧レベルに駆動してＭＯＳトランジスタＮＱ１のソースが、内部ノードＮＤ２となる場合においても、そのゲート−ソース間電圧をしきい値電圧以下に維持し、電荷転送前にエンハンスメント型ＭＯＳトランジスタＮＱ１が導通するのを防止する。チャージポンプ動作の開始時においては、内部ノードＮＤ２を負電圧レベルに駆動したときには、内部ノードＮＤ３の電圧レベルが高く、ＭＯＳトランジスタＮＱ１が導通することがある。しかしながら、このときには、単に制御信号φＣＴを発生する前に負電荷が出力ノードＯＤ１へ転送されるだけであり、出力電圧を低下させるために電荷が利用されており、電荷は有効に利用される。
【００３８】
時刻ｔ２において、制御信号φＣＰが電源電圧ＶＣＣレベルから接地電圧ＧＮＤレベルに低下し、容量素子Ｃ２のチャージポンプ動作により、ノードＮＤ２の電圧レベルが低下する。このとき、ＭＯＳトランジスタＰＱ１は、ノードＮＤ２が接地電圧ＧＮＤから負電圧へ変化しても、そのドレインおよびソースがともに接地電圧ＧＮＤレベルであり、ＭＯＳトランジスタＰＱ１のドレイン−ソース間には電流は流れない。
【００３９】
ＭＯＳトランジスタＰＱ２は、ノードＮＤ２がドレインとして作用するため、そのゲートおよびソース（接地ノード）がともに接地電圧のレベルにあり、ＭＯＳトランジスタＰＱ２は、エンハンスメント型トランジスタであり、ゲートーソース間電圧は、そのしきい値電圧の絶対値よりも小さいため、非導通状態を維持する。したがって、このノードＮＤ２は、容量素子Ｃ２のチャージポンプ動作により、負電圧−ＶＣＣレベルにまで低下する。このとき、ノードＮＤ３は、負電圧−ＶＣＣレベルであり、ＭＯＳトランジスタＮＱ１は、そのソースが出力ノードＯＤ１であり、ゲートおよびソース電位が等しく、非導通状態を維持する。
【００４０】
ノードＮＤ２が負電圧レベルに駆動されると、出力ノードＯＤ１の電圧レベルよりもノードＮＤ２の電圧レベルが低い状態となる。ノードＮＤ３の電圧は出力ノードの電圧レベルであり、制御信号φＣＴが接地電圧レベルのときには、ＭＯＳトランジスタＮＱ１はエンハンスメント型トランジスタであり、過渡時および安定時において、そのゲート−ソース間電圧は、しきい値電圧よりも小さく、非導通状態を維持し、正確にノードＮＤ２を負電圧レベルに駆動することが出来る。
【００４１】
なお、過渡時においてノードＮＤ２が負電圧レベルに駆動されるとき、ノードＮＤ１の電圧レベルが接地電圧よりも高いときには、ＭＯＳトランジスタＰＱ１が導通して、ノードＮＤ１の電圧レベルを低下させる。
【００４２】
このノードＮＤ２へのチャージポンプ動作時においては、従って、ノードＮＤ２の電圧レベルに悪影響を及ぼす無効な電流が流れる経路は存在せず、有効に電荷を使用してノードＮＤ２を負電圧−ＶＣＣレベルに設定することができる。
【００４３】
また、ＭＯＳトランジスタＮＱ２においても、このドレインおよびソースが同一電圧レベルの負電圧−ＶＣＣレベルであり、ドレイン−ソース間には電流は流れない。
【００４４】
時刻ｔ３において、制御信号φＣＴを接地電圧ＧＮＤレベルから電源電圧ＶＣＣレベルに上昇させる。このとき、制御信号φＰは電源電圧ＶＣＣレベルであり、制御信号φＣＰは、接地電圧ＧＮＤレベルである。この状態において、ノードＮＤ３が、容量素子Ｃ３のチャージポンプ動作により、その電圧レベルが負電圧−ＶＣＣから接地電圧ＧＮＤレベルへ上昇する。ノードＮＤ２は、負電圧−ＶＣＣレベルであるため、ＭＯＳトランジスタＮＱ１が導通し、ノードＮＤ２と出力ノードＯＤ１が結合される。この出力ノードＯＤ１の電圧レベルが負電圧−ＶＣＣよりも高い場合には、出力ノードＯＤ１からノードＮＤ２へ負電荷が移動し、出力ノードＯＤ１はノードＮＤ２と等しい電圧レベルとなる。すなわち、安定化時においては、出力ノードＯＤ１の電圧レベルは、−ＶＣＣである。この場合においても、ＭＯＳトランジスタＮＱ２においては、ゲートおよびソースが同じ電圧レベルとなり、非導通状態を維持し、ＭＯＳトランジスタＮＱ２においてドレインーソース間に電流は流れない。
【００４５】
チャージポンプ開始時等の過渡時においても、ＭＯＳトランジスタＮＱ２においては、内部ノードＮＤ３がドレインとなり、電荷転送開始時においては、ゲートの電位がソース電位よりも低いため、非導通状態を維持し、電荷転送動作により、ゲートおよびソースが同一電位となっても、そのしきい値電圧により、非導通状態を維持して、電荷転送動作に対しては悪影響は及ぼさない。
【００４６】
これにより、ノードＮＤ３を制御信号φＣＴに従って電源電圧レベルに駆動して、効率的に、出力ノードＯＤ１へ負電荷を供給して、所望の電圧レベルの負電圧−ＶＣＣを生成することができる。
【００４７】
時刻ｔ４において、制御信号φＣＴが電源電圧ＶＣＣレベルから接地電圧ＧＮＤレベルに低下し、ノードＮＤ３が、接地電圧ＧＮＤレベルから負電圧ＶＣＣに低下する。このＭＯＳトランジスタＮＱ１のソースノード（ノードＮＤ２）の最低電位は負電圧−ＶＣＣであり、ＭＯＳトランジスタＮＱ１は確実に非導通状態となる。
【００４８】
ＭＯＳトランジスタＮＱ２においては、そのドレインおよびソースの電圧が負電圧−ＶＣＣであり、電流は、このＭＯＳトランジスタＮＱ２を介しては流れない。
【００４９】
チャージポンプ開始時の過渡時において、ノードＮＤ２およびＯＤ１が、負電圧−ＶＣＣよりも高い電圧レベルのとき、ノードＮＤ３は、先のサイクルの出力ノードＯＤ１の電圧レベルに復帰するだけであり、ＭＯＳトランジスタＮＱ２のソースが出力ノードＯＤ１であり、そのゲートおよびソースの電位が等しく非導通状態を維持する。ＭＯＳトランジスタＮＱ１において、たとえ導通状態となっても、そのソースおよびドレインとなる出力ノードＯＤ１および内部ノードＮＤ２の電圧レベルは等しく電流は流れない。過渡時においては、ノードＮＤ３の復帰電圧レベルは、ＭＯＳトランジスタＮＱ１が、非導通状態に設定される電圧レベルである。したがって、過渡時においても、何ら無駄な電荷の消費は生じない。
【００５０】
時刻ｔ５において、制御信号φＣＰを接地電圧ＧＮＤレベルから電源電圧ＶＣＣレベルに上昇させる。このとき、制御信号φＰは、電源電圧ＶＣＣレベルである。制御信号φＣＴは、接地電圧ＧＮＤレベルである。この制御信号φＣＰの上昇に従って、容量素子Ｃ２のチャージポンプ動作により、ノードＮＤ２の電圧レベルが負電圧−ＶＣＣから接地電圧ＧＮＤレベルへ上昇する。このとき、ＭＯＳトランジスタＰＱ１においては、ドレインおよびソースがともに接地電圧ＧＮＤレベルであり、そのゲート電位の上昇により非導通状態となり、このＭＯＳトランジスタＰＱ１においては電流は流れない。
【００５１】
また、ＭＯＳトランジスタＰＱ２においては、ノードＮＤ２の電圧レベルが負電圧−ＶＣＣから接地電圧ＧＮＤレベルへ上昇するだけであり、ノードＮＤ２の電圧レベルは接地電圧ＧＮＤ以下であり、ＭＯＳトランジスタＰＱ２においては接地ノードがソースとして機能し、非導通状態を維持する。
【００５２】
このノードＮＤ２の電位上昇時において、チャージポンプ開始時などの過渡状態時においては、接地電圧ＧＮＤレベルよりも高い状態に維持されることが考えられる（ノードＮＤ２がソースとして機能する）。この場合、制御信号φＰの立下げにより、ＭＯＳトランジスタＰＱ２を導通状態に設定するため、ノードＮＤ２は確実に接地電圧レベル方向に放電されるために、特に問題は生じない。
【００５３】
この時刻ｔ５において、ノードＮＤ２の電圧レベルが、接地電圧レベルに上昇しても、ノードＮＤ３は、負電圧−ＶＣＣレベルであり、ＭＯＳトランジスタＮＱ１は非導通状態を維持する。ＭＯＳトランジスタＮＱ２が導通状態となっても、内部ノードＮＤ３の電圧レベルは、出力ノードＯＤ１の負電圧−ＶＣＣの電圧レベルと等しいため、ＭＯＳトランジスタＮＱ２は、そのゲートおよびソースの電圧が等しく、非導通状態を維持し、そのドレイン−ソース間には電流は流れない。
【００５４】
時刻ｔ６において制御信号φＰを接地電圧ＧＮＤレベルに低下させると、容量素子Ｃ１により、ノードＮＤ１の電圧レベルが、接地電圧ＧＮＤレベルから負電圧−ＶＣＣレベルに低下する。このノードＮＤ１の電圧低下により、ＭＯＳトランジスタＰＱ２が導通し、ノードＮＤ２は確実に、接地電圧ＧＮＤレベルに設定される。
【００５５】
過渡期において、ノードＮＤ２の電圧レベルが、接地電圧ＧＮＤレベルよりも高い電圧レベルに駆動される場合においても、確実に、このノードＮＤ２電圧レベルを低下させることが出来、次のサイクルにおいて、さらにノードＮＤ２の電圧レベルを制御信号φＣＰに従って低下させることが出来、出力電圧レベルを低下させることができる。
【００５６】
このノードＮＤ２の電位低下時において、ＭＯＳトランジスタＰＱ１においては、接地ノードがソースとして機能するため、ゲートおよびソースが同一電位となり、ＭＯＳトランジスタＰＱ１は、非導通状態を維持する。
【００５７】
時刻ｔ８において、１つのチャージポンプ動作の周期Ｔが完了し、上述の時刻ｔ０からの動作が再び繰返される。
【００５８】
したがって、この図１に示す電圧発生回路においては、チャージポンプ動作時、無効な電流が流れず、効率的に電荷を利用して所望のレベルの内部電圧を発生することができる。
【００５９】
また、ＭＯＳトランジスタＰＱ１およびＰＱ２を交差結合して、それらのゲート電位を個々に容量素子のチャージポンプ動作により設定しており、これらのＭＯＳトランジスタＰＱ１およびＰＱ２を非導通状態に設定した後に、制御信号に従って、ノードＮＤ１およびＮＤ２の電圧レベルを、高速かつ確実に変化させることができる。
【００６０】
なお、上述の説明においては、説明を簡略化するために、内部ノードＮＤ２の寄生容量の効果は無視している。この内部ノードＮＤ２に無視できない大きさの寄生容量が存在する場合、ノードＮＤ２の電圧振幅が、電源電圧ＶＣＣよりも小さくなるため、出力ノードＯＤ１の出力電圧の絶対値が小さくなる。
【００６１】
また、内部ノードＮＤ２の電圧振幅を決定する制御信号φＣＰを、電源電圧ＶＣＣと接地電圧ＧＮＤの間で変化させている。しかしながら、基準電圧を接地電圧ＧＮＤでなく、電圧Ｖｒとし、制御信号φＣＰの電圧振幅をＶφとすると、出力ノードＯＤ１の出力電圧ＶＯＵＴは、次式（１）で表わされる。
【００６２】
ＶＯＵＴ＝Ｖｒ−Ｖφ  …  （１）
通常、前述の動作説明のように、基準電圧Ｖｒは接地電圧ＧＮＤ（＝０Ｖ）に等しく、また制御信号φＣＰは、電源電圧ＶＣＣと接地電圧ＧＮＤを動作電源電圧として使用する回路から生成されるため、電圧振幅Ｖφを電源電圧ＶＣＣに等しいとすると、上式（１）は次式（２）に変形される。
【００６３】
ＶＯＵＴ＝−ＶＣＣ  …  （２）
さらに、上述の説明において、制御信号φＰ、φＣＰおよびφＣＴをすべて、電源電圧ＶＣＣと接地電圧ＧＮＤとの間で変化させており、それらのハイレベルおよびローレベルの電圧レベルは等しく設定されている。しかしながら、内部ノードＮＤ１、ＮＤ２およびＮＤ３の電圧変化時に、その電圧変化と逆方向の電流が流れるのを防止するようにＭＯＳトランジスタＰＱ１、ＰＱ２、ＮＱ１およびＮＱ２を非導通状態に設定するという条件が満足されれば、これらの制御信号φＰ、φＣＰおよびφＣＴのそれぞれのハイレベルおよびローレベルの電圧レベルは互いに異なっていてもよい。
【００６４】
以上のように、この発明の実施の形態１に従えば、交差結合されたＰチャネルＭＯＳトランジスタを用い、これらのゲートノード電位を、容量素子のチャージポンプ動作により決定している。また、出力トランジスタの導通／非導通状態の設定は、制御信号により行なっており、電荷蓄積ノードの電位変化時、不要な電流が流れるのを防止することができ、効率的に所望のレベルの電圧を生成することができる。
【００６５】
［実施の形態２］
図３は、この発明の実施の形態２に従う電圧発生回路の構成を示す図である。この図３に示す電圧発生回路は、電源電圧ＶＣＣを基準電圧として、この電源電圧ＶＣＣよりも高い２・ＶＣＣの高電圧を発生する。
【００６６】
図３において、電圧発生回路は、電源ノード（基準ノード）ＰＷと内部ノード（第１の内部ノード）ＮＤ１１の間に接続されかつそのゲートが内部ノード（第２の内部ノード）ＮＤ１２に接続されるＮチャネルＭＯＳトランジスタＮＱ１１と、電源ノードＰＷと内部ノードＮＤ１２の間に接続されかつそのゲートが内部ノードＮＤ１１に接続されるＮチャネルＭＯＳトランジスタＮＱ１２と、第１の制御信号φＰＺを受ける制御信号入力ノード（第１の制御信号入力ノード）Ｓ１１と内部ノードＮＤ１１の間に接続される容量素子（第１の容量素子）Ｃ１１と、制御信号φＣＰＺを受ける制御信号入力ノード（第２の制御信号入力ノード）Ｓ１２と内部ノードＮＤ１２の間に接続される容量素子（第２の容量素子）Ｃ１２を含む。
【００６７】
制御信号φＰＺおよびφＣＰＺは、電源電圧ＶＣＣと接地電圧ＧＮＤの間で変化する。
【００６８】
電圧発生回路は、さらに、内部ノードＮＤ１２と出力ノードＯＤ１１の間に接続されかつそのゲートが内部ノード（第３の内部ノード）ＮＤ１３に接続されるＰチャネルＭＯＳトランジスタ（第３のトランジスタ）ＰＱ１１と、内部ノードＮＤ１３と出力ノードＯＤ１１の間に接続されかつそのゲートが内部ノードＮＤ１２に接続されるＰチャネルＭＯＳトランジスタ（第４のトランジスタ）ＰＱ１２と、制御信号φＣＴＺを受ける制御信号入力ノード（第３の制御信号入力ノード）Ｓ１３と内部ノードＮＤ１３の間に接続される容量素子（第３の容量素子）Ｃ１３を含む。
【００６９】
上述の説明において、括弧内の構成要素は、請求項に記載された要素との対応関係を示す。また、制御信号φＣＴＺは、電源電圧ＶＣＣと接地電圧ＧＮＤとの間で変化する。
【００７０】
出力ノードＯＤ１１には、この出力ノードＯＤ１１の電圧を安定化させるための安定化容量Ｃ１４が設けられる。この安定化容量Ｃ１４は、出力ノードＯＤ１１の負荷変動が小さい場合には、特に設ける必要はない。
【００７１】
この図３に示す電圧発生回路は、図１に示す電圧発生回路のトランジスタの導電型を反対にし、かつ接地ノードを電源ノードに入換えたものと等価である。制御信号φＰＺ、φＣＰおよびφＣＴは、それぞれ、図１に示す制御信号φＰ、φＣＰＺおよびφＣＴＺと相補な信号である。
【００７２】
図４は、図３に示す電圧発生回路の動作を示す信号波形図である。図４においても、説明を簡単にするために、出力電圧が２・ＶＣＣの電圧レベルにある安定状態時の信号波形を示す。以下、図４を参照して、図３に示す電圧発生回路の動作について説明する。
【００７３】
この図３に示す電圧発生回路においては、前述のごとく、図１に示す負電圧−ＶＣＣを発生する回路の信号極性およびトランジスタの導電型が逆にされている。したがって、同様の動作が行なわれる。すなわち、無効電流が流れるのが防止される。
【００７４】
時刻ｔ０において、制御信号φＰＺが電源電圧ＶＣＣレベル、制御信号φＣＰＺが接地電圧ＧＮＤレベル、または、制御信号φＣＴＺが電源電圧ＶＣＣレベルである。この状態において、ノードＮＤ１１が、高電圧２・ＶＣＣの電圧レベルにあり、ノードＮＤ１２が、電源電圧ＶＣＣレベルである（安定状態時）。ＭＯＳトランジスタＮＱ１１は、ソースが電源ノードＰＷであり、そのゲートおよびソース電圧が等しいため、非導通状態にある。
【００７５】
ＭＯＳトランジスタＮＱ１２は、ゲート電位が高電圧２・ＶＣＣであっても、そのノードＮＤ１２および電源ノードＰＷの電圧レベルが等しく、ＭＯＳトランジスタＮＱ１２のドレイン−ソース間には電流は流れない。
【００７６】
ノードＮＤ１３は、高電圧２・ＶＣＣレベルであり、ＭＯＳトランジスタＰＱ１１は、そのゲート電位がソースおよびドレイン電位以上であるため、非導通状態を維持する。ＭＯＳトランジスタＰＱ１２は、出力電圧の安定化時、ノードＮＤ１２が電源電圧ＶＣＣレベルであり、導通状態とされ、一方、ノードＮＤ１３と出力ノードＯＤ１１の電圧レベルは等しいため、このＭＯＳトランジスタＰＱ１２においても電流は流れない。
【００７７】
チャージポンプ動作開始時等の過渡状態時において、出力ノードＯＤ１１の電圧が、最終電圧２・ＶＣＣレベルよりも低い場合において、ノードＮＤ１２の電圧レベルが、ノードＮＤ１３および出力ノードＯＤ１１の電圧レベルよりも低くなる状態となると、ＭＯＳトランジスタＰＱ１２が導通状態となり、ノードＮＤ１３と出力ノードＯＤ１１とを電気的に接続する。しかしながら、この場合、出力ノードＯＤ１１の電圧レベルを上昇させる方向に電流が流れるために、出力ノードＯＤ１１の電圧上昇を妨げる無効電流は何ら流れない。このとき、出力ノードＯＤ１１の電圧とノードＮＤ１３の電圧レベルが等しくなった状態でＭＯＳトランジスタＰＱ１２を流れる電流が停止する。ＭＯＳトランジスタＰＱ１１においては、この状態では、出力ノードＯＤ１１がソースとして作用するため、ゲートおよびソースの電位が等しく、非導通状態を維持する。
【００７８】
時刻ｔ１において、制御信号φＰＺを電源電圧ＶＣＣレベルから接地電圧ＧＮＤレベルへ低下させる。ＭＯＳトランジスタＮＱ１１は非導通状態であり、容量素子Ｃ１１のチャージポンプ動作により、ノードＮＤ１１の電圧レベルが高電圧２・ＶＣＣから電源電圧ＶＣＣレベルに低下する。この場合、ノードＮＤ１２は、電源電圧ＶＣＣレベルであり、ＭＯＳトランジスタＮＱ１２が非導通状態となる。ノードＮＤ１２の電位は何ら変化せず、したがって、この状態において、何ら無効電流は流れない。
【００７９】
時刻ｔ２において、制御信号φＣＰＺが接地電圧ＧＮＤレベルから電源電圧ＶＣＣレベルに上昇し、ノードＮＤ１２の電圧レベルが電源電圧ＶＣＣから高電圧２・ＶＣＣレベルに上昇する。この状態において、ＭＯＳトランジスタＮＱ１１が導通状態となっても、ノードＮＤ１１と電源ノードＰＷの電圧レベルは等しく、電流は流れない。内部ノードＮＤ１２の電圧レベルが高電圧２・ＶＣＣとなると、ＭＯＳトランジスタＰＱ１２は、ゲート電位がソースおよびドレイン電位以上となり、確実に、非導通状態に設定される。ＭＯＳトランジスタＰＱ１１は、そのゲート電位が高電圧２・ＶＣＣであり、ノードＮＤ１２の電圧レベルが高電圧２・ＶＣＣに上昇しても、ノードＮＤ１２が、ソースとして機能し、ゲートおよびソース電位が等しくなるだけであり、非導通状態を維持する。
【００８０】
過渡状態時において、出力ノードＯＤ１１の電圧が最終の高電圧２・ＶＣＣよりも低いときにおいても、ノードＮＤ１２の電位上昇によりＭＯＳトランジスタＰＱ１２が非導通状態となる。先に出力ノードＯＤ１１と内部ノードＮＤ１３とが電気的に接続されて同一電圧レベルに設定されており、ＭＯＳトランジスタＰＱ１１においては、この状態においては、そのゲート−ソース間電圧は、しきい値電圧の絶対値以下程度であり、非導通状態を維持する。
【００８１】
ＭＯＳトランジスタＮＱ１１、ＮＱ１２、ＰＱ１１およびＰＱ１２は、エンハンスメント型トランジスタであり、そのゲートーソース間電圧が、しきい値電圧の絶対値以上となったときにのみ、これらのＭＯＳトランジスタＮＱ１１、ＮＱ１２、ＰＱ１１およびＰＱ１２が導通状態となる。
【００８２】
時刻ｔ３において、制御信号φＣＴＺを、電源電圧ＶＣＣから接地電圧ＧＮＤレベルに低下させる。この制御信号φＣＴＺの立下がりに従って容量素子Ｃ１３のチャージポンプ動作により、ノードＮＤ１３の電圧レベルが高電圧２・ＶＣＣから電源電圧ＶＣＣレベルにまで低下し、ＭＯＳトランジスタＰＱ１１のゲート電位がソース電位よりも十分に低くなり、ＭＯＳトランジスタＰＱ１１が導通し、ノードＮＤ１２と出力ノードＯＤ１１とが電気的に結合される。
【００８３】
出力ノードＯＤ１１の電圧レベルが、最終電圧２・ＶＣＣレベルよりも低い場合には、この内部ノードＮＤ１２から出力ノードＯＤ１１に正電荷が供給され、出力ノードＯＤ１１の電圧レベルが上昇する。この出力ノードＯＤ１１への電荷供給動作時において、ＭＯＳトランジスタＰＱ１２のゲート電位は、ソース電位以上であり、非導通状態を維持する。したがって、この場合においても、何ら無効電流は流れない。
【００８４】
時刻ｔ４において、制御信号φＣＴＺを接地電圧ＧＮＤレベルから電源電圧ＶＣＣレベルに上昇させる。容量素子Ｃ１３のチャージポンプ動作により、ノードＮＤ１３の電圧レベルが、電源電圧ＶＣＣから、高電圧２・ＶＣＣレベルに上昇する。ＭＯＳトランジスタＰＱ１１のゲート電位がソース電位以上となり、ＭＯＳトランジスタＰＱ１１が非導通状態となる。
【００８５】
このとき、過渡状態時において出力ノードＯＤ１１の電圧レベルが高電圧２・ＶＣＣよりも低いとき、ＭＯＳトランジスタＰＱ１２が導通状態となることが考えられる。しかしながら、この場合でも、ノードＮＤ１３から出力ノードＯＤ１１へ正電荷が供給され、この出力ノードＯＤ１１の電圧レベルを上昇させる。
【００８６】
特に、チャージポンプ動作初期時の過渡状態時、出力ノードＯＤ１１の電圧レベルが高電圧２・ＶＣＣより低いときは、通常、ノードＮＤ１２の電圧レベルは、高電圧２・ＶＣＣよりも低い電圧レベルであり、ノードＮＤ１３の電圧も、出力ノードＯＤ１１と同程度の電圧レベルである（先に、ノードＮＤ１３の電圧レベルが、電荷転送前に出力ノードと同一電圧レベルに設定されている）。従って、エンハンスメント型のＭＯＳトランジスタＰＱ１２は、この状態においては、そのゲート−ソース間電圧が、しきい値電圧の絶対値以下であり、非導通状態を維持する。
【００８７】
この過渡期においても、ＭＯＳトランジスタＰＱ１１は、ゲートの電位が、ソース（出力ノードＯＤ１１）以上であるため、非導通状態を維持するため、出力ノードＯＤ１１から内部ノードＮＤ１２への無効電流は流れない。
【００８８】
時刻ｔ５において、制御信号φＣＰＺを電源電圧ＶＣＣから接地電位ＧＮＤレベルに低下させる。容量素子Ｃ１２のチャージポンプ動作により、ノードＮＤ１２の電圧レベルが、高電圧２・ＶＣＣから電源電圧ＶＣＣレベルに低下する。ノードＮＤ１１が、電源電圧ＶＣＣレベルである。ＭＯＳトランジスタＮＱ１２は、ソースとゲートの電位が等しいため、非導通状態を維持する。
【００８９】
ＭＯＳトランジスタＰＱ１２のゲート電位がソース（出力ノードＯＤ１１）の電圧レベルよりも低くなり、導通状態となり、出力ノードと内部ノードＮＤ１３とを電気的に接続する。この内部ノードＮＤ１３と出力ノードとを接続する事により、ＭＯＳトランジスタＰＱ１１を、そのゲートおよびソースの電位を等しくて非導通状態に維持する。従って、内部ノードＮＤ１３の充電が行なわれても、出力ノードへの電荷転送を正確に行なうために必要な電流が流れるだけであり、何ら無効電流は流れない。
【００９０】
また、過渡時において、制御信号φＣＰＺによる内部ノードＮＤ１２の昇圧時に、ノードＮＤ１３の電圧レベルが内部ノードＮＤ１２の電圧レベルよりも低い状態となっても、ＭＯＳトランジスタＰＱ１１を非導通状態に維持する（ゲート−ソース間電圧をしきい値電圧の絶対値以下に維持する）。
【００９１】
過渡状態時において、出力ノードＯＤ１１の電圧が最終電圧レベルに到達していないときに、ノードＮＤ１２が、電源電圧ＶＣＣよりも低い電圧レベルに低下することが考えられる。この場合、ノードＮＤ１１の電圧レベルが電源電圧レベルであり、ノードＮＤ１２は、ＭＯＳトランジスタＮＱ１２のしきい値電圧だけ電源電圧ＶＣＣレベルよりも低い電圧レベルに維持される。このときに流れる電流は、電源ノードＰＷからＭＯＳトランジスタＮＱ１２を介して供給されるだけであり、電圧レベルの補償が行なわれるだけであり、何ら無効電流は流れない。
【００９２】
時刻ｔ６において、制御信号φＰＺを接地電圧ＧＮＤレベルから電源電圧ＶＣＣレベルに上昇させる。容量素子Ｃ１１のチャージポンプ動作により、ノードＮＤ１１の電圧レベルが電源電圧ＶＣＣから高電圧２・ＶＣＣレベルに上昇し、ＭＯＳトランジスタＮＱ１２が導通し、ノードＮＤ１２が確実に、電源電圧ＶＣＣレベルに設定される。
【００９３】
したがって、制御信号φＰＺ、φＣＰＺおよびφＣＴＺにより、電荷蓄積ノードとして機能する内部ノードＮＤ１２の電源電圧レベルのプリチャージ、高電圧ＶＣＣレベルへの充電、およびこの充電電荷の出力ノードへの転送を行なう期間、何ら無効電流は流れず、効率的に、電荷を利用して高電圧２・ＶＣＣを生成することができる。
【００９４】
なお、この図３に示す電圧発生回路においても、内部ノードＮＤ１２の寄生容量の存在は無視している。内部ノードＮＤ１２に無視することのできない大きさの寄生容量が存在する場合、この内部ノードＮＤ１２の電圧振幅が電源電圧ＶＣＣよりも小さくなり、出力ノードＯＤ１１からの出力電圧は、高電圧２・ＶＣＣよりも低い電圧レベルとなる。
【００９５】
一般に、制御信号φＣＰＺの振幅を、先の実施の形態１と同様、Ｖφとし、電源ノードＰＷの電圧をＶＰＷとすると、出力ノードＯＤ１１からの出力電圧ＶＯＵＴは、次式（３）で示される。
【００９６】
ＶＯＵＴ＝ＶＰＷ＋Ｖφ  …  （３）
したがって、必要とされる電圧レベルに応じて制御信号φＣＰＺの振幅を決定する。図３に示す構成においては、電源ノードＰＷの電圧は電源電圧ＶＣＣであり、制御信号φＣＰＺの振幅は電源電圧ＶＣＣであり、出力電圧ＶＯＵＴは、次式（４）で与えられる。
【００９７】
ＶＯＵＴ＝２・ＶＣＣ  …  （４）
この制御信号φＰＺ、φＣＰＺおよびφＣＴＺのハイレベルおよびローレベルの電圧レベルは等しくする必要はなく、内部ノードＮＤ１２へのプリチャージ、電荷供給および電荷転送を上述のＭＯＳトランジスタＮＱ１１、ＮＱ１２、ＰＱ１１およびＰＱ１２の導通／非導通状態を確実に設定することができる条件を満たす限り、これらの制御信号φＰＺ、φＣＰＺおよびφＣＴＺは、それらのハイレベル電圧およびローレベル電圧は互いに異なっていてもよい。
【００９８】
以上のように、この発明の実施の形態２に従えば、ＮチャネルＭＯＳトランジスタを交差結合し、電荷蓄積ノードへの電荷の充電を、容量素子のチャージポンプ動作を利用して行なっており、ＭＯＳトランジスタを非導通状態に設定した後に電荷蓄積ノードに電荷を供給することができ、無効電流が流れるのを防止して、効率的に、正の高電圧を発生することができる。
【００９９】
［実施の形態３］
図５は、この発明の実施の形態３に従う内部電圧発生回路の構成を概略的に示す図である。図５において、内部電圧発生回路は、繰返し信号φ０に従って制御信号φＰ、φＣＰおよびφＣＴを生成する制御信号発生回路１と、制御信号発生回路１からの制御信号φＰ、φＣＰおよびφＣＴに従って負電圧−ＶＣＣを発生する負電圧発生回路１０と、制御信号φＰ、φＣＰおよびφＣＴをそれぞれ反転して制御信号φＣＴＺ、φＣＰＺおよびφＰＺを生成する反転回路１５と、この反転回路１５からの制御信号φＣＴＺ、φＣＰＺおよびφＰＺに従って正電圧２・ＶＣＣを生成する正電圧発生回路２０を含む。
【０１００】
負電圧発生回路１０は、図１に示す電圧発生回路と同様の構成を有し、正電圧発生回路２０は、図３に示す電圧発生回路と同様の構成を備える。この負電圧発生回路１０および正電圧発生回路２０に対し共通に制御信号発生回路１を設けることにより、小占有面積で効率的に所望の電圧レベルの内部電圧−ＶＣＣおよび２・ＶＣＣを生成することができる。
【０１０１】
図６は、図５に示す制御信号発生回路１の構成を概略的に示す図である。図６において、制御信号発生回路１は、繰返し信号φ０を受ける４段の縦続接続される遅延回路３０ａ−３０ｄと、遅延回路３０ａの出力信号φ１を受けるインバータ３２ａと、遅延回路３０ｃの出力信号φ３を受けるインバータ３２ｂと、インバータ３２ａの出力信号と遅延回路３０ｄの出力信号φ４を受けて制御信号φＣＰを生成するＯＲ回路３３と、遅延回路３０ｂの出力信号φ２とインバータ３２ｂの出力信号を受けて制御信号φＣＴを生成するＡＮＤ回路３４を含む。
【０１０２】
遅延回路３０ａ−３０ｄは、それぞれ、たとえば偶数段の縦続接続されるインバータで構成され、遅延時間ＤＴを有する。
【０１０３】
図７は、図６に示す制御信号発生回路１の動作を示す信号波形図である。以下、図７を参照して、図６に示す制御信号発生回路１の動作について説明する。
【０１０４】
繰返し信号φ０は、一定の周期を有する信号であり、この繰返し信号φ０は、プリチャージ用の制御信号φＰとしても用いられる。遅延回路３０ａ−３０ｄが、それぞれ与えられた信号を所定時間ＤＴ遅延して遅延信号φ１−φ４をそれぞれ生成する。
【０１０５】
ＯＲ回路３３は、インバータ３２ａの出力信号と遅延回路３０ｄの出力信号φ４を受けて電荷蓄積用の制御信号φＣＰを生成している。したがって、この制御信号φＣＰがＬレベルとなる期間は、遅延回路３０ｄの出力信号φ４がＬレベルでありかつ遅延回路３０ａの出力信号φ１がＨレベルの期間である。したがって、制御信号φＣＰは、遅延回路３０ａの出力信号φ１がＨレベルへ立上がるとＬレベルに立下がり、遅延回路３０ａの出力信号φ４がＨレベルに立上がるとＨレベルに立上がる。したがって、この制御信号φＣＰは、期間３・ＤＴの間Ｌレベルとなる。
【０１０６】
ＡＮＤ回路３４からの電荷転送用の制御信号φＣＴは、遅延回路３０ｂの出力信号φ２がＨレベルにありかつインバータ３２ｂの出力信号がＨレベルのときにＨレベルとなる。したがって、この制御信号φＣＴは、遅延回路３０ｂの出力信号φ２がＨレベルに立上がるとＨレベルとなり、遅延回路３０ｃの出力信号φ３がＨレベルとなるとＬレベルとなる。この制御信号φＣＴは、期間ＤＴの間Ｈレベルとなる。
【０１０７】
なお、この遅延回路３０ａ−３０ｄの出力信号φ１−φ４それぞれのハイレベルは、電源電圧ＶＣＣレベルであり、また、それぞれのローレベルは接地電圧ＧＮＤレベルである。この場合、制御信号φＰ、φＣＰおよびφＣＴは、ハイレベルが電源電圧ＶＣＣレベル、ローレベルが接地電圧ＧＮＤレベルの信号となる。この制御信号発生回路１の動作電源電圧レベルを変更することにより、制御信号φＰ、φＣＰおよびφＣＴの振幅およびハイレベルおよびローレベルの電位を変更することができる。
【０１０８】
繰返し信号φ０は、内部の発振回路から生成されてもよく、信号転送または動作サイクル設定などのために外部から繰返し与えられるクロック信号が用いられてもよい。
【０１０９】
正電圧発生回路２０は、これらの制御信号φＰ、φＣＰおよびφＣＴを反転した制御信号φＰＺ、φＣＰＺおよびφＣＴＺに従って動作する。これらの制御信号を利用することにより、図２および図４に示すタイミング図における制御信号の位相関係を実現することができ、ＭＯＳトランジスタを非導通状態に設定した後にチャージポンプ動作を行ない、内部電圧発生のための電荷蓄積後に電荷転送用のＭＯＳトランジスタを導通状態に設定することができる。
【０１１０】
なお、図６に示す制御信号発生回路１の構成において、遅延回路３０ａ−３０ｄは、同じ遅延時間ＤＴを有している。しかしながら、以下の制御信号発生シーケンスを満たす限り、これらの遅延回路３０ａ−３０ｄの遅延時間は異なっていてもよい。すなわち、プリチャージ用の制御信号φＰの電圧レベルが変化して所定時間経過した後に、プリチャージ用の制御信号φＣＰが変化し、続いて、所定時間経過後に電荷転送用の制御信号φＣＴの電圧レベルが変化して電荷転送が行なわれる。この電荷転送用の制御信号φＣＴが非活性状態となったときに、電荷蓄積用の制御信号φＣＰの論理レベルが変化し、その後プリチャージ用の制御信号φＣＰの電圧レベルが変化してプリチャージが行なわれるという動作シーケンスが実現されればよい。
【０１１１】
なお、図５に示す内部電圧発生回路においては、負電圧発生回路１０および正電圧発生回路２０がともに設けられ、負電圧−ＶＣＣおよび正電圧２・ＶＣＣが生成されている。しかしながら、負電圧発生回路１０のみまたは正電圧発生回路２０のみが設けられる場合においても、この制御信号発生回路１を利用することにより、効率的に所望の電圧レベルの内部電圧を発生することができる。また、これらの内部電圧は、−ＶＣＣおよび２・ＶＣＣと異なる電圧レベルであってもよい。
【０１１２】
以上のように、この発明の実施の形態３に従えば、遅延回路を縦続接続し、所望の位相関係の信号を論理処理して電荷プリチャージ、充電および転送のための制御信号を生成しており、簡易な回路構成で容易に、内部電圧を発生するためのチャージポンプ動作制御信号を生成することができる。
【０１１３】
［実施の形態４］
図８は、この発明の実施の形態４に従う電圧発生回路の構成を示す図である。この図８に示す電圧発生回路は、図１に示す電圧発生回路に対し、さらに、出力ノードＯＤ１と最終出力ノードＦＯＤ１の間に、さらに、生成される内部電圧の絶対値を大きくする電圧駆動段４０が設けられる。
【０１１４】
この出力ノードＯＤ１の前段の負電圧発生部の構成は、図１に示す電圧発生回路の構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０１１５】
電圧駆動段４０は、制御信号φＰを受ける制御信号入力ノードＳ３１と出力ノードＯＤ１の間に接続される容量素子Ｃ２０と、内部出力ノードＯＤ１と最終出力ノードＦＯＤ１の間に接続されかつそのゲートが内部ノードＮＤ３０に接続されるＮチャネルＭＯＳトランジスタＮＱ３１と、内部ノードＮＤ３０と最終出力ノードＦＯＤの間に接続されかつそのゲートが内部出力ノードＯＤ１に接続されるＮチャネルＭＯＳトランジスタＮＱ３２と、制御信号φＣＴＦを受ける制御信号入力ノードＳ３２と内部ノードＮＤ３０の間に接続される容量素子Ｃ２１を含む。
【０１１６】
この最終出力ノードＦＯＤ１に対して、実施の形態１と同様、安定化容量Ｃ４が接続される。しかしながら、この安定化容量Ｃ４は、出力負荷変動が小さい場合には、特に設けられなくてもよい。
【０１１７】
制御信号φＣＴＦは、最終出力ノードＦＯＤ１へ内部出力ノードＯＤ１から負電荷を供給するときに活性化される。制御信号φＰ、φＣＰおよびφＣＴは、実施の形態１の制御信号と同じである。
【０１１８】
図９は、図８に示す電圧発生回路の動作を示すタイミング図である。以下、図９を参照して、図８に示す電圧発生回路の動作について説明する。図９においても、周期２・Ｔの期間の安定状態での信号波形を示す。また、以下の説明においては、安定状態時の動作について説明する。チャージポンプ動作初期の過渡時においても、各ノードの電圧レベルが異なるだけで、安定状態時とほぼ同様の動作が行なわれる。
【０１１９】
制御信号φＰ、φＣＰおよびφＣＴは実施の形態１と同じであり、したがって、出力ノードＯＤ１前段の回路動作自体は、実施の形態１の場合と実質的に同じである。しかしながら、内部出力ノードＯＤ１の電圧振幅が実施の形態１と異なるため、内部ノードＮＤ３の電圧変化が、実施の形態１の場合と異なる。
【０１２０】
時刻ｔ１０において、制御信号φＰ、φＣＴがＬレベルに設定され、一方、制御信号φＣＰがＨレベルに設定される。この状態では、ノードＮＤ１が負電圧−ＶＣＣ、出力ノードＯＤ１が負電圧−２ＶＣＣレベルである。したがって、ノードＮＤ１が、負電圧−ＶＣＣレベルに駆動され、ノードＮＤ２が、接地電圧ＧＮＤレベルにプリチャージされる。また、内部出力ノードＯＤ１が負電圧−２・ＶＣＣであり、ＭＯＳトランジスタＮＱ２が導通状態にあり、内部ノードＮＤ３が内部出力ノードＯＤ１と電気的に接続され、同一電圧レベルに維持される。
【０１２１】
この内部ノードＮＤ３を内部出力ノードＯＤ１と同一電圧レベルに設定する事により、ＭＯＳトランジスタＮＱ１を非導通状態に維持する。
【０１２２】
時刻ｔ１１において、制御信号φＰが接地電圧ＧＮＤから電源電圧ＶＣＣレベルに上昇すると、ノードＮＤ１が容量素子Ｃ１により接地電圧ＧＮＤレベルに駆動され、ノードＮＤ２のプリチャージ動作が完了する。このとき、また、容量素子Ｃ２０より、出力ノードＯＤ１の電圧レベルが−２・ＶＣＣから電圧−ＶＣＣレベルに上昇する。この場合、ノードＮＤ２は接地電圧ＧＮＤレベルであり、ＭＯＳトランジスタＮＱ２が導通状態を維持し、内部ノードＮＤ３の電圧レベルが、内部出力ノードＯＤ１の電圧レベルと等しくなり、負電圧−ＶＣＣレベルとなる。
【０１２３】
また、ＭＯＳトランジスタＮＱ１は、ゲート（ノードＮＤ３）およびソース（内部出力ノードＯＤ１）の電位が同じとなり、非導通状態を維持する。
【０１２４】
時刻ｔ１２においては制御信号φＣＰが電源電圧ＶＣＣレベルから接地電圧ＧＮＤレベルに低下し、ノードＮＤ２が負電圧−ＶＣＣレベルに駆動され、ＮチャネルＭＯＳトランジスタＮＱ２が非導通状態に設定される。この状態においても、ＭＯＳトランジスタＮＱ１は、ノードＮＤ２が負電圧−ＶＣＣレベルであり、安定状態時においてはゲート、ソースおよびドレイン電位がすべて同じであり、非導通状態を維持する。また、過渡時においては、実施の形態１と同様そのゲート−ソース間電圧がしきい値電圧以下であり、非導通状態を維持する。
【０１２５】
時刻ｔ１３において、制御信号φＣＴが接地電圧ＧＮＤから電源電圧ＶＣＣレベルに上昇し、ノードＮＤ３の電圧レベルが負電圧−ＶＣＣから接地電圧ＧＮＤレベルに上昇する。ＭＯＳトランジスタＮＱ１が導通状態となり、ノードＮＤ２および出力ノードＯＤ１を電気的に接続して内部ノードＮＤ２と内部出力ノードＯＤ１の電圧レベルを等しくする。しかしながら、出力ノードＯＤ１は、定常状態時においては、先に、負電圧−ＶＣＣレベルにプリチャージされており、ＭＯＳトランジスタＮＱ１のドレインおよびソース電位は同じであり、定常状態においては、電流は流れない。
【０１２６】
時刻ｔ１４において、制御信号φＣＴが電源電圧ＶＣＣレベルから接地電圧ＧＮＤレベルに低下し、ノードＮＤ３の電圧レベルが接地電圧ＧＮＤから負電圧−ＶＣＣレベルに低下する。応じて、ＭＯＳトランジスタＮＱ１が、非導通状態となり、ノードＮＤ２および内部出力ノードＯＤ１が分離される。ＭＯＳトランジスタＮＱ２は、安定状態においては、ゲート、ドレインおよびソースが同一電位であり、電流は流れない。
【０１２７】
時刻ｔ１５において、制御信号φＣＰが接地電圧ＧＮＤから電源電圧ＶＣＣレベルに上昇し、ノードＮＤ２の電圧レベルが、負電圧−ＶＣＣから接地電圧ＧＮＤレベルに上昇する。このノードＮＤ２の電圧レベルの上昇に従って、ＭＯＳトランジスタＰＱ１が非導通状態となり、次のプリチャージ動作に備える。
【０１２８】
また、ＭＯＳトランジスタＮＱ２が導通し、内部ノードＮＤ３と内部出力ノードＯＤ１とを電気的に接続し、内部ノードＮＤ３の電圧レベルが内部出力ノードＯＤ１の電圧レベルの負電圧−ＶＣＣとなり、ＭＯＳトランジスタＮＱ１が、ゲートおよびソースの電圧が等しくされて非導通状態に維持される。
【０１２９】
時刻ｔ１６において、制御信号φＰが、電源電圧ＶＣＣレベルから接地電圧ＧＮＤレベルに低下すると、ノードＮＤ１が接地電圧ＧＮＤレベルから負電圧−ＶＣＣレベルに低下する。このときまた、容量素子Ｃ２０により、内部出力ノードＯＤ１も、浅い負電圧−ＶＣＣレベルから、深い負電圧−２・ＶＣＣレベルにまで低下する。ノードＮＤ２は、接地電圧ＧＮＤレベルであり、ＭＯＳトランジスタＮＱ２が導通しているため、ノードＮＤ３と内部出力ノードＯＤ１が同一電圧レベルとなり、ＭＯＳトランジスタＮＱ１が非導通状態に維持される。したがって、ノードＮＤ２が、接地電圧ＧＮＤレベルであっても、内部出力ノードＯＤ１が、深い負電圧−２・ＶＣＣレベルにまで低下し、同様、ノードＮＤ３も、深い負電圧−２・ＶＣＣレベルにまで低下する。
【０１３０】
この場合は、ＭＯＳトランジスタＮＱ２により、ＭＯＳトランジスタＮＱ１のゲートにソースが電気的に結合されるため、ＭＯＳトランジスタＮＱ１は高速で非導通状態となり、無効電流がほとんど流れず確実に、内部出力ノードＯＤ１が、負電圧−２・ＶＣＣレベルにまで低下する。
【０１３１】
このとき、過渡時などにおいて、内部ノードＮＤ３０の電圧レベルが、内部出力ノードＯＤ１の電圧レベルよりも高くなることが考えられる。しかしながら、内部ノードＮＤ３０と最終出力ノードＦＯＤ１とをいったん電気的に接続しており、このような状態での内部ノードＮＤ３０と内部出力ノードＯＤ１の電圧レベルの差は小さく、ＭＯＳトランジスタＮＱ１は、そのしきい値電圧により、非導通状態を維持する。
【０１３２】
時刻ｔ１７において、制御信号φＣＴＦが接地電圧ＧＮＤレベルから電源電圧ＶＣＣレベルにまで上昇し、ノードＮＤ３０の電圧レベルが、深い負電圧−２・ＶＣＣから浅い負電圧−ＶＣＣにまで上昇する。応じて、ＭＯＳトランジスタＮＱ３１が導通し、出力ノードＯＤ１と最終出力ノードＦＯＤ１が電気的に結合される。最終出力ノードＦＯＤ１の電圧レベルが、深い負電圧−２・ＶＣＣよりも高い場合には、この内部出力ノードＯＤ１から負電荷が最終出力ノードＦＯＤ１へ供給される。この電荷転送時においては、ＭＯＳトランジスタＮＱ２は、ゲート電位が、ソース（最終出力ノードＦＯＤ１）であり非導通状態を維持し、効率的に内部出力ノードＯＤ１から最終出力ノードＦＯＤ１に電荷が転送される。
【０１３３】
時刻ｔ１８において、制御信号φＰを接地電圧ＧＮＤから電源電圧ＶＣＣレベルにまで上昇させる。応じて、ノードＮＤ１が浅い負電圧−ＶＣＣから接地電圧ＧＮＤレベルに復帰し、また出力ノードＯＤ１も深い負電圧−２・ＶＣＣから浅い負電圧−ＶＣＣに上昇する。このとき、ノードＮＤ２は接地電圧レベルであり、ノードＮＤ３は、出力ノードＯＤ１と同様、深い負電圧−２・ＶＣＣから負電圧−ＶＣＣレベルにまでその電圧レベルが上昇する。
【０１３４】
時刻ｔ１９以降、上述の動作が繰返し行なわれる。
【０１３５】
なお、出力ノードＯＤ１を深い負電圧−２・ＶＣＣレベルまで低下させ、応じてノードＮＤ３も深い負電圧−２・ＶＣＣレベルにまで低下させるとき、容量素子Ｃ２０の容量値を、容量素子Ｃ３の容量値よりも十分に大きくすることにより、確実にかつ高速で、ノードＮＤ３を出力ノードＯＤ１の電圧レベルに従って変化させることができる。
【０１３６】
なお、チャージポンプ動作開始初期時においては、出力ノードＯＤ１の電圧が、−ＶＣＣと−２・ＶＣＣの間で変化する状態になってから、最終出力ノードＦＯＤ１の電圧が、−２・ＶＣＣにまで低下する。この過渡時の電圧駆動段４０の動作は実施の形態１において説明した電圧発生回路の動作と同様である。
【０１３７】
この電圧駆動段４０は、前段の−ＶＣＣ発生回路の負電圧−ＶＣＣを発生する回路の出力段（電荷転送段）と同様の構成を有している。したがって、無効電流を生じさせることなく、効率的に深い負電圧−２・ＶＣＣを発生させることができる。
【０１３８】
以上のように、この発明の実施の形態４に従えば、浅い負電圧−ＶＣＣを発生する回路の出力段に、さらに、出力ノードのチャージポンプ容量を接続し、かつ−ＶＣＣ発生回路の出力段と同一構成の出力段（電荷転送段）を配置して電圧駆動段を構成しており、効率的に電荷を利用して、−２・ＶＣＣの負電圧を低消費電力で発生することができる。
【０１３９】
［実施の形態５］
図１０（Ａ）は、この発明の実施の形態５に従う電圧発生回路の構成を概略的に示す図である。この図１０（Ａ）に示す電圧発生回路は、ノードＮＤ２と出力ノードＦＯＤの間に縦続接続される電荷転送段ＸＦＮ１からＸＦＮｎを含む。
【０１４０】
ノードＮＤ１およびＮＤ２には、それぞれ接地ノードとの間に、ＰチャネルＭＯＳトランジスタＰＱ１およびＰＱ２が交差結合の態様で接続される。ノードＮＤ１は、容量素子Ｃ１を介してプリチャージ用制御信号φＰを受け、ノードＮＤ２は、容量素子Ｃ２を介して、電荷生成用の制御信号φＣＰを受ける。このＭＯＳトランジスタＰＱ１およびＰＱ２と容量素子Ｃ１およびＣ２の構成は、先の図１および図８に示す構成と同じであり、制御信号φＰおよびφＣＰに従ってノードＮＤ１およびＮＤ２を、接地電圧ＧＮＤと負電圧−ＶＣＣの間で変化させる。
【０１４１】
電荷転送段ＸＦＮ１からＸＦＮｎ−１の出力ノードＯＤ１からＯＤｎ−１には、容量素子ＣＫ１からＣＫｎ−１がそれぞれ接続される。奇数段の電荷転送段ＸＦＮ１の出力ノードＯＤ１、…ＯＤｎ−１に設けられた容量素子ＣＱ１、…ＣＱｎ−１は、制御信号入力ノードＳ１を介して制御信号φＰを受ける。偶数段の電荷転送段ＸＦＮ２…の出力ノードＯＤ２に設けられた容量素子ＣＱ２、…へは、制御信号入力ノードＳ２を介して制御信号φＣＰが与えられる。電荷転送段ＸＦＮ１からＸＦＮｎへは、制御信号φＣＴおよびφＣＴＦが交互に与えられる。この電荷転送段とその入力ノード（前段の電荷転送段の出力ノード）に設けられる容量素子とが、電圧駆動段を構成する。
【０１４２】
最終出力ノードＦＯＤには安定化容量素子Ｃ４が接続される。この安定化容量Ｃ４は、最終出力ノードＦＯＤの電圧が安定であれば、特に設ける必要はない。
【０１４３】
図１０（Ｂ）は、電荷転送段ＸＦＮ１からＸＦＮｎの構成を示す図である。これらの電荷転送段ＸＦＮ１からＸＦＮｎは、同一構成を維持し、図１０（Ｂ）においては、１つの電荷転送段ＸＦＮにより、これらの電荷転送段ＸＦＮ１からＸＦＮｎを総称的に示す。
【０１４４】
電荷転送段ＸＦＮは、入力ノードＮＤＩと出力ノードＮＤＯの間に接続されるＮチャネルＭＯＳトランジスタＮＱａと、出力ノードＮＤＯと内部ノードＮＤＡの間に接続されかつそのゲートが入力ノードＮＤＩに接続されるＮチャネルＭＯＳトランジスタＮＱｂと、制御信号入力ノードＳａと内部ノードＮＤＡの間に接続される容量素子Ｃａを含む。
【０１４５】
この電荷転送段ＸＦＮは、図８に示す電圧駆動段４０の容量素子Ｃ２０を除く構成と等価である。制御信号入力ノードＳａに、電荷転送制御用の制御信号φＣＴまたはφＣＴＦが与えられる。これらの電荷転送段ＸＦＮ１からＸＦＮｎにおいて、その入力ノードＮＤＩのプリチャージおよび電荷転送を交互に行なうことにより、電荷転送段ＸＦＮ１からＸＦＮｎにそれぞれ−ＶＣＣの電圧降下を生じさせることができ、最終出力ノードＦＯＤには、−ｎ・ＶＣＣの電圧を発生させることができる。
【０１４６】
図１１は、図１０（Ａ）および（Ｂ）に示す電圧発生回路の動作を示すタイミング図である。図１１においては、電荷転送段ＸＦＮｉ−１、ＸＦＮｉおよびＸＦＮｉ＋１の出力ノードおよび内部ノードの信号波形を示す。電荷転送段ＸＦＮｉ−１の容量素子Ｃａには、制御信号φＣＴＦが与えられ、電荷転送段ＸＦＮｉの容量素子Ｃａには、制御信号φＣＴが与えられ、電荷転送段ＸＦＮｉ＋１の容量素子Ｃａには、制御信号φＣＴＦが与えられる。次に、図１１を参照して、この図１０（Ａ）および（Ｂ）に示す電圧発生回路の動作について説明する。
【０１４７】
制御信号φＰが接地電圧ＧＮＤから電源電圧ＶＣＣに上昇すると、電荷転送段ＸＦＮｉ−１の入力ノードＮＤＩｉ−１が、対応の容量素子ＣＫｉ−２のチャージポンプ動作により、その電圧レベルが上昇する。この場合、負電圧−（ｉ−１）ＶＣＣから負電圧−（ｉ−２）・ＶＣＣに変化する。内部ノードＮＤＡｉ−１は、この状態では、電圧−（ｉ−１）・ＶＣＣであり、電荷転送段ＸＦＮｉ−１において、ＭＯＳトランジスタＮＱａは、非導通状態を維持する。
【０１４８】
同様、電荷転送段ＸＦＮｉ＋１においても、入力ノードＮＤＩｉ＋１に対して、制御信号φＰに従ってチャージポンプ動作が行なわれ、その電圧レベルが、−（ｉ＋１）・ＶＣＣから−ｉ・ＶＣＣに変化する。この電荷転送段ＸＦＮｉ＋１の入力ノードＮＤＩｉ＋１は、電荷転送段ＸＦＮｉの出力ノードＯＤｉに対応する。この場合、電荷転送段ＸＦＮｉにおいては、ＭＯＳトランジスタＮＱｂが導通状態にあるため、ノードＮＤＩｉが、電圧−（ｉ＋１）・ＶＣＣから−ｉ・ＶＣＣに変化する。この状態においても、電荷転送段ＸＦＮｉにおいては、ＭＯＳトランジスタＮＱａは、ゲートの電位がそのソースよりも低いため、非導通状態を維持する。
【０１４９】
制御信号φＣＰが電源電圧ＶＣＣから接地電圧ＧＮＤレベルに低下すると、電荷転送段ＸＦＮｉにおいて、容量素子ＣＫｉのチャージポンプ動作により、入力ノードＮＤＩｉが電圧−（ｉ−１）・ＶＣＣから−ｉ・ＶＣＣに変化する。このとき、電荷転送段ＸＦＮｉ−１において、ノードＮＤＩｉ−１が電圧−（ｉ−２）・ＶＣＣレベルであり、ＭＯＳトランジスタＮＱｂが導通状態にあり、電荷転送段ＸＦＮｉ−１において、ノードＮＤＡｉ−１の電圧レベルが、電圧−（ｉ−１）・ＶＣＣから電圧−ｉ・ＶＣＣに変化する。
【０１５０】
次に、所定期間経過後、制御信号φＣＴが電源電圧ＶＣＣレベルに駆動され、転送段ＸＦＮｉにおいて内部ノードＮＤＡｉが容量素子Ｃａのチャージポンプ動作により、電圧−（ｉ＋１）ＶＣＣから電圧−ｉ・ＶＣＣに上昇し、ＭＯＳトランジスタＮＱａが導通する。これにより、電荷転送段ＸＦＮｉにおいて、ＭＯＳトランジスタＮＱａを介しての電荷の駆動が行なわれる。この状態で、ノードＮＤｉ＋１は、電圧−ｉ・ＶＣＣレベルであり、電荷転送段ＸＦＮｉの入力ノードＮＤＩｉの電圧レベルと、電荷転送段ＸＦＮｉ＋１の入力ノードＮＤＩｉ＋１の電圧レベルが等しくされる。
【０１５１】
この制御信号φＣＴが再び接地電圧レベルに低下すると、電荷転送段ＸＦＮｉにおいて内部ノードＮＤＡｉが、電源電圧ＶＣＣだけ低下し、その電圧レベルは−ｉ・ＶＣＣとなり、電荷転送段ＸＦＮｉにおいて、ＭＯＳトランジスタＮＱａが非導通状態となる。
【０１５２】
次いで、制御信号φＣＰが接地電圧ＧＮＤレベルから電源電圧ＶＣＣレベルに上昇し、電荷転送段ＸＦＮｉの入力ノードＮＤＩｉの電圧レベルが上昇し、応じて電荷転送段ＸＦＮｉ−１の内部ノードＮＤＡｉ−１も、ノードＮＤＩｉの電圧レベルに応じて、ＭＯＳトランジスタＮＱｂを介して上昇し、電圧−（ｉ−１）・ＶＣＣレベルに設定される。
【０１５３】
この制御信号φＣＰに従って、同様、電荷転送段ＸＦＮｉ＋１においても内部ノードＮＤＡｉ＋１の電圧レベルが低下し、その出力ノードＯＤｉ＋１の電圧レベルが低下したときに、確実に対応のＭＯＳトランジスタＮＱａを非導通状態に設定する。
【０１５４】
制御信号φＰが、所定時間経過後に電源電圧ＶＣＣから接地電圧レベルＧＮＤレベルに低下すると、電荷転送段ＸＦＮｉ＋１において、その入力ノードＮＤＩｉ＋１に対して容量素子のチャージポンプ動作が行なわれ、その電圧レベルが−ｉ・ＶＣＣから−（ｉ＋１）・ＶＣＣに低下する。この電圧低下が、電荷転送段ＸＦＮｉの内部ノードＮＤＡｉへ、ＭＯＳトランジスタＮＱｂを介して伝達され、そのＭＯＳトランジスタＮＱｂが、確実に非導通状態に設定される。
【０１５５】
次いで、さらに所定時間経過後に、制御信号φＣＴＦが所定期間電源電圧ＶＣＣとなり、電荷転送段ＸＦＮｉ−１およびＸＦＮｉ＋１において、内部ノードＮＤＡｉ−１およびＮＤＡｉ＋１の電圧レベルが電圧ＶＣＣだけ上昇し、対応のＭＯＳトランジスタＮＱａが導通し、電荷の転送が行なわれる。
【０１５６】
このとき、電荷転送段ＸＦＮｉにおいては、内部ノードＮＤＡｉの電圧レベルは電荷転送段ＸＦＮｉ＋１の入力ノードＮＤＩｉ＋１、すなわち電荷転送段ＸＦＮｉの出力ノードＯＤｉの電圧レベルと等しいため、ＭＯＳトランジスタＮＱａは非導通状態を維持し、この電荷転送段ＸＦＮｉにおける電流の逆流は防止される。
【０１５７】
したがって、この電荷転送段ＸＦＮ１からＸＦＮｎを縦続接続し、その入力ノードのプリチャージと内部ノードのチャージをこれらの電荷転送段において位相制御された制御信号に基づいて交互に行なうことにより、確実に、電流の逆流を防止して、電圧ＶＣＣずつ発生電圧を低下させることができる。電荷転送段ＸＦＮ１からＸＦＮｎとｎ設けられている場合、出力ノードＦＯＤには、電圧−ｎ・ＶＣＣが生成される。これにより、所望の電圧レベルの負電圧を発生することができ、低電源電圧下においても、必要な電圧レベルを低消費電力で安定に発生することができる。
【０１５８】
図１２は、図１０（Ａ）および（Ｂ）に示す電圧発生回路に用いられる制御信号を発生する回路の構成を概略的に示す図である。この図１２に示す制御信号発生回路は、図６に示す制御信号発生回路の構成に加えて、さらに、遅延回路３０ｄの出力信号φ４とインバータ３２ｂの出力信号を受けて制御信号φＣＴＦを生成するＡＮＤ回路４５が設けられる。この図１２に示す制御信号発生回路の他の構成は、図６に示す制御信号発生回路の構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０１５９】
この図１２に示す制御信号発生回路の構成においては、ＡＮＤ回路４５は、遅延回路３０ｄの出力信号φ４がＨレベルにあり、かつインバータ３２ｂの出力信号がＨレベルのときに、制御信号φＣＴＦがＨレベルとなる。したがって、図１３に示すように、遅延回路３０ｃの出力信号φ３がＬレベルでありかつ遅延回路３０ｄの出力信号φ４がＨレベルのときに、制御信号φＣＴＦがＨレベルとなる。他の制御信号φＰ、φＣＰおよびφＣＴは、図６に示す回路と同じ部分から出力されており、同じタイミング関係を有する。
この図１２に示す制御回路を利用することにより、正確に、各電荷転送段において入力ノードに負電荷が供給され、電荷転送の準備ができたときに、電荷転送用の制御信号を与えて、電荷を出力ノードに転送することができ、また電流の逆流も防止することができる。
【０１６０】
以上のように、この発明の実施の形態５に従えば、電荷転送段を複数段縦続接続し、各電荷転送段に対して電荷転送および入力ノードのプリチャージを交互に実行しており、深い負電圧を低消費電流で生成することができる。
【０１６１】
［実施の形態６］
図１４は、この発明の実施の形態６に従う電圧発生回路の構成を示す図である。この図１４に示す電圧発生回路は、図３に示す電圧発生回路の構成に加えて、さらに、出力ノードＯＤ１１の電荷を最終出力ノードＦＯＤへ、制御信号φＰＺおよびφＣＴＦＺに従って伝達する電圧駆動段５０を備える。
【０１６２】
この電圧駆動段５０は、内部出力ノードＯＤ１１に対し、制御信号φＰＺに従ってチャージポンプ動作を行なう容量素子ＣＣと、この容量素子ＣＣの充電電荷を、制御信号φＣＴＦＺに従って最終出力ノードＦＯＤへ伝達する電荷転送段ＸＦＰを含む。
【０１６３】
電荷転送段ＸＦＰは、内部出力ノードＯＤ１１と最終出力ノードＦＯＤの間に接続されかつそのゲートが内部ノードＮＤＢに接続されるＰチャネルＭＯＳトランジスタＰＱａと、内部ノードＮＤＢと最終出力ノードＦＯＤの間に接続されかつそのゲートが内部出力ノードＯＤ１１に接続されるＰチャネルＭＯＳトランジスタＰＱｂと、制御信号φＣＴＦＺを受ける制御信号入力ノードＳ５２と内部ノードＮＤＢの間に接続される容量素子Ｃｂを含む。この電荷転送段ＸＦＰの入力ノードＰＤＩが、内部出力ノードＯＤ１１に接続され、その出力ノードＰＤＯが最終出力ノードＦＯＤに接続される。
【０１６４】
この図１４に示す電圧発生回路の出力ノードＯＤ１１前段の電圧２・ＶＣＣを発生する回路は、電圧昇圧用の電荷を発生する部分と、この昇圧用の電荷を転送する部分とで構成され、これらの電荷発生部および電荷転送部の構成は、図３に示す回路と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０１６５】
図１５は、図１４に示す電圧発生回路の安定状態時の動作を示す信号波形図である。以下、図１５を参照して、この図１４に示す電圧発生回路の安定状態時の動作について説明する。
【０１６６】
この図１４に示す電圧発生回路は、図８に示す電圧発生回路のトランジスタの導電型および制御信号の極性および電圧極性を変更したものと同じである。基本的に、この図１４に示す電圧発生回路において、ノードＮＤ１２の電荷のチャージポンプ動作は、図３に示す回路と同じであり、制御信号φＣＰＺに従って容量素子Ｃ１２により、ノードＮＤ１２が、電源電圧ＶＣＣと高電圧２・ＶＣＣの間で変化する。内部出力ノードＯＤ１１は、容量素子ＣＣのチャージポンプ動作により、制御信号φＰＺに従ってその電圧レベルが変化する。したがって、内部出力ノードＯＤ１１は、電圧２・ＶＣＣと電圧３・ＶＣＣの間で変化する。この内部出力ノードＯＤ１１の電圧レベルが３・ＶＣＣまで変化するため、内部ノードＮＤ１３の電圧レベルも、電源電圧ＶＣＣ、高電圧２・ＶＣＣおよび３・ＶＣＣの間で変化する。
【０１６７】
時刻ｔ１１において、制御信号φＰＺが電源電圧ＶＣＣから接地電圧ＧＮＤに低下すると、出力ノードＯＤ１１は、容量素子ＣＣのチャージポンプ動作により、電圧２・ＶＣＣレベルに設定される。このとき、ノードＮＤ１２は、電源電圧ＶＣＣレベルであり、ＭＯＳトランジスタＰＱ１２が導通状態にあるため、ノードＮＤ１３の電圧レベルも、内部出力ノードＯＤ１１と同様、電圧２・ＶＣＣレベルとなる。応じて、ＭＯＳトランジスタＰＱ１は、ゲートおよびソースが同電位となり、非導通状態となる。
【０１６８】
時刻ｔ１２において、制御信号φＣＰＺが電源電圧ＶＣＣレベルに上昇すると、ノードＮＤ１２の電圧レベルが、高電圧２・ＶＣＣレベルとなる。応じて、ＭＯＳトランジスタＰＱ１２が非導通状態となる。このとき、また、ＭＯＳトランジスタＰＱ１１も、ゲート、ドレインおよびソースがすべて同じ電圧レベルであり、非導通状態を維持する。
【０１６９】
電圧駆動段５０においては、制御信号φＣＴＦＺの電圧レベルは電源電圧ＶＣＣレベルであり、ノードＮＤＢは、３・ＶＣＣレベルであり、ＭＯＳトランジスタＰＱａは非導通状態にある。ＭＯＳトランジスタＰＱｂは、内部出力ノードＯＤ１１が電圧２・ＶＣＣレベルであり、導通状態を維持するものの、ノードＮＤＢおよび最終出力ノードＦＯＤが同一電圧レベルであり、ＭＯＳトランジスタＰＱａを介しては電流は流れない。
【０１７０】
時刻ｔ１３において、制御信号φＣＴＺが、電源電圧ＶＣＣから接地電圧ＧＮＤレベルに低下すると、ノードＮＤ１３の電圧レベルが、電圧２・ＶＣＣから電源電圧ＶＣＣレベルに低下する。応じて、ＭＯＳトランジスタＰＱ１１が導通し、内部出力ノードＯＤ１１と内部ノードＮＤ１２間で電荷が転送される。この電荷転送動作は、内部ノードＮＤ１２と出力ノードＯＤ１１の電圧レベルが等しくなると完了する。
【０１７１】
また、電荷転送時においては、ＭＯＳトランジスタＰＱ１２は、ゲートおよびソースが同一電圧レベルに設定されるため非導通状態を維持する。また、この電荷転送時においては、ノードＮＤＢの電圧レベルは３・ＶＣＣであり、内部出力ノードＯＤ１１の電圧が２・ＶＣＣであり、電荷転送用のＰチャネルＭＯＳトランジスタＰＱａは、非導通状態を維持する。
【０１７２】
時刻ｔ１４においては制御信号φＣＰＺが、接地電圧から電源電圧ＶＣＣレベルに上昇し、応じてノードＮＤ１３の電圧レベルが、電源電圧ＶＣＣから高電圧２・ＶＣＣレベルに上昇し、ＭＯＳトランジスタＰＱ１１が非導通状態となる。このとき、ＭＯＳトランジスタＰＱ１２は、ノードＮＤ１２の電圧レベルが２・ＶＣＣであり、そのしきい値電圧により、非導通状態を維持する。
【０１７３】
時刻ｔ１５において制御信号φＣＰＺが電源電圧ＶＣＣから接地電圧ＧＮＤに低下すると、ノードＮＤ１２の電圧レベルが、高電圧２・ＶＣＣから電源電圧ＶＣＣレベルに容量素子Ｃ１２のチャージポンプ動作により低下する。ノードＮＤ１２の電圧レベルが、電源電圧ＶＣＣレベルに低下して、ＰチャネルＭＯＳトランジスタＰＱ１２が導通すると、ノードＮＤ１３および内部出力ノードＯＤ１１蛾電気的に接続されても、その電圧レベルが等しく２・ＶＣＣレベルであり、安定状態時においては電流は流れない。ＭＯＳトランジスタＰＱ１１は、ゲートおよびソースが同一電位となり、非導通状態に維持される。
【０１７４】
時刻ｔ１６において制御信号φＰＺを接地電圧ＧＮＤから電源電圧ＶＣＣレベルに上昇させ、ノードＮＤ１１を電源電圧ＶＣＣレベルに上昇させてノードＮＤ１２を電源電圧ＶＣＣレベルに確実にプリチャージする。
【０１７５】
制御信号φＰＺの上昇により、容量素子ＣＣがチャージポンプ動作を行ない、出力ノードＯＤ１１を電圧２・ＶＣＣから電圧３−ＶＣＣレベルに上昇させる。この出力ノードＯＤ１１の電圧レベルが３−ＶＣＣレベルに上昇すると、ノードＮＤ１２の電圧レベルは、電源電圧ＶＣＣレベルであり、ＭＯＳトランジスタＰＱ１２が導通し、ノードＮＤ１３も、電圧３−ＶＣＣレベルに上昇し、ＭＯＳトランジスタＰＱ１１は非導通状態に維持される。
【０１７６】
時刻ｔ１７において制御信号φＣＴＦＺを電源電圧ＶＣＣレベルから接地電圧ＧＮＤレベルに低下させると、容量素子Ｃｂのチャージポンプ動作により、ノードＮＤｂの電圧レベルが電圧３−ＶＣＣから電圧２・ＶＣＣレベルに低下し、ＭＯＳトランジスタＰＱａが導通し、出力ノードＯＤ１１から最終出力ノードＦＯＤへ電荷が転送され、この最終出力ノードＦＯＤの電圧レベルが、確実に３−ＶＣＣレベルに維持される。この電荷転送動作時において、ノードＮＤＢは、電圧２・ＶＣＣレベルであり、また、出力ノードＯＤ１１および最終出力ノードＦＯＤは同一電圧レベルであり、ノードＮＤＢよりも電圧レベルが高いため、ＭＯＳトランジスタＰＱｂは非導通状態を維持する。
【０１７７】
時刻ｔ１８において、制御信号φＣＴＦＺを再び接地電圧ＧＮＤから電源電圧ＶＣＣレベルに上昇させると、ノードＮＤＢが容量素子Ｃｂのチャージポンプ動作によりその電圧レベルが上昇し、電圧３・ＶＣＣとなり、ＭＯＳトランジスタＰＱａが非導通状態となる。
【０１７８】
時刻ｔ１９において制御信号φＰＺが電源電圧ＶＣＣから接地電圧ＧＮＤレベルに低下すると、出力ノードＯＤ１１の電圧レベルが低下し、２・ＶＣＣレベルとなる。このとき、ＭＯＳトランジスタＰＱ１２は、導通状態にあるため、ノードＮＤ１３の電圧レベルが３・ＶＣＣから電圧２・ＶＣＣレベルに低下する。以降、この動作が繰返し実行される。
【０１７９】
したがって、電圧駆動段５０を１段設け、内部ノードのプリチャージ動作期間中に、出力ノードをプリチャージして、電荷を転送することにより、この出力ノードの電圧を電圧ＶＣＣだけ高くすることができ、最終出力ノードＦＯＤに、３・ＶＣＣの電圧を発生することができる。
【０１８０】
なお、上述の説明においては、説明を簡単にするためにチャージポンプ動作初期の過渡時の動作については説明していない。しかしながら、実施の形態４の負電圧−２・ＶＣＣを発生する回路の場合と同様の動作が行なわれ、エンハンスメント型トランジスタのしきい値電圧を利用して、無効電流の発生を防止して、最終出力電圧の電圧レベルを徐々に上昇させる。
【０１８１】
なお、最終出力ノードＦＯＤに設けられる安定化容量Ｃ４は、最終出力ノードＦＯＤの負荷変動が小さい場合には特に設ける必要がない。
【０１８２】
また、制御信号φＰＺ、φＣＰＺ、φＣＴＺおよびφＣＴＦＺは、図１２に示す制御信号発生回路の出力信号を反転することにより生成することができる。
【０１８３】
したがって、実施の形態２と同様、これらの制御信号φＰＺ、φＣＰＺ、φＣＴＺおよびφＣＴＦＺは、接地電圧ＧＮＤと電源電圧ＶＣＣの間で変化することが要求されず、構成要素のＭＯＳトランジスタのオン／オフ条件を満たす限り、所望の電圧の間で変化する信号に置き換えられてもよい。
【０１８４】
以上のように、この発明の実施の形態６に従えば、電圧２・ＶＣＣを発生する回路の出力ノードにチャージポンプ用の容量素子を設け、さらに、１段の電荷転送段を配置し、その電荷転送段の電荷転送トランジスタＰＱａの導通／非導通を容量素子および出力ノード電位検出用のＭＯＳトランジスタにより制御しており、不要な電荷の流れを生じさせることなく、効率的に電荷を使用して、高電圧３・ＶＣＣを発生することができる。
【０１８５】
［実施の形態７］
図１６は、この発明の実施の形態７に従う電圧発生回路の構成を概略的に示す図である。図１６においては、内部ノードＮＤ１２と最終出力ノードＦＯＤの間に、電荷転送段ＸＦＰ１からＸＦＰｎが縦続接続される。これらの電荷転送段ＸＦＰ１からＸＦＰｎは、それぞれ、図１４に示す電荷転送段電荷転送段ＸＦＰと同じ構成を有する。
【０１８６】
これらの電荷転送段ＸＦＰ２からＸＦＰｎの入力ノードＯＤＰ１からＯＤＰｎ−１それぞれに対応して、容量素子ＣＣ１からＣＣｎ−１が配置される。これらの容量素子ＣＣ１からＣＣｎ−１には、制御信号入力ノードＳ１１およびＳ１２を介して制御信号φＰＺおよびφＣＰＺが交互に与えられる。電荷転送段ＸＦＰ１からＸＦＰｎそれぞれに対しても制御信号入力ノードＳ１３およびＳ５２をそれぞれ介して制御信号φＣＴＺおよびφＣＴＦＺが交互に与えられる。したがって、奇数段の電荷転送段ＸＦＰ１、ＸＦＰ３、…に対しては、制御信号入力ノードＳ１３を介して制御信号φＣＴＺが与えられて電荷転送が行なわれ、偶数段の電荷転送段ＸＦＰ２、…に対しては、制御信号入力ノードＳ５２を介して制御信号φＣＴＦＺが与えられて電荷転送が制御される。
【０１８７】
電荷転送段ＸＦＰ１からＸＦＰｎが、それぞれ電源電圧ＶＣＣだけ、与えられた電圧を昇圧する。したがって、最終出力ノードＦＯＤには、電圧（ｎ＋１）・ＶＣＣが生成される。
【０１８８】
このノードＮＤ１２における電荷蓄積動作を制御するために、交差結合されるＮチャネルＭＯＳトランジスタＮＱ１１およびＮＱ１２と、ノードＮＤ１１およびＮＤ１２に、制御信号φＰＺおよびφＣＰＺに従ってそれぞれチャージポンプ動作を行なう容量素子Ｃ１１およびＣ１２が設けられる。このノードＮＤ１２に対するチャージポンプ動作を実行する回路部分は、先の図３および図１４に示す構成と同じである。したがって、ノードＮＤ１２は、電圧ＶＣＣと高電圧２・ＶＣＣの間で電圧が変化する。
【０１８９】
図１７は、図１６に示す電圧発生回路の安定状態時の動作を示すタイミング図である。以下、図１７を参照して、図１６に示す電圧発生回路の安定時の動作を、図１４を併せて参照して説明する。
【０１９０】
図１７においては、電荷転送段ＸＦＰｉ−１、ＸＦＰｉ、ＸＦＰｉ＋１の入力ノードおよび内部ノードの電圧波形を示す。電荷転送段ＸＦＰｉ−１およびＸＦＰｉ＋１には制御信号φＣＴＦが与えられ、電荷転送段ＸＦＰｉには、制御信号φＣＴが与えられる。各電荷転送段ＸＦＰｊの入力ノードＮＤＩｊは、前段の電荷転送段ＸＦＰｊ−１の内部出力ノードＯＤＰｊ−１に接続される。図１７においては、入力ノードＮＤＩｉおよびＮＤＩｉ＋１に対応する内部出力ノードＯＤＩｉ−１およびＯＤＩｉを示す。以下の説明においては、図１４を参照するため、各電荷転送段の入力ノードの電位について説明する。
【０１９１】
制御信号φＰＺが接地電圧ＧＮＤレベルに低下すると、電荷転送段ＸＦＰｉ−１の入力ノードＮＤＩｉ−１は、電圧ｉ・ＶＣＣから電圧（ｉ−１）・ＶＣＣに低下する。同様、電荷転送段ＸＦＰｉ＋１においても、その入力ノードＮＤＩｉ＋１の電圧が、電圧（ｉ＋２）・ＶＣＣから電圧（ｉ＋１）・ＶＣＣに低下する。これらの電荷転送段ＸＦＰｉ−１およびＸＦＰｉ＋１において、内部ノードＮＤＢｉ−１およびＮＤＢｉ＋１の電圧レベルは、ＭＯＳトランジスタＰＱｂが導通状態にあり、次段の電荷転送ゲートＸＦＰｉおよびＸＦＰｉ＋２の電圧レベルに応じた電圧レベルに設定される。
【０１９２】
一方、電荷転送段ＸＦＰｉにおいては、次段の電荷転送段ＸＦＰｉ＋１の入力ノードＮＤＩｉ＋１の電圧レベルが（ｉ＋１）・ＶＣＣに低下すると、ＭＯＳトランジスタＰＱｄが導通状態にあるため、その出力ノードＮＤＢｉの電圧レベルは（ｉ＋２）・ＶＣＣから電圧（ｉ＋１）・ＶＣＣに低下する。
【０１９３】
制御信号φＣＰＺが、接地電圧ＧＮＤから電源電圧ＶＣＣレベルに上昇すると、電荷転送段ＸＦＰｉにおいて、その入力ノードＮＤＩｉの電圧レベルが対応の容量素子ＣＣｉのチャージポンプ動作により、電圧ｉ・ＶＣＣから電圧（ｉ＋１）・ＶＣＣに上昇する。このノードＮＤＩｉの電圧上昇により、電荷転送段ＸＦＰｉ−１におけるＭＯＳトランジスタＰＱｂが導通状態にあるため、ノードＮＤＢｉ−１の電圧レベルが（ｉ＋１）・ＶＣＣに上昇し、対応のＭＯＳトランジスタＰＱａは非導通状態に維持される。
【０１９４】
同様、電荷転送段ＸＦＰｉ＋１においても、その内部ノードＮＤＢｉ＋１の電圧レベルが、電圧（ｉ＋３）・ＶＣＣに上昇し、対応のＰチャネルＭＯＳトランジスタＰＱａが非導通状態に維持される。
【０１９５】
制御信号φＣＴＺが電源電圧ＶＣＣから接地電圧ＧＮＤに低下すると、電荷転送段ＸＦＰｉにおいて、内部ノードＮＤＢｉが電圧ｉ・ＶＣＣとなり、ＭＯＳトランジスタＰＱａが導通し、その内部ノードＮＤＩｉの電圧（ｉ＋１）・ＶＣＣが、次段の電荷転送段ＸＦＰｉ＋１の入力ノードＮＤＩｉ＋１に伝達される。この電荷転送時、電荷転送段ＸＦＰｉ−１およびＸＦＰｉ＋１においては、ＭＯＳトランジスタＰＱａは非導通状態にあるため、電荷の逆流は防止される。
【０１９６】
制御信号φＣＰＺが電源電圧ＶＣＣレベルに上昇すると、電荷転送段ＸＦＰｉにおいて内部ノードＮＤＢｉの電圧レベルが、電圧ｉ・ＶＣＣから電圧（ｉ＋１）・ＶＣＣに上昇し、対応のＰチャネルＭＯＳトランジスタＰＱａのゲート電位がソース電位以上となり、このＭＯＳトランジスタＰＱａが非導通状態となる。
【０１９７】
次いで、制御信号φＰＺが、接地電圧ＧＮＤから電源電圧ＶＣＣに上昇すると、電荷転送段ＸＦＰｉ−１およびＸＦＰｉ＋１それぞれにおいて、対応の容量素子ＣＣｉ−１およびＣＣｉ＋１によるチャージポンプ動作により、それぞれの入力ノードの電圧レベルが電圧ＶＣＣだけ上昇する。すなわち、電荷転送段ＸＦＰｉ−１の入力ノードＮＤＩｉ−１の電圧レベルがｉ・ＶＣＣとなり、一方、電荷転送段ＸＦＰｉ＋１の入力ノードＮＤＩｉ＋１の電圧レベルが、（ｉ＋２）・ＶＣＣとなる。
【０１９８】
この状態において、電荷転送段ＸＦＰｉにおいて、ＭＯＳトランジスタＰＱｂは、そのゲート電位がソース電位よりも低いため、導通状態となり、内部ノードＮＤＢｉが、電荷転送段ＸＦＰｉ＋１の入力ノードＮＤＩｉ＋１と同じ電圧（ｉ＋２）ＶＣＣレベルに上昇し、ＭＯＳトランジスタＰＱａが非導通状態に維持され、電荷の逆流は防止される。
【０１９９】
この状態で、制御信号φＣＴＦＺを電源電圧ＶＣＣから接地電圧ＧＮＤに立下げることにより、電荷転送段ＸＦＰｉ−１およびＸＦＰｉ＋１において内部ノードＮＤＢｉ−１およびＮＤＢｉ＋１の電圧レベルが、電圧ＶＣＣだけ低下し、対応のＭＯＳトランジスタＰＱａが導通し、入力ノードＮＤＩｉ−１から出力ノードＯＤＰｉ−１（ＮＤＩｉ）への電荷転送が行なわれる。同様、電荷転送段ＸＦＰｉ＋１においても、その入力ノードＮＤＩｉ＋１からその出力ノードに対する電荷供給が行なわれる。
【０２００】
以降この動作を繰返すことにより、各電荷転送段ＸＦＰ１ーＸＦＰｎにおいて交互にチャージポンプ動作を行なって、電圧ＶＣＣの昇圧動作を行ない、最終出力ノードＦＯＤに電圧（ｎ＋１）ＶＣＣを生成することができる。
【０２０１】
なお、この高電圧発生回路においても、そのチャージポンプ動作開始の初期時においては、実施の形態６の場合と同様に、ＭＯＳトランジスタのしきい値電圧を利用して非導通状態の設定が行なわれ、無効電流の発生は防止しつつ、各ノードの電位が、徐々に上昇して最終の安定電圧レベルに到達する。
【０２０２】
なお、この実施の形態７においても、制御信号φＰＺ、φＣＰＺ、φＣＴＺおよびφＣＴＦＺのハイレベル電圧およびローレベル電圧は、互いに等しくなくてもよい。
【０２０３】
以上のように、この発明の実施の形態７に従えば、電荷転送段を複数段縦続接続し、各電荷転送段の入力ノードを容量素子を用いてチャージポンプ動作を行なって、交互に電荷転送動作を行なわせており、低消費電流で所望のレベルの内部電圧を生成することができる。
【０２０４】
なお、制御信号φＰＺ、φＣＰＺ、φＣＴＺおよびφＣＴＦＺは、図１２に示す制御信号発生回路の出力信号を、すべて反転することにより生成することができる。
【０２０５】
［実施の形態８］
図１８は、この発明の実施の形態８に従う電圧発生回路の構成を示す図である。図１８に示す電圧発生回路は、図１に示す電圧発生回路と以下の点でその構成が異なる。すなわち、交差結合されるＰチャネルＭＯＳトランジスタＰＱ１およびＰＱ２に代えて、電荷転送段を構成するＮチャネルＭＯＳトランジスタＮＱＱ１およびＮＱＱ２が用いられる。ＮチャネルＭＯＳトランジスタＮＱＱ１は、プリチャージ電圧供給ノードＮＤＤ２と内部ノードＮＤ２の間に接続されかつそのゲート（制御電極）が内部ノード（第１の内部ノード）ＮＤＤ１に接続される。このプリチャージ電圧供給ノードＮＤＤ２は、基準電圧である接地電圧ＧＮＤを供給する接地ノードＧＧに接続される。
【０２０６】
ＮチャネルＭＯＳトランジスタＮＱＱ２は、内部ノードＮＤＤ１およびＮＤ２の間に接続されかつそのゲートが、制御信号φＰを受ける制御信号入力ノードＳ１に結合される。内部ノードＮＤＤ１は、容量素子ＣＱ１を介して、制御信号φＣＴＦを受ける入力ノードＳ３２に結合される。
【０２０７】
内部ノードＮＤ２と出力ノードＯＤ１の間に設けられる電荷転送段の構成は、図１に示す構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０２０８】
また、制御信号φＣＴＦ、φＰ、φＣＰおよびφＣＴは、接地電圧ＧＮＤと電源電圧ＶＣＣの間で変化し、これらの制御信号は、図１２に示す制御回路から生成される。
【０２０９】
ＭＯＳトランジスタＮＱＱ１およびＮＱＱ２がそれぞれ、第１および第２のトランジスタを構成し、容量素子ＣＱ１が、第１の容量素子を構成する。制御信号φＣＴＦが、第１の制御信号に相当し、制御信号φＰが、第２の制御信号に相当する。ＭＯＳトランジスタＮＱ１およびＮＱ２がそれぞれ、第３および第４のトランジスタを構成し、容量素子Ｃ２およびＣ３がそれぞれ、第２および第３の容量素子を構成する。制御信号φＣＰおよびφＣＴが、それぞれ、第３および第４の制御信号に相当する。また、ＭＯＳトランジスタは全てエンハンスメント型である。
【０２１０】
図１９は、図１８に示す電圧発生回路の動作を示す信号波形図である。また、図１９を参照して、図１８に示す電圧発生回路の動作について説明する。ここで、図１９においては、出力ノードＯＤ１において負電圧−ＶＣＣが生成されているときの信号波形を示す。
【０２１１】
時刻ｔ０においては、制御信号φＰ、φＣＴおよびφＣＴＦはすべてＬレベルであり、制御信号φＣＰがＨレベルである。この状態においては、内部ノードＮＤ２は、制御信号φＣＰを受ける容量素子Ｃ２のチャージポンプ動作により、接地電圧ＧＮＤレベルになる。内部ノードＮＤ３は、容量素子Ｃ３のチャージポンプ動作により、負電圧−ＶＣＣレベルになる。この安定状態においては、内部ノードＮＤ２が接地電圧ＧＮＤレベルのときには、ＭＯＳトランジスタＮＱ２が、導通し（出力ノードＯＤ１の電圧レベルは負電圧−ＶＣＣレベル）、内部ノードＮＤ３は、出力ノードＯＤ１と同一電圧レベルに設定される。
【０２１２】
内部ノードＮＤＤ１は、また、容量素子ＣＱ１のチャージポンプ動作により、接地電圧ＧＮＤレベルである。制御信号φＰが接地電圧レベルのＬレベルであり、ＭＯＳトランジスタＮＱＱ２は、非導通状態にある。
【０２１３】
時刻ｔ１において、制御信号φＰが電源電圧ＶＣＣレベルのＨレベルに立上がる。この制御信号φＰの立上がりに応答して、ＭＯＳトランジスタＮＱＱ２が導通し、内部ノードＮＤＤ１およびＮＤ２が電気的に結合され、同一電圧レベルに設定される（接地電圧レベルに設定される）。
【０２１４】
時刻ｔ２において、制御信号φＰがＨレベルの状態で、制御信号φＣＰがＬレベル（接地電圧ＧＮＤレベル）に立下がる。この制御信号φＣＰの立下がりに応答して、容量素子Ｃ２のチャージポンプ動作により、ノードＮＤ２の電圧レベルが低下する。ＭＯＳトランジスタＮＱＱ２が導通状態であるため、この容量素子Ｃ２のチャージポンプ動作により、ノードＮＤＤ１およびＮＤ２の電圧レベルが、ともに接地電圧から負電圧−ＶＣＣレベルにまで低下する。容量素子Ｃ２の容量値を、容量素子ＣＱ１の容量値よりも十分に大きくすることにより、内部ノードＮＤＤ１およびＮＤ２をともに、接地電圧ＧＮＤレベルから、負電圧−ＶＣＣレベルまで低下させることができる。
【０２１５】
内部ノードＮＤ２の電圧レベルが負電圧−ＶＣＣレベルに低下すると、出力電荷転送段のＭＯＳトランジスタＮＱ２が非導通状態となり、内部ノードＮＤ３と出力ノードＯＤ１が分離され、内部ノードＮＤ３は、フローティング状態となる。
【０２１６】
この状態で、時刻ｔ３において、制御信号φＣＴを、接地電圧ＧＮＤレベルから電源電圧ＶＣＣレベルへ立上げる。この制御信号φＣＴの立上がりに応答して、容量素子Ｃ３のチャージポンプ動作により、ノードＮＤ３の電圧レベルが、負電圧−ＶＣＣから接地電圧ＧＮＤレベルに上昇し、ＭＯＳトランジスタＮＱ１が導通し、内部ノードＮＤ２と出力ノードＯＤ１が電気的に結合される。出力ノードＯＤ１の電圧レベルが、内部ノードＮＤ２の電圧レベルよりも高い場合には、出力ノードＯＤ１から内部ノードＮＤ２へ正電荷が移動し、出力ノードＯＤ１の電圧レベルが低下する。
【０２１７】
内部ノードＮＤ３の電圧レベルは、接地電圧ＧＮＤレベルであり、定常状態時においては、ＭＯＳトランジスタＮＱ１のゲートーソース間電圧は、電源電圧ＶＣＣレベルであり、ＭＯＳトランジスタＮＱ１のしきい値電圧の影響を受けることなく、内部ノードＮＤ２および出力ノードＯＤ１の間で、電荷を移動させることができる。
【０２１８】
ＭＯＳトランジスタＮＱ１が導通し、内部ノードＮＤ２と出力ノードＯＤ１の間で電荷が移動する場合、ＭＯＳトランジスタＮＱ２のゲートおよびソースが同一電位レベルとなる。ＭＯＳトランジスタＮＱ２はエンハンスメント型トランジスタであり、この状態においては、そのしきい値電圧により、非導通状態を維持する。
【０２１９】
時刻ｔ４において、制御信号φＣＴをＨレベルからＬレベルに立下げると、容量素子Ｃ３のチャージポンプ動作により、内部ノードＮＤ３の電圧レベルが、再び負電圧−ＶＣＣレベルに低下し、ＭＯＳトランジスタＮＱ１が非導通状態となる。
【０２２０】
この内部ノードＮＤ２と出力ノードＯＤ１の間の電荷の移動時においては、ＭＯＳトランジスタＮＱＱ２が導通状態であり、内部ノードＮＤＤ１およびＮＤ２は電気的に結合されており、この内部ノードＮＤ２へ、内部ノードＮＤＤ１から負電荷を供給することができ、効率的に電荷を転送することができる。このとき、ＭＯＳトランジスタＮＱＱ１は、内部ノードＮＤＤ１の電位が、内部ノードＮＤ２の電位と同程度であり、ゲートーソース間電圧がしきい値電圧以下であり、非導通状態を維持する。
【０２２１】
時刻ｔ５において、制御信号φＣＰを、接地電圧ＧＮＤレベルのＬレベルから電源電圧ＶＣＣレベルのＨレベルに立上げる。この制御信号φＣＰの立上がりに応答して、容量素子Ｃ２のチャージポンプ動作により、内部ノードＮＤ２の電位が、負電圧−ＶＣＣレベルから上昇する。このとき、制御信号φＰは、電源電圧ＶＣＣレベルであり、ＭＯＳトランジスタＮＱＱ２が、導通状態を維持しているため、内部ノードＮＤＤ１およびＮＤ２が、ともに、接地電圧ＧＮＤレベルにまで、それらの電位レベルが上昇する。
【０２２２】
時刻ｔ６において、制御信号φＰをＬレベルに立下げ、ＭＯＳトランジスタＮＱＱ２を、非導通状態に設定すると、内部ノードＮＤ２およびＮＤＤ１が、電気的に分離される。
【０２２３】
時刻ｔ７において、制御信号φＣＴＦをＨレベルに立上げると、容量素子ＣＱ１のチャージポンプ動作により、内部ノードＮＤＤ１の電圧レベルが、接地電圧ＧＮＤレベルから電源電圧ＶＣＣレベルに上昇する（ＭＯＳトランジスタＮＱＱ２は、非導通状態にある）。この内部ノードＮＤＤ１の電位レベル上昇に従って、ＭＯＳトランジスタＮＱＱ１が導通し、内部ノードＮＤ２が、接地電圧ＧＮＤレベルにプリチャージされる。
【０２２４】
時刻ｔ８において、制御信号φＣＴＦがＬレベルに立下がると、容量素子ＣＣ１のチャージポンプ動作により、内部ノードＮＤＤ１の電位が、再び接地電圧ＧＮＤレベルに低下し、ＭＯＳトランジスタＮＱＱ１が、非導通状態となる（ノードＮＤ２が接地電圧レベル）。
【０２２５】
以後、時刻ｔ０からｔ８の動作を繰返すことにより、出力ノードＯＤ１には、内部ノードＮＤ２の電位振幅に応じて、負電圧−ＶＣＣが生成される。この出力ノードＯＤ１の負電圧−ＶＣＣは、安定化の容量素子４により、安定に維持される。
【０２２６】
出力ノードＯＤ１の電圧レベルが安定化するまでの過渡状態においては、時刻ｔ７から時刻ｔ８の間の制御信号φＣＴＦのＨレベルに従ってノードＮＤＤ１が、電源電圧ＶＣＣレベルとなり、ＭＯＳトランジスタＮＱＱ１が導通し、内部ノードＮＤ２が接地ノードに結合されて、接地電圧レベルに設定される。ＭＯＳトランジスタＮＱＱ１を非導通状態とした後、制御信号φＣＰがＨレベルからＬレベルに低下することにより、内部ノードＮＤ２が、負電圧−ＶＣＣレベルとなり、ＭＯＳトランジスタＮＱ１の導通時、出力ノードＯＤ１から内部ノードＮＤ２へ正電荷が流入し（内部ノードＮＤ２から出力ノードＯＤ１へ負電荷が流出し）、出力ノードＯＤ１の電圧レベルが徐々に低下する。
【０２２７】
この過渡状態の電荷の移動時においても、内部ノードＮＤ２の電圧レベルが負電圧−ＶＣＣレベルであり、ＭＯＳトランジスタＮＱ２は、そのゲート電位がソースおよびドレイン電圧以下であり、非導通状態を維持しており、この状態で、制御信号φＣＴに従ってＭＯＳトランジスタＮＱ１を導通状態に維持することができる。したがって、過渡状態時においても、確実に出力ノードＯＤ１へ負電荷を供給してその電位レベルを徐々に低下させることができる。
【０２２８】
この図１８に示す電圧発生回路の構成においては、ＮチャネルＭＯＳトランジスタのみが使用されている。したがって、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタを分離するための領域が不要となり、回路占有面積が低減される。また、ＰチャネルＭＯＳトランジスタを形成するための工程が不要となり、製造工程数を低減でき、応じて製造コストを低減することができる。
【０２２９】
また、ＭＯＳトランジスタＮＱ１、ＮＱ２、ＮＱＱ１およびＮＱＱ２のゲート電位は、それぞれ、制御信号φＣＴ、φＣＰ、φＣＴＦおよびφＰにより個々に制御している。したがって、これらの制御信号のタイミングを適切に設定することにより、無効電荷が流れる経路を遮断した後に電荷を転送することができ、無効電荷が流れるのを防止することができ、効率的に負電荷を出力ノードＯＤ１へ転送して負電圧−ＶＣＣを生成することができる。
【０２３０】
また、この図１８に示す構成においても、先の図１に示す実施の形態１の構成の場合と同様、制御信号φＣＴ、φＣＰ、φＰおよびφＣＴＦの振幅およびＭＯＳトランジスタＮＱＱ１が結合されるプリチャージ電圧供給ノードとしての接地ノードＯＧＧへ与えられる電圧のレベルを適当な値に設定することにより、この出力ノードＯＤ１から生成される電圧を所望の電圧レベルに設定することができる。
【０２３１】
以上のように、この発明の実施の形態８に従えば、電荷転送段を縦続接続して、これらの電荷転送段の電荷転送を交互に実行し、かつこれらの電荷転送段の接続する内部ノードのプリチャージおよび電荷蓄積を交互に実行しており、効率的に電荷を利用して所望の電圧レベルの負電圧を生成することができる。また、同一導電型のＭＯＳトランジスタで回路を構成しており、ＰおよびＮＭＯＳトランジスタ分離のための領域が不要となり、また、製造工程数も低減され、製造コストを低減することができる。
【０２３２】
［実施の形態９］
図２０は、この発明の実施の形態９に従う電圧発生回路の構成を示す図である。この図２０に示す電圧発生回路は、図３に示す電圧発生回路と、以下の点が、その構成が異なる。すなわち、図３に示す交差結合されるＮチャネルＭＯＳトランジスタＮＱ１１およびＮＱ１２に代えて、ＰチャネルＭＯＳトランジスタＰＱＱ１およびＰＱＱ２が用いられる。ＰチャネルＭＯＳトランジスタＰＱＱ１は、プリチャージ電圧供給ノードＮＤＤ１２と内部ノードＮＤ１２の間に接続されかつそのゲートが内部ノードＮＤＤ１３に接続される。
【０２３３】
プリチャージ電圧供給ノードＮＤＤ１２は、電源電圧ＶＣＣを供給する電源ノードＰＷに接続され、内部ノードＮＤ１２を電源電圧ＶＣＣレベルにプリチャージするための電荷を供給する。内部ノードＮＤＤ１３は、容量素子ＣＱ１３を介して、制御信号φＣＴＦＺを受ける入力ノードＳ５２に結合される。出力ノードＯＤ１１には、高電圧２ＶＣＣ（＝２・ＶＣＣ）が生成される。
【０２３４】
ＰチャネルＭＯＳトランジスタＰＱＱ２は、内部ノードＮＤ１２と内部ノードＮＤＤ１３の間に接続されかつそのゲートが、制御信号φＰＺを受ける入力ノードＳ１１に接続される。
【０２３５】
内部ノードＮＤ１２と出力ノードＯＤ１１の間で電荷を転送する電荷転送段の構成は、図３に示す構成と同じであり、対応するものには同一参照番号を付し、その詳細説明は省略する。
【０２３６】
この内部ノードＮＤ１２は、制御信号φＣＰＺを受ける入力ノードＳ１２に、容量素子Ｃ１２を介して結合される。
【０２３７】
これらの制御信号φＰＺ、φＣＰＺ、φＣＴＺおよびφＣＴＦＺは、制御信号発生回路の出力する制御信号φＰ、φＣＰ、φＣＴおよびφＣＴＦをインバータにより反転することにより生成される。
【０２３８】
この図２０に示す構成において、ＭＯＳトランジスタＰＱＱ１およびＰＱＱ２が、それぞれ、第１および第２のトランジスタに対応し、ＭＯＳトランジスタＰＱ１１およびＰＱ１２がそれぞれ、第３および第４のトランジスタに対応する。制御信号φＣＴＦＺ、φＰＺ、φＣＰＺおよびφＣＴＺが、それぞれ、第１、第２、第３および第４の制御信号に相当する。また、容量素子、ＣＱ１３、Ｃ１２およびＣ１３が、それぞれ、第１、第２、および第３の容量素子に対応する。
【０２３９】
図２１は、図２０に示す電圧発生回路の動作を示す信号波形図である。図２０に示す電圧発生回路は、出力ノードＯＤ１１に、電源ノードＰＷに与えられる電圧ＶＣＣを基準として、２ＶＣＣの電圧を発生する。したがって、この図２０に示す電圧発生回路の動作波形は、図１８に示す電圧発生回路の信号およびノードの電圧極性を反転し、各内部ノードの電圧を電源電圧ＶＣＣを基準として測定することにより得られる。したがって、以下においては、図２１を参照して簡単に、図２０に示す電圧発生回路の動作について説明する。
【０２４０】
時刻ｔ０において、制御信号φＰＺ、φＣＴＺおよびφＣＴＦＺは、電源電圧ＶＣＣレベルのＨレベルであり、制御信号φＣＰＺが、接地電圧ＧＮＤレベルのＬレベルである。この状態においては、ノードＮＤ１２は、電源電圧ＶＣＣレベルであり、またノードＮＤＤ１３は、電源電圧ＶＣＣレベルである。ＭＯＳトランジスタＰＱＱ２は、非導通状態にあり、また、ＭＯＳトランジスタＰＱＱ１も、非導通状態にある。ノードＮＤ１３は、容量素子Ｃ１３のチャージポンプ動作により、先の実施の形態２と同様、高電圧２ＶＣＣレベルであり、ＭＯＳトランジスタＰＱ１１は非導通状態にある。一方、ＭＯＳトランジスタＰＱ１２が導通状態にあり、内部ノードＮＤ１３は、出力ノードＯＤ１１と電気的に結合されている。
【０２４１】
時刻ｔ１において、制御信号φＰＺが、Ｈレベル（電源電圧ＶＣＣレベル）からＬレベル（接地電圧ＧＮＤレベル）に立下がり、ＭＯＳトランジスタＰＱＱ２が、導通状態となり、内部ノードＮＤＤ１３を内部ノードＮＤ１２に電気的に結合する。ＭＯＳトランジスタＰＱＱ１は、ゲート、ソースおよびドレイン電圧など、すべて同じであり、非導通状態に維持する。
【０２４２】
時刻ｔ２において、制御信号φＣＰＺが、ＬレベルからＨレベルに立上がる。この制御信号φＣＰＺの立上がりに応答して、ノードＮＤ１２は、その電圧レベルが、容量素子Ｃ１２のチャージポンプ動作により、電源電圧ＶＣＣレベルから、この制御信号φＣＰＺの振幅ＶＣＣだけ高い高電圧２ＶＣＣレベルに上昇する。このとき、ＭＯＳトランジスタＰＱＱ２が導通状態にあるため、ノードＮＤＤ１３が、高電圧２ＶＣＣレベルにまで、その電圧レベルが上昇する。容量素子Ｃ１２の容量値を、容量素子ＣＱ１３の容量値よりも十分大きくすることにより、ノードＮＤＤ１２の充電動作時、同様、ノードＮＤＤ１３を高電圧２・ＶＣＣレベルにまで充電することができる。このノードＮＤＤ１３の電位レベルの上昇により、ＭＯＳトランジスタＰＱＱ１は、非導通状態となる。
【０２４３】
また、内部ノードＮＤ１２の電位レベルの上昇に従って、ＭＯＳトランジスタＰＱ１２が非導通状態となり（出力ノードＯＤ１１の電位レベルは、２ＶＣＣ）、内部ノードＮＤ１３が、出力ノードＯＤ１１から切り離される。
【０２４４】
時刻ｔ３において、制御信号φＣＴＺがＨレベルからＬレベルに立下がり、内部ノードＮＤ１３の電位レベルが高電圧２ＶＣＣから電源電圧ＶＣＣレベルに容量素子Ｃ１３のチャージポンプ動作により低下する。この内部ノードＮＤ１３の電位が電源電圧ＶＣＣレベルに低下すると、ＭＯＳトランジスタＰＱ１１が導通し、内部ノードＮＤ１２と出力ノードＯＤ１１の間で電荷が移動する。ＭＯＳトランジスタＰＱ１１のしきい値電圧の絶対値が、電源電圧ＶＣＣよりも十分小さいため、ＭＯＳトランジスタＰＱ１１のしきい値電圧の影響を受けることなく、内部ノードＮＤ１２と出力ノードＯＤ１１の間で電荷を転送することができる。出力ノードＯＤ１１の電圧レベルが２ＶＣＣよりも低い場合には、内部ノードＮＤ１２から正電荷が出力ノードＯＤ１１へ伝達され、出力ノードＯＤ１１の電圧レベルが上昇する。
【０２４５】
時刻ｔ４において、制御信号φＣＴＺがＬレベルからＨレベルに立上がり、内部ノードＮＤ１３の電位レベルが、再び高電圧２ＶＣＣレベルに容量素子Ｃ１３のチャージポンプ動作により上昇する。応じて、ＭＯＳトランジスタＰＱ１１が非導通状態となり、電荷転送動作の期間が完了する。このとき、内部ノードＮＤ１２の電位レベルが、内部ノードＮＤ１３の電位レベルよりも低く、ＭＯＳトランジスタＰＱ１２が導通状態となっても、内部ノードＮＤ１３から出力ノードＯＤ１１へ、正電荷がＭＯＳトランジスタＰＱ１２を介して伝達される。応じて、出力ノードＯＤ１１の電圧レベルが上昇するため、流出電荷が有効に利用され、何ら無効電流は流れない。これは、実施の形態２の場合と同様である。
【０２４６】
時刻ｔ５において、制御信号φＣＰＺが、ＨレベルからＬレベルに低下し、応じて、容量素子Ｃ１２のチャージポンプ動作により、内部ノードＮＤ１２の電圧レベルが、高電圧２ＶＣＣから電源電圧ＶＣＣレベルに低下する。内部ノードＮＤ１２が、電源電圧ＶＣＣレベルとなると、ＭＯＳトランジスタＰＱ１２が導通状態となり、ノードＮＤ１３と出力ノードＯＤ１１とが同一電位となり、ＭＯＳトランジスタＰＱ１１が非導通状態となり、内部ノードＮＤ１３と出力ノードＯＤ１１が、分離される（出力ノードＯＤ１１の電圧レベルが電源電圧ＶＣＣよりも高い場合）。
【０２４７】
また、ＭＯＳトランジスタＰＱＱ２が導通状態にあるため、この内部ノードＮＤ１２の電位変化に従って、内部ノードＮＤＤ１３は、正の高電圧２ＶＣＣから電源電圧ＶＣＣレベルにその電圧レベルが低下する。この状態においては、エンハンスメント型のＭＯＳトランジスタＰＱＱ１は、そのゲートおよびソースの電位が同じであり、非導通状態を維持するため、内部ノードＮＤ１２から電源ノードＰＷへは電荷は流れない。
【０２４８】
時刻ｔ６において、制御信号φＰＺをＬレベルからＨレベルに立上げると、ＭＯＳトランジスタＰＱＱ２は、ゲートおよびソースの電位が等しくなるため、非導通状態となり、内部ノードＮＤＤ１３と内部ノードＮＤ１２とが電気的に分離される。
【０２４９】
時刻ｔ７において、制御信号φＣＴＦＺがＨレベルからＬレベルに低下すると、容量素子ＣＱ１３のチャージポンプ動作により、内部ノードＮＤＤ１３の電圧レベルが、電源電圧ＶＣＣから接地電圧ＧＮＤレベルに低下し、ＭＯＳトランジスタＰＱＱ１が導通し、内部ノードＮＤ１２が電源ノードＰＷに結合され、内部ノードＮＤ１２が、電源電圧ＶＣＣレベルにプリチャージされる。
【０２５０】
時刻ｔ８において、制御信号φＣＴＦＺがＬレベルからＨレベルに再び立上がり、内部ノードＮＤＤ１３の電圧レベルが、容量素子ＣＱ１３のチャージポンプ動作により、再び電源電圧ＶＣＣレベルとなると、ＭＯＳトランジスタＰＱＱ１が非導通状態となり、内部ノードＮＤ１２のプリチャージ動作が完了する。
【０２５１】
以降、時刻ｔ０から時刻ｔ８の動作を繰返すことにより、出力ノードＯＤ１１に、高電圧２ＶＣＣを生成することができる。
【０２５２】
出力ノードＯＤ１１からの電圧が高電圧２ＶＣＣに到達するまでの過渡状態においては、時刻ｔ７から時刻ｔ８の間の制御信号φＣＴＦＺが、Ｌレベル（接地電圧ＧＮＤレベル）に下がると、ＭＯＳトランジスタＰＱＱ１が導通し、内部ノードＮＤ１２が、電源電圧ＶＣＣレベルにプリチャージされる。出力ノードＯＤ１１の電圧レベルが電源電圧ＶＣＣよりも低い場合には、ＭＯＳトランジスタＰＱ１２は、確実にオフ状態に維持される。制御信号φＣＰＺが、電源電圧ＶＣＣレベルに上昇すると、内部ノードＮＤ１２の電圧レベルが、高電圧２ＶＣＣレベルになると、ＭＯＳトランジスタＰＱＱ１が非導通状態となり、内部ノードＮＤ１２から電源ノードＰＷへの電流の流れが遮断される。また、ＭＯＳトランジスタＰＱ１２は、そのゲート電位が、ソースおよびドレイン電位よりも高くなり、確実に非導通状態に設定される。
【０２５３】
制御信号φＣＴＺが、Ｌレベルに低下すると、内部ノードＮＤ１３の電位レベルが過渡動作時においては電源電圧ＶＣＣレベル以下となり、ＭＯＳトランジスタＰＱ１１は、そのゲート電位がソース電位よりも低くなって導通し、内部ノードＮＤ１２から出力ノードＯＤ１１へ正電荷が供給され、出力ノードＯＤ１１の電圧レベルが上昇する。
【０２５４】
この過渡状態時において、ノードＮＤ１３の電圧レベルは、電源電圧ＶＣＣと高電圧２ＶＣＣとの間で変化する。出力ノードＯＤ１１の電圧が電源電圧以上となるまでは、ＭＯＳトランジスタＰＱ１２が非導通状態を維持する。この状態では、内部ノードＮＤ１３の電圧レベルが、電源電圧ＶＣＣと接地電圧ＧＮＤの間で変化し、内部ノードＮＤ１３が、制御信号φＣＰＺに従って接地電圧レベルに設定されたとき、ＭＯＳトランジスタＰＱ１１が導通し、出力ノードＯＤ１１へ正電荷を供給してその電圧レベルを上昇させる。
【０２５５】
ＭＯＳトランジスタＰＱ１２が、出力ノードＯＤ１１の電圧レベルが電源電圧ＶＣＣ以上となり、導通し始めると、内部ノードＮＤ１３の電圧レベルも、出力ノードＯＤ１１の電圧レベルと同様に上昇し（ＭＯＳトランジスタＰＱ１２が導通し始めると）、内部ノードＮＤ１３の電圧レベルも、出力ノードＯＤ１１の電圧レベルに応じて上昇する。この場合、出力ノードＯＤ１１から内部ノードＮＤ１３へ流れる電荷は、内部ノードＮＤ１３の電位レベルを上昇させて、ＭＯＳトランジスタＰＱ１２およびＰＱ１１を、制御信号φＣＴＺおよびφＣＰＺに従って導通／非導通状態に設定するために用いられており、何ら無効電流は流れない。
【０２５６】
したがって、この図２０に示す電圧発生回路においても、実施の形態８と同様、何ら無効電流を生じさせることなく効率的に電荷を転送して、高電圧２ＶＣＣを出力ノードＯＤ１１に生成することができる。
【０２５７】
また、この図２０に示す電圧発生回路においては、ＰチャネルＭＯＳトランジスタが用いられているだけである。したがって、実施の形態８と同様、ＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタ両者を製造する必要がなく、回路占有面積および製造工程数を低減でき、応じて製造コストを低下させることができる。
【０２５８】
また、この実施の形態９においても、制御信号φＰＺ、φＣＰＺ、φＣＴＺおよびφＣＴＦＺの振幅は、電源電圧ＶＣＣレベルであり、電源電圧ＶＣＣを基準電圧として、この振幅だけ高い高電圧にＶＣＣを生成している。しかしながら、この電源ノード（プリチャージ電圧供給ノード）へ与えられる電圧が電源電圧ＶＣＣと異なる電圧レベルであり、また制御信号φＰＺ、φＣＰＺ、φＣＴＺおよびφＣＴＦＺの振幅が電源電圧ＶＣＣと異なる場合には、出力ノードＯＤ１１に、この基準プリチャージ電圧供給ノード（電源ノードＰＷ）に供給される電圧を基準として、制御信号φＣＰＺの振幅の高電圧を、出力ノードＯＤ１１に生成することができる。
【０２５９】
以上のように、この発明の実施の形態９に従えば、ＰＭＯＳトランジスタを利用して、ここにゲート電圧を制御して電荷の蓄積および転送を行っており、無効電流を生じさせることなく所望の電圧レベルの正の高電圧を生成することができる。
【０２６０】
［実施の形態１０］
図２２は、この発明の実施の形態１０に従う電圧発生回路の構成を示す図である。この図２２に示す電圧発生回路は、プリチャージ電圧供給ノードＮＤＤ２は、制御信号φＰを受ける入力ノードＳ１に結合される。この図２２に示す電圧発生回路の他の構成は、図１８に示す電圧発生回路の構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０２６１】
ＭＯＳトランジスタＮＱＱ１は、制御信号φＣＴＦに従って、確実に内部ノードＮＤ２を接地電圧ＧＮＤレベルにプリチャージするために設けられる。制御信号φＣＴＦがＨレベル（電源電圧ＶＣＣレベル）となるとき、制御信号φＰは、Ｌレベル（接地電圧ＧＮＤレベル）である（図１９参照）。したがって、このＭＯＳトランジスタＮＱＱ１の導通時、制御信号φＰに従って内部ノードＮＤ２を接地電圧レベルにプリチャージすることができる。
【０２６２】
制御信号φＰがＨレベル（電源電圧ＶＣＣレベル）のとき、制御信号φＣＴＦは、Ｌレベル（接地電圧ＧＮＤレベル）である。この状態においては、ＭＯＳトランジスタＮＱＱ２が導通状態にあり、内部ノードＮＤＤ１およびＮＤ２が電気的に結合され、ＭＯＳトランジスタＮＱＱ１は、そのゲートおよびソースの電位が等しく、非導通状態に維持される。したがって、内部ノードＮＤ２の電位レベル低下時において、この制御信号入力ノードＳ１から内部ノードＮＤ２へ電流が流入するのは、確実に防止される。
【０２６３】
この図２２に示す電圧発生回路の動作波形は、したがって、図１８に示す電圧発生回路に対して示される図１９の動作波形図で与えられる。接地電圧ＧＮＤを負電圧−ＶＣＣ発生のために使用する必要がなく、回路構成およびレイアウトが簡略化される。単に安定化容量４において、その他方電極が、接地ノードＧＧに結合されるだけであり、この安定化容量４は適当な位置に配置することができる。従って、この電圧発生回路は、電源線および接地線の配線レイアウトの制約を受けることがなく、回路配置位置の制約が緩和され、この電圧発生回路を組み込む半導体装置における電圧発生回路の配置位置の自由度が改善される。
【０２６４】
［実施の形態１１］
図２３は、この発明の実施の形態１１に従う電圧発生回路の構成を示す図である。この図２３が示す電圧発生回路は、図２０に示す電圧発生回路と以下の点でその構成が異なる。すなわち、ＰチャネルＭＯＳトランジスタＰＱＱ１に結合されるプリチャージ電圧供給ノードＮＤＤ１２が、制御信号φＰＺを受ける制御信号入力ノードＳ１１に結合される。この図２３に示す電圧発生回路の他の構成は、図２０に示す電圧発生回路の構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０２６５】
ＭＯＳトランジスタＰＱＱ１は、内部ノードＮＤ１２を、電源電圧ＶＣＣレベルにプリチャージするために設けられる。制御信号φＰＺは、ＭＯＳトランジスタＰＱＱ１を導通状態に設定する制御信号φＣＴＦＺがＬレベルのときには、電源電圧ＶＣＣレベルのＨレベルである。したがって、このＭＯＳトランジスタＰＱＱ１の導通時、制御信号φＰＺにより内部ノードＮＤ１２を電源電圧ＶＣＣレベルにプリチャージすることができる。従って、この図２３に示す電圧発生回路の動作波形は、図２１に示す動作波形で与えられ、図２０に示す電圧発生回路と同様の動作を実現することができる。
【０２６６】
制御信号φＰＺがＬレベルのときには、制御信号φＣＴＦＺがＨレベルであり、ＭＯＳトランジスタＰＱＱ２により、内部ノードＮＤＤ１３およびＮＤ１２が、電気的に結合される。したがってＭＯＳトランジスタＰＱＱ１は、そのゲートおよびソース（内部ノードＮＤ１２）の電位が等しくなるため、非導通状態を維持し、内部ノードＮＤ１２から入力ノードＳ１１へ電流が流れるのは確実に抑制される。
【０２６７】
したがって、図２３に示す電圧発生回路を用いて、図２０に示す電圧発生回路と同様、正の高電圧２ＶＣＣを生成することができる。
【０２６８】
この図２３に示す電圧発生回路においては、高電圧２ＶＣＣを生成するために、電源電圧ＶＣＣが利用されない。したがって、回路の構成を簡略化することができ、また配線レイアウトも簡略化することができる。また、電源電圧ＶＣＣは、何ら電圧発生回路においては利用されないため、電源電圧ＶＣＣの配線レイアウトの影響を受けることなく電圧発生回路を配置することができる（半導体集積回路の内部回路として設けられる場合）。この電圧発生回路は、また、１つの回路ブロックのマクロとして、システムＬＳＩなどの構成において配置されてもよい。
【０２６９】
以上のように、この発明の実施の形態１１に従えば、内部ノードプリチャージのために制御信号を利用しており、電源が不要となり、回路構成が簡略化される。
【０２７０】
［実施の形態１２］
図２４は、この発明の実施の形態１２に従う電圧発生回路の構成を示す図である。この図２４に示す電圧発生回路は、図１０（Ａ）に示す電圧発生回路と、その構成が、以下の点で異なる。すなわち、図１０（Ａ）に示す交差結合されるＰチャネルＭＯＳトランジスタＰＱ１、ＰＱ２により負電荷生成段を構成する代わりに、図１８に示すＮチャネルＭＯＳトランジスタＮＱＱ１およびＮＱＱ２と、容量素子ＣＱ１およびＣ２とで、この負荷電荷生成段を構成する。
【０２７１】
内部ノードＮＤ２と最終出力ノードＦＯＤの間に、図１０（Ａ）に示す構成と同様、複数段の電荷転送段ＸＦＮ１−ＸＦＮｎが直列に接続される。この内部ノードＮＤ２から最終出力ノードＦＯＤの間に配置される構成は、図１０（Ａ）に示す構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。電荷転送段ＸＦＮ１−ＸＦＮｎそれぞれの構成は、図１０（Ｂ）に示す電荷転送段ＸＦＮの構成と同じである。
【０２７２】
この図２４に示す電圧発生回路においては、内部ノードＮＤ２は、その電圧レベルが、接地電圧ＧＮＤと負電圧−ＶＣＣの間で変化し、電荷転送段ＸＦＮ１により、内部出力ノードＯＤ１へ内部ノードＮＤ２からの負電荷が供給される。この負電荷の内部ノードＮＤ２から内部出力ノードＯＤ１への転送時においては、制御信号φＰは、Ｈレベルであり、内部出力ノードＯＤ１は、負電圧−ＶＣＣレベルにプリチャージされており（安定動作時）、内部出力ノードＯＤ１の電圧レベルが確実に転送制御信号φＣＴに従って負電圧−ＶＣＣレベルに設定される。電荷転送動作時においては、ＭＯＳトランジスタＮＱ２は非導通状態であり、ＭＯＳトランジスタＮＱ１は、内部ノードＮＤ３が制御信号φＣＴに従って接地電圧レベルとなり、応じて導通し、負電圧をノードＮＤ２およびＯＤ１の間で転送することができる。
【０２７３】
制御信号φＣＰがＨレベルとなると、内部ノードＮＤ２が接地電圧レベルとなり、ＭＯＳトランジスタＮＱ２が導通し、内部出力ノードＯＤ１と内部ノードＮＤ３とが電気的に接続され、ＭＯＳトランジスタＮＱ１が確実に非導通状態に設定される。
【０２７４】
ついで、制御信号φＰがＨレベルからＬレベルに立下がると、内部出力ノードＯＤ１の電圧レベルが、負電圧−ＶＣＣから負電圧−２ＶＣＣに低下する。この状態においては、ＭＯＳトランジスタＮＱ２が導通状態にあり、ＭＯＳトランジスタＮＱ１は、そのソースおよびドレインが同一電位となり、非導通状態を維持する。従って、負電荷の逆流は生じない。
【０２７５】
以降、先の図１０（Ａ）に示す構成と同様、電荷転送段ＸＦＮ２−ＸＦＮｎそれぞれにおいて、制御信号φＣＰおよびφＰの振幅ＶＣＣに等しい電圧降下が生じる。したがって、電荷転送段ＸＦＮｎ−１の出力ノードＯＤｎ−１の電位は、負電圧−（ｎ−１）ＶＣＣと負電圧−ｎ・ＶＣＣの間で変化する。最終段の電荷転送段ＸＦＮｎが、制御信号φＣＴＦに従って、最終出力ノードＯＦＯＤへ負電荷を供給する。したがって、この最終出力ノードＦＯＤには、図１０（Ａ）に示す構成と同様−ｎ・ＶＣＣの負電圧が発生する。
【０２７６】
なお、この図２４に示す電圧発生回路の構成において、内部ノードＮＤ２に対し、容量素子Ｃ２が設けられており、最終出力ノードＦＯＤには、負電圧−ｎ・ＶＣＣが生成される。この容量素子Ｃ２を用いて内部ノードＮＤ２を、接地電圧ＧＮＤと負電圧−ＶＣＣの間で負の電位を変化させることにより、電荷転送段ＸＦＮ１において、制御信号φＣＴに応答して内部の電荷転送用のＭＯＳトランジスタ（ＮＱ１）の導通時、確実に、負電圧−ＶＣＣを、内部出力ノードＯＤ１へ転送することができる。また、内部ノードＮＤ２が接地電圧ＧＮＤレベルに復帰したとき、電荷転送段ＸＦＮ１において、電荷転送用トランジスタ（ＮＱ１）を非導通状態に設定することができる。従って、電荷転送段ＸＦＮ１において制御信号φＣＴに従って電荷転送動作を制御することができ、応じて、無効電流を生じさせることなく、電荷転送段ＸＦＮ１−ＸＦＮｎ各々において振幅ＶＣＣの電圧降下を生じさせることができる。
【０２７７】
この図２４に示す電圧発生回路の動作については、図１１に示す信号波形により、その動作波形が得られる。
【０２７８】
したがって、この図２４に示す電圧発生回路においては電荷転送段ＸＦＮ１−ＸＦＮｎがすべてＮチャネルＭＯＳトランジスタで構成されており、また、内部ノードＮＤ２に基本の負電荷を生成する基本負電荷生成段も、ＮチャネルＭＯＳトランジスタＮＱＱ１およびＮＱＱ２で構成されている。従って、この電圧発生回路において、各段は、すべて、ＮチャネルＭＯＳトランジスタで構成されており、小占有面積かつ低消費電力で、所望の電圧レベルの負電圧−ｎ・ＶＣＣを生成することができる。
【０２７９】
［変更例］
図２５は、この発明の実施の形態１２の変更例の電圧発生回路の構成を示す図である。図２５に示す電圧発生回路においては、図２４に示す電圧発生回路と以下の点でその構成が異なる。すなわち、ＮチャネルＭＯＳトランジスタＮＱＱ１のプリチャージ電圧供給ノードＮＤＤ２が、制御信号φＰを受ける入力ノードＳ１に接続される。この図２５に示す電圧発生回路の他の構成は、図２４に示す電圧発生回路の構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０２８０】
この図２５に示す電圧発生回路の構成においても、内部ノードＮＤ２の電圧レベルは、接地電圧ＧＮＤ（制御信号φＰのＬレベルに相当）と負電圧−ＶＣＣの間で変化する。したがって、最終出力ノードＦＯＤには、負電圧−ｎ・ＶＣＣが発生する。
【０２８１】
図２５に示す電圧発生回路の動作波形は、図１１に示す動作波形図により与えられる。この図２５に示す電圧発生回路においては、接地電圧ＧＮＤが負電圧発生のために用いられていないために、先の実施の形態１０と同様、回路構成を簡略化することができ、応じて製造コストを低減することができる。
【０２８２】
以上のように、この発明の実施の形態１２に従えば、電荷転送段を、複数段縦続接続して最終出力ノードに最終負電圧を生成しており、容易に、所望の電圧レベルの負電圧を生成することができる。また、各電荷転送段は、ＮチャネルＭＯＳトランジスタで構成されるため、回路構成を簡略化することができ、また、回路レイアウト面積を低減することができ、製造コストを低減することができる。
【０２８３】
［実施の形態１３］
図２６は、この発明の実施の形態１３に従う電圧発生回路の構成を示す図である。この図２６に示す電圧発生回路は、図１６に示す電圧発生回路と以下の点で、その構成が異なる。すなわち、内部ノードＮＤ１２に正電荷を供給する回路として、先の図２０に示すように、ＰチャネルＭＯＳトランジスタＰＱＱ１およびＰＱＱ２と容量素子ＣＱ１３およびＣ１２が用いられる。このＭＯＳトランジスタＰＱＱ１のプリチャージ電圧供給ノードＮＤＤ１２は、電源ノードＰＷに結合されて電源電圧ＶＣＣを受ける。この内部ノードＮＤ１２に、正電荷を供給する回路構成は、図２０に示す構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０２８４】
また、図６に示す電圧発生回路の構成と同様、内部ノードＮＤ１２と最終出力ノードＦＯＤの間に、Ｎ段の電荷転送段ＸＦＰ１−ＸＦＰｎが縦続接続される。また、各電荷転送段ＸＦＰ１−ＸＦＰｎ−１の内部出力ノードＯＤＰ１−ＯＤＰｎ−１には、容量素子ＣＣ１−ＣＣｎ−１が接続される。これらの電荷転送段ＸＦＰ１−ＸＦＰｎおよび容量素子ＣＣ１−ＣＣｎ−１の接続および動作は、図１８に示す電圧発生回路のそれと同じであり、対応する部分には同一参照番号を付している。したがって、電荷転送段ＸＦＰ１−ＸＦＰｎは、交互に、内部ノードのプリチャージおよび電荷転送動作を行ない、また、容量素子ＣＣ１−ＣＣｎ−１が、交互に対応の内部出力ノードＯＤＰ１−ＯＤＰｎ−１のプリチャージおよび昇圧を実行する。
【０２８５】
内部ノードＮＤ１２は、先の図２０に示す電圧発生回路の構成と同様、電圧ＶＣＣおよび２ＶＣＣの間でその電位が変化する。電荷転送段ＸＦＰ１により、内部出力ノードＯＤＰ１（ＯＤ１１）に高電圧２ＶＣＣが伝達された後、制御信号φＰＺに従って、容量素子ＣＣ１により、この内部出力ノードＯＤＰ１の電圧レベルがさらに電圧ＶＣＣだけ昇圧される。したがって、電荷転送段ＸＦＰ１−ＸＦＰｎ−１により、それぞれの出力ノードに前段の出力ノード電圧に対して電圧ＶＣＣだけ昇圧した電圧が生成される。電荷転送段ＸＦＰ（ｎ−１）の出力ノードＯＤＰｎ−１は、その電圧レベルが、電圧ｎ・ＶＣＣと（ｎ＋１）・ＶＣＣとの間で変化する。したがって、最終段の電荷転送段ＸＦＰｎにより、最終出力ノードＦＯＤに、高電圧（ｎ＋１）ＶＣＣが生成される。
【０２８６】
この図２６に示す電圧発生回路の動作波形は、したがって、図１９に示す電圧発生回路の動作波形で与えられ、同様、電源電圧ＶＣＣから高電圧（ｎ＋１）ＶＣＣを生成することができる。
【０２８７】
この内部ノードＮＤ１２に対して容量素子Ｃ１２を配置して、内部ノードＮＤ１２の電位を電源電圧ＶＣＣと高電圧２・ＶＣＣとの間で変化させることにより、電荷転送段ＸＦＰ１において、制御信号φＣＰＺがＨレベルとなったときに確実に転送用のＭＯＳトランジスタ（ＰＱ１１）を非導通状態に維持して、確実に正電荷の逆流を防止し、また、制御信号φＣＴＺに従って電荷転送段ＸＦＰ１を介して正電荷をノードＮＤ１２からに内部出力ノードＯＤＰ１に転送することができる。
【０２８８】
電荷転送段ＸＦＰ１−ＸＦＰｎは、ＰチャネルＭＯＳトランジスタで構成されており、また、内部ノードＮＤ１２への正電荷供給段も、ＰチャネルＭＯＳトランジスタＰＱＱ１およびＰＱＱ２で構成されており、同一導電型のＭＯＳトランジスタで構成される。したがって、回路構成を簡略化して、任意の電圧レベルの正の高電圧（ｎ＋１）ＶＣＣを生成することができる。
【０２８９】
［変更例］
図２７は、この発明の実施の形態１３の変更例の電圧発生回路の構成を示す図である。この図２７に示す電圧発生回路は、以下の点で、図２６に示す電圧発生回路とその構成が異なる。すなわち、プリチャージ電圧供給ノードＮＤＤ１２が、制御信号φＰＺを受ける入力ノードＳ１１に結合される。この図２７に示す電圧発生回路の他の構成は、図２６に示す電圧発生回路の構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０２９０】
この図２７に示す電圧発生回路の構成においても、同様、内部ノードＮＤ１２には、電圧ＶＣＣおよび２ＶＣＣの間で変化する電圧が生成される。したがって、図２６に示す電圧発生回路と同様、最終出力ノードＦＯＤから、（ｎ＋１）ＶＣＣの電圧レベルの正の高電圧が発生される。
【０２９１】
この図２７に示す電圧発生回路においては、高電圧（ｎ＋１）ＶＣＣを発生させるためには、電源電圧ＶＣＣが利用されていない。したがって、回路構成を簡略化することができる。
【０２９２】
この図２７に示す電圧発生回路の動作波形は、図２６に示す電圧発生回路と同様、図１９に示す動作波形により与えられる。
【０２９３】
以上のように、この発明の実施の形態１３に従えば、内部ノードと最終出力ノードの間に電荷転送段を複数段縦続接続し、これらの電荷転送段の出力ノードのプリチャージおよび電荷転送を交互に行い、また、トランジスタ素子を、すべてＰチャネルＭＯＳトランジスタで構成しており、効率的に電荷を転送して正の高電圧を生成することができ、また回路占有面積および製造コストを低減することができる。
【産業上の利用可能性】
【０２９４】
この発明に係る電圧発生回路は、一般のＬＳＩ（大規模集積回路）において内部電圧を発生する回路として適用することができる。また、一般に、電源電圧および接地電圧と異なる電圧レベルの電圧を必要とする半導体装置に適用することができる。また、正および負の電圧を必要とする液晶表示装置の液晶駆動用の電圧発生回路としても利用することができる。この発明に係る電圧発生回路を利用することにより、最終製品または部品の低コスト化および低消費電力化を実現することができる。
【図面の簡単な説明】
【０２９５】
【図１】この発明の実施の形態１に従う電圧発生回路の構成を示す図である。
【図２】図１に示す電圧発生回路の動作を示す信号波形図である。
【図３】この発明の実施の形態２に従う電圧発生回路の構成を示す図である。
【図４】図３に示す回路の動作を示す信号波形図である。
【図５】この発明の実施の形態３に従う内部電圧発生回路の構成を概略的に示す図である。
【図６】図５に示す制御信号発生回路の構成を概略的に示す図である。
【図７】図６に示す回路の動作を示すタイミング図である。
【図８】この発明の実施の形態４に従う電圧発生回路の構成を示す図である。
【図９】図８に示す回路の動作を示す信号波形図である。
【図１０】（Ａ）は、この発明の実施の形態５に従う電圧発生回路の構成を示し、（Ｂ）は、図１０（Ａ）に示す電荷転送段の構成を示す図である。
【図１１】図１０（Ａ）および（Ｂ）に示す回路の動作を示す信号波形図である。
【図１２】図１０（Ａ）に示す制御信号を発生する回路の構成を概略的に示す図である。
【図１３】図１２に示す回路の動作を示す信号波形図である。
【図１４】この発明の実施の形態６に従う電圧発生回路の構成を示す図である。
【図１５】図１４に示す回路の動作を示す信号波形図である。
【図１６】この発明の実施の形態７に従う電圧発生回路の構成を示す図である。
【図１７】図１６に示す回路の動作を示す信号波形図である。
【図１８】この発明の実施の形態８に従う電圧発生回路の構成を示す図である。
【図１９】図１８に示す電圧発生回路の動作を示すタイミング図である。
【図２０】この発明の実施の形態９に従う電圧発生回路の構成を示す図である。
【図２１】図２０に示す電圧発生回路の動作を示すタイミング図である。
【図２２】この発明の実施の形態１０に従う電圧発生回路の構成を示す図である。
【図２３】この発明の実施の形態１１に従う電圧発生回路の構成を示す図である。
【図２４】この発明の実施の形態１２に従う電圧発生回路の構成を示す図である。
【図２５】この発明の実施の形態１２の変更例の電圧発生回路の構成を示す図である。
【図２６】この発明の実施の形態１３に従う電圧発生回路の構成を示す図である。
【図２７】この発明の実施の形態１３の変更例の電圧発生回路の構成を示す図である。
【符号の説明】
【０２９６】
ＰＱ１，ＰＱ２，ＰＱ１１，ＰＱ１２，ＰＱａ，ＰＱｂ  ＰチャネルＭＯＳトランジスタ、ＮＱ１，ＮＱ２，ＮＱ１１，ＮＱ１２，ＮＱ３１，ＮＱ３２，ＮＱａ，ＮＱｂ  ＮチャネルＭＯＳトランジスタ、Ｃ１，Ｃ２，Ｃ１１，Ｃ１２，Ｃ１３，Ｃ２０，Ｃ２１  容量素子、４０  電圧駆動段、ＸＦＮ，ＸＦＮ１ーＸＦＮｎ，ＸＦＰ，ＸＦＰ１ーＸＦＰｎ  電荷転送段、ＣＫ１ーＣＫｎー１，ＣＣ１ーＣＣｎー１  容量素子、ＮＱＱ１，ＮＱＱ２  ＮチャネルＭＯＳトランジスタ、ＰＱＱ１，ＰＱＱ２  ＰチャネルＭＯＳトランジスタ、ＣＱ１，ＣＱ１３  容量素子。
【図１】
2005006489.tif 000003
【図２】
2005006489.tif 000004
【図３】
2005006489.tif 000005
【図４】
2005006489.tif 000006
【図５】
2005006489.tif 000007
【図６】
2005006489.tif 000008
【図７】
2005006489.tif 000009
【図８】
2005006489.tif 000010
【図９】
2005006489.tif 000011
【図１０】
2005006489.tif 000012
【図１１】
2005006489.tif 000013
【図１２】
2005006489.tif 000014
【図１３】
2005006489.tif 000015
【図１４】
2005006489.tif 000016
【図１５】
2005006489.tif 000017
【図１６】
2005006489.tif 000018
【図１７】
2005006489.tif 000019
【図１８】
2005006489.tif 000020
【図１９】
2005006489.tif 000021
【図２０】
2005006489.tif 000022
【図２１】
2005006489.tif 000023
【図２２】
2005006489.tif 000024
【図２３】
2005006489.tif 000025
【図２４】
2005006489.tif 000026
【図２５】
2005006489.tif 000027
【図２６】
2005006489.tif 000028
【図２７】
2005006489.tif 000029