(57)【要約】【課題】  レイアウト面積を削減可能な可変容量回路及び集積回路を提供する。【解決手段】  他の電子回路４０に与える静電容量を切り替え可能な可変容量回路６０である。電子回路４０に静電容量を与えるＭＯＳコンデンサ２０と、ＭＯＳコンデンサ２０に対する印加電圧を変化させることにより、電子回路４０に与える静電容量を切り替える印加電圧切替手段３２，３４，３６を備える。１つのＭＯＳコンデンサ４０により２種類の容量を電子回路４０に与えることができるので、レイアウト面積を削減することができる。【選択図】  図１
2005286313.tif 000002
【特許請求の範囲】
【請求項１】
他の電子回路に与える静電容量を切り替え可能な可変容量回路において、
前記電子回路に静電容量を与えるＭＯＳコンデンサと、
前記ＭＯＳコンデンサに対する印加電圧を変化させて、該ＭＯＳコンデンサの容量を切り替えることにより、該ＭＯＳコンデンサから前記電子回路に与える静電容量を切り替える印加電圧切替手段と、
を備えることを特徴とする可変容量回路。
【請求項２】
前記電子回路は、電圧増幅回路であり、
当該可変容量回路は、前記電圧増幅回路に与える静電容量を切り替えることにより、該電圧増幅回路の増幅利得を切り替える増幅利得切替回路であることを特徴とする請求項１に記載の可変容量回路。
【請求項３】
前記電子回路は、当該可変容量回路の一端に接続され、該接続を行う接続導体に一端が接続された結合コンデンサを介して入力信号を受信し、当該可変容量回路と並列に接続されて前記接続導体に所定の直流電圧を与える基準電圧源を備え、
前記印加電圧切替回路は、前記ＭＯＳコンデンサに直列に接続され、所与の制御信号に応じた出力電圧を与える可変電圧源であることを特徴とする請求項１又は２に記載の可変容量回路。
【請求項４】
前記ＭＯＳコンデンサは、前記印加電圧が第１の負の敷居値電圧より低い第１の領域にあるとき第１の一定容量を呈し、前記印加電圧が第２の正の敷居値電圧より高い第２の領域にあるとき、前記第１の一定容量より高い第２の一定容量を呈し、
前記制御信号は２値信号であり、
前記可変電圧源は、前記制御信号に応じて、第１の電圧と前記第１の電圧とは異なる第２の電圧との何れか一方を出力し、前記第１の電圧は、前記入力信号の変化に関わらず前記印加電圧が前記第１の領域に収まるように設定され、かつ前記第２の電圧は、前記入力信号の変化に関わらず前記印加電圧が前記第２の領域に収まるように設定されることを特徴とする請求項３に記載の可変容量回路。
【請求項５】
前記第１の電圧≧前記所定の直流電圧−前記第１の敷居値電圧＋前記変化の許容電圧、かつ
前記第２の電圧≦前記所定の直流電圧−前記第２の敷居値電圧−前記変化の許容電圧
となるように、前記第１の電圧および前記第２の電圧を設定することを特徴とする請求項４に記載の可変容量回路。
【請求項６】
前記可変電圧源は、
前記第１の電圧を与える第１の電圧源と、
前記第２の電圧を与える第２の電圧源と、
前記制御信号に応じて、前記第１の電圧源および前記第２の電圧源の一方のみを前記ＭＯＳコンデンサに接続する２択スイッチ回路を備えたことを特徴とする請求項４又は５に記載の可変容量回路。
【請求項７】
前記接続導体との間に挿入され、第２の２値制御信号に応じて開閉を行う開閉スイッチ手段をさらに備えたことを特徴とする請求項１乃至６の何れか一項に記載の可変容量回路。
【請求項８】
信号入力端子より入力される信号を処理する電子回路と、前記電子回路に与える静電容量を切り替え可能な可変容量回路と、を集積して備える集積回路において、
前記可変容量回路は、
前記電子回路に静電容量を与えるＭＯＳコンデンサと、
前記ＭＯＳコンデンサに対する印加電圧を変化させて、該ＭＯＳコンデンサの容量を切り替えることにより、該ＭＯＳコンデンサから前記電子回路に与える静電容量を切り替える印加電圧切替手段と、
を備えることを特徴とする集積回路。
【請求項９】
前記電子回路は、電圧増幅回路であり、
前記可変容量回路は、前記電圧増幅回路に与える静電容量を切り替えることにより、該電圧増幅回路の増幅利得を切り替える増幅利得切替回路であることを特徴とする請求項８に記載の集積回路。
【請求項１０】
前記電子回路は、前記可変容量回路の一端に接続され、該接続を行う接続導体に一端が接続された結合コンデンサを介して入力信号を受信し、
当該集積回路は、前記可変容量回路と並列に接続されて、前記接続導体に所定の直流電圧を与える基準電圧源をさらに集積し、
前記印加電圧切替手段は、前記ＭＯＳコンデンサに直列に接続され、所与の制御信号に応じた出力電圧を与える可変電圧源であることを特徴とする請求項８又は９に記載の集積回路。
【請求項１１】
前記可変電圧源は、前記制御信号に応じて所定の範囲内の任意の電圧を出力できることを特徴とする請求項３または１０に記載の可変容量回路。
【請求項１２】
前記ＭＯＳコンデンサは、前記印加電圧が第１の負の敷居値電圧より低い第１の領域にあるとき第１の一定容量を呈し、前記印加電圧が第２の正の敷居値電圧より高い第２の領域にあるとき、前記第１の一定容量より高い第２の一定容量を呈し、
前記制御信号は２値信号であり、
前記可変電圧源は、前記制御信号に応じて、第１の電圧と前記第１の電圧とは異なる第２の電圧との何れか一方を出力し、前記第１の電圧は、前記入力信号の変化に関わらず前記印加電圧が前記第１の領域に収まるように設定され、かつ前記第２の電圧は、前記入力信号の変化に関わらず前記印加電圧が前記第２の領域に収まるように設定されることを特徴とする請求項１０に記載の集積回路。
【請求項１３】
前記第１の電圧≧前記所定の直流電圧−前記第１の敷居値電圧＋前記変化の許容電圧、かつ
前記第２の電圧≦前記所定の直流電圧−前記第２の敷居値電圧−前記変化の許容電圧
となるように、前記第１の電圧および前記第２の電圧を設定することを特徴とする請求項１２に記載の集積回路。
【請求項１４】
前記可変電圧源は、
前記第１の電圧を与える第１の電圧源と、
前記第２の電圧を与える第２の電圧源と、
前記制御信号に応じて、前記第１の電圧源および前記第２の電圧源の一方のみを前記ＭＯＳコンデンサに接続する２択スイッチ回路を備えたことを特徴とする請求項１２又は１３に記載の集積回路。
【請求項１５】
前記第１の電圧源の出力電圧は、ゼロであることを特徴とする請求項１４に記載の集積回路。
【請求項１６】
前記２択スイッチ回路は、
ソース電極及びドレイン電極の何れか一方が互いに接続されて共通端子を構成し、他方が２つの択一接点端子を構成する２つのＭＯＳトランジスタと、
前記２つのＭＯＳトランジスタのゲート電極の間に接続された反転回路と、
からなることを特徴とする請求項１４又は１５に記載の集積回路。
【請求項１７】
前記可変容量回路は、前記ＭＯＳコンデンサと前記可変電圧源との直列回路と前記接続導体との間に挿入され、第２の２値制御信号に応じて開閉を行う開閉スイッチ手段をさらに備えたことを特徴とする請求項８乃至１６の何れか一項に記載の集積回路。
【請求項１８】
前記基準電圧源は、クランプ回路であり、
前記接続導体と前記クランプ回路との間に挿入されたクランプスイッチ回路をさらに備えたことを特徴とする請求項９に記載の集積回路。
【請求項１９】
前記可変容量回路を並列に複数備えたことを特徴とする請求項８又は１７に記載の集積回路。
【請求項２０】
外部からコマンドを入力し、前記コマンドを解読し、前記複数の可変容量回路の前記可変電圧源を制御する前記制御信号を前記コマンドに応じて生成する制御手段をさらに備えたことを特徴とする請求項１９記載の集積回路。
【請求項２１】
前記印加電圧切替回路は、前記ＭＯＳコンデンサに直列に接続された可変電圧源を有し、
前記可変電圧源は、
制御信号に応じて接地電位および電源電圧のうちいずれか一方を前記ＭＯＳコンデンサに供給する２択スイッチ回路を備えたことを特徴とする請求項１記載の可変容量回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変容量回路及びこれを備える集積回路に関する。
【背景技術】
【０００２】
電圧増幅回路の増幅利得を切り換える技術としては、例えば、電圧増幅回路の入力容量を切り換えることにより増幅利得を切り換える技術がある（特許文献１）。この技術による可変利得増幅器を図１０に示す。
【０００３】
図１０の可変利得増幅器は、一端が信号入力端子Ｔｉに接続された結合コンデンサ１０，コンデンサ１０の他方の端子に第１の接点（ソース又はドレイン）が接続された一対の開閉スイッチ（Ｎ−ＭＯＳトランジスタ）９２，９４、開閉スイッチ９２，９４の各々の第２の接点と接地導体との間に挿入されたコンデンサ９１，９３、直列接続されたインバータ３２１，３２３、及び開閉スイッチ９２，９４の第１の接点が接続されたノード９５０に入力端子が接続された増幅回路９４０からなる。増幅回路９４０の入力端子は、増幅用のＮ−ＭＯＳトランジスタ９４３のゲートであり、トランジスタ９４３のドレインが出力端子Ｔｏに接続されている。インバータ３２１の入力端子にはゲイン切換信号が入力され、インバータ３２１，３２３の各出力端子は、スイッチ９２，９４の制御端子（ゲート）にそれぞれ接続されている。
【０００４】
この回路において、ゲイン切換信号を切り換えることにより、一端が接地されたコンデンサ９１及び９３の何れか一方の非接地端のみをノード９５０に接続することができる。ノード９５０と接地導体との間の容量（この場合、コンデンサ９１及び９３のうちノード９５０に結合されている方の容量）をＣ２で表し、増幅を行うトランジスタ９４３のソース・ゲート間の寄生容量およびドレイン・ゲート間の寄生容量をそれぞれＣｓｇ、Ｃｄｇとし、増幅トランジスタ９４３の利得をαとすれば、入力端子Ｔｉから出力端子Ｔｏまでの電圧増幅利得βは、近似的に次式で表される。
【０００５】
β＝α・Ｃ１・Ｃ１・（Ｃ２＋Ｃｇｄ＋Ｃｓｇ）／（Ｃ２＋α・Ｃｇｄ＋Ｃｓｇ）・・・（１）
したがって、ノード９５０と接地導体との間の容量Ｃ２が増大するほど増幅利得βが減少するので、容量Ｃ２を変えることにより増幅回路の利得βを変化させることができる。
【０００６】
【特許文献１】特開２００３−１７９５９号公報（第４〜５頁、図１、５、６）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上述の方法では、選択可能な利得値（即ち、ノード９５０と接地導体との容量値）の各々に対してコンデンサが必要である。このため、多数の利得値を実現しようとすると、ＩＣチップ上のレイアウト面積がコンデンサの数に応じて増大することになる。
【０００８】
本発明は、上記の問題を解決するためになされたもので、レイアウト面積を削減可能な可変容量回路及び集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一つの側面によれば、結合コンデンサの一端に電気的に結合され、この結合コンデンサを経て到来する入力信号を伝える入力導体と、この入力導体に接続されて入力信号を処理する電子回路と、入力導体に所定の直流電圧を与える基準電圧源とを集積した集積回路において、基準電圧源と並列に接続されて、切換可能な静電容量を与える可変容量回路が得られる。この可変容量回路は、印加電圧により静電容量が変化するＭＯＳコンデンサと、ＭＯＳコンデンサに直列に接続され、所与の制御信号に応じた出力電圧を与える可変電圧源とを備える。
【００１０】
また、本発明の別の側面によれば、結合コンデンサの一端に電気的に結合され、結合コンデンサを経て到来する入力信号を伝える入力導体と、入力導体に接続されて入力信号を処理する電子回路と、入力導体に所定の直流電圧を与える基準電圧源と、この基準電圧源と並列に接続されて、切換可能な静電容量を与える可変容量回路とを集積した集積回路が得られる。この可変容量回路は、前段で述べたものと同じである。
【００１１】
したがって、本発明によれば、集積回路に実装された電子回路の入力導体に異なる容量を１つのＭＯＳコンデンサにより与えることができる。
【００１２】
一般に、ＭＯＳコンデンサは、印加電圧が第１の負の敷居値電圧（−Ｖｃａ）より低い第１の領域（低容量動作域）にあるとき第１の一定容量（Ｃａ）を呈し、印加電圧が第２の正の敷居値電圧（Ｖｃｂ）より高い第２の領域（高容量動作域）にあるとき、第１の一定容量（Ｃａ）より高い第２の一定容量（Ｃｂ）を呈する。制御信号を２値信号とし、この制御信号に応じて、可変電圧源は、第１の電圧（ＶＬ）と前記第１の電圧とは異なる第２の電圧（ＶＨ）との何れか一方を出力する。このとき、第１の電圧（ＶＬ）は、入力信号の変化に関わらず印加電圧が第１の領域に収まるように設定し、かつ第２の電圧は、入力信号の変化に関わらず印加電圧が第２の領域に収まるように設定することが好ましい。このように構成することにより、入力信号に関わらず、２種類の容量を安定して得ることができる。
【００１３】
具体的には、第１の電圧（ＶＬ）および第２の電圧（ＶＨ）は、後述の式（２）及び（３）の範囲に設定される。
【００１４】
好ましい実施例では、可変電圧源は、第１の電圧を与える第１の電圧源と、第２の電圧を与える第２の電圧源と、制御信号に応じて、第１の電圧源および第２の電圧源の一方のみをＭＯＳコンデンサに接続する２択スイッチ回路を備える。
【００１５】
可変容量回路は、ＭＯＳコンデンサと可変電圧源との直列回路と入力導体との間に挿入され、第２の２値制御信号に応じて開閉を行う開閉スイッチ手段をさらに備えてもよい。これにより、１つのＭＯＳコンデンサで容量を０を含めて３段階に切り換えることが可能となる。
【００１６】
電子回路を増幅回路にすれば、式（１）で与えられるように、入力容量の切換にともなって、増幅回路の利得を切り換えることができる。
【００１７】
さらに、基準電圧源をクランプ回路とし、入力導体とクランプ回路との間にクランプスイッチ回路を挿入することにより、例えばＣＣＤなどから得られる画像信号の増幅に適した増幅回路を得ることができる。
【００１８】
可変容量回路を並列に複数備えて、多数の容量値を実現するようにしてもよい。
【００１９】
この場合、制御信号の数が増えるので、外部からコマンドを入力し、このコマンドを解読し、複数の可変容量回路の可変電圧源を制御する制御信号を解読したコマンドに応じて生成する制御部を設けることが好ましい。
【発明の効果】
【００２０】
本発明によれば、１つのＭＯＳコンデンサで２種類の容量を電子回路に与えることができるので、レイアウト面積を削減することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る実施形態を説明する。なお、複数の図面に同じ要素を示す場合には同一の参照符号を付ける。
【００２２】
＜原理＞
先ず、具体的な実施形態について説明する前に、原理について概略的に説明する。
【００２３】
図１は、本実施形態に係る可変容量回路６０を備える集積回路１の原理を説明するための図である。図１（Ａ）に示すように、集積回路１は、一端に入力信号が印加される結合コンデンサ１０と、結合コンデンサ１０の他端と接地導体との間に接続された可変容量回路６０と、結合コンデンサ１０と可変容量回路６０とのノード（以降、「入力ノード」と称する）５０に入力端子が接続された電子回路４０とから構成される。
【００２４】
可変容量回路６０は、端子２２と２４を有するコンデンサ２０と２段可変電圧源３０とを直列接続したものである。コンデンサ２０の端子２２は入力ノード５０に接続されている。２段可変電圧源３０は、共通端子がコンデンサ２０の端子２４に接続され、２つの択一接点を有する２択スイッチ３２と、２択スイッチ３２の２つの択一接点に陽極がそれぞれ接続され、かつ陰極が接地された定電圧源３４，３６とからなる。定電圧源３４，３６は、接地導体からコンデンサ２０の方向に相違する電圧ＶＨ，ＶＬをそれぞれ与えるものとする。したがって、２択スイッチ３２への切換信号を制御することにより、コンデンサ２０の端子２４に電圧源３４及び３６の一方のみを選択して接続することができる。
【００２５】
コンデンサ２０は、集積回路１に実装されているため、表面実装コンデンサである。一般に、表面実装コンデンサとして使用されるのは、図２（Ａ）に示す構造を有し単位面積あたりの容量は比較的小さいが図２（Ｂ）に示すように印加電圧に関わらず容量が不変のポリシリコンゲートによるコンデンサか、図１（Ｂ）に示す構造を有し単位面積あたりの容量が比較的大きく図１（Ｃ）に示すように印加電圧のほぼ０ボルト付近で大きく容量が変化するＭＯＳコンデンサの何れかである。本発明によれば、コンデンサ２０として、後者のＭＯＳコンデンサを用いる。また、電子回路４０は、接地導体と入力ノード５０との間に基準電圧源４１を備えることにより、入力ノード５０に波線矢印の方向に定電圧Ｖｃｌを与える。
【００２６】
図１（Ｂ）は、表面実装された電子回路１のＭＯＳコンデンサ２０を構成する積層薄膜の縦断面図であり、図１（Ｃ）は、ＭＯＳコンデンサ２０の電圧・容量特性と本発明による可変容量回路６０の動作原理を示す図である。
【００２７】
図１（Ｂ）において、ＭＯＳコンデンサ２０は、Ｎ型半導体基板２４、絶縁体として基板２４上に形成されたゲート酸化膜２３、及びゲート酸化膜２３上に形成されたポリシリコンゲート電極２２から構成され、半導体基板２４とポリシリコンゲート電極２２との間に静電容量Ｃ２を与える。このように構成されたＭＯＳコンデンサ２０は、その両端に印加される電圧を矢印の方向（半導体基板２４からポリシリコンゲート電極２２の方向）を基準にＶｃ２で表すと、電圧Ｖｃ２の変化にともない図１（Ｃ）のＶｃ２−Ｃ２曲線のように変化する。
【００２８】
なお、本明細書においては、「矢印の方向を基準に表した電圧」のことを単に「矢印方向の電圧」と言う。例えば、図１（Ｂ）において「矢印方向の電圧Ｖｃ２」とは、矢印の先端および後端の電位をそれぞれＶａ及びＶｂとした場合、ＶａからＶｂを引いた電圧（＝Ｖａ−Ｖｂ）を意味する。
【００２９】
再び、図１（Ｃ）において、ＭＯＳコンデンサ２０の容量Ｃ２は、ＭＯＳコンデンサ２０の矢印方向の電圧Ｖｃ２が接地電位に近い電圧−Ｖｃａより低い場合、低容量Ｃａで安定し、電圧Ｖｃ２が−Ｖｃａから正の電圧Ｖｃｂに変化するにともない急激に増大し、電圧Ｖｃ２がＶｃｂ以上の場合、Ｃａより遙かに大きい容量Ｃｂで安定する。ここで、ＭＯＳコンデンサ２０に印加される電圧Ｖｃ２の−Ｖｃａ以下の範囲を「低容量動作域」と称し、Ｖｃｂ以上の範囲を「高容量動作域」と称する。以上をもとに、集積回路１の動作を説明する。
【００３０】
ここでは、解釈上の混乱を避けるため、基準電圧源の波線矢印方向の電圧Ｖｃｌは、正の電圧であるとし、ＭＯＳコンデンサ２０は、そのポリシリコンゲート電極２２が入力ノード５０に接続され、その半導体基板２４が２段可変電圧源３０に接続されているものとする。このように仮定すれば、電圧源３４の負電極から正電極の方向の電圧（以降、単に電圧源３４の電圧のように表す）ＶＨをＭＯＳコンデンサ２０の電圧Ｖｃ２が高容量動作領域に収まるように設定し、電圧源３６の電圧ＶＬを容量電圧Ｖｃ２が低動作領域に収まるように設定することにより、２値の切換信号でＭＯＳコンデンサ２０の容量Ｃ２を低容量Ｃａ及び高容量Ｃｂの何れかに設定できる。なお、電圧値ＶＨ、ＶＬの添え字Ｈ、Ｌは、電圧値の高低とは関わりなく、高容量Ｃｂ用の電圧か、低容量Ｃａ用の電圧かを示すものである。
【００３１】
前述のように入力ノード５０は基準電圧源４１により直流的に電圧Ｖｃｌに固定されているが、入力ノード５０には、入力信号の交流成分も結合コンデンサ１０を通して印加される。したがって、入力ノード５０に印加される交流成分の振幅の上限をＶｓとすると、入力ノード５０の電圧は、Ｖｃｌ±Ｖｓの範囲で変動する可能性がある。一般の用途では、入力ノード５０の電圧がこのように変化することによりＭＯＳコンデンサ２０の電圧Ｖｃ２が変化しても、電圧Ｖｃ２が低容量動作域または高容量動作域の範囲に収まり、ＭＯＳコンデンサ２０の容量Ｃ２がＣａ又はＣｂのまま変動しないことが好ましい。２段可変電圧源３０の接地導体からＭＯＳコンデンサ２０方向への電圧をｖとすると、Ｖｃ２＝Ｖｃｌ−ｖである。ただし、低容量動作時にはｖ＝ＶＬであり、高容量動作時にはｖ＝ＶＨである。低容量動作時における入力信号の変化＋Ｖｓに対しても、ＭＯＳコンデンサ２０の電圧Ｖｃ２が低容量動作域に収まるには、Ｖｃ２（＝Ｖｃｌ−ＶＬ）≦−Ｖｃａ−Ｖｓである必要があり、高容量動作時における入力信号の変化−Ｖｓに対しても、ＭＯＳコンデンサ２０の電圧Ｖｃ２が高容量動作域に収まるには、Ｖｃ２（＝Ｖｃｌ−ＶＨ）≧Ｖｃｂ＋Ｖｓである必要がある。したがって、２段可変電圧源３０に用いる電圧源３４及び３６の電圧ＶＨ、ＶＬは、上記以外の種々の条件を考慮しても、次式の範囲で設定すればよい。
【００３２】
ＶＬ≧Ｖｃｌ＋Ｖｃａ＋Ｖｓ    ・・・・（２）
ＶＨ≦Ｖｃｌ−Ｖｃｂ−Ｖｓ    ・・・・（３）
なお、以上の説明において、説明を簡単にするために、可変容量回路６０の入力ノード５０と反対側の端子の電位を、接地としたが、これに限る必要はなく、これ以外の場合でも、可変容量回路６０の波線矢印方向の電圧をＶｃｌとして、式（２）及び（３）を適用することができる。
【００３３】
さらに、以上の説明では、入力ノード５０の電位は接地導体の電位より高い、即ち、Ｖｃｌは正であると仮定したが、その逆の場合もあり得る。図３は、Ｖｃｌが負の場合の可変容量回路６０ａの構造（Ａ）と動作（Ｂ）を説明する図である。図３（Ａ）に示すように、Ｖｃｌ＜０の場合、可変容量回路６０ａのＭＯＳコンデンサ２０はＶｃｌ＞０の場合とは逆向きに実装される。即ち、ＭＯＳコンデンサ２０のポリシリコンゲート電極２２が
２段可変電圧源３０に接続され、半導体基板２４が入力ノード５０に接続される。この場合、ＭＯＳコンデンサ２０の電圧は、Ｖｃｌ＞０の場合とは逆向きの矢印を基準にＶｃ２と表す。したがって、Ｖｃ２＝−（Ｖｃｌ−ｖ）であり、ｖ，ＶＨ，ＶＬ及びＶｃｌはすべて負である、即ちそれぞれの矢印と反対方向の電圧が正となる。図３（Ｂ）のＶｃ２・Ｃ２曲線から、式（２）及び（３）は、次のようになる。
【００３４】
ＶＬ≦Ｖｃｌ−Ｖｃａ−Ｖｓ    ・・・・（４）
ＶＨ≧Ｖｃｌ＋Ｖｃｂ＋Ｖｓ    ・・・・（５）
勿論、この場合も、電圧Ｖｃｌの矢印の後端の電位は０である必要はない。
【００３５】
以上のように、本発明の原理によれば、ＭＯＳコンデンサ（２０）と２段可変電圧源（３０）とを直列接続した回路（６０又は６０ａ）において、２段可変電圧源を構成する高容量動作用電源（３４）と低容量動作用電源（３６）のそれぞれの電圧ＶＨ及びＶＬを、ＭＯＳコンデンサの電圧（Ｖｃ２）が入力信号に関わらず高容量動作域及び低容量動作域にそれぞれ収まるように設定し、２段可変電圧源の出力電圧（ｖ）をＶＨ及びＶＬの何れかに切り換えることにより、ＭＯＳコンデンサの容量（Ｃ２）を高容量（Ｃａ）及び低容量（Ｃｂ）の何れかに切り換えることができる。
【００３６】
なお、図１は、１つのＩＣチップに実装される回路１を示したのであるから、回路１の前、後または前後に別の任意の回路が幾ら同一チップ上に実装されていてもよい。仮に、回路１が、実装されるＩＣチップの初段の回路である場合、利用者又は利用者たる設計者に設計の自由度を与え、かつレイアウト面積を削減するという観点から、結合コンデンサ１０は表面実装せず、外付けとすることが好ましい。
【００３７】
以下、好ましい実施形態について説明する。なお、上記の原理は、以下のすべての実施形態に有効である。
【００３８】
〔第１の実施の形態〕
図４は、第１の実施形態に係る利得可変増幅器２が集積された集積回路１ａを示す回路図である。
【００３９】
図４の集積回路１ａは、図１（Ａ）の集積回路１と比較して、回路４０が入力クランプ付き電圧増幅器４０ａに置き換わり、可変容量回路が６０から６０ｂに置き換わり、切換信号の入力線に緩衝用インバータ３２１が挿入され、入力クランプ付き電圧増幅器４０ａにクランプパルスを供給する緩衝用インバータ４７が追加された点を除けば、同じである。しかし、増幅器２が実装されるＩＣの初段であることを想定して、利得可変増幅器２には、結合コンデンサ１０は含まれていない。
【００４０】
入力クランプ付き電圧増幅器４０ａは、基準電圧源４１の変わりにクランプ回路４１ａを備え、さらに、ゲートとドレインが電源Ｖに接続されたＮ−ＭＯＳトランジスタ４２、及びゲートが入力ノード５０に接続され、ドレインがトランジスタ４２のソースに接続されたソース接地Ｎ−ＭＯＳトランジスタ４３から構成される。トランジスタ４２のソースとトランジスタ４３のドレインの接続ノードが、電圧増幅器４０ａ、即ち可変利得増幅器２の出力端子Ｔｏとなる。クランプ回路４１ａは、陰極電極が接地され、クランプ電圧Ｖｃｌを与える直流電圧源４５と、第１の接点（ソース又はドレイン）が入力ノード５０に接続され、第２の接点が直流電圧源４５の陽極端子に接続され、かつ制御端子（ゲート）がインバータ４７の出力端子に接続されたクランプスイッチ（Ｎ−ＭＯＳトランジスタ）４６とからなる。結合コンデンサ１０の開放端は信号入力端子Ｔｉとなる。また、インバータ４７の入力端子はクランプスイッチ制御端子Ｔｃｌに接続される。
【００４１】
Ｎ−ＭＯＳトランジスタ４３は入力ノード５０から与えられる電圧を反転増幅する。トランジスタ４２は、Ｎ−ＭＯＳトランジスタ４３のドレインに電流を供給する定電流源となる。クランプスイッチであるトランジスタ４６は、入力ノード５０の電圧を設定するときのみオンとなり、Ｎ−ＭＯＳトランジスタ４３を反転増幅器として動作させる期間はオフとなるように制御される。
【００４２】
図４の可変容量回路６０ｂは、２段可変電圧源が３０から３０ａに変わったことを除けば、図１（Ａ）の可変容量回路６０と同じである。２段可変電圧源３０ａは、電圧源３４の電圧ＶＨが０ボルト、即ち、短絡線３４ａとなり、２択スイッチ３２が２つの開閉スイッチ（Ｎ−ＭＯＳトランジスタ）３２２及び３２４と１つのインバータ３２３に置き換わった点を除けば、２段可変電圧源３０と同じである。具体的には、開閉スイッチ３２２，３２４の第１の接点（ソース又はドレイン）が共に入力ノード５０に接続される。スイッチ３２２の第２の接点は、短絡線３４ａにより接地され、スイッチ３２４の第２の接点は、電圧源３６の陽極に接続される。スイッチ３２２の制御端子（ゲート）は、緩衝用インバータ３２１の出力とインバータ３２３の入力に接続される。スイッチ３２４の御端子は、インバータ３２３の出力に接続される。緩衝用インバータ３２１の入力はゲイン切換端子Ｔｇに接続される。
【００４３】
以上のように構成された可変利得増幅器２の動作を説明する。図５は、ゲイン切換端子Ｔｇがローの場合、即ち、スイッチ３２２がオンで、スイッチ３２４がオフの場合の回路１ａの動作説明に必要な部分のみを示した等価回路図である。この場合、２段可変電圧源３０ａの出力は０ボルト（接地）となるので、ＭＯＳコンデンサ２０の電圧Ｖｃ２はＶｃｌとなる。回路２においては、クランプ電圧Ｖｃｌは、増幅トランジスタ４３の線形動作領域に入力信号の交流成分の変化範囲２Ｖｓが入るように決定されるので、ＶｃｌはＶｃｂ＋Ｖｓ（図１（Ｃ）参照）より大きい値に設定される。したがって、ＭＯＳコンデンサ２０にはＶｃｂ＋Ｖｓを超える電圧が印加されることになるので、ＭＯＳコンデンサ２０の容量Ｃ２はＣａとなる。
【００４４】
図６は、ゲイン切換端子Ｔｇがハイの場合、即ち、スイッチ３２２がオフで、スイッチ３２４がオンの場合の回路１ａの動作説明に必要な部分のみを示した等価回路図である。この場合、２段可変電圧源３０ａの出力はＶＬボルトとなるので、ＭＯＳコンデンサ２０の電圧Ｖｃ２はＶｃｌ−ＶＬとなる。したがって、電圧源３６の電圧値ＶＬが式（２）を満たすように、電圧値ＶＬを設定しておくことにより、ＭＯＳコンデンサ２０には−（Ｃａ＋Ｖｓ）より低い電圧が印加されることになるので、ＭＯＳコンデンサ２０の容量Ｃ２は低容量Ｃｂとなる。
【００４５】
以上の結果から、前述の式（１）のＣ２にＣａを代入した場合とＣｂを代入した場合とを比較すれば明らかなとおり、入力端子Ｔｉから出力端子Ｔｏまでの増幅利得βは、ＭＯＳコンデンサ２０が低いＣａに対して大きくなり、高いＣｂに対して小さくなる。
【００４６】
このように、本発明の可変容量回路６０ｂを備えた利得可変増幅器２は、ゲイン切換信号により可変容量回路６０ｂの単一のコンデンサの容量を切り換えることにより、回路全体の増幅利得βを切り換えることができる。
【００４７】
図１１の集積回路１ｂは、図４に示す可変容量回路６０ｂの２段可変電圧源３０ａをより具現化した構成を示す。図１１の利得可変増幅回路２ａは、図４の利得可変増幅回路２と比較して、２段可変電圧源３０ａの構成を除けば同じである。なお、図４と同一の構成要素は同一の参照番号で示し、その説明を省略する。
【００４８】
図１１に示すように、２段可変電圧源３０ｃは、スイッチ３２２および３２４、インバータ３２３、およびスイッチ３２２と接地電位を短絡する短絡線３４ａ、電圧源３６ａを有する。電圧源３６ａは、電源電圧Ｖと接地電位の間に直列に接続されたトランジスタ３２５、３２６で構成される。このように電源電圧Ｖと接地電位の間を分圧することによって電圧ＶＬを生成している。
【００４９】
このように構成された利得可変増幅回路は、図１０に示す従来例に比べて、コンデンサ１個分のレイアウト面積が削減できる。電圧源ＶＬを実現するために二つのトランジスタが用いられているが、二つのトランジスタによるレイアウト面積は一つのコンデンサに要するレイアウト面積に比べて小さいものである。したがって、図１０に示す従来例に比べてレイアウト面積を小さくすることができる。
【００５０】
図１２の集積回路１ｃは、さらにレイアウト面積の削減を図った可変容量回路６０ｅを示す。図１２の利得可変増幅回路２ｂも図１１と同様、２段可変電圧源３０ａの構成を除けば図４の利得可変増幅回路２と同じである。また、図１２の２段可変電圧源３０ｄは、電圧源３６の構成を除けば図４の２段可変電圧源３０ａと同じである。そこで、図４と同一の構成要素は同一の参照番号で示し、その説明を省略する。
【００５１】
図１２では、電圧源３６の電圧をＶボルト、すなわち、電源電圧への短絡線３６ｂとしている。したがって、スイッチ３２４は短絡線３６ｂによって電源電圧Ｖに接続される。このように構成された可変容量回路は、図１１に示す可変容量回路に比べて、電圧源ＶＬを実現するためのトランジスタが不要となるためレイアウト面積をより小さくすることができる。すなわち、図１２によれば、一つのコンデンサ、二つのスイッチおよびスイッチと接地電位もしくは電源電圧に接続するための配線で、２種類の容量値を有する可変容量回路が実現できる。したがって、図１０に示す従来例に比べてよりレイアウト面積を小さくすることができる。
【００５２】
〔第２の実施形態〕
図７は、可変容量回路６０ｂにスイッチ（Ｎ−ＭＯＳトランジスタ）６２を追加した回路６０ｃを示す。同図の可変容量回路６０ｃは、入力ノード５０と可変容量回路６０ｂとの間にスイッチ６２を挿入したものである。スイッチ６２の制御端子（ゲート）には、制御信号Ｇｍａｘ／が与えられる。制御信号がＧｍａｘ／がローの場合、スイッチ６２はオフとなり、増幅利得βは最大となる。制御信号がＧｍａｘ／がハイの場合、スイッチ６２はオフとなり、上述のように制御信号Ｔｇにより、増幅利得βを２段階に切り換えることが可能となる。このように、第２の実施形態では、単一のＭＯＳコンデンサで増幅利得βを３段階に切り換えることが可能となる。
【００５３】
〔第３の実施形態〕
上記の各実施形態では、ＭＯＳコンデンサ２０の電圧Ｖｃ２の制御に２段可変電圧源３０ａを用いる例について説明したが、第３の実施形態では、該２段可変電圧源３０ａに換えて、電圧を所定の範囲内の任意の値に変更可能な可変電圧源３０ｂ（図９）を備える。すなわち、第３の実施形態の場合、コンデンサＣ２の一方の端子２４には可変電圧源３０ｂが接続されている。
【００５４】
第３の実施形態によれば、可変電圧源３０ｂからコンデンサＣ２の一方の端子２４に付与する電圧を０Ｖ付近の任意の値に設定することにより（つまり、−Ｖｃａ〜Ｖｃｂの任意の値に設定することにより）、コンデンサＣ２から電圧増幅器４０ａに付与される容量値を任意の値に微調整することができる。即ち、１つのコンデンサＣ２により電圧増幅器４０ａのゲインの微調整が可能となる。
【００５５】
〔第４の実施形態〕
図８は、第４の実施形態に係る集積回路を示す回路図である。図８において、利得Ｎ段可変増幅器２ａは、入力ノードと接地導体との間に並列に挿入したＭ（＝Ｎ−１）個の可変容量回路６０と入力ノードに入力端子が接続された電圧増幅器４０ａ（図４参照）からなる。利得Ｎ段可変増幅器２ａは、切換信号Ｔｇ１，Ｔｇ２、・・・、ＴｇＭのすべてをハイにした場合、入力ノード・接地導体間の容量は、最小のＭ・Ｃａとなり、信号Ｔｇｊ（ｊ＝１〜Ｍ）を１つずつローにしていくと、（Ｃｂ−Ｃａ）ずつ加算されていき、最大でＭ・Ｃｂとなる。したがって、容量（即ち、増幅利得β）を（Ｍ＋１）段階に切り換えることができる。
【００５６】
勿論、可変容量回路６０として、可変容量回路６０ａ〜６０ｃのいずれを用いてもよい。Ｍ個の可変容量回路６０ｃを用いた場合、容量０を含め（２Ｍ＋１）段階に容量、即ち、ゲインを切り換えることが可能となる。
【００５７】
また、この実施形態の場合、制御線の本数が増えるので、制御線をそのままＩＣピンに接続することは、非効率的である。したがって、コントローラ（図示せず）を内蔵し、外部からモード信号とシリアル・データ線を用いて切換レベルをコマンドとしてシリアルに入力できるようにし、コントローラがコマンドをデコードして制御信号Ｔｇ１，Ｔｇ２、・・・、ＴｇＭ及びＴｃｌを生成することが好ましい。
【００５８】
このように、この実施形態による利得Ｎ段可変増幅器２ａは、多数の増幅度を実現できるので、高性能ＣＣＤデジタイザなどに組み込むのに適している。
【００５９】
なお、図８の利得Ｎ段可変増幅器２ａは、結合コンデンサ１０を外付けすることを想定し、これを含んでいない。
【００６０】
以上は、本発明の説明のために実施形態を掲げたに過ぎない。したがって、本発明の技術思想または原理に沿って上述の実施例に種々の変更、修正または追加を行うことは、当業者には容易である。
【００６１】
例えば、ＭＯＳコンデンサ２０の半導体基板２４をＮ型半導体基板としたが、Ｐ型半導体基板を用いて実施することも可能である。
【００６２】
図１（Ａ）、３（Ａ）及び４の可変容量回路６０，６０ａ，６０ｂにおいて、ＭＯＳコンデンサ２０と２段可変電圧源３０（又は３０ａ）の順序は逆でもよい。
【００６３】
図４及び７においては、トランジスタをすべてＮ−ＭＯＳトランジスタとしたが、Ｐ−ＭＯＳトランジスタを用いて実施することも可能である。例えば、図４の２段可変電圧源３０ａにおいてＮ−ＭＯＳトランジスタ３２２，３２４の一方をＰ−ＭＯＳトランジスタとすれば、インバータ３２３は不要となる。
【００６４】
なお、これまで説明の都合上、「入力ノード」という用語を用いたが、これは結合コンデンサを経て入ってくる入力信号が伝わる導体または導線の全体を指し、請求項では「接続導体」としている。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施形態に係る集積回路の原理を説明するための図であり、（Ａ）は、集積回路を概念的に示す回路図、（Ｂ）は、ＭＯＳコンデンサを構成する積層薄膜の縦断面図であり、（Ｃ）は、ＭＯＳコンデンサの電圧・容量特性と可変容量回路の動作原理を示すグラフである。
【図２】ポリシリコンゲートによるコンデンサの構造を示す断面図（Ａ）及び電圧容量特性（Ｂ）を示すグラフである。
【図３】Ｖｃｌが負の場合の可変容量回路の構造（Ａ）と動作（Ｂ）を説明するグラフである。
【図４】本発明の第１の実施形態に係る集積回路を示す回路図である。
【図５】ゲイン切換端子Ｔｇがローの場合の集積回路の動作説明に必要な部分のみを示した等価回路図である。
【図６】ゲイン切換端子Ｔｇがハイの場合の集積回路の動作説明に必要な部分のみを示した等価回路図である。
【図７】本発明の第２の実施形態に係る集積回路の一部のみの回路図である。
【図８】本発明の第４の実施形態に係る集積回路の一部のみの回路図である。
【図９】本発明の第３の実施形態に係る集積回路の一部のみの回路図である。
【図１０】従来技術による可変利得増幅器を示す回路図である。
【図１１】本発明の第１の実施の形態に係る集積回路の変形例である。
【図１２】本発明の第１の実施の形態に係る集積回路の第２の変形例である。
【符号の説明】
【００６６】
１  集積回路
２、２ａ  利得可変増幅器
１０  結合コンデンサ
２０  ＭＯＳコンデンサ
３０、３０ａ、３０ｂ、３０ｃ、３０ｄ  ２段可変電圧源
３２  ２択スイッチ
３４  電圧源（ＶＨ）
３６  電圧源（ＶＬ）
４０  電子回路
４１  基準電圧源
５０  入力導体（入力ノード）
６０、６０ａ、６０ｂ、６０ｃ  可変容量回路
【図１】
2005286313.tif 000003
【図２】
2005286313.tif 000004
【図３】
2005286313.tif 000005
【図４】
2005286313.tif 000006
【図５】
2005286313.tif 000007
【図６】
2005286313.tif 000008
【図７】
2005286313.tif 000009
【図８】
2005286313.tif 000010
【図９】
2005286313.tif 000011
【図１０】
2005286313.tif 000012
【図１１】
2005286313.tif 000013
【図１２】
2005286313.tif 000014