(57)【要約】【課題】  駆動トランジスタのゲートに目標電圧を書き込む時間を短縮する。【解決手段】  第１の期間において、トランジスタ２１１をオンさせて、駆動トランジスタ２１０をダイオードとして機能させるとともに、トランジスタ２１２、２１３をオンさせて、駆動トランジスタ２１０のドレインを、初期電圧が印加されたデータ線１１２に電気的に接続して、駆動トランジスタ２１０のゲートに初期電圧を印加し、第２の期間において、トランジスタ２１２をオフさせて、駆動トランジスタ２１０のゲートを前記電源に応じたオフ電圧に保持させ、第３の期間において、トランジスタ２１１をオフさせるとともに、データ線１１２を階調電圧に切り替え、駆動トランジスタのゲートを目標電圧に保持させ、第４の期間において、駆動トランジスタ２１０が、保持されたゲート電圧にしたがった電流をＯＬＥＤ素子２３０に流す。【選択図】      図２
2005091724.tif 000002
【特許請求の範囲】
【請求項１】
電源間の経路に介挿された被駆動素子と、
前記経路に介挿されて当該経路に流れる電流量を制御するための駆動トランジスタと、
前記駆動トランジスタのゲートとドレインとの間をオンまたはオフする第１のスイッチ
ング素子と、
一端が前記駆動トランジスタのゲートに接続された電圧保持素子と
を備える電子回路の駆動方法であって、
前記第１のスイッチング素子をオンさせるとともに、前記駆動トランジスタのドレイン
又はゲートを、初期電圧が印加された初期電圧供給線に電気的に接続して、前記初期電圧
を前記駆動トランジスタのドレイン及びゲートに印加する第１の期間と、
前記駆動トランジスタのドレイン又はゲートと前記初期電圧供給線との電気的接続を解
放するとともに、前記第１のスイッチング素子をオンさせた状態を維持して、前記駆動ト
ランジスタのゲートを前記電源に応じた電圧に保持させる第２の期間と、
前記第１のスイッチング素子をオフさせるとともに、前記駆動トランジスタのゲートを
、前記被駆動素子に流すべき電流量に応じた目標電圧に保持させる第３の期間と、
前記駆動トランジスタが、保持されたゲート電圧にしたがった電流を前記被駆動素子に
流す第４の期間と
を備える電子回路の駆動方法。
【請求項２】
前記初期電圧は、
前記第４の期間において前記駆動トランジスタのゲートに印加したならば、被駆動素子に
流れる電流値がゼロまたはゼロ近傍になるときの電圧に相当する
請求項１に記載の電子回路の駆動方法。
【請求項３】
前記第１の期間において、前記電圧保持素子の両端を短絡する、または、前記電圧保持
素子の他端を電気的に切り離す
請求項１に記載の電子回路の駆動方法。
【請求項４】
電源間の経路に介挿された被駆動素子と、
前記経路に介挿されて当該経路に流れる電流量を制御するための駆動トランジスタと、
前記駆動トランジスタのゲートとドレインとの間にて、第１および第２の期間において
オンし、第３および第４の期間においてオフする第１のスイッチング素子と、
一端が前記駆動トランジスタのゲートに接続された電圧保持素子と、
初期電圧が印加された初期電圧供給線と前記駆動トランジスタのドレイン又はゲートと
の間に介挿され、前記第１の期間においてオンして、前記初期電圧を前記駆動トランジス
タのドレイン又はゲートに印加する一方、前記第２、第３および第４の期間においてオフ
する第２のスイッチング素子と、
前記被駆動素子に流すべき電流量に応じた電圧が印加される信号線と前記電圧保持素子
の他端との間にて、少なくとも前記第３の期間においてオンして、前記信号線の電圧を前
記電圧保持素子の他端に印加する第３のスイッチング素子と
を備える電子回路。
【請求項５】
前記第３のスイッチング素子は、ゲートが走査線に接続されたトランジスタであって、
当該走査線が選択されたときにオンする
請求項４に記載の電子回路。
【請求項６】
前記初期電圧供給線と前記信号線とを兼用するデータ線を備え、
前記データ線には、前記第１の期間において前記初期電圧が印加され、少なくとも前記
第３の期間の後半期間において前記被駆動素子に流すべき電流量に応じた電圧が印加され
、
前記第３のスイッチング素子は、前記第１の期間にもオンし、
前記第２のスイッチング素子は、前記駆動トランジスタのドレインを、前記第１の期間
においてオンになっている第３のスイッチング素子を介して、前記データ線に接続する
請求項４に記載の電子回路。
【請求項７】
前記経路に介挿されるとともに、オンしたときに前記駆動トランジスタにより制御され
た電流を前記被駆動素子に流す一方、オフしたときに当該電流を遮断する第４のスイッチ
ング素子を有する
請求項４または６に記載の電子回路。
【請求項８】
前記第１および第４のスイッチング素子は、互いに排他的にオンオフする
請求項７に記載の電子回路。
【請求項９】
前記第１および第４のスイッチング素子は、互いに相補的なチャネル型のトランジスタ
である
請求項８に記載の電子回路。
【請求項１０】
前記被駆動素子は電気光学素子である
請求項４乃至９のいずれかに記載の電子回路。
【請求項１１】
前記電気光学素子は有機発光ダイオード素子である
請求項１０に記載の電子回路。
【請求項１２】
前記電子回路を画素回路として複数有する
請求項１０または１１に記載の電気光学装置。
【請求項１３】
請求項１２に記載の電気光学装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード素子のような電流駆動型素子を駆動する電子回路、電子
回路、その駆動方法、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
近年、液晶素子に代わる次世代の発光デバイスとして、有機発光ダイオード（Organic 
Light Emitting Diode、以下適宜ＯＬＥＤと略称する）素子が注目されている。有機発光
ダイオード素子は、有機エレクトロルミネッセンス素子や、発光ポリマーなどとも呼ばれ
ているものである。ＯＬＥＤ素子は、自発光型であるために視野角依存性が少なく、また
、バックライトや反射光が不要であるために低消費電力化や薄型化に向いているなど、表
示パネルとして優れた特性を有している。
ここで、ＯＬＥＤ素子は、液晶素子のように電圧保持性を有さず、電流が途絶えると、
発光状態が維持できなくなる電流型の被駆動素子である。このため、ＯＬＥＤ素子をアク
ティブ・マトリクス方式で駆動する場合、ＯＬＥＤ素子に電流を供給する駆動トランジス
タのゲートと定電位線との間に容量などの電圧保持素子を介挿し、選択期間において、画
素の階調に応じた電圧を駆動トランジスタのゲートに書き込む構成が一般的となっている
。この構成によれば、駆動トランジスタの容量によって非選択期間においてもゲート電圧
が保持されるので、当該ゲート電圧に応じた電流を当該ＯＬＥＤ素子に継続して流すこと
が可能となる。
【０００３】
ところで、この構成では、駆動トランジスタのしきい値電圧特性がばらつくことによっ
て、画素回路毎に、ＯＬＥＤ素子の明るさが相違して表示品位が低下する問題が指摘され
ている。このため、近年では、当該駆動トランジスタをダイオード接続させて、駆動トラ
ンジスタからデータ線に電流を流し、これによって、当該駆動トランジスタのゲートに、
ＯＬＥＤ素子に流すべき電流に応じた目標電圧を書き込むようにプログラミングして、駆
動トランジスタのしきい値電圧特性のばらつきを補償する技術が提案されている（例えば
、特許文献１および２参照）。
【特許文献１】米国特許第６２２９５０６号公報（ＦＩＧ．２参照）
【特許文献２】特開２００３−１７７７０９号公報（図３参照）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、例えば駆動トランジスタがＰチャネル型である場合に、目標電圧が高い
とき、データ線の寄生容量などによって駆動トランジスタのドレイン電圧が上昇しにくく
なり、これにより、ダイオード接続された駆動トランジスタのゲートが当該目標電圧に達
するまでに時間を要して、選択期間内に目標電圧を書き込むことができない、といった問
題が新たに指摘された。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、駆動トラ
ンジスタのゲートに、被駆動素子に流すべき電流量に応じた目標電圧を迅速に書き込むこ
とが可能な電子回路、その駆動方法、当該電子回路を用いた電気光学装置、および、電子
機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明に係る電子回路の駆動方法は、電源間の経路に介挿さ
れた被駆動素子と、前記経路に介挿されて当該経路に流れる電流量を制御するための駆動
トランジスタと、前記駆動トランジスタのゲートとドレインとの間をオンまたはオフする
第１のスイッチング素子と、一端が前記駆動トランジスタのゲートに接続された電圧保持
素子とを備える電子回路の駆動方法であって、前記第１のスイッチング素子をオンさせる
とともに、前記駆動トランジスタのドレイン又はゲートを、初期電圧が印加された初期電
圧供給線に電気的に接続して、前記初期電圧を前記駆動トランジスタのドレイン及びゲー
トに印加する第１の期間と、前記駆動トランジスタのドレイン又はゲートと前記初期電圧
供給線との電気的接続を解放するとともに、前記第１のスイッチング素子をオンさせた状
態を維持して、前記駆動トランジスタのゲートを前記電源に応じた電圧に保持させる第２
の期間と、前記第１のスイッチング素子をオフさせるとともに、前記駆動トランジスタの
ゲートを、前記被駆動素子に流すべき電流量に応じた目標電圧に保持させる第３の期間と
、前記駆動トランジスタが、保持されたゲート電圧にしたがった電流を前記被駆動素子に
流す第４の期間とを備える電子回路の駆動方法。本発明によれば、駆動トランジスタがダ
イオード接続されている状態において、当該駆動トランジスタのゲートに初期電圧が書き
込まれ、ダイオード接続を解除した状態において、当該駆動トランジスタのゲートに目標
電圧が書き込まれるので、当該目標電圧の書き込みに要する時間を短縮することができる
。ここで、前記初期電圧としては、前記第４の期間において前記駆動トランジスタのゲー
トに印加したならば、被駆動素子に流れる電流値がゼロまたはゼロ近傍になるときの電圧
に相当することが好ましい。また、前記第１の期間において、前記電圧保持素子の両端を
短絡する、または、前記電圧保持素子の他端を電気的に切り離すと、電圧保持素子の機能
が無効化されるので、初期電圧を駆動トランジスタのゲートに書き込む時間も短縮するこ
とができる。
【０００６】
上記目的を達成するために本発明に係る電子回路は、電源間の経路に介挿された被駆動
素子と、前記経路に介挿されて当該経路に流れる電流量を制御するための駆動トランジス
タと、前記駆動トランジスタのゲートとドレインとの間にて、第１および第２の期間にお
いてオンし、第３および第４の期間においてオフする第１のスイッチング素子と、一端が
前記駆動トランジスタのゲートに接続された電圧保持素子と、初期電圧が印加された初期
電圧供給線と前記駆動トランジスタのドレインとの間に介挿され、前記第１の期間におい
てオンして、前記初期電圧を前記駆動トランジスタのゲートに印加する一方、前記第２、
第３および第４の期間においてオフする第２のスイッチング素子と、前記被駆動素子に流
すべき電流量に応じた電圧が印加される信号線と前記電圧保持素子の他端との間にて、少
なくとも前記第３の期間においてオンして、前記信号線の電圧を前記電圧保持素子の他端
に印加する第３のスイッチング素子とを備える。この電子回路によれば、駆動トランジス
タがダイオード接続された状態において、当該駆動トランジスタのゲートに初期電圧が書
き込まれ、この後、ダイオード接続を解除した状態において、当該駆動トランジスタのゲ
ートに目標電圧が書き込まれるので、当該目標電圧の書き込みに要する時間を短縮するこ
とができる。
この電子回路において、前記第３のスイッチング素子は、ゲートが走査線に接続された
トランジスタであって、当該走査線が選択されたときにオンする構成が好ましい。この構
成によれば、走査線が選択される第３の期間の前に、第１および第２の期間の動作を実行
できるので、時間的に余裕が生じる。
【０００７】
また、この電子回路において、前記初期電圧供給線と前記信号線とを兼用するデータ線
を備え、前記データ線には、前記第１の期間において前記初期電圧が印加され、少なくと
も前記第３の期間の後半期間において前記被駆動素子に流すべき電流量に応じた電圧が印
加され、前記第３のスイッチング素子は、前記第１の期間にもオンし、前記第２のスイッ
チング素子は、前記駆動トランジスタのドレインを、前記第１の期間においてオンになっ
ている第３のスイッチング素子を介して、前記データ線に接続する構成も好ましい。この
構成によれば、電子回路のスイッチング数が削減されるとともに、当該電子回路への配線
数を削減される。
【０００８】
電子回路において、前記経路に介挿されるとともに、オンしたときに前記駆動トランジ
スタにより制御された電流を前記被駆動素子に流す一方、オフしたときに当該電流を遮断
する第４のスイッチング素子を有する構成が好ましい。この構成によれば、駆動トランジ
スタによって制御された電流を被駆動素子に流す時間を、第４のスイッチング素子のオン
オフによって制御することができる。
また、第４のスイッチング素子を備える電子回路においては、前記第１および第４のス
イッチング素子は、互いに排他的にオンオフする構成が好ましい。この構成によれば、第
４のスイッチング素子のオンオフを制御する制御線を、第１のスイッチング素子のオンオ
フを制御する制御線と兼用することができるので、配線数が削減される。ここで、前記第
１および第４のスイッチング素子は、互いに相補的なチャネル型のトランジスタであるこ
とが望ましい。
【０００９】
また、電子回路において、前記被駆動素子は電気光学素子であることが好ましく、特に
、有機発光ダイオード素子であることが望ましい。一方、本発明に係る電気光学装置とし
ては、上記電子回路を画素回路として複数有することが望ましく、また、本発明に係る電
子機器としては、この電気光学装置を有することが望ましい。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について図面を参照して説明する。図１は、実施形態に係る電
気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０では、ＯＬＥＤ素子を含む画素回路２００
が２４０行×３２０列のマトリクス型に配列している。本実施形態では、このＯＬＥＤ素
子への電流量を画素回路２００毎に制御することによって、所定の画像を階調表示しよう
とするものである。なお、本実施形態では、画素回路２００の配列を２４０行×３２０列
のマトリクス型として説明するが、本発明をこの配列に限定する趣旨ではない。
【００１１】
画素回路２００の配列において、走査線１０２、初期化制御線１０４および点灯制御線
１０６は、マトリクス配列の行数に相当するように２４０本ずつ設けられ、それぞれがＸ
方向に延設されている。そして、走査線１０２、初期化制御線１０４および点灯制御線１
０６の１本ずつが１組となって、１行分の画素回路２００に兼用されている。
１行目、２行目、３行目、…、２４０行目の走査線１０２には、それぞれ走査信号ＧＷ
ＲＴ−１、ＧＷＲＴ−２、ＧＷＲＴ−３、…、ＧＷＲＴ−２４０が供給される。ここで、
説明の便宜上、ｉ行目（ｉは、１≦ｉ≦２４０を満たす整数）の走査線１０２に供給され
る走査信号をＧＷＲＴ−ｉと表記する。また、ｉ行目の初期化制御線１０４には制御信号
ＧＩＮＩ−ｉが供給され、ｉ行目の点灯制御線１０６には制御信号ＧＳＥＴ−ｉが供給さ
れる。これらの走査線１０２、初期化制御線１０４および点灯制御線１０６は、それぞれ
Ｙドライバ１４によって駆動される。
【００１２】
一方、データ線１１２は、マトリクス配列の列数に相当するように３２０本、設けられ
、それぞれがＹ方向に延設されるとともに、１本のデータ線１１２が１列分の画素回路２
００に兼用されている。Ｘドライバ１６は、１列目、２列目、３列目、…、３２０列目の
データ線１１２に、それぞれデータ信号Ｘ−１、Ｘ−２、Ｘ−３、…、Ｘ−３２０を供給
して、これらのデータ線１１２を駆動する。ここで、説明の便宜上、ｊ列目（ｊは、１≦
ｊ≦３２０を満たす整数）のデータ線１１２に供給されるデータ信号をＸ−ｊと表記する
。
また、電源の高位側電圧ＶＥＬが印加された電源線１１４は、すべての画素回路２００
に接続される。図１では、電源線１１４は、マトリクス配列においてＹ方向に延設されて
いるが、Ｘ方向に延設されても良い。なお、図１では省略されているが、すべての画素回
路２００は、電源の低位側電圧Ｇｎｄに共通接地されている。
制御回路１２は、Ｙドライバ１４およびＸドライバ１６に、それぞれクロック信号など
を供給して両ドライバを制御するとともに、Ｘドライバ１６に、階調を画素毎に規定する
画像データを供給する。
【００１３】
次に、画素回路２００の電気的な構成について詳述する。図２は、ｉ行ｊ列に位置する
画素回路２００の構成を示す回路図である。
この図に示されるように、画素回路２００は、駆動トランジスタ２１０と、スイッチン
グ素子として機能するトランジスタ２１１、２１２、２１３、２１４と、電圧保持素子と
して機能する容量２２０と、電気光学素子たるＯＬＥＤ素子２３０とを有する。
まず、Ｐチャネル型の駆動トランジスタ２１０のソースは、電源線１１４に接続されて
いる。また、駆動トランジスタ２１０のドレインは、Ｐチャネル型のトランジスタ２１１
のドレイン、および、Ｎチャネル型のトランジスタ２１２、２１４の各ドレインに、それ
ぞれ接続されている。
トランジスタ２１４のソースは、ＯＬＥＤ素子２３０の陽極に接続されて、当該ＯＬＥ
Ｄ素子２３０の陰極は、電源の低位側電圧Ｇｎｄに接地されている。このため、ＯＬＥＤ
素子２３０は、電源の高位側電圧ＶＥＬおよび低位側電圧Ｇｎｄの間の経路に、駆動トラ
ンジスタ２１０およびトランジスタ２１４とともに介挿された構成となっている。
一方、駆動トランジスタ２１０のゲートは、容量２２０の一端およびトランジスタ２１
１のソースに接続されている。なお、説明の便宜上、駆動トランジスタのゲート（容量２
２０の一端）をノードＡとする。
【００１４】
トランジスタ２１１、２１４のゲートは、ｉ行目の点灯制御線１０６に共通接続されて
いる。このため、チャネル型の異なるトランジスタ２１１、２１４は、当該点灯制御線１
０６の論理レベルに応じて、互いに排他的にオンオフすることになる。
トランジスタ２１２のソースは、容量２２０の他端とＮチャネル型のトランジスタ２１
３のドレインとに接続される一方、トランジスタ２１２のゲートは、ｉ行目の初期化制御
線１０４に接続されている。また、トランジスタ２１３のソースは、ｊ列目のデータ線１
１２に接続される一方、そのゲートは、ｉ行目の走査線１０２に接続されている。
【００１５】
なお、本発明と直接関係しないが、マトリクス型に配列する画素回路２００は、ガラス
等の透明基板上に、走査線１０２やデータ線１１２とともに形成されている。このため、
駆動トランジスタ２１０や、スイッチング素子としてのトランジスタ２１１、２１２、２
１３、２１４は、ポリシリコンプロセスによるＴＦＴ（薄膜トランジスタ）によって構成
される。また、ＯＬＥＤ素子２３０は、基板上において、ＩＴＯ（酸化錫インジウム）な
どの透明電極膜を陽極とし、アルミニウムやリチウムなどの単体金属膜またはこれらの積
層膜を陰極として、発光層を挟持した構成となっている。
【００１６】
次に、電気光学装置１０の動作について説明する。図３（ａ）は、電気光学装置１０に
おける１垂直走査期間の動作を説明するためのタイミングチャートであり、図３（ｂ）は
、１水平走査期間の動作を説明するためのタイミングチャートである。
まず、図３（ａ）に示されるように、Ｙドライバ１４は、１垂直走査期間（１Ｆ）の開
始時から、１行目、２行目、３行目、…、２４０行目の走査線１０２を、順番に１本ずつ
１垂直走査期間（１Ｈ）毎に選択して、選択した走査線１０２の走査信号のみをＨレベル
とし、他の走査線への走査信号をＬレベルとする。
ここで、ｉ行目の走査線１０２が選択される１水平走査期間（１Ｈ）に着目して、当該
水平走査期間およびその後の動作について、図３（ｂ）とともに、図４〜図８を参照して
説明する。
図３（ｂ）に示されるように、ｉ行目の走査線１０２が選択される１水平走査期間（１
Ｈ）では、当該走査線１０２に供給される走査信号ＧＷＲＴ−ｉがＨレベルになる。この
１水平走査期間（１Ｈ）については、さらに３つの期間（１）、（２）、（３）に大別す
ることができる。
【００１７】
まず、期間（１）において、Ｙドライバ１４は、制御信号ＧＳＥＴ−ｉをＬレベルとし
、制御信号ＧＩＮＩ−ｉをＨレベルとする。また、Ｘドライバ１６は、すべてのデータ線
に供給するデータ信号を初期電圧（ＶＥＬ−Ｖｔｈｐ−α）とする。ここで、Ｖｔｈｐは
、駆動トランジスタ２１０のしきい値電圧であり、また、αは、ゼロまたはゼロ近傍の値
である。このため、初期電圧（ＶＥＬ−Ｖｔｈｐ−α）とは、トランジスタ２１４がオン
していると仮定した場合に、その電圧が駆動トランジスタ２１０のゲートに印加されたと
き、ＯＬＥＤ素子２３０を最も暗くする状態とさせる、または、それに近い状態とさせる
電圧に相当し、電源の高位側電圧ＶＥＬに近い電圧である。
図４において、画素回路２００では、制御信号ＧＳＥＴ−ｉがＬレベルになることによ
って、トランジスタ２１１がオンするので、駆動トランジスタ２１０がダイオードとして
機能する一方、トランジスタ２１４がオフするので、ＯＬＥＤ素子２３０への電流経路が
遮断される。また、制御信号ＧＩＮＩ−ｉがＨレベルになることによってトランジスタ２
１２がオンし、さらに、走査信号ＧＷＲＴ−ｉがＨレベルになることによってトランジス
タ２１３もオンする。
【００１８】
したがって、画素回路２００では、図４に示されるように、電流が電源線１１４→駆動
トランジスタ２１０→トランジスタ２１２→トランジスタ２１３→データ線１１２という
経路にて流れる。すなわち、電圧差は小さいものの、電源線１１４からデータ線１１２ま
で電流が流れる。このとき、トランジスタ２１１、２１２がともにオンして、容量２２０
の両端が短絡状態になるので、容量２２０の充放電による時間ロスが発生しないので、ノ
ードＡ、すなわち、駆動トランジスタ２１０のゲートは、比較的短時間のうちに、データ
線１１２と略同一の初期電圧（ＶＥＬ−Ｖｔｈｐ−α）になる。
【００１９】
次の期間（２）において、Ｙドライバ１４は、制御信号ＧＳＥＴ−ｉをＬレベルに維持
し、制御信号ＧＩＮＩ−ｉをＬレベルに復帰させる。また、Ｘドライバ１６は、データ信
号を初期（ＶＥＬ−Ｖｔｈｐ−α）とする状態を維持する。
この状態において、画素回路２００では、図５に示されるように、トランジスタ２１１
のオンが継続することによって、駆動トランジスタ２１０は引き続きダイオードとして機
能するが、制御信号ＧＩＮＩ−ｉがＬレベルになることによってトランジスタ２１２がオ
フするので、電源線１１４からデータ線１１２への電流経路は遮断される。
一方、トランジスタ２１１のオンが継続していることによって、容量の一端、すなわち
ノードＡの電圧は、電源の高位側電圧ＶＥＬから駆動トランジスタ２１０のしきい値電圧
Ｖｔｈｐだけ減じた（ＶＥＬ−Ｖｔｈｐ）に変化しようとする。ただし、トランジスタ２
１３のオンによって、容量２２０の他端は、データ線１１２の初期電圧（ＶＥＬ−Ｖｔｈ
ｐ−α）に一定に保たれているので、ノードＡにおける電圧変化は、容量２２０（および
駆動トランジスタ２１０のゲート容量）における充放電に応じて進行することになる。し
かし、容量２２０の電荷は、期間（１）における短絡によってすでにクリアされていると
ともに、期間（１）からのノードＡの電圧変化は、ゼロまたはゼロ近傍のαであるので、
期間（２）においてノードＡの電圧が（ＶＥＬ−Ｖｔｈｐ）に達するまで、長い時間を必
要とはしない。このため、期間（２）の終了タイミングにおけるノードＡの電圧は、（Ｖ
ＥＬ−Ｖｔｈｐ）になっている、と考えて良い。
【００２０】
続いて、Ｙドライバ１４は、期間（３）の開始タイミングｔ１から期間Ｔ１１が経過す
るまで、制御信号ＧＳＥＴ−ｉをＨレベルとし、また、Ｘドライバ１６は、開始タイミン
グｔ１の直後では、データ信号を初期電圧（ＶＥＬ−Ｖｔｈｐ−α）に維持する。
画素回路２００では、図６に示されるように、トランジスタ２１１がオフする一方、ト
ランジスタ２１４がオンするので、駆動トランジスタ２１０は、ゲート電圧に応じた電流
を、ＯＬＥＤ素子２３０に流す。ただし、このときのゲート電圧は、（ＶＥＬ−Ｖｔｈｐ
）であり、ほぼ電源の高位側電圧であるので、ＯＬＥＤ素子２３０にはほとんど電流が流
れない。そこで、この（ＶＥＬ−Ｖｔｈｐ）をオフ電圧と呼ぶことにする。
【００２１】
次に、Ｘドライバ１６は、タイミングｔ２において、データ信号Ｘ−ｊの電圧を初期電
圧（ＶＥＬ−Ｖｔｈｐ−α）から電圧（ＶＥＬ−Ｖｔｈｐ−α−Ｖｇｒａｙ）に切り替え
て、電圧Ｖｇｒａｙだけ低下させる。ここで、Ｖｇｒａｙは、ｉ行ｊ列の画素に応じた画
像データによって決定され、当該画素のＯＬＥＤ素子２３０を暗くするほど、ゼロに近く
なる値である。したがって、電圧（ＶＥＬ−Ｖｔｈｐ−α−Ｖｇｒａｙ）は、ＯＬＥＤ素
子２３０に流すべき電流量に応じた階調電圧を意味することになる。
この状態において、画素回路２００では、図７に示されるように、トランジスタ２１１
がオフであるので、容量２２０の一端（ノードＡ）は、駆動トランジスタ２１０のゲート
容量のみによって保持されているに過ぎない。このため、ノードＡは、オフ電圧（ＶＥＬ
−Ｖｔｈｐ）から、容量２２０の他端における電圧変化分（すなわち、データ信号Ｘ−ｊ
の電圧減少分）であるＶｇｒａｙを容量２２０と駆動トランジスタ２１０のゲート容量と
の容量比で配分した分だけ電圧減少することになる。詳細には、容量２２０の大きさをＣ
ｐｒｇとし、駆動トランジスタ２１０のゲート容量をＣｔｐとしたときに、ノードＡは、
オフ電圧（ＶＥＬ−Ｖｔｈｐ）から、｛Ｖｇｒａｙ・Ｃｐｒｇ ／（Ｃｔｐ＋Ｃｐｒｇ）
｝だけ減少し、これにより、ノードＡには、電圧｛ＶＥＬ−Ｖｔｈｐ−Ｖｇｒａｙ・Ｃｐ
ｒｇ ／（Ｃｔｐ＋Ｃｐｒｇ）｝が書き込まれることになる。
そして、ＯＬＥＤ素子２３０には、ノードＡに書き込まれた電圧に応じた電流が流れて
、発光が開始されることになる。このときにノードＡに書き込まれた電圧が、ＯＬＥＤ素
子２３０に流すべき電流に応じた目標電圧である。
【００２２】
本実施形態では、第１に、データ線１１２の電圧は、ノードＡに目標電圧を書き込む際
に、電源の高位側電圧に近い初期電圧（ＶＥＬ−Ｖｔｈｐ−α）から階調電圧（ＶＥＬ−
Ｖｔｈｐ−α−Ｖｇｒａｙ）に変化するので、すなわち、データ線１１２は、初期電圧に
プリチャージされた状態から階調電圧に変化するので、データ線１１２に寄生容量があっ
ても、その変化に要する時間は短くて済む。第２に、ノードＡは、データ線１１２への初
期電圧の印加によってオフ電圧（ＶＥＬ−Ｖｔｈｐ）に保持された後に、階調電圧に応じ
た目標電圧｛ＶＥＬ−Ｖｔｈｐ−Ｖｇｒａｙ・Ｃｐｒｇ ／（Ｃｔｐ＋Ｃｐｒｇ）｝に変
化する。すなわち、駆動トランジスタは、電流を流している状態にて、そのゲートに目標
電圧が書き込まれる。このため、駆動トランジスタがオフしている状態からドレイン電圧
が上昇して、目標電圧が書き込まれる構成より、当該書き込みに要する時間が短縮化され
る。
【００２３】
Ｙドライバ１４は、ｉ行目の走査線１０２の選択を終了すると、走査信号ＧＷＲＴ−ｉ
をＬレベルにするとともに、次の走査信号ＧＷＲＴ−（ｉ＋１）をＨレベルにする。この
ため、（ｉ＋１）行目の画素回路２００についても期間（１）、（２）および（３）の動
作が同様に繰り返される。
ところで、ｉ行目の画素回路２００については、ｉ行目の走査信号ＧＷＲＴ−ｉがＬレ
ベルになっても、制御信号ＧＳＥＴ−ｉはＨレベルの状態が維持されている。そこで、走
査信号ＧＷＲＴ−ｉがＬレベルになっても、制御信号ＧＳＥＴ−ｉがＨレベルになってい
る期間を（４）とする。
図８に示されるように、期間（４）において、トランジスタ２１３はオフするが、ノー
ドＡは、駆動トランジスタ２１０のゲート容量（および容量２２０）によって、目標電圧
｛ＶＥＬ−Ｖｔｈｐ−Ｖｇｒａｙ・Ｃｐｒｇ ／（Ｃｔｐ＋Ｃｐｒｇ）｝に保持される。
したがって、期間（４）において、当該目標電圧に応じた電流がＯＬＥＤ素子２３０に流
れ続けるので、ＯＬＥＤ素子２３０は、画像データで指定された明るさで発光する状態が
継続することになる。
【００２４】
そして、期間（３）の開始タイミングｔ１から期間Ｔ１１が経過して、制御信号ＧＳＥ
Ｔ−ｉがＬレベルになると、トランジスタ２１４がオフして、ＯＬＥＤ素子２３０への電
流経路が遮断されるので、ＯＬＥＤ素子２３０は消灯することになる。
ここで、Ｙドライバ１４は、期間Ｔ１１を、制御信号ＧＳＥＴ−１から制御信号ＧＳＥ
Ｔ−２４０まで、すなわち１行目から２４０行目までの全ての行に対して同一期間になる
ように調整する。このため、すべてのＯＬＥＤ素子２３０にわたって、１垂直走査期間に
占める発光期間の割合が一定になるように制御されるので、期間Ｔ１１が長ければ画像全
体が明るくなる一方、期間Ｔ１１が短ければ画像全体が暗くなるように、表示画面の輝度
を調整することができる。
なお、期間Ｔ１１の上限は、１垂直走査期間（１Ｆ）のうち、期間（１）および（２）
を除いた期間の全域であるので、制御信号ＧＳＥＴ−ｉは、走査信号ＧＷＲＴ−ｉがＬレ
ベルからＨレベルに変化するタイミングまで、すなわち１垂直走査期間（１Ｆ）経過して
、再びｉ行目の走査線１０２が選択されるまで、Ｈレベルになる場合がある。図３におけ
る破線は、この場合を示している（後述する図１０でも同様）。
【００２５】
この説明においては、ｊ列目だけでなく、１列目から３２０列目までのすべての画素回
路２００においても同時並列的に実行される。
また、ｉ行目に位置する画素回路２００では、ｉ行目の走査線１０２が選択されたとき
に期間（１）、（２）および（３）の動作が実行され、ｉ行目の走査線１０２の選択が終
了すると、期間（４）の動作が実行される。このため、期間（１）、（２）および（３）
の動作は、１行目、２行目、３行目、…、２４０行目という順番で１行毎に実行されるが
、期間（４）の動作は、２行以上重複して実行される。
【００２６】
この実施形態によれば、期間（１）において、ノードＡには、初期電圧が、容量２２０
の電圧保持機能を無効化した状態にて、トランジスタ２１３、２１２、２１１を介して書
き込まれる一方、期間（２）において、ノードＡは、オフ電圧に自己補償的に保持され、
この後、期間（３）において、ノードＡには目標電圧が書き込まれて、期間（４）におい
て、書き込んだ目標電圧をゲート電圧として駆動トランジスタ２１０がＯＬＥＤ素子２３
０に電流を流し続ける構成になっている。このため、駆動トランジスタ２１０のゲートに
目標電圧を迅速に書き込むことできるので、高解像化や大サイズ化等が容易となる。
また、この実施形態において、トランジスタ２１１は、駆動トランジスタ２１０をダイ
オード化させるか否かを決定する機能を有し、また、トランジスタ２１４は、ＯＬＥＤ素
子２３０に電流を流すか否かを決定する機能を有するものであって、その機能が全く異な
る。このため、本来的には、別々の制御線によって独立に制御すべきではあるが、本実施
形態では、両トランジスタ２１１、２１４のチャネル型を異ならせて、共通の制御線によ
って制御する構成になっているので、制御線が１本削減されることになる。
なお、実施形態の説明において、期間（３）の開始タイミングｔ１に対し、データ線１
１２における初期電圧から階調電圧への切替タイミングｔ２を遅延させていたが、同時で
も良い。いずれにしても、期間（３）の終了までに、データ線に階調電圧が印加されてノ
ードＡが目標電圧になっていれば良く、期間（３）の後半期間に、データ線の電圧が階調
電圧になっていれば十分である。
【００２７】
次に、上述した実施形態とは異なる画素回路の構成について説明する。図９は、この画
素回路２００の構成を示す回路図である。
図９に示す画素回路２００が図２に示した画素回路と相違する点は、図２におけるデー
タ線１１２が、初期電圧供給線１１２ａと、信号線１１２ｂとに分かれている点と、トラ
ンジスタ２１２のソースが容量２２０の他端ではなく、初期電圧供給線１１２ａに接続さ
れている点と、トランジスタ２１３のソースの接続先が、信号線１１２ｂになっている点
とである。上述したデータ線１１２は、期間（１）において初期電圧が印加され、期間（
３）の後半において階調電圧が印加されるように切り替えられていたが、図９の例は、初
期電圧供給線１１２ａは初期電圧だけを供給し、信号線１１２ｂは、階調電圧だけを供給
する構成としたものである。
この構成において、初期電圧供給線１１２ａは初期電圧で一定であり、Ｘドライバ１６
は、選択された行に位置する画素の階調電圧を、対応する列の信号線１１２ｂを介して供
給することになる。
【００２８】
図９に示される画素回路２００によれば、期間（１）において、ノードＡには、初期電
圧が、容量２２０を介することなく、トランジスタ２１２、２１１を介して書き込まれる
一方、期間（２）において、ノードＡは、オフ電圧に自己補償的に保持され、この後、期
間（３）において、ノードＡには、目標電圧が書き込まれる。このため、図２に示した構
成と同様に、駆動トランジスタ２１０のゲートに目標電圧を迅速に書き込むことできる。
また、図２に示した画素回路では、走査信号ＧＷＲＴ−ｉがＨレベルになっている１水
平走査期間（１Ｈ）のうちに、期間（１）、（２）および（３）の動作を完了する必要が
あったが、図９に示される画素回路２００では、初期電圧供給線１１２ａと信号線１１２
ｂとに分けることによって、期間（１）および（２）の動作については、走査信号ＧＷＲ
Ｔ−ｉがＨレベルになる１水平走査期間（１Ｈ）よりも手前の期間に実行することができ
る。
例えば、図１０に示されるように、走査信号ＧＷＲＴ−ｉがＨレベルになるタイミング
よりも１水平走査期間（１Ｈ）だけ手前の期間において、期間（１）および（２）の動作
を実行し、走査信号ＧＷＲＴ−ｉがＨレベルになる１水平走査期間（１Ｈ）において期間
（３）の動作を実行することができる。
また、制御信号ＧＳＥＴ−ｉをＬレベルとして、ＯＬＥＤ素子２３０を点灯させる期間
（４）が終了した直後に、期間（１）の動作を実行し、引き続き、期間（２）の動作を実
行しても良い。
すなわち、図９に示した画素回路２００では、走査信号ＧＷＲＴ−ｉがＨレベルになる
１水平走査期間（１Ｈ）よりも手前であって、ＯＬＥＤ素子２３０が消灯している期間に
おいて実行することができるので、期間（１）および（２）のための時間を充分に確保す
ることができるのである。
【００２９】
ただし、図９に示される画素回路は、図２に示した画素回路よりも、１列に兼用される
配線が１本増加するので、電気光学装置１０がいわゆるボトムエミッション構造の場合に
、開口率が低下する点において不利となる。
換言すれば、図２に示した画素回路は、図９に示される画素回路よりも、期間（１）お
よび（２）のための時間を確保することができないが、１列に兼用される配線数が１本少
なくても済むので、開口率が向上する点において有利といえる。
【００３０】
本発明は、上述した実施形態に限られず、種々の変形が可能である。
例えば、実施形態では、単色の画素について階調表示をする構成になっていたが、３つ
の画素の各々に対して、Ｒ（赤）、Ｇ（緑）、Ｂ（青）にて発色するようにＯＬＥＤ素子
２３０の発光層を選択するとともに、これらの３画素により１ドットを構成して、カラー
表示を行うとしても良い。また、ＯＬＥＤ素子２３０は、電流駆動型素子の一例であり、
これに代えて、無機ＥＬ素子や、フィールドエミッション（ＦＥ）素子、ＬＥＤなどの他
の発光素子、さらには、電気泳動素子、エレクトロ・クロミック素子などを用いても良い
。
【００３１】
実施形態では、駆動トランジスタ２１０をＰチャネル型としたが、Ｎチャネル型として
も良い。また、トランジスタ２１１、２１２、２１３、２１４のチャネル型は、実施形態
に限られないが、トランジスタ２１１、２１４のチャネル型については、上述したように
一方をＰチャネル型、他方をＮチャネル型とすることが望ましい。
さらに、これら各トランジスタを、Ｐチャネル型およびＮチャネル型を相補型に組み合
わせたトランスミッションゲートで構成すると、電圧降下をほぼ無視できる程度に抑える
点において望ましい。
くわえて、トランジスタ２１４のソース側にＯＬＥＤ素子２３０を接続するのではなく
、トランジスタ２１４のドレイン側にＯＬＥＤ素子２３０を接続しても良い。
また、図９において、トランジスタ２１２がトランジスタ２１１のドレイン側に接続さ
れていたが、トランジスタ２１２をトランジスタ２１１のソース側に接続する、すなわち
、ノードＡに直接接続してもよい。
【００３２】
次に、上述した実施形態に係る電気光学装置を電子機器に用いた例について説明する。
まず、上述した電気光学装置１０を、表示部に適用した携帯電話について説明する。図
１１は、この携帯電話の構成を示す斜視図である。
この図において、携帯電話１１００は、複数の操作ボタン１１０２のほか、受話口１１
０４、送話口１１０６とともに、表示部として、上述した電気光学装置１０を備えるもの
である。
【００３３】
次に、上述した電気光学装置１０を、ファインダに用いたデジタルスチルカメラについ
て説明する。
図１２は、このデジタルスチルカメラの背面を示す斜視図である。銀塩カメラは、被写
体の光像によってフィルムを感光させるのに対し、デジタルスチルカメラ１２００は、被
写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像
信号を生成・記憶するものである。ここで、デジタルスチルカメラ１２００におけるケー
ス１２０２の背面には、上述した電気光学装置１０の表示面が設けられる。この電気光学
装置１０は、撮像信号に基づいて表示を行うので、被写体を表示するファインダとして機
能することになる。また、ケース１２０２の前面側（図１２においては裏面側）には、光
学レンズやＣＣＤなどを含んだ受光ユニット１２０４が設けられている。
【００３４】
撮影者が電気光学装置１０によって表示された被写体像を確認して、シャッタボタン１
２０６を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板１２０８のメモリ
に転送・記憶される。また、このデジタルスチルカメラ１２００にあって、ケース１２０
２の側面には、外部表示を行うためのビデオ信号出力端子１２１２と、データ通信用の入
出力端子１２１４とが設けられている。
【００３５】
なお、電子機器としては、図１１の携帯電話や、図１２のデジタルスチルカメラの他に
も、テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テ
レビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これら
の各種電子機器の表示部として、上述した電気光学装置が適用可能なのは言うまでもない
。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】同電気光学装置の画素回路の構成を示す図である。
【図３】同電気光学装置の動作を示すタイミングチャートである。
【図４】同画素回路の動作説明図である。
【図５】同画素回路の動作説明図である。
【図６】同画素回路の動作説明図である。
【図７】同画素回路の動作説明図である。
【図８】同画素回路の動作説明図である。
【図９】同画素回路の別の構成を示す図である。
【図１０】同画素回路の動作を示すタイミングチャートである。
【図１１】同電気光学装置を用いた携帯電話を示す図である。
【図１２】同電気光学装置を用いたデジタルスチルカメラを示す図である。
【符号の説明】
【００３７】
１０…電気光学装置、１２…制御回路、１４…Ｙドライバ、１６…Ｘドライバ、１０２…
走査線、１０４…初期化制御線、１０６…点灯制御線、１１２…データ線、１１２ａ…初
期電圧供給線、１１２ｂ…信号線、１１４…電源線、２００…画素回路、２１０…駆動ト
ランジスタ、２１１、２１２、２１３、２１４…トランジスタ（それぞれ第１、第２、第
３、第４のスイッチング素子）、２２０…容量、２３０…ＯＬＥＤ素子、１１００…携帯
電話機、１２００…デジタルスチルカメラ
【図１】
2005091724.tif 000003
【図２】
2005091724.tif 000004
【図３】
2005091724.tif 000005
【図４】
2005091724.tif 000006
【図５】
2005091724.tif 000007
【図６】
2005091724.tif 000008
【図７】
2005091724.tif 000009
【図８】
2005091724.tif 000010
【図９】
2005091724.tif 000011
【図１０】
2005091724.tif 000012
【図１１】
2005091724.tif 000013
【図１２】
2005091724.tif 000014