(57)【要約】【課題】  本発明は、消費電力を削減することができる表示装置、電子機器を提供することを課題とする。【解決手段】  本発明の表示装置は、複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有する。複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、発光素子の発光又は非発光を制御する第２のトランジスタと、ビデオ信号を保持する容量素子とを有する。【選択図】  図１
2005338777.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記容量素子は、第１の半導体層、絶縁層及び導電層を有し、
前記第１の半導体層、前記第１のトランジスタの第２の半導体層及び前記第２のトランジスタの第３の半導体層は、下地用絶縁層上に設けられており、
前記絶縁層は、前記第１の半導体層、前記第２の半導体層及び前記第３の半導体層上に設けられており、
前記導電層、前記第１のトランジスタの第１のゲート電極及び前記第２のトランジスタの第２のゲート電極は、前記絶縁層上に設けられていることを特徴とする表示装置。
【請求項２】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記容量素子は、第１の導電層、第１の絶縁層及び第２の導電層を有し、
前記第１の導電層、前記第１のトランジスタの第１のゲート電極及び前記第２のトランジスタの第２のゲート電極は、第２の絶縁層上に設けられており、
前記第１の絶縁層は、前記第１の導電層上に設けられており、
前記第２の導電層、前記第１のトランジスタのソース電極又はドレイン電極に接続された第１の配線、及び前記第２のトランジスタのソース電極又はドレイン電極に接続された第２の配線は、前記第１の絶縁層上に設けられていることを特徴とする表示装置。
【請求項３】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記容量素子は、第１の半導体層、第１の絶縁層、第１の導電層、第２の絶縁層及び第２の導電層を有し、
前記第１の半導体層、前記第１のトランジスタの第２の半導体層及び前記第２のトランジスタの第３の半導体層は、同一の下地用絶縁層上に設けられており、
前記第１の絶縁層は、前記第１の半導体層、前記第２の半導体層及び前記第３の半導体層上に設けられており、
前記第１の導電層、前記第１のトランジスタの第１のゲート電極及び前記第２のトランジスタの第２のゲート電極は、前記第１の絶縁層上に設けられており、
前記第２の絶縁層は、前記第１の導電層、前記第１のゲート電極及び前記第２のゲート電極上に設けられており、
前記第２の導電層、前記第１のトランジスタのソース電極又はドレイン電極に接続された第１の配線、及び前記第２のトランジスタのソース電極又はドレイン電極に接続された第２の配線は、前記第２の絶縁層上に設けられていることを特徴とする表示装置。
【請求項４】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記第１のトランジスタと前記第２のトランジスタの上部に第１の絶縁層が設けられ、
前記第１の絶縁層上に第２の絶縁層が設けられ、
前記第２の絶縁層上に前記発光素子の第１の電極が設けられることを特徴とする表示装置。
【請求項５】
請求項４において、
前記容量素子の上部に配置される前記絶縁層の列方向の幅は１０乃至２５μｍであることを特徴とする表示装置。
【請求項６】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記発光素子の画素電極の端部を覆う絶縁層が設けられ、
前記絶縁層は遮光性を有することを特徴とする表示装置。
【請求項７】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記発光素子の第１の電極と第２の電極の一方は反射性を有し、他方は透光性を有することを特徴とする表示装置。
【請求項８】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記発光素子の第１の電極と第２の電極は透光性を有することを特徴とする表示装置。
【請求項９】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記発光素子の第１の電極は、前記第２のトランジスタを介して、第１の電源線に接続され、
前記発光素子の第２の電極は、第２の電源線に接続され、
前記発光素子に逆方向バイアスが印加されるように、前記第１の電源線の電位と前記第２の電源線の電位を設定する電源制御回路を有することを特徴とする表示装置。
【請求項１０】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
環境温度に基づき動作するモニター回路と、前記モニター回路の出力に基づき前記画素領域に供給する電源電位を設定する電源制御回路とを有することを特徴とする表示装置。
【請求項１１】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
環境温度に基づき動作するモニター回路と、前記モニター回路の出力に基づき前記画素領域に供給する電源電位を設定する電源制御回路とを有し、
前記モニター回路はモニター用発光素子を有することを特徴とする表示装置。
【請求項１２】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記発光素子は、三重項励起状態からの赤色発光を呈する材料、一重項励起状態からの緑色発光を呈する材料、又は一重項励起状態からの青色発光を呈する材料を有することを特徴とする表示装置。
【請求項１３】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記発光素子は、三重項励起状態からの赤色発光を呈する材料、三重項励起状態からの緑色発光を呈する材料、又は一重項励起状態からの青色発光を呈する材料を有することを特徴とする表示装置。
【請求項１４】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記画素領域には、電源線が列方向に複数本設けられ、
隣接する画素間で前記電源線を共有することを特徴とする表示装置。
【請求項１５】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記ソースドライバは、パルス出力回路と、ラッチと、選択回路とを有し、
前記パルス出力回路の入力ノードに接続された第１の保護回路と、
前記パルス出力回路とラッチの間に設けられた第２の保護回路と、
前記選択回路と前記画素領域の間に設けられた第３の保護回路とを有し、
前記第１乃至前記第３の保護回路の各々は、抵抗素子、容量素子及び整流素子から選択された１種又は複数種を有することを特徴とする表示装置。
【請求項１６】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記ソースドライバと接続フィルムの間に設けられた保護回路とを有し、
前記保護回路は、抵抗素子、容量素子及び整流素子から選択された１種又は複数種を有することを特徴とする表示装置。
【請求項１７】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記第１のゲートドライバと前記第２のゲートドライバの各々は、パルス出力回路と、選択回路とを有し、
前記パルス出力回路の入力ノードに接続された第１の保護回路と、
前記選択回路と前記画素領域の間に設けられた第２の保護回路とを有し、
前記第１の保護回路と前記第２の保護回路の各々は、抵抗素子、容量素子及び整流素子から選択された１種又は複数種を有することを特徴とする表示装置。
【請求項１８】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記第１のゲートドライバと前記第２のゲートドライバの一方又は両方と、接続フィルムの間に設けられた保護回路とを有し、
前記保護回路は、抵抗素子、容量素子及び整流素子から選択された１種又は複数種を有することを特徴とする表示装置。
【請求項１９】
請求項１５乃至請求項１８のいずれか一項において、
前記整流素子は、ゲート電極とドレイン電極が接続されたトランジスタ又はダイオードであることを特徴とする表示装置。
【請求項２０】
請求項１５又は請求項１７において、
前記パルス出力回路は複数のフリップフロップ回路又はデコーダ回路であることを特徴とする表示装置。
【請求項２１】
複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
環境温度に基づき動作するモニター回路と、前記モニター回路の出力に基づき前記画素領域に供給する電源電位を設定する制御回路とを有し、
前記モニター回路はモニター用発光素子を有し、
前記制御回路はスイッチングレギュレータであることを特徴とする表示装置。
【請求項２２】
複数の画素を含む画素領域と、ソースドライバと、信号の書き込みをする画素行を選択する第１のゲートドライバと、前記画素へ書き込まれた信号を消去する画素行を選択する第２のゲートドライバとを有し、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光又は非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
前記ソースドライバは前記画素への書き込みの信号を出力する動作、又は、前記画素へ書き込まれた信号を消去するための信号を出力する動作を選択する第１の選択回路を有し、
前記第１のゲートドライバと前記第２のゲートドライバの各々は、前記第１のゲートドライバと前記第２のゲートドライバのどちらが動作を行うかを選択する第２の選択回路を有し、
前記第１のゲートドライバと前記第２ゲートドライバのどちらのゲートドライバが動作を行うかを決める前記第２の選択回路に入力する信号を、前記第１の選択回路に遅延させて出力する遅延回路を有することを特徴とする表示装置。
【請求項２３】
請求項２２において、前記遅延回路は、複数のフリップフロップ回路を有することを特徴とする表示装置。
【請求項２４】
請求項１乃至請求項２３のいずれか一項において、
前記第１のトランジスタのソース電極又はドレイン電極に接続された第１の配線と、前記第２のトランジスタのソース電極又はドレイン電極に接続された第２の配線の厚さは５００ｎｍ乃至１３００ｎｍであることを特徴とする表示装置。
【請求項２５】
請求項１乃至請求項２３のいずれか一項において、
前記第１のトランジスタのゲート電極は、ゲート線を介して、前記第１のゲートドライバと前記第２のゲートドライバに接続され、
前記第１のトランジスタのソース電極とドレイン電極の一方は、ソース線を介して、前記ソースドライバに接続され、
前記第１のトランジスタのソース電極とドレイン電極の他方は、前記第２のトランジスタのゲート電極に接続され、
前記第２のトランジスタのソース電極とドレイン電極の一方は、前記発光素子の第１の電極に接続され、
前記第２のトランジスタのソース電極とドレイン電極の他方は、一定の電位に保たれていることを特徴とする表示装置。
【請求項２６】
請求項１乃至請求項２４のいずれか一項に記載の前記表示装置を用いることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は自発光素子を含む表示装置及びその駆動方法、テレビジョン装置に関する。また、絶縁表面上に素子が設けられた素子基板に関する。また、複数の素子を含むソースドライバ、ゲートドライバに関する。
【０００２】
また本発明は、発光素子を含む表示装置を用いた電子機器に関する。
【背景技術】
【０００３】
近年、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を代表とする発光素子を含む表示装置の開発が進められ、自発光型ゆえの高画質、広視野角、薄型、軽量等の利点を活かして、幅広い利用が期待されている。発光素子は、その輝度が電流値に比例する性質を有するため、階調を正確に表現するために、当該発光素子に一定の電流を流す定電流駆動を採用する表示装置がある（特許文献１参照）。
【特許文献１】特開２００３−３２３１５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
情報端末や携帯電話機などの表示機能を搭載した電子機器の普及が進められているが、このような電子機器は、バッテリーを用いているものが多く、消費電力の削減が課題となっている。しかしながら、特許文献１に記載の表示装置のように、定電流駆動を採用すると、発光素子に直列に接続された駆動用のトランジスタを飽和領域で動作させなければいけないため、駆動電圧を高くする必要があり、消費電力の削減は見込めない。そこで本発明は、消費電力を削減することができる表示装置及びその駆動方法を提供することを課題とする。
【課題を解決するための手段】
【０００５】
本発明の表示装置は、複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有する。複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、発光素子の発光又は非発光を制御する第２のトランジスタと、ビデオ信号を保持する容量素子とを有する。
【０００６】
第１のトランジスタのゲート電極は、ゲート線を介して、第１のゲートドライバと第２のゲートドライバに接続する。第１のトランジスタのソース電極及びドレイン電極の一方は、ソース線を介して、ソースドライバに接続する。第１のトランジスタのソース電極及びドレイン電極の他方は第２のトランジスタのゲート電極に接続する。第２のトランジスタのソース電極及びドレイン電極の一方は、発光素子の画素電極に接続する。第２のトランジスタのソース電極及びドレイン電極の他方は電源に接続することを特徴とする。
【０００７】
上記構成を有する本発明は、画素に配置するトランジスタが２つだけであることから、高開口率を実現する。高開口率が実現すると、光を発する面積の増加に伴って、発光素子の輝度を下げることができる。従って、発光素子の駆動電圧を低くして、消費電力を削減することができる。
【０００８】
本発明の表示装置は、発光素子に一定の電圧を印加する定電圧駆動を採用する。定電圧駆動は、駆動用のトランジスタを飽和領域で動作させる必要がなく、また、駆動電圧を高くする必要もないため、定電流駆動と比較して、消費電力を削減することができる。
【０００９】
容量素子は、第１のトランジスタ及び第２のトランジスタが含む半導体層と同じ層に設けられた半導体層と、第１のトランジスタ及び第２のトランジスタが含むゲート電極と同じ層に設けられた導電層と、半導体層と導電層の間に設けられた絶縁層とを含むことを特徴とする。また、容量素子は、第１のトランジスタ及び第２のトランジスタが含むゲート電極と同じ層に設けられた第１の導電層と、第１のトランジスタ及び第２のトランジスタのソース電極又はドレイン電極に接続する導電層（ソース配線又はドレイン配線に相当）と同じ層に設けられた第２の導電層と、第１の導電層と第２の導電層の間に設けられた絶縁層とを含むことを特徴とする。
【００１０】
上記構成を有する本発明は、容量素子はソース配線又はドレイン配線の下部に設けるため、１つの画素の面積を有効利用することができ、容量素子の配置による開口率の減少は生じない。
【００１１】
また、第１のトランジスタ及び第２のトランジスタのソース電極又はドレイン電極に接続する導電層（ソース配線又はドレイン配線に相当）の厚さは５００ｎｍ乃至１３００ｎｍであることを特徴とする。
【００１２】
また、第１のトランジスタと第２のトランジスタの上部に設けられた第１の絶縁層と、第１の絶縁層に接する第２の絶縁層とを有し、第２の絶縁層上に発光素子が含む第１の電極が設けられることを特徴とする。
【００１３】
また、発光素子が含む第１の電極の端部を覆う隔壁層（絶縁層）を有し、容量素子の上部に配置される隔壁層（絶縁層）の列方向の幅は１０乃至２５μｍであることを特徴とする。また、発光素子が含む第１の電極の端部を覆う隔壁層（絶縁層）を有し、隔壁層（絶縁層）は遮光性を有することを特徴とする。
【００１４】
また、発光素子の第１の電極及び第２の電極の一方は反射性を有し、他方は透光性を有することを特徴とする。また、発光素子の第１の電極及び第２の電極は透光性を有することを特徴とする。
【００１５】
本発明の表示装置は、発光素子に逆方向バイアスを印加することができるように、第１の電源と第２の電源の電位を変える電源制御回路を有することを特徴とする。
【００１６】
本発明の表示装置は、周囲の温度に基づき動作するモニター回路と、モニター回路の出力に基づき、画素領域に供給する電源電位を変える電源制御回路とを有することを特徴とする。モニター回路は、モニター用発光素子を有することを特徴とする。
【００１７】
本発明の表示装置が含むソースドライバは、パルス出力回路と、ラッチと、選択回路とを有し、パルス出力回路の入力ノードに接続する第１の保護回路と、パルス出力回路とラッチの間に設けられた第２の保護回路と、選択回路と画素領域の間に設けられた第３の保護回路とを有することを特徴とする。
【００１８】
本発明の表示装置が含む第１のゲートドライバと第２のゲートドライバの各々は、パルス出力回路と、選択回路とを有し、パルス出力回路の入力ノードに接続する第１の保護回路と、選択回路と画素領域の間に設けられた第２の保護回路とを有することを特徴とする。
【００１９】
保護回路は、抵抗素子、容量素子及び整流素子から選択された１種又は複数種であることを特徴とする。また、整流素子はゲート電極とドレイン電極が接続されたトランジスタ又はダイオードであることを特徴とする。また、パルス出力回路は複数のフリップフロップ回路又はデコーダ回路であることを特徴とする。
【００２０】
発光素子は、三重項励起状態からの赤色発光を呈する材料、一重項励起状態からの緑色発光を呈する材料、又は一重項励起状態からの青色発光を呈する材料とを有することを特徴とする。または、発光素子は、三重項励起状態からの赤色発光を呈する材料、三重項励起状態からの緑色発光を呈する材料、又は一重項励起状態からの青色発光を呈する材料とを有することを特徴とする。発光効率がよい三重項励起状態からの発光を呈する材料を用いることにより、消費電力の削減を実現することができる。
【００２１】
本発明の表示装置が含む画素領域には、第１の電源に接続する電源線が列方向に複数本設けられ、隣接する画素間で電源線を共有することを特徴とする。
【００２２】
本発明は、上記構成を有する表示装置において、発光素子の画素電極までを形成した状態である素子基板を提供する。より詳しくは、素子基板は、絶縁表面上に、トランジスタと、トランジスタに接続する画素電極までを形成した状態のものであり、電界発光層と対向電極を形成していない状態に相当する。
【００２３】
また本発明の表示装置は以下のように動作する。１フレーム期間は複数のサブフレーム期間ＳＦ１、ＳＦ２、・・・、ＳＦｎ（ｎは自然数）を有し、複数のサブフレーム期間の各々は、複数の書き込み期間Ｔａ１、Ｔａ２、・・・、Ｔａｎから選択された１つと、複数の点灯期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓｎから選択された１つとを有し、複数の書き込み期間の各々は複数のゲート選択期間を有し、複数のゲート選択期間の各々は複数のサブゲート選択期間を有し、複数の点灯期間の長さはＴｓ１：Ｔｓ２：・・・：Ｔｓｎ＝２(n-1)：２(n-2)：・・・：２0を満たし、複数の点灯期間の出現する順序はランダムであることを特徴とする。
【００２４】
又は、複数のサブフレーム期間から選択された１つ又は複数の期間は複数に分割され、分割された１つ又は複数のサブフレーム期間の各々と、分割されていない１つ又は複数のサブフレーム期間の各々は、複数の書き込み期間Ｔａ１、Ｔａ２、・・・、Ｔａｍ（ｍは自然数）から選択された１つと、複数の点灯期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓｍから選択された１つとを有し、複数の書き込み期間の各々は複数のゲート選択期間を有し、複数のゲート選択期間の各々は複数のサブゲート選択期間を有することを特徴とする。
【００２５】
又は、複数のサブフレーム期間から選択された１つ又は複数の期間は複数に分割され、分割された１つ又は複数のサブフレーム期間の各々と、分割されていない１つ又は複数のサブフレーム期間の各々は、複数の書き込み期間Ｔａ１、Ｔａ２、・・・、Ｔａｍ（ｍは自然数）から選択された１つと、複数の点灯期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓｍから選択された１つとを有し、複数の書き込み期間の各々は複数のゲート選択期間を有し、複数のゲート選択期間の各々は複数のサブゲート選択期間を有し、複数の点灯期間の出現する順序はランダムであることを特徴とする。
【００２６】
そして、複数のサブゲート選択期間から選択された１つの期間において、第１のゲートドライバ及び第２のゲートドライバの一方によりゲート線が選択され、複数のサブゲート選択期間から選択された１つの期間において、第１のゲートドライバ及び第２のゲートドライバの他方によりゲート線が選択され、発光素子は、第２のトランジスタのゲート電極に入力されるビデオ信号に基づき、発光又は非発光することを特徴とする。
【００２７】
なお、本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板などに配置することが出来る。
【００２８】
また、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、別の素子やスイッチなど）が配置されていてもよい。
【００２９】
また、画素などにおける容量素子は、トランジスタなどのゲート容量によって、代用することが出来る。その場合は、容量素子を省略できる。
【００３０】
また、スイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。スイッチは、電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（ＶＳＳ、Ｖｇｎｄ、０Ｖなど）に近い状態で動作する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（ＶＤＤなど）に近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。
【発明の効果】
【００３１】
定電圧駆動を用いる本発明は、定電流駆動を用いる場合と比較すると、発光素子の駆動電圧を低くすることができるため、消費電力を削減することができる。
【発明を実施するための最良の形態】
【００３２】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００３３】
（実施の形態１）
本発明の表示装置の構成について図１〜３を参照して説明する。本発明の表示装置は、ソース線Ｓｘ（ｘは自然数、１≦ｘ≦ｍ）と、ゲート線Ｇｙ（ｙは自然数、１≦ｙ≦ｎ）が絶縁体を介して交差する領域に複数の素子を含む画素１０を複数有する（図１（Ａ）参照）。画素１０は、発光素子１３と、容量素子１６と、２つのトランジスタとを有する。２つのトランジスタのうち、１つは画素１０に対するビデオ信号の入力を制御するスイッチング用トランジスタ１１（以下ＴＦＴ１１と表記することがある）であり、もう１つは発光素子１３の発光と非発光を制御する駆動用トランジスタ１２（以下ＴＦＴ１２と表記と表記することがある）である。ＴＦＴ１１、１２は電界効果トランジスタであり、ゲート電極、ソース電極、ドレイン電極の３つの端子を有する。
【００３４】
ＴＦＴ１１のゲート電極はゲート線Ｇｙに接続し、ソース電極及びドレイン電極の一方はソース線Ｓｘに接続し、他方はＴＦＴ１２のゲート電極に接続する。ＴＦＴ１２のソース電極及びドレイン電極の一方は電源線Ｖｘ（ｘは自然数、１≦ｘ≦ｍ）を介して第１の電源１７に接続し、他方は発光素子１３の画素電極に接続する。発光素子１３の対向電極は、電源線を介して、第２の電源１８に接続する。容量素子１６はＴＦＴ１２のゲート電極とソース電極の間に設けられる。ＴＦＴ１１、１２の導電型は制約されず、Ｎ型とＰ型のどちらの導電型でもよいが、図示する構成では、ＴＦＴ１１はＮ型、ＴＦＴ１２がＰ型の場合を示す。第１の電源１７の電位と第２の電源１８の電位も特に制約されないが、発光素子１３に順方向バイアス又は逆方向バイアスの電圧が印加されるように、互いに異なる電位に設定する。
【００３５】
第１の電源１７に接続された電源線Ｖｘと、第２の電源１８に接続された電源線は、一定の電位に保たれている。
【００３６】
上記構成を有する本発明の表示装置は、画素１０に配置するトランジスタの個数が２つである点を特徴とする。上記特徴により、１つの画素１０にレイアウトするトランジスタの個数が少なくし、またトランジスタの個数が少ないことから、必然的に配置する配線の本数を少なくすることができるため、高開口率、高精細化、高歩留まりを実現する。また、高開口率が実現すると、光を発する面積の増加に伴って、発光素子の輝度を下げることができる。つまり電流密度を下げることができる。従って、駆動電圧を下げることができるため、消費電力を削減することができる。また、駆動電圧を下げることで、信頼性を向上させることができる。
【００３７】
ＴＦＴ１１、１２を構成する半導体は、非晶質半導体（アモルファスシリコン）、微結晶半導体、多結晶半導体（ポリシリコン）、有機半導体等のいずれもよい。微結晶半導体は、シランガス（ＳｉＨ4）とフッ素ガス（Ｆ2）を用いて形成するか、シランガスと水素ガスを用いて形成するか、上記に挙げたガスを用いて薄膜を形成後にレーザ光の照射を行って形成してもよい。
【００３８】
ＴＦＴ１１、１２のゲート電極は、導電性材料により単層又は積層で形成する。例えば、タングステン（Ｗ）と窒化タングステン（ＷＮ、タングステン（Ｗ）と窒素（Ｎ）の組成比は制約されない）の積層構造や、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）の積層構造、モリブデン（Ｍｏ）と窒化モリブデン（ＭｏＮ、モリブデン（Ｍｏ）と窒素（Ｎ）の組成比は制約されない）の積層構造を採用するとよい。
【００３９】
ＴＦＴ１１、１２が含む不純物領域（ソース電極とドレイン電極）に接続する導電層（ソース配線又はドレイン配線に相当）は、導電性材料により単層又は積層で形成する。例えば、チタン（Ｔｉ）、アルミニウムシリコン（Ａｌ−Ｓｉ、シリコン（Ｓｉ）が添加されたアルミニウム（Ａｌ））、チタン（Ｔｉ）の積層構造、モリブデン（Ｍｏ）、アルミニウム−シリコン（Ａｌ−Ｓｉ、シリコン（Ｓｉ）が添加されたアルミニウム（Ａｌ））及びモリブデン（Ｍｏ）の積層構造、窒化モリブデン（ＭｏＮ、モリブデン（Ｍｏ）と窒素（Ｎ）の組成比は制約されない）、アルミニウム−シリコン（Ａｌ−Ｓｉ、シリコン（Ｓｉ）が添加されたアルミニウム（Ａｌ））及び窒化モリブデン（ＭｏＮ、モリブデン（Ｍｏ）と窒素（Ｎ）の組成比は制約されない）の積層構造を採用するとよい。
【００４０】
次に、上記構成を有する画素１０のレイアウトを図２に示す。このレイアウトでは、ＴＦＴ１１、１２、容量素子１６、発光素子１３の画素電極に相当する導電層１９を示す。続いて、このレイアウトのＡ−Ｂ−Ｃに対応する断面構造を図１（Ｂ）に示す。ガラスや石英などの絶縁表面を有する基板２０上にＴＦＴ１１、１２、発光素子１３、容量素子１６が設けられている。
【００４１】
発光素子１３は、画素電極に相当する導電層１９、電界発光層３３、対向電極に相当する導電層３４の積層体に相当する。導電層１９、３４の両者が透光性を有する場合、発光素子１３は、導電層１９に向かう方向と、導電層３４に向かう方向に光を発する。つまり発光素子１３は両面出射を行う。また、導電層１９、３４の一方が透光性を有し、他方が遮光性を有する場合、発光素子１３は導電層１９に向かう方向のみか、導電層３４に向かう方向のみに光を発する。つまり発光素子１３は上面出射又は下面出射を行う。図１（Ｂ）は、発光素子１３が下面出射を行う場合の断面構造を示す。
【００４２】
容量素子１６は、ＴＦＴ１２のゲート電極とソース電極の間に配置され、当該ＴＦＴ１２のゲート・ソース間電圧を保持する。容量素子１６は、ＴＦＴ１１、１２が含む半導体層と同じ層に設けられた半導体層２１と、ＴＦＴ１１、１２のゲート電極と同じ層に設けられた導電層２２ａ、２２ｂ（以下総称して導電層２２と表記）と、半導体層２１と導電層２２の間の絶縁層により容量を形成する点を特徴とする。
【００４３】
なお、ＴＦＴ１１の半導体層と、ＴＦＴ１２の半導体層と、容量素子１６の半導体層２１は、同じ下地用絶縁層上に設けられている。
【００４４】
また、容量素子１６はＴＦＴ１１、１２のゲート電極と同じ層に設けられた導電層２２と、ＴＦＴ１１、１２のソース電極又はドレイン電極に接続する導電層（ソース配線又はドレイン配線に相当）２４〜２７と同じ層に設けられた導電層２３と、導電層２２と導電層２３の間の絶縁層により容量を形成する点を特徴とする。
上記特徴により、容量素子１６はＴＦＴ１２のゲート・ソース間電圧を保持するのに十分な容量値を得ることができる。また、容量素子１６は、電源線を構成する導電層の下部に設けられており、そのために、容量素子１６の配置による開口率の減少は生じない。
【００４５】
また、ＴＦＴ１１、１２のソース配線又はドレイン配線に相当する導電層２４〜２７と導電層２３の厚さは、５００ｎｍ乃至２０００ｎｍ、好ましくは５００ｎｍ乃至１３００ｎｍである点を特徴とする。導電層２３〜２７は、ソース線Ｓｘや電源線Ｖｘを構成しているため、上記特徴のように、導電層２３〜２７の膜厚を厚くすることで、電圧降下による影響を抑制することができる。なお、導電層２３〜２７を厚くすると配線抵抗を小さくすることができるが、逆に、導電層２３〜２７を厚くしすぎると、パターン加工を正確に行うことが困難になったり、表面の凸凹が問題になったりする。つまり、導電層２３〜２７の厚さは、配線抵抗と、パターン加工のし易さと表面の凸凹の影響とを考慮して、上記の範囲内で決定するとよい。
【００４６】
また、ＴＦＴ１１、１２を覆う絶縁層２８、２９（以下総称して第１の絶縁層３０と表記）と、第１の絶縁層３０上に設けられた第２の絶縁層３１とを有し、第２の絶縁層３１上に画素電極に相当する導電層１９を有する点を特徴とする。仮に、第２の絶縁層３１を設けないとすると、ソース配線又はドレイン配線に相当する導電層２４〜２７と導電層２３は、導電層１９とは同じ層に設けることになる。そうすると、導電層１９を設ける領域は、導電層２３〜２７を設けた領域以外に制約されてしまう。しかしながら、第２の絶縁層３１を設けることにより、導電層１９を設ける領域のマージンが広がり、高開口率を実現する。上面出射の場合、この構成は特に有効である。高開口率を実現すると、光を発する面積の増加に伴って、駆動電圧を下げて、消費電力を削減することができる。
【００４７】
なお第１の絶縁層３０と第２の絶縁層３１は、酸化珪素や窒化珪素等の無機材料、ポリイミドやアクリル等の有機材料等を用いて形成する。第１の絶縁層３０と第２の絶縁層３１を同じ材料で形成してもよいし、互いに異なる材料で形成してもよい。また、第１の絶縁層３０と第２の絶縁層３１を形成する材料としては、シロキサン系の材料を用いればよく、例えば、シリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む有機基（例えば、アルキル基、芳香族炭化水素）が用いられるもの、又は、シリコンと酸素との結合で骨格構造が構成され、置換基にフルオロ基が用いられるもの、又はシリコンと酸素との結合で骨格構造が構成され、置換基に、少なくとも水素を含む有機基とフルオロ基とが用いられるものである。
【００４８】
また、画素１０の間に隔壁層３２（バンク、土手、又は絶縁層ともよぶ）が設けられるが、容量素子１６上の隔壁層３２の幅３５は、その下部に設けられた配線を隠すことができる幅であればよい。具体的には、幅３５は、７．５乃至２７．５μｍ、好ましくは１０μｍ乃至２５μｍである点を特徴とする（図３参照）。このように、隔壁層３２の幅を狭くすることで、高開口率を実現する。高開口率を実現すると、光を発する面積の増加に伴って、駆動電圧を下げて、消費電力を削減することができる。
【００４９】
なお、図示するレイアウトによれば、画素の開口率は約５０％である。図示するレイアウトの画素１０の列方向（縦方向）の長さは幅３８で示し、行方向（横方向）の長さは幅３７で示す。隔壁層３２は、無機材料と有機材料のどちらの材料を用いて形成してもよい。但し、隔壁層３２に接するように、電界発光層を設けるため、当該電界発光層にピンホールなどが生じないように、曲率半径が連続的に変化する形状を有するとよい。
【００５０】
また、隔壁層３２は遮光性を有する点を特徴とする。上記特徴により、画素１０間の輪郭が明瞭なものとなり、高精細な画像を表示することができる。隔壁層３２は、顔料やカーボンナノチューブを含み、これらの顔料やカーボン等の添加物により、着色され、そのために遮光性を有する。
【００５１】
また、本発明の表示装置は、上述した画素１０がマトリクス状に複数配置された画素領域４０と、第１のゲートドライバ４１と、第２のゲートドライバ４２と、ソースドライバ４３とを有する（図４参照）。第１のゲートドライバ４１と第２のゲートドライバ４２は、画素領域４０を挟んで対向するように配置するか、画素領域４０の上下左右の四方のうち一方に配置する。
【００５２】
ソースドライバ４３は、パルス出力回路４４、ラッチ４５及び選択回路４６を有する。ラッチ４５は第１のラッチ４７と第２のラッチ４８を有する。選択回路４６は、トランジスタ４９（以下ＴＦＴ４９と表記）と、アナログスイッチ５０を有する。ＴＦＴ４９とアナログスイッチ５０は、ソース線Ｓｘに対応して、各列に設けられる。インバータ５１は、ＷＥ信号（Ｗｒｉｔｅ  Ｅｒａｓｅ）の反転信号を生成するためのものであり、外部からＷＥ信号の反転信号を供給する場合には設けなくてもよい。
【００５３】
ＴＦＴ４９のゲート電極は選択信号線５２に接続し、ソース電極及びドレイン電極の一方はソース線Ｓｘに接続し、他方は電源５３に接続する。アナログスイッチ５０は、第２のラッチ４８とソース線Ｓｘの間に設けられる。つまり、アナログスイッチ５０の入力ノードは第２のラッチ４８に接続し、出力ノードはソース線Ｓｘに接続する。アナログスイッチ５０の２つの制御ノードは、一方は選択信号線５２に接続し、他方はインバータ５１を介して選択信号線５２に接続する。電源５３の電位は、画素１０が含むＴＦＴ１２をオフにする電位であり、ＴＦＴ１２がＮ型の場合は電源５３の電位をＬレベルとし、ＴＦＴ１２がＰ型の場合は電源５３の電位をＨレベルとする。
【００５４】
第１のゲートドライバ４１はパルス出力回路５４と選択回路５５を有する。第２のゲートドライバ４２はパルス出力回路５６と選択回路５７を有する。選択回路５５、５７は、選択信号線５２に接続する。但し、第２のゲートドライバ４２が含む選択回路５７は、インバータ５８を介して選択信号線５２に接続する。つまり、選択信号線５２を介して、選択回路５５、５７に入力されるＷＥ信号は、互いに反転した関係にある。
【００５５】
選択回路５５、５７の各々はトライステートバッファを有する。トライステートバッファの入力ノードはパルス出力回路５４又はパルス出力回路５６に接続し、制御ノードは選択信号線５２に接続する。トライステートバッファの出力ノードはゲート線Ｇｙに接続する。トライステートバッファは、選択信号線５２から伝達される信号がＨレベルのときに動作状態となり、Ｌレベルのときに不定状態となる。
【００５６】
なお、不定状態とは、動作状態の反対の状態である。
【００５７】
ソースドライバ４３が含むパルス出力回路４４、第１のゲートドライバ４１が含むパルス出力回路５４、第２のゲートドライバ４２が含むパルス出力回路５６は、複数のフリップフロップ回路からなるシフトレジスタやデコーダ回路に相当する。パルス出力回路４４、５４、５６として、デコーダ回路を適用すれば、ソース線Ｓｘ又はゲート線Ｇｙをランダムに選択することができる。ソース線Ｓｘ又はゲート線Ｇｙをランダムに選択することができると、時間階調方式を適用した場合に生じる疑似輪郭の発生を抑制することができる。
【００５８】
なおソースドライバ４３の構成は上記の記載に制約されず、レベルシフタやバッファを設けてもよい。また、第１のゲートドライバ４１と第２のゲートドライバ４２の構成も上記の記載に制約されず、レベルシフタやバッファを設けてもよい。また、上記には記載していないが、ソースドライバ４３、第１のゲートドライバ４１、第２のゲートドライバ４２は、保護回路を有することを特徴とする。保護回路を有するドライバの構成については、以下の実施の形態３において後述する。
【００５９】
このように、第１のゲートドライバ４１のｎ段目（ｎは自然数）の出力と、第２のゲートドライバ４２のｎ段目の出力は、ｎ行目のゲート線を制御する。第１のゲートドライバ４１と第２のゲートドライバ４２の出力端には、信号の出力を制御する選択回路が設けられている。また、第１のゲートドライバ４１と第２のゲートドライバ４２の一方は、ビデオ信号の書き込みが行われる画素行を選択するゲートドライバであり、他方は、画素に書き込まれた信号を消去する画素行を選択するゲートドライバである。
【００６０】
また本発明の表示装置は、電源制御回路６３を有することを特徴とする。電源制御回路６３は、発光素子１３に電源を供給する電源回路６１とコントローラ６２を有する。電源回路６１は、ＴＦＴ１２と電源線Ｖｘを介して発光素子１３の画素電極に接続する。また、電源回路６１は、電源線を介して、発光素子１３の対向電極に接続する。
【００６１】
発光素子１３に順方向バイアスの電圧を印加して、発光素子１３に電流を流して発光させるときは、第１の電源１７の電位が、第２の電源１８の電位よりも高くなるように、第１の電源１７と第２の電源１８の電位差を設定する。
【００６２】
一方、発光素子１３に逆方向バイアスの電圧を印加する際は、第１の電源１７の電位が、第２の電源１８の電位よりも低くなるように、第１の電源１７と第２の電源１８の電位を設定する。このような電源電位の設定は、コントローラ６２から電源回路６１に所定の信号を供給することにより、行われる。
【００６３】
本発明は、電源制御回路６３を用いて、発光素子１３に逆方向バイアスの電圧を印加することで、発光素子１３の経時劣化を抑制し、信頼性を向上させることができる。また、発光素子１３は、異物の付着や、陽極又は陰極にある微細な突起によるピンホール、電界発光層の不均一性を起因として、陽極と陰極が短絡する初期不良が生じることがある。このような初期不良が発生すると、信号に応じた画素の点灯及び非点灯が行われず、電流のほとんどすべてが陽極と陰極の短絡部を流れて素子全体が消光する現象が生じたり、特定の画素が点灯又は非点灯しない現象が生じたりして、画像の表示が良好に行われないという問題が発生する。しかしながら、本発明の構成によると、発光素子に逆方向バイアスを印加することができるため、陽極と陰極の短絡部のみに局所的に電流を流し、短絡部を発熱させ、その結果、短絡部を酸化又は炭化して絶縁化することができる。その結果、初期不良が生じても、その不良を解消し、画像の表示を良好に行うことができる。なお、このような初期不良の絶縁化は、出荷前に行うとよい。また、初期不良だけでなく、時間の経過に伴い、新たに陽極と陰極の短絡が発生することがある。このような不良は進行性不良とも呼ばれるが、本発明の構成によると、定期的に発光素子に逆方向バイアスを印加することができるので、進行性不良が生じても、その不良を解消し、画像の表示を良好に行うことができる。なお、発光素子１３に逆方向バイアスの電圧を印加するタイミングには特に制約はない。
【００６４】
また本発明の表示装置は、モニター回路６４と制御回路６５を有することを特徴とする。モニター回路６４は、周囲の温度（以下環境温度と表記）に基づき動作する。制御回路６５は定電流源とバッファを有する。図示する構成では、モニター回路６４は、モニター用発光素子６６（以下発光素子６６と表記することがある）を有する。
【００６５】
制御回路６５は、モニター回路６４の出力に基づき、電源電位を変更する信号を、電源制御回路６３に供給する。電源制御回路６３は、制御回路６５から供給される信号に基づき、画素領域４０に供給する電源電位を変更する。上記構成を有する本発明は、環境温度の変化に起因した電流値の変動を抑制して、信頼性を向上させることができる。なおモニター回路６４と制御回路６５の詳しい構成については、以下の実施の形態４において後述する。
【００６６】
定電圧駆動を行う本発明の表示装置は、発光素子の輝度が５００ｃｄ／ｍ2、画素の開口率が５０％のとき、消費電力が１Ｗ以下（９５０ｍＷ）となった。一方、定電流駆動を行う表示装置は、発光素子の輝度が５００ｃｄ／ｍ2、画素の開口率が２５％のとき、消費電力は約２Ｗ（２０４０ｍＷ）であった。つまり、定電圧駆動を採用することで、消費電力を削減することができることが分かる。なお、定電圧駆動を採用することで、消費電力は１Ｗ以下、好ましくは０．７Ｗ以下にまで削減することができる。
【００６７】
なお、上記の消費電力の値は、画素領域のみの消費電力であり、駆動回路部分の消費電力は含まれていない。また、両者とも時間階調の表示デューティー比は７０％である。
【００６８】
また、上記の消費電力の測定を行った、定電圧駆動を行う表示装置と定電流駆動を行う表示装置の画素領域の画素数は、２４０×３×３２０であり、両者で同じであった。
【００６９】
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、図４で示したような回路が、全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。あるいは、図４における回路の一部が、ある基板に形成されており、図４における回路の別の一部が、別の基板に形成されていてもよい。つまり、図４における回路の全てが同じ基板上に形成されていなくてもよい。例えば、図４において、画素領域４０と第１のゲートドライバ４１とは、ガラス基板上にＴＦＴを用いて形成し、ソースドライバ４３（もしくはその一部）は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。
【００７０】
（実施の形態２）
上記の構成では、ＴＦＴ１２はＰ型の場合を例示したが、ＴＦＴ１２がＮ型の場合について、図１９を参照して説明する。
【００７１】
画素１０は、発光素子１３と、容量素子１６と、ＴＦＴ１１、１２とを有する（図１９（Ａ）参照）。発光素子１３が順積み構造を有する場合（画素電極が陽極、対向電極が陰極）、発光素子１３の電流の流れる方向に従って、発光素子１３に順方向バイアスの電圧を印加する際は、第１の電源１７は高電位電源、第２の電源１８は低電位電源となる。発光素子１３に逆方向バイアスの電圧を印加する際は、第１の電源１７は低電位電源、第２の電源１８は高電位電源となる。また、容量素子１６は、ＴＦＴ１２のゲート・ソース間電圧を保持するためのものであり、上記構成によると、ＴＦＴ１２のソース電極は、発光素子１３の画素電極に接続する側の端子であるので、容量素子１６は発光素子１３の画素電極とＴＦＴ１２のゲート電極の間に設けられる。
【００７２】
一方、発光素子１３が逆積み構造を有する場合（画素電極が陰極、対向電極が陽極）、発光素子１３の電流の流れる方向に従って、発光素子１３に順方向バイアスの電圧を印加する際は、第１の電源１７は低電位電源、第２の電源１８は高電位電源となる。発光素子１３に逆方向バイアスの電圧を印加する際は、第１の電源１７は高電位電源、第２の電源１８は低電位電源となる。また、ＴＦＴ１２のソース電極は、電源線Ｖｘに接続する側の端子であるので、容量素子１６は、電源線ＶｘとＴＦＴ１２のゲート電極の間に設けられる。
【００７３】
前者の図１９（Ａ）に示す表示装置の断面構造を図１９（Ｃ）に示す。表示装置は、ガラスや石英などの絶縁表面を有する基板２０上にＴＦＴ１１、１２、発光素子１３、容量素子１６が設けられている。ＴＦＴ１１の導電型は特に制約されないが、ＴＦＴ１１もＮ型とすれば、ＴＦＴ１１、１２の両ＴＦＴは同じ導電型となる。そうすると、ＴＦＴを作り分ける必要がないため、歩留まりを向上させることができる。
【００７４】
上記構成を有する本発明の表示装置は、画素１０に配置するトランジスタの個数が２つである点を特徴とする。上記特徴により、高開口率、高精細化、高歩留まりを実現する。また、高開口率を実現することで、駆動電圧を下げることができるため、消費電力を削減することができる。
【００７５】
（実施の形態３）
本発明の表示装置が有するソースドライバ４３の構成について図５〜７を参照して説明する。ソースドライバ４３はパルス出力回路４４、ＮＡＮＤ７１、第１のラッチ４７、第２のラッチ４８、選択回路４６（第１のラッチ４７、第２のラッチ４８及び選択回路４６を総称して図面ではＳＬＡＴと表記）を有する（図５参照）。パルス出力回路４４は、複数の単位回路（ＳＳＲ）７０が縦列接続した構成を有する。パルス出力回路４４には、クロック信号（ＳＣＫ）、クロックバック信号（ＳＣＫＢ）、スタートパルス（ＳＳＰ）が供給される。第１のラッチ４７にはデータ信号（ＤａｔａＲ、ＤａｔａＧ、ＤａｔａＢ）が供給される。第２のラッチ４８にはラッチパルス（ＳＬＡＴ）、ラッチパルスの反転パルス（ＳＬＡＴＢ）が供給される。選択回路４６には書き込み消去信号（ＳＷＥ、Ｗｒｉｔｅ  Ｅｒａｓｅ信号、以下ＷＥ信号と表記することがある）と、ＷＥ信号の反転信号（ＳＷＥＢ）が供給される。
【００７６】
パルス出力回路４４が含む単位回路７０は、複数のトランジスタと論理回路を有する（図６参照）。単位回路７０は、クロック信号又はクロックバック信号が入力される入力ノード（Ｐ１）に、保護回路として抵抗素子７２が設けられている。また第１のラッチ４７の入力ノードであって、データ信号が供給される入力ノード（Ｐ３、Ｐ４、Ｐ５）に、保護回路として抵抗素子７６〜７８が設けられている（図７参照）。また図５には示していないが、選択回路４６の下段には、レベルシフタ７３、バッファ７４が設けられ、当該バッファ７４の下段に、保護回路７５が設けられている。保護回路７５は、ソース線１本に対して、４つのトランジスタ７９〜８２を含む。なおバッファ７４に供給される電源電位８３〜８５は、ソース線Ｓｘに接続する画素が発光する色に応じて、電位が設定される。
【００７７】
ソースドライバ４３は、パルス出力回路４４の入力ノード（Ｐ１）に接続する第１の保護回路（図示する構成では抵抗素子７２に相当）と、第１のラッチ４７の入力ノード（Ｐ３、Ｐ４、Ｐ５）に接続する第２の保護回路（図示する構成では抵抗素子７６〜７８に相当）と、選択回路４６の下段に設けられた第３の保護回路（図示する構成ではトランジスタ７９〜８２に相当）とを有する点を特徴とする。上記特徴により、静電気に起因した素子の劣化や破壊を抑制することができる。
【００７８】
次に、第１のゲートドライバ４１の構成について図８、９を参照して説明する。第２のゲートドライバ４２の構成は、第１のゲートドライバ４１と同様であるため、ここでは、その構成の説明を省略する。第１のゲートドライバ４１は、パルス出力回路５４、レベルシフタ（ＧＬＳ）８６、選択回路５５を有する（図８参照）。パルス出力回路５４の構成は、ソースドライバ４３が含むパルス出力回路４４と同じ構成であり、複数の単位回路（ＧＳＲ）７０が縦続接続した構成を有し、その入力ノード（Ｐ１）には保護回路が設けられている。
【００７９】
選択回路５５はトライステートバッファ８７と、保護回路８８を有する（図９参照）。トライステートバッファ８７は、第１のゲートドライバ４１及び第２のゲートドライバ４２の一方がゲート線Ｇｙの充放電を行う際に、他方のドライバの出力がそれを阻害しないようにするものである。従って、選択回路５５としては、上記のような機能を有するものであれば、トライステートバッファだけでなく、アナログスイッチやクロックドインバータ等を用いてもよい。保護回路８８は、素子群８９、９０を有する。
【００８０】
第１のゲートドライバ４１は、パルス出力回路５４の入力ノード（Ｐ１）に接続する第１の保護回路（図６に示す構成では抵抗素子７２に相当）と、選択回路５５の下段に設けられた第２の保護回路８８を有する点を特徴とする。上記特徴により、静電気に起因した素子の劣化や破壊を抑制することができる。より具体的には、入力ノードに入力されるクロック信号やデータ信号には雑音が含まれている場合があり、この雑音により、瞬間的に高い電圧又は低い電圧が素子に与えられることがある。しかしながら、保護回路を有する本発明は、素子の誤作動、素子の劣化や破壊を抑制することができる。
【００８１】
なお保護回路は、抵抗素子やトランジスタだけでなく、抵抗素子、容量素子及び整流素子から選択された１種又は複数種から構成される。整流素子とはゲート電極とドレイン電極が接続されたトランジスタ又はダイオードである。
【００８２】
次に、保護回路の動作について簡単に説明する。ここでは、第１のゲートドライバ４１が含む保護回路８８の動作について説明する。
まず、雑音等の影響により、トライステートバッファ８７の出力ノードから、ＶＤＤよりも高い電圧の信号が供給されたとする。そうすると、そのゲート・ソース間電圧の関係から、素子群８９はオフ、素子群９０はオンとなる。そうすると、トライステートバッファ８７にチャージした電荷は、ＶＤＤを伝達する電源線に放電して、ゲート線Ｇｘの電位は、ＶＤＤ、又はＶＤＤ＋α（αは０以上の数であり、ＶＤＤ＋αはＶＤＤよりも高い電位を意味する）の電位となる。
【００８３】
一方、トライステートバッファ８７の出力ノードから、ＶＳＳよりも低い電圧の信号が供給されたとする。そうすると、そのゲート・ソース間電圧の関係から、素子群８９がオン、素子群９０はオフとなる。そうすると、ゲート線Ｇｘの電位は、ＶＳＳ、又はＶＳＳ−α（αは０以上の数であり、ＶＳＳ−αはＶＳＳよりも低い電位を意味する）の電位となる。
このように、雑音等により、トライステートバッファ８７の出力ノードから供給される電圧が、瞬間的に、ＶＤＤより高くなったり、ＶＳＳよりも低くなったりしても、ゲート線Ｇｘに与えられる電圧は、ＶＤＤよりも高くならず、またＶＳＳよりも低くならない。従って、雑音や静電気等に起因した素子の誤作動、損傷、破壊を抑制することができる。
【００８４】
また本発明の表示装置は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ）等の接続フィルムと、第１のゲートドライバ４１、第２のゲートドライバ４２又はソースドライバ４３との間に設けられた保護回路１０１を有する（図１８参照）。ソースドライバ４３であれば、ＳＣＫ、ＳＳＰ、ＤａｔａＲ、ＤａｔａＧ、ＤａｔａＢ、ＳＬＡＴ及びＳＷＥ等の信号は、接続フィルムを介して外部から供給されるが、保護回路１０１は、上記に挙げた信号を伝達する配線と、接続フィルムとの間に設けられる。また、第１のゲートドライバ４１であれば、ＧＣＫ、Ｇ１ＳＰ、ＰＷＣ及びＷＥ等の信号は、接続フィルムを介して外部から供給されるが、保護回路１０１は、上記に挙げた信号を伝達する配線と、接続フィルムとの間に設けられる。図示する構成では、保護回路１０１は、ゲート電極とドレイン電極が接続するトランジスタ９５、９６、抵抗素子９７、９８、容量素子９９、１００を含む。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【００８５】
（実施の形態４）
本発明の温度補償機能は、周囲の温度に基づき動作するモニター回路６４、制御回路６５及び電源制御回路６３により実行される（図１０参照）。モニター回路６４は、図示する構成では発光素子６６を有する。発光素子６６の一方の電極は一定の電位の保たれた電源に接続し（図示する構成では接地している）、他方の電極は制御回路６５に接続する。制御回路６５は、定電流源９１とアンプ９２を有する。電源制御回路６３は電源回路６１とコントローラ６２とを有する。なお、電源回路６１は、供給する電源電位を変えることができる可変電源であることが好ましい。
【００８６】
発光素子６６が環境温度を検出する仕組みについて説明する。発光素子６６の両電極間には、定電流源９１から一定の電流が供給される。つまり発光素子６６の電流値は常に一定である。この状態で環境温度が変化すると、発光素子６６自体の抵抗値が変化する。発光素子６６の抵抗値が変化すると、当該発光素子６６の電流値は常に一定であることから、発光素子６６の両電極間の電位差が変化する。この温度変化による発光素子６６の両電極間の電位差の変化を検出することで、環境温度の変化を検出する。より詳しくは、発光素子６６の一定の電位に保たれている側の電極の電位は変わらないので、定電流源９１に接続する側の電極の電位の変化を検出する。
【００８７】
このような発光素子の電位の変化の情報を含む信号は、アンプ９２に供給され、当該アンプ９２で増幅された後、電源制御回路６３に出力される。電源制御回路６３は、アンプ９２を介して、モニター回路６４の出力に基づき、画素領域４０に供給する電源の電位を変える。そうすると、温度変化に合わせて、電源電位を補正することができる。つまり、温度変化に起因した電流値の変動を抑制することができる。
【００８８】
なお図示する構成では、発光素子６６を複数有するが、本発明はこれに制約されない。モニター回路６４に設ける発光素子６６の個数は制約されない。また、発光素子６６を用いる場合であっても、当該発光素子６６にトランジスタを直列に接続した構成を適用してもよい。その場合は、必要なときに、発光素子６６に直列に接続するトランジスタをオン状態にする。
【００８９】
またモニター回路６４として、発光素子６６を用いているが、本発明はこれに制約されず、公知の温度センサを用いてもよい。公知の温度センサを用いる場合は、画素領域４０と同じ基板上に設けてもよいし、ＩＣを用いて外付けにしてもよい。本発明の温度補償機能は、ユーザによる操作を必要としないため、エンドユーザに表示装置が渡った後も、継続して補正することができるため、製品として、長寿命化を図ることができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【００９０】
（実施の形態５）
本発明の表示装置の動作について図４、１１を参照して説明する。まず、ソースドライバの動作について説明する（図４、１１（Ａ）参照）。パルス出力回路４４には、クロック信号（以下ＳＣＫと表記）、クロック反転信号（以下ＳＣＫＢと表記）及びスタートパルス（以下ＳＳＰと表記）が入力され、これらの信号のタイミングに従って、第１のラッチ４７にサンプリングパルスを出力する。データが入力される第１のラッチ４７は、サンプリングパルスが入力されるタイミングに従って、１列目から最終列目までビデオ信号を保持する。第２のラッチ４８は、ラッチパルスが入力されると、第１のラッチ４７に保持されていたビデオ信号を、一斉に第２のラッチ４８に転送する。
【００９１】
ここで、選択信号線５２から伝達されるＷＥ信号がＬレベルのときを期間Ｔ１とし、ＷＥ信号がＨレベルのときを期間Ｔ２として、各期間における選択回路４６の動作について説明する。期間Ｔ１、Ｔ２は水平走査期間の半分の期間に相当し、期間Ｔ１を第１のサブゲート選択期間、期間Ｔ２を第２のサブゲート選択期間ともよぶ。
【００９２】
期間Ｔ１（第１のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＬレベルであり、ＴＦＴ４９はオン状態、アナログスイッチ５０は非導通状態となる。そうすると、複数の信号線Ｓ１〜Ｓｍは、各列に配置されたＴＦＴ４９を介して、電源５３と電気的に接続する。つまり、複数の信号線Ｓ１〜Ｓｍは、電源５３と同電位になる。
【００９３】
このとき、画素１０が含むＴＦＴ１１はオン状態であり、当該ＴＦＴ１１を介して、電源５３の電位がＴＦＴ１２のゲート電極に伝達される。そうすると、ＴＦＴ１２はオフ状態となり、発光素子１３が含む２つの電極は同電位となる。つまり、発光素子１３が含む両電極間には電流が流れず非発光となる。このように、ビデオ線に入力されるビデオ信号の状態に関係なく、電源５３の電位がＴＦＴ１２のゲート電極に伝達されて、当該ＴＦＴ１１がオフ状態になり、発光素子１３が含む２つの電極の電位が同電位になる動作を消去動作とよぶ。
【００９４】
期間Ｔ２（第２のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＨレベルであり、ＴＦＴ４９はオフ状態、アナログスイッチ５０は導通状態となる。そうすると、第２のラッチ４８に保持されたビデオ信号は、１行分が同時に複数の信号線Ｓ１〜Ｓｍに伝達される。このとき、画素１０が含むＴＦＴ１１はオン状態であり、当該ＴＦＴ１１を介して、ビデオ信号がＴＦＴ１２のゲート電極に伝達される。そうすると、入力されたビデオ信号に従って、ＴＦＴ１２はオン状態又はオフ状態となり、発光素子１３が含む２つの電極は、互いに異なる電位又は同電位となる。より詳しくは、ＴＦＴ１２がオン状態になると、発光素子１３が含む２つの電極は互いに異なる電位となり、発光素子１３に電流が流れる。つまり、発光素子１３は発光する。なお発光素子１３に流れる電流は、ＴＦＴ１２のソース電極とドレイン電極の間に流れる電流と同じである。
【００９５】
一方、ＴＦＴ１２がオフ状態になると、発光素子１３が含む２つの電極は同電位となり、発光素子１３に電流は流れない。つまり、発光素子１３は非発光となる。このように、ビデオ信号に従って、ＴＦＴ１２がオン状態又はオフ状態になり、発光素子１３が含む２つの電極の電位が互いに異なる電位又は同電位となる動作を書き込み動作とよぶ。
【００９６】
次に、第１のゲートドライバ４１、第２のゲートドライバ４２の動作について説明する。パルス出力回路５４には、Ｇ１ＣＫ、Ｇ１ＣＫＢ、Ｇ１ＳＰが入力され、これらの信号のタイミングに従って、選択回路５５に順次パルスを出力する。パルス出力回路５６には、Ｇ２ＣＫ、Ｇ２ＣＫＢ、Ｇ２ＳＰが入力され、これらの信号のタイミングに従って、選択回路５７に順次パルスを出力する。図１１（Ｂ）には、ｉ行目、ｊ行目、ｋ行目、ｐ行目（ｉ、ｊ、ｋ、ｐは自然数、１≦ｉ、ｊ、ｋ、ｐ≦ｎ）の各列の選択回路５５、５７に供給されるパルスの電位を示す。
【００９７】
ここで、ソースドライバ４３の動作の説明と同様に、選択信号線５２から伝達されるＷＥ信号がＬレベルのときを期間Ｔ１とし、ＷＥ信号がＨレベルのときを期間Ｔ２として、各期間における第１のゲートドライバ４１が含む選択回路５５と、第２のゲートドライバ４２が含む選択回路５７の動作について説明する。なお、図１１（Ｂ）のタイミングチャートでは、第１のゲートドライバ４１から信号が伝達されたゲート線Ｇｙ（ｙは自然数、１≦ｙ≦ｎ）の電位をＧｙ４１と表記し、第２のゲートドライバ４２から信号が伝達されたゲート線の電位をＧｙ４２と表記する。そして、言うまでもなく、Ｇｙ４１とＧｙ４２は、同じ配線を示す。
【００９８】
期間Ｔ１（第１のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＬレベルである。そうすると、第１のゲートドライバ４１が含む選択回路５５には、ＬレベルのＷＥ信号が入力され、選択回路５５は不定状態となる。一方、第２のゲートドライバ４２が含む選択回路５７には、ＷＥ信号が反転したＨレベルの信号が入力され、選択回路５７は動作状態となる。つまり、選択回路５７はＨレベルの信号（行選択信号）をｉ行目のゲート線Ｇｉに伝達し、ゲート線ＧｉはＨレベルの信号と同電位となる。つまり、第２のゲートドライバ４２によりｉ行目のゲート線Ｇｉが選択される。
【００９９】
その結果、画素１０が含むＴＦＴ１１はオン状態となる。そして、ソースドライバ４３が含む電源５３の電位がＴＦＴ１２のゲート電極に伝達され、ＴＦＴ１２はオフ状態となり、発光素子１３の両電極の電位は同電位となる。つまり、この期間では、発光素子１３が非発光となる消去動作が行われる。
【０１００】
期間Ｔ２（第２のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＨレベルである。そうすると、第１のゲートドライバ４１が含む選択回路５５には、ＨレベルのＷＥ信号が入力され、選択回路５５は動作状態となる。つまり、選択回路５５はＨレベルの信号をｉ行目のゲート線Ｇｉに伝達し、ゲート線ＧｉはＨレベルの信号と同電位となる。つまり、第１のゲートドライバ４１により、ｉ行目のゲート線Ｇｉが選択される。
【０１０１】
その結果、画素１０が含むＴＦＴ１１はオン状態となる。そして、ソースドライバ４３が含む第２のラッチ４８からビデオ信号がＴＦＴ１２のゲート電極に伝達され、ＴＦＴ１２はオン状態又はオフ状態となり、発光素子１３が含む２つの電極の電位は、互いに異なる電位又は同電位となる。つまり、この期間では、発光素子１３は発光又は非発光となる書き込み動作が行われる。一方、第２のゲートドライバ４２が含む選択回路５７には、Ｌレベルの信号が入力され、不定状態となる。
【０１０２】
このように、ゲート線Ｇｙは、期間Ｔ１（第１のサブゲート選択期間）において第２のゲートドライバ４２により選択され、期間Ｔ２（第２のサブゲート選択期間）において第１のゲートドライバ４１により選択される。つまり、ゲート線は、第１のゲートドライバ４１と第２のゲートドライバ４２により、相補的に制御される。そして、第１のサブゲート選択期間及び第２のサブゲート選択期間において、一方で消去動作を行って、他方で書き込み動作を行う。
【０１０３】
なお第１のゲートドライバ４１がｉ行目のゲート線Ｇｉを選択する期間では、第２のゲートドライバ４２は動作していない状態（選択回路５７が不定状態）、又はｉ行目を除く他の行のゲート線に行選択信号を伝達する。同様に、第２のゲートドライバ４２がｉ行目のゲート線Ｇｉに行選択信号を伝達する期間は、第１のゲートドライバ４１は不定状態、又はｉ行目を除く他の行のゲート線に行選択信号を伝達する。
【０１０４】
また上記のような動作を行う本発明は、発光素子１３を強制的にオフにすることができるために、階調数が多くなった場合にも、デューティー比の向上を実現する。さらに、発光素子１３を強制的にオフにすることができるにも関わらず、容量素子１６の電荷を放電するＴＦＴを設ける必要がないために、高開口率を実現する。高開口率を実現すると、光を発する面積の増加に伴って、発光素子の輝度を下げることができる。つまり、駆動電圧を下げることができるため、消費電力を削減することができる。
【０１０５】
なお、本発明は、ゲート選択期間を２分割する上記の形態に制約されない。ゲート選択期間を３つ以上に分割してもよい。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【０１０６】
なお、ゲート選択期間の前半（第１のサブゲート選択期間）には、画素に消去信号が入力され、ゲート選択期間の後半（第２サブゲート選択期間）には、画素に画像（ビデオ）信号が入力されているが、これに限定されない。ゲート選択期間の前半（第１のサブゲート選択期間）には、画素に画像（ビデオ）信号が入力され、ゲート選択期間の後半（第２サブゲート選択期間）には、画素に消去信号が入力されてもよい。
【０１０７】
またあるいは、ゲート選択期間の前半（第１のサブゲート選択期間）にも、画素に画像（ビデオ）信号が入力され、ゲート選択期間の後半（第２サブゲート選択期間）にも、画素に画像（ビデオ）信号が入力されてもよい。各々には、異なるサブフレームに相当する信号を入力すればよい。その結果、消去期間を設けずに、点灯期間が連続的に配置されるようにして、サブフレーム期間を設けることが出来る。この場合は、消去期間を設ける必要が無いため、デューティー比を高くすることが出来る。
【０１０８】
（実施の形態６）
本発明の表示装置の動作について、縦軸が走査線、横軸が時間のタイミングチャート（図１２（Ａ）（Ｃ））と、ｉ行目のゲート線Ｇｉ（１≦ｉ≦ｍ）のタイミングチャート（図１２（Ｂ）（Ｄ））を用いて説明する。時間階調方式は、１フレーム期間は複数のサブフレーム期間ＳＦ１、ＳＦ２、・・・、ＳＦｎ（ｎは自然数）を有する。
【０１０９】
複数のサブフレーム期間の各々は、書き込み動作又は消去動作を行う複数の書き込み期間Ｔａ１、Ｔａ２、・・・、Ｔａｎから選択された一つと、複数の点灯期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓｎから選択された一つとを有する。複数の書き込み期間の各々は、複数のゲート選択期間を有する。複数のゲート選択期間の各々は、複数のサブゲート選択期間を有する。ゲート選択期間の各々の分割数は特に制約されないが、好ましくは２つ〜８つに分割し、さらに好ましくは２つ〜４つに分割するとよい。また点灯期間Ｔｓ１：Ｔｓ２：・・・：Ｔｓｎは、その長さの比を、例えば２(n-1)：２(n-2)：・・・：２1：２0とする。つまり、点灯期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓｎは、各ビットで長さが異なるように設定する。
【０１１０】
以下には、まず、交流駆動期間ＦＲＢ（Ｆｒａｍｅ  Ｒｅｖｅｒｓｅ  Ｂｉａｓ）を含まない場合であって、３ビット階調（８階調）を表現する場合のタイミングチャートについて説明する（図１２（Ａ）（Ｂ）参照）。この場合、１フレーム期間を３つのサブフレーム期間ＳＦ１〜ＳＦ３に分割する。サブフレーム期間ＳＦ１〜ＳＦ３は、書き込み期間Ｔａ１〜Ｔａ３から選択された１つと、点灯期間Ｔｓ１〜Ｔｓ３から選択された１つとを有する。書き込み期間は、複数のゲート選択期間を有する。複数のゲート選択期間の各々は、複数のサブゲート選択期間を有するが、ここでは、複数のゲート選択期間の各々は、２つのサブゲート選択期間を有し、第１のサブゲート選択期間において消去動作を行い、第２のサブゲート選択期間において書き込み動作を行う場合について示す。
【０１１１】
なお、消去動作は、発光素子を非発光にするために行う動作であり、必要なサブフレーム期間においてのみに行う動作である。
【０１１２】
次に、交流駆動期間ＦＲＢを含む場合のタイミングチャートについて説明する（図１２（Ｃ）（Ｄ）参照）。交流駆動期間ＦＲＢは消去動作のみを行う書き込み期間ＴａＲＢと、発光素子に印加する電位の上下関係（高低差）を逆にして、全ての発光素子に同時に逆方向バイアスを印加する交流駆動期間ＦＲＢを有する。
【０１１３】
なお、交流駆動期間ＦＲＢは、各フレーム期間に設ける必要はなく、複数のフレーム期間毎に設けてもよい。また、サブフレーム期間ＳＦ１〜ＳＦ３と交流駆動期間（逆方向バイアス印加期間ともいう）ＦＲＢを別に設ける必要はなく、あるサブフレーム期間の点灯期間Ｔｓ１〜Ｔｓ３中に設けてもよい。
【０１１４】
また、サブフレーム期間の順序は、上位ビットから下位ビットの順序に出現する上記記載に制約されず、出現する順序はランダムでもよい。さらに、フレーム期間毎に、サブフレーム期間が出現する順序をランダムにしてもよい。
また、複数のサブフレーム期間から選択された１つ又は複数の期間を複数に分割してもよい。その場合、分割された１つ又は複数のサブフレーム期間の各々と、分割されていない１つ又は複数のサブフレーム期間の各々は、複数の書き込み期間Ｔａ１、Ｔａ２、・・・、Ｔａｍ（ｍは自然数）から選択された１つと、複数の点灯期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓｍから選択された１つとを有する。
【０１１５】
そこで、上位ビットのサブフレーム期間が複数に分割され、なお且つ、サブフレーム期間の出現する順序がランダムである場合のタイミングチャートについて説明する（図１３参照）。図示するタイミングチャートは、６ビット階調を表現するものであり、サブフレーム期間ＳＦ１を３つに分割し（図中ＳＦ１−１〜ＳＦ１−３で示す）、サブフレーム期間ＳＦ２を２つに分割し（図中ＳＦ２−１、ＳＦ２−２で示す）、サブフレーム期間ＳＦ３を２つに分割（図中ＳＦ３−１、ＳＦ３−２で示す）している。そして、初行画素の表示のタイミングと、最終行画素の表示のタイミングと、消去用のゲートドライバの走査タイミングと、書き込み用のゲートドライバの走査タイミングとを示す。なお図示するタイミングチャートの表示ｄｕｔｙ比は５１％である。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【０１１６】
（実施の形態７）
本発明の表示装置は、発光素子１３と、容量素子１６と、ＴＦＴ１１、１２を含む画素１０を複数有するものであることは上述した通りであるが、ここでは、隣接する画素間で電源線Ｖｘを共有する形態について、図１４を参照して説明する。このように、隣接する画素間で電源線Ｖｘを共有する場合、隣接する画素の配置は、互いに水平反転した関係にある。隣接する画素同士で電源線Ｖｘを共有すると、配置する配線の本数を少なくすることができるために、高開口率を実現する。高開口率を実現すると、光を発する面積の増加に伴って、発光素子の輝度を下げることができる。つまり、駆動電圧を下げることができるため、消費電力を削減することができる。
【０１１７】
上記構成の場合、発光素子から単色又は白色の発光を呈する構成とするとよい。そして、光の出射側にフィルター又は色変換層を設けた構成とすれば、カラー表示を行うことができる。このように、電源線を共有している場合は、電界発光層の塗り分けを行うよりも、単色又は白色の発光を呈する構成とすると、劣化に対する電源電位の補正を行いやすい。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【０１１８】
（実施の形態８）
本発明の表示装置には、コントラストの向上を図るために、偏光板、波長板、円偏光板を設けてもよい。また、本発明の表示装置が含む発光素子は、一対の電極の間に電界発光層を含む構成を有する。カラー表示を行う場合は、発光波長帯の異なる電界発光層を画素毎に形成するとよく、典型的には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色に対応した電界発光層を形成する。この場合、発光素子の光の出射側に、その発光波長帯の光を透過するフィルター（着色層）を設けた構成とすると、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。また、フィルターを設けると、従来必要であるとされていた円偏光板等を省略することが可能となり、電界発光層から出射する光の損失を無くすことができる。さらに、斜方から画素領域を見た場合に起こる色調の変化を低減することができる。また、電界発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、発光素子の光の出射側に特定の波長の光を透過するフィルターを設けた構成とすれば、カラー表示を行うことができる。
【０１１９】
電界発光層には、一重項励起からの発光を呈する材料（以下一重項励起材料と表記）や、三重項励起からの発光を呈する材料（以下三重項励起材料と表記）を用いる。例えば、赤色に発光する発光素子、緑色に発光する発光素子及び青色に発光する発光素子のうち、輝度半減時間が比較的短い赤色のものを三重項励起発光材料で形成し、他のものを一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという利点がある。
【０１２０】
また、赤色のものと緑色のものとを三重項励起発光材料で形成し、青色のものを一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、さらなる低消費電力化を図ることができる。なお三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などがある。
【０１２１】
発光素子は、下から陽極、電界発光層、陰極を順に積層する順積み構造や、下から陰極、電界発光層、陽極を順に積層する逆積み構造のどちらを用いてもよい。発光素子が含む電極には、透光性を有するＩＴＯ（インジウム錫酸化物）や、ＩＴＯに珪素が添加されたＩＴＳＯ、ＩＺＯ（インジウム亜鉛酸化物）、ＧＺＯ（ガリウム亜鉛酸化物）を用いるとよい。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【０１２２】
（実施の形態９）
本発明の表示装置の一形態である、画素領域４０と第１のゲートドライバ４１、第２のゲートドライバ４２及びソースドライバ４３を搭載したパネルについて説明する。基板４０５上には、発光素子１３を含む画素を複数有する画素領域４０、第１のゲートドライバ４１、第２のゲートドライバ４２、ソースドライバ４３及び接続フィルム４０７が設けられる（図１５（Ａ）参照）。接続フィルム４０７は外部回路（ＩＣチップ）と接続する。
【０１２３】
図１５（Ｂ）はパネルのＡ−Ａ’における断面図を示し、画素領域４０に設けられたＴＦＴ１２と発光素子１３、ソースドライバ４３に設けられたＣＭＯＳ回路４１０を示す。
【０１２４】
画素領域４０と第１のゲートドライバ４１、第２のゲートドライバ４２及びソースドライバ４３の周囲にはシール材４０８が設けられ、発光素子１３は、該シール材４０８と対向基板４０６により封止される。この封止処理は、発光素子１３を水分から保護するための処理であり、ここではカバー材（ガラス、セラミックス、プラスチック、金属等）により封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。基板４０５上に形成される素子は、非晶質半導体に比べて移動度等の特性が良好な結晶質半導体（ポリシリコン）により形成することが好適であり、そうすると、同一表面上におけるモノリシック化が実現される。上記構成を有するパネルは、接続する外部ＩＣの個数が減少するため、小型・軽量・薄型が実現される。
【０１２５】
なお上記構成では、発光素子１３の画素電極は透光性を有し、発光素子１３の対向電極は遮光性を有する。従って、発光素子１３は下面出射を行う。
【０１２６】
また上記とは異なる構成として、発光素子１３の画素電極は遮光性を有し、発光素子１３の対向電極は透光性を有する場合がある（図１６（Ａ）参照）。この場合、発光素子１３は上面出射を行う。
【０１２７】
また上記とは異なる構成として、発光素子１３の画素電極と、発光素子１３の対向電極の両者が透光性を有する場合がある（図１６（Ｂ）参照）。この場合、発光素子１３は両面出射を行う。
【０１２８】
本発明の表示装置には、下面出射、上面出射、両面出射のいずれの構成を採用してもよい。但し、下面出射と両面出射を行う場合は、ＴＦＴ１２が含む不純物領域に接続する導電層（ソース配線又はドレイン配線に相当）は、アルミニウム（Ａｌ）と、モリブデン（Ｍｏ）等の反射率の低い材料とを組み合わせたもので形成するとよい。具体的には、モリブデン（Ｍｏ）、アルミニウム−シリコン（Ａｌ−Ｓｉ、シリコン（Ｓｉ）が添加されたアルミニウム（Ａｌ））及びモリブデン（Ｍｏ）の積層構造、窒化モリブデン（ＭｏＮ、モリブデン（Ｍｏ）と窒素（Ｎ）の組成比は制約されない）、アルミニウム−シリコン（Ａｌ−Ｓｉ、シリコン（Ｓｉ）が添加されたアルミニウム（Ａｌ））及び窒化モリブデン（ＭｏＮ、モリブデン（Ｍｏ）と窒素（Ｎ）の組成比は制約されない）等の積層構造を採用するとよい。そうすれば、発光素子から発せられた光がソース配線又はドレイン配線に反射することを防止することができ、光を外部に取り出すことができる。
【０１２９】
なお、画素領域４０は絶縁表面上に形成された非晶質半導体（アモルファスシリコン）をチャネル部としたＴＦＴにより構成し、第１のゲートドライバ４１、第２のゲートドライバ４２及びソースドライバ４３はＩＣチップにより構成してもよい。ＩＣチップは、ＣＯＧ方式により基板４０５上に貼り合わせたり、基板４０５に接続する接続フィルム４０７に貼り合わせたりしてもよい。非晶質半導体は、ＣＶＤ法を用いることで、大面積の基板に簡単に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供を可能とする。また、この際、インクジェット法に代表される液滴吐出法により導電層を形成すると、より安価なパネルの提供を可能とする。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【０１３０】
（実施の形態１０）
発光素子を含む画素領域を備えた表示装置を用いた電子機器として、テレビジョン装置（テレビ、テレビジョン受信機）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（携帯電話機）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、モニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図１７を参照して説明する。
【０１３１】
図１７（Ａ）に示す本発明の表示装置を用いた携帯情報端末は、本体９２０１、表示部９２０２等を含み、本発明により消費電力を削減することができる。図１７(Ｂ)に示す本発明の表示装置を用いたデジタルビデオカメラは、表示部９７０１、９７０２等を含み、本発明により消費電力を削減することができる。図１７（Ｃ）に示す本発明の表示装置を用いた携帯端末は、本体９１０１、表示部９１０２等を含み、本発明により消費電力を削減することができる。図１７（Ｄ）に示す本発明の表示装置を用いた携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含み、本発明により消費電力を削減することができる。図１７（Ｅ）に示す本発明の表示装置を用いた携帯型のコンピュータは、本体９４０１、表示部９４０２等を含み、本発明により消費電力を削減することができる。図１７（Ｆ）に示す本発明の表示装置を用いたテレビジョン装置は、本体９５０１、表示部９５０２等を含み、本発明により消費電力を削減することができる。上記に挙げた電子機器において、バッテリーを用いているものは、消費電力を削減した分、電子機器の使用時間を長持ちさせることができ、バッテリーを充電する手間を省くことができる。
【実施例１】
【０１３２】
温度特性、輝度特性の補償回路の具体例を図２０に示す。表示パネル２０２０と電源２０００によって構成されている。電源２０００は、実施の形態１の図４で示した表示装置の制御回路６５に相当する。表示パネルは画素部２０２１、モニター素子２０２７、第１の電源端子２０２６によって構成されており、さらに画素部２０２１はスイッチングＴＦＴ２０２２、保持容量２０２３、駆動ＴＦＴ２０２４、発光素子２０２５によって構成されている。駆動ＴＦＴ２０２４がオンして発光素子２０２５が第２の電源端子２０２８に接続されると発光素子２０２５が発光する。
【０１３３】
発光素子２０２５は温度に対して電流・電圧特性が変化するため、一定の電圧を印加した場合、高温で高輝度となり、低温で低輝度となる。これを補正するため、定電流を定電流源２０１１よりモニター素子２０２７に流し、そこで発生する電圧をアンプ２０１２、トランジスタ２０１３を介して、第２の電源端子２０２８に印加している。モニター素子２０２７と発光素子２０２５が同一材料で形成されていれば、温度特性はキャンセルされ、温度に対して輝度を一定に保つことが可能となる。
【０１３４】
電源２０００はスイッチングレギュレータであり、第１のコンパレータ２００１、第２のコンパレータ２００２、発振回路２００４、平滑容量２００５、ダイオード２００６、スイッチトランジスタ２００８、インダクタ２００９、基準電源２００３、２００７、２０１４、アッテネータ２０１０から構成される。基準電源２００７は電流容量の大きな電源、たとえばバッテリーなどを用いる。
【０１３５】
スイッチングレギュレータの構成は上記には限定されず他の構成を用いても良い。また、図２０ではスイッチトランジスタをＮＰＮ型バイポーラトランジスタとしているがこれもそれには限定されない。
【０１３６】
発振回路２００４の出力信号と基準電源２００３、第１のコンパレータ２００１の出力信号を第２のコンパレータ２００２で比較し、第２のコンパレータ２００２の出力信号でスイッチトランジスタ２００８をオンオフさせる。スイッチトランジスタ２００８がオンするとインダクタ２００９に電流がながれ、磁界エネルギーがインダクタ２００９に保持される。スイッチトランジスタ２００８がオフすると、磁界エネルギーは電圧に変わり、ダイオード２００６を介して平滑容量２００５を充電する。スイッチトランジスタ２００８のオンオフデューティーによって、平滑容量に発生する直流電圧は変化する。
【０１３７】
平滑容量２００５の直流電圧はアッテネータ２０１０でアッテネートされ、第１のコンパレータ２００１に入力される。第１のコンパレータ２００１は基準電源２０１４とアッテネータ２０１０の電圧を比較し、その出力を第２のコンパレータ２００２に入力する。このようにして帰還がかかり、必要な電圧を平滑容量２００５に発生させることができる。ここでは定電流源２０１１、アンプ２０１２、モニター素子２０２７を直接接続しているが間に抵抗やスイッチなど他の素子を介して接続しても良い。
【実施例２】
【０１３８】
図２０に示した実施例では平滑容量２００５の電圧が温度に依存せず一定の値をとるが、発光素子は温度特性をもっている。一般に発光素子の電圧は低温で大きく、高温で小さくなる。図２１（Ａ）にその様子を示す。高温においては発光素子電圧と平滑容量電圧（図２１ではスイッチングレギュレータ電圧と表記）の差が大きくなりこの分は無駄な電力を消費することになる。図２１（Ｂ）に示すように高温でスイッチングレギュレータ電圧を発光素子電圧に連動して低下すれば無駄な電力を削減できる。
【０１３９】
図２２はこのような問題を解決するために考えられた実施例である。モニター素子の電圧をスイッチングレギュレータにも入力し、スイッチングレギュレータ電圧を発光素子電圧に連動させている。
【０１４０】
図２２は温度特性、輝度特性の補償回路の具体例である。表示パネル２２２０と電源２２００によって構成されている。電源２２００は、実施の形態１の図４で示した表示装置の制御回路６５に相当する。表示パネルは画素部２２２１、モニター素子２２２７、第１の電源端子２２２６によって構成されており、さらに画素部２２２１はスイッチングＴＦＴ２２２２、保持容量２２２３、駆動ＴＦＴ２２２４、発光素子２２２５によって構成されている。駆動ＴＦＴ２２２４がオンして発光素子２２２５が第２の電源端子２２２８に接続されると発光素子２２２５が発光する。
【０１４１】
発光素子２２２５は温度に対して電流・電圧特性が変化するため、一定の電圧を印加した場合、高温で高輝度となり、低温で低輝度となる。これを補正するため、定電流を定電流源２２１１よりモニター素子２２２７に流し、そこで発生する電圧をアンプ２２１２、トランジスタ２２１３を介して、第２の電源端子２２２８に印加している。モニター素子２２２７と発光素子２２２５が同一材料で形成されていれば、温度特性はキャンセルされ、温度に対して輝度を一定に保つことが可能となる。
【０１４２】
電源２２００はスイッチングレギュレータであり、第１のコンパレータ２２０１、第２のコンパレータ２２０２、発振回路２２０４、平滑容量２２０５、ダイオード２２０６、スイッチトランジスタ２２０８、インダクタ２２０９、基準電源２２０３、２２０７、アッテネータ２２１０から構成される。基準電源２２０７は電流容量の大きな電源、たとえばバッテリーなどを用いる。
【０１４３】
スイッチングレギュレータの構成は上記には限定されず他の構成を用いても良い。また、図２２ではスイッチトランジスタをＮＰＮ型バイポーラトランジスタとしているがこれもそれには限定されない。
【０１４４】
発振回路２２０４の出力信号と基準電源２２０３、第１のコンパレータ２２０１の出力信号を第２のコンパレータ２２０２で比較し、第２のコンパレータ２２０２の出力信号でスイッチトランジスタ２２０８をオンオフさせる。スイッチトランジスタ２２０８がオンするとインダクタ２２０９に電流がながれ、磁界エネルギーがインダクタ２２０９に保持される。スイッチトランジスタ２２０８がオフすると、磁界エネルギーは電圧に変わり、ダイオード２２０６を介して平滑容量２２０５を充電する。スイッチトランジスタ２２０８のオンオフデューティーによって、平滑容量に発生する直流電圧は変化する。
【０１４５】
モニター素子２２２７の電圧はアンプ２２１４、アッテネータ２２１５を介して第１のコンパレータ２２０１に入力される。平滑容量２２０５の直流電圧はアッテネータ２２１０でアッテネートされ、第１のコンパレータ２２０１に入力される。第１のコンパレータ２２０１はアッテネータ２２１５とアッテネータ２２１０の電圧を比較し、その出力を第２のコンパレータ２２０２に入力する。このようにして帰還がかかり、必要な電圧を平滑容量２２０５に発生させることができる。
【０１４６】
ここでは定電流源２２１１、アンプ２２１２、２２１４、モニター素子２２２７を直接接続しているが間に抵抗やスイッチなど他の素子を介して接続しても良い。
【実施例３】
【０１４７】
図２３はスイッチングレギュレータの出力を直接表示パネルの第２の電源端子に接続した実施例である。モニター素子の電圧をスイッチングレギュレータにも入力し、スイッチングレギュレータ電圧を発光素子電圧に連動させている。
【０１４８】
図２３は温度特性、輝度特性の補償回路の具体例である。表示パネル２３２０と電源２３００によって構成されている。電源２３００は、実施の形態１の図４で示した表示装置の制御回路６５に相当する。表示パネルは画素部２３２１、モニター素子２３２７、第１の電源端子２３２６によって構成されており、さらに画素部２３２１はスイッチングＴＦＴ２３２２、保持容量２３２３、駆動ＴＦＴ２３２４、発光素子２３２５によって構成されている。駆動ＴＦＴ２３２４がオンして発光素子２３２５が第２の電源端子２３２８に接続されると発光素子２３２５が発光する。
【０１４９】
発光素子２３２５は温度に対して電流・電圧特性が変化するため、一定の電圧を印加した場合、高温で高輝度となり、低温で低輝度となる。これを補正するため、定電流を定電流源２３１１よりモニター素子２３２７に流し、そこで発生するスイッチングレギュレータ電圧を介して、第２の電源端子２３２８に印加している。モニター素子２３２７と発光素子２３２５が同一材料で形成されていれば、温度特性はキャンセルされ、温度に対して輝度を一定に保つことが可能となる。図２２の実施例に比べて、安定度は落ちるがアンプとトランジスタを削減できるという長所がある。
【０１５０】
電源２３００はスイッチングレギュレータであり、第１のコンパレータ２３０１、第２のコンパレータ２３０２、発振回路２３０４、平滑容量２３０５、ダイオード２３０６、スイッチトランジスタ２３０８、インダクタ２３０９、基準電源２３０３、２３０７、アッテネータ２３１０から構成される。基準電源２３０７は電流容量の大きな電源、たとえばバッテリーなどを用いる。発振回路２３０４の出力信号と基準電源２３０３、第１のコンパレータ２３０１の出力信号を第２のコンパレータ２３０２で比較し、第２のコンパレータ２３０２の出力信号でスイッチトランジスタ２３０８をオンオフさせる。スイッチトランジスタ２３０８がオンするとインダクタ２３０９に電流がながれ、磁界エネルギーがインダクタ２３０９に保持される。スイッチトランジスタ２３０８がオフすると、磁界エネルギーは電圧に変わり、ダイオード２３０６を介して平滑容量２３０５を充電する。スイッチトランジスタ２３０８のオンオフデューティーによって、平滑容量に発生する直流電圧は変化する。
【０１５１】
モニター素子２３２７の電圧はアンプ２３１４、アッテネータ２３１５を介して第１のコンパレータ２３０１に入力される。平滑容量２３０５の直流電圧はアッテネータ２３１０でアッテネートされ、第１のコンパレータ２３０１に入力される。第１のコンパレータ２３０１はアッテネータ２３１５とアッテネータ２３１０の電圧を比較し、その出力を第２のコンパレータ２３０２に入力する。このようにして帰還がかかり、必要な電圧を平滑容量２３０５に発生させることができる。ここでは定電流源２３１１、アンプ２３１４、モニター素子２３２７を直接接続しているが間に抵抗やスイッチなど他の素子を介して接続しても良い。
【実施例４】
【０１５２】
図２４はモニター素子を複数設けた実施例である。複数のモニター素子の電圧をスイッチングレギュレータにも入力し、スイッチングレギュレータ電圧を発光素子電圧に連動させている。
【０１５３】
図２４は温度特性、輝度特性の補償回路の具体例である。表示パネル２４２０と電源２４００によって構成されている。電源２４００は、実施の形態１の図４で示した表示装置の制御回路６５に相当する。表示パネルは画素部２４２１、モニター素子２４２７、モニター素子２４２９、第１の電源端子２４２６によって構成されており、さらに画素部２４２１はスイッチングＴＦＴ２４２２、保持容量２４２３、駆動ＴＦＴ２４２４、発光素子２４２５によって構成されている。駆動ＴＦＴ２４２４がオンして発光素子２４２５が第２の電源端子２４２８に接続されると発光素子２４２５が発光する。
【０１５４】
発光素子２４２５は温度に対して電流・電圧特性が変化するため、一定の電圧を印加した場合、高温で高輝度となり、低温で低輝度となる。これを補正するため、定電流を定電流源２４１１、定電流源２４１７よりモニター素子２４２７、モニター素子２４２９に流し、そこで発生する電圧をアンプ２４１２、トランジスタ２４１３を介して、第２の電源端子２４２８に印加している。モニター素子２４２７、モニター素子２４２９と発光素子２４２５が同一材料で形成されていれば、温度特性はキャンセルされ、温度に対して輝度を一定に保つことが可能となる。
ここでモニター素子を２個、画素部の両側に設け、加算回路２４１６で平均化したのちアンプ２４１２、２４１４に接続すれば、より正確なモニターが可能になる。さらに、本発明ではモニター素子の数を更に増やすことも可能である。モニター素子の数を増やせばモニター素子と発光素子の差を少なくできる。
【０１５５】
電源２４００はスイッチングレギュレータであり、第１のコンパレータ２４０１、第２のコンパレータ２４０２、発振回路２４０４、平滑容量２４０５、ダイオード２４０６、スイッチトランジスタ２４０８、インダクタ２４０９、基準電源２４０３、２４０７、アッテネータ２４１０から構成される。基準電源２４０７は電流容量の大きな電源、たとえばバッテリーなどを用いる。発振回路２４０４の出力信号と基準電源２４０３、第１のコンパレータ２４０１の出力信号を第２のコンパレータ２４０２で比較し、第２のコンパレータ２４０２の出力信号でスイッチトランジスタ２４０８をオンオフさせる。スイッチトランジスタ２４０８がオンするとインダクタ２４０９に電流がながれ、磁界エネルギーがインダクタ２４０９に保持される。スイッチトランジスタ２４０８がオフすると、磁界エネルギーは電圧に変わり、ダイオード２４０６を介して平滑容量２４０５を充電する。スイッチトランジスタ２４０８のオンオフデューティーによって、平滑容量に発生する直流電圧は変化する。
【０１５６】
モニター素子２４２７、モニター素子２４２９の電圧は加算回路２４１６、アンプ２４１４、アッテネータ２４１５を介して第１のコンパレータ２４０１に入力される。平滑容量２４０５の直流電圧はアッテネータ２４１０でアッテネートされ、第１のコンパレータ２４０１に入力される。第１のコンパレータ２４０１はアッテネータ２４１５とアッテネータ２４１０の電圧を比較し、その出力を第２のコンパレータ２４０２に入力する。
【０１５７】
このようにして帰還がかかり、必要な電圧を平滑容量２４０５に発生させることができる。ここでは定電流源２４１１、定電流源２４１７、アンプ２４１２、モニター素子２４２７、モニター素子２４２９を直接接続しているが間に抵抗やスイッチなど他の素子を介して接続しても良い。
【実施例５】
【０１５８】
実施例１〜４において、表示パネルの第１の電源端子、第２の電源端子は固定であるが、これらの端子に加わる電圧を切換スイッチなどを挟むことにより定期的に入れ替え、発光素子やモニター素子を交流駆動しても良い。
【０１５９】
また、実施例１〜４では温度補償について述べたが、モニター素子と発光素子が同様に劣化することによって、発光素子の劣化に対しても補償をおこなうことができる。
【実施例６】
【０１６０】
本発明は図４に示すような線順次駆動のソースドライバ４３に限られず、点順次駆動のソースドライバを適用することも可能である。そこで、本実施例では本発明の表示装置に適用することができる点順次駆動のソースドライバの一例を図２５に示す。なお、図４のソースドライバ４３の構成と同じ所は共通の符号を用いている。
【０１６１】
図２５のソースドライバ２５０１は、パルス出力回路４４と、スイッチ群２５０３と、選択回路４６とを有する。スイッチ群には画素の各列に対応するスイッチ２５０２を有する。また、選択回路４６にも画素の各列に対応するインバータ５１と、アナログスイッチ５０と、ＴＦＴ４９とを有する。ＴＦＴ４９の一方の端子は電源５３に接続されている。なお、パルス出力回路４４としては、例えばシフトレジスタを用いることができる。
【０１６２】
このソースドライバ２５０１の動作方法について簡単に説明する。
【０１６３】
ソースドライバ２５０１が書き込み動作時にはＷＥ信号をＨレベルにし、アナログスイッチ５０をオンにする。このとき消去信号を伝えるＴＦＴ４９はオフとなる。そして、ＤＡＴＡ信号を書き込みたい列のスイッチ２５０２をパルス出力回路４４により順次選択しＤＡＴＡ信号を画素に書き込む。
【０１６４】
ソースドライバ２５０１が消去動作を行う際にはＷＥ信号をＬレベルにし、アナログスイッチ５０をオフにし、消去用のＴＦＴ４９をオンにする。すると消去用のＴＦＴ４９の端子の一方は電源５３に接続されており、電源５３の電位を信号線の電位とすることができるため、画素を駆動するＴＦＴのゲート電位を設定することができる。つまり、画素を駆動するＴＦＴのゲート電極とソース電極の間の電位差を無くすようにすることができ、ゲート・ソース間電圧を保持している保持容量に蓄積されている電荷を放電することができる。この画素を駆動するＴＦＴとは図４のＴＦＴ１２に、信号線が図４の信号線Ｓ１〜Ｓｍに、保持容量が容量素子１６に相当する。そして、ＴＦＴ１２のソース電位は電源線Ｖｘの電位である。つまり電源５３の電位と電源線Ｖｘの電位を等しくしておくと良い。こうして、ソースドライバにより書き込まれた信号を消去することができる。
【実施例７】
【０１６５】
本実施例では図４のソースドライバ４３が有する選択回路４６の他の構成を図２６に示す。本実施例は図４に示したソースドライバ４３の選択回路４６に用いられているアナログスイッチ５０の代わりにクロックドインバータ２６０３を適用した構成である。なお、図４のソースドライバ４３の構成と同じ所は共通の符号を用いている。
【０１６６】
本実施例に示すソースドライバ２６０１はパルス出力回路４４と、第１のラッチ４７、第２のラッチ４８、選択回路２６０２とを有する。選択回路２６０２はインバータ５１、クロックドインバータ２６０３及びＴＦＴ４９を有する。ＴＦＴ４９の一方の端子は電源５３に接続されている。
【０１６７】
本実施例に示す選択回路２６０２の動作方法について簡単に説明する。
【０１６８】
ソースドライバ２６０１が書き込み動作時にはＷＥ信号をＨレベルにし、クロックドインバータ２６０３に入力される信号を出力することができる。このとき消去信号を伝えるＴＦＴ４９はオフとなる。こうして第２のラッチ４８からの信号を画素に書き込むことが出来る。
【０１６９】
ソースドライバが消去動作を行う際にはＷＥ信号をＬレベルにし、クロックドインバータ２６０３に入力される信号を出力しないようにする。そしてＴＦＴ４９をオンにする。こうして、信号線Ｓ１〜Ｓｍを電源５３の電位にすることができ、画素に書き込まれた信号を消去することができる。
【０１７０】
なお、本実施例で示した選択回路２６０２は、実施例６の図２５で示したソースドライバ２５０１に適用することも出来る。
【実施例８】
【０１７１】
また、信号がデジタル信号の場合には回路を論理ゲートで表すことができる、そこで本実施例では図４に示すソースドライバ４３が有する選択回路４６に論理ゲートの回路で表したものを適用した場合について図２７に示す。なお、図４のソースドライバ４３の構成と同じ所は共通の符号を用いている。
【０１７２】
ソースドライバ２７０１は、パルス出力回路４４と、第１のラッチ４７、第２のラッチ４８、選択回路２７０２とを有する。選択回路２７０２、はＮＯＲゲート２７０４、インバータ２７０５を有する。なお、選択回路２７０２の各列のＮＯＲゲート２７０４の一方の端子に入力される信号はＷＥ信号がインバータ２７０３により反転された信号が入力される。ソースドライバが書き込み動作の時はＷＥ信号をＨレベルにする。すると、インバータ２７０３により反転され、各列のＮＯＲゲート２７０４の一方の入力端子にはＬのレベルが入力される。他方の端子には第２のラッチ４８の各列からの信号が入力される。そして、第２のラッチ４８からの信号がＨレベルの時にＮＯＲゲートの出力がＬレベルになり、さらにインバータ２７０５により反転され、ソース信号線にはＨのレベルが出力される。そして、ゲート線により選択されている画素のＴＦＴ１２のゲート電位がＨのレベルになりＴＦＴ１２はオンする。第２のラッチ４８からの信号がＬレベルの時には、ＮＯＲゲート２７０４の出力がＨのレベルになり、さらにインバータ２７０５により反転されＬのレベルがソース信号線に出力される。そして、ゲート線により選択されている画素のＴＦＴ１２のゲート電位がＬのレベルになりＴＦＴ１２はオフする。そして、これらの電位を容量素子１６に蓄積する。こうして、画素に信号を書き込むことができる。
【０１７３】
消去動作の時には、ＷＥ信号をＬレベルにする。すると、インバータ２７０３により反転され、各列のＮＯＲゲート２７０４の一方の入力端子にはのＨレベルが入力される。すると、第２のラッチ４８からの信号（つまり、ＮＯＲゲートの他方の入力端子の入力信号）とは無関係にＮＯＲゲートの出力はＬレベルとなり、さらにインバータ２７０５により反転され、ソース信号線にはＨレベルが出力される。そして、ゲート線により選択されている画素のＴＦＴ１２のゲート電位はＨレベルとなり、容量素子１６を放電し、ＴＦＴ１２はオフする。こうして画素に書き込まれた信号を消去することができる。
【０１７４】
なお、本実施例で示した選択回路２７０２は、実施例６の図２５で示したソースドライバ２５０１に適用することも出来る、
【実施例９】
【０１７５】
本実施例では、図４に示した第１のゲートドライバ４１が備える選択回路５５の有するトライステートバッファ８７と保護回路８８を他の構成に置き換えた例を図２８に示す。図９に示すトライステートバッファ８７は、第１のゲートドライバ４１及び第２のゲートドライバ４２の一方がゲート線Ｇｙの充放電を行う際に、他方のドライバの出力がそれを阻害しないようにするものである。従って、上記のような機能を有するものであれば、トライステートバッファだけでなく、図２８に示すようなアナログスイッチ２８０３を用いたイネーブル回路２８０１を用いてもよい。また、保護回路２８０２は整流素子２８０５及び整流素子２８０６を有する。
【０１７６】
イネーブル回路２８０１はアナログスイッチ２８０３及びインバータ２８０４を有する。Ｐ２信号によってアナログスイッチ２８０３はオンオフを切り替え、Ｐ１の信号をゲート線に送る。つまり、第１のゲートドライバ４１及び第２のゲートドライバ４２の一方がゲート線Ｇｙの充放電を行う際に、他方のドライバの出力がそれを阻害しないようにするには、第１のゲートドライバ４１と第２のゲートドライバ４２のイネーブル回路２８０１のＰ２信号は互いに反転した信号とする。
【０１７７】
第１のゲートドライバ４１は、パルス出力回路５４の入力ノードに接続する第１の保護回路（図示する構成では抵抗素子７２に相当）と、選択回路４６の下段に設けられた第２の保護回路２８０２を有する点を特徴とする。上記特徴により、静電気に起因した素子の劣化や破壊を抑制することができる。より具体的には、入力ノードに入力されるクロック信号やデータ信号には雑音が含まれている場合があり、この雑音により、瞬間的に高い電圧又は低い電圧が素子に与えられることがある。しかしながら、保護回路を有する本発明は、素子の誤作動、素子の劣化や破壊を抑制することができる。
【０１７８】
なお保護回路は、抵抗素子やトランジスタだけでなく、抵抗素子、容量素子及び整流素子から選択された１種又は複数種から構成される。整流素子とはゲート電極とドレイン電極が接続されたトランジスタ又はダイオードである。本実施例では保護回路２８０２に整流素子２８０５及び２８０６を適用しているが抵抗素子、抵抗素子、容量素子及び整流素子から選択された１種又は複数種から構成してもよい。なお、整流素子としてはダイオード接続したトランジスタの他にも、ＰＮ接合やＰＩＮ接合のダイオードやショットキー型のダイオードなどを用いても良い。
【０１７９】
次に、保護回路の動作について簡単に説明する。ここでは、第１のゲートドライバ４１が含む保護回路２８０２の動作について説明する。
【０１８０】
まず、雑音等の影響により、イネーブル回路２８０１の出力ノードから、ＶＤＤよりも高い電圧の信号が供給されたとする。そうすると、整流素子２８０６には順方向にバイアスが加わり、イネーブル回路２８０１にチャージした電荷は、ＶＤＤを伝達する電源線に放電して、ゲート線Ｇｘの電位は、ＶＤＤ、又はＶＤＤ＋α（αは０以上の数であり、ＶＤＤ＋αはＶＤＤよりも高い電位を意味する）の電位となる。
【０１８１】
一方、イネーブル回路２８０１の出力ノードから、ＶＳＳよりも低い電圧の信号が供給されたとする。そうすると、整流素子２８０５には順方向にバイアスが加わり、ゲート線Ｇｘの電位は、ＶＳＳ、又はＶＳＳ−α（αは０以上の数であり、ＶＳＳ−αはＶＳＳよりも低い電位を意味する）の電位となる。
【０１８２】
このように、雑音等により、イネーブル回路２８０１の出力ノードから供給される電圧が、瞬間的に、ＶＤＤより高くなったり、ＶＳＳよりも低くなったりしても、ゲート線Ｇｘに与えられる電圧は、ＶＤＤよりも高くならず、またＶＳＳよりも低くならない。従って、雑音や静電気等に起因した素子の誤作動、損傷、破壊を抑制することができる。
【実施例１０】
【０１８３】
本実施例では、図４に示した第１のゲートドライバ４１が備える選択回路５５の有するトライステートバッファ８７と保護回路８８を他の構成に置き換えた例を図２８に示す。図９に示すトライステートバッファ８７は、第１のゲートドライバ４１及び第２のゲートドライバ４２の一方がゲート線Ｇｙの充放電を行う際に、他方のドライバの出力がそれを阻害しないようにするものである。従って、上記のような機能を有するものであれば、トライステートバッファだけでなく、図２９に示すようなクロックドインバータ２９０２を用いたイネーブル回路２９０１を用いてもよい。また、保護回路２８０２は整流素子２８０５及び整流素子２８０６を有する。なお、本構成は実施例９に示したイネーブル回路２８０１の有するアナログスイッチの代わりにクロックドインバータを適用したもので、動作方法については実施例９の図２８に示したイネーブル回路２８０１及び保護回路２８０２と同様なので省略する。
【実施例１１】
【０１８４】
本実施例では、図４などにおける選択信号線５２に関して述べる。ＷＥ信号は、選択信号線５２を介して、ゲートドライバやソースドライバに入力される。このとき、実際に画素に入力される信号のタイミングに注意する必要がある。
【０１８５】
つまり、ゲート信号線から画素に送られる選択信号がオフするタイミング（ゲート信号線の選択が解除されるタイミング）と、ソース信号線から画素に送られてくるビデオ信号や消去信号が変化するタイミングとを考慮する必要がある。例えば、ゲート信号線から画素に送られる選択信号がオフする前に、ビデオ信号や消去信号が変化してしまうと、変化してしまった信号が画素に入力されてしまう。したがって、画素に入力したいビデオ信号や消去信号は、選択信号がオフするまで（ゲート信号線の選択が解除されるまで）、変わらないようにしておくことが重要である。選択信号がオフした後（ゲート信号線の選択が解除された後）であれば、次の画素に入力するためのビデオ信号や消去信号の値に変化しても問題ない。
【０１８６】
そこで、図３０に示すように、ソースドライバ４３にＷＥ信号を入力する前に、遅延回路３０００を設ければよい。そして、ゲートドライバには、ＷＥ信号をそのまま入力すればよい。その結果、ＷＥ信号が変化したとき、ソースドライバには遅延回路によって遅れてＷＥ信号が伝わるため、ビデオ信号や消去信号が変化するタイミングを選択信号よりも遅くする（ビデオ信号や消去信号が変化するタイミングを、ゲート信号線の選択が解除されるタイミングよりも遅くする）ことが可能となる。その結果、画素に正しい信号を入力することができる。なお、図３０は図４の表示装置と同様の構成のところは同じ符号を用いて模式的に示した図である。
【０１８７】
次に、図３１に、遅延回路の例を示す。基本的には、入力された信号を遅延させて出力すればよい。図３１では、フリップフロップ回路を用いた場合の例を示している。ここで、図３１のようなフリップフロップ回路３１０１は、クロックドインバータ３１０２、クロックドインバータ３１０３及びインバータ３１０４を有し、一般的に、ディレイ型フリップフロップ回路（ＤＦＦ）と呼ばれている。ＤＦＦを構成するクロックドインバータ３１０２及び３１０３は、そこに入力されるクロック信号に同期して動作する。そのため、遅延回路としてＤＦＦを一段配置すると、ＤＦＦに供給されるクロック信号の分だけ（クロック信号の周期の半分の時間だけ）、信号が遅延することになる。
【０１８８】
図３４に、タイミングチャートを示す。ＤＦＦ３１０１への入力信号（ＷＥ信号）に対して、クロック信号の周期の半分の時間だけ、ＤＦＦからの出力信号（ＷＥ’信号）が遅延していることが分かる。
【０１８９】
ここで、遅延回路のＤＦＦ３１０１に入力するクロック信号は、どのような信号でもよい。しかし、別の目的で入力している信号を利用できるのであれば、その方が効率的である。したがって、ソースドライバに入力しているクロック信号を用いればよい。
【０１９０】
また、図３１の場合は、ＤＦＦ３１０１に入力するクロック信号の分だけ（クロック信号の周期の半分の時間だけ）が遅延するが、もっと遅延させたい場合は、図３２のように、ＤＦＦ３１０１を複数段直列に接続すればよい。ＤＦＦ３１０１を何段で接続するかを調整することにより、遅延時間を任意に設計することが可能となる。図３２では、ＤＦＦを３段分だけ直列に接続している。したがって、図３５のタイミングチャートに示すように、クロック信号の周期の半分の時間の３倍分だけ、ＤＦＦへの入力信号（ＷＥ信号）に対して、ＤＦＦからの出力信号（ＷＥ’’信号）が遅延していることが分かる。
【０１９１】
なお、図３１、図３２では、ＤＦＦを用いた場合の構成を示したが、これに限定されない。シフトレジスタで用いられるような回路であれば、どのような構成でも、適用可能である。
【０１９２】
また、別の手法としては、クロック信号に同期させて遅延させるのではなく、複数の回路を信号が順に伝播していくときの遅延時間を利用して、信号を遅延させてもよい。その場合の構成を図３３に示す。ここでは、インバータ３３０１を複数段接続させて信号を遅延させている。それだけでも構わないが、さらに、遅延させた後の信号と、遅延させる前の信号を、ＮＡＮＤ３３０２に入力し、ＮＡＮＤ３３０２の出力を用いて信号のパルス幅を狭くしてもよい。そして反転したＷＥ信号をインバータ３３０３で戻している。
【実施例１２】
【０１９３】
図４に記載した表示装置は画素領域４０を挟んで対向するように第１のゲートドライバ４１と第２のゲートドライバを配置した構成となっているが、本実施例では、一つのゲートドライバを片側に配置した構成で図４の構成の表示装置と同様の動作をする表示装置を図３６に示す。なお、図４に示した表示装置と構成が同じ所は共通の符号を用いている。
【０１９４】
ソースドライバ４３は、パルス出力回路４４、ラッチ４５及び選択回路４６を有する。ラッチ４５は第１のラッチ４７と第２のラッチ４８を有する。選択回路４６は、ＴＦＴ４９と、アナログスイッチ５０を有する。ＴＦＴ４９とアナログスイッチ５０は、ソース線Ｓｘに対応して、各列に設けられる。インバータ５１は、ＷＥ信号（Ｗｒｉｔｅ  Ｅｒａｓｅ）の反転信号を生成するためのものであり、外部からＷＥ信号の反転信号を供給する場合には設けなくてもよい。
【０１９５】
ＴＦＴ４９のゲート電極は選択信号線５２に接続し、ソース電極及びドレイン電極の一方はソース線Ｓｘに接続し、他方は電源５３に接続する。アナログスイッチ５０は、第２のラッチ４８とソース線Ｓｘの間に設けられる。つまり、アナログスイッチ５０の入力ノードは第２のラッチ４８に接続し、出力ノードはソース線Ｓｘに接続する。アナログスイッチ５０の２つの制御ノードは、一方は選択信号線５２に接続し、他方はインバータ５１を介して選択信号線５２に接続する。電源５３の電位は、画素１０が含むＴＦＴ１２をオフにする電位であり、ＴＦＴ１２がＮ型の場合は電源５３の電位をＬレベルとし、ＴＦＴ１２がＰ型の場合は電源５３の電位をＨレベルとする。
【０１９６】
ゲートドライバ３６０１は第１のパルス出力回路３６０３、第２のパルス出力回路３６０２及び選択回路３６０４を有する。選択回路３６０４は、ＮＡＮＤゲート３６０６、３６０７、インバータ３６０８、３６０９、３６１１及びＮＯＲゲート３６１０をゲート線の各列に対応して有する。選択信号線５２は分岐され一方の選択信号線５２ａはＮＡＮＤゲート３６０６の一方の端子に接続され、ＮＡＮＤゲート３６０６の他方の端子は第１のパルス出力回路３６０３に接続されている。他方の選択信号線５２ｂはインバータ３６０５を介してＮＡＮＤゲート３６０７の一方の端子に接続され、ＮＡＮＤゲート３６０７の他方の端子は第２のパルス出力回路３６０２に接続されている。ＮＡＮＤゲート３６０６の出力端子はインバータ３６０８の入力端子に接続され、ＮＡＮＤゲート３６０７の出力端子はインバータ３６０９の入力端子に接続されている。インバータ３６０８及び３６０９の出力端子はＮＯＲゲート３６１０の入力端子に接続され、ＮＯＲゲート３６１０の出力端子はインバータ３６１１の入力端子に接続されている。つまり、選択信号線５２ａから選択回路３６０４に入力される信号と選択信号線５２ｂから選択回路３６０４に入力される信号は反転していることになる。
【０１９７】
ここで、本実施例のゲートドライバの動作方法について説明する。
【０１９８】
ＮＡＮＤゲート３６０６又はＮＡＮＤゲート３６０７の入力端子の双方の入力端子がＨレベルとなったときにゲート線ＧｘはＨレベルの信号が入力される。
【０１９９】
ここで、画素に信号を書き込む時にはＷＥ信号はＨレベルとする。すると、選択信号線５２ａからＮＡＮＤゲート３６０６トの一方の端子にＨレベルが入力される。よって、このＮＡＮＤゲート３６０６の他方の端子が接続されている第１のパルス出力回路３６０３からＨレベルの出力される行の対応するゲート線の行が書き込みのため選択された画素行になる。つまり、信号を書き込む画素行のトランジスタ１１がオンする。そしてＷＥ信号がＨレベルの時には選択回路４６のアナログスイッチはオンし、第２のラッチ４８からの信号が信号線Ｓｘへ出力される。こうして画素を駆動するＴＦＴ１２のゲート電位を保持する容量素子１６に電荷が蓄積し、画素に信号を書き込むことができる。
【０２００】
画素に書き込まれた信号を消去する消去動作時にはＷＥ信号はＬレベルとする。すると、選択信号線５２ｂからインバータ３６０５を介してＮＡＮＤゲート３６０７トの一方の端子にＨレベルが入力される。よって、このＮＡＮＤゲート３６０７の他方の端子が接続されている第２のパルス出力回路３６０２からＨレベルの出力される行の対応するゲート線の行が消去のため選択された画素行になる。つまり、消去する画素行のトランジスタ１１がオンする。そしてＷＥ信号がＬレベルの時には選択回路４６のＴＦＴ４９はオンし、電源５３の電位が信号線Ｓｘの電位となる。こうして画素を駆動するＴＦＴ１２のゲート電位を保持する容量素子１６は放電し、画素に書き込まれた信号を消去することができる。
【０２０１】
ソースドライバ４３が含むパルス出力回路４４、ゲートドライバ３６０１が含む第１のパルス出力回路３６０３及び第２のパルス出力回路３６０２は、複数のフリップフロップ回路からなるシフトレジスタやデコーダ回路に相当する。パルス出力回路４４、３６０２、３６０３として、デコーダ回路を適用すれば、ソース線Ｓｘ又はゲート線Ｇｙをランダムに選択することができる。ソース線Ｓｘ又はゲート線Ｇｙをランダムに選択することができると、時間階調方式を適用した場合に生じる疑似輪郭の発生を抑制することができる。
【０２０２】
なおソースドライバ４３の構成は上記の記載に制約されず、レベルシフタやバッファを設けてもよい。また、ゲートドライバ３６０１の構成も上記の記載に制約されず、レベルシフタやバッファを設けてもよい。また、上記には記載していないが、ソースドライバ４３、ゲートドライバ３６０１は、保護回路を有することを特徴とする。保護回路を有するドライバの構成については、実施の形態３に説明した構成を用いることができる。
【０２０３】
なお、本実施例に示す図３６の表示装置に実施例１１で示した図３１〜３３に示す遅延回路を適用することも出来る。
【０２０４】
また本発明の表示装置は、電源制御回路６３を有することを特徴とする。電源制御回路６３は、発光素子１３に電源を供給する電源回路６１とコントローラ６２を有する。電源回路６１は、ＴＦＴ１２と電源線Ｖｘを介して発光素子１３の画素電極に接続する。また、電源回路６１は、電源線を介して、発光素子１３の対向電極に接続する。
【０２０５】
発光素子１３に順方向バイアスの電圧を印加して、発光素子１３に電流を流して発光させるときは、第１の電源１７の電位が、第２の電源１８の電位よりも高くなるように、第１の電源１７と第２の電源１８の電位差を設定する。
一方、発光素子１３に逆方向バイアスの電圧を印加する際は、第１の電源１７の電位が、第２の電源１８の電位よりも低くなるように、第１の電源１７と第２の電源１８の電位を設定する。このような電源電位の設定は、コントローラ６２から電源回路６１に所定の信号を供給することにより、行われる。
【０２０６】
本発明は、電源制御回路６３を用いて、発光素子１３に逆方向バイアスの電圧を印加することで、発光素子１３の経時劣化を抑制し、信頼性を向上させることができる。また、発光素子１３は、異物の付着や、陽極又は陰極にある微細な突起によるピンホール、電界発光層の不均一性を起因として、陽極と陰極が短絡する初期不良が生じることがある。このような初期不良が発生すると、信号に応じた画素の点灯及び非点灯が行われず、電流のほとんどすべてが陽極と陰極の短絡部を流れて素子全体が消光する現象が生じたり、特定の画素が点灯又は非点灯しない現象が生じたりして、画像の表示が良好に行われないという問題が発生する。しかしながら、本発明の構成によると、発光素子に逆方向バイアスを印加することができるため、陽極と陰極の短絡部のみに局所的に電流を流し、短絡部を発熱させ、その結果、短絡部を酸化又は炭化して絶縁化することができる。その結果、初期不良が生じても、その不良を解消し、画像の表示を良好に行うことができる。なお、このような初期不良の絶縁化は、出荷前に行うとよい。また、初期不良だけでなく、時間の経過に伴い、新たに陽極と陰極の短絡が発生することがある。このような不良は進行性不良とも呼ばれるが、本発明の構成によると、定期的に発光素子に逆方向バイアスを印加することができるので、進行性不良が生じても、その不良を解消し、画像の表示を良好に行うことができる。なお、発光素子１３に逆方向バイアスの電圧を印加するタイミングには特に制約はない。
【０２０７】
また本発明の表示装置は、モニター回路６４と制御回路６５を有することを特徴とする。モニター回路６４は、周囲の温度（以下環境温度と表記）に基づき動作する。制御回路６５は定電流源とバッファを有する。図示する構成では、モニター回路６４は、モニター用発光素子６６を有する。
【０２０８】
制御回路６５は、モニター回路６４の出力に基づき、電源電位を変更する信号を、電源制御回路６３に供給する。電源制御回路６３は、制御回路６５から供給される信号に基づき、画素領域４０に供給する電源電位を変更する。上記構成を有する本発明は、環境温度の変化に起因した電流値の変動を抑制して、信頼性を向上させることができる。なおモニター回路６４と制御回路６５の詳しい構成については、実施の形態３において示した構成を用いることが出来る。
【０２０９】
定電圧駆動を行う本発明の表示装置は、発光素子の輝度が５００ｃｄ／ｍ2、画素の開口率が５０％のとき、消費電力が１Ｗ以下（９５０ｍＷ）となった。一方、定電流駆動を行う表示装置は、発光素子の輝度が５００ｃｄ／ｍ2、画素の開口率が２５％のとき、消費電力は約２Ｗ（２０４０ｍＷ）であった。つまり、定電圧駆動を採用することで、消費電力を削減することができることが分かる。なお、定電圧駆動を採用することで、消費電力は１Ｗ以下、好ましくは０．７Ｗ以下にまで削減することができる。
なお、上記の消費電力の値は、画素領域のみの消費電力であり、駆動回路部分の消費電力は含まれていない。また、両者とも時間階調の表示デューティー比は７０％である。
【０２１０】
また、上記の消費電力の測定を行った、定電圧駆動を行う表示装置と定電流駆動を行う表示装置の画素領域の画素数は、２４０×３×３２０であり、両者で同じであった。
【図面の簡単な説明】
【０２１１】
【図１】本発明の表示装置が含む画素とその断面構造を説明する図。
【図２】本発明の表示装置が含む画素のマスクレイアウトを説明する図。
【図３】本発明の表示装置が含む画素のマスクレイアウトを説明する図。
【図４】本発明の表示装置の構成を説明する図。
【図５】本発明の表示装置が含むソースドライバの構成を説明する図。
【図６】本発明の表示装置が含むソースドライバの構成を説明する図。
【図７】本発明の表示装置が含むソースドライバの構成を説明する図。
【図８】本発明の表示装置が含むゲートドライバの構成を説明する図。
【図９】本発明の表示装置が含むゲートドライバの構成を説明する図。
【図１０】本発明の温度補償機能を説明する図。
【図１１】本発明の表示装置の動作を説明する図。
【図１２】時間階調方式を説明する図。
【図１３】時間階調方式を説明する図。
【図１４】本発明の表示装置が含む画素のマスクレイアウトを説明する図。
【図１５】本発明の表示装置の一形態であるパネルを示す図。
【図１６】本発明の表示装置の一形態であるパネルを示す図。
【図１７】本発明の表示装置を具備する電子機器を示す図。
【図１８】保護回路の構成を説明する図。
【図１９】本発明の表示装置が含む画素とその断面構造を説明する図。
【図２０】本発明の補償回路を説明する図。
【図２１】発光素子の温度特性を説明する図。
【図２２】本発明の補償回路を説明する図。
【図２３】本発明の補償回路を説明する図。
【図２４】本発明の補償回路を説明する図。
【図２５】本発明に適用することができるソースドライバの例。
【図２６】本発明に適用することができるソースドライバの例。
【図２７】本発明に適用することができるソースドライバの例。
【図２８】本発明の表示装置が含むゲートドライバの構成を説明する図。
【図２９】本発明の表示装置が含むゲートドライバの構成を説明する図。
【図３０】遅延回路を備えた本発明の表示装置の模式図。
【図３１】本発明に適用することができる遅延回路の例。
【図３２】本発明に適用することができる遅延回路の例。
【図３３】本発明に適用することができる遅延回路の例。
【図３４】本発明に適用することが出来る遅延回路のタイミングチャート。
【図３５】本発明に適用することが出来る遅延回路のタイミングチャート。
【図３６】本発明の表示装置の構成を説明する図。
【図１】
2005338777.tif 000003
【図２】
2005338777.tif 000004
【図３】
2005338777.tif 000005
【図４】
2005338777.tif 000006
【図５】
2005338777.tif 000007
【図６】
2005338777.tif 000008
【図７】
2005338777.tif 000009
【図８】
2005338777.tif 000010
【図９】
2005338777.tif 000011
【図１０】
2005338777.tif 000012
【図１１】
2005338777.tif 000013
【図１２】
2005338777.tif 000014
【図１３】
2005338777.tif 000015
【図１４】
2005338777.tif 000016
【図１５】
2005338777.tif 000017
【図１６】
2005338777.tif 000018
【図１７】
2005338777.tif 000019
【図１８】
2005338777.tif 000020
【図１９】
2005338777.tif 000021
【図２０】
2005338777.tif 000022
【図２１】
2005338777.tif 000023
【図２２】
2005338777.tif 000024
【図２３】
2005338777.tif 000025
【図２４】
2005338777.tif 000026
【図２５】
2005338777.tif 000027
【図２６】
2005338777.tif 000028
【図２７】
2005338777.tif 000029
【図２８】
2005338777.tif 000030
【図２９】
2005338777.tif 000031
【図３０】
2005338777.tif 000032
【図３１】
2005338777.tif 000033
【図３２】
2005338777.tif 000034
【図３３】
2005338777.tif 000035
【図３４】
2005338777.tif 000036
【図３５】
2005338777.tif 000037
【図３６】
2005338777.tif 000038