(57)【要約】【課題】画素回路の保持電圧の変動を抑制でき、駆動周波数を上げることなく、いかなる映像パターンにおいてもフリッカの発生を抑制でき、画質の劣化を防止することが可能な表示装置および投射型表示装置を提供する。【解決手段】画素回路ＰＸＬＣ毎に、画素トランジスタＴＦＴ１０１が非導通状態にあるときのリーク電流をモニタし、モニタしたリーク電流に略相当する電流を画素回路ＰＸＬＣの第１電極ａ側に流し込むリーク電流補正回路１０６を設ける。【選択図】      図４
2005037489.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と第２電極との間に印加する電圧により表示状態が変化する表示素子と、スイッチングトランジスタとを有し、当該スイッチングトランジスタが導通状態にあるときに、映像信号を上記表示素子に印加して書き込む画素回路と、
上記スイッチングトランジスタが非導通状態にあるときのリーク電流をモニタし、モニタしたリーク電流に略相当する電流を上記第１電極側に流し込むリーク電流補正回路と
を有する表示装置。
【請求項２】
上記リーク電流補正回路は、上記画素回路のスイッチングトランジスタと同特性のモニタ用トランジスタを含む
請求項１記載の表示装置。
【請求項３】
上記モニタ用トランジスタは、非導通状態に保持されている
請求項２記載の表示装置。
【請求項４】
上記表示素子の第１電極および第２電極には、映像信号の書き込み毎に交互に極性を変えた電圧が印加される
請求項１記載の表示装置。
【請求項５】
上記画素回路は、上記第１電極と第２電極間に接続された電荷保持用容量素子を有する
請求項１記載の表示装置。
【請求項６】
第１電極と第２電極との間に印加する電圧により表示状態が変化する表示素子と、スイッチングトランジスタとを有し、当該スイッチングトランジスタが導通状態にあるときに、映像信号を上記表示素子に第１電極に印加して書き込む、複数の画素回路がマトリクス状に配列された有効画素部と、
上記各画素回路に対応して設けられ、対応する画素回路の上記スイッチングトランジスタが非導通状態にあるときのリーク電流をモニタし、モニタしたリーク電流に略相当する電流を上記第１電極側に流し込むリーク電流補正回路と
を有する表示装置。
【請求項７】
上記リーク電流補正回路は、上記画素回路のスイッチングトランジスタと同特性のモニタ用トランジスタを含む
請求項６記載の表示装置。
【請求項８】
上記モニタ用トランジスタは、非導通状態に保持されている
請求項７記載の表示装置。
【請求項９】
上記表示素子の第１電極および第２電極には、映像信号の書き込み毎に交互に極性を変えた電圧が印加される
請求項６記載の表示装置。
【請求項１０】
上記画素回路は、上記第１電極と第２電極間に接続された電荷保持用容量素子を有する
請求項６記載の表示装置。
【請求項１１】
上記リーク電流補正回路によるリーク補正の誤差による保持電圧の変動を所定フィールドに１回リフレッシュする
請求項６記載の表示装置。
【請求項１２】
表示パネルの所定領域に光を照射して当該表示パネルで形成された映像を光投射面に投射する投射型表示装置であって、
上記表示パネルは、少なくとも、
第１電極と第２電極との間に印加する電圧により表示状態が変化する表示素子と、スイッチングトランジスタとを有し、当該スイッチングトランジスタが導通状態にあるときに、映像信号を上記表示素子に第１電極に印加して書き込む、複数の画素回路がマトリクス状に配列された有効画素部と、
上記各画素回路に対応して設けられ、対応する画素回路の上記スイッチングトランジスタが非導通状態にあるときのリーク電流をモニタし、モニタしたリーク電流に略相当する電流を上記第１電極側に流し込むリーク電流補正回路と、を含む
投射型表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえばスイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置された画素部を含むアクティブマトリクス型表示装置に関するものである。
【０００２】
【従来の技術】
表示装置、たとえば液晶セルを画素の表示エレメント（電気光学素子）として表示領域にマトリクス状に配列したアクティブマトリクス型液晶表示装置は、薄型と低消費電力であるという特徴をいかして、携帯情報端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、携帯電話、デジタルカメラ、ビデオカメラ、パーソナルコンピュータ用表示装置、投射型表示装置（プロジェクタ）の表示パネル等、幅広い電子機器に適用されている。
【０００３】
このアクティブマトリクス型表示装置においては、表示領域に、能動素子である薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配列される。
【０００４】
ところで、トランジスタ等の能動素子を画素毎の制御に使用している液晶表示装置等のアクティブマトリクス型表示装置において、たとえば電圧保持型の能動素子を使用している場合、そのオフ時の暗電流と付加されている保持容量によりその保持特性が左右されることが一般に知られている。
特に、強い光を入射する液晶表示装置を用いたプロジェクタにおいて、画素トランジスタのオフ時の保持特性が光のエネルギーにより悪化しリーク電流が発生することが知られている。
【０００５】
このため、液晶表示装置においては、光による保持特性の悪化分を加味して液晶駆動用の共通電極に印加する電圧（以下、コモン電圧）ＶＣＯＭのＤＣ（直流レベル）を決め、液晶にＤＣ電圧がかからないように、またフリッカ発生をできるだけ抑制するようにしている（たとえば特許文献１参照）。
また、このリーク特性は駆動電圧のＤＣレベルによっても異なり、これを補正する方式も提案されている（たとえば特許文献２参照）。
【０００６】
【特許文献１】
特開２００２−１８９４６０号公報
【特許文献２】
特開２００１−２０１７３２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した表示装置においては、このリーク特性があるため、いわゆる１Ｈ反転や１カラム反転駆動等により空間的にフリッカを相殺するような駆動を行わない限り、特にフィールド反転においては一般的な６０Ｈｚ程度の低いフィールド周波数でフリッカが発生してしまう。
これを除去するためにはフィールド周波数を少なくとも倍程度にはあげなければならず、このためにフィールドメモリが必要な上、高速な駆動が必要になるためシステムコストが上がるという不利益があった。
【０００８】
また仮に、１Ｈまたは１カラム反転を行ったとしても特定の絵柄によってはフリッカが発生してしまい、これを除去するためにはフィールド反転の時と同様フィールド周波数をあげるしかなかった。
また、１Ｈまたは１カラム反転の場合は隣接する画素にかかる電圧が逆極性であるため、画素間の境界においては不連続な電界がかかり、これによりいわゆるノーマリーホワイトパネルにおける黒表示の光もれという画質劣化があり、画素の開口部領域を増やせないという不利益があった。
【０００９】
本発明の目的は、画素回路の保持電圧の変動を抑制でき、駆動周波数を上げることなく、いかなる映像パターンにおいてもフリッカの発生を抑制でき、画質の劣化を防止することが可能な表示装置および投射型表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、第１電極と第２電極との間に印加する電圧により表示状態が変化する表示素子と、スイッチングトランジスタとを有し、当該スイッチングトランジスタが導通状態にあるときに、映像信号を上記表示素子に印加して書き込む画素回路と、上記スイッチングトランジスタが非導通状態にあるときのリーク電流をモニタし、モニタしたリーク電流に略相当する電流を上記第１電極側に流し込むリーク電流補正回路とを有する。
【００１１】
本発明の第２の観点は、第１電極と第２電極との間に印加する電圧により表示状態が変化する表示素子と、スイッチングトランジスタとを有し、当該スイッチングトランジスタが導通状態にあるときに、映像信号を上記表示素子に第１電極に印加して書き込む、複数の画素回路がマトリクス状に配列された有効画素部と、上記各画素回路に対応して設けられ、対応する画素回路の上記スイッチングトランジスタが非導通状態にあるときのリーク電流をモニタし、モニタしたリーク電流に略相当する電流を上記第１電極側に流し込むリーク電流補正回路とを有する。
【００１２】
好適には、上記リーク電流補正回路は、上記画素回路のスイッチングトランジスタと同特性のモニタ用トランジスタを含む。
好適には、上記モニタ用トランジスタは、非導通状態に保持されている。
【００１３】
好適には、上記表示素子の第１電極および第２電極には、映像信号の書き込み毎に交互に極性を変えた電圧が印加される。
【００１４】
また、好適には、上記画素回路は、上記第１電極と第２電極間に接続された電荷保持用容量素子を有する。
【００１５】
また、上記リーク電流補正回路によるリーク補正の誤差による保持電圧の変動を所定フィールドに１回リフレッシュする。
【００１６】
本発明の第３の観点は、表示パネルの所定領域に光を照射して当該表示パネルで形成された映像を光投射面に投射する投射型表示装置であって、上記表示パネルは、少なくとも、第１電極と第２電極との間に印加する電圧により表示状態が変化する表示素子と、スイッチングトランジスタとを有し、当該スイッチングトランジスタが導通状態にあるときに、映像信号を上記表示素子に第１電極に印加して書き込む、複数の画素回路がマトリクス状に配列された有効画素部と、上記各画素回路に対応して設けられ、対応する画素回路の上記スイッチングトランジスタが非導通状態にあるときのリーク電流をモニタし、モニタしたリーク電流に略相当する電流を上記第１電極側に流し込むリーク電流補正回路と、を含む。
【００１７】
本発明によれば、リーク電流補正回路において、画素回路のスイッチングトランジスタが非導通状態にあるときのリーク電流がモニタされる。そして、モニタしたリーク電流に略相当する電流が画素回路の第１電極側に流し込まれる。
これにより、リークによる保持電圧の変動が抑制される。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
本実施形態では、主に３板式液晶パネルを用いた投射型映像表示装置を例に説明する。
【００１９】
第１実施形態
図１は、３板式液晶投射型映像表示装置の第１の実施形態を示すブロック構成図である。
【００２０】
本表示装置１００は、シフトレジスタを内蔵した液晶パネルモジュール１０１Ｒ，１０１Ｇ，１０１Ｂと、タイミングジェネレータ（ＴＧ）１０２、液晶ドライバ１０３Ｒ，１０３Ｇ，１０３Ｂ、映像信号処理回路１０４、およびＶＣＯＭ電圧生成回路１０５を有している。
【００２１】
液晶パネルモジュール１０１Ｒは、液晶ドライバ１０３Ｒにより液晶パネル駆動用に交流反転化した映像信号を受けて、タイミングジェネレータ１０２において生成されたタイミングパルスＴＰにより水平および垂直の書き込み転送を制御しながら映像信号を所定の画素回路に書き込む。
液晶パネルモジュール１０１Ｇは、液晶ドライバ１０３Ｇにより液晶パネル駆動用に交流反転化した映像信号を受けて、タイミングジェネレータ１０２において生成されたタイミングパルスＴＰにより水平および垂直の書き込み転送を制御しながら映像信号を所定の画素回路に書き込む。
液晶パネルモジュール１０１Ｂは、液晶ドライバ１０３Ｂにより液晶パネル駆動用に交流反転化した映像信号を受けて、タイミングジェネレータ１０２において生成されたタイミングパルスＴＰにより水平および垂直の書き込み転送を制御しながら映像信号を所定の画素回路に書き込む。
【００２２】
液晶パネルモジュール１０１（Ｒ，Ｇ，Ｂ）は、図２に示すように、有効画素部１０１１、垂直駆動回路（ＶＤＲＶ）１０１２、および水平駆動回路（ＨＤＲＶ）１０１３を有している。
【００２３】
有効画素部１０１１は、複数の画素回路ＰＸＬＣが、ｍ×ｎのマトリクス状に配列されている。
各画素回路ＰＸＬＣは、図２に示すように、スイッチング素子としてＴＦＴ（薄膜トランジスタ；ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）１０１（以下、画素トランジスタＴＦＴ１０１と記す）と、画素トランジスタＴＦＴ１０１のドレイン電極（またはソース電極）に画素電極（第１電極）が接続された液晶セルＬＣ１０１と、ＴＦＴ１０１のドレイン電極に一方の電極が接続された保持容量Ｃｓ１０１により構成されている。
これら画素回路ＰＸＬＣの各々に対して、走査ライン１０１４−１〜１０１４−ｍが各行ごとにその画素配列方向に沿って配線され、信号ライン１０１５−１〜１０１５−ｎが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路ＰＸＬＣの画素トランジスタＴＦＴ１０１のゲート電極は、各行単位で同一の走査ライン１０１４−１〜１０１４−ｍにそれぞれ接続されている。また、各画素回路ＰＸＬＣのソース電極（または、ドレイン電極）は、各列単位で同一の信号ライン１０１５−１〜１０１５−ｎに各々接続されている。
さらに、一般的な液晶表示装置においては、保持容量配線Ｃｓを独立に配線し、この保持容量配線と接続電極との間に保持容量Ｃｓ１０１を形成するが、Ｃｓは、共通電極（第２電極）に印加するコモン電圧ＶＣＯＭと同相パルスが入力され、保持容量として用いている。
そして、各画素回路ＰＸＬＣの保持容量Ｃｓ１０１の他方の電極は、１水平走査期間（１Ｈ）に極性が反転するコモン電圧ＶＣＯＭの供給ライン１０１６に接続されている。
【００２４】
各走査ライン１０１４−１〜１０１４−ｍは、垂直駆動回路１０１２により駆動され、各信号ライン１０１５−１〜１０１５−ｎは水平駆動回路１０１３により駆動される。
【００２５】
垂直駆動回路１０１２は、タイミングジェネレータ１０２により供給されるタイミングパルスＴＰ、たとえば垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）に基づいて、１フィールド期間ごとに垂直方向（行方向）に走査して走査ライン１０１４−１〜１０１４−ｍに接続された各画素回路ＰＸＬＣを１行単位で順次選択する処理を行う。
すなわち、垂直駆動回路１０１２は、走査ライン１０１４−１に対して走査パルスＳＰ１を与えて第１行目の各列の画素を選択し、走査ライン１０１４−２に対して走査パルスＳＰ２を与えて第２行目の各列の画素を選択する。以下同様にして、走査ライン１０１４−３，…，１０１４−ｍ対して走査パルスＳＰ３，…，ＳＰ１０ｍを順に与える。
【００２６】
水平駆動回路１０３は、タイミングジェネレータ１０２により供給されるタイミングパルスＴＰ、たとえば水平走査の開始を指令する水平スタートパルスＨＳＴ、水平走査の基準となる水平クロックＨＣＫ（または互いに逆相の水平クロックＨＣＫ，ＨＣＫＸ）に基づいて、液晶ドライバ１０３Ｒにより入力される映像信号ＶＲを１Ｈ（Ｈは水平走査期間）毎に順次サンプリングし、信号ライン１０１５−１〜１０１５−ｎを介して垂直駆動回路１０１２によって行単位で選択される各画素回路に対して書き込む処理を行う。
【００２７】
このように、本実施形態に係る液晶パネルモジュール１０１Ｒ，１０１Ｇ，１０１Ｂは、複数の画素回路を有しており、電圧制御のためのスイッチング素子としてＭＯＳトランジスタ（ＴＦＴ）を使用している。
通常、液晶を駆動する場合は交流で行う必要があるため、各画素回路ＰＸＬＣにおいて、図２中のａ点（第１電極側）とｂ点（第２電極側）にかかる電圧の極性を書き込みの度に交互に極性を変えて駆動することになる。
そして、図２に示されるコモン電圧ＶＣＯＭが印加される対向電極にＤＣ電圧を入力し、そのＤＣ電圧より高電圧側を＋、低電圧側を−とする。
ここでフリッカの起こる要因のひとつとして、画素に書き込まれた電圧がトランジスタのオフ時のリーク電流により１フィールド内で変動することで光の透過率が１フィールド内で変動することが挙げられる。
そこで、フリッカを目立ちにくくするために通常１ライン反転という１ライン毎に液晶に印加する極性を入れ替える駆動を行っている。
【００２８】
この駆動方式を図で示すと、図３（Ａ），（Ｂ）に示すように、第一フィールドで最上段の第一ラインは＋の極性がかけられた後、第二ラインでは−、その後＋、−と交互にかけられ、引き続き第二フィールドでは逆に最上段の第一ラインは−の極性がかけられた後、第二ラインでは＋、その後−、＋と交互にかけられる。
【００２９】
この駆動方式では、空間的に微視的な範囲で相反する極性のフリッカを発生させることでフリッカを相殺させているが、特定のパターンではフリッカが見えることになる。また、フリッカを見えにくくする手段としてフィールド周波数を上げることが考えられるが、この場合動作スピードを上げるまたは信号処理を並列処理化することで対応する必要があり、駆動システムのコストアップにつながってしまう。
これを解決するために本実施形態においては、画素に書き込まれた電荷がリークにより失われた分だけ補正する回路を入れることにより駆動システムのコストアップ無く、電位変化のないすなわち、フリッカの発生のない液晶パネルモジュールを実現している。
【００３０】
具体的には、各画素回路ＰＸＬＣ毎に、リーク電流補正回路を設けている。
このリーク電流補正回路は、画素トランジスタＴＦＴ１０１が非導通状態にあるときのリーク電流をモニタし、モニタしたリーク電流に略相当する電流を画素回路ＰＸＬＣの第１電極ａ側に流し込む。
【００３１】
図４は、本実施形態に係るリーク電流補正回路を含む画素回路の具体的な構成例を示す回路図である。
【００３２】
このリーク電流補正回路１０６は、図４に示すように、モニタ用トランジスタ１０６１、オペアンプ１０６２、およびカレントミラー回路１０６３を有する。
【００３３】
モニタ用トランジスタ１０６１は、たとえば各画素回路ＰＸＬＣを構成する画素トランジスタＴＦＴ１０１と同一特性のトランジスタ１０５１により構成される。そして、ソース電極（またはドレイン電極）が信号ライン１０１５に接続され、ドレイン電極（またはソース電極）がオペアンプ１０６２の第１入力端子およびカレントミラー回路１０６３の初段に接続され、ゲートが接地電位ＧＮＤに接続されている。
すなわち、モニタ用トランジスタ１０６１は、常時オフ状態（非導通状態）に保持される。
【００３４】
オペアンプ１０６２の第２入力端子は画素回路ＰＸＬＣの第１電極ａに接続されて、出力がカレントミラー回路１０６３に接続されている。
そして、カレントミラー回路１０６３の電流折り返し出力がオペアンプ１０６２の第２入力端子と画素回路ＰＸＬＣの第１電極ａとの接続点に接続されている。
【００３５】
タイミングジェネレータ１０２は、映像信号の水平同期信号ＶＳＹＮＣおよび垂直同期信号ＶＳＹＮＣに基づいて、液晶パネルモジュール１０１Ｒ，１０１Ｇ，１０１Ｂの駆動用タイミングパルスであって、水平、垂直の書き込み転送を制御するためのタイミングパルスＴＰを生成し、液晶パネルモジュール１０１Ｒ，１０１Ｇ，１０１Ｂに供給する。
タイミングジェネレータ１０２は、タイミングパルスＴＰとして、たとえば、水平走査の開始を指令する水平スタートパルスＨＳＴ、水平走査の基準となる水平クロックＨＣＫ（または互いに逆相の水平クロックＨＣＫ，ＨＣＫＸ）、垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）を生成する。
タイミングジェネレータ１０２は、液晶ドライバ１０３Ｒ，１０３Ｇ，１０３Ｂ用のクロックＣＬＫを生成し、液晶ドライバ１０３Ｒ，１０３Ｇ，１０３Ｂに供給する。
【００３６】
液晶ドライバ１０３Ｒは、映像信号処理回路１０４により所定の処理が施された映像信号Ｒおよびタイミングジェネレータ１０２によるクロックＣＬＫを受けて、映像信号Ｒを液晶パネルモジュール１０１Ｒを駆動するために所定のタイミングで交流反転化させて映像信号ＶＲとして液晶パネルモジュール１０１Ｒに供給する。
【００３７】
液晶ドライバ１０３Ｇは、映像信号処理回路１０４により所定の処理が施された映像信号Ｇおよびタイミングジェネレータ１０２によるクロックＣＬＫを受けて、映像信号Ｇを液晶パネルモジュール１０１Ｇを駆動するために所定のタイミングで交流反転化させて映像信号ＶＧとして液晶パネルモジュール１０１Ｇに供給する。
【００３８】
液晶ドライバ１０３Ｂは、映像信号処理回路１０４により所定の処理が施された映像信号Ｂおよびタイミングジェネレータ１０２によるクロックＣＬＫを受けて、映像信号Ｂを液晶パネルモジュール１０１Ｂを駆動するために所定のタイミングで交流反転化させて映像信号ＶＢとして液晶パネルモジュール１０１Ｂに供給する。
【００３９】
映像信号処理回路１０４は、映像信号Ｒ，Ｇ，Ｂ、および水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣを受けて、サンプルホールドポジションの調整などの所定の処理を行い、映像信号Ｒを映像ドライバ１０３Ｒに供給し、映像信号Ｇを映像ドライバ１０３Ｇに供給し、映像信号Ｇを映像ドライバ１０３Ｂに供給する。
【００４０】
ＶＣＯＭ電圧生成回路１０５は、所定のコモン電圧ＶＣＯＭを生成して液晶パネルモジュール１０１Ｒ，１０１Ｇ，１０１Ｂに供給する。
【００４１】
次に、上記構成による動作を説明する。
【００４２】
映像信号Ｒ，Ｇ，Ｂ、および水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣが映像信号処理回路１０４に入力され、ここで入力映像信号Ｒ，Ｇ，Ｂに対して所定の処理が施された後、映像信号Ｒが映像ドライバ１０３Ｒに供給され、映像信号Ｇが映像ドライバ１０３Ｇに供給され、映像信号Ｇが映像ドライバ１０３Ｂに供給される。
また、タイミングジェネレータ１０２において、映像信号の水平同期信号ＶＳＹＮＣおよび垂直同期信号ＶＳＹＮＣに基づいて、液晶パネルモジュール１０１Ｒ，１０１Ｇ，１０１Ｂの駆動用タイミングパルスＴＰが生成され、液晶パネルモジュール１０１Ｒ，１０１Ｇ，１０１Ｂに供給される。また、タイミングジェネレータ１０２においては、液晶ドライバ１０３Ｒ，１０３Ｇ，１０３Ｂ用のクロックＣＬＫが生成されて、液晶ドライバ１０３Ｒ，１０３Ｇ，１０３Ｂに供給される。
【００４３】
液晶ドライバ１０３Ｒにおいては、映像信号処理回路１０４により所定の処理が施された映像信号Ｒおよびタイミングジェネレータ１０２によるクロックＣＬＫを受けて、映像信号Ｒが液晶パネルモジュール１０１Ｒを駆動するために所定のタイミングで交流反転化されて映像信号ＶＲとして液晶パネルモジュール１０１Ｒに供給される。
同様に、液晶ドライバ１０３Ｇにおいては、映像信号処理回路１０４により所定の処理が施された映像信号Ｇおよびタイミングジェネレータ１０２によるクロックを受けて、映像信号Ｇが液晶パネルモジュール１０１Ｇを駆動するために所定のタイミングで交流反転化されて映像信号ＶＧとして液晶パネルモジュール１０１Ｇに供給される。
液晶ドライバ１０３Ｂにおいては、映像信号処理回路１０４により所定の処理が施された映像信号Ｂおよびタイミングジェネレータ１０２によるクロックを受けて、映像信号Ｂが液晶パネルモジュール１０１Ｂを駆動するために所定のタイミングで交流反転化されて映像信号ＶＢとして液晶パネルモジュール１０１Ｂに供給される。
【００４４】
そして、各液晶表示パネル１０１Ｒ，１０１Ｇ，１０１Ｂにおいては、それぞれタイミングジェネレータ１０２において生成されたタイミングパルスＴＰにより水平および垂直の書き込み転送を制御しながら、液晶ドライバ１０３Ｒ，１０３Ｇ，１０３Ｂにより液晶パネル駆動用に交流反転化した映像信号ＶＲ，ＶＧ，ＶＢが所定の画素回路に書き込まれていく。
【００４５】
この書き込み時には、画素トランジスタＴＦＴ１０１が、ゲートに接続された走査ライン１０１４にハイレベルの走査パルスＳＰが印加されるとオンし、信号ライン１０１５の電位が第１電極ａ側に伝達される。
このとき、リーク電流補正回路１０６においては、オペアンプ１０６２のバーチャルショートにより、ｃ点とｄ点も同じ電位になるように平衡される。
その後、走査ライン１０１４のレベルがローレベルになることで第１電極ａ側の電位はそのまま保持されることになる。
この保持されている状態で、画素トランジスタＴＦＴ１０１から電流がリークし、このために第１電極ａ点の電荷が抜けることにより電位が下がることになる。しかしここで、ａ点でのリーク電流と同等の電流が流れているモニタ用トランジスタ１０６１からカレントミラー回路１０６３を通してリークした電荷と同等の電荷がａ点に流し込まれるため、電荷の量の差し引きは０となり、電圧は保持されることになる。
したがって、電圧の変動が極小に押さえられフリッカの発生が抑制されることになる。
【００４６】
以上説明したように、本実施形態によれば、画素回路ＰＸＬＣ毎に、画素トランジスタＴＦＴ１０１が非導通状態にあるときのリーク電流をモニタし、モニタしたリーク電流に略相当する電流を画素回路ＰＸＬＣの第１電極ａ側に流し込むリーク電流補正回路１０６を設けたので、画素回路ＰＸＬＣの保持電圧の変動が少なく、低周波数での駆動時にどのような映像パターンでもフリッカが発生しない。また、フィールド反転駆動においても保持電圧の変動が少なく、低周波数での駆動時にもフリッカが発生しない。
すなわち、電圧保持型の表示装置でありながらリークによる電圧変動がなく、フリッカのない良好な画像表示装置を実現することが可能である。
また、リークによる電圧変動がないため、前フィールドに対して変化した映像についてのみ書き換えを行うことで駆動にかかる消費電力を低減することが可能となる。ただし、この場合についても液晶においては交流駆動が必要であるため液晶に影響のない周波数で交流駆動が必要である。
【００４７】
なお、ここで、示した回路例は実施形態の一例に過ぎず、ＭＯＳ等のいかなる回路構成であってもリーク電流を補正できる回路であればかまわないことは明らかである。
また、リーク補正の誤差による保持電圧の変動を数フィールドに１回リフレッシュすることで電圧の変動をおさえることができる。
【００４８】
また、上記実施形態においては、各画素の表示エレメント（電気光学素子）として液晶セルを用いたアクティブマトリクス型液晶表示装置に適用した場合を例に採って説明したが、液晶表示装置への適用に限られるものではなく、各画素の表示エレメントとしてエレクトロルミネッセンス（ＥＬ：ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いたアクティブマトリクス型ＥＬ表示装置などのアクティブマトリクス型表示装置全般に適用可能である。
【００４９】
第２実施形態
本第２の実施形態では、図１の表示装置を適用可能な投写型液晶表示装置（液晶プロジェクタ）の構成例について説明する。
【００５０】
図５は、本発明に係るアクティブマトリクス型表示装置を表示パネル（ＬＣＤ）として適用可能な投写型液晶表示装置のシステム構成を示すブロック図である。
【００５１】
本例に係る投写型液晶表示装置２００は、映像信号源（ＶＳＲＣ）２０１、システムボード（ＳＹＳＢＲＤ）２０２およびＬＣＤパネル（ＰＮＬ）２０３を有する。
このシステム構成において、システムボード２０２では、映像信号源２０１から出力される映像信号に対してサンプルホールドポジションの調整などの信号処理が行われる。システムボード２０２には、図１のタイミングジェネレータ１０２、液晶ドライバ１０３（Ｒ，Ｇ，Ｂ）、映像信号処理回路１０４、およびＶＣＯＭ電圧生成回路１０５が搭載される。
そして、ＬＣＤパネル２０３として、Ｒ（赤），Ｇ（緑），Ｂ（青）にそれぞれ対応して設けられる液晶パネルモジュール１０５（Ｒ，Ｇ，Ｂ）が用いられる。
【００５２】
図６は、投写型カラー液晶表示装置の光学系の構成の一例を示す概略構成図である。
図６の投写型カラー液晶表示装置の光学系３００において、光源３０１から発せられる白色光は、第１のビームスプリッタ３０２で特定の色成分、たとえば一番波長の短いＢ（青）の光成分のみが透過し、残りの色の光成分は反射される。第１のビームスプリッタ３０２を透過したＢの光成分は、ミラー３０３で光路が変更され、レンズ３０４を通してＢのＬＣＤパネル３０５Ｂに照射される。
第１のビームスプリッタ３０２で反射された光成分については、第２のビームスプリッタ３０６でたとえばＧ（緑）の光成分が反射され、Ｒ（赤）の光成分が透過する。第２のビームスプリッタ３０６で反射されたＧの光成分は、レンズ３０７を通してＧのＬＣＤパネル３０５Ｇに照射される。
第２のビームスプリッタ３０６を透過したＲの光成分は、ミラー３０８，３０９で光路が変更され、レンズ３１０を通してＲのＬＣＤパネル３０５Ｒに照射される。
ＬＣＤパネル３０５Ｒ，３０５Ｇ，３０５Ｂは各々、複数の画素がマトリクス状に配置されてなる第１の基板と、この第１の基板に対して所定の間隔をもって対向配置された第２の基板と、これら基板間に保持された液晶層と、各色に対応したフィルタ層とを有する。
これらＬＣＤパネル３０５Ｒ，３０５Ｇ，３０５Ｂを経たＲ，Ｇ，Ｂの各光は、クロスプリズム３１１で光合成される。そして、このクロスプリズム３１１から出射される合成光は、投射プリズム３１２によってスクリーン３１３に投射される。
【００５３】
上記構成の投写型液晶表示装置において、ＬＣＤパネル３０５Ｒ，３０５Ｇ，３０５Ｂとして、先述した実施形態に係る液晶パネルモジュール１０５（Ｒ，Ｇ，Ｂ）または１０５Ａ（Ｒ，Ｇ，Ｂ）を用いる。
【００５４】
本第２の実施形態の投射型装置においては、第１の実施形態に係る表示装置１００を適用することから、駆動周波数を上げることなく、いかなる映像パターンにおいてもフリッカの発生を抑制でき、画質の劣化を防止することができる。
【００５５】
なお、投写型液晶表示装置にはリアタイプとフロントタイプとがあり、一般的に、リアタイプの投写型液晶表示装置は動画用のプロジェクションＴＶとして、フロントタイプの投写型液晶表示装置はデータプロジェクタとして用いられているが、先述した実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置はいずれのタイプにも適用可能である。また、ここでは、カラーの投写型液晶表示装置に適用した場合を例に採って説明したが、モノクロの投写型液晶表示装置にも同様に適用可能である。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、駆動周波数を上げることなく、いかなる映像パターンにおいてもフリッカの発生を抑制でき、画質の劣化を防止することができる利点がある。
【図面の簡単な説明】
【図１】３板式液晶投射型映像表示装置の第１の実施形態を示すブロック構成図である。
【図２】図１の液晶パネルモジュールの構成例を示す回路図である。
【図３】１ライン反転表示例を説明するための図である。
【図４】本第１の実施形態に係るリーク電流補正回路および画素回路の構成例を示す回路図である。
【図５】本発明に係るアクティブマトリクス型液晶表示装置を表示パネル（ＬＣＤ）として適用可能な投写型液晶表示装置のシステム構成を示すブロック図である。
【図６】本発明に係るアクティブマトリクス型液晶表示装置を表示パネル（ＬＣＤ）として適用可能な投写型カラー液晶表示装置の光学系の構成の一例を示す概略構成図である。
【符号の説明】
１００…液晶表示装置、１０１Ｒ，１０１Ｇ，１０１Ｂ…液晶パネルモジュール、１０２…タイミングジェネレータ（ＴＧ）、１０３Ｒ，１０３Ｇ，１０３Ｂ…液晶ドライバ、１０４…映像信号処理回路、および１０５…ＶＣＯＭ電圧生成回路、１０６…リーク電流補正回路、１０１１…有効画素部、１０１２…垂直駆動回路（ＶＤＲＶ）、１０１３…水平駆動回路（ＨＤＲＶ）、１０１４−１〜１０４−ｍ…走査ライン、１０１５−１〜１０１５−ｎ…信号ライン、ＰＸＬＣ…画素回路、ＴＦＴ１０１…画素トランジスタ（スイッチング素子）、ＬＣ１０１…液晶セル、Ｃｓ１０１…保持容量、２００…投写型液晶表示装置、２０１…映像信号源（ＶＳＲＣ）、２０２…システムボード（ＳＹＳＢＲＤ）、２０３…ＬＣＤパネル（ＰＮＬ）、３００…光学系、３０１…光源、３０２…第１のビームスプリッタ、３０３，３０８，３０９…ミラー、３０４，３０７，３１０…レンズ、３０５Ｒ，３０５Ｇ，３０５Ｂ…ＬＣＤパネル、３０６…第２のビームスプリッタ、３１１…クロスプリズム、３１２…投射プリズム、３１３…スクリーン。
【図１】
2005037489.tif 000003
【図２】
2005037489.tif 000004
【図３】
2005037489.tif 000005
【図４】
2005037489.tif 000006
【図５】
2005037489.tif 000007
【図６】
2005037489.tif 000008