(57)【要約】【課題】イコライザ回路の実装時などにいちいちそのパラメータの調整が不要となり、かつ、イコライザ回路を含む装置全体の制作費用の低減化を実現すること。【解決手段】この発明は、伝送路を伝送する高速データ信号の周波数に対する振幅偏差を補正するイコライザ回路の周波数特性を、自動的に制御するものである。データ抽出回路２１は、高速データ信号Ｓ１中から周期の短いデータＳ２と周期の長いデータＳ３とをそれぞれ抽出する。その抽出されたデータＳ２、Ｓ３は、微分回路２２、２３で微分され、その両微分出力の各ピーク値はピークホールド回路２４、２５でそれぞれ保持される。ピークホールド回路２４、２５の両出力は電圧比較器２６で比較され、この比較結果に応じた制御電圧を生成して出力する。その制御電圧の直流成分は、直流成分取り出し回路で取り出され、これがイコライザ回路１の調整端子１１に供給される。【選択図】  図１
2005286805.tif 000002
【特許請求の範囲】
【請求項１】
高速データ信号を伝送する伝送路に接続され、前記伝送路を伝送される高速データ信号の周波数に対する振幅偏差を補正するとともに、自己の周波数特性が外部から調整できるようになっているイコライザ回路において、
前記高速データ信号中から周期の短い所定の第１データと周期の長い所定の第２データとをそれぞれ抽出し、この抽出した第１データおよび第２データの各振幅値をそれぞれ求め、この求めた両振幅値の偏差が小さくなるように、前記イコライザ回路の周波数特性を調整する制御手段を備えたことを特徴とするイコライザ回路の制御装置。
【請求項２】
高速データ信号を伝送する伝送路に接続され、前記伝送路を伝送される高速データ信号の周波数に対する振幅偏差を補正するとともに、自己の周波数特性が外部から調整可能できるようになっているイコライザ回路において、
前記高速データ信号中から周期の短い所定の第１データと周期の長い所定の第２データとをそれぞれ抽出するデータ抽出手段と、
前記データ抽出手段で抽出された前記第１データおよび前記第２データの各振幅値をそれぞれ求める振幅検出手段と、
前記振幅検出手段で求めた両振幅値を比較し、比較結果に応じた制御信号を生成する制御信号生成手段と、を備え、
前記制御信号生成手段で生成した制御信号に基づいて前記イコライザ回路の周波数特性を調整するようにしたことを特徴とするイコライザ回路の制御装置。
【請求項３】
前記振幅検出手段は、
前記データ抽出手段で抽出された前記第１データを微分する第１微分回路と、
前記データ抽出手段で抽出された前記第２データを微分する第２微分回路と、
前記第１微分回路の微分出力のピーク値を保持する第１ピークホールド回路と、
前記第２微分回路の微分出力のピーク値を保持する第２ピークホールド回路と、
からなることを特徴とする請求項２に記載のイコライザ回路の制御装置。
【請求項４】
前記制御信号生成手段は、
前記第１ピークホールド回路の出力の大きさと前記第２ピークホールド回路の出力の大きさとを比較し、その比較結果に応じた制御電圧を生成して出力する電圧比較器と、
前記電圧比較器の出力の直流成分を取り出す直流成分取り出し回路と、
からなることを特徴とする請求項３に記載のイコライザ回路の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速データを伝送する伝送路などに設けられるイコライザ回路に関し、特に、イコライザ回路を自動制御するための制御装置に関するものである。
【背景技術】
【０００２】
イコライザ回路は、信号を伝送する伝送路などに接続され、その伝送路を伝送する信号の周波数に対する振幅偏差を補正するものである。
近年、各種の伝送路で伝送される信号の高周波化（高速データ化）に伴い、広帯域化したイコライザ回路が知られている（例えば、特許文献１参照）。
さらに、イコライザ回路においては、そのイコライザ回路の周波数特性を調整できる調整端子を備えたものが知られている。この調整端子を備えたイコライザ回路は、その調整端子に予め定めた制御電圧などを印加することにより、イコライザ回路の周波数特性が調整できるようになっている。
【特許文献１】特開２００３−２２９７９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような従来のイコライザ回路が使用（実装）される基板やボードにおける伝送路では、その周波数特性がまちまちであるので、使用や実装の際に、それに合わせてイコライザ回路の構成部品のパラメータを調整する必要がある。
すなわち、イコライザ回路の使用や実装の際に、基板やボードごとにイコライザ回路のパラメータを手動などでいちいち調整する必要がある。このため、イコライザ回路を含む装置全体の制作費用が嵩むという不具合があった。
【０００４】
ところで、イコライザ回路で処理される高速データ信号は、「１」と「０」の組み合わせからなり、「１０１０・・・」というように「１」と「０」とが交互に伝送される周期の短かい成分と、「１１１１００００」というように同符号が連続する周期の長い成分とが含まれ、周期の異なるデータの組み合わせである。
このため、基板などの伝送路における高速データ信号の劣化は、その周期が異なるデータごとに、その度合いが異なると考えられる。すなわち、周期の短いデータはより劣化の度合いが大きく、周期の長いデータは劣化の度合いが小さいと考えられる。
【０００５】
そこで、本発明は、高速データ信号の周期の長短によって劣化の程度が異なるという点に着目して完成したものであり、その目的は、イコライザ回路の実装時などにいちいちそのパラメータの調整が不要となり、かつ、イコライザ回路を含む装置全体の制作費用の低減化を実現できるようにしたイコライザ回路の制御装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成からなる。
すなわち、第１の発明は、高速データ信号を伝送する伝送路に接続され、前記伝送路を伝送される高速データ信号の周波数に対する振幅偏差を補正するとともに、自己の周波数特性が外部から調整できるようになっているイコライザ回路において、前記高速データ信号中から周期の短い所定の第１データと周期の長い所定の第２データとをそれぞれ抽出し、この抽出した第１データおよび第２データの各振幅値をそれぞれ求め、この求めた両振幅値の偏差が小さくなるように、前記イコライザ回路の周波数特性を調整する制御手段を備えている。
【０００７】
第２の発明は、高速データ信号を伝送する伝送路に接続され、前記伝送路を伝送される高速データ信号の周波数に対する振幅偏差を補正するとともに、自己の周波数特性が外部から調整可能できるようになっているイコライザ回路において、前記高速データ信号中から周期の短い所定の第１データと周期の長い所定の第２データとをそれぞれ抽出するデータ抽出手段と、前記データ抽出手段で抽出された前記第１データおよび前記第２データの各振幅値をそれぞれ求める振幅検出手段と、前記振幅検出手段で求めた両振幅値を比較し、比較結果に応じた制御信号を生成する制御信号生成手段と、を備え、前記制御信号生成手段で生成した制御信号に基づいて前記イコライザ回路の周波数特性を調整するようにした。
【０００８】
第３の発明は、第２の発明において、前記振幅検出手段は、前記データ抽出手段で抽出された前記第１データを微分する第１微分回路と、前記データ抽出手段で抽出された前記第２データを微分する第２微分回路と、前記第１微分回路の微分出力のピーク値を保持する第１ピークホールド回路と、前記第２微分回路の微分出力のピーク値を保持する第２ピークホールド回路と、からなる。
【０００９】
第４の発明は、第３の発明において、前記制御信号生成手段は、前記第１ピークホールド回路の出力の大きさと前記第２ピークホールド回路の出力の大きさとを比較し、その比較結果に応じた制御電圧を生成して出力する電圧比較器と、前記電圧比較器の出力の直流成分を取り出す直流成分取り出し回路と、からなる。
以上のような構成からなる本発明によれば、イコライザ回路の基板への実装時などにいちいちそのパラメータの調整が不要となり、かつ、イコライザ回路を含む装置全体の制作費用の低減化を実現することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、図面を参照して説明する。
本発明の実施形態の説明に先立って、本発明の原理について、図２および図４を参照して説明する。
本発明の制御対象であるイコライザ回路に入力される高速データ信号は、「１」と「０」の組み合わせからなり、「１０１０・・・」というように「１」と「０」とが交互に伝送される周期の短かいデータと、「１１１１００００」というように同符号が連続する周期の長いデータとが含まれ、周期の異なるデータの組み合わせからなる。
【００１１】
そして、その高速データ信号は、図２に示すように、プリント基板３０やボードに形成される伝送路を伝搬する際に、その伝送路の有する周波数特性によって劣化を受けるという知見を得た。さらに、その劣化の度合いは、図２に示すように、「１０１０・・・」というように、「１」と「０」とが交互に伝送される周期の短いデータは大きく、逆に、「１１１１００００」というように、同符号が連続する周期の長いデータは小さいという知見を得た。
【００１２】
本発明は、これらの知見に基づくものであり、図４に示すように、まず、その劣化した高速データ信号Ｓ１中から、所定の周期の短いデータＳ２と所定の周期の長いデータＳ３とをそれぞれ抽出するようにした。
次に、その抽出した各データＳ２，Ｓ３に対して微分などを行って、その各データＳ２，Ｓ３の大きさに応じた電圧Ｖ１，Ｖ２を求めるようにした。さらに、その求めた電圧Ｖ１，Ｖ２の大きさを比較し、その両者の電圧差分が小さくなるように、イコライザ回路の周波数特性を調整（制御）するようにした。
【００１３】
なお、図２に示すように、高速データ信号が伝送路で劣化を受けた場合に、その波形を重ね合わせると、アイパターンは良好ではない。これに対して、劣化を受けない場合のアイパターンは、図３に示すように各データの立ち上がり、立ち下がりが一致し、良好となる。
次に、このような原理に基づく、本発明のイコライザ回路の制御装置の実施形態の構成について、図１を参照して説明する。
【００１４】
この実施形態は、図１に示すように、イコライザ回路１の周波数特性を後述のように自動的に制御する制御装置２からなる。
制御対象となるイコライザ回路１は、各種の伝送路（図示せず）を伝送する高速データ信号Ｓ１を入力し、この入力した高速データ信号Ｓ１の周波数に対する振幅偏差を補正するようになっている。また、イコライザ回路１は、調整端子１１を備え、この調整端子１１に印加する所定の制御電圧（直流制御電圧）に基づき、その周波数特性（周波数−振幅特性）が任意の特性に外部から調整できるようになっている。
【００１５】
制御装置２は、図１に示すように、データ抽出回路２１と、微分回路２２と、微分回路２３と、ピークホールド回路２４と、ピークホールド回路２５と、電圧比較器２６と、直流成分取り出し回路２７と、を備えている。
データ抽出回路２１は、イコライザ回路１に入力される高速データ信号Ｓ１を取り込み、この取り込んだ高速データ信号Ｓ１中から、所定の周期の短いデータＳ２と所定の周期の長いデータＳ３とをそれぞれ抽出する回路である。
【００１６】
ここで、所定の周期の短いデータＳ２とは、例えば「１０１０・・・」というように、「１」と「０」とが交互に伝送されるデータである。一方、所定の周期の長いデータＳ３とは、「１１１１００００」または「１１１０００」というように、同符号が連続するデータである。
微分回路２２は、データ抽出回路２１で抽出された所定の周期の短いデータＳ２を微分する回路である。また、微分回路２３は、データ抽出回路２１で抽出された所定の周期の長いデータＳ３を微分する回路である。
【００１７】
ピークホールド回路２４は、微分回路２２の微分出力のピーク値を保持する回路である。また、ピークホールド回路２５は、微分回路２３の微分出力のピーク値を保持する回路である。
電圧比較器２６は、ピークホールド回路２４の出力の大きさとピークホールド回路２５の出力の大きさとを比較し、その比較結果に応じた制御電圧を生成して出力するものである。直流成分取り出し回路は、電圧比較器２６の出力から直流成分を取り出し、これをイコライザ回路１の調整端子１１に供給する回路である。
【００１８】
次に、このような構成からなる実施形態の動作例について、図１および図４を参照して説明する。
いま、図１に示すイコライザ回路１とデータ抽出回路２１には、図４に示すように伝送路で劣化した高速データ信号Ｓ１が入力されるものとする。
データ抽出回路２１は、その入力された高速データ信号Ｓ１中から所定の周期の短いデータＳ２と所定の周期の長いデータＳ３とをそれぞれ抽出する。この抽出された周期の短いデータＳ２は、微分回路２２で微分される。その抽出された周期の長いデータＳ３は、微分回路２３で微分される。その各微分波形は、例えば図４に示すようになる。
【００１９】
さらに、微分回路２２の微分出力は、ピークホールド回路２４でそのピーク値が保持される。また、微分回路２２の微分出力は、ピークホールド回路２５でそのピーク値が保持される。
ピークホールド回路２４の出力の大きさとピークホールド回路２５の出力の大きさとが、電圧比較器２６で比較される。この比較結果に応じて、電圧比較器２６は制御電圧を生成して出力する。電圧比較器２６からの制御電圧の直流成分は、直流成分取り出し回路２７で取り出され、これがイコライザ回路１の調整端子１１に供給される。
【００２０】
この結果、イコライザ回路１１は、ピークホールド回路２４、２５の両出力の大きさが一致するように、その周波数特性が制御される。
以上説明したように、この実施形態によれば、イコライザ回路の実装時などにいちいちその周波数特性の調整が不要となり、かつ、イコライザ回路を含む装置全体の制作費用の低減化を実現できる。
【００２１】
なお、図２に示すデータ抽出回路２１では、高速データ信号Ｓ１中から、予め定めた周期の短いデータＳ２と周期の長いデータＳ３とをそれぞれ抽出するようにしたが、高速データ信号中の所定の周期以下のデータと所定の周期以上のデータとを分離するデータ分離回路に置き換えるようにしても良い。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態の構成を示す回路図である。
【図２】高速データ信号の伝送路での波形の劣化の過程を説明する説明図である。
【図３】高速データ信号の波形が良好の場合の説明図である。
【図４】本発明の原理を説明する説明図である。
【符号の説明】
【００２３】
１・・・イコライザ回路、２・・・制御装置、１１・・・調整端子、２１・・・データ抽出回路、２２、２３・・・微分回路、２４、２５・・・ピークホールド回路、２６・・・電圧比較器、２７・・・直流成分取り出し回路。
【図１】
2005286805.tif 000003
【図２】
2005286805.tif 000004
【図３】
2005286805.tif 000005
【図４】
2005286805.tif 000006