(57)【要約】 【課題】  走査パルス幅を短縮しても、走査電極及び維持電極に十分な壁電荷の形成を達成する。【解決手段】  走査電極Ｓｉ及び維持電極Ｃｉに対する予備放電期間中の走査ドライバ３４ｉ及び維持ドライバ３６ｉによる駆動態様は従来と同様にする。走査電極Ｓｉに対する走査期間中の駆動態様も次の事項を除いて従来と同様である。走査電極Ｓｉに印加された走査パルスの終了時刻に、維持パルスに書込み壁電荷形成パルスを重畳した電位を３〜５μ秒維持電極Ｃｉに印加する。この印加の終了時に、走査電極Ｓｉ及び維持電極Ｃｉに従来よりも大きな壁電荷を蓄積できる。【選択図】図１
2005091390.tif 000002
【特許請求の範囲】
【請求項１】
第1の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、前記第１の絶縁基板の対向面に互いに平行な走査電極及び維持電極の対を第１の所定数配置すると共に、前記第２の絶縁基板の対向面に前記走査電極及び前記維持電極の対の各々と交差したデータ電極を第２の所定数配置し、前記走査電極及び前記維持電極の対と前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルの各表示セルに映像信号と対応する画素データを走査期間中に順次書き込み、書き込んだ画素表示を維持期間の間、維持放電により持続させる走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法であって、
前記走査期間中に走査パルスが前記走査電極毎に異なるタイミングで順次印加され、
印加された前記走査パルスの終了後の第１の所定時刻から、第１の所定時間、前記対の前記走査電極と前記維持電極との間の面放電開始電圧の２／３以上であって、かつ、前記対の前記走査電極と前記維持電極との間で放電を開始させない電位差を前記対の前記走査電極と前記維持電極との間に与えることを特徴とする走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法。
【請求項２】
前記第１の所定時刻は、印加された前記走査パルスの終了時刻と、前記維持放電に必要な壁電荷を形成し得なくなる時刻との間の任意の時刻であり、前記第１の所定時間は、前記第１の所定時刻から前記対の前記走査電極と前記維持電極との間での空間電荷の移動で壁電荷の形成が継続するが誤放電を生じさせない時刻までの時間内で任意に選定し得る時間であることを特徴とする請求項１記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法。
【請求項３】
前記走査パルスとは逆極性の書込み壁電荷形成パルスを、前記走査パルスが印加される前記走査電極と対になる前記維持電極に前記任意の時刻から前記時間の間印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせることを特徴とする請求項１又は２記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法。
【請求項４】
前記複数の維持電極を２つの維持電極のグループに分け、
それぞれの前記維持電極グループの前記維持電極と対となる前記走査電極の中から順次交互に前記走査パルスを印加し、前記走査パルスとは逆極性の書込み壁電荷形成パルスを、前記走査パルスが印加される前記走査電極と対になる前記維持電極が属するグループの各前記維持電極に前記走査パルスの終了時刻から前記走査パルスの印加期間以内の前記第１の所定時間の間グループ毎に交互に印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせることを特徴とする請求項１、２又は３記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法。
【請求項５】
第1の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、前記第１の絶縁基板の対向面に互いに平行な走査電極及び維持電極の対を第１の所定数配置すると共に、前記第２の絶縁基板の対向面に前記走査電極及び前記維持電極の対の各々と交差したデータ電極を第２の所定数配置し、前記走査電極及び前記維持電極の対と前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルの各表示セルに映像信号と対応する画素データを走査期間中に順次書き込み、書き込んだ画素表示を維持期間の間、維持放電により持続させる走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法であって、
前記走査期間中に走査パルスが前記走査電極毎に異なるタイミングで順次印加され、
印加された走査パルスの終了前の第２の所定時刻から、第２の所定時間、前記対の前記走査電極と前記維持電極との間の面放電開始電圧の２／３以上であって、かつ、前記対の前記走査電極と前記維持電極との間で放電を開始させない電位差を前記走査電極と前記維持電極との間に与えることを特徴とする走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法。
【請求項６】
前記第２の所定時刻は、前記対の前記走査電極と前記維持電極との間に前記電位差を印加したとき誤放電を生じさせない前記走査パルスの終了時刻前の時刻と、前記走査パルスの終了時刻との間の任意の時刻であり、前記第２の所定時間は、前記第２の所定時刻から前記対の前記走査電極と前記維持電極との間の空間電荷の移動で壁電荷の形成が継続するが誤放電を生じさせない時刻までの時間内で任意に選定し得る時間であることを特徴とする請求項５記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法。
【請求項７】
前記走査パルスとは逆極性の書込み壁電荷形成パルスを、前記走査パルスが印加される前記走査電極と対になる前記維持電極に前記任意の時刻から前記時間の間印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせることを特徴とする請求項５又は６記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法。
【請求項８】
第1の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、前記第１の絶縁基板の対向面に互いに平行な走査電極及び維持電極の対を第１の所定数配置すると共に、前記第２の絶縁基板の対向面に前記走査電極及び前記維持電極の対の各々と交差したデータ電極を第２の所定数配置し、前記走査電極及び前記維持電極の対と前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルの各表示セルに映像信号と対応する画素データを走査期間中に順次書き込み、書き込んだ画素表示を維持期間の間、維持放電により持続させる走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法であって、
前記走査期間中に走査パルスが前記走査電極毎に異なるタイミングで順次印加され、
前記走査パルスが印加されていない前記走査期間中、前記対の前記走査電極と前記維持電極との間の面放電開始電圧の２／３以上で、かつ、前記対の前記走査電極と前記維持電極との間で誤放電を発生させない電位差を前記対の前記走査電極と前記維持電極との間に与えることを特徴とする走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法。
【請求項９】
前記走査パルスとは逆極性の維持ベース電圧を、前記走査パルスが印加される前記走査電極と対になる前記維持電極に前記走査パルスが印加されていない前記走査期間の間印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせることを特徴とする請求項８記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法。
【請求項１０】
前記走査パルスは、前記走査パルスが印加される印加期間以外の前記走査期間中の電位に対して所定の値だけ低い電位として与えられることを特徴とする請求項１乃至９のいずれか一に記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法。
【請求項１１】
第1の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、前記第１の絶縁基板の対向面に互いに平行な走査電極及び維持電極の対を第１の所定数配置すると共に、前記第２の絶縁基板の対向面に前記走査電極及び前記維持電極の対の各々と交差したデータ電極を第２の所定数配置し、前記走査電極及び前記維持電極の対と前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルと、
該プラズマディスプレイパネルの各表示セルに映像信号と対応する画素データを走査期間中に順次書き込む書込み手段と、
該書込み手段によって書き込まれた画素表示を維持期間の間、維持放電により持続させる表示持続手段とを備えた走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置であって、
前記書込み手段によって前記走査期間中に前記走査電極毎に異なるタイミングで印加された走査パルスの終了後の第１の所定時刻から、第１の所定時間、前記対の前記走査電極と前記維持電極との間の面放電開始電圧の２／３以上であって、かつ、前記対の前記走査電極と前記維持電極との間で放電を開始させない電位差を前記対の前記走査電極と前記維持電極との間に与える電位差付与手段を備えたことを特徴とする走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置。
【請求項１２】
前記電位差付与手段が前記電位差を前記対の前記走査電極と前記維持電極との間に与える前記第１の所定時刻は、印加された前記走査パルスの終了時刻と、前記維持放電に必要な壁電荷を形成し得なくなる時刻との間の任意の時刻であり、前記第１の所定時間は、前記第１の所定時刻から、前記対の前記走査電極と前記維持電極との間での空間電荷の移動で壁電荷の形成が継続するが誤放電を生じさせない時刻までの時間内で任意に選定し得る時間であることを特徴とする請求項１１記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置。
【請求項１３】
前記電位差付与手段は、前記走査パルスとは逆極性の書込み壁電荷形成パルスを、前記走査パルスが印加される前記走査電極と対になる前記維持電極に前記任意の時刻から前記時間の間印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせる維持ドライバであることを特徴とする請求項１１又は１２記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置。
【請求項１４】
前記電位差付与手段は、前記複数の維持電極を２つのグループに分け、
それぞれの前記維持電極グループの前記維持電極と対となる前記走査電極の中から順次交互に前記走査パルスを印加し、前記走査パルスとは逆極性の書込み壁電荷形成パルスを、前記走査パルスが印加される前記走査電極と対になる前記維持電極が属するグループの各前記維持電極に前記走査パルスの終了時刻から前記走査パルスの印加時間以内の前記第１の所定時間の間グループ毎に交互に印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせる維持ドライバであることを特徴とする請求項１１又は１２記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置。
【請求項１５】
第1の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、前記第１の絶縁基板の対向面に互いに平行な走査電極及び維持電極の対を第１の所定数配置すると共に、前記第２の絶縁基板の対向面に前記走査電極及び前記維持電極の対の各々と交差したデータ電極を第２の所定数配置し、前記走査電極及び前記維持電極の対と前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルと、
該プラズマディスプレイパネルの各表示セルに映像信号と対応する画素データを走査期間中に順次書き込む書込み手段と、
該書込み手段によって書き込まれた画素表示を維持期間の間、持続させる表示持続手段とを備えた走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置であって、
前記書込み手段によって前記走査期間中に前記走査電極毎に異なるタイミングで印加された走査パルスの終了終了前の第２の所定時刻から、第２の所定時間、前記対の前記走査電極と前記維持電極との間の面放電開始電圧の２／３以上であって、かつ、前記対の前記走査電極と前記維持電極との間で放電を開始させない電位差を前記対の前記走査電極と前記維持電極との間に与える電位差付与手段を備えたことを特徴とする走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置。
【請求項１６】
前記電位差付与手段が前記電位差を前記対の前記走査電極と前記維持電極との間に与える前記第２の所定時刻は、前記対の前記走査電極と前記維持電極との間に前記電位差を印加したとき誤放電を生じさせない前記走査パルスの終了時刻前の時刻と、前記走査パルスの終了時刻との間の任意の時刻であり、前記第２の所定時間は、前記第２の所定時刻から前記対の前記走査電極と前記維持電極との間の空間電荷の移動で壁電荷の形成が継続するが誤放電を生じさせない時刻までの時間内で任意に選定し得る時間であることを特徴とする請求項１５記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置。
【請求項１７】
前記電位差付与手段は、前記走査パルスとは逆極性の書込み壁電荷形成パルスを、前記走査パルスが印加される前記走査電極と対になる前記維持電極に前記任意の時刻から前記時間の間印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせる維持ドライバであることを特徴とする請求項１５又は１６記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置。
【請求項１８】
第1の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、前記第１の絶縁基板の対向面に互いに平行な走査電極及び維持電極の対を第１の所定数配置すると共に、前記第２の絶縁基板の対向面に前記走査電極及び前記維持電極の対の各々と交差したデータ電極を第２の所定数配置し、前記走査電極及び前記維持電極の対と前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルと、
該プラズマディスプレイパネルの各表示セルに映像信号と対応する画素データを走査期間中に順次書き込む書込み手段と、
該書込み手段によって書き込まれた画素表示を維持期間の間、維持放電により持続させる表示持続手段とを備えた走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置であって、
前記書込み手段によって前記走査パルスが前記走査電極に印加されていない前記走査期間中、前記対の前記走査電極と前記維持電極との間の面放電開始電圧の２／３以上で、かつ、前記対の前記走査電極と前記維持電極との間で誤放電を発生させない電位差を前記対の前記走査電極と前記維持電極との間に与える電位差付与手段を備えたことを特徴とする走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置。
【請求項１９】
前記電位差付与手段は、前記走査パルスとは逆極性の維持ベース電圧を、前記走査パルスが印加される前記走査電極と対になる前記維持電極に前記走査パルスが印加されていない前記走査期間の間印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせる維持ドライバであることを特徴とする請求項１８記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置。
【請求項２０】
前記維持ドライバは、前記走査期間において、前記維持ベース電圧を前記維持電極に印加した後、前記走査パルスが前記走査電極に印加される直前毎に、当該時刻から前記走査パルスの印加終了までの間、全ての前記維持電極をフロート状態にすることを特徴とする請求項１９記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置。
【請求項２１】
前記維持ドライバは、前記走査期間において、前記維持ベース電圧を前記維持電極に印加した後、全ての前記維持電極をフロート状態にした後、前記維持電極側がカソードとなるように、ダイオードを介して全ての前記維持電極が、前記維持電極より低い所定の電圧に接続されることを特徴とする請求項２０記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置。
【請求項２２】
前記書込み手段によって前記走査電極に印加される前記走査パルスは、前記走査パルスが印加される印加期間以外の前記走査期間中の電位に対して所定の値だけ低い電位として与えられることを特徴とする請求項１１乃至２１のいずれか一に記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法及びその装置に関し、詳しくは高精細度の表示を可能にする走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法及びその装置に関する。
【背景技術】
【０００２】
プラズマディスプレイ（以下、ＰＤＰともいう）は、一般に、薄型で大画面表示が比較的容易にできること、視野角が広いこと、応答速度が速いこと等、数多くの特長を備えているディスプレイである。
これらの特長があるため、近年、フラットディスプレイとして、壁掛けテレビや公共表示板等として利用されている。
【０００３】
ＰＤＰは、その駆動方式により大別すると、直流放電型（ＤＣ型）と交流放電型（ＡＣ型）とがある。ＤＣ型ＰＤＰは、電極が放電空間に露出して直流放電の状態で動作させるものであり、ＡＣ型ＰＤＰは、電極が誘電体層で被覆されており放電ガスには直接露出されず、交流放電の状態で動作するものである。
そして、ＤＣ型ＰＤＰは、電圧が印加されている期間中だけ放電を発生させる形式であり、ＡＣ型ＰＤＰは、電圧の極性を反転させることにより放電を持続させる形式である。また、ＡＣ型ＰＤＰには、表示セルの電極数が２電極のものと、３電極のものとがある。
【０００４】
以下、３電極ＡＣ型プラズマディスプレイについて述べる。
このディスプレイのプラズマディスプレイパネル１１０の構造は、図１８に示すように、前面基板１２０と背面基板１２１との間に所定の間隔を与える隔壁が紙面に垂直な方向において行列状に配置されて前面基板１２０と背面基板１２１とが互いに対向して配置されている。
上記行列状の隔壁は、放電空間１２６ｉｊ（ｉ＝１、２、…、ｍのうちの１つ、ｊ＝１、２、…、ｎのうちの１つ）（図１８）を確保すると共に後述する表示セル１３１ｉｊ（図１９の１３１２４）を区切る役目も果たすためのものである。ｍは１フレームの映像信号を構成する水平走査線数に等しく、ｎは各水平走査線を構成する画素数に等しい。
【０００５】
このように隔壁によって背面基板１２１から所定の間隔を隔てられ、隔壁によって区切られた前面基板１２０の各領域の上にはそれぞれ１つずつ走査電極１２２ｉ及び維持電極１２３ｉが配置され（図１８）、また、前面基板１２０から所定の間隔を隔てられ、隔壁によって区切られた背面基板１２１の各領域の上には走査電極１２２ｉ及び維持電極１２３ｉと直交する状態でデータ電極１２９ｊが配置されている。
各走査電極１２２ｉ及び各維持電極１２３ｉと各データ電極１２９ｊとが直交して行列状に配置される交差点の各々は、プラズマディスプレイパネルの表示セル１３１ｉｊ（図１９の１３１２４）の１つずつを成している。
【０００６】
前面基板１２０はガラス基板等で形成され、その基板に形成された各走査電極１２２ｉ及び各維持電極１２３ｉ上に金属層１３２ｉが積層され（図１８）、それらの上に一面に透明誘電体層１２４、そして保護層１２５が順次積層されている。金属層１３２ｉは配線抵抗を下げるために形成される層であり、保護層１２５はＭｇＯ等から成るもので、透明誘電体層１２４を放電から保護する層である。
一方、背面基板１２１はガラス基板等で形成され、データ電極１２９ｊの各々上に一面に白色誘電体層１２８及び蛍光体層１２７が積層されている。
【０００７】
このように構成される３電極ＡＣ型プラズマディスプレイパネル１１０の放電空間１２６ｉｊ内には、Ｈｅ、Ｎｅ、Ｘｅ等の混合ガスが放電ガスとして封入されている。
このような構造の３電極Ａｃ型プラズマディスプレイパネルが記載される文献としては、ソサエティ・フォー・インフォメーション・ディスプレイ９８ダイジェスト、２７９頁〜２８１頁、１９９８年５月（ＳＩＤ ９８ ＤＩＧＥＳＴ，Ｐ２７９−２８１，Ｍａｙ，１９９８）がある。
【０００８】
上述のように構成される３電極ＡＣ型プラズマディスプレイパネル１１０の駆動回路は次のように構成されている。
この駆動回路は、図２０に示すように、走査ドライバ１３４ｉ、維持ドライバ１３６及びデータドライバ１３８ｊ（図２０には図示せず）から成る。走査ドライバ１３４ｉは予備放電期間、走査期間及び維持期間の間走査電極Ｓｉ（図１８の１２２ｉ、図１９のＳ１、Ｓ２、…、Ｓｍ）に、また、維持ドライバ１３６は予備放電期間、走査期間及び維持期間に維持電極Ｃｉ（図１８の１２３ｉ、図１９のＣ１、Ｃ２、…、Ｃｍ）に、それぞれ後述するような電圧を印加し、データドライバ１３８ｊは、走査期間の間後述するようにデータ電極Ｄｊ（図１８の１２９ｊ、図１９）にデータパルスを印加する。
予備放電期間、走査期間及び維持期間は、次の通りである。映像信号を構成する１フィールドの信号期間が、複数のサブフィールドで構成され、その各サブフィールドが、予備放電期間、走査期間及び維持期間で構成される。各サブフィールドに１フィールド分の信号が挿入されている。
【０００９】
走査ドライバ１３４ｉは、図２０に示すように、予備放電期間内に走査電極Ｓｉの誘電体層上の壁電荷のリセット及びプライング放電を行うのに用いられる電圧を供給する予備放電用給電回路１４２と、走査期間内にデータパルスと同期した走査パルスを発生させるのに用いられる電圧を供給する走査用給電回路１４４（電圧Ｖｂｗ）と、維持期間維持パルスを発生させるのに用いられる電圧を供給する第１の給電回路１４６と、線１４７にソースを接続したｐＭＯＳ（Ｐチャネル型ＭＯＳＦＥＴ） Ｔｉ1と、ｐＭＯＳ Ｔｉ1のドレインにドレインを接続したｎＭＯＳ（Ｎチャネル型ＭＯＳＦＥＴ） Ｔｉ２と、走査制御回路１４８（図示せず）とから構成されている。ｎＭＯＳ Ｔｉ２のソースは大地電位ＧＮＤに接続されている。ｐＭＯＳ Ｔｉ１のドレインとｎＭＯＳ Ｔｉ２のドレインとの接続点は、走査電極Ｓｉに接続されている。
維持ドライバ１３６は、維持電圧Ｖｓ（図２１のＣ１、Ｃ２、…、Ｃｍ）を給電する第２の給電回路１５０と、スイッチＴｓと、スイッチＴｇと、維持制御回路１５２とから成る。
【００１０】
予備放電用給電回路１４２は、予備放電期間２（図２１）中の最初の鋸歯状波信号によって前回のサブフィールドの維持期間１で形成された壁電荷のリセットが行われ、第2番目の鋸歯状波信号によってプライミング放電を発生させ、最後の鋸歯状波信号によってプライミング放電で発生した壁電荷を調整するための図２１のＳ１、Ｓ２、…、Ｓｍに示す如き電圧波形の電圧を線１４７上に出力する回路である。
走査用給電回路１４４は、電圧源１４５と、電圧源１４５に一方の端子を接続したスイッチＴｂｗとから成り、走査期間３の間電圧源１４５の電圧Ｖｂｗを線１４７上に出力する。
第１の給電回路１４６は、維持期間４の間電圧Ｖｓを線１４７上に出力する。
【００１１】
走査制御回路１４８は、映像信号を受けてｐＭＯＳ Ｔｉ1及びｎＭＯＳ Ｔｉ２へ次に述べる制御パルスの各々を供給する。
予備放電用給電回路１４２から予備放電期間中の上述した３種類の鋸歯状波信号が供給される期間、ｐＭＯＳ Ｔｉ1をオンさせる制御パルスをｐＭＯＳ Ｔｉ1のゲートに供給し、かつ、ｎＭＯＳ Ｔｉ２をオフさせる制御パルスをｎＭＯＳ Ｔｉ２のゲートに供給する。
【００１２】
また、走査制御回路１４８は、走査パルス印加期間、ｐＭＯＳ Ｔｉ1をオフさせる制御パルスをｐＭＯＳ Ｔｉ1のゲートに供給し、かつ、ｎＭＯＳ Ｔｉ２をオンさせる制御パルスをｎＭＯＳ Ｔｉ２のゲートに供給する一方、走査パルス印加期間以外の走査期間、ｐＭＯＳ Ｔｉ1をオンさせる制御パルスをｐＭＯＳ Ｔｉ1のゲートに供給し、かつ、ｎＭＯＳ Ｔｉ２をオフさせる制御パルスをｎＭＯＳ Ｔｉ２のゲートに供給する。
【００１３】
また、走査制御回路１４８は、維持期間、維持パルスの前半期間でｐＭＯＳ Ｔｉ1をオンさせ、かつ、ｎＭＯＳ Ｔｉ２をオフさせる一方、維持パルスの後半期間でｐＭＯＳ Ｔｉ1をオフさせる制御パルスをｐＭＯＳ Ｔｉ1のゲートに供給し、かつ、ｎＭＯＳ Ｔｉ２をオンさせる制御パルスをｎＭＯＳ Ｔｉ２のゲートに供給する動作を半期間毎に交互に繰り返す。
これにより、走査側の維持ドライバ１４９が構成される。
【００１４】
維持ドライバ１３６の維持制御回路１５２は、映像信号を受けてｐＭＯＳ Ｔｉ1及びｎＭＯＳ Ｔｉ２へ次に述べる制御パルスの各々を供給する。
予備放電期間中の上記３種類の鋸歯状波信号のうちの最初の鋸歯状波信号が供給される期間、スイッチＴｓをオンさせる制御パルスをスイッチＴｓのオン／オフ制御入力に供給し、かつ、スイッチＴｇをオフさせる制御パルスをスイッチＴｇのオン／オフ制御入力に供給し、次の鋸歯状波信号が供給される期間、スイッチＴｓをオフさせる制御パルスをスイッチＴｓのオン／オフ制御入力に供給し、かつ、スイッチＴｇをオンさせる制御パルスをスイッチＴｇのオン／オフ制御入力に供給し、最後の鋸歯状波信号が供給される期間及び走査期間、スイッチＴｓをオンさせる制御パルスをスイッチＴｓのオン／オフ制御入力に供給し、かつ、スイッチＴｇをオフさせる制御パルスをスイッチＴｇのオン／オフ制御入力に供給する。
【００１５】
また、維持制御回路１５２は、維持期間中、維持パルスの前半期間スイッチＴｓをオフさせる制御パルスをスイッチＴｓのオン／オフ制御入力に供給し、かつ、スイッチＴｇをオンさせる制御パルスをスイッチＴｇのオン／オフ制御入力に供給する一方、維持パルスの後半期間スイッチＴｓをオンさせる制御パルスをスイッチＴｓのオン／オフ制御入力に供給し、かつ、スイッチＴｇをオフさせる制御パルスをスイッチＴｇのオン／オフ制御入力に供給する動作を半期間毎に交互に繰り返す。
スイッチＴｓの一方の端子は、第２の給電回路１５０に接続され、スイッチＴｓの他方の端子とスイッチＴｇの一方の端子は接続され、その接続点は維持電極Ｃｉに接続されている。スイッチＴｇの他方の端子は大地電位に接続されている。
【００１６】
上述のように構成される３電極ＡＣ型プラズマディスプレイパネル（走査維持分離ＡＣ型プラズマディスプレイパネル）１１０の駆動方法について説明する。
今、説明の都合上、サブフィールド５（図２１）が開始されたとする。このサブフィールド５の１つ前のサブフィールドの維持期間１において維持放電が行われたか否かにより、表示セル内の各電極の誘電体層上に、放電によって形成される壁電荷の形成量が異なる。
このような壁電荷量の差異が発生するのにも拘わらず、そのまま次の書込みに入ると、壁電荷量の影響を受けて書込み放電が発生し難くなったり、誤って書込みを行ってしまったりする。
【００１７】
そこで、従来からサブフィールド５の予備放電期間２において、走査ドライバ１３４ｉが動作して壁電荷状態の初期化（リセット）とプライミング放電とが生ぜしめられる。すなわち、走査ドライバ１３４ｉによりｐＭＯＳ Ｔｉ１がオンされ、かつ、ｎＭＯＳ Ｔｉ２がオフされて上述の最初の鋸歯状波信号が走査電極Ｓｉに印加される一方、維持ドライバ１３６により前回のサブフィールドの維持機関１の最後の維持パルスの後半期間からスイッチＴｓがオンされ、かつ、スイッチＴｇがオフされて上述の最初の鋸歯状波信号が走査電極Ｓｉに印加されている期間、維持電極Ｃｉに電圧Ｖｓが印加されて前サブフィールドの維持期間１で形成された壁電荷のリセットが行われる。
【００１８】
続いて、走査ドライバ１３４ｉによるｐＭＯＳ Ｔｉ１のオン及びｎＭＯＳ Ｔｉ２のオフが継続されて第2番目の鋸歯状波信号が走査電極Ｓｉに印加される一方、維持ドライバ１３６によりスイッチＴｓがオフされ、かつ、スイッチＴｇがオンされて大地電位が維持電極Ｃｉに印加され、プライミング放電が発生される。
そして、走査ドライバ１３４ｉによるｐＭＯＳ Ｔｉ１のオン及びｎＭＯＳ Ｔｉ２のオフが生ぜしめられて最後の鋸歯状波信号が走査電極Ｓｉに印加される一方、維持ドライバ１３６によるスイッチＴｓのオン及びスイッチＴｇのオフが、上記最後の鋸歯状波信号の印加期間及び走査期間の間、電圧Ｖｓが維持電極Ｃｉに印加され、プライミング放電で発生した壁電荷が調整される。
このプライミング放電とその調整は、表示データに基づいて線順次に行われる表示データの書込み、すなわち、表示セルでの放電を行い易くするためのものである。
【００１９】
上述の予備放電期間が終了すると、走査期間が開始されるが、この走査期間の開始時刻から走査ドライバ１３４ｉの電圧源１４５から線１４７上に電圧Ｖｂｗが出力され走査電極Ｓｉに印加され始める一方、維持電極Ｃｉには、上述したように、維持ドライバ１３６から電圧Ｖｓが予備放電期間の最後の鋸歯状波信号の開始時刻から印加され始めている。走査ドライバ１３４ｉによる線１４７上へ出力される電圧Ｖｂｗの終了時刻は、走査期間の終了時刻と同時刻であり、維持ドライバ１３６によって維持電極Ｃｉへ印加される電圧Ｖｓの終了時刻も、走査期間の終了時刻と同時刻である。
【００２０】
一方、ｐＭＯＳ Ｔｉ１のゲートには、映像信号を構成する１フィールド内のｉ番目の走査線上の或る表示データ（画素データ）、例えば、データ電極Ｄｊに印加される表示データと同一タイミングでｐＭＯＳ Ｔｉ１をオフさせるパルスが制御回路１４８から供給されると同時に、ｎＭＯＳ Ｔｉ２のゲートには、上記同一タイミングでｎＭＯＳ Ｔｉ２をオンさせるパルスが制御回路１４８から供給される。
【００２１】
したがって、当該サブフィールドにおける走査パルス（図２１の６）が、走査電極Ｓ１から走査電極Ｓｍまで順次印加されて行く一方（図２１のＳ１〜Ｓｍ）、各サブフィールド内のｎ個のデータパルス（図２１の７）は、各走査電極Ｓｉに走査パルスが印加されている走査期間中に各データパルス対応のデータ電極に印加されて行く（図２１のＤ１〜Ｄｎ）。
【００２２】
データパルスが印加される表示セル（走査電極とデータ電極との交差領域）では、走査電極Ｓｉとデータ電極Ｄｊとの間の電圧は高くなり、この電圧の印加後、或る時間遅れ（以下、放電遅れという）でその走査電極Ｓｉとデータ電極Ｄｊとの間に書込み放電が発生し、走査電極Ｓｉ側に正の壁電荷が形成される。
この放電時の電位状態で大きなバイアスが与えられている維持電極Ｃｉと走査電極Ｓｉとの間（面電極間）でも、それら電極間に生ずる電界によって電荷の移動が発生し、維持電極Ｃｉに負の壁電荷が形成される。
【００２３】
これに対して、データパルス７が印加されない表示セル（画素）での走査電極Ｓｉとデータ電極Ｄｊとの間の電圧は高くならないので、書込み放電は発生せず、データパルス７が印加された場合のような壁電荷の変化は生じない。
【００２４】
このように、表示セルにデータパルス７が印加されるかしなかによって、走査電極Ｓｉと維持電極Ｃｉとに２種類の壁電荷の状態を生成させることができる。
これら２つの壁電荷の状態が次の維持期間に引き継がれてその画素の表示又は非表示が継続される。以下、これについて説明する。
【００２５】
走査パルス６がすべての走査電極Ｓｉに印加し終わる（すなわち、ｉ＝１からｉ＝ｍまで）と、維持期間４が開始される。
走査側の維持ドライバ１４９及び維持ドライバ１３６によって、維持パルスが全走査電極Ｓｉ及び全維持電極Ｃｉに交互に一定の周期で印加される。走査電極Ｓｉについては、先ず正極性の維持パルスが印加され、そして負極性の維持パルスが印加される。これら正極性の維持パルスと負極性の維持パルスとが交互に印加される。また、維持電極Ｃｉについては、先ず負極性の維持パルスが印加され、そして正極性の維持パルスが印加される。これら負極性の維持パルスと正極性の維持パルスとが交互に印加される。
これらの維持パルスの電圧値は、書込み放電が生じなかった表示セル１３１ｋｌ（ｋは１、２、…、ｍのうちの１つ、ｌは１、２、…、ｎのうちの１つ）において走査電極Ｓｋと維持電極Ｃｌとの間の放電（面放電という）が開始しない電圧に設定される。具体的には１７０Ｖである。
【００２６】
これに対して、書込み放電が発生した表示セル１３１ｏｐ（ｏは１、２、…、ｍのうちの上記ｋ以外の１つ、ｐは１、２、…、ｎのうちの上記ｌ以外の１つ）では、上述したように正の壁電荷が走査電極Ｓｏに形成される一方、負の壁電荷が維持電極Ｃｐに形成されているから、走査電極Ｓｏに印加される最初の正の維持パルス（第１維持パルスという）に、上記正及び負の壁電荷で生ずる電圧が順方向に重畳される。
これにより、面放電開始電圧を超える電圧が、当該表示セル１３１ｏｐの放電空間１２６ｏｐに印加されることとなり、走査電極Ｓｏと維持電極Ｃｐとの間に維持放電が発生する。この維持放電によって、負の壁電荷が走査電極Ｓｏに蓄積される一方、正の壁電荷が維持電極Ｃｐに蓄積され、壁電荷の蓄積状態が反転する。
【００２７】
上記第１維持パルスが終了すると、走査側の維持ドライバ１４９から走査電極Ｓｏに印加される電圧パルスの位相と維持ドライバ１３６から維持電極Ｃｏに印加される電圧パルスの位相とは反転され、その反転された電圧パルス（第２維持パルスという）の各々が、対応する走査電極Ｓｏ及び維持電極Ｃｐに印加される。
この印加される第２維持パルスも、上記第１維持パルスと同様、走査電極Ｓｏに蓄積された負の壁電荷と維持電極Ｃｐに蓄積された正の壁電荷とが順方向に重畳され、第１維持パルスの場合とは逆極性の壁電荷、すなわち、走査電極Ｓｏに正の壁電荷が蓄積される一方、維持電極Ｃｐに負の壁電荷が蓄積される。
【００２８】
上記第２維持パルスの終了後も、上記第１維持パルス、そして上記第２維持パルスが繰り返されるから、走査電極Ｓｏと維持電極Ｃｐとの間で放電が継続される。つまり、Ｘ回目の維持放電により走査電極Ｓｏ及び維持電極Ｃｐの上に発生された壁電荷による電位差が、維持電極Ｃｐに印加されるＸ＋１回目の維持パルスに重畳され、これにより維持放電が持続される。
【００２９】
このようにして、表示セル１３１ｏｐの発光が持続する。そして、その発光輝度は、維持放電の持続回数によって決定される。
また、各サブフィールドの維持パルス数を変えることによって、表示セル１３１ｏｐの階調を調整することができる。
【００３０】
特開平６−３３７６５４号公報には、維持パルスの印加中に走査を行う走査維持同時駆動（ＡＷＤ）方法において、走査パルスの後に走査パルスとは逆極性のパルスを、２つの面電極のうちの走査パルスを印加していない電極に印加する方法が記載されている。
また、特開２００１−１１７５３２号公報には、走査パルスとその次の走査パルスとの間にパルス印加時間を設け、該パルス印加時間に走査パルスとは逆極性のパルスを維持電極に印加する方法が記載されている。
【特許文献１】特開平６−３３７６５４号公報
【特許文献２】特開２００１−１１７５３２号公報
【非特許文献１】ソサエティ・フォー・インフォメーション・ディスプレイ９８ダイジェスト
【発明の開示】
【発明が解決しようとする課題】
【００３１】
上述したような走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法において、走査ライン数を多くして高精細度の画像を表示しようとすると、走査ライン数の増大に伴って走査期間３が増大する。
１フィールドが６０Ｈｚで固定であるとすると、走査期間３の増大した分だけ、維持期間４の減少となる。維持期間４の減少は、発光輝度の減少を招き、表示特性を悪化させる。
【００３２】
これを回避する手段として、サブフィールド数を減少させる手段と、走査パルスのパルス幅を減少させる手段とがある。
しかし、サブフィールド数を減少させると、階調数の減少となったり、動画偽輪郭の発生となったりする。
【００３３】
また、走査パルスのパルス幅を減少させると、次のような問題が発生する。
上述したところから明らかなように、従来の駆動方法では走査パルスの終了時に、走査電極Ｓｉの電位はＶｂｗに上昇するから、走査電極Ｓｉと維持電極Ｃｉとの電位差はＶｓからＶｓ−Ｖｂｗへと大きく減少してしまう。
このことは、走査パルス６の印加時には走査電極Ｓｉと維持電極Ｃｉとの間で生じ、これら各電極上に壁電荷を形成していた空間電荷の移動が、走査パルス６の終了と共に急激に空間電荷の移動量が少なくなり、壁電荷の更なる形成が弱体化されることを意味する。
【００３４】
すなわち、書込み放電が開始されてから走査パルスが終了するまでの時間が短くなり、走査期間３から維持期間４の維持放電に移行させ得るに十分な壁電荷が、走査電極Ｓｉ及び維持電極Ｃｉの上に形成し難くなる。
【００３５】
このように走査電極Ｓｉ及び維持電極Ｃｉの上に十分な壁電荷が形成されていない状態において維持期間４に入り、維持放電へ移行するときに上述の第１維持パルスが印加され、この第１維持パルスの電圧Ｖｓに、書込み放電によって形成された壁電荷の電圧が重畳されても、その壁電荷が、上述の如く十分形成されていないため、走査電極Ｓｉと維持電極Ｃｉとの間の電位差は、維持放電を発生させるのに十分な電位差、すなわち、面放電が発生するぎりぎりの電圧である面放電開始電圧にはならなくなって来る。
【００３６】
したがって、維持期間に入る前の放電が十分強い放電が発生し、その放電後、第１維持パルスが印加されたときに、上記放電により生じた壁電荷の極性とは逆極性の壁電荷が走査電極Ｓｉ及び維持電極Ｃｉの上に形成されなければ、維持放電に確実に移行し得なくなり、表示セルが点灯しなかったり、表示がちらついたりする。
【００３７】
これを改善するためには、維持パルスの電圧やデータパルスの電圧を高くしなければならない。このことは、消費電力の増大を招いたり、高耐圧の高価なドライバを使用しなければならずコストの増大となる。
【００３８】
特開平６−３３７６５４号公報に記載される方法は、維持パルスの印加中に走査を行う走査維持同時駆動（ＡＷＤ）方法において、走査パルスの後に走査パルスとは逆極性のパルスを、２つの面電極のうちの走査パルスを印加していない電極に印加するものであるから、この方法を走査維持分離駆動方法に単純に適用しても上記方法で得られる効果が十分に得られない。
十分な効果を得るためには、パルス電圧やパルスの位置、パルス幅の最適化が必要になる。
【００３９】
また、特開２００１−１１７５３２号公報に記載される方法は、走査パルスとその次の走査パルスとの間にパルス印加時間を設け、該パルス印加時間に走査パルスとは逆極性のパルスを維持電極に印加するものである。
したがって、この方法では、走査パルスとその次の走査パルスとの間にパルスを維持電極に印加するパルス印加時間が余分に必要になる。
それ故、走査パルスの短縮が達成されても、走査期間は短縮することはできない。
【００４０】
この発明は、上述の事情に鑑みてなされたもので、走査パルスのパルス幅を短縮した場合であっても、一旦書き込み放電が発生しさえすれば低い維持電圧で駆動しても十分な壁電荷を順次継続して形成させ、維持放電を持続させることのできる走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法及びその装置を提供することを目的としている。
【課題を解決するための手段】
【００４１】
上記課題を解決するために、請求項１記載の発明は、第1の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、前記第１の絶縁基板の対向面に互いに平行な走査電極及び維持電極の対を第１の所定数配置すると共に、前記第２の絶縁基板の対向面に前記走査電極及び前記維持電極の対の各々と交差したデータ電極を第２の所定数配置し、前記走査電極及び前記維持電極の対と前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルの各表示セルに映像信号と対応する画素データを走査期間中に順次書き込み、書き込んだ画素表示を維持期間の間、維持放電により持続させる走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法に係り、前記走査期間中に走査パルスが前記走査電極毎に異なるタイミングで順次印加され、印加された前記走査パルスの終了後の第１の所定時刻から、第１の所定時間、前記対の前記走査電極と前記維持電極との間の面放電開始電圧の２／３以上であって、かつ、前記対の前記走査電極と前記維持電極との間で放電を開始させない電位差を前記対の前記走査電極と前記維持電極との間に与えることを特徴としている。
【００４２】
請求項２記載の発明は、請求項１記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法に係り、前記第１の所定時刻は、印加された前記走査パルスの終了時刻と、前記維持放電に必要な壁電荷を形成し得なくなる時刻との間の任意の時刻であり、前記第１の所定時間は、前記第１の所定時刻から前記対の前記走査電極と前記維持電極との間での空間電荷の移動で壁電荷の形成が継続するが誤放電を生じさせない時刻までの時間内で任意に選定し得る時間であることを特徴としている。
【００４３】
請求項３記載の発明は、請求項１又は２記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法に係り、前記走査パルスとは逆極性の書込み壁電荷形成パルスを、前記走査パルスが印加される前記走査電極と対になる前記維持電極に前記任意の時刻から前記時間の間印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせることを特徴としている。
【００４４】
請求項４記載の発明は、前記複数の維持電極を２つの維持電極のグループに分け、それぞれの前記維持電極グループの前記維持電極と対となる前記走査電極の中から順次交互に前記走査パルスを印加し、前記走査パルスとは逆極性の書込み壁電荷形成パルスを、前記走査パルスが印加される前記走査電極と対になる前記維持電極が属するグループの各前記維持電極に前記走査パルスの終了時刻から前記走査パルスの印加期間以内の前記第１の所定時間の間グループ毎に交互に印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせることを特徴としている。
【００４５】
請求項５記載の発明は、第1の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、前記第１の絶縁基板の対向面に互いに平行な走査電極及び維持電極の対を第１の所定数配置すると共に、前記第２の絶縁基板の対向面に前記走査電極及び前記維持電極の対の各々と交差したデータ電極を第２の所定数配置し、前記走査電極及び前記維持電極の対と前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルの各表示セルに映像信号と対応する画素データを走査期間中に順次書き込み、書き込んだ画素表示を維持期間の間、維持放電により持続させる走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法に係り、前記走査期間中に走査パルスが前記走査電極毎に異なるタイミングで順次印加され、印加された走査パルスの終了前の第２の所定時刻から、第２の所定時間、前記対の前記走査電極と前記維持電極との間の面放電開始電圧の２／３以上であって、かつ、前記対の前記走査電極と前記維持電極との間で放電を開始させない電位差を前記走査電極と前記維持電極との間に与えることを特徴としている。
【００４６】
請求項６記載の発明は、請求項５記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法に係り、前記第２の所定時刻は、前記対の前記走査電極と前記維持電極との間に前記電位差を印加したとき誤放電を生じさせない前記走査パルスの終了時刻前の時刻と、前記走査パルスの終了時刻との間の任意の時刻であり、前記第２の所定時間は、前記第２の所定時刻から前記対の前記走査電極と前記維持電極との間の空間電荷の移動で壁電荷の形成が継続するが誤放電を生じさせない時刻までの時間内で任意に選定し得る時間であることを特徴としている。
【００４７】
請求項７記載の発明は、請求項５又は６記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法に係り、前記走査パルスとは逆極性の書込み壁電荷形成パルスを、前記走査パルスが印加される前記走査電極と対になる前記維持電極に前記任意の時刻から前記時間の間印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせることを特徴としている。
【００４８】
請求項８記載の発明は、第1の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、前記第１の絶縁基板の対向面に互いに平行な走査電極及び維持電極の対を第１の所定数配置すると共に、前記第２の絶縁基板の対向面に前記走査電極及び前記維持電極の対の各々と交差したデータ電極を第２の所定数配置し、前記走査電極及び前記維持電極の対と前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルの各表示セルに映像信号と対応する画素データを走査期間中に順次書き込み、書き込んだ画素表示を維持期間の間、維持放電により持続させる走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法に係り、前記走査期間中に走査パルスが前記走査電極毎に異なるタイミングで順次印加され、前記走査パルスが印加されていない前記走査期間中、前記対の前記走査電極と前記維持電極との間の面放電開始電圧の２／３以上で、かつ、前記対の前記走査電極と前記維持電極との間で誤放電を発生させない電位差を前記対の前記走査電極と前記維持電極との間に与えることを特徴としている。
【００４９】
請求項９記載の発明は、請求項８記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法に係り、前記走査パルスとは逆極性の維持ベース電圧を、前記走査パルスが印加される前記走査電極と対になる前記維持電極に前記走査パルスが印加されていない前記走査期間の間印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせることを特徴としている。
【００５０】
請求項１０記載の発明は、請求項１乃至９のいずれか一に記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法に係り、前記走査パルスは、前記走査パルスが印加される印加期間以外の前記走査期間中の電位に対して所定の値だけ低い電位として与えられることを特徴としている。
【００５１】
請求項１１記載の発明は、第1の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、前記第１の絶縁基板の対向面に互いに平行な走査電極及び維持電極の対を第１の所定数配置すると共に、前記第２の絶縁基板の対向面に前記走査電極及び前記維持電極の対の各々と交差したデータ電極を第２の所定数配置し、前記走査電極及び前記維持電極の対と前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルと、該プラズマディスプレイパネルの各表示セルに映像信号と対応する画素データを走査期間中に順次書き込む書込み手段と、
該書込み手段によって書き込まれた画素表示を維持期間の間、維持放電により持続させる表示持続手段とを備えた走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置に係り、前記書込み手段によって前記走査期間中に前記走査電極毎に異なるタイミングで印加された走査パルスの終了後の第１の所定時刻から、第１の所定時間、前記対の前記走査電極と前記維持電極との間の面放電開始電圧の２／３以上であって、かつ、前記対の前記走査電極と前記維持電極との間で放電を開始させない電位差を前記対の前記走査電極と前記維持電極との間に与える電位差付与手段を備えたことを特徴としている。
【００５２】
請求項１２記載の発明は、請求項１１記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置に係り、前記電位差付与手段が前記電位差を前記対の前記走査電極と前記維持電極との間に与える前記第１の所定時刻は、印加された前記走査パルスの終了時刻と、前記維持放電に必要な壁電荷を形成し得なくなる時刻との間の任意の時刻であり、前記第１の所定時間は、前記第１の所定時刻から、前記対の前記走査電極と前記維持電極との間での空間電荷の移動で壁電荷の形成が継続するが誤放電を生じさせない時刻までの時間内で任意に選定し得る時間であることを特徴としている。
【００５３】
請求項１３記載の発明は、請求項１１又は１２記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置に係り、前記電位差付与手段は、前記走査パルスとは逆極性の書込み壁電荷形成パルスを、前記走査パルスが印加される前記走査電極と対になる前記維持電極に前記任意の時刻から前記時間の間印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせる維持ドライバであることを特徴としている。
【００５４】
請求項１４記載の発明は、請求項１１又は１２記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置に係り、前記電位差付与手段は、前記複数の維持電極を２つのグループに分け、それぞれの前記維持電極グループの前記維持電極と対となる前記走査電極の中から順次交互に前記走査パルスを印加し、前記走査パルスとは逆極性の書込み壁電荷形成パルスを、前記走査パルスが印加される前記走査電極と対になる前記維持電極が属するグループの各前記維持電極に前記走査パルスの終了時刻から前記走査パルスの印加時間以内の前記第１の所定時間の間グループ毎に交互に印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせる維持ドライバであることを特徴としている。
【００５５】
請求項１５記載の発明は、第1の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、前記第１の絶縁基板の対向面に互いに平行な走査電極及び維持電極の対を第１の所定数配置すると共に、前記第２の絶縁基板の対向面に前記走査電極及び前記維持電極の対の各々と交差したデータ電極を第２の所定数配置し、前記走査電極及び前記維持電極の対と前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルと、該プラズマディスプレイパネルの各表示セルに映像信号と対応する画素データを走査期間中に順次書き込む書込み手段と、
該書込み手段によって書き込まれた画素表示を維持期間の間、持続させる表示持続手段とを備えた走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置に係り、前記書込み手段によって前記走査期間中に前記走査電極毎に異なるタイミングで印加された走査パルスの終了終了前の第２の所定時刻から、第２の所定時間、前記対の前記走査電極と前記維持電極との間の面放電開始電圧の２／３以上であって、かつ、前記対の前記走査電極と前記維持電極との間で放電を開始させない電位差を前記対の前記走査電極と前記維持電極との間に与える電位差付与手段を備えたことを特徴としている。
【００５６】
請求項１６記載の発明は、請求項１５記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置に係り、前記電位差付与手段が前記電位差を前記対の前記走査電極と前記維持電極との間に与える前記第２の所定時刻は、前記対の前記走査電極と前記維持電極との間に前記電位差を印加したとき誤放電を生じさせない前記走査パルスの終了時刻前の時刻と、前記走査パルスの終了時刻との間の任意の時刻であり、前記第２の所定時間は、前記第２の所定時刻から前記対の前記走査電極と前記維持電極との間の空間電荷の移動で壁電荷の形成が継続するが誤放電を生じさせない時刻までの時間内で任意に選定し得る時間であることを特徴としている。
【００５７】
請求項１７記載の発明は、請求項１５又は１６記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置に係り、前記電位差付与手段は、前記走査パルスとは逆極性の書込み壁電荷形成パルスを、前記走査パルスが印加される前記走査電極と対になる前記維持電極に前記任意の時刻から前記時間の間印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせる維持ドライバであることを特徴としている。
【００５８】
請求項１８記載の発明は、第1の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、前記第１の絶縁基板の対向面に互いに平行な走査電極及び維持電極の対を第１の所定数配置すると共に、前記第２の絶縁基板の対向面に前記走査電極及び前記維持電極の対の各々と交差したデータ電極を第２の所定数配置し、前記走査電極及び前記維持電極の対と前記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルと、該プラズマディスプレイパネルの各表示セルに映像信号と対応する画素データを走査期間中に順次書き込む書込み手段と、
該書込み手段によって書き込まれた画素表示を維持期間の間、維持放電により持続させる表示持続手段とを備えた走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置に係り、前記書込み手段によって前記走査パルスが前記走査電極に印加されていない前記走査期間中、前記対の前記走査電極と前記維持電極との間の面放電開始電圧の２／３以上で、かつ、前記対の前記走査電極と前記維持電極との間で誤放電を発生させない電位差を前記対の前記走査電極と前記維持電極との間に与える電位差付与手段を備えたことを特徴としている。
【００５９】
請求項１９記載の発明は、請求項１８記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置に係り、前記電位差付与手段は、前記走査パルスとは逆極性の維持ベース電圧を、前記走査パルスが印加される前記走査電極と対になる前記維持電極に前記走査パルスが印加されていない前記走査期間の間印加することによって、前記電位差を前記対の前記走査電極と前記維持電極との間に生じさせる維持ドライバであることを特徴としている。
【００６０】
請求項２０記載の発明は、請求項１９記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置に係り、前記維持ドライバは、前記走査期間において、前記維持ベース電圧を前記維持電極に印加した後、前記走査パルスが前記走査電極に印加される直前毎に、当該時刻から前記走査パルスの印加終了までの間、全ての前記維持電極をフロート状態にすることを特徴としている。
【００６１】
請求項２１記載の発明は、請求項２０記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置に係り、前記維持ドライバは、前記走査期間において、前記維持ベース電圧を前記維持電極に印加した後、全ての前記維持電極をフロート状態にした後、前記維持電極側がカソードとなるように、ダイオードを介して全ての前記維持電極が、前記維持電極より低い所定の電圧に接続されることを特徴としている。
【００６２】
請求項２２記載の発明は、請求項１１乃至２１のいずれか一に記載の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動装置に係り、前記書込み手段によって前記走査電極に印加される前記走査パルスは、前記走査パルスが印加される印加期間以外の前記走査期間中の電位に対して所定の値だけ低い電位として与えられることを特徴としている。
【発明の効果】
【００６３】
この発明によれば、走査維持分離ＡＣ型プラズマディスプレイパネルにおいて、走査電極と維持電極との間の面放電開始電圧の２／３以上で、かつ、走査電極と維持電極との間で放電が開始しない電圧以下の電位差を走査電極と維持電極との間に走査パルスの終了後、空間電荷の移動で壁電荷の形成を助長するが、誤放電を生じさせない期間の間印加させるようにしたので、高精細度の画像を表示する際に生じる走査期間の増大を走査パルスのパルス期間の短縮で吸収する手段を採用したときに惹起して来る技術的課題、すなわち、維持パルス及びデータパルスの高圧化の回避を達成すると共に走査パルスの終了時に維持放電を生じさせるのに十分な壁電荷の蓄積を行い難くなるという技術的課題を首尾良く解決することができる。
【００６４】
そして、維持パルス及びデータパルスの高圧化の回避は、正常に動作し得る最低の維持パルスの電圧値Ｖｄｓｍｉｎや正常に動作し得る最低のデータパルスの電圧値Ｖｄｍｉｎの上昇を抑えることによってて達成される。
上記効果が得られることにより、維持放電への確実な移行が可能になり、表示セルが点灯しなかったり、表示がちらついたりすることはなくなる。
【００６５】
また、複数の維持電極の駆動の共通化により、維持ドライバの簡易化、コストの削減を達成することができる。
【発明を実施するための最良の形態】
【００６６】
最良の形態は、互いに平行して対で配置された複数の走査電極及び維持電極と走査電極及び維持電極の各々と直交して配置された複数のデータ電極との各交差点に表示セルを構成したプラズマディスプレイパネルを走査維持分離方式で駆動するに際して、走査期間中に、走査電極毎に順次異なるタイミングで印加される走査パルスの終了時刻後の、表示セルへの書込みで生ぜしめられる電位差が走査電極と維持電極との間に与えられたとしても維持期間の間の維持放電を持続させるに足りる壁電荷の形成ができないほど表示セルへの書込みで生じた空間電荷の移動が減少してしまう第1の時間以内の所定の時刻から、走査電極と維持電極との間での空間電荷の移動で壁電荷の形成を助長させるが誤放電を生じさせない第1の期間の間、走査電極と維持電極との間の面放電開始電圧の２／３以上で、かつ、走査電極と維持電極との間で放電を発生させない電圧以下の電位差を走査電極と維持電極との間に与える電位差付与手段を用いて構成される。
【００６７】
また、互いに平行して対で配置された複数の走査電極及び維持電極と走査電極及び維持電極の各々と直交して配置された複数のデータ電極との各交差点に表示セルを構成したプラズマディスプレイパネルを走査維持分離方式で駆動するに際して、走査期間中に、走査電極毎に順次異なるタイミングで印加される走査パルスの終了時刻前の、走査電極と維持電極との間の面放電開始電圧の２／３以上で、かつ、走査電極と維持電極との間で放電を発生させない電圧以下の電位差が走査電極と維持電極との間に与えられたとしても走査電極と維持電極との間に誤放電を生じさせない第２の時間以内の所定の時刻から、走査電極と維持電極との間の空間電荷の移動で壁電荷の形成を助長させるが、誤放電を生じさせない第２の期間の間、上記電位差を走査電極と維持電極との間に与える電位差付与手段を用いて構成される。
【００６８】
また、互いに平行して対で配置された複数の走査電極及び維持電極と走査電極及び維持電極の各々と直交して配置された複数のデータ電極との各交差点に表示セルを構成したプラズマディスプレイパネルを走査維持分離方式で駆動するに際して、走査電極毎に順次異なるタイミングで印加される走査パルスが印加されていない走査期間中、走査電極と維持電極との間の面放電開始電圧の２／３以上で、かつ、走査電極と維持電極との間で放電を発生させない電圧以下の電位差であって、該電位差が走査電極と維持電極との間に与えられても走査電極と維持電極との間に誤放電を生じさせない電位差を走査電極と維持電極との間に与える電位差付与手段を用いて構成される。
【実施例１】
【００６９】
図１は、この発明の実施例１である走査維持分離ＡＣ型プラズマディスプレイの駆動装置の構成を示す図、図２は、同走査維持分離ＡＣ型プラズマディスプレイを駆動する駆動波形を示す図、図３は、同走査維持分離ＡＣ型プラズマディスプレイを駆動する際に形成される壁電荷の状態の推移を示す図、図４は、同走査維持分離ＡＣ型プラズマディスプレイへの書込み時の放電の発光波形を示す図、図５は、同走査維持分離ＡＣ型プラズマディスプレイにおけるＶｄｓｍｉｎのＶｓｗ依存性を示す図、また、図６は、同走査維持分離ＡＣ型プラズマディスプレイにおけるＶｄｍｉｎのＶｓｗ依存性を示す図である。
【００７０】
この実施例の走査維持分離ＡＣ型プラズマディスプレイの駆動装置３０は、走査パルス幅を短縮した場合であっても、一旦書き込み放電が発生しさえすれば低い維持電圧で駆動しても十分な壁電荷を順次継続して形成させ、維持放電を持続させることのできる装置に係り、走査維持分離ＡＣ型プラズマディスプレイ（３電極ＡＣ型プラズマディスプレイパネル）自体は、図１８に示す構造のものと同じであり、その走査電極及び維持電極並びにデータ電極を駆動する駆動装置が図１に示すように各走査ライン対応の走査電極及び維持電極並びにデータ電極に接続されて走査維持分離ＡＣ型プラズマディスプレイの全体が構成されている。なお、図１には、図面を明瞭にするため、データ電極は示してない。
【００７１】
図１に示す駆動装置３０は、ｉ番目の走査電極Ｓｉ（ｉ＝１、２、…、ｍのうちの１つ）を駆動する走査ドライバ３４ｉと、維持電極Ｃｉを駆動する維持ドライバ３６ｉとから成る。
走査ドライバ３４ｉの構成及び機能は、図２０に示す走査ドライバ１３４ｉの構成及び機能と同じである。走査ドライバ３４ｉは、図２０と同様、予備放電用給電回路１４２、走査用給電回路１４４、ｐＭＯＳ Ｔｉ１、ｎＭＯＳ Ｔｉ２、第１の給電回路１４６及び走査制御回路１４８から成る。ｐＭＯＳ Ｔｉ１、ｎＭＯＳ Ｔｉ２、第１の給電回路１４６及び走査制御回路１４８によって走査側の維持ドライバ１４９が構成される。
【００７２】
維持ドライバ３６ｉは、維持電極Ｃｉに、走査パルス印加期間の終了時刻から書込み壁電荷形成パルス印加期間の間Ｖｓｗ＋Ｖｓの電圧（図２のＣｉ）を印加する点において図２０に示すものとは異なる。
【００７３】
すなわち、維持ドライバ３６ｉは、ｐＭＯＳ Ｔｉ３と、ｐＭＯＳ Ｔｉ３のドレインにドレインを接続したｎＭＯＳ Ｔｉ４と、ｎＭＯＳ Ｔｉ４のソースに線３８を介して接続したスイッチＴｓ及びスイッチＴｇと、ｐＭＯＳ Ｔｉ３及びｎＭＯＳ Ｔｉ４のベース並びにスイッチＴｓ及びスイッチＴｇのオン／オフ制御入力に各別の線を介して接続され、ｐＭＯＳ Ｔｉ３、ｎＭＯＳ Ｔｉ４、スイッチＴｓ及びスイッチＴｇのオン／オフを制御する維持制御回路４０とから構成されている。
【００７４】
維持制御回路４０は、各サブフィールドの予備放電期間及び維持期間、図２０と同様の制御態様でスイッチＴｓ及びスイッチＴｇをオン／オフさせる制御パルスをスイッチＴｓ及びスイッチＴｇのオン／オフ制御入力に供給すると共に、ｐＭＯＳ Ｔｉ３をオフさせる制御パルスをｐＭＯＳ Ｔｉ３のゲートに供給し、かつ、ｎＭＯＳ Ｔｉ４をオンさせる制御パルスをｎＭＯＳ Ｔｉ４のゲートに供給する。
【００７５】
また、維持制御回路４０は、各サブフィールドの走査期間内の走査パルス印加期間の終了時刻から書込み壁電荷形成パルス印加期間の終了時刻まで、ｐＭＯＳ Ｔｉ３をオンさせる制御パルスをｐＭＯＳ Ｔｉ３のゲートに供給し、かつ、ｎＭＯＳ Ｔｉ４をオフさせる制御パルスをｎＭＯＳ Ｔｉ４のゲートに供給し、また、書込み壁電荷形成パルス印加期間以外の期間、ｐＭＯＳ Ｔｉ３をオフさせる制御パルスをｐＭＯＳ Ｔｉ３のゲートに供給し、かつ、ｎＭＯＳ Ｔｉ４をオンさせる制御パルスをｎＭＯＳ Ｔｉ４のゲートに供給する。
【００７６】
次に、図１乃至図４を参照して、この実施例の動作について説明する。
従来と同様に、前回のサブフィールドの維持期間１が終了すると、今回のサブフィールドの予備放電期間２が開始される。
予備放電期間２は、従来と同様に、前回のサブフィールドの維持放電によって誘電体層上に蓄積された電荷（壁電荷）をリセットし、そして書込み放電を起こし易くするためのプライミング放電を発生させるのに用いられる期間である。
【００７７】
以下の説明では、いずれの走査電極Ｓｉ、維持電極Ｃｉ及びデータ電極Ｄｊにも共通する動作説明を走査電極Ｓ１、維持電極Ｃ１及びデータ電極Ｄ１を代表例に選んで行う。
図２のＳ１の予備放電期間２が開始されると、予備放電用給電回路１４２から最初の鋸歯状波信号、次の鋸歯状波信号、そして最後の鋸歯状波信号が順次出力される。これらの鋸歯状波信号が出力されると同時に、走査制御回路１４８によってｐＭＯＳ Ｔ１１がオンされ、かつ、ｎＭＯＳ Ｔ１２がオフされて最初の鋸歯状波信号、次の鋸歯状波信号、そして最後の鋸歯状波信号が順次走査電極Ｓ１に印加される。
【００７８】
走査電極Ｓ１に印加される最初の鋸歯状波信号によって、前回のサブフィールドの維持期間で形成された壁電荷のリセットが行われ、次の鋸歯状波信号によってプライミング放電が発生され、最後の鋸歯状波信号によってプライミング放電で発生した壁電荷が調整される。
【００７９】
この予備放電期間中のリセットが行われ、プライミング放電が行われて走査期間が開始され、走査パルスが印加される前の壁電荷の状態は、従来と同様で、データパルス電圧Ｖｄだけの電位差で書込み放電が発生し得る壁電荷の状態となる。
その様子は、図３の（ａ）に示すように、走査電極Ｓ１上に負、データ電極Ｄ１上に正の壁電荷が蓄積されている状態になる。
【００８０】
書込みは、従来の駆動と同様である。すなわち、走査パルス６の印加時にデータパルス７が印加されているか否かで書込み放電の発生の有無が決定され、書込み放電が発生すると、書込みが行われる。これを具体的に説明すると次のようになる。
走査期間３が開始されると、走査制御回路１４８により走査用給電回路１４４のスイッチＴｂｗがオンされて走査用給電回路１４４から電圧Ｖｂｗが供給され、そして走査パルス印加期間、ｐＭＯＳ Ｔ１１がオフされる一方、ｎＭＯＳ Ｔ１２がオンされて走査パルス６が走査電極Ｓ１に印加される。
【００８１】
走査パルス６が走査電極Ｓ１に印加されたときにデータパルス７がデータ電極Ｄ１に印加されないと、壁電荷によって誘電体層１２５，１２８に掛かる電圧である壁電圧にデータ電極Ｄ１のデータパルスの電圧を重畳させても、対向放電開始電圧以上の電圧が走査電極Ｓ１とデータ電極Ｄ１との間の放電空間１２６１１の対向放電ギャップに印加されないため、書込み放電は発生しない。
【００８２】
走査パルス６が走査電極Ｓ１に印加されたときにデータパルス７がデータ電極Ｄ１に印加されると、このデータパルス７の電圧に、走査電極Ｓ１の負壁電圧とデータ電極Ｄ１上の正壁電圧とがさらに重畳されるから、走査電極Ｓ１とデータ電極Ｄ１との間の放電空間１２６１１の対向放電ギャップに印加される電圧は、対向放電開始電圧を超え、放電空間１２６１１の対向放電ギャップに書込み放電が発生する。
この書込み放電が発生すると、図３の（ｂ）に示すように、電荷の移動が行われ、走査パルスの終了時には、図３の（ｃ）に示すように、走査電極Ｓ１上には正の壁電荷が形成され、データ電極Ｄ１には負の壁電荷が形成される。これらの壁電荷の形成と同時に、走査電極Ｓ１と維持電極Ｃ１との間（面電極間）でも、これら電極間の電界により空間電荷の移動が行われ、維持電極Ｃ１上に負の壁電荷が形成される。
【００８３】
プラズマディスプレイパネルにおいて高精細度の画像を表示する際に走査パルス幅を短縮する手段を採用すると、〔発明が解決しようとする課題〕の項で説明したように、上述した走査電極Ｓ１上への正の壁電荷及び維持電極Ｃ１上への負の壁電荷の形成が生じ難い傾向を呈し、維持放電が不確実になって点灯しなかったり、表示がちらついたりするが、この発明で採用した維持電極Ｃ１への書込み壁電荷形成パルスの印加により、走査電極Ｓ１上への正の壁電荷及び維持電極Ｃ１上への負の壁電荷の形成を首尾良く行うことができ、維持放電の持続を成功裏に達成することができる。これを以下に説明する。
【００８４】
従来の駆動方法では走査パルスの終了時に、走査電極Ｓ１の電位はＶｂｗに上昇するから、走査電極Ｓ１と維持電極Ｃ１との電位差はＶｓからＶｓ−Ｖｂｗへと大きく減少してしまっていたが、この発明によれば、走査パルスの終了時刻から書込み壁電荷形成パルス印加期間の終了時刻まで、維持制御回路４０から制御パルスが維持ドライバ３６１のｐＭＯＳ Ｔ１３のゲートに印加されてｐＭＯＳ Ｔ１３をオンさせる一方、書込み壁電荷形成パルス印加期間、電圧制御回路４０から制御パルスがｎＭＯＳ Ｔ１４のゲートに印加されてｎＭＯＳ Ｔ１４をオフさせる。
書込み壁電荷形成パルス８を印加する書込み壁電荷形成パルス印加期間は、書込み時に壁電荷の形成に必要な期間、すなわち、走査パルスのパルス期間に該パルス期間経過後空間電荷の移動で壁電荷が形成される期間と、誤放電が発生しない期間との双方を満たす期間である。
【００８５】
かくして、維持電極Ｃ１に振幅がＶｓ＋Ｖｓｗである書込み壁電荷形成パルス８が書込み壁電荷形成パルス印加期間印加されるので、走査パルスの終了時刻から書込み壁電荷形成パルス印加期間の終了時刻まで、走査電極Ｓ１と維持電極Ｃ１との電位差はＶｓ＋Ｖｓｗ−Ｖｂｗとなり、従来の駆動方法よりも、Ｖｓｗ分だけ高い電圧が走査電極Ｓ１と維持電極Ｃ１との間に印加される。
【００８６】
これにより、走査パルスの終了後も、図３の（ｄ）に示すように、面電極間で空間電荷の移動が継続され、書込み壁電荷形成パルス８の終了時刻に最終的に走査電極Ｓ１に大きな正の壁電荷が、そして維持電極Ｃ１に大きな負の壁電荷が図３の（ｅ）に示すように蓄積される。
【００８７】
そして、書込み壁電荷形成パルス８の終了時刻に走査電極Ｓ１に大きな正の壁電荷が、そして維持電極Ｃ１に大きな負の壁電荷が蓄積された状態で維持期間４に入ることができる。
この維持期間４の動作は、従来と同様、走査期間３で書込み放電が生じた場合のみ、走査電極Ｓ１の面放電ギャップ近傍に大きな正の壁電荷が、また、維持電極Ｃ１の面放電ギャップ近傍に大きな負の壁電荷が形成されているから、維持放電が発生し、点灯状態となる。
このようにして、点灯、消灯の制御を行うことができる。
【００８８】
上述した各電圧及びその印加期間の具体的な設定値について説明する。
予備放電期間内のＶｓは１６０Ｖ、Ｖｐは３８０Ｖ、各鋸歯状波信号のスロープの幅はほぼ５０μ秒とした。
また、走査期間内のＶｓは１６０Ｖ、Ｖｂｗはほぼ１１０Ｖ、走査パルスのパルス幅は１μ秒、低電位は大地電位とした。
【００８９】
走査期間内の書込み壁電荷形成パルスは、次のような値である。すなわち、書込み壁電荷形成パルス８のパルス幅を０μ秒から長くして行くと、２μ秒程度までは正常に動作する最低の維持パルスの電圧値Ｖｄｓｍｉｎも最低のデータパルスの電圧値Ｖｄｍｉｎも急激に減少し、それ以降３μ秒乃至５μ秒程度までは緩やかに減少する傾向となり、それ以上伸ばしても維持パルスの電圧値Ｖｄｓｍｉｎもデータパルスの電圧値Ｖｄｍｉｎも殆ど変化しなくなる。
書込み壁電荷形成パルス８のパルス幅を長くすると、誤放電が発生し易くなる。したがって、書込み壁電荷形成パルス８のパルス幅を必要以上に長くすると、パルス電圧を高く出来なくなる。
そこで、この実施例においては、書込み壁電荷形成パルス８のパルス幅を３μ秒乃至５μ秒とし、パルス電圧を４０乃至１２０Ｖ程度とした。
パルス電圧を１４０Ｖ程度で誤放電が発生するため、それ以上高いパルス電圧は印加出来ない。
【００９０】
書込み壁電荷形成パルス８が印加されていないときの維持電極Ｃ１の電位は、必ずしも、維持パルスの電圧値Ｖｓにする必要はないが、書込み時に走査電極Ｓ１と維持電極Ｃ１との間に誤放電を発生させない電圧で、なるべく高くした方が書込み時に維持電極Ｃ１に負の壁電荷を形成し易い。
この実施例では、電源の共有化を図る意味で、書込み壁電荷形成パルス８が印加されていないときの維持電極Ｃ１の電位を維持パルスの電圧値Ｖｓとした。
【００９１】
次に、書込み壁電荷形成パルス８を維持電極Ｃ１に印加した場合の効果を具体的に説明する。
図４は、この実施例の表示セルの放電遅れ特性を示す図で、書込み時の放電の発光波形を１００回重ね書きしたものである。図４に示すように、放電は電圧が印加されてから或る程度の期間が経過した後に発生する。また、その期間には、ばらつきがある。１００回の書込みで確実に書込み放電が発生するだけの期間を放電遅れ時間とすると、この実施例における表示セルの放電遅れ時間は図４から０．８μ秒と読み取れる。
したがって、パルス幅１μ秒の走査パルスを印加すれば、書込み放電は発生する。
【００９２】
この関係について従来の駆動方法と比較して見ると、従来の駆動方法では走査パルスのパルス幅を１μ秒とした場合に、１７０Ｖの維持パルスを印加しても点灯しなかったが、この実施例の駆動方法によれば、走査パルスのパルス幅を１μ秒と同じ条件にして書込み壁電荷形成パルスの電圧値Ｖｓｗ＝８０Ｖとすると、維持パルスの電圧値Ｖｓ＝１６０Ｖでも点灯させることができた。
【００９３】
上述したところから明らかなように、この発明の駆動方法によれば、維持パルスの電圧値Ｖｓを減少させることができる。
図５は、正常に動作する最低の維持パルスの電圧値Ｖｄｓｍｉｎが書込み壁電荷形成パルスの電圧値Ｖｓｗに依存する度合（ＶｄｓｍｉｎのＶｓｗ依存性）を測定した結果を示す。Ｖｓｗ＝０の場合が従来の駆動波形に相当する。Ｖｓｗを大きくすると、Ｖｄｓｍｉｎは減少し、おおよそＶｓｗ＝８０Ｖでその減少は飽和する。
【００９４】
また、この発明の駆動方法によれば、データパルスの電圧値Ｖｄについても減少させることができる。
図６は、正常に動作する最低のデータパルスの電圧値Ｖｄｍｉｎが書込み壁電荷形成パルスの電圧値Ｖｓｗに依存する度合（ＶｄｍｉｎのＶｓｗ依存性）を測定した結果を示す。この場合にも、おおよそＶｓｗ＝８０Ｖでデータパルスの電圧値の減少効果は飽和している。
【００９５】
これらのことから、書込み壁電荷形成パルスの電圧値Ｖｓｗを８０Ｖ以上にすれば、このパルスを印加する効果を最大限に得ることができる。
このように、この発明の表示セルではＶｓｗを８０Ｖまで引き上げれば、書込み壁電荷形成パルスによるＶｄｓｍｉｎやＶｄｍｉｎの電圧値を引き下げる効果が十分得られると言える。
つまり、走査パルスの終了後の一定の期間の間、或る一定以上の電位差を走査電極と維持電極との間に印加させれば、電荷の移動が走査パルス後も継続され、大きな壁電荷が走査電極及び維持電極に形成され得ると考えられる。
【００９６】
このことをこの実施例について具体的に言えば、Ｖｓ＝１６０Ｖ、Ｖｂｗ＝１１０Ｖ、そしてＶｓｗ＝８０Ｖとしているから、走査パルスの終了後には、１３０Ｖの電圧が走査電極と維持電極との間に印加されている。
この実施例の面電極間に壁電荷の存在しない状態において、放電が開始する最低の電位差である面放電開始電圧は約１９０Ｖであるから、上記１３０Ｖの電圧は、面放電開始電圧である１９０Ｖのほぼ３分の２に相当する。
また、この電圧は、上述したところから明らかなように、走査電極と維持電極との間で誤放電が発生しない期間印加される。
【００９７】
このように、この実施例によれば、従来の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法において、走査パルス印加期間になったとき、Ｖｂｗ＝１１０Ｖを印加していた走査電極に走査パルスを印加し、かつ、走査パルスと同期したデータパルスをデータ電極に印加して当該表示セルの走査電極とデータ電極との間に書込み放電を発生させ、走査電極に正の壁電荷を、そして維持電極に負の壁電荷を形成させる。
【００９８】
その走査パルスの終了後に維持電極に印加している電圧値Ｖｓ＝１６０Ｖより電圧値Ｖｓｗ＝８０Ｖだけ高い書込み壁電荷形成パルスを印加することにより、走査電極と維持電極との間にさらなる空間電荷の移動を継続させて走査電極には維持放電を生じさせるのに十分な正の壁電荷を、また、維持電極には十分な負の壁電荷を蓄積させ、これら両極性の壁電荷を従来と同様、維持期間、走査電極と維持電極との間で交互に継受させ、表示セルを点灯させるようにしたので、高精細度の画像を表示する際に生じる走査期間の増大を走査パルスのパルス期間の短縮で吸収する手段を採用したときに惹起して来る技術的課題、すなわち、正常に動作し得る最低の維持パルスの電圧値Ｖｄｓｍｉｎや正常に動作し得る最低のデータパルスの電圧値Ｖｄｍｉｎの上昇を抑え得ることによる維持パルス及びデータパルスの高圧化を回避しつつ、走査パルスの終了時に維持放電を生じさせるのに十分な壁電荷の蓄積を行い難くなるという技術的課題を首尾良く解決することができる。
この維持パルス及びデータパルスの高圧化の回避により、消費電力を低減し、しかも比較的耐圧の低い安価なドライバで足り、コストの低減となる。
上記効果が得られることにより、維持放電への確実な移行が可能になり、表示セルが点灯しなかったり、表示がちらついたりすることはなくなる。
【実施例２】
【００９９】
図７は、この発明の実施例２である走査維持分離ＡＣ型プラズマディスプレイの駆動装置の構成を示す図、図８は、同走査維持分離ＡＣ型プラズマディスプレイの駆動装置を駆動する駆動波形を示す図、また、図９は、同走査維持分離ＡＣ型プラズマディスプレイを駆動する駆動波形中の走査パルス近辺の拡大図である。
この実施例の構成が、実施例１のそれと大きく異なるところは、書込み壁電荷形成パルスを走査パルスの終了後所定の期間経過時に維持電極に印加するようにした点である。
【０１００】
すなわち、図７に示す維持制御回路４０Ａは、各サブフィールドの走査期間内の走査パルス印加期間の終了時刻から所定期間、例えば、０．２乃至０．４μ秒経過した時刻からの書込み壁電荷形成パルス印加期間、ｐＭＯＳ Ｔｉ３をオンさせる制御パルスをｐＭＯＳ Ｔｉ３のゲートに供給し、かつ、ｎＭＯＳ Ｔｉ４をオフさせる制御パルスをｎＭＯＳ Ｔｉ４のゲートに供給する一方、各サブフィールドの走査期間内の書込み壁電荷形成パルス印加期間以外の期間、ｐＭＯＳ Ｔｉ３をオフさせる制御パルスをｐＭＯＳ Ｔｉ３のゲートに供給し、かつ、ｎＭＯＳ Ｔｉ４をオンさせる制御パルスをｎＭＯＳ Ｔｉ４のゲートに供給する。
この構成を除くこの実施例の各部の構成は、上述した構成上の差違を除き、実施例１と同一構成であるので、それらの構成には同一の参照符号を付してその説明を省略する。
【０１０１】
次に、図７乃至図９を参照して、この実施例の動作について説明する。
この実施例の動作は、走査パルス印加期間が終了するまでは実施例１の動作と同じである。
この実施例では、走査パルス印加期間の終了と同時に、書込み壁電荷形成パルスが維持電極Ｃｉに印加されず、所定の期間を置いてから印加される。
以下、第１番目の走査電極Ｓ１及び維持電極Ｃ１並びに第１番目のデータ電極Ｄ１について説明する。
【０１０２】
走査パルス印加期間の終了時刻から所定期間経過時に、維持ドライバ３６１のｐＭＯＳ Ｔ１３のゲートに維持制御回路４０Ａから制御パルスが書込み壁電荷形成パルス印加期間印加されてｐＭＯＳ Ｔ１３をオンさせる一方、ｎＭＯＳ Ｔ１４のゲートに維持制御回路４０Ａから制御パルスが書込み壁電荷形成パルス印加期間印加されてｎＭＯＳ Ｔ１４をオフさせる。
【０１０３】
これにより、書込み壁電荷形成パルス８（図８のＣ１）が、走査パルス印加期間の終了時刻から所定期間経過時に、維持電極Ｃ１に印加される。この様子を示したのが図９の（b）である。なお、図９の（ａ）は実施例１の様子を示す。
走査パルス６と書込み壁電荷形成パルス８との間に与えられる間隔として、２μ秒以上の間隔を空けてしまうと、書込み放電による表示セル１２６１１内の空間電荷が少なくなり、書込み壁電荷形成パルス８を印加しても、新たに壁電荷が形成されず、維持パルスの電圧値やデータパルスの電圧値の上昇を抑える効果は殆どなくなってしまう。
なお、書込み壁電荷形成パルス８を印加する書込み壁電荷形成パルス印加期間は、実施例１と同じである。
【０１０４】
かくして、維持電極Ｃ１に振幅がＶｓ＋Ｖｓｗである書込み壁電荷形成パルス８が書込み壁電荷形成パルス印加期間印加されるので、走査パルス印加期間の終了時刻から書込み壁電荷形成パルス印加期間の間、走査電極Ｓ１と維持電極Ｃ１との電位差はＶｓ＋Ｖｓｗ−Ｖｂｗとなり、従来の駆動方法よりも、Ｖｓｗ分だけ高い電圧が走査電極Ｓ１と維持電極Ｃ１との間に印加される。
【０１０５】
これにより、走査パルスの終了後も、面電極間で空間電荷の移動が継続され（図３の（ｄ））、書込み壁電荷形成パルス８の終了時刻に最終的に走査電極Ｓ１に大きな正の壁電荷が、そして維持電極Ｃ１に大きな負の壁電荷が蓄積される（図３の（ｅ））。
【０１０６】
このような壁電荷の蓄積効果を奏させる書込み壁電荷形成パルスの具体的な設定値は、この実施例においても実施例１と同様とした。その場合の書込み壁電荷形成パルスが奏する効果は、実施例１において図５及び図６を用いて説明したと同様である。
つまり、走査パルスの終了後の一定の期間の間、或る一定以上の電位差を走査電極と維持電極との間に印加させれば、電荷の移動が走査パルス後も継続され、大きな壁電荷が走査電極及び維持電極に形成され得ると考えられる。
【０１０７】
そして、書込み壁電荷形成パルス８の終了時刻に走査電極Ｓ１に大きな正の壁電荷が、そして維持電極Ｃ１に大きな負の壁電荷が蓄積された状態で維持期間４に入ることができる。
この維持期間４の動作は、従来と同様、走査期間３で書込み放電が生じた場合のみ、走査電極Ｓ１の面放電ギャップ近傍に大きな正の壁電荷が、また、維持電極Ｃ１の面放電ギャップ近傍に大きな負の壁電荷が形成されているから、維持放電が発生し、点灯状態となる。
【０１０８】
このように、この実施例によれば、従来の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法において、走査パルス印加期間の終了時刻から、２μ秒以内の時間経過時から書込み壁電荷形成パルスを維持電極に印加することによっても、実施例１と同等の効果が得られた。
【実施例３】
【０１０９】
図１０は、この発明の実施例３である走査維持分離ＡＣ型プラズマディスプレイの駆動装置の構成を示す図、図１１は、同走査維持分離ＡＣ型プラズマディスプレイの駆動装置を駆動する駆動波形を示す図、また、図１２は、同走査維持分離ＡＣ型プラズマディスプレイを駆動する駆動波形中の走査パルス近辺の拡大図である。
この実施例の構成が、実施例１のそれと大きく異なるところは、書込み壁電荷形成パルスを走査パルスの終了時刻の所定時間前から維持電極に印加するようにした点である。
【０１１０】
すなわち、図１０に示す維持制御回路４０Ｂは、各サブフィールドの走査期間内の走査パルス印加期間の終了時刻より所定時間、例えば、０．２乃至０．５μ秒前の時刻から書込み壁電荷形成パルス印加期間の間、ｐＭＯＳ Ｔｉ３をオンさせる制御パルスをｐＭＯＳ Ｔｉ３のゲートに供給し、かつ、ｎＭＯＳ Ｔｉ４をオフさせる制御パルスをｎＭＯＳ Ｔｉ４のゲートに供給する一方、各サブフィールドの走査期間内の書込み壁電荷形成パルス印加期間以外の期間の間、ｐＭＯＳ Ｔｉ３をオフさせる制御パルスをｐＭＯＳ Ｔｉ３のゲートに供給し、かつ、ｎＭＯＳ Ｔｉ４をオンさせる制御パルスをｎＭＯＳ Ｔｉ４のゲートに供給する。
この構成を除くこの実施例の各部の構成は、上述した構成上の差違を除き、実施例１と同一構成であるので、それらの構成には同一の参照符号を付してその説明を省略する。
【０１１１】
次に、図１０乃至図１２を参照して、この実施例の動作について説明する。
この実施例の動作は、走査パルスのパルス期間が終了するまでは実施例１の動作と同じである。
この実施例では、書込み壁電荷形成パルスが走査パルス印加期間の終了時刻より所定時間前から印加される。
以下、第１番目の走査電極Ｓ１及び維持電極Ｃ１並びに第１番目のデータ電極Ｄ１について説明する。
【０１１２】
走査パルス印加期間の終了時刻の所定時間前から、維持ドライバ３６１のｐＭＯＳ Ｔ１３のゲートに維持制御回路４０Ｂから制御パルスが書込み壁電荷形成パルス印加期間印加されてｐＭＯＳ Ｔ１３をオンさせる一方、ｎＭＯＳ Ｔ１４のゲートに維持制御回路４０Ｂから制御パルスが書込み壁電荷形成パルス印加期間印加されてｎＭＯＳ Ｔ１４をオフさせる。
これにより、書込み壁電荷形成パルス８（図１１のＣ１の８）が、走査パルスの終了時刻の所定時間前から、維持電極Ｃ１に印加される。この様子を示したのが図１２の（b）である。なお、図１２の（ａ）は実施例１の様子を示す。
【０１１３】
走査パルス６と書込み壁電荷形成パルス８との重なり時間は、０．２乃至０．５μ秒程度（上記所定時間）とした。０．５μ秒以上重ねると、重なり時間中の面電極間の電位差は、Ｖｓ＋Ｖｓｗでとなっているため、面電極間で誤放電が発生することがある。
重なり時間を長くして行くと、Ｖｄｓｍｉｎが減少し、０．５μ秒程度でほぼその減少は飽和する。走査パルス６と書込み壁電荷形成パルス８とに０．５μ秒の重なりを与えたときのＶｄｓｍｉｎの減少は、重なりを与えなかった場合に比して５乃至７Ｖとなった。
なお、書込み壁電荷形成パルス８を印加する書込み壁電荷形成パルス印加期間は、実施例１と同じである。
【０１１４】
かくして、維持電極Ｃ１に電圧値がＶｓ＋Ｖｓｗである書込み壁電荷形成パルス８が書込み壁電荷形成パルス印加期間印加されるので、走査パルスの終了時刻の所定時間前から所定の期間、走査電極Ｓ１と維持電極Ｃ１との電位差はＶｓ＋Ｖｓｗ−Ｖｂｗとなり、従来の駆動方法よりも、Ｖｓｗ分だけ高い電圧が走査電極Ｓ１と維持電極Ｃ１との間に印加される。
【０１１５】
これにより、走査パルスの終了後も、面電極間で空間電荷の移動が継続され（図３の（ｄ））、書込み壁電荷形成パルス８の終了時刻に最終的に走査電極Ｓ１に大きな正の壁電荷が、そして維持電極Ｃ１に大きな負の壁電荷が蓄積される（図３の（ｅ））。
【０１１６】
このような壁電荷の蓄積効果を奏させる書込み壁電荷形成パルスの具体的な設定値は、この実施例においても実施例１と同様とした。その場合の書込み壁電荷形成パルスが奏する効果は、実施例１において図５及び図６を用いて説明したと同様である。
つまり、走査パルスの終了前の一定時刻から一定の期間の間、或る一定以上の電位差を走査電極と維持電極との間に印加させても、電荷の移動が走査パルス後も継続され、大きな壁電荷が走査電極及び維持電極に形成され得ると考えられる。
【０１１７】
そして、書込み壁電荷形成パルス８の終了時刻に走査電極Ｓ１に大きな正の壁電荷が、そして維持電極Ｃ１に大きな負の壁電荷が蓄積された状態で維持期間４に入ることができる。
この維持期間４の動作は、従来と同様、走査期間３で書込み放電が生じた場合のみ、走査電極Ｓ１の面放電ギャップ近傍に大きな正の壁電荷が、また、維持電極Ｃ１の面放電ギャップ近傍に大きな負の壁電荷が蓄積されているから、維持放電が発生し、点灯状態となる。
【０１１８】
このように、この実施例によれば、従来の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法において、走査パルス印加期間の終了時刻より０．２乃至０．５μ秒前から書込み壁電荷形成パルスを維持電極に印加することによっても、実施例１と同等の効果が得られた。
【実施例４】
【０１１９】
図１３は、この発明の実施例４である走査維持分離ＡＣ型プラズマディスプレイの駆動装置の構成を示す図、図１４は、同走査維持分離ＡＣ型プラズマディスプレイの駆動装置を駆動する駆動波形を示す図、また、図１５は、図１４に示す駆動波形の一部を拡大して示す図である。
この実施例の構成が、実施例１のそれと大きく異なるところは、書込み壁電荷形成パルスを維持電極に印加する代わりに維持ベース電圧を維持電極に印加するようにした点である。
【０１２０】
すなわち、図１３に示す維持ドライバ３６は、維持電極Ｃｉにアノードを接続したダイオードＤｉ１と、ダイオードＤｉ１のカソードに一方の端子が接続されたスイッチＴｎと、スイッチＴｎの他方の端子に一方の端子が接続されたスイッチＴｓｗと、維持電極Ｃｉにカソードを接続したダイオードＤｉ２と、ダイオードＤｉ２のアノードにカソードを接続したダイオードＤｓと、ダイオードＤｓのアノードに一方の端子を接続したスイッチＴｓと、スイッチＴｎの他方の端子とスイッチＴｓｗの一方の端子との接続点とダイオードＤｉ２のアノードとダイオードＤｓのカソードとの接続点との間に接続されたスイッチＴｐと、スイッチＴｎの他方の端子とスイッチＴｓｗの一方の端子との接続点と大地電位との間に接続されたスイッチＴｇと、スイッチＴｎ、スイッチＴｓｗ、スイッチＴｓ、スイッチＴｇ及びスイッチＴｐのオン／オフ制御入力に接続され、スイッチＴｎ、スイッチＴｓｗ、スイッチＴｓ、スイッチＴｇ及びスイッチＴｐをオン／オフ制御する維持制御回路４０Ｃとから成る。そして、スイッチＴｓｗの他方の端子は電圧源４１に接続されている。電圧源４１の電圧は、維持ベース電圧Ｖｓｗ′＋維持パルス電圧Ｖｓなる電圧である。また、スイッチＴｓの他方の端子は電圧源４３に接続されている。電圧源４３の電圧は維持パルス電圧Ｖｓなる電圧である。
【０１２１】
維持ベース電圧Ｖｓｗ′は、書込み壁電荷形成パルスの電圧値Ｖｓｗよりも低く、走査パルスの終了後にも壁電荷を形成させるのに十分な電圧で、かつ、維持ベース電圧の印加期間を走査期間にしても誤放電が発生しない電圧である。維持ベース電圧の値Ｖｓｗ′が維持電極Ｃｉに印加される期間は、走査パルス印加期間を除く走査期間２である。
【０１２２】
維持制御回路４０Ｃは、前回のサブフィールドの維持期間１に維持電極に一定の周期で印加される最後の維持パルスの後半期間（正極性のパルス期間）から走査電極Ｓｉに最初の鋸歯状波信号を印加する期間の終了時刻まで、スイッチＴｓをオンさせる制御パルスをスイッチＴｓに供給し、かつ、スイッチＴｎ、Ｔｐ、Ｔｓｗ及びＴｇをオフさせる制御パルスをスイッチＴｎ、Ｔｐ、Ｔｓｗ及びＴｇのオン／オフ制御入力に供給し、また、走査電極Ｓｉに最初の鋸歯状波信号を印加する期間の終了時刻から走査電極Ｓｉに第２の鋸歯状波信号を印加する期間の終了時刻まで、スイッチＴｎ、Ｔｓ及びＴｓｗをオフさせる制御パルスをスイッチＴｎ、Ｔｓ及びＴｓｗのオン／オフ制御入力に供給し、かつ、スイッチＴｐ及びＴｇをオンさせる制御パルスをスイッチＴｐ及びＴｇのオン／オフ制御入力に供給する。
【０１２３】
また、維持制御回路４０Ｃは、第２の鋸歯状波信号を維持電極Ｃｉに印加する期間の終了時刻、すなわち、最後の鋸歯状波信号を維持電極Ｃｉに印加する期間の開始時刻から走査期間２の終了時刻まで、スイッチスイッチＴｓをオンさせる制御パルスをスイッチＴｓのオン／オフ制御入力に供給し、かつ、走査期間の間スイッチスイッチＴｓｗをオンさせる制御パルスをスイッチＴｓｗのオン／オフ制御入力に供給する一方、走査期間の開始時刻にスイッチＴｎ、Ｔｐをオンさせる制御パルスをスイッチＴｎ、Ｔｐのオン／オフ制御入力に供給し、走査パルスがいずれかの走査電極に印加される直前にスイッチＴｎ及びスイッチＴｐをオフさせる制御パルスをスイッチＴｎ及びスイッチＴｐのオン／オフ制御入力に供給し、走査パルスの終了時刻にスイッチＴｎ及びスイッチＴｐをオンさせる制御パルスをスイッチＴｎ及びスイッチＴｐのオン／オフ制御入力に供給する。
【０１２４】
また、維持制御回路４０Ｃは、走査期間２の終了時刻から維持期間の間スイッチＴｎ及びスイッチＴｓｗをオフさせる制御パルスをスイッチＴｎ及びスイッチＴｓｗのオン／オフ制御入力に供給し、かつ、スイッチＴｐを維持期間４の間オンにさせる制御パルスをスイッチＴｐのオン／オフ制御入力に供給すると共に、維持期間の開始時刻から維持パルスの前半期間の間、スイッチＴｇをオンさせる制御パルス及びスイッチＴｓをオフさせる制御パルスを、そしてその後半期間にスイッチＴｇをオフさせる制御パルス及びスイッチＴｓをオンさせる制御パルスを維持パルスの半期間毎に交互にスイッチＴｇのオン／オフ制御入力及びスイッチＴｓのオン／オフ制御入力に供給する。
この構成を除くこの実施例の各部の構成は、上述した構成上の差違を除き、実施例１と同一構成であるので、それらの構成には同一の参照符号を付してその説明を省略する。
【０１２５】
次に、図１３乃至図１５を参照して、この実施例の動作について説明する。
この実施例の動作は、走査期間が開始されるまでは実施例１の動作と同じである。
映像信号の最初の走査ラインの走査期間が開始されると、維持制御回路４０Ｃは、走査期間３の間スイッチＴｓｗをオンにする制御パルスをスイッチＴｓｗに供給する（図１４、図１５のＴｓｗ）。なお、スイッチＴｓは、実施例１と同様、最後の鋸歯状波信号の開始時刻にオンされ、このオン状態は走査期間の終了時刻まで継続する。
また、維持制御回路４０Ｃは、走査期間が開始されると、スイッチＴｎ及びスイッチＴｐをオンにする制御パルスをスイッチＴｎ及びスイッチＴｐを供給する（図１５のＴｎ及びＴｐ）。
これにより、すべての維持電極Ｃｉには、Ｖｓｗ′＋Ｖｓの電位が印加される。
【０１２６】
この状態において、映像信号の最初の走査線ラインが開始されたとする。該走査ラインに対応する走査電極Ｓ１に従来と同様にして走査パルス６が印加される直前に、維持制御回路４０Ｃは、スイッチＴｎ及びスイッチＴｐをオフにする制御パルスをスイッチＴｎ及びスイッチＴｐを供給する（図１５のＴｎ及びＴｐ）。
ダイオードＤｓのカソードは、アノードに対して正の電位となっているから、ダイオードＤｓは非導通の状態にあり、維持電極Ｃｉは実質的にフロート状態に置かれる。
【０１２７】
その直後に、走査パルスが走査電極Ｓ１に印加されると（図１５のＳ１）、走査電極Ｓ１と対になっている維持電極Ｃ１の電位だけが容量結合によって引き下げられるが、維持電極Ｃ１はダイオードＤｓを介して電圧源４３へ接続されるから、維持電極Ｃ１の電位はＶｓよりも低下することはい。
走査電極Ｓ１に走査パルスが印加され、維持電極Ｃ１の電位がＶｓに低下された状態において、データ電極Ｄ１乃至Ｄｎに順次画素対応のデータパルスが印加され、各表示セル１３１１１乃至１３１１ｎにデータパルスに応じた書込み放電が生ぜしめられることは、実施例１と同様である。
【０１２８】
そして、上記走査パルス６の終了時刻に、維持制御回路４０Ｃは、スイッチＴｎ及びスイッチＴｐをオンにする制御パルスをスイッチＴｎ及びスイッチＴｐを供給する（図１５のＴｎ及びＴｐ）。
スイッチＴｎ及びスイッチＴｐがオンに転ぜられたときには、すべての維持電極Ｃｉの電位は、Ｖｓｗ′＋Ｖｓとなる。
これにより、維持電極Ｃ１の電位は、ＶｓからＶｓｗ′＋Ｖｓとの値となり、維持電極Ｃ１に維持ベース電圧９（図１４のＣ１）を印加することができる。
【０１２９】
この維持ベース電圧９の維持電極Ｃ１への印加により、各表示セル１３１１１乃至１３１１ｎのうちの上記書込み放電を発生せしめられた表示セル毎の走査電極に十分な正の壁電荷が蓄積される一方、当該表示セルの維持電極に十分な負の壁電荷が蓄積されることも、実施例１と同様である。
【０１３０】
同様にして、第２番目の走査ラインが開始され、走査電極Ｓ２に走査パルス６が印加される直前に、制御回路４０Ｃは、スイッチＴｎ及びスイッチＴｐをオフにする制御パルスをスイッチＴｎ及びスイッチＴｐを供給する（図１５のＴｎ及びＴｐ）。このとき、維持電極Ｃ２はフロート状態になる。
その直後に、走査パルスが走査電極Ｓ２に印加されると（図１５のＳ２）、走査電極Ｓ２と対になっている維持電極Ｃ２の電位だけが容量結合によって引き下げられるが、最初の走査ラインの場合と同様の理によって、維持電極Ｃ２の電位はＶｓよりも低下することはい。
【０１３１】
走査電極Ｓ２に走査パルスが印加され、維持電極Ｃ２の電位がＶｓに低下された状態において、データ電極Ｄ１乃至Ｄｎに順次画素対応のデータパルスが印加され、各表示セル１３１２１乃至１３１２ｎにデータパルスに応じた書込み放電が生ぜしめられることは、実施例１と同様である。
【０１３２】
そして、走査電極Ｓ２に印加されていた走査パルス６の終了時刻に、維持制御回路４０Ｃは、スイッチＴｎ及びスイッチＴｐをオンにする制御パルスをスイッチＴｎ及びスイッチＴｐを供給する（図１５のＴｎ及びＴｐ）。
スイッチＴｎ及びスイッチＴｐがオンに転ぜられたときには、すべての維持電極Ｃｉの電位は、Ｖｓｗ′＋Ｖｓとなる。
これにより、維持電極Ｃ２の電位は、ＶｓからＶｓｗ′＋Ｖｓとの値となり、維持電極Ｃ２に維持ベース電圧９（図１４のＣ２）を印加することができる。
【０１３３】
この維持ベース電圧９の維持電極Ｃ２への印加により、各表示セル１３１２１乃至１３１２ｎのうちの上記書込み放電を生ぜしめられた表示セル毎の走査電極に十分な正の壁電荷が蓄積される一方、当該表示セルの維持電極に十分な負の壁電荷が蓄積されることも、実施例１と同様である。
【０１３４】
以下同様の動作が走査ライン毎に繰り返される。そのいずれの動作においても、当該走査ライン対応の走査電極に走査パルス６を印加する前に、各維持電極をフロート状態にし、当該走査ライン対応の走査電極に走査パルス６を印加したとき、当該走査ライン対応の走査電極と対になる維持電極の電位はＶｓまで引き下げられる。
【０１３５】
繰り返される動作においても、当該走査電極に走査パルスが印加され、当該走査電極対応の維持電極の電位がＶｓに低下された状態となり、この状態において、データ電極Ｄ１乃至Ｄｎに順次画素対応のデータパルスが印加され、各表示セル１３１ｉ１乃至１３１ｉｎ（ここにおけるｉは繰り返される走査ラインを表す）にデータパルスに応じた書込み放電が生ぜしめられ、そして、走査パルス６の終了時刻に、上記走査電極対応の維持電極の電位がＶｓｗ′＋Ｖｓに戻されてその維持電極に維持ベース電圧９が印加されることにより、各表示セル１３１ｉ１乃至１３１ｉｎのうちの上記書込み放電を生ぜしめられた表示セル毎の走査電極に十分な正の壁電荷が蓄積される一方、当該表示セルの維持電極に十分な負の壁電荷が蓄積されることも、また同じである。
【０１３６】
上述したように、いずれの維持電極Ｃｉに印加される維持ベース電圧９も、上記実施例１乃至実施例３と異なって、走査パルス前にも維持電極に印加されている。その維持ベース電圧９（Ｖｓｗ′）の値は、この実施例では２０〜１００程度とした。維持ベース電圧９の値を１２０Ｖとすると誤放電が発生した。
走査パルス６の印加前の維持ベース電圧９には、正常に動作する維持パルス電圧Ｖｓの電圧値Ｖｄｓｍｉｎの上昇を抑える働きはないが、走査パルス６の印加後の維持ベース電圧９の印加は、上記実施例１乃至実施例３と同様、維持ベース電圧９の値を高くすると、正常に動作する維持パルスの電圧値Ｖｄｓｍｉｎ及び正常に動作するデータパルス７の電圧値Ｖｄｍｉｎが低下する傾向が得られた。
【０１３７】
つまり、走査パルスの印加期間以外の走査期間の間、或る一定以上で、かつ、誤放電が発生しない電位差を走査電極と維持電極との間に印加させても、電荷の移動が走査パルス後も継続され、大きな壁電荷が走査電極及び維持電極に形成され得ると考えられる。
【０１３８】
このように、この実施例によれば、従来の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法において、維持パルスが印加されている維持電極に維持ベース電圧を印加することによっても、実施例１と同等の効果が得られる。
また、実施例１においては、維持電極数だけの維持ドライバを必要とするが、この実施例によれば、スイッチＴｓｗ、Ｔｓ、Ｔｎ、Ｔｐを各維持電極に共通に用いることができるから、維持ドライバの簡易化、コストの削減が得られる。
【実施例５】
【０１３９】
図１６は、この発明の実施例５である走査維持分離ＡＣ型プラズマディスプレイの駆動装置の構成を示す図、また、図１７は、同走査維持分離ＡＣ型プラズマディスプレイの駆動装置を駆動する駆動波形を示す図である。
この実施例の構成が、実施例１のそれと大きく異なるところは、書込み壁電荷形成パルスの維持電極への印加に奇数番目の維持電極及び偶数番目の維持電極毎に単一の維持ドライバを設けるようにした点である。
【０１４０】
すなわち、図１６に示す維持ドライバ３６Ｏ及び維持ドライバ３６Ｅは、それぞれ、奇数番目の維持電極Ｃ２ｋ−１（ｋ＝１、２、…、ｍのうちの１つ）を駆動し、偶数番目の維持電極Ｃ２ｋを駆動する。
維持ドライバ３６Ｏは、ｐＭＯＳ Ｔｃ１及びｎＭＯＳ Ｔｃ２とを有し、維持ドライバ３６Ｅは、ｐＭＯＳ Ｔｃ３及びｎＭＯＳ Ｔｃ４とを有する。
また、維持ドライバ３６Ｏ及び維持ドライバ３６Ｅには、これらに共通に用いられるスイッチＴｓ及びスイッチＴｇがあるほか、維持ドライバ３６ＯのｐＭＯＳ Ｔｃ１及びｎＭＯＳ Ｔｃ２のオン／オフを制御すると共に、維持ドライバ３６ＥのｐＭＯＳ Ｔｃ３及びｎＭＯＳ Ｔｃ４のオン／オフを制御するほか、スイッチＴｓ及びスイッチＴｇのオン／オフを制御する維持制御回路４０Ｄとがある。
【０１４１】
維持制御回路４０Ｄは、前回のサブフィールドの維持期間内に奇数番目及び偶数番目の維持電極に印加される最後の維持パルスの後半期間から奇数番目及び偶数番目の走査電極に走査パルスが印加される時刻まで、ｎＭＯＳ Ｔｃ２及びｎＭＯＳ Ｔｃ４をオンさせる制御パルスをｎＭＯＳ Ｔｃ２及びｎＭＯＳ Ｔｃ４のゲートに供給し、前回のサブフィールドの維持期間内に奇数番目及び偶数番目の維持電極に印加される最後の維持パルスの後半期間から奇数番目及び偶数番目の走査電極に印加される最初の鋸歯状波信号の終了時刻まで、スイッチＴｓをオンさせる制御パルスをスイッチＴｓのオン／オフ制御入力に供給し、かつ、スイッチＴｇをオフさせる制御パルスをスイッチＴｇのオン／オフ制御入力に供給する共に、上記最後の維持パルスの後半期間から奇数番目及び偶数番目の走査電極に走査パルスが印加される時刻までｐＭＯＳ Ｔｃ１及びｐＭＯＳ Ｔｃ３をオフにさせる制御パルスをｐＭＯＳ Ｔｃ１及びｐＭＯＳ Ｔｃ３のゲートに供給する。
【０１４２】
また、維持制御回路４０Ｄは、奇数番目及び偶数番目の走査電極への最初の鋸歯状波信号の印加期間の終了時刻から第２の鋸歯状波信号の印加期間の終了時刻まで、スイッチＴｓをオフさせる制御パルスをスイッチＴｓのオン／オフ制御入力に供給し、かつ、スイッチＴｇをオンさせる制御パルスをスイッチＴｇのオン／オフ制御入力に供給する。
【０１４３】
また、維持制御回路４０Ｄは、第２の鋸歯状波信号の印加期間の終了時刻から走査期間３の終了時刻まで、スイッチＴｓをオンさせる制御パルスをスイッチＴｓのオン／オフ制御入力に供給し、かつ、スイッチＴｇをオフさせる制御パルスをスイッチＴｇのオン／オフ制御入力に供給する。
【０１４４】
また、維持制御回路４０Ｄは、走査期間３における奇数番目の維持電極Ｃ２ｋ−１の駆動の間、維持ドライバ３６ＥのｐＭＯＳ Ｔｃ３をオフさせる制御パルスをｐＭＯＳ Ｔｃ３のゲートに供給し、かつ、ｎＭＯＳ Ｔｃ４をオフさせる制御パルスをｎＭＯＳ Ｔｃ４のゲートに供給する。
【０１４５】
また、維持制御回路４０Ｄは、奇数番目の走査電極に印加された走査パルスの終了時刻毎に奇数番目の維持電極Ｃ２ｋ−１に書込み壁電荷形成パルスを印加させる都度、維持ドライバ３６ＯのｐＭＯＳ Ｔｃ１をオンさせる制御パルスをｐＭＯＳ Ｔｃ１のゲートに供給し、かつ、ｎＭＯＳ Ｔｃ２をオフさせる制御パルスをｎＭＯＳ Ｔｃ２のゲートに供給する。
【０１４６】
また、維持制御回路４０Ｄは、奇数番目の維持電極Ｃ２ｋ−１への最後の書込み壁電荷形成パルスの印加期間の終了時刻から走査期間の終了時刻まで、維持ドライバ３６ＯのｐＭＯＳ Ｔｃ１をオフさせる制御パルスをｐＭＯＳ Ｔｃ１のゲートに供給し、かつ、ｎＭＯＳ Ｔｃ２をオンさせる制御パルスをｎＭＯＳ Ｔｃ２のゲートに供給する。
【０１４７】
また、維持制御回路４０Ｄは、走査期間３における偶数番目の維持電極Ｃ２ｋの駆動の間、維持ドライバ３６ＯのｐＭＯＳ Ｔｃ１をオフさせる制御パルスをｐＭＯＳ Ｔｃ１のゲートに供給し、かつ、ｎＭＯＳ Ｔｃ２をオフさせる制御パルスをｎＭＯＳ Ｔｃ２のゲートに供給する。
【０１４８】
また、維持制御回路４０Ｄは、偶数番目の走査電極に印加された走査パルスの終了時刻毎に偶数番目の維持電極Ｃ２ｋに書込み壁電荷形成パルスを印加させる都度、維持ドライバ３６ＥのｐＭＯＳ Ｔｃ３をオンさせる制御パルスをｐＭＯＳ Ｔｃ３のゲートに供給し、かつ、ｎＭＯＳ Ｔｃ４をオフさせる制御パルスをｎＭＯＳ Ｔｃ４のゲートに供給する。
【０１４９】
また、維持制御回路４０Ｄは、偶数番目の維持電極Ｃ２ｋへの最後の書込み壁電荷形成パルスの印加期間の終了時刻から走査期間の終了時刻まで、維持ドライバ３６ＥのｐＭＯＳ Ｔｃ３をオフさせる制御パルスをｐＭＯＳ Ｔｃ３のゲートに供給し、かつ、ｎＭＯＳ Ｔｃ４をオンさせる制御パルスをｎＭＯＳ Ｔｃ４のゲートに供給する。
【０１５０】
また、維持制御回路４０Ｄは、維持期間に維持電極に一定の周期で印加される維持パルスの前半期間（負極性のパルス期間）、スイッチＴｓをオフさせる制御パルスをスイッチＴｓのオン／オフ制御入力に供給し、かつ、スイッチＴｇをオンさせる制御パルスをスイッチＴｇのオン／オフ制御入力に供給する一方、上記維持パルスの後半期間（正極性のパルス期間）、スイッチＴｓをオンさせる制御パルスをスイッチＴｓのオン／オフ制御入力に供給し、かつ、スイッチＴｇをオフさせる制御パルスをスイッチＴｇのオン／オフ制御入力に供給する動作を、維持パルスの半期間毎に交互に繰り返す。
この構成を除くこの実施例の各部の構成は、上述した構成上の差違を除き、実施例１と同一構成であるので、それらの構成には同一の参照符号を付してその説明を省略する。
【０１５１】
次に、図１６及び図１７を参照して、この実施例の動作について説明する。
この実施例においても、いずれの走査電極に印加された走査パルスのパルス期間が終了するまでの動作は実施例１と同じである。
また、いずれの走査電極についても、次の事項を除いて、その走査期間中の動作は同じである。
【０１５２】
すなわち、奇数番目の走査電極Ｃ２ｋ−１に対しては、維持制御回路４０Ｄが、奇数番目の走査電極Ｃ２ｋ−１に印加された走査パルスの終了時刻から書込み壁電荷形成パルスの印加期間、制御パルスをｐＭＯＳ Ｔｃ１のゲートに供給してｐＭＯＳ Ｔｃ１をオンさせ、かつ、制御パルスをｎＭＯＳ Ｔｃ２のゲートに供給してｎＭＯＳ Ｔｃ２をオフさせる。維持制御回路４０Ｄは、また、実施例１と同様、最後の鋸歯状波信号の開始時刻から走査期間３の終了時刻まで、制御パルスをスイッチＴｓに供給してスイッチＴｓをオンさせる。
【０１５３】
そして、書込み壁電荷形成パルスの印加期間の終了時刻に、維持制御回路４０Ｄは、制御パルスをｐＭＯＳ Ｔｃ１のゲートに供給して維持ドライバ３６ＯのｐＭＯＳ Ｔｃ１をオフさせ、かつ、制御パルスをｎＭＯＳ Ｔｃ２のゲートに供給してｎＭＯＳ Ｔｃ２をオンさせる。
【０１５４】
同様に、偶数番目の走査電極Ｃ２ｋに対しては、制御回路４０Ｄが、偶数番目の走査電極Ｃ２ｋに印加された走査パルスの終了時刻から書込み壁電荷形成パルスの印加期間、制御パルスをｐＭＯＳ Ｔｃ３のゲートに供給して維持ドライバ３６ＥのｐＭＯＳ Ｔｃ３をオンさせ、かつ、制御パルスをｎＭＯＳ Ｔｃ４のゲートに供給してｎＭＯＳ Ｔｃ４をオフさせる。
【０１５５】
そして、書込み壁電荷形成パルスの印加期間の終了時刻に、制御回路４０Ｄは、制御パルスをｐＭＯＳ Ｔｃ３のゲートに供給して維持ドライバ３６ＥのｐＭＯＳ Ｔｃ３をオフさせ、かつ、制御パルスをｎＭＯＳ Ｔｃ４のゲートに供給してｎＭＯＳ Ｔｃ４をオンさせる。
【０１５６】
したがって、映像信号の走査ライン対応の維持電極に印加された走査パルスの終了時刻から、当該走査パルスが印加された走査電極（以下、走査中の走査電極という）と対になる維持電極（以下、走査中の維持電極という）に書込み壁電荷形成パルスが印加される。
この書込み壁電荷形成パルスの走査中の維持電極への印加に先立って、上記走査中の走査電極対応のデータ電極にデータパルスの印加があってその表示セルで書込み放電が生じていれば、実施例１において説明したと同様にして、走査パルスの終了後も、上記表示セルの面電極間で空間電荷の移動が継続され（図３の（ｄ））、書込み壁電荷形成パルス８の終了時刻に最終的に走査中の走査電極に大きな正の壁電荷が、そして走査中の維持電極に大きな負の壁電荷が蓄積される（図３の（ｅ））。
【０１５７】
このようにして、書込み壁電荷形成パルス８の終了時刻に走査中の走査電極に大きな正の壁電荷が、そして走査中の維持電極に大きな負の壁電荷が蓄積された状態で維持期間４に入ることができ、維持期間４の動作において、従来と同様、維持放電が発生し、点灯状態となる。
このようにして、点灯、消灯の制御を行うことができる。
【０１５８】
このように、この実施例によれば、従来の走査維持分離ＡＣ型プラズマディスプレイパネルの駆動方法において、奇数番目の維持電極に共通の維持ドライバによって奇数番目の維持電極を駆動し、偶数番目の維持電極に共通の維持ドライバによって偶数番目の維持電極を駆動することによっても、実施例１と同等の効果が得られる。
また、実施例１においては、維持電極数だけの維持ドライバを必要とするが、この実施例によれば、奇数番目の維持電極に共通の維持ドライバと偶数番目の維持電極に共通の維持ドライバとを設けるだけでよいから、維持ドライバを大幅に簡易化でき、維持ドライバのコストの削減に役立つ。
【０１５９】
以上、この発明の実施例を、図面を参照して詳述してきたが、この発明の具体的な構成は、これらの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもそれらはこの発明に含まれる。
例えば、面放電開始電圧は、電極寸法、電極間隔、放電ガス、誘電体層等により変わるので、実施例で示した値以外の値であることもある。
同様に、書込み壁電荷形成パルスのパルス幅、走査パルスと書込み壁電荷形成パルスとの間の時間、走査パルスと書込み壁電荷形成パルスとの重なり、維持ベース電圧も条件、例えば、ガスの種類、ガス圧等によって他の値を取り得る。
また、スイッチは電子的なスイッチならいずれの形式のものでもよい。
また、第１実施例、第２実施例、第３実施例及び第５実施例では、書込み壁電荷形成パルスの振幅と維持パルスの振幅とを同じにしているが、電源の共有化を考慮しない場合には、別にしてもよい。
また、壁電荷を形成し易くするには、維持パルスの振幅を大きくした方がよい。
【産業上の利用可能性】
【０１６０】
この発明は、３電極ＡＣ型プラズマディスプレイパネル以外の走査維持分離型プラズマディスプレイパネルの駆動でも実施し得る。
【図面の簡単な説明】
【０１６１】
【図１】この発明の実施例１である走査維持分離ＡＣ型プラズマディスプレイの駆動装置の構成を示す図である。
【図２】同走査維持分離ＡＣ型プラズマディスプレイを駆動する駆動波形を示す図である。
【図３】同走査維持分離ＡＣ型プラズマディスプレイを駆動する際に形成される壁電荷の状態の推移を示す図である。
【図４】同走査維持分離ＡＣ型プラズマディスプレイへの書込み時の放電の発光波形を示す図である。
【図５】同走査維持分離ＡＣ型プラズマディスプレイにおけるＶｄｓｍｉｎのＶｓｗ依存性を示す図である。
【図６】同走査維持分離ＡＣ型プラズマディスプレイにおけるＶｄｍｉｎのＶｓｗ依存性を示す図である。
【図７】この発明の実施例２である走査維持分離ＡＣ型プラズマディスプレイの駆動装置の構成を示す図である。
【図８】同走査維持分離ＡＣ型プラズマディスプレイの駆動装置を駆動する駆動波形を示す図である。
【図９】同走査維持分離ＡＣ型プラズマディスプレイを駆動する駆動波形中の走査パルス近辺の拡大図である。
【図１０】この発明の実施例３である走査維持分離ＡＣ型プラズマディスプレイの駆動装置の構成を示す図である。
【図１１】同走査維持分離ＡＣ型プラズマディスプレイの駆動装置を駆動する駆動波形を示す図である。
【図１２】同走査維持分離ＡＣ型プラズマディスプレイを駆動する駆動波形中の走査パルス近辺の拡大図である。
【図１３】この発明の実施例４である走査維持分離ＡＣ型プラズマディスプレイの駆動装置の構成を示す図である。
【図１４】同走査維持分離ＡＣ型プラズマディスプレイの駆動装置を駆動する駆動波形を示す図である。
【図１５】図１４に示す駆動波形の一部を拡大して示す図である。
【図１６】この発明の実施例５である走査維持分離ＡＣ型プラズマディスプレイの駆動装置の構成を示す図である。
【図１７】同走査維持分離ＡＣ型プラズマディスプレイの駆動装置を駆動する駆動波形を示す図である。
【図１８】従来のプラズマディスプレイパネルの構造を示す図である。
【図１９】従来の３電極ＡＣ型プラズマディスプレイパネルの各電極の配列を示す図である。
【図２０】従来の３電極ＡＣ型プラズマディスプレイパネルの駆動回路を示す図である。
【図２１】従来の３電極ＡＣ型プラズマディスプレイパネルの駆動波形を示す図である。
【符号の説明】
【０１６２】
３０      走査維持分離型プラズマディスプレイパネルの駆動装置
３４ｉ      走査ドライバ（書込み手段）
３６ｉ      維持ドライバ（表示持続手段の一部、電位差付与手段の一部）
４０、４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ      維持制御回路（表示持続手段の残部、電位差付与手段の残部）
Ｔｉ１、Ｔｉ３、Ｔｃ１、Ｔｃ３      ｐＭＯＳ（表示持続手段、電位差付与手段の具体的他要素）
Ｔｉ２、Ｔｉ４、Ｔｃ２、Ｔｃ４      ｎＭＯＳ（表示持続手段、電位差付与手段の具体的他要素）
Ｔｓ、Ｔｇ      スイッチ（表示持続手段、電位差付与手段の具体的他要素）  
【図１】
2005091390.tif 000003
【図２】
2005091390.tif 000004
【図３】
2005091390.tif 000005
【図４】
2005091390.tif 000006
【図５】
2005091390.tif 000007
【図６】
2005091390.tif 000008
【図７】
2005091390.tif 000009
【図８】
2005091390.tif 000010
【図９】
2005091390.tif 000011
【図１０】
2005091390.tif 000012
【図１１】
2005091390.tif 000013
【図１２】
2005091390.tif 000014
【図１３】
2005091390.tif 000015
【図１４】
2005091390.tif 000016
【図１５】
2005091390.tif 000017
【図１６】
2005091390.tif 000018
【図１７】
2005091390.tif 000019
【図１８】
2005091390.tif 000020
【図１９】
2005091390.tif 000021
【図２０】
2005091390.tif 000022
【図２１】
2005091390.tif 000023