(57)【要約】【課題】  固体撮像素子から出力される画素信号に含まれる欠陥画素を簡易に検出することが可能な画素欠陥検出装置と方法および撮像装置。【解決手段】  ＣＣＤ等の固体撮像素子１０１の出力信号は、Ａ／Ｄ変換器１０２によりディジタル信号に変換され、ラッチ１０３に格納される。ラッチ１０３は、遅延器、ラインメモリ等から構成され、欠陥画素検出アルゴリズムが必要とする画素データを保持する。正常画素検出部１０４は、Ａ／Ｄ変換器１０２からの信号を入力し、検査対象画素が正常画素か、欠陥画素の可能性があるかを判定し、判定結果を欠陥画素検出部１０５に送出する。欠陥画素補正部１０６は欠陥画素と判定された場合には補正処理を行い補正出力１０７とする。【選択図】    図１
2005244700.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像素子から出力される画素データ中に含まれる欠陥画素を検出する欠陥画素検出装置において、前記画素中から正常画素を検出し除外する正常画素検出手段と、前記画素の内前記正常画素検出手段にて除外されない画素の中から欠陥画素を検出する欠陥画素検出手段とを備えたことを特徴とする欠陥画素検出装置。
【請求項２】
前記正常画素検出手段は、検査画素と周辺画素との間のレベル差を計算するレベル差計算手段と、前記レベル差と第1の閾値とを比較する比較手段と、を備えており、前記レベル差が前記第1の閾値よりも小さい場合には正常画素と判定することを特徴とする請求項1に記載の欠陥画素検出装置。
【請求項３】
前記正常画素検出手段は、検査画素と複数の周辺画素との間のレベル差を各々計算するレベル差計算手段と、該レベル差計算手段で計算された前記複数のレベル差と第1の閾値とを各々比較する比較手段と、前記比較手段の比較結果から、前記レベル差が前記第1の閾値よりも小さくなる周辺画素の個数を計算し、該計算で算出した個数と、第２の閾値とを比較する判定部と、を備えており、前記個数が前記第２の閾値以上の場合には正常画素と判定することを特徴とする請求項1に記載の欠陥画素検出装置。
【請求項４】
前記正常画素検出手段は、検査画素保持用のメモリを、前記欠陥画素検出手段のメモリと共用することを特徴とする請求項1乃至３に記載の画素欠陥検出装置。
【請求項５】
前記欠陥画素検出手段は、前記正常画素検出手段において正常画素と判定された際にはクロックを停止して低消費電力状態に移行することを特徴とする請求項1乃至４に記載の画素欠陥検出装置。
【請求項６】
固体撮像素子から出力される画素データの中から正常画素を検出するステップと、前記検出された正常画素を除外するステップと、前記正常画素を除外した後の画素の中から欠陥画素を検出するステップと、を有することを特徴とする欠陥画素検出方法。
【請求項７】
前記正常画素を検出するステップは、検査画素と周辺画素との間のレベル差を計算し、該計算で算出されたレベル差と第1の閾値とを比較し、該比較した結果レベル差が前記第1の閾値よりも小さい場合には正常画素と判定することを特徴とする請求項６に記載の欠陥画素検出方法。
【請求項８】
前記正常画素を検出するステップは、検査画素と複数の周辺画素との間のレベル差を各々計算し、該計算された前記複数のレベル差と第1の閾値とを各々比較し、該比較した各々の比較結果から、前記レベル差が前記第1の閾値よりも小さくなる周辺画素の個数を計算し、該計算で算出された個数と、第２の閾値とを比較して前記個数が前記第２の閾値以上の場合には正常画素と判定することを特徴とする請求項６に記載の欠陥画素検出方法。
【請求項９】
固体撮像素子から出力される画素データ中に含まれる欠陥画素を検出する欠陥画素検出装置を備えた撮像装置において、前記欠陥画素検出装置は、前記画素中から正常画素を検出し除外する正常画素検出手段と、前記画素の内前記正常画素検出手段にて除外されない画素の中から欠陥画素を検出する欠陥画素検出手段とを備えたことを特徴とする撮像装置。
【請求項１０】
前記正常画素検出手段は、検査画素と周辺画素との間のレベル差を計算するレベル差計算手段と、前記レベル差と第1の閾値とを比較する比較手段とを備えており、前記レベル差が前記第1の閾値よりも小さい場合には正常画素と判定することを特徴とする請求項９に記載の撮像装置。
【請求項１１】
前記正常画素検出手段は、検査画素と複数の周辺画素との間のレベル差を計算する複数のレベル差計算手段と、該複数のレベル差計算手段で計算された前記複数のレベル差と第1の閾値とを各々比較する比較手段と、前記比較手段の比較結果から、前記レベル差が前記第1の閾値よりも小さくなる周辺画素の個数を計算し、前記計算した前記周辺画素の個数と、第２の閾値とを比較する判定部と、を備えており、前記レベル差が前記第1の閾値よりも小さくなる周辺画素の個数が前記第２の閾値以上の場合には正常画素と判定することを特徴とする請求項９に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤイメージセンサ等の固体撮像素子から出力される画素信号に含まれる欠陥画素を撮影中に検出することが可能な、画素欠陥検出装置と方法および撮像装置に関するものである。
【背景技術】
【０００２】
画素数の多い固体撮像素子を用いるカメラでは、欠陥画素の発生頻度の高さが問題となっており、これらを検出し補正することによって、固体撮像素子の歩留まりを向上させ装置価格を低減することが可能となる。特許文献１には、あらかじめ工場出荷時に欠陥画素位置を調査しておき、この結果をメモリに保持しておくことで欠陥画素位置を特定する方式が開示されている。
【０００３】
特許文献２、特許文献３、特許文献４には、欠陥画素位置をメモリに保持することなく、固体撮像素子の出力信号より欠陥画素をリアルタイムに検出する方式が開示されている。これらの方式によれば、特許文献１に記載されているように、工場出荷時に欠陥画素位置を調査する必要がなく、また、工場出荷後に発生した欠陥画素についても検出可能という利点がある。
【０００４】
図７は従来の特許文献３に記載されている、欠陥画素をリアルタイム検出する方式を説明するブロック図である。ＣＣＤ等の固体撮像素子９０１の出力信号は、Ａ／Ｄ変換器９０２によりディジタル信号に変換され、ラッチ９０３に格納される。ラッチ９０３は、遅延器、ラインメモリ等から構成され、欠陥画素検出アルゴリズムが必要とする画素データを保持する。
【０００５】
欠陥画素検出部９０４は、当該画素が欠陥であるか否かを判定し、判定結果を欠陥画素補正部９０５に送出する。欠陥画素補正部９０５は、欠陥画素と判定された画素については、周辺画素を利用して補正した結果を補正出力９０６として出力する。ラッチ９０３、欠陥画素検出部９０４、欠陥画素補正部９０５には、同期したクロック信号ＣＬＫが入力される。なお、Ａ／Ｄ変換器９０２に入力されるクロック信号は図示を省略している。
【０００６】
【特許文献１】特開平７−１６２７５７号公報
【特許文献２】特開平６−２０５３０２号公報号公報
【特許文献３】特開平６−２９２０９１号公報
【特許文献４】特開２００２−１０２７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載されているように、欠陥画素をリアルタイムに検出する方式においては、欠陥画素の検出に失敗する「検出もれ」や、正常画素を誤って欠陥画素と認識してしまう「誤検出」が発生する可能性がある。これらによる画質劣化を抑えるためには、欠陥画素検出アルゴリズムを複雑にする必要があり、結果として演算量や消費電力が増大するという問題があった。
【０００８】
本発明は、従来技術のこのような問題点に鑑みてなされたものであり、その目的は、欠陥画素を低演算量・低消費電力でリアルタイムに検出する、欠陥画素検出装置と方法および撮像装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の欠陥画素検出装置は、固体撮像素子から出力される画素データ中に含まれる欠陥画素を検出する欠陥画素検出装置において、前記画素中から正常画素を検出し除外する正常画素検出手段と、前記画素の内前記正常画素検出手段にて除外されない画素の中から欠陥画素を検出する欠陥画素検出手段とを備えたことを特徴とする。
【００１０】
このように、本発明の欠陥画素検出装置においては、正常画素検出部において欠陥の可能性が極めて低い画素を検査対象から除外し、欠陥の可能性がある画素についてのみ欠陥画素検出部において欠陥画素検出を行う。このため、欠陥の可能性が極めて低い画素を検査対象から除外することにより、欠陥画素検出部の動作率を低下させることが可能となり、演算量の削減や低消費電力化の効果を得ることができる。
【００１１】
請求項２にかかる発明は、前記正常画素検出手段は、検査画素と周辺画素との間のレベル差を計算するレベル差計算手段と、前記レベル差と第1の閾値とを比較する比較手段と、を備えており、前記レベル差が前記第1の閾値よりも小さい場合には正常画素と判定することを特徴とする。このような本発明の実施形態においては、正常画素の検出方式として、検査対象画素と周辺の１個の画素との間にあるレベル差を閾値と比較する。このため、簡単な構成からなる正常画素検出部によって、欠陥の可能性が極めて低い画素を検査対象から除外することが可能となり、演算量の削減や低消費電力化の効果を得ることができる。
【００１２】
請求項３にかかる発明は、前記正常画素検出手段は、検査画素と複数の周辺画素との間のレベル差を各々計算するレベル差計算手段と、該レベル差計算手段で計算された前記複数のレベル差と第1の閾値とを各々比較する比較手段と、前記比較手段の比較結果から、前記レベル差が前記第1の閾値よりも小さくなる周辺画素の個数を計算し、該計算で算出した個数と、第２の閾値とを比較する判定部と、を備えており、前記個数が前記第２の閾値以上の場合には正常画素と判定することを特徴とする。
【００１３】
このような本発明の実施形態においては、正常画素検出部において欠陥の可能性が極めて低い画素を検査対象から除外し、欠陥の可能性がある画素についてのみ欠陥画素検出部において欠陥画素検出を行う。正常画素の検出方式として、検査対象画素と周辺の複数個の画素との間にあるレベル差を閾値と比較する。このため、簡単な構成からなる正常画素検出部によって、欠陥の可能性が極めて低い画素を検査対象から除外することが可能となり、演算量の削減や低消費電力化の効果を得ることができる。
【００１４】
請求項４にかかる発明は、前記正常画素検出手段は、検査画素保持用のメモリを、前記欠陥画素検出手段のメモリと共用することを特徴とする。このような本発明の実施形態においては、正常画素検出部が使用するラッチと欠陥画素検出部が使用するラッチを共用とする。このため、簡単な構成からなる正常画素検出部によって、欠陥の可能性が極めて低い画素を検査対象から除外することが可能となり、演算量の削減や低消費電力化の効果を得ることができる。ラッチを共用とすることで正常画素検出部の装置規模を削減することができる。
【００１５】
請求項５にかかる発明は、前記欠陥画素検出手段は、前記正常画素検出手段において正常画素と判定された際にはクロックを停止して低消費電力状態に移行することを特徴とする。このような本発明の実施形態においては、欠陥画素検出部は、正常画素検出部が正常と判定した際にはクロックを停止し低消費電力状態に移行する。すなわち、正常画素検出部によって、欠陥の可能性が極めて低い画素を検査対象から除外し、この間欠陥画素検出部を低消費電力状態に移行させているので、装置全体の消費電力を削減することができる。
【００１６】
本発明の欠陥画素検出方法は、固体撮像素子から出力される画素データの中から正常画素を検出するステップと、前記検出された正常画素を除外するステップと、前記正常画素を除外した後の画素の中から欠陥画素を検出するステップと、を有することを特徴とする。
【００１７】
このように、正常画素検出部において欠陥の可能性が極めて低い画素を検査対象から除外し、欠陥の可能性がある画素についてのみ欠陥画素検出部において欠陥画素検出を行う。このため、すべての画素について欠陥画素の検出を行う場合と比較して、演算処理を高速で行え、処理時間の短縮を図ることができる。
【００１８】
請求項７にかかる発明は、前記正常画素を検出するステップは、検査画素と周辺画素との間のレベル差を計算し、該計算で算出されたレベル差と第1の閾値とを比較し、該比較した結果レベル差が前記第1の閾値よりも小さい場合には正常画素と判定することを特徴とする。このように、前記レベル差を第1の閾値と比較するという簡単な演算により正常画素と判定して、正常画素については欠陥画素検出を行わないので、全体としての処理時間の短縮を図ることができる。
【００１９】
請求項８にかかる発明は、前記正常画素を検出するステップは、検査画素と複数の周辺画素との間のレベル差を各々計算し、該計算された前記複数のレベル差と第1の閾値とを各々比較し、該比較した各々の比較結果から、前記レベル差が前記第1の閾値よりも小さくなる周辺画素の個数を計算し、該計算で算出された個数と、第２の閾値とを比較して前記個数が前記第２の閾値以上の場合には正常画素と判定することを特徴とする。このように、前記レベル差を第1の閾値と比較し、前記個数を第２の閾値と比較してその比較結果に基づいて正常画素と判定しているので、判定精度が向上し、欠陥画素検出の信頼性を高めることができる。
【００２０】
本発明の撮像装置は、固体撮像素子から出力される画素データ中に含まれる欠陥画素を検出する欠陥画素検出装置を備えた撮像装置において、前記欠陥画素検出装置は、前記画素中から正常画素を検出し除外する正常画素検出手段と、前記画素の内前記正常画素検出手段にて除外されない画素の中から欠陥画素を検出する欠陥画素検出手段とを備えたことを特徴とする。このように、本発明の撮像装置は、欠陥の可能性が極めて低い画素を検査対象から除外している。このため、欠陥画素検出部の動作率を低下させることが可能となり、演算量の削減や低消費電力化の効果を得ることができる。
【００２１】
請求項１０にかかる発明は、前記正常画素検出手段は、検査画素と周辺画素との間のレベル差を計算するレベル差計算手段と、前記レベル差と第1の閾値とを比較する比較手段とを備えており、前記レベル差が前記第1の閾値よりも小さい場合には正常画素と判定することを特徴とする。この場合には、簡単な構成からなる正常画素検出部によって、欠陥の可能性が極めて低い画素を検査対象から除外している。このため、撮像装置の演算量の削減や低消費電力化の効果を得ることができる。
【００２２】
請求項１１にかかる発明は、前記正常画素検出手段は、検査画素と複数の周辺画素との間のレベル差を計算する複数のレベル差計算手段と、該複数のレベル差計算手段で計算された前記複数のレベル差と第1の閾値とを各々比較する比較手段と、前記比較手段の比較結果から、前記レベル差が前記第1の閾値よりも小さくなる周辺画素の個数を計算し、前記計算した前記周辺画素の個数と、第２の閾値とを比較する判定部と、を備えており、前記レベル差が前記第1の閾値よりも小さくなる周辺画素の個数が前記第２の閾値以上の場合には正常画素と判定することを特徴とする。この場合には、精度が高い欠陥画素の検出が可能となり、撮像装置の信頼性が向上する。
【発明の効果】
【００２３】
本発明の欠陥画素検出装置および撮像装置においては、簡単な構成からなる正常画素検出部を用いることによって、欠陥の可能性が極めて低い画素を検査対象から除外することにより、欠陥画素検出部の動作率を低下させることが可能となる。このため、演算量の削減や装置全体としての低消費電力化の効果を得ることができる。また、ラッチを共用とすることで正常画素検出部の装置規模を削減することができる。さらに、本発明の欠陥画素検出方法においては、欠陥画素を検出する際の演算処理を高速で行えるので、処理時間の短縮が図れる。また、演算精度を高めることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明における第１の実施形態の構成を示すブロック図である。図１において、ＣＣＤ等の固体撮像素子１０１の出力信号は、Ａ／Ｄ変換器１０２によりディジタル信号に変換され、ラッチ１０３に格納される。ラッチ１０３は、遅延器Ｄ、ラインメモリ等から構成され、欠陥画素検出アルゴリズムが必要とする画素データを保持する。また、ラッチ１０３'も遅延器Ｄ、ラインメモリ等から構成され、Ａ／Ｄ変換器１０２の出力ディジタル信号が入力される。正常画素検出部１０４は、ラッチ１０３'の出力信号が入力され、検査対象画素が正常画素か、欠陥画素の可能性があるかを簡易的に判定し、判定結果を欠陥画素検出部１０５に送出する。
【００２５】
欠陥画素検出部１０５は、正常画素検出部１０４により正常画素と判定されなかった画素についてのみ、ラッチ１０３中に保持された画素を用いて欠陥画素判定を行う。判定結果は欠陥画素補正部１０６に送出され、欠陥画素補正部１０６は欠陥画素と判定された場合には補正処理を行い補正出力１０７とする。ラッチ１０３、ラッチ１０３'正常画素検出部１０４、欠陥画素検出部１０５、欠陥画素補正部１０６には同期したクロック信号ＣＬＫが入力される。
【００２６】
図２は、ラッチ１０３の構成例を示すブロック図である。図２に示したラッチ１０３は、欠陥画素検出部１０５の検出アルゴリズム、および欠陥画素補正部１０６の補正アルゴリズムが、検査対象画素を中心とした３×３画素を入力として必要とする場合の例である。Ａ／Ｄ変換器出力２０１から、１画素を保持する遅延器Ｄと１ライン分の画素を保持するラインメモリ２０２、２０３により、検査対象画素を中心とした３×３画素が保持される。
【００２７】
遅延器Ｄは、２０４ａ〜２０４ｉの９個配列されている。遅延器２０４ａ〜２０４ｃには、Ａ／Ｄ変換器出力２０１がそのまま入力される。また、遅延器２０４ｄ〜２０４ｆには、Ａ／Ｄ変換器出力２０１がラインメモリ２０２を介して入力される。さらに、遅延器２０４ｇ〜２０４ｉには、Ａ／Ｄ変換器出力２０１がラインメモリ２０２、２０３を介して入力される。図２の例では、検査対象画素をＸ(０，０)とし、その右隣の画素をＸ(１,０)、上隣の画素をＸ(０,-1)等のように表記してある。ただし、画素データは遅延器２０４ａ〜２０４ｉを介して出力されるので、検査対象画素をＸ(０，０)とすると、その上下左右の画素の位置は反転して表記されている。
【００２８】
図１において、正常画素検出部１０４は、Ａ／Ｄ変換器出力２０１を入力とし、検査対象画素が正常画素か、欠陥画素の可能性があるかを簡易的に判定し、判定結果を欠陥画素検出部１０５に送出する。正常画素検出部１０４は、検査対象画素と隣接画素との間のレベル差を計算し、レベル差が所定の閾値より小さい隣接画素の存在に基づき正常画素か欠陥画素の可能性がある画素かを判定する。
【００２９】
図３は、本発明の実施形態を示すブロック図である。図３は、検査対象画素に隣接する１個の画素との間のレベル差を判定に用いる正常画素検出部の構成例である。図３を用いて正常画素検出部１０４の動作について詳細に説明する。ラッチ１０３'は、ラインメモリ３０２と、２４ｊ、２４ｋで示した遅延器Ｄとにより構成される。ラッチ１０３'には、検査対象画素Ｘ(０,０)およびその右隣の画素Ｘ(１,０)が保持される。差分演算器３０３と絶対値演算部３０４により、これら画素値の差分の絶対値が計算される。次に閾値比較部３０５において、前記差分の絶対値と予め設定された閾値との比較がなされ、閾値よりも小さい場合には正常画素と判定する。また、差分の絶対値が閾値以上の場合には欠陥画素の可能性ありと判定し、正常画素検出結果３０６とする。
【００３０】
図４は正常画素検出部１０４の別の構成例を示すブロック図である。図４は、検査対象画素に隣接する２個の画素との間のレベル差を判定に用いる構成例である。この例では、ラッチ１０３'は、ラインメモリ４０２と、２４ｐ〜２４ｒで示した遅延器Ｄとにより構成される。ラッチ１０３'により、検査対象画素Ｘ(０,０)、右隣の画素Ｘ(１,０)、および左隣の画素Ｘ(-１,０)が保持される。差分演算器４０３と絶対値演算部４０４により、検査対象画素と右隣の画素間のレベル差が計算され、閾値比較部４０５において予め設定された第１の閾値との比較がなされる。
【００３１】
差分演算器４０６と絶対値演算部４０７では、検査対象画素と左隣の画素間のレベル差が計算され、閾値比較部４０８において予め設定された第１の閾値との比較がなされる。判定部４０９で、検査対象画素と隣接画素のレベル差が閾値よりも小さくなる場合の隣接画素数を計算し、これがあらかじめ設定された第２の閾値以上の場合には正常画素と判定して、正常画素検出結果４１０とする。
【００３２】
第２の閾値として１を設定した場合には、左右隣接画素のうち少なくともどちらか一方のレベル差が第２の閾値よりも小さい場合に正常画素と判定される。第２の閾値として２を設定した場合には、左右隣接画素のうち両方のレベル差が第２の閾値よりも小さい場合に正常画素と判定される。図４の例では、閾値比較部４０５と４０８、および判定部４０９の２段階の判定手段を用いて正常画素か否かを判定している。このため、正常画素の判定精度が向上し、信頼性を高めることができる。
【００３３】
図１において、欠陥画素検出部１０５は、正常画素検出部１０４にて正常画素と判定されなかった画素についてのみ、ラッチ１０３中に保持された画素を用いて欠陥画素検出を行う。本実施形態においては、検出アルゴリズムは、検査対象画素の周辺の３×３画素を用いる公知のアルゴリズムとする。なお、３×３より大きい領域の画素を必要とするアルゴリズムも、ラッチ１０３を変更することにより利用可能である。
【００３４】
欠陥画素検出部１０５は、正常画素検出部１０４にて正常画素と判定された画素については、欠陥画素検出動作を行わず、クロックＣＬＫを停止する等の低消費電力モードに移行する。この場合には、ラッチ１０３、正常画素検出部１０４、欠陥画素検出部１０５、欠陥画素補正部１０６に供給されるクロックＣＬＫを停止するように、クロックＣＬＫの発生源である発信器の電源をオフにする。このため、電力消費を少なくすることができる。
【００３５】
欠陥画素検出部１０５での検出結果は欠陥画素補正部１０６に送出される。欠陥画素補正部１０６は欠陥画素と判定された画素については周辺画素を用いた補正処理を行い補正出力１０７とする。本実施例においては、補正アルゴリズムはラッチ１０３に格納された領域の画素を用いる公知のアルゴリズムとする。なお、欠陥画素検出部が必要とする領域よりも大きい領域の画素を必要とするアルゴリズムも、ラッチ１０３を変更することにより利用可能である。
【００３６】
以上説明したように、この実施形態においては簡易な構成からなる正常画素検出部１０４により欠陥の可能性が極めて低い画素を検査対象から除外している。このため、欠陥画素検出部１０５の動作率を低下させることが可能となり、演算量の削減や低消費電力化の効果を得ることができる。
【００３７】
なお本実施形態においては、正常画素検出部１０４において比較対象とする画素として、検査対象画素の左隣の画素、および、両隣の画素の例を提示した。本発明の実施形態は、これらの隣接画素に限られるものではない。検査対象画素の斜め上の画素や、あるいは、隣の隣の画素等まで含めた周辺画素を対象とすることも可能である。
【００３８】
また、本本実施形態はＣＦＡ（Ｃｏｌｏｒ  Ｆｉｌｔｅｒ  Ａｒｒａｙ、カラーフィルタアレイ）が搭載されている単版カラー撮像素子に対しても容易に拡張することが可能である。その際には、正常画素検出部１０４にて比較対象とする画素は、検査対象画素と同色の周辺画素となるように構成すれば良い。また、比較の際の閾値は、各色間で共通であっても、個別の値としても良い。
【００３９】
図５は、本発明における他の実施形態の構成を示すブロック図である。図１と同じ部分には同一の符号を付しており、詳細な説明は省略する。図５の例では、正常画素検出部５０１は、ラッチ１０３に格納された検査対象画素およびその周辺画素を入力とし、検査対象画素が正常画素か、欠陥画素の可能性があるかを簡易的に判定し、判定結果を欠陥画素検出部１０５に送出する。このように、図５の例では、ラッチ１０３を正常画素検出部５０１と欠陥画素検出部１０５で共用している。
【００４０】
欠陥画素検出部１０５は、正常画素検出部５０１において正常画素と判定されなかった画素についてのみ、ラッチ１０３中に保持された画素を用いて欠陥画素判定を行う。判定結果は欠陥画素補正部１０６に送出され、欠陥画素補正部１０６は欠陥画素と判定された場合には補正処理を行い補正出力５０２とする。
【００４１】
本実施形態においては、正常画素検出部５０１は、ラッチ１０３に格納された画素を対象として正常画素か、欠陥画素の可能性があるかを判定している。このように、正常画素検出部５０１は、検査対象画素が正常画素か、欠陥画素の可能性があるか否かを簡易的に判定し、判定結果を欠陥画素検出部１０５に送出する。正常画素検出部５０１の構成は、図３、図４に示した構成例から遅延器Ｄとラインメモリ３０２、４０２を除いたものとすることができる。このように、正常画素検出部５０１と欠陥画素検出部１０５が使用するラッチを共用とすることで、装置規模を削減することができる。
【００４２】
図５の実施形態においては第１の実施形態と同様に、欠陥画素検出部１０５は、正常画素検出部５０１にて正常画素と判定されなかった画素についてのみ欠陥画素検出を行う。そして、欠陥画素補正部１０６は欠陥画素と判定された画素については、周辺画素を用いた補正処理を行い補正出力５０２とする。図５の実施形態では、正常画素検出部５０１と欠陥画素検出部１０５が使用するラッチ１０３を共用とすることで、装置規模を削減することができる。また、メモリ資源の有効利用が図れる。
【００４３】
以上説明した実施形態では、欠陥画素の検出はハードウェアによる処理を前提としていたが、本発明はこのような構成に限定されない。ＣＣＤ等の固体撮像素子１０１の出力信号を、Ａ／Ｄ変換器１０２によりディジタル信号に変換した後、メモリ（ラッチ）に保存した画素データに対して、ＣＰＵやＤＳＰ等のプログラマブルプロセッサによって処理する構成も可能である。
【００４４】
第６図は本発明のソフトウェア処理に関するフローチャートである。ＳＴＥＰ１で検査対象画素と隣接する画素との間のレベル差として差分絶対値が計算される。隣接画素は第１の実施例に示した通り、１個の画素であっても、また、複数の画素であっても良い。ＳＴＥＰ２において予め設定された閾値との比較がなされる。ＳＴＥＰ３において閾値比較の結果から正常画素か欠陥画素の可能性があるかを判定する。隣接画素を１個の画素とした場合には、レベル差が閾値よりも小さい場合に正常画素と判定する。隣接画素が複数の場合には、レベル差が閾値よりも小さくなる場合の隣接画素数が、あらかじめ設定された第２の閾値以上の場合には正常画素と判定する。
【００４５】
正常画素と判定されなかった検査対象画素に関してはＳＴＥＰ４において欠陥画素検出を行う。ＳＴＥＰ４の欠陥画素検出は公知のアルゴリズムとする。ＳＴＥＰ５において全画素に対する検査が完了したかを判定し、完了していない場合にはＳＴＥＰ１に戻り次の検査対象画素の検査を続行し、全画素に対する検査が完了している場合には終了とする。
【００４６】
以上説明した構成においては、ＳＴＥＰ１〜ＳＴＥＰ３からなる簡易な正常画素検出により欠陥の可能性が極めて低い画素を検査対象から除外している。このため、ＳＴＥＰ４の処理の動作率を低下させることが可能となり、演算量削減の効果を得ることができる。また、演算量が削減されることにより、ＣＰＵやＤＳＰを低消費電力モードに移行させる時間を増やすことが可能となり、これによって低消費電力化の効果も得ることができる。また、演算処理の速度が高められ全体としての処理に要する時間を短縮することができる。
【産業上の利用可能性】
【００４７】
以上説明したように、本発明によれば、固体撮像素子から出力される画素信号に含まれる欠陥画素を撮影中に検出することが可能な画素欠陥検出装置と方法および撮像装置を提供することができる。
【図面の簡単な説明】
【００４８】
【図１】第１の実施形態を示すブロック図である。
【図２】ラッチの構成例を示すブロック図である。
【図３】正常画素検出部の構成例を示すブロック図である。
【図４】正常画素検出部の他の構成例を示すブロック図である。
【図５】第２の実施形態を示すブロック図である。
【図６】第３の実施形態を示すフローチャートである。
【図７】従来例を示すブロック図である。
【符号の説明】
【００４９】
１０１・・・固体撮像素子、１０２・・・Ａ／Ｄ変換器、１０３、１０３'・・・ラッチ、１０４、５０１・・・正常画素検出部、１０５・・・欠陥画素検出部、１０６・・・欠陥画素補正部、２０２、２０３、３０２、４０２・・・ラインメモリ
【図１】
2005244700.tif 000003
【図２】
2005244700.tif 000004
【図３】
2005244700.tif 000005
【図４】
2005244700.tif 000006
【図５】
2005244700.tif 000007
【図６】
2005244700.tif 000008
【図７】
2005244700.tif 000009