(57)【要約】【課題】  総合利得が最大の時の変動を抑えることをできる並列型可変利得増幅器を備えた可変利得増幅回路を提供することを目的とする。【解決手段】  本発明の可変利得増幅回路１は、並列型可変利得増幅器２０と、バイアス生成手段２００とを備えた可変利得増幅回路であって、並列型可変利得増幅器２０は、一定のバイアス電圧で動作する固定利得差動増幅器２２と、固定利得差動増幅器と並列に接続され、与えられる可変バイアス電圧に比例した利得を与える可変利得差動増幅器２４とを有し、バイアス生成手段２００は、所与の制御電圧に対し、負の傾きで変化する可変バイアス電圧を出力する可変バイアス回路３００を有し、並列型可変利得増幅器の利得は、前記固定利得差動増幅器の固定利得から前記可変利得差動増幅器の可変利得を引いた差に等しくなるとともに、並列型可変利得増幅器の利得が最大となる時の該利得は、固定利得と等しくなることを特徴とする。【選択図】  図１
2005348231.tif 000002
【特許請求の範囲】
【請求項１】
並列型可変利得増幅器と、バイアス生成手段とを備えた可変利得増幅回路であって、
前記並列型可変利得増幅器は、一定のバイアス電圧で動作する固定利得差動増幅器と、前記固定利得差動増幅器と並列に接続され、与えられる可変バイアス電圧に比例した利得を与える可変利得差動増幅器とを有し、
前記バイアス生成手段は、所与の制御電圧に対し、負の傾きで変化する前記可変バイアス電圧を出力する可変バイアス回路を有し、
前記並列型可変利得増幅器の利得は、前記固定利得差動増幅器の固定利得から前記可変利得差動増幅器の可変利得を引いた差に等しくなるとともに、
前記並列型可変利得増幅器の利得が最大となる時の該利得は、前記固定利得と等しくなることを特徴とする可変利得増幅回路。
【請求項２】
前記可変バイアス回路は、前記制御電圧が下限値であるとき前記傾きの大きさに関わりなく前記一定のバイアス電圧にほぼ等しくなるような前記可変バイアス電圧を出力することを特徴とする請求項１に記載の可変利得増幅回路。
【請求項３】
前記制御電圧に比例し、外部から供給される第１の制御信号により前記制御電圧を生成する制御電圧生成手段をさらに備え、
制御電圧生成手段が、外部から供給される第２の制御信号により前記傾きの大きさを調整する手段を含む
ことを特徴とする請求項２に記載の可変利得増幅回路。
【請求項４】
前記バイアス生成手段は、
一端が接地され一定の電気抵抗を与える第１の抵抗手段と、
一端が接地され、前記制御電圧に応じて前記一定の電気抵抗を上限とする可変電気抵抗を与える第２の抵抗手段と、
前記第１および第２の抵抗手段に同じ大きさの電流を流す電流手段とを含み、
前記一定の電気抵抗と前記電流により発生する電圧を前記一定のバイアス電圧として使用し、前記可変電気抵抗と前記電流により発生する電圧を前記可変バイアス電圧として使用する
ことを特徴とする請求項１及至請求項３の何れか一項に記載の可変利得増幅回路。
【請求項５】
前記第２の抵抗手段は、
第１の抵抗手段と同じＯＮ抵抗を有する第３の抵抗手段と、
前記第３の抵抗手段と並列に接続され、前記制御電圧がゲート電極に接続されたＭＯＳトランジスタとを含む
ことを特徴とする請求項４記載の可変利得増幅回路。
【請求項６】
前記電流手段は、カレントミラー回路を含む
ことを特徴とする請求項４または請求項５記載の可変利得増幅回路。
【請求項７】
第１の抵抗手段および第３の抵抗手段の少なくとも一方はダイオード接続されたＭＯＳトランジスタである
ことを特徴とする請求項４乃至６の何れか一項に記載の可変利得増幅回路。
【請求項８】
前記制御電圧生成手段が、
前記第１の制御信号を増幅する増幅手段と、
前記増幅手段の負荷として、第２の制御信号に応じた抵抗を与える負荷手段を含む
ことを特徴とする請求項３記載の可変利得増幅回路。
【請求項９】
前記負荷手段は、
ＭＯＳトランジスタと、
当該ＭＯＳトランジスタを前記第２の制御信号に応じてＯＮおよびＯＦＦする手段とを少なくとも１組は含む
ことを特徴とする請求項８記載の可変利得増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固定利得差動増幅器と可変利得差動増幅器を並列接続した並列型可変利得増幅器を備えた可変利得増幅回路に関する。
【背景技術】
【０００２】
固定利得差動増幅器と可変利得差動増幅器を並列に接続した並列型可変利得増幅器およびこれを用いた受信機が開示されている（特許文献１)。従来、この種の並列型可変利得増幅器では、外部から与えられる利得制御信号により増幅回路全体の利得（以降、総合利得と称する）が利得制御信号に対してほぼ線形に変化するように構成されている。しかし、動作温度および動作電圧の変動、ならびに回路素子の常数のバラツキなどにより可変利得増幅器の利得特性の傾きが変化するため、利得制御信号が最小の総合利得を与える時の総合利得（最小利得）にバラツキが生じる。
【０００３】
特許文献１は、最小利得が可変利得増幅器の利得に関わりなく固定利得差動増幅器の利得のみによって決定されるように構成する（即ち、最小利得が、固定利得差動増幅器の利得によってのみ決定される）ことにより、最小利得の変動を抑えた。
【特許文献１】特開２００２−７６８０５（図５および９）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１の並列型可変利得増幅器では、総合利得が並列型可変利得増幅器を構成する各増幅器（固定利得差動増幅器および可変利得差動増幅器）の利得の和となるように構成されているので、通常使用する総合利得が最大の時、不安定になりがちである。
したがって、本発明は、総合利得が最大の時の変動を抑えることをできる並列型可変利得増幅器を備えた可変利得増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の可変利得増幅回路は、並列型可変利得増幅器と、バイアス生成手段とを備えた可変利得増幅回路であって、並列型可変利得増幅器は、一定のバイアス電圧で動作する固定利得差動増幅器と、固定利得差動増幅器と並列に接続され、与えられる可変バイアス電圧に比例した利得を与える可変利得差動増幅器とを有し、バイアス生成手段は、所与の制御電圧に対し、負の傾きで変化する可変バイアス電圧を出力する可変バイアス回路を有し、並列型可変利得増幅器の利得は、固定利得差動増幅器の固定利得から可変利得差動増幅器の可変利得を引いた差に等しくなるとともに、並列型可変利得増幅器の利得が最大となる時の該利得は、固定利得と等しくなることを特徴とする。
【０００６】
この発明によれば、総合利得が最大の時の変動を抑えることをできる並列型可変利得増幅器を備えた可変利得増幅回路を提供することができる。
なお、上記の可変利得増幅回路のバイアス生成手段は、例えば、図１のバイアス回路２００に対応する。
また、本発明の可変利得増幅回路の可変バイアス回路は、前記制御電圧が下限値であるとき前記傾きの大きさに関わりなく前記一定のバイアス電圧にほぼ等しくなるような前記可変バイアス電圧を出力してもよい。
【０００７】
この発明によれば、総合利得が最小の時の変動も抑えることができる並列型可変利得  
増幅器を備えた可変利得増幅回路を提供することができる。
また、本発明の可変利得増幅回路は、制御電圧に比例し、外部から供給される第１の制御信号により制御電圧を生成する制御電圧生成手段をさらに備え、制御電圧生成手段が、外部から供給される第２の制御信号により傾きの大きさを調整する手段を含んでいてもよい。
【０００８】
この発明によれば、外部から供給される第１の制御信号の変化に伴う制御電圧の変化率を調整することができるとともに、可変バイアス電圧と制御電圧との傾きを変化させることができる。
なお、上記の可変利得増幅回路の第１の制御信号は、例えば、図１の利得制御信号Ｖcont+、Ｖcont-又はＶｃに対応し、電圧生成手段は、図１の制御回路１００に対応する。また、第２の制御信号は、図２のスイッチ制御信号Ｓｃに対応し、傾きの大きさを調整する手段は、図２のスイッチ回路Ｓ１、Ｓ２に対応する。
【０００９】
また、本発明の可変利得増幅回路において、バイアス生成手段は、一端が接地され一定の電気抵抗を与える第１の抵抗手段と、一端が接地され、制御電圧に応じて一定の電気抵抗を上限とする可変電気抵抗を与える第２の抵抗手段と、第１および第２の抵抗手段に同じ大きさの電流を流す電流手段とを含み、一定の電気抵抗と電流により発生する電圧を一定のバイアス電圧として使用し、可変電気抵抗と電流により発生する電圧を可変バイアス電圧として使用してもよい。
【００１０】
この発明によれば、第１の抵抗手段と第２の抵抗手段に同じ大きさの電流を流すことができるため総合利得が最小の時の変動を確実に抑えることができる。
なお、上記の可変利得増幅回路のバイアス生成手段の第１の抵抗手段は、例えば、図２のｎチャンネルＭＯＳトランジスタＴ７に対応し、第２の抵抗手段は、図２のｎチャンネルＭＯＳトランジスタＴ９、Ｔ１０に対応し、電流手段は、ｎチャンネルＭＯＳトランジスタＴ４、ｐチャンネルＭＯＳトランジスタＴ５、Ｔ６、Ｔ８に対応する。
【００１１】
また、本発明の可変利得増幅回路において、第２の抵抗手段は、第１の抵抗手段と同じＯＮ抵抗を有する第３の抵抗手段と、第３の抵抗手段と並列に接続され、制御電圧がゲート電極に接続されたＭＯＳトランジスタとから構成されていてもよい。
この発明によれば、第１の抵抗手段と第２の抵抗手段が同じＯＮ抵抗を有するため、総合利得が最小の時の変動をより確実に抑えることができる。
【００１２】
なお、上記の可変利得増幅回路のバイアス生成手段の第３の抵抗手段は、例えば、図２のｎチャンネルＭＯＳトランジスタＴ９に対応し、制御電圧がゲート電極に接続されたＭＯＳトランジスタは、図２のｎチャンネルＭＯＳトランジスタＴ１０に対応する。
また、本発明の可変利得増幅回路において、電流手段は、カレントミラー回路を含んでいてもよい。
【００１３】
この発明によれば、各抵抗手段に同じ大きさの電流を流すことができる。
また、本発明の可変利得増幅回路において、第１の抵抗手段および第３の抵抗手段の少なくとも一方はダイオード接続されたＭＯＳトランジスタであってもよい。
この発明によれば、各抵抗手段を簡単に作成することができる。
また、本発明の可変利得増幅回路において、制御電圧手段は、第１の制御信号を増幅する増幅手段と、増幅手段の負荷として、第２の制御信号に応じた抵抗を与える負荷手段を含んでいてもよい。
【００１４】
なお、上記の可変利得増幅回路の増幅手段は、例えば、図２のｐチャンネルＭＯＳトランジスタＴ０に対応し、負荷手段は、図２のｐチャンネルＭＯＳトランジスタＴ１、Ｔ２およびスイッチ回路Ｓ１、Ｓ２に対応する。
また、本発明の可変利得増幅回路において、負荷手段は、ＭＯＳトランジスタと、当該ＭＯＳトランジスタを前記第２の制御信号に応じてＯＮおよびＯＦＦする手段とを少なくとも１組は含んでいてもよい。
【００１５】
なお、上記の可変利得増幅回路の負荷手段のＭＯＳトランジスタは、例えば、図２のｐチャンネルＭＯＳトランジスタＴ１、Ｔ２に対応し、ＯＮおよびＯＦＦする手段は、図２のスイッチ回路Ｓ１、Ｓ２に対応する。
【発明の効果】
【００１６】
本発明によれば、通常の動作点である総合利得が最大利得のとき、極めて安定した総合利得を得ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態と添付図面とにより本発明を詳細に説明する。なお、複数の図面に同じ要素を示す場合には同一の参照符号を付ける。
図１は本発明の原理による可変利得増幅回路の構成を概念的に示す回路図である。図１において、本発明の可変利得増幅回路１は、一定の利得Ｇを有する固定利得差動増幅器２２、固定利得差動増幅器２２と並列に接続され利得ｇが可変の可変利得差動増幅器２４、固定利得差動増幅器２２への一定のバイアス電圧Ｖと外部から供給される利得制御信号により可変利得差動増幅器２４への可変バイアス電圧ｖを出力する電流源バイアス回路１０、および並列接続された固定利得差動増幅器２２と可変利得差動増幅器２４の差動出力と電源Ｖｐとの間に挿入されたインダクタンス２６および２８から構成される。インダクタンス２６および２８は、誘導性の素子である必要はないが、外部負荷との整合性および集積化を考慮した場合、誘導性である方が好ましい。固定利得Ｇの固定利得差動増幅器２２と可変利得ｇの可変利得差動増幅器２４とが並列接続されて、総合利得ＧTの並列型可変利得増幅器２０を構成する。電流源バイアス回路１０は、利得制御信号を差動電圧Ｖcont+およびＶcont-として受け取り制御電圧Ｖｄを出力する制御回路１００および制御電圧Ｖｄを入力とし固定利得制御信号Ｖと可変利得制御信号ｖを出力するバイアス回路２００からなる。さらに、バイアス回路２００は、制御回路１００の出力としての制御電圧Ｖｄにより可変利得差動増幅器２４の利得を制御する可変バイアス電圧ｖを出力する可変バイアス回路３００を含む。
【００１８】
バイアス回路２００から出力される一定のバイアス電圧Ｖにより、固定利得差動増幅器２２は一定の利得Ｇに固定される。制御回路１００と可変バイアス回路３００により差動電圧Ｖcont+およびＶcont-として供給される利得制御信号に基づいて可変バイアス電圧ｖが生成される。この可変バイアス電圧ｖにより、可変利得差動増幅器２４の利得ｇが決定される。なお、並列型可変利得増幅器２０は、その総合利得ＧTがＧT＝Ｇ−ｇで与えられるように構成される。
【００１９】
図２は、本発明の一実施形態による電流源バイアス回路１０を概念的に示した回路図である。図２において、制御回路１００は、利得制御信号を差動電圧Ｖcont+およびＶcont-として受け取り、中間的な制御信号Ｖｃを出力する電圧モード切替回路４０、電圧モード切替回路４０の出力Ｖｃがゲート端子に接続されたｐチャンネルＭＯＳＦＥＴ（金属酸化物電界効果トランジスタ）Ｔ０、ｐチャンネルＭＯＳトランジスタＴ０のソース電極にドレイン電極がそれぞれ接続されたｐチャンネルＭＯＳトランジスタＴ１，Ｔ２、およびｐチャンネルＭＯＳトランジスタＴ１、Ｔ２の各ゲート電極と電源電圧Ｖｐとの間に挿入されたスイッチＳ１、Ｓ２から構成される。ｐチャンネルＭＯＳトランジスタＴ１、２のソース電極は電源電圧Ｖｐに接続されている。スイッチＳ１、Ｓ２はスイッチ制御信号Ｓｃにより制御される。ｐチャンネルＭＯＳトランジスタＴ０のソース電極からは、制御回路１００の出力として制御電圧Ｖｄを取り出す。
【００２０】
なお、スイッチＳ１，Ｓ２およびｐチャンネルＭＯＳトランジスタＴ１，Ｔ２からなる回路は、スイッチとｐチャンネルＭＯＳトランジスタの対の数は２に限らず、任意の数でよい。
バイアス回路２００は、ソース電極が接地されゲート電極に周知のバンドギャップ基準電圧ＶBGRが印加されて定電流源となるｎチャンネルＭＯＳトランジスタＴ４、ｎチャンネルＭＯＳトランジスタＴ４のドレイン電極にドレインとゲートが接続され、ソースが電源Ｖｐに接続されたｐチャンネルＭＯＳトランジスタＴ５を含む。ｎチャンネルＭＯＳトランジスタＴ４とｐチャンネルＭＯＳＴ５の接続ノードには、ｐチャンネルＭＯＳトランジスタＴ６およびＴ８のゲートが接続され、ｐチャンネルＭＯＳトランジスタＴ６およびＴ８のソース電極は電源電源Ｖｐに接続される。これにより、ｐチャンネルＭＯＳトランジスタＴ５、Ｔ６、Ｔ８により、カレントミラー回路が形成される。ｐチャンネルＭＯＳトランジスタＴ６のドレインと接地との間には、ソースが接地されゲートがダイオード接続されたｎチャンネルＭＯＳトランジスタＴ７が接続されている。また、ｐチャンネルＭＯＳトランジスタＴ８のドレイン電極には、ソースが接地されゲートがダイオード接続されたｎチャンネルＭＯＳトランジスタＴ９とソースが接地されゲートが制御電圧Ｖｄに接続されたｎチャンネルＭＯＳトランジスタＴ１０が接続される。ｐチャンネルＭＯＳトランジスタＴ６とｎチャンネルＭＯＳトランジスタＴ７の接続ノードは、固定利得差動増幅器２２へのバイアス電圧Ｖを与える。ｐチャンネルＭＯＳトランジスタＴ８、およびｎチャンネルＭＯＳトランジスタＴ９、Ｔ１０は、可変バイアス回路３００を構成し、トランジスタＴ８〜Ｔ１０の接続ノードは、可変利得差動増幅器２４への可変バイアス電圧ｖを与える。
【００２１】
以上のような回路構成の電流源バイアス回路１０の動作を、説明する。
制御回路１００に供給する利得制御信号は、伝送中の雑音の影響を軽減するために差動電圧Ｖcont+およびＶcont-として供給することが好ましい。この差動電圧は、信号モード切替回路４０により中間的な制御信号Ｖｃに変換する。Ｖｃは０ＶからｐチャンネルＭＯＳトランジスタＴ０を十分ＯＦＦにできる程度の電圧（例えば、０．７５Ｖ）まで変化させることができるものとする。
【００２２】
制御信号Ｖｃがゲートに印加されるｐチャンネルＭＯＳトランジスタＴ０は、ｐチャンネル型なので、Ｖｃが０Ｖの場合、トランジスタＴ０はＯＮとなり、０．７５Ｖ付近ではＯＦＦとなる。したがって、ｐチャンネルＭＯＳトランジスタＴ０の抵抗をＲ０とすれば、Ｒ０はＶｃとほぼ比例して変化する。一方、ｐチャンネルＭＯＳトランジスタＴ１、Ｔ２とスイッチＳ１、Ｓ２からなる回路（仮に、可変傾斜回路と称する）のＯＮ抵抗Ｒは、ｐチャンネルＭＯＳトランジスタＴ１、Ｔ２のＯＮ抵抗をそれぞれＲ１、Ｒ２とするとｐチャンネルＭＯＳトランジスタＴ１、Ｔ２がすべてＯＮ（即ち、スイッチＳ１、Ｓ２がすべてＯＦＦ）の場合、Ｒ＝Ｒ１・Ｒ２／（Ｒ１+Ｒ２）となる。つまり、ｐチャンネルＭＯＳトランジスタＴ１、Ｔ２が全てＯＦＦのときはＲを無限大と考えればよい。以上より、制御電圧Ｖｄは、Ｖｐ・Ｒ０／（Ｒ＋Ｒ０）と表すことができる。ｐチャンネルＭＯＳトランジスタＴ０の抵抗は、ほぼ０から無限大まで変化しうるので、制御電圧Ｖｄの値は０からＶｐまで変化しうるが、スイッチ制御信号ＳｃによりスイッチＳ１およびＳ２の開閉状態を制御することにより、制御信号Ｖｃ（即ち、ｐチャンネルＭＯＳトランジスタＴ０の抵抗Ｒ０）の変化に伴う制御電圧Ｖｄの変化率を調整することができる。
【００２３】
次に、このような制御電圧Ｖｄをバイアス回路２００に加えた場合の動作を説明する。
一方、バイアス回路２００においては、電流源として動作するｐチャンネルＭＯＳトランジスタＴ４に接続されたｐチャンネルＭＯＳトランジスタＴ５は、上述のようにｐチャンネルＭＯＳトランジスタＴ６およびＴ８とともにカレントミラー回路を構成する。したがって、ｐチャンネルＭＯＳトランジスタＴ６とＴ８にはほぼ同じ電流Ｉが流れる。ダイオード接続のｎチャンネルＭＯＳトランジスタＴ７およびＴ９のＯＮ抵抗をＲ３とし、制御電圧Ｖｄでゲート電圧が制御されるｎチャンネルＭＯＳトランジスタＴ１０の抵抗をＲ４とすると、ｐチャンネルＭＯＳトランジスタＴ６とｎチャンネルＭＯＳトランジスタＴ７の接続ノード電圧、即ち固定利得差動増幅器２２へのバイアス電圧Ｖは、Ｉ・Ｒ３で与えられ、可変利得差動増幅器２４への可変バイアス電圧ｖはＩ・Ｒ３・Ｒ４／（Ｒ３＋Ｒ４）＝Ｖ・Ｒ４／（Ｒ３＋Ｒ４）となる。ｎチャンネルＭＯＳトランジスタＴ１０が完全にＯＦＦの場合、可変バイアス回路３００は、ｐチャンネルＭＯＳトランジスタＴ６とｎチャンネルＭＯＳトランジスタＴ７で構成される固定利得差動増幅器２２へのバイアス回路と同じ構成となるので、固定利得差動増幅器２２へのバイアス電圧Ｖと同じ電圧となる。したがって、制御電圧Ｖｄと可変利得差動増幅器２４への可変バイアス電圧ｖの関係は、図３の上段のグラフに示すように表される。つまり、可変バイアス電圧ｖは、所与の制御電圧Ｖｄに対し、負の傾きで変化するとともに制御電圧Ｖｄが０Ｖの場合、可変バイアスｖは、固定利得差動増幅器２２へのバイアス電圧Ｖと等しくなる。
【００２４】
図３は、制御電圧Ｖｄ（即ち、可変バイアス回路３００への制御電圧）に対する可変バイアス電圧ｖ（上段）、固定利得差動増幅器２２および可変利得差動増幅器２４の利得Ｇおよびｇj（中段）、および総合利得ＧTの関係を表すグラフである。ただし、ｊはスイッチＳ１，Ｓ２の開閉状態に対応する添え字である。具体的には、ｇ1はＳ１、Ｓ２が共にＯＦＦの場合、ｇ2は一方のみがＯＦＦまたはＯＮの場合、ｇ3は両方とのＯＮの場合の可変利得である。
【００２５】
図３上段から分かるように、スイッチＳ１，Ｓ２の開閉状態により制御電圧Ｖｄと可変バイアス電圧ｖとの傾きを変化させることができるが、制御電圧Ｖｄが０Ｖの場合のバイアス電圧ｖはスイッチＳ１，Ｓ２の開閉状態にかかわらず、固定利得差動増幅器２２へのバイアス電圧Ｖに等しくなる。
したがって、図３上段に示すような可変バイアス電圧ｖを可変利得差動増幅器２４に与えた場合の利得は、同図中段のｇ1、ｇ2、ｇ3に示すようになる。つまり、制御電圧Ｖｄが０Ｖの場合、スイッチＳ１，Ｓ２の状態に関わらず、可変利得差動増幅器２４の利得ｇは、固定利得差動増幅器２２の利得Ｇと同じになる。
【００２６】
また、上述のように、並列型可変利得増幅器２０は、その総合利得ＧTがＧT＝Ｇ−ｇで与えられるように構成されているので、総合利得ＧTは、図３下段に示すようになる。つまり、制御電圧Ｖｄが０Ｖの時、総合利得ＧTは０となり、制御電圧Ｖｄが上昇するにしたがって、総合利得ＧTも上昇する。そして、制御電圧Ｖｄが一定値（可変利得バイアス電圧ｖが０Ｖとなる時の制御電圧Ｖｄ）以上に達した時、総合利得ＧTが固定利得差動増幅器２２の利得Ｇと同じになる。
【００２７】
したがって、本発明によれば、総合利得ＧTが最大の時の総合利得ＧTは、スイッチＳ１，Ｓ２の状態に関わらず、固定利得差動増幅器２２の利得Ｇのみによって決定されるため、総合利得が最大の時の変動を抑えることをできるとともに、総合利得ＧTが最小の時の総合利得ＧTも、スイッチＳ１，Ｓ２の状態に関わらず、ほぼ０とすることができ、総合利得が最小の時の変動も抑えることができる。
【００２８】
また、本発明によれば、並列型可変利得増幅器２０の総合利得ＧTの傾きをスイッチにより調整できる。
なお、上述のように、外部から与えられる制御信号Ｖｃと制御電圧Ｖｄとはほぼ比例するので、図３の各グラフにおいて横軸を制御信号Ｖｃとしてもよい。
以上は、本発明の説明のために実施例を掲げたに過ぎない。したがって、本発明の技術思想または原理に沿って上述の実施例に種々の変更、修正または追加を行うことは、当業者には容易である。
【００２９】
図２では、外部からの制御信号を差動電圧として与えたが、接地との単一電圧として与えてもよい。
上述の実施例では、可変バイアス回路３００への制御電圧の変化範囲の下限は、０Ｖであったが、これに限らず任意の電圧に設定することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の原理による並列型可変利得増幅器２０の構成を概念的に示す回路図である。
【図２】本発明の一実施形態による電流源バイアス回路１０を概念的に示した回路図である。
【図３】制御電圧Ｖｄに対する可変バイアス電圧ｖ（上段）、固定利得差動増幅器２２の利得Ｇおよび可変利得増幅器２４の利得ｇj（中段）、および総合利得ＧTの関係を表すグラフである。
【符号の説明】
【００３１】
１  可変利得増幅回路
１０  電流源バイアス回路
２０  並列型可変利得増幅器
２２  固定利得差動増幅器
２４  可変利得差動増幅器
２６，２８  インダクタンス
４０  電圧モード切替回路
１００  制御回路
２００  バイアス回路
３００  可変バイアス回路
Ｔ０〜Ｔ２，Ｔ５，Ｔ６，Ｔ８  ｐチャンネルＭＯＳトランジスタ
Ｔ４，Ｔ７，Ｔ９，Ｔ１０  ｎチャンネルＭＯＳトランジスタ
Ｓ１，Ｓ２  スイッチ回路
【図１】
2005348231.tif 000003
【図２】
2005348231.tif 000004
【図３】
2005348231.tif 000005