(57)【要約】【課題】  データ駆動部の集積回路の個数を減少することの可能な表示装置，表示パネル，逆多重化装置，および表示パネルの駆動方法を提供する。【解決手段】  表示装置は，画像を示すデータ信号を伝達する複数のデータ線およびデータ線に電気的に連結された複数の画素回路１１０を含む表示領域と；複数の信号線と；複数の信号線に電気的に連結され，データ信号に対応する第１電流を時分割して，信号線に伝達するデータ駆動部４００と；複数の信号線から伝達された第１電流を各々逆多重化し，データ信号を少なくとも二つのデータ線に交互に印加する逆多重化部５００と；を有して構造される。逆多重化部５００は，データ信号を少なくとも二つのデータ線に交互に印加する間にデータ信号が印加されなかったデータ線には第１電圧を印加する。【選択図】    図１
2005338772.tif 000002
【特許請求の範囲】
【請求項１】
画像を表すデータ信号を伝達する複数のデータ線および前記データ線に電気的に連結された複数の画素回路を含む表示領域と；
複数の信号線と；
前記複数の信号線に電気的に連結され，前記データ信号に対応する第１電流を時分割して，前記信号線に伝達するデータ駆動部と；
前記複数の信号線から伝達された前記第１電流を各々逆多重化し，前記データ信号を少なくとも二つの前記データ線に交互に印加する逆多重化部と；を含み，
前記逆多重化部は，前記データ信号が印加されなかったデータ線には，第１電圧を印加することを特徴とする，表示装置。
【請求項２】
前記逆多重化部は，
一の電極は前記信号線に連結され，他の電極は前記少なくとも二つのデータ線に各々連結される少なくとも二つの第１スイッチング素子と，
一の電極には前記第１電圧が印加され，他の電極は前記少なくとも二つのデータ線に各々連結される少なくとも二つの第２スイッチング素子と，
を有することを特徴とする，請求項１に記載の表示装置。
【請求項３】
前記少なくとも二つのデータ線に各々連結される前記第１スイッチング素子は，交互に導通し，
同一のデータ線に連結された前記第１スイッチング素子および前記第２スイッチング素子は，互いに反転した制御信号によって導通することを特徴とする，請求項２に記載の表示装置。
【請求項４】
前記第１電圧は，前記画素回路にブラックを表示する電圧レベルであることを特徴とする，請求項１に記載の表示装置。
【請求項５】
前記画素回路は，
印加される電流に対応して画像を表示する発光素子と，
前記第１電源と前記発光素子との間に接続され，前記データ信号に対応して前記発光素子に流れる電流を制御するトランジスタと，
前記トランジスタのゲートおよびソースの間の電圧を一定期間維持するキャパシタと，
を有することを特徴とする，請求項１に記載の表示装置。
【請求項６】
前記第１電圧は，前記第１電源から供給される電圧のレベルと実質的に同一であることを特徴とする，請求項５に記載の表示装置。
【請求項７】
前記データ信号が前記少なくとも二つのデータ線に印加される順序は，１フレーム内で少なくとも１度変化することを特徴とする，請求項１に記載の表示装置。
【請求項８】
データ信号を伝達する複数のデータ線，選択信号を伝達する複数の走査線，および前記データ線および前記走査線に各々連結される複数の画素回路を含む表示領域と；
前記複数の画素回路に記入されるデータ信号を生成し，前記複数のデータ線のうちの二つのデータ線に印加されるデータ信号を時分割して，一つの第１信号として出力するデータ駆動部と；
前記第１信号を逆多重化し，前記データ信号および第１電圧を前記二つのデータ線に交互に印加する逆多重化部と；を有することを特徴とする，表示パネル。
【請求項９】
前記第１電圧は，前記画素回路にブラックを表示する電圧レベルであることを特徴とする，請求項８に記載の表示パネル。
【請求項１０】
前記画素回路は，
印加される電流に対応して画像を表示する発光素子と；
第１電源および前記発光素子の間に接続され，前記データ信号に対応して前記発光素子に流れる電流を制御するトランジスタと；
前記トランジスタのゲートおよびソースの間の電圧を一定期間維持するキャパシタと；を有することを特徴とする，請求項８に記載の表示パネル。
【請求項１１】
前記第１電圧は，前記第１電源から供給される電圧のレベルと実質的に同一であることを特徴とする，請求項１０に記載の表示パネル。
【請求項１２】
データ駆動部から時分割されて入力されるデータ電流を逆多重化するための逆多重化装置であって；
第１制御信号に応答して前記データ電流を第１データ線に伝達する第１スイッチング素子と；
第２制御信号に応答して前記データ電流を第２データ線に伝達する第２スイッチング素子と；
第３制御信号に応答して第１電圧を前記第１データ線に伝達する第３スイッチング素子と；
第４制御信号に応答して前記第１電圧を前記第２データ線に伝達する第４スイッチング素子と；を有することを特徴とする，逆多重化装置。
【請求項１３】
前記第１制御信号および前記第４制御信号は，実質的に同一な制御信号であることを特徴とする，請求項１２に記載の逆多重化装置。
【請求項１４】
前記第２制御信号および前記第３制御信号は，実質的に同一な制御信号であることを特徴とする，請求項１３に記載の逆多重化装置。
【請求項１５】
前記第１制御信号および前記第２制御信号は，互いに反転した信号であることを特徴とする，請求項１４に記載の逆多重化装置。
【請求項１６】
データ信号を伝達する複数のデータ線，選択信号を伝達する複数の走査線，および前記データ線および前記走査線に各々連結される複数の画素回路を含む表示パネルの駆動方法であって：
第１フィールドにおいて，前記複数の走査線に選択信号を順次印加する第１段階と；
前記第１段階の間に，前記複数のデータ線のうち，第１グループのデータ線および第２グループのデータ線に前記データ信号および第１電圧を交互に印加する第２段階と；
第２フィールドにおいて，前記複数の走査線に前記選択信号を順次印加する第３段階と；
前記第３段階の間に，前記第１グループのデータ線および前記第２グループのデータ線に前記データ信号および前記第１電圧を交互に印加する第４段階と；を含み，
前記第２段階および前記第４段階において，前記データ信号を印加する順序は，互いに異なるように設定されることを特徴とする，表示パネルの駆動方法。
【請求項１７】
前記第１グループのデータ線は，奇数番目のデータ線であり，
前記第２グループのデータ線は，偶数番目のデータ線であることを特徴とする，請求項１６に記載の表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，表示装置，表示パネル，逆多重化装置，および表示パネルの駆動方法に関し，より詳しくは，データ電流を逆多重化するための表示装置，表示パネル，逆多重化装置，および表示パネルの駆動方法に関する。
【背景技術】
【０００２】
一般に，ＯＬＥＤ（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）表示装置は，蛍光性有機化合物を電気的に励起して発光させる表示装置である。このＯＬＥＤ表示装置は，Ｎ×Ｍ個の有機発光セルに電圧記入または電流記入をして，画像を表示することができるようになっている。このような有機発光セルは，アノード，有機薄膜，カソード層の構造を有している。有機薄膜は，電子および正孔の均衡を良くして発光効率を向上させるために，発光層（ｅｍｉｔｔｉｎｇ  ｌａｙｅｒ；ＥＭＬ），電子輸送層（ｅｌｅｃｔｒｏｎ  ｔｒａｎｓｐｏｒｔ  ｌａｙｅｒ；ＥＴＬ），および正孔輸送層（ｈｏｌｅ  ｔｒａｎｓｐｏｒｔ  ｌａｙｅｒ；ＨＴＬ）を含む多層構造からなる。また，別途，電子注入層（ｅｌｅｃｔｒｏｎ  ｉｎｊｅｃｔｉｎｇ  ｌａｙｅｒ；ＥＩＬ）および正孔注入層（ｈｏｌｅ  ｉｎｊｅｃｔｉｎｇ  ｌａｙｅｒ；ＨＩＬ）を含んでいる。
【０００３】
有機発光セルを駆動する方式には，単純マトリックス方式と薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）を利用した能動駆動方式とがある。単純マトリックス方式は，正極および負極を直交するように形成し，ラインを選択して駆動する。これに対して，能動駆動方式は，薄膜トランジスタを各ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）画素電極に接続し，薄膜トランジスタのゲートに接続されたキャパシタの容量によって維持された電圧によって駆動する。このとき，能動駆動方式は，キャパシタに電圧を記録するために印加される信号の形態によって，電圧記入方式と電流記入方式とに分けられる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このようなＯＬＥＤ表示装置は，走査線を駆動する走査駆動部およびデータ線を駆動するデータ駆動部が必要である。このとき，データ駆動部は，デジタルデータ信号をアナログ信号に変換して全てのデータ線に印加しなければならないので，データ線の個数に相当する出力端子を有する必要がある。しかし，一般に，データ駆動部は，複数の集積回路から製作され，一つの集積回路が有する出力端子の個数は制限されている。このため，全てのデータ線を駆動するためには多くの集積回路が必要であるという問題点がある。
【０００５】
そこで，本発明はこのような問題に鑑みてなされたもので，その目的は，データ駆動部の集積回路の個数を減少することの可能な，新規かつ改良された表示装置，表示パネル，逆多重化装置および表示パネルの駆動方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために，本発明のある観点によれば，画像を表すデータ信号を伝達する複数のデータ線およびデータ線に電気的に連結された複数の画素回路を含む表示領域と；複数の信号線と；複数の信号線に電気的に連結され，データ信号に対応する第１電流を時分割して，信号線に伝達するデータ駆動部と；複数の信号線から伝達された第１電流を各々逆多重化し，データ信号を少なくとも二つのデータ線に交互に印加する逆多重化部と；を含み，逆多重化部は，データ信号を少なくとも二つのデータ線に交互に印加する間に，データ信号が印加されなかったデータ線には第１電圧を印加する表示装置が提供される。
【０００７】
ここで，逆多重化部は，一電極は信号線に連結され，他電極は少なくとも二つのデータ線に各々連結される少なくとも二つの第１スイッチング素子と；一電極には，第１電圧が印加され，他電極は少なくとも二つのデータ線に各々連結される少なくとも二つの第２スイッチング素子と；を含むこともできる。このとき，少なくとも二つのデータ線に各々連結される第１スイッチング素子は，交互に導通し，同一のデータ線に連結された第１スイッチング素子および第２スイッチング素子は，互いに反転した制御信号によって導通する。
【０００８】
また，第１電圧は，画素回路にブラックを表示する電圧レベルとすることもできる。
【０００９】
さらに，画素回路は，印加される電流に対応して画像を表示する発光素子と；第１電源および発光素子の間に接続され，データ信号に対応して発光素子に流れる電流を制御するトランジスタと；トランジスタのゲートおよびソースの間の電圧を一定期間維持するキャパシタと；を有することもできる。ここで，第１電圧は，第１電源から供給される電圧のレベルと実質的に同一とすることができる。
【００１０】
そして，データ信号が少なくとも二つのデータ線に印加される順序は，１フレーム内で少なくとも一回は変化するようにしてもよい。
【００１１】
また，本発明の他の観点によれば，データ信号を伝達する複数のデータ線と，選択信号を伝達する複数の走査線と，データ線および走査線に各々連結される複数の画素回路とを含む表示領域と；複数の画素回路に記入されるデータ信号を生成し，複数のデータ線のうちの二つのデータ線に印加されるデータ信号を時分割して，一つの第１信号として出力するデータ駆動部と；第１信号を逆多重化し，データ信号および第１電圧を二つのデータ線に交互に印加する逆多重化部と；を有する表示パネルが提供される。
【００１２】
ここで，データ信号を伝達する複数のデータ線，選択信号を伝達する複数の走査線，およびデータ線と走査線とに各々連結される複数の画素回路を含む表示領域と；複数の画素回路に記入されるデータ信号を生成し，複数のデータ線のうちの二つのデータ線に印加されるデータ信号を時分割して，一つの第１信号として出力するデータ駆動部と；第１信号を逆多重化し，データ信号および第１電圧を二つのデータ線に交互に印加する逆多重化部と；を有することもできる。このとき，第１電圧は，画素回路にブラックを表示する電圧レベルとしてもよい。
【００１３】
また，画素回路は，印加される電流に対応して画像を表示する発光素子と；第１電源および発光素子の間に接続され，データ信号に対応して発光素子に流れる電流を制御するトランジスタと；トランジスタのゲートおよびソースの間の電圧を一定期間維持するキャパシタと；を有することもできる。ここで，第１電圧は，第１電源から供給される電圧のレベルと実質的に同一としてもよい。
【００１４】
さらに，本発明の他の観点によれば，データ駆動部から時分割されて入力されるデータ電流を逆多重化するための逆多重化装置であって，第１制御信号に応答してデータ電流を第１データ線に伝達する第１スイッチング素子と；第２制御信号に応答してデータ電流を第２データ線に伝達する第２スイッチング素子と；第３制御信号に応答して第１電圧を第１データ線に伝達する第３スイッチング素子と；第４制御信号に応答して第１電圧を第２データ線に伝達する第４スイッチング素子と；を有する逆多重化装置が提供される。
【００１５】
ここで，第１制御信号および第４制御信号は，実質的に同一な制御信号であってもよい。さらに，第２制御信号および第３制御信号も，実質的に同一な制御信号であってもよい。このとき，第１制御信号および第２制御信号は，互いに反転した信号である。
【００１６】
また，本発明の他の観点によれば，データ信号を伝達する複数のデータ線と，選択信号を伝達する複数の走査線と，データ線および走査線に各々連結される複数の画素回路とを含む表示パネルの駆動方法であって，第１フィールドで，複数の走査線に選択信号を順次に印加する第１段階と；第１段階の間に，複数のデータ線のうちの第１グループのデータ線および第２グループのデータ線にデータ信号および第１電圧を交互に印加する第２段階と；第２フィールドで，複数の走査線に選択信号を順次に印加する第３段階と；第３段階の間に，第１グループのデータ線および第２グループのデータ線にデータ信号および第１電圧を交互に印加する第４段階と；を含み，第２段階および第４段階でデータ信号を印加する順は，互いに異なるように設定されることを特徴とする，表示パネルの駆動方法が提供される。
【００１７】
ここで，第１グループのデータ線は，奇数番目のデータ線であり，第２グループのデータ線は，偶数番目のデータ線とすることもできる。
【発明の効果】
【００１８】
以上説明したように本発明によれば，データ駆動部の集積回路の個数を減少させることの可能な，表示装置，表示パネル，逆多重化装置および表示パネルの駆動方法が提供される。
【００１９】
これにより，デューティ駆動方式で画素回路を駆動し，フレームを複数のフィールドに区分して各々の画素を交互に点灯させることによって，表示パネルに発生するフリッカーの問題点を除去することができる。
【００２０】
さらに，ブラックレベルの輝度を低くすることによって，コントラストが改善された表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。また，ある部分が他の部分と連結されているとするとき，直接的に連結されている場合だけでなく，その中間に他の素子を置いて電気的に連結されている場合も含む。
【００２２】
（第１の実施形態）
本発明の実施例による逆多重化装置およびこれを利用した表示装置について，図面を参照して詳細に説明する。
【００２３】
図１は，本実施形態にかかる表示装置を示した図である。
【００２４】
図１に示されているように，本実施形態にかかる表示装置は，表示パネル１００と，走査駆動部２００，３００と，データ駆動部４００と，逆多重化部５００とを含む。
【００２５】
表示パネル１００は，複数のデータ線Ｄａｔａ［１］〜Ｄａｔａ［ｍ］と，複数の選択走査線ｓｅｌｅｃｔ１［１］〜ｓｅｌｅｃｔ１［ｎ］と，複数の発光走査線ｓｅｌｅｃｔ２［１］〜ｓｅｌｅｃｔ２［ｎ］と，複数の画素回路１１０とを含む。複数のデータ線Ｄａｔａ［１］〜Ｄａｔａ［ｍ］は，列方向に伸びており，画像を示すデータ電流を画素回路１１０に伝達する。複数の選択走査線ｓｅｌｅｃｔ１［１］〜ｓｅｌｅｃｔ１［ｎ］および複数の発光走査線ｓｅｌｅｃｔ２［１］〜ｓｅｌｅｃｔ２［ｎ］は，行方向に伸びており，各々選択信号および発光信号を画素回路１１０に伝達する。各画素回路１１０は，隣接するデータ線および隣接する二つの走査線によって定義される領域によって形成されている。
【００２６】
走査駆動部２００は，選択走査線ｓｅｌｅｃｔ１［１］〜ｓｅｌｅｃｔ１［ｎ］に選択信号を順次印加する。また，走査駆動部３００は，発光走査線ｓｅｌｅｃｔ２［１］〜ｓｅｌｅｃｔ２［ｎ］に発光信号を順次印加する。そして，データ駆動部４００は，信号線ＳＰ［１］〜ＳＰ［ｍ’］によってデータ電流を逆多重化部５００に出力する。さらに，逆多重化部５００は，信号線ＳＰ［１］〜ＳＰ［ｍ’］によって入力されたデータ電流を逆多重化して，データ線Ｄａｔａ［１］〜Ｄａｔａ［ｍ］に伝達する。
【００２７】
本実施形態によれば，逆多重化部５００は，１：２形態の逆多重化装置であって，データ駆動部４００から入力されるデータ信号を二つのデータ線に分割して印加する。なお，本実施形態では１：２形態としたが，本発明はこのような例に限定されず，例えば，１：３，１：４などの１：Ｎ形態の逆多重化装置を利用することもできる。このとき，Ｎを３以下の整数に設定するのが好ましい。
【００２８】
走査駆動部２００，３００，データ駆動部４００，および／または逆多重化部５００は，表示パネル１００に電気的に連結することができ，表示パネル１００に接着されて，電気的に連結されているテープキャリアパッケージ（ＴＣＰ）にチップなどの形態で装着することもできる。また，表示パネル１００に接着されて，電気的に連結されている可撓性印刷回路（ＦＰＣ）またはフィルムなどにチップなどの形態で装着することもできる。これとは異なり，走査駆動部２００，３００，データ駆動部４００，および／または逆多重化部５００は，表示パネル１００のガラス基板上に直接装着することができ，ガラス基板上に走査線，データ線，および薄膜トランジスタと同一層に形成されている駆動回路に代替することも直接装着されることもできる。
【００２９】
以下，図２を参照して，本実施形態にかかる逆多重化部５００について説明する。
【００３０】
図２は，本実施形態にかかる逆多重化部の内部構造を示した回路図である。
【００３１】
図２に示したように，逆多重化部５００は，信号線ＳＰ［１］〜ＳＰ［ｍ’］を介してデータ駆動部４００と連結されており，一つの信号線ＳＰ［ｉ］から印加されたデータ信号を二つのデータ線Ｄａｔａ［２ｉ−１］，Ｄａｔａ［２ｉ］に伝達する。そして，一つの信号線ＳＰ［ｉ］には，二つのスイッチング素子Ｓ１，Ｓ２が連結されており，スイッチング素子Ｓ１，Ｓ２は，各々一つのデータ線Ｄａｔａ［２ｉ−１］，Ｄａｔａ［２ｉ］と連結される。
【００３２】
スイッチング素子Ｓ１，Ｓ２は，印加される制御信号に応答して交互にオン／オフされ，信号線ＳＰ［ｉ］からのデータ信号を各々データ線Ｄａｔａ［２ｉ−１］，Ｄａｔａ［２ｉ］に伝達する。このようなスイッチング素子Ｓ１，Ｓ２として，例えば，ＮＭＯＳまたはＰＭＯＳなどのトランジスタや，これと類似したスイッチング素子を使用することができる。
【００３３】
以下，図３を参照して，本実施形態にかかる逆多重化部の動作について説明する。
【００３４】
図３は，本実施形態にかかる逆多重化部および画素回路の連結関係を示した図である。なお，図３では，データ線Ｄａｔａ［２ｉ−１］，Ｄａｔａ［２ｉ］および走査線ｓｅｌｅｃｔ１［ｊ］，ｓｅｌｅｃｔ２［ｊ］に連結される二つの画素回路１１０ａ，１１０ｂを代表的に示した。
【００３５】
画素回路１１０ａは，トランジスタＭ１〜Ｍ４，キャパシタＣｓｔ，および有機ＥＬ素子ＯＬＥＤを含む。そして，画素回路１１０ｂは，トランジスタＭ１’〜Ｍ４’，キャパシタＣｓｔ’，および有機ＥＬ素子ＯＬＥＤ’を含む。
【００３６】
まず，走査線ｓｅｌｅｃｔ１［ｊ］からの選択信号が低レベルになると，トランジスタＭ１，Ｍ２，Ｍ１’，Ｍ２’が導通する。このとき，スイッチング素子Ｓ１が導通すれば，信号線ＳＰ［ｉ］からのデータ信号がデータ線Ｄａｔａ［２ｉ−１］を介して画素回路１１０ａに印加される。したがって，トランジスタＭ１，Ｍ２によってトランジスタＭ３がダイオード連結状態になり，データ線Ｄａｔａ［２ｉ−１］からのデータ信号に対応する電圧がキャパシタＣｓｔに記入される。
【００３７】
次に，スイッチング素子Ｓ２が導通すると，信号線ＳＰ［ｉ］からのデータ信号がデータ線Ｄａｔａ［２ｉ］を介して画素回路１１０ｂに印加される。また，トランジスタＭ１’，Ｍ２’によってトランジスタＭ３’がダイオード連結されるので，データ線Ｄａｔａ［２ｉ］からのデータ信号に対応する電圧がキャパシタＣｓｔ’に記入される。このとき，スイッチング素子Ｓ１は遮断されているので，データ線Ｄａｔａ［２ｉ−１］を介して０Ａの電流が伝達され，キャパシタＣｓｔには０Ａに対応する電圧（ブランク信号）が記入される。
【００３８】
したがって，走査線ｓｅｌｅｃｔ２［ｊ］からの発光信号によってトランジスタＭ４，Ｍ４’が導通して画素回路１１０ａ，１１０ｂが発光する場合に，画素回路１１０ａでは０Ａの電流が有機ＥＬ素子ＯＬＥＤに流れる。つまり，画素回路１１０ａは，元来の階調を表示せずに，ブランク状態になる。
【００３９】
このような問題点を解決するためには，画素回路１１０ａおよび画素回路１１０ｂに対して別個の選択走査線を使用することができる。しかし，別個の選択走査線を追加すれば配線が増えるので，開口率が減少し，追加された選択走査線を制御するための走査ドライバーも追加しなければならないため費用がかかる。
【００４０】
このような問題点を補完するために，第２の実施形態にかかる逆多重化部は，１フレームを複数のフィールドに区分し，隣接する二つの画素回路に交互にデータ電流を記入する。
【００４１】
（第２の実施形態）
以下では，１フレームを第１フィールドおよび第２フィールドに区分し，第１フィールドおよび第２フィールドで隣接する二つの画素回路に交互にデータ電流を記入する場合を中心に説明する。しかし，このような１フレームの区分は変更可能であり，３つ以上の複数のフィールドに区分することもでき，フィールドごとに長さを異なるように設定することも可能である。
【００４２】
以下，図４〜図７を参照して，第２の実施形態にかかる逆多重化部の動作について説明する。
【００４３】
まず，図４および図５を参照して，第１フィールドでの逆多重化部の動作を説明する。図４は，第１フィールドでの逆多重化部の駆動タイミングを示した図である。また，図５は，第１フィールドで点灯される画素を示した図である。
【００４４】
第１フィールドでは，図４に示したように，選択信号が走査線ｓｅｌｅｃｔ１［１］〜ｓｅｌｅｃｔ１［ｎ］に印加される間にスイッチング素子Ｓ１，Ｓ２を交互にオン／オフさせる。
【００４５】
つまり，走査線ｓｅｌｅｃｔ１［１］に選択信号が印加されるときには，スイッチング素子Ｓ１を導通させ，スイッチング素子Ｓ２を遮断させる。この場合，データ線Ｄａｔａ［２ｉ−１］にのみデータ信号が印加され，データ線Ｄａｔａ［２ｉ］にはデータ信号が遮断される。したがって，走査線ｓｅｌｅｃｔ２［１］に発光信号が印加されると，走査線ｓｅｌｅｃｔ１［１］およびデータ線Ｄａｔａ［２ｉ−１］に連結される画素回路１１０ａは発光し，走査線ｓｅｌｅｃｔ１［１］およびデータ線Ｄａｔａ［２ｉ］に連結される画素回路１１０ｂはブランク状態になって発光しない。
【００４６】
このような発光信号は，走査線ｓｅｌｅｃｔ１［１］に印加される選択信号のイネーブル区間が終わった後に，走査線ｓｅｌｅｃｔ２［１］に印加されるのが好ましい。または，発光信号を伝達する走査線ｓｅｌｅｃｔ２［１］〜ｓｅｌｅｃｔ２［ｎ］を除去し，図３の画素回路のトランジスタＭ４，Ｍ４’をＮＭＯＳトランジスタに変更し，トランジスタＭ４，Ｍ４’のゲートを走査線ｓｅｌｅｃｔ１［１］〜ｓｅｌｅｃｔ１［ｎ］に連結すれば，選択信号のイネーブル区間が終わると同時に画素回路が発光するようにすることもできる。
【００４７】
次に，走査線ｓｅｌｅｃｔ１［２］に選択信号が印加されてスイッチング素子Ｓ２が導通し，スイッチング素子Ｓ１が遮断される。その結果，データ線Ｄａｔａ［２ｉ］にのみデータ信号が印加され，データ線Ｄａｔａ［２ｉ−１］にはデータ信号が遮断される。したがって，走査線ｓｅｌｅｃｔ２［２］に発光信号が印加されれば，走査線ｓｅｌｅｃｔ１［２］およびデータ線Ｄａｔａ［２ｉ］に連結される画素回路（図示せず）は発光し，走査線ｓｅｌｅｃｔ１［２］およびデータ線Ｄａｔａ［２ｉ−１］に連結される画素回路（図示せず）はブランク状態になって発光しない。
【００４８】
このような方法で，走査線ｓｅｌｅｃｔ１［３］〜ｓｅｌｅｃｔ１［ｎ］に選択信号が印加される間にスイッチング素子Ｓ１およびスイッチング素子Ｓ２を交互にオン／オフさせることによって，データ線Ｄａｔａ［２ｉ−１］およびデータ線Ｄａｔａ［２ｉ］に順次にデータ信号を印加する。これにより，図５に示すように，第１フィールドでは，奇数番目の走査線ｓｅｌｅｃｔ１［２ｊ−１］および奇数番目のデータ線Ｄａｔａ［２ｉ−１］に連結された画素回路と，偶数番目の走査線ｓｅｌｅｃｔ１［２ｊ］および偶数番目のデータ線Ｄａｔａ［２ｉ］に連結された画素回路とにのみデータ信号が記入される。そして，データ信号が記入された画素回路は，以下で説明する第２フィールドによってブランク状態になる前まで，つまり１フレームのほぼ１／２の期間の間発光する。なお，発光信号のタイミングを調節して，これら画素回路が発光する期間を減少させたり増加させることも可能である。
【００４９】
以下，図６および図７を参照して，第２フィールドでの逆多重化部の動作を説明する。図６は，第２フィールドでの逆多重化部の駆動タイミングを示した図である。また，図７は，第２フィールドで点灯される画素を示した図である。
【００５０】
第２フィールドでは，図６に示したように，選択信号が走査線ｓｅｌｅｃｔ１［１］〜ｓｅｌｅｃｔ１［ｎ］に印加される間に，二つの隣接するデータ線Ｄａｔａ［２ｉ］，Ｄａｔａ［２ｉ−１］に交互にデータ信号が印加されるようにスイッチング素子Ｓ２，Ｓ１をオン／オフさせる。
【００５１】
ただし，第２フィールドでは，第１フィールドと反対に，スイッチング素子Ｓ１，Ｓ２をオン／オフさせることによって，図７に示したように，第１フィールドで点灯された画素回路が消灯されるようにする。
【００５２】
このように，本実施形態では，１フレームのほぼ半分の期間の間だけ発光させるデューティ駆動方式を使用するので，一般的な駆動方式に比べてデータ電流の大きさを２倍にすることができる。このようにデータ電流の大きさを２倍にすれば，逆多重化部の使用によって発生するデータ記入時間の減少問題を解決することができる。
【００５３】
しかし，本実施形態にかかる逆多重化部を使用した結果，データ信号が記入されていない画素回路が発光する問題点が発見された。これは，データ線に存在する寄生成分に起因したもので，データ線に存在する寄生キャパシタンス成分が大きい場合に画素回路のキャパシタが十分に放電されないため発生するものと確認された。
【００５４】
図８は，データ線に存在する寄生成分を，寄生抵抗成分Ｒ１〜Ｒ４および寄生キャパシタンス成分Ｃ１，Ｃ２に分離して示した図である。
【００５５】
図８のように，データ線Ｄａｔａ［２ｉ−１］，Ｄａｔａ［２ｉ］に寄生キャパシタンス成分Ｃ１，Ｃ２が存在すれば，選択走査線ｓｅｌｅｃｔ１［ｊ］に選択信号が印加される場合，画素回路１１０ａのトランジスタＭ１，Ｍ２および画素回路１１０ｂのトランジスタＭ１’，Ｍ２’によって，画素回路１１０ａ，１１０ｂのキャパシタＣｓｔ，Ｃｓｔ’および寄生キャパシタンス成分Ｃ１，Ｃ２が互いに連結される。
【００５６】
したがって，データ電流が逆多重化されてデータ線Ｄａｔａ［２ｉ］，Ｄａｔａ［２ｉ−１］に記入される場合，画素回路１１０ａ，１１０ｂのキャパシタＣｓｔ，Ｃｓｔ’にはデータ電流に対応する電圧が蓄積され，データ線Ｄａｔａ［２ｉ］，Ｄａｔａ［２ｉ−１］に存在する寄生キャパシタンスＣ１，Ｃ２の電圧もデータ電流によって変化する。
【００５７】
このとき，データ電流が小さいほど寄生キャパシタンス成分Ｃ１，Ｃ２の電圧変化にかかる時間が増加し，それに基づいて画素回路１１０ａ，１１０ｂのキャパシタＣｓｔ，Ｃｓｔ’にデータ電流に対応する電圧を蓄積したり，キャパシタＣｓｔ，Ｃｓｔ’を放電させる場合，多くの時間が消耗される。
【００５８】
したがって，選択走査線ｓｅｌｅｃｔ１［ｊ］に選択信号が印加される間に，画素回路１１０ａ，１１０ｂに０Ａの電流を印加したり，スイッチング素子Ｓ１，Ｓ２がオープンされている場合，画素回路１１０ａ，１１０ｂのキャパシタＣｓｔ，Ｃｓｔ’が十分に放電することができない。そして，発光走査線ｓｅｌｅｃｔ２［ｊ］に発光信号が印加されると，キャパシタＣｓｔ，Ｃｓｔ’の電圧によって有機ＥＬ素子ＯＬＥＤ，ＯＬＥＤ’が発光する現象が発生する。
【００５９】
そのため，第３の実施形態にかかる逆多重化部は，逆多重化部に連結されたデータ線のうちのいずれか一つのデータ線にデータ電流が記入される間に，他の一つのデータ線には寄生キャパシタンス成分の電圧を変化させるための別途のブランク電圧を印加することによって，上記問題点を解消する。
【００６０】
（第３の実施形態）
図９は，第３の実施形態にかかる逆多重化部および画素回路の連結関係を示した図である。
【００６１】
図９に示したように，本実施形態にかかる逆多重化部は，スイッチング素子Ｓ３，Ｓ４をさらに含み，スイッチング素子Ｓ３，Ｓ４は，印加される制御電圧に応答してデータ線Ｄａｔａ［２ｉ−１］，Ｄａｔａ［２ｉ］にブランク電圧を印加するという点で，第１および第２の実施形態と差異点を有する。
【００６２】
また，スイッチング素子Ｓ３は，スイッチング素子Ｓ２と実質的に同時にオン／オフされ，スイッチング素子Ｓ４は，スイッチング素子Ｓ１と実質的に同時にオン／オフされる。
【００６３】
このように，データ線Ｄａｔａ［２ｉ−１］，Ｄａｔａ［２ｉ］にデータ電流およびブランク電圧を交互に印加することによって，寄生キャパシタンスＣ１，Ｃ２による影響を減少させることができる。
【００６４】
このようなブランク電圧Ｖｂｌａｎｋは，画素回路にブラックを表示するための電圧範囲を有し，例えば，画素回路１１０ａ，１１０ｂに印加される電源電圧ＶＤＤと実質的に同一な電圧を使用することができる。
【００６５】
本実施形態にかかる逆多重化部は，第２の実施形態のように，第１フィールドおよび第２フィールドで画素回路が交互に発光するようにデータ線Ｄａｔａ［２ｉ−１］，Ｄａｔａ［２ｉ］にデータ電流を記入することができる。
【００６６】
つまり，図９に示したように，第１フィールドでは走査線ｓｅｌｅｃｔ１［ｊ］に選択信号が印加される間にスイッチング素子Ｓ１，Ｓ４を導通させ，スイッチング素子Ｓ２，Ｓ３を遮断させる。その結果，データ線Ｄａｔａ［２ｉ−１］にはデータ電流が記入され，データ線Ｄａｔａ［２ｉ］にはブランク電圧が印加される。
【００６７】
その後，走査線ｓｅｌｅｃｔ２［ｊ］に発光信号が印加されれば，画素回路１１０ａは点灯され，画素回路１１０ｂは消灯される。
【００６８】
第２フィールドでは，図１０に示したように，走査線ｓｅｌｅｃｔ１［ｊ］に選択信号が印加される間にスイッチング素子Ｓ２，Ｓ３を導通させ，スイッチング素子Ｓ１，Ｓ４を遮断させる。その結果，データ線Ｄａｔａ［２ｉ−１］にはブランク電圧Ｖｂｌａｎｋが印加され，データ線Ｄａｔａ［２ｉ］にはデータ電流が記入される。
【００６９】
その後，走査線ｓｅｌｅｃｔ２［ｊ］に発光信号が印加されると，画素回路１１０ｂは点灯され，画素回路１１０ａは消灯される。
【００７０】
このように，第１フィールドおよび第２フィールドで画素回路１１０ａ，１１０ｂを交互に点灯させるデューティ駆動方式を使用することによって，１フレームの間に画素回路１１０ａおよび１１０ｂの両方ともデータ信号に対応する階調を表現することができる。
【００７１】
また，特定の画素回路（例えば，画素回路１１０ａ）がブラックを表示するようにする場合，画素回路１１０ａは，第１フィールドでスイッチング素子Ｓ１を通じてデータ駆動部４００に連結され，第２フィールドでスイッチング素子Ｓ３によってブランク電圧Ｖｂｌａｎｋと連結される。
【００７２】
したがって，画素回路１１０ａが０Ａの電流源に連結された第１フィールドでは，データ線Ｄａｔａ［２ｉ−１］に存在する寄生キャパシタンス成分に蓄積された電圧によって発光することができる。しかし，ブランク電圧Ｖｂｌａｎｋが印加される第２フィールドでは，発光しなくなる。したがって，第１フィールドおよび第２フィールドが同一回数で繰り返されるので，画素回路１１０ａが表示するブラックレベルの平均輝度を低くすることができる。
【００７３】
また，第１フィールドで，走査線ｓｅｌｅｃｔ１［ｊ−１］に選択信号が印加される間に，データ線Ｄａｔａ［２ｉ−１］にはブランク電圧が印加されて寄生キャパシタンス成分の電圧がブランク電圧Ｖｂｌａｎｋに変化する。このため，走査線ｓｅｌｅｃｔ１［ｊ］に選択信号が印加される間に画素回路１１０ａのキャパシタが十分に放電され，第１フィールドの間にも十分に消灯できる。
【００７４】
さらに，画素回路１１０ａ，１１０ｂの有機ＥＬ素子ＯＬＥＤ，ＯＬＥＤ’は，駆動トランジスタＭ３，Ｍ３’によって供給される電流によって発光するが，駆動トランジスタＭ３，Ｍ３’に流れる電流は，直前の走査線ｓｅｌｅｃｔ１［ｊ−１］に選択信号が印加される間にデータ線Ｄａｔａ［２ｉ−１］，Ｄａｔａ［２ｉ］に印加されたデータ電流に影響を受ける。つまり，走査線ｓｅｌｅｃｔ１［ｊ−１］に選択信号が印加される間にデータ線Ｄａｔａ［２ｉ−１］，Ｄａｔａ［２ｉ］に流れるデータ電流によって寄生キャパシタンスＣ１，Ｃ２に貯蔵された電圧が変化し，このような寄生キャパシタンスＣ１，Ｃ２の電圧は，キャパシタＣｓｔ，Ｃｓｔ’に充電される電圧に影響を与える。
【００７５】
したがって，第３の実施形態のように，データ電圧が印加される前にデータ線にブランク電圧Ｖｂｌａｎｋを印加すれば，データ線を初期化する効果を得ることができる。さらに，有機ＥＬ素子に流れる電流が直前の走査線の画素回路に記入されたデータ電流によって影響を受けないという長所がある。
【００７６】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００７７】
本発明は，表示装置，表示パネル，逆多重化装置，および表示パネルの駆動方法に適用可能であり，特にデータ電流を逆多重化するための表示装置，表示パネル，逆多重化装置，および表示パネルの駆動方法に適用可能である。
【図面の簡単な説明】
【００７８】
【図１】第１の実施形態にかかる表示装置を示した図である。
【図２】第１の実施形態にかかる逆多重化部の内部構造を示した回路図である。
【図３】第１の実施形態にかかる逆多重化部および画素回路の連結関係を示した図である。
【図４】第２の実施形態にかかる逆多重化部の第１フィールドでの駆動タイミングを示した図である。
【図５】第１フィールドで点灯される画素を示した図である。
【図６】第２の実施形態にかかる逆多重化部の第２フィールドでの駆動タイミングを示した図である。
【図７】第２フィールドで点灯される画素を示した図である。
【図８】第１および第２の実施形態にかかる逆多重化部に連結されるデータ線の寄生成分を示した図である。
【図９】第３の実施形態にかかる逆多重化部の第１フィールドでの動作を示した図である。
【図１０】第３の実施形態にかかる逆多重化部の第２フィールドでの動作を示した図である。
【符号の説明】
【００７９】
１００                      表示パネル
１１０，１１０ａ，１１０ｂ  画素回路
２００，３００              走査駆動部
４００                      データ駆動部
５００                      逆多重化部
Ｃｓｔ                      キャパシタ
Ｄａｔａ［１］〜  Ｄａｔａ［ｍ］            データ線
Ｍ１〜Ｍ４                  トランジスタ
ＯＬＥＤ                    有機ＥＬ素子
ｓｅｌｅｃｔ１［１］〜ｓｅｌｅｃｔ１［ｎ］      選択走査線
ｓｅｌｅｃｔ２［１］〜ｓｅｌｅｃｔ２［ｎ］  選択走査線
Ｓ１，Ｓ２                  スイッチング素子
ＳＰ［１］〜ＳＰ［ｍ’］    信号線
Ｖｂｌａｎｋ                ブランク電圧
【図１】
2005338772.tif 000003
【図２】
2005338772.tif 000004
【図３】
2005338772.tif 000005
【図４】
2005338772.tif 000006
【図５】
2005338772.tif 000007
【図６】
2005338772.tif 000008
【図７】
2005338772.tif 000009
【図８】
2005338772.tif 000010
【図９】
2005338772.tif 000011
【図１０】
2005338772.tif 000012