(57)【要約】【課題】動作温度が変動しても、安定した高い飽和電荷量を有する固体撮像装置を提供する。【解決手段】基板バイアス供給回路２０ａは、互いに異なる温度特性を有するＭＯＳトランジスタ抵抗２１とポリシリコン抵抗２２とを用いて電源電圧を抵抗分割することにより、負の温度特性を有する基板バイアス電圧を求める。求めた基板バイアス電圧をｎ型半導体基板１１に印加することにより、温度変動に伴う飽和電荷量の変動を防止し、高温時に発生しやすいブルーミング現象を防止することができる。また、ＣＣＤの表面温度に基づき基板バイアス電圧を制御することにより、より正確に飽和電荷量を制御することができる。【選択図】        図１
2005006201.tif 000002
【特許請求の範囲】
【請求項１】
入射光の強度に応じた電気信号を出力する固体撮像装置であって、
ある導電型を有する半導体基板と、
前記半導体基板と逆の導電型を有し、前記半導体基板の一主面に設けられた半導体層と、
前記半導体基板と同じ導電型を有し、前記半導体層内に形成され、入射光の強度に応じた量の電荷を蓄積する電荷蓄積部と、
前記電荷蓄積部に蓄積された電荷を読み出して電気信号を出力する電荷読み出し部と、
前記半導体基板と前記半導体層とに対して逆バイアスとなる基板バイアス電圧を供給する基板バイアス供給回路とを備え、
前記基板バイアス供給回路は、負の温度特性を有し、かつ、前記半導体基板の前記主面に設けられていることを特徴とする、固体撮像装置。
【請求項２】
前記基板バイアス供給回路は、互いに異なる温度特性を有する第１および第２の抵抗を用いて電源電圧を抵抗分割することにより、前記基板バイアス電圧を求めることを特徴とする、請求項１に記載の固体撮像装置。
【請求項３】
前記第１および第２の抵抗の一方がポリシリコン抵抗であり、他方がＭＯＳトランジスタ抵抗であることを特徴とする、請求項２に記載の固体撮像装置。
【請求項４】
前記基板バイアス供給回路は、前記半導体基板の前記主面において、前記電荷読み出し部の出力段に設けられた増幅回路に隣接して設けられていることを特徴とする、請求項１に記載の固体撮像装置。
【請求項５】
前記基板バイアス供給回路は、
前記半導体基板の前記主面における互いに異なる位置に設けられ、前記半導体基板の各位置における温度に応じた電圧を出力する複数の温度検知部と、
前記半導体基板の前記主面に設けられ、前記複数の温度検知部から出力された電圧に基づき、負の温度特性を有する電圧を求めて前記基板バイアス電圧として出力する電圧合成部とを含むことを特徴とする、請求項１に記載の固体撮像装置。
【請求項６】
入射光の強度に応じた電気信号を出力する固体撮像装置であって、
半導体基板と、
前記半導体基板の一主面に設けられ、入射光の強度に応じた量の電荷を蓄積する電荷蓄積部と、
前記電荷蓄積部に蓄積された電荷を読み出して電気信号を出力する電荷読み出し部と、
前記電荷蓄積部からあふれた電荷を吸収するオーバーフロードレイン部と、
前記電荷蓄積部と前記オーバーフロードレイン部との間に設けられ、与えられた制御電圧に応じた量の電荷を、前記電荷蓄積部から前記オーバーフロードレイン部に向けて通過させるオーバーフロー制御部と、
前記制御電圧を供給する制御電圧供給回路とを備え、
前記制御電圧供給回路は、負の温度特性を有することを特徴とする、固体撮像装置。
【請求項７】
前記制御電圧供給回路は、互いに異なる温度特性を有する第１および第２の抵抗を用いて電源電圧を抵抗分割することにより、前記制御電圧を求めることを特徴とする、請求項６に記載の固体撮像装置。
【請求項８】
前記第１および第２の抵抗の一方がポリシリコン抵抗であり、他方がＭＯＳトランジスタ抵抗であることを特徴とする、請求項７に記載の固体撮像装置。
【請求項９】
前記制御電圧供給回路は、前記半導体基板の前記主面において、前記電荷読み出し部の出力段に設けられた増幅回路に隣接して設けられていることを特徴とする、請求項６に記載の固体撮像装置。
【請求項１０】
前記制御電圧供給回路は、
前記半導体基板の前記主面における互いに異なる位置に設けられ、前記半導体基板の各位置における温度に応じた電圧を出力する複数の温度検知部と、
前記半導体基板の前記主面に設けられ、前記複数の温度検知部から出力された電圧に基づき、負の温度特性を有する電圧を求めて前記制御電圧として出力する電圧合成部とを含むことを特徴とする、請求項６に記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に関し、より特定的には、動作温度が変動しても安定した高い飽和電荷量を有する固体撮像装置に関する。
【０００２】
【従来の技術】
固体撮像装置では、高輝度の被写体を撮像したときに発生するブルーミング現象を防止するために、オーバーフロードレイン構造が採用されている。オーバーフロードレイン構造を備えた固体撮像装置では、ある画素に蓄積された電荷量が１つの画素に蓄積できる電荷量（以下、飽和電荷量という）を越えたときに、画素からあふれた電荷は、オーバーフロードレイン構造を通過して基板や外部回路に流れる。これにより、画素からあふれた電荷が他の画素や電荷通路に流れ込むことを防止することができる。固体撮像装置に用いられるオーバーフロードレイン構造としては、縦型オーバーフロードレイン構造（あるいは、垂直オーバーフロードレイン構造）と、横型オーバーフロードレイン構造（あるいは、水平オーバーフロードレイン構造）とが知られている。
【０００３】
固体撮像装置の一種であるＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ  ）では、ブルーミング現象を防止するために、縦型オーバーフロードレイン構造が採用されている。例えば、ｎチャネル型のＣＣＤは、ｎ型半導体基板の一主面にｐ型半導体層を設け、ｐ型半導体層内にｎ型蓄積領域を設けた構造を有している。このような構造を有するＣＣＤに対して、ｎ型半導体基板とｐ型半導体層とに対して逆バイアスとなる基板バイアス電圧を供給すると、ｎ型蓄積領域からあふれた電荷は、基板表面に対して垂直方向に流れ、ｎ型半導体基板に吸収される。このように半導体基板と半導体層とに対して逆バイアスとなる基板バイアス電圧を供給することにより、ブルーミング現象を防止することができる。
【０００４】
また、固体撮像装置の他の一種であるＣＭＯＳセンサでは、ブルーミング現象を防止するために、横型オーバーフロードレイン構造が採用されている。例えば、４トランジスタ型のＣＭＯＳセンサでは、デプレッション型の読み出しトランジスタを使用するか、あるいは、エンハンスメント型の読み出しトランジスタを使用した上で、そのゲート端子に常に０ボルトより高い制御電圧を供給するかのいずれかが行われる。このような構造を有するＣＭＯＳセンサでは、蓄積領域からあふれた電荷は、読み出しトランジスタがオフ状態であっても、読み出しトランジスタを通過する。このように蓄積領域からあふれた電荷が常に蓄積領域に隣接したトランジスタを通過するように構成することにより、ブルーミング現象を防止することができる。
【０００５】
ブルーミング現象を防止する技術に関して、縦型オーバーフロードレイン構造で使用される基板バイアス電圧を制御する技術が、従来から知られている（例えば、特許文献１および２）。図１３は、特許文献１に記載された基板バイアス供給回路の構成を示す回路図である。この回路では、直列接続された複数の抵抗１１１は、抵抗分割回路を構成する。各抵抗間の接点と接点ｂとの間には、端子１１３間に印加されたサージ電圧またはレーザビームによって切断できるように構成されたヒューズ１１２が設けられる。したがって、図１３に示す回路によれば、ヒューズ１１２を適宜、選択的に切断して適切な基板バイアス電位Ｖｓｕｂ  を発生させることにより、セット実装時の基板バイアス調整作業をなくすことができる。
【０００６】
図１４は、特許文献２に記載された基板バイアス供給回路の構成を示す回路図である。この回路では、ダイオード１２１は、電源電圧に順方向に直列接続され、順バイアスが温度上昇とともに減少する温度依存性を有している。電圧源１２２は、ダイオード１２１に直列接続された温度依存性のない電圧源である。オペアンプ１２３は、ダイオード１２１のアノード端子にその非反転入力端子が接続され、この端子に供給される電圧を増幅する。ダイオード１２４は、オペアンプ１２３の出力端子に順方向に接続されている。ダイオード１２４のカソード端子の電位が、基板バイアス電圧Ｖｓｕｂ  となる。したがって、図１４に示す回路によれば、基板バイアス電圧Ｖｓｕｂ  に負の温度特性を持たせることにより、ＣＣＤの飽和電荷量の温度特性を補正することができる。
【０００７】
【特許文献１】
特開平６−１５３０７９号公報
【特許文献２】
特開平７−３３６６０３号公報
【０００８】
【発明が解決しようとする課題】
オーバーフロードレイン構造として縦型または横型のいずれを採用した場合でも、固体撮像装置では、高温時にブルーミング現象が発生しやすくなる。この理由は、一般に電荷は高温時には活性化して移動しやすくなるため、蓄積された電荷も高温時には蓄積領域からあふれやすくなるからである。また、固体撮像装置の微細化および低電圧化の進行に伴い、飽和電荷量は従来より減少しており、これに伴い、固体撮像装置ではブルーミング現象が従来より発生しやすくなっている。
【０００９】
しかしながら、上記従来の技術では、温度変動に伴う飽和電荷量の変動を十分に防止することができず、微細化が進行した固体撮像装置におけるブルーミング現象を十分に防止することができない。図１３に示す回路では、抵抗分割回路を構成する抵抗はいずれも同じ温度特性を持つので、ＣＣＤの動作温度が変化しても、基板バイアス電圧は変化しない。したがって、この回路を用いても、温度変動に伴う飽和電荷量の変動を全く防止することができない。また、図１４に示す回路は、ＣＣＤの外部に設けられるため、ＣＣＤの表面温度を反映した基板バイアス電圧を供給することができない。したがって、この回路を用いても、温度変動に伴う飽和電荷量の変動を正確に防止することができない。
【００１０】
それ故に、本発明は、温度変動に伴う飽和電荷量の変動を防止することにより、動作温度に依らず常に大きなダイナミックレンジを有する固体撮像装置を提供することを目的とする。
【００１１】
【課題を解決するための手段および発明の効果】
第１の発明は、入射光の強度に応じた電気信号を出力する固体撮像装置であって、ある導電型を有する半導体基板と、半導体基板と逆の導電型を有し、半導体基板の一主面に設けられた半導体層と、半導体基板と同じ導電型を有し、半導体層内に形成され、入射光の強度に応じた量の電荷を蓄積する電荷蓄積部と、電荷蓄積部に蓄積された電荷を読み出して電気信号を出力する電荷読み出し部と、半導体基板と半導体層とに対して逆バイアスとなる基板バイアス電圧を供給する基板バイアス供給回路とを備え、基板バイアス供給回路は、負の温度特性を有し、かつ、半導体基板の主面に設けられていることを特徴とする。
このような第１の発明によれば、負の温度特性を有する基板バイアス電圧を半導体基板に印加することにより、温度変動に伴う飽和電荷量の変動を防止し、高温時に発生しやすいブルーミング現象を防止することができる。したがって、動作温度に依らず常に大きなダイナミックレンジを有する固体撮像装置を得ることができる。また、基板バイアス供給回路を半導体基板の主面に設けて、固体撮像装置の表面温度に基づく制御を行うことにより、より正確に飽和電荷量を制御することができる。
【００１２】
第２の発明は、第１の発明において、基板バイアス供給回路は、互いに異なる温度特性を有する第１および第２の抵抗を用いて電源電圧を抵抗分割することにより、基板バイアス電圧を求めることを特徴とする。
このような第２の発明によれば、半導体基板の主面に、負の温度特性を有する基板バイアス供給回路を容易に設けることができる。
【００１３】
第３の発明は、第２の発明において、第１および第２の抵抗の一方がポリシリコン抵抗であり、他方がＭＯＳトランジスタ抵抗であることを特徴とする。
このような第３の発明によれば、ポリシリコン抵抗とＭＯＳトランジスタ抵抗とでは温度特性が異なるので、半導体基板の主面に、負の温度特性を有する基板バイアス供給回路を容易に設けることができる。
【００１４】
第４の発明は、第１の発明において、基板バイアス供給回路は、半導体基板の主面において、電荷読み出し部の出力段に設けられた増幅回路に隣接して設けられていることを特徴とする。
このような第４の発明によれば、固体撮像装置の表面温度の最高値に基づく基板バイアス電圧を使用することにより、高温時に発生しやすいブルーミング現象をより確実に防止することができる。
【００１５】
第５の発明は、第１の発明において、基板バイアス供給回路は、半導体基板の主面における互いに異なる位置に設けられ、半導体基板の各位置における温度に応じた電圧を出力する複数の温度検知部と、半導体基板の主面に設けられ、複数の温度検知部から出力された電圧に基づき、負の温度特性を有する電圧を求めて基板バイアス電圧として出力する電圧合成部とを含むことを特徴とする。
このような第５の発明によれば、複数の位置における固体撮像装置の表面温度に基づく基板バイアス電圧を使用することにより、固体撮像装置全体の表面温度を考慮して、温度変動に伴う飽和電荷量の変動をより効果的に防止することができる。
【００１６】
第６の発明は、入射光の強度に応じた電気信号を出力する固体撮像装置であって、半導体基板と、半導体基板の一主面に設けられ、入射光の強度に応じた量の電荷を蓄積する電荷蓄積部と、電荷蓄積部に蓄積された電荷を読み出して電気信号を出力する電荷読み出し部と、電荷蓄積部からあふれた電荷を吸収するオーバーフロードレイン部と、電荷蓄積部とオーバーフロードレイン部との間に設けられ、与えられた制御電圧に応じた量の電荷を、電荷蓄積部からオーバーフロードレイン部に向けて通過させるオーバーフロー制御部と、制御電圧を供給する制御電圧供給回路とを備え、制御電圧供給回路は、負の温度特性を有することを特徴とする。
このような第６の発明によれば、負の温度特性を有する基板バイアス電圧を半導体基板に印加することにより、温度変動に伴う飽和電荷量の変動を防止し、高温時に発生しやすいブルーミング現象を防止することができる。したがって、動作温度に依らず常に大きなダイナミックレンジを有する固体撮像装置を得ることができる。また、基板バイアス供給回路を半導体基板の主面に設けた場合には、固体撮像装置の表面温度に基づく制御を行うことにより、より正確に飽和電荷量を制御することができる。
【００１７】
第７の発明は、第６の発明において、制御電圧供給回路は、互いに異なる温度特性を有する第１および第２の抵抗を用いて電源電圧を抵抗分割することにより、制御電圧を求めることを特徴とする。
このような第７の発明によれば、半導体基板の主面に、負の温度特性を有する基板バイアス供給回路を容易に設けることができる。
【００１８】
第８の発明は、第７の発明において、第１および第２の抵抗の一方がポリシリコン抵抗であり、他方がＭＯＳトランジスタ抵抗であることを特徴とする。
このような第８の発明によれば、ポリシリコン抵抗とＭＯＳトランジスタ抵抗とでは温度特性が異なるので、半導体基板の主面に、負の温度特性を有する基板バイアス供給回路を容易に設けることができる。
【００１９】
第９の発明は、第６の発明において、制御電圧供給回路は、半導体基板の主面において、電荷読み出し部の出力段に設けられた増幅回路に隣接して設けられていることを特徴とする。
このような第９の発明によれば、固体撮像装置の表面温度の最高値に基づく制御電圧を使用することにより、高温時に発生しやすいブルーミング現象をより確実に防止することができる。
【００２０】
第１０の発明は、第６の発明において、制御電圧供給回路は、半導体基板の主面における互いに異なる位置に設けられ、半導体基板の各位置における温度に応じた電圧を出力する複数の温度検知部と、半導体基板の主面に設けられ、複数の温度検知部から出力された電圧に基づき、負の温度特性を有する電圧を求めて制御電圧として出力する電圧合成部とを含むことを特徴とする。
このような第１０の発明によれば、複数の位置における固体撮像装置の表面温度に基づく制御電圧を使用することにより、固体撮像装置全体の表面温度を考慮して、温度変動に伴う飽和電荷量の変動をより効果的に防止することができる。
【００２１】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＣＣＤの構成を示す図である。図１に示すＣＣＤ１０は、固体撮像装置の一種であるｎチャネル型のＣＣＤである。図１には、ＣＣＤ１０の平面図と、ＣＣＤ１０の基板表面に設けられた基板バイアス供給回路２０の回路図とが示されている。図２は、図１に示すＡ―Ａ’線に沿ったＣＣＤ１０の断面図である。
【００２２】
図１および図２を参照して、ＣＣＤ１０の構成を説明する。図２に示すように、ｎ型半導体基板１１の受光側の主面には、ｐ型半導体層１２が形成されている。ｐ型半導体層１２内には、それぞれが１つの画素に対応する複数のｎ型蓄積領域１３が、２次元状に配列形成されている。ｎ型蓄積領域１３は、ｐ型半導体層１２とｐｎ接合しており、入射光を光電変換し、入射光の強度に応じた量の信号電荷を蓄積する。ｎ型蓄積領域１３の表面には、さらにｐ型表面層１４が形成されている。
【００２３】
図１に示す垂直ＣＣＤ１５、水平ＣＣＤ１８、および出力部１９は、ｎ型蓄積領域１３に蓄積された信号電荷を読み出して電気信号を出力する電荷読み出し部として機能する。垂直ＣＣＤ１５は、２次元状に配列されたｎ型蓄積領域１３の各列ごとに、各列に近接して形成されている。ｎ型蓄積領域１３と垂直ＣＣＤ１５との間には、トランスファーゲート部１６が設けられている。ｎ型蓄積領域１３と垂直ＣＣＤ１５とを電気的に分離するために、ｐ型分離部１７ａ、１７ｂが設けられている（図２を参照）。垂直ＣＣＤ１５の一方の端部は水平ＣＣＤ１８に接続されており、水平ＣＣＤ１８の一方の端部は出力部１９に接続されている。出力部１９は、ＣＣＤ１０の内部を流れる信号を増幅して、ＣＣＤ１０の出力信号を求める増幅回路１９１を含んでいる。ＣＣＤ１０の表面は、ｎ型蓄積領域１３の部分を除き、アルミニウムやタングステンなどの金属層（図示せず）によって遮光されている。
【００２４】
ＣＣＤ１０は、以下のように動作する。ｎ型蓄積領域１３には、所定の期間（信号電荷蓄積期間）内に、入射光の強度に応じた信号電荷が蓄積される。ＣＣＤ１０の外部からトランスファーゲート部１６をオン状態とする駆動電圧が印加されると、ｐ型半導体層１２内のトランスファーゲート部１６にチャネルが形成され、ｎ型蓄積領域１３に蓄積されていた信号電荷は垂直ＣＣＤ１５に転送される。トランスファーゲート部１６に印加された駆動電圧が所定のレベル（トランスファーゲート部１６をオフ状態とするレベル）になると、トランスファーゲート部１６に形成されたチャネルは消滅し、ｎ型蓄積領域１３と垂直ＣＣＤ１５との間には電位バリアが形成される。駆動電圧が上記所定のレベルである間は、ｎ型蓄積領域１３で発生した電荷は、この電位バリアを越えることができない。このため、ｎ型蓄積領域１３には再び信号電荷が蓄積される。
【００２５】
垂直ＣＣＤ１５と水平ＣＣＤ１８とは、ＣＣＤ１０の外部からパルス駆動される。これにより、垂直ＣＣＤ１５に移動した信号電荷は、垂直ＣＣＤ１５の一方の端部（水平ＣＣＤ１８に接続された側の端部）まで転送され、さらに、水平ＣＣＤ１８によって出力部１９まで転送される。出力部１９まで転送された信号電荷は、電気信号として扱われる。この電気信号は増幅回路１９１によって増幅され、増幅された信号がＣＣＤ１０の出力信号となる。
【００２６】
次に、ＣＣＤ１０におけるブルーミング現象の防止方法を説明する。ＣＣＤ１０は、縦型オーバーフロードレイン構造を用いて、ブルーミング現象を防止している。図３は、ｎ型半導体基板１１に基板バイアス電圧Ｖｓｕｂ  を印加した場合の、図２に示すＢ―Ｂ’線に沿った電位分布図である。図３において、縦軸は電位を表し、下に行くほど電位は高くなる。また、横軸はＣＣＤ１０の受光面からの距離（受光面からの深さ）を表し、右に行くほど受光面からの距離が大きくなる。図３には左から順に、ｐ型表面層１４、ｎ型蓄積領域１３、ｐ型半導体層１２、およびｎ型半導体基板１１の電位が示されている。
【００２７】
ｎ型半導体基板１１に基板バイアス電圧Ｖｓｕｂ  を印加した場合、ｎ型蓄積領域１３の直下にあるｐ型半導体層１２は空乏化する。また、ｐ型表面層１４は空乏化しないため、その電位は０ボルトとなる。図３には、ｎ型蓄積領域１３に信号電荷が蓄積されていないときの電位分布（電荷未蓄積のとき）と、ｎ型蓄積領域１３に飽和電荷量に等しい信号電荷が蓄積されているときの電位分布（飽和状態のとき）とが同時に示されている。
【００２８】
ｎ型蓄積領域１３に信号電荷が蓄積されていないとき、ｐ型半導体層１２の電位（図３では山の背にあたる点の電位）とｎ型蓄積領域１３の電位（図３では谷の底にあたる点の電位）との間には、所定の電位差Ｂｅがあるものとする。ＣＣＤ１０に光が入射し、ｎ型蓄積領域１３に信号電荷が蓄積されると、ｎ型蓄積領域１３の電位は低下し（図３では上方向に向かう）、ｐ型半導体層１２とｎ型蓄積領域１３との間の電位差も小さくなる。この電位差が一定以上ある間は、ｎ型蓄積領域１３に蓄積された信号電荷は、ｎ型半導体基板１１には流れない。このように、ｐ型半導体層１２とｎ型蓄積領域１３との間の電位差は、電位バリアとして機能する。
【００２９】
ｎ型蓄積領域１３に蓄積された信号電荷の量があるしきい値Ｔに達すると、ｐ型半導体層１２とｎ型蓄積領域１３との間の電位差は十分に小さくなり、ｎ型蓄積領域１３に蓄積された信号電荷が電位バリアを越えることができるようになる。ｎ型蓄積領域１３にさらに信号電荷が蓄積されると、ｎ型蓄積領域１３で新たに発生する信号電荷の量と、電位バリア（図３に示す電位差Ｂｓ）を越えてｎ型蓄積領域１３からｎ型半導体基板１１に流れる信号電荷の量が等しくなる。このときｎ型蓄積領域１３に蓄積されている信号電荷の量が、飽和電荷量となる。
【００３０】
図２に示すように、ｎ型蓄積領域１３の周囲にはトランスファーゲート部１６およびｐ型分離部１７ａ、１７ｂが形成されている。ｎ型半導体基板１１に印加される基板バイアス電圧Ｖｓｕｂ  は、ｐ型半導体層１２の構造（例えば、アクセプタ濃度や厚み）などを考慮して、電位バリアの電位がトランスファーゲート部１６およびｐ型分離部１７ａ、１７ｂの電位より高くなるように決定される。
【００３１】
したがって、ＣＣＤ１０に強い光が入射し、ｎ型蓄積領域１３に蓄積された信号電荷が上記しきい値Ｔ以上となった場合でも、ｎ型蓄積領域１３に蓄積された信号電荷は、トランスファーゲート部１６やｐ型分離部１７ａ、１７ｂには流れず、電位バリアを越えてｎ型半導体基板１１に流れ込む。言い換えると、ＣＣＤ１０に強い光が入射しても、ｎ型蓄積領域１３からあふれた過剰な信号電荷は、他の画素に対応したｎ型蓄積領域１３や垂直ＣＣＤ１５などには流れ込まない。したがって、このような縦型オーバーフロードレイン構造を有するＣＣＤ１０では、ブルーミング現象を防止することができる。
【００３２】
次に、ＣＣＤ１０において、温度変動に伴う飽和電荷量の変動を防止する方法を説明する。ｎ型半導体基板１１からｐ型表面層１４までの電位分布は、ｎ型半導体基板１１に印加された基板バイアス電圧Ｖｓｕｂ  に応じて変化する。また、電位分布の変化に伴い、電位バリアの高さも変化するので、１つのｎ型蓄積領域１３に蓄積できる電荷量（飽和電荷量）も変化する。したがって、基板バイアス電圧Ｖｓｕｂ  を制御することにより、ＣＣＤ１０の飽和電荷量を制御することができる。
【００３３】
ＣＣＤ１０では、基板バイアス電圧Ｖｓｕｂ  は、図１に示す基板バイアス供給回路２０ａから供給される。基板バイアス供給回路２０ａは、ＭＯＳトランジスタ抵抗２１、ポリシリコン抵抗２２、ドライバトランジスタ２３、および負荷トランジスタ２４を含んでいる。基板バイアス供給回路２０ａは、ＣＣＤの基板表面に設けられ、負の温度特性を有する（すなわち、温度上昇時には低い電圧を出力し、温度下降時には高い電圧を出力する）ことを特徴とする。
【００３４】
図１に示すように、ＭＯＳトランジスタ抵抗２１とポリシリコン抵抗２２とは直列接続される。この直列接続回路の一端には電源電圧ＶＤが印加され、他端は接地される。ドライバトランジスタ２３と負荷トランジスタ２４とは、直列接続される。この直列接続回路の一端にも電源電圧ＶＤが印加され、他端は接地される。ＭＯＳトランジスタ抵抗２１とポリシリコン抵抗２２との接続点Ｐ１は、ドライバトランジスタ２３のゲート端子に接続される。これにより、ＭＯＳトランジスタ抵抗２１とポリシリコン抵抗２２とを用いて電源電圧ＶＤを抵抗分割した結果の電圧が、ドライバトランジスタ２３のゲート端子に印加される。ドライバトランジスタ２３と負荷トランジスタ２４との接続点Ｐ２はｎ型半導体基板１１と電気的に接続され、接続点Ｐ２の電位が基板バイアス電圧Ｖｓｕｂ  となる。なお、ドライバトランジスタ２３と負荷トランジスタ２４とは、基板バイアス供給回路２０ａの出力信号のインピーダンスを整合させるために設けられている。
【００３５】
ＭＯＳトランジスタ抵抗２１とポリシリコン抵抗２２とを同じ製造工程で、同時に、同じＣＣＤの基板表面に形成した場合でも、両者の温度特性は相違する。一例を挙げると、ある製造工程で製造されたＭＯＳトランジスタ抵抗２１とポリシリコン抵抗２２とについて、温度が摂氏２５度から摂氏６０度に変化した場合の温度特性を測定すると、ポリシリコン抵抗２２の抵抗値は約９．２％増加するのに対して、ＭＯＳトランジスタ抵抗２１の抵抗値は約１３．８％増加するという測定結果が得られた。このように互いに異なる温度特性を有するＭＯＳトランジスタ抵抗２１とポリシリコン抵抗２２とを、温度特性変動の小さいほう（この例では、ＭＯＳトランジスタ抵抗２１）を電源側に、温度特性変動の大きいほう（この例では、ポリシリコン抵抗２２）を接地側に配置して両者を直列接続した場合、両者の接続点（この例では、接続点Ｐ１）の電位は、温度の上昇に伴って下降する。このため、基板バイアス電圧Ｖｓｕｂ  も、温度の上昇に伴って下降する。したがって、基板バイアス供給回路２０ａは、負の温度特性を有していると言える。
【００３６】
図４は、ＣＣＤ１０において、基板バイアス電圧Ｖｓｕｂ  の変化に応じて飽和電荷量が変化する様子を示す図である。図４には、ＣＣＤ１０の表面温度が所定の温度Ｔｍである場合、温度Ｔｍより高い温度Ｔｈである場合、および、温度Ｔｍより低い温度Ｔｌである場合の電位分布が同時に示されている。これら３つの場合に基板バイアス供給回路２０ａから供給される基板バイアス電圧Ｖｓｕｂ  を、順にＶｓｕｂ−Ｍ  、Ｖｓｕｂ−Ｈ  およびＶｓｕｂ−Ｌ  とする。上述したように、基板バイアス供給回路２０ａは負の温度特性を有するので、これらの３つの電圧を低いものから順に並べると、Ｖｓｕｂ−Ｈ  、Ｖｓｕｂ−Ｍ  、Ｖｓｕｂ−Ｌ  の順となる。
【００３７】
ＣＣＤ１０の表面温度が温度Ｔｍから温度Ｔｈに上昇した場合には、基板バイアス電圧Ｖｓｕｂ  はＶｓｕｂ−Ｍ  からＶｓｕｂ−Ｈ  に下降する。これに伴い、図４に示すように、電位分布も全般的に下降する（図４では上方向に向かう）。このとき、ｐ型半導体層１２内に生じる電位バリア（ｐ型半導体層１２とｎ型蓄積領域１３との間の電位差）は、その高さが高くなる。つまり、ＣＣＤ１０の表面温度が上昇したために、ｎ型蓄積領域１３に蓄積された信号電荷が電位バリアを越えやすくなったときには、電位バリアの高さが高くなる。したがって、ＣＣＤ１０の表面温度が上昇したときでも、ｎ型蓄積領域１３に蓄積された信号電荷が、元の温度のときと同じ程度にしか電位バリアを越えないようにすることができる。
【００３８】
これとは逆に、ＣＣＤ１０の表面温度が温度Ｔｍから温度Ｔｌに下降した場合には、基板バイアス電圧Ｖｓｕｂ  はＶｓｕｂ−Ｍ  からＶｓｕｂ−Ｌ  に上昇し、電位分布も全般的に上昇し（図４では下方向に向かう）、電位バリアの高さは低くなる。つまり、ＣＣＤ１０の表面温度が下降したために、ｎ型蓄積領域１３に蓄積された信号電荷が電位バリアを越えにくくなったときには、電位バリアの高さが低くなる。したがって、ＣＣＤ１０の表面温度が下降したときでも、ｎ型蓄積領域１３に蓄積された信号電荷が、元の温度のときと同じ程度に電位バリアを越えるようにすることができる。
【００３９】
以上に示すように、本実施形態に係るＣＣＤによれば、互いに異なる温度特性を有する２種類の抵抗を用いて電源電圧を抵抗分割することにより、負の温度特性を有する基板バイアス電圧が得られる。この基板バイアス電圧をｎ型半導体基板に印加することにより、温度変動に伴う飽和電荷量の変動を防止し、高温時に発生しやすいブルーミング現象を防止することができる。したがって、動作温度に依らず常に大きなダイナミックレンジを有するＣＣＤを得ることができる。
【００４０】
これに加えて、本実施形態に係るＣＣＤでは、基板バイアス供給回路は、ＣＣＤの基板表面に設けられ、ＣＣＤの表面温度に応じた基板バイアス電圧を供給する。このようにＣＣＤの表面温度に基づき基板バイアス電圧を制御することにより、ＣＣＤの外部に設けた回路から基板バイアス電圧を供給する場合と比べて、より正確に飽和電荷量を制御することができる。
【００４１】
なお、基板バイアス供給回路２０は、図１に示した回路に限定されず、ＣＣＤの基板表面に設けられ、かつ、負の温度特性を有する任意の回路であってよい。例えば、図５や図６に示す回路を、基板バイアス供給回路２０として使用できる。図５に示す基板バイアス供給回路２０ｂでは、ポリシリコン抵抗２５が電源側に、ＭＯＳトランジスタ抵抗２６が接地側に配置されているので、ポリシリコン抵抗２５とＭＯＳトランジスタ抵抗２６との接続点Ｐ３の電位は、温度の上昇に伴って上昇する。負荷トランジスタ２７とドライバトランジスタ２８とは、基板バイアス供給回路２０ｂの出力信号のインピーダンスを整合させるとともに、接続点Ｐ３の電位を反転させて基板バイアス電圧Ｖｓｕｂ  として出力する。このように、ポリシリコン抵抗とＭＯＳトランジスタ抵抗との配置を逆にした場合でも、後段回路で信号を反転させることにより、負の温度特性を有する基板バイアス供給回路を構成することができる。
【００４２】
図６に示す基板バイアス供給回路２０ｃでは、基板バイアス供給回路２０ａに含まれるポリシリコン抵抗２２（図１を参照）に代えて、可変抵抗回路３０が使用されている。可変抵抗回路３０は、ポリシリコン抵抗３１とヒューズ３２との並列接続回路を複数個（図６では３個）直列接続した回路と、ヒューズ３２を選択的に切断する電圧を印加するための複数の端子３３とを有している。基板バイアス供給回路２０ｃを備えたＣＣＤの検査工程では、製造されたＣＣＤの特性が測定され、測定された特性に基づき、供給すべき基板バイアス電圧Ｖｓｕｂ  が算出される。その上で、算出された基板バイアス電圧Ｖｓｕｂ  が基板バイアス供給回路２０ｃから供給されるように、ヒューズ３２が選択的に切断される。このように、ポリシリコン抵抗またはＭＯＳトランジスタ抵抗の一方に可変抵抗回路を用いた場合でも、負の温度特性を有する基板バイアス供給回路を構成することができる。
【００４３】
また、基板バイアス供給回路２０は、ＣＣＤ１０の基板表面において、他の要素（ｎ型蓄積領域１３、垂直ＣＣＤ１５、水平ＣＣＤ１８など）の妨げとならない任意の位置に設けてよい。例えば、図１に示す例では、基板バイアス供給回路２０は、出力部１９に含まれる増幅回路１９１に隣接して設けられている。一般に、ＣＣＤでは、出力段に設けられた増幅回路の付近が最も高温となる。したがって、図１に示すように基板バイアス供給回路を配置することにより、ＣＣＤの表面温度の最高値に基づく基板バイアス電圧Ｖｓｕｂ  を用いて、高温時に発生しやすいブルーミング現象をより確実に防止することができる。
【００４４】
（第２の実施形態）
図７は、本発明の第２の実施形態に係るＣＭＯＳセンサの構成を示す図である。図７に示すＣＭＯＳセンサ４０は、固体撮像装置の一種である４トランジスタ型ＣＭＯＳセンサである。図７には、ＣＭＯＳセンサ４０の平面図と、ＣＭＯＳセンサ４０の基板表面に設けられた読み出しパルス発生回路６１の回路図とが示されている。図８は、ＣＭＯＳセンサ４０におけるオーバーフロードレイン構造を説明するための、ＣＭＯＳセンサ４０の断面図である。
【００４５】
図７および図８を参照して、ＣＭＯＳセンサ４０の構成を説明する。図８に示すように、ｎ型半導体基板５７の受光側の主面には、ｐ型半導体層５８が形成されている。ｐ型半導体層５８内には、それぞれが１つの画素に対応する複数の感光セル５０ａが、２次元状に配列形成されている。感光セル５０ａは、図７に示すように、フォトダイオード５１ａ、読み出しトランジスタ５２ａ、リセットトランジスタ５３ａ、増幅トランジスタ５４ａ、行選択トランジスタ５５ａ、およびフローティング拡散層部５６ａを含んでいる。感光セル５０ａは、２次元状に配列された各列ごとに、共通した垂直信号線４２に接続されている。
【００４６】
図７に示す垂直信号線４２、水平選択回路４３、および出力部４４は、フォトダイオード５１ａに蓄積された信号電荷を読み出して電気信号を出力する電荷読み出し部として機能する。垂直信号線４２は水平選択回路４３の入力信号線となり、水平選択回路４３の後段には出力部４４が設けられる。出力部４４は、ＣＭＯＳセンサ４０の内部を流れる信号を増幅して、ＣＭＯＳセンサ４０の出力信号を求める増幅回路４４１を含んでいる。
【００４７】
フォトダイオード５１ａは、入射光を光電変換し、入射光の強度に応じた量の信号電荷を蓄積する。読み出しトランジスタ５２ａは、フォトダイオード５１ａとフローティング拡散層部５６ａとの間に設けられ、ゲート端子に供給された読み出し制御信号Ｒｄに従い、フォトダイオード５１ａに蓄積された信号電荷をフローティング拡散層部５６ａに転送する。フローティング拡散層部５６ａは、フォトダイオード５１ａから転送された信号電荷を一時的に蓄積する。リセットトランジスタ５３ａは、ゲート端子に供給されたリセット信号Ｒｓに従い、フローティング拡散層部５６ａに蓄積された信号電荷をリセットする。増幅トランジスタ５４ａは、フローティング拡散層部５６ａに蓄積された信号電荷を増幅する。行選択トランジスタ５５ａは、増幅トランジスタ５４ａと垂直信号線４２との間に設けられ、ゲート端子に供給されたアドレス選択信号Ｓｅｌに従い、増幅された信号を垂直信号線４２に出力する。
【００４８】
ＣＭＯＳセンサ４０は、以下のように動作する。フォトダイオード５１ａには、所定の期間（信号電荷蓄積期間）内に、入射光の強度に応じた信号電荷が蓄積される。リセット信号Ｒｓとして所定のパルスが入力されると、リセットトランジスタ５３ａはオン状態となり、フローティング拡散層部５６ａに蓄積されていた信号電荷はリセットされる。次に、読み出し制御信号Ｒｄとして所定のパルスが入力されると、読み出しトランジスタ５２ａはオン状態となり、フォトダイオード５１ａに蓄積されていた信号電荷は、フローティング拡散層部５６ａに転送される。さらに、アドレス選択信号Ｓｅｌに所定のパルスが入力されると、行選択トランジスタ５５ａがオン状態となり、垂直信号線４２には、フォトダイオード５１ａに蓄積されていた信号電荷に対応した信号が現れる。垂直信号線４２に現れた信号は、水平選択回路４３に入力され、水平選択回路４３によってさらに出力部４４まで転送される。出力部４４に転送された信号は増幅回路４４１によって増幅され、増幅された信号がＣＭＯＳセンサ４０の出力信号となる。
【００４９】
ＣＭＯＳセンサ４０は、横型オーバーフロードレイン構造を用いて、ブルーミング現象を防止している。より詳細には、ＣＭＯＳセンサ４０では、読み出しトランジスタ５２ａが、オーバーフロー制御部として機能する。読み出しトランジスタ５２ａのゲート端子には、図９に示すようにパルス状に変化する読み出し制御信号Ｒｄが供給される。読み出し制御信号Ｒｄのハイ時の電圧をＶ−ＲｄＨ、ロー時の電圧をＶ−ＲｄＬとするとき、電圧Ｖ−ＲｄＬには０ボルトより高い値が使用される。このような読み出し制御信号Ｒｄを読み出しトランジスタ５２ａのゲート端子に供給することにより、読み出しトランジスタ５２ａには常に電流が流れる。したがって、フォトダイオード５１ａからあふれた電荷は、図１０に示すように、読み出しトランジスタ５２ａを通過してフローティング拡散層部５６ａに流れ込む。よって、このような横型オーバーフロードレイン構造を有するＣＭＯＳセンサ４０では、ブルーミング現象を防止することができる。
【００５０】
ＣＭＯＳセンサ４０において、温度変化に伴う飽和電荷量の変動を防止するためには、読み出しトランジスタ５２ａのゲート端子に供給される読み出し制御信号Ｒｄのロー時の電圧Ｖ−ＲｄＬに、負の温度特性を持たせればよい。このため、ＣＭＯＳセンサ４０は、その基板表面に、図７に示す読み出しパルス発生回路６１ａを備えている。
【００５１】
読み出しパルス発生回路６１ａは、ＭＯＳトランジスタ抵抗６２ａ、ポリシリコン抵抗６３ａ、ドライバトランジスタ６４ａ、負荷トランジスタ６５ａ、およびパルス発生回路６６ａを含んでいる。このうち、パルス発生回路６６ａ以外の４つの素子は、第１の実施形態に係る基板バイアス供給回路２０ａと同じ電圧供給回路を構成する。この電圧供給回路は、ＭＯＳトランジスタ抵抗６２ａとポリシリコン抵抗６３ａとを用いて電源電圧ＶＤを抵抗分割することにより、負の温度特性を有する電圧Ｖ−ＲｄＬを供給する。パルス発生回路６６ａは、供給された電圧Ｖ−ＲｄＬに基づき、ロー時の電圧が電圧Ｖ−ＲｄＬであって、パルス状に変化する読み出し制御信号Ｒｄを出力する。
【００５２】
読み出しパルス発生回路６１ａに含まれる電圧供給回路は負の温度特性を有する。したがって、ＣＭＯＳセンサ４０の表面温度が上昇した場合には、読み出し制御信号Ｒｄのロー時の電圧Ｖ−ＲｄＬは下降する。このため、フォトダイオード５１ａに蓄積された信号電荷は、フローティング拡散層部５６ａに流れにくくなる。よって、ＣＭＯＳセンサ４０の表面温度が上昇したときでも、フォトダイオード５１ａに蓄積された信号電荷が、元の温度のときと同じ程度にしかフローティング拡散層部５６ａに流れないようにすることができる。これとは逆に、ＣＭＯＳセンサ４０の表面温度が下降した場合には、読み出し制御信号Ｒｄのロー時の電圧Ｖ−ＲｄＬは上昇する。このため、フォトダイオード５１ａに蓄積された信号電荷は、フローティング拡散層部５６ａに流れやすくなる。よって、ＣＭＯＳセンサ４０の表面温度が下降したときでも、フォトダイオード５１ａに蓄積された信号電荷が、元の温度のときと同じ程度にフローティング拡散層部５６ａに流れるようにすることができる。このようにして、基板表面の温度変化にかかわらず、ＣＭＯＳセンサ４０における飽和電荷量を一定に保つことができる。
【００５３】
以上に示すように、本実施形態に係るＣＭＯＳセンサによれば、互いに異なる温度特性を有する２種類の抵抗を用いて電源電圧を抵抗分割することにより、負の温度特性を有する制御電圧が得られる。オーバーフロー制御部として機能する読み出しトランジスタのゲート端子には、ロー時の電位が求めた制御電圧となるパルス状の読み出し制御信号が供給される。したがって、このように構成されたＣＭＯＳセンサによれば、温度変動に伴う飽和電荷量の変動を防止し、高温時に発生しやすいブルーミング現象を防止することができる。よって、動作温度に依らず常に大きなダイナミックレンジを有する４トランジスタ型ＣＭＯＳセンサを得ることができる。
【００５４】
（第３の実施形態）
図１１は、本発明の第３の実施形態に係るＣＭＯＳセンサの構成を示す図である。図１１に示すＣＭＯＳセンサ４１は、固体撮像装置の一種である３トランジスタ型ＣＭＯＳセンサである。図１１には、ＣＭＯＳセンサ４１の平面図と、ＣＭＯＳセンサ４１の基板表面に設けられたリセットパルス発生回路６７の回路図とが示されている。ＣＭＯＳセンサ４１は第２の実施形態に係るＣＭＯＳセンサ４０とほぼ同じ構成を有するので、以下では両者の相違点のみを説明する。
【００５５】
ＣＭＯＳセンサ４１に含まれる感光セル５０ｂは、フォトダイオード５１ｂ、リセットトランジスタ５３ｂ、増幅トランジスタ５４ｂ、行選択トランジスタ５５ｂ、およびフローティング拡散層部５６ｂを含んでいる。これら５つの要素は、第２の実施形態に係る感光セル５０ａに含まれる要素と同様に動作する。また、ＣＭＯＳセンサ４１には、読み出しトランジスタを含まない感光セル５０ｂから垂直信号線４２に信号を読み出すために、パルス状に変化する電源電圧が供給される。
【００５６】
ＣＭＯＳセンサ４１では、リセットトランジスタ５３ｂが、オーバーフロー制御部として機能する。リセットトランジスタ５３ｂのゲート端子には、図９に示した読み出し制御信号Ｒｄと同様にパルス状に変化するリセット信号Ｒｓが供給される。リセット信号Ｒｓのロー時の電圧をＶ−ＲｓＬとするとき、電圧Ｖ−ＲｓＬには０ボルトより高い値が使用される。
【００５７】
ＣＭＯＳセンサ４１は、その基板表面に、図１１に示すリセットパルス発生回路６７ｂを備えている。リセットパルス発生回路６７ｂと第２の実施形態に係る読み出しパルス発生回路６１ａとは、同じ構成を有している。ただし、リセットパルス発生回路６７ｂでは、電圧供給回路は電圧Ｖ−ＲｓＬを供給し、パルス発生回路６６ｂは、供給された電圧Ｖ−ＲｓＬに基づき、ロー時の電圧が電圧Ｖ−ＲｓＬであって、パルス状に変化するリセット信号Ｒｓを出力する。
【００５８】
ＣＭＯＳセンサ４１におけるブルーミング現象の防止方法、および温度変化に伴う飽和電荷量の変動の防止方法は、第２の実施形態に係るＣＭＯＳセンサ４０と同じである。したがって、本実施形態に係るＣＭＯＳセンサによれば、温度変動に伴う飽和電荷量の変動を防止し、高温時に発生しやすいブルーミング現象を防止することができる。よって、動作温度に依らず常に大きなダイナミックレンジを有する３トランジスタ型ＣＭＯＳセンサを得ることができる。
【００５９】
（第４の実施形態）
図１２は、本発明の第４の実施形態に係るＣＣＤの構成を示す図である。図１２に示すＣＣＤ７０は、第１の実施形態に係るＣＣＤ１０に、ＣＣＤの表面温度を複数の位置で検知して基板バイアス電圧を求める機能を追加したものである。図１２には、ＣＣＤ７０の平面図と、ＣＣＤ７０の基板表面に設けられた基板バイアス供給回路の回路図とが示されている。本実施形態の構成要素のうち、第１の実施形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。
【００６０】
ＣＣＤ７０に含まれる基板バイアス供給回路は、４つの温度検知部７１ａ〜ｄ、および電圧合成部７２を含んでいる。温度検知部７１ａ〜ｄは、ＣＣＤ７０の基板表面における互いに異なる位置に設けられる。図１２に示す例では、温度検知部７１ａ〜ｄは、ＣＣＤ７０の基板表面において、ＣＣＤ７０の各辺の中心付近に設けられている。なお、基板バイアス供給回路に含まれる温度検知部の個数および位置は任意でよい。
【００６１】
温度検知部７１ａは、ＭＯＳトランジスタ抵抗２１とポリシリコン抵抗２２との直列接続回路を含んでいる。この直列接続回路の一端には電源電圧ＶＤが印加され、他端は接地される。このため、温度検知部７１ａからは、電源電圧ＶＤを抵抗分割した結果の電圧Ｖ１が出力される。電圧Ｖ１は、温度検知部７１ａが設けられた位置におけるＣＣＤ７０の表面温度が上昇したときには低くなり、当該温度が下降したときには高くなる。温度検知部７１ｂ〜ｄは、温度検知部７１ａと同じ構成を有する。温度検知部７１ｂ〜ｄから出力される電圧Ｖ２〜Ｖ４は、それぞれ、温度検知部７１ｂ〜ｄが設けられた位置におけるＣＣＤ７０の表面温度が上昇したときには低くなり、当該温度が下降した時には高くなる。
【００６２】
電圧合成部７２は、平均化回路７３、ドライバトランジスタ２３、および負荷トランジスタ２４を含んでいる。ドライバトランジスタ２３と負荷トランジスタ２４とは、直列接続される。この直列接続回路の一端には電源電圧ＶＤが印加され、他端は接地される。温度検知部７１ａ〜ｄから出力された電圧Ｖ１〜Ｖ４は、平均化回路７３に入力される。平均化回路７３は、電圧Ｖ１〜Ｖ４の単純平均または逆数平均を求める。平均化回路７３の出力は、ドライバトランジスタ２３のゲート端子に接続される。ドライバトランジスタ２３と負荷トランジスタ２４との接続点Ｐ２は、ＣＣＤ７０に含まれるｎ型半導体基板と電気的に接続され、接続点Ｐ２の電位が、ＣＣＤ７０における基板バイアス電圧Ｖｓｕｂ  となる。
【００６３】
このようにして得られた基板バイアス電圧Ｖｓｕｂ  は、ＣＣＤ７０の表面温度を複数の位置で検知し、検知した複数の温度に基づき算出されたものである。したがって、基板バイアス電圧Ｖｓｕｂ  は、ＣＣＤ７０の表面温度の平均値が上昇したときには低くなり、当該平均値が下降したときには高くなる。
【００６４】
以上に示すように、本実施形態に係るＣＣＤでは、基板バイアス供給回路は、ＣＣＤの表面温度を複数の位置で検知し、検知した複数の表面温度に基づき基板バイアス電圧を供給する。このようにして求めた基板バイアス電圧を用いた場合でも、基板バイアス電圧が負の温度特性を有するものであれば、温度変化に伴う飽和電荷量の変動を防止し、高温時に発生しやすいブルーミング現象を防止することができる。
【００６５】
これに加えて、本実施形態に係るＣＣＤでは、複数の位置における表面温度に基づく基板バイアス電圧が使用されるので、ＣＣＤ全体の表面温度を考慮して、温度変化に伴う飽和電荷量の変動をより効果的に防止することができる。
【００６６】
なお、第１ないし第４の実施形態については、以下のような変形例を構成することができる。第１の実施形態では、負の温度特性を有する電圧供給回路の例として、基板バイアス供給回路２０の詳細な回路構成を３種類示したが、第２ないし第４の実施形態においても、これら３種類の回路のいずれを用いてもよい。また、第４の実施形態における基板バイアス供給回路を、ＣＭＯＳセンサに適用してもよい。
【００６７】
また、第１ないし第４の実施形態ではｎチャネル型の固体撮像装置について説明したが、各実施形態で説明した方法を、ｐチャネル型の固体撮像装置に適用してもよい。ｐチャネル型の固体撮像装置を得るためには、上述したｎチャネル型の固体撮像装置においてｐ型とｎ型とを入れ替えればよい。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＣＣＤの構成を示す図
【図２】本発明の第１の実施形態に係るＣＣＤの断面図
【図３】本発明の第１の実施形態に係るＣＣＤの電位図
【図４】本発明の第１の実施形態に係るＣＣＤにおいて、基板バイアス電圧の変化に応じて飽和電荷量が変化する様子を示す図
【図５】本発明の第１の実施形態に係るＣＣＤに含まれる基板バイアス供給回路の他の構成を示す回路図
【図６】本発明の第１の実施形態に係るＣＣＤに含まれる基板バイアス供給回路の他の構成を示す回路図
【図７】本発明の第２の実施形態に係るＣＭＯＳセンサの構成を示す図
【図８】本発明の第２の実施形態に係るＣＭＯＳセンサの断面図
【図９】本発明の第２の実施形態に係るＣＭＯＳセンサにおける読み出し制御信号を示す図
【図１０】本発明の第２の実施形態に係るＣＭＯＳセンサにおけるオーバーフロードレイン構造を示す図
【図１１】本発明の第３の実施形態に係るＣＭＯＳセンサの構成を示す図
【図１２】本発明の第４の実施形態に係るＣＣＤの構成を示す図
【図１３】従来のＣＣＤで使用される基板バイアス供給回路の構成を示す回路図
【図１４】従来のＣＣＤで使用される基板バイアス供給回路の他の構成を示す回路図
【符号の説明】
１０、７０…ＣＣＤ
１１、５７…ｎ型半導体基板
１２、５８…ｐ型半導体層
１３…ｎ型蓄積領域
１４…ｐ型表面層
１５…垂直ＣＣＤ
１６…トランスファーゲート部
１７…ｐ型分離部
１８…水平ＣＣＤ
１９、４４…出力部
２０…基板バイアス供給回路
２１、２６、６２…ＭＯＳトランジスタ抵抗
２２、２５、３１、６３…ポリシリコン抵抗
２３、２８、６４…ドライバトランジスタ
２４、２７、６５…負荷トランジスタ
３０…可変抵抗回路
３２…ヒューズ
３３…端子
４０、４１…ＣＭＯＳセンサ
４２…垂直信号線
４３…水平選択回路
５０…感光セル
５１…フォトダイオード
５２…読み出しトランジスタ
５３…リセットトランジスタ
５４…増幅トランジスタ
５５…行選択トランジスタ
５６…フローティング拡散層部
６１…読み出しパルス発生回路
６６…パルス発生回路
６７…リセットパルス発生回路
７１…温度検知部
７２…電圧合成部
７３…平均化回路
１９１、４４１…増幅回路
【図１】
2005006201.tif 000003
【図２】
2005006201.tif 000004
【図３】
2005006201.tif 000005
【図４】
2005006201.tif 000006
【図５】
2005006201.tif 000007
【図６】
2005006201.tif 000008
【図７】
2005006201.tif 000009
【図８】
2005006201.tif 000010
【図９】
2005006201.tif 000011
【図１０】
2005006201.tif 000012
【図１１】
2005006201.tif 000013
【図１２】
2005006201.tif 000014
【図１３】
2005006201.tif 000015
【図１４】
2005006201.tif 000016