(57)【要約】【課題】１つのＬＳＩ内に多くの機能を盛り込むと、ＬＳＩ内部の配線が非常に複雑になり、ラインロックモードでは、源発振クロックＥＣＫとマスタークロックＭＣＫのクロック同士がＤＳＰ内部で干渉しあい、結果として、映像信号にビートノイズが発生する。【解決手段】ラインロックモード時に源発振クロックＥＣＫおよびマスタークロックＭＣＫの各周波数として異なる周波数を設定する、本例では源発振クロックＥＣＫを例えば２７ＭＨｚに、マスタークロックＭＣＫを例えば２８ＭＨｚにそれぞれ設定し、両クロックＥＣＫ，ＭＣＫ間に周波数差を持たせる。【選択図】図３
2005348017.tif 000002
【特許請求の範囲】
【請求項１】
他の撮像装置と同期をとるラインロックモードと、他の撮像装置と同期をとらないインターナルモードとを有する撮像装置であって、
源発振クロックを発生する第１のクロック発生手段と、
他の撮像装置と同期をとるための外部同期信号に同期したマスタークロックを発生する第２のクロック発生手段と、
前記ラインロックモードでは前記源発振クロックと前記マスタークロックに基づいて、前記インターナルモードでは前記源発振クロックに基づいて、撮像して得た映像信号を信号処理する信号処理手段と、
前記ラインロックモード時に前記源発振クロックおよび前記マスタークロックの各周波数として異なる周波数を設定するクロック周波数設定手段と
を備えたことを特徴とする撮像装置。
【請求項２】
前記第１のクロック発生手段は、前記マスタークロックと同一周波数の第１のクロックと、前記マスタークロックと異なる周波数の第２のクロックとを発生し、
前記クロック周波数設定手段は、前記インターナルモード時に前記第１のクロックを、前記ラインロックモード時に前記第２のクロックを前記源発振クロックとしてそれぞれ選択する
ことを特徴とする請求項１記載の撮像装置。
【請求項３】
前記クロック周波数設定手段は、前記外部同期信号を検出する検出手段を有し、前記検出手段による前記外部同期信号の非検出時に前記第１のクロックを、前記検出手段による前記外部同期信号の検出時に前記第２のクロックを前記源発振クロックとしてそれぞれ選択する
ことを特徴とする請求項２記載の撮像装置。
【請求項４】
他の撮像装置と同期をとるラインロックモードと、他の撮像装置と同期をとらないインターナルモードとを有し、前記ラインロックモードでは源発振クロックと他の撮像装置と同期をとるための外部同期信号に同期したマスタークロックに基づいて、前記インターナルモードでは前記源発振クロックに基づいて、撮像して得た映像信号を信号処理する撮像装置の駆動方法であって、
前記ラインロックモード時に前記源発振クロックおよび前記マスタークロックの各周波数として異なる周波数を設定する
ことを特徴とする撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置および撮像装置の駆動方法に関し、特に、複数の撮像装置で撮影した画像を一つのモニター上に同時にあるいは適宜切り替えて表示する撮像システムにおいて、他の撮像装置と同期をとるための外部同期が可能な撮像装置および当該撮像装置の駆動方法に関する。
【背景技術】
【０００２】
複数の撮像装置で撮影した画像を一つのモニター上に同時にあるいは適宜切り替えて表示する撮像システム、例えば、複数の撮像装置を設置した場所ごとの状況を一つのモニター上で集中して監視する監視カメラシステムが広く知られており（例えば、特許文献１参照）、この監視カメラシステムで用いられる撮像装置では、ＣＣＤ(Charge Coupled Device)型などの固体撮像素子が撮像デバイスとして用いられている。
【０００３】
監視カメラシステムで用いられる撮像装置は、他の撮像装置と同期をとるための外部同期の一つであるラインロックモードと、他の撮像装置と同期をとる必要がないときの動作モードとなるインターナルモードとを有している。インターナルモードでは、源発振クロックＥＣＫを用いて信号処理系の各回路部分を動作させれば良いのに対して、ラインロックモードでは、他の撮像装置の映像信号と同期をとるために、外部同期信号に同期し、かつ源発振クロックＥＣＫと同一周波数のマスタークロックＭＣＫをＰＬＬ(Phase Locked Loop;位相ロックループ)回路を用いて生成し、当該マスタークロックＭＣＫを源発振クロックＥＣＫと共に用いて信号処理系の各回路部分を動作させるようにしている。
【０００４】
ところで、撮像装置の信号処理系の各回路部分としては、上記ＰＬＬ回路の他に、ＤＳＰ(Digital Signal Processor;デジタル信号処理)回路やタイミングジェネレータなどが挙げられる。これらＤＳＰ回路、タイミングジェネレータ、ＰＬＬ回路などの各回路部分を別々のＬＳＩで構成するのではなく、１つのＬＳＩで構成して１つのＤＳＰ回路として構築することにより、実装面積の縮小および外付け部品の削減を図ることができるため、システム全体のコンパクト化、低コスト化を図る上で有利である。
【０００５】
【特許文献１】特開２０００−２４４８９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、１つのＬＳＩ（ＤＳＰ）内にＰＬＬ回路やタイミングジェネレータなどの多くの機能を盛り込むことにより、ＬＳＩ内部の配線が非常に複雑になる。すると、ラインロックモードでは、同一周波数の源発振クロックＥＣＫとマスタークロックＭＣＫとを用いて回路動作を行うことになるため、源発振クロックＥＣＫとマスタークロックＭＣＫのクロック同士がＤＳＰ内部で干渉しあい、結果として、映像信号にビートノイズが発生するという課題があった。
【０００７】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、ラインロックモード時のクロック同士の干渉を抑制し、映像信号にビートノイズが発生するのを抑えることが可能な撮像装置および撮像装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明では、他の撮像装置と同期をとるラインロックモードと、他の撮像装置と同期をとらないインターナルモードとを有し、前記ラインロックモードでは源発振クロックと他の撮像装置と同期をとるための外部同期信号に同期したマスタークロックに基づいて、前記インターナルモードでは前記源発振クロックに基づいて、撮像して得た映像信号を信号処理する撮像装置において、前記ラインロックモード時に前記源発振クロックおよび前記マスタークロックの各周波数として異なる周波数を設定する構成を採っている。
【０００９】
上記構成の撮像装置において、ラインロックモード時に源発振クロックおよびマスタークロックの各周波数として異なる周波数を設定し、両クロック間に周波数差を持たせることで、これら源発振クロックおよびマスタークロックに基づいて信号処理を行う信号処理系において、配線が複雑であったとしても、両クロック間に周波数差があることによって源発振クロックとマスタークロックの間でのクロック同士の干渉を抑制できる。
【発明の効果】
【００１０】
本発明によれば、ラインロックモード時に源発振クロックおよびマスタークロックの各周波数として異なる周波数を設定することで、両クロック間間でのクロック同士の干渉を抑制できるため、映像信号にビートノイズが発生するのを抑えることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１２】
図１は、本発明が適用される撮像システムの一例を示す構成図である。本撮像システムは、例えば４台の撮像装置、例えばＮＴＳＣ方式のカメラ装置１１〜１４を備え、これら４台のカメラ装置１１〜１４で撮影した画像を一つのモニター１５上に同時にあるいは適宜切り替えて表示する構成となっている。４台のカメラ装置１１〜１４は、例えば６０Ｈｚの電源１６で動作する。４台のカメラ１１〜１４装置から出力される映像信号（ＴＶビデオ信号）は、チャンネル切り替え器１７に供給される。
【００１３】
チャンネル切り替え器１７は、４チャンネルの映像信号を適宜切り替えてモニター１５に供給する。チャンネル切り替え器１７からモニター１５に対して、例えば４チャンネルの映像信号が同時に供給されるときは、これら４チャンネルの映像信号に基づく各画像がモニター１５上に表示画面が４分割された状態で同時に表示される。１チャンネルずつ別々に供給されるときは、当該チャンネルの映像信号に基づく画像がモニター１５上に全面に亘って表示される。
【００１４】
上記構成の撮像システムにおいて、カメラ装置１１〜１４の各々は、他のカメラ装置と同期をとるための外部同期の一つであるラインロックモードと、他のカメラ装置と同期をとる必要がないときの動作モードとなるインターナルモードとを有している。これらカメラ装置（撮像装置）１１〜１４の具体的な構成について以下に説明する。
【００１５】
図２は、カメラ装置１１〜１４の信号処理系の構成の一例を示すシステムブロック図である。図２において、被写体（図示せず）から入射した像光は、レンズ２１および光学ローパスフィルタ（ＬＰＦ）２２を通して撮像素子２３の撮像面上に結像される。撮像素子２３としては、ＣＣＤ型やＣＭＯＳ型などの撮像素子が用いられる。撮像素子２３の出力信号は、アナログフロントエンド（ＡＦＥ）部２４でＣＤＳ(Correlated Double Sampling;相関二重サンプリング)やＡＧＣ(Automatic Gain Control;自動利得制御)などの処理が施された後、ＤＳＰ（デジタル信号処理）回路２５に供給される。
【００１６】
ＤＳＰ回路２５は、Ａ／Ｄ（アナログ／デジタル）変換器２６、輝度（Ｙ）信号処理回路２７、クロマ（Ｃ）信号処理回路２８、Ｄ／Ａ（デジタル／アナログ）変換器２９Ａ，２９Ｂ、ＯＰＤ(Optical Detector;光学検知)回路３０、マイクロコンピュータ３１およびタイミングジェネレータ（ＴＧ）３２などを有しており、１つのＬＳＩによって構成されている。
【００１７】
タイミングジェネレータ３２は、撮像素子２３を駆動するためのドライバ３３を内蔵している。このドライバ３３を含むタイミングジェネレータ３２については、ＤＳＰ回路２５の外付けとすることも可能である。Ａ／Ｄ変換器２６は、撮像素子２３からアナログフロントエンド部２４を経由して供給されるアナログ映像信号をデジタル映像信号に変換する。このデジタル映像信号は、輝度信号処理回路２７およびクロマ信号処理回路２８に供給される。
【００１８】
輝度信号処理回路２７は、ローパスフィルタ（ＬＰＦ）２７１、輪郭補正回路２７２、γ補正回路２７３およびアンプ２７４などを有する構成となっている。この輝度信号処理回路２７において所定の信号処理が行われたデジタル輝度信号は、Ｄ／Ａ変換器２９Ａでアナログ輝度信号に変換されてＤＳＰ回路２５外に出力される。クロマ信号処理回路２８は、原色分離回路２８１、ホワイトバランス（ＷＢ）回路２８２、γ補正回路２８３および色差マトリクス回路２８４などを有する構成となっている。このクロマ信号処理回路２８において所定の信号処理が行われたデジタルクロマ信号は、Ｄ／Ａ変換器２９Ｂでアナログクロマ信号に変換されてＤＳＰ回路２５外に出力される。
【００１９】
ＯＰＤ回路３０は、ある一定期間、例えば１フィールド期間（ＮＴＳＣ方式：１／６０［秒］、ＰＡＬ方式：１／５０［秒］）において輝度信号成分あるいはクロマ信号成分を積分（検波）するための回路である。マイクロコンピュータ３１は、ソフトウェアを含んでおり、ＯＰＤ回路３０の積分結果に基づいて自動露光（ＡＥ;Automatic Exposure）制御などを行う。具体的には、タイミングジェネレータ３２に対して撮像デバイス２３での電子シャッターの制御や、アナログフロントエンド部２４に対して電圧制御部３４を介してＡＧＣゲインの制御を行うことによって明るさのコントロールを行う。
【００２０】
図３は、上記構成のＤＳＰ回路２５におけるクロック系の構成の一例を示すブロック図であり、図中、図２と同等部分には同一符号を付して示している。
【００２１】
ＤＳＰ回路２５は、Ａ／Ｄ変換器（ＡＤＣ）２６、輝度信号処理回路２７、クロマ信号処理回路２８、Ｄ／Ａ変換器（ＤＡＣ）２９Ａ，２９Ｂ、マイクロコンピュータ３１およびタイミングジェネレータ３２に加えて、クロックジェネレータ３５、シンクジェネレータ（ＳＧ）３６およびデジタルインターフェース（ＤＩＦ）３７を有している。このＤＳＰ回路２５には、商用電源に基づいて外部同期信号生成回路３８で生成される、他のカメラ装置と同期をとるための外部同期信号ＶＤ（ＮＴＳＣ：６０Ｈｚ，ＰＡＬ：５０Ｈｚ）が供給される。この外部同期信号ＶＤは、他のカメラ装置のＤＳＰ回路にも同様に供給される。
【００２２】
本ＤＳＰ回路２５において、インターナルモード時に信号処理の基準となる源発振クロックＥＣＫを発生する第１のクロック発生部４１と、ラインロックモード時に源発振クロックＥＣＫと共に信号処理の基準となる、外部同期信号ＶＤに同期したマスタークロックＭＣＫを生成する第２のクロック発生部４２とが設けられている。
【００２３】
第１のクロック発生部４１は、ＤＳＰ回路２５の外付けとして、例えばクリスタル発振器によって構成されている。この第１のクロック発生部４１では、後述するように、源発振クロックＥＣＫとして異なる周波数の２つのクロックが生成される。この２つのクロックが源発振クロックＥＣＫとして選択的にＤＳＰ回路２５に供給される。すなわち、ＤＳＰ回路２５に供給される源発振クロックＥＣＫの周波数として２種類の周波数のいずれかが設定される。
【００２４】
第２のクロック発生部４２は、例えばＰＬＬ回路によって構成されてＤＳＰ回路２５に内蔵となっており、シンクジェネレータ３６で外部同期信号ＶＤに同期して生成される基準信号に基づいて、所定の周波数、例えば２８ＭＨｚのマスタークロックＭＣＫを発生する。この第２のクロック発生部４２で発生されたマスタークロックＭＣＫは、一度ＤＳＰ回路２５外へ出力され、外付けの切り替えスイッチ４３を経由してラインロックモード時にのみ再びＤＳＰ回路２５内に入力される。
【００２５】
再び、第１のクロック発生部４１について説明する。図３から明らかなように、第１のクロック発生部４１は、源発振クロックＥＣＫとして、マスタークロックＭＣＫと同一周波数、即ち２８ＭＨｚのクロックＣＫ１を発生する発振器４１１と、マスタークロックＭＣＫと異なる周波数、例えば２７ＭＨｚのクロックＣＫ２を発生する発振器４１２とを有している。これらクリスタル発振器４１１，４１２で発生されたクロックＣＫ１，ＣＫ２は、選択スイッチ４４にその２入力として与えられる。この選択スイッチ４４は、ＶＤ検出回路４５と共に、源発振クロックＥＣＫの周波数を設定するクロック周波数設定手段を構成している。
【００２６】
ＶＤ検出回路４５は、外部同期信号生成回路３８から供給される外部同期信号ＶＤを検出したとき、ラインロックモードであると判断し、その検出信号をＤＳＰ回路２５に対してシステムの切り替え信号として、切り替えスイッチ４３に対してラインロックモード信号として、選択スイッチ４４に対して周波数設定信号としてそれぞれ与える。ＤＳＰ回路２５は、ＶＤ検出回路４５から検出信号が与えられると、内部のシステムをインターナルモードからラインロックモードに切り替える。ＶＤ検出回路４５は、ＰＬＤ(Programmable Logic Device)あるいはロジック回路などによって構成可能である。
【００２７】
切り替えスイッチ４３は、ＶＤ検出回路４５から検出信号が与えられると、インターナルモードからラインロックモードに切り替ったことになるため、オン（閉）状態となってＤＳＰ回路２５内の第２のクロック発生部４２から供給されるマスタークロックＭＣＫを再びＤＳＰ回路２５内に供給する。選択スイッチ４４は、ＶＤ検出回路４５から検出信号が与えられないときには、発振器４１１で発生される２８ＭＨｚのクロックＣＫ１を選択し、ＶＤ検出回路４５から検出信号が与えられるときには、発振器４１２で発生される２７ＭＨｚのクロックＣＫ２を選択して源発振クロックＥＣＫとしてＤＳＰ回路２５に供給する。
【００２８】
ＤＳＰ回路２５において、インターナルモード時には、選択スイッチ４４を介して第１のクロック発生部４１から２８ＭＨｚの源発振クロックＥＣＫがクロックジェネレータ３５に供給され、ラインロックモード時には、選択スイッチ４４を介して第１のクロック発生部４１から２７ＭＨｚの源発振クロックＥＣＫが、さらに切り替えスイッチ４３を介して第２のクロック発生部４２から２８ＭＨｚのマスタークロックＭＣＫがクロックジェネレータ３５に供給される。クロックジェネレータ３５は、２８ＭＨｚの源発振クロックＥＣＫ、または２７ＭＨｚの源発振クロックＥＣＫおよび２８ＭＨｚのマスタークロックＭＣＫを基に、各回路部分の動作の基準となる動作モードに応じたクロックを生成する。
【００２９】
次に、クロックジェネレータ３５で生成される動作モードごとのクロックの詳細について説明する。
【００３０】
先ず、インターナルモード時のクロックについて図４を用いて説明する。インターナルモード時において、２８ＭＨｚの源発振クロックＥＣＫが供給されると、クロックジェネレータ３５は、源発振クロックＥＣＫと同一周波数のクロックＥＣＫと、源発振クロックＥＣＫの１／２周波数のクロックＥＣＫ／２とを生成する。そして、クロックＥＣＫについては、Ｄ／Ａ変換器２９Ａ，２９Ｂ、タイミングジェネレータ３２、シンクジェネレータ３６およびデジタルインターフェース３７に対して、またクロックＥＣＫ／２については、Ａ／Ｄ変換器２６、輝度信号処理回路２７、クロマ信号処理回路２８、マイクロコンピュータ３１およびシンクジェネレータ３６に対してそれぞれの動作の基準クロックとして与える。
【００３１】
次に、ラインロックモード時のクロックについて図５を用いて説明する。ラインロックモード時において、２７ＭＨｚの源発振クロックＥＣＫおよび２８ＭＨｚのマスタークロックＭＣＫが供給されると、クロックジェネレータ３５は、源発振クロックＥＣＫと同一周波数のクロックＥＣＫと、源発振クロックＥＣＫの１／２周波数のクロックＥＣＫ／２と、マスタークロックＭＣＫと同一周波数のクロックＭＣＫと、マスタークロックＭＣＫの１／２周波数のクロックＭＣＫ／２とを生成する。
【００３２】
そして、クロックＥＣＫについては、Ｄ／Ａ変換器２９Ａ，２９Ｂおよびシンクジェネレータ３６に対して、クロックＥＣＫ／２については、マイクロコンピュータ３１に対して、クロックＭＣＫについては、タイミングジェネレータ３２およびデジタルインターフェース３７に対して、またクロックＭＣＫ／２については、Ａ／Ｄ変換器２６、輝度信号処理回路２７、クロマ信号処理回路２８およびシンクジェネレータ３６に対してそれぞれの動作の基準クロックとして与える。
【００３３】
上述したように、他のカメラ装置と同期をとるラインロックモードと、他のカメラ装置と同期をとらないインターナルモードとを有し、ラインロックモードでは源発振クロックＥＣＫと外部同期信号ＶＤに同期したマスタークロックＭＣＫに基づいて、インターナルモードでは源発振クロックＥＣＫに基づいて、撮像して得た映像信号を信号処理するカメラ装置において、ラインロックモード時に源発振クロックＥＣＫおよびマスタークロックＭＣＫの各周波数として異なる周波数を設定する、本例では源発振クロックＥＣＫを例えば２７ＭＨｚに、マスタークロックＭＣＫを例えば２８ＭＨｚにそれぞれ設定し、両クロックＥＣＫ，ＭＣＫ間に周波数差を持たせることにより、次のような作用効果を得ることができる。
【００３４】
すなわち、源発振クロックＥＣＫおよびマスタークロックＭＣＫに基づいて、映像信号に対して各種の信号処理を行うＤＳＰ回路２５において、信号処理のための多くの機能を１つのＬＳＩ（ＤＳＰ）に盛り込むことにより、ＬＳＩ内部の配線が非常に複雑になったとしても、両クロックＥＣＫ，ＭＣＫ間に周波数差があることによって源発振クロックＥＣＫとマスタークロックＭＣＫの間でのクロック同士の干渉を抑制できるため、映像信号にビートノイズが発生するのを抑えることができる。
【００３５】
因みに、ＤＳＰ回路２５において、Ｄ／Ａ変換器２９Ａ，２９Ｂおよびシンクジェネレータ３６が、インターナルモードでは２８ＭＨｚの源発振クロックＥＣＫを基準とし、ラインロックモードでは２７ＭＨｚの源発振クロックＥＣＫを基準とし、１ＭＨｚの周波数差をもって動作することになるが、Ｄ／Ａ変換器２９Ａ，２９Ｂおよびシンクジェネレータ３６として、動作周波数に許容範囲をもつものを用いることで、１ＭＨｚ程度の周波数差があったとしても、何等問題なく動作を行うことができる。
【００３６】
また、インターナルモードからラインロックモードへの移行時に、ＰＬＤあるいはロジック回路などからなるＶＤ検出回路４５を用いて外部同期信号ＶＤを検出し、その検出結果を基に源発振クロックＥＣＫの周波数の設定を行うようにしているため、それぞれの動作モードに対応した源発振クロックＥＣＫの周波数の切り替えを自動的に制御できることになる。
【００３７】
なお、上記実施形態では、マスタークロックＭＣＫを発生する第２のクロック発生部４２をＰＬＬ回路で構成してＤＳＰ回路２５内に内蔵する場合を例に挙げて説明したが、これに限られるものではなく、ＤＳＰ回路２５の外付けとして例えばクリスタル発振器を用いてより精度の良いマスタークロックＭＣＫを発生する構成を採ることも可能である。この場合にも、当然のことながら、マスタークロックＭＣＫを外部同期信号ＶＤに同期させて生成することになる。
【産業上の利用可能性】
【００３８】
本発明に係る撮像装置（カメラ装置）は、複数の場所に撮像装置を設置し、複数の撮像装置の設置場所ごとの周囲の状況を一つのモニター上で集中して監視する監視カメラシステムなど、複数の撮像装置で撮影した画像を一つのモニター上に同時にあるいは適宜切り替えて表示する撮像システムにおいて、他の撮像装置と同期をとるための外部同期が可能な撮像装置として用いて好適なものである。
【図面の簡単な説明】
【００３９】
【図１】本発明が適用される撮像システムの一例を示す構成図である。
【図２】カメラ装置の信号処理系の構成の一例を示すシステムブロック図である。
【図３】ＤＳＰ回路におけるクロック系の構成の一例を示すブロック図である。
【図４】インターナルモード時にクロックジェネレータで生成されるクロックについての説明図である。
【図５】ラインロックモード時にクロックジェネレータで生成されるクロックについての説明図である。
【符号の説明】
【００４０】
１１〜１４…カメラ装置、１５…モニター、１７…チャンネル切り替え器、２３…撮像素子、２４…アナログフロントエンド部、２５…ＤＳＰ（デジタル信号処理）回路、２７…輝度信号処理回路、２８…クロマ信号処理回路、３０…ＯＰＤ（光学検知）回路、３１…マイクロコンピュータ、３２…タイミングジェネレータ、３５…クロックジェネレータ、３６…シンクジェネレータ、３８…外部同期信号生成回路、４１…第１のクロック発生部、４２…第２のクロック発生部、４３…切り替えスイッチ、４４…選択スイッチ、４５…ＶＤ検出回路
【図１】
2005348017.tif 000003
【図２】
2005348017.tif 000004
【図３】
2005348017.tif 000005
【図４】
2005348017.tif 000006
【図５】
2005348017.tif 000007