(57)【要約】【課題】画素電極と配線との間の寄生容量を低減し、且つ画素電極の外周部近傍の領域を確実に遮光する。【解決手段】基板１０の上には、下方から入射する光を遮蔽する遮光層１２０が、電気的に浮いた状態で、ソース配線１０３に重なるように設けられている。ソース配線１０３は、遮光層１２０又はゲート配線１０１と重なっている部分の少なくとも一部に形成された幅の比較的狭い幅狭部１１３と、少なくとも遮光層及びゲート配線と重ならない部分に形成された幅の比較的広い幅広部１１１とを備えている。そして、幅広部１１１及び遮光層１２０は、画素電極１０６の外周部分に重なっている。【選択図】図１
2005091819.tif 000002
【特許請求の範囲】
【請求項１】
基板の上にマトリクス状に配置された複数のスイッチング素子と、
上記スイッチング素子に接続され、上記基板の上で互いに平行に延びる複数のゲート配線と、
上記スイッチング素子に接続され、上記基板の上で上記ゲート配線に直交して延びる複数のソース配線と、
上記ゲート配線及びソース配線により囲まれた領域に形成され、透過表示を行うための透過領域と、
上記透過領域における基板の上に絶縁層を介して設けられ、上記各スイッチング素子にそれぞれ接続された複数の透明な画素電極とを備える液晶表示装置であって、
上記透過領域は、少なくとも一辺が上記ソース配線により区画され、
上記基板の上には、下方から入射する光を遮蔽する遮光層が、電気的に浮いた状態で、上記ソース配線に重なるように設けられ、
上記ソース配線は、上記遮光層又はゲート配線と重なっている部分の少なくとも一部に形成された幅の比較的狭い幅狭部と、少なくとも上記遮光層及びゲート配線と重ならない部分に形成された幅の比較的広い幅広部とを備え、
上記幅広部及び遮光層は、上記画素電極の外周部分に重なっている
ことを特徴とする液晶表示装置。
【請求項２】
基板の上にマトリクス状に配置された複数のスイッチング素子と、
上記スイッチング素子に接続され、上記基板の上で互いに平行に延びる複数のゲート配線と、
上記スイッチング素子に接続され、上記基板の上で上記ゲート配線に直交して延びる複数のソース配線と、
上記ゲート配線及びソース配線により囲まれた領域に形成され、透過表示を行うための透過領域と、
上記透過領域における基板の上に絶縁層を介して設けられ、上記各スイッチング素子にそれぞれ接続された複数の透明な画素電極とを備える液晶表示装置であって、
上記透過領域は、少なくとも一辺が上記ゲート配線により区画され、
上記基板の上には、下方から入射する光を遮蔽する遮光層が、電気的に浮いた状態で、上記ゲート配線に重なるように設けられ、
上記ゲート配線は、上記遮光層又はソース配線と重なっている部分の少なくとも一部に形成された幅の比較的狭い幅狭部と、少なくとも上記遮光層及びソース配線と重ならない部分に形成された幅の比較的広い幅広部とを備え、
上記幅広部及び遮光層は、上記画素電極の外周部分に重なっている
ことを特徴とする液晶表示装置。
【請求項３】
請求項１において、
上記遮光層は、ソース配線に沿って延びている
ことを特徴とする液晶表示装置。
【請求項４】
請求項２において、
上記遮光層は、ゲート配線に沿って延びている
ことを特徴とする液晶表示装置。
【請求項５】
請求項３又は４において、
上記遮光層の側端は、該遮光層に重なっている幅狭部の側端に対し、幅方向に２μｍ以上且つ５μｍ以下の長さで突出している
ことを特徴とする液晶表示装置。
【請求項６】
請求項３又は４において、
上記遮光層の側端は、該遮光層に重なっている幅広部の側端に対し、幅方向に±１μｍ以内の距離に設けられている
ことを特徴とする液晶表示装置。
【請求項７】
請求項１において、
上記基板の上には、ゲート配線に沿って延びる容量配線が設けられ、
ソース配線は、上記容量配線と重なっている部分の少なくとも一部の幅が、比較的狭くなるように形成されている
ことを特徴とする液晶表示装置。
【請求項８】
請求項２において、
上記基板の上には、ソース配線に沿って延びる容量配線が設けられ、
ゲート配線は、上記容量配線と重なっている部分の少なくとも一部の幅が、比較的狭くなるように形成されている
ことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、透過表示を行う液晶表示装置に関し、特に、画素電極の外周部近傍における液晶分子の配向乱れ領域を遮光するため構造に係るものである。
【背景技術】
【０００２】
情報インフラは日々発展し、携帯電話、ＰＤＡ、デジタルカメラ、ビデオカメラ、及びカーナビゲーション等の機器は人々の生活に深く浸透している。これらの機器の大部分には、液晶表示装置が採用されている。液晶表示装置は、本体が扱う情報量の増加に伴い、限られた表示画面により多くの情報を鮮明に表示することが望まれており、高輝度化、高コントラスト化、多色化、及び高精細化に対する市場の要求は、日々高まっている。特に、表示の高精細化に対する市場の要求は、近年非常に高くなっており、各画素の狭ピッチ化に注目が集まっている。
【０００３】
ところで、各画素に設けられている画素電極の外周部近傍では、斜め電界に起因して液晶分子の配向乱れが発生する。この配向乱れは、表示の乱れを引き起すため、画質の低下を招くという問題がある。これに対し、画素電極が設けられている配線基板に対向する対向基板にブラックマトリクスを設け、上記ブラックマトリクスによって、画素電極の周りで配向乱れが生じている領域を遮光することが、一般に知られている。
【０００４】
しかし、配線基板と対向基板との貼り合わせ精度は、約５μｍ以上であって比較的低いため、上記領域を確実に遮光するためには、貼り合わせのマージンを見込んでブラックマトリクス自体を幅広く設定する必要があった。その結果、開口率が著しく低下するため、開口率を確保しつつ各画素の狭ピッチ化を図ることは、極めて困難となる。
【０００５】
そこで、従来より、画素電極の外周部を、ゲート配線やソース配線等の配線にオーバーラップするように形成することが知られている（例えば、特許文献１参照）。このことにより、画素電極の外周部近傍の配向乱れ領域を配線により遮光でき、ブラックマトリクスが不要となるため、開口率を向上できると共に狭ピッチ化を図ることができる。
【０００６】
ここで、上記配線による遮光構造について、図面を参照して説明する。
【０００７】
図１０は、従来の液晶表示装置の画素を拡大して示す概略平面図である。図１０に示すように、基板上には、複数のゲート配線２０１及びソース配線２０３が、互いに交差して格子状に形成されている。さらに、容量配線であるＣｓ配線２０２が、ゲート配線２０１に沿って形成され、ソース配線２０３と交差するように形成されている。ゲート配線２０１とソース配線２０３との各交差部近傍には、ＴＦＴ２０４がそれぞれ設けられている。ＴＦＴ２０４は、ドレイン電極２０５を介して画素電極２０６に接続されている。画素電極２０６は、絶縁層（図示省略）を介して基板の上層に設けられ、コンタクトホール（図示省略）を介してドレイン電極２０５に接続されている。そして、上記画素電極２０６の外周部分は、その全周に亘って、ゲート配線２０１、Ｃｓ配線２０２、又はソース配線２０３とオーバーラップするように形成されている。
【０００８】
ところが、画素電極と配線とをオーバーラップさせると、配向乱れによる画質の低下を抑制できるものの、画素電極と配線との間の寄生容量が増加するために、クロストークの発生等の不具合が生じ易くなってしまう。
【０００９】
この問題に対し、上記画素電極の外周部近傍の領域を遮光する遮光層を、電気的に浮いた状態で、上記配線に重ねて設けることが知られている（例えば、特許文献２参照）。すなわち、遮光層の一部は、画素電極の外周部にオーバーラップしている。このことにより、配向乱れによる画質の低下を抑制すると共に、画素電極と配線との間の寄生容量を低減して、クロストークを防止することができる。
【特許文献１】特開平９−１５２６２５号公報
【特許文献２】特開平９−３３９５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、上記従来の構造では、遮光層と配線との電気接続を避けるために、配線基板の法線方向から見て、遮光層と配線との間に所定の隙間が設けられている。その結果、上記遮光層により上記画素電極の外周部近傍の領域を遮光しようとしても、上記隙間から光が漏れてしまうため、上記画素電極の外周部近傍の領域を、完全に遮光することはできない。つまり、上記従来の構成では、コントラストや、表示品位が損なわれるという問題がある。
【００１１】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、画素電極と配線との間の寄生容量を低減し、且つ画素電極の外周部近傍の領域を確実に遮光することにより、各画素の狭ピッチ化を図ると共に、コントラストや表示品位を向上させることにある。
【課題を解決するための手段】
【００１２】
上記の目的を達成するために、この発明では、画素電極の外周部分を、電気的に浮いた状態で設けられた遮光層と、ソース配線又はゲート配線の幅広部との双方に重ねるようにした。
【００１３】
具体的に、本発明に係る液晶表示装置は、基板の上にマトリクス状に配置された複数のスイッチング素子と、上記スイッチング素子に接続され、上記基板の上で互いに平行に延びる複数のゲート配線と、上記スイッチング素子に接続され、上記基板の上で上記ゲート配線に直交して延びる複数のソース配線と、上記ゲート配線及びソース配線により囲まれた領域に形成され、透過表示を行うための透過領域と、上記透過領域における基板の上に絶縁層を介して設けられ、上記各スイッチング素子にそれぞれ接続された複数の透明な画素電極とを備える液晶表示装置であって、上記透過領域は、少なくとも一辺が上記ソース配線により区画され、上記基板の上には、下方から入射する光を遮蔽する遮光層が、電気的に浮いた状態で、上記ソース配線に重なるように設けられ、上記ソース配線は、上記遮光層又はゲート配線と重なっている部分の少なくとも一部に形成された幅の比較的狭い幅狭部と、少なくとも上記遮光層及びゲート配線と重ならない部分に形成された幅の比較的広い幅広部とを備え、上記幅広部及び遮光層は、上記画素電極の外周部分に重なっている。
【００１４】
また、本発明に係る液晶表示装置は、基板の上にマトリクス状に配置された複数のスイッチング素子と、上記スイッチング素子に接続され、上記基板の上で互いに平行に延びる複数のゲート配線と、上記スイッチング素子に接続され、上記基板の上で上記ゲート配線に直交して延びる複数のソース配線と、上記ゲート配線及びソース配線により囲まれた領域に形成され、透過表示を行うための透過領域と、上記透過領域における基板の上に絶縁層を介して設けられ、上記各スイッチング素子にそれぞれ接続された複数の透明な画素電極とを備える液晶表示装置であって、上記透過領域は、少なくとも一辺が上記ゲート配線により区画され、上記基板の上には、下方から入射する光を遮蔽する遮光層が、電気的に浮いた状態で、上記ゲート配線に重なるように設けられ、上記ゲート配線は、上記遮光層又はソース配線と重なっている部分の少なくとも一部に形成された幅の比較的狭い幅狭部と、少なくとも上記遮光層及びソース配線と重ならない部分に形成された幅の比較的広い幅広部とを備え、上記幅広部及び遮光層は、上記画素電極の外周部分に重なっている。
【００１５】
上記遮光層は、ソース配線に沿って延びていてもよい。
【００１６】
上記遮光層は、ゲート配線に沿って延びていてもよい。
【００１７】
上記遮光層の側端は、該遮光層に重なっている幅狭部の側端に対し、幅方向に２μｍ以上且つ５μｍ以下の長さで突出していることが好ましい。
【００１８】
上記遮光層の側端は、該遮光層に重なっている幅広部の側端に対し、幅方向に±１μｍ以内の距離に設けられていることが好ましい。
【００１９】
上記基板の上には、ゲート配線に沿って延びる容量配線が設けられ、ソース配線は、上記容量配線と重なっている部分の少なくとも一部の幅が、比較的狭くなるように形成されていていてもよい。
【００２０】
上記基板の上には、ソース配線に沿って延びる容量配線が設けられ、ゲート配線は、上記容量配線と重なっている部分の少なくとも一部の幅が、比較的狭くなるように形成されていてもよい。
【発明の効果】
【００２１】
本発明によれば、配線を幅狭部と幅広部とにより構成し、幅広部と遮光層との双方を、画素電極の外周部に重ねることにより、遮光層の端部と配線との間に隙間が生じていても、その隙間を幅広部に重ねることができるため、画素電極の外周部近傍で液晶分子の配向が乱れている領域を確実に遮光して隠すことができる。
【００２２】
そのことに加え、遮光層が電気的に浮いた状態で設けられているため、遮光層と画素電極との間の寄生容量の発生を抑制することができる。さらに、配線の幅狭部と画素電極との重なり部分の面積が小さくなるため、配線と画素電極との間の寄生容量を好適に低減できる。その結果、寄生容量を低減してクロストークを防止できると共に、液晶分子の配向乱れによる画質の低下を防止できるため、コントラストや表示品位を向上させることができる。そのことに加え、ブラックマトリクスが不要となるため、開口率を向上させると共に各画素間を狭ピッチ化でき、表示の高詳細化を図ることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。また、図１で紙面手前方向を「上方向」とし、紙面奥方向を「下方向」とする。また、図２及び図３で上下方向を「上下方向」とする。
【００２４】
《発明の実施形態１》
図１〜図４は、本発明に係る液晶表示装置の実施形態１を示している。この液晶表示装置１は、光源であるバックライト（図示省略）の光を透過して表示を行う透過型の液晶表示装置である。
【００２５】
図１は、本実施形態の液晶表示装置Ｓを拡大して示す平面図である。また、図２は、図１におけるII−II線断面図であり、図３は、図１におけるIII−III線断面図である。液晶表示装置Ｓは、スイッチング素子であるＴＦＴ１０４を備える第１基板１と、第１基板１の上に対向して設けられた第２基板（図示省略）と、第１基板１及び第２基板の間に封入された液晶層（図示省略）とにより構成されている。
【００２６】
上記液晶層は、アンチパラレル配向ＥＣＢモードで、ラビング方向は、後述のソース配線１０３と平行になっている。この場合、液晶分子の配向状態は左右対称であり、ドメインも左右対称に形成される。したがって、遮光すべき領域の幅も左右対称となる。また、上記第２基板は、カラー表示用のＲＧＢのカラーフィルタ（図示省略）や、ＩＴＯ等により形成された透明電極（図示省略）等を有している。
【００２７】
上記第１基板１は、ガラス等の透明な絶縁性の基板１０と、基板１０の上にマトリクス状に配置された複数のＴＦＴ１０４と、基板１０の上に設けられたゲート配線１０１及びソース配線１０３と、上記各ＴＦＴ１０４にそれぞれ接続された複数の画素電極１０６とを備えている。
【００２８】
上記ＴＦＴ１０４は、図１に示すように、信号電圧が供給されるソース電極１０７と、画素電極１０６に信号電圧を供給するためのドレイン電極１０５と、上記ソース電極１０７からドレイン電極１０５への通電状態を切り換えるためのゲート電極１０８とを備えている。
【００２９】
上記ゲート配線１０１は、基板１０の上に複数設けられ、互いに平行に延びるように形成されている。各ゲート配線１０１は、上記ＴＦＴ１０４のゲート電極１０８に接続されている。一方、上記ソース配線１０７は、基板１０の上に複数設けられ、上記ゲート配線１０１に直交して延びるように形成されている。各ソース配線１０３は、上記ＴＦＴ１０４のソース電極１０７に接続されている。すなわち、ゲート配線１０１及びソース配線１０３は、基板１０の上で全体として格子状に形成されている。ゲート配線１０１及びソース配線１０３は、例えばチタン及びアルミニウムにより構成されている。さらに、基板１０の上には、容量配線であるＣｓ配線１０２が複数設けられている。各Ｃｓ配線１０２は、ゲート配線１０１に沿って延びるように形成されている。
【００３０】
各ゲート配線１０１及びソース配線１０３により囲まれた領域には、画素がそれぞれ形成されている。つまり、上記各画素は、基板１０の上にマトリクス状に並んで設けられている。上記各画素には、透過表示を行うための透過領域Ｔが形成されると共に、画素電極１０６が設けられている。透過領域Ｔは、図１に示すように、ゲート配線１０１及びソース配線１０３により区画されている。
【００３１】
尚、透過領域Ｔは、必ずしも、ゲート配線１０１及びソース配線１０３の双方により区画される必要はなく、本実施形態では、透過領域Ｔの少なくとも一辺がソース配線１０３により区画されていればよい。
【００３２】
上記画素電極１０６は、ＩＴＯ等の透明電極により構成され、ゲート配線１０１、ソース配線１０３、及びＣｓ配線１０２の上方に、絶縁層１１０を介して設けられている。画素電極１０６は、Ｃｓ配線１０２に上下方向に重なることにより、画素容量を補助するための補助容量を構成している。また、画素電極１０６の外周部は、図１に示すように、ゲート配線１０１及びソース配線１０３の一部に対し、上下方向に重なっている。画素電極１０６は、絶縁層１１０に形成されたコンタクトホール（図示省略）を介してＴＦＴ１０４のドレイン電極１０５に接続されている。
【００３３】
上記基板１０の上には、下方から入射する光を遮蔽する遮光層１２０が、電気的に浮いた状態で、上記ソース配線１０３に重なるように設けられている。つまり、遮光層１２０は、他の導電性部材（例えば、ゲート配線１０１等）に対し、電気的に絶縁された状態で基板１０上に設けられている。
【００３４】
遮光層１２０は、例えばタングステン及び窒化タンタルにより形成されている。そして、図１に示すように、基板１０の上において、Ｃｓ配線１０２とゲート配線１０１との間で、ソース配線１０３に沿って延びるようにパターン形成されている。遮光層１２０とゲート配線１０１との間には、上方から見て、所定の隙間が設けられている。また、遮光層１２０とＣｓ配線１０２との間にも、同様に所定の隙間が設けられている。
【００３５】
ここで、図２及び図３を参照して、第１基板１の積層構造について詳細に説明する。
【００３６】
基板１０の上には、図２に示すように、遮光層１２０が例えば０．５μｍの厚さで積層されている。遮光層１２０が積層された基板１０の上には、二酸化ケイ素等により構成された層間絶縁膜１０９が、例えば１μｍの厚さで積層されている。
【００３７】
層間絶縁膜１０９の上には、ソース配線１０３が上記遮光層１２０に重なるように形成されている。ソース配線１０３は、遮光層１２０における左右中央位置に配置されている。言い換えれば、ソース配線１０３の軸線と、遮光層１２０の軸線とは、上下に重なって一致している。ソース配線１０３は、例えば０．５μｍの厚さに形成されている。
【００３８】
さらに、ソース配線１０３が形成された層間絶縁膜１０９の上には、透明樹脂材料により構成された絶縁膜１１０が積層されている。絶縁膜１１０の上部は、平面に形成されている。すなわち、絶縁膜１１０の厚みは、遮光層１２０が設けられていない位置で、例えば２．８μｍであり、遮光層１２０が設けられている位置で２．３μｍであり、遮光層１２０及びソース配線１０３が設けられている位置で１．８μｍになっている。
【００３９】
上記絶縁膜１１０の上には、画素電極１０６が形成されている。隣接する画素電極１０６同士の間隔は、例えば３μｍに規定されている。
【００４０】
そして、本発明の特徴として、図１に示すように、上記ソース配線１０３は、幅の比較的狭い幅狭部１１３，１１４，１１５と、幅の比較的広い幅広部１１１，１１２とを備えている。これに対し、従来のソース配線は、幅広部のみにより構成されていた。
【００４１】
上記幅狭部１１３，１１４，１１５は、遮光層１２０、ゲート配線１０１、又はＣｓ配線１０２と重なっている部分の少なくとも一部に形成されている。すなわち、幅狭部１１３，１１４，１１５は、ソース配線１０３及び遮光層１２０の重なり部分に形成された第１幅狭部１１３と、ソース配線１０３及びゲート配線１０１の重なり部分に形成された第２幅狭部１１４と、ソース配線１０３及びＣｓ配線１０２の重なり部分に形成された第３幅狭部１１５とにより構成されている。
【００４２】
一方、上記幅広部１１１，１１２は、少なくとも遮光層１２０及びゲート配線１０１と重ならない部分に形成されている。すなわち、幅広部１１１，１１２は、遮光膜１２０とゲート配線１０１又はＣｓ配線１０２との隙間に対応して形成された第１幅広部１１１と、ゲート配線１０１とＣｓ配線１０２との隙間に対応して形成された第２幅広部１１２とにより構成されている。
【００４３】
そして、上記各幅広部１１１，１１２及び遮光層１２０は、上記画素電極１０６の外周部分に重なるように形成されている。さらに、各幅狭部１１３，１１４，１１５の一部も、画素電極１０６に重なっている。
【００４４】
次に、幅広部１１１，１１２及び幅狭部１１３，１１４，１１５と、画素電極１０６との関係について、図１の部分拡大図である図４を参照して説明する。
【００４５】
図４に示すように、隣接する２枚の画素電極１０６は、ソース配線１０３の上方位置で所定の隙間をあけて設けられている。これら２枚の画素電極１０６の外周部による液晶分子の配向乱れは、破線で示す領域Ａにおいて生じる。つまり、配向乱れは、画素電極１０６のエッジ（端部）から一定の距離までの間で生じる。
【００４６】
従来は、この配向乱れを遮光して隠すために、ソース配線は、配線として機能するために必要な幅よりも広い幅に形成されていた。これに対し、本発明によると、幅狭部１１３，１１４，１１５の幅ａを、配線抵抗及び配線容量が許容される限り狭くすることができる。
【００４７】
上記幅狭部１１３，１１４，１１５の幅ａに対し、配向乱れ領域を遮光して隠すために、幅広部１１１，１１２は、左右両側に幅ｄだけそれぞれ延出するように形成されると共に、遮光層１２０は、左右両側に幅ｃだけそれぞれ延出するように形成されている。このとき、幅ｄ及び幅ｃは、それぞれ１μｍ以上且つ１０μｍ以下であることが好ましい。最適な隠し幅は、配向乱れ領域Ａの大きさにより決定されるが、この領域Ａは、表示モード、セル厚、液晶材料、及び配向膜の材料等により変化するため、一様には決まらない。
【００４８】
尚、幅ｄ及び幅ｃが仮に１μｍ未満である場合には、配向乱れを確実に隠すことができない。一方、幅ｄ及び幅ｃが仮に１０μｍを越えて大きい場合には、開口率の低下が著しくなってしまう。
【００４９】
特に、本実施形態では、幅ｃが２μｍ以上且つ５μｍ以下に規定されている。言い換えれば、遮光層１２０の側端は、遮光層１２０に重なっている幅狭部１１３の側端に対し、幅方向に２μｍ以上且つ５μｍ以下の長さで突出している。
【００５０】
また、上述のように、配向乱れは、画素電極１０６のエッジから一定の距離までの間で生じるため、これを遮光して隠すための遮光層１２０及び幅広部１１１，１１２は、互いに同一であればよい。そのため、両者の延出長さの差である幅ｅは、０であることが望ましい。プロセス上のマージンを考慮しても、幅ｅは、１μｍ以下であることが好ましい。言い換えれば、遮光層１２０の側端は、遮光層１２０に重なっている幅広部１１１の側端に対し、幅方向に±１μｍ以内の距離に設けられている。
【００５１】
尚、図１及び図４では、遮光層１２０の幅を、幅広部１１１，１１２よりも広くなるように形成しているが、逆に、幅広部１１１，１１２の幅を、遮光層１２０よりも広くなるように形成してもよい。
【００５２】
次に、液晶層に所定の電圧を印加したときの透過率の変化について、シミュレーションした結果について説明する。
【００５３】
透過率のシミュレーションは、シンテック社製の液晶シミュレータである LCDmaster を用いて行った。その結果を、図５のグラフに示す。図５において、横軸は、原点を対称の中心とした距離を示し、縦軸は、偏光板込みの透過率を示している。
【００５４】
シミュレーションに用いた液晶は、カイラル剤を含まないネマチック液晶であって、Δｎ＝０．０６５であり、Δε＝７．９である。印加電圧は、左右に隣接する画素のうち、左側の画素に対して０Ｖから±３．７Ｖまで変化させ、右側の画素に対して±３．７Ｖとすることにより、ドット反転駆動を行った。
【００５５】
その結果、図５に示すように、中心から±３．５μｍの範囲にピークを有する光抜けが発生した。これがドメインの残像の原因となるため、遮光を行う必要がある。このシミュレーションに用いた液晶層と駆動方法とを本実施形態の液晶表示装置に適用した場合、中心から左右５μｍの幅ずつ遮光すれば、上記ドメインを遮光できる。さらに、プロセス上のアライメントマージンを考慮して、ソース配線１０３又は遮光層１２０で遮光する場合には、左右方向に６．５μｍの幅ずつ遮光すればよいことがわかった。ただし、この数値は、液晶材料、セルギャップ、駆動方法によって異なる。
【００５６】
次に、遮光層１２０が設けられている部分の単位長さ当たりの容量を、autronic-melchers社製の液晶シミュレータである DIMOS でシミュレーションした結果について説明する。
【００５７】
図２に示すように、シミュレーションに用いた遮光層１２０の幅をｂとし、ソース配線１０３の幅狭部１１３の幅をａ、幅広部１１１の幅を１３μｍとする。層間絶縁膜１０９及び絶縁膜１１０の誘電率は、共に３．５である。この場合のシミュレーションの結果を、表１に示す。
【００５８】
（表１）
ａ(μｍ)        13        9        7       5        3       3      
ｂ(μｍ)        −       13       13      13       13      15       
容量(ｐＦ／ｍ)    130.6    130.9    118.2    103.2    83.3    88.8     
(ｂ−ａ)／２      −        2        3       4        5       6       
表１に示すように、幅ａが９μｍであり且つ幅ｂが１３μｍであるときには、単位長さ当たりの容量は、遮光層１２０が設けられていない場合と等しくなる。そのため、幅ａが大きくなると容量も増大するため、有効な効果が得られない。したがって、遮光層１２０の幅ｂと、幅狭部１１３の幅ａとの差の１／２（つまり、遮光層１２０の左右方向への延出長さ（ｂ−ａ）／２である。以降、片側遮光幅ｃと称する）が、２μｍ以上必要であることがわかった。
【００５９】
また、この場合、ソース配線１０３の幅ａの下限値は３μｍであり、この値よりも小さい場合には、配線抵抗が大きくなるため、表示に悪影響を及ぼしてしまう。幅ａが３μｍであるとき、片側遮光幅ｃは、５μｍである。この片側遮光幅ｃが６μｍ以上である場合には、有効な効果が得られない。したがって、容量を低減する観点から、遮光層１２０及び幅狭部１１１の差の１／２である片側遮光幅ｃは、２μｍ以上且つ５μｍ以下が望ましいことがわかった。
【００６０】
ただし、上記の結果は、遮光層の幅ｂが１３μｍの場合のものであり、遮光層の幅ｂがさらに広い場合には、上記片側遮光幅ｃは、６μｍ以上であっても効果が得られる。
【００６１】
ところで、この液晶表示装置Ｓの画素ピッチは、縦方向（図１の縦方向、図２及び図３の紙面手前奥方向）が２００μｍであり、縦方向の画素電極１０６同士の間隔は、３μｍである。すなわち、画素電極１０６の縦方向長さは、１９７μｍである。このうち、遮光層１２０が設けられている長さは、１６０μｍである。また、遮光層１２０の縦方向両側２０μｍは、遮光層１２０が配置できないため、ソース配線１０３の幅広部１１１が設けられている。残る１７μｍの長さ部分は、ソース配線１０３と、ゲート配線１０１またはＣｓ配線１０２とが交差する部分である。
【００６２】
したがって、この画素１つ当たりの容量（画素電極とソース配線との間の寄生容量）は、１３０．６ｐＦ／ｍ × ２０μｍ ＋ ８３．３ｐＦ／ｍ × １６７μｍ ＝ １６．５２ｆＦとなる。一方、従来のものでは、１３０．６ｐＦ／ｍ × １９７μｍ ＝ ２５．７３
ｆＦとなり、本実施形態のものは、寄生容量を従来よりも約２／３に低減できることがわかる。
【００６３】
−実施形態１の効果−
したがって、この実施形態１によると、ソース配線１０３を幅狭部１１３，１１４，１１５と幅広部１１１，１１２とにより構成し、幅広部１１１，１１２と遮光層１２０との双方を、画素電極１０６の外周部に重ねるようにしたので、遮光層１２０とゲート配線１０１及びＣｓ配線１０２との間に隙間が生じていても、画素電極１０６の外周部近傍で液晶分子の配向が乱れている領域Ａを確実に遮光して隠すことができる。
【００６４】
さらに、ソース配線１０３の幅広部１１１，１１２と画素電極１０６との重なり部分の面積を大きくできるため、配向乱れ領域Ａを好適に遮光できる。また、遮光層１２０が電気的に浮いた状態で設けられているため、遮光層１２０と画素電極１０６との間の寄生容量の発生を抑制することができる。さらに、ソース配線１０３の幅狭部１１３，１１４，１１５と画素電極１０６との重なり部分の面積が小さくなるため、ソース配線１０３と画素電極１０６との間の寄生容量を好適に低減できる。その結果、寄生容量を低減してクロストークを防止できると共に、液晶分子の配向乱れによる画質の低下を防止できるため、コントラストや表示品位を向上させることができる。そのことに加え、ブラックマトリクスが不要となるため、開口率を向上させると共に各画素間を狭ピッチ化でき、表示の高詳細化を図ることができる。
【００６５】
《発明の実施形態２》
図６は、本発明に係る液晶表示装置の実施形態２を示し、液晶表示装置Ｓの背面図である。なお、以下の各実施形態では、図１〜図４と同じ部分については同じ符号を付してその詳細な説明を省略する。
【００６６】
上記実施形態１では、遮光層１２０をソース配線１０３に重ねて設けたのに対し、この実施形態２は、遮光層１２０をゲート配線１０１に重ねて設けるようにしたものである。
【００６７】
すなわち、図６に示すように、各画素において、透過領域Ｔは、少なくとも一辺がゲート配線１０１により区画されている。そして、基板１０の上には、遮光層１２０が、電気的に浮いた状態で、ゲート配線１０１に重なると共に、ゲート配線１０１に沿って延びるように設けられている。また、基板１０の上には、容量配線であるＣｓ配線１０２が、ソース配線１０３に沿って延びるように、複数設けられている。
【００６８】
そして、ゲート配線１０１は、上記実施形態１におけるソース配線１０３と同様に、幅狭部１１３，１１４，１１５と、幅広部１１１，１１２とを備えている。上記幅狭部１１３，１１４，１１５は、ゲート配線１０１及び遮光層１２０の重なり部分に形成された第１幅狭部１１３と、ソース配線１０３及びゲート配線１０１の重なり部分に形成された第２幅狭部１１４と、ゲート配線１０１及びＣｓ配線１０２の重なり部分に形成された第３幅狭部１１５とにより構成されている。
【００６９】
一方、上記幅広部１１１，１１２は、遮光膜１２０とソース配線１０３又はＣｓ配線１０２との隙間に対応して形成された第１幅広部１１１と、ソース配線１０３とＣｓ配線１０２との隙間に対応して形成された第２幅広部１１２とにより構成されている。
【００７０】
そして、上記各幅広部１１１，１１２及び遮光層１２０は、上記画素電極１０６の外周部分に重なるように形成されている。さらに、各幅狭部１１３，１１４，１１５の一部も、画素電極１０６に重なっている。
【００７１】
したがって、この実施形態２によっても、上記実施形態１と同様の効果を得ることができる。尚、上記各実施形態では、透過領域Ｔを、ゲート配線１０１及びソース配線１０３の双方により区画して形成したが、透過領域Ｔの少なくとも一辺がゲート配線１０１により区画されていればよい。
【００７２】
《発明の実施形態３》
図７は、本発明に係る液晶表示装置の実施形態３を示している。上記実施形態１では、透過表示を行う透過型の液晶表示装置であったのに対し、この実施形態３は、反透過型（透過反射型）の液晶表示装置である。
【００７３】
図７に示すように、液晶表示装置Ｓは、透過領域Ｔに加えて反射領域Ｈを備えている。透過領域には、上記実施形態１と同様の画素電極１０６が設けられている一方、反射領域Ｈには、外光を反射する反射電極１２５が設けられている。
【００７４】
透過領域Ｔでは、画素電極１０６の外周部と、遮光層１２０及びソース配線１０３の幅広部１１１とが重なるように設けられている。したがって、この実施形態３でも、上記実施形態１と同様の効果を得ることができる。
【００７５】
《発明の実施形態４》
上記各実施形態では、遮光層１２０をソース配線１０３又はゲート配線１０１の下方位置に配置するようにしたが、図２相当図である図８、及び図３相当図である図９に示すように、遮光層１２０をソース配線１０３又はゲート配線１０１の上方位置に配置するようにしてもよい。
【００７６】
すなわち、この実施形態４は、上記実施形態１において、ソース配線１０３の上方に遮光層１２０を形成するようにしたものである。
【００７７】
基板１０の上には、図８に示すように、ソース配線１０３例えば０．５μｍの厚さで積層されている。ソース配線１０３が積層された基板１０の上には、二酸化ケイ素等により構成された層間絶縁膜１０９が、例えば１μｍの厚さで積層されている。層間絶縁膜１０９の上には、遮光層１２０が上記ソース配線１０３に重なるように形成されている。図８では、ソース配線１０３における幅ｂの幅狭部１１３に対し、幅ａの遮光層１２０が重なっている（ａ＞ｂ）。遮光層１２０が設けられていない領域では、図９に示すように、ソース配線１０３の幅広部１１１が、例えば幅１３μｍに形成されている。
【００７８】
さらに、遮光層１２０が形成された層間絶縁膜１０９の上には、透明樹脂材料により構成された絶縁膜１１０が積層されている。絶縁膜１１０の上部は、平面に形成されており、絶縁膜１１０の厚みは、遮光層１２０が設けられていない位置で、例えば２．８μｍになっている。絶縁膜１１０の上には、画素電極１０６が形成されている。隣接する画素電極１０６同士の間隔は、例えば３μｍに規定されている。
【００７９】
次に、本実施形態の液晶表示装置Ｓに対し、上記実施形態１と同様に、遮光層１２０が設けられている部分の単位長さ当たりの容量を、autronic-melchers社製の液晶シミュレータである DIMOS でシミュレーションした結果について説明する。ここで、遮光層１２０の幅をａ、ゲート配線１０１の幅狭部１１３の幅をｂとした時の結果を、表２に示す。
【００８０】
（表２）
ａ(μｍ)        −       13       13      13       13      15       
ｂ(μｍ)        13        9        7       5        3       3      
容量(ｐＦ／ｍ)    103.3    121.7    114.8    105.6    92.9    98.5     
(ｂ−ａ)／２      −        2        3       4        5       6       
表２に示すように、ゲート配線１０１の幅狭部１１３の幅ｂと、遮光層１２０の幅ａとの差の１／２（つまり、片側遮光幅ｃ＝(ｂ−ａ)／２）が、４μｍ以上且つ５μｍ以下であるときに、寄生容量を低減する効果が得られることがわかった。すなわち、片側遮光幅ｃが４μｍ未満であると、遮光層１２０を設けない場合に比べて容量が増加してしまう。一方、片側遮光幅ｃが５μｍを越えて大きいときには、寄生容量が増加してしまうと共に、開口率も低減してしまうこととなる。
【００８１】
《その他の実施形態》
上記実施形態１では、ソース配線１０３の幅広部１１１、幅狭部１１３、及び遮光部１２０が、画素電極１０６の外周部に重なるように構成したが、本発明はこれに限らず、幅広部１１１及び遮光層１２０が、画素電極１０６の外周部分に重なっているように構成してもよい。
【産業上の利用可能性】
【００８２】
以上説明したように、本発明は、透過表示を行う液晶表示装置について有用であり、特に、画素電極の外周部近傍における液晶分子の配向乱れ領域を遮光すると共に、表示品位を向上させる場合に適している。
【図面の簡単な説明】
【００８３】
【図１】実施形態１の液晶表示装置を拡大して示す平面図である。
【図２】図１におけるII−II線断面図である。
【図３】図１におけるIII−III線断面図である。
【図４】図１の部分拡大図である
【図５】液晶層の透過率の変化を示すグラフ図である。
【図６】実施形態２の液晶表示装置を拡大して示す背面図である。
【図７】実施形態３の液晶表示装置を拡大して示す平面図である。
【図８】実施形態４の液晶表示装置の断面を拡大して示す断面図である。
【図９】実施形態４の液晶表示装置の断面を拡大して示す断面図である。
【図１０】従来の液晶表示装置を示す平面図である。
【符号の説明】
【００８４】
Ｓ  液晶表示装置
Ｔ  透過領域
１０  基板
１０１  ゲート配線
１０２  Ｃｓ配線（容量配線）
１０３  ソース配線
１０４  ＴＦＴ（スイッチング素子）
１０６  画素電極
１１０  絶縁膜（絶縁層）
１１１  第１幅広部
１１２  第２幅広部
１１３  第１幅狭部
１１４  第２幅狭部
１１５  第３幅狭部
１２０  遮光層
【図１】
2005091819.tif 000003
【図２】
2005091819.tif 000004
【図３】
2005091819.tif 000005
【図４】
2005091819.tif 000006
【図５】
2005091819.tif 000007
【図６】
2005091819.tif 000008
【図７】
2005091819.tif 000009
【図８】
2005091819.tif 000010
【図９】
2005091819.tif 000011
【図１０】
2005091819.tif 000012