(57)【要約】【課題】低雑音かつ広帯域特性について最適化された同調回路を設計することが可能なトンネル接合素子を用いた同調回路の設計装置を提供する。【解決手段】回路パラメータテーブル３は、２個の半波長のトンネル接合素子と半波長のマイクロストリップ線路とからなる処理対象回路についての入力部、純抵抗、３段バンドパスフィルターからなる簡易回路モデルについて、信号源における反射損失に基づいて求めた反射係数に基づいて前記フィルターの反射係数の最大値を求め、前記フィルターについて前記最大値と比帯域とに基づいて中心周波数及びその前後の所定の周波数において反射係数が０となるようにして求めた回路パラメータを、反射損失と比帯域とに応じて格納する。回路パラメータ読出部４は、入力された信号源における反射損失と比帯域とを用いて回路パラメータテーブル３から対応する回路パラメータを得る。【選択図】図４
2005242762.tif 000002
【特許請求の範囲】
【請求項１】
信号源における反射損失と比帯域とに応じて定められた回路パラメータを格納する回路パラメータテーブルと、
入力された前記信号源における反射損失と比帯域とを用いて前記回路パラメータテーブルを参照して、対応する回路パラメータを得る回路パラメータ読出部とを備え、
前記回路パラメータテーブルは、
２個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる処理対象回路について、前記２個のトンネル接合素子及びマイクロストリップ線路を純抵抗と無損失伝送線路とで置換し、前記信号源に近いトンネル接合素子の純抵抗を前記信号源側に移動し、前記２個のトンネル接合素子の純抵抗を１として回路定数を規格化した上で、前記信号源に接続され前記純抵抗と異なるインピーダンスを有する入力部、前記信号源側に移動された純抵抗、無損失伝送線路からなる３段バンドパスフィルターに分割して得た簡易回路モデルについて、
当該信号源における反射損失に基づいて求めた前記信号源における反射係数に基づいて、前記３段バンドパスフィルターの反射係数の最大値を求め、
前記３段バンドパスフィルターについて、前記最大値と前記入力された比帯域とに基づいて、中心周波数及びその前後の所定の周波数において反射係数が０となるように、その回路パラメータを求め、
前記回路パラメータを前記信号源における反射損失と比帯域とに応じて格納するものである
ことを特徴とするトンネル接合素子を用いた同調回路の設計装置。
【請求項２】
前記入力された反射損失に基づいて求めた前記信号源における反射係数に基づいて、前記３段バンドパスフィルターの反射係数が最大値をとる場合における前記信号源のインピーダンスを求め、
前記信号源と前記信号源に近いトンネル接合素子との間を、インピーダンス整合回路として働く１／４波長のマイクロストリップ線路で接続することにより、前記信号源のインピーダンスを調整する
ことを特徴とする請求項１記載のトンネル接合素子を用いた同調回路の設計装置。
【請求項３】
前記トンネル接合素子は、上部電極と下部電極とこれらの間に形成されるトンネル接合とからなり、
前記マイクロストリップ線路は、上部線路と下部線路とからなり、
前記トンネル接合素子の上部電極及び下部電極と、前記マイクロストリップ線路の上部線路及び下部線路とは、各々、同一の層からなる
ことを特徴とする請求項１記載のトンネル接合素子を用いた同調回路の設計装置。
【請求項４】
トンネル接合素子を用いた同調回路の設計装置における前記トンネル接合素子を用いた同調回路の設計方法において、
信号源における反射損失と比帯域とを入力し、
２個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる処理対象回路について、前記２個のトンネル接合素子及びマイクロストリップ線路を純抵抗と無損失伝送線路とで置換し、前記信号源に近いトンネル接合素子の純抵抗を前記信号源側に移動し、前記２個のトンネル接合素子の純抵抗を１として回路定数を規格化した上で、前記信号源に接続され前記純抵抗と異なるインピーダンスを有する入力部、前記信号源側に移動された純抵抗、無損失伝送線路からなる３段バンドパスフィルターに分割して得た簡易回路モデルとして用意し、
前記入力された信号源における反射損失に基づいて求めた前記信号源における反射係数に基づいて、前記３段バンドパスフィルターの反射係数の最大値を求め、
前記３段バンドパスフィルターについて、前記最大値と前記入力された比帯域とに基づいて、中心周波数及びその前後の所定の周波数において反射係数が０となるように、その回路パラメータを求める
ことを特徴とするトンネル接合素子を用いた同調回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トンネル接合素子を用いた同調回路の設計装置及び方法に関し、特に、低雑音かつ広帯域特性についての最適解化された２個の半波長のトンネル接合素子を用いた同調回路の設計装置及び方法に関する。
【背景技術】
【０００２】
超伝導体−絶縁体−超伝導体のサンドイッチ構造（ＳＩＳ構造）を有するトンネル接合（ＳＩＳ接合）は、構造上大きな静電容量を持ち、単体では高周波信号を短絡してしまう。従って、入力信号をＳＩＳ接合に効率よく結合させるためには、接合サイズを小さくし、更に接合容量を除去するための同調回路を集積化する必要がある。このような同調回路では、原理的に、同調できる比帯域幅Δｆ／ｆ0 がＳＩＳ接合の１／ωＣJ ＲN で制限される。ここで、ωは角周波数、ＣJ はＳＩＳ接合の静電容量、ＲN は正常抵抗である。従って、比帯域として２０％を確保するためには、その中心周波数ｆ0 においてωＣJ ＲN 積の値が５程度であることが必要になる。ωＣJ ＲN 積はＳＩＳ接合の臨界電流密度ＪC に強く依存しており、ＪC ＝ωＣS ＩC ＲN ／（ωＣJ ＲN ）で関係付けられる。ここで、ＣS はＳＩＳ接合の単位面積当たりの静電容量、ＩC は臨界電流である。例えば、単位面積当たりの接合容量を１００ｆＦ／μｍ2 と仮定すると、ＡＬＭＡ（アタカマ大型ミリ波サブミリ波干渉計）の最も高い周波数帯であるＢａｎｄ１０（７８９〜９５０ＧＨｚ）では、Ｎｂ接合を用いると約２０ｋＡ／ｃｍ2 、ＮｂＮ接合を用いると約４０ｋＡ／ｃｍ2 の高臨界電流密度が必要になる。
【０００３】
現在のＳＩＳ接合製作技術では、接合の臨界電流密度が高くなるほど、接合の電気的特性が劣化する傾向にあり、サブギャップリーク電流などにより雑音温度の増大をもたらす原因となる。更に、Ｂａｎｄ１０のような波長が極端に短い超高周波領域では同調回路も短くなり、従来のままの設計手法によるスケールダウンは困難になり、接合サイズもサブμｍ2 程度にする必要があるため、低雑音かつ広帯域特性を有するＳＩＳ接合素子を用いたミクサの実現は困難であった。
【０００４】
そこで、本発明者は、テラヘルツ帯において比較的大きなＳＩＳ接合を用いた同調回路として、ＳＩＳ接合を分布定数回路として扱い、細長い接合で共振器を構成することによって、接合自身で容易に接合容量を同調できるＳＩＳミクサを提案している。しかし、本発明者の検討によれば、このようなＳＩＳミクサにおいて、動作帯域は従来と同様にほぼ１／ωＣJ ＲN で制限され、広帯域動作には依然として高臨界電流密度のＳＩＳ接合が必要であった。そこで、本発明者は、更に、分布定数型トンネル接合の性質に着目し、複数の共振回路を用いることによって、１／ωＣJ ＲN よりも広い比帯域を得ることができるＳＩＳミクサを提案している（例えば、特許文献１参照）。
【特許文献１】特開２００３−２１８４１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述のように、本発明者は、分布定数型トンネル接合の性質に着目し、複数の共振回路を用いることによって１／ωＣJ ＲN よりも広い比帯域を得ることができるＳＩＳミクサについて提案している。しかし、本発明者の検討によれば、このようなＳＩＳミクサの設計は、設計者の経験に依っている。従って、設計に習熟した人間でも、経験に基づいて、最適に近いであろうと自分が予想したおよその数値で設計しているに過ぎなかった。このため、設計結果が最適な設計値（最適解）となっているとは限らなかった。また、反射損失等の特性を種々変更しようとすると、その設計の負担が極めて大きく、また、所望の特性が思うように実現できなかった。
【０００６】
本発明は、低雑音かつ広帯域特性について最適化された同調回路を設計することが可能なトンネル接合素子を用いた同調回路の設計装置を提供することを目的とする。
【０００７】
また、本発明は、低雑音かつ広帯域特性について最適化された同調回路を設計することが可能なトンネル接合素子を用いた同調回路の設計方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のトンネル接合素子を用いた同調回路の設計装置は、信号源における反射損失と比帯域とに応じて定められた回路パラメータを格納する回路パラメータテーブルと、入力された前記信号源における反射損失と比帯域とを用いて前記回路パラメータテーブルを参照して、対応する回路パラメータを得る回路パラメータ読出部とを備える。前記回路パラメータテーブルは、２個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる処理対象回路について、前記２個のトンネル接合素子及びマイクロストリップ線路を純抵抗と無損失伝送線路とで置換し、前記信号源に近いトンネル接合素子の純抵抗を前記信号源側に移動し、前記２個のトンネル接合素子の純抵抗を１として回路定数を規格化した上で、前記信号源に接続され前記純抵抗と異なるインピーダンスを有する入力部、前記信号源側に移動された純抵抗、無損失伝送線路からなる３段バンドパスフィルターに分割して得た簡易回路モデルについて、当該信号源における反射損失に基づいて求めた前記信号源における反射係数に基づいて、前記３段バンドパスフィルターの反射係数の最大値を求め、前記３段バンドパスフィルターについて、前記最大値と前記入力された比帯域とに基づいて、中心周波数及びその前後の所定の周波数において反射係数が０となるように、その回路パラメータを求め、前記回路パラメータを前記信号源における反射損失と比帯域とに応じて格納するものである。
【０００９】
本発明のトンネル接合素子を用いた同調回路の設計方法は、トンネル接合素子を用いた同調回路の設計装置におけるトンネル接合素子を用いた同調回路の設計方法であって、信号源における反射損失と比帯域とを入力し、２個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる処理対象回路について、前記２個のトンネル接合素子及びマイクロストリップ線路を純抵抗と無損失伝送線路とで置換し、前記信号源に近いトンネル接合素子の純抵抗を前記信号源側に移動し、前記２個のトンネル接合素子の純抵抗を１として回路定数を規格化した上で、前記信号源に接続され前記純抵抗と異なるインピーダンスを有する入力部、前記信号源側に移動された純抵抗、無損失伝送線路からなる３段バンドパスフィルターに分割して得た簡易回路モデルとして用意し、前記入力された信号源における反射損失に基づいて求めた前記信号源における反射係数に基づいて、前記３段バンドパスフィルターの反射係数の最大値を求め、前記３段バンドパスフィルターについて、前記最大値と前記入力された比帯域とに基づいて、中心周波数及びその前後の所定の周波数において反射係数が０となるように、その回路パラメータを求める。
【発明の効果】
【００１０】
本発明のトンネル接合素子を用いた同調回路の設計装置及び設計方法によれば、設計者は信号源における反射損失と比帯域とを入力するだけで、２個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる同調回路を、低雑音かつ広帯域特性を得られるような最適解、即ち、当該反射損失と比帯域とを実現する最適な回路パラメータを有するように、設計することができる。従って、設計者の経験に依らずに設計することができ、設計に習熟していない人間でも、設計結果として最適な設計値（最適解）のトンネル接合素子を用いた同調回路を設計することができ、また、反射損失等の特性を容易に変更して所望の特性を実現することができる。
【発明を実施するための最良の形態】
【００１１】
（設計原理）
最初に、本発明のトンネル接合素子を用いた同調回路の設計装置及び設計方法において用いられる原理について、図１及び図２を参照して説明する。
【００１２】
トンネル接合素子の中で特に細長い構造を持つＳＩＳ接合は、図１（ａ）に示すように、伝送線路パラメータを用いて表すことができる。これは、細長い構造を持つＳＩＳ接合は、マイクロストリップ線路を構成するため、周知のように、準粒子トンネル電流による損失を有する伝送線路として扱うことができるためである。図１（ａ）において、ＳＩＳ接合の特性インピーダンスをＺJ 、長さをｄJ 、伝搬定数をγJ ＝αJ ＋ｊβJ とする。αJ は前記損失による減衰定数、βJ は位相定数である。
【００１３】
この伝送線路が開放端であるとすると、その入力インピーダンスＺinは、
Ｚin＝ＺJ ｃｏｔｈ（γJ ｄJ ）    ・・（１）式
となる。もし、この伝送線路が、
ｓｉｎ（αJ ｄJ ）≒αJ ｄJ     ・・（２）式
を満たすような低損失な線路であるならば、（１）式は、
Ｚin＝ＺJ ×（ＺJ ／αJ ｄJ ・ｃｏｓ（βJ ｄJ ）＋ｊＺJ ・ｓｉｎ（βJ ｄJ ））／（ＺJ ・ｃｏｓ（βJ ｄJ ）＋ｊＺJ ／αJ ｄJ ・ｓｉｎ（βJ ｄJ ））・・（３）式
のように、書き直すことができる。
【００１４】
この（３）式は、図１（ｂ）に示す回路の入力インピーダンスを表す。従って、前述の条件の下では、図１（ａ）に示す開放端の分布定数型ＳＩＳ接合は、図１（ｂ）に示す無損失伝送線路（即ち、αJ ＝０の線路）の終端に純抵抗負荷ＺJ ／αJ ｄJ を持つ回路と等価であると言える。以上から、分布定数型ＳＩＳ接合のリアクタンス周波数変動成分は、単純に純抵抗に接続された無損失伝送線路によるものであると考えて良い。
【００１５】
このようなリアクタンス周波数変動成分を効率よく同調する方法としては、半波長バンドパスフィルター構造の利用が考えられる。そして、通常、半波長バンドパスフィルターは、低インピーダンス線路と高インピーダンス線路で構成される。そこで、低インピーダンス線路にはＳＩＳ接合を割り当て、高インピーダンス線路にはマイクロストリップ線路を割り当てる。そして、このようなフィルターの設計には、周知のフィルター設計理論、例えばチェビシェフ理論を採用することができる。チェビシェフ理論は広帯域インピーダンス整合回路と同様であるため、周知のように、フィルター回路構造によって広帯域にインピーダンス特性を制御することができ、本発明のフィルター構造に適している（R. E. Collin: Foundations for Microwave Engineering (McGrow-Hill, New York, 1992) 2nd ed.,Chap. 5, p.303. ）。
【００１６】
（設計方法）
本発明では、処理対象回路（設計対象回路）として、即ちフィルター回路構造として、図２（ａ）にその素子構造を示すように、２個の半波長（長さｄJ ）のＳＩＳ接合素子（トンネル接合素子）とこの間を接続する半波長（長さｄm 、ｄJ ≠ｄm ）のマイクロストリップ線路とからなる、最も単純な３段のバンドパスフィルター構造の同調回路を設定する。このように設計する理由は後述する。このような同調回路の設計において、通常のバンドパスフィルターの設計と異なるのは、フィルター構造を構成する伝送線路の一部に損失があること、及び、それに伴って入出力インピーダンスを同一にしないことである。そこで、本発明の設計装置及び方法においては、終端負荷抵抗と異なる信号源インピーダンスＺs を想定し、これと同調回路との最大反射損失とその比帯域とを設計条件として入力し、その時のＳＩＳ接合における臨界電流密度を最小にするような最適解を求める。この最適解が３段のバンドパスフィルター構造における各々のフィルター、即ち、ＳＩＳ接合及びマイクロストリップ線路の特性インピーダンス（の比）である。
【００１７】
なお、この時、このような同調回路には、１／４波長インピーダンス整合回路を付加することによって、信号源インピーダンスを自由に制御することができる。従って、信号源インピーダンスＺs の値は制限を受けない。これにより、上記最適解は自由に信号源インピーダンスＺs を選択して求めることができる。
【００１８】
前述のように、このような同調回路の一部は損失を含んでいるので、等価回路を用いて回路を簡易化すると、（２）式により、当該同調回路における分布定数型ＳＩＳ接合を純抵抗と無損失伝送線路で記述する。更に、ＳＩＳ接合の位相βJ ｄJ がπ付近、即ち、分布定数型ＳＩＳ接合が半波長となる周波数（中心周波数）付近において、
αJ ｄJ ｔａｎ（βJ ｄJ ）＜＜１    ・・（４）式
を満たす条件下では、信号源に近いＳＩＳ接合の純抵抗部を信号源側（Ｚs 側）に移動することができる。即ち、図２（ａ）の素子構造におけるＳＩＳ接合を図１（ｂ）の簡易等価回路で置換すると、ａ−ａ’間に接続されるはずの信号源に近いＳＩＳ接合の純抵抗部を、信号源側（Ｚs 側）に移動することができる。従って、図２（ａ）に示す回路を図２（ｂ）に示す回路に書き直すことができる。
【００１９】
次に、終端負荷抵抗ＲL で回路定数を規格化し、図２（ｃ）のように回路を３つに分割して考える。この図２（ｃ）の回路を簡易回路モデルと言うこととする。簡易回路モデルにおいて、ａ−ａ’から負荷側は無損失伝送線路から成る通常の３段バンドパスフィルター構造となる。このフィルター部分はチェビシェフ理論を適用して設計するが、ＳＩＳ接合の臨界電流密度を最小にする条件に従う必要がある。
【００２０】
即ち、終端負荷抵抗ＲL 及びａ−ａ’に接続している半波長線路の規格化した特性インピーダンスはαJ ｄJ となる。αJ は減衰定数であるため、ＳＩＳ接合の臨界電流密度が低いほど規格化した特性インピーダンスは低い値をとる。当該線路が（２）式を満たす場合、αJ ｄJ ＜＜１であるので、従って、ＳＩＳ接合の臨界電流密度が低い伝送線路ほど１Ωである規格化終端負荷抵抗との比が大きくなる。フィルター理論に依れば、周知のように、この比が大きくなるほどフィルター特性の最大反射係数として大きな値をとる（前述のR. E. Collinの論文）。従ってフィルター部分（ａ−ａ’から負荷側（右側）の回路）に対する信号源インピーダンスを１Ωとした場合の回路の反射係数をρと置いたとき、このρが与えられた条件下で最大の値を取るようにすれば、最小臨界電流密度を得る条件となる。
【００２１】
この解を求めるために、まずρを用いて同調回路のインピーダンスを記述する。ａ−ａ’から負荷側の入力インピーダンスをＺf とすると、ρとの関係式は周知のように、
ρ＝｜（１−Ｚf ）／（１＋Ｚf ）｜    ・・（５）式
となる。これからＺf はρを用いて表すと、
Ｚf ＝（１＋ρ）／（１−ρ）又はＺf ＝（１−ρ）／（１＋ρ）    ・・（６）式
となる。同調回路の入力インピーダンスＺinは、図２に示すように、Ｚf に１Ωが並列に接続されているので、
Ｚin＝（１±ρ）／２    ・・（７）式
となる。いま、信号源と同調回路との反射係数をあるρs の値以下にするよう設計することを考えると、ＲL で規格化した信号源インピーダンスＺs ’を用いてその関係式を記述すると、
ρs ≦｜（Ｚs ’−Ｚin）／（Ｚs ’＋Ｚin）｜    ・・（８）式
が得られる。従って、ρはＺs ’の関数となり、ρを最大にするようなＺs ’が求まることになる。
【００２２】
（設計対象）
以上に述べた設計原理を利用するために、本発明では、設計対象である同調回路として、図３に示す２個の半波長（ｄJ ）のＳＩＳ接合素子Ｊ１、Ｊ２とこの間を接続する半波長（ｄm ）のマイクロストリップ線路Ｍとからなる同調回路を設定する。図３（ａ）は同調回路の平面図であり、図３（ｂ）は同調回路の断面図であり、図３（ａ）における３ｂ−３ｂ切断線に沿う断面を示す。図３（ａ）は図２（ａ）に対応する図である。
【００２３】
２個のＳＩＳ接合Ｊ１、Ｊ２を用いる理由は以下の通りである。即ち、前述のように、複数のＳＩＳ接合を用いることによって１／ωＣJ ＲN よりも広い十分な比帯域を得ることができる。しかし、一方で、３個以上のＳＩＳ接合素子を用いると、同調には不要なジョセフソン電流を磁場を印加して消去する場合に、ＳＩＳ接合素子の間で相互に打ち消し合うことができない。２個であれば、同一形状のＳＩＳ接合を用いることにより、確実にジョセフソン電流を相互に打ち消し合うことができる。従って、本発明の２個のＳＩＳ接合素子Ｊ１、Ｊ２は同一形状である。ＳＩＳ接合Ｊ１、Ｊ２及びマイクロストリップ線路Ｍを半波長とする理由は、前述のように、半波長となる周波数付近において、（４）式を利用して、信号源に近いＳＩＳ接合Ｊ１の純抵抗部を信号源側（Ｚs 側）に移動する近似を利用するからである。
【００２４】
２個のＳＩＳ接合素子Ｊ１、Ｊ２は、前述のように準粒子トンネル電流による損失を有する伝送線路として扱うために、かつ、１／ωＣJ ＲN よりも広い十分な比帯域を得るために、細長い形状とされる。ここで、細長いとは、単一の伝搬モードを維持しうる形状であることを意味する。この例における伝搬モードはＴＥＭモードであるので、他の伝搬モードが生じないように、ＳＩＳ接合素子Ｊ１、Ｊ２の長さｄJ が半波長であるのに対して、その幅（ｄJ に直交する方向の寸法）が例えば１／６波長以下とされる。
【００２５】
ＳＩＳ接合素子（トンネル接合素子）Ｊ１、Ｊ２は、図３（ｂ）に示すように、超電導体からなる上部電極（Ｓ）及び下部電極（Ｓ）と、これらの間に形成される絶縁膜（Ｉ）とからなるトンネル接合からなる。マイクロストリップ線路Ｍは、上部線路と下部線路（及びその層間絶縁膜）とからなる。そして、ＳＩＳ接合素子の上部電極及び下部電極と、マイクロストリップ線路の上部線路及び下部線路とは、各々、同一の層からなる。
【００２６】
この例では、ＳＩＳ接合素子Ｊ１、Ｊ２の下部電極とマイクロストリップ線路Ｍの下部線路は、超伝導体である第１ＮｂＮ（窒化ニオブ）層１０２からなる。第１ＮｂＮ層１０２は、絶縁体である単結晶ＭｇＯ基板１０１上にエピタキシャル成長により２００ｎｍの厚さに形成されたグランド電極（グランドプレーン）である。グランド電極１０２の幅は、図３（ａ）に示すように、ＳＩＳ接合素子Ｊ１、Ｊ２及びマイクロストリップ線路Ｍの幅に比べて十分に（５〜１０倍程度）広くされる。従って、マイクロストリップ線路Ｍはコプレナー導波路となる。第１ＮｂＮ層１０２の上には、エピタキシャル成長により２００ｎｍの厚さに形成した層間絶縁膜であるＭｇＯ膜１０３が形成される。ＭｇＯ膜１０３にトンネル部分の開口を形成した後、露出した第１ＮｂＮ層１０２の上に、ＭｇＯ膜からなるトンネル絶縁膜１０４がエピタキシャル成長により極めて薄く（例えば、１ｎｍ）形成される。ＳＩＳ接合素子Ｊ１、Ｊ２の上部電極とマイクロストリップ線路Ｍの上部線路は、超伝導体である第２ＮｂＮ層１０５からなる。第２ＮｂＮ層１０５は、ＭｇＯ層間膜１０３上にエピタキシャル成長により４００ｎｍの厚さに形成した配線及び電極である。ＳＩＳ接合（トンネル接合）Ｊ１、Ｊ２はＮｂＮ／ＭｇＯ／ＮｂＮからなる。従って、全ＮｂＮ同調回路である。
【００２７】
（設計装置）
図４はトンネル接合素子を用いた同調回路の設計装置構成図であり、本発明のトンネル接合素子を用いた同調回路の設計装置の構成を示す。
【００２８】
設計装置１は、テーブル作成部２、回路パラメータテーブル３、回路パラメータ読出部４、デバイス設計部５からなる。テーブル作成部２は、反射係数演算部２１と回路パラメータ演算部２２とからなり、回路パラメータテーブル３を作成する。デバイス設計部５は、回路パラメータ読出部４により読み出された回路パラメータと入力れた設計パラメータとを用いて、本発明の設計対象回路（同調回路）を構成するデバイスを設計する。設計装置１はコンピュータからなり、テーブル作成部２、回路パラメータ読出部４及びデバイス設計部５は主メモリ（図示せず）上に存在する当該処理プログラムをＣＰＵ（図示せず）上で実行することにより実現される。
【００２９】
反射係数演算部２１は、信号源における反射損失を用いて、所定の場合における反射係数の最大値を算出し、回路パラメータ演算部２２に送る。回路パラメータ演算部２２は、この算出された反射係数の最大値と、比帯域とを用いて、本発明において想定された処理対象回路についての回路パラメータ（フィルター部分におけるインピーダンスの比）を算出し、これを回路パラメータテーブル３に格納する。回路パラメータテーブル３は、信号源における反射損失と比帯域とに応じて定められた回路パラメータを格納する。信号源における反射損失は、実用的な範囲、例えば−１０ｄＢを中心に０〜−２０ｄＢ程度の範囲で「１ｄＢ」刻みとされる。比帯域は、実用的な範囲、例えば２０％を中心に１０〜３０％程度の範囲で「１％」刻みとされる。
【００３０】
回路パラメータテーブル３は、２個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる処理対象回路（同調回路）の簡易回路モデルについての回路パラメータを格納する。簡易回路モデルは、２個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる回路を、前記２個のトンネル接合素子及びマイクロストリップ線路を純抵抗と無損失伝送線路とで置換し、前記信号源に近いトンネル接合素子の純抵抗を前記信号源側に移動し、前記２個のトンネル接合素子の純抵抗を１として回路定数を規格化した上で、前記信号源に接続され前記純抵抗と異なるインピーダンスを有する入力部、前記信号源側に移動された純抵抗、無損失伝送線路からなる３段バンドパスフィルターに分割して得る。簡易回路モデルについての回路パラメータは、当該信号源における反射損失に基づいて求めた前記信号源における反射係数に基づいて、前記３段バンドパスフィルターの反射係数の最大値を求め、前記３段バンドパスフィルターについて、前記最大値と前記入力された比帯域とに基づいて、中心周波数及びその前後の所定の周波数において反射係数が０となるようにして求める。求めた回路パラメータは、前記信号源における反射損失と比帯域とに応じて、回路パラメータテーブル３に格納する。
【００３１】
テーブル作成部２は省略しても良い。例えば、他の設計装置１（のテーブル作成部２）によって得た回路パラメータテーブル３を格納したＣＤ−ＲＯＭ等の媒体から読み込むことにより、流用しても良い。回路パラメータテーブル３は、テーブル作成部２によって作成されたものでなくても良く、例えば本発明の原理に従って手計算で回路パラメータを算出して得たものであっても良い。回路パラメータテーブル３は省略しても良い。例えば、テーブル作成部２が実行する処理と同様の処理をその都度実行して、入力された反射損失及び比帯域に対応する回路パラメータを算出するようにしても良い。
【００３２】
回路パラメータ読出部４は、入力された信号源における反射損失と比帯域とを用いて回路パラメータテーブル３を参照して、対応する回路パラメータを得て（読み出して）、デバイス設計部５へ送る。デバイス設計部５は、入力された設計パラメータと当該回路パラメータを用いて、本発明において想定された処理対象回路を設計して、その結果（設計値）を出力する。
【００３３】
図５（ａ）は、トンネル接合素子を用いた同調回路の設計処理フローであり、本発明のトンネル接合素子を用いた同調回路の設計装置における設計方法の一例を示す。
【００３４】
回路パラメータ読出部４は、信号源における反射損失と比帯域とが入力されると（ステップＳ１）、当該入力された反射損失と比帯域とを用いて回路パラメータテーブル３を参照して、これらに対応する回路パラメータ（インピーダンス比）を読み出し、これをデバイス設計部５に送る（ステップＳ２）。デバイス設計部５は、設計パラメータが入力されると（ステップＳ３）、これと回路パラメータ読出部４からの回路パラメータとを用いて、想定されている処理対象回路、即ち、２個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる同調回路のデバイスを設計する。（ステップＳ４）。
【００３５】
図５（ｂ）は、トンネル接合素子を用いた同調回路の設計処理フローであり、特に、回路パラメータテーブル３を省略した場合における本発明のトンネル接合素子を用いた同調回路の設計装置における設計方法の一例を示す。即ち、反射損失及び比帯域の入力に応じてその都度回路パラメータを算出する場合の処理フローであり、図５（ａ）のステップＳ２においてこれに代えて実行される。
【００３６】
反射係数演算部（に相当する処理部、以下同じ）２１は、信号源における反射損失と比帯域はステップＳ１において入力されているので、簡易回路モデルを読み出して（ステップＳ１１）、これについて、入力された信号源における反射損失に基づいて求めた信号源における反射係数に基づいて、３段バンドパスフィルターの反射係数の最大値を求め（ステップＳ１２）、回路パラメータ演算部（に相当する処理部、以下同じ）２２に送る。回路パラメータ演算部２２は、３段バンドパスフィルターについて、この最大値と入力された比帯域とに基づいて、３段バンドパスフィルター（フィルター部分）を設計する（ステップＳ１３）。即ち、回路パラメータ演算部２２は、中心周波数及びその前後の所定の周波数において反射係数が０となるように、その回路パラメータを求める。換言すれば、当該フィルター部分についてのインピーダンス比を算出し、これ（設計値）を回路パラメータとして、回路パラメータ読出部４又はデバイス設計部５（この場合、回路パラメータ読出部４は省略）に出力する（ステップＳ１４）。この後，ステップＳ３及びＳ４が実行される。
【００３７】
図６は、回路パラメータテーブルの作成処理フローであり、本発明の設計装置における回路パラメータテーブルの作成方法の一例を示す。
【００３８】
テーブル作成部２は、簡易回路モデルを読み出して（ステップＳ２１）、信号源における反射損失の初期値、最終値、刻みが入力され、比帯域の初期値、最終値、刻みが入力されると（ステップＳ２２）、これらを反射係数演算部２１及び回路パラメータ演算部２２に送る。回路パラメータ演算部２２は入力された比帯域の初期値（例えば、１０％）を比帯域の値として設定し（ステップＳ２３）、反射係数演算部２１は入力された反射損失の初期値（例えば、０ｄＢ）を反射損失の値として設定する（ステップＳ２４）。この後、反射係数演算部２１は、簡易回路モデルについて、設定された反射損失に基づいて求めた反射係数からその最大値を算出し（ステップＳ２５）、回路パラメータ演算部２２に送る。回路パラメータ演算部２２は、この最大値と、設定された比帯域とから３段バンドパスフィルター（フィルター部分）を設計し、即ち、回路パラメータ（当該フィルター部分についてのインピーダンス比）を算出し（ステップＳ２６）、当該設計値を回路パラメータとして回路パラメータテーブル３の該当箇所に格納する（ステップＳ２７）。
【００３９】
この後、反射係数演算部２１は、現在の反射損失の値を１刻み（例えば、−１ｄＢ）分だけ更新し（ステップＳ２８）、更新後の反射損失の値が当該最終値（例えば、−２０ｄＢ）を越えているか否かを調べる（ステップＳ２９）。越えていない場合、ステップＳ２５以下を繰り返す。越えている場合、反射係数演算部２１は、その旨を回路パラメータ演算部２２に通知する。これに応じて、回路パラメータ演算部２２は、現在の比帯域の値を１刻み（例えば、１％）分だけ更新し（ステップＳ２１０）、更新後の比帯域の値が当該最終値（例えば、３０％）を越えているか否かを調べる（ステップＳ２１１）。越えていない場合、ステップＳ２４以下を繰り返す。越えている場合、処理を終了する。
【実施例】
【００４０】
（同調回路の設計）
本発明の設計装置１を用いて、同調回路に対する信号源インピーダンスとの反射損失が−１０ｄＢ以下でその比帯域が２０％という条件を満たす同調回路を設計した。即ち、「反射損失−１０ｄＢ」及び「比帯域２０％」が、設計装置１の回路パラメータ読出部４への入力である。
【００４１】
反射損失−１０ｄＢからρs ＝０．３１４が求まるので、（７）式及び（８）式をグラフ化すると図７のようになる。網かけを施した領域が反射係数ρの条件を満たす。ρが最大値となるのは、Ｚs ’＝０．４０９のときであり、その最大値は０．５７５となる。この反射係数の最大値「０．５７５」が反射係数演算部２１により求まる。
【００４２】
従って、終端負荷抵抗ＲL で回路定数を規格化した同調回路の信号源インピーダンスＺs ’＝０．４０９とすれば、同調回路との反射係数ρs ＝０．３１４以下を達成しながら、図２（ｃ）のａ−ａ’から負荷側のフィルター回路構造における反射係数ρを最大値０．５７５とすることができる。この結果から、フィルター部分の設計においてチェビシェフ理論を適用するに当たり、反射係数ρ＝０．５７５、比帯域Δｆ／ｆ0 ＝２０％の条件でフィルター設計を行えば同調回路の最適解が得られる。即ち、「反射係数ρ＝０．５７５」「比帯域Δｆ／ｆ0 ＝２０％」が回路パラメータ演算部２２に与えられる。
【００４３】
回路パラメータ演算部２２は、周知の広帯域チェビシェフ特性を有する半波長フィルターの設計原理（前述のR. E. Collinの論文）を適用して、回路パラメータを算出する。通常、フィルター特性は位相θと反射係数ρの関係で記述される。基本的な３段半波長チェビシェフフィルター特性は中心周波数（位相ではπ）とその前後の周波数の合計３点において反射係数が０となるように設計される。図８（ａ）は、最大反射係数が０．５７５となるようなフィルターの代表的特性を表すρ−θ特性を示す。図８（ｂ）は、当該フィルターの回路パラメータを示す。フィルター設計は広帯域１／４波長インピーダンス整合回路の設計を基本にしており、中心の位相をπ/2として記述しているため、比帯域が４０％となっている。フィルターでの位相は２θとなるため、比帯域は２０％となる。
【００４４】
従って、図２（ａ）に示す同調回路の回路パラメータとして、図８（ｂ）に示すように、ＲL ：ＺJ ：Ｚm ：Ｚs ＝１：０．１２：２．６９：０．４１が得られる。これが回路パラメータ演算部２２の算出した回路パラメータ（フィルター部分のインピーダンス比）であり、回路パラメータテーブル３に格納される値である。これらの値は、「反射損失−１０ｄＢ（又は、反射係数ρの最大値０．５７５）」「比帯域２０％」に対応する位置に格納される。従って、前述の入力「反射損失−１０ｄＢ」及び「比帯域２０％」に対応して、この回路パラメータが回路パラメータ読出部４により読み出すことができた。
【００４５】
この同調回路の周波数特性を計算すると、図９（ａ）に示すインピーダンス特性と、図９（ｂ）に示す反射損失が得られる。周波数は中心周波数で規格化してある。図９から、設計通りに、信号源インピーダンスと同調回路の反射損失−１０ｄＢ以下で、比帯域２０％を達成しているのが判る。図９（ａ）のスミスチャートから判るように、信号源インピーダンスを低めに選ぶことによって、通常のチェビシェフ特性（インピーダンス軌跡の交点がチャートの中心を通る、つまり３点の周波数で反射係数が０）からはずし、その結果、図２（ｃ）におけるρの最大値を得ていることが判る。これから、最小臨界電流密度が求まり、αJ ｄJ ＝０．１２を満たす。しかし、実際には、ＳＩＳ接合材料に依存する磁場侵入長や単位面積あたりの静電容量などにより線路内波長が異なるため、最小臨界電流密度は、実際のデバイス設計で、以下のように求めた。
【００４６】
（ミクサの設計）
分布定数型の２個のＳＩＳ接合からなる同調回路を有するミクサとして、入力光学系に無反射層付きＭｇｏ超半球レンズとツインスロットアンテナから成る準光学型ミクサを設計する。従って、図３は当該ミクサチップの同調回路を示す。ツインスロットアンテナ（図示せず）の給電点Ｐはコプレナー導波路を用いて中心に配置する（図３参照）。中心周波数を８７０ＧＨｚとして設計し、その付近でのアンテナインピーダンスは約６５Ωとなる（例えば、J. Zmuidzinas, N. G. Ugras, D. Miller, M. Gaidis, H. G. LeDuc,“Low-noise slot antenna SIS mixers,” IEEE Trans. Appl. Supercond., vol. 5, pp. 3053-3056, 1995. ／又は、M. Gaidis, H. G. LeDuc, M. Bin, D. Miller, J. A. Stern and J. Zmuidzinas, “Characterization of low-noise quasi-optical SIS mixers for the submillimeter band,” IEEE Trans. Microwave Theory Tech., vol. 44, pp.1130-1139, 1996. ）。同調回路は一方のコプレナー導波路の中心導体をグランドプレーンとして集積化される。同調回路には、アンテナインピーダンスと整合させるための１／４波長インピーダンストランスフォーマーＴが付加される。ミクサは、前述のように、単結晶ＭｇＯ基板を用いたエピタキシャルＮｂＮ／ＭｇＯ／ＮｂＮ技術で作製することとし、同調回路はＮｂＮ／ＭｇＯ／ＮｂＮトンネル接合とＮｂＮ／ＭｇＯ／ＮｂＮマイクロストリップ線路で構成される（例えば、A. Kawakami, Z. Wang, and S. Miki,“Low-loss epitaxial NbN/MgO/NbN trilayers for THz applications,” IEEE. Trans. Appl. Supercond., vol. 11, pp. 80-83, 2001. ／又は、A. Kawakami, Z. Wang, and S. Miki,“Fabrication and characterization of epitaxial NbN/MgO/NbN Josephson tunnel junctions, ” J. Appl. Phys., vol. 90, pp. 4796-4799, 2001.）。
【００４７】
同調回路の設計は、本発明の簡易回路モデルでの解析結果を利用し、中心周波数に対して比帯域２０％（１７４ＧＨｚ）、反射損失−１０ｄＢ以下で行った。設計で用いた設計パラメータを図１０に示す。この設計パラメータを含む種々の設計データは、デバイス設計部５に入力されるか、予め与えられる。なお、これらの設計パラメータの値は主に実測値に基づいているが、エピタキシャルＮｂＮ／ＭｇＯ／ＮｂＮ接合の単位面積あたりの静電容量に関してはエピタキシャル成長のＮｂＮ／ＡｌＮ／ＮｂＮ接合と同じと仮定した（Z. Wang, Y. Uzawa, and A. Kawakami, “High current density NbN/AlN/NbN tunnel junctions for submillimeter wave SIS mixers,” IEEE Trans. Appl. Supercond., vol. 7, pp. 2797-2800, 1997. ）。同調回路の設計に必要な超伝導マイクロストリップ線路及びＳＩＳ接合伝送線路の特性インピーダンスと伝搬定数の計算は、本発明者等による文献Y. Uzawa and Z. Wang, Studies of High Temperature Superconductor, ed. A. V. Narliker (Nova Science, Hauppauge, NY, 2002) Vol. 43, Chap. 9, p. 255.により周知であるので、これに従う。
【００４８】
まず、設計条件を満たすために必要なＳＩＳ接合の最低臨界電流密度の値を、本発明に従って求める。計算例として図１１に示すように、中心周波数８７０ＧＨｚにおいて幅１μｍを持つＳＩＳ伝送線路のαJ ｄJ ＝０．１２の値を臨界電流密度に対してプロットした。この図から、αJ ｄJ ＝０．１２を満たす臨界電流密度として約１６ｋＡ／ｃｍ2 （ＣS ＝１１０ｆＦ／μｍ2 ）が得られる。従来の設計手法による値４０ｋＡ／ｃｍ2 と比較すると、半分以下とすることができる。
【００４９】
本発明により求めた回路パラメータ（特性インピーダンス比）に近くなるように設計した回路の概略と、アンテナインピーダンスを一定値の６５Ωとしたときの反射損失特性を図１２に示す。図１２は、また、回路の各点から負荷側を見たときのインピーダンス軌跡も示す。これらは６５Ωで規格化されている。本発明の設計原理の通りに、終端に置かれた半波長接合の周波数依存性をもつリアクタンス成分を、同調回路によって良く補償していることが判る。なお、同調回路に１／４波長インピーダンストランスフォーマーＴ（図３において同じ）を付加したことにより、比帯域は設計値２０％以上の値が得られた。従来の設計手法の同調回路と比較するために、同じ臨界電流密度で２接合同調回路と合計の接合長が同じとなる１／４波長インピーダンストランスフォーマーＴ付きの「全波長」接合の反射損失特性を、図１２に破線で示す。これから、破線で示される比帯域は大幅に狭く、本発明による同調回路が臨界電流密度を低くするのに有効であることが判る。
【産業上の利用可能性】
【００５０】
以上説明したように、本発明によれば、トンネル接合素子を用いた同調回路の設計装置及び設計方法において、信号源における反射損失と比帯域とを入力するだけで、２個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる同調回路を、低雑音かつ広帯域特性を得られるような最適解を有するように、設計することができる。従って、設計者の経験に依らずに設計することができ、設計に習熟していない人間でも、設計結果として最適な設計値（最適解）のトンネル接合素子を用いた同調回路を設計することができ、また、反射損失等の特性を容易に変更して所望の特性を実現することができる。
【図面の簡単な説明】
【００５１】
【図１】トンネル接合素子を用いた同調回路の設計原理説明図である。
【図２】トンネル接合素子を用いた同調回路の設計原理説明図である。
【図３】トンネル接合素子を用いた同調回路を示す。
【図４】トンネル接合素子を用いた同調回路の設計装置を示す。
【図５】トンネル接合素子を用いた同調回路の設計処理フローを示す。
【図６】回路パラメータテーブルの作成処理フローを示す。
【図７】トンネル接合素子を用いた同調回路の設計例を示す図である。
【図８】トンネル接合素子を用いた同調回路の設計例を示す図である。
【図９】トンネル接合素子を用いた同調回路の設計例を示す図である。
【図１０】トンネル接合素子を用いた同調回路の設計パラメータを示す図である。
【図１１】トンネル接合素子を用いた同調回路の設計例を示す図である。
【図１２】トンネル接合素子を用いた同調回路の設計例を示す図である。
【符号の説明】
【００５２】
１    設計装置
２    テーブル作成部
３    回路パラメータテーブル
４    回路パラメータ読出部
５    デバイス設計部
２１    反射係数演算部
２２    回路パラメータ演算部
１０１    単結晶ＭｇＯ基板
１０２    第１ＮｂＮ層
１０３    ＭｇＯ膜
１０４    トンネル絶縁膜
１０５    第２ＮｂＮ層
【図１】
2005242762.tif 000003
【図２】
2005242762.tif 000004
【図３】
2005242762.tif 000005
【図４】
2005242762.tif 000006
【図５】
2005242762.tif 000007
【図６】
2005242762.tif 000008
【図７】
2005242762.tif 000009
【図８】
2005242762.tif 000010
【図９】
2005242762.tif 000011
【図１０】
2005242762.tif 000012
【図１１】
2005242762.tif 000013
【図１２】
2005242762.tif 000014