(57)【要約】      （修正有）【課題】半導体装置に関し、特に薄膜の半導体チップに関する。【解決手段】半導体チップ１の側面に汚染物質をゲッタリングする欠陥層２を形成する。更に、その裏面に汚染物質をゲッタリングする欠陥層２を設ける。また、その裏面にショットキー障壁を形成するようにパッケージの基板にマウントする。この構成により、パッケージの基板上の金属イオンは、側面の欠陥層２及び／又は裏面の欠陥層２、ショットキー障壁によりゲッタリングされる。【選択図】図１
2005260042.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの側面及び裏面にゲッタリング層を有する電化蓄積型の半導体記憶装置。
【請求項２】
前記ゲッタリング層は結晶欠陥層であることを特徴とする請求項1記載の半導体記憶装置。
【請求項３】
前記半導体チップの裏面がテープ状のマウント材により組立て基板に固定されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
半導体チップと、組立て基板とを備え、前記半導体チップの少なくとも裏面の全面に渡ってショットキー障壁が形成されるように前記組立て基板上に前記半導体チップが搭載されていることを特徴とする半導体装置。
【請求項５】
半導体チップの少なくとも側面に汚染物質を捕獲する欠陥層が設けられていることを特徴とする半導体装置。
【請求項６】
半導体チップと、前記半導体チップの側面及び裏面に形成されたゲッタリング層と、前記半導体チップを覆う樹脂層と、前記半導体チップの裏面にマウント材を介して設けられた組立て基板とを備えることを特徴とする半導体装置。
【請求項７】
半導体基板の上面に半導体素子を形成する工程と、前記半導体基板の裏面を研磨する工程と、前記半導体基板の側面をカットして半導体チップを形成する工程と、前記半導体チップの裏面及び側面にゲッタリング層を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
前記裏面のゲッタリング層は、前記裏面の全面にショットキー障壁が形成されるように前記半導体チップの裏面と組立て基板が金属を含んだマウント材で接続する工程により形成されることを特徴とする請求項７記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に薄膜の半導体チップに関する。
【背景技術】
【０００２】
近年、携帯電話やデジタルＡＶ機器、ＩＣカード等の高機能化にともない、搭載されるチップには小型・薄型・高集積への要求が高まっている。複数の半導体チップを単一パッケージに高密度かつ多層に実装するＳｉＰ(System in Package)やＭＣＰ(Multi Chip Package)においても、薄型化が求められている。その薄膜化のニーズに応えるために、チップを薄く加工することが要求されている。
【０００３】
シリコン基板裏面を研磨加工することにより、半導体チップを薄く加工成形することは、例えば以下の特許公報に記載されている。
【０００４】
その公報が開示する製造方法は以下のとおりである。
【０００５】
シリコン基板の表面に拡散層、電極を形成した後、その裏面を砥石により研磨しつつ結晶欠陥層を導入する。その後、欠陥層が作成された表面に、チタニウム−モネル−銀を順に堆積してオーム性電極を形成する。この公報は、オーム性電極を形成する為に、粒度の大きい砥石によって故意に結晶欠陥を導入することを提供することを目的としている。
【０００６】
【特許文献１】特開平７−３０２７６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一般に、半導体チップは樹脂封止され、チップの裏面は組立て基板に接続される。上述の製造方法の場合、チップの裏面に結晶欠陥が設けられている為、組立て基板から裏面を介したイオン化した汚染物質の進入を防ぐことが可能かもしれないが、樹脂を経由した汚染物質が半導体チップの側面から進入することを防ぐことができない。
【０００８】
本発明の主な目的の一つは、薄膜化された半導体チップの少なくとも側面、更に好ましくは裏面からも汚染物質が導入されることを防ぐ手段を提供することにある。
【課題を解決するための手段】
【０００９】
本発明による半導体装置は、半導体チップの側面に汚染物質をゲッタリングする欠陥層が設けられている。
【００１０】
より好ましくは、半導体チップの裏面及び側面に汚染物質をゲッタリングする欠陥層が設けられている。
【００１１】
このように、少なくとも欠陥層が半導体チップの側面に設けられているので、組み立て装置や部材からの汚染物質が半導体チップの裏面や側面から内部に導入されることを防ぐことができる。
【発明の効果】
【００１２】
以上説明したように、本発明によれば、組立て工程中の金属、イオン等の汚染から半導体チップを防御することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の前記ならびにその他の目的、特徴、及び効果をより明確にすべく、以下図面を用いて本発明の実施の形態につき詳述する。
【００１４】
図1は、本発明の第１の実施の形態を示す図面である。
【００１５】
半導体チップ１の側面及び裏面に、金属、例えば銅などの金属イオンの汚染物質をゲッタリングする結晶欠陥層２が形成されている。
【００１６】
この結晶欠陥層２により、汚染物質が半導体チップ１の内部へ側面及び裏面から侵入することを防ぐことが出来る。
【００１７】
図２及び図３は、本発明の半導体装置の製造方法を示す図面である。以下、製造方法を説明する。
【００１８】
図２(a)に示すように、例えばシリコンからなる半導体基板３の表面に、例えば不揮発性メモリセルの為の拡散層及びソース、ゲート電極、更に回路等を形成する(不図示)。半導体基板３の厚さは例えば８００μｍである。次に、その表面にパッシベーション膜４を形成する。パッシベーション膜４は、例えばＳｉＮやＳｉＯＮから構成される。パッシベーション膜４は、緻密な窒化膜を用いているため、銅イオン等の重元素はその膜を通過できない。次に、半導体基板３の裏に砥石をあてて半導体基板３を機械研磨を行い、例えば１１０〜１２０μｍの厚さに加工する。このとき、裏面に結晶欠陥層２が形成される程度の砥石を選択する。欠陥層２は、銅イオン等の汚染物質を捕獲するゲッタリング層である。更に、例えば、半導体基板３をブレードカットやレーザーカットで分離する。更に、分離された側面に、砥石を用いて研磨を行い、その側面に欠陥層２を形成する(図２(ｂ)参照)。なお、ブレードカットで分離された際、その側面が汚染物質を捕獲できるような欠陥層が形成されているのならば、機械研磨による更なる工程は削除しても良い。また、裏面研削とチップカットでは同じ荒さの刃を用いていても良い。その場合、側面と裏面は同程度の粗面度となる。刃は、例えば＃２０００を用いる。この工程により、半導体チップ１が形成される。
【００１９】
図３に示すように、組立て基板６の表面にテープ状のマウント材１１を用いて半導体チップ１を搭載する。次に、半導体チップ１のパッド８と組立て基板６のパッド９をワイヤ１０を用いて電気的に接続する。その後、封止樹脂５を用いて半導体チップ１を封止する。最後に半田ボール７を組立て基板６の裏面に設ける。以上の工程により、ＢＧＡ(Ball Grid Array)パッケージが形成される。
【００２０】
組立て基板６は、電気を通さない材料からなる絶縁板に銅箔を貼り付けたプリント基板である。組立て基板６上のプリント配線は、銅箔をパターニングすることにより形成される。更に、プリント基板の表面には、ソルダレジストが塗布されている。ソルダレジストは、ワイヤ１０が半田付けされるプリント配線以外の部分に塗布されている。このソルダレジストには銅が拡散しており、図２〜図３の組立て工程中に、ソルダレジスト中の銅イオンが拡散する。このとき、本発明によれば、半導体チップの裏面に欠陥層が形成されている為、銅イオンはその欠陥層に捕獲され、半導体チップの内部に侵入することは防止される。更に、銅イオンは封止樹脂５にも拡散して半導体チップの側面に到着するが、半導体チップの側面に設けられた欠陥層に吸収され、半導体チップの内部に侵入することを防ぐことが出来る。更に、半導体チップの上面には、パッシベーション膜が設けられていることにより、半導体チップの上面からの銅イオンの進入をも防ぐことが可能である。
【００２１】
本実施例では、不揮発性メモリを対象として説明したが、他の電荷蓄積型のメモリでも本発明は有効である。つまり、銅イオン等の汚染物質が電荷の保持特性を悪化させるといった電荷蓄積型の保持不良の発生を防止することができる。電荷蓄積型のメモリは、フラッシュメモリの他にＤＲＡＭメモリが挙げられる。
【００２２】
図４は、第１の実施例の変形例である。本実施例は、本発明の半導体チップを積み重ねたＭＣＰ(Multi Chip Package)に適用したものである。このパッケージは、フラッシュメモリ、ＳＲＡＭ、ＤＲＡＭ等の半導体チップを１パッケージにしたものである。例えば、半導体チップ１はフラッシュメモリであり、半導体メモリ１２はＤＲＡＭである。なお、図４は、テープマウント材１１の図示は省略している。
【００２３】
図５は、本発明の第２の実施の形態を示す図面である。
【００２４】
半導体チップ１と組立て基板６は、半導体チップ１の裏面の全面を覆うように銀を含んだマウント材１２により搭載されている。
【００２５】
銀を含んだマウント材１２により、半導体基板３の裏面全面とマウント材１２の間にはショットキー障壁が形成される。銅イオンは非常に重いイオンである為、ショットキー障壁さえ存在していれば、組立て基板６側からその障壁を越えて半導体チップ１へ進入することができない。
【００２６】
製造方法は以下のとおりである。
【００２７】
半導体チップ１を組立て基板６上にマウントする際に、銀を含んだマウント材１２を用いてチップ裏面の全面を覆うように銀を含んだマウント材１２で半導体チップ１を組立て基板６上に固定する。それ以外の製造方法は図２及び図３と同様なのでその説明は省略する。
【００２８】
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。たとえば、第１の実施の形態と第２の実施の形態を併用した半導体装置も可能である。つまり、図５の半導体チップの裏面に欠陥層を形成し、その欠陥層と組立て基板の間にショットキー障壁が存在する半導体装置も可能である。また、第２の実施の形態ではショットキー障壁を形成するに銀を含んだマウント材を使用したが、ショットキー障壁を形成する他の金属でも構わない。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施の形態の半導体チップを示す図面である。
【図２】第１の実施の形態の半導体チップを用いたパッケージの製造方法を示す図面である。
【図３】図２の製造方法の続きを示す図面である。
【図４】第１の実施の形態の変形例を示す図面である。
【図５】第２の実施の形態の半導体装置を示す図面である。
【符号の説明】
【００３０】
１  半導体チップ
２  結晶欠陥層
３  半導体基板
４  パッシベーション膜
５  封止樹脂
６  組立て基板
７  半田ボール
８  パッド
９  パッド
１０  ワイヤ
１１  テープマウント材
１２  ＤＲＡＭチップ
１３  銀を含んだマウント材
【図１】
2005260042.tif 000003
【図２】
2005260042.tif 000004
【図３】
2005260042.tif 000005
【図４】
2005260042.tif 000006
【図５】
2005260042.tif 000007