(57)【要約】 【課題】 ＦＥＤパネル等のフラットディスプレイパネルにおいて、画質を損ねず、且つ、容易な配線構造で、良好な表示輝度を得る。【解決手段】 列方向配線１５と行方向配線１６とが互いに直交して形成され、列方向配線１５が画面の上下にＮ個（Ｎは２以上の整数）に分割された表示パネルと、これらのＮ個の列方向配線１５をそれぞれ駆動する駆動手段１３，１８と、行方向配線１６を走査する走査手段１４と、入力映像信号をＮ倍にフレーム補間する補間手段１９とを備え、走査手段１４は、入力映像信号の垂直周期の略Ｎ分の１の周期で、これらのＮ個の列方向配線１５にそれぞれ対応する行方向配線１６を同時に走査し、駆動手段１３，１８は、補間手段１９からの補間済映像信号が入力され、入力映像信号の垂直周期のＮ分の１の期間ずつずれたフレームの補間済映像信号でこれらのＮ個の列方向配線１５をそれぞれ駆動する。【選択図】  図１３
2005338491.tif 000002
【特許請求の範囲】
【請求項１】
列方向配線と行方向配線とが互いに直交して形成され、前記列方向配線が画面の上下にＮ個（Ｎは２以上の整数）に分割された表示パネルと、
前記Ｎ個の前記列方向配線をそれぞれ駆動する駆動手段と、
前記行方向配線を走査する走査手段と
を備え、
前記走査手段は、映像信号の垂直周期の略前記Ｎ分の１の周期で、前記Ｎ個の前記列方向配線にそれぞれ対応する前記行方向配線を同時に走査し、
前記駆動手段は、前記映像信号を前記Ｎ倍にフレーム補間した補間済映像信号が入力され、前記映像信号の垂直周期の前記Ｎ分の１の期間ずつずれたフレームの前記補間済映像信号で前記Ｎ個の前記列方向配線をそれぞれ駆動する
ことを特徴とする表示モジュール。
【請求項２】
請求項１に記載の表示モジュールにおいて、
前記表示パネルは、前記列方向配線が画面の上下に２分割されたことを特徴とする表示モジュール。
【請求項３】
請求項１に記載の表示モジュールにおいて、
前記表示パネルは、前記列方向配線が画面の上下に３個以上に分割され、
前記３個以上の前記列方向配線のうち画面の上端，下端以外の列方向配線と前記駆動手段とが、前記表示パネルの裏側で配線されたことを特徴とする表示モジュール。
【請求項４】
請求項１に記載の表示モジュールにおいて、
前記表示パネルはＦＥＤパネルであることを特徴とする表示モジュール。
【請求項５】
請求項１に記載の表示モジュールにおいて、
前記表示パネルは有機ＥＬパネルであることを特徴とする表示モジュール。
【請求項６】
列方向配線と行方向配線とが互いに直交して形成され、前記列方向配線が画面の上下にＮ個（Ｎは２以上の整数）に分割された表示パネルの駆動方法において、
映像信号の垂直周期の略前記Ｎ分の１の周期で、前記Ｎ個の前記列方向配線にそれぞれ対応する前記行方向配線を同時に走査し、
前記映像信号を前記Ｎ倍にフレーム補間した補間済映像信号のうち、前記映像信号の垂直周期の前記Ｎ分の１の期間ずつずれたフレームの補間済映像信号で前記Ｎ個の前記列方向配線をそれぞれ駆動する
ことを特徴とする表示パネルの駆動方法。
【請求項７】
列方向配線と行方向配線とが互いに直交して形成され、前記列方向配線が画面の上下にＮ個（Ｎは２以上の整数）に分割された表示パネルと、
前記Ｎ個の前記列方向配線をそれぞれ駆動する駆動手段と、
前記行方向配線を走査する走査手段と、
入力映像信号を前記Ｎ倍にフレーム補間する補間手段と
を備え、
前記走査手段は、前記入力映像信号の垂直周期の略前記Ｎ分の１の周期で、前記Ｎ個の前記列方向配線にそれぞれ対応する前記行方向配線を同時に走査し、
前記駆動手段は、前記補間手段からの補間済映像信号が入力され、前記入力映像信号の垂直周期の前記Ｎ分の１の期間ずつずれたフレームの前記補間済映像信号で前記Ｎ個の前記列方向配線をそれぞれ駆動する
ことを特徴とする表示装置。
【請求項８】
請求項７に記載の表示装置において、
前記表示パネルは、前記列方向配線が画面の上下に２分割されたことを特徴とする表示装置。
【請求項９】
請求項７に記載の表示装置において、
前記表示パネルは、前記列方向配線が画面の上下に３個以上に分割され、
前記３個以上の前記列方向配線のうち画面の上端，下端以外の列方向配線と前記駆動手段とが、前記表示パネルの裏側で配線されたことを特徴とする表示装置。
【請求項１０】
請求項７に記載の表示装置において、
前記表示パネルはＦＥＤパネルであることを特徴とする表示装置。
【請求項１１】
請求項７に記載の表示装置において、
前記表示パネルは有機ＥＬパネルであることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示モジュール，表示パネルの駆動方法及び表示装置に関し、特に、電界放出型カソードを用いたＦＥＤ表示装置や有機エレクトロルミネセンス表示装置等に適用して好適なものに関する。
【背景技術】
【０００２】
近年、表示装置に使用される平面パネル状のディスプレイ（フラットパネルディスプレイ）の一つとして、例えば電界放出型カソードを用いたディスプレイが開発されている。この電界放出型カソードを用いたディスプレイとして、いわゆるフィールド・エミッション・ディスプレイ（以下ＦＥＤと呼ぶ）が存在する。
【０００３】
このＦＥＤにおいては、視野角を確保したまま諧調を高くすることができ、画質、生産効率が高く、応答速度も速く、非常に低温の環境でも動作し、輝度が高く、電力効率も高い等の多くの特徴を持っている。また、ＦＥＤの製造工程は、いわゆるアクティブ・マトリクス方式の液晶ディスプレイの製造工程と比較して簡単であり、製造コストは少なくとも上記アクティブ・マトリクス方式の液晶ディスプレイの４０％〜６０％も低くなると期待されている。
【０００４】
図３は、ＦＥＤパネルの構成例を示す。ＦＥＤパネルでは、カソードパネル３５とアノードパネル３７とを、真空状態のギャップを隔てて対向させている。カソードパネル３５は、支持体３１３上に、複数本のカソード電極３９と複数本のゲート電極３１１とを絶縁層３８を挟んで互いに直交させて形成し、カソード電極３９とゲート電極３１１との各交点に電子放出領域３１２を形成したものである。
【０００５】
他方、アノードパネル３７は、透明な材料から成る基板３０に、Ｒ（赤），Ｇ（緑），Ｂ（青）の光３原色に対応する蛍光体層３１，３２，３３を塗布し、蛍光体層３１，３２，３３の上に、透明な材料から成るアノード電極３６を層状に形成したものである。この例では、蛍光体層３１，３２，３３とアノード電極３６との間にブラックマトリクス３４を形成している。
【０００６】
図２は、電子放出領域３１２の内部構造を示す断面図である。ガラス２５（図３では基板３１３に該当）上に、カソード電極２１（図３ではカソード電極３９に該当）が形成され、カソード電極２１上に抵抗２４及び絶縁層２１１（図３では絶縁層３８に該当）を挟んでゲート電極２０（図３ではゲート電極３１１に該当）が形成されている。絶縁層２１１及びゲート電極２０には、図３に開口部３１０として示すような複数の開口が設けられており、カソード電極２１上には、各開口に対応して、電界を強くするためのカソード素子（冷陰極素子）２２が形成されている（図２ではこの開口及びカソード素子２２を１個だけ描いている）。これらのカソード素子２２とカソード電極２１とは、電気的に接続されている。すなわち、カソード電極２１とこれらの複数のカソード素子２２とで、電界放出型カソードが構成されている。
【０００７】
図３に示すように、各電子放出領域３１２はそれぞれアノード電極３６の蛍光体層３１，３２，３３のうちのいずれかに対向しており、蛍光体層３１，３２，３３にそれぞれ対向した隣り合う３個の電子放出領域３１２が１画素に対応する。
【０００８】
したがって、電子放出領域３１２のゲート電極３１１とカソード電極３９との間に電圧を印加することで電子放出領域３１２のカソード素子２２（図２）から電子が放出されると共に、アノードパネル３７のアノード電極３６と電子放出領域３１２のカソード電極３９との間に電圧を印加することで上記放出された電子がアノード電極３６側に吸引され、この電子が蛍光体層３１，３２，３３に衝突することにより、蛍光体層３１，３２，３３から光が発生するようになる。
【０００９】
次に、上述したようなＦＥＤに用いられる電界放出型カソードの駆動原理について説明する。図２において、カソード電極２１に対して可変電圧源２１０による電圧Ｖcolを、また、ゲート電極２０に対して可変電圧源２９ による電圧Ｖrowを印加することで、ゲート電極２０とカソード電極２１との間に電圧Ｖgcで表される電圧差を印加すると、当該電圧印加により発生する電界によって、カソード素子２２からは電子が放出される。このとき、アノード電極２７に対して電圧ＨVを印加しておくと、
ＨV＞Ｖrow （１）
の条件で電子はアノード電極２７ に引きつけられ、これによりアノード電流Iaが図２のアノード電極２７からカソード電極２１に向かう方向に流れる。このとき、アノード電極２７の上に蛍光体２６（図３では蛍光体層３１，３２，３３に該当）を塗布しておくと、上記電子のエネルギーにより蛍光体２６が発光することになる。
【００１０】
なお、電圧Vgcが変化すると、カソード素子２２から放出される電子の量が変化し、したがってアノード電流Iaも変化する。また、蛍光体２６の発光量すなわち発光輝度Lは、
L∝Ia （２）
の関係がある。
【００１１】
したがって、上記電圧Vgcを変化させるようにすれば、発光輝度Lを変化させることができることになる。このため、当該電圧Vgcを表示すべき信号に応じて変調することで輝度変調を実現できる。
【００１２】
図１は、こうしたＦＥＤパネルを用いたＦＥＤパネル表示システムの基本的な構成例を示す。支持体１７は、ＦＥＤパネルのカソードパネルを構成する支持体（図３では支持体３１３に該当）である。支持体１７上には、複数本ずつの列方向配線１５，行方向配線１６が形成されており、列方向配線１５と行方向配線１６との各交点には、図３に示したようなゲート電極，カソード電極，電子放出領域が存在している。（図示は省略しているが、カソードパネルの上方には、図３に示したようにアノードパネルが対向している）。
【００１３】
このＦＥＤパネルの列方向配線１５，行方向配線１６にそれぞれ列方向画素駆動電圧生成部１３，行方向駆動画素選択電圧生成部１４が接続されることにより、ＦＥＤモジュールが構成されている。
【００１４】
また、図１では、入力映像がアナログ信号であることを例にしたものであり、ＦＥＤパネル表示システムに入力したアナログ映像信号をデジタル信号に変換するＡ／Ｄ変換部１０と、このＡ／Ｄ変換部１０からのデジタル映像信号が入力される映像信号処理部１１と、制御信号生成部１２とを備えている。
【００１５】
行方向駆動画素選択電圧生成部１４は、行方向配線１６に選択的に可変の行方向選択電圧Vrow(図２)を印加するためのものであり、例えば、選択時は３５V、非選択時は０Vを印加することができる。
【００１６】
列方向画素駆動電圧生成部１３は、図示は省略するが、主に、１ライン分(＝１水平期間分)のデジタル映像信号(通常Ｒ（赤），Ｇ（緑），Ｂ（青）のデジタル信号)を入力するためのシフトレジスタや、上記デジタル映像を１ライン時間保持するためのラインメモリや、上記１ライン分の映像をアナログ電圧に変換し、１ライン時間印加するためのＤ／Ａ変換部などで構成されており、列方向配線１５に１ライン分同時に可変の列方向駆動電圧Vcol（図２）を印加する。
【００１７】
例えば、行方向選択電圧Vrowが選択状態すなわち３５V印加時に、列方向駆動電圧Vcolが０Vならば、ゲート・カソード間の差電圧Vgcは３５Vとなり、カソード素子２２（図２）から放出される電子量が増え、蛍光体２６（図２）によって行われる発光は高輝度となる。また、同じく行方向選択電圧Vrowが選択状態すなわち３５V印加時で、列方向駆動電圧Vcolが１５Vならば、ゲート・カソード間の差電圧Vgcは２０Vとなるが、放出電子は図１２に示すようなVgcに対する放出特性を有しているため、Vgcが２０Vでは電子が放出せず、よって発光は起こらない。したがって、列方向駆動電圧Vcolを入力映像信号レベルに応じて０〜１５Vで制御することにより、所望の輝度表示を行なうことができる。
【００１８】
ＦＥＤパネルに画像を表示する際には、行方向配線１６を１ラインずつ順次駆動（走査）するのと同期して列方向配線１５に画像１ライン分の変調信号を同時に印加することにより、蛍光体への電子ビーム照射量を制御し、画像を１ラインずつ表示していくものである。
【００１９】
映像信号処理部１１は、Ａ／Ｄ変換部１０からのデジタル映像信号に画質調整処理やマトリクス処理を施して例えばＲ，Ｇ，Ｂ各８ビットのデジタル信号を出力すると共に、水平同期信号及び垂直同期信号を出力する。このＲ，Ｇ，Ｂのデジタル信号は、列方向画素駆動電圧生成部１３に直接入力される。また、この水平同期信号及び垂直同期信号は、制御信号生成部１２に入力される。
【００２０】
制御信号生成部１２は、この水平同期信号及び垂直同期信号に基づき、列方向画素駆動電圧生成部１３における映像取り込み開始タイミングを指示する列配線駆動回路映像取り込み開始パルス、及び、列方向画素駆動電圧生成部１３内のＤ／Ａ変換部でのアナログ映像電圧発生タイミングを指示する列配線駆動開始パルスを作成する。
【００２１】
さらに、制御信号生成部１２は、この水平同期信号及び垂直同期信号に基づき、行方向駆動画素選択電圧生成部１４における行方向配線駆動電圧の駆動開始タイミングを指示する行配線駆動開始パルス、及び、行方向配線１６を１ライン毎に上から順次駆動するための基準シフトクロックとなる行配線選択用シフトクロックを作成する。
【００２２】
図４は、図１のＦＥＤパネル表示システムにおけるＦＥＤパネルの駆動タイミングを示す。列配線駆動回路映像入力とは、列方向画素駆動電圧生成部１３（図１）にパラレル入力される例えばＲ，Ｇ，Ｂ各８ビット、計２４ビットのデジタル信号であり、ここでは図示していないが、デジタル映像信号再生用の基準ドットクロックで１画素がサンプリングされている。
【００２３】
列方向画素駆動電圧生成部１３では、列配線駆動回路映像入力の直前(例えばドットクロックで１クロック前)に上述の列配線駆動回路映像取り込み開始パルスを検出し、その後、列配線駆動回路映像入力を、例えばドットクロックに同期して順次記憶される水平１ライン画素分のシフトレジスタに取り込むなどして保持する。そして、１ライン分の取り込みが完了した後に検出される上述の列配線駆動開始パルスに同期して、例えばラインメモリにこれら１ライン映像データを転送し、ホールドされた１ライン分の映像データを１画素毎に同時にＤ／Ａ変換して、アナログ電圧である列配線駆動電圧として出力する。図４では、例として、水平方向の第A番目の画素を駆動するための列配線駆動電圧を代表で第A列配線駆動電圧として示している。
【００２４】
行方向駆動画素選択電圧生成部１４では、上述の行配線駆動開始パルスのオン状態を例えば列配線駆動開始パルスの立ち上がりで検出し、ここを基点として、第１行から最下行まで行配線選択用シフトクロックに同期して１ラインずつ順次駆動（走査）する。
【００２５】
このようなタイミングで、行配線駆動電圧と列配線駆動電圧との差電圧である上述の電圧Vgcをゲート・カソード間に印加して蛍光体への電子ビーム照射量を制御し、画像を１ラインずつ線順次駆動によって表示していく。このときの１ライン当たりの発光時間は、入力映像信号の水平周期によって決まるものである。
【００２６】
ところが、このような線順次駆動では、将来的にパネルの画素数を増やした高解像度化及び大画面表示を目的とした大型化を試みる場合、映像信号水平周期の減少による１ライン当たりの発光時間の減少に伴う輝度の低下という問題が生ずる。
【００２７】
例えば、８００×６００画素(一般にSVGA解像度と呼ばれる)映像信号の場合、１水平周期は２６.４μsecであるのに対して、解像度を１９２０×１０８０（一般にＨD解像度と呼ばれる）映像信号では、１水平周期は１４.４μsecとなり、発光時間は１４.４／２６.４≒０.５４５倍というように垂直ライン数の増加にほぼ反比例して減少し、同様の倍率で輝度も低下することとなる。よって、このようなパネル解像度の増大に伴う発光輝度の減少をなんらかの方法で補償する必要が生ずるのである。
【００２８】
そこで従来から行われている発光輝度の補償方法としては大別すると、
ａ）１水平周期当たりの発光輝度の増加を行なうことで発光輝度の向上を行なう。
ｂ）発光時間を１水平周期より延ばすことで発光輝度の向上を行なう。
といったものが挙げられる。
【００２９】
この中で、ａ）の方法は、前述の駆動原理における１水平周期当たりのパネル発光素子の蛍光体に対する放出電流密度を増加させることで実現が可能であるが、蛍光体の輝度飽和問題なども鑑みるとこの方法のみで容易に大幅改善を望むことは現状難しい。
【００３０】
そこで、ａ）の方法に加えてｂ）の方法が従来行なわれてきたが、このｂ）の方法は、ＦＥＤパネルの列方向配線の構造によって、主に以下の２つに分類できる。
ｃ）列方向配線を上下に分割してカソード電極部に配線する方法。
ｄ）列方向配線数を水平方向に２倍にして各行のカソード電極部に交互に配線する方法（例えば、特許文献１参照。）。
【特許文献１】特開２００２−１２３２１０号公報（段落番号００１４〜００１８、図３）
【発明の開示】
【発明が解決しようとする課題】
【００３１】
上記ｃ）の方法とは、図１１Ａに示すように、上下に分割された列方向配線が、パネル真中を境に上下別々の列方向駆動手段によって制御されるものである。ｃ）の方法で従来行なわれてきた発光時間の延長方法について説明する。
【００３２】
はじめに、比較のために、図１に示したＦＥＤパネルの通常の走査タイミングを図５に示す。この図は、通常の表示では１ライン当たりの発光時間は１水平周期(=１Ｈ)であり、最上位ラインから１ライン(=１Ｈ )ずつ走査していることを示すものである。
【００３３】
次に、図６に、ｃ）の方法のように列方向配線を上下に分割した場合のＦＥＤパネルの走査タイミング例を示す。この走査タイミング例は、１ライン当たりの発光時間を２水平周期(=２Ｈ)分に延長するとともに上下行配線及び対応する画素の上下列配線を同時に走査することで、１垂直周期内に２倍の発光時間で１画面の表示を行なうものである。
【００３４】
しかし、この場合、上下分割がなされている画面中央部(上下画面の境)にて動画像を追従視した際に不連続感が生じるという問題があった。これは映像信号１垂直周期内における走査順序の不一致が原因であった。
【００３５】
そこで、この問題を改善すべく、上下の境における走査順序の不連続を改善した図７のような走査タイミングの駆動方法が提案された。この駆動方法は、１ライン当たりの発光時間を２Ｈ分に延長している点と上下同時走査を行っている点は図６と同じであるが、この駆動方法の場合、上下の境で生じる走査順序の不連続を解消するために下画面半分の走査の順番を１フレーム分遅らせている。このことにより上下の境での画面走査の連続性を持たせている。このような駆動を行なうと確かに画面中央部における動画像の不連続感はなくなる。
【００３６】
ところが、この駆動方法の場合、図７からもわかるように、映像一画面を走査する映像垂直周期が通常入力映像(一周期１／６０sec)の場合の２倍の１／３０secになってしまっている。このようなタイミングで走査を行なうと、例えば画面左から右へ水平移動する物体を表示したような動画像で、図１０のような画面歪み(ディストーション)が通常走査時に比べてより多く生じて不自然な表示となってしまうという問題があった。
【００３７】
次に、上記ｄ）のパネル列配線を水平方向に２倍にして各行に交互に配線する方法について述べる。この方法は、図１１Ｂに示すように、１つの列の駆動を２本の列方向配線で行うものであり、この２本の列方向配線を交互に片方ずつそれぞれ偶数行、奇数行に配線し、偶数行、奇数行がそれぞれ独立に発光走査を行なうことを可能となるような方法である。このような配線構造を用いれば例えば図８のような制御タイミングで走査を行なうことができる。
【００３８】
この場合は画質的な問題が少なく輝度を向上させることが可能であるが、しかしながらパネル列配線を水平方向に２倍するというこの配線構造は実際のパネル設計において物理的な負担が大きくなるという問題があった。
【００３９】
本発明は、上述の点に鑑み、ＦＥＤパネル等のフラットディスプレイパネルにおいて、画質を損ねず、且つ、容易な配線構造で、良好な表示輝度を得ることを課題としてなされたものである。
【課題を解決するための手段】
【００４０】
この課題を解決するために、本発明に係る表示モジュールは、列方向配線と行方向配線とが互いに直交して形成され、この列方向配線が画面の上下にＮ個（Ｎは２以上の整数）に分割された表示パネルと、これらのＮ個の列方向配線をそれぞれ駆動する駆動手段と、この行方向配線を走査する走査手段とを備え、この走査手段は、映像信号の垂直周期の略Ｎ分の１の周期で、これらのＮ個の列方向配線にそれぞれ対応する行方向配線を同時に走査し、この駆動手段は、この映像信号をＮ倍にフレーム補間した補間済映像信号が入力され、この映像信号の垂直周期のＮ分の１の期間ずつずれたフレームの補間済映像信号でこれらのＮ個の列方向配線をそれぞれ駆動することを特徴とする。
【００４１】
この表示モジュールでは、表示パネルは、列方向配線を上下に分割した配線構造をしている。そして、走査手段が、上下に分割されたＮ個の列方向配線にそれぞれ対応する行方向配線を、映像信号の垂直周期の略Ｎ分の１の周期で同時に走査する。また、駆動手段は、この映像信号をＮ倍にフレーム補間した補間済映像信号が入力され、この映像信号の垂直周期のＮ分の１の期間ずつずれたフレームの補間済映像信号でこれらのＮ個の列方向配線をそれぞれ駆動する。
【００４２】
このように、上下に分割されたＮ個の列方向配線にそれぞれ対応する行方向配線を映像垂直周期の略Ｎ分の１の周期で同時に走査することから、個々のラインにおける映像走査周期は、元の映像信号に対して１／Ｎ倍となる。しかし、映像信号走査の１ライン当たりの表示期間は元の映像信号の水平走査期間１Ｈのままであるため、入力映像信号の垂直走査期間に換算すると１Ｈの発光がＮ回起こる、すなわち、発光時間がＮ倍に延びることと等価となり、通常の走査タイミング(図４、図５)の場合に比べて、輝度はＮ倍となる。
【００４３】
また、画質について考えてみると、１画面当たりの映像走査周期は元の映像信号垂直走査期間と符合している（元の映像信号の垂直周期毎に、１フレーム分ずつの補間済映像信号が画面表示されるようになる）ため、前出の図７に示した従来の駆動方法のような入力映像周期・表示タイミング周期不整合による大きな画面歪み(ディストーション)（図１０）は起こらない。また、分割されたＮ個の列方向配線を、元の映像信号の垂直周期のＮ分の１の期間ずつずれたフレームの補間済映像信号で駆動するので、前出の図６に示した従来の駆動方法のような動画表示時の画面中央部での不連続感が起こらない。したがって、良好な映像を表示することが可能となる。
【００４４】
また、パネルの配線構造は、列方向配線を上下に分割したものでよいので、前出の図１１Ｂに示したようにパネル列配線を水平方向に２倍にして各行に交互に配線する場合に比べて物理的な設計が容易となる。
【００４５】
なお、この表示モジュールにおいて、一例として、列方向配線は、画面の上下に２分割したものであってよい。その場合には、通常の走査タイミングの場合に比べて輝度を２倍にすることができる。
【００４６】
あるいはまた、列方向配線を画面の上下に３個以上に分割するとともに、これらの３個以上の列方向配線のうち画面の上端，下端以外の列方向配線と駆動手段とを、表示パネルの裏側で配線するようにしてもよい。その場合には、通常の走査タイミングの場合に比べて輝度を３倍以上にすることができる。
【００４７】
次に、本発明に係る表示パネルの駆動方法は、列方向配線と行方向配線とが互いに直交して形成され、この列方向配線が画面の上下にＮ個（Ｎは２以上の整数）に分割された表示パネルの駆動方法において、映像信号の垂直周期の略Ｎ分の１の周期で、これらのＮ個の列方向配線にそれぞれ対応する行方向配線を同時に走査し、この映像信号をＮ倍にフレーム補間した補間済映像信号のうち、この映像信号の垂直周期のＮ分の１の期間ずつずれたフレームの補間済映像信号でこれらのＮ個の列方向配線をそれぞれ駆動することを特徴とする。
【００４８】
この駆動方法では、上下に分割されたＮ個の列方向配線にそれぞれ対応する行方向配線を、映像信号の垂直周期の略Ｎ分の１の周期で同時に走査する。また、この映像信号をＮ倍にフレーム補間した補間済映像信号のうち、この映像信号の垂直周期のＮ分の１の期間ずつずれたフレームの補間済映像信号でこれらのＮ個の列方向配線をそれぞれ駆動する。
【００４９】
このように、上下に分割されたＮ個の列方向配線にそれぞれ対応する行方向配線を映像垂直周期の略Ｎ分の１の周期で同時に走査することから、個々のラインにおける映像走査周期は、元の映像信号に対して１／Ｎ倍となる。しかし、映像信号走査の１ライン当たりの表示期間は元の映像信号の水平走査期間１Ｈのままであるため、入力映像信号の垂直走査期間に換算すると１Ｈの発光がＮ回起こる、すなわち、発光時間がＮ倍に延びることと等価となり、通常の走査タイミング(図４、図５)の場合に比べて、輝度はＮ倍となる。
【００５０】
また、画質について考えてみると、１画面当たりの映像走査周期は元の映像信号垂直走査期間と符合している（元の映像信号の垂直周期毎に、１フレーム分ずつの補間済映像信号が画面表示されるようになる）ため、前出の図７に示した従来の駆動方法のような入力映像周期・表示タイミング周期不整合による大きな画面歪み(ディストーション)（図１０）は起こらない。また、分割されたＮ個の列方向配線を、元の映像信号の垂直周期のＮ分の１の期間ずつずれたフレームの補間済映像信号で駆動するので、前出の図６に示した従来の駆動方法のような動画表示時の画面中央部での不連続感が起こらない。したがって、良好な映像を表示することが可能となる。
【００５１】
また、パネルの配線構造は、列方向配線を上下に分割したものでよいので、前出の図１１Ｂに示したようにパネル列配線を水平方向に２倍にして各行に交互に配線する場合に比べて物理的な設計が容易となる。
【００５２】
次に、本発明に係る表示装置は、列方向配線と行方向配線とが互いに直交して形成され、この列方向配線が画面の上下にＮ個（Ｎは２以上の整数）に分割された表示パネルと、これらのＮ個の列方向配線をそれぞれ駆動する駆動手段と、この行方向配線を走査する走査手段と、入力映像信号をＮ倍にフレーム補間する補間手段とを備え、この走査手段は、この入力映像信号の垂直周期の略Ｎ分の１の周期で、これらのＮ個の列方向配線にそれぞれ対応する行方向配線を同時に走査し、この駆動手段は、この補間手段からの補間済映像信号が入力され、入力映像信号の垂直周期のＮ分の１の期間ずつずれたフレームの補間済映像信号でこれらのＮ個の列方向配線をそれぞれ駆動することを特徴とする。
【００５３】
この表示装置では、表示パネルは、列方向配線を上下に分割した配線構造をしている。そして、走査手段が、上下に分割されたＮ個の列方向配線にそれぞれ対応する行方向配線を、映像信号の垂直周期の略Ｎ分の１の周期で同時に走査する。また、入力映像信号が、補間手段によってＮ倍にフレーム補間される。そして、駆動手段は、この補間手段からの補間済映像信号が入力され、入力映像信号の垂直周期のＮ分の１の期間ずつずれたフレームの補間済映像信号でこれらのＮ個の列方向配線をそれぞれ駆動する。
【００５４】
このように、上下に分割されたＮ個の列方向配線にそれぞれ対応する行方向配線を映像垂直周期の略Ｎ分の１の周期で同時に走査することから、個々のラインにおける映像走査周期は、元の映像信号に対して１／Ｎ倍となる。しかし、映像信号走査の１ライン当たりの表示期間は元の映像信号の水平走査期間１Ｈのままであるため、入力映像信号の垂直走査期間に換算すると１Ｈの発光がＮ回起こる、すなわち、発光時間がＮ倍に延びることと等価となり、通常の走査タイミング(図４、図５)の場合に比べて、輝度はＮ倍となる。
【００５５】
また、画質について考えてみると、１画面当たりの映像走査周期は元の映像信号垂直走査期間と符合している（元の映像信号の垂直周期毎に、１フレーム分ずつの補間済映像信号が画面表示されるようになる）ため、前出の図７に示した従来の駆動方法のような入力映像周期・表示タイミング周期不整合による大きな画面歪み(ディストーション)（図１０）は起こらない。また、分割されたＮ個の列方向配線を、元の映像信号の垂直周期のＮ分の１の期間ずつずれたフレームの補間済映像信号で駆動するので、前出の図６に示した従来の駆動方法のような動画表示時の画面中央部での不連続感が起こらない。したがって、良好な映像を表示することが可能となる。
【００５６】
また、パネルの配線構造は、列方向配線を上下に分割したものでよいので、前出の図１１Ｂに示したようにパネル列配線を水平方向に２倍にして各行に交互に配線する場合に比べて物理的な設計が容易となる。
【発明の効果】
【００５７】
本発明によれば、ＦＥＤパネル等のフラットディスプレイパネルにおいて、高解像度かつ大型化が行なわれた場合にも、画質を損ねず、且つ、容易なパネル配線構造で、良好な表示輝度を得ることができるという効果が得られる。
【発明を実施するための最良の形態】
【００５８】
以下、ＦＥＤパネル表示システムに本発明を適用した例について、図面を用いて具体的に説明する。図１３は、本発明におけるＦＥＤパネル表示システムの構成例を示す図であり、前出の図１と共通する部分には同一の符号を付している。
【００５９】
支持体１７は、ＦＥＤパネルのカソードパネルを構成する支持体（図３では支持体３１３に該当）である。支持体１７上には、複数本ずつの列方向配線１５，行方向配線１６が形成されており、列方向配線１５と行方向配線１６との各交点には、図３に示したようなゲート電極，カソード電極，電子放出領域が存在している。（図示は省略しているが、カソードパネルの上方には、図３に示したようにアノードパネルが対向している）。
【００６０】
ここで、列方向配線１５は、画面中央部で上下に２分割されている。この２分割された上側の列方向配線１５が上画面列方向画素駆動電圧生成部１３に接続され、下側の列方向配線１５が下画面列方向画素駆動電圧生成部１８に接続され、行方向配線１６が行方向駆動画素選択電圧生成部１４に接続されることにより、ＦＥＤモジュールが構成されている。
【００６１】
また、図１３では、入力映像がアナログ信号であることを例にしたものであり、ＦＥＤパネル表示システムに入力したアナログ映像信号をデジタル信号に変換するＡ／Ｄ変換部１０と、このＡ／Ｄ変換部１０からのデジタル映像信号が入力される映像信号処理部１１と、内挿フレーム画像生成部１９と、制御信号生成部１２とを備えている。
【００６２】
行方向駆動画素選択電圧生成部１４は、行方向配線１６に選択的に可変の行方向選択電圧Vrow(図２)を印加するためのものであり、例えば、選択時は３５V、非選択時は０Vを印加することができる。この行方向駆動画素選択電圧生成部１４は、同時に複数行を駆動することができる。
【００６３】
上画面列方向画素駆動電圧生成部１３，下画面列方向画素駆動電圧生成部１８は、図示は省略するが、主に、１ライン分(＝１水平期間分)のデジタル映像信号(通常Ｒ（赤），Ｇ（緑），Ｂ（青）のデジタル信号)を入力するためのシフトレジスタや、上記デジタル映像を１ライン時間保持するためのラインメモリや、上記１ライン分の映像をアナログ電圧に変換し、１ライン時間印加するためのＤ／Ａ変換部などで構成されており、列方向配線１５に１ライン分同時に可変の列方向駆動電圧Vcol（図２）を印加する。
【００６４】
例えば、行方向選択電圧Vrowが選択状態すなわち３５V印加時に、列方向駆動電圧Vcolが０Vならば、ゲート・カソード間の差電圧Vgcは３５Vとなり、カソード素子２２（図２）から放出される電子量が増え、蛍光体２６（図２）によって行われる発光は高輝度となる。また、同じく行方向選択電圧Vrowが選択状態すなわち３５V印加時で、列方向駆動電圧Vcolが１５Vならば、ゲート・カソード間の差電圧Vgcは２０Vとなるが、放出電子は図１２に示すようなVgcに対する放出特性を有しているため、Vgcが２０Vでは電子が放出せず、よって発光は起こらない。したがって、列方向駆動電圧Vcolを入力映像信号レベルに応じて０〜１５Vで制御することにより、所望の輝度表示を行なうことができる。
【００６５】
ＦＥＤパネルに画像を表示する際には、行方向配線１６を１ラインずつ順次駆動（走査）するのと同期して列方向配線１５に画像１ライン分の変調信号を同時に印加することにより、蛍光体への電子ビーム照射量を制御し、画像を１ラインずつ表示していくものである。
【００６６】
映像信号処理部１１は、Ａ／Ｄ変換部１０からのデジタル映像信号に画質調整処理やマトリクス処理を施して例えばＲ，Ｇ，Ｂ各８ビットのデジタル信号を出力すると共に、水平同期信号及び垂直同期信号を出力する。このＲ，Ｇ，Ｂのデジタル信号，水平同期信号及び垂直同期信号は、内挿フレーム画像生成部１９に入力される。
【００６７】
内挿フレーム画像生成部１９は、入力映像信号の１フレームが例えば１／６０secであれば、この映像信号を前後の２つのフレーム間で内挿（補間）することによって１２０コマ／secの映像信号を生成する。そして、内挿フレーム画像生成部１９は、生成したこの１２０コマ／secの映像信号のうち、画面上半分の画像データを上画面列方向画素駆動電圧生成部１３へ出力し、画面下半分の画像データを下画面列方向画素駆動電圧生成部１８へ出力する。
【００６８】
また、内挿フレーム画像生成部１９からは、水平同期信号及び垂直同期信号が制御信号生成部１２に出力される。
【００６９】
制御信号生成部１２は、この水平同期信号及び垂直同期信号に基づき、上画面列方向画素駆動電圧生成部１３，下画面列方向画素駆動電圧生成部１８における映像取り込み開始タイミングを指示する上画面列配線駆動回路映像取り込み開始パルス，下画面列配線駆動回路映像取り込み開始パルス、及び、上画面列方向画素駆動電圧生成部１３，下画面列方向画素駆動電圧生成部１８内のＤ／Ａ変換部でのアナログ映像電圧発生タイミングを指示する上画面列配線駆動開始パルス，下画面列配線駆動開始パルスを作成する。
【００７０】
さらに、制御信号生成部１２は、この水平同期信号及び垂直同期信号に基づき、行方向駆動画素選択電圧生成部１４における行方向配線駆動電圧の駆動開始タイミングを指示する行配線駆動開始パルス、及び、行方向配線１６を上画面，下画面で同時に１ライン毎に上から順次駆動するための基準シフトクロックとなる行配線選択用シフトクロックを作成する。
【００７１】
図１４は、図１３のＦＥＤパネル表示システムにおけるＦＥＤパネルの駆動タイミングを示す。上画面列配線駆動回路映像入力とは、上画面列方向画素駆動電圧生成部１３（図１３）にパラレル入力される例えばＲ，Ｇ，Ｂ各８ビット、計２４ビットのデジタル信号であり、ここでは図示していないが、デジタル映像信号再生用の基準ドットクロックで１画素がサンプリングされている。
【００７２】
下画面列配線駆動回路映像入力とは、下画面列方向画素駆動電圧生成部１８（図１３）にパラレル入力される例えばＲ，Ｇ，Ｂ各８ビット、計２４ビットのデジタル信号であり、ここでは図示していないが、デジタル映像信号再生用の基準ドットクロックで１画素がサンプリングされている。
【００７３】
上画面列方向画素駆動電圧生成部１３では、上画面列配線駆動回路映像入力の直前(例えばドットクロックで１クロック前)に上述の上画面列配線駆動回路映像取り込み開始パルスを検出し、その後、上画面列配線駆動回路映像入力を、例えばドットクロックに同期して順次記憶される水平１ライン画素分のシフトレジスタに取り込むなどして保持する。そして、１ライン分の取り込みが完了した後に検出される上述の上画面列配線駆動開始パルスに同期して、例えばラインメモリにこれら１ライン映像データを転送し、ホールドされた１ライン分の映像データを１画素毎に同時にＤ／Ａ変換して、アナログ電圧である列配線駆動電圧として出力する。
【００７４】
下画面列方向画素駆動電圧生成部１８では、下画面列配線駆動回路映像入力の直前(例えばドットクロックで１クロック前)に上述の下画面列配線駆動回路映像取り込み開始パルスを検出し、その後、下画面列配線駆動回路映像入力を、例えばドットクロックに同期して順次記憶される水平１ライン画素分のシフトレジスタに取り込むなどして保持する。そして、１ライン分の取り込みが完了した後に検出される上述の下画面列配線駆動開始パルスに同期して、例えばラインメモリにこれら１ライン映像データを転送し、ホールドされた１ライン分の映像データを１画素毎に同時にＤ／Ａ変換して、アナログ電圧である列配線駆動電圧として出力する。
【００７５】
図１４では、例として、水平方向の第A番目の画素を駆動するための列配線駆動電圧を代表で第A列配線駆動電圧として示しており、さらに、第１行と画面中央の第Ｍ行（下画面の最上行）とが１フレーム期間内で同時刻に駆動される場合の例を示している。
【００７６】
行方向駆動画素選択電圧生成部１４では、上述の行配線駆動開始パルスのオン状態を例えば列配線駆動開始パルスの立ち上がりで検出し、ここを基点として行方向配線１６を順次駆動（走査）するが、上述の通り、ここでは１フレーム内でこのパルスが常に２発存在するように駆動する。すなわち、行方向配線１６を上画面，下画面で同時に１ライン毎に上から順次駆動する。
【００７７】
次に説明を容易にするために、このような駆動方法でパネルを走査した場合の各ラインにおける走査タイミングをマクロ的に表記した例を図９に示す。図９の時刻T１は、図１４の時刻T１と同じ時刻である。図１４に示すように、時刻Ｔ１では、第１行及び画面中央行である第Ｍ行を走査している。そして、図９に示すように、この時刻Ｔ１では、それぞれの映像データの内容は、第１行では、入力映像信号の偶数フレームの有効画像第１ライン目であるのに対し、第Ｍ行では、この偶数フレームとその前の奇数フレームとを用いて内挿フレーム画像生成部１９(図１３)によって生成された内挿フレームの有効画像第Ｍライン目となる。
【００７８】
よって、図１４に示しているように、このときの第A列では、偶数フレームの有効画像第１ライン第A列を表わす上画面第A列配線駆動電圧と第１行配線駆動電圧の差電圧である上述の電圧Vgcがゲート・カソード間に印加されることにより、第１行第A列の位置で電子ビーム放出が起こってその上方の蛍光体が発光するとともに、内挿フレームの有効画像第Ｍライン第A列を表わす下画面第A列配線駆動電圧と第Ｍ行配線駆動電圧の差電圧である電圧Vgcがゲート・カソード間に印加されることにより、第Ｍ行第A列の位で電子ビーム放出が起こってその上方の蛍光体が発光する。
【００７９】
同様にして、図１４の時刻T２においては、第２行と第Ｍ＋１行についての走査が起こり、第２行A列及び第Ｍ＋１行A列の位置の上方の蛍光体が発光する。以降、図１４の時刻T３から先についても同様の動作が起こる。
【００８０】
ここでは、図９の走査タイミング例における時刻T１付近を説明したが、このような内挿フレームを用いた２ライン同時走査は、図９に示す通り、周期的に続くものである。このようなタイミングでＦＥＤパネルを駆動すると、個々のラインにおける映像走査周期は、図９からもわかるとおり、元の入力映像信号に対して１／２倍となることがわかる。すなわち、入力映像１フレーム周期が１／６０secであれば、本走査映像の１ライン当たりの走査周期は１／１２０secとなる。
【００８１】
しかし、図９，図１４からわかるとおり、映像信号走査の１ライン当たりの表示期間は入力映像信号の水平走査期間１Ｈのままであるため、入力映像信号の垂直走査期間に換算すると１Ｈ発光が２度起こる、すなわち、発光時間が２倍に延びることと等価となり、通常の走査タイミング(図４、図５)の場合に比べて、輝度は２倍となるのである。
【００８２】
また、画質について考えてみると、１画面当たりの映像走査周期は入力映像信号垂直走査期間と符合しているため、前出の図７に示した従来の駆動方法のような入力映像周期・表示タイミング周期不整合による大きな画面歪み(ディストーション)（図１０）や、前出の図６に示した従来の駆動方法のような動画表示時の画面中央部での不連続感が起こらない。また、分割された２個の列方向配線を、入力映像信号の垂直周期の２分の１の期間ずつずれたフレームの補間済映像信号で駆動するので、前出の図６に示した従来の駆動方法のような動画表示時の画面中央部での不連続感が起こらない。したがって、良好な映像を表示することが可能となる。
【００８３】
また、パネルの配線構造は、列方向配線を上下に分割したものでよいので、前出の図１１Ｂに示したようにパネル列配線を水平方向に２倍にして各行に交互に配線する場合に比べて物理的な設計が容易となる。
【００８４】
ただし、図１３の変形例として、図１５に示すように、ＦＥＤパネルの配線構造を、パネル列配線を水平方向に２倍にして各行に交互に配線する構造（図１１Ｂと同じ構造）にし、そのＦＥＤパネルを、図１６に示すようなタイミングで走査してもよい。この場合は、列方向の配線構造が複雑になるものの、上述のような画質的不具合を起こさず、輝度は理論的に通常の駆動方法(図５) に比べて４倍にまで増やすことが可能となる。
【００８５】
また、図１３の例では、ＦＥＤパネルが、列方向配線を上下に２分割した配線構造をしているが、別の例として、ＦＥＤパネルを、列方向配線を上下に３つ以上に分割した配線構造にしてもよい。図１７〜図１９は、そうしたＦＥＤパネルの列方向配線構造の変形例を示す図（図１８，図１９はＦＥＤパネルの裏面図，断面図）であり、図１３と共通する部分には同一符号を付している。
【００８６】
この変形例では、列方向配線１５は、上下に均等に４分割されている。図１７に示すように、この４分割された上端の列方向配線１５は上画面列方向画素駆動電圧生成部１３に接続され、下端の列方向配線１５は下画面列方向画素駆動電圧生成部１８に接続されている。また、図１８に示すように、ＦＥＤパネルの支持体１７の裏面には、残りの中央の２組の列方向配線１５に供給する駆動電圧を生成するための２つの中画面列方向画素駆動電圧生成部５１が、それぞれＦＰＣ（フレキシブルプリントケーブル）基板５２によってコネクタ５３に接続されている。
【００８７】
図１９に示すように、支持体１７には、中央の２組の列方向配線１５の個々の配線の位置に穴５４が貫通しており、これらの穴５４には、コネクタ５３とこれらの個々の配線とを接続する配線５５が形成されている。
【００８８】
なお、本出願は、この図１８，図１９に例示するような裏面配線構造の表示装置を、出願番号特願２０００−１１９９２（公開番号特開２０００−２９８４４６）の特許出願で既に提案している。
【００８９】
この変形例では、内挿フレーム画像生成部１９は、入力映像信号の１フレームが例えば１／６０secであれば、前後の２つのフレームの映像信号から３コマ分の内挿フレームを作成することによって２４０コマ／secの映像信号を生成する。そして、内挿フレーム画像生成部１９は、生成したこの２４０コマ／secの映像信号のうち、上端の画面の画像データを上画面列方向画素駆動電圧生成部１３へ出力し、中央の２つの画面の画像データをそれぞれ対応する中画面列方向画素駆動電圧生成部５１（図１８）に出力し、下端の画面の画像データを下画面列方向画素駆動電圧生成部１８へ出力する。
【００９０】
また、制御信号生成部１２は、行方向配線１６を上画面，中央の２つの画面，下画面で同時に１ライン毎に上から順次駆動するための基準シフトクロックとなる行配線選択用シフトクロックを作成する。したがって、行方向駆動画素選択電圧生成部１４は、第１行と、中央の２つの画面の最上行と、下画面の最上行とを１フレーム期間内で同時刻に駆動する。
【００９１】
図２０は、この変形例での各ラインにおける走査タイミングを、前出の図９と同様にマクロ的に表記した例を示しており、上画面をＹＡ，中央の２つの画面をＹＢ，ＹＣ，下画面をＹＤとして表している。時刻T１は、第１行（上画面ＹＡの最上行）と、中央の２つの画面ＹＢ，ＹＣの最上行（Ｍ１行，Ｍ２行とする）と、下画面ＹＤの最上行（Ｍ３行とする）とを走査している時刻であるが、この時刻Ｔ１では、それぞれの映像データの内容は、第１行では、入力映像信号の偶数フレームの有効画像第１ライン目であるのに対し、画面ＹＢ，ＹＣ，ＹＤの最上行では、それぞれこの偶数フレームとその前の奇数フレームとを用いて内挿フレーム画像生成部１９(図１３)によって生成された１コマ目，２コマ目，３コマ目の内挿フレームの有効画像第Ｍ１，Ｍ２，Ｍ３ライン目となる。
【００９２】
この変形例の場合には、パネルの配線構造は列方向配線を上下に分割したものでよいので物理的なな設計が容易となり、且つ、上述のような画質的不具合を起こさず、輝度は理論的に通常の駆動方法(図５) に比べて４倍にまで増やすことが可能となる。
【００９３】
なお、以上の例では、入力映像信号の垂直走査周期を１／６０secとしているが、この周期は他の任意の値の場合であっても同様のことが実現できるとともに同様の効果が見込まれ、本発明の適用範囲内であることはいうまでもない。
【００９４】
また、以上の例では、ゲート・カソード間の電圧レベルに応じて輝度の大きさを変化させているが、ゲート・カソード間の電圧レベルを一定としゲート・カソード間に電圧を印加する時間によって階調表現を行なうパルス駆動法にした場合にも同様な手順での適用が容易に可能であり、本発明の適用範囲内であることはいうまでもない。
【００９５】
また、本発明による駆動方法は、ＦＥＤパネルディスプレイについて説明を行なったが、他の同様な画素駆動方法を要するマトリクス型のフラットパネルディスプレイ(例えば、有機ＥＬディスプレイなど)にも原理的に十分適用が可能であり、それらデバイスへ応用することも本発明の適用範囲内であることはいうまでもない。
【図面の簡単な説明】
【００９６】
【図１】ＦＥＤパネル表示システムの基本構成を示す図である。
【図２】電子放出領域の内部構造等を示す図である。
【図３】ＦＥＤパネルの構成例を示す図である。
【図４】図１のＦＥＤパネルの駆動タイミングを示す図である。
【図５】図１のＦＥＤパネルの走査タイミングを示す図である。
【図６】図１１ＡのＦＥＤパネルの走査タイミング例を示す図である。
【図７】図１１ＡのＦＥＤパネルの走査タイミング例を示す図である。
【図８】図１１ＢのＦＥＤパネルの走査タイミング例を示す図である。
【図９】図１３のＦＥＤパネルの走査タイミング例を示す図である。
【図１０】図７の走査タイミングでの動画ひずみを例示する図である。
【図１１】ＦＥＤにおける従来の発光輝度補償方法を示す図である。
【図１２】カソード素子の電子放出特性を例示する図である。
【図１３】本発明を適用したＦＥＤパネル表示システムの構成例を示す図である。
【図１４】図１３のＦＥＤパネルの駆動タイミングを示す図である。
【図１５】図１３のＦＥＤパネルの列配線構造の変形例を示す図である。
【図１６】図１５の変形例におけるＦＥＤパネルの走査タイミングを示す図である。
【図１７】図１３のＦＥＤパネルの列配線構造の変形例を示す図である。
【図１８】図１７のＦＥＤパネルの裏面図である。
【図１９】図１７のＦＥＤパネルの断面図である。
【図２０】図１７〜図１９の変形例におけるＦＥＤパネルの走査タイミングを示す図である。
【符号の説明】
【００９７】
１０  Ａ／Ｄ変換部、  １１  映像信号処理部、  １２  制御信号生成部、  １３  上画面列方向画素駆動電圧生成部、  １４  行方向駆動画素選択電圧生成部、  １５  列方向配線、  １６  行方向配線、  １７  支持体、  １８  下画面列方向画素駆動電圧生成部、  １９  内挿フレーム画像生成部、  ２０，３１１  ゲート電極、  ２１，３９  カソード電極、  ２２  カソード素子、  ３１，３２，３３  蛍光体層、  ３５  カソードパネル、  ３６  アノード電極、  ３７  アノードパネル、  ３１２  電子放出領域
【図１】
2005338491.tif 000003
【図２】
2005338491.tif 000004
【図３】
2005338491.tif 000005
【図４】
2005338491.tif 000006
【図５】
2005338491.tif 000007
【図６】
2005338491.tif 000008
【図７】
2005338491.tif 000009
【図８】
2005338491.tif 000010
【図９】
2005338491.tif 000011
【図１０】
2005338491.tif 000012
【図１１】
2005338491.tif 000013
【図１２】
2005338491.tif 000014
【図１３】
2005338491.tif 000015
【図１４】
2005338491.tif 000016
【図１５】
2005338491.tif 000017
【図１６】
2005338491.tif 000018
【図１７】
2005338491.tif 000019
【図１８】
2005338491.tif 000020
【図１９】
2005338491.tif 000021
【図２０】
2005338491.tif 000022
【手続補正書】
【提出日】平成17年8月19日(2005.8.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
図２は、電子放出領域３１２の内部構造を示す断面図である。ガラス２５（図３では支持体３１３に該当）上に、カソード電極２１（図３ではカソード電極３９に該当）が形成され、カソード電極２１上に抵抗２４及び絶縁層２１１（図３では絶縁層３８に該当）を挟んでゲート電極２０（図３ではゲート電極３１１に該当）が形成されている。絶縁層２１１及びゲート電極２０には、図３に開口部３１０として示すような複数の開口が設けられており、カソード電極２１上には、各開口に対応して、電界を強くするためのカソード素子（冷陰極素子）２２が形成されている（図２ではこの開口及びカソード素子２２を１個だけ描いている）。これらのカソード素子２２とカソード電極２１とは、電気的に接続されている。すなわち、カソード電極２１とこれらの複数のカソード素子２２とで、電界放出型カソードが構成されている。