(57)【要約】【課題】  行列駆動電圧を減少させることができる電界放出ディスプレイを提供すること。【解決手段】  基板上に設けられた帯状の行列信号線１２０Ｓ，１２０Ｄと、行列信号線により定義され、電界エミッタ１３０と制御素子１４０を有する各画素とを備え、制御素子１４０は、少なくとも行列信号線に連結された２つの端子と、電界エミッタに連結された１つの端子を有して電界エミッタを制御するように構成されているカソード部１００と、アノード電極３２０と、このアノード電極３２０に接続された蛍光体３３０とを有するアノード部３００と、複数の貫通ホール２１０を有する金属メッシュ２２０と、この金属メッシュ２２０の少なくとも一領域に形成された誘電体膜２３０とを有するゲート部２００とを備えて、電界エミッタ１３０から放出された電子は、貫通ホール２１０を介して蛍光体３３０に衝突する。【選択図】  図３
2005322651.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられたマトリックスアドレッシングを可能にする帯状の行列信号線と、該行列信号線によって定義され、電界エミッタと制御素子を有する各画素とを備え、前記制御素子は、少なくとも前記行列信号線に連結された２つの端子と、前記電界エミッタに連結された１つの端子を有して前記電界エミッタを制御するように構成されているカソード部と、
アノード電極と、該アノード電極に接続された蛍光体とを有するアノード部と、
複数の貫通ホールを有する金属メッシュと、該金属メッシュの少なくとも一領域に形成された誘電体膜とを有するゲート部とを備え、
前記ゲート部は、前記カソード部と前記アノード部との間に配置され、前記誘電体膜の形成された面が前記カソード部に対向し、前記電界エミッタから放出された電子は、前記貫通ホールを介して前記蛍光体に衝突することを特徴とする電界放出ディスプレイ。
【請求項２】
前記アノード部と前記カソード部及び前記ゲート部は、各々別体で構成されていることを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項３】
前記誘電体膜は、前記金属メッシュの全面又は一部に形成されることを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項４】
前記金属メッシュの前記貫通ホールは、１つ以上の傾斜した内壁を有することを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項５】
前記誘電体膜は、前記貫通ホールの傾斜した内壁を覆うことを特徴とする請求項４に記載の電界放出ディスプレイ。
【請求項６】
前記金属メッシュの内壁は、２つ以上の傾斜角を具備する突出部を有することを特徴とする請求項４に記載の電界放出ディスプレイ。
【請求項７】
前記ゲート部の前記金属メッシュは、アルミニウム、鉄、銅或いはニッケルの金属部、又は、ステンレス鋼、インバール或いはコバールを含む合金板であることを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項８】
前記カソード部の前記貫通ホールは、単一画素当たり複数個からなることを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項９】
前記金属メッシュの貫通ホールは、前記カソード部側のホールのサイズが前記アノード部側のホールのサイズよりさらに大きいことを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項１０】
前記アノード部と前記ゲート部との間にスペーサをさらに備えていることを特徴とする請求項１乃至９のいずれかに記載の電界放出ディスプレイ。
【請求項１１】
前記電界エミッタは、ダイヤモンド、ダイヤモンド状カーボン、炭素ナノチューブ又は炭素ナノファイバーからなる薄膜又は厚膜で構成されていることを特徴とする請求項１乃至９のいずれかに記載の電界放出ディスプレイ。
【請求項１２】
前記制御素子は、薄膜トランジスタ又は金属−酸化物−半導体電界効果トランジスタであることを特徴とする請求項１乃至９のいずれかに記載の電界放出ディスプレイ。
【請求項１３】
前記金属メッシュには、ＤＣ電圧を印加して前記カソード部の前記電界エミッタから電子放出を誘導し、前記アノード部の前記アノード電極には、ＤＣ電圧を印加して放出された電子を高エネルギーによって加速させ、スキャン及びデータ信号を前記カソード部の各画素にある前記制御素子にアドレッシングし、前記電界エミッタの制御素子は、電界エミッタの電子放出を制御して画像を表現することを特徴とする請求項１乃至９のいずれかに記載の電界放出ディスプレイ。
【請求項１４】
前記電界放出ディスプレイの画像の階調表現は、前記制御素子の制御によって前記電界エミッタに印加されるデータ信号電圧のパルス振幅及び／又はパルス幅（持続時間）を変化させて確保することを特徴とする請求項１乃至９のいずれかに記載の電界放出ディスプレイ。
【請求項１５】
前記電界エミッタに印加されるデータ信号の電圧は、０乃至５０Ｖのパルスであることを特徴とする請求項１乃至９のいずれかに記載の電界放出ディスプレイ。
【請求項１６】
前記制御素子は、薄膜トランジスタであり、前記カソード部上に金属からなるゲートと、前記ゲートを含むカソード部上に形成されたゲート絶縁膜と、前記ゲート及び前記ゲート絶縁膜の一部上に半導体薄膜からなる活性層と、該活性層の両端領域に形成されたソース及びドレインと、該ソース及びドレインを電極に接続させるためのコンタクトホールを有する層間絶縁層とを備えていることを特徴とする請求項１乃至９のいずれかに記載の電界放出ディスプレイ。
【請求項１７】
前記薄膜トランジスタの活性層が、非晶質シリコン又はポリシリコン層からなることを特徴とする請求項１６に記載の電界放出ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界放出素子を平板ディスプレイに応用した電界放出ディスプレイ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ；ＦＥＤ）に関し、より詳細には、ゲート部とカソード部とアノード部とを備えてなる電界放出ディスプレイにおいて、ゲート部が、金属メッシュと、この金属メッシュの少なくとも一領域に形成された誘電体膜とを備えた電界放出ディスプレイに関する。
【背景技術】
【０００２】
電界放出ディスプレイは、電界エミッタを有するカソード部と、蛍光体（ｐｈｏｓｐｈｏｒ）を有するアノード部とを、所定の間隔（例えば、２ｍｍ）をおいて対向配置するように、真空パッケージイング（ｖａｃｕｕｍ  ｐａｃｋａｇｉｎｇ）して作製し、カソードの電界エミッタから放出された電子をアノード部の蛍光体に衝突させて蛍光体の陰極発光（ｃａｔｈｏｄｅ  ｌｕｍｉｎｅｓｃｅｎｃｅ）により画像を表示する装置であり、最近、従来のブラウン管（ｃａｔｈｏｄｅ  ｒａｙ  ｔｕｂｅ；ＣＲＴ）を代替することができる平板ディスプレイとして活発に研究開発されつつある。電界エミッタは、素子構造、エミッタ物質、エミッタの形状に応じて電子放出効率が大きく変わる。
【０００３】
現在、電界放出素子の構造は、カソードとアノードからなる２極型（ｄｉｏｄｅ）と、カソードとゲート及びアノードからなる３極型（ｔｒｉｏｄｅ）とに大別される。２極型電界放出素子は、主にダイヤモンド又は炭素ナノチューブを膜（ｆｉｌｍ）形状に形成してなるもので、３極型電界放出素子に比べて電子放出の制御性及び低電圧駆動の面から劣っているが、製作工程が簡単でかつ電子放出の信頼性が高いという長所を有する。
【０００４】
以下、図１を参照して、従来の電界放出ディスプレイについて説明する。  
図１は、従来の２極型電界放出素子を有する電界放出ディスプレイの構成を示す概略図である。
【０００５】
図１に示した電界放出ディスプレイは、下部ガラス基板１０Ｂ上に帯状に配列されたカソード電極１１と、このカソード電極１１の一領域上に形成された膜（ｆｉｌｍ）状の電界エミッタ物質１２とを有するカソード部と、上部ガラス基板１０Ｔ上に帯状に配列された透明なアノード電極１３と、このアノード電極１３の一部上に形成された赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光体（ｐｈｏｓｐｈｏｒ）１４とを有するアノード部とが、スペーサ１５を支持台とし、カソード部の構成要素がアノード部の構成要素とが互いに向き合いながら平行に真空パッケージイングされている。カソード部のカソード電極１１とアノード部のアノード電極１３は、それぞれ互いに交差するように整列され、交差領域が一つの画素（ｐｉｘｅｌ）に定義されている。
【０００６】
図１に示した電界放出ディスプレイにおいて、電子放出に必要な電場（ｅｌｅｃｔｒｉｃ  ｆｉｅｌｄ）は、カソード電極１１とアノード電極１３との電圧差によって形成され、通常、電界エミッタ物質に０．１Ｖ／μｍ以上の電場が印加されると、電界エミッタから電子放出が起こることに知られている。
【０００７】
図２は、図１に示した電界放出ディスプレイの短所を改善するために提案されたもので、カソード部の各画素に電界エミッタを制御するための制御素子を採用している従来の電界放出ディスプレイの構成を示す概略図である。
【０００８】
図２に示した電界放出ディスプレイは、ガラス基板２０Ｂ上に、金属からなり、電気的にマトリックスアドレッシングを可能とする帯状のスキャン（ｓｃａｎ）信号線２１Ｓ及びデータ（ｄａｔａ）信号線２１Ｄと、スキャン信号線２１Ｓ及びデータ信号線２１Ｄによって定義される各画素は、ダイヤモンド、ダイヤモンド状カーボン、炭素ナノチューブからなる膜型（薄膜又は厚膜）の電界エミッタ２２と、スキャン信号線２１Ｓ、データ信号線２１Ｄ及び電界エミッタ２２に連結され、ディスプレイのスキャン及びデータ信号によって電界放出電流を制御する制御素子２３からなるカソード部と、ガラス基板２０Ｔ上に帯状に配列された透明なアノード電極２４と、このアノード電極２４の一部上に赤（Ｒ）、緑（Ｇ）、青色（Ｂ）の蛍光体（ｐｈｏｓｐｈｏｒ）２５とを有するアノード部がスペーサ２６を支持台とし、カソード部の構成要素とアノード部の構成要素が互いに向き合いながら平行に真空パッケージイングされている。
【０００９】
図２に示した電界放出ディスプレイは、アノード電極２４に高電圧を印加してカソード部の膜型電界エミッタ２２から電子放出を誘導すると共に、放出された電子を高エネルギーによって加速させられるようにした後、スキャン信号線２１Ｓ及びデータ信号線２１Ｄを介してディスプレイの信号を制御素子２３に入力させると、この制御素子２３が膜型電界エミッタから放出される電子量を制御することにより、行列画像を表現する。
【００１０】
上述したように、図１及び図２の電界放出ディスプレイに用いられた２極型電界放出素子は、円錐状の３極型電界放出素子とは違って、ゲート及びゲート絶縁膜が不要であるため、構造が簡単で、かつ作製工程が容易であるという長所を有する。
【００１１】
また、２極型電界放出素子は、電子放出時にスパッタリング効果による電界エミッタの破壊確率が極めて低いため、素子の信頼性が高いのみならず、３極型電界放出素子の大問題となるゲート及びゲート絶縁体の破壊現象が全く起こらない。
【００１２】
図２に示した従来の２極型電界放出素子を有するアクティブ−マトリックス電界放出ディスプレイは、各画素に電界エミッタの制御素子２３を採用し、これによってディスプレイ信号を入力することにより、図１における高電圧駆動の問題点と共に、電子放出のばらつき、クロストーク等の問題点を解決したのである。
【００１３】
しかしながら、上述した電界放出素子を採用した電界放出ディスプレイは、次のような問題点がある。
【００１４】
つまり、図１に示した２極型電界放出素子を有する電界放出ディスプレイは、電界放出に必要な高い電場（通常、数Ｖ／ｕｍ）を、相当の間隔で離隔された上板及び下板（通常、２００μｍ〜２ｍｍ）の電極（図１のカソード電極１１と透明アノード電極１３）を介して印加するため、高電圧のディスプレイ信号が必要となり、これにより高価の高電圧駆動回路が要求されるという短所があった。特に、図１に示した２極型電界放出素子を有する電界放出ディスプレイにおいては、たとえ上板及び下板の間隔を縮めることによって電子放出に必要な電圧を減少させるにしても、アノード電極１３がディスプレイの信号線でありながら、また同時に、電子の加速電極として用いられるので、低電圧の駆動が不可能である。
【００１５】
電界放出ディスプレイにおいて蛍光体を発光するには、通常２００ｅＶ以上の高エネルギー電子が必要であり、電子エネルギーが大きいほど発光効率が高いため、アノード電極に高電圧を印加しなければ高い輝度の電界放出ディスプレイを得ることができない。しかしながら、電界放出及び電子加速のためにアノード電極２４に印加される高電圧は、各画素の制御素子２３に相当の電圧を誘導し、もしも制御素子２３の素子破壊電圧（ｂｒｅａｋｄｏｗｎ  ｖｏｌｔａｇｅ）以上、電圧が誘導されると、制御素子の破壊を誘発する。
【００１６】
したがって、アノード電極２４に印加可能な電圧が、制御素子２３の素子破壊特性によって制限され、制限されたアノード電圧によって、高い輝度の電界放出ディスプレイを製造し難いという短所があった。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、行列駆動電圧を減少させることができる電界放出ディスプレイを提供することにある。
【００１８】
また、本発明の他の目的は、電界放出に必要な電場を、ゲート電極を介して印加できるように構成し、アノード部とカソード部との間隔を自在に調節可能にすることにより、アノード電極に高電圧を印加できるようにし、これによって、電界放出ディスプレイの輝度を向上させることができる電界放出ディスプレイを提供することにある。
【００１９】
また、本発明のさらに他の目的は、ゲートを、金属メッシュの形態でカソード部と独立して製作及び組み立てることができるので、製作工程が容易となり、製造の生産性及び歩留まりを向上させることができる電界放出ディスプレイを提供することにある。
【００２０】
また、本発明のさらに他の目的は、電界エミッタから放出された電子をアノードの蛍光体に集束させることによって、高解像度を具現することができる電界放出ディスプレイを提供することにある。
【課題を解決するための手段】
【００２１】
本発明は、このような目的を達成するためになされたもので、基板上に設けられたマトリックスアドレッシングを可能にする帯状の行列信号線と、該行列信号線によって定義され、電界エミッタと制御素子を有する各画素とを備え、前記制御素子は、少なくとも前記行列信号線に連結された２つの端子と、前記電界エミッタに連結された１つの端子を有して前記電界エミッタを制御するように構成されているカソード部と、アノード電極と、該アノード電極に接続された蛍光体とを有するアノード部と、複数の貫通ホールを有する金属メッシュと、該金属メッシュの少なくとも一領域に形成された誘電体膜とを有するゲート部とを備え、前記ゲート部は、前記カソード部と前記アノード部との間に配置され、前記誘電体膜の形成された面が前記カソード部に対向し、前記電界エミッタから放出された電子は、前記貫通ホールを介して前記蛍光体に衝突することを特徴とする。
【００２２】
より好ましくは、誘電体膜は、金属メッシュの全面又は一部の面に形成することができ、金属メッシュの貫通ホールは、１つ以上の傾斜した内壁を有することができる。
【００２３】
より好ましくは、誘電体膜は、前記貫通ホールの傾斜した内壁を覆うように構成することができ、金属メッシュの内壁は、２つ以上の傾斜角を具備する突出部を含むように構成することができる。
【発明の効果】
【００２４】
上述したように本発明の電界放出ディスプレイによれば、ディスプレイの行列駆動電圧を大幅に減少させることができ、これにより従来の２極型電界放出ディスプレイの行列駆動の際に必要とされる高電圧駆動回路の代わりに、低価の低電圧駆動回路を使用することができるという長所がある。
【００２５】
一方、本発明によれば、電界放出に必要な電場を、ゲート部の金属メッシュを介して印加することができるため、アノード部とカソード部の間隔を自在に調節することができ、これにより、アノード電極に高電圧を印加することができ、電界放出ディスプレイの輝度を向上させることができる。
【００２６】
また、ゲート部のゲート電極に印加される電圧は、アノード電圧による電界エミッタの電子放出を抑制し、かつアノード部とゲート部との間に全体的に均一な電位を形成することにより、局所的なアークを防止して電界放出ディスプレイの寿命を大きく延ばすことができる。
【００２７】
また、ゲート部は、カソード部と独立して作製及び組立てることができるので、作製工程が極めて容易となり、電界エミッタのゲート絶縁膜の破壊現象を根本的に防止することができるため、これにより電界放出ディスプレイの製造生産性及び歩留まりを大幅に向上させることができる。
【００２８】
一方、傾斜した内壁を有する金属メッシュの貫通ホールは、電界エミッタから放出された電子をアノードの蛍光体に集束させる役割をし、これにより、追加的なフォーカシンググリッドが無くても、高解像度の電界放出ディスプレイを製造することができる。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照して本発明の実施形態について説明する。  
図３は、本発明の実施形態による電界放出ディスプレイの概略的な構成図であり、図４は、図３に示した電界放出ディスプレイの概略的な断面図である。
【００３０】
図３に示した電界放出ディスプレイは、カソード部１００と、ゲート部２００と、アノード部３００とを備えて構成されている。
【００３１】
カソード部１００は、ガラス、プラスチック、各種セラミックス、各種透明性絶縁基板等の基板１１０上に、導電層からなり、電気的にマトリックスアドレッシングを可能とする帯状の行信号線１２０Ｓ及び列信号線１２０Ｄを有する。この行信号線１２０Ｓ及び列信号線１２０Ｄによって単位画素が定義される。各画素は、ダイヤモンド、ダイヤモンド状カーボン、炭素ナノチューブ、炭素ナノファイバーなどからなる膜型（薄膜又は厚膜）の電界エミッタ１３０と、この電界エミッタの制御素子１４０とを有する。制御素子１４０は、少なくとも行信号線１２０Ｓ及び列信号線１２０Ｄに連結された２つの端子と、膜型電界エミッタ１３０に連結された１つの端子とを有することが好ましい。例えば、制御素子１４０としては、非晶質薄膜トランジスタ、ポリシリコン薄膜トランジスタ又は金属−酸化物−半導体電界効果トランジスタ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）等が可能である。
【００３２】
ゲート部２００は、内部に複数の貫通ホール２１０が形成された金属メッシュ２２０と、カソード部１００と対向する面の少なくとも一部面に形成された誘電体膜２３０とを備えている。好ましくは、貫通ホール２１０は、傾斜した内壁を有し、カソード部１００側からアノード部３００側へ行くほどホールのサイズが小さくなる構造となっている。このような構造により、電界エミッタ１３０から放出された電子を、アノードの蛍光体３３０に集束させる役割をし、これにより、高解像度の電界放出ディスプレイを製作できるようになる。一方、前記貫通ホール２１０のサイズや形状などは、特に限定されず、様々な変形が可能であり、これは当業者には明らかなことである。
【００３３】
また、貫通ホール２１０の内壁に形成された誘電体膜２３０は、電界エミッタ１３０から放出された電子が金属メッシュ２２０に直接衝突するのを防止する役割をする。したがって、誘電体膜２３０は、金属メッシュ２２０の全面に形成されることもでき、一部のみに形成されることもできる。好ましくは、誘電体膜２３０が貫通ホール２１０の傾斜した内壁を覆うように形成することができる。一方、誘電体膜２３０が金属メッシュ２２０の一部のみに形成される場合は、熱膨張係数の差による損傷を防止するのに一層効果的である。
【００３４】
誘電体膜２３０は、一般的な化学気相蒸着（ＣＶＤ）法により蒸着されるシリコン酸化膜、シリコン窒化膜などの一般的な半導体工程時に採用可能な薄膜、ＳＯＧ（Ｓｐｉｎ−Ｏｎ−Ｇｌａｓｓ）をスピンコートして形成可能なシリコン酸化膜、一般的なプラズマ表示装置に用いられるスクリーンプリント方法、すなわち、ペースト／燒性方法により形成された厚膜絶縁体膜など多様な種類が適用可能であり、ペースト／塑性方法により製造された誘電体膜であることが好ましい。
【００３５】
金属メッシュ２２０は、カソード部と別途に、アルミニウム、鉄、銅、ニッケル等のような単一の金属板又はこれらの組み合わせによって製作することができ、ステンレス鋼、インバール（ｉｎｖａｒ）、コバール（ｋｏｖａｒ）のような低い熱膨張係数を有する合金板を用いて製造することもできる。
【００３６】
より好ましくは、上述したゲート部２００の機能を考慮して、金属メッシュ２２０の厚さは、１０乃至５００μｍ、誘電体膜２３０の厚さは、０．１乃至５００μｍである。
【００３７】
アノード部３００は、ガラス、プラスチック、各種セラミックス、各種透明性絶縁基板などの透明基板３１０上に、例えば、透明導電層のアノード電極３２０と、アノード電極３２０の一部の領域上に形成された赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光体３３０とを備えている。
【００３８】
一方、ゲート部２００とアノード部３００は、通常のスペーサ（図示せず）を支持台とし、ゲート部２００の貫通ホール２２０を間において、カソード部１００の電界エミッタ１３０とアノード部３００の蛍光体３３０とが対向配置され、かつ平行となるように真空パッケージされる。スペーサ（図示せず）は、ガラス玉ビード、セラミックス又はポリマーなどで製造可能であり、例えば、２００μｍ〜３ｍｍ程度の高さにすることができる。
【００３９】
本発明による電界放出ディスプレイにおけるゲート部の金属メッシュ２２０には、アノード電極３２０に印加される電圧による電子放出を抑制又は防止する役割を果たし、かつアノード部３００とゲート部２００との間に全体的に均一な電位を形成できるようにすることで、局所的なアークを防止する役割をも果たす。
【００４０】
傾斜した内壁を有する貫通ホール２１０は、電界エミッタ１３０から放出された電子を、アノード部３００の蛍光体３３０に集束させることによって、高解像度の電界放出ディスプレイが製作される。
【００４１】
次に、本発明の実施形態による電界放出ディスプレイの製造方法の一例を、図４を参照して詳細に説明する。図４は、本発明による電界放出ディスプレイの一部を切り取って示した単位画素の断面図である。図４に示した実施形態において、ゲート部は、カソード部に密着しているのに対し、アノード部は、スペーサを支持台にしてゲート部から離隔して真空パッケージされている。カソード部とゲート部及びアノード部は、各々独立的に製作して互いに結合することができる。
【００４２】
図４に示した電界放出ディスプレイは、カソード部１００とゲート部２００とアノード部３００とを備えている。カソード部は、基板１１０と、薄膜トランジスタ部分と、電界エミッタ１３０などを備えている。
【００４３】
薄膜トランジスタ部分は、基板１１０上の一部に、金属からなるゲート１４１と、このゲート１４１を備えた基板１１０上に、非晶質シリコン窒化膜（ａ−ＳｉＮｘ）又はシリコン酸化膜からなる薄膜トランジスタのゲート絶縁膜１４２と、ゲート１４１及びゲート絶縁膜１４２の一部上に、非晶質シリコン（ａ−Ｓｉ）からなる薄膜トランジスタの活性層１４３と、この活性層１４３の両端領域に、ｎ型非晶質シリコンからなる薄膜トランジスタのソース１４４及びドレイン１４５と、ソース１４４及びゲート絶縁膜１４２の一部上に、金属からなる薄膜トランジスタのソース電極１４６と、ドレイン１４５及びゲート絶縁膜１４２の一部上に、金属からなる薄膜トランジスタのドレイン電極１４７と、薄膜トランジスタの活性層１４３、及び薄膜トランジスタのソース電極１４６及びドレイン電極１４７の一部上に、非晶質シリコン窒化膜又はシリコン酸化膜からなる層間絶縁膜（パッシベーション絶縁膜）１４８とを含んで構成することができる。但し、図４に示した薄膜トランジスタは、ボタム（ｂｏｔｔｏｍ）ゲートの構造を有しているが、トップ（ｔｏｐ）ゲート構造に変形可能なことは言うまでもない。
【００４４】
電界エミッタ１３０は、薄膜トランジスタのドレイン電極１４７の一部上に形成され、ダイヤモンド、ダイヤモンド状カーボン、炭素ナノチューブ、炭素ナノファイバーなどで形成することができる。
【００４５】
ゲート部２００は、貫通ホール２１０を有する金属メッシュ２２０と、誘電体膜２３０とを備え、平面的に見れば、貫通ホール２１０がカソード部１００の電界エミッタ１３０から放出される電子を通過させるための構造となっており、ゲート部２００は、スペーサ４００を用いてアノード部３００から離隔支持されている。アノード部３００の蛍光体３３０とカソード部１００の電界エミッタ１３０とは、互いに対向配置され、真空パッケージされている。
【００４６】
ゲート部２００の貫通ホール２１０は、傾斜した内壁を有し、傾斜角度は、電界エミッタから放出された電子をアノードの蛍光体に集束することができれば、特に限定されずに、多様に変形して適用することができる。また、誘電体膜２３０は、傾斜した内壁を覆う構造を有する。スペーサ４００は、カソード部１００とアノード部３００との間隔を維持させる役割を果し、必ずしも全ての画素に設けられる必要はない。
【００４７】
アノード部３００は、基板３１０上の一部領域に形成されたアノード電極３２０と、アノード電極３２０に接続された赤、緑、青の蛍光体３３０と、この蛍光体３３０の間に形成されたブラックマトリックス（ｂｌａｃｋ  ｍａｔｒｉｘ）３４０とを備えている。アノード電極３２０は、透明な導電性物質、又は薄い金属膜を使用して透明電極にすることが好ましい。
【００４８】
一方、ゲート部２００は、カソード部１００と独立して作製できるので、作製工程が極めて容易になり、独立に作製されたゲート部２００とカソード部１００及びアノード部３００を互いに結合することによって、生産性及び歩留まりを向上させることができる。
【００４９】
次に、図４を参照して本発明の実施形態による電界放出ディスプレイの駆動原理について詳細に説明する。  
ゲート部２００の金属メッシュ２２０に、例えば、５０〜５００ＶのＤＣ電圧を印加してカソード部１００の電界エミッタ１３０から電子放出を誘導すると同時に、アノード部３００のアノード電極３２０に約１〜１０ｋＶの高電圧を印加し、放出された電子を高エネルギーによって加速させられるようにする。一方、電界放出ディスプレイの行信号線１２０Ｓ及び列信号線１２０Ｄに印加される電圧を調整し、カソード部１００の各画素にある制御素子の動作を制御する。すなわち、各画素の制御素子（図３における１４０）は、電界エミッタ１３０の電子放出を制御して画像を表現する。
【００５０】
この際、ゲート部の金属メッシュ２２０に印加される電圧は、アノード電圧による電界エミッタ１３０の電子放出を抑制し、また、アノード部３００とゲート部２００との間に全体的に均一な電位を形成することにより、局所的なアーク（ａｒｃｈｉｎｇ）を防止する役割をする。電界放出ディスプレイの行信号線１２０Ｓ及び列信号線１２０Ｄに印加される電圧は、それぞれ制御素子のゲート及びソースに連結され、ゲートに印加される電圧は、非晶質シリコンで活性層を形成した薄膜トランジスタをオンさせる場合、１０Ｖ以上５０Ｖ以下であり、オフさせる場合、負の電圧を印加することができる。また、ソースに印加される電圧は、０Ｖ〜５０Ｖ程度が可能である。このような印加電圧の制御は、外部のドライバー回路部（図示せず）が行う。
【００５１】
次に、本発明の電界放出ディスプレイの階調表現について説明する。  
通常の２電極型電界放出素子の階調表現は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式によって行われる。このような方式は、電界エミッタに印加されるデータ信号の電圧の持続時間を調整して階調を表現する方式であって、持続時間の間に放出される電子量の差により階調が表現される。すなわち、与えられた時間の間に放出される電子量が多ければ多いほど該当画素は高輝度の光を放出することになる。しかし、このような方式は、大画面の具現において、単位画素に割り当てられるパルスの幅（時間）が順次減る状況において致命的な限界を示すことになる。また、電子放出量を正確に制御し難いという問題点がある。
【００５２】
本発明による実施形態の駆動方式は、かかる問題点を解決できるものであり、本発明の電界放出素子の階調表現は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式とＰＡＭ（Ｐｕｌｓｅ  Ａｍｐｌｉｔｕｄｅ）方式とをそれぞれ独立又は複合的に用いることができる。ＰＡＭ方式は、データ信号で印加される振幅を変化させて階調を表現する方式であり、薄膜トランジスタがオンになった状態で、ソースに印加される電圧のレベル差によって電界エミッタに伝逹される電子量が変わることを利用する。電圧レベルの差は、２つ又はそれ以上レベルを異なるようにして階調を表現することも可能であることは言うまでもない。このような駆動方式は、大画面に適用可能であることは勿論、電子放出も一定に制御することが可能である。
【００５３】
以下、本発明の他の実施形態又は変形例について図５を参照して詳細に説明する。但し、説明の便宜のために、主に前述した実施形態との相違点について説明する。図５は、本発明の他の実施形態による電界放出ディスプレイの一部を切り取って示した単位画素の断面図である。
【００５４】
図５に示した電界放出ディスプレイは、ゲート部２００の貫通ホール２１０が単一画素を基準として複数個形成されているという点において図４に示した電界放出ディスプレイとは異なる。この場合、カソード部１００の電界エミッタ１３０のドット数も貫通ホール２１０と同じ数で構成することもでき、電界エミッタ１３０は、１つで構成することも可能である。図５では、カソード部１００の電界エミッタ１３０のドット数も貫通ホール２１０と同じ数で構成した場合を示している。すなわち、Ｒ、Ｇ、Ｂ単位画素の蛍光体３３０に集束される電子が、複数の貫通ホール２１０を通過する構造となっている。このような構造は、アノード電極３２０に高電圧を印加するのに効果的であり、複数のドットを有することから、高電圧の電場が電界エミッタ１３０に悪影響を及ぼすのを防止することができる。
【００５５】
ゲート部２００の貫通ホール２１０のうち少なくとも１つは、傾斜した内壁を有している。図５には、各貫通ホール２１０がいずれも傾斜した内壁を有するものと示されているが、必ずしもこれに限定されるものではない。
【００５６】
図６は、本発明のさらに他の実施形態による電界放出ディスプレイの一部を切り取って示した単位画素の断面図である。説明の便宜のために、主に前述した実施形態との相違点について説明する。
【００５７】
図６に示した電界放出ディスプレイは、ゲート部２００の誘電体膜２３０が金属メッシュ２２０の一部のみに形成された構造を有するという点において図４に示した電界放出ディスプレイとは異なる。誘電体膜２３０の形成されていない領域（図６に２４０で示す）は、空いた空間として残すことができる。このような構造は、金属メッシュ２２０と誘電体膜２３０との熱膨張係数の差異による誘電体膜２３０の損傷を防止することができる構造である。  
【００５８】
図７は、本発明のさらに他の実施形態による電界放出ディスプレイの一部を切り取って示した単位画素の断面図である。説明の便宜のために、主に前述した実施形態との相違点について説明する。
【００５９】
図７に示した電界放出ディスプレイは、ゲート部２００の金属メッシュ２２０の形状が異なるという点において図４に示した電界放出ディスプレイとは異なる。本発明の実施形態によれば、金属メッシュ２２０の内壁が、単一の傾斜角でなく２つ以上の傾斜角を有する構造となっている。好ましくは、金属メッシュ２２０の内壁は、突出部位を有するように形成することができる。このような構造によれば、電界エミッタ１３０から放出された電子を、対向アノード部３００の蛍光体３３０に一層效果的に集束できる。
【００６０】
次に、本発明の実施形態による電界放出ディスプレイにおいて、電界放出された電子ビームのシミュレーション結果を説明する。図８は、本発明の実験例により電界放出された電子ビームの軌跡をグラフに示す図である。
【００６１】
シミュレーションの具体的な条件について説明すれば、厚さ２００μｍの金属メッシュと、厚さ２０μｍの誘電体膜とを有するゲート部により電界放出され、電界放出のために金属メッシュに印加された電場は、Ｅｍは、５Ｖ／μｍ、アノード加速のためにアノード電極に印加される電場は、５Ｖ／μｍであった。図８は、アノードとの距離による電子ビーム放出位置のシミュレーション結果をグラフに示す図である。この結果によれば、電子ビーム軌跡が１．７ｍｍ離れたアノードで１５μｍ以内の分散を有するものと示され、電子ビームの集束効果に優れていることが確認された。
【００６２】
以上、上述したように本発明は、本発明の属する技術分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であり、上述した実施形態及び添付された図面に限定されるものではない。
【図面の簡単な説明】
【００６３】
【図１】従来の２極型電界放出素子を備えた電界放出ディスプレイの構成を示す概略図である。
【図２】従来の２極型電界放出素子及び制御素子を有する電界放出ディスプレイの構成を示す概略図である。
【図３】本発明の実施形態による電界放出ディスプレイの概略構成図である。
【図４】図３に示した電界放出ディスプレイの概略断面図である。
【図５】本発明の他の実施形態による電界放出ディスプレイの一部を切り取って示した単位画素の断面図である。
【図６】本発明のさらに他の実施形態による電界放出ディスプレイの一部を切り取って示した単位画素の断面図である。
【図７】本発明のさらに他の実施形態による電界放出ディスプレイの一部を切り取って示した単位画素の断面図である。
【図８】本発明により電界放出された電子ビームの軌跡をシミュレーションした結果をグラフに示す図である。
【符号の説明】
【００６４】
１００  カソード部
１１０  基板
１２０Ｓ  行信号線
１２０Ｄ  列信号線、
１３０  電界エミッタ
１４０  制御素子
１４１  薄膜トランジスタのゲート
１４２  薄膜トランジスタのゲート絶縁膜
１４３  薄膜トランジスタの活性層
１４４  薄膜トランジスタのソース
１４５  薄膜トランジスタのドレイン
１４６  薄膜トランジスタのソース電極
１４７  薄膜トランジスタのドレイン電極
１４８  層間絶縁膜
２００  ゲート部
２１０  貫通ホール
２２０  金属メッシュ
２３０  誘電体膜
３００  アノード部
３１０  透明基板
３２０  アノード電極
３３０  蛍光体
３４０  ブラックマトリックス
４００  スペーサ
【図１】
2005322651.tif 000003
【図２】
2005322651.tif 000004
【図３】
2005322651.tif 000005
【図４】
2005322651.tif 000006
【図５】
2005322651.tif 000007
【図６】
2005322651.tif 000008
【図７】
2005322651.tif 000009
【図８】
2005322651.tif 000010