(57)【要約】【課題】非感光性ポリイミドを保護膜として用いる半導体装置の製造において、信頼性が高く、歩留まりの高い半導体素子を提供する。【解決手段】ボンディングパッド１０６の周囲にダミー配線１０８を形成することによって、後述する非感光性ポリイミド膜１１６をエッチングした際に、図５に示すように、非感光性ポリイミド膜１１６の終端部が、ボンディングパッド１０６上に位置することとなり、ボンディングパッド１０６と絶縁膜１０４との間に段差が生じない。したがって、ボンディングパッド１０６の端部における薄いポリイミド皮膜の発生が抑制されるとともに、開口マージン１１０を確保することができる。この結果、信頼性が高く、歩留まりの高い半導体素子を提供することができる。【選択図】図５
2005244028.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第一の絶縁膜を形成する工程と、
前記第一の絶縁膜上に金属膜を形成し、前記金属膜の側面と接するように、前記金属膜と略同一の膜厚の膜を形成する工程と、
前記金属膜および前記膜の上に第二の絶縁膜を形成する工程と、
前記第二の絶縁膜を選択的に除去し、前記金属膜の少なくとも一部を露出させる工程と、
前記金属膜と前記第二の絶縁膜との上に第三の絶縁膜を形成する工程と、
前記第三の絶縁膜を選択的に除去し、前記金属膜の少なくとも一部を露出させる工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記膜が前記金属膜と同一の材質からなる膜であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記膜の幅が７μｍ以上であることを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上に第一の絶縁膜を形成する工程と、
前記第一の絶縁膜上に金属膜を形成する工程と、
前記金属膜の上に第二の絶縁膜を形成する工程と、
前記第二の絶縁膜を研磨する工程と、
前記第二の絶縁膜を選択的に除去し、前記金属膜の少なくとも一部を露出させる工程と、
前記金属膜と前記第二の絶縁膜との上に第三の絶縁膜を形成する工程と、
前記第三の絶縁膜を選択的に除去し、前記金属膜の少なくとも一部を露出させる工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板上に形成された第一の絶縁膜と、
前記第一の絶縁膜上に形成された金属膜と、
前記金属膜の側面と接するように形成された前記金属膜と略同一の膜厚の膜と、
前記金属膜および前記膜の上に形成された第二の絶縁膜と、
前記第二の絶縁膜上に形成された開口部を有する第三の絶縁膜と、
を含むことを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記膜の幅が７μｍ以上であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非感光性ポリイミドをカバー膜として用いることを特徴とする半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、インターネットやイントラネットなどの急速な普及に伴い、使用される半導体装置の小型化、多ピン化、高出力化が進んでいるが、そのなかにあっても半導体装置には高度の信頼性が求められている。ここで、半導体装置の信頼性は、チップと半導体パッケージ間の応力や吸湿性に影響される。
【０００３】
特許文献１に記載されているように、半導体装置の信頼性を向上させることを目的として、応力への干渉および吸湿を抑制するために、保護膜としてＳｉＯ２膜と非感光性ポリイミド膜が使用されている。
【０００４】
【特許文献１】特開平１１−２５１４８２号公報
【０００５】
しかし、非感光性ポリイミドを保護膜として使用した場合、リソグラフィー法を用いて非感光性ポリイミド膜を等方性エッチングでパターニングするため、図１（ａ）に示すように、ボンディングパッド１を開口する際のマージン３が必要となる。そのため、パターニングを行う際に非感光性ポリイミド膜の端部がボンディングパッドから外れる場合が生じ、ボンディングパッドと絶縁膜との間に段差が生じることがある。
【０００６】
ボンディングパッドと絶縁膜との間に段差が生じることにより、図１（ａ）および（ｂ）に示すように、非感光性ポリイミド膜５の終端部がシリコン基板７上にある絶縁膜６上のボンディングパッド１上の保護膜４から外れることがある。これにより、非感光性ポリイミドの薄い皮膜２がボンディングパッド１のエッジに生成され、剥離してボンディングパッド１表面に付着するという外観の異常と組立工程における異常が生じるおそれがある。
【０００７】
したがって、半導体装置において、非感光性ポリイミドを保護膜として使用した場合には、半導体素子の信頼性および歩留まりの面で改善の余地を有していた。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上記事情に鑑みなされたものであって、非感光性ポリイミドを保護膜として用いる半導体装置の製造において、ボンディング不良などの発生を抑制し、信頼性が高く、歩留まりの高い半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明によれば、半導体基板上に第一の絶縁膜を形成する工程と、第一の絶縁膜上に金属膜を形成し、金属膜の側面と接するように、金属膜と略同一の膜厚の膜を形成する工程と、金属膜および膜の上に第二の絶縁膜を形成する工程と、第二の絶縁膜を選択的に除去し、金属膜の少なくとも一部を露出させる工程と、金属膜と第二の絶縁膜との上に第三の絶縁膜を形成する工程と、第三の絶縁膜を選択的に除去し、金属膜の少なくとも一部を露出させる工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００１０】
本発明により、第三の絶縁膜の端が金属膜上に位置するため段差の影響を受けることがなくなり、そのため、第三の絶縁膜の薄い皮膜の金属膜のエッジでの生成が抑制される。したがって、上述した薄い皮膜の金属膜上への付着が抑制される。この結果、組立工程における外観異常の発生などを抑制することができ、高い信頼性と高い歩留まり率を有する半導体装置を提供することができる。
【００１１】
ここで、金属膜を拡大することにより上記課題を解決する方法が想起されるが、金属膜の拡大により素子面積が増大し、半導体素子の微細化の要求に反してしまう。そのため、本発明においては、金属膜を拡大するのではなく、金属膜の側面と接するような膜を形成することによって上記課題の解決を図ることとした。
【００１２】
また、膜は前記金属膜と同一の材質からなる膜であってもよい。こうすることにより、半導体装置の製造プロセスを簡略化しつつ、高い信頼性と高い歩留まり率を有する半導体装置を提供することができる。また、膜の幅は、７μｍ以上であってもよい。
【００１３】
本発明によれば、半導体基板上に第一の絶縁膜を形成する工程と、第一の絶縁膜上に金属膜を形成する工程と、金属膜の上に第二の絶縁膜を形成する工程と、第二の絶縁膜を研磨する工程と、第二の絶縁膜を選択的に除去し、金属膜の少なくとも一部を露出させる工程と、金属膜と第二の絶縁膜との上に第三の絶縁膜を形成する工程と、第三の絶縁膜を選択的に除去し、金属膜の少なくとも一部を露出させる工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００１４】
本発明により、第三の絶縁膜の端が金属膜上に位置するため、段差の影響を受けることがなくなり、そのため、第三の絶縁膜の薄い皮膜の金属膜のエッジでの生成が抑制される。したがって、上述した薄い皮膜の金属膜上への付着が抑制される。また、上記膜を形成する必要がないため素子面積が増大しない。この結果、組立工程における外観異常の発生などを抑制することができ、半導体素子を小型化しつつ、高い信頼性と高い歩留まり率を有する半導体装置を提供することができる。
【００１５】
本発明によれば、半導体基板上に形成された第一の絶縁膜と、第一の絶縁膜上に形成された金属膜と、金属膜の側面と接するように形成された金属膜と略同一の膜厚の膜と、金属膜および膜の上に形成された第二の絶縁膜と、第二の絶縁膜上に形成された開口部を有する第三の絶縁膜とを含むことを特徴とする半導体装置が提供される。
【００１６】
また、膜の幅は、７μｍ以上であってもよい。
【００１７】
本発明により、第三の絶縁膜の端が金属膜上に位置するため段差の影響を受けることがなくなり、そのため、第三の絶縁膜の薄い皮膜が金属膜のエッジに生成されることがなくなる。この結果、組立工程における外観異常の発生などを抑制することができ、高い信頼性と高い歩留まり率を有する半導体装置を提供することができる。
【００１８】
ここで、金属膜を拡大することにより上記課題を解決する方法が想起されるが、金属膜の拡大により素子面積が増大し、半導体素子の微細化の要求に反してしまう。そのため、本発明においては、金属膜を拡大するのではなく、金属膜の側面と接するような膜を形成することによって上記課題の解決を図ることとした。
【発明の効果】
【００１９】
本発明によれば、第三の絶縁膜を保護膜として用いることを特徴とする半導体装置の製造において、第三の絶縁膜の端を金属膜上に位置させることにより、信頼性が高く、歩留まりの高い半導体素子を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態について図面を参照して説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、以下の説明において詳細な説明を適宜省略する。
【００２１】
第一の実施形態
図２〜図５は、本実施形態における半導体装置の製造工程を説明するための断面図である。
【００２２】
図２（ａ）および図４に示すように、シリコン基板１０２上に成膜された絶縁膜１０４上に、アルミニウム、タングステン、銅、ニッケルなどの導電体およびそれらの合金の層を形成する。次に、リソグラフィー法を用いて、ボンディングパッド１０６およびボンディングパッド１０６と同じ高さであるダミー配線１０８を同一工程で形成する。
【００２３】
上述するように、ボンディングパッド１０６およびダミー配線１０８を同一工程で形成することにより、半導体装置の製造プロセスを簡略化しつつ、信頼性が高く、歩留まりの高い半導体素子を提供することができる。
【００２４】
ここで、ボンディングパッド１０６およびダミー配線１０８の表面には、リソグラフィーの際の反射防止膜１０７が残存する。ここで、反射防止膜１０７を構成する材料としては、たとえばＴｉＮなどが用いられ、その厚さは、たとえば２〜５μｍ程度とする。
【００２５】
ボンディングパッド１０６の周囲にダミー配線１０８を設けることによって、後述する非感光性ポリイミド膜１１６をエッチングした際に、図５に示すように、非感光性ポリイミド膜１１６の終端部が、ボンディングパッド１０６上に位置することとなり、ボンディングパッド１０６と絶縁膜１０４との間に段差が生じない。したがって、ボンディングパッド１０６の端部における薄いポリイミド皮膜の発生が抑制されるとともに、開口マージン１１０を確保することができる。この結果、ボンディング不良などの発生を抑制することによって、信頼性が高く、歩留まりの高い半導体素子を提供することができる。
【００２６】
ここで、ボンディングパッド１０６を拡大するのではなく、ボンディングパッド１０６の側面と接するようにダミー配線１０８を形成するのは、ボンディングパッド１０６を拡大すると半導体素子の面積が増大し、半導体素子の微細化の要求に反するからである。
【００２７】
また、ボンディングパッド１０６をとり囲むようにダミー配線１０８を設けず、ボンディングパッド１０６の周囲の一部に接するようにダミー配線１０８を設けることによっても、半導体素子の面積増大を抑制し、半導体素子の微細化の要求に応えることが可能となる。
【００２８】
次に、図２（ｂ）に示すように、ボンディングパッド１０６およびダミー配線１０８を被覆するように保護膜１１２を成膜し、その上にパターニング用のレジスト層１１４を形成する。ここで、保護膜１１２を構成する材料としては、ＳｉＯ２などが好ましく用いられる。また、レジスト層１１４を構成する材料としては、後述するパターニングに用いられるようにポジ型レジストが好ましく用いられる。
【００２９】
図２（ｃ）に示すように、レジスト層１１４上に所定のパターンを露光し、現像してボンディングパッド１０６より小さな開口部を形成する。
【００３０】
その後、図３（ａ）に示すように、レジストパターンをマスクとして、保護膜１１２を異方性エッチングする。このとき、残存している反射防止膜１０７のうち、上述するエッチングにより除去された保護膜１１２と接する部分は除去される。
【００３１】
図３（ｂ）に示すように、非感光性ポリイミド膜１１６とレジスト層１１８とが形成される。ここで、レジスト層１１８を構成する材料としては、後述するパターニングに用いられるようにポジ型レジストが好ましく用いられる。
【００３２】
さらに、図３（ｃ）に示すように、レジスト層１１８上に所定のパターンを露光し、現像することによってパターニングされたパターン位置を等方性エッチングすることによりボンディングパッド１０６を露出させる。
【００３３】
第二の実施形態
図６および図７は、本実施形態における半導体装置の製造工程を説明するための断面図である。
【００３４】
図６（ａ）に示すように、シリコン基板１０２上に成膜された絶縁膜１０４上に、リソグラフィー法を用いてボンディングパッド１０６を形成する。この際、ボンディングパッド１０６の表面には、リソグラフィーの際の反射防止膜１０７が残存する。ここで、ボンディングパッド１０６を構成する材料としては、たとえば、アルミニウム、タングステン、銅、ニッケルなどの導電体およびそれらの合金が好ましく用いられる。
【００３５】
次に、図６（ｂ）に示すように、ボンディングパッド１０６を被覆するように、保護膜１１２をボンディングパッド１０６と絶縁膜１０４との間に段差が生じないように、通常の保護膜の厚さよりも厚く成膜する。
【００３６】
図６（ｃ）に示すように、保護膜１１２を研磨して表面を平坦化する。平坦化の技術としては、たとえば、ＣＭＰ（Chemical Mechanical Polishing）が好ましく用いられる。
【００３７】
ここで、保護膜１１２を通常よりも厚めに成膜し、その後、平坦化することにより、ボンディングパッド１０６と絶縁膜１０４との間に段差が生じない。このため、後述する非感光性ポリイミド膜１１６をエッチングした際に、非感光性ポリイミド膜１１６の終端部が、ボンディングパッド１０６上に位置することとなり、ボンディングパッド１０６と絶縁膜１０４との間に段差が生じない。したがって、ボンディングパッド１０６の端部における薄いポリイミド皮膜の発生が抑制されるとともに、開口マージンを確保することができる。
【００３８】
また、ボンディングパッドの周囲にダミー配線を形成する必要がないので、ボンディングパッド１０６のセンター間のピッチを狭小化することも可能である。
【００３９】
この結果、半導体チップの素子面積の増大を抑制しつつ、信頼性が高く、歩留まりの高い半導体素子を提供することができる。
【００４０】
図７（ａ）に示すように、その上にパターニング用のレジスト層１１４を形成する。ここで、保護膜を構成する材料としては、たとえば、ＳｉＯ２などが好ましく用いられる。また、レジスト層１１４を構成する材料としては、後述するパターニングに用いられるようにポジ型レジストが好ましく用いられる。次に、レジスト層１１４上に所定のパターンを露光し、現像してボンディングパッド１０６より小さな開口部を形成する。
【００４１】
その後、図７（ｂ）に示すように、レジストパターンをマスクとして、保護膜１１２を異方性エッチングする。このとき、残存している反射防止膜１０７のうち、上述するエッチングにより除去された保護膜１１２と接する部分は除去される。
【００４２】
図７（ｃ）に示すように、非感光性ポリイミド膜１１６とレジスト層１１８とが形成される。ここで、レジスト層１１８を構成する材料としては、後述するパターニングに用いられるようにポジ型レジストが好ましく用いられる。
【００４３】
さらに、図７（ｄ）に示すように、レジスト層１１８上に所定のパターンを露光し、現像することによってパターニングされたパターン位置を等方性エッチングすることによりボンディングパッド１０６を露出させる。
【００４４】
以上、発明の好適な実施の形態を説明した。しかし、本発明は上述の実施の形態に限定されず、当業者が本発明の範囲内で上述の実施形態を変形可能なことはもちろんである。
【００４５】
たとえば、上記実施形態においては、ボンディングパッド１０６の周りの一部にダミー配線を設ける形態について説明したが、たとえば、図８に示すように、ボンディングパッド１０６を取り囲むようにダミー配線が設けられてもよい。
【００４６】
また、上記実施形態においては、導電性のダミー配線を用いた形態について説明したが、導電性を有しない材料により構成された部材をボンディングパッド１０６の周囲に設けてもよい。
【００４７】
この場合、ＳｉＯ２、ＳｉＮ、ＳｉＯＦ、ＳｉＯＮなどの絶縁体を、ボンディングパッド１０６の周囲に、ボンディングパッド１０６よりも高く形成する。その後、ＣＭＰなどの平坦化技術を用いて、ボンディングパッド１０６と同じ高さにする。このことにより、ボンディングパッド１０６と絶縁膜１０４との間に段差が生じない。したがって、ボンディングパッド１０６の端部における薄いポリイミド皮膜の発生が抑制されるとともに、開口マージン１１０を確保することができる。この結果、信頼性が高く、歩留まりの高い半導体素子を提供することができる。
【００４８】
また、上記実施形態においては、保護膜１１２としてＳｉＯ２を用いた形態について説明したが、それ以外でも絶縁性を有し、ボンディングパッド１０６等を保護する性質を有していればよい。このような性質を有するものとして、たとえば、ＳｉＮ、ＳｉＯＦ、ＳｉＯＮなどが挙げられる。
【００４９】
また、上記実施形態においては、平坦化技術としてＣＭＰを用いたが、それ以外の方法でも保護膜１１２を平坦化できればよい。このような方法として、たとえば、リフロー法、エッチバック法、ＳＯＧ法などが挙げられる。
【実施例】
【００５０】
本実施例では、第一の実施形態において説明したボンディングパッド１０６の周囲に形成されるダミー配線１０８の幅を変更させて、非感光性ポリイミド皮膜の有無を測定した。
【００５１】
図９に示すように、ダミー配線幅が７μｍ以上あるときには、非感光ポリイミド皮膜が発生しないことがわかる。このことにより、ボンディングパッド１０６の周囲に形成されるダミー配線幅は７μｍ以上であることが望ましいことがわかる。
【図面の簡単な説明】
【００５２】
【図１】従来技術に係る半導体装置の構造を示す図である。
【図２】実施の形態に係る半導体装置の製造工程を説明するための断面図である。
【図３】実施の形態に係る半導体装置の製造工程を説明するための断面図である。
【図４】実施の形態に係る半導体装置の製造工程を説明するための平面図である。
【図５】実施の形態に係る半導体装置の製造工程を説明するための断面図である。
【図６】実施の形態に係る半導体装置の製造工程を説明するための断面図である。
【図７】実施の形態に係る半導体装置の製造工程を説明するための断面図である。
【図８】実施の形態に係る半導体装置の構造を説明するための図である。
【図９】実施例の測定結果を示すための図である。
【符号の説明】
【００５３】
１０２      シリコン基板
１０４      絶縁膜
１０６      ボンディングパッド
１０７      反射防止膜
１０８      ダミー配線
１１０      開口マージン
１１２      保護膜
１１４      レジスト層
１１６      非感光性ポリイミド膜
１１８      レジスト層
【図１】
2005244028.tif 000003
【図２】
2005244028.tif 000004
【図３】
2005244028.tif 000005
【図４】
2005244028.tif 000006
【図５】
2005244028.tif 000007
【図６】
2005244028.tif 000008
【図７】
2005244028.tif 000009
【図８】
2005244028.tif 000010
【図９】
2005244028.tif 000011