(57)【要約】【課題】  高い集光効率を有するＣＭＯＳイメージ素子及びその製造方法を提供する。【解決手段】  ＣＭＯＳイメージ素子は、フォトダイオード領域を有する半導体基板上に層間絶縁膜が形成される。層間絶縁膜の上部にインナーレンズが形成され、前記インナーレンズ及び前記層間絶縁膜の表面上に、前記インナーレンズと同一な屈折率を有する補助レンズが形成される。前記補助レンズの上部に、前記インナーレンズと所定部分が対応するようにマイクロレンズが形成される。【選択図】  図１
2005260242.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオード領域が形成された半導体基板と、
前記半導体基板の上部に前記フォトダイオード領域と対応するように形成されるインナーレンズと、
前記インナーレンズと同一な屈折率を有しつつ、インナーレンズの表面にインナーレンズの曲率に沿って形成される補助レンズと、
を含むことを特徴とするＣＭＯＳイメージ素子。
【請求項２】
前記インナーレンズの上部に、インナーレンズと所定部分が対応するように形成されるマイクロレンズをさらに含むことを特徴とする請求項１に記載のＣＭＯＳイメージ素子。
【請求項３】
前記半導体基板と前記インナーレンズとの間に層間絶縁膜がさらに介在されることを特徴とする請求項１に記載のＣＭＯＳイメージ素子。
【請求項４】
前記インナーレンズ及び補助レンズは、水分及びＮａを防止できるパッシベーション物質で形成されることを特徴とする請求項１に記載のＣＭＯＳイメージ素子。
【請求項５】
フォトダイオード領域を有する半導体基板と、
前記半導体基板の上部に形成される層間絶縁膜と、
前記フォトダイオード領域と対応するように、前記層間絶縁膜の上部に形成されるインナーレンズと、
前記インナーレンズ及び前記層間絶縁膜の表面上に形成され、前記インナーレンズと同一な屈折率を有する補助レンズと、
前記補助レンズの上部に、前記インナーレンズと所定部分が対応するように形成されるマイクロレンズと、
を含むことを特徴とするＣＭＯＳイメージ素子。
【請求項６】
前記フォトダイオードの両側に該当する層間絶縁膜内に、光をシールドするための金属配線構造体がさらに形成されていることを特徴とする請求項５に記載のＣＭＯＳイメージ素子。
【請求項７】
前記インナーレンズ及び層間絶縁膜の界面と、前記補助レンズ及び層間絶縁膜の界面との間に段差が存在することを特徴とする請求項５に記載のＣＭＯＳイメージ素子。
【請求項８】
前記インナーレンズは、シリコン窒化膜またはシリコン酸窒化膜であることを特徴とする請求項５に記載のＣＭＯＳイメージ素子。
【請求項９】
前記補助レンズとマイクロレンズとの間に、平坦化膜及びカラーフィルタ層がさらに介在されることを特徴とする請求項５に記載のＣＭＯＳイメージ素子。
【請求項１０】
半導体基板の所定部分にフォトダイオード領域を形成する段階と、
前記半導体基板の上部に層間絶縁膜を形成する段階と、
前記フォトダイオード領域と対応する領域にインナーレンズを形成する段階と、
前記インナーレンズの上部に、前記インナーレンズと同一な屈折率を有する膜で補助レンズを形成する段階と、
を含むことを特徴とするＣＭＯＳイメージ素子の製造方法。
【請求項１１】
前記インナーレンズを形成する段階は、
前記層間絶縁膜の上部にパッシベーション膜を形成する段階と、
前記パッシベーション膜の上部に曲率を有する感光性パターンを形成する段階と、
前記曲率を有する感光性パターンの形態で前記パッシベーション膜をドライエッチングする段階と、を含むことを特徴とする請求項１０に記載のＣＭＯＳイメージ素子の製造方法。
【請求項１２】
前記曲率を有する感光性パターンの形態で前記パッシベーション膜をドライエッチングする段階は、
前記感光性パターンの両側の露出されたパッシベーション膜がいずれも除去されるようにドライエッチングする段階と、
前記残留するパッシベーション膜をマスクとして露出された層間絶縁膜を所定深さほどエッチングする段階と、を含むことを特徴とする請求項１１に記載のＣＭＯＳイメージ素子の製造方法。
【請求項１３】
パッシベーション膜は、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方式で形成されるシリコン窒化膜またはシリコン酸窒化膜であることを特徴とする請求項１２に記載のＣＭＯＳイメージ素子の製造方法。
【請求項１４】
前記パッシベーション膜は、５０００ないし８０００Å厚さに形成されることを特徴とする請求項１３に記載のＣＭＯＳイメージ素子の製造方法。
【請求項１５】
前記曲率を有する感光性パターンを形成する段階は、
前記パッシベーション膜の上部にフォトダイオード領域と対応するように感光性パターンを形成する段階と、
前記感光性パターンを所定温度でリフローさせる段階と、を含むことを特徴とする請求項１１に記載のＣＭＯＳイメージ素子の製造方法。
【請求項１６】
前記補助レンズを構成する膜は、ＰＥＣＶＤ方式で形成されたシリコン窒化膜またはシリコン酸窒化膜であることを特徴とする請求項１０に記載のＣＭＯＳイメージ素子の製造方法。
【請求項１７】
前記補助レンズを構成する膜は、２５００ないし３５００Å厚さに形成することを特徴とする請求項１６に記載のＣＭＯＳイメージ素子の製造方法。
【請求項１８】
前記補助レンズを形成する段階以後に、
前記補助レンズの上部に平坦化膜を形成する段階と、
前記平坦化膜の上部にカラーフィルタを形成する段階と、
前記カラーフィルタの上部に、前記インナーレンズと所定部分が対応するようにマイクロレンズを形成する段階と、を含むことを特徴とする請求項１０に記載のＣＭＯＳイメージ素子の製造方法。
【請求項１９】
前記マイクロレンズを形成する段階は、
前記カラーフィルタの上部に、前記インナーレンズ部分と所定部分が対応するように感光性膜を塗布する段階と、
前記感光性膜を所定温度でリフローさせる段階と、を含むことを特徴とする請求項１８に記載のＣＭＯＳイメージ素子の製造方法。
【請求項２０】
半導体基板の所定部分にフォトダイオード領域を形成する段階と、
前記半導体基板の上部に、フォトダイオード領域の両側を取り囲む金属配線構造体を有する層間絶縁膜を形成する段階と、
前記フォトダイオード領域と対応する領域にインナーレンズを形成する段階と、
前記インナーレンズの上部に、前記インナーレンズと同一な屈折率を有する膜で補助レンズを形成する段階と、
前記補助レンズの上部に平坦化膜を形成する段階と、
前記平坦化膜の上部にカラーフィルタを形成する段階と、
前記カラーフィルタの上部に、前記インナーレンズと所定部分が対応するようにマイクロレンズを形成する段階と、を含み、
前記インナーレンズを形成するためのマスクは、前記マイクロレンズを限定するマスクであることを特徴とするＣＭＯＳイメージ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージ素子及びその製造方法に係り、特に集光効率が改善されたデュアルレンズ構造を有するイメージ素子及びその製造方法に関する。
【背景技術】
【０００２】
一般的に、イメージ素子は、光学映像を電気信号に変換させる素子である。このようなイメージ素子としては、代表的にＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）及びＣＭＯＳイメージ素子がある。ＣＣＤは、複数個のＭＯＳキャパシタを含み、このＭＯＳキャパシタは、光により生成される電荷（キャリア）を移動させることによって動作される。一方、ＣＭＯＳイメージ素子は、複数の単位ピクセル及び単位ピクセルの出力信号を制御するＣＭＯＳロジック回路を含む。
【０００３】
ここで、ＣＭＯＳイメージ素子についてさらに具体的に説明すれば、まず、ピクセルアレイ領域は、光をセンシングするフォトダイオード及びフォトダイオードにより生成された電荷を処理するトランジスタで構成される。また、ピクセルアレイ領域のフォトダイオードの上部には、光を集束させるためのマイクロレンズが備えられる。このようなマイクロレンズは、周知のように、フォトダイオードの占有面積比率であるフィルファクタを改善して集光効率を改善させるために提供される。このようなマイクロレンズは、一般的に感光性パターンをリフローさせることによって製作される。
【０００４】
しかし、上記のようにイメージ素子にマイクロレンズを設置しても、斜角に入射される光まで集束するには限界がある。
【０００５】
これにより、従来には、特許文献１に開示されたように、マイクロレンズとフォトダイオード領域との間にインナーレンズを設置する技術が提案された。前記特許文献１に提案された初期インナーレンズは、マイクロレンズのように感光性物質で形成された。しかし、感光性物質でインナーレンズを形成する技術は、追加の感光性膜がフォトダイオード領域とマイクロレンズとの間に介在されるので、工程が追加される短所がある。
【０００６】
一方、特許文献２によれば、インナーレンズをパッシベーション膜で形成する技術が提示されている。このようなインナーレンズは、フォトダイオード領域を覆っている平坦化膜の上部にパッシベーション膜、例えばシリコン窒化膜で形成される。このようなインナーレンズは、次のような方法により形成できる。まず、平坦化膜の上部にパッシベーション膜を形成する。パッシベーション膜の上部にインナーレンズを限定するための曲率を有する感光性パターンを形成した後、感光性パターンの形態でドライエッチングしてインナーレンズを形成する。
【０００７】
しかし、インナーレンズを形成するためのパッシベーション膜のドライエッチング工程は、時間により制御されており、若し時間調節が正確に行われない場合、インナーレンズの形態が不良になる問題がある。
【０００８】
即ち、前記パッシベーション膜を過小エッチングすれば、前記インナーレンズが所望の曲率半径を有し得なくなる。一方、前記パッシベーション膜を過度エッチングすれば、前記インナーレンズのサイズが小さくなり、集光レンズの役割を行えない。
【０００９】
このように、インナーレンズの形状を正確に制御できないので、依然として集光効率を改善させるのが困難である。
【特許文献１】米国特許第５，７９６，１５４号明細書
【特許文献２】米国特許第６，１７１，８８５号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明が解決しようとする課題は、集光効率を改善できるイメージ素子を提供するところにある。
【００１１】
本発明が解決しようとする他の課題は、インナーレンズの形態を補償できるイメージ素子を提供するところにある。
【００１２】
本発明が解決しようとする他の課題は、前記イメージ素子の製造方法を提供するところにある。
【課題を解決するための手段】
【００１３】
前記課題を解決するために、本発明の一実施例によれば、フォトダイオード領域が形成された半導体基板上に、前記フォトダイオード領域と対応するように形成されるインナーレンズ、及び前記インナーレンズと同一な屈折率を有しつつ、インナーレンズの表面にインナーレンズの曲率に沿って形成される補助レンズを含む。
【００１４】
前記課題を解決するために、本発明の他の実施例によるＣＭＯＳイメージ素子は、フォトダイオード領域を有する半導体基板上に層間絶縁膜が形成される。層間絶縁膜の上部にインナーレンズが形成され、前記インナーレンズ及び前記層間絶縁膜の表面上に前記インナーレンズと同一な屈折率を有する補助レンズが形成される。前記補助レンズの上部に、前記インナーレンズと所定部分が対応するようにマイクロレンズが形成される。
【００１５】
前記他の課題を解決するために、本発明の他の見地によるＣＭＯＳイメージ素子の製造方法は、半導体基板の所定部分にフォトダイオード領域を形成した後、前記半導体基板の上部に層間絶縁膜を形成する。前記フォトダイオード領域と対応する領域にインナーレンズを形成した後、前記インナーレンズの上部に前記インナーレンズと同一な屈折率を有する膜で補助レンズを形成する。
【００１６】
前記インナーレンズを形成する段階は、前記層間絶縁膜の上部にパッシベーション膜を形成する段階と、前記パッシベーション膜の上部に曲率を有する感光性パターンを形成する段階と、前記曲率を有する感光性パターンの形態で前記パッシベーション膜をドライエッチングする段階と、を含みうる。この際、前記パッシベーション膜をドライエッチングする段階時、前記感光性パターンの両側の露出されたパッシベーション膜がいずれも除去されるようにドライエッチングする段階と、前記残留するパッシベーション膜をマスクとして露出された層間絶縁膜を所定深さほどエッチングする段階と、をさらに含みうる。
【００１７】
前記他の課題を解決するために、本発明の他の実施例によれば、半導体基板の所定部分にフォトダイオード領域を形成し、前記半導体基板の上部に、フォトダイオード領域の両側を取り囲む金属配線構造体を有する層間絶縁膜を形成する。次いで、前記フォトダイオード領域と対応する領域にインナーレンズを形成し、前記インナーレンズの上部に、前記インナーレンズと同一な屈折率を有する膜で補助レンズを形成する。次に、前記補助レンズの上部に平坦化膜を形成し、前記平坦化膜の上部にカラーフィルタを形成した後、前記カラーフィルタの上部に、前記インナーレンズと所定部分が対応するようにマイクロレンズを形成する。この際、前記インナーレンズを形成するためのマスクは、前記マイクロレンズを限定するマスクであることが望ましい。
【発明の効果】
【００１８】
本発明によれば、インナーレンズの表面にインナーレンズと同一な屈折率を有する膜で補助レンズを形成する。補助レンズは、インナーレンズの曲率に沿って形成されることによって、インナーレンズのサイズ及び曲率が補償される。
【発明を実施するための最良の形態】
【００１９】
以下、添付した図面に基づいて本発明の望ましい実施例を説明する。しかし、本発明の実施例は、多様な形態で変形でき、本発明の範囲が下記で詳述する実施例によって限定されるものと解釈されてはならない。本発明の実施例は、当業者に本発明をより完全に説明するために提供されるものである。したがって、図面での要素の形状などは、より明確な説明を強調するために誇張されたものであり、図面上で同じ符号で表示された要素は同じ要素を意味する。
【００２０】
図１を参照すると、半導体基板１００上にフォトダイオード領域１１０が形成されている。フォトダイオード領域１１０は、周知のようにｐ−ｎ接合からなる。フォトダイオード領域１１０が形成された半導体基板の上部に、層間絶縁膜１１５が形成される。
【００２１】
層間絶縁膜１１５の上部に、インナーレンズ１２１が形成されている。インナーレンズ１２１は、水分及びＮａからフォトダイオード領域１１０を保護できるパッシベーション膜、例えばシリコン窒化膜（ＳｉＮ）またはシリコン酸窒化膜（ＳｉＯＮ）で利用されうる。インナーレンズ１２１は、フォトダイオード領域１１０と対応するように配置される。インナーレンズ１２１及び層間絶縁膜１１５の上部に補助レンズ１３０が形成される。補助レンズ１３０は、インナーレンズ１２１のサイズ及び曲率を補償するために提供され、例えば、インナーレンズ１２１と同一な屈折率を有する膜で形成されることが望ましい。本実施例の補助レンズ１３０としては、インナーレンズ１２１と同一なＳｉＮまたはＳｉＯＮが利用された。
【００２２】
補助レンズ１３０の上部に平坦化膜１３５が形成されており、平坦化膜１３５の上部にカラーフィルタ１４０が形成されている。カラーフィルタ１４０は、周知のように、赤色、緑色及び青色で構成されるアレイや、イエロー、マゼンタ及びシアンで構成されるアレイでありえる。
【００２３】
カラーフィルタ１４０上に、マイクロレンズ１５０が設置される。マイクロレンズ１５０は、インナーレンズ１２１と所定部分が対応されるが、インナーレンズ１２１から所定距離ほどシフトされた位置に配置される。マイクロレンズ１５０は、感光性物質で形成されうる。
【００２４】
このようなＣＭＯＳイメージ素子の製造方法について、図２Ａないし図２Ｄを参照して説明する。
【００２５】
図２Ａを参照して、半導体基板１００に不純物を注入してフォトダイオード領域１１０を形成する。半導体基板１００は、ｐウェル（図示せず）及びｎウェル（図示せず）が形成されているｐ型のシリコン基板でありえる。また、半導体基板１００は、フォトダイオード領域１１０を形成する前に、素子分離膜（図示せず）、及びピクセル領域及びＣＭＯＳロジック領域を構成するトランジスタのゲート電極（図示せず）が形成されうる。また、フォトダイオード領域１１０は、例えばｎ型の接合領域にｐ型の接合領域を形成することによって得られる。フォトダイオード領域１１０が形成された半導体基板１００の上部に、層間絶縁膜１１５を形成する。
【００２６】
層間絶縁膜１１５の上部に、インナーレンズ用のパッシベーション膜１２０を蒸着する。インナーレンズ用のパッシベーション膜１２０は、シリコン窒化膜またはシリコン酸窒化膜などが利用されうる。パッシベーション膜１２０は、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方式により５０００ないし８０００Åの厚さに形成される。次いで、インナーレンズ用のパッシベーション膜１２０の上部に、インナーレンズのサイズを限定するための感光性パターン１２５を公知のフォトリソグラフィ工程により形成する。
【００２７】
次に、感光性パターン１２５の表面に曲率を発生させるために、前記感光性パターン１２５を所定温度でリフローさせる。これにより、パッシベーション膜１２０上に図２Ｂに示されたように、レンズ形態の曲率を有する感光性パターン１２５ａが形成される。
【００２８】
曲率を有する感光性パターン１２５ａをマスクとして、下部のパッシベーション膜１２０をドライエッチングする。このようなドライエッチングによりパッシベーション膜１２０は、曲率を有する感光性パターン１２５ａの形態でエッチングされてインナーレンズ１２１となる。この際、インナーレンズ１２１を形成するためのドライエッチング工程は、工程時間により制御される。次いで、感光性パターン１２５ａを除去する。
【００２９】
しかし、従来の問題点でも言及されたように、前記インナーレンズ１２１を形成するためのドライエッチング工程は、下部のいかなるエッチストッパーも備えずに、単に時間により停止するので、工程条件によってインナーレンズ１２１の形状が変形する可能性があり、インナーレンズ１２１が所望の曲率を確保できない。
【００３０】
本実施例では、このような問題点を解決するために、上記のような方法で形成されたインナーレンズ１２１の上部に、追加の補助レンズ１３０を形成する。補助レンズ１３０は、インナーレンズ１２１が形成されている層間絶縁膜１１５の上部に覆われ、インナーレンズ１２１の屈曲に沿って均一の厚さに蒸着できるステップカバレッジ特性が優秀な膜で形成される。さらに、補助レンズ１３０は、光の入射時、補助レンズ１３０とインナーレンズ１２１との界面で屈折が発生しないように、同一な屈折率を有する膜であることが望ましい。補助レンズ１３０は、前記インナーレンズ１２１と同様に、ＰＥＣＶＤ方式により形成されるシリコン窒化膜またはシリコン酸窒化膜が利用されうる。また、補助レンズ１３０の厚さは、インナーレンズ１２１のサイズを考慮して蒸着でき、例えば２５００ないし３５００Å厚さに形成できる。
【００３１】
次いで、再び前記図１を参照して、補助レンズ１３０の上部に平坦化膜１３５を形成した後、平坦化膜１３５の上部にカラーフィルタ１４０を形成する。カラーフィルタ１４０の上部にマイクロレンズ用の感光性膜（図示せず）を形成した後、感光性膜を所定部分パターニングする。次いで、パターニングされた感光性膜を所定温度でリフローさせ、マイクロレンズ１５０を形成する。この際、マイクロレンズ１５０は、斜角に入射される光まで集光させうるように、例えばインナーレンズ１２１から所定距離ほどシフトされた位置に形成されることが望ましい。
【００３２】
本実施例によれば、インナーレンズ１２１の表面に補助レンズ１３０を形成することによって、インナーレンズ１２１のサイズ及び曲率を補償できる。また、補助レンズ１３０の形成でインナーレンズ１２１のサイズが補償されることによって、光が照射されてもフォトダイオード領域側に集光されていないデッドゾーンの面積を減少させうる。
【００３３】
これにより、ＣＭＯＳイメージ素子の集光効率を改善できる。
【００３４】
図３は、本発明の他の実施例によるＣＭＯＳイメージ素子の断面図である。
【００３５】
図３に示されたように、フォトダイオード領域１１０を有する半導体基板１００上に層間絶縁膜１１５が形成されており、層間絶縁膜１１５の上部にフォトダイオード領域１１０と対応するようにインナーレンズ１２２が形成されている。インナーレンズ１２２及び層間絶縁膜１１５の上部に、インナーレンズ１２２と同一な屈折率を有する膜で補助レンズ１３０が形成される。補助レンズ１３０は、インナーレンズ１２２のサイズを補償しつつ曲率も改善させる。この際、補助レンズ１３０と層間絶縁膜１１５との界面は、インナーレンズ１２２と層間絶縁膜１１５との界面下に存在することが望ましい。即ち、インナーレンズ１２２の曲率をより増大させるために、インナーレンズ１２２の両側の層間絶縁膜１１５は、所定深さほどエッチングされる。補助レンズ１３０の上部に、前記図１のように、平坦化膜１３５、カラーフィルタ１４０及びマイクロレンズ１５０が形成される。
【００３６】
図３のＣＭＯＳイメージ素子の製造方法について、図４Ａ及び図４Ｂを参照して説明する。
【００３７】
まず、図４Ａに示されたように、フォトダイオード領域１１０が形成された半導体基板１００の上部に層間絶縁膜１１５を形成する。層間絶縁膜１１５の上部に、インナーレンズ用のパッシベーション膜（図２Ａの１２０参照）をＰＥＣＶＤ方式により５０００ないし８０００Å厚さに蒸着する。パッシベーション膜１２０は、例えばシリコン窒化膜またはシリコン酸窒化膜でありえる。パッシベーション膜１２０の上部に、上述したように、レンズ形態の感光性パターン（図示せず）を形成した後、感光性パターンの形態でパッシベーション膜１２０をドライエッチングして、インナーレンズ１２２を形成する。インナーレンズ１２２を形成するためのドライエッチング工程時、インナーレンズ１２２の両側の層間絶縁膜１１５が一部エッチングされるように過度エッチングを進める。前記過度エッチングは、まず感光性パターンにより露出されたパッシベーション膜１２０がいずれも除去されるように、全面エッチングを進めた後、感光性パターンを除去し、残留するパッシベーション膜１２０、即ちインナーレンズ１２２をマスクとして層間絶縁膜１１５を所定厚さほどエッチングする。このような過度エッチングにより、インナーレンズ１２２のサイズは本来の予定されたサイズよりも縮小され、インナーレンズ１２２の曲率は大きくなる。
【００３８】
図４Ｂに示されたように、層間絶縁膜１１５及びインナーレンズ１２２の上部に、インナーレンズ１２２と同一な屈折率を有する補助レンズ１３０を形成する。補助レンズ１３０は、上述したように、ＰＥＣＶＤ方式で形成されたシリコン窒化膜またはシリコン酸窒化膜であり、例えば２５００ないし５０００Å厚さに形成されうる。
【００３９】
次いで、前記図３に示されたように、平坦化膜１３５、カラーフィルタ１４０及びマイクロレンズ１５０を順次に形成する。
【００４０】
このようにインナーレンズ１２２の両側の層間絶縁膜をエッチングすることによって、インナーレンズ１２２の曲率がより増大する。また、補助レンズ１３０によりインナーレンズのサイズを増大でき、層間絶縁膜のエッチングによりデッドゾーンがさらに減少する。したがって、イメージ素子の集光効率が大きく改善される。
【００４１】
図５は、本発明のＣＭＯＳイメージ素子の単位ピクセルを示す断面図である。
【００４２】
図５に示されたように、半導体基板２００の所定領域に素子分離膜２０１を形成して、アクティブ領域を限定する。半導体基板２００の上部に、ゲート酸化膜２０５を有するゲート電極２１５を形成する。それらのゲート電極２１５は、ＣＭＯＳイメージ素子の単位ピクセルを構成するトランスファトランジスタ、リセットトランジスタ及びソースフォローアを構成するトランジスタのゲート電極でありえる。ゲート電極２１５の両側壁に、スペーサ２１５を公知の方式で形成する。ゲート電極２１５、例えばトランスファトランジスタのゲート電極２１５の一側に、ｐ−ｎ接合で構成されるフォトダイオード領域２２０を形成する。同時に、フォトダイオード領域２２０を除いたゲート電極２１５の両側のアクティブ領域にｎ型不純物を注入して、接合領域２２５を形成する。
【００４３】
フォトダイオード領域２２０及びトランジスタが完成された半導体基板結果物２００の上部に、金属配線構造体３２０を含む層間絶縁部材３１０を形成する。層間絶縁部材３１０は、少なくとも一層の絶縁膜で構成され、金属配線構造体３２０も少なくとも一層の金属配線で構成される。また、金属配線構造体３２０は、フォトダイオード領域２２０の両側に、或いは取り囲むように配置されて、光シールドの役割を行う。
【００４４】
このような層間絶縁部材３１０及び金属配線構造体３２０を形成する方法について詳細に説明すれば、次の通りである。半導体基板２００の上部に第１層間絶縁膜２３０を蒸着し、第１層間絶縁膜２３０内に第１コンタクトスタッド２３５を形成する。コンタクトスタッド２３０は、図面のように、ゲート電極２１５とそれぞれコンタクトされるように形成される。また、図面には詳細に示されなかったが、第１層間絶縁膜２３０内には、接合領域２２５とコンタクトされるコンタクトスタッドも形成される。第１コンタクトスタッド２３５とそれぞれコンタクトされるように、第１層間絶縁膜２３０の上部に第１金属配線２４０を形成し、第１金属配線２４０が形成された第１層間絶縁膜２３０の上部に第２層間絶縁膜２４５を形成する。第２層間絶縁膜２４５の内部に、第１金属配線２４０とそれぞれコンタクトされる第２コンタクトスタッド２５０を形成する。第２層間絶縁膜２４５の上部に、第２コンタクトスタッド２５０とコンタクトされるように第２金属配線２５５を形成する。第２金属配線２５５の上部に、第３層間絶縁膜２６０を形成する。第３層間絶縁膜２６０の内部に、第２金属配線２５５とコンタクトされる第３コンタクトスタッド２６５を形成し、第３コンタクトスタッド２６５とそれぞれコンタクトされるように第３金属配線２７０を形成する。第３金属配線２７０の上部に、第４層間絶縁膜２７５を形成する。
【００４５】
第４層間絶縁膜２７５の上部に、フォトダイオード領域２２０と対応するようにインナーレンズ２８０を形成する。インナーレンズ２８０は、上述したように、レンズ形状の感光性パターンを利用してパッシベーション膜で形成される。インナーレンズ２８０が形成された第４層間絶縁膜２７５の上部に、インナーレンズ２８０と同一な屈折率を有する補助レンズ２８５を形成する。補助レンズ２８５は、前記インナーレンズ２８０と同一な物質で形成されうる。
【００４６】
また、図６のように、インナーレンズ２８０の曲率をより増大させるために、インナーレンズ２８０の両側の第４層間絶縁膜２７６を所定深さほどエッチングできる。
【００４７】
次いで、補助レンズ２８５の上部に、平坦化膜２９０及びカラーフィルタ２９５を形成する。次いで、公知の方法によりマイクロレンズ３００を形成する。上述したように、マイクロレンズ３００は、インナーレンズ２８０から所定距離ほどシフトされた位置に形成される。
【００４８】
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は前記実施例に限定されず、当業者によって多様な変形が可能である。
【産業上の利用可能性】
【００４９】
本発明によれば、インナーレンズのサイズ及び曲率が補償されることによって、デッドソーンの面積がさらに減少し、ＣＭＯＳイメージ素子の集光効率が改善される。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施例によるＣＭＯＳイメージ素子の断面図である。
【図２Ａ】本発明の一実施例によるＣＭＯＳイメージ素子の製造方法を説明するための各工程別の断面図である。
【図２Ｂ】本発明の一実施例によるＣＭＯＳイメージ素子の製造方法を説明するための各工程別の断面図である。
【図２Ｃ】本発明の一実施例によるＣＭＯＳイメージ素子の製造方法を説明するための各工程別の断面図である。
【図３】本発明の他の実施例によるＣＭＯＳイメージ素子の断面図である。
【図４Ａ】本発明の他の実施例によるＣＭＯＳイメージ素子の製造方法を説明するための各工程別の断面図である。
【図４Ｂ】本発明の他の実施例によるＣＭＯＳイメージ素子の製造方法を説明するための各工程別の断面図である。
【図５】本発明の他の実施例によるＣＭＯＳイメージ素子の単位ピクセルを示す断面図である。
【図６】本発明の他の実施例によるＣＭＯＳイメージ素子の単位ピクセルを示す断面図である。
【符号の説明】
【００５１】
１００    半導体基板
１１０    フォトダイオード領域
１１５    層間絶縁膜
１２１    インナーレンズ
１３０    補助レンズ
１３５    平坦化膜
１４０    カラーフィルタ
１５０    マイクロレンズ
【図１】
2005260242.tif 000003
【図２Ａ】
2005260242.tif 000004
【図２Ｂ】
2005260242.tif 000005
【図２Ｃ】
2005260242.tif 000006
【図３】
2005260242.tif 000007
【図４Ａ】
2005260242.tif 000008
【図４Ｂ】
2005260242.tif 000009
【図５】
2005260242.tif 000010
【図６】
2005260242.tif 000011