(57)【要約】【課題】高周波機器に適した静電容量の極めて小さな静電気対策部品を提供することを目的とする。【解決手段】セラミック絶縁基板１２と、このセラミック絶縁基板１２上にバリスタ層１０ａ、１０ｂ、１０ｃと内部電極１１ａ、１１ｂとを交互に積層し焼結一体化して設けたバリスタ部１０と、このバリスタ部１０に外部電極１３ａ、１３ｂとを有した静電気対策部品であり、静電容量が非常に小さく実用上優れた静電気対策部品を構成することができる。【選択図】図１
2005260137.tif 000002
【特許請求の範囲】
【請求項１】
セラミック絶縁基板と、このセラミック絶縁基板上に焼結一体化して設けたバリスタ層と内部電極とからなるバリスタ部と、このバリスタ部に設けた少なくとも一対の外部電極とを有し、前記バリスタ部にバリスタを形成した静電気対策部品。
【請求項２】
外部電極はバリスタ部の同一面に焼結一体化して設けた請求項１に記載の静電気対策部品。
【請求項３】
セラミック絶縁基板の厚みは、バリスタ部の厚みの２倍以上とした請求項１に記載の静電気対策部品。
【請求項４】
バリスタ層は酸化亜鉛を主成分とするバリスタ材料であり、かつセラミック絶縁基板は酸化銅の含有量が重量比で０．１％以下のアルミナ基板である請求項１に記載の静電気対策部品。
【請求項５】
バリスタ部の上面は、外部電極の部位を除いて保護膜を形成した請求項１に記載の静電気対策部品。
【請求項６】
セラミック絶縁基板としてインダクタを内蔵した基板を用い、前記インダクタはバリスタに電気的に接続して設けた請求項１に記載の静電気対策部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子機器を静電気から保護する静電気対策部品に関するものである。
【背景技術】
【０００２】
近年、携帯電話などの電子機器の小型化、高性能化は急速に進み、それに伴い電子機器回路が高密度化し電子機器の耐電圧は低下している。そのため、人体と電子機器の端子が接触したときに発生する静電気パルスによる機器内部の電気回路の破壊が増えてきている。
【０００３】
従来、このような静電気パルスへの対策としては、静電気が入るラインとグランド間に積層チップバリスタなどを設け、静電気をバイパスさせ、機器の電気回路に印加される電圧を抑制する方法が行われている。
【０００４】
なお、静電気パルスの対策に用いられる従来の積層チップバリスタに関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開平８−３１６１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
最近では、電子機器の高性能化に伴い、電子機器を動作させるクロック周波数もますます高周波化している。この結果、静電気対策部品のような電子部品においてもクロック周波数に影響を与えないような静電容量の小さなものが求められるようになってきている。また、携帯電話などの送受信の周波数は８００ＭＨｚ〜２ＧＨｚといった高い周波数であり、これに対応する静電気対策部品も同様に静電容量の小さなものが求められている。
【０００６】
しかしながら、従来の積層チップバリスタは、それを構成する酸化亜鉛系材料の比誘電率が数百から千数百程度あるため、浮遊容量によって１ｐＦ以下の容量を実現することは困難であった。たとえば、従来の長さ１．０ｍｍ、幅０．５ｍｍサイズの積層バリスタの場合、静電容量の最も小さなもので３ｐＦ程度であり、そのカットオフ周波数は約１ＧＨｚ程度、共振周波数は約１．８ＧＨｚであるので、１ＧＨｚを越える高い周波数で使用することはできなかった。
【０００７】
そこで本発明は、かかる問題点に鑑みてなされたもので、静電容量が非常に小さい静電気対策部品を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明は以下の構成を有するものである。
【０００９】
本発明の請求項１に記載の発明は、セラミック絶縁基板と、このセラミック絶縁基板上に焼結一体化して設けたバリスタ層と内部電極とからなるバリスタ部と、このバリスタ部に設けた少なくとも一対の外部電極とを有し、前記バリスタ部にバリスタを形成した構成であり、これにより、セラミック絶縁基板としてバリスタ層の材料よりも比誘電率の低いものを選ぶことで、部品の浮遊容量を小さくすることができ、静電容量が非常に小さい静電気対策部品となるという効果を有する。
【００１０】
本発明の請求項２に記載の発明は、特に、外部電極はバリスタ部の同一面に焼結一体化して設けた構成であり、これにより、外部電極の面積を小さくすることができ、さらに浮遊容量を小さくすることができ、より、静電容量が非常に小さい静電気対策部品となるという効果を有する。
【００１１】
本発明の請求項３に記載の発明は、特に、セラミック絶縁基板の厚みは、バリスタ部の厚みの２倍以上とした構成であり、これにより、バリスタ部とセラミック絶縁基板とを焼結して一体化した場合に、反りなどの問題を生じることなく実用に適した静電気対策部品が得られるという効果を有する。
【００１２】
本発明の請求項４に記載の発明は、特に、バリスタ層は酸化亜鉛を主成分とするバリスタ材料であり、かつセラミック絶縁基板は酸化銅の含有量が重量比で０．１％以下のアルミナ基板である構成であり、これにより、酸化亜鉛バリスタの特性発現の阻害物質である酸化銅の含有量を少なくしているので、焼成時にアルミナ基板から酸化亜鉛バリスタ材料への酸化銅の拡散を防ぐことができ、バリスタ特性の発現をより確実に行なうことができ、より安定した特性の静電気対策部品が得られるという効果を有する。
【００１３】
本発明の請求項５に記載の発明は、特に、バリスタ部の上面は、外部電極の部位を除いて保護膜を形成した構成であり、これにより、外部電極へのめっき皮膜の形成を容易に行なうことができ、より実装性の優れた静電気対策部品が得られるという効果を有する。
【００１４】
本発明の請求項６に記載の発明は、特に、セラミック絶縁基板としてインダクタを内蔵した基板を用い、前記インダクタはバリスタに電気的に接続して設けた構成であり、これにより、バリスタ機能以外にインダクタ機能を有しているので、フィルタ機能を追加するなど静電気抑制効果をさらに高めることができ、優れた静電気対策部品となるという効果を有する。
【発明の効果】
【００１５】
以上のように本発明は、セラミック絶縁基板と、このセラミック絶縁基板上に焼結一体化して設けたバリスタ層と内部電極とからなるバリスタ部と、このバリスタ部に設けた少なくとも一対の外部電極とを有し、前記バリスタ部にバリスタを形成した静電気対策部品であり、静電容量が非常に小さい静電気対策部品となるので、高周波のクロック周波数で作動する電子機器でもその動作に影響を与えることがなく、静電気パルスによる破壊から高周波の電子機器を保護することができる部品となるという効果を有する。
【発明を実施するための最良の形態】
【００１６】
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１、請求項３および請求項４に記載の発明について説明する。図１は本発明の実施の形態１における静電気対策部品の模式的分解斜視図、図２は本発明の実施の形態１における静電気対策部品の外観斜視図、図３は本発明の実施の形態１における静電気対策部品の等価回路図である。
【００１７】
図１および図２において、１０ａ、１０ｂおよび１０ｃはバリスタ層、１０はバリスタ部、１１ａおよび１１ｂは内部電極、１２はセラミック絶縁基板、１３ａおよび１３ｂは外部電極である。
【００１８】
図１および図２に示すように、本実施の形態１における静電気対策部品は、セラミック絶縁基板１２の上に、バリスタ層１０ａ、１０ａおよび１０ｃと内部電極１１ａおよび１１ｂとを交互に積層し、これらを一体化したセラミック焼結体に一対の外部電極１３ａおよび１３ｂを設けたものである。内部電極１１ａはセラミック焼結体の片端部に引き出すことで外部電極１３ａと電気的に接続し、内部電極１１ｂはセラミック焼結体のもう一方の片端部に引き出すことで外部電極１３ｂと電気的に接続する構成としている。
【００１９】
そして、本実施の形態１における静電気対策部品の回路は、図３に示す等価回路となる。図３において、２０１はバリスタ、２０２は入出力用外部電極、２０３はグランド用外部電極である。なお、上記のように、外部電極１３ａと１３ｂとは等価回路的に同じ構成であるため、実際に回路に接続して使用する際には、どちらか一方が入出力用外部電極２０２、他方がグランド用外部電極２０３となる。
【００２０】
上記したように、本実施の形態１における静電気対策部品は、バリスタ層と内部電極と外部電極とを備えたバリスタ部１０をセラミック絶縁基板１２上に貼り付け、焼結して一体化したセラミック焼結体としたものであり、セラミック絶縁基板にバリスタ層の材料よりも比誘電率の低いものを選ぶことで、部品の浮遊容量を少なくすることができ、静電容量を非常に小さくできるため、クロック周波数の非常に高速な電気回路に適用できる静電気対策部品となる。
【００２１】
続いて、本発明の実施の形態１における静電気対策部品の製造方法について、図１および図２を用いて説明する。
【００２２】
まず、酸化亜鉛を主成分とするセラミック粉末と有機バインダからなる酸化亜鉛生シートを作製し準備した。この時、生シートの厚みは約３０μｍとした。
【００２３】
上記の酸化亜鉛生シートの上に銀を主成分とする金属ペーストを用いスクリーン印刷法で内部電極１１ａとなる導体層を形成し、この上に酸化亜鉛生シートを積層し、この酸化亜鉛生シート上に銀ペーストを用いスクリーン印刷法で内部電極１１ｂとなる導体層を形成し、この上に酸化亜鉛生シートを積層してバリスタ部１０とし、次に、セラミック絶縁基板１２としてアルミナ基板を用い、このアルミナ基板上に上記の積層体を貼り付け、積層体ブロックとした。
【００２４】
なお、上記のアルミナ基板の厚みは約２５０μｍ、導体層の厚みは約２．５μｍとした。また、印刷した導体層のパターンは、切断した後に図２に示した形状となるよう図示した形状を多数個を縦横に配列したパターン形状とした。
【００２５】
次に、上記の積層体ブロックを大気中で加熱して脱バインダ処理した後、大気中で９３０℃まで加熱して焼成し一体化した焼結体とした後、所望の寸法に切断分離して、図１および図２の本実施の形態１における静電気対策部品のうち、外部電極１３ａおよび１３ｂを形成する前のセラミック焼結体を得た。続いて、セラミック焼結体の長辺側両端部に、銀を主成分とする電極ペーストを塗布した後、８００℃で焼付けを行って、外部電極１３ａおよび１３ｂを形成し、図１および図２に示した本実施の形態１における静電気対策部品を作製した。
【００２６】
作製した本実施の形態１における静電気対策部品は、長手方向寸法が約１．０ｍｍ、幅方向寸法が約０．５ｍｍ、厚み方向寸法が約０．３ｍｍであった。そして、外部電極１３ａと１３ｂ間の静電容量は１ｐＦ、バリスタ電圧Ｖ1mAすなわち１ｍＡの電流が流れる時の電圧は２７Ｖであった。
【００２７】
また、比較のために、内部電極寸法および外形寸法および、使用した酸化亜鉛生シートを本実施の形態１における静電気対策部品と同じにし、バリスタ電圧Ｖ1mAすなわち１ｍＡの電流が流れる時の電圧は２７Ｖとした積層バリスタを作製したところ、その静電容量は約３ｐＦであった。
【００２８】
そして、本実施の形態１における静電気対策部品と比較のために作製した積層バリスタについて、周波数特性を評価した。周波数特性の評価結果を図１０に示す。図１０に示すように、比較例３ｐＦの積層バリスタに比べ、本実施の形態１における静電気対策部品の共振周波数は２．８ＧＨｚと高く、１ＧＨｚを越える周波数でも使うことができ、より高周波での使用に適している静電気対策部品が得られた。
【００２９】
次に、上記で作製した本実施の形態１の静電気対策部品について、静電気試験を行い評価した。
【００３０】
静電気試験は、図４に示す回路により行った。スイッチ１０３を接続して直流電源１０１より抵抗１０２を介し所定の電圧を印加して、静電容量１５０ｐＦの容量ボックス１０４に電荷をチャージした後、スイッチを切り替えてスイッチ１０３を開放しスイッチ１０５を接続して、容量ボックス１０４にチャージした電荷を静電気パルスとして、抵抗１０６を介して信号ライン１０８を通して被保護機器１１０に印加するというものである。
【００３１】
そして、図４に示すように、本実施の形態１の静電気対策部品は、評価試料１０９として、入出力用外部電極２０２を信号ライン１０８側に接続し、グランド用外部電極２０３をグランドライン１０７に接続した。
【００３２】
そして静電気パルスを印加した時の、被保護機器１１０の直前の信号ライン１０８とグランドライン１０７間の電圧波形を測定することにより、静電気パルスをバイパスさせて被保護機器１１０に印加される電圧を抑制する効果、つまり、評価試料１０９である静電気対策部品の静電気パルスに対する吸収抑制効果を評価した。また、比較のために、前述した静電容量が３ｐＦ、バリスタ電圧Ｖ1mAが２７Ｖの比較例の積層バリスタを信号ライン１０８とグランドライン１０７間に接続して設けた場合の静電気パルスに対する吸収抑制効果も評価した。吸収抑制効果は、図４に示す静電気試験回路により８ｋＶを印加した静電気パルスのピーク電圧値の比較によって確認した。
【００３３】
比較例の積層バリスタを信号ライン１０８とグランドライン１０７間に接続して設けた場合の被保護機器１１０に印加されたピーク電圧値は約２２０Ｖであったのに対し、本実施の形態１における静電気対策部品を設けた場合の被保護機器１１０に印加されたピーク電圧値は約２３０Ｖであった。つまり、構成が全く違うにもかかわらず、従来の積層バリスタとほとんど変わらない静電気パルスに対する吸収抑制効果を持つことがわかる。さらに、本実施の形態１における静電気対策部品は、比誘電率が１０程度のアルミナが体積の大部分を占めるため、静電容量も１／３にすることができた。
【００３４】
なお、本実施の形態１における静電気対策部品において、バリスタ部１０の積層数を多くし焼成後のバリスタ部１０の厚みをアルミナ基板１２の厚み２５０μｍの２分の１よりも大きく、すなわち約１３０μｍ以上にしたところ、焼成後に大きな反りを生じ、静電気対策部品として実用できるものは得られなかった。したがって、セラミック絶縁基板の厚みは、バリスタ部の厚みの２倍以上とすることが好ましい。
【００３５】
なお、本実施の形態１における静電気対策部品のセラミック絶縁基板として、酸化銅を０．１％以上含んだアルミナ基板を用いた場合には、図４に示す静電気試験回路により８ｋＶを印加した静電気パルスのピーク電圧値が約４００Ｖになり、静電気パルスに対する吸収抑制効果が悪くなることを確認した。したがって、セラミック絶縁基板は、酸化銅の含有量が重量比で０．１％以下のアルミナ基板であることが好ましい。
【００３６】
（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項２および請求項５に記載の発明について説明する。なお、符号は上記実施の形態１と同様のものについては同じ符号を付し説明する。
【００３７】
図５は本発明の実施の形態２における静電気対策部品の模式的分解斜視図、図６は本発明の実施の形態２における静電気対策部品の外観斜視図である。なお、本発明の実施の形態２における静電気対策部品の等価回路図は上記実施の形態１の図３と同様である。
【００３８】
図５および図６において、１０ｄおよび１０ｅはバリスタ層、１０はバリスタ部、１１ｃは内部電極、１２はセラミック絶縁基板、１４ａおよび１４ｂは外部電極、１７はビア導体、１８は保護膜である。
【００３９】
図５および図６に示すように、本実施の形態２における静電気対策部品は、バリスタ層１０ｄおよび１０ｅと内部電極１１ｃと外部電極１４ａおよび１４ｂとを積層してバリスタ部１０とし、セラミック絶縁基板１２の上に貼り付け、これらを焼結して一体化したセラミック焼結体とし、セラミック焼結体の一面に外部電極１４ａおよび１４ｂを設け、内部電極１１ｃはビア導体１７によって外部電極１４ｂと電気的に接続した構成としている。そして、バリスタ部１０の上面は、外部電極１４ａおよび１４ｂの部位を除いて保護膜１８により覆った構成としている。
【００４０】
そして、本実施の形態２における静電気対策部品は、図３に示す等価回路となる。図３において、２０１はバリスタ、２０２は入出力用外部電極、２０３はグランド用外部電極である。なお、上記のように、外部電極１４ａと１４ｂとは等価回路的に同じ構成であるため、実際に回路に接続して使用する際には、どちらか一方が入出力用外部電極２０２、他方がグランド用外部電極２０３となる。
【００４１】
上記したように、本実施の形態２における静電気対策部品は、バリスタ層と内部電極と外部電極とを備えたバリスタ部１０をセラミック絶縁基板１２上に貼り付け、焼結して一体化したセラミック焼結体としたものであり、セラミック絶縁基板にバリスタ層の材料よりも比誘電率の低いものを選ぶことで、部品の浮遊容量を小さくすることができ、静電容量が非常に小さくできるため、クロック周波数の非常に高速な電気回路に適用できる静電気対策部品となる。
【００４２】
さらに、本実施の形態２における静電気対策部品は、特に、外部電極を同一面上に設けているため、上記実施の形態１における静電気対策部品と比較して、外部電極の面積がより小さくでき、また内部電極の面積も小さくできるため、さらに静電容量を小さくでき、クロック周波数のより高速な電気回路に適用できる静電気対策部品となる。また、回路基板に接続するための外部電極を同一面上に設けているので、基板に実装して回路を構成した際に、回路の小型高密度化と薄型化が図れるとともに、実装の際のコストを削減することができる。
【００４３】
さらに、本実施の形態２における静電気対策部品は、特に、内部電極１１ｃはビア導体１７によって外部電極１４ｂと電気的に接続したものであり、これにより、上記実施の形態１のような外部電極を形成するための特別な工程が不要になるという効果がある。
【００４４】
そして、バリスタ部１０の上面は、外部電極１４ａおよび１４ｂの部位を除いて保護膜１８により覆った構成であり、これにより、外部電極へのめっき皮膜の形成を容易に行うことができ、より実装性の優れた静電気対策部品が得られる。
【００４５】
続いて、本発明の実施の形態２における静電気対策部品の製造方法について、図５および図６を用いて説明する。
【００４６】
まず、酸化亜鉛を主成分とするセラミック粉末と有機バインダからなる酸化亜鉛生シートを作製し準備した。この時、生シートの厚みは約３０μｍとした。
【００４７】
上記の酸化亜鉛生シートの上に銀を主成分とする金属ペーストを用いスクリーン印刷法で内部電極１１ｃとなる導体層を形成し、その上に外部電極１４ｂに電気的に接続するような位置にビア導体１７となる銀ペーストが充填された酸化亜鉛生シート１０ｅを積層し、さらに、その上に銀ペーストを用いスクリーン印刷法で外部電極１４ａおよび１４ｂとなる導体層を形成してバリスタ部１０となる積層体を作製した。次に、セラミック絶縁基板１２としてアルミナ基板を用い、このアルミナ基板上に上記の積層体を貼り付け、積層体ブロックとした。
【００４８】
なお、上記のアルミナ基板の厚みは約２５０μｍ、導体層の厚みは約２．５μｍとした。また、印刷した導体層のパターンは、切断した後に図６に示した形状となるよう図示した形状を多数個を縦横に配列したパターン形状とした。
【００４９】
次に、上記の積層体ブロックを大気中で加熱して脱バインダ処理した後、大気中で９３０℃まで加熱して焼成し一体化した焼結体とした。その後、外部電極１４ａと１４ｂの部位を除いたバリスタ部１０の上面を熱硬化性樹脂ペーストを用いてスクリーン印刷法で覆い、所望の温度で樹脂を硬化させ保護膜１８を形成した。続いて、保護膜１８を形成した焼結体の外部電極の部位にニッケル、はんだのめっきを施した後、所望の寸法に切断分離し、図５および図６に示した本実施の形態２における静電気対策部品を作製した。
【００５０】
作製した本実施の形態２における静電気対策部品は、長手方向寸法が約１．０ｍｍ、幅方向寸法が約０．５ｍｍ、厚み方向寸法が約０．３ｍｍであった。そして、外部電極１４ａと１４ｂ間の静電容量は０．４ｐＦ、バリスタ電圧Ｖ1mAすなわち１ｍＡの電流が流れる時の電圧は２７Ｖであった。
【００５１】
そして、本実施の形態２における静電気対策部品について、周波数特性を評価した。周波数特性の評価結果を図１０に示す。図１０に示すように、比較例の積層バリスタおよび実施の形態１における静電気対策部品に比べ、本実施の形態２における静電気対策部品の共振周波数は４ＧＨｚと高く、２ＧＨｚを越える周波数でも使うことができ、より高周波での使用に適している静電気対策部品が得られた。
【００５２】
次に、上記で作製した本実施の形態２の静電気対策部品について、静電気試験を行い評価した。
【００５３】
評価は、実施の形態１で説明した静電気試験と同様に、本実施の形態２の静電気対策部品を図４に示す評価試料１０９として、バリスタの入出力用外部電極２０２を信号ライン１０８側に接続し、グランド用外部電極２０３をグランドライン１０７に接続し、図４に示す回路により印加される静電気パルスの電圧８ｋＶを印加し、被保護機器１１０に印加される静電気パルスのピーク電圧値を測定し、その抑制効果を評価した。
【００５４】
本実施の形態２における静電気対策部品を設けた場合の被保護機器１１０に印加されたピーク電圧値は、約２３０Ｖであり、十分な静電気パルスに対する吸収抑制効果を持つことがわかった。さらに、本実施の形態２における静電気対策部品は、内部電極面積および外部電極面積を小さくすることで浮遊容量を減らすことができたため、実施の形態１における静電気対策部品と比べても、静電容量を１／２以下にすることができた。
【００５５】
また、本実施の形態２の製造方法において、保護膜１８を形成せずに、ニッケル、はんだめっきを施そうとしたところ、外部電極以外の所々の部分にめっき流れが起こり、歩留まりが非常に悪くなった。
【００５６】
なお、本実施の形態２の静電気対策部品は、保護膜を形成するために樹脂ペーストを用いたが、ガラスペーストを用い焼き付けたり、バリスタ部と一体焼成などして形成しても構わない。
【００５７】
（実施の形態３）
以下、実施の形態３を用いて、本発明の特に請求項６に記載の発明について説明する。なお、符号は上記実施の形態１および２と同様のものについては同じ符号を付し説明する。
【００５８】
図７は本発明の実施の形態３における静電気対策部品の模式的分解斜視図、図８は本発明の実施の形態３における静電気対策部品の外観斜視図、図９は本発明の実施の形態３における静電気対策部品の等価回路図である。
【００５９】
図７および図８において、１０ｆ、１０ｇおよび１０ｈはバリスタ層、１０はバリスタ部、１１ｄ、１１ｅおよび１１ｆは内部電極、１５ａはグランド用外部電極、１５ｂは入力用外部電極、１５ｃは出力用外部電極、１７はビア導体、２０ａ、２０ｂ、２０ｃはガラスセラミック層、２０はガラスセラミック基板、１９はインダクタ導体である。
【００６０】
図７および図８に示すように、本実施の形態３における静電気対策部品は、バリスタ層１０ｆ、１０ｇおよび１０ｈと内部電極１１ｄ、１１ｅおよび１１ｆとを積層してバリスタ部１０とし、これをガラスセラミック層２０ａ、２０ｂおよび２０ｃとインダクタ導体１９を積層して形成したインダクタを内蔵したガラスセラミック基板２０の上に貼り付けている。なお、内部電極１１ｄとインダクタ導体１９および内部電極１１ｅとインダクタ導体１９はビア導体１７によって電気的に接続し、これらを焼結して一体化したセラミック焼結体とした構成としている。このセラミック焼結体にグランド用外部電極１５ａ、入力用外部電極１５ｂおよび出力用外部電極１５ｃを設けたものである。そして、内部電極１１ｆはセラミック焼結体の短辺側両端部に引き出しグランド用外部電極１５ａと電気的に接続し、内部電極１１ｄは長辺側片端部に引き出し入力用外部電極１５ｂと、内部電極１１ｅは長辺側のもう一方の端部に引き出し出力用外部電極１５ｃとそれぞれ電気的に接続した構成としている。
【００６１】
そして、本実施の形態３における静電気対策部品は図９に示す等価回路となる。図９において、２０１はバリスタ、２０３はグランド用外部電極、２０４は入力用外部電極、２０５は出力用外部電極、２０６はインダクタである。なお、上記のように、入力用外部電極１５ｂと出力用外部電極１５ｃとは等価回路的に同じ構成であるため、実際に回路に接続して使用する際には、どちらか一方が入力用外部電極２０４、他方が出力用外部電極２０５となる。
【００６２】
上記したように、本実施の形態３における静電気対策部品は、上記実施の形態１および２における静電気対策部品と同様に、バリスタ層の材料よりも比誘電率の低いガラスセラミック基板を用いているので、部品の浮遊容量を小さくすることができ、静電容量の非常に小さい静電気対策部品となる。
【００６３】
また、本実施の形態３における静電気対策部品は、特に、セラミック絶縁基板としてインダクタを内蔵したガラスセラミック基板を用い、内部電極１１ｄとインダクタ導体１９と内部電極１１ｅとをビア導体１７によって接続することで、バリスタ２つとインダクタをπ字型に繋いだ構成としているので、より優れたフィルタ機能を有する静電気対策部品となる。
【００６４】
続いて、本発明の実施の形態３における静電気対策部品の製造方法について、図７および図８を用いて説明する。
【００６５】
まず、ホウ珪酸ガラスおよびアルミナを主成分とするガラスセラミック粉末と有機バインダからなる、ガラスセラミック生シートを作製し準備した。この時、生シートの厚みは約３０μｍとした。
【００６６】
次に、上記のガラスセラミック生シートを数枚積層し、その上に銀を主成分とする金属ペーストを用いスクリーン印刷法でインダクタ導体１９となる導体層を形成した。その上にインダクタ導体１９の両端、内部電極１１ｄおよび１１ｅに電気的に接続するような位置にビア導体１７となる銀ペーストが充填されたガラスセラミック生シート２０ｃを数枚積層した後、この積層体を大気中で加熱して脱バインダ処理した後、大気中で９４０℃まで加熱して焼成し、インダクタを内蔵したガラスセラミック基板２０を得た。なお、このガラスセラミック基板２０の厚みは約２５０μｍとした。
【００６７】
次に、酸化亜鉛を主成分とするセラミック粉末と有機バインダからなる酸化亜鉛生シートを作製し準備した。この時、生シートの厚みは約３０μｍとした。
【００６８】
次に、インダクタ導体１９の両端、内部電極１１ｄおよび１１ｅに電気的に接続するような位置にビア導体１７となる銀ペーストが充填された上記の酸化亜鉛生シート１０ｆの上に銀を主成分とする金属ペーストを用いスクリーン印刷法で内部電極１１ｆとなる導体層を形成し、その上に、前記と同様にインダクタ導体１９の両端、内部電極１１ｄおよび１１ｅに電気的に接続するような位置にビア導体１７となる銀ペーストが充填された上記の酸化亜鉛生シート１０ｇを積層し、さらにその上に銀ペーストを用いスクリーン印刷法で内部電極１１ｄおよび１１ｅとなる導体層を形成し、その上に酸化亜鉛生シート１０ｈを積層しバリスタ部１０となる積層体を作製した。次に、この積層体を上記のガラスセラミック基板２０上にビア導体１７が電気的に接続するように貼り付け、積層体ブロックとした。なお、導体層の厚みは約２．５μｍとした。また、印刷した導体層のパターンは、切断した後に図８に示した形状となるよう図示した形状を多数個を縦横に配列したパターン形状とした。
【００６９】
次に、上記の積層体ブロックを大気中で加熱して脱バインダ処理した後、大気中で９３０℃まで加熱して焼成し一体化した焼結体を形成した後、所望の寸法に切断分離して、図７および図８の本実施の形態３における静電気対策部品のうち、外部電極１５ａ、１５ｂおよび１５ｃを形成する前のセラミック焼結体を得た。続いて、セラミック焼結体の短辺側両端部の内部電極１１ｆが露出した部分、およびセラミック焼結体の長辺側両端部の内部電極１１ｄおよび１１ｅが露出した部分に、銀を主成分とする電極ペーストを塗布した後、８００℃で焼付けを行って、外部電極１５ａ、１５ｂおよび１５ｃを形成し、図７および図８に示した本実施の形態３における静電気対策部品を作製した。
【００７０】
作製した本実施の形態３における静電気対策部品は、長手方向寸法が約１．０ｍｍ、幅方向寸法が約０．５ｍｍ、厚み方向寸法が約０．３ｍｍであった。そして、外部電極１５ａと１５ｂ間の静電容量は１．０ｐＦ、バリスタ電圧Ｖ1mAすなわち１ｍＡの電流が流れる時の電圧は２７Ｖ、また同様に、外部電極１５ａと１５ｃ間の静電容量は１．０ｐＦ、バリスタ電圧Ｖ1mAは２７Ｖであった。また、外部電極１５ｂと１５ｃ間のインダクタンスは約３ｎＨであった。また、本実施の形態３における静電気対策部品は、π型フィルタの構成とし、容量値とインダクタンスもフィルタ計算に合わせた数値としているため、３ＧＨｚ付近に共振を持つ３段の急峻なフィルタ特性を持っており、より優れたノイズフィルタとしての特性を持っていた。
【００７１】
次に、上記で作製した本実施の形態３の静電気対策部品について、静電気試験を行い評価した。評価は、実施の形態１で説明した静電気試験と同様に、本実施の形態３の静電気対策部品を図４に示す評価試料１０９として、入力用外部電極２０４を信号ライン１０８の入力側つまり抵抗１０６側に接続し、出力用外部電極２０５を信号ライン１０８の出力側つまり被保護機器１１０側に接続し、グランド用外部電極２０３をグランドライン１０７に接続し、図４に示す回路により印加される静電気パルスの電圧８ｋＶを印加し、被保護機器１１０に印加される静電気パルスのピーク電圧値を測定し、その抑制効果を評価した。
【００７２】
本実施の形態３における静電気対策部品を設けた場合の被保護機器１１０に印加されたピーク電圧値は、約２００Ｖであり、実施の形態１および２よりも静電気パルスに対する吸収抑制効果が高いことがわかった。
【００７３】
また、上記実施の形態３の静電気対策部品は、１つのインダクタと２つのバリスタとでπ型フィルタとした構成を示したが、この他に、インダクタ部のインダクタ導体、バリスタ部の内部電極およびその接続方法を変えて構成することにより、π型だけでなくＴ型の多段構成とし、さらにそのインダクタンスと静電容量を適当な値に調整することで、３段、４段といった多段のローパスフィルタとすることができ、ローパスフィルタとしての機能の効果をさらに高めることもできる。
【００７４】
なお、上記実施の形態１〜３においては、大きさは１．０ｍｍ×０．５ｍｍ×０．３ｍｍとしたが、特に大きさを限定するものではなく、工法や強度が許す限りもっと大きくても、小さくても構わない。
【００７５】
また、本発明の静電気対策部品は、アルミナなどの強度の高い基板を使うため、薄型の静電気対策部品を提供するのに有意な構成であるので、その総厚みは、上記実施の形態に限定されるものではない。
【００７６】
また、バリスタ部のバリスタ機能を有する有効層の層数は１層としたが、有効層は何層あっても構わない。また、セラミック絶縁基板はアルミナ基板とガラスセラミック基板を用いたが、フェライトや高誘電率誘電体などを用いても良い。また、電極ペーストは銀ペーストを用いたが、銀−パラジウムペースト、白金ペーストなど他の金属ペーストを用いても良い。また、内部電極はバリスタ部とセラミック絶縁基板の界面に形成しても良い。
【００７７】
また、上記実施の形態１および３の静電気対策部品においても、保護膜を形成しめっきを施しても良く、これにより、上記実施の形態２の静電気対策部品と同様に、より実装性の優れた静電気対策部品が得られる。そして、保護膜の形成およびめっきは、焼結体を所望の寸法に切断分離する前であっても、切断分離後でも同様の効果が得られる。
【産業上の利用可能性】
【００７８】
本発明に係る静電気対策部品は、極めて低容量の静電気対策部品であり、高周波のクロック周波数で作動する電子機器でも、その動作に影響を与えることがないので、静電気パルスによる破壊から高周波の電子機器を保護する部品として特に有用である。
【図面の簡単な説明】
【００７９】
【図１】本発明の実施の形態１における静電気対策部品の模式的分解斜視図
【図２】同静電気対策部品の外観斜視図
【図３】同静電気対策部品の等価回路図
【図４】本発明の実施の形態１における静電気試験の回路図
【図５】本発明の実施の形態２における静電気対策部品の模式的分解斜視図
【図６】同静電気対策部品の外観斜視図
【図７】本発明の実施の形態３における静電気対策部品の模式的分解斜視図
【図８】同静電気対策部品の外観斜視図
【図９】同静電気対策部品の等価回路図
【図１０】本発明の実施の形態１および２における静電気対策部品の周波数特性の評価結果を示す図
【符号の説明】
【００８０】
１０  バリスタ部
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ、１０ｈ  バリスタ層
１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ  内部電極
１２  セラミック絶縁基板
１３ａ、１３ｂ、１４ａ、１４ｂ  外部電極
１５ａ  グランド用外部電極
１５ｂ  入力用外部電極
１５ｃ  出力用外部電極
１７  ビア導体
１８  保護膜
１９  インダクタ導体
２０  ガラスセラミック基板
２０ａ、２０ｂ、２０ｃ  ガラスセラミック層
１０１  電源
１０２、１０６  抵抗
１０３、１０５  スイッチ
１０４  容量ボックス
１０７  グランドライン
１０８  信号ライン
１０９  評価試料
１１０  被保護機器
２０１  バリスタ
２０２  入出力用外部電極
２０３  グランド用外部電極
２０４  入力用外部電極
２０５  出力用外部電極
２０６  インダクタ
【図１】
2005260137.tif 000003
【図２】
2005260137.tif 000004
【図３】
2005260137.tif 000005
【図４】
2005260137.tif 000006
【図５】
2005260137.tif 000007
【図６】
2005260137.tif 000008
【図７】
2005260137.tif 000009
【図８】
2005260137.tif 000010
【図９】
2005260137.tif 000011
【図１０】
2005260137.tif 000012