(57)【要約】【課題】表示パネルを駆動する駆動装置の高耐久化を図ることができる表示パネルの駆動方法を提供することを目的とする。【解決手段】表示パネルにおける全ての行電極対各々の一方の行電極にベースパルスを印加しつつ行電極対各々の内の１の行電極対の一方の行電極に走査パルスを重畳して印加すると共に上記走査パルスと同一タイミングにて映像信号に対応した画素データパルスを列電極に印加することにより放電セルを点灯モード又は消灯モードのいずれか一方の状態に設定するにあたり、上記ベースパルスにおける電圧値の立ち下がり区間での電圧値の変化率が上記走査パルスにおける立ち下がり区間での変化率よりも小である。【選択図】  図７
2005043413.tif 000002
【特許請求の範囲】
【請求項１】
表示ラインに対応する複数の行電極対と前記行電極対に交差して配列された複数の列電極との各交差部に放電セルが配置されている表示パネルを映像信号の各フィールドを構成する複数のサブフィールド毎に駆動する駆動方法であって、
前記サブフィールドの各々は、全ての前記行電極対各々の一方の行電極にベースパルスを印加しつつ前記行電極対各々の内の１の行電極対の一方の行電極に走査パルスを重畳して印加すると共に、前記走査パルスと同一の印加タイミングにて前記映像信号に対応した画素データパルスを前記列電極に印加することにより前記放電セルを選択的に放電せしめて点灯モード又は消灯モードのいずれか一方の状態に設定するアドレス期間と、前記サブフィールドの重み付けに対応した回数だけ前記行電極対に維持パルスを印加することにより前記点灯モードに設定されている前記放電セルのみを繰り返し維持放電せしめるサスティン期間と、を含み、
前記ベースパルスにおける電圧値の立ち下がり区間での電圧値の変化率が前記走査パルスにおける立ち下がり区間での電圧値の変化率よりも小であることを特徴とする表示パネルの駆動方法。
【請求項２】
前記ベースパルスにおける電圧値の立ち下がり区間は、前記電圧値が徐々に低下する第１電圧低下区間と、前記第１電圧低下区間に後続して前記第１電圧低下区間におけるよりも前記電圧値の変化率が小なる第２電圧低下区間と、からなることを特徴とする請求項１記載の表示パネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示パネルの駆動方法に関する。
【０００２】
【従来技術】
現在、上記の如き表示パネルとしてプラズマディスプレイパネルを搭載した表示装置が製品化されている（例えば、特許文献１参照）。
図１は、かかる表示装置の概略構成を示す図である。
図１において、プラズマディスプレイパネルとしてのＰＤＰ１には、Ｘ及びＹの１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｙ１〜Ｙｎ及び行電極Ｘ１〜Ｘｎが形成されている。更に、これら行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで、１画面の各列（第１列〜第ｍ列）に対応した列電極を為す列電極Ｄ１〜Ｄｍが形成されている。この際、１組の行電極対と１つの列電極との交叉部に、容量性発光素子としての放電セルが形成される。アドレスドライバ２は、映像信号に基づく各画素毎の画素データを、その論理レベルに応じた電圧値を有する画素データパルスに変換し、これを１行分毎に、上記列電極Ｄ１〜Ｄｍに印加する。Ｘ行電極ドライバ３は、各放電セルの残留壁電荷量を初期化する為のリセットパルス、後述するが如き発光放電セルの放電発光状態を維持させる為の維持放電パルスを発生し、これらを上記行電極Ｘ１〜Ｘｎに印加する。Ｙ行電極ドライバ４は、上記Ｘ行電極ドライバ３と同様に、各放電セルの残留壁電荷量を初期化する為のリセットパルス、発光放電セルの放電発光状態を維持させる為の維持放電パルスを発生し、これらを上記行電極Ｙ１〜Ｙｎに印加する。更に、Ｙ行電極ドライバ４は、放電セル内に発生した荷電粒子を再形成させる為のプライミングパルス、並びに各放電セルに対し画素データパルスに応じた電荷量を形成せしめて上記発光放電セル又は非発光放電セルの設定を行う為の走査パルスＳＰを発生し、これらを行電極Ｙ１〜Ｙｎに印加する。
【０００３】
図２は、Ｘ行電極ドライバ３及びＹ行電極ドライバ４の内部構成を表す図である。尚、図２において、電極Ｘｊは電極Ｘ１〜Ｘｎのうちの第ｊ行の電極であり、電極Ｙｊは電極Ｙ１〜Ｙｎのうちの第ｊ行の電極を示している。
Ｘ行電極ドライバ３には、２つの電源Ｂ１，Ｂ２が備えられている。電源Ｂ１は電圧Ｖｓ１（例えば、１７０Ｖ）を出力し、電源Ｂ２は電圧Ｖｒ１（例えば、１９０Ｖ）を出力する。電源Ｂ１の正端子はスイッチング素子Ｓ３を介して電極Ｘｊへの接続ライン１１に接続され、負端子はアース接続されている。接続ライン１１とアースとの間にはスイッチング素子Ｓ４が接続されている他、スイッチング素子Ｓ１、ダイオードＤ１及びコイルＬ１からなる直列回路と、コイルＬ２、ダイオードＤ２及びスイッチング素子Ｓ２からなる直列回路とがコンデンサＣ１を共通にアース側に介して接続されている。なお、ダイオードＤ１はコンデンサＣ１側をアノードとしており、ダイオードＤ２はコンデンサＣ１側をカソードとして接続されている。また、電源Ｂ２の正端子はスイッチング素子Ｓ８及び抵抗Ｒ１を介して接続ライン１１に接続され、電源Ｂ２の負端子はアース接続されている。Ｙ行電極ドライバ４には、４つの電源Ｂ３〜Ｂ６が備えられている。電源Ｂ３は電圧Ｖｓ１（例えば、１７０Ｖ）を出力し、電源Ｂ４は電圧Ｖｒ１（例えば、１９０Ｖ）を出力し、電源Ｂ５は電圧Ｖｏｆｆ（例えば、１４０Ｖ）を出力し、電源Ｂ６は電圧Ｖｈ（例えば、１６０Ｖ、Ｖｈ＞Ｖｏｆｆ）を出力する。電源Ｂ３の正端子はスイッチング素子Ｓ１３を介してスイッチング素子Ｓ１５への接続ライン１２に接続され、負端子はアース接続されている。接続ライン１２とアースとの間にはスイッチング素子Ｓ１４が接続されている他、スイッチング素子Ｓ１１、ダイオードＤ３及びコイルＬ４からなる直列回路と、コイルＬ４、ダイオードＤ４及びスイッチング素子Ｓ１２からなる直列回路とがコンデンサＣ２を共通にアース側に介して接続されている。なお、ダイオードＤ３はコンデンサＣ２側をアノードとしており、ダイオードＤ４はコンデンサＣ２側をカソードとして接続されている。接続ライン１２はスイッチング素子Ｓ１５を介して電源Ｂ６の正端子への接続ライン１３に接続されている。電源Ｂ４の正端子はアース接続され、負端子はスイッチング素子Ｓ１６、そして抵抗Ｒ２を介して接続ライン１３に接続されている。電源Ｂ５の正端子はスイッチング素子Ｓ１７を介して接続ライン１３に接続され、負端子はアース接続されている。接続ライン１３はスイッチング素子Ｓ２１を介して電極Ｙｊへの接続ライン１４に接続されている。電源Ｂ６の負端子はスイッチング素子Ｓ２２を介して接続ライン１４に接続されている。接続ライン１３，１４との間にはダイオードＤ５が接続され、またスイッチング素子Ｓ２３とダイオードＤ６との直列回路が接続されている。ダイオードＤ５は接続ライン１４側をアノードとし、ダイオードＤ６は接続ライン１４側をカソードとして接続されている。
【０００４】
ここで、上記スイッチング素子Ｓ１〜Ｓ４、Ｓ８、Ｓ１１〜Ｓ１７及びＳ２１〜Ｓ２３のオン／オフ切り換えは、図示しない制御回路によって制御される。
尚、Ｙ行電極ドライバ４内では、電源Ｂ３、スイッチング素子Ｓ１１〜Ｓ１５、コイルＬ３、Ｌ４、ダイオードＤ３、Ｄ４及びコンデンサＣ２がサスティンドライバ部を構成している。又、電源Ｂ４、抵抗Ｒ２及びスイッチング素子Ｓ１６がリセットドライバ部を構成し、残りの電源Ｂ５、Ｂ６、スイッチング素子Ｓ１３、Ｓ１７、Ｓ２１、Ｓ２２及びダイオードＤ５、Ｄ６がスキャンドライバ部を構成している。
【０００５】
次に、かかる構成による動作について図３のタイミングチャートを参照しつつ説明する。
図３に示すように、ＰＤＰ１の駆動は、リセット期間、アドレス期間及びサスティン期間によって区分けして行われる。
先ず、リセット期間では、Ｙ行電極ドライバ４のスイッチング素子Ｓ２３がオンとなる。スイッチング素子Ｓ２３はリセット期間及びサスティン期間においてオンとなる。また、同時にＸ行電極ドライバ３のスイッチング素子Ｓ８がオンとなり、Ｙ行電極ドライバ４のスイッチング素子Ｓ１６がオンとなる。その他のスイッチング素子はオフである。スイッチング素子Ｓ８のオンにより電源Ｂ２の正端子からスイッチング素子Ｓ８、抵抗Ｒ１を介して電極Ｘｊに電流が流れ、またスイッチング素子Ｓ１６のオンにより電極ＹｊからダイオードＤ５、抵抗Ｒ２、スイッチング素子Ｓ１６を介して電源Ｂ４の負端子に電流が流れ込む。この際、ＰＤＰ１の負荷容量Ｃ０と抵抗Ｒ１との時定数により電極Ｘｊ上の電位が徐々に上昇し、図３に示す如きリセットパルスＲＰｘが生成される。一方、電極Ｙｊの電位は負荷容量Ｃ０と抵抗Ｒ２との時定数により徐々に低下し、図３に示す如きリセットパルスＲＰｙが生成される。リセットパルスＲＰｘは電極Ｘ１〜Ｘｎの全てに同時に印加され、リセットパルスＲＰｙは電極Ｙ１〜Ｙｎ全てに同時に印加される。これらリセットパルスＲＰｘ及びＲＰｙの同時印加により、ＰＤＰ１の全ての放電セル内においてリセット放電が生起され、この放電終息後、全放電セルの誘電体層には一様に所定量の壁電荷が形成される。スイッチング素子Ｓ８及びスイッチング素子Ｓ１６はリセットパルスＲＰｘ及びＲＰｙのレベルが飽和した後、リセット期間終了以前にオフとなる。また、この時点にスイッチング素子Ｓ４、Ｓ１４及びＳ１５がオンとなり、電極Ｘｊ及びＹｊは共にアースされる。これによりリセットパルスＲＰｘ及びＲＰｙは消滅する。
【０００６】
次に、アドレス期間では、スイッチング素子Ｓ１４及びＳ１５がオフとなり、スイッチング素子Ｓ２３がオフとなり、スイッチング素子Ｓ１７がオンとなり、同時にスイッチング素子Ｓ２２がオンとなる。スイッチング素子Ｓ１７のオンにより電源Ｂ５と電源Ｂ６とが直列に接続された状態となり、電源Ｂ６の負端子には電圧ＶｈとＶｏｆｆとの差を示す負電位が生じ、それが電極Ｙｊに印加される。更に、このアドレス期間においてアドレスドライバ２は映像信号に基づく各画素毎の画素データを、その論理レベルに応じた電圧値を有する画素データパルスＤＰ１〜ＤＰｎに変換し、これを１行分毎に、上記列電極Ｄ１〜Ｄｍに順次印加する。図３に示すように電極Ｙｊ，Ｙｊ＋１に対しては画素データパルスＤＰｊ，ＤＰｊ＋１が印加される。この間、Ｙ行電極ドライバ４は、正電圧のプライミングパルスＰＰを行電極Ｙ１〜Ｙｎに順次印加しつつ、各プライミングパルスＰＰの印加直後でありかつ上記画素データパルス群ＤＰ１〜ＤＰｎ各々のタイミングに同期させて負電圧の走査パルスＳＰを行電極Ｙ１〜Ｙｎに順次印加して行く。電極Ｙｊについて説明すると、プライミングパルスＰＰを生成する際には、スイッチング素子Ｓ２１がオンとなり、スイッチング素子Ｓ２２がオフとなる。また、スイッチング素子Ｓ１７はオンのままである。これにより電源Ｂ５の正端子の電位Ｖｏｆｆがスイッチング素子Ｓ１７、そしてスイッチング素子Ｓ２１を介して電極ＹｊにプライミングパルスＰＰとして印加される。プライミングパルスＰＰの印加後、アドレスドライバ２からの画素データパルスＤＰｊの印加に同期してスイッチング素子Ｓ２１がオフとなり、スイッチング素子Ｓ２２がオンとなる。これにより電源Ｂ６の負端子の電圧ＶｈとＶｏｆｆとの差を示す負電位が電極Ｙｊに走査パルスＳＰとして印加される。そして、アドレスドライバ２からの画素データパルスＤＰｊの印加の停止に同期してスイッチング素子Ｓ２１がオンとなり、スイッチング素子Ｓ２２がオフとなり、電源Ｂ５の正端子の電位Ｖｏｆｆがスイッチング素子Ｓ１７、そしてスイッチング素子Ｓ２１を介して電極Ｙｊに印加される。その後、電極Ｙｊ＋１についても図３に示すように、電極Ｙｊと同様にプライミングパルスＰＰが印加され、アドレスドライバ２からの画素データパルスＤＰｊ＋１の印加に同期して走査パルスＳＰが印加される。走査パルスＳＰが印加された行電極に属する放電セルの内では、正電圧の画素データパルスが更に同時に印加された放電セルにおいて放電が生じ、その壁電荷の大半が失われる。一方、走査パルスＳＰが印加されたものの正電圧の画素データパルスが印加されなかった放電セルでは放電が生じないので、上記壁電荷が残留したままとなる。この際、壁電荷が残留したままとなった放電セルは発光放電セル、壁電荷が消滅してしまった放電セルは非発光放電セルとなる。アドレス期間からサスティン期間に切り替わる時には、スイッチング素子Ｓ１７，Ｓ２１はオフとなり、代わってスイッチング素子Ｓ１４及びＳ１５がオンとなる。スイッチング素子Ｓ４のオン状態は継続される。
【０００７】
次に、サスティン期間では、Ｘ行電極ドライバ３のスイッチング素子Ｓ４がオン状態となることにより電極Ｘｊの電位はほぼ０Ｖのアース電位となる。次に、スイッチング素子Ｓ４がオフとなり、スイッチング素子Ｓ１がオンになると、コンデンサＣ１に蓄えられている電荷によりコイルＬ１、ダイオードＤ１、そしてスイッチング素子Ｓ１を介して電流が電極Ｘｊに達してＰＤＰ１の負荷容量Ｃ０を充電させる。このとき、コイルＬ１及び負荷容量Ｃ０の時定数により電極Ｘｊの電位は図３に示すように徐々に上昇する。次いで、スイッチング素子Ｓ１がオフとなり、スイッチング素子Ｓ３がオンとなる。これにより、電極Ｘｊには電源Ｂ１の正端子の電位ＶＳ１が印加される。その後、スイッチング素子Ｓ３がオフとなり、スイッチング素子Ｓ２がオンとなり、負荷容量Ｃ０に蓄積された電荷により電極ＸｊからコイルＬ２、ダイオードＤ２、そしてスイッチング素子Ｓ２を介してコンデンサＣ１に電流が流れ込む。このとき、コイルＬ２及びコンデンサＣ１の時定数により電極Ｘｊの電位は図３に示すように徐々に低下する。電極Ｘｊの電位がほぼ０Ｖに達すると、スイッチング素子Ｓ２がオフとなり、スイッチング素子Ｓ４がオンとなる。かかる動作によってＸ行電極ドライバ３は図３に示した如き正電圧の維持放電パルスＩＰｘを電極Ｘｊに印加する。維持放電パルスＩＰｘが消滅するスイッチング素子Ｓ４のオン時に同時に、Ｙ行電極ドライバ４ではスイッチング素子Ｓ１１がオンとなり、スイッチング素子Ｓ１４がオフとなる。スイッチング素子Ｓ１４がオンであったときには電極Ｙｊの電位はほぼ０Ｖのアース電位となっているが、スイッチング素子Ｓ１４がオフとなり、スイッチング素子Ｓ１１がオンになると、コンデンサＣ２に蓄えられている電荷によりコイルＬ３、ダイオードＤ３、スイッチング素子Ｓ１１、スイッチング素子Ｓ１５、スイッチング素子Ｓ１３、そしてダイオードＤ６を介して電流が電極Ｙｊに達してＰＤＰ１の負荷容量Ｃ０を充電させる。このとき、コイルＬ３及び負荷容量Ｃ０の時定数により電極Ｙｊの電位は図３に示すように徐々に上昇する。次いで、スイッチング素子Ｓ１１がオフとなり、スイッチング素子Ｓ１３がオンとなる。これにより、電極Ｙｊには電源Ｂ３の正端子の電位ＶＳ１が印加される。その後、スイッチング素子Ｓ１３がオフとなり、スイッチング素子Ｓ１２がオンとなり、負荷容量Ｃ０に蓄積された電荷により電極ＹｊからダイオードＤ５、スイッチング素子Ｓ１５、コイルＬ４、ダイオードＤ４、そしてスイッチング素子Ｓ１２を介してコンデンサＣ２に電流が流れ込む。このとき、コイルＬ４及びコンデンサＣ２の時定数により電極Ｙｊの電位は図３に示すように徐々に低下する。電極Ｙｊの電位がほぼ０Ｖに達すると、スイッチング素子Ｓ１２がオフとなり、スイッチング素子Ｓ１４がオンとなる。かかる動作により、Ｙ行電極ドライバ４は、図３に示す如き正電圧の維持放電パルスＩＰｙを電極Ｙｊに印加する。
【０００８】
このように、サスティン期間では、維持放電パルスＩＰｘ及びＩＰｙが電極Ｘ１〜Ｘｎ及び電極Ｙ１〜Ｙｎに印加される度に、壁電荷が残留したままとなっている発光放電セルは放電発光を繰り返しその発光状態を維持する。
ところが、図３に示す駆動では、アドレス期間からサスティン期間への移行時において全ての行電極Ｙ上の電圧が一斉に且つ急峻に０ボルトに推移するため、ノイズが発生する。この際、かかるノイズに伴う大電流がドライバＩＣ内に流れ込む場合があり、このドライバＩＣの寿命を低下させる可能性があった。
【特許文献１】
特開２０００−１５５５５７号公報
【０００９】
【発明が解決しようとする課題】
本発明は、かかる問題を解決すべく為されたものであり、表示パネルを駆動する駆動装置の高耐久化を図ることができる表示パネルの駆動方法を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
請求項１記載による表示パネルの駆動方法は、表示ラインに対応する複数の行電極対と前記行電極対に交差して配列された複数の列電極との各交差部に放電セルが配置されている表示パネルを映像信号の各フィールドを構成する複数のサブフィールド毎に駆動する駆動方法であって、前記サブフィールドの各々は、全ての前記行電極対各々の一方の行電極にベースパルスを印加しつつ前記行電極対各々の内の１の行電極対の一方の行電極に走査パルスを重畳して印加すると共に、前記走査パルスと同一の印加タイミングにて前記映像信号に対応した画素データパルスを前記列電極に印加することにより前記放電セルを選択的に放電せしめて点灯モード又は消灯モードのいずれか一方の状態に設定するアドレス期間と、前記サブフィールドの重み付けに対応した回数だけ前記行電極対に維持パルスを印加することにより前記点灯モードに設定されている前記放電セルのみを繰り返し維持放電せしめるサスティン期間と、を含み、前記ベースパルスにおける電圧値の立ち下がり区間での電圧値の変化率が前記走査パルスにおける立ち下がり区間での電圧値の変化率よりも小である。
【００１１】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図４は、表示パネルとしてプラズマディスプレイパネルを搭載したプラズマディスプレイ装置の概略構成を示す図である。
図４において、プラズマディスプレイパネルとしてのＰＤＰ１０は、Ｘ及びＹの１対にて１画面の各表示ライン（第１表示ライン〜第ｎ表示ライン）に対応した行電極対を為す行電極Ｙ１〜Ｙｎ及びＸ１〜Ｘｎを備えている。更に、ＰＤＰ１０には、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで１画面の各列（第１列〜第ｍ列）に対応した列電極Ｄ１〜Ｄｍが形成されている。尚、１対の行電極対（Ｘ、Ｙ）と１つの列電極Ｄとの交差部に、容量性発光素子としての放電セルが形成される。
【００１２】
駆動制御回路５０は、入力された映像信号を各画素毎の画素データに変換し、この画素データを各ビット桁毎に分割して画素データビットを得る。そして、駆動制御回路５０は、同一ビット桁同士にて各表示ライン分（ｍ個）ずつ画素データビットをアドレスドライバ２０に供給する。更に、駆動制御回路５０は、図５に示す如きサブフィールド法に基づく発光駆動フォーマットに従ってＰＤＰ１０を駆動させるべく、各種スイッチング信号ＳＷ（後述する）をＸ行電極ドライバ３０及びＹ行電極ドライバ４０の各々に供給する。尚、サブフィールド法では、映像信号における各フィールドを図５に示す如きＮ個のサブフィールドＳＦ１〜ＳＦ（Ｎ）に分割し、各サブフィールド毎に、そのサブフィールドの重み付けに対応した期間だけ各画素を発光駆動させることにより、中間輝度を表現するものである。
【００１３】
図６は、Ｘ行電極ドライバ３０及びＹ行電極ドライバ４０各々の内部構成を示す図である。
図６に示す如く、Ｘ行電極ドライバ３０におけるコンデンサＣ１は、その一方の電極端がＰＤＰ１０の接地電位としてのＰＤＰ接地電位に接地されている。スイッチング素子Ｓ１は、上記駆動制御回路５０から論理レベル０のスイッチング信号ＳＷ１が供給されている間はオフ状態にある。一方、かかるスイッチング信号ＳＷ１が論理レベル１である場合にはオン状態となって、上記コンデンサＣ１の他方の電極端に生じた電圧をコイルＬ１及びダイオードＤ１を介してＰＤＰ１０の行電極Ｘに印加する。スイッチング素子Ｓ２は、上記駆動制御回路５０から論理レベル０のスイッチング信号ＳＷ２が供給されている間はオフ状態である一方、かかるスイッチング信号ＳＷ２が論理レベル１である場合にはオン状態となって行電極Ｘ上の電圧をコイルＬ２及びダイオードＤ２を介して上記コンデンサＣ１の他方の電極端に印加する。この際、コンデンサＣ１は充電される。スイッチング素子Ｓ３は、上記駆動制御回路５０から論理レベル０のスイッチング信号ＳＷ３が供給されている間はオフ状態である一方、スイッチング信号ＳＷ３が論理レベル１である場合にはオン状態となって電源Ｂ１が発生した電圧Ｖｓを行電極Ｘに印加する。尚、電圧Ｖｓは、後述する維持放電パルスＩＰｘのパルス電圧である。つまり、電源Ｂ１は、維持放電パルスＩＰｘのパルス電圧値としての電圧Ｖｓを発生する電源である。スイッチング素子Ｓ４は、上記駆動制御回路５０から論理レベル０のスイッチング信号ＳＷ４が供給されている間はオフ状態である一方、かかるスイッチング信号ＳＷ４が論理レベル１である場合にはオン状態となって行電極ＸをＰＤＰ接地電位に設定する。
【００１４】
更に、Ｘ行電極ドライバ３０には、電源Ｂ７、スイッチング素子Ｓ５、コンデンサＣ４、抵抗Ｒ４１及びＲ４２からなるリセットドライバ部ＲＳＤＸが設けられている。
リセットドライバ部ＲＳＤＸにおける抵抗Ｒ４１及びＲ４２各々の一方の電極端子は夫々行電極Ｘに接続されている。抵抗Ｒ４１の他方の電極端子はコンデンサＣ４の一方の電極端子に接続されており、このコンデンサＣ４の他方の電極端子が上記抵抗Ｒ４２の他方の電極端子に接続されている。つまり、抵抗Ｒ４２の両端子に、抵抗Ｒ４１及びコンデンサＣ４からなる直列回路が並列に接続されているのである。尚、抵抗Ｒ４２は抵抗Ｒ４１よりも高抵抗である。スイッチング素子Ｓ５は、スイッチング信号ＳＷ５が論理レベル０である間はオフ状態にある一方、論理レベル１である場合にはオン状態となり、電源Ｂ７の負端子の電圧（−Ｖｒ）を上記コンデンサＣ４、抵抗Ｒ４１及びＲ４２なる回路を介して行電極Ｘ上に印加する。
【００１５】
Ｙ行電極ドライバ４０は、図６に示す如くサスティンドライバ部ＳＵＤ、リセットドライバ部ＲＳＤＹ及びスキャンドライバ部ＳＣＤからなる。
サスティンドライバ部ＳＵＤにおけるコンデンサＣ２は、その一方の電極端子がＰＤＰ１０の接地電位としてのＰＤＰ接地電位に接地されている。スイッチング素子Ｓ１１は、上記駆動制御回路５０から論理レベル０のスイッチング信号ＳＷ１１が供給されている間はオフ状態にある。一方、スイッチング信号ＳＷ１１が論理レベル１である場合にはオン状態となって、上記コンデンサＣ２の他方の電極端子に生じた電圧をコイルＬ３及びダイオードＤ３を介して接続ライン１２上に印加する。スイッチング素子Ｓ１２は、上記駆動制御回路５０から論理レベル０のスイッチング信号ＳＷ１２が供給されている間はオフ状態である一方、スイッチング信号ＳＷ１２が論理レベル１である場合にはオン状態となって接続ライン１２上の電圧をコイルＬ４及びダイオードＤ４を介して上記コンデンサＣ２の他方の電極端子に印加する。この際、コンデンサＣ２は、接続ライン１２に印加された電圧によって充電される。スイッチング素子Ｓ１３は、上記駆動制御回路５０から論理レベル０のスイッチング信号ＳＷ１３が供給されている間はオフ状態である一方、スイッチング信号ＳＷ１３が論理レベル１である場合にはオン状態となって電源Ｂ３が発生した電圧Ｖｓを接続ライン１２上に印加する。尚、電圧Ｖｓは、後述する維持放電パルスＩＰｙのパルス電圧値となる電圧である。つまり、電源Ｂ１は、維持放電パルスＩＰｙのパルス電圧値として電圧Ｖｓを発生する電源である。スイッチング素子Ｓ１４は、上記駆動制御回路５０から論理レベル０のスイッチング信号ＳＷ１４が供給されている間はオフ状態である一方、スイッチング信号ＳＷ１４が論理レベル１である場合にはオン状態となって接続ライン１２をＰＤＰ接地電位に設定する。スイッチング素子Ｓ１５は、駆動制御回路５０から供給されたスイッチング信号ＳＷ１５が論理レベル１である場合に限りオン状態となって、上記接続ライン１２と接続ライン１３とを接続する。
【００１６】
リセットドライバ部ＲＳＤＹにおける抵抗Ｒ１１及びＲ１２各々の一方の電極端子は夫々接続ライン１３に接続されている。抵抗Ｒ１２の他方の電極端子はコンデンサＣ１１の一方の電極端子に接続されており、このコンデンサＣ１１の他方の電極端子が上記抵抗Ｒ１１の他方の電極端子に接続されている。つまり、抵抗Ｒ１１の両端子に、抵抗Ｒ１２及びコンデンサＣ１１からなる直列回路が並列に接続されているのである。尚、抵抗Ｒ１１は抵抗Ｒ１２よりも高抵抗である。スイッチング素子Ｓ１７は、スイッチング信号ＳＷ１７が論理レベル０である間はオフ状態にある一方、論理レベル１である場合にはオン状態となり、上記電源Ｂ３の正端子の電圧Ｖｓを上記コンデンサＣ１１、抵抗Ｒ１１及びＲ１２なる回路を介して接続ライン１３上に印加する。スイッチング素子Ｓ１８は、スイッチング信号ＳＷ１８が論理レベル０である間はオフ状態にある一方、論理レベル１である場合にはオン状態となり、抵抗Ｒ２及びダイオードＤ７を介して接続ライン１３を接地する。
【００１７】
スキャンドライバ部ＳＣＤにおけるスイッチング素子Ｓ１９及びＳ２０は、上記駆動制御回路５０から論理レベル０のスイッチング信号ＳＷ１９及びＳＷ２０が供給されている間はオフ状態にある。一方、スイッチング信号ＳＷ１９及びＳＷ２０が共に論理レベル１である場合には共にオン状態となり、電源Ｂ５の負極端子の電圧（−Ｖｏｆｆ）を抵抗Ｒ３を介して接続ライン１３上に印加する。尚、電圧（−Ｖｏｆｆ）は、後述する走査パルスＳＰにおけるパルス電圧値を担う電圧である。スイッチング素子Ｓ２１は、駆動制御回路５０から供給されたスイッチング信号ＳＷ２１が論理レベル１である期間中に限りオン状態となって、電源Ｂ６の正端子と行電極Ｙとを接続する。スイッチング素子Ｓ２２は、駆動制御回路５０から供給されたスイッチング信号ＳＷ２２が論理レベル１である期間中に限りオン状態となって、電源Ｂ６の負端子と行電極Ｙとを接続する。尚、スキャンドライバ部ＳＣＤは、ＰＤＰ１０の行電極Ｙ１〜Ｙｎ各々毎に設けられている。つまり、行電極Ｙ１〜Ｙｎ各々に対して個別にスイッチング素子Ｓ２１及びＳ２２が接続されているのである。例えば、行電極Ｙ１にはスイッチング素子Ｓ２１１及びＳ２２１が接続されており、行電極Ｙ２にはスイッチング素子Ｓ２１２及びＳ２２２が接続されており、・・・・、行電極Ｙｎにはスイッチング素子Ｓ２１ｎ及びＳ２２ｎが接続されている。
【００１８】
次に、かかる構成による動作について図７のタイミングチャートを参照しつつ説明する。尚、図７においては、図５に示すサブフィールド各々の内の１のサブフィールド内での動作を抜粋して示すものである。
先ずリセット期間では、駆動制御回路５０は、Ｙ行電極ドライバ４０のリセットドライバ部ＲＳＤＹにおけるスイッチング素子Ｓ１７をオン状態、スキャンドライバ部ＳＣＤのスイッチング素子Ｓ２２をオン状態に設定する。これにより、サスティンドライバ部ＳＵＤにおける電源Ｂ３の電圧Ｖｓが、コンデンサＣ１１、抵抗Ｒ１２、接続ライン１３及びスイッチング素子Ｓ２２を介して行電極Ｙに印加される。この際、ＰＤＰ１０の負荷容量Ｃ０が充電され、行電極Ｙ上の電圧が図７に示す如く０ボルトから徐々に上昇する。そして、所定期間経過後に行電極Ｙ上の電圧が電圧Ｖｓに到達したら、駆動制御回路５０は、スイッチング素子Ｓ２２をオフ状態、スイッチング素子Ｓ２１をオン状態に夫々切り換える。これにより、電源Ｂ３、スイッチング素子Ｓ１７、コンデンサＣ１１、抵抗Ｒ１２、電源Ｂ６、スイッチング素子Ｓ２１及び行電極Ｙなる電流路ＣＲ１が形成され、電源Ｂ３による電圧Ｖｓに電源Ｂ６の電圧Ｖｈが重畳された電圧（Ｖｓ＋Ｖｈ）が行電極Ｙ上に印加される。この際、図７に示す如く、行電極Ｙ上の電圧は電圧Ｖｓに到達する以前よりも緩やかに上昇する。ここで、行電極Ｙ上の電圧が電圧（Ｖｓ＋Ｖｈ）に到達したら、駆動制御回路５０は、スイッチング素子Ｓ１７及びＳ２１各々をオフ状態、スイッチング素子Ｓ１２、１５及びＳ２２を夫々オン状態に切り換える。これにより、ＰＤＰ１０の負荷容量Ｃ０に蓄積されていた電荷に伴う電流が、行電極Ｙ、スイッチング素子Ｓ２２、Ｓ１５、コイルＬ４、ダイオードＤ４、及びスイッチング素子Ｓ１２２を介してコンデンサＣ２に流れ込む。この際、コンデンサＣ２が充電を開始し、かかるコンデンサＣ２及びコイルＬ４の時定数により電極Ｙ上の電圧は図７に示す如く徐々に低下する（第１電圧低下区間ＲＳＹ１）。そして、駆動制御回路５０は、スイッチング素子Ｓ１８をオン状態、スイッチング素子Ｓ１２及びＳ１５を夫々オフ状態に切り換える。これにより、スイッチング素子Ｓ２２、Ｓ１８、抵抗Ｒ２及びダイオードＤ７なる電流路ＣＲ２が形成される。この際、負荷容量Ｃ０と抵抗Ｒ２との時定数により、第１電圧低下区間ＲＳＹ１での電圧の推移よりも緩やかに電極Ｙ上の電圧が低下して行く（第２電圧低下区間ＲＳＹ２）。
【００１９】
以上の如き一連のスイッチング制御により、２段階の傾斜にて徐々にその電圧値が上昇して最大電圧（Ｖｓ＋Ｖｈ）に到り、その後、２段階の傾斜にてその電圧値が緩やかに低下する、図７に示す如き波形を有するリセットパルスＲＰＹが生成され、これが全行電極Ｙ１〜Ｙｎに印加される。
更に、図７に示されるリセット期間において、スイッチング素子Ｓ１７をオン状態に設定している間、駆動制御回路５０は、Ｘ行電極ドライバ３０のリセットドライバ部ＲＳＤＸにおけるスイッチング素子Ｓ５をオン状態に設定する。これにより、電源Ｂ７の負端子の電圧（−Ｖｒ）がスイッチング素子Ｓ５、コンデンサＣ４、抵抗Ｒ４１及びＲ４２なる回路を介して行電極Ｘ上に印加される。この際、行電極Ｘ上の電圧は図７に示す如く０ボルトの状態から徐々に下降する。ここで、行電極Ｘ上の電圧が上記電圧（−Ｖｒ）に到達したら、駆動制御回路５０は、スイッチング素子Ｓ５をオフ状態に切り換える。
【００２０】
以上の如き動作により、０ボルトから徐々にその電圧が下降して最低電圧（−Ｖｒ）に到る、図７に示す如き波形を有するリセットパルスＲＰＸが生成され、これが全行電極Ｘ１〜Ｘｎに印加される。
リセット期間では、図７に示す如き正極性のリセットパルスＲＰＹ及び負極性のリセットパルスＲＰＸの同時印加により、全ての放電セル内においてリセット放電が生起され、各放電セル内には所望量の壁電荷が形成される。これにより、全ての放電セルは、後述するサスティン期間においてサスティン放電が可能となる点灯モードに初期化される。
【００２１】
尚、図７に示される実施例においては、リセットパルスＲＰＹの立ち下がり波形が緩やかであるが、立ち下がり波形は急峻であっても良い。例えば、スイッチング素子Ｓ１８をオン状態に設定する代わりに、スイッチング素子Ｓ１４及びＳ１５を共にオン状態に設定する。これにより、リセットパルスＲＰＹの立ち下がり波形は、最大電圧（Ｖｓ＋Ｖｈ）の状態から急峻に０ボルトに推移する波形となる。
【００２２】
アドレス期間内では、駆動制御回路５０が、行電極Ｙ１〜Ｙｎ各々毎に設けられている全てのスキャンドライバ部ＳＣＤのスイッチング素子Ｓ１９〜Ｓ２１をオン状態に設定する。これにより、電源Ｂ５の負極端子の電圧（−Ｖｏｆｆ）に、電源Ｂ６の正極端子の電圧Ｖｈが加算された正極性の電圧（Ｖｈ−Ｖｏｆｆ）が行電極Ｙに印加される。従って、図７に示す如き正極性のパルス電圧値（Ｖｈ−Ｖｏｆｆ）を有するベースパルスＢＰが生成され、これが全ての行電極Ｙ１〜Ｙｎに同時に印加されることになる。ここで、駆動制御回路５０は、行電極Ｙ１〜Ｙｎ各々に接続されているスイッチング素子Ｓ２１を択一的に順次オフ状態に切り換えると共に、行電極Ｙ１〜Ｙｎ各々に接続されているスイッチング素子Ｓ２２を択一的に順次オン状態に切り換えて行く。これにより、行電極Ｙ上の電圧が順次、正極性の電圧Ｖｈから負極性の電圧（−Ｖｏｆｆ）に急峻に推移する。そして、所定期間経過後に、駆動制御回路５０は、スイッチング素子Ｓ２１をオン状態、Ｓ２２をオフ状態に切り換える。これにより、行電極Ｙ上の電圧は、急峻に、負極性の電圧（−Ｖｏｆｆ）から正極性の電圧（Ｖｈ−Ｖｏｆｆ）に推移する。上述した如き一連のスイッチング制御により、図７に示す如き正極性の電圧（Ｖｈ−Ｖｏｆｆ）を有するベースパルスＢＰに、負極性の電圧（−Ｖｏｆｆ）を有する走査パルスＳＰが重畳した形態にて生成され、これが行電極Ｙ１〜Ｙｎ各々に対して択一的に順次印加される。この間、アドレスドライバ２は映像信号に基づく各画素毎の画素データに対応した画素データパルスＤＰを１表示ライン分（ｍ個）ずつ列電極Ｄ１〜Ｄｍに印加する。この際、上記走査パルスＳＰと同時に高電圧の画素データパルスＤＰが印加された放電セル内において選択的に放電（選択消去放電）が生起され、この放電セル内に形成されていた壁電荷が消滅する。よって、この際、放電セルは消灯モードに設定される。一方、走査パルスＳＰが印加されたものの高電圧の画素データパルスが印加されなかった放電セル内では上記の如き選択消去放電は生起されない。よって、この際、各放電セルはその直前までの状態、つまり壁電荷が残留する放電セルは点灯モード、壁電荷が存在しない放電セルは消灯モードを夫々維持する。
【００２３】
このように、アドレス期間では、入力映像信号に対応した画素データに応じて、各放電セルが点灯モード又は消灯モードのいずれか一方に設定される。
ここで、上記アドレス期間内において、行電極Ｙ１〜Ｙｎ各々に対する走査パルスＳＰの印加が終了すると、駆動制御回路５０は、図７に示すようにスイッチング素子Ｓ１９〜Ｓ２１各々をオン状態からオフ状態に切り換えると共に、スイッチング素子Ｓ１２、Ｓ１５、Ｓ２２を夫々オフ状態からオン状態に切り換える。これにより、ＰＤＰ１０の負荷容量Ｃ０に蓄積されていた電荷に伴う電流が、行電極Ｙ、スイッチング素子Ｓ２２、Ｓ１５、コイルＬ４、ダイオードＤ４、及びスイッチング素子Ｓ１２２を介してコンデンサＣ２に流れ込む。この際、コンデンサＣ２が充電を開始し、かかるコンデンサＣ２及びコイルＬ４の時定数により電極Ｙ上の電圧は図７に示す如く徐々に低下する（第１電圧低下区間ＡＳＹ１）。そして、駆動制御回路５０は、スイッチング素子Ｓ１８をオン状態、スイッチング素子Ｓ１２及びＳ１５を夫々オフ状態に切り換える。これにより、スイッチング素子Ｓ２２、Ｓ１８、抵抗Ｒ２及びダイオードＤ７なる電流路ＣＲ２が形成される。この際、負荷容量Ｃ０と抵抗Ｒ２との時定数により、上記第１電圧低下区間ＡＳＹ１での推移よりも緩やかに電極Ｙ上の電圧が低下して行く（第２電圧低下区間ＡＳＹ２）。つまり、アドレス期間内において全行電極Ｙ上に印加される図７に示す如きベースパルスＢＰの電圧値の立ち下がり区間は、上記第１電圧低下区間ＡＳＹ１及び第２電圧低下区間ＡＳＹ２からなるのである。すなわち、ベースパルスＢＰの電圧値の立ち下がり区間での電圧値の変化率を、走査パルスＳＰにおける立ち下がり区間での電圧値の変化率よりも小にしてあるのである。
【００２４】
サスティン期間では、駆動制御回路５０は、先ず、サスティンドライバ部ＳＵＤのスイッチング素子Ｓ１４をオフ状態からオン状態に切り換え、所定期間経過後に、サスティンドライバ部ＳＵＤのスイッチング素子Ｓ１５をオフ状態からオン状態に切り換える。そして、駆動制御回路５０は、サスティンドライバ部ＳＵＤのスイッチング素子Ｓ１１〜Ｓ１４各々に対しては図７に示す如きスイッチング設定ＳＳＹを断続的に繰り返し実行する。更に、駆動制御回路５０は、Ｘ行電極ドライバ３０のスイッチング素子Ｓ１〜Ｓ４各々に対しては図７に示す如きスイッチング設定ＳＳＸを断続的に繰り返し実行する。尚、駆動制御回路５０は、各サブフィールドの上記サスティン期間内において、そのサブフィールドの重み付けに対応した回数分だけ上記スイッチング設定ＳＳＹ及びＳＳＸを繰り返し実行する。
【００２５】
スイッチング設定ＳＳＸでは、先ず、スイッチング素子Ｓ１〜Ｓ４の内のＳ１のみがオン状態となり、コンデンサＣ１に蓄えられていた電荷に伴う電流がコイルＬ１、ダイオードＤ１、行電極Ｘを介して放電セルに流れ込む。これにより、行電極Ｘ上の電圧は図７に示す如く徐々に上昇して行く。次に、上記スイッチング素子Ｓ１と共にＳ３がオン状態となり、電源Ｂ１による電圧ＶＳがそのまま行電極Ｘに印加される。これにより、行電極Ｘ上の電圧は電圧Ｖｓにて固定される。そして、スイッチング素子Ｓ１〜Ｓ４の内のＳ２のみがオン状態となり、行電極Ｘ及びＹ間の負荷容量Ｃ０に蓄えられていた電荷に伴う電流が行電極Ｘ、コイルＬ２、ダイオードＤ２を介してコンデンサＣ１に流れ込む。これにより、行電極Ｘ上の電圧は図７に示す如く徐々に下降して行く。以上の如きスイッチング設定ＳＳＸが断続的に繰り返し実行されることにより、図７に示す如き電圧Ｖｓをパルス電圧値とする維持放電パルスＩＰＸが生成され、これが繰り返し行電極Ｘ上に印加される。
【００２６】
一方、スイッチング設定ＳＳＹでは、先ず、スイッチング素子Ｓ１１〜Ｓ１４及びＳ１７〜Ｓ２２の内のＳ１１のみがオン状態となり、コンデンサＣ２に蓄積されていた電荷に伴う電流がコイルＬ３、ダイオードＤ３、スイッチング素子Ｓ１５、スイッチング素子Ｓ２２及び行電極Ｙを介して放電セルに流れ込む。これにより、行電極Ｙ上の電圧は図７に示す如く徐々に上昇して行く。次に、上記スイッチング素子Ｓ１１と共にＳ１３がオン状態となり、電源Ｂ３が発生した電圧Ｖｓがスイッチング素子Ｓ１５、及びスイッチング素子Ｓ２２を介して行電極Ｙに印加される。これにより、行電極Ｙ上の電圧は図７に示す如く電圧ＶＳに固定される。そして、スイッチング素子Ｓ１１〜Ｓ１４の内のＳ１２、並びにスイッチング素子Ｓ１７〜Ｓ２２の内のＳ２２のみがオン状態となり、行電極Ｘ及びＹ間の負荷容量Ｃ０に蓄えられていた電荷に伴う電流が行電極Ｙ、スイッチング素子Ｓ２２、Ｓ１５、コイルＬ４、ダイオードＤ４を介してコンデンサＣ１に流れ込む。これにより、行電極Ｙ上の電圧は図７に示す如く徐々に下降して行く。以上の如きスイッチング設定ＳＳＹが断続的に繰り返し実行されることにより、図７に示す如き電圧Ｖｓをパルス電圧値とする維持放電パルスＩＰｙが生成され、これが繰り返し行電極Ｙに印加される。
【００２７】
サスティン期間では、壁電荷が存在する放電セル、つまり上記の如き点灯モードに設定されている放電セルのみが、維持放電パルスＩＰＸ及びＩＰＹが印加される度に放電（維持放電）し、その放電に伴う発光を繰り返す。すなわち、各サブフィールドのサスティン期間内において、点灯モードに設定されている放電セルのみがそのサブフィールドの重み付けに対応した回数分だけ繰り返し発光するのである。
【００２８】
ここで、図７に示す駆動では、アドレス期間内において、画素データパルスと同極性のベースパルスＢＰを全ての行電極Ｙ１〜Ｙｎに印加しておくことにより、走査パルスＳＰが印加された行電極Ｙ以外の行電極Ｙと列電極Ｄとの間で誤って放電が生起されてしまう、いわゆる誤放電を防止している。この際、図７に示す駆動では、ベースパルスＢＰにおける立ち下がり区間での電圧値の変化率を走査パルスＳＰにおける立ち下がり区間での電圧値の変化率よりも小にしている。すなわち、ベースパルスＢＰにおけるリアエッジ部での電圧値の推移を、走査パルスＳＰにおけるエッジ部での電圧値の推移よりも緩やかにしているのである。これにより、ベースパルスＢＰにおけるリアエッジ部での電圧値の推移が急峻な場合に比して、このリアエッジ部で発生するノイズの量が減少する。この際、かかるノイズに伴ってドライバＩＣ内部に流れ込む電流量も小となるので、ドライバＩＣの高耐久化を図ることができる。
【図面の簡単な説明】
【図１】プラズマディスプレイ装置の概略構成を示す図である。
【図２】図１に示されるプラズマディスプレイ装置のＸ行電極ドライバ３及びＹ行電極ドライバ４の内部構成を示す図である。
【図３】Ｘ行電極ドライバ３及びＹ行電極ドライバ４の動作を示すタイムチャートである。
【図４】本発明による表示パネルの駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図５】サブフィールド法に基づく概略駆動フォーマットを示す図である。
【図６】図４に示されるプラズマディスプレイ装置のＸ行電極ドライバ３０及びＹ行電極ドライバ４０の内部構成を示す図である。
【図７】Ｘ行電極ドライバ３０及びＹ行電極ドライバ４０各々の動作を示すタイムチャートである。
【符号の説明】
１０  ＰＤＰ
３０  Ｘ行電極ドライバ
４０  Ｙ行電極ドライバ
【図１】
2005043413.tif 000003
【図２】
2005043413.tif 000004
【図３】
2005043413.tif 000005
【図４】
2005043413.tif 000006
【図５】
2005043413.tif 000007
【図６】
2005043413.tif 000008
【図７】
2005043413.tif 000009