(57)【要約】【課題】  容易に形成可能な補助配線を備える画像表示装置を提供する。【解決手段】  基板上には、ＴＦＴ（薄膜トランジスタ）及び有機ＥＬ（エレクトロルミネッセンス）素子が形成されている。有機ＥＬ素子が備える下部画素電極は、ＴＦＴのドレイン電極に接続されている。また、有機ＥＬ層を挟んで下部画素電極に対向する上部画素電極の上には、上部画素電極の抵抗を低減するための導電性膜が形成されている。導電性膜は、少なくとも２つの端部を有する形に形成されている。【選択図】  図８
2005283922.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
少なくとも前記基板上に形成されたトランジスタと、
前記基板上に形成され、前記トランジスタに接続された発光素子と、
前記発光素子上に形成された導電性膜と、
を有して成り、
前記発光素子は、一対の電極と、前記一対の電極間に挟持された発光層と、を少なくとも有して成り、
前記一対の電極の少なくとも１つは、光が透過可能であり、
前記一対の電極の一方は、前記トランジスタのドレイン電極に接続され、
前記導電性膜は、少なくとも２つの端部を有し、前記一対の電極の他方の上に形成されている、
ことを特徴とする画像表示装置。
【請求項２】
前記画像表示装置は、複数の画素を有し、
前記導電性膜は、前記複数の画素間に対応する領域に形成されている、
ことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記複数の画素のそれぞれは矩形形状を有し、
前記導電性膜の幅は、前記複数の画素のそれぞれの長辺の長さよりも狭い、
ことを特徴とする請求項２に記載の画像表示装置。
【請求項４】
前記導電性膜の幅は、前記複数の画素のそれぞれの長辺の長さの１／１０以下である、ことを特徴とする請求項３に記載の画像表示装置。
【請求項５】
前記導電性膜は、前記一対の電極の他方が有する抵抗率よりも低い抵抗率を有する、ことを特徴とする請求項１乃至４の何れか１項に記載の画像表示装置。
【請求項６】
前記発光層は、有機エレクトロルミネッセンス材料から形成されている、ことを特徴とする請求項１乃至５の何れか１項に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置に関する。
【背景技術】
【０００２】
薄膜表示装置は、透明絶縁基板上に発光素子（例えば有機ＥＬ素子）が設けられた構成を有する。発光素子は、透明絶縁基板上に形成された下部画素電極と下部画素電極に対向する上部画素電極との間に挟持された発光層を備える。このような構成では、発光素子が発する光は、透明絶縁基板側から取り出される。しかしながら、この構造だと開口率を上げるには限界があるため、透明絶縁基板の反対側から光を取り出すトップエミッション型の構造が提案されている。この場合、光が透過可能な上部画素電極が必須となる。このような電極を実現するために、透明電極と金属層との積層構造が採用される（たとえば、特許文献１参照）。
【０００３】
しかしながら、このような構造の場合、上部画素電極の抵抗を十分に下げて可視光に対する透過率を確保するには限界がある。そこで、上部画素電極の抵抗を下げるための補助配線を形成する技術が提案されている。これによれば、上部画素電極の抵抗を十分に下げることが可能であり、透過率の確保も可能である。この構成において、補助配線は、例えば各画素の周りを完全に取り囲むように連続した環状形状に形成される（たとえば、特許文献２参照）。
【特許文献１】特開平１０−２９４１８２号公報
【特許文献２】特開２００１−２３００８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
例えば発光素子が有機ＥＬ素子である場合、有機ＥＬ層の特性劣化等を防止するために、補助配線は、成膜及びパターニングといった方法ではなく、蒸着等によって形成されると考えられる。しかし、上記したような環状の補助配線を形成する場合、補助配線の形状に対応した環状の開口を有する蒸着マスクを実現することは不可能である。また、もし仮に作成できたとしても、蒸着マスクの作成が非常に困難であると予想される。このように、従来の技術では、補助配線の形成にかかる工程が非常に難しく、補助配線を容易に形成できないという問題がある。
【０００５】
従って、本発明は、容易に形成可能な補助配線を備える画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の画像表示装置は、基板と、少なくとも前記基板上に形成されたトランジスタと、前記基板上に形成され、前記トランジスタに接続された発光素子と、前記発光素子上に形成された導電性膜と、を有して成り、前記発光素子は、一対の電極と、前記一対の電極間に挟持された発光層と、を少なくとも有して成り、前記一対の電極の少なくとも１つは、光が透過可能であり、前記一対の電極の一方は、前記トランジスタのドレイン電極に接続され、前記導電性膜は、少なくとも２つの端部を有し、前記一対の電極の他方の上に形成されている、ことを特徴とする。
【０００７】
この発明によれば、導電性膜が少なくとも２つの端部を有しているので、導電性膜を蒸着等により簡単に形成することができる。
【０００８】
前記画像表示装置は、複数の画素を有し、前記導電性膜は、前記複数の画素間に対応する領域に形成されていてもよい。
【０００９】
前記複数の画素のそれぞれは矩形形状を有し、前記導電性膜の幅は、前記複数の画素のそれぞれの長辺の長さよりも狭くてもよい。
【００１０】
前記導電性膜の幅は、前記複数の画素のそれぞれの長辺の長さの１／１０以下であってもよい。
【００１１】
このようにすれば、例えば導電性膜が画素領域にかかったとしても、開口率が大きく低減することはない。従って、人の目には暗くなったとは認識されないようにすることができる。
【００１２】
前記導電性膜は、前記一対の電極の他方が有する抵抗率よりも低い抵抗率を有してもよい。
【００１３】
これにより、発光素子が備える一対の電極の他方の抵抗を低減することができる。
【００１４】
前記発光層は、有機エレクトロルミネッセンス材料から形成されていてもよい。
【発明の効果】
【００１５】
本発明によれば、容易に形成可能な補助配線を備える画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
本発明は、容易に形成可能な補助配線を備える画像表示装置を実現するものである。画像表示装置は、例えば、基板上に形成されたスイッチング素子と、スイッチング素子が形成された基板上に形成された発光素子とを含むアクティブ型表示装置である。スイッチング素子は、例えば電界効果型薄膜トランジスタである。また、発光素子は、例えば有機ＥＬ（エレクトロルミネッセンス）素子である。上記スイッチング素子を利用して発光素子を発光させることにより、画像を表示することができる。
【実施例】
【００１７】
有機ＥＬ素子は、一対の電極と、一対の電極間に挟持された有機層とから構成される。有機層は、発光層を含み、所定の電圧が印加されることにより発光する。ここで、一対の電極のうち、上記基板側に形成された電極を下部画素電極とし、発光層を挟んで下部画素電極に対向する電極を上部画素電極とする。また、下部画素電極は、例えば複数の画素にそれぞれ対応するように複数形成されている。一方、有機層および上部画素電極は、例えば全画素に対応するように１枚膜状に形成されている。
【００１８】
薄膜トランジスタ（ＴＦＴ）が形成された基板上の下部画素電極間に平坦な上部画素電極用補助配線を形成し、その上に有機層および上部画素電極を一様に形成した場合、上部画素電極と補助配線との間に有機層が存在する。このため、上部画素電極の配線抵抗を補助配線によって下げることはできない。そこで、以下のような構造を考える。
【００１９】
ＴＦＴが形成された基板上に、下部画素電極、有機層、及び、上部画素電極を形成し、この上部画素電極上の下部画素電極間に対応する領域に、上部画素電極よりも低い抵抗率を有する補助配線を形成する。これにより、補助配線は上部画素電極に直接接触するため、補助配線は上部画素電極の配線抵抗を下げる機能を十分果たすことができる。
【００２０】
ここで、十分な階調を実現するために、補助配線と上部画素電極との接触抵抗は５００ｋΩ以下であることが好ましい。また、接触抵抗の下限値は１．０×１０−２Ω程度である。接触抵抗が５００ｋΩ以下であれば、接触抵抗により生じる電圧降下を小さく抑えることが可能となる。その結果、スイッチング素子に不必要な電圧をかけることなく有機ＥＬ素子を発光させることができ、また発光輝度にバラツキが生じることはない。
【００２１】
また、上記したように、上部画素電極用の補助配線は、下部画素電極間に対応する領域、即ち、複数の画素間に対応する領域に形成されている。この場合、補助配線の幅は、１画素（又は１つの下部画素電極）の長辺の長さに比べて十分狭く設定される。具体的には、補助配線の幅は、例えば、１画素の長辺の１／１０以下に設定される。これにより、各画素における開口率の低下を抑えることができる。つまり、補助配線が画素に重なったとしても開口率の低下は少なく、暗くなったと認識されることはない。
【００２２】
また、本実施の形態における上部画素電極用補助配線は、画素間に対応する領域に複数形成される。複数の補助配線は、それぞれ所定長さの直線状形状を有し、互いに分離して不連続に形成される。あるいは、本実施形態における上部画素電極用補助配線は、所定長さを有する直線状の複数の導電性膜を互いに連続して繋がるように配置することによって、画素間に対応する領域に画素領域全体に亘って不連続部分がないように連続的に形成される。これにより、所定長さの直線状の複数の開口を有するマスクを用いて、補助配線を蒸着により簡単に形成することができる。
【００２３】
上記有機ＥＬ素子が発する光を用いてカラー表示を行う場合には、上記構成に加えて、カラーフィルタや色変換層が必要となる。上部画素電極側から光を取り出す場合、上部画素電極は光を透過する材質から形成され、カラーフィルタや色変換層が形成された対向基板が、有機ＥＬ素子が形成された基板に対向するように配置される。これにより、白色光又は青色光を発する発光素子を用いてカラー表示装置を実現することができる。
【００２４】
一方、下部画素電極側から光を取り出す場合、下部画素電極が光を透過する材質から形成され、ＴＦＴと有機ＥＬ素子との間にカラーフィルタや色変換層が形成される。これにより、白色光又は青色光を発する発光素子を用いてカラー表示装置を実現することができる。
【００２５】
次に、本実施の形態にかかる画像表示装置の製造方法を図１〜図７を用いて説明する。なお、図１は、画層表示装置を構成する電界効果型薄膜トランジスタ（ＦＥＴ）の製造方法を示している。なお、図１は、Ｎ型ＦＥＴの製造方法を例として示している。また、図２は、画像表示装置を構成する有機ＥＬ素子の製造方法を示している。また、図３は、青緑色光を発する有機ＥＬ素子の発光特性を説明するための発光スペクトルを示している。図４は、Ｐ型ＦＥＴに接続される有機ＥＬ素子の構成を示している。図５は、白色光を発する有機ＥＬ素子の発光特性を説明するための発光スペクトルを示している。図６は、画像表示装置を構成するカラーフイルタの配列を示している。図７は、有機ＥＬ素子とカラーフイルタとを貼り合わせている状態を説明するための概念図である。
【００２６】
まず、図１を用いて、Ｎ型ＦＥＴの製造方法を説明する。
図１（ａ）に示す工程では、まず、石英又はガラスから構成される基板１が用意される。そして、基板１上にＳｉＯ２ 層（図示省略）が、例えばスパッタリング法によって約１００ｎｍの厚さに形成される。続いて、ＳｉＯ２層の上に、アモルファス・シリコン層が、例えばＣＶＤ（Chemical Vapor Deposition）法によって約１００ｎｍの厚さに形成される。アモルファス・シリコン層の形成条件は、例えば下記の通りである。Ｓｉ２Ｈ６ガスの流量は１００ＳＣＣＭ、圧力条件は０．３Ｔｏｒｒ、温度条件は４８０℃である。そして、固相成長法により、アモルファス・シリコン層が結晶化される。これにより、アモルファス・シリコン層はポリシリコン層となる。固相成長の条件は、例えば下記の通りである。例えば、Ｎ２ガスの流量は１ＳＬＭ、温度条件は６００℃、処理時間は５ｈｒ〜２０ｈｒである。その後、ポリシリコン層を所定形状にパターニングすることにより、活性シリコン層２０が得られる。
【００２７】
次に、図１（ｂ）に示す工程では、活性シリコン層２０の上に、ゲート酸化膜となるＳｉＯ２層２１が、例えばプラズマＣＶＤ法によって約１００ｎｍの厚さに形成される。ＳｉＯ２層２１の形成条件は、例えば下記の通りである。パワーは５０Ｗ、ＴＥＯＳ（テトラエトキシシラン）ガスの流量は５０ＳＣＣＭ、Ｏ２ガスの流量は５００ＳＣＣＭ、圧力条件は０．１〜０．５Ｔｏｒｒ、温度条件は３５０℃である。
【００２８】
続いて、図１（ｃ）に示す工程では、ＳｉＯ２層２１の上に、ゲート電極３となるアモルファス・シリコン層が、例えば上記した活性シリコン層２０を形成する場合と同様の条件で、ＣＶＤ法によって約４００ｎｍの厚さに形成される。さらに、このアモルファス・シリコン層は、例えば上記した活性シリコン層２０を形成する場合と同様の条件でアニールされることにより、ポリシリコン層となる。その後、ＳｉＯ２層２１及びＳｉＯ２層２１上のポリシリコン層が、例えばドライエッチングにより所定形状にパターニングされる。これにより、ゲート電極３及びゲート酸化膜２１が形成される。
【００２９】
次に、図１（ｄ）に示す工程では、ゲート電極３をマスクとして用い、Ｎ型の不純物（例えばＰ（リン））が、イオンドーピング法によって、活性シリコン層２０のソース領域及びドレイン領域となるべき部分にドーピングされる。なお、Ｐ型ＦＥＴを製造する場合には、Ｐ型不純物（例えばＢ（ホウ素））がドーピングされる。
【００３０】
そして、図１（ｅ）に示す工程では、活性シリコン層２０が、窒素雰囲気中において約５５０℃で５時間加熱される。これにより、活性シリコン層２０に注入されたドーパントが活性化される。更に、活性シリコン層２０は、水素雰囲気中において約４００℃で３０分間加熱される（水素化処理）。これにより、活性シリコン層２０に含まれる半導体の欠陥準位密度が減少する。このようにして、活性シリコン層２０にソース領域及びドレイン領域が形成される。
【００３１】
次に、図１（ｆ）に示す工程では、基板１上の全体に、ＴＥＯＳを出発材料として用い、層間絶縁層２２となるＳｉＯ２層が、例えばＣＶＤ法によって約４００ｎｍの厚さに形成される。層間絶縁層２２の形成条件は、例えば以下の通りである。パワーは５０〜３００Ｗ、ＴＥＯＳガスの流量は１０〜５０ＳＣＣＭ、Ｏ２ガスの流量は５００ＳＣＣＭ、圧力条件は０．１〜０．５Ｔｏｒｒ、温度条件は３５０℃である。なお、層間絶縁膜２２の表面は、必要に応じて、例えばＣＭＰ（Chemical Mechanical Polishing）法によって平坦化されてもよい。
【００３２】
図１（ｇ）に示す工程では、活性シリコン層２０のソース領域及びドレイン領域上に対応する部分の層間絶縁層２２がエッチングにより除去される。これにより、活性シリコン層２０のソース領域及びドレイン領域に至るコンタクト用のホール２３が形成される。
【００３３】
以上のようにして、画層表示装置を構成するＦＥＴが製造される。なお、以上では、Ｎ型ＦＥＴの製造方法を例として示したが、Ｐ型ＦＥＴの製造工程もＮ型ＦＥＴの製造方法とほぼ同様である。具体的には、活性シリコン層２０に注入する不純物の導電型等を変えることによって、上記と同様の工程により、Ｐ型ＴＦＥを製造することができる。
【００３４】
次に、画像表示装置を構成する有機ＥＬ素子の製造方法を説明する。有機ＥＬ素子は、以下に示すようにして、上記Ｎ型ＦＥＴに接続される。
まず、図２（ａ）に示す工程では、Ｎ型ＦＥＴが形成された基板１上の全面にＡｌ膜が蒸着により形成される。そして、Ａｌ膜を所定形状にパターニングすることにより、Ａｌ配線２４が形成される。Ａｌ配線２４は、ホール２３を介して、活性シリコン層２０のソース領域またはドレイン領域に接続される。
【００３５】
次に、図２（ｂ）に示す工程において、基板１上の所定領域に、Ａｌ・Ｍｇメタル（Ｍｇ９０モル％）膜が蒸着により形成される。具体的には、Ａｌ・Ｍｇメタル（Ｍｇ９０モル％）膜は、有機ＥＬ素子の配置領域を含む領域に形成される。そして、Ａｌ・Ｍｇメタル（Ｍｇ９０モル％）膜を所定形状にパターニングすることにより、有機ＥＬ素子の下部画素電極（陰極）２５が形成される。なお、下部画素電極２５は、Ａｌ配線２４上に形成されてもよく、パターニングによって形成されたコネクタによりＡｌ配線２４に接続されてもよい。また、Ａｌ・Ｍｇメタル以外にも、４ｅＶ程度以下の仕事関数を有する材料を用いることができる。
【００３６】
図２（ｃ）に示す工程では、ポリイミド膜が、下部画素電極２５のエッジ部分を覆い、かつ発光部分の下部画素電極２５が露出されるように、例えば蒸着重合法などによって形成される。これにより、下部画素電極２５のエッジ部分を覆うエッジカバー２６が形成される。
【００３７】
そして、図２（ｄ）に示す工程では、マルチチャンバー内において、下部画素電極２５の表面に形成された酸化膜が、スパッタエッチングにより除去される。その後、下部画素電極２５及びエッジカバー２６上に、例えば、電子輸送層となる第１有機層８−１、発光層８−２、正孔輸送層８−３、正孔注入層８−４が、蒸着によってこの順番で形成される。これにより、下部画素電極２５及びエッジカバー２６上に、有機ＥＬ層８が形成される。
【００３８】
第１有機層８−１は、下記化学式１で表されるＤＱＸから構成される。発光層８−２は、下記化学式２で表されるＤＰＡから構成される。正孔輸送層８−３は、下記化学式３で表されるＴＰＤから構成される。正孔注入層８−４は、下記化学式４で表されるＭＴＤＡＴＡから構成される。なお、化学式２において、Ｒｎはメチル基またはエチル基を示している。
【化１】
2005283922.tif 000003
【化２】
2005283922.tif 000004
【化３】
2005283922.tif 000005
【化４】
2005283922.tif 000006
【００３９】
次に、有機ＥＬ層８の上に、透明導電材から形成される上部画素電極（陽極）９が形成される。透明導電材は、例えばＩＺＯ（Ｉｎ２ Ｏ３ ・ＺｎＯ（５モル％））である。これにより、有機ＥＬ素子が製造される。
【００４０】
図２（ｄ）に示すように、Ｎ型ＦＥＴのドレイン領域と有機ＥＬ素子とは、Ａｌ配線２４を介して互いに接続される。このとき直線特性を示す負荷抵抗として、Ｎ型ＦＥＴのゲートポリシリコンまたは活性シリコンを使用する。なお、上部画素電極９は、ＩＺＯ以外にＩＴＯ（Ｉｎ２ Ｏ３ 、ＳｎＯ２ （１０モル％））等から形成されてもよい。
【００４１】
図３は、上記構成を有する有機ＥＬ素子の発光特性を示す図である。図３の縦軸には発光強度が、横軸には波長がそれぞれ示されている。上記した有機ＥＬ素子は、図３に示すような波長−出力強度特性（相対値）を有し、青緑色光を発する。
【００４２】
以上では、Ｎ型ＦＥＴと有機ＥＬ素子とを接続する場合について説明したが、Ｐ型ＦＥＴと有機ＥＬ素子とを接続する場合も、上記と同様の構造を採用することができる。これにより、Ｐ型ＦＥＴと有機ＥＬ素子とを接続する場合にも、図２（ａ）〜図２（ｄ）と同様の工程を採用することができる。つまり、下部画素電極２５が陽極であり、上部画素電極９が陰極であること以外は、Ｎ型ＦＥＴの場合と実質的に同一である。
【００４３】
次に、白色光を発する有機ＥＬ素子の構造および製造方法について説明する。なお、この有機ＥＬ素子に接続されるＦＥＴはＰ型ＦＥＴであるとする。即ち、下部画素電極２５が陽極であり、上部画素電極９が陰極である。この場合、下部画素電極（陽極）２５は、透明電極と金属層との積層構造、あるいは、複数の金属層の積層構造を有するのが好ましい。例えば、下部画素電極（陽極）２５は、光を反射するＴｉＮ層と、ＴｉＮ層上に形成された透明なＩＴＯ層との積層体から構成される。
【００４４】
図４に示すように、下部画素電極２５及びエッジカバー２６上に、正孔注入層８’−１、正孔輸送層８’−２、下部発光層８’−３、上部発光層８’−４、電子輸送層８’−５、無機電子注入層８’−６が、蒸着によってこの順番で形成される。これにより、下部画素電極２５及びエッジカバー２６上に有機ＥＬ層８’が形成される。
【００４５】
正孔注入層８’−１は、Ｎ、Ｎ´−ジフェニル−Ｎ、Ｎ´−ビス（Ｎ−（４−メチルフェニル）−Ｎ−フェニル（４−アミノフェニル））−１、１´−ビスフェニル−４、４´−ジアミンから形成される。正孔輸送層８’−２は、Ｎ、Ｎ´−ジフェニル−Ｎ、Ｎ´−ビス（１−ナフチル）−１、１´−ジフェニル−４、４´−ジアミンから形成される。下部発光層８’−３は、下記化学式５で表される化合物Ｘ、下記化学式６で表される化合物Ｙを１００：３の体積比率で含む材質から形成される。上部発光層８’−４は、下記化学式７で表される化合物Ｘ、下記化学式８で表される化合物Ｚを１００：３の体積比率で含む材質から形成される。電子輸送層８’−５は、ｔｒｉｓ（８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）ａｌｕｍｉｎｉｕｍから形成される。無機電子注入層８’−６は、ＬｉＦから形成される。
【００４６】
そして、以上のようにして形成された有機ＥＬ層８’の上に、透明な上部画素電極（陰極）９が形成される。上部画素電極９は、ＺｎＯ−Ａｌ（ＺｎＯ、Ａｌ（３モル％））層とＡｕ層とを積層することによって形成される。これにより、白色光を発する有機ＥＬ素子が製造される。
【００４７】
Ｐ型ＦＥＴと有機ＥＬ素子とは、図４に示すように、Ａｌ配線２４を介して互いに接続される。このとき直線特性を示す負荷抵抗として、Ｐ型ＦＥＴのゲートポリシリコンまたは活性シリコンを使用する。なお、上部画素電極９は、ＺｎＯ−Ａｌ層とＡｕ層との積層体以外に、ＩＺＯ（Ｉｎ２ Ｏ３ 、ＺｎＯ２（５モル％））、ＩＴＯ等を用いることもできる。なお、以上の構成を有する有機ＥＬ素子は、図５に示すような波長−出力強度特性（相対値）を有し、白色の光を発する。
【化５】
2005283922.tif 000007
【化６】
2005283922.tif 000008
【化７】
2005283922.tif 000009
【化８】
2005283922.tif 000010
【００４８】
次に、上記したＦＥＴが形成された基板１とカラーフィルタが形成された基板とを貼り合わせる場合について説明する。なお、本実施の形態にかかる画像表示装置は、上部画素電極９上に形成された補助配線を有するが、以下に示す図７では図示を省略している。補助配線の形成については後に詳しく説明する。
【００４９】
カラーフィルタ３１は、図６に示すように、赤色フィルタ３１Ｒ、緑色フィルタ３１Ｇ、青色フィルタ３１Ｂの３種類がある。そして、赤色フィルタ３１Ｒ、緑色フィルタ３１Ｇ、青色フィルタ３１Ｂは、ガラス板等の透明な対向基板３０上に所定の順番で配置される。なお、赤色フィルタ３１Ｒ上にのみ、発光強度を高めるため蛍光フィルタ３４が積層されても良い。
【００５０】
図６に示すようなカラーフィルタ３１が形成された対向基板３０と、図２（ｄ）又は図４に示すようなＦＥＴ及び有機ＥＬ素子が形成された基板１とが、図７に示すように貼り合わせられる。図７に示すように、基板１の上に形成されたＦＥＴ５３は、Ａｌ配線２４を介してあるいは直接、有機ＥＬ素子の下部画素電極２５に接続されている。下部画素電極２５の上には、有機ＥＬ層８（又は８’）および上部画素電極９が形成されている。一方、基板１に対向する対向基板３０上には、上部画素電極９に対向するようにカラーフィルタ３１が形成されている。なお、カラーフィルタ３１が赤色フィルタ３１Ｒである場合、上記したように、蛍光フィルタ３４が設けられても良い。
【００５１】
なお、上記説明では、青緑色光または白色光を発する有機ＥＬ素子にＲＧＢカラーフイルタ３１が設けられた構成について説明したが、これ以外の構成を採用することも可能である。例えば、有機ＥＬ素子が青色光を発する場合、赤色フィルタ３１Ｒ及び緑色フィルタ３１Ｇのそれぞれに蛍光フイルタ３４が設けられた構成であってもよい。また、有機ＥＬ素子が青色光および赤色光を発する場合、緑色フィルタ３１Ｇの上に蛍光フイルタ３４が設けられた構成であってもよい。
【００５２】
また、無機電子注入層８’−６がｎ型のアモルファスＳｉＣから形成され、正孔輸送層８−３，８’−２がｐ型のアモルファスＳｉＣから形成され、発光層８−２，８’−３，８’−４が下記化学式９で示すｔｒｉｓ（８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）ａｌｕｍｉｎｉｕｍから形成されている場合、発光層８−２，８’−３，８’−４は、ｎ型のアモルファスＳｉＣとｐ型のアモルファスＳｉＣとを混合した材料から形成されてもよい。
【化９】
2005283922.tif 000011
【００５３】
以上に示した構成を採用することにより、対向基板３０の側から光を放射する定電圧ＴＦＴ駆動方式トップエミッション型パネルを実現することができる。しかしながら、定電圧ＴＦＴ駆動方式トップエミッション型パネルでは、上部画素電極用補助配線を採用して、上部画素電極の配線抵抗を低くしないとパネルの大型化、高精細化は困難である。そこで、本実施形態にかかる上部画素電極用補助配線を有する定電圧ＴＦＴ駆動方式トップエミッション型パネルの構成及び作成方法について図８を参照して説明する。なお、図８では、上記した例えば図２とは異なり、トランジスタを覆う層間絶縁膜が略一定の厚さで基板上の全面に形成されている。
【００５４】
図８に示すように、絶縁基板７１上には、上記と同様の薄膜プロセスにより形成された薄膜トランジスタ（ＴＦＴ）７４が設けられている。ＴＦＴ７４は、１画素に最低１つ形成される。図８では、例として２つのＴＦＴ７４が示されている。また、ＴＦＴ７４を被覆する絶縁膜８３上には、複数の下部画素電極７８が複数の画素にそれぞれ対応するように形成されている。下部画素電極７８は、メタル層７６およびＩＴＯ層７７の２層から構成されている。下部画素電極７８は、絶縁膜８３に形成されたホール８３ａを介して一方のＴＦＴ７４が備えるドレイン電極７５ｄと電気的に接続されている。また、一方のＴＦＴ７４のゲート電極７５ｇと他方のＴＦＴ７４のドレイン電極７３ｄとは、図示せぬ接続配線により接続されている。他方のＴＦＴ７４が備えるソース電極７３ｓと一方のＴＦＴ７４が備えるソース電極７５ｓは、図示せぬ接続配線に接続され信号線、電源電極を形成する。一方のＴＦＴ７４が備えるドレイン電極７５ｄは発光素子に接続されている。なお、下部画素電極７８が陽極である場合、下部画素電極７８に接続されるＴＦＴ７４はＰ型ＴＦＴである。また、下部画素電極７８が陰極である場合、下部画素電極７８に接続されるＴＦＴ７４はＮ型ＴＦＴである。
【００５５】
また、下部画素電極７８間の領域、即ち、画素間に対応する領域にはレジストが充填されており、これにより下部画素電極７８のエッジ部分をカバーするエッジカバー８１が形成されている。なお、エッジカバー８１は、下部画素電極７８よりも厚く形成されている。また、下部画素電極７８およびエッジカバー８１上の全面には、有機ＥＬ層７９が形成されている。なお、有機ＥＬ層７９には、上記した構成を採用することができる。また、有機ＥＬ層７９上の全面には、上部画素電極８０が形成されている。上部画素電極８０は、例えばＬｉＦ層とＺｎＯ・Ａｌ層の２層から構成される。
【００５６】
そして、上部画素電極８０上の画素間に対応する領域には、上部画素電極８０よりも低い抵抗率を有する導電性膜８２が上部画素電極用補助配線として形成されている。導電性膜８２は、後述するように蒸着により形成される。この際、所定長さを有する直線状の複数の導電性膜８２が、互いに分離して不連続に配置されるように形成される。あるいは、所定長さを有する直線状の複数の導電性膜８２が、互いに連続して繋がるように形成される。導電性膜８２がこのような構成を有することにより、導電性膜８２を蒸着により簡単に形成することができる。
【００５７】
また、導電性膜８２の幅は、１画素の長辺の長さよりも十分狭く設定されている。具体的には、導電性膜８２の幅は、１画素の長辺の長さの１／１０以下に設定されている。このため、導電性膜８２の形成位置が多少ずれたとしても、発光領域が大きく減少することはなく、人間には暗くなったとは認識されない。即ち、開口率が大きく低下することはない。
【００５８】
一方、対向基板７２上には、カラーフィルタ８４が、各画素に対応するように形成されている。なお、カラーフィルタ８４の構成は上記と同様である。また、対向基板７２上の画素間に対応する領域には、光を遮断するブラックマトリクス８５が形成されても良い。
【００５９】
以上のようなＴＦＴ７４および有機ＥＬ素子が形成された基板７１とカラーフィルタ８４が形成された対向基板７２とを、図８に示すように貼り合わせることにより、本実施の形態にかかる定電圧ＴＦＴ駆動方式トップエミッション型パネルが実現される。上記構成のパネルでは、下部画素電極７８と上部画素電極８０との間に所定の電圧が印加されることにより、それらの間に挟まれた有機ＥＬ層７９から光が放射される。放射された光は、図８中の矢印で示すように、上部画素電極８０、カラーフィルタ８４、及び、対向基板７２を介して外部に放射される。
【００６０】
なお、上記構成のトップエミッション型パネルにおいて、上部画素電極用補助配線８２と上部画素電極８０全体との接触抵抗は、２００ｋΩ以下であることが好ましい。上部画素電極８０のシート抵抗値は、例えば８Ω／□である。
【００６１】
次に、図８に示される定電圧ＴＦＴ駆動方式トップエミッション型パネルの作成方法について説明する。なお、ＴＦＴ基板を作成する工程の順番は、上記した図１とほぼ同様であるので、図示を省略する。
【００６２】
（１）まず、石英あるいはガラスから構成される基板７１が用意される。そして、基板７１上に、アモルファス・シリコン層が、ＣＶＤ（Chemical Vapor Deposition）法によって約１００ｎｍの厚さに形成される。成膜条件は、たとえば下記の通りである。Ｓｉ２Ｈ６ガスの流量は１００ＳＣＣＭ、圧力条件は０．３Ｔｏｒｒ、温度条件は４８０℃などである。そして、固相成長法により、アモルファス・シリコン層が結晶化される。これにより、アモルファス・シリコン層はポリシリコン層となる。固相成長の条件は下記の通りである。Ｎ２ガスの流量は１ＳＬＭ、温度条件は６００℃、処理時間は５ｈｒ〜２０ｈｒなどである。その後、ポリシリコン層を所定形状にパターニングすることにより、活性シリコン層２０が得られる。
【００６３】
（２）活性シリコン層２０の上に、ゲート酸化膜となるＳｉＯ２層２１が、プラズマＣＶＤ法によって約１００ｎｍの厚さに形成される。ＳｉＯ２層２１の成膜条件は下記の通りである。パワーは５０Ｗ、ＴＥＯＳ（テトラエトキシシラン）ガスの流量は５０ＳＣＣＭ、Ｏ２ガスの流量は５００ＳＣＣＭ、圧力条件は０．１〜０．５Ｔｏｒｒ、温度条件は３５０℃などである。
【００６４】
（３）ＳｉＯ２層２１の上に、ゲート電極７３ｇ，７５ｇとなるＮ型アモルファス・シリコン層が、ＣＶＤ法によって約４００ｎｍの厚さに形成される。Ｎ型アモルファス・シリコン層の成膜条件は下記の通りである。例えば、（Ｓｉ２Ｈ６+０．５％ＰＨ３）ガスの流量は１００ＳＣＣＭ、圧力条件は０．３Ｔｏｒｒ、温度条件は４８０℃などである。そして、このアモルファス・シリコン層は、上記（１）と同様の条件でアニールされる。これにより、ゲート電極７３ｇ，７５ｇとなるＮ型ポリシリコン層が形成される。その後、このポリシリコン層及び上記（２）で形成されたＳｉＯ２層２１が、ドライエッチングにより所定形状にパターニングされる。これにより、ゲート電極７３ｇ，７５ｇ及びゲード酸化膜２１が形成される。
【００６５】
（４）上記ゲート電極７３ｇ，７５ｇをマスクとして使用し、活性シリコン層２０のソース領域及びドレイン領域となるべき部分に、イオンドーピング法により、Ｐ型の不純物（例えばＢ（ホウ素））が１×１０１５（イオン／ｃｍ２）の注入量でドーピングされる。
【００６６】
（５）そして、不純物をドーピングされた活性シリコン層２０が、窒素雰囲気中で約５５０℃で５時間加熱される。これにより、注入されたドーパントが活性化される。更に、活性シリコン層２０は、水素雰囲気中で約４００℃で３０分加熱される。これにより、活性シリコン層２０は水素化され、半導体の欠陥準位密度が減少する。以上のようにして、活性シリコン層２０にソース領域およびドレイン領域が形成される。
【００６７】
（６）次に、基板７１上の全体に、ＴＥＯＳを出発材料として用い、第１層間絶縁層となるＳｉＯ２層８３ｂが、ＣＶＤ法によって約４００ｎｍの厚さに形成される。ＳｉＯ２層８３ｂの形成条件は、以下の通りである。パワーは５０〜３００Ｗ、ＴＥＯＳガスの流量は１０〜５０ＳＣＣＭ、Ｏ２ガスの流量は５００ＳＣＣＭ、圧力条件は０．１〜０．５Ｔｏｒｒ、温度条件は３５０℃などである。
【００６８】
（７）そして、活性シリコン層２０のソース領域及びドレイン領域上に対応する部分の第１層間絶縁層８３ｂがエッチングにより除去される。これにより、活性シリコン層２０のソース領域およびドレイン領域に至るコンタクト用のホール２３が形成される。
【００６９】
（８）第１層間絶縁膜８３ｂ上に、ＴｉＮ層が、スパッタ法によって約１５０ｎｍの厚さに形成される。そして、形成されたＴｉＮ層を所定形状にパターニングすることにより、活性シリコン層２０のソース領域に接続されたソース電極７３ｓ，７５ｓ、活性シリコン層２０のドレイン領域に接続されたドレイン電極７３ｄ，７５ｄが形成される。
【００７０】
（９）それから、第２層間絶縁膜となるＳｉＯ２層８３ｃが、ＣＶＤ法によって第１層間絶縁膜８３ｂ上に約４００ｎｍの厚さに形成される。第２層間絶縁層となるＳｉＯ２層８３ｃの形成条件は（６）と同様である。それから、他方のＴＦＴ７４が備えるソース電極７３ｓ上に対応する部分の第２層間絶縁層８３ｃがエッチングにより除去される。これにより、ソース電極７３ｓに至るコンタクト用のホール（図示せず）が形成される。
【００７１】
（１０）次に、第２層間絶縁膜８３ｃ上に、電源配線用のＡｌ−０.１８ｗｔ％Ｓｃ層が、スパッタ法によって約１０００ｎｍの厚さに形成される。そして、形成されたＡｌ−０．１８ｗｔ％Ｓｃ層を所定形状にパターニングすることにより、他方のＴＦＴ７４が備えるソース電極７３ｓに接続される電源配線（図示せず）が形成される。
【００７２】
（１１）それから、第２層間絶縁膜８３ｃ上に、第３層間絶縁膜となるＳｉＯ２層８３ｄが、ＣＶＤ法によって約４００ｎｍの厚さに形成される。第３層間絶縁層となるＳｉＯ２層８３ｄの成膜条件は、（６）と同様である。なお、第３層間絶縁層８３ｄの表面は、必要に応じて、ＣＭＰ法などによって平坦化されてもよい。
【００７３】
（１２）そして、一方のＴＦＴ７４が備えるドレイン電極７５ｄ上に対応する部分の第２及び第３層間絶縁膜８３ｃ，８３ｄがエッチングにより除去される。これにより、一方のＴＦＴ７４が備えるドレイン電極７５ｄに至るコンタクト用のホール８３ａが形成される。この第２及び第３層間絶縁膜８３ｃ，８３ｄを貫通するホール８３ａは、下部画素電極７８を構成するメタル層７６と、一方のＴＦＴ７４が備えるドレイン電極７５ｄとを接続するために用いられる。
【００７４】
以上の工程により、図８に示すような構成を有するＴＦＴ基板が作成される。なお、以上の工程（１）〜（１２）はＴＦＴ基板を作成するためのものである。なお、上記した絶縁膜８３は、第１〜第３層間絶縁膜８３ｂ，８３ｃ，８３ｄから構成される。
【００７５】
次に、図８に示すように、上記ＴＦＴ基板上の全面、即ち、絶縁膜８３上の全面に、ＴｉＮ膜（メタル層）７６が例えばスパッタ法によって約５０ｎｍの厚さに形成される。続いて、ＴｉＮ膜７６上に、ＩＴＯ膜７７が例えばスパッタ法によって約１００ｎｍの厚さに形成される。そして、図８に示すように、ＴｉＮ膜７６及びＩＴＯ膜７７を所定形状にパターニングすることによって、複数の画素にそれぞれ対応する複数の下部画素電極７８が形成される。
【００７６】
その後、図８に示すように、下部画素電極間７８の領域、即ち、画素間に対応する格子状領域にレジストが充填されることにより、下部画素電極７８のエッジ部分を覆うエッジカバー８１が形成される。この際、エッジカバー８１は、下部画素電極７８よりも厚く形成される。
【００７７】
次に、図８に示すように、下部画素電極７８及びエッジカバー８１上の全面に、有機ＥＬ層７９が、例えば蒸着によって形成される。この際、下部発光層は、例えば上記した化合物Ｘと化合物Ｙとを１００：３の体積比率で含む材質から形成され、約１０ｎｍの厚さを有する。また、上部発光層は、例えば上記した化合物Ｘと化合物Ｚとを１００：３の体積比率で含む材質から形成され、約３０ｎｍの厚さを有する。
【００７８】
その後、図８に示すように、有機ＥＬ層７９上の全面に、ＬｉＦ膜が例えば蒸着によって約５ｎｍの厚さに形成される。そして、ＬｉＦ層上の全面に、ＺｎＯ・Ａｌ膜が例えばスパッタ法によって約１２０ｎｍの厚さに形成される。続いて、ＺｎＯ・Ａｌ膜上の全面に、Ａｕ膜が例えば蒸着によって約１０ｎｍの厚さに形成される。さらに、Ａｕ膜上の全面に、ＺｎＯ・Ａｌ膜が例えばスパッタ法によって約８０ｎｍの厚さに形成される。これにより、ＬｉＦ膜とＺｎＯ・Ａｌ／Ａｕ／ＺｎＯ・Ａｌ膜との積層構造を有する上部画素電極８０が形成される。ここで、上部画素電極８０の可視光における平均透過率が７０％となり、シート抵抗が８Ω／□となるように上部画素電極８０を形成した。
【００７９】
上記したように、エッジカバー８１は下部画素電極７８よりも厚く形成されている。このため、画素間に対応する領域では、上部画素電極８０の表面が盛り上がっている。上部画素電極用補助配線となる導電性膜８２は、この上部画素電極８０の盛り上がった部分に形成される。
【００８０】
具体的には、Ａｌ膜が導電性膜８２として、蒸着により約０．３μｍの厚さに形成される。この際、例えば図９（ａ）〜図９（ｄ）に示すようなマスクが使用される。各マスクは、所定の配列で配置された、所定長さを有する直線状の複数の開口を有する。どのマスクを使用して導電性膜８２を形成するかは、例えば定電圧ＴＦＴ駆動方式トップエミッション型パネルの使用目的や要求される性能等に応じて決定される。このようにして形成された導電性膜８２と上部画素電極８０との接触抵抗を測定したところ、接触抵抗は２０ｋΩであった。なお、図９（ａ）〜図９（ｄ）のマスクで形成される導電性膜８２の配置パターンは、それぞれ、図１０（ａ）〜図１０（ｄ）に示す通りである。
【００８１】
以上のようなマスクを使用することにより、画素間に対応する領域に、所定長さを有する直線状の複数の導電性膜８２が形成される。この場合、複数の導電性膜８２は互いに分離して配置されるが、上部画素電極８０に直接接触しているので配線抵抗を下げる機能を十分果たすことができる。また、導電性膜８２の幅は１画素の長辺の１／１０以下に設定されるので、これに対応するマスクの開口の幅も１画素の長辺に比べて十分狭く設定される。これにより、マスクの強度が十分強く保持され、マスクの撓み等が発生することはない。なお、複数の導電性膜８２を連続的につなげる場合には、例えば図９（ａ）に示すマスクを用いて蒸着処理を複数回行えばよい。この際、蒸着処理を行う毎にマスクの位置を所定距離だけ移動させればよい。
以上のようにして、ＴＦＴ７４、有機ＥＬ素子、及び、導電性膜８２が基板１上に形成される。
【００８２】
一方、基板７１に対向する対向基板７２上には、Ｒ（赤）Ｇ（緑）Ｂ（青）のカラーフィルタ８４が規則的に配列され、かつそれぞれの間には黒色樹脂層（ブラックマトリックス）８５が形成されている。このような対向基板７２と基板７１とを接着剤で互いに貼り合わせることにより、サイズが対角４．０インチ（縦横比４：３）、解像度がＶＧＡ、表示色数が２６万色である有機ＥＬフルカラーパネルが作成される。なお、例えば図１１に示すように、有機ＥＬフルカラーパネル１４０の陰極パッド１４１は、パネル１４０の周囲（上下左右部分）に配置される。
【００８３】
以上の有機ＥＬフルカラーパネルを条件を変えてそれぞれ作成し、各パネルの各部分での面平均輝度を比較した。なお、条件として、導電性膜８２を形成する際に使用するマスクを変えた。使用されたマスクは、図９（ａ）〜図９（ｄ）に示すものである。また、導電性膜８２の構造は上記した通りである。また、測定ポイントは図１２に示す通りである。いずれの場合も、上部画素電極８０上の画素間に対応する部分に、１画素の長辺の１／１０以下の幅を有する導電性膜８２を形成すれば、測定箇所における面内輝度のばらつきは±３％以内であった。
【００８４】
以上説明したように、上部画素電極８０上の画素間に対応する部分に、１画素の長辺の１／１０以下の幅を有する導電性膜８２を形成することにより、上部画素電極８０の配線抵抗を下げることができ、発光輝度に生じるバラツキを低く抑えることができる。また、導電性膜８２は、所定長さの直線状に形成される。これにより、導電性膜８２は、マスクを使用する蒸着によって容易に形成することが可能となる。
【００８５】
なお、以上の説明では、導電性膜８２が所定長さの直線状に形成される場合を説明した。しかし、導電性膜８２は、直線状でなくてもよい。例えば、図１３に示すような、Ｌ字状、十字状などであってもよい。即ち、１回の蒸着処理によって形成される各導電性膜８２は、環状のように閉じた形状ではなく、少なくとも２つの端部を有する形状であれば、どのような形状であってもよい。但し、この場合も、上記したように、導電性膜８２の幅は、１画素の長辺の長さに比べて十分狭く設定される。
【００８６】
また、本発明が適用された画像表示装置は、カーステレオ、携帯機器など、画像表示パネルを備える機器であれば如何なるものにも使用することが可能である。
【図面の簡単な説明】
【００８７】
【図１】図１は、画像表示装置を構成する電界効果型薄膜トランジスタ（ＦＥＴ）の製造方法を示す図である。
【図２】図２は、画像表示装置を構成する有機ＥＬ素子の製造方法を示す図である。
【図３】図３は、青緑色光を発する有機ＥＬ素子の発光特性を説明するための発光スペクトルを示す図である。
【図４】図４は、Ｐ型ＦＥＴに接続される有機ＥＬ素子の構成を示す図である。
【図５】図５は、白色光を発する有機ＥＬ素子の発光特性を説明するための発光スペクトルを示す図である。
【図６】図６は、画像表示装置を構成するカラーフイルタの配列を示す図である。
【図７】図７は、有機ＥＬ素子とカラーフイルタとを貼り合わせている状態を説明するための概念図である。
【図８】図８は、本発明の実施の形態にかかる定電圧ＴＦＴ駆動方式トップエミッション型パネルの構成を示す図である。
【図９】図９は、図８のパネルを構成する導電性膜を形成する際に使用されるマスクの例を示す図である。
【図１０】図１０は、図９のマスクを用いて形成される導電性膜の配置パターンを示す図である。
【図１１】図１１は、有機ＥＬフルカラーパネルを構成する陰極パッドの配置を示す図である。
【図１２】図１２は、有機ＥＬフルカラーパネルの面平均輝度を測定する際の測定ポイントを示す図である。
【図１３】図１３は、導電性膜の他の形状の例を示す図である。
【符号の説明】
【００８８】
１        基板
３        ゲート電極
８        有機ＥＬ層
８−１    第１有機層（電子輸送層）
８−２    発光層
８−３    正孔輸送層
８−４    正孔注入層
８’      有機ＥＬ層
８’−１  正孔注入層
８’−２  正孔輸送層
８’−３  下部発光層
８’−４  上部発光層
８’−５  電子輸送層
８’−６  無機電子注入層
９        上部画素電極
２０      活性シリコン層
２１      ゲート酸化膜
２２      層間絶縁層
２３      ホール
２４      Ａｌ配線
２５      下部画素電極
２６      エッジカバー
３０      対向基板
３１      カラーフィルタ
３１Ｒ    赤色フィルタ
３１Ｇ    緑色フィルタ
３１Ｂ    青色フィルタ
３４      蛍光フィルタ
５３      ＴＥＴ
７１      絶縁基板
７２      対向基板
７３ｓ    ソース電極
７３ｄ    ドレイン電極
７４      ＴＦＴ
７５ｓ    ソース電極
７５ｄ    ドレイン電極
７６      メタル層
７７      ＩＴＯ層
７８      下部画素電極
７９      有機ＥＬ層
８０      上部画素電極
８１      エッジカバー
８２      導電性膜
８３      絶縁膜
８３ａ    ホール
８３ｂ    第１層間絶縁膜
８３ｃ    第２層間絶縁膜
８３ｄ    第３層間絶縁膜
８４      カラーフィルタ
８５      ブラックマトリクス
【図１】
2005283922.tif 000012
【図２】
2005283922.tif 000013
【図３】
2005283922.tif 000014
【図４】
2005283922.tif 000015
【図５】
2005283922.tif 000016
【図６】
2005283922.tif 000017
【図７】
2005283922.tif 000018
【図８】
2005283922.tif 000019
【図９】
2005283922.tif 000020
【図１０】
2005283922.tif 000021
【図１１】
2005283922.tif 000022
【図１２】
2005283922.tif 000023
【図１３】
2005283922.tif 000024