(57)【要約】【課題】  チップサイズパッケージ型の半導体装置及びその製造方法において、信頼性の向上を図る。【解決手段】  パッド電極５３が形成されたシリコンウエハー５１の表面にガラス基板５６を接着する。次に、シリコンウエハー５１の裏面からパッド電極５３に到達するビアホールＶＨを形成する。その後、緩衝層６０を形成し、さらに、ビアホールＶＨからシリコンウエハー５１の裏面に延びてパッド電極５３と接続する配線層６３を形成する。そして、配線層６３上に、これを覆うようにして補強層６４を形成する。この補強層６４上にはソルダーマスク６５を形成し、補強層５４及びソルダーマスク６５の一部に開口部Ｋを設ける。この開口部Ｋには、ハンダボール６６を形成する。最後に、ダイシングにより、ガラス基板５６に支持されたシリコンウエハー５１を個々のシリコンチップ５１Ａに分割する。【選択図】  図１１
2005260080.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの第１の主面上に形成されたパッド電極と、
前記半導体チップの第１の主面に接着された支持体と、
前記半導体チップの第２の主面から前記パッド電極の表面に貫通するビアホールと、
前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記半導体チップの第２の主面上に延びる配線層と、
前記配線層上を覆うようにして形成され、かつ当該配線層を補強する補強層と、を有することを特徴とする半導体装置。
【請求項２】
前記半導体チップの第２の主面から前記ビアホールの側壁にかけて形成された絶縁膜と、
前記補強層上を覆うようにして形成された保護層と、
前記補強層及び前記保護層の一部を開口する開口部と、
前記開口部で露出する前記配線層上に形成された導電端子と、を有し、
前記配線層は、前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記絶縁膜上を含む前記半導体チップの第２の主面上に延びていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記補強層は、シリコン酸化膜もしくはシリコン窒化膜から成ることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
パッド電極が形成された半導体基板を準備し、
前記半導体基板の第１の主面に支持体を接着する工程と、
前記半導体基板の第２の主面から前記パッド電極の表面に到達するビアホールを形成する工程と、
前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記半導体基板の第２の主面上に延びる配線層を形成する工程と、
前記配線層上を覆うようにして、当該配線層を補強する補強層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記半導体基板の第１の主面に支持体を接着した後、前記半導体基板の第２の主面上に第１の絶縁膜を形成する工程と、
前記ビアホールを形成した後、前記ビアホール内を含む前記半導体基板の第２の主面の全面に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を異方性エッチングして、前記ビアホールの底部に位置する第２の絶縁膜を除去して、前記ビアホールの側壁に側壁絶縁膜を形成する工程と、
前記配線層及び前記補強層を形成した後、前記補強層上を覆うようにして保護層を形成する工程と、
前記補強層及び前記保護層の一部をエッチングして、前記配線層の一部を露出する開口部を形成する工程と、
前記開口部で露出する前記配線層上に導電端子を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記ビアホールを形成した後、前記ビアホール内を含む前記半導体基板の第２の主面の全面に、絶縁膜を形成する工程と、
前記絶縁膜を異方性エッチングして、前記ビアホールの底部に位置する前記絶縁膜を除去して、前記ビアホールの側壁に側壁絶縁膜を形成する工程と、
前記配線層及び前記補強層を形成した後、前記補強層上を覆うようにして保護層を形成する工程と、
前記補強層及び前記保護層の一部をエッチングして、前記配線層の一部を露出する開口部を形成する工程と、
前記開口部で露出する前記配線層上に導電端子を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項７】
前記補強層は、シリコン酸化膜もしくはシリコン窒化膜から成ることを特徴とする請求項４，５，６のうちいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップサイズパッケージ型の半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、三次元実装技術として、また新たなパッケージ技術として、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
【０００３】
従来より、ＣＳＰの一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
【０００４】
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００５】
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
【０００６】
図１３は、従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図１３（Ａ）はこのＢＧＡ型の半導体装置の表面側の斜視図である。また、図１３（Ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。
【０００７】
このＢＧＡ型の半導体装置１０１は、第１及び第２のガラス基板１０２、１０３の間に半導体チップ１０４がエポキシ樹脂１０５ａ、１０５ｂを介して封止されて成る。第２のガラス基板１０３の一主面上、即ちＢＧＡ型の半導体装置１０１の裏面上には、導電端子１０６が格子状に複数配置されている。この導電端子１０６は、第２の配線１１０を介して半導体チップ１０４へと接続される。複数の第２の配線１１０には、それぞれ半導体チップ１０４の内部から引き出された第１の配線が接続されており、各導電端子１０６と半導体チップ１０４との電気的接続がなされている。
【０００８】
このＢＧＡ型の半導体装置１０１の断面構造について図１４を参照して更に詳しく説明する。図１４はダイシングラインに沿って、個々のチップに分割されたＢＧＡ型の半導体装置１０１の断面図を示している。
【０００９】
半導体チップ１０４の表面に配置された絶縁膜１０８上に第１の配線１０７が設けられている。この半導体チップ１０４は樹脂層１０５ａによって第１のガラス基板１０２と接着されている。また、この半導体チップ１０４の裏面は、樹脂層１０５ｂによって第２のガラス基板１０３と接着されている。
【００１０】
そして、第１の配線１０７の一端は第２の配線１１０と接続されている。この第２の配線１１０は、第１の配線１０７の一端から第２のガラス基板１０３の表面に延在している。そして、第２のガラス基板１０３上に延在した第２の配線１１０上には、ボール状の導電端子１０６が形成されている。
【００１１】
上述した技術は、例えば以下の特許文献１に記載されている。
【特許文献１】特表２００２−５１２４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述したＢＧＡ型の半導体装置１０１において、第１の配線１０７と第２の配線１１０との接触面積が非常に小さいので、この接触部分で断線するおそれがあった。また、第２の配線１１０のステップカバレージにも問題があった。
【００１３】
また、第２の配線１１０の強度が充分でないため、本体である半導体装置をプリント基板へ実装する際などに生じるせん断応力（水平方向に加わる力）や衝撃により、第２の配線１１０に歪みが生じて、第２の配線１１０が変形、破損もしくは移動するなどの問題が生じていた。結果として、半導体装置の信頼性が低下していた。
【００１４】
そこで、本発明は、チップサイズパッケージ型の半導体装置及びその製造方法において、信頼性の向上を図る。
【課題を解決するための手段】
【００１５】
本発明の半導体装置は、上記課題に鑑みて為されたものであり、半導体チップの第１の主面上に形成されたパッド電極と、半導体チップの第１の主面に接着された支持体と、半導体チップの第２の主面からパッド電極の表面に貫通するビアホールと、ビアホールを通してパッド電極と電気的に接続され、かつビアホールから半導体チップの第２の主面上に延びる配線層と、配線層上を覆うようにして形成され、かつ当該配線層を補強する補強層（例えばシリコン酸化膜もしくはシリコン窒化膜から成る）と、を有することを特徴とする。
【００１６】
また、本発明の半導体装置は、上記構成に加えて、半導体チップの第２の主面からビアホールの側壁にかけて形成された絶縁膜と、補強層上を覆うようにして形成された保護層と、補強層及び保護層の一部を開口する開口部と、開口部で露出する配線層上に形成された導電端子と、を有し、配線層は、ビアホールを通してパッド電極と電気的に接続され、かつビアホールから絶縁膜上を含む半導体チップの第２の主面上に延びていることを特徴とする。
【００１７】
また、本発明の半導体装置の製造方法は、パッド電極が形成された半導体基板を準備し、半導体基板の第１の主面に支持体を接着する工程と、半導体基板の第２の主面からパッド電極の表面に到達するビアホールを形成する工程と、ビアホールを通してパッド電極と電気的に接続され、かつビアホールから半導体基板の第２の主面上に延びる配線層を形成する工程と、配線層上を覆うようにして当該配線層を補強する補強層（例えばシリコン酸化膜もしくはシリコン窒化膜から成る）を形成する工程と、を有することを特徴とする。
【００１８】
また、本発明の半導体装置の製造方法は、上記工程に加えて、半導体基板の第１の主面に支持体を接着した後、半導体基板の第２の主面上に第１の絶縁膜を形成する工程と、ビアホールを形成した後、ビアホール内を含む半導体基板の第２の主面の全面に第２の絶縁膜を形成する工程と、第２の絶縁膜を異方性エッチングしてビアホールの底部に位置する第２の絶縁膜を除去して、ビアホールの側壁に側壁絶縁膜を形成する工程と、配線層及び補強層を形成した後、補強層上を覆うようにして保護層を形成する工程と、補強層及び保護層の一部をエッチングして配線層の一部を露出する開口部を形成する工程と、開口部で露出する配線層上に導電端子を形成する工程と、半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする。
【００１９】
もしくは、本発明の半導体装置の製造方法は、上記工程に加えて、ビアホールを形成した後、ビアホール内を含む半導体基板の第２の主面の全面に、絶縁膜を形成する工程と、絶縁膜を異方性エッチングして、ビアホールの底部に位置する絶縁膜を除去して、ビアホールの側壁に側壁絶縁膜を形成する工程と、配線層及び補強層を形成した後、補強層上を覆うようにして保護層を形成する工程と、補強層及び保護層の一部をエッチングして、配線層の一部を露出する開口部を形成する工程と、開口部で露出する配線層上に導電端子を形成する工程と、半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする。
【発明の効果】
【００２０】
本発明によれば、半導体チップのパッド電極からその導電端子に至るまでの配線層が、ビアホールを介して形成されるため、上記配線層の断線やステップカバレージの劣化を防止することができる。さらに、上記配線層は、その強度を補強する補強層に覆われているため、半導体装置をプリント基板へ搭載する際などに生じるせん断応力（水平方向に加わる力）や衝撃による配線層の歪み（配線層の変形や移動等）や、配線層の腐食等に対する耐久性を向上することができる。また、配線層６３が銅から成る場合、いわゆる銅汚染が生じることを極力抑止することができる。
【００２１】
また、保護層は、複数の異なる層（配線層や絶縁膜）を覆うことなく、補強層のみを覆うことにより、半導体チップを保護する。これにより、保護層の半導体チップに対する密着性が向上する。
【００２２】
また、導電端子は緩衝層上に形成されるので、プリント基板への実装時における衝撃が緩和され半導体装置の損傷を防止できる。また、導電端子は、半導体チップの第２の主面より緩衝層の膜厚の分だけ、高い位置に形成される。これにより、この半導体装置がプリント基板へ実装された時に生じる応力が吸収されやすくなり、導電端子の損傷を極力防止することができる。
【００２３】
結果として、信頼性の高いチップサイズパッケージ型の半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００２４】
次に、本実施形態について図面を参照しながら詳細に説明する。まず、この半導体装置の構造について説明する。図１２はこの半導体装置の断面図であり、後述する工程を経た半導体基板、即ちシリコンウエハー５１をダイシングライン領域ＤＬのダイシングライン中心ＤＳに沿って個々の半導体チップに分割したものを示している。
【００２５】
半導体チップであるシリコンチップ５１Ａは、例えばＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサ・チップであり、その第１の主面である表面にはＢＰＳＧ等の層間絶縁膜５２を介してパッド電極５３が形成されている。このパッド電極５３は、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域ＤＬにまで拡張したものであり、拡張パッド電極とも呼ばれる。
【００２６】
このパッド電極５３は、シリコン窒化膜等のパッシベーション膜５４で被覆されている。このパッド電極５３が形成されたシリコンチップ５１Ａの表面には、例えばエポキシ樹脂から成る樹脂層５５を介して、支持体であるガラス基板５６が接着されている。この支持体であるガラス基板５６はシリコンチップ５１Ａを支持すると共に、シリコンチップ５１Ａを保護する機能を有するものである。
【００２７】
シリコンチップ５１ＡがＣＣＤイメージセンサ・チップの場合には、外部からの光をシリコンチップ５１Ａの表面のＣＣＤデバイスで受光する必要があるため、ガラス基板５６のような透明基板、もしくは半透明基板を用いる必要がある。シリコンチップ５１Ａが受光や発光するものでない場合には、ガラス基板に限らず、不透明基板を用いてもよい。例えば、金属や有機物から成る基板状のもの、もしくはテープ状のものを用いてもよい。
【００２８】
そして、シリコンチップ５１Ａの第２の主面である裏面から、パッド電極５３に到達するビアホールＶＨが形成されている。また、ビアホールＶＨの側壁には側壁絶縁膜５９Ａが形成されている。側壁絶縁膜５９Ａは後述する配線層６３とシリコンチップ５１Ａとを電気的に絶縁するものである。
【００２９】
また、シリコンチップ５１Ａの裏面には、ビアホールＶＨと隣接した領域に、第１の絶縁膜５７及び第２の絶縁膜５９を介して、緩衝層６０が形成されている。なお、第１の絶縁膜５７は、必ずしも形成されていなくともよく、同じく、当該緩衝層６０の省略を制限するものではない。
【００３０】
そして、このビアホールＶＨを通してパッド電極５３に電気的に接続し、かつビアホールＶＨからシリコンチップ５１Ａの裏面上に延在する配線層６３（再配線層とも呼ばれる）が形成されている。配線層６３は、緩衝層６０を覆うように、シリコンチップ５１Ａの裏面上に延びている。配線層６３の下層にはシード層６１が設けられているが、これは配線層６３を電解メッキによって形成する際に用いられるメッキ電極となる金属層である。シード層６１及び配線層６３は、例えば銅（Ｃｕ）から成る。
【００３１】
一般に、上述したような配線層６３は、その金属的特性により、半導体装置をプリント基板へ実装する際などに生じるせん断応力（水平方向に加わる力）や衝撃によって歪みが生じて、配線層６３が変形、破損もしくは移動するおそれがある。即ち、配線層６３の強度が充分ではなかった。そこで、本実施形態では、配線層６３の強度を補強するための補強層６４が、配線層６３上及び第１の絶縁膜５７上に、配線層６３を覆うようにして形成されている。これにより、上記せん断応力や衝撃に対する配線層６３の強度が向上して、配線層６３が変形、破損もしくは移動することを極力抑止することができる。さらに、配線層６３に腐食等の損傷が発生することを抑止することができる。また、配線層６３が銅（Ｃｕ）から成る場合、これを起因とする、いわゆる銅汚染が生じることを極力抑止することができる。この補強層６４は、例えばシリコン酸化膜（ＳｉＯ２膜）もしくはシリコン窒化膜（ＳｉＮ膜）から成ることが好ましい。
【００３２】
さらに、補強層６４は、保護層であるソルダーマスク６５によって覆われている。補強層６４及びソルダーマスク６５には、緩衝層６０上の部分に開口部Ｋが形成されている。このソルダーマスク６５の開口部Ｋを通して、導電端子であるハンダボール６６が搭載されている。これにより、ハンダボール６６と配線層６３とが電気的に接続されている。このようなハンダボール６６を複数形成することでＢＧＡ構造を得ることができる。
【００３３】
こうして、シリコンチップ５１Ａのパッド電極５３から、その裏面に形成されたハンダボール６６に至るまでの配線が可能となる。また、ビアホールＶＨを通して配線しているので、断線が起こりにくくステップカバレージも優れている。さらに、配線層６３は、補強層６４に覆われているため、配線層６３の腐食や、半導体装置をプリント基板へ搭載する際に生じる応力や衝撃による配線層６３の歪み（配線層６３の変形や移動等）に対する耐久性が向上する。
【００３４】
また、ハンダボール６６は、緩衝層６０上に配置されているので、このハンダボール６６を介して、半導体装置をプリント基板へ搭載する際に、緩衝層６０が一種のクッションとして働き、その衝撃が緩和され、ハンダボール６６や本体である半導体装置が損傷することが防止される。
【００３５】
また、ハンダボール６６の形成位置がシリコンチップ５１Ａの裏面より緩衝層６０の厚さ分だけ高くなる。これにより、この半導体装置をプリント基板に搭載する際に、プリント基板とハンダボール６６との熱膨張係数の差によって生じる応力や衝撃によって、ハンダボール６６やシリコンチップ５１Ａが損傷することが防止される。
【００３６】
なお、緩衝層６０は、有機絶縁物や無機絶縁物、金属、シリコン、ホトレジスト等の様々な材質を用いることができるが、クッションとして機能させるには、弾力性に富んだ有機絶縁物や無機絶縁物、ホトレジスト等が適している。
【００３７】
また、シリコンチップ５１Ａは、ＧａＡｓ、Ｇｅ、Ｓｉ−Ｇｅ等の他の材料の半導体チップであってもよい。また、ガラス基板５６は、シリコンチップ５１Ａの熱膨張係数Ｋsに近い熱膨張係数Ｋgを有していることが好ましい。その熱膨張係数Ｋgの範囲はＳｉの熱膨張係数Ｋs（２．６〜３．０ｐｐｍ／°Ｋ）の±３０％以内である。即ち、ガラス基板の熱膨張係数Ｋg、シリコンチップ５１Ａの熱膨張係数Ｋsとすると、０．７Ｋs≦Ｋg≦１．３Ｋsという関係が成り立つことである。
【００３８】
これによって、ガラス基板５６とシリコンチップ５１Ａの熱膨張係数の差異によるガラス基板５６の反りが極力防止される。シリコンチップ５１Ａが他の材料の半導体チップである場合にも同様のことが言える。
【００３９】
次に、上述した本実施形態に係る半導体装置の製造方法について説明する。本実施形態に係る半導体装置の製造方法は、例えば以下のように行われる。なお、図１乃至図１２は半導体基板であるシリコンウエハー５１の断面を示しており、後述するダイシング工程で分割される予定の隣接チップの境界（即ちダイシングライン領域ＤＬ近傍）の断面を示している。図１乃至図１２では、シリコンウエハー５１の第１の主面、即ち表面には、図示しない半導体集積回路（例えば、ＣＣＤイメージセンサ）が形成されているものとする。
【００４０】
最初に、図１に示すように、シリコンウエハー５１の表面に、ＢＰＳＧ等の層間絶縁膜５２を介して、一対のパッド電極５３を形成する。この一対のパッド電極５３は例えばアルミニウム、アルミニウム合金、銅などの金属層から成り、その厚さは１μｍ程度である。また、一対のパッド電極５３はダイシングライン領域ＤＬに拡張され、その拡張された端部をダイシングライン領域ＤＬのダイシングライン中心ＤＳの手前に配置している。
【００４１】
そして、一対のパッド電極５３を覆うシリコン窒化膜等のパッシベーション膜５４を形成し、さらにこのパッシベーション膜５４上に、例えばエポキシ樹脂から成る樹脂層５５を塗布する。
【００４２】
そして、この樹脂層５５を介して、シリコンウエハー５１の表面にガラス基板５６を接着する。このガラス基板５６はシリコンウエハー５１を支持及び保護する機能を有する。なお、ガラス基板に限らず、例えば金属や有機物から成る基板状のもの、もしくはテープ状のものを用いてもよい。
【００４３】
そして、このガラス基板５６が接着された状態で、必要に応じてシリコンウエハー５１の裏面エッチング、いわゆるバックグラインドを行い、その厚さを、例えば１５０μｍ程度に加工する。
【００４４】
その後、酸（例えば、ＨＦと硝酸等との混合液）をエッチャントとして用いて２０μｍ程度、シリコンウエハー５１をエッチングする。これにより、バックグラインドによって生じたシリコンウエハー５１の機械的なダメージ層が除去され、シリコンウエハー５１の表面に形成されたデバイスの特性が改善される。本実施形態では、シリコンウエハー５１の最終仕上がりの厚さは１３０μｍ程度であるが、これはデバイスの種類に応じて適宜選択することができる。
【００４５】
そして、上記工程により裏面が削られたシリコンウエハー５１の裏面の全面に第１の絶縁膜５７を形成する。この第１の絶縁膜５７は、例えばプラズマＣＶＤ法によって形成され、ＰＥ−ＳｉＯ２膜やＰＥ−ＳｉＮ膜が適している。なお、第１の絶縁膜５７の形成は省略されても構わない。
【００４６】
次に、図２に示すように、第１の絶縁膜５７上にホトレジスト層５８を選択的に形成する。即ち、ホトレジス等層５８は、パッド電極５３に対応した位置に開口部を有して形成される。このホトレジスト層５８をマスクとして、第１の絶縁膜５７及びシリコンウエハー５１のエッチングを行う。このエッチングにより、シリコンウエハー５１を貫通するビアホールＶＨを形成する。ここで、ビアホールＶＨの底部には層間絶縁膜５２が露出され、それに接してパッド電極５３がある。
【００４７】
なお、第１の絶縁膜５７の形成を省略した場合には、シリコンウエハー５１上に直接形成したホトレジスト層５８をマスクとして、シリコンウエハー５１のエッチングを行う。
【００４８】
ビアホールＶＨを形成するエッチングの方法には、レーザービームを用いてエッチングする方法やドライエッチングを使用する方法がある。ビアホールＶＨの断面形状は、後述するシード層６１の被覆性を良くするために、順テーパー形状に加工してもよい。
【００４９】
次に、図３に示すように、ビアホールＶＨが形成されたシリコンウエハー５１の裏面全体に第２の絶縁膜５９を形成する。第２の絶縁膜５９は、例えばプラズマＣＶＤ法によって形成され、ＰＥ−ＳｉＯ２膜やＰＥ−ＳｉＮ膜が適している。第２の絶縁膜５９は、ビアホールＶＨの底部、側壁、及び第１の絶縁膜５７上に形成される。
【００５０】
なお、第１の絶縁膜５７の形成が省略されている場合には、第２の絶縁膜５９は、ビアホールＶＨの底部及び側壁を含むシリコンウエハー５１の裏面上に形成される。
【００５１】
次に、図４に示すように、ビアホールＶＨに隣接して、第２の絶縁膜５９上に緩衝層６０を形成する。緩衝層６０は、フィルムレジストを用い、マスク露光及び現像処理により、所定の領域に形成することができる。緩衝層６０は、これに限らず、有機絶縁物や無機絶縁物、金属、シリコン、ホトレジスト等の様々な材質を用いることができるが、クッションとして機能させるには、弾力性に富んだ有機絶縁物や無機絶縁物、ホトレジスト等が適している。
【００５２】
次に、図５（ａ）に示すように、ホトレジスト層を用いないで、異方性のドライエッチングを行う。これにより、ビアホールＶＨの側壁の側壁のみに第２の絶縁膜５９が残り、これが側壁絶縁膜５９Ａとなる。また、ビアホールＶＨの底部に位置する第２の絶縁膜５９及び層間絶縁膜５２がエッチング除去される。そして、ビアホールＶＨの底部では、パッド電極５３が露出される。
【００５３】
このように、本実施形態では、ビアホールＶＨの形成後に、第２の絶縁膜５９をビアホールＶＨ内に形成し、緩衝層６０の形成後に、ビアホールＶＨの底部に位置する第２の絶縁膜５９及び層間絶縁膜５２をエッチングして除去し、パッド電極５３を露出している。
【００５４】
これとは反対に、ビアホールＶＨの底部をエッチングして、パッド電極５３を露出した後に、緩衝層６０を形成することも可能であるが、そうすると、緩衝層６０を形成する時に、露出されたビアホールＶＨの底部が汚染され、後にビアホールＶＨ内に形成する配線層６３とパッド電極５３との電気的接続が不良になるおそれがある。そこで、本実施形態のように、ビアホールＶＨを形成後に、ビアホールＶＨの底部をエッチングする方が、配線層６３とパッド電極５３との良好な電気的接続を得る上で好ましい。
【００５５】
また、図５の工程で、緩衝層６０を形成後にビアホールＶＨ内の絶縁膜をエッチングして側壁絶縁膜５９Ａを形成しているが、このエッチングにより緩衝層６０の表面が粗くなり、後述するシード層６１との密着性が上がるという利点もある。
【００５６】
なお、第１の絶縁膜５７の形成が省略されている場合には、図５（ｂ）に示すように、ホトレジスト層を用いずに、ビアホールＶＨを含むシリコンウエハー５１の裏面上に形成された第２の絶縁膜５９ａに対して、異方性のエッチングを行う。これにより、ビアホールＶＨの側壁に第２の絶縁膜５９ａが残り、これが側壁絶縁膜５９ａとなる。また、シリコンウエハー５１の裏面上に形成されている第２の絶縁膜５９ａは、ビアホールＶＨの底部に位置する第２の絶縁膜５９ａよりも厚く形成されているため、当該異方性エッチングを行った後も、絶縁膜として残存する。即ち、ビアホールＶＨの底部に位置する第２の絶縁膜５９ａのみが除去される。
【００５７】
次に、配線層６３を形成する工程を説明する。図６に示すように、シード層６１をスパ
ッタ法、ＭＯＣＶＤ法、無電解メッキなどのいずれかの方法により、シリコンウエハー５
１の裏面側から、ビアホールＶＨ内を含むシリコンウエハー５１の裏面全体に形成する。シード層６１は、例えば銅（Ｃｕ）層、もしくはチタンタングステン（ＴｉＷ）層やチタンナイトライド（ＴｉＮ）層、タンタルナイトライド（ＴａＮ）層などのバリアメタル層、もしくは銅（Ｃｕ）層とバリアメタル層との積層構造から成る。ここで、ビアホールＶＨ内では、シード層６１は、パッド電極５３と電気的に接続され、かつ側壁絶縁膜５９Ａを覆うように形成される。
【００５８】
また、シード層６１は緩衝層６０も覆っている。ここで、シード層６１を構成するバリアメタル層は、銅（Ｃｕ）が側壁絶縁膜５９Ａを通してシリコンウエハー５１中に拡散するのを防止する。ただし、側壁絶縁膜５９Ａがシリコン窒化膜（ＳｉＮ膜）で形成されている場合には、シリコン窒化膜（ＳｉＮ膜）が銅拡散に対するバリアとなるため、シード層６１は銅（Ｃｕ）のみでも問題ない。
【００５９】
このシード層６１は、後述する電解メッキ時のメッキ成長のためメッキ電極となる。その厚さは１μｍ程度でよい。なお、ビアホールＶＨが順テーパーに加工されている場合には、シード層６１の形成にはスパッタ法を用いることができる。
【００６０】
そして、シード層６１に対して銅（Ｃｕ）の電界メッキを行うが、その前に図７に示すように、電界メッキを行わない領域に対して、選択的にホトレジスト層６２を形成する。この領域は、配線層６３及びハンダボール６６の形成領域を除く領域である。
【００６１】
次に、図８に示すように、銅（Ｃｕ）の電解メッキを行うことで配線層６３を形成する。配線層６３はビアホールＶＨからシリコンウエハー５１の裏面に取り出され、この裏面上を延びて、緩衝層６０を覆う。これにより配線層６３は、パッド電極５３と電気的に接続される。
【００６２】
なお、配線層６３は、シリコンウエハー５１の裏面の所望領域に、所望の本数を形成することができる。
【００６３】
また、図８では、配線層６３は、ビアホールＶＨ内に完全に埋め込まれているが、メッキ時間の調整により、不完全に埋め込まれても良い。また、配線層６３は、銅（Ｃｕ）の電解メッキにより、ビホールＶＨ内に埋め込まれるように形成されているが、これには限定されず、他の方法により形成されてもよい。例えば、配線層６３は、スズ（Ｓｎ）をメッキ形成した後、さらに銅（Ｃｕ）のメッキ形成を行うことにより形成されてもよい。もしくは、配線層６３は、ＣＶＤ法やＭＯＣＶＤ法により、ビアホールＶＨ内に銅（Ｃｕ）等の金属を埋め込む方法により形成されてもよい。また、配線層６３は、アルミニウム（Ａｌ）等の金属を用いたスパッタにより形成されてもよい。
【００６４】
そして、ホトレジスト層６２を除去し、配線層６３をマスクとして、ホトレジスト層６２の下に残存しているシード層６１をエッチングにより除去する。このとき、配線層６３もエッチングされるが、配線層６３はシード層より厚いので問題はない。
【００６５】
なお、図７及び図８では、シリコンウエハー５１の裏面側の一部の領域にホトレジスト層６２を形成した後に、これをマスクとして配線層６３を形成しているが、本発明はこれに限定されず、配線層６３を、例えば以下のように形成してもよい。即ち、図示しないが、ビアホールＶＨを含むシリコンウエハー５１の裏面側の全面に配線層６３用の金属層を形成した後、当該金属層上にホトレジスト層を形成し、当該ホトレジスト層をマスクとしたパターニングにより、配線層６３を形成してもよい。
【００６６】
次に、図９に示すように、配線層６３上及び第１の絶縁膜５７上に、配線層６３を覆うようにして、シリコン酸化膜（ＳｉＯ２膜）もしくはシリコン窒化膜（ＳｉＮ膜）から成る補強層６４を形成する。さらに、図１０に示すように、補強層６４上に、保護層であるソルダーマスク６５を形成する。そして、緩衝層６０の形成位置に対応するソルダーマスク６５及び補強層６４の一部の箇所を、例えばエッチング等により選択的に除去して、当該箇所において配線層６３を露出する開口部Ｋを設ける。
【００６７】
次に、図１１に示すように、スクリーン印刷法を用いて、配線層６３の所定領域上、即ち開口部Ｋで露出する配線層６３上にハンダを印刷し、このハンダを熱処理でリフローさせることで、ハンダボール６６を形成する。ハンダボール６６は、ハンダに限らず、鉛フリーの低融点金属材料を用いて形成しても良い。また、開口部Ｋの数や形成領域を適宜選択することにより、ハンダボール６６は、その数や形成領域を自由に選択して形成することができる。なお、ハンダによるハンダボール６６の形成に替えて、メッキ形成による導電端子（ハンダボール６６の形成箇所に設けられる）の形成を行ってもよい。
【００６８】
そして、図１２に示すように、ダイシングライン領域ＤＬのダイシングライン中心ＤＳに沿ってダイシング工程を行い、シリコンウエハー５１を複数のシリコンチップ５１Ａに分割する。このダイシング工程では、ダイシングブレードを用いて切削している。
【００６９】
上述したように、本実施形態では、パッド電極５３からシリコンチップ５１Ａの裏面に形成されたハンダボール６６に至るまでの配線層６３を、ビアホールＶＨを通して配線しているので、配線層６３の断線が起こりにくくステップカバレージも優れている。
【００７０】
また、配線層６３は補強層６４に覆われているため、配線層６３の強度が補強され、本体である半導体装置をプリント基板へ実装する際などにおける配線層６３の歪み（配線層６３の変形や移動等）が生じにくくなると共に、配線層６３の腐食に対する耐性が高められる。また、配線層６３の銅（Ｃｕ）を起因とする、いわゆる銅汚染が生じることを極力抑止することができる。
【００７１】
また、ソルダーマスク６５は、複数の異なる層（配線層６３や第１の絶縁膜５７）を覆うことなく、補強層６４のみを覆うことにより、シリコンチップ５１Ａを保護する。これにより、ソルダーマスク６５のシリコンチップ５１Ａに対する密着性が向上する。
【００７２】
また、ハンダボール６６は、シリコンチップ５１Ａの裏面より緩衝層６０の膜厚の分だけ高い位置に形成されている。これにより、この半導体装置がプリント基板へ実装された時に生じる応力や衝撃が吸収されやすくなり、ハンダボール６６の損傷を極力防止することができる。また、ハンダボール６６は、緩衝層６０上に形成されるので、プリント基板へ半導体装置を実装する際の衝撃が緩和され、半導体装置の損傷を防止できる。
【００７３】
なお、上述した本実施形態では、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域ＤＬまで拡張して成るパッド電極５３を形成しているが、これには限定されず、パッド電極５３の代わりにダイシングライン領域ＤＬまで拡張されない通常のワイヤボンディングに用いられるパッド電極をそのまま利用しても良い。この場合は、ビアホールＶＨの形成位置をこのパッド電極に合わせれば良く、他の工程は全く同じである。
【００７４】
また、本発明は、ハンダボール６６が形成されたＢＧＡ型の半導体装置及びその製造方法に適用されるものとしたが、本発明はこれに制限されるものではない。即ち、本発明は、シリコンウエハーを貫通するビアホールに形成された配線層を有するものであれば、ハンダボールが形成されない半導体装置及びその製造方法にも適用されるものである。例えば、ＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置及びその製造方法にも適用される。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図８】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図９】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１０】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１１】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１２】本発明の実施形態に係る半導体装置及びその製造方法を説明する断面図である。
【図１３】従来に係る半導体装置を説明する図である。
【図１４】従来に係る半導体装置を説明する図である。
【図１】
2005260080.tif 000003
【図２】
2005260080.tif 000004
【図３】
2005260080.tif 000005
【図４】
2005260080.tif 000006
【図５】
2005260080.tif 000007
【図６】
2005260080.tif 000008
【図７】
2005260080.tif 000009
【図８】
2005260080.tif 000010
【図９】
2005260080.tif 000011
【図１０】
2005260080.tif 000012
【図１１】
2005260080.tif 000013
【図１２】
2005260080.tif 000014
【図１３】
2005260080.tif 000015
【図１４】
2005260080.tif 000016