(57)【要約】【課題】パルスアーク溶接において、ピーク電流通電期間中の出力が所定の出力電圧を出力できない。【解決手段】所定のインバータ周波数でのパルス幅変調制御によって出力を制御するインバータ制御溶接電源を使用し、消耗性電極にピーク電流の通電とベース電流の通電とからなる溶接電流でパルスアーク溶接を行なうパルスアーク溶接用インバータ制御溶接電源の出力制御方法において、インバータ周波数を、ピーク電流の通電期間中は予め定めた低い周波数に設定し、記ベース電流の通電期間中は予め定めた高い周波数に設定することを特徴とするパルスアーク溶接用インバータ制御溶接電源の出力制御方法である。【選択図】図１
2005271065.tif 000002
【特許請求の範囲】
【請求項１】
所定のインバータ周波数でのパルス幅変調制御によって出力を制御するインバータ制御溶接電源を使用し、消耗性電極にピーク電流の通電とベース電流の通電とからなる溶接電流でパルスアーク溶接を行なうパルスアーク溶接用インバータ制御溶接電源の出力制御方法において、前記インバータ周波数を、前記ピーク電流の通電期間中は予め定めた低い周波数に設定し、前記ベース電流の通電期間中は予め定めた高い周波数に設定することを特徴とするパルスアーク溶接用インバータ制御溶接電源の出力制御方法。
【請求項２】
前記溶接電流が予め定めた基準電流設定値以上のときに前記ピーク電流通電期間とし、前記溶接電流が前記基準電流設定値未満のときに前記ベース電流通電期間とすることを特徴とする請求項１記載のパルスアーク溶接用インバータ制御溶接電源の出力制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、消耗電極を送給してパルス溶接を行なうパルスアーク溶接用インバータ制御溶接電源の出力制御方法において、インバータ周波数の制御に関するものである。
【背景技術】
【０００２】
図７は、従来技術のパルスアーク溶接用インバータ制御溶接電源の出力制御方法を実施するための電源装置の電気接続図である。図７において、インバータ式主電源回路ＰＳは、図示省略の商用電源を整流する１次整流回路と、整流したリップルのある電圧を平滑する平滑回路と、平滑された直流電圧を高周波交流に変換するインバータ回路と、高周波交流をアーク負荷に適した電圧に変換する主変圧器と、変換された電圧を再び整流する２次整流回路と、整流されたリップルのある直流を平滑する直流リアクトルとから形成されている。
【０００３】
出力制御回路は、上記インバータ回路を所定のインバータ周波数でパルス幅変調制御して、上記インバータ回路を形成する複数組のパワートランジスタを制御して出力制御が行なわれる。
【０００４】
上記インバータ制御溶接電源において、パルスマグ・ミグ溶接では同じ平均出力電流、例えば３５０Ａで溶接を行なっても、パルス無しの場合、出力電圧は約３５Ｖとなり、パルス有りの場合、ピーク電流の通電期間に出力電流の変化が大きくなり上記平均出力電流３５０Ａに対してピーク電流の実効出力電流は約６００Ａにも達し、出力電圧に対しては約５０Ｖにもなる。上記よりピーク電流の通電期間には高い出力電圧を必要とするために、従来技術では主変圧器の２次側巻線の巻線数を増やして高い出力電圧を確保していた。更に、上記２次側巻線の巻線数を増やすことに生じる１次側電流の増加に対して、容量の大きいパワートランジスタを使用していた。
【０００５】
先行文献１において、アーク期間中はインバータ回路のインバータ周波数を高くし短絡期間中は上記インバータ周波数を低くしてインバータ電流を安定に制御し、出力電流のリップル成分による高周波振動を減少させる技術が開示されている。
【０００６】
【特許文献１】特公平４−２４１４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
パルスアーク溶接において、平均出力電流を３５０Ａに設定して溶接を行なったとき、ピーク電流通電期間のピーク電流は約６００Ａにもなり、出力電圧も高い電圧を必要とし、上記高い出力電圧を確保するために主変圧器の２次側の巻線数を増やしていた。その結果、主変圧器が大きくなってしまう。更に、２次側の巻線数を増やすことにより主変圧器の１次側電流が増加し、インバータ回路を構成するパワートランジスタの容量は大きいものが必要となりコストアップにもなる。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、第１の発明は、所定のインバータ周波数でのパルス幅変調制御によって出力を制御するインバータ制御溶接電源を使用し、消耗性電極にピーク電流の通電とベース電流の通電とからなる溶接電流でパルスアーク溶接を行なうパルスアーク溶接用インバータ制御溶接電源の出力制御方法において、上記インバータ周波数を、上記ピーク電流の通電期間中は予め定めた低い周波数に設定し、上記ベース電流の通電期間中は予め定めた高い周波数に設定することを特徴とするパルスアーク溶接用インバータ制御溶接電源の出力制御方法である。
【０００９】
第２の発明は、上記溶接電流が予め定めた基準電流設定値以上のときに上記ピーク電流通電期間とし、上記溶接電流が上記基準電流設定値未満のときに上記ベース電流通電期間とすることを特徴とする請求項１記載のパルスアーク溶接用インバータ制御溶接電源の出力制御方法である。
【発明の効果】
【００１０】
第１の発明によれば、大電流が通電するピーク電流通電期間において、インバータ回路のインバータ周波数を低くしてパルス幅変調制御を行なうので、主変圧器の２次側の巻線数を増やさなくても高い出力電圧が得られる。その結果、上記主変圧器の大型化が防げる。更に、上記インバータ回路のインバータ周波数を低くすることで、上記インバータ回路を構成する複数組のパワートランジスタのスイッチング損失が低減し容量の小さいパワートランジスタが使用可能になる。
【００１１】
第２の発明によれば、ピーク電流通電期間において、ピーク電流が基準電流より大きいときにインバータ回路の周波数を低くし、小さいときには逆に周波数を高くして、より精度の良いインバータ周波数切換制御を行なうので、安定したパルスアーク溶接が実現できる。
【発明を実施するための最良の形態】
【００１２】
［実施の形態１］
図１は、本発明の実施の形態１のパルスアーク溶接用インバータ制御溶接電源の出力制御方法を実施する電源装置の電気接続図である。同図において、インバータ式主電源回路ＰＳは、商用電源を入力として出力制御しアーク負荷に適した出力を供給する。
【００１３】
出力電圧検出回路ＶＤは、上記インバータ式主電源回路ＰＳの出力電圧を検出し平均化して出力電圧検出信号Ｖｄとして出力する。電圧設定回路ＶＳは、予め定めた出力電圧値を設定して電圧設定信号Ｖｓとして出力する。電圧誤差増幅回路ＥＶは、フィードバック信号である出力電圧検出信号Ｖｄと、目標値である上記の電圧設定信号Ｖｓとの誤差を増幅して電圧誤差増幅信号Ｅｖとして出力する。
【００１４】
Ｖ／Ｆ変換回路ＶＦは、上記電圧誤差増幅信号Ｅｖを入力としてＶ／Ｆ変換を行ない、Ｖ／Ｆ変換信号Ｖｆを出力する。ピーク電流通電時間設定回路ＴＰは、予め定めたピーク電流通電時間を設定してピーク電流通電時間設定信号Ｔｐとして出力する。モノマルチバイブレータＭＭは、上記Ｖ／Ｆ変換信号ＶｆがＬｏｗレベルからＨｉｇｈレベルに変化することをトリガとして、上記ピーク電流通電時間設定信号Ｔｐによって設定した時間の間、Ｈｉｇｈレベルとなるパルス周期信号Ｔｆを出力する。また、変調回路ＭＣは、上記電圧誤差増幅回路ＥＶ、Ｖ／Ｆ変換回路ＶＦ、ピーク電流通電時間設定回路ＴＰ及びモノマルチバイブレータＭＭから形成される。上記変調回路ＭＣは、上記出力電圧検出信号Ｖｄと上記電圧設定信号Ｖｓとを入力として、それらの信号間の誤差によるパルス周波数変調制御によって上記パルス周期信号Ｔｆを出力する。
【００１５】
ピーク電流設定回路ＩＰは、予め設定したピーク電流設定信号Ｉｐを出力する。ベース電流設定回路ＩＢは、予め設定したベース電流設定信号Ｉｂを出力する。ピークベース切換回路ＳＷは、上記パルス周期信号ＴｆがＨｉｇｈレベルのときはａ側に接続されて上記ピーク電流設定信号Ｉｐを電流制御設定信号Ｉｓｃとして出力し、上記パルス周期信号ＴｆがＬｏｗレベルのときはｂ側に接続されて上記ベース電流設定信号Ｉｂを電流制御設定信号Ｉｓｃとして出力する。
【００１６】
出力制御回路ＳＣは、図２に示す電流誤差増幅回路ＥＩ、三角波発生回路ＯＳＣ及びパルス幅変調制御回路ＰＷＭによって形成されている。上記電流誤差増幅回路ＥＩは、フィードバック信号である出力電流検出信号Ｉｄと、目標値である電流制御設定信号Ｉｓｃとの誤差を増幅して電流誤差増幅信号Ｅｉとして出力する。三角波発生回路ＯＳＣは、パルス周期信号ＴｆがＨｉｇｈレベルのときは予め定めた低い周波数の三角波を出力し、上記パルス周期信号ＴｆがＬｏｗレベルのときは予め定めた高い周波数の三角波を出力する。パルス幅変調制御回路ＰＷＭは、上記電流誤差増幅信号Ｅｉと上記選択された三角波発生信号Ｏｓｃとを比較し、その結果に基づいて出力制御信号Ｓｃを出力する。
【００１７】
送給速度設定回路ＷＳは、送給速度を設定して送給速度設定信号Ｗｓとして出力する。送給制御回路ＷＣは、上記送給速度設定信号Ｗｓを入力として送給制御信号Ｗｃを出力する。ワイヤ送給装置ＷＲは、上記送給制御信号Ｗｃに従ってワイヤの送給を制御する。
【００１８】
図３は、図１に示す電源装置の動作を説明するタイミング図である。図３（Ａ）の波形は、パルス周期信号Ｔｆを示し、図３（Ｂ）の波形は、三角波発生信号Ｏｓｃ（キャリア信号）を示し、図３（Ｃ）は、出力電流検出信号Ｉｄを示す。
【００１９】
図４は、図１に示す電源装置の外部特性を示す。上記電源装置の各配線等に存在するインダクタンスはインバータ周波数に比例して電圧降下が発生し、インバータ周波数が高くなると図４に示すように出力電圧が低下し、逆にインバータ周波数が低くなると出力電圧は上昇する。
【００２０】
図３に示す時刻ｔ＝ｔ１において、パルス周期信号ＴｆがＨｉｇｈレベルになるとピークベース切換回路ＳＷはａ側に接続されてピーク電流設定信号Ｉｐを電流制御設定信号Ｉｓｃとして出力する。電流誤差増幅回路ＥＩは、フィードバック信号である出力電流検出信号Ｉｄと、目標値である電流制御設定信号Ｉｓｃとの誤差を増幅して電流誤差増幅信号Ｅｉとして出力する。
【００２１】
三角波発生回路ＯＳＣは、パルス周期信号ＴｆがＨｉｇｈレベルのときに図３（Ｂ）に示す低い周波数の三角波を出力する。パルス幅変調制御回路ＰＷＭは、上記電流誤差増幅信号Ｅｉと三角波発生信号Ｏｓｃとを比較し、その結果に基づいてパルス幅変調制御を行って図示省略の出力制御信号Ｓｃを出力する。このとき、図３（Ｃ）に示すピーク電流通電期間Ｔｐの間はインバータ回路のインバータ周波数を低くし、上記低くしたことによって、図４に示す出力電圧が高く出力されパワケーブル等の各インダクタンスの影響による電圧降下を防止する。
【００２２】
時刻ｔ＝ｔ２において、パルス周期信号ＴｆがＬｏｗレベルになるとピークベース切換回路ＳＷはｂ側に接続されてベース電流設定信号Ｉｂを電流制御設定信号Ｉｓｃとして出力する。電流誤差増幅回路ＥＩは、フィードバック信号である出力電流検出信号Ｉｄと、目標値である電流制御設定信号Ｉｓｃとの誤差を増幅して電流誤差増幅信号Ｅｉとして出力する。
【００２３】
三角波発生回路ＯＳＣは、パルス周期信号ＴｆがＬｏｗレベルになると図３（Ｂ）に示す高い周波数の三角波を出力する。パルス幅変調制御回路ＰＷＭは、上記電流誤差増幅信号Ｅｉと三角波発生信号Ｏｓｃとを比較し、その結果に基づいてパルス幅変調制御を行って図示省略の出力制御信号Ｓｃを出力する。このとき、図３（Ｃ）に示すベース電流通電期間Ｔｂの間はインバータ回路のインバータ周波数を高くしたことによって、パワケーブル等のインダクタンスの影響を受けて図４に示すように出力電圧が低くなるが、上記ベース電流通電期間中は高い出力電圧を必要としないので上記出力電圧の低下の影響はない。更に、前記インバータ回路のインバータ周波数を高くなるので出力電流の電流リップルが小さくなりベース期間中のアークがより安定する。また、時刻ｔ＝ｔ３以後については、上述と同一動作を繰り返すので動作説明は省略する。
【００２４】
［実施の形態２］
図５は、実施の形態２の電源装置の電気接続図である。図５において、図１に示す、本発明の実施の形態１のパルスアーク溶接用インバータ制御溶接電源の出力制御方法を実施するための電源装置の電気接続図と同一符号は、同一動作を行なうので説明は省略して相違する動作について説明する。
【００２５】
ピーク電流対応出力制御回路ＳＣＰは、電流誤差増幅回路ＥＩ、三角波発生回路ＯＳＣ、パルス幅変調制御回路ＰＷＭ、比較回路ＣＰ及び基準電流設定回路ＩＲによって形成されている。上記比較回路ＣＰは電流制御設定信号Ｉｓｃと上記基準電流設定回路ＩＲによって出力される基準電流設定信号Ｉｒとを比較して、上記電流制御設定信号Ｉｓｃが上記基準電流設定信号Ｉｒより大きいときに比較信号ＣｐをＨｉｇｈレベルにし、小さいときにＬｏｗレベルにする。
【００２６】
三角波発生回路ＯＳＣは、パルス周期信号Ｔｆと比較信号ＣｐとがＨｉｇｈレベルのときに低い周波数の三角波を出力し、上記パルス周期信号Ｔｆ又は比較信号ＣｐがＬｏｗレベルのときに高い周波数の三角波を出力する。
【００２７】
図６に示す時刻ｔ＝ｔ１において、パルス周期信号ＴｆがＨｉｇｈレベルになるとピークベース切換回路ＳＷはａ側に接続されてピーク電流設定信号Ｉｐを電流制御設定信号Ｉｓｃとして出力する。電流誤差増幅回路ＥＩは、フィードバック信号である出力電流検出信号Ｉｄと、目標値である電流制御設定信号Ｉｓｃとの誤差を増幅して電流誤差増幅信号Ｅｉとして出力する。比較回路ＣＰは電流制御設定信号Ｉｓｃと基準電流設定信号Ｉｒとを比較して、上記電流制御設定信号Ｉｓｃが上記基準電流設定信号Ｉｒより大きいために比較信号ＣｐをＨｉｇｈレベルにする。三角波発生回路ＯＳＣは、パルス周期信号Ｔｆと比較信号ＣｐとがＨｉｇｈレベルになると低い周波数の三角波を出力する。このとき、図６（Ｃ）に示すピーク電流通電時間Ｔｐの間はインバータ回路のインバータ周波数を低くしたことによって、図４に示すように出力電圧が高く出力されパワケーブル等の各インダクタンスの影響による電圧降下が改善できる。
【００２８】
時刻ｔ＝ｔ２において、パルス周期信号ＴｆがＬｏｗレベルになるとピークベース切換回路ＳＷはｂ側に接続されてベース電流設定信号Ｉｂを電流制御設定信号Ｉｓｃとして出力する。比較回路ＣＰは上記電流制御設定信号Ｉｓｃと基準電流設定信号Ｉｒとを比較して、上記電流制御設定信号Ｉｓｃが上記基準電流設定信号Ｉｒより小さいために比較信号ＣｐをＬｏｗレベルにする。三角波発生回路ＯＳＣは、パルス周期信号Ｔｆと比較信号ＣｐとがＬｏｗレベルになり高い周波数の三角波を出力する。
【００２９】
時刻ｔ＝ｔ３において、パルス周期信号Ｔｆが再度Ｈｉｇｈレベルになるとピークベース切換回路ＳＷはａ側に接続されてピーク電流設定信号Ｉｐを電流制御設定信号Ｉｓｃとして出力する。このとき、比較回路ＣＰは電流制御設定信号Ｉｓｃと基準電流設定信号Ｉｒとを比較して、上記電流制御設定信号Ｉｓｃが上記基準電流設定信号Ｉｒより小さいために比較信号ＣｐをＬｏｗレベルにする。三角波発生回路ＯＳＣは、比較信号ＣｐがＬｏｗレベルになりと低い周波数の三角波を出力する。
【００３０】
ところで、先行文献１には、短絡期間中は上記インバータ周波数を低くしてインバータ電流を安定に制御し、出力電流のリップル成分による高周波振動を減少させる技術が開示されているが、本発明の上記ピーク電流通電期間において、インバータ回路のインバータ周波数を低くして主変圧器の２次側の出力電圧を高くする技術は開示されていない。更に、ピーク電流の通電期間とベース電流の通電期間とでインバータ周波数を所定の周波数に切り換える技術も勿論開示されていない。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１のパルスアーク溶接用インバータ制御溶接電源の出力            制御方法を実施するための電源装置の電気接続図である。
【図２】図１に示す出力制御回路ＳＣの詳細図である。
【図３】図１に示す電源装置の動作を説明するタイミング図である。
【図４】図１に示す電源装置の外部特性を示す。
【図５】実施の形態２の電源装置の電気接続図である。
【図６】図５に示す出力制御回路ＳＣの詳細図である。
【図７】従来技術のパルスアーク溶接用インバータ制御溶接電源の出力制御方法を実            施するための電源装置の電気接続図である。
【符号の説明】
【００３２】
ＥＩ          電流誤差増幅回路
ＥＶ          電圧誤差増幅回路
ＩＢ          ベース電流設定回路
ＩＤ          出力電流検出回路
ＩＰ          ピーク電流設定回路
Ｍ            被溶接物
ＭＭ          モノマルチバイブレータ
ＯＳＣ        三角波発生回路
ＰＳ          インバータ式主電源回路
ＰＷＭ        パルス幅変調制御回路
ＳＣ          出力制御回路
ＳＣＰ        ピーク電流対応出力制御回路
ＳＷ          ピークベース切換回路
ＴＨ          溶接トーチ
ＴＰ          ピーク電流通電時間設定回路
ＶＤ          出力電圧検出回路
ＶＦ          Ｖ／Ｆ変換回路
ＶＳ          電圧設定回路
ＷＣ          送給制御回路
ＷＲ          ワイヤ送給装置
ＷＳ          送給速度設定回路
Ｅｉ          電流誤差増幅信号
Ｅｖ          電圧誤差増幅信号
Ｉｂ          ベース電流設定信号
Ｉｄ          出力電流検出信号
Ｉｓｃ        電流制御設定信号
Ｉｐ          ピーク電流設定信号
Ｏｓｃ        三角波発生信号
Ｓｃ          出力制御信号
Ｔｆ          パルス周期信号
Ｔｂ          ベース電流通電時間
Ｔｐ          ピーク電流通電時間設定信号
Ｖｄ          出力電圧検出信号
Ｖｆ          Ｖ／Ｆ変換信号
Ｖｓ          電圧設定信号
Ｗｃ          送給制御信号
Ｗｓ          送給速度設定信号
【図１】
2005271065.tif 000003
【図２】
2005271065.tif 000004
【図３】
2005271065.tif 000005
【図４】
2005271065.tif 000006
【図５】
2005271065.tif 000007
【図６】
2005271065.tif 000008
【図７】
2005271065.tif 000009