(57)【要約】【課題】  極狭ギャップを有する単層導電体を高熱量が不要な工程により作製する。【解決手段】  半導体基板１上に第一の導電体３のパターンの形成後、第一の導電体３にプラズマ・ラジカル酸化を施し、低温にて、コンフォーマルな酸化膜４を形成して導電体の縁部を丸める。その後、第二の導電体５を堆積し、表面平坦化用物質６を堆積して、第一の導電体と第二の導電体５とが同じ膜厚となるよう研磨する。この結果、第一の導電体と第二の導電体の膜厚が同一であって、かつ第一の導電体と第二の導電体間に極薄絶縁膜が介在した、極狭ギャップ単層導電体が形成される。【選択図】        図１
2005286044.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第一の導電体を堆積し、所定のパターンに形成する第一の工程と、
前記第一の導電体にプラズマ・ラジカル酸化による絶縁膜形成処理を行う第二の工程と、
前記絶縁膜形成処理によって形成された絶縁膜上に第二の導電体物質を堆積する第三の工程と、
前記第二の導電体上に第二の導電体と同等の研磨レートをもつ平坦化用物質を堆積する第四の工程と、
前記平坦化用物質の上面から第一の導電体にかけて研磨処理を施すことで、第二の導電体の高さを第一の導電体の高さと一致させる第五の工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記研磨処理はドライエッチングによって行うことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記研磨処理はＣＭＰ研磨によって行うことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第二の工程において、プラズマ・ラジカル酸化に加えて他の絶縁膜形成処理を組み合わせることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
半導体基板上に第一の導電体を堆積し、所定のパターンに形成する第一の工程と、
前記第一の導電体にプラズマ・ラジカル窒化またはプラズマ・ラジカル酸化またはプラズマ・ラジカル窒化とプラズマ・ラジカル酸化の組み合わせによる絶縁膜形成処理を行う第二の工程と、
前記絶縁膜形成処理によって形成された絶縁膜上に第二の導電体物質を堆積する第三の工程と、
前記第二の導電体上に第二の導電体と同等の研磨レートをもつ平坦化用物質を堆積する第四の工程と、
前記平坦化用物質の上面から第一の導電体にかけて研磨処理を施すことで、第二の導電体の高さを第一の導電体の高さと一致させる第五の工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記研磨処理はドライエッチングによって行うことを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記研磨処理はＣＭＰ研磨によって行うことを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に複数の導電体を、極狭ギャップを介して単層構造で配置することを可能にする半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置において、単層の電極を狭い間隔で配置するという課題が生じる場合がある。例えば固体撮像素子（ＣＣＤ）において、単層の転送電極構造を採用する場合、信号電荷の転送効率を向上させるために、転送電極の間隔を成るべく狭いものとすることが要請される。また固体撮像素子に関わらない他の半導体素子においても、集積密度を向上させる等の目的のために狭ギャップの単層電極形成が求められる場合がある。
単層の導電体を狭ギャップにて形成する従来技術として以下のものが知られている。
（１）通常のリソグラフィ技術によって単層導電膜に極狭ギャップを形成し、このギャップ内に絶縁体を埋め込み、複数の導電体に分離する方法。
（２）半導体基板上にパターン形成した第一の導電体上に研磨停止膜を形成し、その後に熱酸化やＣＶＤによる絶縁膜を形成し、その上に第二の導電体を堆積し、これらを全面研磨して単層導電体を得る方法（例えば、特許文献１参照）。
【特許文献１】特開２００３−１５８２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記（１）の従来技術では、形成可能なギャップの幅がリソグラフィ技術の解像限界に依存することから、数十nmといった狭いギャップを形成することは現状困難である。
また、上記（２）の従来技術では、第一の導電体の縁部は角張るため電界集中が発生する。そのため、絶縁膜を薄膜化することは絶縁耐圧確保上困難となり、電極間の狭ギャップ化には限界が生じる。その上、上記（２）の技術には以下のデメリットが付随する。それは、熱酸化やＣＶＤ時を使用することによる高熱量処理の問題であり、所望の急峻な不純物プロファイルの確保が困難となる。また、研磨停止膜を第一の導電体上に堆積し研磨するため、第二の導電体が第一の導電体より厚くなり、各電極にて均質な電気特性を得ることが困難となるのである。
【０００４】
そこで本発明は、極狭ギャップを有する単層導電体を、高熱量不要でかつ研磨停止膜不要な工程にて作製することが可能な、半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明による半導体装置の製造方法は、プラズマ・ラジカル酸化を実施する点が大きな特徴となっているので、ここでプラズマ・ラジカル酸化について説明する。
プラズマ・ラジカル酸化は、酸素、希ガス等の混合気体へのマイクロ波プラズマの印加等によって生成される酸素ラジカルを酸化種として使用するものである。酸素ラジカルの反応性の高さから、400℃程度の低温にて、1000℃程度の熱酸化膜と同等な絶縁耐圧や界面準位密度等を有する酸化膜を形成できる。また従来の熱酸化では、被酸化物質のコーナー部では、酸化膜内の応力集中のために酸化レートが著しく減少し、コーナー部酸化膜の薄膜化が生じるのに対して、酸素ラジカルを利用する酸化では、コーナー部においても酸化レートが維持されることから、コンフォーマルな酸化膜を形成でき、被酸化物質のコーナー部を丸めることができる。
後述する実施例では、プラズマ・ラジカル酸化のこれらの特徴を利用して極狭ギャップを有する単層導電体を形成する。
【０００６】
本発明による半導体装置の製造方法は、半導体基板上に第一の導電体を堆積し、所定のパターンに形成する第一の工程と、前記第一の導電体にプラズマ・ラジカル酸化による絶縁膜形成処理を行う第二の工程と、前記絶縁膜形成処理によって形成された絶縁膜上に第二の導電体物質を堆積する第三の工程と、前記第二の導電体上に第二の導電体と同等の研磨レートをもつ平坦化用物質を堆積する第四の工程と、前記平坦化用物質の上面から第一の導電体にかけて研磨処理を施すことで、第二の導電体の高さを第一の導電体の高さと一致させる第五の工程とを有することを特徴とする。
【０００７】
また、本発明による半導体装置の製造方法は、半導体基板上に第一の導電体を堆積し、所定のパターンに形成する第一の工程と、前記第一の導電体にプラズマ・ラジカル窒化またはプラズマ・ラジカル酸化またはプラズマ・ラジカル窒化とプラズマ・ラジカル酸化の組み合わせによる絶縁膜形成処理を行う第二の工程と、前記絶縁膜形成処理によって形成された絶縁膜上に第二の導電体物質を堆積する第三の工程と、前記第二の導電体上に第二の導電体と同等の研磨レートをもつ平坦化用物質を堆積する第四の工程と、前記平坦化用物質の上面から第一の導電体にかけて研磨処理を施すことで、第二の導電体の高さを第一の導電体の高さと一致させる第五の工程とを有することを特徴とする。
【発明の効果】
【０００８】
本発明の製造方法においては、下層に配置した第一の導電体のパターンにプラズマ・ラジカル酸化による絶縁膜形成処理を行った後、その上層に第二の導電体物質及び同等の研磨レートをもつ平坦化用物質を堆積して上面を平坦化し、さらに、研磨処理を施して第二の導電体の高さを第一の導電体の高さと一致させるようにした。
プラズマ・ラジカル酸化は、コンフォーマルな酸化膜を形成でき、角張った第一の導電体の縁部を丸めることができる。これによる電界集中の緩和のため、薄い膜厚にて電極間の耐圧を確保することが可能となり、第一の導電体と第二の導電体を極狭ギャップにて形成できる。リソグラフィ技術を使用しないため、その解像限界に制約されることなく、極狭ギャップを有する単層導電体を作成できることとなる。
また、プラズマ・ラジカル酸化は400℃程度にプロセス低温化することを可能とするため、急峻な不純物プロファイルを維持することを可能とし、半導体装置の必要な特性を確保しつつ、所望の単層導電体パターンを形成できる効果がある。  
また、研磨停止膜を使用しない構成のため、第一の導電体と第二の導電体の膜厚を同一にできる効果がある。
【発明を実施するための最良の形態】
【０００９】
本発明の実施の形態による半導体装置の製造方法は、第一の導電体パターンの形成後、低温にてコンフォーマルな酸化膜を形成でき、導電体の縁部を丸められるプラズマ・ラジカル酸化を第一の導電体に施す。その後、第二の導電体を堆積し、表面平坦化用物質を堆積して平坦化し、研磨する。この結果、第一の導電体パターンと第二の導電体パターンを同一膜厚にて、かつその間に極薄絶縁膜が介在した単層導電体パターンを形成できる。
【実施例１】
【００１０】
図１及び図２は本発明の実施例による半導体装置の製造方法を適用した単層導電体の各製造工程を示す断面図である。以下、本実施例の製造方法を図１及び図２に沿って詳細に説明する。
まず、図１（ａ）において、シリコン等の半導体基板１上にシリコン酸化膜等の絶縁膜２を形成する。次に、図１（ｂ）において、ポリシリコン等の導電体物質をＣＶＤにより堆積し、ドライエッチング等で所望のパターンに加工して第一の導電体３のパターンを形成する。
次に、図１（ｃ）において、プラズマ・ラジカル酸化を例えば数十ｎｍ程度施す。この時、第一の導電体３上にはコンフォーマルな酸化膜４が形成され、導電体３の縁部は丸みを帯びた状態となる。
【００１１】
次に、図２（ｄ）において、ポリシリコン等の導電体物質５Ａを堆積する。そして、図２（ｅ）において、この導電体物質５Ａの表面の凹凸を埋めるように、導電体物質５Ａと同等の研磨レートを有するレジスト等の表面平坦化用物質６を堆積する。
この後、図２（ｆ）において、ドライエッチングによるエッチバック、あるいはＣＭＰ研磨により、平坦化用物質６と導電体物質５Ａを研磨し、第二の導電体５を第一の導電体３と同様な膜厚に平坦化する。
なお、以上の過程を経る間に、各種半導体素子として機能するために必要な各種工程（イオン注入や酸化、アニール、洗浄等の各種工程）を経る。
【００１２】
以上が本実施例による半導体装置の製造方法である。このようにして作成される本実施例の半導体装置は、以下のような特徴を有する。
（１）基板上に単層の導電体３、５が数十ｎｍ程度の極薄い絶縁膜４を介して形成されている。
（２）絶縁膜４は導電体３、５に対してコンフォーマルに形成されており、隣接する２つの導電体３、５の内、一方の導電体３の縁部は丸みを帯びている。
（３）隣り合う導電体３、５の高さは一致している。
（４）隣接する導電体３、５の一方がテーパを有する場合、もう一方はそれに平行なテーパを有している。
【００１３】
以上のように、本実施例の単層導電体構造の形成方法によれば、プラズマ・ラジカル酸化により、低温にて導電体の縁部を丸めながら、良好な絶縁耐性を有する酸化膜を形成することができ、以下のような効果を得ることができる。
（１）リソグラフィ技術の解像限界を克服する困難なしに極狭ギャップの単層導電体構造を形成できる。
（２）導電体間の絶縁耐圧を高く保てることから、従来の方法では不可能な狭さのギャップをもつ単層導電体構造を形成できる。
（３）高熱量の絶縁膜形成プロセスを経ないため、不純物プロファイルを所望の急峻さに保てる。
（４）研磨停止膜を使用せずに第二の導電体を加工するため、第一の導電体と第二の導電体の膜厚を同一に形成できる。
【００１４】
なお、以上の実施例では、導電体間の絶縁膜形成に際し、プラズマ・ラジカル酸化のみを用いるものとしてきたが、プラズマ窒化を用いても良く、プラズマ酸化とプラズマ窒化の組み合わせ等であってもよい。また、プラズマ・ラジカル酸化に加え、必要に応じてＣＶＤや熱酸化などの他の絶縁膜形成プロセスを組み合わせてもよい。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】本発明の実施例に係る半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
【００１６】
１……半導体基板、２……絶縁膜、３……第一の導電体、４……コンフォーマルな酸化膜、５……第二の導電体、５Ａ……導電体物質、６……平坦化用物質。
【図１】
2005286044.tif 000003
【図２】
2005286044.tif 000004