(57)【要約】【課題】半導体増幅回路を小型化する。【解決手段】１は、トランジスタである。２は、第１の薄膜バルク波共振子（以下ＦＢＡＲと記す）である。第１のＦＢＡＲ２の共振周波数が信号周波数の２倍としている。また、第１のＦＢＡＲ２の他端が接地されている。このＦＢＡＲは、ＡｌＮなどの圧電体の上下を金属電極で挟む構造となっており、圧電体に生じる超音波が電気振動に変換される。このとき、圧電体の厚さに応じ、ＦＢＡＲを通過する周波数（共振周波数）、ＦＢＡＲを通過しない周波数（反共振周波数）が決定される。【選択図】  図１
2005006244.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと、前記トランジスタの出力端子に接続された第１の薄膜バルク波共振子とを有し、前記薄膜バルク波共振子の他端が接地され、前記薄膜バルク波共振子の基本共振周波数が信号周波数の２倍であることを特徴とする半導体増幅回路。
【請求項２】
トランジスタと、前記トランジスタの出力に接続された第１の薄膜バルク波共振子と、前記第１の薄膜バルク波共振子の他端に接続された第２の薄膜バルク波共振子と、前記第１の薄膜バルク波共振子の他端に接続された第３の薄膜バルク波共振子と、前記第３の薄膜バルク波共振子の他端に接続された第４の薄膜バルク波共振子と、前記第３の薄膜バルク波共振子の他端に接続された第５の薄膜バルク波共振子とを有し、前記第２の薄膜バルク波共振子の他端と、前記第４の薄膜バルク波共振子の他端と、前記第５の薄膜バルク波共振子の他端とが接地され、前記第１の薄膜バルク波共振子と前記第３の薄膜バルク波共振子と前記第５の薄膜バルク波共振子の基本共振周波数が信号周波数の２倍であり、前記第２の薄膜バルク波共振子と前記第４の薄膜バルク波共振子の基本反共振周波数が信号周波数の２倍であることを特徴とする半導体増幅回路。
【請求項３】
トランジスタと、前記トランジスタの出力に接続された第１の薄膜バルク波共振子と、前記トランジスタの入力に接続された第６の薄膜バルク波共振子とを有し、前記第１の薄膜バルク波共振子と前記第６の薄膜バルク波共振子の基本共振周波数が信号周波数の２倍となるように設計されていることを特徴とする半導体増幅回路。
【請求項４】
トランジスタと、前記トランジスタの出力に接続された第１の薄膜バルク波共振子と、前記第１の薄膜バルク波共振子の他端に接続された第２の薄膜バルク波共振子と、前記第１の薄膜バルク波共振子の他端に接続された第３の薄膜バルク波共振子と、前記第３の薄膜バルク波共振子の他端に接続された第４の薄膜バルク波共振子と、前記第３の薄膜バルク波共振子の他端に接続された第５の薄膜バルク波共振子と、前記トランジスタの入力に接続された第６の薄膜バルク波共振子と、前記第６の薄膜バルク波共振子の他端に接続された第７の薄膜バルク波共振子と、前記第６の薄膜バルク波共振子の他端に接続された第８の薄膜バルク波共振子と、前記第８の薄膜バルク波共振子の他端に接続された第９の薄膜バルク波共振子と、前記第８の薄膜バルク波共振子の他端に接続された第１０の薄膜バルク波共振子とを有し、前記第１の薄膜バルク波共振子と前記第３の薄膜バルク波共振子と前記第５の薄膜バルク波共振子と前記第６の薄膜バルク波共振子と前記第８の薄膜バルク波共振子と前記第１０の薄膜バルク波共振子の基本共振周波数が信号周波数の２倍であり、前記第２の薄膜バルク波共振子と前記第４の薄膜バルク波共振子と前記第７の薄膜バルク波共振子と前記第９の薄膜バルク波共振子の基本反共振周波数が信号周波数の２倍であることを特徴とする半導体増幅回路。
【請求項５】
前記トランジスタと、前記第１から第１０の薄膜バルク波共振子と、半導体の表面から裏面へのバイアホールにより前記の接地部分により構成され、前記トランジスタと、前記第１から第１０の薄膜バルク波共振子と、前記バイアホールが同一半導体チップ上に構成されていることを特徴とする請求項４記載の半導体増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主に携帯電話等の高周波を用いた無線通信機器の送信部分に応用され、高周波信号を携帯電話基地局と通信する規定の電力まで高周波の電力を増幅する素子に関するものである。
【０００２】
【従来の技術】
近年、世界的な携帯電話の普及により、携帯電話の使用台数が加速度的に増加してきた。携帯電話端末に求められる特徴としては種々あるが、端末が小型であること、低価格であること、通話時間が長いことが挙げられる。これらを達成するために、本発明の対象である携帯電話等の送信部分に応用され、高周波信号を携帯電話基地局と通信する規定の電力まで増幅する半導体増幅回路（以下これを単に半導体増幅回路と記す）には次のことが求められる。まず、小型であること、低価格であること、それから、通話時間を長くするために、消費電力が少ないこと、すなわち高効率であることである。
【０００３】
これらのことを達成するために、一般的に半導体増幅回路において適用される手段を述べる。まず、高周波信号を増幅するためにトランジスタが使用される。このトランジスタの入力に整合回路（これを入力整合回路と呼ぶ）を接続する。さらに、このトランジスタの出力に整合回路（これを出力整合回路と呼ぶ）を接続する。入力整合回路および、出力整合回路は、抵抗、インダクタ、キャパシタ、高周波伝送線路などの素子により構成される。トランジスタは、半導体チップ上に構成される。入力整合回路および、出力整合回路は、一部がモノリシックマイクロ波集積回路（以下これをＭＭＩＣと呼ぶ）として半導体チップ上に構成されることがあるが、通常、半導体チップに接続された外部基板上に構成される。トランジスタの出力電力や、効率は入力整合回路および出力整合回路の構成に大きく依存する。必要な出力電力を得られ、かつ高効率動作するように、入力整合回路および、出力整合回路を構成する素子の回路定数を設定する。
【０００４】
トランジスタが高効率動作するようにするための従来の出力整合回路の構成方法について、図面を参照しながら説明する。文中で同じ番号のものは同じ部分を表す。なお、この図面に示される出力整合回路は、例えば非特許文献１に記載されている。その他、従来の出力整合回路として、特許文献１〜５に記載されているものが知られている。
【０００５】
高効率動作をさせるための出力整合回路として、従来図５の回路が知られている。図５で、１はトランジスタである。１２は第１のインダクタである。１３は第１のキャパシタである。１４は伝送線路である。１５は第２のインダクタである。１６は第２のキャパシタである。第２のインダクタ１５の他端と第２のキャパシタ１６の他端は接続され、かつ接地されている。１７は出力整合回路の出力である。以下、図５の回路の動作原理を説明する。
【０００６】
第１のキャパシタ１３は直流電流阻止用キャパシタであり、第１のインダクタ１２を介して供給される直流バイアス電流が出力側に流れるのを阻止する。１４の伝送線路長は、信号の波長（これをλと記す）の４分の１となるよう設定されている。第２のインダクタ１５と第２のキャパシタ１６は共振器を形成しており、信号周波数で共振し、信号周波数の２倍で短絡するよう値を設定しておく。このとき、信号周波数の偶数倍の周波数成分のみ短絡し、奇数倍の周波数成分は出力整合回路の出力１７に取り出される。信号周波数の以外の周波数成分は、信号周波数の２倍の周波数成分が大きく、これを短絡することにより、効率が大きく改善される。一般に用いられる回路としては、第２のインダクタ１５を省略し、第２のキャパシタ１６を十分大きな値にすることも多い。この場合には、伝送線路１４の長さがλ／４に設定されているので、第２のキャパシタ１６を介して信号周波数の偶数倍の成分が接地される。
【０００７】
【特許文献１】
特開平５−１９１１７４号公報
【特許文献２】
特開平５−１９１１７５号公報
【特許文献３】
特開平８−３７４３３号公報
【特許文献４】
特開平９−４６１４８号公報
【特許文献５】
特開２００１−１６０５３号公報
【非特許文献１】
高山洋一郎著「マイクロ波トランジスタ」の第９章「マイクロ波トランジスタ増幅器」第１９９ページ〜第２００ページ、社団法人電子情報通信学会編、平成１０年１２月１０日初版第１刷発行
【０００８】
【発明が解決しようとする課題】
上記に示した従来の技術では、伝送線路１４の長さをλ／４にしなければならない。伝送線路の形状によるが、一般に携帯電話で使用される１ＧＨｚ〜２ＧＨｚ程度の信号周波数では、λ／４の長さは数ｃｍになる。これを半導体チップ上に形成することも可能だが、半導体チップが大きくなり、高コストとなってしまう。従って、一般に半導体チップに接続される基板上に伝送線路１４を形成する。このとき、半導体増幅回路全体が大きくなってしまう。いずれにせよ、高コストになる、乃至半導体増幅回路全体が大型化するという問題がある。
【０００９】
上記課題に鑑み、本発明は小型化されて低コストの半導体増幅回路を提供するものである。
【００１０】
【課題を解決するための手段】
上記課題を解決するために本発明の半導体増幅回路は、トランジスタと、前記トランジスタの出力端子に接続された第１の薄膜バルク波共振子とを有し、前記薄膜バルク波共振子の他端が接地され、前記薄膜バルク波共振子の基本共振周波数が信号周波数の２倍であるものである。
【００１１】
この構成により、薄膜バルク波共振子の基本共振周波数が信号周波数の２倍としているので、信号周波数の２倍の周波数成分が短絡され、高効率化が達成される。また、前記薄膜バルク波共振子と前記トランジスタを同一半導体上に形成し、前記接地を半導体の表面から裏面へのバイアホールによって行うことで、小型化と低価格化が実現する。
【００１２】
【発明の実施の形態】
本発明の高周波増幅回路の実施の形態について図面を参照しながら以下に説明する。
【００１３】
（実施の形態１）
本発明の実施の形態１における半導体増幅回路について図面を参照しながら説明する。
【００１４】
図１は、本発明の実施の形態１における半導体増幅回路を示す図である。１は、トランジスタである。２は、第１の薄膜バルク波共振子（以下ＦＢＡＲと記す）である。
【００１５】
このＦＢＡＲは、ＡｌＮなどの圧電体の上下を金属電極で挟む構造となっており、圧電体に生じる超音波が電気振動に変換される。このとき、圧電体の厚さに応じ、ＦＢＡＲを通過する周波数（共振周波数）、ＦＢＡＲを通過しない周波数（反共振周波数）が決定される。すなわち、圧電体の厚さにより、共振周波数および反共振周波数を制御できる。
【００１６】
ＦＢＡＲは、半導体チップ上に構成することが出来る。その大きさは、数１００μｍ四方程度と小型にすることが出来る。
【００１７】
図１に示した本発明の実施の形態１における半導体増幅回路は、第１のＦＢＡＲ２の共振周波数が信号周波数の２倍としている。また、第１のＦＢＡＲ２の他端が接地されている。そのため、信号周波数の２倍の周波数成分は、第１のＦＢＡＲ２を介して接地、すなわち短絡され、半導体増幅回路の高効率化という課題が達成できる。また、ＦＢＡＲは半導体チップ上に形成でき、半導体チップ外部には回路がまったく不要であるので、半導体増幅回路を小型化することができる。また、ＦＢＡＲは小型であるので、半導体チップの面積を極度に大きくすることがなく、低コスト化も実現できる。
【００１８】
図２はもう１つの本発明の実施の形態１における半導体増幅回路を示している。１はトランジスタである。２は第１のＦＢＡＲである。３は第２のＦＢＡＲ、４は第３のＦＢＡＲ、５は第４のＦＢＡＲ、６は第５のＦＢＡＲである。第１のＦＢＡＲ２はトランジスタ１の出力に接続され、他端に第２のＦＢＡＲ３、第３のＦＢＡＲ４が接続されている。第３のＦＢＡＲ４の他端には第４のＦＢＡＲ５、第５のＦＢＡＲ６が接続されている。第２のＦＢＡＲ３、第４のＦＢＡＲ５、第５のＦＢＡＲ６の他端は接地されている。
【００１９】
第１のＦＢＡＲ２、第３のＦＢＡＲ４、第５のＦＢＡＲ６の共振周波数を信号周波数の２倍とし、第２のＦＢＡＲ３、第４のＦＢＡＲ５の反共振周波数を信号周波数の２倍としている。このとき、信号周波数の２倍の周波数成分は、第１のＦＢＡＲ２、第３のＦＢＡＲ４、第５のＦＢＡＲ６を介して接地される。また、第２のＦＢＡＲ３、第４のＦＢＡＲ５を介しても接地される。よって信号周波数の２倍の周波数成分が短絡され、半導体増幅回路の高効率化が達成される。図１に示す半導体増幅回路では、ＦＢＡＲが１つしかなく、狭帯域しか共振できないので、信号の周波数帯域が広い場合には適用できない。それに対し、図２に示す半導体増幅回路では、５つのＦＢＡＲを最適に設計することにより、信号の周波数帯域が広い場合にも対応できる。
【００２０】
（実施の形態２）
図３は、本発明の実施の形態２における半導体増幅回路を示している。トランジスタ１と第１のＦＢＡＲ２は図１と同様である。７は第６のＦＢＡＲであり、トランジスタ１の入力に接続されている。
【００２１】
トランジスタ１、第１のＦＢＡＲ２は実施の形態１と同様の動作である。第６のＦＢＡＲ７の共振周波数は、信号周波数の２倍としている。トランジスタ１の入力には、通常、トランジスタなどの前置増幅回路が接続される。同様の原理により、前置増幅回路の効率を高める効果を第６のＦＢＡＲ７は持つことになり、さらなる高効率化が達成できる。
【００２２】
図４は、もう１つの本発明の実施の形態２における半導体増幅回路を示している。１はトランジスタである。２は第１のＦＢＡＲである。３は第２のＦＢＡＲ、４は第３のＦＢＡＲ、５は第４のＦＢＡＲ、６は第５のＦＢＡＲである。第１のＦＢＡＲ２はトランジスタ１の出力に接続され、他端に第２のＦＢＡＲ３、第３のＦＢＡＲ４が接続されている。第３のＦＢＡＲ４の他端には第４のＦＢＡＲ５、第５のＦＢＡＲ６が接続されている。第２のＦＢＡＲ３、第４のＦＢＡＲ５、第５のＦＢＡＲ６の他端は接地されている。７は第６のＦＢＡＲである。８は第７のＦＢＡＲ、９は第８のＦＢＡＲ、１０は第９のＦＢＡＲ、１１は第１０のＦＢＡＲである。第６のＦＢＡＲ７はトランジスタ１の入力に接続され、他端に第７のＦＢＡＲ８、第８のＦＢＡＲ９が接続されている。第８のＦＢＡＲ９の他端には第９のＦＢＡＲ１０、第１０のＦＢＡＲ１１が接続されている。第７のＦＢＡＲ８、第９のＦＢＡＲ１０、第１０のＦＢＡＲ１１の他端は接地されている。
【００２３】
同様の原理により、信号の周波数帯域が広い場合においても、さらなる高効率化が達成できる。
【００２４】
【発明の効果】
以上説明したように、本発明によれば、信号周波数の２倍の周波数成分が短絡され、半導体増幅回路の高効率化が達成されるとともに、半導体増幅回路の小型化と低価格化が実現する。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体増幅回路を示す図
【図２】本発明の実施の形態１における半導体増幅回路を示す図
【図３】本発明の実施の形態２における半導体増幅回路を示す図
【図４】本発明の実施の形態２における半導体増幅回路を示す図
【図５】従来の半導体増幅回路を示す図
【符号の説明】
１  トランジスタ
２  第１のＦＢＡＲ
３  第２のＦＢＡＲ
４  第３のＦＢＡＲ
５  第４のＦＢＡＲ
６  第５のＦＢＡＲ
７  第６のＦＢＡＲ
８  第７のＦＢＡＲ
９  第８のＦＢＡＲ
１０  第９のＦＢＡＲ
１１  第１０のＦＢＡＲ
１２  第１のインダクタ
１３  第１のキャパシタ
１４  伝送線路
１５  第２のインダクタ
１６  第２のキャパシタ
１７  出力整合回路の出力
【図１】
2005006244.tif 000003
【図２】
2005006244.tif 000004
【図３】
2005006244.tif 000005
【図４】
2005006244.tif 000006
【図５】
2005006244.tif 000007