(57)【要約】【課題】各アームが半導体素子の複数直列接続回路からなる電力変換装置で、部品点数が増加しても装置の大型化，コスト増を招くことなく半導体素子と制御装置間で信号伝送を可能にする。【解決手段】図はＩＧＢＴＱ１〜Ｑ３を３素子直列接続した１アーム分の回路を示し、制御装置ＳＣからのスイッチング制御信号Ｖｉｎを低電位側素子Ｑ１から高電位側Ｑ３に順次伝達する昇圧レベルシフト回路ＨＬＳ１，ＨＬＳ２と、半導体素子の故障信号を高電位側素子Ｑ３から低電位側素子Ｑ１へ伝送する降圧レベルシフト回路ＬＬＳ１，ＬＬＳ２を設け、各半導体素子と制御装置ＳＣ間で信号の伝送ができるようにする。【選択図】図１
2005261077.tif 000002
【特許請求の範囲】
【請求項１】
直流主電源の正負極間に複数個直列に接続される半導体素子をオン，オフ制御する半導体スイッチ回路において、
負極側に位置する前記半導体素子の駆動回路には制御装置からのスイッチング制御信号を入力し、直列接続された各半導体素子には低電位側半導体素子から前記高電位側半導体素子へと前記スイッチング制御信号を伝達する昇圧レベルシフト回路と、各半導体素子に異常が発生した場合にこれを検出する故障検出手段と、この故障検出手段からの出力を高電位側素子から低電位側素子へ伝達する降圧レベルシフト回路とを設けたことを特徴とする半導体スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力変換装置における半導体素子スイッチ回路、特に電力変換装置を高電圧化するために半導体素子を直列接続した場合の半導体素子スイッチ回路に関する。
【背景技術】
【０００２】
図３に電力変換装置を高電圧化するために、半導体素子を各アームに複数個直列接続した従来例として、ＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）を直列接続したインバータ１相分の回路を示す。図示のように、この回路はＩＧＢＴＱ１，Ｑ２，Ｑ３（下アーム）とＱ４，Ｑ５，Ｑ６（上アーム）、Ｑ１〜Ｑ６のゲート駆動回路ＧＤＵ１〜ＧＤＵ６、制御装置ＳＣおよび直流電源Ｅｄなどから構成される。
【０００３】
半導体素子Ｑ１〜Ｑ６を複数個直列接続する場合、各ゲート駆動回路ＧＤＵ１〜ＧＤＵ６は素子のスイッチング状態により異なる基準電位で動作を行なっており、制御装置ＳＣからのスイッチング制御信号、および半導体素子の印加電圧を監視し異常発生時にこれを検出する故障検出回路の出力信号は、素子毎に絶縁して伝送する必要がある。
【０００４】
そこで、例えば非特許文献１では、光信号で伝送を行なう技術を開示している。これと同様のゲート回路部の具体例（1素子分）を図４に示す。
図示のように、制御装置ＳＣおよびゲート駆動回路ＧＤＵには電気−光変換器（Ｅ／Ｏ），光−電気変換器（Ｏ／Ｅ）が搭載され、制御装置ＳＣから駆動回路ＧＤＵに入力されるスイッチング制御信号、および故障検出回路ＫＯから制御装置ＳＣに入力される半導体素子の故障検出信号は、それぞれ光ファイバーケーブルを介して伝送している。
【非特許文献１】平成１４年電気学会全国大会発表の論文４−Ｓ１４−８「無効電力補償装置への平型ＩＧＢＴの適用と変換装置技術の動向」
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体素子を複数個直列接続して用いる場合、上述のように光信号にて各素子へ信号伝送を行なうことで、異なる電位にある各ゲート駆動回路への信号伝送が可能となるが、このような構成では比較的高価な光電変換素子が素子数分必要になるだけでなく、同数の光ファイバーを敷設するため回路が大型化し、コスト高になるという問題がある。
したがって、この発明の課題は、回路部品の増加により装置の大型化，コスト増加を招くことなく直列接続した各素子に制御装置から信号伝送を行なうことにある。
【課題を解決するための手段】
【０００６】
このような課題を解決するために、請求項１の発明では、直流主電源の正負極間に複数個直列に接続される半導体素子をオン，オフ制御する半導体スイッチ回路において、
負極側に位置する前記半導体素子の駆動回路には制御装置からのスイッチング制御信号を入力し、直列接続された各半導体素子には低電位側半導体素子から前記高電位側半導体素子へと前記スイッチング制御信号を伝達する昇圧レベルシフト回路と、各半導体素子に異常が発生した場合にこれを検出する故障検出手段と、この故障検出手段からの出力を高電位側素子から低電位側素子へ伝達する降圧レベルシフト回路とを設けたことを特徴とする。
【発明の効果】
【０００７】
この発明によれば、半導体素子を直列接続する場合、直列接続された各段に制御信号を伝送する昇圧レベルシフト回路と、各半導体素子の故障検出信号を伝送する降圧レベルシフト回路とを設けることにより、回路部品の増加による装置の大型化，コスト増加を招くことなく、直列接続された各半導体素子と制御装置間の信号伝送を可能とする。
【発明を実施するための最良の形態】
【０００８】
図１はこの発明の第１の実施の形態を示す構成図で、ＩＧＢＴを３素子直列接続した１アーム分の回路構成であり、図４に示した従来例に対し光電変換素子Ｅ／Ｏ，Ｏ／Ｅが省略され、昇圧レベルシフト回路ＨＬＳ１，ＨＬＳ２および降圧レベルシフト回路ＬＬＳ１，ＬＬＳ２が付加されている点で異なっている。また、レベルシフト回路ＨＬＳ１，ＨＬＳ２，ＬＬＳ１，ＬＬＳ２は図２に詳細に示すように、半導体素子（電界効果トランジスタ）Ｔｒ１〜Ｔｒ３、論理演算回路ＯＲ１，ＯＲ２などから構成される。
【０００９】
以下、図１，２の動作について説明する。
まず、制御装置ＳＣから出力されるスイッチング制御信号の伝送動作について説明する。
スイッチング制御信号Ｖｉｎが“Ｈ”レベル（Ｑ１〜Ｑ３のオン指令）になると、この信号ＶｉｎがＩＧＢＴＱ１の駆動回路ＤＵ１および昇圧レベルシフト回路ＨＬＳ１の半導体素子Ｔｒ１に入力され、Ｔｒ１がオンする。Ｔｒ１は抵抗Ｒ０により定電流スイッチとして作用し、ＩＧＢＴＱ２のエミッタを基準電位とする電源ＶｃｃからＲ１を介して電流が流れる。これによりＴｒ２がオンとなり、昇圧レベルシフト回路ＨＬＳ１はＩＧＢＴＱ２のエミッタを基準電位とする“Ｈ”レベル信号を出力する。
【００１０】
次に、昇圧レベルシフト回路ＨＬＳ１の出力信号が、ＩＧＢＴＱ２の駆動回路ＤＵ２および昇圧レベルシフト回路ＨＬＳ２のＴｒ１に入力される。昇圧レベルシフト回路ＨＬＳ２の動作は回路ＨＬＳ１と同様であり、ＩＧＢＴＱ３のエミッタを基準電位とする“Ｈ”レベル信号を出力し、この信号がＩＧＢＴＱ３の駆動回路ＤＵ３に入力される。以上の動作により、制御装置ＳＣから出力されたスイッチング制御信号（Ｑ１〜Ｑ３のオン指令）を各ＩＧＢＴの駆動信号として伝送することができる
【００１１】
また、スイッチング制御信号Ｖｉｎが“Ｌ”レベル（Ｑ１〜Ｑ３のオフ指令）の場合には、上記とは逆に昇圧レベルシフト回路ＨＬＳ１，ＨＬＳ２の半導体素子Ｔｒ１，Ｔｒ２が順次オフとなり、回路ＨＬＳ１ではＩＧＢＴＱ２のエミッタを基準電位とする“Ｌ”レベル信号を、回路ＨＬＳ２ではＩＧＢＴＱ３のエミッタを基準電位とする“Ｌ”レベル信号を出力し、信号伝達を行なうことができる。
【００１２】
次に、ＩＧＢＴに故障が発生した場合の回路動作を、ＩＧＢＴＱ３の故障時を例に説明する。ＩＧＢＴＱ３に故障が発生した場合、故障検出回路ＫＯ３の出力信号により、降圧レベルシフト回路ＬＬＳ２の半導体素子Ｔｒ３がオンする。Ｔｒ３は抵抗Ｒ２により定電流スイッチとして作用し、ＩＧＢＴＱ３のエミッタを基準電位とする電源Ｖｃｃから抵抗Ｒ３へ電流が流れる。これにより降圧レベルシフト回路ＬＬＳ２はＩＧＢＴＱ２のエミッタを基準電位とする“Ｈ”レベル信号を出力する。
【００１３】
この信号は論理演算回路ＯＲ２に入力され、ＯＲ２は降圧レベルシフト回路ＬＬＳ１の半導体素子Ｔｒ３をオンする駆動信号を出力する。降圧レベルシフト回路ＬＬＳ１の動作はＬＬＳ２と同様であり、ＩＧＢＴＱ１のエミッタを基準電位とする“Ｈ”レベル信号を出力し、論理演算回路ＯＲ１を介して制御装置へ信号Ｖｏｕｔの伝送を行なう。ここで、論理演算回路ＯＲ１，ＯＲ２は降圧レベルシフト回路ＬＬＳ１，ＬＬＳ２の出力とＩＧＢＴＱ１，Q２の故障検出回路ＫＯ１，２の出力信号をオア素子によって論理演算する回路であり、これによりＩＧＢＴＱ１〜Ｑ３のいずれか１個に故障が発生した場合に、その故障検出信号を制御装置ＳＣへ伝送することができる。
【図面の簡単な説明】
【００１４】
【図１】この発明の実施の形態を示す概要図
【図２】図１の詳細構成図
【図３】電力変換装置１相分を示す構成図
【図４】ゲート駆動回路の従来例を示す構成図
【符号の説明】
【００１５】
ＳＣ…制御装置、ＨＬＳ１，ＨＬＳ２…昇圧レベルシフト回路、ＬＬＳ１，ＬＬＳ２…降圧レベルシフト回路、ＤＵ１〜ＤＵ３…ゲート駆動回路、Ｑ１〜Ｑ６…ＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）、Ｖｃｃ…電源、Ｔｒ１，Ｔｒ２，Ｔｒ３…半導体素子（電界効果トランジスタ）、ＯＲ１，ＯＲ２…論理演算回路、ＫＯ１〜ＫＯ３…故障検出回路、Ｒ０，Ｒ１，Ｒ２，Ｒ３…抵抗。
【図１】
2005261077.tif 000003
【図２】
2005261077.tif 000004
【図３】
2005261077.tif 000005
【図４】
2005261077.tif 000006