(57)【要約】【課題】  差動増幅回路に生じる電流ＩＡ，ＩＢをそれぞれカレントミラー回路で取り出して差分をとり出力する電気信号増幅装置において、出力信号電流の温度変化が大きい。【解決手段】  差動増幅回路から信号ＩＡを出力端子に伝達する信号経路を２通り設ける。これら２つはそれぞれ１段及び３段のカレントミラー回路で構成され、トランジスタＱ５，Ｑ１１にＩＡに応じた電流を生じる。一方、信号ＩＢを出力端子に伝達する信号経路は２段のカレントミラー回路で構成される。ＩＢの信号経路の初段カレントミラー回路は、他の段の２倍の電流ゲインに設定され、Ｑ６に２ＩＢに応じた電流を生じる。出力端子にて、Ｑ５，Ｑ１１に流れる電流を加算し、これからＱ６に流れる電流を減算する合成を行う。この合成では各カレントミラー回路でアーリー効果に起因して生じる電流成分が相殺され、当該電流成分による温度変動が抑制される。【選択図】        図１
2005286776.tif 000002
【特許請求の範囲】
【請求項１】
入力信号ＳＡに応じた入力信号電流ＩＡを流すトランジスタＱＡｉｎ及び入力信号ＳＢに応じた入力信号電流ＩＢを流すトランジスタＱＢｉｎで構成される差動対と、前記トランジスタＱＡｉｎに接続されカレントミラー回路の入力側経路を構成し前記入力信号電流ＩＡが流れるトランジスタＱＡと、前記トランジスタＱＢｉｎに接続されカレントミラー回路の入力側経路を構成し前記入力信号電流ＩＢが流れるトランジスタＱＢと、を含む差動増幅回路と、
前記トランジスタＱＡを入力側経路のトランジスタとした１段のカレントミラー回路からなり、前記入力信号電流ＩＡに応じた電流信号を出力端子に伝達する第１信号経路Ａ１と、
前記トランジスタＱＡを第１段の入力側経路のトランジスタとした３段のカレントミラー回路からなり、前記入力信号電流ＩＡに応じた電流信号を前記出力端子に伝達する第２信号経路Ａ２と、
前記トランジスタＱＢを第１段の入力側経路のトランジスタとした２段のカレントミラー回路からなり、前記入力信号電流ＩＢに応じた電流信号を前記出力端子に伝達する第３信号経路Ｂと、
を有し、
カレントミラー回路の入力側経路と出力側経路とのトランジスタのサイズ比に基づく電流ゲインに関して、
前記第１信号経路Ａ１を構成するカレントミラー回路の前記電流ゲインは１であり、
前記第２信号経路Ａ２を構成する各段のカレントミラー回路の前記電流ゲインの積は１であり、
前記第３信号経路Ｂを構成する各段のカレントミラー回路の前記電流ゲインの積が２であること、
を特徴とする電気信号増幅装置。
【請求項２】
請求項１に記載の電気信号増幅装置において、
前記第３信号経路Ｂの第１段カレントミラー回路は、前記電流ゲインを２に設定されること、
を特徴とする電気信号増幅装置。
【請求項３】
請求項１又は請求項２に記載の電気信号増幅装置において、
第１の電源ＶＵと、
第２の電源ＶＤと、を有し、
前記第１信号経路Ａ１は、
前記電源ＶＵと前記出力端子との間に接続され、前記トランジスタＱＡに対応するカレントミラー回路の出力側経路を構成するトランジスタＱＡ１Ｏを有し、
前記第２信号経路Ａ２は、
互いにチャネルを直列に接続されて前記電源ＶＵと前記電源ＶＤとの間の電流路を形成する一対のトランジスタであって、当該電流路上にて前記電源ＶＵ側に位置し第１段カレントミラー回路の出力側経路を構成するトランジスタＱＡＵ１及び前記電源ＶＤ側に位置し第２段カレントミラー回路の入力側経路を構成するトランジスタＱＡＤ１と、
互いにチャネルを直列に接続されて前記電源ＶＵと前記電源ＶＤとの間の電流路を形成する一対のトランジスタであって、当該電流路上にて前記電源ＶＤ側に位置し第２段カレントミラー回路の出力側経路を構成するトランジスタＱＡＤ２及び前記電源ＶＵ側に位置し第３段カレントミラー回路の入力側経路を構成するトランジスタＱＡＵ２と、
前記電源ＶＵと前記出力端子との間に接続され、第３段カレントミラー回路の出力側経路を構成するトランジスタＱＡ２Ｏと、
を有し、
前記第３信号経路Ｂは、
互いにチャネルを直列に接続されて前記電源ＶＵと前記電源ＶＤとの間の電流路を形成する一対のトランジスタであって、当該電流路上にて前記電源ＶＵ側に位置し第１段カレントミラー回路の出力側経路を構成するトランジスタＱＢＵ及び前記電源ＶＤ側に位置し第２段カレントミラー回路の入力側経路を構成するトランジスタＱＢＤと、
前記出力端子と前記電源ＶＤとの間に接続され、第２段カレントミラー回路の出力側経路を構成するトランジスタＱＢＯと、
を有することを特徴とする電気信号増幅装置。
【請求項４】
入力信号ＳＡに応じた入力信号電流ＩＡを流すトランジスタＱＡｉｎ及び入力信号ＳＢに応じた入力信号電流ＩＢを流すトランジスタＱＢｉｎで構成される差動対と、前記トランジスタＱＡｉｎに接続されカレントミラー回路の入力側経路を構成し前記入力信号電流ＩＡが流れるトランジスタＱＡと、前記トランジスタＱＢｉｎに接続されカレントミラー回路の入力側経路を構成し前記入力信号電流ＩＢが流れるトランジスタＱＢと、を含む差動増幅回路と、
前記トランジスタＱＡを第１段の入力側経路のトランジスタとしたαｍ段（αｍは１以上の奇数である）のカレントミラー回路からなり、前記入力信号電流ＩＡに応じた電流信号を出力端子に伝達するＭ通りの信号経路Ａｍ（ｍはＭ以下の自然数である）と、
前記トランジスタＱＢを第１段の入力側経路のトランジスタとしたβｎ段（βｎは２以上の偶数である）のカレントミラー回路からなり、前記入力信号電流ＩＢに応じた電流信号を前記出力端子に伝達するＮ通り（Ｍ及びＮの少なくとも一方は２以上である）の信号経路Ｂｎ（ｎはＮ以下の自然数である）と、
を有することを特徴とする電気信号増幅装置。
【請求項５】
請求項４に記載の電気信号増幅装置において、
カレントミラー回路の入力側経路と出力側経路とのトランジスタのサイズ比に基づく電流ゲインに関して、
前記信号経路Ａｍを構成するカレントミラー回路の各段の前記電流ゲインの積はＦｍであり、
前記信号経路Ｂｎを構成するカレントミラー回路の各段の前記電流ゲインの積はＧｎであり、
【数１】
2005286776.tif 000007
かつ、
【数２】
2005286776.tif 000008
なる条件を満たすこと、
を特徴とする電気信号増幅装置。
【請求項６】
請求項４又は請求項５に記載の電気信号増幅装置において、
第１の電源ＶＵと、
第２の電源ＶＤと、を有し、
前記各信号経路Ａｍは、
それぞれ前記電源ＶＵ側に位置するトランジスタＱＡｍＵｉと前記電源ＶＤ側に位置するトランジスタＱＡｍＤｉとからなるトランジスタ対であって、当該各対のトランジスタが互いにチャネルを直列に接続されて前記電源ＶＵと前記電源ＶＤとの間の電流路を形成する（αｍ−１）対のトランジスタ対（ここでｉはαｍ−１以下の自然数である）と、
前記電源ＶＵと前記出力端子との間に接続され、第αｍ段カレントミラー回路の出力側経路を構成するトランジスタＱＡｍＯと、
を有し、
ｉが２ｋ−１（ｋは自然数である）である場合に、前記トランジスタＱＡｍＵｉは前記信号経路Ａｍの第ｋ段カレントミラー回路の出力側経路を構成し、前記トランジスタＱＡｍＤｉは前記信号経路Ａｍの第（ｋ＋１）段カレントミラー回路の入力側経路を構成し、
ｉが２ｋである場合に、前記トランジスタＱＡｍＵｉは前記信号経路Ａｍの第（ｋ＋２）段カレントミラー回路の入力側経路を構成し、前記トランジスタＱＡｍＤｉは前記信号経路Ａｍの第（ｋ＋１）段カレントミラー回路の出力側経路を構成し、
前記各信号経路Ｂｎは、
それぞれ前記電源ＶＵ側に位置するトランジスタＱＢｎＵｊと前記電源ＶＤ側に位置するトランジスタＱＢｎＤｊとからなるトランジスタ対であって、各対のトランジスタが互いにチャネルを直列に接続されて前記電源ＶＵと前記電源ＶＤとの間の電流路を形成する（βｎ−１）対のトランジスタ対（ここでｊはβｎ−１以下の自然数である）と、
前記出力端子と前記電源ＶＤとの間に接続され、第βｎ段のカレントミラー回路の出力側経路を構成するトランジスタＱＢｎＯと、
を有し、
ｊが２ｋ−１（ｋは自然数である）である場合に、前記トランジスタＱＢｎＵｊは前記信号経路Ｂｎの第ｋ段カレントミラー回路の出力側経路を構成し、前記トランジスタＱＢｎＤｊは前記信号経路Ｂｎの第（ｋ＋１）段カレントミラー回路の入力側経路を構成し、
ｊが２ｋである場合に、前記トランジスタＱＢｎＵｊは前記信号経路Ｂｎの第（ｋ＋２）段カレントミラー回路の入力側経路を構成し、前記トランジスタＱＢｎＤｊは前記信号経路Ｂｎの第（ｋ＋１）段カレントミラー回路の出力側経路を構成すること、
を特徴とする電気信号増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動増幅回路を備えトランジスタを用いて構成された電気信号増幅装置に関し、特に温度に応じた出力電圧の変動の抑制に関する。
【背景技術】
【０００２】
図５は、差動増幅回路を備えトランジスタを用いて構成された従来の電気信号増幅装置の回路構成図である。この回路は、接地電位を供給するアースＧＮＤとこれに対して正電圧を供給するＶccとを電源として備える。トランジスタＱＡｉｎ及びＱＢｉｎが差動対を構成し、ＱＡｉｎ及びＱＢｉｎは共通の定電流源ＩＥにエミッタを接続される。ＱＡｉｎ及びＱＢｉｎはそれぞれコレクタにトランジスタＱ１，Ｑ２が接続される。トランジスタＱ１はコレクタがＱＡｉｎに接続され、エミッタが抵抗Ｒ１を介してＶccに接続される。トランジスタＱ２はコレクタがＱＢｉｎに接続され、エミッタが抵抗Ｒ２を介してＶccに接続される。
【０００３】
差動対を構成するＱＡｉｎ及びＱＢｉｎにはそれぞれベースに入力される信号ＳＡ，ＳＢに応じた電流ＩＡ，ＩＢが流れる。これに対応してＱ１，Ｑ２にもそれぞれ電流ＩＡ，ＩＢが流れる。
【０００４】
Ｑ１はトランジスタＱ５とカレントミラー回路を構成する。Ｑ５はエミッタが抵抗Ｒ４を介してＶccに接続され、コレクタが出力端子ＯＵＴに接続される。ここで入力側経路を構成するＱ１と出力側経路を構成するＱ５とは同じ寸法で同じ特性を有するものを用い、Ｑ５には、基本的に電流ＩＡに相当する電流が流れる。
【０００５】
一方、Ｑ２はトランジスタＱ３とカレントミラー回路を構成する。Ｑ３はエミッタが抵抗Ｒ３を介してＶccに接続され、コレクタがトランジスタＱ４に接続される。Ｑ４はトランジスタＱ６とカレントミラー回路を構成する。Ｑ４，Ｑ６はそれぞれエミッタがＧＮＤに接続される。また、Ｑ４のコレクタはＱ３に接続され、Ｑ６のコレクタは出力端子に接続される。Ｑ２及びＱ３、Ｑ４及びＱ６はそれぞれ同じ寸法で同じ特性を有するトランジスタであり、これにより、Ｑ６には基本的に電流ＩＢに相当する電流が流れる。
【０００６】
出力端子にはＱ５に流れる電流Ｉ５とＱ６に流れる電流Ｉ６とが合成された電流Ｉout（＝Ｉ５−Ｉ６）が供給され、これが、出力端子に接続された抵抗Ｒoutに流れることで当該合成電流に応じた出力電圧が出力端子に得られる。ここで、合成電流は、基本的にはＩＡ−ＩＢに応じた値となる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図６は、出力端子に接続された抵抗Ｒoutに流れる電流Ｉoutの温度特性に関するシミュレーション結果を表すグラフであり、無信号時（つまりＳＡ＝ＳＢである状態）でのものである。縦軸が電流（単位μＡ）であり、出力端からＲoutを介してＧＮＤに流れる向きを正としている。一方、横軸は温度（単位℃）である。
【０００８】
図６において、特性曲線ξ１が上述の従来装置に対応する。従来装置は、−２５〜＋１２５℃の範囲において、出力端子に流れる電流が約０．８μＡ変化する。このように従来装置は、温度変化に対して出力端子に流れる電流Ｉoutが比較的大きく変動し、それに対応して出力電圧Ｖoutも比較的大きく変動するという問題があった。特に抵抗Ｒoutの値を大きくして出力電圧のゲインを大きく設定した場合に、その影響が顕著となる。
【０００９】
この１つの要因として、装置を構成するトランジスタのアーリー効果が挙げられる。上述の従来装置のＩ５，Ｉ６は、それぞれＩＡ，ＩＢをカレントミラー回路で鏡映したものである。従って、ＩＡ＝ＩＢとなる無信号時には、基本的にＩout＝０となるはずである。しかし、アーリー効果により一般的に、上述の従来装置においてＩ５＝ＩＡ，Ｉ６＝ＩＢは近似的にしか成り立たない。実際には、Ｉ５，Ｉ６はそれぞれアーリー効果に応じた電流成分δＡ，δＢを含み、Ｉ５＝ＩＡ＋δＡ，Ｉ６＝ＩＢ＋δＢと表される。従来装置においては、基本的にδＡ＝δＢとする配慮がなされていないため、ＩoutにおいてδＡとδＢとが完全には相殺されず、δＡ−δＢが一般的には０とならない。コレクタ−エミッタ間電圧ＶＣＥに対するコレクタ電流Ｉcの変化を表すＶＣＥ−Ｉc特性の温度変化に応じて、δＡ，δＢも変化し、それが上述のＩoutの温度変化として現れたと考えられる。
【００１０】
ちなみに、アーリー効果とはＶＣＥ−Ｉc特性の飽和領域においてＩcが完全には一定とならずＶＣＥの増加と共に増加するというものである。上述の従来装置において、各カレントミラー回路の入力側経路を構成するトランジスタと出力側経路のトランジスタとはＶＣＥが相違するため、アーリー効果により、入力側経路の電流Ｉｉと出力側経路の電流Ｉｏとに相違が生じる。ここで、入力側経路のトランジスタＱ１，Ｑ２及びＱ４のＶＣＥは互いに等しいとみなし得る。これに対し、出力側経路のトランジスタのうちＱ５及びＱ６のＶＣＥは互いに等しいとみなし得るが、Ｑ３のＶＣＥはＱ５，Ｑ６とは相違する。そこで、Ｑ２及びＱ３で構成されるカレントミラー回路においてＩｏ＝Ｉｉ＋δＨ、Ｑ１及びＱ５で構成されるカレントミラー回路と、Ｑ４及びＱ６で構成されるカレントミラー回路とにおいてＩｏ＝Ｉｉ＋δＭと表すことができる。ここで一般的にはδＨ≠δＭである。さて、Ｉ５はＱ１及びＱ５からなる１段のカレントミラー回路でＩＡを伝達されたものであり、Ｉ５＝ＩＡ＋δＭとなる。これに対して、Ｉ６はＱ２及びＱ３からなるカレントミラー回路とＱ４及びＱ６からなるカレントミラー回路との２段でＩＢを伝達されたものであり、Ｉ６＝ＩＢ＋δＨ＋δＭとなる。このように、従来装置では、Ｉ５に含まれるアーリー効果に応じた電流成分δＡはδＭであるのに対し、Ｉ６に含まれるアーリー効果に応じた電流成分δＢはδＨ＋δＭであり、δＡ−δＢが上に述べたように一般的に０とならない。
【００１１】
本発明は、上述の問題点を解決するためになされたものであり、出力端子に得られる出力信号の温度変化が抑制された電気信号増幅装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る電気信号増幅装置は、入力信号ＳＡに応じた入力信号電流ＩＡを流すトランジスタＱＡｉｎ及び入力信号ＳＢに応じた入力信号電流ＩＢを流すトランジスタＱＢｉｎで構成される差動対と、前記トランジスタＱＡｉｎに接続されカレントミラー回路の入力側経路を構成し前記入力信号電流ＩＡが流れるトランジスタＱＡと、前記トランジスタＱＢｉｎに接続されカレントミラー回路の入力側経路を構成し前記入力信号電流ＩＢが流れるトランジスタＱＢと、を含む差動増幅回路と、前記トランジスタＱＡを入力側経路のトランジスタとした１段のカレントミラー回路からなり、前記入力信号電流ＩＡに応じた電流信号を出力端子に伝達する第１信号経路Ａ１と、前記トランジスタＱＡを第１段の入力側経路のトランジスタとした３段のカレントミラー回路からなり、前記入力信号電流ＩＡに応じた電流信号を前記出力端子に伝達する第２信号経路Ａ２と、前記トランジスタＱＢを第１段の入力側経路のトランジスタとした２段のカレントミラー回路からなり、前記入力信号電流ＩＢに応じた電流信号を前記出力端子に伝達する第３信号経路Ｂと、を有し、カレントミラー回路の入力側経路と出力側経路とのトランジスタのサイズ比に基づく電流ゲインに関して、前記第１信号経路Ａ１を構成するカレントミラー回路の前記電流ゲインは１であり、前記第２信号経路Ａ２を構成する各段のカレントミラー回路の前記電流ゲインの積は１であり、前記第３信号経路Ｂを構成する各段のカレントミラー回路の前記電流ゲインの積が２であるものである。
【００１３】
上述のように、差動増幅回路の２つの入力信号電流をそれぞれ出力端子に伝達し、当該出力端子にて、入力信号の差分に応じた出力を得るために、差動増幅回路と出力端子との間をカレントミラー回路で接続する構成が採られる。カレントミラー回路では、入力側と出力側とでのトランジスタのサイズ比（例えばエミッタ面積の相違）に応じて電流ゲインを１以外の値に設定することができる。しかし、サイズが同じであっても、例えばアーリー効果によって入力側経路の電流Ｉｉと出力側経路の電流Ｉｏとに差δが生じ得る。差動増幅回路と出力端子との間をカレントミラー回路で接続する構成においては、出力端子に接続される最終段のカレントミラー回路とそれより前の段のカレントミラー回路とで、差δは一般的に異なる。例えば、従来技術のδＨ，δＭのように２種類のδが生じ得る。差動増幅回路の２つの入力信号電流ＩＡ，ＩＢそれぞれを出力端子に伝達するだけならば、それぞれについて各１つの信号経路で足りるが、複数種類のδを出力端子にて相殺することは困難である。本発明によれば、さらに１つの信号経路を追加して、伝達された信号電流に含まれる２種類のδが出力端子にて相殺されるように回路が構成される。
【００１４】
本発明の好適な態様は、前記第３信号経路Ｂの第１段カレントミラー回路が、前記電流ゲインを２に設定される電気信号増幅装置である。この構成では、第２段のカレントミラー回路の電流ゲインは１とされる。一方、第３信号経路の第１段の電流ゲインを１、第２段の電流ゲインを２にしてもよい。
【００１５】
他の本発明に係る電気信号増幅装置は、第１の電源ＶＵと、第２の電源ＶＤと、を有し、前記第１信号経路Ａ１が、前記電源ＶＵと前記出力端子との間に接続され、前記トランジスタＱＡに対応するカレントミラー回路の出力側経路を構成するトランジスタＱＡ１Ｏを有し、前記第２信号経路Ａ２が、互いにチャネルを直列に接続されて前記電源ＶＵと前記電源ＶＤとの間の電流路を形成する一対のトランジスタであって、当該電流路上にて前記電源ＶＵ側に位置し第１段カレントミラー回路の出力側経路を構成するトランジスタＱＡＵ１及び前記電源ＶＤ側に位置し第２段カレントミラー回路の入力側経路を構成するトランジスタＱＡＤ１と、互いにチャネルを直列に接続されて前記電源ＶＵと前記電源ＶＤとの間の電流路を形成する一対のトランジスタであって、当該電流路上にて前記電源ＶＤ側に位置し第２段カレントミラー回路の出力側経路を構成するトランジスタＱＡＤ２及び前記電源ＶＵ側に位置し第３段カレントミラー回路の入力側経路を構成するトランジスタＱＡＵ２と、前記電源ＶＵと前記出力端子との間に接続され、第３段カレントミラー回路の出力側経路を構成するトランジスタＱＡ２Ｏと、を有し、前記第３信号経路Ｂが、互いにチャネルを直列に接続されて前記電源ＶＵと前記電源ＶＤとの間の電流路を形成する一対のトランジスタであって、当該電流路上にて前記電源ＶＵ側に位置し第１段カレントミラー回路の出力側経路を構成するトランジスタＱＢＵ及び前記電源ＶＤ側に位置し第２段カレントミラー回路の入力側経路を構成するトランジスタＱＢＤと、前記出力端子と前記電源ＶＤとの間に接続され、第２段カレントミラー回路の出力側経路を構成するトランジスタＱＢＯと、を有するものである。
【００１６】
別の本発明に係る電気信号増幅装置は、入力信号ＳＡに応じた入力信号電流ＩＡを流すトランジスタＱＡｉｎ及び入力信号ＳＢに応じた入力信号電流ＩＢを流すトランジスタＱＢｉｎで構成される差動対と、前記トランジスタＱＡｉｎに接続されカレントミラー回路の入力側経路を構成し前記入力信号電流ＩＡが流れるトランジスタＱＡと、前記トランジスタＱＢｉｎに接続されカレントミラー回路の入力側経路を構成し前記入力信号電流ＩＢが流れるトランジスタＱＢと、を含む差動増幅回路と、前記トランジスタＱＡを第１段の入力側経路のトランジスタとしたαｍ段（αｍは１以上の奇数である）のカレントミラー回路からなり、前記入力信号電流ＩＡに応じた電流信号を出力端子に伝達するＭ通りの信号経路Ａｍ（ｍはＭ以下の自然数である）と、前記トランジスタＱＢを第１段の入力側経路のトランジスタとしたβｎ段（βｎは２以上の偶数である）のカレントミラー回路からなり、前記入力信号電流ＩＢに応じた電流信号を前記出力端子に伝達するＮ通り（Ｍ及びＮの少なくとも一方は２以上である）の信号経路Ｂｎ（ｎはＮ以下の自然数である）と、を有するものである。
【００１７】
本発明によれば、差動増幅回路の２つの入力信号電流ＩＡ，ＩＢそれぞれを出力端子に伝達する信号経路が合計で３つ以上設けられる。それらはカレントミラー回路を多段接続した構成を有し、差動増幅回路から出力端子へ順次、電流ゲインを乗じながら電流を鏡映し伝達する。ここでそれら各信号経路は互いにカレントミラー回路の接続段数が異なるものである。この信号経路を構成するカレントミラー回路の上記δの種類数に応じて、信号経路の数を増やすことにより、δが２種類だけの場合のみならず、より多くの種類が存在する場合においても、出力端子にてそれらが相殺される回路が構成可能である。
【００１８】
また別の本発明に係る電気信号増幅装置においては、カレントミラー回路の入力側経路と出力側経路とのトランジスタのサイズ比に基づく電流ゲインに関して、前記信号経路Ａｍを構成するカレントミラー回路の各段の前記電流ゲインの積がＦｍであり、前記信号経路Ｂｎを構成するカレントミラー回路の各段の前記電流ゲインの積がＧｎであり、
【数３】
2005286776.tif 000003
かつ、
【数４】
2005286776.tif 000004
なる条件を満たす。
【００１９】
本発明は、各信号経路を構成するカレントミラー回路の最終段のδは互いに等しく、それより前の段のδは互いに等しいという２種類のδが存在する場合に対応したものである。ここで、電流ゲインとは、上述したように、カレントミラー回路の入力側経路と出力側経路とでのトランジスタのサイズ比により与えられるものであり、基本的にその他の要因、例えば、入力側経路と出力側経路とでの各トランジスタのベース−エミッタ間の電圧の相違等により生ずる入力側経路電流Ｉｉと出力側経路電流Ｉｏとの相違分といったものまでは含まない。
【００２０】
さらに別の本発明に係る電気信号増幅装置は、第１の電源ＶＵと、第２の電源ＶＤと、を有し、前記各信号経路Ａｍが、それぞれ前記電源ＶＵ側に位置するトランジスタＱＡｍＵｉと前記電源ＶＤ側に位置するトランジスタＱＡｍＤｉとからなるトランジスタ対であって、当該各対のトランジスタが互いにチャネルを直列に接続されて前記電源ＶＵと前記電源ＶＤとの間の電流路を形成する（αｍ−１）対のトランジスタ対（ここでｉはαｍ−１以下の自然数である）と、前記電源ＶＵと前記出力端子との間に接続され、第αｍ段カレントミラー回路の出力側経路を構成するトランジスタＱＡｍＯと、を有し、ｉが２ｋ−１（ｋは自然数である）である場合に、前記トランジスタＱＡｍＵｉは前記信号経路Ａｍの第ｋ段カレントミラー回路の出力側経路を構成し、前記トランジスタＱＡｍＤｉは前記信号経路Ａｍの第（ｋ＋１）段カレントミラー回路の入力側経路を構成し、ｉが２ｋである場合に、前記トランジスタＱＡｍＵｉは前記信号経路Ａｍの第（ｋ＋２）段カレントミラー回路の入力側経路を構成し、前記トランジスタＱＡｍＤｉは前記信号経路Ａｍの第（ｋ＋１）段カレントミラー回路の出力側経路を構成し、前記各信号経路Ｂｎが、それぞれ前記電源ＶＵ側に位置するトランジスタＱＢｎＵｊと前記電源ＶＤ側に位置するトランジスタＱＢｎＤｊとからなるトランジスタ対であって、各対のトランジスタが互いにチャネルを直列に接続されて前記電源ＶＵと前記電源ＶＤとの間の電流路を形成する（βｎ−１）対のトランジスタ対（ここでｊはβｎ−１以下の自然数である）と、前記出力端子と前記電源ＶＤとの間に接続され、第βｎ段のカレントミラー回路の出力側経路を構成するトランジスタＱＢｎＯと、を有し、ｊが２ｋ−１（ｋは自然数である）である場合に、前記トランジスタＱＢｎＵｊは前記信号経路Ｂｎの第ｋ段カレントミラー回路の出力側経路を構成し、前記トランジスタＱＢｎＤｊは前記信号経路Ｂｎの第（ｋ＋１）段カレントミラー回路の入力側経路を構成し、ｊが２ｋである場合に、前記トランジスタＱＢｎＵｊは前記信号経路Ｂｎの第（ｋ＋２）段カレントミラー回路の入力側経路を構成し、前記トランジスタＱＢｎＤｊは前記信号経路Ｂｎの第（ｋ＋１）段カレントミラー回路の出力側経路を構成するものである。
【発明の効果】
【００２１】
本発明によれば、差動増幅回路にて得られる２つの入力信号電流の差分に応じた信号を出力端子に得る際に、差動増幅回路から出力端子までの信号伝達経路でのアーリー効果等に起因する電流成分が相殺され、温度変化に対する出力信号の変動が抑制される。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００２３】
図１は、本発明の実施形態である電気信号増幅装置の概略の回路構成図であり、差動増幅回路を備えトランジスタを用いて構成される。この回路は、接地電位を供給するアースＧＮＤとこれに対して正電圧を供給するＶccとを電源として備える。トランジスタＱＡｉｎ及びＱＢｉｎが差動対を構成し、ＱＡｉｎ及びＱＢｉｎは共通の定電流源ＩＥにエミッタを接続される。ＱＡｉｎ及びＱＢｉｎはそれぞれコレクタにトランジスタＱ１，Ｑ２が接続される。トランジスタＱ１はコレクタがＱＡｉｎに接続され、エミッタが抵抗Ｒ１を介してＶccに接続される。トランジスタＱ２はコレクタがＱＢｉｎに接続され、エミッタが抵抗Ｒ２を介してＶccに接続される。ここではＱＡｉｎ及びＱＢｉｎにはｎｐｎ型を用いる。
【００２４】
差動対を構成するＱＡｉｎ及びＱＢｉｎにはそれぞれベースに入力される信号源ＳＡ，ＳＢからの信号に応じた電流ＩＡ，ＩＢが流れる。これに対応してＱ１，Ｑ２にもそれぞれ電流ＩＡ，ＩＢが流れる。
【００２５】
Ｑ１はトランジスタＱ５及びＱ７を並列な出力側経路とするカレントミラー回路を構成する。Ｑ５はエミッタが抵抗Ｒ４を介してＶccに接続され、コレクタが出力端子ＯＵＴに接続される。ここで入力側経路を構成するＱ１と出力側経路を構成するＱ５とは同じ寸法で同じ特性を有するｐｎｐ型トランジスタを用いる。これによりＱ１からＱ５を介して出力端子に至る信号経路（第１信号経路）は電流ゲインが１に設定され、Ｑ５には基本的に電流ＩＡに相当する電流Ｉ５が流れる。
【００２６】
Ｑ７はエミッタが抵抗Ｒ５を介してＶccに接続され、コレクタがトランジスタＱ８に接続される。Ｑ８はトランジスタＱ９と第２段のカレントミラー回路を構成する。Ｑ８，Ｑ９はそれぞれエミッタがＧＮＤに接続される。また、Ｑ８のコレクタはＱ７に接続され、Ｑ９のコレクタはトランジスタＱ１０に接続される。Ｑ１０はトランジスタＱ１１と第３段のカレントミラー回路を構成する。Ｑ１０，Ｑ１１はそれぞれエミッタが抵抗Ｒ６，Ｒ７を介してＶccに接続される。また、Ｑ１０のコレクタはＱ９に接続され、Ｑ１１のコレクタは出力端子に接続される。Ｑ１及びＱ７、Ｑ１０及びＱ１１はそれぞれ同じ寸法で同じ特性を有するｐｎｐ型トランジスタであり、Ｑ８及びＱ９はそれぞれ同じ寸法で同じ特性を有するｎｐｎ型トランジスタである。これにより、Ｑ１からＱ１１を介して出力端子に至る信号経路（第２信号経路）を構成する３段のカレントミラー回路はそれぞれ電流ゲインが１に設定され、Ｑ１１にも基本的に電流ＩＡに相当する電流Ｉ１１が流れる。
【００２７】
一方、Ｑ２はトランジスタＱ３と初段のカレントミラー回路を構成する。Ｑ３はエミッタが抵抗Ｒ３を介してＶccに接続され、コレクタがトランジスタＱ４に接続される。Ｑ４はトランジスタＱ６とカレントミラー回路を構成する。Ｑ４，Ｑ６はそれぞれエミッタがＧＮＤに接続される。また、Ｑ４のコレクタはＱ３に接続され、Ｑ６のコレクタは出力端子に接続される。ここで、Ｑ２及びＱ３はｐｎｐ型トランジスタである。Ｑ３はＱ２と比べて２倍のエミッタ面積を有し、同じ電圧条件下にてＱ２の２倍の電流を流す。すなわち、Ｑ２及びＱ３からなる初段カレントミラー回路の電流ゲインは２に設定される。一方、Ｑ４及びＱ６はそれぞれ同じ寸法で同じ特性を有するｎｐｎ型トランジスタであり、第２段のカレントミラー回路の電流ゲインは１に設定される。これにより、Ｑ２からＱ６を介して出力端子に至る信号経路（第３信号経路）を構成する２段のカレントミラー回路では、初段の電流ゲインが２であることにより、Ｑ６に基本的に電流ＩＢの２倍に相当する電流Ｉ６が流れる。
【００２８】
以上のように、出力端子には、入力信号電流ＩＡに応じた電流が第１及び第２信号経路により伝達され、一方、入力信号電流ＩＢに応じた電流が第３信号経路により伝達される。出力端子では、これら各信号経路により得られる電流Ｉ５、Ｉ１１、Ｉ６が合成され、合成された電流Ｉout（＝Ｉ５＋Ｉ１１−Ｉ６）が、出力端子に接続された抵抗Ｒoutに流れることで当該合成電流Ｉoutに応じた出力電圧が出力端子に得られる。なお、抵抗は他方端を基準電源ＶREFに接続される。
【００２９】
次に、第１〜第３信号経路を構成する各カレントミラー回路でのアーリー効果を検討する。図２は、アーリー効果を有するＶＣＥ−Ｉc特性の模式的なグラフであり、Ｖaはアーリー電圧を表している。図２においては、Ｖcc＝＋５Ｖとし、また説明を簡単とするために各抵抗Ｒ１〜Ｒ７での電圧降下を無視している。また、Ｑ１〜Ｑ１１のうちＱ３を除くトランジスタは同じサイズＥを有し、Ｑ３はその倍のサイズ２Ｅとする。特性曲線η１はサイズＥのトランジスタにＩＡ又はＩＢ程度の電流が流れる場合のものであり、特性曲線η２は、その倍の電流が流れる場合の電流−電圧特性を表している。いずれの特性曲線も飽和領域が傾きを有し、その傾きは飽和電流レベルと共に大きくなる。例えば、２倍の電流に対応する特性曲線η２の飽和領域の傾きは、特性曲線η１の２倍になる。
【００３０】
各カレントミラー回路の入力側経路のトランジスタはベース−コレクタ間を短絡されており、よって、ＶＣＥは基本的にエミッタ−ベース間のダイオード接合により生じる電位差φＢとなり、シリコン基板に形成された場合、φＢはおよそ０．７Ｖ程度である。これに対応して、ＶccとＧＮＤとの間に入力側経路のトランジスタと並んで接続されたカレントミラー回路の出力側経路のトランジスタのＶＣＥは、Ｖcc−φＢ、つまり４．３Ｖ程度となる。また、各信号経路の最終段のカレントミラー回路の出力側経路のトランジスタは、ＶccとＧＮＤとの間に２つ並んで接続されるので、ＶＣＥはそれらで基本的に等分された値Ｖcc／２、つまり２．５Ｖ程度となる。
【００３１】
サイズＥのトランジスタ対からなるカレントミラー回路において、ＶＣＥがＶcc−φＢである出力側経路のトランジスタにＩＡ又はＩＢ程度の電流を鏡映する場合には、特性曲線η１に基づき、Ｉｏ＝Ｉｉ＋δＨとなる。Ｑ１及びＱ７、Ｑ８及びＱ９からなるカレントミラー回路がこの場合に相当する。
【００３２】
サイズＥのトランジスタ対からなるカレントミラー回路において、ＶＣＥがＶcc／２である出力側経路のトランジスタにＩＡ又はＩＢ程度の電流を鏡映する場合には、やはり特性曲線η１に基づき、Ｉｏ＝Ｉｉ＋δＭとなる。Ｑ１及びＱ５、Ｑ１０及びＱ１１からなるカレントミラー回路がこの場合に相当する。
【００３３】
Ｑ２及びＱ３からなるカレントミラー回路においては、出力側経路のＱ３のサイズが２Ｅであり、ＩＢの２倍程度の電流が流れる。この場合には、特性曲線η２に基づき、Ｉｏ＝２Ｉｉ＋２δＨとなる。
【００３４】
Ｑ４及びＱ６からなるカレントミラー回路においては、入力側経路のＱ４にＩＢの２倍程度の電流が流れ、それに対応して出力端子に接続された出力側経路のＱ６にも同程度の電流が流れることとなる。そのため、特性曲線η２に基づき、Ｉｏ＝Ｉｉ＋２δＭとなる。
【００３５】
本装置の各カレントミラー回路におけるアーリー効果による入力側経路と出力側経路とでの電流差は以上のようになる。この結果に基づいて、第１〜第３信号経路それぞれの最終トランジスタＱ５，Ｑ１１，Ｑ６に流れる電流Ｉ５，Ｉ１１，Ｉ６を評価すると以下のようになる。
Ｉ５  ＝ＩＡ＋δＭ
Ｉ１１＝ＩＡ＋２δＨ＋δＭ
Ｉ６  ＝２ＩＢ＋２δＨ＋２δＭ
よって、Ｉoutは、
Ｉout≡Ｉ５＋Ｉ１１−Ｉ６＝２（ＩＡ−ＩＢ）
となり、アーリー効果に起因する電流成分が相殺され除去される。
【００３６】
上述の評価から理解されるように、本装置では、アーリー効果に起因する電流成分が近似的に０となるので、当該電流成分の温度変化に起因したＩoutの変動が抑制される。図６に示した、無信号時におけるＩoutの温度特性に関するシミュレーション結果において、特性曲線ξ２が本装置に対応する。この結果は、−２５〜＋１２５℃の範囲において、出力端子に流れる電流の変動が約０．２μＡ以下に抑制されることを示している。
【００３７】
上記構成では、第２信号経路の初段カレントミラー回路の電流ゲインを２、第２段の電流ゲインを１としたが、逆に初段の電流ゲインを１、第２段の電流ゲインを２としてもよい。
【００３８】
また、上記構成は、ＩＡを伝達する信号経路として１段のカレントミラー回路から構成される第１信号経路と、３段のカレントミラー回路から構成される第２信号経路との複数経路を設け、一方、ＩＢを伝達する信号経路として２段のカレントミラー回路から構成される第３信号経路を設けるものであったが、出力端子においてアーリー効果に起因する電流成分が相殺される回路構成は上記構成に限られない。この点について以下説明する。
【００３９】
図３は、上述のＩＡを伝達する信号経路を一般化した構成を示すものであり、図４は、上述のＩＢを伝達する信号経路を一般化した構成を示すものである。図３に示す信号経路Ａｍはαｍ段（αｍは１以上の奇数）のカレントミラー回路からなる。このカレントミラー回路は、差動増幅回路の差動対を構成するＱＡｉｎに接続される初段入力側のＱＡと、最終段出力側のＱＡｍＯと、ＶccとＧＮＤとの間の電流路を形成する（αｍ−１）対のトランジスタ対とからなる。ちなみに例えば、上述の信号経路Ａ１はαｍ＝１の場合に相当し、この場合にはＶccとＧＮＤとの間の電流路を形成するトランジスタ対は存在しない。
【００４０】
ここで、信号経路Ａｍの第ｋ段のカレントミラー回路Ｐ(ｋ)の電流ゲインをｆ(ｋ)と表す。また、出力側経路におけるアーリー効果に起因する電流成分δは、例えば、図２における特性曲線η１とη２との関係からも理解されるように、同じＶＣＥにおいて出力側経路の電流に比例する。この比例係数をＶＣＥ＝Ｖcc−φＢの場合に対してχＨ、ＶＣＥ＝Ｖcc／２の場合に対してχＭと表す。第１〜（αｍ−１）段のカレントミラー回路Ｐ(ｋ)（ｋ＝１〜（αｍ−１））においては、入力側経路の電流Ｉｉと出力側経路の電流Ｉｏとの間には次式の関係が成り立つ。
Ｉｏ＝ｆ(ｋ)・Ｉｉ（１＋χＨ）  …（１）
【００４１】
一方、第αｍ段のカレントミラー回路Ｐ(αｍ)においては次式が成り立つ。
Ｉｏ＝ｆ(αｍ)・Ｉｉ（１＋χＭ）  …（２）
【００４２】
ここで、Ｆｍ≡ｆ(１)・ｆ(２)・…・ｆ(αｍ)とする。（１）（２）式から、第１段にＩＡが入力された場合、信号経路Ａｍの最終段出力には、次式で表される電流Ｉ(Ａｍ)が得られる。
Ｉ(Ａｍ)＝ＦｍＩＡ（１＋χＨ）Ｔ（１＋χＭ）  …（３）
【００４３】
ここで、Ｔ≡αｍ−１である。通常、χＨ，χＭ≪１であるので、χＨ，χＭの高次の項を無視し１次の項までを残す近似を行うと、（３）式は次のようになる。
Ｉ(Ａｍ)＝ＦｍＩＡ〔１＋（αｍ−１）χＨ＋χＭ〕  …（４）
【００４４】
図４に示す信号経路Ｂｎはβｎ段（βｎは２以上の偶数）のカレントミラー回路からなる。このカレントミラー回路は、差動増幅回路の差動対を構成するＱＢｉｎに接続される初段入力側のＱＢと、最終段出力側のＱＢｍＯと、ＶccとＧＮＤとの間の電流路を形成する（βｎ−１）対のトランジスタ対とからなる。
【００４５】
信号経路Ｂｎの各段のカレントミラー回路の電流ゲインの積をＧｎと表すと、上述の信号経路Ａｍの場合と同様にして、第１段にＩＢが入力された場合の信号経路Ｂｎの最終段の出力電流Ｉ(Ｂｎ)を表す次式が得られる。
Ｉ(Ｂｎ)＝ＧｎＩＢ（１＋χＨ）Ｔ（１＋χＭ）  …（５）
【００４６】
ここで、Ｔ≡βｎ−１である。（３）式に対すると同様の近似を行うと、（５）式は次のようになる。
Ｉ(Ｂｎ)＝ＧｎＩＢ〔１＋（βｎ−１）χＨ＋χＭ〕  …（６）
【００４７】
さて、出力端子での合成で相殺されるべきパラメータはχＨ及びχＭの２種類である。よって、信号経路Ａｍ又はＢｎの少なくともいずれか一方を複数通り設け、合計３つ以上の信号経路から伝達された出力信号Ｉ(Ａｍ)又はＩ(Ｂｎ)を合成する構成とすることにより、χＨ及びχＭを含まないＩoutを得ることが可能である。
【００４８】
具体的には、差動増幅回路から出力端子へＩＡを伝達する経路として、Ｍ通りのＡｍ、つまりＡ１，Ａ２，…，Ａｍを設け、ＩＢを伝達する経路として、Ｎ通りのＢｎ、つまりＢ１，Ｂ２，…，Ｂｎを設けた場合に、その電気信号増幅装置のＩoutにアーリー効果に起因する電流成分が含まれない条件は、〔Ｍ個のＩ(Ａｍ)の総和〕−〔Ｎ個のＩ(Ｂｎ)の総和〕で表されるＩoutにおいて、χＨ及びχＭの係数が０となることである。この条件は、
【数５】
2005286776.tif 000005
かつ
【数６】
2005286776.tif 000006
を満たすという条件に等しい。この条件を満たすようにＡｍ（ｍ＝１〜Ｍ）及びＢｎ（ｎ＝１〜Ｎ）を構成することにより、上述の近似の下で、Ｉoutからアーリー効果に起因する電流成分を除去することができ、当該電流成分に起因する出力信号の温度変動が抑制される。
【００４９】
さらに、上述の構成は、信号経路を構成するカレントミラー回路におけるＶＣＥが２種類だけの場合であったが、これをＶＣＥが３種類以上の場合に拡張することが可能である。例えば、アーリー効果による電流変動量を表す比例係数はＶＣＥが２種類の上述の場合には、χＨ及びχＭの２つであったが、ＶＣＥが３種類の場合には３つ（χ１，χ２，χ３と表す）となる。（４）（６）式に対応する式として次式が得られる。
Ｉ(Ａｍ)＝ＦｍＩＡ（１＋κｍ１χ１＋κｍ２χ２＋κｍ３χ３）  …（９）
Ｉ(Ｂｎ)＝ＧｎＩＢ（１＋λｎ１χ１＋λｎ２χ２＋λｎ３χ３）  …（１０）
【００５０】
ここで、κｍ１，κｍ２，κｍ３は信号経路Ａｍを構成するカレントミラー回路のうちそれぞれχ１，χ２，χ３に対応するＶＣＥを有する段数であり、αｍ＝κｍ１＋κｍ２＋κｍ３である。また、λｎ１，λｎ２，λｎ３は信号経路Ｂｎを構成するカレントミラー回路のうちそれぞれχ１，χ２，χ３に対応するＶＣＥを有する段数であり、βｎ＝λｎ１＋λｎ２＋λｎ３である。
【００５１】
出力端子での合成で相殺されるべきパラメータは３種類であるので、合計４つ以上の信号経路から伝達された出力信号Ｉ(Ａｍ)又はＩ(Ｂｎ)を合成する構成とすることにより、χ１，χ２，χ３を含まないＩoutを得ることが可能である。その条件は、ｍ＝１〜Ｍ、ｎ＝１〜Ｎについて（９）（１０）式を合成して得られるＩoutの式において、各パラメータχ１，χ２，χ３の係数が０となることである。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態である電気信号増幅装置の概略の回路構成図である。
【図２】アーリー効果を有するＶＣＥ−Ｉc特性の模式図である。
【図３】ＩＡを伝達する信号経路の一般化された構成を示す回路図である。
【図４】ＩＢを伝達する信号経路の一般化された構成を示す回路図である。
【図５】従来の電気信号増幅装置の回路構成図である。
【図６】出力信号電流の温度特性に関するシミュレーション結果を表すグラフである。
【符号の説明】
【００５３】
Ｑ１〜Ｑ１１  トランジスタ、ＳＡ，ＳＢ  信号源、ＩＥ  定電流源、Ｒ１〜Ｒ７，Ｒout  抵抗。
【図１】
2005286776.tif 000009
【図２】
2005286776.tif 000010
【図３】
2005286776.tif 000011
【図４】
2005286776.tif 000012
【図５】
2005286776.tif 000013
【図６】
2005286776.tif 000014