(57)【要約】【課題】キャパシタの容量増大を図る一方、その微細化も共に図ることができる。【解決手段】半導体基板上に形成された軸直角断面が十字形の第１の電極４と、この第１の電極４の表面に形成された誘電体膜５と、この誘電体膜５を被覆する第２の電極と、を備えたスタックト型キャパシタを有する。【選択図】  図１
2005260090.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された軸直角断面が十字形の第１の電極と、
この第１の電極の表面に形成された誘電体膜と、
この誘電体膜を被覆する第２の電極と、
を備えたスタックト型キャパシタを有することを特徴とする半導体装置。
【請求項２】
上記第１の電極は、その十字形の外周縁部を縁取り、その内側に凹部を形成した十字形に形成され、この縁取り十字形の内面と外面を含む表面に上記誘電体膜を形成してなることを特徴とする請求項１記載の半導体装置。
【請求項３】
上記第１の電極は、複数の十字形をその少なくとも一端部同士を連結してなる形状に形成されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
上記第１の電極は、その外端間距離が９０ｎｍ〜３００ｎｍであることを特徴とする請求項１記載の半導体装置。
【請求項５】
上記第１の電極は、当該十字形を形成するアームの幅が３０ｎｍ〜７０ｎｍであることを特徴とする請求項４記載の半導体装置。
【請求項６】
上記第１の電極は、波長が０．１ｎｍ以上１００ｎｍ以下のＸ線により露光するリソグラフィー工程により形成されることを特徴とする請求項１記載の半導体装置。
【請求項７】
半導体基板上に形成された２個以上の孔を有する第１の電極と、
この第１の電極の外面と上記孔の内面とを含むこの第１の電極の表面に形成された誘電体膜と、
この誘電体膜を被覆する第２の電極と、
を備えたスタックト型キャパシタを有することを特徴とする半導体装置。
【請求項８】
半導体基板上に形成された軸方向一端開口の多重円筒状の第１の電極と、
この多重円筒状の第１の電極の内面と外面とを含む第１の電極の表面に形成された誘電体膜と、
この誘電体膜を被覆する第２の電極と、
を備えたスタックト型キャパシタを有することを特徴とする半導体装置。
【請求項９】
半導体基板上に形成された中心孔を有する有底円筒状の第１の電極と、
この第１の電極の表面に形成された誘電体膜と、
この誘電体膜を被覆する第２の電極と、
を備えたスタックト型キャパシタを有することを特徴とする半導体装置。
【請求項１０】
上記第１の電極は、その外径が１５０ｎｍ〜３６０ｎｍであることを特徴とする請求項９記載の半導体装置。
【請求項１１】
上記第１の電極は、その側壁の厚さが５０ｎｍ〜１２０ｎｍであることを特徴とする請求項９記載の半導体装置。
【請求項１２】
上記第１の電極は、波長が０．１ｎｍ以上１００ｎｍ以下のＸ線により露光するリソグラフィー工程により形成されることを特徴とする請求項９または１０記載の半導体装置。
【請求項１３】
請求項１〜１２のいずれか１項に記載のキャパシタと、
このキャパシタに電気的に接続されたトランジスタと、
を備え、ＤＲＡＭ（Dynamic Randоm Access Memоry）に構成されたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスタックト型キャパシタの容量増大化と微細化を図ったＤＲＡＭ（Dynamic Randоm Access Memоry）等の半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
一般に、ＤＲＡＭは、１個のメモリセル内に１個のＭＯＳ型等のトランジスタと１個のキャパシタを備えており、キャパシタは記憶用の電荷を蓄積するものである。このために、キャパシタには所定容量、例えば３０ｆＦが必要である。
【０００３】
キャパシタの容量はその表面積に比例するので、その微細化と容量増大化のためにキャパシタの種々の構造や製造方法が従来から提案されており、例えばプレーナ型やトレンチ型、スタックト型（例えば特許文献１参照）等がある。
【０００４】
トレンチ型キャパシタはシリコン（Ｓｉ）等の半導体基板の内部に溝を形成するものである。一方のスタックト型キャパシタはＭＯＳ型等のトランジスタの形成後、すなわち、このトランジスタの上方にて柱形やフィン形、王冠形等に形成されるものであり、現在の主流をなしている。
【特許文献１】特公昭６０−２７８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような従来のキャパシタでは、その容量増大を図る場合、トレンチ型では、半導体基板内のトレンチの深さを、一層深くすることが必要である。また、スタックト型では、半導体基板上に積層されたブロック（ノード）のスタックト高さを、一層高くすることが必要である。しかし、これでは半導体基板中の深さが増大したり、キャパシタの高さが高くなるので、キャパシタまたは半導体装置の微細化に相反しており、製造の困難度が増してしまう。
【０００６】
そこで、キャパシタの表面積を増大させるために、例えばキャパシタの蓄積電極（下部電極）の表面を粗面に形成する技術（ＨＳＧ、ラギドポリ）が提案されたが、管理や電気特性が不安定で実用化には至らなかった。
【０００７】
また、従来の通常光リソグラフィーでは、光の干渉作用のために例えば近接する２個の小さな孔パターンを形成することができない、または近接距離を縮小することに限界があった。
【０００８】
図１５はこのような従来の通常光、例えば波長が１５７ｎｍや１９３ｎｍの紫外線やＡｒＦ光、ＫｒＦ光により半導体基板ａ上に、相互に近接した直径が例えば１３０ｎｍの小孔ｂ，ｃを露光する際に使用する従来のホトマスクｄと、当該半導体基板ａとをそれぞれ平面図で示す模式図である。このホトマスクｄは上記２個の近接小孔ｂ，ｃを露光するために特殊な形状の２個の光通過孔ｄｂ，ｄｃを穿設している。
【０００９】
このような通常光による露光の場合、これら近接小孔ｂ，ｃの直径が例えば１３０ｎｍで、これら小孔ｂ，ｃを１回の露光で同時に露光するときには、これら小孔ｂ，ｃ同士間の繰返し近接間隔は例えば約２６０ｎｍ程度が限界であり、これ以上の近接は、ホトマスクｄの各光通過孔ｄｂ，ｄｃをそれぞれ通過する紫外線等、通常光同士の干渉が発生して不可能である。すなわち、これ以上の微細化は不可能であるという課題がある。
【００１０】
本発明はこのような事情を考慮してなされたもので、その目的は、キャパシタの容量増大を図る一方、その微細化も共に図ることができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、キャパシタの形状を工夫することにより、その表面積を増大させ、もってキャパシタの容量を増大させる一方、そのキャパシタ形状をＸ線または電子線により露光する露光工程を含むリソグラフィー工程により形成することにより、キャパシタの微細化をも共に図る点に主な特徴があり、次のように構成される。
【００１２】
請求項１に係る発明は、半導体基板上に形成された軸直角断面が十字形の第１の電極と、この第１の電極の表面に形成された誘電体膜と、この誘電体膜を被覆する第２の電極と、を備えたスタックト型キャパシタを有するものである。
【００１３】
請求項２に係る発明は、上記第１の電極は、その十字形の外周縁部を縁取り、その内側に凹部を形成した十字形に形成され、この縁取り十字形の内面と外面を含む表面に上記誘電体膜を形成してなることを特徴とするものである。
【００１４】
請求項３に係る発明は、上記第１の電極は、複数の十字形をその少なくとも一端部同士を連結してなる形状に形成されているものである。
【００１５】
請求項４に係る発明は、上記第１の電極は、その外端間距離が９０ｎｍ〜３００ｎｍであることを特徴とするものである。
【００１６】
請求項５に係る発明は、上記第１の電極は、当該十字形を形成するアームの幅が３０ｎｍ〜７０ｎｍであることを特徴とするものである。
【００１７】
請求項６に係る発明は、上記第１の電極は、波長が０．１ｎｍ以上１００ｎｍ以下のＸ線により露光するリソグラフィー工程により形成されることを特徴とするものである。
【００１８】
請求項７に係る発明は、半導体基板上に形成された２個以上の孔を有する第１の電極と、この第１の電極の外面と上記孔の内面とを含むこの第１の電極の表面に形成された誘電体膜と、この誘電体膜を被覆する第２の電極と、を備えたスタックト型キャパシタを有するものである。
【００１９】
請求項８に係る発明は、半導体基板上に形成された軸方向一端開口の多重円筒状の第１の電極と、この多重円筒状の第１の電極の内面と外面とを含む第１の電極の表面に形成された誘電体膜と、この誘電体膜を被覆する第２の電極と、を備えたスタックト型キャパシタを有するものである。
【００２０】
請求項９に係る発明は、半導体基板上に形成された中心孔を有する有底円筒状の第１の電極と、この第１の電極の表面に形成された誘電体膜と、この誘電体膜を被覆する第２の電極と、を備えたスタックト型キャパシタを有するものである。
【００２１】
請求項１０に係る発明は、上記第１の電極は、その外径が１５０ｎｍ〜３６０ｎｍであることを特徴とするものである。
【００２２】
請求項１１に係る発明は、上記第１の電極は、その側壁の厚さが５０ｎｍ〜１２０ｎｍであることを特徴とするものである。
【００２３】
請求項１２に係る発明は、上記第１の電極は、波長が０．１ｎｍ以上１００ｎｍ以下のＸ線により露光するリソグラフィー工程により形成されるものである。
【００２４】
請求項１３に係る発明は、請求項１〜１２のいずれか１項に記載のキャパシタと、このキャパシタに電気的に接続されたトランジスタと、を備え、ＤＲＡＭ（Dynamic Randоm Access Memоry）に構成されたものである。
【発明の効果】
【００２５】
本発明によれば、キャパシタの第１の電極形状が、十字形や縁取り十字形，これら十字形の複数の組合せ等、第１の電極の表面積を増大させる形状であるので、この表面積に比例するキャパシタの容量を増大させることができる。
【００２６】
また、このような形状の第１の電極を、紫外線等通常光よりも短波長のＸ線や電子線を含む波長が２００ｎｍ以下の電磁波により露光する露光工程を含むリソグラフィー工程により形成するので、キャパシタの微細化を図ることができ、そのために、半導体基板上の素子の集積度を向上させることができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態を添付図面に基づいて説明する。なお、これらの添付図面中、同一または相当部分には同一符号を付している。
【００２８】
図１は本発明の第１実施形態に係る半導体装置１の要部の軸直角断面図、図２は図１で示す要部をＩＩ−ＩＩ線断面で示し、かつ当該要部を具備した半導体装置１の縦断面図である。この半導体装置１はシリコン（Ｓｉ）ウエハ等の半導体基板２の一面上にスタックト型のキャパシタ３を形成している。
【００２９】
キャパシタ３は半導体基板２上に、第１の電極である蓄積電極４を積層形成し、この蓄積電極４の表面に、誘電体膜５を形成し、さらに、この誘電体膜５の外面を第２の電極であるプレート電極６により被覆している。
【００３０】
蓄積電極４とプレート電極６はポリシリコン等からなり、誘電体膜５は例えば公知のＬＰ−ＣＶＤ（減圧ＣＶＤ）またはＰＥ−ＣＶＤ（プラズマ・ＣＶＤ）等によるシリコンナイトライド（ＬＰ−ＳｉＮ，ＳｉＮ）等からなる。なお、図２中、符号７は蓄積電極４の底面に当接するように半導体基板２内に埋設されたポリシリコン等からなる埋込電極であり、この埋込電極７は半導体基板２内にて板厚方向に埋設されたノード電極（タングステン（Ｗ）よりなる接続孔）８の図中上端に当接され、このノード電極８の図２中下端は半導体基板２の図中下底面まで延在している。したがって、ノード電極８の図中下底面は埋込電極７を介してキャパシタ３の蓄積電極４に電気的に接続されている。
【００３１】
そして、図１に示すように上記蓄積電極４は、その軸直角断面（図２中、水平方向断面）が十字形をなすように形成され、この十字形の蓄積電極４の外表面に誘電体膜５が形成され、さらに、この誘電体膜５の外表面にはプレート電極６が被覆されている。但し、図１ではこのプレート電極６を図示省略している。
【００３２】
図１に示すように蓄積電極４は十字形であり、その十字形中心部４０から外側方へ４本のアーム４ａ，４ａ，…が四方へ突出しているので、その分、この十字形交差中心部の角柱形状中心軸よりも表面積を増大させることができる。このために、その表面積の増大分だけ容量の増大を図ることができる。また、４本のアーム４ａが十字形交差中心部４０から外側へ突出しているので、これらアーム４ａと埋込電極７との位置合せの確率が高くなるので、その分、位置合せが容易になるうえに、蓄積電極４の形成位置がそのパターニングにより設計値よりも仮に若干ずれても、蓄積電極４の表面積の変動量を僅少に抑制することができ、製造余裕をもたらすことができる。このために、歩留りを向上させることができる。
【００３３】
さらに、蓄積電極４の底面を直接ノード電極８に接続せずに、これら両者４，８間に、軸直角断面（図２では水平断面）の面積がノード電極８よりも大きい埋込電極７を介在させて蓄積電極４とノード電極８とを間接的に接続しているので、蓄積電極４とノード電極８との位置合せの容易性を向上させることができる。
【００３４】
次に、このように構成された半導体装置１の製造方法（第２の実施形態）を説明する。
【００３５】
（１）まず、半導体基板２上に、蓄積電極４を十字形に形成する前の角柱状等所要形状の蓄積電極４のブロック（ノード）を、減圧ＣＶＤ（Chemical Vapоr Depоsitiоn）法により成長させて形成し、その後、紫外線やＡｒＦ光、ＫｒＦ光等の通常光により露光する露光工程を含むホトリソグラフィー工程によりパターニングする。なお、ここで通常光とは波長が１００ｎｍより長く、Ｘ線領域に含まれない光をいう。ここまでが蓄積電極４を形成するためのリソグラフィー工程となる。
【００３６】
（２）次に、上記蓄積電極４のブロックの露光面にホトレジストを塗布し、その後、この蓄積電極ブロックに、十字形の露光パターンを形成したホトマスクを介して波長が０．１ｎｍ以上１００ｎｍ以下のＸ線を照射して露光する。これは波長が０．１ｎｍ以上１００ｎｍ以下のＸ線であれば、Ｘ線発生装置を比較的安価に製造できるからである。
【００３７】
すなわち、上記通常光では蓄積電極ブロックの厚さむらや表面高さが高すぎると、焦点を合せられないので、露光不可能である。一方、Ｘ線は平行光線であるので、焦点深度は原理的には無限である。したがって、Ｘ線による露光工程によれば、蓄積電極ブロック等に起因した凹凸が存在する場合であっても、約１０ｎｍの解像度で微細パターンを露光形成することが可能となる。
【００３８】
（３）この後、蓄積電極ブロックをドライエッチング等によりエッチングして露光した部分を除去する。
【００３９】
（４）しかる後、アッシングにより露光部分の残渣とホトレジストを除去し、さらに、これらの残渣をクリーニングによりさらに除去して十字形の蓄積電極４を成形する。ここまでが蓄積電極４を形成するためのエッチング工程となる。
【００４０】
（５）次に、減圧ＣＶＤ法により、この十字形の蓄積電極４の外表面にシリコンナイトライド（ＬＰ−ＳｉＮ，ＳｉＮ）膜、またはシリコンオキサイド（ＳｉＯ２）膜等の誘電体膜５を成長させて形成する。
【００４１】
（６）この後、同じく減圧ＣＶＤ法等により誘電体膜５の外表面にポリシリコン等よりなるプレート電極６を成長させて形成する。
【００４２】
これにより、半導体基板２上にスタックト型のキャパシタ３が形成される。なお、埋込電極７やノード電極８は予めキャパシタ３の形成前に半導体基板２に形成されている。
【００４３】
したがって、この半導体装置１の製造方法によれば、キャパシタ３の蓄積電極４のブロックを、波長０．１ｎｍ以上１００ｎｍ以下のＸ線により十字形に露光するので、１回の露光により十字形の各角部を含めてほぼ正確に十字形に微細加工することができる。このために、蓄積電極４自体ひいてはキャパシタ３の微細化を図ることができる。例えば、図１で示す十字形蓄積電極４の大きさを図１中、左右のアーム４ａ，４ａ，…の外端同士間の長さｌａを９０ｎｍ〜３００ｎｍに形成する。３０ｎｍ以下の微細構造を露光するために開発されたＸ線露光装置は、Ｘ線発生装置の小型化が困難であるため、例えば約５０億円と極めて高価である。また、３０ｎｍ以下の微細加工に適用可能な露光感度を備えたホトレジストは未だ開発途上であるため、Ｘ線露光による３０ｎｍ以下の微細加工にはさらに巨額の開発費用が必要であると考えられる。
【００４４】
これに対して、例えば、上記長さｌａを９０ｎｍ〜３００ｎｍの範囲に限定し、当該十字形を形成するアームの幅Ｗを３０ｎｍ〜７０ｎｍに限定した微細構造をＸ線露光により加工する場合、Ｘ線発生装置を小型化することができるため、Ｘ線露光装置の価格を例えば約３分の１にまで抑制できると共に、公知のＫｒＦ用ホトレジストのように低感度なホトレジストによっても微細構造を実現することができるようになるため、感度の高いホトレジストを開発するための費用も必要なくなる。
【００４５】
したがって、例えば、上記長さｌａを１８０ｎｍとし、アームの幅Ｗを５０ｎｍとした場合、すなわち、アーム４ａの長さを８０ｎｍに加工するとき、従来のＸ線によるホトリソグラフィーと比較して、極めて安価に蓄積電極４を製造できるようになる。しかも、十字形の各角部ｃを１０ｎｍの解像度で形成することができる。
【００４６】
図３は本発明の第３の実施形態に係るＤＲＡＭ９の要部縦断面図である。このＤＲＡＭ９は上記半導体装置１のノード電極８に、転送トランジスタ１０のドレイン１１を接続し、蓄積電極４に蓄積される電荷の入出力を転送トランジスタ１０により制御するようになっている。
【００４７】
なお、図３中、符号１２は転送トランジスタ１０のソースであり、このソース１２はドレイン１１に代えてノード電極８に接続するように構成してもよい。また、図３中、符号１３は隣接する回路と電気的に分離するための絶縁分離層である。
【００４８】
このＤＲＡＭ９によれば、上記図２で示す半導体装置１を具備しているので、この半導体装置１と同様の作用効果を奏することができるうえに、ＤＲＡＭ９としての容量の増大、微細化と歩留り向上とを共に図ることができる。
【００４９】
図４は本発明の第４の実施形態に係る半導体装置１Ａの縦断面図（要部は図５のＩＶ−ＩＶ線断面図）、図５はその要部平面図である。
【００５０】
この半導体装置１Ａは、上記図１，図２で示す半導体装置１において、そのキャパシタ３の十字形の蓄積電極４を、軸直角断面形状がＨ形の蓄積電極４ｂに置換した点に主な特徴を有する。
【００５１】
すなわち、図５に示すようにＨ形蓄積電極４ｂは、上記図１で示す十字形の蓄積電極４の２個を図中横方向に並設し、これら２個の蓄積電極４の隣り合うアーム４ａ，４ａの対向端同士を一体に連結して軸直角断面（図５では平面）形状がほぼＨ形をなすように形成されている。但し、ここでＨ形とは、図５に示すようにＨ形の横棒が左右一対の縦棒を水平方向に貫通させて外方へ延在する形状に形成されている。
【００５２】
ちみなに、従来の通常光により、複数本（例えば２本）の梁（例えば縦棒）が相互にほぼ平行に近接対向する形状に露光する場合には、これら一対の梁同士が現像液等の表面張力のために相互に接着してレジストパターンが剥れるという課題があり、その形状に形成することはできなかった。
【００５３】
しかし、本実施形態によれば、互いに近接対向する一対の梁（例えば縦棒）同士の間に支えの梁（例えば横棒）を介在させてほぼＨ形に形成しているので、これら近接対向する梁同士の接着を横棒により阻止することができる。また、このＨ形の左右一対の縦棒の一方を削除して図１に示す十字形に形成してもよいことは上述した通りである。
【００５４】
このＨ形蓄積電極４ｂも上記十字形蓄積電極４と同様に、波長０．１ｎｍ以上１００ｎｍ以下のＸ線を、図示しないＨ形パターン形成用の光通過孔を形成したホトマスクを介して照射して露光する露光工程を含むリソグラフィー工程によりＨ形に形成される。
【００５５】
そして、このＨ形蓄積電極４ｂの外表面には、上記半導体装置１と同様に、誘電体膜５ｂが形成され、さらに、この誘電体膜５ｂの外表面にはプレート電極６ｂが形成される。
【００５６】
したがって、この半導体装置１Ａによれば、Ｈ形蓄積電極４ｂの形状がいわば２個の十字形蓄積電極４，４からなるので、上記十字形蓄積電極４を有するキャパシタと同様の作用効果を奏するうえに、アーム４ａの本数が増加した分、埋込電極７との位置合せの容易性をさらに向上させることができる。
【００５７】
なお、蓄積電極４は、これら十字形やＨ形のみならず、十字形を３個以上横方向に並設し、その対向端同士を一体に連結してなる形状や４個以上の十字形を正方格子状に配列してなる井桁状ないし正方格子状に形成してもよい。これら複雑な形状であっても上記Ｘ線の露光により微細に形成することができる。換言すれば上記Ｘ線により蓄積電極４を露光することにより初めて蓄積電極４の形状を種々形成することが可能になった。
【００５８】
図６は本発明の第５の実施形態に係るキャパシタ３の縁取り十字形蓄積電極４ｃの要部斜視図である。この縁取り十字形蓄積電極４ｃは図１で示す十字形蓄積電極４の十字形外縁部を縁取って、その縁取り内方に凹部４ｃａを形成する一方、この縁取り十字形の一側端に開口端４ｃｂを形成したものである。
【００５９】
この縁取り十字形蓄積電極４ｃも上記Ｘ線により露光するリソグラフィー工程により微細形成される。
【００６０】
そして、この縁取り十字形蓄積電極４ｃの内面４ｃｃと、その上面および外面４ｃｄとを含む外表面には図示しない上記誘電体膜５がそれぞれ形成され、さらに、この誘電体膜５の外表面には図示しないプレート電極６が形成される。但し、図６ではこの誘電体膜５とプレート電極６とを図示省略している。
【００６１】
したがって、この縁取り十字形蓄積電極４ｃも十字形であるので、上記十字形蓄積電極４を有するキャパシタ３とほぼ同様の作用効果を奏することができるうえに、縁取り十字形蓄積電極４ｃの内面４ｃｃの分だけ表面積がさらに増大するので、その分、さらなる容量の増大を図ることができる。
【００６２】
図７（ａ）は本発明の第６の実施形態に係る半導体装置１Ｂの要部平面図、同図（ｂ）はその要部縦断面図である。
【００６３】
図７（ａ）に示すようにこの半導体装置１Ｂは蓄積電極４ｄを、その軸直角断面（平面）がほぼ田の字状になるように形成した点に特徴がある。
【００６４】
すなわち、この田の字状蓄積電極４ｄは、角柱状に形成された蓄積電極ブロック４ｄａに、その軸方向にそれぞれ穿設された４個の有底角孔４ｄｂ，４ｄｂ，…を田の字状に配置し、これら各有底角孔４ｄｂの内面と、蓄積電極ブロック４ｄａの上面および外面を含む外表面に、誘電体膜５ｄをそれぞれ形成し、さらに、この誘電体膜５ｄの内側の各角孔４ｄｂ内にポリシリコンを充填する一方、蓄積電極ブロック４ｄａの外面を含む全外表面にポリシリコン膜を形成することによりプレート電極６ｄを形成している。
【００６５】
この田の字状蓄積電極４ｄの形状も図示しない田の字状のホトマスクを使用して上記Ｘ線により露光する露光工程を含むリソグラフィー工程により形成される。
【００６６】
この半導体装置１Ｂによっても、蓄積電極ブロック４ｄａに、４個の角孔４ｄｂ，…を形成することにより、田の字状蓄積電極４ｄの表面積を増大させているので、容量の増大を図ることができる。しかも、これら田の字状蓄積電極４ｄを上記Ｘ線により露光するので、大形化を防止して微細化することができる。
【００６７】
図８（ａ）は本発明の第７の実施形態に係る半導体装置１Ｃの要部平面図、同図（ｂ）はその要部縦断面図である。
【００６８】
図８（ａ）に示すように、この半導体装置１Ｃは蓄積電極４ｅを２重角筒状に形成した点に特徴がある。
【００６９】
すなわち、この蓄積電極４ｅは角柱状の蓄積電極ブロック４ｅａに、１個の有底角孔４ｅｂを同心状かつ軸方向に穿設し、この有底角孔４ｅｂ内に、角柱状の内柱４ｅｃを同心状に形成している。
【００７０】
そして、この内柱４ｅｃの外面および上面と、有底角孔４ｅｂの内面と、蓄積電極ブロック４ｅａの上面および外面を含む表面に、誘電体膜５ｅを形成する。さらに、有底角孔４ｅｂ内に、ポリシリコン等を充填すると共に、誘電体膜５ｅの外表面にポリシリコン等の膜を形成することによりプレート電極６ｅを形成している。
【００７１】
この蓄積電極４ｅも上記Ｘ線により露光されて形成される。この蓄積電極４ｅも角柱状の蓄積電極ブロック４ｅａに、有底角孔４ｅｂを穿設して表面積を増大させているので、容量の増大を図ることができる。しかも、この蓄積電極４ｅも上記Ｘ線により露光して形成しているので、微細化を図ることができる。
【００７２】
このように、蓄積電極４，４ｂ，４ｃ，４ｄ，４ｅ自体に有底孔を軸方向に穿設して蓄積電極４，４ｂ〜４ｅの表面積を増大させる他の方法としては例えば図９〜図１０に示す蓄積電極４ｆ，４ｇ，４ｈがある。なお、図９〜図１０は蓄積電極４ｆ，４ｇ，４ｈの各平面形状を示す。
【００７３】
図９で示す第８の実施形態に係る蓄積電極４ｆは角柱状の蓄積電極ブロック４ｆａに、２個の有底円孔４ｆｂ，４ｆｂを相互に近接させて軸方向に穿設している
図１０で示す第９の実施形態に係る蓄積電極４ｇは角柱状の蓄積電極ブロック４ｇａに、２個の有底角孔４ｇｂ，４ｇｂを相互に近接させて軸方向に穿設している。
【００７４】
図１１で示す第１０の実施形態に係る蓄積電極４ｈは楕円柱状の蓄積電極ブロック４ｈａに、１個の有底楕円孔４ｈｂを同心状に穿設している。
【００７５】
そして、これら有底円孔４ｆｂ，角筒孔４ｇｂ，楕円孔４ｈｂを上記Ｘ線により露光することにより、これら相互に近接した有底円孔４ｆｂ，４ｆｂ同士と、有底角筒孔４ｇｂ，４ｇｂ同士の各近接距離α，βと、有底楕円孔４ｈｂの幅γとを、例えば５０ｎｍに形成することができる。しかも、これら複数の有底孔４ｆｂ，４ｇｂを１枚のホトマスクにより１回の露光でパターニングすることができる。
【００７６】
図１２（ａ），（ｂ），（ｃ）は第１１の実施形態に係る半導体装置の製造方法において、上記Ｘ線により図８で示す蓄積電極４ｅを露光してパターニングする場合の当該露光工程を示す。
【００７７】
すなわち、図１２（ａ）は、ホトマスク１４の平面図、同図（ｂ）はこのホトマスク１４の縦断面図、同図（ｃ）はパターニング後の蓄積電極４ｅの平面図である。
【００７８】
図１２（ｂ）に示すようにホトマスク１４は、メンブレン１４ａ上に、Ｘ線遮蔽材料により蓄積電極の露光パターンを形成したパターンマスク１４ｂを載置している。パターンマスク１４ｂは図８（ａ）で示す有底角孔４ｅｂを形成するための角孔１４ｂａと浮島状の中子１４ｂｂとを有する。
【００７９】
このホトマスク１４を介してＸ線を半導体基板２上に照射して露光し、パターニングすると、図１２（ｃ）で示すように有底角孔４ｅｂを形成した蓄積電極４ｅを形成することができる。
【００８０】
すなわち、Ｘ線xはホトマスク１４のメンブレン１４ａを透過する透過性を有するので、このメンブレン１４ａ上に、パターンマスク１４ｂの浮島状の中子１４ｂｂを載置して、これを支持することができるので、浮島状の内柱４ｅｃを形成することができる。
【００８１】
これに対し、このホトマスク１４を使用して、Ｘ線ではなく、電子線ｅにより蓄積電極４ｅを露光すると、この電子線ｅはメンブレン１４ａを透過できないので、有底角孔４ｅｂ自体を形成することができない。
【００８２】
このために、電子線により蓄積電極４を露光する場合には、図１３（ａ），（ｂ）で示すようにホトマスク１４はそのメンブレン１４ａにも、パターンマスク１４ｂの孔１４ｂａに対応する孔１４ａａを形成しなければならない。
【００８３】
したがって、電子線ｅでは図１２（ｃ）で示す浮島状の内柱４ｅｃを形成するような有底孔４ｅｂを形成することができず、図１３（ｃ）で示す相互に離れた２個の角孔１４ｉ，１４ｉしか蓄積電極４に形成することができない。
【００８４】
図１４（ａ）は本発明の第１２の実施形態に係る半導体装置１Ｄの要部縦断面図、（ｂ）は同（ａ）のＢ−Ｂ線断面図である。
【００８５】
この半導体装置１Ｄは、半導体基板２の一面上に、有底円筒状の蓄積電極４ｉをポリシリコン等によりスタック状に積層形成し、この蓄積電極４ｉの図１４（ａ）中、上端面中央部にて所要深さの円形の中心孔４ｉａを同心状に穿設し、この中心孔４ｉａ内面と、蓄積電極４ｉの図中上端面および外側面に、誘電体層５ｉを一体に連成し、この円筒状蓄積電極４ｉを、波長が０．１ｎｍ以上ｎｍ以下のＸ線により露光するリソグラフィー工程により微細加工する点に特徴がある。
【００８６】
この蓄積電極４ｉは、その最大外径ｄａが１５０ｎｍ以上３６０ｎｍ以下、中心孔４ｉａの直径ｄｂが５０ｎｍ以上１２０ｎｍ以下、側壁の厚さｔが５０ｎｍ以上１２０ｎｍ以下に形成されている。
【００８７】
したがって、このような微小サイズの半導体装置１Ｄを従来のように通常光により露光する場合には、４，５枚のホトマスクを使用して４，５回の露光工程が必要になるが、本実施形態によれば波長が０．１ｎｍ〜１００ｎｍのＸ線により露光して蓄積電極４ｉを形成するので、複数の蓄積電極４ｉを近接させて１枚のホトマスクにより１回の露光工程で形成することができる。
【００８８】
しかも、蓄積電極４ｉは、３０ｎｍ以下の微細構造ではないので、上記高価なＸ線露光装置を使用する必要がなく、例えば５億円程度の安価なＸ線露光装置と、ＫｒＦ露光用の低感度のホトレジストで廉価に加工することが可能である。
【００８９】
また、露光後のエッチング工程において、ローディング効果により蓄積電極４ｉの中心孔４ｉａ内でのエッチレートが遅くなるため、多数の蓄積電極４ｉを加工する場合に、各蓄積電極４ｉ同士間の間隙ｇが先にエッチアウトする。このため、加工不良に起因した歩留り低下を防止ないし低減することが可能である。
【００９０】
なお、本実施形態では上記蓄積電極４ｉをポリシリコンにより形成する場合について説明したが、本発明はこれに限定されるものではなく、例えばこの蓄積電極４ｉを、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）のいずれか、またはこれらの２種以上の組合せの合金からなる電極材料により形成してもよい。また、その場合、誘電体層５ｉは蓄積電極４ｉの表面のラジカル酸化またはラジカル窒化により、Ｔａ２Ｏ６等電極材料の酸化物や窒化物、酸窒化物に形成してもよい。
【００９１】
これによれば、キャパシタの電極材料であるタンタル、チタン、アルミニウム、ジルコニウム、ハフニウム自体が金属であるので、この蓄積電極４ｉにデプレッション層が生成するのを防止ないし低減できるうえに、この蓄積電極４ｉのラジカル酸化またはラジカル窒化により、この蓄積電極４ｉに直接誘電体層５ｉを形成することができるので、キャパシタのさらなる微細化と誘電体層５ｉの電気絶縁性等の電気特性を向上させることができる。
【図面の簡単な説明】
【００９２】
【図１】本発明の第１の実施形態に係る半導体装置の要部平面図。
【図２】図１で示す要部をＩＩ−ＩＩ線断面で示す当該要部を具備した半導体装置の縦断面図。
【図３】本発明の第３の実施形態に係るＤＲＡＭの概略縦断面図。
【図４】本発明の第４の実施形態に係る半導体装置の概略縦断面図。
【図５】図４で示す要部概略平面図。
【図６】本発明の第５の実施形態に係る半導体装置の蓄積電極の斜視図。
【図７】（ａ）は本発明の第６の実施形態の要部平面図、（ｂ）は同要部を具備した半導体装置の概略縦断面図。
【図８】（ａ）は本発明の第７の実施形態に係る半導体装置の要部平面図、（ｂ）は同要部を具備した半導体装置の概略縦断面図。
【図９】本発明の第８の実施形態に係る蓄積電極の平面図。
【図１０】本発明の第９の実施形態に係る蓄積電極の平面図。
【図１１】本発明の第１０の実施形態に係る蓄積電極の平面図。
【図１２】（ａ）は本発明の第１１の実施形態に係る半導体装置の製造方法においてＸ線露光で使用されるホトマスクの平面図、（ｂ）は同ホトマスクを縦断面で示すＸ線露光工程の模式図、（ｃ）はこのＸ線露光工程を含むＸ線リソグラフィー工程により形成される蓄積電極を主に示す概略平面図。
【図１３】（ａ）は本発明の半導体装置の製造方法において電子線露光で使用されるホトマスクの平面図、（ｂ）は同ホトマスクを縦断面で示す電子線露光工程の模式図、（ｃ）はこの電子線露光工程を含む電子線リソグラフィー工程により形成される蓄積電極を主に示す概略平面図。
【図１４】（ａ）は本発明の第１２の実施形態に係る半導体装置の縦断面図、（ｂ）は同（ａ）のＢ−Ｂ線断面図。
【図１５】従来の通常光露光により使用されるホトマスクと、この通常光露光とホトマスクにより形成される蓄積電極の概略平面図。
【符号の説明】
【００９３】
１，１Ａ，１Ｂ，１Ｃ  半導体装置
２  半導体基板
３  キャパシタ
４，４ｂ，４ｃ，４ｄ，４ｅ，４ｆ，４ｇ，４ｈ  蓄積電極
５，５ｂ，５ｃ，５ｄ，５ｅ  誘電体膜
６，６ｂ，６ｃ，６ｄ，６ｅ  プレート電極
７  埋込電極
８  ノード電極
９  ＤＲＡＭ
１０  転送トランジスタ
１１  ドレイン
１２  ソース
１４  ホトマスク
１４ａ  ホトマスクのメンブレン
１４ｂ  ホトマスクのパターンマスク
【図１】
2005260090.tif 000003
【図２】
2005260090.tif 000004
【図３】
2005260090.tif 000005
【図４】
2005260090.tif 000006
【図５】
2005260090.tif 000007
【図６】
2005260090.tif 000008
【図７】
2005260090.tif 000009
【図８】
2005260090.tif 000010
【図９】
2005260090.tif 000011
【図１０】
2005260090.tif 000012
【図１１】
2005260090.tif 000013
【図１２】
2005260090.tif 000014
【図１３】
2005260090.tif 000015
【図１４】
2005260090.tif 000016
【図１５】
2005260090.tif 000017