(57)【要約】      （修正有）【課題】容量素子の面積を抑え、駆動用ＴＦＴの特性の違いや、駆動用ＴＦＴのゲート電圧Ｖｇｓの変動によって引き起こされる発光素子の輝度のばらつきを抑える。【解決手段】複数の各画素は、発光素子と、発光素子に流れる電流値を決定する第１のトランジスタと、ビデオ信号に従って発光素子の発光、非発光を選択する第２のトランジスタと、第１の電源線とをそれぞれ有し、複数の各画素は第２の電源線を共有し、補正回路は、ゲート及びドレインが第２の電源線に接続された第３のトランジスタと、第３のトランジスタのゲート及びドレインと、第３の電源線との接続を制御する第４のトランジスタとを有し、発光素子と第１の電源線の間に、第１のトランジスタ及び第２のトランジスタが直列に接続されており、第１のトランジスタのゲート電極は第２の電源線に接続されている。【選択図】図１
2005242341.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、前記複数の画素に入力される電位を補正する補正回路とを有し、
前記複数の画素の各々は第一のトランジスタを有し、
前記補正回路は第二のトランジスタを有し、
前記第一のトランジスタの活性層及び前記第二のトランジスタの活性層は、レーザーのスキャン方向と垂直な方向に並んでいることを特徴とする発光装置。
【請求項２】
請求項１において、
前記第一のトランジスタのキャリア移動方向は前記第二のトランジスタのキャリア移動方向と等しいことを特徴とする発光装置。
【請求項３】
複数の画素と、補正回路とを有し、
前記複数の各画素は、発光素子と、前記発光素子に流れる電流値を決定する第１のトランジスタと、ビデオ信号に従って前記発光素子の発光、非発光を選択する第２のトランジスタと、第１の電源線とをそれぞれ有し、
前記複数の各画素は第２の電源線を共有し、
前記補正回路は、ゲート及びドレインが前記第２の電源線に接続された第３のトランジスタと、前記第３のトランジスタの前記ゲート及びドレインと、第３の電源線との接続を制御する第４のトランジスタとを有し、
前記発光素子と前記第１の電源線の間に、前記第１のトランジスタ及び前記第２のトランジスタが直列に接続されており、
前記第１のトランジスタのゲート電極は前記第２の電源線に接続されていることを特徴とする発光装置。
【請求項４】
複数の画素と、補正回路とを有し、
前記複数の各画素は、発光素子と、前記発光素子に流れる電流値を決定する第１のトランジスタと、ビデオ信号に従って前記発光素子の発光、非発光を選択する第２のトランジスタと、第１の電源線とをそれぞれ有し、
前記複数の各画素は第２の電源線を共有し、
前記補正回路は、ゲート及びドレインが前記第２の電源線に接続された第３のトランジスタと、前記第３のトランジスタの前記ゲート及びドレインと、第３の電源線との接続を制御する第４のトランジスタとを有し、
前記発光素子と前記第１の電源線の間に、前記第１のトランジスタ及び前記第２のトランジスタが直列に接続されており、
前記第１のトランジスタのゲート電極は前記第２の電源線に接続されており、
前記第１のトランジスタが有する活性層と、前記第３のトランジスタが有する活性層とはレーザ光で結晶化されており、
前記第１のトランジスタが有する活性層と、前記第３のトランジスタが有する活性層とは、前記レーザ光のビームスポット内に収まる位置にレイアウトされていることを特徴とする発光装置。
【請求項５】
請求項３または請求項４において、前記第１のトランジスタと前記第３のトランジスタとは、極性が同じであることを特徴とする発光装置。
【請求項６】
複数の画素と、補正回路とを有し、
前記複数の各画素は、発光素子と、前記発光素子に流れる電流値を決定する第１のトランジスタと、ビデオ信号に従って前記発光素子の発光、非発光を選択する第２のトランジスタと、前記ビデオ信号の前記複数の各画素への入力を制御する第３のトランジスタと、第１の電源線とをそれぞれ有し、
前記複数の各画素は第２の電源線を共有し、
前記補正回路は、ゲート及びドレインが前記第２の電源線に接続された第４のトランジスタと、前記第４のトランジスタの前記ゲート及びドレインと、第３の電源線との接続を制御する第５のトランジスタとを有し、
前記発光素子と前記第１の電源線の間に、前記第１のトランジスタ及び前記第２のトランジスタが直列に接続されており、
前記第１のトランジスタのゲート電極は前記第２の電源線に接続されていることを特徴とする発光装置。
【請求項７】
複数の画素と、補正回路とを有し、
前記複数の各画素は、発光素子と、前記発光素子に流れる電流値を決定する第１のトランジスタと、ビデオ信号に従って前記発光素子の発光、非発光を選択する第２のトランジスタと、前記ビデオ信号の前記複数の各画素への入力を制御する第３のトランジスタと、第１の電源線とをそれぞれ有し、
前記複数の各画素は第２の電源線を共有し、
前記補正回路は、ゲート及びドレインが前記第２の電源線に接続された第４のトランジスタと、前記第４のトランジスタの前記ゲート及びドレインと、第３の電源線との接続を制御する第５のトランジスタとを有し、
前記発光素子と前記第１の電源線の間に、前記第１のトランジスタ及び前記第２のトランジスタが直列に接続されており、
前記第１のトランジスタのゲート電極は前記第２の電源線に接続されており、
前記第１のトランジスタが有する活性層と、前記第４のトランジスタが有する活性層とはレーザ光で結晶化されており、
前記第１のトランジスタが有する活性層と、前記第４のトランジスタが有する活性層とは、前記レーザ光のビームスポット内に収まる位置にレイアウトされていることを特徴とする発光装置。
【請求項８】
請求項６または請求項７において、前記第１のトランジスタと前記第４のトランジスタとは、極性が同じであることを特徴とする発光装置。
【請求項９】
請求項６乃至請求項８のいずれか１項において、前記ビデオ信号の電位に関わらず、前記第２のトランジスタのゲートと、前記第１の電源線との接続を制御する第５のトランジスタをさらに有することを特徴とする発光装置。
【請求項１０】
複数の画素と、補正回路とを有し、
前記複数の各画素は、発光素子と、前記発光素子に流れる電流値を決定する第１のトランジスタと、ビデオ信号に従って前記発光素子の発光、非発光を選択する第２のトランジスタと、第１の電源線とをそれぞれ有し、
前記複数の各画素は第２の電源線を共有し、
前記補正回路は、ゲート及びドレインが接続された第３のトランジスタと、前記第３のトランジスタの前記ゲート及びドレインと第３の電源線との接続を制御する第４のトランジスタと、前記第２の電源線への前記第３のトランジスタのドレイン電流の供給を制御する第５のトランジスタとを有し、
前記発光素子と前記第１の電源線の間に、前記第１のトランジスタ及び前記第２のトランジスタが直列に接続されており、
前記第１のトランジスタのゲート電極は前記第２の電源線に接続されていることを特徴とする発光装置。
【請求項１１】
複数の画素と、補正回路とを有し、
前記複数の各画素は、発光素子と、前記発光素子に流れる電流値を決定する第１のトランジスタと、ビデオ信号に従って前記発光素子の発光、非発光を選択する第２のトランジスタと、第１の電源線とをそれぞれ有し、
前記複数の各画素は第２の電源線を共有し、
前記補正回路は、ゲート及びドレインが接続された第３のトランジスタと、前記第３のトランジスタの前記ゲート及びドレインと、第３の電源線との接続を制御する第４のトランジスタと、前記第２の電源線への前記第３のトランジスタのドレイン電流の供給を制御する第５のトランジスタとを有し、
前記発光素子と前記第１の電源線の間に、前記第１のトランジスタ及び前記第２のトランジスタが直列に接続されており、
前記第１のトランジスタのゲート電極は前記第２の電源線に接続されており、
前記第１のトランジスタが有する活性層と、前記第３のトランジスタが有する活性層とはレーザ光で結晶化されており、
前記第１のトランジスタが有する活性層と、前記第３のトランジスタが有する活性層とは、前記レーザ光のビームスポット内に収まる位置にレイアウトされていることを特徴とする発光装置。
【請求項１２】
請求項１０または請求項１１において、前記第１のトランジスタと前記第３のトランジスタとは、極性が同じであることを特徴とする発光装置。
【請求項１３】
複数の画素と、補正回路とを有し、
前記複数の各画素は、発光素子と、前記発光素子に流れる電流値を決定する第１のトランジスタと、ビデオ信号に従って前記発光素子の発光、非発光を選択する第２のトランジスタと、前記ビデオ信号の前記複数の各画素への入力を制御する第３のトランジスタと、第１の電源線とをそれぞれ有し、
前記複数の各画素は第２の電源線を共有し、
前記補正回路は、ゲート及びドレインが接続された第４のトランジスタと、前記第４のトランジスタの前記ゲート及びドレインと第３の電源線との接続を制御する第５のトランジスタと、前記第２の電源線への前記第４のトランジスタのドレイン電流の供給を制御する第６のトランジスタとを有し、
前記発光素子と前記第１の電源線の間に、前記第１のトランジスタ及び前記第２のトランジスタが直列に接続されており、
前記第１のトランジスタのゲート電極は前記第２の電源線に接続されていることを特徴とする発光装置。
【請求項１４】
複数の画素と、補正回路とを有し、
前記複数の各画素は、発光素子と、前記発光素子に流れる電流値を決定する第１のトランジスタと、ビデオ信号に従って前記発光素子の発光、非発光を選択する第２のトランジスタと、前記ビデオ信号の前記複数の各画素への入力を制御する第３のトランジスタと、第１の電源線とをそれぞれ有し、
前記複数の各画素は第２の電源線を共有し、
前記補正回路は、ゲート及びドレインが接続された第４のトランジスタと、前記第４のトランジスタの前記ゲート及びドレインと第３の電源線との接続を制御する第５のトランジスタと、前記第２の電源線への前記第４のトランジスタのドレイン電流の供給を制御する第６のトランジスタとを有し、
前記発光素子と前記第１の電源線の間に、前記第１のトランジスタ及び前記第２のトランジスタが直列に接続されており、
前記第１のトランジスタのゲート電極は前記第２の電源線に接続されており、
前記第１のトランジスタが有する活性層と、前記第４のトランジスタが有する活性層とはレーザ光で結晶化されており、
前記第１のトランジスタが有する活性層と、前記第４のトランジスタが有する活性層とは、前記レーザ光のビームスポット内に収まる位置にレイアウトされていることを特徴とする発光装置。
【請求項１５】
請求項１３または請求項１４において、前記第１のトランジスタと前記第４のトランジスタとは、極性が同じであることを特徴とする発光装置。
【請求項１６】
請求項１３乃至請求項１５のいずれか１項において、前記ビデオ信号の電位に関わらず、前記第２のトランジスタのゲートと、前記第１の電源線との接続を制御する第７のトランジスタをさらに有することを特徴とする発光装置。
【請求項１７】
請求項３乃至請求項１６のいずれか１項において、
前記第１のトランジスタにおけるチャネル幅に対するチャネル長の比は、前記第２のトランジスタにおけるチャネル幅に対するチャネル長の比よりも大きいことを特徴とする発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流を発光素子に供給するための手段と発光素子とを、複数の各画素に有する発光装置に関する。
【背景技術】
【０００２】
発光素子は自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため発光素子を用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されており、近年では携帯電話やデジタルスチルカメラ等の電子機器に搭載されるなど、実用化が進んでいる。具体的に提案されているアクティブマトリクス型発光装置の画素の構成は、メーカーによって異なるが、通常少なくとも発光素子と、画素へのビデオ信号の入力を制御するＴＦＴ（スイッチング用ＴＦＴ）と、該発光素子に供給する電流値を制御するＴＦＴ（駆動用ＴＦＴ）とが各画素に設けられている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで多結晶半導体膜を用いたＴＦＴ（薄膜トランジスタ）は、非晶質半導体膜を用いたＴＦＴに比べて移動度が２桁以上高く、発光装置の画素部とその周辺の駆動回路を同一基板上に一体形成できるという利点を有している。そして多結晶半導体膜は、レーザアニール法を用いることで、安価なガラス基板上に形成することができる。しかし発振器から出力されるレーザ光のエネルギーは、様々な要因によって少なくとも数％の揺らぎを有しており、この揺らぎによって半導体膜の結晶化を均一に行なうことが妨げられている。結晶化が均一に行なわれず、多結晶半導体膜の結晶性にばらつきが生じると、該多結晶半導体膜を活性層として用いるＴＦＴの特性、例えばオン電流、移動度、閾値等にばらつきが出てしまう。したがって、レーザアニール法により形成された多結晶半導体膜を用いて駆動用ＴＦＴを形成すると、該駆動用ＴＦＴの特性のばらつきにより発光素子の輝度もばらついてしまう。
【０００４】
駆動用ＴＦＴの特性のばらつきを補正するための回路を、各画素に形成することで、特性のばらつきに起因する発光素子の輝度のばらつきを抑えることができる。しかしこの方法だと、画素内のＴＦＴの数が増えるため、高精細化が妨げられてしまい好ましくない。
【０００５】
また、発光素子に用いられる電界発光材料の劣化に伴って、発光素子の輝度が低下するという問題もある。発光素子に供給する電流を一定にすることで、発光素子に供給する電圧を一定にするよりも、発光素子の輝度の低下は抑えられる。しかし、たとえ発光素子に供給する電流が一定であっても、電界発光材料が劣化することで輝度は低下する。そしてその劣化の度合いは、発光素子が光っている時間や、発光素子に流れる電流の量に依存する。そのため、表示する画像によって画素毎の階調が異なると、各画素の発光素子の劣化に差が生じ、輝度にばらつきが生じてしまう。
【０００６】
なお、駆動用ＴＦＴを飽和領域で動作させることで、電界発光材料の劣化に伴う輝度の低下をある程度抑えることはできる。しかし、飽和領域で動作するＴＦＴのドレイン電流の値は、ゲート・ソース間の電圧（以下、ゲート電圧とする）Ｖｇｓの僅かな変動に影響されやすく、発光素子の輝度が変動しやすい。そのため飽和領域で駆動用ＴＦＴを動作させる場合、発光素子が発光している期間に、該駆動用ＴＦＴのゲート電圧Ｖｇｓが変動しないように注意する必要がある。ところが、スイッチング用ＴＦＴのオフ電流が大きいと、他の画素に入力されるビデオ信号の電位の変化に伴い、駆動用ＴＦＴのゲート電圧Ｖｇｓが変動しやすい。このゲート電圧Ｖｇｓの変動を防ぐためには、該ＴＦＴのゲート電圧Ｖｇｓを保持するための容量素子の容量を大きくしたり、スイッチング用ＴＦＴのオフ電流を低く抑えたりする必要がある。しかし、スイッチング用ＴＦＴのオフ電流を低く抑えること、且つ、大きな容量を所定の時間内に充電するためにオン電流を高くすることの両方を満たすように、ＴＦＴの作製工程を最適化するには、コストと時間を要し、困難な課題である。また、容量素子の占有面積を大きくすることは、塵埃などに起因する電極間のリークの発生確率を高め、よって歩留まりの低下に繋がるので望ましくない。さらに駆動用ＴＦＴのゲート電圧Ｖｇｓは、ゲート電極につく寄生容量に起因して、他のＴＦＴのスイッチングや信号線、走査線の電位の変動等に伴い、変動しやすいという問題もある。
【０００７】
本発明は上述した問題に鑑み、容量素子の面積を抑え、なおかつ既存のプロセスで作製されたＴＦＴを用いつつ、駆動用ＴＦＴの特性の違いや、駆動用ＴＦＴのゲート電圧Ｖｇｓの変動によって引き起こされる発光素子の輝度のばらつきを抑えることができ、なおかつ電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる発光装置の提案を課題とする。
【課題を解決するための手段】
【０００８】
本発明では、スイッチング素子として機能するトランジスタ（電流制御用トランジスタ）を発光素子に供給する電流の値を決めるトランジスタ（駆動用トランジスタ）と直列に接続する。そして、駆動用トランジスタのゲートに、駆動用トランジスタがオンになるような電位を与えておくことで、常に駆動用トランジスタに電流が流せる状態を作っておく。また、電流制御用トランジスタは線形領域で動作させ、そのゲートの電位を、画素に入力されるビデオ信号で制御する。また駆動用トランジスタは飽和領域で動作させるのが望ましく、該駆動用トランジスタのドレイン電流で、発光素子の輝度を制御する。
【０００９】
電流制御用トランジスタを線形領域で動作させることで、そのソース・ドレイン間電圧（ドレイン電圧）Ｖｄｓは発光素子に加わる電圧Ｖｅｌに対して非常に小さくなり、ゲート電圧Ｖｇｓの僅かな変動が、発光素子に流れる電流に影響しにくくなる。よって、前記電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するスイッチング用トランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流が変動しにくくなる。また発光素子に流れる電流は、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。そして、電流制御用トランジスタは発光素子への電流の供給の有無を選択するのみであって、発光素子に流れる電流の値は、飽和領域で動作する駆動用トランジスタにより決定される。
【００１０】
また本発明では、飽和領域で動作させる駆動用トランジスタのゲートの電位は、ビデオ信号によって制御されず、駆動用トランジスタがオンするような高さに保たれる。飽和領域で動作する駆動用トランジスタは、ゲート電圧Ｖｇｓの僅かな変動に対しドレイン電流が影響されやすいが、本発明では駆動用トランジスタのゲートの電位を固定することができるので、ゲート電圧Ｖｇｓが変動しない。このため、スイッチング用トランジスタのスイッチングに関わりなく、駆動用トランジスタのドレイン電流を一定に保ちやすく、画質を大いに高めることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
【００１１】
また、駆動用トランジスタを飽和領域で動作させることで、ドレイン電流がドレイン・ソース間電圧（以下、ドレイン電圧とする）Ｖｄｓによって変化せず、Ｖｇｓのみによって定まるようになるので、発光素子の劣化に伴ってＶｅｌが大きくなる代わりにＶｄｓが小さくなっても、ドレイン電流の値は比較的一定に保たれる。よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。
【００１２】
さらに本発明では、駆動用トランジスタのゲートに与えられる電位を、補正用トランジスタの特性に合わせて補正する。具体的には、ゲートとドレインが接続された補正用のトランジスタ（以下、補正用トランジスタとする）を用い、電源電位に該補正用トランジスタの閾値電圧を上乗せした電位を、駆動用トランジスタのゲートに与える。駆動用トランジスタのゲートに与えられる電位を、閾値電圧に合わせて補正することで、閾値電圧のばらつきに依存する輝度のばらつきを抑えることができる。特に駆動用トランジスタを飽和領域で動作させる場合、｜Ｖｔｈ｜に対する｜Ｖｇｓ｜の比が小さいので、閾値電圧Ｖｔｈのばらつきにより発光素子に流れる電流が左右されやすいが、本発明では閾値電圧に合わせて駆動用トランジスタのゲートに与える電位を補正することができるので、飽和領域を用いていても輝度のばらつきを抑えることができる。
【００１３】
或いは、電源電位に補正用トランジスタの閾値電圧を単に上乗せした電位を与えるのではなく、補正用トランジスタのドレイン電流が所望の値となるように補正用トランジスタのゲート電圧Ｖｇｓを定め、該ゲート電圧を用いて駆動用トランジスタのゲートに与える電位を補正し、駆動用トランジスタのゲートに与えるようにしても良い。この場合、駆動用トランジスタの閾値電圧のばらつきのみならず、ドレイン電流の大きさを左右する他の特性、例えば移動度など、のばらつきをも加味し、駆動用トランジスタのゲートに与える電位を補正することができる。
【００１４】
なお補正用トランジスタの特性は、駆動用トランジスタの特性により近い方が、電位の補正をより正確に行なうことができる。そこで本発明では、トランジスタに用いられる半導体膜をレーザ光で結晶化する際に、駆動用トランジスタの活性層となる領域と、該駆動用トランジスタに対応する補正用トランジスタの活性層となる領域とが、同じビームスポット内に収まるようにするのが望ましい。なお１箇所に複数パルスのレーザ光を照射する場合は、少なくとも１パルスにおいて、同じビームスポット内に上記２つの領域が収まるようにする。上記構成により、パルス間でレーザ光の出力がばらついても、駆動用トランジスタの活性層と、該駆動用トランジスタに対応する補正用トランジスタの活性層とで、結晶性のばらつきを低減できる。よって、これら２つのトランジスタの特性を揃えることができ、電位の補正をより正確に行なうことができる。
【００１５】
本発明では、駆動用トランジスタのゲートに電位を与えるための配線を、複数の画素で共有している。よって、画素ごとに補正用トランジスタを形成する必要はなく、駆動用トランジスタのゲートに電位を与えるための配線に対応するように、補正用トランジスタを形成しておけば良い。
【００１６】
また、駆動用トランジスタと、該駆動用トランジスタに対応する補正用トランジスタの特性を揃えるために、これら２つのトランジスタにおいて、チャネル長とチャネル幅の比をほぼ一致させるようにしても良い。
【００１７】
なお、駆動用トランジスタのＬをＷより長く、電流制御用トランジスタのＬをＷと同じか、それより短くしてもよい。より望ましくは、駆動用トランジスタのＷに対するＬの比が５以上にするとよい。駆動用トランジスタのＬをＷより長くすることによって、飽和領域におけるドレイン電流の線形性がより高まり、駆動用トランジスタの特性の違いに起因する、画素間における発光素子の輝度のばらつきをさらに抑えることができる。また、駆動用トランジスタのチャネル長をＬ１、チャネル幅をＷ１、電流制御用トランジスタのチャネル長をＬ２、チャネル幅をＷ２とすると、Ｌ１／Ｗ１：Ｌ２／Ｗ２＝Ｘ：１のとき、Ｘは５以上６０００以下とするのが望ましい。例としては、Ｌ１／Ｗ１＝５００μｍ／３μｍ、Ｌ２／Ｗ２＝３μｍ／１００μｍという場合が挙げられる。
【００１８】
また本明細書において発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的にはＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）や、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）に用いられているＭＩＭ型の電子源素子（電子放出素子）等が含まれる。
【００１９】
発光素子の１つであるＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる電界発光材料を含む層（以下、電界発光層と記す）と、陽極と、陰極とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【００２０】
本明細書では、陽極と陰極の２つの電極のうち、駆動用トランジスタによって電位を制御することができる一方の電極を第１の電極、他方の電極を第２の電極とする。
【００２１】
また発光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、発光素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。
【００２２】
なお素子基板は、本発明の発光装置を作製する過程における、発光素子が完成する前の一形態に相当する。具体的には、発光素子の第１の電極のみが形成された状態であっても良いし、第１の電極となる導電膜を成膜した後であって、パターニングして第１の電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【００２３】
なお本発明の発光装置において用いられるトランジスタとして、多結晶半導体、微結晶半導体（セミアモルファス半導体を含む）、アモルファス半導体を用いた薄膜トランジスタを用いることができるが、本発明の発光装置に用いられるトランジスタは薄膜トランジスタに限定されない。単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩを用いたトランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
【００２４】
セミアモルファス半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体（ＳＡＳ）と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。
【発明の効果】
【００２５】
本発明では、電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流が変動しにくくなる。また発光素子に流れる電流は、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。そして、電流制御用トランジスタは発光素子への電流の供給の有無を選択するのみであって、発光素子に流れる電流の値は、駆動用トランジスタにより決定される。このため、ばらつき要因が減り、画質を大いに高めることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
【００２６】
また本発明では、駆動用トランジスタを飽和領域で動作させても、駆動用トランジスタのゲートの電位を固定することができるので、ゲート電圧Ｖｇｓが変動しにくい。駆動用トランジスタを飽和領域で動作させることで、ドレイン電流がドレイン電圧Ｖｄｓによって変化せず、Ｖｇｓのみによって定まるようになるので、発光素子の劣化に伴ってＶｅｌが大きくなる代わりにＶｄｓが小さくなっても、ドレイン電流の値は一定に保たれる。よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。
【００２７】
また駆動用トランジスタのゲートに与えられる電位を、閾値電圧に合わせて補正することで、閾値電圧のばらつきに依存する輝度のばらつきを抑えることができる。特に駆動用トランジスタを飽和領域で動作させる場合、｜Ｖｔｈ｜に対する｜Ｖｇｓ｜の比が小さいので、閾値電圧Ｖｔｈのばらつきにより発光素子に流れる電流が左右されやすいが、本発明では閾値電圧に合わせて駆動用トランジスタのゲートに与える電位を補正することができるので、飽和領域を用いていても輝度のばらつきを抑えることができる。
【００２８】
さらに本発明では、駆動用トランジスタのゲートに電位を与えるための配線に対応するように、補正用トランジスタを形成しておけば良く、画素ごとに補正用トランジスタを形成する必要はない。よって、画素内のトランジスタの数が増加するのを抑えることができ、高精細化を進めやすい。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００３０】
図１（Ａ）に、本発明の発光装置が有する画素の一形態を示す。図１に示す画素は、発光素子１０１と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ（スイッチング用トランジスタ）１０２と、発光素子１０１に供給される電流の値を制御する駆動用トランジスタ１０３と、発光素子１０１への電流の供給の有無を選択する電流制御用トランジスタ１０４とを有している。さらに図１（Ａ）には示されていないが、ビデオ信号の電位を保持するための容量素子を画素に形成しても良い。
【００３１】
駆動用トランジスタ１０３及び電流制御用トランジスタ１０４は、同じ極性であっても異なる極性であってもどちらでも良い。駆動用トランジスタ１０３は飽和領域で動作させ、電流制御用トランジスタ１０４は線形領域で動作させる。なお駆動用トランジスタ１０３は飽和領域で動作させることが望ましいが、本発明は必ずしもこの構成に限定されず、駆動用トランジスタ１０３を線形領域で動作させても良い。また、スイッチング用トランジスタ１０２は線形領域で動作させる。駆動用トランジスタ１０３にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。スイッチング用トランジスタ１０２は、ｎ型であってもｐ型であってもどちらでも良い。
【００３２】
発光素子１０１は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極と陰極は、いずれか一方を第１の電極、他方を第２の電極として用いる。
【００３３】
図１（Ａ）のように、駆動用トランジスタ１０３がｐ型の場合、発光素子１０１の陽極を第１の電極とし、陰極を第２の電極として用いるのが好ましい。逆に駆動用トランジスタ１０３がｎ型の場合、発光素子１０１の陰極を第１の電極とし、陽極を第２の電極として用いるのが好ましい。
【００３４】
スイッチング用トランジスタ１０２のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ１０２のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ１０４のゲートに接続されている。駆動用トランジスタ１０３のゲートは第２の電源線Ｖｂｉ（ｉ＝１〜ｘ）に接続されている。そして駆動用トランジスタ１０３及び電流制御用トランジスタ１０４は、第１の電源線Ｖａｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ１０３及び電流制御用トランジスタ１０４のドレイン電流として発光素子１０１に供給されるように、第１の電源線Ｖａｉ（ｉ＝１〜ｘ）、発光素子１０１と接続されている。本実施の形態では、駆動用トランジスタ１０３のソースが第１の電源線Ｖａｉ（ｉ＝１〜ｘ）に接続され、駆動用トランジスタ１０３と発光素子１０１の第１の電極との間に、電流制御用トランジスタ１０４が設けられている。
【００３５】
容量素子を形成する場合、該容量素子が有する２つの電極は、一方が第１の電源線Ｖａｉ（ｉ＝１〜ｘ）に接続され、もう一方が電流制御用トランジスタ１０４のゲートに接続されるようにする。容量素子は、電流制御用トランジスタ１０４のゲート電位を保持するために設けられている。
【００３６】
なお図１（Ａ）に示す画素の構成は、本発明の一形態を示したに過ぎず、本発明の発光装置は図１（Ａ）に限定されない。例えば図１（Ｂ）に示すように、駆動用トランジスタ１０３のドレインを発光素子１０１の第１の電極に接続し、駆動用トランジスタ１０３と第１の電源線Ｖａｉ（ｉ＝１〜ｘ）の間に電流制御用トランジスタ１０４を形成しても良い。なお図１（Ｂ）では、図１（Ａ）において既に示したものに同じ符号を付す。
【００３７】
また、書き込まれたビデオ信号の電位を消去するためのトランジスタ（消去用トランジスタ）を、各画素に形成しても良い。図１（Ｃ）に、図１（Ａ）に示す画素に消去用トランジスタを形成した例を示す。なお図１（Ｃ）では、図１（Ａ）において既に示したものに同じ符号を付す。図１（Ｃ）に示す画素では、スイッチング用トランジスタ１０２のゲートに接続された走査線の他に、消去用トランジスタ１０５のゲートに接続された走査線が形成されている。これら２つの走査線を区別するために、図１（Ｃ）では、前者を第１の走査線Ｇａｊ（ｊ＝１〜ｙ）、後者を第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）と示す。そして消去用ＴＦＴ１０５のソースとドレインは、一方が第１の電源線Ｖａｉ（ｉ＝１〜ｘ）に、他方が電流制御用ＴＦＴ１０４のゲートに接続されている。
【００３８】
なお図１（Ｄ）に示すように、図１（Ｃ）に示す画素において、駆動用トランジスタ１０３のドレインを発光素子１０１の第１の電極に接続し、駆動用トランジスタ１０３と第１の電源線Ｖａｉ（ｉ＝１〜ｘ）の間に電流制御用トランジスタ１０４を形成しても良い。なお図１（Ｄ）では、図１（Ｃ）において既に示したものに同じ符号を付す。
【００３９】
次に、駆動用トランジスタ１０３のゲートに接続された、第２の電源線Ｖｂｉ（ｉ＝１〜ｘ）の電位を補正するための回路（以下、補正回路とする）について説明する。図２に、本発明の発光装置の画素部と、補正回路の構成を、一例として示す。なお図２では、図１（Ａ）において既に示したものに同じ符号を付す。
【００４０】
図２に示すように、画素部２０１には複数の画素２０２が形成されている。なお図２では、図１（Ａ）に示した構成を有する画素２０２を例示しているが、画素部２０１が有する画素２０２の構成はこれに限定されない。
【００４１】
また第２の電源線Ｖｂ１〜Ｖｂ３は、補正回路２０３にそれぞれ接続されている。なお図２では、第１の電源線Ｖａ１〜Ｖａ３、第２の電源線Ｖｂ１〜Ｖｂ３、走査線Ｇ１〜Ｇ３が画素部２０１に形成されている例を示しているが、各配線の数はこれに限定されず、また図１（Ｃ）、図１（Ｄ）に示す画素のように、第１の走査線と第２の走査線とが画素部２０１に形成されていても良い。
【００４２】
補正回路２０３は、各第２の電源線Ｖｂ１〜Ｖｂ３に対応するように、ゲートとドレインが接続された補正用トランジスタ２０４と、補正用トランジスタ２０４のドレイン及びゲートと第３の電源線２０５との間の接続を制御するトランジスタ２０６と、を有している。また補正用トランジスタ２０４のソースは、第４の電源線２０７に接続されている。また補正用トランジスタ２０４のドレイン及びゲートは、第２の電源線Ｖｂ１〜Ｖｂ３に接続されている。
【００４３】
補正用トランジスタ２０４は、画素２０２が有する駆動用トランジスタ１０３と同じ極性を有するものとする。また補正用トランジスタ２０４と駆動用トランジスタ１０３は、閾値電圧などの特性が同じである方が望ましい。具体的には、チャネル長とチャネル幅の比をほぼ一致させるようにするのが望ましい。
【００４４】
また駆動用トランジスタ１０３と補正用トランジスタ２０４がｐ型である場合、第４の電源線２０７の電位を、第１の電源線Ｖａ１〜Ｖａ３の電位よりも低く設定する。また第３の電源線２０５の電位を、第４の電源線の電位から補正用トランジスタの閾値電圧Ｖｔｈを差し引いた電位よりも低くなるように設定する。そして第１の電源線Ｖａ１〜Ｖａ３の電位を、発光素子１０１が有する第２の電極の電位よりも高くなるように設定する。具体的に第１の電源線Ｖａ１〜Ｖａ３と、発光素子１０１が有する第２の電極の電位差は、駆動用トランジスタ１０３及び電流制御用トランジスタ１０４が共にオンの場合に、発光素子１０１に順方向バイアスの電流が供給される程度とする。
【００４５】
逆に駆動用トランジスタ１０３と補正用トランジスタ２０４がｎ型である場合、第４の電源線２０７の電位を、第１の電源線Ｖａ１〜Ｖａ３の電位よりも高く設定する。また第３の電源線２０５の電位を、第４の電源線の電位から補正用トランジスタの閾値電圧Ｖｔｈを加えた電位よりも高くなるように設定する。そして第１の電源線Ｖａ１〜Ｖａ３の電位を、発光素子１０１が有する第２の電極の電位よりも高くなるように設定する。具体的に第１の電源線Ｖａ１〜Ｖａ３と、発光素子１０１が有する第２の電極の電位差は、駆動用トランジスタ１０３及び電流制御用トランジスタ１０４が共にオンの場合に、発光素子１０１に順方向バイアスの電流が供給される程度とする。
【００４６】
なお、トランジスタ２０６は、ｎ型であってもｐ型であってもどちらでも良い。
【００４７】
次に、図１（Ａ）に示した画素を例に挙げ、図２に示した本発明の発光装置の駆動方法について説明する。図１（Ａ）に示す画素は、その動作を書き込み期間と、保持期間とに分けて説明することができる。図３（Ａ）に、書き込み期間において電流制御用トランジスタ１０４がオンの場合の動作を、図３（Ｂ）に、書き込み期間において電流制御用トランジスタ１０４がオフの場合の動作を示す。また図３（Ｃ）に、保持期間において電流制御用トランジスタ１０４がオンの場合の動作を、図３（Ｄ）に、保持期間において電流制御用トランジスタ１０４がオフの場合の動作を示す。なお、図３（Ａ）〜図３（Ｄ）では動作を分かり易くするために、スイッチング用トランジスタ１０２と、電流制御用トランジスタ１０４とを単にスイッチとして示す。
【００４８】
まず書き込み期間において、走査線Ｇｊ（ｊ＝１〜ｙ）が順に選択される。走査線Ｇｊが選択されると、走査線Ｇｊにゲートが接続されているスイッチング用トランジスタ１０２がオンになる。そして、信号線Ｓｉ（ｉ＝１〜ｘ）に入力されたビデオ信号が、スイッチング用トランジスタ１０２がオンになることで、電流制御用トランジスタ１０４のゲートに入力される。
【００４９】
なお、ビデオ信号の電位に従って、電流制御用トランジスタ１０４が、図３（Ａ）に示すようにオンになると、第１の電源線Ｖａｉ（ｉ＝１〜ｘ）を介して電流が発光素子１０１に供給される。発光素子１０１に流れる電流は、駆動用トランジスタ１０３のドレイン電流と、発光素子１０１の電圧電流特性によって決まる。そして発光素子１０１は、供給される電流に見合った高さの輝度で発光する。逆にビデオ信号の電位に従って、電流制御用トランジスタ１０４が図３（Ｂ）に示すようにオフになると、発光素子１０１への電流の供給は停止し、発光素子１０１は非発光の状態となる。
【００５０】
次に保持期間では、走査線Ｇｊ（ｊ＝１〜ｙ）の選択が終了し、スイッチング用トランジスタ１０２がオフになる。そして、書き込み期間において画素に入力されたビデオ信号の電位は、保持期間においても容量素子等によって保持されている。よって、書き込み期間において図３（Ａ）に示すように電流制御用トランジスタ１０４がオンであった場合、図３（Ｃ）に示すように保持期間においても電流制御用トランジスタ１０４はオンのままである。よって発光素子１０１は、発光の状態を維持する。逆に、書き込み期間において図３（Ｂ）に示すように電流制御用トランジスタ１０４がオフであった場合、図３（Ｄ）に示すように保持期間においても電流制御用トランジスタ１０４はオフのままである。よって発光素子１０１は、非発光の状態を維持する。
【００５１】
上記動作により、画像を表示することができる。なお階調は、上記動作を１フレーム期間内において繰り返すことで表示することができる。階調数は、１フレーム期間内において、発光素子が発光している書き込み期間と保持期間のトータルの時間を制御することで、決めることができる。
【００５２】
なお上記動作では、書き込み期間において発光素子１０１の発光がビデオ信号に従って制御されているが、本発明ではこの構成に限定されない。例えば、ビデオ信号に依らず、書き込み期間において発光素子１０１への電流の供給を停止し、全ての発光素子１０１を非発光の状態にしても良い。具体的には、書き込み期間だけ、発光素子１０１の第２の電極と第１の電源線Ｖａｉ（ｉ＝１〜ｘ）の間の電位差を埋めれば良い。または書き込み期間だけ、発光素子をダイオードに見立てたときに、発光素子１０１が有する一対の電極間に逆方向バイアスの電圧がかけられるように、第２の電極と第１の電源線Ｖａｉ（ｉ＝１〜ｘ）の間の電位差を設定すれば良い。或いは、発光素子に流れる電流の経路をスイッチ等で遮断しても良い。
【００５３】
また、図１（Ｃ）、図１（Ｄ）に示したような消去用トランジスタ１０５を有する画素の場合、第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）が選択されて消去用ＴＦＴ１０５がオンになると、第１の電源線Ｖａ１〜Ｖａｘの電位が電流制御用ＴＦＴ１０４のゲートに与えることができる。よって、電流制御用ＴＦＴ１０４がオフになるため、発光素子１０１に強制的に電流が供給されない状態を作り出すことができる。
【００５４】
次に図２に示した補正回路２０３の動作について、図４を用いて説明する。図４（Ａ）では、第２の電源線Ｖｂｉの電位を補正する際の、補正回路２０３の動作を示している。また図４（Ｂ）では、補正された電位を維持する期間における、補正回路２０３の動作を示している。なお、図４（Ａ）、図４（Ｂ）では動作を分かり易くするために、トランジスタ２０６を単にスイッチとして示す。
【００５５】
まず図４（Ａ）に示すように、トランジスタ２０６をオンにすることで、第３の電源線２０５の電位を補正用トランジスタ２０４のゲート及びドレインに与える。また、補正用トランジスタ２０４のソースには、第４の電源線２０７の電位が与えられている。また上述したように、補正用トランジスタ２０４がｐ型の場合、第３の電源線２０５の電位は、第４の電源線の電位から補正用トランジスタ２０４の閾値電圧Ｖｔｈを差し引いた電位よりも低くなるように設定している。よって、補正用トランジスタ２０４はオンし、第３の電源線２０５と第４の電源線２０７の電位差に見合った電流が、補正用トランジスタ２０４のソースとドレインの間に流れる。
【００５６】
次に図４（Ｂ）に示すように、トランジスタ２０６をオフする。すると、補正用トランジスタ２０４のソースとドレインの間に流れる電流の経路が断たれることになる。よって、補正用トランジスタ２０４のゲート電圧Ｖｇｓが、閾値電圧Ｖｔｈに等しくなるまで、補正用トランジスタ２０４のソースとドレインの間に電流がある程度流れ続け、最終的にゲート電圧Ｖｇｓが閾値電圧Ｖｔｈと等しくなり、補正用トランジスタ２０４はオフする。従って、補正用トランジスタ２０４がオフするとき、補正用トランジスタ２０４のゲート及びドレインに接続された第２の電源線Ｖｂｉには、第４の電源線２０７の電位から閾値電圧Ｖｔｈを差し引いた電位が与えられることになる。
【００５７】
なお上述したように、補正用トランジスタ２０４がｐ型である場合、第４の電源線２０７の電位は、第１の電源線Ｖａｉの電位よりも低く設定する。よって電流制御用トランジスタ１０４がオンである場合、駆動用トランジスタ１０３と補正用トランジスタ２０４の閾値電圧が同じであると仮定すると、駆動用トランジスタ１０３のゲート電圧は閾値電圧より低くなるのでオンとなり、発光素子１０１に電流が供給される。上記構成によって、駆動用トランジスタ１０３の閾値電圧がばらついても、そのばらつきに合わせて駆動用トランジスタ１０３のゲート電圧Ｖｇｓを補正することができるので、発光素子１０１に供給される電流のばらつきを抑えることができる。
【００５８】
なお、図２に示す補正回路２０３は、画素２０２の動作と並行して動作することができる。
【００５９】
なお図２、図４では、補正用トランジスタ２０４のドレイン及びゲートが、第２の電源線Ｖｂ１〜Ｖｂ３に直接接続されている例を示しているが、本発明はこの構成に限定されない。補正用トランジスタ２０４のドレイン及びゲートと、第２の電源線Ｖｂ１〜Ｖｂ３との接続を制御するためのスイッチを設けても良い。この場合、図４（Ａ）に示すように、トランジスタ２０６をオンにして、第３の電源線２０５の電位を補正用トランジスタ２０４のゲート及びドレインに与える際には、上記スイッチをオンにする。そして図４（Ｂ）に示すように、トランジスタ２０６をオフすることで、補正用トランジスタ２０４がオフした後、ゲート及びドレインに接続された第２の電源線Ｖｂｉに、第４の電源線２０７の電位から閾値電圧Ｖｔｈを差し引いた電位が与えられた頃を見計らって、上記スイッチをオフすれば良い。上記スイッチを設けることで、補正した後に第２の電源線Ｖｂｉの電位が変動するのをより抑えることができる。
【００６０】
また補正回路２０３は、その出力側にインピーダンス変換器を設けていても良い。図１７（Ａ）に、第２の電源線Ｖｂｉと補正用トランジスタ２０４のドレイン及びゲートとの間に、ボルテージフォロワ２２０を設けている例を示す。ボルテージフォロワ２２０は、非反転入力端子が補正用トランジスタ２０４のドレイン及びゲートに、出力端子が第２の電源線Ｖｂｉに接続されるように設ける。上記構成により、第２の電源線Ｖｂｉの配線抵抗に起因する電位の降下を抑えることができる。
【００６１】
次に、図２とは異なる構成を有する補正回路について説明する。図５に、本発明の発光装置の画素部と、補正回路の構成を、一例として示す。なお図５では、図１（Ａ）において既に示したものに同じ符号を付す。
【００６２】
図５に示すように、画素部５０１には複数の画素５０２が形成されている。なお図５では、図１（Ａ）に示した構成を有する画素５０２を例示しているが、画素部５０１が有する画素５０２の構成はこれに限定されない。
【００６３】
また第２の電源線Ｖｂ１〜Ｖｂ３は、補正回路５０３にそれぞれ接続されている。なお図５では、第１の電源線Ｖａ１〜Ｖａ３、第２の電源線Ｖｂ１〜Ｖｂ３、走査線Ｇ１〜Ｇ３が画素部５０１に形成されている例を示しているが、各配線の数はこれに限定されず、また図１（Ｃ）、図１（Ｄ）に示す画素のように、第１の走査線と第２の走査線とが画素部５０１に形成されていても良い。
【００６４】
補正回路５０３は、各第２の電源線Ｖｂ１〜Ｖｂ３に対応するように、ゲートとドレインが接続された補正用トランジスタ５０４と、補正用トランジスタ５０４のドレイン及びゲートと第３の電源線５０５との間の接続を制御するトランジスタ５０６と、補正用トランジスタ５０４のドレイン及びゲートと第２の電源線Ｖｂ１〜Ｖｂ３との間の接続を制御するトランジスタ５０８と、を有している。また補正用トランジスタ５０４のソースは、第４の電源線５０７に接続されている。
【００６５】
なおトランジスタ５０８は、第４の電源線５０７と第２の電源線Ｖｂｉの間に流れる電流を制御することができれば良いので、必ずしも図５に示すように、補正用トランジスタ５０４のドレイン及びゲートと第２の電源線Ｖｂ１〜Ｖｂ３との間に形成する必要はない。例えば、第４の電源線５０７と補正用トランジスタ５０４のソースの間に、トランジスタ５０８を形成しても良い。或いは、補正用トランジスタ５０４のドレインとゲートの接続のノードと、補正用トランジスタ５０４のドレインとの間に、トランジスタ５０８を形成しても良い。
【００６６】
補正用トランジスタ５０４は、画素５０２が有する駆動用トランジスタ１０３と同じ極性を有するものとする。また補正用トランジスタ５０４と駆動用トランジスタ１０３は、閾値電圧などの特性が同じである方が望ましい。具体的には、チャネル長とチャネル幅の比をほぼ一致させるようにするのが望ましい。
【００６７】
また、第４の電源線５０７の電位は、第１の電源線Ｖａ１〜Ｖａ３の電位と同じぐらいに設定するのが最も望ましい。第４の電源線５０７の電位と第１の電源線Ｖａ１〜Ｖａ３の電位が同じだと、駆動用トランジスタ１０３の閾値電圧のばらつきを、第２の電源線Ｖｂｉの電位の補正に、正確に反映させることができるからである。しかし必ずしも、第４の電源線５０７の電位と第１の電源線Ｖａ１〜Ｖａ３の電位を同じにする必要はない。どの程度同じにするかは、補正に求められる正確さの許容範囲において、設計者が適宜設定すれば良い。
【００６８】
ただし、駆動用トランジスタ１０３と補正用トランジスタ５０４がｐ型である場合、第４の電源線５０７の電位を、第１の電源線Ｖａ１〜Ｖａ３の電位と同じか、それよりも高く設定する。そして第１の電源線Ｖａ１〜Ｖａ３の電位を、発光素子１０１の第２の電極の電位よりも高くなるように設定する。具体的に第１の電源線Ｖａ１〜Ｖａ３と、発光素子１０１が有する第２の電極の電位差は、駆動用トランジスタ１０３及び電流制御用トランジスタ１０４が共にオンの場合に、発光素子１０１に順方向バイアスの電流が供給される程度とする。
【００６９】
逆に駆動用トランジスタ１０３と補正用トランジスタ５０４がｎ型である場合、第４の電源線５０７の電位を、第１の電源線Ｖａ１〜Ｖａ３の電位と同じか、それよりも低く設定する。そして第１の電源線Ｖａ１〜Ｖａ３の電位を、発光素子１０１の第２の電極の電位よりも高くなるように設定する。具体的に第１の電源線Ｖａ１〜Ｖａ３と、発光素子１０１が有する第２の電極の電位差は、駆動用トランジスタ１０３及び電流制御用トランジスタ１０４が共にオンの場合に、発光素子１０１に順方向バイアスの電流が供給される程度とする。
【００７０】
なお、トランジスタ５０６とトランジスタ５０８は、ｎ型であってもｐ型であってもどちらでも良い。
【００７１】
次に図５に示した補正回路５０３の動作について、図６を用いて説明する。図６（Ａ）では、第２の電源線Ｖｂｉの電位を補正する際の、補正回路５０３の動作を示している。また図６（Ｂ）では、補正された電位を維持する期間における、補正回路５０３の動作を示している。なお、図６（Ａ）、図６（Ｂ）では動作を分かり易くするために、トランジスタ５０６、トランジスタ５０８を単にスイッチとして示す。
【００７２】
まず図６（Ａ）に示すように、トランジスタ５０６、トランジスタ５０８をオンにする。そして、第３の電源線５０５と第４の電源線５０７との間に、一定の電流Ｉを流す。この一定の電流Ｉは、補正用トランジスタ５０４のドレイン電流に相当する。なお補正用トランジスタ５０４は飽和領域で動作するので、補正用トランジスタ５０４のドレイン電流は、以下の数１に示す式１に従う。なお式１において、β＝μＣ0Ｗ／Ｌであり、μは移動度、Ｃ0は単位面積あたりのゲート容量、Ｗ／Ｌはチャネル形成領域のチャネル幅Ｗとチャネル長Ｌの比とする。
【００７３】
【数１】
2005242341.tif 000003
【００７４】
式１から、補正用トランジスタ５０４のゲート電圧Ｖｇｓは、第３の電源線５０５と第４の電源線５０７との間に流れる電流Ｉによって定まることが分かる。このとき、トランジスタ５０８はオンしているので、第４の電源線５０７の電位と、第１の電源線Ｖａｉの電位が同じである場合、補正用トランジスタ５０４と駆動用トランジスタ１０３は、ゲート電圧Ｖｇｓが同じになる。よって、補正用トランジスタ５０４と駆動用トランジスタ１０３の特性、具体的にはμＣ0Ｗ／Ｌ、閾値電圧Ｖｔｈが同じであればあるほど、電流制御用トランジスタ１０４がオンのときにおける駆動用トランジスタ１０３のドレイン電流は、補正用トランジスタ５０４のドレイン電流Ｉと同じになる。従って、画素部内で駆動用トランジスタ１０３の特性がばらついても、発光素子１０１の輝度のばらつきを抑えることができる。
【００７５】
次に図６（Ｂ）に示すように、トランジスタ５０６、５０８をオフする。トランジスタ５０６よりもトランジスタ５０８を先にオフするほうが、第２の電源線Ｖｂｉの電位が変動するのを抑えることができるので、より好ましい。トランジスタ５０６、５０８をオフすることで、駆動用トランジスタ１０３のゲート電圧Ｖｇｓが維持される。
【００７６】
なお、図５に示す補正回路５０３は、画素５０２の動作と並行して動作することができる。
【００７７】
また補正回路５０３は、その出力側にインピーダンス変換器を設けていても良い。図１７（Ｂ）に、第２の電源線Ｖｂｉとトランジスタ５０８のソースまたはドレインとの間に、ボルテージフォロワ５２０と容量素子５２１とを設けている例を示す。ボルテージフォロワ５２０は、非反転入力端子がトランジスタ５０８のソースまたはドレインに、出力端子が第２の電源線Ｖｂｉに接続されるように設ける。容量素子５２１は、一方の電極がボルテージフォロワ５２０の非反転入力端子に、他方の電極をグラウンドに接続する。上記構成により、第２の電源線Ｖｂｉの配線抵抗に起因する電位の降下を抑えることができる。
【００７８】
また本発明では、複数の画素が第２の電源線Ｖｂｉを共有している場合、該複数の各画素が有する駆動用トランジスタの特性を、対応する一の補正用トランジスタの特性と揃えることが望ましい。ＴＦＴの特性は、チャネル長、チャネル幅や、活性層、絶縁膜、ゲート電極などの材料及び膜厚などを揃えることで、より揃えることができる。また、セミアモルファス半導体や、多結晶半導体を活性層として用いるＴＦＴの場合、このようにＴＦＴの外形や構成する材料を揃える事の他、活性層として用いる半導体膜の結晶性を揃えることも非常に重要である。例えばレーザアニール法を用いて半導体膜の結晶化を行なう場合は、第２の電源線Ｖｂｉを共有している複数の駆動用トランジスタの活性層となる領域と、該駆動用トランジスタに対応する補正用トランジスタの活性層となる領域とが、同じビームスポット内に収まるようにする。なお１箇所に複数パルスのレーザ光を照射する場合は、少なくとも１パルスにおいて、同じビームスポット内に上記全ての領域が収まるようにする。
【００７９】
なお半導体膜の結晶化は、レーザ結晶化法のならず、触媒元素を用いる結晶化法を組み合わせていても良い。
【００８０】
なおレーザは、公知のパルス発振の気体レーザもしくは固体レーザを用いることができる。例えば、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、フォルステライトレーザ（Ｍｇ2ＳｉＯ4）。当該レーザの基本波はドーピングする材料によって異なるが、１μｍ前後の基本波を有するレーザ光が得られる。基本波に対する第２高調波、第３高調波および第４高調波は、非線形光学素子を用いることで得ることができる。
【００８１】
図７、図８を用いて、レーザアニール法を用いて形成された本発明の発光装置の構成について説明する。なお図７では、図２において既に示したものに同じ符号を付す。
【００８２】
図７（Ａ）に、図２に示した画素２０２の上面図を、一例として示す。ただし図７（Ａ）では、発光素子１０１のうち第１の電極７０１と、実際に第１の電極７０１が電界発光層及び第２の電極と重なり合う領域７０２のみを示す。図７（Ａ）において、スイッチング用トランジスタ１０２は活性層７０３を有しており、また駆動用トランジスタ１０３と電流制御用トランジスタ１０４は活性層７０４を共有している。
【００８３】
また図７（Ｂ）に、図２に示した補正回路２０３の上面図を、一例として示す。図７（Ｂ）において、補正用トランジスタ２０４及びトランジスタ２０６は活性層７０５を共有している。
【００８４】
次に図８に、活性層として用いる半導体膜を、レーザアニール法で結晶化している様子を示す。図８では、白抜きの矢印で示すようにレーザ光を走査している。７０３ａ〜７０３ｃに示す領域は、後に図７（Ａ）に示したスイッチング用トランジスタ１０２の活性層７０３として用いる領域に相当する。７０４ａ〜７０４ｃに示す領域は、後に図７（Ａ）に示した駆動用トランジスタ１０３及び電流制御用トランジスタ１０４の活性層７０４として用いる領域に相当する。７０５ａ〜７０５ｃに示す領域は、後に図７（Ｂ）に示した補正用トランジスタ２０４及びトランジスタ２０６の活性層７０５として用いる領域に相当する。
【００８５】
また７０４ａに示す領域は、第２の電源線Ｖｂ１を共有している複数の画素２０２に対応しており、また７０５ａに示す領域は、第２の電源線Ｖｂ１の電位を補正するための補正用トランジスタ２０４に対応している。本発明ではこれら７０４ａに示す領域及び７０５ａに示す領域が、レーザ光のビームスポット７１０内に収まるように、レーザアニールを行なう。なお１箇所に複数パルスのレーザ光を照射する場合は、少なくとも１パルスにおいて、同じビームスポット７１０内に、７０４ａに示す領域及び７０５ａに示す領域が収まるようにする。
【００８６】
同様に、７０４ｂに示す領域は、第２の電源線Ｖｂ２を共有している複数の画素２０２に対応しており、また７０５ｂに示す領域は、第２の電源線Ｖｂ２の電位を補正するための補正用トランジスタ２０４に対応している。本発明ではこれら７０４ｂに示す領域及び７０５ｂに示す領域が、レーザ光のビームスポット７１０内に収まるように、レーザアニールを行なう。なお１箇所に複数パルスのレーザ光を照射する場合は、少なくとも１パルスにおいて、同じビームスポット７１０内に、７０４ｂに示す領域及び７０５ｂに示す領域が収まるようにする。
【００８７】
同様に、７０４ｃに示す領域は、第２の電源線Ｖｂ３を共有している複数の画素２０２に対応しており、また７０５ｃに示す領域は、第２の電源線Ｖｂ３の電位を補正するための補正用トランジスタ２０４に対応している。本発明ではこれら７０４ｃに示す領域及び７０５ｃに示す領域が、レーザ光のビームスポット７１０内に収まるように、レーザアニールを行なう。なお１箇所に複数パルスのレーザ光を照射する場合は、少なくとも１パルスにおいて、同じビームスポット７１０内に、７０４ｃに示す領域及び７０５ｃに示す領域が収まるようにする。
【００８８】
駆動用トランジスタの活性層となる領域７０４ａ、７０４ｂ、７０４ｃと、補正用トランジスタの活性層となる領域７０５ａ、７０５ｂ、７０５ｃは、活性層として用いる際にキャリアが移動する方向及びその経路がほぼ同じになるように、レイアウトすることが望ましい。
【００８９】
なお図８では、信号線と第２の電源線とが並列に形成されている場合を前提としているので、ビームスポット７１０の長軸方向と、信号線の延びている方向とを並列させているが、本発明はこの構成に限定されない。走査線と第２の電源線とが並列に形成されている場合、ビームスポット７１０の長軸方向と、走査線の延びている方向とを並列させる。
【００９０】
上記構成により、パルス間でレーザ光の出力がばらついても、駆動用トランジスタの活性層と、該駆動用トランジスタに対応する補正用トランジスタの活性層とで、結晶性のばらつきを低減できる。よって、第２の電源線Ｖｂｉを共有する複数の各画素が有する駆動用トランジスタの特性を、対応する一の補正用トランジスタの特性と揃えることができ、閾値電圧の補正をより正確に行なうことができる。
【実施例１】
【００９１】
本実施例では、図１に示した画素に、発光素子１０１に逆方向バイアスの電圧を印加するためのＴＦＴ（交流用トランジスタ）を形成した画素の構成について説明する。図９に、図１（Ａ）に示した画素に、交流用トランジスタ１０６を形成した画素の構成を示す。なお図９では、図１（Ａ）において既に示したものに同じ符号を付す。
【００９２】
交流用トランジスタ１０６は、ソースまたはドレインのいずれか一方が、発光素子１０１の第１の電極に、もう一方が第１の電源線Ｖａｉに接続されている。なお図９では、ソースまたはドレインのいずれか一方が第１の電源線Ｖａｉに接続されているが、本発明はこの構成に限定されない。いずれか一方が第２の電源線Ｖｂｉに接続されていても良いし、別用意された他の配線に接続されていても良い。
【００９３】
また、交流用トランジスタ１０６は、ゲート電極が第１の電源線Ｖａｉに接続されている。なお図９では、交流用トランジスタ１０６のゲート電極が第１の電源線Ｖａｉに接続されているが、本発明はこの構成に限定されない。交流用トランジスタ１０６のゲート電極が第２の電源線Ｖｂｉに接続されていても良いし、別用意された他の配線に接続されていても良い。ただし交流用トランジスタ１０６は、順方向バイアスの電圧の印加時に、ゲート電極の電位がソースの電位と同じか、もしくはソースの電位よりも低くなるようにする。なお交流用トランジスタ１０６はｎ型であってもｐ型であってもどちらでも良い。
【００９４】
交流用トランジスタ１０６を形成することで、駆動用ＴＦＴ１０３、電流制御用ＴＦＴ１０４の動作に関わりなく、発光素子１０１に逆方向バイアスの電圧を確実に印加することができる。また逆方向バイアスの電圧を発光素子１０１に印加することで、発光素子１０１の信頼性を高めることができる。また、第１の電極と第２の電極間においてショートの原因となっている塵埃等を焼き切る事ができるので、歩留まりを高めることができる。
【００９５】
なお本実施例では、図１（Ａ）に示した画素に交流用トランジスタを形成する例について説明したが、本発明はこの構成に限定されない。例えば、図１（Ｂ）〜図１（Ｄ）に示した画素に、交流用トランジスタを形成しても良い。
【実施例２】
【００９６】
本実施例では、本発明の発光装置に用いられる駆動回路について説明する。図１０に本実施例の発光装置のブロック図を示す。図１０に示す発光装置は、発光素子を備えた画素を複数有する画素部１１１１と、各画素を選択する走査線駆動回路１１１２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路１１１３と、第２の電源線Ｖｂｉの電位を補正するための補正回路１１１７を有する。
【００９７】
図１０において信号線駆動回路１１１３は、シフトレジスタ１１１４、ラッチＡ１１１５、ラッチＢ１１１６を有している。シフトレジスタ１１１４には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）、切り替え信号（Ｌ／Ｒ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ１１１４においてタイミング信号が生成される。また切り替え信号（Ｌ／Ｒ）によって、タイミング信号のパルスの出現する順序が切り替わる。生成したタイミング信号は、一段目のラッチＡ１１１５に順に入力される。ラッチＡ１１１５にタイミング信号が入力されると、該タイミング信号のパルスに同期して、ビデオ信号が順にラッチＡ１１１５に書き込まれ、保持される。なお、本実施例ではラッチＡ１１１５に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。複数のステージのラッチＡ１１１５をいくつかのグループに分け、グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【００９８】
ラッチＡ１１１５の全てのステージのラッチへの、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【００９９】
１ライン期間が終了すると、２段目のラッチＢ１１１６にラッチ信号（Ｌａｔｃｈ  Ｓｉｇｎａｌ）が供給され、該ラッチ信号に同期してラッチＡ１１１５に保持されているビデオ信号が、ラッチＢ１１１６に一斉に書き込まれ、保持される。ビデオ信号をラッチＢ１１１６に送出し終えたラッチＡ１１１５には、再びシフトレジスタ１１１４からのタイミング信号に同期して、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、ラッチＢ１１１６に書き込まれ、保持されているビデオ信号が画素部１１１１に入力される。
【０１００】
次に、走査線駆動回路１１１２の構成について説明する。走査線駆動回路１１１２は、シフトレジスタ１１１９、バッファ１１１８を有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路１１１２において、シフトレジスタ１１１９にクロックＣＬＫ及びスタートパルス信号ＳＰが入力されることによって、選択信号が生成される。生成された選択信号はバッファ１１１８において緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲートが接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファ１１１８は大きな電流を流すことが可能なものが用いられる。
【０１０１】
なお、シフトレジスタ１１１４、１１１９の代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。
【０１０２】
また図１０では、画素部１１１１を間に挟んで信号線駆動回路１１１３の反対側に、補正回路１１１７をレイアウトする例を示しているが、本発明はこの構成に限定されない。信号線駆動回路１１１３と画素部１１１１の間に補正回路１１１７をレイアウトしても良い。或いは、信号線駆動回路１１１３と画素部１１１１の間と、画素部１１１１を間に挟んで信号線駆動回路１１１３の反対側との両方に、補正回路１１１７をレイアウトするようにしても良い。両方に補正回路１１１７をレイアウトすることで、第２の電源線の電位を補正するのにかかる期間を短くすることができ、また配線抵抗に起因する第２の電源線の電位の降下を抑制することができる。
【０１０３】
なお、画素部１１１１に形成された半導体素子が、アモルファス半導体を用いている場合、走査線駆動回路１１１２、信号線駆動回路１１１３を画素部１１１１が形成されている基板とは別途異なる基板上に形成し、画素部１１１１が形成されている基板に実装するようにしても良い。
【０１０４】
また画素部１１１１に形成された半導体素子が、微結晶半導体を用いている場合、走査線駆動回路１１１２を画素部１１１１と同じ基板上に形成し、信号線駆動回路１１１３を画素部１１１１が形成されている基板とは別途異なる基板上に形成しても良い。そして、信号線駆動回路１１１３を、画素部１１１１及び走査線駆動回路１１１２が形成されている基板に実装しても良い。
【実施例３】
【０１０５】
本実施例では、駆動用トランジスタがｐ型の場合における、画素の断面構造について、図１１を用いて説明する。なお図１１では、第１の電極が陽極、第２の電極が陰極の場合について説明するが、第１の電極が陰極、第２の電極が陽極であっても良い。
【０１０６】
図１１（Ａ）に、駆動用トランジスタ６００１及び電流制御用トランジスタ６００２がｐ型で、発光素子６００３から発せられる光を第１の電極６００４側から取り出す場合の、画素の断面図を示す。図１１（Ａ）では、発光素子６００３の第１の電極６００４と、電流制御用トランジスタ６００２が電気的に接続されているが、図１（Ｂ）、図１（Ｄ）に示す画素のように、発光素子６００３の第１の電極６００４と、駆動用トランジスタ６００１が電気的に接続されていても良い。
【０１０７】
駆動用トランジスタ６００１及び電流制御用トランジスタ６００２は層間絶縁膜６００７で覆われており、層間絶縁膜６００７上には開口部を有する隔壁６００８が形成されている。隔壁６００８の開口部において第１の電極６００４が一部露出しており、該開口部において第１の電極６００４、電界発光層６００５、第２の電極６００６が順に積層されている。
【０１０８】
層間絶縁膜６００７は、有機樹脂膜、無機絶縁膜またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む絶縁膜（以下、シロキサン系絶縁膜と呼ぶ）を用いて形成することができる。シロキサン系絶縁膜は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。層間絶縁膜６００７に、低誘電率材料（ｌｏｗ−ｋ材料）と呼ばれる材料を用いていても良い。
【０１０９】
隔壁６００８は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。特に感光性の有機樹脂膜を隔壁６００８に用い、第１の電極６００４上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することで、第１の電極６００４と第２の電極６００６とが接続してしまうのを防ぐことができる。
【０１１０】
第１の電極６００４は、光を透過する材料または膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を第１の電極６００４に用いることが可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを第１の電極６００４に用いても良い。また上記透光性酸化物導電材料の他に、例えばＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第１の電極６００４に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第１の電極６００４を形成する。
【０１１１】
また第２の電極６００６は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ2、ＣａＮ）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。
【０１１２】
電界発光層６００５は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。電界発光層６００５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６００４から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層の順に積層する。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰返しの数（重合度）が２から２０程度の低重合体に相当する。正孔注入層と正孔輸送層との区別は必ずしも厳密なものではなく、これらは正孔輸送性（正孔移動度）が特に重要な特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。
【０１１３】
図１１（Ａ）に示した画素の場合、発光素子６００３から発せられる光を、白抜きの矢印で示すように第１の電極６００４側から取り出すことができる。
【０１１４】
次に図１１（Ｂ）に、駆動用トランジスタ６０１１及び電流制御用トランジスタ６０１２がｐ型で、発光素子６０１３から発せられる光を第２の電極６０１６側から取り出す場合の、画素の断面図を示す。図１１（Ｂ）では、発光素子６０１３の第１の電極６０１４と、電流制御用トランジスタ６０１２が電気的に接続されているが、図１（Ｂ）、図１（Ｄ）に示す画素のように、発光素子６０１３の第１の電極６０１４と、駆動用トランジスタ６０１１が電気的に接続されていても良い。また第１の電極６０１４上に電界発光層６０１５、第２の電極６０１６が順に積層されている。
【０１１５】
第１の電極６０１４は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、ＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第１の電極６０１４に用いることができる。
【０１１６】
また第２の電極６０１６は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ2、ＣａＮ）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。そして第２の電極６０１６を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。なお、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることも可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６０１５に電子注入層を設けるのが望ましい。
【０１１７】
電界発光層６０１５は、図１１（Ａ）の電界発光層６００５と同様に形成することができる。
【０１１８】
図１１（Ｂ）に示した画素の場合、発光素子６０１３から発せられる光を、白抜きの矢印で示すように第２の電極６０１６側から取り出すことができる。
【０１１９】
次に図１１（Ｃ）に、駆動用トランジスタ６０２１及び電流制御用トランジスタ６０２２がｐ型で、発光素子６０２３から発せられる光を第１の電極６０２４側及び第２の電極６０２６側から取り出す場合の、画素の断面図を示す。図１１（Ｃ）では、発光素子６０２３の第１の電極６０２４と、電流制御用トランジスタ６０２２が電気的に接続されているが、図１（Ｂ）、図１（Ｄ）に示す画素のように、発光素子６０２３の第１の電極６０２４と、駆動用トランジスタ６０２１が電気的に接続されていても良い。また第１の電極６０２４上に電界発光層６０２５、第２の電極６０２６が順に積層されている。
【０１２０】
第１の電極６０２４は、図１１（Ａ）の第１の電極６００４と同様に形成することができる。また第２の電極６０２６は、図１１（Ｂ）の第２の電極６０１６と同様に形成することができる。電界発光層６０２５は、図１１（Ａ）の電界発光層６００５と同様に形成することができる。
【０１２１】
図１１（Ｃ）に示した画素の場合、発光素子６０２３から発せられる光を、白抜きの矢印で示すように第１の電極６０２４側及び第２の電極６０２６側から取り出すことができる。
【実施例４】
【０１２２】
本実施例では、駆動用トランジスタがｎ型の場合における、画素の断面構造について、図１２を用いて説明する。なお図１２では、第１の電極が陰極、第２の電極が陽極の場合について説明するが、第１の電極が陽極、第２の電極が陰極であっても良い。
【０１２３】
図１２（Ａ）に、駆動用トランジスタ６０３１及び電流制御用トランジスタ６０３２がｎ型で、発光素子６０３３から発せられる光を第１の電極６０３４側から取り出す場合の、画素の断面図を示す。図１２（Ａ）では、発光素子６０３３の第１の電極６０３４と、電流制御用トランジスタ６０３２が電気的に接続されているが、図１（Ｂ）、図１（Ｄ）に示す画素のように、発光素子６０３３の第１の電極６０３４と、駆動用トランジスタ６０３１が電気的に接続されていても良い。また第１の電極６０３４上に電界発光層６０３５、第２の電極６０３６が順に積層されている。
【０１２４】
第１の電極６０３４は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ2、ＣａＮ）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。そして第１の電極６０３４を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。さらに、光が透過する程度の膜厚を有する上記導電層の上または下に接するように、透光性酸化物導電材料を用いて透光性を有する導電層を形成し、第１の電極６０３４のシート抵抗を抑えるようにしても良い。なお、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いた導電層だけを用いることも可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６０３５に電子注入層を設けるのが望ましい。
【０１２５】
また第２の電極６０３６は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、ＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０３６に用いることができる。
【０１２６】
電界発光層６０３５は、図１１（Ａ）の電界発光層６００５と同様に形成することができる。ただし、電界発光層６０３５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６０３４から、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の順に積層する。
【０１２７】
図１２（Ａ）に示した画素の場合、発光素子６０３３から発せられる光を、白抜きの矢印で示すように第１の電極６０３４側から取り出すことができる。
【０１２８】
次に図１２（Ｂ）に、駆動用トランジスタ６０４１及び電流制御用トランジスタ６０４２がｎ型で、発光素子６０４３から発せられる光を第２の電極６０４６側から取り出す場合の、画素の断面図を示す。図１２（Ｂ）では、発光素子６０４３の第１の電極６０４４と、電流制御用トランジスタ６０４２が電気的に接続されているが、図１（Ｂ）、図１（Ｄ）に示す画素のように、発光素子６０４３の第１の電極６０４４と、駆動用トランジスタ６０４１が電気的に接続されていても良い。また第１の電極６０４４上に電界発光層６０４５、第２の電極６０４６が順に積層されている。
【０１２９】
第１の電極６０４４は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ2、ＣａＮ）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。
【０１３０】
また第２の電極６０４６は、光を透過する材料または膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を第２の電極６０４６に用いることが可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを第２の電極６０４６に用いても良い。また上記透光性酸化物導電材料の他に、例えばＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０４６に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第２の電極６０４６を形成する。
【０１３１】
電界発光層６０４５は、図１２（Ａ）の電界発光層６０３５と同様に形成することができる。
【０１３２】
図１２（Ｂ）に示した画素の場合、発光素子６０４３から発せられる光を、白抜きの矢印で示すように第２の電極６０４６側から取り出すことができる。
【０１３３】
次に図１２（Ｃ）に、駆動用トランジスタ６０５１及び電流制御用トランジスタ６０５２がｎ型で、発光素子６０５３から発せられる光を第１の電極６０５４側及び第２の電極６０５６側から取り出す場合の、画素の断面図を示す。図１２（Ｃ）では、発光素子６０５３の第１の電極６０５４と、電流制御用トランジスタ６０５２が電気的に接続されているが、図１（Ｂ）、図１（Ｄ）に示す画素のように、発光素子６０５３の第１の電極６０５４と、駆動用トランジスタ６０５１が電気的に接続されていても良い。また第１の電極６０５４上に電界発光層６０５５、第２の電極６０５６が順に積層されている。
【０１３４】
第１の電極６０５４は、図１２（Ａ）の第１の電極６０３４と同様に形成することができる。また第２の電極６０５６は、図１２（Ｂ）の第２の電極６０４６と同様に形成することができる。電界発光層６０５５は、図１２（Ａ）の電界発光層６０３５と同様に形成することができる。
【０１３５】
図１２（Ｃ）に示した画素の場合、発光素子６０５３から発せられる光を、白抜きの矢印で示すように第１の電極６０５４側及び第２の電極６０５６側から取り出すことができる。
【実施例５】
【０１３６】
本発明の発光装置は、スクリーン印刷法、オフセット印刷法に代表される印刷法、または液滴吐出法を用いて形成できる。なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。上記印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、信号線、走査線、第１の電源線、第２の電源線に代表される各種配線、ＴＦＴのゲート電極、発光素子の電極などを形成することが可能になる。ただし、パターンを形成する全ての工程に、印刷法または液滴吐出法を用いる必要はない。よって、例えば配線及びゲート電極の形成には印刷法または液滴吐出法を用い、半導体膜のパターニングにはリソグラフィ法を用いる、というように、少なくとも一部の工程において印刷法または液滴吐出法を用いていれば良く、リソグラフィ法も併用していても良い。またパターニングの際に用いるマスクは、印刷法または液滴吐出法で形成しても良い。
【０１３７】
図１３に、液滴吐出法を用いて形成された、本発明の発光装置の断面図を、一例として示す。図１３において、１３０１は電流制御用トランジスタ、１３０２は駆動用トランジスタ、１３０３はスイッチング用トランジスタ、１３０４は発光素子に相当する。なお図１３では、電流制御用トランジスタ１３０１が発光素子１３０４の第１の電極と電気的に接続されているが、本発明はこの構成に限定されない。駆動用トランジスタ１３０２が発光素子１３０４の第１の電極１３３０と電気的に接続されていても良い。駆動用トランジスタ１３０２はｎ型であることが望ましく、この場合、第１の電極１３３０は陰極を用い、第２の電極１３３１は陽極を用いるのが望ましい。
【０１３８】
スイッチング用トランジスタ１３０３は、ゲート電極１３１０と、チャネル形成領域を含む第１の半導体膜１３１１と、ゲート電極１３１０と第１の半導体膜１３１１の間に形成されたゲート絶縁膜１３１７と、ソース領域またはドレイン領域として機能する第２の半導体膜１３１２、１３１３と、第２の半導体膜１３１２に接続された配線１３１４と、第２の半導体膜１３１３に接続された配線１３１５とを有している。
【０１３９】
電流制御用トランジスタ１３０１は、ゲート電極１３２０と、チャネル形成領域を含む第１の半導体膜１３２１と、ゲート電極１３２０と第１の半導体膜１３２１の間に形成されたゲート絶縁膜１３１７と、ソース領域またはドレイン領域として機能する第２の半導体膜１３２２、１３２３と、第２の半導体膜１３２２に接続された配線１３２４と、第２の半導体膜１３２３に接続された配線１３２５とを有している。
【０１４０】
駆動用トランジスタ１３０２は、ゲート電極１３３０と、チャネル形成領域を含む第１の半導体膜１３２１と、ゲート電極１３３０と第１の半導体膜１３２１の間に形成されたゲート絶縁膜１３１７と、ソース領域またはドレイン領域として機能する第２の半導体膜１３２３、１３３３と、第２の半導体膜１３２３に接続された配線１３２５と、第２の半導体膜１３３３に接続された配線１３３５とを有している。
【０１４１】
配線１３１４は信号線に相当し、配線１３１５は電流制御用トランジスタ１３０１のゲート電極１３２０に電気的に接続されている。また配線１３３５は第１の電源線に相当し、ゲート電極１３３０は図示していないが第２の電源線に接続されている。
【０１４２】
液滴吐出法、印刷法を用いてパターンを形成することで、リソグラフィ法で行なわれるフォトレジストの成膜、露光、現像、エッチング、剥離などの一連の工程を簡略化することができる。また、液滴吐出法、印刷法だと、リソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、発光装置の作製に費やされるコストを抑えることができる。
【０１４３】
さらに、リソグラフィ法とは異なり、配線を形成するためにエッチングを行なう必要がない。よって、配線を形成する工程に費やされる時間をリソグラフィ法の場合に比べて著しく短くすることが可能である。特に配線の厚さを０．５μｍ以上、より望ましくは２μｍ以上で形成する場合、配線抵抗を抑えることができるので、配線の作製工程に費やされる時間を抑えつつ、発光装置の大型化に伴う配線抵抗の上昇を抑えることができる。
【０１４４】
なお第１の半導体膜１３１１、１３２１は非晶質半導体であっても、セミアモルファス半導体（ＳＡＳ）であってもどちらでも良い。
【０１４５】
非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4、Ｓｉ2Ｈ6が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。
【０１４６】
またＳＡＳも珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、ＳＡＳの形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。またさらに、珪化物気体中に、ＣＨ4、Ｃ2Ｈ6などの炭化物気体、ＧｅＨ4、ＧｅＦ4などのゲルマニウム化気体、Ｆ2などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。ＳＡＳを第１の半導体膜として用いたＴＦＴは、１〜１０ｃｍ2／Ｖｓｅｃや、それ以上の移動度を得ることができる。
【０１４７】
また第１の半導体膜１３１１、１３２１は、非晶質半導体またはセミアモルファス半導体（ＳＡＳ）をレーザ結晶化した半導体を用いていても良い。
【実施例６】
【０１４８】
次に、図２、図５とは異なる構成を有する補正回路について説明する。
【０１４９】
図１５（Ａ）に、本実施例の補正回路の構成を示す。本実施例の補正回路は、第２の電源線Ｖｂｉ（ｉ＝１〜ｘ）に対応するように、ゲートとドレインが接続された第１の補正用トランジスタ４０１と、第１の補正用トランジスタ４０１とは逆の極性を有する第２の補正用トランジスタ４０２と、第１の補正用トランジスタ４０１のドレイン及びゲートと第２の補正用トランジスタ４０２のドレインとの間の接続を制御するトランジスタ４０３と、第２の補正用トランジスタ４０２のドレインと第３の電源線４０４との間の接続を制御するトランジスタ４０５と、第１の補正用トランジスタ４０１のドレイン及びゲートと第２の電源線Ｖｂｉとの間の接続を制御するトランジスタ４０６と、第２の補正用トランジスタ４０２のゲートと第３の電源線４０４との間の接続を制御するトランジスタ４０７と、第２の補正用トランジスタ４０２のゲート電圧を保持するための容量素子４０８とを有している。そして、第１の補正用トランジスタ４０１のソースは、第４の電源線４０９に、第２の補正用トランジスタ４０２のソースは第５の電源線４１０に接続されている。
【０１５０】
なおトランジスタ４０６は、第４の電源線４０９と第２の電源線Ｖｂｉの間に流れる電流を制御することができれば良いので、必ずしも図１５（Ａ）に示すように、第２の補正用トランジスタ４０２のドレインと第２の電源線Ｖｂｉとの間に形成する必要はない。例えば、第４の電源線４０９と第１の補正用トランジスタ４０１のソースの間に、トランジスタ４０６を形成しても良い。
【０１５１】
第１の補正用トランジスタ４０１は、画素が有する駆動用トランジスタと同じ極性を有する。また第１の補正用トランジスタ４０１及び駆動用トランジスタは、閾値電圧などの特性が同じである方が望ましい。具体的には、チャネル長とチャネル幅の比をほぼ一致させるようにするのが望ましい。
【０１５２】
また、第４の電源線４０９の電位は、駆動用トランジスタのソースの電位を制御するための第１の電源線の電位と、同じぐらいに設定するのが最も望ましい。第４の電源線４０９の電位と第１の電源線の電位が同じだと、駆動用トランジスタの特性のばらつきを、第２の電源線Ｖｂｉの電位の補正に、正確に反映させることができるからである。しかし必ずしも、第４の電源線４０９の電位と第１の電源線の電位を同じにする必要はない。どの程度同じにするかは、補正に求められる正確さの許容範囲において、設計者が適宜設定すれば良い。
【０１５３】
ただし、駆動用トランジスタ及び第１の補正用トランジスタ４０１がｐ型である場合、第４の電源線４０９の電位を、第１の電源線の電位と同じか、それよりも高く設定する。そして第１の電源線の電位を、発光素子の第２の電極の電位よりも高くなるように設定する。具体的に第１の電源線と、発光素子が有する第２の電極の電位差は、駆動用トランジスタ及び電流制御用トランジスタが共にオンの場合に、発光素子に順方向バイアスの電流が供給される程度とする。
【０１５４】
逆に、駆動用トランジスタ及び第１の補正用トランジスタ４０１がｎ型である場合、第４の電源線４０９の電位を、第１の電源線の電位と同じか、それよりも低く設定する。そして第１の電源線の電位を、発光素子の第２の電極の電位よりも高くなるように設定する。具体的に第１の電源線と、発光素子が有する第２の電極の電位差は、駆動用トランジスタ及び電流制御用トランジスタが共にオンの場合に、発光素子に順方向バイアスの電流が供給される程度とする。
【０１５５】
また第２の補正用トランジスタ４０２がｎ型の場合、第５の電源線４１０の電位は第４の電源線４０９の電位よりも低くする。逆に第２の補正用トランジスタ４０２がｐ型の場合、第５の電源線４１０の電位は第４の電源線４０９の電位よりも高くする。
【０１５６】
第３の電源線４０４に流れる電流は、定電流源４１１によって制御される。
【０１５７】
なお、トランジスタ４０３、トランジスタ４０５、トランジスタ４０６、トランジスタ４０７は、ｎ型であってもｐ型であってもどちらでも良い。
【０１５８】
次に、図１５（Ａ）に示した補正回路の動作について説明する。なお、図１５（Ｂ）、図１５（Ｃ）では動作を分かり易くするために、トランジスタ４０３、トランジスタ４０５、トランジスタ４０６、トランジスタ４０７を単にスイッチとして示す。
【０１５９】
まず図１５（Ｂ）に示すように、トランジスタ４０５、トランジスタ４０７をオンにし、トランジスタ４０３、トランジスタ４０６をオフにする。そして、定電流源４１１を用いて、第５の電源線４１０と第３の電源線４０４との間に、一定の電流Ｉを流す。この一定の電流Ｉは、第２の補正用トランジスタ４０２のドレイン電流に相当する。なおトランジスタ４０５とトランジスタ４０７がオンになっているので、第２の補正用トランジスタ４０２はゲートとドレインが接続されていることになり、飽和領域で動作する。よって第２の補正用トランジスタ４０２は、上記数１に示す式１に従って動作する。式１から、第２の補正用トランジスタ４０２のゲート電圧Ｖｇｓは、電流Ｉによって定まることが分かる。第２の補正用トランジスタ４０２のゲート電圧Ｖｇｓは、容量素子４０８によって保持される。
【０１６０】
次に図１５（Ｃ）に示すように、トランジスタ４０５、トランジスタ４０７をオフにし、トランジスタ４０３、トランジスタ４０６をオンにする。トランジスタ４０５よりもトランジスタ４０７を先にオフするほうが、容量素子４０８に保持されている電圧が変動するのを抑えることができるので、より好ましい。
【０１６１】
トランジスタ４０５、トランジスタ４０７をオフにし、トランジスタ４０３、トランジスタ４０６をオンにすることで、第１の補正用トランジスタ４０１、トランジスタ４０３、第２の補正用トランジスタ４０２を通して、第４の電源線４０９と第５の電源線４１０の間に電流が流れる。この第４の電源線４０９と第５の電源線４１０の間に流れる電流は、容量素子４０８に保持されている第１の補正用トランジスタ４０１のゲート電圧によって定まる。つまり、図１５（Ｂ）において、定電流源４１１によって制御された第２の補正用トランジスタ４０２のドレイン電流Ｉと、同じ大きさの電流が、図１５（Ｃ）において、第４の電源線４０９と第５の電源線４１０の間に流れることになる。
【０１６２】
そして、第１の補正用トランジスタ４０１は、ゲートとドレインが接続されているので飽和領域で動作する。従って、第１の補正用トランジスタ４０１のゲート電圧は、第４の電源線４０９と第５の電源線４１０の間に流れる電流Ｉに見合った値に設定される。また、トランジスタ４０６はオンしているので、第４の電源線４０９の電位と、第１の電源線の電位が同じである場合、第１の補正用トランジスタ４０１と駆動用トランジスタは、ゲート電圧Ｖｇｓが同じになる。従って、電流Ｉで定まる第１の補正用トランジスタ４０１のゲート電圧Ｖｇｓと、駆動用トランジスタのゲート電圧Ｖｇｓは同じになる。
【０１６３】
よって、第１の補正用トランジスタ４０１と駆動用トランジスタの特性、具体的にはμＣ0Ｗ／Ｌ、閾値電圧Ｖｔｈが同じであればあるほど、電流制御用トランジスタがオンのときにおける駆動用トランジスタのドレイン電流は、第１の補正用トランジスタ４０１のドレイン電流Ｉと同じになる。従って、画素部内で駆動用トランジスタの特性がばらついても、発光素子の輝度のばらつきを抑えることができる。
【０１６４】
なお、図１５（Ａ）に示す補正回路は、画素の動作と並行して動作することができる。
【０１６５】
本実施例で示した補正回路の場合、図２、図５に示した補正回路とは異なり、常に第２の電源線の電位を補正することができるので、例えば電流制御用トランジスタのスイッチングにより駆動用トランジスタのソースとドレインの電位が変動しても、第２の電源線Ｖｂｉの電位が変動するのを抑制することができる。
【実施例７】
【０１６６】
次に、図２、図５、図１５とは異なる構成を有する補正回路について説明する。
【０１６７】
図１８（Ａ）に、本実施例の補正回路の構成を示す。本実施例の補正回路は、第２の電源線Ｖｂｉ（ｉ＝１〜ｘ）に対応するように、ゲートとドレインが接続された第１の補正用トランジスタ４２１と、第１の補正用トランジスタ４２１とは逆の極性を有する第２の補正用トランジスタ４２２及び第３の補正用トランジスタ４２３と、第２の補正用トランジスタ４２２のゲートと第３の補正用トランジスタ４２３のゲート及びドレインとの間の接続を制御するトランジスタ４２４と、第３の補正用トランジスタ４２３のゲート及びドレインと第３の電源線４２５との間の接続を制御するトランジスタ４２６と、第３の補正用トランジスタ４２３のゲート電圧を保持するための容量素子４２７とを有している。そして、第１の補正用トランジスタ４２１のソースは、第４の電源線４２８に、第２の補正用トランジスタ４２２のソースは第５の電源線４２９に接続されている。また第３の補正用トランジスタ４２３は、そのゲートとドレインが接続されている。
【０１６８】
第３の電源線４２５に流れる電流は、定電流源４３０によって制御される。
【０１６９】
第１の補正用トランジスタ４２１は、画素が有する駆動用トランジスタと同じ極性を有する。また第１の補正用トランジスタ４２１及び駆動用トランジスタは、閾値電圧などの特性が同じである方が望ましい。具体的には、チャネル長とチャネル幅の比をほぼ一致させるようにするのが望ましい。また第２の補正用トランジスタ４２２及び第３の補正用トランジスタ４２３は、閾値電圧などの特性が同じである方が望ましい。具体的には、チャネル長とチャネル幅の比をほぼ一致させるようにするのが望ましい。
【０１７０】
また、第４の電源線４２８の電位は、駆動用トランジスタのソースの電位を制御するための第１の電源線の電位と、同じぐらいに設定するのが最も望ましい。第４の電源線４２８の電位と第１の電源線の電位が同じだと、駆動用トランジスタの特性のばらつきを、第２の電源線Ｖｂｉの電位の補正に、正確に反映させることができるからである。しかし必ずしも、第４の電源線４２８の電位と第１の電源線の電位を同じにする必要はない。どの程度同じにするかは、補正に求められる正確さの許容範囲において、設計者が適宜設定すれば良い。
【０１７１】
ただし、駆動用トランジスタ及び第１の補正用トランジスタ４２１がｐ型である場合、第４の電源線４２８の電位を、第１の電源線の電位と同じか、それよりも高く設定する。そして第１の電源線の電位を、発光素子の第２の電極の電位よりも高くなるように設定する。具体的に第１の電源線と、発光素子が有する第２の電極の電位差は、駆動用トランジスタ及び電流制御用トランジスタが共にオンの場合に、発光素子に順方向バイアスの電流が供給される程度とする。
【０１７２】
逆に、駆動用トランジスタ及び第１の補正用トランジスタ４２１がｎ型である場合、第４の電源線４２８の電位を、第１の電源線の電位と同じか、それよりも低く設定する。そして第１の電源線の電位を、発光素子の第２の電極の電位よりも低くなるように設定する。具体的に第１の電源線と、発光素子が有する第２の電極の電位差は、駆動用トランジスタ及び電流制御用トランジスタが共にオンの場合に、発光素子に順方向バイアスの電流が供給される程度とする。
【０１７３】
また第２の補正用トランジスタ４２２及び第３の補正用トランジスタ４２３がｎ型の場合、第５の電源線４２９の電位は第４の電源線４２８の電位よりも低くする。逆に第２の補正用トランジスタ４２２及び第３の補正用トランジスタ４２３がｐ型の場合、第５の電源線４２９の電位は第４の電源線４２８の電位よりも高くする。そしていずれの場合においても、第４の電源線４２８と第５の電源線４２９の電位差を、第２の補正用トランジスタ４２２が飽和領域で動作するような大きさに設定する。
【０１７４】
なお、トランジスタ４２４、トランジスタ４２６は、ｎ型であってもｐ型であってもどちらでも良い。
【０１７５】
次に、図１８（Ａ）に示した補正回路の動作について説明する。なお、図１８（Ｂ）、図１８（Ｃ）では動作を分かり易くするために、トランジスタ４２４、トランジスタ４２６を単にスイッチとして示す。
【０１７６】
まず図１８（Ｂ）に示すように、トランジスタ４２４、トランジスタ４２６をオンにする。そして、定電流源４３０を用いて、第５の電源線４２９と第３の電源線４２５との間に、一定の電流Ｉを流す。この一定の電流Ｉは、第３の補正用トランジスタ４２３のドレイン電流に相当する。なお第３の補正用トランジスタ４２３はゲートとドレインが接続されているので、飽和領域で動作する。よって第３の補正用トランジスタ４２３は、上記数１に示す式１に従って動作する。式１から、第３の補正用トランジスタ４２３のゲート電圧Ｖｇｓは、電流Ｉによって定まることが分かる。第３の補正用トランジスタ４２３のゲート電圧Ｖｇｓは、容量素子４２７によって保持される。
【０１７７】
一方、第２の補正用トランジスタ４２２と第３の補正用トランジスタ４２３は、互いのゲートとソースがそれぞれ接続されているため、第２の補正用トランジスタ４２２のゲート電圧は第３の補正用トランジスタ４２３のゲート電圧と等しくなる。従って、第２の補正用トランジスタ４２２と第３の補正用トランジスタ４２３の特性が近ければ近いほど、第２の補正用トランジスタ４２２のドレイン電流は、第３の補正用トランジスタ４２３のドレイン電流と等しくなる。
【０１７８】
そして第２の補正用トランジスタ４２２のドレイン電流は、第４の電源線４２８と第５の電源線４２９との間に流れる。よって、第１の補正用トランジスタ４２１のドレイン電流も、第２の補正用トランジスタ４２２のドレイン電流と同じ大きさになる。つまり、定電流源４３０によって制御された第３の補正用トランジスタ４２３のドレイン電流Ｉと、第１の補正用トランジスタ４２１のドレイン電流が、同じ大きさになる。
【０１７９】
そして、第１の補正用トランジスタ４２１は、ゲートとドレインが接続されているので飽和領域で動作する。従って、第１の補正用トランジスタ４２１のゲート電圧は、ドレイン電流Ｉに見合った値に設定される。また、第４の電源線４２８の電位と、第１の電源線の電位が同じである場合、第１の補正用トランジスタ４２１と駆動用トランジスタは、ゲート電圧Ｖｇｓが同じになる。従って、電流Ｉで定まる第１の補正用トランジスタ４２１のゲート電圧Ｖｇｓと、駆動用トランジスタのゲート電圧Ｖｇｓは同じになる。
【０１８０】
次に１８（Ｃ）に示すように、トランジスタ４２４、トランジスタ４２６をオフにする。トランジスタ４２６よりもトランジスタ４２４を先にオフするほうが、容量素子４２７に保持されている電圧が変動するのを抑えることができるので、より好ましい。トランジスタ４２４、トランジスタ４２６をオフしても、第２の補正用トランジスタのゲート電圧は保持されているので、第２の電源線Ｖｂｉの電位は保持することができる。
【０１８１】
なお、図１８（Ａ）に示す補正回路は、画素の動作と並行して動作することができる。
【０１８２】
本実施例の補正回路では、第１の補正用トランジスタ４２１と駆動用トランジスタの特性、具体的にはμＣ0Ｗ／Ｌ、閾値電圧Ｖｔｈが同じであればあるほど、電流制御用トランジスタがオンのときにおける駆動用トランジスタのドレイン電流は、第１の補正用トランジスタ４２１のドレイン電流Ｉと同じになる。従って、画素部内で駆動用トランジスタの特性がばらついても、発光素子の輝度のばらつきを抑えることができる。
【０１８３】
本実施例で示した補正回路の場合、図２、図５に示した補正回路とは異なり、常に第２の電源線の電位を補正することができるので、例えば電流制御用トランジスタのスイッチングにより駆動用トランジスタのソースとドレインの電位が変動しても、第２の電源線Ｖｂｉの電位が変動するのを抑制することができる。
【実施例８】
【０１８４】
本実施例では、本発明の発光装置の一形態に相当するパネルの外観について、図１４を用いて説明する。図１４は、第１の基板上に形成されたトランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図１４（Ｂ）は、図１４（Ａ）のＡ−Ａ’における断面図に相当する。
【０１８５】
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４と、補正回路４０２０とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４と、補正回路４０２０の上に第２の基板４００６が設けられている。よって画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４と、補正回路４０２０とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、充填材４００７と共に密封されている。
【０１８６】
また第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４と、補正回路４０２０とは、トランジスタを複数有しており、図１４（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００８と、画素部４００２に含まれる電流制御用トランジスタ４０１０及び駆動用トランジスタ４００９と、補正回路４０２０に含まれる補正用トランジスタ４０３０を例示している。
【０１８７】
また４０１１は発光素子に相当し、発光素子４０１１が有する第１の電極は、駆動用トランジスタ４００９のドレインと、配線４０１７を介して電気的に接続されている。そして本実施例では、発光素子４０１１の第２の電極と透明導電膜４０１２が電気的に接続されている。なお発光素子４０１１の構成は、本実施の形態に示した構成に限定されない。発光素子４０１１から取り出す光の方向や、駆動用トランジスタ４００９の極性などに合わせて、発光素子４０１１の構成は適宜変えることができる。
【０１８８】
なお本実施例では、電流制御用トランジスタ４０１０が発光素子４０１１の第１の電極に接続されている例を示しているが、駆動用トランジスタ４００９が発光素子４０１１の第１の電極に接続されていても良い。
【０１８９】
また信号線駆動回路４００３、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、図１４（Ｂ）に示す断面図では図示されていないが、引き回し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。
【０１９０】
本実施例では、接続端子４０１６が、発光素子４０１１が有する第１の電極と同じ導電膜から形成されている。また、引き回し配線４０１４は、配線４０１７と同じ導電膜から形成されている。また引き回し配線４０１５は、駆動用トランジスタ４００９、トランジスタ４００８がそれぞれ有するゲート電極と、同じ導電膜から形成されている。
【０１９１】
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１９２】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０１９３】
但し、発光素子４０１１からの光の取り出し方向に位置する基板には、第２の基板４００６は透光性を有していなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０１９４】
また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【０１９５】
本実施例は、実施例１〜実施例７と自由に組み合わせて実施することができる。
【実施例９】
【０１９６】
本発明の発光装置は、画素間の輝度のばらつきを抑えることができるので、表示装置、ゴーグル型ディスプレイなどの映像を観賞するための表示部を有する電子機器に最適である。
【０１９７】
その他、本発明の発光装置を用いることができる電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。これら電子機器の具体例を図１６に示す。
【０１９８】
図１６（Ａ）は携帯情報端末（ＰＤＡ）であり、本体２１０１、表示部２１０２、操作キー２１０３、スピーカー部２１０４等を含む。本発明の発光装置は、表示部２１０２に用いることができる。
【０１９９】
図１６（Ｂ）はゴーグル型表示装置であり、本体２２０１、表示部２２０２、イヤホン２２０３、支持部２２０４とを有している。本発明の発光装置は、表示部２２０２に用いることができる。支持部２２０４は、ゴーグル型表示装置を頭部自体に固定するタイプであっても良いし、使用者の身体のうち、頭部以外の部分に固定するタイプであっても良い。
【０２００】
図１６（Ｃ）は表示装置であり、筐体２４０１、表示部２４０２、スピーカー部２４０３等を含む。本発明の発光装置は、表示部２４０２に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、表示装置には、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。なお表示装置に発光装置を用いる場合、発光素子が有する第１の電極または第２の電極において外光が反射することで、鏡面のように像を写してしまうのを防ぐために、偏光板を設けておいても良い。
【０２０１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は、実施例１〜８に示したいずれの構成の発光装置を用いても良い。
【図面の簡単な説明】
【０２０２】
【図１】本発明の発光装置が有する画素の構成を示す図。
【図２】本発明の発光装置が有する画素部及び補正回路の構成を示す図。
【図３】本発明の発光装置が有する画素の動作を示す図。
【図４】本発明の発光装置が有する補正回路の動作を示す図。
【図５】本発明の発光装置が有する画素部及び補正回路の構成を示す図。
【図６】本発明の発光装置が有する補正回路の動作を示す図。
【図７】画素の上面図と、補正回路の上面図。
【図８】ビームスポットと活性層が形成される領域のレイアウトを示す図。
【図９】本発明の発光装置が有する画素の構成を示す図。
【図１０】本発明の発光装置の構成を示すブロック図。
【図１１】本発明の発光装置が有する画素の断面図。
【図１２】本発明の発光装置が有する画素の断面図。
【図１３】本発明の発光装置が有する画素の断面図。
【図１４】本発明の発光装置の上面図及び断面図。
【図１５】本発明の発光装置が有する画素部及び補正回路の構成を示す図。
【図１６】本発明の発光装置を用いた電子機器の図。
【図１７】本発明の発光装置が有する補正回路の構成を示す図。
【図１８】本発明の発光装置が有する補正回路の構成を示す図。
【図１】
2005242341.tif 000004
【図２】
2005242341.tif 000005
【図３】
2005242341.tif 000006
【図４】
2005242341.tif 000007
【図５】
2005242341.tif 000008
【図６】
2005242341.tif 000009
【図７】
2005242341.tif 000010
【図８】
2005242341.tif 000011
【図９】
2005242341.tif 000012
【図１０】
2005242341.tif 000013
【図１１】
2005242341.tif 000014
【図１２】
2005242341.tif 000015
【図１３】
2005242341.tif 000016
【図１４】
2005242341.tif 000017
【図１５】
2005242341.tif 000018
【図１６】
2005242341.tif 000019
【図１７】
2005242341.tif 000020
【図１８】
2005242341.tif 000021