(57)【要約】【課題】新規にコントロール端子を設けることなく、画像入力装置の高速化に対応できる多数解像度切り換え機能を実現する新規な構成を有する光電変換装置を提案することにより、多機能で且つ安価な密着型イメージセンサを提供することを課題とする。【解決手段】クロック入力端子及びスタートパルス入力端子及び受信端子及び送信端子を有する光電変換装置において、前記クロック入力端子に入力されるクロック信号及び前記スタートパルス入力端子に入力されるスタートパルス及び前記受信端子に入力される解像度情報信号を用いて解像度制御信号を生成する解像度制御信号生成手段を有することを特徴とする密着型イメージセンサ。【選択図】図１
2005260656.tif 000002
【特許請求の範囲】
【請求項１】
クロック入力端子及びスタートパルス入力端子及び受信端子及び送信端子を有する光電変換装置がマルチ実装され、且つ、それぞれの光電変換装置の送信端子は次に動作開始すると設定された光電変換装置の受信端子と接続された密着型イメージセンサにおいて、
前記複数の光電変換装置のうち、少なくとも１個の光電変換装置の受信端子は外部からの解像度情報信号が入力され、且つ、前記クロック入力端子に入力されるクロック信号及び前記スタートパルス入力端子に入力されるスタートパルス及び前記受信端子に入力される解像度情報信号を用い、解像度制御信号を生成する解像度制御信号生成手段を有することを特徴とする密着型イメージセンサ。
【請求項２】
前記解像度制御信号生成手段において、最初に出力読み出し開始されると設定された第１光電変換装置の第１画素の出力信号が読み出しされる前に、全ての光電変換装置が一括で各受信端子に供給される解像度情報信号をデコードする手段であることを特徴とする請求項１記載の密着型イメージセンサ
【請求項３】
前記受信端子に入力される解像度情報信号に加えて第１画素読み出し開始制御情報信号が入力され、且つ、前記クロック入力端子に入力されるクロック信号及び前記スタートパルス入力端子に入力されるスタートパルス及び前記受信端子に入力される解像度情報信号及び第１画素読み出し開始制御情報信号を用い、解像度制御信号及び第１画素読み出し開始制御信号を生成する解像度制御信号生成手段及び第１画素読み出し開始制御信号生成手段を有することを特徴とする請求項１記載の密着型イメージセンサ。
【請求項４】
前記解像度制御信号生成手段及び第１画素読み出し開始制御信号生成手段において、最初に出力読み出し開始されると設定された第１光電変換装置の第１画素の出力信号が読み出しされる前に、全ての光電変換装置が一括で各受信端子に供給される解像度情報信号及び第１画素読み出し開始制御情報信号をデコードする手段であることを特徴とする請求項３記載の密着型イメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、解像度切り換え機能を有する１次元、２次元の光電変換装置に、クロック入力端子及びスタートパルス入力端子及び受信端子及び送信端子を有する光電変換装置をマルチ実装した密着型イメージセンサに関する。
【背景技術】
【０００２】
近年、光電変換装置の分野においては、縮小光学系を用いたＣＣＤセンサ、複数の光電変換装置を実装した等倍系の密着型イメージセンサの開発が盛んに行われている。
【０００３】
特許文献１には、ユーザが利用条件に合わせて、新規に解像度情報信号を受信するための受信端子を設けることで解像度切り換え機能を有する光電変換装置を実現する手段が提案されている。
【０００４】
図１１は当該公開公報に提案されている密着型イメージセンサ用集積回路の回路図である。この従来技術においては、光電変換装置内部に第１コントロール（ＭＯＤＥ１）端子と第２コントロール（ＭＯＦＥ２）端子を設け、それらの端子にユーザが、ＨＩＧＨレベル又はレベルの信号を入力することによって高解像度モードと中解像度モード及び低解像度モードの解像度切り換え機能を実現している。
【０００５】
図１１について概略説明すると、外部からスタートパルスとクロック信号をタイミング発生回路に供給してΦ１信号、Φ２信号等のシフトレジスタ制御信号を生成する。タイミング発生回路で生成したΦ1 信号、Φ２信号と外部から供給されたＭＯＤＥ１信号とＭＯＤＥ２信号を用いて、解像度制御信号を生成してシフトレジスタブロックに供給し、解像度切り換え機能を実現している。
【０００６】
特許文献１のように新規に第１コントロール（ＭＯＤＥ１）端子と第２コントロール（ＭＯＤＥ２）端子を設けることによって、４種類の解像度切り換えが容易に実現できる。
【０００７】
又、特許文献２には、新規にコントロール端子を設けることなく解像度切り換え機能を有する光電変換装置を実現する手段が提案されている。
【０００８】
図１２は当該公開公報に提案されている密着型イメージセンサ用集積回路の回路図である。この技術はスタートパルス入力端子（全ての光電変換装置同時に駆動させるスタートパルス）に任意解像度に適用なパルス幅を入力することにより、２種類の解像度制御信号を生成する。生成された２種類の解像度制御信号の組み合わせで、４種類の解像度を有する光電変換装置が実現できるようになっている。
【０００９】
図１２について概略説明すると、任意解像度に応じた外部からスタートパルス入力端子に供給されるスタートパルス幅を変え、前記スタートパルス及びクロック信号を用い、解像度制御信号１（φＭ１）、解像度制御信号２（φＭ２）を生成する。前記制御信号φＭ１，φＭ２の変化によって、例えば、シフトレジスタ６を制御し、受光素子アレイ７において光電変換された電圧を、走査線１９を解像度１の場合には１本ごとに、解像度２の場合には、２本１組として、解像度３の場合には、４本１組として、解像度４の場合には、８本１組として読み出すことにより解像度切り換え機能を実現している。
【００１０】
以下は２種類の解像度制御信号φＭ１，φＭ２の変化によって４種類の解像度を有する光電変換装置の一例である。
【００１１】
解像度モード    制御信号      解像度
ΦＭ１    ΦＭ２
解像度１    Ｌ    Ｌ    １２００ｄｐｉ
解像度２    Ｈ    Ｌ      ６００ｄｐｉ
解像度３    Ｌ    Ｈ      ３００ｄｐｉ
解像度４    Ｈ    Ｈ      １５０ｄｐｉ
従来技術２のように新規にコントロール端子を設けずに、４種類の解像度切り換え機能を有する光電変換装置を実現することで、低コストな密着型イメージセンサを提供することができる。
【００１２】
【特許文献１】特開平１１−２３４４７３号公報
【特許文献２】特開２０００−１０１８０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
新規にコントール端子を設けない光電変換装置である従来技術２を例に挙げてみると、最低でも、光電変換装置内部と外部との信号伝達に必要な端子は、１個の光電変換装置当たり７箇所（光電変換装置の電源電圧入力端子、ＧＮＤ端子、クロック入力端子、全ての光電変換装置が同時に駆動させるスタートパルス入力端子、光電変換装置の第１画素読み出し開始信号を受けるための受信端子、次の光電変換装置の第１画素読み出し開始信号を出力するための送信端子、画像信号を出力するための出力端子）が必要である。仮に１０個の光電変換装置を１列にマルチ実装すると、計７０箇所のワイヤボンディングが必要である。
【００１４】
一方、従来技術１では新規に解像度切り換え用（ＭＯＤＥ１）端子、解像度切り換え用（ＭＯＤＥ２）端子を設けることによって解像度切り換え機能を実現しているため、解像度切り換え用の端子を必要としない従来技術２と比べて２０箇所も多くのワイヤボンディングが必要である。更に、光電変換装置内にパッドを設ける領域及び保護回路を設ける領域が必要とし、レイアウト設計の自由度低下の起因になる。又、実装するモジュール基板上でも解像度切り換え用の配線が必要であるため、実装コスト増加の副作用は避けられない。
【００１５】
従来技術２は、解像度切り換え用の端子が必要ないという利点がある反面、高速化になるとクロック幅が狭くなり、従来技術２のようにスタートパルスのダウンエッジを制御し、クロック信号がＨＩＧＨか或はＬＯＷの時にサンプリングすることによって解像度制御信号を生成することは困難である。
【００１６】
上記の理由で、スタートパルスのダウンエッジ制御をすることによって、解像度制御信号を生成する方法は、高速化を考慮した時に最適な解像度切り換え手段ではないことが明らかである。
【００１７】
上記の２つの従来技術を例に挙げて説明したが、コストの面、駆動高速化の面について考えてみると従来技術１及び従来技術２はどちらも一長一短を有している。
【００１８】
本発明の目的は、新規なコントロール端子を設けずに駆動高速化に対応できる光電変換装置の解像度切り換え機能を実現することができる多機能で安価な密着型イメージセンサを提供することにある。
【課題を解決するための手段】
【００１９】
上記の目的を達成するため、請求項１記載の発明は、クロック入力端子及びスタートパルス入力端子及び受信端子及び送信端子を有する光電変換装置がマルチ実装され、且つ、それぞれの光電変換装置の送信端子は次に動作開始すると設定された光電変換装置の受信端子と接続された密着型イメージセンサにおいて、前記複数の光電変換装置のうち、少なくとも１個の光電変換装置の受信端子は外部からの解像度情報信号が入力され、且つ、前記クロック入力端子に入力されるクロック信号及び前記スタートパルス入力端子に入力されるスタートパルス及び前記受信端子に入力される解像度情報信号を用い、解像度制御信号を生成する解像度制御信号生成手段を有することを特徴とする。
【００２０】
請求項２記載の発明は、請求項１記載の発明において、前記解像度制御信号生成手段において、最初に出力読み出し開始されると設定された第１光電変換装置の第１画素の出力信号が読み出しされる前に、全ての光電変換装置が一括で各受信端子に供給される解像度情報信号をデコードする手段であることを特徴とする。
【００２１】
請求項３記載の発明は、請求項１記載の発明において、前記受信端子に入力される解像度情報信号に加えて第１画素読み出し開始制御情報信号が入力され、且つ、前記クロック入力端子に入力されるクロック信号及び前記スタートパルス入力端子に入力されるスタートパルス及び前記受信端子に入力される解像度情報信号及び第１画素読み出し開始制御情報信号を用い、解像度制御信号及び第１画素読み出し開始制御信号を生成する解像度制御信号生成手段及び第１画素読み出し開始制御信号生成手段を有することを特徴とする。
【００２２】
請求項４記載の発明は、請求項３記載の発明において、前記解像度制御信号生成手段及び第１画素読み出し開始制御信号生成手段において、最初に出力読み出し開始されると設定された第１光電変換装置の第１画素の出力信号が読み出しされる前に、全ての光電変換装置が一括で各受信端子に供給される解像度情報信号及び第１画素読み出し開始制御情報信号をデコードする手段であることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、外部から入力されるクロック信号及びスタートパルス及び受信端子に入力される信号を入力とする解像度制御信号生成手段を設けることで、前記従来技術１が必要であった解像度情報信号入力端子が不要となり、その上、前記従来技術２より高速化に対応できる解像度切り換え機能を有する密着型イメージセンサを実現できる。その結果、低コストで、且つ、高速化に対応できる解像度切り換え機能を有する密着型イメージセンサを得ることができるため、その効果は極めて絶大である。更に、将来的に高速化に対応する多数解像度を有する光電変換装置の要求を考慮するとより一層の効果が期待できる。
【発明を実施するための最良の形態】
【００２４】
以下に本発明の実施の形態を添付図面に基づいて説明する。
【００２５】
＜実施の形態１＞
本発明は、全ての光電変換装置が同時に解像度情報信号をデコードする一括読み出し期間とそれぞれの光電変換装置が順次に出力読み出し期間の２種類の動作期間が別けられる。
【００２６】
図１ａ）は４個の光電変換装置をマルチ実装した密着型イメージセンサの回路図である。図１ａ）において、光電変換装置外部から受信端子に供給される解像度情報信号をデコードする一括読み出し期間の密着型イメージセンサの簡略回路図を示す。
【００２７】
図１ｂ）は４個の光電変換装置をマルチ実装した密着型イメージセンサの回路図を示す。図１ｂ）において、各光電変換装置の出力読み出し期間の簡略回路図を示す。出力読み出し期間は第１光電変換装置の第１画素から出力読み出し開始し、第１光電変換装置の最後画素の出力読み出しが終わる前の数画素で第１画素読み出し開始信号（ＥＮＤ信号）を送信端子へ転送し、次の光電変換装置の受信端子に供給され、その光電変換装置の第１画素が出力読み出し開始される。
【００２８】
図２は本発明の実施形態１における２個の光電変換装置を実装した密着型イメージセンサ内部の回路ブロック図である。
【００２９】
図２において、光電変換素子を含む光電変換装置は、第１画素読み出し開始信号を制御する入力端子１（以下、ＳＥＬ端子）、第１画素読み出し開始信号及び解像度情報信号受信端子２、スタートパルスを入力するスタートパルス入力端子３、外部からクロック信号を入力するクロック入力端子４、タイミング発生回路で生成された第１画素読み出し開始信号（ＳＲＳＴＰ１信号）線５、第１画素読み出し開始信号制御回路６、第１画素読み出し開始信号（ＳＴＰ１）線７、シフトレジスタ駆動パルス（Φ１信号）線８、シフトレジスタ駆動パルス（Φ２信号）線９、シフトレジスタ駆動パルスを生成するタイミング発生回路１０、ノイズ信号読み出し（ＴＮ）制御信号線１１ａ、光信号とノイズ信号読み出し（ＴＳ）制御信号線１１ｂ、蓄積されたノイズ信号或は光信号を転送する（ＴＭ）制御信号線１１ｃ、シフトレジスタ回路１２、解像度制御信号生成回路１３、外部から受信端子に入力されたＭＯＳＴＰ１信号をＳＴＰ１に変換するための制御（ＳＴＰＳＣＮ）信号線１４、走査配線１５、受光素子アレイ１６、次の光電変換装置の第１画素読み出し開始信号（ＥＮＤ信号）１７、解像度制御（ΦＲ１）信号線１８、解像度制御（ΦＲ２）信号線１９、各々の光電変換素子の出力を取り出すための出力（Ｖout ）端子２０、次の光電変換装置の読み出し開始信号及び解像度情報信号の出力送信端子２１から構成されている。
【００３０】
次に、本実施形態の動作を説明する。
【００３１】
図２において、第１光電変換装置の受信端子２にユーザの使用によって解像度情報信号が供給される。第１光電変換装置以外の受信端子２’は前の光電変換装置の送信端子２１と接続される。第１光電変換装置のＳＥＬ端子１は、光電変換装置外部の電源電圧電位に固定する。第１光電変換装置以外のＳＥＬ’端子は光電変換装置内部のＧＮＤに固定される。
【００３２】
電源電圧が挿入された後、全ての光電変換装置のクロック入力端子にクロック信号が供給され、スタートパルス入力端子にスタートパルスが供給される。
【００３３】
前記クロック信号及び前記スタートパルスはタイミング発生回路１０に挿入され、ここでシフトレジスタ駆動パルスΦ１信号及びΦ２信号及びＴＮ信号及びＴＭ信号及びＴＳ信号及び第１画素読み出し開始信号（ＳＲＳＴＰ１信号）が生成される。
【００３４】
前記タイミング発生回路で生成された前記Φ１信号及び前記Φ２信号は、シフトレジスタ回路１２に供給される。前記ＳＲＳＴＰ１信号は、第１画素読み出し開始制御回路６に供給される。前記ＴＮ信号及び前記ＴＭ信号及び前記ＴＳ信号は、解像度制御信号生成回路に供給される。
【００３５】
図３は第１画素読み出し開始制御回路図を示す。
【００３６】
図３において、第１光電変換装置は外部からＳＥＬ端子に供給される電源電圧によってタイミング発生回路から供給される第１画素読み出し開始（ＳＲＳＴＰ１）信号を制御し、シフトレジスタ回路へ転送する。一方、第１光電変換装置以外のＳＥＬ端子はフローティング或は外部でＧＮＤに固定される。ＳＥＬ端子がＧＮＤに固定されると光電変換装置外部から受信端子に供給される解像度情報信号（ＭＯＳＴＰ１信号）及び第１画素読み出し開始信号が制御され、ＳＴＰ１信号を生成し、シフトレジスタ回路へ伝送される。
【００３７】
本実施形態では第１光電変換装置のＳＥＬ端子が電源電圧に固定され、それ以外の光電変換装置のＳＥＬ端子はＧＮＤに固定、或はフローティング状態に設定されている。何れにせよ、逆の場合で、第１光電変換装置のＳＥＬ端子をＧＮＤに固定、或はフローティング状態に設定し、それ以外のＳＥＬ端子は電源電圧に固定することでＳＴＰ１信号を制御することも可能である。
【００３８】
次に、外部からスタートパルス入力端子３に供給されるスタートパルス及び受信端子２に供給される（ＭＯＳＴＰ１）信号及びタイミング発生回路により生成されたＴＮ信号１１ａ及びＴＭ信号１１ｂ及びＴＳ信号１１ｃ及びシフトレジスタ回路により生成されたＥＮＤ信号１７、それぞれの信号は解像度制御信号生成回路１３に供給される。
【００３９】
解像度制御信号生成回路１３は前記スタートパルス３及び前記受信端子に入力される信号２及び前記ＥＮＤ信号１７及び前記Ｔ信号１１ａ及び前記ＴＭ信号１１ｂ及び前記ＴＳ信号１１ｃを用いて解像度制御信号を生成する。
【００４０】
次に、図４及び図５を用いて本実施形態１の解像度制御信号を生成する動作について説明する。
【００４１】
以下は光電変換装置外部から受信端子に供給される解像度情報信号をデコードする一括読み出し期間の詳細について説明する。
【００４２】
図４は解像度制御信号生成回路図、図５は解像度制御信号生成回路の動作を示すタイミングチャートである。
【００４３】
図４においては、外部からスタートパルス入力端子に供給される前記スタートパルスが挿入されるとＦＦ３回路２５とＦＦ４回路２６がリセットされ、それぞれのＦＦ３の出力２５ａ、ＦＦ４の出力２６ａがＬＯＷレベルに固定される。従って、ＳＷ２７がオフ、ＳＷ２２ａがオン、ＳＷ２２ｂがオフ、ＳＷ２８ａがオン、ＳＷ２８ｂがオフという状態になる。
【００４４】
次に、ＴＮ信号がＨＩＧＨレベルになると外部から受信端子に供給された解像度情報信号レベルはＴＮ信号の立ち上がり時間にＦＦ１によってラッチされ、第１解像度制御信号（ΦＲ１）が生成される。
【００４５】
ＴＭ第１パルス目の信号がＨＩＧＨレベルになると外部から受信端子に供給された解像度情報信号レベルはＴＭ信号の立ち上がり時間にＦＦ２によってラッチされ、第２解像度制御信号（ΦＲ２）が生成される。
【００４６】
ＴＳ信号がＨＩＧＨレベルになると２５ａがＨＩＧＨレベルになり、ＳＷ２７がオンになって２６ａ信号がＳＷ２８ａ及びＳＷ２８ｂの制御信号となり、又、ＳＴＰＳＣＮ信号として第１画素読み出し開始信号制御回路へ供給される。前記２５ａがＨＩＧＨレベルになることによってＳＷ２２ａがオフとなり、ＴＭ信号線１１ｃとＦＦ２回路２４が遮断される。一方、ＳＷ２２ｂがオンとなり、ＴＭ第２パルス目がＦＦ４回路に供給される。
【００４７】
そして、ＳＷ２８ａはＴＭ第２パルス目の信号がＨＩＧＨレベルになるまで、ずっとオンするため、外部から受信端子に供給された（ＭＯＳＴＰ１）信号が送信端子へ転送され、次の光電変換装置の受信端子に入力される。前記ＴＭ第２パルス目の信号がＨＩＧＨレベルになるとＳＷ２８ａがオフ、ＳＷ２８ｂがオンになり、シフトレジスタ回路１２から供給された（ＥＮＤ）信号が送信端子へ転送され、次の光電変換装置の受信端子に入力される。
【００４８】
解像度制御信号生成回路で生成された２種類の制御信号前記ΦＲ１信号と前記ΦＲ２信号を組み合わせることによって４種類の解像度を有する光電変換装置が実現される。
【００４９】
以下は前記ΦＲ１信号と前記ΦＲ２信号の組み合わせで４種類の解像度を生成する方法について説明する。
【００５０】
解像度モード    制御信号      解像度
ΦＲ１    ΦＲ２
解像度１    Ｈ    Ｈ    ２４００ｄｐｉ
解像度２    Ｌ    Ｌ    １２００ｄｐｉ
解像度３    Ｈ    Ｌ      ６００ｄｐｉ
解像度４    Ｌ    Ｈ      ３００ｄｐｉ
前記ΦＲ１信号と前記ΦＲ２信号を用いて走査線１５を制御し、任意の解像度を動作させることができる。ここでは、走査線１５を解像度１の場合には１本ごとに、解像度２の場合には２本１組として、解像度３の場合には４本１組として、解像度４の場合には８本１組として読み出すことにより解像度切り換えを実現できる。
【００５１】
解像度切り換え手段は前記ΦＲ１信号と前記ΦＲ２信号の組み合わせでシフトレジスタ回路を制御し、予め設定した解像度モードを選択することができる。本発明では上記のような制御信号の組み合わせで解像度を設定しているが、ユーザの任意に合わせて制御信号の組み合わせと解像度モードの設定が自由にできる。又、本発明では４種類の解像度であるが、多種類の解像度は以下の１）式を用いて設計可能である。
【００５２】
Ｎ＝２m               …  １）
但し、Ｎは解像度の数であり、自然数である。ｍは制御信号の数であり、自然数である。
【００５３】
図６は解像度制御信号生成回路の動作を示すタイミングチャート２を示す。
【００５４】
図６において、上記の１）式を用いて、２種類の解像度を有する光電変換装置について説明する。
【００５５】
ユーザにより受信端子に入力される信号がＨＩＧＨかＬＯＷかによって任意の解像度を制御する。上記で述べたように光電変換装置外部から受信端子に供給された解像度情報信号レベルはＴＮ信号の立ち上がり時間にＦＦ１によってラッチされ、第１解像度制御信号（ΦＲ１）が生成される。
【００５６】
以下は前記ΦＲ１単体を用いて２種類の解像度切り換えを実現する方法について説明する。
【００５７】
解像度モード  制御信号      解像度
ΦＲ１
解像度１      Ｈ        ２４００ｄｐｉ
解像度２      Ｌ        １２００ｄｐｉ
前記ΦＲ１信号を用いて走査線を制御し、任意の解像度を動作させることができる。ここでは走査線１５を解像度１の場合には１本ごとに、解像度２の場合には、２本１組として出力読み出すことにより解像度切り換えを実現している。
【００５８】
上記で述べたようにΦＲ１及びΦＲ２はそれぞれＴＮ信号、ＴＭ信号の立ち上がり時間にそれぞれのＦＦ１，ＦＦ２によってラッチされ、解像度制御信号として生成される。従って、ＴＮ信号の立ち上がりとＴＭ信号の立ち上がりの期間を十分に設計することで、光電変換装置の高速化の要求に対しても容易に対応できる。
【００５９】
＜実施の形態２＞
図７は本発明の実施形態２における２個の光電変換装置を実装した密着型イメージセンサ内部の回路ブロック図である。
【００６０】
本実施形態２は前記実施形態１で説明した新規に解像度情報信号入力端子を設けることなく解像度切り換え機能を有する光電変換装置を実現しながら、更に光電変換装置外部から供給される第１画素読み出し開始制御信号を受信するための入力端子（ＳＥＬ端子）を設けずに、受信端子を共有して受信端子に供給される信号を用いて解像度制御信号及び第１画素読み出し開始制御信号を生成する手段を有することを特徴とする密着型イメージセンサである。
【００６１】
次に、本実施形態２の動作を説明する。
【００６２】
図７は外部から第１画素読み出し開始制御信号を受信するためのＳＥＬ端子が設けていないことを示す。本技術では、受信端子に供給される前記解像度情報信号の他に第１画素読み出し開始制御信号を加え、解像度制御信号及び第１画素読み出し開始制御信号生成回路１３によって、光電変換装置内部で解像度制御信号及び第１画素読み出し開始制御信号を生成する。
【００６３】
次に、図８及び図９を用いて、本実施形態２の解像度制御信号及び第１画素読み出し開始制御信号を生成する動作を説明する。
【００６４】
図８は解像度制御信号及び第１画素読み出し開始制御信号生成回路図を示す。図９は解像度制御信号及び第１画素読み出し開始制御信号生成回路の動作を示すタイミングチャートである。
【００６５】
図８においては、解像度制御信号及び第１画素読み出し開始制御信号生成回路１３は、前記スタートパルス３及び前記解像度情報信号及び第１画素読み出し開始制御情報信号２及び前記ＥＮＤ信号１７及び前記ＴＮ信号１１ａ及び前記ＴＭ信号１１ｂ及び前記ＴＳ信号１１ｃ及びＰＤＲＥＳ信号１１ｄを用いて、解像度制御信号ΦＲ１，ΦＲ２及び第１画素読み出し開始制御信号を生成する。
【００６６】
図８に示す解像度制御信号及び第１画素読み出し開始制御信号生成回路においては、外部からスタートパルス入力端子に供給される前記スタートパルスが挿入されるとＦＦ３回路２５とＦＦ４回路２６がリセットされ、それぞれのＦＦ３の出力２５ａ、ＦＦ４の出力２６ａがＬＯＷレベルに固定される。従って、ＳＷ２７がオフ、ＳＷ２２ａがオン、ＳＷ２２ｂがオフ、ＳＷ２８ａがオン、ＳＷ２８ｂがオフ、ＳＷ３０ａがオン、ＳＷ３０ｂがオフという状態になる。
【００６７】
上記の状態では外部から受信端子に供給されたＭＯＳＴＰ１信号がＳＷ３０ａとＳＷ２８ａを介して送信端子へ転送され、次の光電変換装置の受信端子に入力される。又、前記のＭＯＳＴＰ１信号がＦＦ１回路２３及びＦＦ２回路２４及びＦＦ５回路３１のそれぞれのデータ入力端子へ供給される。
【００６８】
そして、ＴＮ信号の立ち上がり時間にＦＦ１回路のデータ入力端子に入力された解像度情報信号レベルがラッチされ、第１解像度制御信号（ΦＲ１）が生成される。
【００６９】
次に、ＴＭ第１パルス目の立ち上がり時間にＦＦ２回路のデータ入力端子に入力された解像度情報信号レベルがラッチされ、第２解像度制御信号（ΦＲ２）が生成される。
【００７０】
ＴＳ信号がＬＯＷレベル時はＳＷ２８ａがオン状態であるため、外部から受信端子に供給された（ＭＯＳＴＰ１）信号が送信端子へ転送され、次の光電変換装置の受信端子に入力される。
【００７１】
ＴＳ信号がＨＩＧＨレベルになると２５ａ信号がＨＩＧＨレベルとなり、ＳＷ２８ａがオフすることによって受信端子と送信端子が遮断される。
【００７２】
一方、ＳＷ２８ｂがオンとなり、ＥＮＤ信号１７はＳＷ２８ｂを介して送信端子へ転送され、次の光電変換装置の受信端子に入力される。それに、ＳＷ２２ａがオフとなり、ＴＭ信号線とＦＦ回路が遮断される。一方、ＳＷ２２２ｂがオンとなり、ＴＭ第２パルス目がＦＦ４回路に供給される。又、２５ａ信号がＳＷ３０ａ及びＳＷ３０ｂの制御信号となる。
【００７３】
そして、ＴＭ第２パルス目の信号の立ち上がりが挿入されるまではＳＴＰＳＣＮ信号１４がＬＯＷ状態であり、図３に示すように、各光電変換装置の受信端子の配線とシフトレジスタ回路を遮断し、ＭＯＳＴＰ１信号を通過させない。ＴＭ第２パルス目の信号の立ち上がりが挿入されるとＳＴＰＳＣＮ信号１４がＨＩＧＨ状態となり、第１光電変換装置以外の光電変換装置の受信端子に供給されるＭＯＳＴＰ１信号をＳＴＰ１信号に変調し、シフトレジスタ回路へ転送され、第１画素読み出し開始信号となる。
【００７４】
次に、ＰＤＲＥＳ信号がＨＩＧＨレベルになると、ＦＦ５回路のデータ入力端子に入力された信号レベルがラッチされ、第３制御信号（ΦＲ３）３２が生成され、第１画素読み出し開始制御信号となる。
【００７５】
以下、解像度制御信号及び第１画素読み出し開始制御信号の生成法について説明する。
【００７６】
解像度モード      制御信号        第１画素読み出し開始制御信号（ΦＲ３）
ΦＲ１  ΦＲ２  第１光電変換装置  その他の光電変換装置
解像度１    Ｈ      Ｈ        Ｈ            Ｌ
解像度２    Ｌ      Ｌ        Ｈ            Ｌ
解像度３    Ｈ      Ｌ        Ｈ            Ｌ
解像度４    Ｌ      Ｈ        Ｈ            Ｌ
上記の第１画素読み出し開始制御信号生成について概略して説明する。
【００７７】
第１光電変換装置の受信端子に入力される（ＭＯＳＰＴ１）信号は次の光電変換装置の受信端子へ送信する前にＴＳ信号の立ち上がり時間に変調され、第１光電変換装置の第１画素読み出し開始制御信号生成回路に供給される信号とその他の光電変換装置の第１画素読み出し開始制御信号生成回路に供給される信号が異なる。従って、ＰＤＲＥＳ信号の立ち上がり時間にＦＦ５回路によって生成された第１画素読み出し開始制御信号はそれぞれ第１光電変換装置がＨＩＧＨレベル、その他の光電変換装置はＬＯＷレベルとなる。
【００７８】
上記のように、本発明では第１画素読み出し開始制御信号がＨＩＧＨレベルで光電変換装置内部のＳＲＳＰＴ１を制御し、ＳＰＴを生成してシフトレジスタ回路へ転送する。一方、第１画素読み出し開始制御信号がＬＯＷレベルの場合は外部から受信端子に供給されたＭＯＳＴＰ１信号を制御し、ＳＰＴ１を生成してシフトレジスタ回路へ転送する。この手段を用いれば逆の場合でも容易に設計できる。
【００７９】
上記述した実施形態１及び実施形態２については主に光電変換装置をマルチ実装した密着型イメージセンサについて説明した。更に、本発明は密着型イメージセンサだけでなく、図１０に示した光電変換装置をマルチ実装した縮小光学系マルチイメージセンサにも適用する。
【産業上の利用可能性】
【００８０】
本発明は、光電変換装置をマルチ実装した密着型イメージセンサに対して有用である。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施形態１における密着型イメージセンサ回路図である。
【図２】本発明の実施形態１における２個の光電変換装置を実装した密着型イメージセンサ内部の回路ブロック図である。
【図３】本発明の実施形態１における第１画素読み出し開始信号制御回路図である。
【図４】本発明の実施形態１における解像度制御信号生成回路である。
【図５】本発明の実施形態１における解像度制御信号生成回路の動作を示すタイミングチャート１である。
【図６】本発明の実施形態１における解像度制御信号生成回路の動作を示すタイミングチャート２である。
【図７】本発明の実施形態２における２個の光電変換装置を実装した密着型イメージセンサ内部の回路ブロック図である。
【図８】本発明の実施形態２における解像度制御信号及び第１画素読み出し開始制御信号生成回路図である。
【図９】本発明の実施形態２における解像度制御信号及び第１画素読み出し開始制御信号生成回路の動作を示すタイミングチャートである。
【図１０】本発明の実施形態１及び実施形態２における光電変換装置をマルチ実装した縮小光学系マルチイメージセンサである。
【図１１】従来技術１における密着型イメージセンサ用集積回路の回路図である。
【図１２】従来技術２における密着型イメージセンサ用集積回路の回路図である。
【符号の説明】
【００８２】
Ｃ１〜Ｃ４  光電変換装置
１，１’    第１画素読み出し開始制御信号（ＳＥＬ）入力端子
２，２’    第１画素読み出し開始信号又は解像度情報信号（ＳＩ）入力端子
３，３’    スタートパルスを入力するスタートパルス（ＳＰ）入力端子
４，４’    外部からクロック信号を入力するクロック（ＣＬＫ）入力端子
５，５’    第１画素読み出し開始信号（ＳＲＳＴＰ１信号）線
６，６’    第１画素読み出し開始信号制御回路
７，７’    第１画素読み出し開始信号（ＳＴＰ１信号）線
８，８’    シフトレジスタを駆動させるΦ１信号線
９，９’    シフトレジスタを駆動させるΦ２信号線
１０，１０’    タイミング発生回路
１１ａ，１１ａ’  ノイズ信号読み出し（ＴＮ）制御信号線
１１ｂ，１１ｂ’  光信号とノイズ信号読み出し（ＴＳ）制御信号線
１１ｃ，１１ｃ’  （ＴＭ）制御信号線
１１ｄ，１１ｄ’  （ＰＤＲＥＳ）制御信号線
１２，１２’  シフトレジスタ回路
１３，１３’  解像度制御信号生成回路
１４，１４’  （ＳＴＰＳＣＮ）信号線
１５，１５’  走査線
１６，１６’  受光素子アレイ
１７，１７’  次の光電変換装置の第１画素読み出し開始信号（ＥＮＤ信号）
１８，１８’  解像度制御（ΦＲ１）信号線
１９，１９’  解像度制御（ΦＲ２）信号線
２０，２０’  各光電変換素子の出力を取り出す出力（Ｖout ）端子
２１，２１’  送信（ＮＥＸＴ）端子
【図１】
2005260656.tif 000003
【図２】
2005260656.tif 000004
【図３】
2005260656.tif 000005
【図４】
2005260656.tif 000006
【図５】
2005260656.tif 000007
【図６】
2005260656.tif 000008
【図７】
2005260656.tif 000009
【図８】
2005260656.tif 000010
【図９】
2005260656.tif 000011
【図１０】
2005260656.tif 000012
【図１１】
2005260656.tif 000013
【図１２】
2005260656.tif 000014