(57)【要約】【課題】  スイッチング損失を低減して、電力効率の向上、発熱量の低減、及び高周波数動作の可能な電流双方向コンバータを提供すること。【解決手段】  昇降圧コンバータに付加される補助回路部１は、トランジスタＱ１、Ｑ２のコレクタ・エミッタ間に接続されるコンデンサＣ１、Ｃ２を備え、接続点Ｘと高圧電源端子Ｔ２及び基準電圧端子ＴＳとの間に上方及び下方補助電流径路が構成される。インダクタＬ２、Ｌｒは補助電流径路に共通である。上方補助電流径路では、インダクタＬｒから、ダイオードＤ３、トランジスタＱ３を介して高圧電源端子Ｔ２に至る径路が形成され、下方補助電流径路では、インダクタＬｒから、トランジスタＱ４、ダイオードＤ４を介して基準電圧端子ＴＳに至る径路が形成される。コンデンサＣ１、Ｃ２及び補助電流径路により、トランジスタＱ１、Ｑ２のスイッチング時の端子電圧が僅少となりスイッチング損失を低減できる。【選択図】  図１
2005261059.tif 000002
【特許請求の範囲】
【請求項１】
第１端子が低圧電源端子に接続される第１インダクタと、
前記第１インダクタの第２端子と基準電圧端子または高圧電源端子のうち一方との間に接続される第１スイッチング素子と、
前記第１インダクタと前記第１スイッチング素子との接続点と前記基準電圧端子または前記高圧電源端子のうち他方との間に接続される第１整流素子と
を備える電流双方向コンバータであって、
前記第１スイッチング素子と前記第１整流素子とのうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、
前記第１スイッチング素子と並列に接続される補助電流径路とを備え、
前記補助電流径路は、
前記第１インダクタと電磁的に結合され、前記第１インダクタの第１端子と同極性の起電力が誘起される第１端子が、前記接続点に接続される第２インダクタと、
第２スイッチング素子と、
逆流防止用の第２整流素子とが直列に接続されることを特徴とする電流双方向コンバータ。
【請求項２】
前記補助電流径路は、前記第２インダクタの第２端子に直列接続された第３インダクタを備えることを特徴とする請求項１に記載の電流双方向コンバータ。
【請求項３】
前記第１スイッチング素子の電流径路端子間には、前記投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードを備えることを特徴とする請求項１に記載の電流双方向コンバータ。
【請求項４】
前記第１スイッチング素子の他端子は、前記基準電圧端子に接続され、前記高圧電源端子には、前記低圧電源端子の電圧に対して昇圧された電圧が供給されることを特徴とする請求項１に記載の電流双方向コンバータ。
【請求項５】
前記第１スイッチング素子の他端子は、前記高圧電源端子に接続され、前記低圧電源端子には、前記高圧電源端子の電圧に対して降圧された電圧が供給されることを特徴とする請求項１に記載の電流双方向コンバータ。
【請求項６】
第１端子が低圧電源端子に接続される第１インダクタと、
高圧電源端子と基準電圧端子との間に直列に接続され、その接続点に前記第１インダクタの第２端子が接続される上方スイッチング素子および下方スイッチング素子を備える電流双方向コンバータであって、
前記上方および下方スイッチング素子のうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、
前記下方スイッチング素子と並列に接続される下方補助電流径路と、
前記上方スイッチング素子と並列に接続される上方補助電流径路とを備え、
前記下方補助電流径路は、
前記第１インダクタと電磁的に結合され、前記第１インダクタの第１端子と同極性の起電力が誘起される第１端子が、前記接続点に接続される第２インダクタを経て、
逆流防止用の下方整流素子と、
下方補助スイッチング素子とが直列に接続され、
前記上方補助電流径路は、
前記第２インダクタを経て、
逆流防止用の上方整流素子と、
上方補助スイッチング素子とが直列に接続されることを特徴とする電流双方向コンバータ。
【請求項７】
前記第２インダクタの第２端子に直列接続され、前記上方および下方補助電流径路を構成する第３インダクタを備えることを特徴とする請求項６に記載の電流双方向コンバータ。
【請求項８】
前記上方および下方スイッチング素子の電流径路端子間のうち少なくとも何れか一方には、前記投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードが備えられることを特徴とする請求項６に記載の電流双方向コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流双方向コンバータに関するものであり、特に、電流双方向コンバータにおける損失低減に関するものである。
【背景技術】
【０００２】
図１３に示すように、特許文献１に開示されているチョッパ回路２６０では、モータ１１０の高出力時には、バッテリ１３０の電圧を昇圧してモータ１１０に給電し、モータ１１０の回生時には、モータ発電電圧を降圧してバッテリ１３０を充電する回路構成が開示されている。ここで、モータ１１０は、電気自動車等の走行用モータに使用されるインダクションモータであり、インバータ回路１５０で駆動される場合を示している。
【０００３】
モータ１１０を高い回転数で回転させる場合には、制御回路４２０は、トランジスタ２８０をオンさせ、バッテリ１３０からの電流をリアクトル３２０に流して電磁エネルギを蓄積させる。その後、トランジスタ２８０をオフさせ、リアクトル３２０に蓄積された電磁エネルギを、フライホイールダイオード２９０を介してコンデンサ２２０に蓄積させる。コンデンサ２２０の端子間電圧は、バッテリ１３０の電圧より高い電圧となり、チョッパ回路２６０は昇圧チョッパとして作用する。
【０００４】
また、モータ１１０の回転数が低下する場合には、モータ１１０は回生制動となる。制御回路４２０は、トランジスタ２７０をオンさせ、モータ１１０からの回生電流を、リアクトル３２０を介してバッテリ１３０に充電する。その後、トランジスタ２７０をオフさせ、リアクトル３２０に蓄積された電磁エネルギがバッテリ１３０に蓄積される。モータ発電電圧は、降圧されてバッテリ１３０に充電される。チョッパ回路２６０は降圧チョッパとして作用する。
【０００５】
尚、その他の関連技術として、特許文献２に開示されているＤＣ−ＤＣコンバータがある。
【０００６】
【特許文献１】特開平８−２１４５９２号公報（００４８乃至００５１段落、図１）
【特許文献２】特開２００３−３３０１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１のチョッパ回路２６０において、トランジスタ２７０、２８０のオン／オフ切替は、トランジスタ端子間に電圧が印加されているオフ状態からオン状態への切替、およびトランジスタに電流が流れているオン状態からオフ状態への切替が行われるところ、トランジスタ２７０、２８０の導通状態の遷移には所定の遷移時間がかかることから、遷移期間中の過渡状態では、トランジスタの端子間に電圧が印加されながら電流が流れることとなり電力が消費される、いわゆるスイッチング損失が発生する。このスイッチング損失は、チョッパ回路２６０あるいはＤＣ−ＤＣコンバータ等、トランジスタをスイッチング制御させる際の損失として支配的なものである。
【０００８】
スイッチング損失により、バッテリ１３０からの投入電力に対するモータ１１０の駆動電力の比、すなわち電力効率が低下してしまい問題である。また、スイッチング損失により無為に消費された電力は、熱エネルギに変換されて機器の発熱原因となる。機器の使用環境上、発熱量に制限がある場合には、ヒートシンク等の冷却装置等が大型化してしまう。機器の大型化や重量増を招来してしまう場合もあり問題である。
【０００９】
本発明は前記従来技術の課題の少なくとも１つを解消するためになされたものであり、スイッチング素子の端子間に印加される電圧が僅少な状態でスイッチング動作を行うことにより、スイッチング損失を低減して、電力効率の向上や発熱量の低減を図ると共に、高周波数動作が可能な電流双方向コンバータを提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記目的を達成するために、請求項１に係る電流双方向コンバータは、第１端子が低圧電源端子に接続される第１インダクタと、第１インダクタの第２端子と基準電圧端子または高圧電源端子のうち一方との間に接続される第１スイッチング素子と、第１インダクタと第１スイッチング素子との接続点と基準電圧端子または高圧電源端子のうち他方との間に接続される第１整流素子とを備える電流双方向コンバータであって、第１スイッチング素子と第１整流素子とのうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、第１スイッチング素子と並列に接続される補助電流径路とを備え、補助電流径路は、第１インダクタと電磁的に結合され、第１インダクタの第１端子と同極性の起電力が誘起される第１端子が、接続点に接続される第２インダクタと、第２スイッチング素子と、逆流防止用の第２整流素子とが直列に接続されることを特徴とする。
【００１１】
請求項１の電流双方向コンバータでは、第１スイッチング素子の導通により、第１インダクタと第１スイッチング素子とに投入電流が流れ、低圧電源端子と高圧電源端子のうち一方から第１インダクタに電磁エネルギが蓄積される。蓄積された電磁エネルギは、第１整流素子の導通により低圧電源端子と高圧電源端子のうち他方へ放出される。
【００１２】
第１スイッチング素子の非導通は、これに先立つ導通時に、第１スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、第１整流素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。そのため、第１スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング（ＺＶＳ）が行われる。
【００１３】
その後の第１スイッチング素子の再導通に先立ち、第２スイッチング素子の導通により補助電流経路が形成される。ここで、第２スイッチング素子の導通は、ゼロカレントスイッチング（ＺＣＳ）により行われる。導通している第１整流素子により確定される接続点の電圧と第２インダクタに誘起される起電力とに応じて、第１および第２インダクタの電磁結合に起因して等価回路として第２インダクタに直列に接続される漏れインダクタに印加される電圧により、補助電流径路に流れる電流が時間経過と共に増加する。時間と共に投入電流のうちより多くの電流がバイパスされ、やがて投入電流の全量がバイパスされ、第１整流素子に電流が流れなくなると共にコンデンサへの充放電が行われる。接続点の電圧が反転し、第１スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において第１スイッチング素子が導通されゼロボルトスイッチング（ＺＶＳ）が行われる。
【００１４】
接続点の電圧が反転した後は漏れインダクタに印加される電圧が反転する。補助電流径路に流れるバイパス電流の時間傾きが反転しバイパス電流は徐々に減少するが、第２整流素子により電流の逆流は生じず電流が流れなくなる。この状態において第２スイッチング素子が非導通されゼロカレントスイッチング（ＺＣＳ）が行われる。
【００１５】
ここで、漏れインダクタのインダクタンス値は、第２インダクタのインダクタンス値に比して小さな値を有するものと考えられる。小さなインダクタンス値を有する漏れインダクタの両端に、接続点と基準電圧端子あるいは高圧電源端子との間に印加される、高圧電源端子の電圧より高い電圧が印加される。投入電流の時間傾きに比して急峻な時間傾きを有する電流が補助電流径路にバイパスされる。
【００１６】
これにより、電流双方向コンバータにおいて、第１スイッチング素子における電流径路端子間の電圧差を僅少とした上でスイッチング動作をさせることができる。スイッチング時に第１スイッチング素子で消費されるスイッチング損失を低減することができる。
【００１７】
スイッチング損失の低減に伴い、電流双方向コンバータの電圧変換における電力効率の向上を図ることができる。第１スイッチング素子でのスイッチング損失による発熱も低減でき、ヒートシンク等の冷却装置等を小型・軽量化することができる。
【００１８】
電流双方向コンバータにおけるスイッチング動作の高周波化が可能となり、可聴周波数帯以上の周波数でスイッチング動作させることも可能となる。動作時の電磁エネルギに伴う第１インダクタ等の振動を可聴周波数帯からずらすことができ、動作時の異音防止を行うことができる。
【００１９】
漏れインダクタンス値や第１および第２インダクタの巻線比に応じて、補助電流径路に流れるバイパス電流の時間傾きを調整することができる。補助電流径路の形成後、投入電流の全量をバイパスして接続点の電圧を反転し、第１スイッチング素子をゼロボルトスイッチング（ＺＶＳ）で導通可能な状態とするまでの時間遅延を調整することができる。また、第２スイッチング素子の非導通時に第２スイッチング素子に印加される電圧レベルを調整することができる。
【００２０】
また、接続点の電圧が反転して補助電流径路の電流が減少した後は、第２整流素子により補助電流径路には電流が流れない状態が維持されるので、第２スイッチング素子をＺＣＳで導通可能とする時間を十分に確保することができる。
【００２１】
また、請求項２に係る電流双方向コンバータは、請求項１に記載の電流双方向コンバータにおいて、補助電流径路は、第２インダクタの第２端子に直列接続された第３インダクタを備えることを特徴とする。
【００２２】
請求項２の電流双方向コンバータでは、補助電流径路に流れる電流の時間傾きは、第１および第２インダクタの電磁結合に起因する漏れインダクタに代えて、または漏れインダクタと共に、第３インダクタにより決定される。これにより、第３インダクタのインダクタンス値を調整することにより、補助電流径路に流れる電流の時間傾きを調整することができる。
【００２３】
また、請求項３に係る電流双方向コンバータは、請求項１に記載の電流双方向コンバータにおいて、第１スイッチング素子の電流径路端子間には、投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードを備えることを特徴とする。これにより、電流の逆流時にも対応することができる。
【００２４】
また、請求項４に係る電流双方向コンバータは、請求項１に記載の電流双方向コンバータにおいて、第１スイッチング素子の他端子は、基準電圧端子に接続され、高圧電源端子には、低圧電源端子の電圧に対して昇圧された電圧が供給される。これにより、スイッチング損失の低減された昇圧コンバータを構成することができる。
【００２５】
また、請求項５に係る電流双方向コンバータは、請求項１に記載の電流双方向コンバータにおいて、第１スイッチング素子の他端子は、高圧電源端子に接続され、低圧電源端子には、高圧電源端子の電圧に対して降圧された電圧が供給される。これにより、スイッチング損失の低減された降圧コンバータを構成することができる。
【００２６】
また、請求項６に係る電流双方向コンバータは、第１端子が低圧電源端子に接続される第１インダクタと、高圧電源端子と基準電圧端子との間に直列に接続され、その接続点に第１インダクタの第２端子が接続される上方スイッチング素子および下方スイッチング素子を備える電流双方向コンバータであって、上方および下方スイッチング素子のうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、下方スイッチング素子と並列に接続される下方補助電流径路と、上方スイッチング素子と並列に接続される上方補助電流径路とを備え、下方補助電流径路は、第１インダクタと電磁的に結合され、第１インダクタの第１端子と同極性の起電力が誘起される第１端子が、接続点に接続される第２インダクタを経て、逆流防止用の下方整流素子と、下方補助スイッチング素子とが直列に接続され、上方補助電流径路は、第２インダクタを経て、逆流防止用の上方整流素子と、上方補助スイッチング素子とが直列に接続されることを特徴とする。
【００２７】
請求項６の電流双方向コンバータでは、下方スイッチング素子の導通により、低圧電源端子から第１インダクタに投入電流が流れ、電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、上方スイッチング素子の導通に応じて高圧電源端子に放出される。上方スイッチング素子は、整流作用を奏するタイミングで導通され、いわゆる同期整流素子として機能させてもよい。
【００２８】
下方スイッチング素子の非導通は、これに先立つ導通時に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、下方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング（ＺＶＳ）が行われる。
【００２９】
同期整流素子としての上方スイッチング素子の導通は、下方スイッチング素子の非導通に応じて第１インダクタに蓄積されている電磁エネルギにより、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電された上で、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電された上で、行なわれる。上方スイッチング素子は、電流径路端子間の電圧差が僅少となった状態で導通が行われる。すなわち、ゼロボルトスイッチング（ＺＶＳ）が行われる。
【００３０】
上方スイッチング素子が非導通となった後、下方スイッチング素子の再導通に先立ち、下方補助スイッチング素子の導通により下方補助電流経路が形成される。ここで、下方補助スイッチング素子の導通は、ゼロカレントスイッチング（ＺＣＳ）により行われる。その後、コンデンサへの充放電が行われる。接続点の電圧が低電圧レベルに反転し、下方スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において下方スイッチング素子が導通されゼロボルトスイッチング（ＺＶＳ）が行われる。
【００３１】
接続点の電圧が低電圧レベルに反転した後は、第２インダクタに誘起される起電力が反転し第１端子が正電圧となり漏れインダクタに印加される電圧が反転する。下方補助電流径路に流れるバイパス電流の時間傾きが反転しバイパス電流は徐々に減少するが、下方整流素子により電流の逆流は生じず電流が流れなくなる。この状態において下方補助スイッチング素子が非導通とされゼロカレントスイッチング（ＺＣＳ）が行われる。
【００３２】
また、上方スイッチング素子の導通により高圧電源端子から第１インダクタに投入電流が流れ、電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、下方スイッチング素子の導通に応じて低圧電源端子に放出される。下方スイッチング素子は、整流作用を奏するタイミングで導通され、いわゆる同期整流素子として機能させてもよい。
【００３３】
上方スイッチング素子の非導通は、これに先立つ導通時に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、上方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング（ＺＶＳ）が行われる。
【００３４】
同期整流素子としての下方スイッチング素子の導通は、上方スイッチング素子の非導通に応じて第１インダクタに蓄積されている電磁エネルギにより、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電された上で、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電された上で、行なわれる。下方スイッチング素子は、電流径路端子間の電圧差が僅少となった状態で導通が行われる。すなわち、ゼロボルトスイッチング（ＺＶＳ）が行われる。
【００３５】
下方スイッチング素子が非導通となった後、上方スイッチング素子の再導通に先立ち、上方補助スイッチング素子の導通により上方補助電流経路が形成される。ここで、上方補助スイッチング素子の導通は、ゼロカレントスイッチング（ＺＣＳ）により行われる。その後、コンデンサへの充放電が行われる。接続点の電圧が高電圧レベルに反転し、上方スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において上方スイッチング素子が導通されゼロボルトスイッチング（ＺＶＳ）が行われる。
【００３６】
接続点の電圧が高電圧レベルに反転した後は、第２インダクタに誘起される起電力が反転し第１端子が負電圧となり、漏れインダクタに印加される電圧が反転する。上方補助電流径路に流れるバイパス電流の時間傾きが反転しバイパス電流は徐々に減少するが、上方整流素子により電流の逆流は生じず電流が流れなくなる。この状態において上方補助スイッチング素子が非導通とされゼロカレントスイッチング（ＺＣＳ）が行われる。
【００３７】
これにより、スイッチング損失の低減された昇降圧コンバータを構成することができる。また、上方および下方スイッチング素子におけるスイッチング損失の低減、電流双方向コンバータの電圧変換における電力効率の向上、上方および下方スイッチング素子における発熱低減と機器の小型・軽量化、スイッチング動作の高周波数化、トランスによる上方または下方スイッチング素子の導通タイミングの調整については、請求項１と同様の作用・効果を奏する。
【００３８】
漏れインダクタンス値や第１および第２インダクタの巻線比に応じて、上方および下方補助電流径路に流れるバイパス電流の時間傾きを調整することができる。上方および下方補助電流径路の形成後、投入電流の全量をバイパスして接続点の電圧を反転し、上方および下方スイッチング素子をＺＶＳで導通可能な状態とするまでの時間遅延を調整することができる。また、下方および上方スイッチング素子が同期整流素子として動作する場合に、同スイッチング素子の非導通タイミングを調整することができる。更に、上方および下方補助スイッチング素子の非導通時に同スイッチング素子に印加される電圧レベルを調整することができる。
【００３９】
また、請求項７に係る電流双方向コンバータは、請求項６に記載の電流双方向コンバータにおいて、第２インダクタの第２端子に直列接続され、上方および下方補助電流径路を構成する第３インダクタを備えることを特徴とする。
【００４０】
請求項７の電流双方向コンバータでは、上方および下方補助電流径路に流れる電流の時間傾きは、第１および第２インダクタの電磁結合に起因する漏れインダクタに代えて、または漏れインダクタと共に、第３インダクタにより決定される。これにより、第３インダクタのインダクタンス値を調整することにより、補助電流径路に流れる電流の時間傾きを調整することができる。
【００４１】
また、請求項８に係る電流双方向コンバータは、請求項６に記載の電流双方向コンバータにおいて、上方および下方スイッチング素子の電流径路端子間のうち少なくとも何れか一方には、投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードが備えられることを特徴とする。これにより、電流の逆流時に対応することができる。上方、下方スイッチング素子が同期整流素子として使用される場合に、導通、非導通のタイミングを調整する必要がない。投入電流の全量が上方または下方補助電流径路にバイパスされるタイミングに先行して、同期整流素子として導通している下方または上方スイッチング素子を非導通とすることができる。
【発明の効果】
【００４２】
本発明によれば、スイッチング素子の端子間に印加される電圧が僅少な状態でスイッチング動作を行うことができ、スイッチング損失が低減された電流双方向コンバータを提供することが可能となる。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の電流双方向コンバータについて具体化した実施形態を図１乃至図１２に基づき図面を参照しつつ詳細に説明する。尚、図３乃至図６、図８乃至図１１では、導通状態をわかり易くするため、非導通状態の回路要素を省略して説明している。
【００４４】
図１は、第１実施形態の電流双方向コンバータの回路図である。昇降圧コンバータに、発明部分である補助回路部１を付加した回路構成を有している。
【００４５】
昇降圧コンバータは、低圧電源端子Ｔ１に電圧源Ｖ１が接続され、電圧Ｖ１を昇圧して高圧電源端子Ｔ２に接続されている電圧源Ｖ２に供給すると共に、高圧電源端子Ｔ２に電圧源Ｖ２が接続され、電圧Ｖ２を降圧して低圧電源端子Ｔ１に接続されている電圧源Ｖ１に供給する。高圧電源端子Ｔ２に負荷としてモータを接続する場合、モータの駆動電圧である電圧Ｖ２を、電圧Ｖ１を昇圧して供給すると共に、モータによる回生エネルギを電圧源Ｖ１に再充電する等の用途においても使用することができる。図１に示す昇降圧コンバータは、電圧源Ｖ１およびＶ２の基準電圧端子ＴＳが共通に接続された、いわゆる非絶縁型の電流双方向コンバータである。トランジスタＱ１、Ｑ２は、トランジスタＱ１のエミッタ端子とトランジスタＱ２のコレクタ端子とが接続点Ｘで接続されると共に、トランジスタＱ１のコレクタ端子が高圧電源端子Ｔ２に、トランジスタＱ２のエミッタ端子が基準電圧端子ＴＳに接続され、高圧電源端子Ｔ２と基準電圧端子ＴＳとの間に直列に接続されている。尚、トランジスタＱ１、Ｑ２のベース端子は、不図示のコントローラにより排他的に導通制御される。トランジスタＱ１、Ｑ２には、エミッタ端子からコレクタ端子に向かって順方向に逆並列ダイオードＤ１、Ｄ２が接続されている。接続点Ｘと低圧電源端子Ｔ１との間には、インダクタＬ１が接続されている。また、低圧電源端子Ｔ１および高圧電源端子Ｔ２と、基準電圧端子ＴＳとの間には、電圧源Ｖ１、Ｖ２に並列にコンデンサＣ１１、Ｃ１２が接続されている。ここで、トランジスタＱ１が上方スイッチング素子であり、トランジスタＱ２が下方スイッチング素子である。
【００４６】
ここで、高圧電源端子Ｔ２に接続される負荷とは、例えば、インバータ回路等を介して駆動されるインダクションモータ等が考えられる。ガソリンエンジンとモータ駆動との切替により走行するハイブリッド自動車や、モータ駆動のみによって走行する電気自動車等に適用する場合が一例である。例えば、電圧Ｖ１に２００Ｖ、負荷に供給すべき電圧Ｖ２に５００Ｖが供給される。
【００４７】
電圧Ｖ１を電圧Ｖ２に昇圧する昇圧コンバータとして動作する場合は、トランジスタＱ２の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ１および逆並列ダイオードＤ１を介して高圧電源端子Ｔ２に供給することにより行われる。また、電圧Ｖ２を電圧Ｖ１に降圧する降圧コンバータとして動作する場合は、トランジスタＱ１の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ２および逆並列ダイオードＤ２を介して低圧電源端子Ｔ１に供給することにより行われる。
【００４８】
ここで、コンデンサＣ１１、Ｃ１２は、平滑用のコンデンサである。また、トランジスタＱ１、Ｑ２は、ＩＧＢＴ、ＭＯＳ、バイポーラ等のトランジスタを使用することができる。この場合、逆並列ダイオードＤ１、Ｄ２は、各トランジスタＱ１、Ｑ２に内蔵されている場合の他、別途ダイオード素子を接続することもできる。
【００４９】
補助回路部１は、トランジスタＱ１、Ｑ２の各々のコレクタ・エミッタ間に接続される、コンデンサＣ１、Ｃ２を備えている。更に、トランジスタＱ１、Ｑ２の接続点Ｘと、高圧電源端子Ｔ２および基準電圧端子ＴＳとの間に、上方および下方補助電流径路が構成される。
【００５０】
接続点Ｘから、インダクタＬ２およびインダクタＬｒまでは、上方および下方補助電流径路に共通である。上方補助電流径路では、インダクタＬｒから、逆流防止用ダイオードＤ３およびトランジスタＱ３を介して高圧電源端子Ｔ２に至る径路が形成される。下方補助電流径路では、インダクタＬｒから、トランジスタＱ４および逆流防止用ダイオードＤ４を介して基準電圧端子ＴＳに至る径路が形成される。逆流防止用ダイオードＤ３は、上方補助電流経路での電流の逆流を防止する目的で備えられており、高圧電源端子Ｔ２から接続点Ｘに向かう方向に電流を流すことにより、インダクタＬ１に流れる投入電流をバイパスする。逆流防止用ダイオードＤ４は、下方補助電流経路での電流の逆流を防止する目的で備えられており、接続点Ｘから基準電圧端子ＴＳに向かう方向に電流を流すことにより、インダクタＬ１に流れる投入電流をバイパスする。尚、トランジスタＱ３、Ｑ４が上方、下方補助トランジスタであり、逆流防止用ダイオードＤ３、Ｄ４が上方、下方整流素子である。
【００５１】
ここで、インダクタＬ２はインダクタＬ１と電磁的に結合されている。また、低圧電源端子Ｔ１に接続されているインダクタＬ１の第１端子と、接続点Ｘに接続されているインダクタＬ２の第１端子とは、同極性で起電力が誘起される。電磁的結合とは、インダクタＬ１とインダクタＬ２とでトランスを構成する場合等が考えられる。
【００５２】
先ず、図２および図３乃至図６において、第１実施形態の昇降圧コンバータにおける昇圧動作を説明する。図２にタイミングチャートを、図３乃至図６には、各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態（図３乃至図６）を適宜に参照しながら、昇圧動作のタイミングチャート（図２）を説明する。尚、図２において、ＶＧＱ１、ＶＧＱ２、ＶＧＱ４は、トランジスタＱ１、Ｑ２、Ｑ４のベース端子ＧＱ１、ＧＱ２、ＧＱ４に印加される電圧である。また、ＩＬ１、ＩＬｒは、電圧Ｖ１から接続点Ｘ、接続点ＸからインダクタＬｒに向かう電流を正方向とするインダクタＬ１、Ｌｒに流れる電流を示す。このうち、インダクタ電流ＩＬ１が投入電流である。また、ＶＱ２は、接続点Ｘの電圧を示す。ＶＬ１は、インダクタＬ１の接続点Ｘ側の端子を基準とする場合の端子間電圧を、ＶＬｒは、インダクタＬｒのトランジスタＱ３、Ｑ４側の端子を基準とする場合の端子間電圧を示す。
【００５３】
図２中（１）、（２）、および図３は、インダクタＬ１への電磁エネルギの蓄積期間である。図２中（１）の期間では、インダクタＬ１に電磁エネルギが蓄積される。図３の（１）にこの期間の動作状態を示す。トランジスタＱ２のゲート端子ＧＱ２に印加されるゲート電圧ＶＧＱ２がハイレベルであり、トランジスタＱ２は導通している。電圧源Ｖ１から、インダクタＬ１およびトランジスタＱ２を介して基準電圧端子ＴＳに抜ける電流径路が確立される。インダクタＬ１の端子間には電圧Ｖ１が印加され、電圧源Ｖ１から接続点Ｘに向う方向（この方向を正方向とする。）に、所定の正の時間傾きを有するインダクタ電流ＩＬ１が流れる。インダクタＬ１にはインダクタ電流ＩＬ１に応じた電磁エネルギが蓄積される。
【００５４】
所定時間の経過後、図２中（２）に移行する。ゲート端子ＧＱ２に印加されるゲート電圧ＶＧＱ２がローレベルに遷移することにより、トランジスタＱ２が非導通となる。このときの接続点Ｘの電圧ＶＱ２は、直前までトランジスタＱ２が導通しているため、基準電圧端子ＴＳの電圧である基準電圧に略等しい電圧値となっている。このためコンデンサＣ１は充電状態にありコンデンサＣ２は放電状態にある。トランジスタＱ２の非導通後、インダクタＬ１に流れているインダクタ電流ＩＬ１は、コンデンサＣ１の放電、およびＣ２の充電に費やされるため（図３中（２））、接続点Ｘにおける電圧ＶＱ２の電圧値の上昇はトランジスタＱ２の非導通に遅れて行われる。このため、トランジスタＱ２の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング（ＺＶＳ）が行われトランジスタＱ２の非導通状態へのスイッチング損失を低減させることができる。
【００５５】
図２中（３）、（４）、および図４は、インダクタＬ１からの電磁エネルギの放出期間である。図２中（３）の期間では、トランジスタＱ１のゲート端子ＧＱ１に印加されるゲート電圧ＶＧＱ１がハイレベルとなりトランジスタＱ１が導通する。導通したトランジスタＱ１は逆並列ダイオードＤ１と共に、インダクタＬ１から高圧電源端子Ｔ２に向かってインダクタ電流ＩＬ１を流す。これにより電磁エネルギが高圧電源端子Ｔ２に放出されて電圧源Ｖ２に昇圧された電圧Ｖ２が供給される（図４中（３））。接続点Ｘは電圧Ｖ２に略等しい電圧となり、インダクタＬ１の端子間には電圧Ｖ２と電圧Ｖ１との差電圧が、電圧源Ｖ１から接続点Ｘに向う方向（この方向を負方向とする。）に印加され、インダクタＬ１には所定の負の時間傾きを有するインダクタ電流ＩＬ１が流れる。尚、ゲート電圧ＶＧＱ１がハイレベルに遷移しトランジスタＱ１が導通状態に遷移する際にはコンデンサＣ１は放電状態、Ｃ２は充電状態となっているため、トランジスタＱ１の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング（ＺＶＳ）が行われトランジスタＱ１の導通状態へのスイッチング損失を低減させることができる。ここで、トランジスタＱ１は同期整流素子として動作する。並列に逆並列ダイオードＤ１が接続されているので、ダイオードＤ１により整流作用を奏することも可能であり、昇圧動作においてはトランジスタＱ１を非導通に維持しておくことも可能である。
【００５６】
この状態からゲート電圧ＶＧＱ１をローレベルに反転して、トランジスタＱ１を非導通とする。並列に逆並列ダイオードＤ１が接続されているので、トランジスタＱ１の両端には電圧が印加されず、ゼロボルトスイッチング（ＺＶＳ）させることができる。その後、トランジスタＱ４のゲート端子ＧＱ４にハイレベルのゲート電圧ＶＧＱ４が印加される（図２中（４））。接続点Ｘから、インダクタＬ２、Ｌｒ、トランジスタＱ４、および逆流防止用ダイオードＤ４を介して基準電圧端子ＴＳへの下方補助電流径路が形成され、インダクタ電流ＩＬ１がバイパスされ始める（図４中（４））。尚、トランジスタＱ４の導通状態への遷移は、導通による電流がインダクタＬｒにより制限されるため、導通遷移に遅れて電流が立ち上がることとなる。したがって、トランジスタＱ４の導通状態へのスイッチングは、ゼロカレントスイッチング（ＺＣＳ）が行われることとなり、トランジスタＱ４の導通状態へのスイッチング損失を低減させることができる。
【００５７】
下方補助電流径路が形成される初期段階においては、インダクタＬ１に印加されている負の端子間電圧ＶＬ１に応じて、インダクタＬ２にも負の端子間電圧ＶＬ２が印加される。これにより、インダクタＬｒにおけるインダクタＬ２側の端子は、接続点Ｘの電圧ＶＱ２が高電圧であるところ、インダクタＬ２の端子間電圧ＶＬ２が加算された電圧が印加される。トランジスタＱ４およびダイオードＤ４を介してインダクタＬｒの他端子は略基準電圧が印加されるため、インダクタＬｒの端子間電圧ＶＬｒには高い電圧レベルＶＨが印加される。
【００５８】
ここで、電圧Ｖ１＝２００Ｖ、電圧Ｖ２＝５００Ｖとし、インダクタＬ１、Ｌ２の巻線比を２：１とすれば、接続点Ｘの電圧ＶＱ２は略Ｖ２（５００Ｖ）であるところ、インダクタＬ２の端子間電圧ＶＬ２は（Ｖ１−Ｖ２）／２（（２００−５００）／２＝−１５０Ｖ）より、インダクタＬｒにおけるインダクタＬ２側の端子には、ＶＱ２−ＶＬ２が印加される。すなわち、５００−（−１５０）＝６５０Ｖが印加され、インダクタＬｒの端子間電圧ＶＬｒは略６５０Ｖの電圧が印加される。
【００５９】
図２および図４（３）、（４）の期間では、電圧Ｖ２と電圧Ｖ１との差電圧がインダクタＬ１の負方向に印加されて、インダクタ電流ＩＬ１は蓄積された電磁エネルギに応じた電流値から所定の負の時間傾きを有して減少する。この状態からゲート電圧ＶＧＱ１をローレベルに反転して、トランジスタＱ１を非導通とする。並列に逆並列ダイオードＤ１が接続されているので、トランジスタＱ１の両端には電圧が印加されず、ゼロボルトスイッチング（ＺＶＳ）させることができる。その後、トランジスタＱ４が導通して下方補助電流経路が形成される。これにより、インダクタＬ１、Ｌ２のインダクタンス値に比して小さなインダクタンス値を有するインダクタＬｒには、インダクタ電流ＩＬ１を下方補助電流径路にバイパスさせる方向（正方向）に急峻な正の時間傾きを有してインダクタ電流ＩＬｒを増大させる方向に端子間電圧ＶＬｒが印加される。時間の経過に伴い、インダクタ電流ＩＬｒは、インダクタ電流ＩＬ１のうちより多くの電流をバイパスすることとなり、最終的にはインダクタ電流ＩＬ１の全量がバイパスされる。
【００６０】
トランジスタＱ１に並列にダイオードＤ１が接続されているので、下方補助電流径路の形成に先立ちトランジスタＱ１を非導通とすることが可能である。また、下方補助電流径路の形成後であってもトランジスタＱ１を非導通とすることも可能である。更に、全量をバイパスした後にもトランジスタＱ１が導通していれば接続点Ｘの電圧ＶＱ２は電圧Ｖ２に略等しく維持されることとなるので、下方補助電流径路が形成されていれば全量のバイパス後の適宜なタイミングにおいてトランジスタＱ１を非導通とすることも可能である。何れの場合においても、トランジスタＱ１をゼロボルトスイッチング（ＺＶＳ）させることができる。また、第１実施形態においては、下方補助電流径路によるインダクタ電流ＩＬ１の全量バイパスの前後を問わず接続点Ｘの電圧ＶＱ２が電圧Ｖ２に略等しい状態で、トランジスタＱ１のゼロボルトスイッチング（ＺＶＳ）が行わせることができ、スイッチング損失を低減させることができる。
【００６１】
ここで、インダクタＬ１、Ｌ２の巻線比を調整することにより、下方補助電流径路の形成時においてインダクタＬｒの端子間に印加される端子間電圧ＶＬｒを調整することができる。補助電流径路に流れる電流増加の時間傾きを調整することができ、トランジスタＱ２をＺＶＳで導通可能な状態とするまでの時間遅延を調整することができる。更に、非導通状態にあるトランジスタＱ４に印加される電圧レベルを調整することができる。
【００６２】
図２中（５）、（６）、および図５は、インダクタＬ１からの電磁エネルギの放出から再蓄積に移行する期間である。下方補助電流径路によりインダクタ電流ＩＬ１のバイパス動作が進むことにより（図２および図４中（４））、インダクタ電流ＩＬｒのうち、インダクタ電流ＩＬ１を越えて増大した電流は、トランジスタＱ１の非導通により電圧源Ｖ２から供給されなくなり、それ以前において放電状態のコンデンサＣ１および充電状態にあるコンデンサＣ２から賄われる。コンデンサＣ１は充電されコンデンサＣ２は放電され、接続点Ｘの電圧ＶＱ２の電圧値が立ち下がる。これに応じてインダクタＬ１の端子間電圧ＶＬ１も反転する（図２および図５中（５））。
【００６３】
接続点Ｘの電圧ＶＱ２が基準電圧近くの電圧レベルにまで降下した後は、下方補助電流径路へのインダクタ電流ＩＬｒの供給は、逆並列ダイオードＤ２を介して継続される。そのため、接続点Ｘの電圧ＶＱ２は、基準電圧あるいは基準電圧からダイオードの順方向電圧だけ降下した電圧に維持される。インダクタＬ２には正方向の端子間電圧ＶＬ２が誘起されることと相俟って、インダクタＬｒの端子間電圧ＶＬｒが反転してインダクタ電流ＩＬｒは負の時間傾きを有して減少する（図２および図５中（６））。
【００６４】
電圧Ｖ１＝２００Ｖ、電圧Ｖ２＝５００Ｖとし、インダクタＬ１、Ｌ２の巻線比を２：１とすれば、接続点Ｘの電圧ＶＱ２は基準電圧（０Ｖ）に略等しいところ、インダクタＬ２の端子間電圧ＶＬ２はＶ１（２００Ｖ）より、インダクタＬｒにおけるインダクタＬ２側の端子には、ＶＬ２／２が印加される。すなわち、２００／２＝１００Ｖが印加され、インダクタＬｒの端子間電圧ＶＬｒは略０−１００＝−１００Ｖの電圧が印加される。
【００６５】
トランジスタＱ１の非導通後に再度トランジスタＱ２を導通するタイミングを、図２および図６中（７）に示す。前述したように、トランジスタＱ１が非導通となりコンデンサＣ１、Ｃ２の充放電が完了すると、接続点Ｘの電圧ＶＱ２は基準電圧に略等しくなる。これにより、インダクタＬ１端子間電圧ＶＬ１は正転し、インダクタＬ１への電磁エネルギの蓄積が開始される。このとき流れるインダクタ電流ＩＬ１は、初期段階では下方補助電流径路に流れるインダクタ電流ＩＬｒによりバイパスされるところ、このときのインダクタ電流ＩＬｒは負の時間傾きを有して減少する電流である。そこで、インダクタ電流ＩＬｒがインダクタ電流ＩＬ１を下回る前にトランジスタＱ２を導通してやれば、インダクタ電流ＩＬ１は、バイパス径路からトランジスタＱ２に順次移行して、図２および図３中（１）に戻り、上記の動作が繰り返されることにより昇圧動作が行われる。
【００６６】
逆並列ダイオードＤ２が導通しているので、トランジスタＱ２の導通遷移はコレクタ・エミッタ端子間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング（ＺＶＳ）が行われトランジスタＱ２の導通状態へのスイッチング損失を低減させることができる。
【００６７】
尚、トランジスタＱ４の非導通遷移は、逆流防止用ダイオードＤ４により下方補助電流径路に電流が流れなくなった後に行なわれるため、ゼロカレントスイッチング（ＺＣＳ）となりスイッチング損失を低減させることができる。
【００６８】
ここで、期間（４）乃至（７）（図２、図４（４）乃至図６）においては、急峻な時間傾きを有して増加の後減少するインダクタ電流ＩＬｒがインダクタＬ２にも流れることにより、インダクタＬ１とＬ２との電磁的な結合に基づきインダクタＬ１に逆起電力が働き、インダクタ電流ＩＬｒに応じてインダクタ電流ＩＬ１が減少の後増加することとなる。インダクタＬ１に電磁的に結合されたインダクタＬ２にも電流が流れる影響でインダクタ電流ＩＬ１が急激に減少する。ここで下方補助電流径路がインダクタ電流ＩＬ１を全量バイパスするにはインダクタ電流ＩＬ１以上にインダクタ電流ＩＬｒを流す必要があるが、インダクタ電流ＩＬ１が急激に減少することにより、インダクタ電流ＩＬｒのピークを小さくすることができる。
【００６９】
次に、図７および図８乃至図１１において、第１実施形態の昇降圧コンバータにおける降圧動作を説明する。図７にタイミングチャートを、図８乃至図１１には、各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態（図８乃至図１１）を適宜に参照しながら、昇圧動作のタイミングチャート（図７）を説明する。尚、図７において、ＶＧＱ１、ＶＧＱ２、ＶＧＱ３は、トランジスタＱ１、Ｑ２、Ｑ３のベース端子ＧＱ１、ＧＱ２、ＧＱ３に印加される電圧である。また、ＩＬ１、ＩＬｒは、電圧Ｖ１から接続点Ｘ、接続点ＸからインダクタＬｒに向かう電流を正方向とするインダクタＬ１、Ｌｒに流れる電流を示す。このうち、インダクタ電流ＩＬ１が投入電流である。また、ＶＱ２は、接続点Ｘの電圧を示す。ＶＬ１は、インダクタＬ１の接続点Ｘ側の端子を基準とする場合の端子間電圧を、ＶＬｒは、インダクタＬｒのトランジスタＱ３、Ｑ４側の端子を基準とする場合の端子間電圧を示す。
【００７０】
図７中（１）、（２）、および図８は、インダクタＬ１への電磁エネルギの蓄積期間である。図７中（１）の期間では、インダクタＬ１に電磁エネルギが蓄積される。図８の（１）にこの期間の動作状態を示す。トランジスタＱ１のゲート端子ＧＱ１に印加されるゲート電圧ＶＧＱ１がハイレベルであり、トランジスタＱ１は導通している。電圧源Ｖ２から、トランジスタＱ１およびインダクタＬ１を介して電圧源Ｖ１に至る電流径路が確立される。インダクタＬ１の端子間には電圧Ｖ１−Ｖ２が印加され、接続点Ｘから電圧源Ｖ１に向う方向（この方向を負方向とする。）に、所定の負の時間傾きを有するインダクタ電流ＩＬ１が流れる。インダクタＬ１にはインダクタ電流ＩＬ１に応じた電磁エネルギが蓄積される。
【００７１】
所定時間の経過後、図７中（２）に移行する。ゲート端子ＧＱ１に印加されるゲート電圧ＶＧＱ１がローレベルに遷移することにより、トランジスタＱ１が非導通となる。このときの接続点Ｘの電圧ＶＱ２は、直前までトランジスタＱ１が導通しているため、高圧電源端子Ｔ２の電圧である電圧Ｖ２に略等しい電圧値となっている。このためコンデンサＣ１は放電状態にありコンデンサＣ２は充電状態にある。トランジスタＱ１の非導通後、インダクタＬ１に流れているインダクタ電流ＩＬ１は、コンデンサＣ１の充電、およびＣ２の放電に費やされるため（図８中（２））、接続点Ｘにおける電圧ＶＱ２の電圧値の降下はトランジスタＱ１の非導通に遅れて行われる。このため、トランジスタＱ１の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング（ＺＶＳ）が行われトランジスタＱ１の非導通状態へのスイッチング損失を低減させることができる。
【００７２】
図７中（３）、（４）、および図９は、インダクタＬ１からの電磁エネルギの放出期間である。図７中（３）の期間では、トランジスタＱ２のゲート端子ＧＱ２に印加されるゲート電圧ＶＧＱ２がハイレベルとなりトランジスタＱ２が導通する。導通したトランジスタＱ２は逆並列ダイオードＤ２と共に、インダクタＬ１から低圧電源端子Ｔ１に向かってインダクタ電流ＩＬ１を流す。これにより電磁エネルギが低圧電源端子Ｔ１に放出されて電圧源Ｖ１に降圧された電圧Ｖ１が供給される（図９中（３））。接続点Ｘは基準電圧に略等しい電圧となり、インダクタＬ１の端子間には電圧Ｖ１との差電圧が、接続点Ｘから電圧源Ｖ１に向う方向（この方向を正方向とする。）に印加され、インダクタＬ１には所定の正の時間傾きを有するインダクタ電流ＩＬ１が流れる。尚、ゲート電圧ＶＧＱ２がハイレベルに遷移しトランジスタＱ２が導通状態に遷移する際にはコンデンサＣ１は充電状態、Ｃ２は放電状態となっているため、トランジスタＱ２の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング（ＺＶＳ）が行われトランジスタＱ２の導通状態へのスイッチング損失を低減させることができる。ここで、トランジスタＱ２は同期整流素子として動作する。並列に逆並列ダイオードＤ２が接続されているので、ダイオードＤ２により整流作用を奏することも可能であり、降圧動作においてはトランジスタＱ２を非導通に維持しておくことも可能である。
【００７３】
この状態からゲート電圧ＶＧＱ２をローレベルに反転して、トランジスタＱ２を非導通とする。並列に逆並列ダイオードＤ２が接続されているので、トランジスタＱ２の両端には電圧が印加されず、ゼロボルトスイッチング（ＺＶＳ）させることができる。その後、トランジスタＱ３のゲート端子ＧＱ３にハイレベルのゲート電圧ＶＧＱ３が印加される（図７中（４））。高圧電源端子Ｔ２から、トランジスタＱ３、逆流防止用ダイオーＤ３、インダクタＬｒ、Ｌ２を介して接続点Ｘへの上方補助電流径路が形成され、インダクタ電流ＩＬ１がバイパスされ始める（図９中（４））。尚、トランジスタＱ３の導通状態への遷移は、導通による電流がインダクタＬｒにより制限されるため、導通遷移に遅れて電流が立ち上がることとなる。したがって、トランジスタＱ３の導通状態へのスイッチングは、ゼロカレントスイッチング（ＺＣＳ）が行われることとなり、トランジスタＱ３の導通状態へのスイッチング損失を低減させることができる。
【００７４】
上方補助電流径路が形成される初期段階においては、インダクタＬ１に印加されている正の端子間電圧ＶＬ１に応じて、インダクタＬ２にも正の端子間電圧ＶＬ２が印加される。これにより、インダクタＬｒにおけるインダクタＬ２側の端子は、接続点Ｘの電圧ＶＱ２が低電圧であるところ、インダクタＬ２の端子間電圧ＶＬ２が負側に加算された電圧が印加される。トランジスタＱ３およびダイオードＤ３を介してインダクタＬｒの他端子は略電圧Ｖ２が印加されるため、インダクタＬｒの端子間電圧ＶＬｒには大きな負電圧ＶＬが印加される。
【００７５】
ここで、電圧Ｖ１＝２００Ｖ、電圧Ｖ２＝５００Ｖとし、インダクタＬ１、Ｌ２の巻線比を２：１とすれば、接続点Ｘの電圧ＶＱ２は略基準電圧（０Ｖ）であるところ、インダクタＬ２の端子間電圧ＶＬ２はＶ１／２（２００／２＝１００Ｖ）より、インダクタＬｒにおけるインダクタＬ２側の端子には、ＶＱ２−ＶＬ２が印加される。すなわち、０−１００＝−１００Ｖが印加され、インダクタＬｒの端子間電圧ＶＬｒは略−６００Ｖの電圧が印加される。
【００７６】
図７および図９（３）、（４）の期間では、電圧Ｖ１がインダクタＬ１の正方向に印加されて、インダクタ電流ＩＬ１は蓄積された電磁エネルギに応じた電流値から所定の正の時間傾きを有して増加する。この状態からゲート電圧ＶＧＱ２をローレベルに反転して、トランジスタＱ２を非導通とする。並列に逆並列ダイオードＤ２が接続されているので、トランジスタＱ２の両端には電圧が印加されず、ゼロボルトスイッチング（ＺＶＳ）させることができる。その後、トランジスタＱ３が導通して上方補助電流経路が形成される。これにより、インダクタＬ１、Ｌ２のインダクタンス値に比して小さなインダクタンス値を有するインダクタＬｒには、インダクタ電流ＩＬ１を上方補助電流径路にバイパスさせる方向（負方向）に急峻な正の時間傾きを有してインダクタ電流ＩＬｒを増大させる方向に端子間電圧ＶＬｒが印加される。時間の経過に伴い、インダクタ電流ＩＬｒは、インダクタ電流ＩＬ１のうちより多くの電流をバイパスすることとなり、最終的にはインダクタ電流ＩＬ１の全量がバイパスされる。
【００７７】
トランジスタＱ２に並列にダイオードＤ２が接続されているので、上方補助電流径路の形成に先立ちトランジスタＱ２を非導通とすることが可能である。また、上方補助電流径路の形成後であってもトランジスタＱ２を非導通とすることも可能である。更に、全量をバイパスした後にもトランジスタＱ２が導通していれば接続点Ｘの電圧ＶＱ２は基準電圧に略等しく維持されることとなるので、上方補助電流径路が形成されていれば全量のバイパス後の適宜なタイミングにおいてトランジスタＱ２を非導通とすることも可能である。何れの場合においても、トランジスタＱ２をゼロボルトスイッチング（ＺＶＳ）させることができる。また、第１実施形態においては、上方補助電流径路によるインダクタ電流ＩＬ１の全量バイパスの前後を問わず接続点Ｘの電圧ＶＱ２が基準電圧に略等しい状態で、トランジスタＱ２のゼロボルトスイッチング（ＺＶＳ）が行わせることができ、スイッチング損失を低減させることができる。
【００７８】
ここで、インダクタＬ１、Ｌ２の巻線比を調整することにより、上方補助電流径路の形成時においてインダクタＬｒの端子間に印加される端子間電圧ＶＬｒを調整することができる。補助電流径路に流れる電流増加の時間傾きを調整することができ、トランジスタＱ１をＺＶＳで導通可能な状態とするまでの時間遅延を調整することができる。更に、非導通状態にあるトランジスタＱ３に印加される電圧レベルを調整することができる。
【００７９】
図７中（５）、（６）、および図１０は、インダクタＬ１からの電磁エネルギの放出から再蓄積に移行する期間である。上方補助電流径路によりインダクタ電流ＩＬ１のバイパス動作が進むことにより（図７および図９中（４））、インダクタ電流ＩＬｒのうち、インダクタ電流ＩＬ１を越えて増大した電流は、トランジスタＱ２の非導通により基準電圧端子ＴＳへは流れなくなり、それ以前において充電状態のコンデンサＣ１および放電状態にあるコンデンサＣ２から賄われる。コンデンサＣ１は放電されコンデンサＣ２は充電され、接続点Ｘの電圧ＶＱ２の電圧値が立ち上がる。これに応じてインダクタＬ１の端子間電圧ＶＬ１も反転する（図７および図１０中（５））。
【００８０】
接続点Ｘの電圧ＶＱ２が電圧Ｖ２近くの電圧レベルにまで上昇した後は、上方補助電流径路のインダクタ電流ＩＬｒは、逆並列ダイオードＤ１を介して供給される。そのため、接続点Ｘの電圧ＶＱ２は、電圧Ｖ２あるいは電圧Ｖ２からダイオードの順方向電圧だけ上昇した電圧に維持される。インダクタＬ２には負方向の端子間電圧ＶＬ２が誘起されることと相俟って、インダクタＬｒの端子間電圧ＶＬｒが反転してインダクタ電流ＩＬｒは正の時間傾きを有して減少する（図２および図５中（６））。
【００８１】
電圧Ｖ１＝２００Ｖ、電圧Ｖ２＝５００Ｖとし、インダクタＬ１、Ｌ２の巻線比を２：１とすれば、接続点Ｘの電圧ＶＱ２は電圧Ｖ２（５００Ｖ）に略等しいところ、インダクタＬ２の端子間電圧ＶＬ２はＶ１−Ｖ２（＝２００−５００＝−３００Ｖ）より、インダクタＬｒにおけるインダクタＬ２側の端子には、（Ｖ１−Ｖ２）／２が印加される。すなわち、−３００／２＝−１５０Ｖが印加され、インダクタＬｒの端子間電圧ＶＬｒは略（５００−（−１５０）−５００＝１５０Ｖの電圧が印加される。
【００８２】
トランジスタＱ２の非導通後に再度トランジスタＱ１を導通するタイミングを、図７および図１１中（７）に示す。前述したように、トランジスタＱ２が非導通となりコンデンサＣ１、Ｃ２の充放電が完了すると、接続点Ｘの電圧ＶＱ２は電圧Ｖ２に略等しくなる。これにより、インダクタＬ１端子間電圧ＶＬ１は反転し、インダクタＬ１への電磁エネルギの蓄積が開始される。このとき流れるインダクタ電流ＩＬ１は、初期段階では上方補助電流径路に流れるインダクタ電流ＩＬｒによりバイパスされるところ、このときのインダクタ電流ＩＬｒは正の時間傾きを有して減少する電流である。そこで、インダクタ電流ＩＬｒがインダクタ電流ＩＬ１を下回る前にトランジスタＱ１を導通してやれば、インダクタ電流ＩＬ１は、バイパス径路からトランジスタＱ１に順次移行して、図７および図８中（１）に戻り、上記の動作が繰り返されることにより降圧動作が行われる。
【００８３】
逆並列ダイオードＤ１が導通しているので、トランジスタＱ１の導通遷移はコレクタ・エミッタ端子間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング（ＺＶＳ）が行われトランジスタＱ１の導通状態へのスイッチング損失を低減させることができる。
【００８４】
尚、トランジスタＱ３の非導通遷移は、逆流防止用ダイオードＤ３により上方補助電流径路に電流が流れなくなった後に行なわれるため、ゼロカレントスイッチング（ＺＣＳ）となりスイッチング損失を低減させることができる。
【００８５】
ここで、期間（４）乃至（７）（図７、図９（４）乃至図１１）においては、急峻な時間傾きを有して減少の後増加するインダクタ電流ＩＬｒがインダクタＬ２にも流れることにより、インダクタＬ１とＬ２との電磁的な結合に基づきインダクタＬ１に逆起電力が働き、インダクタ電流ＩＬｒに応じてインダクタ電流ＩＬ１が増加の後減少することとなる。インダクタＬ１に電磁的に結合されたインダクタＬ２にも電流が流れる影響でインダクタ電流ＩＬ１が（負方向に対して）急激に減少する。ここで上方補助電流径路がインダクタ電流ＩＬ１を全量バイパスするにはインダクタ電流ＩＬ１以上にインダクタ電流ＩＬｒを流す必要があるが、インダクタ電流ＩＬ１が急激に減少することにより、インダクタ電流ＩＬｒのピークを小さくすることができる。
【００８６】
図１２には、第２実施形態には、本発明の電流双方向コンバータをＤＣ−ＤＣコンバータに適用する場合の回路図を示す。図１２（Ａ）に昇圧コンバータに適用した場合を示し、図１２（Ｂ）に降圧コンバータに適用した場合を示す。第１実施形態の昇降圧コンバータにおいて、降圧動作に必須なトランジスタＱ１、Ｑ３、ダイオードＤ３を除いた構成が図１２（Ａ）の昇圧コンバータであり、昇圧動作に必須なトランジスタＱ２、Ｑ４、ダイオードＤ４を除いた構成が図１２（Ｂ）の降圧コンバータである。図１２（Ａ）、（Ｂ）の回路動作、効果については、第１実施形態における、昇圧動作、降圧動作における場合と同様であるので、ここでの説明は省略する。
【００８７】
以上詳細に説明したとおり、本実施形態に係る電流双方向コンバータによれば、インダクタＬ１への電磁エネルギの蓄積と放出に際しスイッチング動作を行うトランジスタＱ１、Ｑ２について、スイッチング時におけるコレクタ・エミッタ間の電圧差を僅かとしてゼロボルトスイッチング（ＺＶＳ）動作を行わせることにより、スイッチング損失の低減を実現することができる。
【００８８】
スイッチング損失の低減に伴い、電流双方向コンバータの電圧変換における電力効率の向上を図ることができる。トランジスタＱ１、Ｑ２でのスイッチング損失による発熱も低減でき、ヒートシンク等の冷却装置等を小型・軽量化することができる。
【００８９】
電流双方向コンバータにおけるスイッチング動作の高周波化が可能となり、可聴周波数帯以上の周波数でスイッチング動作させることも可能となる。動作時の電磁エネルギに伴うインダクタＬ１等の振動を可聴周波数帯からずらすことができ、動作時の異音防止を行うことができる。
【００９０】
また、インダクタ電流ＩＬ１をバイパスする補助電流径路に備えられる、漏れインダクタやインダクタＬｒのインダクタンス値、または／およびインダクタＬ１、Ｌ２の巻線比に応じて、補助電流径路に流れるバイパス電流の時間傾きを調整することができる。補助電流径路の形成後、投入電流の全量をバイパスして接続点Ｘの電圧を反転し、インダクタＬ１に電磁エネルギを蓄積するに当たりトランジスタＱ１、Ｑ２をゼロボルトスイッチング（ＺＶＳ）で導通するまでの時間遅延を調整することができる。また、トランジスタＱ１、Ｑ２が同期整流素子として動作する場合に、同トランジスタの非導通タイミングを調整することができる。更に、補助電流径路を形成するトランジスタＱ３、Ｑ４の非導通時に同トランジスタに印加される電圧レベルを調整することができる。
【００９１】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、トランジスタＱ４のエミッタ端子が逆流防止用ダイオードＤ４のアノード端子に接続され、ダイオードＤ４のカソード端子が基準電圧端子ＴＳに接続される場合を説明したが、本発明はこの接続に限定されない。トランジスタＱ４と逆流防止用ダイオードＤ４との接続順序を反対とすることもできる。すなわち、逆流防止用ダイオードＤ４のアノード端子がインダクタＬｒの端子に、そのカソード端子がトランジスタＱ４のコレクタ端子に接続され、トランジスタＱ４のそのエミッタ端子が基準電圧端子ＴＳに接続される構成とすることもできる。この接続とすれば、トランジスタＱ２、Ｑ４は、共にエミッタ端子が同電位となり、共通のドライブ電源により導通制御を行うことができる。
また、本実施形態では、昇圧動作においてはトランジスタＱ３を非導通に維持し（図２）、降圧動作においてはトランジスタＱ４を非導通に維持し（図７）する場合を説明したが、本発明はこれに限定されるものではない。昇圧動作において、トランジスタＱ２の非導通の後トランジスタＱ１の導通に先立ち、トランジスタＱ３を導通して上方補助電流経路を形成しても、この時点では接続点Ｘの電圧ＶＱ２は電圧Ｖ２に略等しい電圧であるので、インダクタＬ２、Ｌｒの端子間に電圧が印加されることはなく、無用な電流が流れることはない。逆に、降圧動作において、トランジスタＱ１の非導通の後トランジスタＱ２の導通に先立ち、トランジスタＱ４を導通して下方補助電流経路を形成しても、この時点では接続点Ｘの電圧ＶＱ２は基準電圧に略等しい電圧であるので、インダクタＬ２、Ｌｒの端子間に電圧が印加されることはなく、無用な電流が流れることはない。すなわち、昇圧動作では本来導通する必要のないトランジスタＱ３を、降圧動作時のタイミングで導通制御させることができ、降圧動作では本来導通する必要のないトランジスタＱ４を、昇圧動作時のタイミングで導通制御させることができる。昇圧動作および降圧動作で共通の導通制御を行わせることができる。
また、逆流防止用ダイオードＤ３、Ｄ４を、各々トランジスタＱ３、Ｑ４のエミッタ端子側に接続する場合を示したが、本発明はこれに限定されるものではなく、補助電流径路であれば何れの箇所に配置することも可能である。
また、インダクタＬ１、インダクタＬ２の電磁結合としてトランスを構成する場合を示し、その巻線比が２：１として説明したが、本発明はこれに限定されるものではなく、巻線比を調整することができる。
また、本実施形態では、トランジスタＱ１、Ｑ２の各々の電流径路端子間に並列にコンデンサＣ１、Ｃ２が接続される場合を例に説明したが、コンデンサの充放電により決定される接続点Ｘの電圧変化がトランジスタＱ１、Ｑ２のゼロボルトスイッチング（ＺＶＳ）が可能な程度に緩やかに変化するようにコンデンサの容量値を確保できる場合には、コンデンサＣ１、Ｃ２のうちいずれか一方を備えていればよい。
【図面の簡単な説明】
【００９２】
【図１】第１実施形態の電流双方向コンバータの回路図である。
【図２】第１実施形態の電流双方向コンバータにおける昇圧動作を示すタイミングチャートである。
【図３】昇圧動作のうち、インダクタへの電磁エネルギの蓄積期間を示す図である。
【図４】昇圧動作のうち、インダクタからの電磁エネルギの放出期間を示す図である。
【図５】昇圧動作のうち、電磁エネルギの放出から蓄積に遷移する期間を示す図である。
【図６】昇圧動作のうち、電磁エネルギの蓄積状態に遷移する際のトランジスタの導通を示す図である。
【図７】第１実施形態の電流双方向コンバータにおける降圧動作を示すタイミングチャートである。
【図８】降圧動作のうち、インダクタへの電磁エネルギの蓄積期間を示す図である。
【図９】降圧動作のうち、インダクタからの電磁エネルギの放出期間を示す図である。
【図１０】降圧動作のうち、電磁エネルギの放出から蓄積に遷移する期間を示す図である。
【図１１】降圧動作のうち、電磁エネルギの蓄積状態に遷移する際のトランジスタの導通を示す図である。
【図１２】第２実施形態のＤＣ−ＤＣコンバータの回路図である。
【図１３】従来技術においてチョッパ回路を備えるモータ駆動装置の回路図である。
【符号の説明】
【００９３】
１、１Ａ、１Ｂ    補助回路部
Ｃ１、Ｃ２        コンデンサ
Ｄ１、Ｄ２        逆並列ダイオード
Ｄ３、Ｄ４        逆流防止用ダイオード
Ｌ１、Ｌ２、Ｌｒ  インダクタ
Ｑ１乃至Ｑ４      トランジスタ
Ｔ１              低圧電源端子
Ｔ２              高圧電源端子
ＴＳ              基準電圧端子
Ｖ１、Ｖ２        電圧源
Ｘ                接続点
ＩＬ１、ＩＬｒ    インダクタ電流
【図１】
2005261059.tif 000003
【図２】
2005261059.tif 000004
【図３】
2005261059.tif 000005
【図４】
2005261059.tif 000006
【図５】
2005261059.tif 000007
【図６】
2005261059.tif 000008
【図７】
2005261059.tif 000009
【図８】
2005261059.tif 000010
【図９】
2005261059.tif 000011
【図１０】
2005261059.tif 000012
【図１１】
2005261059.tif 000013
【図１２】
2005261059.tif 000014
【図１３】
2005261059.tif 000015