(57)【要約】【課題】商用波の環境に応じて変換時間の切り替え手段を設けることなく、１００ｍ秒以下の変換時間を設定し商用波ノイズの除去比を確保できる高速のＡＤ変換器を実現する。【解決手段】変換時間を一定とするアナログディジタル変換器において、前記変換時間として、第１周波数の１周期の倍数でかつ第１周波数及び第２周波数の周期の最小公倍数よりは小さい第１変換時間、第２周波数の１周期の倍数でかつ前記最小公倍数よりは小さい第２変換時間、前記最小公倍数の第３変換時間を設定するタイマー手段と、前記タイマー手段による変換時間に基づくアナログディジタル変換値をカウントするカウンタ手段と、前記第３変換時間によるディジタル変換値と前記第１及び第２変換時間によるディジタル変換値との比較により、ノイズ障害を受けている商用周波数を判断する比較・判断手段と、前記比較手段の判断結果に基づき、ノイズ障害を受けていない商用周波数に対応する前記第１又は第２変換時間によりアナログディジタル変換を実行することを特徴とする、アナログディジタル変換器。【選択図】                    図１
2005006071.tif 000002
【特許請求の範囲】
【請求項１】
変換時間を一定とするアナログディジタル変換器において、
前記変換時間として、第１周波数の１周期の倍数でかつ前記第１周波数及び第２周波数の周期の最小公倍数よりは小さい第１変換時間、前記第２周波数の１周期の倍数でかつ前記最小公倍数よりは小さい第２変換時間、前記最小公倍数の第３変換時間を設定するタイマー手段と、
前記タイマー手段による変換時間に基づくアナログディジタル変換値をカウントするカウンタ手段と、
前記第３変換時間によるディジタル変換値と前記第１及び第２変換時間によるディジタル変換値との比較により、ノイズ障害を受けている商用周波数を判断する比較・判断手段と、
前記比較手段の判断結果に基づき、ノイズ障害を受けていない商用周波数に対応する前記第１又は第２変換時間によりアナログディジタル変換を実行することを特徴とする、アナログディジタル変換器。
【請求項２】
前記アナログディジタル変換器は、電荷平衡型のアナログディジタル変換器であることを特徴とする、請求項１記載のアナログディジタル変換器。
【請求項３】
前記第１及び第２変換時間によるアナログディジタル変換を、１回の変換で実行することを特徴とする、請求項１または請求項２のいずれかに記載のアナログディジタル変換器。
【請求項４】
前記比較による判断は、所定の周期で定期的に実行されることを特徴とする、請求項１乃至３のいずれかに記載のアナログディジタル変換器。
【請求項５】
前記第１又は第２変換時間のいずれが選択されているかを表示する手段を有することを特徴とする、請求項１乃至４のいずれかに記載のアナログディジタル変換器。
【請求項６】
前記第１周波数は５０Ｈｚ、前記第２周波数は６０Ｈｚ、前記第１変換時間は４０ｍ秒、前記第２変換時間は５０ｍ秒、前記第３変換時間は１００ｍ秒に選定されていることを特徴とする、請求項１乃至５のいずれかに記載のアナログディジタル変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、変換時間を一定とするアナログディジタル変換器（以下、「ＡＤ変換器」という）における商用波ノイズ耐量の改良に関するものである。
【０００２】
【従来の技術】
変換時間を一定とするＡＤ変換器としては、２重積分型、シグマデルタ型、電荷平衡型等が比較的高精度の得やすいものとして用いられている。図４は、電荷平衡型ＡＤ変換器の従来構成を示す機能ブロック図であり、出願人の先願である特願２００１−３５１１９８に従来技術として解説されている回路である。
【０００３】
図４において、入力端子１に与えられる直流電圧信号Ｖｉとリファレンス信号ＲＦＳＷは加算部２で加算され、その加算信号は積分器３で積分される。この積分器３の出力Ｖｏは比較器４で設定値ＶＵ，ＶＬと比較される。
【０００４】
比較器４の比較結果ＣＯＭＰは、制御・演算部５に与えられ、ディジタル値ＤＡＴＡに変換され出力端子６から出力される。また、７はクロック発生部であり、クロック信号ＣＬを制御・演算部５に供給する。
【０００５】
制御・演算部５において、５１はＡＤカウンタであり、総積分時間及びリファレンス信号ＲＥＦＳＷが高レベルである時間ＳＷｏｎを測定する。５２はタイマーであり、１ＡＤ変換時間である１００ｍ秒を測定する。５３は総積分時間に対するＳＷｏｎの比を計算する演算手段である。５４は出力手段であり、演算結果のディジタル値を出力端子７に供給すると共に、次のＡＤ変換周期で更新されるまでその演算結果を保持する。
【０００６】
５５はＡＤ制御手段であり、前記ＡＤカウンタ５１、タイマー５２、演算手段５３、出力手段５４におけるＡＤ変換のシーケンス全体を管理すると共に、リファレンス制御手段５６を介してオンオフする２値のリファレンス信号ＲＦＳＷを発生させる。
【０００７】
次に、図５により、電荷平衡型ＡＤ変換器の変換原理を説明する。
図５（Ａ）は積分器３の出力ＶＯの波形図、（Ｂ）はリファレンス信号ＲＥＦＳＷの波形図である。積分器出力ＶＯが値ＶＵになると、リファレンス信号ＲＥＦＳＷの極性が反転するので、ＶＯは低下していく。また、出力ＶＯが値ＶＬになるとリファレンス信号ＲＥＦＳＷの極性が再度反転するので、出力ＶＯは増加していく。積分器３はこの動作を繰り返す。リファレンス信号ＲＥＦＳＷのオン時間をＳＷｏｎ時間とする。
【０００８】
最初に積分器３の出力ＶＯが値ＶＵになってから、１００ｍ秒経過した後に出力ＶＯが値ＶＬになるまでの時間を総積分時間とし、ＳＷｏｎ時間の合計をこの総積分時間で除算した値からディジタル変換した値が計算される。
【０００９】
１ＡＤ変換時間を設定するタイマー時間を１００ｍ秒とする理由は、５０Ｈｚ及び６０Ｈｚの商用波の周期２０ｍ秒及び１６．６６…ｍ秒の５倍及び６倍が１００ｍ秒（最小公倍数）であり、変換時間を１００ｍ秒とすることで、５０Ｈｚ，６０Ｈｚのいずれの商用波ノイズが入力に重畳した場合でも同相除去比（一般にＣＭＲＲやＮＭＲＲと呼ばれている）を高くすることができるためである。
【００１０】
【発明が解決しようとする課題】
一般的なＡＤ変換器では、上記理由により１ＡＤ変換時間は最小でも１００ｍ秒である。しかしながら、変動の激しいプロセスの物理量測定値のＡＤ変換等では、１００ｍ秒以下の変換時間が要求される場合がある。このような場合に、１ＡＤ変換時間を１００ｍ秒以下に設定すれば、上記した商用波ノイズの除去比が保証されないことになり、利害が相反する。
【００１１】
この問題を解決するためには、商用波が５０Ｈｚの使用環境では１ＡＤ変換時間を２０ｍ秒の倍数（２０，４０，６０，８０ｍ秒のいずれか）とし、商用波が６０Ｈｚの使用環境では１ＡＤ変換時間を１６．６６ｍ秒の倍数（１６．６６，３３．３２，４９．９８，６６．６４，８３．３秒のいずれか）とするように、使用環境の商用波の周波数に応じて１ＡＤ変換時間を切り替える必要がある。
【００１２】
変換時間の切り替えには、使用者の手動操作によるスイッチ手段を必要とし、ハードウェア要素のコストアップ、操作ミス等により商用波ノイズの除去比が保証されない測定を実行する危険がある。
【００１３】
本発明の目的は、商用波の環境に応じて変換時間の切り替え手段を設けることなく、１００ｍ秒以下の変換時間を設定し商用波ノイズの除去比を確保できる高速のＡＤ変換器を実現することにある。
【００１４】
【課題を解決するための手段】
このような目的を達成するための本発明の構成は次の通りである。
（１）変換時間を一定とするアナログディジタル変換器において、
前記変換時間として、第１周波数の１周期の倍数でかつ前記第１周波数及び第２周波数の周期の最小公倍数よりは小さい第１変換時間、前記第２周波数の１周期の倍数でかつ前記最小公倍数よりは小さい第２変換時間、前記最小公倍数の第３変換時間を設定するタイマー手段と、
前記タイマー手段による変換時間に基づくアナログディジタル変換値をカウントするカウンタ手段と、
前記第３変換時間によるディジタル変換値と前記第１及び第２変換時間によるディジタル変換値との比較により、ノイズ障害を受けている商用周波数を判断する比較・判断手段と、
前記比較手段の判断結果に基づき、ノイズ障害を受けていない商用周波数に対応する前記第１又は第２変換時間によりアナログディジタル変換を実行することを特徴とする、アナログディジタル変換器。
（２）前記アナログディジタル変換器は、電荷平衡型のアナログディジタル変換器であることを特徴とする、（１）記載のアナログディジタル変換器。
（３）前記第１及び第２変換時間によるアナログディジタル変換を、１回の変換で実行することを特徴とする、（１）または（２）のいずれかに記載のアナログディジタル変換器。
（４）前記比較による判断は、所定の周期で定期的に実行されることを特徴とする、（１）乃至（３）のいずれかに記載のアナログディジタル変換器。
（５）前記第１又は第２変換時間のいずれが選択されているかを表示する手段を有することを特徴とする、（１）乃至（４）のいずれかに記載のアナログディジタル変換器。
（６）前記第１周波数は５０Ｈｚ、前記第２周波数は６０Ｈｚ、前記第１変換時間は４０ｍ秒、前記第２変換時間は５０ｍ秒、前記第３変換時間は１００ｍ秒に選定されていることを特徴とする、（１）乃至（５）のいずれかに記載のアナログディジタル変換器。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態を、図面を用いて説明する。
図１は本発明を適用した電化平衡型のアナログディジタル変換器（以下、「ＡＤ変換器」という）の一例を示す機能ブロック図であり、図４に示した従来のＡＤ変換器で説明した要素と同一要素には同一符号を付して説明を省略する。尚、ＡＤ変換の原理は、図５に示した動作と同一である。
【００１６】
本発明の特徴は、制御・演算部１００の機能にある。ブロック１００は、本発明が適用された電荷平衡型のＡＤ変換器の制御・演算部である。
【００１７】
このブロック１００にあって、１０１ａは第１ＡＤカウンタ、１０２ａは第１タイマーであり第１ＡＤカウンタ１０１ａのＡＤ時間Ｔ１を測定する。１０１ｂは第２ＡＤカウンタ、１０２ｂは第２タイマーであり第２ＡＤカウンタ１０１ｂのＡＤ時間Ｔ２を測定する。１０１ｃは第３ＡＤカウンタ、１０２ｃは第３タイマーであり第３ＡＤカウンタ１０１ｃのＡＤ時間Ｔ３を測定する。
【００１８】
ここで、３種類のＡＤ変換時間Ｔ１，Ｔ２，Ｔ３の設定例を説明する。
Ｔ１は４０ｍ秒で５０Ｈｚの商用波（「第１周波数の商用波」という）に対する同相除去比が期待できる変換時間、Ｔ２は５０ｍ秒で６０Ｈｚ（「第２周波数」という）の商用波（「第２周波数の商用波）という）に対する同相除去比が期待できる変換時間、Ｔ３は１００ｍ秒で５０Ｈｚ及び６０Ｈｚ（第１周波数及び第２周波数）の商用波の双方（第１周波数及び第２周波数の商用波の双方）に対する同相除去比が期待できる変換時間である。
【００１９】
次に、１０３は演算手段であり、第１ＡＤカウンタ１０１ａ、第２ＡＤカウンタ１０１ｂ、第３ＡＤカウンタ１０１ｃの総積分時間と、ＳＷｏｎ時間との比より、それぞれのディジタル変換値Ｄ１，Ｄ２，Ｄ３を計算して保持する。
【００２０】
１０４は比較・判断手段であり、ディジタル変換値Ｄ１とＤ２との比較によるノイズ判断、ディジタル変換値Ｄ１とＤ３との比較によるノイズ判断、ディジタル変換値Ｄ２とＤ３との比較によるノイズ判断を行う。
【００２１】
１０５は変換時間制御手段であり、比較・判断手段１０４の判断結果に基づきノイズのない変換時間によるＡＤ変換を実行するための指令をセレクタ１０６に供給し、第１ＡＤカウンタ１０１ａ、第２ＡＤカウンタ１０１ｂ、第３ＡＤカウンタ１０１ｃと、比較器４との接続を選択する。
【００２２】
１０７は出力手段であり、演算結果のディジタル値ＤＡＴＡを出力端子７に供給すると共に、次のＡＤ変換周期でディジタル値が更新されるまでその演算結果を保持する。
【００２３】
１０８はＡＤ制御手段であり、第１ＡＤカウンタ１０１ａ、第２ＡＤカウンタ１０１ｂ、第３ＡＤカウンタ１０１ｃ、第１タイマー１０２ａ、第２タイマー１０２ｂ、第３タイマー１０２ｃ、演算手段１０３、比較・判断手段１０４、変換時間制御手段１０５、出力手段１０７に対してＡＤ変換のシーケンス全体を管理すると共に、リファレンス制御手段１０９を介してオンオフする２値のリファレンス信号ＲＦＳＷを発生する。
【００２４】
１１０は、変換時間表示端子であり、変換時間制御手段１０５によるセレクタ１０６の選択情報を外部に取り出して利用できるようにしたものである。これにより、現在どの変換時間が設定されているかの表示が可能となり、商用波ノイズの存在確認と影響の分析作業の効率化を図ることができる。
【００２５】
図２は、本発明による商用波ノイズの検出アルゴリズムを説明するフローチャートである。
ステップＳ１でＡＤ変換が開始すると、ステップＳ２で変換時間Ｔ１及びＴ２のＡＤ変換を実行する。ステップＳ３ではそのＡＤ変換値Ｄ１とＤ２との比較が行なわれ、一致していれば５０Ｈｚ及び６０Ｈｚの商用波ノイズは共にないと判断し、変換時間Ｔ１又はＴ２、即ち４０ｍ秒又は５０ｍ秒の高速ＡＤ変換を続行する。
【００２６】
ステップＳ３でＡＤ変換値Ｄ１とＤ２との一致が得られない場合は、５０Ｈｚ又は６０Ｈｚの商用波ノイズが発生しているものと判断し、ステップＳ４で変換時間Ｔ３のＡＤ変換を実行し、ステップＳ５において変換時間Ｔ３によるＡＤ変換値Ｄ３とＤ１を比較する。
【００２７】
ステップＳ５でＡＤ変換値Ｄ３とＤ１とが一致した場合は、５０Ｈｚの変換時間Ｔ１には商用波ノイズが発生していないと判断し、ステップＳ６で変換時間Ｔ１（４０ｍ秒）によるＡＤ変換を実行する。
【００２８】
一方、ステップＳ５でＡＤ変換値Ｄ３とＤ１とが一致しない場合は、５０Ｈｚに商用波ノイズが発生しているものと判断し、ステップＳ７に移行する。
【００２９】
ステップＳ７では、ＡＤ変換値Ｄ３とＤ２との比較を行い、一致していれば６０Ｈｚの変換時間Ｔ２には商用波ノイズが発生していないと判断し、ステップＳ８で変換時間Ｔ２（５０ｍ秒）によるＡＤ変換を実行する。
【００３０】
ステップＳ７で、ＡＤ変換値Ｄ３とＤ２とが一致しない場合には変換時間Ｔ１（４０ｍ秒）及びＴ２（５０ｍ秒）に商用波ノイズが発生しているものと判断し、ステップＳ１に戻り再度このアルゴリズムを実行する。
【００３１】
尚、商用波ノイズは５０Ｈｚと６０Ｈｚとに同時に発生する確率はきわめて小さいので、ステップＳ７をジャンプして、ステップＳ５の比較で変換時間Ｔ１にノイズ発生ありの場合には、ステップＳ８で変換時間Ｔ２によるＡＤ変換を自動的に実行するようにしてもよい。
【００３２】
更に、ステップＳ７で変換時間Ｔ１（４０ｍ秒）及びＴ２（５０ｍ秒）に商用ノイズが発生している判断が所定回数カウントされた場合には、高速変換を断念して変換時間Ｔ３（１００ｍ秒）による従来のＡＤ変換を実行するようにしてもよい。
【００３３】
尚、図２に表わした商用波ノイズ検出アルゴリズムは、ノイズが常に発生しているとは限らないことから、ＡＤ変換の度ではなく、適当な周期で定期的に実行することが望ましい。
【００３４】
即ち、ステップＳ３の検出動作でノイズを検出した（変換値Ｄ１≠Ｄ２）場合は、ステップＳ４で毎回変換時間Ｔ３によるＡＤ変換が実行され、全体で３回のＡＤ変換が行なわれる。この処理が高頻度となるとＡＤ変換のスループットが低下し、変換時間を短くして高速化したいという本来の目的の意味がなくなるので、適当な周期で定期的に行うようにする。
【００３５】
また、ステップＳ２における２つの変換時間Ｔ１，Ｔ２によるＡＤ変換を、１回のＡＤ変換で同時に行えるようにタイマーとカウンタを用意しておけば時間の無駄がない。つまり５０ｍ秒のＡＤ変換時間の途中で４０ｍ秒のＡＤ変換を実行する。
【００３６】
図３は、このような２つの変換時間Ｔ１，Ｔ２によるＡＤ変換を１回のＡＤ変換で同時に行う実施形態を示す機能ブロック図である。図３で図１との相違点は、第１ＡＤカウンタ１０１ａ、第１タイマー１０２ａ、セレクタ１０６の構成にある。
【００３７】
第１タイマー１０２ａは、変換時間Ｔ１，Ｔ２、即ち４０ｍ秒，５０ｍ秒を１ＡＤ変換で順次測定する。第１ＡＤカウンタ１０１ａは順次測定される変換時間Ｔ１，Ｔ２に基づき２つのＡＤ変換のカウントを実行し、カウント結果を順次演算手段１０３に供給する。セレクタ１０６は、第１ＡＤカウンタ１０１ａ及び第３ＡＤカウンタ１０１ｃと、比較器４とを切り替えて接続する。
【００３８】
本発明は、変換時間を変更してＡＤ変換値を比較する点に特徴がある。実施形態で示した電荷平衡型の場合は、ＡＤ変換値は図５で説明したように総Ｓｗｏｎ時間／総積分時間で正規化されるため、ＡＤ変換時間を変化させてもＡＤ変換値の比較は容易にできる。シグマデルタ型の場合等は、単純にＡＤ変換時間を変化させると同じ入力でもＡＤ変換値が変化するので、この場合はそれぞれのＡＤ変換時間で入力値と相関が取れるように調整値を求めておいて演算する必要がある。
【００３９】
また、実施形態では、１チャンネルのＡＤ変換器に本発明を適用した場合を説明したが、複数のチャンネルを持つＡＤ変換器の場合は、ノイズ環境は共通するので適当な１チャンネルのみについてノイズ検出を行って変換時間を設定し、他のチャンネルはその変換時間に合わせるようにすれば、検出動作の無駄時間が少なくなる。
【００４０】
以上説明した実施形態では、５０Ｈｚに対応する変換時間Ｔ１として４０ｍ秒を、６０Ｈｚに対応する変換時間Ｔ２として５０ｍ秒を実用的な組み合わせとして例示したが、５０Ｈｚに対応する変換時間Ｔ１としては２０ｍ秒の倍数である２０，４０，６０，８０ｍ秒のいずれかとし、６０Ｈｚに対応する変換時間を１６．６６ｍ秒の倍数である１６．６６，３３．３２，４９．９８，６６．６４，８３．３秒のいずれかとして、それぞれより１つを選択して組み合わせることは原理的に可能である。
【００４１】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果を期待することができる。
（１）商用波ノイズの検出を従来のような外部スイッチなしで自動的に行い、ノイズの影響を受けていない変換時間の選択によりＡＤ変換時間の高速化（従来の最小時間１００ｍ秒以下）が可能となる。本発明を実現するために付加するタイマー、カウンタ等のロジックは、ゲートアレイに集積化でき、またノイズ検出のアルゴリズムもマイコン等のソフトウェアで記述できるので、従来に比べて大きくコストアップすることはない。
（２）５０Ｈｚに対応する第１変換時間として４０ｍ秒、６０Ｈｚに対応する第２変換時間として５０ｍ秒を設定することにより、どちらを選択した場合でも従来のほぼ２倍の高速化を実現することができる。
（３）本発明対象を電荷平衡型とすることにより、ＡＤ変換値が総Ｓｗｏｎ時間／総積分時間で正規化されるため、ＡＤ変換時間を変化させてもＡＤ変換値の比較が容易にできるＡＤ変換器を実現することが可能である。
（４）５０Ｈｚに対応する第１変換時間として４０ｍ秒、６０Ｈｚに対応する第２変換時間として５０ｍ秒を設定することにより、５０ｍ秒のＡＤ変換の途中で４０ｍ秒のＡＤ変換値を得ることが可能となり、１回のＡＤ変換で２つのＡＤ変換値を取得できるので、ＡＤ変換の処理時間を短縮することができる。
（５）本発明の商用波ノイズ検出アルゴリズムを所定の周期で定期的に実行することで、高速変換のパフォーマンスを低下させることのないＡＤ変換器を実現することができる。
（６）どの変換時間が設定されているかの表示により、商用波ノイズの存在確認と影響の分析作業の効率化を図ることができる。
【図面の簡単な説明】
【図１】本発明を適用したＡＤ変換器の一実施形態を示す機能ブロック図である。
【図２】本発明による商用ノイズの検出アルゴリズムを説明するフローチャートである。
【図３】本発明を適用したＡＤ変換器の他の実施形態を示す機能ブロック図である。
【図４】従来の電荷平衡型ＡＤ変換器の構成を示す機能ブロック図である。
【図５】電荷平衡型ＡＤ変換器の変換原理を説明する波形図である。
【符号の説明】
１  入力端子
２  加算部
３  積分器
４  比較器
６  クロック発生部
７  出力端子
１００  制御・演算部
１０１ａ  第１ＡＤカウンタ
１０１ｂ  第２ＡＤカウンタ
１０１ｃ  第３ＡＤカウンタ
１０２ａ  第１タイマー
１０２ｂ  第２タイマー
１０２ｃ  第３タイマー
１０３  演算手段
１０４  比較・判断手段
１０５  変換時間制御手段
１０６  セレクタ
１０７  出力手段
１０８  ＡＤ制御手段
１０９  リファレンス制御手段
１１０  変換時間表示端子
【図１】
2005006071.tif 000003
【図２】
2005006071.tif 000004
【図３】
2005006071.tif 000005
【図４】
2005006071.tif 000006
【図５】
2005006071.tif 000007