(57)【要約】【課題】良好な位相雑音特性を得ることができ、消費電流の小さい誘電体共振器安定化発振器を提供する。【解決手段】誘電体基板上に形成したストリップ線路などの回路パターンに、発振用能動素子などを実装してなるマイクロ波発振器において、能動素子の出力端子に接続された第１のストリップ線路の側端部と近接した第２のストリップ線路の先端部との間に設けた、コンデンサ素子を介して出力を取り出す。第２のストリップ線路の先端部は、コンデンサ素子の取り付け部付近で第２のストリップ線路が曲がり部分を有することが望ましい。【選択図】  図１
2005260303.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板上に形成したストリップ線路などの回路パターンに、発振用能動素子を実装してなる誘電体共振器安定化発振器において、能動素子の出力端子に接続された第１のストリップ線路の開放端から所望周波数の１／４波長より短い位置より、出力を取り出すことを特徴とする発振器。
【請求項２】
請求項１に記載の誘電体共振器安定化発振器において、能動素子の出力端子に接続された第１のストリップ線路の側端部と近接した第２のストリップ線路の先端部との間に設けたコンデンサ素子を介して出力を取り出すことを特徴する発振器。
【請求項３】
請求項１または２に記載の誘電体共振器安定化発振器において、請求項２に記載のコンデンサ素子の取り付け部付近で第２のストリップ線路が曲がり部分を有することを特徴とする発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波帯やミリ波帯の送受信装置および、光通信などの高周波通信システム等で使用される誘電体共振器安定化発振器に関するものである。
【背景技術】
【０００２】
マイクロ波帯などの高周波通信システム等で用いられる誘電体共振器安定化発振器は、特公昭６１-３４２８４号公報に記載されている例などがあり、能動素子であるＦＥＴと誘電体共振器とで構成されている。また、この発振回路の出力部に容量性スタブを設ける種々の例が知られており、例えば、特公昭６２-４８９２５号公報に記載されているように、温度や電源電圧の変動による発振周波数変化を少なくすることを目的としてトランジスタ出力端子の直近に容量性スタブを設けた例や、特開昭５７-１６２５０３号公報、または、特公平４-３５９２１号公報に記載されているように、誘電体共振器安定化発振器において大きな発振出力を安定して得ることを目的としてトランジスタ出力端子から少し離れた位置に容量性スタブを設けた例がある。また、他の例として特開平９-１８２３２号公報に記載されているように、高調波成分を除去する目的で、発振回路に接続した出力スタブの開放端より所望周波数の１／４波長となる位置からコンデンサ素子等を介して出力信号を取り出した例がある。しかしながら、これらの例はいずれも、発振器の信号純度の指標の１つである位相雑音特性には着目していない。
【０００３】
発振器の位相雑音特性に関して言えば、一般的に、ＦＥＴよりもバイポーラトランジスタを用いたほうが良好な位相雑音特性が得られるが、バイポーラトランジスタは消費電流が大きい。また、近年、装置の小型化や低消費電力化が望まれる中で、位相雑音特性が良好で消費電流の小さい発振器の必要性が増している。
【０００４】
一方、誘電体共振器で安定化した発振器において、発振周波数を制御する手段として、例えば、特開平０３-３４６０８号公報に記載されているように、バラクタダイオード等の可変容量素子に加える電圧を変化させる誘電体共振器安定化電圧制御発振器が広く用いられている。このような構成の発振器においては、電圧の変化が効率よく周波数の変化に変換される度合いの指標として、単位電圧あたりの周波数変化量を示す変調感度が用いられる。一般的に大きな変調感度が望まれるが、大きな変調感度と低い位相雑音特性をあわせ持つ発振器の実現は困難である。本発明者の知る例では、例えば、１０ＧＨｚ帯の発振器において、１０ＭＨｚ／Ｖ以上の大きな変調感度を得ようとすると、位相雑音の特性値は-１００ｄＢｃ／Ｈｚ程度以下となることもある。そこで、信号純度の高い基準発振器として用いる場合に必要な-１１０ｄＢｃ／Ｈｚ程度の位相雑音特性を実現するためには、変調感度を２ＭＨｚ／Ｖ程度に抑え、能動素子には位相雑音特性に優れたバイポーラトランジスタを用いることが多い。
【０００５】
以下、特開昭５７-１６２５０３号公報に記載されている例に関連して、図６及び図７を用いて、その動作について説明する。図６は、従来の誘電体安定化電圧制御発振器の構成を説明する図である。図７は図６の出力回路部分を説明する図である。図６においては、能動素子であるＦＥＴ６に、ストリップ線路５とバイアス回路７を接続し、ストリップ線路８と終端抵抗９と誘電体共振器１０とからなる共振回路を接続することにより、ＶＤＤ端子に電源電圧を与えると、ＲＦ ＯＵＴの端子から、誘電体共振器の共振周波数で決まる発振周波数の高周波出力を取り出すことができる。バイアス回路７は直流的にはＦＥＴに所望のバイアス電流値を実現する抵抗値、高周波的には０Ωとなる回路である。
【０００６】
次に、図７を用いて図６の発振器の出力回路部分を説明する。出力回路はＦＥＴの出力インピーダンスと出力線路の特性インピーダンスが整合するように設計する。整合には、ＦＥＴの出力インピーダンスが出力線路の特性インピーダンスから大きくずれている場合には、出力スタブ１１により、発振器の動作を安定させ、ミスマッチによる高周波出力の低下を改善させる効果があるので、出力スタブを用いる。具体的には、出力スタブ１１の長さＬ４及び位置Ｌ３を適切な値に設計する。従って、従来の例では発振周波数におけるＦＥＴの出力のミスマッチが問題にならない程度であれば、出力スタブを設ける必要はない。
【０００７】
図６の構成を用い、誘電体共振器１０に結合するストリップ線路８に加えて、バラクタダイオード等の可変容量素子を接続した他のストリップ線路を誘電体共振器に結合させることにより、電圧制御発振器として動作するが、図６には図示していない。このような電圧制御発振器では、バラクタダイオード等からなる副共振器が図６の誘電体共振器に結合することにより、ＦＥＴの出力インピーダンスが変化する。この副共振器の特性は発振周波数を変えるために発振器の制御電圧を変化させた場合にも変化し、ＦＥＴの出力インピーダンスに影響を与える。このため、電圧制御発振器での出力回路の設計は実験的に行う。
【０００８】
例えば、スタブ長Ｌ４に関しては、所望の発振周波数範囲全体にわたって、出力が大きく安定して発振するような長さに個別調整することがある。このような場合、スタブ長Ｌ４を調節しても、位相雑音特性があまり変化しない場合や、所望の発振周波数範囲全体にわたった良好な位相雑音特性が得られない場合が多かった。
【特許文献１】特公昭６１-３４２８４号公報
【特許文献２】特公昭６２-４８９２５号公報
【特許文献３】特開昭５７-１６２５０３号公報
【特許文献４】特公平４-３５９２１号公報
【特許文献５】特開平９-１８２３２号公報
【特許文献６】特開平０３-３４６０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、良好な位相雑音特性を得ることができ、消費電流の小さい誘電体共振器安定化発振器を提供することにある。
【課題を解決するための手段】
【００１０】
誘電体基板上に形成したストリップ線路などの回路パターンに、発振用能動素子などを実装してなるマイクロ波発振器において、能動素子の出力端子に接続された第１のストリップ線路の側端部と近接した第２のストリップ線路の先端部との間に設けた、コンデンサ素子を介して出力を取り出す。第２のストリップ線路の先端部は、コンデンサ素子の取り付け部付近で第２のストリップ線路が曲がり部分を有することが望ましい。
【発明の効果】
【００１１】
本発明によって、良好な位相雑音特性を得ることができる消費電流の小さい誘電体共振器安定化発振器の提供が可能となる。また、変調感度を３ＭＨｚ／Ｖ程度以下に抑えた電圧制御発振器において、-１１０ｄＢｃ／Ｈｚ程度以下の良好な位相雑音特性を得ることができるＦＥＴ発振器を汎用の部品で構成し提供することが可能となる。
【発明を実施するための最良の形態】
【００１２】
本発明の誘電体共振器安定化発振器では、まず、出力スタブを設けない場合にも、安定した出力を得ることができるＦＥＴを選択し、次に、能動素子であるＦＥＴの出力端子に接続された第１のストリップ線路の開放端から所望周波数の１／４波長より短い位置より、出力を取り出すとともに、出力の取り出しに用いるコンデンサ素子の取り付け部付近で第２のストリップ線路が曲がり部分を有するようにする。
【００１３】
本発明の望ましい実施の形態について図を用いて説明する。図１および図２は、本発明の実施の形態を説明する図である。この図のＦＥＴ４には、図６の構成で確認したＦＥＴと同等特性のＦＥＴを用い、その出力端子に終端開放のストリップ線路１を接続し、開放端から所望周波数の１／４波長より短い位置より、コンデンサ素子２を用い、ストリップ線路３より出力を取り出している。この構成で、ストリップ線路１の開放終端部分の銅箔をはぎ取るなどにより、低い位相雑音特性が得られるように、ストリップ線路の長さを実験的に求めることができる。
【００１４】
上記で述べた方法で求めたストリップ線路１の長さを用いて、他の同等特性のＦＥＴを用いて発振器を構成する場合、ＦＥＴの特性が個別に異なるので、個別に調節する必要がある。このため、出力を取り出すためのコンデンサの取り付け角度を変えることにより、長さを個別調整する。この個別調整は、コンデンサ取り付け部分でストリップ線路が曲がり部分を有することにより、より効果的に行える。これは、ストリップ線路を伝わる電磁界分布が、曲がり部分では、複数方向のモードを持つため、コンデンサの取り付け角度によって、電磁界分布がより引きずられ易いためと考えることができる。
【００１５】
図１の出力回路部分を説明する図２乃至図５を用いて、コンデンサ取り付け角度による個別調整について詳しく説明する。図３では、図２のコンデンサ取り付け角度を調節することにより、ストリップ線路１の開放端からの出力取り出し位置までの距離Ｌ１を調節する例を示している。図２および図３において、ストリップ線路４の曲がり部分３からコンデンサ取り付け端までの長さＬ２は、短い状態を示している。図５において同様の長さＬ２は、１／４波長程度の状態を示している。図４においては、コンデンサ素子取り付け部付近の線路の曲がり部分を３つ設けた構成を示している。
【００１６】
以上述べたように、図２乃至図４で示されるようにコンデンサ素子の取り付け部付近でストリップ線路が曲がり部分を有する構成が望ましい。しかしながら、図５に示される構成のような曲がり部分を持たない場合についても、同様の効果が得られるため、曲がり部分を持たない構成を排除する物ではない。
【００１７】
ＦＥＴの選択においては、従来例の構成を用いる。図６は、従来例の誘電体安定化電圧制御発振器の構成を説明する図であり、図７は図６の出力回路部分を説明する図である。この図の構成において、出力スタブの長さＬ４を０とし、安定した出力を得ることができるＦＥＴを選択する。図６には図示していないが、バラクタダイオード等からなる副共振器を用いて電圧制御発振器を構成し、所望の発振周波数範囲全体にわたって安定した発振出力が得られる事を確認する。この確認により、選択したＦＥＴの動作状態における出力インピーダンスは、ほぼ、出力ストリップ線路の特性インピーダンスと整合していることがわかる。しかしながら、本発明の効果は、出力ストリップ線路の特性インピーダンスとほぼ整合するＦＥＴを用いた場合に限られるわけではない。本発明の構成により、従来の出力スタブの効果をあわせもつような長さを実験的に求めることが可能であることは、容易に想像できる。
【実施例】
【００１８】
（実施例１）
図１は、本発明の実施例１を説明する図であり、図２は、図１の出力回路部分を説明する図である。図６は、従来例の出力回路を説明する図である。本発明の実施例１において用いたＦＥＴは、図６で示した従来例の出力回路の構成の発振器において、出力スタブがなくとも安定して発振することを確認している。図６には図示していないが、バラクタダイオード等からなる副共振器を用いて電圧制御発振器を構成し、所望の発振周波数範囲全体にわたって安定した発振出力が得られる事を確認した。図６の誘電体共振器１０として１０ＧＨｚで共振する物を用い、変調感度を２ＭＨｚ／Ｖにしたときの位相雑音測定値は、最大で-１０７ｄＢｃ／Ｈｚであった。
【００１９】
図１において図示はしていないが、バラクタダイオード等からなる副共振器を用いて電圧制御発振器を構成している。図１の誘電体共振器１０として１０ＧＨｚで共振する物を用い、変調感度を２ＭＨｚ／Ｖとして発振特性を測定した。図２におけるストリップ線路１から出力を取り出す位置Ｌ１と所望の発振周波数範囲における位相雑音測定値例の最大値および発振出力の大きさの関係を図８に示す。この図から分かるように、出力取り出し部分の長さＬ１を調節することにより位相雑音特性が改善された。長さＬ１の調節によって発振出力の大きさも多少変化し、長さＬ１が長いときと短いときで比べると、長いときの出力が約１．５ｄＢ大きかった。この結果では、大きな発振出力が得られる条件と低い位相雑音が得られる条件が異なっていた。
（実施例２）
図３は、図１の発振器の出力回路部分を示す図２の構成において、コンデンサ素子の取り付け角度を調節した図である。図３の構成では、Ｌ２の長さを０に選んだ。この構成により、ＦＥＴなどの特性バラツキがある場合でも、ストリップ線路１の長さやストリップ線路４の位置を変更することなく、取り付け角度の調整により、位相雑音特性を個別調節することができた。このとき、誘電体共振器１０として１０ＧＨｚで共振する物を用い、変調感度を２ＭＨｚ／Ｖとして位相雑音を測定したところ、最大測定値の平均値は、-１０９．５ｄＢｃ／Ｈｚであった。
（実施例３）
図５は、実施例２で示した図１の発振器の出力回路部分を示す図２の構成との比較例を示しており、長さＬ２は発振周波数の約１／４波長に選んだ。この構成により、実施例２と同様に、コンデンサ素子の取り付け角度の調整により、位相雑音特性を個別調節することができた。このとき、誘電体共振器１０として１０ＧＨｚで共振する物を用い、変調感度を２ＭＨｚ／Ｖとして位相雑音を測定したところ、最大測定値の平均値は、-１０８．３ｄＢｃ／Ｈｚであった。
（実施例４）
図４は、実施例２で示した図１の発振器の出力回路部分を示す図２の構成との他の比較例を示しており、コンデンサ素子取り付け部付近のストリップ線路が３つの折れ曲がり部分を持っている。この構成により、実施例２と同様に、コンデンサ素子の取り付け角度の調整により、位相雑音特性を個別調節することができた。このとき、誘電体共振器１０として１０ＧＨｚで共振する物を用い、変調感度を２ＭＨｚ／Ｖとして位相雑音を測定したところ、最大測定値の平均値は、-１１０ｄＢｃ／Ｈｚであった。
【図面の簡単な説明】
【００２０】
【図１】本発明の発振器の実施例を説明する図である。
【図２】図１の発振器の出力回路部分を説明する図である。
【図３】図１の発振器の出力回路部分の他の例を説明する図である。
【図４】図１の発振器の出力回路部分の比較例を説明する図である。
【図５】図１の発振器の出力回路部分の他の例を説明する図である。
【図６】従来例の発振器を説明する図である。
【図７】図６の発振器の出力回路部分を説明する図である。
【図８】位相雑音特性例を説明する図である。
【符号の説明】
【００２１】
１  出力ストリップ線路１
２  出力コンデンサ
３  線路の曲がり部分
４  出力ストリップ線路４
５  ストリップ線路５
６  ＦＥＴ
７  バイアス回路
８  ストリップ線路８
９  終端抵抗
１０  誘電体共振器
１１  出力スタブ
【図１】
2005260303.tif 000003
【図２】
2005260303.tif 000004
【図３】
2005260303.tif 000005
【図４】
2005260303.tif 000006
【図５】
2005260303.tif 000007
【図６】
2005260303.tif 000008
【図７】
2005260303.tif 000009
【図８】
2005260303.tif 000010