(57)【要約】【課題】  特別なテスト回路を設けることなく実装したチップの機能検証を可能とし、パッケージ内のチップを有効活用することができるシステム・イン・パッケージ及びその検証方法を提供する。【解決手段】  システム・イン・パッケージＳｉＰ１の実装基板（ＰＷＢ）１１には、通常回路が構成される通常動作用回路１２、１３と、これにボンディングワイヤ１８にて接続されたプログラマブル・ロジック回路１４とが実装される。プログラマブル・ロジック回路１４は、実装後の実装検証後のテストモードにおいては、自身及び半導体チップ１２、１３の機能検証を実行する機能検証回路とされ、実装検証後には、所望の機能回路に書き換えられて通常動作用の回路とされる。【選択図】  図１
2005283205.tif 000002
【特許請求の範囲】
【請求項１】
複数の外部端子が設けられた基板と前記基板に実装される複数のチップとを有し、前記複数のチップの少なくとも１つは、テストモード時に前記複数のチップの機能を検証可能であり、かつ通常動作モード時には任意の論理を構成可能である可変論理回路チップからなることを特徴とするシステム・イン・パッケージ。
【請求項２】
前記可変論理回路チップは、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）である
ことを特徴とする請求項１記載のシステム・イン・パッケージ。
【請求項３】
複数の外部端子が設けられた基板と前記基板に実装される複数のチップとを有し、前記複数のチップの少なくとも１つは、テストモード時に前記複数のチップの機能を検証可能であり、かつ通常動作モード時には任意の論理を構成可能である可変論理回路チップからなるシステム・イン・パッケージの実装後及び／又は組み立て後に、前記可変論理回路により該複数のチップの機能を検証する機能検証工程と、
前記外部端子を介して前記可変論理回路を所望の機能に書き換える書換工程と
を有することを特徴とするシステム・イン・パッケージの検証方法。
【請求項４】
前記可変論理回路チップは、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）である
ことを特徴とする請求項３記載のシステム・イン・パッケージの検証方法。
【請求項５】
前記機能検証工程は、前記可変論理回路に前記複数のチップの機能を検証する検証機能を書き込む工程を有する
ことを特徴とする請求項３記載のシステム・イン・パッケージの検証方法。
【請求項６】
前記機能検証工程では、外部の機器より前記外部端子を介して検証を実行する前記可変論理回路の制御を行う
ことを特徴とする請求項３記載のシステム・イン・パッケージの検証方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のチップをパッケージ化したシステム・イン・パッケージ（system in package：ＳｉＰ）及びその検証方法に関する。
【背景技術】
【０００２】
従来、システム・イン・パッケージ（以下、ＳｉＰという。）においては、特別な冶具を用意し、ＳｉＰの製造工程途中での実装検証を行うか、実装基板そのものをプリント配線基板（printed wiring board：ＰＷＢ）上へ実装するか、又はソケットに実装し、機能及び性能の評価を行う方法がある。また、その他の方法として、パッケージ内部にテスト回路を作りこみ、このテスト回路を使用して機能検証を行う技術がある（例えば特許文献１など）。
【０００３】
図４は、特許文献１に記載のテスト機能を備えた複合チップの一部を示す回路図である。図４に示すように、特許文献１に記載の複合チップは、通常動作モード時には、既存チップの入力ｇに対して追加回路１０７から出力信号Ｓ２を出力し、テストモード時には外部端子Ｘ５からテストパタンを入力可能に構成されたものであり、通常動作モード／テストモード切替用端子Ｔ１を介してモード切替信号をセレクタ１０６に入力することにより、通常動作モードとテストモードとを切り替えることができる。
【０００４】
これにより、通常動作モード時においては、追加回路１０７の出力Ｓ２を既存チップのｇ入力に出力することにより、複合チップとしての動作を行うことができ、テストモード時においては、既存チップのｇ入力と外部端子Ｘ５とを接続し、外部端子Ｘ５から既存チップのテストパタンを入力して既存チップのテストを行うことができる。すなわち、テストモード時にはモード切替用端子Ｔ１の入力をテストモード指定状態にしてテストを行う回路構成とし、通常動作モード時にはモード切替用端子の入力を通常動作モード指定状態にして通常の動作を行うようにしている。
【０００５】
このようにして、テスト時と通常動作時とにおいて回路構成を変更して、それぞれのモードで所望の機能を満たすように外部端子からの切り替え信号により回路を切替え、動作モード毎に回路構成を切り替えることが行われている。
【特許文献１】特開昭６３−１１３３７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１のように、テスト用の回路と通常動作用の回路とをそれぞれ内蔵しておき、切替え端子を使用してこれらの回路を切り替える方式では、製品となって最終ユーザに渡った後は、使用されることがないテスト回路が内蔵されたままとなり、したがって製品において、このようなテスト回路は無駄な領域を占めているだけであって、最終ユーザにとっては、不要の回路部分が作りこまれている分、高価な部品を使用されていることになり、コストパフォーマンスを低下させているという問題点がある。このように、テスト専用回路を設けたままの状態とすることは、ＩＣの中に無駄な部分を残すことになり、この部分の有効活用が望まれる。
【０００７】
すなわち、テスト用回路をシステム・イン・パッケージ内に作り込み、製造工程の途中での実装検証を行い、検証が終了した後もそのままテスト用回路をパッケージ内部に残したままにしなければならない。更に、近時、パッケージに搭載される回路の構成が複雑化するに従ってテスト用回路も複雑化している。これにも拘らず検証が終了した後には、このテスト用回路は２度と使われることがなく、このようにテスト終了後には使用されないテスト用回路をパッケージ内部に設けたままの状態にすることは、製品の品質コストに多大な影響を与えているという問題点がある。
【０００８】
本発明は、このような問題点を解決するためになされたものであり、特別なテスト回路を設けることなく実装したチップの機能検証を可能とし、パッケージ内のチップを有効活用することができるシステム・イン・パッケージ及びその検証方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係るシステム・イン・パッケージは、複数の外部端子が設けられた基板と前記基板に実装される複数のチップとを有し、前記複数のチップの少なくとも１つは、テストモード時に前記複数のチップの機能を検証可能であり、かつ通常動作モード時には任意の論理を構成可能である可変論理回路チップからなることを特徴とする。
【００１０】
本発明においては、システム・イン・パッケージに可変論理回路チップを搭載することにより、この可変論理回路を実装後の検証時におけるテストモード時には自己検証を実行する自己検証回路として使用し、検証後は所望の機能に書き換えて利用することができ、テスト専用回路を設ける必要がない。
【００１１】
また、前記可変論理回路チップは、例えばフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）とすることができる。
【００１２】
本発明に係るシステム・イン・パッケージの検証方法は、複数の外部端子が設けられた基板と前記基板に実装される複数のチップとを有し、前記複数のチップの少なくとも１つは、テストモード時に前記複数のチップの機能を検証可能であり、かつ通常動作モード時には任意の論理を構成可能である可変論理回路チップからなるシステム・イン・パッケージの実装後及び／又は組み立て後に、前記可変論理回路により該複数のチップの機能を検証する機能検証工程と、前記外部端子を介して前記可変論理回路を所望の機能に書き換える書換工程とを有することを特徴とする。
【００１３】
本発明においては、システム・イン・パッケージに搭載された可変論理回路を利用して実装検証を行うため、実装後の検証が容易であると共に、機能検証後に可変論理回路を所望の機能に書き換えるため、その後は通常動作に必要な所望の機能を有する回路として使用することができる。
【発明の効果】
【００１４】
本発明によれば、可変論理回路を搭載することにより、パッケージに複数のチップを実装した後の検証をするための特別なテスト回路を設けることなく、機能検証後には検証用とした可変論理回路を所望の機能論理回路に変更することができ、製造・開発コストを低減したシステム・イン・パッケージ及びその検証方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、少なくとも１つのチップを可変論理回路としたシステム・イン・パッケージＳｉＰ及びその検証方法に適用したものである。
【００１６】
図１は、本発明の実施の形態におけるシステム・イン・パッケージＳｉＰを示す斜視図である。図１に示すように、ＳｉＰ１は、実装基板（ＰＷＢ）１１と、実装基板１１に実装される半導体チップ１２、１３、１４と、実装基板１１に半導体チップを実装するためのボールグリッドアレイ１５とを有する。
【００１７】
実装基板１１には、半導体チップ１２〜１４と接続するためのパッド１６が形成され、半導体チップ１２〜１４には、それぞれ他の半導体チップ又は実装基板１１と接続するためのパッド１７が形成されている。また、このＳｉＰ１に搭載される複数の半導体チップ１２〜１４のうち少なくとも１つ、本実施の形態においては、半導体チップ１４は、論理可変回路であるプログラマブル・ロジック回路（プログラマブル・ロジック・デバイス（programmable logic device：ＰＬＤ））となっている。また、半導体チップ１２、１３は、通常動作に使用されるための回路が構成される。以下、半導体チップ１２、１３を通常動作用回路１２、１３、半導体チップ１４をプログラマブル・ロジック回路１４という。このプログラマブル・ロジック回路１４としては、フィールド・プログラマブル・ゲート・アレイ（field programmable gate array：ＦＰＧＡ）、コンプレックス・プログラマブル・ロジック デバイス（complex programmable logic device：ＣＰＬＤ）などがある。
【００１８】
通常動作用回路１２、１３、及びプログラマブル・ロジック回路１４上に形成されたパッド１７と実装基板１１上に形成されたパッド１６とは、ボンディングワイヤ１８により接続され、また、通常動作用回路１２、１３とプログラマブル・ロジック回路１４とは互いのパッド１７がボンディングワイヤ１８により接続されている。
【００１９】
このＳｉＰ１は、通常動作用回路１２、１３、プログラマブル・ロジック回路１４の実装後又はパッケージの組み立て後の機能を検証するための機能検証用論理回路のプログラムを外部端子（図示せず）を介してプログラマブル・ロジック回路１４にダウンロードし、外部からプログラマブル・ロジック回路１４を制御してＳｉＰ１の機能を検証することができる。通常動作用回路１２、１３、プログラマブル・ロジック回路１４を実装した後の検証をするためのテスト回路として固定されたデバイスではなく、プログラマブル・ロジック回路１４を使用することにより、機能検証後には検証用として使用し、機能検証終了後には所望の機能を有する論理回路に書き換えが可能となる。
【００２０】
図２は、ＳｉＰ１の検証前の状態を示す図であって、ＳｉＰの機能を検証するためのデータ及びプログラムがプログラマブル・ロジック回路１４に記録してある状態を示す図である。この図２に示すように、本実施の形態におけるテストモード時のＳｉＰ１ａのプログラマブル・ロジック回路１４ａには、通常動作用回路ブロック５の他に、実装・組み立て後のシステム・イン・パッケージ１ａ自身の検証をする自己診断回路又は自己検証回路としての機能検証用回路ブロック４ａを有する機能兼用回路となっている。このため、実装・組み立て後のＳｉＰ１ａにおける機能検証においては、プログラマブル・ロジック回路１４ａに構成されている機能検証用回路により容易に実行することができる。この機能検証用回路は、システム・イン・パッケージ１にメモリを含む場合や、プログラマブル・ロジック回路１４がＣＰＵを搭載している場合などには、ダウンロードした検証用プログラムやＣＰＵ処理データの検証結果の確認や結果を自動的に判定するよう構成することができる。なお、プログラマブル・ロジック回路１４を専用の機能検証用回路ブロックとし、機能検証後に通常動作回路ブロックとしてもよいことは勿論である。
【００２１】
システム・イン・パッケージ１ａのプログラマブル・ロジック回路１４ａに、このように機能検証用回路ブロック４ａを構成しておくことで、実装後又は組み立て完了後においてこの機能検証用回路により、プログラマブル・ロジック回路１４ａ自身の機能の自己検証、実装基板１１との接続状態の検証を行い、更に通常動作用回路１１、１２の機能並びに実装基板１１を介した各通常動作用回路１２、１３との機能接続が確実に実現されていることを確認する。
【００２２】
図３は、ＳｉＰ１の自己検証が完了した後あって、プログラマブル・ロジック回路１４を所望の論理回路に書き換えた状態を示す図である。図３に示すように、テスト完了後であって通常動作モード時の本実施の形態におけるＳｉＰ１ｂのプログラマブル・ロジック回路１４ｂは、プログラマブル・ロジック回路１４ａの一部に構成されていた機能検証用回路ブロック４ａに対して、検証完了後に新たな機能を定義した論理回路を再構成することにより、新たな機能を素子数の追加なくして新機能を追加したものとなる。すなわち、既に、実装又は組み立て後の問題となる機能及び性能を自己検証しているため、検証後は不要となる能検証用回路ブロック４ａを他の論理回路に書き換えて、通常動作用回路ブロック４ｂとすることができ、プログラマブル・ロジック回路１４を有効に活用できることになる。
【００２３】
こうして、機能検証後には、ＳｉＰ１としての新たな機能を追加した回路（通常動作回路）に書き換えることで、システム・イン・パッケージの組み立て後の回路検証を確実に行うことができると共に、プログラマブル・ロジック回路１４を書き換えるのみで新たな機能の追加を実現することができるため、組み立て上の新たな問題発生等の可能性がなく、自己検証の実績のあるシステム・イン・パッケージの信頼性を保つことができる。
【００２４】
上述したように、特許文献１などに記載の従来の複合チップにおいては、回路検証後も検証回路がそのまま残されるため、通常機能実現のための動作に対しては不要な回路が設けられたままとなり、不要な費用が発生することになっていたが、本実施の形態においては、このような不要となる回路を作り込む必要がなく、マルチ・チップの実装後の機能検証を容易かつ効率よく実現することが可能となる。
【００２５】
本実施の形態においては、プログラマブル・ロジック回路１４をＳｉＰ１に適用することで、テストモード時にはプログラマブル・ロジック回路に自己検証回路を構成することができ、ＳｉＰの実装後の検証をプログラマブル・ロジック回路１４を使用して実施することができ、かつ検証が完了した後に、このプログラマブル・ロジック回路１４に書き込まれていた機能検証用回路ブロック１４ａを所望の機能回路１４ｂに書き換えることにより、従来回路検証後は使われることがなく、通常機能実現のためには不要な回路（無駄な領域）を削除することができ、全ての回路素子を最終的な機能実現のために有効活用できるような構成を提供することができるようになる。
【００２６】
また、本実施の形態においては、１チップのＬＳＩではなく、ＳｉＰにプログラマブル・デバイスを適用することにより、上述したように、実装検証を実行するためのテスト専用のテスト回路を不要とするのみならず、開発期間、開発費及びその他の製造コストを飛躍的に低減することができると共に歩留まりを向上することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態におけるシステム・イン・パッケージを示す斜視図である。
【図２】実装検証を行う際の状態を示す本発明の実施の形態におけるシステム・イン・パッケージに搭載される半導体チップに構成される回路を模式的に示す図である。
【図３】所望の論理回路に書き換えた後の状態を示す本発明の実施の形態におけるシステム・イン・パッケージに搭載される半導体チップに構成される回路を模式的に示す図である。
【図４】特許文献１に記載の従来のテスト機能を備えた複合チップを示す回路図である。
【符号の説明】
【００２８】
１  システム・イン・パッケージ  １１  実装基板  １１  半導体チップ  １２  各半導体チップ  １２  半導体チップ  １４  半導体チップ  １５  ボールグリッドアレイ  １６，１７  パッド  １８  ボンディングワイヤ
【図１】
2005283205.tif 000003
【図２】
2005283205.tif 000004
【図３】
2005283205.tif 000005
【図４】
2005283205.tif 000006