(57)【要約】【課題】  出荷試験の自動化ができ、パワー半導体素子の初期不良の摘出が可能な、かつ試験時間の短縮、設備のコストの逓減、設置スペースの省スペース化が可能なインバータの出荷自動試験装置を提供する。【解決手段】  被試験物としてのインバータ１３を駆動する出荷自動試験装置１０であってインバータ１３に所望の電圧・電流を発生させる試験用プログラムを備え、この試験用プログラムの設定によりインバータ１３の加速時間および減速時間を可変として自動制御し、インバータ１３の保護機能を自動にて試験可能とし、特に試験用プログラムがインバータ１３の不良なパワー半導体を破損させる程度の高電圧又は高電流をインバータ１３に発生させるようにした。【選択図】    図１
2005027474.tif 000002
【特許請求の範囲】
【請求項１】
被試験物としてのインバータを駆動する出荷自動試験装置であって前記インバータに所望の電圧・電流を発生させる試験用プログラムを備えたものにおいて、前記試験用プログラムの設定により前記インバータの加速時間および減速時間を可変として自動制御し、前記インバータの保護機能を自動にて試験可能としたことを特徴とするインバータの出荷自動試験装置。
【請求項２】
前記試験用プログラムが前記インバータの不良なパワー半導体を破損させる程度の高電圧又は高電流を前記インバータに発生させるプログラムを備えていることを特徴とする請求項１記載の出荷自動試験装置。
【請求項３】
請求項２記載の出荷自動試験装置を被試験物としてのインバータの入力側に接続し、前記インバータの出力側に無負荷の試験用モータを接続し、前記出荷試験装置の前記試験用プログラムの設定により、前記インバータに対して前記試験用モータの急加速ならびに急減速を繰り返し行わせることで、前記インバータの不良なパワー半導体に高電圧又は高電流を与えて破損させ、初期不良品を摘出することを可能としたことを特徴とするインバータの出荷自動試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインバータの出荷試験装置に関するもので、自動制御可能なインバータの出荷試験装置に関するものである。
【背景技術】
【０００２】
交流電源を直流に変換しさらに交流に変換するインバータが正規の動作をしているかどうかを出荷時に試験するのに、従来は、（１）被試験物であるインバータに実際に使用する誘導電動機を接続したり、或いは（２）縮小モデルの誘導電動機を接続して試験を行っていた。
また、（３）被試験物インバータの交流出力端に絶縁トランスを介してＰＷＭコンバータを接続して試験を行うものもあった（例えば、特許文献１参照）。
【特許文献１】特開２０００−２２４８６５号公報
【０００３】
図４は上記従来の出荷試験装置（１）の構成図を示す。
図４において、４０は出荷試験用制御装置、４３は被試験物であるインバータ、４４は試験用モータ、４５はカップリング、４６は負荷モータ、４７は負荷用インバータである。
そこで被試験物であるインバータ４３に結線された試験用モータ４４に負荷モータ４６をカップリング４５を介して接続し、この試験用モータ４４に負荷用インバータ４７を接続して、インバータ４３とインバータ４７を出荷試験用制御装置４０を用いてマニュアル操作にて制御し、出荷試験を行っていた。
そして負荷用モータ４６から試験用モータ４４に逆回転側のトルクをかけることにより、被試験物インバータ４３に高電圧ならびに高電流を発生させることで、被試験物インバータ４３内のパワー半導体素子に電気的なストレスをかけて初期不良品の摘出を行っていた。
しかしながらこの方法は、マニュアルで操作するために試験時間が大幅にかかる上に制御装置や負荷用設備などの設備投資が莫大であり、広い設置スペースを必要とした。
【０００４】
また、上記従来の出荷試験装置（２）においては、縮小モデルの誘導電動機を接続して試験を行なうため、実際の誘導電動機および周辺の回転体装置と等価な縮小モデルをそのつど別に作成しなければならず、場合によってはインバータも縮小モデルを作成しなければならないという面倒な問題があった。
【０００５】
図５は、上記特許文献１記載の出荷試験装置（３）の系統図を示すものである。
同図において、１００はインバータの試験装置、１１０は相電圧検出器、１２０は絶縁トランス、１３０はリアクトル、１４０はＤＣＣＴ、１５０はＰＷＭコンバータ、１６０は直流コンデンサ、２０１は交流電源、２０２は整流器、２０３はインバータである。ＰＷＭコンバータ１５０は、スイッチング素子と逆並列に接続されたダイオードで構成されるスイッチ１５１〜１５６をブリッジ接続して構成される。
図において、インバータ２０３は交流電源２０１より整流器２０２を経て供給される直流電力を入力して内蔵する直流コンデンサと、ＰＷＭ変換器のスイッチング制御により、直流を３相交流に変換して出力する。
この時インバータ２０３の制御回路は、インバータの試験装置１００の制御回路内の設定回転数発生回路より出力される誘導電動機の設定電気角速度ωｒと、インバータ２０３の３相出力電流を入力して、インバータ２０３があたかも誘導電動機を駆動していると等価なＰＷＭ変換器のスイッチング制御指令を発生する。
インバータの試験装置１００は相電圧検出器１１０、絶縁トランス１２０、リアクトル１３０、ＤＣＣＴ１４０、ＰＷＭコンバータ１５０、直流コンデンサ１６０により構成され、直流コンデンサ１６０の正側と負側は各々インバータ２０３の直流入力の正側と負側に並列接続される。
このように被試験装置であるインバータ２０３の交流出力端に絶縁トランス１２０を介してＰＷＭコンバータ１５０を接続し、電気角速度を一義的に設定して、誘導電動機の微分方程式の次数を下げて、インバータが駆動しようとする誘導電動機の電気定数と設定電気角速度とインバータの交流出力電圧により演算したインバータの相電流指令とインバータの相電流とが等しくなるようにＰＷＭコンバータ１５０を制御する。
これによって、絶縁トランスとＰＷＭコンバータは回転体の無い、構造物のセッティングの必要の無い等価的な誘導電動機として動作をする。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら従来装置（１）は、マニュアルで操作するために試験時間が大幅にかかる上に制御装置や負荷用設備などの設備投資が莫大であり、広い設置スペースを必要とした。
また、上記従来装置（２）においては、縮小モデルの誘導電動機を接続して試験を行なうため、実際の誘導電動機および周辺の回転体装置と等価な縮小モデルをそのつど別に作成しなければならず、場合によってはインバータも縮小モデルを作成しなければならないという面倒な問題があった。
また、上記従来装置（３）においては実際の誘導電動機のシミュレーションを行っているものの、パワー半導体素子の初期不良品の摘出をすることは困難であった。また、負荷器のトルクを制御するのに、負荷電流をモニターしながら手動で制御するなどの作業が非常に面倒で、試験者には知識と経験が必要であった。
本発明はこれらの課題を解決するもので、高速で、安価で、広い設置スペースを必要とせず、さらにパワー半導体素子の初期不良品の摘出が可能なインバータの出荷試験装置を提供するものである。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決するためになされたもので、請求項１記載のインバータの出荷自動試験装置の発明は、被試験物としてのインバータを駆動する出荷自動試験装置であって前記インバータに所望の電圧・電流を発生させる試験用プログラムを備えたものにおいて、前記試験用プログラムの設定により前記インバータの加速時間および減速時間を可変として自動制御し、インバータの保護機能を自動にて試験可能としたことを特徴とする。
請求項２記載の発明は、請求項１記載の出荷自動試験装置において、前記試験用プログラムが前記インバータの不良なパワー半導体を破損させる程度の高電圧又は高電流を前記インバータに発生させるプログラムを備えていることを特徴とする。
請求項３記載のインバータの出荷自動試験方法の発明は、請求項２記載の出荷自動試験装置を被試験物としてのインバータの入力側に接続し、前記インバータの出力側に無負荷の試験用モータを接続し、前記出荷試験装置の前記試験用プログラムの設定により、前記インバータに対して前記試験用モータの急加速ならびに急減速を繰り返し行わせることで、前記インバータの不良なパワー半導体に高電圧又は高電流を与えて破損させ、初期不良品を摘出することを可能としたことを特徴とする。
以上のように、この発明の試験装置および方法によれば、コンピュータを利用して自動にて出荷試験を行うものであり、出荷試験の条件はプログラミングにより加速時間、減速時間及び急加速と急減速の繰り返し回数などを任意に設定できるので、モータ単体の運転であっても急加速にて高い電流を発生させ急減速で高い電圧を発生させることが可能である。したがってマニュアル出荷試験時に必要な負荷用モータのトルク調整や出力モータ電流の監視などの作業が不要であり、出荷試験時間の大幅な短縮が可能となる。また、出荷試験用制御装置や負荷用モータが不要であり、設備投資の削減と省スペース化を実現できる。
【発明の効果】
【０００８】
以上のように、本発明によれば、インバータの出荷自動試験装置にインバータに所望の電圧・電流を発生させる試験用プログラムを備え、この試験用プログラムの設定によりインバータの加速時間および減速時間を可変として自動制御し、インバータの保護機能を自動にて試験可能とし、特に試験用プログラムがインバータの不良なパワー半導体を破損させる程度の高電圧又は高電流を前記インバータに発生させるようにしているので、出荷試験の自動化ができ、また試験用モータ単体での出荷試験を行うことでパワー半導体素子の初期不良の摘出が可能となり、さらに、試験時間の短縮、設備のコストの逓減、設置スペースの省スペース化が可能となった。
【発明を実施するための最良の形態】
【０００９】
以下、本発明について図１に基づいて詳細に説明する。
図１は本発明に係るインバータの出荷時の自動試験装置の構成図である。
図１において、１０は出荷試験用制御装置、１１は制御部、１２はパワー部、１３は被試験物であるインバータ、１４は試験用モータである。
被試験物であるインバータ１３の入力側に本発明に係る自動試験装置１０が接続され、インバータ１３の出力側に試験用モータ１４が接続されている。
自動試験装置１０は制御部１１と制御部１１により制御されるパワー部１２とから成っている。
図２は計測器１５とコンピュータ１６とマルチプレクサ１７の接続関係の１例を示すブロック図（ａ）とコンピュータの内部の概略構成を示すブロック図（ｂ）である。図２（ａ）において、１１は制御部で、計測器制御器１１ａ、電圧・電流発生器１１ｂ、計測器１１ｃ、マルチプレクサ１１ｄである。他に、図示にないパワー部１２がある。コンピュータ１６は検査プログラムのロードをし、実行する。計測器制御器１１ａはコンピュータ１６からの指令を計測器の制御コマンドに変換し、計測器１１ｃやマルチプレクサ１１ｄ等を制御する。電圧・電流発生器１１ｂや計測器１１ｃは制御コマンドに従い、アナログ信号出力と被試験物からの信号の計測を行う。マルチプレクサ１１ｄは１チャンネル／１ステップで検査を行い、制御コマンドに従いチャンネルを選択する。
【００１０】
図２（ｂ）は図１のコンピュータの内部の概略構成を示すブロック図で、図中、１６はコンピュータであり、このコンピュータ１６は、基本的な動作プログラム等を格納するＲＯＭ１６ｂと、このＲＯＭ１６ｂに格納されているプログラムに従って全体的な制御動作を行うＣＰＵ１６ａと、試験時の各種プログラムやデータを格納するＲＯＭ１６ｂと、出荷試験に必要な検査プログラムが格納されるＨＤＤ１６ｅと、およびバスインタフェース１６ｄ等から構成されている。
【００１１】
そこで、出荷試験実施の前に予め出荷試験用のプログラムを作成してＲＯＭ１６ｂに格納しておく。出荷試験条件は前述のプログラムにより決定されるが被試験物毎に条件を確定させる。パワー半導体素子の初期不良品の摘出の目的で規定の繰り返し回数で急加速及び急減速試験を行うが、下記の条件となるように設定する。出荷試験実施時は前述のプログラムをロードし実行する。
加速時間：急加速回転時に出力電流がインバータの保護機能の動作レベルに到達しない限界の出力を行うように設定する。加速時間を短くするほど出力電流が大きくなる。
減速時間：急減速時に母線電圧がインバータの保護機能の動作レベルに到達しない限界の回生動作を行うように設定する。減速時間を短くするほど母線電圧は高くなる。
【００１２】
図３は試験用モータの４状態出力電流と母線電圧の状態を示す線図である。
図において、（Ａ）は試験用モータ１３の４状態を表わしている。すなわち、（１）停止、（２）急加速、（３）定常回転、（４）急減速である。
（Ｂ）は（Ａ）の４状態に対応するインバータ１３の出力電流、言い換えればパワー半導体素子に流れる出力電流である。（Ｃ）は（Ａ）の４状態に対応する母線電圧、言い換えればパワー半導体素子にかかる電圧である。
図において、試験用モータ１３の定常回転時の出力電流（Ｂ）および母線電圧（Ｃ）はそれぞれ（イ）のような波形となっている。
ところが試験用モータ１３の急加速により、出力電流（Ｂ）は（ロ）のような大振幅の波形となっている。この振幅の大きさは、電流が流れても正常なパワー半導体素子であれば破損しないが、接触不良等の異常なパワー半導体素子であればかかる電流で灼けきれる値に選んである。
また、試験用モータ１３の急減速により回生電圧が発生し、母線電圧（Ｃ）は（ハ）のような過電圧波形となっている。この過電圧の大きさは、正常なパワー半導体素子であれば破損しないが、異常なパワー半導体素子であれば耐絶縁性が弱く破損する値に選んである。
【００１３】
したがって、出荷試験用のプログラムを図２のように、出力電流（Ｂ）の（ロ）および母線電圧（Ｃ）の（ハ）の波形となるように作成しておくことにより、出荷試験実施時はこのプログラムをロードし実行することで、規定の繰り返し回数で急加速及び急減速試験を実行しパワー半導体素子の初期不良品を摘出することが自動的にできるようになる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係るインバータの出荷時の自動試験装置の構成図である。
【図２】図１の計測器とコンピュータとマルチプレクサ等の接続関係の１例を示すブロック図（ａ）と、コンピュータの内部の概略構成を示すブロック図（ｂ）である。
【図３】出力電流と母線電圧の状態を示す線図である。
【図４】インバータの出荷時の従来の試験装置の構成図である。
【図５】特許文献１記載の出荷試験装置の構成図である。
【符号の説明】
【００１５】
１０  出荷試験用制御装置
１１  制御部
１１ａ  計測器制御器
１１ｂ  電圧・電流発生器
１１ｃ  計測器
１１ｄ  マルチプレクサ
１２  パワー部
１３  被試験物であるインバータ
１４  試験用モータ
１５ 計測器
１６  コンピュータ
１６ａ  ＣＰＵ
１６ｂ  ＲＯＭ
１６ｃ  ＲＡＭ
１６ｄ  バスインタフェース
１６ｅ  ＨＤＤ
１７  マルチプレクサ
【図１】
2005027474.tif 000003
【図２】
2005027474.tif 000004
【図３】
2005027474.tif 000005
【図４】
2005027474.tif 000006
【図５】
2005027474.tif 000007