(57)【要約】【課題】  信号特性の劣化を生じさせることなく、かつ信号レベルの損失を生じることなく、信号伝送線路と電圧供給線路とを交差させることが可能な高周波回路を提供する。【解決手段】  本発明に係る高周波回路は、信号伝送線路を跨ぐ電源線路を配置する場合に、電源線路は、信号伝送線路から電源線路を見たときの全体のインピーダンスが１／４波長線路と等価になるように設計される。これにより、信号伝送線路から電源線路を見たときにインピーダンスは無限大すなわちオープン状態となり、信号伝送線路を通過する信号特性の劣化を生じさせることなく、かつ信号レベルの損失を生じることなく、信号伝送線路と電圧供給線路とを交差させることができる。【選択図】        図６
2005244348.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を伝送する信号伝送線路と、
基板上面から見て前記信号伝送線路と交差するように、前記信号伝送線路を跨いて配置され、電圧を供給する電源線路とを備え、
前記信号伝送線路と、前記電源線路の前記信号伝送線路と交差する交差部分とは電磁結合により所定のインピーダンスを有し、
前記電源線路は、前記信号伝送線路から前記電源線路を見たときの全体のインピーダンスが１／４波長線路と等価になるように設計される、高周波回路。
【請求項２】
前記電源線路は、
インダクタンス成分を有する第１および第２のインダクタンス領域と、
所定の容量値を有する第１および第２の容量素子とを有し、
前記第１および第２のインダクタンス領域の各々の一端側は前記交差部分を介して互いに接続され、
前記第１および第２の容量素子の一端側は共に固定電圧と接続され、前記第１および第２の容量素子の他端側は、前記第１および第２のインダクタンス領域の他端側と接続され、
前記第１および第２のインダクタンス領域の各々は、前記電磁結合による所定のインピーダンスとの間で全体のインピーダンスが１／４波長線路と等価になるようなインピーダンスに設計される、請求項１記載の高周波回路。
【請求項３】
前記第１および第２のインダクタンス領域のうちの少なくとも一方は、マイクロストリップラインで形成される、請求項２記載の高周波回路。
【請求項４】
前記第１および第２のインダクタンス領域は、前記信号伝送線路を跨いて配置される一つのチップインダクタを形成する、請求項２記載の高周波回路。
【請求項５】
前記電源線路は、
インダクタンス成分を有する第１および第２のインダクタンス領域と、
所定の容量値を有する第１および第２の容量素子と、
所定の抵抗値を有する前記信号伝送線路を跨ぐためのジャンパー素子をさらに有し、
前記ジャンパー素子の一端側は前記第１のインダクタンス領域の一端側と接続され、他端側は前記第２のインダクタンス領域の一端側と接続され、
前記ジャンパー素子は、前記交差部分により第１および第２の領域に分割され、
前記第１および第２の容量素子の一端側は共に固定電圧と接続され、前記第１および第２の容量素子の他端側は、前記第１および第２のインダクタンス領域の他端側と接続され、
前記第１のインダクタンス領域は、前記電磁結合による所定のインピーダンスと前記ジャンパー素子の第１の領域のインピーダンスとの間で全体のインピーダンスが１／４波長線路と等価になるようなインピーダンスに設計され、
前記第２のインダクタンス領域は、前記電磁結合による所定のインピーダンスと前記ジャンパー素子の第２の領域のインピーダンスとの間で全体のインピーダンスが１／４波長線路と等価になるようなインピーダンスに設計される、請求項１記載の高周波回路。
【請求項６】
前記高周波回路を備えた請求項１〜５のいずれか一項に記載の低雑音ダウンコンバータ。
【請求項７】
前記高周波回路を備えた請求項１〜５のいずれか一項に記載のトランスミッタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、衛星放送用低雑音ダウンコンバータ等に用いられる高周波回路に関し、特にマイクロストリップ導体で形成される信号伝送線路と電圧供給線路とが交差した高周波回路に関する。
【背景技術】
【０００２】
近年のマルチメディア通信の発展の中で携帯情報機器や無線送受信装置、各種の超高速な伝送装置の需要が年々高まってきている。特にそのような通信分野での技術課題として、高周波化、多機能化に伴い装置の小型化の要求がある。
【０００３】
この点、装置の小型化に伴い、回路レイアウトの制約がますます厳しくなる中で高周波回路設計の信号線路を交差させないように設計することは重要である。これは、信号線路の交差部分が、通過する信号特性の劣化をもたらすだけでなく、一方の信号線路から他方の信号線路への不要な信号や輻射信号が侵入する経路になり得る可能性があるからである。
【０００４】
しかしながら、上述したように近年の使用部品の端子配置の制約や高密度設計が要求される中で、やむを得ず線路を交差させる設計とならざるを得ない場合が少なからず生じる。
【０００５】
したがって、そのような場合に対して何らかの手段を講じて、信号線路の交差部分が不要な信号や輻射信号の侵入経路とならないように工夫する必要がある。
【０００６】
従来この対策として、たとえば信号伝送線路に対して電圧供給線路を交差させる場合、マイクロストリップラインで構成された信号伝送線路をチップコンデンサで分割し、電圧供給線路がそのチップコンデンサの下を通るという構造が一般的に使用されている。
【０００７】
そして、電圧供給線路の両端に一端を接地したチップコンデンサをつけることにより信号伝送線路に対して電圧供給線路がオープン状態となり、信号伝送線路が電圧供給線路の影響を受けることなく通過する信号特性の劣化を抑制することができる。
【０００８】
しかし、この構造は、高周波信号では信号伝送線路をチップコンデンサで分割する必要があるため、チップコンデンサにおいて信号レベルの損失が生じる問題が生じる。
【０００９】
特に、この問題は、高周波信号の周波数が高くなればなるほどすなわち高周波数帯域で顕著となり、信号レベルの損失が大きくなる。したがって、使用したい高周波数帯域では信号レベルの損失が無視できないレベルになることも考えられる。
【００１０】
そこで、特開２００２−１６４７０１号公報および特開２００３−２２４４０１号公報においては、マイクロストリップラインで構成された信号伝送線路の裏面に電圧供給線路を通し、交差させる構造が提案されている。
【００１１】
この構成により、信号特性の劣化を生じさせることなく、かつ信号レベルの損失を生じることなく信号伝送線路に対して電圧供給線路を交差させることができる。
【特許文献１】特開２００２−１６４７０１号公報
【特許文献２】特開２００３−２２４４０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、この構造の場合には、信号伝送線路の裏面に電圧供給線路を通す整合パターンを作る必要があり、高密度設計という観点から、回路パターンを縮小することが困難であり、また複雑な設計基準やコストも必要となってくるという問題が生じる。
【００１３】
また、信号伝送線路が影響を受けない高さにリード線を介して電圧供給線路を通すことも考えられるが、この場合においても、製造工程において、リード線の接続という特別な工程が生じてしまい、設計が煩雑になる問題がある。また工程上のばらつきも考慮しなければならないという問題がある。
【００１４】
本発明は、上述の問題を解決するためになされたものであって、簡易な方式で信号特性の劣化を生じさせることなく、かつ信号レベルの損失を生じることなく、信号伝送線路と電圧供給線路とを交差させることが可能な高周波回路およびそれを備えた低雑音増幅器およびそれを備えたトランスミッタを提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係る高周波回路は、高周波信号を伝送する信号伝送線路と、基板上面から見て信号伝送線路と交差するように、信号伝送線路を跨いて配置され、電圧を供給する電源線路とを備える。信号伝送線路と、電源線路の信号伝送線路と交差する交差部分とは電磁結合により所定のインピーダンスを有する。電源線路は、信号伝送線路から電源線路を見たときの全体のインピーダンスが１／４波長線路と等価になるように設計される。
【００１６】
好ましくは、電源線路は、第１および第２のインダクタンス領域と、所定の容量値を有する第１および第２の容量素子とを有し、第１および第２のインダクタンス領域の各々の一端側は交差部分を介して互いに接続され、第１および第２の容量素子の一端側は共に固定電圧と接続され、第１および第２の容量素子の他端側は、第１および第２のインダクタンス領域の他端側と接続され、第１および第２のインダクタンス領域の各々は、電磁結合による所定のインピーダンスとの間で全体のインピーダンスが１／４波長線路と等価になるようなインピーダンスに設計される。
【００１７】
特に、第１および第２のインダクタンス領域のうちの少なくとも一方は、マイクロストリップラインで形成される。
【００１８】
特に、第１および第２のインダクタンス領域は、信号伝送線路を跨いて配置される一つのチップインダクタを形成する。
【００１９】
好ましくは、電源線路は、第１および第２のインダクタンス領域と、所定の容量値を有する第１および第２の容量素子と、所定の抵抗値を有する信号伝送線路を跨ぐためのジャンパー素子をさらに有する。ジャンパー素子の一端側は第１のインダクタンス領域の一端側と接続され、他端側は第２のインダクタンス領域の一端側と接続される。ジャンパー素子は、交差部分により第１および第２の領域に分割される。第１および第２の容量素子の一端側は共に固定電圧と接続され、第１および第２の容量素子の他端側は、第１および第２のインダクタンス領域の他端側と接続される。第１のインダクタンス領域は、電磁結合による所定のインピーダンスとジャンパー素子の第１の領域のインピーダンスとの間で全体のインピーダンスが１／４波長線路と等価になるようなインピーダンスに設計される。第２のインダクタンス領域は、電磁結合による所定のインピーダンスとジャンパー素子の第２の領域のインピーダンスとの間で全体のインピーダンスが１／４波長線路と等価になるようなインピーダンスに設計される。
【００２０】
好ましくは、本発明に係る高周波回路は、低雑音ダウンコンバータに備えられる。
【００２１】
好ましくは、本発明に係る高周波回路は、トランスミッタに備えられる。
【発明の効果】
【００２２】
本発明に係る高周波回路は、信号伝送線路を跨ぐ電源線路を配置する場合に、電源線路は、信号伝送線路から電源線路を見たときの全体のインピーダンスが１／４波長線路と等価となるように設計される。これにより、信号伝送線路から電源線路を見たときにインピーダンスは無限大すなわちオープン状態となり、信号伝送線路を通過する信号特性の劣化を生じさせることなく、かつ信号レベルの損失を生じることなく、信号伝送線路と電圧供給線路とを交差させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、この発明の実施の形態について図面を参照して詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。
【００２４】
図１は、本発明の実施の形態に従う双方向衛星送受信システムの一例を示した模式図である。
【００２５】
図１を参照して、本発明の実施の形態に従う双方向衛星送受信システムは、双方向人工衛星１と、パラボラアンテナ２と、フィードホーン３と、ＯＭＴ（Orthogonal Mode Transfer）４と、ＬＮＢ（Low Noise Block down converter）５と、受信用同軸ケーブル６と、インドアユニット７と、送信用同軸ケーブル８と、トランスミッタ９とを備える。
【００２６】
双方向人工衛星１から送信された電波は、パラボラアンテナ２によって集められる。なお、パラボラアンテナ２は、インドアユニット７に対して「アウトドアユニット」とも呼ばれる。パラボラアンテナ２によって集められた電波は、フィードホーン３によってさらに収束され、ＯＭＴ４へと送られる。ＯＭＴ４は、フィードホーン３から送られてきた電波を直交偏波信号の方向に応じて分波する。ＬＮＢ５は、フィードホーン３からＯＭＴ４を経て送られてきたＲＦ（Radio Frequency）信号を、低雑音でかつ十分なレベルのＩＦ（Intermediate Frequency）信号に変換する。ＬＮＢ５から出力された信号は、受信用同軸ケーブル６を通って、インドアユニット（ＩＤＵ）７へと送られる。
【００２７】
一方、インドアユニット７から出力された信号は、送信用同軸ケーブル８を通って、トランスミッタ９へと送られる。トランスミッタ９は、送信用同軸ケーブル８を通って送られてきたＩＦ信号を、十分なレベルのＲＦ信号に変換する。トランスミッタ９から出力された電波は、ＯＭＴ４、フィードホーン３およびパラボラアンテナ２を経て、双方向人工衛星１に向けて送信される。
【００２８】
この双方向衛星送受信システムにより、ユーザは、インドアユニット７に接続されたテレビやコンピュータ等の端末を利用して、衛星放送やインターネット接続サービスといった双方向通信のサービスを受けることができる。
【００２９】
図２は、本発明の実施の形態に従うＬＮＢ５の概略ブロック構成図である。
【００３０】
図２を参照して、本発明の実施の形態に従うＬＮＢ５は、２入力２出力構成を有し、入力導波管３０と、ＬＮＡ（Low Noise Amplifier）３１，３４と、ＢＰＦ３２，３５と、ミキサ３３，３６と、局部発振器３７と、分配回路３８と、遮断フィルタ３９，４０と、スイッチ回路４１と、ＩＦアンプ４２，４３と、ＬＰＦ（Low Pass Filter）５０，５１と、電源＋スイッチ制御回路５２と、出力ポート４６，４９とを含む。
【００３１】
入力導波管３０に入力された周波数１２．２〜１２．７ＧＨｚの入力信号は、入力導波管３０内に設置された位相板３０Ｓにより、右旋偏波信号と左旋偏波信号とに分けられる。奇数チャネルと偶数チャネルの放送番組は、それぞれ右旋偏波信号と左旋偏波信号に互い違いに割当てられており、隣同士のチャネルの混線を防いでいる。右旋偏波信号は、入力導波管３０内に伸びたアンテナプローブ３０Ｒによって受信され、右旋偏波信号としてＬＮＡ３１に送られる。左旋偏波信号は、入力導波管３０内に伸びたアンテナプローブ３０Ｌによって受信され、左旋偏波信号としてＬＮＡ３４に送られる。
【００３２】
右旋偏波信号は、ＬＮＡ３１で低雑音増幅され、ＢＰＦ３２に送られる。ＢＰＦ３２は、入力された信号のうち、所望の周波数帯域のみを通過させ、イメージ周波数帯域の信号を除去する。ＢＰＦ３２を通過した信号は、ミキサ３３に入力される。左旋偏波信号は、ＬＮＡ３４で低雑音増幅され、ＢＰＦ３５に送られる。ＢＰＦ３５は、入力された信号のうち、所望の周波数帯域のみを通過させ、イメージ周波数帯域の信号を除去する。ＢＰＦ３５を通過した信号は、ミキサ３６に入力される。
【００３３】
一方、局部発振器３７によって生成された周波数１１．２５ＧＨｚの発振信号は、分配回路３８によって二分され、遮断フィルタ３９，４０にそれぞれ送られる。遮断フィルタ３９，４０は、１１．２５ＧＨｚの発振信号のみを通過させ、ミキサ３３，３６にそれぞれ出力する。
【００３４】
ミキサ３３は、ＢＰＦ３２および遮断フィルタ３９からの出力信号をミキシングし、周波数９５０〜１４５０ＭＨｚのＩＦ帯域（中間周波数帯域）の信号に周波数変換する。ミキサ３６によって周波数変換された信号は、スイッチ回路４１に入力される。ミキサ３６は、ＢＰＦ３５および遮断フィルタ４０からの出力信号をミキシングし、周波数９５０〜１４５０ＭＨｚのＩＦ帯域の信号に周波数変換する。ミキサ３６によって周波数変換された信号は、スイッチ回路４１に入力される。遮断フィルタ３９，４０は、アイソレーションを確保するために逆偏波信号を遮断して受信信号の混線を防ぎ、両偏波信号の交差偏波信号特性を有効にする。
【００３５】
スイッチ回路４１は、ミキサ３３，３６から入力された信号を、当該信号を要求したレシーバが接続された出力ポート側のＩＦアンプ４２，４３に出力する。このＩＦアンプ４２，４３の選択は、電源＋スイッチ制御回路５２からの制御により行なわれる。
【００３６】
ＩＦアンプ４２，４３は、適切な雑音特性と利得特性を有しており中間周波信号を増幅して出力ポート４６，４９から出力される。出力ポート４６から４９にそれぞれレシーバとしてのテレビジョン受像機を接続することにより、それぞれの放送番組を同時に受信できる。
【００３７】
出力ポート４６側のＩＦアンプ４２が選択されたものと仮定すると、ＩＦアンプ４２は、スイッチ回路４１から出力された信号を、適切な雑音特性と利得特性とを持つように増幅する。ＩＦアンプ４２によって増幅された信号は、周波数９５０〜１４５０ＭＨｚの交流成分が出力ポート４６からレシーバへ出力され、レシーバからの直流バイアスがインダクタ４４およびキャパシタ４５からなるＬＰＦ５０を通って、電源＋スイッチ制御回路５２に供給される。
【００３８】
出力ポート４９側のＩＦアンプ４３が選択されたものと仮定すると、ＩＦアンプ４３は、スイッチ回路４１から出力された信号を、適切な雑音特性と利得特性とを持つように増幅する。ＩＦアンプ４３によって増幅された信号は、周波数９５０〜１４５０ＭＨｚの交流成分が出力ポート４９からレシーバへ出力され、レシーバからの直流バイアスがインダクタ４７およびキャパシタ４８からなるＬＰＦ５１を通って、電源＋スイッチ制御回路５２に供給される。
【００３９】
電源＋スイッチ制御回路５２は、ＬＰＦ５０，５１を介して直流バイアスの供給を受けるのと同時に、ＬＮＡ３１，３４と、ミキサ３３，３６と、局部発振器３７と、スイッチ回路４１と、ＩＦアンプ４２，４３とに対して、電源供給またはスイッチ制御を行なう。
【００４０】
図３は、本発明の実施の形態に従うトランスミッタ９の概略ブロック構成図である。
【００４１】
図３を参照して、本発明の実施の形態に従うトランスミッタ９は、入力端子１１と、ＨＰＦ（High Pass Filter）１２と、ＩＦアンプ１３，１５と、減衰回路１４と、ＢＰＦ１６，１８，２０，２２，２４と、ミキサ１７と、局部発振器２８と、ＲＦアンプ１９，２１と、ハイパワーアンプ２３と、出力端子２５と、インダクタ２７と、コンパレータ２６と、電源回路２９とを含む。
【００４２】
入力端子１１に入力された信号は、周波数９５０〜１４５０ＭＨｚを主体とした交流成分がＨＰＦ１２へと出力され、１３〜２６Ｖの直流バイアスがＬＰＦの機能を有するインダクタ２７を通って電源回路２９に供給される。コンパレータ２６は、この直流バイアスがある所定のしきい値電圧以下となった場合一例として１１Ｖ以下となった場合に、電源回路２９をオフするように設定する。
【００４３】
ＨＰＦ１２は、入力端子１１から出力された交流成分のうち、周波数９５０〜１４５０ＭＨｚの範囲に含まれない余分な低周波成分を遮断する。ＩＦアンプ１３は、ＨＰＦ１２から出力された信号を増幅する。ＩＦアンプ１３によって増幅された信号は、減衰回路１４によって利得が調整され、ＩＦアンプ１５によって再び増幅される。
【００４４】
ＢＰＦ１６は、ＩＦアンプ１５から入力された信号のうち、所望の周波数帯域のみを通過させ、ＩＦ帯域外の余分な信号を除去する。ＢＰＦ１６を通過した信号は、ミキサ１７に入力される。局部発振器２８によって生成された周波数１３．０５ＧＨｚの発振信号もまた、ミキサ１７に入力される。
【００４５】
ミキサ１７は、ＢＰＦ１６および局部発振器２８からの出力信号をミキシングし、周波数１４〜１４．５ＧＨｚのＲＦ帯域の信号に周波数変換する。ＢＰＦ１８は、ミキサ１７によって周波数変換された信号のうち、所望の周波数帯域のみを通過させ、ＲＦ帯域外の余分な信号を除去する。
【００４６】
ＲＦアンプ１９は、ＢＰＦ１８から出力された信号を増幅する。ＢＰＦ２０は、ＲＦアンプ１９によって増幅された信号のうち、所望の周波数帯域のみを通過させ、ＲＦ帯域外の余分な信号を除去する。ＲＦアンプ２１およびＢＰＦ２２においても、ＲＦアンプ１９およびＢＰＦ２０と同様の処理がなされる。
【００４７】
ハイパワーアンプ２３は、ＢＰＦ２２から出力された信号をハイパワー増幅する。ＢＰＦ２４は、ハイパワーアンプ２３によってハイパワー増幅された信号のうち、所望の周波数帯域のみを通過させ、ＲＦ帯域外の余分な信号を除去する。ＢＰＦ２４を通過した周波数１４〜１４．５ＧＨｚの出力信号は、出力端子２５から電波として出力される。
【００４８】
電源回路２９は、インダクタ２７を介して直流バイアスの供給を受けるのと同時に、ＨＰＦ１２と、ＩＦアンプ１３，１５と、ミキサ１７と、局部発振器２８と、ＲＦアンプ１９，２１と、ハイパワーアンプ２３とに対して、電源供給を行なう。
【００４９】
本実施の形態においては、一例としてハイパワーアンプ２３において、電源供給のための電圧供給線路（電圧供給線路）と信号伝送線路とが交差する場合について説明する。
【００５０】
図４は、本発明の実施の形態に従うハイパワーアンプ２３の構成素子およびその周辺素子を基板上に配置した構成を説明する図である。
【００５１】
図４を参照して、ハイパワーアンプ２３は、電源回路２９からの第１および第２のバイアス電圧Ｖ１およびＶ２を受けて、所望の増幅率で入力信号をハイパワー増幅するハイパワーアンプユニット５５と、雑音を抑制しつつ所望の信号のみを増幅する低雑音増幅ユニット７６と、周辺素子、具体的には、チップ抵抗７３，７９ａ，７９ｂおよびチップコンデンサ６３，６７，６８，７０〜７２，７４と、チップジャンパー素子６５（０Ω）とを有する。各構成素子は、基板上においてマイクロストリップラインを用いて電気的に結合される。低雑音増幅ユニット７６は、電源回路２９からのチップ抵抗７９ａおよび７９ｂを介して与えられる第３および第４のバイアス電圧Ｖ３（正電圧）およびＶ４（負電圧）を受けて、低雑音増幅する。具体的には、第３のバイアス電圧Ｖ３をドレイン端子に受け、また、第４のバイアス電圧Ｖ４をゲート端子に受け、２本のソース端子はＧＮＤに接地され、ゲート端子に与えられる信号を低雑音増幅して、ドレイン端子に出力する。
【００５２】
ハイパワーアンプユニット５５は、端子Ｔ１〜Ｔ６を有する。端子Ｔ２は、入力端子、端子Ｔ５は、出力端子である。端子Ｔ３およびＴ４は、第１のバイアス電圧Ｖ１の供給を受ける。また、端子Ｔ１およびＴ６は、第２のバイアス電圧Ｖ２の供給を受ける。
【００５３】
図５は、上記のハイパワーアンプ２３の構成素子およびその周辺素子の回路構成図である。
【００５４】
図５を参照して、入力信号は、低雑音増幅ユニット７６により増幅され、信号伝送線路の所定領域においてマイクロストリップラインにより形成される容量素子８１を介してハイパワーアンプユニット５５の入力端子Ｔ２に入力される。また、出力信号は、ハイパワーアンプユニット５５の出力端子Ｔ５より出力される。この容量素子８１は、ＲＦ通過特性を有し、かつＤＣ成分をカットするハイパスフィルタとして機能する。本構成は、マイクロストリップラインを用いた容量素子８１（ハイパスフィルタ）によりＤＣ成分をカットするため同じ目的で配置されるチップコンデンサよりも信号の損失レベルを抑制することができる。
【００５５】
第１のバイアス電圧Ｖ１は、マイクロストリップラインＬ０、電圧供給線路の所定領域においてマイクロストリップラインにより形成されるインダクタンス線路６４，６６およびチップジャンパー素子６５を介して端子Ｔ３に供給される。さらに、マイクロストリップラインＬ２を介して端子Ｔ４に供給される。ここで、インダクタンス線路６４，６６の一端側は、チップジャンパー素子６５を介して電気的に接続される。また、チップコンデンサ６３，６８の一端側はＧＮＤに接地され、他方側はインダクタンス線路６４，６６の他端側とそれぞれ接続される。また、高周波接地のためにチップコンデンサ６７は、一端側はＧＮＤに接地され、他端側がマイクロストリップラインＬ２と結合される。なお、チップジャンパー素子は、容量素子８１を跨ぐように配置される。したがって、基板上面から見てこの部分で信号伝送線路と電圧供給経路との交差が生じる。
【００５６】
第２のバイアス電圧Ｖ２は、マイクロストリップラインＬ１を介して端子Ｔ１およびＴ６に供給される。また、高周波接地のためにチップコンデンサ７１，７２は、一端側をマイクロストリップラインＬ１と接続され、他端側はＧＮＤに接地される。また、高周波接地のためにチップコンデンサ７０は、一端側をマイクロストリップラインＬ１と接続され、他端側はＧＮＤに接地される。また、直列に接続されるコンデンサ７４（タンタルコンデンサ）およびチップ抵抗７３は、一端側がマイクロストリップラインと接続され、他端側はＧＮＤに接地される。
【００５７】
図６は、上記の電圧供給線路と信号伝送線路とが交差する部分における電磁結合を説明する図である。
【００５８】
図６を参照して、信号伝送線路は、導体９１と、所定の誘電率を有する誘電体９２と、ＧＮＤに接地された導体９３とで形成されている。ここで、交差する電圧供給線路と信号伝送線路との間には、電磁結合が生じる。具体的には、電圧供給線路と信号伝送線路とが交差する交差点Ｎ１と信号伝送線路との間に所定のインピーダンス値を有する電磁結合等価回路９０が設けられた構成と等価になる。
【００５９】
本発明の実施の形態においては、導体９１からノードＮ０を介するノードＮ１までの経路のインピーダンス値をλ／４線路と等価になるように設定する。具体的には、電磁結合等価回路９０と、ノードＮ０で第１の抵抗領域６５ａと第２の抵抗領域６５ｂとに分断されるチップジャンパー素子６５と、インダクタンス線路６４との全体のインピーダンス値がλ／４線路と等価となるように設定する。すなわち、適切なインダクタンス値を有するインダクタンス線路６４をマイクロストリップラインで形成することにより、インダクタンス値を調整し、電磁結合等価回路９０が有する所定のインピーダンス値との間で全体のインピーダンス値がλ／４線路と等価となるように設定する。なお、チップジャンパー素子６５は近似的に０Ωであるため無視したが、抵抗値を有する場合には、当該抵抗値も考慮してインピーダンス値をλ／４線路と等価になるように設定する。具体的には、第１の抵抗領域６５ａの抵抗値も考慮する。
【００６０】
この経路のインピーダンス値がλ／４線路と等価になったノードＮ１とＧＮＤに接地された所望の周波数の通過特性を有するチップコンデンサ６３で接続することにより、信号伝送線路の導体９１から電圧供給線路（図６では左側の線路）を見たインピーダンス値は無限大すなわちオープン状態（開放状態）となる。
【００６１】
また、同様にして、導体９１からノードＮ０を介するノードＮ２までの経路のインピーダンス値をλ／４線路と等価になるように設定する。具体的には、電磁結合等価回路９０と、ノードＮ０で分断されるチップジャンパー素子６５と、インダクタンス線路６６の全体のインピーダンス値がλ／４線路と等価になるように設定し、ノードＮ２とＧＮＤに接地された所望の周波数の通過特性を有するチップコンデンサ６３で接続することにより、信号伝送線路の導体９１から電圧供給線路（図６では右側の線路）を見たインピーダンス値は無限大すなわちオープン状態（開放状態）となる。
【００６２】
これにより、全体として、信号伝送線路から電圧供給線路を見たインピーダンス値はオープン状態となり、信号特性の劣化を生じさせることなく、かつ信号レベルの損失を生じることなく、信号伝送線路と電圧供給線路とを交差させることができる。
【００６３】
上記においては、電圧供給線路にマイクロストリップラインで形成したインダクタンス線路を用いてインピーダンス値を調整する構成について説明したが、マイクロストリップラインで形成されるインダクタンス線路の代わりにインダクタンス素子であるチップインダクタを適用することも可能である。
【００６４】
図７は、マイクロストリップラインで形成されるインダクタンス線路の代わりにインダクタンス素子であるチップインダクタを適用したハイパワーアンプ２３の構成素子およびその周辺素子を基板上に配置した構成を説明する図である。
【００６５】
図８は、図７のハイパワーアンプ２３の構成素子およびその周辺素子の回路構成図である。
【００６６】
図７および図８を参照して、上記の実施の形態の図４および図５で説明した構成図と比較して異なる点は、上述したようにマイクロストリップラインで形成したインダクタンス線路をインダクタンス素子に置換した点である。
【００６７】
具体的には、インダクタンス線路６４，６６をインダクタンス素子であるチップインダクタ８２，８３に置換した点が異なる。その他の点は、図４および図５で説明したのと同様であるのでその詳細な説明は繰り返さない。
【００６８】
図９は、図７および図８の構成における電圧供給線路と信号伝送線路とが交差する部分における電磁結合を説明する図であり、図６で説明したのと同様に交差する電圧供給線路と信号伝送線路との間には、電磁結合が生じる。
【００６９】
この場合においても、上記で説明したのと同様に、導体９１からノードＮ０を介するノードＮ１までの経路のインピーダンス値をλ／４線路と等価になるように設定する。本例においては、適切なインダクタンス値を有するチップインダクタ８２を配置することにより、全体のインピーダンス値をλ／４線路と等価になるように設定する。これにより、上記と同様に信号伝送線路の導体９１から電圧供給線路（図９では左側の線路）を見たインピーダンス値は無限大すなわちオープン状態（開放状態）となる。
【００７０】
また、同様にして、導体９１からノードＮ０を介するノードＮ２までの経路のインピーダンス値をλ／４線路と等価になるように設定する。本例においては、適切なインダクタンス値を有するチップインダクタ８３を配置することにより、全体のインピーダンス値がλ／４線路と等価になるように設定する。これにより、上記と同様に、信号伝送線路の導体９１から電圧供給線路（図９では右側の線路）を見たインピーダンス値は無限大すなわちオープン状態（開放状態）となる。
【００７１】
したがって、チップインダクタを用いた場合においても、上記と同様、全体として、信号伝送線路から電圧供給線路を見たインピーダンス値はオープン状態となり、信号特性の劣化を生じさせることなく、かつ信号レベルの損失を生じることなく、信号伝送線路と電圧供給線路とを交差させることができる。
【００７２】
なお、本構成においては、低雑音増幅ユニット７６に供給する第３および第４のバイアス電圧Ｖ３およびＶ４の電圧供給線路についても、上記と同様の方式に従ったＲＦ遮断特性の機能を持たせている。具体的には、第３のバイアス電圧Ｖ３は、λ／４の長さのインダクタンス線路７７ａと、インダクタンス線路７７ａと接続されたλ／４の長さのオープンスタブ７８ａとを介して供給される。これにより、信号伝送線路から第３のバイアス電圧Ｖ３を供給する電圧供給線路を見たインピーダンスは無限大すなわちオープン状態となる。同様に、第４のバイアス電圧Ｖ４についても、同様に、λ／４の長さのインダクタンス線路７７ｂと、インダクタンス線路７７ｂと接続されたλ／４の長さのオープンスタブ７８ｂとを介して供給される。したがって、信号伝送線路から見てバイアス電圧Ｖ４を供給する電圧供給線路を見たインピーダンスは無限大すなわちオープン状態となる。これにより、電圧供給線路からの不要な信号が信号伝送線路を通過する信号に影響を与えない構成となっている。
【００７３】
（実施の形態の変形例）
図１０は、本発明の実施の形態の変形例に従うハイパワーアンプ２３の構成素子およびその周辺素子を基板上に配置した構成を説明する図である。
【００７４】
図１１は、図１０のハイパワーアンプ２３の構成素子およびその周辺素子の回路構成図である。
【００７５】
図１０および図１１を参照して、上記の実施の形態の図７および図８で説明した構成図と比較して異なる点は、チップインダクタ８２，８３およびチップジャンパー素子６５の代わりにブリッジ用のチップインダクタ８４を設けた点が異なる。その他の点は、同様であるのでその詳細な説明は繰り返さない。
【００７６】
図１２は、図１０および図１１の構成における電圧供給線路と信号伝送線路とが交差する部分における電磁結合を説明する図であり、図６で説明したのと同様に交差する電圧供給線路と信号伝送線路との間には、電磁結合が生じる。具体的には、電圧供給線路と信号伝送線路とが交差する交差点Ｎ１と信号伝送線路との間に所定のインピーダンス値を有する電磁結合等価回路９０が設けられた構成と等価になる。
【００７７】
この場合においても、上記で説明したのと同様に、導体９１からノードＮ０を介するノードＮ１までの経路のインピーダンス値をλ／４線路と等価になるように設定する。具体的には、電磁結合等価回路９０と、ノードＮ０で第１のインダクタンス領域８４ａと第２のインダクタンス領域８４ｂとに分断されるブリッジ用のチップインダクタとの全体のインピーダンス値がλ／４線路と等価になるように設定する。すなわち、適切なインダクタンス値を有する第１のインダクタンス領域８４ａを有するチップインダクタ８４を配置することにより、電磁結合等価回路９０が有する所定のインピーダンス値との間で全体のインピーダンス値がλ／４線路と等価になるように設定する。
【００７８】
また、同様にして、導体９１からノードＮ０を介するノードＮ２までの経路のインピーダンス値をλ／４線路と等価になるように設定する。すなわち、適切なインダクタンス値を有する第２のインダクタンス領域８４ｂを有するブリッジ用チップインダクタ８４を配置することにより、電磁結合等価回路９０が有する所定のインピーダンス値との間で全体のインピーダンス値がλ／４線路と等価になるように設定する。
【００７９】
これにより、上記と同様に、全体として、信号伝送線路から電圧供給線路を見たインピーダンス値はオープン状態となり、信号特性の劣化を生じさせることなく、かつ信号レベルの損失を生じることなく、信号伝送線路と電圧供給線路とを交差させることができる。
【００８０】
図１３は、従来のハイパワーアンプ２３の構成素子およびその周辺素子を基板上に配置した構成を説明する図である。
【００８１】
図１４は、図１３のハイパワーアンプ２３の構成素子およびその周辺素子の回路構成図である。
【００８２】
図１３および図１４を参照して、上記の実施の形態の図１０および図１１で説明した構成図と比較して異なる点は、ブリッジ用のチップインダクタ８４の代わりに信号伝送線路を跨ぐようにリード線９５を設けた点が異なる。その他の点は、同様であるのでその詳細な説明は繰り返さない。従来においては、上述したように信号伝送線路が影響を受けない高さにリード線９５を介して電圧供給線路を通していた。
【００８３】
図１５は、上記の実施の形態およびその変形例と従来の構成とにおいて、信号伝送線路に伝送される信号レベルである出力パワー（入力パワー）（ｄＢｍ）の測定結果を示す図である。
【００８４】
ここでは、ＲＦ信号の周波数帯として１４〜１４．５ＧＨｚが入力された場合の信号レベルについての計測を行っている。
【００８５】
図１６は、図１５の計測結果に基づくグラフ図である。ここで、ラインＤ１が実施の形態の構成に対応しており、ラインＤ２が実施の形態の変形例の構成に対応している。ラインＤ３は、従来の構成に対応している。
【００８６】
図１６に示されるように、従来構成と同様、ＲＦ信号の周波数帯域１４〜１４．５ＧＨｚにおいて、信号レベルの損失はほとんど見られない。
【００８７】
したがって、本発明の実施の形態およびその変形例に従う簡易な構成により、信号特性の劣化を生じさせることなく、かつ信号レベルの損失を生じることなく、信号伝送線路と電圧供給線路とを交差させることができる。
【００８８】
上記の実施の形態においては、特にトランスミッタ９のハイパワーアンプ２３の構成を用いて、信号伝送線路と電圧供給線路とが交差する場合について説明したが、これに限られずたとえば低雑音ダウンコンバータ５において、電源＋スイッチ制御回路５２からの電圧が供給される電圧供給線路と、入力信号が伝達する各構成素子間を結ぶ信号伝送線路とが交差する場合についても同様に適用可能である。
【００８９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施の形態に従う双方向衛星送受信システムの一例を示した模式図である。
【図２】本発明の実施の形態に従うＬＮＢ５の概略ブロック構成図である。
【図３】本発明の実施の形態に従うトランスミッタ９の概略ブロック構成図である。
【図４】本発明の実施の形態に従うハイパワーアンプ２３の構成素子およびその周辺素子を基板上に配置した構成を説明する図である。
【図５】ハイパワーアンプ２３の構成素子およびその周辺素子の回路構成図である。
【図６】電圧供給線路と信号伝送線路とが交差する部分における電磁結合を説明する図である。
【図７】マイクロストリップラインで形成されるインダクタの代わりにチップインダクタを適用したハイパワーアンプ２３の構成素子およびその周辺素子を基板上に配置した構成を説明する図である。
【図８】図７のハイパワーアンプ２３の構成素子およびその周辺素子の回路構成図である。
【図９】図７および図８の構成における電圧供給線路と信号伝送線路とが交差する部分における電磁結合を説明する図である。
【図１０】本発明の実施の形態の変形例に従うハイパワーアンプ２３の構成素子およびその周辺素子を基板上に配置した構成を説明する図である。
【図１１】図１０のハイパワーアンプ２３の構成素子およびその周辺素子の回路構成図である。
【図１２】図１０および図１１の構成における電圧供給線路と信号伝送線路とが交差する部分における電磁結合を説明する図である。
【図１３】従来のハイパワーアンプ２３の構成素子およびその周辺素子を基板上に配置した構成を説明する図である。
【図１４】図１３のハイパワーアンプ２３の構成素子およびその周辺素子の回路構成図である。
【図１５】実施の形態およびその変形例と従来の構成とにおいて、信号伝送線路に伝送される信号レベルである出力パワー（入力パワー）（ｄＢｍ）の測定結果を示す図である。
【図１６】図１５の計測結果に基づくグラフ図である。
【符号の説明】
【００９１】
１  双方向人工衛星、２  パラボラアンテナ、３  フィードホーン、４  ＯＭＴ、５  ＬＮＢ、６  受信用同軸ケーブル、７  インドアユニット、８  送信用同軸ケーブル、９  トランスミッタ、５５  ハイパワーアンプユニット、６３，６７，６８  チップコンデンサ、６４，６６  インダクタンス線路、６５  チップジャンパー素子、７６  低雑音増幅ユニット、８１  容量素子、８２，８３  チップインダクタ、８４  ブリッジ用チップインダクタ。
【図１】
2005244348.tif 000003
【図２】
2005244348.tif 000004
【図３】
2005244348.tif 000005
【図４】
2005244348.tif 000006
【図５】
2005244348.tif 000007
【図６】
2005244348.tif 000008
【図７】
2005244348.tif 000009
【図８】
2005244348.tif 000010
【図９】
2005244348.tif 000011
【図１０】
2005244348.tif 000012
【図１１】
2005244348.tif 000013
【図１２】
2005244348.tif 000014
【図１３】
2005244348.tif 000015
【図１４】
2005244348.tif 000016
【図１５】
2005244348.tif 000017
【図１６】
2005244348.tif 000018