(57)【要約】【課題】    製造時の素子のバラツキが生じた場合であっても直流バイアス電圧が安定したコンダクタンスアンプを提供する。【解決手段】    コンダクタンスアンプを、ＭＯＳトランジスタＱ１〜Ｑ４と電流源Ｉ１とで構成される差動増幅回路１と、差動増幅回路１へのバイアスを制御するためのＣＭＦＢ回路２であって、ＭＯＳトランジスタＱ５及びＱ６で構成されるバッファ回路３を介して接続された抵抗Ｒ１及びＲ２と、中点電圧Ｖｍとリファレンス電圧Ｖｒｅｆとを入力とするＭＯＳトランジスタＱ８及びＱ９で構成されたソースフォロア４と、ＭＯＳトランジスタＱ１０〜Ｑ１２で構成される比較回路５と、比較回路からの出力端とＭＯＳトランジスタＱ９のゲートとに接続して位相補償を行なうための位相補償回路とによって構成する。【選択図】      図１
2005286822.tif 000002
【特許請求の範囲】
【請求項１】
入力される差動電圧信号に応じた差動電圧信号を出力する差動増幅回路と、
ＭＯＳトランジスタで構成されたバッファ回路と、
前記差動増幅回路によって出力される差動電圧信号から差動電圧の中点電圧を得るために、前記バッファ回路を介して前記差動増幅回路の出力端に接続される中点電圧生成回路と、
該中点電圧生成回路から出力される前記中点電圧と基準電圧とを比較し、その比較結果に基づく電流を、前記差動増幅回路を構成するＭＯＳトランジスタに出力する比較回路と、
前記差動増幅回路を構成するＭＯＳトランジスタのドレイン側に接続され、前記中点電圧と前記基準電圧とが同電圧となるように前記比較回路によるカレントミラー電流を前記差動増幅回路に出力するカレントミラー回路と、
を有することを特徴とするコンダクタンスアンプ。
【請求項２】
前記中点電圧生成回路からの前記中点電圧及び前記基準電圧をレベルシフトするためのソースフォロア回路をさらに有し、
前記比較回路は、前記ソースフォロア回路を介して得る前記中点電圧と基準電圧とを比較することを特徴とする請求項１に記載のコンダクタンスアンプ。
【請求項３】
前記中点電圧生成回路の出力端と前記比較回路の出力端とは、位相補償用コンデンサを介して接続されていることを特徴とする請求項１又は請求項２に記載のコンダクタンスアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＦＢ（Ｃｏｍｍｏｎ  Ｍｏｄｅ  Ｆｅｅｄ  Ｂａｃｋ）機能を有するコンダクタンスアンプに関する。
【背景技術】
【０００２】
無線通信装置等では、目的の周波数帯域の信号を抽出するためにＢＰＦ（Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）が使用されている。このＢＰＦは、目的の周波数帯のみを抽出するための通過周波数帯域特性を容易に調整することが可能なことからコンダクタンスアンプなどで構成されることが多い。
【０００３】
図２は、コンダクタンスアンプの回路の構成例を示す図である。
同図に示すコンダクタンスアンプは、ＭＯＳトランジスタＱ１及びＱ２のソース側には電流源Ｉが接続され、ドレイン側には一定直流バイアスをかけるためのＭＯＳトランジスタＱ３及びＱ４が接続されている。
【０００４】
それぞれのＭＯＳトランジスタには差動電圧信号Ｖｉｎ、Ｖｉｐが入力され、入力した差動電圧信号に応じた差動増幅信号Ｖｏｐ、Ｖｏｎが出力されるが、製造時のＭＯＳトランジスタや抵抗等の素子のバラツキによって直流バイアスが変動してしまう。
そこで、特許文献１には、伝達歪を低減しかつ相互コンダクタンスを円滑に可変できるコンダクタンスアンプについて開示されている。また、特許文献２には、抵抗素子を用いることなく、精度の高いコンダクタンスアンプ及びコンダクタンスアンプを用いたチューニング回路について開示されている。さらに特許文献３には、カットオフ周波数の可変範囲を拡張したコンダクタンスアンプを用いたフィルタについて開示されている。
【特許文献１】特開平０７−２３５８３９号公報
【特許文献２】特開平１１−２５１８４７号公報
【特許文献３】特開２００３−２９８３９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、コンダクタンスアンプを半導体集積回路で実現する場合には製造時の素子のバラツキによって、コンダクタンスアンプを構成するＭＯＳトランジスタや抵抗等の素子の特性が変化してしまう。このため、設計時に期待していた直流バイアス電圧が得られないという問題がある。
【０００６】
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、製造時の素子のバラツキが生じた場合であっても直流バイアス電圧が安定したコンダクタンスアンプを提供することである。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、入力される差動電圧信号に応じた差動電圧信号を出力する差動増幅回路と、ＭＯＳトランジスタで構成されたバッファ回路と、前記差動増幅回路によって出力される差動電圧信号から差動電圧の中点電圧を得るために、前記バッファ回路を介して前記差動増幅回路の出力端に接続される中点電圧生成回路と、該中点電圧生成回路から出力される前記中点電圧と基準電圧とを比較し、その比較結果に基づく電流を、前記差動増幅回路を構成するＭＯＳトランジスタに出力する比較回路と、前記差動増幅回路を構成するＭＯＳトランジスタのドレイン側に接続され、前記中点電圧と前記基準電圧とが同電圧となるように前記比較回路による差動のカレントミラー電流を前記差動増幅回路に出力するカレントミラー回路と、を有することを特徴とするコンダクタンスアンプである。
【０００８】
請求項１に記載の発明によると、前記差動増幅回路に対して、前記中点電圧生成回路と前記比較回路と前記カレントミラー回路とによって構成されるＣＭＦＢをかけることによって、前記中点電圧と前記基準電圧とが同電圧となるように差動増幅回路の直流バイアス電圧が制御される効果を奏する。
【０００９】
また、前記バッファ回路を介して前記差動増幅回路と接続されることによって、前記差動増幅回路の出力インピーダンスの低下を防止するとともに出力ゲインの低下を防止する効果を奏する。
請求項２に記載の発明は、前記中点電圧生成回路からの前記中点電圧及び前記基準電圧をレベルシフトするためのソースフォロア回路をさらに有し、前記比較回路は、前記ソースフォロア回路を介して得る前記中点電圧と基準電圧とを比較することを特徴とする請求項１に記載のコンダクタンスアンプである。
【００１０】
請求項２に記載の発明によると、請求項１に記載の発明と同様に、前記差動増幅回路に対して、前記中点電圧生成回路と前記比較回路と前記カレントミラー回路と前記ソースフォロア回路とによって構成されるＣＭＦＢをかけることによって、前記中点電圧と前記基準電圧とが同電圧となるように差動増幅回路の直流バイアス電圧が制御される効果を奏する。
【００１１】
また、前記バッファ回路を介して前記差動増幅回路と接続されることによって、前記差動増幅回路の出力インピーダンスの低下を防止するとともに出力ゲインの低下を防止する効果を奏する。
請求項３に記載の発明は、前記中点電圧生成回路の出力端と前記比較回路の出力端とは、位相補償用コンデンサを介して接続されていることを特徴とする請求項１又は請求項２に記載のコンダクタンスアンプである。
【００１２】
請求項３に記載の発明によると、請求項１又は請求項２に記載の発明と同様の効果に加えて、前記中点電圧生成回路の出力端と前記比較回路の出力端とをコンデンサを介して接続することによって位相を補償する作用が生じ、コンダクタンスアンプが発振することなく安定に動作する効果を奏する。
【発明の効果】
【００１３】
以上のように、本発明によると、製造時の素子のバラツキが生じた場合であっても直流バイアス電圧が安定したコンダクタンスアンプを提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について図面に基づいて説明する。なお、本実施形態に係る回路は、ｐチャンネルとｎチャンネルＭＯＳトランジスタを製造できるＣＭＯＳプロセスにより半導体回路基盤上に成形される。
図１は、本実施例に係るコンダクタンスアンプの構成例を示す図である。
【００１５】
同図に示すコンダクタンスアンプは、ＭＯＳトランジスタＱ１〜Ｑ４と電流源Ｉ１とで構成される差動増幅回路１と、差動増幅回路１へのバイアスを制御するためのＣＭＦＢ回路２（Ｃｏｍｍｏｎ  Ｍｏｄｅ  Ｆｅｅｄ  Ｂａｃｋ）とで構成される。
ＣＭＦＢ回路２は、ＭＯＳトランジスタＱ５及びＱ６で構成されるバッファ回路３を介して差動増幅回路１の出力端に接続された抵抗Ｒ１及びＲ２と、抵抗Ｒ１とＲ２との中点からの出力とリファレンス電圧Ｖｒｅｆに応じたＭＯＳトランジスタＱ７の出力とを入力とするＭＯＳトランジスタＱ８及びＱ９で構成されたソースフォロア４と、ソースフォロア４からの出力を入力とするＭＯＳトランジスタＱ１０〜Ｑ１２で構成される比較回路５と、比較回路５からの出力端とＭＯＳトランジスタＱ９のゲートとに接続して位相補償を行なうための位相補償回路（コンデンサＣ１）とを少なくとも有する。
【００１６】
差動増幅回路１では、入力電圧Ｖｉｎ、ＶｉｐがＭＯＳトランジスタＱ１及びＱ２のそれぞれのゲートに印加されると印加電圧に応じた電圧が出力端子に出力電圧Ｖｏｐ、Ｖｏｎとして出力される。
出力電圧Ｖｏｐ、Ｖｏｎは、ＭＯＳトランジスタＱ５及びＱ６で構成されるバッファ回路を介してそれぞれ抵抗Ｒ１、Ｒ２に入力され中点電圧Ｖｍが取り出される。抵抗Ｒ１の抵抗値と抵抗Ｒ２の抵抗値とは同じ値に設定されているので、抵抗Ｒ１とＲ２との中点から出力信号をとることによってＭＯＳトランジスタＱ５のソース電圧とＱ６のソース電圧との中点電圧Ｖｍを得ている。
【００１７】
バッファ回路３を介して入力される中点電圧Ｖｍとリファレンス電圧Ｖｒｅｆとは、ソースフォロア４を介してバッファ回路３による電圧降下分の補償を行なった後にそれぞれ比較回路５を構成するＭＯＳトランジスタＱ１０及びＱ１１のゲートに入力される。
ここで、ＭＯＳトランジスタＱ３とＱ４とＱ１２とはカレントミラー回路で構成される電流源であるので、比較回路５による比較結果に応じた電圧の変化はＭＯＳトランジスタＱ１２を介してＭＯＳトランジスタＱ３及びＱ４に伝達される。したがって、ＭＯＳトランジスタＱ３及びＱ４のゲート電圧が変化するのでＭＯＳトランジスタＱ１及びＱ２に流れる電流が変化してコンダクタンスアンプの直流バイアス電圧がリファレンス電圧Ｖｒｅｆと同じになるように調整される。
【００１８】
例えば、出力電圧Ｖｏｐ、Ｖｏｎの電位が上昇すると、差動増幅回路１の出力端にバッファ回路３を介して接続されている抵抗Ｒ１及びＲ２の中点電圧Ｖｍも上昇する。中点電圧Ｖｍが上昇することによってＭＯＳトランジスタＱ９のゲート電圧が上昇するので、比較回路５を構成するＭＯＳトランジスタＱ１１のゲート電圧が上昇し、Ｑ１１のドレイン−ソース間の電流が増加する。比較回路５を構成するＭＯＳトランジスタＱ１０及びＱ１１は、ソース側に電流源が接続されているので、ＭＯＳトランジスタＱ１１のドレイン−ソース間の電流が増加すると、それに応じてＭＯＳトランジスタのドレイン−ソース間の電流が減少し、ＭＯＳトランジスタＱ１２のドレイン電圧が上昇する。ＭＯＳトランジスタＱ１２のドレイン電圧の電圧上昇に応じて、差動増幅回路１を構成するＭＯＳトランジスタＱ３及びＱ４のゲート電圧が上昇するので、ソース−ドレイン間の抵抗（電圧降下）が大きくなる。その結果、差動増幅回路１の出力電圧が下降し、中点電圧Ｖｍとリファレンス電圧Ｖｒｅｆとが同じになるように調整されることとなる。
【００１９】
以上に述べたように、差動増幅回路１からの出力電圧の直流バイアス電圧は、ＭＯＳトランジスタＱ７のゲートに入力されるリファレンス電圧Ｖｒｅｆと比較回路５で比較され、直流バイアスの変動に応じてその変動分を打ち消すように差動増幅回路１にフィードバックされるので直流バイアス電圧が一定となる。
【００２０】
ここで、ＭＯＳトランジスタＱ３及びＱ４で構成された差動増幅回路１の定電流源は、一般にハイインピーダンスであるためバッファ回路３を介さずに上記差動増幅回路の出力端と抵抗Ｒ１及びＲ２とを接続すると、コンダクタンスアンプの出力ゲインが低下してしまう。
【００２１】
一般に差動増幅回路を含むオペアンプは、出力側インピーダンスは無限大が理想であるが、差動増幅回路１の出力端に抵抗Ｒ１及びＲ２を直接接続すると、抵抗Ｒ１と抵抗Ｒ２との中点は所定の基準電圧となるようにフィードバック制御されて交流的に変化しない回路ノードとなり、交流的に変化しない回路ノードは電源やＧＮＤに接続されていることと等価と考えられるので抵抗Ｒ１と抵抗Ｒ２との中点電圧Ｖｍは等価的に電源電圧Ｖｄｄと同電位とみなすことができ、ＭＯＳトランジスタＱ３と抵抗Ｒ１、ＭＯＳトランジスタＱ４と抵抗Ｒ２がそれぞれ並列に接続されることと等価となってしまう。したがって、出力側インピーダンスが低下するとともに出力ゲインが低下してしまうこととなる。また、上記の様にバッファ回路３を介さずに差動増幅回路１の出力側と抵抗Ｒ１及びＲ２とを接続した構成のコンダクタンスアンプによってＢＰＦを構成した場合には、コンダクタンスアンプの出力インピーダンスが低下するとともに出力ゲインが低下するために、ＢＰＦの周波数通過帯域でのゲインが低下してしまうという問題が生じる。
【００２２】
そこで、本実施例に係るコンダクタンスアンプでは、同図に示すように差動増幅回路１の出力側にバッファ回路３を介して抵抗Ｒ１及びＲ２を接続している。このような構成にすることによって、出力側インピーダンスが低下することを防止するとともに出力ゲインの低下を防止することが可能となる。したがって、本実施例に係るコンダクタンスアンプを用いてＢＰＦを構成した場合には、ＢＰＦの周波数通過帯域のゲインが低下することを防止することが可能となる。
【００２３】
さらに、本実施例に係るコンダクタンスアンプは、ソースフォロア４の入力端であるＭＯＳトランジスタＱ９のゲートと比較回路５の出力端であるＭＯＳトランジスタＱ１０のドレインとがコンデンサＣ１を介して接続されている。比較回路５の出力端であるＭＯＳトランジスタＱ１０のドレイン電圧をソースフォロア４の入力端であるＭＯＳトランジスタＱ９のゲート電圧にフィードバックすることによって、差動増幅回路１の出力端とＣＭＦＢによって入力される差動増幅回路１の電流源を構成するＭＯＳトランジスタとの間の位相を効率的に補償することが可能となる。したがって、本実施例に係るコンダクタンスアンプを発振することなく安定に動作させることが可能となる。
【００２４】
また、以上に説明した本発明に係るコンダクタンスアンプは、例えばラジオ等の受信機に用いられるｇｍＣフィルタに用ることができ、さらに、ＡＭ、ＦＭラジオ受信機に限らず、他の無線通信機及び他の装置の回路にも適用できる。
【図面の簡単な説明】
【００２５】
【図１】本実施例に係るコンダクタンスアンプの構成例を示す図である。
【図２】コンダクタンスアンプの構成の従来例を示す図である。
【符号の説明】
【００２６】
１      ・・・  差動増幅回路
２      ・・・  ＣＭＦＢ回路
３      ・・・  バッファ回路
４      ・・・  ソースフォロア
５      ・・・  比較回路
【図１】
2005286822.tif 000003
【図２】
2005286822.tif 000004