(57)【要約】【課題】  コヒーレントノイズキャンセル用回路及び方法を提供する。【解決手段】  データ信号を発生するのに使用する光源信号（例えば光学信号）に存在するノイズによるデータ信号に存在するノイズのコヒーレントキャンセル用回路及び方法を提供する。除算ではなく減算プロセスを使用する回路は、チップにおいて実施して広バンド幅性能を提供することが容易となる。【選択図】  図４Ｂ
2005322367.tif 000002
【特許請求の範囲】
【請求項１】
第１の電流ミラーの出力または入力のいずれかで、源信号をデータ信号から減算し、源信号の低周波数成分と高周波数成分の両方を差し引いたデータ信号を含む第１の信号を発生する工程、
源信号に低域通過フィルタを施し、源信号の低周波数成分を含む第２の信号を発生する工程、
第２の信号を第２の電流ミラーの入力に提供する工程、及び
第２の電流ミラーの出力で第２の信号に第１の信号を加え、源信号の高周波数成分を差し引いたデータ信号を含む出力信号を発生する工程を含むことを特徴とするコヒーレントノイズキャンセル方法。
【請求項２】
入力と出力を含む第１の電流ミラー、ここで、第１の電流ミラーの入力は源信号を受信し、第１の電流ミラーの出力は第１のノードに接続される、
制御端子と電流路を含むトランジスタ、ここで、制御端子は電流路を通る電流の流れを制御する、
入力と出力を含む低域通過フィルタ、ここで、低域通過フィルタの入力は第１の電流ミラーの入力に接続され、低域通過フィルタの出力はトランジスタの制御端子に接続される、及び
入力と出力を含む第２の電流ミラー、ここで、第２の電流ミラーの入力はトランジスタの電流路に接続され、第２の電流ミラーの出力は第２のノードに接続される、を含むコヒーレントノイズキャンセル回路において、
第２のノードがデータ信号を受信し、第１のノードと第２のノードが一緒に接続されることを特徴とするコヒーレントノイズキャンセル回路。
【請求項３】
第１のノードと第２のノードがそれらの間に素子を介在せずに一緒に接続されることを特徴とする請求項２に記載のコヒーレントノイズキャンセル回路。
【請求項４】
第１のノードと第２のノードが更なるトランジスタの電流路により一緒に接続されることを特徴とする請求項２に記載のコヒーレントノイズキャンセル回路。
【請求項５】
トランジスタがＣＭＯＳトランジスタからなり、制御端子がＣＭＯＳトランジスタのゲートからなり、電流路がＣＭＯＳトランジスタのドレインソース路からなることを特徴とする請求項２に記載のコヒーレントノイズキャンセル回路。
【請求項６】
トランジスタがＢＪＴトランジスタからなり、制御端子がＢＪＴトランジスタのベースからなり、電流路がＢＪＴトランジスタのコレクタエミッタ路からなることを特徴とする請求項２に記載のコヒーレントノイズキャンセル回路。
【請求項７】
第１の電流ミラーがＮチャネルトランジスタからなり、第２の電流ミラーがＰチャネルトランジスタからなることを特徴とする請求項２に記載のコヒーレントノイズキャンセル回路。
【請求項８】
入力と出力を含む高速電流ミラー、ここで、高速電流ミラーの入力は源信号を受信し、高速電流ミラーの出力は第１のノードに接続される、
入力と出力を含む低速電流ミラー、ここで、低速電流ミラーは一対のトランジスタからなり、一対のトランジスタは一対のトランジスタの制御端子間に接続された低域通過フィルタを有しており、低速電流ミラーの出力は第２のノードに接続される、及び
制御端子と制御端子により制御される電流路とを含む更なるトランジスタ、ここで、更なるトランジスタの制御端子は高速電流ミラーの入力に接続され、更なるトランジスタの電流路は低速電流ミラーの入力に接続される、を含むコヒーレントノイズキャンセル回路において、
第２のノードがデータ信号を受信し、第１のノードと第２のノードが一緒に接続されることを特徴とするコヒーレントノイズキャンセル回路。
【請求項９】
第１のノードと第２のノードがそれらの間に素子を介在せずに一緒に接続されることを特徴とする請求項８に記載のコヒーレントノイズキャンセル回路。
【請求項１０】
第１のノードと第２のノードが他のトランジスタの電流路により一緒に接続されることを特徴とする請求項９に記載のコヒーレントノイズキャンセル回路。
【請求項１１】
入力と出力を含む第１の電流ミラー、ここで、第１の電流ミラーの出力は源信号を受信し、第１の電流ミラーの入力は第１のノードに接続される、
制御端子と電流路を含むトランジスタ、ここで、制御端子は電流路を通る電流の流れを制御する、
入力と出力を含む低域通過フィルタ、ここで、低域通過フィルタの入力は第１の電流ミラーの入力に接続され、低域通過フィルタの出力はトランジスタの制御端子に接続される、及び
入力と出力を含む第２の電流ミラー、ここで、第２の電流ミラーの入力はトランジスタの電流路に接続され、第２の電流ミラーの出力は第２のノードに接続される、を含むコヒーレントノイズキャンセル回路において、
第２のノードがデータ信号を受信し、第１のノードと第２のノードが一緒に接続されることを特徴とするコヒーレントノイズキャンセル回路。
【請求項１２】
第１のノードと第２のノードがそれらの間に素子を介在せずに一緒に接続されることを特徴とする請求項１１に記載のコヒーレントノイズキャンセル回路。
【請求項１３】
第１のノードと第２のノードが更なるトランジスタの電流路により一緒に接続されることを特徴とする請求項１１に記載のコヒーレントノイズキャンセル回路。
【請求項１４】
トランジスタがＣＭＯＳトランジスタからなり、制御端子がＣＭＯＳトランジスタのゲートからなり、電流路がＣＭＯＳトランジスタのドレインソース路からなることを特徴とする請求項１１に記載のコヒーレントノイズキャンセル回路。
【請求項１５】
第１の電流ミラーがＮチャネルトランジスタからなり、第２の電流ミラーがＰチャネルトランジスタからなることを特徴とする請求項１１に記載のコヒーレントノイズキャンセル回路。
【請求項１６】
入力と出力を含む高速電流ミラー、ここで、高速電流ミラーの出力は源信号を受信し、高速電流ミラーの入力は第１のノードに接続される、
入力と出力を含む低速電流ミラー、ここで、低速電流ミラーは一対のトランジスタからなり、一対のトランジスタは一対のトランジスタの制御端子間に接続された低域通過フィルタを有しており、低速電流ミラーの出力は第２のノードに接続される、及び
制御端子と制御端子により制御される電流路とを含む更なるトランジスタ、ここで、更なるトランジスタの制御端子は高速電流ミラーの入力に接続され、更なるトランジスタの電流路は低速電流ミラーの入力に接続される、を含むコヒーレントノイズキャンセル回路において、
第２のノードがデータ信号を受信し、第１のノードと第２のノードが一緒に接続されることを特徴とするコヒーレントノイズキャンセル回路。
【請求項１７】
第１のノードと第２のノードがそれらの間に素子を介在せずに一緒に接続されることを特徴とする請求項１６に記載のコヒーレントノイズキャンセル回路。
【請求項１８】
第１のノードと第２のノードが他のトランジスタの電流路により一緒に接続されることを特徴とする請求項１６に記載のコヒーレントノイズキャンセル回路。
【請求項１９】
ゲートとドレインとソースを有するトランジスタＭ１、ここでトランジスタＭ１のソースはレール電圧ＶＳＳに接続される、
トランジスタＭ１のゲートに接続されたゲートと、レール電圧ＶＳＳに接続されたソースと、源信号Ｉｓを受信するドレインとを有するトランジスタＭ２、
ゲートとドレインとソースを有するトランジスタＭ３、ここでトランジスタＭ３のソースはトランジスタＭ１のドレインに接続されて、データ信号Ｉｄを受信し、トランジスタＭ３のドレインは出力ノードＮｏｕｔに接続される、
トランジスタＭ２のドレインに接続されたソースと、一緒に接続されてトランジスタＭ３のゲートに接続されたゲートとドレインとを有するトランジスタＭ４、
ゲートとドレインとソースを有するトランジスタＭ５、ここでトランジスタＭ５のソースはレール電圧ＶＳＳに接続される、
トランジスタＭ５のゲートとトランジスタＭ２のドレインとの間に接続された抵抗器Ｒ１、
トランジスタＭ５のゲートとレール電圧ＶＳＳとの間に接続されたキャパシタＣ１、及び
入力と出力を有する電流ミラー（３０６）、ここで、電流ミラー（３０６）の入力はトランジスタＭ５のドレインに接続され、電流ミラー（３０６）の出力は出力ノードＮｏｕｔに接続される、を含むことを特徴とするノイズキャンセル回路。
【請求項２０】
トランジスタＭ４のソースとゲートと、トランジスタＭ３のゲートがバイアス電流Ｉｑを受信することを特徴とする請求項１９に記載のノイズキャンセル回路。
【請求項２１】
供給レール電圧ＶＤＤとトランジスタＭ４のドレインの間に接続されたバイアス電流源を含み、このバイアス電流源がトランジスタＭ４のソースとゲートと、トランジスタＭ３のゲートとにバイアス電流Ｉｑを提供することを特徴とする請求項２０に記載のノイズキャンセル回路。
【請求項２２】
電流ミラー（３０６）が、
ゲートとドレインとソースを有するトランジスタＭ６、ここでトランジスタＭ６のゲートとドレインが一緒に接続されて電流ミラー（３０６）の入力を形成し、トランジスタＭ６のソースが供給レール電圧ＶＤＤに接続される、及び
トランジスタＭ６のゲートに接続されたゲートと、供給レール電圧ＶＤＤに接続されたソースと、電流ミラー（３０６）の出力を形成するドレインとを有するトランジスタＭ７を含むことを特徴とする請求項１９に記載のノイズキャンセル回路。
【請求項２３】
抵抗器Ｒ１が個別抵抗器素子からなることを特徴とする請求項１９に記載のノイズキャンセル回路。
【請求項２４】
抵抗器Ｒ１がバイアス電流を受信するゲートと、トランジスタＭ５のゲートとトランジスタＭ２のドレインとの間に接続されたドレインソース路を含むトランジスタＭＲ１からなることを特徴とする請求項１９に記載のノイズキャンセル回路。
【請求項２５】
キャパシタＣ１が個別キャパシタ素子からなることを特徴とする請求項１９に記載のノイズキャンセル回路。
【請求項２６】
キャパシタＣ１がトランジスタＭ５のゲートに接続されたゲートと、供給レール電圧ＶＳＳに一緒に接続されたソースとドレインとを有するトランジスタＭＣ１からなることを特徴とする請求項１９に記載のノイズキャンセル回路。
【請求項２７】
各トランジスタＭ１〜Ｍ５がＮＭＯＳトランジスタからなることを特徴とする請求項１９に記載のノイズキャンセル回路。
【請求項２８】
各トランジスタＭ１〜Ｍ５がＰＭＯＳトランジスタからなることを特徴とする請求項１９に記載のノイズキャンセル回路。
【請求項２９】
ゲートとドレインとソースを有するトランジスタＭ１、ここでトランジスタＭ１のソースはレール電圧ＶＳＳに接続され、トランジスタＭ１のゲートとドレインが一緒に接続される、
トランジスタＭ１のゲートに接続されたゲートと、レール電圧ＶＳＳに接続されたソースと、源信号Ｉｓを受信するドレインとを有するトランジスタＭ２、
ゲートとドレインとソースを有するトランジスタＭ３、ここでトランジスタＭ３のソースはトランジスタＭ１のドレインに接続されて、データ信号Ｉｄを受信し、トランジスタＭ３のドレインは出力ノードＮｏｕｔに接続される、
トランジスタＭ２のドレインに接続されたソースと、一緒に接続されてトランジスタＭ３のゲートに接続されたゲートとドレインとを有するトランジスタＭ４、
ゲートとドレインとソースを有するトランジスタＭ５、ここでトランジスタＭ５のソースはレール電圧ＶＳＳに接続される、
トランジスタＭ５のゲートとトランジスタＭ１のドレインとの間に接続された抵抗器Ｒ１、
トランジスタＭ５のゲートとレール電圧ＶＳＳとの間に接続されたキャパシタＣ１、及び
入力と出力を有する電流ミラー（３０６）、ここで、電流ミラー（３０６）の入力はトランジスタＭ５のドレインに接続され、電流ミラー（３０６）の出力は出力ノードＮｏｕｔに接続される、を含むことを特徴とするノイズキャンセル回路。
【請求項３０】
トランジスタＭ４のソースとゲートと、トランジスタＭ３のゲートがバイアス電流Ｉｑを受信することを特徴とする請求項２９に記載のノイズキャンセル回路。
【請求項３１】
供給レール電圧ＶＤＤとトランジスタＭ４のドレインの間に接続されたバイアス電流源を含み、このバイアス電流源がトランジスタＭ４のソースとゲートと、トランジスタＭ３のゲートとにバイアス電流Ｉｑを提供することを特徴とする請求項３０に記載のノイズキャンセル回路。
【請求項３２】
電流ミラー（３０６）が、
ゲートとドレインとソースを有するトランジスタＭ６、ここでトランジスタＭ６のゲートとドレインが一緒に接続されて電流ミラー（３０６）の入力を形成し、トランジスタＭ６のソースが供給レール電圧ＶＤＤに接続される、及び
トランジスタＭ６のゲートに接続されたゲートと、供給レール電圧ＶＤＤに接続されたソースと、電流ミラー（３０６）の出力を形成するドレインとを有するトランジスタＭ７を含むことを特徴とする請求項２９に記載のノイズキャンセル回路。
【請求項３３】
抵抗器Ｒ１が個別抵抗器素子からなることを特徴とする請求項２９に記載のノイズキャンセル回路。
【請求項３４】
抵抗器Ｒ１がバイアス電流を受信するゲートと、トランジスタＭ５のゲートとトランジスタＭ２のドレインとの間に接続されたドレインソース路を含むトランジスタＭＲ１からなることを特徴とする請求項２９に記載のノイズキャンセル回路。
【請求項３５】
キャパシタＣ１が個別キャパシタ素子からなることを特徴とする請求項２９に記載のノイズキャンセル回路。
【請求項３６】
キャパシタＣ１がトランジスタＭ５のゲートに接続されたゲートと、供給レール電圧ＶＳＳに一緒に接続されたソースとドレインとを有するトランジスタＭＣ１からなることを特徴とする請求項２９に記載のノイズキャンセル回路。
【請求項３７】
各トランジスタＭ１〜Ｍ５がＮＭＯＳトランジスタからなることを特徴とする請求項２９に記載のノイズキャンセル回路。
【請求項３８】
各トランジスタＭ１〜Ｍ５がＰＭＯＳトランジスタからなることを特徴とする請求項２９に記載のノイズキャンセル回路。
【請求項３９】
トランジスタがＢＪＴトランジスタからなり、制御端子がＢＪＴトランジスタのベースからなり、電流路がＢＪＴトランジスタのコレクタエミッタ路からなることを特徴とする請求項１１に記載のコヒーレントノイズキャンセル回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光学記憶分野と他の分野に有用なコヒーレントノイズキャンセル回路及びコヒーレントノイズキャンセル方法に関する。
【背景技術】
【０００２】
光学記憶媒体（例えばＣＤやＤＶＤ）へデータを書き込み、そこからデータを読み出すことができるデバイスは通常、光源と光検出器（光学ピックアップとしても知られる）を含む。書き込み中に、データは光を異なったように反射する「バンプ」と「ランド」の形態の媒体に与えられる。読み出し中に、光源、例えばレーザーダイオードは媒体に向かって光源信号を発生し、媒体で反射する光が媒体に記憶されたデータで変調される。光検出器、例えば１つ以上のフォトディテクターにより媒体で反射した光を検出する。この光検出器の出力はデータ信号となる。データ信号は通常、アナログ‐デジタル変換器などに提供される前に前置増幅器で増幅される。
【０００３】
従来において、ノイズキャンセル方法は主に、光源からのノイズの懸念なしに前置増幅器への入力段で発生されるノイズを低減することに焦点を当てた。しかしながら、データ速度が増加するにつれ、光源からのノイズが全体のノイズのより重要な部分となりつつあり、入力段からのノイズと同じオーダーの大きさに近づく。加えて、次世代光学記憶デバイスは、従来のレーザーダイオードよりずっと大きいノイズの青色レーザーダイオードを使用する。加えて、光源からのノイズを低減、好ましくはキャンセルする必要がある。
【０００４】
本発明は、データ信号を発生するのに使用する信号に存在するノイズによるデータ信号に存在するノイズをコヒーレントキャンセルする回路及び方法を提供する。
【０００５】
データ信号を発生するのに使用する信号から分裂される光源信号は、データ信号にも存在する高周波数ノイズ成分を含む。本発明の実施例によれば、この光源信号に低域通過フィルタを施し、光源信号の低周波数成分を含む第１の信号を発生する。また、光源信号はデータ信号から減算され、光源信号の低周波数成分と高周波数成分を差し引いたデータ信号を含む第２の信号を発生する。第１の信号と第２の信号は一緒に加えられて光源信号の高周波数ノイズ成分を差し引いたデータ信号を含む出力信号を発生する。また、本発明の目的は、斯かるコヒーレントノイズキャンセルを行う回路を提供することにある。
【０００６】
本発明の更なる実施例、特徴及び利点は後述する発明の詳細な説明、図面及び請求の範囲からより明瞭になる。
【０００７】
本発明は、コヒーレントノイズキャンセルを行う回路及び方法を提供する。コヒーレントノイズキャンセルの基本概念を初めに図１を参照して説明する。
【０００８】
上述したように、読み出し中に、光源（図示せず）は光源信号を発生する。この光源信号は例えばビームスプリッターにより分裂され、光信号の大部分が媒体（図示せず）に向い、光信号の小部分がモニタ用フォトディテクターダイオード１０２（自動パワー制御ループにおいてよく使用される）に向うようにする。１つ以上の更なるフォトディテクターダイオード１１２により媒体で反射した光を検出する。フォトディテクターダイオード１０２及び１１２により発生した電流はそれぞれ前置増幅器１０４及び１１４で増幅され、各信号が光源により発生したノイズを含む光源電流信号Ｉｓ及びデータ電流信号Ｉｄを発生する。
【０００９】
例えば高域通過フィルタ１０６により高域通過フィルタを施した後、光源電流信号Ｉｓは、データ電流信号Ｉｄにまだ存在する光源からのノイズをゼロにするように同位相のデータ電流信号Ｉｄと合成される。理想的な伝達関数では、図１に示すように、データ電流信号Ｉｄを、例えばディバイダ１２０を使用して光源電流信号Ｉｓで除算する。しかしながら、正確な除算はチップ機能に組み入れるのがしばしば難しくなる。
【００１０】
図２は、除算を使用してコヒーレントノイズキャンセルを行うのではなく、ブロック又はノード２２０で生じるように示す減算を使用する本発明の実施例である。除算ではなく減算を使用する理由は、減算の方がより容易にチップ機能に組み入れられるからである。より詳細には、本発明の実施例によると、光源電流信号Ｉｓを減算ノード２２０でデータ電流信号Ｉｄから減算し、そのノード２２０の出力でＩｄ−Ｉｓを発生する。光源電流信号Ｉｓは本質的に高周波数ノイズ成分を有するＤＣ信号である。ノード２２０で、光源電流信号Ｉｓの高周波数（ＨＦ）成分と低周波数（ＬＦ）成分の両方（即ちＤＣ信号）をデータ電流信号Ｉｄから減算する。よって、光源電流信号Ｉｓのノイズをデータ電流信号Ｉｄ（データ電流信号Ｉｄは光源電流信号Ｉｓを使用して発生するので同じノイズを含む）から外に減算するのを所望するなら、光源電流信号ＩｓのＨＦ成分のみをデータ電流信号Ｉｄから減算するべきである。これは、図２に示すように、低域通過フィルタ（ＬＰＦ）２０６を使用して光源電流信号Ｉｓに低域通過フィルタを施してノード２２２で光源電流信号ＩｓのＬＦ成分を加算して戻すことにより達成され、光源電流信号ＩｓのＨＦ成分を差し引いたデータ電流信号Ｉｄに等しい出力信号Ｉｏｕｔを発生する。図２ではまた、減算によりより完全に近いキャンセルができるように利得微調整ブロック２０２を含む。図中の用語「Ｉｓ（ＨＦ）」は光源電流信号ＩｓのＨＦ成分を表し、用語「Ｉｓ（ＬＦ）」は光源電流信号ＩｓのＬＦ成分を表し、用語「Ｉｓ」はＨＦ成分とＬＦ成分の両方を有する光源電流信号を表す。
【００１１】
本発明の回路実施例を説明する前に、最初に以下の数学的方程式を参照してコヒーレントノイズキャンセルを説明することは役立つ。
【００１２】
受信した光源電流信号Ｉｓは以下の方程式で表すことができる。
Ｉｓ＝Ｋｓ×（Ｓ＋Ｎｓ）
ここで、Ｋｓは光源電流信号Ｉｓの伝達係数であり、Ｓは元の光源信号（可能なＤＣ定数）であり、Ｎｓは光源電流信号Ｉｓに存在する不所望なノイズ成分である。
【００１３】
受信したデータ電流信号Ｉｄは以下の方程式で表すことができる。
Ｉｄ＝（Ｃ＋Ｍ）×Ｋｄ×（Ｓ＋Ｎｓ）
ここで、Ｋｄはデータ電流信号Ｉｄの伝達係数であり、Ｃはデータ電流信号Ｉｄの定数部分であり、Ｍはデータ電流信号Ｉｄの変調部分（この変調部分は有益な情報を含む）である。
【００１４】
光源からのノイズをデータ電流信号Ｉｄから除去する最も正確な方法は、以下に示すように、導出したデータ電流信号Ｉｄを導出した光源電流信号Ｉｓで除算することである。
Ｉｄ＿除算＝Ｉｄ／Ｉｓ＝（Ｃ＋Ｍ）×Ｋｄ×（Ｓ＋Ｎｓ）
／（Ｋｓ×（Ｓ＋Ｎｓ））＝（Ｃ＋Ｍ）×Ｋｄ／Ｋｓ
しかしながら、上述したように、正確な除算はチップ機能に組み入れるのがしばしば難しくなる。したがって、本発明の実施例によると、以下に示すように、ノイズキャンセルは減算を使用して達成される。
Ｉｄ＿減算＝Ｉｄ−Ｋａ×Ｉｓ＝（Ｃ＋Ｍ）×Ｋｄ×（Ｓ＋Ｎｓ）−Ｋａ×Ｋｓ×（Ｓ＋Ｎｓ）
ここで、Ｋａは２つの信号の利得をバランスするのに必要な加算調整である。
【００１５】
この方程式を並び替えると、
Ｉｄ＿減算＝Ｍ×Ｋｄ×（Ｓ＋Ｎｓ）＋（Ｃ×Ｋｄ−Ｋａ×Ｋｓ）×（Ｓ＋Ｎｓ）
【００１６】
Ｋａの値をＫａ＝Ｃ×Ｋｄ／Ｋｓとなるように調整すると、
Ｉｄ＿減算＝Ｍ×Ｋｄ×（Ｓ＋Ｎｓ）
【００１７】
通常、光学記憶の場合及び同様の用途のように変調Ｍがデータ信号の静的成分Ｃに比して小さいなら、これは全体のノイズレベルの大幅な減少を表す。
【００１８】
ノイズキャンセルループに除算の代わりに減算を使用することは多くの利点がある。例えば、一般に、除算を行なう集積回路よりも減算を行なう集積回路を設計し実施する方がより簡単になる。更に、減算を行なう集積回路は、プロセスと独立して作られ得る。加えて、減算を行なう集積回路は除算を行なう集積回路より高速であり、より高周波数でより高い正確さを有する。また、減算を行なう集積回路は除算を行なう集積回路よりオフセットによる影響がない。更に、減算回路では、（通常、光学記憶用途のように）大きな静止ＤＣ成分により精度が改善する。
【００１９】
詳細な実施例によると、光源から直接に導出した信号は、媒体から導出したデータ信号よりも比例的に強くなり得る。この事実はキャンセル信号に必要な利得の量を減少させ、それにより光源信号回路から主要なデータチャネルに寄与する付加ノイズの量を減少させる。
【００２０】
重要な実施の詳細は減算プロセスまで２つの信号路の伝播遅延を整合することである。しかしながら、減算プロセスを実施するため信号路は機能的に異なっている必要がある。また、２つの信号路の１つは、良好なキャンセル性能のため信号路を利得バランスするように利得微制御を提供することが好ましい。好ましいことに、利得が相互の５％内にあるように信号路を調整できる。加えて、光源信号路はキャンセルプロセスで光源波形からのノイズのみを使用することを確保するようにＤＣ大きさではなく光源波形の静止ＤＣ成分を除去するフィルタリングを提供するべきである。２つの信号路のこれらの機能的差は伝播遅延バランスを特に困難にさせる。２００ｐｓ以下のオーダーの伝播遅延整合はより高速なＤＶＤ光学記憶速度での良好なノイズキャンセルのため好ましい。
【００２１】
入力電流信号を減算ブロックに提供する前置増幅器は利用可能な利得設定の完全な範囲に亘って殆ど一定のバンド幅の付加的利点を提供する従来の電流設定アプローチを使用して開発できる。バンド幅は殆ど一定であるので、伝播遅延は異なった利得設定で殆ど一定に保たれ、高周波数での全体のチャネルバランスを改善する。
【００２２】
上述の問題を解決するために提案した新規の手段は、３つの機能（即ちフィルタリング、利得微調整及び減算）を単一の回路に組み合わせて、データ信号の信号路を可能な限り簡単にすることである。本発明の実施例による回路の実施は以下に述べる。
【００２３】
本発明の回路の実施は、初めに図３Ａと図３Ｂの高レベル回路図を参照して述べる。図では、光源信号Ｉｓとデータ信号Ｉｄ（それぞれの前置増幅器の出力で提供される）は簡単な電流源として示す。
【００２４】
図３Ａに示すように、２つの高速電流ミラー３０２、３０６及び１つの低速電流ミラー３０４を使用して本発明の実施例を行なう。より詳細には、光源信号Ｉｓを高速電流ミラー３０２の入力へ提供する。データ信号Ｉｄを高速電流ミラー３０２の出力に接続されたノードＮｓｕｂへ提供し、ノードＮｓｕｂから流出するＩｄ−Ｉｓを発生させる。換言すれば、ノードＮｓｕｂは図２に示すノード２２０の減算機能を果たす。
【００２５】
また、光源信号Ｉｓは、入出力間に低域通過フィルタ（ＬＰＦ）３０８を含む低速電流ミラー３０４の入力にも提供され、低速電流ミラー３０４の出力で光源信号ＩｓのＬＦ成分のみを発生する。
【００２６】
低速電流ミラー３０４の出力は高速電流ミラー３０６の入力に接続され、高速電流ミラー３０６の出力で光源信号ＩｓのＬＦ成分のみを発生する。高速電流ミラー３０６の出力で接続されたノードＮｓｕｍにてノードＮｓｕｂからのＩｄ−ＩｓにＩｓのＬＦ成分を加え、光源電流信号ＩｓのＨＦ成分を差し引いたデータ信号Ｉｄに等しい出力信号Ｉｏｕｔを発生する。換言すれば、ノードＮｓｕｍは図２に示すノード２２２の加算機能を果たす。このように、本発明の実施例によるコヒーレントノイズキャンセルは行われる。
【００２７】
ノードＮｓｕｂとＮｓｕｍについて別々に上述した。しかしながら、図３Ａから分かるように、これらのノードは実際には（その間に素子を有さず、或いは図３Ｂから分かるように間にトランジスタの電流路を有して）一緒に接続されている。したがって、これらのノードは、データ信号Ｉｄを内に加え、光源信号ＩｓのＨＦ成分とＬＦ成分を外に減算し、光源信号ＩｓのＬＦ成分を内に加え戻す単一ノードとしてみなすことができ、光源電流信号ＩｓのＨＦ成分を差し引いたデータ信号Ｉｄに等しい出力信号Ｉｏｕｔを発生する。
【００２８】
本発明の実施例によれば、高速電流ミラー３０２は共通のソース構成と共通のゲート構成にて接続されたトランジスタＭ１とトランジスタＭ２を含む。トランジスタＭ２のゲートとドレインは一緒に接続される。トランジスタＭ２のドレインは高速電流ミラー３０２の入力を形成し、トランジスタＭ１のドレインは低速電流ミラー３０４の出力を形成する。トランジスタＭ１とトランジスタＭ２はそれらのソースが供給電圧レールＶＳＳ（例えば０Ｖ）に接続されたＮＭＯＳトランジスタであるように示す。
【００２９】
本発明の実施例によれば、低速電流ミラー３０４は共通のソース構成にて接続されたトランジスタＭ５とトランジスタＭ２を含み、トランジスタＭ５のゲートとトランジスタＭ２のゲートとの間に低域通過フィルタ（ＬＰＦ）３０８を有する。よって、トランジスタＭ２は高速電流ミラー３０２と低速電流ミラー３０４の両方の一部であり、トランジスタＭ２のドレインは高速電流ミラー３０２と低速電流ミラー３０４の両方の入力を形成する。上述したように、低速電流ミラー３０４の入力は光源信号Ｉｓを受信する。トランジスタＭ５のゲートとトランジスタＭ２のゲートとの間に接続されたＬＰＦ３０８は、低速電流ミラー３０４の出力で光源信号ＩｓのＬＦ成分のみを発生する。
【００３０】
別な様に述べると、高速電流ミラー３０２の入力はＬＰＦ３０８の入力に接続され、ＬＰＦ３０８の出力がトランジスタＭ５の制御端子に接続される。トランジスタＭ５の制御端子はトランジスタＭ５の電流路を通る電流の流れを制御する。トランジスタＭ５が図示するようにＣＭＯＳトランジスタであるなら、制御端子はゲート端子であり、電流路がドレインソース路となる。図３Ａと図３Ｂに示すように、電流路を高速電流ミラー３０６の入力に接続する。回路をＣＭＯＳトランジスタの代わりにＢＪＴトランジスタを用いて実施するなら、トランジスタＭ５の制御端子はベース端子となり、電流路がコレクタエミッタ路となる。
【００３１】
本発明の実施例によれば、高速電流ミラー３０６は共通のソース構成と共通のゲート構成にて接続されたトランジスタＭ６とトランジスタＭ７を含む。トランジスタＭ６のゲートとドレインは一緒に接続される。トランジスタＭ６のドレインは高速電流ミラー３０６の入力を形成し、トランジスタＭ７のドレインは高速電流ミラー３０６の出力を形成する。トランジスタＭ６とトランジスタＭ７はそれらのソースが供給電圧レールＶＤＤ（例えば３．３Ｖ）に接続されたＰＭＯＳトランジスタであるように示す。図３Ａに示すＬＰＦ３０８はトランジスタＭ６とトランジスタＭ７のゲート間に配置するように移動でき、その場合、高速電流ミラー３０６は（変更電流ミラー３０６と呼ばれる）低速電流ミラーとなる。これにより、光源信号ＩｓのＨＦ成分とＬＦ成分の両方が変更電流ミラー３０６の入力に提供され、ＬＦ成分のみが変更電流ミラー３０６の出力に現れる。斯かる変更実施例でも、図３Ａと同一効果を得る。
【００３２】
図３Ｂは、本発明の他の実施例による図３Ａの高速電流ミラー３０２の入力と出力を逆にしたものであり、よって図３Ｂでは高速電流ミラー３０２´とする。また、更なるトランジスタＭ３を適宜加え、トランジスタＭ１とＭ２間にフィードバックを提供して、トランジスタＭ１のドレインでの電流とトランジスタＭ２のドレインでの電流（即ち高速電流ミラー３０２´の入力と出力での電流）の両方が光源信号Ｉｓに等しいままであるようにする。図３Ｂの回路は少しより良い性能で図３Ａの回路と同様に動作する。この実施例では、低速電流ミラー３０４´がトランジスタＭ５とトランジスタＭ１（図３Ａの場合のトランジスタＭ２ではない）を含む。よって、トランジスタＭ１は高速電流ミラー３０２´と低速電流ミラー３０４´の両方の一部であり、トランジスタＭ１のドレインは高速電流ミラー３０２´と低速電流ミラー３０４´の両方の入力を形成する。図３Ａの場合の様に、図３ＢのＬＰＦ３０８はトランジスタＭ６とトランジスタＭ７のゲート間に配置するように移動でき、その場合、高速電流ミラー３０６は（変更電流ミラー３０６と呼ばれる）低速電流ミラーとなる。これにより、光源信号ＩｓのＨＦ成分とＬＦ成分の両方が変更電流ミラー３０６の入力に提供され、ＬＦ成分のみが変更電流ミラー３０６の出力に現れる。斯かる変更実施例でも、図３Ｂと同一効果を得る。
【００３３】
本発明の実施例による図３Ａと図３Ｂに示すＬＰＦ３０８は、（図４Ａと図４Ｂに示すように）簡単なＲＣ回路を用いて実施され得る。典型的なカットオフ周波数は１００ＫＨｚである。ＬＰＦ３０８のカットオフ周波数はＬＰＦ３０８の抵抗器及び／又はキャパシタの値を調節することにより調節され得る。例えば、ＬＰＦ３０８のキャパシタは、回路の内外にスイッチされ得る選択可能な異なったサイズのキャパシタアレイを用いて実施され得る。適切なカットオフ周波数を提供するように１つ以上のキャパシタを同時に選択できる。
【００３４】
図３Ａと図３Ｂの回路のバンド幅は電流依存性である。したがって、本発明の実施例によれば、適切なバンド幅が全入力条件下で得られるために、回路のトランジスタを通る適切な静止電流を設定するようにバイアス電流を使用できる。斯かる実施例を、図４Ａと図４Ｂを参照して説明する。
【００３５】
図４Ａは図３Ａに似ているが、バイアス電流信号Ｉｑを提供するバイアス電流源と、追加のトランジスタＭ３とＭ４が追加されている。図４Ｂは図３Ｂに似ているが、バイアス電流源とトランジスタＭ４が追加されている。図４Ａと図４Ｂでは、トランジスタＭ３とＭ４が電圧フォロワ構成にて接続され、それらのゲートが一緒に接続され、トランジスタＭ４のドレインがトランジスタＭ４のゲートに接続されている。トランジスタＭ４のソースはトランジスタＭ２のドレインに接続されている。トランジスタＭ３のソースはトランジスタＭ１のドレインに接続されている。このように、トランジスタＭ１とＭ２の電圧がバランスされる。また、この配置は、入力（低インピーダンス）から出力（高インピーダンス）への適切なインピーダンス変換を提供する。バイアス電流Ｉｑは回路で相殺され、よってバイアス電流についてはこれ以上詳述しない。
【００３６】
図４Ａと図４Ｂでは、ＬＰＦ３０８は、抵抗器Ｒ１及びキャパシタＣ１を含むＲＣ回路として示す。抵抗器Ｒ１は例えば幾十〜幾百ｋΩのオーダーになり得る。抵抗器Ｒ１はポリ抵抗器のような抵抗性材料を含む個別抵抗器を用いて実施され得る。抵抗器Ｒ１は、３極領域に素子を置いて抵抗器として動作させる制御ゲート電圧を有する例えばＭＯＳ素子のようなトランジスタを用いて実施され得る。キャパシタＣ１は例えば５〜５０ｐＦのオーダーになり得る。キャパシタＣ１は個別キャパシタを用いて実施され得る。キャパシタＣ１は例えば一緒に結合されたソースとドレインを有するＭＯＳ素子のようなトランジスタを用いて実施され得る。例えば、図５Ａと図５Ｂはそれぞれ、図４Ａと図４Ｂの回路を示すが、トランジスタを用いて実施される抵抗器Ｒ１とキャパシタＣ１を有する。抵抗器Ｒ１及び／又はキャパシタＣ１の値を調節してフィルタポールの時間定数を調節する。
【００３７】
図２にブロック２０２として示す利得微調整は、トランジスタＭ５及び／又はトランジスタＭ６とトランジスタＭ７と共にトランジスタＭ２のサイズを調節することにより、及び／又はトランジスタＭ１のサイズを調節することにより達成できる。例えば、トランジスタＭ２は、各々のソースで回路の内外にスイッチされ得る選択可能な異なったサイズのトランジスタアレイを用いて実施され得る。適切な利得微調整を提供するように１つ以上のトランジスタを同時に選択できる。光源信号側からの回路の利得はトランジスタＭ１のトランジスタＭ２に対するサイズ比で定める。データ信号側からの回路の利得は全条件下で１のままであることが好ましく、トランジスタＭ５、Ｍ６及びＭ７を通るミラー電流路により出力オフセットが全条件下で変化しないままであることを確保する。
【００３８】
トランジスタＭ６及びＭ５を経由してトランジスタＭ７を通る電流バイアス路を、明瞭のため、最も簡単な形態で示す。一般に、電流ミラー３０６は静止オフセット誤差を最小にして電源除去を改善するようにカスコードされるべきである。
【００３９】
トランジスタＭ１〜Ｍ５はＮＭＯＳトランジスタとして示し、トランジスタＭ６〜Ｍ７はＰＭＯＳトランジスタとして示したが、トランジスタＭ１〜Ｍ５はｎｐｎＢＪＴトランジスタで置換でき、トランジスタＭ６〜Ｍ７はｐｎｐＢＪＴトランジスタで置換できる。さらに、回路はＮＭＯＳトランジスタをＰＭＯＳトランジスタで、ＰＭＯＳトランジスタをＮＭＯＳトランジスタで置換し、供給レール電圧を適切に調節することにより必然的にフリップされよう。同様に、回路はｎｐｎＢＪＴトランジスタをｐｎｐＢＪＴトランジスタで、ｐｎｐＢＪＴトランジスタをｎｐｎＢＪＴトランジスタで置換することによりフリップされよう。
【００４０】
本発明の実施例は光学記憶素子を用いる用途に有益であるが、単一回路が源と導出したデータストリームの両方からのコヒーレント波形を得ることができる他の用途にも適用できる。
【００４１】
以上の説明は本発明の実施例についてある。これらの実施例は図示と説明の目的のために提供するものであり、包括的なものではないし、或いは本発明を開示した正確な形態に限定するものでもない。多くの修正と変更が考え得る。実施例は発明の原理とその実用的用途を最も良く説明するために選んで記述し、それにより発明を理解できるようにした。修正と変更は本発明の精神と範囲内で有り得る。本発明の範囲は請求の範囲によって明確になる。
【図面の簡単な説明】
【００４２】
【図１】図１は、いかにコヒーレントノイズキャンセルを、除算を使用して行うことができるかを説明するための高レベルブロック図である。
【図２】図２は、いかにコヒーレントノイズキャンセルを、減算を使用して行うことができるかを説明するための高レベルブロック図である。
【図３Ａ】図３Ａは、本発明の実施例による減算を使用してコヒーレントノイズキャンセルを提供する高レベルブロック図である。
【図３Ｂ】図３Ｂは、本発明の他の実施例による減算を使用してコヒーレントノイズキャンセルを提供する高レベルブロック図である。
【図４Ａ】図４Ａは、本発明の実施例による図３Ａの高レベルブロック図の低レベル回路実施例である。
【図４Ｂ】図４Ｂは、本発明の実施例による図３Ｂの高レベルブロック図の低レベル回路実施例である。
【図５Ａ】図５Ａは、本発明の実施例に従って、図４Ａに示す抵抗器とキャパシタの機能が特にトランジスタを用いて実施されることを除き、図４Ａと同様である。
【図５Ｂ】図５Ｂは、本発明の実施例に従って、図４Ｂに示す抵抗器とキャパシタの機能が特にトランジスタを用いて実施されることを除き、図４Ｂと同様である。
【図１】
2005322367.tif 000003
【図２】
2005322367.tif 000004
【図３Ａ】
2005322367.tif 000005
【図３Ｂ】
2005322367.tif 000006
【図４Ａ】
2005322367.tif 000007
【図４Ｂ】
2005322367.tif 000008
【図５Ａ】
2005322367.tif 000009
【図５Ｂ】
2005322367.tif 000010