(57)【要約】【課題】半導体素子における逆方向電流の発生を抑制して、良好なショットキ特性を有する半導体素子を提供する。【解決手段】半導体素子１０は、サファイア基板等の基板１２と、当該基板上に設けられていて、ｎ−ＡｌＧａＮ層２８を最表層として含む化合物半導体層２０と、ショットキ電極３２とを具えている。ショットキ電極３２は、ルテニウム層３２ａを含んでいる。このルテニウム層は、ｎ−ＡｌＧａＮ層に接するように設けられている。【選択図】図１ 
2005244049.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられていて、ｎ−ＡｌＧａＮ層を最表層として含む化合物半導体の積層構造と、
前記ｎ−ＡｌＧａＮ層に接して設けられているルテニウム層を含むショットキ電極とを具えることを特徴とする半導体素子。
【請求項２】
前記基板は、サファイア基板であり、前記化合物半導体の積層構造は、基板上に設けられているバッファ層、該バッファ層上に設けられているｉ−ＧａＮ層、該ｉ−ＧａＮ層上に設けられているｉ−ＡｌＧａＮ層、該ｉ−ＡｌＧａＮ層上に設けられているｎ−ＡｌＧａＮ層を含むことを特徴とする請求項１に記載の半導体素子。
【請求項３】
基板を準備する工程と、
前記基板上に、ｎ−ＡｌＧａＮ層を最表層として含む化合物半導体の積層構造を形成する工程と、
前記ｎ−ＡｌＧａＮ層に、ルテニウム層を含むショットキ電極を当該ルテニウム層を該ｎ−ＡｌＧａＮ層と接触させて、形成する工程と
を含むことを特徴とする半導体素子の製造方法。
【請求項４】
前記ショットキ電極を形成する工程は、カーボン製のハースライナを用いた電子ビーム蒸着法により行われる工程であることを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項５】
前記ショットキ電極を形成する工程は、加速電圧８ｋｅＶ、フィラメント電流を１７〜１８アンペアの範囲内として、及びエミッション電流を０．１８〜０．２７アンペアの範囲内として行われることを特徴とする請求項又３は４に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子及びその製造方法に関し、特にショットキ接合を有する半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
従来、窒化ガリウム系半導体を利用した、いわゆる電界効果型トランジスタにおいて、ショットキ特性を得るためのゲート電極として、ニッケルを材料として使用する構成が知られている。
【０００３】
例えば、ＡｌxＧａ1-xＮ／ＧａＮヘテロ接合界面に生じる二次元電子ガスを利用した高電子移動度トランジスタ（High Electron Mobility Transistor:HEMT、以下単にＨＥＭＴとも称する。)が知られている（例えば、非特許文献１参照）。このＨＥＭＴにおいては、Ｎｉ（ニッケル）をゲート電極の材料としている。
【非特許文献１】W. Lu, J. Yang, M. A. Khan, I. Adesida, IEEE Transactions on Electron Devices, Vol. 48, No. 3, 581 (2001) "AlGaN/GaN HEMTs on SiC with over 100GHz fT and Low Microwave Noise"
【発明の開示】
【発明が解決しようとする課題】
【０００４】
例えば、上述の非特許文献１に記載されている技術によれば、ゲート電極には、材料としてニッケルが使用されている。このように、ニッケルによりゲート電極を形成すると、特に、動作時に、窒化物半導体に対して、逆方向電流が発生してしまう。従って、半導体素子の動作の信頼性が低下してしまう。
【０００５】
上述したように、半導体素子の逆方向電流の発生を効果的に抑制するための構成は、依然として実現されていないのが現状である。従って、かかる逆方向電流の発生を効果的に抑制した半導体素子を実現するための技術が嘱望されている。
【課題を解決するための手段】
【０００６】
この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明の半導体素子は、下記のような構成上の特徴を有している。
【０００７】
すなわち、この発明の半導体素子は、基板と、基板上に設けられていて、ｎ−ＡｌＧａＮ層を最表層として含む化合物半導体の積層構造と、ｎ−ＡｌＧａＮ層に接して設けられているルテニウム層を含むショットキ電極とを具える。
【０００８】
また、この発明の半導体素子の製造方法によれば、基板を準備する工程と、基板上に、ｎ−ＡｌＧａＮ層を最表層として含む化合物半導体層を形成する工程と、ｎ−ＡｌＧａＮ層に、ルテニウム層を含むショットキ電極を、このルテニウム層をｎ−ＡｌＧａＮ層と接触させて、形成する工程とを含む。
【発明の効果】
【０００９】
この発明の半導体素子の構成によれば、ｎ−ＡｌＧａＮ層とこれに接触するルテニウム層とにより、良好な特性を有するショットキ接合を形成することができる。従って、いわゆる逆方向電流を効果的に抑制することができる。従って、かかる構成を、例えば、いわゆる電界効果型トランジスタのゲート電極として適用すれば、逆方向電流の発生により空乏層の制御が困難となることに起因するトランジスタの増幅機能の損失を、より効果的に低減することができる。すなわち、より高性能な半導体素子を提供することができる。
【００１０】
また、この発明の半導体素子の製造方法によれば、上述した効果を奏する半導体素子を効率的に製造することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、何らこれらに限定されない。
【００１２】
１．半導体素子の構成
この発明の半導体素子の構成例について、図１を参照して説明する。
【００１３】
図１は、この発明の半導体素子１０の構成を説明するために、素子の切断面の切り口を概略的に示した説明図である。ここでは、いわゆる高電子移動度トランジスタ（以下、単にＨＥＭＴとも称する。）が具えるＧａＮ系化合物半導体の積層構造を用いたショットキダイオードの構成を例にとって説明する。
【００１４】
この発明の半導体素子１０は、基板１２に形成されている。この例では、基板１２を、サファイア基板としてある。
【００１５】
この基板１２の一方の表面（基板面とも称する。）１２ａ上には、複数の層を含む化合物半導体の積層構造（単に、化合物半導体層とも称する。）２０が設けられている。
【００１６】
基板１２上には、第１バッファ層２２として、ＧａＮバッファ層が設けられている。第１バッファ層２２は、例えば、ＡｌＮの層としてもよい。
【００１７】
このＧａＮバッファ層上には、第２バッファ層２４、すなわちこの例ではｉ−ＧａＮ層が設けられている。
【００１８】
第２バッファ層２４上には、スペーサ層２６、すなわちこの例ではｉ−Ａｌ0.24Ｇａ0.76Ｎスペーサ層が設けられている。
【００１９】
スペーサ層２６上には、キャリアを供給する層であるドナー層（ショットキ接合層）２８であるｎ−Ａｌ0.24Ｇａ0.76Ｎドナー層２８が設けられている。
【００２０】
上述したスペーサ層２６及びドナー層２８を構成するＡｌＧａＮ層の組成は、例示に過ぎない。すなわち、ＡｌＧａＮ層の組成比は、ＡｌxＧａ1-xＮ（０≦ｘ＜１）と定義され、この範囲で任意好適な組成比とすることができる。形成される膜の品質（表面の荒れ）、２次元電子層（２ＤＥＧ)の電子の移動度を考慮すると、好ましくは、ｘを最大でも０．５程度とするのがよい。
【００２１】
このように、この例の化合物半導体層２０は、基板１２上に、第１バッファ層２２、第２バッファ層２４、スペーサ層２６及びドナー層２８とを順次に積層させて構成した構造体を有している。
【００２２】
ドナー層２８の表面２８ａ上には、ショットキ電極３２と、オーミック電極３４が互いに離間して、形成されている。
【００２３】
この発明のショットキ電極３２は、ルテニウム層３２ａと、このルテニウム層３２ａ上に設けられている酸化防止膜３２ｂとを含んでいる。ルテニウム層３２ａは、ショットキ接合層２８と接触して双方が相俟って、いわゆるショットキ接合を形成している。酸化防止膜３２ｂは、一般的な酸化防止膜とすることができる。この酸化防止膜３２ｂは、例えば、金（Ａｕ）を材料とする膜とするのが好適である。
【００２４】
オーミック電極３４は、この例ではチタン（Ｔｉ)から選択される第１オーミック金属層３４ａと、この第１オーミック金属層３４ａ上に設けられている第２オーミック金属層３４ｂとを含んでいる。第２オーミック金属層３４ｂは、オーミック接触抵抗の低減を図るため、例えばアルミニウム（Ａｌ）を材料として形成するのが好適である。
【００２５】
上述した説明からも明らかなように、この発明の半導体素子１０は、ドナー層２８であるｎ−ＡｌＧａＮ層と、ショットキ電極３２として、ｎ−ＡｌＧａＮ層とショットキ接合を形成するルテニウム層３２ａとを含む構成となっている。
【００２６】
このような構成とすれば、極めて良好な電気的特性に優れたショットキ接合を得ることができる。すなわち、具体的には、逆バイアス状態において、いわゆる逆方向電流の発生を防止することができるので、逆方向電流の発生により空乏層の制御が困難となることに起因するトランジスタの増幅機能の損失を、より効果的に低減することができる。
【００２７】
上述したルテニウム金属層３２ａをｎ−ＡｌＧａＮ層とショットキ接合させた化合物半導体素子の構成は、かかるショットキ接合の特性を評価するための単なる例示に過ぎず、従ってこの発明はショットキ接合層としてｎ−ＡｌＧａＮ層が適用されるあらゆる化合物半導体素子の電極の接合に、適用することができる。具体的には、例えば、この発明は、上述したＨＥＭＴ等の電界効果型トランジスタのゲート電極の構成に適用して好適である。
【００２８】
２．半導体素子の製造方法
次に、図１を参照して説明した半導体素子１０の製造方法について、図２を参照して説明する。
【００２９】
図２（Ａ)、（Ｂ)、（Ｃ)及び（Ｄ)は、製造工程を説明するために、製造中途の半導体素子を切断した切り口を示す概略的な図である。
【００３０】
先ず、図２（Ａ）に示すように、この例ではサファイヤ基板である基板１２を準備する。
【００３１】
次いで、図２（Ｂ)に示すように、基板１２の表面１２ａに複数の層からなる化合物半導体層２０を形成する。この積層構造体２０は、複数の化合物半導体の層を、順次に、エピタキシャル成長させることにより形成する。
【００３２】
この例では、先ず、ＧａＮ層である第１バッファ層２２を、基板１２上に形成する。この形成は、任意好適な条件で行われる従来公知の有機金属気相成長法（ＭＯＣＶＤ）法により行うことができる。また、例えば、分子線エピタキシャル法（ＭＢＥ法）を適用することもできる。
【００３３】
同様の有機金属気相成長工程により、第１バッファ層２２上に、この例ではｉ−ＧａＮ層である第２バッファ層２４を形成する。
【００３４】
次いで、第２バッファ層２４上に、ｉ−Ａｌ0.24Ｇａ0.76Ｎ層であるスペーサ層２６を形成する。
【００３５】
次に、スペーサ層２６上に、ｎ−Ａｌ0.24Ｇａ0.76Ｎ層であるドナー層２８を形成する。
【００３６】
このようにして、順次に成膜を行うことにより、複数の層が積層された、化合物半導層２０を形成する。
【００３７】
然る後、図２（Ｃ)に示すように、化合物半導体層２０上に、オーミック電極３４を形成する。この例では、先ず、チタン（Ｔｉ)及びアルミニウム（Ａｌ）を用いて、従来公知のマスク工程、電子ビーム蒸着工程を任意好適な条件で行う。具体的には、オーミック電極の形状の開口を有するレジスト等のマスクを用いて、例えば、チタン膜を膜厚１５ｎｍ、次いでこのチタン膜上に、アルミニウム膜を膜厚２００ｎｍで積層する。
【００３８】
次に、従来公知のリフトオフ工程を行って、例えば、チタン膜である第１オーミック金属層３４ａ及びアルミニウム膜である第２オーミック金属層３４ｂを形成する。このようにして、オーミック電極３４が形成される。
【００３９】
次いで、窒素雰囲気下、５５０℃で１分間、アニール工程を行って、良好なオーミック接触を形成する。
【００４０】
次に、図２（Ｄ）に示すように、ショットキ電極３２を形成する。上述のオーミック電極３４の形成工程と同様にして、電子ビーム蒸着法により、ルテニウム（Ｒｕ)層を膜厚５０ｎｍとして形成する。次いで、ルテニウム層上に、電子ビーム蒸着法により、金（Ａｕ）膜を膜厚４００ｎｍとして形成する。次に、従来公知のリフトオフ工程を行って、ルテニウムを材料とするルテニウム層３２ａ及び、例えば金の膜である酸化防止膜３２ｂを形成する。このようにして、この例では、接合面積が２．５０×１０-5ｃｍ2であるショットキ電極３２が形成される。
【００４１】
ここで、ルテニウム層３２ａの成膜工程につき説明する。成膜に使用される装置は、従来公知の成膜装置を使用することができる。電子ビーム蒸着法は、ハースライナと呼ばれる、例えばコップ状の容器内に、蒸着材料、すなわちこの例では、ルテニウム（Ｒｕ)を充填し、このルテニウムに電子ビームを照射することにより、これを蒸発させて、ドナー層（ショットキ接合層）２８上に、ルテニウムの層を蒸着する。
【００４２】
ハースライナ中のルテニウムに照射される電子ビームの照射条件は、好ましくは、加速電圧を８ｋｅＶとし、フィラメント電流を１７〜１８Ａ（アンペア）の範囲内の値とし、エミッション電流を０．１８〜０．２７Ａ（アンペア）の範囲内の値とするのがよい。このような条件で電子ビームを照射すれば、０．０１ｎｍ／秒〜０．０６ｎｍ／秒の範囲内値の成膜速度を得ることができる。
【００４３】
なお、成膜速度を向上させるため、電子ビームのエミッション電流を上述した範囲より大きくすると、ハースライナ中のルテニウムは突沸してしまう恐れがある。
【００４４】
また、上述したハースライナは、一般に、銅（Ｃｕ）、タングステン（Ｗ)、その他のいずれかの適当な金属材料で形成されるが、例えば、耐熱性に優れたタングステン製のハースライナにルテニウムを充填して、電子ビームの照射を行う場合でも、高温により、ルテニウムとタングステンとが反応してしまい、ハースライナが破損する恐れがある。
【００４５】
従って、上述した条件で、ルテニウム層の電子ビーム蒸着工程を行う場合には、好ましくは、カーボン製のハースライナを使用するのがよい。
【００４６】
このようにして、電子ビーム蒸着工程を行えば、良好なショットキ特性を有するルテニウムのショットキ電極を効率的に形成することができる。すなわち、逆方向電流の発生が効果的に抑制された半導体素子を効率的に製造することができる。
【００４７】
３．半導体素子の電気的特性
図３を参照して、上述した構造を有する半導体素子の電流−電圧特性につき説明する。図３は、この発明の半導体素子の電流−電圧特性を説明するためのグラフである。図３において、横軸には、電圧（単位：Ｖ)を示してあり、及び縦軸には電流密度の絶対値（単位：Ａ／ｃｍ2）を対数表示として示してある。
【００４８】
グラフ（Ｉ)は、対照として、従来通り、ショットキ電極の材料をニッケル（Ｎｉ)とした以外は、上述した半導体素子と同一の構成を有するショットキダイオードの電流−電圧特性を示す図である。
【００４９】
グラフ（ＩＩ)は、上述した構造を有するこの発明のルテニウム層をショットキ電極とする半導体素子（ショットキダイオード）の電流−電圧特性を示す図である。
【００５０】
グラフ（ＩＩ)から明らかなように、印加される電圧を負の電圧とした場合を、−８ボルトから０ボルトに向かってみていくと、−８ボルトから−５ボルトあたりまででいわゆる逆方向電流は、約１／１００まで減少している。そして、−５ボルトから０ボルトまでで、逆方向電流は、さらに１／１０００まで減少して０（ゼロ）に近づいていく。
【００５１】
印加される電圧が正に転じると、急峻に電流密度の絶対値は大きくなっていく。
【００５２】
このようなグラフ（ＩＩ)の形状からもこの発明のルテニウム層をショットキ電極とする半導体素子は、良好なショットキ特性を有していることが理解できる。
【００５３】
グラフ（Ｉ)とグラフ（ＩＩ)との比較から明らかなように、半導体素子に負の電圧を印加した場合のルテニウム層をショットキ電極とする半導体素子の電流値（ＩＩ）は、従来のニッケル層をショットキ電極とする半導体素子の電流値（Ｉ)と比較して、全域で１／１００あるいはそれ以下に低減されていることが理解できる。具体的には、印加電圧−８ボルトから−６ボルトの範囲でみると、逆方向電流は、１／１０００程度に低減されていることがわかる。印加電圧−５ボルトから−３ボルトの範囲では、発生する逆方向電流の差は最大となり、１／１００００以下に低減されている。印加電圧−３ボルトから０ボルトの範囲では、発生する逆方向電流の差は若干小さくなるが、１／１００程度には低減されていることがわかる。
【００５４】
さらに、グラフ（Ｉ)及びグラフ（ＩＩ)の電流−電圧特性を有する半導体素子それぞれの順方向電圧を印加した場合の電気的特性につき、いわゆる熱電子放出理論（Ｔｈｅｒｍｉｏｎｉｃ  Ｅｍｉｓｓｉｏｎ  Ｔｈｅｏｒｙ）に基づいて、評価した。
【００５５】
この熱電子放出理論及びかかる理論から導かれる理想因子（ｎ値）の詳細については、この発明の要旨ではないので、その説明は省略する。
【００５６】
結果として、ルテニウム層をショットキ電極とする半導体素子の障壁高さは１．１ｅＶ（電子ボルト）であり、理想因子（ｎ値）は１．６であった。
【００５７】
一方、ニッケルをショットキ電極とする半導体素子の障壁高さは０．７７ｅＶであり、理想因子（ｎ値）は１．７であった。
【００５８】
このように、ルテニウム層をショットキ電極とする半導体素子の障壁高さが、ニッケルをショットキ電極とする半導体素子の障壁高さよりも大きいということは、ルテニウム層のショットキ電極が逆方向電流の発生をより効果的に抑制できることを意味している。
【００５９】
また、ルテニウム層をショットキ電極とする半導体素子の理想因子が、ニッケルをショットキ電極とする半導体素子の理想因子よりも１に近いということは、ルテニウム層をショットキ電極とする半導体素子の方が、より理想的なショットキ特性を得られていることを意味している。
【００６０】
すなわち、例えば、ショットキ接合層にｎ−ＡｌＧａＮ層を使用して、かつルテニウムのショットキ電極をゲート電極として採用して電界効果型トランジスタを製造すれば、ゲートリーク電流がより低減された、良好なショットキ特性を有する素子を得ることができる。
【産業上の利用可能性】
【００６１】
この発明の電界効果型トランジスタ等に適用して好適なショットキ電極の構成によれば、より電気的特性に優れたショットキ接合を有するショットキ電極を得ることができる。具体的には、この発明のショットキ電極は、素子のいわゆる逆バイアス状態において、逆方向電流の発生を抑制することができる。すなわち、逆方向電流の発生により空乏層の制御が困難となることに起因するトランジスタの増幅機能の損失を、より効果的に低減することができる。
【００６２】
また、この発明の製造方法によれば、かかる効果を奏するショットキ電極を具える半導体素子を効率的に形成することができる。
【図面の簡単な説明】
【００６３】
【図１】この発明の半導体素子の構成を説明するために、素子の切断面の切り口を概略的に示した説明図である。
【図２】（Ａ)、（Ｂ)、（Ｃ)及び（Ｄ)は、製造工程を説明するために、製造中途の半導体素子を切断した切り口を示す概略的な図である。
【図３】この発明の半導体素子の電流−電圧特性を説明するためのグラフである。
【符号の説明】
【００６４】
１０：半導体素子
１２：基板（サファイア基板）
１２ａ：表面
２０：化合物半導体層
２２：第１バッファ層
２４：第２バッファ層
２６：スペーサ層
２８：ドナー層（ショットキ接合層）
３２：ショットキ電極
３２ａ：ルテニウム層
３２ｂ：酸化防止膜
３４：オーミック電極
３４ａ：第１オーミック金属層
３４ｂ：第２オーミック金属層
【図１】
2005244049.tif 000003
【図２】
2005244049.tif 000004
【図３】
2005244049.tif 000005