(57)【要約】【課題】  液晶装置等の電気光学装置において、耐光性を高めると同時に蓄積容量を効率良く作り込む。【解決手段】  電気光学装置は、ＴＦＴアレイ基板（１０）上に、走査線（３ａ）及びデータ線（６ａ）と、これらに接続されたＴＦＴ（３０）と、これに接続された画素電極（９ａ）と、画素電位側容量電極（７１）と固定電位側容量電極（７２）とを含む蓄積容量（７０）と、ＴＦＴを構成する半導体層（１ａ）の少なくともチャネル領域（１ａ´）を平面的に見て覆う位置に積層されたカバー層（８０）とを備える。画素電位側容量電極及び固定電位側容量電極のうち一方の電極と、カバー層とは、同一シリコン層から形成されている。そして、係る一方の電極は、製造工程中にドープされることで、低抵抗化されている。【選択図】    図２
2005338876.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、一定の方向に延びる走査線及び該走査線に交差する方向に延びるデータ線と、前記走査線及び前記データ線の交差領域に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに対応してマトリクス状の配列がなされて設けられた画素電極とを備え、
前記走査線は、前記薄膜トランジスタのチャネル領域に対向する部分にゲート電極としての幅広部を有するとともに他の部分に幅狭部を有し、
前記幅広部の幅は、データ線の延びる方向に延びている前記チャネル領域のチャネル長を規定するように設けられていることを特徴とする電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス駆動方式の電気光学装置の技術分野に属し、特に画素電極に書き込まれた電位を保持するための蓄積容量と、画素スイッチング用の薄膜トランジスタ（Thin Film Transistor:以下適宜、ＴＦＴと称す）とを、基板上の積層構造中に備えた形式の電気光学装置及びその製造方法の技術分野に属する。
【背景技術】
【０００２】
ＴＦＴアクティブマトリクス駆動形式の電気光学装置では、各画素に設けられた画素スイッチング用ＴＦＴのチャネル領域に入射光が照射されると光による励起で電流が発生してＴＦＴの特性が変化する。特に、プロジェクタのライトバルブ用の電気光学装置の場合には、入射光の強度が高いため、ＴＦＴのチャネル領域やその周辺領域に対する入射光の遮光を行うことは重要となる。そこで従来は、対向基板に設けられた各画素の開口領域を規定する遮光膜により、或いはＴＦＴの上を通過すると共にＡｌ等の金属膜からなるデータ線により、係るチャネル領域やその周辺領域を遮光するように構成されている。また特開平９−３３９４４号公報には、屈折率が大きいａ−Ｓｉ（アモルファスシリコン）から形成された遮光膜で、チャネル領域に入射する光を減少させる技術が開示されている。更に、ＴＦＴアレイ基板上において画素スイッチング用ＴＦＴに対向する位置（即ち、ＴＦＴの下側）にも、例えば高融点金属からなる遮光膜を設けることがある。このようにＴＦＴの下側にも遮光膜を設ければ、ＴＦＴアレイ基板側からの裏面反射や、複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合に他の電気光学装置からプリズム等を突き抜けてくる投射光が、当該電気光学装置のＴＦＴに入射するのを未然に防ぐことができる。
【０００３】
他方、一般にこの種の電気光学装置においては、ＴＦＴのゲート電極に走査線を介して走査信号が供給されると、ＴＦＴはオン状態とされ、半導体層のソース領域にデータ線を介して供給される画像信号が当該ＴＦＴのソース−ドレイン間を介して画素電極に供給される。このような画像信号の供給は、各ＴＦＴを介して画素電極毎に極めて短時間しか行われないので、ＴＦＴを介して供給される画像信号の電圧を、このオン状態とされた時間よりも遥かに長時間に亘って保持するために、各画素電極には（液晶容量等と並列に）蓄積容量が付加されるのが一般的である。そして、このような蓄積容量は一般に、画素電極に接続されたＴＦＴのドレイン領域を構成する導電性のポリシリコン膜等から延設され画素電極電位とされる容量電極と、この容量電極に誘電体膜を介して対向配置された電極部分を含み固定電位とされる容量線とを備えて構成されている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した各種遮光技術によれば、以下の問題点がある。即ち、先ず対向基板上やＴＦＴアレイ基板上に遮光膜を形成する技術によれば、遮光膜とチャネル領域との間は、３次元的に見て例えば液晶層、電極、層間絶縁膜等を介してかなり離間しており、両者間へ斜めに入射する光に対する遮光が十分ではない。加えて、遮光膜のない領域から電気光学装置内に侵入した光が、遮光膜やデータ線の内面（即ち、チャネル領域に面する側の面）で反射された後に、係る反射光或いはこれが更に遮光膜やデータ線の内面で反射された多重反射光が最終的にＴＦＴのチャネル領域に到達してしまう場合もある。またデータ線で遮光する技術によれば、データ線は平面的に見て走査線に直交して伸びるストライプ状に形成されており且つデータ線とチャネル領域との容量カップリングの悪影響が無視できる程度に両者間に厚い層間絶縁膜を配置する必要があるため、十分に遮光することは、基本的に困難である。また特開平９−３３９４４号公報に記載の技術によれば、ゲート線上にａ−Ｓｉ膜を形成するため、ゲート電極とａ−Ｓｉ膜との容量カップリングの悪影響を低減するために両者間に比較的厚い層間絶縁膜を積むことが必要となる。この結果、追加的に形成されるａ−Ｓｉ膜や層間絶縁膜等により積層構造が複雑肥大化すると共にやはり斜めの入射光や内面反射光に対して十分な遮光を行うことは困難である。特に近年の表示画像の高品位化という一般的要請に沿うべく電気光学装置の高精細化或いは画素ピッチの微細化を図るに連れて、上述した従来の各種遮光技術によれば、十分な遮光を施すのがより困難となり、ＴＦＴのトランジスタ特性の変化により、フリッカ等が生じて、表示画像の品位が低下してしまうという問題点がある。
【０００５】
他方、上述した蓄積容量を付加する技術によれば、以下の問題点がある。即ち、この種の電気光学装置においては、表示画像の高品位化のために画素ピッチを微細化しつつ画素開口率を高める（即ち、各画素において、表示光が透過しない各画素における非開口領域に対して、表示光が透過する開口領域を広げる）ことが重要となるが、このように微細ピッチな画素の高開口率化に伴い走査線や容量線を配線可能な各画素の非開口領域は狭くなる。このため、画素ピッチの微細化が進む程、十分な大きさの蓄積容量を作り込むことや、走査線や容量線に十分な導電性を与えることが困難になる。そして、十分な蓄積容量が得られなかったり、走査線や容量線に十分な導電性が得られなかったりすると、最終的には、表示画像中におけるクロストークやゴーストが増大して画質劣化するという問題点が生じる。
【０００６】
本発明は上述の問題点に鑑みなされたものであり、耐光性に優れた電気光学装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置は、上記課題を解決するために、基板上に、一定の方向に延びる走査線及び該走査線に交差する方向に延びるデータ線と、前記走査線及び前記データ線の交差領域に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに対応してマトリクス状の配列がなされて設けられた画素電極とを備え、
前記走査線は、前記薄膜トランジスタのチャネル領域に対向する部分にゲート電極としての幅広部を有するとともに他の部分に幅狭部を有し、
前記幅広部の幅は、データ線の延びる方向に延びている前記チャネル領域のチャネル長を規定するように設けられていることを特徴とする電気光学装置。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態を図面に基づいて説明する。以下の各実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【０００９】
（第１実施形態）
本発明の第１実施形態における電気光学装置の構成について、図１から図４を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図３は、図２のＡ−Ａ´断面図であり、図４は、図２のＢ−Ｂ´断面図である。尚、図３及び図４においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００１０】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０が形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００１１】
本実施形態では特に、蓄積容量７０は、ＴＦＴ３０のドレイン（及び画素電極９ａ）に接続された画素電位側容量電極７１と、後述の如く遮光膜からなる固定電位配線の一例たる容量線３００に接続された固定電位側容量電極７２とが、誘電体膜を介して対向配置されることにより形成されている。そして、画素電位側容量電極７１及び固定電位側容量電極７２のうちいずれか一方は、後述の如くＴＦＴ３０を構成する半導体層のチャネル領域を覆うカバー層と同一シリコン層から形成されている。
【００１２】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ´により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａが設けられている。
【００１３】
また、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ´に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する（特に、本実施形態では、走査線３ａは、当該ゲート電極となる部分において幅広に形成されている）。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ´に走査線３ａがゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。尚、図２では、４つの画素の内、右上の画素についてのみ、ＴＦＴ３０、蓄積容量７０等を詳細に図示しているが、実際にはこれと同様に各画素にＴＦＴ３０、蓄積容量７０等が作り込まれている。
【００１４】
本実施形態では、図１に示した容量線３００を構成する導電性の上層遮光膜９０が（後述のように基板上においてＴＦＴ３０の上層側に）各画素電極の間隙に沿って格子状に設けられており、下層遮光膜１１ａも（後述のように基板上においてＴＦＴ３０の下層側に）同様に格子状に設けられている。これらの上層遮光膜９０及び下層遮光膜１１ａは夫々、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。本実施形態では、特に上層遮光膜９０が容量線３００としての機能も兼ねるので、これら遮光膜のうち少なくとも上層遮光膜９０は導電性材料から形成する必要があるが、下層遮光膜１１ａが容量線３００としての機能を兼ねるように構成するのであれば、逆に少なくとも下層遮光膜１１ａを導電性材料から形成する必要がある。
【００１５】
図２から図４に示すように、本実施形態では特に、ＴＦＴ３０のゲート電極付近の上層側に、シリコン層からなるカバー層８０が設けられており、チャネル領域１ａ´を上側から覆っている。更に走査線３ａと同一層から蓄積容量７０の画素電位側容量電極７１が形成されており、カバー層８０と同一シリコン層から蓄積容量７０の固定電位側容量電極７２が形成されている。これらの画素電位側容量電極７１と固定電位側容量電極７２とが誘電体膜７４を介して対向配置されることにより、平面的に見て主にデータ線６ａに重なる領域及び走査線３ａに重なる領域に、データ線６ａ及び走査線３ａに沿って伸びる部分を含む略Ｌ字型の蓄積容量７０が構築されている。また、誘電体膜７４は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ膜、ＬＴＯ膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜厚の信頼性が十分に得られる限りにおいて、誘電体膜７４は薄い程良い。
【００１６】
また本実施形態では特に、固定電位側容量電極７２をなすシリコン層部分は、不純物がドープされることにより導電性があり、これと同一シリコン層からなるカバー層８０をなすシリコン層部分は、不純物がドープされないことにより導電性がない。そして、これらの同一シリコン層からなるカバー層８０と固定電位側容量電極７２とは、パターン的に分離されていない。
【００１７】
図２及び図３に示すように、データ線６ａは、コンタクトホール８１を介して例えばポリシリコン膜からなる半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。
【００１８】
また図２及び図４に示すように、固定電位側容量電極７２は、図１の容量線３００を構成する上層遮光膜９０にコンタクトホール８４を介して接続されている。
容量線３００として機能する上層遮光膜９０は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路（後述する）や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路（後述する）に供給される正電源や負電源の定電位源でも良いし、対向基板の対向電極に供給される定電位でも構わない。
【００１９】
尚、ＴＦＴ３０の下側に設けられる下層遮光膜１１ａについても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、上層遮光膜９０と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００２０】
更に図２から図４に示すように、画素電極９ａは、画素電位側容量電極７１を中継することにより、コンタクトホール８３及び８５を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。
【００２１】
尚、図３においてコンタクトホール８１は、比較的その深度が深いので、中間にある他の導電層（例えば、画素電位側容量電極７１と同一層、固定電位側容量電極７２と同一層、上層遮光膜９０と同一層）を中継層として利用して、２つ以上の直列なコンタクトホールから構成してもよい。同様に図４においてコンタクトホール８５は、比較的その深度が深いので、中間にある他の導電層（例えば、固定電位側容量電極７２と同一層、上層遮光膜９０と同一層、データ線６ａと同一層）を中継層として利用して、２つ以上の直列なコンタクトホールから構成してもよい。このように中間にある他の導電層を中継層として利用すれば、例えば層間距離が例えば１０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つ以上の直列なコンタクトホールで両者間を良好に接続でき、画素開口率を高めること可能となり、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。加えて、このように深度の深いコンタクトホール８１や８５については、エッチングの深度制御の困難性に鑑み、エッチング突き抜け防止用の膜を半導体層１ａの下側（コンタクトホール８１の場合）や画素電位側容量電極７１の下側（コンタクトホール８５の場合）に、島状に設けるようにしてもいよい。
【００２２】
図３及び４に示すように、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００２３】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００２４】
対向基板２０には、更に図３及び図４に示すように、格子状又はストライプ状の第２遮光膜２３を設けるようにしてもよい。このような構成を採ることで、上層遮光膜９０と共に、対向基板２０側から入射光がチャネル領域１ａ´や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入するのを確実に阻止する。更に、第２遮光膜２３は、少なくとも入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。加えて、本実施形態では、Ａｌ膜等からなる遮光性のデータ線６ａで、各画素の遮光領域のうちデータ線６ａに沿った部分を遮光してもよい。
【００２５】
このように構成された、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００２６】
更に、画素スイッチング用ＴＦＴ３０の下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。
【００２７】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００２８】
固定電位側容量電極７２上には、高濃度ソース領域１ｄへ通じるコンタクトホール８１、固定電位側容量電極７２へ通じるコンタクトホール８４及び画素電位側容量電極７１へ通じるコンタクトホール８５が各々開孔された第１層間絶縁膜４１が形成されている。
【００２９】
第１層間絶縁膜４１上には上層遮光膜９０が形成されており、これらの上には、高濃度ソース領域１ｄへ通じるコンタクトホール８１及び画素電位側容量電極７１へ通じるコンタクトホール８５が各々開孔された第２層間絶縁膜４２が形成されている。
【００３０】
第２層間絶縁膜４２上にはデータ線６ａが形成されており、これらの上には、画素電位側容量電極７１へ通じるコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。画素電極９ａは、このように構成された第３層間絶縁膜４３の上面に設けられている。
【００３１】
以上のように構成された本実施形態によれば、対向基板２０側からＴＦＴ３０のチャネル領域１ａ´及びその付近に入射光が入射しようとすると、第２遮光膜２３、データ線６ａ及び上層遮光膜９０で遮光を行う。他方、ＴＦＴアレイ基板１０側から、ＴＦＴ３０のチャネル領域１ａ´及びその付近に戻り光が入射しようとすると、下層遮光膜１１ａで遮光を行う（特に、複板式のカラー表示用のプロジェクタ等で複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合には、他の電気光学装置からプリズム等を突き抜けて来る投射光部分からなる戻り光は強力であるので、有効である。）。そして、斜めの入射光、内面反射光、多重反射光などのＴＦＴ３０から層間距離を隔てて遮光するのでは、遮光効果が薄い光成分については、ＴＦＴ３０に近接して積層されたカバー層８０により吸収する。これらの結果、ＴＦＴ３０の特性が光リークにより劣化することは殆ど無くなり、当該電気光学装置では、非常に高い耐光性が得られる。即ち、本実施形態では、ストレス及び容量カップリングに係る問題を引き起こすこと無くカバー層８０をＴＦＴ３０に近接配置可能であるので、当該カバー層８０により、耐光性を十分に高められる。
【００３２】
しかも本実施形態では特に、前述の如く固定電位側容量電極７２をなすシリコン層部分は、不純物がドープされることにより導電性があるドープドシリコンからなり、カバー層８０をなすシリコン層部分は、不純物がドープされないことにより導電性がないノンドープトシリコンからなる。このため、カバー層８０をＴＦＴ３０に近接配置しても容量カップリングは、より一層問題とならないので、チャネル領域１ａ´に対してカバー層８０を、より一層近接配置できるので大変有利である。
【００３３】
このようなカバー層の膜厚を、１００ｎｍ〜３００ｎｍ、好ましくは２００ｎｍ程度とすることにより、その光吸収率を実用上十分に高められる。同時にカバー層８０の存在により発生するストレスも実用上殆ど問題とならず更にカバー層８０の存在に起因して発生する画素電極９ａの下地面（第３層間絶縁膜４３の表面）における段差も実用上殆ど問題とならない。また、固定電位側容量電極７２としても、この程度の膜厚があれば支障はない。そして、より具体的な膜厚については、装置仕様に応じて求められる透過率（光吸収率）、段差、ストレス等の影響を総合的に勘案して設定すればよい。
【００３４】
更に本実施形態によれば、カバー層８０と同一シリコン層から固定電位側容量電極７２が形成された蓄積容量７０により、データ線６ａ及びＴＦＴ３０を介して画素電極９ａに書き込まれた電位を比較的長時間に渡って保持できる。即ち、専ら蓄積容量７０の電極としてのみ用いられる導電層を追加的に積層することによる積層構造の複雑化或いは肥大化を避けつつ、限られたＴＦＴアレイ基板１０上の領域内に効率的に蓄積容量７０を作り込める。
【００３５】
本実施形態では特に、固定電位側容量電極７２は、ＴＦＴ３０の上層側に積層された上層遮光膜９０に接続されることにより、固定電位に落とされているので、基板上で平面的に見て半導体層１ａが存在する個所でも、上層遮光膜９０と固定電位側容量電極７２との間のコンタクトをとれる（即ち、コンタクトホール８４を避けるために、平面的に見て半導体層１ａを括れさせたり小さくする必要はない）。更にこのようにＴＦＴ３０の上層側に積層された上層遮光膜９０を容量線３００（図１参照）として利用することにより、後述する当該電気光学装置の製造プロセスにおいて、蓄積容量７０の誘電体膜７４を形成後に直ちに（即ち、下側にある固定電位配線に接続するためのコンタクトホールを開孔する作業を挟むこと無く）、カバー層８０及び固定電位側容量電極７２となるシリコン層を積めるという利益も得られる。
【００３６】
加えて本実施形態では特に、同一シリコン層からなるカバー層８０と固定電位側容量電極７２とはパターン的に分離されていないため、これらをパターン的に分離することによる積層構造の複雑化や装置の信頼性低下を招かなくて済むと同時に、分離する場合と比較して蓄積容量７０の構築面積を広げられるため、蓄積容量７０の増加を図れる。
【００３７】
以上説明した実施形態では、多数の導電層を積層することにより、画素電極９ａの下地面（即ち、第３層間絶縁膜４３の表面）におけるデータ線６ａや走査線３ａに沿った領域に段差が生じるが、ＴＦＴアレイ基板１０、下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２、第３層間絶縁膜４３に溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより平坦化処理を行ってもよいし、第３層間絶縁膜４３や第２層間絶縁膜４２の上面の段差をＣＭＰ（Chemical Mechanical Polishing）処理等で研磨することにより、或いは有機ＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【００３８】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【００３９】
（製造プロセス）
次に、上述の如き構成を持つ第１実施形態における電気光学装置の製造プロセスについて、図５及び図６を参照して説明する。ここに図５及び図６は、第１実施形態の電気光学装置の製造プロセスにおける各工程におけるＴＦＴアレイ基板側の各層を、図４及び図５と同様に図２のＡ−Ａ´断面及びＢ−Ｂ´断面に対応させて示す工程図である。
【００４０】
先ず図５の工程（１）に示すように、石英基板、ハードガラス、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。そして、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜を形成する。そしてフォトリソグラフィ及びエッチングにより、図２に示した如き所定パターンの下層遮光膜１１ａを形成する。
【００４１】
続いて、下層遮光膜１１ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍとする。
【００４２】
続いて、下地絶縁膜１２上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使ったアニール処理でも良いし、エキシマレーザー等を用いたレーザーアニールでも良い。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型にするかに応じて、Ｖ族元素やIII族元素のドーパントを僅かにイオン注入等によりドープしても良い。そして、フォトリソグラフィ及びエッチングにより、図２に示した如き所定パターンを有する半導体層１ａを形成する。
【００４３】
次に工程（２）に示すように、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、又は減圧ＣＶＤ法等により、若しくは両者を続けて行うことにより、単層又は多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁薄膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
【００４４】
続いて、絶縁薄膜２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８３を開孔する。更に、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。又は、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍである。そして、フォトリソグラフィ及びエッチングにより、図２に示した如き所定パターンの走査線３ａと画素電位側容量電極７１とを同時形成する。
【００４５】
続いてＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）をマスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ´となる。この不純物のドープにより画素電位側容量電極７１及び走査線３ａも低抵抗化される。更に、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６００を走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素のドーパントを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより画素電位側容量電極７１及び走査線３ａも更に低抵抗化される。
【００４６】
尚、これらのＴＦＴ３０の素子形成工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。
【００４７】
次に工程（３）に示すように、画素電位側容量電極７１及び走査線３ａ並びに絶縁薄膜２上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる誘電体膜７４を２５ｎｍ以上５０ｎｍ以下の比較的薄い厚さに堆積する。但し、誘電体膜７４は、絶縁薄膜２の場合と同様に、単層膜或いは多層膜のいずれから構成してもよく、一般にＴＦＴのゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。そして、誘電体膜７４を薄くする程、蓄積容量７０は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚５０ｎｍ以下の極薄い絶縁膜となるように誘電体膜７４を形成すると本実施形態の効果を増大させることができる。
【００４８】
続いて、誘電体膜７４上に導電性のないポリシリコン層を減圧ＣＶＤ法等により堆積した後、フォトリソグラフィ及びエッチングにより、図２に示した如きカバー層８０及び固定電位側容量電極７２´（導電性が付与される前の電極）を含む所定パターンのシリコン層とする。この際のシリコン層の膜厚としては、１００ｎｍ以上３００ｎｍ以下程度が好ましいが、前述の如く装置仕様に応じて求められる透過率（光吸収率）、段差、ストレス等の影響を総合的に勘案して設定する。
【００４９】
次に、工程（４）では、フォトリソグラフィ及びエッチングにより、カバー層８０となるシリコン層部分をマスクするレジスト６０１を形成した後に、矢印６００で示した方向からイオン打ち込みを行って、固定電位側容量電極７２´を低抵抗化する。即ち、ドープトシリコンからなる固定電位側容量電極７２が完成する。この際、カバー層８０についてはドープされない。即ち、カバー層８０は、ノンドープトシリコンからなる。
【００５０】
次に、図６の工程（５）に示すように、レジスト５００を除去した後に、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４１を形成する。第１層間絶縁膜４１の膜厚は、例えば５００〜１５００ｎｍ程度である。
【００５１】
更に、第１層間絶縁膜４１に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８４を開孔する。その後、第１層間絶縁膜４１上の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより例えば１００〜５００ｎｍ程度の膜厚に形成した後に、フォトリソグラフィ及びエッチングを行って、図２に示した如き所定パターンを有する上層遮光膜９０を形成する。
【００５２】
次に、工程（６）では、上層遮光膜９０上に、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４２を形成する。第２層間絶縁膜４２の膜厚は、例えば５００〜１５００ｎｍ程度である。
【００５３】
続いて、第２層間絶縁膜４２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８１を開孔する。この際、走査線３ａや上層遮光膜９０を基板周辺領域において図示しない配線と接続するためのコンタクトホールも、コンタクトホール８１と同一の工程により第２層間絶縁膜４２に開孔することができる。その後、第１層間絶縁膜４１上の全面に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、図２に示した如き所定パターンを有するデータ線６ａを形成する。
【００５４】
次に工程（７）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜４３を形成する。第３層間絶縁膜４３の膜厚は、例えば５００〜１５００ｎｍ程度である。
【００５５】
続いて、第３層間絶縁膜４３に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８５を開孔する。
【００５６】
続いて、第３層間絶縁膜４３上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、図２に示した如き所定パターンを有する画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００５７】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３及び図４参照）が形成される。
【００５８】
他方、図３及び図４に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び額縁としての遮光膜（図１４及び図１５参照）が、例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成される。尚、これらの遮光膜は、導電性である必要はなく、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。尚、ＴＦＴアレイ基板１０上で、データ線６ａ、カバー層８０、下層遮光膜１１ａ等で遮光領域を規定すれば、対向基板２０上の第２遮光膜２３を省くことができる。
【００５９】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３及び図４参照）が形成される。
【００６０】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材（図１４及び図１５参照）により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【００６１】
以上説明したように本製造プロセスでは、図５の工程（３）及び（４）で、同一シリコン層から、カバー層８０及び固定電位側容量電極７２を形成するので、前述した第１実施形態の電気光学装置を比較的容易に製造できる。特に、工程（４）で、カバー層８０をなすシリコン層部分をマスクしてのイオン打ち込みにより、カバー層８０に導電性を与えることなく、固定電位側容量電極７２をなすシリコン層部分にのみ導電性の与えることができる。これにより、パターン的に分離されていないカバー層８０であって、ＴＦＴ３０に近接配置してもＴＦＴ３０との容量カップリングが問題とならない導電性のないカバー層８０を、比較的容易に製造できる。
【００６２】
（第２実施形態）
次に、図７から図９を参照して本発明の電気光学装置の第２実施形態について説明する。ここに、図７は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の画素の平面図であり、図８は、図７におけるカバー層を中心とする主な積層構造を示すＡ−Ａ´断面図であり、図９は、その変形例におけるＡ−Ａ´断面図である。尚、図８及び図９においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を適宜異ならしめてある。また、図７から図９において、図１から図３（第１実施形態）と同様の構成要素には、同様の参照符号を付し、その説明は省略する。
【００６３】
図７及び図８に示すように、第２実施形態では、第１実施形態と異なり、上層遮光膜９０が存在しておらず（更に、これに伴って第２層間絶縁膜４２及びコンタクトホール８４が存在しておらず）、代りに、カバー層８０と同一シリコン層からなる固定電位側容量電極１７２が、コンタクトホール８６を介して下層遮光膜１１ａに接続されて、固定電位に落とされている。また、走査線３ａと同一層からではなく、半導体層１ａの高濃度ドレイン領域１ａから延設された導電性ポリシリコン膜部分から、画素電位側容量電極１７１が形成されており、この画素電位側容量電極１７１と固定電位側容量電極１７２とが誘電体膜１７４を介して対向配置されることで蓄積容量１７０が構築されている。更に、半導体層１ａの平面形状については、コンタクトホール８６が開孔可能なように、図８における上端付近が若干短くされ、蓄積容量１７０を増大させるように画素電位側容量電極１７１をなす部分が、走査線に沿った領域にも（図８中、右側に）延設されている。また、半導体層１ａの図８中の右端付近に画素電極９ａからのコンタクトホール８５が開孔されている。他方、蓄積容量１７０の誘電体膜を厚くしないように、この領域におけるゲート絶縁膜２を含む絶縁薄膜２がエッチングにより除去されている。その他の構成については、図８で省略されている画素電極９ａ、対向基板２０等の構成を含めて、図２から図４に示した第１実施形態の場合と同様である。
【００６４】
従って第２実施形態によれば、各画素の非開口領域を少なくとも部分的に規定する下層遮光膜１１ａは、遮光機能のみならず図１に示した容量線３００としての機能も有する。そして、このような下層遮光膜１１ａは好ましくは、第１実施形態における上層遮光膜９０の場合と同様に、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続される。
【００６５】
尚、図９に示したように蓄積容量１７０を、走査線３ａに重なる領域にまで（Ｌ字型に）作り込むことなく、データ線６ａに重なる領域にのみに（矩形に）作り込んでもよい。この場合、走査線３ａに沿った画素非開口領域を不必要に広げないように、半導体層１ａの高濃度ドレイン領域１ｅから延設された角状部を画素電極９ａ下に突出させおき、この部分に画素電極９ａからのコンタクトホール１８５が開孔されている。
【００６６】
（第３実施形態）
次に、図１０から図１２を参照して本発明の電気光学装置の第３実施形態について説明する。ここに、図１０は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の画素の平面図であり、図１１は、図１０におけるカバー層を中心とする主な積層構造を示すＡ−Ａ´断面図であり、図１２は、その変形例におけるＡ−Ａ´断面図である。尚、図１１及び図１２においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を適宜異ならしめてある。また、図１０から図１３において、図１から図３（第１実施形態）或いは図と同様の構成要素には、同様の参照符号を付し、その説明は省略する。
【００６７】
図１０及び図１１に示すように、第３実施形態では、第２実施形態と比べて、同一シリコン層からなるカバー層８０´と固定電位側容量電極１７２´とが、パターン的に分離されている。その他の構成については、第２実施形態の場合と同様である。
【００６８】
従って第３実施形態によれば、各画素の非開口領域を少なくとも部分的に規定する下層遮光膜１１ａは、遮光機能のみならず図１に示した容量線３００としての機能も有する。そして特にカバー層８０´と固定電位側容量電極１７２´とが分離されているため、これらを積層構造内に追加的に作り込むことに起因するストレスの緩和が図れる。更に固定電位側容量電極７２における微弱な電位変動がカバー層８０を介してＴＦＴ３０に悪影響を及ぼす事態を防止できる。
【００６９】
尚、図１２に示したように蓄積容量１７０を、走査線３ａに重なる領域にまで（Ｌ字型に）作り込むことなく、データ線６ａに重なる領域にのみに（矩形に）作り込んでもよい。この場合、走査線３ａに沿った画素非開口領域を不必要に広げないように、半導体層１ａの高濃度ドレイン領域１ｅから延設された角状部を画素電極９ａ下に突出させおき、この部分に画素電極９ａからのコンタクトホール１８５が開孔されている。
【００７０】
以上説明した第２及び第３実施形態では、第１実施形態の場合とは異なり、下層遮光膜１１ａに図１における容量線３００としての機能を与えるが故に、容量線３００としての機能を持たない上層遮光膜を省略しているが、第２及び第３実施形態でも、第１実施形態の上層遮光膜９０の如き遮光膜を専ら遮光の目的で設けるようにしてもよい。即ち、耐光性を高めるためには、ＴＦＴ３０の上下に上層遮光膜及び下層遮光膜が夫々配置されている方がより好ましい。
【００７１】
ここで、図１３を参照して本発明の各実施形態の電気光学装置における下層遮光膜と上層遮光膜との形状についての好ましい関係について説明を加える。ここに、図１３は、下層遮光膜及び上層遮光膜のみを抽出して示すＴＦＴアレイ基板の画素の平面図である。
【００７２】
図１３に示すように、各実施形態では、下層遮光膜１１ａ及び上層遮光膜９０共に格子状に形成されており、下層遮光膜１１ａは、平面的に見て上層遮光膜９０の形成領域からはみ出さないように（即ち、一回り小さく）構成されている。従って上層遮光膜９０により各画素の開口領域の輪郭が規定される。また、両者間にある不図示の走査線、データ線及びＴＦＴ等は、平面的に見て下層遮光膜１１ａの形成領域からはみ出さないように構成されている。
【００７３】
従って、対向基板２０側からの入射光が上層遮光膜９０の形成領域からはみ出した下層遮光膜１１ａ（更に、走査線、データ線等）で反射することで、当該電気光学装置の内部における内面反射光や多重反射光が発生することを効果的に未然防止できる。尚、ＴＦＴアレイ基板１０側からの戻り光が下層遮光膜１１ａの形成領域からはみ出した上層遮光膜９０部分で反射することで、当該電気光学装置の内部における内面反射光や多重反射光は若干発生する。しかしながら、戻り光は入射光に比べて遥かに光強度が低いために、戻り光による内面反射や多重反射光の悪影響は入射光のそれに比べて軽微である。そして、このような軽微な内面反射光や多重反射光であれば、ＴＦＴ３０に近接配置されたシリコン層からなるカバー層８０によって十分に吸収可能である。従って本実施形態の構成は有利である。
【００７４】
（その他の変形形態）
以上説明した各実施形態では、カバー層８０をなすシリコン層部分は、ノンドープトシリコンからなり導電性がないが、カバー層８０も、同一シリコン層から形成される固定電位側容量電極７２と同様に、不純物がドープされることにより導電性があるドープトシリコンから形成されてもよい。この場合には、カバー層８０を固定電位に落とすことにより、ＴＦＴ３０に近接配置しても容量カップリングは殆ど問題とならない。このようにカバー層８０を導電性のドープトシリコンから構成する場合には、ＴＦＴ３０との寄生容量を確実に抑制する観点からは、カバー層８０とＴＦＴ３０（即ち、ゲート電極を構成する走査線３ａ）との間に介在する層間絶縁膜（誘電体膜）の膜厚を４００ｎｍ以上とするのが好ましい。従って、このような比較的厚い層間絶縁膜を蓄積容量の誘電体膜をとしてそのまま用いることは望ましくない（即ち、誘電体膜の膜厚に反比例して容量が小さくなってしまう）ので、当該層間絶縁膜を誘電体膜となる部分において局所的にエッチングして、２５ｎｍ〜５０ｎｍの薄い誘電体膜にすればよい。尚、このような電気光学装置は、例えば図５の工程（４）において、カバー層８０となる部分をマスクすることなく、カバー層８０及び固定電位側容量電極７２をなすシリコン層に対してイオン打ち込みを行って、低抵抗のドープトシリコン層とすればよい。更に、このようにカバー層８０に導電性を持たせる場合には、これと同一シリコン層からなる電極からパターン的に分離して、更に別途コンタクトホールを介して上層遮光膜、下層遮光膜等からなる固定電位配線に接続しても、導電性のあるカバー層８０を固定電位に落とせる。特に、カバー層８０と同一シリコン層からなる電極を画素電位電極として用いる場合にはこのような構成を採るとよい。
【００７５】
以上説明した各実施形態においては、固定電位側容量電極７２がカバー層８０と同一シリコン膜から形成されているが、画素電位側容量電極７１がカバー層８０と同一シリコン膜から形成されてもよい。また、以上説明した各実施形態では、カバー層８０と同一シリコン層から形成されない方の電極については、導電性のポリシリコン膜からなる走査線３ａや半導体層１ａと同一層から形成されているが、例えばＩＴＯ膜からなる画素電極９ａと同一層、上層又は下層遮光膜と同一層、データ線と同一層等から形成されてもよい。更に、固定電位側容量電極は、ＴＦＴ３０の上側（例えば、走査線３ａと画素電位側容量電極７１との間やデータ線６ａと画素電位側容量電極７１との間）に積層されてもよいし、ＴＦＴ３０の下側に積層されてもよい。但し、容量線３００として機能する遮光膜と固定電位側容量電極との層間距離が短いほど両者をコンタクトホール等により接続するのが容易となり積層構造の複雑化を招かないで済むと共に装置信頼性が高まる。
【００７６】
加えて、上述した各実施形態は、画素電極等が透明であり入射光を透過する透過型の電気光学装置として構築されているが、画素電極が反射膜であるか或いは反射膜が画素電極下に配置されており入射光を反射する反射型の電気光学装置として構築されてもよい。
【００７７】
（電気光学装置の全体構成）
以上のように構成された各実施形態における電気光学装置の全体構成を図１４及び図１５を参照して説明する。尚、図１４は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１５は、図１４のＨ−Ｈ´断面図である。
【００７８】
図１５において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る画像表示領域１０ａの周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図１５に示すように、図１４に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【００７９】
尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００８０】
以上図１から図１５を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮモード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００８１】
以上説明した各実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【００８２】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置及びその製造方法もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００８３】
【図１】本発明の第１実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ´断面図である。
【図４】図２のＢ−Ｂ´断面図である。
【図５】第１実施形態の電気光学装置の製造プロセスにおける各工程におけるＴＦＴアレイ基板側の各層を、図４及び図５と同様に図２のＡ−Ａ´断面及びＢ−Ｂ´断面に対応させて示す工程図（その１）である。
【図６】第１実施形態の電気光学装置の製造プロセスにおける各工程におけるＴＦＴアレイ基板側の各層を、図４及び図５と同様に図２のＡ−Ａ´断面及びＢ−Ｂ´断面に対応させて示す工程図（その２）である。
【図７】第２実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図８】第２実施形態におけるカバー層を中心とする主な積層構造を示す図７のＡ−Ａ´断面図である。
【図９】第２実施形態の変形例における図７のＡ−Ａ´断面図である。
【図１０】第３実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１１】第３実施形態におけるカバー層を中心とする主な積層構造を示す図１０のＡ−Ａ´断面図である。
【図１２】第３実施形態の変形例における図１０のＡ−Ａ´断面図である。
【図１３】各実施形態における上層遮光膜及び下層遮光膜を抽出して示すＴＦＴアレイ基板の画素の平面図である。
【図１４】各実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１５】図１４のＨ−Ｈ´断面図である。
【符号の説明】
【００８４】
１ａ‥‥半導体層
１ａ´‥‥チャネル領域
１ｂ‥‥低濃度ソース領域
１ｃ‥‥低濃度ドレイン領域
１ｄ‥‥高濃度ソース領域
１ｅ‥‥高濃度ドレイン領域
２‥‥絶縁薄膜
３ａ‥‥走査線
６ａ‥‥データ線
９ａ‥‥画素電極
１０‥‥ＴＦＴアレイ基板
１１ａ‥‥下層遮光膜
１２‥‥下地絶縁膜
１６‥‥配向膜
２０‥‥対向基板
２１‥‥対向電極
２２‥‥配向膜
２３‥‥第２遮光膜
３０‥‥ＴＦＴ
５０‥‥液晶層
７０‥‥蓄積容量
７１‥‥画素電位側容量電極
７２‥‥固定電位側容量電極
７４‥‥誘電体膜
８０‥‥カバー層
９０‥‥上層遮光膜
８１、８３、８５‥‥コンタクトホール
３００‥‥容量線
【図１】
2005338876.tif 000003
【図２】
2005338876.tif 000004
【図３】
2005338876.tif 000005
【図４】
2005338876.tif 000006
【図５】
2005338876.tif 000007
【図６】
2005338876.tif 000008
【図７】
2005338876.tif 000009
【図８】
2005338876.tif 000010
【図９】
2005338876.tif 000011
【図１０】
2005338876.tif 000012
【図１１】
2005338876.tif 000013
【図１２】
2005338876.tif 000014
【図１３】
2005338876.tif 000015
【図１４】
2005338876.tif 000016
【図１５】
2005338876.tif 000017