(57)【要約】【課題】交番位相シフト・マスク・リソグラフィのマスク・パターンを生成する方法および装置を提供すること。【解決手段】基板上に実現すべき回路レイアウトを定義するデータ・セットから対のフォトマスクのパターンを生成する方法は、基板上に実現すべき回路レイアウトのクリティカル・セグメントを識別することを含む。識別されたクリティカル・セグメントに基づいて、ブロック・マスク・パターンが生成され、それからルール適合化される。その後で、位相マスク・パターンが生成され、ルール適合化され、さらにカラーリングされる。ルール適合化ブロック・マスク・パターンおよびカラーリングされたルール適合化位相マスク・パターンが、それぞれ、基板のレジスト層に構造体をパターン化する二重露光方法で使用するためのブロック・マスクおよび交番位相シフト・マスクの構造体を定義する。【選択図】図２３
2005037945.tif 000002
【特許請求の範囲】
【請求項１】
基板上に実現すべき回路レイアウトを定義するデータ・セットから、対の組のフォトマスクのパターンを生成する方法であって、
回路レイアウトを入力するステップと、
前記回路レイアウトのクリティカル・セグメントを識別するステップと、
前記識別されたクリティカル・セグメントに基づいてブロック・マスク・パターンを生成し、かつルール適合化するステップと、
前記ルール適合化ブロック・マスク・パターンと共に二重露光方法で使用するための位相マスク・パターンを生成し、ルール適合化し、さらにカラーリングするステップとを備え、
前記ルール適合化ブロック・マスク・パターンがブロック・マスクを定義し、かつ前記カラーリングされたルール適合化位相マスク・パターンが交番位相シフト・マスクを定義し、前記ブロック・マスクおよび前記交番位相シフト・マスクは、前記基板上にクリティカル寸法の構造体をパターン形成するための二重露光方法で共に使用可能である方法。
【請求項２】
前記方法が、処理装置を使用して実施される、請求項１に記載の方法。
【請求項３】
前記ルール適合化ブロック・マスク・パターンおよび前記カラーリングされたルール適合化位相マスク・パターンを表すデータを生成するステップ、および前記生成されたデータを使用して前記ブロック・マスクおよび前記位相シフト・マスクをそれぞれ製造するステップをさらに備える、請求項２に記載の方法。
【請求項４】
前記データを生成する前記ステップの前に、マスク設計ルールの違反を検査するステップをさらに備える、請求項３に記載の方法。
【請求項５】
前記マスク設計ルールの違反がある場合に前記回路レイアウトを修正し、そして、クリティカル・セグメントを識別する前記ステップ、ブロック・マスク・パターンを生成しルール適合化する前記ステップ、および位相マスク・パターンを生成しルール適合化しさらにカラーリングする前記ステップを、再び、順に実施するステップをさらに備える、請求項４に記載の方法。
【請求項６】
前記位相マスク・パターンが、前記位相マスク中に対の並列エッチング領域を含み、各前記対の各領域が、各前記対の他方の領域に対して半波長の奇数倍の経路長差を有する、請求項１に記載の方法。
【請求項７】
基板上に実現すべき回路レイアウトを定義するデータ・セットから対の組のフォトマスクのパターンを生成する方法を実施するための、記録された命令のセットを含むコンピュータ可読媒体であって、前記方法が、
回路レイアウトを入力するステップと、
前記回路レイアウトのクリティカル・セグメントを識別するステップと、
前記識別されたクリティカル・セグメントに基づいてブロック・マスク・パターンを生成し、かつルール適合化するステップと、
前記ルール適合化ブロック・マスク・パターンと共に二重露光方法で使用するための位相マスク・パターンを生成し、ルール適合化し、さらにカラーリングするステップとを備え、
前記ルール適合化ブロック・マスク・パターンがブロック・マスクを定義し、かつ前記カラーリングされたルール適合化位相マスク・パターンが交番位相シフト・マスクを定義し、前記ブロック・マスクおよび前記交番位相シフト・マスクは、前記基板上にクリティカル寸法の構造体をパターン形成するための二重露光方法で共に使用可能である、コンピュータ可読媒体。
【請求項８】
前記方法が、処理装置を使用して実施されるように適合している、請求項７に記載のコンピュータ可読媒体。
【請求項９】
前記方法が、前記ルール適合化ブロック・マスク・パターンおよび前記カラーリングされたルール適合化位相マスク・パターンを表すデータを生成するステップ、および前記生成されたデータを使用して前記ブロック・マスクおよび前記位相シフト・マスクをそれぞれ製造するステップをさらに備える、請求項８に記載のコンピュータ可読媒体。
【請求項１０】
前記方法が、前記データを生成する前記ステップの前に、マスク設計ルールの違反を検査するステップをさらに備える、請求項９に記載のコンピュータ可読媒体。
【請求項１１】
前記方法が、前記マスク設計ルールの違反がある場合に前記回路レイアウトを修正し、そして、クリティカル・セグメントを識別する前記ステップ、ブロック・マスク・パターンを生成しルール適合化する前記ステップ、および位相マスク・パターンを生成しルール適合化しさらにカラーリングする前記ステップを、再び、順に実施するステップをさらに備える、請求項１０に記載のコンピュータ可読媒体。
【請求項１２】
前記位相マスク・パターンが、前記位相マスク中に対の並列エッチング領域を含み、各前記対の各領域が、各前記対の他方の領域に対して半波長の奇数倍の経路長差を有する、請求項７に記載のコンピュータ可読媒体。
【請求項１３】
基板上に実現すべき回路レイアウトを定義するデータ・セットから対の組のフォトマスクのパターンを生成するための装置であって、
処理装置と、
前記処理装置に接続された入出力（Ｉ／Ｏ）インターフェースとを備え、
前記処理装置は、前記Ｉ／Ｏインターフェースによって回路レイアウトを入力し、前記回路レイアウトのクリティカル・セグメントを識別し、前記識別されたクリティカル・セグメントに基づいてブロック・マスク・パターンを生成しかつルール適合化し、その後で、前記ルール適合化ブロック・マスク・パターンと共に二重露光方法で使用するための位相マスク・パターンを生成し、ルール適合化し、さらにカラーリングするように動作可能であり、
前記ルール適合化ブロック・マスク・パターンがブロック・マスクを定義し、かつ前記カラーリングされたルール適合化位相マスク・パターンが交番位相シフト・マスクを定義し、前記ブロック・マスクおよび前記交番位相シフト・マスクは、前記基板上にクリティカル寸法の構造体をパターン形成するための二重露光方法で共に使用可能である、装置。
【請求項１４】
前記処理装置が、さらに、前記ブロック・マスクおよび前記位相シフト・マスクをそれぞれ製造する際に使用するために、前記ルール適合化ブロック・マスク・パターンおよび前記カラーリングされたルール適合化位相マスク・パターンを表すデータを生成するように動作可能である、請求項１３に記載の装置。
【請求項１５】
前記処理装置が、さらに、前記データを生成する前に、マスク設計ルールの違反を検査するように動作可能である、請求項１４に記載の装置。
【請求項１６】
前記処理装置は、さらに、前記マスク設計ルールの違反がある場合に前記回路レイアウトを修正し、そして、再び順に、クリティカル・セグメントを識別し、ブロック・マスク・パターンを生成しかつルール適合化し、さらに位相マスク・パターンを生成しルール適合化しさらにカラーリングするように動作可能である、請求項１５に記載の装置。
【請求項１７】
前記位相マスク・パターンが、前記位相マスク中に対の並列エッチング領域を含み、各前記対の各領域が、各前記対の他方の領域に対して半波長の奇数倍の経路長差を有する、請求項１３に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大規模集積（ＶＬＳＩ）回路の製造で使用されるフォトリソグラフィの方法に関し、具体的には、フォトマスクのパターンを生成する改良された方法に関する。
【背景技術】
【０００２】
光リソグラフィは、長い間、マイクロエレクトロニクス産業を活気づけている集積化の速いペースの成功の鍵であった。しかし、ＩＣ産業の解像度要求は、何代もの技術世代にわたって、より高度なリソグラフィ・ハードウェア解決策の導入を上回り、その結果、リソグラフィ・パターン形成がますます困難になり、適切なパターン忠実度（fidelity）を維持するためにますます複雑な解像度向上技術（resolution enhancement technique；ＲＥＴ）を使用することが必要になっている。光リソグラフィはますます基本的な解像度限界近くまで推し進められているので、ＲＥＴを可能にするレイアウト制限の恩恵なしにＲＥＴを実施することはますます困難になっている。設計グループとウェハ処理グループの間のコミュニケーションが前例のないほど必要とされることが、ＲＥＴの導入が遅々として進まない主要な原因であったが、９０ｎｍ未満（sub-90nm）の技術ノード（technologynode）にとってＲＥＴ可能レイアウトに対処することが必ず必要であり、このことが、また、製造適合設計（design-for-manufacturability；ＤＦＭ）の幅広い実施の機会となっている。
【０００３】
ＲＥＴについての議論およびＲＥＴのレイアウトに及ぼす影響を適切に理解するために、先ず光リソグラフィのいくつかの単純化された概念を概観し、次に２つの主要な９０ｎｍ未満の技術ノードに対する露光ツールの選択肢を概観し、さらにＲＥＴの基本原理を議論するのが有用であろう。
【０００４】
この議論のために、光リソグラフィ・システムを図１に示すように表現すことができる。波長λで特徴づけられる可干渉性の光の面（coherent plane of light）２はフォトマスク３を照明する。このフォトマスク３は所望のパターンの不透明なステンシルとして理解することができる。フォトマスク３の開口（opening）を通過する光は、レンズ光学系４でウェハ５の像面（imageplane）に集束される。現代のＩＣリソグラフィが機能する寸法では、フォトマスク３の開口は、中心線間隔すなわちピッチＰで表す個々の光源６、７として近似することができる。近くのマスク開口を貫通する光は可干渉的に関係しているので、強め合う干渉によって、光ビーム間の幾何学的な経路長差が光の波長の整数倍に等しくなる任意の角度に、回折ノード（diffractionnode）が生じるようになる。すなわち、
ｓｉｎθ＝ｍλ／Ｐ    （１）
【０００５】
投影レンズ（projection lens）が捕らえかつ像形成に使用することができる最大回折角は、レンズの最大開口数（ＮＡ）と定義される。少なくとも１つの回折次数を捕らえなければならないので（第０次は空間的な情報を含まない）、式１を次のように書き直すことができる。
Ｐｍｉｎ＝λ／ＮＡ    （２）
【０００６】
または、より一般的な近似では、最小構造サイズ（minimum featuresize）Ｒは単にＰ／２であると想定して、
Ｒｍｉｎ＝０．５λ／ＮＡ    （３）
となる。
【０００７】
任意の所定のリソグラフィ・プロセスがこの理論解像度限界にどれぐらい近づいているかは、一般に、レイリー係数ｋ１で表される。
Ｒ＝ｋ１λ／ＮＡ    （４）
【０００８】
式４は、従来光リソグラフィに対する可干渉性近似を与える。式４から明らかなように、解像度はλに比例し、かつＮＡに逆比例する。この２つの物理量は、転写する（print）ことができる最小構造サイズＲに対する制約であり、上述の関係に従って「半ピッチ」（Ｐ／２）とも呼ばれる。
【０００９】
レイリー係数は、パターン形成システムの基本的な解像度限界を定義することの他に、リソグラフィ問題の単位のない尺度としても使用される。すなわち、
ｋ１＝寸法（ＮＡ／λ）    （５）
と定義される量ｋ１は、所定のリソグラフィ・ツールを用いて、ある特定の寸法を解像することがどんなに困難であるかを表し、構造サイズＲの代わりに使用されることが多い。
【００１０】
焦点深度の役割および焦点深度を決定する式について次に述べる。図１に示すように、解像度限界において、ウェハ上の像は、第０次と第１次の回折次数の干渉で形成される。第０次の回折次数は、光学システムを垂直に、すなわち光学システムの中心軸に沿って通過するので、経路長差ΔＰＬは、より高い回折次数に関連して生じる。この経路長差は、垂直方向の像面変位ｚの関数として、次式の関係に従って変化する。
ΔＰＬ＝ｚ−ｚｃｏｓθ    （６）
【００１１】
経路長差の変化によって、ビーム間の位相関係が変化するようになる。レイリーの式は、焦点深度（ＤＯＦ）を、２つのビーム間の経路長差がλ／４となる垂直方向変位として定義され、次式の関係が導かれる。
ＤＯＦ＝（λ／４）（１／（１−ｃｏｓθ））    （７）
いくつかの三角法変換（trigonometric contortions）およびｓｉｎθの代わりにＮＡを用いた後で、式７は、一般に引用される次式のＤＯＦ式になり、
ＤＯＦ＝λ／（２ＮＡ２）    （８）
ＤＯＦがＮＡの逆２乗に依存することを強調している。ＮＡに対してＤＯＦがこのように急速に減少することは、高ＮＡリソグラフィの基本的な制限の１つである。
【００１２】
照明源の波長が果たす役割について次に述べる。式４で示すようにリソグラフィ解像度と照明波長が直接的に相互に関係していることは、従来から解像度減少をもたらす主要なものであった。
【００１３】
【表１】
2005037945.tif 000003
【００１４】
表１は、過去、現在、および未来のリソグラフィ波長、適用可能なプロダクトの点から見た解像度、および導入年を列挙する。この短いリストでいくつかの重要な点が得られる。すなわち、リソグラフィに使用することができるのはいくつかの異なる波長だけであること、利用可能な光源の終りはすぐに来ること、および多くの場合、波長減少の割合は、７０％の線形縮小をサポートするのには決して十分でないことである。
【００１５】
新しい波長での露光ツールだけでなく、レジストおよびエッチング・プロセスを含む完全なパターン形成解決策も導入する際の厖大な資金と時間の投資は、表１に取り込まれていない。より短い波長で新しい露光ツールを開発しようとする努力が継続するときに、実施に対していくつかの物理的な障壁が、次の点で現れる。すなわち、超高感度化学増幅型レジスト系が必要になる不十分な光強度、フォトマスクを含む全ての光学部品に対してより新種の光学材料およびより厳しい清浄度仕様を強要する光吸収の増加、および、最後に、反射光学系を用いて真空中で動作することの必要性、である。
【００１６】
開口数（ＮＡ）の決定および光リソグラフィにおける開口数の重要さについて次に述べる。開口数は角度の正弦（sine）として定義され、開口数（ＮＡ）の数学的な限界は１である。レンズ製造中に大面積にわたって収差および焦点面平面度のようなクリティカル・パラメータを制御することで、０．７よりも大きなＮＡの導入は非常に困難になっていた。最後に、ＤＯＦとＮＡの間の逆二乗の関係（式８）から、０．７より遥かに大きなＮＡを用いて製造することは骨の折れることである（０．７のＮＡの場合、ＤＯＦはおおよそ２λであり、ウェハ平面度の非常に厳しい制御、プロセス誘起形状（processinduced topography）の減少、および露光における非常に厳しい焦点制御が必要となる）。それにもかかわらず、最先端技術の露光ツールは、ウェハ製造で０．７５のＮＡを使用し、さらに０．８５のＮＡのツールがまもなく導入されることになっている。
【００１７】
製造における新しいリソグラフィ解決策の採用動向を次に述べる。表２は、より小さな構造サイズが要求されるのに伴ってリソグラフィ解決策がどのように発展したかを示す。予想されるように、波長はずっと短くなり続け、ＮＡはずっと大きくなり続けている。しかし、ツールの改良にもかかわらず、ｋ１は絶えず減少し続けている。すなわち、絶えず困難になる技術世代のために、リソグラフィはずっと後退し続けている。最後に、各技術世代に関して、２つの別個のリソグラフィ解決策を特定することができる。すなわち、非常に挑戦的な低ｋ１の開発フェーズと、その後に続くいくらか緩和された製造フェーズである。
【００１８】
【表２】
2005037945.tif 000004
【００１９】
表２は、０．５よりも小さなｋ１係数を与えることができるリソグラフィ解決策の必要性を強調している。
【００２０】
次に、有力なＲＥＴの例として２ビーム結像（two-beam imaging）技術について述べる。図２に示すように、マスク開口を近似する光源の１つを１／２λだけ「押し戻す」ことができれば、水平像面内により空間的に限定された非常に違った回折パターンが得られるであろう。
【００２１】
ここで、第１の干渉は１／２λの経路長差（従来リソグラフィの場合の１λではなくて）を加えた角度で起こるので、与えられたピッチの像を形成する（inscribe）ために必要な回折次数の最小の組は、結像レンズの中心にずっと近くなる。与えられたＮＡについて、最終解像度は、半ピッチに関して、次式で表される。
Ｒｍｉｎ＝０．２５λ／ＮＡ    （９）
【００２２】
式４と式９を検討することで、この場合レイリー係数ｋ１は０．２５である。その上、角度０°で強め合う干渉が起こることはないので（光源は１／２λだけ位相がずれている）、垂直ビームはなくなり、それと共に式８のＤＯＦ制限がなくなる。したがって、２ビーム結像は、５０％の解像度向上および著しいＤＯＦ増加を実現する。
【００２３】
２ビーム結像を達成する１つの一般的な手段を図３に示す。１／２λの位相オフセットを得るために、交番位相シフト・マスク（alternating phase shited mask）・リソグラフィ（ａｌｔＰＳＭ）では、マスク１４の形状（topography）を操作（manipulate）して、マスク１４の光透過媒体１３の並列（juxtaposed）開口１８、１９のそれぞれのエッチング深さを次式に従って変える。
エッチング深さ＝０．５λ／（ｎ−１）    （１０）
ここで、ｎはマスク基板の屈折率であり、一般に、およそ１．４である。
【００２４】
このように並列マスク開口のエッチング深さを変えることで、２つの開口を通り抜ける光は１８０度の位相差を示すようになる。この方式をさらに１ステップ行って、位相カラーリング（phase coloring）として知られている技術を実施する。位相カラーリング・プロセスでは、１８０度の位相差を示す複数の「相互作用対（intrusionpair）」の並列マスク開口を、チップ・レイアウトのクリティカル寸法構造体（feature）の両側に形成する。相互作用対は、一方の側にゼロ度位相領域を含み、クリティカル寸法構造体の反対側に１８０度位相領域を含む。
【００２５】
上述の技術を使用する例を図４から図１３に示す。図４は、転写すべき構造体のレイアウト１０の平面図であり、この構造体は、非位相シフト・マスク技術だけを使用するとき十分な精度で転写することができない。トランジスタ・レイアウト１０は、広い長方形の頭部（head）Ｔ１、肩部（shoulder）１０Ｓ、およびより狭い垂直脚部（leg）Ｖ１を有する。垂直脚部Ｖ１は、カットオフ以下（sub-cutoff）の寸法、すなわち既存システム用の従来フォトリソグラフィの最小構造体サイズよりも小さな寸法の狭い線幅の構造体として形成される。頭部Ｔ１はカットオフ寸法よりも広い。レジストに所望の露光パターンを実現するために、２つの異なるマスクを連続して使用して、基板のレジスト層に像を投影する。第１のマスクは、暗視野（darkfield）交番位相シフト・マスクである。第１のマスクは、相互作用対のゼロ度位相シフト領域と１８０度位相シフト領域を含み、クリティカル寸法の露光パターンをウェハ上に作るために使用される。第１のマスクは、相互作用対がある場所を除いて全ての領域が不透明（opaque）である。第２のマスクは明視野（brightfield）トリム・マスク（trim mask）であり、ブロック・マスク・パターン（block mask pattern）が存在する場所を除いて全ての領域が透明である。第１のマスクを使用してレジストを露光した後で、第２のマスクを使用してレジストの２度目の露光を行う。この手法は、露光領域が現像除去されるポジ型レジストで使用し、未露光領域が所望のパターンとしてあとに残るようにする。
【００２６】
図５は暗視野ａｌｔＰＳＭマスクを示し、図７は、これに対応する明視野トリム・マスクのブロック・パターンを示す。図６および図８は、それぞれ、図５のマスクおよび図７のマスクを用いたリソグラフィ露光後のレジストの対応するパターンを示す。図６および図８に示すように、リソグラフィ露光で、上述の解像度限界のために、結果として元のブロック形状ではなくて丸い角を有するレジスト・パターンとなる。図９は、暗視野ａｌｔＰＳＭマスクを用いた露光と明視野トリム・マスクを用いた別の露光の後で、結果として得られる結合（combined）リソグラフィ露光パターンを示す。図９に示すように、結果として得られる露光で、図４の所望のパターンに適度に近づく。
【００２７】
図１０から図１３は、ａｌｔＰＳＭマスクとそれに対応するブロック（トリム）・マスクのパターンを生成する従来技術の方法で行われる一連のステップを示す。このプロセスは、光リソグラフィ・システムの達成可能な解像度を２倍にするように、強め合う光干渉を利用する。結像光に適切な経路長差を生じさせるようにフォトマスクの形状を選択的に操作して、光干渉を起こさせる。
【００２８】
図１０は、二重露光ａｌｔＰＳＭ方法でパターン形成すべきトランジスタのポリシリコン形状２０を示す。サンプルのポリシリコン形状２０の各々は、図４に示す所望のトランジスタ形状１０の形状によく似た形状を示し（reflect）、ゼロ度位相シフトと１８０度位相シフトの一対の逆位相シフト領域２２、２４をパターン形成すべきトランジスタ形状の両側に有するａｌｔＰＳＭマスクによってパターン形成すべきカットオフ以下の寸法を有する。クリティカル寸法構造体の両側に逆位相が割り当てられることに加えて、位相形状あるいは位相領域は、様々なリソグラフィ上のマスク製造適合性と、サイズおよびスペース（spacing）を規定する設計ルールとに従う必要がある。ここで留意すべきは、ａｌｔＰＳＭレイアウトの設計では、図のように、逆位相シフト形状がカットオフ以下の寸法の構造体の両側に配置されることが必要であり、その結果、２つの逆位相形状の一方は、カットオフ以下の寸法の構造体の反対側にある位相形状の位相シフトと位相が１８０度ずれた位相シフトを割り当てられることである。
【００２９】
この具体例で重要なことは、２つの位相シフト・パターンをレイアウト構造のクリティカル・セグメント（critical segment）ごとに定義する必要があることである。図１０に示すように、たとえゼロ度位相形状２２をマスクに定義するために特別な処理が必要でないとしても、ゼロ度位相形状２２と１８０度位相形状２４の両方を、マスクを表すデータ・セットにパターンとして定義しなければならない。
【００３０】
図１１を参照すると、この図は暗視野交番ＰＳＭレイアウトの例示である。サンプルのポリシリコン・レイアウトはやはり２０で示し、ブロック・マスク２６は網掛け領域で示す。
【００３１】
それから図１０のａｌｔＰＳＭマスクを用いて一度、さらに図１１のブロック・トリム・マスクを用いて一度レジストを露光したとき、ブロック・パターンが落す影とゼロ度位相形状および１８０度位相形状でつくられる干渉パターンとの差として、最終露光パターンがフォトレジストに形成される。
【００３２】
リソグラフィ性能を向上させる１つの方策は、ａｌｔＰＳＭパラメータを最適化することであった。この例を図１２および図１３に示す。図１２において、位相延長部分３０（１８０度部の下部）および位相端（phase end）ハンマヘッド部３２（１８０度部の上部）を有する最適化されたａｌｔＰＳＭレイアウトを示す。この具体例では、２つの主要な構造体間のギャップが、ブロック縁部で完全に覆われている共通ブロック形状で埋められる状態に最適化され、位相縁部（phaseedge）はその通常の位置を越えて延長している。レイアウトをさらに最適化し、かつレイアウト密度を維持するために、上縁部（top edge）は直線的に延長しないで、位相端が短くなるのを防ぐためにハンマヘッド部が付加されている。図１３は、図１１と同様なブロック・マスクである。
【００３３】
図４乃至９および図１０乃至１３に示した二重露光プロセスの基本的なリソグラフィ原理は、位相形状およびブロック形状に関する簡単なレイアウト・ルールを決定づける。このルールは、ウェハ上に実現すべき所望のレイアウト・パターンは、対のａｌｔＰＳＭマスクとトリム・マスクのブロック形状と位相形状の間のブール差（Boolean difference）として形成されるべきであることを規定する。このルールを表す別の方法は、ブロック形状がある場合には必ず位相形状もあることを必要とするということである。この規則に違反すると、結果として、ウェハ上にレジスト像が残るようになり、または言い換えると未露光レジストがウェハ上に欠陥をもたらし得る。
【００３４】
マスクの位相シフト・パターンとブロック・パターンの両方に関しての製造適合性および基本的なリソグラフィ解像度の制約から、そのようなパターンをある特定の最小幅およびスペースに抑制することが必要になる。ブロック・マスクおよび位相マスクは、それぞれ、それ自体の組の固有の製造適合性およびリソグラフィの制約に従わなければならないが、ブロック・マスクが位相シフト・マスクと無関係にルール適合化（legalize）されるとき、またはその逆のとき、問題が生じる。これは、ブロック・マスクを製造するために位相シフト・マスクと比べて異なるプロセスが必要となること、および基板のレジスト層を露光するためにマスクの各タイプで異なるパラメータにより、マスクのタイプごとに異なる最小幅および最小スペースを指定することが必要になるからである。
【００３５】
図１４は、二重露光方法で使用するためのａｌｔＰＳＭマスクの位相形状および対応するブロック（トリム）・マスクのブロック形状を生成するプロセス・ステップを示す。図１４の従来技術方法の第１のステップ１０１で、回路レイアウトの設計データを（例えば、回路設計プログラムから）処理装置に入力する。次に、ステップ１０２で、レイアウトのクリティカル・セグメント全てを識別する。それから、方法は、基本的な位相形状をつくる次のステップ１０３に進む。すなわち、位相情報を受け取る多角形（polygon）の概略が定義される。
【００３６】
次のステップ１０４で、ルール適合化プロセスによって生成された位相形状からレイアウト違反を取り除く。ルール適合化（legalizing）は、パターンが構造体間の最小スペース・ルールおよび最小幅ルールに従うように、パターンを検査しかつ調整し、または固定するプロセスである。これらのルールは、リソグラフィおよびマスク製造プロセスで課せられる。このステップの後で、次に位相領域をカラーリング（color）する（ステップ１０５）。
【００３７】
その後で、ブロック・マスクの形状を生成し（ステップ１０６）、それから、ステップ１１１で、この形状を含むブロック・マスクをルール適合化する（legalize）。次に、判定ブロック１１２で、生成されたばかりのブロック・マスクの形状に対して位相シフト・マスクの形状が適正に調整されているかどうかを決定する検査を行う。非常に多くの場合、適正に調整されていない。その場合、判定ブロック１１２の結果は「いいえ」であり、プロセスは再びステップ１０４から始め、位相シフト・マスクの形状をルール適合化する。そのうちに、再びブロック・マスクの形状をルール適合化するステップ１１１になったときに、新しいブロック形状を加えることができる。したがって、図１４に示す従来技術方法は、循環的な方法であり、ブロック・マスクの形状は位相シフト・マスクの形状に依存するが、また位相シフト・マスクの形状もブロック・マスクの形状に依存する。
【００３８】
図１４の従来技術方法の問題は、クリティカル・セグメントの再定義にもどってレイアウトを絶えず修正する必要があることである。上述のように与えられる最適化ａｌｔＰＳＭパラメータはリソグラフィ性能の向上で大いに期待できるが、マスクの構造体の循環的な定義は、適切なａｌｔＰＳＭマスクとブロック・マスクの組合せを生成することを現在のツールの能力に要求するものである。図１４に示すように、位相形状設計の詳細はクリティカル・レイアウト・セグメントに依存し、ブロック・マスク設計の詳細はクリティカル・レイアウト・セグメントと正確な位相設計の両方に依存するが、また正確な位相設計はブロック・マスク設計の詳細に依存している。
【００３９】
したがって、マスク・パターンを生成する、より適切でかつ費用および時間効率のもっとよい方法の必要性に対処することができる新しい方策が必要とされる。本発明は、ａｌｔＰＳＭマスクおよびブロック・マスクの対を生成するパラメータ定義および設計の流れを改良して、リソグラフィ的に最適化されかつ論理的に適正なａｌｔＰＳＭレイアウトを生成することによって、これらの問題に対処する。
【００４０】
図１５乃至２２は、基板のレジスト・パターンにクリティカル寸法の構造体を画定する二重露光方法で使用するために、ブロック（トリム）・マスクおよびａｌｔＰＳＭマスクのブロック・パターンおよび位相シフト・パターンを生成する従来技術方法のステップを示す。
【００４１】
図１５に示すように、回路レイアウトの構造体４０１およびクリティカル寸法の構造体４０２は、図１４に示す方法のステップ１０２に従って識別される。それから、図１６に示すように、位相シフト・マスクのための位相領域５０２の組を生成する。位相領域５０２は、パターン形成すべきクリティカル寸法の構造体５０４の両側に置かれている。その後、これらの位相領域をルール適合化し、結果として、図１７に示すように、１つのより大きな位相領域６０２となる。それは、位相領域５０２間の事前のスペースが、隣接する位相領域間の最小スペースに関するルールに従っていないからである。
【００４２】
それから、図１８に示すように、ルール適合化された位相領域をカラーリングするステップが行われる。このステップで、形状７０２はゼロ度位相に割り当てられ、また形状７０４は１８０度位相に割り当てられる。次に、図１９に示すように、現在見える長方形の輪郭（outline）８０２、８０４および８０６で示されるようにブロック・マスクの形状を設計する。これらのブロック・マスクの形状は、図１９で、位相パターンと部分的に重なっている。もちろん、長方形のブロック・マスク形状および位相パターンは、図４乃至９に関して上述したように二重露光方法で使用されるブロック・マスクおよびａｌｔＰＳＭマスクに属している。ブロック・マスクの形状が、位相マスクの形状を完全に囲むというより、位相マスクの形状に重なっている理由は、完成したａｌｔＰＳＭマスクのゼロ度位相形状と１８０度位相形状の間の干渉パターンによって、ブロック・マスク形状の境界の外で、透過強度が実際は無視できるレベルに落ちるからである。
【００４３】
次に、図２０に示すように、ブロック形状のパターンを、最小ブロック形状幅およびブロック形状間の最小スペースに関するルールとの適合について検査するように、ここで、ブロック・マスク形状をルール適合化する。隣接したブロック形状が最小幅よりも近いスペースで配置されているとき、マスク・ルールは、それらの形状間の最小以下の幅のスペースに別のブロック形状を埋めることを要求する。図２０はこの結果を示し、ブロック形状９０２と９０３の間にブロック形状９０１が付け加えられている。
【００４４】
ここで、図１４の従来技術方法で生成された、結果として得られたパターンの正確さについてコメントすることが適当である。今までのところでは、位相マスクの形状を生成しかつルール適合化し、その後で、ブロック・マスクの形状を生成しかつルール適合化した。しかし、両方のマスクの形状が完成する前に、なすべきことがまだ沢山あることは明らかである。ここで、最小幅およびそれぞれの位相形状間の最小スペースに適合するように、ここで、ａｌｔＰＳＭマスクの形状を再びルール適合化しなければならない。その上、そのルール適合化が行われると、またブロック形状を調整し、再びルール適合化しなければならない。
【００４５】
ブロック形状に対して位相形状をルール適合化し、それから変更された位相形状に対して再びブロック形状をルール適合化するというサイクルを減らす１つの可能な方法は、第１の例の位相形状を、その後で生成すべきブロック・マスク形状の予測に基づいて生成することであろう。しかし、様々なチップの実際のレイアウトには、生成すべき位相パターンに基づいて、ブロック・マスク形状の形状寸法の予測を正確に行うことが困難な多くの複雑な形状がある。
【００４６】
次に、図２１に示すように、このステップで位相形状のうちのいくつかを拡大するようなやり方で、ここで、形成されたブロック・マスク形状に対して位相マスクの形状を調整する。このようにして、マスクを使用してクリティカル寸法の構造体１００８を転写するとき位相端が短くなるのを防ぐために、ブロック形状１００６の外に延長する形状１００１および１００２をここで付け加える。そして、既存のゼロ度位相形状１００３に隣接するゼロ度位相の位相形状１００４を、追加されたブロック・マスク形状１０１０の位置に付け加える。
【００４７】
しかし、このステップが行われた後で、明らかなことであるが、変更された形状パターンを、最小幅および最小スペースのルールに適合させるように、再びルール適合化する必要があるかもしれないほどの大きな変更が、位相マスクの形状に生じたかもしれない。したがって、ここで、再び、制御は図１４に示す方法のステップ１０４に戻る。図２２に示すように、このステップで、結果として、新しい形状１１０２が位相マスクの形状１１０４と１１０６の間に付け加えられることになる。ここで、それらの形状１１０４と１１０６の間には最小間隔が以前存在していなかった。
【発明の開示】
【発明が解決しようとする課題】
【００４８】
従来技術の欠点を説明したが、基板上のレジストにクリティカル寸法の構造体を画定するために二重露光ａｌｔＰＳＭリソグラフィを実施する際に使用する位相マスクおよびブロック・マスクのパターンを生成する、より効率が高くより信頼性の高い方法を提供することが望ましい。
【課題を解決するための手段】
【００４９】
したがって、本発明は交番位相シフト・マスク（alternating phaseshift mask）のマスク・パターンを生成する方法および装置を提供し、この方法および装置では、最初に、位相マスク・パターン設計に基づくのではなくて主要レイアウトのクリティカル・セグメントに基づいて、ブロック・マスク・パターンが生成される。その後で、ブロック・マスク・パターンならびに主要回路レイアウトのクリティカル・セグメントから位相マスク・パターンが得られる。
【００５０】
基板上に実現すべき回路レイアウトを定義するデータ・セットから対の組のフォトマスクのパターンを生成する方法は、基板上に実現すべき回路レイアウトのクリティカル・セグメントを識別することを含む。識別されたクリティカル・セグメントに基づいて、ブロック・マスク・パターンが生成され、それからルール適合化される。その後、位相マスク・パターンが生成され、ルール適合化され、さらにカラーリングされる。ルール適合化されたブロック・マスク・パターンおよびルール適合化されカラーリングされた位相マスク・パターンが、構造体を基板のレジスト層にパターン形成する二重露光方法で使用するためのそれぞれブロック・マスクおよび交番位相シフト・マスクの構造体を定義する。
【発明を実施するための最良の形態】
【００５１】
図２３は、本発明の実施例を示す流れ図である。先に示したように、二重露光リソグラフィ方法で共に使用される対の交番位相シフト・マスク（ａｌｔＰＳＭ）とブロック（トリム）・マスクのパターンを生成するプロセスおよび流れを改善することが望ましい。リソグラフィ的に最適化されかつ論理的に適正な露光パターンをウェハ上につくることができるやり方で、対のａｌｔＰＳＭマスクおよびトリム・マスクを入力回路レイアウト・データから生成することが望ましい。これらの目的の推進において、およびそのようなマスク対のパターンを生成するのに必要な時間および処理装置資源を少なくするために、本発明の実施例では、ブロック（トリム）・マスクの全てのパラメータのみを主回路レイアウトの関数として定義する方法を提供する。その後で、位相シフト・パターンのパラメータは、主要回路のレイアウトならびにブロック・マスク・パターンの両方の関数として定義する。
【００５２】
図２３に示す実施例において、位相シフト・パターンおよびブロック・マスク・パターンを生成するステップは、図１４に示す従来技術方法に従って行われるものと逆の順序で行われる。本発明の実施例と従来技術方法の特有の差異を理解するために、図２３〜２９に示す実施例の方法のステップを、図１４から２２に関して先に説明したような従来技術方法のステップと比較する。
【００５３】
従来技術方法のように、本発明の実施例では、マスク生成プロセスは、回路レイアウトを入力すること（１２０１）および回路レイアウトのクリティカル・セグメントを識別すること（１２０２）から始まる。クリティカル・セグメントは、クリティカル寸法を有するレイアウトのその部分、例えば使用されるリソグラフィ・システムのカットオフ寸法以下のセグメントである。クリティカル・セグメントは、カットオフ寸法より下の狭い幅、すなわちブロック・マスク・パターンだけを使用してフォトリソグラフィで画定することができない狭い幅を有するセグメント１３０１として、図２４に示す。
【００５４】
それから、このステップの後に、図２５に示すように、ブロック・マスクの設計、すなわちブロック・マスクのマスク形状１４０１および１４０２を設計するステップ（１２０６）が続く。これらのマスク形状は、識別されたクリティカル・セグメント１３０１の各々に対応しかつこれを取り囲むより大きな形状１４０１、ならびに非クリティカル・セグメントを取り囲む形状１４０２として生じる。このステップ（１２０６）がａｌｔＰＳＭマスクの位相領域の生成前に行われ、かつ識別された回路レイアウトのクリティカル・セグメントだけに基づいて行われるという点で、このステップは従来技術方法と異なっている。対照的に、従来技術方法では、ブロック・マスク・パターンを生成するステップが位相領域の後で行われ、かつレイアウトのクリティカル・セグメントと既に生成された位相マスク設計の形状の両方に基づいて行われた。
【００５５】
この方法の次のステップは、図２６に示すように、ブロック・マスク・パターンをルール適合化することである（１２０７）。このステップでは、各ブロック・マスク形状が最小幅を有し、かつ隣接するブロック形状間に最小スペースが設けられることを要求するルールとの適合について、ブロック・マスク形状を検査する。ルール適合化ステップの結果として、ブロック・マスク形状１５０１および１５０４は、これらのルールに既に従っているので、変更されないままである。しかし、ブロック・マスク形状１５０２は拡大される。その理由は、そのときより前に、ブロック・マスク形状間のスペースが最小幅より小さかったからである。その上、新しいブロック・マスク形状１５０３を生成して、形状１５０２と１５０４の間に存在することが許されない最小寸法以下の部分を埋める。
【００５６】
その後、図２７に示すように、ａｌｔＰＳＭマスクの位相領域１６０１〜１６０５を生成する（ステップ１２０３）。この位相領域は、交番する位相を有するマスク形状を配置すべき位置を定義する。しかし、ここで述べる本発明の実施例では、位相シフトの実際の量および位相シフト要素（element）の位置は、位相領域の寸法が決定された後で行われるカラーリング（coloring；着色）・ステップまで決定されない。
【００５７】
その後、図２８に示すように、位相領域の最小幅および隣接する位相領域間の最小スペースに関するルールに位相領域を適合させるように、位相領域のルール適合化が行われる（ステップ１２０４）。このステップの結果として、追加の位相領域１７０１が、位相領域を生成する前のステップ（図２７）から存在した位相領域１７０２と１７０５の間に付け加えられる。追加の位相領域１７０１は、ルールで定義される最小スペースよりも狭い位相領域１７０２と１７０５の間の望ましくない相互作用を補償する。
【００５８】
次に、図２９に示すように、位相領域の生成およびルール適合化の後に、位相領域をカラーリングするステップ（１２０５）、すなわちａｌｔＰＳＭマスクの特定の位相領域に適用すべき特定の位相シフトを指定するステップが続く。例えば、図２９に示すように、位相領域１８０１はゼロ度の位相シフトでカラーリングし、位相領域１８０１の間の他の位相領域１８０２は１８０度の位相シフトでカラーリングする。位相シフト領域の生成、ルール適合化およびカラーリングを行うこれらの特定のステップは、本実施例では、図１４に関して先に説明したような従来技術方法で行われるのと同じ順序で行う。しかし、ブロック・マスク形状を設計しルール適合化するステップは、従来技術方法では未だ行われないが、本発明の実施例で既に行われているので、図２９に示す結果として得られたマスク・パターンは、図１８に示す従来技術方法の対応するステップで示されるものと非常に違ったように見える。
【００５９】
図２３乃至２９に示す本発明の実施例は、先に説明した従来技術方法に優る明らかな利点を実現する。行われるステップの連続において本実施例を従来技術方法と比較すると、本実施例の方法が有利な点を持っていることは明らかである。位相領域をカラーリングした後で、トリム・マスクの全てのブロック・マスク形状が既に決定されており、さらに、ａｌｔＰＳＭマスクの全ての位相シフト領域およびそれのカラーリングが決定されている。したがって、本方法の最後のステップ（１２０９）は、マスク・パターン形成ツールを動かしてそれぞれの明視野ブロック・トリム・マスクおよび暗視野ａｌｔＰＳＭマスクを製造するために、ブロック・マスク形状および位相シフト領域形状の全てを表すデータを得ることである。
【００６０】
特に、位相領域を生成し、ルール適合化し、さらにカラーリングした後で、処理は一般に最終的なマスク・データを得ることに進むことができ、ブロック・マスク形状のさらなる検査または調整を必要としない。すなわち、ブロック・マスク形状は位相マスク形状と関係して形成される必要がない点で、本発明の実施例は従来技術方法と異なっている。このようにして、本発明の実施例では、トリム・マスクのブロック・マスク形状とａｌｔＰＳＭマスクの位相シフト形状の両方を生成する流れは、直線的であって、本方法は繰返しループ・バックする必要がなく、これによって、マスクのパターン生成で多くの時間および処理資源が節約される。
【００６１】
本実施例でここで実証したように、従来技術方法で行われたように１つまたは複数の追加のステップが後に続く別のステップを行って、位相領域を再修正しさらにルール適合化する必要がなくなることで、ａｌｔＰＳＭマスクとブロック（トリム）・マスクの対のパターンを生成する時間の量とコストの両方が減少する。ここで説明した本発明の実施例の方法によって、先の背景技術の項で述べた従来技術方法を使用して生成されるマスク・パターンと比較して、より正確ではないとしても、同じように正確なマスク・パターンが生成される。
【００６２】
本発明の実施例で行われたように、ブロック・マスク形状および位相シフト形状を生成する順序を逆にすることで、リソグラフィ的に最適化されかつ論理的に適正なａｌｔＰＳＭレイアウトが得られる。この改良されたマスク・パターン生成の方法は、ＶＬＳＩ−ＣＭＯＳ論理チップを製造するためのマスクの製造だけでなく、メモリ回路、好ましくは９０ｎｍ以下のグラウンド・ルール（ground role）に合わせて設計されたメモリ回路、論理回路、または他の同様なデバイスに使用される階層形状および操作ツールを実現するためのマスクの製造をも簡単化するように実施することができる。
【００６３】
注目すべきは、本発明の実施において、最終検査が、図２３のステップ１２０８に示すように、違反が存在するかどうかを決定するために行われることである。したがって、さらなる調整を行う必要があれば、本発明はまた、そのような修正を実現する機構も提供する。しかし、先に示しまた説明したように、本発明の設計はより早い段階でより正確な設計を提供するので、たとえ本発明の設計に対して修正を行う必要があるとしても、本発明の方法は、従来技術方法で実現される設計に比べて、より正確な設計か、またはより早い段階で同じ正確さの程度を有する設計を実現する。
【００６４】
さらに注目すべきは、図１４乃至２２に関して先に説明した従来技術方法で、要求されるマスク・パターンを本発明と同じ正確さに生成するには、必ず、生成された位相領域をブロック・マスク形状に対して調整し次にルール適合化し、それよって、調整された位相領域をルール適合化した後で新しいブロック・マスク領域を再び生成し調整するためにサイクルをもう一度始めるように、繰返しを多数回行わなければならないことである。
【００６５】
本発明の方法実施例で説明した方法は、最も好ましくは、コンピュータまたは他の処理装置で実行すべきプログラムとして実施されるので、本方法を実施するプログラムは、プログラムを１つの場所から他の場所に移送するのに適した１つまたは複数の型の機械可読媒体に格納することができる。
【００６６】
図３０は、本発明の他の実施例を示し、この実施例では、システムは、本発明に従ってブロック・マスクのパターンおよび位相シフト・マスクのパターンを製造するように動作可能である。図３０に示すように、システムは、中央処理装置ユニット（ＣＰＵ）２００１およびメモリ（ＭＥＭ）２００３を含んだ処理装置２００４および入出力インターフェース（Ｉ／Ｏ）２００５を含み、この入出力インターフェースを通して、命令およびデータ入力を受け取り、またデータ出力を伝送する。メモリは、ＣＰＵ中にキャッシュ・ストレージだけを含むことができ、または、好ましくは、ＣＰＵの外に主メモリのような追加のメモリを含む。この追加のメモリは、集積回路メモリ、またはディスク・ドライブ媒体またはテープ・ドライブ媒体だけを含むことができる。
【００６７】
本発明のシステム実施例では、入出力インターフェースＩ／Ｏ２００５は、基板上に実現すべき回路レイアウトを表すデータ２００７を受け取るように動作可能である。処理装置２００４は、回路レイアウトのクリティカル・セグメントを識別し、識別されたクリティカル・セグメントに基づいてブロック・マスク・パターンを生成しルール適合化するように動作可能である。処理装置２００４は、さらに、ルール適合化されたブロック・マスク・パターンと共に使用するための位相マスク・パターンを生成しルール適合化して、基板上の露光パターンを定義するマスクを製造するように動作可能である。処理装置は、さらに、位相マスク・パターンを適切な位相にカラーリングするように動作可能である。それから、処理装置は、Ｉ／Ｏ２００５を通してデータ・セットを出力し（２００９）、このデータ・セットは、二重露光ａｌｔＰＳＭ技法に従って使用するための対の位相マスクとブロック（トリム）・マスクに関して、ブロック・マスクに形成すべきパターンおよび位相マスクに形成すべきパターンを定義する。
【００６８】
本発明は、ある特定の好ましい実施例に従って説明したが、特許請求の範囲によってのみ制限される本発明の真の範囲および精神から逸脱することなしに、本発明に対して行うことができる多くの修正および改良を当業者は理解するであろう。
【図面の簡単な説明】
【００６９】
【図１】光リソグラフィの原理を示す図である。
【図２】交番位相シフト・マスク・リソグラフィでの２ビーム結像原理を示す図である。
【図３】交番位相シフト・マスク・リソグラフィでの２ビーム結像原理を示す図である。
【図４】暗視野位相シフト・マスクと明視野ブロック（トリム）・マスクを使用する二重露光ａｌｔＰＳＭ方法の実施ステップを示す図である。
【図５】暗視野位相シフト・マスクと明視野ブロック（トリム）・マスクを使用する二重露光ａｌｔＰＳＭ方法の実施ステップを示す図である。
【図６】暗視野位相シフト・マスクと明視野ブロック（トリム）・マスクを使用する二重露光ａｌｔＰＳＭ方法の実施ステップを示す図である。
【図７】暗視野位相シフト・マスクと明視野ブロック（トリム）・マスクを使用する二重露光ａｌｔＰＳＭ方法の実施ステップを示す図である。
【図８】暗視野位相シフト・マスクと明視野ブロック（トリム）・マスクを使用する二重露光ａｌｔＰＳＭ方法の実施ステップを示す図である。
【図９】暗視野位相シフト・マスクと明視野ブロック（トリム）・マスクを使用する二重露光ａｌｔＰＳＭ方法の実施ステップを示す図である。
【図１０】二重露光ａｌｔＰＳＭリソグラフィ方法で共に使用されるａｌｔＰＳＭマスクおよびブロック（トリム）・マスクに含めるための位相シフト形状およびブロック形状を生成する従来技術方法の手順を示す図である。
【図１１】二重露光ａｌｔＰＳＭリソグラフィ方法で共に使用されるａｌｔＰＳＭマスクおよびブロック（トリム）・マスクに含めるための位相シフト形状およびブロック形状を生成する従来技術方法の手順を示す図である。
【図１２】二重露光ａｌｔＰＳＭリソグラフィ方法で共に使用されるａｌｔＰＳＭマスクおよびブロック（トリム）・マスクに含めるための位相シフト形状およびブロック形状を生成する従来技術方法の手順を示す図である。
【図１３】二重露光ａｌｔＰＳＭリソグラフィ方法で共に使用されるａｌｔＰＳＭマスクおよびブロック（トリム）・マスクに含めるための位相シフト形状およびブロック形状を生成する従来技術方法の手順を示す図である。
【図１４】二重露光ａｌｔＰＳＭリソグラフィ方法で共に使用されるａｌｔＰＳＭマスクおよびブロック（トリム）・マスクに含めるための位相シフト形状およびブロック形状を生成する従来技術方法で行われるステップを示す流れ図である。
【図１５】図１４に示した方法に従って、位相シフト・マスクの形状およびブロック・マスクの形状を生成する手順を示す図である。
【図１６】図１４に示した方法に従って、位相シフト・マスクの形状およびブロック・マスクの形状を生成する手順を示す図である。
【図１７】図１４に示した方法に従って、位相シフト・マスクの形状およびブロック・マスクの形状を生成する手順を示す図である。
【図１８】図１４に示した方法に従って、位相シフト・マスクの形状およびブロック・マスクの形状を生成する手順を示す図である。
【図１９】図１４に示した方法に従って、位相シフト・マスクの形状およびブロック・マスクの形状を生成する手順を示す図である。
【図２０】図１４に示した方法に従って、位相シフト・マスクの形状およびブロック・マスクの形状を生成する手順を示す図である。
【図２１】図１４に示した方法に従って、位相シフト・マスクの形状およびブロック・マスクの形状を生成する手順を示す図である。
【図２２】図１４に示した方法に従って、位相シフト・マスクの形状およびブロック・マスクの形状を生成する手順を示す図である。
【図２３】二重露光ａｌｔＰＳＭリソグラフィ方法で共に使用されるａｌｔＰＳＭマスクおよびブロック（トリム）・マスクに含めるための位相シフト形状およびブロック形状を生成するように、本発明の実施例で行われるステップを示す流れ図である。
【図２４】図２３に示す方法に従って、位相シフト・マスクの形状およびブロック・マスクの形状を生成する手順を示す図である。
【図２５】図２３に示す方法に従って、位相シフト・マスクの形状およびブロック・マスクの形状を生成する手順を示す図である。
【図２６】図２３に示す方法に従って、位相シフト・マスクの形状およびブロック・マスクの形状を生成する手順を示す図である。
【図２７】図２３に示す方法に従って、位相シフト・マスクの形状およびブロック・マスクの形状を生成する手順を示す図である。
【図２８】図２３に示す方法に従って、位相シフト・マスクの形状およびブロック・マスクの形状を生成する手順を示す図である。
【図２９】図２３に示す方法に従って、位相シフト・マスクの形状およびブロック・マスクの形状を生成する手順を示す図である。
【図３０】二重露光ａｌｔＰＳＭリソグラフィ方法で共に使用されるａｌｔＰＳＭマスクおよびブロック（トリム）・マスクに含めるための位相シフト形状およびブロック・マスク形状の形状を生成する本発明の他の実施例を示す流れ図である。
【符号の説明】
【００７０】
１３０１  クリティカル・セグメント
１４０１  ブロック・マスク形状（クリティカル・セグメント１３０１に対応）
１４０２  ブロック・マスク形状（非クリティカル・セグメントに対応）
１５０１、１５０２、１５０４  ブロック・マスク形状
１５０３  最小以下の寸法を埋めるブロック・マスク形状
１６０１、１６０２、１６０３、１６０４、１６０５  ａｌｔＰＳＭマスクの位相領域
１７０１  最小スペースより狭いスペースを埋める追加の位相領域
１７０２、１７０５  位相領域
１８０１  位相領域（ゼロ度の位相シフト）
１８０２  位相領域（１８０度の位相シフト）
２００４  処理装置
【図１】
2005037945.tif 000005
【図２】
2005037945.tif 000006
【図３】
2005037945.tif 000007
【図４】
2005037945.tif 000008
【図５】
2005037945.tif 000009
【図６】
2005037945.tif 000010
【図７】
2005037945.tif 000011
【図８】
2005037945.tif 000012
【図９】
2005037945.tif 000013
【図１０】
2005037945.tif 000014
【図１１】
2005037945.tif 000015
【図１２】
2005037945.tif 000016
【図１３】
2005037945.tif 000017
【図１４】
2005037945.tif 000018
【図１５】
2005037945.tif 000019
【図１６】
2005037945.tif 000020
【図１７】
2005037945.tif 000021
【図１８】
2005037945.tif 000022
【図１９】
2005037945.tif 000023
【図２０】
2005037945.tif 000024
【図２１】
2005037945.tif 000025
【図２２】
2005037945.tif 000026
【図２３】
2005037945.tif 000027
【図２４】
2005037945.tif 000028
【図２５】
2005037945.tif 000029
【図２６】
2005037945.tif 000030
【図２７】
2005037945.tif 000031
【図２８】
2005037945.tif 000032
【図２９】
2005037945.tif 000033
【図３０】
2005037945.tif 000034