(57)【要約】  【課題】演算処理間隔を一定として精度を高めるとともに、装置を小型化することができるＦＭ−ＣＷレーダ装置を提供する。  【解決手段】三角波発生部２からの三角波がＦＭ変調制御部３に入力され、電圧制御発信器４からの周波数が三角波状に変調された送信波が送信アンテナ６から送信される。受信アンテナ７により受信された反射波はミキサ回路８で方向性結合器５からの送信波と混合され、ビート信号が低域濾波部９、増幅器１０を介してＡ／Ｄ変換制御部１１に入力される。  一方、Ａ／Ｄ変換制御部１１は、三角波発生部２から三角波のＵＰ／ＤＯＷＮ切替信号を受けると、メモリ切替制御部１２を制御し、Ａ／Ｄ変換データを記憶するメモリをメモリａ１３とメモリｂ１４との間で交互に切替る。これと同時に、信号処理部１５がＡ／Ｄ変換データが入力されていない方のメモリａ１３またはｂ１４との間で高速フーリエ変換等の処理を行う。  【選択図】図１
2005338035.tif 000002
【特許請求の範囲】
【請求項１】
三角波でＦＭ変調されたＦＭ−ＣＷ波を送信する送信手段と、目標物で反射してきた反射波と送信波を混合してビート信号を生成する混合手段と、上記ビート信号をＡ／Ｄ変換してＡ／Ｄ変換データを出力するＡ／Ｄ変換手段と、上記Ａ／Ｄ変換データを記憶する記憶手段と、上記記憶手段との間で処理データを読み書きしながら信号処理を行う信号処理手段と、上記各手段を制御する制御手段とを備えたＦＭ−ＣＷレーダ装置であって、
上記記憶手段が一対のデータ記憶部を備え、上記三角波のＵＰ／ＤＯＷＮ切替に同期して上記Ａ／Ｄ変換データが入力されるデータ記憶部と上記信号処理に使用されるデータ記憶部とを交互に切替えることを特徴とするＦＭ−ＣＷレーダ装置。
【請求項２】
請求項１に記載のＦＭ−ＣＷレーダ装置において、
上記Ａ／Ｄ変換手段が、三角波のＵＰ／ＤＯＷＮ切替に同期してデータ記憶部を切替えることを特徴とするＦＭ−ＣＷレーダ装置。
【請求項３】
請求項１に記載のＦＭ−ＣＷレーダ装置において、
上記制御手段が、三角波のＵＰ／ＤＯＷＮ切替に同期してデータ記憶部を切替えることを特徴とするＦＭ−ＣＷレーダ装置。
【請求項４】
請求項１に記載のＦＭ−ＣＷレーダ装置において、
上記信号処理手段が演算処理を完了する前に、三角波のＵＰ／ＤＯＷＮ切替が生じた場合、エラーフラグを発生させることを特徴とするＦＭ−ＣＷレーダ装置。
【請求項５】
請求項４に記載のＦＭ−ＣＷレーダ装置において、
上記信号処理手段がエラーフラグを発生することを特徴とするＦＭ−ＣＷレーダ装置。
【請求項６】
請求項４に記載のＦＭ−ＣＷレーダ装置において、
上記制御手段がエラーフラグを発生することを特徴とするＦＭ−ＣＷレーダ装置。
【請求項７】
請求項４〜６のいずれかに記載のＦＭ−ＣＷレーダ装置において、
上記エラーフラグが発生した場合、上記記憶手段がＡ／Ｄ変換データの書き込みを優先させて処理を継続することを特徴とするＦＭ−ＣＷレーダ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両等の移動体の衝突防止や一定距離追従走行等に使用され、レーダの送受信により移動体の外部に存在する対象物との相対速度や距離等を検出するＦＭ−ＣＷレーダ装置に関する。
【背景技術】
【０００２】
自動車用レーダ装置は、衝突防止や自動走行等を可能にするものとして、安全走行や快適走行の見地から要求されているものであるが、ＦＭ−ＣＷレーダ装置は、目標物に対して所定の繰り返し周期で周波数変調（ＦＭ変調）された電波を送出し、得られた目標物からの反射波と送信信号とのビート周波数成分を検出することによって目標物までの距離と相対速度を求めるものであり、送受信機の構成が簡単であるとともに、簡単な信号処理装置によって物体との距離と相対速度とを求めることができるので、小型化と低価格化が要求される自動車用のレーダとして広く用いられようとしている。
【０００３】
このＦＭ−ＣＷレーダ装置は、三角波状の変調信号により周波数変調され、周波数が漸次増減する送信信号をレーダ波として送信し、対象物により反射されたレーダ波を受信するとともに、受信信号を送信信号とミキシングすることによりビート信号を発生させ、このビート信号をＡ／Ｄ変換してメモリに記憶するとともに、メモリに記憶したデータを高速フーリエ変換処理し、得られた処理結果から対象物との距離や相対速度を算出するように構成されている。
【０００４】
しかしながら、上記の高速フーリエ変換処理の演算には、積和演算等を多用して膨大なデータを処理する必要があり、この膨大なデータ処理を読み書きしている最中にメモリに対してＡ／Ｄ変換出力を書き込むことは不可能であった。このため、信号処理回路による高速フーリエ変換に伴う処理データの読み書きとＡ／Ｄ変換データの書き込みとに単一のメモリを使用した場合には、高速フーリエ変換に伴う処理データの読み書きとＡ／Ｄ変換器の出力データの書き込みとを時分割せざるを得ず、Ａ／Ｄ変換データを書き込んでいる最中は高速フーリエ変換処理を休止し、また、高速フーリエ変換処理中はＡ／Ｄ変換を休止するようにしていたので、データ処理能力を十分に活用することができなかった。
【０００５】
これを解決するため、Ａ／Ｄ変換データを交互に格納する一対のメモリを設け、信号処理回路による高速フーリエ変換の演算周期に同期して、上記一対のメモリの読み書きを切替制御し、一方のメモリがＡ／Ｄ変換出力を書き込んでいるときに、他方のメモリに信号処理回路の処理データを読み書きさせることにより、処理効率を高めることが提案されている（例えば、特許文献１参照。）。
【特許文献１】特開平９−４３３４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のＦＭ−ＣＷレーダ装置は上記のように、メモリを２つ用意し、受信データの書き込みを行うメモリと演算処理に使用するメモリを交互に切替えているが、Ａ／Ｄ変換及びサンプリングの開始・停止タイミングを演算処理と演算処理結果のデータ転送終了後としている。
しかしながら、演算結果の転送処理に要する時間はバスの混み具合に大きく影響されるため、演算処理結果転送終了のタイミングが一定せず、Ａ／Ｄ変換の開始タイミングを一定間隔に保つことは不可能である。このため、一定時間に行うことのできる演算回数にバラツキが発生し、また、送信データとの相対時間も一定とならないので、距離、速度の検出精度を一定に保つことができないという問題があった。
【０００７】
本発明は、上記の問題に鑑みてなされたもので、演算処理間隔を一定として精度を高めるとともに、装置を小型化することができるＦＭ−ＣＷレーダ装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述の目的を達成するため、本発明に係るＦＭ−ＣＷレーダ装置（１）は、
三角波でＦＭ変調されたＦＭ−ＣＷ波を送信する送信手段と、目標物で反射してきた反射波と送信波を混合してビート信号を生成する混合手段と、上記ビート信号をＡ／Ｄ変換してＡ／Ｄ変換データを出力するＡ／Ｄ変換手段と、上記Ａ／Ｄ変換データを記憶する記憶手段と、上記記憶手段との間で処理データを読み書きしながら信号処理を行う信号処理手段と、上記各手段を制御する制御手段とを備えたＦＭ−ＣＷレーダ装置であって、
上記記憶手段が一対のデータ記憶部を備え、上記三角波のＵＰ／ＤＯＷＮ切替に同期して上記Ａ／Ｄ変換データが入力されるデータ記憶部と上記信号処理に使用されるデータ記憶部とを交互に切替えることを特徴とする。
【０００９】
また、本発明に係るＦＭ−ＣＷレーダ装置（２）は、ＦＭ−ＣＷレーダ装置（１）において、
上記Ａ／Ｄ変換手段が、三角波のＵＰ／ＤＯＷＮ切替に同期してデータ記憶部を切替えることを特徴とする。
【００１０】
さらに、本発明に係るＦＭ−ＣＷレーダ装置（３）は、ＦＭ−ＣＷレーダ装置（１）において、
上記制御手段が、三角波のＵＰ／ＤＯＷＮ切替に同期してデータ記憶部を切替えることを特徴とする。
【００１１】
また、本発明に係るＦＭ−ＣＷレーダ装置（４）は、ＦＭ−ＣＷレーダ装置（１）において、
上記信号処理手段が演算処理を完了する前に、三角波のＵＰ／ＤＯＷＮ切替が生じた場合、エラーフラグを発生させることを特徴とする。
【００１２】
さらに、本発明に係るＦＭ−ＣＷレーダ装置（５）は、ＦＭ−ＣＷレーダ装置（４）において、
上記信号処理手段がエラーフラグを発生することを特徴とする。
【００１３】
さらに、本発明に係るＦＭ−ＣＷレーダ装置（６）は、ＦＭ−ＣＷレーダ装置（４）において、
上記制御手段がエラーフラグを発生することを特徴とする。
【００１４】
また、本発明に係るＦＭ−ＣＷレーダ装置（７）は、ＦＭ−ＣＷレーダ装置（４）〜（６）のいずれかにおいて、
上記エラーフラグが発生した場合、上記記憶手段がＡ／Ｄ変換データの書き込みを優先させて処理を継続することを特徴とする。
【発明の効果】
【００１５】
本発明に係るＦＭ−ＣＷレーダ装置（１）〜（３）によれば、三角波でＦＭ変調した送信波と目標物で反射してきた反射波を合成して得られるビート信号をＡ／Ｄ変換手段によりＡ／Ｄ変換し、一対のデータ記憶部の一方に書き込み、他方のデータ記憶部と信号処理手段によりデータ処理を行うとともに、データ記憶部の切替を送信する三角波のＵＰ／ＤＯＷＮの切替のタイミングで行うようにしたので、データのＡ／Ｄ変換と高速フーリエ変換等のデータ処理を途中で途切れることなく同時並行的かつ連続的に行うことが可能であり、処理効率を２倍に高めることができるとともに、三角波の切替と演算処理が同期し、演算処理間隔が一定となるので、距離、速度の検出精度を一定に保つことができる。
また、Ａ／Ｄ変換データ蓄積用データ記憶部と演算処理用データ記憶部を切替えて共用するため、それぞれ専用の記憶部を持つ場合に比べ、必要なメモリ容量を削減でき、回路を小型化することができる。
【００１６】
上記のように、三角波のＵＰ／ＤＯＷＮ切替に同期してデータ記憶部を切替えた場合、バスの混み状態により演算処理結果転送終了前に次の三角波の送信が開始され、未だ信号処理部がアクセスしているデータ記憶部にＡ／Ｄ変換データが上書きされてしまい、演算結果の妥当性が不明となる場合が生じるが、本発明に係るＦＭ−ＣＷレーダ装置（４）〜（６）によれば、信号処理手段が演算処理を完了する前に、三角波のＵＰ／ＤＯＷＮ切替が生じた場合、エラーフラグが発生されるので、誤った距離や速度が他の制御装置に送出されるのを防止することができる。
【００１７】
さらに、本発明に係るＦＭ−ＣＷレーダ装置（７）によれば、エラーフラグが発生した場合、記憶手段がＡ／Ｄ変換データの書き込みを優先させて処理を継続するので、妥当性のある値だけでレーダ処理を行うことができるとともに、レーダ処理を継続することが可能となる。
【実施例】
【００１８】
以下、本発明のＦＭ−ＣＷレーダ装置の実施例について、図面を用いて説明する。図１はＦＭ−ＣＷレーダ装置の概略ブロック図であり、図に示すように、このＦＭ−ＣＷレーダ装置は、制御部１、三角波発生部２、ＦＭ変調制御部３、電圧制御発信器４、方向性結合器５、送信アンテナ６、受信アンテナ７、ミキサ回路８、低域濾波器９、増幅器１０、Ａ／Ｄ変換制御部１１、メモリ切替制御部１２、メモリａ１３、メモリｂ１４、信号処理部１５により構成されている。
【００１９】
制御部１はＦＭ−ＣＷレーダ装置の各部を同期制御するとともに、装置の動作開始時に三角波発生部２に三角波発生開始指令を送信する。三角波発生部２は、三角波を発生してＦＭ変調制御部３に入力するとともに、三角波生成開始信号及びＵＰ／ＤＯＷＮ切替信号をＡ／Ｄ変換制御部１１及び信号処理部１５に送信する。
【００２０】
ＦＭ変調制御部３は三角波発生部２からの三角波によって変調信号を発生して電圧制御発信器４に入力し、電圧制御発信器４はＦＭ変調制御部３からの変調信号によって搬送波を変調し、三角波状に周波数変調された送信信号を発生する。方向性結合器５は送信信号の一部を分岐してミキサ回路８に送り、送信アンテナ６は方向性結合器５からの送信信号によって送信波を例えば車両の進行方向に送出する。
【００２１】
また、受信アンテナ７は先行車等からの反射波を受信し、ミキサ回路８は方向性結合器５を介して分岐された送信信号と、受信アンテナ７を介して受信された受信信号とを混合してビート周波数の信号を発生し、低域濾波器９がこのビート周波数成分を濾波する。このビート周波数成分は数ｍＶと微弱であるため、増幅器１０がこの信号を増幅し、増幅されたビート周波数成分がＡ／Ｄ変換制御部１１に入力される。
【００２２】
Ａ／Ｄ変換制御部１１は三角波発生部２からの三角波生成開始信号またはＵＰ／ＤＯＷＮ切替信号に基づいて増幅器１０の出力のＡ／Ｄ変換処理を開始するとともに、メモリ切替制御部１２にメモリ切替信号を送出し、メモリ切替制御部１２はＡ／Ｄ変換制御部１１からのメモリ切替信号に基づいてＡ／Ｄ変換制御部１１からのデジタルデータを送出するメモリをメモリａ１３とメモリｂ１４との間で切替えるとともに、信号処理部１５の処理に使用するメモリをＡ／Ｄ変換データが入力されていないメモリに切替える。
【００２３】
メモリａ１３、メモリｂ１４は上記のように、三角波発生部２の三角波のＵＰ／ＤＯＷＮ切替毎に、Ａ／Ｄ変換制御部１１からのデジタルデータを交互に記憶するとともに、Ａ／Ｄ変換制御部１１からのデジタルデータを記憶する状態にない方のメモリが保持するデータが信号処理部１５に読み出される。
【００２４】
一方、信号処理部１５は三角波発生部２から三角波のＵＰ／ＤＯＷＮ切替信号が入力される毎に高速フーリエ変換処理を開始し、メモリａ１３またはメモリｂ１４から必要なデータを逐次読出し、一時データ、演算結果を同一メモリ上に上書きしながら処理を行い、処理が完了すると、処理結果を制御部１に送信する。また、信号処理の完了前に三角波のＵＰ／ＤＯＷＮ切替えが行われた場合には、制御部１にエラーフラグ信号を送信する。
【００２５】
次に、図１のＦＭ−ＣＷレーダ装置の動作について、図２のフローチャート及び図３の動作図により説明する。
ＦＭ−ＣＷレーダ装置が動作を開始すると、制御部１が三角波発生部２に三角波生成開始を指示する（ステップ１０１）。これにより、三角波発生部２が図３（ａ）に示すような三角波の発生を開始し、発生した三角波をＦＭ変調制御部３に供給するとともに、Ａ／Ｄ変換制御部１１に三角波生成開始信号を出力する（ステップ１０２）。
【００２６】
三角波発生部２から三角波が入力されると、ＦＭ変調制御部３はＦＭ変調信号を発生して電圧制御発信器４に供給し、電圧制御発信器４が周波数が三角波状に変調された送信波を発生し、方向性結合器５を介して送信アンテナ６から送信される。このＦＭ−ＣＷ波が先行車等の物体によって反射された反射波が受信アンテナ７により受信されると、この受信波はミキサ回路８に入力されて方向性結合器５からの送信波と混合され、生成されたビート信号が低域濾波器９により抽出され、増幅器１０を介してＡ／Ｄ変換制御部１１に入力される。
【００２７】
一方、Ａ／Ｄ変換制御部１１は、三角波発生部２から三角波生成開始信号を受けると、増幅器１０の出力のＡ／Ｄ変換処理を開始するとともに、メモリ切替制御部１２にメモリ切替信号を送り、Ａ／Ｄ変換したデジタルデータをメモリａ１３に記憶するようにメモリ切替制御部１２を制御するので、図３（ｂ）に示すように、ビート信号のＡ／Ｄ変換データがメモリａ１３に記憶されていく（ステップ１０３）。
【００２８】
このＡ／Ｄ変換処理中、Ａ／Ｄ変換制御部１１は、三角波発生部２からＵＰ／ＤＯＷＮ切替信号が入力された否かを判別し（ステップ１０４）、三角波発生部２が三角波のＵＰ／ＤＯＷＮ切替を行うと、Ａ／Ｄ変換制御部１１はＡ／Ｄ変換処理を停止する（ステップ１０５）。次に、Ａ／Ｄ変換制御部１１は前回Ａ／Ｄ変換データをメモリａ１３に記憶したか否かを判別する（ステップ１０６）。前回Ａ／Ｄ変換データをメモリａ１３に記憶した場合には、Ａ／Ｄ変換制御部１１はメモリ切替制御部１２にメモリ切替信号を送り、Ａ／Ｄ変換されたデジタルデータがメモリｂ１４に記憶され、メモリａ１３が信号処理部１５との間でデータの読み書きが行える状態に切替えるとともに、Ａ／Ｄ変換処理を開始する（ステップ１０７）。
【００２９】
これと同時に、信号処理部１５に三角波発生部２からＵＰ／ＤＯＷＮ切替信号が入力され、信号処理部１５が高速フーリエ変換等の処理を開始し、積和演算に伴う処理データをメモリａ１３との間で読み書きすることにより、一時データ、演算結果を既に読み出したメモリａ１３の領域に上書きしながら処理を実行する（ステップ１０８）。そして、処理の実行中、信号処理部１５は処理結果を逐次制御部１に送信し、制御部１が高速フーリエ変換処理結果等に基づいて目標物の距離と相対速度を演算する。
【００３０】
ここで、送信アンテナ６から送出された送信波は、目標物により反射されて受信アンテナ７を経て受信されるまでの間に、目標物までの距離に比例した時間遅れを受け、相対速度に比例したドップラー周波数偏移を受けるが、送信波が三角波で変調されているので、目標物までの距離と相対速度とがベースバンド周波数成分として現れる。したがって、ミキサ部８において、受信信号と方向性結合器５からの送信信号とを混合して得られる、送・受信波のビート周波数は、距離に依存する周波数と、相対速度に依存する周波数との和と差の周波数となる。
【００３１】
このように、変調信号として三角波を用いた場合には、目標物が近づいてくるとき、三角波の上昇方向（周波数が高くなる方向）に対応する区間では、距離に相当する周波数と相対速度に相当する周波数との和がビート周波数となり、下降方向（周波数が低くなる方向）に対応する区間では、距離に相当する周波数と相対速度に相当する周波数との差がビート周波数となるので、信号処理部１５でこれらの周波数を検出して制御部１に送信することにより、制御部１において、これらの和と差の周波数から目標物までの距離と相対速度とを算出することができる。
【００３２】
一方、上記のＡ／Ｄ変換処理、信号処理を行っている間、Ａ／Ｄ変換制御部１１、信号処理部１５は三角波発生部２からＵＰ／ＤＯＷＮ切替信号が入力されたか否かを判別しており（ステップ１０９）、三角波発生部２からＵＰ／ＤＯＷＮ切替信号を受けると、Ａ／Ｄ変換制御部１１はＡ／Ｄ変換処理を停止する（ステップ１１０）。一方、信号処理部１５は信号処理が完了しているか否かを判別し（ステップ１１１）、信号処理が完了していない場合には、エラーフラグを生成して制御部１に送信し、誤データによる演算を防止する（ステップ１１２）。
【００３３】
すなわち、三角波の周期とバスの占有状態により、制御部１への処理結果の転送終了前に三角波のＵＰ／ＤＯＷＮ切替が生じると、信号処理部１５が使用しているメモリ上の演算結果に次のＡ／Ｄ変換データが上書きされてしまうので、このような場合には、エラーフラグを出力し転送されたデータが誤っていることを制御部１に通知する。なお、このエラーの発生後は、メモリへのＡ／Ｄ変換データの書き込みが優先され、信号処理部１５での演算処理は中断される。
また、ステップ１１１で処理が完了していると判別された場合、あるいは、エラーフラグが出力された場合には、ステップ１０６に戻り、新たなＡ／Ｄ変換処理、信号処理が開始される。
【００３４】
一方、ステップ１０６において、Ａ／Ｄ変換制御部１１が前回Ａ／Ｄ変換データをメモリｂ１４に記憶したと判別した場合には、Ａ／Ｄ変換制御部１１はメモリ切替制御部１２にメモリ切替信号を送り、Ａ／Ｄ変換されたデジタルデータがメモリａ１３に記憶され、メモリｂ１４が信号処理部１５との間でデータの読み書きが行える状態に切替えるとともに、Ａ／Ｄ変換処理を開始する（ステップ１１３）。
【００３５】
これと同時に、信号処理部１５が、処理データをメモリｂ１４との間で読み書きしながら高速フーリエ変換等の処理を開始する（ステップ１１４）。このように、Ａ／Ｄ変換処理、信号処理を開始すると、ステップ１０９に移り、上記と同様に、Ａ／Ｄ変換制御部１１、信号処理部１５は三角波発生部２からＵＰ／ＤＯＷＮ切替信号が入力されたか否かを判別する。
なお、レーダ動作が中止された場合、制御部１が各部を制御し、このフローチャートの動作を停止する。
【００３６】
以上のように、三角波でＦＭ変調した送信波と目標物で反射してきた反射波とを合成して得られるビート信号を、Ａ／Ｄ変換制御部１１によりＡ／Ｄ変換して一方のメモリに書き込むとともに、他方のメモリと信号処理部１５によりデータ処理を行い、メモリの切替を送信する三角波のＵＰ／ＤＯＷＮの切替のタイミングで行うようにしたので、処理効率が高まるとともに、データの処理間隔が一定となり、また、処理データが送信信号と同期するので、距離、速度の検出精度を一定に保つことができる。
【００３７】
なお、上記の実施例では、Ａ／Ｄ変換制御部１１によってメモリ切替制御部１２を制御することにより、Ａ／Ｄ変換データを記憶するメモリと信号処理に使用するメモリを切り換えたが、制御部１によって三角波発生部２からの三角波生成開始信号及びＵＰ／ＤＯＷＮ切替信号を監視することにより、制御部１によってメモリの切替を行うこともできる。
【００３８】
また、上記の実施例では、信号処理部１５によりエラー信号を発生したが、上記と同様に、制御部１によって三角波発生部２からのＵＰ／ＤＯＷＮ切替信号を監視し、信号処理部１５からの処理結果の転送完了前に三角波のＵＰ／ＤＯＷＮ切替が行われた場合に、制御部１がエラーフラグを発生するようにすることも可能である。
【００３９】
さらに、上記の実施例では、本発明のＦＭ−ＣＷレーダ装置を自動車用レーダ装置に適用した場合について説明したが、本発明のＦＭ−ＣＷレーダ装置は車両用途以外の様々な用途に使用することが可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明のＦＭ−ＣＷレーダ装置の概略ブロックを示す図である。
【図２】ＦＭ−ＣＷレーダ装置の動作を示すフローチャートである。
【図３】三角波及び動作時のメモリの使用状態を示す図である。
【符号の説明】
【００４１】
１  制御部
２  三角波発生部
３  ＦＭ変調制御部
４  電圧制御発信器
５  方向性結合器
６  送信アンテナ
７  受信アンテナ
８  ミキサ回路
９  低域濾波器
１０  増幅器
１１  Ａ／Ｄ変換制御部
１２  メモリ切替制御部
１３  メモリａ
１４  メモリｂ
１５  信号処理部
【図１】
2005338035.tif 000003
【図２】
2005338035.tif 000004
【図３】
2005338035.tif 000005