(57)【要約】【課題】スイッチング電源装置の２次側の整流素子及び転流素子がＯＦＦする際に発生するサージ電圧（スナバエネルギー）を、効率よく吸収・回生して装置の高効率化を図り、併せてノイズを低減することのできるスイッチング電源装置の提供【解決手段】回生スナバ回路として、整流素子および転流素子の両端に直列接続したダイオードと第１のキャパシタと、前記ダイオードに並列に接続したトランジスタを備え、スナバエネルギーを該ダイオードを介して第１のキャパシタに吸収させ、整流素子がＯＦＦとなってからある一定時間後に前記トランジスタをＯＮさせて、吸収させたスナバエネルギーを２次側整流回路内に回生させ、整流素子がＯＦＦの期間内に前記トランジスタをＯＦＦするように制御する第１、第２の抵抗器、第２、第３のキャパシタを接続する。【選択図】          図１
2005027394.tif 000002
【特許請求の範囲】
【請求項１】
トランスの２次側に整流素子および／または転流素子を接続し、それらの素子がＯＦＦする際に発生するスナバエネルギーを回生する回生スナバ回路を備え、該回生スナバ回路は、スナバエネルギーを吸収した後それを放出するキャパシタ、該キャパシタに接続される吸収用ダイオードおよび放出用トランジスタを含むことを特徴とするスイッチング電源装置。
【請求項２】
トランスの２次側に接続する整流素子と、該素子がＯＦＦする際にトランスの巻き線のリーケージインダクタンスに起因して発生するスナバエネルギーを回生する回生スナバ回路を有し、該回路は、整流素子の両端に直列接続したダイオードと第１のキャパシタと、前記ダイオードに並列に接続したトランジスタを備え、スナバエネルギーを該ダイオードを介して第１のキャパシタに吸収させ、整流素子がＯＦＦとなってからある一定時間後に前記トランジスタをＯＮさせて、上記吸収させたスナバエネルギーを２次側整流回路内に回生させ、整流素子がＯＦＦの期間内に前記トランジスタをＯＦＦするように制御する第１、第２の抵抗器、第２、第３のキャパシタを有することを特徴とするスイッチング電源装置。
【請求項３】
トランスの２次側に接続する転流素子と、該転流素子がＯＦＦする際に平滑用インダクタのリーケージインダクタンスに起因して発生するスナバエネルギーを回生する回生スナバ回路を有し、該回路は、転流素子の両端に直列接続したダイオードと第１のキャパシタと、前記ダイオードに並列に接続したトランジスタを備え、スナバエネルギーを該ダイオードを介して第１のキャパシタに吸収させ、転流素子がＯＦＦとなってからある一定時間後に前記トランジスタをＯＮさせて、上記吸収させたスナバエネルギーを２次側転流回路内に回生させ、転流素子がＯＦＦの期間内に前記トランジスタをＯＦＦするように制御する第１、第２の抵抗器、第２、第３のキャパシタを有することを特徴とするスイッチング電源装置。
【請求項４】
請求項１乃至３のいずれかの回生スナバ回路において、トランジスタをＦＥＴとし、ダイオードに替えて、該ＦＥＴの寄生ダイオードを利用したスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、スナバエネルギーを効率よく回生して、２次側整流素子及び転流素子への印加電圧を低減することにより高効率化を図り、併せてノイズの低減を得ることができるスイッチング電源装置に関する。
【０００２】
【従来の技術】
スイッチング電源装置において、２次側の整流素子及び転流素子がＯＦＦする際、トランスの巻き線や、平滑用チョークコイルのスナバエネルギーによって発生するサージ電圧は、前記整流素子や転流素子に並列に抵抗器とキャパシタの直列回路等を接続して吸収している。例えば、スナバエネルギーをコンデンサーに蓄積後回生する回路として、下記特許文献１、２が知られている。
【０００３】
しかしながら、上記従来のものは、前記抵抗器とキャパシタの直列回路でサージ電圧を吸収しているのでキャパシタの充放電電流が抵抗器にも流れ抵抗器におけるエネルギーの損失を発生する。また、前記抵抗器にダイオードを並列に接続して前記キャパシタへの充電電流はダイオードに流し、抵抗器におけるエネルギーの損失低減を図った回路も用いられているが、それらの回路においても前記キャパシタの放電電流による抵抗器におけるエネルギーの損失は発生する。抵抗器の発熱に留意して設計を行う場合サージ電流を十分に吸収できる定数設定が困難であった。従って、前記抵抗器におけるエネルギーの損失による変換効率の効率低下と、整流素子及び転流素子に印加されるサージ電圧の十分な吸収が困難であった。
【０００４】
【特許文献１】
特開２０００−１８４７１０号公報
【特許文献２】
特開平１１−２８４７６３号公報
【本発明が解決しようとする課題】
本発明は上記の問題点に鑑みて提案されたもので、スイッチング電源装置の２次側の整流素子及び転流素子がＯＦＦする際に発生するサージ電圧（スナバエネルギー）を、効率よく吸収・回生して装置の高効率化を図り、併せてノイズを低減することのできるスイッチング電源装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記の目的を達成するために本発明によるスイッチング電源装置は、その２次側回生スナバ回路を以下の構成としたものである。  即ち、
１．本発明によるスイッチング電源装置は、トランスの２次側に整流素子および／または転流素子を接続し、それらの素子がＯＦＦする際に発生するスナバエネルギーを回生する回生スナバ回路を備え、該回生スナバ回路は、スナバエネルギーを吸収した後それを放出するキャパシタ、該キャパシタに接続されるスナバエネルギー吸収用ダイオードおよびそのスナバエネルギーの放出用トランジスタを含むことを特徴とする。
【０００６】
２．整流素子に付加する回生スナバ回路
本発明に係るスイッチング電源装置は、トランスの２次側に接続する整流素子と、該素子がＯＦＦする際にトランスの巻き線のリーケージインダクタンスに起因して発生するスナバエネルギーを回生する回生スナバ回路を有し、該回路は、整流素子に並列に接続したダイオードと第１のキャパシタとの直列回路と、前記ダイオードに並列に接続したトランジスタを備え、スナバエネルギーをダイオードを介して第１のキャパシタに吸収させ、整流素子がＯＦＦとなってからある一定時間後に前記トランジスタをＯＮさせて、前記第１のキャパシタに吸収させたエネルギーを２次側整流回路内に回生させ、整流素子がＯＦＦの期間内に前記トランジスタをＯＦＦするように制御する第１、第２の抵抗器、第２、第３のキャパシタを接続したことを特徴とする。
【０００７】
３．転流素子に付加する回生スナバ回路
本発明に係るスイッチング電源装置は、トランスの２次側に接続する転流素子と、該転流素子がＯＦＦする際に平滑用インダクタのリーケージインダクタンスに起因して発生するスナバエネルギーを回生する回生スナバ回路を有し、該回路は、転流素子に並列に接続したダイオードと第１のキャパシタとの直列回路と、前記ダイオードに並列に接続したトランジスタを備え、スナバエネルギーをダイオードを介して第１のキャパシタに吸収させ、転流素子がＯＦＦとなってからある一定時間後に前記トランジスタをＯＮさせて、前記第１のキャパシタに吸収させたエネルギーを２次側転流回路内に回生させ、転流素子がＯＦＦの期間内に前記トランジスタをＯＦＦするように制御する第１、第２の抵抗器、第２、第３のキャパシタを接続したことを特徴とする。
【０００８】
４．電界効果型トランジスタ（以下「ＦＥＴ」と記す）の寄生ダイオードを利用する回生スナバ回路
上記本発明に係るスイッチング電源装置の回生スナバ回路において、トランジスタをＦＥＴとし、ダイオードに替えて、そのＦＥＴの寄生ダイオードを利用することができる。
【０００９】
【発明の実施の形態】
以下、本発明に係るスイッチング電源装置を、図に示す実施例に基づいて具体的に説明する。
図１は本発明に係るスイッチング電源装置の一実施例を示す回路図である。図２はトランジスタとしてＦＥＴを用いたスイッチング電源装置の一実施例を示す回路図、図３は本発明に係るスイッチング電源装置の２次側回生スナバ回路を用いた整流素子及び転流素子の動作波形を示すタイムチャート、図４（ａ）乃至（ｊ）は本発明によるスイッチング電源装置における２次側回生スナバ回路の各部の動作を示すタイムチャート、図５（ａ）、（ｂ）および（ｃ）は本発明に係るスイッチング電源装置の他の実施例を示す回路図、図６は従来のスナバ回路を用いた整流素子及び転流素子の動作波形を示すタイムチャートである。
【００１０】
図１において、Ｑ０は１次側主発振素子、Ｔ１はトランス、Ｗ１はトランスＴ１の１次側巻き線、Ｗ２はトランスＴ１の２次側巻き線、ＲＥ１は整流素子、ＲＥ２は転流素子、Ｌ１は平滑用インダクタ、Ｃ０は平滑用キャパシタである。図１において、一点鎖線で囲った回路（１）は整流素子ＲＥ１に付加した回生スナバ回路の一実施例（以下「回路（１）」と略す）、２点鎖線で囲った回路（２）は転流素子ＲＥ２に付加した回生スナバ回路の一実施例（以下「回路（２）」と略す）である。前記回路（１）内は、整流素子ＲＥ１の電流流出側端にダイオードＤ１のアノードを接続し、ダイオードＤ１のカソードに第１のキャパシタＣ１を接続し、Ｃ１の他端は整流素子ＲＥ１の電流流入側端に接続する。前記ダイオードＤ１のアノードにはトランジスタＱ１のコレクタを、ダイオードＤ１のカソードには、トランジスタＱ１のエミッタを接続する。トランジスタＱ１のベース・エミッタ間には第２のキャパシタＣ２と第１の抵抗器Ｒ１を並列に接続する。前記トランジスタＱ１のベースと前記整流素子ＲＥ１が接続されていないトランスの巻き線端間に第２の抵抗器Ｒ２と第３のキャパシタＣ３の直列回路を接続する。
【００１１】
前記回路（２）内は、転流素子ＲＥ２の電流流出側端にダイオードＤ１１のアノードを接続し、他端に第１のキャパシタＣ１１を接続しＣ１１の他端は整流素子ＲＥ１の電流流入側端に接続する。前記ダイオードＤ１１のアノードにはトランジスタＱ１１のコレクタを、Ｄ１１のカソードには、トランジスタＱ１１のエミッタを接続する。前記トランジスタＱ１１のベース・エミッタ間には第２のキャパシタＣ１２と第１の抵抗器Ｒ１１を並列に接続する。前記トランジスタＱ１１のベースと前記整流素子ＲＥ１が接続されているトランスの巻き線Ｗ２の端との間に第２の抵抗器Ｒ１２と第３のキャパシタＣ１３の直列回路を接続する。
【００１２】
上記回路における各部の動作を図１および図４（ａ）乃至（ｊ）を参照して以下に説明する。
回路（１）で、１次側主スイッチ素子Ｑ０がＯＦＦするとトランスＴ１の２次側巻き線Ｗ２の極性が反転する。すると、前記ＲＥ１に印加されていた電圧が反転するからそれまで整流素子ＲＥ１に流れていた電流が流れなくなる。即ち整流素子ＲＥ１はＯＦＦする。このＯＦＦとなった瞬間にトランスＴ１の巻き線のリーケージインダクタンスに起因するスナバエネルギーによりサージ電圧が発生し整流素子ＲＥ１に印加される。図４の（ａ）乃至（ｅ）はこのときの回路（１）の各部の動作を示すタイムチャートである。図４（ａ）は整流素子ＲＥ１に印加される動作波形を示す。このサージ電圧を第１のダイオードＤ１と第１のキャパシタＣ１の直列回路でキャパシタＣ１に吸収する。図４の（ｂ）は第１のキャパシタＣ１の電圧ＶＣ１のタイムチャートを示す。
【００１３】
キャパシタＣ１は定常動作時ほぼトランスＴ１の２次側巻き線Ｗ２の発生電圧に充電されており、前記整流素子ＲＥ１がＯＦＦの際吸収したスナバエネルギーの分だけ充電電圧が上昇する。この時はトランジスタＱ１のエミッタ電圧に対しキャパシタＣ３とトランスＴ１の巻き線Ｗ２の接続部の電圧が前記キャパシタＣ１の充電電圧分低くなっているので、トランジスタＱ１のベースに接続された抵抗器Ｒ２とキャパシタＣ３の直列回路によりトランジスタＱ１にベース電流が供給されるが、トランジスタＱ１のベース・エミッタ間に接続した抵抗器Ｒ１とキャパシタＣ２の並列回路によりトランジスタＱ１のベース駆動に遅延をかけて、前記キャパシタＣ１へのスナバエネルギー吸収後にトランジスタＱ１をＯＮさせる。
【００１４】
この時トランジスタＱ１のコレクタと整流素子ＲＥ１及びトランスＴ１の２次側巻き線Ｗ２との接続部の電圧は前記Ｗ２の発生電圧となっている。キャパシタＣ１の電圧は前記のとおりトランスＴ１の巻き線Ｗ２の発生電圧にスナバエネルギーを吸収して上昇したの分の値となっているので、トランジスタＱ１がＯＮするとスナバエネルギーを吸収して上昇した分だけがトランジスタＱ１を通して整流素子ＲＥ１とトランスＴ１の巻き線Ｗ２の接続部に放電される。図４（ｃ）および（ｅ）はそれぞれこのときのキャパシタＣ１からの放電電流ＩＣおよびトランジスタＱ１を通して放電される電流Ｉ１のタイムチャートを示す。これは、スナバエネルギーのトランスＴ１へ回生である。
【００１５】
前記放電が終わればトランジスタＱ１のコレクタ・エミッタ間電圧はほぼ等しくなっている（トランジスタＱ１のコレクタ・エミッタ間飽和電圧は無視する）。このトランジスタＱ１がＯＮする際は、トランジスタＱ１のコレクタ・エミッタ間には、前記キャパシタＣ１にスナバエネルギーを吸収して上昇した分の電圧が印加される。図４（ｄ）はトランジスタＱ１のエミッタ・ベース間電圧のタイムチャートを示す。スナバエネルギー量とキャパシタＣ１の静電容量により前記電圧の上昇分は決まるのでキャパシタＣ１の静電容量を選定することによりこの電圧上昇分を低く設定する事が出来る。これにより、トランジスタＱ１はコレクタ・エミッタ間電圧が低い状態でＯＮするので、ターンＯＮ時のスイッチング損失をほとんど発生させずにＯＮする。
【００１６】
トランジスタＱ１のベース電流の供給は抵抗器Ｒ２とキャパシタＣ３の直列回路で行っていることからキャパシタＣ３への充電が完了すればベース電流は流れなくなりトランジスタＱ１はオフする。抵抗器Ｒ２とキャパシタＣ３の定数を選定して整流素子ＲＥ１がオフの期間中にトランジスタＱ１をオフさせる。これによりトランジスタＱ１はコレクタ・エミッタ間電圧が前記のとおりほぼ等しい状態でオフするので、ターンオフ時のスイッチング損失の発生がない。これによりトランジスタＱ１の損失を極力少なくした形でスナバ回路を構成している。
【００１７】
図１において、回路（２）で、１次側主スイッチ素子Ｑ０がＯＮするとトランスＴ１の２次側巻き線Ｗ２の極性が反転する。すると転流素子ＲＥ２に印加されていた電圧が反転するから、それまで転流素子ＲＥ２に流れていた電流が流れなくなる。即ち転流素子ＲＥ２はＯＦＦする。このＯＦＦとなった瞬間に平滑用インダクタＬ１のリーケージインダクタンスに起因するスナバエネルギーによりサージ電圧が発生し転流素子ＲＥ２に印加される。このサージ電圧を回路（２）における第１のダイオードＤ１１と第１のキャパシタＣ１１の直列回路でＣ１１に吸収する。キャパシタＣ１１は定常動作時ほぼトランスＴ１の巻き線Ｗ２の発生電圧に充電されており、前記転流素子ＲＥ２がＯＦＦの際吸収したスナバエネルギーの分だけ充電電圧が上昇する。図４の（ｆ）乃至（ｊ）はこのときの回路（２）の各部の動作を示す。図４（ｆ）は転流素子ＲＥ２に印加される電圧波形、図４（ｇ）は第１のキャパシタＣ１１の電圧ＶＣ１１のタイムチャートを示す。
【００１８】
この時はトランジスタＱ１１のエミッタ電圧に対しキャパシタＣ１３とトランスＴ１の巻き線Ｗ２の接続部の電圧が前記キャパシタＣ１１の充電電圧分低くなっているので、トランジスタＱ１１のベースに接続された抵抗器Ｒ１２とキャパシタＣ１３の直列回路により、トランジスタＱ１１にベース電流が供給されるが、トランジスタＱ１１のベース・エミッタ間に接続した抵抗器Ｒ１１とキャパシタＣ１２の並列回路により、トランジスタＱ１１のベース駆動に遅延をかけて、前記キャパシタＣ１１へのスナバエネルギー吸収後にトランジスタＱ１１をＯＮさせる。この時トランジスタＱ１１のコレクタと転流素子ＲＥ２とインダクタＬ１及びトランスＴ１の巻き線Ｗ２との接続部の電圧は前記巻き線Ｗ２の発生電圧となっている。
【００１９】
キャパシタＣ１１の電圧は前記のとおりトランスＴ１の巻き線Ｗ２の発生電圧にスナバエネルギーを吸収して上昇したの分の値となっているので、トランジスタＱ１１がＯＮするとスナバエネルギーを吸収して上昇した分だけがトランジスタＱ１１を通して転流素子ＲＥ２と巻き線Ｗ２及びインダクタＬ１の接続部に放電される。図４（ｈ）および（ｊ）はそれぞれこのときのキャパシタＣ１１からの放電電流ＩＣおよびトランジスタＱ１１を通して放電される電流Ｉ１のタイムチャートを示す。これは、スナバエネルギーの負荷へ回生である。
【００２０】
前記放電が終わればトランジスタＱ１のコレクタ−エミッタ間電圧はほぼ等しくなっている。（トランジスタＱ１のコレクタ−エミッタ間飽和電圧は無視する）このトランジスタＱ１１がＯＮする際は、トランジスタＱ１１のコレクタ−エミッタ間には、前記キャパシタＣ１１にスナバエネルギーを吸収して上昇した分の電圧が印加される。図４（ｊ）はトランジスタＱ１１のエミッタ・ベース間電圧のタイムチャートを示す。スナバエネルギー量とキャパシタＣ１１の静電容量により前記電圧の上昇分は決まるので、キャパシタＣ１１の静電容量を選定することによりこの電圧上昇分を低く設定することができる。
【００２１】
これにより、Ｑ１１はコレクタ・エミッタ間電圧が低い状態でＯＮするのでターンＯＮ時のスイッチング損失をほとんど発生させずにＯＮする。トランジスタＱ１１のベース電流の供給は抵抗器Ｒ１２とキャパシタＣ１３の直列回路で行っているからキャパシタＣ１３への充電が完了すればベース電流は流れなくなりトランジスタＱ１１はオフする。抵抗器Ｒ１２とキャパシタＣ１３の定数を選定して転流素子ＲＥ２がオフの期間中にトランジスタＱ１１をオフさせる。これによりトランジスタＱ１１はコレクタ−エミッタ間電圧が前記のとおりほぼ等しい状態でオフするのでターンオフ時のスイッチング損失の発生がない。これによりＱ１１の損失を極力少なくした形でスナバ回路を構成している。
【００２２】
次に、図２は本発明に係るスイッチング電源装置の回生スナバ回路において、トランジスタをＦＥＴとし、ダイオードに替えて、そのＦＥＴの寄生ダイオードを利用した構成の１例を示す。図２において、一点鎖線で囲んだ回路（３）は、図１の回路（１）においてトランジスタＱ１としてＦＥＴのＱ２を使用し、回路（１）のダイオードＤ１に替えて、ＦＥＴの寄生ダイオードＤ２を利用する。また、二点鎖線で囲んだ回路（４）は、図１の回路（２）においてトランジスタＱ１１としてＦＥＴのＱ１２を使用し、回路（２）のダイオードＤ１１に替えて、ＦＥＴの寄生ダイオードＤ１２を利用したものである。図２においてその他の符号は図１と同じであり、各部の動作原理も上記の説明と同様である。
【００２３】
以上説明した構成の他に、スイッチング電源装置の整流素子ＲＥ１，転流素子ＲＥ２、平滑用インダクタＬ１の配置は図５（ａ）、（ｂ）および（ｃ）に示すとおり３種類あり、それぞれの配置における整流素子ＲＥ１に付加する回生スナバ回路は、一点鎖線で囲った図５（ａ）の回路（５）、図５（ｂ）の回路（７）、図５（ｃ）の回路（９）で示し、転流素子ＲＥ２に付加する回生スナバ回路は、二点鎖線で囲った図５（ａ）の回路（６）、図５（ｂ）の回路（８）、図５（ｃ）の回路（１０）で示した。これらの動作原理はそれぞれ前記１および２項の説明と同様である。
【００２４】
また、整流素子ＲＥ１に付加する回生スナバ回路と、転流素子ＲＥ２に付加する回生スナバ回路は必ずしも同時に使用しなくても良い。個々の設計において両者またはどちらかを選択して使用してもかまわない。
【００２５】
【作用】
上記の構成により、本発明に係るスイッチング電源装置は、その２次側整流素子及び２次側転流素子がＯＦＦする際、それぞれの素子に接続されたインダクタのリーケージインダクタンスに起因して発生するスナバエネルギーを、抵抗器を通さずダイオードを介して効率よくキャパシタに吸収し、かつトランジスタを介してスナバエネルギーを回生してスイッチング電源装置の高効率化を図ると共に、２次側整流素子及び２次側転流素子へのサージ電圧の印加を削減してノイズを低減することが可能となる。
【００２６】
【発明の効果】
以上説明したように本発明によるスイッチング電源装置は、上記の構成であるから、以下の諸効果を奏する。
１．変換効率の向上
整流素子ＲＥ１、及び転流素子ＲＥ２がオフした際に印加されるスナバエネルギーによるサージ電圧の吸収は、従来、抵抗とキャパシタの直列回路を整流素子ＲＥ１および転流素子ＲＥ２に並列に接続し、前記直列抵抗をとおして前記キャパシタで吸収したエネルギーを次のＯＮの期間に前記直列抵抗を通して放電していた。この回路はスナバエネルギーの吸収、放出の際、抵抗をとおしてなされているので抵抗器におけるエネルギーの損失を伴っていた。本発明による回生スナバ回路においては、スナバエネルギーを吸収する時はダイオードをとおし、放出する時はトランジスタをとおしているので上記抵抗器におけるエネルギーの損失はない。また、前記トランジスタのスイッチ動作において電圧印加のない状態でのスイッチ動作とさせているので非常に低損失である。且つ、放出したエネルギーは回生されるので効率向上となる。
【００２７】
さらに、スナバエネルギーによるサージ電圧の発生を抑制できるので、整流素子ＲＥ１および転流素子ＲＥ２に使用する素子として低耐圧大容量の部品を採用することができる。これらの部品は部品形状が同等ならダイオードであれば低順方向電圧となり、ＦＥＴであれば低ＯＮ抵抗となるので、スイッチング電源の基本動作においても効率向上を図ることができる。
【００２８】
２．ノイズの低減
整流素子ＲＥ１および転流素子ＲＥ２がオフした際に印加されるスナバエネルギーによるサージ電圧の発生が抑制できるので、これに伴うノイズの発生も抑制することができる。図３に本発明による回生スナバ回路における動作波形を、また、図６に従来のスナバ回路における動作波形のタイムチャートを示す。
【００２９】
３．経済性
上記の効果１．において変換効率を従来と同様でよいとした場合には、整流素子ＲＥ１および転流素子ＲＥ２に使用する各素子は、低圧品で且つ順方向損失をある程度大きくなるよう選定することができるため、部品コストの低減ができる。また、上記の効果２．で説明したとおりノイズを抑制することができるので、ＥＭＩ対策費を削減できる。
【図面の簡単な説明】
【図１】本発明に係るスイッチング電源装置の１例を示す回路図。
【図２】トランジスタとしてＦＥＴを用いたスイッチング電源装置の１例を示す回路図。
【図３】本発明に係るスイッチング電源装置の２次側回生スナバ回路を用いた整流素子及び転流素子の動作波形を示すタイムチャート。
【図４】（ａ）乃至（ｊ）は本発明によるスイッチング電源装置における２次側回生スナバ回路の各部の動作を示すタイムチャート。
【図５】（ａ）乃至（ｃ）は本発明に係るスイッチング電源装置の他の３例を示す回路図。
【図６】従来のスナバ回路を用いた整流素子及び転流素子の動作波形を示すタイムチャート。
【符号の説明】
ＲＥ１  整流素子
ＲＥ２  転流素子
Ｔ１  トランス
Ｗ１、Ｗ２  巻線
Ｑ０  一次側主発振素子
Ｌ１  平滑用インダクタ
Ｃ０  平滑用キャパシタ
Ｃ１〜Ｃ１３  キャパシタ
Ｄ１、Ｄ１１  ダイオード
Ｄ２、Ｄ１２  寄生ダイオード
Ｑ１、Ｑ１１  トランジスタ
Ｑ２、Ｑ１２  ＦＥＴ
Ｒ１〜Ｒ１２  抵抗器
【図１】
2005027394.tif 000003
【図２】
2005027394.tif 000004
【図３】
2005027394.tif 000005
【図４】
2005027394.tif 000006
【図５】
2005027394.tif 000007
【図６】
2005027394.tif 000008