(57)【要約】【目的】本発明は、機能回路にユーザ回路を付加したときのテストパタンを作成するテストパタン作成プログラムおよびテストパタン自動生成方法に関し、機能回路にユーザ回路を付加して任意のユーザインタフェースに適合したテストパタンを簡易かつ迅速に自動作成することを目的としている。【構成】  ユーザ回路によって変換する外部パタンと機能回路のパタンとを対応づけてライブラリに登録する手段と、機能回路の予め作成したテストパタンについて、ライブラリを参照して置き換える変換パタンを作成して変換パタンライブラリに登録する手段と、変換ライブラリをもとに、テストパタンを置換する手段とを有する。【選択図】        図１
2005283131.tif 000002
【特許請求の範囲】
【請求項１】
機能回路にユーザ回路を付加したときのテストパタンを作成するテストパタン作成プログラムにおいて、
コンピュータに、
前記ユーザ回路によって変換する外部パタンと前記機能回路のパタンとを対応づけてライブラリに登録する手段と、
前記機能回路の予め作成したテストパタンについて、前記ライブラリを参照して置き換える変換パタンを作成して変換パタンライブラリに登録する手段と、
前記変換パタンライブラリをもとに、予め作成したテストパタンをテスト用の外部パタンに置換する手段と
して機能させるためのテストパタン作成プログラム。
【請求項２】
前記置換後の外部パタンについて、パタン間を詰める手段を備えたことを特徴とする請求項１記載のテストパタン作成プログラム。
【請求項３】
前記機能回路の予め作成したテストパタンについて、前記ライブラリを参照して置き換える変換パタンを作成する際に、あわせて当該置き換えるパタンあるいは当該パタン中の任意のサイクルの複数を組み合わせた変換パタンを作成して変換パタンライブラリに登録する手段を備えたことを特徴とする請求項１あるいは請求項２記載のテストパタン作成プログラム。
【請求項４】
前記機能回路の予め作成したテストパタンについて、前記ライブラリを参照して置き換える変換パタンを作成する際に、あわせてシーケンサパタンを作成して変換パタンライブラリに登録する手段を備えたことを特徴とする請求項１から請求項３のいずれかに記載のテストパタン作成プログラム。
【請求項５】
前記置換不可のパタンが出現したときに、提示して指示に従い削除あるいはそのままあるいは修正する手段を備えたことを特徴とする請求項１から請求項４のいずれかに記載のテストパタン作成プログラム。
【請求項６】
機能回路にユーザ回路を付加したときのテストパタンを作成するテストパタン作成方法において、
前記ユーザ回路によって変換する外部パタンと前記機能回路のパタンとを対応づけてライブラリに登録するステップと、
前記機能回路の予め作成したテストパタンについて、前記ライブラリを参照して置き換える変換パタンを作成して変換パタンライブラリに登録するステップと、
前記変換パタンライブラリをもとに、予め作成したテストパタンをテスト用の外部パタンに置換するステップと
を有するテストパタン作成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機能回路にユーザ回路を付加したときのテストパタンを作成するテストパタン作成プログラムおよびテストパタン自動生成方法に関するものである。
【背景技術】
【０００２】
従来、機能回路にマクロパタンを入力して所定機能を実行させた後にその結果を受け取るシステムがある。この際、各種インタフェースに適合するためにパタン変換用の回路を設けてマクロパタンに変換することが行われ、当該回路を含めて機能回路のテストを行う場合、当該回路に合わせて機能回路をテストするテストパタンをその都度、手作業で作成していた。
【０００３】
また、ＣＰＵシリーズ名にもとづいて当該ＣＰＵ用の変換用データをライブラリから読み出すおよび型番から製品用パラメータファイルから当該ＣＰＵ用の変換用データを読み出し、読み出したマクロ共通テストパタンについて前記変換用データをもとに製品用マクロテストパタンを作成する技術がある（特許文献１）。
【特許文献１】特開２０００−３４７８９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述した前者では、機能回路にユーザ回路を付加して使用するインタフェース（外部パタン）により手作業でその都度、テストパタンを作成する手間が発生してしまうという問題があった。
【０００５】
また、上述した後者では、マクロ（機能回路）が同一で当該機能回路にユーザ回路を付加して任意のインタフェース（外部パタン信号）で使用する場合には、テストパタンの作成ができない。
【課題を解決するための手段】
【０００６】
本発明は、これらの問題を解決するため、機能回路（マクロ）にユーザ回路を付加したときに当該ユーザ回路で変換するパタンをライブラリ登録し、機能回路のテストパタンについて当該ライブラリを参照して変換パタンライブラリを作成した後に、テストパタンを置換およびパタン間調整してテスト用の外部パタンを作成するようにしている。
【０００７】
従って、機能回路にユーザ回路を付加して任意のユーザインタフェースに適合したテストパタンを簡易かつ迅速に自動作成することが可能となる。
【発明の効果】
【０００８】
本願発明は、機能回路にユーザ回路を付加して任意のユーザインタフェースに適合したテストパタンを簡易かつ迅速に自動作成することが可能となる。
【発明を実施するための最良の形態】
【０００９】
本発明は、機能回路にユーザ回路を付加したときに当該ユーザ回路で変換するパタンをライブラリ登録し、機能回路のテストパタンについてライブラリを参照して変換パタンライブラリを作成した後に、テストパタンを置換およびパタン間調整し、テストパタンを簡易かつ迅速に自動作成することを実現した。
【実施例１】
【００１０】
図１は、本発明のシステム構成図を示す。
図１において、処理装置１は、プログラムに従い各種処理を実行するものであって、ここでは、変換パタン作成手段４、テストパタン置換手段５、パタン間調整手段６などから構成されるものである（他に、図２の左端に記載する、回路設計手段２、ライブラリ登録手段３、パタン出力手段７などがある）。
【００１１】
変換パタン作成手段４は、マクロパタンとユーザ回路２４の独自の外部パタンとを変換する変換パタンを作成して登録するものである（図２参照）。
【００１２】
テストパタン置換手段５は、テスト用のマクロパタンについて、変換パタンで置換してテスト用の外部パタンを作成するものである（図２参照）。
【００１３】
パタン間調整手段６は、テスト用の外部パタンについて、パタン間を詰めたりなどの調整を行うものである（図２、図５参照）。
【００１４】
標準Ｉ／Ｆライブラリ１１は、標準的なＩ／Ｆ（例えばＰＣＩインタフェース）と機能回路（マクロ）２１のマクロパタンとを対応づけて登録したライブラリである。
【００１５】
変換パタンライブラリ１２は、機能回路（マクロ）２１のマクロパタンを外部パタンに変換する変換パタンを登録したライブラリである（図４参照）。
【００１６】
マクロテストパタン１３は、機能回路（マクロ）２１をテストするパタン（マクロテストパタン）を予め作成して登録したものである。
【００１７】
テストパタン１４は、機能回路２１にユーザ回路２４を付加したときに外部パタンとして供給し、機能回路２１、更にユーザ回路２４のテストを行うためのパタンである。
【００１８】
表示装置１５は、各種データや、結果などを表示するものである。
入力装置１６は、各種入力装置であって、マウスやキーボードなどである。
【００１９】
図２は、本発明の機能回路／ユーザ回路例を示す。これは、機能回路（マクロ）２１にユーザ回路２４を付加し、ユーザ装置から出力される外部パタン２３を入力して機能回路２１に処理させてその結果をユーザ装置が受け取るときの構成例を示す。ユーザ回路２４を付加したことで、外部からユーザ装置固有のインタフェース信号（外部パタン２３）を入力してユーザ回路２４でマクロパタン２２に変換して機能回路２１に入力して処理を実行させ、その結果をユーザ装置に返す。この際、機能回路２１のテスト用のマクロパタンが予め作成されており、ユーザ回路２４を設計した後、当該テスト用のマクロパタンを外部パタンに自動的に変換するときの動作を、図３のフローチャートの順番に従い詳細に説明する。ここで、図２のマクロパタン２２および外部パタン２３を使用して、ユーザ回路２４をテストするパタンを作成し、当該ユーザ回路２４の機能や動作などをテストするようにしてもよい。
【００２０】
図３は、本発明の動作説明フローチャートを示す。
図３において、Ｓ１は、ユーザ回路を設計する。これは、既述した図２のユーザ回路２４を設計（ユーザ固有の外部パタンと、マクロパタンとを変換するユーザ回路２４を設計）する。
【００２１】
Ｓ２は、標準Ｉ／Ｆライブラリにパタンを追加するか判別する。これは、標準Ｉ／Ｆ，例えばＰＣＩインタフェースと機能回路（マクロ）２１のマクロパタンとを変換する変換パタンを作成して登録した標準Ｉ／Ｆライブラリになく、追加登録するか判別する。ＹＥＳの場合には、Ｓ３に進む。ＮＯの場合には、Ｓ３をスキップしてＳ４に進む。
【００２２】
Ｓ３は、外部パタン／マクロパタンを標準Ｉ／Ｆライブラリ１１に登録する。これは、Ｓ１で設計したユーザ回路２４で外部パタン２３とマクロパタン２２とを変換する変換パタンが標準Ｉ／Ｆライブラリに登録されていないと判明したので、外部パタン２３とマクロパタン２２とを対応づけて標準Ｉ／Ｆライブラリに追加登録する。
【００２３】
Ｓ４は、マクロのテストパタンを取り出す。これは、予め機能回路（マクロ）２１をテストするパタンとして作成して登録されているマクロテストパタン１３から１つを順次取り出す。
【００２４】
Ｓ５は、単純な置換サイクルの作成／追加（ａ）する。これは、Ｓ４で取り出したマクロのテストパタンについて、標準Ｉ／Ｆライブラリ１１を参照して置き換え可能な置換サイクルの作成、追加し、外部パタンへの変換パタンとして変換パタンライブラリ１２に登録する。これを全てのマクロのテストパタンについて繰り返すことにより、マクロのテストパタンをテスト用の外部パタンに変換する変換パタンを変換パタンライブラリ１２に全て登録できることとなる。
【００２５】
Ｓ６は、（ａ）を組み合わせた変換パタンが存在するか判別する。これは、Ｓ５で作成、追加した単純な変換パタン（ａ）を組み合わせた変換パタンが存在するか判別する。ＹＥＳの場合には、Ｓ７に進む。ＮＯの場合には、Ｓ７をスキップし、Ｓ８に進む。
【００２６】
Ｓ７は、（ａ）を組み合わせたパタンの作成／追加する。これは、Ｓ６のＹＥＳで単純な変換パタン（ａ）を組み合わせたパタンがマクロのテストパタンに存在すると判明したので、当該組み合わせた変換パタンを作成し、変換パタンライブラリ１２に登録する。
【００２７】
Ｓ８は、シーケンサパタンが存在するか判別する。これは、外部パタン（あるいはマクロのテストパタン）に、シーケンサパタン（図７参照）が存在するか判別する。ＹＥＳの場合には、Ｓ９に進む。ＮＯの場合には、Ｓ９をスキップしてＳ１０に進む。
【００２８】
Ｓ９は、Ｓ８のＹＥＳでシーケンサパタンが存在すると判明したので、変換用のシーケンサパタンを作成して変換パタンとして変換パタンライブラリ１２に登録する。そして、Ｓ１０に進む。
【００２９】
Ｓ１０は、変換パタン追加か判別する。ＹＥＳの場合には、Ｓ１１で単純置き換えか判別し、ＹＥＳのときに当該シーケンサパタンについてＳ５を繰り返し、当該シーケンサパタンについて単純な置換サイクルの作成、追加し、ＮＯのときに当該シーケンサパタンについてＳ６以降を繰り返し、組合せた変換パタンについて作成、追加する。一方、Ｓ１０のＮＯの場合には、Ｓ１２に進む。
【００３０】
Ｓ１２は、パタンの置き換えを行う。これは、マクロのテストパタンについて、変換パタンライブラリ１２を参照して置換を行い、テスト用の外部パタンを自動作成する。
【００３１】
Ｓ１３は、置き換え不可能なパタンが発生か判別する。これは、マクロのテストパタンについて、変換パタンライブラリ１２を参照して置き換え不可能なパタンが発生か判別する。ＹＥＳの場合には、Ｓ１４で不可能パタンを消去か（操作者から消去指示がありか）か判別し、ＹＥＳのときＳ１５で指定範囲を消去しＳ１２に戻り、ＮＯのときにＳ１０に戻り、変換パタンの追加などを行う。
【００３２】
Ｓ１６は、置き換え終了か判別する。これは、マクロのテストパタンについて、変換パタンで置き換え（置換）することが全て終了したか判別する。ＹＥＳの場合には、Ｓ１７に進む。ＮＯの場合には、Ｓ１２に戻り繰り返す。
【００３３】
Ｓ１７は、パタン間を詰めるか判別する。これは、マクロのテストパタンを変換パタンで置き換えた後、当該置き換え後のパタン（外部パタン）についてパタンを詰めるか判別、例えば後述する図５の（ａ）のパタン間調整前（置き換え後のパタン（外部パタン））について、パタン間を詰めるものがあるか判別する。ＹＥＳの場合には、Ｓ１８でパタン間を詰める（例えば図５の（ａ）を（ｂ）のようにパタン間を詰める）。そして、Ｓ１９に進む。ＮＯの場合には、Ｓ１８をスキップしてＳ１９に進む。
【００３４】
Ｓ１９は、テストパタン（最終パタン）を出力する。これは、マクロのテストパタンについて変換パタンで置き換え、更に、パタン間を詰めた後のパタン（テスト用の外部パタン）を出力する。
【００３５】
以上のように、機能回路２１にユーザ回路２４を付加したとき当該ユーザ回路２４でマクロパタンに変換する変換パタンを標準Ｉ／Ｆライブラリ１１に登録し、予め作成したマクロのテストパタンについて標準Ｉ／Ｆライブラリ１１を参照して変換パタン（単純な置換のパタン、組合せパタン、更に、シーケンサパタン）を作成して変換パタンライブラリ１２に登録し、当該変換パタンライブラリ１２を参照してマクロのテストパタンを置換してテスト用の外部パタンを作成、更に、パタン間を詰めて最終的なテスト用の外部パタンを作成することが可能となる。
【００３６】
図４は、本発明の説明図を示す。
図４の（ａ）は外部パタンの例を示し、図４の（ｂ）はマクロパタンの例を示す。
【００３７】
図４において、外部パタン（図４の（ａ））について、下記の手順１で定義された波形に合うパタンをサーチして自動的に置き換えを行う（置換の手順は、既述した図３のＳ１２からＳ１８に従い行う）。ここで、図４の（ａ）のＡ点信号（外部パタン、図２のＡ点信号）のライト波形は、点線の矢印で示す図４の（ｂ）のＢ点信号（マクロパタン、図２のＢ点信号）のライト波形のように、４サイクル遅延して置換し変換する（変換パタンライブラリ１２に登録された変換パタンの通りに置換し、指定された４サイクル遅延して変換する）。
【００３８】
〔手順１〕
（１）単純に置換（既述した図３のＳ５で標準Ｉ／Ｆライブラリ１１を参照して作成した変換パタンを変換パタンライブラリ１２に追加し、Ｓ１２で当該変換パタンライブラリ１２を参照して該当変換パタンを用いＳ１２で単純に置換）：例えば図４の（ａ）のＡ点信号（外部パタン、図２の外部パタン２３）のライトサイクルＡ（ＤＡＴＡ１，ＸＷＥ（ライトイネーブル）、ＸＣＳ（チップセレクト））について、図４の（ｂ）のＢ点信号（マクロパタン、図２のマクロパタン２２）のライトサイクルＢ（ＤＡＴＡ１，ｗｉｔｅ（書込み信号））に変換する（変換パタンライブラリ１２を参照して単純に置換して変換する）。この際、図示のように、図４の（ａ）の外部パタンのライトサイクルＡから、図４の（ｂ）のライトサイクルＢの遅延は、図示の４サイクル、更に、任意（指定）されたサイクル分は速くしたり、遅くしたりする。尚、リードサイクルについても同様に置換して変換する。
【００３９】
（２）組合せによる変換：図２のＡ点（外部パタン２３）で複数のライトサイクルあるいはリードサイクルをＢ点（マクロパタン２２）に変換する（（１）の組合せで変換する）。
【００４０】
（３）シーケンサ的に動作するパタンの変換：
（４）その他：置換なし、そのままスルー、消去、繰り返しなど
以上のように、テスト用の外部パタンについて、変換パタンライブラリ１２を参照して該当変換パタンに従い置換してテスト用のマクロパタンに変換することが可能となる。
【００４１】
図５は、本発明の説明図（パタン間調整）を示す。
図５の（ａ）は、パタン間調整前を示す。図５の（ａ）の上段の外部パタン中にライトサイクルＡが図示のように隙間を置いて２回出現した場合、既述した図４に従い、図５の（ａ）の下段のマクロパタンに示すように変換する。この状態では、ライトサイクルとライトサイクルとの間に隙間が、５サイクルある。
【００４２】
図５の（ｂ）は、パタン間調整後を示す。図５の（ｂ）の上段の外部パタン中にライトサイクルＡが図示のように連続して２回出現した場合、既述した図４に従い、図５の（ｂ）の下段のマクロパタンに示すように変換する。この状態では、ライトサイクルとライトサイクルとの間に隙間が無しである。
【００４３】
従って、図５の（ａ）のようなライトサイクルを繰り返すテスト用の外部パタンの場合には、図５の（ｂ）のマクロパタンのように隙間を詰めるように調整する（既述した図３のＳ１７のＹＥＳ，Ｓ１８）。
【００４４】
図６は、本発明の具体回路例を示す。これは、既述した図２のユーザ回路２４の具体的な回路例を示す。点線の矩形で囲むユーザ回路２４は、図示のような回路で構成されている。ここでは、左側からテスト用の外部パタン２３を入出力し、右側からマクロパタン２２を機能回路２１に入出力する。ここで、例えば、外部パタン２３のＣＬＫはスルーでマクロパタン２２のＭ  ＣＬＫとなっている（変換不要でスルー）。また、レジスタは、外部パタン２３からのシリアルのデータを複数回保持し、当該複数回保持したデータをパラレルのデータにして１回のマクロパタン２２として出力しているので、これに対応して、既述した変換パタンライブラリ１２の変換パタンに従い、当該処理を行う外部パタン２３を対応する処理を行うマクロパタン２２に置換（変換）する。
【００４５】
以上のようなユーザ回路２４を設け、ユーザの装置固有の外部パタン２３について、機能回路２１で使用する予め作成済（検証済）のマクロパタン２２にハードウェア回路で自動変換し機能回路２１に入出力することが可能となる。これに合わせて、外部パタン２３を既述した図１〜図５に従いマクロパタン２２に自動変換して当該ユーザ回路２４を含めたテストを行うテスト用の外部パタン２３を自動作成することが可能となる。
【００４６】
図７は、本発明のシーケンサパタン例を示す。図示の例は、１ｂｙｔｅ×４入力を４ｂｙｔｅ×１出力に変換する例を示す。上段の外部パタン２３は、Ｗ１、Ｗ２、Ｗ３、Ｗ４というように１バイトが４回連続してライトし（既述した図６のユーザ回路２４でレジスタにライトし）、下段のマクロパタン２２は、Ｗの３２ｂｉｔ（４バイト）を１回でライトする。このような複数回のライト（あるいはリード）のデータをまとめてライト（あるいはリード）のデータに変換するパタンを、ここでは、シーケンサパタンと呼んでいる（図３のＳ８、Ｓ９など）。
【産業上の利用可能性】
【００４７】
本発明は、機能回路にユーザ回路を付加したときに当該ユーザ回路で変換するパタンをライブラリ登録し、機能回路のテストパタンについてライブラリを参照して変換パタンライブラリを作成した後に、テストパタンを置換およびパタン間調整し、テストパタンを簡易かつ迅速に自動作成することが可能となる。
【図面の簡単な説明】
【００４８】
【図１】本発明のシステム構成図である。
【図２】本発明の機能回路／ユーザ回路例である。
【図３】本発明の動作説明フローチャートである。
【図４】本発明の説明図である。
【図５】本発明の説明図（パタン間調整）である。
【図６】本発明の具体回路例である。
【図７】本発明のシーケンサパタン例である。
【符号の説明】
【００４９】
１：処理装置
２：回路設計手段
３：ライブラリ登録手段
４：変換パタン作成手段
５：パタン置換手段
６：パタン間調整手段
７：パタン出力手段
１１：標準Ｉ／Ｆライブラリ
１２：変換パタンライブラリ
１３：マクロテストパタン
１４：テストパタン
１５：表示装置
１６：入力装置
２１：機能回路（マクロ）
２２：マクロパタン
２３：外部パタン
２４：ユーザ回路
【図１】
2005283131.tif 000003
【図２】
2005283131.tif 000004
【図３】
2005283131.tif 000005
【図４】
2005283131.tif 000006
【図５】
2005283131.tif 000007
【図６】
2005283131.tif 000008
【図７】
2005283131.tif 000009