(57)【要約】【課題】判定帰還形等化器の発散を防ぎ、且つ、判定帰還形等化器の発散時におけるフレーム非同期状態から短時間に復旧できる無線受信装置を提供すること。【解決手段】ビットタイミング再生回路の残留位相誤差を使用し、判定帰還形等化器の動作を制御することでビットタイミング再生回路の応答過程で発生する判定帰還形等化器の発散を防止する。また、判定帰還形等化器のフィードフォワード部からの出力電力が一定値以下となることを判定帰還形等化器のリセット条件とすることで、判定帰還形等化器が発散していない条件での不要なリセットを防ぐとともに、判定帰還形等化器が発散している際のフレーム非同期状態から短時間に復旧する。【選択図】      図１
2005027175.tif 000002
【特許請求の範囲】
【請求項１】
直交変調信号を復調してアナログベースバンド信号を出力する直交復調器と、前記アナログベースバンド信号をデジタルベースバンド信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器へサンプリングクロックを供給するビットタイミング再生回路と、前記デジタルベースバンド信号の波形歪を等化する判定帰還形等化器とを備えた無線受信装置において、
前記デジタルベースバンド信号の残留位相誤差と閾値αとを比較する手段と、
前記残留位相誤差が閾値α以上であった場合には、前記判定帰還形等化器をリセットする手段と、
前記残留位相誤差が閾値α未満であった場合には、前記判定帰還形等化器を動作させる手段と
を具備したことを特徴とする無線受信装置。
【請求項２】
請求項１に記載の無線受信装置において、
前記デジタルベースバンド信号の位相誤差を検出する手段と、
前記位相誤差を平均化する手段と、
平均化された位相誤差の最大値を前記残留位相誤差とし、一定周期で記憶する手段とを具備したことを特徴とする無線受信装置。
【請求項３】
請求項１に記載の無線受信装置において、
前記デジタルベースバンド信号を所定間隔のフレームで構成し、前記フレームに基づいてフレーム同期信号／フレーム非同期信号を出力するフレーム同期処理部と、
前記デジタルベースバンド信号の波形歪を等化するフィードフォワード部と、前記フィードフォワード部からの出力電力と閾値βとを比較する手段とを備えた前記判定帰還形等化器と、
前記判定帰還形等化器の動作中に前記フレーム同期処理部から前記フレーム非同期信号が出力され、かつ、前記出力電力が閾値β未満である場合、
前記判定帰還形等化器をリセットする手段と
を具備したことを特徴とする無線受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル無線通信方式の変復調装置に関するものであり、判定帰還形等化器のリセット方式及び制御方式に特徴のある無線受信装置に関するものである。
【０００２】
【従来の技術】
従来の判定帰還形等化器では制御ループが発散した場合、非同期信号によりある一定周期でリセットを行う方式が用いられてきた。
図５は従来の無線受信装置の一部を表すブロック図である。同図において、３３は受信信号をアナログベースバンド信号に直交復調する直交復調器、３４はアナログベースバンド信号を入力し、デジタルベースバンド信号に変換するＡ／Ｄ変換器、３５はインパルス応答が対象化された信号を出力する適応整合フィルタ、３６はフェージング等によるデジタルベースバンド信号の波形歪みを等化する判定帰還形等化器、３７は直交復調器３３より供給される非同期検出信号により適応整合フィルタ３５及び判定帰還形等化器３６のリセット制御を実施するリセット制御部である。
【０００３】
リセット制御部３７は、直交復調器３３より供給される非同期検出信号を検知してリセット信号を出力する。リセット信号は同期時には適応整合フィルタ３５及び判定帰還形等化器３６の制御を動作させ、制御ループが発散した非同期時には間欠リセットを行う。
特許文献１には、非同期時に一定時間適応整合フィルタ３５及び判定帰還形等化器３６を動作し、引き込むことが出来ない場合には、一旦適応整合フィルタ３５及び判定帰還形等化器３６をリセットして再び動作させ、リセット動作を同期状態まで繰り返す旨の内容が記載されている。
【０００４】
【特許文献１】
特開平０６−２５２７００号公報
【０００５】
【発明が解決しようとする課題】
このような従来の無線受信装置においては、判定帰還形等化器３６とその前段の回路を同時にリセットしており、判定帰還形等化器３６前段の回路の応答過程において判定帰還形等化器３６が発散する恐れがある。そのため、リセット動作後、判定帰還形等化器３６前段の回路が十分収束する時間をおいた後、判定帰還形等化器３６を動作させる必要がある。
しかしながら、上記のような無線受信装置では、非同期状態からの復帰が非常に遅くなってしまうという問題があった。
また、判定帰還形等化器のリセット条件として非同期となる原因全てが含まれるため、判定帰還形等化器が発散していない非同期状態においてもリセット制御回路は判定帰還形等化器にリセット動作を行ってしまうという問題があった。
本発明は、上記従来技術の課題に鑑みて、判定帰還形等化器の発散を防ぎ、且つ、判定帰還形等化器の発散時におけるフレーム非同期状態から短時間に復旧できる無線受信装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本願発明の無線受信装置は、直交変調信号を復調してアナログベースバンド信号を出力する直交復調器と、アナログベースバンド信号をデジタルベースバンド信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器へサンプリングクロックを供給するビットタイミング再生回路と、デジタルベースバンド信号の波形歪を等化する判定帰還形等化器とを備え、デジタルベースバンド信号の残留位相誤差と閾値αとを比較する手段と、残留位相誤差が閾値α以上であった場合には、判定帰還形等化器をリセットする手段と、残留位相誤差が閾値α未満であった場合には、判定帰還形等化器を動作させる手段とを具備したことを特徴とする。
【０００７】
上記無線受信装置は、デジタルベースバンド信号の位相誤差を検出する手段と、位相誤差を平均化する手段と、平均化された位相誤差の最大値を残留位相誤差とし、一定周期で記憶する手段とを具備することが好ましい。
上記無線受信装置は、デジタルベースバンド信号を所定間隔のフレームで構成し、フレームに基づいてフレーム同期信号／フレーム非同期信号を出力するフレーム同期処理部と、デジタルベースバンド信号の波形歪を等化するフィードフォワード部と、フィードフォワード部からの出力電力と閾値βとを比較する手段とを備えた判定帰還形等化器と、判定帰還形等化器の動作中にフレーム同期処理部からフレーム非同期信号が出力され、かつ、出力電力が閾値β未満である場合、判定帰還形等化器をリセットする手段とを具備することが好ましい。
【０００８】
上記課題を解決するため、本発明はビットタイミング再生回路の残留位相誤差を検出し、一定値以上の残留位相誤差が発生している際は判定帰還形等化器の動作を停止し（リセット動作による）、残留位相誤差が一定値以下になった場合に判定帰還形等化器をリセット解除し動作を開始するようにしたものである。
また、本発明は残留位相誤差の検出方法において、ビットタイミング再生回路のループフィルタの出力を一定周期のピーク検出としたものである。
さらに、本発明はフレーム非同期時、判定帰還形等化器のフィードフォワード部出力電力をモニタし、一定値以下になった場合、判定帰還形等化器をリセットするようにしたものである。
【０００９】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態について説明する。図１は本発明の第１の実施の形態の構成を示す無線受信装置の構成図、図２は残留位相誤差を検出する機能を有したビットタイミング再生回路の構成図、図３は本発明の第２の実施の形態の構成を示す無線受信装置の構成図、図４は発散検出機能を有した判定帰還形等化器の構成図、図６は本発明の第１の実施の形態における判定帰還形等化器制御フローチャート、図７は本発明の第２の実施の形態における判定帰還形等化器制御フローチャートである。
【００１０】
（１）本願発明の概要
ビットタイミング再生回路の残留位相誤差を使用し、判定帰還形等化器の動作を制御することでビットタイミング再生回路の応答過程で発生する判定帰還形等化器の発散を防止する。
また、判定帰還形等化器のフィードフォワード部からの出力電力が一定値以下となることを判定帰還形等化器のリセット条件とすることで、判定帰還形等化器が発散していない条件での不要なリセットを防ぐとともに、判定帰還形等化器が発散している際のフレーム非同期状態から短時間に復旧できる。
【００１１】
（２）第１の実施の形態
（２−１）本実施の形態である無線受信機の構成図
図１は本発明の第１の実施の形態による判定帰還形等化器の制御方式を含む無線受信機の構成図である。
同図において、２は受信信号をアナログベースバンド信号に直交復調する直交復調器、３は再生クロックのタイミングにてアナログベースバンド信号を入力し、デジタルベースバンド信号に変換するＡ／Ｄ変換器、４はデジタルベースバンド信号を波形整形し、デジタルベースバンド信号における符号間干渉・無線区間の隣接チャンネル干渉を軽減するナイキストフィルタ、５はフェージング等によるデジタルベースバンド信号の波形歪を等化する判定帰還形等化器、６はデジタルベースバンド信号を識別する判定器、７はデジタルベースバンド信号によりフレーム同期を行うフレーム同期処理部、８は入力信号に基づいてクロック信号を再生するビットタイミング再生回路、９はビットタイミング再生回路８から出力される「収束判定結果信号」及びフレーム同期処理部７から出力される「フレーム同期信号／非同期信号」により判定帰還形等化器５のリセット制御を実施する制御部である。
本発明の実施の形態であるフレーム同期処理部７は、判定器６から出力されるデジタルベースバンド信号を所定間隔（例えば、１２５μｓｅｃ）でフレーム分割し、このフレーム内に所定の情報（同期パターン）を検出した場合には同期状態であることを示す「フレーム同期信号」を制御部９に出力し、検出しなかった場合には非同期状態であることを示す「フレーム非同期信号」を制御部９に出力する。
【００１２】
（２−２）本実施の形態であるビットタイミング再生回路の構成図
図２はビットタイミング再生回路８の残留位相誤差を検出する機能を有したビットタイミング再生回路の構成図である。
同図において、２１はナイキストフィルタ４からのデジタルベースバンド信号、２３は該ベースバンド信号の位相誤差を検出する位相誤差検出回路、２４は検出した位相誤差を平均化するループフィルタ、２５はループフィルタにより平均化された信号（平均化された位相誤差に対応する信号）により発振周波数を変化させる電圧制御発振器、２７は一定周期でリセット信号を出力するタイマー部、２８はループフィルタ２４からの信号（平均化された位相誤差に対応する信号）の最大値をタイマー２７からのリセット信号周期に従って検出し、この最大値を記憶するピーク検出回路、２９はビットタイミング再生回路８の収束状態を判定する為の閾値発生部（閾値＝α）、３０はピーク検出された残留位相誤差と閾値αとを比較し、ビットタイミング再生回路８の収束判定結果信号を出力するコンパレータ、３１は制御部９（図１）との接続端子である。
【００１３】
（２−３）本実施の形態である判定帰還形等化器のリセット制御
図６はビットタイミング再生回路８からの収束判定結果とフレーム同期処理部７からのフレーム非同期信号とに基づいて、制御部９で実施する判定帰還形等化器５のリセット制御を示すフローチャートである。
同図によると、まず最初に、ビットタイミング再生回路８のコンパレータ３０で残留位相誤差Δθと閾値αとを比較する（Ｓ６０１）。コンパレータ３０は比較結果に従って「収束判定結果信号」を制御部９に出力する。
収束判定結果信号が「残留位相誤差Δθが閾値α未満であること」を示している場合には、制御部９は判定帰還形等化器５を動作させる（Ｓ６０３）。続いて、制御部９はフレーム同期処理部７からの出力信号を検出し（Ｓ６０５）、同期状態であることを示す「フレーム同期信号」である場合には、残留位相誤差Δθと閾値αとの比較処理（Ｓ６０１）に戻る。
Ｓ６０５において、フレーム同期処理部７からの出力信号が非同期状態であることを示す「フレーム非同期信号」であることが確認された場合には、制御部９から判定帰還形等化器５にリセット信号を出力（Ｓ６０７）したのち、残留位相誤差Δθと閾値αとの比較処理（Ｓ６０１）に戻る。
【００１４】
一方、Ｓ６０１において、ビットタイミング再生回路８からの収束判定結果信号が「残留位相誤差Δθが閾値α以上であること」を示している場合には、判定帰還形等化器５がタイミングのずれたデジタルベースバンド信号により動作することで発散する可能性が有るため、制御部９から判定帰還形等化器５にリセット信号を出力し、判定帰還形等化器５の動作を停止する（Ｓ６０９）。
そして、リセット後再びコンパレータ３０で残留位相誤差Δθと閾値αとを比較し（Ｓ６１１）、収束判定結果信号が「残留位相誤差Δθが閾値α未満であること」を示している場合には判定帰還形等化器５のリセットを解除し、判定帰還形等化器５の通常動作を行う（Ｓ６１３）。
一方、コンパレータ３０で残留位相誤差Δθと閾値αとを比較し（Ｓ６１１）、収束判定結果信号が「残留位相誤差Δθが閾値α以上であることを示している場合」には、制御部９からリセット信号を出力し（Ｓ６０９）、判定帰還形等化器５の動作を停止する。
【００１５】
（３）第２の実施の形態
（３−１）本実施の形態である無線受信機の構成図
図３は本発明の第２の実施の形態による判定帰還形等化器の制御方式を含む無線受信機の構成図である。図１と同一符号は同一または相当部分を示すので説明は省略する。同図において、１４は発散検出機能を有した判定帰還形等化器である。
【００１６】
（３−２）本実施の形態である判定帰還形等化器の構成図
図４は図３の判定帰還形等化器１４の構成図である。図４において、１０はナイキストフィルタ４からの入力端子、１１は入力端子１０からのデジタルベースバンド信号の波形歪を等化するトランスバーサルフィルタからなる判定帰還形等化器１４のフィードフォワード部、１３は判定器６からのデジタルベースバンド信号の波形歪を等化するトランスバーサルフィルタからなる判定帰還形等化器のフィードバック部、１２はフィードフォワード部１１からの出力とフィードバック部１３からの出力とを加算する加算器、１５はフィードフォワード部１１からの出力電力を検出する電力検出部、１６は検出された電力を平均化する平均化部、１７は判定帰還形等化器１４の発散状態を判定するための閾値を発生する閾値発生部（閾値＝β）、１８は出力電力Ｐｆと閾値βとを比較し、比較結果に応じて発散信号を出力するコンパレータ、１９はナイキストフィルタ４及びフレーム同期処理部７への出力端子、２０は制御部９との接続端子である。
【００１７】
（３−３）本実施の形態である判定帰還形等化器のリセット制御
図７は第１の実施の形態の判定帰還形等化器５のリセット制御に判定帰還形等化器の発散を検出した際のリセット制御を付加した場合のフローチャートである。
同図によると、まず最初に、ビットタイミング再生回路８のコンパレータ３０で残留位相誤差Δθと閾値αとを比較する（Ｓ７０１）。コンパレータ３０は比較結果に従って「収束判定結果信号」を制御部９に出力する。
【００１８】
収束判定結果信号が「残留位相誤差Δθが閾値α未満であること」を示している場合には、制御部９は判定帰還形等化器１４を動作させる（Ｓ７０３）。  続いて、制御部９はフレーム同期処理部７からの出力信号を検出し（Ｓ７０５）、同期状態であることを示す「フレーム同期信号」である場合には、残留位相誤差Δθと閾値αとの比較処理（Ｓ７０１）に戻る。
【００１９】
Ｓ７０５において、フレーム同期処理部７からの出力信号が「フレーム非同期信号」であることが確認された場合には、コンパレータ１８からの出力信号を確認し、「出力電力Ｐｆが閾値β未満であること」を示す発散信号であった場合には、制御部９から判定帰還形等化器１４にリセット信号を出力（Ｓ７０７）したのち、残留位相誤差Δθと閾値αとの比較処理（Ｓ７０１）に戻る。
一方、Ｓ７０５において、フレーム同期処理部７からの出力信号が「フレーム非同期信号」であることが確認された場合でも、コンパレータ１８からの出力信号が「出力電力Ｐｆ≧閾値βであること」を示している場合には、そのまま残留位相誤差Δθと閾値αとの比較処理（Ｓ７０１）に戻る。
【００２０】
Ｓ７０１において、ビットタイミング再生回路８からの収束判定結果信号が「残留位相誤差Δθが閾値α以上であること」を示している場合には、判定帰還形等化器１４がタイミングのずれたデジタルベースバンド信号により動作することで発散する可能性が有るため、制御部９から判定帰還形等化器１４にリセット信号を出力し、判定帰還形等化器１４の動作を停止する（Ｓ７０９）。
そして、リセット後再びコンパレータ３０で残留位相誤差Δθと閾値αとを比較し（Ｓ７１１）、収束判定結果信号が「残留位相誤差Δθが閾値α未満であること」を示している場合には判定帰還形等化器５のリセットを解除し、判定帰還形等化器５の通常動作を行う（Ｓ７１３）。
一方、コンパレータ３０で残留位相誤差Δθと閾値αとを比較し（Ｓ７１１）、収束判定結果信号が「残留位相誤差Δθが閾値α以上であることを示している場合」には、制御部９からリセット信号を出力し（Ｓ７０９）、判定帰還形等化器１４の動作を停止する。
【００２１】
（４）本発明の利点を列挙する。
▲１▼ビットタイミング再生回路の残留位相誤差を使用し、判定帰還形等化器の動作を制御することでビットタイミング再生回路の応答過程で発生する判定帰還形等化器の発散を防止することができ、フレーム非同期状態から短時間で復旧できる。
▲２▼残留位相誤差の平均値を用いることで残留位相誤差の急激な変化に判定帰還形等化器の制御への影響を軽減することが出来る。
▲３▼判定帰還形等化器のフィードフォワード部出力電力が一定値以下となることを判定帰還形等化器のリセット条件とすることで、判定帰還形等化器が発散していない条件での不要なリセットを防ぐとともに、判定帰還形等化器が発散している際のフレーム非同期状態から短時間に復旧できる。
【００２２】
【発明の効果】
このように、本発明によれば、判定帰還形等化器の発散を防ぎ、且つ、判定帰還形等化器の発散時におけるフレーム非同期状態から短時間に復旧できる無線受信装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成を示す無線受信装置の構成図。
【図２】残留位相誤差を検出する機能を有したビットタイミング再生回路の構成図。
【図３】本発明の第２の実施の形態の構成を示す無線受信装置の構成図。
【図４】発散検出機能を有した判定帰還形等化器の構成図。
【図５】従来回路を示すブロック図。
【図６】本発明の実施例１における判定帰還形等化器制御フローチャート。
【図７】本発明の実施例２における判定帰還形等化器制御フローチャート。
【符号の説明】
２        直交復調器
３        Ａ／Ｄ変換器
４        ナイキストフィルタ
５        判定帰還形等化器
６        判定器
７        フレーム同期処理
８        ビットタイミング再生回路
９        制御部
１１      判定帰還形等化器フィードフォワード部
１２      加算器
１３      判定帰還形等化器フィードバック部
１４      発散検出機能を有した判定帰還形等化器
１５      電力検出回路
１６      平均化回路
１７      基準電圧印加回路
１８      コンパレータ
２３      位相誤差検出回路
２４      ループフィルタ
２５      電圧制御発振器
２７      タイマー
２８      ピーク検出回路
２９      閾値
３０      コンパレータ
３３      直交復調器
３４      Ａ／Ｄ変換器
３５      適応整合フィルタ
３６      判定帰還形等化器
３７      リセット制御部
【図１】
2005027175.tif 000003
【図２】
2005027175.tif 000004
【図３】
2005027175.tif 000005
【図４】
2005027175.tif 000006
【図５】
2005027175.tif 000007
【図６】
2005027175.tif 000008
【図７】
2005027175.tif 000009