(57)【要約】【課題】製造プロセスを複雑化させることなく、金属配線層の断線を抑制することが可能な半導体素子を提供する。【解決手段】この半導体素子は、上部と下部とを有するリッジ部６を含むｎ型ＧａＡｓ基板１と、リッジ部６の少なくとも下部に形成され、底部８ｄと、底部８ｄに対して上方に延びる側部８ｅとを有するとともに、底部８ｄ以外の側部８ｅがリッジ部６の下部と上部とを接続するように形成される配線部８ｃとを備えている。【選択図】図１
2005260020.tif 000002
【特許請求の範囲】
【請求項１】
上部と下部とを有する段差部を含む基板と、
前記段差部の少なくとも下部に形成され、底部と、前記底部に対して上方に延びる側部とを有するとともに、前記底部以外の前記側部が前記段差部の下部と上部とを接続するように形成される金属配線層とを備えた、半導体素子。
【請求項２】
前記金属配線層は、前記底部と、一対の前記側部とを有する凹状の断面形状に形成されており、
前記金属配線層の前記底部以外の前記一対の側部が、前記段差部の下部と上部とを接続するように形成されている、請求項１に記載の半導体素子。
【請求項３】
前記金属配線層は、前記段差部の高さよりも小さい厚みを有するとともに、前記金属配線層の前記側部は、前記段差部よりも大きい高さを有する、請求項１または２に記載の半導体素子。
【請求項４】
前記段差部は、第１段差部および第２段差部を含み、
前記第１段差部の上部上に形成される第１上部導電層と、前記第２段差部の上部上に形成される第２上部導電層とをさらに備え、
前記第１上部導電層と前記第２上部導電層とは、前記金属配線層の前記底部以外の前記側部を介して接続されている、請求項１〜３のいずれか１項に記載の半導体素子。
【請求項５】
前記段差部の上部上に形成される上部導電層と、前記段差部の下部上に形成される下部導電層とをさらに備え、
前記金属配線層の前記底部以外の前記側部が前記上部導電層に接続されているとともに、前記金属配線層の少なくとも前記底部が前記下部導電層に接続されている、請求項１〜３のいずれか１項に記載の半導体素子。
【請求項６】
上部と下部とを有する段差部を含む基板を形成する工程と、
前記段差部の少なくとも下部に、底部と、前記底部に対して上方に延びる側部とを有するとともに、前記底部以外の前記側部が前記段差部の下部と上部とを接続するように、金属配線層を形成する工程とを備えた、半導体素子の製造方法。
【請求項７】
前記金属配線層を形成する工程は、
前記段差部の下部上に、前記段差部の高さよりも大きい厚みを有する第１レジスト膜を形成した後、前記第１レジスト膜上に、前記第１レジスト膜とは異なる材料からなる第２レジスト膜を形成する工程と、
前記第２レジスト膜に所定のパターンに対応する第２開口部を形成するとともに、前記第１レジスト膜に、前記第２開口部の端部がオーバーハング部となるように、第１開口部を形成する工程と、
前記第１開口部内に露出された前記基板の前記段差部の下部上と、前記第１開口部の内側面上とに、前記金属配線層を構成する材料を堆積する工程と、
前記金属配線層を構成する材料の堆積時の熱により前記第２レジスト膜の前記第２開口部のオーバーハング部を上方に反り返らせる工程とを含む、請求項６に記載の半導体素子の製造方法。
【請求項８】
前記金属配線層を形成する工程は、
前記金属配線層を構成する材料の堆積後に、リフトオフ法を用いて、前記第２レジスト膜に堆積された前記金属配線層を構成する材料を除去することによって、前記底部と一対の前記側部とを有する凹状の前記金属配線層を形成する工程を含む、請求項７に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子およびその製造方法に関し、特に、金属配線層を備えた半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、半導体素子において、金属配線層を形成する場合には、真空蒸着法やスパッタリング法が一般的に用いられている。そして、金属配線層が段差部を有する面上に形成される場合、段差部の高低差が大きければ、段差部の上部と下部との境界部において、金属配線層が断線する場合があるという不都合があった。
【０００３】
そこで、従来、上記のような不都合を解消するため、段差部を埋め込むことにより、表面が平坦化された半導体素子が提案されている（たとえば、特許文献１参照）。この特許文献１には、複数の段差部間にシリコン酸化膜を埋め込むことによって、表面が平坦化された面発光型半導体レーザ素子が開示されている。上記特許文献１では、平坦化された半導体素子層の表面上に金属配線層が形成されるので、金属配線層が断線するのを抑制することが可能となる。
【特許文献１】特開２００２−２７０９５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１では、金属配線層を形成する前に、段差部を有する表面を平坦化するためのプロセスが新たに必要となるため、その分、製造プロセスが複雑化するという問題点がある。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、製造プロセスを複雑化させることなく、金属配線層の断線を抑制することが可能な半導体素子を提供することである。
【０００６】
この発明のもう１つの目的は、金属配線層の断線を抑制することが可能な半導体素子を製造プロセスを複雑化させることなく製造することが可能な半導体素子の製造方法を提供することである。
【課題を解決するための手段および発明の効果】
【０００７】
上記目的を達成するために、この発明の第１の局面による半導体素子は、上部と下部とを有する段差部を含む基板と、段差部の少なくとも下部に形成され、底部と、底部に対して上方に延びる側部とを有するとともに、底部以外の側部が段差部の下部と上部とを接続するように形成される金属配線層とを備えている。
【０００８】
この第１の局面による半導体素子では、上記のように、基板の段差部の少なくとも下部に形成される金属配線層を、底部と、底部に対して上方に延びる側部とを有するように構成することによって、その金属配線層の上方に延びる側部を用いて、基板の段差部の下部と上部とを断線することなく接続することができる。その結果、段差部を有する基板の表面を平坦化する必要がないので、製造プロセスを複雑化させることなく、金属配線層の断線を抑制することができる。また、金属配線層の底部以外の側部により段差部の下部と上部とを接続することによって、金属配線層の底部および側部により段差部の下部と上部とを接続する場合に比べて、金属配線層の段差部の下部と上部とを接続する領域の面積を小さくすることができる。これにより、金属配線層が段差部の上部で導電層に接続されている場合に、金属配線層が熱により変形したとしても、金属配線層が接続される段差部の上部の導電層に加わる応力を低減することができる。その結果、段差部の上部の導電層が剥離するのを有効に抑制することができる。また、基板上に形成された半導体素子層によって段差部が構成されているとともに、金属配線層が半導体素子層の上部に接続されている場合には、半導体素子層に加わる応力を低減することができるので、半導体素子層が剥離するのを有効に抑制することができる。また、段差部の上部に半導体素子の能動素子領域が形成されているとともに、金属配線層が段差部の上部の能動素子領域に接続されている場合には、能動素子領域に加わる応力を低減することができるので、能動素子領域での剥離の発生を有効に抑制することができる。
【０００９】
上記第１の局面による半導体素子において、好ましくは、金属配線層は、底部と、一対の側部とを有する凹状の断面形状に形成されており、金属配線層の底部以外の一対の側部が、段差部の下部と上部とを接続するように形成されている。このように構成すれば、金属配線層の１つの側部により段差部の下部と上部とを接続する場合に比べて、金属配線層による段差部の下部と上部との接続部の強度を向上させることができる。
【００１０】
上記第１の局面による半導体素子において、好ましくは、金属配線層は、段差部の高さよりも小さい厚みを有するとともに、金属配線層の側部は、段差部よりも大きい高さを有する。このように構成すれば、金属配線層の厚みが小さい場合にも、容易に、金属配線層の側部により段差部の下部と上部とを接続することができる。
【００１１】
上記第１の局面による半導体素子において、好ましくは、段差部は、第１段差部および第２段差部を含み、第１段差部の上部上に形成される第１上部導電層と、第２段差部の上部上に形成される第２上部導電層とをさらに備え、第１上部導電層と第２上部導電層とは、金属配線層の底部以外の側部を介して接続されている。このように構成すれば、金属配線層の上方に延びる側部により、容易に、第１段差部の上部上に形成される第１上部導電層と第２段差部の上部上に形成される第２上部導電層とを接続することができる。
【００１２】
上記第１の局面による半導体素子において、好ましくは、段差部の上部上に形成される上部導電層と、段差部の下部上に形成される下部導電層とをさらに備え、金属配線層の底部以外の側部が上部導電層に接続されているとともに、金属配線層の少なくとも底部が下部導電層に接続されている。このように構成すれば、段差部の上部上に形成される上部導電層には、金属配線層の側部が接続されるとともに、段差部の下部上に形成される下部導電層には、金属配線層の少なくとも底部が接続されるので、容易に、段差部の上部上に形成される上部導電層と段差部の下部上に形成される下部導電層とを、金属配線層を介して接続することができる。
【００１３】
この発明の第２の局面による半導体素子の製造方法は、上部と下部とを有する段差部を含む基板を形成する工程と、段差部の少なくとも下部に、底部と、底部に対して上方に延びる側部とを有するとともに、底部以外の側部が段差部の下部と上部とを接続するように、金属配線層を形成する工程とを備えている。
【００１４】
この第２の局面による半導体素子の製造方法では、上記のように、基板の段差部の少なくとも下部に、底部と、底部に対して上方に延びる側部とを有するように、金属配線層を形成することによって、その金属配線層の上方に延びる側部を用いて、基板の段差部の下部と上部とを断線することなく接続することができる。その結果、段差部を有する基板の表面を平坦化する必要がないので、製造プロセスを複雑化させることなく、金属配線層の断線を抑制することが可能な半導体素子を容易に形成することができる。また、金属配線層の底部以外の側部により段差部の下部と上部とを接続するように、金属配線層を形成することによって、金属配線層の底部および側部により段差部の下部と上部とを接続する場合に比べて、金属配線層の段差部の下部と上部とを接続する領域の面積を小さくすることができる。これにより、金属配線層が段差部の上部で導電層に接続されている場合に、金属配線層が熱により変形したとしても、金属配線層が接続される段差部の上部の導電層に加わる応力を低減することができる。その結果、段差部の上部の導電層が剥離するのを有効に抑制することが可能な半導体素子を容易に形成することができる。また、基板上に形成された半導体素子層によって段差部が構成されているとともに、金属配線層が半導体素子層の上部に接続されている場合には、半導体素子層に加わる応力を低減することができるので、半導体素子層が剥離することや半導体素子層に欠陥が導入されることを有効に抑制することができる。また、段差部の上部に半導体素子の能動素子領域が形成されているとともに、金属配線層が段差部の上部の能動素子領域に接続されている場合には、能動素子領域に加わる応力を低減することができるので、能動素子領域での剥離の発生や能動素子領域に欠陥が導入されることを有効に抑制することができる。
【００１５】
上記第２の局面による半導体素子の製造方法において、好ましくは、金属配線層を形成する工程は、段差部の下部上に、段差部の高さよりも大きい厚みを有する第１レジスト膜を形成した後、第１レジスト膜上に、第１レジスト膜とは異なる材料からなる第２レジスト膜を形成する工程と、第２レジスト膜に所定のパターンに対応する第２開口部を形成するとともに、第１レジスト膜に、第２開口部の端部がオーバーハング部となるように、第１開口部を形成する工程と、第１開口部内に露出された基板の段差部の下部上と、第１開口部の内側面上とに、金属配線層を構成する材料を堆積する工程と、金属配線層を構成する材料の堆積時の熱により第２レジスト膜の第２開口部のオーバーハング部を上方に反り返らせる工程とを含む。このように構成すれば、第１レジスト膜の第１開口部の内側面上に金属配線層を構成する材料を堆積することができるので、容易に、側部が底部に対して上方に延び、かつ、側部が段差部の上部にまで達する金属配線層を形成することができる。これにより、容易に、基板の段差部の上部と下部とを金属配線層により接続することができる。
【００１６】
この場合、好ましくは、金属配線層を形成する工程は、金属配線層を構成する材料の堆積後に、リフトオフ法を用いて、第２レジスト膜に堆積された金属配線層を構成する材料を除去することによって、底部と一対の側部とを有する凹状の金属配線層を形成する工程を含む。このように構成すれば、容易に、凹状の金属配線層を形成することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態を図面に基づいて説明する。
【００１８】
（第１実施形態）
図１は、本発明の第１実施形態による面発光型半導体レーザ素子の構造を示した斜視図であり、図２は、図１に示した第１実施形態による面発光型半導体レーザ素子の平面図である。図３、図４および図５は、それぞれ、図２の１００−１００線、２００−２００線および３００−３００線に沿った断面図である。まず、図１〜図５を参照して、第１実施形態による面発光型半導体レーザ素子の構造について説明する。
【００１９】
第１実施形態による面発光型半導体レーザ素子では、図１および図３〜図５に示すように、ｎ型ＧａＡｓ基板１上に、ｎ型多層反射膜２が形成されている。なお、ｎ型ＧａＡｓ基板１は、本発明の「基板」の一例である。また、ｎ型多層反射膜２は、約７１．６ｎｍの厚みを有するＳｉがドープされた下層のｎ型ＡｌＡｓ層と約６０ｎｍの厚みを有するＳｉがドープされた上層のｎ型Ａｌ０．１２ＧａＡｓ層とからなる反射膜２ａが２５層積層された構造を有する。ｎ型多層反射膜２（反射膜２ａ）上には、活性層３が形成されている。この活性層３は、複数のＡｌＧａＡｓからなる障壁層（図示せず）と複数のＧａＡｓからなる井戸層（図示せず）とが交互に積層された多重量子井戸（ＭＱＷ）構造を有する。
【００２０】
活性層３上の所定領域には、図４および図５に示すように、ｐ型多層反射膜４が形成されている。このｐ型多層反射膜４は、３種類の反射膜４ａ、４ｂおよび４ｃによって構成されている。反射膜４ａは、約７０．２ｎｍの厚みを有するＣ（炭素）がドープされた下層のｐ型Ａｌ０．９ＧａＡｓ層と約６０ｎｍの厚みを有するＣがドープされた上層のｐ型Ａｌ０．１２ＧａＡｓ層とからなる。反射膜４ｂは、約７１ｎｍの厚みを有するＣがドープされた下層のｐ型Ａｌ０．９６ＧａＡｓ層と約６０ｎｍの厚みを有するＣがドープされた上層のｐ型Ａｌ０．１２ＧａＡｓ層とからなる。反射膜４ｃは、約６８．８ｎｍの厚みを有するＣがドープされた下層のｐ型Ａｌ０．８ＧａＡｓ層と約６０ｎｍの厚みを有するＣがドープされた上層のｐ型Ａｌ０．１２ＧａＡｓ層とからなる。また、反射膜４ｂを構成する下層のｐ型Ａｌ０．９６ＧａＡｓ層には、酸化された高抵抗領域４ｄが形成されているとともに、ｐ型Ａｌ０．９６ＧａＡｓ層の高抵抗領域４ｄが形成されていない中央領域は、約１０μｍの直径を有する。この高抵抗領域４ｄが形成されていない中央領域は、電流通路として機能する。そして、ｐ型多層反射膜４は、２層の反射膜４ａと１層の反射膜４ｂと１８層の反射膜４ｃとが順次形成された構造を有する。
【００２１】
ｐ型多層反射膜４（反射膜４ｃ）上には、約１５０ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層５が形成されている。そして、ｐ型多層反射膜４とｐ型コンタクト層５とによって、約３μｍの高さを有するリッジ部６が構成されている。なお、リッジ部６は、本発明の「段差部」の一例である。また、リッジ部６を覆うように、約０．５μｍの厚みを有するとともに、リッジ部６を構成するｐ型コンタクト層５の上面上に開口部７ａを有するＳｉＯ２膜からなる絶縁膜７が形成されている。
【００２２】
絶縁膜７の上面上の所定領域には、開口部７ａを介してリッジ部６を構成するｐ型コンタクト層５の上面に接触するように、約０．１μｍの厚みを有する下層のＣｒ層と約１．５μｍの厚みを有する上層のＡｕ層とからなるｐ側電極８が形成されている。すなわち、ｐ側電極８の厚み（約１．６μｍ）は、リッジ部６の高さ（約３μｍ）よりも小さい。また、ｐ側電極８は、電極部８ａと、ワイヤボンディング用のパッド部８ｂと、配線部８ｃとを有する。なお、電極部８ａは、本発明の「上部導電層」の一例であり、パッド部８ｂは、本発明の「下部導電層」の一例である。また、配線部８ｃは、本発明の「金属配線層」の一例である。ｐ側電極８の電極部８ａは、リッジ部６上に位置する絶縁膜７の上面上の所定領域に配置されている。パッド部８ｂは、リッジ部６以外の領域上に位置する絶縁膜７の上面上の所定領域に配置されている。配線部８ｃは、電極部８ａとパッド部８ｂとの間のリッジ部６以外の領域上に位置する絶縁膜７の上面上の所定領域に配置されているとともに、約１０μｍの配線幅を有する。また、電極部８ａおよびパッド部８ｂは、図２に示すように、円形状の平面形状を有する。
【００２３】
ここで、第１実施形態では、図１および図３に示すように、ｐ側電極８のパッド部８ｂおよび配線部８ｃは、凹状の断面形状に形成されている。具体的には、ｐ側電極８の配線部８ｃは、図３に示すように、底部８ｄと、底部８ｄに対して上方に延びる一対の側部８ｅとを有する。また、配線部８ｃの側部８ｅは、リッジ部６（図４参照）の高さ（約３μｍ）よりも大きい高さ（約５μｍ）を有する。なお、ｐ側電極８のパッド部８ｂは、図３に示した配線部８ｃの断面形状と同様、底部と、底部に対して上方に延びる側部とを有する。そして、この第１実施形態では、図１および図５に示すように、ｐ側電極８の配線部８ｃの底部８ｄ以外の側部８ｅが、リッジ部６上の電極部８ａに接続されているとともに、配線部８ｃの底部８ｄおよび側部８ｅが、パッド部８ｂに接続されている。
【００２４】
また、ｎ型ＧａＡｓ基板１の裏面上には、ｎ側電極９が形成されている。このｎ側電極９は、ｎ型ＧａＡｓ基板１の裏面側から順に、約０．２μｍのＡｕ−Ｇｅ層および約０．５μｍのＡｕ層によって構成されている。
【００２５】
第１実施形態では、上記のように、リッジ部６以外の領域上に位置する絶縁膜７の上面上の所定領域に配置される配線部８ｃを、底部８ｄと、底部８ｄに対して上方に延びる一対の側部８ｅとを有するように構成することによって、その配線部８ｃの上方に延びる一対の側部８ｅを用いて、リッジ部６上に位置する絶縁膜７の上面上の所定領域に配置される電極部８ａと、リッジ部６以外の領域上に位置する絶縁膜７の上面上の所定領域に配置されるパッド部８ｂとを断線することなく接続することができる。その結果、リッジ部６を含む半導体素子層の表面を平坦化する必要がないので、製造プロセスを複雑化させることなく、配線部８ｃの断線を抑制することができる。また、配線部８ｃの底部８ｄ以外の側部８ｅにより、リッジ部６上に位置する絶縁膜７の上面上の所定領域に配置される電極部８ａと、リッジ部６以外の領域上に位置する絶縁膜７の上面上の所定領域に配置される配線部８ｃとを接続することによって、配線部８ｃの底部８ｄおよび側部８ｅにより電極部８ａと配線部８ｃとを接続する場合に比べて、電極部８ａと配線部８ｃとを接続する領域の面積を小さくすることができる。これにより、配線部８ｃが熱により変形したとしても、配線部８ｃが接続される電極部８ａに加わる応力を低減することができるとともに、電極部８ａ下のｐ型コンタクト層５およびｐ型多層反射膜４に加わる応力も低減することができる。その結果、リッジ部６上に位置する絶縁膜７の上面上の所定領域に配置される電極部８ａに接するｐ型コンタクト層５と、ｐ型多層反射膜４を構成する電流通路を形成するための酸化された高抵抗領域４ｄ（反射膜４ｂ）とが剥離するのを有効に抑制することができる。また、配線部８ｃの底部８ｄ以外の側部８ｅをリッジ部６上の電極部８ａに接続するとともに、配線部８ｃの底部８ｄおよび側部８ｅをリッジ部６以外の領域上のパッド部８ｂに接続することによって、容易に、リッジ部６上の電極部８ａとリッジ部６以外の領域上のパッド部８ｂとを、配線部８ｃを介して接続することができる。
【００２６】
また、第１実施形態では、配線部８ｃを凹状の断面形状に形成するとともに、配線部８ｃの底部８ｄ以外の一対の側部８ｅにより、電極部８ａと配線部８ｃとが接続するように構成することによって、配線部８ｃの１つの側部８ｅにより電極部８ａと配線部８ｃとを接続する場合に比べて、電極部８ａと配線部８ｃとの接続部の強度を向上させることができる。また、配線部８ｃ（ｐ側電極８）を、リッジ部６の高さ（約３μｍ）よりも小さい厚み（約１．６μｍ）を有するように、かつ、配線部８ｃの側部８ｅを、リッジ部６の高さよりも大きい高さ（約５μｍ）を有するように構成することによって、配線部８ｃの厚みが小さい場合にも、容易に、配線部８ｃの側部８ｅにより電極部８ａと配線部８ｃとを接続することができる。
【００２７】
図６〜図２０は、本発明の第１実施形態による面発光型半導体レーザ素子の製造プロセスを説明するための断面図である。なお、図６〜図１１、図１３、図１５および図１８は、図２の２００−２００線に沿った断面に対応する断面図であり、図１２、図１４、図１６、図１７および図１９は、図２の１００−１００線に沿った断面に対応する断面図である。また、図２０は、図２の３００−３００線に沿った断面に対応する断面図である。次に、図１および図６〜図２０を参照して、第１実施形態による面発光型半導体レーザ素子の製造プロセスについて説明する。
【００２８】
まず、図６に示すように、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、ｎ型ＧａＡｓ基板１上に、ｎ型多層反射膜２、活性層３、ｐ型多層反射膜４およびｐ型コンタクト層５を順次成長させる。
【００２９】
具体的には、ｎ型多層反射膜２を成長させる際には、成長温度を約８００℃に保持した状態で、ｎ型ＧａＡｓ基板１上に、約７１．６ｎｍの厚みを有するＳｉがドープされたｎ型ＡｌＡｓ層と約６０ｎｍの厚みを有するＳｉがドープされたｎ型Ａｌ０．１２ＧａＡｓ層とを交互に成長させる。これにより、下層のｎ型ＡｌＡｓ層と上層のｎ型Ａｌ０．１２ＧａＡｓ層とからなる反射膜２ａを２５層積層する。
【００３０】
また、活性層３を成長させる際には、成長温度を約８００℃に保持した状態で、ｎ型多層反射膜２（反射膜２ａ）上に、複数のＡｌＧａＡｓからなる障壁層（図示せず）と複数のＧａＡｓからなる井戸層（図示せず）とを交互に成長させる。これにより、複数の障壁層と複数の井戸層とが交互に積層されたＭＱＷ構造の活性層３を形成する。
【００３１】
また、ｐ型多層反射膜４を成長させる際には、成長温度を約７００℃に保持した状態で、まず、活性層３上に、約７０．２ｎｍの厚みを有するＣがドープされたｐ型Ａｌ０．９ＧａＡｓ層と約６０ｎｍの厚みを有するＣ（炭素）がドープされたｐ型Ａｌ０．１２ＧａＡｓ層とを交互に成長させる。これにより、下層のｐ型Ａｌ０．９ＧａＡｓ層と上層のｐ型Ａｌ０．１２ＧａＡｓ層とからなる反射膜４ａを２層積層する。この後、反射膜４ａ上に、約７１ｎｍの厚みを有するＣがドープされたｐ型Ａｌ０．９６ＧａＡｓ層と約６０ｎｍの厚みを有するＣがドープされたｐ型Ａｌ０．１２ＧａＡｓ層とをこの順番で成長させる。これにより、下層のｐ型Ａｌ０．９６ＧａＡｓ層と上層のｐ型Ａｌ０．１２ＧａＡｓ層とからなる反射膜４ｂを１層積層する。続いて、反射膜４ｂ上に、約６８．８ｎｍの厚みを有するＣがドープされたｐ型Ａｌ０．８ＧａＡｓ層と約６０ｎｍの厚みを有するＣがドープされたｐ型Ａｌ０．１２ＧａＡｓ層とを交互に成長させる。これにより、下層のｐ型Ａｌ０．８ＧａＡｓ層と上層のｐ型Ａｌ０．１２ＧａＡｓ層とからなる反射膜４ｃを１８層積層する。
【００３２】
また、ｐ型コンタクト層５を成長させる際には、成長温度を約６４０℃に保持した状態で、ｐ型多層反射膜４（反射膜４ｃ）上に、約１５０ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層５を成長させる。この後、フォトリソグラフィ技術を用いて、ｐ型コンタクト層５上のリッジ部６の形成領域に、円形の平面形状を有するレジスト１１を形成する。そして、レジスト１１をマスクとして、ｐ型コンタクト層５の上面から約３μｍの深さまでの所定領域をエッチングする。これにより、図７に示すように、ｐ型多層反射膜４とｐ型コンタクト層５とによって構成されるとともに、約３μｍの高さを有するリッジ部６を形成する。この際、リン酸と過酸化水素と純水とを１：１：５の割合で混合した混合液を用いて、ウェットエッチングする。なお、反応性イオンビームエッチング法などを用いてもよい。この後、レジスト１１を除去する。
【００３３】
次に、図８に示すように、水蒸気酸化法を用いて、ｐ型多層反射膜４に酸化された高抵抗領域４ｄを形成する。具体的には、水蒸気雰囲気中において、約４１５℃の温度条件下でｐ型多層反射膜４を熱処理する。これにより、ｐ型多層反射膜４を構成する層のうち、最も高いＡｌ組成比を有する反射膜４ｂの下層のｐ型Ａｌ０．９６ＧａＡｓ層において、端部から中心部に向かって酸化が進行する。この際、酸化されない中央領域（電流通路）が、約１０μｍの直径を有するように酸化処理する。
【００３４】
次に、原料としてのモノシラン（ＳｉＨ４）を用いた熱ＣＶＤ法や電子ビーム蒸着法などを用いて、全面上に、約０．５μｍの厚みを有するＳｉＯ２膜（図示せず）を形成する。この後、図９に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、リッジ部６を構成するｐ型コンタクト層５の上面上に位置するＳｉＯ２膜の所定領域を除去することによって、ｐ型コンタクト層５の上面上に開口部７ａを有するＳｉＯ２膜からなる絶縁膜７を形成する。
【００３５】
次に、図１０に示すように、全面上に、約５μｍの厚みを有するポジレジスト（ＯＦＰＲ５０００：東京応化工業製）１２を塗布した後、約１００℃〜約１１０℃の温度条件下で約３０分間ベーキングすることによって、ポジレジスト１２を硬化させる。この後、ポジレジスト１２上に、約１μｍの厚みを有するネガレジスト（ＯＭＲ８５：東京応化工業製）１３を塗布した後、約９０℃の温度条件下で約３０分間ベーキングすることによって、ネガレジスト１３を硬化させる。なお、ポジレジスト１２およびネガレジスト１３は、それぞれ、本発明の「第１レジスト膜」および「第２レジスト膜」の一例である。
【００３６】
次に、ポジレジスト１２およびネガレジスト１３に、図１に示したｐ側電極８に対応する電極パターンを転写した後、現像することによって、電極パターンを有するポジレジスト１２およびネガレジスト１３を形成する。具体的には、図１１および図１２に示すように、ｐ側電極８に対応する電極パターンを有するフォトマスク（図示せず）を用いて露光することにより、ネガレジスト１３に電極パターンを転写した後、現像することによって、電極パターンを有するネガレジスト１３を形成する。これにより、ネガレジスト１３には、電極パターンに対応する開口部１３ａが形成される。なお、開口部１３ａは、本発明の「第２開口部」の一例である。
【００３７】
次に、図１３および図１４に示すように、通常の１０倍程度の露光量で全面露光することにより、ポジレジスト１２にネガレジスト１３の電極パターンを転写した後、現像することによって、電極パターンを有するポジレジスト１２を形成する。これにより、ポジレジスト１２には、電極パターンに対応する開口部１２ａが形成される。なお、開口部１２ａは、本発明の「第１開口部」の一例である。この際、ポジレジスト１２の開口部１２ａは、所定の角度傾斜した内側面を有するように形成される。このため、ネガレジスト１３の開口部１３ａの端部１３ｂがポジレジスト１２の開口部１２ａの上端部に突出するオーバーハング部となる。なお、電極パターンを有するポジレジスト１２およびネガレジスト１３を形成する際には、ネガレジスト１３の開口部１３ａの端部１３ｂのオーバーハング部（端部１３ｂ）の突出長さが約４μｍになるように制御する。
【００３８】
次に、図１５および図１６に示すように、抵抗加熱蒸着法を用いて、全面上に、約０．１μｍの厚みを有するＣｒ層を堆積する。この際、蒸着源としてのＣｒが設置されたＭｏからなる第１ボート（図示せず）に約２００Ａの電流を約３０秒間流すことにより、Ｃｒが設置された第１ボートを加熱する。これにより、蒸着源としてのＣｒが加熱されるので、Ｃｒが蒸発して堆積される。この後、蒸着源としてのＡｕが設置された第２ボート（図示せず）に約２００Ａの電流を約５０秒間流すことにより、Ａｕが設置された第２ボートを加熱する。これにより、Ａｕが蒸発するので、Ｃｒ層上に、Ａｕ層が堆積される。続いて、蒸着源としてのＡｕが設置された第３ボート（図示せず）に約２００Ａの電流を約５０秒間流すことにより、Ａｕが設置された第３ボートを加熱する。これにより、Ａｕが蒸発されてＣｒ層上にさらにＡｕ層が堆積される。これにより、Ａｕ層の厚みを約１．５μｍにする。
【００３９】
この際、図１７に示すように、蒸着源からの熱により、ネガレジスト１３の端部（オーバーハング部）１３ｂが上方に反り返るように、ネガレジスト１３が熱変形する。このため、ポジレジスト１２の開口部１２ａの内側面が開放されるので、容易に、開口部１２ａの内側面上にＡｕ層を堆積させることができる。この後、アセトンやレジスト剥離液を用いて、ポジレジスト１２およびネガレジスト１３を除去する。この際、ネガレジスト１３に堆積された余分なＣｒ層およびＡｕ層も除去することができる。
【００４０】
このようにして、図１８に示すように、絶縁膜７の上面上の所定領域に、開口部７ａを介してリッジ部６を構成するｐ型コンタクト層５の上面に接触するように、約０．１μｍの厚みを有する下層のＣｒ層と約１．５μｍの厚みを有する上層のＡｕ層とからなるｐ側電極８を形成する。
【００４１】
ここで、図１９に示すように、ポジレジスト１２の開口部１２ａ（図１７参照）の内側面上にｐ側電極８を構成するＡｕ層を堆積することができるので、容易に、側部８ｅが底部８ｄに対して上方に延び、かつ、側部８ｅがリッジ部６の上部にまで達する配線部８ｃを形成することができる。これにより、図２０に示すように、リッジ部６上の電極部８ａとリッジ部６以外の領域上のパッド部８ｂとを、配線部８ｃを介して容易に接続することができる。
【００４２】
次に、硫酸系エッチング液を用いて、ｎ型ＧａＡｓ基板１の厚みが約２００μｍになるまでウェットエッチングする。この後、図１に示したように、真空蒸着法を用いて、ｎ型ＧａＡｓ基板１の裏面上に、ｎ型ＧａＡｓ基板１の裏面側から順に、約０．２μｍのＡｕ−Ｇｅ層および約０．５μｍのＡｕ層を積層することによって、ｎ側電極９を形成する。最後に、良好なオーミック特性を得るために、不活性ガス雰囲気中で熱処理を行うことによって、第１実施形態による面発光型半導体レーザ素子が形成される。
【００４３】
第１実施形態の製造プロセスでは、上記のように、配線部８ｃの底部８ｄ以外の側部８ｅにより、リッジ部６上に位置する絶縁膜７の上面上の所定領域に配置される電極部８ａと、リッジ部６以外の領域上に位置する絶縁膜７の上面上の所定領域に配置される配線部８ｃとを接続することによって、水蒸気酸化法を用いてｐ型多層反射膜４を構成する反射膜４ｂに酸化された高抵抗領域４ｄを形成する場合に、高抵抗領域４ｄの体積収縮に起因して、クラックや層間の剥離が発生し易くなったとしても、ｐ型多層反射膜４に加わる応力を低減することができるので、クラックや層間の剥離を抑制することができる。
【００４４】
（第２実施形態）
図２１は、本発明の第２実施形態による面発光型半導体レーザ素子の構造を示した斜視図であり、図２２は、図２１に示した第２実施形態による面発光型半導体レーザ素子の平面図である。図２３および図２４は、それぞれ、図２２の４００−４００線および５００−５００線に沿った断面図である。図２１〜図２４を参照して、この第２実施形態では、上記第１実施形態と異なり、ｐ側電極の電極部およびパッド部が、それぞれ、リッジ部およびダミーリッジ部の上面上に配置されている場合について説明する。
【００４５】
この第２実施形態による面発光型半導体レーザ素子では、図２１、図２３および図２４に示すように、ｎ型ＧａＡｓ基板１上に、上記第１実施形態と同様の組成および厚みを有する反射膜２ａを含むｎ型多層反射膜２が形成されている。ｎ型多層反射膜２上には、上記第１実施形態と同様のＭＱＷ構造を有する活性層３が形成されている。
【００４６】
活性層３上の所定領域には、図２３および図２４に示すように、リッジ部２６ａを構成する一方のｐ型多層反射膜２４が形成されている。また、一方のｐ型多層反射膜２４と所定の間隔を隔てた領域には、ダミーリッジ部２６ｂを構成する他方のｐ型多層反射膜２４が形成されている。このｐ型多層反射膜２４は、上記第１実施形態の反射膜４ａ、４ｂおよび４ｃと同様の組成および厚みを有する反射膜２４ａ、２４ｂおよび２４ｃを含む。また、ｐ型多層反射膜２４を構成する反射膜２４ｂには、酸化された高抵抗領域２４ｄが形成されている。一方および他方のｐ型多層反射膜２４（反射膜２４ｃ）上には、それぞれ、上記第１実施形態のｐ型コンタクト層５と同様の組成および厚みを有する一方および他方のｐ型コンタクト層２５が形成されている。そして、一方のｐ型多層反射膜２４と一方のｐ型コンタクト層２５とによって、約３μｍの高さを有するリッジ部２６ａが構成されている。また、他方のｐ型多層反射膜２４と他方のｐ型コンタクト層２５とによって、約３μｍの高さを有するダミーリッジ部２６ｂが構成されている。なお、リッジ部２６ａは、本発明の「段差部」および「第１段差部」の一例であり、ダミーリッジ部２６ｂは、本発明の「段差部」および「第２段差部」の一例である。また、リッジ部２６ａおよびダミーリッジ部２６ｂを覆うように、上記第１実施形態の絶縁膜７と同様の組成および厚みを有する絶縁膜２７が形成されている。この絶縁膜２７は、リッジ部２６ａを構成する一方のｐ型コンタクト層２５の上面上に開口部２７ａを有する。なお、ダミーリッジ部２６ｂは、全て絶縁膜２７によって覆われているので、ダミーリッジ部２６ｂに電流が流れることはない。
【００４７】
絶縁膜２７の上面上の所定領域には、開口部２７ａを介してリッジ部２６ａを構成する一方のｐ型コンタクト層２５の上面に接触するように、上記第１実施形態と同様の組成および厚み（約１．６μｍ）を有するｐ側電極２８が形成されている。このｐ側電極２８は、電極部２８ａと、ワイヤボンディング用のパッド部２８ｂと、配線部２８ｃとを有する。なお、電極部２８ａは、本発明の「第１上部導電層」の一例であり、パッド部２８ｂは、本発明の「第２上部導電層」の一例である。また、配線部２８ｃは、本発明の「金属配線層」の一例である。ｐ側電極８の電極部２８ａは、リッジ部２６ａ上に位置する絶縁膜２７の上面上の所定領域に配置されている。パッド部２８ｂは、ダミーリッジ部２６ｂ上に位置する絶縁膜２７の上面上の所定領域に配置されている。また、配線部２８ｃは、電極部２８ａとパッド部２８ｂとの間のリッジ部２６ａおよびダミーリッジ部２６ｂ以外の領域上に位置する絶縁膜２７の上面上の所定領域に配置されているとともに、約１０μｍの配線幅を有する。また、電極部２８ａおよびパッド部２８ｂは、図２２に示すように、円形状の平面形状を有する。
【００４８】
ここで、第２実施形態では、ｐ側電極２８の配線部２８ｃは、図３に示した第１実施形態のｐ側電極８の配線部８ｃと同様、凹状の断面形状に形成されている。すなわち、ｐ側電極２８の配線部２８ｃは、図２１および図２２に示すように、底部２８ｄと、底部２８ｄに対して上方に延びる一対の側部２８ｅとを有する。また、配線部２８ｃは、リッジ部２６ａおよびダミーリッジ部２６ｂの高さ（約３μｍ）よりも小さい厚み（約１．６μｍ）を有するとともに、配線部２８ｃの側部２８ｅは、リッジ部２６ａおよびダミーリッジ部２６ｂの高さ（約３μｍ）よりも大きい高さ（約５μｍ）を有する。そして、この第２実施形態では、図２１および図２４に示すように、ｐ側電極２８の配線部２８ｃの底部２８ｄ以外の側部２８ｅが、電極部２８ａおよびパッド部２８ｂに接続されている。
【００４９】
また、ｎ型ＧａＡｓ基板１の裏面上には、上記第１実施形態と同様の組成および厚みを有するｎ側電極９が形成されている。
【００５０】
第２実施形態では、上記のように、リッジ部２６ａおよびダミーリッジ部２６ｂ以外の領域上に位置する絶縁膜２７の上面上の所定領域に配置される配線部２８ｃを、底部２８ｄと、底部２８ｄに対して上方に延びる一対の側部２８ｅとを有するように構成することによって、配線部２８ｃの上方に延びる一対の側部２８ｅを用いて、リッジ部２６ａ上の電極部２８ａとリッジ部２６ａ以外の領域上の配線部２８ｃとを接続することができる。また、第２実施形態では、ダミーリッジ部２６ｂ上のパッド部２８ｂとダミーリッジ部２６ｂ以外の領域上の配線部２８ｃとについても、配線部２８ｃの上方に延びる一対の側部２８ｅを用いて接続することができる。これにより、リッジ部２６ａ上の電極部２８ａとダミーリッジ部２６ｂ上のパッド部２８ｂとを、リッジ部２６ａおよびダミーリッジ部２６ｂ以外の領域上の配線部２８ｃを介して断線することなく接続することができる。その結果、リッジ部２６ａおよびダミーリッジ部２６ｂを有する面発光型半導体レーザ素子においても、上記第１実施形態と同様、製造プロセスを複雑化させることなく、配線部２８ｃの断線を抑制することができる。
【００５１】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００５２】
図２５〜図３２は、本発明の第２実施形態による面発光型半導体レーザ素子の製造プロセスを説明するための断面図である。なお、図２５〜図２９および図３１は、図２２の４００−４００線に沿った断面に対応する断面図であり、図３０は、図２２の６００−６００線に沿った断面に対応する断面図である。また、図３２は、図２２の５００−５００線に沿った断面に対応する断面図である。次に、図２１および図２５〜図３２を参照して、第２実施形態による面発光型半導体レーザ素子の製造プロセスについて説明する。
【００５３】
まず、図２５に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板１上に、上記第１実施形態と同様の組成および厚みを有する反射膜２ａを含むｎ型多層反射膜２を成長させた後、ｎ型多層反射膜２上に、上記第１実施形態と同様のＭＱＷ構造を有する活性層３を成長させる。続いて、活性層３上に、上記第１実施形態の反射膜４ａ、４ｂおよび４ｃと同様の組成および厚みを有する反射膜２４ａ、２４ｂおよび２４ｃを含むｐ型多層反射膜２４を成長させた後、ｐ型多層反射膜２４上に、上記第１実施形態のｐ型コンタクト層５と同様の組成および厚みを有するｐ型コンタクト層２５を成長させる。
【００５４】
この後、フォトリソグラフィ技術を用いて、ｐ型コンタクト層２５上のリッジ部２６ａおよびダミーリッジ部２６ｂの形成領域に、円形の平面形状を有するレジスト３１を形成する。この後、レジスト３１をマスクとして、ｐ型コンタクト層２５の上面から約３μｍの深さまでの所定領域をエッチングする。これにより、一方のｐ型多層反射膜２４と一方のｐ型コンタクト層２５とによって構成されるとともに、約３μｍの高さを有するリッジ部２６ａを形成する。また、他方のｐ型多層反射膜２４と他方のｐ型コンタクト層２５とによって構成されるとともに、約３μｍの高さを有するダミーリッジ部２６ｂを形成する。この後、レジスト３１を除去する。
【００５５】
次に、図２６に示すように、図８および図９に示した第１実施形態と同様のプロセスを用いて、ｐ型多層反射膜２４を構成する反射膜２４ｂに高抵抗領域２４ｄを形成した後、リッジ部２６ａを構成する一方のｐ型コンタクト層２５の上面上に開口部２７ａを有するＳｉＯ２膜からなる絶縁膜２７を形成する。
【００５６】
次に、図２７に示すように、図１０に示した第１実施形態と同様のプロセスを用いて、全面上に、上記第１実施形態のポジレジスト１２と同様の材料からなる約５μｍの厚みを有するポジレジスト３２、および、上記第１実施形態のネガレジスト１３と同様の材料からなる約１μｍの厚みを有するネガレジスト３３を順次形成する。なお、ポジレジスト３２およびネガレジスト３３は、それぞれ、本発明の「第１レジスト膜」および「第２レジスト膜」の一例である。
【００５７】
次に、図１１〜図２０に示した第１実施形態と同様のプロセスを用いて、上記第１実施形態のｐ側電極８と同様の組成および厚みを有するｐ側電極２８を形成する。すなわち、まず、図２８に示すように、ポジレジスト３２およびネガレジスト３３に、図２１に示したｐ側電極２８に対応する電極パターンをそれぞれ転写した後、現像することによって、電極パターンを有するポジレジスト３２およびネガレジスト３３を形成する。この後、図２９に示すように、抵抗加熱蒸着法を用いて、全面上に、約０．１μｍのＣｒ層を堆積した後、約１．５μｍのＡｕ層を堆積する。この際、図３０に示すように、上記第１実施形態と同様、蒸着源からの熱により、ネガレジスト３３の端部（オーバーハング部）３３ｂが上方に反り返るように、ネガレジスト３３が熱変形する。このため、ポジレジスト３２の開口部３２ａの内側面が開放されるので、容易に、開口部３２ａの内側面上にＡｕ層を堆積させることができる。なお、開口部３２ａは、本発明の「第１開口部」の一例である。この後、ポジレジスト３２およびネガレジスト３３を除去することによって、図３１に示すように、絶縁膜２７の上面上の所定領域に、開口部２７ａを介してリッジ部２６ａを構成する一方のｐ型層コンタクト層２５の上面に接触するように、ｐ側電極２８を形成する。この際、図３２に示すように、ｐ側電極２８の配線部２８ｃの底部２８ｄ以外の側部２８ｅが、電極部２８ａおよびパッド部２８ｂに接続されるように、ｐ側電極２８を形成する。
【００５８】
最後に、図２１に示したように、上記第１実施形態と同様のプロセスを用いて、ｎ型ＧａＡｓ基板１の裏面上に、上記第１実施形態と同様の組成および厚みを有するｎ側電極９を形成した後、不活性ガス雰囲気中で熱処理を行うことによって、第２実施形態による面発光型半導体レーザ素子が形成される。
【００５９】
（第３実施形態）
図３３は、本発明の第３実施形態による端面発光型半導体レーザ素子の構造を示した斜視図であり、図３４は、図３３に示した第３実施形態による端面発光型半導体レーザ素子の平面図である。図３５、図３６および図３７は、それぞれ、図３４の７００−７００線、８００−８００線および９００−９００線に沿った断面図である。図３３〜図３７を参照して、この第３実施形態では、上記第１および第２実施形態と異なり、本発明を端面発光型半導体レーザ素子に適用する場合について説明する。
【００６０】
この第３実施形態による端面発光型半導体レーザ素子では、図３３および図３５〜図３７に示すように、ｎ型ＧａＡｓ基板４１上に、約０．３μｍの厚みを有するｎ型ＧａＩｎＰからなるｎ型バッファ層４２が形成されている。なお、ｎ型ＧａＡｓ基板４１は、本発明の「基板」の一例である。ｎ型バッファ層４２上には、約２μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層４３が形成されている。ｎ型クラッド層４３上には、活性層４４が形成されている。この活性層４４は、複数のＡｌＧａＩｎＰからなる障壁層（図示せず）と複数のＧａＩｎＰからなる井戸層（図示せず）とが交互に積層されたＭＱＷ構造を有する。
【００６１】
活性層４４上には、約０．３μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層４５が形成されている。ｐ型第１クラッド層４５上の所定領域には、リッジ部４６ａを構成する一方のｐ型第２クラッド層４７が形成されている。また、一方のｐ型第２クラッド層４５と所定の間隔を隔てた領域には、一方のｐ型第２クラッド層４７を挟むように、ダミーリッジ部４６ｂを構成する他方のｐ型第２クラッド層４７が形成されている。このｐ型クラッド層４７は、約２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなる。一方および他方のｐ型第２クラッド層４７上には、それぞれ、約０．１μｍの厚みを有するｐ型ＧａＩｎＰからなる一方および他方のｐ型コンタクト層４８が形成されている。そして、一方のｐ型第２クラッド層４７と一方のｐ型コンタクト層４８とによって、約２．１μｍの高さを有するリッジ部４６ａが構成されている。また、他方のｐ型第２クラッド層４７と他方のｐ型コンタクト層４８とによって、約２．１μｍの高さを有するダミーリッジ部４６ｂが構成されている。また、リッジ部４６ａおよびダミーリッジ部４６ｂは、ストライプ状（細長状）に形成されている。また、リッジ部４６ａおよびダミーリッジ部４６ｂは、逆メサ形状（逆台形状）の断面形状を有するように形成されているとともに、逆メサ形状のリッジ部４６ａの底部は、約２．５μｍの幅を有する。なお、リッジ部４６ａは、本発明の「段差部」および「第１段差部」の一例であり、ダミーリッジ部４６ｂは、本発明の「段差部」および「第２段差部」の一例である。
【００６２】
また、リッジ部４６ａおよびダミーリッジ部４６ｂを覆うように、約０．５μｍの厚みを有するとともに、リッジ部４６ａを構成する一方のｐ型コンタクト層４８の上面上に開口部４９ａを有するＳｉＯ２膜からなる絶縁膜４９が形成されている。絶縁膜４９の上面上の所定領域には、開口部４９ａを介してリッジ部４６ａを構成する一方のｐ型コンタクト層４８の上面に接触するように、約０．１μｍの厚みを有する下層のＣｒ層と約１μｍの厚みを有する上層のＡｕ層とからなるｐ側電極５０が形成されている。このｐ側電極５０は、電極部５０ａと、ワイヤボンディング用のパッド部５０ｂと、配線部５０ｃとを有する。なお、電極部５０ａは、本発明の「第１上部導電層」の一例であり、パッド部５０ｂは、本発明の「第２上部導電層」の一例である。また、配線部５０ｃは、本発明の「金属配線層」の一例である。ｐ側電極５０の電極部５０ａは、リッジ部４６ａを構成する一方のｐ型コンタクト層４８の上面上に配置されている。パッド部５０ｂは、ダミーリッジ部４６ｂ上に位置する絶縁膜４９の上面上の所定領域に配置されている。配線部５０ｃは、電極部５０ａとパッド部５０ｂとの間のリッジ部４６ａおよびダミーリッジ部４６ｂ以外の領域上に位置する絶縁膜４９の上面上の所定領域に配置されている。また、電極部５０ａと２つのパッド部５０ｂとの間には、図３４に示すように、それぞれ、配線部５０ｃが配置されている。
【００６３】
ここで、第３実施形態では、図３３および図３５に示すように、ｐ側電極５０の配線部５０ｃは、凹状の断面形状に形成されている。具体的には、ｐ側電極５０の配線部５０ｃは、底部５０ｄと、底部５０ｄに対して上方に延びる一対の側部５０ｅとを有する。また、配線部５０ｃは、リッジ部４６ａおよびダミーリッジ部４６ｂの高さ（約２．１μｍ）よりも小さい厚み（約１．１μｍ）を有するとともに、配線部５０ｃの側部５０ｅは、リッジ部４６ａおよびダミーリッジ部４６ｂ（図３６参照）の高さ（約２．１μｍ）よりも大きい高さ（約５μｍ）を有する。そして、この第３実施形態では、図３３および図３７に示すように、ｐ側電極５０の配線部５０ｃの底部５０ｄ以外の側部５０ｅが、電極部５０ａおよびパッド部５０ｂに接続されている。
【００６４】
また、ｎ型ＧａＡｓ基板４１の裏面上には、ｎ側電極５１が形成されている。このｎ側電極５１は、ｎ型ＧａＡｓ基板４１の裏面側から順に、約０．２μｍのＡｕ−Ｇｅ層および約０．５μｍのＡｕ層によって構成されている。
【００６５】
第３実施形態では、上記のように、リッジ部４６ａおよびダミーリッジ部４６ｂ以外の領域上に位置する絶縁膜４９の上面上の所定領域に配置される配線部５０ｃを、底部５０ｄと、底部５０ｄに対して上方に延びる一対の側部５０ｅとを有するように構成することによって、上記第２実施形態と同様、配線部５０ｃの上方に延びる一対の側部５０ｅを用いて、リッジ部４６ａ上の電極部５０ａとダミーリッジ部４６ｂ上のパッド部５０ｂとを、リッジ部４６ａおよびダミーリッジ部４６ｂ以外の領域上の配線部５０ｃを介して断線することなく接続することができる。その結果、リッジ部４６ａおよびダミーリッジ部４６ｂを有する端面発光型半導体レーザ素子においても、上記第２実施形態と同様、製造プロセスを複雑化させることなく、配線部５０ｃの断線を抑制することができる。
【００６６】
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
【００６７】
図３８〜図４９は、本発明の第３実施形態による端面発光型半導体レーザ素子の製造プロセスを説明するための断面図である。なお、図３８〜図４２、図４４および図４７は、図３４の８００−８００線に沿った断面に対応する断面図であり、図４３、図４５、図４６および図４８は、図３４の７００−７００線に沿った断面に対応する断面図である。また、図４９は、図３４の９００−９００線に沿った断面に対応する断面図である。次に、図３３および図３８〜図４９を参照して、第３実施形態による端面発光型半導体レーザ素子の製造プロセスについて説明する。
【００６８】
まず、図３８に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板４１上に、約０．３μｍの厚みを有するｎ型ＧａＩｎＰからなるｎ型バッファ層４２、および、約２μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層４３を順次成長させる。続いて、ｎ型クラッド層４３上に、活性層４４を成長させる。活性層４４を成長させる際には、複数のＡｌＧａＩｎＰからなる障壁層（図示せず）と複数のＧａＩｎＰからなる井戸層（図示せず）とを交互に成長させる。これにより、複数の障壁層と複数の井戸層とが交互に積層されたＭＱＷ構造の活性層４４を形成する。この後、活性層４４上に、約０．３μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層４５、および、約２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層４７を順次成長させる。続いて、ｐ型第２クラッド層４７上に、約０．１μｍの厚みを有するｐ型ＧａＩｎＰからなるｐ型コンタクト層４８を成長させる。
【００６９】
この後、フォトリソグラフィ技術を用いて、ｐ型コンタクト層４８上のリッジ部４６ａおよびダミーリッジ部４６ｂの形成領域に、ストライプ状（細長状）のレジスト６１を形成する。そして、レジスト６１をマスクとして、ｐ型コンタクト層４８の上面からｐ型第２クラッド層４７までの所定領域をエッチングする。これにより、図３９に示すように、一方のｐ型第２クラッド層４７と一方のｐ型コンタクト層４８とによって構成されるとともに、約２．１μｍの高さを有する逆メサ形状（逆台形状）のリッジ部４６ａを形成する。また、リッジ部４６ａを挟むように、他方のｐ型第２クラッド層４７と他方のｐ型コンタクト層４８とによって構成されるとともに、約２．１μｍの高さを有する逆メサ形状（逆台形状）のダミーリッジ部４６ｂを形成する。この後、レジスト６１を除去する。
【００７０】
次に、図４０に示すように、図９に示した第１実施形態と同様のプロセスを用いて、全面上に、約０．５μｍの厚みを有するＳｉＯ２膜（図示せず）を形成した後、リッジ部４６ａを構成する一方のｐ型コンタクト層４８の上面上に位置するＳｉＯ２膜を除去する。これにより、リッジ部４６ａを構成する一方のｐ型コンタクト層４８の上面上に開口部４９ａを有するＳｉＯ２膜からなる絶縁膜４９を形成する。
【００７１】
次に、図４１に示すように、図１０に示した第１実施形態と同様のプロセスを用いて、全面上に、上記第１実施形態のポジレジスト１２と同様の材料からなる約５μｍの厚みを有するポジレジスト６２、および、上記第１実施形態のネガレジスト１３と同様の材料からなる約１μｍの厚みを有するネガレジスト６３を順次形成する。なお、ポジレジスト６２およびネガレジスト６３は、それぞれ、本発明の「第１レジスト膜」および「第２レジスト膜」の一例である。
【００７２】
次に、ポジレジスト６２およびネガレジスト６３に、図３３に示したｐ側電極５０に対応する電極パターンを転写した後、現像することによって、電極パターンを有するポジレジスト６２およびネガレジスト６３を形成する。具体的には、図４２および図４３に示すように、図１１〜図１４に示した第１実施形態と同様のプロセスを用いて、ネガレジスト６３およびポジレジスト６２に、それぞれ、電極パターンに対応する開口部６３ａおよび６２ａを形成する。また、この際、ネガレジスト６３の開口部６３ａの端部６３ｂがポジレジスト６２の開口部６２ａの上端部に突出するオーバーハング部となるように制御する。なお、開口部６２ａおよび６３ａは、それぞれ、本発明の「第１開口部」および第２開口部」の一例である。
【００７３】
次に、図４４および図４５に示すように、図１５および図１６に示した第１実施形態と同様のプロセスを用いて、第１ボート（図示せず）を加熱することにより蒸着源としてのＣｒを蒸発させることによって、全面上に約０．１μｍのＣｒ層を堆積する。この後、第２ボート（図示せず）を加熱することにより蒸着源としてのＡｕを蒸発させることによって、Ｃｒ層上にＡｕ層を堆積する。続いて、第３ボート（図示せず）を加熱することにより蒸着源としてのＡｕを蒸発させることによって、Ｃｒ層上にさらにＡｕ層を堆積する。これにより、Ａｕ層の厚みを約１μｍにする。この際、図４６に示すように、図１７に示した第１実施形態と同様、蒸着源からの熱により、ネガレジスト６３の端部６３ｂが上方に反り返るように熱変形する。このため、ポジレジスト６２の開口部６２ａの内側面が開放されるので、容易に、開口部６２ａの内側面上にＡｕ層を堆積させることができる。この後、アセトンやレジスト剥離液を用いて、ポジレジスト６２およびネガレジスト６３を除去する。
【００７４】
このようにして、図４７に示すように、絶縁膜４９の上面上の所定領域に、開口部４９ａを介してリッジ部４６ａを構成する一方のｐ型層コンタクト層４８の上面に接触するように、約０．１μｍの厚みを有する下層のＣｒ層と約１μｍの厚みを有する上層のＡｕ層とからなるｐ側電極５０を形成する。
【００７５】
ここで、図４８に示すように、図１９に示した第１実施形態と同様、配線部５０ｃの側部５０ｅは、底部５０ｄに対して上方に延びる一対の側部５０ｅを有するように形成される。また、配線部５０ｃの一対の側部５０ｅは、リッジ部４６ａおよびダミーリッジ部４６ｂ（図４７参照）の上部にまで達するように形成される。これにより、図４９に示すように、リッジ部４６ａ上の電極部５０ａおよびダミーリッジ部４６ｂ上のパッド部５０ｂと、リッジ部４６ａおよびダミーリッジ部４６ｂ以外の領域上の配線部５０ｃとが、配線部５０ｃの側部５０ｅにより接続される。
【００７６】
次に、ｎ型ＧａＡｓ基板４１を所定の厚みになるまでエッチングする。この後、図３３に示したように、真空蒸着法を用いて、ｎ型ＧａＡｓ基板４１の裏面上に、ｎ型ＧａＡｓ基板４１の裏面側から順に、約０．２μｍの厚みを有するＡｕ−Ｇｅ層および約０．５μｍの厚みを有するＡｕ層を積層することによって、ｎ側電極５１を形成する。最後に、良好なオーミック特性を得るために、不活性ガス雰囲気中で、約４３０℃の温度条件下で約５分間熱処理することによって、第３実施形態による端面発光型半導体レーザ素子が形成される。
【００７７】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００７８】
たとえば、上記第１〜第３実施形態では、面発光型半導体レーザ素子または端面発光型半導体レーザ素子に本発明を適用する例を説明したが、本発明はこれに限らず、段差部を有する表面上に金属配線層が形成される半導体素子であれば、他の半導体レーザ素子や半導体レーザ素子以外の半導体素子に広く適用可能である。
【００７９】
また、上記第１〜第３実施形態では、同一の層からなる電極部、パッド部および配線部を形成するようにしたが、本発明はこれに限らず、電極部およびパッド部とは異なる層からなる配線部を形成するようにしてもよい。また、本発明の金属配線層を、パッド部および電極部以外の導電層間を接続する配線に適用してもよい。
【００８０】
また、上記第１〜第３実施形態では、配線部を、底部に対して上方に延びる一対の側部を有するように形成したが、本発明はこれに限らず、１つの側部のみを底部に対して上方に延びるように形成してもよい。
【００８１】
また、上記第１〜第３実施形態では、半導体レーザ素子の能動素子領域を構成する半導体素子層からなるリッジ部（段差部）の上部と下部とを金属配線層を介して接続するようにしたが、本発明はこれに限らず、たとえば、半導体レーザ素子の発光領域、受光素子の受光部およびトランジスタ素子のチャネル部などの能動素子領域が段差部の下部に形成された構造において、段差部の下部の能動素子領域と段差部の上部とを金属配線層を介して接続する場合にも、同様の効果を得ることができる。また、半導体レーザ素子の発光領域、受光素子の受光部およびトランジスタ素子のチャネル部などの能動素子領域が段差部の上部に形成された構造において、段差部の上部の能動素子領域と段差部の下部とを金属配線層を介して接続する場合にも、同様の効果を得ることができる。
【図面の簡単な説明】
【００８２】
【図１】本発明の第１実施形態による面発光型半導体レーザ素子の構造を示した斜視図である。
【図２】図１に示した第１実施形態による面発光型半導体レーザ素子の平面図である。
【図３】図２の１００−１００線に沿った断面図である。
【図４】図２の２００−２００線に沿った断面図である。
【図５】図２の３００−３００線に沿った断面図である。
【図６】本発明の第１実施形態による面発光型半導体レーザ素子の２００−２００線に沿った断面の製造プロセスを説明するための断面図である。
【図７】本発明の第１実施形態による面発光型半導体レーザ素子の２００−２００線に沿った断面の製造プロセスを説明するための断面図である。
【図８】本発明の第１実施形態による面発光型半導体レーザ素子の２００−２００線に沿った断面の製造プロセスを説明するための断面図である。
【図９】本発明の第１実施形態による面発光型半導体レーザ素子の２００−２００線に沿った断面の製造プロセスを説明するための断面図である。
【図１０】本発明の第１実施形態による面発光型半導体レーザ素子の２００−２００線に沿った断面の製造プロセスを説明するための断面図である。
【図１１】本発明の第１実施形態による面発光型半導体レーザ素子の２００−２００線に沿った断面の製造プロセスを説明するための断面図である。
【図１２】本発明の第１実施形態による面発光型半導体レーザ素子の１００−１００線に沿った断面の製造プロセスを説明するための断面図である。
【図１３】本発明の第１実施形態による面発光型半導体レーザ素子の２００−２００線に沿った断面の製造プロセスを説明するための断面図である。
【図１４】本発明の第１実施形態による面発光型半導体レーザ素子の１００−１００線に沿った断面の製造プロセスを説明するための断面図である。
【図１５】本発明の第１実施形態による面発光型半導体レーザ素子の２００−２００線に沿った断面の製造プロセスを説明するための断面図である。
【図１６】本発明の第１実施形態による面発光型半導体レーザ素子の１００−１００線に沿った断面の製造プロセスを説明するための断面図である。
【図１７】本発明の第１実施形態による面発光型半導体レーザ素子の１００−１００線に沿った断面の製造プロセスを説明するための断面図である。
【図１８】本発明の第１実施形態による面発光型半導体レーザ素子の２００−２００線に沿った断面の製造プロセスを説明するための断面図である。
【図１９】本発明の第１実施形態による面発光型半導体レーザ素子の１００−１００線に沿った断面の製造プロセスを説明するための断面図である。
【図２０】本発明の第１実施形態による面発光型半導体レーザ素子の３００−３００線に沿った断面の製造プロセスを説明するための断面図である。
【図２１】本発明の第２実施形態による面発光型半導体レーザ素子の構造を示した斜視図である。
【図２２】図２１に示した第２実施形態による面発光型半導体レーザ素子の平面図である。
【図２３】図２２の４００−４００線に沿った断面図である。
【図２４】図２２の５００−５００線に沿った断面図である。
【図２５】本発明の第２実施形態による面発光型半導体レーザ素子の４００−４００線に沿った断面の製造プロセスを説明するための断面図である。
【図２６】本発明の第２実施形態による面発光型半導体レーザ素子の４００−４００線に沿った断面の製造プロセスを説明するための断面図である。
【図２７】本発明の第２実施形態による面発光型半導体レーザ素子の４００−４００線に沿った断面の製造プロセスを説明するための断面図である。
【図２８】本発明の第２実施形態による面発光型半導体レーザ素子の４００−４００線に沿った断面の製造プロセスを説明するための断面図である。
【図２９】本発明の第２実施形態による面発光型半導体レーザ素子の４００−４００線に沿った断面の製造プロセスを説明するための断面図である。
【図３０】本発明の第２実施形態による面発光型半導体レーザ素子の６００−６００線に沿った断面の製造プロセスを説明するための断面図である。
【図３１】本発明の第２実施形態による面発光型半導体レーザ素子の４００−４００線に沿った断面の製造プロセスを説明するための断面図である。
【図３２】本発明の第２実施形態による面発光型半導体レーザ素子の５００−５００線に沿った断面の製造プロセスを説明するための断面図である。
【図３３】本発明の第３実施形態による端面発光型半導体レーザ素子の構造を示した斜視図である。
【図３４】図３３に示した第３実施形態による端面発光型半導体レーザ素子の平面図である。
【図３５】図３４の７００−７００線に沿った断面図である。
【図３６】図３４の８００−８００線に沿った断面図である。
【図３７】図３４の９００−９００線に沿った断面図である。
【図３８】本発明の第３実施形態による端面発光型半導体レーザ素子の８００−８００線に沿った断面の製造プロセスを説明するための断面図である。
【図３９】本発明の第３実施形態による端面発光型半導体レーザ素子の８００−８００線に沿った断面の製造プロセスを説明するための断面図である。
【図４０】本発明の第３実施形態による端面発光型半導体レーザ素子の８００−８００線に沿った断面の製造プロセスを説明するための断面図である。
【図４１】本発明の第３実施形態による端面発光型半導体レーザ素子の８００−８００線に沿った断面の製造プロセスを説明するための断面図である。
【図４２】本発明の第３実施形態による端面発光型半導体レーザ素子の８００−８００線に沿った断面の製造プロセスを説明するための断面図である。
【図４３】本発明の第３実施形態による端面発光型半導体レーザ素子の７００−７００線に沿った断面の製造プロセスを説明するための断面図である。
【図４４】本発明の第３実施形態による端面発光型半導体レーザ素子の８００−８００線に沿った断面の製造プロセスを説明するための断面図である。
【図４５】本発明の第３実施形態による端面発光型半導体レーザ素子の７００−７００線に沿った断面の製造プロセスを説明するための断面図である。
【図４６】本発明の第３実施形態による端面発光型半導体レーザ素子の７００−７００線に沿った断面の製造プロセスを説明するための断面図である。
【図４７】本発明の第３実施形態による端面発光型半導体レーザ素子の８００−８００線に沿った断面の製造プロセスを説明するための断面図である。
【図４８】本発明の第３実施形態による端面発光型半導体レーザ素子の７００−７００線に沿った断面の製造プロセスを説明するための断面図である。
【図４９】本発明の第３実施形態による端面発光型半導体レーザ素子の９００−９００線に沿った断面の製造プロセスを説明するための断面図である。
【符号の説明】
【００８３】
１、５１  ｎ型ＧａＡｓ基板（基板）
６  リッジ部（段差部）
８ａ  電極部（上部導電層）
８ｂ  パッド部（下部導電層）
８ｃ、２８ｃ、５０ｃ  配線部（金属配線層）
８ｄ、２８ｄ、５０ｄ  底部
８ｅ、２８ｅ、５０ｅ  側部
１２、３２、６２  ポジレジスト（第１レジスト膜）
１２ａ、３２ａ、６２ａ  開口部（第１開口部）
１３、３３、６３  ネガレジスト（第２レジスト膜）
１３ａ、６３ａ  開口部（第２開口部）
１３ｂ、３３ｂ、６３ｂ  端部
２６ａ、４６ａ  リッジ部（段差部、第１段差部）
２６ｂ、４６ｂ  ダミーリッジ部（段差部、第２段差部）
２８ａ、５０ａ  電極部（第１上部導電層）
２８ｂ、５０ｂ  パッド電極（第２上部導電層）
【図１】
2005260020.tif 000003
【図２】
2005260020.tif 000004
【図３】
2005260020.tif 000005
【図４】
2005260020.tif 000006
【図５】
2005260020.tif 000007
【図６】
2005260020.tif 000008
【図７】
2005260020.tif 000009
【図８】
2005260020.tif 000010
【図９】
2005260020.tif 000011
【図１０】
2005260020.tif 000012
【図１１】
2005260020.tif 000013
【図１２】
2005260020.tif 000014
【図１３】
2005260020.tif 000015
【図１４】
2005260020.tif 000016
【図１５】
2005260020.tif 000017
【図１６】
2005260020.tif 000018
【図１７】
2005260020.tif 000019
【図１８】
2005260020.tif 000020
【図１９】
2005260020.tif 000021
【図２０】
2005260020.tif 000022
【図２１】
2005260020.tif 000023
【図２２】
2005260020.tif 000024
【図２３】
2005260020.tif 000025
【図２４】
2005260020.tif 000026
【図２５】
2005260020.tif 000027
【図２６】
2005260020.tif 000028
【図２７】
2005260020.tif 000029
【図２８】
2005260020.tif 000030
【図２９】
2005260020.tif 000031
【図３０】
2005260020.tif 000032
【図３１】
2005260020.tif 000033
【図３２】
2005260020.tif 000034
【図３３】
2005260020.tif 000035
【図３４】
2005260020.tif 000036
【図３５】
2005260020.tif 000037
【図３６】
2005260020.tif 000038
【図３７】
2005260020.tif 000039
【図３８】
2005260020.tif 000040
【図３９】
2005260020.tif 000041
【図４０】
2005260020.tif 000042
【図４１】
2005260020.tif 000043
【図４２】
2005260020.tif 000044
【図４３】
2005260020.tif 000045
【図４４】
2005260020.tif 000046
【図４５】
2005260020.tif 000047
【図４６】
2005260020.tif 000048
【図４７】
2005260020.tif 000049
【図４８】
2005260020.tif 000050
【図４９】
2005260020.tif 000051