(57)【要約】【課題】盛上ったベース上にエミッタ領域まで自己整合的に延びるシリサイドを形成することによって、ベース抵抗が低下した盛上ったベースを備えるヘテロ接合バイポーラ・トランジスタの製作方法を提供すること。【解決手段】このシリサイド形成は、盛上った外因性ベースを形成した後で、ＢｉＣＭＯＳプロセス・フローに組み込まれる。本発明は、また、盛上った外因性ベースを備えるバイポーラ・トランジスタとこの盛上った外因性ベース上に位置するシリサイドとを備えるヘテロ接合バイポーラ・トランジスタも提供する。この外因性ベース上のシリサイドは、自己整合的にエミッタまで延びる。このエミッタは、スペーサによってシリサイドから分離される。【選択図】図１１
2005260239.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ基板上に位置する単結晶領域および前記基板内に存在するトレンチ分離領域上に位置する多結晶領域を有するベース領域と、
前記多結晶領域上および前記単結晶領域の一部分上に位置する盛上った外因性ベースと、
前記盛上った外因性ベース上に位置するシリサイド領域と、
前記盛上った外因性ベースおよび前記多結晶領域から分離した前記単結晶領域上に位置するエミッタとを備え、前記盛上った外因性ベース上の前記シリサイド領域が前記エミッタまで延びている、半導体構造。
【請求項２】
前記ベース領域がＳｉ、ＳｉＧｅ、またはそれらの組合せを含む、請求項１に記載の半導体構造。
【請求項３】
前記盛上った外因性ベースがドープ半導体層を含む、請求項１に記載の半導体構造。
【請求項４】
前記ドープ半導体層がポリシコン、Ｓｉ、またはＳｉＧｅを含む、請求項３に記載の半導体構造。
【請求項５】
前記シリサイド領域が耐熱金属を含む、請求項１に記載の半導体構造。
【請求項６】
前記耐熱金属がＴｉ、Ｗ、Ｃｏ、またはＮｉである、請求項５に記載の半導体構造。
【請求項７】
前記エミッタがポリシリコンを含む、請求項１に記載の半導体構造。
【請求項８】
前記エミッタがＴ字状である、請求項１に記載の半導体構造。
【請求項９】
前記シリサイド領域が、前記エミッタの上側部分の下に位置するアンダーカット領域内に位置する、請求項１に記載の半導体構造。
【請求項１０】
バイポーラ・トランジスタの形成方法であって、
トレンチ分離領域およびその内部に位置するコレクタを含むＳｉ基板上にベース領域を形成するステップであって、前記ベース領域が前記Ｓｉ基板上の単結晶領域および前記トレンチ分離領域上の多結晶領域を含むステップと、
前記ベース領域上に酸化膜層を形成するステップと、
前記単結晶領域上に位置する前記酸化膜層上にエミッタ台座領域を形成するステップと、
前記エミッタ台座領域に隣接する盛上った外因性ベースを形成するステップと、
前記盛上った外因性ベース上にシリサイド層を形成するステップと、
前記エミッタ台座領域中にエミッタを形成するステップであって、前記エミッタが前記盛上った外因性ベースと前記シリサイド層から分離しているステップとを含み、前記盛上った外因性ベース上の前記シリサイド層が自己整合して前記エミッタまで延びる、方法。
【請求項１１】
前記ベース層を形成するステップが、４５０℃〜７００℃の温度で実施されるエピタキシャル成長を含む、請求項１０に記載の方法。
【請求項１２】
前記酸化膜層を形成するステップが酸化または堆積を含む、請求項１０に記載の方法。
【請求項１３】
前記エミッタ台座領域を形成する前記ステップが、前記酸化膜層上にポリシリコン層を堆積させるステップと前記酸化膜層上に材料スタックを形成するために前記ポリシリコンおよび窒化膜層をパターン形成するステップとを含む、請求項１０に記載の方法。
【請求項１４】
前記材料スタックの露出側壁上に絶縁スペーサを形成するステップをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記盛上った外因性ベースを形成する前記ステップが、前記ベース層の少なくとも前記多結晶領域上にドープ半導体層を設けるステップを含む、請求項１０に記載の方法。
【請求項１６】
前記シリサイド層を形成する前記ステップが、前記盛上った外因性ベース上に耐熱金属を形成するステップと、前記シリサイド化する温度でのアニール・ステップとを含む、請求項１０に記載の方法。
【請求項１７】
前記アニール・ステップが、４００〜７００℃の温度でのアニールと７００〜９５０℃の温度でのアニールを用いて実施される、請求項１６に記載の方法。
【請求項１８】
前記エミッタを形成する前記ステップが、エミッタ開口を設けるために前記ベースの前記単結晶領域に対して前記エミッタ台座領域の部分を選択的に除去するステップと、少なくとも前記エミッタ開口中にエミッタ・ポリシリコンを形成するステップとを含む、請求項１０に記載の方法。
【請求項１９】
前記盛上った外因性ベースを形成するステップと前記シリサイド層を形成するステップとの間にポリシリコンの化学的機械研磨ステップをさらに含む、請求項１０に記載の方法。
【請求項２０】
前記シリサイド層を形成するステップと前記エミッタを形成するステップとの間に酸化膜の化学的機械研磨ステップをさらに含む、請求項１０に記載の方法。
【請求項２１】
バイポーラ・トランジスタの形成方法であって、
少なくとも盛上った外因性ベース領域およびベース領域の単結晶部分上に位置するエミッタ台座領域を含む構造を準備するステップと、
前記盛上った外因性ベース領域上に犠牲酸化膜層および上面窒化膜層を含むスタックを形成するステップと、
前記単結晶ベース領域を露出させる開口を設けるために少なくとも前記エミッタ台座領域の層を除去するステップと、
前記開口中にエミッタを形成するステップと、
少なくとも前記エミッタの側壁上に分離窒化膜スペーサを形成するステップと、
前記エミッタの下の区域中にアンダーカットを形成するステップと、
共形の耐熱金属を堆積させるステップと、
前記共形の耐熱金属をアニールして、前記盛上った外因性ベース上に自己整合して前記エミッタまで延びる金属シリサイド領域を形成するように前記共形の耐熱金属と下地Ｓｉの間で反応を生じさせるステップとを含む、方法。
【請求項２２】
前記ベース領域がエピタキシャル成長法によって形成される、請求項２１に記載の方法。
【請求項２３】
少なくとも前記エミッタ台座の層を除去する前記ステップが、露出されない前記犠牲酸化膜層まで化学的研磨またはエッチングによって前記窒化膜層に開口を設けるステップと、エッチングによって前記犠牲酸化膜層を除去し、それによって前記ベース領域の前記単結晶部分を露出させるステップとを含む、請求項２１に記載の方法。
【請求項２４】
前記エミッタを形成する前記ステップが、エミッタ・ポリシリコンおよび窒化膜キャップを堆積させるステップと、リソグラフィおよびエッチングによって前記エミッタ・ポリシリコンおよび窒化膜キャップにパターンを形成するステップとを含む、請求項２１に記載の方法。
【請求項２５】
前記盛上った外因性ベースが、前記パターン化されたエミッタ・ポリシリコンおよび前記窒化膜キャップを用いてパターン形成される、請求項２４に記載の方法。
【請求項２６】
前記エミッタがＴ字状であり、前記アンダーカットが前記Ｔ字状エミッタの上側部分の下に形成される、請求項２１に記載の方法。
【請求項２７】
前記アニールの後で未反応共形耐熱金属が除去される、請求項２１に記載の方法。
【請求項２８】
前記金属シリサイド領域が、前記エミッタの上側Ｔ字状部分の下に位置する内側端部を備える、請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラ・トランジスタに関し、より詳細には、一体化したバイポーラ相補型金属酸化膜半導体トランジスタ（ＢｉＣＭＯＳ）回路において盛上ったベース付きのバイポーラ・トランジスタを形成する方法に関する。この方法では盛上ったベース・シリサイドを自己整合的にエミッタ領域まで延ばすことによってベース抵抗を低くする。
【背景技術】
【０００２】
バイポーラ・トランジスタは、互いに極めて接近した２つのｐ−ｎ接合を備える電子デバイスである。典型的なバイポーラ・トランジスタは、３つのデバイス領域、すなわち、エミッタとコレクタとエミッタとコレクタの間に配設されるベースとを備える。理想的には、この２つのｐ−ｎ接合すなわちエミッタ−ベース接合およびコレクタ−ベース接合は、特定の間隔だけ離れて半導体材料の一層中に存在する。隣接する接合のバイアスを変化させることによって一つのｐ−ｎ接合中の電流の流れを変えることを「バイポーラ・トランジスタ・アクション」と呼ぶ。
【０００３】
エミッタおよびコレクタがｎ型にドープされベースがｐ型にドープされる場合、このデバイスは「ｎｐｎ」トランジスタである。その代わりに、反対のドープ構成を使用する場合、このデバイスは「ｐｎｐ」トランジスタである。ｎｐｎトランジスタにベース領域中の少数キャリア、すなわち、電子の移動度が、ｐｎｐトランジスタのベース中の正孔の移動度より高いので、ｎｐｎトランジスタ・デバイスで高周波動作、および高速性能を実現することができる。したがって、ｎｐｎトランジスタは、集積回路構築に使用される大部分のバイポーラ・トランジスタを含む。
【０００４】
バイポーラ・トランジスタの垂直寸法がますます縮小するとともに、深刻なデバイス動作の限界に遭遇してきた。これらの限界を克服するために活発に研究されてきた１つの手法は、ベースに使用されるバンド・ギャップよりも広いバンド・ギャップのエミッタ材料でトランジスタを構築することである。このような構造はヘテロ接合トランジスタと呼ばれる。
【０００５】
ヘテロ接合を備えるヘテロ構造は、多数キャリアおよび少数キャリアのどちらにも使用することができる。多数キャリア・デバイスにおいては、エミッタがシリコン（Ｓｉ）から形成され、ベースがシリコン−ゲルマニウム（ＳｉＧｅ）合金から形成されるヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）が、最近開発された。このＳｉＧｅ合金（しばしば、単にシリコン−ゲルマニウムと表現される）は、シリコンに比べてバンド・ギャップが狭い。
【０００６】
進んだシリコン−ゲルマニウム・バイポーラ／相補形金属酸化膜半導体（ＢｉＣＭＯＳ）技術においては、ヘテロ接合バイポーラ・トランジスタ中にＳｉＧｅベースが使用される。高周波（たとえば、マルチギガヘルツ（multi−ＧＨｚ））状況（regime）においては、近年、ＧａＡｓやＩｎＰなどの従来の複合半導体が、高速の有線および無線通信用の市場で多数を占めている。ＳｉＧｅ  ＢｉＣＭＯＳは、パワー増幅器などのデバイスにおいてＧａＡｓと遜色のない性能が期待されるだけでなく、標準のＣＭＯＳとヘテロ接合バイポーラ・トランジスタとを一体化することによって、かなりのコスト低減も期待できる、その結果いわゆる「システム・オン・チップ」がもたらされる。
【０００７】
最新技術のｎｐｎＨＢＴでは、高い単位電流利得周波数ｆＴに加えて、高い片側電力利得周波数ｆｍａｘも必要である。高性能ＨＢＴを実現するためには、ベース抵抗Ｒｂは重要な因子であり、低下させなければならない。
【０００８】
ＳｉＧｅ／Ｓｉ  ＨＢＴをもたらす高性能ＨＢＴを製作する場合、ベース抵抗を低下させるための従来の方法としては外因性ベース内へのイオン注入によるものがある。しかし、イオン注入はベース領域に損傷をもたらす。このような損傷は、最終的にデバイス性能の劣化につながる。
【０００９】
注入損傷を避けるために、盛上った外因性ベース（Rext）が、従来のＳｉＧｅ外因性ベース層の上に多結晶シリコン（またはＳｉＧｅ）の予備層を堆積させることによって形成される。本質的に、このような盛上った外因性ベースを実現するために使用できる２つの方法がある。第１の方法は選択的エピタキシを使用するものであり、他の方法は化学的機械研磨（ＣＭＰ）を使用するものである。
【００１０】
従来技術のＨＢＴのベース抵抗を若干低下させることができても、盛上った外因性ベースによる抵抗は、依然として、全体のベース抵抗の大きな部分を占める。上述した従来技術に関する欠点に鑑みて、ベース抵抗がさらに低下した盛上った外因性ベースを備えるＨＢＴの形成方法を開発する必要性が依然として存在する。
【特許文献１】米国特許第６，４９２，２３８号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、一体化されたＢｉＣＭＯＳ法における、簡単だが実用的な、高性能ＨＢＴの製作方法を提供することである。
【００１２】
本発明の他の目的は、盛上った外因性ベースを備える従来のＨＢＴに比べてベース抵抗がさらに低下した盛上った外因性ベースを備えるＨＢＴの形成方法を提供することである。
【００１３】
本発明の他の目的は、単位電流利得周波数ｆＴおよび単位電力利得周波数ｆｍａｘが２００ＧＨｚ以上になり得る盛上った外因性ベースを備える高速ＨＢＴの製作方法を提供することである。
【００１４】
本発明の他の目的は、ＢｉＣＭＯＳプロセス・フローでｎｐｎまたはｐｎｐバイポーラ・トランジスタを提供することである。
【００１５】
これらおよび他の目的ならびに利点は、エミッタの形成の前後で盛上った外因性ベースの上にシリサイド領域を形成することによって本発明で実現できる。具体的には、本発明の方法は、盛上った外因性ベース・シリサイドを自己整合的にエミッタ領域まで延ばす手段を提供する。本発明において、ポリシリコン・エミッタはスペーサによって盛上った外因性ベース・シリサイドから離されている。シリサイドは、エミッタに対して自己整合しており、改善した、すなわち、低下した抵抗特性を示す。さらに、シリサイド領域が、凝集がほとんど発生しないかあるいは発生しないように作製される。本明細書で凝集とは、球状、塊状、またはクラスター状にシリサイドを集める作用あるいはプロセスと定義する。
【課題を解決するための手段】
【００１６】
本発明の一態様は、盛上った外因性ベースおよびその上面上に位置するシリサイド領域を備える高性能ＨＢＴを製作する方法を対象とする。
本発明の第１の実施形態では、この方法は、
トレンチ分離領域をその中に含むＳｉ基板上にベース領域を形成するステップであって、前記ベース領域がＳｉ基板上に単結晶領域とトレンチ分離領域上に多結晶領域を備えるステップと、
ベース領域上に酸化膜層を形成するステップと、
単結晶領域の上に位置する酸化膜層上にエミッタ台座領域を形成するステップと、
前記エミッタ台座領域に隣接して盛上った外因性ベースを形成するステップと、
盛上った外因性ベース上にシリサイドを形成するステップと、
前記エミッタ台座領域中にエミッタを形成するステップであって、前記エミッタが盛上った外因性ベースおよびシリサイド層から離れ分離しているステップとを含む。
【００１７】
本発明の第２の実施形態では、外因性ベース・シリサイドをエミッタに対して自己整合的に形成する。より具体的には、エミッタ端部とシリサイド端部の間隔は、エミッタ・コンタクト・ボーダを形成するためのリソグラフィ・ステップによっては決定されない。そうではなくて、外因性ベース・ポリシリコンと分離窒化膜層の間に犠牲酸化膜層または任意の他の同様な材料を追加することによってシリサイドの自己整合が実現される。エミッタ開口をスタック中に形成し、窒化膜スペーサをエミッタ開口の側壁上に形成する。次いで、エミッタ・ポリシリコンを形成し、エミッタ・コンタクト区域をリソグラフィで画定する。酸化膜スタックを剥ぎ取り、外因性ベース領域をリソグラフィで画定する。次いで、分離窒化膜層に対して選択的に犠牲オゾン層を剥ぎ取りスペーサ端部まで延びるギャップまたはアンダーカットを作り出す。金属層を共形的に堆積させてアンダーカットを充填する。次いで、構造をアニールし、アンダーカット内部の区域を含む露出したシリコン表面上にシリサイドを形成する。次いで、標準の処理を用いて金属コンタクトを形成することができる。
【００１８】
本発明の別の態様は、
Ｓｉ基板上に位置する単結晶領域およびこの基板内に存在するトレンチ分離領域上に位置する多結晶領域を備えるベース領域と、
多結晶領域および単結晶領域の一部分上に位置する盛上った外因性ベースと、
盛上った外因性ベース上に位置するシリサイド領域と、
盛上った外因性ベースおよびベース領域の多結晶領域から離れ分離した単結晶領域上に位置するエミッタとを備え、盛上った外因性ベース上の前記シリサイドが自己整合的にエミッタまで延びる、構造に関する。
【００１９】
一実施形態では、エミッタの上側「Ｔ」領域の直下に位置するアンダーカット中にシリサイド領域を形成する。エミッタはスペーサによって盛上った外因性ベース・シリサイドから離される。
【発明を実施するための最良の形態】
【００２０】
本発明は、延びた盛上った外因性ベース・シリサイドが、本発明の方法で形成されるエミッタならびに本発明の方法で形成され、その結果得られる構造に近接して自己整合的に形成されるＢｉＣＭＯＳプロセスで、高性能ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）を製作する方法を提供する。以下に、本発明を、本出願に添付の図面を参照してより詳細に説明する。
【００２１】
本出願の図面は、ＨＢＴデバイス区域を対象としている（一つのＨＢＴデバイス区域を示すが、本発明を複数のＨＢＴデバイス区域に使用することもできる）。判り易くするために、ＣＭＯＳデバイス区域ならびに他の一般的なＢｉＣＭＯＳ構造の他の区域を図面に示さない。ＢｉＣＭＯＳデバイス区域の周辺に位置する他の区域は図示する。本発明が、ゲート後ベース・プロセスまたはゲート前ベース・プロセスに対して等しく優れた効果を有することに留意すべきである。どちらのプロセスを使用することもできるが、ゲート後ベース・プロセスを使用するのが好ましい。このようなプロセスでは、ＣＭＯＳトランジスタのゲートをＨＢＴのベース形成の前に製作する。以下の説明では、ゲート後ベース・プロセスで用いる方式が含まれる。
【００２２】
図１ないし１１は、本発明の第１の実施形態における基本的な諸処理ステップを（断面から見た）絵画図で表したものである。本発明の第１の実施形態では、エミッタ形成の前に、盛上った外因性ベースの露出部分上に自己整合シリサイド領域が形成される。図１２ないし２２に示す本発明の第２の実施形態では、エミッタ形成後に盛上った外因性ベース上にシリサイド領域が形成されるＨＢＴ構造が提供される。第２の実施形態では、Ｔ字状エミッタの上側領域の下に位置するギャップまたはアンダーカット中にシリサイドの一部分が形成される。
【００２３】
図１に、本発明の初期構造を示す。この初期構造は、その内部に形成されたトレンチ分離領域１２を含むＳｉ基板１０を備える。このＳｉ基板は、Ｓｉ、ＳｉＧｅ、またはシリコン・オン・インシュレータ（ＳＯＩ）などのＳｉ含有半導体基板でよい。あるいは、このＳｉ基板１０は、エピＳｉや半導体基板上に形成されたアモルファスＳｉ（ａ：Ｓｉ）などのＳｉ層でもよい。Ｓｉ基板１０は、様々なドープ領域またはウェル領域を含むことができる。Ｓｉ基板１０は、ＨＢＴデバイスを隣接したコレクタ領域に接続するサブコレクタ領域を含むこともできる。
【００２４】
トレンチ分離領域１２は、たとえば、リソグラフィ、エッチング、任意選択のトレンチ・ライナ形成、トレンチ充填、および平坦化などの当業者に周知の技法を用いて作製する。トレンチ充填材料は、高密度酸化膜やテトラエチルオルソシリケート（ＴＥＯＳ）などの誘電材料を含む。
【００２５】
初期構造は、ＨＢＴデバイス区域（図中ＨＢＴデバイス区域を参照番号１００で示す）上に保護材料１４を含むこともできる。この保護材料１４は、コレクタ領域１０４の上に位置する窒化膜層１６と窒化膜層１６上に位置する保護酸化膜層１８と保護酸化膜層１８の上に位置するアモルファス・ポリシリコン層２０とを含む。この窒化膜層１６は、ＣＭＯＳトランジスタの製作の際にＨＢＴデバイス区域１００上に堆積によって形成する。保護材料層１４の他の各層は、ＣＭＯＳトランジスタを形成した後で堆積によって形成し、これらの層、すなわち、酸化膜層１８およびアモルファス・ポリシリコン層２０を、本発明では、ＨＢＴ製作の際にＣＭＯＳデバイスを保護するために使用する。図１の構造がコレクタ領域１０４も含むことに留意されたい。このコレクタ１０４およびサブコレクタ（特に示さず）は、ＣＭＯＳトランジスタの形成前にＳｉ基板１０中に形成する。
【００２６】
次いで、アモルファス・ポリシリコン層２０の上のＨＢＴデバイス区域１００中に開口を有する、パターン付きのフォトレジスト・マスク（図示せず）を設け、この開口を通してエッチングしてアモルファス・ポリシリコン層２０、下地の酸化膜層１８、および下地の窒化膜層１６を除去することによって、ＨＢＴデバイス区域１００を開口する。このパターン付きのフォトレジスト・マスクは堆積またはリソグラフィによって形成し、エッチングは、Ｓｉ基板１０の上側表面上で停止可能な反応性イオン・エッチング（ＲＩＥ）または他の同様な乾式エッチング法を用いて実施する。
【００２７】
ベース層２２をこの開口内部に含まれる全体の構造上に形成する。図２を参照されたい。このベース層２２は、低温（一般的に４５０℃〜７００℃）エピタキシャル成長法によって形成する。ベース層２２は、Ｓｉ、ＳｉＧｅ、またはＳｉおよびＳｉＧｅの組合せを含むことができ、Ｓｉ基板１０の露出部分の上面上では単結晶２２ｍであり、トレンチ分離領域１２の上面上では多結晶２２ｐである。多結晶が単結晶に変化する領域をファセット領域と呼ぶ。本発明のこのステップで形成されるベース層２２は、一般的に、エピタキシャル成長後で約４００〜６０００Åの厚さである。このベース層２２は、分離トレンチ領域１２上よりＳｉ基板１０上の方が厚いことに留意されたい。
【００２８】
次いで、図２に示すように、酸化膜層２４を、単結晶領域２２ｍおよび多結晶領域２２ｐを含むベース層２２の上側水平表面上に形成する。この酸化膜層２４は、酸化法を用いて形成する。あるいは、たとえば、化学気相成長（ＣＶＤ）などの堆積法によって、酸化層２４を形成することもできる。酸化層２４の厚さは、一般的に、形成後で約５〜約５０ｎｍである。
【００２９】
酸化膜層２４を形成した後で、エミッタ台座領域２６を、ベース層２２の単結晶部分２２ｍの上に位置する酸化膜層２４上に形成する。このエミッタ台座領域２６は、絶縁スペーサ３２で保護される側壁を有するポリシリコン２８および窒化膜３０を含む。
【００３０】
エミッタ台座領域２６を以下のように形成する。先ず、図２に示す全体の構造の上側露出面上にポリシリコン層２８を形成する。このポリシリコン層２８は、化学気相成長（ＣＶＤ）やプラズマＣＶＤなどの堆積法によって形成し、その厚さは、約３０〜１００ｎｍである。次いで、化学気相成長（ＣＶＤ）やプラズマＣＶＤなどの従来の堆積法によってポリシリコン層２８上に窒化膜層３０を形成する。次いで、パターン付きフォトレジスト・マスク（図示せず）を窒化膜層上に形成し、窒化膜のこのパターン付きフォトレジスト・マスクによって保護されない部分をポリシリコンに対して選択的にエッチングする。このパターン付きフォトレジスト・マスクを従来の剥ぎ取り法によって除去し、次いで、窒化膜層３０中のパターンを下地のポリシリコン層２８内に転写して図３に示す構造をもたらす。このパターン転写は、ポリシリコンを選択的に除去可能な１つまたは複数のエッチング法を使用して実現させる。
【００３１】
次いで、絶縁スペーサ３２を、絶縁材料の堆積およびエッチングによってポリシリコンおよび窒化膜の材料スタックの露出側壁上に形成する。エミッタ台座領域用のスペーサとして使用できる絶縁材料の例示的な例としては、酸化膜、窒化膜、または酸窒化膜あるいはそれらの全てが含まれるが、ＳｉＮなどの窒化膜が好ましい。
【００３２】
図３に示すようなエミッタ台座領域２６を形成した後で、緩衝化または希釈されたＨＦあるいはＨＦ含有化学物質によって酸化膜層２４を化学的に除去する。次いで、ポリシリコン、Ｓｉ、またはＳｉＧｅ（以後ドープ層３４）などのドープ半導体層３４を全体の構造の上面に形成して、たとえば図４に示す構造をもたらす。このドープ層３４は、最先端の低温エピタキシャル装置で成長させることができ、可変のドープ濃度すなわちＧｅ組成を有する層でよい。このドープ層３４は、その場ドープ堆積法か、あるいは、先ずポリシリコン、Ｓｉ、またはＳｉＧｅ層を堆積させ、次いでイオン注入およびアニールによりドーピングするステップのどちらかによって形成することもできる。本発明の好ましい実施形態ではその場ドープ堆積法を使用する。ドープ層３４の厚さは、一般的に、約２０〜約４００ｎｍである。ドープ層３４のベース層２２の多結晶領域２２ｐの上に位置する部分が本発明の盛上ったベースを形成することに留意されたい。
【００３３】
ドープ層３４を堆積させた後で、このドープ層３４を化学的機械研磨（ＣＭＰ）によって窒化膜層３０の上側表面まで平坦化し、次いで、エミッタ台座領域２６の上側表面の下に平坦化したドープ層を陥凹させる。ＣＭＰは、たとえば、その全体の内容が参照によって本明細書に組み込まれている、アールグレン（Ahlgren）らの米国特許第６，４９２，２３８号に開示されたポリＳｉ  ＣＭＰ法を含むことができる。陥凹したドープ層３４を含む構造を図５に示す。図５に、陥凹したドープ層３４を３４”として表してベース層２２の多結晶領域２２ｐ上での盛上った外因性ベースの形成を示す。盛上った外因性ベース３４”の形成のために本発明で使用する陥凹化ステップは時間制御されたＲＩＥ法を含む。
【００３４】
ベース層２２の多結晶領域２２ｐ上に盛上った外因性ベース３４”を形成した後で、対熱金属層３６を図５に示す構造の露出表面上に堆積させて図６に示す構造をもたらす。この耐熱金属層は、たとえば、ＣＶＤ、プラズマＣＶＤ、スパッタリング、原子層堆積、および化学溶液堆積を含む従来の堆積法によって形成する。この耐熱金属層３６の厚さは、堆積後で約４〜約６０ｎｍである。
【００３５】
本明細書で使用する「耐熱金属」という用語は、腐食または溶融し難いが、高温でシリコンと反応するとシリサイドの形成が可能な材料（すなわち、金属元素または金属合金）を含有する金属のことを指す。本発明で使用することができる耐熱金属の例としては、それだけには限らないが、Ｔｉ、Ｃｏ、Ｗ、Ｔａ、Ｎｉ、およびそれらの合金を含む。本明細書で使用する「合金」という用語は、金属元素の混合物ならびに合金添加剤を含む金属元素のことを指す。特に好ましい耐熱金属は、Ｔｉ、Ｃｏ、およびＮｉであり、Ｃｏが最も好ましい。
【００３６】
次いで、耐熱金属層３６を含む構造をアニールして、それ自体の最も抵抗の低い相である金属シリサイド領域を形成する。Ｎｉなどの元素金属のいくつかでは、耐熱金属層を低抵抗シリサイド層に変えるのに単一のアニール・ステップが必要であるが、Ｔｉなどの他の元素金属では、第１アニール・ステップを使用してＴｉを高抵抗のＴｉシリサイド相に変え、次いで、第１アニールを使用して高抵抗のＴｉシリサイド相をその最も抵抗の低い相に変える。
【００３７】
第１アニール・ステップは、一般的に、約４００℃〜約７００℃で約０．５分〜約３０分間実施する。このアニールは、一般的に、Ｈｅ、Ａｒ、Ｎｅ、Ｘｅ、Ｋｒ、Ｎ２、またはそれらの混合物などの不活性ガス雰囲気中で実施する。本発明では、保持有りまたは保持無しで、単一の昇温レートを使用することができ、あるいは、保持有りまたは保持無しで、複数の昇温レートを使用することもできる。
【００３８】
第１アニールの際に（または、本明細書で述べた任意のアニール・プロセスの際に）耐熱金属が盛上った外因性ベース３４”の下地の部分と相互作用し反応してシリサイドを形成する。相互作用およびその後の反応の際に耐熱金属のほとんどと盛上った外因性ベースのいくらかが消費される。金属シリサイド３８を含む構造を、たとえば、図７に示す。図７に示す金属シリサイド３８は、その最も抵抗が低い相にあってもよく、なくてもよい。
【００３９】
第１アニールの後で、無機酸などの化学的エッチャントを使用して未反応金属があれば除去し、それによって、たとえば、図８に示すような構造をもたらす。本発明のこの処理ステップの際に窒化膜層３０上の耐熱金属３６が除去されることに留意されたい。
【００４０】
次いで、必要なら、第２アニール・ステップを実施して前もって形成した金属シリサイド３８をより抵抗の低いシリサイド４０に変える。第２アニール・ステップを実施した後に形成され、その結果得られる構造を、図９に示す。第２アニールは、一般的に、約７００℃〜約９５０℃の温度で約１０秒〜約５分間実施する。第２アニールは、一般的に、Ｈｅ、Ａｒ、Ｎｅ、Ｘｅ、Ｋｒ、Ｎ２、またはそれらの混合物などの不活性ガス雰囲気中で実施する。本発明では、保持有りまたは保持無しで、単一の昇温レートを使用することができ、あるいは、保持有りまたは保持無しで、複数の昇温レートを使用することもできる。
【００４１】
シリサイド（３８または４０）を盛上った外因性ベース上に形成するシリサイド形成ステップの後で、分離酸化膜層４２を図９に示す構造上に形成して図１０に示す構造をもたらす。この分離酸化膜層４２は、テトラエチルオルソシリケート（ＴＥＯＳ）またはＳｉＯ２からなり、一般的に、当業者に周知の従来の堆積法によって形成する。この分離酸化膜層４２の厚さは、変わってよいが、一般的には、約１００〜約３００ｎｍである。
【００４２】
分離酸化膜層４２を設けた後で、たとえば、その全体の内容が参照により本明細書に組み込まれている、アーグレン（Ahlgren）らの米国特許第６，４９２，２３８号に開示されるような酸化膜の化学的機械研磨（ＣＭＰ）法を実施し、その後で、エミッタ台座領域２６を含む区域内にエミッタ領域４４を形成する。具体的には、このエミッタ領域４４は、分離酸化膜層４２のエミッタ台座領域２６の上にある部分を先ず選択的に除去して形成する。本発明では、パターン付きフォトレジスト・マスクを使用し、分離酸化膜層４２の露出部分をエッチングし、窒化膜層３０上で停止させることによってこれを実施する。初期のエッチング・ステップの後で、パターン付きフォトレジスト・マスクを除去し、次いで、酸化膜またはポリＳｉに比べて窒化膜を特に選択的に除去する化学的エッチャントを使用して露出した窒化膜層３０を除去する。このエッチング・ステップをポリシリコン層３０上で停止させる。次いで、このポリシリコン層３０を、窒化膜に比べてポリシリコンを特に選択的に除去するエッチング・ステップを使用して除去する。このエッチング・ステップを酸化膜層２４上で停止させる。
【００４３】
次いで、最小限のアンダーカットをもたらすかまたはほとんどもたらさない化学的酸化膜除去（ＣＯＲ）法または類似の方法を用いて、この露出した酸化膜層２４をエッチングする。ＣＯＲ法では、ＨＦおよびアンモニアのガス混合物を使用する。ＣＯＲ法で使用されるＨＦのアンモニアに対する比は、一般的に、１：１０〜１０：１であり、２：１が特に好ましい。さらに、本発明で使用するＣＯＲ法は、約２５℃の温度、約１ｍＴｏｒｒ〜約１００ｍＴｏｒｒの圧力で実施する。図示するように、ＣＯＲ法は、絶縁スペーサ３２の下に最小限のアンダーカットをもたらすか、ほとんどもたらさない。任意選択のＨＦ含有の化学洗浄ステップをＣＯＲ法の後に続けてもよい。
【００４４】
ＣＯＲ法および任選択のＨＦ含有の化学洗浄ステップの後で、エミッタ・ポリシリコン４４を堆積させ、パターン形成して、たとえば、図１１に示す構造をもたらす。このエミッタ・ポリシリコンは、その場ドープ堆積法または堆積を使用することによって形成することができ、その後にイオン注入およびアニール・ステップが続く。このエミッタ・ポリシリコン４４が、ベース層２２の単結晶部分２２ｍと接していることに留意されたい。エミッタ・ポリシリコン４４、ベース２２、およびコレクタをドープするステップは、ｎｐｎまたはｐｎｐＨＢＴのどちらかをもたらすように調整することができるが、本明細書ではｎｐｎＨＢＴトランジスタが好ましいことに留意されたい。
【００４５】
たとえば、図１１に示す構造では、盛上った外因性ベース上のシリサイド領域４０が自己整合的にエミッタ４４まで延び、このシリサイド４０は、改善されたすなわち低下した抵抗特性を示すことに留意されたい。さらに、本発明の第１実施形態では、かなりわずかな凝集を生じるかあるいは全く生じないようにシリサイド４０を製造する。
【００４６】
上記で述べたように、図１ないし１１に本発明の第１実施形態に使用する諸処理ステップを示す。本発明の第１実施形態では、エミッタ形成の前にシリサイド領域を形成する。図１１に示すように、シリサイド領域４０の内側端部がエミッタ４４からシリサイド領域４０を分離する絶縁スペーサ３２と接している。上記で図示した第１の実施形態に加えて、本発明では、エミッタ４４に対して自己整合的に形成された盛上った外因性ベース・シリサイド（すなわち、シリサイド領域４０）を備えるＨＢＴ構造を形成する第２の方法も企図されている。本発明の第２実施形態では、シリサイドがエミッタ形成後に形成され、それは、Ｔ字状エミッタの上側部分の下に位置するギャップ中またはアンダーカット中に形成される。第１実施形態におけるように、盛上った外因性ベース・シリサイドが自己整合的にエミッタまで延びる。
【００４７】
本発明の第２実施形態を、図１２ないし２２に示すが、以下、より詳細に説明する。先ず、図１２に示す構造を参照する。図１２に示す構造は、本発明の第１実施形態の図５に示した様々な要素を含む。図５に示した構造を形成するための第１実施形態で説明した様々な処理ステップを、酸化膜層２９をポリシリコン層２８と窒化膜層３０の間に形成することを除き、図１２に示す構造を形成するための第２実施形態で使用することに留意されたい。この酸化膜層２９は、従来の堆積法によって形成する。図１２では、リストアップした参照番号が、図５に示した構造の形成に使用したものと同じである。判り易くするために、多結晶外因性ベースおよびドープ層の盛上った外因性ベースを形成する部分を結合して３４”と表示する。
【００４８】
図１３に犠牲酸化膜層５０を形成後に盛上った外因性ベース３４の露出表面上に形成した後で、形成する構造を示す。この犠牲酸化膜層５０は、堆積、化学的機械研磨、および陥凹化ステップによって形成する。犠牲酸化膜層５０の厚さはその後に形成するシリサイド領域の厚さを決めることに留意されたい。犠牲酸化膜層５０は、オゾンＴＥＯＳまたは他の同様な酸化膜材料からなることができる。
【００４９】
図１３に示すような構造をもたらすように構造上に犠牲酸化膜層５０を形成した後で、窒化膜層５２を堆積させ、この堆積した窒化膜層５２を平坦化して図１４に示すような平面的な構造をもたらす。図１４に示す平面的な構造では、構造の露出した上側表面は、たとえば、窒化膜層３０および５２のような窒化膜からなる。
【００５０】
次いで、化学的機械研磨（ＣＭＰ）またはエッチングにより、酸化膜層２９を研磨ストップまたはエッチ・ストップとして使用して窒化膜層に開口を設ける。本発明の第２実施形態のこのステップを実施した後に形成され、その結果得られる構造を、たとえば、図１５に示す。図１５に示す構造では、上側表面が、こんどは、盛上った外因性ベース３４”の上に位置する窒化膜および酸化膜層２９を含む。
【００５１】
次いで、図１５に露出したこの酸化膜層２９を、エミッタ台座領域２６のポリシリコン層２８の下地層２８と一緒に反応性イオン・エッチングまたは湿式化学エッチングによって除去して図１６に示す構造をもたらす。図１６では、ベース領域２２の単結晶２２ｍの上にあるエミッタ台座領域２６の酸化膜層２４を露出させる。
【００５２】
次いで、図１７に示すように、エミッタ・ポリシリコン４４および窒化膜キャップ４５を堆積させ、リソグラフィおよびエッチングによって構造をパターン形成する。本発明のこのステップでは、エミッタおよび盛上った外因性ベースのどちらもリソグラフィおよびエッチングによってパターン形成する。
【００５３】
図１７に示す構造を準備した後で、犠牲酸化膜層５０上のＴ字状エミッタ４４の上側領域によって保護されない窒化膜および窒化膜キャップ４５を選択的エッチング法を用いて除去する。本発明の第２の実施形態においてこの時点で使用する選択的エッチング法によって図１８に示す構造がもたらされる。図１８に示す構造は、ＣＶＤまたは他の同様な方法によって形成される分離窒化膜スペーサ５６も含む。
【００５４】
本発明の第２の実施形態における次のステップは、構造中にギャップまたはアンダーカット領域５５を形成可能な化学的酸化膜除去（ＣＯＲ）法または同等な湿式エッチング法を含む。本発明のこのステップを実施した後で形成され、その結果得られる構造を、たとえば、図１９に示す。
【００５５】
次いで、耐熱金属、特にＣｏまたはＷの共形的な層をＣＶＤまたは他の同様な方法によって形成する。図２０に、この共形層３６を形成した後で形成される構造を示す。
【００５６】
次いで、図２０に示す構造を、第１実施形態において説明したようなアニール法にかけ、それによって、耐熱金属の共形層３６をシリコンまたはポリシリコンと反応させて盛上った外因性ベース３４”上にシリサイド領域４０を形成可能にする。アニール後に形成される構造を図２１に示す。シリサイドが上記で準備したギャップまたはアンダーカット領域５５内部に形成されることに留意されたい。
【００５７】
選択的な湿式エッチング法を使用して未反応金属を除去して、図２２に示す構造をもたらす。図２２に示す構造は、ＨＢＴのエミッタに対して自己整合的なシリサイド領域４０を含む。シリサイドの内側端部は、エミッタ４４のＴ字状部分の上側の下に位置する。
【００５８】
図１１または図２２のどちらかに示す構造を、さらに、デバイス・コンタクト形成を含むＨＢＴデバイス処理ステップにかけることもできる。本発明のどちらの実施形態においても、得られる構造は、自己整合的にエミッタ４４まで延びる盛上った外因性ベース・シリサイド４０を含む。盛上った外因性ベース上に自己整合したエミッタを備える本発明の構造は、ＨＢＴデバイスのベース抵抗を低下させる。
【００５９】
本発明をその好ましい実施形態を参照して具体的に図示し説明してきたが、当業者なら、本発明の精神および範疇から逸脱することなく形式および細部において上記および他の変更を加え得ることは理解できよう。したがって、本発明は、説明し図示した通りの形式および細部に限定されず、添付の特許請求の範囲に含まれるものとする。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図２】本発明の第１の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図３】本発明の第１の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図４】本発明の第１の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図５】本発明の第１の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図６】本発明の第１の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図７】本発明の第１の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図８】本発明の第１の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図９】本発明の第１の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図１０】本発明の第１の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図１１】本発明の第１の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図１２】本発明の第２の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図１３】本発明の第２の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図１４】本発明の第２の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図１５】本発明の第２の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図１６】本発明の第２の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図１７】本発明の第２の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図１８】本発明の第２の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図１９】本発明の第２の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図２０】本発明の第２の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図２１】本発明の第２の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【図２２】本発明の第２の実施形態の基本的な一処理ステップを図示する（断面から見た）絵画図である。
【符号の説明】
【００６１】
１０  Ｓｉ基板
１２  トレンチ分離領域
１４  保護材料
１６  窒化膜層
１８  保護酸化膜層
２０  アモルファス・ポリシリコン層
２２  ベース層
２２ｍ  単結晶ベース層
２２ｐ  多結晶ベース層
２４  酸化膜層
２６  エミッタ台座領域
２８  ポリシリコン
２９  酸化膜層
３０  窒化膜
３２  絶縁スペーサ
３４  ドープ半導体層（ドープ層）
３４”  盛上った外因性ベース（陥凹したドープ層）
３６  耐熱金属層（共形層）
３８  金属シリサイド
４０  より抵抗の低いシリサイド（領域）
４２  分離酸化膜層
４４  エミッタ領域
４５  窒化膜キャップ
４６  
５０  犠牲酸化膜層
５２  窒化膜層
５２’
５５  ギャップまたはアンダーカット領域
５６  分離窒化膜スペーサ
【図１】
2005260239.tif 000003
【図２】
2005260239.tif 000004
【図３】
2005260239.tif 000005
【図４】
2005260239.tif 000006
【図５】
2005260239.tif 000007
【図６】
2005260239.tif 000008
【図７】
2005260239.tif 000009
【図８】
2005260239.tif 000010
【図９】
2005260239.tif 000011
【図１０】
2005260239.tif 000012
【図１１】
2005260239.tif 000013
【図１２】
2005260239.tif 000014
【図１３】
2005260239.tif 000015
【図１４】
2005260239.tif 000016
【図１５】
2005260239.tif 000017
【図１６】
2005260239.tif 000018
【図１７】
2005260239.tif 000019
【図１８】
2005260239.tif 000020
【図１９】
2005260239.tif 000021
【図２０】
2005260239.tif 000022
【図２１】
2005260239.tif 000023
【図２２】
2005260239.tif 000024