(57)【要約】【課題】  ＰＷＭ変換後であって出力段の前段でレベルシフトすることにより電力の消費を低減した電荷平衡型のＤ級アンプを提供する。【解決手段】  Ｄ級アンプ１は、Ｓｉｎより入力される音声信号から差動信号を出力する差動信号出力部２と、差動信号が出力されるＰ側、Ｎ側の各電荷平衡型Ｄ級アンプ３Ｎ、３Ｐとを有する。Ｄ級アンプ３Ｎは、積分アンプ４Ｎ及びシュミット・トリガ回路５ＮからなるＰＷＭ波形生成回路と、ＰＷＭ信号をレベルシフトするレベルシフト回路６Ｎと、レベルシフトした信号を増幅する出力バッファＢ１と、出力バッファＢ１の出力を積分アンプ４Ｎに負帰還する帰還回路７Ｎとを備える。帰還回路７Ｎは、出力バッファＢ１の出力がＨ，Ｌにより、それぞれ抵抗Ｒ１１，Ｒ１２を選択することで、Ｈ時とＬ時とで帰還量を可変に構成される。【選択図】  図１
2005322957.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じたパルス幅変調信号を出力するパルス幅変調回路と、
前記パルス幅変調回路の出力をレベルシフトするレベルシフト回路と、
前記レベルシフト回路の出力側に接続され前記帰還信号を前記パルス幅変調回路に帰還する帰還回路とを有し、
前記帰還回路は、前記レベルシフト回路からの出力レベルに応じた帰還量を前記パルス幅変調回路に応じた帰還量に変換して前記帰還信号として出力する
ことを特徴とするＤ級アンプ。
【請求項２】
前記帰還回路は、前記レベルシフト後の電源レベルから前記パルス幅変調回路の電源レベルにレベルシフトするよう調整された抵抗値の抵抗を有し、前記レベルシフト後の電源によるノイズをキャンセルするよう前記帰還信号を帰還する
ことを特徴とする請求項１記載のＤ級アンプ。
【請求項３】
前記帰還回路は、前記レベルシフト回路からの出力レベルがハイレベル及びロウレベルのときにそれぞれオンする第１のスイッチ及び第２のスイッチと、前記第１のスイッチ及び第２のスイッチによりそれぞれ選択される第１の帰還抵抗及び第２の帰還抵抗を有する
ことを特徴とする請求項２記載のＤ級アンプ。
【請求項４】
前記帰還回路は、外部からの制御信号により抵抗値を切り替え可能な可変抵抗からなる
ことを特徴とする請求項１記載のＤ級アンプ。
【請求項５】
前記レベルシフト回路の出力を増幅する出力バッファを有し、
前記帰還回路は、前記出力バッファの出力を前記パルス幅変調回路に帰還する
ことを特徴とする請求項１記載のＤ級アンプ。
【請求項６】
前記パルス幅変調回路は、入力信号及び帰還信号を積分する積分回路と、前記積分回路の出力と基準電位とを比較してパルス幅変調信号を出力するシュミット・トリガ回路とを有し、
前記帰還回路は、前記帰還信号を前記積分回路に入力する
ことを特徴とする請求項１記載のＤ級アンプ。
【請求項７】
入力信号を差動信号にして出力する全差動アンプと、
前記全差動アンプの一方の差動信号に応じたパルス幅変調信号を出力する第１のパルス幅変調回路と、
前記第１のパルス幅変調回路の出力をレベルシフトする第１のレベルシフト回路と、
前記第１のレベルシフト回路の出力側に接続され前記第１の帰還信号を前記第１のパルス幅変調回路に帰還する第１の帰還回路と、
前記全差動アンプの他方の差動信号に応じたパルス幅変調信号を出力する第２のパルス幅変調回路と、
前記第２のパルス幅変調回路の出力をレベルシフトする第２のレベルシフト回路と、
前記第２のレベルシフト回路の出力側に接続され前記第２の帰還信号を前記第２のパルス幅変調回路に帰還する第２の帰還回路とを有し、
前記第１及び第２の帰還回路は、それぞれ前記第１及び第２のレベルシフト回路からの出力レベルに応じた帰還量をそれぞれ前記第１及び第２のパルス幅変調回路に応じた帰還量に変換してそれぞれ前記第１及び第２の帰還信号として出力する
ことを特徴とする請求項１記載のＤ級アンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば携帯電話などに搭載されるＤ級アンプに関し、特に消費電力の低減を図ったＤ級アンプに関する。
【背景技術】
【０００２】
一般に、ディジタル・アンプは、オーディオ信号と三角波搬送波とが入力されＰＷＭ（Plus Width Modulation：パルス幅変調）信号を出力するコンパレータと、コンパレータの出力を増幅するＤ級出力段とを有する。
【０００３】
このようなディジタル・アンプにおいては、コンパレータにてオーディオ信号と三角波とを比較し、ＰＷＭ信号を得て、このＰＷＭ信号によりＤ級出力段のスイッチを制御し、Ｄ級出力段の出力から高周波成分を除去する出力ＬＰＦ（Low Pass Filter）により高周波成分を除去してから、スピーカなどの負荷部を駆動する。
【０００４】
しかしながら、このようなディジタル・アンプにおいては、実際には三角波の湾曲、パルス幅ひずみ、電源電圧の変動などに起因する非直線ひずみが発生するため、負帰還をかけて非直線ひずみを改善することが行われる。このような方法としては、例えば、コンパレータの前段に積分回路として積分アンプを設け、出力段の出力を積分アンプに負帰還する方法などがある。積分アンプは、方形波（ＰＷＭ波）の帰還信号に含まれる低周波成分を抽出して増幅するものである。
【０００５】
ところで、このような三角波を入力して動作させるいわゆる他励発振型ＰＷＭ方式に対し、三角波を入力しなくても自動的に発振して積分アンプの出力が三角波になるいわゆる自励発振型ＰＷＭ方式のディジタル・アンプがある（例えば下記特許文献１など）。自励発振型ＰＷＭ方式においては、三角波発振回路を不要とし、例えばコンパレータの代わりに、シュミット・トリガ回路を用いるものである。
【０００６】
図５は、従来の自励発振型Ｄ級アンプを示すブロック図である。図５に示すように、Ｓｉｎより入力される音声信号を差動信号に変換する抵抗Ｒ１０１〜Ｒ１０４及び全差動アンプＡ１０１からなる差動信号出力部１０２と、差動信号が出力されるＰ側、Ｎ側の各電荷平衡型Ｄ級アンプとから差動（Bridge-Tied Load：ＢＴＬ）出力のＤ級アンプ１０１が構成される。
【０００７】
Ｎ側電荷平衡型Ｄ級アンプは、オペアンプＡ１０２及びコンデンサＣ１０１からなる積分アンプ１０３Ｎと、抵抗Ｒ１０７、Ｒ１０９及びコンパレータＣＯＭＰ１０１からなるシュミット・トリガ回路１０４ＮとからなるＰＷＭ波形生成回路と、出力バッファＢ１０１と、出力バッファＢ１０１の出力を積分アンプ１０３Ｎに負帰還する抵抗Ｒ１１１を有する帰還回路とを備える。積分アンプ１０３Ｎ及びシュミット・トリガ回路１０４ＮからなるＰＷＭ波形生成回路は、三角波を入力しなくても自動的に発振して積分アンプ１０３Ｎの出力が三角波になる自励発振型の発振回路となっている。また、シュミット・トリガ回路１０４Ｎは、電源レベルをＶＤＤ１としたとき、入力電圧（積分アンプ１０３Ｎの出力）の「Ｌ」、「Ｈ」を判定する電圧が、その出力が「Ｌ」、「Ｈ」に応じて下記の２つの閾値
ＶＨ＝Ｖｃｏｍ（（Ｒ１０７＋Ｒ１０９）／Ｒ１０９）
ＶＬ＝（Ｖｃｏｍ（Ｒ１０７＋Ｒ１０９）−ＶＤＤ１×Ｒ１０７）／Ｒ１０９
を有するものである。また、Ｐ側電荷平衡型Ｄ級アンプもＮ側と同様に構成され、シュミット・トリガ回路１０４Ｐは、入力電圧（積分アンプ１０３Ｐの出力）の「Ｌ」、「Ｈ」を判定する電圧が、その出力「Ｌ」、「Ｈ」に応じて下記の２つの閾値
ＶＨ＝Ｖｃｏｍ（（Ｒ１０８＋Ｒ１１０）／Ｒ１１０）
ＶＬ＝（Ｖｃｏｍ（Ｒ１０８＋Ｒ１１０）−ＶＤＤ１×Ｒ１０８）／Ｒ１１０
を有するものである。
【０００８】
次に、従来のＤ級アンプの動作について説明する。図６は、Ｄ級アンプ１０１における各ノードの信号波形を示す図であって、図６（ａ）はＳｉｎから入力される音声信号（アナログ信号）、図６（ｂ）は音声信号が無信号のときの出力バッファＢ１０２の出力波形、図６（ｃ）はＳｉｎから図６（ａ）の音声信号が入力された場合のＰ側出力波形、図６（ｄ）はＳｉｎから図６（ａ）の音声信号が入力された場合のＮ側出力波形、図６（ｅ）はＤ級アンプの次段に接続される負荷にかかる振幅を示す図である。また、図７は横軸に時間をとり、縦軸に電圧をとって、積分アンプ１０３Ｐの出力電圧（コンパレータの入力電圧）と、ＯＵＴＰの出力電圧との関係を示す図である。
【０００９】
先ず、Ｓｉｎより音声信号が入力されない（音声信号＝無信号）の場合について説明する。積分アンプ１０３Ｎ、１０３Ｐの非反転入力端子は、それぞれ基準電位Ｖｃｏｍに接続され、コンパレータＣＯＭＰ１０１、１０２の反転入力端子は、それぞれ基準電位に接続されている。Ｐ側、Ｎ側の各電荷平衡型Ｄ級アンプは、同様の動作をするため、以下ではＰ側電荷平衡型Ｄ級アンプの動作について説明する。
【００１０】
音声信号が無信号の場合、積分アンプ１０３Ｐの非反転入力端子の電圧Ｖｓｉｎ＝Ｖｃｏｍである。図７（ａ）に示すように、ＯＵＴＰのＶｏｕｔがＨレベル（電源レベル）であれば（時間Ｔ１）、抵抗Ｒ１１２を通って積分アンプ１０３ＰのコンデンサＣ１０２に電流が流れ込むため積分アンプ１０３Ｐの出力電圧ＶＡは低下していく。この積分アンプ１０３Ｐの出力電圧ＶＡがコンパレータＣＯＭＰ１０２のスレッショルドレベルＶＬ以下になると、ＯＵＴＰのＶｏｕｔがＬレベルとなり、積分アンプ１０３Ｐから電流が流れ出すため、積分アンプ１０３Ｐの出力電圧ＶＡは上がっていく。積分アンプ１０３Ｐの出力電圧ＶＡがコンパレータＣＯＭＰ１０２のスレッショルドレベルＶＨを超えるとコンパレータＣＯＭＰ１０２がＨレベルを出力し、ＯＵＴＰがＨレベルとなる。これを繰り返すことで発振する。このとき、ＯＵＴＰから帰還回路を介して積分アンプ１０３Ｐに流れ込む電荷量と、積分アンプ１０３ＰからＯＵＴＰ側に流れ出す電荷量とが等しくなることから、出力の平均レベルは積分アンプ１０３Ｐの非反転入力レベル（Ｖｃｏｍ）に等しくなる（図６（ｂ））。
【００１１】
次に、Ｓｉｎから音声信号が入力された場合について説明する。図５に示すＳｉｎから入力される音声信号の入力振幅に応じて、差動アンプＡ１０１の出力レベル（Ａｏｐ）は、以下のようになる。
Ａｏｐ＝（Ｖｓｉｎ−Ｖｃｏｍ）×Ｒ１０４／（２×Ｒ１０１）  
【００１２】
Ａｏｐのレベルが積分アンプＡ１０３の非反転レベルＶｃｏｍよりも高いレベルにあるとき、Ａｏｐから積分アンプＡ１０３に電流が流れ込む。このとき、ＯＵＴＰがＨレベルであると、積分アンプ１０３Ｐへ流れ込む電流は、Ａｏｐからの電流と帰還回路からの電流とが加算されるため、図７（ｂ）の時間Ｔ１に示すように、無信号時、すなわち図７（ａ）の時間Ｔ１に比して早くその出力電圧がコンパレータＣＯＭＰ１０２のスレッショルドレベルＶＬに達し、ＯＵＴＰがＬレベルとなる。すなわち、Ｈレベルの時間幅（時間Ｔ１）が短くなる。逆にＯＵＴＰがＬレベルであると積分アンプ１０３Ｐへ流れ込む電流は、帰還回路からの電流からＡｏｐからの電流が減算されるため、無信号時に比してコンパレータＣＯＭＰ２のスレッショルドレベルＬＨに達する時間が長くかかる。すなわち、Ｌレベルの時間幅（時間Ｔ２）が長くなる。
【００１３】
また、ＡｏｐのレベルがＶｃｏｍよりも低いレベルにあるときも同様であり、図７（ｃ）に示すように、Ｈレベルのときは、積分アンプ１０３Ｐへ流れ込む電流が減算されてその時間Ｔ１が長くなり、Ｌレベルのときは積分アンプＡ１０３への電流が加算されその時間Ｔ２が短くなる。以上のようにして、図６（ｃ）、（ｄ）に示すような、Ａｏｐのレベルに応じて出力パルスのＤｕｔｙが変化するＰＷＭ波形を生成することができる。
【００１４】
この出力をフィルタリングすることによって得られる出力波形は以下の通りとなる。
ＯＵＴＰ＝（Ｖｓｉｎ−Ｖｃｏｍ）×Ｒ１０４×Ｒ１１２／（２×Ｒ１０１×Ｒ１０６）＋Ｖｃｏｍ  
【００１５】
即ち、Ｐ側の積分アンプ１０３Ｐから出力バッファＢ１０２までのループは、反転アンプをシリーズに接続した形となっている。Ｎ側の積分アンプ１０３Ｎから出力バッファＢ１０１までのループも同様である。
【００１６】
しかしながら、この図５に示すＤ級アンプ１０１などにおいては、出力バッファＢ１０１、Ｂ１０２におけるスイッチング回路の電源電圧が変動する可能性があり、この電源電圧が変動すると利得が変動し、よって系が安定しない場合がある。これを回避するため、上記特許文献１においては、出力段のスイッチング回路の正電源電圧及び負電源電圧を一定の分圧比で分圧した電圧をそれぞれコンパレータの出力に応じて切り替え、コンパレータの入力端へ入力する電力増幅器（以下、Ｄ級アンプという。）が開示されている。
【００１７】
図８は、特許文献１に記載のＤ級アンプの要部を抜き出して示す図である。図８に示すように、従来のＤ級アンプは、ＰＷＭ変調回路１３３ａと、ＰＷＭ変調回路１３３ａから出力されるＰＷＭ信号を増幅するスイッチング回路１３４とを有し、スイッチング回路１３４により増幅されたＰＷＭ信号がＬＣフィルタ（図示せず）を介してスピーカ（図示せず）に出力される。スイッチング回路１３４は、Ｎ型ＦＥＴ（Field Effect Transistor）１４５と、Ｐ型ＦＥＴ１４６とが直列されて構成される。
【００１８】
ＰＷＭ変調回路１３３ａは、コンデンサ１３６及び演算増幅器１３７からなる積分アンプ１３９と、コンパレータ１４０と、積分アンプ１３９の出力とコンパレータ１４０の非反転入力端子との間に設けられる抵抗１４２と、コンパレータ１４０の出力を反転するインバータ１８６とを有する。また、正側電源電圧ＶＰＸが抵抗１８１を介してコモン端子に接続されるスイッチ１８２を有し、コンパレータ１４０の出力に応じて、スイッチ１８２がＧＮＤ又はコンパレータ１４０の非反転入力端子と抵抗１４２との間のノードＰを選択するよう２つの接点を切り替える。更に、負側電源電圧ＶＭＸが抵抗１８３を介してコモン端子に接続されるスイッチ１８４を有し、コンパレータ１４０の反転出力に応じて、コモン端子がＧＮＤ又は上記ノードＰを選択するよう２つの接点を切り替える。
【００１９】
スイッチ１８２は、コンパレータ１４０の出力が「Ｈ」のとき、コモン端子と上記ノードＰとを接続し、「Ｌ」のときコモン端子とＧＮＤとを接続するよう制御する。また、スイッチ１８４は、コンパレータ１４０の出力が「Ｌ」のとき、コモン端子と上記ノードＰとを接続し、「Ｈ」のとき、コモン端子とＧＮＤとを接続するよう制御する。
【００２０】
このように構成された従来のＤ級アンプは、コンパレータ１４０の入力端Ｐへ入力される積分出力（三角波）の最大値ＶＰ、最小値ＶＭがそれぞれスイッチング回路１３４の電源電圧ＶＰＸ、ＶＭＸに比例した電圧となる。この結果、コンパレータ１４０の入力端側のノードＰからスイッチング回路１３４の出力端Ｑまでの間の利得は電源電圧ＶＰＸ、ＶＭＸに無関係な下記（１）に示す定数となり、電源電圧ＶＰＸ、ＶＭＸに基づく回路利得の変動を防止することができる。
Ｇ＝（ＶＰＸ−ＶＭＸ）／（ＶＰ−ＶＭ）・・・（１）
【特許文献１】特開２００３−１１５７３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
上述したように、図５に示す電荷平衡型のＤ級アンプは、全差動アンプ１０２、積分アンプ１０３Ｎ、１０３Ｐ、シュミット・トリガ回路１０４Ｎ、１０４ＰからなるＰＷＭ変換部と、出力部（出力バッファＢ１０１、Ｂ１０２）とが同一レベルの電源下で構成されることを前提に抵抗フィードバックがかかっている。しかしながら、例えば携帯電話用途など、低消費電力を求められる回路には、消費電力を抑えつつ高い振幅をとるために、出力バッファＢ１０１、Ｂ１０２の電源レベルのみを高くして、その他の信号変換部分については電源レベルを下げるといった使用が考えられる。この際、抵抗フィードバックによる構成では、出力の無信号時平均レベルが積分アンプ１０３Ｎ、１０３Ｐの非反転入力レベルで決まってしまうことから、ＧＮＤ側がクランプしてしまい、振幅が大きくとれないという問題点が生じる。
【００２２】
また、上述の図８に示すＤ級アンプにおいては、入力信号と出力信号とのゲインは、抵抗１３２と抵抗１８７との比で決めることが可能であるが、無信号時の出力は、積分アンプ１３９の非反転入力レベルと同一になるため、ＰＷＭ変調回路１３３ａの電源レベルをＶＤＤ１、スイッチング回路１３４の電源レベルをＶＤＤ２としたとき、スイッチング回路１３４の出力は、ＶＤＤ２／２を中心に電源レベル一杯まで振幅させることができず、十分に高い振幅を得ることができないという問題点がある。
【００２３】
本発明は、このような問題点を解決するためになされたものであり、ＰＷＭ変換後であって出力段の前段でレベルシフトすることができ、これにより電力の消費を低減した電荷平衡型のＤ級アンプを提供することを目的とする。
【課題を解決するための手段】
【００２４】
本発明に係るＤ級アンプは、入力信号に応じたパルス幅変調信号を出力するパルス幅変調回路と、前記パルス幅変調回路の出力をレベルシフトするレベルシフト回路と、前記レベルシフト回路の出力側に接続され前記帰還信号を前記パルス幅変調回路に帰還する帰還回路とを有し、前記帰還回路は、前記レベルシフト回路からの出力レベルに応じた帰還量を前記パルス幅変調回路に応じた帰還量に変換して前記帰還信号として出力することを特徴とする。
【００２５】
本発明においては、例えば低消費電力化のために電源レベルが低いパルス幅変調回路の出力をレベルシフトして出力する場合であっても、レベルシフト回路の出力を帰還する帰還信号は、帰還回路によりパルス幅変調回路の電源レベルに応じた帰還量に変換して帰還することができ、ＰＷＭ変換回路と後段の出力段との電源レベルを個別に設定することができる。
【００２６】
また、前記帰還回路は、前記レベルシフト後の電源レベルから前記パルス幅変調回路の電源レベルにレベルシフトするよう調整された抵抗値の抵抗を有し、前記レベルシフト後の電源によるノイズをキャンセルするよう前記帰還信号を帰還することができ、レベルシフト後の電源レベルに応じて抵抗値を調整することにより電流帰還量を個別に設定、調整することができると共に、レベルシフト後の電源レベルより帰還することでレベルシフト後の電源によるノイズをキャンセルすることができる。
【００２７】
更に、前記帰還回路は、前記レベルシフト回路からの出力レベルがハイレベル及びロウレベルのときにそれぞれオンする第１のスイッチ及び第２のスイッチと、前記第１のスイッチ及び第２のスイッチによりそれぞれ選択される第１の帰還抵抗及び第２の帰還抵抗を有することができ、抵抗及びスイッチから帰還量を変換する変換回路としての帰還回路を構成することができる。
【００２８】
更にまた、前記帰還回路は、外部からの制御信号により抵抗値を切り替え可能な可変抵抗からなるものとしてもよく、可変抵抗とすることにより、所望のゲインを設定することができる。
【００２９】
また、前記レベルシフト回路の出力を増幅する出力バッファを有し、前記帰還回路は、前記出力バッファの出力を前記パルス幅変調回路に帰還することができ、出力バッファの出力を帰還することで更に安定した動作を実現することができる。
【００３０】
更に、前記パルス幅変調回路は、入力信号及び帰還信号を積分する積分回路と、前記積分回路の出力と基準電位とを比較してパルス幅変調信号を出力するシュミット・トリガ回路とを有し、前記帰還回路は、前記帰還信号を前記積分回路に入力するようにしてもよく、これにより、自励式のＤ級アンプに適用することができる。
【００３１】
また、入力信号を差動信号にして出力する全差動アンプと、前記全差動アンプの一方の差動信号に応じたパルス幅変調信号を出力する第１のパルス幅変調回路と、前記第１のパルス幅変調回路の出力をレベルシフトする第１のレベルシフト回路と、前記第１のレベルシフト回路の出力側に接続され前記第１の帰還信号を前記第１のパルス幅変調回路に帰還する第１の帰還回路と、前記全差動アンプの他方の差動信号に応じたパルス幅変調信号を出力する第２のパルス幅変調回路と、前記第２のパルス幅変調回路の出力をレベルシフトする第２のレベルシフト回路と、前記第２のレベルシフト回路の出力側に接続され前記第２の帰還信号を前記第２のパルス幅変調回路に帰還する第２の帰還回路とを有し、前記第１及び第２の帰還回路は、それぞれ前記第１及び第２のレベルシフト回路からの出力レベルに応じた帰還量をそれぞれ前記第１及び第２のパルス幅変調回路に応じた帰還量に変換してそれぞれ前記第１及び第２の帰還信号として出力することができ、差動出力のＤ級アンプに適用することができ、これにより出力を略２倍にすることができる。
【発明の効果】
【００３２】
本発明に係るＤ級アンプによれば、パルス幅変調回路の後段のレベルシフト後の出力に応じた帰還量をパルス幅変調回路に応じた帰還量に変換して帰還するため、ＰＷＭ変換後であって出力段の前段でレベルシフトすることができ、これにより電力の消費を低減することができる。同時にレベルシフト後の出力から帰還しているため、電源ノイズによる影響をキャンセルすることができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、例えば携帯電話の液晶パネルなどのフラットパネルスピーカなど、低消費電力を求められる機器などにおいて好適に使用することができるＤ級アンプに適用したものである。
【００３４】
図１は、本発明の実施の形態にかかるＤ級アンプを示すブロック図である。図１に示すように、本実施の形態におけるＤ級アンプ１は、抵抗Ｒ１〜Ｒ４及び全差動アンプＡ１からなる差動信号出力部２と、差動信号が出力されるＰ側、Ｎ側の各電荷平衡型Ｄ級アンプ３Ｎ、３Ｐとを有する。差動信号出力部２は、Ｓｉｎより入力される音声信号を差動信号に変換する。
【００３５】
Ｎ側電荷平衡型Ｄ級アンプ３Ｎは、演算増幅器Ａ２及びコンデンサＣ１からなる積分アンプ４Ｎ、並びに、抵抗Ｒ７、Ｒ９及びコンパレータＣＯＭＰ１からなるシュミット・トリガ回路５ＮとからなるＰＷＭ波形生成回路と、シュミット・トリガ回路５Ｎの出力をレベルシフトするレベルシフト（Ｌ／Ｓ）回路６Ｎと、レベルシフト回路６Ｎの出力を増幅する出力バッファＢ１と、出力バッファＢ１の出力を積分アンプ４Ｎに負帰還する電荷平衡型フィードバックループ（帰還回路）７Ｎとを備える。ここで、本実施の形態においては、ＰＷＭ波形生成回路の電源レベルをＶＤＤ１、レベルシフト後の電源レベルをＶＤＤ２とする。
【００３６】
Ｐ側電荷平衡型Ｄ級アンプ３Ｐも、Ｎ側電荷平衡型Ｄ級アンプ３Ｎと同様に構成され、演算増幅器Ａ３及びコンデンサＣ２からなる積分アンプ４Ｐ、並びに、抵抗Ｒ８、Ｒ１０及びコンパレータＣＯＭＰ２からなるシュミット・トリガ回路５ＰとからなるＰＷＭ波形生成回路と、シュミット・トリガ回路５Ｐの出力をレベルシフトするレベルシフト（Ｌ／Ｓ）回路６Ｐと、レベルシフト回路６Ｎの出力を増幅する出力バッファＢ２と、出力バッファＢ２の出力を積分アンプ４Ｐに負帰還する電荷平衡型フィードバックループ７Ｐとを備える。
【００３７】
Ｎ側電荷平衡型Ｄ級アンプ３Ｎにおいて、積分アンプ４Ｎは、差動信号の一方及び帰還回路７Ｎからの帰還信号が演算増幅器Ａ２の反転入力端子に入力されると共に、これによりコンデンサＣ１に電荷が蓄積され、その出力が三角波となる。全差動アンプＡ１の非反転入力端子は、例えばＶｃｏｍなどの固定電位に接続される。
【００３８】
シュミット・トリガ回路５Ｎは、積分アンプ４Ｎの出力が抵抗Ｒ７を介して非反転入力端子に入力され、反転入力端子は例えばＶｃｏｍなどの固定電位に接続される。このシュミット・トリガ回路５Ｎは、入力電圧（積分アンプ４Ｎの出力）の「Ｌ」、「Ｈ」を判定する電圧が、出力が「Ｌ」、「Ｈ」に応じて下記の２つの閾値
ＶＨ＝Ｖｃｏｍ（（Ｒ７＋Ｒ９）／Ｒ９）
ＶＬ＝（Ｖｃｏｍ（Ｒ７＋Ｒ９）−ＶＤＤ１×Ｒ７）／Ｒ９
を有するものである。また、Ｐ側電荷平衡型Ｄ級アンプもＮ側と同様に構成され、シュミット・トリガ回路５Ｐは、下記の２つの閾値
ＶＨ＝Ｖｃｏｍ（（Ｒ８＋Ｒ１０）／Ｒ１０）
ＶＬ＝（Ｖｃｏｍ（Ｒ８＋Ｒ１０）−ＶＤＤ１×Ｒ８）／Ｒ１０
を有する。これら積分アンプ４Ｎ及びシュミット・トリガ回路５ＮからなるＰＷＭ波形生成回路は、三角波を入力しなくても自動的に発振して積分アンプ４Ｎの出力が三角波になる自励発振型の発振回路となっている。
【００３９】
レベルシフト回路６Ｎは、シュミット・トリガ回路５Ｎの出力を出力バッファＢ１の電源レベルに変換するものである。上述したように、例えば携帯電話などに使用されて消費電力に限りがある機器などに搭載する場合には、できるだけ消費電力が小さい方が好ましく、出力バッファＢ１より前段のＰＷＭ波形生成回路などにおいては電源レベルを下げて構成することで低消費電力を達成することができる。このため、ＰＷＭ波形生成回路の出力をレベルシフト回路６Ｎにてレベルシフトし、出力段にて高い振幅を得るために電源レベルを上げる必要がある。ここで、例えば積分アンプ４Ｎ、４Ｐ、シュミット・トリガ回路５Ｎ、５Ｐを構成する演算増幅器Ａ２、Ａ３、コンパレータＣＯＭＰ１、ＣＯＭＰ２などの電源レベルＶＤＤ１は例えば３Ｖであり、出力バッファＢ１、Ｂ２の電源レベルＶＤＤ２は例えば１５Ｖである。
【００４０】
しかしながら、このように、レベルシフトした信号を従来のように抵抗フィードバックとすると、出力の無信号時平均レベルが積分アンプの非反転入力レベルで決定されてしまうため、ＧＮＤ側がクランプしてしまい振幅を大きくとることができない。振幅を大きくとるには、出力の無信号時平均レベルを、出力バッファＢ１、Ｂ２の電源レベルＶＤＤ２に合わせて変化させる必要がある。すなわち、出力の無信号時平均レベルをＶＤＤ２／２とする必要がある。そこで、本実施の形態においては、この帰還回路７Ｎ、７Ｐを、出力バッファＢ１、Ｂ２の出力レベルに応じて帰還量を可変とする構成とすることで、出力をＶＤＤ２／２を中心に振れるようにし、これにより、電源レベル一杯まで振幅させることを可能とするものである。
【００４１】
すなわち、Ｎ側電荷平衡型Ｄ級アンプ３Ｎにおいて、帰還回路７Ｎは、ＶＤＤ２により電流帰還量が大きくならないよう、ＶＤＤ２に応じてＲ１１を調整することで、電流帰還量を設定することができ、このため、帰還回路７Ｎは、出力バッファＢ１の出力を反転するインバータ８Ｎと、インバータ出力によりオン・オフする、例えばＭＯＳ（Metal Oxide Semiconductor）トランジスタなどからなるスイッチＳＷ１と、スイッチＳＷ１を介して電源ＶＤＤに接続された抵抗Ｒ１１と、インバータ出力によりオン・オフするスイッチＳＷ２と、一端がスイッチＳＷ２を介してＧＮＤに接続され、他端が上記抵抗Ｒ１１と接続された抵抗Ｒ１２とを有し、抵抗Ｒ１１と抵抗Ｒ１２の間のノードと前記積分アンプ４Ｎとが接続され、インバータ出力がロウ「Ｌ」レベル又はハイ「Ｈ」レベルであるとき抵抗Ｒ１１又はＲ１２を帰還抵抗として選択するよう構成される。
【００４２】
この帰還回路７Ｎは、出力バッファＢ１の出力が「Ｈ」レベルのとき、スイッチＳＷ１がオンして抵抗Ｒ１１が電源電位ＶＤＤと接続され、出力バッファＢ１の出力が「Ｌ」レベルのとき、スイッチＳＷ２がオンして抵抗Ｒ１２がＧＮＤと接続される。Ｐ側電荷平衡型Ｄ級アンプ３Ｐにおける帰還回路７Ｐも全く同様に構成され、出力バッファＢ２の出力が「Ｈ」レベルのとき、スイッチＳＷ３がオンして抵抗Ｒ１３が電源電位ＶＤＤと接続され、出力バッファＢ２の出力が「Ｌ」レベルのとき、スイッチＳＷ４がオンして抵抗Ｒ１４がＧＮＤと接続される。
【００４３】
ここで、帰還回路７Ｎにおいて、電源電位ＶＤＤ、固定電位Ｖｃｏｍ、抵抗Ｒ１１、Ｒ１２の大きさ（Ｒ１１，Ｒ１２とする）は、下記（２）に示す関係を有する。すなわち、
（ＶＤＤ２−Ｖｃｏｍ）／Ｒ１１＝（Ｖｃｏｍ−（ＧＮＤ））／Ｒ１２・・・（２）
【００４４】
同じく、帰還回路７Ｐにおいて、電源電位ＶＤＤ、固定電位Ｖｃｏｍ、抵抗Ｒ１３、Ｒ１４の大きさ（Ｒ１３，Ｒ１４とする）は、下記（３）に示す関係を有する。すなわち、
（ＶＤＤ２−Ｖｃｏｍ）／Ｒ１３＝（Ｖｃｏｍ−（ＧＮＤ））／Ｒ１４・・・（３）
【００４５】
すなわち、帰還回路７Ｎ、７Ｐは、出力バッファＢ１、Ｂ２における「Ｈ」又は「Ｌ」レベルにより異なる抵抗値のＲ１１、Ｒ１３又はＲ１２、Ｒ１４を選択することにより、帰還量を切り替え、出力レベルによらない同一の大きさの電流を帰還することができ、ＰＷＭ信号出力のレベルシフトを可能にする。
【００４６】
次に、本実施の形態におけるＤ級アンプの動作について説明する。図２（ａ）は、入力信号が無信号の場合における積分アンプ４Ｎ、４Ｐの出力電位Ｖｉｎｔｎ、Ｖｉｎｔｐを示し、図２（ｂ）は、そのときＯＵＴＮ、ＯＵＴＰから出力される出力波形を示す図である。また、図３は、入力電圧信号Ｖｓｉｎ＞Ｖｃｏｍの場合であって、図３（ａ）乃至図３（ｄ）は、それぞれＶｉｎｔｐ、ＯＵＴＰ、Ｖｉｎｔｎ、ＯＵＴＮにおける出力波形を示す。また、図４は、入力電圧信号Ｖｓｉｎ＜Ｖｃｏｍの場合であって、図４（ａ）乃至図４（ｄ）は、それぞれＶｉｎｔｐ、ＯＵＴＰ、Ｖｉｎｔｎ、ＯＵＴＮにおける出力波形を示す。
【００４７】
Ｖｓｉｎ入力がＶｃｏｍと等しいとき、差動信号出力部２からの入力が０となるため、Ｖｉｎｔｎ及びＶｉｎｔｐに流れ込む電流は、それぞれ
（ＶＤＤ２−Ｖｃｏｍ）／Ｒ１１
（ＶＤＤ２−Ｖｃｏｍ）／Ｒ１３
となる。一方、Ｖｉｎｔｎ、Ｖｉｎｔｐから流れ出す電流は、それぞれ
（Ｖｃｏｍ−（ＧＮＤ））／Ｒ１２
（Ｖｃｏｍ−（ＧＮＤ））／Ｒ１４
【００４８】
これら流れ込む電流と、流れ出す電流は、上記式（２）、（３）から等しい（以下、この電流量をＩｆｂとする。）ため、図２（ａ）に示すように、Ｖｉｎｔｎ、Ｖｉｎｔｐは、上りと下りの傾きが等しい三角波となる。この三角波は、シュミット・トリガ回路５Ｎ、５Ｐにおいて、上述した２つの閾値により、図２（ｂ）に示す方形波とされる。また、Ｓｉｎが無信号の場合、Ｖｉｎｔｐ＝Ｖｉｎｔｎとなり、ＯＵＴＰ＝ＯＵＴＮとなり、Ｎ側電荷平衡型Ｄ級アンプ３Ｎ、Ｐ側電荷平衡型Ｄ級アンプ３Ｐの出力波形はいずれも図２（ｂ）に示す波形となる。
【００４９】
次に、Ｖｓｉｎに信号が入力された場合について説明する。Ｖｓｉｎ＞Ｖｃｏｍの場合、Ｖｉｎｔｐに差動信号出力部２から流れ込む電荷をＩｉｎとすると、出力ＯＵＴＰがＨレベルのときは、コンデンサＣ２に流れ込む電流はＩｆｂ＋Ｉｉｎとなり、Ｉｉｎ＜０であるため、無信号時よりもＶｉｎｔｐの電圧上昇の傾きが小さくなり（図３（ａ））、したがってＨの時間が長くなる（図３（ｂ））。逆に出力ＯＵＴＰがＬレベルのときは、コンデンサＣ２に流れ込む電流は−Ｉｆｂ＋Ｉｉｎとなり、Ｖｉｎｔｐの電圧下降の傾きが大きくなり（図３（ａ））、したがってＬの時間が短くなる（図３（ｂ））。Ｖｉｎｔｎでは、この逆となり、出力ＯＵＴＮがＨレベルのとき、ＶｉｎｔｎではＨの時間が短くなり（図３（ｃ）、図３（ｄ））、出力ＯＵＴＮがＬレベルのとき、Ｌの時間が長くなる（図３（ｃ）、図３（ｄ））。
【００５０】
また、Ｖｓｉｎ＜Ｖｃｏｍの場合、出力ＯＵＴＰがＨレベルのときは、コンデンサＣ２に流れ込む電流はＩｆｂ＋Ｉｉｎとなり、Ｉｉｎ＞０であるため、無信号時よりもＶｉｎｔｐの電圧上昇の傾きが大きくなり（図４（ａ））、したがってＨの時間が短くなる（図４（ｂ））。逆に出力ＯＵＴＰがＬレベルのときは、コンデンサＣ２に流れ込む電流は−Ｉｆｂ＋Ｉｉｎとなり、Ｖｉｎｔｐの電圧下降の傾きが小さくなり（図４（ａ））、したがってＬの時間が長くなる（図４（ｂ））。また、上述と同様、Ｖｉｎｔｎでは、この逆となり、出力ＯＵＴＮがＨレベルのとき、ＶｉｎｔｎではＨの時間が長くなり（図４（ｃ）、図４（ｄ））、出力ＯＵＴＮがＬレベルのとき、Ｌの時間が短くなる（図４（ｃ）、図４（ｄ））。
【００５１】
本実施の形態においては、シュミット・トリガ回路５Ｎ、５Ｐの出力をレベルシフト回路６Ｎ、６Ｐにて出力段（出力バッファＢ１、Ｂ２）の電源レベルに変換し、ＯＵＴＮ、ＯＵＴＰから出力するが、ＯＵＴＮ、ＯＵＴＰからの帰還パスにそれぞれインバータ８Ｎ、８Ｐを挿入し、このインバータ８Ｎ、８Ｐの出力により、電源側、ＧＮＤ側のスイッチＳＷ１〜ＳＷ４を交互にオン・オフし、抵抗Ｒ１１若しくはＲ１２、又は抵抗Ｒ１３若しくはＲ１４を選択し、選択した抵抗に応じた電流を積分アンプ４Ｎ、４Ｐに帰還させることにより、電源側、ＧＮＤ側のそれぞれ帰還電荷量を変化させ、等価的に出力の無信号時平均レベルを変化させることができる。
【００５２】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。例えば、上述の実施の形態においては、帰還回路７Ｎ、７Ｐは、所定の抵抗値を有する２つの帰還抵抗から構成するものとして説明したが、帰還回路７Ｎ、７Ｐにおける帰還抵抗を可変抵抗から構成してもよい。この場合、例えば抵抗値が異なる複数の抵抗を並列接続し、外部からの制御信号により抵抗を切替接続することにより、外部制御信号により抵抗値を切り替え、所望の抵抗値になるよう構成するなどすればよい。
【００５３】
ここで、下記式（４）に示すように、帰還回路７Ｎ、７Ｐの抵抗値の平均と、抵抗５又は抵抗６との比がこの系のゲインＧとなる。すなわち、抵抗値を可変に設定できるように構成すれば、系のゲインを可変とすることができる。
ゲインＧ＝２×Ｒ６／（Ｒ１１＋Ｒ１２）・・・（４）
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態におけるＤ級アンプを示すブロック図である。
【図２】（ａ）は、入力信号Ｓｉｎが無信号の場合における電圧制御電流源の出力と容量素子Ｃ２との間のノード電位Ｖｉｎｔｐ、（ｂ）は、そのときＯＵＴＰから出力される出力波形を示す図である。
【図３】入力電圧信号Ｖｓｉｎ＞Ｖｃｏｍの場合であって、（ａ）乃至（ｄ）は、それぞれＶｉｎｔｐ、ＯＵＴＰ、Ｖｉｎｔｎ、ＯＵＴＮにおける出力波形を示す。
【図４】入力電圧信号Ｖｓｉｎ＜Ｖｃｏｍの場合であって、図３（ａ）乃至図３（ｄ）は、それぞれＶｉｎｔｐ、ＯＵＴＰ、Ｖｉｎｔｎ、ＯＵＴＮにおける出力波形を示す。
【図５】従来の自励発振型Ｄ級アンプを示すブロック図である。
【図６】Ｄ級アンプ１０１における各ノードにおける信号波形を示す図であって、（ａ）はＳｉｎから入力される音声信号、（ｂ）は音声信号が無信号のときの出力バッファＢ２の出力波形、（ｃ）はＳｉｎから（ａ）の音声信号が入力された場合のＰ側出力波形、（ｄ）はＳｉｎから（ａ）の音声信号が入力された場合のＮ側出力波形、（ｅ）はＤ級アンプの次段に接続される負荷にかかる振幅を示す図である。
【図７】横軸に時間をとり、縦軸に電圧をとって、積分アンプの出力電圧（コンパレータの入力電圧）と、ＯＵＴＰの出力電圧との関係を示す図である。
【図８】特許文献１に記載の従来のＤ級アンプを示すブロック図である。
【符号の説明】
【００５５】
１  Ｄ級アンプ  ２  差動信号出力部  ３Ｎ、３Ｐ  電荷平衡型Ｄ級アンプ  ４Ｎ、４Ｐ  積分アンプ  ５Ｎ、５Ｐ  シュミット・トリガ回路  ６Ｎ、６Ｐ  レベルシフト回路  ７Ｎ、７Ｐ  帰還回路  Ａ１  全差動アンプ  Ａ２、Ａ３  演算増幅器  Ｂ１、Ｂ２  出力バッファ
【図１】
2005322957.tif 000003
【図２】
2005322957.tif 000004
【図３】
2005322957.tif 000005
【図４】
2005322957.tif 000006
【図５】
2005322957.tif 000007
【図６】
2005322957.tif 000008
【図７】
2005322957.tif 000009
【図８】
2005322957.tif 000010