(57)【要約】【課題】スイッチを使用しなくても低電力モード及び高電力モードを有し、低電力モードで電力消耗が減少して、バッテリ式装置の動作時間を延長させる、複数電力モード用電力増幅器を提供する。【解決手段】電力増幅器は、多数のインピーダンスマッチング部（１３０、１４０、１５０、１６０）と、インピーダンス変換器（１７０）と、電力ステージ（１２０）とを含み、低電力モードにおいて電力ステージ１２０はオフになり、信号は、第１インピーダンスマッチング部１３０からインピーダンス変換器１７０を通過して第４インピーダンスマッチング部１６０へ伝達される。【選択図】        図５
2005244862.tif 000002
【特許請求の範囲】
【請求項１】
第１ノードと第２ノード間に連結され、第１増幅ステージからなる第１回路ブランチと、
前記第２ノードと第３ノード間に連結され、第１インピーダンスマッチング部と第２増幅ステージが直列で連結されてなる第２回路ブランチと、
前記第２ノードと前記第３ノード間に連結され、インピーダンス変換部からなる第３回路ブランチとを含み、
前記回路の第１動作モード中、前記第２増幅ステージはオフ状態にあり、オン状態でより少ない電力を消費し、前記第１増幅ステージから出力される信号は実質的に前記第３回路ブランチを通過し、
前記回路の第２動作モード中、前記第２増幅ステージはオン状態にあり、前記第１増幅ステージから出力される信号は実質的に前記第２回路ブランチを通過することを特徴とする集積回路。
【請求項２】
前記第１増幅ステージのゲインは、可変することを特徴とする請求項１に記載の集積回路。
【請求項３】
前記第１増幅ステージのゲインは、固定されていることを特徴とする請求項１に記載の集積回路。
【請求項４】
前記第１増幅ステージは、プレディストータ（predistorter）回路を含むことを特徴とする請求項１に記載の集積回路。
【請求項５】
前記第１増幅ステージは、前記第２増幅ステージのゲイン特性の非直線性を補償するためのゲイン特性を含むことを特徴とする請求項１に記載の集積回路。
【請求項６】
前記第１増幅ステージ及び前記第２増幅ステージを通過した後、前記回路のゲイン特性は、前記第２増幅ステージのゲイン特性よりも直線的であることを特徴とする請求項１に記載の集積回路。
【請求項７】
前記第１回路ブランチ、前記第２回路ブランチ及び前記第３回路ブランチは、単一半導体基板上に形成されることを特徴とする請求項１に記載の集積回路。
【請求項８】
前記集積回路は、前記第２増幅ステージに連結された電圧制御回路をさらに含み、前記電圧制御回路は、モード制御電圧に応じて前記第２増幅ステージに信号を供給して前記第２増幅ステージをオン状態又はオフ状態に設定することを特徴とする請求項１に記載の集積回路。
【請求項９】
前記集積回路は、前記第１増幅ステージ及び前記第２増幅ステージに連結された電圧制御回路をさらに含み、
前記電圧制御回路は、モード制御電圧に応じて第１増幅ステージに第１信号を供給して第１増幅ステージのバイアスを調整し、前記第１動作モード中、前記第１増幅ステージのバイアスは前記第２動作モード中の前記第１増幅ステージのバイアスに比べて減少し、
前記電圧制御回路は、前記モード制御電圧に応じて前記第２増幅ステージに第２信号を供給して前記第２増幅ステージをオン状態又はオフ状態に設定することを特徴とする請求項１に記載の集積回路。
【請求項１０】
前記集積回路は、前記第１増幅ステージ及び前記第２増幅ステージに連結された電圧制御回路をさらに含み、
前記電圧制御回路は、モード制御電圧に応じて前記第１増幅ステージに第１信号を供給して前記第１増幅ステージのバイアス電流を調整し、前記第１動作モード中、前記第１増幅ステージのバイアス電流は前記第２動作モード中の前記第１増幅ステージのバイアス電流に比べて減少し、
前記電圧制御回路は、前記モード制御電圧に応じて前記第２増幅ステージに第２信号を供給して前記第２増幅ステージをオン状態又はオフ状態に設定することを特徴とする請求項１に記載の集積回路。
【請求項１１】
第１ノードと第２ノード間に連結され、第１増幅ステージと第２増幅ステージが直列で連結されてなる第１回路ブランチと、
前記第２ノードと第３ノード間に連結され、第１インピーダンスマッチング部と第３増幅ステージが直列で連結されてなる第２回路ブランチと、
前記第２ノードと前記第３ノード間に連結され、インピーダンス変換部からなる第３回路ブランチとを含み、
前記回路の第１動作モード中、前記第３増幅ステージはオフ状態にあり、オン状態でより少ない電力を消費し、前記第１増幅ステージから出力される信号は前記第２増幅ステージ及び前記第３回路ブランチを通過し、
前記回路の第２動作モード中、前記第３増幅ステージはオン状態にあり、前記第１増幅ステージから出力される信号は前記第２増幅ステージ及び前記第２回路ブランチを通過することを特徴とする集積回路。
【請求項１２】
前記第１増幅ステージのゲインは、可変することを特徴とする請求項１１に記載の集積回路。
【請求項１３】
前記第１増幅ステージのゲインは、固定されていることを特徴とする請求項１１に記載の集積回路。
【請求項１４】
前記第１増幅ステージは、プレディストータ（predistorter）回路を含むことを特徴とする請求項１１に記載の集積回路。
【請求項１５】
前記第１増幅ステージは、前記第２増幅ステージ及び前記第３増幅ステージのゲイン特性の非直線性を補償するためのゲイン特性を含むことを特徴とする請求項１１に記載の集積回路。
【請求項１６】
前記第１増幅ステージ、前記第２増幅ステージ及び前記３増幅ステージをそれぞれ通過した後、前記回路のゲイン特性は前記第３増幅ステージのゲイン特性よりも直線的であることを特徴とする請求項１１に記載の集積回路。
【請求項１７】
前記第１回路ブランチ、前記第２回路ブランチ及び前記第３回路ブランチは、単一半導体基板上に形成されることを特徴とする請求項１１に記載の集積回路。
【請求項１８】
前記集積回路は、前記第３増幅ステージに連結された電圧制御回路をさらに含み、前記電圧制御回路は、モード制御電圧に応じて前記第３増幅ステージに信号を供給して前記第３増幅ステージをオン状態又はオフ状態に設定することを特徴とする請求項１１に記載の集積回路。
【請求項１９】
前記集積回路は、前記第１増幅ステージ、前記第２増幅ステージ及び前記第３増幅ステージに連結された電圧制御回路をさらに含み、
前記電圧制御回路は、モード制御電圧に応じて前記第１増幅ステージ又は前記第２増幅ステージに第１信号を供給して前記第１増幅ステージ又は前記第２増幅ステージのバイアスを調整し、前記第１動作モード中、前記第１増幅ステージ又は前記第２増幅ステージのバイアスは前記第２動作モード中の前記第１増幅ステージ又は前記第２増幅ステージのバイアスに比べて減少し、
前記電圧制御回路は、前記モード制御電圧に応じて前記第３増幅ステージに第２信号を供給して前記第３増幅ステージをオン状態又はオフ状態に設定することを特徴とする請求項１１に記載の集積回路。
【請求項２０】
前記集積回路は、前記第１増幅ステージ、前記第２増幅ステージ及び前記第３増幅ステージのそれぞれに連結された電圧制御回路をさらに含み、
前記電圧制御回路は、モード制御電圧に応じて前記第１増幅ステージ又は前記第２増幅ステージに第１信号を供給して前記第１増幅ステージ又は前記第２増幅ステージのバイアス電流を調整し、前記第１動作モード中、前記第１増幅ステージ又は前記第２増幅ステージのバイアス電流は前記第２動作モード中の前記第１増幅ステージ又は前記第２増幅ステージのバイアス電流に比べて減少し、
前記電圧制御回路は、前記モード制御電圧に応じて前記第３増幅ステージに第２信号を供給して前記第３増幅ステージをオン状態又はオフ状態に設定することを特徴とする請求項１１に記載の集積回路。
【請求項２１】
入力ノードと第１ノード間に連結された第１トランジスタと、
前記第１ノードと第２ノード間に連結された第１回路ブロックと、
前記第２ノードと第３ノード間に連結された第２回路ブロックと、
前記第３ノードと第４ノード間に連結された第２トランジスタと、
前記第４ノードと第５ノード間に連結された第３回路ブロックと、
前記第２ノードと前記第５ノード間に連結された第４回路ブロックとを含み、
第１動作モードにおいて、前記入力ノードに供給された信号は前記第１トランジスタ、前記第１回路ブロック及び前記第４回路ブロックを通過し、
第２動作モードにおいて、前記入力ノードに供給された信号は前記第１トランジスタ、前記第１回路ブロック、前記第２回路ブロック、前記第２トランジスタ及び前記第３回路ブロックを通過することを特徴とする集積回路。
【請求項２２】
前記第４回路ブロックは、
前記第２ノードと第６ノード間に連結されたインダクタンス装置と、
前記第６ノードと前記第５ノード間に連結されたキャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項２３】
前記第４回路ブロックは、
前記第２ノードと第６ノード間に連結されたキャパシタと、
前記第６ノードと前記第５ノード間に連結されたインダクタンス装置とを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項２４】
前記第４回路ブロックは、
前記第２ノードと第６ノード間に連結された第１キャパシタと、
前記第６ノードと前記第５ノード間に連結されたインダクタンス装置と、
前記第６ノードと基準電圧レベル間に連結された第２キャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項２５】
前記第４回路ブロックは、
前記第２ノードと第６ノード間に連結されたインダクタンス装置と、
前記第６ノードと前記第５ノード間に連結された第１キャパシタと、
前記第６ノードと基準電圧レベル間に連結された第２キャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項２６】
前記第４回路ブロックは、
前記第２ノードと前記第５ノード間に連結されたインダクタンス装置と、
前記第２ノードと前記第５ノード間に連結されたキャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項２７】
前記第４回路ブロックは、
前記第２ノードと前記第５ノード間に連結されたインダクタンス装置と、
前記第２ノードと基準電圧レベル間に連結された第１キャパシタと、
前記第５ノードと前記基準電圧レベル間に連結された第２キャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項２８】
前記第４回路ブロックは、
前記第２ノードと前記第５ノード間に連結されたインダクタンス装置を含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項２９】
前記第３回路ブロックは、
前記第４ノードと前記第５ノード間に連結されたインダクタンス装置と、
前記第４ノードと基準電圧レベル間に連結されたキャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項３０】
前記第３回路ブロックは、
前記第４ノードと基準電圧レベル間に連結された第１キャパシタと、
前記第４ノードと前記基準電圧レベル間に連結された第１インダクタンス装置と、
前記第４ノードと前記第５ノード間に連結された第２インダクタンス装置とを含み、
前記第１インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含み、前記第２インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項３１】
前記第３回路ブロックは、
前記第４ノードと基準電圧レベル間に連結された第１インダクタンス装置と、
前記第４ノードと前記基準電圧レベル間に連結された第１キャパシタと、
前記第４ノードと前記第５ノード間に連結された第２インダクタンス装置と、
前記第５ノードと前記基準電圧レベル間に連結された第２キャパシタ装置とを含み、
前記第１インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含み、前記第２インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項３２】
前記第３回路ブロックは、
前記第４ノードと基準電圧レベル間に連結された第１インダクタンス装置と、
前記第４ノードと前記第５ノード間に連結された第２インダクタンス装置と、
前記第５ノードと前記基準電圧レベル間に連結された第１キャパシタとを含み、
前記第１インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含み、前記第２インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項３３】
前記第３回路ブロックは、
前記第４ノードと基準電圧レベル間に連結された第１キャパシタと、
前記第４ノードと前記第５ノード間に連結された第１インダクタンス装置と、
前記第５ノードと前記基準電圧レベル間に連結された第２インダクタンス装置とを含み、
前記第１インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含み、前記第２インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項３４】
前記第１回路ブロックは、前記第１ノードと前記第２ノード間に連結された第１キャパシタを含み、
前記第２回路ブロックは前記第２ノードと前記第３ノード間に連結された第２キャパシタを含むことを特徴とする請求項２１に記載の集積回路。
【請求項３５】
前記第１回路ブロックは、前記第１ノードと前記第２ノード間に連結された受動素子を含んでいなく、前記第２回路ブロックは前記第２ノードと前記第３ノード間に連結された第２キャパシタを含むことを特徴とする請求項２１に記載の集積回路。
【請求項３６】
前記第１回路ブロックは、前記第１ノードと基準電圧レベル間に直列で連結されたインダクタンス装置及び第３キャパシタをさらに含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項３４に記載の集積回路。
【請求項３７】
前記インダクタンス装置は、供給電圧レベルにさらに連結されることを特徴とする請求項３６に記載の集積回路。
【請求項３８】
前記第２回路ブロックは、前記第２ノードと基準電圧レベル間に連結されたインダクタンス装置をさらに含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項３４に記載の集積回路。
【請求項３９】
前記第２回路ブロックは、前記第２ノードと基準電圧レベル間に連結されたインダクタンス装置をさらに含むことを特徴とする請求項３６に記載の集積回路。
【請求項４０】
前記第２回路ブロックは、前記第３ノードと基準電圧レベル間に連結されたインダクタンス装置をさらに含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項３４に記載の集積回路。
【請求項４１】
前記第２回路ブロックは、前記第２ノードと基準電圧レベル間に連結された第３キャパシタをさらに含むことを特徴とする請求項３４に記載の集積回路。
【請求項４２】
前記第１回路ブロックは、前記第１ノードと基準電圧レベル間に連結されたインダクタンス装置を含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項４３】
前記第２回路ブロックは、
前記第２ノードと第６ノード間に連結された第１キャパシタと、
前記第６ノードと基準電圧レベル間に連結されたインダクタンス装置と、
前記第６ノードと前記第３ノード間に連結された第２キャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項４４】
前記集積回路は、前記第２トランジスタに連結された電圧制御回路をさらに含み、前記電圧制御回路は、モード制御電圧に応じて前記第２トランジスタに制御信号を供給して前記第２トランジスタをオン状態又はオフ状態に設定することを特徴とする請求項２１に記載の集積回路。
【請求項４５】
前記電圧制御回路は、前記第２トランジスタと基準電圧レベル間に連結された第３トランジスタを含み、前記第３トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項４４に記載の集積回路。
【請求項４６】
前記電圧制御回路は、前記第２トランジスタと基準電圧レベル間に連結された第３トランジスタと、供給電圧ラインと基準電圧レベル間に連結された第４トランジスタを含み、前記第３トランジスタの電極は前記供給電圧ライン側への前記第４トランジスタの連結点に連結され、前記第４トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項４４に記載の集積回路。
【請求項４７】
前記電圧制御回路は、前記第２トランジスタと基準電圧レベル間に連結された第３トランジスタと、前記第３トランジスタの電極と供給電圧ライン間に連結された第４トランジスタとを含み、前記第３トランジスタの電極は前記第４トランジスタに連結され、前記大４トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項４４に記載の集積回路。
【請求項４８】
前記集積回路は、前記第１トランジスタに連結された電圧制御回路をさらに含み、前記電圧制御回路は前記モード制御電圧に応じて前記第１トランジスタに信号を供給して前記第１トランジスタのバイアスを調整し、第１動作モード中、前記第１トランジスタのバイアスは前記第２動作モード中の第１トランジスタのバイアスに比べて減少することを特徴とする請求項２１に記載の集積回路。
【請求項４９】
前記電圧制御回路は、抵抗を介して前記第１トランジスタに連結され且つ抵抗を介して基準電圧レベルに連結される第３トランジスタを含み、前記第３トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項４８に記載の集積回路。
【請求項５０】
前記電圧制御回路は、前記第１トランジスタに連結され且つ抵抗を介して基準電圧レベルに連結される第３トランジスタを含み、前記第３トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項４８に記載の集積回路。
【請求項５１】
前記電圧制御回路は、抵抗を介して前記第１トランジスタに連結され且つ基準電圧レベルに連結される第３トランジスタを含み、前記第３トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項４８に記載の集積回路。
【請求項５２】
前記電圧制御回路は、
第３トランジスタと、
抵抗と、
前記抵抗と直列で連結される一つ以上のレベル移動ダイオードとを含み、
前記抵抗及び前記一つ以上のレベル移動ダイオードは前記第１トランジスタに直列で連結され、
前記第３トランジスタは前記抵抗及び前記一つ以上のレベル移動ダイオードに連結され且つ基準電圧レベルに連結され、
前記第３トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項４８に記載の集積回路。
【請求項５３】
前記第１トランジスタ又は前記第２トランジスタは、バイポーラ接合トランジスタ、ヘテロ接合バイポーラトランジスタ、電界効果トランジスタ、相補形金属酸化膜半導体トランジスタ、金属酸化膜半導体トランジスタ、ｐ形金属酸化膜半導体トランジスタ、ｎ形金属酸化膜半導体トランジスタ、高電子移動度トランジスタ、又は金属半導体電界効果トランジスタであることを特徴とする請求項２１に記載の集積回路。
【請求項５４】
入力ノードと第１ノード間に連結された第１トランジスタと、
前記第１ノードと第２ノード間に連結されたマッチング回路ブロックと、
前記第２ノードと第３ノード間に連結された第２トランジスタと、
前記第３ノードと第４ノード間に連結された第１回路ブロックと、
前記第４ノードと第５ノード間に連結された第２回路ブロックと、
前記第５ノードと第６ノード間に連結された第３トランジスタと、
前記第６ノードと第７ノード間に連結された第３回路ブロックと、
前記第４ノードと前記第７ノード間に連結された第４回路ブロックとを含んでなり、
第１動作モードにおいて、前記入力ノードに供給された信号は前記第１トランジスタ、前記マッチング回路ブロック、前記第２トランジスタ、前記第１回路ブロック及び前記第４回路ブロックを通過し、
第２動作モードにおいて、前記入力ノードに供給された信号は前記第１トランジスタ、前記マッチング回路ブロック、前記第２トランジスタ、前記第１回路ブロック、前記第２回路ブロック、前記第３トランジスタ及び前記第３回路ブロックを通過することを特徴とする集積回路。
【請求項５５】
前記第４回路ブロックは、
前記第４ノードと第８ノード間に連結されたインダクタンス装置と、
前記第８ノードと前記第７ノード間に連結されたキャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項５４に記載の集積回路。
【請求項５６】
前記第４回路ブロックは、
前記第４ノードと第８ノード間に連結されたキャパシタと、
前記第８ノードと前記第７ノード間に連結されたインダクタンス装置とを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項５４に記載の集積回路。
【請求項５７】
前記第４回路ブロックは、
前記第４ノードと第８ノード間に連結された第１キャパシタと、
前記第８ノードと前記第７ノード間に連結されたインダクタンス装置と、
前記第８ノードと基準電圧レベル間に連結された第２キャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項５４に記載の集積回路。
【請求項５８】
前記第４回路ブロックは、
前記第４ノードと第８ノード間に連結されたインダクタンス装置と、
前記第８ノードと前記第７ノード間に連結された第１キャパシタと、
前記第８ノードと基準電圧レベル間に連結された第２キャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項２１に記載の集積回路。
【請求項５９】
前記第４回路ブロックは、
前記第４ノードと前記第７ノード間に連結されたインダクタンス装置と、
前記第４ノードと前記第７ノード間に連結されたキャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項５４に記載の集積回路。
【請求項６０】
前記第４回路ブロックは、
前記第４ノードと前記第７ノード間に連結されたインダクタンス装置と、
前記第４ノードと基準電圧レベル間に連結された第１キャパシタと、
前記第７ノードと前記基準電圧レベル間に連結された第２キャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項５４に記載の集積回路。
【請求項６１】
前記第４回路ブロックは、
前記第２ノードと前記第５ノード間に連結されたインダクタンス装置を含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項５４に記載の集積回路。
【請求項６２】
前記第３回路ブロックは、
前記第６ノードと前記第７ノード間に連結されたインダクタンス装置と、
前記第６ノードと基準電圧レベル間に連結されたキャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項５４に記載の集積回路。
【請求項６３】
前記第３回路ブロックは、
前記第６ノードと基準電圧レベル間に連結された第１キャパシタと、
前記第６ノードと前記基準電圧レベル間に連結された第１インダクタンス装置と、
前記第６ノードと前記第７ノード間に連結された第２インダクタンス装置とを含み、
前記第１インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含み、
前記第２インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項５４に記載の集積回路。
【請求項６４】
前記第３回路ブロックは、
前記第６ノードと基準電圧レベル間に連結された第１インダクタンス装置と、
前記第６ノードと前記基準電圧レベル間に連結された第１キャパシタと、
前記第６ノードと前記第７ノード間に連結された第２インダクタンス装置と、
前記第７ノードと前記基準電圧レベル間に連結された第２キャパシタとを含み、
前記第１インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含み、
前記第２インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項５４に記載の集積回路。
【請求項６５】
前記第３回路ブロックは、
前記第６ノードと前記基準電圧レベル間に連結された第１インダクタンス装置と、
前記第６ノードと前記第７ノード間に連結された第２インダクタンス装置と、
前記第７ノードと前記基準電圧レベル間に連結された第１キャパシタとを含み、
前記第１インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含み、
前記第２インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項５４に記載の集積回路。
【請求項６６】
前記第３回路ブロックは、
前記第６ノードと基準電圧レベル間に連結された第１キャパシタと、
前記第６ノードと前記第７ノード間に連結された第１インダクタンス装置と、
前記第７ノードと前記基準電圧レベル間に連結された第２インダクタンス装置とを含み、
前記第１インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含み、
前記第２インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項５４に記載の集積回路。
【請求項６７】
前記第１回路ブロックは、前記第３ノードと前記第４ノード間に連結された第１キャパシタを含み、
前記第２回路ブロックは、前記第４ノードと前記第５ノード間に連結された第２キャパシタを含むことを特徴とする請求項５４に記載の集積回路。
【請求項６８】
前記第１回路ブロックは、前記第３ノードと前記第４ノード間に連結された受動素子を含んでいなく、前記第２回路ブロックは、前記第４ノードと前記第５ノード間に連結された第２キャパシタを含むことを特徴とする請求項５４に記載の集積回路。
【請求項６９】
前記第１回路ブロックは、前記第３ノードと基準電圧レベル間に直列で連結されたインダクタンス装置及び第３キャパシタをさらに含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項６７に記載の集積回路。
【請求項７０】
前記インダクタンス装置は、供給電圧レベルにさらに連結されることを特徴とする請求項６９に記載の集積回路。
【請求項７１】
前記第２回路ブロックは、前記第４ノードと基準電圧レベル間に連結されたインダクタンス装置をさらに含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項６７に記載の集積回路。
【請求項７２】
前記第２回路ブロックは、前記第４ノードと前記基準電圧レベル間に連結されたインダクタンス装置をさらに含むことを特徴とする請求項６９に記載の集積回路。
【請求項７３】
前記第２回路ブロックは、前記第５ノードと基準電圧レベル間に連結されたインダクタンス装置をさらに含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項６７に記載の集積回路。
【請求項７４】
前記第２回路ブロックは、前記第４ノードと前記基準電圧レベル間に連結された第３キャパシタをさらに含むことを特徴とする請求項６７に記載の集積回路。
【請求項７５】
前記第１回路ブロックは、前記第３ノードと基準電圧レベル間に連結されたインダクタンス装置を含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項５４に記載の集積回路。
【請求項７６】
前記第２回路ブロックは、
前記第４ノードと第８ノード間に連結された第１キャパシタと、
前記第８ノードと基準電圧レベル間に連結されたインダクタンス装置と、
前記第８ノードと前記第５ノード間に連結された第２キャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項５４に記載の集積回路。
【請求項７７】
前記集積回路は、前記第３トランジスタに連結された電圧制御回路をさらに含み、前記電圧制御回路は、モード制御電圧に応じて前記第３トランジスタに制御信号を供給して前記第３トランジスタをオン状態又はオフ状態に設定することを特徴とする請求項５４に記載の集積回路。
【請求項７８】
前記電圧制御回路は、前記第３トランジスタと基準電圧レベル間に連結された第４トランジスタを含み、前記第４トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項７７に記載の集積回路。
【請求項７９】
前記電圧制御回路は、
前記第３トランジスタと基準電圧レベル間に連結された第４トランジスタと、
供給電圧ラインと基準電圧レベル間に連結された第５トランジスタとを含み、
前記第４トランジスタの電極は前記第５トランジスタと前記供給電圧ラインを連結する地点に連結され、
前記第５トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項７７に記載の集積回路。
【請求項８０】
前記電圧制御回路は、
前記第３トランジスタと基準電圧レベル間に連結された第４トランジスタと、
供給電圧ラインと前記第４トランジスタの電極間に連結された第５トランジスタとを含み、
前記第５トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項７７に記載の集積回路。
【請求項８１】
前記集積回路は、前記第１トランジスタ又は前記第２トランジスタに連結された電圧制御回路をさらに含み、
前記電圧制御回路は、ノード制御電圧に応じて前記第１トランジスタ又は前記第２トランジスタに信号を供給して前記第１トランジスタまたは前記第２トランジスタを調整し、前記第１動作モード中、前記第１トランジスタ又は前記第２トランジスタのバイアスは前記第２動作モード中の前記第１トランジスタ又は前記第２トランジスタのバイアスに比べて減少することを特徴とする請求項５４に記載の集積回路。
【請求項８２】
前記電圧制御回路は、抵抗を介して前記第１トランジスタ又は前記第２トランジスタに連結され且つ抵抗を介して基準電圧レベルに連結された第４トランジスタを含み、前記第４トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項８１に記載の集積回路。
【請求項８３】
前記電圧制御回路は、前記第１トランジスタ又は前記第２トランジスタに連結され且つ抵抗を介して基準電圧レベルに連結された第４トランジスタを含み、前記第４トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項８１に記載の集積回路。
【請求項８４】
前記電圧制御回路は、抵抗を介して前記第１トランジスタ又は前記第２トランジスタに連結され且つ基準電圧レベルに連結された第４トランジスタを含み、前記第４トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項８１に記載の集積回路。
【請求項８５】
前記電圧制御回路は、
第４トランジスタと、
抵抗と、
前記抵抗に直列で連結された一つ以上のレベル移動ダイオードとを含み、
前記抵抗及び前記一つ以上のレベル移動ダイオードは前記第１トランジスタ又は前記第２トランジスタに直列で連結され、
前記第４は前記抵抗及び前記一つ以上のレベル移動ダイオードに連結され且つ基準電圧レベルに連結され、
前記第４トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項８１に記載の集積回路。
【請求項８６】
前記第１トランジスタ、前記第２トランジスタ又は前記第３トランジスタは、バイポーラ接合トランジスタ、ヘテロ接合バイポーラトランジスタ、電界効果トランジスタ、相補形金属酸化膜半導体トランジスタ、金属酸化膜半導体トランジスタ、ｐ形金属酸化膜半導体トランジスタ、ｎ形金属酸化膜半導体トランジスタ、高電子移動度トランジスタ、又は金属半導体電界効果トランジスタであることを特徴とする請求項５４に記載の集積回路。
【請求項８７】
集積回路において、
第１ノードと第２ノード間に連結され、Ｎ（０以上の整数）個の直列増幅ステージからなる第１回路ブランチと、
前記第２ノードと第３ノード間に連結され、Ｍ（１以上の整数）個の直列増幅ステージからなる第２回路ブランチと、
前記第２ノードと前記第３ノード間に連結され、インピーダンス変換部からなる第３回路ブランチとを含んでなり、
前記回路の第１動作モード中、前記第２ブランチのＭ個の増幅ステージのなかで少なくとも一つの増幅ステージはオフ状態であって、オン状態でより少ない電力を消耗し、前記第１ブランチのＮ個の増幅ステージから出力された信号は前記第３回路ブランチを通過し、
前記回路の第２動作モード中、前記第２回路ブランチのＭ個の増幅ステージはオン状態であり、前記第１ブランチのＮ個の増幅ステージから出力された信号は前記第２回路ブランチを通過することを特徴とする集積回路。
【請求項８８】
前記第１ブランチのＮ個の増幅ステージのなかで少なくとも一つの増幅ステージのゲインは、可変であることを特徴とする請求項８７に記載の集積回路。
【請求項８９】
前記第１ブランチのＮ個の増幅ステージのなかで少なくとも一つの増幅ステージのゲインは、固定されていることを特徴とする請求項８７に記載の集積回路。
【請求項９０】
前記第１ブランチのＮ個の増幅ステージのなかで少なくとも一つの増幅ステージは、プレディストータ（predistorter）回路を含むことを特徴とする請求項８７に記載の集積回路。
【請求項９１】
前記第１ブランチのＮ個の増幅ステージのなかで少なくとも一つの増幅ステージは、前記第２ブランチのＭ個の増幅ステージのなかで少なくとも一つの増幅ステージのゲイン特性において非直線性を補償するためのゲイン特性を含むことを特徴とする請求項８７に記載の集積回路。
【請求項９２】
前記第１ブランチ及び前記第２ブランチを通過した後、前記回路のゲイン特性は前記第２ブランチのゲイン特性よりも直線的であることを特徴とする請求項８７に記載の集積回路。
【請求項９３】
前記第１回路ブランチ、前記第２回路ブランチ及び前記第３回路ブランチは、単一半導体基板上に形成されることを特徴とする請求項８７に記載の集積回路。
【請求項９４】
前記集積回路は、前記第２ブランチのＭ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに連結された電圧制御回路をさらに含み、前記電圧制御回路は、モード制御電圧に応じて前記第２ブランチのＭ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに制御信号を供給して前記第２ブランチのＭ個の増幅ステージのなかで前記少なくとも一つの増幅ステージをオン状態又はオフ状態に設定することを特徴とする請求項８７に記載の集積回路。
【請求項９５】
前記集積回路は、前記第１ブランチのＮ個の増幅ステージのなかで少なくとも一つの増幅ステージ及び前記第２ブランチのＭ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに連結された電圧制御回路をさらに含み、
前記電圧制御回路は、モード制御電圧に応じて第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに第１信号を供給して第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージのバイアスを調整し、前記第１動作モード中、前記第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージのバイアスは前記第２動作モード中の前記第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージのバイアスに比べて減少し、
前記電圧制御回路は、前記モード制御電圧に応じて前記第２ブランチのＭ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに第２信号を供給して前記第２ブランチのＭ個の増幅ステージのなかで前記少なくとも一つの増幅ステージをオン状態又はオフ状態に設定することを特徴とする請求項８７に記載の集積回路。
【請求項９６】
前記集積回路は、前記第１ブランチのＮ個の増幅ステージのなかで少なくとも一つの増幅ステージ及び前記第２ブランチのＭ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに連結された電圧制御回路をさらに含み、
前記電圧制御回路は、モード制御電圧に応じて第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに第１信号を供給して第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージのバイアス電流を調整し、前記第１動作モード中、前記第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージのバイアス電流は前記第２動作モード中の前記第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージのバイアス電流に比べて減少し、
前記電圧制御回路は、前記モード制御電圧に応じて前記第２ブランチのＭ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに第２信号を供給して前記第２ブランチのＭ個の増幅ステージのなかで前記少なくとも一つの増幅ステージをオン状態又はオフ状態に設定することを特徴とする請求項８７に記載の集積回路。
【請求項９７】
前記電圧制御回路は、前記第２ブランチのＭ個の増幅ステージのなかで前記少なくとも一つの増幅ステージと基準電圧レベル間に連結されたトランジスタを含み、前記トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項９４に記載の集積回路。
【請求項９８】
前記電圧制御回路は、前記第２ブランチのＭ個の増幅ステージの前記少なくとも一つの増幅ステージと基準電圧レベル間に連結された第１トランジスタと、供給電圧ラインと基準電圧レベル間に連結された第２トランジスタとを含み、前記第１トランジスタの電極は前記供給電圧ラインへの前記第２トランジスタの連結点に連結され、前記第２トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項９４に記載の集積回路。
【請求項９９】
前記電圧制御回路は、前記第２ブランチのＭ個の増幅ステージのなかで前記少なくとも一つの増幅ステージと基準電圧レベル間に連結された第１トランジスタと、供給電圧ラインと前記第１トランジスタ間に連結された第２トランジスタとを含み、前記第１トランジスタの電極は前記第２トランジスタに連結され、前記第２トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項９４に記載の集積回路。
【請求項１００】
前記集積回路は、前記第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに連結された電圧制御回路をさらに含み、前記電圧制御回路は、前記モード制御電圧に応じて前記第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに信号を供給して前記第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージのバイアスを調整し、前記第１動作モード中、前記第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージのバイアスが前記第２動作モード中の前記第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに比べて減少することを特徴とする請求項８７に記載の集積回路。
【請求項１０１】
前記電圧制御回路は、抵抗を介して前記第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに連結され且つ抵抗を介して基準電圧レベルに連結されたトランジスタを含み、前記第３トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項１００に記載の集積回路。
【請求項１０２】
前記電圧制御回路は、前記第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに連結され且つ抵抗を介して基準電圧レベルに連結されたトランジスタを含み、前記第３トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項１００に記載の集積回路。
【請求項１０３】
前記電圧制御回路は、抵抗を介して前記第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに連結され且つ基準電圧レベルに連結されたトランジスタを含み、前記トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項１００に記載の集積回路。
【請求項１０４】
前記電圧制御回路は、
トランジスタと、
抵抗と、
前記抵抗と直列で連結される一つ以上のレベル移動ダイオードとを含み、
前記抵抗と前記一つ以上のレベル移動ダイオードは前記第１ブランチのＮ個の増幅ステージのなかで前記少なくとも一つの増幅ステージに直列で連結され、
前記トランジスタは前記抵抗及び前記一つ以上のレベル移動ダイオードに連結され且つ基準電圧レベルに連結され、
前記トランジスタの電極は電圧制御ラインに連結されることを特徴とする請求項１００に記載の集積回路。
【請求項１０５】
前記集積回路は、リレー、ミクロ機械加工されたスイッチ、トランジスタスイッチ、ＰＩＮダイオードスイッチ、又はショットキー（Schottky）ダイオードスイッチのいずれかを含むバイパススイッチを有していないことを特徴とする請求項１に記載の集積回路。
【請求項１０６】
前記第１ブランチ、前記第２ブランチ及び前記第３ブランチは、リレー、ミクロ機械加工されたスイッチ、トランジスタスイッチ、ＰＩＮダイオードスイッチ、又はショットキー（Schottky）ダイオードスイッチのいずれかを含むバイパススイッチを有していないことを特徴とする請求項１に記載の集積回路。
【請求項１０７】
前記集積回路は、リレー、ミクロ機械加工されたスイッチ、トランジスタスイッチ、ＰＩＮダイオードスイッチ、又はショットキー（Schottky）ダイオードスイッチのいずれかを含むバイパススイッチを有していないことを特徴とする請求項１１に記載の集積回路。
【請求項１０８】
前記第１ブランチ、前記第２ブランチ及び前記第３ブランチは、リレー、ミクロ機械加工されたスイッチ、トランジスタスイッチ、ＰＩＮダイオードスイッチ、又はショットキー（Schottky）ダイオードスイッチのいずれかを含むバイパススイッチを有していないことを特徴とする請求項１１に記載の集積回路。
【請求項１０９】
前記集積回路は、リレー、ミクロ機械加工されたスイッチ、トランジスタスイッチ、ＰＩＮダイオードスイッチ、又はショットキー（Schottky）ダイオードスイッチのいずれかを含むバイパススイッチを有していないことを特徴とする請求項８７に記載の集積回路。
【請求項１１０】
前記第１ブランチ、前記第２ブランチ及び前記第３ブランチは、リレー、ミクロ機械加工されたスイッチ、トランジスタスイッチ、ＰＩＮダイオードスイッチ、又はショットキー（Schottky）ダイオードスイッチのいずれかを含むバイパススイッチを有していないことを特徴とする請求項８７に記載の集積回路。
【請求項１１１】
前記集積回路は、前記第５ノードと第６ノード間に連結された第５回路ブロックをさらに含むことを特徴とする請求項２１に記載の集積回路。
【請求項１１２】
前記第５回路ブロックは、前記第５ノードと前記第６ノード間に連結されたキャパシタを含むことを特徴とする請求項１１１に記載の集積回路。
【請求項１１３】
前記第５回路ブロックは、
前記第５ノードと前記第６ノード間に連結されたインダクタンス装置と、
前記第６ノードと基準電圧レベル間に連結されたキャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項１１１に記載の集積回路。
【請求項１１４】
前記第５回路ブロックは、
前記第５ノードと第７ノード間に連結されたインダクタンス装置と、
前記第７ノードと基準電圧レベル間に連結された第１キャパシタと、
前記第７ノードと前記第６ノード間に連結された第２キャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項１１１に記載の集積回路。
【請求項１１５】
前記第５回路ブロックは前記第５ノードと前記第６ノード間に直列で連結されたインダクタンス装置及びキャパシタを含み、前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項１１１に記載の集積回路。
【請求項１１６】
前記第５回路ブロックは、
前記第５ノードと基準電圧レベル間に連結された第１キャパシタと、
前記第５ノードと前記第６ノード間に連結されたインダクタンス装置と、
前記第６ノードと基準電圧レベル間に連結された第２キャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項１１１に記載の集積回路。
【請求項１１７】
前記第５回路ブロックは、
前記第５ノードと基準電圧レベル間に連結されたキャパシタと、
前記第５ノードと前記第６ノード間に連結されたインダクタンス装置とを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項１１１に記載の集積回路。
【請求項１１８】
前記集積回路は、前記第７ノードと第８ノード間に連結された第５回路ブロックをさらに含むことを特徴とする請求項５４に記載の集積回路。
【請求項１１９】
前記第５回路ブロックは、前記第７ノードと前記第８ノード間に連結されたキャパシタを含むことを特徴とする請求項１１８に記載の集積回路。
【請求項１２０】
前記第５回路ブロックは、
前記第７ノードと第８ノード間に連結されたインダクタンス装置と、
前記第８ノードと基準電圧レベル間に連結されたキャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項１１８に記載の集積回路。
【請求項１２１】
前記第５回路ブロックは、
前記第６ノードと第９ノード間に連結されたインダクタンス装置と、
前記第９ノードと基準電圧レベル間に連結された第１キャパシタと、
前記第９ノードと前記第８ノード間に連結された第２キャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項１１８に記載の集積回路。
【請求項１２２】
前記第５回路ブロックは前記第７ノードと前記第８ノード間に直列で連結されたインダクタンス装置及びキャパシタを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項１１８に記載の集積回路。
【請求項１２３】
前記第５回路ブロックは、
前記第７ノードと基準電圧レベル間に連結された第１キャパシタと、
前記第７ノードと前記第８ノード間に連結されたインダクタンス装置と、
前記第８ノードと基準電圧レベル間に連結された第２キャパシタとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項１１８に記載の集積回路。
【請求項１２４】
前記第５回路ブロックは、
前記第７ノードと基準電圧レベル間に連結されたキャパシタと、
前記第７ノードと前記第８ノード間に連結されたインダクタンスとを含み、
前記インダクタンス装置は、インダクタ、ワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管のなかで少なくとも一つを含むことを特徴とする請求項１１８に記載の集積回路。
【請求項１２５】
前記Ｎは０、１、２、３、４又は５であることを特徴とする請求項８７に記載の集積回路。
【請求項１２６】
前記Ｍは２、３、４又は５であることを特徴とする請求項８７に記載の集積回路。
【請求項１２７】
前記Ｎは０、１、２、３、４又は５であり、前記Ｍは２、３、４又は５であることを特徴とする請求項８７に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力増幅器に係り、特に移動ハンドセット及びそのほかの電池式用途（例えば、携帯用無線装置、携帯情報端末（ＰＤＡ）、ノートブックコンピュータなど）に用いられる無線高周波（ＲＦ）増幅器に関するものである。より詳しく、本発明はバイパススイッチング回路を使わず多様な出力電力レベルに対応して電力を増幅するのに適した高効率の複数電力モード用電力増幅器に関するものである。
【背景技術】
【０００２】
無線通信サービス用の移動ハンドセット又は携帯電話（セルラーホーンともいう）は次第に小さくて軽くなっている。これは、より小さくて軽い移動ハンドセットの製造を容易にするため、通常移動ハンドセットのかなり大きい部分であるバッテリーのサイズも小さくなっていることを意味する。同時に電話及びそのバッテリーは小さくなっているが、移動ハンドセットの通話時間は延長させることが好ましい。分かるように、これは調和させ難い目標であって、装置の電力消耗が同一でバッテリーが小さくなると、電池の電荷量当たり装置の動作時間が短縮する。
【０００３】
従来の移動ハンドセットにおいて、無線高周波（ＲＦ）電力増幅器は移動ハンドセットの全体システムの電力の大半を消費する。よって、低効率のＲＦ電力増幅器は全体システムの効率を低下させ、バッテリーをより急速に消耗させるので、通話時間を短縮させる。こういう訳で、この分野での多くの研究がＲＦ電力増幅の効率を向上させるのに集中している。ＲＦ電力増幅器がより効率的であれば、電力及びバッテリーの消耗を減少させ、結局バッテリー電荷量当たり装置の通話時間又は動作時間を増大させる。
【０００４】
複数電力モード用電力増幅器はＲＦ電力増幅器の効率を向上させるために実施されたこのような研究の結果として最近紹介された装置の一つである。この複数電力モード用電力増幅器は、所望の状況に対応して自分の電力ステージを動作させ、出力電力レベルに対応して幾つかの動作モードのなかで一つモードで動作するように構成される（例えば、特許文献１ないし１０参照）。複数電力モード用電力増幅器のこのような動作のためにバイパススイッチング回路が使用されてきた。
【０００５】
低出力電力が要求されると、電力ステージをバイパスさせるように送電路を調整することが好ましい。これにひきかえ、高出力電力が要求されると、高出力電力を供給するため電力ステージを通過させるように送電路を調整することが好ましい。所望の出力電力レベルに対応してモード遷移を選択的に行う従来の複数電力モード用電力増幅器（バイパススイッチを使用）を使用すると、低出力電力信号の伝送の際にＤＣ電力消費を減らすことができる。
【０００６】
しかし、スイッチ（例えば、ＰＩＮダイオード）を有する複数電力モード用電力増幅器は製造コストが比較的高いし、前記スイッチは負のゲイン（例えば、スイッチ当たり−１ｄＢのゲイン）有し得るため効率を多少低下させる。また、複数電力モード用電力増幅器を実行するためには、互いに直列で接続された多数の電力ステージのなかで一つ以上の電力ステージを切り替えなければならなく、この切り換え動作のため、バイパススイッチング回路を制御するための複雑な論理制御回路が必要である。
【０００７】
前記バイパススイッチング回路でのスイッチング動作による電力損失により出力電力が減少し、出力電力の減少により複数電力モード用電力増幅器の効率が低下する。また、隣接チャネル電力比（adjacent channel power ratio：ＡＣＰＲ）がより悪くなるというほかの問題点がある。さらに、バイパススイッチング回路自体とこのバイパススイッチング回路を制御するために付け加わった複雑な論理制御回路のため、全体システムのサイズがより大きくなるので、従来の複数電力モード用電力増幅器は移動ハンドセットの小型化趨勢に逆行すると考えられる。また、全体システムのサイズが大きくなると、特にスイッチが高価の部品であるから価格競争力で不利である。
【０００８】
図１はバイパススイッチ又はバイパススイッチ回路を用いる従来の複数電力モードの電力増幅を示す。図１に示す複数電力モード用電力増幅器は三つのバイパススイッチ回路を使って構成される。
【０００９】
この電力増幅器が高電力モードで動作すると、第１スイッチ３１及び第２スイッチ３２が閉じるとともに第３スイッチ３３が開くので、インピーダンスマッチング部を含むドライバ１０の出力が電力ステージ２２（又は電力増幅部）に入力される。これにひきかえ、電力増幅器が低電力モードで動作すると、第１スイッチ３１及び第２スイッチ３２が開くとともに第３スイッチ３３が閉じるので、インピーダンスマッチング部を含むドライバ１０の出力が電力ステージ２２をバイパスする。
【００１０】
図１に示す複数電力モード用電力増幅器は、全体システムのサイズが増加し、バイパススイッチ回路の電力損失により全体システムの電力損失が増加するという欠点がある。特に、電力ステージの出力端子に接続された第２スイッチ３２の電力損失は高電力モードでの動作の効率及び直線性に大きな影響を与えるので、高い電力容量及び優れた損失特性を有するバイパススイッチ回路を使用しなければならないが、電力取扱能力が高く電力損失が極めて少ないバイパススイッチング回路を使用するためには高費用がかかる。
【００１１】
例えば、典型的なスイッチは−１ｄＢのゲインを有するＰＩＮダイオードであり得る。多重スイッチが直列になっているとき（すなわち、直列スイッチ）、ゲイン損失が積重なる。また、ＰＩＮダイオードは通常増幅器と一体化されていないので、所要集積回路（ＩＣ）又はチップ又は部品の数を増加させ、これによりコストアップとなる。また、ＰＩＮダイオード自体は回路内に含ませることに比較的高い費用がかかる。ほかのタイプのスイッチの例としては、リレー、ミクロ機械加工されたスイッチ、トランジスタスイッチ、ＰＩＮダイオードスイッチ、及びショットキー（Schottky）ダイオードスイッチがある。
【００１２】
スイッチは能動素子又は受動素子から作ることができる。一般の能動素子にはＰＩＮダイオード、ショットキーダイオード、及びトランジスタがある。“能動”という用語は素子が適切に動作するのにＤＣ供給及び電力消費が必要であることを意味する。
【００１３】
また、スイッチは機械的リレーなどの受動素子を使用して実行することもできる。また、最近ＭＥＭＳ（マイクロ電気機械システム）技術の開発につれて、集積回路で使用し得る機械加工された機械的スイッチも可能になった。受動スイッチにおいては、電力消費が不要であるが、動作のために依然として制御ＤＣ信号が必要である。
【００１４】
概して、これらスイッチは全てスイッチ又はスイッチ素子として分類することができ、これらは三つのはっきりした特徴を共有する。これらスイッチは信号に損失を付け加え、全体システムに費用を付け加える。また、このスイッチをターンオン及びターンオフさせるためには外部制御信号が必要である。
【００１５】
図２はほかのバイパススイッチ回路を用いる従来の複数電力モード用電力増幅器を示す。図２に示す複数電力モード用電力増幅器はバイパス経路にＳＰＤＴ（single-pole and double-throw）スイッチ及びシャント（shunt）スイッチ（非直列）を組み合わせてなる。
【００１６】
増幅すべき入力信号はスイッチ４４のポール４１に接続される。スイッチ４４は入力信号をスロー４２又はスロー４３に接続するように動作し得る。スロー４３は電力増幅ステージ４５の入力に接続される。電力増幅ステージ４５の出力は第１インピーダンス変換部４７の第１側に接続される。第１インピーダンス変換部４７の第２側は出力ノード５０に接続される。スロー４２は第２インピーダンス変換部４６の第１側に接続される。第３インピーダンス変換部４８は第１インピーダンス変換部４７の第２側と出力ノード５０に直接接続される第１側を有する。第３インピーダンス変換部４８の第２側はスイッチ４９により第２インピーダンス変換部４６の第２側と接地間で切り替えられる。
【００１７】
スイッチ４９の動作はスイッチ４４の動作と合わせられる。前記インピーダンス変換部等は、高電力モードで、すなわち入力信号がスイッチ４４を介して増幅ステージ４５に接続されるとき、増幅ステージ４５の出力が第１インピーダンス変換部４７により正しい負荷インピーダンスと会うように選択されたインピーダンス値を有する。低電力モードで動作するとき、すなわちスイッチ４４がスロー４２に接続され、インピーダンス変換部４６を介して入力信号を伝送するとき、前記入力信号は第２インピーダンス変換部４６により正しい負荷インピーダンスと会う。
【００１８】
図２に示す電力増幅器は少なくとも二つのＳＰＤＴを使わなければならないため、スイッチの固有損失により特性が悪くなり、比較的高価のスイッチと大きな電力増幅ステージの使用により製造費用も高くなる。
【００１９】
図３Ａはバイパススイッチ回路の使用する従来の複数電力モード用電力増幅器を示すもので、ここでスイッチ回路はλ／４バイパス伝送ラインの出力端子に接続される。図３Ａに示す複数電力モード用電力増幅器はキャリア増幅器５１を含むもので、λ／４バイパス伝送ライン５２及びシャントスイッチ５３からなされたバイパススイッチ回路により実行されるバイパスを有する。
【００２０】
高電力モードにおいて、バイパススイッチ回路のシャントスイッチ５３は接地に接続され、シャントスイッチ５３を含むバイパススイッチング回路はλ／４バイパス伝送ライン５２に接続されることにより、短絡したスタブ（stub）として動作し、キャリア増幅器から見て開回路をなす。
【００２１】
低電力モードにおいて、バイパススイッチング回路のシャントスイッチ５３はキャリア増幅器５１の出力端子に接続され、λ／４バイパス伝送ライン５２とともにバイパスとして動作する。
【００２２】
図３Ｂはバイパススイッチ回路を使用する従来の複数電力モード用電力増幅器を示すもので、ここでスイッチ回路はλ／４バイパス伝送ラインの入力端子に接続される。
【００２３】
図３Ｂに示す複数電力モード用電力増幅器と図３Ａに示す複数電力モード用電力増幅器間の違いはλ／４バイパス伝送ラインとバイパススイッチ回路の順序のみにある。
【００２４】
図３Ａ及び図３Ｂに示す複数電力モード用電力増幅器は一つのバイパススイッチ回路のみを含むため、全体システムのサイズが小さいという利点を有する。しかし、同時にλ／４バイパス伝送ラインの使用により帯域幅が制限され、長い伝送ラインを収容するための大きな面積を要求するという欠点を有する。
【００２５】
図４はほかのバイパススイッチ回路を使用する従来の複数電力モード用電力増幅器を示す。この電力増幅器は入力ステージトランジスタ６２と、出力増幅器ステージトランジスタ６５と、二つの並列ダイオードからなる直列スイッチ６６と、スイッチングトランジスタ６８とを含む。
【００２６】
高電力モードにおいて、スイッチングトランジスタ６８はオフ状態であり、直列スイッチ６６は開いている。したがって、入力ステージトランジスタ６２の出力は出力ステージトランジスタ６５と、入力インピーダンスを１５ ohmのインピーダンスに変換する第１インピーダンスマッチング部６３とに入力される。
【００２７】
低電力モードにおいて、出力ステージトランジスタ６５のベースバイアスがオフ状態、スイッチングトランジスタ６８がオン状態であるので、スイッチ６６が閉じる。第２インピーダンスマッチング部６４は負荷インピーダンスを２５ ohmのインピーダンスに変換する。第２インピーダンスマッチング部６４はスイッチ６６のオンの際に出力ステージトランジスタ６５の入力インピーダンスより小さいインピーダンスを有するが、スイッチ６６のオンの際には出力ステージトランジスタ６５の入力インピーダンスより大きいインピーダンスを有する。したがって、第２インピーダンスマッチング部６４はバイパスとして動作する。
【００２８】
【特許文献１】米国特許第５，１５２，００４号明細書
【特許文献２】米国特許第５，１７５，８７１号明細書
【特許文献３】米国特許第５，２７６，９１２号明細書
【特許文献４】米国特許第５，５３０，９２３号明細書
【特許文献５】米国特許第５，６６１，４３４号明細書
【特許文献６】米国特許第５，７５８，２６９号明細書
【特許文献７】米国特許第５，９０９，６４３号明細書
【特許文献８】米国特許第６，０６０，９４９号明細書
【特許文献９】米国特許第６，０６９，５２６号明細書
【特許文献１０】米国特許第６，３５６，１５０号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２９】
したがって、本発明は以上のような従来の問題点に鑑みてなされたもので、その目的はより効率的な電力増幅器、特にスイッチを全く使わない複数電力モード用電力増幅器を提供することにある。
【課題を解決するための手段】
【００３０】
前記のような目的を達成するため、本発明は、バイパススイッチを用いる従来の複数電力モード電力増幅器と関係がある電力損失、サイズ増大、費用増加などの問題点を避けるように、スイッチを含んでいないバイパス回路で多様なレベルの電力を増幅させる複数電力モード用電力増幅器を提供する。その上、本発明の複数電力モード用電力増幅器は低電力モードでＤＣ電力を減らすので、電力増幅器の電力付加効率（ＰＡＥ）特性が向上し、本発明の複数電力モード用電力増幅器を備えた携帯用電子装置の動作時間（例えば、移動ハンドセットの通話時間）が延長できる。
【００３１】
一具体例において、本発明の複数電力モード用電力増幅器は高電力モードで従来の複数電力モード用電力増幅器と関係がある電力損失を最小にするため、ドライバとして可変ゲイン増幅器を使用するので、高電力モードでのＰＡＥ特性が向上し、高電力モードでの悪い直線性が解決できる。また、本発明の複数電力モード用電力増幅器を備えた移動ハンドセット又は電話において音質の改良及びサイズ縮小が得られる。
【００３２】
本発明の一具体例はバイパススイッチを使用する従来の複数電力モード用電力増幅器の前述した問題点を解決し、電力ステージをバイパスする経路と最適地点で接続された電力ステージを通過する経路を形成するとともに電力ステージをバイパスする経路上に最適のインピーダンス変換器を提供することにより、バイパススイッチを使用しなくても多様なレベルの電力を増幅させ得る高効率の複数電力モード用電力増幅器を提供する。
【００３３】
一具体例において、本発明は、入力電力を増幅させるドライバに直列で接続された第１インピーダンスマッチング部と前記第１インピーダンスマッチング部に接続された第２インピーダンスマッチング部を介してドライバにより増幅された電力を受け、前記電力を再び増幅させ、この増幅された電力を出力する電力ステージと、第１電力モードと第２電力モードに相当する印加電圧を制御するため、前記電力ステージに接続された印加電圧制御回路と、前記印加電圧制御回路の動作に応じて、前記第１インピーダンスマッチング部を介して前記ドライバにより増幅された電力を受けるインピーダンス変換器と、前記印加電圧制御回路の動作に応じて、前記電力ステージにより増幅された電力を受けるため、前記電力ステージに直列で接続された第３インピーダンスマッチング部と、前記第３インピーダンスマッチング部又は前記インピーダンス変換器から伝達された電力を前記印加電圧制御回路の動作に応じて出力ステージに伝達するため、前記第３インピーダンスマッチング部及び前記インピーダンス変換器に接続された第４インピーダンスマッチング部とを含む高効率の複数電力モード用電力増幅器を提供する。
【００３４】
一実施形態によると、前記電力ステージは前記第２インピーダンスマッチング部に接続され、前記第２電力モードにおいて、前記電力ステージは前記第２インピーダンスマッチング部を介して前記ドライバにより増幅された電力を受け、この電力を再び増幅させる。
【００３５】
一実施形態において、前記第１電力モードで前記電力ステージがオフされ、前記第２電力モードで前記電力ステージがオンされるようにするため、前記印加電圧制御回路は前記電力ステージに印加された電圧を調整する。
【００３６】
一実施形態において、前記インピーダンス変換器は前記第２インピーダンスマッチング部、前記電力ステージ及び前記第３インピーダンスマッチング部に平行なブランチで接続され、前記第１電力モードにおいて、前記インピーダンス変換器は前記ドライバにより増幅された電力を前記第１インピーダンスマッチング部を介して受け、この電力を前記第４インピーダンスマッチング部に出力する。また、特定の実施形態において、前記インピーダンス変換器は帯域フィルタの構造を有する。ほかの実施形態において、前記インピーダンス変換器は帯域通過フィルタ、帯域拒否フィルタ、低域通過フィルタ、又は高域通過フィルタなどの帯域選択フィルタのいずれである。
【００３７】
一実施形態において、前記第３インピーダンスマッチング部は前記インピーダンス変換器を介して伝達された電力が前記電力ステージへ漏洩することを防止する。
【００３８】
一実施形態において、前記第４インピーダンスマッチング部は前記第１電力モードで前記インピーダンス変換器から電力を受け、前記第４インピーダンスマッチング部は前記第２電力モードで前記第３インピーダンスマッチング部から電力を受ける。
【００３９】
一実施形態において、前記第１インピーダンスマッチング部を通過した電力が前記第４インピーダンスマッチング部に伝達されるようにする経路は、前記第１インピーダンスマッチング部から前記電力ステージ側に見たときのインピーダンスと前記第１インピーダンスマッチング部から前記インピーダンス変換器側に見たときのインピーダンスとを比較することにより決定される。
【００４０】
一実施例において、前記第１インピーダンスマッチング部から前記インピーダンス変換器側に見たときのインピーダンスは、前記第２電力モードで前記第１インピーダンスマッチング部とともに、前記ドライバと前記電力ステージ間にインターステージマッチング部の一部を形成する。
【００４１】
ほかの具体例において、高効率の複数電力モード用電力増幅器は、可変ゲイン増幅器を使用して入力信号のゲインを可変的に増幅させるドライバと、前記ドライバに直列で接続された第１インピーダンスマッチング部及び前記第１インピーダンスマッチング部に接続された第２インピーダンスマッチング部を介して前記ドライバにより増幅された電力を受け、この電力を再び増幅させ、この増幅された電力を出力する電力ステージと、前記第１電力モード及びヂ２電力モードに相当する印加電圧を制御するため、前記電力ステージに接続される印加電圧制御部と、前記印加電圧制御回路の動作に応じて前記ドライバにより増幅された電力を前記第１インピーダンスマッチング部を介して受けるインピーダンス変換器と、前記印加電力制御回路の動作に応じて前記電力ステージにより増幅された電力を受けるため、前記電力ステージに直列で接続される第３インピーダンスマッチング部と、前記第３インピーダンスマッチング部又は前記インピーダンス変換器から伝達された電力を前記印加電圧制御回路の動作に応じて出力ステージに伝達するため、前記第３インピーダンスマッチング部及び前記インピーダンス変換器に接続される第４インピーダンスマッチング部とを含む。
【００４２】
一実施形態において、前記電力ステージは前記第２インピーダンスマッチング部に直列で接続され、前記第２電力モードにおいて、前記電力ステージは前記ドライバにより増幅された電力を前記第２インピーダンスマッチング部を介して受け、この電力を再び増幅させる。
【００４３】
一実施形態において、前記印加電圧制御回路は、前記ドライバに入力された信号のゲインが前記第１電力モード及び前記第２電力モードに応じていろいろに増幅されるように前記ドライバを制御する。前記印加電圧制御回路は、前記第１電力モードで前記電力ステージがオフされ、前記第２電力モードで前記電力ステージがオンされるように、前記電力ステージに印加された電圧を調整する。
【００４４】
前記増幅器は二つ以上の電力モードを有し得る。例えば、前記増幅器は、多様な電力量を使用するいくつかの異なる電力モードなど、三つ、四つ、五つ、六つ又はそれ以上のモードを有し得る。
【００４５】
一実施形態において、前記インピーダンス変換器は前記第２インピーダンスマッチング部、前記電力ステージ及び前記第３インピーダンスマッチング部を含む回路ブランチに並列で接続され、前記第１電力モードにおいて、前記インピーダンス変換器は前記ドライバにより増幅された電力を前記第１インピーダンスマッチング部を介して受け、この電力を前記第４インピーダンスマッチング部に出力する。前記インピーダンス変換器は帯域通過フィルタの構造を有する。ほかの実施形態において、前記インピーダンス変換器は、帯域通過フィルタ、帯域拒否フィルタ、低域通過フィルタ、又は高域通過フィルタなどの帯域選択フィルタのいずれであり得る。
【００４６】
一実施形態において、前記第３インピーダンスマッチング部は前記インピーダンス変換器を介して伝達された電力が前記電力ステージに漏洩することを防止する。
【００４７】
一実施形態において、前記第４インピーダンスマッチング部は前記第１電力モードで前記インピーダンス変換器から電力を受け、前記第４インピーダンスマッチング部は前記第２電力モードで前記第３インピーダンスマッチング部から電力を受ける。
【００４８】
一実施形態において、電力が前記第１インピーダンスマッチング部を通過して前記第４インピーダンスマッチング部に伝達されるようにする経路は、前記第１インピーダンスマッチング部から前記電力ステージ側に見たときのインピーダンスと前記第１インピーダンスマッチング部から前記インピーダンス変換器側に見たときのインピーダンスとを比較することにより決定される。
【００４９】
一実施形態において、前記第１インピーダンスマッチング部から前記インピーダンス変換器側に見たときのインピーダンスは、前記第２電力モードで前記第１インピーダンスマッチング部とともに、前記ドライバと前記電力ステージ間にインターステージマッチング部の一部を形成する。
【００５０】
一具体例において、携帯用電子装置用に構成された複数電力モード用電力増幅器は電力を供給するためのドライバを含む。電力ステージトランジスタは入力ノード及び出力ノードを含む。前記電力ステージトランジスタの入力ノードは、高電力モードで前記ドライバから電力を受けるため、前記ドライバに連結される。インピーダンス変換器は入力ノードと出力ノードを含むもので、前記電力ステージトランジスタに並列ブランチで設けられる。前記インピーダンス変換器の入力ノードは低電力モードで前記ドライバから電力を受けるように構成される。
【００５１】
ほかの具体例において、携帯用電子装置は電源と前記電源に接続された電力増幅器とを含む。前記電力増幅器は、電力を供給するドライバと、入力ノードと出力ノードを含むものであって、前記入力ノードが前記ドライバから電力を受けるため前記ドライバに接続され高電力モードで前記ドライバから電力を受けるように構成される電力ステージトランジスタと、入力ノードと出力ノードを含み前記電力ステージトランジスタに並列ブランチで設けられるもので、前記入力ノードが低電力モードで前記ドライバから電力を受けるように構成されるインピーダンス変換器とを含む。
【００５２】
ほかの具体例において、携帯電話用に構成された複数電力モード用電力増幅器は、電力を供給するドライバと、入力ノードと出力ノードを含むものであって、前記入力ノードが前記ドライバに連結され高電力モード中に前記ドライバから電力を受けるようになる電力ステージトランジスタと、前記ドライバにより出力された電力を受けるため前記ドライバに連結される第１インピーダンスマッチング部と、前記第１インピーダンスマッチング部と前記電力ステージトランジスタ間に設けられる第２インピーダンスマッチング部と、入力ノードと出力ノードを含み前記電力ステージトランジスタに並列ブランチで設けられるものであって、前記入力ノードが低電力モード動作中に前記第１インピーダンスマッチング部から電力を受けるようになるインピーダンス変換器と、第１側と第２側を有するものであって、前記第１側が前記電力ステージトランジスタの前記出力ノードに連結されるようになる第３インピーダンスマッチング部と、前記第３インピーダンスマッチング部の前記第２側と前記インピーダンス変換器の前記出力ノードに連結される第４インピーダンスマッチング部とを含む。
【００５３】
さらにほかの具体例において、複数電力モード用電力増幅器は、高電力モード中に第１及び第２インピーダンスマッチング部を介してドライバから第１電力を受け、前記第１電力より大きい第２電力を出力するように構成される電力ステージトランジスタと、前記電力ステージトランジスタに連結され、前記高電力モード中に前記電力ステージトランジスタに第１信号を印加して前記電力ステージトランジスタをターンオンさせ、低電力モード中に前記電力ステージトランジスタに第２信号を印加して前記電力ステージトランジスタをターンオフさせるように構成される印加電圧制御回路と、前記低電力モード中に前記第１インピーダンスマッチング部を介して前記ドライバから、前記第２電力より小さい第３電力を受けるように構成されるインピーダンス変換器と、前記電力ステージトランジスタに直列で連結され、前記高電力モード中に前記電力ステージトランジスタにより出力された前記第２電力を受けるように構成される第３インピーダンスマッチング部と、前記第３インピーダンスマッチング部に直列で連結され、前記第３インピーダンスマッチング部から第２電力を受けるか又は前記インピーダンス変換器から第３電力を受け、この受けた第２又は第３電力を出力ステージに伝達する第４インピーダンスとを含む。
【発明の効果】
【００５４】
以上のように、本発明は、携帯電話などの無線送信機又は受信機においてスイッチなしで複数モードを有する増幅回路を使用する。本発明は、スイッチなしで複数モードを有する増幅回路を使用するので、携帯用無線装置の伝送時間を延長させる。本発明は、スイッチなしで複数モードを有する増幅回路を使用するので、携帯用無線装置のバッテリ寿命を延長させる。本発明は、受信アンテナまでの距離に応じて低電力モード又は高電力モードで動作するように、スイッチなしで二つ以上のモードを有する増幅回路を使用するので、効率を向上させ、電力消耗を減らす。本発明は、スイッチを使用しなくても、低電力モードから高電力モードに、又は高電力モードから低電力モードに可変させるため、電力ステージのインピーダンスを可変させる。本発明は、スイッチなしで増幅器の一電力モードからほかの電力モードに変えるように、インピーダンス部を使用する。
【００５５】
また、本発明は、増幅器へのバイアシングを可変させて電力消耗を減らすバイアス変調回路を提供する。これは増幅器をスイッチングしてオフさせる技術とは異なるものである。増幅器のバイアシングを変えることにより、その動作モードが変わってクラスＡよりはクラスＢに近いクラスＡＢで動作する。このような技術により、低電力モードでの電力消耗がバイアス変調回路のない増幅器モジュールよりも減少する。
【００５６】
本発明のほかの目的、特徴及び利点は以降の詳細な説明と添付図面から明らかに理解できる。
【発明を実施するための最良の形態】
【００５７】
以下、本発明の具体例による高効率の複数電力モード用電力増幅器について添付図面を参照して詳細に説明する。本明細書において、第１電力モードは低電力モードと呼び、第２電力モードは高電力モードと呼ぶ。
【００５８】
図５は本発明の一具体例による、バイパススイッチ回路なしで電力モード遷移構造を使用する高効率の複数電力モード用電力増幅器を示す。言い換えれば、この増幅器は回路構成に何のスイッチ又はスイッチ素子も含んでいない。前述したように、スイッチの例としてはリレー、ミクロ機械加工されたスイッチ、トランジスタスイッチ、ＰＩＮダイオードスイッチ、及びショットキーダイオードスイッチを含む。
【００５９】
本発明は何のスイッチも使用しなく、そのスイッチを制御するために設けられる外部制御回路がなく、スイッチを有することによる費用及び損失の増加がない。これにより、複数モード増幅器などの回路をコンパクトで簡単に且つ費用面で効果的な方式で満たすことができる。また、損失がないというのは性能（すなわち、直線性及び効率）が最大化できることを意味する。複数モード増幅器に対して説明したが、本発明の技術は増幅器以外のタイプの回路にも適用することができる。
【００６０】
図５に示す高効率の複数電力モード用電力増幅器は、入力電力を増幅させるドライバ１００と、前記ドライバ１００により増幅された電力を前記ドライバに接続された第１インピーダンスマッチング部１３０と前記第１インピーダンスマッチング部１３０に接続された第２インピーダンスマッチング部１４０とを介して受け、前記電力を再増幅させ、再増幅された電力を出力する電力ステージ１２０と、低電力モード及び高電力モードに対応して印加電圧を制御するため、前記電力ステージ１２０に接続される印加電圧制御回路９０と、前記印加電圧制御回路９０の動作により、前記ドライバ１００により増幅された電力を前記第１インピーダンスマッチング部１３０を介して受け、電力を第４インピーダンスマッチング部１６０に伝達するインピーダンス変換器１７０と、前記電力ステージ１２０により増幅された電力を第４インピーダンスマッチング部１６０に伝達するため、前記電力ステージ１２０に直列で接続される第３インピーダンスマッチング部１５０と、前記第３インピーダンスマッチング部１５０又はインピーダンス変換器１７０から伝達された電力を前記印加電圧制御回路９０の動作により出力ノード２４０に伝達するため、前記第３インピーダンスマッチング部１５０及び前記インピーダンス変換器１７０に接続される第４インピーダンスマッチング部１６０とを含む。
【００６１】
後述するように、一具体例において、前記電力ステージ１２０はその電力ステージを通過する電力流を調整する一つ以上のトランジスタを含む。また、電力ステージ１２０は高電力モード動作中にドライバ１００から受けた電力を増幅させることもできる。したがって、電力ステージ１２０は“電力増幅ステージ”又は“電力ステージトランジスタ”とも言える。一具体例において、前記電力ステージは一つ以上のトランジスタを含む。それ以上の詳細な内容は以下で説明する。信号経路の信号を増幅させるトランジスタは電力ステージトランジスタと呼び得る。
【００６２】
印加電圧制御回路９０は、電力ステージ１２０に印加された電圧を低電力モード及び高電力モードに対応して外部制御信号入力により調整する。出力電力は電力ステージ１２０でなく、最適化された第１インピーダンスマッチング部１３０及び最適化されたインピーダンス変換器１７０を通過することにより低電力モードで減少するから、電力ステージ１２０のトランジスタ１２０がオフされるように印加電圧制御回路９０は電力ステージ１２０に印加される電圧を調整する。
【００６３】
これにひきかえ、高電力モードにおいて、出力電力は第１インピーダンスマッチング部１３０、第２インピーダンスマッチング部１４０、及び電力ステージ１２０を通過することにより増大するため、印加電圧制御回路９０は電力ステージ１２０のトランジスタの動作に適した電圧を印加する。これにより電力消費が増加する。
【００６４】
低電力モードにおいて、ドライバ１００は入力電力を増幅させ、増幅された電力を最適化された第１インピーダンスマッチング部１３０を介してインピーダンス変換器１７０に伝達する。これにひきかえ、高電力モードにおいては、ドライバ１００は入力電力を増幅させ、増幅された電力を最適化された第１インピーダンスマッチング部１３０及び最適化された第２インピーダンスマッチング部１４０を介して電力ステージ１２０に伝達する。
【００６５】
低電力モードでの電力ステージ１２０は印加電圧制御回路９０によりターンオフされるが、高電力モードにおいては、電力ステージ１２０がターンオンされ、ドライバ１００により増幅され電力ステージ１２０に入力される信号を増幅させる。
【００６６】
第１インピーダンスマッチング部１３０は低電力モード及び高電力モードに対応して最適に動作するように最適化された回路である。第１インピーダンスマッチング部１３０は、動作モードに対応してドライバ１００により増幅された入力電力をインピーダンス変換器１７０又は電力ステージ１２０に伝達する。
【００６７】
第２インピーダンスマッチング部１４０は低電力モード及び高電力モードに対応して最適に動作するように最適化された回路である。低電力モードにおいて、第２インピーダンスマッチング部１４０は、ドライバ１００により増幅され第１インピーダンスマッチング部１３０を介して伝達された電力をインピーダンス変換器１７０に伝送するが、高電力モードにおいては電力ステージ１２０に伝送する。高電力モードにおいて、第２インピーダンスマッチング回路は、ドライバから電力を効率よく電力ステージに伝達するインターステージマッチング回路としても機能する。このために第２インピーダンスマッチング部は第１インピーダンスマッチング部とインピーダンス変換器とともに働いて電力マッチングをなす。
【００６８】
インピーダンス変換器１７０は低電力モード又は高電力モードに適切に対応してインピーダンスを変換するインピーダンス変換回路である。低電力モードにおいて、インピーダンス変換器１７０は電力ステージ１２０をバイパスする経路を形成するので、ドライバ１００の出力はノード７６を介して電力増幅器の出力ノード２４０に伝達される。
【００６９】
図６はバイパススイッチング回路のない電力モード遷移構造をより詳細に説明するため、図５に示した高効率の複数電力モード用電力増幅器を示す。
【００７０】
ドライバ１００の出力電力は接合部７２に到達する。接合部７２において、電力モードに対応して第１インピーダンスマッチング部１３０を介して経路が分かれる。
【００７１】
低電力モードにおいて、印加電圧制御回路９０により印加された電圧によりオフされ、第１インピーダンスマッチング部１３０（図５参照）から見た電力ステージ１２０の入力インピーダンス（ＺＩＮＴ−Ｈ）は第１インピーダンスマッチング部１３０から見た電力ステージ１２０をバイパスする経路の入力インピーダンス（ＺＩＮＴ−Ｌ）より大きい。入力インピーダンス（ＺＩＮＴ−Ｈ）は入力インピーダンス（ＺＩＮＴ−Ｌ）より極めて又はかなり大きい。一実施形態において、ＺＩＮＴ−ＨはＺＩＮＴ−Ｌよりおよそ２倍ないし３倍大きい範囲にある。一実施形態において、ＺＩＮＴ−ＨはＺＩＮＴ−Ｌのおよそ３倍より小さい。一実施形態において、ＺＩＮＴ−ＨはＺＩＮＴ−Ｌの２倍大より大きいが、ＺＩＮＴ−Ｌのおよそ３倍より小さい。
【００７２】
インピーダンス変換器１７０の設計は、低電力モードで第１インピーダンスマッチング部１３０から見たインピーダンスレベルを低めるように第３インピーダンスマッチング部１５０及び第４インピーダンスマッチング部１６０とともに最適化される。したがって、ドライバ１００により増幅されて接合部７２に伝達された電力信号が最適化されるので、インピーダンス変換器１７０に入力される電力量は電力ステージ１２０に入力される電力量より極めて又はかなり大きい。出力電力信号は出力ノード２４０に伝達されるが、第３インピーダンスマッチング部１５０及び第４インピーダンスマッチング部１６０とともに第２インピーダンスマッチング部１７０のインピーダンス変換作用により電力ステージへの電力漏洩を最少化する。
【００７３】
高電力モードにおいて、印加電圧制御回路９０により印加された電圧により制御されて電力ステージ１２０がオンされ、、第１インピーダンスマッチング部１３０から見た電力ステージ１２０の入力インピーダンス（ＺＩＮＴ−Ｈ）は第１インピーダンスマッチング部１３０から見た電力ステージ１２０をバイパスする経路の入力インピーダンス（ＺＩＮＴ−Ｌ）より小さい。インピーダンス変換器１７０は、高電力モードで電力ステージ１２０のＺＩＮＴ−Ｈより遥かに大きいバイパス経路のＺＩＮＴ−Ｌを増大させるため、第３インピーダンスマッチング部１５０及び第４インピーダンスマッチング部１６０とともに最適に設計される。第２インピーダンスマッチング部１４０は第１インピーダンスマッチング部１３０から見たインピーダンスレベルを上げるとともに高電力モードでインターステージマッチングをなすように設計される。したがって、ドライバ１００により増幅されて接合部７２に伝達された殆どの電力は電力ステージ１２０により増幅されて電力増幅器の出力ノード２４０に伝達される一方、最適化された第３インピーダンスマッチング部１５０及び最適化された第４インピーダンスマッチング部１６０によりインピーダンス１７０への電力漏洩を最小化する。
【００７４】
第１インピーダンスマッチング部１３０から見て電力ステージ１２０をバイパスする経路の入力インピーダンス（ＺＩＮＴ−Ｌ）は高電力モードで第１インピーダンスマッチング部１３０及び第２インピーダンスマッチング部１４０とともにドライバ１００と電力ステージ１２０間にインターステージマッチング部を形成するので、ドライバ１００の出力電力は電力反射なしで電力ステージ１２０によく伝達される。
【００７５】
高電力モードにおいて、入力インピーダンス（ＺＩＮＴ−Ｌ）は入力インピーダンス（ＺＩＮＴ−Ｈ）より極めて又はかなり大きい。一実施形態において、ＺＩＮＴ−ＬはＺＩＮＴ−Ｈよりおよそ２倍大きい。一実施形態において、ＺＩＮＴ−ＬはＺＩＮＴ−Ｈよりおよそ３倍大きい。一実施形態において、ＺＩＮＴ−ＬはＺＩＮＴ−Ｈの２倍より大きい。一実施形態において、ＺＩＮＴ−ＬはＺＩＮＴ−Ｈの３倍より大きい。一実施形態において、ＺＩＮＴ−ＬはＺＩＮＴ−Ｈよりおよそ２倍ないし３倍大きい範囲にある。一実施形態において、ＺＩＮＴ−ＬはＺＩＮＴ−Ｈのおよそ３倍より小さい。一実施形態において、ＺＩＮＴ−ＬはＺＩＮＴ−Ｈより少なくとも２倍大きいが、ＺＩＮＴ−Ｈのおよそ３倍より小さい。
【００７６】
低電力モードにおいて、電力ステージはオフ状態と呼ばれる状態にあり、高電力モードにおいて、電力ステージはオン状態と呼ばれる状態にある。オン状態において、電力ステージはオフ状態でより極めて大きい電力を消費する。また、一実施形態において、電力ステージへの入力インピーダンスはオン状態に比べてオフ状態でおよそ２倍大きい。一実施形態において、電力ステージへの入力インピーダンスはオン状態に比べてオフ状態でおよそ２倍より大きい。
【００７７】
図７Ａは本発明の一具体例による複数電力モード用電力増幅器の高電力モード及び低電力モードに相当するゲイン特性を示すグラフである。
【００７８】
低電力モードにおいて、印加電圧制御回路９０により制御されて電力ステージ１２０はオフされるので、ドライバ１００の出力は電力ステージ１２０により増幅され、ドライバ１００の出力はインピーダンス変換器１７０を介して出力ノード２４０に伝達される。したがって、ゲイン特性はドライバ１００の出力が電力ステージ１２０により増幅されるときの特性とは異なる。点線は電力ステージがオンであるときのゲインを示す反面、実線は電力ステージがオフであるときのゲインを示す。低電力モードにおいて、ＤＣ電力は電力ステージ１２０により消費されないので、電力付加効率（power added efficiency：ＰＡＥ）特性に優れている。ＰＡＥは（（Pout-Pin）/Pdc）である。図７Ｂにおいて、電力ステージがオンであるときのＰＡＥが点線で示されており、電力ステージがオフであるとき、ＰＡＥは実線である。本発明の技術を用いると、増幅器が低電力モードで優れたＰＡＥを有する。
【００７９】
これにひきかえ、高電力モードにおいては、ドライバ１００は電力ステージ１２０により増幅されて出力ノード２４０に到達するので、電力ゲインがドライバ１００の出力に付加され、ＰＡＥ特性は一般に高出力電力レベルを有する電力ステージ１２０による。
【００８０】
したがって、図７Ａに示すように、低電力モードでゲイン特性は比較的低く（すなわち、Ａのゲイン）、高電力モードでゲイン特性は比較的高い（すなわち、Ｂのゲイン）。
【００８１】
図７Ｂは本発明の一具体例による複数電力モード用電力増幅器の高電力モード及び低電力モードに相当するＰＡＥ特性を示すグラフである。
【００８２】
図７Ｂに示すように、電力ステージ１２０によるＤＣ消費を除去することができるため、低電力モードでのＰＡＥ特性（実線参照）は優れている。高電力モードにおいて、電力ステージ１２０の出力は第３インピーダンスマッチング部１５０及び第４インピーダンスマッチング部１６０を介して出力ノード２４０に伝達され、第３インピーダンスマッチング部１５０、第４インピーダンスマッチング部１６０及びインピーダンス変換器１７０はスイッチを使用しないので、電力ステージ１２０の出力が損失なしで出力ノード２４０に伝達され、高電力モードでのＰＡＥ特性が優れている。
【００８３】
図８は図５の複数電力モード用電力増幅器の特定実施形態のより詳細な回路図を示す。図５の第１インピーダンスマッチング回路１３０の特定回路実施形態は図８のボックス１３０内に示されている。図５の第２インピーダンスマッチング回路１４０の特定回路実施形態は図８のボックス１４０内に示されている。図５の第３インピーダンスマッチング回路１５０の特定回路実施形態は図８のボックス１５０内に示されている。図５の第４インピーダンスマッチング回路１６０の特定回路実施形態は図８のボックス１６０内に示されている。図５のインピーダンス変換回路１７０の特定回路実施形態は図８のボックス１７０内に示されている。図５のドライバ回路１００の特定回路実施形態は図８のボックス１００内に示されている。図５の電力ステージ回路１２０の特定回路実施形態は図８のボックス１２０内に示されている。図５の印加電圧制御回路９０の特定回路実施形態は図８のボックス９０内に示されている。
【００８４】
また、図８は、反射波を防止するか又は最少にするため、入力にインピーダンスを提供するのに使用される、図５には示されていない入力マッチング回路８０を示す。これは単に入力マッチング回路の一例であるばかりで、そのほかの多くの回路構成も用いられる。
【００８５】
入力信号は入力マッチング回路８０へのノード７０で電力モード増幅器に接続される。入力マッチング回路８０内において、インダクタ９００３がノード７０とノード９００６間に接続され、キャパシタ９００９がノード９００６とノード９０１１間に接続され、キャパシタ９０１３がノード９００６と基準電圧ライン、つまり接地間に接続される。
【００８６】
図８の実施形態はバイポーラ接合トランジスタ（ＢＪＴ）を使用する。しかし、ほかの具体例において、本発明はヘテロ構造バイポーラトランジスタ、ヘテロ接合バイポーラトランジスタ、ＭＯＳトランジスタ、電界効果トランジスタ（ＦＥＴ）、ＭＥＳＦＥＴ、ＪＦＥＴ、ＢｉＣＭＯＳ、トライオード、相補形金属酸化膜半導体（ＣＭＯＳ）トランジスタ技術、金属酸化膜半導体トランジスタ、ｐ形金属酸化膜半導体トランジスタ、ｎ形金属酸化膜半導体トランジスタ、高電子移動度トランジスタ、又は金属半導体電界効果トランジスタ、及びその類似素子、及びそのほかのタイプの能動素子を適宜組み合わせて使用することもできる。これら素子はシリコン、ガリウム砒素、シリコン絶縁体、又はシリコンゲルマニウムを含む半導体技術を用いて製造し得る。また、ナノテクノロジーを用いて一つ以上の素子を製造することもできる。さらに、図示の特定形のＢＪＴはｎｐｎ形素子である。しかし、変化が必要ならば、この回路構成はｐｎｐ形素子も使用し得ることが分かる。さらにほかの例として、ＮＭＯＳ（又はｎ−チャネルＭＯＳＦＥＴ）又はＰＭＯＳ（又はｐ−チャネルＭＯＳＦＥＴ）素子も使用し得る。ＣＭＯＳ生産技術は単一集積回路用のＮＭＯＳ及びＰＭＯＳ素子形の製造ができるようにする。
【００８７】
ドライバ１００は、ベースがノード９０１１に接続されエミッタが基準電圧（具体的な具体例においては接地）に接続される、ドライバトランジスタとも呼ばれるＢＪＴトランジスタＱ５を有する。ＢＪＣトランジスタＱ５のコレクタはドライバの出力でありながら第１インピーダンスマッチング部１３０の入力であるノード９０１５に接続される。ドライバに対して示した回路構成は単に使用可能なドライバ回路の例であるばかりで、ほかの増幅器設計も使用できる。ドライバ１００はエミッタ共通形増幅回路である。使用可能なほかの増幅回路構造はベース接地（common base）、カスケード（cascade）及びカスコード（cascode）を含む。これら増幅回路は図８に示すから或いは説明した相違したバイアス回路及び電圧又は電流を要求することもでき、その回路を適切に変化させることもできる。
【００８８】
二つの電圧源、つまり第１電圧及び第２電圧を介してＤＣ電力がＢＪＴトランジスタ（Ｑ５）に供給される。第２電圧はトランジスタ９０１７及び抵抗又はインピーダンス９０１９を介してノード９０１１に供給される。第２電圧と基準電圧間にはキャパシタ又はキャパシタンス９０２１が接続される。トランジスタ９０１７のベース電極はノード９０２３に接続される。第１電圧とノード９０２３間にはレジスタ９０２５が接続される。ノード９０２３と基準電圧間には二つのダイオードが接続される。二つのダイオードを示したが、バイアス電圧を供給するため、ほかの数の（電圧降下用）ダイオードも使用することができる。より多くのダイオードを提供すると電圧降下が大きくなる。
【００８９】
特定の具体例において、電圧はおよそ２．８５Ｖである。第１電圧は電圧安定器などの電圧源から複数電力モード増幅回路に供給される比較的一定の電圧であり得る。前述したように、前記回路構成の応用は、バッテリから電力が供給される移動又はセルラーホーンなどのバッテリ式装置にある。このような応用においては、バッテリ条件に応じて一つ以上の電圧源の特定のレベルが変わり得る。新しく充電されたとき、バッテリは通常高い電圧レベルを提供し、特定バッテリ技術又は化学成分（例えば、ニッケルメタル水素バッテリ、ニッケルカドミウムバッテリ、リチウムイオンバッテリ、鉛蓄電池）に応じて、この電圧レベルはバッテリーが枯渇するにつれて次第に降下する。特定の具体例において、第２電圧はバッテリ状態に対応するレベルを有する電圧源である。例えば、バッテリが完全に充電されたとき、第２電圧は４．２Ｖであり、バッテリがほぼ枯渇するか又は全く枯渇したとき、第２電圧はおよそ３．２Ｖである。図８の増幅回路はバッテリの全ての電圧条件で適切に動作しなければならない。一般に、正常動作中に現われる最低電圧レベルで最悪の動作条件が与えられるが、これはバッテリがほぼ枯渇したときに発生する。
【００９０】
第１インピーダンスマッチング部１３０はノード９０１５とノード７２間に接続される。図８の実施形態において、第１インピーダンスマッチング部はノード９０１５と第２電圧間に接続された伝送ライン９０２８と、第２電圧と基準電圧間に接続されたキャパシタ９０３０と、ノード９０１５とノード７２間に接続されたキャパシタ９０３２とを含む。
【００９１】
伝送ラインは単に直列インダクタ及びシャントキャパシタのラダーネットワーク（ladder network）として設計できる線又はワイヤであり得る。伝送ラインの特性は線又はワイヤの長さ及び幅によるが、これは設計変数である。一具体例において、伝送ラインは電線長さが媒体内の案内波長の１／１０以上である線である。この波長は通常特定の媒体に応じて変わる。例えば、媒体が空気対半導体であれば波長が違うであろう。半導体媒体と２ＧＨｚの信号に対して、伝送ラインはおよそ１０μｍ以上の線長を有し得る。この伝送ラインの幅はおよそ５μｍ以上であり得る。
【００９２】
ほかの具体例において、伝送ラインは電線長が媒体内の案内波長の１／２０以上である線である。ほかの具体例において、伝送ラインは電線長が媒体内の案内波長の１／３０である線である。ほかの具体例において、伝送ラインは電線長が媒体内の案内波長の１／５０である線である。ほかの具体例において、伝送ラインは電線長が媒体内の案内波長の１／１００である線である。
【００９３】
ノード７２とノード７４間には第２インピーダンスマッチング部１４０が接続される。図８の実施形態において、第２インピーダンスマッチング部は、ノード７２と基準電圧間に接続されたインダクタ９０３７と、ノード７２とノード７４間に接続されたキャパシタ９０３９を含む。この回路又は本発明のどんな回路のインダクタはインダクタンス装置を提供するためのどんな技術によっても構成できる。インダクタンス装置の例又はインダクタの実施形態はワイヤボンディング、伝送ライン、マイクロストリップライン、ストリップライン、同軸ケーブル、又は共面導波管を含む。これらのいずれか又はこれらの組合せを使用して、回路図にインダクタ記号で示すものなどの本発明のインダクタンスを構成し得る。
【００９４】
ノード７２とノード７６間にはインピーダンス変換回路１７０が接続される。図８の実施形態において、インピーダンス変換回路は、ノード７２とノード９０４２間に接続されたキャパシタ９０４２と、ノード９０４４と基準電圧間に接続されたキャパシタ９０４６と、ノード９０４４とノード７６間に接続されたインダクタ９０４８とを含む。
【００９５】
ノード７４とノード９１１６間には電力ステージが接続される。電力ステージはベースがノード７４に接続されたＢＪＴトランジスタＱ６と、ノード９１１６に接続されたコレクタと、基準電圧に接続されたエミッタとを含む増幅回路である。ドライバ１００と同様に、電力ステージ１２０はエミッタ共通形増幅回路である。使用可能なほかの増幅回路構造は共通ベース、カスケード及びカスコードを含む。これら増幅回路はいろいろなバイアス回路と図８に示すか又は説明した電圧又は電流を要求することができ、この回路を適切に変えることもできる。また、電力ステージ１２０はドライバ１００からのほかのタイプの増幅回路であり得る。
【００９６】
電力ステージは電圧制御ノード９０５１での電圧に応じてターンオン又はターンオフできる。図８は印加電圧制御回路９０の特定の実施形態を示す。類似機能を果たすほかの回路も使用できる。電圧制御ノードが第１レベル（例えば、およそ第１電圧のレベル又は２．８５Ｖ）にあるとき、この増幅回路は低電力モードにあり得る。電圧制御ノードが第２レベル（例えば、およそ基準電圧のレベル又は接地又は０Ｖ）にあるとき、この回路は高電力モードにあり得る。低電力モードにあるとき、トランジスタＱ６は高インピーダンスモードにあり、電流を殆ど引かない。高電力モードにあるとき、トランジスタＱ６が動作して電流を引くことにより、その入力信号を増幅させることができる。一具体例において、高電力モードで、電力ステージはおよそ５〜１５ｄＢのゲインを提供する。しかし、的確なものは使用トランジスタ又は装置技術あるいは増幅回路がどんなにバイアスされるかによる。以下、ＣＭＯＳ及びＭＥＳＦＥＴなどのほかの技術を用いて構成する複数モード増幅器のほかの具体例を説明する。
【００９７】
動作中、ノード９０５１での電圧レベルに応じて、第１電圧からの電流はノード９１０３を通過した後、（ａ）トランジスタ９１０５を介して基準電圧に進むか、又は（ｂ）トランジスタ９１０８を介してノード７４、そしてトランジスタＱ６のベースに進む。低電力モードにあるとき、ノード９０５１は２．８５Ｖであり、トランジスタ９１０５を経由する経路に比べて、比較的小さい電流がトランジスタ９１０８を通過し、トランジスタＱ６がほぼ基準電圧又は０Ｖにあるので、電力ステージはオフされる。高電力モードにあるとき、ノード９０５１は基準電圧又は０Ｖであり、トランジスタ９１０８を経由する経路に比べて、比較的小さい電流がトランジスタ９１０５を通過し、トランジスタＱ６のベースがおよそ１．０Ｖ及び１．４Ｖであるので、電力ステージが動作するか又はオンされる。
【００９８】
第３インピーダンスマッチング部１５０はノード９１１６とノード７６間に接続される。図８の実施形態において、第３インピーダンスマッチング部は、ノード７６と第２電圧間に接続された伝送ライン９０７２と、第２電圧と基準レベル間に接続されたキャパシタ９０７４とを含む。特定の実施形態において、キャパシタ９０７４はおよそ１００ピコファラドと比較的大きい。このキャパシタは第２電圧でＲＦ又は仮想接地を提供し、第２電圧を安定させる。ノード９１１６と基準レベル間にはキャパシタ９１１９が接続される。ノード９１１６とノード７６間にはインダクタ９１２２が接続される。
【００９９】
図８のＭＭＩＣボックス内の一つ以上のほかの構成部品と同じ集積回路にはインダクタ９１２２が形成できる。特定の具体例において、インダクタ９１２２はノード９１１６とノード７６での構成部品間のワイヤボンドラインを使用して形成される。また、インダクタ９１２２はインダクタコイルなどの受動部品を使用して形成できる。
【０１００】
一具体例において、ＭＭＩＣボックス内に示す部品はオンチップであるが、これはこれら部品が同一半導体ダイ又は半導体ボディなどの単一集積回路に含まれることを意味する。単一集積回路上にできるだけ多くの構成部品を含ませると、費用が節減され、増幅器に必要な空間が減る。これは消費者がよりコンパクトな形態因子を望む携帯用電子機器にとって特に重要である。ほかの具体例において、ＭＭＩＣボックス内に示す一つ以上の部品は別個の部品又は違う集積回路を用いてオフチップでなり得る。ノード７６と出力信号ノード２４０間には第４インピーダンスマッチング部１６０が接続される。図８の実施形態において、第４インピーダンスマッチング部はノード７６とノード９０８４間に接続される伝送ライン９０８２と、ノード７６と基準レベル間に連結されたキャパシタ９０８８と、ノード９０８４と出力信号２４０間に接続されたキャパシタ９０９０とを含む。一具体例において、キャパシタ９０８６は最適のキャパシタであって、本発明のある具体例においては省くこともできる。また、具体例によって、このキャパシタは寄生キャパシタンスを使用して構成できる。寄生キャパシタンスの実施例としては、ノードに付着した装置又は部品のサイズ又は多数の装置のため、ライン又はそのほかのコンダクタ（例えば、長い線長）のキャパシタンス、トランジスタゲートのキャパシタンス、及びノードでのキャパシタンスを含む。
【０１０１】
図９はドライバ１１０が可変ゲイン増幅器（ＶＧＡ）である場合の本発明のほかの具体例を示す。ゲイン制御回路９１はドライバのゲインを制御するための信号を発生させる。図９の回路構成は類似して動作するもので、図５の回路構成と同じ利点を提供する。しかし、図９の実施形態はゲインがドライバ１１０を使用して変化できる場合の付加特徴を有する。
【０１０２】
この回路構造は特定の応用で可変ゲインが必要な場合に使用し得る。また、この回路は固定ゲイン用途にも使用できるが、この際ドライバ１１０のゲインは固定されている。これにより、違う部品を有する必要なしでこの回路をいろいろな用途に使用することができる。また、無線電話基準が変わり、いろいろなシステムに多様なゲインが要求されるので、本発明の可変ゲインバージョンは各規準に合う別個の部品の必要なしでいろいろなシステム仕様に対応するのに使用することができる。例えば、本発明の増幅器はヒューズ、レーザーカッティング、プログラマブルセル、又はそのほかの製造後の技術により電気的にプログラミングできる。
【０１０３】
ほかの方法として、固定ゲインの応用において、ドライバ１１０はプレディストータ（predistorter）回路として機能し得る。プレディストータ回路はメインステージ増幅器のゲインロールオフ（gain roll off）を補償するため過度に強調する。一般に、電力が上昇するにしたがって、増幅器のゲインが低下する。メインステージ１２０でのこのゲイン低下を補償するため、ドライバ又はプレディストータ回路１１０は電力が上昇するにつれて自分のゲインを増大させるので、回路構成（増幅器１１０及び１２０）の総ゲインはより一定になって、特に高電力領域で増幅器の直線性を増大させる。したがって、プレディストータ１１０を使用するとき、この回路構成はより広い電力範囲に対して固定ゲインを提供する。
【０１０４】
図９は本発明の基本的な二つの増幅器の実施形態を提供する。第１ステージは固定ゲインあるいは可変ゲイン増幅ステージであり得る。後者はプレディストータとして使用できる。基本概念はＤＣ電流の消耗を減らすため複数ステージ増幅器の一つ以上のステージをバイパスすることである。例えば、Ｎ−ステージ増幅器に対しては、何のスイッチも使用せずにバイパススイッチング回路を用いてＮ番目、（Ｎ−１）番目など第２ステージをバイパスすることができる。後のステージ（例えば、Ｎ番目）はより多いＤＣ電流を消耗するためバイパスすることが好ましい。低電力モードのとき、電圧制御回路９０はメインステージをターンオフする。インピーダンス変換部１７０はバイパス回路として機能する。核心アイディアはこの回路が何の高価のスイッチも含まなくてもバイパススイッチング回路として機能することであり、これはインピーダンスマッチング部１、２、３及び４を最適化することにより作られる。
【０１０５】
特定の実施形態において、本発明は第１ノードと第２ノード間に連結された第１回路ブランチであり、この第１回路ブランチはＮ個の直列状態の増幅ステージを有するが、ここでＮは０以上の整数である。第２回路ブランチは第２ノードと第３ノード間に連結され、この第２回路ブランチはＭ個の直列状態の増幅ステージを有するが、ここで、Ｍは１以上の整数である。第３回路ブランチは第２ノードと第３ノード間に連結され、この第３回路ブランチはインピーダンス変換部を有する。回路の第１動作モード中、第２部ランチのＭ個の増幅ステージのなかで少なくとも一つの増幅ステージはオフ状態であるので、オン状態でより少ない電力を消耗し、第１部ランチのＮ個の増幅回路から出力される信号は第３回路ブランチを通過する。回路の第２動作モード中、第２回路ブランチのＭ個の増幅ステージはオン状態であり第１ブランチのＮ個の増幅ステージから出力される信号は第２回路ブランチを通過する。動作において、Ｎが０であるとともにＭが１以上であると、バイパス回路は増幅器の全ての増幅ステージをバイパスするが、これは増幅があるか又はないことを意味する。
【０１０６】
図１０は二つのドライバと一つの電力ステージを有する本発明のほかの具体例を示す。図５の実施形態に比べ、この増幅回路は電圧制御回路９０により制御される第２ドライバ１０５と、第２インピーダンスマッチング部１４０とメイン電力ステージ１２０間に位置する第５インピーダンスマッチング部１４５をさらに含む。第１ドライバ１００は図９のドライバ１１０のように固定ゲインを有するか又は可変ゲイン（又はプレディストータ）を有する。バイパスノード７２には各ブランチに対するインピーダンスマッチング部（すなわち、第１インピーダンスマッチング部１３０、第２インピーダンスマッチング部１４０及びインピーダンス変換部１７０）がある。図１１は第１ドライバ１１０がゲイン制御回路９１により制御される可変ゲイン増幅器である構造を示す。この違いのほかに、この回路は図１０の回路と類似して動作する。この三つのステージ増幅器の動作中、第３（最後及びメイン）ステージと第２ステージは共にバイパスされるので、第１ステージのみが常にターンオンされる。この場合、低電力モードにあるとき、電圧制御回路は第２ステージ及び第３ステージをターンオフさせる。
【０１０７】
図１０の回路は最大三つのゲインステージを有するが、図５の回路は最大二つのゲインステージを有する。インピーダンス変換部１７０を有するバイパス経路は第２ドライバとメイン電力ステージをバイパスする。低電力モードにあるとき、第２ドライバとメイン電力ステージが共にオフされ最少電流を引く。高電力モードにあるとき、第２ドライバとメイン電力ステージがオンされてゲインを提供する。
【０１０８】
より多いゲインステージがあるため、一般に図１０の回路は図５の回路より多いゲインを有する。また、図１０にはより多くのステージがあるため、設計自由度が増大して、その設計及び利用がより柔軟になる。これにより、ガリウム砒素対シリコンなどの技術で複数ノード増幅器を設計することができる。ガリウム砒素技術の増幅器は一般により高いゲインを提供するので、シリコンなどの技術によるゲインと同じゲインを得るのに少ない増幅ステージが必要である。
【０１０９】
図１２は増幅回路のほかの具体例を示す。本具体例は図１０と類似し、本具体例にはゲインを上昇させるための三つの増幅ステージがある。しかし、インピーダンス変換部を有するバイパス経路は図１０のように第２ドライバステージでなくメイン電力ステージのみをバイパスする。
【０１１０】
この回路は、第２ドライバ及びメイン電力ステージの代わりにメイン電力ステージのみがバイパスされる。
【０１１１】
図１３は図１２の増幅回路のより詳細な回路図を示す。図１２の各ブロックの詳細部は類似参照番号で示したボックス内に示す。この詳細部はブロック８５及び１０５を除いて、図８で前述したものと類似する。本具体例において、第２ドライバ１０５の増幅回路はメインドライバの増幅回路と類似しているが、トランジスタのサイズが小さい。しかし、前述したように、ほかの増幅回路の設計及び構造を複数モード増幅器用のどんな組合せでも使用することができる。
【０１１２】
図１４は前述した利点を提供するためドライバ１１０が可変ゲイン増幅器又はプレディストータである、図１２と類似した増幅回路を示す。図１４は図９で説明した概念と類似した概念に基づくものであるが、この概念は図１４で三つのステージまで拡張される。
【０１１３】
図１５は第１インピーダンスマッチング部ブロック１３０と第２インピーダンスマッチング部ブロック１４０に対するいろいろなほかの回路配列を示す。この回路のいずれも図５及び図８ないし図１４で前述した複数モード増幅回路内の対応ブロック内に置き換えることができる。
【０１１４】
例えば、構成１５−１において、複数モード増幅回路のブロック１３０はボックス１６０５内に示すものと取り替えることができ、ブロック１４０はボックス１６０７内に示すものと取り替えることができる。ボックス１６０５及び１６０７内のこの回路組み合わせは前述したように第１インピーダンスマッチング部及び第２インピーダンスマッチング部の機能性を提供する。構成１６−２〜１６−９にはほかの回路組合せが示されている。本発明の複数増幅回路を形成するため、この回路のほかの具体例のいずれも使用し得る。図１６は単に可能な回路組合せの例を示すばかりで、消耗的であることを意味するものではない。そのほかの組合せも可能である。
【０１１５】
図１７はインピーダンス変換部ブロック１７０に対するいろいろな異なる回路配列を示す。これら回路のいずれも図５及び図８ないし図１４の増幅回路内の対応ブロック内に置き換えることができる。
【０１１６】
例えば、構成１７−１において、複数モード増幅回路のブロック１７０はボックス１８０５内に示すものと取り替えることができる。ボックス１８０５内の回路は前述したインピーダンス変換部の機能性を提供する。構成１７−２〜１７−８にはそのほかの回路が示されている。これらほかの回路具体例のいずれも本発明の複数モード増幅回路を形成するのに使用し得る。図１７は単に可能な回路の例を示すばかりで、消耗的であることを意味するものではない。そのほかの回路も可能である。
【０１１７】
図１８は図１４のより詳細な回路図を示す。しかし、図１８の回路では第１インピーダンスマッチング回路１３０が省かれている。したがって、インピーダンス変換部１７０はノード７２でドライバステージ増幅器Ｑ５に直接接続される。また、単一インダクタを使用してインピーダンス変換部１７０が実現される。よって、純効果は部品数の減少であるので、増幅器モジュールの費用が低減される。
【０１１８】
図１８の例が示すように、本発明による増幅器を実施するため、本発明の概念を実現するように、インピーダンスマッチング部１３０、１４０、１５０、１６０を全て使用する必要はない。そのほかのインピーダンスマッチング部１４０、１５０、１６０及びインピーダンス変換部１７０を最適化することにより、インピーダンスマッチング部のなかで一つ以上を除去することができる。例えば、一実施形態において、第２インピーダンスマッチング部１４０を省くことができる。ほかの実施形態においては、第３インピーダンスマッチング部１５０を省くことができる。ほかの実施形態において、第４インピーダンスマッチング部１６０を省くことができる。さらにほかの具体例において、これらインピーダンスマッチング部のいずれかの組合せも省くことができる。
【０１１９】
図１９は電圧制御回路９０に対するいろいろな異なる回路配列を示す。これら回路のいずれも図７及び図８ないし図１４の増幅回路内の対応ブロック内に置き換えることができる。
【０１２０】
例えば、構成１９−１において、複数モード増幅回路のブロック９０はボックス１９０５内に示すものと取り替えることができる。ボックス１９０５内の回路は前述したように電圧制御回路機能性を提供する。そのほかの回路が構成１９−２〜１９−４に示されている。本発明の複数増幅回路を形成するため、これらほかの回路具体例のいずれも使用することができる。図１９は単に可能な回路の例を示すばかりで、消耗的であることを意味するものではない。そのほかの回路も可能である。
【０１２１】
図２０はＣＭＯＳ技術を使用して構成した本発明の複数モード増幅回路を示す。これは図５に示すような二つのステージを有する実施形態である。この図は単に本発明の一具体例を示すばかりで、そのほかの具体例も可能である。例えば、図１５ないし図１７及び図１９に示す回路に対するほかの回路構成のいずれも図２０のブロックと置き換えることができる。
【０１２２】
図２１はＣＭＯＳ技術を使用して構成した本発明の複数モード増幅回路を示す。これは図１２に示すような三つのステージを有する実施形態である。この図は単に本発明の一具体例を示すばかりで、ほかの具体例も可能である。例えば、図１５ないし図１７及び図１９に示す回路に対するほかの回路構成のいずれも図２１のブロックと置き換えることができる。
【０１２３】
図２２はＭＥＳＦＥＴ技術を使用して構成した本発明の複数モード増幅回路を示す。これは図５に示すような二つのステージを有する実施形態である。この図は単に本発明の一具体例を示すばかりで、ほかの具体例も可能である。例えば、図１５ないし図１７及び図１９に示す回路に対するほかの回路構成のいずれも図２２のブロックと置き換えることができる。
【０１２４】
図２３はＭＥＳＦＥＴ技術を使用して構成した本発明の複数モード増幅回路を示す。これは図１２に示すような三つのステージを有する実施形態である。この図は単に本発明の一具体例を示すばかりで、ほかの具体例も可能である。例えば、図１５ないし図１７及び図１９に示す回路に対するほかの回路構成のいずれも図２３のブロックと置き換えることができる。
【０１２５】
図２４はバイアス変調回路を有する図５の増幅回路の実施形態を示す。図２４はバイアス変調回路の第２電圧制御回路９５をさらに示す。本実施形態のバイアス変調回路は単一ブロックとして示したが、ほかの実施形態において、この回路は二つ以上のブロックに分けることができる。この回路の動作を制御するため、第２電圧制御回路９５にはモード制御電圧（図示せず）が連結される。第２電圧制御回路９５はドライバ１００及び電力ステージ１２０に接続される。動作において、モード制御電圧は第２電圧制御回路９５の動作を制御する。モード制御電圧に応じて、動作特性を変更し電力ステージ１２０をオン状態又はオフ状態にするため、第２電圧制御回路９５はドライバ１００のバイアスを変える。
【０１２６】
一具体例において、増幅器を構成するために使用されるドライバ１００の電力消費を減らすためドライバ１００のバイアスを変えるようにモード制御電圧及び第２電圧制御回路９５が使用される。増幅器はクラスＡ、クラスＡＢ、クラスＢ及びそのほかのクラスなどの設計又は多様な動作モードを有する。増幅器がクリップし始めるまで出力トランジスタがずっと電力を引くため、増幅器の完全クラスＡの動作は非常に直線的な伝送曲線でありながら高い電力消費を表わす。したがって、クラスＡの増幅器は低い歪み及び高い電力消費を有するので、多量の熱を発生させる。クラスＢの増幅器は予備電流が０であり、信号があるとき電力を消費し始める。クラスＢの増幅器は良い電力効率を有し、この形の増幅器は特にＡ形増幅に比べるとき、かなりの歪みを有する。
【０１２７】
増幅器はクラスＡとクラスＢ間のどこかで動作し得るが、これはクラスＡＢ増幅器として知られる。クラスＡＢ増幅器は入力サイクルの半分以上で全部より小さいサイクルに対して電流が流動する。本発明において、低電力モードで、増幅器が付加の電力を節減するが同時に良い出力特性を提供するようにドライバ１００などの増幅器のバイアシングが変かし得る。回路内の増幅器の数に応じて、本発明の技術は電力消耗及びゲイン又は増幅程度を変化させるために使用し得る。
【０１２８】
例えば、図２４の回路において、高電力モードで、電力ステージ１２０はオンであり、ドライバ１００はオンである。低電力モードで、電力ステージ１２０はオフであり、ドライバ１００はオンである。これは図５の増幅回路と類似している。しかし、図２４において、第２電圧制御回路９５は図５のものに比べて、ドライバ１００のバイアシングをさらに変化させて（例えば、減らして）電力消耗を低めることができる。言い換えれば、ドライバ１００は高電力モード及び低電力モードの両方でオンであるが、ドライバ１００は高電力モードでより低電力モードで電力消耗が低い。これにより、電力がさらに節減される。本発明のこの特徴は付加の電力節減を得るように回路のどんな増幅器にも適用できる。
【０１２９】
本発明のバイアス変調回路は本発明で説明した全ての電力増幅モジュール構成、つまり二つのステージ、三つのステージ、四つのステージ、及びＮ個のステージを有する実施形態に加えることができる。図２４は本発明の概念を説明するための単純な例として与えられたが、類似回路及び技術をそのほかの電力増幅モジュール構成にも適用することができる。例えば、図５、図８ないし図１４、図１８、図２０ないし図２３の電力増幅モジュール構成にバイアス変調回路を使用し得る。
【０１３０】
バイアス変調用の第２電圧制御回路９５はモード制御信号を取り、低電力モードで第１ステージトランジスタへのバイアス電流を減らす。バイアス変調用の第２電圧制御回路９５と電圧制御回路９０の違いはバイアス制御変調回路がバイアスをターンオフさせないで低電力モードでのバイアス供給を減らすばかりであるという事実である。このように、第１ステージトランジスタへのバイアス供給は低電力モードで減少して、低電力モードでの効率を最大にする。この回路を加えると、低電力モードでの効率がさらに向上する。
【０１３１】
図２５は増幅バイアス変調を有する図１２の三つのステージを有する増幅器構成の一具体例を示す。図１２において、スイッチのないスイッチング電力増幅器は低電力モードにあるとき一つ以上のステージをターンオフさせる。例えば、図１２の三つのステージを有する実施形態において、電圧制御回路９０は低電力モードにあるとき最終ステージ（電力ステージ１２０）をターンオフさせる。図２５の構成において、低電力モードで第２ドライバへの減少したバイアス供給電流（零入力電流）が印加できるように、第２ドライバ１０５に付加のバイアス変調回路が含まれる。言い換えれば、低電力モードでメイントランジスタがターンオフされ、さらに、第２ドライバのトランジスタが減少したバイアス電流レベル（クラスＡＢ、クラスＢに近い）でバイアスされる。このように、低電力モードの効率がさらに向上する。
【０１３２】
図２６Ａ及び図２６Ｂは本発明の減少したバイアス供給概念を示す。図２６Ａにおいて、制御信号（Ｖｃｎｔｒ）はメインステージ制御回路を効果的にターンオン又はターンオフさせるので、メインステージがオフ状態であるとき、総電力消耗を減らす。図２６Ｂの構成において、モード制御信号（Ｖｃｎｔｒ）はメインステージバイアス制御回路９０を使用してメインステージトランジスタをターンオフさせる。同時に、ドライバステージ制御回路９６を使用してドライバトランジスタへのバイアス電流を減らす。前述したように、ブロック９５内の回路構成は複数ブロックに分けられる。例えば、メインステージ制御回路はドライバステージ制御回路９６とは異なるブロック内にあり得る。
【０１３３】
図２７は図２６Ｂのバイアス変調回路構成の特定実施形態のより詳細な回路図を示す。図２７はボックス９５内の制御回路の詳細部を示す。ボックス９５は図２６Ａでのように回路９０を有する。また、ボックス９５内にはドライバ２のトランジスタへのバイアス電圧を減らす前述のバイアス変調回路があるので、低電力モードでの電力消耗をさらに減らす。二つの電圧レベル、つまりＶｒｅｆ及びＶＣＣがあるが、これは第１定電圧と第２定電圧とも示す。動作において、モード制御電圧（Ｖｃｎｔｒ）に応じて、メイントランジスタドライバはオン又はオフされ、第２ドライバトランジスタは特定の動作モード、つまり高バイアスモード又は低バイアスモードとなり、ここで高バイアスモードは低バイアスモードでより高電力の費用で増幅を増大させる。動作において、電圧（Ｖｃｎｔｒ）を上昇させると、第２ドライバでのバイアス電圧が低下する。電圧（Ｖｃｎｔｒ）を低下させると、第２ドライバでのバイアス電圧が上昇する。したがって、第２ドライバでのバイアス電圧はＶｃｎｔｒに対して負の関係を有する。しかし、ほかの実施形態において、Ｖｃｎｔｒと第２ドライバ間の関係は正であり得るが、この際、Ｖｃｎｔｒの上昇はバイアス電圧を上昇させ、Ｖｃｎｔｒの低下はバイアス電圧を低下させる。また、図２７の回路構成はボックス９０及びボックス９６の回路構成に用いられる共通Ｖｃｎｔｒ信号を示す。ほかの実施形態において、この信号は別個の信号である。
【０１３４】
図２８はドライバステージ制御回路構成の四つの例を示す。構成２８−１は第２ドライバのバイアスを微細チューニングするため（Ｖｃｎｔｒに接続されたインピーダンスのほかに）二つのレジスタ又はインピーダンスを有する。しかし、（Ｖｃｎｔｒに接続されたインピーダンスのほかに）構成２８−２及び構成２８−３などの一つのレジスタ又はインピーダンスのみが必要であり得る。一般に、多数のダイオードは電圧又は電位差がより大きくなることを意味する。これら構成のいずれも図２７の回路構成９６と置き換えることができる。
【０１３５】
図２９Ａはバイアス電圧を変えるため増幅回路に接続された電圧制御回路を示す。図２９Ｂ及び図２９Ｃは設計段階で第２ドライバトランジスタへのバイアス供給電流を微細にチューニングするためにＲ１又はＲ２をどのように使用し得るかを示すグラフである。設計中により小さいＲ１及びＲ２レジスタを使用することにより、第２ドライバの零入力電流が減少する。この曲線の極端な場合はＲ１及びＲ２が０であるときであるが、この際、第２ドライバのステージは低電力モードのメインステージトランジスタの場合のように殆どターンオフされる（メインステージトランジスタのバイアス制御回路９０を参照）。
【０１３６】
図３０は電流変化対出力電力のグラフを示す。このバイアス変調概念は、第２ドライバのバイアス電流を減らすことにより低電力モードでの総バイアス電流がさらに減少するようにする。電流減少は実際の低電力領域でより著しくて、ＣＤＭＡ基盤のハンドセットの通話時間を改良させる特定応用に有利である。グラフにおいて、実線は電力消耗を減らすためバイアス変調する電力増幅器モジュール（ＰＡＭ）に対するものである。点線はスイッチングのみを行う（すなわち、メイン増幅器をターンオフさせるため）電力増幅器モジュールに対するものである。
【０１３７】
図３１は効率（ＰＡＥ）対出力電力のグラフを示す。電流消耗が減少すると、低電力モードでの効率がさらに改良される。グラフにおいて、実線は電力消耗を減らすためバイアス変調を行う電力増幅器モジュールに対するものである。点線はスイッチングのみを行う（すなわち、メイン増幅器をターンオフさせるため）スイッチングのみを行う電力増幅器モジュールに対するものである。
【０１３８】
図３２はＡＣＰＲ対出力電力のグラフを示す。低電力モードでのバイアス電流をさらに減らすことにより、当然に折衷の直線性が予測できる。しかし、この結果は依然として許容限界内にある。言い換えれば、直線性をシステム（例えば、ＣＤＭＡシステム）の限界内に維持しながらより折衷して総電流消費を最小化しようとする。
【０１３９】
図３３はゲイン対出力電力のグラフを示す。低電力モードでのバイアス電流をさらに減らすことにより、第２ドライバのステージへのバイアスがクラスＡＢでなくてクラスＢの場合にほぼ近い。クラスＢ増幅器において出力電力が増大するにつれてゲインが拡張されることは当然なものである。このグラフは低電力モードでのこのようなゲイン変化を明らかに示す。総零入力電流が１０ｍＡに減少したとき、ゲインはおよそ２ｄＢであり得る。本発明の基本電力増幅器構成（バイアス変調なし）は２２ｍＡの総零入力電流を与える。
【０１４０】
以上、本発明の具体例を本発明の例示のために説明したが、本発明を前述した特定形態に制限するか又は消耗的であるというのはない。前記の教示から多くの変形例及び修正例が可能である。したがって、本発明の範囲は特許請求の範囲によって決められる。
【図面の簡単な説明】
【０１４１】
【図１】バイパススイッチを用いる従来の複数電力モード用電力増幅器を示す図である。
【図２】ほかのバイパススイッチを用いる従来の複数電力モード用電力増幅器を示す図である。
【図３Ａ】λ／４バイパス伝送ラインの出力端子に接続されたバイパススイッチを用いる従来の複数電力モード用電力増幅器を示す図である。
【図３Ｂ】λ／４バイパス伝送ラインの入力端子に接続されたバイパススイッチを用いる従来の複数電力モード用電力増幅器を示す図である。
【図４】ほかのバイパススイッチを用いる従来の複数電力モード用電力増幅器を示す図である。
【図５】本発明の一具体例による、バイパススイッチ回路なしで電力モード遷移構造を用いる高効率の複数電力モード用電力増幅器を示す図である。
【図６】バイパススイッチのない電力モード遷移構造を詳細に説明する図５の高効率の複数電力モード用電力増幅器を示す図である。
【図７Ａ】本発明の一具体例による複数電力モード用電力増幅器の高電力モード及び低電力モードに相当するゲイン特性を示すグラフである。
【図７Ｂ】本発明の一実施例による複数電力モード用電力増幅器の高電力モード及び低電力モードに相当する電力付加効率（ＰＡＥ）特性を示すグラフである。
【図８】複数電力モード用電力増幅器の二つのステージを有する実施形態のより詳細な回路図を示す。
【図９】ドライバが可変ゲイン増幅器（ＶＧＡ）又はプレディストータ回路である場合の複数電力モード用電力増幅器のほかの具体例を示す図である。
【図１０】三つのステージ、二つのドライバ及び一つの電力ステージを有する複数電力モード用電力増幅器のほかの具体例を示す図である。
【図１１】ドライバのなかで一つのドライバが可変ゲイン増幅器又はプレディストータ回路である場合の三つのステージを有する複数電力モード用電力増幅器のほかの具体例を示す図である。
【図１２】インピーダンス変換部がメイン電力ステージのみをバイパスする、三つのステージを有する複数電力モード用電力増幅器のほかの具体例を示す図である。
【図１３】図１２の増幅回路のより詳細な回路図を示す。
【図１４】ドライバのなかで一つのドライバが可変ゲイン増幅器又はプレディストータ回路である場合の図１２の増幅回路のほかの具体例を示す図である。
【図１５】第１インピーダンスマッチング部及び第２インピーダンスマッチング部に対するいろいろな相違した回路構成を示す図である。
【図１６】第３インピーダンスマッチング部及び第４インピーダンスマッチング部に対するいろいろな相違した回路構成を示す図である。
【図１７】インピーダンス変換部に対するいろいろな異なる回路構成を示す図である。
【図１８】図１４の増幅回路の実施形態のより詳細な回路図を示す。
【図１９】電圧制御回路のいろいろな相違した回路構成を示す図である。
【図２０】ＣＭＯＳ技術を用いて構成した本発明の二つのステージを有する複数モード増幅回路を示す図である。
【図２１】ＣＭＯＳ技術を用いて構成した本発明の三つのステージを有する複数モード増幅回路を示す図である。
【図２２】ＭＥＳＦＥＴ技術を用いて構成した本発明の二つのステージを有する複数モード増幅回路を示す図である。
【図２３】ＭＥＳＦＥＴ技術を用いて構成した本発明の三つのステージを有する複数モード増幅回路を示す図である。
【図２４】バイアス変調回路構成を有する図５の増幅回路の実施形態を示す図である。
【図２５】増幅バイアス変調を有する図１２の三つのステージを有する増幅器構成の一具体例を示す図である。
【図２６Ａ】本発明の減少したバイアス供給概念を示す図である。
【図２６Ｂ】本発明の減少したバイアス供給概念を示す図である。
【図２７】図２６Ｂの構成のより詳細な回路図である。
【図２８】ドライバステージ制御回路構成の四つの例を示す図である。
【図２９Ａ】バイアス電圧を変更するため増幅器ドライバに接続された電圧制御回路を示す図である。
【図２９Ｂ】設計段階で第２ドライバのトランジスタへのバイアス供給電流を微細にチューニングするためにＲ１又はＲ２がどのように使用できるかを示すグラフである。
【図２９Ｃ】設計段階で第２ドライバのトランジスタへのバイアス供給電流を微細にチューニングするためにＲ１又はＲ２がどのように使用できるかを示すグラフである。
【図３０】電流変化対出力電力のグラフである。
【図３１】効率（ＰＡＥ）対出力電力のグラフである。
【図３２】ＡＣＰＲ対出力電力のグラフである。
【図３３】ゲイン対出力電力のグラフである。
【符号の説明】
【０１４２】
９０    印加電圧制御回路
１００  ドライバ
１２０  電力ステージ
１３０  第１インピーダンスマッチング部
１４０  第２インピーダンスマッチング部
１５０  第３インピーダンスマッチング部
１６０  第４インピーダンスマッチング部
１７０  インピーダンス変換器
【図１】
2005244862.tif 000003
【図２】
2005244862.tif 000004
【図３Ａ】
2005244862.tif 000005
【図３Ｂ】
2005244862.tif 000006
【図４】
2005244862.tif 000007
【図５】
2005244862.tif 000008
【図６】
2005244862.tif 000009
【図７Ａ】
2005244862.tif 000010
【図７Ｂ】
2005244862.tif 000011
【図８】
2005244862.tif 000012
【図９】
2005244862.tif 000013
【図１０】
2005244862.tif 000014
【図１１】
2005244862.tif 000015
【図１２】
2005244862.tif 000016
【図１３】
2005244862.tif 000017
【図１４】
2005244862.tif 000018
【図１５】
2005244862.tif 000019
【図１６】
2005244862.tif 000020
【図１７】
2005244862.tif 000021
【図１８】
2005244862.tif 000022
【図１９】
2005244862.tif 000023
【図２０】
2005244862.tif 000024
【図２１】
2005244862.tif 000025
【図２２】
2005244862.tif 000026
【図２３】
2005244862.tif 000027
【図２４】
2005244862.tif 000028
【図２５】
2005244862.tif 000029
【図２６Ａ】
2005244862.tif 000030
【図２６Ｂ】
2005244862.tif 000031
【図２７】
2005244862.tif 000032
【図２８】
2005244862.tif 000033
【図２９Ａ】
2005244862.tif 000034
【図２９Ｂ】
2005244862.tif 000035
【図２９Ｃ】
2005244862.tif 000036
【図３０】
2005244862.tif 000037
【図３１】
2005244862.tif 000038
【図３２】
2005244862.tif 000039
【図３３】
2005244862.tif 000040