(57)【要約】【課題】  砒素がドーパントとされたシリコンウェーハ表面に成長させるエピタキシャル膜の表面にピットが存在しないエピタキシャルウェーハの製造方法を提供する。【解決手段】  比抵抗が２．５ｍΩ・ｃｍ〜６．０ｍΩ・ｃｍを有する砒素がドーパントとされたシリコンウェーハを準備する。そして、シリコンウェーハの表面が親水面となるように洗浄する。この後、シリコンウェーハについて水素ベークを施す。さらにこの後連続して、シリコンウェーハの表面に厚さ１０μｍ以下の薄膜のエピタキシャル膜を成膜する。よって、従来設けていたエピタキシャル膜成膜前の塩酸ガスエッチング工程を省略している。この結果、厚さが１０μｍ以下の薄膜のエピタキシャル膜を備えたエピタキシャルウェーハであっても、下地のシリコンウェーハのＣＯＰに起因したエピタキシャル膜のピット数を低減することができる。【選択図】図１
2005244127.tif 000002
【特許請求の範囲】
【請求項１】
比抵抗が２．５ｍΩ・ｃｍ〜６．０ｍΩ・ｃｍとなるように砒素がドープされたシリコンウェーハの表面にエピタキシャル膜を成長させるエピタキシャルウェーハの製造方法であって、
シリコンウェーハの表面を親水面となるように洗浄する工程と、
上記洗浄工程の後、シリコンウェーハを水素ガス雰囲気で熱処理する工程と、
上記熱処理工程の後連続して、シリコンウェーハの表面にエピタキシャル膜を成長させる工程とを含むエピタキシャルウェーハの製造方法。
【請求項２】
上記エピタキシャル膜は、厚さが１０μｍ以下である請求項１に記載のエピタキシャルウェーハの製造方法。
【請求項３】
上記親水面となる洗浄は、過酸化水素水またはオゾン水を含む洗浄液を用いる請求項１または請求項２に記載のエピタキシャルウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は砒素がドープされたシリコンウェーハの表面にエピタキシャル膜を成膜するエピタキシャルウェーハの製造方法に関する。
【背景技術】
【０００２】
エピタキシャルウェーハは、シリコンウェーハの表面にエピタキシャル成長によるエピタキシャル膜が成膜されたものである。近年、ＭＯＳメモリデバイスの高集積化に伴い、α粒子によるメモリの誤動作（ソフトエラー）やＣＭＯＳ・ＩＣにおけるラッチアップが無視できなくなっている。これらの問題解決に、エピタキシャル膜を有するエピタキシャルウェーハが有効であることが認識されており、最近ではＣＭＯＳ・ＩＣの製造にエピタキシャルウェーハが積極的に使用され、ＭＯＳＦＥＴや高耐圧バイポーラ用のシリコンウエーハとして、砒素（Ａｓ）を添加したｎ型のシリコンウエーハにエピタキシャル膜を形成したエピタキシャルウエーハが注目されている。
【０００３】
従来に係るエピタキシャルウェーハの製造方法は以下の工程により処理される。まず、砒素がドーパントとされたシリコンウェーハを準備する。そして、この半導体ウェーハを水素ガス雰囲気に保たれた枚葉式のエピタキシャル装置の反応室に投入する。次いで、この反応室内の温度を略１１５０℃に昇温する。そして、反応室内の温度を略１１５０℃に保持した状態で、シリコンウェーハについて水素ベークを６０秒間行う。この水素ベークにより、シリコンウェーハ表面の自然酸化膜およびパーティクルが除去され、シリコンウェーハ表面が清浄化される。
次に、反応室内に塩酸ガスを導入し、シリコンウェーハについて塩酸ガスエッチングを行う。これにより、シリコンウェーハの最表面がエッチングされ、重金属不純物やパーティクルが除去されシリコンウェーハ表面が清浄化される。この後、反応室内に反応ガス（トリクロルシラン）を導入して、シリコンウェーハの表面にエピタキシャル膜を成長させる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
エピタキシャルウェーハは、下地となるシリコンウェーハ表面に複数のＣＯＰ（ピット）が生じていても、その表面上にエピタキシャル膜を成膜することから、ＣＯＰに起因した酸化膜耐圧特性の低下などを排除することができ有効である。なお、ピットが存在するシリコンウェーハの表面にエピタキシャル膜を成長させる前には、パーティクルなどがその表面に存在しないことが必要である。パーティクルが存在した状態で、この後、その表面にエピタキシャル膜を成長させると、積層欠陥やマウンドなどが発生するおそれが生じるからである。したがって、これまでは上記水素ベークを施した後、塩酸ガスエッチングを施してシリコンウェーハ表面を清浄化し、その後、シリコンウェーハの表面にエピタキシャル膜を成長させていた。
しかしながら、砒素をドープしたシリコンウェーハにエピタキシャル膜を形成した場合、成膜したエピタキシャル膜表面上に多数のピットが発生し、デバイス特性を悪化させてしまうという問題があることが判明した。これは他のドーパント（Ｂ，Ｐ，Ｓｂなど）を添加したシリコンウェーハを採用した場合には見られない現象であり、砒素をドープしたシリコンウェーハ表面にエピタキシャル膜を成膜した場合のみ観察される特有の現象であった。
【０００５】
この発明は、このような問題点に鑑みなされたもので、砒素がドーパントとされたシリコンウェーハ表面に成長させる薄膜のエピタキシャルウェーハの製造方法であって、エピタキシャル膜の表面に発生するピットを低減させるエピタキシャルウェーハの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明者等は上記問題を解決するため鋭意検討した結果、次の知見を得た。エピタキシャル膜表面上に発生するピットは、シリコンウェーハ表面に存在するＣＯＰを起因に発生するピットであり、砒素を高濃度にドープしたシリコンウェーハを採用した場合にはエピタキシャル膜表面上にピットは発生せず、ある所定の濃度範囲（比抵抗率範囲）にあるシリコンウェーハを採用した場合においてのみピットが発生し、しかも成膜するエピタキシャル膜が厚い場合にはエピタキシャル膜表面上にピットは観察されず、エピタキシャル膜厚が薄い場合にエピタキシャル膜表面上にピットが発生することが判明した。そして、このエピタキシャル膜表面上に発生するピットは、通常、エピタキシャル膜の成長工程で実施される塩酸ガスエッチング工程を省略することで低減できることを知見した。
このエピタキシャル膜表面上にピットが発生する原因については次のようなことが推測される。通常、シリコンウェーハに形成されるＣＯＰの形状は正八面体形状であるが、２．５ｍΩ・ｃｍ〜６．０ｍΩ・ｃｍとなるように砒素がドープされたシリコンウェーハに形成されるＣＯＰの形状は正八面体形状が崩れた異形の形状を呈している。この異形のＣＯＰは塩酸ガスエッチングによってエッチングされ易く、塩酸ガスエッチング後、ウェーハ表面にサイズの大きなピットとして顕在化し、この拡大されたピットを起因としてエピタキシャル膜表面上にピットが発生するものと考えられる。
本発明は上記知見に基づき完成されたものであり、本発明の要旨は以下の通りである。
【０００７】
請求項１に記載の発明は、比抵抗が２．５ｍΩ・ｃｍ〜６．０ｍΩ・ｃｍとなるように砒素がドープされたシリコンウェーハの表面にエピタキシャル膜を成長させるエピタキシャルウェーハの製造方法であって、シリコンウェーハの表面を親水面となるように洗浄する工程と、上記洗浄工程の後、シリコンウェーハを水素ガス雰囲気で熱処理する工程と、上記熱処理工程の後連続して、シリコンウェーハの表面にエピタキシャル膜を成長させる工程とを含むエピタキシャルウェーハの製造方法である。
シリコンウェーハを水素ガス雰囲気で熱処理（水素ベーク）する条件としては、１１００℃以上の温度で６０秒間以上の熱処理を施すことが望ましい。
シリコンウェーハの表面を親水面とする洗浄は限定されない。例えば、ＳＣ−１液洗浄後に少量のフッ化水素酸とオゾン水との混合液による洗浄が用いられる。
【０００８】
請求項１に記載のエピタキシャルウェーハの製造方法にあっては、まず、砒素がドープされたシリコンウェーハを準備する。このシリコンウェーハの比抵抗は２．５ｍΩ・ｃｍ〜６．０ｍΩ・ｃｍであり、砒素の濃度は９×１０１８〜３×１０１９ａｔｏｍｓ／ｃｃである。砒素を高濃度に添加した場合、すなわち比抵抗が２．５ｍΩ・ｃｍ未満であると、下地となるシリコンウェーハにはＣＯＰがほとんど存在せず、塩酸ガスエッチングを行ってもエピタキシャル膜表面にはピットは発生しない。一方、砒素を低濃度に添加した場合、すなわち比抵抗が６ｍΩ・ｃｍを越えると、シリコンウェーハに形成されるＣＯＰの形状は正八面体形状を呈しており、塩酸ガスによるエッチングを行ってもエピタキシャル膜表面にはピットはあまり発生しない。
次に、シリコンウェーハの表面について親水面となるように洗浄する。これにより、シリコンウェーハの表面のパーティクルが除去される。
この洗浄後、すなわち純水リンスおよび乾燥後に、シリコンウェーハを６００℃〜８５０℃の水素ガス雰囲気に保持された枚葉式のエピタキシャル装置の反応室に投入する。そして、この反応室内を１１００℃以上の温度に昇温した後、６０秒間以上の水素ベークを行う。この水素ベークにより、シリコンウェーハ表面の自然酸化膜およびパーティクルが除去されシリコンウェーハ表面が清浄化される。
上記水素ベーク後連続して、反応室内に反応ガスを導入し、１０００℃〜１１５０℃の温度でシリコンウェーハの表面に厚さ１０μｍ以下の薄膜のエピタキシャル膜を成長させる。そして、反応室内の温度をウェーハの取り出し温度である６００℃〜８５０℃に降温してエピタキシャルウェーハを完成させる。このエピタキシャル成長処理としては、半導体用デバイスとして通常用いられる方法を適用することができ、気相エピタキシャル法（ＣＶＤ法）、有機金属気相成長法（ＭＯＣＶＤ法）あるいは分子線エピタキシャル法（ＭＢＥ法）のいずれであってもよい。
よって、従来必要であった水素ベーク後の塩酸ガスエッチング工程を省略し、エピタキシャル膜成膜前の洗浄を、例えば、過酸化水素水を含む洗浄液での洗浄工程とする。この結果、エピタキシャル膜の表面のピットを減少させることができる。
【０００９】
請求項２に記載の発明は、上記エピタキシャル膜は、厚さが１０μｍ以下である請求項１に記載のエピタキシャルウェーハの製造方法である。
【００１０】
請求項２に記載のエピタキシャルウェーハの製造方法にあっては、シリコンウェーハ表面に成長させるエピタキシャル膜の膜厚は１０μｍ以下、より具体的には膜厚２〜１０μｍのエピタキシャル膜を形成する。エピタキシャル膜の膜厚が１０μｍを越えると、下地のシリコンウェーハの表面に存在するピット（ＣＯＰ）の影響を受けない。
【００１１】
請求項３に記載の発明は、上記親水面となる洗浄は、過酸化水素水またはオゾン水を含む洗浄液を用いる請求項１または請求項２に記載のエピタキシャルウェーハの製造方法である。
上記親水面となる洗浄は、例えば、ＳＣ−１液（ＮＨ４ＯＨとＨ２Ｏ２とＨ２Ｏとの混合液）とＳＣ−２液（ＨＣｌとＨ２Ｏ２とＨ２Ｏとの混合液）とによるＲＣＡ洗浄でもよい。または、ＨＦ溶液とオゾン水とを含む混合液による洗浄でもよい。さらには、ＳＣ−１液による洗浄後に少量（０．０５重量％）のＨＦ溶液とオゾン水（濃度２０ｐｐｍ）との混合液を用いて洗浄してもよい。上記洗浄液には、過酸化水素水またはオゾン水が含まれている。
【００１２】
請求項３に記載のエピタキシャルウェーハの製造方法にあっては、エピタキシャル膜の成膜前の塩酸ガス雰囲気でのエッチング工程を削除することにより、成長後のエピタキシャル膜表面のピットの発生を低減することができる。しかしながら、上記塩酸ガスエッチングを省略すると、成膜前のエピタキシャル膜の表面にパーティクルが付着するおそれが生じる。そこで、エピタキシャル膜成長前に、過酸化水素水またはオゾン水を含む洗浄液を用いて、シリコンウェーハの表面を親水面となるように洗浄する。これにより、シリコンウェーハの表面にはパーティクルが付着しにくくなり、塩酸ガスエッチング工程を省略してもパーティクル問題を生じない。但し、シリコンウェーハの表面が撥水面となるようなＨＦ溶液などの洗浄液を用いて洗浄すると、シリコンウェーハ表面にパーティクルが付着しやすくなるため、塩酸ガスエッチング工程を省略することができない。
【発明の効果】
【００１３】
この発明によれば、比抵抗が２．５ｍΩ・ｃｍ〜６．０ｍΩ・ｃｍとなるように砒素がドープされたシリコンウェーハの表面に膜厚が１０μｍ以下のエピタキシャル膜を備えたエピタキシャルウェーハにおいて、従来必要であったエピタキシャル膜の成膜前の塩酸ガスエッチング工程を省略する。すなわち、塩酸ガスエッチング工程の代わりに、過酸化水素などを含む洗浄液を用いて、シリコンウェーハの表面が親水面となるような洗浄を施す。これにより、厚さが１０μｍ以下の薄膜のエピタキシャル膜を備えたエピタキシャルウェーハであっても、下地のシリコンウェーハのＣＯＰに起因したエピタキシャル膜のピットを低減することができる。
【実施例】
【００１４】
以下、この発明の一実施例を、図１から図５を参照して説明する。
まず、この発明の一実施例に係るエピタキシャルウェーハの製造方法を図１〜図３を参照して説明する。本実施例に係るエピタキシャルウェーハの製造方法は、図１に示すようなフローで行われる。
まず、図１（ａ）に示すように、ＣＺ法により育成されたシリコンインゴットからスライスした６インチの結晶方位が１００のシリコンウェーハを準備する。このシリコンウェーハには、濃度９×１０１８〜３×１０１９ａｔｏｍｓ／ｃｃの砒素がドーパントとされている。これにより、シリコンウェーハは、比抵抗が２．５ｍΩ・ｃｍ〜６．０ｍΩ・ｃｍのシリコンウェーハを得ることができる。２．５ｍΩ・ｃｍ〜６．０ｍΩ・ｃｍのシリコンウェーハを対象としたのは、図２に示す実験結果のグラフによる。図２は、シリコンウェーハにおける比抵抗と欠陥密度との関係を示すグラフである。すなわち、このグラフから明らかなように、比抵抗が２．５ｍΩ・ｃｍ未満であると、下地となるシリコンウェーハにはＣＯＰがほとんど存在せず、比抵抗が２．５ｍΩ・ｃｍ以上になると、欠陥密度が１×１０２／ｃｍ２以上となりピット数が極端に増加してしまう。なお、比抵抗が２．５ｍΩ・ｃｍ以上のシリコンウェーハ内に形成されるＣＯＰは正八面体形状が崩れた異形の形状を呈し、比抵抗が６ｍΩ・ｃｍを越えるとシリコンウェーハに形成されるＣＯＰの形状は正八面体形状を呈していた。
【００１５】
次に、図１（ｂ）に示すように、スライスされたシリコンウェーハは面取り工程で、その周縁部が面取り用の砥石を用いて所定形状に面取りされる。その結果、シリコンウェーハの周縁部は、断面が所定の丸みを帯びた形状に成形される。
続く図１（ｃ）に示すラッピング工程においては、ラップ盤により面取りウェーハについてのラップ加工を施す。
そして、次の図１（ｄ）に示すエッチング工程では、ラップドウェーハを所定のエッチング液（混酸またはアルカリ＋混酸）に浸漬し、ラップ加工での歪み、面取り工程などの歪みなどを除去する。この場合、通常片面で２０μｍ、両面で４０μｍ程度をエッチングする。
その後、図１（ｅ）に示すように、シリコンウェーハにドナーキラー熱処理工程を施して、酸素ドナーを消去する。
次いで、図１（ｆ）に示すように、このシリコンウェーハをワックスを使用して研磨盤に接着し、シリコンウェーハの表面に片面鏡面研磨を施す。
【００１６】
そして、図１（ｇ）に示すように、シリコンウェーハが親水面となるように洗浄（エピ前洗浄）する。親水面となる洗浄には、例えば、まずＳＣ−１洗浄を行い、この後、少量のフッ化水素酸とオゾン水との混合液で洗浄する。
ＳＣ−１洗浄には、アンモニア水溶液（ＮＨ４ＯＨ）と過酸化水素水（Ｈ２Ｏ２）と水（Ｈ２Ｏ）との混合液が使用される。ＳＣ−１液の組成は、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：６．６：８０である。ＳＣ−１液の温度は６０℃である。そして、このＳＣ−１洗浄液にシリコンウェーハを６０秒間浸積して洗浄する。ＳＣ−１洗浄により、シリコンウェーハ表面の有機物（パーティクル）が除去される。
ＳＣ−１洗浄後は、０．０５重量％のフッ化水素酸と濃度２０ｐｐｍのオゾン水との混合液にシリコンウェーハを６０秒間浸積する。フッ化水素酸は０．０５重量％と少量であるため、シリコンウェーハの表面の自然酸化膜はそのまま残存し、パーティクルは除去される。これにより、シリコンウェーハの表面が親水面となる。
そして、シリコンウェーハを純水でリンスして、洗浄工程を完成させる。なお、この洗浄工程は、ＳＣ−１液とＳＣ−２液とのＲＣＡ洗浄でもよいし、または、フッ化水素酸とオゾン水との混合液との洗浄でもよい。これらの洗浄液には、シリコンウェーハの表面が親水面となるようなオゾン水および過酸化水素水が含まれている。
【００１７】
図１（ｈ）に示すように、上記洗浄後、シリコンウェーハを約８５０℃の水素ガス雰囲気に保持された枚葉式のエピタキシャル成長装置の反応室内に設置する。そして、約５℃／秒の昇温速度で反応室内を略１１５０℃まで昇温した後、６０秒の水素ベークを行う。これにより、シリコンウェーハ表面の自然酸化膜およびパーティクルが除去されシリコンウェーハ表面が清浄化される。
図１（ｉ）に示すように、上記水素ベーク後連続して、平坦化されたシリコンウェーハの表面にエピタキシャル膜を成長させる。すなわち、シリコンソースガスであるＳｉＨＣｌ３（トリクロシラン）およびリンドーパントガスであるＰＨ３を水素ガスで希釈した混合ガスを反応室へ導入する。
圧力を１００±２０ＫＰａとし、１０００℃〜１１５０℃の高温に熱せられたシリコンウェーハ上に、原料ガスの熱分解または還元によって生成されたシリコンを、反応速度３．５〜４．５μｍ／分で析出させる。これにより、シリコンウェーハの表面に膜厚３〜１０μｍのエピタキシャル膜が成長する。
最後に、図１（ｊ）に示すように、エピタキシャル成長後に洗浄（エピ後洗浄）を行う。具体的には、エピタキシャル膜成長前の洗浄工程（エピ前洗浄）と同じＲＣＡ洗浄（ＳＣ−１洗浄およびＳＣ−２洗浄）などである。
以上の工程により、エピタキシャルウェーハを完成させる。
【００１８】
次に、本発明に係るエピタキシャルウェーハの製造方法により成膜されたエピタキシャル膜の表面に発生するピットの分布を確認する実験を行った。すなわち、上記図１（ａ）〜図１（ｊ）の工程を経て形成されたシリコンウェーハを使用し、この表面の存在するピットの分布をマップを用いて確認した。また、シリコンウェーハの表面にエピタキシャル膜を成膜後、このエピタキシャル膜表面のピットの分布も確認した。これらの結果を図３（ａ）および図３（ｂ）にそれぞれ示す。
なお、比較例として、図１（ｈ）に示す水素ベークの後、塩酸ガスエッチング工程を設けて製造されたエピタキシャルウェーハのエピタキシャル膜のピットの分布をマップを用いて確認した。塩酸ガスエッチング工程は、以下の条件で行った。すなわち、半導体ウェーハについて、反応室内にＨＣｌガスを導入し、温度を略１１５０℃に保持して６０秒間実施した。これらの結果を図４（ａ）および図４（ｂ）にそれぞれ示す。
これらの結果により、この発明に係るエピタキシャルウェーハの製造方法を用いると、エピタキシャル膜の表面のピット数が低減することが確認された。
以上の結果、エピタキシャル成膜前のシリコンウェーハの表面を塩酸ガスエッチング工程を省略する。これにより、厚さが１０μｍ以下の薄膜のエピタキシャル膜を備えたエピタキシャルウェーハであっても、下地のシリコンウェーハのＣＯＰに起因したエピタキシャル膜のピット数を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】この発明の一実施例に係るエピタキシャルウェーハの製造方法のフローを示す工程図である。
【図２】シリコンウェーハの比抵抗と欠陥密度との関係を示すグラフである。
【図３】この発明の一実施例に係るシリコンウェーハのピットのマップを示す平面図である。（ａ）は、エピタキシャル膜の成膜前のシリコンウェーハ表面のピットの分布を示す平面図である。（ｂ）は、エピタキシャル膜の成膜後のエピタキシャル膜表面のピットの分布を示す平面図である。
【図４】従来に係るシリコンウェーハのピットの分布を示す平面図である。（ａ）は、エピタキシャル膜の成膜前のシリコンウェーハ表面のピットの分布を示す平面図である。（ｂ）は、エピタキシャル膜の成膜後のエピタキシャル膜表面のピットの分布を示す平面図である。
【図１】
2005244127.tif 000003
【図２】
2005244127.tif 000004
【図３】
2005244127.tif 000005
【図４】
2005244127.tif 000006