(57)【要約】【課題】  特性、信頼性を劣化させることなく、量産工程においてＰｂフリー化を図ることの可能な半導体装置とその製造方法を提供する。【解決手段】  フレーム１と、裏面において前記フレーム１と高融点接合材料２により共晶接合される半導体チップ３と、前記半導体チップ３表面に、硬化させた導電性ペースト４を介して接続されるコネクタ５を備える。【選択図】  図１
2005286121.tif 000002
【特許請求の範囲】
【請求項１】
フレームと、
裏面において前記フレームと高融点接合材料により共晶接合される半導体チップと、
前記半導体チップ表面に、硬化させた導電性ペーストを介して接続されるコネクタを備えることを特徴とする半導体装置。
【請求項２】
前記共晶接合に、少なくともＳｎ、Ａｕのいずれかを含む高融点接合材料が用いられることを特徴とする請求項１に記載の半導体装置。
【請求項３】
フレーム上に高融点接合材料を蒸着した半導体チップを載置し、加熱・接合する工程と、
前記半導体チップ上に導電性ペーストを塗布する工程と、
前記導電性ペースト上にコネクタを載置し、前記導電性ペーストを硬化させ接合する工程を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に係り、特にＰｂフリー化を図ることの可能な半導体装置の製造方法に関する。
【背景技術】
【０００２】
一般に、半導体チップの裏面電極とフレームの接続（内部マウント）にはＰｂ系ろう材が用いられている。Ｐｂ系ろう材は、加工性、価格性、安定性、供給性、信頼性等のいずれにおいても優れているものの、環境への配慮からＰｂフリー化が種々検討されている（例えば特許文献１参照）。しかしながら、外部端子等においてはＰｂフリー材料への代替が進んでいるのに対し、内部マウントにおいては進められていないのが現状である。
【０００３】
一方、近年、半導体チップの接続において、図９に示すような半導体チップ１３の表面電極を板状、帯状の導電性金属からなるコネクタ１５に接続するコネクタ方式が用いられている。
【０００４】
このようなコネクタ方式の半導体装置は、一般に、図１０に示すように、予め半導体チップ１３の表裏面にＮｉ−Ａｕメタル膜１３ａ、１３ｂを蒸着又はメッキにより形成し、これを、Ｐｂ系高融点半田材１７a、１７ｂにより、３５０〜４００℃程度でコネクタ１５、フレーム１１と表裏一括でマウントした後、モールド樹脂１６により封止して形成される。そして、客先での実装時に、例えば面実装型のものは、リフロー炉において２００〜２６０℃で加熱され、自立型のものは、半田フロー装置において３６０℃で５秒程度加熱され、プリント基板等に接続される。
【０００５】
このようなコネクタ方式の半導体装置においても、Ｐｂフリー化が検討されている。しかしながら、コネクタ方式の半導体装置においては、裏面（フレーム）側は熱がこもり易く、表面（コネクタ）側は熱がこもりにくいだけでなく、面接触であり、従来のボンディングワイヤより高い放熱性が得られるため、特に熱歪が大きくなる。このような熱歪は、柔軟で耐熱歪性に優れたＰｂ系高融点半田材においては、接合性の劣化や信頼性に影響するものではないが、代替Ｐｂフリー材料においては問題が多い。
【０００６】
例えば、代替Ｐｂフリー材料として一般的なＳｎ系半田材は、客先における３６０℃、５秒程度の熱履歴では、溶融するほど熱は伝わらないものの、Ｐｂ系高融点半田材に比べ硬いため、熱歪による特性劣化や、温度サイクル評価等における信頼性の低下を生じてしまうという問題がある。
【０００７】
また、マウント材として広く用いられているＡｇペーストは、特に熱のこもり易い裏面側に使用すると、急熱、急冷により割れ易く、最終の客先での繰り返しでの実使用段階においてＶＦの変動等の特性変動を引き起こす可能性が有り、電流がチップ裏面に抜けるパワーデバイスにおいては通常使用されていない。
【０００８】
一方、共晶接合法は接合部の機械的強度や導電性に優れた接合方法であるが、共晶温度が高く、放熱性の高い表面側においては、約４２０℃以上のマウント温度となるため、熱のこもり易い裏面側接合部に異常が発生するとともに、表面接合部の特性変動、再シンターや、パッシベーション膜の割れ等を生じてしまうという問題がある。
【特許文献１】特開２００２−１８４７９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このように、コネクタ方式の半導体装置において、代替Ｐｂフリー材料においては、Ｐｂ系ろう材と同等の接合特性、信頼性を得ることができず、Ｐｂフリー化を図ることが困難であった。さらに、量産工程において適用するためには、Ｐｂ系ろう材による工程からの転換が容易である必要があった。
【００１０】
そこで、本発明は、従来の問題を取り除き、特性、信頼性を劣化させることなく、量産工程においてＰｂフリー化を図ることの可能な半導体装置とその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
本発明の一態様によれば、フレームと、裏面において前記フレームと高融点接合材料により共晶接合される半導体チップと、前記半導体チップ表面に、硬化させた導電性ペーストを介して接続されるコネクタを備えることを特徴とする半導体装置が提供される。
【００１２】
また、本発明の一態様によれば、フレーム上に高融点接合材料を蒸着した半導体チップを載置し、加熱・接合する工程と、前記半導体チップ上に導電性ペーストを塗布する工程と、前記導電性ペースト上にコネクタを載置し、前記導電性ペーストを硬化させ接合する工程を備えることを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１３】
本発明の一実施態様によれば、特性、信頼性を劣化させることなく、量産工程においてＰｂフリー化を図ることが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下本発明の実施形態について、図を参照して説明する。
【００１５】
本実施形態の半導体装置である上面コネクタ１本構造タイプの２端子面実装型外囲器の断面図を図１に、上面図を図２に示す。尚、図１は図２のA−A’断面図である。図に示すように、パッケージの下側フレーム１上に、Ａｕ共晶接合層２介して接続をされた半導体チップ（ダイオード）３が搭載されており、その上面において硬化させたＡｇペースト４等を介してコネクタ５が接続されている。そしてこれらは外部端子を除いてモールド樹脂６により封止されている。
【００１６】
このような半導体装置は以下のように形成される。図３に示すように、先ず、半導体チップ３の裏面にＡｕ合金等の高融点接合材料２’を、表面にＮｉ−Ａｕ、Ａｌ等を蒸着（蒸着層３ａ）する。そして、図４に示すように、フレーム１上に、半導体チップ３を載置し、例えば３８０〜４００℃で高融点接合材料を溶融させて電気的に接続する。
【００１７】
次いで、図５に示すように、半導体チップ３の表面上に、Ａｇ粒子と硬化性樹脂からなるＡｇペースト４’を塗布し、Ａｇペースト４’上にコネクタ５を載置した状態で１７０〜２００℃のオーブン乾燥により硬化させて電気的に接続する。さらにモールド樹脂６により封止され、図１、２に示すような半導体装置が形成される。
【００１８】
このように、本実施形態のコネクタ方式の半導体装置において、フレーム上に半導体チップ裏面を共晶接合により接続し、半導体チップ表面とコネクタを導電性ペーストにより接続するという組合せを採用することにより、従来比で全く接合性に問題のない半導体装置を形成することができる。また、導電性ペーストを放熱性の高い半導体チップ表面のみに用いているため、熱歪による割れ等の発生は抑えられ、特性、信頼性とも特に問題のなくＰｂフリー化を図ることが可能となる。
【００１９】
さらに、熱のこもり易い半導体チップ裏面のみを高温マウントとし、半導体チップ表面のみを素子の特性に全く影響することなく、且つ導入が容易な２００℃以下のオーブン乾燥とすることができ、量産工程においても容易にＰｂフリー工程に転換することが可能となる。
【００２０】
本実施形態において、高融点接合材料としてＡｕ合金を用いてフレームと半導体チップを共晶接合しているが、ＡｕＧｅ、ＡｕＳｂ、ＡｕＳｉ、ＡｕＳｎ等を主材とするＡｕ合金の他、Ｓｎ−Ｓｂ系の高融点接合材料を用いることができる。このとき、客先でのリフローにおいて良好な接合を維持するために、高融点接合材料の固相線温度は２４０℃以上で液相線温度が２７０℃以上であることが好ましい。また、液相線温度を上昇させるために、少なくともＣｕ、Ｔｅ、Ｔｌのいずれかを含む元素を含有していても良い。このとき、あまり液相線温度が上昇し過ぎ、安定的に接合するために４００℃を越えるマウントが必要となると、素子の特性変動を引き起こす可能性があるので、これら液相線温度を上昇させるための元素は５％以下であることが好ましい。
【００２１】
そして、これら高融点接合材料は、予め半導体チップの裏面に蒸着により形成しておくことにより、組み立て時に接合材を新たに供給することなく接合することが可能となる。
【００２２】
また、本実施形態において、導電性ペーストとしてＡｇペーストを用いているが、一般的な、体積抵抗率が１×１０−４Ωｃｍ程度以下で、熱伝導率が５Ｗ／ｍＫ程度以上の導電性ペーストを用いることができる。
【００２３】
本実施形態において、外囲器を裏フレーム非露出構造品としたが、図６に示すような裏フレーム露出構造品においても適用することができる。また、上面コネクタ１本構造タイプの２端子面実装型としたが、これに限定されるものではなく、図７に示すような上面コネクタ２本分割の２端子面実装型、図８に示すような上面コネクタ２本分割の３端子面実装型としても良い。
【００２４】
また、半導体チップとしてダイオードを用いているが、その他ＭＯＳ−ＦＥＴ、バイポーラトランジスタ、ＳＣＲ等種々のディスクリート半導体を用いることが可能である。
【００２５】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施態様における半導体装置の断面を示す図。
【図２】本発明の一実施態様における半導体装置の上面を示す図。
【図３】本発明の一実施態様における半導体装置の製造工程を示す図。
【図４】本発明の一実施態様における半導体装置の製造工程を示す図。
【図５】本発明の一実施態様における半導体装置の製造工程を示す図。
【図６】本発明の一実施態様における半導体装置の断面を示す図。
【図７】本発明の一実施態様における半導体装置の上面を示す図。
【図８】本発明の一実施態様における半導体装置の上面を示す図。
【図９】従来の半導体装置の断面を示す図。
【図１０】従来の半導体装置チップの断面を示す図。
【符号の説明】
【００２７】
１、１１  フレーム
２  共晶接合層
３、１３  半導体チップ
４、４’  Ａｇペースト
５、１５  コネクタ
６、１６  モールド樹脂
１７  Ｐｂ系高融点半田材
【図１】
2005286121.tif 000003
【図２】
2005286121.tif 000004
【図３】
2005286121.tif 000005
【図４】
2005286121.tif 000006
【図５】
2005286121.tif 000007
【図６】
2005286121.tif 000008
【図７】
2005286121.tif 000009
【図８】
2005286121.tif 000010
【図９】
2005286121.tif 000011
【図１０】
2005286121.tif 000012