(57)【要約】【課題】  半導体装置を小型化・薄型化する技術を改良する。【解決手段】  半導体装置２００は、基材１４０と、基材１４０上に設けられた半導体素子１４２および受動素子１４４と、半導体素子１４２および受動素子１４４上に設けられた感光性の絶縁樹脂膜１２２と、絶縁樹脂膜１２２上に設けられた導電性膜１２０とを含む。導電性膜１２０を選択的に除去した後、導電性膜１２０をマスクとして、絶縁樹脂膜１２２を露光し、現像して絶縁樹脂膜１２２にビアホールを形成する。つづいて、ビアホールに導電性材料を埋め込み、ビア１２１を形成する。【選択図】  図１
2005286146.tif 000002
【特許請求の範囲】
【請求項１】
回路素子上に、感光性絶縁樹脂膜と、導電性膜と、がこの順で積層された導電性膜付き絶縁樹脂膜を形成する工程と、
前記導電性膜を選択的に除去する工程と、
前記導電性膜をマスクとして、前記感光性絶縁樹脂膜を露光、現像することにより、前記回路素子が露出するようにビアホールを形成する工程と、
前記ビアホール内に導電性材料を導入し、前記回路素子に接続するビアを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記感光性絶縁樹脂膜と、前記導電性膜との間には、第二の絶縁樹脂膜が設けられ、
前記ビアホールを形成する工程は、
前記導電性膜をマスクとして、レーザを照射して前記第二の絶縁樹脂膜に開口を形成する工程と、
前記導電性膜および前記第二の絶縁樹脂膜をマスクとして前記感光性の絶縁樹脂膜を露光する工程と、
を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記導電性膜は、前記感光性絶縁樹脂膜との積層方向と垂直な方向に長軸を有する結晶粒子を含む金属により構成されたことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記回路素子は、半導体基板と、前記半導体基板に形成されたトランジスタと、前記トランジスタが形成された領域上に形成された電極パッドと、を含み、
前記導電性膜を選択的に除去する工程において、前記電極パッド上に形成された導電性膜を除去し、
前記ビアホールを形成する工程において、前記電極パッドが露出するように前記ビアホールを形成することを特徴とする請求項１乃至３いずれかに記載の半導体装置の製造方法。
【請求項５】
半導体基板と、前記半導体基板に形成されたトランジスタと、前記トランジスタが形成された領域上に形成された電極パッドと、を含む回路素子と、
前記回路素子上に形成された感光性絶縁樹脂膜と、
前記感光性絶縁樹脂膜内において、前記電極パッド上に、当該電極パッドと接続して設けられたビアと、
を含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路素子を含む半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、ＣＳＰ（Chip Size Package）と呼ばれるパッケージ技術が種々開発されている。
【０００３】
こうしたパッケージの例として、ＢＧＡ（Ball Grid Array）が知られている。ＢＧＡは、パッケージ用基板の上に半導体チップを実装し、それを樹脂モールディングした後、反対側の面に外部端子としてハンダボールをエリア状に形成したものである。ＢＧＡでは、実装エリアが面で達成されるので、パッケージを比較的容易に小型化することができる。また、回路基板側でも狭ピッチ対応とする必要がなく、高精度な実装技術も不要となるので、ＢＧＡを用いると、パッケージコストが多少高い場合でもトータルな実装コストとしては低減することが可能となる。
【０００４】
図４は、一般的なＢＧＡの概略構成を示す図である。ＢＧＡ１００は、ガラスエポキシ基板１０６上に、接着層１０８を介してＬＳＩチップ１０２が搭載された構造を有する。ＬＳＩチップ１０２は封止樹脂１１０によってモールドされている。ＬＳＩチップ１０２とガラスエポキシ基板１０６とは、金属線１０４により電気的に接続されている。ガラスエポキシ基板１０６の裏面には、半田ボール１１２がアレイ状に配列されている。この半田ボール１１２を介して、ＢＧＡ１００がプリント配線基板に実装される。
【特許文献１】特開２００２−１１０７１７号公報
【特許文献２】特開２０００−２９９３１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、これら従来のＣＳＰでは、ポータブルエレクトロニクス機器等において現在望まれている水準の小型化、薄型化、軽量化を実現することは難しかった。
【０００６】
本発明は上記事情を踏まえてなされたものであり、本発明の目的は、半導体装置を小型化・薄型化する技術を改良することにある。
【課題を解決するための手段】
【０００７】
本出願人は、半導体装置の小型化・薄型化をはかるために、ＩＳＢ（Integrated System in Board；登録商標）と呼ばれる、半導体ベアチップを中心とする電子回路のパッケージングにおいて、銅による配線パターンを持ちながら回路部品を支持するためのコア(基材)を使用しない独自のコアレスシステム・イン・パッケージを開発した。特開２００２−１１０７１７号公報（特許文献１）には、こうしたシステム・イン・パッケージが記載されている。
【０００８】
ＩＳＢパッケージは、支持基板としても機能する導電箔上に複数層の導電パターンを形成して多層配線構造を作り、さらに回路素子を実装し、絶縁樹脂でモールドし、導電箔を除去することにより得られる。この場合、導電箔は裏面が露出した構成とすることができる。
【０００９】
このパッケージによれば、以下の利点が得られる。
（ｉ）コアレスで実装できるため、トランジスタ、ＩＣ、ＬＳＩの小型・薄型化を実現できる。
（ｉｉ）トランジスタからシステムＬＳＩ、さらにチップタイプのコンデンサや抵抗を回路形成し、パッケージングすることができるため、高度なＳＩＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）を実現できる。
（ｉｉｉ）現有の半導体チップを組み合わせできるため、システムＬＳＩを短期間に開発できる。
（ｉｖ）半導体ベアチップの下にコア材がないため、良好な放熱性を得ることができる。
（ｖ）回路配線が銅材でありコア材がないため、低誘電率の回路配線となり、高速データ転送や高周波回路で優れた特性を発揮する。
（ｖｉ）電極がパッケージの内部に埋め込まれる構造のため、電極材料のパーティクルコンタミの発生を抑制できる。
（ｖｉｉ）パッケージサイズはフリーであり、１個あたりの廃材を６４ピンのＳＱＦＰパッケージと比較すると、約１／１０の量となるため、環境負荷を低減できる。
（ｖｉｉｉ）部品を載せるプリント回路基板から、機能の入った回路基板へと、新しい概念のシステム構成を実現できる。
（ｉｘ）ＩＳＢのパターン設計は、プリント回路基板のパターン設計と同じように容易であり、セットメーカーのエンジニアが自ら設計できる。
【００１０】
本発明は、以上のようなＩＳＢに適用することができる。これにより、半導体装置を小型化・薄型化することができる。
【００１１】
本発明によれば、回路素子上に、感光性絶縁樹脂膜と、導電性膜と、がこの順で積層された導電性膜付き絶縁樹脂膜を形成する工程と、導電性膜を選択的に除去する工程と、導電性膜をマスクとして、感光性絶縁樹脂膜を露光、現像することにより、回路素子が露出するようにビアホールを形成する工程と、ビアホール内に導電性材料を導入し、回路素子に接続するビアを形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１２】
このように、回路素子上に設けられた絶縁樹脂膜にビアホールを形成して回路素子を露出させる際に、光を露光して現像するだけなので、ビアホール形成時に回路素子への影響を生じることなく、ビアホールを形成することができる。これにより、半導体装置の安定性を良好にすることができる。
【００１３】
本発明の半導体装置の製造方法において、感光性絶縁樹脂膜と、導電性膜との間には、第二の絶縁樹脂膜が設けられてよく、ビアホールを形成する工程は、導電性膜をマスクとして、レーザを照射して第二の絶縁樹脂膜に開口を形成する工程と、導電性膜および第二の絶縁樹脂膜をマスクとして感光性の絶縁樹脂膜を露光する工程と、を含むことができる。
【００１４】
このように、回路素子直上に感光性の絶縁樹脂膜を設けることにより、絶縁樹脂膜にビアホールを形成して回路素子を露出させる際に、上層部分をレーザ等を利用して開口しても、回路素子直上にはレーザ等を照射することがないため、ビアホール形成時に回路素子への影響を生じることなく、ビアホールを形成することができる。これにより、半導体装置の安定性を良好にすることができる。
【００１５】
本発明の半導体装置の製造方法において、導電性膜は、感光性絶縁樹脂膜との積層方向と垂直な方向に長軸を有する結晶粒子を含む金属により構成することができる。
【００１６】
本発明の半導体装置の製造方法において、回路素子は、半導体基板と、半導体基板に形成されたトランジスタと、トランジスタが形成された領域上に形成された電極パッドと、を含むことができ、導電性膜を選択的に除去する工程において、電極パッド上に形成された導電性膜を除去することができ、ビアホールを形成する工程において、電極パッドが露出するようにビアホールを形成することができる。
【００１７】
本発明によれば、半導体基板と、半導体基板に形成されたトランジスタと、トランジスタが形成された領域上に形成された電極パッドと、を含む回路素子と、回路素子上に形成された感光性絶縁樹脂膜と、感光性絶縁樹脂膜内において、電極パッド上に、当該電極パッドと接続して設けられたビアと、を含むことを特徴とする半導体装置が提供される。
【００１８】
本発明によれば、感光性絶縁樹脂膜をｉ線等で露光することにより、ビアホールを形成するので、熱や力を加えることなくビアホールを形成することができる。そのため、トランジスタが形成された領域上に電極パッドを設けても、トランジスタへの影響を生じることなく、電極パッドを露出させるビアホールを形成することができる。このような構造とすることにより、回路素子を小型化することができるとともに、電極パッドとトランジスタとの距離を短くして、寄生容量を低減することができる。
【００１９】
以上、本発明の構成について説明したが、これらの構成を任意に組み合わせたものも本発明の態様として有効である。また、本発明の表現を他のカテゴリーに変換したものもまた本発明の態様として有効である。
【発明の効果】
【００２０】
本発明によれば、半導体装置を小型化・薄型化する技術を改良することができる。
【発明を実施するための最良の形態】
【００２１】
（第一の実施の形態）
図１は、本実施の形態における半導体装置の製造手順を示す工程断面図である。
まず、図１（ａ）に示すように、基材１４０上に複数の半導体素子１４２および受動素子１４４を配置する。半導体素子１４２は、たとえば、トランジスタ、ダイオード、ＩＣチップ等である。また、受動素子１４４は、たとえば、チップコンデンサ、チップ抵抗等である。ここで、半導体素子１４２の表面には電極パッド１４６が設けられている。ここで、半導体素子１４２は、複数の半導体素子１４２が積層された形態とすることもできる。この場合、複数の半導体素子１４２の組み合わせとしては、たとえばＳＲＡＭとＦｌａｓｈメモリ、ＳＲＡＭとＤＲＡＭとすることができる。
【００２２】
つぎに、複数の半導体素子１４２および受動素子１４４上に、導電性膜１２０および絶縁樹脂膜１２２により構成された導電性膜付き絶縁樹脂膜１２３を配置し、導電性膜付き絶縁樹脂膜１２３を基材１４０に押し当て、絶縁樹脂膜１２２内に半導体素子１４２および受動素子１４４を押し込む。つづいて、絶縁樹脂膜１２２を真空下または減圧下で加熱して基材１４０に圧着する。これにより、図１（ｂ）に示すように、半導体素子１４２および受動素子１４４が絶縁樹脂膜１２２内に埋め込まれ、半導体素子１４２および受動素子１４４が絶縁樹脂膜１２２内に圧着される。
【００２３】
導電性膜１２０は、たとえば圧延銅箔等の圧延金属である。絶縁樹脂膜１２２としては、加熱することにより軟化する感光性の材料であればどのようなものを用いることもできるが、たとえば、感光性ポリイミド樹脂、感光性エポキシ樹脂、フォトソルダレジスト、ポリメチルメタアクリレート（ＰＭＭＡ）等を用いることができる。
【００２４】
また、絶縁樹脂膜１２２には、フィラーまたは繊維等の充填材を含めることができる。フィラーとしては、たとえば粒子状または繊維状のＳｉＯ２やＳｉＮを用いることができる。絶縁樹脂膜１２２にフィラーや繊維を含めることにより、絶縁樹脂膜１２２を加熱して半導体素子１４２および受動素子１４４を熱圧着した後、絶縁樹脂膜１２２をたとえば室温に冷却する際に、絶縁樹脂膜１２２の反りを低減することができる。これにより、半導体素子１４２および受動素子１４４と絶縁樹脂膜１２２との密着性を高めることができる。また、絶縁樹脂膜１２２に繊維を含めた場合、絶縁樹脂膜１２２の流動性を高めることができるため、絶縁樹脂膜１２２と半導体素子１４２および受動素子１４４との密着性を高めることができる。このような観点からは、絶縁樹脂膜１２２を構成する材料としてアラミド不織布が好ましく用いられる。これにより、加工性を良好にすることができる。
【００２５】
アラミド繊維としては、パラアラミド繊維またはメタアラミド繊維を用いることができる。パラアラミド繊維としては、たとえば、ポリ（ｐ−フェニレンテレフタルアミド）（ＰＰＤ−Ｔ）、メタアラミドとしては、たとえば、ポリ（ｍ−フェニレンイソフタルアミド）（ＭＰＤ−Ｉ）を用いることができる。
【００２６】
導電性膜付き絶縁樹脂膜１２３としては、フィルム状の絶縁樹脂膜１２２上に導電性膜１２０が付着したものを用いることができる。また、導電性膜付き絶縁樹脂膜１２３は、導電性膜１２０上に絶縁樹脂膜１２２を構成する樹脂組成物を塗布・乾燥することにより形成することもできる。本実施の形態において、樹脂組成物は、本発明の目的に反しない範囲において、硬化剤、硬化促進剤、その他の成分を含むことができる。導電性膜付き絶縁樹脂膜１２３は、絶縁樹脂膜１２２が軟化した状態で基材１４０上に配置される。このようにすれば、絶縁樹脂膜１２２と半導体素子１４２および受動素子１４４との密着性を高めることができる。この後、絶縁樹脂膜１２２を構成する樹脂の種類に応じて絶縁樹脂膜１２２を加熱し、真空下または減圧下で導電性膜付き絶縁樹脂膜１２３と半導体素子１４２および受動素子１４４を圧着する。また、他の例において、フィルム状の絶縁樹脂膜１２２を軟化した状態で基材１４０上に配置し、さらにその上に導電性膜１２０を配置して絶縁樹脂膜１２２を半導体素子１４２および受動素子１４４と熱圧着する際に、導電性膜１２０を絶縁樹脂膜１２２に熱圧着することによっても導電性膜付き絶縁樹脂膜１２３を形成することができる。
【００２７】
つづいて、絶縁樹脂膜１２２にビア１２１を形成する。ビア１２１は、以下のようにして形成する。まず、ビア１２１を形成する箇所に対応する導電性膜１２０を、レーザ直描法（トレパニングアライメント）またはウェット銅エッチングにより選択的に除去する（図１（ｃ））。つづいて、導電性膜１２０をマスクとして、絶縁性樹脂膜１２２を露光し、現像して絶縁性樹脂膜１２２にビアホール１２１ａを形成する（図１（ｄ））。ビアホール１２１ａは、たとえばｉ線（λ＝３６５ｎｍ）を照射して、現像することにより形成することができる。
【００２８】
その後、ビアホール１２１ａ内をウェット処理により粗化および洗浄する。つづいて、高アスペクト比対応の無電解めっき、次いで電解めっきにより、ビアホール１２１ａ内を導電性材料で埋め込み、ビア１２１を形成する（図１（ｅ））。ビア１２１は、たとえば以下のようにして形成することができる。まず、無電解銅めっきにより全面に０．５〜１μｍ程度の薄膜を形成した後、電解めっきにより約２０μｍ程度の膜を形成する。無電解めっき用触媒は、通常パラジウムを用いることが多く、可とう性の絶縁基材に無電解用めっき用触媒を付着させるには、パラジウムを錯体の状態で水溶液に含ませ、可とう性の絶縁基材を浸漬して表面にパラジウム錯体を付着させ、そのまま、還元剤を用いて、金属パラジウムに還元することによって可とう性の絶縁基材表面にめっきを開始するための核を形成することができる。
【００２９】
その後、パターニングを行い、配線を形成する（図１（ｆ））。配線は、フォトレジストをマスクとして、たとえば、レジストから露出した箇所に、化学エッチング液をスプレー噴霧して不要な導電性膜をエッチング除去することにより形成することができる。これにより、半導体装置２００が形成される。この後、導電性膜付き絶縁樹脂膜１２３を積層して同様の処理を繰り返すことにより、多層配線構造を得ることができる。
【００３０】
本実施の形態における半導体装置２００の製造手順によれば、絶縁樹脂膜１２２をｉ線等で露光することにより、半導体素子１４２や受動素子１４４に通じるビアホール１２１ａを形成することができる。これにより、ビアホール１２１ａ形成時に半導体素子１４２や受動素子１４４への影響を生じることなく、ビア１２１を形成することができる。これにより、半導体装置２００の安定性を高めることができる。
【００３１】
図２は、図１（ｄ）に示したように、ビアホール１２１ａが形成された状態における半導体素子１４２の一例を部分的に拡大して示す図である。半導体素子１４２は、半導体基板１４３上にトランジスタが形成された構造を有する。トランジスタ上には複数のビアや配線が形成された多層配線構造となっている。また、半導体素子１４２の最上部には、電極パッド１４６およびパッシベーション膜１４５が形成される。ここで、電極パッド１４６は、半導体素子１４２のトランジスタが形成された領域上に設けられている。
【００３２】
従来、ビアホール電極パッドは、たとえば特開２０００−２９９３１９号公報に示すように、トランジスタが形成された領域上とは異なる箇所に形成されていた。本実施の形態において、絶縁樹脂膜１２２をｉ線等で露光することにより、ビアホール１２１ａを形成するので、熱や力を加えることなくビアホール１２１ａを形成することができる。そのため、図２に示したように、トランジスタが形成された領域上に電極パッド１４６を設けても、トランジスタへの影響を生じることなく、ビアホール１２１ａを形成することができる。このような構造とすることにより、回路素子１４２を小型化することができるとともに、電極パッド１４６と多層配線構造中の配線との距離を短くして、寄生容量を低減することができる。
【００３３】
（第二の実施の形態）
図３は、本実施の形態における半導体装置の製造手順を示す工程断面図である。本実施の形態において、絶縁樹脂膜１２２が、感光性の第一の絶縁樹脂膜１２２ａおよび感光性ではない第二の絶縁樹脂膜１２２ｂにより構成される点で第一の実施の形態と異なる（図３（ａ））。
【００３４】
第一の絶縁樹脂膜１２２ａは、第一の実施の形態で説明した絶縁樹脂膜１２２と同様の、感光性の材料により構成される。また、第二の絶縁樹脂膜１２２ｂは、加熱することにより軟化する材料であればどのようなものを用いることもできるが、たとえばエポキシ樹脂、ＢＴレジン等のメラミン誘導体、液晶ポリマー、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等を用いることができる。
【００３５】
絶縁樹脂膜１２２がこのような材料を含むことにより、半導体装置２００の剛性を高めることができ、半導体装置２００の安定性を向上することができる。また、第一の絶縁樹脂膜１２２ａおよび第二の絶縁樹脂膜１２２ｂには、フィラーや繊維等の充填材を含めることができる。
【００３６】
このように構成された絶縁樹脂膜１２２にビアホール１２１ａを形成する手順を説明する。まず、第一の実施の形態と同様に、ビア１２１を形成する箇所に対応する導電性膜１２０をレーザ直描法（トレパニングアライメント）またはウェット銅エッチングにより選択的に除去する（図３（ｂ））。つづいて、導電性膜１２０をマスクとして、炭酸ガスレーザ、ＹＡＧレーザおよびドライエッチングにより、第二の絶縁樹脂膜１２２ｂにビアホール１２１ａを形成する（図３（ｃ））。
【００３７】
つづいて、導電性膜１２０および第二の絶縁樹脂膜１２２ｂをマスクとして、第一の絶縁樹脂膜１２２ａをたとえばｉ線（λ＝３６５ｎｍ）で露光し、現像して第一の絶縁樹脂膜１２２ａにビアホール１２１ａを形成する（図３（ｃ））。
【００３８】
この後、第一の実施の形態で説明したのと同様に、ビア１２１を形成し、パターニングを行い、配線を形成する（図３（ｄ））。
【００３９】
このようにすれば、半導体素子１４２や受動素子１４４直上の第一の絶縁樹脂膜１２２ａを露光することにより、これらの半導体素子１４２や受動素子１４４を露出させるビアホール１２１ａを形成することができる。そのため、レーザやエッチング等による影響を半導体素子１４２や受動素子１４４に与えることなく、ビアホール１２１ａを形成することができる。
【００４０】
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図２】ビアホールが形成された状態における半導体素子の一例を部分的に拡大して示す図である。
【図３】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図４】従来の一般的なＢＧＡの概略構成を示す図である。
【符号の説明】
【００４２】
２００  半導体装置、  １２０  導電性膜、  １２１  ビア、  １２１ａ  ビアホール、  １２２  絶縁樹脂膜、  １２２ａ  第一の絶縁樹脂膜、  １２２ｂ  第二の絶縁樹脂膜、  １２３  導電性膜付き絶縁樹脂膜、  １４０  基材、  １４２  半導体素子、  １４４  受動素子、  １４６  電極パッド。
【図１】
2005286146.tif 000003
【図２】
2005286146.tif 000004
【図３】
2005286146.tif 000005
【図４】
2005286146.tif 000006