(57)【要約】【課題】  入力のピーク値に応じた出力を得ようとする場合の回路規模の増大を防ぐ。【解決手段】  ゲートを共通接続とし、ソースを所定の第１の基準電位に接続した電界効果型トランジスタ１，２と、電界効果型トランジスタ１，２のゲートにコレクタを接続し、電界効果型トランジスタ１のドレインにエミッタを接続し、第２の基準電位にベースを接続したトランジスタ３と、トランジスタ３とは異なる導電型であって、電界効果型トランジスタ１のドレインとトランジスタ３のエミッタとの接続部にエミッタを接続し、第３の基準電位にゲースを接続し、第４の基準電位にコレクタを接続したトランジスタ７と、を有し、第２の基準電位と第３の基準電位の差を、トランジスタ３とトランジスタ７が同時にオンすることがないような値に設定した。【選択図】      図１２
2005351909.tif 000002
【特許請求の範囲】
【請求項１】
ゲートを共通接続とし、ソースを所定の第１の基準電位に接続した第１および第２の電界効果型トランジスタと、
前記第１および第２の電界効果型トランジスタのゲートに第１の主電極を接続し、前記第１の電界効果型トランジスタのドレインに第２の主電極を接続し、第２の基準電位に制御電極を接続した第１のトランジスタと、
前記第１のトランジスタとは異なる導電型であって、前記第１の電界効果型トランジスタのドレインと前記第１のトランジスタの第２の主電極との接続部に第２の主電極を接続し、第３の基準電位に制御電極を接続し、第４の基準電位に第１の主電極を接続した第２のトランジスタと、を有し、
前記第２の基準電位と前記第３の基準電位の差を、前記第１のトランジスタと前記第２のトランジスタが同時にオンすることがないような値に設定したアナログ信号処理回路。
【請求項２】
光電変換手段と、
該光電変換手段のピーク出力値に比例する値を保持する手段と、
前記光電変換手段の出力値に比例する値と、前記保持されたピーク出力値に比例する値とを比較する手段を有する光検出装置。
【請求項３】
前記ピーク出力値に比例する値を保持する手段が、電流モードのピークホールド手段であって、前記ピーク出力値に比例する値、および前記光電変換手段の出力値に比例する値は、電流値である請求項２記載の光検出装置。
【請求項４】
前記光電変換手段の出力値に比例する値と、前記保持されたピーク出力値に比例する値とを比較する手段が、電流入力の比較手段であることを特徴とする請求項２又は請求項３記載の光検出装置。
【請求項５】
レーザービームを走査する走査手段と、
前記走査手段により走査されるレーザービームを所定の位置で検出する検出手段と、
水平同期信号を生成するために、前記検出手段の出力を参照レベルと比較する比較手段と、
前記比較手段に供給すべき参照レベルを発生する参照レベル発生手段とを有し、前記参照レベル発生手段は、前記検出手段に入力される光強度のピーク値に応じて変化する像形成装置。
【請求項６】
入力された電流に比例した複数の電流を出力する電流伝達手段と、
前記電流伝達手段から出力される電流を入力とし、入力された電流のピーク値に比例した電流を出力する電流モードのピークホールド手段と、
前記電流伝達手段から出力される電流と前記電流モードのピークホールド手段から出力される電流とを比較し、電圧パルスに変換する為の電流入力、電圧出力の電流比較手段と、
を具備する信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアナログ信号処理回路、信号処理回路、光検出装置及び像形成装置に関し、特に入力電流のピーク値に応じた出力電流を得るアナログ信号処理回路、信号処理回路、光検出装置及び像形成装置に関する。
【背景技術】
【０００２】
アナログ信号処理回路において、従来、入力のピーク値に応じた出力を得ようとする場合、電圧での取り扱いが主であった。図２１に、電圧モードのピークホールド回路を示す。同図において、２０１、２０２は演算増幅器、２０３、２０４はダイオード、２０５は抵抗、２０６はリセット用スイッチング素子、２０７は電荷ホールド用コンデンサ、２０８は電圧入力端子、２０９は電圧出力端子である。このように、電圧モードのピークホールド回路は、複数の演算増幅器、ダイオードおよびコンデンサ等によって構成されており、回路規模が大きくなりがちであった。さらに電流入力を取り扱う場合、入力電流を電流−電圧変換回路において電圧値に変換した後で、図２１のピークホールド回路に入力する方法が主であり、さらに回路規模を大きくしていた。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述した様に、従来は入力のピーク値に応じた出力を得ようとする場合回路規模が大きくなってしまう。このため、回路の占有面積、および消費電力が大きくなってしまう。
【０００４】
本発明の目的は、より少ない回路規模で入力電流のピーク値に応じた出力電流を得るための、電流モードのピークホールド回路を提供することにある。
【０００５】
又、本発明の目的は入射光量が変化しても安定して信号を出力することが可能な光検出装置及び像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を達成するため、本発明のアナログ信号処理回路は、ゲートを共通接続とし、ソースを所定の第１の基準電位に接続した第１および第２の電界効果型トランジスタと、前記第１および第２の電界効果型トランジスタのゲートに第１の主電極を接続し、前記第１の電界効果型トランジスタのドレインに第２の主電極を接続し、第２の基準電位に制御電極を接続した第１のトランジスタと、前記第１のトランジスタとは異なる導電型であって、前記第１の電界効果型トランジスタのドレインと前記第１のトランジスタの第２の主電極との接続部に第２の主電極を接続し、第３の基準電位に制御電極を接続し、第４の基準電位に第１の主電極を接続した第２のトランジスタと、を有し、前記第２の基準電位と前記第３の基準電位の差を、前記第１のトランジスタと前記第２のトランジスタが同時にオンすることがないような値に設定したものである。
【０００７】
本発明の光検出装置は、光電変換手段と、該光電変換手段のピーク出力値に比例する値を保持する手段と、前記光電変換手段の出力値に比例する値と、前記保持されたピーク出力値に比例する値とを比較する手段を有するものである。また、この構成において、光電変換出力のピーク値を保持する手段は入射光の最大値をメモリするよう動作し、かつ前記光電変換手段の出力値に比例する値における比例定数をＸ、前記保持されたピーク出力値に比例する値における比例定数をＹとすると、入射光の値によらず常に前記光電変換手段の出力波形の振幅に対して、Ｙ／Ｘで規定される一定の比率でスレッショルドレベルを自動的に決定することができ、こうして入射光量の変動に関わらず常に安定して高精度の水平同期信号を得ることができる。
【０００８】
本発明の像形成装置は、レーザービームを走査する走査手段と、前記走査手段により走査されるレーザービームを所定の位置で検出する検出手段と、水平同期信号を生成するために、前記検出手段の出力を参照レベルと比較する比較手段と、前記比較手段に供給すべき参照レベルを発生する参照レベル発生手段とを有し、前記参照レベル発生手段は、前記検出手段に入力される光強度のピーク値に応じて変化するものである。
【０００９】
本発明の信号処理回路は、入力された電流に比例した複数の電流を出力する電流伝達手段と、前記電流伝達手段から出力される電流を入力とし、入力された電流のピーク値に比例した電流を出力する電流モードのピークホールド手段と、前記電流伝達手段から出力される電流と前記電流モードのピークホールド手段から出力される電流とを比較し、電圧パルスに変換する為の電流入力、電圧出力の電流比較手段と、を具備するものである。
【発明の効果】
【００１０】
以上説明したように、本発明によるアナログ信号処理回路によれば、少ない回路構成で電流モードピーク・ホールド回路を得ることができ、占有面積の削減、および消費電力の削減が可能となる。
【００１１】
また、本発明によれば、入射される光量が変化しても、安定して高精度の水平同期信号を発生することができるとともに、レーザーパワーの異なる種類の画像形成装置に、複雑な調整を行うことなく適用でき汎用性を格段に向上できる光検出装置を提供することができる。
【００１２】
また、水平同期信号を発生するために、走査レーザ光を検出する画像形成装置において、レーザーパワーが変動したり、光学系の汚れ等により光量が変わっても安定した画像出力を得ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について実施例により図面を用いて詳細に説明する。以下の説明では電界効果型トランジスタとして代表的なＭＯＳトランジスタを取り上げて説明する。
（第１の実施例）
図１は、本発明のアナログ信号処理回路による第１の実施例を示す回路図である。同図において、１および２は、ゲート端子を共通接続とし、ソース端子をそれぞれ所定の同一基準電位である電源電位（ＶＤＤ）に接続した第１および第２のＰ型ＭＯＳトランジスタである。３は、第１および第２のＰ型ＭＯＳトランジスタ１，２の共通接続されたゲート端子にコレクタを接続し、ＭＯＳトランジスタ１のドレイン端子にエミッタを接続し、ベースをＶＤＤよりも低い基準電位（ＶＢＩＡＳ１）に接続したＮＰＮトランジスタである。また、４はＭＯＳトランジスタ１のドレインとＮＰＮトランジスタ３のエミッタを接続した端子、５はＭＯＳトランジスタ１とＭＯＳトランジスタ２のゲートを共通接続した端子、６はＭＯＳトランジスタ２のドレイン端子である。
【００１４】
なお、電流は端子４から入力され、端子６より出力される。同図中のｉＤ１（ｔ）は、時刻ｔにおけるＭＯＳトランジスタ１のドレイン電流、ｉｉｎ（ｔ）は時刻ｔにおける入力電流、ｉｏｕｔ（ｔ）は時刻ｔにおける出力電流であり、それぞれ矢印の向きを正とする。なお、ｉｏｕｔ（ｔ）はＭＯＳトランジスタ２のドレイン電流に一致する。
【００１５】
図２（ａ），（ｂ）は、上記アナログ信号処理回路の動作を説明するための入力電流ｉｉｎ（ｔ）、出力電流ｉｏｕｔ（ｔ）の模式的波形図である。はじめに、ＭＯＳトランジスタ１が飽和領域で動作しており、ｉＤ１（ｔ）とｉｉｎ（ｔ）は一致し、ＮＰＮトランジスタ３がカットオフしている（遮断状態）とする。ここで、時刻ｔ０からｔ１の期間のようにｉｉｎ（ｔ）が増加しはじめると、ｉＤ１（ｔ）＜ｉｉｎ（ｔ）となるため、端子４の電圧は下降し、ＶＢＩＡＳ１から約０．５〜０．７Ｖ程度下がるとＮＰＮトランジスタ３は順方向活性領域に入ってオン状態となり、ｉｉｎ（ｔ）−ｉＤ１（ｔ）の電流がＮＰＮトランジスタ３を通じて端子５から流れ出しｉｉｎ（ｔ）とｉＤ１（ｔ）が一致するよう、すなわちＭＯＳトランジスタ１のゲート−ソース間電圧ＶＧＳ（ｔ）が、
【００１６】
【数１】
2005351909.tif 000003
となるように端子５の電圧を下降させる。ここで、ＶｔｈｐはＰ型のＭＯＳトランジスタの閾値電圧、μｐ  は正孔の移動度、ＣＯＸは単位面積当たりのＭＯＳトランジスタのゲート酸化膜容量、Ｌ１  はＭＯＳトランジスタ１のゲート長、Ｗ１  はＭＯＳトランジスタ１のゲート幅である。なお端子５の電圧は、この端子に接続されているＭＯＳトランジスタ１および２のゲート−ソース間寄生容量から、ＮＰＮトランジスタ３を通じて電荷が引き抜かれることにより下降する。この時、図１の回路はカレントミラー回路として動作し、入力電流に比例した出力電流が得られる。すなわち、出力電流ｉｏｕｔ（ｔ）は、ＭＯＳトランジスタ２のゲート−ソース間電圧が、ＭＯＳトランジスタ１のゲート−ソース間電圧ＶＧＳ（ｔ）に一致することから、
【００１７】
【数２】
2005351909.tif 000004
で与えられ、（２）式に（１）式を代入して整理すると、
【００１８】
【数３】
2005351909.tif 000005
となる。ここで、Ｌ２  、Ｗ２  はそれぞれＭＯＳトランジスタ２のゲート長、ゲート幅である。
【００１９】
次に、時刻ｔ１からｔ２の期間のようにｉｉｎ（ｔ）の増加が止まるとｉＤ１（ｔ）＝ｉｉｎ（ｔ）となるためＮＰＮトランジスタ３がカットオフするよう端子４の電圧は上昇しおおむねＶＢＩＡＳ１程度の値に落ち着く。ここで、端子５はハイインピーダンスであるから、時刻ｔ１における電荷が変化することはなく、ＭＯＳトランジスタ１、２のゲート−ソース間電圧は、ＶＧＳ（ｔ１）に保たれる。この時、出力電流ｉｏｕｔ（ｔ）は、（１）および（２）式より、
【００２０】
【数４】
2005351909.tif 000006
となり、時刻ｔ１における入力電流ｉｉｎ（ｔ１）に比例した電流が保存される。
【００２１】
そして、時刻ｔ２からｔ３の期間のようにｉｉｎ（ｔ）がｉｉｎ（ｔ１）を下回ってもＶＧＳ（ｔ１）は保存されるので、出力電流ｉｏｕｔ（ｔ）は（４）式で表される値となる。なお、この時、端子４の電圧はｉＤ１（ｔ）＝ｉｉｎ（ｔ）を保つために最大でＶＤＤ近辺まで上昇しＭＯＳトランジスタ１は非飽和領域で動作する。
【００２２】
次に、時刻ｔ３からｔ４の期間のようにｉｉｎ（ｔ１）を超える電流が入力され、増加し続けると、端子４の電圧は下降しＶＢＩＡＳ１から約０．５〜０．７Ｖ程度下がった時点でＮＰＮトランジスタ３が、再度順方向活性領域に入ってオン状態となり、ｉｉｎ（ｔ）−ｉＤ１（ｔ）の電流がＮＰＮトランジスタ３を通じて端子５から流れ出しｉｉｎ（ｔ）とｉＤ１（ｔ）が一致するよう、すなわちＭＯＳトランジスタ１のゲート−ソース間電圧ＶＧＳ（ｔ）が、（１）式で表される値となるように端子５の電圧を下降させる。そして、（３）式で表される入力電流に応じた出力電流ｉｏｕｔ（ｔ）が得られることになる。
【００２３】
以上の説明から、入力電流の増減に応じて上記動作を繰り返すことによって、入力電流のピーク値に応じた出力電流が得られることが分かる。
（第２の実施例）
図３に本発明のアナログ信号処理回路による第２の実施例を示す。同図において、８は端子５の電荷を保存するための電荷ホールド用コンデンサである。図１と同一構成部材については同一符号を付し、詳細な説明を省略する。また、本実施例の動作は第１の実施例の動作と同様であるが、端子５の電圧が下降する際、この端子に接続されているＭＯＳトランジスタ１およびＭＯＳトランジスタ２のゲート−ソース間寄生容量に加えて電荷ホールド用コンデンサ８の容量から、ＮＰＮトランジスタ３を通じて電荷が引き抜かれる点で異なる。すなわち、端子５における電荷保存のための容量値が大きくなるため、保存される電荷量を増やすことができる。このため、端子５にリーク電流がある場合、一定時間経過後の端子５の電圧変動誤差を第１の実施例の場合よりも小さくすることができ、より安定して入力電流のピーク値に応じた出力電流が得られる。
（第３の実施例）
図４に本発明のアナログ信号処理回路による第３の実施例を示す。９は端子５と所定の基準電位である電源電位（ＶＤＤ）をショートするためのスイッチング素子で、９Ａはこのスイッチング素子の開閉を制御するパルス信号入力端子である。図１と同一構成部材については同一符号を付し、詳細な説明を省略する。また、本実施例の動作は、スイッチング素子９をオフさせたときは、第１の実施例の動作と同様であるが、スイッチング素子９をオンさせた状態では端子５とＶＤＤはショートされるため、端子５の電位を所定の基準電位にリセットすることができる点で異なる。すなわち、ピークホールド動作をした後、スイッチング素子９をオンし、端子５の電圧を所定の基準電位に上昇させた後にスイッチング素子９をオフすれば第１の実施例と同様の動作をし、新たにピークホールド動作を行うことができる。
【００２４】
また、言うまでもないが、本実施例においても端子５に電荷ホールド用のコンデンサ８を付加することは可能であり、第２の実施例と同様の効果が得られる。
（第４の実施例）
図５に本発明のアナログ信号処理回路による第４の実施例を示す。１０は端子４と端子５をショートするためのスイッチング素子で、１０Ａはこのスイッチング素子の開閉を制御するパルス信号入力端子である。図１と同一構成部材については同一符号を付し、詳細な説明を省略する。また、本実施例の動作は、スイッチング素子１０をオフさせたときは、第１の実施例の動作と同様であるが、スイッチング素子１０をオンさせた状態では端子４と端子５はショートされるため、本実施例は通常のカレントミラー回路として動作する点で異なる。したがって、第１の実施例で示されるピークホールド機能を任意に設定することが可能となる。また、ピークホールド動作をした後、ピーク電流よりも少ない、基準となる電流が入力されているときにスイッチング素子１０をオンさせると、端子５の電位が基準となる電位にまで引き上げられることから、入力に応じた基準出力電流が得られ、リセット機能を持たせることができる。この後、スイッチング素子１０をオフさせれば第１の実施例と同様の動作をし、新たにピークホールド動作を行うことができる。
【００２５】
また、言うまでもないが、本実施例においても端子５に電荷ホールド用のコンデンサ８を付加することは可能であり、第２の実施例と同様の効果が得られる。
【００２６】
さらに、本実施例においても、端子５と所定の基準電位である電源電位（ＶＤＤ）をショートするためのスイッチング素子９を付加することは可能であり、第３の実施例と同様の効果が得られる。
（第５の実施例）
図６に本発明のアナログ信号処理回路による第５の実施例を示す。同図において、１０１は、ＭＯＳトランジスタ１にあらかじめバイアス電流を供給するための定電流源で端子４と接地電位に接続されており、ＩＢ１なる定電流を供給する。１０２は、ＭＯＳトランジスタ２にあらかじめバイアス電流を供給するための定電流源で端子６と接地電位に接続されており、ＩＢ２なる定電流を供給する。ここで、ＩＢ１とＩＢ２の関係はＭＯＳトランジスタ１とＭＯＳトランジスタ２のサイズ比に合わせて、
【００２７】
【数５】
2005351909.tif 000007
なる関係であることが望ましい。なお、図１と同一構成部材については同一符号を付し、詳細な説明を省略する。また、本実施例の動作は第１の実施例の動作と同様であるが、ＭＯＳトランジスタ１に入力される電流ｉｉｎ（ｔ）が、バイアス電流ＩＢ１と入力信号電流ｉｓｉｎ（ｔ）の和によって表される点、およびＭＯＳトランジスタ２から出力される電流ｉｏｕｔ（ｔ）が、バイアス電流ＩＢ２と出力信号電流ｉｓｏｕｔ（ｔ）の和によって表される点において異なる。本実施例によれば信号成分のみを独立して取り扱うことが可能となる。なお、本実施例においては、第１の実施例に定電流源１０１および定電流源１０２を付加した形で説明を行っているが、もちろん第２、第３および第４の実施例においても本実施例と同様の構成を取ることが可能であり同様の効果が得られる。
（第６の実施例）
図７に本発明のアナログ信号処理回路による第６の実施例を示す。本実施例は、第１の実施例の逆導電型による構成を示すものである。同図において、１１および１２は、ゲート端子を共通接続とし、ソース端子を所定の同一基準電位である接地電位に接続した第１、および第２のＮ型ＭＯＳトランジスタである。１３は、ＭＯＳトランジスタ１１，１２の共通接続されたゲート端子にコレクタを接続し、ＭＯＳトランジスタ１１のドレイン端子にエミッタを接続し、ベースをＶＤＤよりも高い基準電位（ＶＢＩＡＳ１）に接続したＰＮＰトランジスタである。また、１４はＭＯＳトランジスタ１１のドレインとＰＮＰトランジスタ１３のエミッタを接続した端子、１５はＭＯＳトランジスタ１１とＭＯＳトランジスタ１２のゲートを共通接続した端子、１６はＭＯＳトランジスタ１２のドレイン端子である。なお、電流は端子１４から入力され、端子１６より出力される。同図中のｉＤ１１（ｔ）は、時刻ｔにおけるＭＯＳトランジスタ１１のドレイン電流、ｉｉｎ（ｔ）は時刻ｔにおける入力電流、ｉｏｕｔ（ｔ）は時刻ｔにおける出力電流であり、それぞれ矢印の向きを正とする。なお、ｉｏｕｔ（ｔ）はＭＯＳトランジスタ１２のドレイン電流に一致する。
【００２８】
上記アナログ信号処理回路の動作を図２（ａ），（ｂ）を用いて説明する。はじめに、ＭＯＳトランジスタ１１が飽和領域で動作しており、ｉＤ１１（ｔ）とｉｉｎ（ｔ）は一致し、ＰＮＰトランジスタ１３がカットオフしているとする。ここで、時刻ｔ０からｔ１の期間のようにｉｉｎ（ｔ）が増加しはじめると、ｉＤ１１（ｔ）＜ｉｉｎ（ｔ）となるため、端子１４の電圧は上昇し、ＶＢＩＡＳ１から約０．５〜０．７Ｖ程度上がるとＰＮＰトランジスタ１３は順方向活性領域に入ってオン状態となり、ｉｉｎ（ｔ）−ｉＤ１１（ｔ）の電流がＰＮＰトランジスタ１３を通じて端子１５に流れ込みｉｉｎ（ｔ）とｉＤ１１（ｔ）が一致するよう、すなわちＭＯＳトランジスタ１１のゲート−ソース間電圧ＶＧＳ（ｔ）が、
【００２９】
【数６】
2005351909.tif 000008
となるように端子１５の電圧を上昇させる。ここで、ＶｔｈｎはＮ型のＭＯＳトランジスタの閾値電圧、μｎ  は電子の移動度、ＣＯＸは単位面積当たりのＭＯＳトランジスタのゲート酸化膜容量、Ｌ１１はＭＯＳトランジスタ１１のゲート長、Ｗ１１はＭＯＳトランジスタ１１のゲート幅である。なお端子１５の電圧は、この端子に接続されているＭＯＳトランジスタ１１および１２のゲート−ソース間寄生容量に、ＰＮＰトランジスタ１３を通じて電荷が供給されることにより上昇する。この時、図７の回路はカレントミラー回路として動作し、入力電流に比例した出力電流が得られる。すなわち、出力電流ｉｏｕｔ（ｔ）は、ＭＯＳトランジスタ１２のゲート−ソース間電圧が、ＭＯＳトランジスタ１１のゲート−ソース間電圧ＶＧＳ（ｔ）に一致することから、
【００３０】
【数７】
2005351909.tif 000009
で与えられ、（７）式に（６）式を代入して整理すると、
【００３１】
【数８】
2005351909.tif 000010
となる。ここで、Ｌ１２、Ｗ１２はそれぞれＭＯＳトランジスタ１２のゲート長、ゲート幅である。
【００３２】
次に、時刻ｔ１からｔ２の期間のようにｉｉｎ（ｔ）の増加が止まるとｉＤ１１（ｔ）＝ｉｉｎ（ｔ）となるためＰＮＰトランジスタ１３がカットオフするよう端子１４の電圧は下降しおおむねＶＢＩＡＳ１程度の値に落ち着く。ここで、端子１５はハイインピーダンスであるから、時刻ｔ１における電荷が変化することはなく、ＭＯＳトランジスタ１１、１２のゲート−ソース間電圧は、ＶＧＳ（ｔ１）に保たれる。この時、出力電流ｉｏｕｔ（ｔ）は、（６）および（７）式より、
【００３３】
【数９】
2005351909.tif 000011
となり、時刻ｔ１における入力電流ｉｉｎ（ｔ１）に比例した電流が保存される。
【００３４】
そして、時刻ｔ２からｔ３の期間のようにｉｉｎ（ｔ）がｉｉｎ（ｔ１）を下回ってもＶＧＳ（ｔ１）は保存されるので、出力電流ｉｏｕｔ（ｔ）は（９）式で表される値となる。なお、この時、端子１４の電圧はｉＤ１１（ｔ）＝ｉｉｎ（ｔ）を保つために最小で接地電位近辺まで下降しＭＯＳトランジスタ１１は非飽和領域で動作する。
【００３５】
次に、時刻ｔ３からｔ４の期間のようにｉｉｎ（ｔ１）を超える電流が入力され、増加し続けると、端子１４の電圧は上昇しＶＢＩＡＳ１から約０．５〜０．７Ｖ程度上がった時点でＰＮＰトランジスタ１３が、再度順方向活性領域に入ってオン状態となり、ｉｉｎ（ｔ）−ｉＤ１１（ｔ）の電流がＰＮＰトランジスタ１３を通じて端子１５から流れ出しｉｉｎ（ｔ）とｉＤ１１（ｔ）が一致するよう、すなわちＭＯＳトランジスタ１１のゲート−ソース間電圧ＶＧＳ（ｔ）が、（６）式で表される値となるように端子１５の電圧を下降させる。そして、（８）式で表される入力電流に応じた出力電流ｉｏｕｔ（ｔ）が得られることになる。
【００３６】
以上の説明から、入力電流の増減に応じて上記動作を繰り返すことによって、入力電流のピーク値に応じた出力電流が得られることが分かる。
（第７の実施例）
図８に本発明のアナログ信号処理回路による第７の実施例を示す。同図において、１８は端子１５の電荷を保存するための電荷ホールド用コンデンサである。図７と同一構成部材については同一符号を付し、詳細な説明を省略する。また、本実施例の動作は第６の実施例の動作と同様であるが、端子１５の電圧が上昇する際、この端子に接続されているＭＯＳトランジスタ１１および１２のゲート−ソース間寄生容量に加えて電荷ホールド用コンデンサ１８の容量に、ＰＮＰトランジスタ１３を通じて電荷が供給される点で異なる。すなわち、端子１５における電荷保存のための容量値が大きくなるため、保存される電荷量を増やすことができる。このため、端子１５にリーク電流がある場合、一定時間経過後の端子１５の電圧変動誤差を第６の実施例の場合よりも小さくすることができ、より安定して入力電流のピーク値に応じた出力電流が得られる。
（第８の実施例）
図９に本発明のアナログ信号処理回路による第８の実施例を示す。１９は端子１５と所定の基準電位である接地電位をショートするためのスイッチング素子で、１９Ａはこのスイッチング素子の開閉を制御するパルス信号入力端子である。図７と同一構成部材については同一符号を付し、詳細な説明を省略する。また、本実施例の動作は、スイッチング素子１９をオフさせたときは、第６の実施例の動作と同様であるが、スイッチング素子１９をオンさせた状態では端子１５と接地電位はショートされるため、端子１５の電位を所定の基準電位にリセットすることができる点で異なる。すなわち、ピークホールド動作をした後、スイッチング素子１９をオンし、端子１５の電圧を所定の基準電位に下降させた後にスイッチング素子１９をオフすれば第６の実施例と同様の動作をし、新たにピークホールド動作を行うことができる。
【００３７】
また、言うまでもないが、本実施例においても端子１５に電荷ホールド用のコンデンサ１８を付加することは可能であり、第７の実施例と同様の効果が得られる。
（第９の実施例）
図１０に本発明のアナログ信号処理回路による第９の実施例を示す。２０は端子１４と端子１５をショートするためのスイッチング素子で、２０Ａはこのスイッチング素子の開閉を制御するパルス信号入力端子である。図７と同一構成部材については同一符号を付し、詳細な説明を省略する。また、本実施例の動作は、スイッチング素子２０をオフさせたときは、第６の実施例の動作と同様であるが、スイッチング素子２０をオンさせた状態では端子１４と端子１５はショートされるため、本実施例は通常のカレントミラー回路として動作する点で異なる。したがって、第６の実施例で示されるピークホールド機能を任意に設定することが可能となることがわかる。また、ピークホールド動作をした後、ピーク電流よりも少ない、基準となる電流が入力されているときにスイッチング素子２０をオンさせると、端子１５の電位が基準となる電位にまで引き下げられることから、入力に応じた基準出力電流が得られ、リセット機能を持たせることができる。この後、スイッチング素子２０をオフさせれば第６の実施例と同様の動作をし、新たにピークホールド動作を行うことができる。
【００３８】
また、言うまでもないが、本実施例においても端子１５に電荷ホールド用のコンデンサ１８を付加することは可能であり、第７の実施例と同様の効果が得られる。
【００３９】
さらに、本実施例においても、端子１５と所定の基準電位である接地電位とショートするためのスイッチング素子１９を付加することは可能であり、第８の実施例と同様の効果が得られる。
（第１０の実施例）
図１１に本発明のアナログ信号処理回路による第１０の実施例を示す。同図において、１１１は、ＭＯＳトランジスタ１１にあらかじめバイアス電流を供給するための定電流源で端子１４と電源電位（ＶＤＤ）に接続されており、ＩＢ１１なる定電流を供給する。１１２は、ＭＯＳトランジスタ１２にあらかじめバイアス電流を供給するための定電流源で端子１６と電源電位（ＶＤＤ）に接続されており、ＩＢ１２なる定電流を供給する。ここで、ＩＢ１１とＩＢ１２の関係はＭＯＳトランジスタ１１とＭＯＳトランジスタ１２のサイズ比に合わせて、
【００４０】
【数１０】
2005351909.tif 000012
なる関係であることが望ましい。なお、図７と同一構成部材については同一符号を付し、詳細な説明を省略する。また、本実施例の動作は第６の実施例の動作と同様であるが、ＭＯＳトランジスタ１１に入力される電流ｉｉｎ（ｔ）が、バイアス電流ＩＢ１１と入力信号電流ｉｓｉｎ（ｔ）の和によって表される点、およびＭＯＳトランジスタ１２から出力される電流ｉｏｕｔ（ｔ）が、バイアス電流ＩＢ１２と出力信号電流ｉｓｏｕｔ（ｔ）の和によって表される点において異なる。本実施例によれば信号成分のみを独立して取り扱うことが可能となる。なお、本実施例においては、第６の実施例に定電流源１１１および１１２を付加した形で説明を行っているが、もちろん第７、第８および第９の実施例においても本実施例と同様の構成を取ることが可能であり同様の効果が得られる。
（第１１の実施例）
図１２に本発明のアナログ信号処理回路による第１１の実施例を示す。本実施例は、第１の実施例の改良型で、高速動作を可能にするものである。同図において、７は、エミッタをＭＯＳトランジスタ１のドレインとＮＰＮトランジスタ３のエミッタとを共通接続した端子に接続し、ベースをＶＤＤよりも低い基準電位（ＶＢＩＡＳ２）に接続し、コレクタをＶＤＤよりも低い基準電位である接地電位に接続したＰＮＰトランジスタである。図１と同一構成部材については同一符号を付し、詳細な説明を省略する。なお、ＶＢＩＡＳ１とＶＢＩＡＳ２の関係は、ＮＰＮトランジスタ３とＰＮＰトランジスタ７を同時にオンすることがないような値に設定されていれば良く、特に大小関係は問わないが、ＶＢＩＡＳ１−ＶＢＩＡＳ２が、上記の条件を満たしつつ、できる限り大きくすることが望ましい。
【００４１】
次に、上記アナログ信号処理回路の動作を図２（ａ），（ｂ）を用いて説明するが、ここでは一例としてＶＢＩＡＳ１−ＶＢＩＡＳ２が０．６Ｖに設定されているとする。はじめに、ＭＯＳトランジスタ１が飽和領域で動作しており、ｉＤ１（ｔ）とｉｉｎ（ｔ）は一致しているとすると、端子４の電位はおおむねＶＢＩＡＳ１とＶＢＩＡＳ２の中間電位にあり、ＮＰＮトランジスタ３とＰＮＰトランジスタ７のベース−エミッタ間電圧は共に０．３Ｖ程度となって、両トランジスタ共カットオフしている。ここで、時刻ｔ０からｔ１の期間のようにｉｉｎ（ｔ）が増加しはじめると、ｉＤ１（ｔ）＜ｉｉｎ（ｔ）となるため、端子４の電圧は下降する。この時、ＰＮＰトランジスタ７はカットオフを保つ一方で、端子４の電圧がＶＢＩＡＳ１から約０．５〜０．７Ｖ程度下がるとＮＰＮトランジスタ３は順方向活性領域に入ってオン状態となり、ｉｉｎ（ｔ）−ｉＤ１（ｔ）の電流がＮＰＮトランジスタ３を通じて端子５から流れ出しｉｉｎ（ｔ）とｉＤ１（ｔ）が一致するよう、すなわちＭＯＳトランジスタ１のゲート−ソース間電圧ＶＧＳ（ｔ）が、（１）式で表される値となるように端子５の電圧を下降させる。なお端子５の電圧は、この端子に接続されているＭＯＳトランジスタ１およびＭＯＳトランジスタ２のゲート−ソース間寄生容量から、ＮＰＮトランジスタ３を通じて電荷が引き抜かれることにより下降する。この時、図１２の回路はカレントミラー回路として動作し、（３）式で表されるように入力電流に比例した出力電流が得られる。
【００４２】
次に、時刻ｔ１からｔ２の期間のようにｉｉｎ（ｔ）の増加が止まるとｉＤ１（ｔ）＝ｉｉｎ（ｔ）となるため、ＮＰＮトランジスタ３とＰＮＰトランジスタ７が共にカットオフするよう端子４の電圧は上昇しおおむねＶＢＩＡＳ１とＶＢＩＡＳ２の中間電位に落ち着く。ここで、端子５はハイインピーダンスであるから、時刻ｔ１における電荷が変化することはなく、ＭＯＳトランジスタ１、２のゲート−ソース間電圧は、ＶＧＳ（ｔ１）に保たれる。この時、出力電流ｉｏｕｔ（ｔ）は、（４）式で表されるように、時刻ｔ１における入力電流ｉｉｎ（ｔ１）に比例した電流が保存される。そして、時刻ｔ２からｔ３の期間のようにｉｉｎ（ｔ）がｉｉｎ（ｔ１）を下まわると、端子４の電圧はさらに上昇するが、ＮＰＮトランジスタ７はカットオフを保ったままであるから、ＶＧＳ（ｔ１）は保存されるので、出力電流ｉｏｕｔ（ｔ）は（４）式で表される値となる。ところで、端子４の電圧がＶＢＩＡＳ２から約０．５〜０．７Ｖ程度上がると、ＰＮＰトランジスタ７は順方向活性領域に入ってオン状態となり、ｉＤ１（ｔ）−ｉｉｎ（ｔ）すなわちｉｉｎ（ｔ１）−ｉｉｎ（ｔ）の電流を流すため、端子４の電圧の上昇は抑えられることになる。このため、端子４の電圧振幅を第１の実施例の場合よりも小さくすることができるから、より高速な動作が可能となる。
【００４３】
次に、時刻ｔ３からｔ４の期間のようにｉｉｎ（ｔ１）を超える電流が入力され、増加し続けると、端子４の電圧は下降しＶＢＩＡＳ１から約０．５〜０．７Ｖ程度下がった時点でＮＰＮトランジスタ３が、再度順方向活性領域に入ってオン状態となり、ｉｉｎ（ｔ）−ｉＤ１（ｔ）の電流がＮＰＮトランジスタ３を通じて端子５から流れ出しｉｉｎ（ｔ）とｉＤ１（ｔ）が一致するよう、すなわちＭＯＳトランジスタ１のゲート−ソース間電圧ＶＧＳ（ｔ）が、（１）式で表される値となるように端子５の電圧を下降させる。そして、（３）式で表される入力電流に応じた出力電流ｉｏｕｔ（ｔ）が得られることになる。
【００４４】
以上の説明から、入力電流の増減に応じて上記動作を繰り返すことによって、入力電流のピーク値に応じた出力電流が得られると共に、第１の実施例よりも高速な動作が可能となることがわかる。
【００４５】
なお、本実施例においても、端子５に電荷ホールド用コンデンサ８を付加すること、および端子５と所定の基準電位との間にリセット用のスイッチング素子９を付加すること、および端子４と端子６に定電流源１０１と１０２を付加することは可能であり、第２および第３および第５の実施例と同様の効果が得られる。
（第１２の実施例）
図１３に本発明のアナログ信号処理回路による第１２の実施例を示す。本実施例は、第１１の実施例の逆導電型による構成を示すものであり、第６の実施例の改良型で、高速動作を可能にするものである。同図において、１７は、エミッタをＭＯＳトランジスタ１１のドレインとＰＮＰトランジスタ１３のエミッタとを共通接続した端子に接続し、ベースを接地電位よりも高い基準電位（ＶＢＩＡＳ２）に接続し、コレクタを接地電位よりも高い基準電位であるＶＤＤに接続したＮＰＮトランジスタである。図７と同一構成部材については同一符号を付し、詳細な説明を省略する。なお、ＶＢＩＡＳ１とＶＢＩＡＳ２の関係は、ＰＮＰトランジスタ１３とＮＰＮトランジスタ１７を同時にオンすることがないような値に設定されていれば良く、特に大小関係は問わないが、ＶＢＩＡＳ２−ＶＢＩＡＳ１が、上記の条件を満たしつつ、できる限り大きくすることが望ましい。
【００４６】
次に、上記アナログ信号処理回路の動作を図２（ａ），（ｂ）を用いて説明するが、ここでは一例としてＶＢＩＡＳ２−ＶＢＩＡＳ１が０．６Ｖに設定されているとする。はじめに、ＭＯＳトランジスタ１１が飽和領域で動作しており、ｉＤ１１（ｔ）とｉｉｎ（ｔ）は一致しているとすると、端子１４の電位はおおむねＶＢＩＡＳ１とＶＢＩＡＳ２の中間電位にあり、ＰＮＰトランジスタ１３とＮＰＮトランジスタ１７のベース−エミッタ間電圧は共に０．３Ｖ程度となって、両トランジスタ共カットオフしている。ここで、時刻ｔ０からｔ１の期間のようにｉｉｎ（ｔ）が増加しはじめると、ｉＤ１１（ｔ）＜ｉｉｎ（ｔ）となるため、端子１４の電圧は上昇する。この時、ＮＰＮトランジスタ１７はカットオフを保つ一方で、端子１４の電圧がＶＢＩＡＳ１から約０．５〜０．７Ｖ程度上がるとＰＮＰトランジスタ１３は順方向活性領域に入ってオン状態となり、ｉｉｎ（ｔ）−ｉＤ１１（ｔ）の電流がＰＮＰトランジスタ１３を通じて端子１５に流れ込みｉｉｎ（ｔ）とｉＤ１１（ｔ）が一致するよう、すなわちＭＯＳトランジスタ１１のゲート−ソース間電圧ＶＧＳ（ｔ）が、（６）式で表される値となるように端子１５の電圧を上昇させる。なお端子１５の電圧は、この端子に接続されているＭＯＳトランジスタ１１および１２のゲート−ソース間寄生容量に、ＰＮＰトランジスタ１３を通じて電荷が供給されることにより上昇する。この時、図１３の回路はカレントミラー回路として動作し、（８）式で表されるように入力電流に比例した出力電流が得られる。
【００４７】
次に、時刻ｔ１からｔ２の期間のようにｉｉｎ（ｔ）の増加が止まるとｉＤ１１（ｔ）＝ｉｉｎ（ｔ）となるため、ＰＮＰトランジスタ１３とＮＰＮトランジスタ１７が共にカットオフするよう端子１４の電圧は下降しおおむねＶＢＩＡＳ１とＶＢＩＡＳ２の中間電位に落ち着く。ここで、端子１５はハイインピーダンスであるから、時刻ｔ１における電荷が変化することはなく、ＭＯＳトランジスタ１１、１２のゲート−ソース間電圧は、ＶＧＳ（ｔ１）に保たれる。この時、出力電流ｉｏｕｔ（ｔ）は、（９）式で表されるように、時刻ｔ１における入力電流ｉｉｎ（ｔ１）に比例した電流が保存される。
【００４８】
そして、時刻ｔ２からｔ３の期間のようにｉｉｎ（ｔ）がｉｉｎ（ｔ１）を下まわると、端子１４の電圧はさらに下降するが、ＰＮＰトランジスタ１７はカットオフを保ったままであるから、ＶＧＳ（ｔ１）は保存されるので、出力電流ｉｏｕｔ（ｔ）は（９）式で表される値となる。ところで、端子１４の電圧がＶＢＩＡＳ２から約０．５〜０．７Ｖ程度下がると、ＮＰＮトランジスタ１７は順方向活性領域に入ってオン状態となり、ｉＤ１（ｔ）−ｉｉｎ（ｔ）すなわちｉｉｎ（ｔ１）−ｉｉｎ（ｔ）の電流を流すため、端子１４の電圧の下降は抑えられることになる。このため、端子１４の電圧振幅を第６の実施例の場合よりも小さくすることができるから、より高速な動作が可能となる。
【００４９】
次に、時刻ｔ３からｔ４の期間のようにｉｉｎ（ｔ１）を超える電流が入力され、増加し続けると、端子１４の電圧は上昇しＶＢＩＡＳ１から約０．５〜０．７Ｖ程度上がった時点でＰＮＰトランジスタ１３が、再度順方向活性領域に入ってオン状態となり、ｉｉｎ（ｔ）−ｉＤ１１（ｔ）の電流がＰＮＰトランジスタ１３を通じて端子１５から流れ出しｉｉｎ（ｔ）とｉＤ１１（ｔ）一致するよう、すなわちＭＯＳトランジスタ１１のゲート−ソース間電圧ＶＧＳ（ｔ）が、（６）式で表される値となるように端子１５の電圧を上昇させる。そして、（８）式で表される入力電流に応じた出力電流ｉｏｕｔ（ｔ）が得られることになる。
【００５０】
以上の説明から、入力電流の増減に応じて上記動作を繰り返すことによって、入力電流のピーク値に応じた出力電流が得られると共に、第６の実施例よりも高速な動作が可能となることがわかる。
【００５１】
なお、本実施例においても、端子１５に電荷ホールド用コンデンサ１８を付加すること、および端子１５と所定の基準電位との間にリセット用のスイッチング素子１９を付加すること、および端子１４と端子１６に定電流源１１１と１１２を付加することは可能であり、第７および第８および第１０の実施例と同様の効果が得られる。
（第１３の実施例）
図１４に本発明のアナログ信号処理回路による第１３の実施例を示す。本実施例は、第１の実施例のＮＰＮトランジスタの代わりにＮ型ＭＯＳトランジスタを用いたものである。同図において、２３は端子５にドレインを接続し、端子４にソースを接続し、ゲートをＶＤＤよりも低い基準電位（ＶＢＩＡＳ１）に接続したＮ型ＭＯＳトランジスタである。図１と同一構成部材については同一符号を付し、詳細な説明を省略する。また、本実施例の動作は第１の実施例の動作と同様であるが、端子４の電圧がＶＢＩＡＳ１からＭＯＳトランジスタ２３の閾値電圧以上下がるとＭＯＳトランジスタ２３はオンし端子５の電圧を下降させる。本実施例においても、第１の実施例と同様、入力電流のピーク値に応じた出力電流が得られる。
【００５２】
なお、本実施例においても端子５に電荷ホールド用コンデンサ８を付加すること、および端子５と所定の基準電位との間にリセット用のスイッチング素子９を付加すること、および端子４と端子５の間にスイッチング素子１０を付加すること、および端子４と端子６に定電流源１０１と１０２を付加することは可能であり、第２、第３、第４および第５の実施例と同様の効果が得られる。
（第１４の実施例）
図１５に本発明のアナログ信号処理回路による第１４の実施例を示す。本実施例は、第１３の実施例の逆導電型で、第６の実施例のＰＮＰトランジスタの代わりにＰ型ＭＯＳトランジスタを用いたものである。同図において、３３は端子１５にドレインを接続し、端子１４にソースを接続し、ゲートを接地電位よりも高い基準電位（ＶＢＩＡＳ１）に接続したＰ型ＭＯＳトランジスタである。図７と同一構成部材については同一符号を付し、詳細な説明を省略する。また、本実施例の動作は第６の実施例の動作と同様であるが、端子１４の電圧がＶＢＩＡＳ１からＭＯＳトランジスタ３３の閾値電圧以上上がるとＭＯＳトランジスタ３３はオンし端子１５の電圧を上昇させる。本実施例においても、第６の実施例と同様、入力電流のピーク値に応じた出力電流が得られる。
【００５３】
なお、本実施例においても端子１５に電荷ホールド用コンデンサ１８を付加すること、および端子１５と所定の基準電位との間にリセット用のスイッチング素子１９を付加すること、および端子１４と端子１５の間にスイッチング素子２０を付加すること、および端子１４と端子１６に定電流源１１１と１１２を付加することは可能であり、第７、第８、第９および第１０の実施例と同様の効果が得られる。
（第１５の実施例）
図１６に本発明のアナログ信号処理回路による第１５の実施例を示す。本実施例は、第１３の実施例の改良型で、高速動作を可能にするものであり、第１１の実施例のＮＰＮトランジスタをＮ型ＭＯＳトランジスタに、ＰＮＰトランジスタをＰ型ＭＯＳトランジスタにそれぞれ置き換えたものである。同図において、２７は、ソースをＭＯＳトランジスタ１のドレインとＭＯＳトランジスタ２３のソースとを共通接続した端子に接続し、ゲートをＶＤＤよりも低い基準電位（ＶＢＩＡＳ２）に接続し、ドレインをＶＤＤよりも低い基準電位である接地電位に接続したＰ型ＭＯＳトランジスタである。図１４と同一構成部材については同一符号を付し、詳細な説明を省略する。なお、ＶＢＩＡＳ１とＶＢＩＡＳ２の関係は、ＭＯＳトランジスタ２３とＭＯＳトランジスタ２７を同時にオンすることがないような値に設定されていれば良く、特に大小関係は問わないが、ＶＢＩＡＳ１−ＶＢＩＡＳ２が、上記の条件を満たしつつ、できる限り大きくすることが望ましい。また、本実施例の動作は第１１および第１３の実施例の動作と同様であるが、端子４の電圧がＶＢＩＡＳ１からＭＯＳトランジスタ２３の閾値電圧以上下がるとＭＯＳトランジスタ２３はオンして端子５の電圧を下降させ、端子４の電圧がＶＢＩＡＳ２からＭＯＳトランジスタ２７の閾値電圧以上上がるとＭＯＳトランジスタ２７がオンすることによって、ｉＤ１（ｔ）−ｉｉｎ（ｔ）すなわちｉｉｎ（ｔ１）−ｉｉｎ（ｔ）の電流を流し、端子４の電圧の上昇を抑える。このため、本実施例においては、端子４の電圧振幅を第１３の実施例の場合よりも小さくすることができるから、より高速な動作が可能になると共に、第１１および第１３の実施例と同様、入力電流のピーク値に応じた出力電流が得られる。
【００５４】
なお、本実施例においても端子５に電荷ホールド用コンデンサ８を付加すること、および端子５と所定の基準電位との間にリセット用のスイッチング素子９を付加すること、および端子４と端子６に定電流源１０１と１０２を付加することは可能であり、第２および第３および第５の実施例と同様の効果が得られる。
（第１６の実施例）
図１７に本発明のアナログ信号処理回路による第１６の実施例を示す。本実施例は、第１４の実施例の改良型で、高速動作を可能にするものであり、第１２の実施例のＰＮＰトランジスタをＰ型ＭＯＳトランジスタに、ＮＰＮトランジスタをＮ型ＭＯＳトランジスタにそれぞれ置き換えたものである。同図において、３７は、ソースをＭＯＳトランジスタ１１のドレインとＭＯＳトランジスタ３３のソースとを共通接続した端子に接続し、ゲートを接地電位よりも高い基準電位（ＶＢＩＡＳ２）に接続し、ドレインを接地電位よりも高い基準電位であるＶＤＤに接続したＮ型ＭＯＳトランジスタである。図１５と同一構成部材については同一符号を付し、詳細な説明を省略する。なお、ＶＢＩＡＳ１とＶＢＩＡＳ２の関係は、ＭＯＳトランジスタ３３とＭＯＳトランジスタ３７を同時にオンすることがないような値に設定されていれば良く、特に大小関係は問わないが、ＶＢＩＡＳ２−ＶＢＩＡＳ１が、上記の条件を満たしつつ、できる限り大きくすることが望ましい。また、本実施例の動作は第１２および第１４の実施例の動作と同様であるが、端子１４の電圧がＶＢＩＡＳ１からＭＯＳトランジスタ３３の閾値電圧以上上がるとＭＯＳトランジスタ３３はオンして端子１５の電圧を上昇させ、端子４の電圧がＶＢＩＡＳ２からＭＯＳトランジスタ３７の閾値電圧以上下がるとＭＯＳトランジスタ３７がオンすることによって、ｉＤ１１（ｔ）−ｉｉｎ（ｔ）すなわちｉｉｎ（ｔ１）−ｉｉｎ（ｔ）の電流を流し、端子４の電圧の下降を抑える。このため、本実施例においては、端子１４の電圧振幅を第１４の実施例の場合よりも小さくすることができるから、より高速な動作が可能になると共に、第１２および第１４の実施例と同様、入力電流のピーク値に応じた出力電流が得られる。
【００５５】
なお、本実施例においても端子１５に電荷ホールド用コンデンサ１８を付加すること、および端子１５と所定の基準電位との間にリセット用のスイッチング素子１９を付加すること、および端子１４と端子１６に定電流源１１１と１１２を付加することは可能であり、第７および第８および第１０の実施例と同様の効果が得られる。
【００５６】
なお、本発明において、第１及び第２の電界効果型トランジスタでないトランジスタ（または第１および第２のトランジスタ）をバイポーラトランジスタとしたときには、第１および第２の主電極はコレクタ，エミッタ、制御電極はベースが対応し、前記トランジスタを電界効果型トランジスタとしたときには、第１および第２の主電極はドレイン，ソース、制御電極はゲートが対応すると考えればよい。
（第１７の実施例）
次に、ピーク検出回路を利用した装置の一例を説明する。
【００５７】
一般にレーザービームプリンタのようなレーザー光を用いて感光ドラム面上に画像を形成する装置は図１８に示すように、レーザーダイオード１９０６、このレーザーをスキャンせしめるポリゴンミラー１９０７、レンズ系１９０８、反射ミラー１９０９、および感光ドラム１９１０等により構成され、光検出装置１９１１は前記レーザー光がある所定の位置を通過したことを検出し、２値の電気信号として水平同期信号を発生する。
【００５８】
この光検出装置は、図１９に示すようにフォトダイオード１９２１と、該フォトダイオード１９２１の光起電流を電圧変換するところの抵抗体Ｒ１と、この光電変換出力Ｖｐを一方の入力とし、かつ２値化のためのスレッショルドレベルを決める基準電圧Ｖrefを他の一方の入力とするところの電圧比較器１９２２とから構成されている。
【００５９】
しかしながら、上記図１９に示される回路では電圧比較器１９２２の入力となる前記光電変換出力Ｖｐと前記基準電圧Ｖrefとが各々独立であるがために、該光検出装置に入力される光量が変化すると前記光電変換出力Ｖｐの振幅が変動する一方で前記基準電圧Ｖrefの値は一定であるので、相対的にスレッショルドレベルが変化することになる。このため、水平同期信号Ｖoutの発生タイミングが大きく変動したり、前記光電変換出力Ｖｐの立ち上がりあるいは立ち下がり波形がスレッショルドレベルを横切るときの傾きが異なってしまうためジッタが大幅に悪化する可能性があった。このため、経時変化や温度変化等によるレーザーパワーの変動、あるいは、ポリゴンミラー１９０７、レンズ系１９０８、反射ミラー１９０９の汚れによる光の透過率および反射率の悪化の影響による光量変動が、安定した画像出力を得るための障害となっていた。さらに、異なるレーザーパワーで使用する機種間での汎用性はなく、各機種毎にレーザーパワーに応じて抵抗体Ｒ１を調整するか、または、前記基準電圧Ｖrefを可変電圧源で構成し、これを調整しなければならない。
【００６０】
本実施例では、入射される光量が変化しても、安定して高精度の水平同期信号を発生することが出来る。
【００６１】
図２０は本発明の一実施例である光検出装置を示す図であり、図１８に示される画像形成装置の光検出装置１９１１として好適に用いることができる。同図において２１０１は光電変換手段であるところのフォトダイオード、２１０２はフォトダイオード２１０１の出力するピーク電流値に比例する電流値を保持する手段であるところの電流モードのピークホールド回路、２１０３はフォトダイオード２１０１の出力する電流値に比例する電流値と、電流モードのピークホールド回路２１０２に保持された電流値とを比較する手段であるところの電流入力のコンパレータ、２１０４はフォトダイオード２１０１の出力電流に比例する電流を電流モードのピークホールド回路２１０２および電流入力のコンパレータ２１０３に伝達するためのカレントミラー回路、２１０５はカレントミラー回路２１０４をあらかじめ能動状態にしておくためのバイアス電流Ｉbiasを供給する定電流源、２１０６はバイアス電流成分をキャンセルするための電流（Ｘ−Ｙ）・Ｉbiasを供給するための定電流源である。電流モードのピークホールド回路２１０２は、ベースを定電圧Ｖbiasに接続したＮＰＮトランジスタ２１０７、１：Ｙのサイズ比を持つＰＭＯＳトランジスタ２１０８および２１０９、ホールド容量２１１０によって構成されており、電流入力のコンパレータ２１０３は、定電流源２１１１および２１１２、ＮＰＮトランジスタ２１１３および２１１４、インバータ２１１５により構成されている。
【００６２】
フォトダイオード２１０１は入射光量に応じた電流Ｉｐを出力し、カレントミラー回路２１０４を通じて電流モードのピークホールド回路２１０２に導かれる。この時、電流Ｉｐの最大値をＩｐmaxとすると、ＰＭＯＳトランジスタ２１０９のドレイン電流はＹ・（Ｉｐmax＋Ｉbias）なる電流値にホールドされる。ホールドされた電流Ｙ・（Ｉｐmax＋Ｉbias）には、定電流源２１０６より供給されるバイアス電流成分をキャンセルするための電流（Ｘ−Ｙ）・Ｉbiasが加えられることにより、電流入力のコンパレータ２１０３の一方の入力端子には、Ｙ・Ｉｐmax＋Ｘ・Ｉbiasなる電流が注入される。また、電流入力のコンパレータ２１０３のもう一方の入力端子からは、カレントミラー回路２１０４を通じてＸ・（Ｉｐ＋Ｉbias）なる電流が引き抜かれる。２つの電流入力はノードＡにおいて会合し、バイアス電流成分はキャンセルされる。そして、図の矢印の向きに示されるようにノードＡからノードＢに向かってＹ・Ｉｐmax−Ｘ・Ｉｐ、すなわちＸ・（（Ｙ／Ｘ）・Ｉｐmax−Ｉｐ）なる電流が流れる。ここで、ノードＡからノードＢに向かって電流が流れるとノードＣの電位は接地電位ＧＮＤに向かって降下するためインバータ１５の出力Ｖoutはハイレベルとなり、逆にノードＢからノードＡに向かって電流が流れるとノードＣの電位は電源電位ＶDDに向かって上昇するのでインバータ１５の出力Ｖoutはロールレベルとなることが分かる。したがって、Ｘ・（（Ｙ／Ｘ）・Ｉｐmax−Ｉｐ）＞０すなわちＩｐmaxのＹ／ＸよりもＩｐが小さいときには本実施例の光検出装置はハイレベルを出力し、Ｘ・（（Ｙ／Ｘ）・Ｉｐmax−Ｉｐ）＜０すなわちＩｐmaxのＹ／ＸよりもＩｐが大きいときには本実施例の光検出装置はローレベルを出力することとなる。以上の説明から分かるように、本実施例の光検出装置ではＸとＹを所望の値に設定しておけば、入力光のピーク値に応じて自動的にスレッショルドレベルを決定し、入射光量の変動に関わらず常に安定して高精度の水平同期信号を得ることができる。
【００６３】
また、本実施例によれば、レーザー光を用いて感光ドラム面上に画像を形成する画像形成装置用の光検出装置において、光電変換手段と、該光電変換手段のピーク値を保持する手段と、前記保持されたピーク値に応じて参照レベルを発生する手段と、水平同期信号を電気的に発生せしめるための前記光電変換手段の出力と前記発生された参照レベルとを比較する手段とを備えることにより、安定した画像出力を得ることのできる画像形成装置を提供することが可能となり、さらに、異なるレーザーパワーを使用する機種においても、光検出装置に照射される入射光量の最大値をメモリし、自動的にスレッショルドレベルを決定するので、機種による調整が不要で、きわめて汎用性の高い光検出装置および画像形成装置を提供することが可能となる。
【００６４】
なお、本実施例で用いた電流モードのピークホールド手段２１０２の回路形式および電流入力のコンパレータ２１０３の回路形式を、他の回路形式に置き換えることはもちろん可能であるし、フォトダイオード２１０１の出力電流を電流モードのピークホールド手段２１０２および電流入力のコンパレータ２１０３に伝達する手段としてカレントミラー２１０４を用いているが他の電流伝達手段を用いても、もちろん構わない。また、言うまでもないが本実施例の逆導電型の素子を用いた構成も可能であり同様の効果を得ることができる。
【図面の簡単な説明】
【００６５】
【図１】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図２】本発明に係るピークホールド回路の動作の一例を説明するための電流波形図である。
【図３】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図４】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図５】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図６】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図７】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図８】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図９】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図１０】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図１１】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図１２】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図１３】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図１４】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図１５】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図１６】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図１７】本発明に係るアナログ信号処理回路の一例を説明するための概略的回路図である。
【図１８】像形成装置の構成の主要部の一例を説明するための模式的斜視図である。
【図１９】同期信号を得るための回路の一例を説明するための概略的回路図である。
【図２０】本発明に係るアナログ信号処理回路を有する同期信号を得るための回路の一例を説明するための概略的回路図である。
【図２１】電圧モードのピークホールド回路の一例を示す概略的回路図である。
【符号の説明】
【００６６】
１、２、２７、３３  ＰＭＯＳトランジスタ
３、１７  ＮＰＮトランジスタ
４、１４  電流入力端子
５、１５  電荷ホールド端子
６、１６  電流出力端子
８、１８、２０７  電荷ホールド用コンデンサ
９、１０、１９、２０、２０６  スイッチング素子
９Ａ、１０Ａ、１９Ａ、２０Ａ  パルス信号入力端子
１０１、１０２、１１１、１１２  定電流源
１１、１２、２３、３７  ＮＭＯＳトランジスタ
７、１３  ＰＮＰトランジスタ
２０３、２０４  ダイオード
２０１、２０２  演算増幅器
２０５  抵抗
２０８  電圧入力端子
２０９  電圧出力端子
【図１】
2005351909.tif 000013
【図２】
2005351909.tif 000014
【図３】
2005351909.tif 000015
【図４】
2005351909.tif 000016
【図５】
2005351909.tif 000017
【図６】
2005351909.tif 000018
【図７】
2005351909.tif 000019
【図８】
2005351909.tif 000020
【図９】
2005351909.tif 000021
【図１０】
2005351909.tif 000022
【図１１】
2005351909.tif 000023
【図１２】
2005351909.tif 000024
【図１３】
2005351909.tif 000025
【図１４】
2005351909.tif 000026
【図１５】
2005351909.tif 000027
【図１６】
2005351909.tif 000028
【図１７】
2005351909.tif 000029
【図１８】
2005351909.tif 000030
【図１９】
2005351909.tif 000031
【図２０】
2005351909.tif 000032
【図２１】
2005351909.tif 000033