(57)【要約】    【課題】  パッケージ基板に搭載したＩＣチップで配線パターンの断線を防ぐことができるインターポーザを提供する。    【解決手段】  インターポーザ７０をパッケージ基板１０とＩＣチップ１１０との間に介在させることで、熱膨張の大きな多層プリント配線板１０と熱膨張の小さなＩＣチップ１１０との間の熱膨張率差による応力を吸収させることができる。【選択図】  図３
2005123548.tif 000002
【特許請求の範囲】
【請求項１】
樹脂からなるパッケージ基板とセラミックからなるＩＣチップとの間に介在するインターポーザであって、
該インターポーザは、絶縁性基材の貫通孔に導電性物質を充填してなり、
前記絶縁性基材は、ＩＣとパッケージ基板の間に位置し、ＩＣとパッケージ基板とを、はんだを介して電気的に接続していることを特徴とするインターポーザ。
【請求項２】
前記絶縁性基材の厚みは、パッケージ基板厚み×０．０５以上であって、パッケージ基板×１．５以下であることを特徴とする請求項１のインターポーザ。
【請求項３】
前記絶縁性基材の大きさは、インターポーザに搭載する電子部品の投影面積以上であって、パッケージ基板の投影面積以下であることを特徴とする請求項１又は請求項２のインターポーザ。
【請求項４】
絶縁性基材の貫通孔の配置は、格子状または、千鳥状であって、貫通孔間のピッチは、６０〜２５０μm以下であることを特徴とする請求項１又は請求項２又は請求項３のインターポーザ。
【請求項５】
前記パッケージ基板は多層プリント配線板であることを特徴とする請求項１〜４のいずれかのインターポーザ。
【請求項６】
前記導電性材料は、金属めっきからなることを特徴とする請求項１〜５のいずれかのインターポーザ。
【請求項７】
前記導電性材料は、低融点金属のペーストからなることを特徴とする請求項１〜５のいずれかのインターポーザ。
【請求項８】
絶縁性基材の貫通孔の断面形状は、少なくとも１端面の開口径が、貫通孔中心の穴径以上であることを特徴とする請求項１〜７のいずれかのインターポーザ。
【請求項９】
請求項１〜８のいずれか１のインターポーザを備える多層プリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インターポーザ及び多層プリント配線板に係り、特に、樹脂からなるパッケージ基板とセラミックからなるＩＣチップとの間に介在するインターポーザ、及び、ＩＣチップを接続するためのインターポーザ層を備える多層プリント配線板に関するものである。
【背景技術】
【０００２】
ファインピッチのＩＣチップをドータボード等の外部基板と接続するためにパッケージ基板が用いられている。パッケージ基板の材料としては、セラミック又は樹脂が用いられている。ここで、セラミックパッケージ基板は、焼成してなるメタライズ配線を用いるため、抵抗値が高くなり、更に、セラミックの誘電率は高く、高周波、高性能のＩＣを搭載することが難しい。一方、樹脂製パッケージ基板は、めっきによる銅配線を用い得るため、配線抵抗を下げることができ、樹脂の誘電率は低く、高周波、高性能のＩＣを搭載することが相対的に容易である。
ここで、パッケージ基板とＩＣチップとの間にインターポーザを介在させる技術としては、特許文献１〜特許文献４がある。
【０００３】
【特許文献１】特開2001-102479号公報
【特許文献２】特開2002-373962号公報
【特許文献３】特開2002-261204号公報
【特許文献４】特開2000-332168号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、樹脂製パッケージ基板は、セラミック製のＩＣチップとの熱膨張率が大きく異なり、ヒートサイクルを繰り返すと、熱膨張率の違いから、樹脂製パッケージ基板とセラミック製ＩＣチップの両者の間に介在する半田バンプ、配線パターンに亀裂、断線が生じることがあった。
【０００５】
特に現在、ＩＣの性能を更に向上させ得るよう、ＩＣチップ上の配線パターンの誘電率を下げることが求められている。このため、パターン中を気泡を含ませるようにスパッタ等を用いて配線を形成することが行われている。空気は誘電率が最も低く、係る気泡を含む配線パターンは誘電率を下げることができるものの、脆く、ＩＣチップをパッケージ基板に搭載する際、又は、上述したヒートサイクルが加わった際に、ＩＣチップの配線パターンに断線が生じることがあった。
【０００６】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、パッケージ基板に搭載したＩＣチップで配線パターンの断線を防ぐことができるインターポーザ及び多層プリント配線板を提供することにある。
【課題を解決するための手段】
【０００７】
発明者らは、上記目的の実現に向け鋭意研究した結果、樹脂からなるパッケージ基板とセラミックからなるＩＣチップとを、電気的に接続するインターポーザを介在させるとの着想を持った。
【０００８】
シミュレーションで応力解析した結果、製造時・使用時の熱により、ＩＣとパッケージ基板の熱膨張係数の違いから、ＩＣとパッケージの接合部に応力が集中することがわかった。そして、その応力に耐えられなくなると接合部の材料やＩＣに破断が発生する。従来構造では、ＩＣをはんだ等で直接パッケージ基板に接合しているため、応力がその接合部一箇所に集中する。これに対して、本発明では、ＩＣとパッケージを接合するのにインターポーザを介在しているため、応力がＩＣとインターポーザ間の接合部とインターポーザとパッケージ基板間の接合部の２箇所に分散する。このため、インターポーザを介在することで、接合部に集中する応力を低減させることが可能となり、破断等の不具合を防止することが出来る。
【０００９】
インターポーザを構成する材料は、特に限定しないが、例えば、オレフィン樹脂、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ＢＴ樹脂等の樹脂単独基板、あるいは、それらの混合した樹脂基板、オレフィン樹脂、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ＢＴ樹脂等の樹脂基板にＥＰＤＭゴム、天然ゴム、ウレタンゴム等のゴムフィラーを分散させたゴムフィラー入り樹脂基板、オレフィン樹脂、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ＢＴ樹脂等の樹脂基板にガラス、アルミナ、ジルコニア等の無機フィラーを分散させた無機フィラー入り樹脂基板、オレフィン樹脂、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ＢＴ樹脂等の熱硬化性樹脂をガラスクロス等の心材に含浸させた基板やさらにガラス、アルミナ、ジルコニア等の無機フィラーを分散させた基板、パイレックスガラス、ジルコニア、窒化アルミニウム、窒化珪素、炭化珪素、アルミナ、ムライト、コージライト、ステアタイト、フォルステライト等のセラッミク基板が挙げられる。
【００１０】
セラミック基板では、パイレックスガラス、ムライト、コージライト、ステアタイト、フォルステライト等のガラス成分含有セラミック基板をインターポーザに用いると、誘電率が低いので、高速信号を伝送する際、有利となる。
ＩＣ等の電子部品とインターポーザ間、インターポーザとパケージ間の接合部に使うはんだ材料としては、特に限定することはないが、例えば、Ｓｎ／Ｐｂ，Ｓｎ／Ａｇ，Ｓｎ，Ｓｎ／Ｃｕ，Ｓｎ／Ｓｂ，Ｓｎ／Ｉｎ／Ａｇ，Ｓｎ／Ｂｉ，Ｓｎ／Ｉｎ，銅ペースト，銀ペースト，導電性樹脂等が挙げられる。
【００１１】
インターポーザを構成する絶縁性基材の厚みは、以下の関係が好ましい。
パッケージ基板厚み×０．０５≦絶縁性基材の厚み≦パッケージ基板厚み×１．５、さらには、パッケージ基板厚み×０．１≦絶縁性基材の厚み≦パッケージ基板厚み×１．０が好適である。
【００１２】
インターポーザを構成する絶縁性基材の厚みが、パッケージ基板厚み×０．０５未満だと、インターポーザを構成する絶縁性基材の厚みが薄いので、その取扱いが難しくなる。また、剛性がなくなるので、基板の寸法収縮が大きくなる。そうなると、インターポーザの貫通孔とＩＣの外部電極との位置精度が悪くなり、インターポーザとＩＣ間で、未接続が発生するからである。逆に、パッケージ基板厚み×１．５を超えると、半導体装置全体が厚くなるので、薄型化の要求に応えられない。他の理由としては、基板が厚くなると小径の貫通孔を形成することが難しいので、ファイン化に不向きとなる。
【００１３】
インターポーザを構成する絶縁性基材の大きさは、以下の関係が好ましい。
インターポーザに搭載する電子部品の投影面積≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×１、さらには、電子部品の投影面積×１．２≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×０．８が好適である。
【００１４】
インターポーザを構成する絶縁性基材の面積が、電子部品の投影面積未満だと、電子部品をインターポーザ上に電子部品を搭載できないからである。インターポーザを構成する絶縁性基材の面積が、電子部品の投影面積×１．２以上になると、インターポーザと電子部品との間に、段差ができるので、その間にモールド樹脂を充填することが可能となる。モールド樹脂も応力を緩和することができるので、さらに、熱衝撃に対する接合部及び電子部品の寿命が延びる。インターポーザを構成する絶縁性基材の面積が、パッケージ基板の投影面積の０．８倍以下だと、インターポーザとパッケージ本体の間にも段差ができるので、その間にも、モールド樹脂を充填することができる。両者の間にモールド樹脂を充填することで、半導体装置全体として、熱衝撃に対する信頼性が向上する。そして、インターポーザを構成する絶縁性基材の大きさが、パッケージ基板の投影面積を越えると、基板全体が大きくなるので、小型化の要求に応えられない。
上記インターポーザを構成する絶縁性基材は、表裏を電気的に接続する貫通孔を有しており、その貫通孔の配置は、格子状または、千鳥状であって、貫通孔間のピッチは、６０〜２５０μm以下である。
【００１５】
貫通孔は、導電性物質で充填してもよいし、貫通孔をめっき等で覆い、その未充填部に絶縁材あるいは導電性物質を充填した構造でもよい。貫通孔に充填する導電性物質は、特に限定することはないが、導電性ペーストよりは、例えば、銅、金、銀、ニッケル等の単一の金属もしくは、二種以上からなる金属で充填されていることが好ましい。それは、導電性ペーストと比較して、抵抗が低いため、ＩＣへの電源の供給がスムーズになったり、発熱量が低くなったりするからである。
【００１６】
インターポーザを構成する絶縁性基材の貫通孔の配置が、格子状または、千鳥状であり、貫通孔間のピッチが、２５０μm以下であると、隣合う貫通孔間の距離が小さくなるので、インダクタンスが減少し、ＩＣへの電源の供給がスムーズになるからである。貫通孔間のピッチが、２５０μm以下であると良い他の理由は、貫通孔のピッチを狭ピッチ化しようとすると貫通孔の径が小さくなるからである。貫通孔の径が、小さくなると、貫通孔に充填されている導電性物質の径が、小さくなる。すると、導電性物質は、発生した応力により変形しやすくなるので、導電性物質にても、応力緩和が可能となる。その径としては、３０〜１５０μm以下が好ましい。３０μmを下まわると、貫通孔内に導電性物質を充填するのが困難となるからである。
【００１７】
インターポーザを構成する絶縁性基材の貫通孔の断面形状としては、少なくとも１端面の開口径が、貫通孔中心の穴径以上であることが好ましい。さらには、１端面の開口径／貫通孔中心の穴径の関係が、１．０２〜５．０が好ましい。１未満であると、貫通孔内に導電性物質を未充填なく、充填するのが難しい。１以上となると、貫通孔端面の開口径が、その他の貫通孔部分と同等以上となるので、導電性物質の充填が容易に行なわれる。その結果、熱衝撃時、クラックの起点となるボイドは無くなる。そして、１．０２以上となると、ボイドが全くなくなる。その結果、導体全体の導通抵抗が低くなるし、ボイド近辺でのジュール熱が発生しなくなるので、ＩＣへの電源の供給が、スムーズになり、５ＧＨｚを越える高周波領域での誤動作がなくなる。また、貫通孔の形状が、テーパー状となっているため、発生した応力は、貫通孔の形状に沿って、接合部に到達する事となる。そのため、応力が、直線的に、接合部に到達せず、分散する効果もある。この点からも、インターポーザの少なくとも１端面の開口径が、貫通孔の中心部の穴径より、大きい方が、有利である。さらには、両端面の開口径が、中心部の開口径より大きい方が良い。逆に、５を越えると、ランド径が大きくなるか、中心部の開口径が小さくなる。前者の場合は、ファイン化に向かなくなり、後者の場合は、開口径のアスペクト比が大きくなるので、導電性材料の充填が難しくなり、ボイドが発生する。貫通孔の中心部の穴径より、１端面の方が開口径を大きくするのは、例えば、真っ直ぐ開口するときより、レーザのショット数を少なくすればよい。また、貫通孔の中心部より、両端面の開口径を大きくするには、両面から、例えば、レーザやブラスト等で開口することで可能となる。
【発明を実施するための最良の形態】
【００１８】
[実施例]
１．樹脂製パッケージ基板
樹脂製パッケージ基板１０の構成について、実施例１に係る樹脂パッケージ基板１０の断面図を示す図１を参照して説明する。樹脂製パッケージ基板は１０では、多層コア基板３０を用いている。多層コア基板３０の表面側に導体回路３４、導体層３４Ｐ、裏面に導体回路３４、導体層３４Ｅが形成されている。上側の導体層３４Ｐは、電源用のプレーン層として形成され、下側の導体層３４Ｅは、グランド用のプレーン層として形成されている。更に、多層コア基板３０の内部の上面側に内層の導体層１６Ｅ、下面側に導体層１６Ｐが形成されている。上側の導体層１６Ｅはグランド用のプレーン層として形成され、下側の導体層１６Ｐは電源用のプレーン層として形成されている。電源用のプレーン層３４Ｐとプレーン層１６Ｐとは、電源用スルーホール３６Ｐやバイアホール４４、５４により接続される。グランド用のプレーン層３４Ｅとプレーン層１６Ｐとは、グランド用スルーホール３６Ｅやバイアホール４４，５４により接続される。多層コア基板３０の上下での信号の接続は、信号用スルーホール３６Ｓ、バイアホール４４，５４により行われる。プレーン層は、片側だけの単層であっても、２層以上に配置したものでもよい。２層〜４層で形成されることが望ましい。４層以上では電気的な特性の向上が確認されていないことからそれ以上多層にしてもその効果は４層と同等程度である。特に、２層で形成されることが、多層コア基板の剛性整合という点において基板の伸び率が揃えられるので反りが出にくいからである。多層コア基板３０の中央には、電気的に隔絶された金属板１２が収容されている（該金属板１２は、インバー、４２合金等の低熱膨張係数金属からなり、心材としての役目を果たしており、スルーホールやバイアホールなどどの電気な接続がされていない。主として、基板の熱膨張係数を下げたり、反りに対する剛性を向上させているのである。その配置は、基板全体に配しても良いし、搭載するＩＣ周辺下に枠状に配しても良い。）。該金属板１２に、絶縁樹脂層１４を介して上面側に内層の導体層１６Ｅ、下面側に導体層１６Ｐが、更に、絶縁樹脂層１８を介して上面側に導体回路３４、導体層３４Ｐが、下面に導体回路３４、導体層３４Ｅが形成されている。
【００１９】
多層コア基板３０の表面の導体層３４Ｐ、３４Ｅの上には、バイアホール４４及び導体回路４２の形成された層間樹脂絶縁層４０と、バイアホール５４及び導体回路５２の形成された層間樹脂絶縁層５０とが配設されている。該バイアホール５４及び導体回路５２の上層にはソルダーレジスト層６０が形成されており、該ソルダーレジスト層６０の開口部６２を介して、上面側のバイアホール５４及び導体回路５２に信号用バンプ６４Ｓ、電源用バンプ６４Ｐ、グランド用バンプ６４Ｅが形成されている。同様に、下面側のバイアホール５４及び導体回路５２に信号用外部端子６６Ｓ、電源用外部端子６６Ｐ、グランド用外部端子６６Ｅが形成されている。
【００２０】
スルーホール３６Ｅ、３６Ｐ、３６Ｓは、コア基板３０に形成した通孔の導体層を形成させ、その空隙内に絶縁樹脂１７を充填させて成る。それ以外にも、導電性ペーストもしくはめっきなどにより、スルーホール内を完全に埋めても良い。
【００２１】
ここで、コア基板３０表層の導体層３４Ｐ、３４Ｅは、厚さ５〜２５μｍに形成され、内層の導体層１６Ｐ、１６Ｅは、厚さ５〜２５０μｍに形成され、層間樹脂絶縁層４０上の導体回路４２及び層間樹脂絶縁層５０上の導体回路５２は５〜２５μｍに形成されている。
【００２２】
本実施例に用いた樹脂製パッケージ基板は、コア基板３０の表層の電源層（導体層）３４Ｐ、導体層３４、内層の電源層（導体層）１６Ｐ、導体層１６Ｅおよび金属板１２を厚くした。これにより、コア基板の強度が増す。従って、コア基板自体を薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。
【００２３】
また、導体層３４Ｐ、３４Ｅ、導体層１６Ｐ、１６Ｅを厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗を低減することができる。
【００２４】
図２は、樹脂製パッケージ基板１０にインターポーザ７０を取り付けた状態を示す断面図であり、図３は、インターポーザ７０にＩＣチップ１１０を取り付け、樹脂製パッケージ基板１０をドータボード１２０に取り付けた状態を示す断面図である。インターポーザ７０は、絶縁性基材８０の貫通孔８１に導電性物質８４を充填してなる導電ポスト７２の上面にランド７４を下面に電源用ランド７６Ｐ、信号用ランド７６Ｓ、グランド用ランド７６Ｅを配置することで構成されている。樹脂製パッケージ基板１０とインターポーザ７０との間には樹脂製のアンダーフィル６８が充填されている。インターポーザ７０の上面側のランド７４には半田１１４を介して、ＩＣチップ１１０のランド１１２が接続されている。インターポーザ７０とＩＣチップ１００との間には樹脂製のアンダーフィル６９が充填されている。
【００２５】
樹脂製パッケージ基板１０の上面側の信号用バンプ６４Ｓ、電源用バンプ６４Ｐ、グランド用バンプ６４Ｅには、インターポーザ７０の信号用ランド７６Ｓ、電源用ランド７６Ｐ、グランド用ランド７６Ｅへ接続される。一方、樹脂製パッケージ基板１０の下側の信号用外部端子６６Ｓ、電源用外部端子６６Ｐ、グランド用外部端子６６Ｅには、ドータボード１２０の信号用ランド１２２Ｓ、電源用ランド１２２Ｐ、グランド用ランド１２２Ｅへ接続されている。この場合における外部端子とは、ＰＧＡ、ＢＧＡ，半田バンプ等を指している。
【００２６】
実施例１の樹脂製パッケージ基板１０では、導体層３４Ｐ、１６Ｐを電源層として用いることで、ＩＣチップ１２０への電源の供給能力が向上させることができる。そのため、該パッケージ基板１０上にＩＣチップ１１０を実装したときに、ＩＣチップ１１０〜基板１０〜ドータボード１２０側電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のＩＣチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。更に、導体層３４Ｅ、１６Ｅをグランド層として用いることで、ＩＣチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。更に図示しないコンデンサを実装することにより、コンデンサ内の蓄積されている電源を補助的に用いることができるので、電源不足を起しにくくなる。
【００２７】
図４に図３中のＩＣチップ１１０、インターポーザ７０、樹脂製パッケージ基板１０の平面図を示す。樹脂製パッケージ基板の外形サイズは４0mm×４0mmで、厚みは１．０mmである。インターポーザを構成する絶縁性基材７０の外形サイズは32mm×32mmで、厚みは0.1mmである。ＩＣチップ１１０の外形サイズは20mm×20mmである。
【００２８】
図５（Ａ）にインターポーザ７０の平面図を示す。インターポーザのランド７４（貫通孔８１）は、格子状に配置され、ピッチＰ１は、１８０μｍに設定されている。図５（Ｂ）は、別例に係るインターポーザの平面図を示す。インターポーザのランド７４（貫通孔８１）は、千鳥状に配置され、ピッチＰ２は、１００μｍに設定されている。
【００２９】
実施例１では、ＩＣチップ１１０とパッケージ基板１０を接合するのにインターポーザ７０を介在しているため、応力がＩＣチップ１１０とインターポーザ７０間の接合部（半田１１４）とインターポーザ１１０とパッケージ基板１０間の接合部（信号用バンプ６４Ｓ、電源用バンプ６４Ｐ、グランド用バンプ６４Ｅ）の２箇所に分散する。このため、インターポーザ７０を介在することで、接合部に集中する応力を低減させることが可能となり、破断等の不具合を防止することが出来る。
【００３０】
２．インターポーザの作成
[実施例１]
実施例１のインターポーザの製造方法について図６及び図７を参照して説明する。
（１）ＥＰＤＭゴム１００重量部に対して、ポリオレフィン樹脂３３．３重量部をブレンドし、樹脂とゴムを均一に混合した後に、亜鉛華５重量部、ステアリン酸１重量部、硫黄１重量部、テトラメチルチウラムジスルフィドガラスフィラー０．５重量部、２−ベンゾチアゾリルジスルフィド０．２５重量部を添加し、バンバリミキサで、１５０〜２００℃で数分混練した後、射出圧力５０ｋｇ／ｃｍ２、１７０〜２００℃、金型温度５５℃の条件下で、３２ｍｍ×３２ｍｍ×１００μm厚の絶縁性基材８０を作製した（図６（Ａ））。
【００３１】
（２）ついで、絶縁性基材の一面から、表１の条件にて、炭酸ガスレーザ照射を行って、貫通孔８１を形成した（図６（Ｂ））。さらにその開口８１内を紫外線レーザ照射によってデスミア処理した（図６（Ｃ））。この実施例においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚１００μmの絶縁性基材に、マスクイメージ法で絶縁材側からレーザビーム照射して１００穴／秒のスピードで、１００μmのバイアホール形成用の開口を形成した。その配置は、ＩＣの外部電極に１：１で対応した格子状で、１８０μmピッチに形成した。バイアホール形成後、デスミア処理を行なった。デスミア処理用のＹＡＧ第３高調波を用いた紫外線レーザ照射装置は、三菱電機社製のＧＴ６０５ＬＤＸを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が５ＫＨｚ、パルスエネルギーが０．８ｍＪ、ショット数が１０であった。
【表１】
2005123548.tif 000003
【００３２】
（３）デスミア処理を終えた絶縁性基材に、両面から、その表面に対して±８０度の角度から、Ｐｄをスパッタして、貫通孔８１を含めた全表面にＰｄ８２を蒸着した（図６（Ｄ））。
【００３３】
（４）以下に示す組成の無電解めっき浴中に絶縁性基材８０を浸漬して、絶縁性基材全面に厚さ３μm無電開めっき膜８３を形成した（図６（Ｅ））。
「無電解めっき液」
ＥＤＴＡ                １５０ｇ／ｌ
硫酸銅                  ２０ｇ／ｌ
ＨＣＨＯ                ３０ｍｌ／ｌ
ＮａＯＨ                ４０ｇ／ｌ
α、α'−ビピリジル    ８０ｍｇ／ｌ
ＰＥＧ                  ０．１ｇ／ｌ
「無電解めっき条件」
７０℃の液温度で３０分
【００３４】
無電解めっき８３上に、以下のめっき液と条件にて、電解銅めっき処理を施して、その開口８１内に電解銅めっき８４を充填してバイアホール７２を形成する（図７（Ａ））。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤 １９．５ ｍｌ／ｌ（アトテックジャパン社製、カパラシドＧＬ）
〔電解めっき条件〕
電流密度 ６．５ Ａ／ｄｍ2
時間 ５０ 分
温度 ２２±２ ℃
【００３５】
（６）次に、絶縁性基材８０の上面側の銅８４を、絶縁性基材面が露出するまで研磨し、裏面の銅をＰＥＴフィルム８５で保護した（図７（Ｂ））。
【００３６】
（７）さらに、銅めっき上８４に、塩化ニッケル３０ｇ／ｌ、次亜リン酸ナトリウム１０ｇ／ｌ、クエン酸ナトリウム１０ｇ／ｌからなるｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、５μｍのニッケルめっき層８６を形成した。さらに、その基板を、シアン化金カリウム２ｇ／ｌ、塩化アンモニウム７５ｇ／ｌクエン酸ナトリウム５０ｇ／ｌ、次亜リン酸ナトリウム１０ｇ／ｌからなる無電解金めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層上に厚さ０．０３μｍの金めっき層８７を形成した。金めっき８７を施した後、以下のめっき液と条件で、金めっき層８７上に、すずめっき８８を３０μm析出させ、ランド７４を形成した（図７（Ｃ））。
〔電解めっき液〕
硫酸 １０５ｍｌ／ｌ
硫酸すず ３０ｇ／ｌ
添加剤 ４０ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 ５ Ａ／ｄｍ2
時間 ４５ 分
温度 ２２±２ ℃
【００３７】
（８）その後、電気銅めっき層上のＰＥＴフィルム８５を剥離し、電気銅めっき層にドライフィルムを貼り付け、露光現像後、基板裏面の銅１２をアルカリエッチング液にてエッチング処理を施して、ランド７６Ｐ、７６Ｓ、７６Ｅを形成した（図７（Ｄ））。
（９）最後に、３２ｍｍ×３２ｍｍに外形加工を行い、インターポーザとした。
【００３８】
[実施例２] ガラスフィラー入りガラエポ樹脂基板
実施例２のインターポーザの製造方法を図８を参照して説明する。
（１） 日立化成工業社製のプリプレグ（ＭＣＬ−Ｅ−６７Ｆ、ガラスフィラー量：６０ｗｔ％）と１２μｍ銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を出発材料として用いる（図８（Ａ））。この絶縁性基材８０の厚さは１００μm、銅箔７８の厚さは１２μmである。
【００３９】
（２）ついで、絶縁材８０側から、表２の条件にて、炭酸ガスレーザ照射を行って、絶縁性基材８０を貫通して銅箔７８に至るバイアホール形成用開口８１を形成し、さらにその開口８１内を紫外線レーザ照射によってデスミア処理した（図８（Ｂ））。この実施例２においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚１００μmの絶縁性基材に、マスクイメージ法で絶縁材側からレーザビーム照射して１００穴／秒のスピードで、１００μmのバイアホール形成用の開口を形成した。その配置は、ＩＣの外部電極に１：１で対応した格子状で、１８０μmピッチに形成した。バイアホール形成後、デスミア処理を行なった。デスミア処理用のＹＡＧ第３高調波を用いた紫外線レーザ照射装置は、三菱電機社製のＧＴ６０５ＬＤＸを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が５ＫＨｚ、パルスエネルギーが０．８ｍＪ、ショット数が１０であった。
【表２】
2005123548.tif 000004
【００４０】
（３）デスミア処理を終えた基板８０に対して、銅箔をＰＥＴフィルム８５で保護してから、銅箔７８をめっきリードとして、以下のめっき液と条件にて、電解銅めっき処理を施して、開口８１の上部にわずかの隙間を残して、その開口８１内に電解銅めっき８４を充填してバイアホール７２を形成する（図８（Ｃ））。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ硫酸銅 ０．２６ ｍｏｌ／ｌ添加剤 １９．５ ｍｌ／ｌ（アトテックジャパン社製、カパラシドＧＬ）
〔電解めっき条件〕
電流密度 ６．５ Ａ／ｄｍ2時間５０ 分温度 ２２±２ ℃
【００４１】
（４）さらに、銅めっき８４上に、ニッケル８６、金めっき８７を施した（実施例１と同条件）後、すずめっき（実施例１と同条件）８８を３０μm析出させ、ランド７４を形成した（図８（Ｄ））。
【００４２】
（5）その後、銅箔７８上のＰＥＴフィルム８５を剥離し、銅箔にドライフィルムを貼り付け、露光現像後、銅箔７８をアルカリエッチング液にてエッチング処理を施して、ランド７６Ｐ、７６Ｓ、７６Ｅを形成した（図８（Ｅ））。
（６）最後に、３２ｍｍ×３２ｍｍに外形加工を行い、インターポーザとした。
【００４３】
[実施例３]  セラッミク基板（アルミナ）３２ｍｍ×３２ｍｍ×１００μm
実施例３のインターポーザの製造方法を図９及び図１０を参照して説明する。
（１）３２ｍｍ×３２ｍｍ×厚さ１００μmの９６％アルミナ基板８０Ｂを出発材料とした（図９（Ａ））。この基板８０Ｂの一面にウレタン系のレジスト７９を形成し、通常の写真法により、ＩＣの外部電極と対応する位置に、１００μm径の開口部８１ａを形成した（図９（Ｂ））。
【００４４】
（２）ついで、レジスト７９を形成してある側から、マキナ社製のサンドブラスト装置で、下記の条件にて、サンドブラスト処理を行なって、１００μmのバイアホール形成用の開口８１を形成した。その配置は、ＩＣの外部電極に１：１で対応した格子状で、１８０μmピッチに形成した（図９（Ｃ））。
【表３】
2005123548.tif 000005
【００４５】
（３）バイアホール形成用の開口を形成した基板に、スパッタによりＰｄ８２を、基板８０Ｂ表面とバイアホール用通孔８１の内壁に蒸着した（図９（Ｄ））。バイアホール内壁に、確実にＰｄを蒸着するため、基板表面に対して、±８０度の角度から、基板両面からスパッタを行なった。
【００４６】
（４）次に、以下の組成の無電解銅めっき水溶液中に、基板を浸漬し、基板８０Ｂの表面および、貫通孔８１の壁面に厚さ０．６〜３．０μｍの無電解銅めっき膜８３を形成した（図９（Ｅ））。
〔無電解めっき水溶液〕
２００ ｍｏｌ／ｌ硫酸銅
０．８００ ｍｏｌ／ｌＥＤＴＡ
０．０３０ ｍｏｌ／ｌＨＣＨＯ
０５０ ｍｏｌ／ｌＮａＯＨ
１００ ｍｏｌ／ｌα、α′−ビピリジル
１００ ｍｇ／ｌポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
〔無電解めっき条件〕
３４℃の液温度で４０分
【００４７】
（５）次に、無電解銅めっき膜８３上に、貫通孔内に優先的に析出するめっき液とめっき条件を用いて、貫通孔８１内の充填と基材８０Ｂの表面に、電解銅めっき膜８４を形成した（図１０（Ａ））。
〔電解めっき液〕
硫酸 １５０ｇ／ｌ
硫酸銅 １６０ｇ／ｌ
添加剤 １９．５ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 ６．５Ａ／ｄｍ2
時間  ５４分
温度 ２２±２ ℃
攪拌  噴流攪拌
【００４８】
（６）その後、基板８０Ｂの一面は、ＰＥＴフィルム８５で保護し、他面のみを、基材８０Ｂの表面が露出するまで研磨を行なった（図１０（Ｂ））。
【００４９】
（７）さらに、バイアホール７２の銅めっき８４上に、ニッケル８６（５μm）、金めっき８７（０．０３μm）を施した（実施例１と同条件）後、他面の銅をリードとして、はんだめっき（実施例１と同条件）８８を３０μm析出させ、ランド７４を形成した（図１０（Ｃ））。
【００５０】
（８）その後、電気銅めっき層上のＰＥＴフィルムを剥離し、ＰＥＴフィルム８５下にあった電気銅８４にドライフィルムを貼り付け、露光現像後、電気銅めっき層と無電解銅めっき層をアルカリエッチング液にてエッチング処理を施して、ランド７６Ｐ、７６Ｓ、７６Ｅを形成した（図１０（Ｄ））。
【００５１】
[実施例４] インターポーザサイズ：２４mm×２４mm
実施例４のインターポーザは、実施例３において、出発材料のサイズを２４mm×２４mmにした以外は、実施例３と同じである。
【００５２】
[実施例５] インターポーザサイズ：２０mm×２０mm
実施例５のインターポーザは、実施例３において、出発材料のサイズを２０mm×２０mmにした以外は、実施例３と同じである。
【００５３】
[実施例６]  インターポーザサイズ：４０mm×４０mm
実施例６のインターポーザは、実施例３において、出発材料のサイズを４０mm×４０mmにした以外は、実施例３と同じである。
【００５４】
[実施例７] インターポーザ基板厚み：５０μm
実施例７のインターポーザは、実施例３において、出発材料の基板厚みを５０μmとした。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例３と同じである。
【表４】
2005123548.tif 000006
【００５５】
[実施例８]インターポーザ基板厚み：１０００μm
実施例８のインターポーザは、実施例３において、出発材料の基板厚みを１０００μmとした。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例３と同じである。
【表５】
2005123548.tif 000007
【００５６】
[実施例９] インターポーザ基板厚み：１５００μm
実施例９のインターポーザは、実施例３において、出発材料の基板厚みを１５００μmとした。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例３と同じである。
【表６】
2005123548.tif 000008
【００５７】
[実施例１０] インターポーザの貫通孔の端面の開口径／中心の開口径＝１．０２
実施例１０のインターポーザの製造方法について図１１、図９、図１０を参照して説明する。
【００５８】
（１）３２ｍｍ×３２ｍｍ×厚さ１００μmの９６％アルミナ基板８０Ｂを出発材料とした（図１１（Ａ））。この基板８０Ｂの両面にウレタン系のレジスト７９を形成し、通常の写真法により、ＩＣの外部電極と対応する位置に、１００μm径の開口部８１ａを形成した（図１１（Ｂ））。
【００５９】
（２）ついで、一面側から、表７の条件にて、サンドブラストを行って、絶縁性基材８０のほぼ中央まで開口８１ｂを形成し（図１１（Ｃ））、その後、他面側から、表８の条件にて、サンドブラストを行って、貫通孔８１とした（図１１（Ｄ））。貫通孔の基板両端面部と中心部の開口径をキーエンス社製デジタルマイクロスコープ（ＶＨ−Ｚ２５０）で測定した。両端部の開口径ｄ１、ｄ３が１０２μm、中心部の開口径ｄ２が１００μmであった。
【表７】
2005123548.tif 000009
【表８】
2005123548.tif 000010
【００６０】
（３）バイアホール形成用の開口８１を形成した基板８０Ｂに、スパッタによりＰｄ８２を、基板８０Ｂ表面とバイアホール用開口８１の内壁に蒸着した（図９（Ｄ））。バイアホール内壁に、確実にＰｄを蒸着するため、基板表面に対して、±８０度の角度から、基板両面からスパッタを行なった。
【００６１】
（４）次に、以下の組成の無電解銅めっき水溶液中に、基板８０Ｂを浸漬し、基板８０Ｂの表面および、貫通孔８１の壁面に厚さ０．６〜３．０μｍの無電解銅めっき膜８３を形成した（図９（Ｅ））。
〔無電解めっき水溶液〕
２００ ｍｏｌ／ｌ硫酸銅
０．８００ ｍｏｌ／ｌＥＤＴＡ
０．０３０ ｍｏｌ／ｌＨＣＨＯ
０５０ ｍｏｌ／ｌＮａＯＨ
１００ ｍｏｌ／ｌα、α′−ビピリジル
１００ ｍｇ／ｌポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
〔無電解めっき条件〕
３４℃の液温度で４０分
【００６２】
（５）次に、無電解銅めっき膜８３上に、貫通孔内に優先的に析出するめっき液とめっき条件を用いて、貫通孔８１内の充填と基板８０Ｂの表面に、電解銅めっき膜８４を形成した（図１０（Ａ））。
〔電解めっき液〕
硫酸 １５０ｇ／ｌ
硫酸銅 １６０ｇ／ｌ
添加剤 １９．５ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 ６．５Ａ／ｄｍ2
時間  ５４分
温度 ２２±２ ℃
攪拌  噴流攪拌
【００６３】
（６）その後、基板８０Ｂの一面は、ＰＥＴフィルム８５で保護し、他面のみを、基材の表面が露出するまで研磨を行なった（図１０（Ｂ））。
【００６４】
（７）さらに、バイアホール７２の銅めっき７４上に、ニッケル８６（５μm）、金めっき８７（０．０３μm）を施した後、他面の銅をリードとして、はんだめっき（実施例１と同条件）８８を３０μm析出させ、ランド７４を形成した（図１０（Ｃ））。
【００６５】
（８）その後、電気銅めっき層上のＰＥＴフィルムを剥離し、ＰＥＴフィルム８５下にあった電気銅８４にドライフィルムを貼り付け、露光現像後、電気銅めっき層と無電解銅めっき層をアルカリエッチング液にてエッチング処理を施して、ランド７６Ｐ、７６Ｓ、７６Ｅを形成した（図１１（Ｄ）。
【００６６】
[実施例１１]インターポーザの貫通孔の端面の開口径／中心の開口径＝５
【００６７】
実施例１１のインターポーザは、実施例１０において、インターポーザに貫通孔を形成するサンドブラスト条件を下表に変更した以外は、実施例１０と同じである。
【表９】
2005123548.tif 000011
【表１０】
2005123548.tif 000012
【００６８】
（２）貫通孔形成後の両端部の開口径ｄ１、ｄ３（図１１（Ｄ）参照）は、１０５μm、中心部の開口径ｄ２が２１μmであった。
【００６９】
[実施例１２]
実施例１２のインターポーザは、実施例１１と同様である。但し、実施例１１では、バイアホールをめっき充填により製造した。これに対して、実施例１２では、基板８０の貫通孔８１に半田等の低融点金属のペーストを充填することによりバイアホールを製造した。実施例１２では、バイアホールが、実施例１〜１１と比較して柔らかく、応力吸収能力が高い。
【００７０】
[比較例１]  インターポーザなし
（１）２０mm×２０mmのＩＣを、パッケージ基板に位置合わせして搭載した後、リフローを行って、実装した。その後、ＩＣとパッケージ基板間に封止剤を充填して、８０度で１５分、続いて、１５０度で２時間硬化した。
【００７１】
[比較例２]  インターポーザサイズ：１５mm×１５mm
比較例２のインターポーザは、実施例３において、出発材料の基板サイズを１５mm×１５mmした以外は、実施例３と同じである。
【００７２】
[比較例３] インターポーザサイズ：４５mm×４５mm
比較例３のインターポーザは、実施例３において、出発材料のサイズを４５mm×４５mmした以外は、実施例３と同じである。
【００７３】
[比較例４] インターポーザ基板厚み：４０μm
比較例４のインターポーザは、実施例３において、出発材料の基板厚みを４０μmとした。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例３と同じである。
【表１１】
2005123548.tif 000013
【００７４】
[比較例５]  インターポーザ基板厚み：１６００μm
比較例５のインターポーザは、実施例３において、出発材料の基板厚みを１６００μmとした。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例３と同じである
【表１２】
2005123548.tif 000014
【００７５】
[比較例６]  インターポーザの貫通孔の端面の開口径／中心の開口径＝５．５
比較例６のインターポーザは、実施例１０において、インターポーザに貫通孔を形成するサンドブラスト条件を下表に変更した以外は、実施例１０と同じである。
【表１３】
2005123548.tif 000015
【表１４】
2005123548.tif 000016
【００７６】
（２）貫通孔形成後の両端部の開口径は、１０５μm、中心部の開口径が１９μmであった。
【００７７】
３．半導体装置の作製
図１に示すパッケージ基板１０へのインターポーザ及びＩＣチップの取り付けについて図２及び図３を参照して説明する。
（１）図７（Ｄ）に示すインターポーザ７０を、図１に示すパッケージ基板１０に位置合わせして搭載した後、リフローを行って、接続した。
【００７８】
（２）インターポーザ７０と樹脂製パッケージ基板１０間に市販の封止剤（アンダーフィル）６８を充填した後、８０度で１５分、続いて、１５０度で２時間硬化した（図２）。
【００７９】
（３）次に、２０mm×２０mmのＩＣチップ１１０を、インターポーザ７０に位置合わせして搭載した後、リフローを行って、実装した。
最後に、インターポーザ７０とＩＣチップ１１０間に封止剤（アンダーフィル）６９を充填して、８０度で１５分、続いて、１５０度で２時間硬化した（図３）。
【００８０】
４．ヒートサイクル試験
３で作製した半導体装置を、ヒートサイクル試験（―５５℃＊５分⇔１２０℃＊５分）に投入し、５００、１０００、１５００、２０００時間後の接続抵抗を測定した。
規格は、１０００サイクル後、抵抗のシフト量が±１０％以内である。この結果を図１２中の図表に示す。ＩＣとパッケージを接合するのにインターポーザを介在しているため、応力がＩＣとインターポーザ間の接合部とインターポーザとパッケージ基板間の接合部の２箇所に分散する。この図表より、インターポーザを介在することで、接合部に集中する応力を低減させることが可能となり、破断等の不具合を防止することが出来ることが分かる。
【００８１】
５．封止剤中のボイド確認
ヒートサイクル試験後、実施例２、４、５、６の半導体装置を、ＩＣ側から封止剤の約１／２の厚さのところまで、平面研磨して封止剤中のボイドの発生率を測定した。
【表１５】
2005123548.tif 000017
【００８２】
この結果より、インターポーザの大きさにより、封止剤の充填性が変化し、それが、接続信頼性に影響していることがわかる。即ち、インターポーザに搭載する電子部品の投影面積≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×１、さらには、電子部品の投影面積×１．２≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×０．８が好適である。
【００８３】
６．導電性物質中のボイド確認
実施例３、１０、１１と比較例６の絶縁性基板の貫通孔部を断面研磨して、ボイドの発生率を測定した。
【表１６】
2005123548.tif 000018
【００８４】
この結果より、貫通孔の断面形状は、導電物質の充填性に影響していることがわかる。このように、インターポーザの貫通孔の断面形状としては、少なくとも１端面の開口径が、貫通孔中心の穴径以上であることが好ましい。さらには、１端面の開口径／貫通孔中心の穴径の関係が、１．０２〜５．０が好ましい。１未満であると、貫通孔内に導電性物質を未充填なく、充填するのが難しい。１以上となると、貫通孔端面の開口径が、その他の貫通孔部分より大きくなるので、導電性物質の充填が容易に行なわれる。その結果、熱衝撃時、クラックの起点となるボイドは無くなる。
【００８５】
７．クラックの進行方向の確認
比較例４，６の半導体パッケージを断面研磨して、接合部分のクラックの方向を確認した。
【表１７】
2005123548.tif 000019
【００８６】
この断面観察より、比較例６は、導電性物質内のボイドを起点として、クラックが発生し、それが貫通孔内壁に沿って接合部に到達していることが分った。このことから、応力は、貫通孔の内壁に沿って接合部に伝わることが実証された。つまり、貫通孔の断面形状がテーパーになっていることは、応力が、真っ直ぐ接合部に伝わらないので、応力緩和に有効である。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施例１に係る樹脂製パッケージ基板の断面図である。
【図２】図１に示す樹脂製パッケージ基板にインターポーザを取り付けた状態の断面図である。
【図３】図２に示す樹脂製パッケージ基板にＩＣチップを搭載し、ドータボードに取り付けた状態の断面図である。
【図４】図３に示すＩＣチップ、インターポーザ、樹脂製パッケージ基板の平面図である。
【図５】図５（Ａ）は実施例１のインターポーザの平面図であり、図５（Ｂ）は実施例１の別例に係るインターポーザの平面図である。
【図６】実施例１に係るインターポーザの製造工程図である。
【図７】実施例１に係るインターポーザの製造工程図である。
【図８】実施例２に係るインターポーザの製造工程図である。
【図９】実施例３に係るインターポーザの製造工程図である。
【図１０】実施例３に係るインターポーザの製造工程図である。
【図１１】実施例１０に係るインターポーザの製造工程図である。
【図１２】ヒートサイクル試験の結果を示す図表である。
【符号の説明】
【００８８】
１０  樹脂製パッケージ基板
３０  多層コア基板
６４Ｅ  グランド用バンプ
６４Ｐ  電源用バンプ
６４Ｓ  信号用バンプ
６８、６９  アンダーフィル
７０  インターポーザ
７２  バイアホール
７４  ランド
７６Ｅ  グランド用ランド
７６Ｐ  電源用ランド
７６Ｓ  信号用ランド
８０  基材
８０Ｂ  基材
８１  貫通孔
１１０  ＩＣチップ
１２０  ドータボード
【図１】
2005123548.tif 000020
【図２】
2005123548.tif 000021
【図３】
2005123548.tif 000022
【図４】
2005123548.tif 000023
【図５】
2005123548.tif 000024
【図６】
2005123548.tif 000025
【図７】
2005123548.tif 000026
【図８】
2005123548.tif 000027
【図９】
2005123548.tif 000028
【図１０】
2005123548.tif 000029
【図１１】
2005123548.tif 000030
【図１２】
2005123548.tif 000031