(57)【要約】【課題】基板に開口したＶ字溝の内部にインダクタを形成することによって、抵抗損失が増加することなく、かつ、他の素子に影響を与えることなく小型化できるオンチップインダクタを提供する。【解決手段】インダクタは、単結晶シリコン基板１上に方形の平面形状を成して形成され、半導体基板１上に開口したＶ字形状の断面を有するＶ字溝８と、半導体基板１上におけるＶ字溝８が成す方形形状の中心部に形成され、Ｖ字溝８に囲まれた角錐台９とを備える。Ｖ字溝８の斜面にシリコン酸化膜２を介しインダクタコイル３が形成される。インダクタコイル８の一方の終端３ａは、角錐台９頂部に位置し、層間絶縁膜４及び平坦化層５に形成されたスルーホール６を介し上層の金属配線層７に接続される。【選択図】  図１
2005079286.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に所定の平面形状を成して形成され、該半導体基板上に開口したＶ字形状の断面を有するＶ字溝と、
前記半導体基板上における前記Ｖ字溝が成す平面形状の中心部に形成され、該Ｖ字溝に囲まれた角錐台あるいは円錐台とを備え、
前記Ｖ字溝の斜面にインダクタコイルが形成され、
該インダクタコイル終端は、前記角錐台あるいは円錐台頂部に位置することを特徴とするインダクタ。
【請求項２】
前記Ｖ字溝は、方形、多角形あるいは円形の平面形状を有することを特徴とする請求項１記載のインダクタ。
【請求項３】
半導体基板上に所定の平面形状を成して形成され、該半導体基板上に開口したＶ字形状の断面を有するＶ字溝を備え、
該Ｖ字溝の斜面全域がインダクタコイルであることを特徴とするインダクタ。
【請求項４】
前記Ｖ字溝は、方形スパイラル型、多角形スパイラル型あるいは円形スパイラル型の平面形状を有することを特徴とする請求項３記載インダクタ。
【請求項５】
前記半導体基板は、（１００）面が露出面である単結晶シリコン基板、又は（１００）面が露出面であるシリコン単結晶支持基板がシリコン酸化膜を介して任意の露出面である単結晶シリコンと貼り合わされたＳＯＩ（シリコン・オン・インシュレータ）基板であることを特徴とする請求項１乃至４のいずれか１項に記載のインダクタ。
【請求項６】
前記インダクタは、受動素子あるいは能動素子と受動素子を有する高周波帯で動作するＩＣに混載するオンチップインダクタであることを特徴とする請求項１乃至５のいずれか１項に記載のインダクタ。
【請求項７】
単結晶シリコン基板に結晶異方性エッチングにて方形、多角形あるいは円形のＶ字溝を形成する工程と、
前記Ｖ字溝の斜面にスパッタリング、ＣＶＤ（Chemical Vapor Deposition）あるいはメッキにて金属膜を成膜する工程と、
前記Ｖ字溝を平坦化する工程と、
前記Ｖ字溝斜面の金属膜をパターニングする工程とを有することを特徴とするインダクタの製造方法。
【請求項８】
単結晶シリコン基板に結晶異方性エッチングにて方形スパイラル、多角形スパイラルあるいは円形スパイラル形状のＶ字溝を形成する工程と、
前記Ｖ字溝にスパッタリング、ＣＶＤあるいはメッキにて金属膜を成膜する工程と、
前記Ｖ字溝の内部斜面のみ金属膜を残し、該Ｖ字溝以外の部分の金属膜を除去する工程とを有することを特徴とするインダクタの製造方法。
【請求項９】
前記結晶異方性エッチングの薬液は、水酸化カリウム、テトラメチル水酸化アンモニウム（ＴＭＡＨ）あるいはエチレンジアミン・ピロカテコール（ＥＤＰ）であることを特徴とする請求項７又は８記載のインダクタの製造方法。
【請求項１０】
前記Ｖ字溝を平坦化するための埋め込み材料は、感光性樹脂、埋め込み型ＢＡＲＣ(Bottom Anti-Reflective Coating)、あるいはＳＯＧ(Spin on Glass)であることを特徴とする請求項７記載のインダクタの製造方法。
【請求項１１】
請求項１乃至６のいずれか１項に記載のインダクタを有することを特徴とする高周波回路。
【請求項１２】
請求項１１記載の高周波回路を備えたことを特徴とする高周波機器。
【請求項１３】
請求項１乃至６のいずれか１項に記載のインダクタを有することを特徴とする集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単結晶シリコン基板またはＳＯＩ基板に形成されたインダクタ及びその製造方法に関する。
【背景技術】
【０００２】
従来、携帯情報通信機器、無線ＬＡＮ（Local Area Network）等の高周波機器に使用される高周波回路のインダクタはＬＳＩ（Large Scale Integration：大規模集積回路）基板とは別部品の外部素子としていた。しかし、上記機器の小型化、低価格化要求に対して、インダクタを含めた高周波回路の小型化が必須となっている。
【０００３】
上記課題に対する解決策の１つとして、オンチップインダクタ技術がある。通常、高周波回路のオンチップインダクタは、平面スパイラルインダクタであり、その典型的な構造を図９に示す。
【０００４】
図９（ａ）は、インダクタの平面図、図９（ｂ）は、図９（ａ）中のＤＤ'線に沿った断面図である。インダクタコイル３は、単結晶シリコン基板１上に形成されたシリコン酸化膜２上に金属膜をパタ−ニングして形成される。インダクタコイル３中心部に位置する端部は層間絶縁膜４に形成されたスルーホール６を介して、上層の金属配線層７に引き出されている。
【０００５】
このような平面スパイラルインダクタのインダクタンスに関しては様々な近似式があるが、例えば、非特許文献１によると、インダクタンスＬ（μＨ）は、次の（１）式で与えられる。
【０００６】
Ｌ＝８．５×１０-10ｄ０×ｎ5/3＝８．５×１０-10Ａ×Ｗ-5/3  （１）
ここで、ｄ０（ｃｍ）、ｎ、Ａ（ｃｍ2）、及びＷ（ｃｍ）は、それぞれコイル外周辺長、巻き数、コイル表面積、及びコイル幅である。ただし、コイル間隔Ｇ（ｃｍ）はＧ＝Ｗとしている。
【０００７】
さらに、上記（１）式の相関関係を鑑みて、インダクタコイル３を小型化する手段としては、例えば、インダクタコイル３の外周辺長ｄ０を短かくすることであるが、これに伴うインダクタンス減少分は、コイル幅Ｗを細くし、巻き数ｎを増すことで補償する方法がとられる。
【０００８】
しかし、コイル幅Ｗを細くし、巻き数ｎを増やすと、インダクタコイル３の抵抗損失が増え、さらに、コイル径の小さい内側コイルの損失も大きくなるためインダクタの特性が劣化する。このような抵抗損失を少なくするためにインダクタコイル３の膜厚を厚くして抵抗を低減する手段もある。
【０００９】
また、インダクタを、例えば、ベースバンド処理回路あるいは他のアナログ素子上に絶縁膜を介して設置する手段も知られている。
【非特許文献１】Caulton, M. and Sobol, H., "Microwave integrated-circuit technology-survey", IEEE J. Solid-State Circuits, SC-5(Dec. 1970)
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、前記のコイル幅を細くすることでコイル巻き数を増やす方法では、インダクタの抵抗損失を低減するためにインダクタコイルを厚膜で形成する必要があるが、通常の半導体プロセスで形成するには膜応力の問題から、５μｍ以上の膜厚にすることは困難である。
【００１１】
さらに、厚膜インダクタコイルを形成するには配線工程とは別工程のインダクタコイル形成工程を付加せざるを得ず、コスト上昇及び工期増加になる。
【００１２】
また、インダクタを、例えば、ベースバンド処理回路あるいは他のアナログ素子上に設置する方法は、インダクタからのノイズや他の素子との相互干渉の問題がある。
【００１３】
本発明は、上述したような課題を解決するためになされたもので、基板に開口したＶ字溝の内部にインダクタを形成することによって、抵抗損失が増加することなく、かつ、他の素子に影響を与えることなく小型化できるオンチップインダクタを提供することを目的とする。
【００１４】
また、本発明は、平面インダクタと同じ外周辺長であっても、インダクタンスの大きなインダクタを提供することを他の目的とする。
【００１５】
さらに、本発明は、平面インダクタと同じ外周辺長であっても、抵抗損失の少ないインダクタを提供することを他の目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、本発明によるインダクタは、半導体基板上に所定の平面形状を成して形成され、該半導体基板上に開口したＶ字形状の断面を有するＶ字溝と、前記半導体基板上における前記Ｖ字溝が成す平面形状の中心部に形成され、該Ｖ字溝に囲まれた角錐台あるいは円錐台とを備え、前記Ｖ字溝の斜面にインダクタコイルが形成され、該インダクタコイル終端は、前記角錐台あるいは円錐台頂部に位置することを特徴とする。前記Ｖ字溝は、方形、多角形あるいは円形の平面形状を有してもよい。
【００１７】
本発明によるインダクタの製造方法は、（１００）面が露出面となる単結晶シリコン基板、又は支持基板に（１００）面が露出面となる単結晶シリコン基板を貼り合わせたＳＯＩ基板に結晶異方性エッチングにてＶ字溝を形成する工程と、該Ｖ字溝の斜面にスパッタリング、ＣＶＤあるいはメッキにて金属膜を成膜する工程と、Ｖ字溝を平坦化する工程と、Ｖ字溝斜面の金属膜をパターニングする工程とを備えることを特徴とする。
【００１８】
前記結晶異方性エッチングの薬液として、水酸化カリウム、テトラメチル水酸化アンモニウム（ＴＭＡＨ）あるいはエチレンジアミン・ピロカテコール（ＥＤＰ）を用いてもよい。この薬液を用いると、シリコンの（１００）面に対して、傾斜角５４．７°のテーパ断面を形成することができる。
【００１９】
前記Ｖ字溝を平坦化するための埋め込み材料として、感光性樹脂、埋め込み型ＢＡＲＣ(Bottom Anti-Reflective Coating)、あるいはＳＯＧ(Spin on Glass)を用いてもよい。このようにＶ字溝の深さに対して適した粘度の感光性樹脂、ＢＡＲＣあるいはＳＯＧをスピンコータにて複数回塗布することによって、Ｖ字溝を平坦化することができる。ただし、平坦化後のインダクタコイルのパタ−ニングで使用するフォトレジストの露光波長に対して感光感度のない感光性樹脂を選択することが特徴である。
【００２０】
また、インダクタコイルの片側終端部が位置するインダクタコイル中心部は、単結晶シリコン基板をエッチングしないことで、上層の配線との接続が容易になる。
【００２１】
このように、Ｖ字溝の斜面にインダクタコイルを形成することによって、コイル幅を細くすることなく内側コイルの内径を大きくすることができるため、平面インダクタと同じインダクタンスのインダクタを形成する際、抵抗損失を増大することなく外周辺長を短くすることが可能となる。
【００２２】
さらに、平面インダクタと同じ外周辺長、巻き数であっても、インダクタの内側コイルの内径を大きくすることができるため、抵抗損失を大幅に増大することなくインダクタンスの大きいインダクタが形成可能となる。
【００２３】
さらに、平面インダクタと外周辺長及び巻き数が同じであっても、各コイルの幅を広くすることにより、抵抗損失の少ないインダクタが形成可能となる。
【００２４】
前記半導体基板は、（１００）面が露出面である単結晶シリコン基板または（１００）面が露出面であるシリコン単結晶支持基板がシリコン酸化膜を介して任意の露出面である単結晶シリコンと貼り合わされたＳＯＩ（シリコン・オン・インシュレータ）基板であってもよい。この基板上にＶ字溝スパイラルインダクタを形成することができる。このように、Ｖ字溝の斜面全域をコイル幅として利用することによって、インダクタの横方向の小型化が可能となる。
【００２５】
前記インダクタは、受動素子あるいは能動素子と受動素子を有する高周波帯で動作するＩＣ（半導体集積回路）に混載するオンチップインダクタであってもよい。
【００２６】
本発明の他の側面として、本発明によるインダクタは、半導体基板上に所定の平面形状を成して形成され、該半導体基板上に開口したＶ字形状の断面を有するＶ字溝を備え、該Ｖ字溝の斜面全域がインダクタコイルであることを特徴とする。前記Ｖ字溝は、方形スパイラル型、多角形スパイラル型あるいは円形スパイラル型の平面形状を有してもよい。
【００２７】
このインダクタの製造方法は、単結晶シリコン基板に結晶異方性エッチングにて方形スパイラル、多角形スパイラルあるいは円形スパイラル形状のＶ字溝を形成する工程と、前記Ｖ字溝にスパッタリング、ＣＶＤあるいはメッキにて金属膜を成膜する工程と、前記Ｖ字溝の内部斜面のみ金属膜を残し、該Ｖ字溝以外の部分の金属膜を除去する工程とを有することを特徴とする。
【００２８】
また、本発明は、上記いずれかのインダクタを有する集積回路、又は高周波回路、或いは該高周波回路を備えた高周波機器に適用できる。高周波機器として、例えば携帯電話機、ＰＤＡ（パーソナル・デジタル・アシスタント）等の携帯情報通信機器や、無線ＬＡＮ装置等を例示できる。
【発明の効果】
【００２９】
本発明によれば、Ｖ字溝の斜面にインダクタコイルを形成することによって、平面インダクタと同等のインダクタンスをインダクタ抵抗損失を増大することなく確保し、他の素子に影響を与えることなく小型化できるオンチップインダクタを安価に形成することが可能となる。また、外周辺長及び巻き数が同等である平面インダクタに対して、抵抗損失を大幅に増大することなくインダクタンスの大きいインダクタが形成可能となる。さらに、外周辺長及び巻き数が同等である平面インダクタに対して、抵抗損失の少ないインダクタが形成可能となる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明のインダクタ及びその製造方法を実施するための最良の形態について図面を参照して説明する。
【実施例１】
【００３１】
図１は、本実施例のインダクタを示す図である。図１（ａ）は、インダクタの平面図、図１（ｂ）は、図１（ａ）中のＡＡ'線に沿った断面図である。
【００３２】
図１（ａ）及び（ｂ）に示すインダクタには、（１００）面を露出面とする単結晶シリコン基板１上にＶ字溝８が形成されている。Ｖ字溝８は、単結晶シリコン基板１基板１上に開口したＶ字形状（テーパ状）の断面を有し、本実施例では方形の平面形状を成して形成される。Ｖ字溝８が成す平面形状の中心部には、角錐台９が形成されている。即ち、角錐台９の側面はＶ字溝８の内側斜面から成り、角錐台９の方形底面を成す底辺位置は、Ｖ字溝８の溝頂部の中心位置と一致する。Ｖ字溝８と角錐台９の表面は、シリコン酸化膜２で覆われる。
【００３３】
Ｖ字溝８の外側斜面には、シリコン酸化膜２を介して、インダクタコイル３が所定のコイル幅、コイル間隔、及び巻き数（後述参照）でスパイラル状に形成されている。インダクタコイル３及びシリコン酸化膜２の表面は層間絶縁膜４で覆われ、その層間絶縁膜４上にＶ字溝８を埋めて平坦化する平坦化層５が形成されている。インダクタコイル３の両終端３ａ、３ｂのうち一方（インダクタ中心側）の終端３ａは、Ｖ字溝８に囲まれた角錐台９頂部に引き出され、そこから層間絶縁膜４及び平坦化層５に開口されたスルーホール６を介して上層の金属配線層７と接続されている。
【００３４】
図２は、本実施例のインダクタの形成方法を示す断面図である。図２（ａ）〜（ｄ）を用いて、このインダクタの製造方法を説明する。
【００３５】
図２（ａ）は、（１００）面を露出面とする単結晶シリコン基板１の表面にフォトレジスト１０のパターニングを行い、該フォトレジスト１０をマスクとしてＶ字溝８をウェットエッチングにて形成する。該ウェットエッチングは、水酸化カリウム、テトラメチル水酸化アンモニウム（ＴＭＡＨ）あるいはエチレンジアミン・ピロカテコール（ＥＤＰ）による結晶異方性エッチングである。Ｖ字溝８に囲まれた中心部には角錐台９が同時に形成される。
【００３６】
フォトレジスト除去後、図２（ｂ）に示すようにシリコン酸化膜２を介してインダクタコイル３を成膜する。インダクタコイル３は低抵抗の金属であり、例えば、アルミニウム、アルミニウム合金、銅、白金、金等をスパッタリングまたはＭＯＣＶＤ（Metal Organic CVD：有機金属ＣＶＤ）にて成膜する。Ｖ字溝８の斜面の傾斜角は５４．７°であるのでスパッタリングでも良好なステップカバレッジが得られる。このインダクタコイル３は、同一基板に形成される能動素子の配線工程で成膜することも可能である。
【００３７】
次に、感光性樹脂１１を塗布することによりＶ字溝８を平坦化する。ただしＶ字溝８は数十μｍの深さがあるため、上記感光性樹脂１１の粘度が低い場合には、複数回の塗布により平坦化を行う。上記感光性樹脂１１は、既知の多層レジスト法と同様に平坦化後に用いるＳｉ含有フォトレジスト１２（図２（ｃ））の露光波長に対して感光しない材料を選択する。平坦化材料は、感光性樹脂の代わりに埋め込み型ＢＡＲＣあるいはＳＯＧを用いてもよい。
【００３８】
Ｖ字溝８の平坦化後、図２（ｃ）に示すようにインダクタコイル３を形成するため、Ｓｉ含有フォトレジスト１２のパターニングを行う。該Ｓｉ含有フォトレジスト１２をマスクとして、感光性樹脂１１をＯ２あるいはＯ２+フロロカボンによるドライエッチングにて開口する。Ｓｉ含有フォトレジスト１２の表面は、Ｏ２プラズマにより酸化され薄いシリコン酸化膜で被服されるため、上記厚膜感光性樹脂１１のドライエッチングのマスクとしての選択比をもつ。Ｓｉ含有フォトレジスト１２の塗布前にＳＯＧを塗布し、該ＳＯＧをハードマスクとして感光性樹脂１１のエッチングを行ってもよい。
【００３９】
次に、図２（ｄ）に示すように、パターニングされた感光性樹脂１１をマスクとしてＣｌ系ガスによるドライエッチングにてインダクタコイル３を形成する。
【００４０】
その後、層間絶縁膜４を成膜後、平坦化層５によりＶ字溝８を平坦化する。平坦化層５は、ＳＯＧまたは樹脂を複数回塗布することによって形成する。角錐台９の頂部にスルーホール６を開口後、上層の金属配線層７を形成する。
【００４１】
次に、図３を用いて、本実施例のインダクタの効果について説明する。
【００４２】
図３（ａ）は、従来の平面インダクタと同じコイル幅であっても、内側コイルの径を大きくすることができることを説明するためのインダクタコイル３の中心から一方向を示した拡大断面図である。図中の３'は、比較のために示した従来の平面インダクタコイルの断面である。ここでは、従来の平面インダクタコイル３’のコイル幅、コイル間隔、内側コイルのインダクタ中心からの距離をそれぞれｗ０、ｇ０、ｒ０とし、本実施例のインダクタコイル３のコイル幅、コイル間隔、内側コイルのインダクタ中心からの距離をそれぞれｗ１、ｇ１、ｒ１とし、両者３’、３の外周辺長をｄ０とする。
【００４３】
本実施例では、（１００）面の結晶異方性エッチングでＶ字溝８を形成するため、Ｖ字溝８のテーパ傾斜角は５４．７°となる。このＶ字溝８の斜面に、従来の平面インダクタ３’と同一のコイル幅ｗ１＝ｗ０、同一のコイル間隔ｇ１＝ｇ０をもつ本実施例のインダクタコイル３を形成すると、その内側コイルのインダクタ中心からの距離は、ｒ１＞ｒ０となる。
【００４４】
例えば、外周辺長ｄ０＝１００μｍ、ｗ０＝ｗ１＝１０μｍ、ｇ０＝ｇ１＝４μｍのコイルでは、
ｒ０＝ｄ０−（ｗ０＋ｇ０＋ｗ０／２）＝１００−（１０＋４＋５）＝８１μｍ
ｒ１＝ｄ０−（ｗ１＋ｇ１＋ｗ１／２）×ｃｏｓ（５４．７°）
＝１００−（１０＋４＋５）×０．５７８＝８９μｍ
となる。これにより、本実施例のインダクタコイル３における内側コイルの直径は、従来の平面コンダクタコイル３’における内側コイルの直径と比べると、同じコイル幅であっても、（ｒ１−ｒ０）×２＝約８×２＝約１６μｍ大きくすることができる。
【００４５】
図３（ｂ）は、従来の平面インダクタ３’と同一外周辺長、巻き数であっても、抵抗損失の少ないインダクタであることを説明するためのインダクタコイル３の中心から一方向を示した拡大断面図である。
【００４６】
従来の平面インダクタ３’と横方向に関して、同一のコイル幅、コイル幅／間隔比、及び外周辺長をもつ本実施例のインダクタコイル３を形成すると、そのインダクタコイル３の実質のコイル幅ｗ２は、
ｗ２＝ｗ０・１／ｃｏｓ（５４．７°）＝ｗ０・１．７３
となり、従来の平面インダクタ３’のコイル幅ｗ０と比べて、約１．７３倍のコイル幅を確保することができる。これにより、本実施例のインダクタコイル３は、従来例の平面インダクタと比べ、同一外周辺長及び巻き数であっても、インダクタの抵抗損失を低減することが可能となる。
【００４７】
なお、コイルの巻き数を増やす場合、角錐台９の斜面にインダクタコイル３を形成してもよい。該実施例を図４に示す。図４（ａ）はインダクタの平面図、図４（ｂ）は図４（ａ）中のＢＢ'線に沿った断面図である。インダクタの形成方法は図１に示した実施例と同様であり、Ｖ字溝８の外側斜面に加え、角錐台９の斜面（Ｖ字溝８の内側斜面）にもインダクタコイル３を形成することによりコイル巻き数を増やすことができる。
【００４８】
また、上記図１に示した実施例１では、上層の金属配線層７を形成する前にＶ字溝８の平坦化を行ったが、厚膜の平坦化層５を形成するうえで他の素子に影響を与えるような場合は、上記平坦化を行わずに上層の金属配線層７を形成してもよい。該実施例の断面図を図５に示す。インダクタを図１に示した実施例と同様に形成し、層間絶縁膜４を成膜する。次に、スルーホール６を開口後、上層の配線層７を上記インダクタコイル３の形成方法と同様に形成する。
【００４９】
また、上記実施例１では、方形状のＶ字溝の斜面に、方形状のインダクタコイルを形成したが、６角形状、８角形状、又は円形状のＶ字溝を形成し、そのＶ字溝の斜面に、それぞれ６角形状、８角形状、又は円形状のインダクタコイルを形成してもよい。該形状のインダクタコイル３の平面図を図６（ａ）〜（ｃ）に示す。図６（ａ）は６角形状のインダクタコイル３の例、図６（ｂ）は８角形状のインダクタコイル３の例、図６（ｃ）は円形状のインダクタコイル３の例である。その他、インダクタコイルの形状は、６角形状、８角形状以外の多角形状でも適用可能である。この場合、Ｖ字溝の平面形状が方形、６角形状、８角形状等の多角形状であれば、その中央部に該多角形状に応じた斜面（Ｖ字溝の内側斜面）をもつ角錐台が、またＶ字溝の平面形状が円形であれば、その中央部に該円形の斜面（Ｖ字溝の内側斜面）をもつ円錐台がそれぞれ形成される。
【００５０】
また、上記実施例１では、（１００）面が露出面となる単結晶シリコン基板を用いているが、支持基板に（１００）面が露出面となる単結晶シリコン基板を貼り合わせたＳＯＩ基板を用いて、該支持基板に上記インダクタを形成してもよい。
【実施例２】
【００５１】
図７は、本実施例のインダクタを示す図である。図７（ａ）はインダクタの平面図、図７（ｂ）は、図７（ａ）中のＣＣ'線に沿った断面図である。
【００５２】
このインダクタには、（１００）面を露出面とする単結晶シリコン基板１上に開口したＶ字形状（テーパ状）の断面をもつＶ字溝８が設けられる。Ｖ字溝８は、方形スパイラル型の平面形状をもち、その表面にシリコン酸化膜２を介してインダクタコイル３が形成されている。インダクタコイル３は、方形スパイラル型のＶ字溝８の内部斜面にその全域に亘り設けられ、方形スパイラル形状を有する。インダクタコイル３の両終端３ａ、３ｂのうち一方の終端３ａは、インダクタ中心部からスルーホール６を介して上層の金属配線層７と接続されている。
【００５３】
本実施例のインダクタコイル８の形成方法を説明する。
【００５４】
まず、Ｖ字溝８は、シリコン基板1の表面にフォトレジストのパターニングを行い、該フォトレジストをマスクとしてウェットエッチングにて形成する。該ウェットエッチングは、水酸化カリウム、テトラメチル水酸化アンモニウム（ＴＭＡＨ）あるいはエチレンジアミン・ピロカテコール（ＥＤＰ）による結晶異方性エッチングである。
【００５５】
フォトレジスト除去後、シリコン酸化膜２を介してインダクタコイル３を成膜する。インダクタコイル３は低抵抗の金属であり、例えば、アルミニウム、アルミニウム合金、銅、白金、金等をスパッタリングまたはＭＯＣＶＤにて成膜する。
【００５６】
次に、ドライエッチングにてＶ字溝８とインダクタコイル終端以外の部分の金属膜を除去し、インダクタコイル３を形成する。
【００５７】
層間絶縁膜４を成膜しスルーホール６を開口後、上層の配線層７を形成する。
【００５８】
次に、図８を用いて、本実施例のインダクタの効果について説明する。
【００５９】
図８（ａ）は、従来の平面インダクタと同じコイル幅であっても、内側コイルの径を大きくすることができることを説明するためのインダクタコイル３の中心から一方向を示した拡大断面図である。図中の３'は、比較のために示した従来の平面インダクタコイルの断面である。ここでは、従来の平面インダクタコイル３’のコイル幅、コイル間隔、内側コイルのインダクタ中心からの距離をそれぞれｗ０、ｇ０、ｒ０とし、本実施例のインダクタコイル３が形成されるＶ字溝８の斜面の長さ、コイル間隔、内側コイルのインダクタ中心からの距離をそれぞれｗ３、ｇ３、ｒ３とし、両者３’、３の外周辺長をｄ０とする。
【００６０】
本実施例では、（１００）面の結晶異方性エッチングでＶ字溝を形成するため、Ｖ字溝８のテーパ傾斜角は５４．７°となる。従来の平面インダクタ３’と同一のコイル幅ｗ０＝（２×ｗ３）、同一のコイル間隔ｇ０＝ｇ３のインダクタコイル３を形成すると、内側コイルのインダクタ中心からの距離は、図８（ａ）に示すように、ｒ３＞ｒ０となる。
【００６１】
図８（ｂ）は、従来の平面インダクタと同一外周辺長、巻き数であっても、抵抗損失の少ないインダクタであることを説明するためのインダクタコイル３の中心から一方向を示した拡大断面図である。
【００６２】
従来の平面インダクタ３’と横方向に関して、同一のコイル幅、コイル幅／間隔比及び外周辺長をもつ本実施例のインダクタコイル３を形成すると、そのインダクタコイル３の実質のコイル幅（２×ｗ４）は、
（２×ｗ４）＝ｗ０・１／ｃｏｓ（５４．７°）＝ｗ０・１．７３
となり、従来の平面インダクタ３’のコイル幅ｗ０と比べ、約１．７３倍のコイル幅を確保することができる。
【００６３】
なお、上記実施例２は、（１００）面が露出面となる単結晶シリコン基板を用いているが、支持基板に（１００）面が露出面となる単結晶シリコン基板を貼り合わせたＳＯＩ基板を用いて、該支持基板に上記インダクタを形成してもよい。
【００６４】
なお、上記実施例２では、Ｖ字溝が方形スパイラル型の平面形状を有し、その平面形状に合わせて方形状のインダクタコイルを形成する場合を説明しているが、本発明はこれに限らず、Ｖ字溝が６角形や８角形等の多角形スパイラル型あるいは円形スパイラル型の平面形状を有し、その平面形状に６角形や８角形等の多角形や円形のインダクタコイルを形成してもよい。
【産業上の利用可能性】
【００６５】
以上のように、本発明は、受動素子あるいは能動素子と受動素子を有する高周波帯で動作する集積回路（ＩＣ）に混載するオンチップインダクタや、その他のＩＣに混載するオンチップインダクタとして、特に携帯情報通信機器、無線ＬＡＮ（Local Area Network）等の高周波機器に使用される高周波回路の用途に適用できる。例えば、無線通信機能が搭載されるパソコン、パソコン周辺機器、非接触型ＩＣカード、及び家電製品などに適用できる。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施例１に係るインダクタを示す構造図で、（ａ）は平面図、（ｂ）は（ａ）中のＡＡ’線に沿った断面図である。
【図２】（ａ）〜（ｂ）は、実施例１のインダクタの製造方法を示す断面図である。
【図３】（ａ）及び（ｂ）は、実施例１のインダクタの効果を説明するための断面図である。
【図４】角錐台斜面にインダクタを設けた場合を説明する構造図で、（ａ）は平面図、（ｂ）は（ａ）中のＢＢ’線に沿った断面図である。
【図５】平坦化層を省略して金属配線層を設けた場合のインダクタを示す断面図である。
【図６】（ａ）〜（ｃ）は、インダクタの他の平面形状を説明する平面図である。
【図７】本発明の実施例２に係るインダクタを示す構造図で、（ａ）は平面図、（ｂ）は（ａ）中のＣＣ’線に沿った断面図である。
【図８】（ａ）及び（ｂ）は、実施例２のインダクタの効果を説明するための断面図である。
【図９】従来例の単結晶シリコン基板に形成される典型的な平面スパイラルインダクダの構造図で、（ａ）は平面図、（ｂ）は（ａ）中のＤＤ’線に沿った断面図である。
【符号の説明】
【００６７】
１  （１００）面を露出面とする単結晶シリコン基板
２  シリコン酸化膜
３  インダクタコイル
３'  平面インダクタコイル
４  層間絶縁膜
５  平坦化層
６  スルーホール
７  上層の金属配線層
８  Ｖ字溝
９  角錐台
１０  フォトレジスト
１１  感光性樹脂
１２  Ｓｉ含有フォトレジスト
【図１】
2005079286.tif 000003
【図２】
2005079286.tif 000004
【図３】
2005079286.tif 000005
【図４】
2005079286.tif 000006
【図５】
2005079286.tif 000007
【図６】
2005079286.tif 000008
【図７】
2005079286.tif 000009
【図８】
2005079286.tif 000010
【図９】
2005079286.tif 000011