(57)【要約】【課題】  ＩＥＥＥ１１９４．１規格に準拠していない電子素子と準拠した電子素子との間の接続状態を検査する場合に当該規格を適用することが可能な検査システム等を提供する。【解決手段】  当該規格に準拠した準拠素子２と、当該規格に準拠していない非準拠素子１０と、の間の接続状態を検査する検査システムＣであって、非準拠素子１０から出力されてくる書込信号Ｓwrtを取得し、非準拠素子１０と準拠素子２との間の接続状態を検査するとき、上記規格に準拠して接続状態を検査する際に用いられる基準クロック信号に代えて、上記書込信号Ｓwrtに基づいてその接続状態の検査を実行する検査装置１を備える。【選択図】  図１
2005351837.tif 000002
【特許請求の範囲】
【請求項１】
複数の電子素子間の接続状態を検査するために制定された検査規格に準拠した一の電子素子と、当該検査規格に準拠していない他の電子素子と、の間の前記接続状態を検査する検査システムであって、
前記一の電子素子と、
前記他の電子素子と、を含み、更に、
前記他の電子素子から出力されてくる制御信号を取得する取得手段と、
前記他の電子素子と前記一の電子素子との間の前記接続状態である非準拠接続状態を検査するとき、前記検査規格に準拠して前記接続状態を検査する際に用いられる基準信号に代えて前記取得された制御信号を出力する切換手段と、
前記出力された制御信号に基づいて前記非準拠接続状態の検査を実行する検査実行手段と、
を備える検査装置を含むことを特徴とする検査システム。
【請求項２】
請求項１に記載の検査システムにおいて、
前記検査装置は、前記非準拠接続状態を検査するとき、当該非準拠接続状態の検査が実行されることを示す検査開始信号を前記他の電子素子に出力する開始信号出力手段を更に備え、
前記他の電子素子は、前記検査開始信号を受信したとき、前記非準拠接続状態の検査に用いられる検査情報の処理を開始する処理手段を備えることを特徴とする検査システム。
【請求項３】
請求項１又は２に記載の検査システムにおいて、
前記制御信号は前記他の電子素子から前記一の電子素子に前記検査情報を書き込むタイミングを示す書込信号であり、
前記検査実行手段は、前記切換手段から出力された前記書込信号のタイミングに対応して、前記一の電子素子を介して前記書き込まれた検査情報を取得し、前記非準拠接続状態の検査を実行することを特徴とする検査システム。
【請求項４】
請求項１又は２に記載の検査システムにおいて、
前記制御信号は前記他の電子素子において前記一の電子素子から前記検査情報を読み取るタイミングを示す読取信号であり、
前記検査実行手段は、前記切換手段から出力された前記読取信号のタイミングに対応して、前記他の電子素子における前記検査情報の処理結果を取得し、前記非準拠接続状態の検査を実行することを特徴とする検査システム。
【請求項５】
請求項１から４のいずれか一項に記載の検査システムにおいて、
前記検査規格は、ＩＥＥＥ１１４９．１規格であることを特徴とする検査システム。
【請求項６】
請求項１から５のいずれか一項に記載の検査システムに含まれる前記検査装置であって、
前記取得手段と、
前記切換手段と、
前記検査実行手段と、
を備えることを特徴とする検査装置。
【請求項７】
複数の電子素子間の接続状態を検査するために制定された検査規格に準拠した一の電子素子と、当該検査規格に準拠していない他の電子素子と、の間の前記接続状態を検査する検査システムに含まれる検査装置において実行される検査方法であって、
前記他の電子素子から出力されてくる制御信号を取得する取得工程と、
前記他の電子素子と前記一の電子素子との間の前記接続状態である非準拠接続状態を検査するとき、前記検査規格に準拠して前記接続状態を検査する際に用いられる基準信号に代えて前記取得された制御信号を出力する切換工程と、
前記出力された制御信号に基づいて前記非準拠接続状態の検査を実行する検査実行工程と、
を含むことを特徴とする検査方法。
【請求項８】
複数の電子素子間の接続状態を検査するために制定された検査規格に準拠した一の電子素子と、当該検査規格に準拠していない他の電子素子と、の間の前記接続状態を検査する検査システムに含まれる検査装置に含まれるコンピュータを、
前記他の電子素子から出力されてくる制御信号を取得する取得手段、
前記他の電子素子と前記一の電子素子との間の前記接続状態である非準拠接続状態を検査するとき、前記検査規格に準拠して前記接続状態を検査する際に用いられる基準信号に代えて前記取得された制御信号を出力する切換手段、及び、
前記出力された制御信号に基づいて前記非準拠接続状態の検査を実行する検査実行手段、
として機能させることを特徴とする検査用プログラム。
【請求項９】
請求項８に記載の検査用プログラムが前記コンピュータにおいて読取可能に記録されていることを特徴とする情報記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、検査システム、検査装置、検査方法及び検査用プログラム並びに情報記録媒体の技術分野に属し、より詳細には、ＩＥＥＥ(Institute of Electrical and Electronics Engineers)１１４９．１規格に準拠して複数の電子素子間の接続状態を検査する検査システム及び検査方法、当該検査システムに含まれる検査装置、当該検査に用いられる検査用プログラム並びに当該検査用プログラムを記録した情報記録媒体の技術分野に属する。
【背景技術】
【０００２】
近年、電子機器における基板への電子素子の実装密度は益々高まる傾向にあり、当該基板に実装後の各電子素子間の接続状態を検査することも困難になりつつある。
【０００３】
そこで、最近、実装後の各電子素子間の接続状態を検査する検査装置の規格として、上記ＩＥＥＥ１１４９．１規格（一般には、ＪＴＡＧ（Joint Test Action Group）規格とも称されている）が制定され、一般化しつつある。
【０００４】
このＪＴＡＧ規格（以下、単に検査規格と称する）は、当該検査規格に準拠した電子素子を基板に実装した後においてそれらの間の接続状態（各電子素子の内部にあるコアロジック回路自体ではない点に注意を要する）を検査するものであり、当該電子素子内に形成され当該電子素子としての機能を発揮する上記コアロジック回路に影響を与えずに当該接続状態を検査し得るものとして注目されている。
【０００５】
当該検査規格についてより具体的には、当該検査規格に準拠した電子素子内には、上記コアロジック回路の他に、当該電子素子自体の入力端子と当該コアロジック回路の入力端子との間、並びに当該コアロジック回路の出力端子と当該電子素子自体の出力端子との間の夫々にテストポイントを作りこみ、基板に実装後の電子素子夫々におけるテストポイントのみを経由しつつ検査用の検査情報を一の電子素子から他の電子素子に伝送し、その伝送状態によってそれら二つの電子素子間の接続状態を検査する。
【０００６】
即ち、一の電子素子における入力端子とコアロジック回路の入力端子と間に設けられたテストポイント（当該テストポイントを、以下入力側テストポイントと称する）に外部から上記検査情報を入力し、当該検査情報を、上記コアロジック回路を介さずに当該コアロジック回路の出力端子と電子素子自体の出力端子との間に設けられたテストポイント（当該テストポイントを、以下出力側テストポイントと称する）まで伝送し、その出力側テストポイントから電子素子自体の出力端子を介して他の電子素子の入力端子に転送する。そして、他の電子素子に転送後の検査情報は、当該他の電子素子における入力側テストポイントを通り、当該他の電子素子におけるコアロジック回路を介さずに当該他の電子素子における出力側テストポイントまで伝送され、更に他の電子素子に設けられた検査規格専用の出力端子から取り出される。以上の検査規格としての動作において、一の電子素子と他の電子素子との間に、例えば断線等の接続以上があれば、一の電子素子の出力側テストポイントから他の電子素子の入力側テストポイントに転送されるまでの間の上記検査情報に例えば論理反転等の以上が発生することとなり、この異常を検査規格に準拠した外部の検査装置において検出することで、夫々の電子素子のコアロジック回路に影響を与えることなく実装後の実際の接続状態を検査することができるのである。
【０００７】
なお、各電子素子内における上記検査情報の伝送は、検査規格に準拠した電子素子内に標準的に設けられているＴＡＰ（Test Access Port）コントローラと称される制御回路により制御されている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来の検査規格によると、当該検査規格の利点を享受し得るのは、あくまで当該検査規格に準拠した電子素子間の接続状態を検査する場合のみであり、換言すれば、この検査規格に準拠していない電子素子と準拠した電子素子との間の接続状態を検査する場合に当該検査規格を適用することができないという問題点があった。
【０００９】
そこで、本願は上記の問題点に鑑みて為されたもので、その目的の一例は、検査規格に準拠していない電子素子と準拠した電子素子との間の接続状態を検査する場合に当該検査規格を適用することが可能な検査システム及び検査方法、当該検査システムに含まれる検査装置、当該検査に用いられる検査用プログラム並びに当該検査用プログラムを記録した情報記録媒体を提供することにある。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、請求項１に記載の発明は、複数の電子素子間の接続状態を検査するために制定された検査規格に準拠した一の電子素子と、当該検査規格に準拠していない他の電子素子と、の間の前記接続状態を検査する検査システムであって、前記一の電子素子と、前記他の電子素子と、を含み、更に、前記他の電子素子から出力されてくる制御信号を取得するステート制御部等の取得手段と、前記他の電子素子と前記一の電子素子との間の前記接続状態である非準拠接続状態を検査するとき、前記検査規格に準拠して前記接続状態を検査する際に用いられる基準信号に代えて前記取得された制御信号を出力するステート制御部等の切換手段と、前記出力された制御信号に基づいて前記非準拠接続状態の検査を実行するステート制御部等の検査実行手段と、を備える検査装置を含む。
【００１１】
上記の課題を解決するために、請求項６に記載の発明は、請求項１から５のいずれか一項に記載の検査システムに含まれる前記検査装置であって、前記取得手段と、前記切換手段と、前記検査実行手段と、を備える。
【００１２】
上記の課題を解決するために、請求項７に記載の発明は、複数の電子素子間の接続状態を検査するために制定された検査規格に準拠した一の電子素子と、当該検査規格に準拠していない他の電子素子と、の間の前記接続状態を検査する検査システムに含まれる検査装置において実行される検査方法であって、前記他の電子素子から出力されてくる制御信号を取得する取得工程と、前記他の電子素子と前記一の電子素子との間の前記接続状態である非準拠接続状態を検査するとき、前記検査規格に準拠して前記接続状態を検査する際に用いられる基準信号に代えて前記取得された制御信号を出力する切換工程と、前記出力された制御信号に基づいて前記非準拠接続状態の検査を実行する検査実行工程と、を含む。
【００１３】
上記の課題を解決するために、請求項８に記載の発明は、複数の電子素子間の接続状態を検査するために制定された検査規格に準拠した一の電子素子と、当該検査規格に準拠していない他の電子素子と、の間の前記接続状態を検査する検査システムに含まれる検査装置に含まれるコンピュータを、前記他の電子素子から出力されてくる制御信号を取得する取得手段、前記他の電子素子と前記一の電子素子との間の前記接続状態である非準拠接続状態を検査するとき、前記検査規格に準拠して前記接続状態を検査する際に用いられる基準信号に代えて前記取得された制御信号を出力する切換手段、及び、前記出力された制御信号に基づいて前記非準拠接続状態の検査を実行する検査実行手段、として機能させる。
【００１４】
上記の課題を解決するために、請求項９に記載の発明は、請求項８に記載の検査用プログラムが前記コンピュータにおいて読取可能に記録されている。
【発明を実施するための最良の形態】
【００１５】
次に、本願を実施するための最良の形態について、図面に基づいて説明する。なお、以下に説明する実施形態は、上記検査規格に準拠する電子素子（以下、単に準拠素子と称する）と当該検査規格に準拠しない電子素子（以下、単に非準拠素子と称する）との間の接続状態を検査する検査システムに対して本願を適用した場合の実施の形態である。
【００１６】
（Ｉ）第１実施形態
始めに、本願に係る第１実施形態について、図１乃至図４を用いて説明する。
【００１７】
なお、図１は第１実施形態に係る検査システムの概要構成を示すブロック図であり、図２は当該検査システム内に含まれる第１実施形態に係る検査装置の概要構成を示すブロック図であり、図３は第１実施形態に係る検査システムの動作を示すタイミングチャートであり、図４は第１実施形態に係る検査システムにおいて検査される非準拠素子において実行される接続検査処理を示すフローチャートである。このとき、図２において、（  ）付で示されている信号は、当該図２を後述の第２実施形態においても使用する都合上、当該第２実施形態においてのみ使用される信号を（  ）付で示すものである。
【００１８】
図１に示すように、第１実施形態に係る検査システムＣは、検査装置１と、準拠素子２と、非準拠素子１１と、により構成されている。
【００１９】
また、準拠素子２は、上記検査規格におけるＴＡＰコントローラに相当するコントローラ３と、上記検査規格に準拠した入力側テストポイント４乃至７と、上記検査規格に準拠した出力側テストポイント８及び９と、を含んでおり、更に非準拠素子１０は処理部１１を含んでいる。このとき、非準拠素子１０は、上記検査規格には準拠していないが故に、上記ＴＡＰコントローラ並びに入力側テストポイント及び出力側テストポイントは備えていない。
【００２０】
一方、図２に示すように、検査装置１は、クロック発生部２０と、論理調整部２１と、選択部２２と、取得手段、切換手段及び検査実行手段の一例としてのステート制御部２３と、により構成されている。
【００２１】
次に、動作を説明する。
【００２２】
第１実施形態に係る検査システムＣにおいては、非準拠素子１０から準拠素子２に対して接続状態検査用の検査データを伝送し、当該伝送された検査データが準拠素子２内の入力側テストポイント６を介して当該準拠素子２に入力され、当該入力側テストポイント６から入力側テストポイント７へ移動し、更に出力側テストポイント８及び出力側テストポイント９を経由して検査装置１に出力され、その出力された検査データの内容に応じて非準拠素子１０と準拠素子２との間の接続状態を検査する。
【００２３】
そして、検査装置１における当該検査のタイミング設定用の基準信号として、非準拠素子１０から準拠素子２へ上記検査データが出力されるタイミングを示す書込信号Ｓwrtを、上記検査規格に準拠して接続状態を検査するときに本来使用されるべきクロック信号に代えて用いる。
【００２４】
すなわち、先ず、図２に示す検査装置１において、クロック発生部２０は、上記検査規格に準拠した素子同士の接続状態を検査する際に用いられる基準クロック信号Ｓmtkを生成して選択部２２の一方の入力端子に出力する。
【００２５】
一方、論理調整部２１は、ステート制御部２３からの制御信号Ｓcに基づき、後述する書込信号Ｓwrt（後述する第２実施形態の場合は読込信号Ｓread）の論理を調整し（すなわち、入力時の論理を反転するか又は入力時の論理のまま通過させ）、調整信号Ｓchを生成して選択部２２の他の入力端子に出力する。
【００２６】
そして、選択部２２は、ステート制御部２３からの制御信号Ｓcselに基づき、上記基準クロック信号Ｓmtk又は調整信号Ｓchのいずれかを選択し、クロック信号Ｓtckとして準拠素子２内のコントローラ３及びステート制御部２３に出力する。
【００２７】
これに加えて、ステート制御部２３には、後述する検査データＳtd及び出力データＳtdo（第２実施形態の場合はこれらに加えて結果信号Ｓans）が夫々入力されている。更に、ステート制御部２３からは、後述する入力データＳtdi（上記検査規格においては、「ＴＤＩ（Test Data In）信号」と一般に称されている。）及びステート制御信号Ｓtms（上記検査規格においては、「ＴＭＳ（Test Mode Select）信号」と一般に称されている。）が準拠素子２に出力されると共に後述するテストモード信号Ｓtmが処理部１１に出力される。更に、ステート制御部２３と処理部１１との間では、後述する連携信号Ｓhsが授受される。
【００２８】
次に、上述した検査装置１の動作を踏まえた準拠素子２の動作について図１及び図２を用いて説明する。
【００２９】
準拠素子２に検査装置１から入力される入力データＳtdiは、上記検査規格に沿った（すなわち、準拠素子同士の）接続状態の検査を行うときに用いられるべき検査データであり、ステート制御部２３に対して外部から供給される上記検査データＳtdが当該ステート制御部２３において変換され、入力データＳtdiとして準拠素子２に出力されるものである。
【００３０】
そして、当該入力データＳtdiが入力された準拠素子２においては、ステート制御部２３からのステート制御信号Ｓtmsに基づき、コントローラ３が基準クロック信号Ｓtckにより示されるタイミングで当該入力データＳtdiとして入力された検査データを入力側テストポイント４から順次各テストポイント上を移送し、最後に出力側テストポイント９から出力データＳtdo（上記検査規格においては、「ＴＤＯ（Test Data Out）信号」と一般に称されている。）として再度検査装置１に出力する。
【００３１】
これに加えて、第１実施形態においては、非準拠素子１０内の処理部１１から、上記テストモード信号Ｓtm及び連携信号Ｓhsに基づき、当該非準拠素子１０と準拠素子２との間の接続状態を検査するための非準拠検査データＳdnが準拠素子２内の入力側テストポイント５に入力される。そして、当該非準拠検査データＳdnが入力側テストポイント６及び７並びに出力側テストポイント８及び９を介して出力データＳtdoの一部として検査装置１に出力される。
【００３２】
なお、第１実施形態においては、検査装置１から出力される入力データＳtdiは、上記非準拠検査データＳdnを検査規格に準拠して各テストポイント間を移送するタイミングを設定するためにのみ用いられるのであり、当該入力データＳtdiが非準拠素子１０と準拠素子２との間の接続状態の第１実施形態に係る検査に用いられることは無い。
【００３３】
このとき、上記非準拠検査データＳdnが非準拠素子１０から出力されるタイミングを示すものとして当該非準拠素子１０から準拠素子１へ出力される書込信号Ｓwrtが検査装置１にも出力されている。
【００３４】
そして、検査装置１においては、上記テストモード信号Ｓtm及び連携信号Ｓhsを出力して非準拠素子１０内の処理部１１を制御しつつ、後述するように書込信号Ｓwrtを反転した反転書込信号Ｓwrtiにより示されるタイミングで出力データＳtdoとして準拠素子２から出力されてくる非準拠検査データＳdnを取り込み、その内容に基づいて非準拠素子１０と準拠素子２との間の接続状態を確認する。
【００３５】
次に、上述した第１実施形態に係る動作を、図３に示すタイミングチャートを用いて具体的に説明する。
【００３６】
先ず、検査装置１内のステート制御部２３は、これ以後非準拠素子１０と準拠素子２との間の接続状態が第１実施形態に係る検査方法に則って検査されることを示すテストモード信号Ｓtmを非準拠素子１０内の処理部１１に出力し、これにより、当該処理部１１においては後に図４を用いて説明する接続検査処理が開始される。
【００３７】
これと並行して、ステート制御部２３は、上記基準クロック信号Ｓmtkを上記クロック信号Ｓtckとして出力させるように選択部２２を制御するための上記制御信号Ｓcselを生成して当該選択部２２に出力すると共に、準拠素子２内のコントローラ３の動作状態が、通常の上記検査規格に則って、
…→待機状態（Run-Test-Idle）→選択状態（Select-DR-Scan）→取得状態（Capture-DR）→遷移状態（Shift-DR）→終了状態（Exit-DR）→更新状態（Update-DR）→選択状態（Select-DR-Scan）→…
と変化するように当該コントローラ３を制御するための上記ステート制御信号Ｓtmsを当該コントローラ３に対して出力している。
【００３８】
この状態において、ステート制御部２３は、コントローラ３を上記取得状態に移行させた直後にクロック信号Ｓtck（この段階では基準クロック信号Ｓmtkと同一である）の上向きエッジが入力されたタイミングＴ１（図３参照）において、上記連携信号Ｓhsを生成して処理部１１に出力して後述の図４に示す接続検査処理を実行させ、当該タイミングＴ１以降書込信号Ｓwrtの上向きエッジ（すなわち、反転書込信号Ｓwrtiの下向きエッジ）が入力されるタイミングＴ２（図３参照）までクロック信号Ｓtckの論理を「ＨＩＧＨ」状態で維持する。
【００３９】
なお、連携信号Ｓhsが出力された処理部１１は、後述するように当該連携信号Ｓhsが出力されてきたタイミング以降書込信号Ｓwrtに対応するタイミングで上記非準拠検査データＳdnを準拠素子２に出力する。
【００４０】
そして、タイミングＴ２において反転書込信号Ｓwrtiの下向きエッジが入力されたら、当該反転書込信号Ｓwrtiをクロック信号Ｓtckとして出力するように選択部２２において切り換えさせるべく上記制御信号Ｓcselを出力する。
【００４１】
次に、コントローラ３の動作状態が取得状態から遷移状態に移行したタイミングであって、クロック信号Ｓtckとして準拠素子２に出力されている反転書込信号Ｓwrtiの上向きエッジが入力されたタイミングＴ３（図３参照）において、当該クロック信号Ｓtck（反転書込信号Ｓwrti）に基づくコントローラ３の制御により、非準拠素子１０から出力されてきている上記非準拠検査データＳdnを準拠素子２における入力側テストポイント５に取り込む（図３符号「Ｓdn」及び「（５）」参照）。
【００４２】
これと同時に、当該タイミングＴ３において連携信号Ｓhsの出力を停止し、更に処理部１１からの非準拠検査データＳdnの出力を停止する。そして、論理安定のための予め設定された安定期間ｔｓが経過したタイミングＴ４において、ステート制御部２３は、元の基準クロック信号Ｓmtkをクロック信号Ｓtckとして再度出力するように選択部２２において切り換えさせるべく上記制御信号Ｓcselを出力する。
【００４３】
これ以後は、上記検査規格に則った元の検査状態に移行する。すなわち、上記安定期間ｔｓが経過した以降であって、そのときにクロック信号Ｓtckとして出力されている基準クロック信号Ｓmtkの上向きエッジが最初に検出されたタイミングＴ５において、コントローラ３の制御により、入力側テストポイント５に取り込まれていた上記非準拠検査データＳdnを次の入力側テストポイント６に転送し、更に入力側テストポイント７から出力側テストポイント８及び９を経由して出力データＳtdoとして検査装置１に出力する。
【００４４】
そして、当該出力データＳtdoを取得した検査装置１内のステート制御部２３は、当該出力データＳtdoとしての非準拠検査データＳdnの有無又はその内容を判定し、非準拠素子１０と準拠素子２との間の接続状態を示す判定結果を、例えば図示しない検査装置１内の表示部等に表示する。
【００４５】
このとき、当該判定処理について具体的には、当該非準拠検査データＳdn自体が、それが受信されるべき出力データＳtdoのタイミングで受信できない場合には、非準拠素子１０と準拠素子２との間の電気的な接続が断となっている可能性が高いため、その旨を上記表示部に表示する。また、非準拠検査データＳdnの出力データＳtdoとしての受信自体はできるものの、その内容が元の非準拠素子１０から出力されたときの内容と異なっている場合には、非準拠素子１０と準拠素子２との間の電気的接続は取れているものの、その接続状態が不良であることに起因して論理が反転してしまっている等の事象が考えられるので、この場合もその旨を表示部において表示する。
【００４６】
次に、第１実施形態に係る処理部１１における動作について、纏めて図４を用いて説明する。
【００４７】
上述した一連の接続検査処理が実行される場合、処理部１１においては、先ず上記非準拠検査データＳdnを準拠素子２に対して出力したことを示す出力ポインタを初期化し（ステップＳ１）、次に、ステート制御部２３から上記テストモード信号Ｓtmが出力されてきたか否かが確認される（ステップＳ２）。
【００４８】
これにより、テストモード信号Ｓtmが出力されていないときは（ステップＳ２；ＮＯ）そのまま処理を終了し、一方テストモード信号Ｓtmが出力されてきたときは（ステップＳ２；ＹＥＳ）、更にステート制御部２３から上記連携信号Ｓhsが出力されてきたか否かを確認する（ステップＳ３）。
【００４９】
そして、連携信号Ｓhsが出力されてきていないときは（ステップＳ３；ＮＯ）それが出力されてくるまでそのまま待機し、出力されてきたときはその出力タイミングにおいて上記非準拠検査データＳdnを準拠素子２に出力し（ステップＳ４）、更に上記出力ポインタを、ステップＳ４において非準拠検査データＳdnを出力した旨に書き換える（ステップＳ５）。
【００５０】
次に、非準拠検査データＳdnとして準拠素子２に出力すべき全てのデータを出力し終わったか否かを確認し（ステップＳ６）、出力すべき非準拠検査データＳdnが残っている場合は（ステップＳ６；ＮＯ）上記ステップＳ２まで戻って当該残っている非準拠検査データＳdnを準拠素子２に出力する処理を実行し、一方、全ての非準拠検査データＳdnを出力し終わっているときは（ステップＳ６；ＹＥＳ）、そのまま処理部１１としての接続検査処理を終了する。
【００５１】
以上夫々説明したように、第１実施形態に係る検査システムＣによる接続検査処理によれば、検査装置１において非準拠素子１０から書込信号Ｓwrtを取得し、その書込信号Ｓwrtを本来の検査規格に準拠する基準クロック信号Ｓmtkに代えて用いて当該非準拠素子１０と準拠素子２との接続状態を検査するので、検査規格に準拠しない非準拠素子１０と準拠素子２との接続状態であっても、当該検査規格に準拠した検査装置１を用いて検査することができる。
【００５２】
また、連携信号Ｓhsが処理部１１に入力されたとき、非準拠素子１０における非準拠検査データＳdnの出力処理が開始されるので、非準拠素子１０における処理と準拠素子２における処理とが同期していなくとも、当該非準拠素子１０と準拠子素子２との接続状態を検査することができる。
【００５３】
更に、非準拠素子１０から準拠素子２への非準拠検査データＳdnの書込みを制御する書込信号Ｓwrtを用いて接続状態の検査を行うので、検査規格に対応しない非準拠素子１０と準拠素子２との間の接続状態の検査であっても、リアルタイムに当該接続状態を検査することができる。
【００５４】
更にまた、上記検査規格がＩＥＥＥ１１４９．１規格であるので、ＩＥＥＥ１１４９．１規格に準拠しない非準拠素子１０と準拠素子２との間の接続状態を、当該規格に準拠した検査装置１を用いて検査することができる。
【００５５】
なお、上述した第１実施形態において、上記検査規格に則った入力データＳtdiが入力側テストポイント４から入力側テストポイント５乃至７並びに出力側テストポイント８及び９を経て出力データＳtdoとして検査装置１に出力されるまでの時間より長い時間を用いて非準拠素子１０から準拠素子２への非準拠検査データＳdnが出力される場合は、上記連携信号Ｓhsは不要であり、処理部１１がテストモードに移行した後に直ちに非準拠検査データＳdｎの準拠素子２への書込みを行い、これと並行して当該非準拠検査データＳdnの準拠素子２内における移送を行うことで、上記第１実施形態と同様に非準拠素子１０と準拠素子２との間の接続状態の検査を行うことができる。
【００５６】
（II）第２実施形態
次に、本願に係る他の実施形態である第２実施形態について、図５乃至図７を用いて説明する。なお、図５は第２実施形態に係る検査システムの概要構成を示すブロック図であり、図６は第２実施形態に係る検査システムの動作を示すタイミングチャートであり、図７は第２実施形態に係る検査システムにおいて検査される非準拠素子において実行される接続検査処理を示すフローチャートである。
【００５７】
上述した第１実施形態においては、非準拠素子１０から準拠素子２へ出力された非準拠検査データＳdnを当該準拠素子２から取り出して、非準拠素子１０と準拠素子２との間の接続状態の検査に用いる場合について説明したが、以下に説明する第２実施形態は、これとは逆に、準拠素子２から非準拠素子１０へ出力された非準拠検査データを用いた非準拠素子１０における処理結果を非準拠素子１０から取り出し、これを非準拠素子１０と準拠素子２との間の接続状態の検査に用いる場合における実施形態である。
【００５８】
なお、第２実施形態に係る検査システムＣＣの構成は、基本的に第１実施形態に係る検査システムＣと同様であるので、同一の部材については同一の部材番号を付して細部の説明は省略する。
【００５９】
図５に示すように、第２実施形態に係る検査システムＣＣは、第１実施形態に係る検査システムＣと同様に、検査装置１と、準拠素子２と、非準拠素子１１と、により構成されている。
【００６０】
また、準拠素子２は、コントローラ３と、入力側テストポイント４乃至７と、出力側テストポイント８及び９と、を含んでおり、更に非準拠素子１０は処理部１１を含んでいる。
【００６１】
一方、第２実施形態に係る検査装置１も、第１実施形態の場合と同様に、クロック発生部２０と、論理調整部２１と、選択部２２と、ステート制御部２３と、により構成されている。
【００６２】
次に、動作を説明する。
【００６３】
第２実施形態に係る検査システムＣＣにおいては、準拠素子２に対して入力された入力用データＳtdiを、接続状態検査用の非準拠検査データＳdoとして準拠素子２の入力側テストポイント７から非準拠素子１０内の処理部１１へ伝送し、当該伝送された検査データを用いて処理部１１から出力される結果信号Ｓansの内容に応じて非準拠素子１０と準拠素子２との間の接続状態を検査する。
【００６４】
そして、検査装置１における当該検査のタイミング設定用の基準信号として、準拠素子２から非準拠素子１０へ上記非準拠検査データＳdoが出力されるタイミングを示す読出信号Ｓreadを、上記検査規格に準拠して接続状態を検査するときに本来使用されるべきクロック信号に代えて用いる。
【００６５】
すなわち、先ず、第２実施形態に係る検査装置１において、クロック発生部２０は、第１実施形態の場合と同様にして基準クロック信号Ｓmtkを生成し、選択部２２の一方の入力端子に出力する。
【００６６】
一方、論理調整部２１は、ステート制御部２３からの制御信号Ｓcに基づき、後述する読出信号Ｓreadの論理を調整し、調整信号Ｓchを生成して選択部２２の他の入力端子に出力する。
【００６７】
そして、選択部２２は、ステート制御部２３からの制御信号Ｓcselに基づき、上記基準クロック信号Ｓmtk又は調整信号Ｓchのいずれかを選択し、クロック信号Ｓtckとしてコントローラ３及びステート制御部２３に出力する。
【００６８】
これに加えて、ステート制御部２３には第１実施形態の場合と同様の検査データＳtd及び出力データＳtdoに加えて上記結果信号Ｓansが夫々入力されている。更に、ステート制御部２３からは、第１実施形態の場合と同様に入力データＳtdi及びステート制御信号Ｓtmsが準拠素子２に出力されると共にテストモード信号Ｓtmが処理部１１に出力される。更に、ステート制御部２３と処理部１１との間では、第１実施形態の場合と同様の連携信号Ｓhsが授受される。
【００６９】
次に、上述した検査装置１の動作を踏まえた準拠素子２の動作について図５を用いて説明する。
【００７０】
準拠素子２に検査装置１から入力される入力データＳtdiは、第１実施形態の場合と同様に、ステート制御部２３に対して外部から供給される上記検査データＳtdが当該ステート制御部２３において変換され、入力データＳtdiとして準拠素子２に出力されるものである。
【００７１】
そして、当該入力データＳtdiが入力された準拠素子２においては、ステート制御部２３からのステート制御信号Ｓtmsに基づき、コントローラ３が基準クロック信号Ｓtckにより示されるタイミングで当該入力データＳtdiを入力側テストポイント４から順次各テストポイント上を移送し、最後に出力側テストポイント９から出力データＳtdoとして再度検査装置１に出力する。
【００７２】
これに加えて、第２実施形態においては、コントローラ３からの制御信号Ｓocに基づいて、入力側テストポイント７に入力された入力データＳtdiを、次の出力側テストポイント８へ移送すると共に処理部１１へも非準拠検査データＳdoとして出力する。そして、当該非準拠検査データＳdoに対して処理部１１において必要な処理を施した結果が、上記結果信号Ｓansとして検査装置１に出力される。
【００７３】
なお、第２実施形態においては、入力側テストポイント７以降に移送される入力データＳtdiは、その後出力側テストポイント８及び９を経て出力データＳtdoとして再度検査装置１へ出力されるのであるが、この検査装置１に戻された出力データＳtdoは、非準拠素子１０と準拠素子２との間の接続状態の第２実施形態に係る検査に用いられることは無い。
【００７４】
このとき、上記非準拠検査データＳdoが準拠素子２から出力されるタイミングを示すものとして非準拠素子１０から準拠素子１へ出力される読出信号Ｓreadが検査装置１にも出力されている。
【００７５】
そして、検査装置１においては、上記テストモード信号Ｓtm、連携信号Ｓhs及びホールド信号Ｓhldを出力して処理部１１を制御しつつ、後述するように読出信号Ｓreadにより示されるタイミングに対応して非準拠素子１０から出力されてくる結果信号Ｓsnsを取り込み、その内容に基づいて非準拠素子１０と準拠素子２との間の接続状態を確認する。
【００７６】
次に、上述した第２実施形態に係る動作を、図６に示すタイミングチャートを用いて具体的に説明する。
【００７７】
先ず、第２実施形態に係る検査装置１内のステート制御部２３は、以後非準拠素子１０と準拠素子２との間の接続状態が第２実施形態に係る検査方法に則って検査されることを示すテストモード信号Ｓtmが非準拠素子１０内の処理部１１に出力され、これにより、当該処理部１１においては後に図７を用いて説明する接続検査処理が開始される。
【００７８】
これと並行して、ステート制御部２３は、上記基準クロック信号Ｓmtkを上記クロック信号Ｓtckとして出力させるように選択部２２を制御するための上記制御信号Ｓcselを生成して当該選択部２２に出力すると共に、準拠素子２内のコントローラ３の動作状態が通常の上記検査規格に則って第１実施形態の場合と同様に変化するように当該コントローラ３を制御するための上記ステート制御信号Ｓtmsを当該コントローラ３に対して出力している。
【００７９】
この状態において、ステート制御部２３は、コントローラ３を更新状態（Update-DR）に移行させた直後にクロック信号Ｓtck（この段階では基準クロック信号Ｓmtkと同一である）の上向きエッジが入力されたタイミングＴ１０（図６参照）において、上記連携信号Ｓhsを生成して処理部１１に出力して後述の図７に示す接続検査処理を実行させると共に、当該タイミングＴ１０において読出信号Ｓreadをクロック信号Ｓtckとして出力するように選択部２２において切り換えさせるべく上記制御信号Ｓcselを出力する。
【００８０】
次に、当該タイミングＴ１０以降、上記読出信号Ｓreadの論理を反転した反転読出信号Ｓreadiの下向きエッジが入力されるタイミングＴ１１（図６参照）において、ステート制御部２３は、処理部１１における動作を一時的に停止させるための上記ホールド信号Ｓhldを当該処理部１１に出力してその動作を一時的に停止させると共に、その時に出力されていた結果信号Ｓansの状態を取り込み、一時的に記憶しておく。更に、このタイミングＴ１１においては、読出信号Ｓreadが出力され始めることから、入力側テストポイント６を経て入力側テストポイント７まで移送されてきた（図６符号（５）及び（６）参照）入力データＳtdiが、非準拠検査データＳdoとして当該入力側テストポイント７から非準拠素子１０へ出力され始める（図６「処理部取り込みタイミング」参照）。
【００８１】
その後、タイミングＴ１１から論理安定のための予め設定された安定期間ｔｓが経過したタイミングＴ１２において、ステート制御部２３は、元の基準クロック信号Ｓmtkをクロック信号Ｓtckとして再度出力するように選択部２２において切り換えさせるべく上記制御信号Ｓcselを出力すると共に、コントローラ３における動作状態を、上記選択状態（Select-DR-Scan）以降次の遷移状態（Shift-DR）まで上記検査規格に準拠した状態とするように上記ステート制御信号Ｓtmsを当該コントローラ３に出力する。
【００８２】
なお、上記したタイミングＴ１０からタイミングＴ１２に至る期間の前後においては、入力データＳtdiの準拠素子２内における移送は、上記検査規格に則りクロック信号Ｓtckに基づいて実行されている。
【００８３】
次に、ステート制御部２３は、コントローラ３を再び更新状態（Update-DR）に移行させた直後にクロック信号Ｓtck（この段階では基準クロック信号Ｓmtkと同一である）の上向きエッジが入力されたタイミングＴ１３（図６参照）において、読出信号Ｓreadを再度クロック信号Ｓtckとして出力するように選択部２２において切り換えさせるべく上記制御信号Ｓcselを出力すると共に、処理部１１に対する上記ホールド信号Ｓhldの出力を停止してその動作を再開させ、非準拠検査データＳdoの読み取りを再開させる。
【００８４】
そして、当該タイミングＴ１３以降、上記読出信号Ｓreadの下向きエッジが入力されるタイミングＴ１４（図６参照）において、それまでに入力側テストポイント６を経て入力側テストポイント７まで移送されてきた入力データＳtdiを非準拠検査データＳdoとして当該入力側テストポイント７から非準拠素子１０へ出力し、これを用いて処理部１１において当該処理部１１において実行されるべきものとして予め設定された処理を行う。
【００８５】
これと同時に、当該タイミングＴ１４において連携信号Ｓhsの出力を停止し、更に準拠素子２からの非準拠検査データＳdoの出力を停止する。そして、論理安定のための予め設定された安定期間ｔｓが経過したタイミングＴ１５において、ステート制御部２３は、元の基準クロック信号Ｓmtkをクロック信号Ｓtckとして再度出力するように選択部２２において切り換えさせるべく上記制御信号Ｓcselを出力する。
【００８６】
そして、コントローラ３が次に取得状態（Capture-DR）に移行するタイミングＴ１６に合わせて、上記予め設定された処理が処理部１１において非準拠検査データＳdoに対して施された結果としての結果信号Ｓansをステート制御部２３において取り込む。
【００８７】
そして、当該結果信号Ｓansを取得したステート制御部２３は、当該結果信号Ｓansの有無又はその内容を判定し、非準拠素子１０と準拠素子２との間の接続状態を示す判定結果を図示しない検査装置１内の表示部等に表示する。
【００８８】
このとき、当該判定処理について具体的には、第１実施形態の場合と同様に、当該結果信号Ｓans自体が、それが受信されるべきタイミングで受信できない場合には、非準拠素子１０と準拠素子２との間の電気的な接続が断となっている可能性が高いため、その旨を上記表示部に表示する。また、結果信号Ｓansの受信自体はできるものの、その内容が元の準拠素子２から出力された入力データＳtdiに対応するべきものの内容と異なっている場合には、非準拠素子１０と準拠素子２との間の電気的接続は取れているものの、その接続状態が不良であることに起因して論理が反転してしまっている等の事象が考えられるので、この場合もその旨を表示部において表示する。
【００８９】
次に、第２実施形態に係る処理部１１における動作について、纏めて図７を用いて説明する。
【００９０】
上述した第２実施形態に係る接続検査処理が実行される場合、処理部１１においては、先ず上記非準拠検査データＳdoを準拠素子２から取得して内容を参照したことを示す参照ポインタを初期化し（ステップＳ１０）、次に、ステート制御部２３から上記テストモード信号Ｓtmが出力されてきたか否かが確認される（ステップＳ１１）。
【００９１】
これにより、テストモード信号Ｓtmが出力されていないときは（ステップＳ１１；ＮＯ）そのまま処理を終了し、一方テストモード信号Ｓtmが出力されてきたときは（ステップＳ１１；ＹＥＳ）、更にステート制御部２３から上記連携信号Ｓhsが出力されてきたか否かを確認する（ステップＳ１２）。
【００９２】
そして、連携信号Ｓhsが出力されてきていないときは（ステップＳ１２；ＮＯ）それが出力されてくるまでそのまま待機し、出力されてきたときは（ステップＳ１２；ＹＥＳ）、上記図６に示すタイミングにおいて上記非準拠検査データＳdoを準拠素子２から取り込んで対応する結果信号Ｓansを生成し、ステート制御部２３へ出力する（ステップＳ１３）。
【００９３】
その後、上記参照ポインタを、ステップＳ１３において非準拠検査データＳdoを取得して結果信号Ｓansを出力した旨に書き換える（ステップＳ１４）。
【００９４】
次に、非準拠検査データＳdoとして準拠素子２から取得すべきき全てのデータを取得し終わったか否かを確認し（ステップＳ１５）、取得すべき非準拠検査データＳdoが未だ残っている場合は（ステップＳ１５；ＮＯ）上記ステップＳ１１まで戻って当該残っている非準拠検査データＳdoを準拠素子２から出力する処理を実行し、一方、全ての非準拠検査データＳdoを取得し終わっているときは（ステップＳ１５；ＹＥＳ）、そのまま処理部１１としての接続検査処理を終了する。
【００９５】
以上夫々説明したように、第２実施形態に係る検査システムＣによる接続検査処理によれば、検査装置１において非準拠素子１０から読出信号Ｓreadを取得し、その読出信号Ｓreadを本来の検査規格に準拠する基準クロック信号Ｓmtkに代えて用いて当該非準拠素子１０と準拠素子２との接続状態を検査するので、検査規格に準拠しない非準拠素子１０と準拠素子２との接続状態であっても、当該検査規格に準拠した検査装置１を用いて検査することができる。
【００９６】
また、連携信号Ｓhsが処理部１１に入力されたとき、非準拠素子１０における非準拠検査データＳdnの出力処理が開始されるので、非準拠素子１０における処理と準拠素子２における処理とが同期していなくとも、当該非準拠素子１０と準拠子素子２との接続状態を検査することができる。
【００９７】
更に、準拠素子２から非準拠素子１０への非準拠検査データＳdoの読出しを制御する読出信号Ｓreadを用いて接続状態の検査を行うので、検査規格に対応しない非準拠素子１０と準拠素子２との間の接続状態の検査であっても、リアルタイムに当該接続状態を検査することができる。
【００９８】
更にまた、上記検査規格がＩＥＥＥ１１４９．１規格であるので、ＩＥＥＥ１１４９．１規格に準拠しない非準拠素子１０と準拠素子２との間の接続状態を、当該規格に準拠した検査装置１を用いて検査することができる。
【００９９】
なお、上述した第２実施形態においても、第１実施形態の場合と同様に上記検査規格に則った入力データＳtdiが入力側テストポイント４から入力側テストポイント５乃至７並びに出力側テストポイント８及び９を経て出力データＳtdoとして検査装置１に出力されるまでの時間より長い時間を用いて準拠素子２から非準拠素子１０への非準拠検査データＳdoが出力される場合は、上記連携信号Ｓhsは不要であり、処理部１１がテストモードに移行した後に直ちに非準拠検査データＳdoの非準拠素子１０への読出しを行うことで、上記第１実施形態と同様に非準拠素子１０と準拠素子２との間の接続状態の検査を行うことができる。
【０１００】
また、上述した各実施形態において、非準拠素子１０に対して複数の素子がバスを介して接続されている場合には、例えば触針等の手法でチップセレクト信号等の制御信号を用いることにより、非準拠素子１０の接続先として準拠素子２を選択し、当該準拠素子２が接続されている期間のみ上記各実施形態に係る接続検査処理を実行するように構成することもできる。
【０１０１】
更に、図４及び図７のフローチャートに対応するプログラムを含んで各実施形態に係る接続状態検査処理を行うためのプログラムを、フレキシブルディスク又はハードディスク等の情報記録媒体に記録しておき、又はインターネット等を介して取得して記録しておき、これらを汎用のコンピュータで読み出して実行することにより、当該コンピュータを各実施形態に係るステート制御部２３として活用することも可能である。
【図面の簡単な説明】
【０１０２】
【図１】第１実施形態に係る検査システムの概要構成を示すブロック図である。
【図２】第２実施形態に係る検査システム内に含まれる検査装置の概要構成を示すブロック図である。
【図３】第１実施形態に係る検査システムの動作を示すタイミングチャートである。
【図４】第１実施形態に係る検査システムにおいて検査される非準拠素子において実行される接続検査処理を示すフローチャートである。
【図５】第２実施形態に係る検査システムの概要構成を示すブロック図である。
【図６】第２実施形態に係る検査システムの動作を示すタイミングチャートである。
【図７】第２実施形態に係る検査システムにおいて検査される非準拠素子において実行される接続検査処理を示すフローチャートである。
【符号の説明】
【０１０３】
１    検査装置
２    準拠素子
３    コントローラ
４、５、６、７    入力側テストポイント
８、９    出力側テストポイント
１０    非準拠素子
１１    処理部
２２    選択部
２３    ステート制御部
Ｃ、ＣＣ    検査システム
【図１】
2005351837.tif 000003
【図２】
2005351837.tif 000004
【図３】
2005351837.tif 000005
【図４】
2005351837.tif 000006
【図５】
2005351837.tif 000007
【図６】
2005351837.tif 000008
【図７】
2005351837.tif 000009