(57)【要約】 【課題】  半導体基板に設けられる導電部材がスパッタされることを抑制するとともに、半導体基板のエッチング速度を維持することができる半導体製造方法およびドライエッチング装置を提供する。【解決手段】  第１工程では、形成すべき半導体装置３ａの保護膜側表面部２２から未貫通孔１８ａが形成される。第２工程では、前記未貫通孔１８ａに導電部材１５ａが充填される。第３工程では、形成すべき半導体装置３ａの半導体基板側表面部２３を研削して、形成すべき半導体装置３ａから導電部材１５ａを露出させる。第４工程では、半導体装置３の半導体基板側表面部２３をドライエッチングして、半導体基板を厚み方向に後退させる。このとき第３工程で露出された貫通電極１５の電位は、半導体基板が支持されるＲＦ電極５ｂの電位よりも高く設定される。【選択図】      図１
2005268436.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の厚み方向一方側から未貫通孔を形成する第１工程と、
半導体基板の未貫通孔に導電部材を充填する第２工程と、
半導体基板の厚み方向他方側の一表面部を研削して、前記導電部材を半導体基板から露出する第３工程と、
研削された半導体基板の一表面部を、ドライエッチングすることによって厚み方向に後退せしめる第４工程であって、前記一表面部をドライエッチングするための一対の電極のうち、半導体基板を支持する一方の電極よりも、第３工程で露出された導電部材の電位を、高く設定してドライエッチングする第４工程とを有することを特徴とする半導体装置製造方法。
【請求項２】
半導体基板の一表面部をドライエッチングすることによって、半導体基板を厚み方向に後退せしめる半導体装置製造方法であって、
前記一表面部をドライエッチングするための一対の電極のうち、半導体基板を支持する一方の電極よりも、半導体基板に予め付設される貫通電極の電位を、高く設定してドライエッチングする工程を含むことを特徴とする半導体装置製造方法。
【請求項３】
半導体基板の一表面部をドライエッチングするドライエッチング装置であって、
真空引き可能な真空槽と、
真空槽内に配設される一対の電極と、
これら電極間に交流電圧を発生させる電源と、
半導体基板を支持するための支持体であって、半導体基板に予め付設される貫通電極を絶縁する絶縁体を含む支持体と、
支持体と半導体基板との間に介在される異方性導電膜とを有することを特徴とするドライエッチング装置。
【請求項４】
貫通電極は、半導体基板よりスパッタ率が高い導電部材から成ることを特徴とする請求項３に記載のドライエッチング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に多層配線構造を有する半導体チップを多数積層する積層形半導体集積回路装置の製造方法および前記半導体装置をドライエッチングするドライエッチング装置に関する。
【背景技術】
【０００２】
図７は、第１の従来の技術である半導体製造装置１００を概略示す断面図である。半導体製造装置１００は、半導体１０１をプラズマエッチングするための装置である。半導体装置１００には、真空容器１０２と、一対の平面電極１０３と、高周波電源１０４と、インピーダンス整合器１０５とが含まれる。
【０００３】
真空容器１０２の内方の空間１０２ａは、真空引きされ、アルゴンなどの反応性ガスが供給される。前記空間１０２ａには、一対の平面電極１０３が設けられ、その一方には、半導体１０１が載置される。高周波電源１０４によって一対の平面電極１０３の一方に電圧を印加する。これによって一対の平面電極１０３の間にプラズマ１０８が生成される。このプラズマ１０８に含まれるイオンおよびラジカルが半導体１０１の一表面部に照射され、半導体１０１をドライエッチングすることができる。
【０００４】
図８は、半導体１０１を概略示す断面図である。半導体１０１は、半導体基板１１１の一表面部に絶縁材料から成る最終保護膜１１２が設けられる。また半導体１０１は、その一表面部に複数の貫通孔１１３が形成され、その孔部の壁面部には、絶縁膜１１４が設けられている。前記貫通孔１１３には、スパッタ率の高い導電材料が充填され、貫通電極１１５が形成される。
【０００５】
図９は、第２の従来の技術の半導体製造装置１００Ａを概略示す断面図である。半導体装置１００Ａには、前述の半導体製造装置１００の構成にさらに分岐回路１３０が含まれる。分岐回路１３０は、一対の平面電極１０３と並列接続されるように電気的に接続される。分岐回路１３０は、一対の平面電極１０３にかかる自己バイアス電圧を検出し、さらに前記自己バイアス電圧を制御する。これによって高周波電源１０４の入力電力を大きくしても、自己バイアス電圧を一定にすることができる。すなわち分岐回路１３０によってシース電圧を一定にすることができ、半導体１０１に照射されるイオンエネルギーを小さくすることができる。したがって半導体装置１００Ａは、半導体１０１のエッチング速度を大きくするとともに、半導体装置１０１の表面部のイオンによるダメージを抑制できる（たとえば特許文献１参照）。
【０００６】
【特許文献１】特開２００３−４５８４９号公報（第１図、第３頁）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
第１の従来の技術の半導体製造装置１００では、半導体１０１をドライエッチングする場合、半導体基板１１１および貫通電極１１４がスパッタされる。このとき貫通電極１１４は、スパッタ率の高い導電材料によって形成されるので、スパッタされる量が多い。またスパッタされた前記導電材料は、半導体基板１１１の表面部に再付着する。この再付着したスパッタされた前記導電材料は、半導体基板１１１の内部で拡散される半導体１０１に特性劣化を生じさせる。したがって導電材料のスパッタされる量が多いと、半導体１０１の特性劣化が生じやすく、利便性が低い。
【０００８】
前述のような不具合を改善するために高周波電源１０４の入力電力を小さくし、半導体１０１に照射されるイオンエネルギーを小さくすると、貫通電極１１４がスパッタされることを抑制できるが、プラズマ１０８に含まれるラジカルの密度が低下する。ラジカル密度の低下とイオンアシスト効果の抑制が相まって、半導体１０１の表面部におけるエッチング速度が小さくなる。
【０００９】
また高周波電源の入力電力を小さくすることによって、プラズマ１０８を維持することができない場合がある。この場合、半導体１０１をドライエッチングをすることができない。
【００１０】
またさらに半導体１０１では、半導体基板１１１が最終保護膜１１２によって一対の電極１０３の一方と絶縁されるけれども、貫通電極１１４が一対の平面電極１０３の一方と電気的に接続される。また貫通電極１１４と半導体基板１１１とは、絶縁膜１１４によって絶縁されているので、貫通電極１１４と一対の平面電極１０３の他方との電位差は、半導体基板１１１と一対の平面電極１０３の他方との電位差より大きくなる。これによって貫通電極１１４にイオン照射が集中し、貫通電極１１４のスパッタを促進する。
【００１１】
第２の従来の技術の半導体製造装置１００Ａでは、分岐回路１３０によってシース電圧を制御し、半導体１０１に照射されるイオンエネルギーを小さくしている。これによって前述の不具合は解消できるが、高周波電源１０４の入力電力を大きくするために、高周波電源１０４の周波数を電波法で規定される周波数１３．５６メガヘルツ（ＭＨｚ）を越える周波数にする必要がある。この場合には、電波漏れに対する対応が困難であり、電波漏れを防止するためのシールド装置が複雑になる。したがって装置の設置面積および装置費用が大きくなる。
【００１２】
本発明の目的は、半導体基板に設けられる導電部材がスパッタされることを抑制するとともに、半導体基板のエッチング速度を維持することができる半導体製造方法およびドライエッチング装置を提供することである。
【課題を解決するための手段】
【００１３】
本発明は、半導体基板の厚み方向一方側から未貫通孔を形成する第１工程と、
半導体基板の未貫通孔に導電部材を充填する第２工程と、
半導体基板の厚み方向他方側の一表面部を研削して、前記導電部材を半導体基板から露出する第３工程と、
研削された半導体基板の一表面部を、ドライエッチングすることによって厚み方向に後退せしめる第４工程であって、前記一表面部をドライエッチングするための一対の電極のうち、半導体基板を支持する一方の電極よりも、第３工程で露出された導電部材の電位を、高く設定してドライエッチングする第４工程とを有することを特徴とする半導体装置製造方法である。
【００１４】
本発明に従えば、第１工程では、半導体基板の厚み方向一方向側から未貫通孔が形成される。第２工程では、前記未貫通孔に導電部材が充填される。第３工程では、厚み方向他方向側の一表面部を研削して、半導体基板から前記導電部材を露出させる。したがって第１、第２および第３工程によって導電部材が露出する半導体基板を生成することができる。また第４工程では、研削された半導体基板の一表面部をドライエッチングして、半導体基板を厚み方向に後退させる。このとき第３工程で露出された前記導電部材の電位は、半導体基板が支持される一方の電極の電位よりも高く設定される。これによってドライエッチングするときに発生するプラズマと導電部材との間の電位差を、前記プラズマと半導体基板が支持される一方の電極との間の電位差より小さくすることができる。
【００１５】
また本発明は、半導体基板の一表面部をドライエッチングすることによって、半導体基板を厚み方向に後退せしめる半導体装置製造方法であって、
前記一表面部をドライエッチングするための一対の電極のうち、半導体基板を支持する一方の電極よりも、半導体基板に予め付設される貫通電極の電位を、高く設定してドライエッチングする工程を含むことを特徴とする半導体装置製造方法である。
【００１６】
本発明に従えば、半導体基板の一表面部をドライエッチングすることによって、半導体基板を厚み方向に後退させることができる。またこのとき半導体基板に付設される貫通電極の電位は、半導体基板を支持する一方の電極の電位より高く設定される。これによってドライエッチングするときに発生するプラズマと貫通電極との間の電位差は、前記プラズマと半導体基板が支持される一方の電極との間の電位差より小さくすることができる。
【００１７】
また本発明は、半導体基板の一表面部をドライエッチングするドライエッチング装置であって、
真空引き可能な真空槽と、
真空槽内に配設される一対の電極と、
これら電極間に交流電圧を発生させる電源と、
半導体基板を支持するための支持体であって、半導体基板に予め付設される貫通電極を絶縁する絶縁体を含む支持体と、
支持体と半導体基板との間に介在される異方性導電膜とを有することを特徴とするドライエッチング装置である。
【００１８】
本発明に従えば、真空槽内を真空引きし、真空槽内に配設される一対の電極間に交流電圧を発生させることができる。これによって一対の電極間にプラズマを発生させることができる。また一対の電極のうち一方の電極に半導体基板を載置することができる。したがって載置される前記半導体基板の一表面部をドライエッチングして、厚さ方向に後退させることができる。半導体基板は、支持体によって支持され、支持体と半導体基板との間に異方性導電膜が介在される。したがって異方性導電膜を介して半導体基板だけを支持体と導通することができる。これによって半導体基板だけを一方の電極と同電位にすることができる。また支持体には、半導体基板に予め付設される貫通電極を絶縁する絶縁体が含まれ、半導体基板が支持体によって支持されると、貫通電極が絶縁体によって絶縁される。したがってプラズマに含まれるイオンが半導体基板および貫通電極に照射され、半導体基板および貫通電極がチャージアップされるとき、貫通電極は、チャージアップされて電位が高くなるけれども、半導体基板は、一方の電極と導通し同電位が与えられる。これによって貫通電極の電位を半導体基板の電位より高くすることができる。
【００１９】
また本発明は、貫通電極は、半導体基板よりスパッタ率が高い導電部材から成ることを特徴とする。
【００２０】
本発明に従えば、貫通電極が半導体基板よりもスパッタ率の高い導電部材から成っているので、貫通電極の電位を半導体基板の電位より高くしても、半導体基板のスパッタ率より貫通電極のスパッタ率が極端に小さくなることを防止することができる。
【発明の効果】
【００２１】
本発明によれば、第１、第２および第３工程によって導電部材が露出するような半導体基板を生成することができる。また第４工程によって、半導体基板の一表面部をドライエッチングすることによって半導体基板を厚み方向に後退させることができる。またこの第４工程において、プラズマと一方の電極との間の電位差より、プラズマと導電部材との間の電位差を小さくすることができる。これによってプラズマと一方の電極との間の電位差を変えることなく、導電部材に照射するイオンのエネルギーを小さくすることができる。つまりプラズマの密度が維持される状態で、前記イオンによって導電部材がスパッタされることを抑制できる。したがって半導体基板および導電部材のエッチング速度が極端に低下することなく、導電部材がスパッタされることを抑制でき、スパッタされた導電部材が半導体基板の表面部に再付着することを抑制できる。さらにプラズマ密度を維持することができるので、エッチング面の均一性を損うことなく半導体基板をドライエッチングすることができる。換言すれば、エッチング対象とする半導体基板の一表面部の均一性を保ちつつ、前記一表面部をドライエッチングすることができる。
【００２２】
本発明によれば、半導体基板の一表面部をドライエッチングすることによって半導体基板を厚み方向に後退させるときに、プラズマと一方の電極との間の電位差よりプラズマと貫通電極との間の電位差を小さくすることができる。これによってドライエッチングするとき、プラズマと一方の電極との間の電位差を変えることなく、貫通電極に照射するイオンのエネルギーを小さくすることができる。つまり一対の電極間に生じるプラズマの密度を維持される状態で、イオンによって貫通電極がスパッタされる量を抑制できる。したがって半導体基板および貫通電極のエッチング速度を維持するとともに、貫通電極がスパッタされることを抑制できる。さらに貫通電極がスパッタされることを抑制できるので、貫通電極がスパッタされて半導体基板の表面部に再付着することを抑制できる。したがってスパッタされた貫通電極が半導体基板の表面部に再付着することに起因する半導体基板の特性劣化を抑制できる。さらにプラズマ密度を維持することができるので、エッチング面の均一性を損うことなく半導体基板をドライエッチングすることができる。
【００２３】
本発明によれば、半導体基板および貫通電極がイオンに照射されてチャージアップされるけれども、半導体基板に前記一方の電極と略同電位が与えられ、貫通電極が絶縁されている。したがって貫通電極の電位を半導体基板の電位より高くすることができる。すなわちプラズマと貫通電極との間の電位差をプラズマと半導体基板の電位差より小さくすることができる。これによって貫通電極およびその近傍では、照射されるイオンのエネルギーを小さくすることができ、貫通電極がスパッタされることを抑制できる。したがって貫通電極がスパッタされて半導体基板の表面部に再付着することを抑制することができ、スパッタされた貫通電極が半導体基板の表面部に再付着することに起因する半導体基板の特性劣化を抑制できる。
【００２４】
またたとえば半導体基板がｐ型半導体である場合、半導体基板及び貫通電極がイオンによって照射されると、半導体基板と貫通電極とがチャージアップされる。半導体基板の貫通電極と半導体基板に形成された回路とが接続されており、下部電極と同電位になっている半導体基板がｐ型半導体であるので、チャージアップした電圧はＰＮ接合の逆向きとなる。これによって、チャージアップされる半導体基板間の電圧は、ＰＮ接合のブレークダウン現象が生じるブレークダウン電圧（通常＋数１０Ｖ）まで、その電圧が維持される。したがってイオンが照射されても半導体基板は、一定の電位に維持され、貫通電極の電位は、高くなる。したがって貫通電極の電位を半導体基板の電位より高くすることができ、前述のような効果を得ることができる。
【００２５】
本発明によれば、半導体基板だけがスパッタされることを抑制できる。これによって貫通電極だけが著しく突出することを防ぐことができる。
【発明を実施するための最良の形態】
【００２６】
図１は、本発明の実施の一形態であるドライエッチング装置１を概略示す断面図である。ドライエッチング装置１は、半導体装置３の表面部をドライエッチングすることができる反応性イオンエッチング（Reactive Ion Etching：略称ＲＩＥ）装置である。ただしドライエッチング装置１は、必ずしもＲＩＥ装置に限定されるものではなく、高密度プラズマ（High Density Plasma；省略ＨＤＰ）装置であってもよく、半導体装置３をドライエッチングするものであれば限定されない。ドライエッチング装置１は、基本的に、真空槽４と、一対の電極５と、支持体２と、高周波電源６と、インピーダンス整合器７とを含んで構成される。
【００２７】
真空槽４は、チャンバーとも呼ばれ、内方に反応室４ａが形成され、真空ポンプ８およびガス供給装置９が設けられる。真空槽４は、内方の反応室４ａが真空引きされても大気圧に耐え得るように形成される。また真空槽４は、大地に接地され、その内側の内側壁面部４ｂに接地電位を与える。真空槽４は、内側壁面部４ｂに吸着されるガスおよび真空槽４内部の吸蔵ガスが少なく、真空槽４を透過して反応室４ａに流入するガスの流入量が小さい材料によって形成される。真空槽４は、たとえばステンレス鋼またはガラスによって形成される。
【００２８】
反応室４ａは、真空ポンプ８によって真空引き可能に形成される。また反応室４ａは、ガス供給装置９から供給される反応性ガスを貯留可能に形成される。
【００２９】
真空ポンプ８は、配管８ａを含み、反応室４ａを真空引きして真空にする機能を有する。ここで真空とは、１０―５Ｐａ以上１０２Ｐａ以下の圧力に減圧される状態である。真空ポンプ８は、低真空ポンプ、中間真空ポンプおよび高真空ポンプの少なくともいずれかによって実現される。低真空ポンプは、粗引きポンプとも呼ばれ、たとえば油回路ポンプまたはドライポンプであり、中間真空ポンプは、たとえばメカニカルブースターポンプまたはモレキュラードラッグポンプであり、高真空ポンプは、たとえばターボ分子ポンプまたは油拡散ポンプである。
【００３０】
さらに詳細に説明すると、真空ポンプ８は、たとえば低真空ポンプと高真空ポンプとを含んで構成される。まず初めに真空ポンプ８は、低真空ポンプによって、反応室４ａを真空引きする。次に真空ポンプ８は、低真空ポンプによって真空引きされた反応室４ａを、高真空ポンプによってさらに真空引きする。このようにして反応室４ａを真空状態にすることができる。
【００３１】
ガス供給装置９は、反応性ガスを貯蔵し、この反応性ガスを、貯留可能な反応室４ａに供給することができる。これによって反応室４ａに反応性ガスを散在させることができる。またガス供給装置９は、ガス流量制御装置が含まれ、反応室４ａに供給される反応性ガスの流量を制御することができる。またガス供給装置９には、圧力調整バルブが含まれ、反応室４ａに供給する反応性ガスの圧力を調整することができる。反応性ガスは、たとえば４フッ化メタン、６フッ化硫黄などである。
【００３２】
真空ポンプ８およびガス供給装置９は、反応室４ａに反応性ガスを供給するとともに、反応室４ａを真空引きする。このとき圧力調整バルブおよびガス流量制御装置によって反応室４ａに供給される反応性ガスの圧力が１Ｐａ以上１００Ｐａ以下になるように圧力および反応性ガスの流量が制御される。
【００３３】
一対の電極５は、反応室４ａに配設される。一対の電極５には、接地電極５ａおよびラジオ周波数（Radio Frequency：略称ＲＦ）電極５ｂが含まれる。
【００３４】
接地電極５ａは、略平板形状の導電体である。本実施の形態において接地電極５ａは、略円板形状に形成される。接地電極５ａは、真空槽４の内側壁面部４ｂに電気的に接続される。これによって接地電極５ａは、真空槽４を介して接地される。
【００３５】
一方の電極であるＲＦ電極５ｂは、略平板形状の導電体である。本実施の形態においてＲＦ電極５ｂは、略円板形状に形成される。ＲＦ電極５ｂは、その平坦な一表面部である載置面部１０に支持体２を載置できるように形成される。またＲＦ電極５ｂは、電気的に接地される。
【００３６】
このように形成される接地電極５ａおよびＲＦ電極５ｂは、反応室４ａにおいて、互いに離隔される状態で、接地電極５ａの平坦な一表面部である対向面部１１と載置面部１０とが対向するように並設される。
【００３７】
支持体２は、略平板でありＲＦ電極５ｂに載置される。支持体２は、半導体装置３をドライエッチングするとき、載置面部１０と半導体装置３との間に介在し、平坦な一表面部で半導体装置３を支持することができるように形成される。支持体２の前記一表面部は、半導体装置３の支持体２に臨む表面部より大きく形成される。これによって半導体装置３が支持体２からずれてＲＦ電極５ｂと電気的に接続することを抑制できる。支持体２には、支持体本体１２と接着体１３とが含まれる。
【００３８】
支持体本体１２は、一表面部がＲＦ電極５ｂに載置可能に形成される。これによって支持体２は、ＲＦ電極５ｂに載置することができる。また支持体本体１２は、絶縁性を有する材料によって形成される。これによってＲＦ電極５ｂと半導体３とが導通することを防ぐことができる。支持体１２は、たとえば石英によって実現される。
【００３９】
接着体１３は、たとえばＵＶ剥離型粘着テープであり、樹脂層と粘着層を含んで構成される。樹脂層は、絶縁性を有する材料、たとえばポリイミドによって形成され、厚み方向両表面部に粘着性を有する粘着層が設けられる。これによって接着体１３は、厚み方向両表面部に粘着性を有する。
【００４０】
接着体１３は、粘着性を有する一表面部が支持体本体１２の他表面部に臨むように配設される。これによって接着体１３は、支持体１２と固着される。固着する場合、接着体１３と支持体１２との間に気泡が混入することを抑制するために真空および高温雰囲気の下で行われることが望ましい。また接着体１３の粘着性を有する他表面部には、半導体装置３をドライエッチングするとき、半導体装置３が配置される。これによって接着体１３と半導体装置３と固着することができる。また半導体装置３をドライエッチングするとき、半導体装置３と支持体１２とがずれることがなく、半導体装置３とＲＦ電極５ｂとが当接することを防止することができる。このように当接することを防止することによって、半導体基板３とＲＦ電極５ｂとが電気的に接続されることを防止することができる。また接着体１３は、絶縁性を有する樹脂層が形成されるので、さらにＲＦ電極５ｂと半導体装置３との間の絶縁効果を高くすることができる。
【００４１】
高周波電源６は、ＲＦ電極５ｂと接地との間に介在される。高周波電源６は、高周波、たとえば１３．５６ＭＨｚの交流電圧をＲＦ電極５ｂに印加することができる。このような高周波電圧をＲＦ電極５ｂに印加することによって、接地電極５ａとＲＦ電極５ｂとの間でＲＦ放電を発生させることができる。このとき反応室４ａに反応性ガスが貯留されていると、前記ＲＦ放電によって接地電極５ａとＲＦ電極５ｂとの間にプラズマ２０を発生させることができる。
【００４２】
インピーダンス整合器７は、ＲＦ電極５ｂと高周波電源６との間に介在される。インピーダンス整合器７は、高周波電源６と、それに接続された負荷であるドライエッチング装置１のインピーダンスを整合するために設けられる。これによって高周波電源６により供給される電力の損失を最小限に抑えることができる。またインピーダンス整合器７には、直流電流阻止コンデンサが含まれる。直流電流阻止コンデンサは、ブロッキングコンデンサとも呼ばれ、前記プラズマの電圧変動を抑制し、ＲＦ電極５ｂを負の直流バイアス電位に自己バイアスすることができる。これによってＲＦ電極５ｂを、負の直流バイアス電位に印加することができる。
【００４３】
ここで高周波電源６およびインピーダンス整合器７がＲＦ電極に電気的に接続されているけれども、必ずしもこのような構成に限定されない。たとえば、接地電極５ａに電気的に接続されてもよい。
次にこのようなドライエッチング装置１を用いたエッチング方法について説明する。
【００４４】
まず支持体２に半導体装置３を載置して、反応室４ａから真空ポンプ８を用いて真空引きし、反応室４ａを減圧して真空状態にする。真空状態にされた反応室４ａにガス供給装置９を用いて反応性ガスを供給し、貯留する。このとき圧力調整バルブおよびガス流量制御装置によって反応室４ａに供給される反応性ガスの圧力および流量を制御する。本実施の形態では、１Ｐａ以上１００Ｐａ以下の反応性ガスが反応室４ａに供給されるように制御される。このように真空ポンプ８およびガス供給装置９は、反応室４ａに反応性ガスを供給するとともに、反応室４ａが真空引きされる。
【００４５】
次に高周波電源６によってＲＦ電極５ｂに高周波電圧を印加する。これによって接地電極５ａとＲＦ電極５ｂとの間に放電が発生する。このとき反応室４ａに反応性ガスが貯留されているので、前記放電によって一対の電極５の間にプラズマ２０が形成される。このプラズマ２０に含まれるイオンは、支持体２に支持される半導体装置３の表面部に照射される。この照射されるイオンにより前記半導体装置３の表面部が活性化され、ラジカルなどとの表面反応を促進するいわゆるイオンアシスト効果によるエッチング反応で、半導体装置３を厚み方向に後退させる。このとき接地電極５ａおよびＲＦ電極５ｂの近傍にシースが形成されているが、直流電圧阻止コンデンサによってＲＦ電極に負の自己バイアス電位が印加されてことによってプラズマ２０とＲＦ電極との間に大きな直流電圧が生じる。したがってイオンはシース中でほとんど衝突することなく、半導体装置３に照射され、前記半導体装置３の表面部を活性化することができる。また同時にプラズマに含まれるラジカルは、半導体装置３の表面部で半導体装置３と化学反応してエッチングをし、半導体装置３を厚み方向に後退させる。
【００４６】
このようにしてドライエッチング装置１を用いて半導体装置３をドライエッチングすることができ、次のような効果を奏する。ドライエッチング装置１でエッチングすると、半導体装置３は、ＲＦ電極５ｂと半導体装置３との間に支持体本体１２が配設されるので、ＲＦ電極５ｂと半導体装置３とによって蓄電器（以下「コンデンサ」と呼ぶ場合がある）を形成し、半導体装置３が許容容量を取得することができる。半導体装置３の許容容量は、支持体２の厚さ、誘電率を調整することによって、変えることができる。これによって支持体２によって半導体装置３の電位を所望の電位にすることができる。これによって半導体装置３は、ＲＦ電極５ｂより電位が高くすることができる。これによって半導体装置３に照射されるイオンのエネルギーを、支持体２が設けられない場合より小さくすることができる。したがってイオンの照射によって半導体装置３がスパッタされることを抑制できる。また高周波電力に変化はないので、電離によって形成されるラジカル密度に変化はなく、エッチング速度が極端に低下することはない。したがってエッチング速度が極端に低下しない状態で、半導体装置３がスパッタされることを抑制できる。
【００４７】
図２は、支持体２に支持される半導体装置３の一部を拡大して示す断面図である。図３は、支持体２に支持される半導体装置３の全体の概略示す断面図である。半導体装置３は、ドライエッチング装置１を用いてドライエッチングする場合、前述のように接着体１３と固着され、支持体２によって支持される。半導体装置３には、半導体本体１４と貫通電極１５とが含まれる。
【００４８】
半導体本体１４には、半導体基板１６と半導体保護層１７とが含まれる。半導体本体１４の一表面部には、複数の貫通電極挿入孔１８が形成される。貫通電極挿入孔１８は、たとえば略円柱形状であって、半導体本体１４を厚さ方向に貫通する貫通孔である。貫通電極挿入孔１８は、半導体本体１４をドライエッチングすることによって形成される。また貫通電極挿入孔１８を形成する貫通電極挿入孔部１９の壁面部には、絶縁膜２１が形成される。絶縁膜２１は、たとえば二酸化ケイ素（ＳｉＯ２）によって形成される。絶縁膜２１は、半導体基板１６と貫通電極１５を絶縁することができる。
【００４９】
半導体基板１６は、本実施の形態においてｐ型半導体が用いられる。半導体基板１６の主面上に能動素子が形成されることによって、半導体装置３に所望の機能を与えることができる。半導体基板１６は、必ずしもｐ型半導体に限定されない。また半導体保護膜１５は、絶縁材料からなり、半導体基板１６の厚み方向一表面部に設けられる。貫通電極１５は、めっきなどのスパッタ率の高い導電材料からなり、貫通電極挿入孔１８に充填される。貫通電極１５は、貫通電極挿入孔１８に充填された状態で半導体本体１４の両表面部から露出するように形成される。
【００５０】
図４は、半導体装置３を製造する手順を示すフローチャートである。図５は、半導体製造方法を用いて製造される半導体装置３を製造する手順を示す図である。半導体装置３の製造方法には、未貫通孔形成工程と、導電部材充填工程と、導電部材露出工程と、ドライエッチング工程とが含まれる。ステップｓ０で手順が開始され、ステップｓ１に進む。
【００５１】
第一工程の未貫通孔形成工程であるステップｓ１では、形成すべき半導体装置３ａの保護膜表面部２２に複数の未貫通孔１８ａが形成される。形成すべき半導体装置３ａは、半導体基板１６と半導体保護膜１７とを含み、図５に示すように半導体基板１６の厚み方向一表面部に半導体保護膜１７が設けられることによって形成される。また保護膜側表面部２２は、形成すべき半導体装置３ａの半導体保護膜１７側の表面部である。
【００５２】
さらに詳細に説明すると、複数の未貫通孔１８ａは、形成すべき半導体装置３ａの保護膜側表面部２２をドライエッチングすることによって略円柱形状に形成される。これによって形成すべき半導体装置３ａには、厚み方向に深みを有する未貫通孔１８ａが形成される。このようにして形成すべき半導体装置３ａに複数の未貫通孔１８ａを形成して、ステップｓ１からステップｓ２に進む。
【００５３】
第２工程の導電部材充填工程であるステップｓ２では、未貫通孔１８ａにスパッタ率の高い導電材料から成る導電部材１５ａを充填する。導電部材１５ａは、たとえばめっきである。具体的には、導電部材１５ａの充填は、導電部材１５ａを埋め込むことによって実現される。このように未貫通孔に導電部材１５ａを充填して、ステップｓ２からステップｓ３に進む。
【００５４】
第３工程の導電部材露出工程であるステップｓ３では、形成すべき半導体装置３ａの半導体基板側表面部２３を研削するし、ステップｓ２で充填された導電部材１５ａを形成すべき半導体装置３ａから露出させる。半導体基板側表面部２３は、形成すべき半導体装置３ａの保護膜側表面部２２と反対側の表面部である。本実施の形態では、半導体基板表面部２３を砥石などで研削しているけれども、研削に限定されるものではなく、旋削であってもよく、厚み方向に後退可能なものであれば限定されない。
【００５５】
さらに詳細に説明すると、ステップｓ３では、砥石などによって図５に示す導電部材露出面Ｐ１まで半導体基板側表面部２３を研削する。導電部材露出面Ｐ１は、形成すべき半導体装置３ａを半導体基板側表面部２３から厚み方向に後退させる場合、ステップｓ２で充填された複数の導電部材１５ａをすべて露出させることができる厚み方向に略垂直な仮想平面である。これによって半導体基板側表面部２３から導電部材１５ａが露出させることができる。また半導体基板側表面部２３が研削されることによって、未貫通孔１８ａが形成すべき半導体基板３ａを貫通し、貫通電極挿入孔１８を形成する。したがって導電部材１５ａが半導体装置３を貫通し、貫通電極１５を形成する。さらに研削によって生じた導電部材１５ａが露出する半導体基板側表面部２３の研磨傷をアルミナが混入されるアルカリ性スリラーを用いて除去し、前記半導体基板側表面部２３を鏡面化する。このようにして半導体基板側表面部２３を砥石などで研削して導電部材１５ａを半導体基板側表面部２３から露出させることによって半導体装置３が形成され、ステップｓ３からステップｓ４に進む。
【００５６】
第４工程のドライエッチング工程であるステップｓ４では、ステップｓ３で形成された半導体装置３をドライエッチングすることによって、半導体基板１６を厚み方向に後退させる。具体的には、ドライエッチング装置１を用いて半導体装置３をドライエッチングすることによって厚み方向に後退させる。これによって半導体装置３の半導体基板側表面部２３から露出する貫通電極１５を半導体基板側表面部２３から所望の距離だけ突出させることができる。
【００５７】
さらに詳細に説明すると、ドライエッチング装置１の支持体２に半導体装置３を載置する。このとき半導体装置３は、保護膜表面部２２が支持体２に臨むように載置される。これによって半導体装置３は、保護膜表面部２２が接着体１３に固着される。このように半導体装置３を支持体２に載置して、ドライエッチング装置１を用いて半導体基板１６をドライエッチングする。このとき半導体装置３が支持体２に支持されているので、貫通電極１５が支持体２と当接するけれども、支持体２に含まれる支持体本体１２および接着体１３が絶縁性を有するので、貫通電極１５がＲＦ電極５ｂと絶縁される。したがって貫通電極１５がＲＦ電極５ｂに絶縁される状態で半導体装置３がドライエッチングされるので、貫通電極１５は、前述のように許容容量を取得することができる。これによって貫通電極１５に照射されるイオンのエネルギーを、支持体２が設けられない場合より小さくすることができる。したがってイオンの照射によって貫通電極１５がスパッタされることを抑制できる。具体的にはＲＦ電極５ｂと半導体基板１６が支持体２を介してコンデンサを形成することで、ＲＦ電極５ｂより５０Ｖ高い電位を貫通電極に与えることができる。これによって従来の技術より１価のイオンのエネルギーを５０ｅＶ小さくすることができ、貫通電極１５がたとえば銅によって充填されたものである場合、スパッタ率を２５％抑制できる。これによって貫通電極１５がスパッタされて半導体基板１６の半導体基板側表面部２３に再付着することを抑制できる。さらにスパッタされた貫通電極１５が半導体基板側表面部２３に再付着して半導体基板１６内部で拡散することによって生じる半導体装置３の特性劣化を抑制できる。
【００５８】
また支持体２によって半導体装置３がＲＦ電極と絶縁されているので、半導体基板１６および貫通電極１５がチャージアップされても、互いに同電位となる。したがって貫通電極１５だけにイオンの照射が集中することがない。さらに貫通電極１５がスパッタされる量を抑制できる。また供給される交流電力に変化はないので、電離によって形成されるラジカル密度に変化はなく、エッチング速度が極端に低下することはない。したがってドライエッチング装置１のエッチング速度が極端に低下しない状態で、半導体装置３がスパッタされることを抑制できる。さらにプラズマ密度を維持することができるので、エッチング面の均一性を損うことなく半導体基板をドライエッチングすることができる。
【００５９】
このようにしてドライエッチング装置１を用いて、半導体装置３をドライエッチングすることによって、半導体基板１６を厚さ方向に後退させ、所望の距離だけ半導体基板１６から貫通電極１５を突出させることができる。これによってステップｓ４からステップｓ５に進み、半導体装置３の製造が終了する。
【００６０】
このような半導体製造方法を用いることによって、エッチング速度を小さくすることなく、貫通電極１５がスパッタされることを抑制し、半導体装置３の特性劣化を抑制できる。またエッチング面の均一性を損うことなく半導体基板をドライエッチングすることができる。
【００６１】
またドライエッチング装置１において、半導体装置３をドライエッチングする際に、接地電極５ａとＲＦ電極５ｂとを、支持体２によって支持される半導体装置３の半導体基板側表面部２３と接地電極５ａとの距離Ｌ１が、ＲＦ電極５ａの１／１５以下になるように配置することが望ましい。これによってプラズマ２０は、半導体基板側表面部２３と接地電極５ａと間に空間に閉じ込められ、反応室４ａ全体に広がることを防ぐことができる。これによってプラズマ２０の密度が高くすることができる。これによって半導体装置３に照射するイオンのエネルギーが小さくなっても、エッチング速度の低下を抑制できる。また接地電極５ａとＲＦ電極５ｂとの間の距離Ｌ２が４ｍｍ以上であることが望ましい。４ｍｍ以下である場合、接地電極５ａとＲＦ電極５ｂとの間で異常放電が発生しやすなり、プラズマ２０の面内の均一性が著しく損われる。したがって半導体装置３をドライエッチングする際に、ドライエッチングの面内均一性が損われる。したがって一対の電極５は、半導体基板側表面部２３と接地電極５ａとの距離Ｌ１が、ＲＦ電極５ｂの直径の１／１５以下であり、接地電極５ａとＲＦ電極５ｂとの間の距離Ｌ２が４ｍｍ以上となるように並設されることが望ましい。ただしこのように形成されることに限定されない。
【００６２】
図６は、実施の他の形態であるドライエッチング装置１Ａに設けられる支持体２Ａおよび半導体装置３Ａを示す断面図である。ドライエッチング装置１Ａ、支持体２Ａおよび半導体装置３Ａは、図１〜図３に示すドライエッチング装置１Ａ、支持体２および半導体装置３に類似しており、異なる点だけ説明し、同様の構成については同一の符号を付して説明を省略する。ドライエッチング装置１Ａは、ドライエッチング装置１において、さらに異方性導電膜２４を含み、支持体２および半導体装置３の構成が異なる。ドライエッチング装置１Ａのそれ以外の構成は、ドライエッチング装置１と同様の構成を有する。
【００６３】
異方性導電膜２４は、厚み方向に対して導電性を有し、それ以外の方向に対して絶縁性を有する導電膜である。したがって異方性導電膜２４は、厚み方向に導通し、それ以外の方向に対して絶縁することができる。異方性導電膜２４は、半導体基板３Ａと支持体２Ａとの間に介在するように配設される。このとき異方性導電膜２４は、厚み方向に垂直な表面部が半導体基板３Ａおよび支持体２Ａの厚み方向一表面部に臨むように配設される。
【００６４】
半導体装置３Ａは、半導体基板１６と貫通電極１５を含んで構成される。半導体基板１６に複数の貫通電極挿入孔１８が形成され、貫通電極挿入孔部１９の壁面部には、絶縁膜２１が形成される。この貫通電極挿入孔１８には、導電部材が充填され、貫通電極１５が形成される。
【００６５】
支持体２Ａには、支持体基板２５および貫通絶縁体２６が含まれる。支持体２Ａは、ＲＦ電極５ｂに載置される。また支持体２Ａは、支持体基板２５に複数の支持体貫通孔２７を形成し、この支持体貫通孔２７に貫通絶縁体２６を充填することによって形成される。支持体貫通孔２７は、略円柱形状であって、支持体２Ａを厚み方向に貫通するように形成され、半導体装置３Ａが支持体２Ａに載置されるときに貫通電極１５に対向するように形成される。支持体基板２５は、導電材料によって形成される。貫通絶縁体２６は、絶縁材料によって形成される。
【００６６】
さらに詳細に説明すると、支持体貫通孔２７は、支持体貫通孔２７の中心軸と貫通電極１５の中心軸とが同軸上に形成され、支持体貫通孔２７の中心軸に垂直な断面が貫通電極１５の中心軸に垂直な断面より大きく形成される。これによって貫通電極１５と貫通絶縁体２６との間に異方性導電膜２４を介在させて対向させることができる。
【００６７】
このような異方性導電膜２４を含む支持体２Ａは、厚み方向に通電し、それ以外の方向に対して絶縁することができる。これによって貫通電極１５を絶縁することができる。また半導体基板１６は、支持体基板２５と導通させることができ、ＲＦ電極５ｂと同電位を与えることができる。したがって貫通電極１５がＲＦ電極５ｂと導通することを抑制できる。また支持体貫通孔２７の中心軸に垂直な断面が貫通電極１５の中心軸に垂直な断面より大きく形成されので、半導体装置３Ａがずれて、貫通電極１５と支持体基板２５とが導通することを抑制できる。
【００６８】
このようなドライエッチング装置１Ａを用いて半導体装置３Ａをドライエッチングすると、ドライエッチング装置１のときと同様に、半導体装置３にイオンが照射されることによって半導体基板１６および貫通電極１５がチャージアップされる。このとき半導体基板１６は、ＲＦ電極５ｂと通電しているので、チャージアップされもＲＦ電極５ｂと同電位の電位が与えられる。貫通電極１５は、半導体基板１６およびＲＦ電極５ｂと絶縁されているので、チャージアップされると、電位が高くなる。したがって半導体基板１６は、ＲＦ電極と同電位に維持され、貫通電極１５は、チャージアップによって電位が高くなるので、貫通電極１５を半導体基板１６より電位を高くすることができる。これによって貫通電極１５とプラズマ２０との電位差を半導体基板１６とプラズマ２０との電位差より小さくすることができるので、貫通電極１５およびその近傍では、照射されるイオンのエネルギーを小さくすることができ、貫通電極１５がスパッタされることを抑制できる。具体的には、貫通電極１５を半導体基板１６より５０Ｖ高くすることで、従来の貫通電極１５と半導体基板がほぼ同電位の場合より１価のイオンのエネルギーを５０ｅＶ小さくすることができ、貫通電極１５がたとえば銅によって充填されたものである場合、スパッタ率を２５％抑制できる。
【００６９】
さらに本実施の形態では、半導体基板１６には、図示しない回路が形成される。貫通電極１５と前記回路が接続されているけれども、半導体基板１６がｐ型半導体によって形成される。したがってＲＦ電極と同電位となる半導体基板１６がｐ型半導体であるので、チャージアップした電位はＰＮ接合の逆向きとなる。したがって半導体基板１６間の電圧は、ＰＮ接合のブレークダウン電圧（通常＋数１０Ｖ）まで、その電圧が維持される。これによって本発明の効果が得られる。したがって半導体基板１６および貫通電極１５がチャージアップされると、貫通電極１５の電位を半導体基板１６の電位より５０ｖ程度まで高く設定することができる。これによって貫通電極１５とプラズマ２０との電位差を半導体基板１６とプラズマ２０との電位差より小さくすることができるので、貫通電極１５およびその近傍では、照射されるイオンのエネルギーを小さくすることができ、貫通電極１５がスパッタされることを抑制できる。具体的には、貫通電極１５がスパッタされる量を２５％抑制できる。したがって貫通電極１５がスパッタされて半導体基板１６の表面部に再付着することを抑制することができ、スパッタされた貫通電極１５が半導体基板１６の表面部に再付着することによる半導体基板１６の特性劣化を抑制できる。
【００７０】
本発明の実施の一形態である半導体製造方法によれば、未貫通孔形成工程ｓ１、導電部材充填工程ｓ２および導電部材露出工程ｓ３によって導電部材１５ａが露出するような半導体基板１６を生成することができる。またドライエッチング工程ｓ４によって、半導体基板１６の半導体基板側表面部２３をドライエッチングすることによって半導体基板１６を厚み方向に後退させることができる。またこのドライエッチング工程ｓ４において、プラズマ２０とＲＦ電極５ｂとの間の電位差より、プラズマ２０と貫通電極１５との間の電位差を小さくすることができる。したがってプラズマ２０とＲＦ電極５ｂとの間の電位差を変えることなく、貫通電極１５に照射するイオンのエネルギーを小さくすることができる。つまりプラズマ２０の密度が維持される状態で、前記イオンによって貫通電極１５がスパッタされることを抑制できる。換言すると、半導体基板１６および貫通電極１５のエッチング速度（エッチングレート）を極端に小さくすることなく、貫通電極１５がスパッタされることを抑制できる。貫通電極１５がスパッタされることを抑制できるので、貫通電極１５がスパッタされて半導体基板１６の表面部に再付着することを抑制できる。したがってスパッタされた貫通電極１５が半導体基板１６の表面部に再付着することによる半導体基板１６の特性劣化を抑制できる。さらにプラズマ２０の密度を維持することができるので、エッチング面の均一性を損うことなく半導体基板１６をドライエッチングすることができる。
【００７１】
本発明の実施の一形態である半導体製造方法によれば、半導体基板１６の半導体基板側表面部２３をドライエッチングすることによって半導体基板１６を厚み方向に後退させるときに、プラズマ２０とＲＦ電極５ｂとの間の電位差よりプラズマ２０と貫通電極１５との間の電位差を小さくすることができる。これによってドライエッチングするとき、プラズマ２０とＲＦ電極５ｂとの間の電位差を変えることなく、貫通電極１５に照射するイオンのエネルギーを小さくすることができる。つまり一対の電極５間に生じるプラズマ２０の密度を維持される状態で、イオンによって貫通電極１５がスパッタされる量を抑制できる。換言すると、半導体基板１６および貫通電極１５のエッチング速度（エッチングレート）を維持するとともに、貫通電極１５がスパッタされることを抑制できる。さらに貫通電極１５がスパッタされることを抑制できるので、貫通電極１５がスパッタされて半導体基板１６の表面部に再付着することを抑制できる。したがってスパッタされた貫通電極１５が半導体基板１６の表面部に再付着することによる半導体基板の特性劣化を抑制できる。さらにプラズマ２０の密度を維持することができるので、エッチング面の均一性を損うことなく半導体基板１６をドライエッチングすることができる。
【００７２】
本発明の実施の他の形態であるドライエッチング装置１Ａによれば、半導体基板１６および貫通電極１５がイオンに照射されてチャージアップされると、半導体基板１６にＲＦ電極５ｂと略同電位の電位が与えられ、貫通電極１５が絶縁されている。したがって貫通電極の電位を半導体基板の電位より高くすることができる。すなわちプラズマ２０と貫通電極１５との間の電位差をプラズマ２０と半導体基板１６の電位差より小さくすることができる。これによって貫通電極１５およびその近傍では、照射されるイオンのエネルギーを小さくすることができ、貫通電極１５がスパッタされることを抑制できる。したがって貫通電極１５がスパッタされて半導体基板１６の表面部に再付着することを抑制することができ、スパッタされた貫通電極１５が半導体基板１６の表面部に再付着することによる半導体基板１６の特性劣化を抑制できる。
【００７３】
またたとえば、本実施の形態では、半導体基板１６には、図示しない回路が形成される。貫通電極１５と前記回路とが接続がされているけれども、半導体基板１６がｐ型半導体によって形成され、ＲＦ電極と同電位になっている部分がｐ型半導体であるので、チャージアップした半導体基板１６の電圧は、ＰＮ接合の逆向きとなる。このため半導体基板１６の電圧は、ＰＮ接合のブレークダウン電圧（通常＋数１０Ｖ）まで、その電圧が維持される。これによって本発明の効果が得られる。
【００７４】
本発明の実施の他の形態であるドライエッチング装置１によれば、半導体基板１６だけがスパッタされることを抑制できる。これによって貫通電極１５だけが著しく突出することを防ぐことができる。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施の一形態であるドライエッチング装置１を概略示す断面図である。
【図２】支持体２に支持される半導体装置３の一部を拡大して示す断面図である。
【図３】支持体２に支持される半導体装置３の全体の概略示す断面図である。
【図４】半導体装置３を製造する手順を示すフローチャートである。
【図５】半導体製造方法を用いて製造される半導体装置３を製造する手順を示す図である。
【図６】実施の他の形態であるドライエッチング装置１Ａに設けられる支持体２Ａおよび半導体装置３Ａを示す断面図である。
【図７】第１の従来の技術である半導体製造装置１００を概略示す断面図である。
【図８】半導体１０１の概略示す断面図である。
【図９】第２の従来の技術の半導体製造装置１００Ａを概略示す断面図である。
【符号の説明】
【００７６】
１，１Ａ  ドライエッチング装置
２，２Ａ  支持体
３，３Ａ  半導体装置
３ａ  形成すべき半導体装置
４  真空槽
４ａ  反応室
５  一対の電極
５ａ  接地電極
５ｂ  ＲＦ電極
６  高周波電源
１５  貫通電極
１６  半導体基板
１８ａ  未貫通孔
２４  異方性導電膜
２６  貫通絶縁体
【図１】
2005268436.tif 000003
【図２】
2005268436.tif 000004
【図３】
2005268436.tif 000005
【図４】
2005268436.tif 000006
【図５】
2005268436.tif 000007
【図６】
2005268436.tif 000008
【図７】
2005268436.tif 000009
【図８】
2005268436.tif 000010
【図９】
2005268436.tif 000011