(57)【要約】【課題】  半導体ウェハの背面を研削して薄型化（例えば１００μｍ以下）する際に、ウェハ端部にマイクロクラックなどが発生しても、歩留りの低下が防止される半導体ウェハの加工方法を提供する。【解決手段】  表面の中央主要部にチップ領域Ｃを備えた半導体ウェハ１０を用意し、チップ領域Ｃの外側で、かつ半導体ウェハ１０の外周に沿った周縁部Ｅの部分に、半導体ウェハ１０を貫通するリング状の切り込み部１１を形成し、その後に、半導体ウェハ１０の背面Ｂを研削することにより、半導体ウェハ１０の厚みを薄くする。【選択図】  図４
2005123263.tif 000002
【特許請求の範囲】
【請求項１】
表面の中央主要部にチップ領域を備えた半導体ウェハを用意する工程と、
前記チップ領域の外側で、かつ前記半導体ウェハの外周に沿った周縁部の部分に、前記半導体ウェハを貫通するリング状の切り込み部を形成する工程と、
前記半導体ウェハの背面を研削することにより、前記半導体ウェハの厚みを薄くする工程とを有することを特徴とする半導体ウェハの加工方法。
【請求項２】
前記切り込み部を形成する工程及び前記半導体ウェハの厚みを薄くする工程において、前記半導体ウェハの表面側が支持体に貼着された状態で行われ、
前記切り込み部は、前記半導体ウェハの前記背面側から前記表面側に貫通して形成されることを特徴とする請求項１に記載の半導体ウェハの加工方法。
【請求項３】
表面の中央主要部にチップ領域を備えた半導体ウェハを用意する工程と、
前記チップ領域の外側で、かつ前記半導体ウェハの外周に沿った周縁部の部分に、前記半導体ウェハの背面側から該半導体ウェハを貫通しない深さのリング状の切り込み部を形成する工程と、
前記半導体ウェハの背面を研削することにより、前記半導体ウェハの厚みを薄くする工程とを有し、
前記半導体ウェハを研削した後に、前記半導体ウェハに前記切り込み部の深さが浅くなった溝が残るようにしたことを特徴とする半導体ウェハの加工方法。
【請求項４】
前記切り込み部を形成する工程において、前記切り込み部を、前記半導体ウェハを研削する厚み分より深く形成することを特徴とする請求項３に記載の半導体ウェハの加工方法。
【請求項５】
表面の中央主要部にチップ領域を備えた半導体ウェハを用意する工程と、
前記チップ領域の外側で、かつ前記半導体ウェハの外周に沿った周縁部の部分に、前記半導体ウェハの表面側から該半導体ウェハを貫通しない深さのリング状の切り込み部を形成する工程と、
前記半導体ウェハの背面を、前記切り込み部が露出するまで研削することにより、前記半導体ウェハの厚みを薄くする工程とを有することを特徴とする半導体ウェハの加工方法。
【請求項６】
前記切り込み部を形成する工程において、前記切り込み部を、前記半導体ウェハの研削後の厚みより深く形成することを特徴とする請求項５に記載の半導体ウェハの加工方法。
【請求項７】
前記切り込み部を形成する工程において、前記切り込み部を、前記チップ領域から所定寸法をもって離れた前記周縁部の部分に形成することを特徴とする請求項１乃至６のいずれか一項に記載の半導体ウェハの加工方法。
【請求項８】
前記半導体ウェハの厚みを薄くする工程の後に、前記半導体ウェハをダイシングすることにより個片化された複数の半導体チップを得る工程をさらに有することを特徴とする請求項１乃至７のいずれか一項に記載の半導体ウェハの加工方法。
【請求項９】
前記半導体ウェハの厚みを薄くする工程において、前記半導体ウェハを１００μｍ以下の厚みに薄くすることを特徴とする請求項１乃至８のいずれか一項に記載の半導体ウェハの加工方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体ウェハの加工方法に係り、さらに詳しくは、チップ領域に電子回路が設けられた半導体ウェハの背面を研削して薄型化する技術に適用できる半導体ウェハの加工方法に関する。
【背景技術】
【０００２】
チップ領域に電子回路が設けられた半導体ウェハは、その背面が研削された後にダイシングされて個片化された複数の半導体チップとなり、その半導体チップが配線基板上に実装される。さらなる高密度実装化の要求から半導体チップの薄型化が要求されている。
【０００３】
特許文献１には、半導体ウェハの背面を研削する際の応力を軽減するために、半導体ウェハのダイシングされる部分に予め表面側から溝を形成しておき、その後にその溝が露出するまで半導体ウェハの背面を研削することにより、厚みが５０μｍ以下の個片化された半導体チップを得ることが記載されている。
【特許文献１】特表２００１−５２３０４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、図１に示すように、半導体ウェハ１００の背面を研削して薄型化（例えば1００μｍ以下）する場合、半導体ウェハ１００の端部１００ａが先細り形状となっていることから、研削後の半導体ウェハ１００の端部１００ａは鋭いナイフ状の形状となる。このため、研削後の半導体ウェハ１００の端部１００ａにマイクロクラックやチッピング（微小なウェハ欠け）が発生することがある。
【０００５】
しかも、薄型化された半導体ウェハ１００を後工程でハンドリングする際などに、半導体ウェハ１００の端部１００ａに発生したマイクロクラックやチッピングが起点となって有効チップ領域にクラックが進行しやすい。このため、半導体ウェハ１００をダイシングして個片化された複数の半導体チップを得る際の歩留まりが低下する問題がある。
【０００６】
前述した特許文献１には、半導体ウェハの背面を研削して薄型化する際に、ウェハ端部にマイクロクラックやチッピングが発生し、これによって半導体ウェハの歩留まりが低下する問題に関しては何ら考慮されていない。
【０００７】
本発明は以上の課題を鑑みて創作されたものであり、半導体ウェハの背面を研削して薄型化（例えば１００μｍ以下）する際に、ウェハ端部にマイクロクラックなどが発生しても、歩留りの低下が防止される半導体ウェハの加工方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明は半導体ウェハの加工方法に係り、表面の中央主要部にチップ領域を備えた半導体ウェハを用意する工程と、前記チップ領域の外側で、かつ前記半導体ウェハの外周に沿った周縁部の部分に、前記半導体ウェハを貫通するリング状の切り込み部を形成する工程と、前記半導体ウェハの背面側を研削することにより、前記半導体ウェハの厚みを薄くする工程とを有することを特徴とする。
【０００９】
本発明の一つの好適な態様では、前記切り込み部を形成する工程において、半導体ウェハの表面側を支持体に貼着した状態で、切り込み部を半導体ウェハの背面側から表面側に貫通して形成し、半導体ウェハの周縁部のリング状の部分を切断部として半導体ウェハから分離する。続いて、半導体ウェハの表面側を支持体に貼着した状態で、半導体ウェハの背面側を研削して薄型化（例えば１００〜１０μｍ）する。
【００１０】
このとき、リング状の切断部も研削され、その外側端部は前述したように鋭いナイフ状に加工されるのでマイクロクラックやチッピングが発生する。しかしながら、切断部は半導体ウェハから分離されているので、後工程で半導体ウェハをハンドリングする際などに、半導体ウェハのチップ領域にクラックが進行するおそれはない。しかも、研削後の半導体ウェハには新たな端部が形成され、その端部は鋭いナイフ状の形状ではなく垂直面が維持された状態となっているので、半導体ウェハの新たな端部にマイクロクラックやチッピングが発生することもない。
【００１１】
また、上記課題を解決するため、本発明は半導体ウェハの加工方法に係り、表面の中央主要部にチップ領域を備えた半導体ウェハを用意する工程と、前記チップ領域の外側で、かつ前記半導体ウェハの外周に沿った周縁部の部分に、前記半導体ウェハの背面側から該半導体ウェハを貫通しない深さのリング状の切り込み部を形成する工程と、前記半導体ウェハの背面側を研削することにより、前記半導体ウェハの厚みを薄くする工程とを有し、前記半導体ウェハを研削した後に、前記半導体ウェハに前記切り込み部の深さが浅くなった溝が残るようにしたことを特徴とする。
【００１２】
本発明では、前記切り込み部を形成する工程において、切り込み部を、半導体ウェハの背面側から、半導体ウェハを研削する厚み分よりも深く形成しておき、前記半導体ウェハの厚みを薄くする工程において、切り込み部の深さが浅くなった溝を残すようにする。
【００１３】
これにより、半導体ウェハを研削した後には、半導体ウェハのチップ領域と端部との間に溝が設けられるので、半導体ウェハの端部に発生したマイクロクラックやチッピングが起点となってチップ領域にクラックが進行することが防止される。
【００１４】
また、上記した課題を解決するため、本発明は半導体ウェハの加工方法に係り、表面の中央主要部にチップ領域を備えた半導体ウェハを用意する工程と、前記チップ領域の外側で、かつ前記半導体ウェハの外周に沿った周縁部の部分に、前記半導体ウェハの表面側から該半導体ウェハを貫通しない深さのリング状の切り込み部を形成する工程と、前記半導体ウェハの背面を、前記切り込み部が露出するまで研削することにより、前記半導体ウェハの厚みを薄くする工程とを有することを特徴とする。
【００１５】
本発明では、切り込み部を半導体ウェハの表面側から半導体ウェハの研削後の厚みより深く形成しておき、切り込み部が露出するまで半導体ウェハの背面を研削することにより、切り込み部から外側の周縁部の部分をリング状の切断部として前記半導体ウェハから分離する。
【００１６】
このようにしても、半導体ウェハを研削した後には、マイクロクラックやチッピングが発生した端部はリング状の切断部として半導体ウェハが分離されるので、半導体ウェハのチップ領域にクラックが進行することが防止される。また、半導体ウェハの表面側から切り込み部を形成する場合、切り込み部の深さは研削後の半導体ウェハの厚み（例えば１０〜１００μｍ）より多少深くなるように設定すればよい。
【００１７】
従って、半導体ウェハの背面側から切り込み部を形成する場合より半導体ウェハの切削量を低減できるので、ダイサーのブレードで切り込み部を形成する場合、ブレードの寿命が長くなり、生産効率を向上させることができる。
【発明の効果】
【００１８】
以上説明したように、本発明では、半導体ウェハの背面を研削して薄型化する際に、半導体ウェハの端部にマイクロクラックやチッピングが発生しても、チップ領域にクラックが進行しないようにしたので、半導体ウェハの歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１９】
本発明の実施の形態について、図を参照しながら説明する。
【００２０】
（第１の実施の形態）
図２〜図５は本発明の第１実施形態の半導体ウェハの加工方法を示す図である。
【００２１】
本発明の第１実施形態の半導体ウェハの加工方法は、図２（ａ）に示すように、まず、厚みが６００〜８００μｍのシリコンウェハなどの半導体ウェハ１０を用意する。この半導体ウェハ１０では、中央主要部に複数の有効チップ領域Ｃが分割されて設けられている。この有効チップ領域Ｃには、トランジスタなどの素子（不図示）やそれに接続される多層配線（不図示）などがそれぞれ形成されている。また、有効チップ領域Ｃの外側の周縁部Ｅは非有効チップ領域となっている。そして、後工程で半導体ウェハ１０が有効チップ領域Ｃごとに分離されるようにダイシングされて個片化された半導体チップが得られる。
【００２２】
その後に、図２（ｂ）に示すように、支持体１２を用意し、上記した半導体ウェハ１０の有効チップ領域Ｃが露出する素子形成面Ａ（表面）を支持体１２に貼り付けて、半導体ウェハ１０の背面Ｂが上向きになった状態とする。支持体１２としては、ＢＧ（Back Grinding）テープなどの剛性を有するものが使用される。
【００２３】
次いで、図３に示すように、支持体１２に貼着された半導体ウェハ１０をダイサーのチャックテーブル（不図示）上に固定する。続いて、ダイサーのブレード２０を半導体ウェハ１０の背面Ｂ側の周縁部Ｅの所定部に下げて接触させた状態で回転させると共に、半導体ウェハ１０が固定されたチャックテーブル（不図示）を回転させる。これにより、図４（ａ）に示すように、半導体ウェハ１０の外周に沿った周縁部Ｅの部分にリング状の切り込み部１１が形成される。リング状の切り込み部１１は特別な装置を導入することなく一般的なダイサーで形成できるので、製造コストの上昇を招くおそれはない。
【００２４】
このとき、図４（ａ）の右上の詳細図に示すように、切り込み部１１は、半導体ウェハ１０の端部１０ａから寸法Ｗ１（例えば１〜５ｍｍ）をもって離れた周縁部Ｅの位置にリング状に形成される。また、切り込み部１１は、有効チップ領域Ｃ内に形成されないように、各有効チップ領域Ｃから寸法Ｗ２（例えば１〜５ｍｍ）をもって離れた周縁部Ｅの位置に形成される。さらに、切り込み部１１の幅Ｗ３は例えば５０〜４００μｍで形成される。
【００２５】
さらに、第１実施形態では、図４（ｂ）に示すように、切り込み部１１は、半導体ウェハ１０の背面Ｂから素子形成面Ａまで貫通して形成される共に、支持体１２の一部を切り込んで形成される。支持体１２に形成される切り込みの深さＤは例えば２０〜３０μｍである。
【００２６】
このようにして、半導体ウェハ１０の周縁部Ｅにリング状の切り込み部１１を形成することにより、半導体ウェハ１０の周縁部Ｅの外側端部はリング状の切断部１４として半導体ウェハ１０から分離される。そして、半導体ウェハ１０には切り込み部１１の一部である新たな端部１０ｂが形成される。半導体ウェハ１０の新たな端部１０ｂは先細り形状ではなく垂直面となって形成される。
【００２７】
次いで、支持体１２に貼着された半導体ウェハ１０をダイサーから取り出した後、図５（ａ）に示すように、グラインダー（不図示）で半導体ウェハ１０の背面Ｂを研削することにより、半導体ウェハ１０の厚みを２００μｍ以下（好適には１００〜１０μｍ）に薄型化する。
【００２８】
このとき、リング状の切断部１４も研削され、その端部１０ａは前述したように鋭いナイフ状に加工されるのでマイクロクラックやチッピングが発生する。しかしながら、切断部１４は半導体ウェハ１０から分離されているので、後工程で半導体ウェハ１０をハンドリングする際などに、半導体ウェハ１０の有効チップ領域Ｃにクラックが進行するおそれはない。しかも、研削後の半導体ウェハ１０の新たな端部１０ｂは垂直面が維持された状態となっているので、半導体ウェハ１０の新たな端部１０ｂにマイクロクラックやチッピングが発生することもない。
【００２９】
続いて、図５（ｂ）に示すように、支持体１２から半導体ウェハ１０を引き剥がして取り出す。このとき、半導体ウェハ１０から分離されたリング状の切断部１４は支持体１２上に残される。その後に、図５（ｃ）に示すように、半導体ウェハ１０の素子形成面Ａを上側にした状態で半導体ウェハ１０をダイシングすることにより、個片化された複数の半導体チップ１０ｘを得る。
【００３０】
以上説明したように、本実施形態の半導体ウェハの加工方法では、支持体１２に貼着された半導体ウェハ１０の周縁部Ｅに半導体ウェハ１０を貫通するリング状の切り込み部１１を形成した後に、半導体ウェハ１０の背面Ｂをグラインダーにより研削するようにしている。
【００３１】
このため、半導体ウェハ１０から分離されたリング状の切断部１４の端部１０ａにマイクロクラックやチッピングが発生しても、半導体ウェハ１０と切断部１４とは分離されているので半導体ウェハ１０にクラックが進行するおそれがなくなる。しかも、切り込み部１１が形成された後の半導体ウェハ１０の新たな端部１０ｂは垂直面となっているので、研削されてもマイクロクラックやチッピングの発生が防止される。
【００３２】
従って、半導体ウェハ１０の有効チップ領域Ｃにクラックが進行するおそれがなくなるので、半導体ウェハ１０をダイシングして半導体チップ１０ｘを得る際の歩留まりの低下が防止される。
【００３３】
なお、前述した形態では、半導体ウェハ１０の背面Ｂ側から半導体ウェハ１０を貫通する切り込み部１１を周縁部Ｅに形成しているが、半導体ウェハ１０の素子形成面Ａ側からそれを貫通する切り込み部１１を同様に形成し、次いで半導体ウェハ１０の素子形成面Ａを支持体１２に貼り付け、その後に半導体ウェハ１０の背面Ｂを研削するようにしてもよい。
【００３４】
（第２の実施の形態）
図６及び図７は本発明の第２実施形態の半導体ウェハの加工方法を示す図である。
【００３５】
第２実施形態は、半導体ウェハの周縁部に背面側から切り込み部を形成する際に、切り込み部が半導体ウェハを貫通しないようにする形態である。第１実施形態と同一要素及び同一工程についてはその詳しい説明を省略する。
【００３６】
第２実施形態の半導体ウェハの加工方法は、まず、第１実施形態の図２（ａ）及び（ｂ）で示されたように、半導体ウェハ１０を用意し、半導体ウェハ１０の素子形成面Ａ（表面）側を支持体１２に貼り付ける。その後、図６（ａ）に示すように、第１実施形態と同様な方法により、半導体ウェハ１０の周縁部Ｅにその背面Ｂ側から切り込み部１１を形成する。第２実施形態では、図６（ｂ）に示すように、切り込み部１１は、半導体ウェハ１０を貫通しない深さに調整され、切り込み部１１の下側の半導体ウェハ１０の素子形成面Ａ側に厚みＴ（例えば２０〜１００μｍ）の半導体ウェハ１０の部分が残される。そして、後工程で半導体ウェハ１０の背面Ｂを研削する際に、切り込み部１１の一部が残るようにする。従って、切り込み部１１の深さＤは半導体ウェハ１０を研削する厚み分より深く設定される。
【００３７】
例えば、８００μｍの厚みの半導体ウェハ１０の背面Ｂを研削して厚みを１００μｍに薄型化する場合（研削する厚み７００μｍ）、切り込み部１１の深さＤが７５０μｍ程度に設定され、その下に５０μｍ程度の厚みＴをもつ半導体ウェハ１０の部分が残される。
【００３８】
なお、切り込み部１１と半導体ウェハ１０の端部１０ａとの間の寸法Ｗ１、切り込み部１１と有効チップ領域Ｃとの間の寸法Ｗ２及び切込み部１１の幅Ｗ３は第１実施形態と同様に設定される。
【００３９】
次いで、図７（ａ）に示すように、第１実施形態と同様に、グラインダー（不図示）で半導体ウェハ１０の背面Ｂを研削することにより、半導体ウェハ１０の厚みを２００μｍ以下（好適には１００〜１０μｍ）に薄型化する。このとき、前述したように、切り込み部１１の深さＤは半導体ウェハ１０を研削する厚み分より深く設定されているので、半導体ウェハ１０の周縁部Ｅには切り込み部１１の深さが浅くなったリング状の溝１１ａが残される。
【００４０】
またこのとき、半導体ウェハ１０の端部１０ａが鋭いナイフ状になって端部１０ａにマイクロクラックやチッピングが発生するが、半導体ウェハ１０の有効チップ領域Ｃと端部１０ａとの間には溝１１ａが設けられているので、後工程でのハンドリング時などに半導体ウェハ１０の有効チップ領域Ｃにクラックが進行することが防止される。
【００４１】
また、第２実施形態では、半導体ウェハ１０の背面Ｂを研削した後でも、周縁部Ｅが半導体ウェハ１０に繋がって残っているので、後工程でハンドリングする際に都合がよい。
【００４２】
次いで、支持体１２から半導体ウェハ１０を引き剥がして取り出す。その後に、図７（ｂ）に示すように、半導体ウェハ１０の素子形成面Ａを上側にした状態で半導体ウェハ１０をダイシングすることにより、個片化された複数の半導体チップ１０ｘを得る。
【００４３】
第２実施形態の半導体ウェハの加工方法は、第１実施形態と同様な効果を奏する。これに加えて、半導体ウェハ１０の周縁部Ｅに切り込み部１１を形成する際に、半導体ウェハ１０を貫通しないようにしたので、ダイサーでの半導体ウェハ２０の切削量を低減することができる。このため、第１実施形態よりも、ダイサーのブレード２０の磨耗量が少なくなってその寿命が長くなり、生産効率を向上させることができる。
【００４４】
（第３の実施の形態）
図８及び図９は本発明の第３実施形態の半導体ウェハの加工方法を示す図である。
【００４５】
第３実施形態は、半導体ウェハの周縁部にその素子形成面側から半導体ウェハを貫通しない切り込み部を形成し、その後に半導体ウェハの背面を研削して薄型化する形態である。第１実施形態と同一要素及び同一工程についてはその詳しい説明を省略する。
【００４６】
第３実施形態の半導体ウェハの加工方法は、まず、第１実施形態の図２（ａ）と同様な半導体ウェハ１０を用意する。その後、図８（ａ）及び（ｂ）に示すように、半導体ウェハ１０の周縁部Ｅにその素子形成面Ａ（表面）側から切り込み部１１を形成する。切り込み部１１は、半導体ウェハ１０を貫通せずに素子形成面Ａから深さＤ（例えば５０〜２５０μｍ）をもって形成される。なお、切り込み部１１と半導体ウェハ１０の端部１０ａとの間の寸法Ｗ１、切り込み部１１と有効チップ領域Ｃとの間の寸法Ｗ２及び切込み部１１の幅Ｗ３は第１実施形態と同様に設定される。
【００４７】
第３実施形態では、半導体ウェハ１０の背面Ｂ側ではなく素子形成面Ａ側から切り込み部１１を形成した後に、半導体ウェハ１０の背面Ｂを研削して薄型化する。このとき、半導体ウェハ１０の周縁部Ｅのリング状の一部が半導体ウェハ１０から分離されるようにする。従って、切り込み部１１の深さＤは、研削後の半導体ウェハ１０の厚みよりも深く設定される。例えば、８００μｍの厚みの半導体ウェハ１０の背面Ｂを研削して厚みを１００μｍに薄型化する場合、切り込み部１１の深さＤは１５０μｍ程度に設定される。
【００４８】
次いで、図９（ａ）に示すように、半導体ウェハ１０の素子形成面Ａを支持体１２に貼り付ける。続いて、図９（ｂ）に示すように、第１実施形態と同様に、グラインダー（不図示）で半導体ウェハ１０の背面Ｂを研削することにより、半導体ウェハ１０の厚みを２００μｍ以下（好適には１００〜１０μｍ）に薄型化する。
【００４９】
このとき、前述したように、半導体ウェハ１０の周縁部Ｅにその素子形成面Ａ側から形成された切り込み部１１の深さＤは、研削後の半導体ウェハ１０の厚みよりも深く設定されているので、第１実施形態と同様に、半導体ウェハ１０の周縁部Ｅの一部はリング状の切断部１４として半導体ウェハ１０から分離される。そして、半導体ウェハ１０には切り込み部１１の一部である垂直面をもつ新たな端部１０ｂが形成される。
【００５０】
従って、第１実施形態と同様に、リング状の切断部１４の端部１０ａは鋭いナイフ状に加工されてマイクロクラックやチッピングが発生するが、切断部１４は半導体ウェハ１０から分離されているので、後工程で半導体ウェハ１０をハンドリングする際などに、半導体ウェハ１０の有効チップ領域Ｃにクラックが進行するおそれはない。しかも、研削後の半導体ウェハ１０の新たな端部１０ｂは垂直面が維持されるので、半導体ウェハ１０の新たな端部１０ｂにマイクロクラックやチッピングが発生することもない。
【００５１】
その後に、図９（ｃ）に示すように、第１実施形態と同様に、半導体ウェハ１０を支持体１２から引き剥がした後に、半導体ウェハ１０の素子形成面Ａを上側にした状態で半導体ウェハ１０をダイシングすることにより、個片化された複数の半導体チップ１０ｘを得る。
【００５２】
第３実施形態は第１実施形態と同様な効果を奏する。さらに、第３実施形態では、半導体ウェハ１０をその素子実装面Ａ側から切り込み部１１を形成するようにしたので、切り込み部１１の深さＤは研削後の半導体ウェハ１０の厚み（例えば１０〜１００μｍ）よりも多少深く設定すればよい。従って、第３実施形態では、第１及び第２実施形態より、切り込み部１１の深さＤを格段に浅くすることができるので、ダイサーのブレード２０の磨耗量がさらに少なくなってその寿命が長くなり、生産効率を向上させることができる。
【図面の簡単な説明】
【００５３】
【図１】図１は従来技術に係る半導体ウェハを研削して薄型化する際の不具合な点を示す断面図である。
【図２】図２（ａ）〜（ｂ）は本発明の第１実施形態の半導体ウェハの加工方法を示す図（その１）である。
【図３】図３は本発明の第１実施形態の半導体ウェハの加工方法を示す図（その２）である。
【図４】図４（ａ）〜（ｂ）は本発明の第１実施形態の半導体ウェハの加工方法を示す図（その３）である。
【図５】図５（ａ）〜（ｃ）は本発明の第１実施形態の半導体ウェハの加工方法を示す図（その４）である。
【図６】図６（ａ）〜（ｂ）は本発明の第２実施形態の半導体ウェハの加工方法を示す図（その１）である。
【図７】図７（ａ）〜（ｂ）は本発明の第２実施形態の半導体ウェハの加工方法を示す図（その２）である。
【図８】図８（ａ）〜（ｂ）は本発明の第３実施形態の半導体ウェハの加工方法を示す図（その１）である。
【図９】図９（ａ）〜（ｃ）は本発明の第３実施形態の半導体ウェハの加工方法を示す図（その２）である。
【符号の説明】
【００５４】
１０…半導体ウェハ、１０ａ…端部、１０ｂ…新たな端部、１０ｘ…半導体チップ、１１…切り込み部、１２…支持体、１４…リング状の切断部、Ａ…素子形成面（表面）、Ｂ…背面、Ｃ…有効チップ領域、Ｅ…周縁部。
【図１】
2005123263.tif 000003
【図２】
2005123263.tif 000004
【図３】
2005123263.tif 000005
【図４】
2005123263.tif 000006
【図５】
2005123263.tif 000007
【図６】
2005123263.tif 000008
【図７】
2005123263.tif 000009
【図８】
2005123263.tif 000010
【図９】
2005123263.tif 000011