(57)【要約】  【課題】バッチ式縦型ＣＶＤ装置において、生産効率の低下、及び、コストアップを引き起こすことなく、良好な特性を有する容量素子を形成する容量絶縁膜の成膜方法を提供することを課題とする。  【解決手段】本発明の容量絶縁膜の成膜方法は、金属シリサイド膜を下部電極とする容量素子の容量絶縁膜形成に際して、ボートの搬送速度を、半導体基板を反応炉内へ搬入、搬出した際の金属シリサイド膜表面上の酸化膜厚を分光エリプソメトリ法で測定した値から、反応炉内への搬入、搬出を行う前の金属シリサイド表面上の酸化膜厚を分光エリプソメトリ法で測定した値を差し引いた増加量が１．０ｎｍ以下となる値にすることを特徴とする。【選択図】図２
2005268576.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、金属シリサイド膜を下部電極とする容量素子の容量絶縁膜を、バッチ式縦型ＣＶＤ装置を用いて成膜する方法であって、
前記金属シリサイド膜が表面に形成された複数の半導体基板上に前記容量絶縁膜を所定温度で成膜するために、該複数の半導体基板をボートに載置し、該ボートを所定の速度で上昇させて、大気中から、非酸化性ガスに満たされて前記所定温度に加熱された縦型ＣＶＤ装置の反応炉内に搬入するにあたって、
前記ボートの上昇速度を、前記反応炉内への搬入を行い、その後、同一の速度で前記ボートを降下させて前記複数の半導体基板を大気中に搬出した際の、前記金属シリサイド膜表面の、ＳｉＯ２の組成を仮定して分光エリプソメトリ法で測定した酸化膜厚の、前記反応炉内への挿入、搬出を行う前からの増加量が１．０ｎｍ以下となる値にすることを特徴とする容量絶縁膜の成膜方法。
【請求項２】
前記上昇速度が１００ｍｍ／ｍｉｎ以上であることを特徴とする請求項１記載の成膜方法。
【請求項３】
前記金属シリサイド膜がタングステンシリサイド膜であることを特徴とする請求項１または２記載の成膜方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に、金属シリサイド膜を下部電極とする容量素子の容量絶縁膜を、バッチ式縦型ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）装置を用いて成膜する成膜方法に関するものである。
【背景技術】
【０００２】
従来より、同一半導体基板上に、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタと、容量素子や抵抗素子とを混載する半導体装置は、その製造工程において、ＭＯＳトランジスタの形成工程前後に容量素子や抵抗素子の形成工程を付加することで実現されている。
【０００３】
この時、例えば容量素子は、単位面積あたりの容量値が大きく、信頼性が高いものを形成することが、半導体装置の小型化及び高信頼性化においては重要である。
【０００４】
以下、半導体装置に搭載される容量素子の形成工程について一例を挙げて説明する。
【０００５】
図５（ａ）〜（ｅ）は、ＷＳｉ（タングステンシリサイド）からなるシリサイド構造のゲート電極を持つＭＯＳトランジスタと容量素子とを混載する半導体装置の各製造工程を表す断面図である。
【０００６】
まず、ＭＯＳトランジスタを形成するために、半導体基板１１０の表面に素子分離膜１１２を形成し、素子分離膜１１２によって分離された半導体基板１１０のアクティブ領域の表面にゲート酸化膜１１４を形成する（図５（ａ））。続いて、表面全面にポリシリコン膜１１６およびＷＳｉ膜１１８をこの順に成膜した後（図５（ｂ））、ポリシリコン膜１１６およびＷＳｉ膜１１８を所定形状にパターニングして、ゲート酸化膜１１４上にＭＯＳトランジスタのゲート電極を形成するのと同時に、素子分離膜１１２上に容量素子の下部電極を形成する（図５（ｃ））。
【０００７】
続いて、表面全面に、容量素子形成に用いる容量絶縁膜１２０を成膜し、その上全面に、容量素子の上部電極となるポリシリコン膜１２２を成膜する（図５（ｄ））。そして、容量絶縁膜１２０およびポリシリコン膜１２２を所定形状にパターニングして、下部電極の上に、容量絶縁膜１２０および上部電極を形成する（図５（ｅ））。このようにして、アクティブ領域内にＭＯＳトランジスタを形成しつつ、素子分離膜１１２上に、下部電極、容量絶縁膜１２０、および上部電極からなる容量素子を形成する。
【０００８】
上述する半導体装置の製造工程において、容量絶縁膜１２０は、例えばバッチ式縦型ＣＶＤ装置（ＨＴＯ成膜装置）を用いて成膜される。バッチ式縦型ＣＶＤ装置は、その下部に、半導体ウェーハの搬入搬出口を持つ縦置き型の反応炉を備えるもので、ボートと呼ばれる石英治具に半導体ウェーハを移載し、エレベータ機構を用いてボートを上下に移動させることにより、成膜時には、ボートを反応炉内に搬入し、成膜後には、ボートを反応炉外に搬出する構成のものである。
【０００９】
しかし、従来の成膜技術で成膜された容量絶縁膜１２０の膜質が非常に悪化することが分かった。膜質の良否は、例えば図６のグラフに示すように、シリサイド上に成膜された容量絶縁膜１２０の絶縁耐圧特性によって評価することができる。このグラフから、従来の成膜方法では、印加電圧が１Ｖに満たない初期絶縁不良の領域が、製造した容量素子のおよそ１０％が認められることが分かる。このことは、この容量素子を使用した製品を製造した場合に、重大な歩留まりの低下をもたらすことを示している。
【００１０】
シリサイド上に高温ＣＶＤ酸化膜を形成する際の様々な問題を解決するための技術としては、特許文献１〜３などが提案されている。
【００１１】
特許文献１は、ＷＳｉ膜上への高温ＣＶＤ酸化膜成長に関するもので、ＷＳｉ膜の表面には高温ＣＶＤ酸化膜が均一に成長しないという問題を解決するために 、酸化膜成長の前に、成長時よりも高い圧力において、異常酸化温度以上の温度で加熱処理を行うことが開示されている。
【００１２】
特許文献２は、シリサイド層の形成された半導体ウェハ上への高温ＣＶＤ−ＳｉＯ２膜形成に関するもので、シリサイド表面の化学的安定性が不均一であるため、高温ＣＶＤ−ＳｉＯ２の成長速度が不均一になり、堆積される絶縁膜である高温ＣＶＤ−ＳｉＯ２の表面に凸凹が発生することを解決するために、ＣＶＤ成膜処理に先立って、半導体ウエハに対して、遅い酸化速度での酸化処理を施すことが開示されている。
【００１３】
特許文献３は、シリサイド電極上への高温ＣＶＤによる絶縁容量膜形成に関するもので、ＣＶＤ法での加熱のためにシリサイド層から周囲にシリコン成分が流出し、シリサイド層のシリコン濃度が低下することにより、シリサイド層に多大なダメージが蓄積され、これが原因で絶縁容量膜との境界にボイドや剥離が多発することを解決するために、シリサイド電極上にスパッタリング法によりシリコン層を形成することが開示されている。
【００１４】
ＣＶＤ装置の反応炉内の温度は、通常、容量絶縁膜１２０の成膜時の温度と同じ７００〜８００℃に常時保持されている。ボートを反応炉内に搬入する場合には、通常、所定量のＮ2等の不活性ガスを反応炉内にパージしながら搬入するが、この際、反応炉内の温度が７００〜８００℃に保持されているため、シリサイド表面が大気雰囲気中のＯ2と反応し、図５（ｄ）に示すように、Ｏ2との反応生成物（ＳｉＯn）１２４がシリサイド表面に付着することが知られている。
【００１５】
このようなＳｉＯｎ膜付着については、特許文献４，５などが提案されている。特許文献４は、ポリサイド電極の側壁保護形成のための熱ＣＶＤによる保護膜堆積に関するもので、ベルジャへの搬入時の空気巻き込みにより、酸化されやすいシリサイド層表面に厚い自然酸化膜が形成されることを解決するために、搬入時には熱ＣＶＤ装置内の温度を６００℃以下に制御することが開示されている。
【００１６】
特許文献５は、酸化膜／窒化膜／酸化膜構造を有する容量形成のための、下部電極（ポリシリコン）上の窒化膜のＣＶＤ堆積に関するもので、窒化膜と下部電極との間に酸化膜を形成するために、ロードロックチャンバに酸素を供給することが開示されている。
【特許文献１】特開平６−０６９１９１号公報
【特許文献２】特開平６−３０２５８７号公報
【特許文献３】特開２００１−２８４５３４号公報
【特許文献４】特開平９−１９９５８６号公報
【特許文献５】特開平１０−２９４４２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
特許文献１〜３のように、シリサイド上に高温ＣＶＤ酸化膜を形成する際にはさまざまな問題があることが知られている。実際、本発明者による実験によっても、上記の通り、シリサイド電極上に従来のＨＴＯ法で絶縁膜を形成することによって形成した容量素子では、初期不良の割合が高いことが確認されている。しかしながら、特許文献１、２及び３に開示されている手法は、いずれも、新たな工程（追加処理、酸化処理、及び、シリコン層形成）の追加を必要とし、生産効率の低下を招くことは明らかである。さらに、ボート搬入時のＳｉＯｎ膜形成の影響について言及しているものではない。
【００１８】
一方、特許文献４に開示されているように、絶縁膜をＣＶＤ法で堆積する場合に、シリサイド層表面に自然酸化膜が形成されることが指摘されている。しかし、特許文献４の手法では、ＣＶＤ装置内の温度を下げるために長時間を要し、生産効率の低下を招く。また、自然酸化膜防止のためには、特許文献５記載のロードロックチャンバを設けることも有効と考えられるが、装置が複雑化し、実現するためにはコストアップが必須となる。
【００１９】
また、特許文献４及び５は、容量素子の形成に関するものではなく、容量絶縁膜の形成において、自然酸化膜の形成を防止すれば良好な特性が得られることは示されていない。むしろ、自然酸化膜（もしくは、ＳｉＯｎ膜）形成を防止しても、それだけでは、特許文献１、２及び３で指摘された課題は解決されず、良好な特性は得られないと予想される。
【００２０】
本発明の目的は、前記従来技術に基づく問題点を解消し、バッチ式縦型ＣＶＤ装置において、生産効率の低下、及び、コストアップを引き起こすことなく、高い絶縁耐性及び高信頼性を有する容量素子の容量絶縁膜の成膜方法を提供することにある。
【課題を解決するための手段】
【００２１】
上記目的を達成するために、本発明は、半導体基板上に、金属シリサイド膜を下部電極とする容量素子の容量絶縁膜を、バッチ式縦型ＣＶＤ装置を用いて成膜する方法であって、前記金属シリサイド膜が表面に形成された複数の半導体基板上に前記容量絶縁膜を所定温度で成膜するために、該複数の半導体基板をボートに載置し、該ボートを所定の速度で上昇させて、大気中から、非酸化性ガスに満たされて前記所定温度に加熱された縦型ＣＶＤ装置の反応炉内に搬入するにあたって、前記ボートの上昇速度を、前記反応炉内への搬入を行い、その後、同一の速度で前記ボートを降下させて前記複数の半導体基板を大気中に搬出した際の、前記金属シリサイド膜表面の、ＳｉＯ２の組成を仮定して分光エリプソメトリ法で測定した酸化膜厚の、前記反応炉内への挿入、搬出を行う前からの増加量が１．０ｎｍ以下となる値にすることを特徴とする容量絶縁膜の成膜方法を提供するものである。
【００２２】
本発明においては、前記上昇速度が１００ｍｍ／ｍｉｎ以上であることが好ましい。
【００２３】
また、本発明においては、前記金属シリサイド膜がタングステンシリサイド膜であることが好ましい。
【００２４】
さらに、本発明においては、前記所定温度が７００℃以上であることが好ましい。
【発明の効果】
【００２５】
本発明によれば、バッチ式縦型ＣＶＤ装置のボートの上昇速度を、反応炉内へのボートの搬入前、搬出後における金属シリサイド表面の酸化膜厚の増加量が１．０ｎｍ以下となる値にすることにより、通常のＣＶＤ装置を用いて、生産効率の低下、及び、コストアップを引き起こすことなく、金属シリサイド上に高い絶縁膜性及び高信頼性を有する容量絶縁膜を成膜することができ、この容量絶縁膜を用いる容量素子の製造歩留まりを大幅に向上させることができる。
【発明を実施するための最良の形態】
【００２６】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の容量絶縁膜の成膜方法を詳細に説明する。
【００２７】
本発明は、容量素子を搭載する半導体装置を製造するに際し、バッチ式縦型ＣＶＤ装置を用いて、半導体基板上に、金属シリサイド膜を下部電極とする容量素子の容量絶縁膜を成膜する方法である。本実施形態では、金属シリサイド膜からなるゲート電極を有するＭＯＳトランジスタと、このＭＯＳトランジスタのゲート電極と同じ金属シリサイド膜からなる下部電極を有する、本発明に係る容量素子とが混在する半導体装置の製造工程を例に挙げて説明する。
【００２８】
図１（ａ）〜（ｆ）は、ＭＯＳトランジスタと容量素子とを混載する半導体装置の各製造工程を表す断面図である。同図に示すように、まず、ＭＯＳトランジスタを形成するためにシリコンウェーハ等の半導体基板１０の表面に素子分離膜１２を形成し、素子分離膜１２によって分離された半導体基板１０のアクティブ領域の表面にゲート酸化膜１４を形成する（図１（ａ））。
【００２９】
続いて、ＣＶＤ法により、ゲート電極となるポリシリコン１６を所定の膜厚、例えば１００ｎｍ〜３００ｎｍ成膜し、ＰＯＣｌ３拡散法によってポリシリコン１６中に不純物を導入する（図示せず）。そして、その上に、例えばＷＳｉ等の高融点金属とシリコンとの化合物をスパッタリング法によって所定の膜厚、例えば１００ｎｍ〜２００ｎｍ成膜した後、アニール法によって、金属シリサイド１８を形成する（図１（ｂ））。
【００３０】
続いて、フォトリソグラフィ技術により、ポリシリコン１６及び金属シリサイド１８をパターニング（図示せず）して、ゲート酸化膜上にＭＯＳトランジスタのゲート電極を形成するのと同時に、素子分離膜１２上に容量素子の下部電極を形成する（図１（ｃ））。
【００３１】
続いて、表面全体に、ＨＴＯ（Ｈｉｇｈ  Ｔｅｍｐｅｒｔｕｒｅ  Ｏｘｉｄｅ）法により、容量素子形成に用いる容量絶縁膜２０を所定の膜厚、例えば１０〜４０ｎｍ成膜する。なお、容量絶縁膜２０の成膜方法については、後に詳述する。そして、上部電極となるポリシリコン２２を、ＣＶＤ法により形成した後、ＰＯＣｌ３拡散法によりＰ（リン）をポリシリコン２２中に拡散する（図１（ｄ））。
【００３２】
続いて、フォトリソグラフィ技術により、容量絶縁膜２０及びポリシリコン２２をパターニング（図示せず）して、下部電極上に、容量絶縁膜２０及び上部電極を形成する（図１（ｅ））。
【００３３】
その後、表面全体に第１層間絶縁膜２４を形成し、第１層間絶縁膜２４の所定箇所にコンタクト孔２６を介して接続される配線を形成するのと同時に、容量素子の上部電極および下部電極のそれぞれにコンタクト孔２６を介して接続される配線を形成して、図１（ｆ）に示す半導体装置を得る。
【００３４】
これら一連の工程を実施することにより、ＭＯＳトランジスタと容量素子とが混載する半導体装置を製造することができる。
【００３５】
次に、容量絶縁膜２０の成膜方法を説明する。
【００３６】
図２（ａ）および（ｂ）は、それぞれ本発明に係るバッチ式縦型ＣＶＤ装置２８の成膜前もしくは成膜後の状態、および成膜時の状態を表す一実施形態の概略図である。同図に示すバッチ式縦型ＣＶＤ装置２８は、本発明に係る容量絶縁膜の成膜を行うためのもので、反応炉３０となるアウターチューブ（外側石英反応管）３２およびインナーチューブ（内側石英反応管）３４と、ヒータ３６と、ボート（半導体基板保持具）４２と、ボート４２搬送用のエレベータ機構４０とを備えている。
【００３７】
アウターチューブ３２は、中空円筒形状のもので、その管の中心軸を装置の設置面に対して垂直方向に向けて設置されている。アウターチューブ３２の上部は閉塞され、下部は開放されている。また、アウターチューブ３２の下部には、インナーチューブ３４を設置するためのフランジ３８が設けられており、このフランジ３８の図中右側には、成膜材料ガス（反応ガス）などを導入するガス導入管４６が設けられている。さらに、アウターチューブ３２の管壁面の図中左側には、反応炉３０内に導入されたガスを排気する排気管４４が設けられている。
【００３８】
インナーチューブ３４は、アウターチューブ３２よりも直径の小さい中空円筒形状のもので、その管の中心軸を装置の設置面に対して垂直方向に向けて、アウターチューブ３２の内部に同心円状に挿入されている。インナーチューブ３４の上部および下部はともに開放されており、その下端部は、アウターチューブ３２の下部に設けられたフランジの上に固定されている。また、インナーチューブ３４の上部開放口とアウターチューブ３２の上部閉塞面との間には隙間が設けられており、インナーチューブ３４の管壁外面とアウターチューブ３２の管壁内面との間には、排気管４４に通じる排気通路４８が形成されている。
【００３９】
ヒータ３６は、アウターチューブ３２の外周面を加熱し、反応炉３０内を所定温度に保持するもので、アウターチューブ３２の管壁外面の周囲を覆うように配置されている。
【００４０】
ボート４２は、インナーチューブ３４の内部（反応炉内）に納まる寸法のもので、処理対象の複数枚の半導体ウェーハＷを保持する石英製の治具である。また、エレベータ機構４０は、ボート４２を上昇または下降させるもので、反応炉３０の下部に配置されている。ボート４２は、エレベータ機構４０の移動台の上に支持されており、エレベータ機構４０により図中上下に移動されて、図２（ａ）（ｂ）に示すように反応炉３０内へ搬入、もしくは搬出される。
【００４１】
上記の構成を有するバッチ式縦型ＣＶＤ装置２８を用いて、ウェーハＷ上に容量絶縁膜を成膜するに際して、反応炉３０内にウェーハＷの載置されたボート４２を搬入する以前に、反応炉３０内は、ヒータ３６により常時容量絶縁膜の成膜時の温度と同じ、所定温度、例えば７００〜８００℃に保持されている。
【００４２】
その表面に、ＷＳｉ膜などの金属シリサイド膜が形成された処理対象の複数のウェーハＷが搭載されたボート４２は、成膜前には、図２（ａ）に示すように、反応炉３０の下部の大気中に配置される。
【００４３】
成膜時には、上記の通り、反応炉３０内が所定温度に加熱された状態で、ガス導入管４６から所定量のＮ2等の不活性ガス（非酸化性ガス）を反応炉３０内にパージしながら（反応炉３０内を非酸化性ガスで満たしながら）、エレベータ機構４０によりボート４２が所定速度で上昇され、同図（ｂ）に示すように、インナーチューブ３４の内部すなわち反応炉３０内に搬入される。この時、反応炉３０は、エレベータ機構４０の移動台の上面とアウターチューブ３２の下端面とがアウターチューブ３２の下端部に設けられたとＯリング５０を介して接触することにより、密封される。この状態で、ボート４２のウェーハＷ搭載部はインナーチューブ３４の内部中央の均熱部に配置される。
【００４４】
ここで、ボート４２の上昇速度は、ボート４２を所定速度で上昇させて反応炉３０内へ搬入し、その後、上昇時と同一の速度でボート４２を降下させて複数のウエハＷを大気中に搬出した際の、金属シリサイド膜表面のＳｉＯ２の組成を仮定して分光エリプソメトリ法で測定した酸化膜厚の値から、ボート４２を反応炉３０内へ搬入、反応炉内から搬出を行う前からの金属シリサイド膜表面の酸化膜厚の値（初期値）を差し引いた増加量が１．０ｎｍ以下となる値とする。より具体的には、上昇速度は、例えば１００ｍｍ／ｍｉｎ以上とすることが好ましい。
【００４５】
以下の実施例に示すように、ボート４２の上昇速度を、反応炉３０内へのボート４２の搬入前、搬出後における金属シリサイド表面の酸化膜厚の増加量が１．０ｎｍ以下となる値にすることにより、通常のＣＶＤ装置を用いて、生産効率の低下、及び、コストアップを引き起こすことなく、金属シリサイド上に高い絶縁膜性及び高信頼性を有する容量絶縁膜を成膜することができ、この容量絶縁膜を用いる容量素子の製造歩留まりを大幅に向上させることができる。
【００４６】
ボート４２を反応炉３０内に搬入した後、排気装置（図示せず）を用いて排気管４４から所定速度で排気を行って、反応炉３０内を所定の真空状態に設定しつつ、ガス導入管３８から所定流量で成膜材料ガスを反応炉３０内に導入する。このように、反応炉３０内を所定温度に保持し、所定の真空状態に設定しつつ、成膜材料ガスを供給した状態で、ウェーハＷを所定時間反応炉内に保持することによってウェーハＷ上に所定膜厚の容量絶縁膜が成膜される。
【００４７】
成膜後は、エレベータ機構４０により、ボート４２が所定速度、例えば搬入時と同一速度で下降され、図２（ａ）に示すように、反応炉３０の下部の大気中に搬出される。また、必要に応じてボート４２内のウェーハＷが入れ替えられ、同様にして、入れ替えられたウェーハＷに対して容量絶縁膜の成膜が行われる。
【００４８】
なお、本発明は、上記実施形態における容量素子の形成工程に限定されず、金属シリサイド膜を下部電極とする容量素子の形成であれば、どのような形態の容量素子形成に用いることもできる。また、金属シリサイド膜はＷＳｉ膜に限定されず、従来公知の各種金属シリサイド膜を利用することが可能である。
【実施例１】
【００４９】
図２に示すバッチ式縦型ＣＶＤ装置２８を使用して、本発明の容量絶縁膜の成膜を実施し、この容量絶縁膜を用いて形成した容量素子の特性を評価した。
【００５０】
まず、容量絶縁膜成膜前に、シリコン基板上にＳｉＯ２膜、多結晶シリコン膜、及びＷＳｉ膜をこの順番に堆積させたウェーハＷを用意し、予め、ＷＳｉ膜表面の酸化膜の膜厚を測定した。次に、この試料をボート４２に載置し、室温の大気中から、７６５℃に保持した反応炉３０内へ搬入し、反応炉３０で１分間保持し、再び、同じ速度で大気中へ搬出してから、ＷＳｉ膜表面の酸化膜の膜厚を測定した。
【００５１】
このとき、パージＮ２流量は使用した装置の標準的な値である３Ｌ／ｍｉｎで一定とし、ボート４２の反応炉３０内への搬入及び反応炉３０外への搬出の搬送速度を７０ｍｍ／ｍｉｎから１２０ｍｍ／ｍｉｎまで変化させた。
【００５２】
また、ＷＳｉ膜表面の酸化膜厚の測定においては、分光エリプソメータを使用し、測定波長範囲を２５０ｎｍから７５０ｎｍとし、ＷＳｉ膜上の表面酸化膜がＳｉＯ２の組成を有すると仮定し、Ｓｉ基板／ＳｉＯ２膜／多結晶シリコン膜／ＷＳｉ膜／ＳｉＯ２膜の積層構造を仮定して、ハーモニック・オシレータ（Ｈａｒｍｏｎｉｃ  Ｏｃｉｌｌａｔｏｒ）法によるフィッティング計算により膜厚を求めた。
【００５３】
その結果、試料を反応炉３０内に搬入及び反応炉３０外に搬出する以前においても、ＷＳｉ膜上に２．７ｎｍの表面酸化膜が観察された。これは、必ずしもこの膜厚の酸化膜がＷＳｉ膜表面に形成されていることを意味するのではなく、ＷＳｉ膜表面の凹凸等に起因して、見かけ上、この膜厚の表面酸化膜が存在するように測定された可能性もある。いずれにしても、反応炉３０内へ試料を搬入するに際しての、ＷＳｉ膜表面の酸化の程度を評価するためには、測定された表面酸化膜厚その物ではなく、試料を反応炉３０へ搬入、搬出を行う前の表面酸化膜の膜厚（初期値）からの変化量を指標とすることが適当であると考えた。
【００５４】
そこで、ボート４２の搬送速度とＷＳｉ膜上の表面酸化膜の初期値からの増加量との関係を調べた。その結果のグラフを、図３に示す。
【００５５】
このグラフから、搬送速度が速くなるにつれてＷＳｉ膜表面の酸化膜の膜厚増加量が急激に減少することが分かる。例えば、搬送速度９０ｍｍ／ｍｉｎにおいては、ＷＳｉ表面上に１．８ｎｍの酸化膜の増加が見られるのに対して、１００ｍｍ／ｍｉｎ以上の搬送速度では、ＷＳｉ表面上の酸化膜の増加量が１．０ｎｍ以下、より正確には、０．７ｎｍ以下に低減されることが明らかになった。
【００５６】
なお、この酸化膜厚増加量は、ボート４２上の位置によらずほぼ一定であることが確認された。
【００５７】
この結果から、ＷＳｉ膜上の酸化膜厚の増大は、反応炉３０内への搬入及び反応炉３０外への搬出の過程で、ＣＶＤ装置の搬入口付近の特定の領域を通過する間に起きているものと考えられる。従って、本実施例においては試料搬入後の炉内での保持時間を１分間としたが、この時間が変化しても、酸化膜厚増加量には大きな変化は無いものと考えられる。
【００５８】
次に、反応炉３０内への搬入、搬出によるＷＳｉ膜上の酸化膜厚増加量を１．０ｎｍ以下に制御することができた、１００ｍｍ／ｍｉｎの搬送速度でボート４２を搬送し、容量絶縁膜（ＨＴＯ膜）を成膜し、形成された容量素子の特性を評価した。
【００５９】
容量素子の製造工程は、まず、図１（ｃ）に示すように、シリコン基板１０上に素子分離膜１２として使用する絶縁膜が形成されており、その上にポリシリコン１６および高融点金属シリサイド層１８からなる高融点金属ポリサイド（下部電極）が形成されているウェーハを用意した。次に、高融点金属ポリサイド上に容量絶縁膜２０を形成するため、図１（ｃ）に示した構造を有するウェーハをバッチ式縦型ＣＶＤ装置２８のボート上に移載し、不活性ガスをパージしつつボート４２を反応炉３０内に搬入した。このときの反応炉３０内の温度は７６５℃に保持され、搬入速度は１００ｍｍ／ｍｉｎとした。
【００６０】
ボート４２搬入後、不活性ガスのパージを止め、真空ポンプにより反応炉３０内の排気を行いつつ、１６ｓｃｃｍのＳｉＨ４及び７２０ｓｃｃｍのＮ２Ｏを供給して、反応炉３０内の圧力を１００Ｐａに制御し、７６５℃に保持されたウェーハＷに容量絶縁膜としてＨＴＯ膜（ＳｉＯ２膜）を２５ｎｍ程度成膜した。なお、容量絶縁膜２０は、被処理基板上全面に成膜される。
【００６１】
その後、容量絶縁膜（ＨＴＯ膜）２０が形成されたウェーハ上にポリシリコン膜２２を成膜し、ポリシリコン膜２２を電気的に活性化させるために不純物の拡散を行う。そして、リソグラフィ技術でレジストをパターニングし、ドライエッチングによって、図１（ｅ）に示すような容量素子を形成した。
【００６２】
上記の条件で形成した容量素子に電圧を印加し、容量素子の初期絶縁破壊耐圧を測定した。図４に、その結果のグラフを示す。このグラフから、上記条件で形成した容量素子では、低電界側の不良率が０％となり、極めて良好な特性が得られた。この結果により、従来技術における容量特性の悪化が、前述した特許文献１、２、３に示されているような成膜の不均一性や、シリコン成分の流出によって起きていたのではなく、反応炉への搬入時の金属シリサイド膜表面の過剰な酸化によって起きていたことがわかる。
【００６３】
そして、金属シリサイド膜表面の酸化膜の、反応炉内への搬入、搬出による増加量が１．０ｎｍ以下、さらに好ましくは０．７ｎｍ以下となるように搬送速度を設定することにより、良好な特性の容量絶縁膜の成膜が可能になり、この容量絶縁膜を用いた容量素子の製造歩留まりを向上させることができる。しかも、ボートの上昇速度を適切に設定することによって上記のように酸化膜厚増大量を抑制することにより、前述の特許文献４、５に示されたような生産性の低下やコストアップをもたらす手段によることなく、良好な容量特性を実現することができる。
【００６４】
なお、本発明の上記実施例においては、様々な条件において容量素子を形成してその特性を評価するのではなく、反応炉への搬入、搬出のみを行い、その前後で表面酸化膜厚の変化を調べることによって、良好な容量特性を得ることができる搬送条件を設定した。これにより、良好な特性を得ることができる搬送条件の設定を短時間で行うことが可能である。
【００６５】
しかし、このような条件設定手順を経ることは本発明にとって必須ではない。どのような手段を経たとしても、結果として、反応室への搬入、搬出によるシリサイド膜表面の酸化膜厚の増加が１．０ｎｍ以下、さらに好ましくは０．７ｎｍ以下となる搬送条件を設定すれば、良好な特性の容量素子を得ることができる。
【００６６】
また、上記実施例においては、搬送時の不活性ガス（Ｎ２）流量を３Ｌ／ｍｉｎに保ったままで搬送速度を１００ｍｍ／ｍｉｎ以上に増大させることによって、搬入、搬出による酸化膜厚増加を１．０ｎｍ以下に抑制した。しかし、不活性ガス流量を増大させることによってより小さな搬送速度においても酸化膜厚の増加を抑制することが可能である。例えば不活性ガス流量を２０Ｌ／ｍｉｎに増大させることによって、搬送速度７０ｍｍ／ｍｉｎにおいても、酸化膜の増大を１．０ｎｍ以下に抑制することができることが確認された。
【００６７】
しかし、このパージ流量は標準の流量に比較してはるかに大きく、パージガス消費量、およびそれに伴うコストが上昇する。また、大流量のガスによってパーティクルが舞い上げられ、基板に付着する危惧もある。量産工程としては、パージガス流量は標準的な範囲に抑えたままで、搬送速度を早くすることによって酸化膜厚の増大を抑制することが好ましい。
【００６８】
具体的には、実験に利用した６インチ基板対応の装置（内部石英反応管口径２００ｍｍ）ではパージガス流量は約９Ｌ／ｍｉｎ以下、さらに約６Ｌ／ｍｉｎ以下にすることが好ましい。これは、反応管の単位断面積あたりの流量に直すと、それぞれ、約０．０３Ｌ／ｍｉｎ・ｃｍ２（約５×１０−３ｍ３／ｓ・ｍ２）及び約０．０２Ｌ／ｍｉｎ・ｃｍ２（約３×１０−３ｍ３／ｓ・ｍ２）に相当する。より大きな寸法の基板に対応する装置では、基板寸法の増大に従って反応管の口径が大きくなるので、単位断面積あたりの流量が同様に保たれるような範囲内にパージ流量を設定することが好ましい。
【００６９】
本発明は、基本的に以上のようなものである。
以上、本発明の容量絶縁膜の成膜方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【図面の簡単な説明】
【００７０】
【図１】（ａ）〜（ｆ）は、本発明を用いてＭＯＳトランジスタと容量素子とを混載する半導体装置を製造する過程を示した断面図である。
【図２】（ａ）及び（ｂ）は、本発明に係るバッチ式縦型ＣＶＤ装置の構成概略図である。
【図３】搬送速度とＷＳｉ膜上の表面酸化膜の増加量との関係を表わすグラフである。
【図４】本発明を用いて形成した容量素子の初期絶縁耐圧測定の結果を示すグラフである。
【図５】（ａ）〜（ｅ）は、従来の容量絶縁膜の成膜方法を用いてＭＯＳトランジスタと容量素子とが混載する半導体装置を製造する過程を示した断面図である。
【図６】従来の容量絶縁膜の成膜方法を用いて形成した容量素子の初期絶縁耐圧測定の結果を示すグラフである。
【符号の説明】
【００７１】
１０  シリコン基板
１２  素子分離膜
１４  ゲート酸化膜
１６  ポリシリコン
１８  金属シリサイド
２０  容量絶縁膜
２２  ポリシリコン
２４  第１層間絶縁膜
２６  コンタクト孔
２８  バッチ式縦型ＣＶＤ装置
３０  反応炉
３２  アウターチューブ
３４  インナーチューブ
３６  ヒータ
４０  エレベータ
４２  ボート
４４  排気管
４６  ガス導入管
５０  Ｏリング
１１０  シリコン基板
１１２  素子分離膜
１１４  ゲート酸化膜
１１６  ポリシリコン
１１８  金属シリサイド
１２０  容量絶縁膜
１２２  ポリシリコン
１２４  ＳｉＯｎ
Ｗ  ウェーハ
【図１】
2005268576.tif 000003
【図２】
2005268576.tif 000004
【図３】
2005268576.tif 000005
【図４】
2005268576.tif 000006
【図５】
2005268576.tif 000007
【図６】
2005268576.tif 000008