(57)【要約】      （修正有）【課題】  集積回路内蔵のバンドパスフィルタにおいて、中心周波数を設定した状態で帯域幅のみを調整することができるようにする。【解決手段】  第１のＧｍアンプ４及び第２のＧｍアンプ６を含み、第１のＧｍアンプ４のトランスコンダクタンス値ｇｍ1を制御電流Ｉ1によって制御し、第２のＧｍアンプ６のトランスコンダクタンス値ｇｍ2を制御電流Ｉ2によって制御する。  制御信号発生回路３は可変定電流源１、可変定電流源２からの入力電流により、出力端子から制御電流を出力する。可変定電流源１によりＩ1およびＩ2の積を制御する事によって中心周波数が、可変定電流源２によりＩ1およびＩ2の比を制御する事によって帯域幅が調整できる。このようにして、外部入力により中心周波数と帯域幅の両方の調整が可能になる。【選択図】図１
2005184652.tif 000002
【特許請求の範囲】
【請求項１】
第１の制御端子に入力される制御信号によってトランスコンダクタンス値が制御される第１のトランスコンダクタンス増幅器および第２の制御端子に入力される制御信号によってトランスコンダクタンス値が制御される第２のトランスコンダクタンス増幅器とを含むフィルタ回路と、第１の入力端子と第２の入力端子と第１の出力端子と第２の出力端子を有し、前記第１の出力端子が前記第１の制御端子に接続され、前記第２の出力端子が前記第２の制御端子に接続されている制御信号発生回路とを有し、前記制御信号発生回路は前記第１の入力端子の入力電流の二乗が、前記第１の出力端子の出力電流と前記第２の出力端子の出力電流の積に等しく、前記第１の出力端子の出力電流と前記第２の出力端子の出力電流の比が前記第２の入力端子の入力電流によって制御されることを特徴とする集積回路フィルタ。
【請求項２】
前記制御信号発生回路は、コレクタとベースが短絡された第１のＮＰＮトランジスタと、ベースが前記第１のＮＰＮトランジスタのコレクタ及びベースに接続された第２のＮＰＮトランジスタと、エミッタが前記第１のＮＰＮトランジスタのエミッタに接続されコレクタ及びベースが短絡されて定電圧源に接続された第１のＰＮＰトランジスタと、エミッタが前記第２のＮＰＮトランジスタのエミッタに接続され、ベースが前記第１のＰＮＰトランジスタのコレクタ、ベース及び定電圧源に接続された第２のＰＮＰトランジスタと、前記第１のＮＰＮトランジスタのコレクタ，ベース及び前記第２のＮＰＮトランジスタのベースに接続された第１の入力端子と、前記第２のＮＰＮトランジスタのエミッタと前記第２のＰＮＰトランジスタのエミッタの接続部へ接続された第２の入力端子と、前記第２のＰＮＰトランジスタのコレクタに流れる電流を出力する第１の出力端子と、前記第２のＮＰＮトランジスタのコレクタに流れる電流を出力とする第２の出力端子を有することを特徴とする請求項１記載の集積回路フィルタ。
【請求項３】
前記制御信号発生回路は、コレクタとベースが短絡された第１のＮＰＮトランジスタと、ベースが前記第１のＮＰＮトランジスタのコレクタ及びベースに接続された第２のＮＰＮトランジスタと、コレクタが前記第１のＮＰＮトランジスタのエミッタに接続された第３のＮＰＮトランジスタと、コレクタ及びベースが前記第２のＮＰＮトランジスタのエミッタ及び前記第３のＮＰＮトランジスタのベースに接続された第４のＮＰＮトランジスタと、エミッタが前記第３のＮＰＮトランジスタのエミッタに接続された第１のＰＮＰトランジスタと、エミッタが前記第４のＮＰＮトランジスタのエミッタに接続されコレクタ及びベースが前記第１のＰＮＰトランジスタのベースに接続された第２のＰＮＰトランジスタと、エミッタが前記第１のＰＮＰトランジスタのコレクタに接続され、コレクタとベースが短絡されて定電圧源に接続された第３のＰＮＰトランジスタと、エミッタが前記第２のＰＮＰトランジスタのコレクタ及びベースと前記第１のＰＮＰトランジスタのベースに接続され、ベースが前記第３のＰＮＰトランジスタのコレクタ、ベース及び定電圧源に接続された第４のＰＮＰトランジスタと、前記第１のＮＰＮトランジスタのコレクタ，ベース及び前記第２のＮＰＮトランジスタのベースに接続された第１の入力端子と、前記第４のＮＰＮトランジスタのエミッタと前記第２のＰＮＰトランジスタのエミッタの接続された第２の入力端子と、前記第４のＰＮＰトランジスタのコレクタに接続された第１の出力端子と、前記第２のＮＰＮトランジスタのコレクタに接続された第２の出力端子を有することを特徴とする請求項１記載の集積回路フィルタ。
【請求項４】
前記制御信号発生回路は、コレクタとベースが短絡された第１のＮＰＮトランジスタと、ベースが前記第１のＮＰＮトランジスタのコレクタ及びベースに接続された第２のＮＰＮトランジスタと、コレクタとベースが前記第１のＮＰＮトランジスタのエミッタに接続された第３のＮＰＮトランジスタと、コレクタが前記第２のＮＰＮトランジスタのエミッタに接続され、ベースが前記第３のＮＰＮトランジスタのコレクタとベースと第２のＮＰＮトランジスタのエミッタに接続された第４のＮＰＮトランジスタと、エミッタが前記第３のＮＰＮトランジスタのエミッタに接続された第１のＰＮＰトランジスタと、エミッタが前記第４のＮＰＮトランジスタのエミッタに接続されベースが前記第１のＰＮＰトランジスタのコレクタとベースに接続された第２のＰＮＰトランジスタと、エミッタが前記第１のＰＮＰトランジスタのコレクタとベースに接続されコレクタとベースが短絡されて定電圧源に接続された第３のＰＮＰトランジスタと、エミッタが前記第２のＰＮＰトランジスタのコレクタに接続されベースが前記第３のＰＮＰトランジスタのコレクタ及びベースに接続された第４のＰＮＰトランジスタと、前記第１のＮＰＮトランジスタのコレクタ，ベース及び前記第２のＮＰＮトランジスタのベースに接続された第１の入力端子と、前記第４のＮＰＮトランジスタのエミッタと前記第２のＰＮＰトランジスタのエミッタに接続された第２の入力端子と、前記第４のＰＮＰトランジスタのコレクタに接続された第１の出力端子と、前記第２のＮＰＮトランジスタのコレクタに接続された第２の出力端子を有することを特徴とする請求項１記載の集積回路フィルタ。
【請求項５】
前記制御信号発生回路は、第１のＮＰＮトランジスタと、ベースが前記第１のＮＰＮトランジスタのコレクタに接続された第２のＮＰＮトランジスタと、コレクタ及びベースが前記第１のＮＰＮトランジスタのベース及び前記第２のＮＰＮトランジスタのエミッタに接続された第３のＮＰＮトランジスタと、エミッタが前記第１のＮＰＮトランジスタのエミッタに接続され、コレクタが定電圧源に接続された第１のＰＮＰトランジスタと、エミッタが前記第３のＮＰＮトランジスタのエミッタに接続されコレクタ及びベースが前記第１のＰＮＰトランジスタのベースに接続された第２のＰＮＰトランジスタと、エミッタが前記第２のＰＮＰトランジスタのコレクタ，ベース及び前記第１のＰＮＰトランジスタのベースに接続されベースが前記第１のＰＮＰトランジスタのコレクタ及び定電圧源に接続された第３のＰＮＰトランジスタと、前記第１のＮＰＮトランジスタのコレクタ及び前記第２のＮＰＮトランジスタのベースに接続された第１の入力端子と、前記第３のＮＰＮトランジスタのエミッタと前記第２のＰＮＰトランジスタのエミッタに接続された第２の入力端子と、前記第３のＰＮＰトランジスタのコレクタに接続された第１の出力端子と、前記第２のＮＰＮトランジスタのコレクタに接続された第２の出力端子を有することを特徴とする請求項１記載の集積回路フィルタ。
【請求項６】
前記制御信号発生回路は、第１のＮＰＮトランジスタと、ベースが前記第１のＮＰＮトランジスタのベースに接続された第２のＮＰＮトランジスタと、ベースが前記第１のＮＰＮトランジスタのコレクタに接続されエミッタが前記第１のＮＰＮトランジスタのベースと前記第２のＮＰＮトランジスタのベースに接続されコレクタが第１の定電圧源に接続された第３のＮＰＮトランジスタと、エミッタが前記第１のＮＰＮトランジスタのエミッタに接続されベースが第２の定電圧源に接続された第１のＰＮＰトランジスタと、ベースが前記第１のＰＮＰトランジスタのベースに接続されエミッタが前記第２のＮＰＮトランジスタのエミッタに接続された第２のＰＮＰトランジスタと、エミッタが前記第１のＰＮＰトランジスタのベース及び前記第２のＰＮＰトランジスタのベースに接続され、ベースが前記第１のＰＮＰトランジスタのコレクタ及び第２の定電圧源に接続され、コレクタが第３の定電圧源に接続された第３のＰＮＰトランジスタと、前記第１のＮＰＮトランジスタのコレクタ及び前記第３のＮＰＮトランジスタのベースに接続された入力端子と、前記第２のＮＰＮトランジスタのエミッタと前記第２のＰＮＰトランジスタのエミッタとの接続部へ接続された第２の入力端子と、前記第２のＰＮＰトランジスタのコレクタに接続された第１の出力端子と、前記第２のＮＰＮトランジスタのコレクタに接続された第２の出力端子を有することを特徴とする請求項１記載の集積回路フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、帯域幅を制御する機能が付随する集積回路フィルタに関する。
【背景技術】
【０００２】
近年、集積回路にフィルタが内蔵されるケースが増加してきており、用途によってはフィルタの特性を調整あるいは切り替えることが必要になる。例えば、受信機における帯域制限用バンドパスフィルタについては、その中心周波数、帯域幅を集積回路内で切り替えることにより、異なった仕様に合わせた特性がフィルタ定数を変えることなしに実現できるため、コストダウン、部品点数削減が可能となる。しかしながら、バンドパスフィルタ回路の特性を決める重要なファクタである中心周波数及び帯域幅は、これら２つを独立して調整するのは一般に困難である。この問題点について、以下、図１０を参照して詳細に説明する。
【０００３】
図１０は、従来において、２個のトランスコンダクタンス増幅器（以下、Ｇｍアンプと略す）を用いて構成した２次のバンドパスフィルタ回路を示す構成図であり、４は第１Ｇｍアンプであり、この第１Ｇｍアンプ４のトランスコンダクタンス値ｇｍ1（以下、ｇｍ1と略す）は制御電流Ｉ1によって制御される。６は第２Ｇｍアンプであり、この第２Ｇｍアンプ６のトランスコンダクタンス値ｇｍ2（以下、ｇｍ2と略す）は制御電流Ｉ2によって制御される。５，７は利得が１のバッファアンプ、８は電流Ｉ1を出力する電流源、９は電流Ｉ2を出力する電流源、Ｃ1，Ｃ2はコンデンサ、Ｒ1，Ｒ2は抵抗，ＶＢは基準電圧源である。
【０００４】
以上のように構成された回路は、ｇｍ1及びコンデンサＣ1の容量により形成される積分要素と、ｇｍ2及びコンデンサＣ2の容量により形成される積分要素によって、２次バンドパスフィルタを形成している。
【０００５】
ここで、図８に示すようにトランスコンダクタンス値ｇｍ（以下、ｇｍと略す）のＧｍアンプは、入力電圧Ｖiと出力電流Ｉoutの関係が
ｇｍ ＝ ｄＩout／ｄＶi
で表され、制御電流Ｉbによって、ｇｍを変えることができるものである。
【０００６】
図９はＧｍアンプ回路の一例を示す構成図であり、トランジスタＱ501，Ｑ502は第１の差動アンプを構成し、抵抗Ｒ501は第１の差動アンプのエミッタ抵抗、トランジスタＱ503，Ｑ504は第１の差動アンプの出力負荷である。トランジスタＱ505，Ｑ506は第２の差動アンプを構成し、トランジスタＱ507、Ｑ508はカレントミラーを構成する。Ｉaは電流源、Ｉbは電流源、Ｖiは電圧の差を入力とするＧｍアンプの入力端子、Ｉoutは電流を出力する出力端子、ΔＶは第１の差動アンプの両側出力の電圧差である。なお、以下、入力端子Ｖiからの入力電圧についても入力Ｖiあるいは単にＶiと称する。同様に、出力端子Ｉoutからの出力電流についても出力Ｉoutあるいは単にＩoutと称する。
【０００７】
図９において第１の差動アンプの入力Ｖiと、出力ΔＶの関係は近似的に（数１）で表すことができる。
【０００８】
【数１】
2005184652.tif 000003
ここで、Ｖt＝ｋＴ／ｑで、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子電荷である。
【０００９】
次に第２の差動アンプにおいて、前記第１の差動アンプの出力ΔＶを入力とし、出力端子の出力Ｉoutを出力としたとき、ΔＶとＩoutについて（数２）が成立する。
【００１０】
【数２】
2005184652.tif 000004
このときのｇｍは（数１）と（数２）を用いて次の（数３）で表せる。
【００１１】
【数３】
2005184652.tif 000005
電流源に流れる電流Ｉaを固定とし、比例定数をＫ0とするとｇｍは（数４）で表せる。
【００１２】
【数４】
2005184652.tif 000006
（数４）より、Ｉbを可変すればｇｍが調整できることがわかる。
【００１３】
次に、図１０のフィルタの伝達関数は（数５）で与えられる。
【００１４】
【数５】
2005184652.tif 000007
ただし、Ｖinは入力端子ＩＮの電圧、Ｖoutは出力端子ＯＵＴの電圧、ｒ1は抵抗Ｒ1の抵抗値、ｒ2は抵抗Ｒ2の抵抗値、ｃ1はコンデンサＣ1の容量値、ｃ2はコンデンサＣ2の容量値である。
【００１５】
一方、２次のバンドパスフィルタの伝達関数の一般式は（数６）に示すように、、
【００１６】
【数６】
2005184652.tif 000008
と与えられる。ωoは角周波数であり、中心周波数をｆoをするとωo＝２πｆoで与えられる。Ｑは、図７で示すようにバンドパスフィルタ特性において、帯域幅Ｗを中心周波数ｆoの時のゲインに対してゲインが−３ｄＢとなる点の周波数の帯域幅としたときに、Ｑ＝ωo／Ｗで与えられる。
【００１７】
（数５）及び（数６）より、図１０に示す２次のバンドパスフィルタの場合、ωo，Ｑはそれぞれ（数７），（数８）で表される。
【００１８】
【数７】
2005184652.tif 000009
【００１９】
【数８】
2005184652.tif 000010
となる。ところで、（数４）で示したように、ｇｍ1，ｇｍ2は制御電流Ｉ1，Ｉ2に比例するので、比例定数をＫ1，Ｋ2とおくと（数９）と表される。
【００２０】
【数９】
2005184652.tif 000011
この（数９）に示される関係を、（数７），（数８）に代入すると（数１０），（数１１）となり、
【００２１】
【数１０】
2005184652.tif 000012
【００２２】
【数１１】
2005184652.tif 000013
ここで、ωoとＱとを調整することを考えてみると、ωoの調整はＩ1もしくはＩ2を変化させれば可能であり、また、Ｑの調整もＩ1もしくはＩ2を変化させれば可能であることがわかる。
【００２３】
ところが、ωoを調整するためにＩ1もしくはＩ2を変化させるとＱも同時に変化してしまい、また、Ｑを調整するためにＩ1もしくはＩ2を変化させると、同時にωoも変化してしまう。したがって、バンドパスフィルタのｆoとＱとを調整するには、ｆo、Ｑのいずれか一方を動かして、次に他方を動かして、という作業を繰り返して徐々に調整していかなければならないという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００２４】
従来のバンドパスフィルタ回路においては、中心周波数の調整と中心周波数を設定した状態での帯域幅の調整とは独立に行うことができないため、両方の調整をするのには工数がかかり、容易でなかった。
【００２５】
本発明は、従来の技術の有する問題点を解決すべくしてなされたもので、中心周波数を設定した状態で、帯域幅のみを調整することができるようにしたバンドパスフィルタ回路を有する集積回路フィルタを提供することを目的とする。
【課題を解決するための手段】
【００２６】
この課題を解決するために、本発明は、第１の制御端子に入力される制御信号によってｇｍが制御される第１のｇｍアンプおよび第２の制御端子に入力される制御信号によってｇｍが制御される第２のｇｍアンプとを含むフィルタ回路と、第１の入力端子と第２の入力端子と第１の出力端子と第２の出力端子を有し、前記第１の出力端子が前記第１の制御端子に接続され、前記第２の出力端子が前記第２の制御端子に接続されている制御信号発生回路とを有し、前記制御信号発生回路は前記第１の入力端子の入力電流の二乗が、前記第１の出力端子の出力電流と前記第２の出力端子の出力電流の積に等しく、前記第１の出力端子の出力電流と前記第２の出力端子の出力電流の比が前記第２の入力端子の入力電流によって制御されることを特徴としている。
【発明の効果】
【００２７】
本発明によれば、ｇｍ制御を利用することによりωoを一定としたままでＱを調整することができ、外部からの入力によりＢＰＦのωoとＱの両方の調整を可能な、優れた半導体集積フィルタ回路を実現することが可能になる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の集積回路フィルタについて図面を参照しながら説明する。
【００２９】
図１は本発明の一実施形態における集積回路フィルタの構成図である。なお、フィルタ回路部分は、図１０に示す回路と同一の構成であるので、ここでは、その回路要素に図１０と同一の符号を付してその説明を省略し、異なる部分についてのみ説明することとする。
【００３０】
図１において、１は電流Ｉoを出力する可変定電流源、２は電流Ｉxを出力する可変定電流源、３は制御信号発生回路であって、可変定電流源１、可変定電流源２からの入力電流により、出力端子から制御電流Ｉ1，Ｉ2を出力する。このとき、制御電流Ｉ1，Ｉ2は次の（数１２），（数１３）で表されるように設定する。
【００３１】
【数１２】
2005184652.tif 000014
【００３２】
【数１３】
2005184652.tif 000015
（数１２），（数１３）より、制御電流Ｉ1，Ｉ2は次の（数１４），（数１５）で表せる。
【００３３】
【数１４】
2005184652.tif 000016
【００３４】
【数１５】
2005184652.tif 000017
ここで、図１のフィルタの伝達関数は図１０と同様で（数５）で与えられる。Ωo，Ｑについても図１０と同様で（数１０），（数１１）で与えられる。
【００３５】
（数１４），（数１５）に示される関係を、（数１０），（数１１）に代入すると（数１６），（数１７）となる。
【００３６】
【数１６】
2005184652.tif 000018
【００３７】
【数１７】
2005184652.tif 000019
上記数式より、ωoはＩoに比例し、ＱはＩxで調整されることがわかる。
【００３８】
次に、ωoとＱとを調整することを考えてみると、ωoの調整はＩoを変化させれば可能であり、また、Ｑの調整もＩoもしくはＩxを変化させれば可能であることがわかる。このときに、Ｉoを固定した状態で、Ｉxのみを変化させて調整するとωoを固定した状態で、Ｑのみを調整することが可能である。
【００３９】
図２は本発明の第１の実施形態における集積回路フィルタに備えた制御信号発生回路の構成図である。トランジスタＱ1，Ｑ2、及びトランジスタＱ3，Ｑ4、及びトランジスタＱ5，Ｑ6のそれぞれによってカレントミラーを構成し、１０は定電圧端子、１２は定電圧源または接地端子、Ｉo，Ｉxは電流を入力とする入力端子、Ｉ1，Ｉ2は電流を出力とする出力端子である。トランジスタＱ5，Ｑ6で構成されるカレントミラーは電流の制御の向きを変換する。
【００４０】
各トランジスタに流れる電流はｈＦＥやアーリー電圧が十分大きいものとし、バラツキ等による電流の違いは考慮せず近似的に等しいとする。
【００４１】
このとき、入力電流Ｉoと出力電流Ｉ1，Ｉ2の関係は次のようになる。トランジスタＱ1，Ｑ2，Ｑ3，Ｑ4のそれぞれのＶＢＥをＶＢＥ１，ＶＢＥ２，ＶＢＥ３，ＶＢＥ４で表すとすると、次の（数１８）〜（数２１）が成立する。
【００４２】
【数１８】
2005184652.tif 000020
【００４３】
【数１９】
2005184652.tif 000021
【００４４】
【数２０】
2005184652.tif 000022
【００４５】
【数２１】
2005184652.tif 000023
Ｉs1は定数でＮＰＮトランジスタの順方向能動領域の伝達特性を表し、Ｉs2は定数でＰＮＰトランジスタの順方向能動領域の伝達特性を表す。
【００４６】
また、図２より、（数２２）が導かれ、
【００４７】
【数２２】
2005184652.tif 000024
（数２２）に（数１８），（数１９），（数２０），（数２１）を代入すると（数２３）が導かれる。
【００４８】
【数２３】
2005184652.tif 000025
また、図２において、Ｉxを引っ張り出す方向の電流とすると（数２４）が成立する。
【００４９】
【数２４】
2005184652.tif 000026
したがって、ωo、Ｑについては図１と同様で（数１４），（数１５）で与えられる。これらにより、ωoはＩoに比例し、ＱはＩxで調整されることがわかる。
【００５０】
ここで、ωoとＱとを調整することを考えてみると、ωoの調整はＩoを変化させれば可能であり、また、Ｑの調整もＩoもしくはＩxを変化させれば可能であることがわかる。このときに、Ｉoを固定した状態で、Ｉxのみを変化させて調整するとωoを固定した状態で、Ｑのみを調整することが可能である。
【００５１】
図３は本発明の第２の実施形態における集積回路フィルタに備えた制御信号発生回路の構成図である。なお、図２に示す回路と同一の構成である部分は、その回路要素に図２と同一の符号を付してその説明を省略し、異なる部分についてのみ説明することとする。
【００５２】
図３において、トランジスタＱ7，Ｑ8、及びトランジスタＱ9，Ｑ10のそれぞれにおいてカレントミラーが構成される。制御電流Ｉoが入力端子より入力されると、トランジスタＱ1、Ｑ7、Ｑ9、Ｑ3に等しい電流が流れる。このとき、トランジスタＱ7，Ｑ8，Ｑ9，Ｑ10のそれぞれのＶＢＥをＶＢＥ７，ＶＢＥ８，ＶＢＥ９，ＶＢＥ１０で表すと、次の（数２５）が成立する。
【００５３】
【数２５】
2005184652.tif 000027
トランジスタＱ7に流れ込む電流はＩo、トランジスタＱ8に流れる電流はＩ2、トランジスタＱ10に流れる電流はＩ1であるため、（数２５）の関係は図２から導かれる（数２２）と同等とみなすことができ、図２と同様に（数２３），（数２４）が成立し、以下、図２の説明で明記したようにωoとＱとを調整することが可能となる。
【００５４】
図４は本発明の第３の実施形態における集積回路フィルタに備えた制御信号発生回路の構成図である。なお、図２に示す回路と同一の構成である部分は、その回路要素に図２と同一の符号を付してその説明を省略し、異なる部分についてのみ説明することとする。トランジスタＱ11，Ｑ12、及びトランジスタＱ13，Ｑ14のそれぞれでカレントミラーを構成する。
【００５５】
次に図４において、制御電流Ｉoが入力端子より入力されると、トランジスタＱ11，Ｑ1，Ｑ3，Ｑ13に等しい電流が流れる。このとき、トランジスタＱ1，Ｑ2，Ｑ3，Ｑ4について、図２から導かれる（数２２）と同等とみなすことができ、図２と同様に（数２３），（数２４）が成立し、以下、図２の説明で明記したようにωoとＱとを調整することが可能である。
【００５６】
図５は本発明の第４の実施形態における集積回路フィルタに備えた制御信号発生回路の構成図である。なお、図３に示す回路と同一の構成である部分は、その回路要素に図３と同一の符号を付してその説明を省略し、異なる部分についてのみ説明することとする。トランジスタＱ15，Ｑ16、図３のトランジスタＱ1，Ｑ2、及びＱ3，Ｑ4で構成されるカレントミラー回路部分に置き換える。
【００５７】
次に図５において、制御電流Ｉoが入力端子より入力されると、トランジスタＱ7，Ｑ9に等しい電流が流れる。このとき、トランジスタＱ7，Ｑ8，Ｑ9，Ｑ10について図３の（数２５）と同等とみなすことができ、このとき、トランジスタＱ7に流れ込む電流はＩo、トランジスタＱ8に流れる電流はＩ2、トランジスタＱ10に流れる電流はＩ1となる。このため、（数２５）の関係は図２から導かれる（数２２）と同等とみなすことができ、図２と同様に（数２３），（数２４）が成立し、以下、図２の説明で明記したようにωoとＱとを調整することが可能になる。
【００５８】
図６は本発明の第５の実施形態における集積回路フィルタに備えた制御信号発生回路の構成図である。なお、図２に示す回路と同一の構成である部分は、その回路要素に図２と同一の符号を付してその説明を省略し、異なる部分についてのみ説明することとする。トランジスタＱ17，Ｑ18はベース電流補償のため付加しており、１１は定電圧源である。また、次に図６において、制御電流Ｉoが入力端子より入力されると、トランジスタＱ1，Ｑ3に等しい電流が流れる。このとき、トランジスタＱ1，Ｑ2，Ｑ3，Ｑ4について、図２から導かれる（数２２）と同等とみなすことができ、図２と同様に（数２３），（数２４）が成立し、以下、図２で明記したようにωoとＱとを調整することが可能となる。
【産業上の利用可能性】
【００５９】
本発明は、受信機における帯域制限用バンドパスフィルタ等に利用可能である。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施形態における集積回路フィルタの構成図
【図２】本発明の第１の実施形態における集積回路フィルタに備えた制御信号発生回路の構成図
【図３】本発明の第２の実施形態における集積回路フィルタに備えた制御信号発生回路の構成図。
【図４】本発明の第３の実施形態における集積回路フィルタに備えた制御信号発生回路の構成図
【図５】本発明の第４の実施形態における集積回路フィルタに備えた制御信号発生回路の構成図
【図６】本発明の第５の実施形態における集積回路フィルタに備えた制御信号発生回路の構成図
【図７】バンドパスフィルタの特性とｇｍ１，ｇｍ２の関係を示す図
【図８】Ｇｍアンプの入出力端子を示す図
【図９】Ｇｍアンプの回路の一例を示す図
【図１０】本発明の従来の半導体集積フィルタ回路の構成図
【符号の説明】
【００６１】
１，２  可変定電流源
３  制御信号発生回路
４  第１Ｇｍアンプ
５，７  バッファ
６  第２Ｇｍアンプ
８，９  電流源
１０，１１  定電圧源
１２  定電圧源または接地端子
【図１】
2005184652.tif 000028
【図２】
2005184652.tif 000029
【図３】
2005184652.tif 000030
【図４】
2005184652.tif 000031
【図５】
2005184652.tif 000032
【図６】
2005184652.tif 000033
【図７】
2005184652.tif 000034
【図８】
2005184652.tif 000035
【図９】
2005184652.tif 000036
【図１０】
2005184652.tif 000037