(57)【要約】【目的】繰り返し電源Ｅを開閉しオン時にインダクタ９を付勢する主スイッチング素子０１Ｂ、主素子０１Ｂと逆の動作で開閉し、オン時にインダクタの転流路を形成する同期整流スイッチング素子０２Ｂを備え、定常時は演算増幅器３とコンパレータ１，２を介し素子０１Ｂ，０２Ｂのオン又はオフ期間比率を制御して出力電圧Ｖｏｕｔを所定値に維持し、素子０１Ｂと０２Ｂの開閉関係が逆転する際に両素子を一時オフ状態とするデッドタイムを設けた同期整流式ＤＣ−ＤＣコンバータの起動時、主素子０１Ｂのオン期間（同期整流素子０２Ｂのオフ期間）比率を漸増しＶｏｕｔを緩やかに立ち上げる際もより簡単な回路でデッドタイムを作る。【構成】起動時は電流源１５にてコンデンサ１５を充電する際の直流抵抗Ｒ１の両端電圧ＣＳ１，ＣＳ２と三角波信号Ｖｏｓｃとを夫々ＰＷＭコンパレータ１，２で比較させ、コンパレータ１，２の出力で素子０１Ｂ，０２Ｂを開閉駆動する。【選択図】        図１
2005210820.tif 000002
【特許請求の範囲】
【請求項１】
繰り返しオンオフして少なくともオン時に直流入力電源を介しインダクタを付勢する主スイッチング素子、該主スイッチング素子のオンオフと逆の動作でオンオフし、オン時に前記インダクタの電流の転流路を形成する同期整流スイッチング素子、前記インダクタの非直流入力電源側に現れる電圧を平滑化する平滑手段を持ち、
定常時は前記主スイッチング素子および同期整流スイッチング素子のオン期間またはオフ期間の比率を制御して前記平滑手段から得られる直流出力電圧を前記直流入力電源の電圧と異なる所定値に維持するようにし、起動時は前記主スイッチング素子のオン期間および前記同期整流スイッチング素子のオフ期間の比率を時間の経過と共に漸増して前記直流出力電圧を前記所定値より充分低いレベルから前記所定値に向け緩やかに立ち上げるソフトスタートを行い、
前記主スイッチング素子と同期整流スイッチング素子とのオンオフの関係が逆転する際にこの２つのスイッチング素子を共に一時オフ状態とするデッドタイムを設けた同期整流式ＤＣ−ＤＣコンバータであって、
所定の上限レベルと下限レベルの間で上昇と下降を繰り返す三角波信号を生成する発振手段、
レベルが時間と共に漸次上昇または下降する第１のソフトスタート信号と、この第１のソフトスタート信号に対して所定のレベル差を持つ第２のソフトスタート信号とを、この第１，第２のソフトスタート信号が少なくとも前記ソフトスタートの期間に前記三角波信号と交わるように生成するソフトスタート信号生成手段を備え、
前記ソフトスタート時において、前記主スイッチング素子が前記三角波信号と第１のソフトスタート信号とを比較する第１の比較手段を介し、該第１のソフトスタート信号が前記三角波信号と交わる時点ごとにオンからオフに、またはオフからオンに切替え駆動され、
同じく前記ソフトスタート時において、前記同期整流スイッチング素子が前記三角波信号と第２のソフトスタート信号とを比較する第２の比較手段を介し、該第２のソフトスタート信号が前記三角波信号と交わる時点ごとにオンからオフに、またはオフからオンに切替え駆動されることを特徴とする同期整流式ＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載の同期整流式ＤＣ−ＤＣコンバータにおいて、
前記ソフトスタート信号生成手段が、電流源，抵抗およびコンデンサの直列接続と、この同期整流式ＤＣ−ＤＣコンバータの起動開始時に前記電流源によって前記抵抗を介し前記コンデンサの充電または放電を開始させるスイッチ手段とを備え、
前記第１，第２のソフトスタート信号が前記抵抗の両端から得られることを特徴とする同期整流式ＤＣ−ＤＣコンバータ。
【請求項３】
請求項２に記載の同期整流式ＤＣ−ＤＣコンバータにおいて、
少なくとも前記コンデンサを除く前記ソフトスタート信号生成手段が、前記発振手段および第１，第２の比較手段と共通の半導体集積回路に組み込まれてなることを特徴とする同期整流式ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いわゆる非絶縁型ＤＣ／ＤＣコンバータとしての同期整流式ＤＣ／ＤＣコンバータにおいて、ＰＷＭ制御によってオンオフを繰り返し、オン時に直流入力電源によってインダクタを付勢する主スイッチング素子と、この主スイッチング素子と交互にオンオフを繰り返し、オン時に上記インダクタの電流の転流路を形成する同期整流用スイッチング素子との２つのスイッチング素子のオンオフ関係が入れ替わる際に、両スイッチング素子の貫通電流を防止するために設けられる、両スイッチング素子を一時オフ状態とする期間としてのデッドタイムを、特にコンバータのソフトスタート時にも、より簡単な回路で生成するようにした同期整流式ＤＣ／ＤＣコンバータに関するものである。
なお、以下各図において同一の符号は同一もしくは相当部分を示す。
【背景技術】
【０００２】
図５は従来の降圧型の同期整流式ＤＣ／ＤＣコンバータの概略の構成例を示す回路図である。このＤＣ／ＤＣコンバータは直流電源Ｅの不安定な直流入力電圧Ｖｉｎを、直流入力電圧Ｖｉｎより低い任意の安定な直流出力電圧Ｖｏｕｔに変換する機能を持つ。
同図において、０１は直流電源Ｅを繰り返し開閉し、インダクタ９を介して負荷１３側に印加する主スイッチング素子で、本例ではＰｃｈＭＯＳＦＥＴ（ＰＭＯＳとも略記する）からなる。また０２は基本的には主スイッチング素子０１と交互に開閉動作し、主スイッチング素子０１のオフ時にオンすることにより、インダクタ９の電流の転流路をダイオード１０に代わり低損失に形成する同期整流スイッチング素子で、本例ではＮｃｈＭＯＳＦＥＴ（ＮＭＯＳとも略記する）からなる。
なお、１０はスイッチング素子０１，０２が共にオフ状態になる後述のデッドタイムにおいてインダクタ９の電流の転流路を形成する転流ダイオード、１１は直流出力電圧Ｖｏｕｔを平滑化する平滑コンデンサ、１２は直流出力電圧Ｖｏｕｔを分圧して検出し、その検出電圧１２ａをスイッチング素子０１，０２の開閉を制御するＤＣ／ＤＣコンバータ制御用ＩＣ１００に伝える検出抵抗である。
【０００３】
次に、ＤＣ／ＤＣコンバータ制御用ＩＣ１００において、３は直流出力検出電圧１２ａを基準電圧８と比較し、その誤差電圧を増幅し帰還信号ＦＢとして出力する演算増幅器である。
１は発振器４から出力される定周期，定振幅の三角波信号Ｖｏｓｃと、帰還信号ＦＢ１（＝ＦＢ）およびソフトスタート信号ＣＳのうちの低レベル側の信号とを比較し、この低レベル側の信号が三角波信号Ｖｏｓｃを上回る期間にはＨレベル、同じく下回る期間にはＬレベルの信号を出力して主スイッチング素子０１の駆動用信号とするＰＷＭコンパレータである。
２は同じく三角波信号Ｖｏｓｃと、帰還信号ＦＢ１をレベルシフトした帰還信号ＦＢ２およびソフトスタート信号ＣＳのうちの低レベル側の信号とを比較し、この低レベル側の信号が三角波信号Ｖｏｓｃを上回る期間にはＨレベル、同じく下回る期間にはＬレベルの信号を出力して同期整流スイッチング素子０２の駆動用信号とするＰＷＭコンパレータである。
【０００４】
２１，２２は後述するソフトスタート時に後述するデッドタイムを作るための遅延回路で、遅延回路２１は、ＰＷＭコンパレータ１の出力がＨレベルからＬレベルに立下がる立下がりは遅滞なく伝達し、同出力がＬレベルからＨレベルに立上がる時のみ、この立上がりを所定の遅延時間ＤＬ１（図６，７参照）だけ遅らせ、これにより主スイッチング素子０１のターンオンをその分遅らせる役割を持っている。
一方、遅延回路２２は、ＰＷＭコンパレータ２の出力がＬレベルからＨレベルに立上がる立上がりは遅滞なく伝達し、同出力がＨレベルからＬレベルに立下がる時のみ、この立下がりを所定の遅延時間ＤＬ２（図６，７参照）だけ遅らせ、これにより同期整流スイッチング素子０２のターンオンをその分遅らせる役割を持っている。
６ＢはＰＷＭコンパレータ１の出力、従って遅延回路２１の出力を反転増幅し、主スイッチング素子０１のゲートを駆動するドライバとしてのバッファであり、７ＢはＰＷＭコンパレータ２の出力、従って遅延回路２２の出力を反転増幅し、同期整流スイッチング素子０２のゲートを駆動するドライバとしてのバッファである。
【０００５】
なお、演算増幅器３の出力としての帰還信号ＦＢはＰＷＭコンパレータ１にはそのまま帰還信号ＦＢ１として与えられ、ＰＷＭコンパレータ２には帰還信号ＦＢ（＝ＦＢ１）を電流源１４および抵抗Ｒ２により、（電流源１４の出力電流）×（抵抗Ｒ２）の電圧分高くレベルシフトした帰還信号ＦＢ２が与えられる。
また、電流源１５、ソフトスタート用外付コンデンサ１６、ＮＭＯＳ１７は後述のソフトスタート回路を構成し、コンデンサ１６の電圧がソフトスタート信号ＣＳとしてＰＷＭコンパレータ１，２に与えられる。
図５の回路の基本的な動作を簡単に述べると、定常動作時にはソフトスタート信号ＣＳはほぼコンバータ制御用ＩＣ１００の図外の電源電圧まで上昇して帰還信号ＦＢ１，ＦＢ２を上回るため、ＰＷＭコンパレータ１は帰還信号ＦＢ１と三角波信号Ｖｏｓｃとを比較して動作し、ＰＷＭコンパレータ２は帰還信号ＦＢ２と三角波信号Ｖｏｓｃとを比較して動作する。
【０００６】
そして例えば、直流出力検出電圧１２ａが基準電圧８に対して下降しようとすると帰還信号ＦＢ１，ＦＢ２が増大することから、この帰還信号ＦＢ１，ＦＢ２が三角波信号Ｖｏｓｃを上回る期間が増大し、且つ下回る期間が減少する。これにより、主スイッチング素子０１がオン（同期整流スイッチング素子０２がオフ）する期間が増大すると共にスイッチング素子０１がオフ（素子０２がオン）する期間が減少して直流出力検出電圧１２ａ、従って直流出力電圧Ｖｏｕｔの下降が防止される。
他方、直流出力検出電圧１２ａが基準電圧８に対して上昇しようとすると帰還信号ＦＢ１，ＦＢ２が減少することから、この帰還信号ＦＢ１，ＦＢ２が三角波信号Ｖｏｓｃを上回る期間が減少し、且つ下回る期間が増大する。これにより、スイッチング素子０１がオン（素子０２がオフ）する期間が減少すると共にスイッチング素子０１がオフ（素子０２がオン）する期間が増大して直流出力検出電圧１２ａ、従って直流出力電圧Ｖｏｕｔの上昇が防止される。
【０００７】
このようにして直流出力電圧Ｖｏｕｔを直流入力電圧Ｖｉｎより低い所定値に維持するようにスイッチング素子０１，０２のオン期間（換言すれば、スイッチング素子０１，０２のゲート駆動パルス幅）の比率（オンデューティともいう）、即ち、
オン期間比率＝（オン期間）／（オンオフの周期）
＝（オン期間）／（三角波信号Ｖｏｓｃの発振周期）
が制御（ＰＷＭ制御）される。
なお、この説明から明らかなようにオン期間比率の制御は、オフ期間比率の制御と同等である。
図６は、定常動作時における帰還信号ＦＢ１，ＦＢ２および三角波信号Ｖｏｓｃと、スイッチング素子０１，０２のオンオフのタイミングとの関係の例を示すタイムチャートである。帰還信号ＦＢ２が帰還信号ＦＢ１より所定のレベルシフト電圧分、高レベルにあることと遅延回路２１，２２の遅延動作によって、主スイッチング素子０１のオン期間は同期整流スイッチング素子０２のオフ期間内に、同期整流スイッチング素子０２のオン期間は主スイッチング素子０１のオフ期間内にそれぞれ納まっており、スイッチング素子０１，０２のオンオフの関係が反転する際の中間の期間にスイッチング素子０１，０２が共にオフとなる期間としてのデッドタイムが存在している。
【０００８】
ここで、時点ｔ１〜ｔ６の期間に着目すると、時点ｔ１、即ち帰還信号ＦＢ２が三角波信号Ｖｏｓｃを上回る時点ではＰＷＭコンパレータ２の出力はＬレベル→Ｈレベルに立上がり、この立上がりは遅延回路２２を経ても遅滞なくバッファ７Ｂに伝達され同期整流スイッチング素子０２は直ちにターンオフ駆動される。
次に時点ｔ２、即ち帰還信号ＦＢ１が三角波信号Ｖｏｓｃを上回る時点でもＰＷＭコンパレータ１の出力はＬレベル→Ｈレベルに立上がる。しかし、この立上がりは遅延回路２１によって遅延時間ＤＬ１だけ遅れて時点ｔ３にバッファ６Ｂに伝達され主スイッチング素子０１がターンオン駆動される。
このため、同期整流スイッチング素子０２のターンオフ時点ｔ１と主スイッチング素子０１のターンオン時点ｔ３との間には、帰還信号ＦＢ２とＦＢ１とのレベル差に基づく、時点ｔ１，ｔ２間のデッドタイムｔｄに、時点ｔ２，ｔ３間の遅延時間ＤＬ１が加わったデッドタイムが存在している。
【０００９】
また時点ｔ４、即ち帰還信号ＦＢ１が三角波信号Ｖｏｓｃを下回る時点ではＰＷＭコンパレータ１の出力はＨレベル→Ｌレベルに立下がり、この立下がりは遅延回路２１を経ても遅滞なくバッファ６Ｂに伝達され主スイッチング素子０１は直ちにターンオフ駆動される。
次に時点ｔ５、即ち帰還信号ＦＢ２が三角波信号Ｖｏｓｃを下回る時点でもＰＷＭコンパレータ２の出力はＨレベル→Ｌレベルに立下がる。しかしこの立下がりは遅延回路２２によって遅延時間ＤＬ２だけ遅れて時点ｔ６にバッファ７Ｂに伝達され同期整流スイッチング素子０２がターンオン駆動される。
このため、主スイッチング素子０１のターンオフ時点ｔ４と同期整流スイッチング素子０２のターンオン時点ｔ６との間には、帰還信号ＦＢ１とＦＢ２とのレベル差に基づく、時点ｔ４，ｔ５間のデッドタイムｔｄに、時点ｔ５，ｔ６間の遅延時間ＤＬ２が加わったデッドタイムが存在している。
【００１０】
同期整流式ＤＣ／ＤＣコンバータにおいて、スイッチング素子０１，０２のオンオフの関係が反転する際にこのようにデッドタイムを設ける理由は、スイッチング素子０１，０２の一方のターンオンと他方のターンオフを同時に行うとターンオフする素子のキャリアが消滅するのに僅かながら時間がかかることや、スイッチング素子０１，０２のオンオフの僅かなタイミングのずれなどにより、スイッチング素子０１，０２が共にオン状態となって素子０１，０２を貫通する電流（この場合は直流電源Ｅの短絡電流）が流れ、電源入出力電圧の瞬時低下や更にはスイッチング素子の破損等を招くおそれがあるためである。
図５の電流源１５、ソフトスタート用外付コンデンサ１６、ＮＭＯＳ１７からなるソフトスタート回路は、図５のＤＣ／ＤＣコンバータが起動する際、コンバータ出力電圧Ｖｏｕｔが小さく帰還信号ＦＢ１，ＦＢ２が定常動作時に比べて過大な値となっているため素子０１がオンのままとなり、大電流が流れて素子０１を破損するおそれがあるので、それを防止するため素子０１のオン期間を徐々に伸ばしてコンバータ出力電圧Ｖｏｕｔを徐々に立ち上げるために設けられている。
【００１１】
図７は図５のＤＣ／ＤＣコンバータの起動時におけるソフトスタート信号ＣＳおよび三角波信号Ｖｏｓｃと、スイッチング素子０１，０２のオンオフのタイミングとの関係の例を示すタイムチャートである。
コンバータの起動時には演算増幅器３のプラス入力に基準電圧８が、マイナス入力に検出抵抗１２からの検出電圧１２ａ、すなわちグランド電位がそれぞれ入力される。従って演算増幅器３が出力する帰還電圧ＦＢ、従って帰還電圧ＦＢ１，ＦＢ２はコンバータ制御用ＩＣ１００のほぼ電源電圧のＨレベルとなる。そのためＰＷＭコンパレータ１，２はソフトスタート用外付コンデンサ１６の電圧としてのソフトスタート信号ＣＳと三角波信号Ｖｏｓｃとを比較して動作する。
ところで、ＤＣ／ＤＣコンバータの停止状態ではＮＭＯＳ１７のゲートにＨレベルの電圧が印加されてＮＭＯＳ１７はオン状態にあり、ＮＭＯＳ１７のドレイン電位、従って外付コンデンサ１６の非接地側端子はグランド電位となる。この停止状態からＤＣ／ＤＣコンバータを起動させるにはＮＭＯＳ１７のゲート電位をグランド電位にする。
【００１２】
これによりＮＭＯＳ１７はオフ状態となり、電流源１５からの電流は外付コンデンサ１６の充電を開始し、その電圧としてのソフトスタート信号ＣＳは時間の経過と共に直線的に上昇する。従って、コンバータ起動時には主スイッチング素子０１のオン期間（同期整流スイッチング素子０２のオフ期間）と共にコンバータ出力電圧Ｖｏｕｔが漸増して出力電圧Ｖｏｕｔが急激に高くならないように制御される。
この場合のスイッチング素子０１，０２間のデッドタイムを説明すると、例えば時点ｔ１１、即ちソフトスタート信号ＣＳが三角波信号Ｖｏｓｃを上回る時点ではＰＷＭコンパレータ１，２の出力は共にＬレベル→Ｈレベルに立上がる。
このとき遅延回路２１，２２の存在により同期整流スイッチング素子０２は直ちにターンオフ駆動されるが、主スイッチング素子０１は遅延時間ＤＬ１だけ遅れてターンオン駆動され、素子０２のターンオフと素子０１のターンオンとの間には遅延時間ＤＬ１分のデッドタイムが存在している。
【００１３】
また時点ｔ１２、即ちソフトスタート信号ＣＳが三角波信号Ｖｏｓｃを下回る時点ではＰＷＭコンパレータ１，２の出力は共にＨレベル→Ｌレベルに立下がる。この場合も遅延回路２１，２２の存在により主スイッチング素子０１は直ちにターンオフ駆動されるが、同期整流スイッチング素子０２は遅延時間ＤＬ２だけ遅れてターンオン駆動され、素子０１のターンオフと素子０２のターンオンとの間には遅延時間ＤＬ２分のデッドタイムが存在している。
なお、特許文献１には、ソフトスタート期間中は、オンデューティ時間の長くなる同期整流用スイッチング素子をオフするようにし、コンバータ出力側（負荷側）に接続された電源から同期整流用スイッチング素子に過電流が流れることを防止する技術が開示されている。
【特許文献１】特開２００３―７０２３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述のように従来の同期整流式ＤＣ−ＤＣコンバータでは、交互に開閉を繰り返す主スイッチング素子０１と同期整流用スイッチング素子０２とのオンオフの関係が反転する際に必要なデッドタイムを、定常動作時にはＰＷＭコンパレータ１，２に与える帰還信号ＦＢ１，ＦＢ２間にレベル差を設けることと、ＰＷＭコンパレータ１，２の出力の立上がり，立下がりの一方を選択して遅延させる遅延回路２１，２２の遅延動作とによって得ており、コンバータ起動（ソフトスタート）時には遅延回路２１，２２の遅延動作によって得ている。
この場合、定常動作時において必要なデッドタイムは、帰還信号ＦＢ１，ＦＢ２間にレベル差を設けることのみで確保でき、遅延回路２１，２２の遅延動作は余分になる。このように従来の同期整流式ＤＣ−ＤＣコンバータには、ソフトスタート時のデッドタイムを生成する遅延回路２１，２２の存在によって定常動作時に無駄なデッドタイムが発生し、またコンバータの制御回路が複雑化しているという問題がある。
【００１５】
本発明は上記の問題を解消し、主スイッチング素子と同期整流用スイッチング素子との開閉が入れ替わる時に必要なデッドタイムを、コンバータのソフトスタート時にも、より簡単な回路で且つ定常時に無駄なデッドタイムを発生させずに生成することができる同期整流式ＤＣ−ＤＣコンバータを提供することを課題とする。
【課題を解決するための手段】
【００１６】
この課題を解決するために請求項１の同期整流式ＤＣ−ＤＣコンバータは、
繰り返しオンオフして少なくともオン時に直流入力電源（Ｅ）を介しインダクタ（９）を付勢する主スイッチング素子（０１）、該主スイッチング素子のオンオフと逆の動作でオンオフし、オン時に前記インダクタの電流の転流路を形成する同期整流スイッチング素子（０２）、前記インダクタの非直流入力電源側に現れる電圧を平滑化する平滑手段（平滑コンデンサ１１）を持ち、
定常時は前記主スイッチング素子および同期整流スイッチング素子のオン期間またはオフ期間の比率を制御して前記平滑手段から得られる直流出力電圧（Ｖｏｕｔ）を前記直流入力電源の電圧（Ｖｉｎ）と異なる所定値に維持するようにし、起動時は前記主スイッチング素子のオン期間および前記同期整流スイッチング素子のオフ期間の比率を時間の経過と共に漸増して前記直流出力電圧を前記所定値より充分低いレベルから前記所定値に向け緩やかに立ち上げるソフトスタートを行い、
前記主スイッチング素子と同期整流スイッチング素子とのオンオフの関係が逆転する際にこの２つのスイッチング素子を共に一時オフ状態とするデッドタイム（ｔｄ）を設けた同期整流式ＤＣ−ＤＣコンバータであって、
所定の上限レベルと下限レベルの間で上昇と下降を繰り返す三角波信号（Ｖｏｓｃ）を生成する発振手段（発振器４）、
レベルが時間と共に漸次上昇または下降する第１のソフトスタート信号（例えばＣＳ１）と、この第１のソフトスタート信号に対して所定のレベル差を持つ第２のソフトスタート信号（例えばＣＳ２）とを、この第１，第２のソフトスタート信号が少なくとも前記ソフトスタートの期間に前記三角波信号と交わるように生成するソフトスタート信号生成手段を備え、
前記ソフトスタート時において、前記主スイッチング素子が前記三角波信号と第１のソフトスタート信号とを比較する第１の比較手段（例えばＰＷＭコンパレータ１）を介し、該第１のソフトスタート信号が前記三角波信号と交わる時点ごとにオンからオフに、またはオフからオンに切替え駆動され、
同じく前記ソフトスタート時において、前記同期整流スイッチング素子が前記三角波信号と第２のソフトスタート信号とを比較する第２の比較手段（例えばＰＷＭコンパレータ２）を介し、該第２のソフトスタート信号が前記三角波信号と交わる時点ごとにオンからオフに、またはオフからオンに切替え駆動されるようにする。
【００１７】
また請求項２の同期整流式ＤＣ−ＤＣコンバータは、請求項１に記載の同期整流式ＤＣ−ＤＣコンバータにおいて、
前記ソフトスタート信号生成手段が、電流源（１５），抵抗（Ｒ１）およびコンデンサ（ソフトスタート用外付コンデンサ１６）の直列接続と、この同期整流式ＤＣ−ＤＣコンバータの起動開始時に前記電流源によって前記抵抗を介し前記コンデンサの充電または放電を開始させるスイッチ手段（ＮＭＯＳ１７）とを備え、
前記第１，第２のソフトスタート信号が前記抵抗の両端から得られるようにする。
また請求項３の同期整流式ＤＣ−ＤＣコンバータは、請求項２に記載の同期整流式ＤＣ
−ＤＣコンバータにおいて、
少なくとも前記コンデンサを除く前記ソフトスタート信号生成手段が、前記発振手段および第１，第２の比較手段と共通の半導体集積回路（ＤＣ−ＤＣコンバータ制御用ＩＣ２
００など）に組み込まれてなるようにする。
【００１８】
即ち、本発明の作用は、ソフトスタート用外付コンデンサ１６への定電流の充電路に直列に抵抗を挿入し、この抵抗の両端からレベル差のある２つのソフトスタート信号ＣＳ１，ＣＳ２を得てＰＷＭコンパレータ１，２に与えることで、コンバータの起動時（ソフトスタート時）において主スイッチング素子０１と同期整流スイッチング素子０１とのオンオフ関係が反転する際に必要なデッドタイムを生成するものである。
【発明の効果】
【００１９】
本発明によれば、同期整流式ＤＣ−ＤＣコンバータの起動時に、時間的に漸増するソフトスタート信号と三角波発振出力信号とを比較することにより、両信号が切り合う時点間の間隔として定まる主スイッチング素子０１のオン期間および同期整流スイッチング素子０２のオフ期間を時間と共に漸増してコンバータ出力電圧を緩やかに立ち上げる際、
主スイッチング素子のオンオフ期間を与えるソフトスタート信号ＣＳ１と同期整流スイッチング素子のオンオフ期間を与えるソフトスタート信号ＣＳ２との間にレベル差を設けて、スイッチング素子０１と０２とのオン，オフ関係が反転する際にスイッチング素子０１，０２が共に一時オフ状態となるデッドタイムを生成するようにしたので、
スイッチング素子０１，０２のオンオフを制御する制御回路の構成を、より簡単にしながら、コンバータ起動時における両スイッチング素子０１，０２の同時オンによる降圧型コンバータの電源短絡や昇圧型コンバータの出力コンデンサ短絡の発生を確実に回避でき、これによりコンバータ電源入出力の瞬時低下やスイッチング素子の破損を防止することができる。
【発明を実施するための最良の形態】
【００２０】
図１は本発明の一実施例としての降圧型の同期整流式ＤＣ−ＤＣコンバータの概略の構成を示す回路図、図２は同じく本発明の別の実施例としての昇圧型の同期整流式ＤＣ−ＤＣコンバータの概略の構成を示す回路図である。
図１の降圧型コンバータにおける主回路側の構成は図５と同じであるが、図１では主スイッチング素子（ＰＭＯＳ）を０１Ｂ、同期整流スイッチング素子（ＮＭＯＳ）を０２Ｂとして、図２の昇圧型コンバータの主スイッチング素子（ＮＭＯＳ）０１Ａ、同期整流スイッチング素子（ＰＭＯＳ）０２Ａと区別するようにしている。
図１のＤＣ−ＤＣコンバータ制御用ＩＣ２００と図５の従来のコンバータ制御用ＩＣ１００との違いは、図１ではソフトスタート回路の電流源１５からソフトスタート用外付コンデンサ１６を充電する定電流の充電路に抵抗Ｒ１を挿入し、抵抗Ｒ１の両端の電圧のうち電流源１５側の電圧ＣＳ２をＰＷＭコンパレータ２に、同じく外付コンデンサ１６側の電圧ＣＳ１をＰＷＭコンパレータ１にそれぞれ図５のソフトスタート信号ＣＳに代えて与えるようにして、遅延回路２１，２２を取り除いた点と、ＰＷＭコンパレータ１および２の出力をそれぞれ反転することなく増幅するバッファ６Ａおよび７Ａを新設し、昇圧型コンバータのスイッチング素子のドライバとするようにした点である。
【００２１】
図１の回路の定常時の基本的な動作は図５の場合と同様である。但しスイッチング素子０１Ａ，０２Ａ間のデッドタイムについては図６における遅延回路による余分な遅延時間ＤＬ１，ＤＬ２は存在せず、帰還信号ＦＢ１，ＦＢ２間のレベル差に基づくデッドタイムｔｄのみとなる。なおこの場合、図５，図６の主スイッチング素子０１と同期整流スイッチング素子０２をそれぞれ０１Ｂと０２Ｂに読み替える必要がある。
図２の構成については、制御回路側では図１のＤＣ−ＤＣコンバータ制御用ＩＣ２００が共用されて、ＰＷＭコンパレータ１の出力を反転せずに増幅するバッファ６Ａにより主スイッチング素子（ＮＭＯＳ）０１Ａのゲートを駆動し、ＰＷＭコンパレータ２の出力を反転せずに増幅するバッファ７Ａにより同期整流スイッチング素子（ＰＭＯＳ）０２Ａのゲートを駆動するようにしている。
【００２２】
また、図２の主回路側では主スイッチング素子０１Ａのオン時（同期整流スイッチング素子０２Ａのオフ時）にコンバータ入力電圧Ｖｉｎによってインダクタ９が付勢され、主スイッチング素子０１Ａのオフ時（同期整流スイッチング素子０２Ａのオン時）に、コンバータ入力電圧Ｖｉｎとインダクタ９の発生電圧との和電圧によって平滑コンデンサ１１が充電される。
そして、平滑コンデンサ１１の電圧としてのコンバータ出力電圧Ｖｏｕｔが図１と同様に検出抵抗１２によって分圧検出され、その検出電圧１２ａがコンバータ制御用ＩＣ２００の演算増幅器３に入力される。
なお、転流ダイオード１０は主スイッチング素子０１Ａおよび同期整流スイッチング素子０２Ａが共にオフ状態となるデッドタイムにおいてインダクタ９の電流の転流路となる。
【００２３】
このような構成のため、図２の昇圧型コンバータにおいても定常動作時における主スイッチング素子０１Ａと同期整流スイッチング素子０２Ａのオン，オフの関係は、図１の降圧型コンバータで説明した図６の主スイッチング素子０１と同期整流スイッチング素子０２の関係が当てはまり、両スイッチング素子０１Ａと０２Ａの同時オンが防止される。
なおこの場合、スイッチング素子０１と０２がそれぞれ０１Ａと０２Ａに読み替えられ、遅延時間ＤＬ１  ，ＤＬ２が共に０となる。
また、図２の定常動作時におけるコンバータ出力電圧ＶｏｕｔをＰＷＭ制御によって定電圧制御する際の主スイッチング素子０１Ａと同期整流スイッチング素子０２Ａのオン期間比率を変化する動作も、図５で説明した主スイッチング素子０１と同期整流スイッチング素子０２（従って図１の主スイッチング素子０１Ｂと同期整流スイッチング素子０２Ｂ）の場合と同様である。
【００２４】
即ち、図２の定常動作時において、コンバータ出力電圧Ｖｏｕｔが基準値より下降しようとすると主スイッチング素子０１Ａのオン期間（同期整流スイッチング素子０２Ａのオフ期間）が増大するように、同じくコンバータ出力電圧Ｖｏｕｔが基準値より上昇しようとすると主スイッチング素子０１Ａのオン期間（同期整流スイッチング素子０２Ａのオフ期間）が減少するように、それぞれＰＷＭ制御されてコンバータ出力電圧Ｖｏｕｔがコンバータ入力電圧Ｖｉｎより高い一定値に維持される。
次に図１、図２のコンバータの起動時におけるソフトスタートの動作を説明する。図３は図１，２のコンバータ起動時にＰＷＭコンパレータ１と２にそれぞれ与えられるソフトスタート信号ＣＳ１とＣＳ２の時間的推移を示す。
ここで時点ｔ０にコンバータの起動が開始されソフトスタート回路のＮＭＯＳ１７がオン状態からオフ状態に切換わったとすると、外付コンデンサ１６は電流源１５からの定電流によって充電が開始され、コンデンサ１６の電圧としてのソフトスタート信号ＣＳ１は図７のソフトスタート信号ＣＳと同様にグランドレベルから直線的に上昇する。
【００２５】
他方、ソフトスタート信号ＣＳ２は、ソフトスタート信号ＣＳ１に対して（電流源１５の出力電流）×（抵抗Ｒ１）の電圧分高くレベルシフトされた形で直線的に上昇する。こうしてソフトスタート信号ＣＳ１およびＣＳ２はほぼコンバータ制御用ＩＣ２００の図外の電源電圧に達して飽和する。
図４はこのソフトスタート期間における主スイッチング素子０１（０１Ａまたは０１Ｂ）と同期整流スイッチング素子０２（０２Ａまたは０２Ｂ）のオンオフの推移を示す。この場合、コンバータ出力電圧Ｖｏｕｔ、従ってその検出電圧１２ａが小さく、演算増幅器３の出力側の帰還信号ＦＢ１，ＦＢ２は図７の場合と同様にコンバータ制御用ＩＣ２００の電源電圧のレベルにあるため、ＰＷＭコンバータ１と２はそれぞれソフトスタート信号ＣＳ１とＣＳ２を三角波信号Ｖｏｓｃと比較して動作する。
【００２６】
即ち、主スイッチング素子０１のオン期間（同期整流スイッチング素子０２のオフ期間）、従ってコンバータ出力電圧Ｖｏｕｔは時間と共に漸増するが、この間も、主スイッチング素子０１のオン期間は同期整流スイッチング素子０２のオフ期間内に納まり、同期整流スイッチング素子０２のオン期間は主スイッチング素子０１のオフ期間内に納まっている。
このようにソフトスタート期間においても、スイッチング素子０１と０２のオン，オフの関係が反転する際のデッドタイムｔｄが従来より簡単な構成の制御回路で生成されてスイッチング素子０１，０２の同時オンが防止される。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施例としての降圧型同期整流式ＤＣ−ＤＣコンバータの概略構成を示す回路図
【図２】本発明の別の実施例としての昇圧型同期整流式ＤＣ−ＤＣコンバータの概略構成を示す回路図
【図３】図１、図２のソフトスタート信号の時間的推移を示すタイムチャート
【図４】図３のソフトスタート信号に基づき生成されるデッドタイムを説明するタイムチャート
【図５】従来の降圧型同期整流式ＤＣ−ＤＣコンバータの概略の構成例を示す回路図
【図６】図５に示す回路の定常動作時における主スイッチング素子と同期整流スイッチング素子のオンオフのタイミングとデッドタイムを説明するタイムチャート
【図７】図５に示す回路のソフトスタート時における主スイッチング素子と同期整流スイッチング素子のオンオフのタイミングとデッドタイムを説明するタイムチャート
【符号の説明】
【００２８】
０１（０１Ａ，０１Ｂ）    主スイッチング素子
０２（０２Ａ，０２Ｂ）    同期整流スイッチング素子
１，２                    ＰＷＭコンパレータ
３                        演算増幅器
４                        発振器
６Ａ，６Ｂ、７Ａ，７Ｂ    バッファ
８                        基準電圧
９                        インダクタ
１０                      転流ダイオード
１１                      平滑コンデンサ
１２                      検出抵抗
１２ａ                    検出抵抗の検出電圧
１３                      負荷
１４，１５                電流源
１６                      ソフトスタート用外付コンデンサ
１７                      ＮＭＯＳ
Ｒ１，Ｒ２                抵抗
２００                    ＤＣ−ＤＣコンバータ制御用ＩＣ
Ｅ                        直流入力電源
Ｖｉｎ                    直流入力電源の電圧
Ｖｏｕｔ                  直流出力電圧（ＤＣ−ＤＣコンバータ出力）
Ｖｏｓｃ                  三角波信号
ＦＢ，ＦＢ１，ＦＢ２      帰還信号
ＣＳ１，ＣＳ２            ソフトスタート信号
【図１】
2005210820.tif 000003
【図２】
2005210820.tif 000004
【図３】
2005210820.tif 000005
【図４】
2005210820.tif 000006
【図５】
2005210820.tif 000007
【図６】
2005210820.tif 000008
【図７】
2005210820.tif 000009