(57)【要約】【課題】  ２次側ユニット１２に接続した負荷１３の駆動制御を、１次側ユニット９の操作部１８に具備したスイッチを操作することにより、迅速，確実に変更することのできる制御用非接触電源装置を提供する。【解決手段】  操作部１８の各種スイッチ２４ａ〜２４ｄの操作内容に対応した２進数データを出力する第１のコントローラ１９と、この２進数データを２種類の周波数からなる高周波信号に変換する切換回路２０と、前記高周波信号を２次側に伝達する第１の結合トランス１５と、前記２次側に伝達した高周波信号をパルス信号に変換するノイズフィルタ回路４４と、このパルス信号から前記２進数データを復調させるデータ復調回路５６と、復調した２進数データに基づき、負荷１３を制御する第２のコントローラ４６を備えて構成した。【選択図】        図２
2005160179.tif 000002
【特許請求の範囲】
【請求項１】
１次側巻線を巻回した１次コアと２次側巻線を巻回した２次コアを分離可能に構成した第１の結合トランスと、上アーム用のスイッチング素子と下アーム用のスイッチング素子のスイッチング動作によって前記１次側巻線を励磁する給電回路と、所定の操作指示に従って、あらかじめ対応させた２進数データを出力する第１のコントローラと、該第１のコントローラが出力する２進数データを相違する２つの周波数からなる高周波信号に変換して出力する切換回路と、前記上アーム用のスイッチング素子と下アーム用のスイッチング素子間で短絡事故が発生することを防止するデッドタイム生成回路と、前記切換回路の出力に応じたタイミングで前記上アーム用のスイッチング素子と下アーム用のスイッチング素子をオン／オフさせるドライブ回路と、起動時に前記ドライブ回路の入力信号が不定となることを防止する信号確定回路と、前記第１の結合トランスの２次側に発生する励磁電圧の周波数を確認する周波数確認回路と、該周波数確認回路の出力に含まれるノイズ成分を除去するノイズキャンセラー回路と、該ノイズキャンセラー回路の出力電圧波形から前記第１のコントローラより出力される前記２進数データを復調するデータ復調回路と、該データ復調回路の出力に基づき、前記負荷に制御信号を送信する第２のコントローラを具備して構成したことを特徴とする制御用非接触電源装置。
【請求項２】
前記第１のコントローラは、一定周期のクロック信号を出力する機能を具備し、前記切換回路は、前記クロック信号を分周して出力する分周回路と、該分周回路の出力と前記第１のコントローラが出力する２進数データに基づき、所定のトリガパルスを出力するトリガパルス発振回路と、前記トリガパルスに応じて周波数の異なる２つのパルス列からなる前記高周波信号を出力するフリップフロップ回路を具備して構成したことを特徴とする請求項１記載の制御用非接触電源装置。
【請求項３】
前記デッドタイム生成回路は、第１の反転回路の入力と前記フリップフロップ回路の非反転出力端子間に接続された抵抗とコンデンサの直列回路からなる遅延回路と、前記第１の反転回路の出力を一方の入力とし、前記フリップフロップ回路の反転出力端子を他方の入力とするＮＡＮＤ論理素子およびＮＯＲ論理素子と、該ＮＯＲ論理素子の出力を入力とする第２の反転回路から構成されることを特徴とする請求項１，２記載の制御用非接触電源装置。
【請求項４】
前記第１のコントローラは、起動時に所定のディレイタイムを計測するタイマ機能と、前記ディレイタイム計測後に、所定の信号を出力する機能を具備し、前記信号確定回路は、前記分周回路の任意の出力信号からノイズ成分を除去するハイパスフィルタ回路と、該ハイパスフィルタ回路の出力信号から高周波成分を除去するローパスフィルタ回路と、該ローパスフィルタ回路の出力を反転して出力する反転出力回路と、前記第１のコントローラがディレイタイム計測後に出力する信号と、前記反転出力回路の出力を受けて、前記ドライブ回路の入力電圧のオン／オフを制御する入／切回路を具備して構成したことを特徴とする請求項１ないし３記載の制御用非接触電源装置。
【請求項５】
前記第１のコントローラは、周波数の異なる２種類のパルス信号を常時出力する機能を具備し、前記切換回路は、前記第１のコントローラが出力する前記２進数データを基に、２種類の前記パルス信号の何れかを高周波信号として出力するスイッチング回路を具備して構成したことを特徴とする請求項１記載の制御用非接触電源装置。
【請求項６】
前記第１のコントローラは、起動時に所定のディレイタイムを計測するタイマ機能と、前記ディレイタイム計測後に、所定の信号を出力する機能を具備し、前記信号確定回路は、前記第１のコントローラから出力される周波数の相違する２種類のパルス信号の何れかの信号からノイズ成分を除去するハイパスフィルタ回路と、該ハイパスフィルタ回路の出力信号から高周波成分を除去するローパスフィルタ回路と、該ローパスフィルタ回路の出力を反転して出力する反転出力回路と、前記第１のコントローラがディレイタイム計測後に出力する信号と、前記反転出力回路の出力を受けて、前記ドライブ回路の入力電圧のオン／オフを制御する入／切回路を具備して構成したことを特徴とする請求項５記載の制御用非接触電源装置。
【請求項７】
前記給電回路は、ハーフブリッジ方式によって高周波電流を１次側巻線に印加し、これを励磁するように構成したことを特徴とする請求項１ないし６記載の制御用非接触電源装置。
【請求項８】
前記給電回路は、プッシュプル方式によって高周波電流を１次側巻線に印加し、これを励磁するように構成したことを特徴とする請求項１ないし６記載の制御用非接触電源装置。
【請求項９】
前記データ復調回路は、前記励磁電圧波形に同期したタイミング信号を生成するタイミング信号発生回路と、前記タイミング信号の特定周期内に含まれる前記第２のコントローラが出力するクロック信号のパルス数を計数するカウンタ回路と、該カウンタ回路が計数したカウント数から前記励磁電圧波形の周波数の変化を検出する周波数判定回路と、該周波数判定回路の出力から前記励磁電圧波形に含まれる異なる２つの周波数を２進数データに変換して出力する出力変換回路を具備して構成したことを特徴とする請求項１ないし８記載の制御用非接触電源装置。
【請求項１０】
前記データ復調回路は、一定周期のパルス信号を発振する基本波発振回路と、前記２次側巻線の励磁電圧と前記基本波発振回路が出力するパルス信号の電圧値を入力するＡＮＤ論理素子と、該ＡＮＤ論理素子の出力端に接続される直列共振回路と、該直列共振回路の出力を整流・平滑する整流平滑回路と、該整流平滑回路の出力電圧と閾値となる基準電圧値とを比較し、その比較結果を２値的に出力する比較回路を具備して構成したことを特徴とする請求項１ないし８記載の制御用非接触電源装置。
【請求項１１】
前記周波数確認回路は、前記第１の結合トランスの励磁電圧を降圧して出力する第２の結合トランスによって構成したことを特徴とする請求項１ないし１０記載の制御用非接触電源装置。
【請求項１２】
前記２次側巻線とノイズキャンセラー回路間に第３の結合トランスと共振回路を結線し、前記第３の結合トランスは、その１次側巻線の一端を前記第１の結合トランスを構成する２次側巻線の一端に接続し、前記第３の結合トランスの１次側巻線の他端を当該第３の結合トランスの２次側巻線の一端と前記第２の結合トランスの１次側巻線の一端に接続し、前記共振回路は、その一端を前記第３の結合トランスの１次側巻線の他端と該第３の結合トランスの２次側巻線の一端および前記第２の結合トランスの１次側巻線の一端とに接続し、その他端を前記第１の結合トランスの２次側巻線の他端と前記第２の結合トランスの１次側巻線の他端に接続して、前記第１の結合トランスを構成する２次側巻線の他端と、前記第３の結合トランスを構成する２次側巻線の他端とから交番電圧を出力するように構成したことを特徴とする請求項１１記載の制御用非接触電源装置。
【請求項１３】
前記２次側巻線とノイズキャンセラー回路間に第３の結合トランスと共振回路を結線し、前記第３の結合トランスは、その１次側巻線の一端を前記第１の結合トランスの２次側巻線の一端に接続し、前記第３の結合トランスの１次側巻線の他端を当該第３の結合トランスの２次側巻線の一端に接続し、前記共振回路は、その一端を前記第２の結合トランスの１次側巻線の他端と該第２の結合トランスの２次側巻線の一端に接続し、前記共振回路の他端を前記第１の結合トランスの２次側巻線の他端に接続して、前記第１の結合トランスを構成する２次側巻線の他端と、前記第３の結合トランスを構成する２次側巻線の他端とから交番電圧を出力するとともに、前記第２の結合トランスを前記第３の結合トランスの１次コアに巻回した前記１次側巻線と、第２の結合トランスの２次側巻線を巻回する２次コアに巻回した降圧巻線によって構成したことを特徴とする請求項１１記載の制御用非接触電源装置。
【請求項１４】
前記第２の結合トランスは、前記第１の結合トランスの１次コアに巻回した前記１次側巻線と、前記第１の結合トランスの２次側巻線を巻回する２次コアに巻回した降圧巻線によって構成したことを特徴とする請求項１１記載の制御用非接触電源装置。
【請求項１５】
前記周波数確認回路は、前記第１の結合トランスの２次側励磁電流によってオン／オフするフォトカプラによって構成したことを特徴とする請求項１ないし１０記載の制御用非接触電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御用非接触電源装置に関し、２次側ユニットに接続される対象負荷の制御を、１次側ユニットの操作によって、迅速・確実に実行することのできる制御用非接触電源装置に関する。
【背景技術】
【０００２】
従来から、結合トランスの１次側と２次側をそれぞれ収容する１次側ユニットと２次側ユニットを分離可能に構成して、前記１次側ユニットと２次側ユニットを対向させた状態で、前記結合トランスの電磁誘導作用を利用して、１次側ユニットから２次側ユニットへ非接触に電力を供給する、所謂、非接触給電装置は存在する。
【０００３】
前記非接触給電装置を使用する場合は、前記１次側ユニットの電源コードを屋内コンセント等の電源部に差し込み、前記１次側ユニットと２次側ユニット間に金属以外の介在物（窓ガラス等）を挟んで対向配置させることにより、前記１次側ユニットの１次側巻線と２次側ユニットの２次側巻線から前記結合トランスを形成する。
【０００４】
そして、前記１次側ユニットに備えた起動スイッチを投入して、前記電源部から１次側ユニットに電力を供給することにより、窓ガラス等の介在物を挟んで形成した前記結合トランスの電磁誘導作用を利用して、１次側ユニットから２次側ユニットへ非接触に電力を供給し、２次側ユニットに接続した、例えば、電飾等の負荷を駆動（点灯等）させている。
【０００５】
しかし、前記２次側ユニットに接続した電飾の点灯パターン等を切り替える場合、前記点灯パターンの制御回路は通常２次側ユニットに設けられることが多いため、その操作スイッチも必然的に２次側ユニットに具備しなければならない。
【０００６】
したがって、前記１次側ユニットと２次側ユニットを窓ガラス等の介在物を挟んで屋内と屋外に配置して使用する場合など、前記電飾の点灯パターンを切り替えるためには、一旦屋外へ脚を運んで前記操作スイッチを操作する必要があり、利便性に欠けていた。
【０００７】
そこで、本出願人は、前記問題を解決するために、２次側ユニットに接続した電飾等の負荷を１次側ユニットから操作・制御することのできる制御用非接触電源装置を提案した（特許文献１参照）。
【０００８】
この制御用非接触電源装置によれば、［特許文献１］記載の図１に示す駆動回路３の押しボタンスイッチ３１を押下（オン）することにより、この押しボタンスイッチ３１が押下されている間、抵抗Ｒ２が短絡され、駆動ＩＣ３３の入力端子ＲＩＮに接続される抵抗値が変化する。
【０００９】
これにより、駆動ＩＣ３３の発振周波数が結合トランス４の２次側巻線４２ｃと共振用コンデンサＣ３とで定まる共振周波数から外れ、結合トランス４の出力電圧は、押しボタンスイッチ３１が押下される以前の最適値から降下する。
【００１０】
つまり、押しボタンスイッチ３１がオンした状態の抵抗Ｒ１，Ｒ３とコンデンサＣ２とで定まる駆動ＩＣ３３の発振周波数が、結合トランス４の２次側巻線４２ｃと共振用コンデンサＣ３とで定まる共振周波数と大きく異なるように予め設定されているのである。
【００１１】
この結果、前記押しボタンスイッチ３１が押下されると、駆動ＩＣ３３の発振周波数が２次側巻線４２ｃと共振用コンデンサＣ３とで定まる共振周波数から大きく逸脱して、結合トランス４の出力が略ゼロボルトになる。
【００１２】
前記結合トランス４の出力ボルトがゼロボルトになると、ＬＥＤ駆動回路６の低電圧ダイオードＺＤ１がオフして、トランジスタＱ３のベース電流が流れなくなり、トランジスタＱ３がオフする。トランジスタＱ３がオフすると、抵抗Ｒ８を介してトランジスタＱ３に流れていたコレクタ電流がトランジスタＱ４のベースに流れ込み、トランジスタＱ４がオンする。トランジスタＱ４がオンすると、マイコン６２の入力端子ＩＮへの入力がＨレベルからＬレベルに転じ、この信号の変化を契機として、マイコン６２によってＬＥＤの駆動パターンが次のパターンに切り替えられる。
【００１３】
その後、押しボタンスイッチ３１がオフされると、結合トランス４の出力電圧は元の電圧に復帰するので、オフされていた定電圧ダイオードＺＤ１も、再びオンされて、これによりトランジスタＱ３にベース電流が流れるため、該トランジスタＱ３はオンする。
【００１４】
前記トランジスタＱ３がオンすると、トランジスタＱ４のベース電流は流れなくなるので、トランジスタＱ４はオフして、マイコン６２の入力端子ＩＮへの入力がＬレベルからＨレベルに復帰する。以降、前記押しボタンスイッチ３１が押下される毎に、マイコン６２の入力端子ＩＮへの入力がＨレベルからＬレベルに転じ、これを契機としてＬＥＤの駆動パターンが前記マイコン６２によって次のパターンへと切り替えられるのである。
【特許文献１】特開２００３−１８８４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
然るに、前記［特許文献１］記載の制御用非接触電源装置は、ＬＥＤの駆動パターンを、単一の押しボタンスイッチ３１を押下することによって、マイコン６２の入力端子ＩＮへの入力をＨレベルからＬレベルに転じ、これを契機としてＬＥＤの駆動パターンが前記マイコン６２によって次のパターンへと切り替えられる構成であるので、ある特定の駆動パターンで前記ＬＥＤを駆動させたい場合、利用者は、マイコン６２を希望するＬＥＤの駆動パターンに設定するために、押しボタンスイッチ３１を複数回押下する必要があった。
【００１６】
つまり、前記マイコン６２には、ＬＥＤの駆動パターンがあらかじめ複数種類用意されており、利用者が押しボタンスイッチ３１を押下する毎に、予め決定した順番、または、ランダムに決定される順番に従って、複数用意した駆動パターンの中から特定の駆動パターンを択一的に選択して、ＬＥＤを点灯等させる構成であるので、１回の押下操作によって、選択したい駆動パターンが得られることは殆どなく、また、あらかじめ用意する駆動パターンが多種になるほど、希望する駆動パターンの選択に多くの時間を費やしてしまうといった問題があった。
【００１７】
そこで、本発明は、２次側ユニットに接続される負荷の制御を１次側ユニットに具備したスイッチの簡単な操作によって、迅速・確実に希望する制御状態に移行させることのできる制御用非接触電源装置を提供する。
【課題を解決するための手段】
【００１８】
第１の局面によれば、１次側巻線を巻回した１次コアと２次側巻線を巻回した２次コアを分離可能に構成した第１の結合トランスと、上アーム用のスイッチング素子と下アーム用のスイッチング素子のスイッチング動作によって前記１次側巻線を励磁する給電回路と、所定の操作指示に従って、あらかじめ対応させた２進数データを出力する第１のコントローラと、該第１のコントローラが出力する２進数データを相違する２つの周波数からなる高周波信号に変換して出力する切換回路と、前記上アーム用のスイッチング素子と下アーム用のスイッチング素子間で短絡事故が発生することを防止するデッドタイム生成回路と、前記切換回路の出力に応じたタイミングで前記上アーム用のスイッチング素子と下アーム用のスイッチング素子をオン／オフさせるドライブ回路と、起動時に前記ドライブ回路の入力信号が不安定になることを防止する信号確定回路と、前記第１の結合トランスの２次側に発生する励磁電圧の周波数を確認する周波数確認回路と、該周波数別回路の出力に含まれるノイズ成分を除去するノイズキャンセラー回路と、該ノイズキャンセラー回路の出力電圧波形から前記第１のコントローラより出力される前記２進数データを復調するデータ復調回路と、該データ復調回路の出力に基づき、前記負荷に制御信号を送信する第２のコントローラを具備して構成した。
【００１９】
第２の局面によれば、第１の局面において、前記第１のコントローラは、一定周期のクロック信号を出力する機能を具備し、前記切換回路は、前記クロック信号を分周して出力する分周回路と、該分周回路の出力と前記第１のコントローラが出力する２進数データに基づき、所定のトリガパルスを出力するトリガパルス発振回路と、前記トリガパルスに応じて周波数の相違する２種類のパルス列からなる前記高周波信号を出力するフリップフロップ回路を具備して構成した。
【００２０】
第３の局面によれば、第１，２の局面において、前記デッドタイム生成回路は、第１の反転素子の入力と前記フリップフロップ回路の非反転出力端子間に接続された抵抗とコンデンサの直列回路からなる遅延回路と、前記第１の反転素子の出力を一方の入力とし、前記フリップフロップ回路の反転出力端子を他方の入力とするＮＡＮＤ論理素子およびＮＯＲ論理素子と、該ＮＯＲ論理素子の出力を入力とする第２の反転素子から構成した。
【００２１】
第４の局面によれば、第１ないし３の局面において、前記第１のコントローラは、起動時に所定のディレイタイムを計測するタイマ機能と、前記ディレイタイム計測後に、所定の信号を出力する機能を具備し、前記信号確定回路は、前記分周回路の任意の出力信号からノイズ成分を除去するハイパスフィルタ回路と、該ハイパスフィルタ回路の出力信号から高周波成分を除去するローパスフィルタ回路と、該ローパスフィルタ回路の出力を反転して出力する反転出力回路と、前記第１のコントローラがディレイタイム計測後に出力する信号と前記反転出力回路の出力を受けて、前記ドライブ回路の入力電圧のオン／オフを制御する入／切回路を具備して構成した。
【００２２】
第５の局面によれば、第１の局面において、前記第１のコントローラは、周波数の異なる２種類のパルス信号を常時出力する機能を具備し、前記切換回路は、前記第１のコントローラが出力する前記２進数データを基に、２種類の前記パルス信号の何れかを高周波信号として出力するスイッチング回路を具備して構成した。
【００２３】
第６の局面によれば、第５の局面において、前記第１のコントローラは、起動時に所定のディレイタイムを計測するタイマ機能と、前記ディレイタイム計測後に、所定の信号を出力する機能を具備し、前記信号確定回路は、前記第１のコントローラから出力される周波数の相違する２種類のパルス信号の何れかの信号からノイズ成分を除去するハイパスフィルタ回路と、該ハイパスフィルタ回路の出力信号から高周波成分を除去するローパスフィルタ回路と、該ローパスフィルタ回路の出力を反転して出力する反転出力回路と、前記第１のコントローラがディレイタイム計測後に出力する信号と、前記反転出力回路の出力を受けて、前記ドライブ回路の入力電圧のオン／オフを制御する入／切回路を具備して構成した。
【００２４】
第７の局面によれば、第１ないし６の局面において、前記給電回路は、ハーフブリッジ方式によって高周波電流を１次側巻線に印加し、これを励磁するように構成した。
【００２５】
第８の局面によれば、第１ないし６の局面において、前記給電回路は、プッシュプル方式によって高周波電流を１次側巻線に印加し、これを励磁するように構成した。
【００２６】
第９の局面によれば、第１ないし８の局面において、前記データ復調回路は、前記励磁電圧波形に同期したタイミング信号を生成するタイミング信号発生回路と、前記タイミング信号の特定周期内に含まれる前記第２のコントローラが出力するクロック信号のパルス数を計数するカウンタ回路と、該カウンタ回路が計数したカウント数から前記励磁電圧波形の周波数の変化を検出する周波数判定回路と、該周波数判定回路の出力から前記励磁電圧波形に含まれる異なる２つの周波数を２進数データに変換して出力する出力変換回路を具備して構成した。
【００２７】
第１０の局面によれば、第１ないし８の局面において、前記データ復調回路は、一定周期のパルス信号を発振する基本波発振回路と、前記２次側巻線の励磁電圧と前記基本波発振回路が出力するパルス信号の電圧値を入力するＡＮＤ論理素子と、該ＡＮＤ論理素子の出力端に接続される直列共振回路と、該直列共振回路の出力を整流・平滑する整流平滑回路と、該整流平滑回路の出力電圧と閾値となる基準電圧値とを比較し、その比較結果を２値的に出力する比較回路を具備して構成した。
【００２８】
第１１の局面によれば、第１ないし１０の局面において、  前記周波数確認回路は、前記第１の結合トランスの励磁電圧を降圧して出力する第２のトランスによって構成した。
【００２９】
第１２の局面によれば、第１１の局面において、前記２次側巻線とノイズキャンセラー回路間に第３の結合トランスと共振回路を結線し、前記第３の結合トランスは、その１次側巻線の一端を前記第１の結合トランスを構成する２次側巻線の一端に接続し、前記第３の結合トランスの１次側巻線の他端を当該第３の結合トランスの２次側巻線の一端と前記第２の結合トランスの１次側巻線の一端に接続し、前記共振回路は、その一端を前記第３の結合トランスの１次側巻線の他端と該第３の結合トランスの２次側巻線の一端および前記第２の結合トランスの１次側巻線の一端とに接続し、その他端を前記第１の結合トランスの２次側巻線の他端と前記第２の結合トランスの１次側巻線の他端、若しくは、前記第３の結合トランスの２次側巻線の他端に接続して、前記第１の結合トランスを構成する２次側巻線の他端と、前記第３の結合トランスを構成する２次側巻線の他端とから交番電圧を出力するように構成した。
【００３０】
第１３の局面によれば、第１１の局面において、前記２次側巻線とノイズキャンセラー回路間に第３の結合トランスと共振回路を結線し、前記第３の結合トランスは、その１次側巻線の一端を前記第１の結合トランスの２次側巻線の一端に接続し、前記第３の結合トランスの１次側巻線の他端を当該第３の結合トランスの２次側巻線の一端に接続し、前記共振回路は、その一端を前記第２の結合トランスの１次側巻線の他端と該第２の結合トランスの２次側巻線の一端に接続し、前記共振回路の他端を前記第１の結合トランスの２次側巻線の他端、若しくは、前記第３の結合トランスを構成する２次側巻線の他端に接続して、前記第１の結合トランスを構成する２次側巻線の他端と、前記第３の結合トランスを構成する２次側巻線の他端とから交番電圧を出力するとともに、前記第２の結合トランスを前記第３の結合トランスの１次コアに巻回した１次側巻線と、第２の結合トランスの２次側巻線を巻回する２次コアに巻回した降圧巻線によって構成した。
【００３１】
第１４の局面によれば、第１１の局面において、前記第２の結合トランスは、前記第１の結合トランスの１次コアに巻回した１次側巻線と、前記第１の結合トランスの２次側巻線を巻回する２次コアに巻回した降圧巻線によって構成した。
【００３２】
第１５の局面によれば、第１ないし１０の局面において、前記周波数確認回路は、前記第１の結合トランスの２次側励磁電流によってオン／オフするフォトカプラによって構成した。
【発明の効果】
【００３３】
請求項１記載の発明によれば、制御用非接触電源装置の１次側に具備した第１のコントローラによって、操作指示内容に対応した２進数データを出力し、この２進数データを、前記切換回路によって、相違する２つの周波数からなる高周波信号に変換して出力する。そして、前記高周波信号に応じたタイミングで１次側巻線を励磁する上アーム用のスイッチング素子と下アーム用のスイッチング素子を動作させ、第１の結合トランスの２次側巻線に発生した励磁電圧を、周波数確認回路とノイズキャンセラー回路を介してデータ復調回路により復調させることができる。第２のコントローラは、前記データ復調回路によって復調したデータに基づき、負荷の制御信号を出力する構成であるので、制御用非接触電源装置の２次側に接続した負荷を、１次側から操作指示した指示内容に従って確実に駆動させることができ、負荷の駆動状態を変更する際に２次側に回り込む必要は一切なく、操作時の煩わしさを軽減することができる。
【００３４】
請求項２記載の発明によれば、第１のコントローラから発振される一定周期のクロック信号を分周回路によって分周して出力し、この出力と前記第１のコントローラから出力される２進数データによって決定される所定のトリガパルスをトリガパルス発振回路から発振する。このトリガパルスに基づいて、フリップフロップ回路から周波数の相違する２種類のパルス列からなる高周波信号を出力する構成であるので、１次側による操作指示（負荷の制御信号）の内容を第１のコントローラによって２進数データとして簡単に表現できるとともに、前記第１のコントローラから出力した２進数データを、第１の結合トランスの電磁誘導作用によって、１次側巻線から２次側巻線へ伝達可能な高周波信号に簡単，確実に変換することができる。
【００３５】
請求項３記載の発明によれば、１次側をデッドタイム生成回路を備えて構成したので、上アーム用のスイッチング素子と下アーム用のスイッチング素子間の短絡事故の発生を確実に阻止することができる。また、前記デッドタイム生成回路は、抵抗とコンデンサからなる遅延回路と、第１，２の反転素子、および、ＮＡＮＤ論理素子とＮＯＲ論理素子からなる構成であるため、回路を非常に単純かつ安価に構成することが可能となる。
【００３６】
請求項４記載の発明によれば、前記上，下アーム用のスイッチング素子をオン／オフさせるドライブ回路の入力電圧を、装置の起動後、所定時間経過後に供給する構成であるので、起動時に前記ドライブ回路に入力される信号が不定となって、前記ドライブ回路の動作に不具合が生じる可能性を排除することができる。
【００３７】
請求項５記載の発明によれば、第１のコントローラから常時出力される周波数が互いに相違する２種類のパルス信号の何れかを、第１のコントローラが出力する２進数データに基づき高周波信号として出力するスイッチング回路を具備して切換回路を構成したので、前記切換回路をより一層単純に構成して、第１のコントローラが出力する２進数データを、周波数の異なる２種類のパルス列からなる高周波信号に簡単，確実に変換することが可能となる。
【００３８】
請求項６記載の発明によれば、請求項５記載の発明同様、前記上，下アーム用のスイッチング素子をオン／オフさせるドライブ回路の入力電圧を、装置の起動後、所定時間が経過した後に供給する構成であるので、起動時において、前記ドライブ回路の入力信号が不定状態となり、前記ドライブ回路の動作に不具合が生じる可能性を確実に排除することが可能となる。
【００３９】
請求項７記載の発明によれば、前記給電回路にハーフブリッジ方式を採用することによって、第１の結合トランスを小型化して、装置自体をコンパクトに構成できるとともに、第１の結合トランスのコアの利用効率を高くして、効率的な電力供給を実現することができる。
【００４０】
請求項８記載の発明によれば、前記給電回路にプッシュプル方式を採用することによって、前記給電回路の回路構成をより一層簡素化することができ、かつ、第１の結合トランスのコアの利用効率の高い、効率的な電力供給を実現することができる。
【００４１】
請求項９記載の発明によれば、第１の結合トランスの電磁誘導作用により２次側巻線に発生する励磁電圧波形から、タイミング信号発生回路、カウンタ回路、周波数判定回路、出力変換回路を介すことにより、１次側に具備した第１のコントローラから出力される２進数データを２次側において完全に復調することができるので、２次側に接続した負荷を１次側にて生成した信号を利用して確実に駆動させることができる。
【００４２】
請求項１０記載の発明によれば、１次側で生成した２進数データを２次側で復調して２次側に接続した負荷を駆動制御するので、前記負荷の制御信号を２進数データとして表現して２次側へ確実に伝達することができ、前記負荷の駆動状態を変更する際は、従来のように、１次側に備えた操作手段（単独の押しボタンスイッチ等）を複数回操作して、目的とする駆動状態に移行させる必要はなく、操作時の煩わしさを解消することができる。
【００４３】
請求項１１記載の発明によれば、第１の結合トランスの２次側に発生する励磁電圧を降圧して、後段に接続されるノイズキャンセラー回路に出力するので、前記ノイズキャンセラー回路を通過した信号は、前記第１の結合トランスの１次側から送信された高周波信号の周波数が特定可能な信号へと確実に変換することができる。
【００４４】
請求項１２記載の発明によれば、２次側に接続される負荷の大きさの変動に合わせて、第２の結合トランスを構成する２次側巻線の電流が変化し、この電流の変化が第２の結合トランスを構成する２次側巻線の電圧に変換される構成であるので、負荷の大きさの変動に合わせて、２次側の出力電圧を自動的に制御することが可能となり、前記負荷が過電圧によって破壊されることを確実に防止することができる。
【００４５】
請求項１３記載の発明によれば、請求項１１同様、負荷の大きさの変動に合わせて、２次側の出力電圧を自動的に制御することができるとともに、第２の結合トランスを第３の結合トランスとその構成部材を共有して製作することができるので、製品コストの削減と、装置の小型化を実現できる。
【００４６】
請求項１４記載の発明によれば、請求項１１，１２同様、負荷に過電圧が供給されることを確実に阻止できるとともに、第２の結合トランスを第１の結合トランスの構成部材を利用して構成するので、製品コストを削減でき、かつ、装置を小型に構成することが可能となる。
【００４７】
請求項１５記載の発明によれば、前記周波数確認回路を２次側励磁電流によりオン／オフ動作するフォトカプラを利用して構成したので、前記周波数確認回路に結合トランスを利用する場合と比較して、装置をより一層コンパクトに構成することができる。
【発明を実施するための最良の形態】
【００４８】
結合トランスの２次側に接続した負荷の駆動を１次側から制御可能であり、その制御操作が簡便、且つ、迅速に行えるように構成した制御用非接触電源装置を実現した。
【実施例】
【００４９】
以下、本発明の実施の形態を図１ないし図８により説明する。図１は、本発明にかかる制御用非接触電源装置の使用状態を示す一例であり、窓ガラスや壁等の介在物８を挟んで１次側ユニット９と２次側ユニット１２を対向配置し、前記１次側ユニット８から２次側ユニット９へ非接触に供給した電力を利用して、２次側ユニットに接続される種々の負荷１３を駆動させるものである。
【００５０】
図２は前記１次側ユニット９の回路図を示している。図２に示す前記１次側ユニット９は、整流回路１４と、該整流回路１４の出力に直列に接続した一対のコンデンサＣ９，Ｃ１０と、コンデンサＣ９とコンデンサＣ１０の接続点に一端を接続した１次側巻線１５ａの他端とＧＮＤにソース端子を接続して、前記コンデンサＣ９の他端にドレイン端子を接続したスイッチングディバイス（例えば、パワーＭＯＳＦＥＴ）ＳＷ１と、前記１次側巻線１５ａの他端とＧＮＤにドレイン端子を接続し、前記コンデンサＣ１０の他端にソース端子を接続したスイッチングディバイス例えば、パワーＭＯＳＦＥＴ）ＳＷ２からなるハーフブリッジ方式の給電回路１６と、前記１次側巻線１５ａに交番電流を流す駆動回路１７を備えて概略構成されている。
【００５１】
また、前記スイッチングディバイスＳＷ１のゲート端子には、耐圧保護用の定電圧ダイオードＺＤ２のカソードが接続されており、前記定電圧ダイオードＺＤ２のアノードには、これと並列に接続した抵抗Ｒ１８の一端とＧＮＤが接続されている。さらに、前記スイッチングディバイスＳＷ２のゲート端子には、定電圧ダイオードＺＤ３のカソードが接続されており、前記定電圧ダイオードＺＤ３のアノードには、これと並列に接続した抵抗Ｒ１９の一端とアース端子が接続されている。
【００５２】
次に、前記駆動回路１７について詳述する。前記駆動回路１７は、主に、操作部１８と、第１のコントローラ１９と、切換回路２０と、デッドタイム生成回路２１と、信号確定回路２２と、ドライブ回路２３とを備えて構成されており、前記操作部１８は、利用者が操作可能な、例えば、複数個（図２では３個）の押しボタンスイッチ２４ａ〜２４ｃと任意数個（図２では１個）のボリュームスイッチ２４ｄを具備している。
【００５３】
前記押しボタンスイッチ２４ａ〜２４ｃの一端はアース電位に接地され、他端は抵抗Ｒ２０〜Ｒ２２を介して定電圧電源に接続され、かつ、マイクロコンピュータ等からなる前記第１のコントローラ１９の入力端子ＩＮ１〜ＩＮ３に接続されている。一方、前記ボリュームスイッチ２４ｄは、定電圧電源とアース電位間に接続した可変抵抗Ｒ２３の出力を前記第１のコントローラ１９の入力端子ＩＮ４に接続している。
【００５４】
一方、前記第１のコントローラ１９は、前記操作部１８に具備した各種スイッチ２４ａ〜２４ｄの操作内容に応じて、所定の２値（２進数）データを出力する出力端子ＯＵＴ１と、常時、一定周期（例えば、４ＭＨｚ）のクロック信号を出力し続ける出力端子ＯＵＴ２を備えて構成されている。
【００５５】
前記切換回路２０は、第１のコントローラ１９の出力端子ＯＵＴ２から出力されるクロック信号を分周して出力する分周回路２５と、第１のコントローラ１９の出力端子ＯＵＴ１から出力される２進数データと前記分周回路２５の出力から所定のトリガパルスを生成して出力するトリガパルス発振回路２６と、トリガパルス発振回路２６が出力するトリガパルスを入力して、互いに周波数が相違する２種類のパルス列からなる高周波信号を生成し出力するフリップフロップ回路２７を備えて構成されている。
【００５６】
前記分周回路２５は、第１のコントローラ１９の出力端子ＯＵＴ２にクロック入力端子ＣＬＫを接続した第１のカウンタＩＣ２５ａと、前記第１のカウンタＩＣ２５ａのクロック入力端子ＣＬＫに入力されるクロック信号を１６分周して出力する出力端子ＱＤにクロック入力端子ＣＬＫを接続する第２のカウンタＩＣ２５ｂから構成されている。
【００５７】
また、前記トリガパルス発振回路２６は、第１のコントローラ１９の出力端子ＯＵＴ１にデータ入力端子Ｄを接続し、クリア端子ＣＬＲＮとプリセット端子ＰＲＥＮを定電圧電源に接続したフリップフロップＩＣ２６ａと、このフリップフロップＩＣ２６ａの反転出力端子ＱＮに入力端子Ｂを接続し、入力端子Ａに第１のカウンタＩＣ２５ａの４分周用の出力端子ＱＢを接続したＮＯＲ論理素子２６ｂと、入力端子Ａに第１のカウンタＩＣ２５ａの８分周用の出力端子ＱＣを接続し、入力端子Ｂに第２のカウンタＩＣ２５ｂの２分周用の出力端子ＱＡを接続したＮＡＮＤ論理素子２６ｃと、前記ＮＯＲ論理素子２６ｂの出力端子ＹとＮＡＮＤ論理素子２６ｃの出力端子Ｙをそれぞれの入力端子Ｂ，Ａに接続したＮＯＲ論理素子２６ｄを備えて構成されている。
【００５８】
なお、前記フリップフロップＩＣ２６ａのクロック入力端子ＣＬＫは、前記分周回路２５を構成する第１のカウンタＩＣ２５ａと第２のカウンタＩＣ２５ｂの各々のクリア端子ＣＬＲと、前記ＮＯＲ論理素子２６ｄの出力端子Ｙに接続されている。
【００５９】
また、前記フリップフロップ回路２７は、前記トリガパルス発振回路２６のＮＯＲ論理素子２６ｄの出力端子Ｙをクロック入力端子ＣＬＫに接続したフリップフロップＩＣ２７ａを具備して構成されており、前記フリップフロップＩＣ２７ａのクリア端子ＣＬＲＮとプリセット端子ＰＲＥＮは定電圧電源に接続されており、また、データ入力端子Ｄは反転出力端子ＱＮに接続されている。
【００６０】
前記デッドタイム生成回路２１は、前記フリップフロップＩＣ２７ａの非反転出力端子Ｑに一端を接続した抵抗Ｒ２４と、該抵抗Ｒ２４の他端に一端を接続し、他端をＧＮＤに接地したコンデンサＣ１１からなる遅延回路２１ａと、前記抵抗Ｒ２４とコンデンサＣ１１の接続点に入力を接続したシュミットトリガ等の反転素子２１ｂと、前記フリップフロップＩＣ２７ａの反転出力端子ＱＮと反転素子２１ｂの出力を各々の入力端子Ａ，Ｂに接続したＮＡＮＤ論理素子２１ｃとＮＯＲ論理素子２１ｄ、および、前記ＮＡＮＤ論理素子２１ｃの出力端子Ｙに接続した抵抗Ｒ２５と、前記ＮＯＲ論理素子２１ｄの出力端子Ｙに接続した反転素子２８と、抵抗Ｒ２６から構成されている。
【００６１】
さらに、前記ドライブ回路２３は、上アーム用のドライブ回路２３ａと下アーム用のドライブ回路２３ｂからなり、前記上アーム用のドライブ回路２３ａは、前記抵抗Ｒ２５の一方端にカソード端子Ｋを接続し、アノード端子Ａに定電圧電源に接続したフォトカプラ２９と、フォトカプラ２９の出力端子Ｖ０１にアノードを接続し、カソードに抵抗Ｒ２７の一方端を接続したダイオードＤ２と、前記抵抗Ｒ２７の他方端にエミッタ端子を接続して、ベース端子に前記ダイオードＤ２のアノードを接続し、かつ、前記ベース端子とコレクタ端子間に、一端をＧＮＤに接地した抵抗Ｒ２８を接続したトランジスタＴｒ１、および、前記フォトカプラ２９の出力用の電源端子とＧＮＤ端子間に接続したコンデンサ（フォトカプラ２９のベース電位を安定させるチャージ用コンデンサ）Ｃ１２から構成されている。
【００６２】
前記下アーム用のドライブ回路２３ｂは、前記上アーム用のドライブ回路２３ａ同様、デッドタイム生成回路２１を構成する抵抗Ｒ２６の一方端にアノード端子Ａを接続し、カソード端子Ｋに定電圧電源を接続したフォトカプラ３０と、フォトカプラ３０の出力端子Ｖ０１にアノードを接続し、カソードに抵抗Ｒ２９の一方端を接続したダイオードＤ３と、前記抵抗Ｒ２９の他方端にエミッタ端子を接続して、ベース端子を前記ダイオードＤ３のアノードに接続し、かつ、前記ベース端子とコレクタ端子間に、一端をアース接地した抵抗Ｒ３０に接続されるトランジスタＴｒ２、および、フォトカプラ３０の出力用の電源端子とＧＮＤ端子間に接続したコンデンサ（フォトカプラカプラ３０のベース電位を安定させるチャージ用のコンデンサ）Ｃ１３を備えて構成されている。
【００６３】
そして、前記上，下アーム用のドライブ回路２３ａ，２３ｂは、抵抗Ｒ２７とトランジスタＴｒ１のエミッタ間、抵抗２９とトランジスタＴｒ２のエミッタ間の接続点を前記スイッチングディバイスＳＷ１，ＳＷ２のゲート端子にそれぞれ接続されている。
【００６４】
また、前記信号確定回路２２は、前記分周回路２５の第１のカウンタＩＣ２５ａの出力端子の何れか（図２では、４分周用の出力端子ＱＢ）に一方端を接続したコンデンサＣ１４と、コンデンサＣ１４の他方端に一端を接続した抵抗Ｒ３０から構成されるハイパスフィルタ回路３４と、前記抵抗Ｒ３０の他端にベース端子を接続し、コレクタ端子をアース電位に接地したトランジスタＴｒ３と、トランジスタＴｒ３のベース端子とコレクタ端子間に接続した抵抗Ｒ３１、トランジスタＴｒ３のエミッタ端子に一端を接続した抵抗Ｒ３２および抵抗Ｒ３２の他端に一方端を接続して、他方端をアース電位に接地したコンデンサＣ１５からなるローパスフィルタ回路３５と、前記抵抗Ｒ３２とコンデンサＣ１５の接続点と定電圧電源間に接続した抵抗Ｒ３３、抵抗Ｒ３２とコンデンサＣ１５の接続点に入力を接続した反転素子３６、該反転素子３６の出力と前記第１のコントローラ１９の出力端子ＯＵＴ３をそれぞれの入力端子Ｂ，Ａに接続するＮＡＮＤ論理素子３７、該ＮＡＮＤ論理素子３７の出力端子ＹとトランジスタＴｒ４のベース端子間に接続される抵抗Ｒ３４、トランジスタＴｒ４のベース端子とエミッタ端子および定電圧電源間に接続される抵抗Ｒ３５を具備して、前記信号確定回路２２は構成されている。
【００６５】
そして、前記信号確定回路２２のトランジスタＴｒ４のコレクタ端子は、前記ドライブ回路２３を構成する各フォトカプラ２９，３０のアノード端子Ａに接続されて、１次側ユニット９の駆動回路１７は構成されている。
【００６６】
つづいて、図３を用いて、前記２次側ユニット１２の回路構成を詳しく説明する。前記２次側ユニット１２は、概略、前記１次側ユニット９の１次側巻線１５ａと第１の結合トランスを形成する２次側巻線１５ｂと、２次側巻線１５ｂに接続される電圧制御回路３８と、電圧制御回路３８と負荷１３の間に接続される整流平滑回路３９と、前記２次側巻線１５ｂと電圧制御回路３８に接続される周波数確認回路４３、ノイズキャンセラー回路４４、ノイズキャンセラー回路４４を介して入力される信号から、前記１次側ユニット９の第１のコントローラ１９が出力した２進数データを復調させるデータ復調回路４５と、前記データ復調回路４５の出力に基づき、前記負荷１３の制御信号を出力するマイクロコンピュータ等からなる第２のコントローラ４６を備えて構成されている。
【００６７】
次に、前記各回路３８〜４５の構成について説明する。前記電圧制御回路３８は、第３の結合トランス（以下、トランスダクタという）４７とコンデンサＣ１６からなる共振回路を備えて構成されており、前記トランスダクタ４７は以下に記すように結線されている。
【００６８】
つまり、前記トランスダクタ４７は、その１次側巻線４７ａの巻き始めを第１の結合トランス１５を構成する２次側巻線１５ｂの一端に接続し、前記１次側巻線４７ａの巻き終わりをトランスダクタ４７を構成する２次側巻線４７ｂの巻き始めに接続している。
【００６９】
また、前記共振回路を構成するコンデンサＣ１６は、その一方端をトランスダクタ４７を構成する１次側巻線４７ａの巻き終わりと、２次側巻線４７ｂの巻き始めに接続し、他端を第１の結合トランス１５を構成する２次側巻線１５ｂの他端に接続して、前記電圧制御回路３８は構成されている。
【００７０】
前記周波数確認回路４３は、前記トランスダクタ４７の１次側巻線４８ａの巻き終わりと２次側巻線４８ｂの巻き終わりに巻き始めを接続し、第１の結合トランス１５の２次側巻線１５ｂの他端とコンデンサＣ１６の他方端に巻き終わりを接続した１次側巻線４３ａと、該１次側巻線４３ａとともに第２の結合トランス４８を形成する２次側巻線４８ｂによって構成されている。
【００７１】
また、前記第２の結合トランス４８を構成する２次側巻線４８ｂの後段にはノイズキャンセラー回路４４が接続されており、前記ノイズキャンセラー回路４４は、第２の結合トランス４８の２次側巻線４８ｂの巻き終わりに一端を接続し、ＧＮＤにエミッタ端子を接続したトランジスタＴｒ５のベース端子に他端を接続した抵抗Ｒ３６と、前記トランジスタＴｒ５のエミッタ端子とベース端子間に接続し、かつ、第２の結合トランス４８の２次側巻線４８ｂの巻き始めとともにＧＮＤに接地された抵抗Ｒ３７と、定電圧電源に一端を接続し、他端を前記トランジスタＴｒ５のコレクタ端子に接続した抵抗Ｒ３８、前記トランジスタＴｒ５のコレクタ端子と抵抗Ｒ３８の接続点に一端を接続し、他端に前記第２の結合トランス４８の２次側巻線４８ｂの巻き始めに一方端を接続したコンデンサＣ１７の他方端を接続した抵抗Ｒ３９、および、前記コンデンサＣ１７と抵抗Ｒ３９の接続点に入力を接続したシュミットトリガ等の反転素子４９を備えて構成されている。
【００７２】
さらに、前記データ復調回路４５は、前記反転素子４９の出力をクロック入力端子ＣＬＫに接続して、クリア端子ＣＬＲＮとプリセット端子ＰＲＥＮを定電圧電源に接続し、かつ、反転出力端子ＱＮをデータ入力端子Ｄに接続したフリップフロップＩＣからなるタイミング信号発生回路５１を具備している。
【００７３】
前記タイミング信号発生回路５１の非反転出力端子Ｑは、第３のカウンタＩＣ５２ａと第４のカウンタＩＣ５２ｂに備えた各々のクリア端子ＣＬＲに接続され、第３のカウンタＩＣ５２ａのクロック入力端子ＣＬＫは、一定周期（４ＭＨｚ）のクロック信号を出力する第２のコントローラ４６の出力端子ＯＵＴ１に接続されている。また、第４のカウンタＩＣ５２ｂのクロック入力端子ＣＬＫには、第３のカウンタＩＣ５２ａの１６分周用の出力端子ＱＤが接続されている。
【００７４】
前記第３のカウンタＩＣ５２ａの２分周用の出力端子ＱＡと４分周用の出力端子ＱＢは、ＡＮＤ論理素子５３の入力端子Ａ，Ｂに接続されており、一方、前記第３のカウンタＩＣ５２ａの１６分周用の出力端子ＱＤと第４のカウンタＩＣ５２ｂの４分周用の出力端子ＱＢはＡＮＤ論理素子５４の入力端子Ａ，Ｂにそれぞれ接続されている。
【００７５】
また、前記ＡＮＤ論理素子５３，５４の各々の出力端子Ｙは、もう１つのＡＮＤ論理素子５５の入力端子Ａ，Ｂに接続され、前記第３，４のカウンタＩＣ５２ａ，５２ｂと、ＡＮＤ論理素子５３，５４，５５によってカウンタ回路５６は構成されている。
【００７６】
そして、前記ＡＮＤ論理素子５５の出力端子Ｙは、フリップフロップＩＣからなる周波数判定回路５７のクロック入力端子ＣＬＫに接続され、そのプリセット端子ＰＲＥＮとデータ入力端子Ｄは定電圧電源に接続されている。また、そのクリア端子ＣＬＲＮには、タイミング信号発生回路５１の反転出力端子Ｑに接続した反転素子５８の出力が接続されている。
【００７７】
さらに、前記周波数判定回路５７の非反転出力端子Ｑは、同じくフリップフロップＩＣからなる出力変換回路５９のデータ入力端子Ｄに接続されている。出力変換回路５９のクリア端子ＣＬＲＮとプリセット端子ＰＲＥＮは定電圧電源に接続され、かつ、その非反転出力端子Ｑは第２のコントローラ４６の入力端子ＩＮに接続されている。
【００７８】
次に、上記のように構成された制御用非接触電源装置の動作について説明する。図１に示す１次側ユニット９の電源コンセントが交流電源（商用電源等）に接続されて、図示しない起動スイッチが投入されると、図２に示す整流回路１４と平滑コンデンサＣ９，Ｃ１０の働きによって、コンデンサＣ９，Ｃ１０の両端から直流電圧が出力される。
【００７９】
このとき、前記駆動回路１７の操作部１８に備えた各種スイッチ２４ａ〜２４ｄの操作状況（操作されていない場合を含む）に応じて、前記コントローラ１９は、その入力端子ＩＮ１〜ＩＮ４の電圧値から前記スイッチ２４ａ〜２４ｄの操作状況を適確に把握して、前記スイッチの操作状況に対応して予め第１のコントローラ１９内に記憶した２進数データを出力端子ＯＵＴ１から出力する。
【００８０】
この信号をデータ入力端子Ｄに入力したフリップフロップＩＣ２６ａは、反転出力端子ＱＮから前記データ信号を反転させた信号をＮＯＲ論理素子２６ｂのＢ入力端子に出力する。
【００８１】
また、前記第１のコントローラ１９の出力端子ＯＵＴ２から、第１のカウンタＩＣ２５ａのクロック信号入力端子ＣＬＫに、一定周期（例えば、４ＭＨｚ）のクロック信号が常時出力されており、第１のカウンタＩＣ２５ａは、出力端子ＱＢから前記クロック信号（４ＭＨｚ）を４分周した周波数（５００ｋＨｚ）のパルス信号を前記ＮＯＲ論理素子２６ｂの入力端子Ａに出力する。
【００８２】
また、前記第１のカウンタＩＣ２５ａは、出力端子ＱＣからクロック信号（４ＭＨｚ）を８分周した周波数（２５０ｋＨｚ）のパルス信号をＮＡＮＤ論理素子２６ｃの入力端子Ａに出力し、一方、第２のカウンタＩＣ２５ｂは、出力端子ＱＡから前記クロック信号（４ＭＨｚ）を３２分周したパルス信号（６２．５ｋＨｚ）を前記ＮＡＮＤ論理素子２６ｃの入力端子Ｂに出力する。
【００８３】
この結果、前記ＮＯＲ論理素子２６ｂとＮＡＮＤ論理素子２６ｃの各々の出力端子Ｙを入力端子Ａ，Ｂに接続したＮＯＲ論理素子２６ｄは、前記フリップフロップＩＣ２６ａの反転出力端子ＱＮから出力される２進数信号がＨレベルであるときは１００ｋＨｚのトリガパルスを出力し、前記フリップフロップＩＣ２６ａの反転出力端子ＱＮから出力される信号がＬレベルのときは、凡そ９０ｋＨｚのトリガパルスを出力する。
【００８４】
そして、このようにして発振されたトリガパルスは、第１，２のカウンタＩＣ２５ａ，２５ｂのカウント値をリセット処理するとともに、前記フリップフロップＩＣ２６ａのクロック信号として利用される。
【００８５】
また、前記トリガパルスがフリップフロップ回路２７を構成するフリップフロップＩＣ２７ａのクロック入力端子ＣＬＫに入力されると、フリップフロップＩＣ２７ａは、その反転出力端子ＱＮから、第１のコントローラ１９の出力端子ＯＵＴ１から出力される２進数信号がＨレベルのときは４５ｋＨｚの、また、前記２進数信号がＬレベルのときは５０ｋＨｚの信号を出力し、この反転出力端子ＱＮから出力される信号の電圧レベルを逆転した信号を非反転出力端子Ｑから出力する。
【００８６】
そして、前記フリップフロップＩＣ２７ａの反転出力端子ＱＮから出力された信号は、デッドタイム生成回路２１を構成するＮＡＮＤ論理素子２１ｃの入力端子ＡとＮＯＲ論理素子２１ｄの入力端子Ｂに入力され、フリップフロップＩＣ２７ａの非反転出力端子Ｑから出力された信号は、遅延回路２１ａと反転素子２８を介して、前記ＮＡＮＤ論理素子２１ｃの入力端子ＢとＮＯＲ論理素子２１ｄの入力端子Ａに出力される。
【００８７】
このとき、前記フリップフロップＩＣ２７ａの非反転出力端子Ｑから出力される信号は、前記遅延回路２１ａを通過することにより、非反転出力端子Ｑの出力がＨレベルからＬレベルに切り換わる際、遅延回路２１ａを構成するコンデンサＣ１１の容量分だけＬレベルになるタイミングが遅延する。
【００８８】
これにより、ＮＡＮＤ論理素子２１ｃから出力される信号と、ＮＯＲ論理素子２１ｄから出力されて、反転素子２８を通過した信号は、互いの信号が同時にＬレベルとなることのないデューティー比のパルス信号に変更されて出力される。
【００８９】
このようにデューティー比を変更して出力された信号は、ドライブ回路２３の上アーム用のドライブ回路２３ａと、下アーム用のドライブ回路２３ｂを構成するフォトカプラ２９，３０のカソード端子Ｋに入力される。
【００９０】
一方、前記第１のコントローラ１９は、起動時に内部に備えたタイマ機能を利用して、あらかじめ任意に設定した時間の計測を開始し、前記設定時間の計測を終了することにより、出力端子ＯＵＴ３からＨレベルの信号を、前記起動状態が終了するまでの間、前記信号確定回路２２を構成するＮＡＮＤ論理素子３７の入力端子Ａに常時出力する。
【００９１】
また、前記信号確定回路２２は、第１のカウンタＩＣ２５ａの出力端子（本実施例ではＱＢ）からハイパスフィルタ３４に一定周期（５００ｋＨｚ）のパルス信号を出力し、このハイパスフィルタ３４によってこのパルス信号からノイズ成分を除去した後、トランジスタＴｒ３のベース端子に入力する。
【００９２】
この結果、トランジスタＴｒ３は、前記パルス信号（５００ｋＨｚ）にしたがってオン／オフ動作を繰り返し、ローパスフィルタ３５によって高周波成分が除去されたＬレベルの信号が反転素子３６に出力される。
【００９３】
そして、前記反転素子３６は、この信号レベルを反転させてＨレベルの信号を前記ＮＡＮＤ論理素子３７の入力端子Ｂに入力するので、ＮＡＮＤ論理素子３７は、第１のコントローラ１９からＨレベルの信号が入力された時点で出力端子ＹからＬレベルの信号をトランジスタＴｒ４に出力する。つまり、起動後、第１のコントローラ１９による設定時間の計測が終了した後に、初めて前記トランジスタＴｒ４にＬレベルの信号が出力されて、前記トランジスタＴｒ４はオン動作する。
【００９４】
そして、前記トランジスタＴｒ４がオンすることによって、定電圧電源からフォトカプラ２９，３０のアノード端子Ａに電源が供給されてドライブ回路２３が動作するので、起動時に、各回路を構成する電気素子の入出力電位が不定となることで、前記フォトカプラ２９，３０のカソード端子Ｋに入力される信号が不定状態となり、上，下アーム用のドライブ回路２３ａ，２３ｂがスイッチングディバイスＳＷ１，ＳＷ２を同時にオンして、短絡事故を発生させる問題を確実に解消することができる。
【００９５】
一方、前記デッドタイム生成回路２１からドライブ回路２３に出力されたパルス信号は、前記フォトカプラ２９，３０を通過して、トランジスタＴｒ１，Ｔｒ２に入力され、このトランジスタＴｒ１，Ｔｒ２をオン／オフさせる。これに応じて、トランジスタＴｒ１，Ｔｒ２のエミッタ端子にゲート端子を接続したスイッチングディバイスＳＷ１，ＳＷ２は、トランジスタＴｒ１，Ｔｒ２の動作に同期してスイッチング動作を繰り返す。
【００９６】
そして、前記スイッチングディバイスＳＷ１，ＳＷ２のオン／オフ動作によって、第１の結合トランス１５を構成する１次側巻線１５ａに高周波の交番電流が印加される。
【００９７】
また、前記スイッチングディバイスＳＷ１，ＳＷ２は、その応答性能によってドライブ回路２３から入力されるパルス信号のＨレベルとＬレベル間の切り換わりタイミングと比較してオン／オフタイミングに遅れが生じるが、前記デッドタイム生成回路２１の作用によって、そのパルス信号のＬレベル期間が、前記スイッチングディバイスＳＷ１，ＳＷ２のオン／オフ動作の遅れによっても、互いに重なることのないデューティー比に設定されているため、前記スイッチングディバイスＳＷ１，ＳＷ２が共にオン状態となることはなく、両アーム間に短絡事故が発生することを確実に阻止することができる。
【００９８】
以上のようにして、第１の結合トランス１５の１次側巻線１５ａに交番電流が印加されると、第１の結合トランス１５の電磁誘導作用によって、図３に示す２次側巻線１５ｂに励磁電圧が発生する。
【００９９】
前記２次側巻線１５ｂに発生した励磁電圧は、周波数確認回路４３を構成する第２の結合トランス４８によって所定の電圧に降圧された後、交流電圧としてノイズキャンセラー回路４４に入力される。前記ノイズキャンセラー回路４４は、前記交流電圧からノイズ成分を除去することにより、５０ｋＨｚと４５ｋＨｚからなるパルス信号をデータ復調回路４５に出力する。
【０１００】
データ復調回路４５では、タイミング信号発生回路５１のクロック入力端子ＣＬＫに前記パルス信号を入力することによって、非反転出力端子Ｑから前記パルス信号の２倍の周波数（１００ｋＨｚと９０ｋＨｚ）からなるパルス信号を第３，４のカウンタＩＣ５２ａ，５２ｂのクリア端子ＣＬＲに出力する。
【０１０１】
また、前記第３，４のカウンタＩＣ５２ａのクロック入力端子ＣＬＲには、第２のコントローラ４６から一定周期（４ＭＨｚ）のクロック信号が入力されており、その出力端子ＱＡ，ＱＢからは、前記クロック信号をそれぞれ２分周，４分周したパルス信号がＡＮＤ論理素子５３の入力端子Ａ，Ｂに出力される。
【０１０２】
また、第１のカウンタＩＣ５２ａ，５２ｂは、その出力端子ＱＤから前記クロック信号（４ＭＨｚ）を１６分周したパルス信号をＡＮＤ論理素子５４の入力端子Ａに出力し、一方、第２のカウンタＩＣ５２ｂは、その出力端子ＱＢから前記クロック信号（４ＭＨｚ）を６４分周したパルス信号を前記ＡＮＤ論理素子５４の入力端子Ｂに出力している。
【０１０３】
前記ＡＮＤ論理素子５３は、その出力端子Ｙから前記第３のカウンタＩＣ５２ａのクロック入力端子ＣＬＫに４ＭＨｚのクロック信号が６パルス入力される毎にＨレベルのパルス信号を出力し、一方、前記ＡＮＤ論理素子５４は、前記クロック信号がクロック入力端子ＣＬＫに８０パルス入力される毎にＨレベルのパルス信号を出力する。
【０１０４】
このＡＮＤ論理素子５３，５４の出力を入力とするＡＮＤ論理素子５５は、第３のカウンタＩＣ５２ａのクロック入力端子ＣＬＫに入力されるクロック信号が８６パルス入力される毎にＨレベルのパルス信号を出力端子Ｙから出力するが、前記第３，４のカウンタＩＣ５２ａ，５２ｂは、タイミング信号発生回路５１の非反転出力端子Ｑから出力されるパルス信号がＨレベルとなる毎にリセット処理されるので、前記タイミング信号発生回路５１のクロック入力端子ＣＬＫに入力されるパルス信号の周期が４５ｋＨｚのときは、前記第３，４のカウンタＩＣ５２ａ，５２ｂがリセット処理される前にＡＮＤ論理素子５５からＨレベルの信号を出力される。
【０１０５】
しかし、前記タイミング信号発生回路５１のクロック入力端子ＣＬＫに入力されるパルス信号の周期が５０ｋＨｚのときは、前記ＡＮＤ論理素子５５からＨレベルの信号が出力される前に第３，４のカウンタＩＣ５２ａ，５２ｂがリセット処理されるため、前記ＡＮＤ論理素子５５の出力は常時Ｌレベルを継続する。
【０１０６】
この結果、周波数判定回路５７のクロック入力端子ＣＬＫには、前記タイミング信号発生回路５１から出力されるパルス信号の周期が５０ｋＨｚのときは、Ｌレベルの信号が入力され、４５ｋＨｚのときはＨレベルのパルス信号が１パルス入力される。
【０１０７】
前記周波数判定回路５７は、クロック入力端子ＣＬＫにＬレベルの信号が入力された場合は、非反転出力端子ＱからＬレベルの信号を出力し、また、前記クロック入力端子ＣＬＫにＨレベルの１パルス信号が入力された場合は、定電圧電源がデータ入力端子に接続されていることから、タイミング信号発生回路５１の非反転出力端子Ｑから出力されるパルス信号の立ち上がりを検出するまでの間、非反転出力端子ＱからＨレベルの信号を出力し続ける。
【０１０８】
つまり、前記周波数判定回路５７は、その非反転出力端子Ｑから出力されるＨレベルの信号を、タイミング信号発生回路５１の非反転出力端子Ｑから出力されるパルス信号の立ち上がりによってＬレベルに移行するので、周波数判定回路５７の非反転出力端子Ｑは、タイミング信号発生回路５１の非反転出力端子Ｑから出力されるパルス信号の周期が９０ｋＨｚのときは、このパルス信号に同期した周期（９０ｋＨｚ）のパルス信号を出力変換回路５９のデータ入力端子Ｄに出力する。
【０１０９】
一方、前記出力変換回路５９のクロック入力端子ＣＬＫには、タイミング信号発生回路５１から出力されるパルス信号が入力されているので、出力変換回路５９は、タイミング信号発生回路５１が出力するパルス信号が９０ｋＨｚのときは、出力変換回路５９のクロック入力端子ＣＬＫに入力されるパルス信号の立ち上がり時におけるデータ入力端子Ｄの電圧レベルを保持することによって、その非反転出力端子ＱからＨレベルの信号を常時出力することとなる。
【０１１０】
また、前記タイミング信号発生回路５１が出力するパルス信号の周期が１００ｋＨｚのときは、周波数判定回路５７の非反転出力端子Ｑから出力される信号は常にＬレベルであるので、出力変換回路５９の非反転出力端子Ｑから出力される信号の電圧レベルは常にＬレベルとなる。
【０１１１】
これにより、前記出力変換回路５９は、１次側ユニット９に具備した第１のコントローラ１９の出力端子ＯＵＴ１から出力される２進数データを２次側ユニット１２において完全に復調させることができ、第２のコントローラ４６の入力端子ＩＮに出力する。
【０１１２】
第２のコントローラ４６は、前記出力変換回路５９から入力した２進数データを、内部にあらかじめ記憶した制御データと照合することによって、負荷１３の制御指令を適確に把握することができ、例えば、ＬＥＤアレイ等の電飾における点灯パターンや、モータの回転方向，回転速度等を決定することができる。
【０１１３】
また、第１の結合トランス１５の２次側巻線１５ｂに発生する励磁電圧によりトランスダクタ４７の１次側巻線４７ａに流れる電流ｉｔ１は、共振用コンデンサＣ１６に流れる電流ｉｃとトランスダクタ４７の２次側巻線４７ｂに流れる電流ｉｔ２とに分岐して流れる（ｉｔ＝ｉｃ＋ｉｔ２）。
【０１１４】
このとき、トランスダクタ４７の２次側巻線に４７ｂに流れる電流ｉｔ２により、トランスダクタ４７の２次側巻線４７ｂに逆起電力Ｖｔ２が発生し、共振用コンデンサＣ１６の両端電圧Ｖｃと、逆起電力Ｖｔ２の和（Ｖｃ＋Ｖｔ２）が第１の結合トランス１５とトランスダクタ４７からなるトランスのの２次側の出力となる。
【０１１５】
ここで、２次側ユニット１２に接続される負荷１３が増大すると、トランスダクタ４７の２次側巻線４７ｂに流れる電流ｉｔ２が増大し、トランスダクタ４７の１次側巻線４７ａに流れる電流ｉｔ１も増大するので、トランスダクタ４７の１次側巻線４７ａおよび２次側巻線４７ｂの両端電圧Ｖｔ１，Ｖｔ２は、トランスダクタ４７の１次側巻線４７ａおよび２次側巻線４７ｂの巻数比に比例して増大する。
【０１１６】
逆に、２次側ユニット１２に接続される負荷１３が減少すると、トランスダクタ４７の２次側巻線４７ｂに流れる電流ｉｔ２が減少し、トランスダクタ４７の１次側巻線４７ａに流れる電流ｉｔ１も減少するので、トランスダクタ４７の１次側巻線４７ａおよび２次側巻線４７ｂの両端電圧Ｖｔ１，Ｖｔ２は、トランスダクタ４７の１次側巻線４７ａおよび２次側巻線４７ｂの巻数比に比例して減少する。
【０１１７】
このように、直列に接続されたトランスダクタ４７と共振用コンデンサＣ１６とを、第１の結合トランス１５の２次側に接続して構成した場合、２次側ユニット１２に接続される負荷１３の大きさの変動に合わせて、トランスダクタ４７の２次側巻線４７ｂの電流ｉｔ２が変化し、その電流ｉｔ２の変化がトランスダクタ４７の２次側巻線４７ｂの両端電圧Ｖｔ２に変換されるので、前記負荷１３の大きさの変動に合わせて、２次側ユニット１２の出力電圧が自動的に制御されて、前記負荷１３が過電圧によって破壊されることを確実に阻止することができる。
【０１１８】
つづいて、本発明の第２実施例について図４を用いて説明する。図４は、本発明の第２実施例における１次側ユニット９Ａの回路図を示しており、図４において、図２に示す１次側ユニット９と相違するところは、切換回路の構成と第１のコントローラが備える機能である。
【０１１９】
図４に示す切換回路６０は、第１のコントローラ１９ａの出力端子ＯＵＴ１に入力端子Ａを接続し、前記コントローラ１９ａの出力端子ＯＵＴ４に入力端子Ｂを接続したＮＡＮＤ論理素子６３と、前記出力端子ＯＵＴ１に反転素子６４を介して入力端子Ａを接続し、前記コントローラ１９ａの出力端子ＯＵＴ５に入力端子Ｂを接続したＮＡＮＤ論理素子６７と、前記ＮＡＮＤ論理素子６７の出力端子Ｙと、一端を定電圧電源に接続した抵抗Ｒ４０の他端に一端を接続した抵抗Ｒ４１と、前記ＮＡＮＤ論理素子６７の出力端子Ｙと、前記抵抗Ｒ４０の他端に入力端子Ａを接続した反転素子６８、および、該反転素子６８の出力端子Ｙに一端を接続した抵抗Ｒ４２から構成されている。
【０１２０】
一方、前記第１のコントローラ１９ａは、図２に示すコントローラ１９と同一の信号を出力する出力端子ＯＵＴ１，ＯＵＴ３に加えて、異なる２種類の周波数（本実施例では、４５ｋＨｚと５０ｋＨｚとする）を起動中、常に出力する出力端子ＯＵＴ４，ＯＵＴ５を備えて構成されている。
【０１２１】
次に、図４に示す１次側ユニット９ａの動作について説明する。図４に示す１次側ユニット９ａは、操作部１８に備えた各種スイッチ２４ａ〜２４ｄが操作（操作されない場合を含む）されると、第１のコントローラ９ａの出力端子ＯＵＴ１から、前記スイッチの操作状況に応じた２進数データが出力される。
【０１２２】
一方、出力端子ＯＵＴ４からは４５ｋＨｚのパルス信号が出力され、また、出力端子ＯＵＴ５からは５０ｋＨｚのパルス信号が出力されているので、出力端子ＯＵＴ１から出力される２進数データがＨレベルのときは、ＮＡＮＤ論理素子６３から４５ｋＨｚの信号が出力され、前記２進数データがＬレベルのときは、ＮＡＮＤ論理素子６７から５０ｋＨｚの信号が出力される。
【０１２３】
そして、前記ＮＡＮＤ論理素子６３，６７から出力される信号は、抵抗Ｒ４１を介してドライブ回路２３のフォトカプラ２９のカソード端子Ｋに入力され、また、反転素子６８により電圧レベルを逆転した信号が抵抗Ｒ４２を介して、ドライブ回路２３のフォトカプラ３０のカソード端子Ｋに入力される。この後の動作は、図２において説明した１次側ユニット９の動作と同一であるので、説明は割愛する。
【０１２４】
図５は本発明の第３実施例における２次側ユニット１２Ａの回路図を示しており、図５の２次側ユニット１２Ａは、図３の２次側ユニット１２と比較して、データ復調回路６７の構成が相違しており、以下に記すように構成されている。
【０１２５】
即ち、図５に示すデータ復調回路６９は、第２の結合トランス４８を構成する２次側巻線４８ｂの巻き終わりに入力端子Ａを接続し、一定周期（４５ｋＨｚ，５０ｋＨｚ）のパルス信号を発振する基本波発振回路７３に入力端子Ｂを接続したＡＮＤ論理素子７０と、前記ＡＮＤ論理素子７０の出力端子Ｙに一端を接続し、他端をコイルＬ１の一端に接続した抵抗Ｒ４３を備えている。
【０１２６】
また、前記抵抗コイルＬ１の他端には、一端をＧＮＤに接地したコンデンサＣ１８の他端と、整流回路７４に一端を接続したコンデンサＣ１９の他端が接続されている。さらに、前記整流回路７４の出力には、一端をＧＮＤに接地した抵抗Ｒ４４とコンデンサＣ２０の他端、および、比較器７５の反転入力端子が接続されており、前記比較器７５の非反転入力端子には、定電圧電源とＧＮＤ間に直列に接続した抵抗Ｒ４５と抵抗Ｒ４６の接続点が接続されている。
【０１２７】
また、前記比較器７５の出力端子は、定電圧電源に一端を接続した抵抗Ｒ４７の他端が接続されてデータ復調回路６９は構成されており、前記比較器７５の出力は、第２のコントローラ４６の入力端子ＩＮに出力可能に接続されている。
【０１２８】
以下に、図５に示す２次側ユニット１２Ａの動作について説明する。図５に示す２次側巻線１５ｂに励磁電圧が発生すると、この励磁電圧は、第２の結合トランス４８によって降圧された後、２つの周期（４５ｋＨｚと５０ｋＨｚ）からなる高周波信号として、前記ＡＮＤ論理素子７０の入力端子Ａに入力される。
【０１２９】
また、前記ＡＮＤ論理素子７０の他方の入力端子Ｂには、基本波発振回路７３から一定周期（本実施例では、５０ｋＨｚとする）のパルス信号が入力されており、この結果、前記ＡＮＤ論理素子７０の出力は、入力端子Ａに入力する信号が５０ｋＨｚであるときは、一定周期のパルス信号を出力し、また、前記入力端子Ａに入力する信号が４５ｋＨｚであるときは、不等周期のパルス信号を出力する。
【０１３０】
前記ＡＮＤ論理素子７０から出力されたパルス信号は、抵抗Ｒ４３とコイルＬ１およびコンデンサＣ１８からなる直列共振回路によって、ＡＮＤ論理素子７０の出力が一定周期のパルス信号である場合は、Ｈレベルの電圧信号を出力し、前記ＡＮＤ論理素子７０の出力が不等周期のパルス信号である場合は、これを全波信号として出力する。そして、Ｈレベルとして出力される前記電圧信号は、コンデンサＣ１９によってＬレベルの電圧信号とされ、また、全波信号として出力された信号は、前記ＡＮＤ論理素子７０をそのまま通過して整流回路７４に出力される。
【０１３１】
前記整流回路７４は、入力した信号がＬレベルの電圧信号であれば、そのままＬレベルの電圧信号を出力し、また、入力した信号が全波信号であれば、これを全波整流して出力する。その後、前記整流回路７４の出力は、コンデンサ２０によって平滑されて比較回路７５の反転入力端子に出力される。
【０１３２】
一方、前記比較回路７５の非反転入力端子には、比較回路７５の反転入力端子に入力される前述した２種類の前記電圧レベル間となるように抵抗Ｒ４５と抵抗Ｒ４６によって設定された電圧値が基準電圧値として入力されており、前記比較回路７５は、この基準電圧値と反転入力端子に入力する電圧値とを比較して、反転入力端子に入力する電圧値が前記基準電圧値より低い場合は、Ｌレベルの信号を出力し、また、反転入力端子に入力する電圧値が基準電圧値より高い場合は、Ｈレベルの信号を出力する。
【０１３３】
この結果、第２のコントローラ４６の入力端子ＩＮには、第２の結合トランス４８からＡＮＤ論理素子７０の入力端子Ａに出力される交流信号の周波数が５０ｋＨｚであるときは、Ｌレベルの電圧が入力され、また、前記第２の結合トランス４８からＡＮＤ論理素子７０の入力端子Ａに出力される交流信号の周波数が４５ｋＨｚであるときは、Ｈレベルの電圧信号が入力される。
【０１３４】
つまり、第２のコントローラ４６の入力端子ＩＮには、図２，４に示す第１のコントローラ１９，１９ａから出力された２進数データが図５に示すデータ復調回路６９によって完全に復調されて入力される。
【０１３５】
したがって、この信号を入力した第２のコントローラ４６は、この信号を内部にあらかじめ記憶した制御データと照合することにより、負荷１３の制御指令を確実に把握して、ＬＥＤアレイ等の電飾における点灯パターンや、モータの回転方向，回転速度等を決定することが可能となる。
【０１３６】
図６（ａ）は、第２の結合トランス４８を構成する２次側巻線４８ｂを、第１の結合トランス１５を構成する２次側巻線１５ｂを巻回する図示しない２次コアに巻回した場合を示しており、図６（ｂ）は、第２の結合トランス４８の２次側巻線４８ｂを、トランスダクタ４７の２次側巻線４７ｂを巻回する２次コア（図示せず）に巻回して構成した場合を示している。
【０１３７】
すなわち、図６（ａ）は、第１の結合トランス１５の１次側巻線１５ａ（図２，４参照）と、第１の結合トランス１５の２次側巻線１５ｂを巻回する図示しない２次コアに巻回した２次側巻線４８ｂから第２の結合トランス４８を構成しており、図６（ｂ）は、トランスダクタ４７の１次側巻線４７ａと、前記トランスダクタ４７の２次側巻線４７ｂを巻回する図示しない２次コアに巻回した２次側巻線４８ｂより第２の結合トランス４８を構成している。
【０１３８】
このように第２の結合トランス４８を構成することによって、第２の結合トランス４８は、これを構成する部品点数を削減して製品コストを低減することができ、また、第２の結合トランス４８を、第１の結合トランス１５またはトランスダクタ４７と別置で設置する場合と比較して、装置を小型化することが可能となる。
【０１３９】
図７は、前記周波数確認回路４３を、フォトカプラ７６を利用して構成した場合を図示している。つまり、図７に示す周波数確認回路４３は、前記トランスダクタ４７を構成する２次側巻線４７ｂの巻き始めに一端を接続した抵抗Ｒ４８と、前記抵抗Ｒ４８の他端をアノードに接続し、カソードを前記第１の結合トランス１５を構成する２次側巻線１５ｂの他端および共振用コンデンサＣ１６の他端に接続したフォトダイオードＤ８と、エミッタ端子をＧＮＤに接地して、前記フォトダイオードＤ８の点灯状態によってスイッチング動作するフォトトランジスタＴｒ６と、該フォトトランジスタＴｒ６のコレクタ端子と定電圧電源間に接続した抵抗Ｒ４９から構成されている。
【０１４０】
図７に示す周波数確認回路４３においては、第１の結合トランス１５の２次側巻線１５ｂに発生する励磁電圧によってフォトカプラ７６を構成するフォトトランジスタＤ８に電流が流れると、前記フォトトランジスタＤ８が点灯して、この点灯によってフォトトランジスタＴｒ６がオンする。
【０１４１】
前記フォトとランジスタＴｒ６のオンによって、周波数確認回路４３は、第１の結合トランス１５を構成する２次側巻線１５ｂに発生した励磁電圧と同一周期のパルス信号を、第２の結合トランス４８によって周波数確認回路４３を構成する場合と同様に、図３に示すノイズキャンセラー回路４４に出力することができる。
【０１４２】
つまり、図７の構成によれば、周波数確認回路４３を前記第２の結合トランス４８によって構成する場合と比較して、回路をコンパクトに構成することが可能となり、装置自体の小型化を実現することができる。
【０１４３】
以上説明したように、本発明の制御用非接触電源装置は、２次側ユニット１２，１２Ａに接続した負荷１３の駆動状態を、１次側ユニット９，９Ａに具備した操作部１８のスイッチ２４ａ〜２４ｄを操作することによって、即座に変更することができるので、前記負荷１３の駆動状態をある特定の状態とするために、押しボタンスイッチを複数回操作する必要は一切なく、スイッチ操作を簡便かつ短時間に行うことが可能となる。
【０１４４】
また、２次側ユニット１２，１２Ａにトランスダクタ４７を具備することによって、２次側ユニット１２，１２Ａに接続する負荷１３の大きさの変動に合わせて、２次側ユニット１２，１２Ａの出力電圧を自動的に制御することが可能となるので、前記負荷１３が過電圧によって破壊されることを確実に防止することができる。
【０１４５】
なお、前述の実施例においては、１次側ユニット９，９Ａの給電回路１６をハーフブリッジ方式によって構成した場合について説明したが、本発明はこれに限定することなく、図８に示すプッシュプル方式を利用して給電回路１６ａを構成してもよいことは当然である。
【０１４６】
さらに、電圧制御回路３８を構成するコンデンサＣ１６を、第３の結合トランス４７の２次側巻線４７ｂに並列接続しても、前述したと同様の効果を得ることができ、また、第２の結合トランス４８或いはフォトカプラ７６を備えてなる周波数確認回路４３を第１の結合トランス１５の２次側巻線１５ｂに直接接続するように構成しても、本発明の制御用非接触電源装置は成立する。
【産業上の利用可能性】
【０１４７】
本発明によれば、各種スイッチの操作内容に対応した２進数データを第１のコントローラから出力し、切換回路によって２種類の周波数からなる高周波信号に変換して第１の結合トランスを構成する１次側巻線に印加する。第１の結合トランスの２次側巻線には、電磁誘導作用によって前記高周波信号が励磁されるので、データ復調回路は、この高周波信号から前記２進数データに復調させて第２のコントローラに出力することができる。これにより、第２のコントローラは、１次側ユニットに備えた前記各種スイッチの操作内容にしたがって２次側ユニットに接続した負荷を制御することが可能となる。つまり、負荷の制御内容を２進数データとして表現することによって、各種操作スイッチを複数回操作することなく、希望する負荷の制御状態に迅速，確実に移行することのできる制御用非接触電源装置を提供することができる。
【図面の簡単な説明】
【０１４８】
【図１】本発明の制御用非接触給電装置の使用状態を説明する側面図である。
【図２】前記制御用非接触給電装置を構成する１次側ユニットの一例を示す回路図である。
【図３】前記制御用非接触給電装置を構成する２次側ユニットの一例を示す回路図である。
【図４】前記１次側ユニットの他の構成を示す回路図である。
【図５】前記２次側ユニットの他の構成を示す回路図である。
【図６】前記２次側ユニットを構成する第１〜３の結合トランスを示す回路図である。
【図７】前記２次側ユニットに備える周波数確認回路の一例を示す回路図である。
【図８】前記１次側ユニットに備える給電回路の一例を示す回路図である。
【符号の説明】
【０１４９】
９，９Ａ  １次側ユニット
１２，１２Ａ  ２次側ユニット
１３  負荷
１５  第１の結合トランス
１６  給電回路
１７  駆動回路
１８  操作部
１９，１９ａ  第１のコントローラ
２０，６０  切換回路
２１  デッドタイム生成回路
２２  信号確定回路
２３  ドライブ回路
２４ａ〜２４ｄ  スイッチ
２５  分周回路
２６  トリガパルス発振回路
２７  フリップフロップ回路
３８  電圧制御回路
３９  整流平滑回路
４３  周波数確認回路
４４  ノイズフィルター回路
４５，６９  データ復調回路
４６  第２のコントローラ
４７  第３の結合トランス（トランスダクタ）
４８  第２の結合トランス
５６  カウンタ回路
５７  周波数判定回路
５９  出力変換回路
７３  基本波発振回路
７６  フォトカプラ
【図１】
2005160179.tif 000003
【図２】
2005160179.tif 000004
【図３】
2005160179.tif 000005
【図４】
2005160179.tif 000006
【図５】
2005160179.tif 000007
【図６】
2005160179.tif 000008
【図７】
2005160179.tif 000009
【図８】
2005160179.tif 000010