(57)【要約】【課題】  処理効率を悪化させず、かつそれまでに作製した他の集積回路素子への影響も心配ない、既存プロセスに容易に組み込むことのできる抵抗素子を有する半導体装置及びその製造方法を提供する。【解決手段】  Ａｓイオン注入領域１３とＰイオン注入領域１４の混在している領域が抵抗素子の有効領域となり、Ａｓイオン注入領域１３のみの部分でコンタクト領域１５１，１５２が形成されている。Ａｓイオン注入領域１３とＰイオン注入領域１４は、Ａｓ，Ｐの各ドーパントを所定の比でかつドーズ量が調整されたイオン注入によって少なくとも所定の温度特性が得られるよう構成されている。高加速、高ドーズのイオン注入をしなくても、２種類以上のドーパントが同等の比でかつドーズ量が調整されてイオン注入されていれば、所定の温度特性が得られる。【選択図】  図１
2005268502.tif 000002
【特許請求の範囲】
【請求項１】
抵抗素子を含む半導体装置であって、
前記抵抗素子は、ポリシリコン部材が用いられ、２種類以上のドーパントが所定の比でかつドーズ量が調整されたイオン注入によって少なくとも所定の温度特性が得られるよう前記各ドーパントが混在した領域を備えた半導体装置。
【請求項２】
抵抗素子を含む半導体装置の製造方法であって、
前記抵抗素子は、ポリシリコン部材を用い、少なくとも２種類のドーパントの比を一定としかつドーズ量を制御することで、所定の温度特性と単位当りの所定の抵抗値を得るようにした半導体装置の製造方法。
【請求項３】
半導体基板の層間絶縁膜において、少なくとも抵抗素子を形成するためのポリシリコン部材をパターニングする工程と、
前記ポリシリコン部材上に保護膜を形成する工程と、
前記ポリシリコン部材を含む第１の所定領域に第１のドーズ量で第１の不純物をイオン注入する工程と、
前記ポリシリコン部材を含む第２の所定領域に第２のドーズ量で第２の不純物をイオン注入する工程と、を含み、
前記第１、第２の不純物をイオン注入する工程は、予め前記第１、第２のドーズ量を同等の変化率で変化させることにより所定の温度特性が得られる単位当りの所定の抵抗値を特定する準備工程を経て、前記準備工程に基づいて決められた前記第１、第２のドーズ量を用いる半導体装置の製造方法。
【請求項４】
前記第１のドーズ量で第１の不純物をイオン注入する工程は、加速電圧が１０〜８０ｋｅＶにて、１×１０１５ｃｍ−２〜１×１０１６ｃｍ−２の範囲から選ばれる所定のドーズ量で制御され、前記第２のドーズ量で第２の不純物をイオン注入する工程は、加速電圧が１０〜８０ｋｅＶにて、１×１０１５ｃｍ−２〜１×１０１６ｃｍ−２の範囲から選ばれる所定のドーズ量で制御される請求項３記載の半導体装置の製造方法。
【請求項５】
前記第１、第２の不純物をイオン注入する工程後の活性化に関し、前記抵抗素子以外の箇所の製造時に伴う熱処理が代替する請求項３または４記載の半導体装置の製造方法。
【請求項６】
前記第１の不純物はＡｓ、前記第２の不純物はＰを含み、前記第１の不純物をイオン注入する前記第１の所定領域の方が、前記第２の不純物をイオン注入する前記第２の所定領域より広い請求項３〜５いずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路内で用いられる、ポリシリコンに高濃度の不純物を導入した抵抗素子を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路装置内で用いられるポリシリコン抵抗素子は、決められた抵抗値が電圧によって、また温度によって変化し難いことが望まれる。特に様々な温度環境で使用されることから。抵抗温度特性に関し、低温から高温までかなりの範囲で温度依存性がない方がよい。通常、ポリシリコンの抵抗は、膜厚、膜質などの条件で制御されることが多いが、これら条件は他の要因で規定範囲が狭められることが多く、あまりよい制御因子であるとはいえない。
【０００３】
従来技術の一つとして、抵抗温度特性が負の不純物（例えばヒ素）と、抵抗温度特性が正の不純物（例えばリン）とを有する多結晶シリコン抵抗体を形成することが開示されている。これにより、抵抗温度特性を「０」に近似できるとしている（例えば、特許文献１参照）。
【特許文献１】特開平３−２６３３６７号公報（２頁−４頁）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術（特許文献１）では、高加速、高ドーズのイオン注入が要求され、かつ高温で長時間の熱拡散工程を要する。従って、既存のプロセスに組み込み難く、製造ラインにおける処理効率に影響が出るばかりか、それまでに作製した他の集積回路素子への悪影響も懸念される。
【０００５】
本発明は上記のような事情を考慮してなされたもので、処理効率を悪化させず、かつそれまでに作製した他の集積回路素子への影響も心配ない、既存プロセスに容易に組み込むことのできる抵抗素子を有する半導体装置及びその製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、抵抗素子を含む半導体装置であって、前記抵抗素子は、ポリシリコン部材が用いられ、２種類以上のドーパントが所定の比でかつドーズ量が調整されたイオン注入によって少なくとも所定の温度特性が得られるよう前記各ドーパントが混在した領域を備えている。
【０００７】
上記本発明に係る半導体装置によれば、抵抗素子の温度特性はドーパントとして導入される不純物の抵抗値と相関がある。ドーパントは２種類以上として比較的高濃度に不純物を導入することで、良好な温度特性が得られ、これらドーパントの中間の抵抗値を示す抵抗素子が実現される。高加速、高ドーズのイオン注入をしなくても、２種類以上のドーパントが同等の比でかつドーズ量が調整されてイオン注入されていれば、所定の温度特性が得られる。
【０００８】
本発明に係る半導体装置の製造方法は、抵抗素子を含む半導体装置の製造方法であって、前記抵抗素子は、ポリシリコン部材を用い、少なくとも２種類のドーパントの比を一定としかつドーズ量を制御することで、所定の温度特性と単位当りの所定の抵抗値を得るようにしている。
【０００９】
上記本発明に係る半導体装置の製造方法によれば、少なくとも２種類のドーパントを用いて比較的高濃度に不純物を導入する。これにより、良好な温度特性が得られ、これら不純物の中間の抵抗値を示す抵抗素子が実現される。高加速、高ドーズのイオン注入をしなくても、少なくとも２種類のドーパントそれぞれの比を一定としかつドーズ量を制御することで、所定の温度特性と単位当りの所定の抵抗値を得ることができる。
【００１０】
本発明に係る半導体装置の製造方法は、半導体基板の層間絶縁膜において、少なくとも抵抗素子を形成するためのポリシリコン部材をパターニングする工程と、前記ポリシリコン部材上に保護膜を形成する工程と、前記ポリシリコン部材を含む第１の所定領域に第１のドーズ量で第１の不純物をイオン注入する工程と、前記ポリシリコン部材を含む第２の所定領域に第２のドーズ量で第２の不純物をイオン注入する工程と、を含み、前記第１、第２の不純物をイオン注入する工程は、予め前記第１、第２のドーズ量を同等の変化率で変化させることにより所定の温度特性が得られる単位当りの所定の抵抗値を特定する準備工程を経て、前記準備工程に基づいて決められた前記第１、第２のドーズ量を用いる。
【００１１】
上記本発明に係る半導体装置の製造方法によれば、準備工程で第１、第２の不純物各々のドーズ量を、同等の変化率で変化させることにより、所定の温度特性が得られる単位当りの所定の抵抗値が特定できるドーズ量が導き出せる。これに従って、ポリシリコン部材の所定領域にそれぞれ第１の不純物を第１のドーズ量、第２の不純物を第２のドーズ量でイオン注入することにより、所定の温度特性と単位当りの所定の抵抗値が得られる抵抗素子を形成することができる。
【００１２】
上記本発明に係る半導体装置の製造方法において、前記第１のドーズ量で第１の不純物をイオン注入する工程は、加速電圧が１０〜８０ｋｅＶにて、１×１０１５ｃｍ−２〜１×１０１６ｃｍ−２の範囲から選ばれる所定のドーズ量で制御され、前記第２のドーズ量で第２の不純物をイオン注入する工程は、加速電圧が１０〜８０ｋｅＶにて、１×１０１５ｃｍ−２〜１×１０１６ｃｍ−２の範囲から選ばれる所定のドーズ量で制御される。高加速、高ドーズのイオン注入をせず、既存のプロセスに容易に組み入れられる。
【００１３】
なお、上記本発明に係る半導体装置の製造方法において、前記第１、第２の不純物をイオン注入する工程後の活性化に関し、前記抵抗素子以外の箇所の製造時に伴う熱処理が代替する。専用の熱処理工程を用いることなく活性化が可能である。
【００１４】
また、上記本発明に係る半導体装置の製造方法において、前記第１の不純物はＡｓ、前記第２の不純物はＰを含み、前記第１の不純物をイオン注入する前記第１の所定領域の方が、前記第２の不純物をイオン注入する前記第２の所定領域より広い。第１、第２の不純物の混在した領域が抵抗素子の有効領域になる。
【発明を実施するための形態】
【００１５】
図１は、本発明の一実施形態に係る半導体装置の要部を示す平面図、図２（ａ），（ｂ）は、図１のＦ２−Ｆ２線断面図と不純物濃度プロファイルを示す特性図である。
抵抗素子１０は、半導体基板に構成される集積回路中に形成されている。例えば素子分離膜などの絶縁膜１１上にポリシリコン部材１２が抵抗素子形状にパターニングされ、不純物が導入されている。ドーパントは、ここではＡｓ、Ｐの２種類であり、イオン注入によって各ドーパントが混在した領域を備えている。Ａｓ、Ｐに限らず、同型の２種類以上のドーパントを用いることが可能である。ここでは、Ａｓイオン注入領域１３の方がＰイオン注入領域１４より広い。また、Ａｓイオン注入領域１３の方がよりポリシリコン部材１２の表層に近い領域で濃度のピークを有する。Ａｓイオン注入領域１３とＰイオン注入領域１４の混在している領域が抵抗素子の有効領域Ｒ１となり、Ａｓイオン注入領域１３のみの部分でコンタクト領域１５１，１５２が形成されている。
【００１６】
上記Ａｓイオン注入領域１３とＰイオン注入領域１４は、Ａｓ，Ｐの各ドーパントを所定の比でかつドーズ量が調整されたイオン注入によって少なくとも所定の温度特性が得られるよう構成されている。抵抗素子の温度特性はドーパントとして導入される不純物の抵抗値と相関がある。比較的高濃度に不純物を導入することで良好な温度特性が得られ、これら不純物の中間の抵抗値を示す抵抗素子が実現される。高加速、高ドーズのイオン注入をしなくても、２種類以上のドーパントが同等の比でかつドーズ量が調整されてイオン注入されていれば、所定の温度特性が得られる。以下、図３の特性図を参照して説明する。
【００１７】
図３は、図１の抵抗素子を実現するための不純物の抵抗温度特性図である。図においてＸ軸は、Ａｓ，Ｐそれぞれのドーパントを一定の比でポリシリコン部材にドーズ量を変化させてイオン注入し、シート抵抗値の推移を表している。Ｙ軸は、Ａｓ，Ｐそれぞれのドーパントのドーズ量変化に対し温度特性がどの程度得られるかを示す。１００％が、２５℃〜１２５℃までの温度に依存しない抵抗値が得られるドーズ量である。１００％より小さくなるほど温度が上がると抵抗値が下がる傾向になり、１００％より大きくなると温度が上がると抵抗値も上がる傾向になるドーズ量となる。特性線Ｒ１は、Ａｓ，Ｐの各ドーパントが混在して成り立つ特性である。
【００１８】
図３に示すように、温度特性が正のＰと温度特性が負のＡｓを同じ含有比率で、かつドーズ量を変化させる。そして、つりあった中間の抵抗値を得るようにする。これにより、図ではシート抵抗が６０Ωの温度特性の良好なポリシリコン抵抗部材が構成できる。すなわち、単体のドーパントを高ドーズでイオン注入する、あるいは低ドーズで高抵抗を得るようにするといった構成は避けられ、中間の安定した抵抗値を得ることができる。これにより、既存プロセスに容易に組み込める。
【００１９】
ポリシリコン抵抗素子の設計時に、上記特性を利用したシミュレーションにより、所定の温度特性が得られる単位当りの所定の抵抗値を特定する準備をしておけばよい。この準備工程で得られたデータに沿って、占有面積で調整するようにすれば、温度特性の良好な安定した抵抗素子が形成可能である。また、高加速、高ドーズのプロセスとはならないため、処理効率を悪化させず、かつそれまでに作製した他の集積回路素子への影響も心配ない。
【００２０】
図４〜図７は、本発明の一実施形態に係る半導体装置の製造方法の要部を示す断面図である。半導体集積回路内の微細化されたＭＯＳＦＥＴ及び抵抗素子の形成例である。
図４に示すように、例えばＰ型のシリコン半導体基体２０に素子分離用の絶縁膜２１を形成する。Ｐ型のシリコン半導体基体２０がウェルの場合、絶縁膜２１を形成してからウェル（２０）を形成する場合もある。その後、チャネルイオン注入、ゲート絶縁膜２２の形成を経てポリシリコン層を堆積し、パターニングしてゲート電極２３及びポリシリコン抵抗形状２４を形成する。
【００２１】
次に、図５に示すように、低濃度Ｎ型のイオン注入によりエクステンション領域２５を形成する。次に、全面に絶縁膜の堆積、異方性エッチングを経てスペーサ２６を形成する。その後、高濃度Ｎ型のイオン注入を経て、ソース・ドレイン領域となるＮ型領域２７を形成する。次に、ポリシリコン抵抗形状２４全面を露出させたレジストマスクＲＭ１を形成してから、Ａｓをイオン注入する。Ａｓのイオン注入工程に関しては、加速電圧が１０〜８０ｋｅＶ、より好ましくは４０〜６０ｋｅＶにて、１×１０１５ｃｍ−２〜１×１０１６ｃｍ−２のドーズ量範囲、さらに好ましくは４×１０１５ｃｍ−２〜１×１０１６ｃｍ−２の範囲から選ばれる所定のドーズ量で制御される。
【００２２】
次に、図６に示すように、ポリシリコン抵抗形状２４の、抵抗素子の有効領域２８を露出させたレジストマスクＲＭ２を形成し、Ｐをイオン注入する。Ｐのイオン注入工程に関しては、加速電圧が１０〜８０ｋｅＶ、より好ましくは５０〜８０ｋｅＶにて、１×１０１５ｃｍ−２〜１×１０１６ｃｍ−２のドーズ量範囲、さらに好ましくは４×１０１５ｃｍ−２〜１×１０１６ｃｍ−２の範囲から選ばれる所定のドーズ量で制御される。これにより、Ａｓ、Ｐが混在した抵抗素子の有効領域２８と、Ａｓのみが導入された抵抗素子のコンタクト領域２９（２９１，２９２）が形成される。
【００２３】
上記Ａｓ及びＰをイオン注入する工程は、前記図３に示すように、予め所定の温度特性が得られる単位当りの所定の抵抗値を特定する準備工程を経てデータを取得しておき、このデータに基づいて決められた各ドーズ量を用いる。
【００２４】
次に、ソース・ドレイン領域（Ｎ型領域２７）の活性化を兼ねて抵抗素子の有効領域２８及びコンタクト領域２９の活性化を促す熱処理、例えば９００℃〜１０００℃の所定温度でのアニールを経る。これにより、抵抗素子３０が形成される。なお、上記ポリシリコン抵抗形状２４へのイオン注入工程は、ソース・ドレイン領域となるＮ型領域２７を形成する前に行ってもよい。また、ポリシリコン抵抗形状２４の活性化を促す工程は、図示しないＰ型のＭＯＳＦＥＴ形成後の活性化処理と兼ねてもよい。
【００２５】
次に、図７に示すように、層間の絶縁膜３１を形成し、フォトリソグラフィ工程、エッチング工程を経てコンタクトホール３２１〜３２４を形成する。コンタクトホール３２３，３２４は、Ａｓのみが導入されたコンタクト領域２９１，２９２上に開口される。その後、配線金属部材３３をスパッタ形成し、フォトリソグラフィ工程、エッチング工程を経て配線パターン３３１〜３３３を形成する。配線パターン３３２，３３３がそれぞれコンタクトホール３２３，３２４を介してコンタクト領域２９１，２９２に接続される。
【００２６】
上記実施形態の方法によれば、Ａｓ及びＰをイオン注入する工程は、前記図３に示すように、予め所定の温度特性が得られる単位当りの所定の抵抗値を特定する準備工程を経てデータを取得しておき、このデータに基づいて決められた各ドーズ量を用いる。これにより、高加速、高ドーズのイオン注入をせず、既存のプロセスに容易に組み入れられる。
【００２７】
なお、２種類以上のドーパントが同等の比でかつドーズ量が調整されてイオン注入する構成及び方法は、Ａｓ及びＰを用いるものに限らず、さらに他の不純物を導入して適当な温度特性や抵抗値を有する抵抗素子を構成することが考えられる。また、Ｐ型ならば、Ｂ、Ｉｎ等のイオン注入を用いることが考えられる。
以上説明したように本発明によれば、この結果、処理効率を悪化させず、かつそれまでに作製した他の集積回路素子への影響も心配ない、既存プロセスに容易に組み込むことのできる抵抗素子を有する半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】一実施形態に係る半導体装置の要部を示す平面図。
【図２】図１のＦ２−Ｆ２線断面図と不純物濃度プロファイルを示す特性図。
【図３】図１の抵抗素子を実現するための不純物の抵抗温度特性図。
【図４】一実施形態で半導体装置の製造方法の要部を工程順に示す第１断面図。
【図５】図４に続く第２断面図。
【図６】図５に続く第３断面図。
【図７】図６に続く第４断面図。
【符号の説明】
【００２９】
１０…抵抗素子、１１，２１，３１…絶縁膜、１２…ポリシリコン部材、１３…Ａｓイオン注入領域、１４…Ｐイオン注入領域、１５１，１５２，２９１，２９２…コンタクト領域、２０…シリコン半導体基体、２２…ゲート絶縁膜、２３…ゲート電極、２４…ポリシリコン抵抗形状、２５…エクステンション領域、２６…スペーサ、２７…Ｎ型領域、２８…抵抗素子の有効領域、３０…抵抗素子、３２１〜３２４…コンタクトホール、３３１〜３３３…配線パターン、ＲＭ１，ＲＭ２…レジストマスク。
【図１】
2005268502.tif 000003
【図２】
2005268502.tif 000004
【図３】
2005268502.tif 000005
【図４】
2005268502.tif 000006
【図５】
2005268502.tif 000007
【図６】
2005268502.tif 000008
【図７】
2005268502.tif 000009