(57)【要約】【課題】  この発明は、複数の回路が互いに逓倍の関係にあるクロックで駆動している画像形成装置において、これらのクロックの位相が一致することによって発生する不要輻射のエネルギーを低減させることができる画像形成装置を提供することを目的とする。【解決手段】  制御基板上の複数の異なる回路に、互いに逓倍の関係にあるクロックが供給される画像形成装置において、１つの原発振回路にて生成したクロックから、位相保証機能を備えた逓倍回路を用いて、互いに逓倍の関係にありかつ上記異なる回路に対応した周波数のクロックを生成させる第１手段、ならびに第１手段によって生成された各クロックのスイッチングタイミングが同時にならないように、各クロックのうち、少なくとも１つのクロックを除くクロックを遅延させることにより、上記異なる回路それぞれに供給すべきクロックを生成する第２手段を備えている。【選択図】  図１
2005144848.tif 000002
【特許請求の範囲】
【請求項１】
制御基板上の複数の異なる回路に、互いに逓倍の関係にあるクロックが供給される画像形成装置において、
１つの原発振回路にて生成したクロックから、位相保証機能を備えた逓倍回路を用いて、互いに逓倍の関係にありかつ上記異なる回路に対応した周波数のクロックを生成させる第１手段、ならびに
第１手段によって生成された各クロックのスイッチングタイミングが同時にならないように、各クロックのうち、少なくとも１つのクロックを除くクロックを遅延させることにより、上記異なる回路それぞれに供給すべきクロックを生成する第２手段、
を備えていることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複写機、プリンタ、ファクシミリ装置、それらのうちの複数の機能を備えた複合機等の画像形成装置に関する。
【背景技術】
【０００２】
画像形成装置の制御基板内において利用されるクロックには、ロジックデバイス（回路）を駆動するクロックがある。例えば、ＣＰＵ、ＡＳＩＣメモリ等のアクセス用のクロック（システムクロック）、ＣＣＤ駆動用のクロック（画像読取クロック）、レーザー駆動用のクロック（画像印字クロック）、通信インターフェース用のクロック（イーサネット（登録商標），ＵＳＢ）などがこれにあたる。
【０００３】
これらのデバイスを駆動するクロックにおいては、周波数が逓倍の関係にあるものがある。このような関係がある複数のクロックにおいて、クロックの信号スイッチングのタイミングが一致すると、不要な電磁波輻射のピークエネルギーが大きくなるとともに、制御基板上でのスイッチング電流のピークが大きくなる。
【特許文献１】特開２００２−１０３６９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この発明は、複数の回路が互いに逓倍の関係にあるクロックで駆動している画像形成装置において、これらのクロックの位相が一致することによって発生する１次の周波数あるいは高次の高周波における不要輻射のエネルギーが重畳されることを防止できる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
請求項１に記載の発明は、制御基板上の複数の異なる回路に、互いに逓倍の関係にあるクロックが供給される画像形成装置において、１つの原発振回路にて生成したクロックから、位相保証機能を備えた逓倍回路を用いて、互いに逓倍の関係にありかつ上記異なる回路に対応した周波数のクロックを生成させる第１手段、ならびに第１手段によって生成された各クロックのスイッチングタイミングが同時にならないように、各クロックのうち、少なくとも１つのクロックを除くクロックを遅延させることにより、上記異なる回路それぞれに供給すべきクロックを生成する第２手段を備えていることを特徴とする。
【発明の効果】
【０００６】
この発明によれば、複数の回路が互いに逓倍の関係にあるクロックで駆動している画像形成装置において、これらのクロックの位相が一致することによって発生する１次の周波数あるいは高次の高周波における不要輻射のエネルギーが重畳されることを防止できるようになる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して、この発明の実施例について説明する。
【実施例１】
【０００８】
図１は、システムクロック（ＣＰＵ、ＡＳＩＣメモリアクセス用クロック）および画像読取クロック（ＣＣＤ駆動用クロック）を生成するための回路の構成を示している。
【０００９】
画像形成装置の制御基板には、原発振回路１、位相保証機能（入力クロックと出力クロックの立ち上がり位相を保証する機能）を備えた１／４逓倍回路（ＰＬＬ回路）２、遅延回路３、ＣＣＤ駆動・画像処理回路４、システム・メモリ制御回路６等が搭載されている。
【００１０】
ＣＣＤ駆動・画像処理回路４は、ＣＣＤ５の駆動回路とＣＣＤ信号受信回路と画像処理回路とからなるＡＳＩＣとから構成されており、ＣＣＤ５からの画像の読み取りと読み取り画像に対する画像処理とを行い、画像処理後の画像データをシステム・メモリ制御回路６に転送する。
【００１１】
システム・メモリ制御回路６は、ＣＰＵまたはＣＰＵとＡＳＩＣとのチップセットで構成されており、プログラム命令の実行とメモリアクセスとを制御する。システム・メモリ制御回路６は、ＣＣＤ駆動・画像処理回路４から転送されてきた画像データをＳＤＲＡＭ７に格納する。
【００１２】
ＣＣＤ駆動・画像処理回路４に与えられる画像読取クロックの周波数は、システム・メモリ制御回路６に与えられるシステムクロックの周波数の１／４である。
【００１３】
原発振回路１は、所定の周波数のクロック（原発振クロック）を発生する。位相保証機能（入力クロックと出力クロックの立ち上がり位相を保証する機能）を備えた１／４逓倍回路（ＰＬＬ回路）２は、原発振クロックを１／４逓倍したクロックを発生する。遅延回路３は、原発振回路１によって発生するクロックのスイッチングタイミングと、遅延回路３から出力されるクロックののスイッチングタイミングとが同時にならないように、１／４逓倍回路２から出力されるクロックを所定時間だけ遅延させて出力する。
【００１４】
システム・メモリ制御回路６には、図２に示すように、原発振回路１によって発生した原発振クロックがそのまま与えられる。ＣＣＤ駆動・画像処理回路４には、図２に示すように、原発振クロックが１／４逓倍回路２によって１／４逓倍された後、さらに遅延回路３によって遅延されたクロックが与えられる。
【００１５】
遅延回路３によって１／４逓倍回路２から出力されるクロック（原発振クロックが１／４逓倍されたクロック）が遅延されているので、ＣＣＤ駆動・画像処理回路４の電流スイッチングのタイミングと、システム・メモリ制御回路６の電流スイッチングのタイミングとが、常にずれることになる。したがって、両回路４、６を含む制御基板の電源／グランドラインを流れるスイッチング電流において、両方の回路４、６にて発生するスイッチング電流のピークが重畳されるといったことが防止される。この結果、スイッチング電流のピークが重畳されることによって発生する不要輻射のエネルギーが抑えられ、また、同時に移動する電化量が抑えられるので、電源に発生するリップルを抑制できる。
【００１６】
なお、上記実施例によれば、原発振回路にＳＳＣＧによる周波数拡散回路を付加した場合においても、位相差を保証できるため、更なる不要輻射対策としてその効果を高めることができる。
【図面の簡単な説明】
【００１７】
【図１】システムクロック（ＣＰＵ、ＡＳＩＣメモリアクセス用クロック）および画像読取クロック（ＣＣＤ駆動用クロック）を生成するための回路の構成を示すブロック図である。
【図２】原発振回路１によって発生せしめられる原発振クロック、１／４逓倍回路から出力されるクロックおよび遅延回路３から出力されるクロックを示すタイムチャートである。
【符号の説明】
【００１８】
１  原発振回路
２  １／４逓倍回路
３  遅延回路
４  ＣＣＤ駆動・画像処理回路
６  システム・メモリ制御回路
【図１】
2005144848.tif 000003
【図２】
2005144848.tif 000004