(57)【要約】【課題】  作製プロセスが容易であり、実装時の取扱いが容易であり、かつ、実装後の半導体素子特性劣化を抑制することのできる薄膜圧電素子の提供を目的とする。【解決手段】  基板と；この基板上に形成された第１のポーラス膜と；この第１のポーラス膜上に配置された、薄膜圧電振動子と；この薄膜圧電振動子を前記第１のポーラス膜とで挟持するように前記薄膜圧電素子上に形成された第２のポーラス膜とを具備したことを特徴とする薄膜圧電素子である。【選択図】  図１
2005079671.tif 000002
【特許請求の範囲】
【請求項１】
基板と；
この基板上に形成された第１のポーラス膜と；
この第１のポーラス膜上に配置された、薄膜圧電振動子と；
この薄膜圧電振動子を前記第１のポーラス膜とで挟持するように前記薄膜圧電素子上に形成された第２のポーラス膜とを具備したことを特徴とする薄膜圧電素子。
【請求項２】
Ｓｉ基板と；
このＳｉ基板上に形成されたポーラスシリコン領域と；
このポーラスシリコン領域上に配置された薄膜圧電振動子と；
この薄膜圧電振動子を前記ポーラスシリコン領域とで挟持するように前記薄膜圧電素子上に形成されたポーラスシリコン膜とを具備したことを特徴とする薄膜圧電素子。
【請求項３】
請求項１乃至２記載の薄膜圧電素子を樹脂封止したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は携帯電話などの小型携帯機器に好適な薄膜圧電素子に関する。
【背景技術】
【０００２】
近年、圧電体薄膜の厚み振動を利用した薄膜バルク波音響共振子が注目を集めている。これはＦＢＡＲ（Ｆｉｌｍ  Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｒｅｓｏｎａｔｏｒ）とも呼ばれている薄膜圧電素子である。
【０００３】
この薄膜圧電素子は、Ｓｉなど基板上に圧電体膜が上下電極層で挟まれる構造を実現するものである。この場合、薄膜圧電素子の下部領域には音響空洞部が形成されるのが一般的である（例えば特開２０００−３３２５６９公報，特開２０００−０６９５９４公報，特開平０９−０８３０２９号公報など参照）。
【０００４】
この音響空洞部の作製プロセスは煩雑であり、異方性エッチングを利用したり、あらかじめエッチングストッパー層を形成したり、犠牲層を埋め込んでおいて後工程で除去するなどの手法を採用していた。
【０００５】
また基板上の薄膜圧電素子はパッケージと接触することがないように、薄膜圧電素子の上部にキャビティを確保したハーメチックシールを採用し、パッケージ化していた。
【特許文献１】特開２０００−３３２５６９公報
【特許文献２】特開２０００−０６９５９４公報
【特許文献３】特開平０９−０８３０２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このように従来構造のＦＢＡＲは、薄膜圧電振動子の上部及び下部に空洞を形成していたため、実装時などの取扱いが容易ではなく、また作製プロセスが複雑になっていた。
【０００７】
本発明は上記問題点を考慮してなされたもので、作製プロセスが容易であり、実装時の取扱いが容易であり、かつ、実装後の半導体素子特性劣化を抑制することのできる薄膜圧電素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明者らは薄膜圧電素子の振動特性への影響に対し研究を進めた結果、ポーラスシリコンのような多孔質状の膜で薄膜圧電素子を覆っても、音響エネルギーを振動子内に十分閉じ込めることができることを見出した。
【０００９】
本発明はこれに基づいてなされたもので、基板と；この基板上に形成された第１のポーラス膜と；この第１のポーラス膜上に配置された、薄膜圧電振動子と；この薄膜圧電振動子を前記第１のポーラス膜とで挟持するように前記薄膜圧電素子上に形成された第２のポーラス膜とを具備したことを特徴とする薄膜圧電素子である。
【００１０】
ポーラス膜は薄膜圧電素子に比較し十分に重量密度が小さく（例えば１／３以下が好ましい）、ＦＢＡＲ振動子内に音響エネルギーを閉じ込めることができ、ＦＢＡＲとしての
機能を発揮することができる。
【００１１】
その上で、薄膜圧電素子はポーラス膜で被覆されているため、取扱いが容易となる製造上の効果が大きいのである。
【００１２】
ポーラス膜は、振動子内に音響エネルギーを閉じ込めることができる程度の重量密度であればよく、例えば１．５ｇ／ｃｍ3以下が望ましい。
【００１３】
また従来はハーメチック封止構造を採用せざるを得ない状況であったが、ポーラス膜での被覆構造を採用することで、樹脂封止も行うこともできる。従って半導体装置の小型化も達成できることになる。
【発明の効果】
【００１４】
本発明によれば、製造が容易で、実装も容易な薄膜圧電素子を得ることができる。
【発明を実施するための最良の形態】
【００１５】
以下に本発明の実施の形態を説明する。
（実施の形態１）
図１は本実施形態に係る薄膜圧電素子の断面図である。
【００１６】
基板１０１上に下部ポーラス膜１０２が形成されている。この下部ポーラス膜１０２上に下部電極１０３が形成され、この下部電極１０３上に圧電体薄膜１０４が形成されている。この圧電体薄膜１０４上には上部電極１０５が形成されている。下部電極１０及び上部電極１０５にて挟持された圧電体薄膜１０４の積層体で薄膜圧電振動子１０７が構成されている。
【００１７】
さらに上部電極１０５上には上部ポーラス膜１０６が形成され、薄膜圧電振動子１０７が、下部ポーラス膜１０２及び上部ポーラス膜１０６で挟持された構成が採られる。
【００１８】
なお、下部ポーラス膜１０２及び上部ポーラス膜１０６は、圧電振動子１０７を挟み込む構成が実現されていればよく、下部電極１０３，上部電極１０５を覆い、それ以上の領域に形成されていて良い。
【００１９】
このように構成された薄膜圧電素子は、薄膜圧電振動子１０７の上部上部ポーラス膜１０６で覆われているため、取扱いが容易である。また半導体チップを真空チャックしようとした場合でもコレットが直接圧電振動子１０７に接触することがないので、専用コレットを使用する必要も無い。
【００２０】
基板としてはＳｉ，ＧａＡｓなどの半導体基板を用いることができる。
【００２１】
圧電体薄膜としてはチタン酸バリウムなどの圧電材料を用いることができる。また上下電極材料としては、Ａｕ，Ａｇ，Ｃｕ，Ａｌ、Ｍｏ，Ｗ，Ｔａ，Ｔｉなど各種導電材料を用いることが可能である。
【００２２】
ポーラス膜は無機，有機の各種材料を用いることができる。基板としてＳｉ基板を用いた場合はポーラスＳｉを基板に作りこむことができるので、容易に実現することができる。
【００２３】
この場合、上部ポーラス膜も同種材料で構成することが熱膨張による素子への悪影響を防止でき好ましい。
【００２４】
例えばＳｉ基板を用い、表面改質でポーラスＳｉ膜を作製した場合は、Ｓｉ膜を堆積したのち改質してポーラスＳｉ膜として上部ポーラス膜として使用することが好ましい。
【００２５】
ポーラスＳｉの形成手段は問わないが、例えば弗酸を用いた陽極酸化処理など公知の手法を用いればよい。
【００２６】
また、ポーラス膜としてＳＯＧ（スピンオングラス）膜を用いる場合は、側鎖にメチル基を付与したＳｉＯ2構造を有するワニス状の溶液をウェハ上にスピンコートした後に、熱処理を施すことによって得られる。
【００２７】
またメソポーラスシリカ膜は、ＳｉＯ２前駆体溶液中に界面活性剤のミセル構造を形成させ、これをウェハ上にスピンコートした後に、海面活性剤成分を除去することで得ることができる。
【００２８】
またシリカエアロゲルは、ゾルゲル法により薄膜の湿潤ゲルを形成した後、超臨界乾燥することで非常に高い空孔率を有した膜を形成することができる。
【００２９】
このようなスピンコート法を用いた製膜以外にも、化学蒸着法（ＣＶＤ法），スパッタ法などを用いてもポーラス状のＳｉＯ２膜を得ることができる。
【００３０】
ただし組みあわせなどはこれに限定されるものではない。
（実施の形態２）
図２は本実施形態に係る薄膜圧電素子の断面図である。
【００３１】
基板１０１上にキャビティ１１１が形成されている。このキャビティ１１１上に、下部電極１０３及び上部電極１０５にて挟持された圧電体薄膜１０４の積層体で構成された薄膜圧電振動子１０７が形成されている。
【００３２】
このような構成をとる素子上にワニス状のポーラス材料を回転塗布，滴下塗布することで、薄膜圧電振動子１０７の上部を覆うようにポーラス膜１１０を形成されている。この塗布によりキャビティ１１１内にもポーラス膜１１０が入るように、キャビティ１１１は密閉構造を採らず、上部に開口を持つように構成される。
【００３３】
結果として実施形態１の場合と同様に、薄膜圧電素子はポーラス膜で被覆されており、実装時の取扱いが容易となる。
（実施の形態３）
図３は本実施形態に係る薄膜圧電素子の断面図である。
【００３４】
本発明の実施の形態１乃至２の構造を有する薄膜圧電振動子が形成された半導体チップ１２４を、パッケージ電極１２５が形成されたパッケージ１２２に実装した例である。
【００３５】
半導体チップ１２４は銀ペーストによりパッケージ１２２に固定され、ボンディングワイヤー１２０によりパッケージ電極１２５と電気的に接続される。
【００３６】
半導体チップ１２４を覆うように封止樹脂１２１が形成され樹脂封止型半導体装置が実現される。
【００３７】
半導体チップ１２４上の薄膜圧電素子（図示せず）はポーラス膜で被覆されているため、封止樹脂と直接接触することはない。すなわち薄膜圧電素子はポーラス膜の存在により
、直接的な影響を封止樹脂から受けることはない。
【００３８】
したがって、従来のごとく空洞を確保してのハーメチック構造を採用する必要がないので、素子の小型化を実現することができる。
【００３９】
なお本実施形態ではワイヤボンディングを用いた実装を用いたが、バンプを用いたフリップチップ実装においても、半導体チップと実装基板に封入する樹脂の影響を薄膜圧電素子は受けない。
【００４０】
従って、薄膜圧電素子を搭載した半導体素子を他の半導体チップと同様の工程でマザーボードに直接実装したり、他のチップ上にバンプを介して接続するＣｏＣ（Ｃｈｉｐ  ｏｎ  Ｃｈｉｐ）の構造も容易に採用することができる。
【００４１】
なお、薄膜圧電素子が形成されている基板，Ｓｉ基板などには、トランジスタをはじめとする各種の素子が形成されていても良いことは言うまでもない。
【００４２】
以上説明したように本発明によれば、製造が容易で、実装も容易な薄膜圧電素子を得ることができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施形態に係る薄膜圧電素子の断面図。
【図２】本発明の実施形態に係る薄膜圧電素子の断面図。
【図３】本発明の実施形態に係る半導体装置の断面図。
【符号の説明】
【００４４】
１０１・・・基板；１０２・・・下部ポーラス膜；１０３・・・下部電極；１０４・・・圧電体膜；１０５・・・上部電極；１０６・・・上部電極；１０７・・・圧電振動子
【図１】
2005079671.tif 000003
【図２】
2005079671.tif 000004
【図３】
2005079671.tif 000005