(57)【要約】【課題】  電子放出部の位置を制御する。【解決手段】  絶縁性基板表面上に配置された第１電極と第２電極との間に導電体を配置し、さらに、第１電極と第２電極とを接続し且つ前記導電体を覆う様に高分子膜を配置した後に高分子膜を低抵抗化し、さらに、第１電極と第２電極との間に電圧を印加する。【選択図】  図２
2005268167.tif 000002
【特許請求の範囲】
【請求項１】
電子放出素子の製造方法であって、
（Ａ）基板表面上に、第１電極と、該第１電極と離れた第２電極と、前記第１電極と前記第２電極との間であって、前記第１電極および第２電極と離れた導電体と、を配置する工程と、
（Ｂ）前記第１電極と前記第２電極とを接続すると共に、前記導電体を覆う、高分子膜を配置する工程と、
（Ｃ）前記高分子膜を低抵抗化する工程と、
（Ｄ）前記第１電極と第２電極との間に電圧を印加することで、前記高分子膜を低抵抗化することにより得た膜に電流を流し、前記導電体の前記第１電極側の端部に沿った間隙を、前記高分子膜を低抵抗化することにより得た膜に形成する工程と、を有しており、
前記高分子膜を低抵抗化することにより得た膜に間隙を形成する工程において、前記第１電極と前記第２電極との間に電圧を印加した際に、
前記導電体の前記第１電極側端部で生じる温度が、前記導電体の前記第２電極側端部および前記第１電極の前記導電体側の端部および前記第２電極の前記導電体側の端部で生じる温度よりも大きい、
ことを特徴とする電子放出素子の製造方法。
【請求項２】
電子放出素子の製造方法であって、
（Ａ）基板表面上に、第１電極と、該第１電極と離れた第２電極と、前記第１電極と前記第２電極との間であって、前記第１電極および第２電極と離れた導電体と、を配置する工程と、
（Ｂ）前記第１電極と前記第２電極とを接続すると共に、前記導電体を覆う、高分子膜を配置する工程と、
（Ｃ）前記高分子膜を低抵抗化する工程と、
（Ｄ）前記第１電極と第２電極との間に電圧を印加することで、前記高分子膜を低抵抗化することにより得た膜に電流を流し、前記導電体の前記第１電極側の端部に沿った間隙を、前記高分子膜を低抵抗化することにより得た膜に形成する工程と、を有しており、
前記導電体と前記第１電極との距離が、前記導電体と前記第２電極との距離よりも長いことを特徴とする電子放出素子の製造方法。
【請求項３】
電子放出素子の製造方法であって、
（Ａ）基板表面上に、第１電極と、該第１電極と離れた第２電極と、前記第１電極と前記第２電極との間であって、前記第１電極および第２電極と離れた導電体と、を配置する工程と、
（Ｂ）前記第１電極と前記第２電極とを接続すると共に、前記導電体を覆う、高分子膜を配置する工程と、
（Ｃ）前記高分子膜を低抵抗化する工程と、
（Ｄ）前記第１電極と第２電極との間に電圧を印加することで、前記高分子膜を低抵抗化することにより得た膜に電流を流し、前記導電体の前記第１電極側の端部に沿った間隙を、前記高分子膜を低抵抗化することにより得た膜に形成する工程と、を有しており、
前記導電体と前記第１電極との間に位置する前記高分子膜を低抵抗化することにより得た膜の（シート）抵抗値が、前記導電体と前記第２電極との間に位置する前記高分子膜を低抵抗化することにより得た膜の（シート）抵抗値よりも高いことを特徴とする電子放出素子の製造方法。
【請求項４】
請求項１および３に記載の導電体は、第１電極と導電体の最短距離が第２電極と導電体の最短距離よりも短いことを特徴とする。
【請求項５】
前記間隙内に、前記導電体の一部が露出してなることを特徴とする請求項１乃至４のいずれかに記載の電子放出素子の製造方法。
【請求項６】
複数の電子放出素子と、発光体とを有する画像形成装置の製造方法であって、前記電子放出素子が請求項１乃至５のいずれかに記載の製造方法により製造されることを特徴とする画像形成装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出素子の製造方法、および電子放出素子を多数配置してなる電子源の製造方法、並びに、電子源を用いて構成した表示装置などの画像形成装置の製造方法に関する。
【背景技術】
【０００２】
従来より、電子放出素子として表面伝導型電子放出素子が知られている。
【０００３】
表面伝導型電子放出素子の構成、製造方法などは、例えば特許文献１などに開示されている。
【０００４】
上記公報などに開示されている一般的な表面伝導型電子放出素子の構成を図１３に模式的に示す。図１３（Ａ）および図１３（Ｂ）はそれぞれ、上記電子放出素子の平面図および断面図である。
【０００５】
図１３において、４６１は基体であり、４６２，４６３は対向する一対の電極、４６４は導電性膜、４６５は第２の間隙、４６６はカーボン膜、４６７は第１の間隙である。
【０００６】
図１３に示した構造の電子放出素子の作成工程の一例を図１４に模式的に示す。
【０００７】
先ず、基板４６１上に一対の電極４６２，４６３を形成する（図１４（Ａ））。
【０００８】
続いて、電極４６２、４６３間を接続する導電性膜４６４を形成する（図１４（Ｂ））。
【０００９】
そして、電極４６２，４６３間に電流を流し、導電性膜４６４の一部に第２の間隙４６５を形成する“フォーミング工程”を行う（図１４（Ｃ））。
【００１０】
さらに、炭素化合物雰囲気中にて、前記電極４６２，４６３間に電圧を印加して、第２の間隙４６５内の基板４６１上、およびその近傍の導電性膜４６４上にカーボン膜４６６を形成する“活性化工程”を行い、電子放出素子が形成される（図１４（Ｄ））。
【００１１】
一方、特許文献２〜４には、表面伝導型電子放出素子の別の製造方法が開示されている。特許文献１に開示される製造方法においては、“フォーミング工程”に加えて、“活性化工程”などを行う必要があったが、特許文献２では、一対の電極間を高分子膜で接続し、この高分子膜を低抵抗化した後に、この高分子膜を低抵抗化することによって得た膜に通電することで間隙を形成する工程が提案されている。この手法によれば、従来の活性化工程を省くことができる。
【００１２】
以上のような製造方法で作成された複数の電子放出素子からなる電子源と、蛍光体などからなる画像形成部材とを組み合わせることで、フラットディスプレイパネルなどの画像形成装置を構成できる。
【特許文献１】特開平８−３２１２５４号公報
【特許文献２】特開２００３−２５７３０３号公報
【特許文献３】特開２００３−３２３８４４号公報
【特許文献４】特開２００３−１２３６３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記従来の方法を用いて電子放出素子、該電子放出素子を多数配置してなる電子源、および該電子源を用いて構成した表示装置などの画像形成装置を作成する場合、電子放出特性が素子ごとばらつく場合があった。それは、フォーミング工程で作成される間隙の位置が、素子ごとに異なってしまう場合があったからである。
【００１４】
以下図１０、図１１を用いて、本課題を詳細に説明する。
【００１５】
まずは、素子ごとに間隙位置が異なる電子源について説明する。
【００１６】
図１０は、上記フォーミング工程が終了した電子源を示している。ここでは、１例として、３行３列のマトリクス配線に接続された電子源を示す。１が基板、６３が行配線、６２が列配線、６４が行配線と列配線を分離する絶縁層、２が行配線と電子放出素子６をつなぐコンタクト電極、３が列配線と電子放出素子６をつなぐコンタクト電極を示している。図に示されるように、間隙位置が、素子ごとに異なっている。例えば、１行１列目の素子（１，１）は、列配線側コンタクト電極近傍に間隙が形成されている。また、２行１列目の素子（２，１）は、行配線側コンタクト電極近傍に間隙が形成されている。
【００１７】
このように、素子ごとに間隙位置が異なり、また、その位置は一方の電極近傍に形成される。
【００１８】
次に、この間隙位置と放出電子特性の関係について説明する。
【００１９】
図１１（ａ）は、図１０で１行１列目の電子放出素子を駆動する場合の模式図を示している。基板１上に素子が電子放出素子が形成されている。コンタクト電極２、３はゲート電源５１に接続される。また、アノード電流Ｉｅを測定するため、アノード電極５４はアノード電源５３と電流計５２が接続されている。電源５１の電圧値Ｖｇを大きくすると、Ｉｅが大きくなる。
【００２０】
しかし、図１１（ａ）のように間隙位置がコンタクト電極３の近傍に近い場合、電源５１の電圧が負より、正の方がＩｅ電流が大きくなる。つまり、間隙近傍のコンタクト電極より、間隙遠方のコンタクト電極に正の電圧を印加する方が、その逆の駆動を行うより多くの電子を放出できる。
【００２１】
図１１（ｂ）に上記のＩｅ−Ｖｇ特性を示す。
【００２２】
つまり、高分子膜を用いた電子放出素子は、従来提案されてきた「活性化工程」が必要な表面伝導型電子放出素子よりも、作成プロセス簡便であり、優れた特性を有してる。
【００２３】
しかし、多数の電子放出素子を用いた電子源の場合、その電子放出特性は、間隙位置が素子ごとに異なるために、不均一となることがあった。
【００２４】
そこで、本発明は、上記課題を解決するものであって、
特に電子放出素子の製造工程を簡略、時間短縮でき、かつ、電子放出特性の良好な電子放出素子の製造方法、電子源の製造方法、並びに画像形成装置の製造方法を提供するものである。
【課題を解決するための手段】
【００２５】
本発明は上述する課題を解決するために鋭意検討を行ってなされたものであり、下述する構成のものである。
【００２６】
電子放出素子の製造方法であって、
（Ａ）基板表面上に、第１電極と、該第１電極と離れた第２電極と、前記第１電極と前記第２電極との間であって、前記第１電極および第２電極と離れた導電体と、を配置する工程と、
（Ｂ）前記第１電極と前記第２電極とを接続すると共に、前記導電体を覆う、高分子膜を配置する工程と、
（Ｃ）前記高分子膜を低抵抗化する工程と、
（Ｄ）前記第１電極と第２電極との間に電圧を印加することで、前記高分子膜を低抵抗化することにより得た膜に電流を流し、前記導電体の前記第１電極側の端部に沿った間隙を、前記高分子膜を低抵抗化することにより得た膜に形成する工程と、を有しており、
前記高分子膜を低抵抗化することにより得た膜に間隙を形成する工程において、前記第１電極と前記第２電極との間に電圧を印加した際に、
前記導電体の前記第１電極側端部で生じる温度が、前記導電体の前記第２電極側端部および前記第１電極の前記導電体側の端部および前記第２電極の前記導電体側の端部で生じる温度よりも大きい、
ことを特徴とする電子放出素子の製造方法を提供するものである。
【００２７】
また、
電子放出素子の製造方法であって、
（Ａ）基板表面上に、第１電極と、該第１電極と離れた第２電極と、前記第１電極と前記第２電極との間であって、前記第１電極および第２電極と離れた導電体と、を配置する工程と、
（Ｂ）前記第１電極と前記第２電極とを接続すると共に、前記導電体を覆う、高分子膜を配置する工程と、
（Ｃ）前記高分子膜を低抵抗化する工程と、
（Ｄ）前記第１電極と第２電極との間に電圧を印加することで、前記高分子膜を低抵抗化することにより得た膜に電流を流し、前記導電体の前記第１電極側の端部に沿った間隙を、前記高分子膜を低抵抗化することにより得た膜に形成する工程と、を有しており、
前記導電体と前記第１電極との距離が、前記導電体と前記第２電極との距離よりも長いことを特徴とする電子放出素子の製造方法を提供するものである。
【００２８】
また、
電子放出素子の製造方法であって、
（Ａ）基板表面上に、第１電極と、該第１電極と離れた第２電極と、前記第１電極と前記第２電極との間であって、前記第１電極および第２電極と離れた導電体と、を配置する工程と、
（Ｂ）前記第１電極と前記第２電極とを接続すると共に、前記導電体を覆う、高分子膜を配置する工程と、
（Ｃ）前記高分子膜を低抵抗化する工程と、
（Ｄ）前記第１電極と第２電極との間に電圧を印加することで、前記高分子膜を低抵抗化することにより得た膜に電流を流し、前記導電体の前記第１電極側の端部に沿った間隙を、前記高分子膜を低抵抗化することにより得た膜に形成する工程と、を有しており、
前記導電体と前記第１電極との間に位置する前記高分子膜を低抵抗化することにより得た膜の（シート）抵抗値が、前記導電体と前記第２電極との間に位置する前記高分子膜を低抵抗化することにより得た膜の（シート）抵抗値よりも高いことを特徴とする電子放出素子の製造方法を提供するものである。
【００２９】
また本発明は、複数の電子放出素子を有する電子源の製造方法において、該電子放出素子が上記本発明の電子放出素子の製造方法により製造されることを特徴とする電子源の製造方法を提供するものである。
【００３０】
さらに本発明は、複数の電子放出素子を有する電子源と、該電子源から放出される電子の照射により画像を形成する画像形成部材とを有する画像形成装置の製造方法において、該電子源が上記本発明の電子源の製造方法により製造されることを特徴とする画像形成装置の製造方法を提供するものである。
【発明の効果】
【００３１】
本発明によれば、導電性膜を形成する工程、該導電性膜に間隙を形成する工程、有機化合物を含む雰囲気を形成する工程（あるいは、導電性膜上に高分子膜を形成する工程）、導電性膜に通電することでカーボン膜を形成すると同時に、該カーボン膜に間隙を形成する工程、を必要としていた従来の製造方法に比べて、その工程を大幅に簡素化することができる。  また、本発明の製造方法によれば、電子放出素子の作成プロセスを安定化できるとともに、長期に渡り表示品位に優れた画像形成装置を安価に製造することができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施形態例を説明するが、本発明はこれらの形態例に限定されるものではない。
【００３３】
本発明を適用し得る電子放出素子は、先述したような冷陰極型の電子放出素子に分類されるもので、それらの中でも電子放出特性等の観点から特に表面伝導型の電子放出素子が好適である。このため、以下では表面伝導型電子放出素子を例に挙げて説明する。
【００３４】
以下、本発明の表面伝導型電子放出素子の製造方法について説明する。
【００３５】
図４は、本発明を適用可能な平面型表面伝導型電子放出素子の構成を示す模式図であり、図４（ａ）は平面図、図４（ｂ）は断面図である。図４において、１は基板、２と３は電極（素子電極）、６は導電性膜、５は間隙、４０はフォーミング工程制御用の導電体である。
【００３６】
基板１としては、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、青板ガラスにスパッタ法等によりＳｉ２やＳｉＮ等の絶縁層を積層した積層体、アルミナ等のセラミックス及びＳｉ基板等を用いることができる。
【００３７】
対向する素子電極２，３の材料としては、一般的導体材料が用いられ、例えばＮｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属あるいは合金及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ２，Ｐｄ−Ａｇ等の金属あるいは金属酸化物とガラス等から構成される印刷導体、Ｉｎ２  Ｏ３−ＳｎＯ２等の透明導電体及びポリシリコン等の半導体導体材料等から適宜選択することができる。
【００３８】
素子電極間隔Ｌ、素子電極長さＷ、は、応用される形態等を考慮して設計される。素子電極間隔Ｌは、好ましくは数百ｎｍ〜数百μｍであり、より好ましくは数μｍ〜数十μｍの範囲である。素子電極長さＷは、電極の抵抗値や電子放出特性を考慮して、数μｍ〜数百μｍの範囲とすることができる。素子電極２，３の膜厚ｄは、数十ｎｍ〜数μｍの範囲とすることができる。
【００３９】
導電体４０は、一般的導体材料が用いられ、例えばＮｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属あるいは合金及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ２，ポリシリコン等の半導体材料等から適宜選択することができる。
【００４０】
導電性膜６は、少なくとも炭素原子同士の結合を有するものであり、高分子膜を熱分解させて得られたカーボン膜が好ましい。「カーボン膜」は、「炭素を主成分とする導電性膜」、あるいは「一部に間隙を有し、一対の電極間を電気的に繋ぐ炭素を主成分とする導電性膜」、あるいは「一対の炭素を主成分とする導電性膜」ということもできる。また、単に「導電性膜」ということもある。また、「高分子膜が低抵抗化された膜」、あるいは「低抵抗化された高分子膜」、あるいは「熱分解高分子膜」と呼ぶ場合もある。
【００４１】
本発明におけるカーボン膜とは、上記、熱を加えられて導電性を帯びた熱分解高分子を指すが、熱以外の要因、例えば電子線による分解再結合、光子による分解再結合が、熱による分解再結合に加味されて形成された場合も熱分解高分子と表記する。
【００４２】
また、炭素原子間の結合の解離、再結合によって導電性が発現しやすい、すなわち炭素原子間の二重結合が生成しやすい高分子としては、芳香族系高分子が知られている。特に芳香族ポリイミドは、比較的低温で高い導電性を有する熱分解高分子が得られる高分子である。一般に芳香族ポリイミドは、それ自身絶縁体であるが、ポリフェニレンオキサジアゾール、ポリフェニレンビニレンなど、熱分解を行う前から導電性を有する高分子もある。これらの導電性高分子も、熱分解により更なる導電性が発現するため、本発明において好ましく用いることができる。
【００４３】
間隙５は、導電性膜６の一部に形成された亀裂と言うこともできる。
【００４４】
本例の電子放出素子においては、間隙５が一方の電極の近傍に偏って配置される図４に示したとおりである。そして、間隙５内の少なくともその一部において、電極４０の表面が露出（存在）している場合もある。
【００４５】
間隙５が、一方の電極近傍に形成されると、電子放出素子の電気伝導特性（電子放出特性）が、電極２，３間に印加する印加電圧の極性に対して著しく非対称にすることができる。ある極性（順極性：電極２の電位を電極３の電位よりも高くする）で電圧を印加した場合と、その逆の極性（逆極性）で電圧を印加した場合で比べると、例えばそれぞれ２０Ｖの電圧で比較した場合、電流値に１０倍以上の差が生じる。この時、本発明の電子放出素子の電圧−電流特性は高電界下でのトンネル伝導型であることを示している。
【００４６】
また、上記本発明の電子放出素子では、非常に高い電子放出効率が得られる。この電子放出効率の測定に際しては、素子上にアノード電極を配置し、間隙５に近接する側の電極２が電極３に対して高電位になるように駆動する。このようにすると、非常に高い電子放出効率が得られる。電極２，３間に流れる素子電流Ｉｆと、アノード電極に捕捉される放出電流Ｉｅの比（Ｉｅ／Ｉｆ）を電子放出効率と定義すれば、この値は、従来の表面伝導型電子放出素子の数倍の値である。
【００４７】
間隙５は、詳しくは後述するが、一対の電極２，３間を繋ぐように高分子膜６’を配置し、該高分子膜を低抵抗化処理し、該低抵抗化処理を施して得られた導電性膜６に電圧を印加する（電流を流す）「電圧印加工程」を行うことで形成される。
【００４８】
図１、図２を用いて、本発明における電子放出素子の製造方法の一例を説明する。
【００４９】
（１）基体１を洗剤、純水および有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により素子電極材料を堆積後、例えばフォトリソグラフィー技術を用いて基体１上に素子電極２、３を形成する（図２（ａ））。ここで、素子電極材料としては、白金等の貴金属が好ましく用いられるが、後述のように、レーザー照射プロセスを行う場合など、必要に応じて、透明導体である酸化物導電体、すなわち、酸化スズ、酸化インジウム（ＩＴＯ）等の膜を用いることができる。
【００５０】
（２）素子電極２、３を設けた基板１上に、素子電極２，３間に渡って高分子膜６’を形成する（図２（ｂ））。
【００５１】
高分子膜６’の形成方法は、公知の種々の方法、すなわち、回転塗布法、印刷法、ディッピング法等を用いることができる。特に、印刷法によれば、所望の高分子膜６’の形状をパターニング手段を用いずに形成できるため、好ましい手法である。中でも、インクジェット方式の印刷法を用いれば、直接、数百μｍ以下の微細形成も可能であるため、フラットディスプレイパネルに適用されるような、高密度に電子放出素子を配置した電子源の製造に対しても有効である。
【００５２】
インクジェット方式によって高分子膜６‘を形成する場合、高分子材料の溶液を液滴付与し、乾燥させればよいが、必要に応じて、所望の高分子の前駆体溶液を液滴付与し、加熱等により高分子化させることもできる。また、前述したように間隙５をどちらか一方の素子電極端部に形成させるためには、図１（ａ）で示した形態のように電極間の間に導電体４０を配置することが好ましい。
【００５３】
本発明においては、芳香族系の高分子が好ましく用いられるが、これらの多くは溶媒に溶けにくいため、その前駆体溶液を塗布する手法が有効である。
【００５４】
一例をあげれば、インクジェット方式により芳香族ポリイミドの前駆体であるポリアミック酸溶液を塗布（液滴付与）して、加熱等によりポリイミド膜を形成することができる。
【００５５】
なお、高分子の前駆体を溶かす溶媒としては、例えば、Ｎ−メチルピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミド、ジメチルスルホキシドなどが使用でき、また、ｎ−ブチルセロソルブ、トリエタノールアミンなどと併用することもできるが、本発明が適用できれば特に制限は無く、これらの溶媒に限定されるわけではない。
【００５６】
（３）次に、高分子膜６’に低抵抗化処理を行う。図２（Ｃ）
低抵抗化処理とは、熱により高分子内の炭素原子間の結合の解離、再結合を行って導電性を発現させる処理である。最も広く知られた、導電性の熱分解高分子を形成する方法は、不活性ガス雰囲気中や真空中といった酸化しない環境下において、特定の高分子を分解温度以上の温度で加熱することである。
【００５７】
前述のように、芳香族高分子、特に芳香族ポリイミドは、高分子として高い熱分解温度を有するが、その熱分解温度を超えた温度、典型的には、７００℃から８００℃以上で加熱することにより、高い導電性を有する熱分解高分子が得られることが知られている。低抵抗化処理の手段として、電子ビーム照射、レーザービーム照射、イオンビーム照射等のエネルギー照射により、高分子膜６’に局所的な加熱を行い、耐熱性の高い高価な基板を用いることなく、熱分解高分子とする方法がある。
【００５８】
以下に電子線照射、レーザービーム照射、イオンビーム照射により低抵抗化処理を行なう過程を説明する。
【００５９】
（電子線照射法）
図６は、電子放出素子の高分子膜６’に電子線を照射する際の装置を模式的に示した図である。図６において、６１は電子放出手段である。電子放出素子と、該電子放出手段６１は、同一の真空容器６５中に設置されるのが好ましいが、必要に応じて基板１が設置されている真空容器６５と別の真空容器（図不示）に設置され、差動排気されていても良い。
【００６０】
差動排気が施されている場合は、電子線透過用のピンホール（図６の６２）が施され、ピンホールのコンダクタンスが低いために基板１１が設置された真空容器内圧力と電子放出手段６１が設置された真空容器内圧力を分離することが可能となる。電子放出手段６１には熱陰極を電子線源として使用し、加速電圧を与えることによって加速する構造を用いれば良い。電子線を正確にスキャンさせる場合は、電界・磁界を利用した電子線収束・偏向機能６４を付随することもできる。また、電子線の照射領域を微細に制御するために、電子線遮断手段６３を設けることもある。
【００６１】
電子線照射は、高分子膜６’にパルス照射が好ましいが、ＤＣ的に照射してもよい。
【００６２】
また、基板１の配線は、各素子を駆動できるよう駆動ドライバー（不図示）に接続されている。
【００６３】
電子線の照射条件は、例えば、加速電圧Ｖａｃ＝０．５〜１０ｋＶ、電流密度ρ＝０．０１〜１ｍＡ／ｍｍ２の範囲で適宜選択できる。
【００６４】
（レーザ光照射法）
図７は、電子放出素子の高分子膜６’にレーザ光線を照射する際の装置を模式的に示した図である。図７において、７１はレーザ光源である。電子放出素子を配する基板１は、大気中あるいは不活性ガス中で照射されてもよく、真空容器（図不示）内に設置され、真空下で照射をされても良い。
【００６５】
光量を制御する場合は、直接レーザ光源のパワーを制御しても良く、図７に示したＮＤフィルター７２を設置して制御しても良い。
【００６６】
レーザ光照射は、高分子膜６’にパルス照射が好ましいが、ＤＣ的に照射してもよい。
【００６７】
また、基板１の配線は、各素子を駆動できるよう駆動ドライバー（不図示）に接続され、ＸＹ方向可動の基板テーブル７３で照射素子の選択が可能である。
【００６８】
また、図７（ｂ）に示すような装置を用いることもできる。図７（ｂ）のようにポリゴンミラー７４、レンズ７５を設置してレーザ光をスキャン（図のＹ方向）させることもできる（その場合、Ｘ方向スキャンはは、基板テーブル７３で行う）。
【００６９】
レーザー光源は特に限定しないが、高出力が得られる炭酸ガスレーザーもしくはＮｄ：ＹＡＧ第２高調波が望ましい。出力は、０．１〜５ｋＷの範囲で適宜選択できる。
【００７０】
（イオンビーム照射法）
図９は、電子放出素子の高分子膜６’にイオンビームを照射する際の装置を模式的に示した図である。図９において、９１はイオンビーム放出手段である。
【００７１】
イオンビーム放出手段９１には電子衝撃型等のイオン源があり、不活性ガス（望ましくはＡｒ）が１×１０−２Ｐａ以下で流入される。
【００７２】
イオンビームを正確にスキャンさせる場合は、電界・磁界を利用したイオンビーム収束・偏向機能９４を付随することもできる。また、イオンビームの照射領域を微細に制御するために、イオンビーム遮断手段９３を設けることもある。
【００７３】
イオンビームは、高分子膜６’にパルス照射が好ましいが、ＤＣ的に照射してもよい。
【００７４】
また、基板１の配線は、各素子を駆動できるよう駆動ドライバー（不図示）に接続されている。
【００７５】
イオンビームの照射条件は、例えば、加速電圧Ｖａｃ＝０．５〜１０ｋＶ、電流密度ρ＝０．５〜１０μＡ／ｍｍ２の範囲で適宜選択できる。
【００７６】
上述した低抵抗化処理は、導電性膜６（高分子膜６’が低抵抗化された膜）体積抵抗率が１０Ωｃｍ以下（電気伝導に関する活性化エネルギー（Ｅａ）が０．３ｅＶ以下）に下がるまで低抵抗化処理を行うことが好ましい。本実施例において、体積抵抗率が１０−１Ωｃｍ以下（Ｅａが０．１ｅＶ以下）に下がるまで低抵抗化処理を行うことがさらに好ましい。
【００７７】
また（２）で得られた高分子膜に上述した『低抵抗化処理』を施した後の導電性膜に対して、（３）で述べた『素子電極端部の高分子膜（この場合導電性膜）薄膜化処理』を施してもかまわない。
【００７８】
（４）次に、前記工程により得られた導電性膜６に、間隙５の形成を行う（図２（ｄ））。
【００７９】
この間隙５の形成は、電極２、３間に電圧を印加する（電流を流す）ことによって行なわれる。尚、印加する電圧としてはパルス電圧を用いることができる。この電圧印加工程により、導電性膜６の一部に間隙５が形成される。この電圧印加工程は、前述の熱分解処理と同時に、電極２、３間に電圧パルスを連続的に印加することによっても行うことができる。いずれの場合においても、電圧印加工程は、減圧雰囲気下、好ましくは１．３×１０−３Ｐａ以下の圧力の雰囲気中で行うのが望ましい。また、不活性ガス雰囲気下であってもかまわない。
【００８０】
上記電圧印加工程によって導電性膜６の一部に間隙５が形成される過程を以下に述べる。
（１）電圧印加により導電性膜６に電流が流れるとその電圧と電流に応じたジュール熱により導電性膜の温度が上昇する。このときの温度分布を図５（ａ）に示す。
（２）熱分解がさらに進み、導電体上と電極端部上の導電性膜の膜厚が相対的に薄くなる。（電極で最も温度が高いのは端部）図５（ｂ）
（３）素子電極端部の温度が電極材料の再結晶化温度に到達すると素子電極端部が体積収縮し、電極間から遠ざかる方向へ後退する。図５（Ｃ）
（４）素子電極端部の後退による引張り力で、薄膜化した導電性膜が破断し間隙５が形成される。図５（ｄ）
（５）間隙５が形成されると電流が流れなくなるので温度が低下し、素子電極端部の後退がそこで終了する。
【００８１】
上記電圧印加工程によって導電性膜６の一部に間隙５が形成された電子放出素子では、間隙５に十分な電界が印加されたときに電子が間隙５をトンネルして、電極２、３間に電流が流れる。このトンネル電子の一部が散乱し、図２（ｄ）の上方向に印加された高圧により引き出されて放出電子となる。
【００８２】
従来は、素子電極間には高分子膜のみを配置する構成であったため、フォーミング工程において生じるジュール熱は、面内均一に分布していた。図３に、従来の素子構造を用いた場合の、フォーミング工程  温度分布を示す。図のように、素子電極近傍での温度の偏りがないため、間隙が形成される個所が、素子電極２側でも、素子電極３側でも起こる可能性があった。
【００８３】
かかる課題を解決するべく、本発明は、素子電極間に導電体を配置している。
【００８４】
すなわち、素子電極間に導電体を配置し、フォーミング工程において生じるジュール熱による素子膜熱分布を積極的におこすことで、所望の位置に間隙を形成するものである。また素子膜の抵抗分布を利用し、所望の位置に間隙を形成するものである。
【００８５】
以上の構成を図４、図５を用いて詳細に説明する。
【００８６】
また、導電体４０と素子電極２の間隔Ｌ１、導電体４０と素子電極３の間隔Ｌ３、導電体の幅Ｌ２は、素子電極間隔Ｌとすると、
（１）導電性膜６の抵抗が面内分布を有しない場合
［１］Ｌ１＞Ｌ３とした場合、
導電性膜の温度
Ｌ１のエリアの温度＞Ｌ３のエリアの温度
となることで
導電体４０の電極２側端部の温度＞導電体４０の電極３側端部の温度＞電極２、３の端部温度
という関係が得られる。（図５（ａ））
そのため、「導電膜４０の素子電極２側に間隙を得る」（図４）
［２］Ｌ３＜Ｌ１とした場合、
導電性膜の温度
Ｌ３のエリアの温度＞Ｌ１のエリアの温度
となることで
導電体４０の電極３側端部の温度＞導電体４０の電極２側端部の温度＞電極２、３の端部温度
という関係が得られる。（不図示）
そのため、「導電膜４０の素子電極３側に間隙を得る」（不図示）
［３］Ｌ３＝Ｌ１とした場合、
導電性膜の温度
Ｌ３のエリアの温度≒Ｌ１のエリアの温度となることで「間隙の位置は不定となる」
つまり、Ｌ１＞Ｌ３またはＬ１＜Ｌ３とすることで、間隙位置を規定の場所に得ることが可能となる。
【００８７】
（２）導電性膜６の抵抗が面内分布を有する場合
［１］「導電膜４０と素子電極２の間の抵抗」＞「導電膜４０と素子電極３の間の抵抗」とした場合、
Ｌ１＝Ｌ３とした場合
導電性膜の温度
Ｌ１のエリアの温度＞Ｌ３のエリアの温度となることで
導電体４０の電極２側端部の温度＞導電体４０の電極３側端部の温度＞電極２、３の端部温度
という関係が得られる。（図５（ａ））
そのため、「導電膜４０の素子電極２側に間隙を得る」（図４）
［２］「導電膜４０と素子電極３の間の抵抗」＞「導電膜４０と素子電極２の間の抵抗」とした場合、
Ｌ３＝Ｌ１であれば「導電膜４０の素子電極３側」に間隙を得ることができる。
【００８８】
以上のように、導電体４０の位置、導電性膜６の抵抗分布によって、間隙位置制御可能である。
【００８９】
尚、前述の「低抵抗化処理」を経て得られた導電性膜６は、上記した電圧印加工程において更に抵抗を下げる場合がある。そのため、「低抵抗化処理」を行うことで得られた導電性膜６と、上記電圧印加工程を経て間隙５が形成された後の導電性膜６とでは、その電気的特性や、膜質などに若干の差が生じている場合がある。しかし、その差は若干であるため、本発明においては、特に断りがない限り、高分子膜に「低抵抗化処理」を行った結果として得られたカーボン膜（導電性膜）６と、上記電圧印加工程を経て間隙５が形成された後のカーボン膜（導電性膜）６との区別をしない。
【００９０】
以上の工程を経て得られた電子放出素子を図８に示した測定装置によってその電圧−電流特性を計測したところ、その特性は、図１２に示したようなものである。
【００９１】
図８において、図４などで用いた符合と同じ符号を用いた部材は、同じ部材を指す。５４はアノードであり、５３は高圧電源、５２は電子放出素子から放出された放出電流Ｉｅを測定するための電流計、５１は電子放出素子に駆動電圧Ｖｆを印加するための電源、５０は電極２，３間を流れる素子電流を測定するための電流計である。
【００９２】
上記電子放出素子は、図１２に示すようにしきい値電圧Ｖｔｈを持っており、この電圧より低い電圧を電極２，３間に印加しても、電子は実質的に放出されないが、この電圧より高い電圧を印加することによって、素子からの放出電流（Ｉｅ）、電極２，３間を流れる素子電流（Ｉｆ）が生じはじめる。この特性のため、同一基板上にマトリックス状に上記電子放出素子を複数配した電子源を構成し、所望の素子を選択して駆動する単純マトリックス駆動が可能である。
【００９３】
図１５は、本発明の製造方法により製造される電子放出素子１０２を用いた画像形成装置の一例を示す模式図である。尚、図１５では画像形成装置（気密容器１００）内を説明するために、後述する支持枠７２およびフェースプレート７１の一部を取り除いた図である。
【００９４】
図１５において、１は電子放出素子１０２が多数配置されたリアプレートである。７１は、画像形成部材７５が配置されたフェースプレートである。７２は、フェースプレート７１とリアプレート１間を減圧状態に保持するための支持枠である。１０１はフェースプレート７１とリアプレート１間の間隔を保持するために、配置されたスペーサである。
【００９５】
画像形成装置１００がディスプレイの場合には、画像形成部材７５は蛍光体膜７４とメタルバックなどの導電性膜７３から構成される。６２および６３はそれぞれ電子放出素子１０２に電圧を印加するために接続された配線である。Ｄｏｙ１〜ＤｏｙｎおよびＤｏｘ１〜Ｄｏｘｍは、画像形成装置１００の外部に配置される駆動回路などと、画像形成装置の減圧空間（フェースプレートとリアプレートと支持枠とで囲まれる空間）から外部に導出された配線６２および６３の端部とを接続するための取り出し配線である。
【００９６】
次に、図１５に示した、上記電子放出素子を用いた本発明の電子源（電子放出素子１０２が多数配置されたリアプレート）、および画像形成装置の製造方法の一例を図１６〜図２２などを用いて以下に示す。
【００９７】
（Ａ１）まず、電子源を形成するリアプレート１を用意する。リアプレート１としては、絶縁性材料からなるものを用い、特には、ガラスが好ましく用いられる。
【００９８】
（Ｂ１）次に、リアプレート１上に、図１で説明した一対の電極２，３を複数組形成する（図１６）。
【００９９】
また、各電極間には、フォーミング工程時の温度ムラを生成するために、導電体４０を形成する。
【０１００】
電極材料および導電体材料は、導電性材料であれば良いが後述する電子線照射によりダメージを受けない材料が好ましい。電極２，３、導電体４０は、スパッタ法、ＣＶＤ法、印刷法など種々の方法を用いて形成することができる。なお、図１０では、説明を簡略化するために、Ｘ方向に３組、Ｙ方向に３組、合計９組の電極対を形成した例を用いているが、この電極対の数は、画像形成装置の解像度に応じて適宜設定される。
【０１０１】
（Ｃ１）次に、電極３の一部を覆うように、下配線６２を形成する（図１７）。
【０１０２】
下配線６２の形成方法は、様々な手法を用いることができるが、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
【０１０３】
（Ｄ１）下配線６２と、次工程で形成する上配線６３との交差部に絶縁層６４を形成する（図１８）。
【０１０４】
絶縁層６４の形成方法も様々な手法を用いることができるが、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
【０１０５】
（Ｅ１）下配線６２と実質的に直交する上配線６３を形成する（図１９）。
【０１０６】
上配線６３の形成方法も様々な手法を用いることができるが、下配線６２と同様、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
【０１０７】
（Ｆ１）次に、各電極対２、３間を接続するように、高分子膜６’を形成する（図２０）。
【０１０８】
高分子膜６’は、前述のように様々な方法で作成することができるが、大面積に簡易に形成するには、高分子膜の前駆体を含む溶液をインクジェット法にて塗布することが好ましい。なお、高分子膜としてポリイミドを使用する場合には、先記したようにその前駆体溶液を塗布し、引き続いて３５０℃焼成してイミド化（「キュア」と称する）を行いポリイミドとするのが通常であるが、キュアは行わず、後工程の「低抵抗化処理」によりキュアを兼ねることもできる。
【０１０９】
（Ｇ１）続いて、前述した様に、各高分子膜６’を低抵抗化する「低抵抗化処理」を行う。
【０１１０】
「低抵抗化処理」については、前記した電子ビームを照射することにより次々に行われる。この「低抵抗化処理」は好ましくは減圧雰囲気中で行われる。この工程により、高分子膜６’に導電性が付与され、導電性膜６に変化する（図２１）。具体的には、導電性膜６の体積抵抗率が１０Ωｃｍ以下（Ｅａが０．３ｅＶ以下）に下がるまで低抵抗化処理を行うことが好ましい。本実施例において、体積抵抗率が１０−１Ωｃｍ以下（Ｅａが０．１ｅＶ以下）に下がるまで低抵抗化処理を行うことがさらに好ましい。
【０１１１】
（Ｈ１）つぎに、前記工程（Ｇ１）により得られた導電性膜６（低抵抗化された高分子膜６’）に、間隙５の形成を行う。
【０１１２】
この間隙５の形成は、各配線６２および配線６３に電圧を印加することによって一度に行うことができる。すなわち、各電極対２、３間に電圧がスィープ印加され、各導電性膜６中に間隙５が形成される。尚、印加する電圧としてはパルス電圧であることが好ましい（図２２）。
【０１１３】
なお、この電圧印加工程は、前述の低抵抗化処理と同時に、すなわち、電子ビーム照射を行っている最中に、電極２、３間に電圧パルスを連続的に印加することによっても行うことができる。いずれの場合においても、電圧印加工程は、減圧雰囲気下で行うのが望ましい。
【０１１４】
以上の工程により、基体上に複数の電子放出素子を備えた電子源を作製することができる。
【０１１５】
以上の工程で作製した電子源基板を用いた画像形成装置の製造方法を、図２３を用いて引き続き説明する。
【０１１６】
（Ｉ）予め用意した、アルミニウム膜からなるメタルバック７３と蛍光体膜７４等の画像形成部材を擁したフェースプレート７１と、上記工程（Ａ１）〜（Ｈ１）を経たリアプレート１とを、メタルバックと電子放出素子が対向するように、位置合わせする（図２３（ａ））。支持枠７２とフェースプレート７１との当接面（当接領域）には接合部材が配置される。同様に、リアプレート１と支持枠７２との当接面（当接領域）にも接合部材が配置される。上記接合部材には、真空を保持する機能と接着機能とを有するものが用いられ、具体的にはフリットガラスやインジウム、インジウム合金などが用いられる。
【０１１７】
図２３においては、支持枠７２が、予め上記工程（Ａ１）〜（Ｈ１）を経たリアプレート１上に接合部材によって固定（接着）された例を図示しているが、必ずしも本工程（Ｉ）時に接合されている必要はない。また、同様に、図２３においてはスペーサ１０１がリアプレート１上に固定された例を示しているが、スペーサ１０１も、本工程（Ｉ）時にリアプレート１に必ずしも固定されている必要はない。
【０１１８】
また、図２３では、便宜上、リアプレート１を下方に配置し、フェースプレート７１をリアプレート１の上方に配置した例を示したが、どちらが上であっても構わない。
【０１１９】
さらには、図２３では、支持枠７２およびスペーサ１０１は、予めリアプレート１上に固定（接着）しておいた例を示したが、次の「封着工程」時に固定（接着）されるよう、リアプレート上またはフェースプレート上に載置するだけでもよい。
【０１２０】
（Ｊ）次に、封着工程を行う。上記工程（Ｉ）で対向して配置されたフェースプレート７１とリアプレート１とを、その対向方向に加圧しながら、少なくとも前記接合部材を加熱する。上記加熱は、熱的な歪を低減するために、フェースプレートおよびリアプレートの全面を加熱することが好ましい。
【０１２１】
尚、本発明においては、上記「封着工程」は、減圧（真空）雰囲気中あるいは非酸化雰囲気中にて行うことが好ましい。具体的な減圧（真空）雰囲気としては、１０−５Ｐａ以下、好ましくは１０−６Ｐａ以下の圧力が好ましい。
【０１２２】
この封着工程により、フェースプレート７１と支持枠７２とリアプレート１との当接部が気密に接合され、同時に、内部が高真空に維持された、図１５に示した気密容器（画像形成装置）１００が得られる。
【０１２３】
ここでは、減圧（真空）雰囲気中あるいは非酸化雰囲気中にて「封着工程」を行う例を示した。しかしながら、大気中で上記「封着工程」を行っても良い。この場合は、別途、フェースプレートとリアプレート間の空間を排気するための排気管を、気密容器１００に設けておき、上記「封着工程」後に、気密容器内部を１０−５Ｐａ以下に排気する。その後、排気管を封止することで内部が高真空に維持された気密容器（画像形成装置）１００が得ることができる。
【０１２４】
上記「封着工程」を真空中にて行う場合には、画像形成装置（気密容器）１００内部を高真空に維持するために、上記工程（Ｉ）と工程（Ｊ）との間に、前記メタルバック７３上（メタルバックのリアプレート１と対向する面上）に残留ガスを排気するゲッター材を被覆する工程を設けることが好ましい。この時用いるゲッター材としては、被覆を簡易にする理由から蒸発型のゲッターであることが好ましい。したがって、バリウムをゲッター膜としてメタルバック７３上に被覆することが好ましい。また、このゲッターの被覆工程は、上記工程（Ｊ）と同様に、減圧（真空）雰囲気中で行われる。
【０１２５】
また、ここで説明した画像形成装置の例では、フェースプレート７１とリアプレート１との間には、スペーサ１０１を配置した。しかしながら、画像形成装置の大きさが小さい場合には、スペーサ１０１は必ずしも必要としない。また、リアプレート１とフェースプレート７１との間隔が数百μｍ程度であれば支持枠７２を用いずに、接合部材によって直接リアプレート１とフェースプレート７１とを接合することも可能である。そのような場合には、接合部材が支持枠７２の代替部材を兼ねる。
【０１２６】
また、本発明においては、電子放出素子１０２の間隙５を形成する工程（工程（Ｈ１））の後に、位置合わせ工程（工程（Ｉ））および封着工程（工程（Ｊ））を行った。しかしながら、工程（Ｈ１）を、封着工程（工程Ｊ）の後に行うこともできる。
【実施例】
【０１２７】
以下に、実施例を挙げて本発明をより詳細に説明する。
【０１２８】
［実施例１］
本実施例では、図４に示したような電子放出素子を多数配置した電子源を用いて図１５に模式的に示した画像形成装置１００を作製した例を説明する。
【０１２９】
図２２は、本実施例で作製した電子源の一部を拡大して模式的に示しており、リアプレートと、その上に形成された複数の電子放出素子と、複数の電子放出素子に信号を印加するための配線とから構成されている。尚、１はリアプレート（基板）、２、３は電極、５は間隙、６は炭素を主成分とする導電性膜、６２はＸ方向配線、６３はＹ方向配線、６４は層間絶縁層である。
【０１３０】
図２３において、図１５と同じ符号のものは、同じ部材を示している。７１はガラス基板上に、蛍光体膜７４とＡｌからなるメタルバック７３とが積層されたフェースプレートである。７２は支持枠であり、リアプレート１、フェースプレート７１、支持枠７２で真空密閉容器１００（画像形成装置）が形成される。
【０１３１】
以下、本実施例の画像形成装置の作製方法を図１６〜図２３、図１５を用いて説明する。
【０１３２】
（工程１）
ガラス基板１上に、スパッタリング法により、厚さ５０ｎｍのＰｔ膜を堆積し、フォトリソグラフィ技術を用いてＰｔ膜からなる電極２，３、導電体４０を形成した（図１６）。なお、導電体４０の幅は１μｍ、電極２、３の電極間距離は１０μｍ、電極２と導電体４０の電極間距離は７μｍ、電極３と導電体４０の電極間距離は２μｍとした。導電体４０は、後述する高分子膜６よりやや大きく、その長さを１２０μｍとした。
【０１３３】
フォーミング工程で形成される間隙は、導電体エッジに形成される。もし、高分子膜の内部にしか導電体が存在しないと、導電体のない部分で間隙が形成されず、不要な電流パスとなってしまう。この不用な電流パスを作らないためには、高分子膜よりも、導電体の長さを長くしておく必要がある。
【０１３４】
（工程２）
次に、スクリーン印刷法によりＡｇペーストを印刷し、加熱焼成することにより、Ｘ方向配線６２を形成した（図１７）。
【０１３５】
（工程３）
続いて、Ｘ方向配線６２と後工程で形成するＹ方向配線６３の交差部となる位置に、スクリーン印刷法により絶縁性ペーストを印刷し、加熱焼成して絶縁層６４を形成した（図１８）。
【０１３６】
（工程４）
さらに、スクリーン印刷法によりＡｇペーストを印刷し、加熱焼成することにより、Ｙ方向配線６３を形成し、基体１上にマトリックス配線を形成した（図１９）。
【０１３７】
（工程５）
以上のようにしてマトリックス配線を形成した基体１の電極２、３間に跨る位置に、インクジェット法により、高分子膜６’となる原料の溶液を電極間中央に塗布した。本実施例では、ポリイミドの前駆体であるポリアミド酸を３％Ｎ―メチルピロリドン／２−ブトキシエタノール溶液に溶かし、インクジェット法により液滴塗布した。これを、１３０℃でベークして溶媒を除去し、直径約１００μｍ、膜厚３０ｎｍの円形の高分子膜６’を得た（図２０）。
【０１３８】
（工程６）
次に、（工程５）までの工程で作製したリアプレート１を真空容器内に設置したステージ上に配置し、全ての素子の高分子膜６’を電子線照射により低抵抗化処理した。（図２１）加速電圧１０ｋＶ  電流密度０．２ｍＡ／ｍｍ２の条件で４５分間電子線を照射した。低抵抗化後のカーボン膜のＥａを測定したところ３０ｍｅＶであった。
【０１３９】
（工程７）
以上のようにして作製したリアプレート１上に、支持枠７２とスペーサ１０１とを接合部材（フリットガラス）により接着した。そしてスペーサと支持枠が接着されたリアプレート１と、フェースプレート７１とを対向させて（蛍光体膜７４とメタルバック７３が形成された面と、配線６２，６３等が形成された面とを対向させて）、配置した（図２３（ａ））。尚、フェースプレート７１上の支持枠７２との当接部には、予めフリットガラスを塗付しておいた。
【０１４０】
（工程８）
次に、対向させたフェースプレート７１とリアプレート１とを１０−６Ｐａの真空雰囲気中で、４００℃に加熱および加圧して封着を行った（図２３（ｂ））。この工程により内部が高真空に維持された気密容器が得られた。なお、蛍光体膜７４には３原色（ＲＧＢ）の各色蛍光体がストライプ形状に配置されたものを用いた。
【０１４１】
最後に、Ｘ方向配線、Ｙ方向配線を通じて、各々の電極２，３間に５Ｖから１Ｖ／ｓｅｃのスィープレートでパルス幅１ｍｓｅｃの両極性の矩形パルスを１００Ｈｚで印加させ、炭素を主成分とする導電性膜６に間隙５を形成し（図２２参照）、本実施例の画像形成装置１００（図１５）を作製した。
【０１４２】
以上のようにして完成した画像形成装置において、Ｘ方向配線、Ｙ方向配線を通じて、所望の電子放出素子を選択して＋２２Ｖのパルス電圧を電極２側に印加し、高圧端子Ｈｖを通じてメタルバック７３に８ｋＶの電圧を印加したところ、各素子の電子放出特性が揃っているため、明るい良好な画像を形成することができた。
【０１４３】
一方、従来のように、導電膜４０を有しない場合、フォーミング工程によって形成された間隙は、素子の配置個所ごとに変わってしまた。そのため、各素子の電子放出特性がばらつき、不良な画像が得られた。
【０１４４】
図１０に従来技術で作成された電子源をしめす。
【０１４５】
素子電極間距離や導電体４０のサイズは、これに限定されるものではなく、高分子膜や電極材料、基板によって変更されるものである。
【０１４６】
［実施例２］
実施例１と異なるのは、高分子膜６’に抵抗分布を持たせることで、素子膜内の温度分布を利用するものである。
【０１４７】
そこで、ここでは本実施例１と異なる、高分子膜形成プロセス以降について説明を行い、その特徴を示すこととする。
【０１４８】
上記したように、素子電極、導電体、配線形成は実施例１と同様である。
【０１４９】
ただし、導電体４０の配置は、電極２と導電体４０の距離Ｌ１と電極３と導電体４０の距離Ｌ３は、（Ｌ２＝１μｍ）
Ｌ１＝Ｌ３＝４．５μｍ
とした。
【０１５０】
以下、各工程を図２４から図２７を用いて説明する。
【０１５１】
（工程５）
マトリックス配線を形成した基体１の電極２と導電体４０に跨る位置に、高分子膜４１’となる原料溶液を、電極２―導電体４０間中央から電極側に４０ｕｍずらして塗布した。
【０１５２】
また、電極３と導電体４０に跨る位置に、高分子膜４２’となる原料溶液を電極―導電体間中央から電極側に４０ｕｍずらして塗布した。（図２４）
本実施例では、ポリイミドの前駆体であるポリアミド酸をＮ−メチルピロリドン／トリエタノールアミン溶液に溶かして、インクジェット法により液滴塗布した。これを、１３０℃でベークして溶媒を除去し、高分子膜４１’、４２’を得た。素子膜の形状は、直径約１００μｍの円を２つつないだ、ダルマ状である。
【０１５３】
図２７に、詳細な配置例を示す。この図は、高分子膜４１’のみを形成した場合の模式図である。高分子膜４１’は素子電極間の中心からＬ５ずれた位置に、直径ｄ１で形成されている。
【０１５４】
本実施例では、Ｌ５＝４０μｍ、Ｌ４＝４．５μｍ、Ｌ＝１０μｍ、ｄ１＝１００μｍ、高分子膜４１’と導電体４０の接触部分長さｄ２は、〜６０μｍとする。
【０１５５】
高分子膜４２’も同様に形成した。
【０１５６】
また、高分子膜４１’の膜厚３０ｎｍ、高分子膜４２’の膜厚６０ｎｍとなるように形成する。この膜厚分布は、電極２と導電体４０間のシート抵抗を、電極３と導電体４０間のシート抵抗の２倍にしたことに対応している。
【０１５７】
導電膜４０の長さｄ３は、実施例１と同様、不要な電流パスを生成しないために、高分子膜の長さｄ２より長い、１００μｍとした。
【０１５８】
（工程６）
次に、（工程５）までの工程で作製したリアプレート１を真空容器内に設置したステージ上に配置し、全ての素子の高分子膜６’を電子線照射により低抵抗化処理した（図２５参照）。加速電圧：１０ｋＶ、電流密度：０．２ｍＡ／ｍｍ２の条件で４５分間電子線を照射した。低抵抗化後のカーボン膜のＥａを測定したところ３０ｍｅＶであった。
【０１５９】
（工程７）
以上のようにして作製したリアプレート１上に、支持枠７２とスペーサ１０１とを接合部材（フリットガラス）により接着した。そしてスペーサと支持枠が接着されたリアプレート１と、フェースプレート７１とを対向させて（蛍光体膜７４とメタルバック７３が形成された面と、配線６２，６３等が形成された面とを対向させて）、配置した（図２３（ａ））。尚、フェースプレート７１上の支持枠７２との当接部には、予めフリットガラスを塗付しておいた。
【０１６０】
（工程８）
次に、対向させたフェースプレート７１とリアプレート１とを１０−６Ｐａの真空雰囲気中で、４００℃に加熱および加圧して封着を行った（図２３（ｂ））。この工程により内部が高真空に維持された気密容器が得られた。なお、蛍光体膜７４には３原色（ＲＧＢ）の各色蛍光体がストライプ形状に配置されたものを用いた。
【０１６１】
最後に、Ｘ方向配線、Ｙ方向配線を通じて、各々の電極２，３間に５Ｖから１Ｖ／ｓｅｃのスィープレートでパルス幅１ｍｓｅｃの両極性の矩形パルスを１００Ｈｚで印加させ、炭素を主成分とする導電性膜６に間隙５を形成し（図２６参照）、本実施例の画像形成装置１００（図１５）を作製した。
【０１６２】
以上のようにして完成した画像形成装置において、Ｘ方向配線、Ｙ方向配線を通じて、所望の電子放出素子を選択して＋２２Ｖのパルス電圧を電極２側に印加し、高圧端子Ｈｖを通じてメタルバック７３に８ｋＶの電圧を印加したところ、各素子の電子放出特性が揃っているため、明るい良好な画像を形成することができた。
【図面の簡単な説明】
【０１６３】
【図１】本発明による電子放出素子の通電フォーミング前における一構成例を模式的に示す平面図及び断面図である。
【図２】本発明の電子放出素子の製造方法の一例を模式的に示す断面図である。
【図３】従来の電子放出素子の通電フォーミング時の温度分布の様子を模式的に示す平面図である。
【図４】本発明により形成した電子放出素子の一構成例を模式的に示す平面図及び断面図である。
【図５】本発明の電子放出素子の通電フォーミング時の温度分布の様子、およびフォーミング時の様子を模式的に示す平面図である。
【図６】高分子膜の低抵抗化の様子を表す模式図である。
【図７】高分子膜の低抵抗化をレーザーで行う場合の様子を表す模式図である。
【図８】電子放出特性の測定の様子を表す模式図である。
【図９】高分子膜の低抵抗化の様子を表す模式図である。
【図１０】本発明の課題を説明するための模式図である。
【図１１】本発明の課題を説明するための模式図である。
【図１２】電子放出素子の電子放出特性を説明するための模式図である。
【図１３】従来の電子放出素子を説明するための模式図である。
【図１４】従来の電子放出素子の作成工程を説明するための模式図である。
【図１５】画像表示装置の構成を説明するための模式図である。
【図１６】本発明の電子放出素子の作成工程を説明するための模式図である。
【図１７】本発明の電子放出素子の作成工程を説明するための模式図である。
【図１８】本発明の電子放出素子の作成工程を説明するための模式図である。
【図１９】本発明の電子放出素子の作成工程を説明するための模式図である。
【図２０】本発明の電子放出素子の作成工程を説明するための模式図である。
【図２１】本発明の電子放出素子の作成工程を説明するための模式図である。
【図２２】本発明の電子放出素子の作成工程を説明するための模式図である。
【図２３】本発明の画像表示装置の作成工程を説明するための模式図である。
【図２４】本発明の電子放出素子の作成工程を説明するための模式図である。
【図２５】本発明の電子放出素子の作成工程を説明するための模式図である。
【図２６】本発明の電子放出素子の作成工程を説明するための模式図である。
【図２７】本発明の電子放出素子の作成工程を説明するための模式図である。
【符号の説明】
【０１６４】
１  基板
２、３  素子電極
５  間隙
６  カーボン膜（炭素を主成分とする導電性膜）
６’  高分子膜
４０  導電体
【図１】
2005268167.tif 000003
【図２】
2005268167.tif 000004
【図３】
2005268167.tif 000005
【図４】
2005268167.tif 000006
【図５】
2005268167.tif 000007
【図６】
2005268167.tif 000008
【図７】
2005268167.tif 000009
【図８】
2005268167.tif 000010
【図９】
2005268167.tif 000011
【図１０】
2005268167.tif 000012
【図１１】
2005268167.tif 000013
【図１２】
2005268167.tif 000014
【図１３】
2005268167.tif 000015
【図１４】
2005268167.tif 000016
【図１５】
2005268167.tif 000017
【図１６】
2005268167.tif 000018
【図１７】
2005268167.tif 000019
【図１８】
2005268167.tif 000020
【図１９】
2005268167.tif 000021
【図２０】
2005268167.tif 000022
【図２１】
2005268167.tif 000023
【図２２】
2005268167.tif 000024
【図２３】
2005268167.tif 000025
【図２４】
2005268167.tif 000026
【図２５】
2005268167.tif 000027
【図２６】
2005268167.tif 000028
【図２７】
2005268167.tif 000029