(57)【要約】      （修正有）【課題】結合装置及び高周波モジュールに係り、特に、第１の伝送路と第２の伝送路とを電磁結合する結合装置及び高周波モジュールに関し、小型化が可能となる結合装置及び高周波モジュールを提供する。【解決手段】第１の伝送路と第２の伝送路とを電磁結合する結合装置であって、少なくとも３層以上の基板１１０、１２０、１３０を積層した積層基板１０１と、積層基板の中間層に形成され、第１の伝送路に接続された第１のストリップライン１５１と、積層基板の中間層に形成され、基板を介して第１のストリップラインに電磁結合されるとともに、第２の伝送路に接続された第２のストリップライン１５２と、積層基板上の第１のストリップライン及び第２のストリップラインの上部に形成され、ストリップラインの上部をシールドする第１のシールド部１２１と、下部に形成され、下部をシールドする第２のシールド部１３２とを有することを特徴とする。【選択図】図２
2005184244.tif 000002
【特許請求の範囲】
【請求項１】
第１の伝送路と第２の伝送路とを電磁結合する結合装置であって、
少なくとも３層以上の基板を積層した積層基板と、
前記積層基板の中間層に形成され、前記第１の伝送路に接続された第１のストリップラインと、
前記積層基板の中間層に形成され、前記基板を介して前記第１のストリップラインに電磁結合されるとともに、前記第２の伝送路に接続された第２のストリップラインと、
前記積層基板上の前記第１のストリップライン及び前記第２のストリップラインの上部に形成され、前記第１のストリップライン及び前記第２のストリップラインの上部をシールドする第１のシールド部と、
前記積層基板上の前記第１のストリップライン及び前記第２のストリップラインの下部に形成され、前記第１のストリップライン及び前記第２のストリップラインの下部をシールドする第２のシールド部とを有することを特徴とする結合装置。
【請求項２】
前記第１のストリップラインと前記第２のストリップラインとは、前記積層基板の同一層に形成されたことを特徴とする請求項１記載の結合装置。
【請求項３】
前記第１のストリップラインと前記第２のストリップラインとは、前記積層基板の互いに異なる層に形成されたことを特徴とする請求項１記載の結合装置。
【請求項４】
前記積層基板の前記第１のストリップライン及び前記第２のストリップラインの投影面上に搭載され、前記第１の伝送路及び前記第２の伝送路とのインピーダンス整合をとるインピーダンス整合手段を有することを特徴とする請求項１乃至３のいずれか一項記載の結合装置。
【請求項５】
前記インピーダンス整合手段は、前記第１のストリップラインに並列に接続された第１のキャパシタと、
前記第２のストリップラインに並列に接続された第２のキャパシタとを有することを特徴とする請求項４記載の結合装置。
【請求項６】
前記積層基板は、樹脂又はセラミック基板から構成とされたことを特徴とする請求項１乃至５のいずれか一項記載の結合装置。
【請求項７】
前記第２のストリップラインの中間点にバイアス電圧を供給するバイアス電圧供給手段を有することを特徴とする請求項１乃至６のいずれか一項記載の結合装置。
【請求項８】
回路基板に、高周波回路と、第１の伝送路と、第２の伝送路と、該第１の伝送路と前記第２の伝送路とを電磁結合する結合装置とが搭載された高周波モジュールであって、
前記回路基板は、少なくとも３層以上の基板を積層した積層基板から構成され、
前記結合装置は、前記積層基板の中間層に形成され、前記第１の伝送路に接続された第１のストリップラインと、
前記積層基板の中間層に形成され、前記基板を介して前記第１のストリップラインに電磁結合されるとともに、前記第２の伝送路に接続された第２のストリップラインと、
前記積層基板上の前記第１のストリップライン及び前記第２のストリップラインの上部に形成され、前記第１のストリップライン及び前記第２のストリップラインの上部をシールドする第１のシールド部と、
前記積層基板上の前記第１のストリップライン及び前記第２のストリップラインの下部に形成され、前記第１のストリップライン及び前記第２のストリップラインの下部をシールドする第２のシールド部とから構成されたことを特徴とする高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、結合装置及び高周波モジュールに係り、特に、第１の伝送路と第２の伝送路とを電磁結合する結合装置及び高周波モジュールに関する。
【背景技術】
【０００２】
従来、携帯電話機や無線通信装置などでは、アンテナなどの不平衡伝送路と、信号処理ＩＣなどの平衡伝送路とを結合するとき、その整合をとるためにバラン素子とよばれる結合素子を用いている。
【０００３】
近年、小型化のため、結合線が形成された誘電体層に積層して形成されたバラン素子チップが開発されている（特許文献１）。
【０００４】
【特許文献１】特開２００２−５０９１０号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかるに、従来のバラン素子チップは、回路基板上に表面実装して、使用するため、回路基板上にバラン素子チップを表面実装するためのスペースが必要であった。このため、更なる小型化が困難であった。
【０００６】
本発明は上記の点に鑑みてなされたもので、小型化が可能となる結合装置及び高周波モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、第１の伝送路と第２の伝送路とを電磁結合する結合装置であって、少なくとも３層以上の基板（１１０、１２０、１３０）を積層した積層基板（１０１）と、積層基板（１０１）の中間層に形成され、第１の伝送路に接続された第１のストリップライン（１５１）と、積層基板（１０１）の中間層に形成され、基板（１１０、１２０、１３０）を介して第１のストリップライン（１５１）に電磁結合されるとともに、第２の伝送路に接続された第２のストリップライン（１５２）と、積層基板（１０１）上の第１のストリップライン（１５１）及び第２のストリップライン（１５２）の上部に形成され、第１のストリップライン（１５１）及び第２のストリップライン（１５２）の上部をシールドする第１のシールド部（１２１ｂ）と、積層基板（１０１）上の第１のストリップライン（１５１）及び第２のストリップライン（１５２）の下部に形成され、第１のストリップライン（１５１）及び第２のストリップライン（１５２）の下部をシールドする第２のシールド部（１３２ａ）とを有することを特徴とする。
【０００８】
また、第１のストリップライン（１５１）と第２のストリップライン（１５２）とは、積層基板（１０１）の同一層に形成されたことを特徴とする。
【０００９】
さらに、第１のストリップライン（１５１）と第２のストリップライン（１５２）とは、積層基板（１０１）の互いに異なる層に形成されたことを特徴とする。
【００１０】
また、積層基板（１０１）の第１のストリップライン（１５１）及び第２のストリップライン（１５２）の投影面上に搭載され、第１の伝送路及び第２の伝送路とのインピーダンス整合をとるインピーダンス整合手段（Ｃ２、Ｃ３）を有することを特徴とする。
【００１１】
さらに、インピーダンス整合手段（Ｃ２、Ｃ３）は、第１のストリップライン（１５１）に並列に接続された第１のキャパシタ（Ｃ２）と、第２のストリップライン（１５２）に並列に接続された第２のキャパシタ（Ｃ３）とを有することを特徴とする。
【００１２】
また、積層基板（１０１）は、樹脂又はセラミック基板から構成とされたことを特徴とする。
【００１３】
さらに、第２のストリップライン（１５２）の中間点にバイアス電圧を供給するバイアス電圧供給手段（２１０）を有することを特徴とする。
【００１４】
また、回路基板に、高周波回路と、第１の伝送路と、第２の伝送路と、第１の伝送路と第２の伝送路とを電磁結合する結合装置とが搭載された高周波モジュールであって、回路基板は少なくとも３層以上の基板を積層した積層基板から構成され、結合装置は積層基板の中間層に形成され、第１の伝送路に接続された第１のストリップラインと、積層基板の中間層に形成され、基板を介して第１のストリップラインに電磁結合されるとともに第２の伝送路に接続された第２のストリップラインと、積層基板上の第１のストリップライン及び第２のストリップラインの上部に形成され、第１のストリップライン及び第２のストリップラインの上部をシールドする第１のシールド部と、積層基板上の第１のストリップライン及び第２のストリップラインの下部に形成され、第１のストリップライン及び第２のストリップラインの下部をシールドする第２のシールド部とから構成されたことを特徴とする。
【００１５】
なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲の記載を限定しようとするものではない。
【発明の効果】
【００１６】
本発明によれば、少なくとも３層以上の基板を積層した積層基板の中間層に互いに電磁結合された第１のストリップラインと第２のストリップラインとを形成し、その上下の基板に形成された第１のシールド部と第２のシールド部とにより第１のストリップラインと第２のストリップラインとを挟持し、シールドを行うことにより、積層基板中に結合装置を搭載することができる。よって、チップ部品数を削減できる。このため、高密度化が可能となり、装置の小型化が図れる。
【発明を実施するための最良の形態】
【００１７】
〔第１実施例〕
〔高周波モジュール１００〕
図１は本発明の第１実施例の斜視図、図２は本発明の第１実施例の分解斜視図を示す。
【００１８】
本実施例の高周波モジュール１００は、例えば、無線ＬＡＮ（local area
network）、無線通信システムなどの回路基板１０１に、高周波回路を構成する電子部品１０２を搭載した構成とされている。
【００１９】
回路基板１０１は、各々ガラスエポキシ樹脂あるいはセラミックなどからなる未焼成のシート状基板に銅（Ｃｕ）、銀（Ａｇ）ペーストを用いてシルクスクリーン法により配線を施し、この配線が施された複数のシートを積層して、圧力を加えつつ、焼成することにより、第１の基板１１０、第２の基板１２０、第３の基板１３０の３枚の基板が積層された回路基板１０１が成形される。
【００２０】
第１の基板１１０には、電子部品１０２を搭載するとともに、互いに接続するプリント配線パターン１１１が形成されている。
【００２１】
第２の基板１２０には、プリント配線パターン１２１が形成されている。また、第３の基板１３０には、上面にプリント配線パターン１３１が形成されており、下面にプリント配線パターン１３２が形成されている。
【００２２】
図３はプリント配線パターン１１１、１２１の平面図、図４はプリント配線パターン１３１、１３２の平面図を示す。図３（Ａ）はプリント配線パターン１１１、図３（Ｂ）はプリント配線パターン１２１、図４（Ａ）はプリント配線パターン１３１、図４（Ｂ）はプリント配線パターン１３２の平面図を示す。
【００２３】
プリント配線パターン１１１は、電子部品１０２を搭載するとともに、電子部品１０２を互いに接続するためのパターンである。プリント配線パターン１１１は、ビアホール１４１を通して、他のプリント配線パターン１２１、１３１、１３２と接続されている。
【００２４】
プリント配線パターン１２１は、プリント配線パターン１１１の下部と通して配線パターン１２１ａと下部の配線をシールドしたりするための接地パターン１２１ｂとを有する。プリント配線パターン１２１は、ビアホール１４１を通して他のプリント配線パターン１１１、１３１、１３２と接続されている。
【００２５】
配線パターン１２１ａは、ビアホール１４１の間の接続を行う。配線パターン１２１ａによって、プリント配線パターン１１１の下部を交差して配線を行える。接地パターン１２１ｂは、接地に接続されており、プリント配線パターン１３１の矢印Ｚ１方向側のシールドを行う。
【００２６】
プリント配線パターン１３１は外部との接続を行う配線パターン１３１ａ、接地パターン１３１ｂ、結合パターン１３１ｃとから構成される。配線パターン１３１ａは、端子パターン１３１ｄとビアホール１４１とを接続する配線パターンである。接地パターン１３１ｂは、接地に接続され、配線パターンをシールドするためのパターンである。
【００２７】
結合パターン１３１ｃは、第１のストリップライン１５１と第２のストリップライン１５２とを所定長にわたって、互いに平行となるように配線したパターンであり、アンテナなどの不平衡伝送路とアンテナからの信号をＩＣなどに供給するための平衡伝送路とを結合するための結合装置であるバラン素子部２００を回路基板１０１内に構成するためのパターンである。
【００２８】
プリント配線パターン１３２は、接地パターン１３２ａ及び端子パターン１３２ｂから構成される。接地パターン１３２ａは接地に接続され、少なくとも結合パターン１３１ｃの矢印Ｚ２方向側をシールドする。
【００２９】
〔バラン素子部２００〕
回路基板１１１には、アンテナなどの不平衡伝送路とアンテナからの信号をＩＣなどに供給するための平衡伝送路とを結合するための結合装置であるバラン素子部２００が第１〜第３の基板１１０〜１３０に亘って形成されている。
【００３０】
図５はバラン素子部２００の斜視図、図６はバラン素子部２００の等価回路図を示す。
【００３１】
バラン素子部２００は、第１のストリップライン１５１、第２のストリップライン１５２、第１のシールド部１２１ｂ、第２のシールド部１３２ａ、キャパシタＣ１、Ｃ２、Ｃ３から構成されている。
【００３２】
第１のストリップライン１５１は、第３の基板１３０の上面側に形成され、不平衡伝送路に接続されている。第２のストリップライン１５２は、第３の基板１３０の上面側に、第１のストリップライン１５１と所定の間隔で、平行に形成され、平衡伝送路に接続されている。第１のストリップライン１５１と第２のストリップライン１５２とは、電磁結合されている。
【００３３】
第１のシールド部１２１ｂは、第２の基板１２０の矢印Ｚ１方向側の面に設けられ、第１のストリップライン１５１及び第２のストリップライン１５２の矢印Ｚ１方向側をシールドする。第２のシールド部１３２ａは、第３の基板１３０の矢印Ｚ２方向側の面に設けられ、第１のストリップライン１５１及び第２のストリップライン１５２の矢印Ｚ２方向側をシールドする。
【００３４】
キャパシタＣ１は、チップコンデンサから構成され、第１の基板１１０のプリント配線パターン１１１上に表面実装される。キャパシタＣ１は、一端が不平衡伝送路に接続され、他端がビアホール１４１を通して第１のストリップライン１５１の一端に接続されている。
【００３５】
また、キャパシタＣ２は、チップコンデンサから構成され、第１の基板１１０のプリント配線パターン１１１上に表面実装される。キャパシタＣ２は、一端がビアホール１４１を通して第１のストリップライン１５１の一端に接続され、他端がビアホール１４１を通して第１のストリップライン１５１の他端に接続されている。
【００３６】
さらに、キャパシタＣ３は、チップコンデンサから構成され、第１の基板１１０のプリント配線パターン１１１上に表面実装される。キャパシタＣ３は、一端がビアホール１４１を通して第２のストリップライン１５２の一端に接続され、他端がビアホール１４１を通して第２のストリップライン１５２の他端に接続される。これらのキャパシタＣ１〜Ｃ３により、バラン素子部２００のインピーダンス整合がとられる。
【００３７】
なお、第２のストリップライン１５２には、その中間位置にビアホール１４１が接続されている。ビアホール１４１は、第１の基板１１０のプリント配線パターン１１１を介して接地されたり、あるは、接地パターン１２１ｂ、１３２ａに直接接続されたりして、接地される。これにより、図６に示すように第２のストリップライン１５２の中点が接地電位とされる。よって、平衡伝送路の基準電位を接地レベルとすることが可能となる。
【００３８】
〔効果〕
本実施例によれば、バラン素子部２００を構成する第１及び第２のストリップライン１５１、１５２とそれらをシールドするための接地パターン１２１ｂ及び１３２ａを回路基板１１１の中間層に内蔵した構造とすることにより、その上部にキャパシタＣ１〜Ｃ３などのチップ部品を表面実装できる。よって、その投影面積のサイズを小さくできる。
【００３９】
〔変形例〕
なお、本実施例では、第２のストリップライン１５２の中点を接地電位としたが、所定のバイアス電圧を印加するようにしてもよい。
【００４０】
図７は本発明の第１実施例の変形例の等価回路図を示す。
【００４１】
本変形例では、バラン素子部２００を構成する第２のストリップライン１５２の中点Ｐ0にバイアス電圧生成回路２１０から所定のレベルのバイアス電圧を印加する構成としてなる。バイアス電圧生成回路２１０は、電圧源２１１及びキャパシタＣ11、チョークコイルＬから構成されている。
【００４２】
電圧源２１１は、所定のレベルの電圧を第２のストリップライン１５２に印加する。なお、キャパシタＣ11は、電圧源２１１と第２のストリップライン１５２の中点との接続点と接地との間に接続され、第２のストリップライン１５２の中点Ｐ0に印加されるバイアス電圧の変動を吸収し、安定化させる。チョークコイルＬは、電圧源２１１への高周波成分の流入を阻止している。
【００４３】
本変形例によれば、第２のストリップライン１５２の中点Ｐ0にバイアス電圧を印加することにより、平衡伝送路のバイアス調整が不要となり、信号処理ＩＣの入力端でバイアス電圧を印加する必要がなくなる。このため、回路を簡略化できる。
【００４４】
〔第２実施例〕
図８は本発明の第２実施例の斜視図、図９は本発明の第２実施例の分解斜視図を示す。同図中、図１、図２と同一構成部分には同一符号を付し、その説明は省略する。
【００４５】
本実施例の高周波モジュール３００は、回路基板３０１の構成が第１実施例とは相違する。本実施例の回路基板３０１は、各々ガラスエポキシ樹脂あるいはセラミックなどからなる未焼成のシート状基板に銅（Ｃｕ）、銀（Ａｇ）ペーストを用いてシルクスクリーン法により配線を施し、この配線が施された複数のシートを積層して、圧力を加えつつ、焼成することにより、第１の基板３１０、第２の基板３２０、第３の基板３３０、第４の基板３４０を積層した構成とされている。
【００４６】
本実施例では、第１の基板３１０、第２の基板３２０、第３の基板３３０、第４の基板３４０の４枚の基板によりバラン素子部３５０を構成している。
【００４７】
〔バラン素子部３５０〕
図１０はバラン素子部３５０の斜視図を示す。同図中、図６と同一構成部分には同一符号を付し、その説明は省略する。
【００４８】
本実施例のバラン素子部３５０は、第１のストリップライン１５１と第２のストリップライン１５２とを異なる層に形成した構成とされている。
【００４９】
第１のストリップライン１５１は第４の基板３４０の矢印Ｚ１方向の面に形成されている。また、第２のストリップライン１５２は、第３の基板３３０の矢印Ｚ１方向の面に形成されている。
【００５０】
第１のストリップライン１５１と第２のストリップライン１５２とは、矢印Ｚ１、Ｚ２方向で重なるような形状、配置とされており、第３の基板３３０の厚さ分の距離ｄで、回路基板の面３１１の面に沿って所定長に亘って形成されている。これによって、基板の面方向、矢印Ｘ、Ｙ方向への広がりを低減できるため、投影面積を低減でき、よって、小型化が可能となる。
【００５１】
〔第３実施例〕
なお、キャパシタＣ１、Ｃ２、Ｃ３は、チップコンデンサに限定されるものではなく、バラン素子部２００と同様にプリント配線パターンにより形成してもよい。チップコンデンサをプリント配線パターンにより形成することにより、チップ部品を削減できる。
【００５２】
図１１は本発明の第３実施例の斜視図、図１２は本発明の第３実施例の分解斜視図を示す。同図中、図１、図２と同一構成部分には同一符号を付し、その説明は省略する。
【００５３】
本実施例の高周波モジュール４００は、バラン素子部４０１を構成するキャパシタＣ１〜Ｃ３を積層回路基板１１１のプリント配線パターンにより形成した構成とされている。
【００５４】
図１３はバラン素子部４０１の斜視図、図１４はバラン素子部４０１の断面図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
【００５５】
本実施例のバラン素子部４０１は、第３の基板上に第１のキャパシタ用配線パターン４１１及び第２のキャパシタ用配線パターン４１２並びに第３のキャパシタ用配線パターン４１３を形成した構成とされている。第１のキャパシタ用配線パターン４１１は、第１のストリップライン１５１に隣接して、第１のストリップライン１５１に並列接続されるように形成されている。また、第２のキャパシタ用配線パターン４１２は、第２のストリップライン１５２に隣接して、第２のストリップライン１５２に並列接続されるように形成されている。第３のキャパシタ用配線パターン４１３は、第１のストリップライン１５１の一端に接続され、他端に不平衡伝送路が接続された構成とされている。
【００５６】
第１のキャパシタ用配線パターン４１１及び第２のキャパシタ用配線４１２並びに第３のキャパシタ用配線４１３は、第２の基板１２０に形成された接地パターン１２１ｂ及び第３の基板１３０に形成された接地パターン１３２ａとの間にキャパシタが形成される。第１のキャパシタ用配線パターン４１１と接地パターン１２１ｂ、１３２ａにより、図６に示すキャパシタＣ２が構成され、第２のキャパシタ用配線パターン４１２と接地パターン１２１ｂ、１３２ａにより、図６に示すキャパシタＣ３が構成され、第３のキャパシタ用配線パターン４１３と接地パターン１２１ｂ、１３２ａにより例えば、図６に示すキャパシタＣ１が構成される。
【００５７】
本実施例によれば、キャパシタＣ１、Ｃ２、Ｃ３に相当するチップコンデンサを削除できるため、第１の基板１１０上に他の電子部品を表面実装できるため、更なる小型化が可能となる。
【００５８】
なお、第２実施例の構成で、第３実施例と同様にキャパシタＣ１、Ｃ２、Ｃ３を回路基板のプリント配線パターンとして形成することも可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１実施例の斜視図図である。
【図２】本発明の第１実施例の分解斜視図である。
【図３】プリント配線パターン１１１、１２１の平面図である。
【図４】プリント配線パターン１３１、１３２の平面図である。
【図５】バラン素子部２００の斜視図である。
【図６】バラン素子部２００の等価回路図である。
【図７】本発明の第１実施例の変形例の等価回路図である。
【図８】本発明の第２実施例の斜視図である。
【図９】本発明の第２実施例の分解斜視図である。
【図１０】バラン素子部３３０の斜視図である。
【図１１】本発明の第３実施例の斜視図である。
【図１２】本発明の第３実施例の分解斜視図である。
【図１３】バラン素子部４０１の斜視図である。
【図１４】バラン素子部４０１の断面図である。
【符号の説明】
【００６０】
１００、３００、４００  高周波モジュール
１０１  回路基板、１０２  電子部品
１１０  第１の基板、１２０  第２の基板、１３０  第３の基板
１１１、１２１、１３１、１３２  プリント配線パターン
１２１ａ  プリント配線パターン、１２１ｂ  接地パターン
１３１ａ  配線パターン、１３１ｂ  接地パターン、１３１ｃ  結合パターン
１３１ｄ  端子パターン
１３２ａ  接地パターン、１３２ｂ  端子パターン
１４１  ビアホール
１５１  第１のストリップライン、１５２  第２のストリップライン
２００  バラン素子部
２１０  バイアス電圧生成回路
２１１  電圧源２１１
３０１  回路基板
３１０  第１の基板、３２０  第２の基板、３３０  第３の基板、３４０  第４の基板
４０１  バラン素子部
４１１  第１のキャパシタ用配線パターン、４１２  第２のキャパシタ用配線パターン
４１３  第３のキャパシタ用配線パターン
Ｃ１、Ｃ２、Ｃ３、Ｃ11  キャパシタ
【図１】
2005184244.tif 000003
【図２】
2005184244.tif 000004
【図３】
2005184244.tif 000005
【図４】
2005184244.tif 000006
【図５】
2005184244.tif 000007
【図６】
2005184244.tif 000008
【図７】
2005184244.tif 000009
【図８】
2005184244.tif 000010
【図９】
2005184244.tif 000011
【図１０】
2005184244.tif 000012
【図１１】
2005184244.tif 000013
【図１２】
2005184244.tif 000014
【図１３】
2005184244.tif 000015
【図１４】
2005184244.tif 000016