(57)【要約】【課題】  電荷転送レジスタとしてのＣＣＤ間での転送効率のバラツキが抑制でき、転送効率の良い電荷転送装置を提供する。【解決手段】  複数の光電変換部が接続された初段の電荷転送レジスタ１ａ〜１ｄを４本と、次段に配された２本の電荷転送レジスタ１ｅ、１ｆと、１つの電荷検出部４と、を備える。初段の電荷転送レジスタ１ａ〜１ｄのうち、相互に隣接する２本の電荷転送レジスタ１ａ、１ｂが次段の電荷転送レジスタ１ｅに、同じく２本の電荷転送レジスタ１ｃ、１ｄが次段の電荷転送レジスタ１ｆに、それぞれ合流されている。合流後の２本の電荷転送レジスタ１ｅ、１ｆが１つの電荷検出部４に接続されている。【選択図】    図１
2005268411.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換部が接続された初段の電荷転送レジスタを４ｎ（ｎは正の整数）本と、
前記初段の電荷転送レジスタから、順次、次段の電荷転送レジスタを介して転送された電荷を検出する電荷検出部と、
を備え、
前記初段の電荷転送レジスタのうち、相互に隣接する２本の電荷転送レジスタが、次段に配された１本の電荷転送レジスタに合流されることが、少なくとも１回以上繰り返され、該合流後の最後の２本の電荷転送レジスタが１つの前記電荷検出部に接続されていることを特徴とする電荷転送装置。
【請求項２】
複数の光電変換部が接続された初段の電荷転送レジスタを４本以上と、
前記初段の電荷転送レジスタから、順次、次段の電荷転送レジスタを介して転送された電荷を検出する電荷検出部と、
を備え、
前記初段の電荷転送レジスタのうち相互に隣接する少なくとも２本の電荷転送レジスタが、次段に配された１つの電荷転送レジスタに合流されることが、少なくとも１回以上繰り返され、該合流後の或いは合流されないままの、合計数が前記初段の電荷転送レジスタよりも少ない電荷転送レジスタが、１つの前記電荷検出部に接続されていることを特徴とする電荷転送装置。
【請求項３】
当該電荷転送装置が備える各電荷転送レジスタは、第１の電極と第２の電極とを、電荷の送り方向において交互に複数段ずつ備えるとともに、相互に反転関係にある第１及び第２の２相のパルスが印加されることにより電荷を転送するように構成され、
前記送り方向において相互に隣り合う１対の前記第１及び第２の電極からなる電極対が、前記第１のパルスが印加される第１の電極対と、前記第２のパルスが印加される第２の電極対と、が交互に位置するように設けられていることを特徴とする請求項１又は２に記載の電荷転送装置。
【請求項４】
相互に合流される２本の電荷転送レジスタのうち、一方の電荷転送レジスタの最下流に位置する前記電極対に対しては前記第１のパルスが印加される一方で、他方の電荷転送レジスタの最下流に位置する前記電極対に対しては前記第２のパルスが印加されることを特徴とする請求項３に記載の電荷転送装置。
【請求項５】
第１及び第２の電荷転送レジスタが最後の２本のうちの一方の電荷転送レジスタへと合流される一方で、第３及び第４の電荷転送レジスタが最後の２本のうちの他方の電荷転送レジスタへと合流される場合に、
前記第１及び第２の電荷転送レジスタに印加されるパルスと、前記第３及び第４の電荷転送レジスタに印加されるパルスとでは、第１のパルスどうしの位相、並びに、第２のパルスどうしの位相が、それぞれ相互に１／４周期ずらされていることを特徴とする請求項４に記載の電荷転送装置。
【請求項６】
最後の２本の電荷転送レジスタに印加されるパルスは、前記第１乃至第４の電荷転送レジスタに印加されるパルスの１／２の周期に設定されていることを特徴とする請求項５に記載の電荷転送装置。
【請求項７】
前記第１及び第２の電荷転送レジスタに対し印加される第２のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第１のパルスとが共にハイレベル、かつ、前記第１及び第２の電荷転送レジスタに対し印加される第１のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第２のパルスとが共にハイレベルのときに発生されるパルスを、最後の２本のうちの前記一方の電荷転送レジスタに印加する第１のパルス、並びに、最後の２本のうちの前記他方の電荷転送レジスタに印加する第２のパルスとして用いる一方で、
前記第１及び第２の電荷転送レジスタに対し印加される第２のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第２のパルスとが共にハイレベル、かつ、前記第１及び第２の電荷転送レジスタに対し印加される第１のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第１のパルスとが共にハイレベルのときに発生されるパルスを、最後の２本のうちの前記一方の電荷転送レジスタに印加する第２のパルス、並びに、最後の２本のうちの前記他方の電荷転送レジスタに印加する第１のパルスとして用いることを特徴とする請求項６に記載の電荷転送装置。
【請求項８】
前記第１及び第２の電荷転送レジスタに対し印加される第２のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第１のパルスとが共に入力される第１のＡＮＤ回路と、
前記第１及び第２の電荷転送レジスタに対し印加される第１のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第２のパルスとが共に入力される第２のＡＮＤ回路と、
前記第１及び第２のＡＮＤ回路からの出力が共に入力される第３のＡＮＤ回路と、
前記第１及び第２の電荷転送レジスタに対し印加される第２のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第２のパルスとが共に入力される第４のＡＮＤ回路と、
前記第１及び第２の電荷転送レジスタに対し印加される第１のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第１のパルスとが共に入力される第５のＡＮＤ回路と、
前記第４及び第５のＡＮＤ回路からの出力が共に入力される第６のＡＮＤ回路と、
を備えることを特徴とする請求項６に記載の電荷転送装置。
【請求項９】
前段の電荷転送レジスタに印加されるパルスに基づき、次段の電荷転送レジスタに印加されるパルスが生成されるように構成されていることを特徴とする請求項３乃至６のいずれか一項に記載の電荷転送装置。
【請求項１０】
次段の電荷転送レジスタに印加されるパルスとして、前段の電荷転送レジスタに印加されるパルスよりも高電圧のパルスを用いることを特徴とする請求項３乃至９のいずれか一項に記載の電荷転送装置。
【請求項１１】
当該電荷転送装置が備える各電荷転送レジスタは、第１の電極と第２の電極とを、電荷の送り方向において交互に複数段ずつ備えて構成されていることを特徴とする請求項１乃至１０のいずれか一項に記載の電荷転送装置。
【請求項１２】
相互に合流される２本の電荷転送レジスタにおける前記送り方向下流から、合流後の１本の電荷転送レジスタの上流にかけての部分において、
前記電荷の送り方向における各段の第１の電極及び各段の第２の電極が、
前記合流される２本の電荷転送レジスタ間の中心線を中心とした対称形をなしていることを特徴とする請求項１１に記載の電荷転送装置。
【請求項１３】
相互に合流される２本の電荷転送レジスタと合流後の１本の電荷転送レジスタとにより略Ｙ字形状を構成していることを特徴とする請求項１２に記載の電荷転送装置。
【請求項１４】
各段の前記第２の電極は、前記送り方向における幅が、該送り方向に対する交差方向に亘って略一定幅に形成されていることを特徴とする請求項１１乃至１３のいずれか一項に記載の電荷転送装置。
【請求項１５】
相互に合流される２本の電荷転送レジスタにおける電荷の送り方向下流から合流後の１本の電荷転送レジスタの上流にかけての部分において、
各段の前記第１の電極は、前記合流される２本の電荷転送レジスタ間の中心線に近づくにつれて次第に幅広となる一方で、該中心線から遠ざかるほど次第に幅狭となるように形成されていることを特徴とする請求項１４に記載の電荷転送装置。
【請求項１６】
相互に合流される２本の電荷転送レジスタにおける電荷の送り方向下流から合流後の１本の電荷転送レジスタの上流にかけての部分において、
各段の前記第１の電極における前記中心線側の幅広部が、前記送り方向下流側となるにつれて次第に幅狭とされていることを特徴とする請求項１５に記載の電荷転送装置。
【請求項１７】
前記第１及び第２の電極は、それぞれポリシリコン層からなることを特徴とする請求項１１乃至１６のいずれか一項に記載の電荷転送装置。
【請求項１８】
各電荷転送レジスタはＣＣＤにより構成されていることを特徴とする請求項１乃至１７のいずれか一項に記載の電荷転送装置。
【請求項１９】
前記光電変換部はフォトダイオードにより構成されていることを特徴とする請求項１乃至１８のいずれか一項に記載の電荷転送装置。
【請求項２０】
請求項３乃至１０のいずれか一項に記載の電荷転送装置を駆動する方法であって、
各電荷転送レジスタに対し、相互に反転関係にある第１及び第２の２相のパルスをそれぞれ印加することにより、電荷を転送させることを特徴とする電荷転送装置の駆動方法。
【請求項２１】
相互に合流される２本の電荷転送レジスタのうち、一方の電荷転送レジスタの最下流に位置する前記電極対に対しては前記第１のパルスを印加する一方で、他方の電荷転送レジスタの最下流に位置する前記電極に対に対しては前記第２のパルスを印加することを特徴とする請求項２０に記載の電荷転送装置の駆動方法。
【請求項２２】
第１及び第２の電荷転送レジスタが最後の２本のうちの一方の電荷転送レジスタへと合流される一方で、第３及び第４の電荷転送レジスタが最後の２本のうちの他方の電荷転送レジスタへと合流される場合に、
前記第１及び第２の電荷転送レジスタに印加されるパルスと、前記第３及び第４の電荷転送レジスタに印加されるパルスとでは、第１のパルスどうしの位相、並びに、第２のパルスどうしの位相を、それぞれ相互に１／４周期ずらすことを特徴とする請求項２１に記載の電荷転送装置の駆動方法。
【請求項２３】
最後の２本の電荷転送レジスタに印加されるパルスは、前記第１乃至第４の電荷転送レジスタに印加されるパルスの１／２の周期に設定することを特徴とする請求項２２に記載の電荷転送装置の駆動方法。
【請求項２４】
前記第１及び第２の電荷転送レジスタに対し印加する第２のパルスと前記第３及び第４の電荷転送レジスタに対し印加する第１のパルスとが共にハイレベル、かつ、前記第１及び第２の電荷転送レジスタに対し印加する第１のパルスと前記第３及び第４の電荷転送レジスタに対し印加する第２のパルスとが共にハイレベルのときに発生されるパルスを、最後の２本のうちの前記一方の電荷転送レジスタに印加する第１のパルス、並びに、最後の２本のうちの前記他方の電荷転送レジスタに印加する第２のパルスとして用いる一方で、
前記第１及び第２の電荷転送レジスタに対し印加する第２のパルスと前記第３及び第４の電荷転送レジスタに対し印加する第２のパルスとが共にハイレベル、かつ、前記第１及び第２の電荷転送レジスタに対し印加する第１のパルスと前記第３及び第４の電荷転送レジスタに対し印加する第１のパルスとが共にハイレベルのときに発生されるパルスを、最後の２本のうちの前記一方の電荷転送レジスタに印加する第２のパルス、並びに、最後の２本のうちの前記他方の電荷転送レジスタに印加する第１のパルスとして用いることを特徴とする請求項２３に記載の電荷転送装置の駆動方法。
【請求項２５】
請求項１乃至１９のいずれか一項に記載の電荷転送装置を駆動する方法であって、
前段の電荷転送レジスタに印加されるパルスに基づき、次段の電荷転送レジスタに印加されるパルスを生成することを特徴とする電荷転送装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷転送装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、イメージセンサや電荷転送装置においては、画素の微細化、高解像度化が進んできており、設計ルールの縮小が求められている。しかしながら、設計ルールの縮小の為には、費用と時間を要し、微細画素化の要求に対して即座に対応することは難しい。そのような事情から、設計ルールを変更せずに高解像度のＣＣＤを実現するために、さまざまな電荷転送方式の開発が行われてきた。
【０００３】
図１２はシングルＣＣＤ方式の電荷転送装置の構成を示す平面図である。
【０００４】
図１２に示す電荷転送装置は、フォトダイオードを所定ピッチで備える１列のフォトダイオード列２と、１本のＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）１と、このＣＣＤ１とフォトダイオード列２との間に設けられた読み出しゲート１０と、を備えている。
【０００５】
図１２において、フォトダイオード列２に含まれる各フォトダイオードからＣＣＤ１に向かう矢印は、それぞれのフォトダイオードからＣＣＤ１への電荷の読み出し方向を示している。つまり、フォトダイオードからの電荷は、読み出しゲート１０を介してＣＣＤ１に読み出される。
【０００６】
また、ＣＣＤ１は、出力ゲート３ａを介して電荷検出部４に接続され、この電荷検出部４に隣接して、リセットゲート５が設けられている。さらに、リセットゲート５に隣接してドレイン６が設けられ、該ドレイン６は、電源電位が与えられる電源線８に接続されている。
【０００７】
また、電荷検出部４は、ソースフォロワアンプ７に接続されている。このソースフォロワアンプ７は、相互に接続されたＭＯＳトランジスタ１２ａ及び１２ｂを備えている。このうちＭＯＳトランジスタ１２ａのソースは電源線８に、ゲートは電荷検出部４に、ドレインはＭＯＳトランジスタ１２ｂのソースに、それぞれ接続されている。また、ＭＯＳトランジスタ１２ｂのゲートは電源線８に、ドレインは、グランド（ＧＮＤ）電位が与えられるグランド（ＧＮＤ）線９に、それぞれ接続されている。更に、ＭＯＳトランジスタ１２ａ及び１２ｂの相互の接続点は、信号出力線１１に接続されている。
【０００８】
このように、シングルＣＣＤ方式の電荷転送装置は、１列のフォトダイオード列２に対して１本のＣＣＤ１が設けられている。
【０００９】
次に、図１３はデュアルＣＣＤ方式の電荷転送装置の構成を示す平面図である。
【００１０】
なお、図１３に示す電荷転送装置において、図１２に示す電荷転送装置におけるのと同様の構成要素には同一の符号を付し、その説明を省略する。
【００１１】
図１３に示すように、デュアルＣＣＤ方式の電荷転送装置においては、１列のフォトダイオード列２に対応して、その両側にＣＣＤ１ａ、１ｂが設けられている。
【００１２】
すなわち、フォトダイオード列２に含まれる各フォトダイオードは、その並び順において交互に、ＣＣＤ１ａ側或いはＣＣＤ１ｂ側にずらされた配置とされ、ＣＣＤ１ａとＣＣＤ１ｂとのうち何れか一方に接続され、該接続されている方のＣＣＤに対して電荷を送るようになっている。
【００１３】
また、ＣＣＤ１ａ及び１ｂは、出力ゲート３ａにて合流され、ともに電荷検出部４に接続されている。
【００１４】
その他の点では、図１３に示すデュアルＣＣＤ方式の電荷転送装置は、図１２に示すシングルＣＣＤ方式の電荷転送装置と同様に構成されている。
【００１５】
図１３に示すデュアルＣＣＤ方式では、ＣＣＤ１ａ、１ｂの設計ルールは維持しつつ、フォトダイオード列２に含まれる各フォトダイオードのみを縮小（並び方向における寸法を縮小）して高解像度化している。
【００１６】
従来、電荷検出部４は各々のＣＣＤ１ａ、１ｂに個別に設けられており、ＣＣＤ１ａ側及びＣＣＤ１ｂ側で相互に独立に信号出力線１１を備える形式であったが、このような構成の場合には、信号出力線１１からの出力信号を外部回路で合成する必要があった。
【００１７】
このため、外部回路での出力信号の合成の手間を省く為に、図１３に示すように２本のＣＣＤ１ａ及び１ｂから送られてきた電荷を１つの電荷検出部４で受ける方式が開発されたのである。
【００１８】
次に、図１４は２画素構成のスタッガード型フォトダイオード配列方式の電荷転送装置の構成を示す平面図である。
【００１９】
なお、図１４に示す電荷転送装置において、図１３に示す電荷転送装置におけるのと同様の構成要素には同一の符号を付し、その説明を省略する。
【００２０】
図１４に示すように、２画素構成のスタッガード型フォトダイオード配列方式の電荷転送装置は、相互に平行に配列された２列のフォトダイオード列２ａ、２ｂと、各フォトダイオード列２ａ、２ｂと１対１で対応するＣＣＤ１ａ、１ｂと、を備えている。
【００２１】
ここで、フォトダイオード列２ａに含まれる各フォトダイオードと、フォトダイオード列２ｂに含まれる各フォトダイオードとは、それらの並び方向において、相互に１／２ピッチずつずらして配置されている。
【００２２】
その他の点では、図１４に示すスタッガード型フォトダイオード配列方式の電荷転送装置は、図１３に示すデュアルＣＣＤ方式の電荷転送装置と同様に構成されている。
【００２３】
図１４に示す方式は、換言すれば、シングルＣＣＤ方式における２組のフォトダイオード列２、ＣＣＤ１及び読み出しゲート１０を、相互にずらして並べ、これら２組のフォトダイオード列２、ＣＣＤ１及び読み出しゲート１０から転送される電荷を電荷検出部４で合成し、単一出力を得る方法である。
【００２４】
ここで、図１２乃至図１４に示す各々の方式で解像度がどの様になるかについて、フォトダイオードのピッチが８μｍのシングルＣＣＤ方式が実現できる設計ルールの場合を例として説明する。なお、通常、設計ルールで微細化が制限されるのは、ＣＣＤの電極配置に関わる設計である。
【００２５】
先ず、デュアルＣＣＤ方式（図１３）ではフォトダイオードの寸法を４μｍにし、２本のＣＣＤ１ａ、１ｂに対してフォトダイオードの電荷を１つ置きに各々のＣＣＤ１ａ、１ｂにより転送する事によって、８μｍのシングルＣＣＤ方式に対し、同じ長さのチップ内に２倍の画素数を入れることが出来る。このデュアルＣＣＤ方式では、各々のＣＣＤ１ａ、１ｂの電極ピッチを８μｍシングル方式と同じピッチで設計可能である。
【００２６】
次に、２画素構成のスタッガード型フォトダイオード配列方式（図１４）では、フォトダイオードの寸法は８μｍで、フォトダイオードの寸法が４μｍのデュアルＣＣＤ方式（図１３）に対し、同じ長さのチップ内に同じ画素数を入れることが出来る。フォトダイオード寸法が大きいことは、すなわち、Ｓ／Ｎを大きくでき、ダイナミックレンジが大きくできるメリットがある。
【００２７】
次に、図１５は４画素構成のスタッガード型フォトダイオード配列方式の電荷転送装置の第１の例の構成を示す平面図であり、図１６はその第２の例の構成を示す平面図である。
【００２８】
なお、図１５及び図１６に示す電荷転送装置において、図１２乃至図１４に示す電荷転送装置におけるのと同様の構成要素には同一の符号を付し、その説明を省略する。
【００２９】
図１５に示す電荷転送装置は、相互に平行に配列された４列のフォトダイオード列２ａ、２ｂ、２ｃ、２ｄと、２本のＣＣＤ１ａ、１ｂと、を備えている。
【００３０】
すなわち、ＣＣＤ１ａの両側にフォトダイオード列２ａ及び２ｂが配置され、ＣＣＤ１ｂの両側にフォトダイオード列２ｃ及び２ｄが配置されている。
【００３１】
各フォトダイオード列２ａ〜２ｄにおけるフォトダイオードは、読み出しゲート１０を介して対応するＣＣＤ（ＣＣＤ１ａ、１ｂの何れか一方）に接続されている。更に、各フォトダイオード列２ａ〜２ｄのフォトダイオードにおいて、読み出しゲート１０に接続されているのとは反対側の端部は電荷排出手段２０ａ、２０ｂ、２０ｃのうちの対応する電荷排出手段に接続されている。なお、ＣＣＤ１ａとＣＣＤ１ｂの間に配置されているフォトダイオード列２ｂ及び２ｃの各フォトダイオードは、電荷排出手段２０ｂに対して共通接続されている。
【００３２】
ここで、各フォトダイオード列２ａ〜２ｄは、それらの並び方向において、１／４ピッチずつずらして配置されている。このため、図１５に示す電荷転送装置においては、デュアル方式（図１３）の２倍の解像度を得る事が可能となる。しかしながら、図１５の電荷転送装置の場合、各フォトダイオード列２ａ〜２ｄ毎に分けて信号を読む必要がある。
【００３３】
その他の点では、図１５に示す４画素構成のスタッガード型フォトダイオード配列方式の電荷転送装置は、図１４に示す２画素構成のスタッガード型フォトダイオード配列方式の電荷転送装置と同様に構成されている。
【００３４】
また、図１６に示す電荷転送装置は、相互に平行に配列された４列のフォトダイオード列２ａ、２ｂ、２ｃ、２ｄと、各フォトダイオード列２ａ〜２ｄと１対１で対応付けられた４本のＣＣＤ１ａ、１ｂ、１ｃ、１ｄと、を備えている。
【００３５】
各フォトダイオード列２ａ〜２ｄにおけるフォトダイオードは、読み出しゲート１０を介して対応するＣＣＤ（ＣＣＤ１ａ〜１ｄの何れか１つ）に接続されている。更に、各フォトダイオード列２ａ〜２ｄのフォトダイオードにおいて、読み出しゲート１０に接続されているのとは反対側の端部は電荷排出手段２０ａ、２０ｂのうちの対応する電荷排出手段に接続されている。なお、ＣＣＤ１ａとＣＣＤ１ｂの間にはフォトダイオード列２ａ及び２ｂが配置され、これらフォトダイオード列２ａ及び２ｂは、電荷排出手段２０ａに対して共通接続されている。同様に、ＣＣＤ１ｃとＣＣＤ１ｄの間にはフォトダイオード列２ｃ及び２ｄが配置され、これらフォトダイオード列２ｃ及び２ｄは、電荷排出手段２０ｂに対して共通接続されている。
【００３６】
また、図１６に示す電荷転送装置の場合、ＣＣＤ１ａ及び１ｂは出力ゲート３ａを介して電荷検出部４に接続されている。更に、ＣＣＤ１ａ及び１ｂ側には、上記の各電荷転送装置（図１２乃至１５）と同様に、リセットゲート５、ドレイン６、電源線８、ソースフォロワアンプ７、グランド線９及び信号出力線１１が備えられている。
【００３７】
他方、ＣＣＤ１ｃ及び１ｄも出力ゲート３ａを介して電荷検出部４に接続されているとともに、該ＣＣＤ１ｃ及び１ｄ側には、上記の各電荷転送装置（図１２乃至１５）と同様に、リセットゲート５、ドレイン６、電源線８、ソースフォロワアンプ７、グランド線９及び信号出力線１１が備えられている。
【００３８】
そして、ＣＣＤ１ａ及び１ｂ側の信号出力線１１と、ＣＣＤ１ｃ及び１ｄ側の信号出力線１１が、信号切替器１０１に接続され、該信号切替器１０１は信号出力線１０２に接続されている。
【００３９】
ここで、図１６に示す電荷転送装置の場合にも、図１５の場合と同様に、各フォトダイオード列２ａ〜２ｄは、それらの並び方向において、１／４ピッチずつずらして配置されている。このため、図１６に示す電荷転送装置においても、図１５の場合と同様に、デュアル方式（図１３）の２倍の解像度を得る事が可能となる。しかしながら、図１６の電荷転送装置の場合、出力（信号出力線１１）を２本にして、信号切替器１０１で出力を１本に合成する必要があった。
【００４０】
次に、図１７は４ＣＣＤ１出力方式の電荷転送装置の構成を示す平面図である。
【００４１】
なお、図１７に示す電荷転送装置において、図１２乃至図１６に示す電荷転送装置におけるのと同様の構成要素には同一の符号を付し、その説明を省略する。
【００４２】
図１７に示す４ＣＣＤ１出力方式の電荷転送装置は、スタッガード型のＳ／Ｎが良いという利点、設計ルールを維持したままで更なる高解像度化できるという利点、転送に用いるクロック（パルスφ１，φ２）の周波数を１／２以下にできる利点を得る為に開発されたものである。
【００４３】
図１７に示すように、４ＣＣＤ１出力方式の電荷転送装置は、２列のフォトダイオード列２ａ、２ｂと、４本のＣＣＤ１ａ、１ｂ、１ｃ、１ｄと、を備えている。
【００４４】
すなわち、図１７に示す電荷転送装置の場合、各々のフォトダイオード列２ａ、２ｂに対して２本ずつのＣＣＤ１ａ〜１ｄが設けられている。また、４本のＣＣＤ１ａ〜１ｄが１つの電荷検出部４に接続されている。
【００４５】
なお、フォトダイオード列２ａに含まれる各フォトダイオードは、その並び順において交互に、ＣＣＤ１ａ側或いはＣＣＤ１ｂ側にずらされた配置とされて、ＣＣＤ１ａとＣＣＤ１ｂとのうち何れか一方に接続され、該接続されている方のＣＣＤに対して電荷を送るようになっている。
【００４６】
同様に、フォトダイオード列２ｂに含まれる各フォトダイオードは、その並び順において交互に、ＣＣＤ１ｃ側或いはＣＣＤ１ｄ側にずらされた配置とされて、ＣＣＤ１ｃとＣＣＤ１ｄとのうち何れか一方に接続され、該接続されている方のＣＣＤに対して電荷を送るようになっている。
【００４７】
ここで、２列のフォトダイオード列２ａ、２ｂは、フォトダイオードのピッチの１／２だけ、該フォトダイオードの並び方向において、相互にずらした配置とされている。このように１／２ピッチだけずらすことにより、一本のフォトダイオード列に対し２倍の解像度を得ることが可能となっている。
【００４８】
２列のフォトダイオード２ａ、２ｂから４本のＣＣＤ１ａ〜１ｄに分けて転送された電荷（信号電荷）は、順次、出力ゲート３ｃ、出力ゲート３ｄ及び出力ゲート３ｅを介して電荷検出部４に転送されて信号電圧に変換され、ソースフォロワアンプ７以降の出力回路を介して検出される。
【００４９】
なお、その他の従来技術としては、例えば、特許文献１乃至３の技術がある。
【特許文献１】特開平１１−２０５５３２号公報
【特許文献２】特開平４−１４８４２号公報
【特許文献３】特開昭６４−１４９６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００５０】
図１８は４ＣＣＤ１出力方式の電荷転送装置（図１７）におけるポリシリコン電極の下側部分を示す要部拡大図、図１９は４ＣＣＤ１出力方式の電荷転送装置におけるポリシリコン電極の配置を示す要部拡大図である。
【００５１】
図１８及び１９に示すように、図示しないＰ型基板の一主面上にＮ型ウェル２２（図１８）が形成されており、該Ｎ型ウェル２２上には、図示しない絶縁膜を介して第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５（共に図１９）が交互に配置されるように形成されている。
【００５２】
第１層ポリシリコン電極２４の間隙部にはボロン注入がなされ、Ｎ-型ウェル２６がＮ型ウェル２２の上層部に形成されている。これにより、第１層ポリシリコン電極２４は電荷を蓄積するストレージ電極となり、第２層ポリシリコン電極２５はバリア電極となる。
【００５３】
また、リセットゲート５に隣接するドレイン６は、Ｎ+型拡散層２７（図１８）により構成されている。
【００５４】
一般的に、電荷転送装置においては、感度向上のために電荷検出容量は小さくすることが望まれるため、電荷検出部４の面積は極力小さく作られる。４本のＣＣＤ１ａ〜１ｄから１つの小さい面積の電荷検出部４に電荷を転送するため、必然的にチャネル幅は絞り込まれ（例えば、ＣＣＤ１ｂ、１ｃにおける幅Ｗ１→Ｗ２への絞り込み）、かつ、対称性がないために必ず転送チャネルの長さ（幅Ｗ１に対する直交方向の長さ）に差異が生じる。転送チャネルの長さは転送スピードに関係する重要なパラメータであり、該転送チャネルの長さに差違が生じる結果、ＣＣＤ１ａ〜１ｄ間で転送効率にバラツキが生じるという問題がある。
【００５５】
また、図１８において、ＣＣＤ１ａ〜１ｄの電荷混じりを防止するために、チャネル分離領域１５ａ〜１５ｃ（電極に形成された切り欠き形状部）を出力ゲート３ｄ（図１９参照）まで延ばしている。もしもチャネル分離領域１５ａ〜１５ｃが出力ゲート３ｄまで延びていないと、例えばＣＣＤ１ｂの最終電極にロウレベルのパルスが印加され、ＣＣＤ１ａ、１ｃ、１ｄの最終電極にハイレベルのパルスが印加されている場合、ＣＣＤ１ｂ下部の電荷の一部は、出力ゲート３ｃを経由してＣＣＤ１ａ、１ｃ、１ｄに回り込み、電荷混じりが生じる可能性がある。
【００５６】
また、チャネル分離領域が出力ゲート３ｄまで延びていることにより、ＣＣＤ１ｂとＣＣＤ１ｃのチャネル幅は転送方向に向かって幅Ｗ１から幅Ｗ２へと徐々に狭くなる。これにより、４本のＣＣＤ１ａ〜１ｄのうち、内側２本のＣＣＤ１ｂ及び１ｃの転送効率が外側２本のＣＣＤ１ａ、１ｄに比べて劣化するという問題が生じる。
【００５７】
本発明は、上記のような問題点を解決するためになされたもので、電荷転送レジスタ（例えばＣＣＤ）間での転送効率のバラツキが抑制でき、転送効率の良い電荷転送装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００５８】
上記課題を解決するため、本発明の電荷転送装置は、複数の光電変換部が接続された初段の電荷転送レジスタを４ｎ（ｎは正の整数）本と、前記初段の電荷転送レジスタから、順次、次段の電荷転送レジスタを介して転送された電荷を検出する電荷検出部と、を備え、前記初段の電荷転送レジスタのうち、相互に隣接する２本の電荷転送レジスタが、次段に配された１本の電荷転送レジスタに合流されることが、少なくとも１回以上繰り返され、該合流後の最後の２本の電荷転送レジスタが１つの前記電荷検出部に接続されていることを特徴としている。
【００５９】
また、本発明の電荷転送装置は、複数の光電変換部が接続された初段の電荷転送レジスタを４本以上と、前記初段の電荷転送レジスタから、順次、次段の電荷転送レジスタを介して転送された電荷を検出する電荷検出部と、を備え、前記初段の電荷転送レジスタのうち相互に隣接する少なくとも２本の電荷転送レジスタが、次段に配された１つの電荷転送レジスタに合流されることが、少なくとも１回以上繰り返され、該合流後の或いは合流されないままの、合計数が前記初段の電荷転送レジスタよりも少ない電荷転送レジスタが、１つの前記電荷検出部に接続されていることを特徴としている。
【００６０】
本発明の電荷転送装置においては、当該電荷転送装置が備える各電荷転送レジスタは、第１の電極と第２の電極とを、電荷の送り方向において交互に複数段ずつ備えるとともに、相互に反転関係にある第１及び第２の２相のパルスが印加されることにより電荷を転送するように構成され、前記送り方向において相互に隣り合う１対の前記第１及び第２の電極からなる電極対が、前記第１のパルスが印加される第１の電極対と、前記第２のパルスが印加される第２の電極対と、が交互に位置するように設けられていることが好ましい。
【００６１】
本発明の電荷転送装置においては、相互に合流される２本の電荷転送レジスタのうち、一方の電荷転送レジスタの最下流に位置する前記電極対に対しては前記第１のパルスが印加される一方で、他方の電荷転送レジスタの最下流に位置する前記電極対に対しては前記第２のパルスが印加されることが好ましい。
【００６２】
本発明の電荷転送装置においては、第１及び第２の電荷転送レジスタが最後の２本のうちの一方の電荷転送レジスタへと合流される一方で、第３及び第４の電荷転送レジスタが最後の２本のうちの他方の電荷転送レジスタへと合流される場合に、前記第１及び第２の電荷転送レジスタに印加されるパルスと、前記第３及び第４の電荷転送レジスタに印加されるパルスとでは、第１のパルスどうしの位相、並びに、第２のパルスどうしの位相が、それぞれ相互に１／４周期ずらされていることが好ましい。
【００６３】
本発明の電荷転送装置においては、最後の２本の電荷転送レジスタに印加されるパルスは、前記第１乃至第４の電荷転送レジスタに印加されるパルスの１／２の周期に設定されていることが好ましい。
【００６４】
本発明の電荷転送装置においては、前記第１及び第２の電荷転送レジスタに対し印加される第２のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第１のパルスとが共にハイレベル、かつ、前記第１及び第２の電荷転送レジスタに対し印加される第１のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第２のパルスとが共にハイレベルのときに発生されるパルスを、最後の２本のうちの前記一方の電荷転送レジスタに印加する第１のパルス、並びに、最後の２本のうちの前記他方の電荷転送レジスタに印加する第２のパルスとして用いる一方で、前記第１及び第２の電荷転送レジスタに対し印加される第２のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第２のパルスとが共にハイレベル、かつ、前記第１及び第２の電荷転送レジスタに対し印加される第１のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第１のパルスとが共にハイレベルのときに発生されるパルスを、最後の２本のうちの前記一方の電荷転送レジスタに印加する第２のパルス、並びに、最後の２本のうちの前記他方の電荷転送レジスタに印加する第１のパルスとして用いることが好ましい。
【００６５】
本発明の電荷転送装置においては、前記第１及び第２の電荷転送レジスタに対し印加される第２のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第１のパルスとが共に入力される第１のＡＮＤ回路と、前記第１及び第２の電荷転送レジスタに対し印加される第１のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第２のパルスとが共に入力される第２のＡＮＤ回路と、前記第１及び第２のＡＮＤ回路からの出力が共に入力される第３のＡＮＤ回路と、前記第１及び第２の電荷転送レジスタに対し印加される第２のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第２のパルスとが共に入力される第４のＡＮＤ回路と、前記第１及び第２の電荷転送レジスタに対し印加される第１のパルスと前記第３及び第４の電荷転送レジスタに対し印加される第１のパルスとが共に入力される第５のＡＮＤ回路と、前記第４及び第５のＡＮＤ回路からの出力が共に入力される第６のＡＮＤ回路と、を備えることが好ましい。
【００６６】
本発明の電荷転送装置においては、前段の電荷転送レジスタに印加されるパルスに基づき、次段の電荷転送レジスタに印加されるパルスが生成されるように構成されていることが好ましい。
【００６７】
本発明の電荷転送装置においては、次段の電荷転送レジスタに印加されるパルスとして、前段の電荷転送レジスタに印加されるパルスよりも高電圧のパルスを用いることが好ましい。
【００６８】
本発明の電荷転送装置においては、当該電荷転送装置が備える各電荷転送レジスタは、第１の電極と第２の電極とを、電荷の送り方向において交互に複数段ずつ備えて構成されていることが好ましい。
【００６９】
本発明の電荷転送装置においては、相互に合流される２本の電荷転送レジスタにおける前記送り方向下流から、合流後の１本の電荷転送レジスタの上流にかけての部分において、前記電荷の送り方向における各段の第１の電極及び各段の第２の電極が、前記合流される２本の電荷転送レジスタ間の中心線を中心とした対称形をなしていることが好ましい。
【００７０】
本発明の電荷転送装置においては、相互に合流される２本の電荷転送レジスタと合流後の１本の電荷転送レジスタとにより略Ｙ字形状を構成していることが好ましい。
【００７１】
本発明の電荷転送装置においては、各段の前記第２の電極は、前記送り方向における幅が、該送り方向に対する交差方向に亘って略一定幅に形成されていることが好ましい。
【００７２】
本発明の電荷転送装置においては、相互に合流される２本の電荷転送レジスタにおける電荷の送り方向下流から合流後の１本の電荷転送レジスタの上流にかけての部分において、各段の前記第１の電極は、前記合流される２本の電荷転送レジスタ間の中心線に近づくにつれて次第に幅広となる一方で、該中心線から遠ざかるほど次第に幅狭となるように形成されていることが好ましい。
【００７３】
本発明の電荷転送装置においては、相互に合流される２本の電荷転送レジスタにおける電荷の送り方向下流から合流後の１本の電荷転送レジスタの上流にかけての部分において、各段の前記第１の電極における前記中心線側の幅広部が、前記送り方向下流側となるにつれて次第に幅狭とされていることが好ましい。
【００７４】
本発明の電荷転送装置においては、前記第１及び第２の電極は、それぞれポリシリコン層からなることが好ましい。
【００７５】
本発明の電荷転送装置においては、各電荷転送レジスタはＣＣＤにより構成されていることが好ましい。
【００７６】
本発明の電荷転送装置においては、前記光電変換部はフォトダイオードにより構成されていることが好ましい。
【００７７】
また、本発明の電荷転送装置の駆動方法は、本発明の電荷転送装置を駆動する方法であって、各電荷転送レジスタに対し、相互に反転関係にある第１及び第２の２相のパルスをそれぞれ印加することにより、電荷を転送させることを特徴としている。
【００７８】
本発明の電荷転送装置の駆動方法においては、相互に合流される２本の電荷転送レジスタのうち、一方の電荷転送レジスタの最下流に位置する前記電極対に対しては前記第１のパルスを印加する一方で、他方の電荷転送レジスタの最下流に位置する前記電極に対に対しては前記第２のパルスを印加することが好ましい。
【００７９】
本発明の電荷転送装置の駆動方法においては、第１及び第２の電荷転送レジスタが最後の２本のうちの一方の電荷転送レジスタへと合流される一方で、第３及び第４の電荷転送レジスタが最後の２本のうちの他方の電荷転送レジスタへと合流される場合に、前記第１及び第２の電荷転送レジスタに印加されるパルスと、前記第３及び第４の電荷転送レジスタに印加されるパルスとでは、第１のパルスどうしの位相、並びに、第２のパルスどうしの位相を、それぞれ相互に１／４周期ずらすことが好ましい。
【００８０】
本発明の電荷転送装置の駆動方法においては、最後の２本の電荷転送レジスタに印加されるパルスは、前記第１乃至第４の電荷転送レジスタに印加されるパルスの１／２の周期に設定することが好ましい。
【００８１】
本発明の電荷転送装置の駆動方法においては、前記第１及び第２の電荷転送レジスタに対し印加する第２のパルスと前記第３及び第４の電荷転送レジスタに対し印加する第１のパルスとが共にハイレベル、かつ、前記第１及び第２の電荷転送レジスタに対し印加する第１のパルスと前記第３及び第４の電荷転送レジスタに対し印加する第２のパルスとが共にハイレベルのときに発生されるパルスを、最後の２本のうちの前記一方の電荷転送レジスタに印加する第１のパルス、並びに、最後の２本のうちの前記他方の電荷転送レジスタに印加する第２のパルスとして用いる一方で、前記第１及び第２の電荷転送レジスタに対し印加する第２のパルスと前記第３及び第４の電荷転送レジスタに対し印加する第２のパルスとが共にハイレベル、かつ、前記第１及び第２の電荷転送レジスタに対し印加する第１のパルスと前記第３及び第４の電荷転送レジスタに対し印加する第１のパルスとが共にハイレベルのときに発生されるパルスを、最後の２本のうちの前記一方の電荷転送レジスタに印加する第２のパルス、並びに、最後の２本のうちの前記他方の電荷転送レジスタに印加する第１のパルスとして用いることが好ましい。
【００８２】
また、本発明の電荷転送装置の駆動方法は、本発明の電荷転送装置を駆動する方法であって、前段の電荷転送レジスタに印加されるパルスに基づき、次段の電荷転送レジスタに印加されるパルスを生成することを特徴としている。
【発明の効果】
【００８３】
本発明によれば、複数の光電変換部が接続された初段の電荷転送レジスタを４ｎ（ｎは正の整数）本と、前記初段の電荷転送レジスタから、順次、次段の電荷転送レジスタを介して転送された電荷を検出する電荷検出部と、を備え、前記初段の電荷転送レジスタのうち、相互に隣接する２本の電荷転送レジスタが、次段に配された１本の電荷転送レジスタに合流されることが、少なくとも１回以上繰り返され、該合流後の最後の２本の電荷転送レジスタが１つの前記電荷検出部に接続されているので、各電荷転送レジスタを合流させるに際し、対称性良く絞り込むことができ、絞り込みも緩やかになるため、各電荷転送レジスタ間での転送効率のバラツキが抑制でき、転送効率の良い電荷転送装置が実現できる。また、電荷転送レジスタ間の電荷混じりを防止するためのパターン構造に起因する転送劣化のない電荷転送装置を実現できる。
【００８４】
また、本発明によれば、複数の光電変換部が接続された初段の電荷転送レジスタを４本以上と、前記初段の電荷転送レジスタから、順次、次段の電荷転送レジスタを介して転送された電荷を検出する電荷検出部と、を備え、前記初段の電荷転送レジスタのうち相互に隣接する少なくとも２本の電荷転送レジスタが、次段に配された１つの電荷転送レジスタに合流されることが、少なくとも１回以上繰り返され、該合流後の或いは合流されないままの、合計数が前記初段の電荷転送レジスタよりも少ない電荷転送レジスタが、１つの前記電荷検出部に接続されているので、各電荷転送レジスタを合流させるに際し、対称性良く絞り込むことができ、絞り込みも緩やかになるため、各電荷転送レジスタ間での転送効率のバラツキが抑制でき、転送効率の良い電荷転送装置が実現できる。また、電荷転送レジスタ間の電荷混じりを防止するためのパターン構造に起因する転送劣化のない電荷転送装置を実現できる。
【発明を実施するための最良の形態】
【００８５】
以下、図面を参照して、本発明に係る実施形態について説明する。
【００８６】
〔第１の実施形態〕
図１は第１の実施形態に係る電荷転送装置の構造を示す平面図である。
【００８７】
図１に示すように、本実施形態に係る電荷転送装置は、２列のフォトダイオード列２ａ、２ｂと、初段の４本のＣＣＤ１ａ、１ｂ、１ｃ、１ｄと、次段の２本のＣＣＤ１ｅ、１ｆと、を備えている。
【００８８】
このうちフォトダイオード列２ａに対して２本のＣＣＤ１ａ、１ｂが、フォトダイオード列２ｂに対して２本のＣＣＤ１ｃ、１ｄが、それぞれ設けられている。
【００８９】
なお、各フォトダイオード列２ａ、２ｂは、それぞれ、複数のフォトダイオード（光電変換部）を所定ピッチで配列された状態で備えている。
【００９０】
また、フォトダイオード列２ａ、２ｂに含まれる各フォトダイオードとＣＣＤ１ａ〜１ｄとの間には、読み出しゲート１０が設けられている。
【００９１】
なお、フォトダイオード列２ａに含まれる各フォトダイオードは、その並び順において交互に、ＣＣＤ１ａ側或いはＣＣＤ１ｂ側にずらされた配置とされ、ＣＣＤ１ａとＣＣＤ１ｂとのうち何れか一方のＣＣＤに対し、読み出しゲート１０を介して接続され、該接続されている方のＣＣＤに対して電荷を送るようになっている。
【００９２】
同様に、フォトダイオード列２ｂに含まれる各フォトダイオードは、その並び順において交互に、ＣＣＤ１ｃ側或いはＣＣＤ１ｄ側にずらされた配置とされ、ＣＣＤ１ｃとＣＣＤ１ｄとのうち何れか一方のＣＣＤに対し、読み出しゲート１０を介して接続され、該接続されている方のＣＣＤに対して電荷を送るようになっている。
【００９３】
ここで、２列のフォトダイオード列２ａ、２ｂは、フォトダイオードのピッチの１／２だけ、該フォトダイオードの並び方向において、相互にずらした配置とされている。このように２列のフォトダイオード列２ａ、２ｂを１／２ピッチだけずらして配置することにより、一本のフォトダイオード列に対し２倍の解像度を得ることが可能となっている。
【００９４】
ＣＣＤ１ａ及び１ｂは、図１のＡ部において、転送ゲート１３ａ及び１３ｂを介して、次段のＣＣＤ１ｅに合流している（ＣＣＤ１ｅに接続されている）。
【００９５】
同様に、ＣＣＤ１ｃ及び１ｄは、図１のＢ部において、転送ゲート１３ａ及び１３ｂを介して、次段のＣＣＤ１ｆに合流している。
【００９６】
また、ＣＣＤ１ｅ及び１ｆは、図１のＣ部において、出力ゲート３ａ、３ｂを介して、電荷検出部４に接続されている。
【００９７】
この電荷検出部４には、隣接してリセットゲート５が設けられており、さらにリセットゲート５に隣接してドレイン６が設けられ、該ドレイン６は、電源電位が与えられる電源線８に接続されている。
【００９８】
また、電荷検出部４は、ソースフォロワアンプ７に接続されている。
【００９９】
このソースフォロワアンプ７は、相互に接続されたＭＯＳトランジスタ１２ａ及び１２ｂを備えている。このうちＭＯＳトランジスタ１２ａのソースは電源線８に、ゲートは電荷検出部４に、ドレインはＭＯＳトランジスタ１２ｂのソースに、それぞれ接続されている。また、ＭＯＳトランジスタ１２ｂのゲートは電源線８に、ドレインは、グランド（ＧＮＤ）電位が与えられるグランド（ＧＮＤ）線９に、それぞれ接続されている。更に、ＭＯＳトランジスタ１２ａ及び１２ｂの相互の接続点は、信号出力線１１に接続されている。
【０１００】
次に、図２は図１のＡ部の拡大図、図３は図１のＢ部の拡大図、図４は図１のＣ部の拡大図である。
【０１０１】
図２乃至図４に示すように、各ＣＣＤ１ａ〜１ｆは、第１層ポリシリコン電極（第１の電極）２４と第２層ポリシリコン電極（第２の電極）２５とを、電荷の送り方向において交互に複数段ずつ備えて構成されている。
【０１０２】
本実施形態においては、２相駆動のＣＣＤ１ａ〜１ｆを備える電荷転送装置を例示しており、各ＣＣＤ１ａ〜１ｆは、相互に反転関係にある第１及び第２の２相のパルスが印加されることにより電荷を転送するように構成されている。
【０１０３】
ここで、ＣＣＤ１ａ及び１ｂはパルスφ１及びφ２（図７参照）による２相駆動であり、ＣＣＤ１ｃ及び１ｄはパルスφ３及びφ４（図７参照）による２相駆動であり、ＣＣＤ１ｅ及び１ｆはパルスφ５及びφ６（図７参照）による２相駆動である。
【０１０４】
また、図７に示すように、パルスφ１、φ２、φ３及びφ４は、相互に周期が同一である。また、パルスφ１とパルスφ２とはハイレベルとロウレベルとが相互に反転しており、パルスφ３とパルスφ４とはハイレベルとロウレベルとが相互に反転しており、パルスφ５とパルスφ６とはハイレベルとロウレベルとが相互に反転している。
【０１０５】
また、パルスφ１とパルスφ３とは互いに１／４周期分位相がずれており、パルスφ２とパルスφ４とは互いに１／４周期分位相がずれている。
【０１０６】
更に、パルスφ５及びパルスφ６の周期は、パルスφ１〜φ４の周期の１／２となっている。
【０１０７】
ＣＣＤ１ａには、より具体的には、電荷の送り方向において相互に隣り合う１対の第１層ポリシリコン電極２４と第２層ポリシリコン電極２５からなる電極対３３、３４が、電荷の送り方向において交互に位置するように設けられている。このうち電極対３４に含まれる第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５には、それぞれ第１のパルスとしてのパルスφ１が印加されるようになっている。他方、電極対３３に含まれる第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５には、それぞれ第２のパルスとしてのパルスφ２が印加されるようになっている。
【０１０８】
同様に、ＣＣＤ１ｂには、電荷の送り方向において相互に隣り合う１対の第１層ポリシリコン電極２４と第２層ポリシリコン電極２５からなる電極対３５、３６が、電荷の送り方向において交互に位置するように設けられている。このうち電極対３６に含まれる第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５には、それぞれ第２のパルスとしてのパルスφ２が印加されるようになっている。他方、電極対３５に含まれる第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５には、それぞれ第１のパルスとしてのパルスφ１が印加されるようになっている。
【０１０９】
つまり、相互に合流されるＣＣＤ１ａ及びＣＣＤ１ｂのうち、一方のＣＣＤ１ａの最下流に位置する電極対３４に対しては、例えば、第１のパルスとしてのパルスφ１が印加される一方で、他方のＣＣＤ１ｂの最下流に位置する電極対３６に対しては第２のパルスとしてのパルスφ２が印加される。
【０１１０】
また、同様に、ＣＣＤ１ｃには、電荷の送り方向において相互に隣り合う１対の第１層ポリシリコン電極２４と第２層ポリシリコン電極２５からなる電極対５１、５２が、電荷の送り方向において交互に位置するように設けられている。このうち電極対５２に含まれる第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５には、それぞれ第１のパルスとしてのパルスφ３が印加されるようになっている。他方、電極対５１に含まれる第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５には、それぞれ第２のパルスとしてのパルスφ４が印加されるようになっている。
【０１１１】
同様に、ＣＣＤ１ｄには、電荷の送り方向において相互に隣り合う１対の第１層ポリシリコン電極２４と第２層ポリシリコン電極２５からなる電極対５３、５４が、電荷の送り方向において交互に位置するように設けられている。このうち電極対５４に含まれる第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５には、それぞれ第２のパルスとしてのパルスφ４が印加されるようになっている。他方、電極対５３に含まれる第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５には、それぞれ第１のパルスとしてのパルスφ３が印加されるようになっている。
【０１１２】
つまり、相互に合流されるＣＣＤ１ｃ及びＣＣＤ１ｄのうち、一方のＣＣＤ１ｃの最下流に位置する電極対５２に対しては第１のパルスとしてのパルスφ３が印加される一方で、他方のＣＣＤ１ｄの最下流に位置する電極対５４に対しては第２のパルスとしてのパルスφ４が印加される。
【０１１３】
ここで、ＣＣＤ１ａ（第１の電荷転送レジスタ）及びＣＣＤ１ｂ（第２の電荷転送レジスタ）に印加されるパルスと、ＣＣＤ１ｃ（第３の電荷転送レジスタ）及びＣＣＤ１ｄ（第４の電荷転送レジスタ）に印加されるパルスとでは、第１のパルスどうしの位相、並びに、第２のパルスどうしの位相が、それぞれ相互に１／４周期ずらされている。つまり、上記のように、パルスφ１とパルスφ３とは、相互の位相が１／４周期ずらされ、同様に、パルスφ２とパルスφ４とは、相互の位相が１／４周期ずらされている。
【０１１４】
なお、パルスφ１〜φ４は図示しないパルス発生手段により発生され、各電極２４、２５に印加される。
【０１１５】
また、図２及び図４に示すように、ＣＣＤ１ｅにも、電荷の送り方向において相互に隣り合う１対の第１層ポリシリコン電極２４と第２層ポリシリコン電極２５からなる電極対３７、３８が、電荷の送り方向において交互に位置するように設けられている。このうち電極対３７に含まれる第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５には、それぞれ第１のパルスとしてのパルスφ５が印加されるようになっている。他方、電極対３８に含まれる第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５には、それぞれ第２のパルスとしてのパルスφ６が印加されるようになっている。
【０１１６】
同様に、ＣＣＤ１ｆにも、図３及び図４に示すように、電荷の送り方向において相互に隣り合う１対の第１層ポリシリコン電極２４と第２層ポリシリコン電極２５からなる電極対５５、５６が、電荷の送り方向において交互に位置するように設けられている。このうち電極対５６に含まれる第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５には、それぞれ第１のパルスとしてのパルスφ５が印加されるようになっている。他方、電極対５５に含まれる第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５には、それぞれ第２のパルスとしてのパルスφ６が印加されるようになっている。
【０１１７】
なお、図４に示すように、最後の２本のＣＣＤ１ｅ及びＣＣＤ１ｆにおいて、出力ゲート３ａに隣接する第２層ポリシリコン電極２５は、電極対を構成しておらず、この電極を特に最終転送電極１４ａ、１４ｂと呼ぶ。
【０１１８】
そして、最後の２本のＣＣＤ１ｅ及びＣＣＤ１ｆのうち、一方のＣＣＤ１ｅの最終転送電極１４ａには、第２のパルスとしてのパルスφ６が印加される一方で、他方のＣＣＤ１ｆの最終転送電極１４ｂには、第１のパルスとしてのパルスφ５が印加される。
【０１１９】
ここで、最後の２本のＣＣＤ１ｅ及びＣＣＤ１ｆに印加されるパルスφ５及びφ６は、前段のＣＣＤ１ａ〜１ｄに印加されるパルスの１／２の周期に設定されている。
【０１２０】
また、本実施形態の場合、例えば、前段のＣＣＤ１ａ〜１ｄに印加されるパルスφ１〜φ４に基づき、次段のＣＣＤ１ｅ、１ｆに印加されるパルスφ５及びφ６が生成されるように構成されている。
【０１２１】
ここで、図８は、パルスφ１〜φ４を用いてパルスφ５、φ６を生成するロジック回路の例を示す回路図である。
【０１２２】
図８に示すロジック回路は、パルスφ２及びパルスφ３が入力される第１のＡＮＤ回路４１と、パルスφ１及びパルスφ４が入力される第２のＡＮＤ回路４２と、第１のＡＮＤ回路４１及び第２のＡＮＤ回路４２からの出力が共に入力される第３のＡＮＤ回路４３と、パルスφ２及びパルスφ４が入力される第４のＡＮＤ回路４４と、パルスφ１及びパルスφ３が入力される第５のＡＮＤ回路４５と、第４のＡＮＤ回路４４及び第５のＡＮＤ回路４５からの出力が共に入力される第６のＡＮＤ回路４６と、を備えて構成されている。従って、第３のＡＮＤ回路４３はパルスφ５を、第６のＡＮＤ回路４６はパルスφ６を、それぞれ出力する。
【０１２３】
このようなロジック回路を用いることにより、ＣＣＤ１ａ及びＣＣＤ１ｂに対し印加されるパルスφ２とＣＣＤ１ｃ及びＣＣＤ１ｄに対し印加されるパルスφ３とが共にハイレベル、かつ、ＣＣＤ１ａ及びＣＣＤ１ｂに対し印加されるパルスφ１とＣＣＤ１ｃ及びＣＣＤ１ｄに対し印加されるパルスφ４とが共にハイレベルのときに発生されるパルス、すなわちパルスφ５を、最後の２本のうちの一方のＣＣＤ１ｅに印加する第１のパルス、並びに、最後の２本のうちの他方のＣＣＤ１ｆに印加する第２のパルスとして用いることができる。また、ＣＣＤ１ａ及びＣＣＤ１ｂに対し印加されるパルスφ２とＣＣＤ１ｃ及びＣＣＤ１ｄに対し印加されるパルスφ４とが共にハイレベル、かつ、ＣＣＤ１ａ及びＣＣＤ１ｂに対し印加されるパルスφ１とＣＣＤ１ｃ及びＣＣＤ１ｄに対し印加されるパルスφ３とが共にハイレベルのときに発生されるパルス、すなわちパルスφ６を、最後の２本のうちの一方のＣＣＤ１ｅに印加する第２のパルス、並びに、最後の２本のうちの他方のＣＣＤ１ｆに印加する第１のパルスとして用いることができる。
【０１２４】
次に、電極のより具体的な形状について説明する。
【０１２５】
図２に示すように、相互に合流される２本のＣＣＤ１ａ、１ｂにおける電荷の送り方向下流から、これらＣＣＤ１ａ及び１ｂの合流後の１本のＣＣＤ１ｅの上流にかけての部分において、電荷の送り方向に並ぶ各段の第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５の各々が、合流される２本のＣＣＤ１ａ、１ｂ間の中心線を中心とした対称形をなしている。
【０１２６】
また、具体的には、例えば、相互に合流される２本のＣＣＤ１ａ、１ｂと合流後の１本のＣＣＤ１ｅとが略Ｙ字形状をなしている。
【０１２７】
なお、各段の第２層ポリシリコン電極２５は、電荷の送り方向における幅が、該送り方向に対する交差方向に亘って略一定幅に形成されている。
【０１２８】
更に、相互に合流される２本のＣＣＤ１ａ、１ｂにおける電荷の送り方向下流から合流後の１本のＣＣＤ１ｅの上流にかけての部分において、各段の第１層ポリシリコン電極２４は、合流される２本の電荷転送レジスタ間の中心線に近づくにつれて次第に幅広となる一方で、該中心線から遠ざかるほど次第に幅狭となるように形成されている。加えて、各段の第１層ポリシリコン電極２４における前記中心線側の幅広部が、電荷の送り方向下流側となるにつれて次第に幅狭とされている。
【０１２９】
同様に、図３に示すように、相互に合流される２本のＣＣＤ１ａ、１ｂにおける電荷の送り方向下流から、これらＣＣＤ１ａ及び１ｂの合流後の１本のＣＣＤ１ｅの上流にかけての部分において、電荷の送り方向に並ぶ各段の第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５の各々が、合流される２本のＣＣＤ１ａ、１ｂ間の中心線を中心とした対称形をなしている。
【０１３０】
また、具体的には、例えば、相互に合流される２本のＣＣＤ１ａ、１ｂと合流後の１本のＣＣＤ１ｅとが略Ｙ字形状をなしている。
【０１３１】
更に、相互に合流される２本のＣＣＤ１ａ、１ｂにおける電荷の送り方向下流から合流後の１本のＣＣＤ１ｅの上流にかけての部分において、各段の第１層ポリシリコン電極２４は、合流される２本の電荷転送レジスタ間の中心線に近づくにつれて次第に幅広となる一方で、該中心線から遠ざかるほど次第に幅狭となるように形成されている。加えて、各段の第１層ポリシリコン電極２４における前記中心線側の幅広部が、電荷の送り方向下流側となるにつれて次第に幅狭とされている。
【０１３２】
電極は、以上のような形状とされているため、２本のＣＣＤ１ａ及び１ｂを１本のＣＣＤ１ｅへと絞り込む際、並びに、２本のＣＣＤ１ｃ及び１ｄを１本のＣＣＤ１ｆへと絞り込む際にも、各段の第２層ポリシリコン電極２５は、電荷の送り方向における幅を、該送り方向に対する交差方向に亘って略一定幅に維持したままで、なめらかに絞り込みを行うことができている。
【０１３３】
次に、図５は図２のＸ−Ｘ´線に沿った断面構造を示す図、図６は図４のＹ−Ｙ´線に沿った断面構造を示す図である。
【０１３４】
図５に示すように、Ｐ型基板２１の一主面上にＮ型ウェル２２が形成されており、該Ｎ型ウェル２２上には、絶縁膜２３を介して第１層ポリシリコン電極２４及び第２層ポリシリコン電極２５が交互に配置されるように形成されている。
【０１３５】
第１層ポリシリコン電極２４の間隙部にはボロン注入がなされ、Ｎ-型ウェル２６がＮ型ウェル２２の上層部に形成されている。これにより、第１層ポリシリコン電極２４は電荷を蓄積するストレージ電極となり、第２層ポリシリコン電極２５はバリア電極となる。
【０１３６】
また、図６に示すように、最終転送電極１４ａの下方に位置するＮ型ウェル２２の一部には、局部的にバリアボロン注入がなされることにより上層部にＮ-型ウェル２６が形成され、１電極（１つの最終転送電極１４ａ）の下部にストレージ領域とバリア領域が存在する。
【０１３７】
また、電荷検出部４には、第２層ポリシリコン２５で形成されたソースフォロワアンプ７のＭＯＳトランジスタ１２ａのゲート電極が接続されている。また、リセットゲート５に隣接するドレイン６は、Ｎ+型拡散層２７により構成されている。
【０１３８】
次に、動作を説明する。
【０１３９】
図１において、フォトダイオード列２ａ、２ｂに含まれる各フォトダイオードからＣＣＤ１ａ〜１ｄに向かう矢印は、それぞれのフォトダイオードからＣＣＤ１ａ〜１ｄへの電荷の読み出し方向を示しており、交互に異なるＣＣＤに電荷が転送される。つまり、フォトダイオード列２ａにおける一端側のフォトダイオードからはＣＣＤ１ｂに電荷が転送され、その隣のフォトダイオードからはＣＣＤ１ａに電荷が転送され、更にその隣のフォトダイオードからはＣＣＤ１ｂに電荷が転送されるといったように、各フォトダイオードから対応する（つまり接続されている）ＣＣＤへと電荷が転送される。
【０１４０】
ＣＣＤ１ａ及びＣＣＤ１ｂを介して転送されてきた電荷は、転送ゲート１３ａ、１３ｂを介して、交互にＣＣＤ１ｅに転送される。すなわち、パルスφ１がロウレベルでパルスφ５がハイレベルの時に、ＣＣＤ１ａからＣＣＤ１ｅに電荷が転送される。また、パルスφ２がロウレベルでパルスφ５がハイレベルの時に、ＣＣＤ１ｂからＣＣＤ１ｅに電荷が転送される。
【０１４１】
同様に、ＣＣＤ１ｃ及びＣＣＤ１ｄを介して転送されてきた電荷は、転送ゲート１３ａ、１３ｂを介して、交互にＣＣＤ１ｆに転送される。
【０１４２】
すなわち、パルスφ３がロウレベルでパルスφ６がハイレベルの時に、ＣＣＤ１ｃからＣＣＤ１ｆに電荷が転送される。また、パルスφ４がロウレベルでパルスφ６がハイレベルの時に、ＣＣＤ１ｄからＣＣＤ１ｆに電荷が転送される。
【０１４３】
なお、転送ゲート１３ａ、１３ｂには、該転送ゲート１３ａ、１３ｂの下部のチャネル電位が転送ゲート１３ａの下部よりも転送ゲート１３ｂの下部の方が高くなるようなＤＣ電圧が印加されている。
【０１４４】
また、ＣＣＤ１ｅ及びＣＣＤ１ｆを介して転送されてきた電荷は、出力ゲート３ａ、３ｂを介して、交互に電荷検出部４に転送される。
【０１４５】
すなわち、パルスφ６がロウレベルの時に、ＣＣＤ１ｅから電荷検出部４に電荷が転送され、パルスφ５がロウレベルの時に、ＣＣＤ１ｆから電荷検出部４に電荷が転送される。
【０１４６】
なお、出力ゲート３ａ、３ｂには、該出力ゲート３ａ、３ｂの下部のチャネル電位が出力ゲート３ａの下部よりも出力ゲート３ｂの下部の方が高くなるようなＤＣ電圧が印加されている。
【０１４７】
この結果、信号電荷は、ＣＣＤ１ｂ→ＣＣＤ１ｄ→ＣＣＤ１ａ→ＣＣＤ１ｃの順に出力される。電荷検出部４に転送された信号電荷は電圧に変換され、ソースフォロワアンプ７を介して出力される。電荷検出後、電荷検出部４はリセットゲート５へのリセットパルスの印加により、ドレイン６の電位にリセットされる。
【０１４８】
次に、図９は本実施形態に係る電荷転送装置における電荷検出部近傍の電極下部を示す要部拡大図、図１０は本実施形態に係る電荷転送装置における電荷検出部近傍の電極の配置を示す要部拡大図である。
【０１４９】
図９及び図１０に示すように、本実施形態においては、４本のＣＣＤ１ａ〜１ｄを一旦２本のＣＣＤ１ｅ、１ｆに合流させた後、これら最後の２本のＣＣＤ１ｅ、１ｆを合流させて、電荷検出部４に接続しているため、従来例に比べて対称性が良く、ＣＣＤの転送チャネルの形状を互いにほぼ同一とすることが可能である。すなわち、各ＣＣＤを合流させるに際し、ＣＣＤ１ａとＣＣＤ１ｂの転送チャネルの形状を互いにほぼ同一とし、ＣＣＤ１ｃとＣＣＤ１ｄの転送チャネルの形状を互いにほぼ同一とし、ＣＣＤ１ａ及びＣＣＤ１ｂと、ＣＣＤ１ｃ及びＣＣＤ１ｄとの転送チャネルの形状を互いにほぼ同一とし、ＣＣＤ１ｅとＣＣＤ１ｆの転送チャネルの形状を互いにほぼ同一として、対称性良く絞り込むことができるとともに、絞り込みも緩やかにすることができる。したがって、ＣＣＤ間の転送効率のバラツキを抑制することができ、転送効率の良い電荷転送装置が実現できる。
【０１５０】
また、従来例に比べて半分のチャネル本数で済むためレイアウト面積に余裕が生まれ、ＣＣＤ間の電荷混じりを防止するためのチャネル分離領域を形成しても、図１８に見られたようなＣＣＤチャネル幅の急激な絞り込みを避けることができる。したがって、パターン構造に起因する転送劣化を生じることがない。
【０１５１】
〔第２の実施形態〕
第２の実施形態では、上記の第１の実施形態で説明した電荷転送装置において、パルスφ１〜φ４を５Ｖとし、パルスφ５及びφ６はパルスφ１〜φ４よりも高い電圧パルスとする例について説明する。
【０１５２】
図１１は、第２の実施形態に係る電荷転送装置の場合における図２のＸ−Ｘ´線に沿った断面図である。
【０１５３】
パルスφ５及びφ６（パルスφ１〜φ４よりも高い電圧パルス）は、図８の回路を用いるとともに、以下に説明するようにして昇圧を行い、発生させる。
【０１５４】
すなわち、パルスφ１〜φ４を発生させる電極の下方は第１Ｎ-型ウェル（図５及び図６に示したＮ-型ウェル２６に相当）とする一方で、パルスφ５、φ６を発生させる電極の下方は第２Ｎ-型ウェル２９とし、打ち分けを行う。これにより、パルスφ５、φ６側の第１及び第２層ポリシリコン電極２４，２５下のポテンシャル差を、パルスφ１〜φ４側と独立に変更することが可能である。
【０１５５】
図１１の下部にポテンシャル図を示す。図１１に示すのは、パルスφ５がロウレベル、パルスφ６がハイレベルの場合である。第１ポテンシャル（ポテンシャル１）３０ａと第２ポテンシャル（ポテンシャル２）３０ｂの差、並びに、第３ポテンシャル（ポテンシャル３）３０ｃと第４ポテンシャル（ポテンシャル４）３０ｄの差は第２Ｎ-型ウェル２９の濃度で調整を行い、第１ポテンシャル３０ａと第３ポテンシャル３０ｃの差、または第２ポテンシャル３０ｂと第４ポテンシャル３０ｄの差はパルスφ６の電圧値で調整を行う。
【０１５６】
パルスφ６の電圧を５Ｖより高くすることと第２Ｎ-型ウェル２９の注入濃度を上げることを組み合わせることにより、図１１の電荷蓄積部分３１に貯められる電荷量はパルスφ１〜φ４の発生側と比べて増加する。
【０１５７】
これにより、上記の第１の実施形態の場合と同じ電荷量を転送する場合、第２の実施形態によれば、第１の実施形態の場合よりも、パルスφ５、φ６の電荷転送チャネル幅を狭めることができ、省スペース化が可能である。
【０１５８】
以上のように、第２の実施形態によれば、上記の第１の実施形態の場合と同様の効果が得られる他に、第１の実施形態の場合よりも、パルスφ５、φ６の電荷転送チャネル幅を狭めることができ、省スペース化が図れる。
【図面の簡単な説明】
【０１５９】
【図１】第１の実施形態に係る電荷転送装置の構造を示す平面図である。
【図２】図１のＡ部の拡大図である。
【図３】図１のＢ部の拡大図である。
【図４】図１のＣ部の拡大図である。
【図５】図２のＸ−Ｘ´線に沿った断面図である。
【図６】図４のＹ−Ｙ´線に沿った断面図である。
【図７】第１の実施形態の場合の動作タイミングを示すタイムチャートである。
【図８】φ５及びφ６のタイミング発生回路の例を示す回路図である。
【図９】図１の電荷転送装置におけるポリシリコン電極の下側部分を示す要部拡大図である。
【図１０】図１の電荷転送装置におけるポリシリコン電極の配置を示す要部拡大図である。
【図１１】第２の実施形態に係る電荷転送装置の場合における図２のＸ−Ｘ´線に沿った断面図である。
【図１２】従来のシングルＣＣＤ方式の電荷転送装置の構造を示す平面図である。
【図１３】従来のデュアルＣＣＤ方式の電荷転送装置の構造を示す平面図である。
【図１４】従来の２画素構成スタッガード方式の電荷転送装置の構造を示す平面図である。
【図１５】従来の４画素構成スタッガード方式の電荷転送装置の第１の例の構造を示す平面図である。
【図１６】従来の４画素構成スタッガード方式の電荷転送装置の第２の例の構造を示す平面図である。
【図１７】従来の４ＣＣＤ１出力方式の電荷転送装置の構造を示す平面図である。
【図１８】図１７の電荷転送装置におけるポリシリコン電極の下側部分を示す要部拡大図である。
【図１９】図１７の電荷転送装置におけるポリシリコン電極の配置を示す要部拡大図である。
【符号の説明】
【０１６０】
１ａ    ＣＣＤ（電荷転送レジスタ：特に、初段の電荷転送レジスタで、第１の電荷転送レジスタ）
１ｂ    ＣＣＤ（電荷転送レジスタ：特に、初段の電荷転送レジスタで、第２の電荷転送レジスタ）
１ｃ    ＣＣＤ（電荷転送レジスタ：特に、初段の電荷転送レジスタで、第３の電荷転送レジスタ）
１ｄ    ＣＣＤ（電荷転送レジスタ：特に、初段の電荷転送レジスタで、第４の電荷転送レジスタ）
１ｅ    ＣＣＤ（電荷転送レジスタ：特に、次段、且つ、最後の２本のうちの一方の電荷転送レジスタ）
１ｆ    ＣＣＤ（電荷転送レジスタ：特に、次段、且つ、最後の２本のうちの他方の電荷転送レジスタ）
２ａ    フォトダイオード列（光電変換部の列を備える）
２ｂ    フォトダイオード列（光電変換部の列を備える）
４      電荷検出部
φ１    第１のパルス（特に、第１及び第２の電荷転送レジスタに印加されるパルス）
φ２    第２のパルス（特に、第１及び第２の電荷転送レジスタに印加されるパルス）
φ３    第１のパルス（特に、第３及び第４の電荷転送レジスタに印加されるパルス）
φ４    第２のパルス（特に、第３及び第４の電荷転送レジスタに印加されるパルス）
φ５    第１のパルス（特に、最後の２本の電荷転送レジスタに印加されるパルス）
φ６    第２のパルス（特に、最後の２本の電荷転送レジスタに印加されるパルス）
２４    第１層ポリシリコン電極（第１の電極）
２５    第２層ポリシリコン電極（第２の電極）
４１    第１のＡＮＤ回路
４２    第２のＡＮＤ回路
４３    第３のＡＮＤ回路
４４    第４のＡＮＤ回路
４５    第５のＡＮＤ回路
４６    第６のＡＮＤ回路
【図１】
2005268411.tif 000003
【図２】
2005268411.tif 000004
【図３】
2005268411.tif 000005
【図４】
2005268411.tif 000006
【図５】
2005268411.tif 000007
【図６】
2005268411.tif 000008
【図７】
2005268411.tif 000009
【図８】
2005268411.tif 000010
【図９】
2005268411.tif 000011
【図１０】
2005268411.tif 000012
【図１１】
2005268411.tif 000013
【図１２】
2005268411.tif 000014
【図１３】
2005268411.tif 000015
【図１４】
2005268411.tif 000016
【図１５】
2005268411.tif 000017
【図１６】
2005268411.tif 000018
【図１７】
2005268411.tif 000019
【図１８】
2005268411.tif 000020
【図１９】
2005268411.tif 000021