(57)【要約】【課題】  高速にオンオフし、電流量を線形的に変化させることができる電流源、発光素子駆動回路およびデジタルアナログ変換器を提供する。【解決手段】  ドレインおよびゲートを電流入力端とする第１のＭＯＳトランジスタＭ１と、第１のＭＯＳトランジスタＭ１のソースに接続された第１のスイッチＳＷ１と、ドレインを電流出力とする第２のＭＯＳトランジスタＭ２と、第２のＭＯＳトランジスタＭ２のソースに接続された第２のスイッチＳＷ２と、第１のＭＯＳトランジスタＭ１のドレインおよびゲートに一端が接続され第２のＭＯＳトランジスタＭ２のゲートに他端が接続された第３のスイッチＳＷ３と、第２のスイッチＳＷ２および第３のスイッチＳＷ３を制御する駆動回路ｄｒｉｖｅとを備える。【選択図】        図１
2005173952.tif 000002
【特許請求の範囲】
【請求項１】
ドレインおよびゲートを電流入力端とする第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのソースに接続された第１のスイッチと、ドレインを電流出力とする第２のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタのソースに接続された第２のスイッチと、前記第１のＭＯＳトランジスタのドレインおよびゲートに一端が接続され前記第２のＭＯＳトランジスタのゲートに他端が接続された第３のスイッチと、前記第２のスイッチおよび前記第３のスイッチを制御する駆動回路とを備えた電流源。
【請求項２】
ドレインを電流入力端とする第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのソースに接続された第１のスイッチと、前記第１のＭＯＳトランジスタのドレインに入力端が接続されたバッファ回路と、ドレインを電流出力とする第２のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタのソースに接続された第２のスイッチと、前記第１のＭＯＳトランジスタのゲートと前記バッファ回路の出力端とに一端が接続され前記第２のＭＯＳトランジスタのゲートに他端が接続された第３のスイッチと、前記第２のスイッチおよび前記第３のスイッチを制御する駆動回路とを備えた電流源。
【請求項３】
前記駆動回路の出力を入力とし、出力が前記第２のＭＯＳトランジスタのソースに接続された強調回路をさらに備えた請求項１に記載の電流源。
【請求項４】
前記駆動回路の出力を入力とし、出力が前記第２のＭＯＳトランジスタのソースに接続された強調回路をさらに備えた請求項２に記載の電流源。
【請求項５】
請求項１〜４のいずれか１項に記載の電流源を備えた発光素子駆動回路。
【請求項６】
請求項１〜４のいずれか１項に記載の電流源を備えたデジタルアナログ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子機器および集積回路に使用する電流源、発光素子駆動回路およびデジタルアナログ変換器に関するものである。
【背景技術】
【０００２】
従来、電子機器および集積回路に使用する電流源については、カレントミラーとして日経ＢＰ社刊行の半導体回路設計技術（第１版）３０２ページから３０３ページに開示されている。
【０００３】
図２８は従来の電流源の回路図である。図２８において、Ｍ１とＭ２はカレントミラーを構成するＭＯＳトランジスタ、ＣＭ１はカレントミラーの入力側、ＣＭ２はカレントミラーの出力側、１は電源を印加する電源印加端、２は電流を入力する電流入力端、３はカレントミラーの入力側ＣＭ１の出力端、４はカレントミラーの出力側ＣＭ２の入力端、５は電流を出力する電流出力端、６は制御信号入力端、Ｉinは電流源、ＳＷ４はスイッチ、ＩＮＶ１ハイレベルンバータ論理回路、Loadは負荷、Ｉoutは負荷Loadに流れる電流である。
【０００４】
ＭＯＳトランジスタＭ１、Ｍ２がカレントミラーを構成し、インバータ論理回路ＩＮＶ１が制御信号入力端子６の信号に従い、スイッチＳＷ４に作用する。スイッチＳＷ４がオンのとき入力電流ＩinがＭＯＳトランジスタＭ１に入力され、カレントミラーで電流が反転されて、負荷Loadに出力電流Ｉoutを出力する。また、スイッチＳＷ４がオフのとき、入力電流ＩinがＭ１に入力されず、カレントミラーから負荷Loadに出力電流Ｉoutは流れない（Ｉout＝０）。
【０００５】
また、従来、電子機器および集積回路に使用する電流源およびデジタルアナログ変換器については、特開平１１−２５１９１２号公報に開示されている。図３１は従来の電流源の回路図である。図３１において、ＳＷ５はスイッチである。ＭＯＳトランジスタＭ１、Ｍ２がカレントミラーを構成し、インバータ論理回路ＩＮＶ１が制御信号入力端子６の信号に従い、スイッチＳＷ５に作用する。スイッチＳＷ５がオフのとき入力電流ＩinがＭＯＳトランジスタＭ１に入力され、カレントミラーで電流が反転されて、負荷Loadに出力電流Ｉoutを出力する。また、スイッチＳＷ５がオンのとき、入力電流ＩinはスイッチＳＷ５を通り、ＭＯＳトランジスタＭ１に流れず、ＭＯＳトランジスタＭ２から負荷Loadへは出力電流Ｉoutが供給されない。
【０００６】
また、従来、電子機器および集積回路に使用する電流源および発光素子駆動回路については、特開２００３−１８８４６５号公報に開示されている。図３４は従来の電流源の回路図である。図３４において、ＩＮＶ３はインバータ論理回路、Ｃ２はコンデンサである。ＭＯＳトランジスタＭ１、Ｍ２がカレントミラーを構成し、インバータ論理回路ＩＮＶ１が制御信号入力端子６の信号に従い、スイッチＳＷ４に作用する。スイッチＳＷ４がオンのとき入力電流ＩinがＭＯＳトランジスタＭ１に入力され、カレントミラーで電流が反転されて、負荷Loadに出力電流Ｉoutを出力する。さらに、インバータ論理回路ＩＮＶ３の出力がコンデンサＣ２を介して出力電流Ｉoutに加算される。また、スイッチＳＷ５がオフのとき、入力電流ＩinはＭＯＳトランジスタＭ１に流れず、ＭＯＳトランジスタＭ２から負荷Loadに出力電流Ｉoutが供給されない。さらに、インバータ論理回路ＩＮＶ３の出力がコンデンサＣ２を介してＭＯＳトランジスタＭ１を積極的にオフさせる。
【特許文献１】特開平１１−２５１９１２号公報（第７頁、第１図）
【特許文献２】特開２００３−１８８４６５号公報（第１０頁、第１図）
【非特許文献１】半導体回路設計技術（日経ＢＰ社、１９９０年第１版６刷、ｐ３０２〜３０３）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来、電子機器に使用するデジタルアナログ変換器において、動作する場合に、高速で動作でき、電流量を線形的に変化させることが課題であった。
【０００８】
また従来、電子機器に使用する発光素子において、発光する場合に、高速でオンオフでき、発光量を線形的に変化させることが課題であった。
【０００９】
さらに、従来、発光素子に使用する電流源および発光素子駆動回路において、素子を駆動する場合に、電流源を高速にオンオフし、電流量を線形的に変化させることが課題であった。
【００１０】
さらに、従来、デジタルアナログ変換器に使用する電流源において、負荷を駆動する場合に、電流を高速にオンオフし、電流量を線形的に変化させることが課題であった。
【００１１】
例えば、日経ＢＰ社刊行の半導体回路設計技術（第１版）３０２ページから３０３ページに開示されているカレントミラーを電流源として用いると、スイッチＳＷ４がオフしてもＭＯＳトランジスタＭ１、Ｍ２のゲート容量に充電された電荷を引き抜くことができないので、電流をオフできずに図２９に示されるようなホールドした波形になってしまう。図２９には、制御信号入力端子６に加わる制御端入力信号と負荷Loadに流れる負荷電流の波形を示している。したがって、電流を高速でオンオフできない電流源になってしまう。しかも、図３０に示すように、出力電流の線形性が高速動作時に失われる。図３０には、入力電流Ｉinと出力電流実行値Ｉoutrmsの関係を、目標値、低速時、高速時に分けて示している。したがって適切な発光素子駆動回路とはならない。また、デジタルアナログコンバータとしても誤差が発生してしまう。
【００１２】
例えば、特開平１１−２５１９１２号公報に開示されている電流源を用いると、スイッチＳＷ５がオフしてもＭＯＳトランジスタＭ１、Ｍ２のゲート容量を充電するのに時間かかるので、電流をオンできずに図３２に示されるように立ち上がりの遅い波形になってしまう。図３２には、制御信号入力端子６に加わる制御端入力信号と負荷Loadに流れる負荷電流の波形を示している。したがって、電流を高速でオンオフできない電流源になってしまう。しかも、図３３に示すように出力電流の線形性が高速動作時に失われる。図３３には、入力電流Ｉinと出力電流実行値Ｉoutrmsの関係を、目標値、低速時、高速時に分けて示している。したがって、適切な発光素子駆動回路とはならない。またデジタルアナログコンバータとしての誤差が発生してしまう。
【００１３】
例えば、特開２００３−１８８４６５号公報に開示されている電流源を用いると、負荷はスイッチＳＷ４のオンオフによって駆動され、またコンデンサＣ２を介して駆動されるが、コンデンサＣ２により補正される時間と電流量は、コンデンサＣ２とＭＯＳトランジスタＭ１、Ｍ２のゲート容量、さらに、ＭＯＳトランジスタＭ１のソース抵抗で決まるので、電流のオンオフによる電流量が制御できずに図３５に示されるように制御できない電流量が追加された波形になってしまう。図３５には、制御信号入力端子６に加わる制御端入力信号と負荷Loadに流れる負荷電流の波形を示している。しかも、図３６に示すように出力電流の線形性が高速動作時に失われる。図３６には、入力電流Ｉinと出力電流実行値Ｉoutrmsの関係を、目標値、低速時、高速時に分けて示している。したがって、適切な発光素子駆動回路とはならない。また、デジタルアナログコンバータとしての誤差が発生してしまう。
【００１４】
本発明は上記従来の課題を解決するものであり、電流を高速にオンオフし、電流量を線形的に変化させることのできる電流源を提供することを目的とする。
【００１５】
本発明は上記従来の課題を解決するものであり、発光素子を高速にオンオフし、発光量を線形的に変化させることのできる発光素子駆動回路を提供することを目的とする。
【００１６】
本発明は上記従来の課題を解決するものであり、電流を高速にオンオフし、電流量を線形的に変化させることのできるデジタルアナログ変換器を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明の電流源は、ドレインおよびゲートを電流入力端とする第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのソースに接続された第１のスイッチと、ドレインを電流出力とする第２のＭＯＳトランジスタと、第２のＭＯＳトランジスタのソースに接続された第２のスイッチと、第１のＭＯＳトランジスタのドレインおよびゲートに一端が接続され第２のＭＯＳトランジスタのゲートに他端が接続された第３のスイッチと、第２のスイッチおよび第３のスイッチを制御する駆動回路とを備えたものである。
【００１８】
また、本発明の電流源は、ドレインを電流入力端とする第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのソースに接続された第１のスイッチと、第１のＭＯＳトランジスタのドレインに入力端が接続されたバッファ回路と、ドレインを電流出力とする第２のＭＯＳトランジスタと、第２のＭＯＳトランジスタのソースに接続された第２のスイッチと、第１のＭＯＳトランジスタのゲートとバッファ回路の出力端に一端が接続され第２のＭＯＳトランジスタのゲートに他端が接続された第３のスイッチと、第２のスイッチおよび第３のスイッチを制御する駆動回路とを備えたものである。
【００１９】
また、本発明の電流源は、ドレインおよびゲートを電流入力端とする第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのソースに接続された第１のスイッチと、ドレインを電流出力とする第２のＭＯＳトランジスタと、第２のＭＯＳトランジスタのソースに接続された第２のスイッチと、第１のＭＯＳトランジスタのドレインおよびゲートに一端が接続され第２のＭＯＳトランジスタのゲートに他端が接続された第３のスイッチと、第２のスイッチおよび第３のスイッチを制御する駆動回路と、駆動回路の出力を入力とし、出力が第２のＭＯＳトランジスタのソースに接続された強調回路とを備えたものである。
【００２０】
また、本発明の電流源は、ドレインを電流入力端とする第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのソースに接続された第１のスイッチと、第１のＭＯＳトランジスタのドレインに入力端が接続されたバッファ回路と、ドレインを電流出力とする第２のＭＯＳトランジスタと、第２のＭＯＳトランジスタのソースに接続された第２のスイッチと、第１のＭＯＳトランジスタのゲートとバッファ回路の出力端に一端が接続され第２のＭＯＳトランジスタのゲートに他端が接続された第３のスイッチと、第２のスイッチおよび第３のスイッチを制御する駆動回路と、駆動回路の出力を入力とし、出力が第２のＭＯＳトランジスタのソースに接続された強調回路とを備えたものである。
【００２１】
また、本発明の発光素子駆動回路は、上記した本発明の電流源のいずれかを備えたものである。
【００２２】
また、本発明のデジタルアナログ変換器は、上記した本発明の電流源のいずれかを備えたものである。
【発明の効果】
【００２３】
以上のように、本発明によれば、ドレインおよびゲートを電流入力端とする第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのソースに接続された第１のスイッチと、ドレインを電流出力とする第２のＭＯＳトランジスタと、第２のＭＯＳトランジスタのソースに接続された第２のスイッチと、第１のＭＯＳトランジスタのドレインおよびゲートに一端が接続され第２のＭＯＳトランジスタのゲートに他端が接続された第３のスイッチと、第２のスイッチおよび第３のスイッチを制御する駆動回路とを備えることにより、電流を高速にオンオフし、電流量を線形的に変化させることができる優れた電流源を実現できる。
【００２４】
また、本発明によれば、ドレインを電流入力端とする第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのソースに接続された第１のスイッチと、第１のＭＯＳトランジスタのドレインに入力端が接続されたバッファ回路と、ドレインを電流出力とする第２のＭＯＳトランジスタと、第２のＭＯＳトランジスタのソースに接続された第２のスイッチと、第１のＭＯＳトランジスタのゲートとバッファ回路の出力端に一端が接続され第２のＭＯＳトランジスタのゲートに他端が接続された第３のスイッチと、第２のスイッチおよび第３のスイッチを制御する駆動回路とを備えることにより、電流を高速にオンオフし、電流量を線形的に変化させることができる優れた電流源を実現できる。
【００２５】
また、本発明によれば、ドレインおよびゲートを電流入力端とする第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのソースに接続された第１のスイッチと、ドレインを電流出力とする第２のＭＯＳトランジスタと、第２のＭＯＳトランジスタのソースに接続された第２のスイッチと、第１のＭＯＳトランジスタのドレインおよびゲートに一端が接続され第２のＭＯＳトランジスタのゲートに他端が接続された第３のスイッチと、第２のスイッチおよび第３のスイッチを制御する駆動回路と、駆動回路の出力を入力とし、出力が第２のＭＯＳトランジスタのソースに接続された強調回路とを備えることにより、電流を高速にオンオフし、電流量を線形的に変化させることができる優れた電流源を実現できる。
【００２６】
また、本発明によれば、ドレインを電流入力端とする第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのソースに接続された第１のスイッチと、第１のＭＯＳトランジスタのドレインに入力端が接続されたバッファ回路と、ドレインを電流出力とする第２のＭＯＳトランジスタと、第２のＭＯＳトランジスタのソースに接続された第２のスイッチと、第１のＭＯＳトランジスタのゲートとバッファ回路の出力端に一端が接続され第２のＭＯＳトランジスタのゲートに他端が接続された第３のスイッチと、第２のスイッチおよび第３のスイッチを制御する駆動回路と、駆動回路の出力を入力とし、出力が第２のＭＯＳトランジスタのソースに接続された強調回路とを備えることにより、電流を高速にオンオフし、電流量を線形的に変化させることができる優れた電流源を実現できる。
【００２７】
また、本発明によれば、上記した本発明の電流源を備えることにより、発光素子を高速にオンオフし、発光量を線形的に変化させることができる優れた発光素子駆動回路を実現できる。
【００２８】
また、本発明によれば、上記した本発明の電流源を備えることにより、電流を高速にオンオフし、電流量を線形的に変化させることができる優れたデジタルアナログ変換器を実現できるものである。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態１について、図面を参照しながら説明する。
【００３０】
図１は実施の形態１における電流源の回路を示すものである。図１において、ＳＷ１はスイッチ、ＳＷ２は出力の電流をオンオフさせるスイッチ、ＳＷ３はカレントミラーの出力側から入力側への影響を低減するスイッチ、ｄｒｉｖｅはスイッチを駆動する駆動回路である。
【００３１】
さらに具体的な回路を示した図２において、Ｍ３、Ｍ４、Ｍ５はＭＯＳトランジスタである。ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２とがカレントミラーを構成し、ＭＯＳトランジスタＭ３はスイッチＳＷ１を構成し、ＭＯＳトランジスタＭ４はスイッチＳＷ２を構成し、ＭＯＳトランジスタＭ５はスイッチＳＷ３を構成し、インバータ論理回路ＩＮＶ１は駆動回路ｄｒｉｖｅを構成する。
【００３２】
以上のように構成された実施の形態１の電流源について以下、図２を用いてその動作を説明する。制御信号入力端子６がハイレベルのとき、ＭＯＳトランジスタＭ４およびＭＯＳトランジスタＭ５はオンとなり、ＭＯＳトランジスタＭ２から電流が出力される。このときの出力電流値はＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２のサイズ比とＭＯＳトランジスタＭ３とＭＯＳトランジスタＭ４のサイズ比によって入力電流が増幅された値となる。制御信号入力端子６がローレベルになると、ＭＯＳトランジスタＭ４もインバータ論理回路ＩＮＶ１に駆動されてオフとなる。この切り替りの速度に従い、ＭＯＳトランジスタＭ２の電流が遮断されてＭＯＳトランジスタ２がオフとなる。さらに同時に、ＭＯＳトランジスタＭ５も遮断されるので、ＭＯＳトランジスタＭ２のゲート容量に保持された電荷が保たれる。再度、制御信号入力端子６がハイレベルになるとき、ＭＯＳトランジスタＭ５はオンとなるが、ＭＯＳトランジスタＭ２のゲート容量には電荷が保持されているので、ＭＯＳトランジスタＭ２のゲート容量をほとんど駆動する必要なく、ＭＯＳトランジスタＭ４のオンになる速度にしたがい、ＭＯＳトランジスタＭ２がオンとなり、電流を出力する。したがって、電流のオンオフの速度はほぼＭＯＳトランジスタＭ４のみのオンオフの速度に従うので、図３のように非常に早い動作が可能となる。図３には、制御信号入力端子６に加わる制御端入力信号と負荷Loadに流れる負荷電流の波形を示している。さらに、立ち上がり時間、立ち下がり時間が早いので、入力電流に対する線形性が図４のように維持される。図４には、入力電流Ｉinと出力電流実行値Ｉoutrmsの関係を、目標値、低速時、高速時に分けて示している。
【００３３】
以上のように、実施の形態１によれば、ドレインおよびゲートを電流入力端とする第１のＭＯＳトランジスタＭ１と、第１のＭＯＳトランジスタＭ１のソースに接続された第１のスイッチＳＷ１と、ドレインを電流出力とする第２のＭＯＳトランジスタＭ２と、第２のＭＯＳトランジスタＭ２のソースに接続された第２のスイッチＳＷ２と、第１のＭＯＳトランジスタＭ１のドレインおよびゲートに一端が接続され第２のＭＯＳトランジスタＭ２のゲートに他端が接続された第３のスイッチＳＷ３と、第２のスイッチＳＷ２および第３のスイッチＳＷ３を制御する駆動回路ｄｒｉｖｅとを備えることより、電流を高速にオンオフし、電流量を線形的に変化させることができる。
【００３４】
なお、本実施の形態では、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４およびＭ５をｐチャンネルＭＯＳトランジスタとしたが、図５、図６のようにｎチャンネルＭＯＳトランジスタを使用してもよい。
【００３５】
次に、図７は実施の形態２における電流源の回路を示すものである。図７において、Ｂは電圧バッファである。さらに具体的な回路を示した図８において、Ｍ６、Ｍ７はＭＯＳトランジスタである。ＭＯＳトランジスタＭ６とＭＯＳトランジスタＭ７とがソースフォロアを構成し、バッファとして動作する。その他の構成は図１および図２に示したものと同様である。
【００３６】
以上のように構成された実施の形態２の電流源について以下、図８を用いてその動作を説明する。実施の形態１と同様に動作するが、ＭＯＳトランジスタＭ４、Ｍ５の過渡的な動作によるＭＯＳトランジスタＭ１への電荷変化をバッファにより低減する。それにより、実施の形態１の電流源よりさらに線形性の高い電流源を得ることができる。
【００３７】
ここで、ＭＯＳトランジスタＭ４、Ｍ５の過渡的な動作によるＭＯＳトランジスタＭ１への電荷変化をバッファにより低減する点について、具体的に説明する。ＭＯＳトランジスタにはゲート−ソース間に存在する寄生容量、ゲート−ドレイン間に存在する寄生容量がある。ＭＯＳトランジスタをスイッチに用いた場合、ゲート電圧の過渡的変化がこれら容量を通してソースおよびドレインに電荷として流れ込む（フィードスルー）。これが電流変化となり、ＭＯＳトランジスタＭ１の電流量に影響を与え、レベルの誤差として発生する。ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ４の間にバッファを入れることで、この電流変化を緩和することができる。
【００３８】
以上のように、実施の形態２によれば、ドレインを電流入力端とする第１のＭＯＳトランジスタＭ１と、第１のＭＯＳトランジスタＭ１のソースに接続された第１のスイッチＳＷ１と、第１のＭＯＳトランジスタＭ１のドレインに入力端が接続されたバッファ回路Ｂと、ドレインを電流出力とする第２のＭＯＳトランジスタＭ２と、第２のＭＯＳトランジスタＭ２のソースに接続された第２のスイッチＳＷ２と、第１のＭＯＳトランジスタＭ１のゲートとバッファ回路Ｂの出力端に一端が接続され第２のＭＯＳトランジスタＭ２のゲートに他端が接続された第３のスイッチＳＷ３と、第２のスイッチＳＷ２および第３のスイッチＳＷ３を制御する駆動回路ｄｒｉｖｅとを備えているので、、電流を高速にオンオフし、電流量を線形的に変化させることができる。
【００３９】
なお、本実施の形態では、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６およびＭ７をｐチャンネルＭＯＳトランジスタとしたが、図９、図１０のようにｎチャンネルＭＯＳトランジスタを使用してもよい。また、ソースフォロアにおいて、Ｍ７はＭＯＳトランジスタをダイオード接続して用いたが、ＭＯＳトランジスタＭ７の代わりに電流源で構成することも可能である。
【００４０】
次に、図１１は実施の形態３における電流源の回路を示すものである。図１１において、emphasisは強調回路である。さらに具体的な回路を示した図１２において、Ｃ１はコンデンサ、ＩＮＶ２はコンデンサを駆動するするインバータ論理回路である。コンデンサＣ１とインバータ論理回路ＩＮＶ２とが強調回路emphasisを構成し、立ち上がりおよび立ち下がりの応答を改善する回路として動作する。
【００４１】
以上のように構成された実施の形態３の電流源について以下、図１２を用いてその動作を説明する。強調回路emphasisを構成するインバータ論理回路ＩＮＶ２とコンデンサＣ１以外は図２と同様に動作し、電流Ｉoutを出力する。インバータ論理回路ＩＮＶ２のパルスがコンデンサＣ１、ＭＯＳトランジスタＭ４のオン抵抗、ＭＯＳトランジスタＭ２のソースを駆動して、微分成分の電流がゲート接地の形式でＭＯＳトランジスタＭ２を介して、電流Ｉoutに付加される。コンデンサＣ１の定数を適当に選ぶと高域成分だけを通過させることができるので、図１３のように、電流Ｉoutは立ち上がり部分と立ち下がり部分が強調されて、実施の形態１より、より速い立ち上がりおよび立ち下がり動作となる。図１３には、制御信号入力端子６に加わる制御端入力信号と負荷Loadに流れる負荷電流の波形を示している。
【００４２】
以上のように、実施の形態３によれば、ドレインおよびゲートを電流入力端とする第１のＭＯＳトランジスタＭ１と、第１のＭＯＳトランジスタＭ１のソースに接続された第１のスイッチＳＷ１と、ドレインを電流出力とする第２のＭＯＳトランジスタＭ２と、第２のＭＯＳトランジスタＭ２のソースに接続された第２のスイッチＳＷ２と、第１のＭＯＳトランジスタＭ１のドレインおよびゲートに一端が接続され第２のＭＯＳトランジスタＭ２のゲートに他端が接続された第３のスイッチＳＷ３と、第２のスイッチＳＷ２および第３のスイッチＳＷ３を制御する駆動回路ｄｒｉｖｅと、駆動回路ｄｒｉｖｅの出力を入力とし、出力が第２のＭＯＳトランジスタＭ２のソースに接続された強調回路emphasisとを備えているので、電流を高速にオンオフし、電流量を線形的に変化させることができる。
【００４３】
なお、本実施の形態では、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４およびＭ５をｐチャンネルＭＯＳトランジスタとしたが、図１４、図１５のようにｎチャンネルＭＯＳトランジスタでもよい。
【００４４】
次に、図１６は実施の形態４における電流源の回路を示すものである。さらに具体的な回路を示した図１７において、Ｃ１はコンデンサ、ＩＮＶ２はコンデンサを駆動するインバータ論理回路である。コンデンサＣ１とインバータ論理回路ＩＮＶ２とが強調回路emphasisを構成し、立ち上がりおよび立ち下がりの応答を改善する回路として動作する。
【００４５】
以上のように構成された実施の形態４の電流源について以下、図１７を用いてその動作を説明する。強調回路emphasisを構成するインバータ論理回路ＩＮＶ２とコンデンサＣ１以外は図８と同様に動作し、電流Ｉoutを出力する。インバータ反転回路ＩＮＶ２のパルスがコンデンサＣ１、ＭＯＳトランジスタＭ４のオン抵抗、ＭＯＳトランジスタＭ２のソースを駆動して、微分成分の電流がゲート接地の形式でＭＯＳトランジスタＭ２を介して電流Ｉoutに付加される。コンデンサＣ１の定数を適当に選ぶと高域成分だけを通過させることができるので、図１３のように電流Ｉoutは立ち上がり部分と立ち下がり部分が強調されて、実施の形態２より、より速い立ち上がりおよび立ち下がり動作となる。
【００４６】
以上のように、実施の形態４によれば、ドレインを電流入力端とする第１のＭＯＳトランジスタＭ１と、第１のＭＯＳトランジスタＭ１のソースに接続された第１のスイッチＳＷ１と、第１のＭＯＳトランジスタＭ１のドレインに入力端が接続されたバッファ回路Ｂと、ドレインを電流出力とする第２のＭＯＳトランジスタＭ２と、第２のＭＯＳトランジスタＭ２のソースに接続された第２のスイッチＳＷ２と、第１のＭＯＳトランジスタＭ１のゲートとバッファ回路Ｂの出力端に一端が接続され第２のＭＯＳトランジスタＭ２のゲートに他端が接続された第３のスイッチＳＷ３と、第２のスイッチＳＷ２および第３のスイッチＳＷ３を制御する駆動回路ｄｒｉｖｅと、駆動回路ｄｒｉｖｅの出力を入力とし、出力が第２のＭＯＳトランジスタＭ２のソースに接続された強調回路emphasisとを備えているので、電流を高速にオンオフし、電流量を線形的に変化させることができる。
【００４７】
なお、本実施の形態では、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６およびＭ７をｐチャンネルＭＯＳトランジスタとしたが、図１８、図１９のようにｎチャンネルＭＯＳトランジスタを用いてもよい。
【００４８】
次に、図２０は実施の形態５における発光素子駆動回路の回路を示すものである。図２０において、ＣＭ１は電流を入力するカレントミラーの入力側、ＣＭ２a、ＣＭ２bは電流を出力するカレントミラーの出力側で、６a、６bは制御信号入力端子である。
【００４９】
以上のように構成された実施の形態５の発光素子駆動回路について以下、図２１を用いてその動作を説明する。図２１において、６aaは制御信号入力端子６aに入力される制御端入力信号で時間波形、６bbは制御信号入力端子６bに入力される制御端入力信号で時間波形、負荷電流は負荷Loadに流れる電流である。
【００５０】
実施の形態１の電流源を用いて構成した場合、制御端入力信号６aaに従いカレントミラーの出力側ＣＭ２aが動作し、制御端入力信号６aaがハイレベルのとき、高速に電流を出力する。また、実施の形態１の電流源を用いて構成した場合、制御端入力信号６bbに従いカレントミラーの出力側ＣＭ２bが動作し、制御端入力信号６bbがハイレベルのとき、高速に電流を出力する。負荷電流はカレントミラーの出力側ＣＭ２a、ＣＭ２bの各端子５で合成され、カレントミラーの出力側ＣＭ２aの電流とカレントミラーの出力側ＣＭ２bの電流とが加算された電流となる。カレントミラーの出力側ＣＭ２aおよびカレントミラーの出力側ＣＭ２ｂの時間タイミング、またサイズ比を設定することで任意の波形を合成できる。これにより、負荷を発光素子にした場合、自由な発光量の駆動が可能となる。
【００５１】
以上のように実施の形態５によれば、実施の形態１に記載の電流源を備えているので、発光素子を高速にオンオフし、発光量を線形的に変化させることができる。
【００５２】
なお、本実施の形態では、実施の形態１に記載の電流源で構成したが、電流源は実施の形態２、３、４のいずれに記載の電流源を用いてもよい。また、本実施の形態では、pチャンネルＭＯＳトランジスタによる電流源としたが、図２２のようにｎチャンネルＭＯＳによる電流源を用いてもよい（実施の形態６）。
【００５３】
さらに、図２３のようにｐチャンネルＭＯＳトランジスタによる電流源とｎチャンネルＭＯＳトランジスタによる電流源とを混載して図２４のような電流波形を構成することもできる（実施の形態７）。図２４において、ＣＭ１ｐはｐチャンネルＭＯＳトランジスタによるカレントミラーの入力側、ＣＭ２ｐはｐチャンネルＭＯＳトランジスタによるカレントミラーの出力側、ＣＭ１ｎはｎチャンネルＭＯＳトランジスタによるカレントミラーの入力側、ＣＭ２ｎはｎチャンネルＭＯＳトランジスタによるカレントミラーの出力側、Ｉｉｎ１，Ｉｉｎ２，Ｉｉｎ３はそれぞれ電流である。
【００５４】
図２４には、ｐチャンネル側の制御端入力信号ｐｐと、ｎチャンネル側の制御端入力信号ｎｎと負荷に流れる負荷電流を示している。負荷電流は、電流Ｉｉｎ３を基準にして増減する。
【００５５】
図２５は負荷Loadの位置を電流Ｉｉｎ３の位置と入れ替えたものである（実施の形態８）。
【００５６】
次に、図２６は実施の形態９における４ビットデジタルアナログ変換器の構成の例を示すものである。図２６において、６０は４ビットデータの最小ビットを入力する端子、６１は４ビットデータの第２ビットを入力する端子、６２は４ビットデータの第３ビットを入力する端子、６３は４ビットデータの最大ビットを入力する端子である。
【００５７】
以上のように構成された第９の実施の形態のデジタルアナログ変換器について以下、図２６を用いてその動作を説明する。カレントミラーの入力側ＣＭ１とカレントミラーの出力側ＣＭ２を、実施の形態１の電流源を用いて構成し、カレントミラーの入力側ＣＭ１および出力側ＣＭ２のサイズ比を一定とすると、各端子６０〜６３に接続するカレントミラーの出力側ＣＭ２の数にしたがって、電流値の重み付けができる。出力をまとめて加算合成すると、負荷に流れる電流は端子６０から端子６３の入力のデジタル量に従い、出力負荷に流れる電流はアナログ量に高速に変換される。
【００５８】
以上のように、第９の実施の形態によれば、実施の形態１の電流源を備えることにより、電流を高速にオンオフし、電流量を線形的に変化させることができる優れたデジタルアナログ変換器を実現できる。
【００５９】
なお、本実施の形態では４ビット構成のデジタルアナログ変換器としたが、任意ビットのデジタルアナログ変換器が構成可能である。
【００６０】
さらに、本実施の形態では実施の形態１に記載の電流源で構成したが、電流源は実施の形態２、３、４のいずれに記載の電流源でもよい。
【００６１】
また、本実施の形態ではｐチャンネルＭＯＳトランジスタによるカレントミラーを用いたが、図２７のようにｎチャンネルＭＯＳトランジスタのカレントミラーを用いてもよい（実施の形態１０）。
【産業上の利用可能性】
【００６２】
本発明にかかる電流源は、高速動作および線形性を有し、駆動回路等として有用である。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１の実施の形態における電流源の回路図である。
【図２】本発明の第１の実施の形態における電流源の回路図である。
【図３】本発明の第１の実施の形態における電流源の動作説明図である。
【図４】本発明の第１の実施の形態における電流源の動作説明図である。
【図５】本発明の第１の実施の形態における電流源の回路図である。
【図６】本発明の第１の実施の形態における電流源の回路図である。
【図７】本発明の第２の実施の形態における電流源の回路図である。
【図８】本発明の第２の実施の形態における電流源の回路図である。
【図９】本発明の第２の実施の形態における電流源の回路図である。
【図１０】本発明の第２の実施の形態における電流源の回路図である。
【図１１】本発明の第３の実施の形態における電流源の回路図である。
【図１２】本発明の第３の実施の形態における電流源の回路図である。
【図１３】本発明の第３、第４の実施の形態における電流源の動作説明図である。
【図１４】本発明の第３の実施の形態における電流源の回路図である。
【図１５】本発明の第３の実施の形態における電流源の回路図である。
【図１６】本発明の第４の実施の形態における電流源の回路図である。
【図１７】本発明の第４の実施の形態における電流源の回路図である。
【図１８】本発明の第４の実施の形態における電流源の回路図である。
【図１９】本発明の第４の実施の形態における電流源の回路図である。
【図２０】本発明の第５の実施の形態における発光素子駆動回路の回路図である。
【図２１】本発明の第５および第６の実施の形態における発光素子駆動回路の動作説明図である。
【図２２】本発明の第６の実施の形態における発光素子駆動回路の回路図である。
【図２３】本発明の第７の実施の形態における発光素子駆動回路の回路図である。
【図２４】本発明の第７および第８の実施の形態における発光素子駆動回路の動作説明図である。
【図２５】本発明の第８の実施の形態における発光素子駆動回路の回路図である。
【図２６】本発明の第９の実施の形態におけるデジタルアナログ変換器の回路図である。
【図２７】本発明の第１０の実施の形態におけるデジタルアナログ変換器の回路図である。
【図２８】従来の電流源の回路図である。
【図２９】従来の電流源の動作説明図である。
【図３０】従来の電流源の動作説明図である。
【図３１】従来の他の電流源の回路図である。
【図３２】従来の他の電流源の動作説明図である。
【図３３】従来の他の電流源の動作説明図である。
【図３４】従来のさらに他の電流源の回路図である。
【図３５】従来のさらに他の電流源の動作説明図である。
【図３６】従来のさらに他の電流源の動作説明図である。
【符号の説明】
【００６４】
１  電源印加端
２  電流入力端
３  カレントミラーの入力側の出力端
４  カレントミラー出力側の入力端
５  電流出力出力端
６、６ａ、６ｂ、６０〜６３  制御信号入力端子
Ｍ１〜Ｍ７  ＭＯＳトランジスタ
ＣＭ１  カレントミラーの入力側
ＣＭ２、ＣＭ２ａ、ＣＭ２ｂ  カレントミラーの出力側
ＩＮＶ１、ＩＮＶ２  インバータ論理回路
Ｉin，Ｉin１，Ｉin２，Ｉin３  入力電流
Ｉout  出力電流
Ｂ  バッファ
Ｃ１、Ｃ２  コンデンサ
ＳＷ１〜ＳＷ５  スイッチ
【図１】
2005173952.tif 000003
【図２】
2005173952.tif 000004
【図３】
2005173952.tif 000005
【図４】
2005173952.tif 000006
【図５】
2005173952.tif 000007
【図６】
2005173952.tif 000008
【図７】
2005173952.tif 000009
【図８】
2005173952.tif 000010
【図９】
2005173952.tif 000011
【図１０】
2005173952.tif 000012
【図１１】
2005173952.tif 000013
【図１２】
2005173952.tif 000014
【図１３】
2005173952.tif 000015
【図１４】
2005173952.tif 000016
【図１５】
2005173952.tif 000017
【図１６】
2005173952.tif 000018
【図１７】
2005173952.tif 000019
【図１８】
2005173952.tif 000020
【図１９】
2005173952.tif 000021
【図２０】
2005173952.tif 000022
【図２１】
2005173952.tif 000023
【図２２】
2005173952.tif 000024
【図２３】
2005173952.tif 000025
【図２４】
2005173952.tif 000026
【図２５】
2005173952.tif 000027
【図２６】
2005173952.tif 000028
【図２７】
2005173952.tif 000029
【図２８】
2005173952.tif 000030
【図２９】
2005173952.tif 000031
【図３０】
2005173952.tif 000032
【図３１】
2005173952.tif 000033
【図３２】
2005173952.tif 000034
【図３３】
2005173952.tif 000035
【図３４】
2005173952.tif 000036
【図３５】
2005173952.tif 000037
【図３６】
2005173952.tif 000038