(57)【要約】【課題】  入力電圧よりも低い駆動電圧で動作する制御回路とスイッチング素子の間に設けられる駆動回路であって、その出力インピーダンスが低く、スイッチング素子の動作を高速化することが可能な駆動回路を提供する。【解決手段】  ソースが抵抗Ｒ５を介してグランドに接続されたトランジスタＱ２を設け、そのゲートを駆動電圧（ＶD）が得られる回路位置点に接続する。そしてソースがグランドに接続されたトランジスタＱ３を設け、そのゲートをトランジスタＱ２のソースに接続し、ドレインを抵抗Ｒ７を介して入力端子１に接続する。更にソースが入力端子１に接続されたトランジスタＱ４を設け、そのゲートをトランジスタＱ３のドレインに接続し、ドレインをトランジスタＱ２のドレインに接続する。【選択図】  図１
2005184980.tif 000002
【特許請求の範囲】
【請求項１】
供給される入力電圧に対応した仕様のスイッチング素子と、該入力電圧よりも電圧値の低い駆動電圧にて動作する制御回路との間に設けられるスイッチング素子の駆動回路であって、
制御端子に該入力電圧よりも低い電圧の供給を受け、主電流路の一端に該制御回路からのスイッチング信号の供給を受ける第１のトランジスタと、
該第１のトランジスタの主電流路の一端とグランドとの間に接続された第１の負荷素子と、
制御端子が該第１のトランジスタの主電流路の一端に接続され、主電流路の一端がグランドに接続された、該第１のトランジスタと同極性の第２のトランジスタと、
該第２のトランジスタの主電流路の他端と該入力電圧の供給点との間に接続された第２の負荷素子と、
該第１のトランジスタの主電流路の他端と該入力電圧の供給点との間に接続され、制御端子が該第２のトランジスタの他端に接続された、該第１のトランジスタと逆極性の第３のトランジスタと、
を具備することを特徴とするスイッチング素子の駆動回路。
【請求項２】
前記第１のトランジスタと前記第１の負荷素子は、前記制御回路内部でスイッチング信号の出力回路を構成するトランジスタと共に、折り返しカスケード増幅回路を構成することを特徴とする、請求項１に記載したスイッチング素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧よりも低い供給電圧によって駆動される制御回路でスイッチング素子を駆動するための技術に関する。
【背景技術】
【０００２】
図３にはスイッチング電源装置の従来の一例の回路図を示した。図３に示す回路は、制御回路ＩＣの動作電圧の上限が入力電圧より低いため、入力端子１に装置外部から供給される入力電圧を直接に制御回路ＩＣに供給できない、これに付随して、制御回路ＩＣから出力されるスイッチング信号では、直接、スイッチングトランジスタＱ１を駆動できない、というような場合に適用されるものであり、以下のような構成になっている。
図３において、１はスイッチング電源の入力端子、２は出力端子である。この入出力端子１、２の間にチョークコイルＬ１と整流ダイオードＤ１が直列に接続され、チョークコイルＬ１の一端（換言するとダイオードＤ１のアノード）とグランドとの間にスイッチングトランジスタＱ１が接続され、出力端子２とグランドの間に平滑コンデンサＣ１が接続されている。
【０００３】
出力端子２とグランドの間に抵抗Ｒ１とＲ２が直列に接続され、この抵抗Ｒ１とＲ２の各一端の共通接続点が制御回路ＩＣの電圧検出端子（ＦＢ）に接続されている。この制御回路ＩＣの電源供給端子（Ｖcc）は電圧安定化回路ＶＲを介して入力端子１に接続され、制御回路ＩＣの信号出力端子（ＯＵＴ）は駆動回路ＤＲ１を介してスイッチングトランジスタＱ１のゲートに接続されている。
ここで電圧安定化回路ＶＲは、入力端子１とグランドとの間に直列接続された抵抗Ｒ３と定電圧ダイオードＺＤとを備え、抵抗Ｒ３と定電圧ダイオードＺＤのカソードの共通接続点に生じる入力電圧より低い電圧（ＶD：以下、駆動電圧と呼ぶ）を制御回路ＩＣの電源供給端子（Ｖcc）に供給するように構成されている。
【０００４】
一方、駆動回路ＶＲ１は、そのゲートが抵抗Ｒ３と定電圧ダイオードＺＤのカソードの共通接続点に接続されたトランジスタＱ２と、トランジスタＱ２のドレインと入力端子１の間に接続された抵抗Ｒ４と、トランジスタＱ２のソースとグランドの間に接続された抵抗Ｒ５と、トランジスタＱ２のドレインとグランドとの間に接続された抵抗Ｒ６とを備えている。そして、制御回路ＩＣの信号出力端子（ＯＵＴ）から出力されたスイッチング信号（以下、原スイッチング信号と呼ぶ）をトランジスタＱ２のソースにおいて受信し、信号レベルの変化したスイッチング信号（以下、駆動用スイッチング信号と呼ぶ）をトランジスタＱ２のドレインからスイッチングトランジスタＱ１のゲートに供給するように構成されている。
【０００５】
こような図３の回路では、電圧安定化回路ＶＲが定電圧ダイオードＺＤのツェナー電圧に応じた駆動電圧電圧（ＶD）を生成し、それを制御回路ＩＣおよび駆動回路ＤＲ１に供給する。当然、この駆動電圧電圧（ＶD）の電圧値は入力電圧よりも低く、制御回路ＩＣの仕様の範囲内（動作電圧の上限値以下）である。制御回路ＩＣは駆動電圧（ＶD）の供給を受けて動作し、その信号出力端子（ＯＵＴ）に原スイッチング信号を発生させる。ここで、原スイッチング信号は連続して発生するパルス状の信号であり、そのパルスのピーク値はほぼ駆動電圧（ＶD）に等しい値となる。（ちなみに、本来的には信号出力端子（ＯＵＴ）の位置における原スイッチング信号のパルスのピーク値は制御回路ＩＣの内部に構成された出力回路の構成で決まり、供給された駆動電圧（ＶD）以下の値となる。）
【０００６】
ここで、駆動回路ＤＲ１内のトランジスタＱ２と抵抗Ｒ５、そして制御回路ＩＣ内の出力回路の部分は、あたかも折り返しカスコード増幅回路（非特許文献１を参照）のように動作する。このため駆動回路ＤＲ１内では、パルスの立ち上がり、立下りのタイミングはほぼ同一であるが、パルスのピーク値は原スイッチング信号よりも高い信号（以下、駆動用スイッチング信号と呼ぶ）がトランジスタＱ２のドレインに発生する。これにより駆動回路ＤＲ１は、制御回路ＩＣから原スイッチング信号を受信し、そのパルスのピーク値が原スイッチング信号よりも高い駆動用スイッチング信号をスイッチングトランジスタＱ１のゲートに供給する。
【０００７】
ここで、駆動用スイッチング信号のパルスのピーク値は、駆動電圧（ＶD）よりも高い（ただし入力電圧以下）値となる。これによりスイッチングトランジスタＱ１は、駆動用スイッチング信号のパルスがハイレベルの時、オン状態に移行するのに十分なバイアスが受けられ、駆動用スイッチング信号に従ってオン、オフ動作をするようになる。
スイッチングトランジスタＱ１のオン、オフ動作に伴うスイッチング電源装置の動作、すなわち出力電圧の生成プロセスおよび出力電圧の安定化プロセスについては、非特許文献２などの文献において詳細に説明されているので、ここでの説明は省略する。
【非特許文献１】Ｐ．Ｒ．グレイ、Ｐ．Ｊ．フルスト、Ｓ．Ｈ．レビス、Ｒ．Ｇ．メイヤー共著、浅田邦博、永田穰訳、「システムＬＳＩのためのアナログ集積回路設計技術（上）」、第４版、培風館、２００３年７月１０日、ｐ．５２８−５３０
【非特許文献２】長谷川彰著、「現場技術者実戦シリーズ  改訂スイッチングレギュレータ設計ノウハウ」、第９版、ＣＱ出版社、２００２年１２月１日、ｐ．２３−２６
【発明の開示】
【発明が解決しようとする課題】
【０００８】
先に説明したように、図３の回路は、駆動回路ＤＲ１内のトランジスタＱ２と抵抗Ｒ５および制御回路ＩＣ内の出力回路の部分で得られる折り返しカスコード増幅回路と同等の作用により、制御回路ＩＣに直接入力電圧を供給できない、また、制御回路ＩＣから出力された原スイッチング信号では直接スイッチングトランジスタＱ１を駆動できない、という問題に対処している。しかし、図３のような駆動回路ＤＲ１の回路構成では、駆動用スイッチング信号の出力位置のインピーダンス、すなわち駆動回路ＤＲ１の出力インピーダンスが高くなるという特徴がある。
【０００９】
ここでスイッチングトランジスタＱ１に入力容量の大きなパワーデバイスを適用すると、出力インピーダンスが高いために駆動用スイッチング信号のパルスの立ち上がりおよび立下りが緩慢になり、スイッチングトランジスタＱ１の動作速度が低下するといった新たな問題が浮上していた。
そこで本発明は、入力電圧よりも低い駆動電圧で動作する制御回路とスイッチング素子の間に設けられる駆動回路であって、その出力インピーダンスが低く、スイッチング素子の動作を高速化することが可能な駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するための本発明は、供給される入力電圧に対応した仕様のスイッチング素子と、入力電圧よりも電圧値の低い駆動電圧にて動作する制御回路との間に設けられるスイッチング素子の駆動回路であって、  制御端子に入力電圧よりも低い電圧の供給を受け、主電流路の一端に該制御回路からのスイッチング信号の供給を受ける第１のトランジスタと、  第１のトランジスタの主電流路の一端とグランドとの間に接続された第１の負荷素子と、  制御端子が第１のトランジスタの主電流路の一端に接続され、主電流路の一端がグランドに接続された、第１のトランジスタと同極性の第２のトランジスタと、  第２のトランジスタの主電流路の他端と入力電圧の供給点との間に接続された第２の負荷素子と、  第１のトランジスタの主電流路の他端と入力電圧の供給点との間に接続され、制御端子が第２のトランジスタの他端に接続された、第１のトランジスタと逆極性の第３のトランジスタと、  を具備することを特徴とする。
【発明の効果】
【００１１】
駆動回路の出力インピーダンスは第３のトランジスタの状態によって決まり、この第３のトランジスタは原スイッチング信号に応じて動作する第２のトランジスタによって駆動される。このため、駆動用スイッチング信号のパルスが立ち上がり、立下り時の駆動回路の出力インピーダンスを低くすることができ、スイッチング素子の動作を高速化することが可能となる。
【発明を実施するための最良の形態】
【００１２】
動作電圧の上限が入力電圧より低いために入力電圧を直接に供給できない制御回路と、スイッチング信号に応じて動作するスイッチングトランジスタの制御端子との間に以下のような構成とした駆動回路を設ける。
主電流路の一端が第１の負荷素子を介してグランドに接続された第１のトランジスタを設け、第１のトランジスタの制御端子を制御回路に供給される駆動電圧、すなわち入力電圧よりも電圧値の低い駆動電圧の供給を受けられる回路位置に接続する。第１のトランジスタと同じ極性のトランジスタであって主電流路の一端がグランドに接続された第２のトランジスタを設け、第２のトランジスタの制御端子を第１のトランジスタの主電流路の一端に接続し、第２のトランジスタの主電流路の他端を第２の負荷素子を介して入力端子に接続する。
【００１３】
第１のトランジスタと反対の極性のトランジスタであって主電流路の一端が入力端子に接続された第３のトランジスタを設け、第３のトランジスタの制御端子を第２のトランジスタの主電流路の他端に接続し、第３のトランジスタの主電流路の他端を第１のトランジスタの主電流路の他端に接続する。
そして、第１のトランジスタの主電流路の一端と第１の負荷素子の共通接続点を駆動回路の信号入力点として制御回路のスイッチング信号が出力される端子に接続する。また、第１のトランジスタと第３のトランジスタの各主電流路の他端同士の共通接続点を駆動回路の信号出力点としてスイッチングトランジスタのゲートに接続する。
【実施例】
【００１４】
出力インピーダンスが低く、スイッチング素子の動作を高速化することが可能な本発明による駆動回路の第１の実施例と、それを備えたスイッチング電源装置の回路を図１に示した。図１に示す回路は、駆動回路ＤＲ２の部分以外は先に説明した図３の回路と同じ構成である。なお、図１の回路を構成する回路要素のうち図３で示されたのと同じ回路要素に対しては同じ符号を付与してある。
図１中の駆動回路ＤＲ２は以下のような回路構成としている。
【００１５】
ソースが抵抗Ｒ５を介してグランドに接続されたＮチャネルＦＥＴによるトランジスタＱ２を設け、そのゲートを電圧安定化回路ＶＲを構成する抵抗Ｒ３と定電圧ダイオードＺＤの共通接続点に接続する。ソースがグランドに接続されたＮチャネルＦＥＴによるトランジスタＱ３を設け、そのゲートをトランジスタＱ２のソースに接続し、ドレインを抵抗Ｒ７を介して入力端子１に接続する。ソースが入力端子１に接続されたＰチャネルＦＥＴによるトランジスタＱ４を設け、トランジスタＱ４のゲートをトランジスタＱ３のドレインに接続し、トランジスタＱ４のドレインをトランジスタＱ２のドレインに接続する。
【００１６】
そして、トランジスタＱ２のソースと抵抗Ｒ５の共通接続点を駆動回路ＤＲ２の信号入力点として制御回路ＩＣの信号出力端子（ＯＵＴ）に接続する。また、トランジスタＱ２のドレインとトランジスタＱ４のドレインの共通接続点を駆動回路ＤＲ２の信号出力点としてスイッチングトランジスタＱ１のゲートに接続する。
【００１７】
このような構造とした駆動回路ＤＲ２では、先ず、制御回路ＩＣの信号出力端子（ＯＵＴ）に現れる原スイッチング信号のパルスが立ち上がった時、ゲートに駆動電圧（ＶD）の供給を受けるトランジスタＱ２は、そのソースに供給される電圧がほぼ駆動電圧（ＶD）に等しくなるためターンオフする。すると、トランジスタＱ２のドレインからスイッチングトランジスタＱ１のゲートに供給される駆動用スイッチング信号のパルスも立ち上がることになる。
【００１８】
ここで、制御回路ＩＣから出力される原スイッチング信号のパルスが立ち上がるとトランジスタＱ３はオン状態に移行する。これに伴ってトランジスタＱ４もオン状態となるため、見かけ上、駆動回路ＤＲ２の出力インピーダンスは低くなり、スイッチングトランジスタＱ１のゲートにはその入力容量を短期間で充電できるだけの電流が流入し得るようになる。その結果、駆動用スイッチング信号のパルスの立ち上がりが緩慢になることが防止でき、スイッチングトランジスタＱ１の動作を高速化できる。
【００１９】
逆に制御回路ＩＣの信号出力端子（ＯＵＴ）に現れる原スイッチング信号のパルスが立ち下がった時、そのゲートに駆動電圧（ＶD）の供給を受けるトランジスタＱ２は、ソースの電位がグランドに等しくなってターンオンする。これによりトランジスタＱ２のドレインからスイッチングトランジスタＱ１のゲートに供給される駆動用スイッチング信号のパスルも立ち下がる。
【００２０】
原スイッチング信号のパルスが立ち下がると、トランジスタＱ３はオフ状態となり、これに伴ってトランジスタＱ４もオフ状態となる。すると入力端子１からトランジスタＱ２のドレインに至る電流路が遮断され、原スイッチング信号のパルスが立ち下がった直後にトランジスタＱ２を通過する電流は、実質的にスイッチングトランジスタＱ１の入力容量を充電していた電荷による放電電流のみとなる。その結果、駆動用スイッチング信号のパルスの立ち下がりが緩慢になることも防止でき、スイッチングトランジスタＱ１の動作を高速化できる。
【００２１】
図２には本発明による駆動回路の第２の実施例を示した。（他の部分は図示を省略）
図１の駆動回路ＤＲ２はスイッチングトランジスタＱ１と同じＦＥＴを使用して構成したものであるが、図２の駆動回路ＤＲ３はバイポーラトランジスタを使用して構成したものである。駆動回路ＤＲ３の具体的な回路構成は次のようになっている。
【００２２】
エミッタが抵抗Ｒ１３を介してグランドに接続されたＮＰＮ型のトランジスタＱ１２を設け、そのベースは抵抗Ｒ１１を介して電圧安定化回路ＶＲの駆動電圧（ＶD）の供給を受けられる回路位置に接続する。トランジスタＱ１２のベースとグランドの間には帰還バイアス用の抵抗Ｒ１２を接続する。エミッタがグランドに接続されたＮＰＮ型のトランジスタＱ１３を設け、そのベースを抵抗Ｒ１５を介してトランジスタＱ１２のエミッタに接続し、そのコレクタを抵抗Ｒ１４を介して入力端子に接続する。エミッタが入力端子１に接続されたＰＮＰ型のトランジスタＱ１４を設け、そのベースはトランジスタＱ１３のコレクタに接続し、そのコレクタはトランジスタＱ１２のコレクタに接続する。
【００２３】
そして、トランジスタＱ１２のエミッタと抵抗Ｒ１３の共通接続点を駆動回路ＤＲ３の信号入力点として制御回路ＩＣの信号出力端子（ＯＵＴ）に接続する。また、トランジスタＱ１２のコレクタとトランジスタＱ１４のコレクタの共通接続点を駆動回路ＤＲ３の信号出力点としてスイッチングトランジスタＱ１のゲートに接続する。
【００２４】
基本的に、ＦＥＴは電圧駆動型の素子であるのに対し、バイポーラトランジスタは電流駆動型の素子である。このため、図２の駆動回路ＤＲ３は図１の駆動回路ＤＲ２よりも抵抗（電流制限を目的とする）の数が多い。しかし、トランジスタＱ２がトランジスタＱ１２、トランジスタＱ３がトランジスタＱ１３、トランジスタＱ４がトランジスタＱ１４、抵抗Ｒ５が抵抗Ｒ１３、抵抗Ｒ７が抵抗Ｒ１４にそれぞれ置き換わっただけで、図２の駆動回路ＤＲ３の動作は実質的に図１の駆動回路ＤＲ２と同じである。
【産業上の利用可能性】
【００２５】
本発明はスイッチング電源装置に限らず、駆動電圧の適用上限が入力電圧よりも低い制御回路にて大型のパワートランジスタを駆動しなければならない場合に広く適用することが可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明による駆動回路の第１の実施例とそれを備えたスイッチング電源装置の回路図。
【図２】本発明による駆動回路の第２の実施例の回路。
【図３】従来のスイッチング電源装置の回路図。
【符号の説明】
【００２７】
１：入力端子
２：出力端子
ＤＲ１：駆動回路（従来）
ＤＲ２：駆動回路（第１実施例）
ＤＲ３：駆動回路（第２実施例）
ＩＣ：制御回路
ＶＲ：電圧安定化回路
Ｑ１：スイッチングトランジスタ
Ｑ２：トランジスタ（第１のトランジスタ）
Ｑ３：トランジスタ（第２のトランジスタ）
Ｑ４：トランジスタ（第３のトランジスタ）
Ｒ５：抵抗（第１の負荷素子）
Ｒ７：抵抗（第２の負荷素子）
【図１】
2005184980.tif 000003
【図２】
2005184980.tif 000004
【図３】
2005184980.tif 000005