(57)【要約】  【課題】スイッチング損失の低減やスイッチング時間の短縮を図り、還流ダイオード逆回復時のサージ電圧抑制効果を向上させる。  【解決手段】半導体素子の制御端子に順・逆バイアスを印加する手段と、ターンオフ時に制御端子に所定電圧を印加して予備充電を行う予備充電手段と、これらの各手段の動作タイミングを制御するタイミング制御手段とを備えた駆動回路である。上下アームのＩＧＢＴ１のコレクタ・エミッタ間にツェナーダイオード３をそれぞれ接続すると共に、一方のアームのＩＧＢＴ１をターンオフさせた後に、他方のアームのＩＧＢＴ１のターンオンが完了するまでの一定期間にわたり、一方のアームのＩＧＢＴ１の制御端子に、当該ＩＧＢＴ１をターンオンさせる極性であってしきい値よりも低い値を有する電圧をスイッチ７ｃ，７ｄ及び分圧抵抗９ｃ，９ｄにより印加する。【選択図】図１
2005328668.tif 000002
【特許請求の範囲】
【請求項１】
ダイオードが逆並列接続された自己消弧形半導体素子を直列に接続して上下アームを構成し、これらの上下アームの前記半導体素子を交互にオン・オフして電力変換を行う電力変換装置における前記半導体素子の駆動回路であって、前記半導体素子の制御端子に順バイアス電圧及び逆バイアス電圧を印加する手段と、前記半導体素子のターンオフ時に前記制御端子に所定電圧を印加して予備充電を行う予備充電手段と、これらの各手段の動作タイミングを制御するタイミング制御手段と、を備えた駆動回路において、
上下アームの半導体素子の入力端子と制御端子との間に、半導体素子のスイッチング時のサージ電圧を半導体素子の耐圧以下に抑制するための電圧クランプ素子をそれぞれ接続すると共に、
前記タイミング制御手段は、
一方のアームの半導体素子をターンオフさせた後に、少なくとも他方のアームの半導体素子がターンオンする期間、一方のアームの半導体素子の制御端子に対して、この半導体素子をターンオンさせる極性であってターンオンのしきい値よりも低い値の電圧を前記予備充電手段により出力させることを特徴とする自己消弧形半導体素子の駆動回路。
【請求項２】
請求項１に記載した自己消弧形半導体素子の駆動回路において、
前記タイミング制御手段は、一方のアームの半導体素子のターンオフ以後、前記予備充電手段を継続的に動作させることを特徴とする自己消弧形半導体素子の駆動回路。
【請求項３】
請求項１に記載した自己消弧形半導体素子の駆動回路において、
前記タイミング制御手段は、一方のアームの半導体素子がターンオフしてから一定期間経過後に前記予備充電手段を動作させることを特徴とする自己消弧形半導体素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＢＴやＭＯＳＦＥＴ等の自己消弧形半導体素子のスイッチングにより電力変換を行う電力変換装置において、スイッチング時のサージ電圧を抑制するようにした自己消弧形半導体素子の駆動回路に関するものである。
【背景技術】
【０００２】
交流電動機駆動装置（いわゆるインバータ）や無停電電源装置（ＵＰＳ）等は、自己消弧形の電力用半導体素子（パワー半導体素子）をスイッチングすることにより電力変換を行っている。
図７は、この種の電力変換装置の回路構成を示すブロック図である。電力変換装置の主回路において、直流電源１２の両端には、還流ダイオード２が逆並列接続された自己消弧形半導体素子としてのＩＧＢＴ１が２個直列に接続されて一相分の上下アームが構成され、これらの上下アームが三相分並列に接続されている。そして、各相の上下アームの内部接続点が交流出力端子となり、負荷としての三相交流電動機１０に接続されている。なお、１１ＡはＩＧＢＴ１の駆動回路であり、図示例では便宜上、一相分上下アームのＩＧＢＴの駆動回路のみを示してある。
【０００３】
上記構成において、駆動回路１１Ａが各相上下アームのＩＧＢＴ１を交互にスイッチングすることにより直流電力を交流電力に変換し、この交流電力が電動機１０に供給される。また、ＩＧＢＴ１がオフした際には、還流ダイオード２を介して負荷電流を環流させる動作を行うことも知られている。
【０００４】
ここで、ＩＧＢＴ１のスイッチング方法としては、制御部１４において、出力電圧指令１４ａと基準三角波１４ｂとの大小関係を比較演算部１４ｃにより比較してスイッチングパターンを決定するＰＷＭ制御が一般的に行われており、上記スイッチングパターンはパルス分配部１３において三相の各上下アーム分に分配され、更に駆動回路１１Ａを介して上下アームのＩＧＢＴ１を交互にスイッチングさせるようになっている。
【０００５】
図８に、図７における上アーム側ＩＧＢＴ及び下アーム側ＩＧＢＴのスイッチングパターン（ゲート電圧）の例を示す。図示するように、上下アームのＩＧＢＴは交互にオン・オフを繰り返しているが、ＩＧＢＴにはスイッチングの遅れ時間（ターンオフ時間）が存在するため、直列接続された上下アームのＩＧＢＴ同士が同時にオンして直流電源１２を短絡させることがないように、通常では短絡防止期間として上下アームのＩＧＢＴを共にオフさせるデッドタイムが設けられている。
【０００６】
さて、上述した従来の電力変換装置では、ＩＧＢＴや還流ダイオード等のパワー半導体素子がスイッチングする時に生じるサージ電圧が過大となり、そのサージ電圧により、スイッチングした素子、或いはその素子と逆並列に接続されている素子が劣化または破壊してしまう場合がある。
【０００７】
図９Ａ，図９Ｂは、ＩＧＢＴのターンオフ時にサージ電圧が発生する様子を示すもので、図９Ａは電力変換装置の一相分の回路図、図９Ｂは図９Ａの各部の電圧、電流の波形図である。
ＩＧＢＴのターンオフ、または還流ダイオードが逆回復する際には、非常に高いｄｉ／ｄｔ（電流変化率）が発生する。この電流変化率は、図９Ａに示す如く、直流電源１２とＩＧＢＴ１との間の配線における浮遊インダクタンス１５（インダクタンス値をＬとする）により、図９Ｂのサージ電圧（Ｌ×ｄｉ／ｄｔ）として現れる。
【０００８】
このため、高速にスイッチングするほど、すなわちｄｉ／ｄｔが大きいほど、また、配線長が長い（配線のインダクタンス値Ｌが大きい）ほどサージ電圧は高くなるため、主回路構造が大型化する大電流素子では、特にこのサージ電圧対策が重要になる。
【０００９】
ここで、図１０は、ＩＧＢＴ１の一般的な駆動回路１１Ａの構成を示している。この駆動回路１１Ａは、順バイアス用駆動電源５及び逆バイアス用駆動電源６に直列に半導体スイッチからなるスイッチ７ａ，７ｂ及び抵抗９ａ，９ｂを接続し、図１１に示す如く、ＩＧＢＴ１をオンさせる時はスイッチ７ａを、オフさせる時はスイッチ７ｂをそれぞれオンさせることにより、ＩＧＢＴ１のゲートに順バイアスまたは逆バイアスを印加してＩＧＢＴ１をオン・オフさせる。
スイッチ７ａ，７ｂのオン・オフのタイミングは、図７の制御部１４からパルス分配部１３を介して送出されたオン・オフ指令信号に従い、タイミング制御回路８によって決定される。
【００１０】
また、スイッチ７ａ，７ｂとＩＧＢＴ１のゲートとの間に接続された抵抗９ａ，９ｂの抵抗値を適宜選定することで、ＩＧＢＴ１のゲート充放電速度、ひいてはＩＧＢＴ１のスイッチング速度を調整可能としている。
すなわち、抵抗９ａ，９ｂの値を大きくするほどＩＧＢＴ１のゲート充放電速度が遅くなってＩＧＢＴ１のスイッチング速度を遅くすることができ、スイッチング時のｄｉ／ｄｔが小さくなるため、サージ電圧を抑制することができる。
しかし、上記の方法によってサージ電圧を抑制する場合には、全体的にスイッチング動作における損失やスイッチング時間遅れが増大するという問題がある。
【００１１】
一方、この種のサージ電圧を抑制するために、例えば後述の特許文献１には、図１２に示す如く、ＩＧＢＴ１のコレクタ・ゲート間に電圧クランプ素子としてのツェナーダイオード３を図示の方向に接続しておき、その降伏電圧ＶｚをＩＧＢＴ１のコレクタ・エミッタ間の耐圧以下に設定しておくことにより、スイッチング時のサージ電圧をＩＧＢＴ１の耐圧以下に抑制する、いわゆるダイナミック・クランプ回路が開示されている。
【００１２】
図１２の動作について説明すると、サージ電圧がツェナーダイオード３の降伏電圧Ｖｚに達すると、点線のように降伏電流がツェナーダイオード３を介してＩＧＢＴ１のゲートに流れ込んでゲート入力容量１６が充電されるため、ＩＧＢＴ１のゲート電圧が上昇し、サージ電圧が発生している期間、すなわちツェナーダイオード３が降伏している期間は、ゲート電圧がＩＧＢＴのしきい値電圧Ｖｔｈ以上に保たれる。
その結果、ＩＧＢＴ１のゲートの放電速度が抑制されるため、ｄｉ／ｄｔはサージ電圧がほぼツェナーダイオードの降伏電圧Ｖｚになるような値に制限されることになり、ターンオフを緩やかにすることができる。
【００１３】
しかし、このようなダイナミック・クランプ回路においても、スイッチング動作を行うアームに対向するアームのオフ側ＩＧＢＴに逆並列接続された還流ダイオードが逆回復する際に発生するサージ電圧に対しては効果がない。
つまり、前述した図８のように、オフ側ＩＧＢＴのゲート電圧は、オフ状態を維持するために通常マイナス・バイアスが印加されているため、還流ダイオード２の逆回復時に発生したサージ電圧がツェナーダイオードの降伏電圧Ｖｚに達した場合、ツェナー降伏電流はオフ側ＩＧＢＴのゲート入力容量１６を充電する方向には流れずに、逆バイアス用駆動電源６側にバイパスして流れてしまうためである。
【００１４】
図１３Ａ，１３Ｂは上記のスイッチング動作波形を示しており、図１３ＡはＩＧＢＴ１のターンオフ時、図１３Ｂは還流ダイオード２の逆回復時の動作波形図である。
図１３Ａに示すＩＧＢＴ１のターンオフ動作では、電流遮断時のＩＧＢＴ１のゲート電圧ＶＧＥはほぼしきい値電圧Ｖｔｈ付近であり、サージ電圧の発生に伴ってツェナーダイオード３からゲート入力容量１６の充電電流が流れ込むため、ＩＧＢＴ１のゲート電圧ＶＧＥは上昇し、コレクタ・エミッタ間電圧ＶＣＥがツェナー降伏電圧Ｖｚと等しくなる点でバランスして遮断動作が行われる。
【００１５】
これに対し、図１３Ｂに示す還流ダイオード２の逆回復時は、サージ電圧が発生しても、ＩＧＢＴ１のゲート電圧ＶＧＥはしきい値電圧Ｖｔｈまで上昇することはない。これは、前述したようにツェナー降伏電流がほとんど全て逆バイアス用駆動電源６側に流れてしまうためである。よって、図１３Ｂに示す如く過大なサージ電圧（ＶＣＥ）がＩＧＢＴ１に印加されることになる。
従って、図１２に示した従来技術では、還流ダイオード２の逆回復時にサージ電圧を抑制できないため、このサージ電圧により素子の破壊や劣化を招く恐れがある。
【００１６】
一方、還流ダイオードの逆回復特性であるサージ電圧は、対向アーム側のＩＧＢＴのターンオン速度（ターンオンの電流変化率ｄｉ／ｄｔ）に依存する。すなわち、対向アーム側のＩＧＢＴのターンオン速度が速いと還流ダイオードの逆回復速度も速くなり、逆回復時のサージ電圧が生じやすい。言い換えれば、対向アーム側のＩＧＢＴのターンオンが緩慢であれば、逆回復時のサージ電圧を抑制することができる。
この特性を利用して、下記の特許文献２には、ＩＧＢＴのゲート電圧を段階的に上昇させてターンオン速度を調整する技術が開示されている。しかし、この場合でも、ゲート電圧の立ち上がりが緩慢なためにターンオン時のスイッチング損失が増大したり、スイッチング時間が遅延する等の問題を生じる。
【００１７】
なお、下記の特許文献３にも、ＩＧＢＴのスイッチング時間の遅延防止や、ｄｉ／ｄｔ，ｄｖ／ｄｔの抑制によるサージ電圧及びスイッチングノイズの低減を目的とした自己消弧形半導体素子の駆動回路が開示されている。
しかしながら、この従来技術では、ＩＧＢＴの主エミッタ端子・補助エミッタ端子間に接続された電流変化率検出用インダクタンスや電流検出用抵抗の電圧降下によりワンショット回路を動作させてＩＧＢＴのスイッチング時間を短縮するものであり、所望のスイッチング時間を得るためには前記インダクタンスや抵抗の値に厳密な精度が要求され、また、部品数が多く回路構成も複雑になるという問題がある。
【００１８】
【特許文献１】特開２００１−２３１２４７号公報（段落［０００４］，［０００５］、図５等）
【特許文献２】特開平２−１７９２６２号公報（第３頁右下欄〜第４頁右上欄（作用）の項、第４頁右下欄第９行〜第５頁左下欄第１２行、第２図等）
【特許文献３】特開平１０−３２９７６号公報（段落［００２３］〜［００２８］、図１，図２等）
【発明の開示】
【発明が解決しようとする課題】
【００１９】
以上詳述したように、図１０、図１２、特許文献１〜３等に記載された従来技術では、スイッチング損失の低減やスイッチング時間の短縮が不十分であると共に、還流ダイオードの逆回復時におけるサージ電圧抑制効果にも改善の余地がある。また、回路構成に関しても一層の簡略化が求められている。
そこで本発明は、上記の種々の課題を解決するためになされたものである。
【課題を解決するための手段】
【００２０】
上記課題を解決するため、請求項１に記載した発明は、ダイオードが逆並列接続された自己消弧形半導体素子を直列に接続して上下アームを構成し、これらの上下アームの前記半導体素子を交互にオン・オフして電力変換を行う電力変換装置における前記半導体素子の駆動回路であって、前記半導体素子の制御端子に順バイアス電圧及び逆バイアス電圧を印加する手段と、前記半導体素子のターンオフ時に前記制御端子に所定電圧を印加して予備充電を行う予備充電手段と、これらの各手段の動作タイミングを制御するタイミング制御手段と、を備えた駆動回路において、
上下アームの半導体素子の入力端子と制御端子との間に、半導体素子のスイッチング時のサージ電圧を半導体素子の耐圧以下に抑制するための電圧クランプ素子をそれぞれ接続すると共に、
前記タイミング制御手段は、
一方のアームの半導体素子をターンオフさせた後に、少なくとも他方のアームの半導体素子がターンオンする期間、一方のアームの半導体素子の制御端子に対して、この半導体素子をターンオンさせる極性であってターンオンのしきい値よりも低い値の電圧を前記予備充電手段により出力させるものである。
【００２１】
なお、前記タイミング制御手段は、請求項２に記載するように、一方のアームの半導体素子のターンオフ以後、予備充電手段を継続的に動作させるか、或いは、請求項３に記載するように、一方のアームの半導体素子がターンオフしてから一定期間経過後に予備充電手段を動作させることが望ましい。
【発明の効果】
【００２２】
本発明によれば、半導体素子をターンオフさせた後に、ある一定期間は順バイアス状態を維持することにより、半導体素子のターンオフ時のみならず、対向アーム側の還流ダイオードが逆回復した際に生じるサージ電圧をも抑制し、素子の破壊や劣化を防止すると共に信頼性を向上させることができる。また、特許文献３の従来技術に比べて回路構成も比較的簡単で済み、低コストにて実現可能である。
【発明を実施するための最良の形態】
【００２３】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は本発明の第１実施形態を示す回路図であり、図１０，図１２と同一の構成要素には同一の参照符号を付してある。
【００２４】
図１において、１１は本実施形態に係る駆動回路である。この駆動回路１１は、コレクタ・ベース間にツェナーダイオード３が接続されたＩＧＢＴ１の順バイアス用駆動電源５及び逆バイアス用駆動電源６の直列回路と、スイッチ７ａ、抵抗９ａ，９ｂ及びスイッチ７ｂの直列回路と、スイッチ７ｃ、抵抗９ｃ，９ｄ及びスイッチ７ｄの直列回路とを備え、これらの直列回路が並列に接続されている。ここで、スイッチ７ａ〜７ｄは半導体スイッチにより構成されている。なお、抵抗９ａ，９ｂの相互接続点と抵抗９ｃ，９ｄの相互接続点は、一括してＩＧＢＴ１のゲートに接続され、ＩＧＢＴ１のエミッタは駆動電源５，６の相互接続点に接続されている。
また、図示されていないが、図７の制御部１４及びパルス分配部１３を介したオン・オフ指令信号がタイミング制御回路８に入力され、このタイミング制御回路８の出力信号により前記スイッチ７ａ〜７ｄがオン・オフ制御されるようになっている。
【００２５】
上記構成において、タイミング制御回路８の出力によってスイッチ７ａ，７ｂを交互にオン・オフさせることにより、ＩＧＢＴ１のゲートを制御してＩＧＢＴ１をオン・オフさせる。ここで、抵抗９ａ，９ｂはゲート抵抗であり、ＩＧＢＴ１のターンオン時にはスイッチ７ａ及び抵抗９ａを、ターンオフ時にはスイッチ７ｂ及び抵抗９ｂを通じて駆動電源５，６を印加し、ゲートの充放電が行われる。
また、抵抗９ｃ，９ｄは駆動電源５，６の分圧用抵抗であり、ＩＧＢＴ１のターンオフ後にある一定期間スイッチ７ｃ，７ｄをオンさせることにより、ゲート電圧ＶＧＥを抵抗９ｃ，９ｄによって分圧される所定電圧値に保持するように動作する。
ここで、駆動電源５，６、スイッチ７ｃ，７ｄ及び抵抗９ｃ，９ｄは、本発明における予備充電手段を構成している。
【００２６】
図２は、オン・オフ指令信号及び上記スイッチ７ａ〜７ｄの動作を示すタイミングチャートである。ＩＧＢＴ１をスイッチングする際には、図示するように、前記オン・オフ指令信号に従いスイッチ７ａ，７ｂを交互にオン・オフさせてＩＧＢＴ１のゲートに順バイアスまたは逆バイアスを印加する。
ここで、本実施形態では、一方のＩＧＢＴ１がオンからオフに切り替わるタイミングにおいて、タイミング制御回路８の制御動作により、スイッチ７ａ，７ｂをある一定期間Δｔだけ、具体的には対向アーム側ＩＧＢＴのターンオンが完了するまでの期間だけオフさせ、かつ、スイッチ７ｃ，７ｄをオン状態で保持する。これにより、図１に示すＩＧＢＴ１のゲートには、駆動電源５，６の電圧和を分圧抵抗９ｃ，９ｄによって分圧した電圧値が印加されて予備充電が行われる。
【００２７】
この分圧された電圧値は、０［Ｖ］より高く、かつＩＧＢＴ１のしきい値電圧（ターンオンするゲート電圧値）Ｖｔｈよりも低く、望ましくはしきい値Ｖｔｈよりも１［Ｖ］程度の範囲内で低くなるように分圧抵抗９ｃ，９ｄの抵抗値を設定しておく。例えば、ＩＧＢＴ１のしきい値電圧Ｖｔｈが６［Ｖ］の場合には、分圧抵抗９ｃ，９ｄによる電圧が５［Ｖ］になるように設定する。
この間、ＩＧＢＴ１のゲート・コレクタ間に接続されているツェナーダイオード３は、ＩＧＢＴ１がターンオフした際に生じるサージ電圧を降伏電圧Ｖｚにクランプする動作を行う。
【００２８】
一方、還流ダイオード２が逆回復する際に生じるサージ電圧については、このサージ電圧がツェナーダイオード３の降伏電圧Ｖｚに達するとＩＧＢＴ１のコレクタ側からゲート入力容量１６を充電する方向でツェナー降伏電流が流れ込む。ここで、前述のようにゲート電圧はほぼしきい値電圧Ｖｔｈの近傍まで充電されているため、ＩＧＢＴ１は容易にオン状態へ移行し、ツェナーダイオード３の降伏電圧Ｖｚによってサージ電圧をクランプすることができる。
対向アーム側の還流ダイオード２の逆回復動作が完了、すなわちＩＧＢＴ１がターンオンした後に、既にターンオフしたアーム側のＩＧＢＴ１の駆動回路では、スイッチ７ｃ，７ｄをオフし、逆バイアス印加用のスイッチ７ｂをオンさせて連続的に逆バイアスを印加する。これにより、ＩＧＢＴ１のオフ状態を安定的に保持することができる。
【００２９】
図３は、上述の動作を表したＩＧＢＴ１のゲート電圧のタイミングチャートである。また、図４ＡはＩＧＢＴ１のターンオフ時、図４Ｂは還流ダイオード２の逆回復時のＩＧＢＴ１の動作波形図である。なお、図３及び後述の図６における点線の波形は、サージ電圧クランプ時のゲート電圧ＶＧＥの増加を示している。
これらの図から、サージ電圧が発生してツェナーダイオードの降伏電圧Ｖｚを超えると降伏電流が流れてＩＧＢＴ１によるサージ電圧のクランプ動作が行われ、ＩＧＢＴ１のゲート電圧ＶＧＥがしきい値Ｖｔｈ近傍から上昇することがわかる。これにより、ゲートの放電速度が抑制され、サージ電圧がほぼ降伏電圧Ｖｚ付近になるようなｄｉ／ｄｔに制限しつつターンオフを緩慢に行わせることができる。
なお、図５は、上下アームのＩＧＢＴ１のゲート電圧、上アームのＩＧＢＴ１のコレクタ電流、下アームの還流ダイオード２の電流及び電圧の関係を示すタイミングチャートである。
【００３０】
次に、図６は本発明の第２実施形態における上下アームのＩＧＢＴ１のゲート電圧波形を表したものである。第１実施形態では、図３に示したように、ＩＧＢＴ１がオフした以後の一定期間にわたってスイッチ７ｃ，７ｄをオンさせることにより、しきい値Ｖｔｈより若干低いゲート電圧ＶＧＥを保持しているが、デッドタイムが長い場合等においては、外来ノイズ等の影響でＩＧＢＴ１が誤ってオンしてしまう場合がある。
すなわち、ゲート電圧ＶＧＥがほぼターンオン可能なレベルに保持されているため、ノイズに弱くなるおそれがある。
【００３１】
そこで、第２実施形態では、図６に示すように、ＩＧＢＴ１がオフした直後はスイッチ７ｃ，７ｄをオンさせず、ＩＧＢＴ１がオフしてから一定時間Δｔ’だけ経過した後の、対向アームのＩＧＢＴ１がターンオンするタイミングでのみスイッチ７ｃ，７ｄをオンさせることにより、ゲート電圧ＶＧＥをしきい値Ｖｔｈ付近まで保持するようにし、これによって外来ノイズによる不安定な動作を防止するようにした。
この場合のスイッチ７ａ〜７ｄの制御動作は、駆動回路１１内のタイミング制御回路８により容易に設定できることは明らかである。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施形態を示す回路構成図である。
【図２】第１実施形態におけるオン・オフ指令信号及び各スイッチの動作を示すタイミングチャートである。
【図３】第１実施形態におけるＩＧＢＴのゲート電圧を示す波形図である。
【図４Ａ】第１実施形態におけるＩＧＢＴのターンオフ時の動作波形図である。
【図４Ｂ】第１実施形態における還流ダイオードの逆回復時のＩＧＢＴの動作波形図である。
【図５】第１実施形態の動作を示す波形図である。
【図６】本発明の第２実施形態におけるＩＧＢＴのゲート電圧を示す波形図である。
【図７】電力変換装置の回路構成を示すブロック図である。
【図８】図７における上アーム側ＩＧＢＴ及び下アーム側ＩＧＢＴのスイッチングパターンを示す図である。
【図９Ａ】図７においてＩＧＢＴがターンオフした際にサージ電圧が発生する様子を説明するための回路図である。
【図９Ｂ】図９Ａにおける各部の電圧、電流の波形図である。
【図１０】ＩＧＢＴの一般的な駆動回路の構成図である。
【図１１】図１０の動作説明図である。
【図１２】特許文献１に記載された従来技術の説明図である。
【図１３Ａ】ＩＧＢＴのターンオフ時の動作波形図である。
【図１３Ｂ】還流ダイオードの逆回復時のＩＧＢＴの動作波形図である。
【符号の説明】
【００３３】
１：ＩＧＢＴ
２：還流ダイオード
３：ツェナーダイオード
５，６：駆動電源
７ａ，７ｂ，７ｃ，７ｄ：スイッチ
８：タイミング制御回路
９ａ，９ｂ，９ｃ，９ｄ：抵抗
１０：三相交流電動機
１１，１１Ａ：駆動回路
１２：直流電源
１３：パルス分配部
１４：制御部
１４ａ：出力電圧指令
１４ｂ：基準三角波
１４ｃ：比較演算部
１５：浮遊インダクタンス
１６：ゲート入力容量
【図１】
2005328668.tif 000003
【図２】
2005328668.tif 000004
【図３】
2005328668.tif 000005
【図４Ａ】
2005328668.tif 000006
【図４Ｂ】
2005328668.tif 000007
【図５】
2005328668.tif 000008
【図６】
2005328668.tif 000009
【図７】
2005328668.tif 000010
【図８】
2005328668.tif 000011
【図９Ａ】
2005328668.tif 000012
【図９Ｂ】
2005328668.tif 000013
【図１０】
2005328668.tif 000014
【図１１】
2005328668.tif 000015
【図１２】
2005328668.tif 000016
【図１３Ａ】
2005328668.tif 000017
【図１３Ｂ】
2005328668.tif 000018