(57)【要約】【課題】本発明は、基板に実装部品をフリップチップ実装する精度を向上させることを目的とするものである。【解決手段】本発明に係る面実装基板は、特に、実装面側の所定位置に配設され、先端に向けて錐形状とした複数の突起電極１４を有する実装部品１２をフェイスダウンの状態で面実装する実装用基板であって、前記実装部品１２の複数の突起電極１４のそれぞれに対応する位置に設けられ、前記複数の突起電極１４のそれぞれと電気的かつ機械的に接続する複数の導電性バンプ１１を有する基板本体９を備え、前記基板本体９の複数の導電性バンプ１１のそれぞれは、前記突起電極１４の接続領域を決定付けるように前記実装部品１２側に突出した周壁部１５を有することを特徴とする。【選択図】図１
2005268397.tif 000002
【特許請求の範囲】
【請求項１】
実装面側の所定位置に配設され、先端に向けて錐形状とした複数の突起電極を有する実装部品をフェイスダウンの状態で面実装する実装用基板であって、前記実装部品の複数の突起電極のそれぞれに対応する位置に設けられ、前記複数の突起電極のそれぞれと電気的かつ機械的に接続する複数の導電性バンプを有する基板本体を備え、前記基板本体の複数の導電性バンプのそれぞれは、前記突起電極の接続領域を決定付けるように前記実装部品側に突出した周壁部を有する実装用基板。
【請求項２】
基板本体は多層とした請求項１に記載の実装用基板。
【請求項３】
実装面側の所定位置に配設され、先端に向けて錐形状とした複数の突起電極を有する実装部品における前記複数の突起電極のそれぞれと電気的かつ機械的に接続する複数の導電性バンプを有する基板本体を備え、前記実装部品を基板本体にフェイスダウンの状態で面実装する実装用基板の製造方法であって、
前記突起電極の接続領域を決定付けるように前記実装部品側に突出した周壁部を有する複数の導電性バンプのそれぞれは、
複数の凹部を有するフィルム基材の前記複数の凹部の内側の壁面および底面に第１のペーストにより薄膜を形成し、
次にこの第１のペーストにより形成した前記薄膜上に前記フィルム基材の前記複数の凹部を塞ぐように第２のペーストを充填し、
その後前記第２のペーストを前記第１のペーストにより形成した前記薄膜とともに基板本体の上面に設けた電極パッドに転写して複数の突起を形成し、
次に前記複数の突起の側面に第１のペーストの薄膜を残しつつ前記複数の突起の上部に前記第２のペーストを露出させ、
その後前記複数の突起の側面の第１のペーストにより形成した薄膜を金属で覆って金属バリア層を形成し、
次に前記金属バリア層の外周面に外殻金属層を設けることにより形成する実装用基板の製造方法。
【請求項４】
金属バリア層は無電解めっきを施して形成した請求項２に記載の実装用基板の製造方法。
【請求項５】
金属バリア層はＣｕまたはＮｉを主成分とした請求項２に記載の実装用基板の製造方法。
【請求項６】
第１のペーストは金属バリア層を無電解めっきする触媒を混入した請求項４に記載の実装用基板の製造方法。
【請求項７】
触媒はＰｄとした請求項５に記載の実装用基板の製造方法。
【請求項８】
第２のペーストはその主成分がＣｕ、Ａｇ、Ｐｄ、Ａｕ、Ｐｔのうち少なくとも１種類を含む請求項２に記載の実装用基板の製造方法。
【請求項９】
第１のペーストおよび第２のペーストは、その成分に同一の樹脂成分を含む請求項２に記載の実装用基板の製造方法。
【請求項１０】
電極パッドはその表面を粗化した請求項２に記載の実装用基板の製造方法。
【請求項１１】
外殻金属層は、はんだまたはＡｕを主成分とした請求項２に記載の実装用基板の製造方法。
【請求項１２】
基板本体は多層とした請求項２に記載の実装用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装部品をフェイスダウンの状態で面実装する実装用基板およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、電子部品は携帯機器等に代表されるように、薄型化、小型化の要求が高まっており、実装部品、特に半導体素子のパッケージなどに対しても薄型化の要求が強いため、半導体素子のアクティブ面を実装面とし基板本体側に向けてフェイスダウンの状態で面実装する、いわゆるフリップチップ実装方式が行われている。
【０００３】
以下、従来の導電性バンプを有する回路基板において、実装部品、特に半導体素子をフリップチップ実装した実装用基板について、図５、図６により説明する。図５（ａ）〜（ｃ）は従来の実装用基板の製造方法を示す断面図であり、図６は、従来の導電性バンプを拡大した断面図である。
【０００４】
まず、図５（ａ）に示すように、基板本体１と、この基板本体１に実装する半導体素子などの実装部品２とを用意する。この基板本体１は、その表面の所望の位置に導電性バンプ３を有する。導電性バンプ３は、図６に示す導電性バンプ３の拡大図の如く、電極パッド４と、この電極パッド４を覆う外殻金属層５とにより構成される。そして、その上面は中央に平坦部３ａを有し、平坦部３ａの両側の両肩部３ｂは斜面となっている。
【０００５】
一方、図５（ａ）の実装部品２は、基板本体１の上面に設けた導電性バンプ３に電気的かつ機械的に接続する。このため、実装部品２は、導電性バンプ３に対応する位置に配置した接続パッド６と、この接続パッド６の表面に形成した突起電極７とを有する。そして、基板本体１の上面に熱硬化性接着層８を設け、さらにその上方に実装部品２を突起電極７が基板本体１側に向くように配置する。
【０００６】
次に、図５（ｂ）に示すように、実装部品２の上方から圧着ツール２ａにより加熱および加圧し、突起電極７が熱硬化性接着層８に埋設させて基板本体１上の導電性バンプ３と電気的に接続する。その後、図５（ｃ）に示すように、熱硬化性樹脂層８を硬化させて実装部品２を基板本体１上にフリップチップ実装していた。
【０００７】
なお、本発明に関連する先行技術文献としては、例えば、特許文献１が知られている。
【特許文献１】特許第３１５０３４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の構成では、基板本体１上に実装部品２を実装する際、基板本体１側の導電性バンプ３と実装部品２側の突起電極７との間に接続不良を生じる可能性があった。
【０００９】
すなわち、導電性バンプ３は、その上面の中央に平坦部３ａを有し、この平坦部３ａの両側の両肩部３ｂは斜面になっている。このため、基板本体１上に実装部品２を位置合わせする際にばらつきが生じると、図７（ａ）に示すように、突起電極７の先端が導電性バンプ３の上面中央の平坦部３ａから外れて、いずれか一方の両肩部３ｂにずれるのでその斜面を滑ってしまい、この状態で加熱・加圧した後、硬化させると、図７（ｂ）に示すように、突起電極７が導電性バンプ３から落ちた状態で実装部品２が基板本体１に実装されてしまう。このずれが大きいと、基本本体１側の導電性バンプ３と実装部品２側の突起電極７との間に接続不良を生じる。さらに、小型化した実装部品２を用いる場合など、導電性バンプ３の間隔が狭くなるときは、隣接する導電性バンプ３との間でショートを発生させる原因ともなる。
【００１０】
この結果として、基板本体１側の導電性バンプ３と実装部品２側の突起電極７との間に接続不良を生じ、基板本体１に実装部品２をフリップチップ実装する際の精度を低下させるという課題があった。
【００１１】
そこで、本発明は、実装部品２側に設けた突起電極７との間に接続不良が生じにくい導電性バンプ３を提供するものであり、基板本体１に実装部品２をフリップチップ実装する際の精度を向上させることを目的とするものである。
【課題を解決するための手段】
【００１２】
そして、この目的を達成するために、本発明に係る実装用基板は、特に、実装面側の所定位置に配設され、先端に向けて錐形状とした複数の突起電極を有する実装部品をフェイスダウンの状態で面実装する実装用基板であって、前記実装部品の複数の突起電極のそれぞれに対応する位置に設けられ、前記複数の突起電極のそれぞれと電気的かつ機械的に接続する複数の導電性バンプを有する基板本体を備え、前記基板本体の複数の導電性バンプのそれぞれは、前記突起電極の接続領域を決定付けるように前記実装部品側に突出した周壁部を有することを特徴とする。
【００１３】
また、本発明に係る実装用基板の製造方法は、特に、突起電極の接続領域を決定付けるように実装部品側に突出した周壁部を有する複数の導電性バンプのそれぞれは、複数の凹部を有するフィルム基材の前記複数の凹部内部の壁面および底面に第１のペーストにより薄膜を形成し、次にこの第１のペーストにより形成した前記薄膜上に前記フィルム基材の前記複数の凹部を塞ぐように第２のペーストを充填し、その後前記第２のペーストを前記第１のペーストにより形成した前記薄膜とともに基板上面に設けた電極パッドに転写して複数の突起を形成し、次に前記複数の突起の側面に第１のペーストの薄膜を残しつつ前記複数の突起の上部に前記第２のペーストを露出させ、その後前期複数の突起の側面の第１のペーストにより形成した薄膜を金属で覆って金属バリア層を形成し、次に前記金属バリア層の外周面に外殻金属層を設けることにより形成した実装用基板の製造方法とすることを特徴とする。
【発明の効果】
【００１４】
本発明の効果は、実装部品側に設けた突起電極との接続時にショート等の接続不良が生じにくい導電性バンプを提供することにより、基板に実装部品をフリップチップ実装する精度を向上させることである。
【００１５】
すなわち、本発明の実装用基板における導電性バンプは、導電性側に突出した突起電極との接続領域を決定付けるように実装部品側に突出した周壁部を有し、全体として有底筒状をなす。
【００１６】
このような形状としたことにより、基板上に実装部品を位置合わせする際に少々のばらつきが生じ導電性バンプの中央に位置決めされなかったとしても、突起電極の先端部は導電性バンプの環状の周壁部内に収まるため、ある程度のずれを許容する。したがって、小型化した実装部品を用いて導電性バンプ間が狭くなるときであっても、隣接する導電性バンプとの間でショートを発生し難い。突起電極の先端部が導電性バンプの周壁部に収まった後は、実装部品を加熱・加圧することにより、基板側の導電性バンプと実装部品側の突起電極との間が接続される。
【００１７】
この結果として、実装部品側に設けた突起電極との接続時にショート等の接続不良が生じにくい導電性バンプを提供することができ、基板に実装部品をフリップチップ実装する精度を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１および請求項２に記載の発明について説明する。
【００１９】
本実施の形態１においては、実装部品、特に半導体素子のアクティブ面を実装面とし基板本体側に向けてフェイスダウンの状態で面実装する、いわゆるフリップチップ実装方式により実装部品を実装する実装用基板について説明する。
【００２０】
図１は、本発明の実施の形態１における実装用基板の断面図であり、接着層を介して実装部品を基板に実装する実装時を示すものである。
【００２１】
図１において、基板本体９はその上面の所定位置に設けた電極パッド１０上に導電性パンプ１１を有する。この基板本体９に実装する実装部品１２は、その実装面であって導電性バンプ１１に対応する位置に、先端に向けて錐形状とした先端部１３を有する複数の突起電極１４を有する。実装部品１２の実装面に設けた突起電極１４は、基板本体９の上方から導電性バンプ１１に電気的かつ機械的に接続する。そして、導電性バンプ１１は、突起電極１４の先端部１３との接続領域を決定付けるように囲み、実装部品１２側に突出した周壁部１５を有する。なお、錐形状とした先端部１３は、円錐形状に突出したものに限られず、例えば、円錐台上に突出したものを用いても構わない。
【００２２】
突起電極１４を有する実装部品１２は、熱硬化性接着剤などにより構成した接着層１６を介して基板本体９の上面に、突起電極１４の先端部１３が導電性バンプ１１の周壁部１５内の環状をした接続領域に収まるように配置された後、加熱・加圧を経てフリップチップ実装される。このようにして、実装部品１２をフェイスダウンの状態で面実装する実装用基板を得る。
【００２３】
以上のような構成において、基板本体９に実装部品１２をフリップチップ実装する精度を向上させることができる。
【００２４】
すなわち、本発明の実装用基板における導電性バンプ１１は、突起電極１４の錐形状の先端部１３との接続領域を決定付けるように囲み、実装部品１２側に突出した周壁部１５を有し、全体として有底筒状をなす。
【００２５】
このような形状としたことにより、基板本体９上に実装部品１２を位置合わせする際に少々のばらつきが生じ導電性バンプ１１の中央に位置決めされなかったとしても、突起電極１４の先端部１３は導電性バンプ１１の環状の周壁部１５内に収まるため、ある程度のずれを許容する。したがって、小型化した実装部品１２を用いて導電性バンプ１１間が狭くなるときであっても、隣接する導電性バンプ１１との間でショートを発生し難い。突起電極１４の先端部１３が導電性バンプ１１の周壁部１５内に収まった後は、実装部品１２を加熱・加圧することにより、基板本体９側の導電性バンプ１１と実装部品１２側の突起電極１４との間が接続される。
【００２６】
この結果として、実装部品１２側に設けた突起電極１４との接続時にショート等の接続不良が生じにくい導電性バンプ１１を提供することができ、基板本体９に実装部品１２をフリップチップ実装する精度を向上させることができる。
【００２７】
なお、本実施の形態１の基板本体９を多層として、実装用多層基板を形成することもでき、各種受動部品などを内蔵した設計自由度の高い実装用基板を得ることもできる。
【００２８】
（実施の形態２）
以下、実施の形態２を用いて、特に、本発明の請求項３から請求項１２に記載の発明について説明する。図２（ａ）〜（ｆ）は、本発明の実施の形態２における実装用基板の製造方法を示す断面図である。なお、本実施の形態１と同様の構成のものについては同一符号を付し、説明を簡略化する。
【００２９】
まず、図２（ａ）に示すように、円筒状に窪んだ複数の凹部１７を有するポリイミドのフィルム基材１８を用意し、この凹部１７の内側の壁面および底面に第１のペーストにより薄膜１９を形成する。なお、円筒状に窪んだ凹部１７は、直径３０μｍ、深さ３０μｍとし、また、図示しないが、２００μｍ程度の間隔を空けてフィルム基材１８に複数個形成した。
【００３０】
第１のペーストによる薄膜１９は、Ｐｄを分散させた熱硬化性樹脂からなるものであり、フィルム基材１８の円筒状に窪んだ凹部１７の内側の壁面および底面に約５μｍの厚さで塗布したものである。
【００３１】
次に、図２（ｂ）に示すように、第１のペーストにより形成した薄膜１９上にフィルム基材１８の凹部１７を塞ぐように第２のペースト２０を充填する。なお、第２のペースト２０は、Ａｇを混練した熱硬化性樹脂からなる。
【００３２】
その後、図２（ｃ）に示すように、第２のペースト２０を第１のペーストにより形成した薄膜１９とともに基板本体９上面に設けた電極パッド１０に転写し、ヒータで加熱し第１、第２のペーストを硬化させて突起２１を形成する。
【００３３】
次に、図２（ｄ）に示すように、突起２１の上面を１０μｍ程度研削して前記突起の側面に第１のペーストの薄膜１９を残しつつ前記突起の上部に前記第２のペースト２０を露出させる。
【００３４】
その後、図２（ｅ）に示すように、突起２１の側面の第１のペーストにより形成した薄膜１９を金属で覆って金属バリア層２２を形成する。この金属バリア層２２は、例えば、Ｎｉの金属層であり、第１のペーストに分散させたＰｄを反応核として無電解Ｎｉめっきを施し、５μｍ程度に形成したものである。
【００３５】
最後に、図２（ｆ）に示すように、金属バリア層２２の外周面に外殻金属層２３を形成する。外殻金属層２３は、例えば、ホットエアーレベラーを用いてはんだを５μｍ程度、金属バリア層２２にコーティングすることにより形成する。なお、ホットエアーレベラーのほかにも、無電解めっき法やスーパージャフィット法などの他のはんだ形成方法を用いても良い。
【００３６】
以上のような工程により、基板本体９上に約２００μｍの間隔で、直径約４０μｍ、高さ約４０μｍの円筒状で上面に直径約３０μｍ、深さ約１０μｍの窪みを有し、突起電極１４の先端部１３と機械的に接続する領域を囲むように実装部品１２側に突起した周壁部１５を有する有底筒状の導電性バンプ１１が完成する。このように、ペーストによる凹版印刷と無電解めっきとを組み合わせることにより、大きさや高さが揃った導電性バンプ１１を基板本体９上に容易に形成することができる。
【００３７】
一方、図３は、本発明の実施の形態２における実装部品の突起電極の形成方法を示す断面図である。図３において、半導体素子などの実装部品１２は、所定の位置に接続パッド１０を有する。そして、この接続パッド上に金線ボールボンディング＆引きちぎり法によって、先端部１３が尖った錐形状をした突起電極１４を形成する。なお、錐形状とした先端部１３は、円錐形状に突出したものに限られず、例えば、円錐台上に突出したものを用いても構わない。
【００３８】
さらに、図４を用いて、上記工程により形成した基板本体９に、実装部品１２を実装して実装用基板を製造する方法を説明する。図４（ａ）〜（ｃ）は、本実施の形態２における実装用基板の製造方法を示す断面図である。
【００３９】
まず、図４（ａ）に示すように、電極パッド１０および導電性バンプ１１を有する基板本体９の上面を覆うように接着層として熱硬化性接着剤シートを設置して接着層１６を形成する。次に、図４（ｂ）に示すように、突起電極１４の先端部１３が導電性バンプ１１の周壁部１５内の環状をした領域に収まるように配置した後、図４（ｃ）に示すように、実装部品１２背面より突起電極１個当たり約７０ｇの荷重を加えて実装部品１２を基板本体９に圧着する。なお、先述のように導電性バンプ１１の大きさや高さは揃っているため、場所による負荷のバラツキは少なく、基板本体９や実装部品１２を損傷することが少ない。
【００４０】
最後に、実装部品１２および基板本体９を１９０℃まで加熱して１５秒間保持した後、荷重および過熱を除去しフリップチップ実装が完成する。
【００４１】
以上のような構成において、基板本体９に実装部品１２をフリップチップ実装する精度を向上させることができる。
【００４２】
すなわち、本発明の実装用基板における導電性バンプ１１は、突起電極１４の錐形状の先端部１３との接続領域を決定付けるように囲み、実装部品１２側に突出した周壁部１５を有し、全体として有底筒状をなす。
【００４３】
このような形状としたことにより、基板本体９上に実装部品１２を位置合わせする際に少々のばらつきが生じ導電性バンプ１１の中央に位置決めされなかったとしても、突起電極１４の先端部１３は導電性バンプ１１の環状の周壁部１５内に収まるため、ある程度のずれを許容する。したがって、小型化した実装部品１２を用いて導電性バンプ１１間が狭くなるときであっても、隣接する導電性バンプ１１との間でショートを発生し難い。突起電極１４の先端部１３が導電性バンプ１１の周壁部１５に収まった後は、実装部品１２を加熱・加圧することにより、基板側の導電性バンプ１１と実装部品１２側の突起電極１４との間が接続される。
【００４４】
この結果として、実装部品１２側に設けた突起電極１４との接続時にショート等の接続不良が生じにくい導電性バンプ１１を提供することができ、基板本体９に実装部品１２をフリップチップ実装する精度を向上させることができる。
【００４５】
なお、本実施の形態２の基板本体９を多層として、実装用多層基板を形成することもでき、各種受動部品などを内蔵した設計自由度の高い実装用基板を得ることもできる。
【産業上の利用可能性】
【００４６】
本発明は、実装部品側に設けた突起電極との接続時にショート等の接続不良が生じにくい導電性バンプを有する実装用基板を提供することにより、基板に実装部品をフリップチップ実装する精度を向上させるという効果を有し、各種実装用基板や多層基板に有用である。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態１における実装用基板の断面図
【図２】本発明の実施の形態１における実装用基板の断面図
【図３】本発明の実施の形態２における実装部品の突起電極の形成方法を示す断面図
【図４】本実施の形態２における実装用基板の製造方法を示す断面図
【図５】従来の実装用基板の製造方法を示す断面図
【図６】従来の導電性バンプを拡大した断面図
【図７】従来の実装用基板の製造方法を示す断面図
【符号の説明】
【００４８】
９  基板本体
１０  電極パッド
１１  導電性バンプ
１２  実装部品
１３  先端部
１４  突起電極
１５  周壁部
１６  接着層
１７  凹部
１８  フィルム基材
１９  薄膜
２０  第２のペースト
２１  突起
２２  金属バリア層
２３  外殻金属層
【図１】
2005268397.tif 000003
【図２】
2005268397.tif 000004
【図３】
2005268397.tif 000005
【図４】
2005268397.tif 000006
【図５】
2005268397.tif 000007
【図６】
2005268397.tif 000008
【図７】
2005268397.tif 000009