(57)【要約】【課題】  任意長、非同期の光パケットに対応可能なリセット方法およびその装置を提供すること。【解決手段】  光パケット先頭タイミング同期装置１０に入力した光パケットは２分岐され、その一方の光パケットを光遅延線１３を介して先頭タイミング同期信号発生回路１１に導くとともに、他方の光パケットをリセット信号発生回路１２に導く。リセット信号発生回路１２からの出力信号は先頭タイミング同期信号発生回路１１のリセット信号として用いられる。光パケットの２分岐部分と先頭タイミング同期信号発生回路１１との間に固定の光遅延線１３を挿入しているため、光パケットが如何なるタイミングで先頭タイミング同期信号発生回路１１に到来しても、リセット動作は光パケット間のガードタイム内で必ず実行されるから、同期光パケット列の入力に対してのみならず、非同期光パケット列の入力に対しても正しく回路動作させることが可能となる。【選択図】  図１
2005142749.tif 000002
【特許請求の範囲】
【請求項１】
入力光パケット（有限長光パルス列）の先頭ビットに同期した信号を発生させるための光パケット先頭タイミング同期方法であって、
前記入力光パケットを２分岐し、一方の光パケットをリセット信号発生手段に入力するとともに、当該リセット信号発生手段への入力に遅延するタイミングで他方の光パケットを同期信号発生手段に入力させる第１のステップと、
前記一方の光パケットに基づいて前記リセット信号発生手段が発生したリセット信号により、前記同期信号発生手段の動作をリセットする第２のステップと、を備え、
前記第２のステップにおけるリセット動作は、前記入力光パケット間のガードタイム内に実行されることを特徴とする光パケット先頭タイミング同期方法。
【請求項２】
前記第２のステップにおいて、
前記リセット信号発生手段が備える光受信手段の応答の時定数（帯域の逆数）ＴＲＳは、前記光パケット内に含まれる最長ゼロ連続時間よりも長く且つ前記ガードタイムよりも短く設定されており、前記入力光パケットの各々に対応するリセット信号が１つずつ発生することを特徴とする請求項１に記載の光パケット先頭タイミング同期方法。
【請求項３】
前記第２のステップにおいて、
前記光受信手段で生成され前記光パケットの各々に対応する１つのステップ信号（矩形波信号）を、前記リセット信号発生手段が備えるパルス化手段により前記光パケットの各々に対応する１つのパルス信号に変換し、当該パルス信号を前記リセット信号として用いることを特徴とする請求項２に記載の光パケット先頭タイミング同期方法。
【請求項４】
前記第２のステップにおいて、
前記光受信手段で生成され前記光パケットの各々に対応するステップ信号（矩形波信号）の信号列のうちのゼロ信号部分を前記リセット信号として用いることを特徴とする請求項２に記載の光パケット先頭タイミング同期方法。
【請求項５】
入力光パケットの先頭ビットに同期した信号を発生させるための光パケット先頭タイミング同期方法であって、
前記入力光パケットの入力に応じて同期信号発生手段から出力されるタイミング信号を２分岐する第１のステップと、
前記２分岐されたタイミング信号の一方を出力信号とするとともに、他方のタイミング信号に所定の遅延を付与して前記同期信号発生手段のリセット信号とする第２のステップと、を備えていることを特徴とする光パケット先頭タイミング同期方法。
【請求項６】
入力光パケットを２分岐する分岐手段と、当該２分岐された一方の光パケットが入力されるリセット信号発生手段および他方の光パケットが入力されるサンプルホールド（Ｓ／Ｈ）手段と、前記分岐手段と前記Ｓ／Ｈ手段との間に設けられた光遅延手段と、を備え、
前記Ｓ／Ｈ手段は、前記他方の光パケットの先頭光パルスの受信により所定の電圧値をサンプルホールドした同期信号を発生するＳ／Ｈ手段であり、
前記リセット信号発生手段は、前記一方の光パケットに基づくリセット信号を前記Ｓ／Ｈ手段に送信して前記Ｓ／Ｈ手段の動作をリセットするリセット信号発生手段であり、
当該リセット動作は、前記入力光パケット間のガードタイム内に実行されるように構成されていることを特徴とする光パケット先頭タイミング同期装置。
【請求項７】
前記リセット信号発生手段は光受信手段を備え、
当該光受信手段の応答の時定数ＴＲＳは、前記光パケット内に含まれる最長ゼロ連続時間よりも長く且つ前記ガードタイムよりも短く設定され、前記入力光パケットの各々に対応するリセット信号が１つずつ発生するように構成されていることを特徴とする請求項６に記載の光パケット先頭タイミング同期装置。
【請求項８】
前記光受信手段で生成され前記光パケットの各々に対応する１つのステップ信号（矩形波信号）を、前記リセット信号発生手段が備えるパルス化手段により前記光パケットの各々に対応する１つのパルス信号に変換し、当該パルス信号を前記リセット信号として用いることを特徴とする請求項７に記載の光パケット先頭タイミング同期装置。
【請求項９】
前記光受信手段で生成され前記光パケットの各々に対応する１つのステップ信号（矩形波信号）を前記Ｓ／Ｈ手段のホールド信号とする一方、当該ステップ信号の信号列のゼロ信号部分を前記リセット信号として用いることを特徴とする請求項７に記載の光パケット先頭タイミング同期装置。
【請求項１０】
前記パルス化手段は、反転出力および非反転出力を有する２出力型の電圧レベル識別回路と、２入力型のＡＮＤ論理ゲート回路と、当該ＡＮＤ論理ゲート回路への２つの入力に異なった遅延を与える手段とを備えていることを特徴とする請求項８に記載の光パケット先頭タイミング同期装置。
【請求項１１】
前記Ｓ／Ｈ手段は、入力光パケットを光−電流変換する受光素子と、当該受光素子で発生した光電流を電荷としてホールドし出力電圧を発生するキャパシタと、当該ホールドされた電荷を放出してリセットするためのスイッチと、を備えている光伝導型のＳ／Ｈ回路であることを特徴とする請求項６乃至１０の何れかに記載の光パケット先頭タイミング同期装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光パケット先頭タイミング同期方法および光パケット先頭タイミング同期装置に関し、より詳細には、任意長、非同期の光パケットに対応可能な光パケット先頭タイミング同期方法およびその方法に基づく装置に関する。
【背景技術】
【０００２】
高速光パケット通信網のノードにおけるスイッチの有効な同期方法としては、各ノードにおいて、到来した光パルスの先頭のマーカパルスを抽出し（または、先頭のマーカパルスに同期した単一の光パルスを発生し）、抽出（または発生）したパケット毎単一の光パルスに基づいて、スイッチ制御用のローカルクロック光を再構築する方法（自己同期法）が知られている。自己同期法の有効性は、バースト光パケットからの瞬時タイミング抽出が容易に行えること、および、抽出（発生）した単一光パルスが光パケットの逐次ビット処理に適用可能なレベルの高いタイミング精度をもつことによる。
【０００３】
自己同期法に適用することが可能な従来型の単一光クロックパルス発生回路の例としては、SOA(Semiconductor Optical Amplifier)非対称配置リング型干渉計を用いた先頭光パルス抽出回路が挙げられる（例えば、非特許文献１参照）。しかし、この回路は、SOAの相互利得変調を利用するものであるために、入力高感度化と出力高消光比化の両立が困難であることに加え、動作安定化のためには情報量がゼロである値「１」（Highレベル）の連続ビットをパケットの先頭部にプリアンブルする必要があるなど、光パケットの光強度とフォーマットに対する制約が多いという問題があった。
【０００４】
このような問題に鑑みて、先頭マーカパルスの入射によりステップ状の電気信号を発生させてそのステップ電気信号の立ち上がりタイミングを検出することにより、２番目以降の入力パルスに影響されることなく、先頭マーカパルスのみにタイミング同期したパケット毎単一の光クロックパルスを発生させる方法、および、光伝導型サンプルホールド回路を用いた装置が提案されている（特許文献１および特許文献２参照）。これらの方法・装置によれば、情報をもたないプリアンブルを挿入することが必要なく（すなわち、ビット利用効率を低減させることなく）、入力高感度化と出力高消光比化とを両立し、さらに、40Gbit/sを越える高速光パケットに適用可能な、自己同期用単一光クロックパルスの発生方法および回路の提供が可能となる。
【０００５】
【特許文献１】特開２００２−１４８５７４号公報
【特許文献２】特開２００２−１３５２０８号公報
【非特許文献１】IEEE Photon Technol. Lett., vol.11, p.1310 (1999).
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このようなステップ信号発生を利用したパケット同期方法を実行する際には、パケットの先頭マーカパルスの受信により発生したステップ信号を、次の光パケット到来までのガードタイム中にリセットすることが必要となる。
【０００７】
本発明の目的は、ステップ信号発生を利用したパケット同期方法で必要となるステップ信号のリセット方法およびその装置を提供することにあり、特に、パケット長やパケットレートが時間的に変動する場合にも適用が可能な、任意長、非同期の光パケットに対応可能なリセット方法およびその装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、このような目的を達成するために、第１の発明は、入力光パケット（有限長光パルス列）の先頭ビットに同期した信号を発生させるための光パケット先頭タイミング同期方法であって、入力光パケットを２分岐し、一方の光パケットをリセット信号発生手段に入力するとともに、当該リセット信号発生手段への入力に遅延するタイミングで他方の光パケットを同期信号発生手段に入力させる第１のステップと、前記一方の光パケットに基づいて前記リセット信号発生手段が発生したリセット信号により、前記同期信号発生手段の動作をリセットする第２のステップと、を備え、前記第２のステップにおけるリセット動作は、前記入力光パケット間のガードタイム内に実行されることを特徴とする。
【０００９】
好ましくは、前記第２のステップにおいて、前記リセット信号発生手段が備える光受信手段の応答の時定数（帯域の逆数）ＴＲＳは、前記光パケット内に含まれる最長ゼロ連続時間よりも長く且つ前記ガードタイムよりも短く設定されており、前記入力光パケットの各々に対応するリセット信号が１つずつ発生する。
【００１０】
また、好ましくは、前記第２のステップにおいて、前記光受信手段で生成され前記光パケットの各々に対応する１つのステップ信号（矩形波信号）を、前記リセット信号発生手段が備えるパルス化手段により前記光パケットの各々に対応する１つのパルス信号に変換し、当該パルス信号を前記リセット信号として用いる。
【００１１】
さらに、好ましくは、前記第２のステップにおいて、前記光受信手段で生成され前記光パケットの各々に対応するステップ信号（矩形波信号）の信号列のうちのゼロ信号部分を前記リセット信号として用いる。
【００１２】
第２の発明は、入力光パケットの先頭ビットに同期した信号を発生させるための光パケット先頭タイミング同期方法であって、前記入力光パケットの入力に応じて同期信号発生手段から出力されるタイミング信号を２分岐する第１のステップと、前記２分岐されたタイミング信号の一方を出力信号とするとともに、他方のタイミング信号に所定の遅延を付与して前記同期信号発生手段のリセット信号とする第２のステップと、を備えていることを特徴とする。
【００１３】
第３の発明は、光パケット先頭タイミング同期装置であって、入力光パケットを２分岐する分岐手段と、当該２分岐された一方の光パケットが入力されるリセット信号発生手段および他方の光パケットが入力されるサンプルホールド（Ｓ／Ｈ）手段と、前記分岐手段と前記Ｓ／Ｈ手段との間に設けられた光遅延手段と、を備え、前記Ｓ／Ｈ手段は、前記他方の光パケットの先頭光パルスの受信により所定の電圧値をサンプルホールドした同期信号を発生するＳ／Ｈ手段であり、前記リセット信号発生手段は、前記一方の光パケットに基づくリセット信号を前記Ｓ／Ｈ手段に送信して前記Ｓ／Ｈ手段の動作をリセットするリセット信号発生手段であり、当該リセット動作は、前記入力光パケット間のガードタイム内に実行されるように構成されていることを特徴とする。
【００１４】
好ましくは、前記リセット信号発生手段は光受信手段を備え、当該光受信手段の応答の時定数ＴＲＳは、前記光パケット内に含まれる最長ゼロ連続時間よりも長く且つ前記ガードタイムよりも短く設定され、前記入力光パケットの各々に対応するリセット信号が１つずつ発生するように構成されている。
【００１５】
また、好ましくは、前記光受信手段で生成され前記光パケットの各々に対応する１つのステップ信号（矩形波信号）を、前記リセット信号発生手段が備えるパルス化手段により前記光パケットの各々に対応する１つのパルス信号に変換し、当該パルス信号を前記リセット信号として用いる。
【００１６】
また、好ましくは、前記光受信手段で生成され前記光パケットの各々に対応する１つのステップ信号（矩形波信号）を前記Ｓ／Ｈ手段のホールド信号とする一方、当該ステップ信号の信号列のゼロ信号部分を前記リセット信号として用いる。
【００１７】
また、好ましくは、前記パルス化手段は、反転出力および非反転出力を有する２出力型の電圧レベル識別回路と、２入力型のＡＮＤ論理ゲート回路と、当該ＡＮＤ論理ゲート回路への２つの入力に異なった遅延を与える手段とを備えている。
【００１８】
さらに、好ましくは、前記Ｓ／Ｈ手段は、入力光パケットを光−電流変換する受光素子と、当該受光素子で発生した光電流を電荷としてホールドし出力電圧を発生するキャパシタと、当該ホールドされた電荷を放出してリセットするためのスイッチと、を備えている光伝導型のＳ／Ｈ回路である。
【発明の効果】
【００１９】
本発明により、パケット長やパケットレートが時間的に変動する場合にも適用が可能な、任意長、非同期の光パケットに対応可能なリセット方法（光パケット先頭タイミング同期方法）およびその装置（光パケット先頭タイミング同期装置）を提供することが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下に、図面を参照して本発明の実施の形態について説明する。  
図１は、本発明の光パケット先頭タイミング同期方法、および、この方法に基づく本発明の光パケット先頭タイミング同期装置の構成を説明するための図である。本明細書において用いる「光パケット先頭タイミング同期装置」なる装置は、受信した光パケットの先頭ビットに同期した信号を発生する装置であり、図１に示した光パケット先頭タイミング同期装置１０は、先頭タイミング同期信号発生回路１１とリセット信号発生回路１２とを備える構成とされている。
【００２１】
この光パケット先頭タイミング同期装置１０に入力した光パケットは２分岐され、その一方の光パケットを光遅延線１３を介して先頭タイミング同期信号発生回路１１に導くとともに、他方の光パケットをリセット信号発生回路１２に導く。そして、リセット信号発生回路１２からの出力信号を先頭タイミング同期信号発生回路１１のリセット信号として用いるように構成されている。
【００２２】
入力された光パケットの２分岐部分（不図示）と先頭タイミング同期信号発生回路１１との間に固定の光遅延線１３を挿入する理由は、リセット信号発生回路１２側への光パケットの入力タイミングが、先頭タイミング同期信号発生回路１１側への光パケットの入力タイミングよりも、わずかに先行するように設定するためである。すなわち、光パケット先頭タイミング同期装置１０に光パケットが入力されると、先頭タイミング同期信号発生回路１１は、先ず、リセット信号発生回路１２から送信されたリセット信号によりリセットされ、次に、このリセットに遅れて受信する光パケットによりタイミング信号を発生するという順序で動作することとなる。
【００２３】
従って、光パケットが如何なるタイミングで先頭タイミング同期信号発生回路１１に到来しても、リセット動作は、光パケット間のガードタイム内（すなわち、光パケットの先頭光パルスを受信する前であり、かつ、１つ前に入力した光パケットの最終光パルスを受信した後に相当する時間内）で必ず実行されることとなり、同期光パケット列の入力に対してはもちろんのこと、非同期光パケット列の入力に対しても正しく回路動作させることが可能となる。
【００２４】
図２は、このような先頭タイミング同期信号発生回路１１として用いることが可能な光伝導型サンプルホールド（Ｓ／Ｈ）回路の構成例を説明するための図である。この光伝導型Ｓ／Ｈ回路２０は、光パケットの先頭ビットの受信により発生した光電流でホールドキャパシタ２１を充電し、電荷をホールドすることによりステップ状の電気信号を発生する回路である。
【００２５】
この光伝導型Ｓ／Ｈ回路２０の出力信号の立ち上がりタイミングは、入力パケットの先頭ビットに正確に（数ピコ秒の精度で）同期しており、また、ステップ信号の発生により回路の動作は第２パルス以降の後続ビットにはいっさい影響されない。このため、図２に示すように、この光伝導型Ｓ／Ｈ回路２０単体で、先頭タイミング同期信号発生回路１１として用いることができる。
【００２６】
また、立ち上がり検出型パルス化回路と半導体レーザとの組み合わせにより、光パルス出力形の先頭タイミング同期信号発生回路を構成することもできる。
【００２７】
図３は、このような構成の先頭タイミング同期信号発生回路の例を説明するための図である。この先頭タイミング同期信号発生回路は、光伝導型Ｓ／Ｈ回路３１と立ち上がり検出型パルス化回路３２と半導体レーザ３３とをこの順序で接続して構成されており、光伝導型Ｓ／Ｈ回路３１から出力されるステップ状電気信号が立ち上がり検出型パルス化回路３２に入力され、立ち上がり検出型パルス化回路３２から出力されるパルス状変調信号が半導体レーザ３３に入力される。そして、半導体レーザ３３からは、入力光パケットの第１ビットと一定時間遅延Ｔｄを有する単一パルス出力が出力される。
【００２８】
なお、図２や図３に示した、光伝導型Ｓ／Ｈ回路の構成例、および、光伝導型Ｓ／Ｈ回路の先頭タイミング同期信号発生回路への適用例は、特許文献１および特許文献２に記載されている。
【００２９】
ところで、光伝導型Ｓ／Ｈ回路等のステップ信号発生回路を、光パケット先頭タイミング同期装置に適用するには、光パケットの入力により発生したステップ信号を、次の光パケットが到来するまでのガードタイム中にリセットする必要がある。仮に、パケットレート（各パケットの先頭ビット間の時間間隔）が固定の同期系パケット列のみを処理する場合には、例えば、図３の構成において発生する光パケットごと単一のパルス信号を、あらかじめ定められたパケット間隔に対応させて一定時間遅延させた後に、リセット信号として用いるリセット方法が考えられる。
【００３０】
図４は、このようなリセット方法を説明するための光パケット先頭タイミング同期装置の構成概念図で、この光パケット先頭タイミング同期装置４０は、光パケットを分岐することなく先頭タイミング同期信号発生回路４１に入力し、先頭タイミング同期信号発生回路４１からの出力を２分岐してその一方を遅延装置４２を介して先頭タイミング同期信号発生回路４１にフィードバックして先頭タイミング同期信号発生回路４１のリセット信号とする構成とされている。
【００３１】
しかし、このリセット方法では、パケットレートが時間的に変動する非同期の光パケット列に対応することはできない。既に説明したように、図１に示した光パケット先頭タイミング同期装置１０が、入力光パケットを２分岐し、その一方の光パケットを光遅延線１３を介して先頭タイミング同期信号発生回路１１に導くとともに、他方の光パケットをリセット信号発生回路１２に導き、リセット信号発生回路１２からの出力信号を先頭タイミング同期信号発生回路１１のリセット信号として用いるように構成されているのは、非同期の光パケット列に対応可能とするためである。
【００３２】
図５および図６は、本発明の光パケット先頭タイミング同期装置に用いられるリセット信号発生回路の第１および第２の構成概念図である。図５に示した第１の構成のリセット信号発生回路５０は、応答の時定数（帯域の逆数）がＴＲＳの値をもつ光受信回路５１と立ち上がり検出型パルス化回路５２とを直列に接続して構成されており、図６に示した第２の構成のリセット信号発生回路６０は、時定数ＴＲＳの光受信回路６１とレベル識別回路６２とを直列に接続して構成されている。
【００３３】
立ち上がり検出型パルス化回路５２は、例えば、図７に示した構成とすることが可能である。すなわち、この立ち上がり検出型パルス化回路５２は、入力信号が入力されるレベル識別回路７１と出力信号を出力するＡＮＤ論理回路７２とが２本の信号線で接続され、その一方の信号線は非反転出力を送信し、他方の信号線は電気遅延線７３が挿入されて反転出力を送信するように構成されている。なお、図７に示した構成のパルス化回路を用いる場合には、第１の構成の回路は、第２の構成の回路をも包含するものとなる。
【００３４】
時定数ＴＲＳを、光パケット内に含まれる最長のゼロ連続時間よりも長くなるように、かつ、光パケット同士の間に設けられるどのガードタイムよりも短くなるように設定した場合は、これらのリセット信号発生回路の動作波形は図８で示すようになる。
【００３５】
図８（ａ）は、入力光パケットの波形であり、ここでは、パケット長およびパケット間隔がまちまちな、３つのパケットが入力される場合を図示している。また、最長のゼロビット連続が第１の入力パケット内にあるとともに、最短のガードタイムが第１および第２の入力パケット間のガードタイムである場合が図示されている。
【００３６】
図８（ｂ）は、図８（ａ）に示した入力パケット列に対する、時定数ＴＲＳの光受信回路の出力を示している。光受信回路は、パケット内の光パルスを受けると信号を発生し、発生した信号は、光パルス入力のない期間中（パケット内のゼロビット入力中およびガードタイム中）に、時定数ＴＲＳで減衰する。上述したＴＲＳの設定により、任意のガードタイムにおける信号の減衰は、どのパケット入力中の信号の減衰よりも大きくなる。言い換えると、任意のガードタイムにおける出力信号の最低レベルは、どのパケット入力中の出力信号の最低レベルよりも小さくなる。従って、後段の電圧識別回路の識別レベルを適当に設定することにより、１個の入力光パケットに対して、１個の、各パケットの入力期間中持続する矩形波信号を得ることができる。
【００３７】
図８（ｃ）および図８（ｄ）は、この矩形波信号を示す図である。これらは、各々、電圧レベル識別回路からの非反転出力（図８（ｃ））および反転出力（図８（ｄ））に相当する。図中に示されるように、この矩形波信号の持続時間は、およそ、各パケットの持続時間に時定数ＴＲＳを加えた値となる。図６で示した第２の構成のリセット信号発生回路は、この図８（ｃ）または図８（ｄ）の矩形波信号を出力とする。
【００３８】
図８（ｅ）は、識別回路からの非反転出力信号の立ち上がりを検出したパルス信号を示す図である。出力パルス幅は適当に設定され、この図中ではＴＷＲＳと表示されている。上述したＴＲＳの設定により、この図８（ｅ）で示されているパルス信号は、１個の入力光パケットに対して１個ずつ発生し、パルス幅ＴＷＲＳの電気パルス列を形成する。
【実施例１】
【００３９】
図９は、第１の構成のリセット信号発生回路５０と光伝導型Ｓ／Ｈ回路２０とを用いて構成した光パケット先頭タイミング同期装置９０の構成（および入出力波形）を説明するための図であり、図１０は、この装置構成におけるタイミングチャートを説明するための図である。なお、この装置構成では、図８（ｅ）に示した波形のパルス信号をリセット信号として用いることとしている。
【００４０】
この光パケット先頭タイミング同期装置９０の正常動作の条件は、各ガードタイムごとに、その期間中において、リセット動作（ホールドされた電荷を放電するリセット用ＦＥＴ（図２参照）へのリセット信号の供給）が開始され、かつ、終了されることである。図９において、ｔｉ、ｔｒｓおよびｔｓは、各々、光伝導型Ｓ／Ｈ回路２０への光パケットの入力タイミング、リセット開始タイミングおよび光伝導型Ｓ／Ｈ回路２０のセットタイミングを示しており、τ１は、光伝導型Ｓ／Ｈ回路２０の前に挿入される固定光遅延線１３での遅延値を示している。
【００４１】
このとき、上述のＴＷＲＳおよびτ１を以下のように設定しておく。すなわち、ＴＷＲＳは最短ガードタイムよりも短く設定し、τ１はτ１＝ＴＷＲＳ＋Δ（Δは微小な正値）となるように設定する。これらの設定により、１つ前の光パケット受信により発生したステップ信号は、その最終光パルスの受信後のガードタイム中、時刻ｔｒｓにリセットされ、かつ、ｔｉ＝ｔｒｓ＋τ１＝ｔｒｓ＋ＴＷＲＳ＋Δとなるから、リセット動作は光パケットの先頭光パルスの受信直前に終了することとなる。
【００４２】
このリセット動作は、光パケットが到来するごとに、そのパケット自身に基づいて発生される信号により自動的に実行されるため、非同期パケット列の入力に対しても、装置は正常に動作する。
【００４３】
なお、図１０において、ＳおよびＲは、各々、セットおよびリセットを表している。Ｓ／Ｈ回路を例に説明すると、リセット状態とは、上述のように、電荷を放電するためのＦＥＴが通電されている状態（ＦＥＴのゲートがオープンされている状態）であり、セット状態とは、ＦＥＴに電流が流れない状態（ＦＥＴのゲートがクローズされ、Ｓ／Ｈ回路が電荷ホールドすることの可能な状態）である。この図に示すように、上述の「リセット動作の終了」は、「セット動作の開始」と同義であり、Ｓ／Ｈ回路は、ガードタイム中に、リセットされ、更に、セットされ、その直後に、光パケットを受けてステップ信号を発生することとなる。
【００４４】
ここでは、リセット信号発生回路における信号の遅延時間を無視しているが、これは、ほぼ一定の値である。例えば、ＴＲＳを１ナノ秒に設定したリセット信号発生回路においては、その遅延時間の不確定さを高々１００ピコ秒以下とできる。従って、実際に回路を動作させるにあたっては、この「リセット信号発生回路の遅延時間＋不確定分」をτ１に付加することにより、回路は正常に動作する。
【実施例２】
【００４５】
図１１は、第２の構成のリセット信号発生回路６０と光伝導型Ｓ／Ｈ回路２０とを用いて構成した光パケット先頭タイミング同期装置１００の構成（および入出力波形）を説明するための図であり、図１２は、この装置構成におけるタイミングチャートを説明するための図である。
【００４６】
この光パケット先頭タイミング同期装置１００の正常動作の条件も、各ガードタイムごとに、その期間中において、リセット動作が開始され、かつ、終了されることである。なお、この装置構成では、図８（ｄ）に示した波形の矩形波信号をセット信号として用いることとしている。
【００４７】
既に説明したように、この矩形波信号は各パケットの入力期間中持続する信号であり、パケット入力のないガードタイム中は自動的に減衰・消滅する信号である。従って、この矩形波信号（図８（ｄ）ではゼロレベル部分）をセット信号として用いる（換言すれば、矩形波信号の時間的に途切れた部分をリセット信号として用いる）ことにより、パケット入力のないガードタイム中は、回路は常時リセットされた状態で待機している。
【００４８】
図１１において、τ２は、光伝導型Ｓ／Ｈ回路２０の前に挿入される固定光遅延線１３での遅延値を示している。この時、τ２をτ２＝Δ（Δは微小な正値）と設定する。この設定により、待機状態において光パケットが到来すると、まず、光伝導型Ｓ／Ｈ回路２０はリセット信号発生回路６０からの信号を受け、常時リセット状態からセット状態(Ｓ／Ｈ回路が電荷ホールドすることの可能な状態)にスイッチングされる。この直後に、光伝導型Ｓ／Ｈ回路２０は光パケットの先頭光パルスを受信し、ステップ信号の発生を行う。
【００４９】
光受信回路の時定数ＴＲＳはガードタイムより短く設定されているため、パケットが終焉すると、次のパケットが到来するまでのガードタイム中に、光受信回路からのセット信号が途切れ、Ｓ／Ｈ回路は自動的に常時リセットの状態に戻る。これにより動作が完結する。このように、この構成におけるリセット動作は、光パケットの終焉とともに自動的に行われ、また、セット動作は、到来したパケット自身を元とした信号を用いて自動的に実行される。従って、非同期パケット列の入力に対しても、装置は正常に動作する。
【００５０】
なお、ここでも、リセット信号発生回路における信号の遅延時間を無視しているが、これは、ほぼ一定の値である。上記と同様に、例えば、ＴＲＳを１ナノ秒に設定したリセット信号発生回路においては、その遅延時間の不確定さを高々１００ピコ秒以下とできる。従って、実際に回路を動作させるにあたっては、この「リセット信号発生回路の遅延時間＋不確定分」をτ２に付加することにより、回路は正常に動作する。
【実施例３】
【００５１】
ハイインピーダンス型の時定数ＴＲＳの光受信回路を用いて、図６に示した第２の構成のリセット信号発生回路を構成した。図１３は、このハイインピーダンス型の時定数ＴＲＳの光受信回路の構成を説明するための図で、この図において、Ｃpdは受光素子の容量、Ｒは負荷抵抗、Ｃiは出力バッファ回路の入力容量、Ｖ１とＶ２は電源電圧を表している。この回路構成における時定数ＴＲＳは、およそＲと（Ｃpd＋Ｃi）の積に等しい。但し、「１０％・９０％の遷移時間」でＴＲＳを定義する場合は、この積のおよそ２．２倍の値となる。
【００５２】
ここでは、ビットレート４０Ｇbit/sの任意長非同期パケット列に対応できるように、（Ｃpd＋Ｃi）を約０．１ｐＦ（ピコファラッド）に、Ｒを約１０ｋΩ（キロオーム）に設定し、時定数ＴＲＳを約１ナノ秒とした。この時定数の設定により、最長で４０bit程度の（持続時間約１ナノ秒の）連続するゼロビットを含む、４０Ｇbit/s光パケットを扱うことができる。また、前述したように、このリセット信号発生回路が出力する矩形波セット信号は、およそ、各パケットの持続時間に時定数ＴＲＳ（１ナノ秒）を加えた時間幅をもつため、パケット間のガードタイムが２ナノ秒程度以上与えられれば、リセット信号の時間幅を１ナノ秒程度以上確保することができる。このリセット信号の時間幅は、Ｓ／Ｈ回路を完全にリセットするのに充分である。
【００５３】
以上により、任意長非同期の４０Ｇbit/sパケット列に対応可能なリセット信号発生回路が構成された。なお、レベル識別回路には、１０Ｇbit/s対応のＧａＡｓ−ＩＣ（Integrated Circuit）を用いた。
【００５４】
一方、上記のリセット信号発生回路と組み合わせて用いる、先頭タイミング同期信号発生回路を以下のように構成した。先ず、図２に示した構成の光伝導型Ｓ／Ｈ回路を、１．５５ミクロン帯に感度をもつＩｎＧａＡｓを光吸収層としたＭＳＭ−ＰＤ（Metal-Semiconductor Metal Photodetector)、キャパシタ、およびＦＥＴ（Field-effect Transistor)からなる、ＩｎＰ基板上のモノリシック集積回路として作製した。ここで、ＦＥＴはリセット用のスイッチ、および、キャパシタ電圧を外部に取り出すための出力バッファを構成するのに用いた。
【００５５】
「モノリシック集積」とすることにより、ＭＳＭ−ＰＤに対する寄生容量をほとんどゼロとでき、この低容量化により、Ｓ／Ｈ回路の感度として、１パルス当り０．５ピコジュールの高感度の値を得ることができた。すなわち、先頭ビットのエネルギーが０．５ピコジュール以上であれば、第２パルス以降に無関係に、±２ピコ秒以内の高いタイミング精度でステップ信号を発生することができた。
【００５６】
次に、このＳ／Ｈ回路を用いて、図３に示す、光パルス発生型の先頭タイミング同期信号発生回路を構成した。ここで、立ち上がり検出型パルス化回路の構成は、図７に示す構成とし、レベル識別回路とＡＮＤ論理回路には、共に、１０Ｇbit/s対応のＧａＡｓ−ＩＣ（Integrated Circuit）を用いた。これにより、立ち上がり時間と立下がり時間が共に４０ps以下の電気パルスを発生することができた。半導体レーザダイオードは、ＤＦＢ（Distributed Feedback）レーザを用いた。これにより、入力光パケットの先頭ビットに対して、±２ピコ秒の精度でタイミング同期した、パルス幅１０ピコ秒の単一光パルスを発生することができた。
【００５７】
このようなリセット信号発生回路の使用により、パケット間のガードタイムが２ナノ秒以上確保される限り、４０Ｇbit/sパケットの入力タイミングが如何なるものであっても、また、パケット長が如何なるものであっても、さらには、パケット内に４０bit程度の連続するゼロビットが含まれていても、タイミング光パルスは正常に発生された。
【００５８】
本実施例においては、時定数ＴＲＳの光受信回路の構成として、図１３のようなハイインピーダンス型の回路を用い、光受光部のＣＲ時定数を調整することによりＴＲＳの設定を行ったが、同じ回路構成を用いる場合であっても、後段のバッファ回路の帯域を調整することにより、本発明の目的に適う受信回路を構成することができる。また、図１４のような負帰還型の回路やその他の構成の回路を用いることも可能である。
【００５９】
上記の実施例においては、光パケットのビットレートを４０Ｇbit/sとしたが、ビットレートはこれに限らない。また、上記の実施例においては、パケットおよびパケット列のフォーマットを、パケット内に含まれる連続ゼロビット数が４０程度以下、パケット間のガードタイムが２ナノ秒程度以上、としたが、これらはパケットのビットレートに依存し、また、相互にも依存しあう量（許容する連続ゼロビット数を制限すればより短いガードタイムが許容される）であり、フォーマットはこれに限らない。
【００６０】
以上説明したように、本発明により、ステップ信号の発生を利用したパケット同期方法を実行する際に必要な、ステップ信号のリセット方法および装置が提供される。特に、パケット長やパケットレートが時間的に変動する場合にも適用が可能な、任意長、非同期の光パケットに対応可能なリセット方法（光パケット先頭タイミング同期方法）およびその装置（光パケット先頭タイミング同期装置）を提供することが可能となる。これにより、４０Ｇbit/sを超える高速非同期任意長バースト光パケットの処理が可能となり、大容量光パケットスイッチネットワークの構築に寄与することができる。
【産業上の利用可能性】
【００６１】
本発明は、任意長、非同期の光パケットに対応可能なリセット方法（光パケット先頭タイミング同期方法）およびその装置（光パケット先頭タイミング同期装置）の提供を可能とする。
【図面の簡単な説明】
【００６２】
【図１】本発明の光パケット先頭タイミング同期装置の構成を説明するための図である。
【図２】先頭タイミング同期信号発生回路の構成例を説明するための図である。
【図３】先頭タイミング同期信号発生回路の構成例を説明するための図である。
【図４】光パケット先頭タイミング同期装置の構成例を説明するための図である。
【図５】第１の構成のリセット信号発生回路を説明するための図である。
【図６】第２の構成のリセット信号発生回路を説明するための図である。
【図７】立ち上がり検出型パルス化回路の構成例を説明するための図である。
【図８】リセット信号発生回路の動作波形を説明するための図である。
【図９】光パケット先頭タイミング同期装置の構成（および入出力波形）を説明するための図である。
【図１０】光パケット先頭タイミング同期装置の動作タイミングチャートである。
【図１１】光パケット先頭タイミング同期装置の構成（および入出力波形）を説明するための図である。
【図１２】光パケット先頭タイミング同期装置の動作タイミングチャートである。
【図１３】時定数ＴＲＳの光受信回路の構成例を説明するための図である。
【図１４】時定数ＴＲＳの光受信回路の構成例を説明するための図である。
【符号の説明】
【００６３】
１０、４０、９０、１００  光パケット先頭タイミング同期装置
１１、４１  先頭タイミング同期信号発生回路
１２、５０、６０  リセット信号発生回路
１３  光遅延線
２０  光伝導型Ｓ／Ｈ回路
２１  ホールドキャパシタ
３１  光伝導型Ｓ／Ｈ回路
３２  立ち上がり検出型パルス化回路
３３  半導体レーザ
４２  遅延装置
５１、６１  光受信回路
５２  立ち上がり検出型パルス化回路
６２  レベル識別回路
７１  レベル識別回路
７２  ＡＮＤ論理回路
７３  電気遅延線
【図１】
2005142749.tif 000003
【図２】
2005142749.tif 000004
【図３】
2005142749.tif 000005
【図４】
2005142749.tif 000006
【図５】
2005142749.tif 000007
【図６】
2005142749.tif 000008
【図７】
2005142749.tif 000009
【図８】
2005142749.tif 000010
【図９】
2005142749.tif 000011
【図１０】
2005142749.tif 000012
【図１１】
2005142749.tif 000013
【図１２】
2005142749.tif 000014
【図１３】
2005142749.tif 000015
【図１４】
2005142749.tif 000016