(57)【要約】【課題】  入力電圧が起動時や動作時の低い電圧からゆっくり上昇した場合に、動作電圧範囲の異なる２つのＵＶＬＯで、低い電圧で動作する側のＵＶＬＯ解除電圧を超えても、高い電圧で動作する側のＵＶＬＯ検出遅延時間のために制御回路が誤動作し、出力電圧が不安定になる。【解決手段】  高い電圧で動作する側のＵＶＬＯ検出遅延時間よりも長い時間で、低い電圧で動作する側のＵＶＬＯ解除遅延時間を設けることにより、入力電圧が低い場合でも出力電圧が不安定になることを防ぐ。【選択図】  図１
2005328589.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧の第１の電圧値を検出する第１の低電圧時動作停止回路と、
前記入力電圧の前記第１の低電圧時動作停止回路の第１の電圧値よりも低い第２の電圧値を検出する第２の低電圧時動作停止回路を備え、
前記第１、第２の低電圧時動作停止回路の検出出力により動作を停止するスイッチングレギュレータ制御回路において、
前記第１の低電圧時動作停止回路と前記第２の低電圧時動作停止回路のどちらか一方が必ず動作し、入力電圧の電圧値を監視することを特徴としたスイッチングレギュレータ制御回路。
【請求項２】
前記第１の低電圧時動作停止回路は前記入力電圧の所定の電圧値を検出して第１の解除信号を出力し、
前記第２の低電圧時動作停止回路は前記所定の電圧値よりも低い電圧値を検出して第２の解除信号を出力し、
前記第２の解除信号は前記第１の低電圧時動作停止回路の動作後に出力されることを特徴とした請求項１記載のスイッチングレギュレータ制御回路。
【請求項３】
請求項１および請求項２に示す、スイッチングレギュレータ制御回路を用いたスイッチングレギュレータ制御用半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は起動時や動作時の入力電源が低い場合において、スイッチング動作を停止させ誤動作を回避する事が可能なスイッチングレギュレータの制御回路に関する。
【背景技術】
【０００２】
従来のスイッチングレギュレータは、図３の回路図に示されるように、主にインダクタ２０２とスイッチ素子２０３と整流素子２０４と平滑用コンデンサ２０５と出力電圧制御回路２０７および動作制御用論理回路２０８および第１の低電圧時動作停止回路（以下、ＵＶＬＯ１回路）２０９および第２の低電圧時動作停止回路（以下、ＵＶＬＯ２回路）２１０で構成され、装置２０６に安定した出力電圧を供給する。入力電圧はＵＶＬＯ１回路２０９とＵＶＬＯ２回路２１０で監視しており、入力電圧が低く正常なスイッチング動作を行えない場合は、ＵＶＬＯ１回路２０９またはＵＶＬＯ２回路２１０が動作制御用論理回路２０８に信号を送り、出力電圧制御回路２０７はＯＦＦしスイッチング動作を停止する。
【０００３】
ＵＶＬＯ１回路２０９において、入力電圧ＶＩＮは減衰器２１１により減衰され、基準電圧源２１２の電圧とコンパレータ２１３で比較される。コンパレータ２１３は入力電圧ＶＩＮが既知の検出電圧ＶＩＮ１以下になった場合はＨｉ信号を出力し、入力電圧が既知の解除電圧以上になった場合はＬｏ信号を出力する。一般的に入力電圧のノイズを除去するため検出電圧と解除電圧は電圧検出にヒステリシスを持たせ異なるように設定する。この場合、解除電圧＞検出電圧で数十〜数百mVのヒステリシスを与える。
【０００４】
コンパレータ２１３の出力はＬｏ信号からＨｉ信号に切り替わる場合に検出遅延回路２１４により一定の遅延時間後に動作制御用論理回路２０８へＨｉ信号を伝達する。検出遅延回路２１４はVINのノイズ除去のため必要であり、遅延時間を持たせ、一瞬のノイズで瞬間的にVINが検出電圧を下回った場合、これを除去するフィルタの役割を有する。
【０００５】
また、基準電圧源２１２やコンパレータ２１３を正常に動作させるために、ＵＶＬＯ１回路２０９は所定の入力電圧以上、例えば入力電圧ＶＩＮが２Ｖ以上といった電圧範囲で動作する。よってＵＶＬＯ１回路２０９の検出電圧は前記入力電圧範囲で設定される。（例えば２Ｖに設定されている）
ＵＶＬＯ２回路２１０は低電圧検出回路２１５により既知の検出電圧以下になった場合はＨｉ信号を出力し、入力電圧が既知の解除電圧以上になった場合はＬｏ信号を出力する。
上記既知の検出電圧と解除電圧は、ＵＶＬＯ１回路２０９の場合と同じく一般的にはヒステリシスを持たせることがあるので異なるが、ＵＶＬＯ２回路２１０の場合は簡易的な回路構成で構成することが多いので、実際はヒステリシス無しで検出電圧＝解除電圧となる場合もある。ＵＶＬＯ２回路２１０は、回路設計の狙い値を変えて例えば入力電圧が１Ｖ以上といった低い電圧で動作することができる回路ブロックとし、ＵＶＬＯ２回路２１０の解除電圧は前記入力電圧範囲（例えば１Ｖ）で設定される。
【０００６】
ここで、ＵＶＬＯ１回路２０９の検出電圧はＵＶＬＯ２回路２１０の解除電圧より高く設定され、ＵＶＬＯ１回路２０９の検出電圧をＤＶ１、解除電圧をＲＶ１、およびＵＶＬＯ２回路２１０の検出電圧をＤＶ２、解除電圧をＲＶ２とすると、ＤＶ２＜ＲＶ２＜ＤＶ１＜ＲＶ１となる。
【０００７】
入力電圧が起動時や動作時に低い場合からすばやく上昇する場合には、まずＵＶＬＯ２回路２１０が動作範囲になり低い電圧であることを検出するＨｉ信号を伝達した状態でＵＶＬＯ１回路２０９が動作範囲になり低い電圧であることを検出するＨｉ信号を伝達する。その後入力電圧が上昇するとＵＶＬＯ２回路２１０が解除電圧に達しＨｉ信号からＬｏ信号を出力する。上記の電圧期間では、ＵＶＬＯ１回路２０９とＵＶＬＯ２回路２１０のどちらか一方が動作し、入力電圧を監視している（例えば、特許文献１参照。）。
【特許文献１】特開２０００−７５９４０
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、従来のスイッチングレギュレータは、ＵＶＬＯ１回路２０９に検出遅延回路２１４があるため、入力電圧が起動時や動作時の低い電圧から徐々に上昇した場合に、ＵＶＬＯ２回路２１０の解除電圧を超えてもＵＶＬＯ１回路２０９の検出遅延時間は検出信号を出力しておらず、出力電圧制御回路２０７が誤動作し出力電圧が不安定になる問題があった。
【０００９】
図４はこの不安定状態を示した動作説明図である。
【００１０】
入力電圧ＶＩＮが低い電圧から徐々に上昇した場合を示している。Ａ点で入力電圧ＶＩＮが印加され、徐々に上昇していくと、先ずＵＶＬＯ２回路２１０が動作し、出力をＨｉにする。その後更にＶＩＮが上昇し、例えば１VといったＵＶＬＯ２回路２１０の解除電圧に達すると、Ｂ点のように出力がＨｉからＬｏへ変化し誤動作防止機能が解除される。
【００１１】
一方このときＵＶＬＯ１回路２０９の検出遅延時間は検出信号を出力していないため、ＵＶＬＯ１回路２０９のコンパレータ２１３が検出電圧を検出したのち検出遅延回路２１４により設定される所定の時間後にＵＶＬＯ１回路２０９の出力がＨｉとなるＣ点までの期間、ＥＸＴ出力（制御回路２０７の出力）が発生するためスイッチ素子２０３が駆動し、ＶＯＵＴ（装置２０６に与えられる電圧）は不安定となってしまう。ここで図４の誤動作防止回路１、２のＨｉの時の出力が徐々に上がっているのは入力電圧の立ち上がり過程であるからである。
【課題を解決するための手段】
【００１２】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、入力電圧の第１の電圧値を検出する第１の低電圧時動作停止回路と、前記入力電圧の前記第１の低電圧時動作停止回路の第１の電圧値よりも低い第２の電圧値を検出する第２の低電圧時動作停止回路を備え、前記第１、第２の低電圧時動作停止回路の検出出力により動作を停止するスイッチングレギュレータ制御回路において、前記第１の低電圧時動作停止回路と前記第２の低電圧時動作停止回路のどちらか一方が必ず動作し、入力電圧の電圧値を監視することを特徴とする。
【００１３】
また、前記第１の低電圧時動作停止回路は前記入力電圧の所定の電圧値を検出して第１の解除信号を出力し、前記第２の低電圧時動作停止回路は前記所定の電圧値よりも低い電圧値を検出して第２の解除信号を出力し、前記第２の解除信号は前記第１の低電圧時動作停止回路の動作後に出力されることを特徴とする。
【００１４】
この発明によれば、入力電圧値の変動に関わらず、いかなる場合でも正常なスイッチング動作をおこなえるスイッチングレギュレータ制御回路が実現できる。
【発明の効果】
【００１５】
本発明ではスイッチングレギュレータ制御回路において、入力電圧に関わらず、いかなる場合でも正常なスイッチング動作をおこなえる効果がある
【発明を実施するための最良の形態】
【００１６】
以下に、本発明を図面に基づいて説明する。図１は本発明の実施例を示すスイッチングレギュレータ制御回路を示したものである。
【００１７】
インダクタ１０２とスイッチ素子１０３と整流素子１０４と平滑用コンデンサ１０５と出力電圧制御回路１０７と動作制御用論理回路１０８とＵＶＬＯ１回路１０９は従来例と同様である。ＵＶＬＯ２回路１１０の低電圧解除回路１１５は従来例の低電圧検出回路２１５と同じ回路であり、入力電圧が既知の解除電圧以上になった場合にＬｏ信号を出力する。
【００１８】
ＵＶＬＯ２回路１１０の解除遅延時間は、ＵＶＬＯ１回路１０９が検出信号Ｈｉを出力する時間よりも解除信号Ｌｏの出力が遅くなるように設定される。
ＵＶＬＯ１回路１０９はＵＶＬＯ２回路１１０がＬｏを出力する前に検出遅延時間が終了しＨｉ信号を出しているため、動作制御用論理回路１０８は出力電圧制御回路１０７のスイッチング動作を停止させたままである。
図１に示した回路によって、図２のように入力電圧が起動時や動作時の低い電圧からゆっくり上昇した場合でも、安定したスイッチング動作を行える電圧まで制御回路の停止を解除することなく、出力電圧が不安定になることはない。
【００１９】
図２は本発明における動作説明図であり、入力電圧ＶＩＮが低い電圧から徐々に上昇した場合を示している。
【００２０】
図中Ａ点で入力電圧ＶＩＮを印加し、徐々に上昇させていく。入力電圧ＶＩＮが、例えば１VといったＵＶＬＯ２回路１１０の解除電圧に達すると、低電圧解除回路１１５からＬｏの解除信号が出力されるが、その解除信号は解除遅延回路１２１によりＵＶＬＯ１回路１０９の検出遅延時間が終了し、ＵＶＬＯ１回路１０９から検出信号が出力された（Ｃ点）後に出力され、ＵＶＬＯ２回路１１０が解除信号を出力する。（D点）
これにより入力電圧の起動状態においてもＵＶＬＯ１回路１０９が解除するまで（Ｅ点）、ＥＸＴ出力（制御回路２０７の出力）が発生することがないためスイッチ素子２０３はオフ制御のままであり、ＶＯＵＴ（装置２０６に与えられる電圧）を安定させることができる。
【００２１】
図５は図１の解除遅延回路１２１の実施例を明らかにした実施例を示す。
上記のように低電圧解除回路１１５は入力電圧が既知の解除電圧以上になった場合にＬｏ信号を出力する。
このときトランジスタ１１７がＯＦＦするため定電流１１６はコンデンサ１１８を充電し、一定時間後にトランジスタ１２０はＯＮになり、ＵＶＬＯ２回路１１０の出力はＬｏを出力する。この実施例において解除遅延時間は主としてコンデンサ１１８の容量値によって設定される。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例であるスイッチングレギュレータ制御回路図の説明図である。
【図２】図１に示すスイッチングレギュレータ制御回路の動作説明図である。
【図３】従来のスイッチングレギュレータ制御回路図の説明図である。
【図４】図３に示すスイッチングレギュレータ制御回路の動作説明図である。
【図５】本発明の実施例であるスイッチングレギュレータ制御回路図の解除遅延回路の説明図である
【符号の説明】
【００２３】
１０１、２０１    入力電源
１０２、２０２    インダクタ
１０３、２０３    スイッチ素子
１０４、２０４    整流素子
１０５、２０５    平滑用コンデンサ
１０６、２０６    装置
１０７、２０７    出力電圧制御回路
１０８、２０８    動作制御用論理回路
１０９、２０９    ＵＶＬＯ１回路
１１０、２１０    ＵＶＬＯ２回路
１１１、２１１    減衰器
１１２、２１２    基準電圧源
１１３、２１３    コンパレータ
１１４、２１４    検出遅延回路
１１５    低電圧解除回路
２１５    低電圧検出回路
１１６    定電流Ａ
１１７    トランジスタＡ
１１８    コンデンサ
１１９    定電流Ｂ
１２０    トランジスタＢ
１２１    解除遅延回路
【図１】
2005328589.tif 000003
【図２】
2005328589.tif 000004
【図３】
2005328589.tif 000005
【図４】
2005328589.tif 000006
【図５】
2005328589.tif 000007