(57)【要約】【課題】  占有する領域を低減するなどの利点を有するマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータのシステム及び該コンバータの出力方法を提供する。【解決手段】  本発明のマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータのシステムは、マルチ・チャネル・デジタル・オーディオ入力をマルチ・チャネル・アナログ・オーディオ出力に変換するマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータと、前記マルチ・チャネル・アナログ・オーディオ出力の帯域外雑音の残存像を減衰し、前記マルチ・チャネル・アナログ・オーディオ出力を再構成する、複数の高次ローパス・フィルタと、を備える。【選択図】  図２
2005123713.tif 000002
【特許請求の範囲】
【請求項１】
マルチ・チャネル・デジタル・オーディオ入力をマルチ・チャネル・アナログ・オーディオ出力に変換するマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータと、
前記マルチ・チャネル・アナログ・オーディオ出力の帯域外雑音の残存像を減衰し、該マルチ・チャネル・アナログ・オーディオ出力を再構成する、複数の高次ローパス・フィルタと、
を備えるマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータのシステム。
【請求項２】
前記マルチ・チャネル・アナログ・オーディオ出力はマルチ・チャネル・アナログ階段波出力を含み、
複数の前記高次ローパス・フィルタは複数の高次ＲＣフィルタを含む、
請求項１に記載のシステム。
【請求項３】
前記マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータが、
チャネル各々が要する電圧レベルを提供する共有抵抗列と、
Ｍビット変調デジタル入力信号を受信し、２Mデジタル信号を出力する複数のデコーダと、
前記共有抵抗列と複数の前記デコーダとに接続されている複数のスイッチと、
選択された電圧レベルを出力する複数のバッファと、
を備え、
複数の前記スイッチが前記抵抗列の電圧レベルの一に対応し、
前記２Mデジタル信号の一のみが対応する前記スイッチの一をオンにし、信号を出力する、
請求項１に記載のシステム。
【請求項４】
一のサンプリング・レートのマルチ・チャネル・デジタル・オーディオ入力を、該入力サンプリング・レートのＲ倍のマルチ・チャネル・デジタル・オーディオ出力に変換する補間器と、
マルチ・チャネル・デジタル・オーディオ入力を、マルチ・チャネル・アナログ・オーディオ出力に変換するマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータと、
前記マルチ・チャネル・アナログ・オーディオ出力の帯域外雑音の残存像を減衰し、該マルチ・チャネル・アナログ・オーディオ出力を再構成する、複数の低次ローパス・フィルタと、
を備えるマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータのシステム。
【請求項５】
前記補間器は時分割補間器であり、
前記マルチ・チャネル・アナログ・オーディオ出力は、マルチ・チャネル・アナログ階段波出力であり、
複数の前記低次ローパス・フィルタは複数の一次ＲＣフィルタである、
請求項４に記載のシステム。
【請求項６】
前記マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータは、
チャネル各々が要する電圧レベルを供給する共有抵抗列と、
Ｍビット変調デジタル入力信号を受信し、２Mデジタル信号を出力する複数のデコーダと、
前記共有抵抗列と複数の前記デコーダとに接続されている複数のスイッチと、
選択された電圧レベルを出力する複数のバッファと、
を備え、
複数の前記スイッチの各々は前記共有抵抗列の一の電圧レベルに対応し、
前記２Mデジタル信号の一のみが対応する前記スイッチの一をオンにし、信号を出力する、
請求項４に記載のシステム。
【請求項７】
一のサンプリング・レートにおけるマルチ・チャネル・デジタル・オーディオ入力を、補間器により、前記入力サンプリング・レートのＲ倍のマルチ・チャネル・デジタル・オーディオ出力に変換し、
マルチ・チャネル・デジタル・オーディオ出力が短いサンプリング・ワード長及びハイ・パス量子化雑音を備えるように、該マルチ・チャネル・デジタル・オーディオ出力を変調し、
マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータを使用することにより、前記マルチ・チャネル・デジタル・オーディオ出力を、マルチ・チャネル・アナログ・オーディオ出力に変換し、
前記マルチ・チャネル・アナログ・オーディオ再構成出力を完成するために、前記マルチ・チャネル・アナログ・オーディオ出力の帯域外雑音の残存像を減衰する、
マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータの出力方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチ・チャネル・オーディオ・デジタル／アナログ・コンバータに係り、詳細には、高分解能マルチ・チャネル共有抵抗列(resistor-string)デジタル／アナログ・コンバータのシステム及び該コンバータの出力方法に関する。
【背景技術】
【０００２】
オーディオのデジタル／アナログ変換の技術分野において、変換レートは一般的に低く、しかしながら、（変換が）正確であることへの要求度は高い。また、オーディオ・アプリケーション仕様への、マルチ・チャネル再生の需要は、従前よりも大きくなっている。したがって、製品競争力（すなわち、低価格）を維持しつつ、（変換が）正確であること、及び、マルチ・チャネル出力性能を有すること、という目的を達成することが求められる。
【０００３】
（変換の）正確さを求める仕様において最も重要な事項は、ダイナミック・レンジ（ＤＲ）と、信号対雑音及び歪み比（ＳＮＤＲ : signal-to-noise-plus-distortion ratio）と、である。ダイナミック・レンジはデジタル／アナログ・コンバータにおいて生成される雑音として定義され、信号対雑音及び歪み比はコンバータの線形性として示される。デジタル／アナログ・コンバータにはいくつかの種類がある。変換レートにより分類すると２つのデバイス（コンバータ）があり、一方はナイキスト比(Nyquist-rate)コンバータであり、もう一方はオーバー・サンプリング(over-sampled)・コンバータである。
【０００４】
ナイキスト比コンバータにおいて、一般的な実装の一方は、いわゆる抵抗列分圧デジタル／アナログ・コンバータ（resistor string voltage division ＤＡＣｓ : digital-to-analog converters）であり、もう一方は、抵抗列デジタル／アナログ・コンバータである。抵抗列コンバータの主要な欠点は、列抵抗の適合がＶＬＳＩ技術によって制限されることである。列抵抗の抵抗不適合は（製造）プロセスにおけるばらつきにより生じ、抵抗列分圧の正確さにダイレクトに影響する。不適正な分圧は抵抗列デジタル／アナログ・コンバータのＳＮＤＲに悪い影響を与える。したがって、抵抗列デジタル／アナログ・コンバータは高分解能デジタル／アナログ・コンバータではあまり使用されない。
【０００５】
しかしながら、抵抗列デジタル／アナログ・コンバータはいくつかの利点を有している。利点の１つは、デバイス（コンバータ）が高ダイナミック・レンジを提供することができることである。抵抗列デジタル／アナログ・コンバータの雑音源(primary noise source)は、主に抵抗列熱雑音、切替及び出力バッファ熱雑音及び１／ｆ雑音である。したがって、雑音レベルは極めて低く、ダイナミック・レンジの特性は極めてよい。抵抗列デジタル／アナログ・コンバータのさらなる利点は、デバイス（コンバータ）が高速で動作することができるため、これにより、高サンプリング・レート変換アプリケーションの機能を達成することができることである。
【０００６】
メジャーなオーバー・サンプリング・デジタル／アナログ・コンバータとしてシグマ・デルタ・デジタル／アナログ・コンバータがあり、このデバイス（コンバータ）は市場の多くを占有する。
【０００７】
図１は、従来技術における一般的なシングル・チャネル・シグマ・デルタ・デジタル／アナログ・コンバータを示す。入力のバイナリ・ディジットはＮビット・ナイキスト比ＰＣＭデジタル・オーディオ・ソースであってよい（Ｎは１６、１８、２０、又は、２４であってよい）。サンプリング・レートＦN＿ｉｎは、サンプリング・レートをＲ倍に増大するように、補間器１００により補間され、ＲＦN＿ｉｎとされる。ＮビットＲＦN＿ｉｎデータは、シグマ・デルタ・モジュレータ１１０によりＭビット／サンプリングにワード長を低減される。ＭはＮより小さい数値である。プロシージャにおいて生成された量子化雑音はループを介してベースバンドの外側の高周波にシフトされる。
【０００８】
続いて、シグマ・デルタ・モジュレータ１１０のＭビット出力はＭビット・デジタル／アナログ・コンバータにより階段波アナログ信号に変換される。最後に、スイッチ・キャパシタ・ローパス・フィルタ１３０及び連続系ローパス・フィルタ１４０により、階段波アナログ信号の帯域外雑音はフィルタリングされ、これにより、アナログ・オーディオ信号が再構成される。しかしながら、1ビット・シグマ・デルタ・デジタル／アナログ・コンバータは不安定になりやすく、高クロック・レートを発生しやすい。高クロック・レートは、高分解能及び高帯域を要求するデジタル／アナログ・コンバータ・アプリケーションの適用を制限する。
【０００９】
さらに、オーディオ・アンプにより生成される現象を破壊しないように、雑音を十分低減するように、該雑音を除去するために、デジタル／アナログ・コンバータ出力が高次(high-order)ローパス・フィルタを要するような、シグマ・デルタ・モジュレータ・ステージにおいて、実質的な帯域外量子化雑音が生成される。これにより、混変調(inter-modulation)及び高調波歪み(harmonic distortion)が生じる。これらは、出力品質に重大な影響を与えることが知られている。(ＭＡＳＨ  ＤＡＣを含む）マルチ・ビット・シグマ・デルタ・デジタル／アナログ・コンバータは上記不安定性、高クロック・レート発生の問題を解決し、ローパス・フィルタ後に要求されるステージを減らすことができる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
一般に、シグマ・デルタ変調による変調後のマルチ・ビット・シグマ・デルタ・デジタル／アナログ・コンバータのビット数は５ビット以下である。したがって、極めて高レベルの帯域外量子化雑音電力のＳＣＦステージを省くことはできない。低雑音ＳＣＦの設計はシグマ・デルタ・デジタル／アナログ・コンバータの全体的な性能のキーとなる。
【００１１】
さらに、マルチ・チャネル・アプリケーションにおいて、競争力を増すためにコストを低減する方法が問題となるため、従来のシグマ・デルタ・デジタル／アナログ・コンバータのＳＣＦを使用することは困難である。
【課題を解決するための手段】
【００１２】
上記記載した課題を解決するために、本発明は新規なマルチ・チャネル・オーディオ・デジタル／アナログ・コンバータのシステム、及び、該コンバータの方法を提供する。
【００１３】
本発明はマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータのシステムを提供する。該システムは、一のサンプリング・レートのマルチ・チャネル・デジタル・オーディオ入力を該入力サンプリング・レートのＲ倍のマルチ・チャネル・デジタル・オーディオ出力に変換する補間器と、短いサンプリング・ワード長及びハイ・パス量子化雑音を有するマルチ・チャネル・デジタル・オーディオ出力になるように、該マルチ・チャネル・デジタル・オーディオ出力を変調するモジュレータと、マルチ・チャネル・デジタル・オーディオ出力をマルチ・チャネル・アナログ・オーディオ出力に変換するマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータと、マルチ・チャネル・アナログ・オーディオ再構成出力を完成するために、該マルチ・チャネル・アナログ・オーディオの帯域外雑音の残存像(image)を減衰する複数のフィルタと、を備える。
【００１４】
補間器は時分割補間器、モジュレータは時分割シグマ・デルタ・モジュレータ、マルチ・チャネル・アナログ・オーディオ出力はマルチ・チャネル・アナログ階段波出力、複数のフィルタは複数の一次ＲＣフィルタであってよい。マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータは、各々のチャネルが要する電圧レベルを提供する共有抵抗列と、Ｍビット変調デジタル入力信号を受信し、２Mデジタル信号を出力する複数のデコーダと、該共有抵抗列及び複数の該デコーダに接続される複数のスイッチと、選択された電圧レベルを出力する複数のバッファと、を備えている。複数のスイッチの各々は共有抵抗列の電圧レベルの一に対応し、２Mデジタル信号の一は対応するスイッチの一をオンにし、信号を出力する。
【００１５】
マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータのシステムは、一のサンプリング・レートのマルチ・チャネル・デジタル・オーディオ入力を該入力サンプリング・レートのＲ倍のマルチ・チャネル・デジタル・オーディオ出力に変換する時分割補間器と、短いサンプリング・ワード長及びハイ・パス量子化雑音を有するマルチ・チャネル・デジタル・オーディオ出力になるように、該マルチ・チャネル・デジタル・オーディオ出力を変調する時分割シグマ・デルタ・モジュレータと、マルチ・チャネル・デジタル・オーディオ出力をマルチ・チャネル・アナログ・オーディオ出力に変換するマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータと、マルチ・チャネル・アナログ・オーディオ再構成出力を完成するために、該マルチ・チャネル・アナログ・オーディオの帯域外雑音の残存像を減衰する複数の一次ローパス・フィルタと、を備える。
【００１６】
マルチ・チャネル・アナログ・オーディオ出力はマルチ・チャネル・アナログ階段波出力である。マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータは、チャネルの各々が要する電圧レベルを提供する共有抵抗列と、Ｍビット変調デジタル入力信号を受信し、２Mデジタル信号を出力する複数のデコーダと、該共有抵抗列及び複数の該デコーダに接続される複数のスイッチと、選択された電圧レベルを出力する複数のバッファと、を備えている。複数のスイッチの各々は共有抵抗列の電圧レベルの一に対応し、２Mデジタル信号の一は対応するスイッチの一をオンにし、信号を出力する。
【００１７】
本発明は、マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータの出力方法を開示する。該方法は、一のサンプリング・レートにおけるマルチ・チャネル・デジタル・オーディオ入力を、補間器により、該入力サンプリング・レートのＲ倍のマルチ・チャネル・デジタル・オーディオ出力に変換し、マルチ・チャネル・デジタル・オーディオ出力が短いサンプリング・ワード長及びハイ・パス量子化雑音を備えるように、前記マルチ・チャネル・デジタル・オーディオ出力を変調し、マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータを使用することにより、前記マルチ・チャネル・デジタル・オーディオ出力をマルチ・チャネル・アナログ・オーディオ出力に変換し、マルチ・チャネル・アナログ・オーディオ再構成出力を完成するために、前記マルチ・チャネル・アナログ・オーディオの帯域外雑音の残存像を減衰する。マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータは、チャネルの各々が要する電圧レベルを提供する共有抵抗列と、Ｍビット変調デジタル入力信号を受信し、２Mデジタル信号を出力する複数のデコーダと、該共有抵抗列及び複数の該デコーダに接続される複数のスイッチと、選択された電圧レベルを出力する複数のバッファと、を備えている。複数のスイッチの各々は共有抵抗列の電圧レベルの一に対応し、２Mデジタル信号の一は対応するスイッチの一をオンにし、信号を出力する。
【００１８】
マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータの出力方法は、補間器を用いて、一のサンプリング・レートにおけるマルチ・チャネル・デジタル・オーディオ入力を、該入力サンプリング・レートのＲ倍のマルチ・チャネル・デジタル・オーディオ出力に変換し、マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータを用いて、マルチ・チャネル・デジタル・オーディオ出力をマルチ・チャネル・アナログ・オーディオ出力に変換し、マルチ・チャネル・アナログ・オーディオ再構成出力を完成するために、複数の低次ローパス・フィルタを用いて、前記マルチ・チャネル・アナログ・オーディオの帯域外雑音の残存像を減衰する。
【００１９】
補間器は時分割補間器、マルチ・チャネル・アナログ・オーディオ出力はマルチ・チャネル・アナログ階段波出力、複数の低次ローパス・フィルタは複数の一次ＲＣフィルタであってよい。マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータは、各々のチャネルが要する電圧レベルを提供する共有抵抗列と、Ｍビット変調デジタル入力信号を受信し、２Mデジタル信号を出力する複数のデコーダと、該共有抵抗列及び複数の該デコーダに接続される複数のスイッチと、選択された電圧レベルを出力する複数のバッファと、を備えている。複数のスイッチの各々は共有抵抗列の電圧レベルの一に対応し、２Mデジタル信号の一は対応するスイッチの一をオンにし、信号を出力する。
【００２０】
本発明は、さらに、異なるマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータの出力方法を提供する。該方法は、マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータを用いて、マルチ・チャネル・デジタル・オーディオ入力をマルチ・チャネル・アナログ・オーディオ出力に変換し、マルチ・チャネル・アナログ・オーディオ再構成出力を完成するために、複数の高次ローパス・フィルタを用いて、前記マルチ・チャネル・アナログ・オーディオの帯域外雑音の残存像を減衰する。
【００２１】
補間器は時分割補間器、マルチ・チャネル・アナログ・オーディオ出力はマルチ・チャネル・アナログ階段波出力、複数の高次ローパス・フィルタは複数の高次ＲＣフィルタであってよい。マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータは、各々のチャネルが要する電圧レベルを提供する共有抵抗列と、Ｍビット変調デジタル入力信号を受信し、２Mデジタル信号を出力する複数のデコーダと、該共有抵抗列及び複数の該デコーダに接続される複数のスイッチと、選択された電圧レベルを出力する複数のバッファと、を備えている。複数のスイッチの各々は共有抵抗列の電圧レベルの一に対応し、２Mデジタル信号の一は対応するスイッチの一をオンにし、信号を出力する。
【００２２】
本発明の第１の態様のマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータのシステムは、マルチ・チャネル・デジタル・オーディオ入力をマルチ・チャネル・アナログ・オーディオ出力に変換するマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータと、前記マルチ・チャネル・アナログ・オーディオ出力の帯域外雑音の残存像を減衰し、前記マルチ・チャネル・アナログ・オーディオ出力を再構成する、複数の高次ローパス・フィルタと、を備える。
【００２３】
本発明の第２の態様のマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータのシステムは、入力サンプリング・レートのＲ倍のマルチ・チャネル・デジタル・オーディオ出力に、一のサンプリング・レートのマルチ・チャネル・デジタル・オーディオ入力を変換する補間器と、マルチ・チャネル・アナログ・オーディオ出力にマルチ・チャネル・デジタル・オーディオ入力を変換するマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータと、前記マルチ・チャネル・アナログ・オーディオ出力の帯域外雑音の残存像を減衰し、前記マルチ・チャネル・アナログ・オーディオ出力を再構成する、複数の低次ローパス・フィルタと、を備える。
【００２４】
本発明の第３の態様のマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータの方法は、一のサンプリング・レートにおけるマルチ・チャネル・デジタル・オーディオ入力を、補間器により、前記入力サンプリング・レートのＲ倍のマルチ・チャネル・デジタル・オーディオ出力に変換し、マルチ・チャネル・デジタル・オーディオ出力が短いサンプリング・ワード長とハイ・パス量子化雑音とを備えるように、前記マルチ・チャネル・デジタル・オーディオ出力を変調し、前記マルチ・チャネル・デジタル・オーディオ出力を、マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータを使用することにより、マルチ・チャネル・アナログ・オーディオ出力に変換し、前記マルチ・チャネル・アナログ・オーディオ再構成出力を完成するために、前記マルチ・チャネル・アナログ・オーディオの帯域外雑音の残存像を減衰する。
【発明の効果】
【００２５】
本発明の利点は以下の通りである。
【００２６】
１．単一の分圧抵抗列がマルチ・チャネル抵抗列分圧デジタル／アナログ・コンバータにより共有される。これにより、従来よりも占有される領域が低減される。
２．オーバー・サンプリング・レート及びシグマ・デルタ変調技術により、共有される抵抗列の抵抗列数を低減することができる。さらに、高分解能マルチ・チャネル・アプリケーションの分野において抵抗列が共有される場合、配置の問題の複雑さを低減するように抵抗の領域を低減する。
３．オーバー・サンプリング・レートを使用することにより、抵抗列適合の要請が低減される。
４．共有抵抗列及びシグマ・デルタ変調技術の使用により、要される抵抗列数が大幅に低減される。プロセスのばらつきにより生じる不十分な抵抗列分圧精度は、抵抗列各々の領域の増大により克服される。
５．一般的なシグマ・デルタ・デジタル／アナログ・コンバータのスイッチ・キャパシタ・フィルタは、シグマ・デルタ変調技術の高ビット出力により省かれてもよい。
６．低いデジタル・タイム・パルス周波及び共有抵抗列は抵抗列により消費される電力損失を低減することができる。
７．高周波残存像は低次のＲＣフィルタ（例えば、一次ローパスＲＣフィルタ）の使用によりフィルタリングすることができる。
【発明を実施するための最良の形態】
【００２７】
本発明に関し上記記載した態様及びこれらに付随する多くの利点は、図を参照してなされる以下の詳細な説明でより明らかにされる。
【００２８】
図２は、本発明のマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータのシステム・ダイアグラムである。マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータ２００が、マルチ・チャネル・デジタル・オーディオ出力をマルチ・チャネル・アナログ・オーディオ出力へ変換する。実際のアプリケーションでは、共有抵抗列は抵抗数を減らすために複数の抵抗列を使用してもよい。例えば、１６ビット共有抵抗列デジタル／アナログ・コンバータでは、共有抵抗列を２５６の抵抗を含む２の抵抗列に分離してもよい。これにより、抵抗の総数は５１２となる。本発明では、共有抵抗列は単一の抵抗列でなければならない。したがって、マルチ・チャネル抵抗列の実質的な領域を低減することができる。
【００２９】
さらに、マルチ・チャネル・アナログ・オーディオ出力再構成を行うために、マルチ・チャネル・オーディオ出力の帯域外雑音の残存像を低減するように、複数の高次ローパス・フィルタ２１０が使用される。高次ローパス・フィルタ２１０は高次ＲＣフィルタを含む。
【００３０】
図３は、本発明のマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータの（図２とは）異なる好ましいシステム・ダイアグラムである。時分割補間器２２０はマルチ・チャネル・デジタル・オーディオ入力を補間するために使用される。マルチ・チャネル・デジタル・オーディオ入力のサンプリング・ワード長は、１６、１８、２０、２２、２４、もしくは、他の高分解能オーディオ規格で要求される数であってよい。マルチ・チャネル・デジタル・オーディオ入力のサンプリング・レートＦN＿ｉｎは、時分割補間器２２０により補間され、入力サンプリング・レートのＲ倍であるマルチ・チャネル・デジタル・オーディオ出力（ＲＦN＿ｉｎ）に変換される。出力サンプリング・ワード長は、入力サンプリング・ワード長よりわずかに長いか、もしくは、等しい。オーバー・サンプリングによりマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータの適合要請のレベルは低減される。
【００３１】
マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータ２３０は、マルチ・チャネル・デジタル・オーディオ出力をマルチ・チャネル・アナログ階段波出力に変換する。実際のアプリケーションでは、抵抗数を低減するために、共有抵抗列は複数の抵抗列を含んでもよい。例えば、１６ビット共有抵抗列デジタル／アナログ・コンバータでは、共有抵抗列は抵抗総数が５１２となるように、２５６の抵抗を含む２の抵抗列に分離されてもよい。本発明では、マルチ・チャネル抵抗列デジタル／アナログ・コンバータのマルチ・チャネル抵抗列デジタル／アナログ・コンバータの共有抵抗列は、単一の抵抗列であることが要される。したがって、本発明では、マルチ・チャネル抵抗列の実質的な領域を低減することができる。
【００３２】
さらに、複数の低次ローパス・フィルタ２４０が、マルチ・チャネル・アナログ・オーディオ入力の帯域外雑音の残存像を低減するために使用される。これにより、マルチ・チャネル・アナログ・オーディオ再構成出力の再構成がなされる。低次ローパス・フィルタ２４０は低次ＲＣフィルタを含む。
【００３３】
図４は、本発明のマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータの（図２及び図３とは）異なるシステム・ダイアグラムである。時分割補間器３００はマルチ・チャネル・デジタル・オーディオ入力を補間する。マルチ・チャネル・デジタル・オーディオ入力のサンプリング・ワード長は、１６、１８、２０、２２、２４、もしくは、他の高分解能オーディオ規格に要されるビット数であってよい。マルチ・チャネル・デジタル・オーディオ入力のサンプリング・レートＦN＿ｉｎは、時分割補間器３００により当初の入力サンプリング・レートのＲ倍であるＲＦN＿ｉｎに変換される。出力サンプリング・ワード長は入力サンプリング・ワード長よりわずかに長いか、もしくは、等しくなる。上記記載したように、適合要請は低減される。
【００３４】
マルチ・チャネル・デジタル・オーディオ入力は、時分割補間器３００により補間され、時分割シグマ・デルタ・モジュレータ３１０は、該マルチ・チャネル・デジタル・オーディオ入力をマルチ・チャネル・デジタル・オーディオ出力に変調する。該マルチ・チャネル・デジタル・オーディオ出力は、短いサンプリング・ワード長及びハイ・パス量子化雑音を有する。時分割シグマ・デルタ・モジュレータ３１０は、Ｎビット・サンプリング・レートＲＦN＿ｉｎマルチ・チャネル・デジタル・オーディオ入力を、時分割補間器３００のＭビット・サンプリング・レートＲＦN＿ｉｎマルチ・チャネル・デジタル・オーディオ出力に再量子化する。ＭはＮより小さい数値である。再量子化プロセスにおいて生成された量子化雑音は、ベースバンドにおける低い雑音及び低い高調波歪みを維持するループを介して、高周波に変調されてもよい。
【００３５】
一般に、シグマ・デルタ・モジュレータの出力ビット数は５ビット以下である。シグマ・デルタ・モジュレータ３１０の出力のビット数は１０〜１４ビットである。シグマ・デルタ・モジュレータ３１０の出力ビット数が１２ビットであるとすると、シグマ・デルタ・モジュレータ３１０の雑音伝達関数は（１−ｚ-1）2である。この場合、シグマ・デルタ・モジュレータ３１０により生成される帯域外量子化雑音電力は、正弦波(sinusoidal)入力電力のフル・スケールに対し、−７１ｄＢ（−６．０２＊１２−１．７６＋３ｄＢ）小さい。例えば、シグマ・デルタ・モジュレータ・ステージの出力が５ビットである、従来のシグマ・デルタ・デジタル／アナログ・コンバータ・モジュレータにより生成される帯域外量子化雑音電力は、略、−２８ｄＢ（−６．０２＊５−１．７６＋３ｄＢ）である。
【００３６】
図５は、従来のシグマ・デルタ・デジタル／アナログ・コンバータと本発明との帯域外量子化雑音の比較ダイアグラムである。実線から水平軸までの領域は、本発明のシグマ・デルタ・モジュレータ３１０により生成される帯域外量子化雑音を示す。同様に、破線から水平軸までの領域は、従来のシグマ・デルタ・デジタル／アナログ・コンバータの出力により生成される帯域外量子化雑音を示す。シグマ・デルタ・モジュレータ３１０は低いサンプリング・ワード長への中間ステージとして本発明に組み込まれている。しかしながら、出力は１０〜１４ビットにいまだ維持されている。したがって、従来のシグマ・デルタ・デジタル／アナログ・コンバータにより要されるＳＣＦステージを省くために、帯域外量子化雑音は極めて低いレベルに保たれる。シグマ・デルタ・モジュレータ３１０は、シグマ・デルタ・モジュレータ３１０の次数(order)及びオーバー・サンプリング・レートを低くするように、いくつかのビットを減じ、時分割関数を提供してもよい。
【００３７】
マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータ３２０は、シグマ・デルタ・モジュレータ３１０により変調されたマルチ・チャネル・デジタル・オーディオ入力をマルチ・チャネル・アナログ階段波出力に変換することができる（図４）。すなわち、シグマ・デルタ・モジュレータ３１０により変調されるマルチ・チャネル・デジタル・オーディオ入力は、マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータ３２０により、マルチ・チャネル・アナログ階段波出力に変換される。マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータ３２０は、共有抵抗列、複数のデコーダ、複数のスイッチ、及び、複数のバッファを含む。
【００３８】
実施形態の一において、シグマ・デルタ・モジュレータ３１０の出力は３ビットであり（実際の出力は１０〜１４ビット）、本発明はｐのチャネル３ビット共有抵抗列デジタル／アナログ・コンバータを使用する（図６）。抵抗５００、５１０、５２０、５３０、５４０、５５０、５６０、５７０は、ｐのチャネル共有抵抗列デジタル／アナログ・コンバータで共有されることができる一連の電圧レベルを出力する。第１のチャネルのデコーダ５８０は変調された３ビット・デジタル入力信号を受信し、８のデジタル信号を出力する。８のデジタル信号の１は対応するスイッチ（参照符号５９０、６００、６１０、６２０、６３０、６４０、６５０、６６０）をオンにする。スイッチをオープンさせるデジタル信号は、共有抵抗列の対応する電圧レベルによりバッファ６７０を介してアナログ階段波を出力する。スイッチ５９０、６００、６１０、６２０、６３０、６４０、６５０、６６０は、例えば、ＭＯＳ、もしくは、ＣＭＯＳスイッチであってよい。
【００３９】
さらに、第ｐチャネルのデコーダ６８０は変調された３ビットデジタル入力信号を受信する。続いて、該デコーダ６８０は、８のデジタル信号を出力する。デジタル信号の１は対応するスイッチ（参照符号６９０、７００、７１０、７２０、７３０、７４０、７５０、７６０）をオンにする。上記記載したように、デジタル信号は共有抵抗列を介して、バッファ７７０を通し、アナログ階段波を出力する。スイッチ６９０、７００、７１０、７２０、７３０、７４０、７５０、７６０は、例えば、ＭＯＳ、もしくは、ＣＭＯＳスイッチであってよい。
【００４０】
このアプリケーションにおいて、図６の共有抵抗列は抵抗数を低減するために、複数の抵抗列を使用してもよい。例えば、１２ビット共有抵抗列デジタル／アナログ・コンバータにおいて、共有抵抗列は６４の抵抗を含む２の抵抗列に分離されてもよい。抵抗の総数は１２８となる。本発明では、要されるマルチ・チャネル抵抗列デジタル／アナログ・コンバータの共有抵抗列は単一の抵抗列である。明らかに、これによれば、マルチ・チャネル抵抗列の領域が実質的に低減される。さらに、共有抵抗列の領域を広げること、及び、オーバー・サンプリングを採用すること、により、線形性の乏しさが改善される。共有抵抗列の拡張された領域は、プロセスにおける相対的にランダムな幾何学的エラーを低減することにより、抵抗列分圧精度を改善する。さらに、オーバー・サンプリング技術の使用は、抵抗列が広い帯域に不適合であることにより生成される高調波歪みの電力を分散する。これにより、ベースバンドにおけるＴＨＤの性能は改善される。
【００４１】
マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータ３２０を使用することにより、シグマ・デルタ・モジュレータ３１０が１０〜１４ビットの出力を維持するため、帯域外量子化雑音の電力はアナログ階段波出力において極めて低い。したがって、アナログ・オーディオ信号再構成が、複数のサンプリング周波数で像を認めることが要される。像は、マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータ３２０のサンプル・ホールド機能を介して所定のレベルより低くなるようにフィルタリングされる（図７）。例えば、４８ｋＨｚデジタル・オーディオのベースバンド帯域幅が０〜２０ｋＨｚである場合、異なるオーバー・サンプリング・レートにおけるサンプル・ホールド機能による像の最小減衰は、オーバー・サンプリング・レートが３２であるとき、３７．６０ｄBである。
【００４２】
【表１】
2005123713.tif 000003
【００４３】
最後に、チャネル各々のアナログ階段波出力は残存像をさらに減衰するために、低次ＲＣフィルタ３３０により処理される（図４）。例えば、低次ＲＣフィルタ３３０は、一次ＲＣフィルタであってよい。十分低いレベルに像をフィルタリングするためのサンプル・ホールド機能を介して、破壊モードに入るバック・レベルを避けるためには、極めて高いオーバー・サンプリング・レートが要される。それゆえ、サンプル・ホールド機能により十分低いレベルに残存像をフィルタリングする低次ローパス・フィルタを使用することが要される。ベースバンドから離れている像を分離するために、オーバー・サンプリング・レートが高いならば、シンプルなＲＣフィルタを使用してもよい。実施形態の一においては、３２のオーバー・サンプリング・レートと（４８ｋＨｚで−３ｄＢの）一次ＲＣフィルタとが、４８ｋＨｚデジタル・オーディオにより、使用される。像の最小減衰は６７．７０ｄBである。明らかに、マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータ３２０のサンプル・ホールド機能を使用することにより像をフィルタリングすることができる。
【００４４】
当業者には理解されるように、本発明の上記記載した好ましい実施形態は本発明を例示するものであって、本発明を限定するものではない。本発明の精神及び範囲における様々な変更をカバーすることが意図される。本発明の精神及び範囲は様々な変更及び類似の構成を含むよう、最も広く解釈されるべきである。本発明の好ましい実施形態を例示し、記載したが、本発明の精神及び範囲において、実施形態において様々な変更をすることができる。
【図面の簡単な説明】
【００４５】
【図１】従来技術の一般的なシングル・チャネル・シグマ・デルタ・デジタル／アナログ・コンバータのシステム・ダイアグラムである。
【図２】本発明のマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータのシステム・ダイアグラムである。
【図３】本発明のマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータのシステム・ダイアグラムである。
【図４】本発明のマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータのシステム・ダイアグラムである。
【図５】本発明のシグマ・デルタ・モジュレータと、従来のシグマ・デルタ・デジタル／アナログ・コンバータのシグマ・デルタ・モジュレータとの帯域外量子化雑音電力の比較を示す。
【図６】本発明のマルチ・チャネル共有抵抗列デジタル／アナログ・コンバータを示す。
【図７】本発明の複数のオーバー・サンプリング・レートにわたるマルチ・チャネル・アナログ階段波出力の残存像を示す。
【符号の説明】
【００４６】
２００、２３０、３２０  マルチ・チャネル共有抵抗列デジタル／アナログ・コンバータ
２１０  高次ローパス・フィルタ
２２０、３００  時分割補間器
２４０  低次ローパス・フィルタ
３１０  時分割シグマ・デルタ・モジュレータ
３３０  低次ＲＣフィルタ
【図１】
2005123713.tif 000004
【図２】
2005123713.tif 000005
【図３】
2005123713.tif 000006
【図４】
2005123713.tif 000007
【図５】
2005123713.tif 000008
【図６】
2005123713.tif 000009
【図７】
2005123713.tif 000010