(57)【要約】【課題】  薄膜トランジスタにおいて、結晶性の制御をおこなうことによって、その信頼性を向上させる構成を提供する。【解決手段】  基板上に形成された１つの島状の結晶シリコン領域に、Ｎチャネル型ＴＦＴのチャネル形成領域及び少なくとも２つのＮ型不純物領域、並びにＰチャネル型ＴＦＴのチャネル形成領域及び少なくとも２つのＰ型不純物領域が形成され、前記Ｎ型不純物領域の１つと前記Ｐ型不純物領域の１つは接しており、当該接している部分は重金属を含み、前記Ｎチャネル型ＴＦＴと前記Ｐチャネル型ＴＦＴはＣＭＯＳ型のＴＦＴという構成により、課題を解決する。【選択図】  図２
2005142592.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された１つの島状の結晶シリコン領域に、Ｎチャネル型ＴＦＴのチャネル形成領域及び少なくとも２つのＮ型不純物領域、並びにＰチャネル型ＴＦＴのチャネル形成領域及び少なくとも２つのＰ型不純物領域が形成され、
前記Ｎ型不純物領域の１つと前記Ｐ型不純物領域の１つは接しており、当該接している部分は重金属を含み、
前記Ｎチャネル型ＴＦＴと前記Ｐチャネル型ＴＦＴはＣＭＯＳ型のＴＦＴを構成していることを特徴とする半導体装置。
【請求項２】
基板上に形成された１つの島状の結晶シリコン領域に、Ｎチャネル型ＴＦＴのチャネル形成領域及び少なくとも２つのＮ型不純物領域、並びにＰチャネル型ＴＦＴのチャネル形成領域及び少なくとも２つのＰ型不純物領域が形成され、
前記Ｎ型不純物領域の１つと前記Ｐ型不純物領域の１つは接しており、当該接している部分は重金属を含み、
互いに接している前記Ｎ型不純物領域の前記１つと前記Ｐ型不純物領域の前記１つは、共通の電極または配線により電気的に接続されていることを特徴とする半導体装置。
【請求項３】
基板上に形成された１つの島状の結晶シリコン領域に、Ｎチャネル型ＴＦＴのチャネル形成領域及び少なくとも２つのＮ型不純物領域、並びにＰチャネル型ＴＦＴのチャネル形成領域及び少なくとも２つのＰ型不純物領域が形成され、
前記Ｎ型不純物領域の１つと前記Ｐ型不純物領域の１つは接しており、当該接している部分は重金属を含むとともに、電極または配線とコンタクトしていることを特徴とする半導体装置。
【請求項４】
基板上に形成された１つの島状の結晶シリコン領域に、Ｎチャネル型ＴＦＴのチャネル形成領域及び少なくとも２つのＮ型不純物領域、並びにＰチャネル型ＴＦＴのチャネル形成領域及び少なくとも２つのＰ型不純物領域が形成され、
前記Ｎ型不純物領域の１つと前記Ｐ型不純物領域の１つは接しており、当該接している部分はニッケル、コバルト、鉄または白金を含み、
前記Ｎチャネル型ＴＦＴと前記Ｐチャネル型ＴＦＴはＣＭＯＳ型のＴＦＴを構成していることを特徴とする半導体装置。
【請求項５】
基板上に形成された１つの島状の結晶シリコン領域に、Ｎチャネル型ＴＦＴのチャネル形成領域及び少なくとも２つのＮ型不純物領域、並びにＰチャネル型ＴＦＴのチャネル形成領域及び少なくとも２つのＰ型不純物領域が形成され、
前記Ｎ型不純物領域の１つと前記Ｐ型不純物領域の１つは接しており、当該接している部分はニッケル、コバルト、鉄または白金を含み、
互いに接している前記Ｎ型不純物領域の前記１つと前記Ｐ型不純物領域の前記１つは、共通の電極または配線により電気的に接続されていることを特徴とする半導体装置。
【請求項６】
基板上に形成された１つの島状の結晶シリコン領域に、Ｎチャネル型ＴＦＴのチャネル形成領域及び少なくとも２つのＮ型不純物領域、並びにＰチャネル型ＴＦＴのチャネル形成領域及び少なくとも２つのＰ型不純物領域が形成され、
前記Ｎ型不純物領域の１つと前記Ｐ型不純物領域の１つは接しており、当該接している部分はニッケル、コバルト、鉄または白金を含むとともに、電極または配線とコンタクトしていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜状の絶縁ゲイト型電界効果トランジスタ（薄膜トランジスタもしくはＴＦＴ）等の薄膜デバイスに用いられる結晶性半導体を得る方法に関するものである。
【背景技術】
【０００２】
従来、薄膜状の絶縁ゲイト型電界効果トランジスタ（ＴＦＴ）等の薄膜デバイスに用いられる結晶性シリコン半導体薄膜は、プラズマＣＶＤ法や熱ＣＶＤ法で形成されたアモルファスシリコン膜を電気炉等の装置の中で６００℃以上の温度で結晶化させて作製された。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、このような従来の方法は多くの課題を抱えていた。最大の問題点は得られる結晶性シリコン膜が多結晶質で、粒界の制御が困難なことから良品を得ることが難しく、また、その特性がばらつき、信頼性や歩留りはそれほど高くないことであった。すなわち、従来の熱処理によって得られるシリコン結晶は全くランダムに生成するのでその結晶成長方位等を制御することはほとんど不可能であった。
本発明はこのような問題点に鑑みてなされたもので、結晶成長の制御をおこなうことを目的とする。
【課題を解決するための手段】
【０００４】
本発明は、アモルファス状態、もしくは実質的にアモルファス状態と言えるような乱雑な結晶状態（例えば、結晶性のよい部分とアモルファスの部分が混在しているような状態）にあるシリコン膜上にゲイト電極を形成し、これをマスクとしてシリコン膜中に不純物領域を形成した上で、ニッケル、鉄、コバルト、白金の少なくとも１つを含有する領域を不純物領域の少なくとも一部に密着して形成し、これをアニールすることによって、このニッケルを含有する領域を出発点としてシリコン膜を結晶化させることによって、結晶成長を制御し、ひいては信頼性・歩留りの高いＴＦＴを得ることを特徴とする。
特に、本発明はソース、ドレインの結晶化を活性層（チャネル形成領域）の結晶化と同時に進行させることによって、ソース、ドレインと活性層の間の粒界を実質的に喪失せしめ、良好な特性を得る。
【０００５】
従来のシリコン膜の結晶化に関しては、結晶性の島状の膜を核として、これを種結晶として固相エピタキシャル成長させる方法（例えば、特開平１−２１４１１０等）が提案されている。しかしながら、例え、結晶核が存在していても、他の場所からの結晶成長を抑制することは困難であった。すなわち、結晶成長のためのアニール温度が十分に結晶核の発生するのに適する温度であったので、予期しない場所から結晶成長が開始されることが生じた。
【０００６】
本発明人はニッケル（Ｎｉ）、コバルト、鉄、白金がシリコンと結合しやすく、これらが核となって結晶成長することを見出した。特にニッケルに関しては容易に珪化ニッケル（化学式ＮｉＳｉx 、０．４≦ｘ≦２．５）となり、かつ、珪化ニッケルの格子定数がシリコン結晶のものに近いことに着目した。そして、珪化ニッケルを核にシリコン結晶を成長させてゆく方法を考えだした。実際には、従来の結晶化温度に比べて２０〜１５０℃も結晶成長温度を低下させることができた。この温度では純粋なるシリコン膜は結晶核が発生しないので、予期しない場所から結晶成長が起こることはなかった。結晶核からの結晶成長は従来と同じメカニズムによるものと推測され、結晶核が自然発生しない温度（好ましくは５８０℃以下）では、温度が高いほど結晶化の進行する速度が速い。同様な効果は、白金（Ｐｔ）、鉄（Ｆｅ）、コバルト（Ｃｏ）でも認められた。
【０００７】
本発明では、ニッケル、鉄、コバルト、白金単体もしくはそれらの珪化物等の左記材料を含有する膜等を薄膜トランジスタの不純物領域のシリコンに密着させ、これを出発点として、結晶シリコンの領域を拡げてゆく。なお、左記材料を含有する材料としては、酸化物は好ましくない。これは、酸化物は安定な化合物で、結晶核となる珪化物が生成しないからである。
【０００８】
このように特定の場所から拡がった結晶シリコンは、結晶性の連続性のよい、単結晶に近い構造を有するものである。また、この結晶化の出発材料としてのアモルファスシリコン膜は水素濃度が少ないほど良好な結果が得られた。ただし、結晶化の進行にしたがって、水素が放出されるので、得られたシリコン膜中の水素濃度は、出発材料のアモルファスシリコン膜の水素濃度とはそれほど明確な相関は見られなかった。本発明による結晶シリコン中の水素濃度は、典型的には０．０１原子％以上５原子％以下であった。
【０００９】
本発明ではニッケル、鉄、コバルト、白金等の重金属材料を用いるが、これらの材料そのものは半導体材料としてのシリコンにとっては好ましくない。そこで、これを除去することが必要であるが、本発明人の研究の結果、ニッケルに関しては塩化水素、各種塩化メタン（ＣＨ3 Ｃｌ等）、各種塩化エタン（Ｃ2 Ｈ3 Ｃｌ3 等）、各種塩化エチレン（Ｃ2 ＨＣｌ3 等）の雰囲気中で４００〜６００℃でアニールすることによって、十分に除去できることが明らかになった。本発明によるシリコン膜中のニッケル、鉄、コバルト、白金の濃度は、典型的には０．００５原子％以上１原子％以下であった。以下に実施例を示し、より詳細に本発明を説明する。
【発明の効果】
【００１０】
本発明では従来は困難であった結晶成長の方向を制御することができるので、薄膜トランジスタの信頼性・歩留りを著しく向上させることが可能となった。また、そのための設備、装置、手法は極めて一般的で、かつ量産性に優れたものであるので、産業にもたらす利益は図りしえないものである。このように本発明は工業上、有益であり、特許されるにふさわしいものである。
【実施例１】
【００１１】
基板（コーニング７０５９）１０上には、厚さ２０００Åの下地酸化珪素膜１１をプラズマＣＶＤ法によって形成した。また、アモルファスシリコン膜を厚さ２００〜３０００Å、好ましくは５００〜１５００Å、プラズマＣＶＤ法もしくは減圧ＣＶＤ法によって作製した。アモルファスシリコン膜は３５０〜４５０℃で０．１〜２時間アニールすることによって水素出しをおこなって、膜中の水素濃度を５原子％以下にしておくと結晶化しやすかった。これをパターニングして島状シリコン領域１２を形成した。そして、ＲＦプラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタリング法等の方法によってゲイト絶縁膜として機能する厚さ５００〜１５００Åの酸化珪素膜１３を形成した。プラズマＣＶＤ法を採用する場合には、原料ガスはＴＥＯＳ（テトラ・エトキシ・シラン）と酸素を用いると好ましい結果が得られた。そして、１％のシリコンを含むタンタル膜（厚さ５０００Å）をスパッタ法によって堆積し、これをパターニングしてゲイト配線・電極１４を形成した。ゲイト電極の材料としては、チタン、シリコン、クロム、アルミニウムでもよい。
【００１２】
次に、基板を３％の酒石酸のエチレングリコール溶液に浸し、白金を陰極、タンタル配線を陽極とし、これに電流を流して陽極酸化をおこなった。電流は最初は、２Ｖ／分で電圧が上昇するように印加し、２２０Ｖに達したところで電圧を一定とし、電流が１０μＡ／ｍ2 以下になったところで電流を停止した。この結果、厚さ２０００Åの陽極酸化物（酸化タンタル）１５が形成された。同様にゲイト電極としてチタン、アルミニウム、シリコンを用いた場合には陽極酸化物として酸化チタン、酸化アルミニウム、酸化珪素が得られる。（図１（Ａ））
【００１３】
次に、プラズマドーピング法によって不純物ドープをおこなった。ドーピングガスとしては、例えば、Ｎ型にはフォスフィン（ＰＨ3 ）を、Ｐ型にはジボラン（Ｂ2 Ｈ6 ）を用いた。図ではＮ型ＴＦＴを示す。加速電圧は、フォスフィンは８０ｋｅＶ、ジボランは６５ｋｅＶとした。こうして、不純物領域１６Ａ、１６Ｂを形成した。このとき、不純物領域とゲイト電極とは、図から分かるようにオフセット状態になっている。さらに、不純物領域上の酸化珪素膜１３に穴を形成し、この穴を通して半導体領域１２に密着するように珪化ニッケル（ニッケルでも可）膜１７Ａ、１７Ｂを形成した。そして、窒素雰囲気中で５５０℃、４時間のアニールをおこない、不純物領域１６とその他の半導体領域の結晶化をおこなった。（図１（Ｂ））
【００１４】
最後に、通常のＴＦＴ作製と同様に層間絶縁物１８として、厚さ５０００Åの酸化珪素膜を堆積し、これにコンタクトホールを形成してソース領域、ドレイン領域に配線・電極１９Ａ、１９Ｂを形成した。配線・電極の材料としてはアルミニウム、チタン、窒化チタンやそれらの多層膜が適している。ここでは、窒化チタン（厚さ１０００Å）とアルミニウム（厚さ５０００Å）の多層膜を用いた。（図１（Ｃ））
【００１５】
以上の工程によってＴＦＴ（図ではＮチャネル型）が作製された。得られたＴＦＴの電界効果移動度はＮチャネル型で４０〜６０ｃｍ2 ／Ｖｓ、Ｐチャネル型で３０〜５０ｃｍ2 ／Ｖｓであった。また、ゲイトとドレイン間に１７〜２５Ｖの電圧を４８時間印加しても、しきい値電圧、電界効果移動度、サブスレシュホールド特性はほとんど変化せず、高い信頼性が得られた。これは、本実施例では、ソース、ドレインとチャネル形成領域（ゲイト電極の下の半導体領域）とが同時に結晶化され、しかもその結晶化の方向が同じであるためである。
【実施例２】
【００１６】
基板（コーニング７０５９）２０上に、厚さ２０００Åの下地酸化珪素膜２１をプラズマＣＶＤ法によって形成した。また、アモルファスシリコン膜を厚さ２００〜３０００Å、好ましくは５００〜１５００Åとし、プラズマＣＶＤ法もしくは減圧ＣＶＤ法によって作製した。アモルファスシリコン膜は３５０〜４５０℃で０．１〜２時間アニールすることによって水素出しをおこなって、膜中の水素濃度を５原子％以下にしておくと結晶化しやすかった。これをパターニングして島状シリコン領域２３を形成した。そして、ＲＦプラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタリング法等の方法によってゲイト絶縁膜として機能する厚さ５００〜１５００Åの酸化珪素膜２４を形成した。プラズマＣＶＤ法を採用する場合には、原料ガスはＴＥＯＳ（テトラ・エトキシ・シラン）と酸素を用いると好ましい結果が得られた。そして、１〜５％の燐を含む多結晶シリコン膜（厚さ５０００Å）をＬＰＣＶＤ法によって堆積し、これをパターニングしてゲイト配線・電極２５Ａ、２５Ｂを形成した。（図２（Ａ））
【００１７】
その後、イオンドーピング法によって不純物を拡散させてＮ型の不純物領域２６ＡとＰ型の不純物領域２６Ｂを形成した。この際には、例えば、Ｎ型不純物として燐（ドーピングガスはフォスフィンＰＨ3 ）を用い、６０〜１１０ｋＶ、例えば８０ｋＶの加速電圧で全面にドーピングをおこない、次に、フォトレジストでＮチャネル型ＴＦＴの領域を覆って、Ｐ型不純物、例えばホウ素（ドーピングガスはジボランＢ2 Ｈ6 ）を用い、４０〜８０ｋＶ、例えば６５ｋＶの加速電圧でドーピングすればよい。
【００１８】
さらに、不純物領域上の酸化珪素膜２４に穴を形成し、この穴を通して不純物領域２６に密着するように厚さ２００〜１０００Å、例えば３００Åの珪化ニッケル（ニッケルでも可）膜２７Ａ、２７Ｂを形成した。そして、窒素雰囲気中で５５０℃、４時間のアニールをおこない、不純物領域２６とその他の半導体領域の結晶化をおこなった。この場合には、結晶成長は島状半導体領域の両端から進行して、その中間のあたりで終了する。したがって、チャネル形成領域には粒界は生成せず、ＴＦＴの特性には悪影響は少なかった。（図２（Ｂ））
あるいは図２（Ｃ）の様に、島状半導体領域の中央部に珪化ニッケル膜２７Ｃを設けてもよい。この場合には結晶化は中央から進行する。（図２（Ｃ））
【００１９】
最後に、通常のＴＦＴ作製と同様に層間絶縁物２８として、厚さ５０００Åの酸化珪素膜を堆積し、これにコンタクトホールを形成してソース領域、ドレイン領域に配線・電極２９Ａ、２９Ｂ、２９Ｃを形成した。配線・電極の材料としてはアルミニウム、チタン、窒化チタンやそれらの多層膜が適している。ここでは、窒化チタン（厚さ１０００Å）とアルミニウム（厚さ５０００Å）の多層膜を用いた。（図２（Ｄ））
以上の工程によってＣＭＯＳ型のＴＦＴが作製された。このようにして作製したＣＭＯＳ回路を用いてシフトレジスタを作製し、その動作特性を調べた。ドレイン電圧１５Ｖで、最高動作周波数は１１ＭＨｚ、ドレイン電圧１７Ｖで、最高動作周波数は１８ＭＨｚであった。
【図面の簡単な説明】
【００２０】
【図１】実施例の工程の上面図を示す。（ＴＦＴを作製する工程）
【図２】実施例の工程の断面図を示す。（ＴＦＴを作製する工程）
【符号の説明】
【００２１】
１０・・・基板（コーニング７０５９）
１１・・・下地酸化膜（酸化珪素）
１２・・・島状シリコン領域
１３・・・ゲイト絶縁膜（酸化珪素）
１４・・・ゲイト電極（タンタル）
１５・・・陽極酸化物（酸化タンタル）
１６・・・不純物領域（Ｎ型）
１７・・・珪化ニッケル膜
１８・・・層間絶縁物（酸化珪素）
１９・・・金属電極（窒化チタン／アルミニウム多層膜）
【図１】
2005142592.tif 000003
【図２】
2005142592.tif 000004