(57)【要約】【課題】  素子の崩壊電圧とくぐりぬけ電流を定義することによって、レスポンスが速やかな過電圧保護装置を取得し、且つ過電圧保護装置に最も優れた電流載置能力を付与可能な、過電圧保護装置及びその製造方法を提供する。【解決手段】  基板に第一の遮蔽層を形成するステップ一と、前記第一の遮蔽層をエッチングすることによって複数個の遮蔽体同士を形成させ、第一区域と第二区域を生成するように区分するステップ二と、前記ベース・エリアを前記第二区域内に形成させるステップ三と、前記電圧限界エリアを前記第一区域内に形成させるステップ四と、エミッター・エリアを前記ベース・エリアに形成させるステップ五と、前記エミッター・エリアに電極エリアを形成させるステップ六とを少なくとも有する。【選択図】    図３
2005268638.tif 000002
【特許請求の範囲】
【請求項１】
ベース・エリアの外側に電圧限界エリアを配置することによって、素子の崩壊電圧とくぐりぬけ電流をコントロールする目的を図る、過電圧保護装置の製造方法において、
基板に第一の遮蔽層を形成するステップ一と、
前記第一の遮蔽層をエッチングすることによって複数個の遮蔽体同士を形成させ、第一区域と第二区域を生成するように区分するステップ二と、
前記ベース・エリアを前記第二区域内に形成させるステップ三と、
前記電圧限界エリアを前記第一区域内に形成させるステップ四と、
エミッター・エリアを前記ベース・エリアに形成させるステップ五と、
前記エミッター・エリアに電極エリアを形成させるステップ六とを少なくとも有することを特徴とする過電圧保護装置の製造方法。
【請求項２】
前記電圧限界エリアにおけるドーピングの濃度が前記基板のドーピングの濃度より高くなるように処理することを特徴とする請求項１に記載の過電圧保護装置の製造方法。
【請求項３】
前記電圧限界エリアと前記ベース・エリアには横方向の崩壊現象を生じさせるように処理することを特徴とする請求項１に記載の過電圧保護装置の製造方法。
【請求項４】
前記電圧限界エリアと前記ベース・エリアとのギャップによって前記過電圧保護装置の崩壊電圧を定義することを特徴とする請求項１に記載の過電圧保護装置の製造方法。
【請求項５】
前記電圧限界エリアは、連続の方式によって全体を囲み、または連続の方式によって一部だけ囲い、または間隔をおく断片の方式によって全体を囲み、または間隔をおく断片の方式によって一部だけ囲うなどの方式によって前記ベース・エリアの外側に包囲されることを特徴とする請求項１に記載の過電圧保護装置の製造方法。
【請求項６】
前記ベース・エリアと電圧限界エリアとエミッター・エリアを形成するそれぞれのステップにおいて、拡散の方式やイオン挿入の方式などの手段によって実現することを特徴とする請求項１に記載の過電圧保護装置の製造方法。
【請求項７】
前記基板と前記電圧限界エリアと前記エミッター・エリアとがＮ型半導体からなるとともに、前記ベース・エリアがＰ型半導体からなることを特徴とする請求項１に記載の過電圧保護装置の製造方法。
【請求項８】
前記基板と前記電圧限界エリアと前記エミッター・エリアとがＰ型半導体からなるとともに、前記ベース・エリアがＮ型半導体からなることを特徴とする請求項１に記載の過電圧保護装置の製造方法。
【請求項９】
前記の過電圧保護装置の構造を積み重ねさせることによって二方向または複数方向の過電圧保護装置を形成することを特徴とする請求項１に記載の過電圧保護装置の製造方法。
【請求項１０】
基板と、
前記基板に形成されるベース・エリアと、
前記ベース・エリアに配置される複数個のエミッター・エリア同士と、
前記ベース・エリアの外側に配置される電圧限界エリアとを少なくとも有することを特徴とする過電圧保護装置。
【請求項１１】
前記基板と前記電圧限界エリアと前記エミッター・エリアとがＮ型半導体からなるとともに、前記ベース・エリアがＰ型半導体からなることを特徴とする請求項１０に記載の過電圧保護装置。
【請求項１２】
前記基板と前記電圧限界エリアと前記エミッター・エリアとがＰ型半導体からなるとともに、前記ベース・エリアがＮ型半導体からなることを特徴とする請求項１０に記載の過電圧保護装置。
【請求項１３】
前記電圧限界エリアにおけるドーピングの濃度が前記基板のドーピングの濃度より高くなることを特徴とする請求項１０に記載の過電圧保護装置。
【請求項１４】
前記の過電圧保護装置の構造を積み重ねさせることによって二方向または複数方向の過電圧保護装置を形成することを特徴とする請求項１０に記載の過電圧保護装置。
【請求項１５】
前記電圧限界エリアは、連続の方式によって全体を囲み、または連続の方式によって一部だけ囲い、または間隔をおく断片の方式によって全体を囲み、または間隔をおく断片の方式によって一部だけ囲うなどの方式によって前記ベース・エリアの外側に包囲されることを特徴とする請求項１０に記載の過電圧保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電圧保護装置の中央接合面の平行する箇所に電圧限界エリアを配置することによってその装置の崩壊電圧とくぐりぬけ電流を定義することによって、崩壊電圧とくぐりぬけ電流を調整可能な過電圧保護装置及びその製造方法を取得することを特徴とする過電圧保護装置及びその製造方法に関するものである。
【背景技術】
【０００２】
各種の電子素子の製造方法がますます精密化されてきて、素子の仕様がますます小さくなる現在では、各種の素子間の電気的レスポンス（例えば静電気や過電圧や電気アークなど）による損害を防止するための装置がますます重要視されてきた。また、サイリスターを応用する過電圧保護装置が既に普遍的に現代の通信システムに使用されており、この装置は、主に通信システムがトランスミッションすることにおいての雷衝撃や近辺の電気コードがショートしたりすることや他の予期できないイベントが発生するなどの場合に、過電圧により損害を招くことを防止するための手段として利用されてきた。
【０００３】
サイリスター過電圧保護装置は、半導体装置に属し、その設計によると、過電圧サージが通信設備に到達する前に、それをトランスミッション経路より他方へガイドすることによってその保護の目的を達成するものである。ノーマルなシステムのオペレーティング期間において、このような過電圧保護装置はハイ・インピーダンスの状態に保持され、即ち、閉鎖状態に設定される。この場合では、百万分の一のアンペアのリーケージ・カレントしか、この装置を通らないので、システム全体のオペレーティングに影響を出さない。トランスミッション経路に過電圧サージが生じる場合に、この装置がロー・インピーダンス状態に切り替えられ、即ち、オン状態になり、その過電圧サージを通信システムより他方へガイドし、この回のサージが通過してから、その過電圧保護装置が直ちに閉鎖状態に復帰し、且つ通信システムにノーマルにオペレーティングする状態へ復帰させることを許容する。
【０００４】
このような従来の過電圧保護装置の電流（Ｉ）と電圧（Ｖ）の特性については、図１の従来技術のＩ−Ｖ特性図に示す。
【０００５】
一般のサイリスター過電圧保護装置は、二個の金属電極装置と四層の交替する導電層を有する構成に製造され、例えば、ＮＰＮＰタイプとＰＮＰＮタイプのものがそれらの一例であり、その装置のトップ層は、エミッター・エリアであり、即ち、所謂カソード・エリアであり、その第二層はベース・エリアであり、その第三層は基板エリアであり、その第四層はアノード・エリアであり、その中では、二個の金属電極が前記エミッタ・エリアと前記アノード・エリアの表面に配置される。
【０００６】
そのベース・エリアとその基板エリアとの間における接合面が、装置の中央接合面となり、ノーマルなオペレーティングの場合では、その中央接合面が逆バイアスの状態になり、その保護装置における電圧が増加する場合に、その中央接合面が崩壊し始め、図に示し、その崩壊電流が１ｍＡに到達する場合に、その装置の両端部の電圧が崩壊電圧Ｖｚに定義され、この場合では、もし、その電圧が持続的に増加されてゆく場合では、その崩壊電流が快速的に上昇し、その保護装置をオン状態に切替させ、この際に、くぐりぬけ電圧ＶＢＯとくぐりぬけ電流ＩＢＯを定義する。過電圧サージが生じる場合に、且つくぐりぬけ電圧ＶＢＯに到達する場合に、過電圧保護装置がオンされ、電流を保護装置を流れ通らせるようにガイドし、且つこの装置の両端部の電圧を相対的な低い値に保持し、その過電圧サージが通過してから、保護装置を流れ通る電流が持続的に低下し、その電流がこの装置の保持電流ＩＨより低くなる場合に、その過電圧保護装置はオン状態よりオフ状態に転換され（図面参照）、この装置の両端部の電圧をノーマルになるように復帰させ、且つ通信システムをノーマルなオペレーティング状態に復帰させることを許容する。
【０００７】
従来技術については、図２に示すアメリカ・パテント第４，９６７，２５６の過電圧保護装置に示すように、そのサイリスター過電圧保護装置は、四層のダイオード構造（ＰＮＰＮ）を開示し、それには、エミッター・エリア２２（ｎ＋＋）と、それぞれのエミッター・エリアにおける短絡ホール２３とを有し、且つ、他に、基板２０における単一埋め込みエリア２５（ｎ）と、ベース・エリア２１（ｐ＋）と、アノード２４と、上部素子と連接する第一金属電極エリア２６と、下部素子と連接する第二金属電極エリア２７と、その中央接合面の周りに囲まれる保護リング２８（ｎ＋＋）とを備えており、それらの素子において保護リング２８を使用する原因は、素子の表面における電位差を均一的に分布させるためであり、それによって素子全体の安定さを向上する。他に、この保護リング２８はこの半導体素子に崩壊させないように所定の作用を提供できる。
【０００８】
図２に示すように、その埋め込みエリア２５（ｎ）と基板２０（ｎ−）とが、同じような導電形態（ｎ型半導体）に形成されるが、そのドーピング濃度がより高くなっており、そのドーピング濃度のより高い埋め込みエリア２５とベース・エリア２１との接合面の崩壊電圧がベース・エリア２１と基板２０の接合面より低くなるため、素子両端部の電圧が高く上る際に、その素子内部の崩壊現象が先にベース・エリア２１と埋め込みエリア２５との接合面に発生し、且つその崩壊電流を先に埋め込みエリア２５に流れ込ませ、そのレスポンスが素子の製造の際の崩壊電圧に対するコントロールすることの精密さを向上でき、且つこの未使用の埋め込みエリアの従来の製造方法よりかなり低くなるくぐりぬける電流値を取得できる。
【０００９】
しかしながら、このような電圧保護装置は、その応用上において、依然としてある課題を有しており、単一の埋め込みエリアを使用することと、より小さい埋め込めエリアの仕様を利用することによって、素子がオン状態にスイッチングされる場合に、その電流のガイド能力がリミットを有するようになり、ボトル・ネック・エフェクト（ｂｏｔｔｌｅ−ｎｅｃｋ  ｅｆｆｅｃｔ）を生じ、このボトル・ネック・エフェクトが素子の電流載置能力を明らかに低下させることがあり、このボトル・ネック・エフェクトを防止するために、アメリカ・パテント第５，００１，５３７と第５，５１６，７０５においては、二種類の過電圧保護装置は開示され、それらの装置がすべて複数重の埋め込みエリアの設計を使用し、しかしながら、その素子の仕事原理が依然として従来のままであるため、即ち、前記に説明したように、ベース・エリアと埋め込みエリアの接合面に優先に崩壊させる原理を利用することによって崩壊電圧とくぐりぬけ電流をコントロールする効果を達成するので、この二種類の設計がすべて従来のボトル・ネック・エフェクトを避けられないと認められている。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前記のそれぞれのことに鑑みて、本発明は、半導体素子の製造方法において、過電圧保護装置の中央接面素子の平行する箇所に電圧限界エリアを配置することによって、その素子の崩壊電圧とくぐりぬけ電流を定義することにより、レスポンスが速やかな過電圧保護装置を取得し、埋め込みエリアの設計を導入していないため、本発明の過電圧保護装置に最も優れた電流載置能力を付与できる効果を有することを特徴とする、過電圧保護装置及びその製造方法を提供することをその主要な解決しようとする課題とする。
【課題を解決するための手段】
【００１１】
前記の目的を図るために、本発明は、一種の過電圧保護装置及びその製造方法を提供し、それは、中央接合面の素子の平行する箇所に電圧限界エリアを配置し、その素子に横方向の接合面崩壊を形成させ、その電圧限界エリアによってその装置の崩壊電圧とくぐりぬけ電流を定義し、本発明の電圧限界エリアの位置と仕様とを選択することによって、保護装置の過電圧サージに対するレスポンスの反応敏感性を大幅に向上することができる。
【００１２】
また、前記の目的を図るために、本発明による製造方法には、基板に第一の遮蔽層を形成するステップ一と、前記第一の遮蔽層をエッチング加工することによって、複数個の遮蔽体同士を形成させることによって、第一のエリアと第二のエリアを有するように区分するステップ二と、前記第二のエリアにベース・エリアを形成するステップ三と、前記第一のエリア内に電圧限界エリアを形成するステップ四と、前記ベース・エリアにエミッタ・エリアを形成するステップ五と、前記エミッタ・エリアに電極エリアを形成するステップ六とを備えている。
【発明を実施するための最良の形態】
【００１３】
図３に示す本発明の過電圧保護装置の断面図に示すように、従来技術と同じように、本発明も四層交替のサイリスター構造（ＰＮＰＮ）を形成し、且つ相対的ドーピング濃度がより小さく設定される（ｎ−）のＮ型の半導体基板３０にドーピング濃度がより高くなるＰ型半導体（ｐ＋）のベース・エリア３２を形成し、且つその他の側に素子のアノード・エリア３２’を形成し、且つベース・エリア３２に高いドーピング濃度のＮ型半導体（ｎ＋＋）からなるエミッター・エリア３４を形成し、且つ複数個のベース・エリア３２におけるエミッター短絡ホール３５を形成し、そのベース・エリア３２と基板３０の形成するＰＮ接合面が本発明の半導体素子の中央接合面となり、本発明は、さらに、その中央接合面の平行する箇所に環状や一部環状やスペーサー・ピースの断片などの方式によってドーピング濃度がより高く設定される（ｎ＋）の電圧限界エリア３３を形成する。他に、その素子の上下方にそれぞれ第一の電極エリア３１と第二の電極エリア３１’を形成する。
【００１４】
電圧限界エリア３３は、相対的ドーピング濃度がより高いほうのＮ型半導体からなり、そのため、そのドーピング濃度が基板３０より高くなり、基板エリア３２の横方向の崩壊電圧値を基板エリア３２と下方基板３０のＰＮ接合面の崩壊電圧より低く形成させ、この保護素子の崩壊電圧を主に電圧限界エリア３３とベース・エリア３２（ｐ＋）との間のギャップの大きさによって決められるようにし、それらのギャップが大きいければ大きいほどその崩壊電圧が高くなり、そのギャップが小さいほど、その崩壊電圧が低くなり、実際に応用する場合では、実際のニーズに応じる電圧値によって電圧限界エリア３３とベース・エリア３２との間のギャップを変更設計できる。
【００１５】
図３に示すように、その電圧限界エリア３３がそのベース・エリア３２の外側に片側配置してもよいが、実際的に実施する場合では、それだけに限定するものはないことが言うまでもないことである。電圧限界エリア３３のトータルの長さによって、その過電圧保護装置のくぐりぬけ電流を定義でき、即ち、その電圧限界エリア３３とベース・エリア３２との間では崩壊区域が形成され、その崩壊電流が単にこの区域しか通らなく、崩壊現象が生じる場合に、この電圧限界エリア３３のトータルの長さがその崩壊区域の大きさを決め、且つこの崩壊区域を通る崩壊電流をコントロールするようにし、その中では、より短い長さの場合では、より小さいほうの崩壊区域とより低いほうの崩壊電流を生成し、図１に示すように、素子がＯＮ状態に切り替えられる場合に、その崩壊電流がこの素子のくぐりぬけ電流（ＩＢＯ）になるように定義され、そのため、より短いほうの電圧限界エリア３３の長さを使用する場合、そのくぐりぬけ電流ＩＢＯの大きさを有効に低減でき、また、素子がＯＮ状態に切り替えられる際に要するくぐりぬけ電流が低下されるため、一対の過電圧現象に対しすごく敏感的な過電圧保護装置を取得できる。
【００１６】
その中では、優れた実施の形態は例えば次のようなものがそれぞれある。図４Ａは、本発明の過電圧保護装置の第一の実施の形態を示す平面図であり、この半導体素子基板３０には、一回りのＮ型半導体からなる電圧限界エリア３３ａがその外方に囲まれ、Ｐ型半導体からなるベース・エリア３２との間にはギャップが介在され、且つエミッター・エリア３４がベース・エリア３２の内側に配置され、図面に示す複数個の円孔がエミッター短絡ホール３５を形成し、また、エミッター・エリア３４には第一の電極エリア３１が形成され、その第一の電極エリア３１が普段は金属層からなり、他の素子を接続する用途に使用されている。
【００１７】
また、図４Ｂに示すのは、本発明の過電圧保護装置の第二の実施の形態を示す平面図であり、その図面における断面線４０が図３に示す断面図に対応するものであり、本発明は、実際のニーズに応じてその素子の設計を変更でき、このように、半導体素子基板３０には、半分回りのＮ型半導体によって形成される電圧限界エリア３３ｂがその外方に囲まれ、Ｐ型半導体からなるベース・エリア３２との間に隙間が形成され、エミッター・エリア３４がベース・エリア３２の内方に設けられ、且つ複数個のエミッター短絡ホール同士３５を有し、また、そのエミッター・エリア３４には第一の電極エリア３１が形成されている。
【００１８】
図４Ｃは、本発明の過電圧保護装置の第三の実施の形態を示す平面図であり、図における断面線４０が図３に示す断面図に対応するものであり、本発明は、実際のニーズに応じて設計を変更することができ、その基板３０には、半分回りの間隔をおく方式のＮ型半導体によって形成される電圧限界エリア３３ｃがその外方に囲まれ、Ｐ型半導体からなるベース・エリア３２との間に隙間が存在しており、また、そのエミッター・エリア３４がベース・エリア３２の内方に配置され、且つ複数個のエミッター短絡ホール同士３５を備えており、また、エミッター・エリア３４には第一の電極エリア３１が形成されている。
【００１９】
図４Ｃに示す第三の実施の形態の延伸例として、間隔をおく方式の電圧限界エリアを使用する場合では、その電圧限界エリアのトータルの長さを減少できるばかりか、その崩壊現象を素子全体に均一的に分布させることができるので、くぐりぬけ電流の大きさを減少するばかりか、素子の工率消費能力を向上できるため、素子の安定さを向上する目的を図れる。
【００２０】
図５は、他の実施の形態を示す説明図であり、本発明の二方向（ｂｉ−ｄｉｒｅｃｔｉｏｎ）過電圧保護装置を示す説明図であり、その中では、基板５０の両側にすべて対応しあう過電圧保護装置同士が設けられ、それらには、二つの対応しあうＰ型半導体からなる第一のベース・エリア５２ａと、第二のベース・エリア５２ｂとを備え、それらのそれぞれの側にはそれぞれ第一の電圧限界エリア５３ａと第二の電圧限界エリア５３ｂとが設けられ、また、前記ベース・エリアにはそれぞれ第一・エミッター・エリア５４ａと第二エミッター・エリア５４ｂが形成され、それらのエミッター・エリアの内方には。複数個の第一エミッター短絡ホール同士５５ａと第二エミッター短絡ホール同士５５ｂが形成され、その素子の両表面には第一電極エリア５１ａと第二電極エリア５１ｂを有している。また、図３に示す過電圧保護装置が一方向の素子であり、単に単一の極性の過電圧に対し保護作用を発揮でき、それに対して、図５に示す二方向の過電圧保護装置は、交流電圧の下で仕事をする通信システムに対し二方向の保護作用を発揮できる。
【００２１】
図６Ａないし図６Ｆは、本発明の過電圧保護装置及びその製造方法を簡単に紹介するものであり、その中に示すのは、一方向の保護装置や二方向または複数方向の素子の製造方法も次のようなステップに従って実施できる。
【００２２】
図６Ａに示すのは、まず基板６０に酸化や沈積などの加工によって第一遮蔽層６１を形成し、その基板６０として珪素を主要な材料とし、且つその第一の遮蔽層６１として二酸化珪素や他の膜層、例えば窒化珪素などを使用できる。
【００２３】
第一の遮蔽層６１がリソグラフィとエッチングとの製造方法を経過後に、図６Ｂに示すような三つの遮蔽体６１ａ，６１ｂ，６１ｃを形成し、且つ複数個のエリアを生成するように区分され、その中、遮蔽体６１ａ、６１ｂの間がこれからは電圧限界エリアとなる第一区域６０１を定義し、また、遮蔽体６１ｂ，６１ｃが最後の素子のベース・エリアとなる第二区域６０２を定義し、また、遮蔽体６１ｂの幅がこの素子の第一区域６０１（電圧限界エリア）と第二区域６０２（ベース・エリア）とのギャップとなり、且つこの素子の有すべき崩壊電圧値を定義した。
【００２４】
図６Ｃに示すように、選択性ドーピング製造方法を使用することによって第二区域６０２を拡散の方式によってまたはイオン挿入の方式によって、雑質の原子を第二区域６０２にドーピングして素子のベース・エリア６２を形成し、図に示すＰ型半導体区域のようにならせる。
【００２５】
また、図６Ｄに示すように、選択性ドーピング製造方法を使用することによって、拡散させる方式により、またはイオン挿入の方式によって雑質原子を第一区域６０１にドーピングすることによって、本発明の電圧限界エリア６３を形成する。
【００２６】
また、図６Ｅは、選択性ドーピング製造方法によってベース・エリア６２に高濃度の雑質原子を拡散の方式やイオン挿入の方式などの方式によって高ドーピング濃度のエミッター・エリア６４を形成し、且つ一緒にエミッター短絡ホール６５を形成する。
【００２７】
また、図６Ｆに示すように、最後に、エミッター・エリア６４に金属を沈積形成させることによって導電部分とする電極エリア６６を形成すると、本発明の過電圧保護装置との製造方法を生成する。
【００２８】
他に、図６Ｅにおいて、ベース・エリアにエミッター・エリアを拡散形成するステップが、ベース・エリアの出来上がる後に実施してもよく、図６Ａないし図６Ｆに示す製造方法に限定するものではなく、また、前記のそれぞれのステップを繰り返すことや同時に基板の二つの表面に実施する方式によって二方向または複数方向の過電圧保護装置を生成してもよい。
【産業上の利用可能性】
【００２９】
本発明による場合、その過電圧保護装置の中央接合面の側辺部の平行する箇所に電圧限界エリアを配置し、本発明の電圧制限エリアの位置の選択とその仕様に変化させることとによって、この装置の崩壊電圧とくぐりぬけ電流を定義でき、過電圧現象に対し敏感的に反応できる過電圧保護装置を提供できる。
【００３０】
また、前記に説明したのは、単に本発明の実施可能な実施例に過ぎず、本発明の主張範囲を定義するものではなく、本発明の明細書と請求の範囲と図面に開示される内容の要旨に基づいて実施される等価的な効果を有するものも、本発明の主張範囲内に納入されるべきことは言うまでもない。
【図面の簡単な説明】
【００３１】
【図１】従来技術の過電圧保護装置の電圧と電流との特性を示す説明図である。
【図２】従来技術の過電圧保護装置を示す説明図である。
【図３】本発明の過電圧保護装置を示す断面図である。
【図４Ａ】本発明の過電圧保護装置の第一の実施の形態を示す平面図である。
【図４Ｂ】本発明の過電圧保護装置の第二の実施の形態を示す平面図である。
【図４Ｃ】本発明の過電圧保護装置の第三の実施の形態を示す平面図である。
【図５】本発明の二方向過電圧保護装置を示す説明図である。
【図６Ａ】本発明の過電圧保護装置及びその製造方法を示す説明図である。
【図６Ｂ】本発明の過電圧保護装置及びその製造方法を示す説明図である。
【図６Ｃ】本発明の過電圧保護装置及びその製造方法を示す説明図である。
【図６Ｄ】本発明の過電圧保護装置及びその製造方法を示す説明図である。
【図６Ｅ】本発明の過電圧保護装置及びその製造方法を示す説明図である。
【図６Ｆ】本発明の過電圧保護装置及びその製造方法を示す説明図である。
【符号の説明】
【００３２】
３０、５０、６０  基板
３１    第一の電極エリア
３１’  第二の電極エリア
３２、６２  ベース・エリア
３２’  アノード
３３，３３ａ，３３ｂ，３３ｃ  電圧限界エリア
３４、６４  エミッター・エリア
３５    エミッター短絡ホール
４０    断面線
５１ａ  第一電極エリア
５１ｂ  第二電極エリア
５２ａ  第一ベース・エリア
５２ｂ  第二ベース・エリア
５３ａ  第一電圧限界エリア
５３ｂ  第二電圧限界エリア
５４ａ  第一エミッター・エリア
５４ｂ  第二エミッター・エリア
５５ａ  第一エミッター短絡ホール
５５ｂ  第二エミッター短絡ホール
６１    第一遮蔽層
６１ａ，６１ｂ，６１ｃ  遮蔽体
６３    電極限界エリア
６５    エミッター短絡ホール
６６    電極エリア
６０１  第一区域
６０２  第二区域
【図１】
2005268638.tif 000003
【図２】
2005268638.tif 000004
【図３】
2005268638.tif 000005
【図４Ａ】
2005268638.tif 000006
【図４Ｂ】
2005268638.tif 000007
【図４Ｃ】
2005268638.tif 000008
【図５】
2005268638.tif 000009
【図６Ａ】
2005268638.tif 000010
【図６Ｂ】
2005268638.tif 000011
【図６Ｃ】
2005268638.tif 000012
【図６Ｄ】
2005268638.tif 000013
【図６Ｅ】
2005268638.tif 000014
【図６Ｆ】
2005268638.tif 000015