(57)【要約】    【課題】      複数の集積化回路を基板上にフリップチップ実装した場合においても、良好な高周波特性を実現できるとともに、複数の集積化回路を最小限の実装スペースで効率よく実装して小型化を実現できる高周波回路を得ること。    【解決手段】  表面が回路面である複数の集積化回路１０８ａ、１０８ｂを、接地導体１０４が形成された第１基板１０１上に実装する。第１基板１０１および集積化回路１０８ａ、１０８ｂの上部に、第２基板１２１を配置する。第２基板１２１の下面には金属膜１２２が形成され、金属膜１２２は、集積化回路１０８ａ、１０８ｂの裏面１１４ａ、１１４ｂの接地パターンと接地導体１０４とを電気的に接続する。また、第２基板１２１上に、第２基板１２１に実装される集積回路１０８ｃ、１０８ｄの裏面１１４ｃ、１１４ｄの接地パターンに接続される接地導体層１２８を形成する。  【選択図】      図１
2005079354.tif 000002
【特許請求の範囲】
【請求項１】
接地用導体層が形成された第１の基板上に、回路面を前記基板に対向させた状態で、前記回路面の裏面に接地用導体部が形成されたＩＣチップが実装され、
前記第１の基板上の前記接地用導体層と前記ＩＣチップの裏面の前記接地用導体部とを電気的に接続する接続部材が下面に形成された第２の基板が、前記第１の基板および前記ＩＣチップの上部に、前記接続部材を前記接地用導体層と前記接地用導体部とを接続した状態で配置され、
前記第２の基板上には、前記ＩＣチップと同様に形成された別のＩＣチップを、その回路面を前記第２の基板に対向させた状態で、実装した際に、前記別のＩＣチップの回路面の裏面に形成された接地用導体部に接続される接地用導体層が形成されていることを特徴とする高周波回路。
【請求項２】
前記第２の基板上には、回路面を前記第２の基板に対向させた状態で、前記ＩＣチップと同様に形成された別のＩＣチップが実装され、
前記別のＩＣチップの接地用導体部と前記基板上の前記接地用導体層とが別の接続部材により電気的に接続されていることを特徴とする請求項１記載の高周波回路。
【請求項３】
前記第２の基板の下面には、下方に開口する凹部が形成され、
前記凹部内の底面および内側面に前記接続部材が形成されているとともに、前記凹部内に前記ＩＣチップが、当該ＩＣチップの裏面を前記凹部の底面上の接続部材に接続させた状態で配置され、
前記凹部内の内側面上に形成された接続部材の先端部分が前記接地用導体層に接続されていることを特徴とする請求項１または請求項２記載の高周波回路。
【請求項４】
請求項１記載の高周波回路を有することを特徴とする無線端末装置。
【請求項５】
請求項１記載の高周波回路を有することを特徴とする無線基地局装置。
【請求項６】
請求項１記載の高周波回路を有することを特徴とする無線計測装置。
【請求項７】
請求項１記載の高周波回路を有することを特徴とするレーダ装置。
【請求項８】
接地用導体層が形成された第１の基板上に、回路面を前記第１の基板に対向させた状態で、前記回路面の裏面に接地用導体部が形成されたＩＣチップを実装するステップと、
第２の基板の下面に、前記第１の基板上の前記接地用導体層と前記ＩＣチップの裏面の前記接地用導体部とを電気的に接続する接続部材を形成するとともに、第２の基板の上面に、前記ＩＣチップと同様に形成された別のＩＣチップを、当該ＩＣチップの回路面を前記第２の基板に対向させた状態で、実装した際に、前記別のＩＣチップの回路面の裏面に形成された接地用導体部に接続される接地用導体層を前記第２の基板上に形成するステップと、
前記第１の基板および前記ＩＣチップの上部に前記第２の基板を配置して、前記接続部材により前記接地用導体層と前記接地用導体部とを接続させるステップと
を有することを特徴とする高周波回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜加工技術を用いて製造される高周波回路に関し、特に、マイクロ波及びミリ波帯等の高い周波数帯で動作する集積化回路（ＩＣ）が設けられる高周波回路及びその製造方法に関する。
【背景技術】
【０００２】
一般に、高周波回路製造において、高周波数帯で動作するチップ状の集積化回路を基板上にフリップチップ実装すると、フリップチップ実装した集積化回路の回路面側には、誘電体膜や基板が存在する。この場合、フリップチップ実装された集積化回路が誘電体膜や基板の影響を受けたりフリップチップ実装時に封止材が集積化回路の回路面側に浸入したりして、集積化回路が持つ所望の高周波特性を得ることができなくなることがある。そこで、従来では、例えば特許文献１で、フリップチップ実装したチップの下方に貫通孔を設けた構造が提案されている。
【０００３】
以下、従来の高周波回路について図面を用いて説明する。図６は、従来の高周波回路の構造例を示す断面図である。図６に示す高周波回路１０において、基板１１上の所定個所に誘電体膜１２が形成され、基板１１及び誘電体膜１２上の各所定個所に、接地導体１３、１４が形成されている。誘電体膜１２の所定個所にはスルーホールが形成され、当該スルーホールには、接地導体１３及び接地導体１４を電気的に接続するための導体１５が形成されている。また、基板１１に対して貫通孔加工を施すことにより基板１１及び誘電体膜１２の各所定個所には内壁面１６が形成され、この内壁面１６は貫通孔１７を規定している。
【０００４】
接地導体１４は、接地用の金属バンプ２０を介して集積化回路１８上の接地導体１９と電気的に接続されている。なお、誘電体膜１２上には信号用配線（不図示）が形成されており、当該信号用配線は、配線接続用の金属バンプ（不図示）を介して集積化回路１８上の信号用配線（不図示）と電気的に接続されている。
【０００５】
フリップチップ実装方法としては、例えばスタッドバンプボンディング等が適当である。スタッドバンプボンディングを用いた場合、金属バンプ２０に導電性ペースト２１を付着し、接地導体１４に接合する。最後に、封止材２２を用いて集積化回路１８を封止する。このとき、集積化回路１８の回路面２３側に対向する誘電体膜１２及び基板１１には貫通孔加工を施しているため、封止材２２が集積化回路１８の回路面２３側に浸入することはない。また、貫通孔１７の構造を採用することにより、集積化回路１８の回路面２３側に対向する誘電体膜１２及び基板１１の影響がなくなり、集積化回路１８の高周波特性が向上する。
【特許文献１】特開２００２−２９９７８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の高周波回路１０では、金属バンプ２０を介して集積化回路１８上の接地導体１９及び基板１１上の接地導体１３が電気的に接続されている一方、高周波回路１０が例えば集積化回路１８の裏面２４に接地パターンを設ける構造を採用している場合、良好な高周波特性を得るためには、当該接地パターン及び基板１１側の接地導体１３、１４、１５も電気的に充分に接続する必要がある。ところが従来より、フリップチップ実装された集積化回路の裏面に設けられた接地パターンと基板側の接地導体を電気的に充分に接続することが可能な高周波回路の構造は提案されていない。
【０００７】
また、集積化回路を、良好な高周波数特性を得るように基板に実装する高周波回路において、さらに他の集積化回路を実装した場合の高周波回路の構造は提案されていない。このとき、複数の集積化回路を用いる高周波回路は、その性質上、極力占有スペースを減少させ、小型化を図ることが望ましい。
【０００８】
本発明は、かかる点に鑑みてなされたものであり、複数の集積化回路を基板上にフリップチップ実装した場合においても、良好な高周波特性を実現できるとともに、複数の集積化回路を最小限の実装スペースで効率よく実装して小型化を実現でき、さらに容易に製造できる高周波回路及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の高周波回路は、接地用導体層が形成された第１の基板上に、回路面を前記基板に対向させた状態で、前記回路面の裏面に接地用導体部が形成されたＩＣチップが実装され、前記第１の基板上の前記接地用導体層と前記ＩＣチップの裏面の前記接地用導体部とを電気的に接続する接続部材が下面に形成された第２の基板が、前記第１の基板および前記ＩＣチップの上部に、前記接続部材を前記接地用導体層と前記接地用導体部とを接続した状態で配置され、前記第２の基板上には、前記ＩＣチップと同様に形成された別のＩＣチップを、その回路面を前記第２の基板に対向させた状態で、実装した際に、前記別のＩＣチップの回路面の裏面に形成された接地用導体部に接続される接地用導体層が形成されている構成を採る。
【００１０】
この構成によれば、上面に接地用導体層が形成された第２の基板の下面に形成された接続部材により、第１の基板上に形成された接地用導体層と回路面を基板に対向させた状態で基板上に実装されたＩＣチップの裏面に形成された接地用導体部とを電気的に接続するため、第２の基板を第１の基板上に配置するだけで、第１の基板上に実装されたＩＣチップの良好な高周波特性を実現して信頼性の向上を図ることができるとともに、別のＩＣチップを、下面に接続部材が形成された第２の基板上に、別のＩＣチップの接地用導体部と第２の基板上の接地用導体層とを接続させて、直接実装できるので、複数のＩＣチップを実装する場合でも、最小限の実装スペースで、効率よく実装することができ、接続部材と第２基板とを別体にした構造に比べ小型化を実現することができる。
【００１１】
本発明の高周波回路は、上記構成において、前記第２の基板上には、回路面を前記第２の基板に対向させた状態で、前記ＩＣチップと同様に形成された別のＩＣチップが実装され、前記別のＩＣチップの接地用導体部と前記基板上の前記接地用導体層とが別の接続部材により電気的に接続されている構成を採る。
【００１２】
この構成によれば、第２の基板上に実装された別のＩＣチップの接地用導体部と第２の基板上の接地用導体層とが別の接続部材により電気的に接続されているため、第１の基板上に実装されたＩＣチップととともに、別のＩＣチップの良好な高周波特性を実現して、信頼性の向上を図ることができる。
【００１３】
本発明の高周波回路は、上記構成において、前記第２の基板の下面には、下方に開口する凹部が形成され、前記凹部内の底面および内側面に前記接続部材が形成されているとともに、前記凹部内に前記ＩＣチップが、当該ＩＣチップの裏面を前記凹部の底面上の接続部材に接続させた状態で配置され、前記凹部内の内側面上に形成された接続部材の先端部分が前記接地用導体層に接続されている構成を採る。
【００１４】
この構成によれば、凹部内に形成された接続部材により、ＩＣチップの接地導体部と、第１の基板上の接地導体層とが接続されるため、第１の基板上に実装されたＩＣチップに、凹部が被さるように第２の基板を配置するだけで、第１の基板上に実装されたＩＣチップの良好な高周波特性を実現して、信頼性の向上を図ることができる。
【００１５】
本発明の無線端末装置は、上記の高周波回路を有する構成を採る。
【００１６】
この構成によれば、上記の高周波回路と同様の作用効果を、無線端末装置において実現することができる。
【００１７】
本発明の無線基地局装置は、上記の高周波回路を有する構成を採る。
【００１８】
この構成によれば、上記の高周波回路と同様の作用効果を、無線基地局装置において実現することができる。
【００１９】
本発明の無線計測装置は、上記の高周波回路を有する構成を採る。
【００２０】
この構成によれば、上記の高周波回路と同様の作用効果を、無線計測装置において実現することができる。
【００２１】
本発明のレーダ装置は、上記の高周波回路を有する構成を採る。
【００２２】
この構成によれば、上記の高周波回路と同様の作用効果を、レーダ装置において実現することができる。
【００２３】
本発明の高周波回路の製造方法は、接地用導体層が形成された第１の基板上に、回路面を前記第１の基板に対向させた状態で、前記回路面の裏面に接地用導体部が形成されたＩＣチップを実装するステップと、第２の基板の下面に、前記第１の基板上の前記接地用導体層と前記ＩＣチップの裏面の前記接地用導体部とを電気的に接続する接続部材を形成するとともに、第２の基板の上面に、前記ＩＣチップと同様に形成された別のＩＣチップを、当該ＩＣチップの回路面を前記第２の基板に対向させた状態で、実装した際に、前記別のＩＣチップの回路面の裏面に形成された接地用導体部に接続される接地用導体層を前記第２の基板上に形成するステップと、前記第１の基板および前記ＩＣチップの上部に前記第２の基板を配置して、前記接続部材により前記接地用導体層と前記接地用導体部とを接続させるステップとを有するようにした。
【００２４】
この方法によれば、接地用導体層が形成された第１の基板上に、ＩＣチップを実装した後、上面に接地用導体層、下面に接続部材が形成された第２の基板を、前記第１の基板上に配置して、接続部材により接地用導体層と接地用導体部とを電気的に接続するため、第２の基板を第１の基板上に配置するだけで、第１の基板に実装されたＩＣの良好な高周波特性が実現され、信頼性が向上された高周波回路を容易に効率よく製造することができる。また、第２の基板上に、別のＩＣチップを、裏面の接地用導体部と、第２の基板上の接地用導体層とを接続した状態で、実装することができるので、複数のＩＣチップを重ねるように実装する場合でも、最小限の実装スペースで実装することができ、接続部材と、基板とを別体にした構造に比べ小型化を実現する高周波回路を実現することができる。
【発明の効果】
【００２５】
以上説明したように、本発明によれば、複数の集積化回路を基板上にフリップチップ実装した場合においても、良好な高周波特性を実現できるとともに、最小限の実装スペースで効率よく集積化回路を実装して小型化を実現できる。
【発明を実施するための最良の形態】
【００２６】
本発明の骨子は、基板上に形成された接地用導体層と回路面を基板に対向させた状態で基板上に実装されたＩＣチップの裏面に形成された接地用導体部とを電気的に接続するとともに、このＩＣチップの上部に別のＩＣチップを厚みを取らず最小限のスペースで効率よく設けて高周波回路自体の小型化を実現できる構造にすることである。
【００２７】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２８】
図１は、本発明の一実施の形態に係る高周波回路１００の構造を示す断面図である。また、図２は、図１において矢印Ａ方向からみた、第１の基板上に実装された集積化回路の実装状態を示す側面図である。
【００２９】
高周波回路１００においては、シリコン製の第１基板１０１の主面上の所定箇所に誘電体膜１０２が形成され、基板１０１及び誘電体膜１０２上の各所定箇所に、基板１０１を接地するための接地導体１０３、１０４が形成されている。誘電体膜１０２の所定箇所にはスルーホールが形成され、当該スルーホールには、接地導体１０３及び接地導体１０４を電気的に接続するための接続導体１０５が形成されている。また、基板１０１に対して貫通孔加工を施すことにより基板１０１及び誘電体膜１０２の各所定箇所には内壁面１０６が形成され、この内壁面１０６は上下に貫通する貫通孔１０７ａ、１０７ｂを規定している。この貫通孔１０７ａ、１０７ｂの上方に、第１基板１０１上に実装された集積化回路１０８ａ、１０８ｂが配置されている。
【００３０】
接地導体１０４は、接地用の金属バンプ１１０を介してチップ状の集積化回路１０８ａ、１０８ｂの表面上の接地導体１０９と電気的に接続されている。このようにして、集積化回路１０８ａ、１０８ｂは、その回路面１１３を第１基板１０１側に向けた状態で（フェイスダウンの状態で）第１基板１０１上に、それぞれ貫通孔１０７ａ、１０７ｂを跨ぐように並べて、フリップチップ実装されている。なお、集積化回路１０８ａ、１０８ｂおよび後述する集積化回路１０８ｃ、１０８ｄは、ここでは、同一形状を有したものとして図示しているが、これに限らない。また、集積化回路１０８ａ、１０８ｂ、１０８ｃ、１０８ｄの裏面１１４ａ、１１４ｂ、１１４ｃ、１１４ｄには、それぞれ接地パターン（図示省略）が形成されている。
【００３１】
誘電体膜１０２上には所定箇所に信号用配線である導体１１５が形成されており、当該導体１１５は、集積化回路１０８ａ、１０８ｂ上の信号配線接続用の導体１１６に、導電性ペースト１１８が付着した金属バンプ１１７を介して電気的に接続されている。
【００３２】
また、第１基板１０１上には、集積化回路１０８ａ、１０８ｂの裏面１１４の接地パターンと第１基板１０１上の接地導体１０４とを電気的に接続する金属膜１２２が下面に形成された第２基板１２１が配置されている。
【００３３】
第２基板１２１は、第１基板１０１と同様に規定された貫通孔１０７ｃ、１０７ｄを有するとともに、これら貫通孔１０７ｃ、１０７ｄの下部に下方に開口する凹部１２１ａ、１２１ｂが形成されている。
【００３４】
凹部１２１ａ、１２１ｂは、その中央部分で、貫通孔１０７ｃ、１０７ｄに連続しており、これら凹部１２１ａ、１２１ｂが形成された内面に金属膜１２２が形成された状態となっている。詳細には、金属膜１２２は、凹部１２１ａ、１２１ｂ内の底面、側壁面を含む第２基板１２１の下面に渡って形成された状態となっている。
【００３５】
これら凹部１２１ａ、１２１ｂ内に、第１基板１０１上の集積化回路１０８ａ、１０８ｂが配置され、凹部１２１ａ、１２１ｂの底面の金属膜１２２部分は、集積化回路１０８ａ、１０８ｂの裏面１１４に導電性ペースト１２４により導電性を有する状態で接着されている。これら第２基板１２１の凹部１２１ａ、１２１ｂの内面及び第１基板１０１側の主面はキャビティを規定している。
【００３６】
また、凹部１２１ａ、１２１ｂの開口縁部となる第２基板１２１の下面部分には、金属膜１２２上に導電性ペースト１２３が付着されている。このような構成を有する第２基板１２１は、導電性ペースト１２３が接地導体１０４の上面と接合し導電性ペースト１２４が集積化回路１０８の裏面１１４と接合するように、配置されている。
【００３７】
また、第２基板１２１には、第１基板１０１と同様に、主面上の所定箇所に誘電体膜１２６が形成され、第２基板１２１及び誘電体膜１２６上の各所定箇所（ここでは貫通孔１０７ｃ、１０７ｄの主面側縁部）に、基板１２１を接地するための接地導体１２７、１２８が形成されている。誘電体膜１２６の所定箇所にはスルーホールが形成され、当該スルーホールには、接地導体１２７及び接地導体１２８を電気的に接続するための接続導体１２９が形成されている。また、貫通孔１０７ｃ、１０７ｄの上方に、集積化回路１０８ｃ、１０８ｄがそれぞれ実装されている。
【００３８】
接地導体１２８は、接地用の金属バンプ１１０を介してチップ状の集積化回路１０８ｃ、１０８ｄの表面上の接地導体１０９と電気的に接続されている。このようにして、集積化回路１０８ｃ、１０８ｄは、第１基板１０１に実装される集積化回路１０８ａ、１０８ｂと同様に、回路面１１３を第２基板１２１側に向けた状態で（フェイスダウンの状態で）第２基板１２１上に、それぞれ貫通孔１０７ｃ、１０７ｄを跨ぐように並べて、フリップチップ実装されている。
【００３９】
誘電体膜１２６には、誘電膜１０２と同様に信号用配線である導体（図示省略）が形成され、この導体は、集積化回路１０８ｃ、１０８ｄ上の信号用配線の導体（図示省略）と電気的に接続されている。上記の各信号用配線の接続構造は、第１基板１０１と集積化回路１０８ａ、１０８ｂとを接続する構造と同様であるので説明は省略する。
【００４０】
また、第２基板１２１上には、集積化回路１０８ｃ、１０８ｄの裏面１１４ｃ、１１４ｄの接地パターンと第２基板１２１上の接地導体１２８、１２８とを電気的に接続するとともに第２基板１２１上の集積化回路１０８ｃ、１０８ｄを上方から覆う接続用カバー部材１３０が配置されている。
【００４１】
接続用カバー部材１３０は、下方に開口する凹部１３１ａ、１３１ｂが形成されたシリコン基板からなる本体部１３１と、本体部１３１下面に形成された金属膜１３２とを有する。
【００４２】
接続用カバー部材１３０は、第２基板１２１上の集積化回路１０８ｃ、１０８ｄを凹部１３１ａ、１３１ｂ内に位置させた状態で配置され、金属膜１３２の凹部１３１ａ、１３１ｂの底面部分は、集積化回路１０８ｃ、１０８ｄの裏面１１４ｃ、１１４ｄに、裏面１１４ｃ、１１４ｄの略全体を覆うように形成された導電性ペースト１３４により導電性を有する状態で接着されている。
【００４３】
これら凹部１３１ａ、１３１ｂの側壁部分を構成する下方に突出した突出部１３０ａ、１３０ｂ、１３０ｃの先端部および内壁面に金属膜１３２が形成され、金属膜１３２は凹部１２１ａ、１２１ｂの内側底面、突出部の先端部および内壁面に渡って形成された状態となっている。また、接続用カバー部材１３０の突出部及びシリコン基板１２１側の主面はキャビティを規定している。
【００４４】
また、突出部１３０ａ、１３０ｂ、１３０ｃの先端部、つまり、接続用カバー部材１３０の下端部には、金属膜１３２上に導電性ペースト１３６が付着されている。このような構成を有する接続用カバー部材１３０では、導電性ペースト１３６が接地導体１２８の上面と接合し、導電性ペースト１３４が集積化回路１０８ｃ、１０８ｄの裏面１１４ｃ、１１４ｄと接合するように、配置されている。
【００４５】
次いで、上記構造を有する高周波回路１００を製造する方法について説明する。図３から図５は、本発明の一実施の形態に係る高周波回路１００を製造する方法の各工程を段階的に示す断面図である。
【００４６】
図３（ａ）は、高周波回路１００を製造する方法の第一の工程を示す断面図である。本工程においては、第１基板１０１上に誘電体膜１０２及び接地導体１０３、接続導体１０５を形成するためのスルーホールを形成する。また、貫通孔加工を施す第１基板１０１上に、集積化回路１０８ａ、１０８ｂをフリップチップ実装する箇所の貫通孔１０７ａ、１０７ｂを規定する内壁面１０６を形成する。この貫通孔加工の方法としては、例えばレジストマスクを用いたドライエッチングによる方法が適当であり、第１基板１０１上において貫通孔の一部である穴部１０７ｅが形成される。
【００４７】
図３（ｂ）は、高周波回路１００を製造する方法の第二の工程を示す断面図である。本工程においては、第１基板１０１上に接地導体１０４および接続導体１０５を形成する。なお、図示していないが、誘電体膜１０２上には信号用配線が形成されている。
【００４８】
図３（ａ）および図３（ｂ）で説明した第一および第二の工程において第１基板１０１上に形成される接地導体１０３、１０４、接続導体１０５及び信号用配線は、例えばＡｕやＣｕ等の金属で構成される。また、誘電体膜１０２は、高周波回路１００の高周波特性の損失を抑制するために、例えばベンゾシクロブテンやバイアック（登録商標）等の、誘電正接が低く誘電損失が小さい材料を使用することが望ましい。例えば、ベンゾシクロブテンを用いた場合、誘電体膜１０２は、スピンコート及びキュアにより形成することが可能である。
【００４９】
また、接地導体１０３、１０４及び信号用配線は、スパッタリングによりシースメタル層を形成し、レジストにより配線のパターニングを行い、電解メッキにより接地導体１０３、１０４及び信号用配線の金属膜を形成し、そして、レジスト及びシースメタル層を除去することにより、形成することができる。ここで、接地導体１０３及び接地導体１０４は接続導体１０５を介して電気的に接続されている。この接続導体１０５は、誘電体膜１０２に形成されたスルーホールに電解メッキを施すことにより形成されたものであるが、このスルーホールを形成する方法としては、例えばレジストマスクを用いたドライエッチングによる方法が適当である。
【００５０】
図３（ｃ）は、高周波回路１００を製造する方法の第三の工程を示す断面図である。本工程においては、集積化回路１０８ａ、１０８ｂがフリップチップ実装される第１基板１０１部分の基板を除去して貫通孔１０７ａ、１０７ｂを形成する。つまり、第一の工程にて形成された穴部１０７ｅ、１０７ｅの底部で露出する第１基板１０１部分を除去する。なお、この除去方法であるが、第一の工程と同様に、レジストマスクを用いたドライエッチングによる方法などの貫通孔加工を行うことが好ましい。
【００５１】
図３（ｄ）は、高周波回路１００を製造する方法の第四の工程を示す断面図である。本工程においては、第１基板１０１上に、貫通孔１０７ａ、１０７ｂの上方に集積化回路１０８ａ、１０８ｂをフリップチップ実装する。フリップチップ実装方法としては、例えばスタッドバンプボンディング等が適当である。スタッドバンプボンディングを用いた場合、金属バンプ１１０に図示しない導電性ペーストを付着し接地導体１０４に接合することにより、接地導体１０４及び接地導体１０９が電気的に接続する。この第一の工程から第四の工程までで製造した図３（ｄ）に示す第１基板１０１を第１基板ユニット２００とする。
【００５２】
図４（ｅ）は、高周波回路１００を製造する方法の第五の工程を示す断面図である。
【００５３】
本工程においては、第２基板１２１となるシリコン基板上に誘電体膜１２６及び接地導体１２７を形成するためのスルーホール１２６ｂを形成する。接地導体１２７は集積化回路１０８ｃ、１０８ｄが実装される所定の箇所に形成する。また、誘電体膜１２６にスルーホール１２６ｂを形成するとともに、所定の位置、つまり、集積化回路１０８ｃ、１０８ｄが上方に配置される箇所に、貫通孔加工を施し、貫通孔の一部となる穴部１２６ａ、１２６ａを形成する。この貫通孔加工の方法としては、例えばレジストマスクを用いたドライエッチングによる方法が適当である。
【００５４】
図４（ｆ）は、高周波回路１００を製造する方法の第六の工程を示す断面図である。本工程においては、第二工程の接地導体１０４の形成方法と同様に、第２基板１２１上に接地導体１２８および接続導体１２９を形成する。なお、図示していないが、誘電体膜１２６上には信号用配線が形成されている。
【００５５】
図４（ｅ）および図４（ｆ）で説明した第五および第六の工程において、第２基板１２１上に形成される接地導体１２７、１２８、接続導体１２９及び信号用配線の材料、形成方法は、接地導体１０３、１０４、接続導体１０５及び信号用配線と同様であり説明は省略する。また、誘電体膜１２６は誘電体膜１０２と同様な材料で、同様な方法で形成され、スルーホール１２６ｂも第１基板１０１上に形成される方法と同様の方法で形成されるので説明は省略する。
【００５６】
図４（ｇ）は、高周波回路１００を製造する方法の第七の工程を示す断面図である。本工程においては、第２基板１２１に下面側から凹加工（ここでは複数の凹部を形成する加工）を施すことで、凹部１２１ａ、１２１ｂを並べた状態で形成する。なお、この凹部１２１ａ、１２１ｂは上方に開口していない。
【００５７】
凹加工はウエットエッチングやドライエッチングによって形成することができる。ただし、ウエットエッチングによる方法では加工形状が制限されてしまうため、レジストマスクを用いたドライエッチングによる凹加工が有効である。ドライエッチングによる凹加工の中でも、誘導結合型のプラズマ源を用いたドライエッチング手法は、一般の半導体装置製造工程で用いられる反応性イオンエッチング法と比べて高密度のプラズマを達成することができる方法のため、シリコン基板加工用の方法として適している。
【００５８】
凹加工により形成される凹部１２１ａ、１２１ｂは、内部に集積化回路１０８ａ、１０８ｂを配置できるように、集積化回路１０８ａ、１０８ｂのそれぞれの形状に対応させて形成する。実際には、次工程で形成される金属膜１３２の厚みも考慮して、集積化回路１０８ａ、１０８ｂの形状より若干大きく形成し、凹部１２１ａ、１２１ｂ内に集積化回路１０８ａ、１０８ｂを配置した際に、集積化回路１０８ａ、１０８ｂでは、裏面のみが第２基板に接触するようにする。
【００５９】
図４（ｈ）は、高周波回路１００を製造する方法の第八の工程を示す断面図である。本工程においては、第２基板１２１の凹部１２１ａ、１２１ｂが形成された面側に、貫通孔が形成される部位を除いて、第１基板１０１と集積化回路１０８ａ、１０８ｂの裏面１１４ａ、１１４ｂに形成された接地パターンを接続するための金属膜１２２を形成する。
【００６０】
図４（ｉ）は、高周波回路１００を製造する方法の第九の工程を示す断面図である。本工程においては、集積化回路１０８ｃ、１０８ｄがフリップチップ実装される第２基板１２１部分の基板を除去して貫通孔１０７ｃ、１０７ｄを形成する。つまり、第五の工程で形成された穴部１２６ａの底部で露出する第２基板１２１部分を除去する。なお、この除去方法であるが、第五の工程と同様に、レジストマスクを用いたドライエッチングによる方法などの貫通孔加工を行うことが好ましい。
【００６１】
図４（ｊ）は、高周波回路１００を製造する方法の第一〇の工程を示す断面図である。本工程においては、凹部１３１ａ、１３１ｂを有する接続用カバー部材１３０を形成する。
【００６２】
詳細には、本体部１３１がシリコン基板の場合、本体部１３１となるシリコン基板に凹加工（ここでは複数の凹部を形成する加工）を施すことで、凹部１３１ａ、１３１ｂを並べた状態で形成する。凹加工は上述した凹部１２１ａ、１２１ｂと同様の方法で行う。
【００６３】
凹加工により形成される凹部１３１ａ、１３１ｂは、内部に集積化回路１０８ｃ、１０８ｄを配置できるように、集積化回路１０８ｃ、１０８ｄのそれぞれの形状に対応させて形成されている。実際には、次工程で形成される金属膜１３２の厚みも考慮して、集積化回路１０８ｃ、１０８ｄの形状より若干大きく形成し、凹部１３１ａ、１３１ｂ内に集積化回路１０８ｃ、１０８ｄを配置した際に、集積化回路１０８ｃ、１０８ｄの裏面のみが接続部材１２０に接触するようにしている。
【００６４】
図４（ｋ）は、高周波回路１００を製造する方法の第一一の工程を示す断面図である。本工程においては、本体部１３１の凹部１３１ａ、１３１ｂが形成された面側に、第２基板１２１と集積化回路１０８ｃ、１０８ｄの裏面に形成された接地パターンを接続するための金属膜１３２を形成する。
【００６５】
図４（ｌ）は、高周波回路１００を製造する方法の第一二の工程を示す断面図であり、本工程においては、凹部１３１ａ、１３１ｂ内の底面部分の金属膜１３２に、導電性ペースト１３４を付着し、この導電性ペースト１３４に接地パターンを有する裏面１１４ｃ、１１４ｄを密着させて接着し、開口方向で接地導体１０９が露出するように、凹部１３１ａ、１３１ｂ内に集積化回路１０８ｃ、１０８ｄを配置する。
【００６６】
図４（ｍ）は、高周波回路１００を製造する方法の第一三の工程を示す断面図であり、本工程においては、凹部１３１ａ、１３１ｂが形成された接続用カバー部材１３０において、凹部の両側壁となる突出部の先端部に導電性ペースト１３６を付着する。
【００６７】
図４（ｎ）は、高周波回路１００を製造する方法の第一四の工程を示す断面図であり、本工程においては、高周波回路図４（ｅ）から図４（ｉ）に示された工程で製造された第２基板１２１に、高周波回路図４（ｊ）〜図４（ｍ）に示された工程で製造された接続用カバー部材１３０を、凹部１３１ａ、１３１ｂ内に集積化回路１０８ｃ、１０８ｄを設置した状態で、第２基板１２１上の接地導体１２８に取り付ける。このとき、接続用カバー部材１３０の突出部１３０ａ、１３０ｂ、１３０ｃを第２基板１２１上の接地導体層１２８に付き合わせて導電性ペースト１３６を介して電気的に接合するとともに、集積化回路１０８ｃ、１０８ｄを、第２基板１２１上に金属バンプ１１０を介してフリップチップ実装する。なお、フリップチップ実装方法としては、例えばスタッドバンプボンディング等が適当である。スタッドバンプボンディングを用いた場合、金属バンプ１１０に導電性ペーストを付着し、接地導体１２８に接合することにより、接地導体１２８及び接地導体１０９とを電気的に接続する。
【００６８】
このように、集積化回路１０８ｃ、１０８ｄが実装された第２基板１２１を第２基板ユニット３００とする。
【００６９】
図５（ｏ）は、高周波回路１００を製造する方法の第一五の工程を示す断面図であり、本工程においては、第２基板ユニット３００の第２基板１２１の下面である金属膜１３２部分および凹部１２１ａ、１２１ｂの底面にそれぞれ導電性ペースト１２３を塗布する。そして、第２基板ユニット３００の第２基板１２１の凹部１２１ａ、１２１ｂを、第１基板ユニット２００の集積化回路１０８ａ、１０８ｂに被せることにより、導電性ペースト１２３を第１基板の接地導体１０４に接合するとともに、導電性ペースト１２４を集積化回路１０８ａ、１０８ｂの裏面１１４ａ、１１４ｂに接合する。これにより、第１基板ユニット２００上に、第２基板ユニット３００が取り付けられ、高周波回路１００が製造される（図５（ｐ）参照）。
【００７０】
このように、本実施の形態によれば、第１基板１０１上に、下方に開口する凹部１２１ａ、１２１ｂを有し、裏面に金属膜１２２が形成された第２基板１２１を配置するため、第１基板１０１上の接地導体１０４と集積化回路１０８ａ、１０８ｂの裏面１１４ａ、１１４ｂに形成された接地パターンを電気的に充分に接続することができ、高周波回路１００において接地強化の効果を得ることができ、その結果、高周波回路１００に設けられた集積化回路１０８の良好な高周波特性を実現することができる。
【００７１】
また、第２基板１２１上に実装された集積化回路１０８ｃ、１０８ｄは、接続用カバー部材１３０が被せられていることにより、接続用カバー部材１３０の金属膜１３２が、第２基板１２１上の接地導体１２８と、集積化回路１０８ｃ、１０８ｄの裏面１１４ｃ、１１４ｄとを電気的に接続し、集積化回路１０８ｃ、１０８ｄも良好な高周波特性を有するものとなる。したがって、高周波回路１００では、第１基板１０１および第２基板１２１上に、複数の集積化回路１０８ａ、１０８ｂ、１０８ｃ、１０８ｄの周波数特性を向上させた状態で実装することができる。
【００７２】
また、第１基板１０１上に配置される第２基板１２１では、上面に集積化回路１０８ｃ、１０８ｄが実装されているとともに、その下面に、金属膜１２２が形成されているので、複数の集積化回路１０８ａ、１０８ｂ上に、集積化回路１０８ｃ、１０８ｄを重ねるように実装する場合でも、最小限の実装スペースで実装することができ、小型化された良好な高周波数特性を有する高周波回路を実現することができる。
【００７３】
また、本実施の形態によれば、高周波回路１００を製造するに際し、集積化回路１０８ｃ、１０８ｄを第２基板１２１にフリップチップ実装する際に、底面および内側面に金属膜１３２が形成された、接続用カバー部材１３０の凹部１３１ａ、１３１ｂ内に、導電性ペースト１３４を介して、集積化回路１０８ｃ、１０８ｄを接着し、凹部１３１ａ、１３１ｂを下に向けて第２基板１２１上の所定の位置に取り付けるだけで、容易に良好な高周波特性を実現できる高周波回路を製造することができる。
【００７４】
また、本実施の形態によれば、接続用カバー部材１３０の導電性ペースト１３４が、集積化回路１０８ｃ、１０８ｄの裏面の略全体を覆うように形成されているため、接続用カバー部材１３０の配置によって得られる接地強化をより安定化させることができる。
【００７５】
なお、本実施の形態に係る高周波回路１００において第１基板１０１および第２基板１２１にフリップチップ実装された集積化回路は４つの回路としたが、これに限らず、２つ以上の集積化回路を実装した基板を多段に配置した構成としてもよいことは勿論である。
【００７６】
第２基板１２１や接続用カバー部材１３０に形成される凹部１２１ａ、１２１ｂ、１３１ａ、１３１ｂの数は、集積化回路の数に比例する。また、その際に第１基板１０１や第２基板１２１において、隣り合う集積化回路同士は、隣り合う回路同士の間で突出する突出部により実装される基板上に形成された同一の接地導体に接続される構成にすることが望ましい。
【００７７】
また、本実施の形態に係る高周波回路１００は、高い周波数帯で動作する装置、例えば、無線端末装置、無線基地局装置、無線計測装置、レーダ装置等において使用することができる。これにより、本実施の形態で説明した高周波回路１００と同様の作用効果を、無線端末装置、無線基地局装置、無線計測装置、レーダ装置等において実現することができる。
【産業上の利用可能性】
【００７８】
本発明に係る高周波回路は、集積化回路を基板上にフリップチップ実装した場合においても良好な高周波特性を実現するとともに、複数の集積化回路を効率よく設けて小型化を実現できる効果を有し、マイクロ波及びミリ波帯等の高い周波数帯で動作する集積化回路が設けられる高周波回路として有用である。
【図面の簡単な説明】
【００７９】
【図１】本発明の一実施の形態に係る高周波回路の構造を示す断面図
【図２】図１における第１の基板上に実装された集積化回路の実装状態を示す側面図
【図３】本発明の一実施の形態に係る高周波回路を製造する方法を工程別に示す断面図
【図４】本発明の一実施の形態に係る高周波回路を製造する方法を工程別に示す断面図
【図５】本発明の一実施の形態に係る高周波回路を製造する方法を工程別に示す断面図
【図６】従来の高周波回路の構造例を示す断面図
【符号の説明】
【００８０】
１００  高周波回路
１０１  第１基板
１０２  誘電体膜
１０３、１０４、１０９、１２７、１２８  接地導体
１０５、１２９  接続導体
１０８ａ、１０８ｂ、１０８ｃ、１０８ｄ  集積化回路
１１０、１１７  金属バンプ
１１１、１１８、１２３、１２４、１３４、１３６  導電性ペースト
１１３  回路面
１１４  裏面
１１５、１１６  導体
１２１  第２基板
１２２、１３２  金属膜
【図１】
2005079354.tif 000003
【図２】
2005079354.tif 000004
【図３】
2005079354.tif 000005
【図４】
2005079354.tif 000006
【図５】
2005079354.tif 000007
【図６】
2005079354.tif 000008