(57)【要約】【課題】  本発明の課題は、高い周波数の電気的雑音を効果的に減衰させる大電流容量、高耐電圧の大電力用雑音フィルタを提供することにある。【解決手段】  主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が、所定の均等間隔または２種類以上の長さで複数個に分割され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部を残置、連結され、さらにまた前記伝送線の副導体欠如部の主導体と前記副導体、若しくは前記伝送線の副導体欠如部の主導体と第３の導体間に前記伝送線の特性インピーダンスと異なるインピーダンスを有する回路素子を配設し、あるいは前記伝送線に磁性体を環装して構成した電気的雑音フィルタによる。【選択図】  図１。
2005123751.tif 000002
【特許請求の範囲】
【請求項１】
主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が所定の均等間隔で複数個に分割され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部が残置、連結されてなることを特徴とする電気的雑音フィルタ。
【請求項２】
主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が少なくとも２種類の長さで分割され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部が残置、連結されてなることを特徴とする電気的雑音フィルタ。
【請求項３】
主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が、所定の均等間隔で複数個に分割され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部が残置、連結され、さらにまた前記伝送線の副導体欠如部の主導体と前記副導体、若しくは前記伝送線の副導体欠如部の主導体と第３の導体間に前記伝送線の特性インピーダンスと異なるインピーダンスを有する回路素子を配設してなることを特徴とする電気的雑音フィルタ。
【請求項４】
主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が、少なくとも２種類の長さで分割され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部が残置、連結され、さらにまた前記伝送線の副導体欠如部の主導体と前記副導体、若しくは前記伝送線の副導体欠如部の主導体と第３の導体間に前記伝送線の特性インピーダンスと異なるインピーダンスを有する回路素子を配設してなることを特徴とする電気的雑音フィルタ。
【請求項５】
前記回路素子が、少なくとも一個の静電容量素子であることを特徴とする請求項３又は４に記載の電気的雑音フィルタ。
【請求項６】
前記回路素子が、少なくとも一個の静電容量素子と１個の抵抗素子とを直列接続したものであることを特徴とする請求項３又は４に記載の電気的雑音フィルタ。
【請求項７】
主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が、所定の均等間隔で複数個に分割され、かつ副導体が欠如した部分の主導体に磁性体が環装され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部が残置、連結されてなることを特徴とする電気的雑音フィルタ。
【請求項８】
主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が、少なくとも２種類の長さで分割され、かつ副導体が欠如した部分の主導体に磁性体が環装され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部が残置、連結されてなることを特徴とする電気的雑音フィルタ。
【請求項９】
主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体の一部の外周に一定間隔、又は２種類以上の間隔をもって磁性体を環装してなることを特徴とする電気的雑音フィルタ。
【請求項１０】
主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が所定の均等間隔で複数個に分割され、かつ前記副導体の一部の外周、及び副導体が欠如した部分の主導体に磁性体が環装され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部が残置、連結されてなることを特徴とする電気的雑音フィルタ。
【請求項１１】
主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が、少なくとも２種類の長さで分割され、かつ前記副導体の一部の外周、及び副導体が欠如した部分の主導体に磁性体が環装され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部が残置、連結されてなることを特徴とする電気的雑音フィルタ。
【請求項１２】
前記伝送線の終端の主導体と副導体間に低周波阻止用の静電容量素子と前記伝送線の特性インピーダンスに近い値を持つ抵抗素子との直列接続回路を接続したことを特徴とする請求項１〜１０のいずれか１項に記載の電気的雑音フィルタ。
【請求項１３】
雑音を含む電力源から負荷まで延展する単相又は３相の電力伝送線、若しくは前記電力源に電力を与える単相又は３相の配電線の少なくとも一部を、請求項１〜１２のいずれか１項に記載の電気的雑音フィルタで構成したことを特徴とする電気的雑音除去方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置や放電を伴う電気機器など電気的雑音を発生する装置から外部へ延展される電線の出口、あるいは前記電線の中間に介在させて、前記装置や機器からの電気的雑音電力、若しくは電気的雑音電波が外部へ伝播するのを防止する電気的雑音フィルタ及び電気的雑音除去方法に関し、特に高電圧、大電流の配電系統に適用される電気的雑音フィルタ及び電気的雑音除去方法に関するものである。
【背景技術】
【０００２】
従来の電気的雑音フィルタは、個別のコイルやトランスなどの誘導素子、又は個別のコンデンサといった静電容量素子、あるいはこれら個別の誘導素子と静電容量素子とを組み合わせて、若しくは電線の周囲に環装した磁性体よる誘導素子で構成されてきた。
しかし、コイルやトランスなどといった個別の誘導素子は、空芯、磁芯の別はあってもいずれも電気巻線であり、前記電気巻線間に寄生するキャパシタンスと前記誘導素子のインダクタンスとで共振回路が構成され、またコンデンサといった個別の静電容量素子も、静電容量素子の電極を外部の電気回路に接続するための引き出し線に寄生するインダクタンスと前記静電容量素子のキャパシタンスとで共振回路が構成されため個別の誘導素子、あるいは静電容量素子で構成された電気的雑音フィルタの効果は、前記共振周波数近傍の周波数領域に限られるという難点があった。
特に、高電圧、大電流の電力線に挿入する大電力用雑音フィルタに使用する誘導素子は、大電流を流すために太い導線を使用しなければならないため前記巻線間のキャパシタンスが大きくなり誘導素子の共振周波数が低下する。また、静電容量素子も大きな耐電圧を実現するためには電極間に配置される誘電体の厚みを増さなければならず、また同一キャパシタンスを得るには電極面積を増さなければならない。したがって、静電容量素子は、耐電圧の２乗にほぼ比例して体積が増加する。体積の大きな静電容量素子は、より長い引出し線を必要とし、引出し線のインダクタンスの増加によって静電容量素子の共振周波数は低下する。
上記のように個別の誘導素子、静電容量素子によって高い周波数の電気的雑音を減衰させる大電流容量、高耐電圧の大電力用雑音フィルタの実現は困難であった。
さらに、電線の周囲に磁性材料を設ける形の雑音フィルタも該磁性材料の透磁率が数ＭＨｚから低下し始め、数ＧＨｚで１近くまで減少する。このため高い周波数の電気的雑音に対しては効果が低下するという欠点を有していた。
【０００３】
一方、インダクタンスの小さな誘導素子及びキャパシタンスの小さな静電容量素子を用いれば、高い周波数までフィルタを動作させることができる。しかし、電気的雑音の減衰量を確保するためには、このような誘導素子や静電容量素子による回路を多数直列接続しなければならない。例えば１箇所に集中して設けた誘導素子及び静電容量素子を１０箇所に分散配置するとして、それぞれの誘電素子のインダクタンスを集中時の１／１０に、またそれぞれの静電容量素子のキャパシタンスを集中時の１／１０にした電気回路を１０個直列接続すると、その電気回路の合計インダクタンスとキャパシタンスは、集中配置したときと同一である。しかし、このような電気回路は、いわゆるＬＣ分布定数回路であって、伝送信号の位相の遅れは生ずるが、電圧・電流の振幅は変化しない無損失遅延回路となる。したがって、インダクタンスが小さな誘導素子とキャパシタンスが小さな静電容量素子をそれぞれ多数の均等に配置した電気回路は、雑音フィルタとしての作用をなさない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、上記従来技術に鑑み、高い周波数の電気的雑音を効果的に減衰させる大電流容量、高耐電圧の大電力用雑音フィルタを提供することにある。
【課題を解決するための手段】
【０００５】
本発明者は、上記課題を下記の手段により解決した。
（１）主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が所定の均等間隔で複数個に分割され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部を残置、連結されてなることを特徴とする電気的雑音フィルタ。
（２）主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が少なくとも２種類の長さで分割され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部を残置、連結されてなることを特徴とする電気的雑音フィルタ。
【０００６】
（３）主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が、所定の均等間隔で複数個に分割され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部が残置、連結され、さらにまた前記伝送線の副導体欠如部の主導体と前記副導体、若しくは前記伝送線の副導体欠如部の主導体と第３の導体間に前記伝送線の特性インピーダンスと異なるインピーダンスを有する回路素子を配設してなることを特徴とする電気的雑音フィルタ。
（４）主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が、少なくとも２種類の長さで分割され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部が残置、連結され、さらにまた前記伝送線の副導体欠如部の主導体と前記副導体、若しくは前記伝送線の副導体欠如部の主導体と第３の導体間に前記伝送線の特性インピーダンスと異なるインピーダンスを有する回路素子を配設してなることを特徴とする電気的雑音フィルタ。
【０００７】
（５）前記回路素子が、少なくとも一個の静電容量素子であることを特徴とする前項（３）又は（４）に記載の電気的雑音フィルタ。
（６）前記回路素子が、少なくとも一個の静電容量素子と１個の抵抗素子とを直列接続したものであることを特徴とする前項（３）又は（４）に記載の電気的雑音フィルタ。
【０００８】
（７）主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が、所定の均等間隔で複数個に分割され、かつ副導体が欠如した部分の主導体に磁性体が環装され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部が残置、連結されてなることを特徴とする電気的雑音フィルタ。
（８）主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が、少なくとも２種類の長さで分割され、かつ副導体が欠如した部分の主導体に磁性体が環装され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部が残置、連結されてなることを特徴とする電気的雑音フィルタ。
【０００９】
（９）主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体の一部の外周に一定間隔、又は２種類以上の間隔をもって磁性体を環装してなることを特徴とする電気的雑音フィルタ。
（１０）主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が、所定の均等間隔で複数個に分割され、かつ前記副導体の一部の外周、及び副導体が欠如した部分の主導体に磁性体が環装され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部が残置、連結されてなることを特徴とする電気的雑音フィルタ。
（１１）主導体と、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線において、前記副導体が、少なくとも２種類の長さで分割され、かつ前記副導体の一部の外周、及び副導体が欠如した部分の主導体に磁性体が環装され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部が残置、連結されてなることを特徴とする電気的雑音フィルタ。
【００１０】
（１２）前記伝送線の終端の主導体と副導体間に低周波阻止用の静電容量素子と前記伝送線の特性インピーダンスに近い値を持つ抵抗素子との直列接続回路を接続したことを特徴とする前項（１）〜（１０）のいずれか１項に記載の電気的雑音フィルタ。
【００１１】
（１３）雑音を含む電力源から負荷まで延展する単相又は３相の電力伝送線、若しくは前記電力源に電力を与える単相又は３相の配電線の少なくとも一部を、前項（１）〜（１２）のいずれか１項に記載の電気的雑音フィルタで構成したことを特徴とする電気的雑音除去方法。
【発明の効果】
【００１２】
請求項１〜８の電気的雑音フィルタは、主導体に絶縁体を介して同軸状に被覆された副導体とで構成された伝送線の前記副導体を所定の均等間隔、又は２種類以上の長さで複数個に分割され、さらに隣接する各副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部を残置、連結されてなる構造を基本とし、前記伝送線の副導体欠如部の主導体と副導体、若しくは前記伝送線の副導体欠如部の主導体と第３の導体間に、前記伝送線の特性インピーダンスと異なるインピーダンスを有する回路素子を接続したり、あるいは前記伝送線の副導体欠如部の主導体に磁性体を環装するなどにより、比較的簡便な構成で、数ＭＨｚ以上の高周波領域の電気的雑音を減衰でき、かつ数百アンペア、数千ボルトという大電流容量の電気的雑音フィルタとして使用できる。
請求項９の発明によれば、前記副導体を分割せずに副導体の外部に磁性体を環装すればよいのでより容易に、かつ安価に電気的雑音フィルタが構成できる。
さらに、直線形状に構成した本発明の電気的雑音フィルタは、既設設備の配電線と容易に交換でき、電力配電系そのものを電気的雑音フィルタと成し得る。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態及び作用について、実施例の構成図、等価回路図、並びに解析結果のグラフによって説明する。なお図１から図１７までは主として本発明の基本的な構成とその作用原理を説明、解析するための図であり、図１８から図２６までは高電圧、大電流の機器に適用できる本発明による電気的雑音フィルタの具体的な実施例、図２７は本発明の電気的雑音フィルタによる電気的雑音防止方法に関する図である。
図１は副導体を均等に４分割した伝送線の副導体欠如部の主導体と副導体間に静電容量素子を付加した電気的雑音フィルタの実施例の斜視図、図２は図１に示す電気的雑音フィルタ実施例のＡ−Ａ’断面図、図３は図１に示す電気的雑音フィルタ実施例の等価回路図、図４は図３の等価回路の電子回路解析プログラムによる計算結果としての伝達特性であり、図５は図３の等価回路に終端整合した容量素子と抵抗素子とを付加した場合の等価回路図、図６は図５の等価回路の電子回路解析プログラムによる計算結果としての伝達特性、図７は図５の等価回路において主導体と副導体間に付加された静電容量素子に直列抵抗を加えた場合の等価回路図、図８は図７の等価回路の電子回路解析プログラムによる計算結果としての伝達特性である。
また図９は副導体を２種の長さで４分割したときの図７に示す等価回路の解析プログラムによる計算結果としての伝達特性、図１０は図８と図９の３００ＭＨｚ付近の伝達特性の拡大比較図である。
【００１４】
図１１は副導体を４分割した伝送線の副導体欠如部の主導体に磁性体を環装した電気的雑音フィルタの実施例の斜視図、図１２は図１１に示す実施例の等価回路図、図１３は図１２に示す等価回路の電子回路解析プログラムによる計算結果としての伝達特性であり、図１４は図１２に示す等価回路に終端整合した静電容量素子と抵抗素子とを付加したときの等価回路図、図１５は図１４に示す等価回路の電子回路解析プログラムによる計算結果としての伝達特性である。
図１６は主導体に絶縁体を介して副導体を同軸状に被覆した伝送線の所々に磁性体を環装した電気的雑音フィルタの実施例の斜視図、図１７は図１６に示す実施例の等価回路図である。
【００１５】
図１８は図１に示した電気的雑音フィルタ実施例の静電容量素子の展開図でり、図１９は図１の電気的雑音フィルタ実施例を３相用の電気的雑音フィルタとして構成した実施例の斜視図、図２０は図１１の電気的雑音フィルタを３相用の電気的雑音フィルタとして構成した実施例の斜視図である。
また図２１は２本の伝送線の２本の主導体間に静電容量素子を接続した電気的雑音フィルタの等価回路図、図２２は図１１に示す電気的雑音フィルタを単相２線式用に構成するとともに、副導体が欠如した部分の主導体に環装されている磁性体の中の１つを２本の主導体の周りに環装するように変更することによって主導体間に相互誘導を導入した電気的雑音フィルタの実施例の斜視図、図２３は図２２に示す電気的雑音フィルタの等価回路図である。
また図２４は主導体に環装された磁性体にショートリングを施した箇所の断面図である。
さらに２５図は、図１１に示した電気的雑音フィルタの副導体の外部に磁性体を環装した実施例の斜視図である。
【００１６】
図２６は図１、図１１に示した電気的雑音フィルタを折り返し型に構成した実施例の斜視図（ただし副導体欠如部の主導体と副導体間に接続される静電容量素子と抵抗素子の図示は省略）、図２７は図１、図１１に示した電気的雑音フィルタを巻き付け型に構成した実施例の斜視図（ただし副導体欠如部の環装される磁性体の図示は省略）である。
さらにまた  図２８は本発明の電気的雑音フィルタを使用した雑音除去方法の回路構成例を示す図である。
【００１７】
実施例の斜視図、断面図において１、１’、１”はそれぞれ異なる形態の電気的雑音フィルタ、２、２’は主導体、３は副導体、３ａ、３ｂ、３ｃ、３ｄ，３ｅは分割されたそれぞれの副導体、４は絶縁体、５ａ、５ｂ、５ｃは回路素子、６ａ、６ａ’、６ｂ、６ｃ、６ｃ’、６ｄ、６ｅ、６ｆ、６ｇは磁性体、７は副導体間を接続する第３の導線、８は副導体端子、９はショートリング、１０は２つ又は３つの電気的雑音フィルタの相対する位置の副導体間を接続する導体であり、回路素子の展開図において５１は主導体への接続端子、５２は副導体への接続端子、５３は抵抗素子、５４は静電容量素子の主導体側電極、５５は静電容量素子の副導体側電極、５６は絶縁体である。
【００１８】
また、等価回路図において２１ａ、２１ｂ、２１ｃ、２１ｄ、２１ａ’、２１ｂ’、２１ｃ’、２１ｄ’は副導体の分割等インピーダンスの不整合導入点で分割されたそれぞれの伝送線、２２ａ、２２ｂ、２２ｃ、２２dは静電容量素子、２３ａ、２３ｂ、２３ｃは抵抗素子、２４ａ、２４ｂ、２４ｃは誘導素子、２５ａ、２５ｂ、２５ｃは誘導素子の内部抵抗、２６ａ、２６ｂ、２６ｃ、２６ｄは相互誘導素子、２７は終端整合用静電容量素子、２８は終端整合用抵抗素子、２９は入力端子、３０は出力端子である。
【００１９】
さらに本発明実施例を使用した雑音除去方法の回路構成例を示す図において、４１は雑音源、４２は負荷、４３ａ、４３ｂ、４３ｃは電力線、４４ａ、４４ｂ、４４ｃ、４４ｄは本発明の電気的雑音フィルタである。
【００２０】
本発明になる電気的雑音フィルタの第１の基本的構造は、図２の断面図に見られるように主導体２の周りに絶縁体４を介して副導体３が同軸状に被覆され、かつ前記副導体３が図１の実施例に示すように複数個（図１では４個）に分割されてなる伝送線１と、前記伝送線１において副導体３が欠如した部分の主導体２と分割された副導体３ａと３ｂ、３ｂと３ｃ、３ｃと３ｄとの間にそれぞれ配設された前記伝送線の特性インピーダンスと異なるインピーダンスを有する回路素子５ａ、５ｂ、５ｃとからなる。
図１に示した実施例の動作を図３〜図８に基づいて説明する。なお、図３、図５、図７などの各等価回路図では、説明の便宜上、図１に示す伝送線１を前記副導体３の分割部分ごとに分割し、それぞれを伝送線２１ａ、２１ｂ、２１ｃ、２１ｄとし、これら伝送線２１ａ、２１ｂ、２１ｃ、２１ｄが直列に接続され、かつそれぞれの接続点に容量素子２２ａ、２２ｂ、２２ｃや抵抗素子２３ａ、２３ｂ、２３ｃが接続されたものとして表示した。
図３に示した等価回路において、前記伝送線２１ａ、２１ｂ、２１ｃ、２１ｄの各特性インピーダンスＺｃを５０Ω、遅延時間Ｔを５ｎｓ、前記容量素子２２ａ、２２ｂ、２２ｃの各キャパシタンスを５０ｎＦとしたときの図３の等価回路の１００ｋＨｚから１ＧＨｚまでの周波数領域の伝達特性を、オラクル社製電子回路解析プログラムにより計算した結果を図４に示す。
【００２１】
任意の特性インピーダンスＺｃを持つ伝送線の両端に前記伝送線の特性インピーダンスＺcと異なるインピーダンスＺｐの回路素子を接続して不整合端末とした場合、入力端に与えられた高周波電流、高周波電圧は、伝送線内を伝播した後、出力端で反射され入力端まで戻る。したがって、図３に示すように不整合終端された伝送線を複数接続すれば、入力端子２９に与えられた高周波電流、高周波電圧は、それぞれの接続点でその都度反射するため、出力端子３０まで伝達される高周波の電流波、電圧波の量は一般的には減少する。
このことは、図４に見られるように、１０ＭＨｚ以上の周波数で伝達量が負の値となり高周波電流、高周波電圧の伝達量が減少していることから明らかであり、この周波数領域での電気的雑音は減少する。その一方で１．７８ＭＨｚ、４．５ＭＨｚ、６．８ＭＨｚ、８．３ＭＨｚにおいて伝達量が２６、２５ｄＢを超える大きな正の値を示しており、この周波数での電気的雑音は増幅されることになる。
【００２２】
図５に示す等価回路は、図３の等価回路の出力端子３０間に終端整合用静電容量素子２７と終端整合用抵抗素子２８を接続したときの等価回路である。また図６に、本等価回路の回路定数をそれぞれ、伝送線２１ａ、２１ｂ、２１ｃ、２１ｄの各特性インピーダンスＺｃを５０Ω、１ｍあたりの遅延時間Ｔを５ｎｓ、前記静電容量素子２２ａ、２２ｂ、２２ｃの各キャパシタンスを５０ｎＦ、低周波高電圧遮断用静電容量素子２７のキャパシタンスを５０ｎＦ、終端整合抵抗２８を５０Ωとしたときの図５の等価回路の１００ｋＨｚから１ＧＨｚまでの周波数領域の伝達特性を前記電子回路解析プログラムにより計算した結果を示す。
図６から分かるように、１．７８ＭＨｚから８．３ＭＨｚの間における伝達量のピークが、図４の２６、２５ｄＢを超える値から少なくとも５ｄＢ減少してはいるが、この周波数の電気的雑音が増幅されることに変わりはない。
【００２３】
図４、図６に見られる１．７８ＭＨｚ及び４．５ＭＨｚでの正の値を示す伝送量のピークは、図７に示すように前記容量素子２２ａ、２２ｂ、２２ｃに抵抗２３ａ、２３ｂ、２３ｃを直列に接続することにより緩和できる。図７に示す回路において、前記抵抗２３ａ、２３ｂ、２３ｃの値Ｚｐを伝送線２１ａ、２１ｂ、２１ｃ、２１ｄの特性インピーダンスＺｃ＝５０Ωの１／１０である５Ωとして前記電子回路解析プログラムで計算した結果を図８に示す。
図８に示す計算結果を図４及び図６に示した計算結果と比較してみると、図８には次の２つの特徴が見られる。すなわち、第１点は、１ＭＨｚ以下の低周波帯の伝達量は３．４ｄＢに上昇してはいるものの、図４、図６に見られた１〜１０ＭＨzの周波数範囲内にあった伝送量の正のピークがなくなったばかりでなく、この周波数範囲で伝送量が負の値を示していること、第２点は、−１５０〜−２５０ｄＢもあった１０ＭＨｚ以上の周波数における伝達量の極小値が、約−６１ｄＢにまで増加し、かつ、約５０ＭＨｚから約６００ＭＨｚまで前記極小値がほぼ一定となっていることである。
第１の特徴によって１ＭＨｚ〜１０ＭＨｚの周波数範囲内の電気的雑音の伝達量が大幅に減少し、第２の特徴によって１０ＭＨｚ以上の周波数における伝達量の極小値が−６１ｄＢと増加してはいるが、この−６１ｄＢという値は上記周波数領域の電気的雑音フィルタの性能としては十分良好なものである。
なお、この−６１ｄＢという伝達量は、
【００２４】
【数１】
2005123751.tif 000003
【００２５】
で与えられるそれぞれの接続点における伝達量Ｇに、本電気回路解析プログラムの計算に使用した前記伝送線２１ａ、２１ｂ、２１ｃ、２１ｄの特性インピーダンスＺｃ＝５０Ωと直列抵抗値Ｚｐ＝５Ωを導入したときの値、
Ｇ＝５／（５０＋５）
すなわち、−２０．８ｄＢが３箇所の接続点で繰り返されたと考えたときの値、
２０．８ｄＢ×３＝−６２．５ｄＢ
に極めて近い。したがって、伝送線の接続数を増せば前記伝達量の極小値はさらに低減できる。
【００２６】
図４、図６、図８には、１００ＭＨｚ、２００ＭＨｚ、３００ＭＨｚ、４００ＭＨｚ等１００ＭＨｚごとの離散的な周波数において伝達量が０ｄＢとなるピークが見られる。これら周波数は、図３に示した伝送線２１ａ、２１ｂ、２１ｃ、２１ｄの遅延時間Ｔによって決定される反射現象によって生じている。すなわち、弦の振動現象などに見られる定在波に対応するものであり、振動の節が接続点間に１／２波長、１／４波長、１／６波長などの波が安定的に存在するために生じる。したがって、各々の伝送線２１ａ、２１ｂ、２１ｃ、２１ｄの遅延時間がＴ秒のとき伝送線接続点を節とする振動周波数（以下共振周波数という）ｆｐは数２に示す式で与えられる。なお、数２の式においてｎは任意の正の整数である。
【００２７】
【数２】
2005123751.tif 000004
【００２８】
ここでは前述のとおり伝送線２１ａ、２１ｂ、２１ｃ、２１ｄの遅延時間Ｔを５ｎｓとして計算しているので、式２から求められる共振周波数ｆｐは
ｆｐ＝ｎ／（２×５×１０-9）＝１００ｎ×１０6
つまり１００ＭＨｚを最低とし、その整数倍の周波数となるが、図４、図６、図８に示した計算結果はそれとよく一致している。
図８に見られるような、特定周波数近辺以外の周波数で小さな伝達量を示す伝送線においては、熱雑音のように電力スペクトラムが広い周波数帯域に平坦に広がっている電気的雑音は低減される。しかし、スイッチングノイズのように一定周期を持つ電気的雑音に対しては、その周期の逆数と前記共振周波数ｆｐとが一致する場合には電気的雑音の低減効果は小さくなるので、その対策が必要になる。
【００２９】
先に説明したように前記共振周波数ｆｐは伝送線２１ａ、２１ｂ、２１ｃ、２１ｄの遅延時間Ｔで定まる。したがって、図１における副導体３を異なる長さで分割すると、各伝送線２１ａ、２１ｂ、２１ｃ、２１ｄの遅延時間ＴがそれぞれＴa、Ｔb、Ｔc、Ｔdのように異なる値となり、それぞれの共振周波数ｆｐもｆｐa、ｆｐb、ｆｐc、ｆｐdといったように分散され、各共振周波数ｆｐa、ｆｐb、ｆｐc、ｆｐdにおける伝達量も、副導体３を均等分割した実施例１の場合の共振周波数ｆｐにおける伝達量より低減させることができる。
図７に示す等価回路において伝送線２１ａ、２１ｃの遅延時間Ｔa、Ｔcを先の実施例１における遅延時間Ｔ＝５ｎｓの９０％である４．５ｎｓに、伝送線２１ｂ、２１ｄの遅延時間Ｔb、Ｔdを先実施例１における遅延時間Ｔ＝５ｎｓの１１０％である５．５ｎｓとしたときの１００ｋＨｚから１０００ＭＨｚ近辺の伝達特性を前記電気回路解析プログラムで計算した結果を図９に示す。
図８と図９の比較から明らかなように、図８の計算結果に見られた１００ＭＨｚ、２００ＭＨｚ、３００ＭＨｚ、４００ＭＨｚなど、１００ＭＨｚごとに現れていた伝達量が０ｄＢとなるピークは消滅している。また、１０ＭＨｚ以上における最大伝達量も−２０ｄＢ以下に低下している。
【００３０】
図１０に図８と図９の３００ＭＨｚ近辺の伝達特性を拡大して示す。
副導体３を均等の長さで分割し、各伝送線２１ａ、２１ｂ、２１ｃ、２１ｄの遅延時間Ｔを５ｎｓとした場合の計算結果を破線で、副導体３を２種類の長さで分割し、伝送線２１ａ、２１ｃの遅延時間を４．５ｎｓに、伝送線２１ｂ、２１ｄの遅延時間を５．５ｎｓとした場合の計算結果を実線で示している。破線が３００ＭＨｚで伝達量が０ｄＢとなる急峻なピークを示しているのに対して、実線は２７２ＭＨｚと３３３ＭＨｚの２箇所に、いずれも伝達量が２１ｄＢ以下の緩やかなピークの存在がみられる。この周波数２７２ＭＨｚと３３３ＭＨｚはそれぞれ遅延時間５．５ｎｓと４．５ｎｓの逆数に対応するものである。
この結果図９から明らかなように、数ＭＨｚ以上の高い周波数帯で伝達量を−２０ｄＢ以下に低減でき、スイッチングノイズのように一定周期を持つ電気的雑音に対しても効果がある電気的雑音フィルタとして応用できる回路の構成が可能となる。
【００３１】
これまでは伝送線間の接続点の不整合を静電容量素子により形成する例について説明した。しかし、伝送線間の接続点の不整合を誘導素子によって形成しても同様の効果が得られる。したがって、本発明になる電気的雑音フィルタの第２の基本的構造として、図１１に示すように主導体２の周りに絶縁体４を介して副導体３が同軸状に被覆され、かつ前記副導体３が複数個（図１１では４個）に分割されてなる伝送線と、前記伝送線において副導体が欠如した部分の主導体２に磁性体６ａ、６ｂ、６ｃが環装され、さらに前記分割された副導体３ａ、３ｂ、３ｃ、３ｄを第３の導体７で接続した電気的雑音フィルタ１’があげられる。
【００３２】
図１１に示した構造の電気的雑音フィルタ１’の等価回路を図１２に示す。図１２において、前記磁性体６ａ、６ｂ、６ｃの誘導素子２４ａ、２４ｂ、２４ｃとしてのインダクタンスを３．５μＨ、各誘導素子２４ａ、２４ｂ、２４ｃの内部抵抗２５ａ、２５ｂ、２５ｃの抵抗値を前記磁性体６ａ、６ｂ、６ｃの透磁率が５ＭＨｚ以上で周波数に反比例して低下することを模擬した値の２００Ωとし、また、伝送線２１ａ、２１ｂ、２１ｃ、２１ｄの特性インピーダンスを５０Ω、伝送線２１ａ、２１ｃの遅延時間を４．１ｎｓ、伝送線２１ｂ、２１ｄの遅延時間を５．９ｎｓであるとしたときの、前記電子回路解析プログラムによる計算結果を図１３に示す。
図１３から明らかなように３０ＭＨｚ以上の周波数範囲において伝達量は−２０ｄＢ以下の良好な値を示すことがわかる。
上記の解析に適用した３．５μＨのインダクタンスは、１本の導体の周囲に磁性体を環装することで実現できる値であることは当該分野の技術者が容易に理解できることである。
【００３３】
このように、複数の伝送線２１ａ、２１ｂ、２１ｃ、２１ｄ、・・・・を直列接続し、それぞれの接続点に該伝送線２１ａ、２１ｂ、２１ｃ、２１ｄ、・・・の特性インピーダンスＺｃと異なるインピーダンスＺｐを接続して不整合状態とすると、広い周波数帯域にわたり、特に数ＭＨｚ以上１ＧＨｚ近辺までの高い周波数範囲で平均伝達量が−２０ｄＢより低くなり、この周波数範囲に効果を有する電気的雑音フィルタが実現できる。
【００３４】
図１４の等価回路は、図１２の等価回路の出力端子３０間に終端整合用静電容量素子２７と終端整合用抵抗素子２８を接続したときの等価回路であり、図１４に示した等価回路を前記電子回路解析プログラムにより計算した結果を図１５に示す。なお計算に使用したそれぞれの素子の回路定数は、前例と同じである。
図１５から明らかなように、図１３に見られた０ｄＢ以上の値となるピーク点が消滅している。
【００３５】
さらに、伝送線２１ａ、２１ｂ、２１ｃ、２１ｄの接続点間に相互誘導素子を用いても上記誘導素子の場合と同様の効果が得られる。したがって、本発明になる電気的雑音フィルタの第３の基本的構造として、図１６に示すように主導体２と、主導体２の周りに絶縁体４を介して副導体３が同軸状に被覆されてなる伝送線において、前記副導体２の一部の外周に一定間隔、又は２種類以上の間隔をもって磁性体を環装してなる電気的雑音フィルタ１”があげられる。なお図１７に図１６に示した電気的雑音フィルタ１”の等価回路を示す。
【００３６】
上記した本発明になる電気的雑音フィルタの３つの基本的構造を、大電流容量、高耐圧の電気的雑音フィルタに適応した実施例について、以下に説明する。
【実施例１】
【００３７】
最初の実施例として、図１に示した本発明の電気的雑音フィルタの第１の基本構造を耐電圧２０００Ｖ、電流容量６００Ａの電気雑音フィルタに適用したものについて図１に基づいて説明する。なお、上記の耐電圧２０００Ｖ、電流容量６００Ａという値は、電車のモータを４台駆動し得るものである。
本実施例における主導体２は、６００Ａの主電流に対応するため３００ｍｍ2の断面積、すなわち幅５０ｍｍ、厚さ６ｍｍの断面を持つ銅帯で構成されており、この主導体２に厚み５０μｍのポリイミド樹脂フィルムを２層重ね巻きした絶縁体４を介して、厚さ０．０５ｍｍの銅箔からなる副導体３ａ、３ｂ、３ｃ、３ｄが巻着され伝送線１が実現されている。この場合、前記主導体２と絶縁体４間、及び絶縁体４と副導体３ａ、３ｂ、３ｃ、３ｄ間の空隙が静電容量を低下させることになるので、前記空隙が前記絶縁体４の厚みより十分小さくなるよう前記副導体３ａ、３ｂ、３ｃ、３ｄを緊密に巻着するのが望ましい。
なお、前記ポリイミド樹脂フィルムは、理想状態では厚さ２０μｍ当たり１００００Ｖの耐圧を持つ材料であり、１００μｍの厚みである絶縁体４は要求される耐電圧２０００Ｖに対して十分な余裕を持っている。また、副導体３ａ、３ｂ、３ｃ、３ｄには高周波電流のみが流れるためその断面積は主導体より小さく選ぶことができる。
【００３８】
上記伝送線１の特性インピーダンスＺｃと伝播速度ｖｃとは、先に図２に示した断面構造と主導体２の断面寸法（５０ｍｍ×６ｍｍ）、絶縁体４の厚み（１００μｍ）、及び絶縁体の誘電率（ポリイミド樹脂の場合３）から算出される該伝送線１の単位長さ当たりのキャパシタンスＣｐ及び単位長さ当たりのインダクタンスＬｓとから、それぞれ数３及び数４に示す式で与えられる。
【００３９】
【数３】
2005123751.tif 000005
【００４０】
【数４】
2005123751.tif 000006
【００４１】
上記実施例における伝送線１のキャパシタンスＣｐは１ｍ当たり３０ｎＦ、インダクタンスＬｓは１ｍ当たり２５ｎＨであるから、この上記数値を数３、数４それぞれの式に代入すると、
Ｚｃ＝（２５×１０-9／３０×１０-9）1/2
＝０．９１３Ω
ｖｃ＝１／（２５×１０-9×３０×１０-9）1/2
＝３６．５×１０6ｍ／秒
になる。
本実施例では、副導体３ａ、３ｂ、３ｃ、３ｄで４分割される伝送線２１ａ、２１ｂ、２１ｃ、２１ｄの長さをプラスマイナス１０％の範囲内で違え、定在波による低減衰量ピークの発生を防止しており、その平均長を０．７５ｍ、主導体２の全長を３ｍとしている。したがって、上記ｖｃ＝３６．５×１０6ｍ／秒の条件では、反射発生の最低周波数は約２４．３ＭＨｚとなり、図４、図８に示した例より低い周波の雑音を低減できる性能が得られる。
【００４２】
また、図１に示す本実施例の電気回路素子５ａ、５ｂ、５ｃは、図７の等価回路における静電容量素子２２ａ、２２ｂ、２２ｃが１００ｎＦ、前記静電容量素子２２ａ、２２ｂ、２２ｃに直列に接続された抵抗素子２３ａ、２３ｂ、２３ｃが０．０５Ωであるので、前記電気回路素子５ａ、５ｂ、５ｃの２４．３ＭＨｚにおけるインピーダンスは０．０５Ω−０．０６６ｊΩ、その絶対値は０．０８３Ωとなり、上記特性インピーダンスＺｃ＝０．９１３Ωの１／１０以下となっている。
図１８に前記電気回路素子５ａ、５ｂ、５ｃの構造展開図を示す。図１８において、５１は主導体への接続端子、５２は副導体への接続端子、５３は抵抗素子、５４は静電容量素子の主導体側電極、５５は静電容量素子の副導体側電極、５６は絶縁体である。
【００４３】
上記説明から図１に示す構成は電気的雑音フィルタとして作用することが明らかである。
【実施例２】
【００４４】
本発明の第２の実施例として、図１１に示した本発明の電気的雑音フィルタの第２の基本構造を耐電圧２０００Ｖ、電流容量６００Ａの電気雑音フィルタに適用したものについて図１９に基づいて説明する。
図１１は副導体３ａ、３ｂ、３ｃ、３ｄ間の副導体欠如部の主導体２に磁性体６ａ、６ｂ、６ｃを環装してこの部分のみ主導体２のインダクタンスを増加させたものである。また、副導体３ａ、３ｂ、３ｃ、３ｄを電気的に接続する第３の導体７を設けている。
【００４５】
本実施例の主導体２、絶縁体４、副導体３の材質、寸法は実施例１に示したのと同じであり、前記磁性体６ａ、６ｂ、６ｃは、厚さ０．４ｍｍのＴＤＫ株式会社製ＩＶＭ０４型高周波磁性材料を１０層巻きつけて構成されたものである。該磁性材料は初透磁率が１２と小さいため主導体２の低周波最大電流６００Ａに対しても磁気的な飽和を来さない。また、１００ＭＨｚから３ＧＨｚまでの広い範囲で８以上の比透磁率虚数項を持つ。このため、広い周波数範囲で該インダクタは大きなインピーダンスを示す。
図１１に示す本実施例は、前記磁性体６ａ、６ｂ、６ｃを合計厚さ４ｍｍ、幅４０ｍｍの前記磁性材料で構成しているので４２ｎＨのインダクタンスを持つ。したがって、２４．３ＭＨｚの周波数では６．５Ωのインピーダンスとなり、伝送線２１ａ、２１ｂ、２１ｃ、２１ｄの接続点で反射を生じ、電気的雑音フィルタとして動作する。
【実施例３】
【００４６】
図１９に図１に示した実施例１の電気的雑音フィルタ１を３本配列して３相電源用にした実施例の斜視図を示す。各電気的雑音フィルタの相対応する副導体間はそれぞれ副導体短絡導線１０ａ、１０ｂ、１０ｃ、１０ｄで接続されている。
【実施例４】
【００４７】
図２０に図１１に示した実施例２の電気的雑音フィルタ１’を３本配列して３相電源用にした実施例の斜視図を示す。各電気的雑音フィルタの相対応する副導体間は実施例３と同様にそれぞれ副導体短絡導線１０ａ、１０ｂ、１０ｃ、１０ｄで接続されている。
【実施例５】
【００４８】
図２１は実施例１の電気的雑音フィルタを２本配列して単相電源に適用した実施例の等価回路図で、副導体が欠如した部分の主導体間に静電容量素子２２ｄを接続することで反射を生じさせている。主導体と副導体間に接続された静電容量素子２２ａ、２２ａ’も同じように接地を経由してそれぞれの主導体の間に接続されることとなり、ここでも反射が生じ電気雑音フィルタとして作用している。
同じように３相電源に適用する場合にも同じ作用が生じる。
【実施例６】
【００４９】
図２２は、図１１に示した電気的雑音フィルタ１’を２本の電力線の導入する場合の実施例を示したもので、２つの電気的雑音フィルタ１’のそれぞれの副導体３ａと３ｂ、３ｃと３ｄの間の副導体欠如部の主導体２、２’に磁性体６ａ、６ｃ、６ａ’、６ｃ’が環装され、中央部の副導体６ｂと６ｃの間の副導体欠如部の２本の主導体２、２’の外周に前記２本の主導体２間に相互誘導を導入する磁性体６ｄが環装されて構成されている。図２３にその等価回路を示す。なお、本実施例では相互誘導の導入を１箇所として説明したが、複数箇所に導入することを拒むものでない。
また、３相３線式の場合にも、単相２線式の場合と同様に３本の主導体２の周囲に１個の磁性体６ｄを環装させることによって３線間に相互誘導を導入することが可能である。
さらに、図２４に示すように、相互誘導を導入した磁性体６ｄの周りに導体を巻着してショートリング９を構成し、前記ショートリングに雑音電圧を誘導してエネルギーを損失させ、電気的雑音フィルタとしての効果を高めることも好ましい。
【実施例７】
【００５０】
図２５に図１１に示した電気的雑音フィルタ１’の副導体３ａ、３ｂ、３ｃ、３ｄの外部に磁性体６ｄ、６ｅ、６ｆ、６ｇを環装した実施例を示す。
【００５１】
これまで本発明の電気的雑音フィルタ１、１’、１”の各実施例を直線型で説明してきたが、設置に必要な長さ（距離）が得られないような場合には、図２６に示した折り返し型、また図２７に示した渦巻き型で構成しても、前述した伝達特性と同等の伝達特性が得られる。
なお、図２６、図２７においては、副導体欠如部の環装される回路素子５ａ、５ｂ、５ｃ、又は磁性体６ａ、６ｂ、６ｃの図示は省略した。
【００５２】
また、これまで実施例として説明してきた本発明の電気的雑音フィルタは、１本の主導体に絶縁体を介して同軸状に被覆された副導体が複数個に分割され、さらに隣接する副導体間が第３の導体で接続され、若しくは第３の導体に替えて分割により欠如される副導体の一部を残置、連結されてなるものが基本となっているが、このほか主導体を複数本並列配置して相互に静電容量素子を導入し、その複数本の主導体を束ねた外周に絶縁体を介して副導体を被覆した構成の電気的雑音フィルタでもよく、また、短い主導体に絶縁体を介して１個の副導体を被覆した短い伝送線を複数従列接続し、その接続部に特性インピーダンスの異なる回路素子を導入しやすくしてなる電気的雑音フィルタでもよい。
さらに、本願実施例に示した電気的雑音フィルタを複数個縦列接続して電気的雑音の除去効果を高めることも好ましい。
【００５３】
図２８に、本発明の電気的雑音フィルタを３相電力線に導入する雑音除去方法の具体例を示した。
図２８（ａ）は、雑音源４１から負荷４２までの間の電力線４３ａに電気的雑音フィルタ４４ａを接続した例である。
また、図２８（ｂ）は、雑音源４１からの電気的雑音が電力線４３を介して外部に流出しないように、雑音源４１と外部の電力線４３ｃにつながる電力線４３ｂとの間に電気的雑音フィルタ４４ｂを接続した例であり、さらに図２８（ｃ）は、外部の電力線４３ｃを介して他の図示しない雑音源からの電気的雑音が負荷４２に侵入するのを防止するため、外部の電力線４３に電気的雑音フィルタ４４ｃ、４４ｄを接続した例である。
これらは電子（情報）装置の筐体の中、電車内部の配電系、ビル内の配電系の雑音除去方法として使用できる。
【図面の簡単な説明】
【００５４】
【図１】副導体を均等に４分割した伝送線の副導体欠如部の主導体と副導体間に静電容量素子を付加した電気的雑音フィルタの実施例の斜視図
【図２】図１に示す電気的雑音フィルタ実施例のＡ−Ａ’断面図
【図３】図１に示す電気的雑音フィルタ実施例の等価回路図
【図４】図３の等価回路の電子回路解析プログラムによる計算結果としての伝達特性
【図５】図３の等価回路に終端整合した容量素子と抵抗素子とを付加した場合の等価回路図
【図６】図５の等価回路の電子回路解析プログラムによる計算結果としての伝達特性
【図７】図５の等価回路において主導体と副導体間に付加された静電容量素子に直列抵抗を加えた場合の等価回路図
【図８】図７の等価回路の電子回路解析プログラムによる計算結果としての伝達特性
【図９】副導体を２種の長さで４分割したときの図７に示す等価回路の解析プログラムによる計算結果としての伝達特性
【図１０】図８と図９の３００ＭＨｚ付近の伝達特性の拡大比較図
【図１１】副導体を４分割した伝送線の副導体欠如部の主導体に磁性体を環装した電気的雑音フィルタの実施例の斜視図
【図１２】図１１に示す実施例の等価回路図
【図１３】図１２に示す等価回路の電子回路解析プログラムによる計算結果としての伝達特性
【図１４】図１２に示す等価回路に終端整合した静電容量素子と抵抗素子とを付加したときの等価回路図
【図１５】図１４に示す等価回路の電子回路解析プログラムによる計算結果としての伝達特性
【図１６】主導体に絶縁体を介して副導体を同軸状に被覆した伝送線の所々に磁性体を環装した電気的雑音フィルタの実施例の斜視図
【図１７】図１６に示す実施例の等価回路図
【図１８】図１に示した電気的雑音フィルタ実施例の静電容量素子の展開図
【図１９】図１の電気的雑音フィルタ実施例を３相用の電気的雑音フィルタとして構成した実施例の斜視図
【図２０】図１１の電気的雑音フィルタを３相用の電気的雑音フィルタとして構成した実施例の斜視図
【図２１】２相の伝送線の２本の主導体間に静電容量素子を接続した電気的雑音フィルタの等価回路図
【図２２】図１１に示す電気的雑音フィルターを単相２線式用に構成するとともに、副導体が欠如した部分の主導体に環装されている磁性体の中の１つを２本の主導体の周りに環装するように変更することによって主導体間に相互誘導を導入した電気的雑音フィルタの実施例の斜視図
【図２３】図２２に示す電気的雑音フィルタの等価回路図
【図２４】主導体に環装された磁性体にショートリングを施した箇所の断面図
【図２５】図１１に示した電気的雑音フィルタの副導体の外部に磁性体を環装した実施例の斜視図
【図２６】図１、図１１に示した電気的雑音フィルタを折り返し型に構成した実施例の斜視図（ただし副導体欠如部の主導体と副導体間に接続される静電容量素子と抵抗素子の図示は省略）
【図２７】図１、図１１に示した電気的雑音フィルタを巻き付け型に構成した実施例の斜視図（ただし副導体欠如部の環装される磁性体の図示は省略）
【図２８】本発明の電気的雑音フィルタを使用した雑音除去方法の回路構成例
【符号の説明】
【００５５】
１、１’、１”：電気的雑音フィルタ
２、２’：主導体
３：副導体
３ａ、３ｂ、３ｃ、３ｄ、３ｅは分割されたそれぞれの副導体
４：絶縁体
５ａ、５ｂ、５ｃは回路素子
６ａ、６ａ’、６ｂ、６ｃ、６ｃ’、６ｄ、６ｅ、６ｆ、６ｇ：磁性体
７：副導体間を接続する第３の導線
８：副導体端子
９：ショートリング
１０ａ、１０ｂ、１０ｃ、１０ｄ：副導体短絡導線
２１ａ、２１ｂ、２１ｃ、２１ｄ、２１ａ’、２１ｂ’、２１ｃ’、２１ｄ’：副導体  の分割等インピーダンスの不整合導入点で分割されたそれぞれの伝送線
２２ａ、２２ａ’、２２ｂ、２２ｃ、２２d：静電容量素子
２３ａ、２３ｂ、２３ｃ：抵抗素子
２４ａ、２４ｂ、２４ｃ：誘導素子
２５ａ、２５ｂ、２５ｃ：誘導素子の内部抵抗
２６ａ、２６ｂ、２６ｃ、２６ｄ：相互誘導素子
２７：終端整合用静電容量素子
２８：終端整合用抵抗素子
２９：入力端子
３０：出力端子
４１：雑音源
４２：負荷
４３ａ、４３ｂ、４３ｃ：電力線
４４ａ、４３ｂ、４３ｃ、４３ｄ：本発明の電気的雑音フィルタ
５１：主導体への接続端子             
５２：副導体への接続端子
５３：抵抗素子                                                                 ５４：静電容量素子の主導体側電極、  
５５：静電容量素子の副導体側電極     
５６：絶縁体
【図１】
2005123751.tif 000007
【図２】
2005123751.tif 000008
【図３】
2005123751.tif 000009
【図４】
2005123751.tif 000010
【図５】
2005123751.tif 000011
【図６】
2005123751.tif 000012
【図７】
2005123751.tif 000013
【図８】
2005123751.tif 000014
【図９】
2005123751.tif 000015
【図１０】
2005123751.tif 000016
【図１１】
2005123751.tif 000017
【図１２】
2005123751.tif 000018
【図１３】
2005123751.tif 000019
【図１４】
2005123751.tif 000020
【図１５】
2005123751.tif 000021
【図１６】
2005123751.tif 000022
【図１７】
2005123751.tif 000023
【図１８】
2005123751.tif 000024
【図１９】
2005123751.tif 000025
【図２０】
2005123751.tif 000026
【図２１】
2005123751.tif 000027
【図２２】
2005123751.tif 000028
【図２３】
2005123751.tif 000029
【図２４】
2005123751.tif 000030
【図２５】
2005123751.tif 000031
【図２６】
2005123751.tif 000032
【図２７】
2005123751.tif 000033
【図２８】
2005123751.tif 000034