(57)【要約】【目的】ＲＩＥによるトレンチ形成時にできた結晶欠陥や凹凸を常圧での水素アニール処理により修復する際にＳｉマイグレーションにより同時形成される突起またはトレンチのコーナーの鋭角化を簡単に除去して、ゲート特性不良を低減することのできる半導体装置の製造方法の提供。【構成】半導体基板に絶縁膜をマスクとするトレンチ形成工程と、前記工程後に、トレンチ内壁に形成された保護膜を除去する保護膜除去工程と、前記工程後に、不活性雰囲気中、水素雰囲気中あるいは不活性ガスと水素ガスとの混合雰囲気中のうち、いずれかの雰囲気中でアニールするアニール工程と、前記工程後に、前記マスクとしての絶縁膜を除去する絶縁膜除去工程と、前記工程後に、半導体基板全面に等方性エッチングを行う等方性エッチング工程とを備える半導体装置の製造方法とする【選択図】        図１
2005142265.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に絶縁膜をマスクとしてトレンチを形成するトレンチ形成工程と、前記トレンチ形成工程後に、トレンチ内壁に形成された保護膜を除去する保護膜除去工程と、前記保護膜除去工程後に、不活性雰囲気中、水素雰囲気中あるいは不活性ガスと水素ガスとの混合雰囲気中のうち、いずれかの雰囲気中でアニールするアニール工程と、前記アニール工程後に、前記マスクとしての絶縁膜を除去する絶縁膜除去工程と、前記絶縁膜除去工程後に半導体基板全面に等方性エッチングを行う等方性エッチング工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板に絶縁膜をマスクとしてトレンチを形成するトレンチ形成工程と、前記トレンチ形成工程後に、トレンチ内壁に形成された保護膜を除去する保護膜除去工程と、前記保護膜除去工程後に、不活性雰囲気中、水素雰囲気中あるいは不活性ガスと水素ガスとの混合雰囲気中のうち、いずれかの雰囲気中でアニールするアニール工程と、前記アニール工程後に、前記マスクとしての絶縁膜を除去する絶縁膜除去工程と、前記絶縁膜除去工程後に、前記半導体全面に犠牲酸化膜の形成と除去を行う犠牲酸化膜形成除去工程とを備えることを特徴とする半導体装置の製造方法。
【請求項３】
等方性エッチングがＣＤＥ（Ｃｈｅｍｉｃａｌ  Ｄｒｙ  Ｅｔｃｈｉｎｇ）であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
等方性エッチングがフッ硝酸系エッチング液を用いたエッチングであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記アニール工程前であって前記保護膜除去工程後に、前記マスクとしての絶縁膜を前記トレンチ開口端から後退させる絶縁膜後退工程を備えることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記前記アニール工程前であって前記保護膜除去工程と同時に、前記マスクとしての絶縁膜を前記トレンチ開口端から後退させる絶縁膜後退工程を行うことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチゲート型のＭＯＳ構造を有するＭＯＳＦＥＴやＩＧＢＴ等の半導体装置の製造方法に関し、詳しくは、トレンチ形成に起因するゲート特性不良を低減するための製造方法の改良に関する。
【背景技術】
【０００２】
従来、トレンチゲート型のＭＯＳ構造を有するＭＯＳＦＥＴやＩＧＢＴ等の半導体装置の製造方法では、図２のトレンチ形成部分の工程断面図に示すように、シリコン半導体基板１の主表面上に酸化膜２を形成し、この酸化膜２に所要のトレンチ形成用のパターンをフォトエッチングした後（図２（ａ））、前記酸化膜２をマスクとして半導体基板１にＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法等の異方性エッチングによりトレンチ３を形成する（図２（ｂ））。このトレンチ３の形成と同時に前記トレンチ内壁には酸化膜系の保護膜が形成されるため、ＨＦ系のエッチング液により保護膜を除去すると同時にマスク用酸化膜２を開口端から５０ｎｍ〜数百ｎｍ後退させ（図２（ｃ））、水素アニール処理を行い、前記トレンチ３内にできた表面凹凸を平坦化すると共にトレンチ３の開口端のコーナー４を丸める（図２（ｄ））。前記マスク用酸化膜２の除去後、新たに前記トレンチ内壁に形成したゲート酸化膜５を介して、前記トレンチ３内にポリシリコン６からなるゲート電極を形成する（図２（ｅ））。その後、前記半導体基板１内に、以下不図示のソース領域、ドレイン領域などをイオン注入およびドライブ拡散等の公知の技術により形成し、層間絶縁膜、金属電極および配線等を形成すれば、よく知られたトレンチ型ＭＯＳ構造を有する半導体装置が完成される。
【０００３】
一方、前述のような半導体装置の製造方法において、前記ＲＩＥ法によるトレンチエッチングの際には、トレンチ側壁面やトレンチ内の接合近傍に、ゲート特性の絶縁破壊電圧を低下させ、半導体装置のリーク電流を増大させるなどのように電気特性に悪影響を及ぼす結晶欠陥や凹凸等が形成され易いことが知られている。しかし、このような結晶欠陥や凹凸のある前記トレンチを備える半導体基板に対しては、フッ硝酸系エッチングやＣＤＥ（Ｃｈｅｍｉｃａｌ  Ｄｒｙ  Ｅｔｃｈｉｎｇ）等の等方性エッチング、犠牲酸化法あるいは常圧の水素雰囲気下で熱処理を行う前述の水素アニール処理などにより、前記結晶欠陥を修復する技術および凹凸を平坦化する技術などが既に知られている。また、トレンチのコーナー、エッジ部の丸めの促進処理のため、水素アニール処理の前にマスク用酸化膜の開口端を後退させることも記載されている（特許文献１、２）。さらに、トレンチ形成時にできたＳｉＯ系保護膜などのトレンチ内の残さを予め除去しておくことと、前記水素アニール処理における水素濃度、分圧、温度、時間を精密に変えて制御することにより、トレンチ側壁の平坦化、トレンチのコーナーの丸め（鈍角化）の促進等を制御性よくかつ再現性の高い処理を可能にする半導体装置の製造方法の発明が知られている（特許文献３）。
【特許文献１】特開２００２−２３１９４５号公報
【特許文献２】特開平１１−７４４８３号公報
【特許文献３】特開２００３−２２９４７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記特許文献１、２の発明にかかるフッ硝酸系エッチングやＣＤＥ（Ｃｈｅｍｉｃａｌ  Ｄｒｙ  Ｅｔｃｈｉｎｇ）等の等方性エッチングを用いてこの段階でＲＩＥ法によるトレンチ形成の際にできた結晶欠陥や凹凸をいきなり修復すると、修復と共にトレンチ幅が広がりすぎるなど微細パターンとの両立が困難という問題がある。また、常圧の水素アニール処理により前記結晶欠陥や凹凸を修復すると、前述のようなトレンチ幅の拡がりという問題もなくＳｉ原子のマイグレーション効果により欠陥の修復や凹凸の平坦化がもたらされるが、しかし、前記図２（ｄ）の丸状点線内のトレンチ部分の拡大断面図である図４（ａ）と同（ｂ）に示すように、マスク用の酸化膜２の開口端部のシリコン１側に突起７が形成され易くなり、この突起７に起因してゲート酸化膜の耐圧を低下させてゲート不良となる問題が新たに発生する。また、前記特許文献３の発明にかかる製造方法では、常圧と減圧アニールとを組み合わせて２回アニールすることにより、常圧アニールで形成され易い突起などを除去する方法であるが、水素雰囲気でかつ減圧を必要とすることから、処理装置が大型で複雑化し、高価な装置となる問題がある。
【０００５】
本発明は、以上述べた問題点に鑑みてなされたものであり、その目的は、ＲＩＥ法によるトレンチ形成時にできた結晶欠陥や凹凸を常圧での水素アニール処理により修復する際にＳｉマイグレーションによる突起形成が起きないようにするかまたは突起が同時に形成されたとしても後工程で簡単に除去して、ゲート特性不良を低減することのできる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明によれば、半導体基板に絶縁膜をマスクとしてトレンチを形成するトレンチ形成工程と、前記トレンチ形成工程後に、トレンチ内壁に形成された保護膜を除去する保護膜除去工程と、前記保護膜除去工程後に、不活性雰囲気中、水素雰囲気中あるいは不活性ガスと水素ガスとの混合雰囲気中のうち、いずれかの雰囲気中でアニールするアニール工程と、前記アニール工程後に、前記マスクとしての絶縁膜を除去する絶縁膜除去工程と、前記絶縁膜除去工程後に、半導体基板全面に等方性エッチングを行う等方性エッチング工程とを備える半導体装置の製造方法とすることにより、達成される。
本発明によれば、半導体基板に絶縁膜をマスクとしてトレンチを形成するトレンチ形成工程と、前記トレンチ形成工程後に、トレンチ内壁に形成された保護膜を除去する保護膜除去工程と、前記保護膜除去工程後に、不活性雰囲気中、水素雰囲気中あるいは不活性ガスと水素ガスとの混合雰囲気中のうち、いずれかの雰囲気中でアニールするアニール工程と、前記アニール工程後に、前記マスクとしての絶縁膜を除去する絶縁膜除去工程と、前記絶縁膜除去工程後に、前記半導体全面に犠牲酸化膜の形成と除去を行う犠牲酸化膜形成除去工程とを備える半導体装置の製造方法とすることにより、達成される。
【０００７】
本発明によれば、等方性エッチングがＣＤＥ（Ｃｈｅｍｉｃａｌ  Ｄｒｙ  Ｅｔｃｈｉｎｇ）である特許請求の範囲の請求項１記載の半導体装置の製造方法とすることが好ましい。
本発明によれば、等方性エッチングがフッ硝酸系エッチング液を用いたエッチングである特許請求の範囲の請求項１記載の半導体装置の製造方法とすることが望ましい。
本発明によれば、前記アニール工程前であって前記保護膜除去工程後に、前記マスクとしての絶縁膜を前記トレンチ開口端から後退させる絶縁膜後退工程を備える特許請求の範囲の請求項１乃至４のいずれか一項に記載の半導体装置の製造方法とすることが好適である。
本発明によれば、前記アニール工程前であって前記保護膜除去工程と同時に、前記マスクとしての絶縁膜を前記トレンチ開口端から後退させる絶縁膜後退工程を行う特許請求の範囲の請求項１乃至４のいずれか一項に記載の半導体装置の製造方法とすることがより好ましい。
【発明の効果】
【０００８】
本発明によれば、ＲＩＥ法によるトレンチ形成時にできた結晶欠陥や凹凸をアニール工程により修復する際に、Ｓｉマイグレーションによる突起を発生させないようにすることができる。または突起が同時に形成されたとしても後工程で簡単に除去することができるので、ゲート特性不良を低減することのできる半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【０００９】
本発明の半導体装置の製造方法にかかる一実施例について、図面を用いて詳細に説明する。本発明は以下に説明する実施例に限定されるものではない。図１は、本発明の半導体装置の製造方法の実施例１にかかるトレンチ部分の拡大工程断面図、図３は、本発明の半導体装置の製造方法の実施例２にかかるトレンチ部分の拡大工程断面図図５は、本発明の半導体装置の製造方法の実施例３にかかるトレンチ部分の拡大工程断面図である。
（実施例１）
本発明にかかるトレンチゲート型ＭＯＳ構造を備える半導体装置の製造方法を説明するために、前述の図２の丸状点線で示したトレンチ部分の拡大図を図１に示す。前記図２（ｂ）の丸状点線部の拡大図が図１（ａ）である。トレンチ１３の形成は従来と同様に、シリコン半導体基板１１の主表面上に酸化膜１２を形成し、この酸化膜１２に所要のトレンチ形成用のパターンをフォトエッチングした後、前記酸化膜１２をマスクとして半導体基板１１にＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法等の異方性エッチングによりトレンチ１３を形成する（図１（ａ）。ヘリウムガスと水素ガス４％の混合ガスを用いて常圧下で、温度９５０〜１１００℃、時間６０秒〜６００秒の範囲から適宜いずれかの組み合わせの条件を選択して水素アニールを行うことにより、ＲＩＥ法によるトレンチ内壁表面の凹凸状の粗面状態を平坦化し修復する（図１（ｂ））。この水素アニールの好ましい温度時間条件は、たとえば、１０５０℃で、３００秒としてよい。この水素アニールにより、前記結晶欠陥や凹凸の低減効果を得るには、Ｓｉマイグレーションが充分に行われる必要があり、そのためには温度は少なくとも９５０℃以上必要である。温度が１１００℃より高温か、あるいは時間が６００秒より長いと、トレンチの形状について、開口部が次第に狭くなる形状になってしまうので、好ましくない。前記水素アニールによるＳｉマイグレーションは水素を含まない不活性ガスだけの雰囲気でも進むことを見つけた。水素はＳｉマイグレーションに対しては抑制効果を有するので、水素ガスを雰囲気中に混合することにより、Ｓｉマイグレーションの進行状態を制御できる効果をもつことがわかった。その意味で、水素ガスを不活性ガスに混合することが好ましい。
【００１０】
次に、マスク用酸化膜１２の除去を行った（図１（ｃ））後、トレンチ１３開口端のコーナー１４を丸めるために、半導体基板１１全体の等方性エッチングを行う（図１（ｄ））。等方性エッチングとしては公知のＣＤＥ（Ｃｈｅｍｉｃａｌ  Ｄｒｙ  Ｅｔｃｈｉｎｇ）を用いる。このようにすることにより、前記図４の従来例のような水素アニール後の突起が酸化膜の開口端部近傍に形成されないので、前述したようなゲート耐圧の低下を防ぎ、ゲート不良を少なくすることができる。また、等方性エッチングを行うにしても、トレンチ１３の開口端のコーナー１４の丸めのためだけであり、内壁面の平坦化は水素アニールにより達成されているので、短時間で済み、トレンチ１３幅の広がりなどの問題は発生しない。等方性エッチングとして、前述のＣＤＥ法の他、公知のフッ硝酸系のエッチング液を用いることもできる。
（実施例２）
図３のトレンチ１１３部分の拡大断面図に示すように、前述の実施例１の図１（ａ）〜図１（ｃ）と同様の工程により、図３（ａ）、（ｂ）、（ｃ）のようにトレンチ形成用酸化膜１１２除去まで進めて、トレンチ１１３形成後のトレンチ１１３内壁表面の平坦化を計り、その後、図３（ｄ）のように、半導体基板１１１全体に犠牲酸化膜１１８を形成し、続いて除去することにより、トレンチ１１３開口端のコーナー１１４を丸めると、前述と同様にＳｉマイグレーションによる突起の形成がないので、実施例１と同様に、ゲート不良を少なくすることができる。
（実施例３）
図５のトレンチ２１３部分の拡大断面図に示すように、実施例１と同様にトレンチ２１３を形成し、水素アニール処理前であって、トレンチ２１３内壁に形成された保護膜を除去した後あるいは同時に、マスク用酸化膜２１２をトレンチ開口端後退量２１９で後退させる。その後は前記実施例１と同様に水素アニールを行い、トレンチ２１３内壁面を平坦化し、マスク用酸化膜２１２の除去と等方性エッチングを行うことにより、前記水素アニールの際に形成された突起２１７を完全に除去する。このようにすることにより、ゲート不良を減少させることができる。また、実施例１と同様に、等方性エッチングによるトレンチ２１３幅の広がり等の問題発生もない。前記後退量は５０ｎｍより少なくすることが、チップパターンの微細化の観点から好ましい。
【図面の簡単な説明】
【００１１】
【図１】本発明の半導体装置の製造方法にかかる実施例１のトレンチ部分の拡大工程断面図、
【図２】従来の半導体装置の製造方法にかかるトレンチ形成部分の工程断面図
【図３】本発明の半導体装置の製造方法にかかる実施例２のトレンチ部分の拡大工程断面図
【図４】従来の半導体装置の製造方法にかかる図２の丸状点線内のトレンチ部分の拡大断面図
【図５】本発明の半導体装置の製造方法にかかる実施例３のトレンチ部分の拡大工程断面図
【符号の説明】
【００１２】
１１    半導体基板
１２    マスク用酸化膜（絶縁膜）
１３    トレンチ
１４    トレンチコーナー（トレンチ開口端）
２１１  半導体基板
２１２  マスク用酸化膜（絶縁膜）
２１３  トレンチ
２１４  トレンチコーナー（トレンチ開口端）
２１７  突起
２１９    後退量
【図１】
2005142265.tif 000003
【図２】
2005142265.tif 000004
【図３】
2005142265.tif 000005
【図４】
2005142265.tif 000006
【図５】
2005142265.tif 000007