(57)【要約】【課題】  一括モールドにより製造される半導体装置において、半導体チップと基板との間の線膨張係数差によって生じる、モールド前の基板反り変形を低減する。【解決手段】  半導体チップと基板との接続部の接続面積が小さくなるように、接着材を挿入する。【選択図】        図１
2005142452.tif 000002
【特許請求の範囲】
【請求項１】
基板の主面に、夫々接着材を介在して複数の半導体チップを接着固定する（ａ）工程を有し、
前記（ａ）工程において、前記基板と前記半導体チップとの間における前記接着材の面積は、前記半導体チップの面積よりも小さくなっていることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記接着材は、前記半導体チップの接着面の全面とは接触せず、前記半導体チップの接着面の中央部付近のみ接触していることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記（ａ）工程の後、前記複数の半導体チップを一括して樹脂封止する樹脂封止体を形成する（ｂ）工程を更に有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
前記（ａ）工程の後、前記複数の半導体チップを一括して樹脂封止する樹脂封止体を形成する（ｂ）工程と、前記基板及び前記樹脂封止体を複数の個片に分割する（ｃ）工程とを更に有することを特徴とする半導体装置の製造方法。
【請求項５】
配線基板と、
前記配線基板の主面に接着材を介在して接着固定された半導体チップと、
前記配線基板の接続部と前記半導体素子の接続部とを電気的に接続する接続手段と、
前記配線基板の主面上に形成され、前記半導体チップ及び前記接続手段を封止する樹脂封止体とを有し、
前記配線基板と前記半導体チップとの間における前記接着材の面積は、前記半導体チップの面積よりも小さくなっていることを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記配線基板と前記半導体チップとの間は、前記接着材が設けられた第１の領域と、前記樹脂封止体の樹脂が設けられた第２の領域とを有し、
前記第１の領域は、前記第２の領域で周囲を囲まれていることを特徴とする半導体装置。
【請求項７】
基板の主面に、夫々複数の突起状電極を介在して複数の半導体チップを実装する（ａ）工程と、
前記複数の半導体チップを一括して樹脂封止する樹脂封止体を形成する（ｂ）工程と、
前記基板及び前記樹脂封止体を複数の個片に分割する（ｃ）工程とを有し、
前記（ａ）工程において、前記基板と前記半導体チップとの間における前記複数の突起状電極は、前記半導体チップの主面の全面に均等に配置されず、前記半導体チップの主面の中央部に偏って配置されていることを特徴とする半導体装置の製造方法。
【請求項８】
基板の主面に、夫々接着材及び複数の突起状電極を介在して複数の半導体チップを実装する（ａ）工程と、
前記複数の半導体チップを一括して樹脂封止する樹脂封止体を形成する（ｂ）工程と、
前記基板及び前記樹脂封止体を複数の個片に分割する（ｃ）工程とを有し、
前記（ａ）工程において、前記基板と前記半導体チップとの間における前記複数の突起状電極は、前記半導体チップの主面の全面に均等に配置されず、前記半導体チップの主面の中央部に偏って配置され、前記基板と前記半導体チップとの間における前記接着材は、前記半導体チップの主面の全面とは接触せず、前記複数の突起状電極を含むように、前記半導体チップの主面の中央部に接触していることを特徴とする半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
前記接着材は、熱硬化性樹脂であることを特徴とする半導体装置の製造方法。
【請求項１０】
複数のチップ搭載領域と、前記チップ搭載領域間に配置されたスリットとを有する基板を準備する工程と、
前記複数のチップ搭載領域の夫々に、半導体チップを実装する工程と、
前記複数のチップ搭載領域に実装された前記複数の半導体チップを一括して樹脂封止する樹脂封止体を形成する工程と、
前記基板及び前記樹脂封止体を複数の個片に分割する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法において、
前記複数のチップ搭載領域は、前記基板の両端に偏って配置されていることを特徴とする半導体装置の製造方法。
【請求項１２】
第１の厚さ領域と、前記第１の厚さ領域よりも薄い第２の厚さ領域と、複数のチップ搭載領域とを有する基板を準備する工程と、
前記複数のチップ搭載領域の夫々に、半導体チップを実装する工程と、
前記複数のチップ搭載領域に実装された前記複数の半導体チップを一括して樹脂封止する樹脂封止体を形成する工程と、
前記基板及び前記樹脂封止体を複数の個片に分割する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記複数のチップ搭載領域は、前記第１の厚さ領域に形成され、
前記第２の厚さ領域は、前記チップ搭載領域間に形成されていることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２に記載の半導体装置の製造方法において、
前記複数のチップ搭載領域は、前記基板の両端に偏って配置されていることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１、請求項７、請求項８のうちの何れか１項に記載の半導体装置の製造方法において、
前記基板は、スリットを有し、
前記複数の半導体チップは、前記基板の両端に偏って配置されていることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１、請求項７、請求項８のうちの何れか１項に記載の半導体装置の製造方法において、
前記基板は、第１の厚さ領域と、前記第１の厚さ領域よりも薄い第２の厚さ領域とを有し、
前記複数の半導体チップは、前記基板の両端に偏って配置されていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造技術に関し、特に、一括モールドにより製造される半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
ＣＳＰ（Ｃhip Ｓcale Ｐackage）型のような半導体装置では、近年、生産コストの削減を目的として、一括モールドによる製造方法を採用するケースが増加している。図２に、一括モールドによる製造方法の概略を示す。
【０００３】
まず、大きな基板（多数個取り基板）１０上に、多数個の半導体チップ（半導体素子）１が搭載される。半導体チップ１の搭載は、１例としては、チップ裏面を接着材を使用して加熱接着した後、ワイヤボンディングにより基板１０との電気的接続を図ることにより行われる。他の例としては、あらかじめはんだバンプまたはＡｕバンプなどが取付けられた半導体チップ１を、リフロー、加熱圧着、または、ＡＣＦ（Ａnisotropic Ｃonductive Ｆilm）やＮＣＦ（Ｎon−Ｃonductive Ｆilm）のような接着材を用いた加熱接着により、フリップチップ接続する方法がある。リフローまたは加熱圧着による接続の場合は、接続後、半導体チップ１と基板１０の間に、アンダーフィルと呼ばれる樹脂が挿入される場合がある。チップ搭載後、モールドレジンで一括封止され、最後に切断されて、個々の半導体装置に個片化される。なお、ＢＧＡ（Ｂall Ｇrid Ａrray）型半導体装置の場合は、個片化の前に、はんだボールが取付けられる。一括モールドによる製造方法の詳細は、例えば、特開２０００−１２７４５号公報に開示されている。
【０００４】
【特許文献１】特開２０００−１２７４５公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、一括モールドによる製造方法を採用した場合、１個１個の半導体装置を別個に製造する場合と比較して、半導体装置多数個分の大きなサイズの基板を取り扱うことになるため、製造工程中に生じる反りが問題となる場合がある。チップ搭載工程では、いずれの接続方法でも、加熱しての接続となるため、接続後、半導体チップと基板の線膨張係数差に起因した熱変形が発生する。また、モールド工程においても、熱変形に加え、レジンの硬化収縮によって、反り変形が発生する。これらの反り変形によって、量産現場の搬送工程など、製造工程において不具合を生じる場合がある。モールド工程における反りは、レジンに含まれるシリカ粒子量を調整することにより、その線膨張係数や、硬化収縮量を比較的容易に変化させることが可能なので、これにより、ある程度、低減することが可能である。しかし、半導体チップ搭載時に生じる反りは、チップと基板との線膨張係数差が大きいため、基板の物性変更によって、反りを低減することが困難である。本発明は、特に、この半導体チップ搭載時に生じる反り変形低減を目的とする。
【０００６】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００８】
反り変形を低減する構造を検討するため、有限要素解析を実施した。図１０に示すような、対称性を考慮した１／４のモデルを使用し、環境温度を約２００℃低下させたときに発生する反り量を、弾性解析により求めた。基板の頂点（角部）を基準としたときの、基板中心部の厚さ方向の変位量を反り量と定義し、基板のチップ搭載面（素子搭載面）側が凸となる反りの場合を正の反り量とする。
【０００９】
反りは、半導体チップ１と基板１０の線膨張係数差に起因して生じるため、搭載するチップサイズが小さいほど、反りは小さくなるはずである。実際、図１０に示すように、搭載チップ数が同一で、搭載するチップサイズが異なる場合の反り量を比較したところ、チップサイズが大きい図１１（ａ）の構造の場合、反り量６．５ｍｍだったのに対し、基板長手方向のチップの辺の長さが約半分の図１１（ｂ）の構造の場合、反り量は３．２ｍｍと半減した。チップサイズが大きい場合でも、半導体チップ１と基板１０の接着部の面積を小さくする、即ち半導体チップ１と基板１０との間における接着材の面積を半導体チップ１の面積よりも小さくすることにより、反り低減が可能であると考えられる。
【００１０】
十分な反り低減のためには、チップ面積より十分小さい接着材の面積となるようにすることが好ましい。図１１等の状況を考慮すると、例えば基板長手方向の接着部長さを８０％（対チップ長手方向長さ）程度以下にすることが考えられる。反り量がある程度低減される。面積で比較する場合、例えば７０％以下程度にすることが考えられる。
【００１１】
なお、チップ接着後にワイヤボンディング工程等のその後の工程での不具合を防ぐ観点では、ある程度の接着材面積を有することが好ましい。例えば、チップ面積の１０％以上程度である。
【００１２】
半導体チップ１をフリップチップで接続する場合は、半導体チップ１のバンプ配列を、なるべくチップ中央部によせることが有効である。この場合、アンダーフィルは挿入せずに、モールドすることが望ましい。
【００１３】
ＡＣＦやＮＣＦなどを使用してフリップチップ接続する場合は、チップ中央部によせたバンプがある部分のみ、ＡＣＦ、ＮＣＦを挿入する。
【００１４】
なお、基板形状が、図１１のような長方形の場合、長手方向の方がチップ数が多く、反り量への影響が大きいため、チップ接着面積の低減、または、バンプ配列のチップ中央部への集中は、基板長手方向の寸法、配列に関して実施する方が、より効果的である。
【００１５】
次に、基板にスリットを入れ、発生したひずみを緩和させることによって、反り量を低減する方法を検討した。図１２のように、搭載チップ数１８個の場合で、スリット１６の入れ方や、半導体チップ１の配置を変えて解析を行い、反り低減のため最も効果的な方法を検討した。スリット１６を入れることによって、基板１０のひずみを緩和する効果が得られると同時に、基板１０の剛性が低下するため、スリット１６の数や大きさが増加した結果、逆に反りが増加する場合もあるので、構造検討には注意が必要である（例えば、図１２（ｂ）から（ｃ），（ｄ）から（ｅ），（ｇ）から（ｆ）の変化）。
【００１６】
最も反り低減に効果的だったのは、図１２（ｆ）〜（ｈ）のように、半導体チップ１を基板１０の両端に配置し、中央部には半導体チップ１を搭載しない場合であった。図１３に、図１２（ｇ）の線分Ａ−Ｂ断面の変形を示すように、半導体チップ１が搭載されない部分は平坦に近い形状となっており、事実上、基板サイズを小さくしたのと同様の効果が得られたものと考える。特に、図１２（ｈ）のように、中央部のチップが搭載されない部分にはスリットを設けず、それ以外の基板両端の余白部にスリットを入れた構造の場合、最も反り変形が低減された。これは、スリットのない基板中央部の剛性が、スリットのある基板両端部よりも相対的に剛性が高いため、基板中央部によって基板両端部の変形が抑制されるためと考えられる。そのため、搭載チップ数２４個の場合、反りを最小とする最適スリット構造、チップ配置は、図１４のように、できるだけ半導体チップ１を基板両端によせ、半導体チップ１が搭載されない部分以外にスリット１６を設けた構造となる。
【発明の効果】
【００１７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００１８】
本発明によれば、半導体装置の製造における基板の反り変形を低減することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して、一括モールドにより製造される半導体装置に本発明を適用した実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２０】
（実施形態１）
本実施形態１では、接着材の大きさを工夫して、樹脂封止前の基板反り変形を低減した例について説明する。
【００２１】
図１は、本実施形態１の半導体装置の内部構造を示す図（（ａ）は模式的断面図，（ｂ）は模式的平面図）であり、
図２は、一括モールドによる半導体装置の製造概要を示す模式図であり、
図３は、本実施形態１の半導体装置の製造に使用される基板（多数個取り基板）の概略構成を示す模式的平面図であり、
図４は、本実施形態１の半導体装置の製造において、基板のチップ搭載領域に接着材を配置した状態を示す模式的平面図であり、
図５は、本実施形態１の半導体装置の製造において、基板のチップ搭載領域に半導体チップを搭載した状態を示す模式的平面図であり、
図６は、本実施形態１の半導体装置の製造において、基板のチップ搭載領域に半導体チップを搭載した状態を示す模式的断面図であり、
図７は、本実施形態１の半導体装置の製造において、ワイヤボンディング工程を示す模式的平面図であり、
図８は、本実施形態１の半導体装置の製造において形成された樹脂封止体を示す模式的平面図であり、
図９は、本実施形態１の半導体装置の製造において、切断工程を示す模式的平面図である。
【００２２】
図１（ａ），（ｂ）に示すように、本実施形態１の半導体装置は、インターポーザと呼称される配線基板３の主面３ｘに半導体チップ（半導体素子）１を搭載し、配線基板３の主面３ｘと反対側の裏面に突起状電極として例えばボール状の半田バンプ６を複数配置したパッケージ構造になっている。
【００２３】
半導体チップ１は、厚さ方向と交差する平面形状が方形状になっており、本実施形態１では例えば正方形になっている。半導体チップ１は、これに限定されないが、主に、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）等を有する構成になっている。半導体基板は、例えば単結晶シリコンで形成されている。絶縁層は、例えば酸化シリコン膜で形成されている。配線層は、例えばアルミニウム（Ａｌ）、又はアルミニウム合金、又は銅（Ｃｕ）、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。
【００２４】
半導体チップ１は、互いに反対側に位置する主面（回路形成面）１ｘ及び裏面を有し、半導体チップ１の主面１ｘ側には集積回路が形成されている。この集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び多層配線層に形成された配線によって構成されている。
【００２５】
半導体チップ１の主面１ｘには、接続部として例えば複数の電極パッド１ａが形成されている。この複数の電極パッド１ａは、例えば半導体チップ１の各辺に沿って配置されている。
【００２６】
配線基板３は、その厚さ方向と交差する平面形状が方形状になっており、本実施形態１では例えば正方形になっている。配線基板３は、これに限定されないが、例えば、コア材と、このコア材の主面を覆うようにして形成された第１の保護膜と、このコア材の主面と反対側の裏面を覆うようにして形成された第２の保護膜とを有する構成になっている。コア材は、例えば、その主面、裏面及び内部に配線を有する多層配線構造になっている。コア材の各絶縁層は、例えばガラス繊維にエポキシ系、若しくはポリイミド系の樹脂を含浸させた高弾性樹脂基板で形成されている。コア材の各配線層は、例えば、Ｃｕを主成分とする金属膜で形成されている。第１の保護膜は、主にコア材の主面に形成された最上層の配線を保護する目的で形成され、第２の保護膜は、主にコア材の裏面に形成された最下層の配線を保護する目的で形成されている。第１及び第２の保護膜としては、例えば絶縁性の樹脂膜が用いられている。
【００２７】
配線基板３の主面３ｘにはチップ搭載領域（素子搭載領域）が配置され、このチップ搭載領域には接着材２を介在して半導体チップ１の裏面が接着固定されている。また、配線基板３の主面３ｘには、接続部として例えば複数の電極パッド３ａが配置されている。本実施形態１において、複数の電極パッド３ａは半導体チップ１（チップ搭載領域）の周囲に配置されている。また、配線基板３の裏面には、接続部として複数の電極パッド（図示せず）が配置され、この複数の電極パッドには半田バンプ６が夫々固着されている。
【００２８】
半導体チップ１の複数の電極パッド１ａは、配線基板３の複数の電極パッド３ａと夫々電気的に接続されている。本実施形態１において、半導体チップ１の電極パッド１ａと配線基板３の電極パッド３ａとの電気的な接続は、ボンディングワイヤ５で行われている。ボンディングワイヤ５の一端部側は、半導体チップ１の電極パッド１ａに接続され、ボンディングワイヤ５の一端部側と反対側の他端部側は、配線基板３のパッド３ａに接続されている。すなわち、本実施形態１の半導体装置は、ワイヤボンディング構造になっている。
【００２９】
ボンディングワイヤ５としては、例えば金（Ａｕ）ワイヤを用いている。また、ボンディングワイヤ５の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法を用いている。
【００３０】
半導体チップ１、複数のボンディングワイヤ５等は、配線基板３の主面３ｘ側に選択的に形成された樹脂封止体４によって樹脂封止されている。樹脂封止体４は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー（例えばシリカ）等が添加されたビフェニール系の熱硬化性樹脂で形成されている。樹脂封止体４の形成方法としては、大量生産に好適なトランスファ・モールド法を用いている。トランスファモールド法は、ポット、ランナー、樹脂注入ゲート、及びキャビティ等を備えた成形金型（モールド金型）を使用し、ポットからランナー及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。
【００３１】
樹脂封止体４及び配線基板３は、ほぼ同一の平面サイズになっており、樹脂封止体４及び配線基板３の側面は面一になっている。本実施形態１の半導体装置は、後で詳細に説明するが、複数の製品形成領域を有する多数個取り基板（マルチ配線基板）を使用し、この多数個取り基板の複数の製品形成領域に実装された複数の半導体チップを一括して樹脂封止する樹脂封止体（一括用樹脂封止体）を形成した後、前記多数個取り基板及び一括用樹脂封止体を複数の個片に分割することによって製造される。
【００３２】
配線基板３の主面３ｘと半導体チップ１との間における接着材２の面積は、半導体チップ１の面積よりも小さくなっている。本実施形態１において、接着材２は、半導体チップ１の周縁（側面）よりも内側に配置されており、半導体チップ１の裏面（接着面）の全面とは接触せず、半導体チップ１の裏面の中央部付近のみ接触している。
【００３３】
配線基板３の主面３ｘと半導体チップ１との間は、接着材２が設けられた第１の領域（接着材充填領域）と、樹脂封止体４の樹脂が設けられた第２の領域（封止樹脂充填領域）とを有する構成になっている。本実施形態１において、第１の領域（接着材充填領域）は、第２の領域（封止樹脂充填領域）で周囲を囲まれている。
【００３４】
次に、本実施形態１の半導体装置の製造に使用される多数個取り基板（マルチ配線基板）について説明する。
【００３５】
図３に示すように、多数個取り基板１０は、その厚さ方向と交差する平面形状が方形状になっており、本実施形態１では長方形になっている。多数個取り基板１０の主面（チップ搭載面）にはモールド領域１１が設けられ、このモールド領域１１の中には複数の製品形成領域（デバイス形成領域）１３が設けられ、この各々の製品形成領域１３の中にはチップ搭載領域１４が設けられている。半導体装置の製造において、各々のチップ搭載領域１４には、半導体チップ（１）が搭載され、モールド領域１１には、各々のチップ搭載領域１４に搭載された複数の半導体チップ（１）を一括して樹脂封止する樹脂封止体（１５）が形成される。ここで、チップ搭載領域１４の外形サイズは、そこに搭載される半導体チップ１の外形サイズを意味する。
【００３６】
各製品形成領域１３は、分離領域１２によって区画され、基本的に図１に示す配線基板３と同様の構造及び平面形状になっている。配線基板３は、多数個取り基板１０の複数の製品形成領域１３を各々個片化することによって形成される。本実施形態１において、多数個取り基板１０は、これに限定されないが、例えば、Ｘ方向に６個，Ｙ方向に３個の行列配置（６×３）で配置された計１８個の製品形成領域１３を有する構成になっている。
【００３７】
本実施形態１の半導体装置は、基本的に図２に示す組立プロセスによって製造される。以下、本実施形態１の半導体装置の製造について、図３乃至図９を用いて詳細に説明する。
【００３８】
まず、図３に示す多数個取り基板１０を準備し、その後、図４に示すように、多数個取り基板１０の主面の複数ある製品形成領域１３の各々のチップ搭載領域１４に接着材２を配置する。
【００３９】
本実施形態１では、接着材２として、例えば、エポキシ系の熱硬化性樹脂からなり、フィルム状（シート状）に加工された接着用樹脂フィルム２ａを使用し、この接着用樹脂フィルム２ａをチップ搭載領域１４に貼り付ける。また、接着用樹脂フィルム２ａとしては、図４に示すように、チップ搭載領域１４よりも小さいもの、即ち、チップ搭載領域１４に搭載される半導体チップ１よりも小さいものを使用する。また、接着用樹脂フィルム２ａの配置としては、チップ搭載領域１４の中央部、即ち、チップ搭載領域１４に半導体チップ１を搭載した時、半導体チップ１の周縁（側面）よりも内側に位置し、かつ半導体チップ１の裏面（接着面）の全面とは接触せず、半導体チップ１の裏面の中央部付近のみ接触する位置に配置する。
【００４０】
次に、図５及び図６に示すように、多数個取り基板１０の主面の複数ある製品形成領域１３の各々のチップ搭載領域１４に、接着用樹脂フィルム２ａを介在して半導体チップ１を接着固定する。半導体チップ１の接着固定は、チップ搭載領域１４上に接着用樹脂フィルム２ａを介在して半導体チップ１を配置し、その後、多数個取り基板１０及び半導体チップ１を加熱した状態で半導体チップ１を若干圧着し、その後、このままの状態を接着用樹脂フィルム２ａが溶融して硬化するまで保持することによって行う。この一連の工程を各チップ搭載領域１４毎に繰り返し実施する。本実施形態１において、半導体チップ１の圧着及び加熱は、例えば、収納トレイからチップ搭載領域１４上に半導体チップ１を搬送して位置決めする搬送コレットによって行われる。また、多数個取り基板１０の加熱は、例えば、ヒートステージによって行われる。また、接着用樹脂フィルム２ａの硬化は、例えば、１８０℃、２０秒という条件下で行われる。この時の加熱は、例えば、多数個取り基板１０を予め６５℃程度にした上で、２３５℃程度に熱せられた搬送コレットで行われる。この工程により、多数個取り基板１０の主面に複数の半導体チップ１が接着固定される。
【００４１】
この工程において、多数個取り基板１０の主面（チップ搭載領域１４）と半導体チップ１裏面（接着面）との間における接着用樹脂フィルム２ａの面積は、半導体チップ１の面積よりも小さくなっている。本実施形態１において、接着用樹脂フィルム２ａは、半導体チップ１の周縁（側面）よりも内側に配置されており、半導体チップ１の裏面（接着面）の全面とは接触せず、半導体チップ１の裏面の中央部付近のみ接触している。
【００４２】
なお、半導体チップ１の圧着及び加熱は、チップ搭載領域１４上に半導体チップ１を搬送コレットによって配置した後、搬送コレットとは別のツールで行ってもよい。また、別のツールで行う場合、各チップ搭載領域１４上に半導体チップ１を搬送コレットによって夫々配置した後、各チップ搭載領域１４上に配置された複数の半導体チップ１を１つのツールで一括して行ってもよい。また、複数の半導体チップ１を複数のブロックに分け、このブロック毎に一括して行ってもよい。
【００４３】
次に、多数個取り基板１０の主面の各製品形成領域１３において、図７に示すように、製品形成領域１３の複数の電極パッド（３ａ）と、この製品形成領域１３に搭載された半導体チップ１の複数の電極パッド（１ａ）とを複数のボンディングワイヤ５で夫々電気的に接続する。この工程により、図７に示すように、多数個取り基板１０の主面に複数の半導体チップ１が実装される。
【００４４】
ここで、実装とは、基板に半導体チップが接着固定され、基板の電極パッドと半導体チップの電極パッドとが電気的に接続された状態を言う。本実施形態１では、半導体チップ１の接着固定は、接着用樹脂フィルム２ａによって行われており、多数個取り基板１０の製品形成領域１３の電極パッド（３ａ）と半導体チップ１の電極パッド（１ａ）との電気的な接続は、ボンディングワイヤ５によって行われている。
【００４５】
次に、多数個取り基板１０の主面に実装された複数の半導体チップ１を一括して樹脂封止し、図８に示すように、多数個取り基板１０の主面上に樹脂封止体１５を形成する。樹脂封止体１５は、多数個取り基板１０の主面のモールド領域（１１）に、複数の製品形成領域１３を覆うようにして形成され、各製品形成領域１３の半導体チップ１及びボンディングワイヤ５等は、１つの樹脂封止体１５によって樹脂封止される。樹脂封止体１５は、多数個取り基板１０の複数ある製品形成領域１３を一括して覆うキャビティを備えた成形金型を使用し、この成形金型のキャビティの内部に熱硬化性樹脂を注入して行う一括方式のトランスファモールド法で形成される。
【００４６】
この工程において、接着用樹脂フィルム２ａは半導体チップ１の裏面の中央部に選択的に配置されているため、多数個取り基板１０と半導体チップ１との間に封止樹脂が浸入し、この封止樹脂によって接着用樹脂フィルム２ａは周囲を囲まれる。即ち、多数個取り基板１０の主面と半導体チップ１の裏面との間は、図１を参照すれば、接着材２（接着用樹脂シート２ａ）が設けられた第１の領域（接着材充填領域）と、樹脂封止体４（樹脂封止体１５）の樹脂が設けられた第２の領域（封止樹脂充填領域）とを有し、第１の領域（接着材充填領域）は、第２の領域（封止樹脂充填領域）で周囲を囲まれている。
【００４７】
次に、多数個取り基板１０の主面と反対側の裏面に、各製品形成領域に対応して複数の半田バンプ６を形成する。半田バンプ６は、例えば、多数個取り基板１０の裏面の電極パッド上にボール供給法で半田ボールを供給し、その後、半田ボールを溶融して電極パッドとの接合を行うことによって形成される。
【００４８】
次に、図９に示すように、多数個取り基板１０及び樹脂封止体１５を複数の個片に分割する。この分割は、多数個取り基板１０の分離領域１２に沿って多数個取り基板１０及び樹脂封止体１５を例えばダイシングすることによって行われる。この工程により、図１に示す本実施形態１の半導体装置がほぼ完成する。
【００４９】
本実施形態１の半導体装置の製造では、加熱して熱硬化性の接着用樹脂フィルム２ａを硬化させることにより、多数個取り基板１０の主面に半導体チップ１を接着固定しているため、半導体チップ１を接着固定した後、多数個取り基板１０に、半導体チップ１と多数個取り基板１０との熱膨張係数差に起因する反りが生じる。本実施形態１では、図６に示すように、多数個取り基板１０の主面と半導体チップ１との間における接着用樹脂フィルム２ａの面積が半導体チップ１の面積よりも小さくなっているため、多数個取り基板１０の主面と半導体チップ１との間の全域に接着用樹脂フィルムを配置した場合と比較して、多数個取り基板１０と半導体チップ１との熱膨張係数差に起因する多数個取り基板１０の反り変形を低減することができる。
【００５０】
また、本実施形態１では、図４に示すように、チップ搭載領域１４（半導体チップ１）の外形サイズよりも小さい外形サイズの接着用樹脂フィルム２ａを使用し、この接着用樹脂フィルム２ａをチップ搭載領域１４の中央部に配置している。チップ搭載領域１４よりも外形サイズが小さい接着用樹脂フィルム２ａを使用する場合、チップ搭載領域１４の周辺部に偏って接着用樹脂フィルム２ａを配置しても、チップ搭載領域１４と半導体チップ１との間における接着用樹脂フィルム２ａの面積を半導体チップ１の面積よりも小さくすることができる。しかしながら、チップ搭載領域１４の周辺部に偏って接着用樹脂フィルム２ａを配置した場合、チップ搭載工程において、半導体チップ１が大きく傾き易く、半導体チップ１の接着強度が低下したり、半導体チップ１の位置がずれたりする不具合や、ワイヤボンディング工程においてワイヤ接続不良が発生し易くなる。従って、チップ搭載領域１４よりも外形サイズが小さい接着用樹脂フィルム２ａを使用する場合は、半導体チップ１の搭載を安定して行うことができる配置、即ち、本実施形態１のように、接着用樹脂フィルム２ａをチップ搭載領域１４の中央部に配置することが望ましい。
【００５１】
多数個取り基板１０の主面と半導体チップ１との間における接着用樹脂フィルム２ａの面積は、例えば、半導体チップ１の裏面の中央部を接着しないで周辺部のみをリング状に接着するようにしても小さくすることができる。しかしながら、このような場合、接着用樹脂フィルム１ａの面積は小さくなっても、熱膨張係数差に起因する応力は半導体チップ１の裏面全体を接着した時とほぼ同等になるため、多数個取り基板１０の反り変形の低減は期待できない。このことは、半導体チップ１の裏面の４つの角部を夫々独立に接着する場合においても同様である。従って、本実施形態１のように、半導体チップ１の裏面の全面を接着せず、半導体チップ１の裏面の中央部付近のみ接着固定することが有効である。
【００５２】
本実施形態１のように、外形サイズがチップ搭載領域１４（半導体チップ１）よりも小さい接着用樹脂フィルム２ａを使用する場合、樹脂封止工程において、多数個取り基板１０の主面と半導体チップ１との間に封止樹脂の未充填によるボイドが発生し易くなる。従って、外形サイズがチップ搭載領域１４（半導体チップ１）よりも小さい接着用樹脂フィルム２ａを使用する場合は、半導体チップ１を接着固定した後の、多数個取り基板１０と半導体チップ１との離間が、封止樹脂に含まれるフィラー（例えばシリカ）のうち、最も外形サイズの大きいフィラーよりも広くなるように、接着用樹脂フィルム２ａの厚さを選定する。
【００５３】
なお、本実施形態１では、接着材２として接着用樹脂シート２ａを使用した例について説明したが、接着材２としては、ペースト状の接着材を使用してもよい。但し、ペースト状の接着材はチップ搭載領域１４に塗布した時に濡れ広がり易く、また、チップ搭載領域１４に半導体チップ１を配置する時の反動による圧着で濡れ広がり易いため、量産における制御が難しい。従って、接着材２としては本実施形態１のようにフィルム状に加工されたものを用いることが望ましい。
【００５４】
また、接着材２としては、半田ペースト、半田プリホーム、Ａｇペースト等の導電性接着材を用いてもよい。
【００５５】
（実施形態２）
本実施形態２では、複数の突起状電極の配置を工夫して、樹脂封止前の基板反り変形を低減した例について説明する。
【００５６】
図１５は、本実施形態２の半導体装置の内部構造を示す図（（ａ）は模式的断面図，（ｂ）は模式的平面図）であり、
図１６は、本実施形態２の半導体装置の製造において、チップ実装工程を示す模式的断面図である。
【００５７】
本実施形態２の半導体装置は、図１５（ａ），（ｂ）に示すように、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
【００５８】
即ち、半導体チップ１は、その主面１ｘと配線基板３の主面との間に、突起状電極として例えば複数の半田バンプ７を介在した状態で、配線基板３の主面３ｘに実装されている。複数の半田バンプ７は、半導体チップ１の主面の中央部に偏って配置されている。複数の半田バンプ７の各々は、半導体チップの主面１ｘに配置された電極パッド１ａと配線基板３の主面に配置された電極パッド３ａとの間に介在され、両者の電極パッドと電気的にかつ機械的に接続されている。
【００５９】
配線基板３の主面３ｘと半導体チップ１の主面１ｘとの間には、複数の半田バンプ７が配置され、更に複数の半田バンプ７を除く領域に樹脂封止体４の樹脂が配置されている。
【００６０】
本実施形態２の半導体装置は、前述の実施形態１と同様に、基本的に図２に示す組立プロセスによって製造される。以下、本実施形態２の半導体装置の製造について、図２及び図１６を用いて説明する。
【００６１】
まず、図３に示す多数個取り基板１０を準備すると共に、図１５に示す半導体チップ１を複数準備する。本実施形態２の多数個取り基板１０は、各々のチップ搭載領域１４の中に複数の電極パッド３ａが配置されている。また、本実施形態２の半導体チップ１は、その主面１ｘに、突起状電極として、例えば複数の半田バンプ７が予め形成されている。複数の半田バンプ７は、半導体チップ１の主面１ｘの中央部付近に集中して配置されている。複数の半田バンプ７は、半導体ウエハを複数の個片に分割して複数の半導体チップ１を形成する前、半導体ウエハの主面に例えば半田ペースト材を印刷法によって配置し、その後、リフロー処理を施して半田ペースト材を溶融することによって形成される。
【００６２】
次に、図１６に示すように、多数個取り基板１０の主面の複数ある製品形成領域１３の各々のチップ搭載領域１４に、半導体チップ１を夫々配置する。半導体チップ１は、その主面１ｘが多数個取り基板１０の主面と向かい合う状態で配置される。
【００６３】
次に、多数個取り基板１０を例えば赤外線リフロー炉に搬送し、その後、各々の製品形成領域１３における複数の半田バンプ７を一括して溶融し、その後、硬化させる。この工程により、多数個取り基板１０の主面に、夫々複数の半田バンプ７を介在して複数の半導体チップ１が実装される。
【００６４】
この後、前述の実施形態１と同様の工程を施すことにより、即ち、多数個取り基板１０の主面に実装された複数の半導体チップ１を１つの樹脂封止体１５で一括して樹脂封止し、その後、多数個取り基板１０の裏面に、各製品形成領域１３に対応して複数の半田バンプ６を形成し、その後、多数個取り基板１０及び樹脂封止体１５を複数の個片に分割することより、図１５に示す本実施形態２の半導体装置がほぼ完成する。
【００６５】
本実施形態２の半導体装置の製造工程中のチップ実装工程において、多数個取り基板１０の主面と半導体チップ１の主面との間における複数の半田バンプ７は、図１６に示すように、半導体チップ１の主面１ｘの中央部付近に集中して配置（偏って配置）されている。このようなバンプ配置にすることにより、本実施形態２においても、樹脂封止前の多数個取り基板１０の反り変形を低減することができる。
【００６６】
図１７は、本実施形態２の変形例である半導体チップの模式的平面図である。
【００６７】
複数の半田バンプ７が半導体チップ１の主面の全面に配置されても、図１７に示すように、極端に半導体チップ１の主面１ｘの中央部に集中した配置であれば、多数個取り基板１０の反り低減効果が期待できる。
【００６８】
なお、実施形態２では、突起状電極として半田バンプ７を使用し、この半田バンプ７を溶融して半導体チップ１を実装する例について説明したが、本発明は、突起状電極として、例えばＡｕ（金）又はＣｕ（銅）を主成分とする金属バンプを用いて半導体チップ１を実装する場合においても適用することができる。この場合、半導体チップ１は、加熱圧着によって実装される。
【００６９】
また、本発明は、基板の電極パッド上に配置された半田ペースト（迎え半田）を溶融して、基板の電極パッドと突起状電極とを接続することにより、基板に半導体チップを実装する場合においても適用することができる。
（実施形態３）
本実施形態３では、接着材の大きさ及び複数の突起状電極の配置を工夫して、樹脂封止前の基板反り変形を低減した例について説明する。
【００７０】
図１８は、本実施形態３の半導体装置の内部構造を示す図（（ａ）は模式的断面図，（ｂ）は模式的平面図）であり、
図１９は、本実施形態３の半導体装置の製造において、チップ実装工程を示す模式的断面図である。
【００７１】
本実施形態３の半導体装置は、図１８（ａ），（ｂ）に示すように、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
【００７２】
即ち、半導体チップ１は、その主面１ａと配線基板３の主面３ｘとの間に、突起状電極として例えばＡｕ又はＣｕを主成分とする金属材からなる複数のスタッドバンプ８、並びに接着材２として例えばＡＣＦ９を介在した状態で、配線基板３の主面３ｘに実装されている。
【００７３】
複数のスタッドバンプ８は、半導体チップ１の主面１ｘの中央部に偏って配置されている。複数のスタッドバンプ８の各々は、半導体チップの主面１ｘに配置された電極パッド１ａと配線基板３の主面３ｘに配置された電極パッド３ａとの間に介在され、両者の電極パッドと電気的に接続されている。
【００７４】
ＡＣＦ９は、半導体チップ１の周縁（側面）よりも内側に配置されており、半導体チップ１の主面１ｘ（接着面）の全面とは接触せず、複数のスタッドバンプ８を含むように、半導体チップ１の主面１ｘの中央部付近のみ接触している。
【００７５】
半導体チップ１は、ＡＣＦ９によって配線基板３の主面に接着固定されており、半導体チップ１の複数の電極パッド１ａは、スタッドバンプ８、及びＡＣＦ９に含まれる導電粒子を介在して、配線基板３の複数の電極パッド３ａと夫々電気的に接続されている。
【００７６】
ここで、ＡＣＦ（Ａnisotropic Ｃonductive Ｆilm：異方導電性フィルム）とは、多数の導電粒子が分散して混入された絶縁樹脂をシート状に加工したものであり、本実施形態３では、例えばエポキシ系の熱硬化性樹脂からなるＡＣＦを用いている。
【００７７】
本実施形態３の半導体装置は、前述の実施形態１と同様に、基本的に図２に示す組立プロセスによって製造される。以下、本実施形態３の半導体装置の製造について、図２及び図１９を用いて説明する。
【００７８】
まず、図３に示す多数個取り基板１０を準備すると共に、図１８に示す半導体チップ１を複数準備する。本実施形態３の多数個取り基板１０は、各々のチップ搭載領域１４の中に複数の電極パッド３ａが配置されている。また、本実施形態３の半導体チップ１は、その主面２ｘに、突起状電極として、例えば複数のスタッドバンプ８が予め形成されている。複数のスタッドバンプ８は、半導体チップ１の主面１ｘの中央部付近に集中して配置されている。複数のスタッドバンプ８は、半導体ウエハを複数の個片に分割して複数の半導体チップ１を形成する前、半導体ウエハの主面に例えばＡｕワイヤを用いたネイルヘッドボンディング法によって形成される。
【００７９】
次に、多数個取り基板１０の主面の複数ある製品形成領域１３の各々のチップ搭載領域１４にＡＣＦ９を貼り付ける。ＡＣＦ９としては、チップ搭載領域１４よりも小さいもの、即ち、チップ搭載領域１４に搭載される半導体チップ１よりも小さいものを使用する。また、ＡＣＦ９の配置としては、チップ搭載領域１４の中央部、即ち、チップ搭載領域１４に半導体チップ１を搭載した時、半導体チップ１の周縁（側面）よりも内側に位置し、かつ半導体チップ１の主面（接着面）１ｘの全面とは接触せず、複数のスタッドバンプ８を含んで半導体チップ１の主面１ｘの中央部付近のみ接触するように配置する。
【００８０】
次に、多数個取り基板１０の主面の複数ある製品形成領域１３の各々のチップ搭載領域１４に、ＡＣＦ９を介在して半導体チップ１を接着固定する。半導体チップ１の接着固定は、図１９に示すように、チップ搭載領域１４上にＡＣＦ９を介在して半導体チップ１を配置し、その後、多数個取り基板１０及び半導体チップ１を加熱した状態で半導体チップ１を圧着し、その後、このままの状態をＡＣＦ９が溶融して硬化するまで保持することによって行う。この一連の工程を各チップ搭載領域１４毎に繰り返し実施する。本実施形態１において、半導体チップ１の圧着及び加熱は、例えば、収納トレイからチップ搭載領域１４上に半導体チップ１を搬送して位置決めする搬送コレットによって行われる。また、多数個取り基板１０の加熱は、例えば、ヒートステージによって行われる。また、ＡＣＦ９の硬化は、例えば、１８０℃、２０秒という条件下で行われる。この時の加熱は、例えば、多数個取り基板１０を予め６５℃程度にした上で、２３５℃程度に熱せられた搬送コレットで行われる。この工程により、多数個取り基板１０の主面に複数の半導体チップ１が実装される。半導体チップ１は、ＡＣＦ９によって多数個取り基板１０の主面に接着固定される。半導体チップ１の電極パッド１ａは、スタッドバンプ８、及びＡＣＦ９の導電性粒子を介在して多数個取り基板１０の電極パッド３ａと電気的に接続される。
【００８１】
なお、半導体チップ１の圧着及び加熱は、チップ搭載領域１４上に半導体チップ１を搬送コレットによって配置した後、搬送コレットとは別のツールで行ってもよい。また、別のツールで行う場合、各チップ搭載領域１４上に半導体チップ１を搬送コレットによって夫々配置した後、各チップ搭載領域１４上に配置された複数の半導体チップ１を１つのツールで一括して行ってもよい。また、複数の半導体チップ１を複数のブロックに分け、このブロック毎に一括して行ってもよい。
【００８２】
この後、前述の実施形態１と同様の工程を施すことにより、即ち、多数個取り基板１０の主面に実装された複数の半導体チップ１を１つの樹脂封止体１５で一括して樹脂封止し、その後、多数個取り基板１０の裏面に、各製品形成領域１３に対応して複数の半田バンプ６を形成し、その後、多数個取り基板１０及び樹脂封止体１５を複数の個片に分割することより、図１８に示す本実施形態３の半導体装置がほぼ完成する。
【００８３】
本実施形態３の半導体装置の製造工程中のチップ実装工程において、図１９に示すように、多数個取り基板１０の主面と半導体チップ１の主面１ｘとの間における複数のスタッドバンプ８は、半導体チップ１の主面１ｘの全面に均等に配置されず、半導体チップ１の主面１ｘの中央部に偏って配置されている。また、多数個取り基板１０の主面と半導体チップ１の主面１ｘとの間におけるＡＣＦ９は、半導体チップ１の主面１ｘの全面とは接触せず、複数のスタッドバンプ８を含むように、半導体チップ１の主面１ｘの中央部に接触している。このようにすることにより、本実施形態３においても、樹脂封止前の多数個取り基板１０の反り変形を低減することができる。
【００８４】
なお、本実施形態３では、接着材としてＡＣＦを用いた例について説明したが、本発明は、接着材として、例えば、導電粒子が混入されていない熱硬化性絶縁樹脂からなる樹脂フィルム（ＮＣＦ：Ｎon Ｃonductive Ｆilm）や、熱硬化性絶縁樹脂に多数の導電粒子が分散して混入されたペースト状の異方導電性樹脂（ＡＣＰ：Ａnisotropic Ｃonductive Ｐeste）を用いたい場合においても適用することができる。
【００８５】
また、本発明は、バンプを使用せず、接着用樹脂に混入された導電性粒子によって半導体チップの電極パッドと基板の電極パッドとを電気的に接続するバンプレス実装技術を採用する半導体装置の製造にも適用することができる。
【００８６】
（実施形態４）
本実施形態４では、基板にスリットを設けて、樹脂封止前の基板反り変形を低減した例について説明する。
【００８７】
図２０は、本実施形態４の半導体装置の製造において、基板に半導体チップを実装した状態を示す模式的平面図であり、
図２１は、図２０のａ−ａ線に沿う模式的断面図である。
【００８８】
図２０及び図２１に示すように、多数個取り基板１０の主面には、各製品形成領域１３のチップ搭載領域１４に対応して、複数の半導体チップ１が実装されている。本実施形態４において、半導体チップ１の実装は、詳細に図示していないが、例えば、前述の実施形態１と同様の方法、即ち、多数個取り基板１０の主面に接着材２を介在して半導体チップ１の裏面を接着固定し、その後、半導体チップ１の電極パッドと多数個取り基板１０の主面の電極パッドとをボンディングワイヤで接続することによって行われている。
【００８９】
本実施形態４の多数個取り基板１０は、前述の実施形態１と異なり、複数の製品形成領域１３が２つのブロック（群）に別れて配置されており、この２つのブロックは、ブロックの間隔が製品形成領域１３の間隔よりも広くなるように、多数個取り基板１０の長手方向（Ｘ方向）に離間して配置されている。即ち、複数の製品形成領域１３、複数のチップ搭載領域１４、そして実装後の複数の半導体チップ１は、多数個取り基板１０の長手方向において互いに反対側に位置する両端部に偏って配置されている。
【００９０】
また、本実施形態４の多数個取り基板１０は、スリット１６を有する構成になっている。スリット１６は、チップ搭載領域１４（半導体チップ１）間に設けられており、本実施形態４では、製品形成領域１３間の分離領域１２に設けられている。
【００９１】
この後、前述の実施形態１と同様の工程を施すことにより、即ち、多数個取り基板１０の主面に実装された複数の半導体チップ１を１つの樹脂封止体１５で一括して樹脂封止し、その後、多数個取り基板１０の裏面に、各製品形成領域１３に対応して複数の半田バンプ６を形成し、その後、多数個取り基板１０及び樹脂封止体１５を複数の個片に分割することより、本実施形態４の半導体装置がほぼ完成する。
【００９２】
本実施形態４の多数個取り基板１０は、その長手方向の両端部に複数の製品形成領域１３（チップ搭載領域１４）が偏って配置され、製品形成領域１３間の分離領域１２にスリット１６が設けられている。このような多数個取り基板１０を使用して半導体装置を製造することにより、本実施形態４においても、樹脂封止前の多数個取り基板１０の反り変形を低減することができる。
【００９３】
スリット１６は、できるだけ多く入れることが望ましいが、基板の余白部が限られ、部分的にしか入れられないとしても、ある程度の効果は期待できる。
【００９４】
また、スリット１６は、製品形成領域１３の中に設けてもよい。但し、この場合は、製品形成領域１３（配線基板３）における配線の引き回し自由度が低下してしまうため、本実施形態４のように、製品形成領域１３間の分離領域１２にスリット１６を設けることが望ましい。
【００９５】
また、スリット１６は、チップ搭載領域１４間に限らず、多数個取り基板１０の周縁とチップ搭載領域１４との間に設けてもよい。
【００９６】
なお、本実施形態４では、半導体チップ１の実装方法として、ワイヤボンディングによる方法について説明したが、本発明は、前述の実施形態２のように、半田バンプを溶融して半導体チップを実装する場合や、前述の実施形態２のように、ＡＣＦを用いて半導体チップを実装する場合等にも適用できる。
【００９７】
また、本実施形態４では、スリット１６及び製品形成領域１３（チップ搭載領域１４）の配置を工夫して、樹脂封止前の基板反り変形を低減した例について説明したが、接着材（接着用樹脂フィルム２ａ）の大きさを工夫して基板反り変形を低減する手段（実施形態１）、突起状電極（半田バンプ７）の配置を工夫して基板反り変形を低減する手段（実施形態２）、接着材（ＡＣＦ９）の大きさ及び突起状電極（スタッドバンプ８）の配置を工夫して基板反り変形を低減する手段（実施形態３）のうちの何れかと本実施形態４とを組み合わせてもよい。この場合、更に樹脂封止前の基板反り変形を低減することができる。
【００９８】
（実施形態５）
本実施形態５では、基板の厚さを部分的に変えて、樹脂封止前の基板反り変形を低減した例について説明する。
【００９９】
図２２は、本実施形態５の半導体装置の製造において、基板に半導体チップを実装した状態を示す模式的平面図であり、
図２３は、図２２のａ−ａ線に沿う模式的断面図であり、
図２４は、本実施形態５の半導体装置の内部構造を示す模式的断面図である。
【０１００】
図２２及び図２３に示すように、多数個取り基板１０の主面には、各製品形成領域１３のチップ搭載領域１４に対応して、複数の半導体チップ１が実装されている。本実施形態５において、半導体チップ１の実装は、詳細に図示していないが、例えば、前述の実施形態１と同様の方法、即ち、多数個取り基板１０の主面に接着材２を介在して半導体チップ１の裏面を接着固定し、その後、半導体チップ１の電極パッドと多数個取り基板１０の主面の電極パッドとをボンディングワイヤで接続することによって行われている。
【０１０１】
本実施形態５において、多数個取り基板１０は、前述の実施形態１と異なり、厚手領域（第１の厚さの領域）１７ａと、この厚手領域１７ａよりも厚さが薄い薄手領域（第２の厚さ領域）１７ｂとを有する構成になっている。また、複数の製品形成領域１３、複数のチップ搭載領域１４、そして実装後の複数の半導体チップ１は、前述の実施形態４と同様に、２つのブロック（群）に別れて配置されており、この２つのブロックは、ブロックの間隔が製品形成領域１３の間隔よりも広くなるように、多数個取り基板１０の長手方向（Ｘ方向）に離間して配置（多数個取り基板１０の長手方向において互いに反対側に位置する両端部に偏って配置）されている。
【０１０２】
２つのブロック間の領域、及び各製品形成領域１３は、主に厚手領域１７ａで形成され、製品形成領域１３間の分離領域１２、及び製品形成領域１３と多数個取り基板１０の周縁との間の領域は、主に薄手領域１７ｂで形成されている。本実施形態５においては、製品形成領域１３の周縁部も薄手領域１７ｂで形成されている。
【０１０３】
本実施形態５において、厚手領域１７ａ、及び薄手領域１７ｂは、多数個取り基板１０の主面側（チップ搭載面側）に段差を付けることによって形成され、多数個取り基板１０の裏面は、その主面よりも平坦になっている。薄手領域１７ｂの厚さは、例えば厚手領域１７ａの約半分になっている。
【０１０４】
この後、前述の実施形態１と同様の工程を施すことにより、即ち、多数個取り基板１０の主面に実装された複数の半導体チップ１を１つの樹脂封止体１５で一括して樹脂封止し、その後、多数個取り基板１０の裏面に、各製品形成領域１３に対応して複数の半田バンプ６を形成し、その後、多数個取り基板１０及び樹脂封止体１５を複数の個片に分割することより、図２４に示す本実施形態５の半導体装置がほぼ完成する。
【０１０５】
本実施形態５の多数個取り基板１０は、その長手方向の両端部に複数の製品形成領域１３（チップ搭載領域１４）が偏って配置されており、更に厚手領域１７ａ及び薄手領域１７ｂを有する構成になっている。このような多数個取り基板１０を使用して半導体装置を製造することにより、本実施形態５においても、樹脂封止前の多数個取り基板１０の反り変形を低減することができる。
【０１０６】
薄手領域１７ｂは、できるだけ多く設けることが望ましいが、基板の余白部が限られ、部分的にしか入れられないとしても、ある程度の効果は期待できる。
【０１０７】
また、図２４に示すように、個片化後、配線基板３に薄手領域１７ｂがのこっても問題ない。
【０１０８】
また、薄手領域１７ｂは、製品形成領域１３の中に部分的に設けてもよく、また、製品形成領域１３を薄手領域１７ｂで形成してもよい。但し、この場合は、製品形成領域１３（配線基板３）における配線の引き回し自由度が低下してしまうため、本実施形態５のように、基板の余白分部に薄手領域１７ｂを設けることが望ましい。
【０１０９】
なお、本実施形態５では、半導体チップ１の実装方法として、ワイヤボンディングによる方法について説明したが、本発明は、前述の実施形態２のように、半田バンプを溶融して半導体チップを実装する場合や、前述の実施形態３のように、ＡＣＦを用いて半導体チップを実装する場合等にも適用できる。
【０１１０】
また、本実施形態５では、基板の厚さ及び製品形成領域１３（チップ搭載領域１４）の配置を工夫して、樹脂封止前の基板反り変形を低減した例について説明したが、接着材（接着用樹脂フィルム２ａ）の大きさを工夫して基板反り変形を低減する手段（実施形態１）、突起状電極（半田バンプ７）の配置を工夫して基板反り変形を低減する手段（実施形態２）、接着材（ＡＣＦ９）の大きさ及び突起状電極（スタッドバンプ８）の配置を工夫して基板反り変形を低減する手段（実施形態３）のうちの何れかと本実施形態４とを組み合わせてもよい。この場合、更に樹脂封止前の基板反り変形を低減することができる。
【０１１１】
図２５は、本実施形態５の変形例である半導体装置の製造において、基板に半導体チップを実装した状態を示す模式的平面図であり、
図２６は、図２５のａ−ａ線に沿う模式的断面図であり、
図２７は、本実施形態５の変形例である半導体装置の内部構造を示す模式的断面図である。
【０１１２】
前述の実施形態５では、多数個取り基板１０の主面側（チップ搭載面側）に段差を付けることによって厚手領域１７ａ及び薄手領域１７ｂを形成している。これに対し、本変形例では、図２５及び図２６に示すように、多数個取り基板１０の裏面（チップ搭載面と反対側の面）側に段差を付けることによって厚手領域１７ａ及び薄手領域１７ｂを形成している。本変形例においても、できるだけ多く入れることが望ましいが、基板の余白部が限られ、部分的にしか入れられないとしても、ある程度の効果は期待できる。
【０１１３】
また、図２７に示すように、個片化後、配線基板３に薄手領域１７ｂが残っても問題ない。
【０１１４】
（実施形態６）
本実施形態６では、ＭＣＰ（Ｍulti Ｃhip Ｐackage）型半導体装置に本発明を適用した例について説明する。図２８は、本実施形態６の半導体装置の内部構造を示す模式的断面図である。
【０１１５】
図２８に示すように、本実施形態６の半導体装置は、配線基板３の主面３ｘに複数の半導体チップ１が実装されており、複数の半導体チップ１は、配線基板３の主面３ｘ上に形成された樹脂封止体４によって封止されている。各半導体チップ１は、例えば前述の実施形態１と同様の方法で配線基板３の主面に実装されている。
【０１１６】
ＭＣＰの場合、１つの半導体チップを内蔵するパッケージと比較して配線基板３の外形サイズが大きくなるため、製造工程中に生じる基板の反りが問題となる。従って、本発明は、本実施形態６のＭＣＰ型半導体装置においても有効である。
【０１１７】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【０１１８】
例えば、樹脂封止型半導体装置の製造においては、複数の製品形成領域を有する多数取り基板を使用し、各製品形成領域に実装された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファモールディング法や、複数の製品形成領域を有する多数個取り基板を使用し、各製品形成領域に実装された半導体チップを一括して樹脂封止する一括方式のトランスファモールディング法が採用されている。前述の実施形態では、一括方式のトランスファモールディング法により製造される半導体装置について説明したが、本発明は、個別方式のトランスファ・モールディング法により製造される半導体装置にも適用できる。
【０１１９】
また、前述の実施形態では、主にＢＧＡ型半導体装置について説明したが、基板の裏面の半田バンプを省略し、基板の裏面の電極パッドを外部接続用端子とするＬＧＡ（Ｌahd Ｇrid Ａrray）型半導体装置にも適用できる。
【図面の簡単な説明】
【０１２０】
【図１】本発明の実施形態１である半導体装置の内部構造を示す図（（ａ）は模式的断面図，（ｂ）は模式的平面図）である。
【図２】一括モールドによる半導体装置の製造概要を示す模式図である。
【図３】本発明の実施形態１である半導体装置の製造に使用される基板（多数個取り基板）の概略構成を示す模式的平面図である。
【図４】本発明の実施形態１である半導体装置の製造において、基板のチップ搭載領域に接着材を配置した状態を示す模式的平面図である。
【図５】本発明の実施形態１である半導体装置の製造において、基板のチップ搭載領域に半導体チップを搭載した状態を示す模式的平面図である。
【図６】本発明の実施形態１である半導体装置の製造において、基板のチップ搭載領域に半導体チップを搭載した状態を示す模式的平面図である。
【図７】本発明の実施形態１である半導体装置の製造において、ワイヤボンディング工程を示す模式的平面図である。
【図８】本発明の実施形態１である半導体装置の製造において形成された樹脂封止体を示す模式的平面図である。
【図９】本発明の実施形態１である半導体装置の製造において、切断工程を示す模式的平面図である。
【図１０】解析に用いたモデルの１例を示す図である。
【図１１】基板に複数の半導体チップを搭載した状態を示す模式的平面図（（ａ）は第１の半導体チップの場合，（ｂ）は（ａ）の第１の半導体チップよりも小さい第２の半導体チップの場合）である。
【図１２】スリットの入れ方、半導体チップ配置の違いによる、基板反り量の違いを解析によって検討した結果を示す図（（ａ）乃至（ｈ））である。
【図１３】半導体チップを基板の両端に配置した場合の反り変形を示す図である。
【図１４】基板の両端に半導体チップを配置し、スリットを入れた場合の１例を示す図である。
【図１５】本発明の実施形態２である半導体装置の内部構造を示す図（（ａ）は模式的断面図，（ｂ）は模式的平面図）である。
【図１６】本発明の実施形態２である半導体装置の製造工程中のチップ実装工程を示す模式的断面図である。
【図１７】本発明の実施形態２の変形例である半導体チップの模式的平面図である。
【図１８】本発明の実施形態３である半導体装置の内部構造を示す図（（ａ）は模式的断面図，（ｂ）は模式的平面図）である。
【図１９】本発明の実施形態３である半導体装置の製造工程中のチップ実装工程を示す模式的断面図である。
【図２０】本発明の実施形態４である半導体装置の製造において、基板に半導体チップを実装した状態を示す模式的平面図である。
【図２１】図２０のａ−ａ線に沿う模式的断面図である。
【図２２】本発明の実施形態５である半導体装置の製造において、基板に半導体チップを実装した状態を示す模式的平面図である。
【図２３】図２２のａ−ａ線に沿う模式的断面図である。
【図２４】本発明の実施形態５である半導体装置の内部構造を示す模式的断面図である。
【図２５】本発明の実施形態５の変形例である半導体装置の製造において、基板に半導体チップを実装した状態を示す模式的平面図である。
【図２６】図２５のａ−ａ線に沿う模式的断面図である。
【図２７】本発明の実施形態５の変形例である半導体装置の内部構造を示す模式的断面図である。
【図２８】本発明の実施形態６である半導体装置の内部構造を示す模式的断面図である。
【符号の説明】
【０１２１】
１…半導体チップ（半導体素子）、２…接着材、３…配線基板、４…樹脂封止体、５…ボンディングワイヤ、６…半田バンプ、７…半田バンプ、８…スタッドバンプ、９…ＡＣＦ、
１０…基板（多数個取り基板）、１１…モールド領域、１２…分離領域、１３…製品形成領域（デバイス形成領域）、１４…チップ搭載領域、１５…樹脂封止体、１６…スリット、１７ａ…厚手領域、１７ｂ…薄手領域。
【図１】
2005142452.tif 000003
【図２】
2005142452.tif 000004
【図３】
2005142452.tif 000005
【図４】
2005142452.tif 000006
【図５】
2005142452.tif 000007
【図６】
2005142452.tif 000008
【図７】
2005142452.tif 000009
【図８】
2005142452.tif 000010
【図９】
2005142452.tif 000011
【図１０】
2005142452.tif 000012
【図１１】
2005142452.tif 000013
【図１２】
2005142452.tif 000014
【図１３】
2005142452.tif 000015
【図１４】
2005142452.tif 000016
【図１５】
2005142452.tif 000017
【図１６】
2005142452.tif 000018
【図１７】
2005142452.tif 000019
【図１８】
2005142452.tif 000020
【図１９】
2005142452.tif 000021
【図２０】
2005142452.tif 000022
【図２１】
2005142452.tif 000023
【図２２】
2005142452.tif 000024
【図２３】
2005142452.tif 000025
【図２４】
2005142452.tif 000026
【図２５】
2005142452.tif 000027
【図２６】
2005142452.tif 000028
【図２７】
2005142452.tif 000029
【図２８】
2005142452.tif 000030