(57)【要約】【課題】  回路規模を削減することができるとともに、同期補足に要する時間を短縮することが可能な受信装置を提供する。【解決手段】  受信装置１Ａは、従来サーチャ部にあったマッチドフィルタ５３を、大規模メモリ５１Ａとともに同期捕捉部５０Ａに搭載している。大規模メモリ５１Ａは、受信チップ信号Ｄ０〜Ｄ３をいったん蓄えた後、マッチドフィルタ５３および遅延プロファイル計算部７１に出力する。設定レジスタ５２は、同期捕捉信号ＳＹＮを受けて、それをマッチドフィルタ５３に出力する。マッチドフィルタ５３は、大規模メモリ５１Ａから出力される受信チップ信号Ｄ０〜Ｄ３の同期捕捉を行ない、逆拡散回路６２、コード生成回路６３、および遅延プロファイル計算部７１に、逆拡散タイミング信号ＴＭを出力する。【選択図】        図２
2005184636.tif 000002
【特許請求の範囲】
【請求項１】
スペクトル拡散通信方式を用いた受信装置であって、
受信信号を無線処理して、拡散コードごとの受信チップ信号を出力する入力処理部と、
前記受信チップ信号の同期捕捉を行ない、前記受信チップ信号とともにタイミング信号を出力する同期捕捉部と、
前記タイミング信号を受けて、前記同期捕捉部から出力される前記受信チップ信号の復調処理を行ない、合成シンボル信号を出力するスペクトル拡散復調部と、
前記合成シンボル信号を復号処理して、音声データを出力する出力処理部とを備え、
前記同期捕捉部は、
前記受信チップ信号を一時的に保持するメモリと、
同期捕捉信号および前記メモリに一時的に保持された前記受信チップ信号をもとに、前記スペクトル拡散復調部における逆拡散時の同期捕捉ポイントを複数箇所予め検出するマッチドフィルタとを含む、受信装置。
【請求項２】
前記スペクトル拡散復調部は、
前記受信チップ信号のフィンガ演算処理を行ない補正シンボル信号を出力するフィンガ演算部と、
前記受信チップ信号の受信強度に応じたタイミング処理を行なうパス計算処理部と、
前記補正シンボル信号を一時的に保持するパス別受信ベクトル補正結果レジスタと、
前記パス別受信ベクトル補正結果レジスタから出力される前記補正シンボル信号をレイク合成して、前記合成シンボル信号を出力するレイク合成部とを含み、
前記フィンガ演算部は、
前記受信チップ信号を受けて逆拡散コードを生成するコード生成回路と、
前記逆拡散コードを受けて、前記受信チップ信号の逆拡散を行ない、受信経路ごとの受信シンボル信号を出力する逆拡散回路と、
前記受信シンボル信号を受けてチャネル推定を行ない、補正係数を出力するチャネル推定部と、
前記補正係数を受けて前記受信シンボル信号の位相回転量を補正し、補正シンボル信号を出力する補正回路とを有する、請求項１に記載の受信装置。
【請求項３】
前記スペクトル拡散復調部は、
前記受信チップ信号のフィンガ演算処理を受信経路ごとに行ない、受信経路ごとの補正シンボル信号を出力する複数のフィンガ演算部と、
前記受信チップ信号の受信強度に応じたタイミング処理を行なうパス計算処理部と、
前記補正シンボル信号を一時的に保持するパス別受信ベクトル補正結果レジスタと、
前記パス別受信ベクトル補正結果レジスタから出力される前記補正シンボル信号をレイク合成して、前記合成シンボル信号を出力するレイク合成部とを含み、
前記メモリは、前記レイク合成部から出力される前記合成シンボル信号を一時的に保持することによって、前記合成シンボル信号の復調レートを受信レートに戻し、
前記複数のフィンガ演算部の各々は、
前記受信チップ信号を受けて逆拡散コードを生成するコード生成回路と、
前記逆拡散コードを受けて、前記受信チップ信号の逆拡散を行ない、受信経路ごとの受信シンボル信号を出力する逆拡散回路と、
前記受信シンボル信号を受けてチャネル推定を行ない、補正係数を出力するチャネル推定部と、
前記補正係数を受けて前記受信シンボル信号の位相回転量を補正し、補正シンボル信号を出力する補正回路とを有する、請求項１に記載の受信装置。
【請求項４】
前記スペクトル拡散復調部は、
前記受信チップ信号のフィンガ演算処理を受信経路ごとに行ない、受信経路ごとの補正シンボル信号を出力する複数のフィンガ演算部と、
前記受信チップ信号の受信強度に応じたタイミング処理を行なうパス計算処理部と、
前記メモリから出力される前記補正シンボル信号をレイク合成して、前記合成シンボル信号を出力するレイク合成部とを含み、
前記複数のフィンガ演算部の各々は、
前記受信チップ信号を受けて逆拡散コードを生成するコード生成回路と、
前記逆拡散コードを受けて、前記受信チップ信号の逆拡散を行ない、受信経路ごとの受信シンボル信号を出力する逆拡散回路と、
前記受信シンボル信号を受けてチャネル推定を行ない、補正係数を出力するチャネル推定部と、
前記補正係数を受けて前記受信シンボル信号の位相回転量を補正し、補正シンボル信号を出力する補正回路とを有し、
前記メモリは、前記補正回路から出力される前記補正シンボル信号を一時的に保持することによって、前記補正シンボル信号の復調レートを受信レートに戻す、請求項１に記載の受信装置。
【請求項５】
前記スペクトル拡散復調部は、
前記受信チップ信号のフィンガ演算処理を行ない補正シンボル信号を出力するフィンガ演算部と、
前記受信チップ信号の受信強度に応じたタイミング処理を行なうパス計算処理部と、
前記メモリから出力される前記補正シンボル信号をレイク合成して、前記合成シンボル信号を出力するレイク合成部とを含み、
前記フィンガ演算部は、
前記受信チップ信号を受けて逆拡散コードを生成するコード生成回路と、
前記逆拡散コードを受けて、前記受信チップ信号の逆拡散を行ない、受信経路ごとの受信シンボル信号を出力する逆拡散回路と、
前記受信シンボル信号を受けてチャネル推定を行ない、補正係数を出力するチャネル推定部と、
前記補正係数を受けて前記受信シンボル信号の位相回転量を補正し、補正シンボル信号を出力する補正回路とを有し、
前記メモリは、前記補正回路から出力される前記補正シンボル信号を一時的に保持することによって出力タイミングを調整する、請求項１に記載の受信装置。
【請求項６】
前記スペクトル拡散復調部は、
前記受信チップ信号のフィンガ演算処理を行ない補正シンボル信号を出力するフィンガ演算部と、
前記受信チップ信号の受信強度に応じたタイミング処理を行なうパス計算処理部とを含み、
前記フィンガ演算部は、
前記受信チップ信号を受けて逆拡散コードを生成するコード生成回路と、
前記逆拡散コードを受けて、前記受信チップ信号の逆拡散を行ない、受信経路ごとの受信シンボル信号を出力する逆拡散回路と、
前記受信シンボル信号を受けてチャネル推定を行ない、補正係数を出力するチャネル推定部とを有し、
前記メモリは、前記補正係数および前記受信シンボル信号を一時的に保持することによって出力タイミングを調整し、
前記スペクトル拡散復調部は、さらに、前記メモリから出力される前記補正係数および前記受信シンボル信号を受けて、前記受信シンボル信号の位相回転量を補正した後レイク合成し、前記合成シンボル信号を出力する補正・レイク合成部を含む、請求項１に記載の受信装置。
【請求項７】
前記スペクトル拡散復調部は、
前記受信チップ信号のフィンガ演算処理を行ない補正シンボル信号を出力するフィンガ演算部と、
前記受信チップ信号の受信強度に応じたタイミング処理を行なうパス計算処理部とを含み、
前記フィンガ演算部は、
前記受信チップ信号を受けて逆拡散コードを生成するコード生成回路と、
前記逆拡散コードを受けて、前記受信チップ信号の逆拡散を行ない、受信経路ごとの受信シンボル信号を出力する逆拡散回路とを有し、
前記メモリは、前記逆拡散回路から出力される前記受信シンボル信号を一時的に保持することによって出力タイミングを調整し、
前記スペクトル拡散復調部は、さらに、前記メモリから出力される前記受信シンボル信号を受けてチャネル推定を行ない前記受信シンボル信号の位相回転量を補正した後レイク合成し、前記合成シンボル信号を出力するチャネル推定・補正・レイク合成部を含む、請求項１に記載の受信装置。
【請求項８】
前記同期捕捉部は、さらに、補正シンボル信号のしきい値強度における位相誤差量の基準値を示す基準値信号を出力する設定レジスタを含み、
前記スペクトル拡散復調部は、
前記受信チップ信号のフィンガ演算処理を行ない前記補正シンボル信号を出力するフィンガ演算部と、
前記受信チップ信号の受信強度に応じたタイミング処理を行なうパス計算処理部と、
前記補正シンボル信号を一時的に保持するパス別受信ベクトル補正結果レジスタと、
前記基準値信号を受けて、前記パス別受信ベクトル補正結果レジスタから出力される前記補正シンボル信号のうち、しきい値強度における位相誤差量が基準値より大きい補正シンボル信号を除いた補正シンボル信号をレイク合成して、前記合成シンボル信号を出力するレイク合成部とを含み、
前記フィンガ演算部は、
前記受信チップ信号を受けて逆拡散コードを生成するコード生成回路と、
前記逆拡散コードを受けて、前記受信チップ信号の逆拡散を行ない、受信経路ごとの受信シンボル信号を出力する逆拡散回路と、
前記受信シンボル信号を受けてチャネル推定を行ない、補正係数を出力するチャネル推定部と、
前記補正係数を受けて前記受信シンボル信号の位相回転量を補正し、補正シンボル信号を出力する補正回路とを有する、請求項１に記載の受信装置。
【請求項９】
前記同期捕捉部は、さらに、補正シンボル信号のしきい値強度における位相誤差量の基準値を示す基準値信号を出力する設定レジスタを含み、
前記スペクトル拡散復調部は、
前記受信チップ信号のフィンガ演算処理を行ない前記補正シンボル信号を出力するフィンガ演算部と、
前記受信チップ信号の受信強度に応じたタイミング処理を行なうパス計算処理部と、
前記補正シンボル信号を一時的に保持するパス別受信ベクトル補正結果レジスタと、
前記パス別受信ベクトル補正結果レジスタから出力される前記補正シンボル信号をレイク合成して、前記合成シンボル信号を出力するレイク合成部とを含み、
前記フィンガ演算部は、
前記受信チップ信号を受けて逆拡散コードを生成するコード生成回路と、
前記逆拡散コードを受けて、前記受信チップ信号の逆拡散を行ない、受信経路ごとの受信シンボル信号を出力する逆拡散回路と、
前記受信シンボル信号および前記基準値信号を受けて、前記逆拡散回路から出力される前記補正シンボル信号のうち、しきい値強度における位相誤差量が基準値より大きい補正シンボル信号を除いた補正シンボル信号についてチャネル推定を行ない、補正係数を出力するチャネル推定部と、
前記補正係数を受けて前記受信シンボル信号の位相回転量を補正し、補正シンボル信号を出力する補正回路とを有する、請求項１に記載の受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、受信装置に関し、より特定的には、スペクトル拡散通信方式を用いた受信装置に関する。
【背景技術】
【０００２】
近年、移動体通信など分野において、スペクトル拡散通信方式が注目されている。スペクトル拡散通信方式を用いた従来の受信装置の復調部は、一般に、サーチャ部、スペクトル拡散復調部、および復号部の３ブロックに大きく分かれている。サーチャ部は、受信信号のチャネルおよびパスをサーチする。スペクトル拡散復調部は、受信信号のスペクトルを逆拡散した後、当該受信信号の位相補正およびレイク合成を行なう。復号部は、レイク合成された受信信号のビタビ誤り訂正などを行なう。
【０００３】
従来のスペクトル拡散復調部は、サーチャ部から逆拡散タイミング信号を受け、この逆拡散タイミング信号に応じて受信信号の復調を行なっている。従来のサーチャ部は、同期補足手段として一般にマッチドフィルタを用いている。従来のマッチドフィルタは、流れてくるデータをそのまま受けていたので、その時点での同期補足は可能であるものの、当該時点の前後における同期補足ポイントを検出することはできない。また、従来のスペクトル拡散復調部は、フィンガと呼ばれる各パス対応の演算復調部を多数有することにより、レイク合成の精度を高めている。
【０００４】
また、従来の受信装置は、データコンバイナで各パスの復調出力を合成する際に、各フィンガのＰＮ（Pseudorandom Noise）符号の位相を示すＰＮ位相カウンタの値を書込アドレスとして、各フィンガからの復調出力をメモリに蓄え、共通の読出アドレスで各メモリのデータを読み出す（たとえば、特許文献１を参照）。
【０００５】
また、従来のマッチドフィルタおよびＣＤＭＡ（Code Division Multiple Access）受信装置は、マルチパスを介して到来した複数信号の間に生じる相関値、および当該複数信号と基準受信タイミング信号との間のチップ遅延情報を、回路規模の増大を招くことなく確実簡易に取得し、レイク合成処理および遅延プロファイルのモニタ等を行なう（たとえば、特許文献２を参照）。
【特許文献１】特開平１０−２０９９１９号公報
【特許文献２】特開２０００−３０７４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の受信装置は、サーチャ部からの逆拡散タイミング信号に応じて受信信号の復調を行なっている。そのため、回路面積を要するサーチャ部が不可欠であるという問題があった。また、従来のサーチャ部において用いられるマッチドフィルタは、データが流れてくる時点の前後における同期補足ポイントを検出することができない。そのため、同期の瞬停（同期外れの瞬時発生）が起こるたびに同期補足をやり直さねばならず、時間を要するという問題があった。また、従来の受信装置は、フィンガ演算部を多数必要とするため、回路規模が増大するという問題があった。
【０００７】
特許文献１，２に記載されたような受信装置は、上記の問題点を解決する一手段ではあるが、上記の問題点を解決するための手段は、特許文献１，２に記載された手段に限られる訳ではない。
【０００８】
それゆえに、この発明の目的は、回路規模を削減することができるとともに、同期補足に要する時間を短縮することが可能な受信装置を提供することである。
【課題を解決するための手段】
【０００９】
この発明は、スペクトル拡散通信方式を用いた受信装置であって、受信信号を無線処理して、拡散コードごとの受信チップ信号を出力する入力処理部と、受信チップ信号の同期捕捉を行ない、受信チップ信号とともにタイミング信号を出力する同期捕捉部と、タイミング信号を受けて、同期捕捉部から出力される受信チップ信号の復調処理を行ない、合成シンボル信号を出力するスペクトル拡散復調部と、合成シンボル信号を復号処理して、音声データを出力する出力処理部とを備え、同期捕捉部は受信チップ信号を一時的に保持するメモリと、同期捕捉信号およびメモリに一時的に保持された受信チップ信号をもとに、スペクトル拡散復調部における逆拡散時の同期捕捉ポイントを複数箇所予め検出するマッチドフィルタとを含む。
【発明の効果】
【００１０】
この発明によれば、回路規模を削減することができるとともに、同期補足に要する時間を短縮することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１２】
図１は、この発明の実施の形態による受信装置を説明する背景としてのスペクトル拡散通信方式の概要を模式的に説明した模式図である。
【００１３】
図１を参照して、スペクトル拡散通信では、まず基地局において（１）データ変調が行なわれる。変調方式としては、たとえばＱＰＳＫ（Quadrature Phase Shift Keying）方式が用いられる。ＱＰＳＫ方式では、バイナリ表示「００」の送信パイロットシンボル信号Ｓｄは、ＩＱ座標上において（１，１）と表わされる。
【００１４】
次に、同じく基地局において（２）拡散変調が行なわれる。スペクトル拡散通信では、あるデジタルデータを送信する場合、時系列で発生する拡散コードＮ個と送信データ１個とをＮ回掛け合わせてＮ回送信する。ここで、Ｎの値が大きいと通信レートは下がり、Ｎの値が小さいと通信レートは上がる。この発明の実施の形態では、当該Ｎの値（ＳＦ（Spreading Factor）とも称する）を４とした。
【００１５】
送信パイロットシンボル信号Ｓｄは、「００」の拡散コードが施されることによって、位相が０度回転した拡散チップ信号ｄ０となる。また「０１」の拡散コードが施されることによって、位相が−９０度回転した拡散チップ信号ｄ１となる。また「１０」の拡散コードが施されることによって、位相が９０度回転した拡散チップ信号ｄ２となる。また「１１」の拡散コードが施されることによって、位相が１８０度回転した拡散チップ信号ｄ３となる。
【００１６】
こうして拡散変調された拡散チップ信号ｄ０〜ｄ３は、基地局から電波として送出された後（３）空間伝搬する。基地局から電波として送出された拡散チップ信号ｄ０〜ｄ３は、フェージングによって空間中で位相が回転し、移動機（受信装置）において受信チップ信号Ｄ０〜Ｄ３として受信される。受信チップ信号Ｄ０〜Ｄ３は、同一の拡散コードであっても、基地局から移動機までの経路の違いに起因したフェージングの度合いに応じて、受信強度および位相回転量が少しずつ異なる。
【００１７】
受信チップ信号Ｄ０〜Ｄ３は、移動機のフィンガにおいて（４）逆拡散される。逆拡散では、受信チップ信号Ｄ０〜Ｄ３に対して、拡散コードに対応する逆拡散コードがそれぞれ施される。逆拡散された受信チップ信号Ｄ０〜Ｄ３は、１シンボルの間、すなわち４チップに渡って積分され、ＩＱ座標上の１点に収束された受信パイロットシンボル信号ＳＰ０となる。
【００１８】
図１に示すように、受信パイロットシンボル信号ＳＰ０は、送信パイロットシンボル信号Ｓｄと一致しない。つまり、受信パイロットシンボル信号ＳＰ０には、基地局から移動機への空間伝搬時における位相回転がまだ残存している。送信パイロットシンボル信号Ｓｄと受信パイロットシンボル信号ＳＰ０とを比較することによって、空間伝搬による信号強度の劣化具合および位相回転量を推定（チャネル推定）することができる。
【００１９】
そこで、移動機のフィンガにおいて（５）チャネル推定により、この位相回転量（チャネル推定値）を算出する。位相回転量の算出では、たとえば、受信パイロットシンボル信号ＳＰ０を−４５度回転した座標とＩＱ座標のＩ軸（√２，０）との差分量を基礎として補正係数を算出する。受信パイロットシンボル信号ＳＰ０に残存している位相回転をチャネル推定値で補正することにより、補正シンボル信号Ｓ０が算出される。
【００２０】
他のフィンガにおいても、同様にして補正シンボル信号Ｓ１〜Ｓ３が算出される。こうして算出された補正シンボル信号Ｓ０〜Ｓ３は、移動機において（６）レイク合成される。補正シンボル信号Ｓ０〜Ｓ３は、レイク合成されることによって、合成シンボル信号ＳＳとなる。以上に示したスペクトル拡散通信における移動機（受信装置）の具体的な構成および動作について、以下の実施の形態ごとに詳細に説明する。
【００２１】
［実施の形態１］
図２は、この発明の実施の形態１による受信装置１Ａの構成を概略的に示した概略ブロック図である。
【００２２】
図２を参照して、実施の形態１の受信装置１Ａは、アンテナ受信部１０と、ＲＦ＋ＡＤ部２０と、ＡＤ補間回路３０と、同期捕捉部５０Ａと、スペクトル拡散復調部６０Ａと、ビタビ誤り訂正回路８０と、オーディオデコーダ９０と、スピーカ部１００とを備える。アンテナ受信部１０と、ＲＦ＋ＡＤ部２０と、ＡＤ補間回路３０とを総称して、入力処理部とも称する。また、ビタビ誤り訂正回路８０と、オーディオデコーダ９０と、スピーカ部１００とを総称して、出力処理部とも称する。
【００２３】
同期捕捉部５０Ａは、大規模メモリ５１Ａと、設定レジスタ５２と、マッチドフィルタ５３とを含む。スペクトル拡散復調部６０Ａは、フィンガ演算部６１と、遅延プロファイル計算部７１と、パス制御部７２と、パス別受信ベクトル補正結果レジスタ７３と、レイク合成部７４とを含む。フィンガ演算部６１は、逆拡散回路６２と、コード生成回路６３と、補正回路６４と、チャネル推定部６５とを有する。遅延プロファイル計算部７１と、パス制御部７２とを総称して、パス計算処理部とも称する。
【００２４】
アンテナ受信部１０から受信される受信信号ＳＤは、ＲＦ＋ＡＤ部２０において、ＲＦ（Radio Frequency）処理およびＡＤ（Analogue to Digital）変換が行なわれた後、ＡＤ補間回路３０に出力される。ＡＤ補間回路３０は、ＲＦ＋ＡＤ部２０から出力されるデジタルデータの補間を行なうとともに、当該デジタルデータを拡散コードごとに受信チップ信号Ｄ０〜Ｄ３に選別する。拡散コードごとに分類された受信チップ信号Ｄ０〜Ｄ３は、同期捕捉部５０Ａにおける大規模メモリ５１Ａに出力される。
【００２５】
大規模メモリ５１Ａは、受信チップ信号Ｄ０〜Ｄ３をいったん蓄えた後、同期捕捉部５０Ａにおけるマッチドフィルタ５３、およびスペクトル拡散復調部６０Ａにおける遅延プロファイル計算部７１に出力する。
【００２６】
大規模メモリ５１Ａの形態としては、ＳＲＡＭ（Static Random Access Memory）のように高速でデータを読み出しまたは書き込みできるものが望ましいが、一連の処理に対してその処理速度を著しく低下させるものでなければ、ＤＲＡＭ（Dynamic Random Access Memory）であってもよい。また、大規模メモリ５１Ａの容量は、最低６４ビット×５１２ワード（１ワードは６４ビット）備えていればよいが、チップサイズあるいは基板サイズを含めてコスト的に許容できる範囲内において、その容量をできるだけ大きくとることが望ましい。なお、以上に説明した大規模メモリの形態は、他の実施の形態の大規模メモリについても同様である。
【００２７】
設定レジスタ５２は、同期捕捉信号ＳＹＮを受けて、それをマッチドフィルタ５３に出力する。マッチドフィルタ５３は、同期捕捉信号ＳＹＮを受けて、大規模メモリ５１Ａから出力される受信チップ信号Ｄ０〜Ｄ３の同期捕捉を行ない、スペクトル拡散復調部６０Ａにおける逆拡散回路６２、コード生成回路６３、および遅延プロファイル計算部７１に、逆拡散タイミング信号ＴＭを出力する。
【００２８】
このように、図２に示した実施の形態１の受信装置１Ａは、従来サーチャ部にあったマッチドフィルタ５３を、大規模メモリ５１Ａとともに同期捕捉部５０Ａに搭載した。これにより、逆拡散タイミング信号ＴＭをサーチャ部から受ける必要がなくなり、回路規模の削減につながる。
【００２９】
また、マッチドフィルタ５３は、同期捕捉信号ＳＹＮおよび大規模メモリ５１Ａにいったん蓄えられる受信チップ信号Ｄ０〜Ｄ３をもとに、逆拡散時の同期捕捉ポイントを複数箇所予め検出することが可能となる。これにより、同期外れの瞬時発生時においても、スペクトル拡散通信におけるデータ品質の劣化を回避することができる。さらに、受信チップ信号Ｄ０〜Ｄ３が大規模メモリ５１Ａにいったん蓄えられるため、以下に述べる逆拡散、チャネル推定、および補正処理を高速なレートで一気に行なうことが可能となる。
【００３０】
コード生成回路６３は、逆拡散タイミング信号ＴＭを受けて、逆拡散回路６２に逆拡散コードＰＮを出力する。遅延プロファイル計算部７１は、逆拡散タイミング信号ＴＭを受けて、受信チップ信号Ｄ０〜Ｄ３の受信強度等に応じた順序付けを行ない、その結果を遅延信号ＤＬＹとして逆拡散回路６２、チャネル推定部６５およびパス制御部７２に出力する。パス制御部７２は、遅延信号ＤＬＹを受けて、出力タイミング信号ＥＮおよび合成タイミング信号ＣＰを出力する。
【００３１】
出力タイミング信号ＥＮは、フィンガ演算部６１におけるシンボル積分の出力タイミングを制御する。合成タイミング信号ＣＰは、補正シンボル信号Ｓ０〜Ｓ３のレイク合成タイミングを制御する。逆拡散回路６２は、逆拡散タイミング信号ＴＭ、逆拡散コードＰＮおよび遅延信号ＤＬＹを受けて、受信チップ信号Ｄ０〜Ｄ３の逆拡散を行ない、補正回路６４およびチャネル推定部６５に、逆拡散された経路ごとの受信シンボル信号ＳＰ０〜ＳＰ３を出力する。逆拡散回路６２の具体的な回路構成について次に説明する。
【００３２】
図３は、この発明の実施の形態１による逆拡散回路６２の具体的な回路構成を示した回路図である。
【００３３】
図３を参照して、実施の形態１の逆拡散回路６２は、４相乗算器６１０と、ＸＯＲ回路６２０と、４チップ積分部６３０，６３５と、ＡＮＤ回路６４０，６４１と、１２ビット全加算器６５０，６５１と、フリップフロップ回路６６０，６６１とを含む。４相乗算器６１０は、乗算用演算回路６１１，６１３，６１４，６１６と、インバータ６１２，６１５とを有する。４チップ積分部６３０は、積分用演算回路６３１，６３２，６３３を有する。４チップ積分部６３５は、積分用演算回路６３６，６３７，６３８を有する。
【００３４】
図２の大規模メモリ５１Ａから出力される受信チップ信号Ｄ０〜Ｄ３のうち、Ｉ成分をＤ＿Ｉ［７：０］，Ｑ成分をＤ＿Ｑ［７：０］と記す。また、図２のコード生成回路６３から出力される逆拡散コードＰＮのうち、Ｉ成分をＰＮ＿Ｉ（たとえば１５．３６ＭＨｚ），Ｑ成分をＰＮ＿Ｑ（たとえば１５．３６ＭＨｚ）と記す。ＸＯＲ回路６２０は、逆拡散コードＰＮ＿Ｉ，ＰＮ＿Ｑを受けて、多重化参照信号ＲＥＦ（たとえば１５．３６ＭＨｚ）を出力する。
【００３５】
乗算用演算回路６１１は、受信チップ信号Ｄ＿Ｉ［７：０］，Ｄ＿Ｑ［７：０］を受けて、多重化参照信号ＲＥＦに応じた信号を出力する。インバータ６１２は、乗算用演算回路６１１から出力される信号を反転する。乗算用演算回路６１３は、乗算用演算回路６１１から出力される信号およびその反転信号を受けて、逆拡散コードＰＮ＿Ｑに応じた信号を１２ビット全加算器６５０に出力する。
【００３６】
積分用演算回路６３１は、１２ビット全加算器６５０から出力される信号を受けて、選択信号ＳＥＬに応じた４信号を出力する。選択信号ＳＥＬは、４チップ積分器６３０，６３５の２多重動作を切り換えるための信号であり、遅延プロファイル計算部７１から出力される遅延信号ＤＬＹ等に応じて決定される。積分用演算回路６３２は、積分用演算回路６３１から出力される４信号を受けて、逆拡散タイミング信号ＴＭ（たとえば１５．３６ＭＨｚ）に応じた４信号を出力する。積分用演算回路６３３は、積分用演算回路６３２から出力される４信号を受けて、選択信号ＳＥＬに応じた信号を出力する。
【００３７】
ＡＮＤ回路６４０は、クリアクロック信号ＣＬＲの反転信号および積分用演算回路６３３から出力される信号を受けて、１２ビット全加算器６５０に信号を出力する。クリアクロック信号ＣＬＲは、４チップ積分器６３０，６３５によって積分されるシンボル積分結果をリセットする。
【００３８】
１２ビット全加算器６５０は、乗算用演算回路６１３およびＡＮＤ回路６４０から出力される信号を受けて、逆拡散コードＰＮ＿Ｑに応じた信号を積分用演算回路６３１およびフリップフロップ回路６６０に出力する。１２ビット全加算器６５０は、チップ単位の入力データを加算してシンボル化する。フリップフロップ回路６６０は、１２ビット全加算器６５０から出力される信号を受けて、逆拡散タイミング信号ＴＭおよび出力イネーブル信号ＥＮに応じて受信シンボル信号のＩ成分ＳＰ＿Ｉ［１１：０］を出力する。
【００３９】
一方、乗算用演算回路６１４は、受信チップ信号Ｄ＿Ｉ［７：０］，Ｄ＿Ｑ［７：０］を受けて、多重化参照信号ＲＥＦに応じた信号を出力する。インバータ６１５は、乗算用演算回路６１４から出力される信号を反転する。乗算用演算回路６１６は、乗算用演算回路６１４から出力される信号およびその反転信号を受けて、逆拡散コードＰＮ＿Ｉに応じた信号を１２ビット全加算器６５１に出力する。
【００４０】
積分用演算回路６３６は、１２ビット全加算器６５１から出力される信号を受けて、選択信号ＳＥＬに応じた４信号を出力する。積分用演算回路６３７は、積分用演算回路６３６から出力される４信号を受けて、逆拡散タイミング信号ＴＭ（たとえば１５．３６ＭＨｚ）に応じた４信号を出力する。積分用演算回路６３８は、積分用演算回路６３７から出力される４信号を受けて、選択信号ＳＥＬに応じた信号を出力する。
【００４１】
ＡＮＤ回路６４１は、クリアクロック信号ＣＬＲの反転信号および積分用演算回路６３８から出力される信号を受けて、１２ビット全加算器６５１に信号を出力する。１２ビット全加算器６５１は、乗算用演算回路６１６およびＡＮＤ回路６４１から出力される信号を受けて、逆拡散コードＰＮ＿Ｉに応じた信号を積分用演算回路６３６およびフリップフロップ回路６６１に出力する。フリップフロップ回路６６１は、１２ビット全加算器６５１から出力される信号を受けて、逆拡散タイミング信号ＴＭおよび出力イネーブル信号ＥＮに応じて受信シンボル信号のＱ成分ＳＰ＿Ｑ［１１：０］を出力する。
【００４２】
図２に戻って、チャネル推定部６５は、受信シンボル信号ＳＰ０〜ＳＰ３および遅延信号ＤＬＹを受けて、受信シンボル信号ＳＰ０〜ＳＰ３のチャネル推定を行ない、補正回路６４に補正係数Ｋ０〜Ｋ３を出力する。補正回路６４は、補正係数Ｋ０〜Ｋ３を受けて、フェージングによる受信シンボル信号ＳＰ０〜ＳＰ３の位相回転を補正し、パス別受信ベクトル補正結果レジスタ７３に補正シンボル信号Ｓ０〜Ｓ３を出力する。パス別受信ベクトル補正結果レジスタ７３は、合成タイミング信号ＣＰに応じて、補正シンボル信号Ｓ０〜Ｓ３をレイク合成部７４に出力する。
【００４３】
レイク合成部７４は、補正シンボル信号Ｓ０〜Ｓ３をレイク合成し、合成シンボル信号ＳＳをビタビ誤り訂正回路８０に出力する。以上のように、大規模メモリ５１Ａとフィンガ演算部６１とを組み合わせることによって、アンテナ受信部１０から受信される受信信号ＳＤの受信レートに依存しない復調処理が可能となる。
【００４４】
ビタビ誤り訂正回路８０（復号部）は、合成シンボル信号ＳＳのビタビ誤り訂正を行なう。オーディオデコーダ９０は、ビタビ誤り訂正回路８０から出力される信号を音声信号等にデコードする。音声信号にデコードされた信号は、スピーカ部１００において音声データとして出力される。
【００４５】
図４は、この発明の実施の形態１による受信装置１Ａの回路動作を説明するための動作波形図である。
【００４６】
図４を参照して、図２のＡＤ補間回路３０から出力される受信チップ信号Ｄ０〜Ｄ３は、Ｄ００，Ｄ０１，…のチップ間隔で、図２の大規模メモリ５１Ａに順次書き込まれる。図１において説明したように、受信チップ信号Ｄ０〜Ｄ３は、同一の拡散コードであっても、基地局から移動機までの経路の違いに起因したフェージングの度合いに応じて、受信強度および位相回転量が少しずつ異なる。このことを次の図５を用いて説明する。
【００４７】
図５は、受信チップ信号Ｄ０〜Ｄ３が経路の違いに応じてどのように大規模メモリ５１Ａに書き込まれるのかを示した動作波形図である。
【００４８】
図５を参照して、受信チップ信号群Ｐ１は、第１の経路（パス１）を通って受信された信号を示す。受信チップ信号群Ｐ２は、第２の経路（パス２）を通って受信された信号を示す。受信チップ信号群Ｐ３は、第３の経路（パス３）を通って受信された信号を示す。受信チップ信号群Ｐ４は、第４の経路（パス４）を通って受信された信号を示す。
【００４９】
受信チップ信号群Ｐ１のうち、受信チップ信号Ｄ３Ｐ１は、１８０度回転の拡散コードが施された信号である。また、受信チップ信号Ｄ２Ｐ１は、−９０度回転の拡散コードが施された信号である。また、受信チップ信号Ｄ１Ｐ１は、＋９０度回転の拡散コードが施された信号である。また、受信チップ信号Ｄ０Ｐ１は、０度回転の拡散コードが施された信号である。他の受信チップ信号群Ｐ２〜Ｐ４についても同様に符号付けされる。
【００５０】
図５を参照して、時刻ｔ１には受信チップ信号Ｄ３Ｐ１が大規模メモリ５１Ａに書き込まれる。時刻ｔ２には受信チップ信号Ｄ３Ｐ２が大規模メモリ５１Ａに書き込まれる。時刻ｔ３には受信チップ信号Ｄ３Ｐ４が大規模メモリ５１Ａに書き込まれる。時刻ｔ５には受信チップ信号Ｄ３Ｐ３が大規模メモリ５１Ａに書き込まれる。このように、同じ１８０度の拡散コードが施された受信チップ信号で見ると、パス１，パス２，パス４，パス３の順に経路が長くなり、それだけ受信装置１Ａへの到達が遅れていることが分かる。これは、他の拡散コードが施された受信チップ信号についても同じである。
【００５１】
次に、受信強度の観点から見ると、受信チップ信号Ｄ３Ｐ１は受信装置１Ａに最短経路で届いているので、直接波として到達していると推定することができる。一方、受信チップ信号Ｄ３Ｐ２〜Ｄ３Ｐ４は、受信装置１Ａに届く経路が最短ではないので、反射波として到達していると推定することができる。反射波は、直接波に比べて受信される信号が弱く、位相回転量も少しずつ異なる。図１を参照して、（３）空間伝搬の後におけるＩＱ座標上の受信チップ信号Ｄ０〜Ｄ３は、この状態（コンスタレーションと称する）を表わしている。
【００５２】
図２のフィンガ演算部６１では、まず、０度回転の拡散コードが施された受信チップ信号Ｄ０Ｐ１〜Ｄ０Ｐ４を受信装置１Ａへの到達順に順次読出して、逆拡散、チャネル推定および補正処理を行なう。次に、＋９０度回転の拡散コードが施された受信チップ信号Ｄ１Ｐ１〜Ｄ１Ｐ４を受信装置１Ａへの到達順に順次読出して、逆拡散、チャネル推定および補正処理を行なう。次に、−９０度回転の拡散コードが施された受信チップ信号Ｄ２Ｐ１〜Ｄ２Ｐ４を受信装置１Ａへの到達順に順次読出して、逆拡散、チャネル推定および補正処理を行なう。次に、１８０度回転の拡散コードが施された受信チップ信号Ｄ３Ｐ１〜Ｄ３Ｐ４を受信装置１Ａへの到達順に順次読出して、逆拡散、チャネル推定および補正処理を行なう。フィンガ演算部における逆拡散、チャネル推定および補正処理等の演算処理を総称して、フィンガ演算処理とも称する。
【００５３】
図４に戻って、受信チップ信号Ｄ０〜Ｄ３は、図２のマッチドフィルタ５３にいったん蓄えられた後、図２の逆拡散回路６２において、図２のコード生成回路６３から出力される逆拡散コードＰＮによって逆拡散される。逆拡散された受信チップ信号（Ｄ０〜Ｄ３）×ＰＮは、１シンボルの間、４チップ分に渡って積分された後、経路ごとの受信シンボル信号ＳＰ０〜ＳＰ３として逆拡散回路６２から出力される。
【００５４】
受信シンボル信号ＳＰ０〜ＳＰ３は、図２のチャネル推定部６５および補正回路６４に入力される。チャネル推定部６５は、受信シンボル信号ＳＰ０〜ＳＰ３を−４５度回転させた後に２シンボル間積分し、ＩＱ座標におけるＩ軸とのずれおよび歪み量を測定する。こうして算出された補正係数Ｋ０〜Ｋ３は、２シンボル間隔で更新され、補正回路６４に出力される。補正回路６４は、補正係数Ｋ０〜Ｋ３を受けて、受信シンボル信号ＳＰ０〜ＳＰ３の位相回転量を複素演算によって補正し、補正シンボル信号Ｓ０〜Ｓ３を出力する。
【００５５】
補正シンボル信号Ｓ０〜Ｓ３は、図２のパス別受信ベクトル補正結果レジスタ７３にいったん保持された後、図２のレイク合成部７４において、合成シンボル信号ＳＳにレイク合成される。このように、補正シンボル信号Ｓ０〜Ｓ３がレイク合成されることによって、合成シンボル信号ＳＳの信号値強度が高められる。
【００５６】
以上のように、実施の形態１によれば、従来サーチャ部にあったマッチドフィルタ５３を大規模メモリ５１Ａとともに同期捕捉部５０Ａに搭載することにより、回路規模を削減することができるとともに、同期補足に要する時間を短縮することが可能となる。
【００５７】
［実施の形態２］
図６は、この発明の実施の形態２による受信装置１Ｂの構成を概略的に示した概略ブロック図である。
【００５８】
図６を参照して、実施の形態２の受信装置１Ｂは、同期捕捉部５０Ａが同期捕捉部５０Ｂに置き換えられ、スペクトル拡散復調部６０Ａがスペクトル拡散復調部６０Ｂに置き換えられた点で、実施の形態１の受信装置１Ａと異なる。
【００５９】
同期捕捉部５０Ｂは、大規模メモリ５１Ａが大規模メモリ５１Ｂに置き換えられた点においてのみ、実施の形態１の同期捕捉部５０Ａと異なる。したがって、重複する部分の説明はここでは繰り返さない。スペクトル拡散復調部６０Ｂは、フィンガ演算部６１がフィンガ演算部６１ａ〜６１ｄに置き換えられた点においてのみ、実施の形態１のスペクトル拡散復調部６０Ａと異なる。したがって、重複する部分の説明はここでは繰り返さない。
【００６０】
フィンガ演算部６１ａ〜６１ｄの回路構成は、いずれも実施の形態１のフィンガ演算部６１と同一である。ゆえに、フィンガ演算部６１ｂ〜６１ｄの回路構成については、スペースの関係上、図６上には図示していない。
【００６１】
実施の形態１のフィンガ演算部６１は、異なる拡散コードが施された全ての受信チップ信号Ｄ０〜Ｄ３を順に時系列で処理していた（時分割多重）。これに対し、実施の形態２では、受信装置１Ｂへ到達する経路ごとに、異なるフィンガ演算部６１ａ〜６１ｄで受信チップ信号Ｄ０〜Ｄ３を処理する。
【００６２】
すなわち、フィンガ演算部６１ａは、第１の経路（パス１）を通って受信された受信チップ信号Ｄ０〜Ｄ３を処理する。フィンガ演算部６１ｂは、第２の経路（パス２）を通って受信された受信チップ信号Ｄ０〜Ｄ３を処理する。フィンガ演算部６１ｃは、第３の経路（パス３）を通って受信された受信チップ信号Ｄ０〜Ｄ３を処理する。フィンガ演算部６１ｄは、第４の経路（パス４）を通って受信された受信チップ信号Ｄ０〜Ｄ３を処理する。
【００６３】
このように、受信装置１Ｂへ到達する経路ごとに異なるフィンガ演算部６１ａ〜６１ｄで受信チップ信号Ｄ０〜Ｄ３を処理することにより、スペクトル拡散復調部６０Ｂは、受信チップ信号Ｄ０〜Ｄ３の逆拡散、チャネル推定および補正処理の各処理をそれぞれ高速に並列処理することができる。実施の形態２のフィンガ演算部６１ａ〜６１ｄのようにフィンガ演算部の数を４つとした場合、上記の処理速度はおおむね４倍となる。なお、フィンガ演算部６１ａ〜６１ｂの数は、予想される経路の数に応じて自由に変えることが可能である。
【００６４】
パス別受信ベクトル補正結果レジスタ７３は、フィンガ演算部６１ａ〜６１ｄからそれぞれ出力される経路ごとの受信シンボル信号ＳＰ０〜ＳＰ３を受けて、合成タイミング信号ＣＰに応じて、補正シンボル信号Ｓ０〜Ｓ３をレイク合成部７４に出力する。レイク合成部７４は、補正シンボル信号Ｓ０〜Ｓ３をレイク合成し、合成シンボル信号ＳＳを大規模メモリ５１Ｂに出力する。
【００６５】
スペクトル拡散復調部６０Ｂの処理速度は、実施の形態１に比べておおむね４倍となっている。このため、スペクトル拡散復調部６０Ｂの復調レートは、アンテナ受信部１０において受信される受信信号ＳＤの受信レートの約４倍となる。その結果、レイク合成部７４から出力される合成シンボル信号ＳＳは、間欠信号となる。
【００６６】
そこで、実施の形態２の大規模メモリ５１Ｂでは、受信チップ信号Ｄ０〜Ｄ３をいったん蓄えるとともに、合成シンボル信号ＳＳを一時的に保持する。大規模メモリ５１Ｂは、ＲＦ＋ＡＤ部２０から出力される受信レート信号ＲＴを受けて、保持された合成シンボル信号ＳＳを受信信号ＳＤの受信レートに戻し、ビタビ誤り訂正回路８０に出力する。
【００６７】
このように、大規模メモリ５１Ｂを介して、合成シンボル信号ＳＳをスペクトル拡散復調部６０Ｂの復調レートから受信信号ＳＤの受信レートに戻すことにより、復調レートと受信レートとの間の不均衡を調整することができる。
【００６８】
図７は、この発明の実施の形態２による受信装置１Ｂの回路動作を説明するための動作波形図である。
【００６９】
図７を参照して、図６のＡＤ補間回路３０から出力される受信チップ信号Ｄ０〜Ｄ３は、Ｄ０，Ｄ１，…のチップ間隔で、図６の大規模メモリ５１Ｂに順次書き込まれる。受信チップ信号Ｄ０，Ｄ１…のチップ間隔が実施の形態１に比べて長くなっているのは、１チップ時間内における逆拡散の演算数が、実施の形態１に比べて約４倍となっていることを意味している。
【００７０】
受信チップ信号Ｄ０〜Ｄ３は、図６のマッチドフィルタ５３にいったん蓄えられた後、異なる拡散コードごとに図６の逆拡散回路６２ａ〜６２ｄ（逆拡散回路６２ａのみ図示）にそれぞれ出力される。逆拡散回路６２ａ〜６２ｄにそれぞれ出力された受信チップ信号Ｄ０〜Ｄ３は、図６のコード生成回路６３ａ〜６３ｄ（コード生成回路６３ａのみ図示）からそれぞれ出力される逆拡散コードＰＮによって逆拡散される。逆拡散された受信チップ信号（Ｄ０〜Ｄ３）×ＰＮは、１シンボルの間、４チップ分に渡って積分された後、経路ごとの受信シンボル信号ＳＰ０〜ＳＰ３として、逆拡散回路６２ａ〜６２ｄからそれぞれ出力される。
【００７１】
受信シンボル信号ＳＰ０〜ＳＰ３は、図６のチャネル推定部６５ａ〜６５ｄ（チャネル推定部６５ａのみ図示）および補正回路６４ａ〜６４ｄ（補正回路６４ａのみ図示）に入力される。
【００７２】
チャネル推定部６５ａ〜６５ｄは、受信シンボル信号ＳＰ０〜ＳＰ３をそれぞれ−４５度回転させた後に２シンボル間積分し、ＩＱ座標におけるＩ軸とのずれおよび歪み量を測定する。こうして算出された補正係数Ｋ０〜Ｋ３は、２シンボル間隔で更新され、補正回路６４ａ〜６４ｄにそれぞれ出力される。補正回路６４ａ〜６４ｄは、補正係数Ｋ０〜Ｋ３を受けて、受信シンボル信号ＳＰ０〜ＳＰ３の位相回転量を複素演算によってそれぞれ補正し、図６のパス別受信ベクトル補正結果レジスタ７３を介して、図６のレイク合成部７４に出力する。
【００７３】
レイク合成部７４は、パス別受信ベクトル補正結果レジスタ７３を介して出力された信号（補正シンボル信号Ｓ０〜Ｓ３）をレイク合成し、図６の大規模メモリ５１Ｂに合成シンボル信号ＳＳを出力する。大規模メモリ５１Ｂは、図６のＲＦ＋ＡＤ部２０から出力される受信レート信号ＲＴに応じて、合成シンボル信号ＳＳを復調レートから受信レートに戻す。
【００７４】
以上のように、実施の形態２によれば、フィンガ演算部６１をフィンガ演算部６１ａ〜６１ｄに置き換えるとともに、合成シンボル信号ＳＳを大規模メモリ５１Ｂを介して出力することにより、受信レートを変えることなく復調処理を高速化することができる。
【００７５】
［実施の形態３］
図８は、この発明の実施の形態３による受信装置１Ｃの構成を概略的に示した概略ブロック図である。
【００７６】
図８を参照して、実施の形態３の受信装置１Ｃは、同期捕捉部５０Ｂが同期捕捉部５０Ｃに置き換えられ、スペクトル拡散復調部６０Ｂがスペクトル拡散復調部６０Ｃに置き換えられた点で、実施の形態２の受信装置１Ｂと異なる。
【００７７】
同期捕捉部５０Ｃは、大規模メモリ５１Ｂが大規模メモリ５１Ｃに置き換えられた点においてのみ、実施の形態２の同期捕捉部５０Ｂと異なる。したがって、重複する部分の説明はここでは繰り返さない。スペクトル拡散復調部６０Ｃは、パス別受信ベクトル補正結果レジスタ７３が取り除かれた点においてのみ、実施の形態２のスペクトル拡散復調部６０Ｂと異なる。したがって、重複する部分の説明はここでは繰り返さない。
【００７８】
実施の形態３では、フィンガ演算部６１ａ〜６１ｄの補正回路６４ａ〜６４ｄは、フェージングによる位相回転が補正された補正シンボル信号Ｓ０〜Ｓ３を大規模メモリ５１Ｃに出力する。また、パス制御部７２は、補正シンボル信号Ｓ０〜Ｓ３のレイク合成タイミングを制御する合成タイミング信号ＣＰを、大規模メモリ５１Ｃに出力する。
【００７９】
大規模メモリ５１Ｃは、受信チップ信号Ｄ０〜Ｄ３をいったん蓄えるとともに、フィンガ演算部６１ａ〜６１ｄからそれぞれ出力される補正シンボル信号Ｓ０〜Ｓ３を一時的に保持する。大規模メモリ５１Ｃに保持された補正シンボル信号Ｓ０〜Ｓ３は、合成タイミング信号ＣＰに応じて復調レートから受信レートへの調整等が行なわれた後、レイク合成部７４に出力される。レイク合成部７４は、レイク合成の有効期間を示すレイク合成有効信号Ｒ＿ＥＮに応じて、補正シンボル信号Ｓ０〜Ｓ３をレイク合成し、合成シンボル信号ＳＳおよびレイク合成有効信号Ｒ＿ＥＮをビタビ誤り訂正回路８０に出力する。
【００８０】
このように、パス別受信ベクトル補正結果レジスタ７３を取り除き、補正シンボル信号Ｓ０〜Ｓ３を大規模メモリ５１Ｃを介してレイク合成部７４に出力することによって、復調レートと受信レートとの間の不均衡を調整できるとともに、回路規模を削減することも可能となる。
【００８１】
図９は、この発明の実施の形態３による受信装置１Ｃの回路動作を説明するための動作波形図である。
【００８２】
図９を参照して、図８のＡＤ補間回路３０から出力される受信チップ信号Ｄ０〜Ｄ３は、Ｄ０，Ｄ１，…のチップ間隔で、図８の大規模メモリ５１Ｃに順次書き込まれる。受信チップ信号Ｄ０〜Ｄ３は、図８のマッチドフィルタ５３にいったん蓄えられた後、異なる拡散コードごとに図８の逆拡散回路６２ａ〜６２ｄ（逆拡散回路６２ａのみ図示）にそれぞれ出力される。逆拡散回路６２ａ〜６２ｄにそれぞれ出力された受信チップ信号Ｄ０〜Ｄ３は、図８のコード生成回路６３ａ〜６３ｄ（コード生成回路６３ａのみ図示）からそれぞれ出力される逆拡散コードＰＮによって逆拡散される。
【００８３】
逆拡散された受信チップ信号（Ｄ０〜Ｄ３）×ＰＮは、１シンボルの間、４チップ分に渡って積分された後、経路ごとの受信シンボル信号ＳＰ０〜ＳＰ３として、逆拡散回路６２ａ〜６２ｄからそれぞれ出力される。受信シンボル信号ＳＰ０〜ＳＰ３は、図８のチャネル推定部６５ａ〜６５ｄ（チャネル推定部６５ａのみ図示）および補正回路６４ａ〜６４ｄ（補正回路６４ａのみ図示）に入力される。
【００８４】
チャネル推定部６５ａ〜６５ｄは、受信シンボル信号ＳＰ０〜ＳＰ３をそれぞれ−４５度回転させた後に２シンボル間積分し、ＩＱ座標におけるＩ軸とのずれおよび歪み量を測定する。こうして算出された補正係数Ｋ０〜Ｋ３は、２シンボル間隔で更新され、補正回路６４ａ〜６４ｄにそれぞれ出力される。補正回路６４ａ〜６４ｄは、補正係数Ｋ０〜Ｋ３を受けて、受信シンボル信号ＳＰ０〜ＳＰ３の位相回転量を複素演算によってそれぞれ補正し、図８の大規模メモリ５１Ｃに補正シンボル信号Ｓ０〜Ｓ３を出力する。
【００８５】
大規模メモリ５１Ｃは、合成タイミング信号ＣＰに応じて、補正シンボル信号Ｓ０〜Ｓ３を復調レートから受信レートへ調整等した後、図８のレイク合成部７４に出力する。レイク合成部７４は、レイク合成の有効期間を示すレイク合成有効信号Ｒ＿ＥＮに応じて補正シンボル信号Ｓ０〜Ｓ３をレイク合成し、合成シンボル信号ＳＳを出力する。合成シンボル信号ＳＳは、レイク合成有効信号Ｒ＿ＥＮとともに出力され、合成シンボル信号ＳＳの無効期間（時刻ｔ３４〜ｔ３７）における信号と区別される。
【００８６】
以上のように、実施の形態３によれば、パス別受信ベクトル補正結果レジスタ７３を取り除き、補正シンボル信号Ｓ０〜Ｓ３を大規模メモリ５１Ｃを介してレイク合成部７４に出力することによって、復調レートと受信レートとの間の不均衡を調整できるとともに、回路規模を削減することも可能となる。
【００８７】
［実施の形態４］
図１０は、この発明の実施の形態４による受信装置１Ｄの構成を概略的に示した概略ブロック図である。
【００８８】
図１０を参照して、実施の形態４の受信装置１Ｄは、同期捕捉部５０Ｃが同期捕捉部５０Ｄに置き換えられ、スペクトル拡散復調部６０Ｃがスペクトル拡散復調部６０Ｄに置き換えられた点で、実施の形態３の受信装置１Ｃと異なる。
【００８９】
同期捕捉部５０Ｄは、大規模メモリ５１Ｃが大規模メモリ５１Ｄに置き換えられた点においてのみ、実施の形態３の同期捕捉部５０Ｃと異なる。したがって、重複する部分の説明はここでは繰り返さない。スペクトル拡散復調部６０Ｄは、フィンガ演算部６１ａ〜６１ｄが実施の形態１のようなフィンガ演算部６１に置き換えられた点においてのみ、実施の形態３のスペクトル拡散復調部６０Ｃと異なる。したがって、重複する部分の説明はここでは繰り返さない。
【００９０】
実施の形態４では、フィンガ演算部６１の補正回路６４は、フェージングによる位相回転が補正された補正シンボル信号Ｓ０〜Ｓ３を大規模メモリ５１Ｄに出力する。また、パス制御部７２は、補正シンボル信号Ｓ０〜Ｓ３のレイク合成タイミングを制御する合成タイミング信号ＣＰを、大規模メモリ５１Ｄに出力する。
【００９１】
大規模メモリ５１Ｄは、受信チップ信号Ｄ０〜Ｄ３をいったん蓄えるとともに、フィンガ演算部６１から出力される補正シンボル信号Ｓ０〜Ｓ３を一時的に保持する。大規模メモリ５１Ｄに保持された補正シンボル信号Ｓ０〜Ｓ３は、合成タイミング信号ＣＰに応じて、レイク合成部７４に出力される。レイク合成部７４は、レイク合成の有効期間を示すレイク合成有効信号Ｒ＿ＥＮに応じて、補正シンボル信号Ｓ０〜Ｓ３をレイク合成し、合成シンボル信号ＳＳおよびレイク合成有効信号Ｒ＿ＥＮをビタビ誤り訂正回路８０に出力する。
【００９２】
このように、フィンガ演算部６１ａ〜６１ｄを実施の形態１のようなフィンガ演算部６１に戻すことによって、実施の形態３に比べて、回路規模をさらに削減することが可能となる。
【００９３】
図１１は、この発明の実施の形態４による受信装置１Ｄの回路動作を説明するための動作波形図である。
【００９４】
図１１を参照して、図１０のＡＤ補間回路３０から出力される受信チップ信号Ｄ０〜Ｄ３は、Ｄ００，Ｄ０１，…のチップ間隔で、図１０の大規模メモリ５１Ｄに順次書き込まれる。受信チップ信号Ｄ０〜Ｄ３は、図１０のマッチドフィルタ５３にいったん蓄えられた後、図１０の逆拡散回路６２に出力される。逆拡散回路６２に出力された受信チップ信号Ｄ０〜Ｄ３は、図１０のコード生成回路６３からそれぞれ出力される逆拡散コードＰＮによって逆拡散される。
【００９５】
逆拡散された受信チップ信号（Ｄ０〜Ｄ３）×ＰＮは、１シンボルの間、４チップ分に渡って積分された後、経路ごとの受信シンボル信号ＳＰ０〜ＳＰ３として、逆拡散回路６２から出力される。受信シンボル信号ＳＰ０〜ＳＰ３は、図１０のチャネル推定部６５および補正回路６４に入力される。
【００９６】
チャネル推定部６５は、受信シンボル信号ＳＰ０〜ＳＰ３を−４５度回転させた後に２シンボル間積分し、ＩＱ座標におけるＩ軸とのずれおよび歪み量を測定する。こうして算出された補正係数Ｋ０〜Ｋ３は、２シンボル間隔で更新され、補正回路６４に出力される。補正回路６４は、補正係数Ｋ０〜Ｋ３を受けて、受信シンボル信号ＳＰ０〜ＳＰ３の位相回転量を複素演算によって補正し、図１０の大規模メモリ５１Ｄに補正シンボル信号Ｓ０〜Ｓ３を出力する。
【００９７】
大規模メモリ５１Ｄは、合成タイミング信号ＣＰに応じて、補正シンボル信号Ｓ０〜Ｓ３の出力タイミングを調整した後、図１０のレイク合成部７４に出力する。図１１では、大規模メモリ５１Ｄへ入出力される前後の補正シンボル信号Ｓ０〜Ｓ３について図示している。レイク合成部７４は、レイク合成の有効期間を示すレイク合成有効信号Ｒ＿ＥＮに応じて補正シンボル信号Ｓ０〜Ｓ３の無効期間（時刻ｔ４〜ｔ７等）における信号を除去した後、補正シンボル信号Ｓ０〜Ｓ３をレイク合成し、合成シンボル信号ＳＳを出力する。
【００９８】
以上のように、実施の形態４によれば、フィンガ演算部６１ａ〜６１ｄを実施の形態１のようなフィンガ演算部６１に戻すことによって、実施の形態３に比べて、回路規模をさらに削減することが可能となる。
【００９９】
［実施の形態５］
図１２は、この発明の実施の形態５による受信装置１Ｅの構成を概略的に示した概略ブロック図である。
【０１００】
図１２を参照して、実施の形態５の受信装置１Ｅは、同期捕捉部５０Ｄが同期捕捉部５０Ｅに置き換えられ、スペクトル拡散復調部６０Ｄがスペクトル拡散復調部６０Ｅに置き換えられた点で、実施の形態４の受信装置１Ｄと異なる。
【０１０１】
同期捕捉部５０Ｅは、大規模メモリ５１Ｄが大規模メモリ５１Ｅに置き換えられた点においてのみ、実施の形態４の同期捕捉部５０Ｄと異なる。したがって、重複する部分の説明はここでは繰り返さない。スペクトル拡散復調部６０Ｅは、補正回路６４が取り除かれ、レイク合成部７４が補正・レイク合成部７４Ｅに置き換えられた点においてのみ、実施の形態４のスペクトル拡散復調部６０Ｄと異なる。したがって、重複する部分の説明はここでは繰り返さない。
【０１０２】
実施の形態５では、フィンガ演算部６１の逆拡散回路６２は、逆拡散された後、１シンボルの間、４チップ分に渡って積分された経路ごとの受信シンボル信号ＳＰ０〜ＳＰ３を、チャネル推定部６５および大規模メモリ５１Ｅに出力する。チャネル推定部６５は、遅延プロファイル計算部７１から出力される遅延信号ＤＬＹを受けて、受信シンボル信号ＳＰ０〜ＳＰ３の位相回転量に応じて補正係数Ｋ０〜Ｋ３を算出し、大規模メモリ５１Ｅに出力する。また、パス制御部７２は、補正シンボル信号Ｓ０〜Ｓ３のレイク合成タイミングを制御する合成タイミング信号ＣＰを、大規模メモリ５１Ｅに出力する。
【０１０３】
大規模メモリ５１Ｅは、受信チップ信号Ｄ０〜Ｄ３をいったん蓄えるとともに、フィンガ演算部６１から出力される受信シンボル信号ＳＰ０〜ＳＰ３を一時的に保持する。大規模メモリ５１Ｅに保持された受信シンボル信号ＳＰ０〜ＳＰ３は、合成タイミング信号ＣＰおよび補正係数Ｋ０〜Ｋ３とともに、補正・レイク合成部７４Ｅに出力される。補正・レイク合成部７４Ｅは、補正係数Ｋ０〜Ｋ３を受けて、受信シンボル信号ＳＰ０〜ＳＰ３の位相回転量を複素演算によって補正する。
【０１０４】
補正・レイク合成部７４Ｅは、さらに、レイク合成のタイミングを示す合成タイミング信号ＣＰおよびレイク合成の有効期間を示すレイク合成有効信号Ｒ＿ＥＮに応じて、位相回転量を複素演算によって補正された信号（補正シンボル信号Ｓ０〜Ｓ３）をレイク合成し、合成シンボル信号ＳＳおよびレイク合成有効信号Ｒ＿ＥＮをビタビ誤り訂正回路８０に出力する。
【０１０５】
このように、補正回路６４を取り除き、レイク合成部７４を補正・レイク合成部７４Ｅに置き換えることによって、実施の形態４に比べて、回路規模をさらに削減することが可能となる。また、フェージングによる位相回転の補正処理とレイク合成処理とを統一することによって、受信装置１Ｅ全体の演算処理量を減らすことができる。この結果、受信装置１Ｅの低消費電力化を図ることが可能となる。
【０１０６】
図１３は、この発明の実施の形態５による受信装置１Ｅの回路動作を説明するための動作波形図である。
【０１０７】
図１３を参照して、図１２のＡＤ補間回路３０から出力される受信チップ信号Ｄ０〜Ｄ３は、Ｄ００，Ｄ０１，…のチップ間隔で、図１２の大規模メモリ５１Ｅに順次書き込まれる。受信チップ信号Ｄ０〜Ｄ３は、図１２のマッチドフィルタ５３にいったん蓄えられた後、図１２の逆拡散回路６２に出力される。逆拡散回路６２に出力された受信チップ信号Ｄ０〜Ｄ３は、図１２のコード生成回路６３からそれぞれ出力される逆拡散コードＰＮによって逆拡散される。
【０１０８】
逆拡散された受信チップ信号（Ｄ０〜Ｄ３）×ＰＮは、１シンボルの間、４チップ分に渡って積分された後、経路ごとの受信シンボル信号ＳＰ０〜ＳＰ３として、逆拡散回路６２から出力される。受信シンボル信号ＳＰ０〜ＳＰ３は、図１２のチャネル推定部６５および大規模メモリ５１Ｅに入力される。チャネル推定部６５は、受信シンボル信号ＳＰ０〜ＳＰ３を−４５度回転させた後に２シンボル間積分し、ＩＱ座標におけるＩ軸とのずれおよび歪み量を測定する。こうして算出された補正係数Ｋ０〜Ｋ３は、２シンボル間隔で更新され、大規模メモリ５１Ｅに出力される。
【０１０９】
大規模メモリ５１Ｅは、受信シンボル信号ＳＰ０〜ＳＰ３、合成タイミング信号ＣＰおよび補正係数Ｋ０〜Ｋ３を一時的に保持した後、図１２の補正・レイク合成部７４Ｅに出力する。補正・レイク合成部７４Ｅは、補正係数Ｋ０〜Ｋ３を受けて、受信シンボル信号ＳＰ０〜ＳＰ３の位相回転量を複素演算によって補正する。
【０１１０】
補正・レイク合成部７４Ｅは、さらに、レイク合成のタイミングを示す合成タイミング信号ＣＰおよびレイク合成の有効期間を示すレイク合成有効信号Ｒ＿ＥＮに応じて、位相回転量を複素演算によって補正された信号（補正シンボル信号Ｓ０〜Ｓ３）をレイク合成し、合成シンボル信号ＳＳを出力する。合成シンボル信号ＳＳは、レイク合成有効信号Ｒ＿ＥＮとともに出力され、合成シンボル信号ＳＳの無効期間（時刻ｔ６〜ｔ９等）における信号と区別される。
【０１１１】
以上のように、実施の形態５によれば、補正回路６４を取り除き、レイク合成部７４を補正・レイク合成部７４Ｅに置き換えることによって、実施の形態４に比べて、回路規模をさらに削減することができるとともに、受信装置１Ｅの低消費電力化が可能となる。
【０１１２】
［実施の形態６］
図１４は、この発明の実施の形態６による受信装置１Ｆの構成を概略的に示した概略ブロック図である。
【０１１３】
図１４を参照して、実施の形態６の受信装置１Ｆは、同期捕捉部５０Ｅが同期捕捉部５０Ｆに置き換えられ、スペクトル拡散復調部６０Ｅがスペクトル拡散復調部６０Ｆに置き換えられた点で、実施の形態５の受信装置１Ｅと異なる。
【０１１４】
同期捕捉部５０Ｆは、大規模メモリ５１Ｅが大規模メモリ５１Ｆに置き換えられた点においてのみ、実施の形態５の同期捕捉部５０Ｅと異なる。したがって、重複する部分の説明はここでは繰り返さない。スペクトル拡散復調部６０Ｆは、チャネル推定部６５が取り除かれ、補正・レイク合成部７４Ｅがチャネル推定・補正・レイク合成部７４Ｆに置き換えられた点においてのみ、実施の形態５のスペクトル拡散復調部６０Ｅと異なる。したがって、重複する部分の説明はここでは繰り返さない。
【０１１５】
実施の形態６では、フィンガ演算部６１の逆拡散回路６２は、逆拡散された後、１シンボルの間、４チップ分に渡って積分された経路ごとの受信シンボル信号ＳＰ０〜ＳＰ３を、受信チップ信号Ｄ０〜Ｄ３の受信強度等に応じて算出される遅延信号ＤＬＹとともに、大規模メモリ５１Ｆに出力する。また、パス制御部７２は、補正シンボル信号Ｓ０〜Ｓ３のレイク合成タイミングを制御する合成タイミング信号ＣＰを、大規模メモリ５１Ｆに出力する。
【０１１６】
大規模メモリ５１Ｆは、受信チップ信号Ｄ０〜Ｄ３をいったん蓄えるとともに、フィンガ演算部６１から出力される受信シンボル信号ＳＰ０〜ＳＰ３を一時的に保持する。大規模メモリ５１Ｆに保持された受信シンボル信号ＳＰ０〜ＳＰ３は、合成タイミング信号ＣＰとともに、チャネル推定・補正・レイク合成部７４Ｆに出力される。チャネル推定・補正・レイク合成部７４Ｆは、遅延信号ＤＬＹを受けて、受信シンボル信号ＳＰ０〜ＳＰ３の位相回転量に応じて補正係数Ｋ０〜Ｋ３を算出する。
【０１１７】
チャネル推定・補正・レイク合成部７４Ｆは、さらに、算出された補正係数Ｋ０〜Ｋ３を用いて、受信シンボル信号ＳＰ０〜ＳＰ３の位相回転量を複素演算によって補正する。チャネル推定・補正・レイク合成部７４Ｆは、さらに、レイク合成のタイミングを示す合成タイミング信号ＣＰおよびレイク合成の有効期間を示すレイク合成有効信号Ｒ＿ＥＮに応じて、位相回転量を複素演算によって補正された信号（補正シンボル信号Ｓ０〜Ｓ３）をレイク合成し、合成シンボル信号ＳＳおよびレイク合成有効信号Ｒ＿ＥＮをビタビ誤り訂正回路８０に出力する。
【０１１８】
このように、チャネル推定部６５を取り除き、補正・レイク合成部７４Ｅをチャネル推定・補正・レイク合成部７４Ｆに置き換えることによって、実施の形態５に比べて、回路規模をさらに削減することが可能となる。また、フェージングによる位相回転量に応じたチャネル推定、位相回転の補正処理、およびレイク合成処理を統一することによって、受信装置１Ｆ全体の演算処理量を減らすことができる。この結果、受信装置１Ｆの低消費電力化を図ることが可能となる。
【０１１９】
図１５は、この発明の実施の形態６による受信装置１Ｆの回路動作を説明するための動作波形図である。
【０１２０】
図１５を参照して、図１４のＡＤ補間回路３０から出力される受信チップ信号Ｄ０〜Ｄ３は、Ｄ００，Ｄ０１，…のチップ間隔で、図１４の大規模メモリ５１Ｅに順次書き込まれる。受信チップ信号Ｄ０〜Ｄ３は、図１４のマッチドフィルタ５３にいったん蓄えられた後、図１４の逆拡散回路６２に出力される。逆拡散回路６２に出力された受信チップ信号Ｄ０〜Ｄ３は、図１４のコード生成回路６３からそれぞれ出力される逆拡散コードＰＮによって逆拡散される。
【０１２１】
逆拡散された受信チップ信号（Ｄ０〜Ｄ３）×ＰＮは、１シンボルの間、４チップ分に渡って積分された後、経路ごとの受信シンボル信号ＳＰ０〜ＳＰ３として、逆拡散回路６２から出力される。受信シンボル信号ＳＰ０〜ＳＰ３は、図１４の大規模メモリ５１Ｆに入力される。図１５では、大規模メモリ５１Ｆへ入力される際の補正シンボル信号Ｓ０〜Ｓ３についても図示している。大規模メモリ５１Ｆは、受信シンボル信号ＳＰ０〜ＳＰ３および合成タイミング信号ＣＰを一時的に保持した後、図１５のチャネル推定・補正・レイク合成部７４Ｆに出力する。
【０１２２】
チャネル推定・補正・レイク合成部７４Ｆは、受信シンボル信号ＳＰ０〜ＳＰ３を−４５度回転させた後に２シンボル間積分し、ＩＱ座標におけるＩ軸とのずれおよび歪み量を測定して補正係数Ｋ０〜Ｋ３を算出する。チャネル推定・補正・レイク合成部７４Ｆは、算出された補正係数Ｋ０〜Ｋ３を用いて、受信シンボル信号ＳＰ０〜ＳＰ３の位相回転量を複素演算によって補正する。
【０１２３】
チャネル推定・補正・レイク合成部７４Ｆは、さらに、レイク合成のタイミングを示す合成タイミング信号ＣＰおよびレイク合成の有効期間を示すレイク合成有効信号Ｒ＿ＥＮに応じて、位相回転量を複素演算によって補正された信号（補正シンボル信号Ｓ０〜Ｓ３）をレイク合成し、合成シンボル信号ＳＳを出力する。合成シンボル信号ＳＳは、レイク合成有効信号Ｒ＿ＥＮとともに出力され、合成シンボル信号ＳＳの無効期間（時刻ｔ６〜ｔ９等）における信号と区別される。
【０１２４】
以上のように、実施の形態６によれば、チャネル推定部６５を取り除き、補正・レイク合成部７４Ｅをチャネル推定・補正・レイク合成部７４Ｆに置き換えることによって、実施の形態５に比べて、回路規模をさらに削減することができるとともに、受信装置１Ｆの低消費電力化が可能となる。
【０１２５】
［実施の形態７］
図１６は、この発明の実施の形態７による受信装置１Ｇの構成を概略的に示した概略ブロック図である。
【０１２６】
図１６を参照して、実施の形態７の受信装置１Ｇは、同期捕捉部５０Ａが同期捕捉部５０Ｇに置き換えられ、スペクトル拡散復調部６０Ａがスペクトル拡散復調部６０Ｇに置き換えられた点で、実施の形態１の受信装置１Ａと異なる。
【０１２７】
同期捕捉部５０Ｇは、設定レジスタ５２が設定レジスタ５２Ｇに置き換えられた点においてのみ、実施の形態１の同期捕捉部５０Ａと異なる。したがって、重複する部分の説明はここでは繰り返さない。スペクトル拡散復調部６０Ｇは、レイク合成部７４がレイク合成部７４Ｇに置き換えられた点においてのみ、実施の形態１のスペクトル拡散復調部６０Ａと異なる。したがって、重複する部分の説明はここでは繰り返さない。
【０１２８】
実施の形態７では、同期捕捉部５０Ｇの設定レジスタ５２Ｇは、同期捕捉信号ＳＹＮを受けてマッチドフィルタ５３に出力するとともに、補正シンボル信号Ｓ０〜Ｓ３のしきい値強度における位相誤差量の基準値を示す基準値信号ＴＨを、スペクトル拡散復調部６０Ｇのレイク合成部７４Ｇに出力する。レイク合成部７４Ｇは、基準値信号ＴＨを受けて、補正シンボル信号Ｓ０〜Ｓ３のうち、しきい値強度における位相誤差量が基準値より大きい補正シンボル信号を除いた補正シンボル信号をレイク合成し、合成シンボル信号ＳＳをビタビ誤り訂正回路８０に出力する。
【０１２９】
このように、設定レジスタ５２Ｇからレイク合成部７４Ｇに基準値信号ＴＨを出力し、基準値信号ＴＨに基づいて、しきい値強度における位相誤差量が基準値より大きい補正シンボル信号をレイク合成に加えないことにより、レイク合成の精度を高めることができる。
【０１３０】
図１７は、この発明の実施の形態７による受信装置１Ｇの回路動作を説明するための動作波形図である。
【０１３１】
図１７を参照して、図１６のＡＤ補間回路３０から出力される受信チップ信号Ｄ０〜Ｄ３は、Ｄ０，Ｄ１，…のチップ間隔で、図１６の大規模メモリ５１Ａに順次書き込まれる。受信チップ信号Ｄ０〜Ｄ３は、図１６のマッチドフィルタ５３にいったん蓄えられた後、図１６の逆拡散回路６２において、図１６のコード生成回路６３から出力される逆拡散コードＰＮによって逆拡散される。逆拡散された受信チップ信号（Ｄ０〜Ｄ３）×ＰＮは、１シンボルの間、４チップ分に渡って積分された後、経路ごとの受信シンボル信号ＳＰ０〜ＳＰ３として逆拡散回路６２から出力される。
【０１３２】
受信シンボル信号ＳＰ０〜ＳＰ３は、図１６のチャネル推定部６５および補正回路６４に入力される。チャネル推定部６５は、受信シンボル信号ＳＰ０〜ＳＰ３を−４５度回転させた後に２シンボル間積分し、ＩＱ座標におけるＩ軸とのずれおよび歪み量を測定する。こうして算出された補正係数Ｋ０〜Ｋ３は、２シンボル間隔で更新され、補正回路６４に出力される。補正回路６４は、補正係数Ｋ０〜Ｋ３を受けて、受信シンボル信号ＳＰ０〜ＳＰ３の位相回転量を複素演算によって補正し、補正シンボル信号Ｓ０〜Ｓ３を出力する。
【０１３３】
補正シンボル信号Ｓ０〜Ｓ３は、図１６のパス別受信ベクトル補正結果レジスタ７３にいったん保持された後、図１６のレイク合成部７４に出力される。レイク合成部７４は、補正シンボル信号Ｓ０〜Ｓ３のうち、しきい値強度における位相誤差量が基準値より大きい補正シンボル信号Ｓ０１，Ｓ２２を除いた補正シンボル信号をレイク合成し、合成シンボル信号ＳＳを出力する。このように、しきい値強度における位相誤差量が基準値より大きい補正シンボル信号Ｓ０１，Ｓ２２をレイク合成に加えないことによって、レイク合成の精度を高めることができる。
【０１３４】
以上のように、実施の形態７によれば、設定レジスタ５２Ｇからレイク合成部７４Ｇに基準値信号ＴＨを出力し、基準値信号ＴＨに基づいて、しきい値強度における位相誤差量が基準値より大きい補正シンボル信号をレイク合成に加えないことにより、レイク合成の精度を高めることができる。
【０１３５】
［実施の形態８］
図１８は、この発明の実施の形態８による受信装置１Ｈの構成を概略的に示した概略ブロック図である。
【０１３６】
図１８を参照して、実施の形態８の受信装置１Ｈは、同期捕捉部５０Ａが同期捕捉部５０Ｈに置き換えられ、スペクトル拡散復調部６０Ａがスペクトル拡散復調部６０Ｈに置き換えられた点で、実施の形態１の受信装置１Ａと異なる。
【０１３７】
同期捕捉部５０Ｈは、設定レジスタ５２が設定レジスタ５２Ｈに置き換えられた点においてのみ、実施の形態１の同期捕捉部５０Ａと異なる。したがって、重複する部分の説明はここでは繰り返さない。スペクトル拡散復調部６０Ｈは、チャネル推定部６５がチャネル推定部６５Ｈに置き換えられた点においてのみ、実施の形態１のスペクトル拡散復調部６０Ａと異なる。したがって、重複する部分の説明はここでは繰り返さない。
【０１３８】
実施の形態８では、同期捕捉部５０Ｈの設定レジスタ５２Ｈは、同期捕捉信号ＳＹＮを受けてマッチドフィルタ５３に出力するとともに、受信シンボル信号ＳＰ０〜ＳＰ３のしきい値強度における位相誤差量の基準値を示す基準値信号ＴＨを、スペクトル拡散復調部６０Ｇのチャネル推定部６５Ｈに出力する。
【０１３９】
チャネル推定部６５Ｈは、基準値信号ＴＨを受けて、受信シンボル信号ＳＰ０〜ＳＰ３のうち、しきい値強度における位相誤差量が基準値より大きい受信シンボル信号を除いた受信シンボル信号についてのみ補正係数を算出する。補正回路６４は、受信シンボル信号ＳＰ０〜ＳＰ３のうち、補正係数が算出された受信シンボル信号についてフェージングによる位相回転を補正し、パス別受信ベクトル補正結果レジスタ７３に出力する。
【０１４０】
このように、設定レジスタ５２Ｈからチャネル推定部６５Ｈに基準値信号ＴＨを出力し、基準値信号ＴＨに基づいて、しきい値強度における位相誤差量が基準値より大きい受信シンボル信号については補正係数を算出しないことにより、レイク合成の精度を高めることができる。さらに、実施の形態７より早い段階で、しきい値強度における位相誤差量が基準値より大きい受信シンボル信号を除くことにより、受信装置１Ｈ全体の演算処理量を減らすことができる。この結果、受信装置１Ｈの低消費電力化を図ることが可能となる。
【０１４１】
図１９は、この発明の実施の形態８による受信装置１Ｈの回路動作を説明するための動作波形図である。
【０１４２】
図１９を参照して、図１８のＡＤ補間回路３０から出力される受信チップ信号Ｄ０〜Ｄ３は、Ｄ０，Ｄ１，…のチップ間隔で、図１８の大規模メモリ５１Ａに順次書き込まれる。受信チップ信号Ｄ０〜Ｄ３は、図１８のマッチドフィルタ５３にいったん蓄えられた後、図１８の逆拡散回路６２において、図１８のコード生成回路６３から出力される逆拡散コードＰＮによって逆拡散される。逆拡散された受信チップ信号（Ｄ０〜Ｄ３）×ＰＮは、１シンボルの間、４チップ分に渡って積分された後、経路ごとの受信シンボル信号ＳＰ０〜ＳＰ３として逆拡散回路６２から出力される。
【０１４３】
受信シンボル信号ＳＰ０〜ＳＰ３は、図１８のチャネル推定部６５Ｈおよび補正回路６４に入力される。チャネル推定部６５Ｈは、受信シンボル信号ＳＰ０〜ＳＰ３のうち、しきい値強度における位相誤差量が基準値より大きい受信シンボル信号における補正係数Ｋ０１，Ｋ１２を除いた受信シンボル信号についてのみ補正係数を算出する。具体的には、受信シンボル信号ＳＰ０〜ＳＰ３を−４５度回転させた後に２シンボル間積分し、ＩＱ座標におけるＩ軸とのずれおよび歪み量を測定する。
【０１４４】
こうして算出された補正係数Ｋ０〜Ｋ３（Ｋ０１，Ｋ１２を除く）は、２シンボル間隔で更新され、補正回路６４に出力される。補正回路６４は、補正係数Ｋ０〜Ｋ３（Ｋ０１，Ｋ１２を除く）を受けて、受信シンボル信号ＳＰ０〜ＳＰ３の位相回転量を複素演算によって補正し、補正シンボル信号Ｓ０〜Ｓ３を出力する。いま、補正係数Ｋ０１，Ｋ１２は除かれていることから、補正シンボル信号Ｓ０〜Ｓ３のうち、しきい値強度における位相誤差量が基準値より大きい補正シンボル信号Ｓ０１，Ｓ２２については出力されない。
【０１４５】
補正シンボル信号Ｓ０〜Ｓ３（Ｓ０１，Ｓ２２を除く）は、図１８のパス別受信ベクトル補正結果レジスタ７３にいったん保持された後、図１８のレイク合成部７４において、合成シンボル信号ＳＳにレイク合成される。このように、しきい値強度における位相誤差量が基準値より大きい受信シンボル信号ＳＰ０〜ＳＰ３については補正係数を算出しないことにより、レイク合成の精度を高めることができる。
【０１４６】
以上のように、実施の形態８によれば、設定レジスタ５２Ｈからチャネル推定部６５Ｈに基準値信号ＴＨを出力し、基準値信号ＴＨに基づいて、しきい値強度における位相誤差量が基準値より大きい受信シンボル信号ＳＰ０〜ＳＰ３については補正係数を算出しないことにより、レイク合成の精度を高めることができるとともに、受信装置１Ｈの低消費電力化が可能となる。
【０１４７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１４８】
【図１】この発明の実施の形態による受信装置を説明する背景としてのスペクトル拡散通信方式の概要を模式的に説明した模式図である。
【図２】この発明の実施の形態１による受信装置１Ａの構成を概略的に示した概略ブロック図である。
【図３】この発明の実施の形態１による逆拡散回路６２の具体的な回路構成を示した回路図である。
【図４】この発明の実施の形態１による受信装置１Ａの回路動作を説明するための動作波形図である。
【図５】受信チップ信号Ｄ０〜Ｄ３が経路の違いに応じてどのように大規模メモリ５１Ａに書き込まれるのかを示した動作波形図である。
【図６】この発明の実施の形態２による受信装置１Ｂの構成を概略的に示した概略ブロック図である。
【図７】この発明の実施の形態２による受信装置１Ｂの回路動作を説明するための動作波形図である。
【図８】この発明の実施の形態３による受信装置１Ｃの構成を概略的に示した概略ブロック図である。
【図９】この発明の実施の形態３による受信装置１Ｃの回路動作を説明するための動作波形図である。
【図１０】この発明の実施の形態４による受信装置１Ｄの構成を概略的に示した概略ブロック図である。
【図１１】この発明の実施の形態４による受信装置１Ｄの回路動作を説明するための動作波形図である。
【図１２】この発明の実施の形態５による受信装置１Ｅの構成を概略的に示した概略ブロック図である。
【図１３】この発明の実施の形態５による受信装置１Ｅの回路動作を説明するための動作波形図である。
【図１４】この発明の実施の形態６による受信装置１Ｆの構成を概略的に示した概略ブロック図である。
【図１５】この発明の実施の形態６による受信装置１Ｆの回路動作を説明するための動作波形図である。
【図１６】この発明の実施の形態７による受信装置１Ｇの構成を概略的に示した概略ブロック図である。
【図１７】この発明の実施の形態７による受信装置１Ｇの回路動作を説明するための動作波形図である。
【図１８】この発明の実施の形態８による受信装置１Ｈの構成を概略的に示した概略ブロック図である。
【図１９】この発明の実施の形態８による受信装置１Ｈの回路動作を説明するための動作波形図である。
【符号の説明】
【０１４９】
１Ａ〜１Ｈ  受信装置、１０  アンテナ受信部、２０  ＲＦ＋ＡＤ部、３０  ＡＤ補間回路、５０Ａ〜５０Ｈ  同期捕捉部、５１Ａ〜５１Ｆ  大規模メモリ、５２，５２Ｇ，５２Ｈ  設定レジスタ、５３  マッチドフィルタ、６０Ａ〜６０Ｈ  スペクトル拡散復調部、６１，６１ａ〜６１ｄ  フィンガ演算部、６２  逆拡散回路、６３  コード生成回路、６４  補正回路、６５，６５Ｈ  チャネル推定部、７１  遅延プロファイル計算部、７２  パス制御部、７３  パス別受信ベクトル補正結果レジスタ、７４，７４Ｇ  レイク合成部、７４Ｅ  補正・レイク合成部、７４Ｆ  チャネル推定・補正・レイク合成部、８０  ビタビ誤り訂正回路、９０  オーディオデコーダ、１００  スピーカ部。
【図１】
2005184636.tif 000003
【図２】
2005184636.tif 000004
【図３】
2005184636.tif 000005
【図４】
2005184636.tif 000006
【図５】
2005184636.tif 000007
【図６】
2005184636.tif 000008
【図７】
2005184636.tif 000009
【図８】
2005184636.tif 000010
【図９】
2005184636.tif 000011
【図１０】
2005184636.tif 000012
【図１１】
2005184636.tif 000013
【図１２】
2005184636.tif 000014
【図１３】
2005184636.tif 000015
【図１４】
2005184636.tif 000016
【図１５】
2005184636.tif 000017
【図１６】
2005184636.tif 000018
【図１７】
2005184636.tif 000019
【図１８】
2005184636.tif 000020
【図１９】
2005184636.tif 000021