(57)【要約】【課題】  低電源電圧動作が可能な小振幅差動インターフェースの送信回路において、出力極性を切り替える２つのスイッチング素子が同時にオンになった時に、ＤＣレベル変動を生じることがある。【解決手段】  第１、第２及び第３電流源Ｉ１，Ｉ２，Ｉ３と、第１及び第２スイッチング素子ＳＷ１，ＳＷ２とを有し、第１及び第２電流源Ｉ１，Ｉ２の電流値は互いに等しく、かつ第３電流源Ｉ３の電流値は第１及び第２電流源Ｉ１，Ｉ２の電流値の２倍であって、第１電流源Ｉ１と第３電流源Ｉ３とは第１スイッチング素子ＳＷ１を介して接続され、第２電流源Ｉ２と第３電流源Ｉ３とは第２スイッチング素子ＳＷ２を介して接続され、第１スイッチング素子ＳＷ１と第１電流源Ｉ１との接続点から第１出力Ｖｏ１を、第２スイッチング素子ＳＷ２と第２電流源Ｉ２との接続点から第２出力Ｖｏ２をそれぞれ取り出す。【選択図】  図１
2005123773.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２及び第３電流源と、第１及び第２スイッチング素子とを有し、
前記第１及び第２電流源の電流値は互いに等しく、かつ前記第３電流源の電流値は前記第１及び第２電流源の電流値の２倍であって、
前記第１電流源と前記第３電流源とは前記第１スイッチング素子を介して接続され、前記第２電流源と前記第３電流源とは前記第２スイッチング素子を介して接続され、
前記第１スイッチング素子と前記第１電流源との接続点から第１出力を、前記第２スイッチング素子と前記第２電流源との接続点から第２出力をそれぞれ取り出す構造を備えたことを特徴とする小振幅差動インターフェース回路。
【請求項２】
請求項１記載の小振幅差動インターフェース回路において、
前記第１及び第２スイッチング素子は、いずれもソースフォロア構成であることを特徴とする小振幅差動インターフェース回路。
【請求項３】
請求項１記載の小振幅差動インターフェース回路において、
出力極性が変化する過渡状態で前記第１及び第２スイッチング素子の各々の制御電圧が互いに等しい電圧となる場合には、前記第１及び第２スイッチング素子が双方ともオン状態となるように制御するための手段を更に備えたことを特徴とする小振幅差動インターフェース回路。
【請求項４】
請求項３記載の小振幅差動インターフェース回路において、
前記第１及び第２スイッチング素子がオン状態となる制御電圧が変動した場合には、該変動に追従して前記第１及び第２スイッチング素子の制御電圧を変化させるための手段を更に備えたことを特徴とする小振幅差動インターフェース回路。
【請求項５】
請求項１記載の小振幅差動インターフェース回路において、
前記第１、第２及び第３電流源の電流値を調整するための手段を更に備えたことを特徴とする小振幅差動インターフェース回路。
【請求項６】
請求項１記載の小振幅差動インターフェース回路において、
前記第１及び第２出力の各々の電位を読み取って出力振幅値モニタ信号と出力ＤＣレベルモニタ信号とを供給するための手段を更に備えたことを特徴とする小振幅差動インターフェース回路。
【請求項７】
請求項６記載の小振幅差動インターフェース回路において、
前記出力振幅値モニタ信号に応じて前記第１、第２及び第３電流源の電流値を調整するための手段を更に備えたことを特徴とする小振幅差動インターフェース回路。
【請求項８】
請求項６記載の小振幅差動インターフェース回路において、
前記出力ＤＣレベルモニタ信号に応じて前記第１、第２及び第３電流源の電流値のバランスを調整するための手段を更に備えたことを特徴とする小振幅差動インターフェース回路。
【請求項９】
請求項１記載の小振幅差動インターフェース回路において、
通信を行わないときに前記第１及び第２スイッチング素子の双方をオフ状態にするための手段を更に備えたことを特徴とする小振幅差動インターフェース回路。
【請求項１０】
請求項１記載の小振幅差動インターフェース回路において、
前記第１出力と前記第２出力との間に介在した、スイッチと抵抗との直列回路を更に備えたことを特徴とする小振幅差動インターフェース回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス間の高速インターフェース等として有用な小振幅差動インターフェース回路に関するものである。
【背景技術】
【０００２】
特許文献１の技術によれば、２つの吐き出し電流源と、２つの吸い込み電流源と、４つのスイッチング素子とで小振幅差動インターフェースのためのドライブ回路が構成される。また、特許文献２の技術によれば、１つの吐き出し電流源と、１つの吸い込み電流源と、４つのスイッチング素子とで小振幅差動インターフェースのためのドライブ回路が構成される。いずれの技術でも、出力電流の方向をＨブリッジによって切り替えることで信号の伝達を行っている。
【特許文献１】米国特許第５４１８４７８号明細書
【特許文献２】米国特許第６１１１４３１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００３】
電源の低電圧化のために、上記特許文献１の技術における吐き出し電流源側の２つのスイッチング素子を省略し、２つの吸い込み電流源の各々の電流値を各吐き出し電流源の電流値の２倍に設定することが考えられる。ところが、出力の極性が切り替わる時に、双方のスイッチング素子が同時にオン状態になると、外部負荷容量に対して吐き出される電流と吸い込まれる電流とが等しいという関係が崩れるために、外部負荷容量の電荷量が変化することによりＤＣ（直流）レベルが変動してしまう。ＤＣレベルが変動すると、送受信間のグラウンドレベル変動に対するマージンが減少してしまい、最悪の場合には通信が不可能になる。このような同時オン状態は出力の極性が変化する時に生じるため、その影響は出力信号の周波数が高くなるほど顕著に表れる。高速な切り替えを要求されるが故に、対策も困難となる。
【０００４】
上記特許文献２の構成では、ＤＣレベルの変動は生じないが、電流経路に２つのスイッチング素子が挿入されるため、これらのスイッチング素子による電圧降下が大きく、電源電圧を低電圧化するときに課題となる。
【０００５】
本発明は上記のような従来技術の問題点を解消し、出力信号のＤＣレベル変動を生じることのない、低電圧化に向いた構成による小振幅差動インターフェース回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係る小振幅差動インターフェース回路は、第１、第２及び第３電流源と、第１及び第２スイッチング素子とを有し、第１及び第２電流源の電流値は互いに等しく、かつ第３電流源の電流値は第１及び第２電流源の電流値の２倍であって、第１電流源と第３電流源とは第１スイッチング素子を介して接続され、第２電流源と第３電流源とは第２スイッチング素子を介して接続され、第１スイッチング素子と第１電流源との接続点から第１出力を、第２スイッチング素子と第２電流源との接続点から第２出力をそれぞれ取り出す構造を備えることとしたものである。
【発明の効果】
【０００７】
本発明によれば、第１電流源と第２電流源とに流れる電流の総和は、第３電流源に流れる電流値となる。したがって、第１スイッチング素子と第２スイッチング素子とが同時にオン状態となっても、外部負荷容量に対して吐き出される電流と吸い込まれる電流との総和は０となり電荷量に変化が生じないため、出力極性の変化に伴うＤＣレベル変動は生じない。
【０００８】
つまり、本発明に係る小振幅差動インターフェース回路は、低電源電圧動作が可能であり、かつ出力信号のＤＣレベル変動を生じない。また、オフ状態になる電流源が存在せず過渡特性に優れるといった効果や、電流源が４つから３つに減ることによる面積削減効果もある。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００１０】
図１及び図２は、本発明の実施形態に係る小振幅差動インターフェース回路の概略構成を示している。両図において、Ｔは送信回路、Ｉ１は第１電流源、Ｉ２は第２電流源、Ｉ３は第３電流源、ＳＷ１は第１スイッチング素子、ＳＷ２は第２スイッチング素子、Ｖｃ１は第１スイッチング制御電圧、Ｖｃ２は第２スイッチング制御電圧、Ｖｏ１は第１出力、Ｖｏ２は第２出力、ＣＬ１，ＣＬ２は負荷容量、Ｒは受信回路、ＲＬは負荷抵抗、Ｖｉは負荷抵抗ＲＬの両端に生じる電圧である。
【００１１】
図１に示されるような第３電流源Ｉ３が電源（吐き出し）側に接続され、第１電流源Ｉ１及び第２電流源Ｉ２が接地（吸い込み）側に接続される構成と、図２に示されるような第１電流源Ｉ１及び第２電流源Ｉ２が電源（吐き出し）側に接続され、第３電流源Ｉ３が接地（吸い込み）側に接続される構成のいずれも取り得る。
【００１２】
第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２とは、定常状態においてどちらか一方のみが切れた状態となる。第１スイッチング素子ＳＷ１が切れている時には、負荷抵抗ＲＬを介して第１電流源Ｉ１に電流ｉが流れ、第２電流源Ｉ２の電流ｉは送信回路Ｔの内部で第３電流源Ｉ３へ流れる。同様に、第２スイッチング素子ＳＷ２が切れている時には、負荷抵抗ＲＬを介して第２電流源Ｉ２に電流ｉが流れ、第１電流源Ｉ１の電流ｉは送信回路Ｔの内部で第３電流源Ｉ３へ流れる。第１スイッチング素子ＳＷ１が切れている時と第２スイッチング素子ＳＷ２が切れている時とでは負荷抵抗ＲＬに流れる電流の向きが反対となるので、受信回路Ｒは負荷抵抗ＲＬの両端に生じる電圧Ｖｉによって信号の判別を行う。
【００１３】
また、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２とが同時にオン状態となっても、図１及び図２に「Ｉｏｕｔ＝０」で示すように、負荷容量ＣＬ１，ＣＬ２に対して吐き出される電流と吸い込まれる電流との総和は０となり電荷量に変化が生じないため、出力極性の変化に伴うＤＣレベル変動は生じない。
【００１４】
図３は、図１中の送信回路Ｔの詳細構成例を示している。図３において、１００はドライブ回路、２００はスイッチング制御回路、３００は電流制御回路、Ｖｉｎはロジック入力電圧、Ｖｔｈは閾値電圧、Ｓｃ１は第１電流制御信号、Ｓｃ２は第２電流制御信号、Ｓａｍｐは出力振幅値モニタ信号、Ｓｄｃは出力ＤＣレベルモニタ信号である。
【００１５】
図４は、図３中のドライブ回路１００をＣＭＯＳプロセスで形成した例を示している。図４のドライブ回路１００は、前記第１電流源（吸い込み電流源）Ｉ１としてのＮチャネルＭＯＳトランジスタ（第１電流源トランジスタ）１０１と、前記第２電流源（吸い込み電流源）Ｉ２としてのＮチャネルＭＯＳトランジスタ（第２電流源トランジスタ）１０２と、前記第３電流源（吐き出し電流源）Ｉ３としてのＰチャネルＭＯＳトランジスタ（第３電流源トランジスタ）１０３と、前記第１スイッチング素子ＳＷ１としてのＮチャネルＭＯＳトランジスタ１０７と、前記第２スイッチング素子ＳＷ２としてのＮチャネルＭＯＳトランジスタ１０８とに加えて、電流値が可変である可変基準電流源１０９と、カレントミラー回路を構成する第１及び第２のＰチャネルＭＯＳトランジスタ１０４，１０５並びにＮチャネルＭＯＳトランジスタ１０６と、両出力Ｖｏ１，Ｖｏ２の間に直列に挿入されたスイッチ１１２及び抵抗１１３とを備えている。
【００１６】
可変基準電流源１０９は、第１のＰチャネルＭＯＳトランジスタ１０４のドレイン電極と接地との間に接続されており、第１のＰチャネルＭＯＳトランジスタ１０４のドレイン電流を流す。第１のＰチャネルＭＯＳトランジスタ１０４は、可変基準電流源１０９の電流から第３電流源トランジスタ１０３を動作させるためのゲート電圧を生成する。第２のＰチャネルＭＯＳトランジスタ１０５は、ＮチャネルＭＯＳトランジスタ１０６に流す電流を吐き出し電流の電流値から生成する。ＮチャネルＭＯＳトランジスタ１０６は、第１電流源トランジスタ１０１及び第２電流源トランジスタ１０２を動作させるためのゲート電圧を生成する。第３電流源トランジスタ１０３のソース電極は電源に接続されており、ゲート電極は第１のＰチャネルＭＯＳトランジスタ１０４のゲート電極と接続される。第１のＰチャネルＭＯＳトランジスタ１０４のソース電極は電源と、ゲート電極は自身のドレイン電極と接続される。第２のＰチャネルＭＯＳトランジスタ１０５はゲートサイズが可変となっており、ゲート電極が第３電流源トランジスタ１０３のゲート電極と接続されており、ソース電極が電源と、ドレイン電極がＮチャネルＭＯＳトランジスタ１０６のドレイン電極と接続されている。詳細には、第２のＰチャネルＭＯＳトランジスタ１０５は互いに並列接続された複数のＰチャネルＭＯＳトランジスタで構成されており、そのうちのアクティブなトランジスタの数が第２電流制御信号Ｓｃ２により制御されるようになっている。
【００１７】
第１電流源トランジスタ１０１及び第２電流源トランジスタ１０２は、ソース電極が接地され、ゲート電極がＮチャネルＭＯＳトランジスタ１０６のゲート電極と接続され、ドレイン電極がそれぞれ第１スイッチング素子１０７、第２スイッチング素子１０８のソース電極に接続される。第１スイッチング素子１０７のドレイン電極及び第２スイッチング素子１０８のドレイン電極は、ともに第３電流源トランジスタ１０３のドレイン電極に接続される。第１スイッチング素子１０７及び第２スイッチング素子１０８のゲート電極は、それぞれ第１及び第２スイッチング制御電圧Ｖｃ１，Ｖｃ２に接続される。第１出力Ｖｏ１は第１スイッチング素子１０７のソース電極に接続され、第２出力Ｖｏ２は第２スイッチング素子１０８のソース電極に接続されている。また、第１出力Ｖｏ１と第２出力Ｖｏ２との間にはスイッチ１１２と抵抗１１３とを直列に接続したものが挿入される。
【００１８】
図４の構成によれば、スイッチング制御回路２００からの制御信号Ｖｃ１，Ｖｃ２によって第１スイッチング素子１０７と第２スイッチング素子１０８とのいずれがオンするかが決定し、出力される電流の方向が決定する。また、可変基準電流源１０９の電流値を変えることで出力電流値を変化させ、第２のＰチャネルＭＯＳトランジスタ１０５のゲートサイズを変えることで吸い込み電流と吐き出し電流とのバランスを調整する。また、スイッチ１１２がオンすることによって、第１出力Ｖｏ１と第２出力Ｖｏ２との間に抵抗１１３が挿入されることになる。
【００１９】
図４のドライブ回路１００は、第１スイッチング素子１０７と第２スイッチング素子１０８との双方がオン状態になっても出力ＤＣレベルが変動しない。また、出力電流の電流値及びＤＣレベルが調整可能である。しかも、第１及び第２スイッチング素子１０７，１０８として各々ソースフォロア回路を有するので、ミラー効果によるスイッチング速度の低下を防止することができ、高速スイッチングが可能になる。
【００２０】
更に、抵抗１１３と直列に接続されたスイッチ１１２がオンすることで、負荷抵抗ＲＬと並列に抵抗１１３が挿入されることになり、出力端から見た負荷抵抗ＲＬの値を補正できるため、受信側の抵抗値の変動による振幅値の変動を抑えることが可能となる。また、受信側に負荷抵抗ＲＬを持たなくとも電圧出力型の差動インターフェースとしても利用可能になる。
【００２１】
図５は、図３中のスイッチング制御回路２００の内部構成を示している。図５のスイッチング制御回路２００は、ドライブ回路１００の第１及び第２出力Ｖｏ１，Ｖｏ２に接続された２本の抵抗２０１，２０２と、ドライブ回路１００の第１及び第２スイッチング素子１０７，１０８と等価なトランジスタと抵抗とで構成されたソースフォロア回路２０３と、２本の抵抗２０１，２０２による分圧によって作り出された第１及び第２出力Ｖｏ１，Ｖｏ２の中点電圧とソースフォロア回路２０３の出力電圧とを入力とする第１差動増幅器２０６と、ドライブ回路１００へ制御電圧Ｖｃ１，Ｖｃ２を供給する第１差動増幅回路２０８と、この第１差動増幅回路２０８と等価かつ差動入力間をショートした第２差動増幅回路２０９と、第２差動増幅回路２０９の出力と第１差動増幅器２０６の出力とを入力とする第２差動増幅器２０７と、第１差動増幅器２０６の出力電圧を分圧してソースフォロア回路２０３へ供給する２本の抵抗２０４，２０５とで構成される。
【００２２】
ソースフォロア回路２０３のゲート入力は第１差動増幅器２０６の出力を２本の抵抗２０４，２０５とで分圧したものとなっており、第１及び第２差動増幅回路２０８，２０９のバイアス電流は第２差動増幅器２０７の出力で制御されている。第２差動増幅回路２０９の両方の入力及び第１差動増幅回路２０８の一方の入力は共通の閾値電圧Ｖｔｈと接続されており、第１差動増幅回路２０８の他方の入力はロジック入力電圧Ｖｉｎとなっている。つまりロジック入力電圧Ｖｉｎが閾値電圧Ｖｔｈより高いか低いかでドライブ回路１００の第１及び第２スイッチング制御電圧Ｖｃ１，Ｖｃ２が決定され、第１スイッチング素子１０７と第２スイッチング素子１０８とのどちらがオンになるのかが決まる。
【００２３】
両スイッチング制御電圧Ｖｃ１，Ｖｃ２が互いに等しくなる時、これらのスイッチング制御電圧Ｖｃ１，Ｖｃ２は第２差動増幅回路２０９の出力とも等しくなる。第２差動増幅回路２０９の出力電圧は第２差動増幅器２０７によってフィードバック制御されており、その電圧値は第１差動増幅器２０６の出力電圧に等しい。更に、第１差動増幅器２０６の出力電圧は、ソースフォロア回路２０３の出力電圧が第１及び第２出力Ｖｏ１，Ｖｏ２の中点電圧に等しくなるようフィードバック制御されている。
【００２４】
ソースフォロア回路２０３を構成するトランジスタはドライブ回路１００の第１及び第２スイッチング素子１０７，１０８と等価であるので、ソースフォロア回路２０３のゲート電圧は、第１スイッチング素子１０７又は第２スイッチング素子１０８のうちソース電圧が高い方の素子のゲート電圧に対して、出力振幅の半分だけ低い電圧となる。第１差動増幅器２０６の出力電圧は、ソースフォロア回路２０３のゲート電位を２本の抵抗２０４，２０５で構成される分圧回路の、分圧比の逆数倍したものであるので、その電圧が第１スイッチング素子１０７又は第２スイッチング素子１０８のうち、ソース電圧が高い方の素子のゲート電圧よりも高くなるように分圧比を設定しておく。
【００２５】
また、通信しないときのために、第１スイッチング制御電圧Ｖｃ１を強制的にグラウンドレベルにするスイッチ２１０と、第２スイッチング制御電圧Ｖｃ２を強制的にグラウンドレベルにするスイッチ２１１とが接続される。
【００２６】
図５の構成のスイッチング制御回路２００を使用することによって、トランジスタの製造ばらつきや温度変化によって第１及び第２スイッチング素子１０７，１０８のオン状態になる電圧が変化した場合でも、等価なトランジスタで構成されたソースフォロア回路２０３のゲート電位が追従することになり、結果として第１差動増幅器２０６の出力電圧が追従することで、第１スイッチング制御電圧Ｖｃ１と第２スイッチング制御電圧Ｖｃ２とが等しくなった時の電圧値も追従することになり、第１及び第２スイッチング素子１０７，１０８がオン状態になる電圧より一定電圧だけ高い電圧をとり続けることが可能になる。
【００２７】
また、スイッチ２１０，２１１によって、第１及び第２スイッチング素子１０７，１０８の双方をオフ状態にすることが可能である。これにより、通信を行わない時にＤＣレベルが変化することによって、受信側に対して通信回線を使用していないことを伝達することができ、受信回路Ｒをパワーダウンさせることが可能になる。
【００２８】
図６は、図３中の電流制御回路３００の内部構成を示している。図６において、３０１は加算器、３０３，３０４，３０６は減算器、３０２は１／２をかける演算器、３０５は絶対値化の演算器である。
【００２９】
図６の電流制御回路３００は、ドライブ回路１００の第１及び第２出力Ｖｏ１，Ｖｏ２を入力とし、出力ＤＣレベルモニタ信号Ｓｄｃと、出力振幅値モニタ信号Ｓａｍｐと、ドライブ回路１００の可変基準電流源１０９の電流値を調整するための第１電流制御信号Ｓｃ１と、ドライブ回路１００の第２のＰチャネルＭＯＳトランジスタ１０５のゲートサイズを変更するための第２電流制御信号Ｓｃ２とを出力する機能を持つ。
【００３０】
出力ＤＣレベルモニタ信号Ｓｄｃはドライブ回路１００の第１出力Ｖｏ１と第２出力Ｖｏ２との電圧の和を１／２倍したものであり、ＤＣレベル設定値と出力ＤＣレベルモニタ信号Ｓｄｃとの差分を、第２のＰチャネルＭＯＳトランジスタ１０５のゲートサイズを変更する第２電流制御信号Ｓｃ２とする。また、出力振幅値モニタ信号Ｓａｍｐはドライブ回路１００の第１出力Ｖｏ１と第２出力Ｖｏ２との電圧の差をとったものであり、振幅設定値と出力振幅値モニタ信号Ｓａｍｐとの差分を、可変基準電流源１０９の電流値を調整する第１電流制御信号Ｓｃ１として出力する。第１出力Ｖｏ１と第２出力Ｖｏ２との各電圧値の取得、及び加減算等の演算は、ＡＤコンバータ及び演算回路で行うものとする。
【００３１】
図６の構成による電流制御回路３００を使用することにより、出力電流調整が可能になり、なおかつ負荷容量ＣＬ１，ＣＬ２に対して吸い込む電流と吐き出す電流とのバランス調整が可能になるため、出力振幅及びＤＣレベルを変化させることが可能になる。また、送信回路Ｔの自己診断も可能になる。
【００３２】
以上のとおり、本発明によれば、出力極性が変化する過渡状態において第１及び第２スイッチング素子１０７，１０８の双方がオフ状態となることを防止できるため、ＤＣレベルの変動を防ぐことができる。しかも、出力の極性の切り替わる時に、第１及び第２スイッチング素子１０７，１０８が双方ともオン状態になる時間が、オン状態になる制御電圧によらず一定になるため、出力の変化する時の過渡特性を一定に保つことが可能になる。
【００３３】
また、伝送線路のインピーダンスに合わせて負荷抵抗ＲＬの抵抗値を変えた場合においても、その抵抗値に合わせて電流を制御することができるため、最適な振幅値を得ることが可能となる。更に、負荷抵抗ＲＬを受信回路Ｒに内蔵した場合において抵抗値のプロセス変動を吸収することも可能となる。しかも、ＤＣレベルを自在に設定できるので、プロセスのばらつき等によるＤＣレベルの変動を吸収することが可能になる。
【産業上の利用可能性】
【００３４】
本発明に係る小振幅差動インターフェース回路は、低電源電圧で動作し、半導体プロセス変動に対して許容範囲が広いという特徴を有し、半導体デバイス間の高速インターフェースとして有用である。また、高速通信手段を必要とする装置間のインターフェースとしても応用できる。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施形態に係る小振幅差動インターフェース回路の概略図である。
【図２】本発明の第２の実施形態に係る小振幅差動インターフェース回路の概略図である。
【図３】図１中の送信回路の詳細構成例を示すブロック図である。
【図４】図３中のドライブ回路の内部構成を示す回路図である。
【図５】図３中のスイッチング制御回路の内部構成を示す回路図である。
【図６】図３中の電流制御回路の内部構成を示す回路図である。
【符号の説明】
【００３６】
１００  ドライブ回路
１０１  第１電流源トランジスタ
１０２  第２電流源トランジスタ
１０３  第３電流源トランジスタ
１０４，１０５  ＰチャネルＭＯＳトランジスタ
１０６  ＮチャネルＭＯＳトランジスタ
１０７  第１スイッチング素子
１０８  第２スイッチング素子
１０９  可変基準電流源
１１２  スイッチ
１１３  抵抗
２００  スイッチング制御回路
２０１，２０２，２０４，２０５  抵抗
２０３  ソースフォロア回路
２０６，２０７  差動増幅器
２０８，２０９  差動増幅回路
２１０，２１１  スイッチ
３００  電流制御回路
３０１  加算器
３０２，３０５  演算器
３０３，３０４，３０６  減算器
Ｉ１  第１電流源
Ｉ２  第２電流源
Ｉ３  第３電流源
Ｒ  受信回路
Ｓａｍｐ  出力振幅値モニタ信号
Ｓｃ１，Ｓｃ２  電流制御信号
Ｓｄｃ  出力ＤＣレベルモニタ信号
ＳＷ１  第１スイッチング素子
ＳＷ２  第２スイッチング素子
Ｔ  送信回路
Ｖｃ１，Ｖｃ２  スイッチング制御電圧
Ｖｏ１  第１出力
Ｖｏ２  第２出力
【図１】
2005123773.tif 000003
【図２】
2005123773.tif 000004
【図３】
2005123773.tif 000005
【図４】
2005123773.tif 000006
【図５】
2005123773.tif 000007
【図６】
2005123773.tif 000008