(57)【要約】【課題】キャリヤ電波Ｓ1 の周波数に対する制約をなくする。【解決手段】キャリヤ電波Ｓ1 を受信して内部電源Ｖを作る電源部１１と、内部クロックＳc を生成するクロック発生部１２と、メモリ部１４と、メモリ部１４のデータＤを読み出してキャリヤ電波Ｓ1 を負荷変調する出力部１５とを設ける。【選択図】図１
2005173790.tif 000002
【特許請求の範囲】
【請求項１】
外部からのキャリヤ電波を利用して内部電源を作る電源部と、クロック発振回路により内部クロックを生成するクロック発生部と、メモリ部と、該メモリ部のデータをシリアルに読み出し、各データに内部クロックを前置してキャリヤ電波を負荷変調する出力部とを備えてなる識別用のＩＣチップ。
【請求項２】
各データにクロック信号を前置して重畳する外部からの光信号を受光し、光信号から分離するクロック信号に従ってデータをシリアルに読み取り、前記メモリ部に記憶させる書込部を付設することを特徴とする請求項１記載の識別用のＩＣチップ。
【請求項３】
前記書込部は、データのオーバフローを検出して前記メモリ部を書込み不能にブロックすることを特徴とする請求項２記載の識別用のＩＣチップ。
【請求項４】
前記出力部に接続するオンチップアンテナには、外部アンテナを接続するバンプを付設することを特徴とする請求項１ないし請求項３のいずれか記載の識別用のＩＣチップ。
【請求項５】
クロック発振回路により内部クロックを生成し、メモリ部に記憶されているデータをシリアルに読み出し、各データに内部クロックを前置して外部からのキャリヤ電波を負荷変調することを特徴とする識別用のＩＣチップにおけるデータの読出し方法。
【請求項６】
各データにクロック信号を前置して重畳する外部からの光信号を受光し、光信号から分離するクロック信号に従ってデータをシリアルに記憶し、記憶されたデータをメモリ部に書き込んでメモリ部を書込み不能にブロックすることを特徴とする識別用のＩＣチップにおけるデータの書込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、各種の物品や人物等を識別するために用いる無線式の識別用のＩＣチップと、そのデータの読出し方法、書込み方法に関する。
【背景技術】
【０００２】
各種の物品や人物等を識別するために、多様なＩＣカードやＩＣタグが開発され、普及しつつある。ＩＣカードやＩＣタグは、接触形、非接触形があるが、使い勝手の面から、無線式の識別用のＩＣチップを組み込む非接触形が優れている。なお、無線式のＩＣチップは、ＩＣカードやＩＣタグに組み込むに加えて、紙幣などを含む各種の物品に直接組み込んで物品の識別用途に使用することもある。
【０００３】
従来の無線式の識別用のＩＣチップは、内部の電子回路を作動させるために、外部からのキャリヤ電波を利用して電力を供給する（たとえば特許文献１）。すなわち、オンチップアンテナを介して外部のリーダライタからのキャリヤ電波を受信すると、それを整流して内部電源を作るとともに、キャリヤ電波に重畳されているデータを読み取り、必要なデータを無線により発信することができる。
【特許文献１】特開平１０−１４５４４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
かかる従来技術によるときは、外部からのキャリヤ電波は、ＩＣチップの内部電源を作るに加えて、データを重畳する搬送波として使用されているから、重畳されているデータを正確に復調するために、キャリヤ電波の周波数を一定に維持しなければならず、応用範囲が制限されがちであるという問題があった。すなわち、ＩＣチップに搭載するオンチップアンテナの特性は、ＩＣチップを組み込む物品の性状に影響されるため、キャリヤ電波の周波数が固定されると、オンチップアンテナの特性を物品ごとに精密に調節設定して対応させなければならないからである。
【０００５】
そこで、この発明の目的は、かかる従来技術の問題に鑑み、内部クロックをＩＣチップ内で生成することによって、本質的にキャリヤ電波の周波数に制約がなく、極めて応用範囲が広い識別用のＩＣチップと、そのデータの読出し方法、書込み方法を提供することにある。
【課題を解決するための手段】
【０００６】
かかる目的を達成するためのこの出願に係る第１発明の構成は、外部からのキャリヤ電波を利用して内部電源を作る電源部と、クロック発振回路により内部クロックを生成するクロック発生部と、メモリ部と、メモリ部のデータをシリアルに読み出し、各データに内部クロックを前置してキャリヤ電波を負荷変調する出力部とを備えることをその要旨とする。
【０００７】
なお、各データにクロック信号を前置して重畳する外部からの光信号を受光し、光信号から分離するクロック信号に従ってデータをシリアルに読み取り、メモリ部に記憶させる書込部を付設することができ、書込部は、データのオーバフローを検出してメモリ部を書込み不能にブロックすることができる。
【０００８】
また、出力部に接続するオンチップアンテナには、外部アンテナを接続するバンプを付設することができる。
【０００９】
第２発明の構成は、クロック発振回路により内部クロックを生成し、メモリ部に記憶されているデータをシリアルに読み出し、各データに内部クロックを前置して外部からのキャリヤ電波を負荷変調するこことをその要旨とする。
【００１０】
第３発明の構成は、各データにクロック信号を前置して重畳する外部からの光信号を受光し、光信号から分離するクロック信号に従ってデータをシリアルに記憶し、記憶されたデータをメモリ部に書き込んでメモリ部を書込み不能にブロックすることをその要旨とする。
【発明の効果】
【００１１】
かかる第１発明の構成によるときは、電源部は、外部からのキャリヤ電波を利用して内部電源を作り、クロック発生部は、クロック発振回路により独自に内部クロックを生成する。一方、出力部は、メモリ部に記憶されているデータをシリアルに読み出し、各データに内部クロックの所定数のパルスを前置してキャリヤ電波を負荷変調する。そこで、キャリヤ電波を発信する外部のリーダライタは、キャリヤ電波を介してメモリ部からのデータを読み取ることができ、このとき、識別用のＩＣチップ、リーダライタの双方は、キャリヤ電波の周波数に何ら依存するところがない。すなわち、キャリヤ電波は、ＩＣチップの内部電源用の電力を供給するだけであって、その周波数に本質的な制約がない。なお、リーダライタは、負荷変調されたキャリヤ電波から内部クロックを分離してクロック信号とし、クロック信号に従って、キャリヤ電波に含まれるデータをシリアルに読み取ることができる。
【００１２】
書込部は、外部からの光信号に重畳するデータをシリアルに読み取り、メモリ部に記憶させることにより、メモリ部に所定のデータを書き込んで記憶させることができる。なお、このときの光信号には、各データにクロック信号を前置して重畳されているから、書込部は、光信号から分離するクロック信号に従ってデータをシリアルに読み取ることができる。
【００１３】
書込部は、光信号に重畳するデータのオーバフローを検出してメモリ部を書込み不能にブロックすることにより、以後の追加書込みを禁止してメモリ部のデータの改変を防止することができる。なお、メモリ部を書込み不能にする手段としては、光信号のデータを読み取るシフトレジスタの前段側にゲート回路を設け、このゲート回路をハードウェア的にブロックして閉じてもよく、メモリ部に使用する不揮発性メモリをヒューズメモリとして、ヒューズメモリをハードウェア的に書込み不能にブロックしてもよく、これらの両者を併用してもよい。なお、前者によれば、メモリ部に使用する不揮発性メモリとして、たとえば再書込み可能なフラッシュメモリを使用することも可能である。
【００１４】
外部アンテナを接続するバンプをオンチップアンテナに付設すれば、外部アンテナを介してオンチップアンテナの特性を容易に向上させ、識別用のＩＣチップの交信距離を大きくして応用範囲を一層拡大することができる。
【００１５】
第２発明の構成によるときは、第１発明のクロック発生部、メモリ部、出力部の動作を実現することができ、第３発明の構成によるときは、第１発明のメモリ部、書込部の動作を実現することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を以って発明の実施の形態を説明する。
【００１７】
識別用のＩＣチップ１０は、無線式であって、電源部１１、クロック発生部１２、書込部１３、メモリ部１４、出力部１５を備えてなる（図１）。
【００１８】
電源部１１の入力側、出力部１５の出力側は、それぞれオンチップアンテナＡに共通に接続されている。なお、オンチップアンテナＡには、外部アンテナＡo を接続するためのバンプＢが付設されている。オンチップアンテナＡ、外部アンテナＡo には、それぞれ外部の図示しないリーダライタからのキャリヤ電波Ｓ1 が到達するものとする。
【００１９】
電源部１１の出力は、内部電源Ｖとして、ＩＣチップ１０内の各部に給電されている。クロック発生部１２の出力は、内部クロックＳc として、出力部１５に入力されている。書込部１３の出力は、メモリ部１４を介して出力部１５に接続されている。書込部１３には、外部の図示しないリーダライタからの光信号Ｓ2 が到達するものとする。
【００２０】
オンチップアンテナＡには、共振用のコンデンサＣが並列接続されており（図２）、オンチップアンテナＡの一端は、接地されている。なお、オンチップアンテナＡには、接続用のバンプＢ、Ｂを介して外部アンテナＡo を付加して接続することができ、外部アンテナＡo にも、共振用のコンデンサＣo が並列接続されている。ただし、オンチップアンテナＡ、外部アンテナＡo の非接地側の一端は、電源部１１、出力部１５に個別に導かれている。
【００２１】
電源部１１において、オンチップアンテナＡ、外部アンテナＡo の非接地側の一端は、それぞれ整流用のダイオードＤ1 を介して共通に接続されている。ダイオードＤ1 、Ｄ1 の出力側には、平滑用のコンデンサＣ1 が接続され、内部電源Ｖが出力されている。
【００２２】
クロック発生部１２は、クロック発振回路１２ａに対し、分周回路１２ｂ、モノマルチバイブレータ１２ｃを付設して構成されている。クロック発振回路１２ａの出力は、内部クロックＳc として、また、分周回路１２ｂの出力は、分周クロックＳc1として、それぞれ出力部１５のセレクタ１５ｂに個別に分岐入力されており、モノマルチバイブレータ１２ｃの出力は、タイミングクロックＳc2として、出力部１５のレジスタ１５ａに入力されている。
【００２３】
書込部１３は、外部のリーダライタからの光信号Ｓ2 を受光する受光素子ＰＤに対し、増幅器１３ａ、ゲート回路１３ｂ、分離回路１３ｃ、シフトレジスタ１３ｄ、オーバフロー検出回路１３ｅをこの順に縦続して構成されている。分離回路１３ｃの別の出力は、シフトレジスタ１３ｄ、オーバフロー検出回路１３ｅに分岐接続されており、オーバフロー検出回路１３ｅの出力は、ゲート回路１３ｂの他、メモリ部１４のメモリ１４ａに個別に接続されている。なお、受光素子ＰＤは、たとえばフォトダイオードまたはフォトトランジスタである。
【００２４】
シフトレジスタ１３ｄの別の出力は、メモリ１４ａに接続され、メモリ１４ａの出力は、出力部１５のレジスタ１５ａに接続されている。レジスタ１５ａの出力は、セレクタ１５ｂを介して、たとえばＦＥＴのようなスイッチング素子Ｔのゲートに接続されており、スイッチング素子Ｔのカソード側は接地され、アノード側は、個別の抵抗Ｒ5 、Ｒ5 を介し、オンチップアンテナＡ、外部アンテナＡo の非接地側の一端に接続されている。
【００２５】
書込部１３の分離回路１３ｃは、受光素子ＰＤ、増幅器１３ａ、ゲート回路１３ｂを介して到達する外部からの光信号Ｓ2 と同一波形の電気信号Ｓ2aを適切に信号処理することにより、光信号Ｓ2 に重畳されているクロック信号ＣＬを分離して出力する。
【００２６】
分離回路１３ｃの構成は、たとえば図３（Ａ）のとおりである。分離回路１３ｃは、直列コンデンサＣ1a、波形整形回路１３ｃ1 、積分回路１３ｃ2 、波形整形回路１３ｃ3 、ゲート回路１３ｃ4 を縦続するクロック信号ＣＬ側の分枝と、直列コンデンサＣ1b、検波回路１３ｃ5 、波形整形回路１３ｃ6 を縦続するデータ信号Ｄa 側の分枝とを備えている。なお、ゲート回路１３ｃ4 は、ＮＡＮＤゲートをフリップフロップ形に組み合わせ、図３（Ｂ）の真理値表に従って動作する。
【００２７】
ＩＣチップ１０は、たとえば０．５mm角のシリコンチップとして形成することができる（図４）。ただし、図４（Ｂ）は、同図（Ａ）のＸ−Ｘ線矢視相当断面図である。
【００２８】
ＩＣチップ１０は、シリコンベース２１上に必要な集積回路２２を形成し、たとえばポリイミドからなる絶縁層２３をシリコンベース２１の上面に付設した上、絶縁層２３上にオンチップアンテナＡ、バンプＢ、Ｂを形成して構成されている。ただし、オンチップアンテナＡは、キャリヤ電波Ｓ1 の代表周波数２．４５GHz 帯用として好適な３巻のループアンテナが例示されており、絶縁層２３上に金属メッキ層として形成されている。また、絶縁層２３の一部には、集積回路２２に含まれる受光素子ＰＤに光信号Ｓ2 を効率よく到達させるために、凸レンズ状の透光部２４が形成されている。
【００２９】
かかるＩＣチップ１０の作動は、次のとおりである。
【００３０】
メモリ部１４のメモリ１４ａにデータが書き込まれていないとき、外部のリーダライタからのキャリヤ電波Ｓ1 がオンチップアンテナＡ、外部アンテナＡo の一方または双方に到達すると（図５の最上段）、電源部１１は、ダイオードＤ1 、Ｄ1 を介してキャリヤ電波Ｓ1 を整流し、内部電源Ｖを作ることができる。なお、キャリヤ電波Ｓ1 は、周波数１０MHz 〜７０GHz 程度の無変調波である。そこで、クロック発生部１２は、内部電源Ｖによって作動し、クロック発振回路１２ａは、付属の分周回路１２ｂ、モノマルチバイブレータ１２ｃとともに、内部クロックＳc 、分周クロックＳc1、タイミングクロックＳc2の各信号を生成して出力部１５に出力することができる。
【００３１】
つづいて、各データＤにクロック信号ＣＬを前置して重畳する光信号Ｓ2 を外部のリーダライタから書込部１３の受光素子ＰＤに入光させる（図６の最上段）。ただし、光信号Ｓ2 は、赤外線光とし、たとえばクロック信号ＣＬの部分の副搬送周波数ｆc ≧５００kHz とし、データＤ＝１の部分の副搬送周波数ｆd ≦ｆc ／１０とすることが好ましい。また、データＤ＝０の部分は、光信号Ｓ2 を消滅させるものとする。光信号Ｓ2 は、書込部１３の増幅器１３ａ、ゲート回路１３ｂを経て、光信号Ｓ2 と同一波形の電気信号Ｓ2aとして分離回路１３ｃに到達する。
【００３２】
そこで、図３（Ａ）の分離回路１３ｃのデータ信号Ｄa 側の分枝では、直列コンデンサＣ1bを介して電気信号Ｓ2aの直流分をカットし、出力側に図示しない平滑コンデンサを有する検波回路１３ｃ5 を介して検波する結果、光信号Ｓ2 のクロック信号ＣＬの部分、データＤ＝１の部分に対してＨレベル、データＤ＝０の部分に対してＬレベルをとる電気信号Ｓ2bが得られ（図６の第２段）、コンパレータを含む波形整形回路１３ｃ6 を介して電気信号Ｓ2bを波形整形することにより、データ信号Ｄa を作ることができる（同図の第３段）。ただし、電気信号Ｓ2bは、光信号Ｓ2 のデータＤ＝１の部分に対し、脈動する交流成分を含んでいる。
【００３３】
一方、分離回路１３ｃのクロック信号ＣＬ側の分枝では、直列コンデンサＣ1a、波形整形回路１３ｃ1 、積分回路１３ｃ2 を経由させることにより、光信号Ｓ2 のデータＤ＝１の部分に対し、積分回路１３ｃ2 の積分時定数に応じて漸増する電気信号Ｓ2cを作り（図６の第４段）、コンパレータを含む波形整形回路１３ｃ3 を介し、光信号Ｓ2 のデータＤ＝１の部分に対してのみＨレベルとなる電気信号Ｓ2dに変換することができる（同図の第５段）。なお、電気信号Ｓ2cは、光信号Ｓ2 のクロック信号ＣＬの部分に対し、積分回路１３ｃ2 の時定数が十分長いため、波形整形回路１３ｃ3 を通過しない微少な振動成分を含んでいる。
【００３４】
クロック信号ＣＬ側の分枝の最終段のゲート回路１３ｃ4 は、以上のようにして作られるデータ信号Ｄa 、電気信号Ｓ2dを入力すると、図３（Ｂ）の真理値表に従い、クロック信号ＣＬを分離して出力することができる（図６の最下段）。なお、クロック信号ＣＬの立上りは、ゲート回路１３ｃ4 により、電気信号Ｓ2dの立上り、データ信号Ｄa の立下りが条件となっている。よって、書込部１３のシフトレジスタ１３ｄは、分離回路１３ｃからのクロック信号ＣＬの立上りごとに、クロック信号ＣＬに従って分離回路１３ｃからのデータ信号Ｄa を読み取ることにより、光信号Ｓ2 のデータＤをシリアルに読み取り、記憶することができる。
【００３５】
シフトレジスタ１３ｄは、所定量のデータＤを記憶すると、オーバフロー信号Ｓf を発生する。そこで、オーバフロー検出回路１３ｅは、メモリ部１４のメモリ１４ａに対して書込信号Ｓw を送出し、シフトレジスタ１３ｄ内のデータＤをメモリ１４ａに書き込んで記憶させるとともに、ゲート回路１３ｂにゲート信号Ｓg を送出し、ゲート回路１３ｂを閉じて以後の電気信号Ｓ2aの出力を阻止することができる。すなわち、メモリ部１４のメモリ１４ａは、ゲート回路１３ｂを介し、書込み不能にブロックされる。なお、メモリ１４ａは、不揮発性メモリであり、外部からのキャリヤ電波Ｓ1 が消失して内部電源Ｖが喪失しても、内部のデータＤをそのまま保持して待機する。
【００３６】
次に、外部からのキャリヤ電波Ｓ1 がオンチップアンテナＡ、外部アンテナＡo に到達すると（図５）、出力部１５のレジスタ１５ａは、クロック発生部１２からのタイミングクロックＳc2に従ってメモリ１４ａ内のデータＤをシリアルに読み出し、セレクタ１５ｂに送出する。なお、クロック発生部１２の分周回路１２ｂは、クロック発振回路１２ａからの内部クロックＳc を数分の１ないし数１０分の１に分周して分周クロックＳc1を作り、モノマルチバイブレータ１２ｃは、分周クロックＳc1の立下りに対応してタイミングクロックＳc2を作るものとする（同図の第２〜４段）。
【００３７】
一方、セレクタ１５ｂは、分周クロックＳc1がＬレベルのとき、内部クロックＳc をそのまま出力し、分周クロックＳc1がＨレベルのとき、レジスタ１５ａからのデータＤを出力するように作動し、データ信号Ｄb を作ってスイッチング素子Ｔに送出する（図５の第６段）。そこで、セレクタ１５ｂは、データ信号Ｄb に従ってスイッチング素子Ｔを開閉することができる。
【００３８】
スイッチング素子Ｔは、抵抗Ｒ5 、Ｒ5 を介してオンチップアンテナＡ、外部アンテナＡo の負荷インピーダンスを変動させ、データ信号Ｄb に従ってキャリヤ電波Ｓ1 を負荷変調する（図５の最下段）。そこで、リーダライタは、キャリヤ電波Ｓ1 を介してメモリ１４ａ内のデータＤを読み取ることができる。負荷変調されたキャリヤ電波Ｓ1 は、各データＤごとに内部クロックＳc の所定数のパルスを前置する信号波形となっているからである。
【００３９】
リーダライタは、たとえば書込部１３の分離回路１３ｃに類似する復調回路３０を利用して、負荷変調されたキャリヤ電波Ｓ1 に含まれる各データＤを読み取ることができる（図７）。復調回路３０は、検波回路３１に対し、直列コンデンサＣ2 、増幅器３２、積分回路３３、波形整形回路３４を縦続するクロック信号ＣＬ1 側の分枝と、波形整形回路３５だけのデータ信号Ｄa1側の分枝とを接続して構成されている。
【００４０】
検波回路３１の出力には、キャリヤ電波Ｓ1 を検波することにより、分離回路１３ｃの電気信号Ｓ2bと類似の電気信号Ｓ1aが得られ（図８の第２段）、それを波形整形してデータ信号Ｄa1が得られる（同図の第３段）。一方、増幅器３２の出力側には、電気信号Ｓ1aの交流成分を増幅して電気信号Ｓ1bが得られ（同図の第４段）、積分回路３３の出力側には、分離回路１３ｃの電気信号Ｓ2cと類似の電気信号Ｓ1cが得られる（同図の第５段）。そこで、コンパレータを含む波形整形回路３４の出力側には、クロック信号ＣＬ1 が得られ、クロック信号ＣＬ1 の各立上りに対応してデータ信号Ｄa1を読み取ることにより、キャリヤ電波Ｓ1 に含まれる各データＤをシリアルに読み取ることができる。ただし、図８は、各信号波形を単なる模式図として図示している。
【００４１】
以上の説明において、外部アンテナＡo は、必要に応じて使用すればよい。そこで、オンチップアンテナＡのみを使用すると、キャリヤ電波Ｓ1 の周波数がオンチップアンテナＡの共振周波数の近傍に限定されることになるが、このときのリーダライタは、キャリヤ電波Ｓ1 の周波数をスイープさせ、最適の周波数によりデータＤの読出しを実行するように構成してもよい。
【００４２】
また、ゲート回路１３ｂは、たとえばゲート信号Ｓg によって溶断するヒューズを組み込み、ゲート信号Ｓg によりヒューズを溶断させてゲート回路１３ｂをハードウェア的に閉じ、再び開くことがないように構成するとよい。このときのメモリ１４ａは、ゲート回路１３ｂを介して確実にブロックされるため、再書込み可能なフラッシュメモリであってもよい。ただし、メモリ１４ａは、記憶中のデータＤの改変が生じないように、再書込み不能なフラッシュメモリ、ヒューズメモリ、アンチヒューズメモリなどを使用することが好ましい。
【図面の簡単な説明】
【００４３】
【図１】全体構成ブロック系統図
【図２】詳細ブロック系統図
【図３】図２の要部ブロック説明図
【図４】全体構成模式説明図
【図５】動作説明線図（１）
【図６】動作説明線図（２）
【図７】リーダライタの要部ブロック系統図
【図８】動作説明線図（３）
【符号の説明】
【００４４】
Ａ…オンチップアンテナ
Ａo …外部アンテナ
Ｂ…バンプ
Ｖ…内部電源
Ｄ…データ
Ｓ1 …キャリヤ電波
Ｓ2 …光信号
Ｓc …内部クロック
ＣＬ…クロック信号
１１…電源部
１２…クロック発生部
１２ａ…クロック発振回路
１３…書込部
１４…メモリ部
１５…出力部
特許出願人          株式会社  エフ・イー・シー
代理人  弁理士                  松  田  忠  秋
【図１】
2005173790.tif 000003
【図２】
2005173790.tif 000004
【図３】
2005173790.tif 000005
【図４】
2005173790.tif 000006
【図５】
2005173790.tif 000007
【図６】
2005173790.tif 000008
【図７】
2005173790.tif 000009
【図８】
2005173790.tif 000010