(57)【要約】【課題】  入力電圧の高電位レベルと低電位レベルの両方をシフトし、しかも、素子数を少なくして構造を簡単にし、微細化及び高耐圧化を容易にする。【解決手段】  ＋５Ｖ電源と０Ｖ電源とに接続されるＣＭＯＳインバータ１１は、入力信号に応じて、＋５ＶをＨレベルとし０ＶをＬレベルとする出力電圧を得る。＋１５Ｖ電源と０Ｖ電源とに接続される単一チャネルＭＯＳインバータ１２は、ＣＭＯＳインバータ１１の出力電圧に応じて、＋１５ＶをＨレベルとし０ＶをＬレベルとする出力電圧を得る。＋１５Ｖ電源と−１５Ｖ電源とに接続される単一チャネルＭＯＳインバータ１３は、＋１５ＶをＨレベルとし−１５ＶをＬレベルとする出力電圧を得る。インバータ１２は、駆動素子としてＮＭＯＳトランジスタＱ４を有する。インバータ１３は、駆動素子として逆導電型のＰＭＯＳトランジスタＱ５を有する。【選択図】  図１
2005184405.tif 000002
【特許請求の範囲】
【請求項１】
第１の高電位電源と第１の低電位電源とに接続されるＣＭＯＳインバータを含み、入力信号に応じて前記第１の高電位電源の電圧レベル又はこれに近い電圧レベルをＨレベルとし前記第１の低電位電源の電圧レベル又はこれに近い電圧レベルをＬレベルとする出力電圧を得る第１の回路部と、
前記第１の高電位電源の電圧レベルよりも高い第２の高電位電源と前記第１の低電位電源とに接続される第１の単一チャネルＭＯＳインバータを含み、前記第１の回路部の出力電圧に応じて、前記第２の高電位電源の電圧レベル又はこれに近い電圧レベルをＨレベルとし前記第１の低電位電源の電圧レベル又はこれに近い電圧レベルをＬレベルとする出力電圧を得る第２の回路部と、
前記第２の高電位電源と前記第１の低電位電源の電圧レベルよりも低い第２の低電位電源とに接続される第２の単一チャネルＭＯＳインバータを含み、前記第２の回路部の出力電圧に応じて、前記第２の高電位電源の電圧レベル又はこれに近い電圧レベルをＨレベルとし前記第２の低電位電源の電圧レベル又はこれに近い電圧レベルをＬレベルとする出力電圧を得る第３の回路部と、
を備え、
前記第１の単一チャネルＭＯＳインバータは、駆動素子としてＮＭＯＳトランジスタを有し、
前記第２の単一チャネルＭＯＳインバータは、駆動素子としてＰＭＯＳトランジスタを有することを特徴とするレベルシフト回路。
【請求項２】
当該レベルシフト回路の出力電圧を前記入力信号と同一論理の電圧にするためのインバータを含む第４の回路部を、更に備えたことを特徴とする請求項１記載のレベルシフト回路。
【請求項３】
前記第４の回路部に含まれる前記インバータは、前記第２の高電位電源と前記第２の低電位電源とに接続され、
前記第４の回路部は、前記第３の回路部の出力電圧に応じて、前記第２の高電位電源の電圧レベル又はこれに近い電圧レベルをＨレベルとし前記第２の低電位電源の電圧レベル又はこれに近い電圧レベルをＬレベルとする出力電圧を取得し、
前記第４の回路部に含まれる前記インバータは、駆動素子としてＰＭＯＳトランジスタを有する第３の単一チャネルＭＯＳインバータであることを特徴とする請求項２記載のレベルシフト回路。
【請求項４】
前記各回路部が同一の半導体基板に設けられたことを特徴とする請求項１乃至３のいずれかに記載のレベルシフト回路。
【請求項５】
前記ＣＭＯＳインバータに含まれるＮＭＯＳトランジスタのドレイン及びソース、並びに、前記第１の単一チャネルＭＯＳインバータに含まれるＮＭＯＳトランジスタのソース及びドレインは、同一のＰ型半導体領域中に配置され、
前記ＣＭＯＳインバータに含まれるＰＭＯＳトランジスタのドレイン及びソースは、第１のＮ型ウエル中に配置され、
前記第２の単一チャネルＭＯＳインバータに含まれるＰＭＯＳトランジスタのドレイン及びソースは、前記第１のＮ型ウエルとは異なる第２のＮ型ウエル中に配置されたことを特徴とする請求項４記載のレベルシフト回路。
【請求項６】
固定部と該固定部に対して移動し得るように設けられた可動部とを有するマイクロアクチュエータと、前記マイクロアクチュエータを制御する制御手段と、を備え、
前記固定部は第１の電極部を有し、
前記可動部は、前記第１の電極部との間の電圧により静電力を生じ得る第２の電極部を有し、
前記制御手段は、前記請求項１乃至５のいずれかに記載のレベルシフト回路を含み、該レベルシフト回路の出力電圧に基づいて前記第１及び第２の電極部間に所望の電圧を供給することを特徴とするマイクロアクチュエータ装置。
【請求項７】
請求項６記載のマイクロアクチュエータ装置と、前記マイクロアクチュエータの前記可動部に設けられたミラーと、を備えたことを特徴とする光スイッチシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の電圧値を変換して別の電圧値にして出力するレベルシフト回路、並びに、これを用いたアクチュエータ装置及び光スイッチシステムに関するものである。
【背景技術】
【０００２】
下記特許文献１には、１チップのＩＣにモノリシック化された回路によって入力電圧の高電位レベルと低電位レベルの両方をシフトすることができるレベルシフト回路が、開示されている。
【０００３】
この従来のレベルシフト回路は、初段回路部と、第１の中段回路部と、第２の中段回路部と、終段回路部とを備え、１チップの半導体集積回路にモノリシック化されている。前記初段回路部は、第１の高電位電源（＋５Ｖ）と第１の低電位電源（０Ｖ）とに接続されるインバータを含み、入力信号に応答して前記第１の高電位電源の電圧レベル（＋５Ｖ）をＨレベルとし前記第１の低電位電源の電圧レベル（０Ｖ）をＬレベルとする出力電圧を得る。前記第１の中段回路部は、前記第１の高電位電源（＋５Ｖ）と前記第１の低電位電源の電圧レベル（０Ｖ）よりも低い第２の低電位電源（−１０Ｖ）とに接続されるインバータを含み、前記初段回路部の出力電圧に応答して前記入力信号と逆論理の出力電圧であって、前記第１の高電位電源の電圧レベル（＋５Ｖ）をＨレベルとし前記第２の低電位電源の電圧レベル（−１０Ｖ）をＬレベルとする出力電圧を得る。第２の中段回路部は、前記第１の高電位電源の電圧レベル（＋５Ｖ）よりも高い第２の高電位電源（＋１０Ｖ）と前記第１の低電位電源（０Ｖ）とに接続されるインバータを含み、前記初段回路部の出力電圧に応答して前記入力信号と逆論理の出力電圧であって、前記第２の高電位電源（＋１０Ｖ）の電圧レベルをＨレベルとし前記第１の低電位電源の電圧レベル（０Ｖ）をＬレベルとする出力電圧を得る。前記終段回路部は、前記第２の高電位電源（＋１０Ｖ）と前記第２の低電位電源（−１０Ｖ）とに接続されるインバータを含み、前記第１の中段回路部の出力電圧と前記第２の中段回路部の出力電圧に応答して前記入力信号と同一論理の出力電圧であって、前記第２の高電位電源の電圧レベル（＋１０Ｖ）をＨレベルとし前記第２の低電位電源の電圧レベル（−１０Ｖ）をＬレベルとする出力電圧を得る。
【０００４】
ところで、マイクロマシニング技術の進展に伴い、種々の分野においてアクチュエータの重要性が高まっている。マイクロアクチュエータが用いられている分野の一例として、例えば、光通信などに利用され光路を切り替える光スイッチを挙げることができる。このような光スイッチの一例として、例えば、下記特許文献２，３に開示された光スイッチを挙げることができる。
【０００５】
特許文献２，３に開示された各光スイッチにおいて採用されているマイクロミラーを移動させる各マイクロアクチュエータは、固定部に対して移動可能にされた可動部を有し、バネ力にて可動部が上方位置（マイクロミラーが入射光を反射させる位置）に復帰するように構成されている。そして、固定部に第１の電極部（固定電極）が配置され、可動部に第２の電極部（可動電極）が配置されている。第１及び第２の電極部間に電圧を印加して両者の間に静電力を発生させることで、可動部が下方位置（マイクロミラーが入射光をそのまま通過させる位置）に移動されて保持される。第１及び第２の電極部間への電圧の印加を停止すると、バネ力により可動部が上方位置に復帰する。
【特許文献１】特許第２５４４８１５号公報
【特許文献２】特開２００１−４２２３３号公報
【特許文献３】特開２００３−３３４７９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示されたレベルシフト回路では、中段に２つの回路部（第１及び第２の中段回路部）を有するので、ＭＯＳトランジスタ等の素子を多数必要としていた。このため、微細化が困難であり、また、製造時の歩留まりが低下していた。
【０００７】
また、レベルシフト回路は、用途によっては、入力電圧の高電位レベルと低電位レベルとの差が比較的大きいことが要求される場合がある。このような場合、当該レベルシフト回路は、高耐圧であることが要求される。例えば、特許文献２，３に開示されている光スイッチで採用されているような静電力を利用するマイクロアクチュエータを制御するために、レベルシフト回路を用いて可動電極と固定電極との間に電圧を供給する場合、当該電圧は比較的大きいことが要求されるので、当該レベルシフト回路は比較的高い耐圧を有することが要求される。
【０００８】
さらに、レベルシフト回路は、一般的な半導体装置と同様に、構造が簡単で製造が容易であることが要求される。
【０００９】
本発明は、このような事情に鑑みてなされたもので、入力電圧の高電位レベルと低電位レベルの両方をシフトすることができ、しかも、素子数が少なくてすむとともに構造が簡単で、微細化及び高耐圧化が容易であるとともに、容易に製造することができるレベルシフト回路、並びに、これを用いたマイクロアクチュエータ及び光スイッチを提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記課題を解決するため、本発明の第１の態様によるレベルシフト回路は、（ａ）第１の高電位電源と第１の低電位電源とに接続されるＣＭＯＳインバータを含み、入力信号に応じて前記第１の高電位電源の電圧レベル又はこれに近い電圧レベルをＨレベルとし前記第１の低電位電源の電圧レベル又はこれに近い電圧レベルをＬレベルとする出力電圧を得る第１の回路部と、（ｂ）前記第１の高電位電源の電圧レベルよりも高い第２の高電位電源と前記第１の低電位電源とに接続される第１の単一チャネルＭＯＳインバータを含み、前記第１の回路部の出力電圧に応じて、前記第２の高電位電源の電圧レベル又はこれに近い電圧レベルをＨレベルとし前記第１の低電位電源の電圧レベル又はこれに近い電圧レベルをＬレベルとする出力電圧を得る第２の回路部と、（ｃ）前記第２の高電位電源と前記第１の低電位電源の電圧レベルよりも低い第２の低電位電源とに接続される第２の単一チャネルＭＯＳインバータを含み、前記第２の回路部の出力電圧に応じて、前記第２の高電位電源の電圧レベル又はこれに近い電圧レベルをＨレベルとし前記第２の低電位電源の電圧レベル又はこれに近い電圧レベルをＬレベルとする出力電圧を得る第３の回路部と、を備えものである。そして、前記第１の単一チャネルＭＯＳインバータは、駆動素子としてＮＭＯＳトランジスタを有し、前記第２の単一チャネルＭＯＳインバータは、駆動素子としてＰＭＯＳトランジスタを有する。
【００１１】
本発明の第２の態様によるレベルシフト回路は、前記第１の態様において、当該レベルシフト回路の出力電圧を前記入力信号と同一論理の電圧にするためのインバータを含む第４の回路部を、更に備えたものである。
【００１２】
本発明の第３の態様によるレベルシフト回路は、前記第２の態様において、前記第４の回路部に含まれる前記インバータは、前記第２の高電位電源と前記第２の低電位電源とに接続され、前記第４の回路部は、前記第３の回路部の出力電圧に応じて、前記第２の高電位電源の電圧レベル又はこれに近い電圧レベルをＨレベルとし前記第２の低電位電源の電圧レベル又はこれに近い電圧レベルをＬレベルとする出力電圧を取得し、前記第４の回路部に含まれる前記インバータは、駆動素子としてＰＭＯＳトランジスタを有する第３の単一チャネルＭＯＳインバータであるものである。
【００１３】
本発明の第４の態様によるレベルシフト回路は、前記第１乃至第３のいずれかの態様において、前記各回路部が同一の半導体基板に設けられたものである。
【００１４】
本発明の第５の態様によるレベルシフト回路は、前記第４の態様において、前記ＣＭＯＳインバータに含まれるＮＭＯＳトランジスタのドレイン及びソース、並びに、前記第１の単一チャネルＭＯＳインバータに含まれるＮＭＯＳトランジスタのソース及びドレインは、同一のＰ型半導体領域中に配置され、前記ＣＭＯＳインバータに含まれるＰＭＯＳトランジスタのドレイン及びソースは、第１のＮ型ウエル中に配置され、前記第２の単一チャネルＭＯＳインバータに含まれるＰＭＯＳトランジスタのドレイン及びソースは、前記第１のＮ型ウエルとは異なる第２のＮ型ウエル中に配置されたものである。前記第１のＮ型ウエルと前記第２のＮ型ウエルとは、同一プロセスで同時に形成することができる。両者を同時に形成すると、製造工程を簡略化することができるので、好ましい。
【００１５】
本発明の第６の態様によるマイクロアクチュエータ装置は、固定部と該固定部に対して移動し得るように設けられた可動部とを有するマイクロアクチュエータと、前記マイクロアクチュエータを制御する制御手段と、を備え、前記固定部は第１の電極部を有し、前記可動部は、前記第１の電極部との間の電圧により静電力を生じ得る第２の電極部を有し、前記制御手段は、前記第１乃至第５のいずれかの態様によるレベルシフト回路を含み、該レベルシフト回路の出力電圧に基づいて前記第１及び第２の電極部間に所望の電圧を供給するものである。
【００１６】
本発明の第７の態様による光スイッチシステムは、前記第６の態様によるマイクロアクチュエータ装置と、前記マイクロアクチュエータの前記可動部に設けられたミラーと、を備えたものである。
【発明の効果】
【００１７】
以下に説明するように、本発明によれば、入力電圧の高電位レベルと低電位レベルの両方をシフトすることができ、しかも、素子数が少なくてすむとともに構造が簡単で、微細化及び高耐圧化が容易であるとともに、容易に製造することができるレベルシフト回路、並びに、これを用いたマイクロアクチュエータ及び光スイッチシステムを提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明によるレベルシフト回路、並びに、これを用いたアクチュエータ装置及び光スイッチシステムについて、図面を参照して説明する。
【００１９】
［第１の実施の形態］
【００２０】
図１は、本発明の第１の実施の形態によるレベルシフト回路を示す電気回路図である。
【００２１】
本実施の形態によるレベルシフト回路は、図１に示すように、入力信号として０Ｖ〜＋５Ｖの入力電圧を受ける入力端子１と、レベルシフト後の出力信号として＋１５Ｖ〜−１５Ｖの出力電圧を出力する出力端子２と、ＣＭＯＳインバータ１１を含む第１の回路部Ａと、第１の単一チャネルＭＯＳインバータ１２を含む第２の回路部Ｂと、第２の単一チャネルＭＯＳインバータ１３を含む第３の回路部Ｃと、を備えている。
【００２２】
本実施の形態では、第１の回路部Ａは、１つのＣＭＯＳインバータ１１で構成されている。ＣＭＯＳインバータ１１は、ＰＭＯＳトランジスタＱ１と、ＮＭＯＳトランジスタＱ２とから構成されている。
【００２３】
ＰＭＯＳトランジスタＱ１のソースは、＋５Ｖの高電位電源（第１の高電位電源）３に接続される。ＰＭＯＳトランジスタＱ１のドレインは、ＮＭＯＳトランジスタＱ２のドレインに接続されている。ＮＭＯＳトランジスタＱ２のソースは、０Ｖの低電位電源（第１の低電位電源）４に接続される（すなわち、接地される）。ＰＭＯＳトランジスタＱ１のゲート及びＮＭＯＳトランジスタＱ２のゲートは、入力端子１に接続されている。ＰＭＯＳトランジスタＱ１のドレインとＮＭＯＳトランジスタＱ２のドレインとの接続中点は、ＣＭＯＳインバータ１１の出力端子（本実施の形態では、第１の回路部Ａの出力端子）となっており、第２の回路部Ｂの後述するＮＭＯＳトランジスタＱ４のゲート（本実施の形態では、第２の回路部Ｂの入力端子）に接続されている。ＰＭＯＳトランジスタＱ１のゲート対向領域（チャネルを構成する領域）は、＋５Ｖの高電位電源３に接続されている。ＮＭＯＳトランジスタＱ２のゲート対向領域は、０Ｖの低電位電源４に接続される。例えば、ＰＭＯＳトランジスタＱ１の閾値は−１．５Ｖ、ＮＭＯＳトランジスタＱ２の閾値は＋１．５Ｖに設定されている。
【００２４】
本実施の形態では、第２の回路部Ｂは、１つの単一チャネルＭＯＳインバータ１２で構成されている。単一チャネルＭＯＳインバータ１２は、負荷としてのディプレッション型ＮＭＯＳトランジスタＱ３と、駆動素子としてのエンハンストメント型ＮＭＯＳトランジスタＱ４とから構成されている。もっとも、単一チャネルＭＯＳインバータ１２では、負荷として、ディプレッション型ＮＭＯＳトランジスタＱ３に代えて、エンハンストメント型ＮＭＯＳトランジスタ又は抵抗を用いてもよい。
【００２５】
ＮＭＯＳトランジスタＱ３のドレインは、＋１５Ｖの高電位電源（第２の高電位電源）５に接続される。ＮＭＯＳトランジスタＱ３のソースは、ＮＭＯＳトランジスタＱ４のドレインに接続されている。ＮＭＯＳトランジスタＱ４のソースは、０Ｖの低電位電源（第１の低電位電源）４に接続される。ＮＭＯＳトランジスタＱ３のゲートは、ＮＭＯＳトランジスタＱ３のソースとＮＭＯＳトランジスタＱ４のドレインとの接続中点に接続されている。ＮＭＯＳトランジスタＱ４のゲートは、単一チャネルＭＯＳインバータ１２の入力端子（本実施の形態では、第２の回路部Ｂの入力端子）となっており、前述したように第１の回路部Ａの出力端子に接続されている。ＮＭＯＳトランジスタＱ３のソースとＮＭＯＳトランジスタＱ４のドレインとの接続中点は、単一チャネルＭＯＳインバータ１２の出力端子（本実施の形態では、第２の回路部Ｂの出力端子）となっており、第３の回路部Ｃの後述するＰＭＯＳトランジスタＱ５のゲート（本実施の形態では、第３の回路部Ｃの入力端子）に接続されている。ＮＭＯＳトランジスタＱ３のゲート対向領域及びＮＭＯＳトランジスタＱ４のゲート対向領域は、０Ｖの低電位電源４に接続される。例えば、ＮＭＯＳトランジスタＱ３の閾値は−３．３Ｖ、ＮＭＯＳトランジスタＱ４の閾値は＋１．２Ｖに設定されている。
【００２６】
本実施の形態では、第３の回路部Ｃは、１つの単一チャネルＭＯＳインバータ１３で構成されている。単一チャネルＭＯＳインバータ１３は、駆動素子としてのエンハンストメント型ＰＭＯＳトランジスタＱ５と、負荷としてのディプレッション型ＰＭＯＳトランジスタＱ６とから構成されている。もっとも、単一チャネルＭＯＳインバータ１３では、負荷として、ディプレッション型ＰＭＯＳトランジスタＱ６に代えて、エンハンストメント型ＰＭＯＳトランジスタ又は抵抗を用いてもよい。
【００２７】
ＰＭＯＳトランジスタＱ５のソースは、＋１５Ｖの高電位電源（第２の高電位電源）５に接続される。ＰＭＯＳトランジスタＱ５のドレインは、ＰＭＯＳトランジスタＱ６のソースに接続されている。ＰＭＯＳトランジスタＱ６のドレインは、−１５Ｖの低電位電源（第２の低電位電源）６に接続される。ＰＭＯＳトランジスタＱ５のゲートは、単一チャネルＭＯＳインバータ１３の入力端子（本実施の形態では、第３の回路部Ｃの入力端子）となっており、前述したように第２の回路部Ｂの出力端子に接続されている。ＰＭＯＳトランジスタＱ６のゲートは、ＰＭＯＳトランジスタＱ５のドレインとＰＭＯＳトランジスタＱ６のソースとの接続中点に接続されている。ＰＭＯＳトランジスタＱ５のドレインとＰＭＯＳトランジスタＱ６のソースとの接続中点は、単一チャネルＭＯＳインバータ１３の出力端子（本実施の形態では、第３の回路部Ｃの出力端子）となっており、出力端子２に接続されている。ＰＭＯＳトランジスタＱ５のゲート対向領域及びＰＭＯＳトランジスタＱ６のゲート対向領域は、＋１５Ｖの高電位電源５に接続される。例えば、ＰＭＯＳトランジスタＱ５の閾値は−３．０Ｖ、ＰＭＯＳトランジスタＱ６の閾値は＋５．０Ｖに設定されている。
【００２８】
ここで、本実施の形態によるレベルシフト回路の動作について、説明する。
【００２９】
入力端子１にＬレベルである０Ｖの入力信号が印加されると、ＰＭＯＳトランジスタＱ１がオン状態でＮＭＯＳトランジスタＱ２がオフ状態となるので、第１の高電位電圧源３の電圧＋５Ｖ（Ｈレベル）が、第１の回路部Ａから出力されて第２の回路部Ｂに入力される。
【００３０】
したがって、第２の回路部Ｂでは、ＮＭＯＳトランジスタＱ４のゲートに＋５Ｖが印加されるので、ＮＭＯＳトランジスタＱ４はオン状態となり、第１の低電位電源の電圧０Ｖに近い電圧（ほぼ０Ｖ、Ｌレベル）が、第２の回路部Ｂから出力されて第３の回路部Ｃに入力される。なお、単一チャネルＭＯＳインバータ１２における負荷であるＮＭＯＳトランジスタＱ３は、オン状態を維持する。
【００３１】
その結果、第３の回路部Ｃでは、ＰＭＯＳトランジスタＱ５のゲートにほぼ０Ｖが印加されるので、ＰＭＯＳトランジスタＱ５はオン状態となり、第２の高電位電源５の電圧＋１５Ｖに近い電圧（ほぼ＋１５Ｖ、Ｈレベル）が出力されて出力端子２に与えられる。なお、単一チャネルＭＯＳインバータ１３における負荷であるＰＭＯＳトランジスタＱ６は、オン状態を維持する。
【００３２】
一方、入力端子１にＨレベルである＋５Ｖの入力信号が入力された場合、前述した動作の全ての論理が反転した動作となり、ＰＭＯＳトランジスタＱ１がオフ状態でＮＭＯＳトランジスタＱ２がオン状態となって第１の回路部ＡからＬレベル（０Ｖ）が出力され、ＮＭＯＳトランジスタＱ３がオン状態を維持したままＮＭＯＳトランジスタＱ４はオフ状態となって第２の回路部ＢからＨレベル（＋１５Ｖ）が出力され、ＰＭＯＳトランジスタＱ６がオン状態を維持したままＰＭＯＳトランジスタＱ５はオフ状態となって、第３の回路部ＣからＬレベル（ほぼ−１５Ｖ）が出力されて出力端子２に与えられる。
【００３３】
このようにして、入力端子１に入力された０Ｖ〜＋５Ｖの入力電圧に対して、高低両電位について電圧レベルのシフトした＋１５Ｖ〜−１５Ｖの、入力電圧とは逆論理の出力電圧が出力端子２から得られることになる。
【００３４】
特許文献１に開示された従来のレベルシフト回路では中段に２つの回路部（第１及び第２の中段回路部）が必要であったのに対し、本実施の形態では、中段には、単一チャネルＭＯＳインバータＢで構成された１つの回路部Ｂしか存在していないため、特許文献１に開示された従来のレベルシフト回路に比べて、素子数が大幅に少なくなる。したがって、本実施の形態によれば、特許文献１に開示された従来のレベルシフト回路に比べて、微細化が容易となるとともに、製造時の歩留りが向上する。
【００３５】
ここで、本実施の形態によるレベルシフト回路の構造の一例について、図２を参照して説明する。図２は、この構造を模式的に示す概略断面図である。
【００３６】
図２に示すように、Ｐ型半導体基板２１には、その表面側に、互いに異なる２つのＮウエル２２，２３が形成されている。Ｎウエル２２中には、ＰＭＯＳトランジスタＱ１のソース（Ｐ＋型拡散領域）１Ｓ及びドレイン（Ｐ＋型拡散領域）１Ｄが配置されている。また、Ｎウエル２２中には、Ｎウエル２２を電極２４を介して＋５Ｖの高電位電源３に接続するためのＮ＋型拡散領域２５も、配置されている。ＰＭＯＳトランジスタＱ１のソース１Ｓは、電極１ｓを介して電極２４に接続されており、＋５Ｖの高電位電源３に接続される。ＰＭＯＳトランジスタＱ１のゲート１Ｇは、入力端子１及びＮＭＯＳトランジスタＱ２のゲート２Ｇに接続されている。ＰＭＯＳトランジスタＱ１のドレイン１Ｄは、電極１ｄを介して、更には電極２ｄを介してＮＭＯＳトランジスタＱ２のドレイン２Ｄに接続されるとともに、ＮＭＯＳトランジスタＱ４のゲート４Ｇに接続されている。
【００３７】
Ｐ型半導体基板（Ｐ型半導体領域）２１には、その表面側に、ＮＭＯＳトランジスタＱ２のソース（Ｎ＋型拡散領域）２Ｓ及びドレイン（Ｎ＋型拡散領域）２Ｄ、ＮＭＯＳトランジスタＱ３のソース（Ｎ＋型拡散領域）３Ｓ及びドレイン（Ｎ＋型拡散領域）３Ｄ、並びに、ＮＭＯＳトランジスタＱ４のソース（Ｎ＋型拡散領域）４Ｓ及びドレイン（Ｎ＋型拡散領域）４Ｄが、配置されている。また、Ｐ型半導体基板２１の表面側には、Ｐ型半導体基板２１を電極２６を介して０Ｖの低電位電源（接地）４に接続するためのＰ＋型拡散領域２７も、配置されている。ＮＭＯＳトランジスタＱ２のソース２Ｓは、電極２ｓを介して電極２６に接続されている。ＮＭＯＳトランジスタＱ４のソース４Ｓは、電極４ｓを介して電極２６に接続されている。これにより、各ソース２Ｓ，４Ｓが０Ｖの低電位電源４に接続される。ＮＭＯＳトランジスタＱ４のドレイン４Ｄは、電極４ｄを介して、更には電極３ｓを介してＮＭＯＳトランジスタＱ３のソース３Ｓに接続されるとともに、ＮＭＯＳトランジスタＱ３のゲート３Ｇ及びＰＭＯＳトランジスタＱ５のゲート５Ｇに接続されている。ＮＭＯＳトランジスタＱ３のドレイン３Ｄは、電極３ｄを介して＋１５Ｖの高電位電源５に接続される。
【００３８】
Ｎウエル２３中には、ＰＭＯＳトランジスタＱ５のソース（Ｐ＋型拡散領域）５Ｓ及びドレイン（Ｐ＋型拡散領域）５Ｄ、並びに、ＰＭＯＳトランジスタＱ６のソース（Ｐ＋型拡散領域）６Ｓ及びドレイン（Ｐ＋型拡散領域）６Ｄが配置されている。また、Ｎウエル２３中には、Ｎウエル２３を電極２８を介して＋１５Ｖの高電位電源５に接続するためのＮ＋型拡散領域２９も、配置されている。ＰＭＯＳトランジスタＱ５のソース５Ｓは、電極５ｓを介して電極２８に接続されており、＋１５Ｖの高電位電源５に接続される。ＰＭＯＳトランジスタＱ５のドレイン５Ｄは、電極５ｄを介して、更には電極６ｓを介してＰＭＯＳトランジスタＱ６のソース６Ｓに接続されるとともに、ＰＭＯＳトランジスタＱ６のゲート６Ｇ及び出力端子２に接続されている。ＰＭＯＳトランジスタＱ６のドレイン６Ｄは、電極６ｄを介して−１５Ｖの低電位電源６に接続される。
【００３９】
このように、図２に示す例では、第１の回路部ＡのＣＭＯＳインバータ１１に含まれるＮＭＯＳトランジスタＱ２のドレイン２Ｄ及びソース２Ｓ、並びに、第２の回路部Ｂの単一チャネルＭＯＳインバータ１３に含まれるＮＭＯＳトランジスタＱ３，Ｑ４のドレイン３Ｄ，４Ｄ及びソース３Ｓ，４Ｓが、同一のＰ型半導体領域（Ｐ型半導体基板２１）中に、まとめて配置されている。また、第１の回路部ＡのＣＭＯＳインバータ１１に含まれるＰＭＯＳトランジスタＱ１のドレイン１Ｄ及びソース１Ｓは、第１のＮ型ウエル２２中に配置されている。さらに、第３の回路部Ｃの単一チャネルＭＯＳインバータ１３に含まれるＰＭＯＳトランジスタＱ５，Ｑ６のドレイン５Ｄ，６Ｄ及びソース５Ｓ，６Ｓは、第１のＮ型ウエル２２とは異なる第２のＮ型ウエル２３中に、まとめて配置されている。
【００４０】
したがって、図２に示す例では、必要な半導体領域の数が３つ（すなわち、Ｐ型半導体基板２１、Ｎウエル２２及びＮウエル２３）と非常に少なくてすみ、しかも、Ｎ型ウエル２２とＮ型ウエル２３は電気的に分離する必要があるが、プロセス的な構造では同一のものでよく、一度のウエル拡散で形成することができる。このため、図２に示す構造は極めて簡単となっていてその製造が容易になるとともに、容易に耐圧を高めることができ、また、ラッチアップが生ずる可能性も極めて低減される。
【００４１】
本実施の形態において、図２に示すような簡単な構造を実現し得る主たる理由は、第２の回路部Ｂのインバータとして、ＮＭＯＳトランジスタＱ４を駆動素子として有する単一チャネルＭＯＳインバータ１２が採用されている一方、第３の回路部Ｃのインバータとして、ＮＭＯＳトランジスタＱ４とは逆導電型のＰＭＯＳトランジスタＱ４を駆動素子として有する単一チャネルＭＯＳインバータ１３が採用されているためである。例えば、本実施の形態において、単一チャネルＭＯＳインバータ１３をＣＭＯＳインバータに置き換えたり、単一チャネルＭＯＳインバータ１２，１３をそれぞれＣＭＯＳインバータに置き換えたりすると、必要な半導体領域の数がいたずらに増大したり特別な分離拡散領域が必要になったりする。なお、前述したような構成を採用することで図２に示すような簡単な構造を実現し得ることは、本発明者の研究の結果として判明したものである。
【００４２】
なお、各電源３〜６の電圧レベルの値が前述した例に限定されるものではないことは、言うまでもない。
【００４３】
［第２の実施の形態］
【００４４】
図３は、本発明の第２の実施の形態によるレベルシフト回路を示す電気回路図である。図３において、図１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００４５】
本実施の形態が前記第１の実施の形態と異なる所は、第３の回路部Ｃと出力端子２との間に、第４の回路部Ｄが配置されている点のみである。
【００４６】
本実施の形態では、第４の回路部Ｄは、第３の回路部Ｃの単一チャネルＭＯＳインバータ１３と同一の構成を有する単一チャネルＭＯＳインバータ１４で構成されている。すなわち、単一チャネルＭＯＳインバータ１４は、駆動素子としてのエンハンストメント型ＰＭＯＳトランジスタＱ７と、負荷としてのディプレッション型ＰＭＯＳトランジスタＱ８とから構成されている。もっとも、単一チャネルＭＯＳインバータ１４では、負荷として、ディプレッション型ＰＭＯＳトランジスタＱ８に代えて、エンハンストメント型ＰＭＯＳトランジスタ又は抵抗を用いてもよい。
【００４７】
ＰＭＯＳトランジスタＱ７のソースは、＋１５Ｖの高電位電源（第２の高電位電源）５に接続される。ＰＭＯＳトランジスタＱ７のドレインは、ＰＭＯＳトランジスタＱ８のソースに接続されている。ＰＭＯＳトランジスタＱ８のドレインは、−１５Ｖの低電位電源（第２の低電位電源）６に接続される。ＰＭＯＳトランジスタＱ７のゲートは、単一チャネルＭＯＳインバータ１４の入力端子（本実施の形態では、第４の回路部Ｄの入力端子）となっており、第３の回路部Ｃの出力端子（単一チャネルＭＯＳインバータ１３の出力端子、すなわち、ＰＭＯＳトランジスタＱ５のドレインとＰＭＯＳトランジスタＱ６のソースとの接続中点）に接続されている。ＰＭＯＳトランジスタＱ８のゲートは、ＰＭＯＳトランジスタＱ７のドレインとＰＭＯＳトランジスタＱ８のソースとの接続中点に接続されている。ＰＭＯＳトランジスタＱ７のドレインとＰＭＯＳトランジスタＱ８のソースとの接続中点は、単一チャネルＭＯＳインバータ１４の出力端子（本実施の形態では、第４の回路部Ｄの出力端子）となっており、出力端子２に接続されている。ＰＭＯＳトランジスタＱ７のゲート対向領域及びＰＭＯＳトランジスタＱ８のゲート対向領域は、＋１５Ｖの高電位電源５に接続される。例えば、ＰＭＯＳトランジスタＱ７の閾値は−３．０Ｖ、ＰＭＯＳトランジスタＱ８の閾値は＋５．０Ｖに設定されている。
【００４８】
本実施の形態によれば、第４の回路部Ｄによって、第３の回路部Ｃの出力電圧と逆論理の電圧が出力され、この逆論理の電圧が出力端子２に与えられる。したがって、前記第１の実施の形態では、入力端子１への入力電圧０Ｖ〜＋５Ｖとは逆論理の出力電圧（＋１５Ｖ〜−１５Ｖ）が出力端子２から得られるのに対し、本実施の形態では、入力端子１への入力電圧０Ｖ〜＋５Ｖと同一論理の出力電圧（−１５Ｖ〜＋１５Ｖ）が出力端子２から得られる。したがって、本実施の形態によるレベルシフト回路は、入力電圧に対して同一論理の出力電圧を利用する用途に適している。
【００４９】
また、本実施の形態によれば、前記第１の実施の形態と同様の利点を得ることができる。
【００５０】
さらに、本実施の形態によれば、第４の回路部Ｄを設けたことによって、出力端子２からの出力電圧のＨレベル及びＬレベルをそれぞれ正確に第２の高電位電源５の電圧レベル＋１５Ｖ及び第２の低電位電源６の電圧レベル−１５Ｖにすることができるという利点も、得ることができる。
【００５１】
この点について、図４乃至図７を参照して説明する。図４は第１及び第２の実施の形態における第１の回路部Ａの入出力特性を示す図、図５は第１及び第２の実施の形態おける第２の回路部Ｂの入出力特性を示す図、図６は、第１及び第２の実施の形態における第３の回路部Ｃの入出力特性を示す図、図７は第２の実施の形態における第４の回路部Ｄの入出力特性を示す図である。
【００５２】
第１の回路部Ａは、無比率型インバータであるＣＭＯＳインバータ１１で構成されていることにより図４に示す入出力特性を有しているため、図４からわかるように、第１の回路部Ａに対する入力電圧範囲（すなわち、入力端子１への入力電圧範囲）０Ｖ〜＋５Ｖに対して、第１の回路部Ａの出力電圧範囲は、正確に０Ｖ〜＋５Ｖとなる。
【００５３】
第２の回路部Ｂは、比率型インバータである単一チャネルＭＯＳインバータ１２で構成されていることにより図５に示す入出力特性を有しているため、図５からわかるように、第１の回路部Ａの出力電圧の範囲（すなわち、第２の回路部Ｂの入力電圧範囲）０Ｖ〜＋５Ｖに対して、第２の回路部Ｂの出力電圧範囲は、Ｖ１〜＋１５Ｖとなる。
【００５４】
第３の回路部Ｃは、比率型インバータである単一チャネルＭＯＳインバータ１３で構成されていることにより図６に示す入出力特性を有しているため、図６からわかるように、第２の回路部Ｂの出力電圧の範囲（すなわち、第３の回路部Ｃの入力電圧範囲）Ｖ１〜＋１５Ｖに対して、第３の回路部Ｃの出力電圧範囲は、−１５Ｖ〜Ｖ２となる。
【００５５】
したがって、前記第１の実施の形態では、出力端子２からの出力電圧が第３の回路部Ｃの出力電圧であることから、出力端子２の出力電圧範囲は−１５Ｖ〜Ｖ２となり、Ｈレベルの電圧レベルは、正確には＋１５Ｖにならず、（１５Ｖ−Ｖ２）だけ低下してしまう。
【００５６】
第４の回路部Ｄは、比率型インバータである単一チャネルＭＯＳインバータ１４により構成されていることにより図７に示す入出力特性（図６に示す入出力特性と同一）を有しているが、第４の回路部Ｄの入力電圧範囲（すなわち、第３の回路部Ｃの出力電圧範囲）が−１５Ｖ〜Ｖ２と比較的広いため、図７からわかるように、正確に−１５Ｖ〜＋１５Ｖとなる。
【００５７】
よって、前記第２の実施の形態によれば、出力端子２からの出力電圧のＨレベル及びＬレベルをそれぞれ正確に第２の高電位電源５の電圧レベル＋１５Ｖ及び第２の低電位電源６の電圧レベル−１５Ｖにすることができるという利点も得られるのである。
【００５８】
この利点を得る必要がない場合において、前記第１の実施の形態と同様の利点を得つつ、入力端子１への入力電圧と同一論理の出力電圧を出力端子２から得るためには、インバータをいずれの位置に配置してもよい。例えば、前記第１の実施の形態を図８や図９に示すように変形してもよい。
【００５９】
図８は、前記第１の実施の形態の変形例によるレベルシフト回路を示す電気回路図である。図９は、前記第１の実施の形態の他の変形例によるレベルシフト回路を示す電気回路図である。図８及び図９において、図１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００６０】
図８に示す変形例が前記第１の実施の形態と異なる所は、第１の回路部Ａと入力端子２との間に、第１の回路部ＡのＣＭＯＳインバータ１１と同一の構成を有するＣＭＯＳインバータ１５で構成された回路部Ｅが、配置されている点のみである。ＣＭＯＳインバータ１５を構成するＰＭＯＳトランジスタＱ９及びＮＭＯＳトランジスタＱ１０は、ＣＭＯＳインバータ１１を構成するＰＭＯＳトランジスタＱ１及びＮＭＯＳトランジスタＱ２にそれぞれ相当している。
【００６１】
図９に示す変形例が前記第１の実施の形態と異なる所は、第２の回路部Ｂと第３の回路部Ｃとの間に、第２の回路部Ｂの単一チャネルＭＯＳインバータ１２と同一の構成を有する単一チャネルＭＯＳインバータ１６で構成された回路部Ｆが、配置されている点のみである。単一チャネルＭＯＳインバータ１６を構成するＮＭＯＳトランジスタＱ１１及びＮＭＯＳトランジスタＱ１２は、単一チャネルＭＯＳインバータ１２を構成するＮＭＯＳトランジスタＱ３及びＮＭＯＳトランジスタＱ４にそれぞれ相当している。
【００６２】
なお、本発明では、例えば、図８又は図９に示すレベルシフト回路において、第３の回路部Ｃと出力端子２との間に、図３中の回路部Ｄに相当する回路部（第３の回路部Ｃの単一チャネルＭＯＳインバータ１３と同一の構成を有する単一チャネルＭＯＳインバータで構成された回路部）を、配置してもよい。この場合、入力端子１への入力電圧と逆論理の出力電圧が出力端子２から得られることになる。この点以外については、前記第２の実施の形態と同様の利点が得られる。
【００６３】
［第３の実施の形態］
【００６４】
図１０は、本発明の第３の実施の形態による光スイッチシステムを示す概略構成図である。説明の便宜上、図１０に示すように、互いに直交するＸ軸、Ｙ軸及びＺ軸を定義する（後述する図についても同様である。）。図１において、Ｘ’軸及びＹ’軸は、Ｘ軸及びＹ軸をそれぞれＺ軸回りに４５゜回転した軸を示す。デバイス１０１の基板１２１の面がＸＹ平面と平行となっている。なお、Ｚ軸方向の＋側を上側、Ｚ軸方向の−側を下側という場合がある。
【００６５】
本実施の形態による光スイッチシステムは、図１に示すように、デバイス１０１と、１本の光入力用光ファイバ１０２と、１本の光出力用光ファイバ１０３と、１本の光出力用光ファイバ１０４と、を備えている。
【００６６】
デバイス１０１は、図１０に示すように、基板１２１と、基板１２１上に配置された１個のミラー２００とを備えている。光入力用光ファイバ１０２は、基板１２１に対するＹ’軸方向の一方の側からＹ’軸方向に入射光を導くように、ＸＹ平面と平行な面内に配置されている。光出力用光ファイバ１０３は、光入力用光ファイバ２と対向するように基板１２１に対する他方の側に配置され、デバイス１０１のミラー２００によって反射されずにＹ’軸方向に進行する光が入射するように、ＸＹ平面と平行な面内に配置されている。光出力用光ファイバ１０４は、デバイス１０１のミラー２００により反射されて−Ｘ’軸方向に進行する光が入射するように、ＸＹ平面と平行な面内に配置されている。ミラー２００は、光入力用光ファイバ１０２の出射光路と光出力用光ファイバ１０４の入射光路との交差点に対して、後述するマイクロアクチュエータ１１１により進出及び退出可能にＺ軸方向に移動し得るように、基板１２１上に配置されている。なお、本例では、ミラー２００の向きは、その法線がＸＹ平面と平行な面内においてＹ’軸と４５゜をなすＹ軸と平行となるように設定されている。もっとも、その角度は適宜変更することも可能であり、ミラー２００の角度を変更する場合には、その角度に応じて光出力用光ファイバ１０４の向きを設定すればよい。
【００６７】
次に、図１０中のデバイス１０１に搭載されている光スイッチの構造について、図１１乃至図１８を参照して説明する。図１１は、本発明の第３の実施の形態による光スイッチシステムで用いられているデバイス１０１に搭載されている１つの光スイッチ（すなわち、１つのマイクロアクチュエータ１１１及びこれにより駆動される１つのミラー２００）を模式的に示す概略平面図である。図１１では、可動部及び脚部の表面に全体に渡って形成された保護膜としてのＳｉＮ膜１４４は省略して示し、本来実線で書くべき凸条部１４９，１５０のラインを破線で示し、Ａｌ膜１４２にハッチングを付している。図１２は、図１１中のＸ１１−Ｘ１２線に沿った概略断面図である。図面には示していないが、図１１中のＸ１９−Ｘ２０線に沿った概略断面図は図１２と同様となる。図１３は、図１１中のＸ１３−Ｘ１４線に沿った概略断面図である。図面には示していないが、図１１中のＸ１７−Ｘ１８線に沿った概略断面図は図１３と同様となる。図１４は、図１１中のＸ１５−Ｘ１６線に沿った概略断面図である。図１５は、図１１中のＹ１１−Ｙ１２線に沿った概略断面図である。図１６は、図１１中のＹ１３−Ｙ１４線に沿った概略断面図である。図１７は、図１１中のＹ１５−Ｙ１６線に沿った概略断面図である。図１８は、図１１中のＹ１７−Ｙ１８線に沿った概略断面図である。なお、図１２乃至図１８では、梁構成部１３２，１３４がＺ軸方向に湾曲していないものとして示しているが、梁構成部１３２，１３４は、実際には、可動部が力を受けていない状態において、当該梁構成部１３２，１３４を構成する膜の応力によって＋Ｚ方向に湾曲している。
【００６８】
本実施の形態では、マイクロアクチュエータ１１１は片持ち梁構造を有している。
【００６９】
本実施の形態で用いられているマイクロアクチュエータ１１１は、シリコン基板１２１と、脚部１２２ａ，１２３ａと、Ｚ軸方向から見た平面視で主としてＸ軸方向に並行して延びた２本の帯板状の梁部１２４，１２５と、梁部１２４，１２５の先端（自由端、＋Ｘ方向の端部）に設けられそれらの間を機械的に接続する平面視で長方形状の接続部１２６と、梁部１２４を構成する梁構成部１３３及び梁部１２５を構成する梁構成部１３５の固定端側同士を補強のために機械的に接続する接続部１２７と、固定電極（第１の電極部）１２８と、を備えている。
【００７０】
梁部１２４の固定端（−Ｘ方向の端部）は、基板１２１上のシリコン酸化膜等の絶縁膜１２９上に形成されたＡｌ膜からなる配線パターン１３０（図１１では省略）をそれぞれ介して基板１２１から立ち上がる立ち上がり部を持つ脚部１２２ａを介して、基板１２１に機械的に接続されている。同様に、梁部１２５の固定端（−Ｘ方向の端部）は、基板１２１上の絶縁膜１２９上に形成されたＡｌ膜からなる配線パターン（図示せず）を介して基板１２１から立ち上がる立ち上がり部を持つ脚部１２３ａを介して、基板１２１に機械的に接続されている。前述したように、梁部１２４，１２５の自由端間が接続部１２６で機械的に接続され、梁構成部１３２，１３４の固定端側同士が接続部１２７で機械的に接続されている。したがって、本実施の形態では、梁部１２４，１２５及び接続部１２６，１２７が、全体として、片持ち梁構造を持つ可動部を構成している。本実施の形態では、基板１２１、固定電極１２８及び絶縁膜１２９が、固定部を構成している。
【００７１】
梁部１２４は、前記可動部の固定端と自由端との間に機械的にＸ軸方向に直列に接続された２つの梁構成部１３２，１３３を有している。梁構成部１３２は、Ｚ軸方向から見た平面視でＸ軸方向に延びた帯板状に構成されている。梁構成部１３３は、帯板状に構成され、図１１に示すように、Ｚ軸方向から見た平面視で、主としてＸ軸方向に延びているものの、−Ｘ側の位置でＹ軸方向に折れ曲がったような形状を有している。固定端側（−Ｘ側）の梁構成部１３２はＺ軸方向に撓み得る板ばね部となっているのに対し、自由端側（＋Ｘ側）の梁構成部１３３はＺ軸方向（基板１２１側及びその反対側）の撓み及びその他の方向の撓みに対して実質的に剛性を有する剛性部となっている。
【００７２】
梁構成部１３２は、下側のＳｉＮ膜１４１と中間のＡｌ膜１４２と上側の保護膜としてのＳｉＮ膜１４４とが積層された３層の薄膜で、板ばねとして作用するように構成されている。梁構成部１３２におけるＡｌ膜１４２は、静電力用の可動電極への配線の一部として用いられている。
【００７３】
梁構成部１３３は、梁構成部１３２からそのまま連続して延びた下側のＳｉＮ膜１４１と中間のＡｌ膜１４２と上側の保護膜としてのＳｉＮ膜１４４とが積層された３層の薄膜で、構成されている。しかし、後述する凸条部１４９，１５０を形成することによって、梁構成部１３３に前述した剛性を持たせている。
【００７４】
図１２では、梁構成部１３２がＺ軸方向に湾曲していないものとして示しているが、梁構成部１３２は、実際には、駆動信号が供給されていない状態において、膜１４１，１４２，１４４の応力によって、上方（基板１２１と反対側、＋Ｚ方向）に湾曲している。このような湾曲状態は、膜１４１，１４２，１４４の成膜条件を適宜設定することにより、実現することができる。一方、梁構成部１３３は、駆動信号の供給の有無に拘わらずＺ軸方向に実質的に湾曲しておらず、前述した剛性を持つことにより、膜１４１，１４２，１４４の応力により湾曲することがなく常に平板状の状態を維持する。このように、梁構成部１３２と梁構成部１３３とは、梁部１２４が力を受けない状態で、異なる湾曲・非湾曲状態を持っている。
【００７５】
本実施の形態では、脚部１２２ａは、梁構成部１３２を構成するＳｉＮ膜１４１，１４４及びＡｌ膜１４２がそのまま連続して延びることによって構成されている。Ａｌ膜１４２は、脚部１２２ａにおいてＳｉＮ膜１４１に形成された開口を介して配線パターン１３０に電気的に接続されている。なお、脚部１２２ａの上部には、脚部１２２ａの強度を補強するために、凸条部１５１がＺ方向から見た平面視で口の字状に形成されている。
【００７６】
梁部１２５及び脚部１２３ａは、前述した梁部１２４及び脚部１２２ａとそれぞれ全く同一の構造を有している。梁部１２５を構成する梁構成部１３４，１３５は、梁部１２４を構成する梁構成部１３２，１３３に相当している。また、脚部１２３ａの上部には、前述した凸条部１５１に相当する凸条部１５２が形成されている。
【００７７】
接続部１２７は、梁構成部１３３，１３５からそのまま連続して延びたＳｉＮ膜１４１，１４４の２層膜で構成されている。接続部１２７には、梁構成部１３３，１３５からのＡｌ膜１４２は延びておらず、接続部１２７においては、何ら電気的な接続は行われていない。
【００７８】
本実施の形態では、梁構成部１３３，１３５及び接続部１２６，１２７に一括して剛性を付与するべく、図１１中の破線で示すように、平面視でこれらの一括した領域の外周側において周回するように凸条部１４９が形成され、前記一括した領域の内周側に周回するように凸条部１５０が形成されている。この凸条部１４９，１５０によって、梁構成部１３３，１３５が補強されて剛性を有している。梁構成部１３３，１３５は、駆動信号の供給の有無に拘わらずＺ軸方向に実質的に湾曲しておらず、前述した剛性を持つことにより、膜１４１，１４２，１４４の応力により湾曲することがなく常に平板状の状態を維持する。
【００７９】
接続部１２６は、梁構成部１３３，１３５を構成するＳｉＮ膜１４１，１４４及びＡｌ膜１４２がそのまま連続して延びることによって構成されている。接続部１２６には、被駆動体としてのＡｕ、Ｎｉ又はその他の金属からなるミラー２００が設けられている。
【００８０】
接続部１２６におけるＡｌ膜１４２の部分が、静電力用の可動電極（第２の電極部）として兼用されている。この可動電極に対向する基板１２１上の領域には、Ａｌ膜からなる静電力用の固定電極１２８が形成されている。図面には示していないが、固定電極１２８を構成するＡｌ膜は配線パターンとしても延びており、前記配線パターン１３０と共に利用することによって、固定電極１２８と可動電極として兼用された接続部１２６におけるＡｌ膜１４２との間に電圧（静電力用電圧）を、印加できるようになっている。
【００８１】
以上の説明からわかるように、本実施の形態では、梁部１２４，１２５及び接続部１２６，１２７が構成する可動部が、基板１２１、固定電極１２８及び絶縁膜１２９からなる固定部に対して、上下に（Ｚ軸方向に）移動し得るようになっている。すなわち、本実施の形態では、前記可動部は、板ばねを構成する梁構成部１３２，１３４のバネ力により復帰しようとする上側位置と、接続部１２６が固定電極１２８に当接する下側位置との間を、移動し得るようになっている。前記上側位置において、固定電極１２８と固定電極１２８と可動電極として兼用された接続部１２６におけるＡｌ膜１４２との間に静電力用電圧を印加すると、両者の間に生ずる静電力によって、前記可動部が下側位置へ移動してクランプされる。この下側位置において、前記静電力用電圧を印加を停止すると、梁構成部１３２，１３４のバネ力によって、前記可動部が上側位置へ復帰する。
【００８２】
したがって、本実施の形態では、前記静電力用電圧を制御することで、ミラー２００が上側（基板１２１と反対側）に保持された状態及びミラー２００が下側（基板１２１側）に保持された状態にすることができる。本実施の形態では、後述するように、デバイス１０１に搭載された制御回路によって、外部からの光路切替状態指令信号に応答して、当該光路切替状態指令信号が示す光路切換状態を実現するべく、このような制御が行われるようになっている。
【００８３】
図１９は、マイクロアクチュエータ１１１に設けられたミラー２００による光の切り替え状態を模式的に示す概略側面図である。図１９（ａ）はミラー２００が上側に保持されて光路に進出した状態、図１９（ｂ）はミラー２００が下側に保持されて光路から退出した状態を示している。なお、図１９において、各部の構造は大幅に簡略化して示している。図１９において、Ｋは、ミラー２００の進出位置に対する光路の断面を示している。
【００８４】
図１９（ａ）に示すように、前記静電力が印加されていない状態では、梁構成部１３２，１３４がそれらを構成する膜の応力によって＋Ｚ方向に湾曲した状態に復帰し、ミラー２００が上側に保持される。これにより、ミラー２００が光路Ｋに進出して、当該光路に入射した光を反射させる。この状態から、光路に入射した光をミラー２００で反射させずにそのまま通過させる状態に切り替える場合には、前記静電力を印加すればよい。
【００８５】
図２０は、デバイス１０１に搭載されている、光スイッチ及びこれを制御する制御回路を示す電気回路図である。図１１乃至図１８に示す１つの光スイッチは、電気回路的には、１個のコンデンサ（固定電極１２８と可動電極（接続部１２６におけるＡｌ膜１４２）とがなすコンデンサに相当）と見なせる。図２０では、この光スイッチをコンデンサＣ１として表記している。コンデンサＣ１の一方側電極が固定電極、他方側電極が可動電極となっている。
【００８６】
デバイス１０１に搭載されている制御回路は、図２０に示すように、パルス発生回路２０１と、レベルシフト回路２０２〜２０５と、スイッチング素子としてのＭＯＳトランジスタ２０６，２０７と、を備えている。
【００８７】
パルス発生回路２０１は、図２１（ａ）に示すように、所定周波数で０Ｖと＋５Ｖとを繰り返すパルス信号Ｖｐを出力する。レベルシフト回路２０２は、パルス発生回路２０１からのパルス信号Ｖｐを入力信号とし、図２１（ｂ）に示すように、パルス信号Ｖｐと同一論理で−１５Ｖ〜＋１５Ｖの駆動パルス信号Ｖａを出力する。この駆動パルス信号Ｖａは、コンデンサＣ１の一方電極に供給されるとともに、ＭＯＳトランジスタ２０６のドレインに供給される。本実施の形態では、レベルシフト回路２０２として、前述した図３、図８及び図９のいずれかに示すレベルシフト回路が用いられている。
【００８８】
レベルシフト回路２０３は、パルス発生回路２０１からのパルス信号Ｖｐを入力信号とし、パルス信号Ｖｐと逆論理で＋１５Ｖ〜−１５Ｖの駆動パルス信号Ｖｂを出力する。この駆動パルス信号Ｖｂは、コンデンサＣ１の他方電極に供給するために、ＭＯＳトランジスタ２０７のドレインに供給される。本実施の形態では、レベルシフト回路２０３として、前述した図１に示すレベルシフト回路が用いられている。
【００８９】
なお、レベルシフト回路２０２として図３に示すレベルシフト回路を用いる場合、その出力端子２から駆動パルス信号Ｖａを得ることができると同時に、図１に示すレベルシフト回路のＰＭＯＳトランジスタＱ５のドレインとＰＭＯＳトランジスタＱ６のソースとの接続中点から駆動パルス信号Ｖｂを得ることができる。したがって、その接続中点から得た駆動パルス信号Ｖｂを用いれば、レベルシフト回路２０３を除去することも可能である。
【００９０】
本実施の形態では、外部からの光路切替状態指令信号は、図１９（ａ）に示す切替状態を指令する場合には０Ｖ（又は＋５Ｖ）となるとともに、図１９（ｂ）に示す切替状態を指令する場合には＋５Ｖ（又は０Ｖ）となるようになっている。このように光路切替状態指令信号は０Ｖ〜５Ｖである。一方、−１５Ｖ〜＋１５Ｖの駆動パルス信号ＶａがコンデンサＣ１の一方電極に印加され、コンデンサＣ１の他方電極がＭＯＳトランジスタ２０６，２０７のソースに接続されていることから、ＭＯＳトランジスタ２０６，２０７のソースの電位は、−１５Ｖ〜＋１５Ｖの範囲で変化し得る。よって、光路切替状態指令信号をＭＯＳトランジスタ２０６，２０７のゲートに直接に印加しても、ＭＯＳトランジスタ２０６，２０７を適切にオン・オフさせることはできない。
【００９１】
そこで、本実施の形態では、ＭＯＳトランジスタ２０６，２０７を適切にオン・オフできるように、レベルシフト回路２０４，２０５が設けられている。レベルシフト回路２０４は、光路切替状態指令信号を入力とし、その信号と同一論理で−１５Ｖ〜＋１５Ｖのスイッチング制御信号ＶＡを出力してＭＯＳトランジスタ２０６のゲートに供給する。レベルシフト回路２０５は、光路切替状態指令信号を入力とし、その信号と逆論理で＋１５Ｖ〜−１５Ｖのスイッチング制御信号ＶＢを出力してＭＯＳトランジスタ２０７のゲートに供給する。これにより、光路切替状態指令信号に応じて、ＭＯＳトランジスタ２０６，２０７は相補的にオン・オフするようになっている。すなわち、光路切替状態指令信号が図１９（ａ）に示す切替状態を指令する場合には、ＭＯＳトランジスタ２０６がオンするとともにＭＯＳトランジスタ２０７がオフする状態となる一方、光路切替状態指令信号が図１９（ｂ）に示す切替状態を指令する場合には、ＭＯＳトランジスタ２０６がオフするとともにＭＯＳトランジスタ２０７がオンする状態となるようになっている。
【００９２】
したがって、光路切替状態指令信号が図１９（ａ）に示す切替状態を指令する場合には、コンデンサＣ１の両電極にそれぞれ駆動パルス信号Ｖａが印加されるため、コンデンサＣ１の両電極間の印加電圧の絶対値は、駆動パルス信号Ｖａが交流パルス信号であるにも拘わらずに０Ｖと一定になり、可動電極及び固定電極間に静電力が印加されず、図１９（ａ）に示す状態となる。一方、光路切替状態指令信号が図１９（ｂ）に示す切替状態を指令する場合には、コンデンサＣ１の一方電極に駆動パルス信号Ｖａが印加されるとともに他方電極に逆相の駆動パルス信号Ｖｂが印加されるため、コンデンサＣ１の両電極間の印加電圧の絶対値は、駆動パルス信号Ｖａ，Ｖｂが交流パルス信号であるにも拘わらずに３０Ｖと一定になり、可動電極及び固定電極間に静電力が印加され、図１９（ｂ）に示す状態となる。
【００９３】
このように、コンデンサＣ１の両電極を交流駆動パルスＶａ，Ｖｂで駆動すると、駆動パルスに直流成分がないため、可動電極を支持している絶縁物のチャージアップ現象を防止できる。もしチャージアップが生じると、絶縁物がチャージアップしている分の電圧が印加電圧に重なってしまい、固定電極と可動電極との間の電圧差が変化するので、正常な動作が行えなくなるが、そのような可能性がなくなり、好ましい。
【００９４】
本実施の形態によれば、前述したように、各レベルシフト回路２０２〜２０５として、前記図１、図３、図８及び図９のいずれかのレベルシフト回路が用いられているので、デバイス１０１ひいては光スイッチシステム全体の、小型化や製造の容易化によるコストダウン等を図ることができる。
【００９５】
ここで、前記デバイス１０１の製造方法の一例の概要を説明する。まず、通常の半導体製造技術により、シリコン基板１２１上に図２０に示す制御回路を形成する。次に、制御回路が形成されたシリコン基板１２１上に、マイクロアクチュエータ１１１及びミラー２００の部分を、膜の形成及びパターニング、エッチング、犠牲層の形成・除去などの半導体製造技術を利用して形成することで、デバイス１０１を製造することができる。なお、ミラー２００は、例えば、前記特許文献２に開示されているように、ミラー２００に対応する凹所をレジストに形成した後、電解メッキによりミラー２００となるべきＡｕ、Ｎｉその他の金属を成長させ、その後に前記レジストを除去することで、形成することができる。
【００９６】
本実施の形態による光スイッチシステムは、単一の光スイッチを用いたものであったが、本発明では、本実施の形態を変形して２次元光スイッチを用いた光スイッチシステムとしてもよい。この場合、例えば、図１０において、光入力用光ファイバ１０２及び光出力用光ファイバ１０３をｍ本ずつ並置し、光出力用光ファイバ１０３をｎ本並置し、ミラー２００をｍ×ｎ個、ｍ本の光入力用光ファイバ２の出射光路と光出力用光ファイバ４の入射光路との交差点に対してそれぞれ、後述するマイクロアクチュエータ１１１により進出及び退出可能にＺ軸方向に移動し得るように、２次元マトリクス状に基板１２１上に配置し、デバイス１０１においてマイクロアクチュエータ１１１をミラー２００と１対１に設ける。そして、デバイス１０１において、各光スイッチ（マイクロアクチュエータ１１１をミラー２００の組）に対して、１対１に、図２０に示す制御回路を設ければよい。この場合、ｍ×ｎの数が多くなると、光路切替状態指令信号を供給するための端子が増大してしまうので、これを避けるため、アドレスデコーダや各光スイッチのＸアドレス及びＹアドレスを選択する選択スイッチなどを設けて、選択された光スイッチのマイクロアクチュエータ１１１を選択的に動作させ得るようにするなどの変形を加えることが好ましい。
【００９７】
これと同様に、以下に説明する第４の実施の形態による光スイッチシステムを変形して２次元光スイッチを用いた光スイッチシステムを得ることもできる。
【００９８】
［第４の実施の形態］
【００９９】
図２２は、本発明の第４の実施の形態による光スイッチシステムで用いられているデバイス１０１に搭載されている１つの光スイッチ（すなわち、１つのマイクロアクチュエータ２１１及びこれにより駆動される１つのミラー２００）を模式的に示す概略平面図であり、図１１に対応している。図２２では、可動部及び脚部の表面に全体に渡って形成された保護膜としてのＳｉＮ膜１４４は省略して示し、本来実線で書くべき凸条部１４９，１５０のラインを破線で示し、Ａｌ膜１４２，１４３にそれぞれ異なるハッチングを付している。図２２において、図１１乃至図１８中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【０１００】
図２３は、本発明の第４の実施の形態による光スイッチシステムで用いられているデバイス１０１に搭載されている制御回路を示す電気回路図である。図２３において、図２０中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【０１０１】
本実施の形態による光スイッチシステムが前記第３の実施の形態による光スイッチシステムと異なる所は、図１１乃至図１８に示すマイクロアクチュエータ１１１に代えて図２２に示すマイクロアクチュエータ２１１がデバイス１０１に搭載されている点と、図２０に示す制御回路に代えて図２３に示す制御回路がデバイス１０１に搭載されている点と、デバイス１０１に対して後述するように磁界を発生する磁界発生部が追加されている点のみである。
【０１０２】
図２２に示すマイクロアクチュエータ２１１が図１１乃至図１８に示すマイクロアクチュエータ１１１と異なる所は、以下に説明する点のみである。両者が基本的に異なる所は、前記第１の実施の形態では静電力のみを利用するように構成されているのに対し、本実施の形態では静電力だけでなくローレンツ力も利用するように構成されている点である。
【０１０３】
マイクロアクチュエータ２１１では、梁部１２４の固定端（−Ｘ方向の端部）は、基板１２１上のシリコン酸化膜等の絶縁膜１２９上に形成されたＡｌ膜からなる２つの配線パターン（図示せず）をそれぞれ介して基板１２１から立ち上がる立ち上がり部を持つ２つの個別脚部１２２ａ，１２２ｂからなる脚部１２２を介して、基板１２１に機械的に接続されている。同様に、梁部１２５の固定端（−Ｘ方向の端部）は、基板１２１上の絶縁膜１２９上に形成されたＡｌ膜からなる２つの配線パターン（図示せず）をそれぞれ介して基板１２１から立ち上がる立ち上がり部を持つ２つの個別脚部１２３ａ，１２３ｂからなる脚部１２３を介して、基板１２１に機械的に接続されている。
【０１０４】
梁構成部１３２は、下側のＳｉＮ膜１４１と中間のＡｌ膜１４２，１４３と上側の保護膜としてのＳｉＮ膜１４４とが積層された３層（ただし、Ａｌ膜１４２，１４３間の隙間では２層）の薄膜で、板ばねとして作用するように構成されている。Ａｌ膜１４２とＡｌ膜１４３とは、同一階層に形成されているが、図２２に示すように、若干Ｙ軸方向に隙間をあけて形成され、互いに電気的に分離されている。これは、Ａｌ膜１４２を静電力用の可動電極への配線として用い、Ａｌ膜１４３をローレンツ力用の電流経路を形成するための配線として用いるためである。静電力用の配線ではほとんど電流を流さない一方、ローレンツ力用の配線では比較的大きい電流を流すため、ローレンツ力用の配線の電気抵抗を低減するべく、Ａｌ膜１４２は幅が狭く形成され、Ａｌ膜１４３は幅が広く形成されている。
【０１０５】
梁構成部１３３は、梁構成部１３２からそのまま連続して延びた下側のＳｉＮ膜１４１と中間のＡｌ膜１４２，１４３と上側の保護膜としてのＳｉＮ膜１４４とが積層された３層（ただし、Ａｌ膜１４２，１４３間の隙間では２層）の薄膜で、構成されている。
【０１０６】
本実施の形態では、脚部１２２は、梁構成部１３２を構成するＳｉＮ膜１４１，１４４及びＡｌ膜１４２，１４３がそのまま連続して延びることによって構成され、２つの個別脚部１２２ａ，１２２ｂを有している。脚部１２２が２つの個別脚部１２２ａ，１２２ｂを有しているのは、静電力用の配線とローレンツ力用の配線とを分離して、Ａｌ膜１４２とＡｌ膜１４３とを基板１２１上の別々の配線パターン１３０，１３１にそれぞれ電気的に接続させるためである。Ａｌ膜１４２は、個別脚部１２２ａにおいてＳｉＮ膜１４１に形成された開口を介して所定の配線パターンに電気的に接続されている。Ａｌ膜１４３は、個別脚部１２２ｂにおいてＳｉＮ膜１４１に形成された開口を介して所定の配線パターンに電気的に接続されている。なお、脚部１２２の上部には、脚部１２２の強度を補強するために、凸条部１５１がＺ方向から見た平面視で個別脚部１２２ａ，１２２ｂを一括して囲むように口の字状に形成されている。
【０１０７】
梁部１２５及び脚部１２３は、前述した梁部１２４及び脚部１２２とそれぞれ全く同一の構造を有している。梁部１２５を構成する梁構成部１３４，１３５は、梁部１２４を構成する梁構成部１３２，１３３に相当している。脚部１２３を構成する個別脚部１２３ａ，１２３ｂは、脚部１２２を構成する個別脚部１２２ａ，１２２ｂにそれぞれ相当している。また、脚部１２３の上部には、前述した凸条部１５１に相当する凸条部１５２が形成されている。
【０１０８】
接続部１２７は、梁構成部１３３，１３５からそのまま連続して延びたＳｉＮ膜１４１，１４４の２層膜で構成されている。接続部１２７には、梁構成部１３３，１３５からのＡｌ膜１４２，１４３は延びておらず、接続部１２７においては、何ら電気的な接続は行われていない。
【０１０９】
接続部１２６は、梁構成部１３３，１３５を構成するＳｉＮ膜１４１，１４４及びＡｌ膜１４２，１４３がそのまま連続して延びることによって構成されている。接続部１２６には、被駆動体としてのＡｕ、Ｎｉ又はその他の金属からなるミラー２００が設けられている。
【０１１０】
接続部１２６において、Ａｌ膜１４２とＡｌ膜１４３とは図２２に示すように分離されており、接続部１２６におけるＡｌ膜１４２の部分が静電力用の可動電極として兼用されている。この可動電極に対向する基板１２１上の領域には、Ａｌ膜からなる静電力用の固定電極（図示せず）が形成されている。図面には示していないが、固定電極を構成するＡｌ膜は配線パターンとしても延びており、固定電極と可動電極として兼用された接続部１２６におけるＡｌ膜１４２との間に電圧（静電力用電圧）を、印加できるようになっている。
【０１１１】
一方、前述した説明からわかるように、Ａｌ膜１４３によって、脚部１２２の個別脚部１２２ｂ下の配線パターン（図示せず）から、梁構成部１３２→梁構成部１３３→接続部１２６→梁構成部１３５→梁構成部１３４を経て、脚部１２３の個別脚部１２３ｂ下の配線パターン（図示せず）へ至る、電流経路が構成されている。この電流経路のうち、接続部１２６におけるＹ軸方向に沿った電流経路が、Ｘ軸方向の磁界内に置かれたときに、Ｚ軸方向へ向かうローレンツ力を発生させる部分となっている。図面には示していないが、本実施の形態では、デバイス１０１の下部などに、このＸ軸方向の磁界を発生する磁界発生部としての磁石等が設けられている。したがって、前記電流経路へ電流（ローレンツ力用電流）を流すと、接続部１２６におけるＡｌ膜１４３にローレンツ力（駆動力）がＺ方向へ作用する。なお、このローレンツ力の向きが＋Ｚ方向であるか−Ｚ方向であるかは、ローレンツ力用電流の向きによって定まる。
【０１１２】
したがって、本実施の形態では、前記電極間電圧及びローレンツ力用電流を制御することで、ミラー２００が上側（基板１２１と反対側）に保持された状態及びミラー２００が下側（基板１２１側）に保持された状態にすることができる。本実施の形態では、後述するように、このような制御が行われるようになっている。
【０１１３】
図２３に示す制御回路が図２０に示す制御回路と異なる所は、以下に説明する点のみである。図２２に示す１つの光スイッチは、電気回路的には、１個のコンデンサ（固定電極と可動電極（接続部１２６におけるＡｌ膜１４２）とがなすコンデンサに相当）と、１個のコイル（接続部１２６におけるＡｌ膜１４３に相当）と見なせる。図２３では、この光スイッチのコンデンサを図２０と同じくＣ１と表記する他、この光スイッチのコイルをＬ１と表記している。
【０１１４】
本実施の形態では、コイルＬ１が追加されていることに伴い、図２３に示すように、駆動力制御信号生成回路２５１及び電流供給回路２５２が追加されている。
【０１１５】
駆動力制御信号生成回路２５１は、ローレンツ力を発生させる指示を＋５Ｖ（又は０Ｖ）で示すとともにローレンツ力を発生させない指示を０Ｖ（又は＋５Ｖ）で示すローレンツ力制御信号を、電流供給回路２５２に供給する。電流供給回路２５２は、駆動力制御信号生成回路２５１からローレンツ力を発生させる指示を示す駆動力制御信号を受け取っている期間だけ、コイルＬ１にローレンツ力が下向きに発生する電流を流す。
【０１１６】
また、駆動力制御信号生成回路２５１は、静電力を発生させる指示を＋５Ｖ（又は０Ｖ）で示すとともに静電力を発生させない指示を０Ｖ（又は＋５Ｖ）で示す静電力制御信号を、光路切替状態指令信号の代わりに、レベルシフト回路２０４，２０５に供給する。
【０１１７】
そして、駆動力制御信号生成回路２５１は、外部からの光路切替状態指令信号に応じて、ミラー２００が上側位置に保持されている状態からミラー２００を下側位置に切り替えることを示す指令信号を受けてから、ミラー２００が下側位置へ移動するまでの期間だけ、ローレンツ力を発生させる旨のローレンツ力制御信号を電流供給回路２３２に供給する。これにより発生したローレンツ力によって、ミラー２００が上側位置から下側位置へ移動していく。駆動力制御信号生成回路２５１は、ミラー２００が下側位置へ移動した後に、静電力を発生させる旨の静電力制御信号をレベルシフト回路２０４，２０５に供給する。これにより発生した静電力によって、ミラー２００は下側位置に保持される。このようにして、ミラー２００は静電力により下側位置にラッチされる。駆動力制御信号生成回路２５１は、ミラー２００が静電力により下側位置にラッチされた後には、ローレンツ力を発生させない旨のローレンツ力制御信号を電流供給回路２５２へ与える。
【０１１８】
駆動力制御信号生成回路２５１は、その後に、ミラー２００を下側位置から上側位置へ切り替える旨の光路切替状態指令信号を受けると、静電力を発生させない旨の静電力制御信号をレベルシフト回路２０４，２０５に供給する。このとき、駆動力制御信号生成回路２５１は、電流供給回路２５２にはローレンツ力を発生させない旨のローレンツ力制御信号を供給しているので、静電力もローレンツ力も発生しない状態となり、可動部のバネ力によってミラー２００が上方位置へ移動しその上方位置で保持される。
【０１１９】
本実施の形態によれば、前記第３の実施の形態と同様に、各レベルシフト回路２０２〜２０５として、前記図１、図３、図８及び図９のいずれかのレベルシフト回路が用いられているので、デバイス１０１ひいては光スイッチシステム全体の、小型化や製造の容易化によるコストダウン等を図ることができる。
【０１２０】
以上、本発明の各実施の形態及び変形例について説明したが、本発明はこれらに限定されるものではない。例えば、本発明によるマイクロアクチュエータ装置は、光スイッチシステムのみならず、他の種々の用途に用いることができる。また、本発明によるレベルシフト回路は、マイクロアクチュエータ装置のみならず、他の種々の用途に用いることができる。
【図面の簡単な説明】
【０１２１】
【図１】本発明の第１の実施の形態によるレベルシフト回路を示す電気回路図である。
【図２】本発明の第１の実施の形態によるレベルシフト回路の構造の一例を模式的に示す概略断面図である。
【図３】本発明の第２の実施の形態によるレベルシフト回路を示す電気回路図である。
【図４】第１及び第２の実施の形態における第１の回路部の入出力特性を示す図である。
【図５】第１及び第２の実施の形態おける第２の回路部の入出力特性を示す図である。
【図６】第１及び第２の実施の形態における第３の回路部の入出力特性を示す図である。
【図７】第２の実施の形態における第４の回路部の入出力特性を示す図である。
【図８】第１の実施の形態の変形例によるレベルシフト回路を示す電気回路図である。
【図９】第１の実施の形態の他の変形例によるレベルシフト回路を示す電気回路図である。
【図１０】本発明の第３の実施の形態による光スイッチシステムを示す概略構成図である。
【図１１】本発明の第３の実施の形態による光スイッチシステムで用いられているデバイスに搭載されている１つの光スイッチを模式的に示す概略平面図である。
【図１２】図１１中のＸ１１−Ｘ１２線に沿った概略断面図である。
【図１３】図１１中のＸ１３−Ｘ１４線に沿った概略断面図である。
【図１４】図１１中のＸ１５−Ｘ１６線に沿った概略断面図である。
【図１５】図１１中のＹ１１−Ｙ１２線に沿った概略断面図である。
【図１６】図１１中のＹ１３−Ｙ１４線に沿った概略断面図である。
【図１７】図１１中のＹ１５−Ｙ１６線に沿った概略断面図である。
【図１８】図１１中のＹ１７−Ｙ１８線に沿った概略断面図である。
【図１９】本発明の第１の実施の形態における、マイクロアクチュエータに設けられたミラーによる光の切り替え状態を模式的に示す概略側面図である。
【図２０】本発明の第１の実施の形態における、光スイッチ及びこれを制御する制御回路を示す電気回路図である。
【図２１】図２０中の各部の信号波形を示す図である。
【図２２】本発明の第４の実施の形態による光スイッチシステムで用いられているデバイスに搭載されている１つの光スイッチを模式的に示す概略平面図である。
【図２３】本発明の第４の実施の形態における制御回路を示す電気回路図である。
【符号の説明】
【０１２２】
Ａ  第１の回路部
Ｂ  第２の回路部
Ｃ  第３の回路部
Ｄ  第４の回路部
１  入力端子
２  出力端子
３  第１の高電位電源（＋５Ｖ）
４  第１の低電位電源（０Ｖ）
５  第２の高電位電源（＋１５Ｖ）
６  第２の低電位電源（−１５Ｖ）
１１  ＣＭＯＳインバータ
１２，１３  単一チャネルＭＯＳインバータ
【図１】
2005184405.tif 000003
【図２】
2005184405.tif 000004
【図３】
2005184405.tif 000005
【図４】
2005184405.tif 000006
【図５】
2005184405.tif 000007
【図６】
2005184405.tif 000008
【図７】
2005184405.tif 000009
【図８】
2005184405.tif 000010
【図９】
2005184405.tif 000011
【図１０】
2005184405.tif 000012
【図１１】
2005184405.tif 000013
【図１２】
2005184405.tif 000014
【図１３】
2005184405.tif 000015
【図１４】
2005184405.tif 000016
【図１５】
2005184405.tif 000017
【図１６】
2005184405.tif 000018
【図１７】
2005184405.tif 000019
【図１８】
2005184405.tif 000020
【図１９】
2005184405.tif 000021
【図２０】
2005184405.tif 000022
【図２１】
2005184405.tif 000023
【図２２】
2005184405.tif 000024
【図２３】
2005184405.tif 000025