(57)【要約】  【課題】  たとえばＣＭＯＳのような撮像素子について、各画素で信号電荷が漏れてしまった場合でも、画面内シェーディングを生じないように補正処理（クリップ処理）を施すことができる撮像装置および撮像方法を提供する。  【解決手段】  撮像素子１３の画素ごとに、露光開始から読み出しまでの電荷蓄積時間が異なる場合、最も大きな電荷量を有する画素が、最も遅く読み出される（すなわち、最も電荷蓄積時間が長い）ときに、漏れずに残留している電荷量をクリップレベルとする。撮像装置１０は、撮像素子１３の各画素における電荷レベルを判定し、その電荷レベルがクリップレベル以上であれば、その画素の電荷レベルをそのレベルの電荷量に変換し、クリップレベルより小さければ、その画素の電荷レベルに対して変換を施さないようなクリップ処理を行う。【選択図】  図２
2005328420.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する撮像素子と、
前記画素で蓄積された電荷レベルをそれぞれ検出する検出手段と、
前記画素の少なくとも一部が、他の画素とは異なる電荷蓄積時間で電荷を蓄積する場合に、各画素についてクリップ処理を施すクリップ処理手段とを有し、
前記クリップ処理は、所定のクリップレベル以上の電荷レベルを有する画素の電荷レベルを、前記所定のクリップレベルに変換することを特徴とする撮像装置。
【請求項２】
請求項１に記載の撮像装置において、
前記所定のクリップレベルは、
前記撮像素子についての電荷放電曲線と、前記画素間の電荷蓄積時間の差に基づいて求められることを特徴とする撮像装置。
【請求項３】
請求項１に記載の撮像装置において、
前記所定のクリップレベルは、
最大蓄積電荷量を有する画素が、前記撮像素子の前記画素のうち最も短い電荷蓄積時間と、前記撮像素子の前記画素のうち最も長い電荷蓄積時間との差の時間だけ経過した後に有する電荷量となるよう決定されることを特徴とする撮像装置。
【請求項４】
請求項１に記載の撮像装置において、
前記所定のクリップレベルは、
最大蓄積電荷量を有する画素が、前記撮像素子の前記画素のうち最も短い電荷蓄積時間と、前記撮像素子の前記画素のうち最も長い電荷蓄積時間との差の時間だけ経過した後に有する電荷量から、所定のマージンを減じた電荷量となるよう決定されることを特徴とする撮像装置。
【請求項５】
請求項１に記載の撮像装置において、
前記撮像素子がＣＭＯＳであることを特徴とする撮像装置。
【請求項６】
請求項１に記載の撮像装置において、
前記撮像素子は複数のラインの前記画素から構成され、
前記各画素の電荷レベルの前記検出は、画面下部のラインの画素になるほど前記電荷蓄積時間が長くなるように行われることを特徴とする撮像装置。
【請求項７】
撮像素子内の複数の画素で蓄積された電荷レベルをそれぞれ検出する検出ステップと、
前記画素の少なくとも一部が、他の画素とは異なる電荷蓄積時間で電荷を蓄積する場合に、各画素についてクリップ処理を施す処理ステップとを有し、
前記クリップ処理は、所定のクリップレベル以上の電荷レベルを有する画素の電荷レベルを、前記所定のクリップレベルに変換することを特徴とする撮像方法。
【請求項８】
請求項７に記載の撮像方法において、
前記所定のクリップレベルは、
前記撮像素子についての電荷放電曲線と、前記画素間の電荷蓄積時間の差に基づいて求められることを特徴とする撮像方法。
【請求項９】
請求項７に記載の撮像方法において、
前記所定のクリップレベルは、
最大蓄積電荷量を有する画素が、前記撮像素子の前記画素のうち最も短い電荷蓄積時間と、前記撮像素子の前記画素のうち最も長い電荷蓄積時間との差の時間だけ経過した後に有する電荷量となるよう決定されることを特徴とする撮像方法。
【請求項１０】
請求項７に記載の撮像方法において、
前記所定のクリップレベルは、
最大蓄積電荷量を有する画素が、前記撮像素子の前記画素のうち最も短い電荷蓄積時間と、前記撮像素子の前記画素のうち最も長い電荷蓄積時間との差の時間だけ経過した後に有する電荷量から、所定のマージンを減じた電荷量となるよう決定されることを特徴とする撮像方法。
【請求項１１】
請求項７に記載の撮像方法において、
前記撮像素子がＣＭＯＳであることを特徴とする撮像方法。
【請求項１２】
請求項７に記載の撮像方法において、
前記撮像素子は複数のラインの前記画素から構成され、
前記各画素の電荷レベルの前記検出は、画面下部のラインの画素になるほど前記電荷蓄積時間が長くなるように行われることを特徴とする撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、撮像素子の各画素から得られる電荷レベルをクリップ処理によって補正する撮像装置および撮像方法に関する。
【背景技術】
【０００２】
電子カメラのような撮像装置においては、光を電気信号に変換するために、光電変換素子（撮像素子）が用いられる。このような撮像素子として特にＣＣＤセンサーやＣＭＯＳセンサーが知られている。
【０００３】
図３に示す、ＣＣＤ（Charged Coupled Device）１００を用いた撮像素子の場合、光を入射した画素１０３に蓄積された電荷を読み出すときは、まず各画素１０３の電荷が、その画素の接続されたＶ転送レジスタ１０１に移動される。たとえば、Ｐ１１ないしＰｋ１からなる組の画素１０３の電荷は、左端のＶ転送レジスタ１０１に転送される。その後、順にＨ転送レジスタ１０２にその電荷が移動される。最終的な各画素１０３の出力信号は、出力１０４として、Ｈ転送レジスタ１０２から得られる。すなわち、この読み出し方法では、すべての画素１０３の電荷は同じタイミングで読み出され、画素１０３に電荷が蓄積する時間は、すべての画素１０３の間で同じである。
【０００４】
一方、図４に示すように、ＣＭＯＳ（Complementary Metal-Oxid Semiconductor）１１０を用いた撮像素子では、図１に示すようなＶ転送レジスタ１０１がないため、画素１１２の電荷を読み出すときに、各画素の出力信号は１ラインずつカラム１１１に移動する。カラム１１１は、実質的に、図３のＨ転送レジスタ１０２の機能を実現するものである。１ラインは、たとえば、画素Ｐ１１、Ｐ１２、．．．Ｐ１ｐからなる画素群１１２Ａである。通常は、画素の集合が画素群であるが、この明細書では、１つの画素からなるものでも、便宜的に画素群と呼ぶことにする。
【０００５】
最初に、１ライン目の画素群１１２Ａの出力信号を同じタイミングでカラム１１１に移動させ、カラム１１１の信号が出力１１３として出力され、カラム１１１が空になったら、２ライン目の画素群１１２Ｂの出力信号を、次のタイミングでカラム１１１に移動させ、カラム１１１が空になったら、３ライン目の画素群１１２Ｃの出力信号を、次のタイミングでカラム１１１に移動させ、これらの処理を繰り返すことで、すべての画素１１２の出力信号が出力１１３として出力される。
【０００６】
このとき、露光開始時点がすべての画素１１２で同じであった場合には、上述したように読み出しタイミングがずれているため、ライン間で画素の電荷蓄積時間が異なることになる。
【０００７】
次に、撮影モードと各画素の電荷蓄積時間との関係について説明する。電子カメラなどの撮像装置では、動画モードで撮影を行うものと、静止画モードが撮影を行うものがあり、それぞれのモードで異なる読み出し動作がとられる。図５には、動画モードにおける露光および読み出しのタイミングの例が示されている。
【０００８】
動画モードでは、ＴＶフォーマットに準じて撮像素子の読み出しを行うため、１／６０秒ごと（垂直同期信号ごと）に撮像素子から映像信号を読み出す必要がある。そのため、各画素の読み出し動作は、図５に示すように、垂直同期信号に基づいたタイミングで行われる。この読み出し動作は、画面の上部の画素から下部の画素に向かってラインごとに順に行われ、読み出し動作が終了した時点が、次のタイミングの露光開始時間となる。この結果、図５の最下部に示すように、各画素の電荷蓄積時間、すなわち、露光の開始から読み出しまでの時間は、画面のすべての位置の画素について同じものとなる。
【０００９】
ＣＭＯＳ等を用いた撮像素子では、前述したように、画素群ごとに読み出しタイミングが異なるが、図５に示すような読み出し動作であれば、読み出しタイミングのずれに伴って、露光開始の時間もずれているので、画素群毎（ライン毎）に読み出しタイミングのずれはあるものの、各画素間で露光開始（画素に蓄積された電荷をリセットする時間）から画素に蓄積された電荷を読み出すまでの時間は、すべて同じになる。これは、図３で説明したＣＣＤでの撮影と同様のものと考えることができる。
【００１０】
一方、静止画モードでは、ＴＶフォーマットに準じて撮像素子の読み出しを行う必要がないため、比較的低速で画素信号を読み出すことが可能である。
【００１１】
また、動画モードでは、画面の上部と下部で露光タイミングがずれている（すなわち、電荷蓄積時間は同じであるが、電荷蓄積の時間帯が異なっている）ため、動いている被写体を撮影すると、画面の上部と下部とで画像のゆがみが生じる。たとえば、カメラをパンニングしながら棒を撮影したり、動いている棒を撮影したりすると、本来は図６Ａの画像１３１のように撮影されるべきものが、上記の時間帯の差によって、図６Ｂの画像１３２のように撮影されてしまう。しかしながら、動画モードに関しては、フレームレートが１／６０秒であるために、極端に高速で動く被写体を撮影したり、極端に高速でパンニングしない限り、見た目に不都合は生ぜず、実用上は問題がない。
【００１２】
一方、静止画の撮影においては、図６Ｂのような症状は、棒が斜めになっているのが顕著に現れるという不都合を与えてしまうので、読み出しの方法を変える必要がある。この問題を回避するため、静止画の撮影の場合は、図７のように読み出すことが好ましい。図７に示すように、露光開始時点においてリセットパルスが与えられると、すべての画素が同時に電荷を掃きだす動作をする。この動作により、すべての画素は、この位置から露光を開始し、同じ時点から電荷の蓄積が開始されることになる。そして、ある程度の電荷が画素に蓄積されたら、遮光装置を光軸に入れることで、撮像素子に入射する光が遮断され露光が終了する。これにより、すべての画素に対して電荷（光）が蓄積するタイミングが同じとなり、図６に示したような、画面の上部と下部とでの画像のゆがみは発生しない。
【００１３】
また、図７に示すように、この例では、メカシャッター動作パルスがオンとなるタイミングで遮光装置が遮光動作を開始し、時間ｔの経過後にその遮光装置が完全に光を遮光する。その遮光の直後に画素信号の読み出しを開始するが、読み出し動作は、画素群ごとに順次行われるため、各画素群の間（各ライン間）の読み出し開始時間は異なる。図７の場合、画面の上部の画素では電荷蓄積時間は短く、画面の下部に向かうほど、電荷蓄積時間は長くなるという状況が発生する。
【００１４】
しかしながら、図７に示すような、静止画モードでの読み出し方法では、画素群の間で電荷蓄積時間に差があるため、画素において通常生じる漏れの量が、画素間で異なるものになってしまう。たとえば、撮像素子の各画素において一様な信号レベルを取得することが期待される被写体を撮影した場合に、図７のような方法で各画素の電荷を読み出していくと、画面の上部の画素は、電荷の漏れが小さいために問題がないが、画面の下部の画素については、長い電荷蓄積時間のために、電荷の漏れ量が大きく、結果的には、画面の上部から下部に向けて次第に暗くなっていくような映像（画面内シェーディング）が得られることになる。
【００１５】
このような問題を解決するために、特許文献１のＣＣＤ固体撮像素子では、信号電荷の転送経路（順序）を制御することによって、隣接ビット間で信号電荷が漏れるのを防止する。
【００１６】
【特許文献１】特開平５−７３４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上述した特許文献１のアプローチは、信号電荷が漏れるのを防止するといった観点から、ＣＣＤ固体撮像素子に改良を加えるものであるが、一方では、漏れてしまった信号電荷によって画面内シェーディングを生じないように画素から得られた信号に補正処理を施すというアプローチも考えられる。
【００１８】
したがって、この発明の目的は、たとえばＣＭＯＳのような撮像素子について、各画素で信号電荷が漏れてしまった場合でも、画面内シェーディングを生じないように補正処理を施すことができる撮像装置および撮像方法を提供することにある。
【００１９】
また、この発明のさらなる目的は、撮像素子の各画素間で電荷蓄積時間が異なるために、信号電荷の漏れ量が画素ごとに異なるような場合に、各画素から得られた信号に対して、その漏れ量に応じた補正処理を施す撮像装置および撮像方法を提供することにある。
【課題を解決するための手段】
【００２０】
第１の実施態様に係る発明は、複数の画素を有する撮像素子と、画素で蓄積された電荷レベルをそれぞれ検出する検出部と、画素の少なくとも一部が、他の画素とは異なる電荷蓄積時間で電荷を蓄積する場合に、各画素についてクリップ処理を施すクリップ処理部とを有し、クリップ処理は、所定のクリップレベル以上の電荷レベルを有する画素の電荷レベルを、所定のクリップレベルに変換するように構成された撮像装置である。
【００２１】
第２の実施態様に係る発明は、第１の実施態様に係る発明において、所定のクリップレベルは、撮像素子についての電荷放電曲線と、画素間の電荷蓄積時間の差に基づいて求められるように構成された撮像装置である。
【００２２】
第３の実施態様に係る発明は、第１の実施態様に係る発明において、所定のクリップレベルは、最大蓄積電荷量を有する画素が、撮像素子の画素のうち最も短い電荷蓄積時間と、撮像素子の画素のうち最も長い電荷蓄積時間との差の時間だけ経過した後に有する電荷量となるよう決定されるように構成された撮像装置である。
【００２３】
第４の実施態様に係る発明は、第１の実施態様に係る発明において、所定のクリップレベルは、最大蓄積電荷量を有する画素が、撮像素子の画素のうち最も短い電荷蓄積時間と、撮像素子の画素のうち最も長い電荷蓄積時間との差の時間だけ経過した後に有する電荷量から、所定のマージンを減じた電荷量となるよう決定されるように構成された撮像装置である。
【００２４】
第５の実施態様に係る発明は、第１の実施態様に係る発明において、撮像素子がＣＭＯＳであるように構成された撮像装置である。
【００２５】
第６の実施態様に係る発明は、第１の実施態様に係る発明において、撮像素子は複数のラインの画素から構成され、各画素の電荷レベルの検出は、画面下部のラインの画素になるほど電荷蓄積時間が長くなるように行われるように構成された撮像装置である。
【００２６】
第７の実施態様に係る発明は、撮像素子内の複数の画素で蓄積された電荷レベルをそれぞれ検出する検出ステップと、画素の少なくとも一部が、他の画素とは異なる電荷蓄積時間で電荷を蓄積する場合に、各画素についてクリップ処理を施す処理ステップとを有し、クリップ処理は、所定のクリップレベル以上の電荷レベルを有する画素の電荷レベルを、所定のクリップレベルに変換するように構成された撮像方法である。
【００２７】
第８の実施態様に係る発明は、第７の実施態様に係る発明において、所定のクリップレベルは、撮像素子についての電荷放電曲線と、画素間の電荷蓄積時間の差に基づいて求められるように構成された撮像方法である。
【００２８】
第９の実施態様に係る発明は、第７の実施態様に係る発明において、所定のクリップレベルは、最大蓄積電荷量を有する画素が、撮像素子の画素のうち最も短い電荷蓄積時間と、撮像素子の画素のうち最も長い電荷蓄積時間との差の時間だけ経過した後に有する電荷量となるよう決定されるように構成された撮像方法である。
【００２９】
第１０の実施態様に係る発明は、第７の実施態様に係る発明において、所定のクリップレベルは、最大蓄積電荷量を有する画素が、撮像素子の画素のうち最も短い電荷蓄積時間と、撮像素子の画素のうち最も長い電荷蓄積時間との差の時間だけ経過した後に有する電荷量から、所定のマージンを減じた電荷量となるよう決定されるように構成された撮像方法である。
【００３０】
第１１の実施態様に係る発明は、第７の実施態様に係る発明において、撮像素子がＣＭＯＳであるように構成された撮像方法である。
【００３１】
第１２の実施態様に係る発明は、第７の実施態様に係る発明において、撮像素子は複数のラインの画素から構成され、各画素の電荷レベルの検出は、画面下部のラインの画素になるほど電荷蓄積時間が長くなるように構成された撮像方法である。
【発明の効果】
【００３２】
この発明の撮像装置および撮像方法によって、たとえばＣＭＯＳのような撮像素子について、画素間で異なる程度の電荷漏れが生じてしまった場合でも、画面内シェーディングを生じないように補正処理を施すことができる。
【発明を実施するための最良の形態】
【００３３】
最初に、この発明における原理について説明する。ＣＭＯＳ等の撮像素子においては、受光した光の量に応じて信号電荷が貯まる場所、すなわち光電変換部分があり、ここでは、この部分を「バケツ」と呼ぶことにする。
【００３４】
このバケツに貯まる信号電荷（電荷）の量は、暗い被写体を撮影するときは少なく、明るい被写体を撮影するときは多くなる。ここで、高輝度な被写体を撮影した場合、電荷はある一定以上のレベルまでは、そのバケツに蓄積されるが、そのレベル以上はバケツに電荷が貯まりきれずに溢れてしまう。電子カメラ等の撮像装置で被写体を撮影したときに画像が白く飛んだようになる症状はこのことが原因で生じる。
【００３５】
ここで、信号電荷がバケツから漏れる場合（電荷の漏れが起こる場合）には、以下の２つが挙げられる。１つは、上述のとおり、高輝度な被写体を撮影した場合で、この場合は、バケツに蓄積できる電荷以上の強い光が画素に入射する。２つ目は、電荷の蓄積開始から画素の信号読み出しまでに長い時間がかかった場合である。
【００３６】
後者は、バケツに蓄積された電荷が一定以上存在する場合に生じ、バケツに一定以上の電荷を長時間貯めていると、少しずつ電荷が漏れていってしまうのである。この現象は、コンデンサに貯まった電荷が時間経過とともに、自然に放電していくのと類似する現象である。
【００３７】
このとき、時間の経過と電荷の量の関係は、一般的には、図１に示す曲線１のように表される。図１から分かるように、曲線１は、時間の経過とともに、電荷の量が減少していくことを表している。特に電荷の量が大きい場合には減少の度合いが大きく、逆に、電荷の量が小さい場合、すなわち電荷量Ｂに近づくと、減少の度合いが小さくなる。電荷の量が電荷量Ｂとほとんど同じになると、時間が経過してもほとんど漏れがないことが分かる（厳密には漏れている可能性があるが、ほとんど無視できるレベルである）。
【００３８】
前述のように、時間の経過とともに、蓄積された電荷が漏れるため、撮像素子の画素間で、電荷の蓄積開始から読み出しまでの時間に差があった場合に不都合が生じる。すなわち、電荷の蓄積開始から読み出しまでの時間が短い画素に対しては電荷の漏れがほとんどなく、電荷の蓄積開始から読み出しまでの時間が長い画素に対しては電荷が沢山漏れるということであり、画面にわたって一様に高輝度な被写体を撮影したときには、電荷の蓄積開始から読み出しまでの時間が短い画素は明るく、電荷の蓄積開始から読み出しまでの時間が長い画素は暗くなってしまう。したがって、図７に示すような読み出し方法の場合は、画面の上部から下部に向けて徐々に暗くなる画像が生成される。なお、ここでは、電荷の蓄積開始から読み出しまでの時間を電荷蓄積時間と呼ぶことにする。
【００３９】
そこで、この発明では、画面の上部から下部に向けて徐々に暗くなる画像（画面シェーディングの画像）を、画面シェーディングのない画像に補正する。
【００４０】
図１の横軸は時間であり、撮像素子のすべての画素において電荷の蓄積が開始された後、最初に読み出しが行われた時間を０とする。これは、たとえば図７に示した１ライン目の画素群について読み出しが行われた時間である。このとき読み出された画素の電荷レベルはＡであり、ほとんど漏れのない、ほぼ最大の蓄積電荷量を有する状態であるということができる。
【００４１】
一方、最後に読み出しが行われた時間をｔ１とする。これは、図７の最終ライン（Ｎライン目）の画素群について読み出しが行われた時間である。時間ｔ１は、換言すれば、画素のうち最も短い電荷蓄積時間と、最も長い電荷蓄積時間との差である。時間ｔ１において読み出された画素の電荷レベルはＢであり、本来は、Ａである電荷量が、漏れによってこのレベルまで減少したものである。
【００４２】
したがって、図１からは、少なくとも電荷量がＢより小さい電荷レベルの画素に対しては、電荷漏れは起こらないことが分かる。すなわち、電荷量がＢ以上の電荷レベルのものをＢとすることで、画面内シェーディングを補正し、一様な明るさの画像を生成する。このような電荷レベルの変換処理を、ここでは、「クリップ処理」と呼ぶことにする。
【００４３】
また、実際は撮像素子のバラツキ等があるため、これを考慮すると、Ｂに対して下側に少しマージンを設けた電荷量Ｃをクリップ処理の判定レベル（クリップレベル）に設定することが好ましい。
【００４４】
クリップ処理後の各画素の電荷量は以下の式１および式２によって求められる。
Ｅ(y)  ＝  Ｃ   （Ｅ(x)  ＝＞ Ｃ）                            ・・・（式１）
Ｅ(y)  ＝  Ｅ(x)   （Ｅ(x)  ＜ Ｃ）                            ・・・（式２）
ただし、Ｅ(x)は、補正前の電荷レベルであり、Ｅ(y)は、補正後の電荷レベルであり、Ｃはクリップレベルである。
【００４５】
次に、この発明のクリップ処理を、図７を参照して説明する。図７は、前述のように、通常、静止画モードで用いられる読み出し方法であり、撮像素子の各画素について、露光タイミングと読み出しタイミングが示されている。最初に、リセットパルスが撮像素子に与えられることで、（各画素の）バケツに蓄積されている電荷がすべて掃き捨てられる。この瞬間に、バケツに貯まっている電荷はすべて０になり、その後レンズを通ってきた光が電荷となり、電荷の蓄積が開始される。その後、所定時間の露光をした段階でメカシャッター動作パルスが与えられることによってメカシャッターが閉鎖し、撮像素子への光が完全に遮断される。
【００４６】
その後、垂直同期信号（Ｖ）のエッジによって撮像素子の各画素に蓄積された電荷の読み出しが開始される。水平方向に１ライン読むのにかかる時間が水平同期信号（Ｈ）であり、１ライン目は垂直同期信号ですぐに読み出しを開始するが、ｎライン目はｎＨ後に読み出しを開始するのである。この時間のズレが明るい被写体に対して画面内で上下にシェーディングを起こす。
【００４７】
このように、電荷の漏れによって画面の上部と下部で電荷レベルが異なってしまった信号に対して、上述のクリップ処理を施すことによって、画面内のシェーディングをある程度補正することができる。このとき、クリップレベルＢは、図１の曲線１（すなわち、電荷放電曲線）と、図７に示すような、読み出し位置のズレの時間（すなわち、画素の読み出しサイクルにおいて最も短い電荷蓄積時間と最も長い電荷蓄積時間の差）によって算出することで適正な値に設定することができる。
【００４８】
たとえば、図１において、１画面において最初の画素の読み出しから最後の画素の読み出しまでの時間がｔ１（図７ではｎＨに対応する）だとすると、曲線１のｔ１における電荷量Ｂをクリップレベルとして設定することができる。また、前述のように、撮像素子のバラツキ等を考慮して、電荷量Ｂから所定のマージンを減じた電荷量Ｃをクリップレベルとしてもよい。
【００４９】
また、撮像素子がカラーフィルタを有している場合、クリップレベルＣは、同色フィルタ内で値を同一にすることが好ましく、クリップレベルＣを画素ごとに変える必要がある場合は、色フィルタ毎に値を変えると同色内でのムラがなくなり好ましい。
【００５０】
次に、図２を参照して、この発明の撮像装置の構成について説明する。撮像装置１０は、レンズ１１、メカシャッター１２、撮像素子１３、Ｓ／Ｈ処理部１４、ＡＤ変換部１５、クランプ処理部１６、クリップ処理部１７、ＷＢ処理部１８、画像信号処理部１９、およびコントローラ２０を含む。
【００５１】
被写体からの光はレンズ１１によって撮像素子１３に像を結合する。結合した像は撮像素子１３によって光電変換され画像信号となる。レンズ１１と撮像素子１３の間には、メカシャッター１２が配置されている。ここで、メカシャッター１２は、撮像素子に入射する光を光学的に完全に遮断する機構である。
【００５２】
撮像素子１３によって光電変換された画像信号は、この段階ではアナログ信号である。撮像素子からの画像信号は、Ｓ／Ｈ（Sample/Hold：サンプルホールド）処理部１４に渡される。サンプルホールドは、Ａ／Ｄ（Analog to Digital：アナログディジタル）変換する前に必要な処理であり、アナログディジタル（ＡＤ）変換する上でアナログ信号の０基準位置と信号レベルの場所を特定する。ＡＤ変換部１５は、Ｓ／Ｈ処理部１４によって基準位置と信号レベルの場所を特定された場所をアナログディジタル変換することで画素の信号をアナログからディジタル信号に変換する。Ｓ／Ｈ処理部１４とＡＤ変換部１５は、撮像素子１３の画素で蓄積された電荷レベルをそれぞれ検出する検出部に相当する。
【００５３】
ディジタル化された画像信号はその後、クランプ処理部１６で、撮像素子の黒レベル（ＯＰＢ（Optical Black）積分値）を検出し、それを画像信号から減算することで黒のレベルを合わせるクランプ処理が行われる。クランプ処理は、換言すれば、映像信号の波形のうちどの部分を明るさ０の黒の基準とするかを調整する処理である。
【００５４】
クランプ処理部１６から出力された画像信号は、その後、クリップ処理部１７に入力され、ここで、前述した、この発明のクリップ処理が行われる。すなわち、事前に設定されたクリップレベル、または、たとえばクリップ処理部１７による処理の開始時に求められたクリップレベルに基づいて、すべての画素の電荷について、上述の式１または式２のどちらかを適用し、電荷量（電荷レベル）を変換する。
【００５５】
図２に示す撮像装置１０の例では、クリップ処理部１７の前にクランプ処理部１６が配置されているが、クリップ処理部１７を先に配置することも可能である。クリップレベルは、クランプ処理部１６のレベル合わせに応じて適宜調整されうる。
【００５６】
また、通常、撮像装置では、固定パターンノイズ補正回路を有するが、ここでは省略している。このような補正回路は、クリップ処理部１７の前後に適宜配置する事が可能である。たとえば、撮像素子がＣＭＯＳである場合、固定パターンノイズ補正の１つとして、縦スジ補正が挙げられる。ここで、縦スジ補正とは、撮像素子の画素信号がアナログ信号のときに通る回路の特性バラツキにより画像信号レベルにバラツキが生じることで固定パターンノイズがでてしまうものを補正する回路である。縦スジ補正は、この場合には、画面の縦方向に固定パターンノイズのバラツキによる縦スジが見えるためにそう呼んでいるが、システムの構成によって縦スジが横スジ等、異なるスジに見える場合もある。
【００５７】
次に、画像信号は、ＷＢ（White Balance：ホワイトバランス）処理部１８に提供され、そこで、Ｒ、Ｇ、Ｂ画像信号について各種補正が施される。ＷＢは、画像の白レベルを合わせるためにＲ、Ｇ、Ｂにゲインをかけるものである。
【００５８】
その後、画像信号処理部１９において、画像信号に対し、Ｙ(輝度)信号処理、Ｃ(クロマ)信号処理、およびアパコン処理等が行われる。Ｙ(輝度)信号処理は、ＲＧＢ信号をある一定の割合で加算することで輝度を作り出すよう処理するものであり、Ｃ(クロマ)信号処理は、ＲＧＢ信号をある一定の割合で減算するよう処理を行うものである。アパコン処理は、画像信号をＨＰＦ(High Pass Filter：ハイパスフィルタ)でフィルタした信号を画像信号に加算することで、画像のエッジを強調する処理のことである。
【００５９】
画像信号処理部１９からの出力画像信号は、その後、所定の信号処理がされた後に記録され、または他の装置に伝送される。たとえば、動画であれば所定のＶＴＲ信号処理等が施される。また、静止画であれば、所定の圧縮処理等が行われた後に、記録媒体等に書き込まれる。
【００６０】
コントローラ２０は、ＣＰＵおよびメモリを含むマイクロコンピュータによって構成され、クランプ処理部１６、クリップ処理部１７、ＷＢ処理部１８、および画像信号処理部１９の動作を制御する。また、コントローラ２０はこの他、メカシャッター１２にメカシャッター動作パルスを与えて遮断動作を制御したり、撮像素子１３にリセットパルスを与えて、蓄積電荷を吐き出すよう制御したりする。
【００６１】
この発明のポイントは、撮像素子の各画素から得られた電荷レベルのそれぞれを、所定のクリップレベルでクリップすることにある。したがって、図２の撮像装置１０においては、クリップ処理部１７以外の構成要素を、既知の方法にしたがって任意に配置、追加、削除することが可能である。また、この発明の撮像装置１０に組み込まれる撮像素子は、ＣＭＯＳとは限らない。他の撮像素子において、各画素の電荷蓄積時間が異なるような読み出し方法がとられれば、そのような撮像素子にこの発明の原理を適用することは可能である。
【図面の簡単な説明】
【００６２】
【図１】電荷の放電曲線を表すグラフである。
【図２】この発明の一実施形態に係る撮像装置の構成を表すブロック図である。
【図３】ＣＣＤの構成および蓄積された電荷の転送を説明するための略線図である。
【図４】ＣＭＯＳの構成および蓄積された電荷の転送を説明するための略線図である。
【図５】動画モードの読み出し方法における露光、読み出しタイミングを示す略線図である。
【図６】動画モードにおいて、画面の上部と下部で露光タイミングがずれるために生ずる画像のゆがみを表した略線図である。
【図７】静止画モードの読み出し方法における露光、読み出しタイミングを示す略線図である。
【符号の説明】
【００６３】
１０・・・撮像装置、１１・・・レンズ、１２・・・メカシャッター、１３・・・撮像素子、１４・・・Ｓ／Ｈ処理部、１５・・・ＡＤ変換部、１６・・・クランプ処理部、１７・・・クリップ処理部、１８・・・ＷＢ処理部、１９・・・画像信号処理部、２０・・・コントローラ
【図１】
2005328420.tif 000003
【図２】
2005328420.tif 000004
【図３】
2005328420.tif 000005
【図４】
2005328420.tif 000006
【図５】
2005328420.tif 000007
【図６】
2005328420.tif 000008
【図７】
2005328420.tif 000009