(57)【要約】【課題】シミュレーション速度の低下を招くことなくバスプロトコルの検証精度を上げる。【解決手段】システムＬＳＩ１００の論理設計を論理シミュレーションにより検証するテストベンチシステムにおいて、前記システムＬＳＩ１００内部および外部バス１１１，１１２，１１３，１２１，１２２，１２３のプロトコルを監視する複数のプロトコル監視モニタ１４１Ａ−Ｆと、内部および外部バス１１１，１１２，１１３，１２１，１２２，１２３のアイドル状態を監視するアイドル状態監視モニタ１５１と、前記プロトコル監視モニタ１４１Ａ−Ｆと前記アイドル状態監視モニタ１５１の動作を、トリガ信号としてＦＲＡＭＥ#信号とＩＲＤＹ#信号の否定論理積(ＮＡＮＤ)演算結果により切り替える。【選択図】図５
2005328472.tif 000002
【特許請求の範囲】
【請求項１】
システムＬＳＩの論理設計を論理シミュレーションにより検証するテストベンチシステムにおいて、
前記システムＬＳＩ内部および外部バスのプロトコルを監視する複数のプロトコル監視モニタと、
内部および外部バスのアイドル状態を監視するアイドル状態監視モニタと、
前記プロトコル監視モニタと前記アイドル状態監視モニタの動作を切り替える切り替え手段と、
を備えていることを特徴とするテストベンチシステム。
【請求項２】
前記アイドル状態監視モニタは単数で機能することを特徴とする請求項１記載のテストベンチシステム。
【請求項３】
前記動作切り替え手段は、モジュール間の接続信号に基づいて前記記プロトコル監視モニタと前記アイドル状態監視モニタの動作を切り替えることを特徴とする請求項１または２記載のテストベンチシステム。
【請求項４】
前記監視対象のバスがＰＣＩバスであることを特徴とする請求項１ないし３のいずれか１項に記載のテストベンチシステム。
【請求項５】
前記監視対象のバスがＰＣＩバスであり、前記モジュール間の接続信号として前記ＰＣＩバスのＦＲＡＭＥ#信号とＩＲＤＹ#信号を使用し、前記動作切り替え手段は前記ＦＲＡＭＥ#信号と前記ＩＲＤＹ#信号の否定論理積演算結果に基づいて前記記プロトコル監視モニタと前記アイドル状態監視モニタの動作を切り替えることを特徴とする請求項３記載のテストベンチシステム。
【請求項６】
システムＬＳＩの論理設計を論理シミュレーションにより検証する検証方法において、
前記システムＬＳＩ内部および外部バスのプロトコルと内部および外部バスのアイドル状態とをモジュール間の接続信号に基づいて切り替えながらそれぞれ監視することを特徴とする検証方法。
【請求項７】
前記前記システムＬＳＩ内部および外部バスのプロトコルの監視は前記バスのそれぞれについて行い、前記アイドル状態の監視は前記各バスの接続信号を一本化して行うことを特徴とする請求項６記載の検証方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、システムＬＳＩの論理設計を論理シミュレーションにより検証するテストベンチシステム及びシステムＬＳＩの論理設計を論理シミュレーションにより検証する検証方法に関する。
【背景技術】
【０００２】
システムＬＳＩの論理シミュレーション時に使用する検証テストベンチにおけるシステムＬＳＩ内部モジュール間のインタフェースプロトコルを監視するためにモニタが使用されている。このモニタについて検証精度を上げるためにはより多くのモジュール間インタフェースにモニタを設置する必要がある。
【０００３】
なお、関連する技術として例えば特許文献１に開示された発明が知られている。
【特許文献１】特開２００２−３５８２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、検証精度を上げるためにより多くのモジュール間インタフェースにモニタを設置した場合、設置するモニタが増加するにつれてシミュレーションを行う計算機の負荷が高くなり、シミュレーションが遅くなる。すなわち、従来構成では、検証精度を上げるとシミュレーションが遅くなり、シミュレーションが速くなるようにすると検証精度が劣化するという問題がある。
【０００５】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、シミュレーション速度の低下を招くことなくバスプロトコルの検証精度を上げることができるようにすることにある。
【課題を解決するための手段】
【０００６】
前記目的を達成するため、第１の手段は、システムＬＳＩの論理設計を論理シミュレーションにより検証するテストベンチシステムにおいて、前記システムＬＳＩ内部および外部バスのプロトコルを監視する複数のプロトコル監視モニタと、内部および外部バスのアイドル状態を監視するアイドル状態監視モニタと、前記プロトコル監視モニタと前記アイドル状態監視モニタの動作を切り替える切り替え手段とを備えていることを特徴とする。
【０００７】
第２の手段は、第１の手段において、前記アイドル状態監視モニタは単数で機能することを特徴とする。
【０００８】
第３の手段は、第１または第２の手段において、前記動作切り替え手段は、モジュール間の接続信号に基づいて前記記プロトコル監視モニタと前記アイドル状態監視モニタの動作を切り替えることを特徴とする。
【０００９】
第４の手段は、第１ないし第３の手段において、前記監視対象のバスがＰＣＩバスであることを特徴とする。
【００１０】
第５の手段は、第３の手段において、前記監視対象のバスがＰＣＩバスであり、前記モジュール間の接続信号として前記ＰＣＩバスのＦＲＡＭＥ#信号とＩＲＤＹ#信号を使用し、前記動作切り替え手段は前記ＦＲＡＭＥ#信号と前記ＩＲＤＹ#信号の否定論理積演算結果に基づいて前記記プロトコル監視モニタと前記アイドル状態監視モニタの動作を切り替えることを特徴とする。
【００１１】
第６の手段は、システムＬＳＩの論理設計を論理シミュレーションにより検証する検証方法において、前記システムＬＳＩ内部および外部バスのプロトコルと内部および外部バスのアイドル状態とをモジュール間の接続信号に基づいて切り替えながらそれぞれ監視することを特徴とする。
【００１２】
第７の手段は、第６の手段において、前記前記システムＬＳＩ内部および外部バスのプロトコルの監視は前記バスのそれぞれについて行い、前記アイドル状態の監視は前記各バスの接続信号を一本化して行うことを特徴とする。
【００１３】
なお、後述の実施形態において、システムＬＳＩは符号１００に、内部バスは符号１１１，１１２，１１３に、外部バスは符号１２１，１２２，１２３に、プロトコル監視モニタは１４１，１４１Ａ−１４１Ｆに、アイドル状態監視モニタは符号１５１に、動作切り替え手段はトリガ信号１４２に、ＦＲＡＭＥ#信号とＩＲＤＹ#信号の否定論理積演算はＮＡＮＤ回路１４３にそれぞれ対応する。
【発明の効果】
【００１４】
以上のように、本発明によれば、システムＬＳＩ内部および外部バスのプロトコルと内部および外部バスのアイドル状態とをモジュール間の接続信号に基づいて切り替えながらそれぞれ監視するので、シミュレーション速度の低下を招くことなくバスプロトコルの検証精度を上げることができる
【発明を実施するための最良の形態】
【００１５】
以下、本発明の最良の形態について図面を参照して説明する。
【００１６】
図１は本発明の実施形態に係るＬＳＩの内部構成を一例を示すブロック図である。同図において、ＬＳＩ１００の内部は複数の機能ブロックＡ−Ｅ１０１，１０２，１０３，１０４，１０５を持ち、内部バスＡ−Ｃ１１１，１１２，１１３が各機能ブロックＡ−Ｄ１０１，１０２、１０２，１０４、１０１，１０５間を接続している。またＬＳＩ１００は外部バスＤ−Ｆ１２１，１２２，１２３を持ち、図示しない外部のデバイス等と接続される。
【００１７】
各内部および外部バスプロトコルにおいては、大別してアイドル状態と活性状態に分かれる。例えばＰＣＩバスの場合、図２のタイミングチャートに示すようにＦＲＡＭＥ#信号およびＩＲＤＹ#信号がＨレベルのときはアイドル状態１３１であり、それ以外はＲＥＡＤやＷＲＩＴＥ等のアクセスを行う活性状態１３２である。バスプロトコルにおいて、アイドル状態１３１から活性状態１３２または活性状態１３２からアイドル状態１３１への遷移のきっかけになる信号をトリガ信号と称している。例えばＰＣＩバスの場合、ＦＲＡＭＥ#信号とＩＲＤＹ#信号の否定論理積(ＮＡＮＤ)１４３演算結果をトリガ信号とする。このトリガ信号において、ＦＲＡＭＥ#信号およびＩＲＤＹ#信号のいずれかがＬレベルになったときに結果が１になり、バスの活性状態１３２を示す。
【００１８】
テストベンチでバスのプロトコル検証を行うため、図３に示すように各バスプロトコルに応じたバスモニタ（以下、プロトコル監視モニタ１４１と称する）を各内部バスＡ−Ｃ１１１，１１２，１１３、及び各外部バスＤ−Ｆ１２１，１２２，１２３に接続する（図５参照）。またプロトコル監視モニタ１４１は動作の許可を制御するための入力ポートを持ち、ここにはトリガ信号１４２を接続する。プロトコル監視モニタ１４１はトリガ信号１４２が活性化している際に動作する。例えばＰＣＩバスの場合、プロトコル監視モニタ１４１にはＣＬＫ、ＦＲＡＭＥ#、ＩＲＤＹ#、ＴＲＤＹ#、ＤＥＶＳＥＬ#、ＡＤ、Ｃ/ＢＥ#、ＳＴＯＰ#、ＰＡＲといったＰＣＩバスの信号を接続する。動作許可ポートには、前述のＦＲＡＭＥ#とＩＲＤＹ#のＮＡＮＤ１４３演算結果（トリガ信号１４２）を接続する。これによりＰＣＩのプロトコル監視モニタ１４１はＦＲＡＭＥ#もしくはＩＲＤＹ#がＬレベルにアサートされたときに監視動作をする。
【００１９】
また、図４に示すようにアイドル状態を監視するための１つのバスモニタ（以下、アイドル監視モニタ１５１と称する）を各内部バスＡ−Ｃ１１１，１１２，１１３、及び各外部バスＤ−Ｆ１２１，１２２，１２３に接続する（図５参照）。アイドル監視モニタ１５１に接続する信号群はバス１１１，１１２，１１３、１２１，１２２，１２３がアイドル状態時に変化してはいけない信号である。まず各バス１１１，１１２，１１３、１２１，１２２，１２３においてアイドル状態で論理がＬ(０)に揃うよう論理演算で出力を１本化する。そしてこの１本化した信号とトリガ信号の論理否定(ＮＯＴ)と論理積(ＡＮＤ)演算を行いこれを各バスのアイドル監視入力とする。アイドル監視モニタ１５１は複数のバスで共通して使うため、論理和(ＯＲ)演算１５５にて各バス１１１，１１２，１１３，１２１，１２２，１２３のアイドル監視入力を１本化してアイドル監視モニタ１５１に接続する。アイドル監視モニタ１５１は自身への入力がＨレベルになったときにシミュレータを介してエラー例外を通知する。
【００２０】
例えばＰＣＩバスの場合、図４に示すようにアイドル期間中はＴＲＤＹ#、ＤＥＶＳＥＬ#、ＳＴＯＰ#がＨレベル固定のはずなので、これらの否定論理積(ＮＡＮＤ)演算１５２で１本化して、さらに先のトリガ信号の論理否定であるＦＲＡＭＥ#とＩＲＤＹ#の論理積(ＡＮＤ)演算１５３結果と論理積(ＡＮＤ)演算１５４を行い、当該バス１１１，１１２，１１３，１２１，１２２，１２３のアイドル監視入力とする。もし、アイドル状態(ＦＲＡＭＥ#,ＩＲＤＹ#がいずれもＨレベル)の時に、ＴＲＤＹ#、ＤＥＶＳＥＬ#、ＳＴＯＰ#のいずれかがＬレベルに変化した場合、アイドル監視モニタ１５１への入力値がＨレベルになり、エラーを捉えることができる。一方、活性状態(ＦＲＡＭＥ#、ＩＲＤＹ#いずれかがＬレベル）の時はＦＲＡＭＥ#とＩＲＤＹ#の論理積(ＡＮＤ)演算１５３結果がＬ(０)になるためアイドル監視モニタ１５１への入力値はＴＲＤＹ#、ＤＥＶＳＥＬ#、ＳＴＯＰ#の如何に関わらずＬレベルに維持され、すなわちアイドル監視は行われない。
【００２１】
ＬＳＩの内部および外部バス１１１，１１２，１１３，１２１，１２２，１２３にプロトコル監視モニタ１４１とアイドル監視モニタ１５１を接続した状態を図５に示す。
【００２２】
初期状態は全てのバス１１１，１１２，１１３，１２１，１２２，１２３はアイドル状態であるので、トリガ信号１４２は非活性状態であり、プロトコル監視モニタ１４１は動作せず、単一のアイドル監視モニタ１５１が単独で監視動作を行っている。アイドル監視モニタ１５１はモニタに接続されている信号が変化したらシミュレータを介してエラー例外を通知する。
【００２３】
トリガ信号１４２が活性化し、バスがアイドル状態から活性状態に遷移すると、プロトコル監視モニタ１４１が動作を開始し、当該バスに接続されているアイドル監視モニタ１５１はセレクタに接続されたトリガ信号が活性状態のため、アイドル監視は行われなくなる。再びトリガ信号１４２が非活性化し、バスがアイドル状態に遷移すると、当該プロトコル監視モニタ１４１は動作許可入力がＬレベルになることにより動作を止め、アイドル監視モニタ１５１が動作を再開する。
【００２４】
図２ないし図４に図示したＰＣＩバスの信号名と機能は以下の通りである。
【００２５】
ＣＬＫ：バスの基本クロック、最大３３ＭＨＺ、リセットと割り込み以外は全ての信号をタイミングの基本に使用する。
【００２６】
ＦＲＡＭＥ＃：トランザクションの開始時にアドレスやコマンドとともにＬパルスが出力される。
【００２７】
ＩＲＤＹ＃：イニシエータがデータを転送準備完了のときにＬを出力、バースト以外では、ＦＲＡＭＥ＃と同時にＬになることはない。
【００２８】
Ｃ／ＢＥ＃：コマンド（アドレスフェーズ）とバイトイネーブル（データフェーズ）をマルチプレックス時分割で使用。リード、ライトとも発生する。
【００２９】
ＡＤ：アドレス（アドレスフェーズ）とデータ（データフェーズ）をマルチプレックス時分割で使用。
【００３０】
ＴＲＤＹ：ターゲットの準備完了を示すＲＥＡＤＹ信号。ＩＲＤＹ＃＝ＬのときにＴＲＤＹ＃＝Ｌを１パルス出力。イニシエータはこれを見て次の動作に移る。
【００３１】
ＤＥＶＳＥＬ＃：選択されたターゲットＧＡＬを出力する。トランザクションが終了するまで。バーストのときも終了するまで。
【００３２】
ＰＡＲ：パリティビットで偶数パリティ。アドレスフェーズではイニシエータが、データフェーズではデータを出力する方がドライブする。
【００３３】
ＳＴＯＰ＃：ターゲットがイニシエータに対して、転送を中断してもらうときに０を出力する。
【００３４】
このように本実施形態によれば、複数のハードウェアモジュール間のプロトコルを監視するモニタ群について、プロトコルが休止状態のモジュール間については休止状態を監視する専用の単一のモニタを使用し、通常動作のモニタ動作を停止させるので、シミュレーション実行時の処理負荷が低減し、シミュレーション速度の低下を防ぐことができる。
【００３５】
また、休止状態のモニタと通常動作のモニタの切り替えを、監視対象の信号、この実施形態では、ＰＣＩバスのＦＲＡＭＥ#信号およびＩＲＤＹ#信号の変化により行うので、的確な監視を行うことができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係るＬＳＩの内部構成を一例を示すブロック図である。
【図２】ＰＣＩバスにおけるアイドル状態と活性状態の各信号の出力状態を示すタイミングチャートである。
【図３】プロトコル監視モニタとＰＣＩバスの各信号の接続状態を示す図である。
【図４】アイドル監視モニタとＰＣＩバスからの信号の接続状態を示す図である。
【図５】ＬＳＩの内部および外部バスにプロトコル監視モニタとアイドル監視モニタを接続した状態を示す図である。
【符号の説明】
【００３７】
１００ＬＳＩ
１０１，１０２，１０３，１０４，１０５  機能ブロック
１１１，１１２，１１３  内部バス
１２１，１２２，１２３  外部バス
１３１  アイドル状態
１３２  活性状態
１４１  プロトコル監視モニタ
１４２  トリガ信号
１５１  アイドル監視モニタ
【図１】
2005328472.tif 000003
【図２】
2005328472.tif 000004
【図３】
2005328472.tif 000005
【図４】
2005328472.tif 000006
【図５】
2005328472.tif 000007