(57)【要約】【課題】  半導体装置の消費電力を削減する。【解決手段】  半導体装置として、同一の半導体基板上に形成され、それぞれ所定の機能を有する第１及び第２の回路を備える。第２の回路を動作させる必要がある場合には、第２の回路が電力の供給を受けるための第１及び第２の端子に、電源電圧及び接地電圧をそれぞれ供給し、第２の回路を動作させる必要がない場合には、第１及び第２の端子に電圧を供給することを停止、又は、第１の端子と前記第２の端子とを同電位にする。【選択図】      図３
2005142205.tif 000002
【特許請求の範囲】
【請求項１】
同一の半導体基板上に形成され、それぞれ所定の機能を有する第１及び第２の回路を備え、
前記第２の回路を動作させる必要がある場合には、
前記第２の回路が電力の供給を受けるための第１及び第２の端子に、電源電圧及び接地電圧をそれぞれ供給し、
前記第２の回路を動作させる必要がない場合には、
前記第１及び第２の端子に電圧を供給することを停止、又は、前記第１の端子と前記第２の端子とを同電位にするように構成された
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第２の回路は、
前記第１の回路をテストする際に用いられるテスト回路である
ことを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第１の回路に、この回路を動作させるための電圧を供給する第１の電源配線及び第１の接地配線と、
前記第１の端子に接続され、前記第２の回路に前記電源電圧を供給するための第２の電源配線と、
前記第２の端子に接続され、前記第２の回路に前記接地電圧を供給するための第２の接地配線とを更に備え、
前記第２の回路を動作させる必要がある場合には、
前記第２の電源配線及び前記第２の接地配線に前記電源電圧及び前記接地電圧をそれぞれ供給し、
前記第２の回路を動作させる必要がない場合には、
前記第２の電源配線及び前記第２の接地配線に電圧を供給することを停止、又は、前記第２の電源配線と前記第２の接地配線とを同電位にする
ことを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第２の回路に前記電源電圧を供給するための電源配線と、
前記第２の回路に前記接地電圧を供給するための接地配線と、
前記電源配線と前記第１の端子との間に接続された第１のヒューズと、
前記接地配線と前記第２の端子との間に接続された第２のヒューズとを更に備える
ことを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記第２の回路に前記電源電圧を供給するための電源配線と、
前記第２の回路に前記接地電圧を供給するための接地配線と、
前記電源配線と前記第１の端子との間に接続され、前記第２の回路を動作させる必要があるか否かを示す制御信号に従って開閉する第１のスイッチと、
前記接地配線と前記第２の端子との間に接続され、前記制御信号に従って開閉する第２のスイッチとを更に備える
ことを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記制御信号は、
当該半導体装置の外部から入力されるものである
ことを特徴とする半導体装置。
【請求項７】
請求項５に記載の半導体装置において、
設定値を記憶する記憶部を更に備え、
前記記憶部が出力する前記設定値を表す信号を、前記制御信号として用いる
ことを特徴とする半導体装置。
【請求項８】
請求項５に記載の半導体装置において、
前記第１及び第２のスイッチは、
前記第１の回路が動作中であっても、動作するものである
ことを特徴とする半導体装置。
【請求項９】
請求項１に記載の半導体装置において、
前記第１の端子に接続され、前記第２の回路に前記電源電圧を供給するための電源配線と、
前記第２の回路に前記接地電圧を供給するための接地配線と、
前記第２の回路を動作させる必要があるか否かを示す制御信号に従って、前記第２の回路を動作させる必要がある場合には、前記第２の端子と前記接地配線との間を接続し、前記第２の回路を動作させる必要がない場合には、前記第２の端子と前記電源配線との間を接続するスイッチとを更に備える
ことを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記制御信号は、
当該半導体装置の外部から入力されるものである
ことを特徴とする半導体装置。
【請求項１１】
請求項９に記載の半導体装置において、
設定値を記憶する記憶部を更に備え、
前記記憶部が出力する前記設定値を表す信号を、前記制御信号として用いる
ことを特徴とする半導体装置。
【請求項１２】
請求項９に記載の半導体装置において、
前記スイッチは、
前記第１の回路が動作中であっても、動作するものである
ことを特徴とする半導体装置。
【請求項１３】
請求項１に記載の半導体装置において、
前記第２の回路に前記電源電圧を供給するための電源配線と、
前記第２の端子に接続され、前記第２の回路に前記接地電圧を供給するための接地配線と、
前記第２の回路を動作させる必要があるか否かを示す制御信号に従って、前記第２の回路を動作させる必要がある場合には、前記第１の端子と前記電源配線との間を接続し、前記第２の回路を動作させる必要がない場合には、前記第１の端子と前記接地配線との間を接続するスイッチとを更に備える
ことを特徴とする半導体装置。
【請求項１４】
請求項１３に記載の半導体装置において、
前記制御信号は、
当該半導体装置の外部から入力されるものである
ことを特徴とする半導体装置。
【請求項１５】
請求項１３に記載の半導体装置において、
設定値を記憶する記憶部を更に備え、
前記記憶部が出力する前記設定値を表す信号を、前記制御信号として用いる
ことを特徴とする半導体装置。
【請求項１６】
請求項１３に記載の半導体装置において、
前記スイッチは、
前記第１の回路が動作中であっても、動作するものである
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の回路を有する半導体装置に関する。
【背景技術】
【０００２】
近年、携帯電話やノート型パソコンといった携帯型電子機器の普及は目覚しいものがある。これらの機器については、高性能化、高機能化は当然ながら、携帯性を考慮した軽量化や電池で長時間駆動できるようにすることについても更なる進歩が期待される。特に、電池で駆動できる時間を長くするために、これらの電子機器に搭載される半導体装置の低消費電力化が重要な課題のひとつとなっている。
【０００３】
半導体装置の製造プロセスルールは年々微細化が進んでいる。その結果、高速化、小面積化等の効果が得られる。そして近年の半導体装置開発においては、より多くの回路を組み込むことによって高機能化を図り、ＳＯＣ(system-on-a-chip)という形態をとることによって付加価値を高める傾向にある。
【０００４】
しかし、その反面、微細化に伴うトランジスタのショート・チャネル効果により、回路停止状態でのチャネル・リーク電流は増加する傾向にある。トランジスタ単体のリーク電流が増加し、更に半導体装置の大規模化によってそのトランジスタ数が増大するので、半導体装置全体のリーク電流、つまり、半導体装置が停止状態であるときであっても流れる電源電流は益々増加することになる。このため、電源電圧の引き下げや回路の工夫等を行うことによって、低消費電力化が図られている。
【０００５】
回路の工夫による低消費電力化の方法としては、回路を非同期化することによってピーク電流を削減したり、ゲーティッド・クロックの使用により不要なフリップフロップの動作を停止する等の方法がある。
【０００６】
また、最先端の製造工程技術として、ＳＯＩ(silicon on insulator)の使用等により回路停止状態での消費電力を低下させる方法が知られている(例えば、特許文献１参照)。内部回路への電源電流の経路に抵抗素子を挿入し、内部回路を流れるリーク電流を抑えた半導体装置も知られている（例えば、特許文献２参照）。
【特許文献１】米国特許第５，９３０，６４３号明細書
【特許文献２】特開平１１−２３１０２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、前述した回路の工夫による低消費電力化の方法によると、回路停止状態での消費電力の低下、つまり、リーク電流の低下には、効果がほとんど現れない。また、これらの方法には、回路の自動設計が非常に困難になったり、テスト・パターンの自動生成ができなくなる、又は非常に困難になる等の問題がある。
【０００８】
また、ＳＯＩを使用すると、製造コスト面では大きな問題がある。ＳＯＩ・ウェハーは、バルク・ウェハーと比べるとかなり高価であるからである。更に、内部回路への電源電流の経路に抵抗素子を挿入した半導体装置によると、リーク電流を十分に抑えることができないという問題がある。
【０００９】
本発明は、トランジスタのチャネル・リーク電流を抑えて、半導体装置の消費電力を削減することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、動作させる必要がない回路に電源電圧及び接地電圧を共に与えることがないようにして、その回路の内部にリーク電流が発生しないようにし、半導体装置の消費電力を削減するようにしたものである。
【００１１】
具体的には、前記課題を解決するため、請求項１の発明が講じた手段は、半導体装置として、同一の半導体基板上に形成され、それぞれ所定の機能を有する第１及び第２の回路を備え、前記第２の回路を動作させる必要がある場合には、前記第２の回路が電力の供給を受けるための第１及び第２の端子に、電源電圧及び接地電圧をそれぞれ供給し、前記第２の回路を動作させる必要がない場合には、前記第１及び第２の端子に電圧を供給することを停止、又は、前記第１の端子と前記第２の端子とを同電位にするように構成されたものである。
【００１２】
請求項１の発明によると、動作させる必要がない回路の動作を停止させ、かつ、その回路内部のリーク電流を低減させることができるので、半導体装置全体の消費電力を削減することができる。
【００１３】
請求項２の発明では、請求項１に記載の半導体装置において、前記第２の回路は、前記第１の回路をテストする際に用いられるテスト回路であることを特徴とする。
【００１４】
請求項２の発明によると、実使用時に不要となるテスト回路の動作を停止させることができる。
【００１５】
請求項３の発明は、請求項１に記載の半導体装置において、前記第１の回路に、この回路を動作させるための電圧を供給する第１の電源配線及び第１の接地配線と、前記第１の端子に接続され、前記第２の回路に前記電源電圧を供給するための第２の電源配線と、前記第２の端子に接続され、前記第２の回路に前記接地電圧を供給するための第２の接地配線とを更に備え、前記第２の回路を動作させる必要がある場合には、前記第２の電源配線及び第２の接地配線に前記電源電圧及び前記接地電圧をそれぞれ供給し、前記第２の回路を動作させる必要がない場合には、前記第２の電源配線及び第２の接地配線に電圧を供給することを停止、又は、第２の電源配線と第２の接地配線とを同電位にするものである。
【００１６】
請求項３の発明によると、第２の電源配線及び第２の接地配線に供給する電圧を制御すれば、第２の回路に供給する電圧を制御することができる。第２の回路が複数ある場合には、これらに対して一括して電力の供給を制御することができる。
【００１７】
請求項４の発明は、請求項１に記載の半導体装置において、前記第２の回路に前記電源電圧を供給するための電源配線と、前記第２の回路に前記接地電圧を供給するための接地配線と、前記電源配線と前記第１の端子との間に接続された第１のヒューズと、前記接地配線と前記第２の端子との間に接続された第２のヒューズとを更に備えるものである。
【００１８】
請求項４の発明によると、半導体装置を製品に実装する際に、第１及び第２のヒューズを切断すれば、第２の回路に電源電圧及び接地電圧を与えないようにすることができる。第２の回路が電源配線及び接地配線から物理的に切断されるので、誤動作が極めて少なくなる。
【００１９】
請求項５の発明は、請求項１に記載の半導体装置において、前記第２の回路に前記電源電圧を供給するための電源配線と、前記第２の回路に前記接地電圧を供給するための接地配線と、前記電源配線と前記第１の端子との間に接続され、前記第２の回路を動作させる必要があるか否かを示す制御信号に従って開閉する第１のスイッチと、前記接地配線と前記第２の端子との間に接続され、前記制御信号に従って開閉する第２のスイッチとを更に備えるものである。
【００２０】
請求項５の発明によると、第１及び第２のスイッチを動作させることにより、第２の回路に電源電圧及び接地電圧を与えないようにすることができる。また、必要であれば、第２の回路に電源電圧及び接地電圧を再び与えるようにすることもできる。
【００２１】
請求項６の発明では、請求項５に記載の半導体装置において、前記制御信号は、当該半導体装置の外部から入力されるものである。
【００２２】
請求項７の発明は、請求項５に記載の半導体装置において、設定値を記憶する記憶部を更に備え、前記記憶部が出力する前記設定値を表す信号を、前記制御信号として用いるものである。
【００２３】
請求項８の発明では、請求項５に記載の半導体装置において、前記第１及び第２のスイッチは、前記第１の回路が動作中であっても、動作するものである。
【００２４】
請求項９の発明は、請求項１に記載の半導体装置において、前記第１の端子に接続され、前記第２の回路に前記電源電圧を供給するための電源配線と、前記第２の回路に前記接地電圧を供給するための接地配線と、前記第２の回路を動作させる必要があるか否かを示す制御信号に従って、前記第２の回路を動作させる必要がある場合には、前記第２の端子と前記接地配線との間を接続し、前記第２の回路を動作させる必要がない場合には、前記第２の端子と前記電源配線との間を接続するスイッチとを更に備えるものである。
【００２５】
請求項９の発明によると、第２の回路を動作させる必要がない場合には、接地電圧を与えないようにすることができる。また、必要であれば、第２の回路に接地電圧を再び与えるようにすることもできる。１つの第２の回路に対して１つのスイッチを備えればよいので、スイッチを制御するための制御信号を少なくすることができる。
【００２６】
請求項１０の発明では、請求項９に記載の半導体装置において、前記制御信号は、当該半導体装置の外部から入力されるものである。
【００２７】
請求項１１の発明は、請求項９に記載の半導体装置において、設定値を記憶する記憶部を更に備え、前記記憶部が出力する前記設定値を表す信号を、前記制御信号として用いるものである。
【００２８】
請求項１２の発明では、請求項９に記載の半導体装置において、前記スイッチは、前記第１の回路が動作中であっても、動作するものである。
【００２９】
請求項１３の発明は、請求項１に記載の半導体装置において、前記第２の回路に前記電源電圧を供給するための電源配線と、前記第２の端子に接続され、前記第２の回路に前記接地電圧を供給するための接地配線と、前記第２の回路を動作させる必要があるか否かを示す制御信号に従って、前記第２の回路を動作させる必要がある場合には、前記第１の端子と前記電源配線との間を接続し、前記第２の回路を動作させる必要がない場合には、前記第１の端子と前記接地配線との間を接続するスイッチとを更に備えるものである。
【００３０】
請求項１３の発明によると、第２の回路を動作させる必要がない場合には、電源電圧を与えないようにすることができる。また、必要であれば、第２の回路に電源電圧を再び与えるようにすることもできる。１つの第２の回路に対して１つのスイッチを備えればよいので、スイッチを制御するための制御信号を少なくすることができる。
【００３１】
請求項１４の発明では、請求項１３に記載の半導体装置において、前記制御信号は、当該半導体装置の外部から入力されるものである。
【００３２】
請求項１５の発明は、請求項１３に記載の半導体装置において、設定値を記憶する記憶部を更に備え、前記記憶部が出力する前記設定値を表す信号を、前記制御信号として用いるものである。
【００３３】
請求項１６の発明では、請求項１３に記載の半導体装置において、前記スイッチは、前記第１の回路が動作中であっても、動作するものである。
【発明の効果】
【００３４】
以上のように、本発明によると、常に動作させる必要はない回路におけるトランジスタのチャネル・リーク電流を抑えることができるので、半導体装置全体の消費電力を削減することができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００３６】
図１は、本発明の実施形態に係る半導体装置のブロック図である。図１の半導体装置は、所定の機能を有する回路ブロック（第１の回路）１２，１４と、テスト回路（第２の回路）２２，２６と、第１の電源配線４２と、第１の接地配線４４と、第２の電源配線４６と、第２の接地配線４８とを備えている。以上の構成要素は、同一の半導体基板上に形成されている。また、テスト回路２２は、電力の供給を受けるための第１及び第２の端子２３，２４を有している。同様に、テスト回路２６は、第１及び第２の端子２７，２８を有している。
【００３７】
また、図１の半導体装置は、電源回路（図示せず）を備えており、この電源回路が、電源電圧ＶＤＤ１，ＶＤＤ２、接地電圧ＧＮＤ１，ＧＮＤ２を出力する。回路ブロック１２，１４には、第１の電源配線４２を経由して電源電圧ＶＤＤ１が与えられ、第１の接地配線４４を経由して接地電圧ＧＮＤ１が与えられる。テスト回路２２，２６には、第２の電源配線４６を経由して電源電圧ＶＤＤ２が与えられ、第２の接地配線４８を経由して接地電圧ＧＮＤ２が与えられる。
【００３８】
テスト回路２２，２６は、回路ブロック１２，１４等をテストする際に用いられるテスト容易化のための回路であって、例えばメモリのＢＩＳＴ（built-in self test）回路やロジックＢＩＳＴ回路等である。テスト回路２２，２６は、回路ブロック１２，１４等との間で信号の送受信を行い、これらの回路ブロック１２，１４のテストを行う。第１の端子２３に電源電圧ＶＤＤ２が供給され、第２の端子２４に接地電圧ＧＮＤ２が供給されると、テスト回路２２は動作する。同様に、第１の端子２７に電源電圧ＶＤＤ２が供給され、第２の端子２８に接地電圧ＧＮＤ２が供給されると、テスト回路２６は動作する。
【００３９】
テスト回路２２，２６は、図１の半導体装置の出荷前のテストの際等に用いられる回路であり、図１の半導体装置が実際に使用される際、つまり何らかの製品に搭載された状態では不要な回路である。
【００４０】
このような、テスト回路等の、必ずしも動作させる必要がない回路を構成するトランジスタも、半導体装置の他の回路を構成するトランジスタと同じものである。このため、必ずしも動作させる必要がない回路が停止している状態であっても、そのトランジスタにはチャネル・リーク電流が流れる。このリーク電流は、消費電力を増加させるので、携帯型電子機器においては長時間の電池駆動を妨げる要因となる。
【００４１】
ここで、リーク電流の増加の原因は、半導体装置の製造プロセスの微細化に伴うトランジスタのショート・チャネル効果によるものであるから、各トランジスタのソースとドレインとを同電位にするか、ソース及びドレインを共に開放にすれば、チャネル・リーク電流を抑えることができる。
【００４２】
そこで、図１の半導体装置においては、テスト回路２２を動作させる必要がある場合には、その第１及び第２の端子２３，２４に電源電圧及び接地電圧をそれぞれ供給し、テスト回路２２を動作させる必要がない場合には、端子２３，２４に電圧を供給することを停止、又は、端子２３，２４を同一の電位にする。
【００４３】
図１の半導体装置は、テスト回路２２，２６用に専用の電源配線４６及び接地配線４８を備えているので、テスト回路２２，２６を動作させる必要がある場合には、電源回路は、第２の電源配線４６に電源電圧ＶＤＤ２を、第２の接地配線４８に接地電圧ＧＮＤ２を与えるようにする。また、テスト回路２２，２６を動作させる必要がない場合には、電源回路は、第２の電源配線４６及び第２の接地配線４８に、電圧を与えないようにするか、又は、同一の電圧（例えば、電源電圧ＶＤＤ２や接地電圧ＧＮＤ２）を与えるようにする。
【００４４】
すると、製品に実装された後等、テスト回路２２，２６を動作させる必要がない場合に、テスト回路２２，２６を構成するトランジスタのソース−ドレイン間のチャネル・リーク電流を低減し、テスト回路２２，２６での消費電力を抑えることができる。
【００４５】
なお、多くの機能を備えた半導体装置においては、ユーザーによっては不要な機能も存在する。このような機能を実現するための回路は、ユーザー毎にその使用の有無を選択できる回路であって、その機能を必要としないユーザーにとっては、半導体装置が実際に使用される際におけるテスト回路と同様に不要な回路である。また、特定の機能を実行する際にのみ動作する回路は、その機能を使用しないときには不要な回路である。これらの回路等も、必ずしも動作させる必要がない回路である。
【００４６】
そこで、テスト回路に代えて、ユーザー毎に使用の有無を選択できる回路、特定の機能を実行する際にのみ動作する回路等を備えることとし、これらの回路を第２の電源配線４６及び第２の接地配線４８に接続するようにしてもよい。すると、これらの回路を動作させる必要がない場合に、これらの回路で電力を消費しないようにすることができる。
【００４７】
また、電源電圧ＶＤＤ１と電源電圧ＶＤＤ２とが同一の電圧であってもよいし、接地電圧ＧＮＤ１と接地電圧ＧＮＤ２とが同一の電圧であってもよい。
【００４８】
（第１の変形例）
図２は、本発明の実施形態の第１の変形例に係る半導体装置のブロック図である。図２の半導体装置は、回路ブロック１２，１４と、テスト回路２２，２６と、電源配線４２と、接地配線４４と、第１のヒューズ５１，５２と、第２のヒューズ５３，５４とを備えている。以上の構成要素は、同一の半導体基板上に形成されている。電源配線４２とテスト回路２２の第１の端子２３との間にヒューズ５１が接続され、接地配線４４とテスト回路２２の第２の端子２４との間にヒューズ５３が接続されている。電源配線４２とテスト回路２６の第１の端子２７との間にヒューズ５２が接続され、接地配線４４とテスト回路２６の第２の端子２８との間にヒューズ５４が接続されている。
【００４９】
回路ブロック１２，１４、及びテスト回路２２，２６には、電源回路から、電源配線４２を経由して電源電圧ＶＤＤが与えられ、接地配線４４を経由して接地電圧ＧＮＤが与えられる。端子２３に電源電圧ＶＤＤが供給され、端子２４に接地電圧ＧＮＤが供給されると、テスト回路２２は動作する。端子２７に電源電圧ＶＤＤが供給され、端子２８に接地電圧ＧＮＤが供給されると、テスト回路２６は動作する。これらの点は、以下の図においても同様である。
【００５０】
まず、ヒューズ５１〜５４が導通している状態にしておくと、テスト回路２２，２６が動作して、図２の半導体装置のテストを行う。テスト終了後には、ヒューズ５１〜５４を切断する。すると、電力が供給されなくなるので、テスト回路２２，２６は動作を行わないようになる。ヒューズ５１〜５４を切断するには、高電圧を与える等の方法が用いられる。
【００５１】
なお、テスト回路に代えて、ユーザー毎に使用の有無を選択できる回路等を備えるようにしてもよい。すると、これらの回路を動作させる必要がない場合に電力を消費しないようにすることができる。
【００５２】
（第２の変形例）
図３は、本発明の実施形態の第２の変形例に係る半導体装置のブロック図である。図３の半導体装置は、図２の半導体装置において、ヒューズ５１〜５４に代えて、スイッチ６１，６２，６３，６４を、同一の半導体基板上に備えたものである。図３の半導体装置は、更に外部端子６６，６７を備えている。
【００５３】
外部端子６６，６７には、テスト回路２２，２６を動作させる必要があるか否かを示す制御信号が、図３の半導体装置の外部からそれぞれ入力されている。スイッチ６１，６３は、外部端子６６に入力された制御信号に従って開閉動作し、スイッチ６２，６４は、外部端子６７に入力された制御信号に従って開閉動作する。
【００５４】
まず、テスト回路２２，２６を動作させる必要があることを示す制御信号を、外部端子６６，６７のそれぞれに与える。すると、スイッチ６１〜６４はいずれもオンになるので、テスト回路２２，２６が動作して、図３の半導体装置のテストを行う。テスト終了後には、テスト回路２２，２６を動作させる必要がないことを示す制御信号を、外部端子６６，６７のそれぞれに与える。すると、スイッチ６１〜６４はいずれもオフになり、テスト回路２２，２６は動作を停止する。
【００５５】
図４は、図３の半導体装置の他の例を示すブロック図である。図４の半導体装置は、図３の半導体装置において、外部端子６６，６７に代えて、記憶部としてのレジスタ６８，６９を備えたものである。
【００５６】
レジスタ６８は、設定値を記憶し、記憶している設定値を表す信号を、テスト回路２２を動作させる必要があるか否かを示す制御信号として、スイッチ６１，６３に出力する。レジスタ６９は、設定値を記憶し、記憶している設定値を表す信号を、テスト回路２６を動作させる必要があるか否かを示す制御信号として、スイッチ６２，６４に出力する。
【００５７】
まず、スイッチ６１〜６４がオンになるような設定値をレジスタ６８，６９に記憶させておくと、テスト回路２２，２６が動作して、図４の半導体装置のテストを行う。テスト終了後には、スイッチ６１〜６４がオフになるような設定値をレジスタ６８，６９に記憶させ、テスト回路２２，２６を停止させる。
【００５８】
（第３の変形例）
図５は、本発明の実施形態の第３の変形例に係る半導体装置のブロック図である。図５の半導体装置は、図２の半導体装置において、ヒューズ５３，５４に代えてスイッチ７１，７２を、ヒューズ５１，５２に代えて抵抗７３，７４を、同一の半導体基板上に備えたものである。
【００５９】
電源配線４２は、抵抗７３を介してテスト回路２２の第１の端子２３に接続され、抵抗７４を介してテスト回路２６の第１の端子２７に接続されている。抵抗７３，７４は、低い抵抗値を有するものであり、その抵抗値は、オンになっているときのスイッチ７１，７２のそれぞれの抵抗値とほぼ等しいことが望ましい。
【００６０】
外部端子６６，６７には、テスト回路２２，２６を動作させる必要があるか否かを示す制御信号が、図５の半導体装置の外部からそれぞれ入力されている。スイッチ７１は、テスト回路２２の第２の端子２４に、電源配線４２又は接地配線４４のいずれを接続するかを、外部端子６６に入力された制御信号に従って選択する。同様に、スイッチ７２は、テスト回路２６の第２の端子２８に、電源配線４２又は接地配線４４のいずれを接続するかを、外部端子６７に入力された制御信号に従って選択する。
【００６１】
まず、テスト回路２２，２６を動作させる必要があることを示す制御信号を、外部端子６６，６７のそれぞれに与える。すると、スイッチ７１，７２はいずれも接地配線４４を選択するので、テスト回路２２，２６が動作して、図５の半導体装置のテストを行う。テスト終了後には、テスト回路２２，２６を動作させる必要がないことを示す制御信号を、外部端子６６，６７のそれぞれに与える。すると、スイッチ７１，７２はいずれも電源配線４２を選択し、テスト回路２２，２６は動作を停止する。
【００６２】
図６は、図５の半導体装置の他の例を示すブロック図である。図６の半導体装置は、図５の半導体装置において、外部端子６６，６７に代えて、記憶部としてのレジスタ６８，６９を備えたものである。
【００６３】
レジスタ６８は、設定値を記憶し、記憶している設定値を表す信号を、テスト回路２２を動作させる必要があるか否かを示す制御信号として、スイッチ７１に出力する。レジスタ６９は、設定値を記憶し、記憶している設定値を表す信号を、テスト回路２６を動作させる必要があるか否かを示す制御信号として、スイッチ７２に出力する。
【００６４】
まず、スイッチ７１，７２が接地配線４４を選択するような設定値をレジスタ６８，６９に記憶させておくと、テスト回路２２，２６が動作して、図６の半導体装置のテストを行う。テスト終了後には、スイッチ７１，７２が電源配線４２を選択するような設定値をレジスタ６８，６９に記憶させ、テスト回路２２，２６を停止させる。
【００６５】
（第４の変形例）
図７は、本発明の実施形態の第４の変形例に係る半導体装置のブロック図である。図７の半導体装置は、図５の半導体装置において、スイッチ７１と抵抗７３との位置を入れ換え、スイッチ７２と抵抗７４との位置を入れ換えたものである。
【００６６】
接地配線４４は、抵抗７３を介してテスト回路２２の第２の端子２４に接続され、抵抗７４を介してテスト回路２６の第２の端子２８に接続されている。
【００６７】
外部端子６６，６７には、図５の半導体装置と同様に、図７の半導体装置の外部から制御信号が入力されている。スイッチ７１は、テスト回路２２の第１の端子２３に、電源配線４２又は接地配線４４のいずれを接続するかを、外部端子６６に入力された制御信号に従って選択する。同様に、スイッチ７２は、テスト回路２６の第１の端子２７に、電源配線４２又は接地配線４４のいずれを接続するかを、外部端子６７に入力された制御信号に従って選択する。
【００６８】
まず、テスト回路２２，２６を動作させる必要があることを示す制御信号を、外部端子６６，６７のそれぞれに与える。すると、スイッチ７１，７２はいずれも電源配線４２を選択するので、テスト回路２２，２６が動作して、図７の半導体装置のテストを行う。テスト終了後には、テスト回路２２，２６を動作させる必要がないことを示す制御信号を、外部端子６６，６７のそれぞれに与える。すると、スイッチ７１，７２はいずれも接地配線４４を選択し、テスト回路２２，２６は動作を停止する。
【００６９】
図８は、図７の半導体装置の他の例を示すブロック図である。図８の半導体装置は、図７の半導体装置において、外部端子６６，６７に代えて、記憶部としてのレジスタ６８，６９を備えたものである。
【００７０】
レジスタ６８は、設定値を記憶し、記憶している設定値を表す信号を、テスト回路２２を動作させる必要があるか否かを示す制御信号として、スイッチ７１に出力する。レジスタ６９は、設定値を記憶し、記憶している設定値を表す信号を、テスト回路２６を動作させる必要があるか否かを示す制御信号として、スイッチ７２に出力する。
【００７１】
まず、スイッチ７１，７２が電源配線４２を選択するような設定値をレジスタ６８，６９に記憶させておくと、テスト回路２２，２６が動作して、図８の半導体装置のテストを行う。テスト終了後には、スイッチ７１，７２が接地配線４４を選択するような設定値をレジスタ６８，６９に記憶させ、テスト回路２２，２６を停止させる。
【００７２】
以上のように、図１〜図８の半導体装置によると、製品に実装された後等、テスト回路２２，２６を動作させる必要がない場合に、テスト回路２２，２６を構成するトランジスタのソース−ドレイン間のチャネル・リーク電流を低減し、テスト回路２２，２６での消費電力を抑えることができる。
【００７３】
なお、図３〜図８の半導体装置においても、テスト回路に代えて、所定の機能を有し、ユーザー毎に使用の有無を選択できる回路、又は特定の機能を実行する際にのみ動作する回路等を備えるようにしてもよい。すると、これらの回路を動作させる必要がない場合に電力を消費しないようにすることができる。
【００７４】
また、図３、図５、又は図７の半導体装置に接続されたプロセッサ等の出力を外部端子６６，６７に与えるようにしてもよいし、図４、図６、又は図８の半導体装置が、プログラムを実行するプロセッサ等を更に備え、このプロセッサ等がレジスタ６８，６９に値を格納させるようにしてもよい。すると、回路ブロック１２，１４が動作中であっても、スイッチ６１〜６４，７１，７２は動作し、特定の機能を実行する際にのみ動作する回路に対して、電源電圧ＶＤＤ及び接地電圧ＶＳＳを、特定の機能を実行する際にのみ与え、その他の通常動作時には与えないようにすることができる。その結果、更なる低消費電力化を図ることができる。
【００７５】
また、図４、図６、又は図８の半導体装置が記憶部としてレジスタ６８，６９を備える場合について説明したが、レジスタ６８，６９に代えてメモリを備えるようにしてもよい。
【００７６】
図１，図３〜図８の半導体装置においては、スイッチを制御することにより、テスト回路２２，２６や、これに代えて備えた、ユーザー毎に使用の有無を選択できる回路を、再び動作させるようにすることが容易にできる。このため、テスト回路２２，２６を用いて出荷後の不具合解析や詳細評価を行ったり、ユーザー毎に使用の有無を選択できる回路を用いて機能追加を行うことが可能となる。
【産業上の利用可能性】
【００７７】
以上説明したように、本発明に係る半導体装置は、常に動作させる必要はない回路におけるリーク電流を抑えることができ、消費電力を削減することができるので、複数の回路を有する半導体装置等として有用である。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施形態に係る半導体装置のブロック図である。
【図２】本発明の実施形態の第１の変形例に係る半導体装置のブロック図である。
【図３】本発明の実施形態の第２の変形例に係る半導体装置のブロック図である。
【図４】図３の半導体装置の他の例を示すブロック図である。
【図５】本発明の実施形態の第３の変形例に係る半導体装置のブロック図である。
【図６】図５の半導体装置の他の例を示すブロック図である。
【図７】本発明の実施形態の第４の変形例に係る半導体装置のブロック図である。
【図８】図７の半導体装置の他の例を示すブロック図である。
【符号の説明】
【００７９】
１２，１４  回路ブロック（第１の回路）
２２，２６  テスト回路（第２の回路）
４２  第１の電源配線
４４  第１の接地配線
４６  第２の電源配線
４８  第２の接地配線
２３，２７  第１の端子
２４，２８  第２の端子
５１，５２  第１のヒューズ
５３，５４  第２のヒューズ
６１〜６４，７１，７２  スイッチ
６６，６７  外部端子
６８，６９  レジスタ（記憶部）
【図１】
2005142205.tif 000003
【図２】
2005142205.tif 000004
【図３】
2005142205.tif 000005
【図４】
2005142205.tif 000006
【図５】
2005142205.tif 000007
【図６】
2005142205.tif 000008
【図７】
2005142205.tif 000009
【図８】
2005142205.tif 000010