(57)【要約】【課題】  ハンダを加熱溶解したときの半導体チップの沈み込みを防止し、溶解したハンダのはみ出しを抑止して下段の半導体チップに接触ショートすることを防止することを目的とする。【解決手段】  第１半導体チップＣ１と第２半導体チップＣ２とを隙間をあけて積層し、第１半導体チップＣ１を貫通する第１接続端子１６ａと第２半導体チップＣ２を貫通する第２接続端子１６ｂとを溶解前のハンダ１８を介して対向させる半導体チップ積層工程と、ハンダ１８を加熱溶解して第１接続端子１６ａと第２接続端子１６ｂとをハンダ接合する接続端子ハンダ接合工程とを含む半導体装置の製造方法において、第１半導体チップＣ１と第２半導体チップＣ２との隙間を所定の間隔に保持するためのギャップ材４８を第１半導体チップＣ１と第２半導体チップＣ２との間に形成される隙間に配置するギャップ材配置工程を含む。【選択図】      図１０
2005123601.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体チップと第２半導体チップとを隙間をあけて積層し、該第１半導体チップを貫通する第１接続端子と該第２半導体チップを貫通する第２接続端子とを溶解前のハンダを介して対向させる半導体チップ積層工程と、
該ハンダを加熱溶解して前記第１接続端子と前記第２接続端子とをハンダ接合する接続端子ハンダ接合工程とを含む半導体装置の製造方法において、
前記第１半導体チップと前記第２半導体チップとの隙間を所定の間隔に保持するためのギャップ材を該第１半導体チップと該第２半導体チップとの間に形成される隙間に配置するギャップ材配置工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、前記第１接続端子及び前記第２接続端子の接続面の面積が、端子の能動面側と裏面側とでそれぞれ異なることを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、前記第１接続端子及び前記第２接続端子の接続面の面積が、端子の能動面側と裏面側とでそれぞれ２倍以上異なることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１ないし３のいずれか１項に記載の半導体装置の製造方法において、前記ギャップ材に、電気的絶縁性を有するものを使用することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１ないし４のいずれか１項に記載の半導体装置の製造方法において、
前記半導体チップ積層工程後に前記第１半導体チップまたは前記第２半導体チップのうちの少なくとも一方を加圧して前記第１接続端子と前記第２接続端子とを前記ハンダを介して圧接させる半導体チップ加圧工程を含み、
前記接続端子ハンダ接合工程は、前記ハンダの加熱溶解直後に、前記第１半導体チップまたは前記第２半導体チップのうち少なくとも一方に作用する加圧を解除する加圧解除工程を含み、
前記ギャップ材に、前記半導体チップ加圧工程時における前記第１半導体チップと前記第２半導体チップとの隙間よりも大きく、且つ前記接続端子ハンダ接合工程後における前記第１半導体チップと前記第２半導体チップとの隙間に合う大きさに形成された樹脂材を使用し、半導体チップ加圧工程の前記ギャップ材を前記第１半導体チップと前記第２半導体チップとの間で弾性変形させることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１ないし５のいずれか１項に記載の半導体装置の製造方法において、
前記ギャップ材に、ガラス若しくはセラミックスからなるものを使用することを特徴とする半導体装置の製造方法。
【請求項７】
請求項１ないし６のいずれか１項に記載の半導体装置の製造方法において、
前記ギャップ材に、前記接続端子ハンダ接合工程後における前記第１半導体チップと前記第２半導体チップとの隙間に合う直径に形成された球状物を使用することを特徴とする半導体装置の製造方法。
【請求項８】
請求項１ないし７のいずれか１項に記載の半導体装置の製造方法において、
前記ギャップ材に、前記接続端子ハンダ接合工程後における前記第１半導体チップと前記第２半導体チップとの隙間に合う厚さに形成された板状物を使用することを特徴とする半導体装置の製造方法。
【請求項９】
請求項１ないし８のいずれか１項に記載の半導体装置の製造方法において、
前記ギャップ材配置工程は、前記接続端子ハンダ接合工程後における前記第１半導体チップと前記第２半導体チップとの隙間に合う形状に形成されるとともに前記ギャップ材を含有して成形される封止樹脂体を前記第１半導体チップと前記第２半導体チップとの間に配置する封止樹脂体配置工程を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１ないし９のいずれか１項に記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
【請求項１１】
請求項１０に記載の半導体装置が備えられていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体チップが積層されてなる半導体装置の製造方法と、該半導体装置の製造方法によって製造された半導体装置と、該半導体装置を備える電子機器とに関する。
【背景技術】
【０００２】
現在、携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal date assistance）等の携帯性を有する電子機器、センサ、マイクロマシン、及びプリンタのヘッド等の機器の小型・軽量化を図るため、その内部に設けられる半導体チップ等の各種の電子部品を小型化する研究・開発が盛んに行われている。
【０００３】
電子部品の小型化を図るための技術として、ＣＳＰ（Chip Scale Package）技術及びＷ−ＣＳＰ（Wafer level Chip Scale Package）技術が有望視されている。ＣＳＰ技術はパッケージの面積がウェハ状態にある個々のチップと同程度である半導体チップ（半導体装置）を製造する技術である。また、Ｗ−ＣＳＰ技術とはＣＳＰ技術と同様なパッケージ面積を有する半導体チップを製造する技術であるが、ウェハの状態において一括して再配置配線（再配線）及び樹脂封止を行ってから個々の半導体チップに分離する技術である。これらの技術においては、通常チップ又はウェハの薄板化が行われるため、パッケージング後の半導体チップの厚みも低減することができる。
【０００４】
半導体チップは薄板化技術の発達によって更なる高集積化が可能となり、近年、複数の半導体チップを積層させた状態で実装する三次元実装技術が案出されている。これは、同様の機能を有する薄板化した半導体チップ同士又は異なる機能を有する薄板化した半導体チップを積層し、対向する半導体チップにそれぞれ備えられた接続端子同士をハンダ接合して各半導体チップ間の電気的接続をとるものである。対向する接続端子同士のハンダ接合は、対向する接続端子の間にハンダを介在させ、このハンダを加熱溶解し、溶解したハンダを常温で再固化させて接合する。これによって、積層された半導体チップは電気的に接合され、半導体チップの高密度実装を実現することができる（例えば、特許文献１参照。）。
【特許文献１】特開２００２−１５１５５１号公報（第１４−１５頁、第２７図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記した従来の三次元実装技術では、ハンダを加熱溶解したとき、上段の半導体チップは自重によって沈み込むため、対向する接続端子の間から溶解したハンダがはみ出し、はみ出たハンダが下段の半導体チップに接触ショートするという問題が存在する。
【０００６】
本発明は、上記した従来の問題が考慮されたものであり、ハンダを加熱溶解したときの半導体チップの沈み込みを防止することで、溶解したハンダのはみ出しを抑止して下段の半導体チップに接触ショートすることを防止することができる半導体装置の製造方法、半導体装置、及び電子機器を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の半導体装置の製造方法は、第１半導体チップと第２半導体チップとを隙間をあけて積層し、該第１半導体チップを貫通する第１接続端子と該第２半導体チップを貫通する第２接続端子とを溶解前のハンダを介して対向させる半導体チップ積層工程と、該ハンダを加熱溶解して前記第１接続端子と前記第２接続端子とをハンダ接合する接続端子ハンダ接合工程とを含む半導体装置の製造方法において、前記第１半導体チップと前記第２半導体チップとの隙間を所定の間隔に保持するためのギャップ材を該第１半導体チップと該第２半導体チップとの間に配置するギャップ材配置工程を含むことを特徴としている。
【０００８】
このような特徴により、ハンダが加熱溶解されるとき、第１半導体チップと第２半導体チップとの間にはギャップ材が配置され、このギャップ材によって第１半導体チップまたは第２半導体チップの沈み込みは防止される。これによって、溶解したハンダが第１接続端子と第２接続端子との間からはみ出すことはなく、下段の半導体チップにハンダが接触ショートすることを防止することができ、動作の信頼性の高い半導体装置を実現することができる。
【０００９】
本発明の半導体装置の製造方法において、前記第１接続端子及び前記第２接続端子の接続面の面積が、端子の能動面側と裏面側とでそれぞれ異ならせることができる。この場合、各接続端子の位置合わせが簡便となり、その精度を高めることが可能となる。具体的には、それぞれの接続端子面の面積が２倍以上（例えば２倍以上１０倍以下）異なるようにすることで、該位置合わせ精度を一層高めることができるようになる。
【００１０】
また、本発明の半導体装置の製造方法は、前記ギャップ材に、電気的絶縁性を有するものを使用することが望ましい。
このようなギャップ材を使用することにより、第１半導体チップと第２半導体チップと間に介在されて第１半導体チップおよび第２半導体チップにそれぞれ接触するギャップ材を伝って電流が流れることはない。よって、ギャップ材が第１接続端子や第２接続端子に接触した場合にもショートすることはなく、より安全に第１半導体チップと第２半導体チップとを積層することができる。
【００１１】
また、本発明の半導体装置の製造方法は、前記第１半導体チップまたは前記第２半導体チップのうちの少なくとも一方を加圧して前記第１接続端子と前記第２接続端子とを前記ハンダを介して押圧させる半導体チップ加圧工程を含み、前記接続端子ハンダ接合工程は、前記ハンダの加熱溶解直後に、前記第１半導体チップまたは前記第２半導体チップのうち少なくとも一方に作用する加圧を解除する加圧解除工程を含み、前記ギャップ材に、前記半導体チップ加圧工程時における前記第１半導体チップと前記第２半導体チップとの隙間よりも大きく、且つ前記加圧解除工程後における前記第１半導体チップと前記第２半導体チップとの隙間に合う大きさに形成された樹脂材を使用し、半導体チップ加圧工程時における前記ギャップ材を前記第１半導体チップと前記第２半導体チップとの間で弾性変形させる構成としてもよい。
【００１２】
このような構成により、第１半導体チップまたは第２半導体チップのうち少なくとも一方に作用する加圧を解除すると、弾性変形していたギャップ材の元の形状に戻ろうとする作用によって第１半導体チップと第２半導体チップとは引き離される。このとき、第１接続端子と第２接続端子との間隔は広がり、加熱溶解直後の固化する前のハンダは伸びるように変形する。これによって、第１接続端子と第２接続端子とを接合するハンダは、外観面が湾曲状に形成されたハンダ形状となり、ハンダの強度的観点から理想の形状のハンダ接合部を形成することができる。
【００１３】
また、本発明の半導体装置の製造方法は、前記ギャップ材に、ガラス若しくはセラミックスからなるものを使用してもよい。
このようなギャップ材を使用することにより、第１半導体チップと第２半導体チップとの間には変形し難いギャップ材が介在されるため、第１半導体チップと第２半導体チップとの間隔はギャップ材の大きさによって決定される。これによって、第１半導体チップと第２半導体チップとを所定の間隔で確実に積層することができる。
【００１４】
また、本発明の半導体装置の製造方法は、前記ギャップ材に、前記接続端子ハンダ接合工程後における前記第１半導体チップと前記第２半導体チップとの隙間に合う直径に形成された球状物を使用することが望ましい。
このようなギャップ材を使用することにより、ギャップ材は球状物であるため、ギャップ材を如何なる向きで配置しても、ギャップ材によって確保される第１半導体チップと第２半導体チップとの間隔は一定となる。これによって、ギャップ材を配置するときにギャップ材の向きを考慮して配置する必要はなく、ギャップ材の配置作業を容易化することができる。
【００１５】
また、本発明の半導体装置の製造方法は、前記ギャップ材に、前記接続端子ハンダ接合工程後における前記第１半導体チップと前記第２半導体チップとの隙間に合う厚さに形成された板状物を使用してもよい。
このようなギャップ材を使用することにより、ギャップ材は板状物であるため、ギャップ材は第１半導体チップ及び第２半導体チップにそれぞれ面で接する。これによって、第１半導体チップおよび第２半導体チップを確実に支えることができ、第１半導体チップと第２半導体チップとの隙間を確実に確保することができる。
【００１６】
また、本発明の半導体装置の製造方法は、前記ギャップ材配置工程は、前記接続端子ハンダ接合工程後における前記第１半導体チップと前記第２半導体チップとの隙間に合う形状に形成されるとともに前記ギャップ材を含有して成形される封止樹脂体を、前記第１半導体チップと前記第２半導体チップとの間に配置する封止樹脂体配置工程を含む構成としてもよい。
【００１７】
このような構成により、第１半導体チップと第２半導体チップとの隙間は予め成形された封止樹脂体によって保護され、この封止樹脂体が配置されることでギャップ材も配置される。これによって、ギャップ材の配置作業は省略することができるとともに、接続端子ハンダ接合工程後に第１半導体チップと第２半導体チップとの隙間に封止樹脂を充填するアンダーフィル充填工程を省略することができる。
【００１８】
また、本発明の半導体装置は、上記した半導体装置の製造方法により製造されたことを特徴としている。
このような特徴により、上記した半導体装置の製造方法の作用及び効果と同様の作用及び効果を奏する。
【００１９】
また、本発明の電子機器は、上記した半導体装置が備えられていることを特徴としている。
このような特徴により、上記した半導体装置の作用及び効果と同様の作用及び効果を奏する。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明の一実施形態による半導体装置の製造方法、半導体装置、及び電子機器について詳細に説明する。図１は、本発明の一実施形態による半導体装置の製造方法で用いられる半導体チップの外観斜視図であって、（ａ）は上面図であり、（ｂ）は底面図である。図１に示す通り、半導体チップ１には、例えばＳｉ（シリコン）からなる基板１０が備えられている。基板１０の周辺部には半導体チップ１を貫通する複数の接続端子１６が配列形成されており、接続端子１６は基板１０の能動面１０ａ及び基板１０の裏面１０ｂからそれぞれ突出されている。また、基板１０の能動面１０ａには、トランジスタ、メモリ素子、その他の電子素子、並びに電気配線及び電子回路の外部電極となる電極パッド２６（図７参照）からなる電子回路が形成されており、一方、基板１０の裏面１０ｂには前記電子回路は形成されていない。
【００２１】
接続端子１６の能動面１０ａ側への突出部分及び裏面１０ｂ側への突出部分は略円柱状に形成されており、その径は裏面１０ｂ側への突出部分よりも能動面１０ａ側への突出部分の方が大きく形成されている。接続端子１６は基板１０にＣｕ（銅）を埋め込むことにより形成されている。また、能動面１０ｂ側へ突出した接続端子１６の先端部には無鉛ハンダ（Ｓｎ／Ａｇ）１８が形成されている。
【００２２】
〔半導体チップ１の製造方法〕
ここで、図１に示す半導体チップ１の製造方法について説明する。図２は、本発明の一実施形態による半導体装置の製造方法で用いられる半導体チップ１の製造方法の概略を示す工程図である。また、図３〜図７は、本発明の一実施形態による半導体装置の製造方法に用いられる半導体チップ１を加工する際の表面部分の詳細を示す断面図である。
【００２３】
半導体チップ１は、ウェハ状態にある基板（例えば、Ｓｉ（シリコン）基板）を用いて製造される。図２（ａ）はウェハ状態にある基板１０の一部を示す断面図である。尚、基板１０の厚みは、例えば５００μｍ程度である。ここで、基板１０の能動面１０ａ側の構成について詳細に説明する。図３（ａ）は、基板１０の能動面１０ａ側の構成の一部を詳細に示す断面図である。図３（ａ）に示す通り、基板１０上には基板１０の基本的な材料であるＳｉの酸化膜（ＳｉＯ２）からなる絶縁膜２２及び硼燐珪酸ガラス（ＢＰＳＧ）からなる層間絶縁膜２４が順に形成されている。
【００２４】
また、層間絶縁膜２４上の一部には、図示しない箇所で基板１０の能動面１０ａに形成された電子回路と電気的に接続された電極パッド２６が形成されている。この電極パッド２６は、Ｔｉ（チタン）からなる第１層２６ａ、ＴｉＮ（窒化チタン）からなる第２層２６ｂ、ＡｌＣｕ（アルミニウム／銅）からなる第３層２６ｃ、及びＴｉＮからなる第４層（キャップ層）２６ｄを順に積層して形成したものである。尚、電極パッド２６の下方には電子回路が形成されていない点に注意されたい。
【００２５】
電極パッド２６は、例えばスパッタリングにより第１層２６ａ〜第４層２６ｄからなる積層構造を層間絶縁膜２４上の全面に形成し、レジスト等を用いて所定の形状（例えば、円形形状）にパターニングすることにより形成される。尚、本実施形態では、電極パッド２６が上記の積層構造により形成されている場合を例に挙げて説明するが、電極パッド２６がＡｌのみで形成されていても良いが、電気抵抗の低い銅を用いて形成することが好ましい。また、電極パッド２６は、上記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更しても良い。
【００２６】
また、上記層間絶縁膜２４上には電極パッド２６を覆うように、パッシベーション膜２８が形成されている。このパッシベーション膜２８は、ＳｉＯ２（酸化珪素）、ＳｉＮ（窒化珪素）、ポリイミド樹脂等により形成され、又はＳｉＮ上にＳｉＯ２を積層した構成、あるいはその逆であることが好ましい。また、パッシベーション膜２８の膜厚は２μｍ程度以上であって６μｍ程度以下であることが好ましい。
【００２７】
この基板１０に対して、まず能動面１０ａ側に形成された電極パッドを開口するとともに基板１０を穿孔して孔部Ｈ３を形成する工程が行われる。図２（ｂ）は、基板１０に孔部Ｈ３を形成した状態を示す断面図である。ここで、孔部Ｈ３を形成するまでの工程を図３〜図４を参照して詳細に説明する。
【００２８】
まず、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）をパッシベーション膜２８上の全面に塗布する。尚、このレジストは、電極パッド２６上を覆っているパッシベーション膜２８を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
【００２９】
パッシベーション膜２８上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、レジストを所定形状にパターニングする。尚、レジストの形状は、電極パッド２６の開口形状及び基板１０に形成する孔の断面形状に応じて設定される。レジストのパターニングが終了すると、ポストベークを行った後で、図３（ｂ）に示すように、電極パッド２６を覆うパッシベーション膜２８の一部をエッチングして開口部Ｈ１を形成する。図３（ｂ）は、パッシベーション膜２８を開口して開口部Ｈ１を形成した状態を示す断面図である。
【００３０】
尚、パッシベーション膜２８のエッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。また、パッシベーション膜２８のエッチングとしてウェットエッチングを適用してもよい。パッシベーション膜２８に形成される開口部Ｈ１の断面形状は、後述する工程で形成される電極パッド２６の開口形状及び基板１０に形成される孔の断面形状に応じて設定され、その径は電極パッド２６に形成される開口の径及び基板１０に形成される孔の径と同程度、例えば５０μｍ程度に設定される。
【００３１】
以上の工程が終了すると、開口部Ｈ１を形成したパッシベーション膜２８上のレジストをマスクとして、ドライエッチングにより電極パッド２６を開口する。図３（ｃ）は、電極パッド２６を開口して開口部Ｈ２を形成した状態を示す断面図である。尚、図３（ａ）〜図３（ｃ）の図中においてレジストは省略してある。図３（ｃ）に示すように、パッシベーション膜２８に形成された開口部Ｈ１の径と電極パッド２６に形成された開口部Ｈ２の径は同程度となる。尚、ドライエッチングとしてはＲＩＥを用いることができる。
【００３２】
更に、以上の工程で使用したレジストをマスクとして、次に層間絶縁膜２４及び絶縁膜２２をエッチングして、図４（ａ）に示すように基板１０を露出させる。図４（ａ）は、層間絶縁膜２４及び絶縁膜２２をエッチングして、基板１０の一部を露出させた状態を示す断面図である。この後、開口マスクとして使用してきたパッシベーション膜２８上に形成したレジストを、剥離液或いはアッシング等により剥離する。
【００３３】
尚、上記プロセスにおいては、同一のレジストマスクを用いてエッチングを繰り返したが、各エッチング工程終了後、レジストをパターニングし直しても勿論良い。また、電極パッド２６に形成された開口部Ｈ２を開口した後レジストを剥離し、電極パッド２６の最表面のＴｉＮをマスクにして、層間絶縁膜２４及び絶縁膜２２をエッチングし、図４（ａ）に示すように基板１０を露出せしめることも可能である。更に付け加えるならば、各エッチング時の選択比を考慮して、レジストを厚膜化しておくことが必要である。
【００３４】
以上の工程が終了すると、パッシベーション膜２８をマスクとして、ドライエッチングにより、図４（ｂ）に示すように基板１０を穿孔する。尚、ここでは、ドライエッチングとしてＲＩＥのほかにＩＣＰ（Inductively Coupled Plasma）を用いることができる。図４（ｂ）は、基板１０を穿孔して、孔部Ｈ３を形成した状態を示す断面図である。
【００３５】
図４（ｂ）に示す通り、パッシベーション膜２８をマスクとして基板１０を穿孔しているため、基板１０に形成される孔部Ｈ３の径はパッシベーション膜２８に形成された開口部Ｈ１の径と同程度となる。その結果、パッシベーション膜２８に形成された開口部Ｈ１の径、電極パッド２６に形成された開口部Ｈ２の径、及び基板１０に形成された孔部Ｈ３の径は、ほぼ同一になる。尚、孔部Ｈ３の深さは、最終的に形成する半導体チップの厚みに応じて適宜設定される。
【００３６】
また、図４（ｂ）に示したように、基板１０に孔部Ｈ３を形成すると、ドライエッチングによりパッシベーション膜２８の一部がエッチングされ、その膜厚が薄くなっていることが分かる。ここで、孔部Ｈ３を形成するときに、エッチングによりパッシベーション膜２８が除去されて、電極パッド２６又は層間絶縁膜２４が露出した状態になると、後工程を進める上で、又は、半導体装置としての信頼性を確保する上で好ましくない。このため、図３（ａ）に示した状態において、パッシベーション膜２８の膜厚が２μｍ以上に設定される。
【００３７】
以上の工程が終了すると、次に、パッシベーション膜２８上並びに孔部Ｈ３の内壁及び底面に絶縁膜１２を形成する。図２（ｃ）及び図５（ａ）は、電極パッド２６の上方並びに孔部Ｈ３の内壁及び底面に絶縁膜１２を形成した状態を示す断面図である。この絶縁膜１２は、電流リークの発生、酸素及び水分等による基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、即ちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、即ちＯ３−ＴＥＯＳ、又はＣＶＤを用いて形成した酸化シリコンを用いることができる。尚、絶縁膜１２の厚みは、例えば１μｍである。
【００３８】
続いて、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）を絶縁膜１２上の全面に塗布する。或いは、ドライフィルムレジストを用いても良い。尚、このレジストは、電極パッド２６の一部の上方を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
【００３９】
絶縁膜１２上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、電極パッド２６の上方以外の部分並びに孔部Ｈ３及びその周辺部のみにレジストが残された形状、例えば孔部Ｈ３を中心とした円環形状にレジストをパターニングする。レジストのパターニングが終了すると、ポストベークを行った後で、エッチングにより電極パッド２６の一部を覆う絶縁膜１２及びパッシベーション膜２８を除去し、電極パッド２６の一部を開口する。尚、エッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。また、エッチングとしてウェットエッチングを適用してもよい。尚、このとき、電極パッド２６を構成する第４層２６ｄも併せて除去する。
【００４０】
図５（ｂ）は、電極パッド２６を覆う絶縁膜１２及びパッシベーション膜２８の一部を除去した状態を示す断面図である。図５（ｂ）に示すように、電極パッド２６の上方は開口部Ｈ４となり、電極パッド２６の一部が露出した状態となる。この開口部Ｈ４によって、後の工程で形成される接続端子（電極部）１６と電極パッド２６とを接続することができる。従って、開口部Ｈ４は孔部Ｈ３が形成された部位以外の部位に形成されていればよい。また、隣接していても良い。
【００４１】
本実施形態では、電極パッド２６のほぼ中央に孔部Ｈ３（開口部Ｈ１）を形成する場合を例に挙げている。よって、開口部Ｈ４は、この孔部Ｈ３を取り囲むように、つまり電極パッド２６の露出面積を大きくすることが電極パッド２６と、後に形成される接続端子との接続抵抗を小さくする上で好ましい。また、孔部Ｈ３の形成場所は電極パッドのほぼ中央でなくても良く、複数の孔が形成されていても良い。尚、電極パッド２６を覆う絶縁膜１２及びパッシベーション膜２８の一部を除去して、電極パッド２６の一部を露出させると、除去する際に用いたレジストを剥離液により剥離する。
【００４２】
以上の工程が終了すると、次に下地膜を形成する工程が行われる。図６（ａ）は、孔部Ｈ３内に下地膜３０を形成した状態を示す断面図である。尚、図２においては下地膜３０の図示は省略している。下地膜３０は基板１０の上面全面に形成されるため、電極パッド２６の露出部並びに孔部Ｈ３の内壁及び底部にも下地膜３０が形成される。ここで、下地膜３０は、バリア層及びシード層からなり、まずバリア層を形成した後で、バリア層上にシード層を形成することで成膜される。バリア層は、例えばＴｉＷから形成され、シード層はＣｕから形成される。これらは、例えばＩＭＰ（イオンメタルプラズマ）法、又は、真空蒸着、スパッタリング、イオンプレーティング等のＰＶＤ（Physical Vapor Deposition）法いて形成される。
【００４３】
図６（ａ）に示すように、下地膜３０は、電極パッド２６と絶縁膜１２との段差ＳＴを十分にカバーして、電極パッド２６上と絶縁膜１２上（孔部Ｈ３の内部を含む）に連続的に形成される。尚、下地膜３０を構成するバリア層の膜厚は、例えば１００ｎｍ程度であり、シード層の膜厚は、例えば数百ｎｍ程度である。
【００４４】
下地膜３０の形成が終了すると、基板１０の能動面１０ａ上にメッキレジストを塗布し、接続端子１６を形成する部分のみが開口した状態にパターニングしてメッキレジストパターン１４を形成する。図２（ｄ）は、メッキレジストパターン１４を形成した状態を示す断面図である。その後、Ｃｕ電解メッキを行って図２（ｅ）に示す通り、基板１０の開口部Ｈ３及びメッキレジストパターン１４の開口部にＣｕ（銅）を埋め込み、接続端子１６を形成する。図２（ｅ）は、Ｃｕ電解メッキを行って接続端子１６を形成した状態を示す断面図である。
【００４５】
接続端子１６が形成されると、図２（ｆ）に示す通り、基板１０上に形成されているメッキレジストパターン１４を剥離する。図２（ｆ）は、接続端子１６を形成した後にメッキレジストパターン１４を剥離した状態を示す断面図である。また、図６（ｂ）は、形成された接続端子１６の構成の詳細を示す断面図である。図６（ｂ）に示す通り、接続端子１６は基板１０の能動面１０ａに突出した突起状の形状であるとともに、その一部が基板１０内に埋め込まれた形状である。また、符号Ｃを付した箇所において、接続端子１６は電極パッド２６と電気的に接続されている。
【００４６】
以上の工程が完了すると、図２（ｇ）に示す通り、形成した接続端子１６上に無鉛ハンダ（Ｓｎ／Ａｇ）１８を形成する。次に、基板１０の裏面１０ｂを研磨して基板１０の厚みを減ずる工程、及び基板１０を切断して個々の半導体チップ１に分離する工程が行われる。図２（ｇ）及び図７は、本発明の一実施形態による半導体装置の製造方法で用いられる半導体チップの厚みを減じた工程を行った後の基板１０の断面図である。基板１０の裏面を研磨すると、基板１０の厚みが５０μｍ程度に薄板化され、基板１０の能動面１０ａ及び裏面１０ｂから接続端子１６の一部が２０μｍ程度突出した形状となる。以上の工程を経て半導体チップ１が製造される。
【００４７】
〔半導体チップ１を用いた半導体装置の製造方法〕
次に、半導体チップ１を用いて半導体装置を製造する方法について説明する。図８〜図１０は、本発明の一実施形態による半導体装置の製造方法を示す工程図である。本実施形態においては、インターポーザ上に２つの半導体チップ１を積層した構造を有する半導体装置を製造する場合を例に挙げて説明する。尚、以下の説明においては、説明の便宜上、インターポーザ上に積層する２つの半導体チップ１を区別する場合には、第１半導体チップＣ１、第２半導体チップＣ２とする。
【００４８】
図８（ａ）は、本発明にいう基板としてのインターポーザ４０の一部の断面図である。
インターポーザ４０上には、電気配線からなる電気回路が形成されており、この電気回路の外部電極となる接続電極４２が半導体チップ１の接続端子１６の配列と同様の配列で形成されている。この接続電極４２はインターポーザ４０上に２０μｍ程度突出した形状に形成されている。また、インターポーザ４０上であって半導体チップ１が積層されない箇所にはインターポーザ４０上に形成された電気配線を保護する部材４４が形成されている。
【００４９】
＜最下段ギャップ材配置工程＞
図８（ｂ）はインターポーザ４０上にギャップ材４６を搭載した状態を示す断面図である。まず、図８（ｂ）に示す通り、インターポーザ４０上であって第１半導体チップＣ１を積層する箇所にギャップ材４６を搭載し、第１半導体チップＣ１とインターポーザ４０との間に形成される隙間にギャップ材４６を配置する。このギャップ材４６は、第１半導体チップＣ１とインターポーザ４０との隙間を所定の間隔に保持するための球状物であり、ポリイミド等の樹脂材により形成された電気的絶縁性を有するものである。ギャップ材４６の径は、後述する半導体チップ加圧工程時における第１半導体チップＣ１とインターポーザ４０との隙間よりも大きく、且つ後述する接続端子ハンダ接合工程後における第１半導体チップＣ１とインターポーザ４０との隙間に合う大きさに設定されている。
【００５０】
前述のように、第１半導体チップＣ１の第１接続端子１６ａが能動面１０ａ側及び裏面１０ｂ側にそれぞれ２０μｍ程度突出した状態に形成され、接続電極４２がインターポーザ４０上に２０μｍ程度突出した形状に形成された場合には、ギャップ材４６の径は３８μｍ前後に設定される。図１１は、インターポーザ４０上又は第１半導体チップＣ１上にギャップ材４６を搭載した状態を示す斜視図である。
【００５１】
図１１（ａ）を参照すると、複数のギャップ材４６がインターポーザ４０の接続電極４２が形成された箇所以外の箇所（第１半導体チップＣ１が積層される箇所）にほぼ均一に配置されていることが分かる。インターポーザ４０上に複数のギャップ材４６を搭載するときには、搭載に要する時間を短縮するため、複数のギャップ材４６を吸着する吸着孔が形成されたマウンターを用いることが好ましい。このとき、搭載時の不具合（例えば、接続電極４２上にギャップ材４６が配置されること）を防止するため、マウンターが基板４０上に位置したときに接続電極４２の上方位置には吸着孔が形成されていないものを用いることが好適である。
【００５２】
＜フラックス塗布工程＞
インターポーザ４０上へのギャップ材４６の配置が完了すると、インターポーザ４０上に積層する第１半導体チップＣ１の第１接続端子１６ａの一端に形成された溶解前の無鉛ハンダ１８にフラックスを塗布する工程が行われる。このフラックスは、後述する最下段半導体チップ積層工程時に、積層した第１半導体チップＣ１の位置ずれが生じないように粘着力で保持するとともに、第１半導体チップＣ１に形成された第１接続端子１６ａ及びインターポーザ４０に形成された接続電極４２の表面の酸化膜を遊離させるためのものである。
【００５３】
＜最下段半導体チップ積層工程＞
図８（ｃ）は、インターポーザ４０上に第１半導体チップＣ１を積層した状態を示す断面図である。フラックスの塗布を終えると、図８（ｃ）に示すように、第１半導体チップＣ１の能動面１０ａ側をインターポーザ４０に対面させて（フェースダウンの状態で）、第１半導体チップＣ１をインターポーザ４０上に隙間をあけて積層する。このとき、インターポーザ４０に形成された接続電極４２各々の位置と第１半導体チップＣ１に形成された第１接続端子１６ａの各々の位置とが合致するよう位置合わせを行い、第１接続端子１６ａと接続電極４２とを溶解前の無鉛ハンダ１８を介して対向させる。この無鉛ハンダ１８にはフラックスが塗布されているため、フラックスの粘着力により半導体チップＣ１が位置ずれせずに保持される。
【００５４】
＜ギャップ材配置工程＞
図９（ａ）は、第１半導体チップＣ１上にギャップ材４８を搭載した状態を示す断面図である。インターポーザ４０上に第１半導体チップＣ１を積層し終えると、図９（ａ）に示すように、第１半導体チップＣ１の上にギャップ材４８を搭載し、第１半導体チップＣ１と第２半導体チップＣ２との間に形成される隙間にギャップ材４８を配置する。このギャップ材４８は、第１半導体チップＣ１と第２半導体チップＣ２との隙間を所定の間隔に保持するための球状物であり、インターポーザ４０上に搭載したギャップ材４６と同様の材質から形成されている。このギャップ材４８の径は、後述する半導体チップ加圧工程時における第１半導体チップＣ１と第２半導体チップＣ２との隙間よりも大きく、且つ後述する加圧解除工程後における第１半導体チップＣ１と第２半導体チップとの隙間に合う大きさに設定されている。
【００５５】
図１１（ｂ）は、第１半導体チップＣ１にギャップ材４８を搭載した状態を示す斜視図である。図１１（ｂ）を参照すると、複数のギャップ材４８が第１半導体チップＣ１上にほぼ均一に配置されていることが分かる。第１半導体チップＣ１上にギャップ材４８を搭載するときも、搭載に要する時間を短縮するため、複数のギャップ材４８を吸着する吸着孔が形成されたマウンターを用いることが好ましい。マウンターは上述したギャップ材４６を搭載したときのものと同じものを用いれば、搭載時の不具合（例えば、第１接続端子１６ａ上にギャップ材４８が配置されること）を防止することができる。
【００５６】
＜フラックス塗布工程＞
第１半導体チップＣ１上へのギャップ材４８の配置が完了すると、第１半導体チップＣ１上に積層する第２半導体チップＣ２の第２接続端子１６ｂの一端に形成された無鉛ハンダ１８にフラックスを塗布する工程が行われる。
【００５７】
＜半導体チップ積層工程＞
図９（ｂ）は、第１半導体チップＣ１上に第２半導体チップＣ２を積層した状態を示す断面図である。フラックスの塗布の塗布を終えると、図９（ｂ）に示すように、第２半導体チップＣ２の能動面１０ａ側を第１半導体チップＣ１の裏面１０ｂに対向させて（フェースダウンの状態で）、第２半導体チップＣ２を第１半導体チップＣ１上に隙間をあけて積層する。このとき、第１半導体チップＣ１に形成された第１接続端子１６ａの各々の位置と第２半導体チップＣ２に形成された第２接続端子１６ｂの各々の位置とが合致するよう位置合わせを行い、第１接続端子１６ａと第２接続端子１６ｂとを溶解前の無鉛ハンダ１８を介して対向させる。この無鉛ハンダ１８にはフラックスが塗布されているため、フラックスの粘着力により半導体チップＣ１が位置ずれせずに保持される。
【００５８】
＜半導体チップ加圧工程＞
半導体チップ積層工程が終了すると、積層されたインターポーザ４０、第１半導体チップＣ１及び第２半導体チップＣ２等を図示せぬ加圧機能付きリフロー装置内に配置し、このリフロー装置内で第１半導体チップＣ１上に積層された第２半導体チップＣ２を第１半導体チップＣ１の方向に加圧し、接続電極４２と第１接続端子１６ａとを第１接続端子１６ａの一端に形成された無鉛ハンダ１８を介して押圧させるとともに、第１接続端子１６ａと第２接続端子１６ｂとを第２接続端子１６ｂに形成された無鉛ハンダ１８を介して押圧させる。このとき、インターポーザ４０と第１半導体チップＣ１との間に介在されたギャップ材４６は、インターポーザ４０と第１半導体チップＣ１との間に挟まれて弾性変形する。また、第１半導体チップＣ１と第２半導体チップＣ２との間に介在されたギャップ材４８は、第１半導体チップＣ１と第２半導体チップＣ２との間に挟まれて弾性変形する。
【００５９】
＜接続端子ハンダ接合工程＞
第１半導体チップＣ１に作用する加圧を保持した状態で、図示せぬリフロー装置によって、第１半導体チップＣ１に形成された第１接続端子１６ａの一端及び第２半導体チップＣ２に形成された第２接続端子１６ｂの一端にそれぞれ設けられた無鉛ハンダ１８をそれぞれ加熱溶解させる。溶解した無鉛ハンダ１８は接続電極４２の上端及び第１接続端子１６ａの他端にそれぞれ密着する。
【００６０】
＜加圧解除工程＞
無鉛ハンダ１８の加熱溶解直後に、図示せぬ加圧機能付きリフロー装置内で第２半導体チップＣ２に作用する加圧を解除する。加圧が取り除かれると、加圧により弾性変形していた各々のギャップ材４６，４８は、その弾性力によってインターポーザ４０と第１半導体チップＣ１及び第１半導体チップＣ１と第２半導体チップＣ２をそれぞれ押し広げ、インターポーザ４０と第１半導体チップＣ１との間隔及び第１半導体チップＣ１と第２半導体チップＣ２との間隔はギャップ材４６，４８の元の径の大きさに広がる。このとき、溶解した無鉛ハンダ１８は、接続電極４２の上端と第１接続端子１６ａの一端及び第１接続端子１６ａの他端と第２接続端子１６ｂの一端にそれぞれ密着した状態で変形する。
【００６１】
そして、図示せぬ加圧機能付きリフロー装置による加熱を停止し、或いは図示せぬリフロー装置から取り出し、溶解した無鉛ハンダ１８を常温に晒すことで無鉛ハンダ１８を固化させてインターポーザ４０に形成された接続電極４２と第１半導体チップＣ１に形成された第１接続端子１６ａとをハンダ接合するとともに、第１半導体チップＣ１に形成された第１接続端子１６ａと第２半導体チップＣ２に形成された第２接続端子１６ｂとをハンダ接合する。
【００６２】
＜洗浄工程＞
以上の工程が終了すると、塗布したフラックスを洗浄する工程が行われる。製造された半導体装置にフラックスが残存していると信頼性の低下を引き起こすことがあるため、洗浄によりフラックスを除去している。ここで、インターポーザ４０、第１半導体チップＣ１、及び第２半導体チップＣ２間の間隔は５０μｍ以下であるため、フラックスの洗浄には揮発性の高い有機溶剤を用いることが好ましい。
【００６３】
＜封止樹脂充填工程＞
図１０は、封止樹脂５０を充填して硬化させた状態を示す断面図である。以上の工程が終了すると、図１０に示すように、インターポーザ４０と第１半導体チップＣ１との間、及び、第１半導体チップＣ１と第２半導体チップＣ２との間に封止樹脂（アンダーフィル）５０を注入して充填する。ここで、インターポーザ４０と第１半導体チップＣ１との間には多数のギャップ材４６が配置されており、第１半導体チップＣ１と第２半導体チップＣ２との間には多数のギャップ材４８が配置されている。
【００６４】
このため、注入された封止樹脂５０は毛細管現象によりインターポーザ４０と第１半導体チップＣ１との間、及び第１半導体チップＣ１と第２半導体チップＣ２との間に効率的に注入される。よって、気泡及びボイドの発生を抑えることができて封止樹脂５０の充填率を高めることができ、製造された半導体装置の信頼性を高めることができる。封止樹脂５０の充填が完了後に所定の養生期間をおいて、封止樹脂５０を硬化させることで、半導体装置が製造される。
【００６５】
以上、説明した本発明の一実施形態による半導体装置の製造方法よれば、第１半導体チップＣ１と第２半導体チップＣ２との間にギャップ材４８が配置された状態で無鉛ハンダ１８が加熱溶解されるため、このギャップ材４８によって第２半導体チップＣ２の沈み込みは防止され、溶解した無鉛ハンダ１８が第１接続端子１６ａの他端と第２接続端子１６ｂの一端との間からはみ出すことはなく、下段の第１半導体チップＣ１に溶解した無鉛ハンダ１８が接触ショートすることを防止することができる。また、第１半導体チップＣ１とインターポーザ４０との間にギャップ材４６が配置された状態で無鉛ハンダ１８が加熱溶解されるため、このギャップ材４６によって第１半導体チップＣ１の沈み込みは防止され、溶解した無鉛ハンダ１８が第１接続端子１６ａの一端と接続電極４２の上端との間からはみ出すことはない。
【００６６】
また、ギャップ材４６、４８には電気的絶縁性を有するものを使用するため、第１半導体チップＣ１および第２半導体チップＣ２にそれぞれ接触するギャップ材４６、４８を伝って電気が流れることはなく、ギャップ材４６、４８が第１接続端子１６ａや第２接続端子１６ｂに接触した場合にもショートすることはなく、より安全に第１半導体チップＣ１と第２半導体チップＣ２とを積層することができる。
【００６７】
また、ギャップ材４８は、半導体チップ加圧工程時における第１半導体チップＣ１と第２半導体チップＣ２との隙間よりも大きく、且つ加圧解除工程後における第１半導体チップＣ１と第２半導体チップＣ２との隙間に合う大きさに形成された樹脂材を使用している。また、ギャップ材４６は、半導体チップ加圧工程時における第１半導体チップＣ１とインターポーザ４０との隙間よりも大きく、且つ加圧解除工程後における第１半導体チップＣ１とインターポーザ４０との隙間に合う大きさに形成された樹脂材を使用している。そして、第２半導体チップＣ２を加圧してギャップ材４６、４８が弾性変形している状態で無鉛ハンダ１８を溶解し、無鉛ハンダ１８の溶解直後に第２半導体チップＣ２に作用する加圧を解除するため、加圧が解除されたとき、ギャップ材４６、４８はその弾性力によってそれぞれ元の形状に戻り、第１半導体チップＣ１と第２半導体チップＣ２との隙間および第１半導体チップＣ１とインターポーザ４０との隙間はそれぞれ押し広げられ、溶解した無鉛ハンダ１８は伸びるように変形する。これによって、無鉛ハンダ１８のハンダ形状は外観面が湾曲状に形成され、無鉛ハンダ１８の強度的観点から理想のハンダ形状を形成することができる。
【００６８】
また、ギャップ材４８は、接続端子ハンダ接合工程後における第１半導体チップＣ１と第２半導体チップＣ２との隙間に合う直径に形成された球状物からなり、ギャップ材４６は、接続端子ハンダ接合工程後における第１半導体チップＣ１とインターポーザ４０との隙間に合う直径に形成された球状物からなるため、ギャップ材４６、４８を如何なる向きで配置しても、ギャップ材４６、４８により確保される第１半導体チップＣ１と第２半導体チップＣ２との間隔或いは１半導体チップＣ１とインターポーザ４０との間隔は一定となり、ギャップ材４６、４８を配置するときにギャップ材４６、４８の向きを考慮して配置する必要はなく、ギャップ材４６、４８の配置作業を容易化することができる。
【００６９】
なお、上記した実施形態では樹脂からなるギャップ材４８を使用しているが、本発明は、樹脂からなるギャップ材４６、４８に替えて、ガラス又はセラミックスからなるギャップ材を使用してもよい。これによって、第１半導体チップＣ１と第２半導体チップＣ２との間に介在されるギャップ材４８は変形し難く、第１半導体チップＣ１と第２半導体チップＣ２との間隔はギャップ材４８の大きさによって決定され、第１半導体チップＣ１と第２半導体チップＣ２とを所定の間隔で確実に積層することができる。また、第１半導体チップＣ１とインターポーザ４０との間に介在されるギャップ材４６は変形し難く、第１半導体チップＣ１とインターポーザ４０との隙間を所定の間隔で確実に保つことができる。
【００７０】
なお、本実施形態では、第１接続端子１６ａ及び第２接続端子１６ｂのそれぞれについて、能動面１０ａ側の端子面が裏面１０ｂ側の端子面よりも大きく形成されている。これにより、各接続端子の位置合わせが簡便化され、その位置合わせ精度も高精度化されることとなる。具体的には、各接続端子１６ａ，１６ｂの能動面１０ａ側の接続面の面積が、裏面１０ｂ側の接続面の面積の２倍程度となるように形成されているが、最大１０倍程度まで両面積を異ならせるものとすることができる。
【００７１】
〔他の半導体装置の製造方法〕
本発明は、以上説明した本発明の実施形態以外にも以下に説明する第１、第２の他の実施形態を用いることができる。
まず、第１の他の実施形態について説明する。本発明は、インターポーザ４０上へのギャップ材４６の配置及び第１半導体チップＣ１上へのギャップ材４８の配置に代えて、インターポーザ４０及び第１半導体チップＣ１上にギャップ材をパターニングして形成することもできる。図１２（ａ）、図１２（ｂ）は、本発明の他の実施形態において、ギャップ材５２、５４をパターニングにより形成した状態を示す斜視図である。尚、図１２（ａ）、図１２（ｂ）においては、第１半導体チップＣ１上にギャップ材５２，５４を形成した場合を例に挙げて図示しているが、同様のギャップ材５２，５４をインターポーザ４０上に形成することもできる。
【００７２】
図１２（ａ）に示した例では、ギャップ材５２は第１半導体チップＣ１の能動面１０ａ側であって接続端子１６が形成された領域の内側に形成されており、形状が円柱状であって、上述した一実施の形態で説明した接続端子ハンダ接合工程後における第１半導体チップＣ１と第２半導体チップＣ２との隙間に合う高さに形成されている。
【００７３】
また、図１２（ｂ）に示した例では、ギャップ材５４は第１半導体チップＣ１の能動面１０ａのほぼ中央部に形成されており、形状が円盤状（板状）であって、上述した一実施の形態で説明した接続端子ハンダ接合工程後における第１半導体チップＣ１と第２半導体チップＣ２との隙間に合う厚さに形成されている。図１２（ａ）に示すギャップ材５２の数及び断面形状、並びに、図１２（ｂ）に示すギャップ材５４の径及び断面形状は使用する封止樹脂５０の粘度等に応じて適宜設定することができる。また、ギャップ材５２，５４は電気的絶縁性を有する樹脂材を用いて形成されている。
【００７４】
これらのギャップ材５２，５４は、第１半導体チップＣ１若しくは第２半導体チップＣ２毎に形成するのは非効率であるため、ウェハ状態で形成されることが好ましい。つまり、前述した半導体チップ１の製造方法において、基板１０の能動面１０ａ側の全面にポリイミド等の樹脂を塗布し（樹脂塗布工程）、フォトマスク等を用いてパターニングし、現像処理を行うことで形成する（形成工程）。その後で、基板１０の裏面１０ｂを薄板化する。また、インターポーザ４０上にギャップ材５２，５４を形成する場合には、第１半導体チップＣ１を積層する前、即ち図８（ａ）にある状態のときに形成しておくことが好ましい。
【００７５】
以上、説明した本発明の第１の他の実施形態による半導体装置の製造方法によれば、ギャップ材５２，５４は、板状物或いは上端面が平らな柱状物を使用するため、ギャップ材５２，５４は第２半導体チップＣ２にそれぞれ面で接する。これによって、第２半導体チップＣ２を確実に支えることができ、第１半導体チップＣ１と第２半導体チップＣ２との隙間を確実に確保することができる。
【００７６】
また、ギャップ材５２，５４は、パターニングによって第１半導体チップＣ１や第２半導体チップＣ２やインターポーザ４０に予め形成されるため、ギャップ材５２，５４を配置する作業は省略され、半導体装置の製造時間を短縮することができる。
【００７７】
次に、第２の他の実施形態について説明する。本発明は、既に説明した一実施形態で説明した封止樹脂充填工程によって第１半導体チップＣ１と第２半導体チップＣ２との間、及び第１半導体チップＣ１とインターポーザ４０との間にそれぞれ充填される封止樹脂５０をギャップ材４６、４８と一体に予め成形することもできる。図１３は、本発明の他の実施形態において、予めギャップ材４６、４８と一体に成形された封止樹脂体５５を表す断面図である。
【００７８】
図１３に表す封止樹脂体５５を用いる例では、予め、無鉛ハンダ１８より低温で溶解するＮＣＦ樹脂を型に流し込むことで封止樹脂体５５を成形する。封止樹脂体５５は、接続端子ハンダ接合工程後における第１半導体チップＣ１と第２半導体チップＣ２との隙間に合う形状に形成し、内部にギャップ材４８を一体に成形しておく。そして、既に説明した一実施形態におけるギャップ材配置工程時に封止樹脂体５５を第１半導体チップＣ１の上に配置し、第１半導体チップＣ１上に第２半導体チップＣ２を積層して封止樹脂体５５を第１半導体チップＣ１と第２半導体チップＣ２との隙間に配置する。次に、図示せぬリフロー装置によって、第１半導体チップＣ１と第２半導体チップＣ２との間に介在された封止樹脂体５５を加熱溶解し、第１半導体チップＣ１と第２半導体チップＣ２との隙間に満遍無く行き渡らせる。
【００７９】
上記した本発明の第２の他の実施形態による半導体装置の製造方法によれば、第１半導体チップＣ１と第２半導体チップＣ２との隙間は予め成形された封止樹脂体５５によって保護され、この封止樹脂体５５が配置されることでギャップ材４８も配置される。これによって、ギャップ材４８の配置作業は省略することができるとともに、接続端子ハンダ接合工程後に第１半導体チップＣ１と第２半導体チップＣ２との隙間に封止樹脂５０を充填する封止樹脂充填工程を省略することができる。なお、第１半導体チップＣ１と第２半導体チップＣ２との間にギャップ材４８が一体に成形された封止樹脂体５５を配置する場合を例に挙げて図示しているが、同様にして第１半導体チップＣ１とインターポーザ４０との間にギャップ材４８を含有して成形された封止樹脂体を配置し、第１半導体チップＣ１とインターポーザ４０との間にギャップ材４８を配置するとともに封止樹脂を形成することもできる。
【００８０】
また、上記実施形態においては、インターポーザ４０上に第１半導体チップＣ１と第２半導体チップＣ２とを積層する場合を例に挙げて説明したが、インターポーザ４０上に積層する半導体チップ１は１つ以上であれば良い。また、図１０に示す形態においては、第２半導体チップＣ２について、第１半導体チップＣ１との間及び側面を封止樹脂５０で封止した形態を例示しているが、電気的な絶縁を考慮すると第２半導体チップＣ２の上面も封止樹脂５０にて封止することが好ましい。
【００８１】
また、上記実施形態においては、インターポーザ４０上に第１半導体チップＣ１と第２半導体チップＣ２とを積層する場合を説明したが、インターポーザ４０に代えてＷ−ＣＳＰ技術を用いて処理された基板上に半導体チップ１を積層するようにしても良い。図１４は、Ｗ−ＣＳＰ技術を用いて処理された基板上に半導体チップ１を積層した状態を示す断面図である。図１４に示す通り、Ｗ−ＣＳＰ技術を用いて処理された基板６０上にギャップ材４６を介して第１半導体チップＣ１が積層され、更に第１半導体チップＣ１上にはギャップ材４８を介して第２半導体チップＣ２が積層されている。
【００８２】
Ｗ−ＣＳＰ技術を用いて処理された処理基板６０は、例えばＳｉ（シリコン）からなる基板６２を有し、基板６２の周辺部には複数の接続端子６４が配列形成されている。基板６２は、その能動面６２ａ側にトランジスタ、メモリ素子、その他の電子素子、並びに電気配線及び電子回路の外部電極となる電極パッドからなる電子回路が形成されている。一方、基板６２の裏面６２ｂにはこれらの電子回路は形成されていない。
【００８３】
第１半導体チップＣ１及び第２半導体チップＣ２と同様に、基板６２は５０μｍ程度に薄板化されている。基板６２に形成された不図示の電極パッドを貫通するように接続端子６４が形成されており、この接続端子６４は基板６２を貫通して基板６２の能動面６２ａ及び基板６２の裏面６２ｂから突出した形状に形成されている。接続端子６４の能動面６２ａ及び裏面６２ｂへの突出量は２０μｍ程度である。接続端子６４は基板６２にＣｕ（銅）を埋め込むことにより形成されている。
【００８４】
また、基板６２の能動面６２ａ側の一部には、ポリイミド等の樹脂により応力緩和層６６が形成されている。この応力緩和層６６上には、再配置配線６８が形成されている。尚、再配置配線６８は、応力緩和層６６上のみに形成される訳ではなく、応力緩和層６６から接続端子６４の形成位置まで延在した形状に形成され、接続端子６４と電気的に接続される。
【００８５】
また、応力緩和層６６上に形成された再配置配線６８の一部には、外部接続端子となるバンプ７０が形成されている。このように、接続端子６４と電気的に接続された再配置配線６８及びバンプ７０を形成することで、接続端子６４のピッチ及び配列を変換している。尚、図１３中において、７２は、再配置配線６８に対するバンプ７０の固着強度を高めるために形成された根本補強樹脂である。
【００８６】
図１４に示す形態の半導体装置は、薄板化した基板６２上に薄板化した第１半導体チップＣ１と第２半導体チップＣ２を積層しているため半導体装置の高さを抑えつつ高集積化が可能である。更に、基板１０に再配置配線６８及びバンプ７０を形成しているため、基板１０に形成された接続端子２６のピッチ及び配列の変換か可能となり、半導体装置を搭載するガラスエポキシ等の基板の配線の自由度が増し、更に高集積化が可能である。
【００８７】
また、本実施形態においては、フェースダウンの状態で各チップを実装させているが、例えば図１７に示すようにフェースアップの状態で各チップを実装させる場合にも本発明の方法を採用することができる。つまり、インターポーザ４０の接続電極側に第１半導体チップＣ１の裏面側を対向させ、インターポーザ４０の接続電極とは対向しない側に第１半導体チップＣ１の能動面を配設させて、各チップを実装させるものとしても良い。
【００８８】
〔電子機器〕
本発明の実施形態による半導体装置を有する電子機器として、図１５にはノート型パーソナルコンピュータ２００、図１６には携帯電話３００が示されている。半導体装置各電子機器の筐体内部に配置される。また、電子機器は、上記のノート型コンピュータ及び携帯電話に限られる訳ではなく、種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
【００８９】
以上、本発明の一実施形態及び他の実施形態について説明したが、本発明は上記実施形態に制限されず、本発明の範囲内で自由に変更することができる。例えば、上記実施形態においては、１つのインターポーザ４０又は処理基板６０に対して、半導体チップを積層する場合を例に挙げて説明したが、インターポーザ４０又はウェハ状態にある処理基板６０の異なる位置に半導体チップを積層して封止樹脂５０により封止した後でインターポーザ４０又は処理基板６０を切断して個々の半導体装置に分離するようにしても良い。
【００９０】
また、上記実施形態においては、無鉛ハンダ１８を用いて基板４０又は処理基板６０と半導体チップＣ１及び半導体チップＣ２とを接合するようにしていたが、本発明は鉛を含むハンダを使用してもよく、無鉛ハンダ１８に代えて金等の金属又は合金を用い、金属接合によりこれらを接合するようにしても良い。更には、基板４０又は処理基板６０と半導体チップＣ１及び半導体チップＣ２との接合は、フリップチップボンディングにより行っても良い。
【図面の簡単な説明】
【００９１】
【図１】本発明の一実施形態による半導体装置の製造方法で用いられる半導体チップの外観斜視図である。
【図２】本発明の一実施形態による半導体装置の製造方法で用いられる半導体チップ１の製造方法の概略を示す工程図である。
【図３】本発明の一実施形態による半導体装置の製造方法に用いられる半導体チップ１を加工する際の表面部分の詳細を示す断面図である。
【図４】本発明の一実施形態による半導体装置の製造方法に用いられる半導体チップ１を加工する際の表面部分の詳細を示す断面図である。
【図５】本発明の一実施形態による半導体装置の製造方法に用いられる半導体チップ１を加工する際の表面部分の詳細を示す断面図である。
【図６】本発明の一実施形態による半導体装置の製造方法に用いられる半導体チップ１を加工する際の表面部分の詳細を示す断面図である。
【図７】本発明の一実施形態による半導体装置の製造方法で用いられる半導体チップの厚みを減じた工程を行った後の基板１０の断面図である。
【図８】本発明の一実施形態による半導体装置の製造方法を示す工程図である。
【図９】本発明の一実施形態による半導体装置の製造方法を示す工程図である。
【図１０】本発明の一実施形態による半導体装置の製造方法を示す工程図である。
【図１１】インターポーザ４０上又は半導体チップＣ１上にギャップ材４６を搭載した状態を示す斜視図である。
【図１２】本発明の第１の他の実施形態において、ギャップ材をパターニングにより形成した状態を示す斜視図である。
【図１３】本発明の第２の他の実施形態において、ギャップ材と一体に成形された封止樹脂体を示す断面図である。
【図１４】Ｗ−ＣＳＰ技術を用いて処理された基板上に半導体チップを積層した状態を示す断面図である。
【図１５】本発明の一実施形態による電子機器の一例を示す図である。
【図１６】本発明の一実施形態による電子機器の他の例を示す図である。
【図１７】本発明の他の実施形態において、フェイスアップ実装したチップの接続構造を示す図である。
【符号の説明】
【００９２】
Ｃ１  第１半導体チップ、  Ｃ２  第２半導体チップ、  １６ａ  第１接続端子、  １６ｂ  第２接続端子、  １８  無鉛ハンダ（ハンダ）、  ４６,４８,５２,５４  ギャップ材、  ５５  封止樹脂体
【図１】
2005123601.tif 000003
【図２】
2005123601.tif 000004
【図３】
2005123601.tif 000005
【図４】
2005123601.tif 000006
【図５】
2005123601.tif 000007
【図６】
2005123601.tif 000008
【図７】
2005123601.tif 000009
【図８】
2005123601.tif 000010
【図９】
2005123601.tif 000011
【図１０】
2005123601.tif 000012
【図１１】
2005123601.tif 000013
【図１２】
2005123601.tif 000014
【図１３】
2005123601.tif 000015
【図１４】
2005123601.tif 000016
【図１５】
2005123601.tif 000017
【図１６】
2005123601.tif 000018
【図１７】
2005123601.tif 000019