(57)【要約】【課題】  多チャンネル無線受信装置において、チャネルフィルタの回路が複雑で消費電力が大きいため、フィルタとその制御回路を簡略化して、集積回路の面積を削減し、消費電力も低減することである。【解決手段】  無線受信装置は、基準発振器４０からの基準信号に基づいて発振信号を発生する発振器２０と、入力信号と発振器からの発振信号が供給され、周波数変換する周波数変換器１４ａと、周波数変換器に接続され第１の制御信号によりフィルタの状態変数を可変するフィルタ１５ａと、フィルタ出力信号を演算処理する演算回路５０と、基準発振器に接続され演算回路からの第２の制御信号により基準信号を分周する分周器４２と、分周器に接続されフィルタの状態変数を可変する制御回路２１とを有する。【選択図】図１
2005328385.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅する増幅器と、
基準信号を発生する基準発振器と、
前記基準発振器からの基準信号に基づいて発振信号を発生する発振器と、
前記増幅器からの出力信号と前記発振器からの発振信号が供給され、周波数変換する周波数変換器と、
前記周波数変換器に接続され第１の制御信号によりフィルタの状態変数を可変するフィルタと、
前記フィルタ出力信号を演算処理する演算回路と、
前記基準発振器に接続され前記演算回路からの第２の制御信号により前記基準信号を分周する分周器と、
前記分周器に接続され前記フィルタの状態変数を可変する制御回路と
を備えた無線受信装置。
【請求項２】
前記入力信号は多チャンネル信号を有するＯＦＤＭ信号とする
請求項１記載の無線受信装置。
【請求項３】
前記周波数変換器から出力された出力信号をベースバンド信号とする
請求項１記載の無線受信装置。
【請求項４】
前記制御回路をＰＬＬで構成した
請求項１記載の無線受信装置。
【請求項５】
前記フィルタの周波数特性を電圧で制御するアクティブフィルタで構成した
請求項１記載の無線受信装置。
【請求項６】
前記フィルタの周波数特性を前記ＰＬＬから供給されるクロックで可変するスイッチドキャパシタフィルタで構成された
請求項１記載の無線受信装置。
【請求項７】
入力信号を増幅する増幅器と、
基準信号を発生する基準発振器と、
前記基準発振器からの基準信号に基づいて発振信号を発生する発振器と、
前記増幅器からの出力信号と前記発振器からの発振信号が供給され、周波数変換する周波数変換器と、
前記周波数変換器に接続され第１の制御信号によりフィルタの状態変数を可変するフィルタと、
前記フィルタ出力を演算処理する演算回路と、
前記基準発振器に接続され前記演算回路からの第２の制御信号により基準信号を分周する分周器と、
前記分周器に接続され前記フィルタの状態変数を可変する制御回路と、
前記基準発振器からの基準信号と前記分周器からの出力信号が択一的に供給されてアナログ制御信号を発生するアナログ制御回路と
を備えた無線受信装置。
【請求項８】
前記入力信号は多チャンネル信号を有するＯＦＤＭ信号とする
請求項７記載の無線受信装置。
【請求項９】
前記周波数変換器から出力された出力信号をベースバンド信号とする
請求項７記載の無線受信装置。
【請求項１０】
前記制御回路をＰＬＬで構成した
請求項７記載の無線受信装置。
【請求項１１】
前記フィルタの周波数特性を電圧で制御するアクティブフィルタで構成した
請求項７記載の無線受信装置。
【請求項１２】
前記フィルタの周波数特性を前記ＰＬＬから供給されるクロックで可変するスイッチドキャパシタフィルタで構成された
請求項７記載の無線受信装置。
【請求項１３】
前記アナログ制御回路に前記周波数変換器の直流オフセット制御回路を有する
請求項７記載の無線受信装置。
【請求項１４】
入力信号を増幅する増幅器と、
基準信号を発生する基準発振器と、
前記基準発振器からの基準信号に基づいて発振信号を発生する発振器と、
前記増幅器からの出力信号と前記発振器からの発振信号が供給され、周波数変換する周波数変換器と、
前記周波数変換器に接続され第１の制御信号によりフィルタの状態変数を可変するフィルタと、
前記フィルタ出力信号に接続され利得制御する可変利得増幅器と、
前記可変利得増幅器に接続され該可変利得増幅器からのアナログ信号をディジタル信号に変換するＡＤ変換器と、
前記ＡＤ変換器に接続され該ＡＤ変換器からのディジタル信号を用いて演算処理するディジタル演算回路と、
前記基準発振器に接続され前記演算回路からの第２の制御信号により基準信号を分周するとともに前記ＡＤ変換器へクロック信号を供給する分周器と、
前記分周器に接続され前記フィルタの状態変数を可変する制御回路と、
前記基準発振器からの基準信号と前記分周器からの出力信号が択一的に供給されてアナログ制御信号を発生するアナログ制御回路と
を備えた無線受信装置。
【請求項１５】
前記入力信号は多チャンネル信号を有するＯＦＤＭ信号とする
請求項１４記載の無線受信装置。
【請求項１６】
前記周波数変換器から出力された出力信号をベースバンド信号とする
請求項１４記載の無線受信装置。
【請求項１７】
前記制御回路をＰＬＬで構成した
請求項１４記載の無線受信装置。
【請求項１８】
前記フィルタの周波数特性を電圧で制御するアクティブフィルタで構成した
請求項１４記載の無線受信装置。
【請求項１９】
前記フィルタの周波数特性を前記ＰＬＬから供給されるクロックで可変するスイッチドキャパシタフィルタで構成された
請求項１４記載の無線受信装置。
【請求項２０】
前記アナログ制御回路に前記周波数変換器の直流オフセット制御回路を有する
請求項１４記載の無線受信装置。
【請求項２１】
前記アナログ制御回路に前記可変利得増幅器の利得を可変する
請求項１４記載の無線受信装置。
【請求項２２】
入力信号を増幅する増幅器と、
基準信号を発生する基準発振器と、
前記基準発振器からの基準信号に基づいて発振信号を発生する発振器と、
前記増幅器からの出力信号と前記発振器からの発振信号が供給され、周波数変換する第１の周波数変換器と、
前記周波数変換器に接続され第１の制御信号によりフィルタの状態変数を可変する第１のフィルタと、
前記第１のフィルタ出力信号に接続され利得制御する可変利得増幅器と、
前記可変利得増幅器に接続され該可変利得増幅器からのアナログ信号をディジタル信号に変換するＡＤ変換器と、
前記ＡＤ変換器に接続され該ＡＤ変換器からのディジタル信号を用いて演算処理するディジタル演算回路と、
前記基準発振器からの基準信号と前記分周器からの出力信号が択一的に供給されてアナログ制御信号を発生するアナログ制御回路と、
前記ディジタル演算回路に接続され、該ディジタル演算器からのディジタル信号をアナログ信号に変換するＤＡ変換器と、
前記第２の制御信号により状態変数を可変して、前記ＤＡ変換器からの出力信号の希望周波数のみを選択する第２のフィルタと、
前記第２フィルタに接続され周波数を変換する第２の周波数変換器と、
前記基準発振器に接続され前記演算回路からの第３の制御信号により前記基準信号を分周するとともに前記ＡＤ変換器へクロック信号を供給する分周器と、
前記分周器に接続され前記第１のフィルタと第２のフィルタに接続され前記第１と第２の制御信号を発生し、前記第１と第２のフィルタの状態変数を可変する制御回路と、
前記基準発振器からの基準信号と前記分周器からの出力信号が択一的に供給されてアナログ制御信号を発生するアナログ制御回路と
を備えた無線受信装置。
【請求項２３】
前記入力信号は多チャンネル信号を有するＯＦＤＭ信号とする
請求項２２記載の無線受信装置。
【請求項２４】
前記周波数変換器から出力された出力信号をベースバンド信号とする
請求項２２記載の無線受信装置。
【請求項２５】
前記制御回路をＰＬＬで構成した
請求項２２記載の無線受信装置。
【請求項２６】
前記フィルタの周波数特性を電圧で制御するアクティブフィルタで構成した
請求項２２記載の無線受信装置。
【請求項２７】
前記フィルタの周波数特性を前記ＰＬＬから供給されるクロックで可変するスイッチドキャパシタフィルタで構成された
請求項２２記載の無線受信装置。
【請求項２８】
前記アナログ制御回路に前記周波数変換器の直流オフセット制御回路を有する
請求項２２記載の無線受信装置。
【請求項２９】
前記アナログ制御回路に前記可変利得増幅器の利得を可変する
請求項２２記載の無線受信装置。
【請求項３０】
前記アナログ制御回路に前記第２の周波数変換器に供給する発振器からの発振信号のリークを制御するリーク制御回路を有する
請求項２２記載の無線受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線LAN、携帯電話などの無線通信システムの無線回路に関し、特に、複数のシステムに対応するために、チャネル帯域可変の必要な無線通信システムや、現在、規格化が進められているＩＥＥＥ８０２．１１ｊに適用されるシンボルレートを可変する無線システムなどに関するものである。
【背景技術】
【０００２】
ＩＥＥＥ８０２．１１ｊ規格では、チャネル帯域可変方式が検討されている。この１１ｊ規格のチャネル帯域可変方式において、OFDMのシンボルレートを１／２，１／４にし、帯域あたりのチャネル数を増加することが可能となる。そのようなチャネル帯域可変機能をもった無線システムにおける無線器構成の第１従来例を図７に示す。
【０００３】
図７において、アンテナ７１０からたとえば周波数５ＧＨｚの無線信号が入力され、バンドパスフィルタ（ＢＰＦ）７１１またはハイパスフィルタ（ＨＰＦ）により、希望受信システム以外の他のシステムからの干渉を除去する。この希望信号を受信系のパスに設定するため、第６スイッチ（ＳＷ６）７１２を制御して出力端子Ｔ７０１に切り換えられる。第６スイッチ７１２から導出された信号は高周波の微弱信号を増幅する必要があるため、雑音指数（Ｎoise Ｆigure）の小さい増幅器、いわゆる高周波ローノイズアンプ（高周波増幅器）７１３で増幅される。この高周波増幅器７１３で増幅された信号は第７ミキサ７１４ａ，７１４ｂに入力され、一方発振器７２０からの発振信号も第７ミキサ７１４ａ，７１４ｂに入力されて、両者の差信号が出力される。第４発振器７２０は第４基準発振器７４０からの基準発振信号に基づいて発振信号を発生している。
【０００４】
高周波増幅器７１３で増幅された入力信号は第７ミキサ７１４ａ，７１４ｂでベースバンドに変換され、このベースバンド信号は第７チャンネルフィルタ７１５ａ１（７１５ａ２）または７１５ｂ(７１５ｂ２)に入力される。ここで２個の第７チャンネルフィルタが並列に設けられ、第７スイッチ（ＳＷ７）と第８スイッチ（ＳＷ８）で第７チャンネルフィルタ７１５ａ１（７１５ａ２）または７１５ｂ１，７１４ｂ２のいずれかに切り換えられる。以後７１５ａ１と７１５ａ２を７１５ａ、また７１５ｂ１と７１５ｂ２を７１５ｂとまとめて記載する。これらの第７チャンネルフィルタの帯域特性は異なり、チャンネル数に応じてその特性たとえばＬＰＦであるとカットオフ周波数が決められている。第７チャンネルフィルタ７１５ａまたは７１５ｂから取り出されたアナログ信号はディジタル信号に変換するため、まず第４可変利得増幅器７１６ａ，７１６ｂを用いて増幅される。ここで増幅されかつＡＤＣの入力フルレンジ以下に制御されたアナログ信号が第４ＡＤＣ（ＡＤ変換器、ＡＤコンバータ）７１７ａ，７１７ｂに入力され、ディジタル信号に変換される。
【０００５】
この第４ＡＤ変換器７１７ａ，７１７ｂの変換するクロックについて、第４発振器７４０から分周しないでそのままの発振信号を供給する場合は第１１スイッチの端子ａに切り替え、あるいは発振信号を第４可変分周器７４２を用いて分周して周波数を下げて、供給する場合は端子ｂに切り換え、その出力が第４ＡＤ変換器７１７ａ，７１７ｂへ供給される。
第４ＡＤ変換器７１７ａ，７１７ｂで変換されたディジタル信号はベースバンドディジタル部（ディジタル信号処理回路）７５０で信号処理される。
たとえば、ベースバンドディジタル部７５０から、周波数帯域を変更するための帯域変更信号が送出される。上述した帯域変更信号は、広帯域の第７チャンネルフィルタ７１５ａ、７１５ｂ（送信の場合は、DAC出力のアンチエイリアシングフィルタ、または、スペクトラム整形フィルタ、以後、これら送受フィルタを総称して、チャンネルフィルタとよぶ）、狭帯域の第７チャンネルフィルタ７１５ａ、７１５ｂを切り替えるための第１０スイッチを制御し、チャンネル帯域可変を行う。
【０００６】
アナログ制御部７２２は、ＤＣオフセットＣＡＬ部７２２、ＴＸＬＯリークＣＡＬ部７２６、ＡＧＣ部７２７などで構成されている。
この第１従来例は、複数のチャンネルフィルタ回路を用意する必要があり、回路面積が大きくなる欠点がる。
【０００７】
この面積の問題に対する改善策として図８に第２従来例を示す。第９，第１０チャンネルフィルタ８１５，８３５とこれに関係する制御系以外は第１従来例と同じ構成であるので説明は省略する。第９，第１０チャンネルフィルタ８１５，８３５はそれぞれ受信系と送信系に１個ずつ設けられ、これらのフィルタの特性を切り換えている。すなわち、チャンネルフィルタ制御部８２０はベースバンドディジタル部８５０からの帯域変更信号を受け、第９，第１０チャンネルフィルタ８１５，８３５の通過帯域周波数を変更する。このチャネルフィルタ制御部８２０は、たとえば第９，第１０チャンネルフィルタ８１５，８３５の電流を調整する回路、もしくは第９，第１０チャンネルフィルタ８１５，８３５で使用するキャパシタ、抵抗をスイッチで切り換え回路定数を変更する回路で構成される。このように、第２従来例では、チャンネルフィルタ部の面積を低減できるが、チャネル制御回路が必要となり、回路的に複雑になる。このことは、消費電力の増加、回路サイズの増加を招く場合がある。
【０００８】
したがって、従来のチャンネルフィルタの帯域可変が必要な無線通信システムの場合、面積の削減、消費電力の低減が課題となる。
近年、携帯電話などの携帯端末は、小型化かつ高機能化が進んでおり、ＩＥＥＥ８０２．１１ｊのような帯域可変機能を有するシステムや、複数のシステムを１つの端末に収められた複合化システムへ進んでいる。また、携帯端末はバッテリーを用いて動作させるため、電池容量が限られる。このため携帯端末に用いられるＩＣは、システムが複雑になるにもかかわらず小型化、低消費電力化が求められている。
【特許文献１】特開２００１−３６３８６号公報
【特許文献２】特開２００２−９４４０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
チャンネルフィルタの通過帯域周波数を変更するには、複雑な回路で構成されたチャンネルフィルタ制御部を用いて、たとえばチャンネルフィルタの動作を調整する回路やチャンネルフィルタで使用するキャパシタ、抵抗を切り換えるなど、回路定数を切り替える必要があった。    
このように、チャンネルフィルタ部の面積を低減できるが、チャンネル制御回路が必要となり、回路的に複雑になる。この結果、消費電力の増加、回路サイズの増加を招く場合がある。
そこで、本発明の目的は、回路構成を簡略化することにより、集積回路の面積の削減、消費電力の低減できる無線受信装置をすることを提供することである。
【課題を解決するための手段】
【００１０】
本発明の無線受信装置は、入力信号を増幅する増幅器と、基準信号を発生する基準発振器と、基準発振器からの基準信号に基づいて発振信号を発生する発振器と、増幅器からの出力信号と発振器からの発振信号が供給され、周波数変換する周波数変換器と、周波数変換器に接続され第１の制御信号によりフィルタの状態変数を可変するフィルタと、フィルタ出力信号を演算処理する演算回路と、基準発振器に接続され演算回路からの第２の制御信号により基準信号を分周する分周器と、分周器に接続されフィルタの状態変数を可変する制御回路とを備える。
【００１１】
本発明の無線受信装置は、入力信号を増幅する増幅器と、基準信号を発生する基準発振器と、基準発振器からの基準信号に基づいて発振信号を発生する発振器と、増幅器からの出力信号と発振器からの発振信号が供給され、周波数変換する周波数変換器と、周波数変換器に接続され第１の制御信号によりフィルタの状態変数を可変するフィルタと、フィルタ出力を演算処理する演算回路と、基準発振器に接続され演算回路からの第２の制御信号により基準信号を分周する分周器と、分周器に接続され前記フィルタの状態変数を可変する制御回路と、基準発振器からの基準信号と分周器からの出力信号が択一的に供給されてアナログ制御信号を発生するアナログ制御回路とを備えた。
【００１２】
本発明の無線受信装置は、入力信号を増幅する増幅器と、基準信号を発生する基準発振器と、基準発振器からの基準信号に基づいて発振信号を発生する発振器と、増幅器からの出力信号と発振器からの発振信号が供給され、周波数変換する周波数変換器と、周波数変換器に接続され第１の制御信号によりフィルタの状態変数を可変するフィルタと、フィルタ出力信号に接続され利得制御する可変利得増幅器と、可変利得増幅器に接続されこの可変利得増幅器からのアナログ信号をディジタル信号に変換するＡＤ変換器と、ＡＤ変換器に接続されこのＡＤ変換器からのディジタル信号を用いて演算処理するディジタル演算回路と、基準発振器に接続され演算回路からの第２の制御信号により基準信号を分周するとともにＡＤ変換器へクロック信号を供給する分周器と、分周器に接続されフィルタの状態変数を可変する制御回路と、基準発振器からの基準信号と分周器からの出力信号が択一的に供給されてアナログ制御信号を発生するアナログ制御回路とを備えた。
【００１３】
本発明の無線受信装置は、入力信号を増幅する増幅器と、基準信号を発生する基準発振器と、基準発振器からの基準信号に基づいて発振信号を発生する発振器と、増幅器からの出力信号と発振器からの発振信号が供給され、周波数変換する第１の周波数変換器と、周波数変換器に接続され第１の制御信号によりフィルタの状態変数を可変する第１のフィルタと、第１のフィルタ出力信号に接続され利得制御する可変利得増幅器と、可変利得増幅器に接続されこの可変利得増幅器からのアナログ信号をディジタル信号に変換するＡＤ変換器と、ＡＤ変換器に接続されこのＡＤ変換器からのディジタル信号を用いて演算処理するディジタル演算回路と、基準発振器からの基準信号と分周器からの出力信号が択一的に供給されてアナログ制御信号を発生するアナログ制御回路と、ディジタル演算回路に接続され、このディジタル演算器からのディジタル信号をアナログ信号に変換するＤＡ変換器と、第２の制御信号により状態変数を可変して、ＤＡ変換器からの出力信号の希望周波数のみを選択する第２のフィルタと、第２フィルタに接続され周波数を変換する第２の周波数変換器と、基準発振器に接続され演算回路からの第３の制御信号により基準信号を分周するとともにＡＤ変換器へクロック信号を供給する分周器と、分周器に接続され第１のフィルタと第２のフィルタに接続され第１と第２の制御信号を発生し、第１と第２のフィルタの状態変数を可変する制御回路と、基準発振器からの基準信号と分周器からの出力信号が択一的に供給されてアナログ制御信号を発生するアナログ制御回路とを備えた。
【発明の効果】
【００１４】
無線通信の複数のシステムに対応するため、チャンネル帯域を可変する必要な場合やシンボルレートを可変する場合、複雑な回路構成にすることなく受信できるようにしかつ回路素子数を少なくすることによりＩＣ化した際チップ面積を小さくできるとともに消費電力も削減できるようにした。
【発明を実施するための最良の形態】
【００１５】
本発明の無線受信装置は、たとえばダイレクトコンバージョン方式について示しているが、それ以外に、スーパーヘテロダイン方式、LOW IF方式など、他の方式にも本発明は利用可能である。
ベースバンドディジタル部からの帯域変更信号は可変分周器に伝えられ、基準発振器の出力信号（基準発振信号）を分周し、ＰＬＬに伝える。ＰＬＬを用いたチャンネルフィルタは発振器の基準発振信号（基準周波数）をもとに通過帯域を設定しているため、例えば発振器の周波数が分周され2分の１されるとチャンネルフィルタの通過帯域も2分の１に設定される。可変分周器の出力はＡＤコンバータ、ＤＡコンバータのサンプリング周波数、ベースバンドディジタル部の基準クロックとなっているため、可変分周器をコントロールするだけでシステム全体のコントロールが可能となり、複数のチャンネルフィルタを必要としないこと、アナログフィルタ制御部が不要となることから、システムの簡略化、面積の削減、それに伴う消費電力の低減が実現される。
【００１６】
図１と図３に基づき、本発明の実施形態の構成について説明する。
説明上、１例としてダイレクトコンバージョン方式を示しているが、スーパーヘテロダイン方式、LOW IF方式など、他の方式にも本発明は利用可能である。
図１において、本発明の無線受信装置１００は、たとえばＷ−ＬＡＮ（Wireless−Local Area Network ）のＩＥＥＥ８０２．１１ｊの場合、周波数特性５ＧＨｚのマイクロ波の入力信号がアンテナＡＮＴ１０に入力される。第１フィルタ１１は、ＬＰＦ（ローパスフィルタ）またはＢＰＦ（バンドパスフィルタ）が用いられ、受信の場合、受信しているシステムの帯域外からの干渉を防ぎ、送信の場合、送信信号以外の不要な信号を輻射しないことを目的としている。
【００１７】
第１スイッチ（ＳＷ）１２は多くの場合、ＰｉｎダイオードやＦＥＴを組み合わせて構成され、受信時と送信時の信号経路を切り換え、受信時には出力端子Ｔ１０１に、また送信時には出力端子Ｔ１０２に切り換えてそれ以降の回路に接続される。
第１高周波増幅器１３はローノイズ特性を持つ増幅器であり、微弱な受信信号を低雑音で増幅する。
第１ミキサ１４ａ，１４ｂへ周波数が５ＧＨｚの入力信号が入力され、かつ第１発振器（局部発振器）２０から４．９ＧＨｚの発振信号も入力されてその差信号が出力される。ここでは第１ミキサ１４ａ，１４ｂは１個を用いて入力信号をベースバンドに変換（ダイレクトコンバージョン方式）しているが、上述したように、これ以外の方式でたとえば、２個のミキサで構成されたスーパーへテロダイン方式などを用いてベースバンドに変換しても良いことは明らかである。
【００１８】
第１発振器２０はＰＬＬ構成されたＶＣＯ回路を用いられる。ＰＬＬ構成の発振器にすると周波数の安定度がよくまた受信チャンネルに対応して発振器の周波数を切り換えた場合その設定周波数に急速に引き込むことができ、さらに周波数だけでなく位相の変化も少なくできる。
第１基準発振器４０は水晶振動子などを用いた水晶発振回路で構成されている。この理由は、発振精度すなわち温度や湿度などの周囲の環境による周波数特性数変動や電源電圧源変動などの変化に対する周波数安定度を確保しているためである。
第１チャンネルフィルタ１５ａ，１５ｂは、第２従来例で示した、チャンネルフィルタ制御部からの制御信号により可変フィルタのキャパシタや抵抗などの定数を切り換えてカットオフ周波数、あるいはバンド幅を設定するアクティブフィルタ回路構成ではなく、スイッチドキャパシタを用いたアクティブフィルタや電圧、電流制御によるｇｍ可変のアクティブフィルタである。すなわちこの第１チャンネルフィルタ１５ａ，１５ｂの制御信号はクロック信号または制御電圧、電流としているところに特徴がある。第１チャンネルフィルタ１５ａ，１５ｂに入力されるクロック信号（周波数）や制御電圧、電流に依存して周波数特性、バンド幅などが決定される。このため従来用いられていたフィルタを構成する素子を切り換えるための複雑なチャンネルフィルタ制御部が不要である。
【００１９】
ここで図６を用いて、第１，２チャンネルフィルタ１５ａ，１５ｂ，３５ａ，３５ｂと第１ＰＬＬ２１を組み合わせた具体回路の構成について説明する。この組み合わせ構成は明らかに、図２また図３にも適用できる。第１可変分周器４２の出力信号（基準発振信号）が第１ＰＬＬ２１の入力端子Ｔ６０１に入力され、位相比較器６０２の一方の入力端子Ｔ６０１ａに供給され、またＶＣＯ６１０の出力信号が他方の入力端子Ｔ６０１ｂ供給されている。ＶＣＯ６１０は２個の積分器６１２，６１３とＩＮＶ６１１で構成されている。積分器６１２の出力をＩＮＶ６１１を用いて反転した後、積分器６１２の反転入力端子に供給している。積分器６１３の出力は積分器６１２の非反転入力端子に供給されている。また、このＶＣＯ６１０は位相比較器６０２からの位相差に比例する電圧で発振周波数が制御される。
【００２０】
一方チャンネルフィルタは状態変数のアクティブフィルタなどで構成される。またスイッチドキャパシタを用いたアクティブフィルタでももちろん構成することができる。具体的には、フィードバック型積分器（６３１〜６３５）を５段カスケード接続し、５次のＬＰＦを構成して、減衰量を大きくしている。このＬＰＦのカットオフ周波数は位相比較器６０２から位相差に比例する電圧Ｖｃ（制御電圧）を制御して積分器（６３１〜６３５）のｇｍを可変して、周波数特性を任意に可変している。入力信号がフィルタ入力端子Ｔ６０２に入力され、カットオフ周波数以下の周波数が選択され、それ以外は減衰されて出力端子Ｔ６０３から希望の信号が取り出される。
【００２１】
図６に示したチャンネルフィルタはＬＰＦ構成であったが、この回路に限定することなくＨＰＦ，ＢＰＦ，ＢＥＦなどのフィルタをアクティブフィルタで構成することもできる。たとえば、図示せずとも、加算器、２個の積分器を縦続接続し、１段目の積分器の出力と２段目積分器の出力を抵抗を介して初段の加算器の入力に帰還することにより、加算器出力をＨＰＦ、１段目の積分器の出力をＢＰＦ、２段目の積分器出力をＬＰＦとすることができる。この際、１段目と２段目の積分器を上述のｇｍ制御方式にして制御することにより、カットオフ周波数、バンド幅など設定できる。さらに、これらの積分器を後述のスイッチドキャパシタにして、クロック周波数を制御して周波数特性を可変できる。
スイッチドキャパシタを用いたフィルタは積分器を構成するキャパシタをクロックで切り換えてそのクロックの速さに応じて等価的に抵抗が生じる。その結果、抵抗とキャパシタからなる積分器が構成される。この積分器と加減算器でＬＰＦ、ＨＰＦ、ＢＰＦなどを構成することができる。
【００２２】
上述のように、フィルタの周波数特性を可変するには、クロックの速さで抵抗値が決まるので、この抵抗値と積分用キャパシタでたとえばＬＰＦのカットオフ周波数特性数を設定することができる。また、積分器を多段用いた場合も同様に可変できる。
ＰＬＬ（回路）２１について、図４に具体構成例を示す。基準信号と被比較信号とを比較する位相比較器（ＰＦＤ）４０１とこの位相比較器４０１から取り出された位相差信号がチャージポンプ（Charge Pump）回路４０２に供給され、充放電スイッチを切り換えて、電流をキャパシタに充電したりまたはキャパシタに充電されていた電荷（電流）を放電したりする。このチャージポンプ回路４０２の出力信号がＬＰＦ（ローパスフィルタ）４０３に供給され電圧に変換されかつ平滑化される。この平滑された電圧が次段のＶＣＯ（電圧制御型発振器）４０４に供給され、発振周波数が制御される。ＶＣＯ４０４から出力された発振周波数（信号）はバッファ４０５を介して前述したＰＦＤ４０１の入力に帰還される。上述した基準信号は後述の可変分周器２４２から供給され、チャンネル周波数に応じてクロック（ＣＬＫ）周波数が変わる。
【００２３】
このようにして、フィードバックループを構成して、ＰＬＬ回路２１の取り出し位置をいろいろ変えて取り出された電圧またはクロックは、端子Ｔ４０２から第１チャンネルフィルタ１５ａ，１５ｂへ制御用信号として供給される。
第１可変利得増幅器（ベースバンド増幅器）１６ａ，１６ｂは利得制御可能な増幅器で構成され、制御信号により入力信号の大小に応じて出力信号レベルを制御している。すなわち、第１チャンネルフィタ１５ａ，１５ｂから出力された小振幅の信号を利得制御して次段の第１ＡＤＣ（第１ＡＤ変換器）１７ａ，１７ｂに一定値（フルレンジ）以下の振幅値をもつ信号として供給する。
第１ＡＤＣ１７ａ，１７ｂはアナログ信号として第１可変利得増幅器１６ａ，１６ｂから出力された信号を、第１可変分周器４２から供給される出力信号（クロック）に同期してディジタル信号に変換する。この第１ＡＤＣ１７ａ，１７ｂは全並列型構成、２ｓｔｅｐ並列構成、パイプライン構成や積分構成、デルタ・シグマ構成などのいずれの（回路）構成であってもよい。以後の信号処理をアナログ信号処理するのではなく、ディジタル処理するため第１ＡＤＣ１７ａ、１７ｂを用いている。
【００２４】
ベースバンドディジタル部５０は、ＦＦＴ部、Ｓ／Ｐ変換回路、周波数誤差検出回路、メモリと相関器を用いて構成する電力算出回路などを含むＯＦＤＭ復調回路、ガードインターバル除去手段、誤り検出訂正（ＥＣＣ）回路、ＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）回路などで構成される。たとえば、ＩＥＥＥ８０２．１１ａ、ｊにおいては、ＭＡＣ回路において受信チャンネル帯域情報を検出し、チャンネルフィルタを制御する信号を発生する。
【００２５】
第１可変分周器４２について、図５を用いて説明する。ここでは２チャンネルフィルタの例に対応して４分周器の回路構成を示す。第１基準発振器４０からの基準発振信号がＤＦＦ１（５０１）のＣＫ端子（Ｔ５０１）に入力される。このＤＦＦ１（５０１）の１／２分周器のＱの出力はＩＮＶ１（５０２）で反転され次段のＤＦＦ２（５０３）のＣＫ端子に供給されるとともにこのＤＦＦ１（５０１）の入力端子Ｄに帰還される。ＤＦＦ２（５０３）のＣＫ端子に入力された信号（ＣＬＫ）はさらに１／２分周されてＱ出力からＩＮＶ２（５０４）を介して出力されかつこのＤＦＦ２（５０３）の入力端子Ｄに帰還される。
帯域変換信号は端子Ｔ５０２を介して第５スイッチＳＷ５に供給され制御されて、たとえば基準発振信号を取り出すときは端子ａに、基準発振信号の１／２のＣＬＫを取り出すときは端子ｂに、そして基準発振信号の１／４のＣＬＫを取り出すときは端子ｃへ切り換えられる。その結果、クロック（出力信号：ＣＬＫ）が端子Ｔ５０３から取り出される。
この端子Ｔ５０３から取り出されたＣＬＫ（信号）は上述した第１ＡＤＣ１７ａ，１７ｂ、第１ＤＡＣ４１ａ、４１ｂ、アナログ制御部２２、ＰＬＬ２１、ベースバンドディジタル部５０などにそれぞれ供給される。
【００２６】
さらにベースバンドディジタル部５０以外に、アナログ制御部２２も無線送受信回路１００に構成されていて、この中にＤＣオフセットキャリブレーション（ＣＡＬ）部２５がある。ミキサ部、ベースバンド部で生じたＤＣオフセットを補正するために行う。
【００２７】
またＴＸＬＯリークＣＡＬ部２６もアナログ制御部（２２）内に構成されている。これは信号送信時にベースバンド信号を５ＧＨｚに変換する際、第２ミキサ３４ａ，３４ｂに発振器２０から発振信号を供給するために発生するために起こるものである。この発振信号のパワーは大きく周辺回路に漏れる可能性が大きく、そのためこの回路（ＴＸＬＯリークＣＡＬ部２６）を設けている。
ＡＧＣ部２７は、バースト検出やＯＦＤＭ復調手段を用いて第１利得制御増幅器１６ａ，１６ｂの利得を制御（ＡＧＣ）するためのＡＧＣ制御信号を発生する。これにより、入力信号のレベルが変動しても第１ＡＤＣ１７ａ，１７ｂへ供給する信号の振幅レベルは一定以下にすることができ、レンジオーバーすることを避けることができる。
【００２８】
以上受信系についての構成について説明したが、以後送信系の構成について説明する。
第１ＤＡＣ４１ａ，４１ｂは一般に電流加算のラダータイプまたは電流積分型、さらにはデルタ・シグマ型などで構成される。この第１ＤＡＣ４１ａ，４１ｂの入力には、ベースバンドディジタル部５０でＭＡＣ信号処理、ガードインターバル追加、ＦＦＴその他のＯＦＤＭ変調したディジタル信号が供給され、第１可変分周器４２から供給される出力信号（クロック）に同期して、この入力されたディジタル信号がアナログ信号に変換される。
第１ＤＡＣ４１ａ，４１ｂから出力されたアナログ信号は、第２チャンネルフィルタ３５ａ，３５ｂで第１ＰＬＬ２１の制御信号、たとえば制御電圧やクロック信号などを供給し、この第１ＰＬＬ２１供給されるクロック（周波数）に応じてフィルタ特性が切り換えられ、希望のチャンネル信号のみが通過し第２ミキサ３４ａ，３４ｂへ供給される。
このミキサは受信系で説明した第１ミキサと類似の回路構成である。ここでベースバンド信号は周波数変換されて出力周波数は５ＧＨｚとなる。
電力増幅回路３３は、第２ミキサ３４ａ，３４ｂから出力された小振幅の信号を増幅して大電力信号を出力する。以後の第２スイッチ１２とアンテナ１０は受信系と同じである。
【００２９】
次に、本発明の無線受信装置１００（２００）のアナログ制御部の動作について、図２を用いて説明する。
ここでは、構成のところで説明したのと同様に、ＩＥＥＥ８０２．１１ａ、ｊの例を用いて説明する。
ベースバンドDigital（ベースバンドディジタル）部２５０からの帯域変更信号は第２可変分周器２４２に伝えられ、第２基準発振器２４０出力の周波数（基準発振信号）は第２可変分周器２４２で分周され、そして第２ＰＬＬ２２１に伝えられる。第２ＰＬＬ２２１から制御信号が供給される第３チャネルフィルタ２１５ａ，２１５ｂは第２基準発振器２４０の出力信号（周波数）をもとに通過帯域を設定しているため、例えば第２基準発振器２４０の発振周波数（基準発振信号）が分周され、たとえば2分の１されると第３チャネルフィルタ２１５ａ，２１５ｂの通過帯域も2分の１に設定される。第２可変分周器２４２の出力は第２ＡＤコンバータ（ＡＤＣ）２１７ａ，２１７ｂ、第２ＤＡコンバータ（ＤＡＣ）２４１ａ，２４１ｂのサンプリング周波数、ベースバンドディジタル部２５０の基準クロックとなっているため、第２可変分周器２４２をコントロールするだけでシステム全体のコントロールが可能となる。
【００３０】
図１における第１可変分周器２４２の出力信号を第２アナログ制御部２２２の基準クロックとした構成を図２に示す。図２において第２アナログ制御部２２２は、ＡＧＣ部２２７、ＲＸＤＣオフセットキャリブレーション（ＣＡＬ）部２２５、ＴＸ  ＬＯＣＡＬリークカリブレーション（ＣＡＬ）部２２６等で構成される。各部に供給される基準クロックは、第２基準発振器２４０の出力もしくは、第２可変分周器２４２の出力を選択した出力信号となっている。例えば送信ＴＸ  ＬＯＣＡＬリーク キャリブレーション（ＣＡｌ）部２２６の基準クロックを第２可変分周器２４２の出力とすることで、キャリブレーション時間を短縮し、消費電力の低減を実現する。逆にＴＸ  ＬＯＣＡＬリーク部２２６の基準クロックを第２可変分周器２４２で１／２または１／４などの分周比で分周させた出力を用いる場合、キャリブレーション時間を長くすることで精度向上を実現する。このように、目的に応じ、各キャリブレーションブロックに最適な基準クロックを供給することで、性能を維持し、かつ低消費電力を図ることができる。
このように、基準クロックを分周して周期を長くすることにより、測定精度を向上させ、計算処理や条件設定を細かくできるのでシステム全体の精度を向上させることができる。
【００３１】
本発明の第２実施形態の動作について、図３を用いて説明する。
図３において、アンテナ３１０から５ＧＨｚの入力信号が供給され、第３フィルタ（ＢＰＦ、ＬＰＦ）３１１で希望の周波数が通過する。一般にこの第３フィルタ３１１の帯域幅は１００ＭＨｚである。８０２１１．ａの場合、ガードバンドを含めた４ＣＨ（チャンネル）の信号がここで取り出される。また８０２．１１ｊの場合、チャンネル数はさらに増やすことができる。この取り出された信号は受信系の場合、第３スイッチ３１２で出力端子を切り換て第３高周波増幅器３１３へ供給される。第３高周波増幅器３１３へ供給された信号はローノイズでかつリニアリティーの良い特性を持つこの第３高周波増幅器３１３で増幅されて次段の第５ミキサ３１４ａ，３１４ｂへ出力される。
【００３２】
第３発振器３２０からの発振信号とこの増幅された信号が第５ミキサ３１４ａ，３１４ｂへ供給されてベースバンド、たとえば２０ＭＨｚ、１０ＭＨＺ、５ＭＨｚへと周波数変換（ダウンコンバート）される。このダウンコンバートされたベースバンド信号の周波数に対応して次段の第５チャンネルフィルタ３１５ａ，３１５ｂの特性は第３ＰＬＬ３２１から供給されるクロック（信号）または出力電圧で制御される。たとえば、ベースバンド信号が２０ＭＨｚのとき、第３基準発振器３４０から第３可変分周器３４２へ供給される入力信号を分周しないで端子ａから直接第３ＰＬＬ３２１へ出力し、この入力信号を用いてフィルタのカットオフ特性の周波数を１０ＭＨｚとする。また、ベースバンド信号が１０ＭＨｚのとき第３可変分周器３４２の出力を切り換えて端子ｂから入力信号の１／２分周された出力信号を取り出し、第３ＰＬＬ２２１へ供給し第５チャンネルフィルタ３１５ａ，３１５ｂのカットオフ周波数を５ＭＨｚとする。さらに、ベースバンド信号が５ＭＨｚの場合、第３可変分周器３２１の出力を切り換えて端子ｃから入力信号（基準発振信号のクロック周波数）が１／４分周された出力信号を取り出して第３ＰＬＬ３２１に供給され、第５チャンネルフィルタ３１５ａ，３１５ｂのカットオフ周波数が２．５ＭＨｚに設定される。第３ＰＬＬ回路３２１と第３可変分周器３４２で周波数を切り換えるだけで第５チャンネルフィルタ３１５ａ，３１５ｂの特性を任意に設定できるので、従来のようにフィルタそのものを切り換えたり、フィルタの構成する素子を切り換え定数変更したりするなどの複雑な回路構成や複雑な制御方法が不要であり、少ない回路素子で実現できる。
このように、チャンネル数またはチャンネル周波数帯域幅に応じてフィルタの特性を任意に可変して、システムに対応するようにしている。
【００３３】
第５チャンネルフィルタを通過した入力アナログ信号は、利得制御可能な第３可変利得増幅器３１６ａ，３１６ｂへ供給される。入力信号の大小に応じて、アナログ制御部３２２に構成されているＡＧＣ部３２７から出力された制御信号が第３可変利得増幅器３１６に供給されて利得が制御され、出力信号が第３ＡＤＣ３１７ａ，３１７ｂのフルスケールを超えないようにレベルを制御する。この出力信号はアナログ信号であり、次段の第３ＡＤＣ３１７ａ，３１７ｂに供給され、ディジタル信号に変換された後ベースバンドディジタル部３５０へ供給される。
【００３４】
ベースバンドディジタル部３５０はＡＧＣ部３２７へゲイン調整命令を出し、ＡＧＣ部３２７はそれを受け、第３可変利得増幅器３１６ａ，３１６ｂのゲインが調整される。ゲイン調整後ベースバンドディジタル部３５０は、例えば、2分の１の分周命令である帯域変更信号が第３可変分周器３４２へ供給される。第３可変分周器３４２から基準発振信号が分周され、この分周された出力信号が、第３ＡＤコンバータ３１７ａ，３１７ｂ、第３ＤＡコンバータ３４１ａ，３４１ｂ、ＰＬＬ３２１、アナログ制御部３２２へ供給される。たとえば、第３ＰＬＬ３２１により、第５チャンネルフィルタ（アナログローパスフィルタ）３１５ａ，３１５ｂのバイアス回路が制御され、フィルタのカットオフ周波数が調整される。これにより、アナログローパスフィルタ（３１５ａ，３１５ｂ）の通過帯域周波数、第３ＡＤコンバータ３１７ａ，３１７ｂ、第３ＤＡコンバータ３４１ａ，３４１ｂのサンプリング周波数、アナログ制御部３２２の出力信号（クロック）はそれぞれ2分の1となる。
また４分の１の分周命令をベースバンドディジタル部３５０から第３基準可変分周器３４２に出力すると、上述したことと同様に、４分の１のクロックが第３ＡＤコンバータ３１７ａ，３１７ｂ、第３ＤＡコンバータ３４１ａ，３４１ｂのサンプリング周波数、アナログ制御部３２２へ供給される。
【００３５】
この可変したクロックに同期して、ベースバンドディジタル部３５０からＯＦＤＭ変調信号が第３ＤＡコンバータ３４１ａ，３４１ｂへ供給され、アナログ信号に変換される。アナログ信号に変換された後、第６チャンネルフィルタ３３５ａ，３３５ｂを介して第６ミキサ３３４ａ，３３４ｂへ供給される。第６チャンネルフィルタ３３５ａ，３３５ｂは第５チャンネルフィルタ３１５ａ，３１５ｂと同様に動作する。第３基準発振器３４０からの直接基準発振信号（クロック）または可変分周器３４２からの１／２または１／４分周された出力信号が第３ＰＬＬ３２１へ供給され、供給された出力信号のクロック周波数に応じて第６チャンネルフィルタのカットオフ特性が設定される。したがって、チャンネル数やレートが変わったとき、クロック周波数をこれに対応させフィルタの特性を可変している。
第６ミキサで入力信号が５ＧＨｚに周波数変換された後、電力増幅器３３３で所定電力まで増幅されＳＷ３１２を介して、ＡＮＴ３１０から電波として放射される。
【００３６】
上述したように、ベースバンドディジタル部３５０からの帯域変更信号は可変分周器３４２に伝えられ、第３基準発振器３４０の出力発振信号の周波数が分周され、第３ＰＬＬ３２１に伝えられる。第３ＰＬＬ３２１3を用いた第５，第６チャネルフィルタ３１５，３３５は第３基準発振器３４０の基準周波数をもとに通過帯域を設定しているため、例えば第３基準発振器３４０の周波数が任意に分周されると第５，第６チャネルフィルタ３１５ａ，３１５ｂ，３３５ａ，３３５ｂの通過帯域も任意に設定できる。第３可変分周器３４２の出力は第３ＡＤコンバータ３１７ａ，３１７ｂ、第３ＤＡコンバータ３４１ａ，３４１ｂのサンプリング周波数、ベースバンドディジタル３５０の基準クロックとなっているため、第３可変分周器３４２の分周比をコントロールするだけでシステム全体のコントロールが可能となり、複数のチャネルフィルタを必要としないこと、アナログフィルタ制御部が不要となることから、システムの簡略化、面積の削減、それに伴って消費電力を削減できる。
【図面の簡単な説明】
【００３７】
【図１】本発明の無線受信装置についてのブロック構成を示した全体ブロック構成図である。
【図２】は図１に示した無線受信装置の全体ブロック構成の動作を説明するための全体ブロック構成図である。
【図３】は図１に示した無線受信装置の他の実施形態例を示す全体ブロック構成図である。
【図４】は図２，３の動作を説明するためのＰＬＬブロック図である。
【図５】は図２，３の動作を説明するための可変分周器の回路図である。
【図６】は図２，３の動作を説明するためのＰＬＬ回路とチャンネルフィルタ回路の回路図である。
【図７】はチャンネルフィルタを切り換える第１の従来例の無線受信装置の全体ブロック構成図である。
【図８】はチャンネルフィルタを構成する素子を切り換える第２の従来例の無線受信装置の全体ブロック図である。
【符号の説明】
【００３８】
１０，３１０…ＡＮＴ（アンテナ）、１１，３１１…第１，第５フィルタ、１２，３１２…第１，第３スイッチ（ＳＷ）、１３，３１３…第１，第３高周波増幅器、１４ａ，１４ｂ，３１４…第１，第３周波数変換器（ミキサ）、１５ａ，１５ｂ，３１５ａ，３１５ｂ…第１，第５チャンネルフィルタ、１６ａ，１６ｂ，３１６ａ，３１６ｂ…第１，第３可変利得増幅器、１７ａ，１７ｂ，３１７ａ，３１７ｂ…第１，第３ＡＤＣ（ＡＤ変換器）、２０，３２０…第１，第３発振器、２１，３２１…第１，第３ＰＬＬ（回路）、２２，３２２…アナログ制御部、３３，３３３…第１，第３電力増幅器、３４ａ，３４ｂ，２３４ａ，２３４ｂ…第１，第３周波数変換器（ミキサ）、４０，３４０…第１，第３基準発振器、４１ａ，４１ｂ，３４１ａ，３４１ｂ…第１，第３ＤＡＣ（ＤＡコンバータ）、４２，３４２…第１，第３可変分周器、５０，３５０…ベースバンドディジタル部
【図１】
2005328385.tif 000003
【図２】
2005328385.tif 000004
【図３】
2005328385.tif 000005
【図４】
2005328385.tif 000006
【図５】
2005328385.tif 000007
【図６】
2005328385.tif 000008
【図７】
2005328385.tif 000009
【図８】
2005328385.tif 000010