(57)【要約】【課題】  レジスト膜除去に伴う拡散層上にダメージを生じることがないため信頼性に優れた半導体装置の製造方法を得ることを目的とする。【解決手段】  半導体基板１上に複数のゲート電極２をそれぞれ形成し、ゲート電極２をマスクとして不純物を注入しＮ−拡散層５を形成し、半導体基板１のＮ−拡散層５の中央部上を除く部分を覆う第３のレジスト膜１１を形成し、第３のレジスト膜１１をマスクとしてＮ−拡散層５の中央部にＮ−拡散層５より高濃度となるＮ＋拡散層１２を形成し上部にゲート電極２が存在せずＮ−拡散層５のみが存在するオフセット領域Ｃを形成する場合において、Ｎ−拡散層５を形成した後で、第３のレジスト膜１１を形成前に、半導体基板１上に薄膜にて成り第３のレジスト膜１１とは特性の異なる第２の保護膜１０を形成し、不純物注入は第２の保護膜１０を介して行う。【選択図】        図１
2005079413.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に複数のゲート電極をそれぞれ形成する工程と、上記ゲート電極をマスクとして上記半導体基板に不純物を注入し拡散層を形成する工程と、上記半導体基板の上記拡散層の中央部上を除く部分を覆うようにレジスト膜を形成する工程と、上記レジスト膜をマスクとして上記拡散層の中央部に上記拡散層より不純物濃度が高濃度となるように不純物を注入し高濃度拡散層を形成し上部に上記ゲート電極が存在せず上記拡散層のみが存在するオフセット領域を形成する工程とを備えた半導体装置の製造方法において、上記拡散層を形成した後で、上記レジスト膜を形成する前に、上記半導体基板上に薄膜にて成り上記レジスト膜とは特性の異なる保護膜を形成し、上記不純物の注入は上記保護膜を介して行うことを特徴とする半導体装置の製造方法。
【請求項２】
第１の導電型の不純物が注入された第１の領域と第２の導電型の不純物が注入された第２の領域とを有する半導体基板上の上記第１および第２の領域上に複数のゲート電極をそれぞれ形成する工程と、上記半導体基板の上記第２の領域を覆うように第１のレジスト膜を形成する工程と、上記第１のレジスト膜および上記ゲート電極をマスクとして上記第１の領域の上記半導体基板に上記第２の導電型の不純物を注入し第２導電型拡散層を形成する工程と、上記第１のレジスト膜を除去する工程と、上記半導体基板の上記第１の領域を覆うように第２のレジスト膜を形成する工程と、上記第２のレジスト膜および上記ゲート電極をマスクとして上記第２の領域の上記半導体基板に上記第１の導電型の不純物を注入し第１導電型拡散層を形成する工程と、上記第２のレジスト膜を除去する工程と、上記第２の領域および上記第１の領域の上記第２導電型拡散層の中央部上を除く部分を覆うように第３のレジスト膜を形成する工程と、上記第３のレジスト膜をマスクとして上記第２導電型拡散層の中央部に上記第２導電型拡散層より不純物濃度が高濃度となるように上記第２の導電型の不純物を注入し第２導電型高濃度拡散層を形成し上部に上記ゲート電極が存在せず上記第２導電型拡散層のみが存在するオフセット領域を形成する工程と、上記第３のレジスト膜を除去する工程と、上記第１の領域および上記第２の領域の上記第１導電型拡散層の中央部上を除く部分を覆うように第４のレジスト膜を形成する工程と、上記第４のレジスト膜をマスクとして上記第１導電型拡散層の中央部に上記第１導電型拡散層より不純物濃度が高濃度となるように上記第１の導電型の不純物を注入し第１導電型高濃度拡散層を形成し上部に上記ゲート電極が存在せず上記第１の導電型拡散層のみが存在するオフセット領域を形成する工程と、上記第４のレジスト膜を除去する工程とを備えた半導体装置の製造方法において、上記ゲート電極を形成した後で、上記第１のレジスト膜および上記第２のレジスト膜を形成する前に、上記半導体基板上に薄膜にて成り上記第１および第２のレジスト膜とは特性の異なる保護膜を形成し、上記第１導電型拡散層および第２導電型拡散層形成における不純物の注入は上記保護膜を介して行うことを特徴とする半導体装置の製造方法。
【請求項３】
上記第１導電型拡散層および上記第２導電型拡散層を形成した後で、上記第３のレジスト膜および上記第４のレジスト膜を形成する前に、上記各ゲート電極の側壁にサイドウォールを形成する工程を備え、上記オフセット領域は上部に上記サイドウォールが存在しない領域にて成ることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
上記第１導電型高濃度拡散層および上記第２導電型高濃度拡散層形成における不純物の注入を上記保護膜を介して行うことを特徴とする請求項２または請求項３に記載の半導体装置の製造方法。
【請求項５】
上記サイドウォール形成時に上記半導体基板上の上記保護膜を除去する場合、上記サイドウォール形成した後で、上記第３のレジスト膜および上記第４のレジスト膜を形成する前に、上記半導体基板上に薄膜にて成り上記第３および第４のレジスト膜とは特性の異なる第２の保護膜を形成し、上記第１導電型高濃度拡散層および第２導電型高濃度拡散層形成における不純物の注入は上記第２の保護膜を介して行うことを特徴とする請求項３に記載の半導体装置の製造方法
【請求項６】
上記保護膜は、酸化膜、または、熱酸化膜、または、窒化膜、または、熱酸化膜および窒化膜の積層膜にて成ることを特徴とする請求項１ないし請求項６のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は中高耐圧トランジスタを備えた半導体装置の製造方法において、ホットエレクトロンによるトランジスタ特性、特にＩｄｓ値の劣化を最小限に抑え、信頼性を向上させるものである。
【背景技術】
【０００２】
従来の半導体装置の製造方法は、第１導電型半導体層上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、ゲート電極をマスクとして半導体基板に垂直に第２導電型不純物をイオン注入して低濃度第２導電型不純物領域を形成し、ゲート電極のゲート幅方向に対して垂直にかつ半導体基板表面に対して傾いた角度から第２導電型不純物をイオン注入して高濃度第２導電型不純物領域を形成するものである（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平６−４５３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の半導体装置は上記のように構成されているものの、中高耐圧用の半導体装置を形成する場合にはオフセット領域が必要となる。その場合、ゲート電極形成後、シリコン活性領域表面上にＮ−拡散層、Ｐ−拡散層をフォトリソグラフィとイオン注入とにより形成する。次に絶縁膜を全面にデポして全面エッチバックによりサイドウォールを形成する。次にＮ＋拡散層、Ｐ＋拡散層をフォトリソグラフィとイオン注入とにより形成する。以上の工程において、拡散層形成時のフォトリソグラフィに使用したレジスト膜は、イオン注入後、除去するためにアッシング処理を行っている。
【０００５】
解決しようとする問題点は、レジスト膜を除去する時に使用するアッシング処理によってオフセット領域上はダメージを受け、シリコンの結晶性崩れや、ダングリングボンドの発生が起こり、シリコン界面に不純物準位の発生が起こる。このためトランジスタ動作を行った時に、発生したホットキャリアが、オフセット領域となるＮ−拡散層またはＰ−拡散層上（シリコン活性領域表面）にてトラップされる。キャリアのトラップは、ドレイン電流の低下をまねき、トランジスタの駆動性能を落とす。更には信頼性の劣化をまねくという問題点があった。
【０００６】
この発明は、上記問題を解決する為になされたもので、シリコン活性領域表面上へのダメージ（エッチング損傷）を低減する、またはシリコン活性領域表面上へのダメージ（エッチング損傷）を除去することによって、不純物準位を低減させる信頼性に優れた半導体装置の製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体装置の製造方法は、半導体基板上に複数のゲート電極をそれぞれ形成し、ゲート電極をマスクとして半導体基板に不純物を注入し拡散層を形成し、半導体基板の拡散層の中央部上を除く部分を覆うようにレジスト膜を形成し、レジスト膜をマスクとして拡散層の中央部に拡散層より不純物濃度が高濃度となるように不純物を注入し高濃度拡散層を形成し上部にゲート電極が存在せず拡散層のみが存在するオフセット領域を形成する半導体装置の製造方法において、拡散層を形成した後で、レジスト膜を形成する前に、半導体基板上に薄膜にて成りレジスト膜とは特性の異なる保護膜を形成し、不純物の注入は保護膜を介して行うものである。
【発明の効果】
【０００８】
本発明の半導体装置の製造方法は、半導体基板上に複数のゲート電極をそれぞれ形成し、ゲート電極をマスクとして半導体基板に不純物を注入し拡散層を形成し、半導体基板の拡散層の中央部上を除く部分を覆うようにレジスト膜を形成し、レジスト膜をマスクとして拡散層の中央部に拡散層より不純物濃度が高濃度となるように不純物を注入し高濃度拡散層を形成し上部にゲート電極が存在せず拡散層のみが存在するオフセット領域を形成する半導体装置の製造方法において、拡散層を形成した後で、レジスト膜を形成する前に、半導体基板上に薄膜にて成りレジスト膜とは特性の異なる保護膜を形成し、不純物の注入は保護膜を介して行うので、レジスト膜除去時に拡散層上に保護膜が残存するので、レジスト膜除去に伴う拡散層上にダメージを生じることがないため信頼性に優れた半導体装置の製造方法得ることができるものである。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１ないし図３はこの発明の実施の形態１の中高耐圧用トランジスタを備えた半導体装置の製造方法を示す断面図である。図に基づいてこの発明の実施の形態１の半導体装置の製造方法について説明する。まず、第１の導電型としての例えばＰ型の不純物が注入された第１の領域Ａと第２の導電型としての例えばＮ型の不純物が注入された第２の領域Ｂとを有する半導体基板１上の第１および第２の領域Ａ、Ｂ上に、たとえばゲート絶縁膜およびドープドポリシリコン膜にて成る複数のゲート電極２をそれぞれ形成する（図１（ａ））。次に、半導体基板１上に例えばＣＶＤ法にて、膜厚１０ｎｍ程度の酸化膜にて成る第１の保護膜３を積層する（図１（ｂ））。この際に形成する第１の保護膜３は、後に形成する、第１および第２のレジスト膜と異なる特性を有する膜であればよい。また、第１の保護膜３の膜厚は後に行う不純物注入が可能な範囲に適宜設定すればよい。
【００１０】
次に、第２の領域Ｂを覆うように第１のレジスト膜４を形成する。次に、第１のレジスト膜４およびゲート電極２をマスクとして第１の領域Ａの半導体基板１に第２の導電型（Ｎ型）の不純物を注入し第２導電型拡散層としてのＮ−拡散層５を形成する（図１（ｃ））。次に、第１のレジスト膜４を例えばアッシング処理により除去する。この際、Ｎ−拡散層５上は第１の保護膜３にて覆われているため、Ｎ−拡散層５上が直接ダメージを生じることはない。次に、第１の領域Ａを覆うように第２のレジスト膜６を形成する。次に、第２のレジスト膜６およびゲート電極２をマスクとして第２の領域Ｂの半導体基板１に第１の導電型（Ｐ型）の不純物を注入し第１導電型拡散層としてのＰ−拡散層７を形成する（図１（ｄ））。次に、第２のレジスト膜６を例えばアッシング処理にて除去する。この際、Ｐ−拡散層７上およびＮ−拡散層５上は第１の保護膜３にて覆われているため、Ｐ−拡散層７上およびＮ−拡散層５上が直接ダメージを生じることはない。
【００１１】
次に、半導体基板１上に例えば酸化膜８を全面に積層する（図２（ａ））次に、エッチバックを行い、各ゲート電極２の側壁に、第１の保護膜３および酸化膜８にて成るサイドウォール９を形成する（図２（ｂ））。この際、各拡散層５、７上の第１の保護膜３は除去される。次に、半導体基板１上に例えばＣＶＤ法にて、膜厚１０ｎｍ程度の酸化膜にて成る第２の保護膜１０を積層する（図２（ｃ））。この際に形成する第２の保護膜１０は後に形成する第１および第２のレジスト膜と異なる特性を有する膜であればよい。また、第２の保護膜１０の膜厚は後に行う不純物注入が可能な範囲に適宜設定すればよい。
【００１２】
次に、半導体基板１の第２の領域Ｂおよび第１の領域ＡのＮ−拡散層５の中央部上を除く部分を覆うように第３のレジスト膜１１を形成する。次に、第３のレジスト膜１１をマスクとしてＮ−拡散層５の中央部にＮ−拡散層５より不純物濃度が高濃度となるように第２の導電型（Ｎ型）の不純物を注入し第２導電型高濃度拡散層としてのＮ＋拡散層１２を形成する。そして、上部にゲート電極２およびサイドウォール９が存在せずＮ−拡散層５のみが存在するオフセット領域Ｃを形成する（図２（ｄ））。次に、第３のレジスト膜１１を例えばアッシング処理により除去する。この際、Ｐ−拡散層７上およびＮ−拡散層５上は第２の保護膜１０にて覆われているため、Ｐ−拡散層７上およびＮ−拡散層５上が直接ダメージを生じることはない。
【００１３】
次に、半導体基板２の第１の領域Ａおよび第２の領域ＢのＰ−拡散層７の中央部上を除く部分を覆うように第４のレジスト膜１３を形成する。次に、第４のレジスト膜１３をマスクとしてＰ−拡散層７の中央部にＰ−拡散層７より不純物濃度が高濃度となるように第１の導電型（Ｐ型）の不純物を注入し第１導電型高濃度拡散層としてのＰ＋拡散層１４を形成し、上部にゲート電極２およびサイドウォール９が存在せずＰ−拡散層７のみが存在するオフセット領域Ｃを形成する（図３（ａ））。次に、第４のレジスト膜１３を例えばアッシング処理により除去する（図３（ｂ））。この際、Ｐ−拡散層７上およびＮ−拡散層５上は第２の保護膜１０にて覆われているため、Ｐ−拡散層７上およびＮ−拡散層５上が直接ダメージを生じることはない。
【００１４】
上記のように構成された実施の形態１の半導体装置の製造方法は、各レジスト膜を除去する際に、各拡散層上を各保護膜にて覆うようにしているため、オフセット領域において各レジスト膜の除去におけるシリコンの結晶性が崩れや、ダングリングボンドの発生が低減でき、シリコン界面に不純物準位の発生を低減できる。このためトランジスタ動作を行った時に、発生したホットキャリアが、オフセット領域でのキャリアのトラップすることが低減し、ドレイン電流の低下の発生を防止することができ、トランジスタの駆動性能を落とすことなく信頼性に優れた半導体装置を得ることができる。
【００１５】
また、上記実施の形態１では第１および第２の保護膜をＣＶＤ法にて形成する酸化膜にて成る例を示したがこれに限られることはなく、例えば、減圧下で、８００〜９００℃以下の熱処理を用いた熱酸化法にて熱酸化膜にて形成する例も考えられる。その場合、この形成の際の熱エネルギーにより半導体基板に発生した不純物準位を減少することができる。よって、より一層信頼性に優れた半導体装置を得ることができる。又、熱酸化膜を形成する直前に、ウェット処理により半導体基板上を洗浄しておけば、より一層不純物準位の減少の効果が向上する。尚、以下の実施の形態においても保護膜を熱酸化膜で形成することは可能であり、同様の効果を奏するためその説明は適宜省略する。
【００１６】
実施の形態２．
図４はこの発明の実施の形態２の中高耐圧用トランジスタを備えた半導体装置の製造方法を示す断面図である。図に基づいてこの発明の実施の形態２の半導体装置の製造方法について説明する。まず、上記実施の形態１と同様に、第１の導電型としての例えばＰ型の不純物が注入された第１の領域Ａと第２の導電型としての例えばＮ型の不純物が注入された第２の領域Ｂとを有する半導体基板１上の第１および第２の領域Ａ、Ｂ上に、たとえばゲート絶縁膜およびドープドポリシリコン膜にて成る複数のゲート電極２をそれぞれ形成する。次に、半導体基板１上に例えばＣＶＤ法にて、膜厚１０ｎｍ程度の酸化膜にて成る第１の保護膜３を積層する。この際に形成する第１の保護膜３は、後に形成する、第１および第２のレジスト膜と異なる特性を有する膜であればよい。また、第１の保護膜３の膜厚は後に行う不純物注入が可能な範囲に適宜設定すればよい。
【００１７】
次に、第２の領域Ｂを覆うように第１のレジスト膜４を形成する。次に、第１のレジスト膜４およびゲート電極２をマスクとして第１の領域Ａの半導体基板１に第２の導電型（Ｎ型）の不純物を注入し第２導電型拡散層としてのＮ−拡散層５を形成する。次に、第１のレジスト膜４を例えばアッシング処理により除去する。この際、Ｎ−拡散層５上は第１の保護膜３にて覆われているため、Ｎ−拡散層５上が直接ダメージを生じることはない。次に、第１の領域Ａを覆うように第２のレジスト膜６を形成する。次に、第２のレジスト膜６およびゲート電極２をマスクとして第２の領域Ｂの半導体基板１に第１の導電型（Ｐ型）の不純物を注入し第１導電型拡散層としてのＰ−拡散層７を形成する。次に、第２のレジスト膜６を例えばアッシング処理にて除去する。この際、Ｐ−拡散層７上およびＮ−拡散層５上は第１の保護膜３にて覆われているため、Ｐ−拡散層７上およびＮ−拡散層５上が直接ダメージを生じることはない。
【００１８】
次に、半導体基板１上に例えば酸化膜８を全面に積層する。次に、エッチバックを行い、各ゲート電極２の側壁に、第１の保護膜３および酸化膜８にて成るサイドウォール９を形成する。そして、この際酸化膜３を半導体基板１上までエッチングするのではなく、所望の厚み、すなわち後に行う不純物注入が可能な範囲の例えば１０ｎｍ程度残存するようにエッチングする。すると、各拡散層５、７上の残存保護膜３ａが除去されずに残存することとなる。よって、サイドウォール９の形成において、Ｐ−拡散層７上およびＮ−拡散層５上は残存保護膜３ａにて覆われているため、Ｐ−拡散層７上およびＮ−拡散層５上が直接ダメージを生じることはない（図４（ａ））。次に、半導体基板１の第２の領域Ｂおよび第１の領域ＡのＮ−拡散層５の中央部上を除く部分を覆うように第３のレジスト膜１１を形成する。
【００１９】
次に、第３のレジスト膜１１をマスクとしてＮ−拡散層５の中央部にＮ−拡散層５より不純物濃度が高濃度となるように第２の導電型（Ｎ型）の不純物を注入し第２導電型高濃度拡散層としてのＮ＋拡散層１２を形成する。そして、上部にゲート電極２およびサイドウォール９が存在せずＮ−拡散層５のみが存在するオフセット領域Ｃを形成する（図２（ｄ））。次に、第３のレジスト膜１１を例えばアッシング処理により除去する。この際、Ｐ−拡散層７上およびＮ−拡散層５上は残存保護膜３ａにて覆われているため、Ｐ−拡散層７上およびＮ−拡散層５上が直接ダメージを生じることはない。
【００２０】
次に、半導体基板２の第１の領域Ａおよび第２の領域ＢのＰ−拡散層７の中央部上を除く部分を覆うように第４のレジスト膜１３を形成する。次に、第４のレジスト膜１３をマスクとしてＰ−拡散層７の中央部にＰ−拡散層７より不純物濃度が高濃度となるように第１の導電型（Ｐ型）の不純物を注入し第１導電型高濃度拡散層としてのＰ＋拡散層１４を形成し、上部にゲート電極２およびサイドウォール９が存在せずＰ−拡散層７のみが存在するオフセット領域Ｃを形成する（図３（ａ））。次に、第４のレジスト膜１３を例えばアッシング処理により除去する（図３（ｂ））。この際、Ｐ−拡散層７上およびＮ−拡散層５上は残存保護膜３ａにて覆われているため、Ｐ−拡散層７上およびＮ−拡散層５上が直接ダメージを生じることはない。
【００２１】
上記のように構成された実施の形態２の半導体装置の製造方法は、上記実施の形態１と同様に信頼性に優れた半導体装置を得ることができるという効果を奏するのはもちろんのこと、サイドウォールの形成におけるエッチングのダメージも低減することができるため、さらに信頼性に優れた半導体装置を得ることができる。さらに、１度の保護膜の形成のみにて行うことができ、工程数の増加を最小限にとどめることができる。
【００２２】
実施の形態３．
図５および図６はこの発明の実施の形態３の中高耐圧用トランジスタを備えた半導体装置の製造方法を示す断面図である。図に基づいてこの発明の実施の形態３の半導体装置の製造方法について説明する。まず、上記各実施の形態と同様に、第１の導電型としての例えばＰ型の不純物が注入された第１の領域Ａと第２の導電型としての例えばＮ型の不純物が注入された第２の領域Ｂとを有する半導体基板１上の第１および第２の領域Ａ、Ｂ上に、たとえばゲート絶縁膜およびドープドポリシリコン膜にて成る複数のゲート電極２をそれぞれ形成する。次に、半導体基板１上に例えばＣＶＤ法にて、膜厚１０ｎｍ程度の窒化膜にて成る第１の保護膜３０を積層する（図５（ａ））。この際に形成する第１の保護膜３０は、後に形成する第１および第２のレジスト膜と異なる特性を有する膜であればよい。また、第１の保護膜３０の膜厚は後に行う不純物注入が可能な範囲に適宜設定すればよい。さらに、ここではサイドウォールを形成するための膜と異なる特性を有する膜を形成することとなる。
【００２３】
次に、第２の領域Ｂを覆うように第１のレジスト膜４を形成する。次に、第１のレジスト膜４およびゲート電極２をマスクとして第１の領域Ａの半導体基板１に第２の導電型（Ｎ型）の不純物を注入し第２導電型拡散層としてのＮ−拡散層５を形成する（図５（ｂ））。次に、第１のレジスト膜４を例えばアッシング処理により除去する。この際、Ｎ−拡散層５上は第１の保護膜３０にて覆われているため、Ｎ−拡散層５上が直接ダメージを生じることはない。次に、第１の領域Ａを覆うように第２のレジスト膜６を形成する。次に、第２のレジスト膜６およびゲート電極２をマスクとして第２の領域Ｂの半導体基板１に第１の導電型（Ｐ型）の不純物を注入し第１導電型拡散層としてのＰ−拡散層７を形成する（図５（ｃ））。次に、第２のレジスト膜６を例えばアッシング処理にて除去する。この際、Ｐ−拡散層７上およびＮ−拡散層５上は第１の保護膜３０にて覆われているため、Ｐ−拡散層７上およびＮ−拡散層５上が直接ダメージを生じることはない。
【００２４】
次に、半導体基板１上に例えば酸化膜８を全面に積層する（図５（ｄ））次に、エッチバックを行い、各ゲート電極２の側壁に、第１の保護膜３０および酸化膜８にて成るサイドウォール９０を形成する。これとともに、第１の保護膜３０は酸化膜８と特性の異なる窒化膜にて形成されているため、エッチバックにおけるエッチングストッパとしても機能し、サイドウォール９０を形成後も半導体基板１上に残存することとなる。よって、サイドウォール９０の形成において、Ｐ−拡散層７上およびＮ−拡散層５上は第１の保護膜３０にて覆われているため、Ｐ−拡散層７上およびＮ−拡散層５上が直接ダメージを生じることはない（図６（ａ））。
【００２５】
次に、半導体基板１の第２の領域Ｂおよび第１の領域ＡのＮ−拡散層５の中央部上を除く部分を覆うように第３のレジスト膜１１を形成する。次に、第３のレジスト膜１１をマスクとしてＮ−拡散層５の中央部にＮ−拡散層５より不純物濃度が高濃度となるように第２の導電型（Ｎ型）の不純物を注入し第２導電型高濃度拡散層としてのＮ＋拡散層１２を形成する。そして、上部にゲート電極２が存在せずＮ−拡散層５のみが存在するオフセット領域Ｃを形成する（図６（ｂ））。次に、第３のレジスト膜１１を例えばアッシング処理により除去する。この際、Ｐ−拡散層７上およびＮ−拡散層５上は第１の保護膜３０にて覆われているため、Ｐ−拡散層７上およびＮ−拡散層５上が直接ダメージを生じることはない。
【００２６】
次に、半導体基板２の第１の領域Ａおよび第２の領域ＢのＰ−拡散層７の中央部上を除く部分を覆うように第４のレジスト膜１３を形成する。次に、第４のレジスト膜１３をマスクとしてＰ−拡散層７の中央部にＰ−拡散層７より不純物濃度が高濃度となるように第１の導電型（Ｐ型）の不純物を注入し第１導電型高濃度拡散層としてのＰ＋拡散層１４を形成し、上部にゲート電極２が存在せずＰ−拡散層７のみが存在するオフセット領域Ｃを形成する（図６（ｃ））。次に、第４のレジスト膜１３を例えばアッシング処理により除去する（図６（ｄ））。この際、Ｐ−拡散層７上およびＮ−拡散層５上は第１の保護膜３０にて覆われているため、Ｐ−拡散層７上およびＮ−拡散層５上が直接ダメージを生じることはない。
【００２７】
上記のように構成された実施の形態３の半導体装置の製造方法は、上記実施の形態２と同様に信頼性に優れた半導体装置を得ることができるという効果を奏するのはもちろんのこと、１度の保護膜の形成のみにて行うことができ、工程数の増加を最小限にとどめることができる、さらに、サイドウォール形成時においてエッチングストッパとしても機能する。
【００２８】
また、上記実施の形態３では、第１の保護膜を窒化膜にて形成する例を示したが、これに限られることはなく、第１の保護膜を、例えば熱酸化膜および窒化膜の積層膜にて成る場合も考えられる。この場合、熱酸化膜における効果と窒化膜における効果とのいずれも得ることができる。
【００２９】
尚、上記各実施の形態においては、第１の領域および第２の領域が存在する例を示したが、これに限られることはなく、いずれかの領域が存在し、オフセット領域を形成する場合、高濃度拡散層を形成する前に、保護膜を形成してレジスト膜を形成し、不純物の注入を行うようにすれば、この際のレジスト膜の除去に対するオフセット領域の保護を行うことはできるため、信頼性に優れた半導体装置を得ることができることは言うまでもない。
【図面の簡単な説明】
【００３０】
【図１】この発明の実施の形態１の半導体装置の製造方法を示す断面図である。
【図２】この発明の実施の形態１の半導体装置の製造方法を示す断面図である。
【図３】この発明の実施の形態１の半導体装置の製造方法を示す断面図である。
【図４】この発明の実施の形態２の半導体装置の製造方法を示す断面図である。
【図５】この発明の実施の形態３の半導体装置の製造方法を示す断面図である。
【図６】この発明の実施の形態３の半導体装置の製造方法を示す断面図である。
【符号の説明】
【００３１】
１  半導体基板、２  ゲート電極、３，３０  第１の保護膜、３ａ  残存保護膜、
４  第１のレジスト膜、５  Ｎ−拡散層、６  第２のレジスト膜、７  Ｐ−拡散層、
９，９０  サイドウォール、１０  第２の保護膜、１１  第３のレジスト膜、
１２  Ｎ＋拡散層、１３  第４のレジスト膜、１４  Ｐ＋拡散層、Ａ  第１の領域、
Ｂ  第２の領域、Ｃ  オフセット領域。
【図１】
2005079413.tif 000003
【図２】
2005079413.tif 000004
【図３】
2005079413.tif 000005
【図４】
2005079413.tif 000006
【図５】
2005079413.tif 000007
【図６】
2005079413.tif 000008