(57)【要約】【課題】遊技制御回路および払出制御回路を収容する基板ケースの小型化と、基板ケース内における配線数の低減と、遊技制御回路および払出制御回路の簡素化と高能力化を図る。【解決手段】開閉不能に封印された基板ケース内に収容された１つの遊技制御基板３４上に、遊技の進行に関する遊技制御を行う遊技制御回路と、遊技球の払い出しに関する払出制御を行う払出制御回路とを設ける。遊技制御回路に、遊技制御に関する情報を記憶した遊技用ＲＯＭ３４ｂおよびＲＡＭ３４ｄ（遊技制御領域Ａ１）を搭載し、払出制御回路に、払出制御に関する情報を記憶した払出用ＲＯＭ３４ｃおよびＲＡＭ３４ｄ（払出制御領域Ａ２）を搭載する。そして、遊技制御回路および払出制御回路に、遊技制御および払出制御を実行する1つの共通ＣＰＵ３４ａを搭載する。【選択図】        図３
2005160652.tif 000002
【特許請求の範囲】
【請求項１】
開閉不能に封印された基板ケース内に収容された１つの遊技制御基板上に、遊技の進行に関する遊技制御を行う遊技制御回路と、遊技球の払い出しに関する払出制御を行う払出制御回路とが設けられ、
前記遊技制御回路には、前記遊技制御に関する情報を記憶した遊技用揮発性メモリおよび遊技用不揮発性メモリが搭載され、
前記払出制御回路には、前記払出制御に関する情報を記憶した払出用揮発性メモリおよび払出用不揮発性メモリが搭載され、
前記遊技制御回路および前記払出制御回路には、前記遊技制御および前記払出制御を実行する1つの共通中央演算装置が搭載されていることを特徴とする弾球遊技機。
【請求項２】
前記遊技用揮発性メモリおよび前記払出用揮発性メモリは、前記共通中央演算装置とともに１つのチップで構成されていることを特徴とする請求項１に記載の弾球遊技機。
【請求項３】
前記遊技用不揮発性メモリおよび前記払出用不揮発性メモリは、前記共通中央演算装置とともに１つのチップで構成されていることを特徴とする請求項１または２に記載の弾球遊技機。
【請求項４】
前記遊技制御基板上には、前記遊技制御回路および前記払出制御回路に加え、遊技球の発射に関する発射制御を行う発射制御回路が設けられており、
前記共通中央演算装置は、前記遊技制御および前記払出制御に加え前記発射制御をも実行するように構成され、
前記遊技用不揮発性メモリには、前記遊技制御に関する情報を記憶する遊技制御領域と、前記発射制御に関する情報を記憶する発射制御領域とが設けられていることを特徴とする請求項１ないし３のいずれか１つに記載の弾球遊技機。
【請求項５】
開閉不能に封印された基板ケース内に収容された１つの遊技制御基板上に、遊技の進行に関する遊技制御を行う遊技制御回路と、遊技球の払い出しに関する払出制御を行う払出制御回路とが設けられ、
前記遊技制御回路には、前記遊技制御に関する情報を記憶した遊技用揮発性メモリおよび遊技用不揮発性メモリと、前記遊技制御を実行する遊技用中央演算装置とが搭載され、
前記払出制御回路には、前記払出制御に関する情報を記憶した払出用揮発性メモリおよび払出用不揮発性メモリと、前記払出制御を実行する払出用中央演算装置とが搭載されていることを特徴とする弾球遊技機。
【請求項６】
前記遊技用揮発性メモリおよび前記遊技用不揮発性メモリの少なくとも一方は、前記遊技用中央演算装置とともに１つのチップで構成されていることを特徴とする請求項５に記載の弾球遊技機。
【請求項７】
前記払出用揮発性メモリおよび前記払出用不揮発性メモリの少なくとも一方は、前記払出用中央演算装置とともに１つのチップで構成されていることを特徴とする請求項５または６に記載の弾球遊技機。
【請求項８】
前記遊技制御基板上には、前記遊技制御回路および前記払出制御回路に加え、遊技球の発射に関する発射制御を行う発射制御回路が設けられており、
前記遊技用中央演算装置は、前記遊技制御に加え前記発射制御をも実行するように構成され、
前記遊技用不揮発性メモリには、前記遊技制御に関する情報を記憶する遊技制御記憶領域と、前記発射制御に関する情報を記憶する発射制御記憶領域とが設けられていることを特徴とする請求項５ないし７のいずれか１つに記載の弾球遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パチンコ機、アレンジボール機、雀球遊技機等の弾球遊技機に関するものである。
【背景技術】
【０００２】
従来の一般的な弾球遊技機は、遊技の進行に関する制御を行う遊技制御回路や、遊技球の払い出しに関する制御を行う払出制御回路等の複数の制御回路を備えており、これらの回路は、中央演算装置（以下、ＣＰＵ（Central Processing Unit）と呼ぶ）、揮発性メモリ（以下、ＲＡＭ（Random Access Memory）と呼ぶ）、および不揮発性メモリ（以下、ＲＯＭ（Read Only Memory）と呼ぶ）等から構成されるのが一般的である。
【０００３】
これらの制御回路は、出玉等の遊技者に対する利益が左右される制御を行うものであるため、特別遊技状態となる確率を変更する等の不正な遊技プログラムが記憶されたＲＯＭを、正規な遊技プログラムが記憶されたＲＯＭと、遊技店の営業中以外の時間帯に交換することにより、特別遊技状態を不正に発生させて出玉を得るという不正行為が行われる場合がある。
【０００４】
そこで、特許文献１記載の弾球遊技機では、遊技制御回路が設けられた遊技制御基板および払出制御回路が設けられた払出制御基板を、基板ケース内に収容して開閉不能に封印した状態で遊技機に配設することにより、基板ケースを破損させない限りＲＯＭ交換等の不正行為が実行できないようにしている。また、仮に上記不正行為が行われたとしても、基板ケースが破損しているか否かを確認するだけで不正行為の有無を容易に発見できる。
【０００５】
【特許文献１】特開２０００−１５３０２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載の弾球遊技機は、遊技制御回路と払出制御回路とを、別々の基板（遊技制御基板および払出制御基板）上に設けているので、基板ケース内にて必要とされる基板の収容スペースが大きくなってしまい、基板ケースの大型化を招いてしまう。また、遊技制御基板と払出制御基板を接続する配線が必要となり、該配線が原因となって生じるデータのノイズ障害が問題となる。また、前記両制御回路を別々の基板上に設けると、各制御回路の簡素化と高能力化を図るのに限界がある。
【０００７】
本発明は、上記点に鑑み、遊技制御回路および払出制御回路を収容する基板ケースの小型化と、基板ケース内における配線数の低減と、遊技制御回路および払出制御回路の簡素化と高能力化を図ることを課題とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するため請求項１に記載の発明は、
開閉不能に封印された基板ケース内に収容された１つの遊技制御基板上には、遊技の進行に関する遊技制御を行う遊技制御回路と、遊技球の払い出しに関する払出制御を行う払出制御回路とが設けられ、
前記遊技制御回路には、前記遊技制御に関する情報を記憶した遊技用揮発性メモリおよび遊技用不揮発性メモリが搭載され、
前記払出制御回路には、前記払出制御に関する情報を記憶した払出用揮発性メモリおよび払出用不揮発性メモリが搭載され、
前記遊技制御回路および前記払出制御回路には、前記遊技制御および前記払出制御を実行する1つの共通中央演算装置が搭載されていることを特徴とする弾球遊技機である。
【０００９】
ここで、「揮発性メモリ」とはＲＡＭ等の半導体メモリのことであり、「不揮発性メモリ」とはＲＯＭ等の半導体メモリのことであり、「中央演算装置」とはＣＰＵのことである。また、本発明の弾球遊技機の適用例として、第１種パチンコ遊技機（デジパチ）、第２種パチンコ遊技機、第３種パチンコ遊技機（権利物）、第１種パチンコ機ないし第３種パチンコ機を適宜組み合わせて複合化されたパチンコ遊技機等が挙げられる。また、パチンコ遊技機以外にも、回動式遊技機、アレンジボール遊技機およびじゃん球遊技機等が本発明の適用例として挙げられる。
【００１０】
請求項２に記載の発明は、
請求項１に記載の弾球遊技機において、
前記遊技用揮発性メモリおよび前記払出用揮発性メモリは、前記共通中央演算装置とともに１つのチップで構成されていることを特徴とする弾球遊技機である。
【００１１】
請求項３に記載の発明は、
請求項１または２に記載の弾球遊技機において、
前記遊技用不揮発性メモリおよび前記払出用不揮発性メモリは、前記共通中央演算装置とともに１つのチップで構成されていることを特徴とする弾球遊技機である。
【００１２】
請求項４に記載の発明は、
請求項１ないし３のいずれか１つに記載の弾球遊技機において、
前記遊技制御基板上には、前記遊技制御回路および前記払出制御回路に加え、遊技球の発射に関する発射制御を行う発射制御回路が設けられており、
前記共通中央演算装置は、前記遊技制御および前記払出制御に加え前記発射制御をも実行するように構成され、
前記遊技用不揮発性メモリには、前記遊技制御に関する情報を記憶する遊技制御領域と、前記発射制御に関する情報を記憶する発射制御領域とが設けられていることを特徴とする弾球遊技機である。
【００１３】
前記課題を解決するため請求項５に記載の発明は、
開閉不能に封印された基板ケース内に収容された１つの遊技制御基板上に、遊技の進行に関する遊技制御を行う遊技制御回路と、遊技球の払い出しに関する払出制御を行う払出制御回路とが設けられ、
前記遊技制御回路には、前記遊技制御に関する情報を記憶した遊技用揮発性メモリおよび遊技用不揮発性メモリと、前記遊技制御を実行する遊技用中央演算装置とが搭載され、
前記払出制御回路には、前記払出制御に関する情報を記憶した払出用揮発性メモリおよび払出用不揮発性メモリと、前記払出制御を実行する払出用中央演算装置とが搭載されていることを特徴とする弾球遊技機である。
【００１４】
ここで、「揮発性メモリ」とはＲＡＭ等の半導体メモリのことであり、「不揮発性メモリ」とはＲＯＭ等の半導体メモリのことであり、「中央演算装置」とはＣＰＵのことである。
【００１５】
請求項６に記載の発明は、
請求項５に記載の弾球遊技機において、
前記遊技用揮発性メモリおよび前記遊技用不揮発性メモリの少なくとも一方は、前記遊技用中央演算装置とともに１つのチップで構成されていることを特徴とする弾球遊技機である。
【００１６】
請求項７に記載の発明は、
請求項５または６に記載の弾球遊技機において、
前記払出用揮発性メモリおよび前記払出用不揮発性メモリの少なくとも一方は、前記払出用中央演算装置とともに１つのチップで構成されていることを特徴とする弾球遊技機である。
【００１７】
請求項８に記載の発明は、
請求項５ないし７のいずれか１つに記載の弾球遊技機において、
前記遊技制御基板上には、前記遊技制御回路および前記払出制御回路に加え、遊技球の発射に関する発射制御を行う発射制御回路が設けられており、
前記遊技用中央演算装置は、前記遊技制御に加え前記発射制御をも実行するように構成され、
前記遊技用不揮発性メモリには、前記遊技制御に関する情報を記憶する遊技制御記憶領域と、前記発射制御に関する情報を記憶する発射制御記憶領域とが設けられていることを特徴とする弾球遊技機である。
【発明の効果】
【００１８】
請求項１に記載の発明によれば、遊技制御回路および払出制御回路を１つの基板上に設けるので、基板ケース内にて必要とされる基板の収容スペースを小さくでき、基板ケースの小型化を図ることができる。また、前記両制御回路を１つの基板上に設けることにより、特許文献１で必要であった２つの基板を接続する配線を不要にでき、基板ケース内における配線数の低減を図ることができ、ひいては配線が原因となって生じるデータのノイズ障害を低減できる。また、前記両制御回路を１つの基板上に設けることにより、前記各制御回路の簡素化と高能力化を図ることができる。
【００１９】
しかも、請求項１に記載の発明によれば、遊技制御および払出制御を1つの共通中央演算装置で行うので、中央演算装置の個数を削減でき、コストダウンを図ることができる。また、中央演算装置の個数削減により、遊技制御基板の小型化を図ることができ、ひいては基板ケースのより一層の小型化を図ることができる。
【００２０】
請求項２に記載の発明および請求項３に記載の発明によれば、遊技制御回路および払出制御回路の、より一層の簡素化と高能力化を図ることができる。
【００２１】
また、基板ケース内に収容された遊技制御基板上に発射制御回路が設けられている場合において、請求項４に記載の発明によれば、共通中央演算装置で発射制御をも実行するので、発射制御専用の中央演算装置を設ける場合に比べて中央演算装置の個数を削減でき、コストダウンを図ることができる。また、中央演算装置の個数削減により、遊技制御基板の小型化を図ることができ、ひいては基板ケースのより一層の小型化を図ることができる。
【００２２】
しかも、請求項４に記載の発明によれば、遊技用不揮発性メモリで発射制御に関する情報を記憶させるので、発射制御専用の不揮発性メモリを設ける場合に比べて不揮発性メモリの個数を削減でき、コストダウンを図ることができる。また、不揮発性メモリの個数削減により、遊技制御基板の小型化を図ることができ、ひいては基板ケースのより一層の小型化を図ることができる。
【００２３】
請求項５に記載の発明によれば、遊技制御回路および払出制御回路を１つの基板上に設けるので、基板ケース内にて必要とされる基板の収容スペースを小さくでき、基板ケースの小型化を図ることができる。また、前記両制御回路を１つの基板上に設けることにより、特許文献１で必要であった２つの基板を接続する配線を不要にでき、基板ケース内における配線数の低減を図ることができ、ひいては配線が原因となって生じるデータのノイズ障害を低減できる。また、前記両制御回路を１つの基板上に設けることにより、前記各制御回路の簡素化と高能力化を図ることができる。
【００２４】
しかも、請求項５に記載の発明によれば、遊技制御と払出制御とを別々の中央演算装置で行うので、１つの中央演算装置にて両制御を行う場合に比べて中央演算装置の作業負担を軽減でき、処理速度を速くできる。また、中央演算装置の検査を行うにあたり、遊技制御に関する検査と、払出制御に関する検査とを項目別に行うことができ、検査効率を良好にできる。
【発明を実施するための最良の形態】
【００２５】
以下に、本発明の好適な実施形態について図面を参照して説明する。尚、本発明の実施の形態は、下記の実施形態に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることは無論である。
【００２６】
（第１実施形態）
本実施形態は、本発明の弾球遊技機を第１種パチンコ機に適用した一例であり、図１に示すように、本実施形態のパチンコ機１０は、大きくは長方形の外枠１１と前面枠１２とからなり、外枠１１の左隣に公知のプリペイドカードユニット（以下、単にカードユニットと呼ぶ）１３が設けられている。前面枠１２は、左端上下のヒンジ１４により外枠１１に対し回動可能に取り付けられている。
【００２７】
前面枠１２の下方には上皿１５が設けられ、この上皿１５に貸出釦及び精算釦が設けられている。カードユニット１３のカード口１６にプリペイドカードを挿入すると、カードユニット１３に備えられた精算表示装置１３ａに、記憶された残高が表示され、貸出釦を押下すると遊技球の貸出しが実行され上皿１５の払い出し口より貸球としての遊技球が排出される。前面枠１２には、板ガラス１７が二重に取り付けられ、板ガラス１７の奥には遊技盤１８が収納されている。
【００２８】
上皿１５の前面枠１２下部には、下皿１９が設けられ、下皿１９の右側には発射ハンドル２０が取り付けられている。この発射ハンドル２０の外周に擁された回動リング２１を時計方向に回動すれば、遊技球を遊技盤１８上に発射することができる。上皿１５と下皿１９とは連結されていて、上皿１５が遊技球で満杯状態になれば下皿１９に遊技球を誘導するよう構成されている。
【００２９】
図２はパチンコ機１０を裏側から見た裏面図である。図示するように、前述した遊技盤１８を脱着可能に取り付ける機構盤２２が前述した外枠１１に収納されている。以下、外枠１１および機構盤２２を合わせて本体枠と呼ぶ。機構盤２２には、上方から、図示しない球タンク、誘導樋、図３に記載の賞球払出装置２５ａおよび貸球払出装置２５ｂが設けられている。この構成により、遊技盤１８上の入賞口に遊技球の入賞があれば球タンクから誘導樋を介して所定個数の遊技球を賞球払出装置２５ａにより前述した上皿１５に排出することができる。
【００３０】
そして、後述する遊技制御基板３４、画像制御基板３８、光制御基板３９及び音制御基板４０は遊技盤１８に設置され、発射制御基板３５、インターフェイス基板３６及び電源基板４５は機構盤２２に設置されている。このように設置することで、遊技制御基板３４等とともに遊技盤１８を交換する面替え作業において、発射制御基板３５およびインターフェイス基板３６等を取り替えることなくそのまま再利用できる。
【００３１】
なお、インターフェイス基板３６はパチンコ機１０の左右方向略中央の位置よりも左側（背面図である図２では右側）に配置されている。このように配置されたインターフェイス基板３６は、パチンコ機１０の左側に位置するカードユニット１３に近い位置となるので、インターフェイス基板３６とカードユニット１３を接続する配線を短くでき、好適である。なお、本実施形態ではインターフェイス基板３６を機構盤２２に設置しているが、本発明の実施にあたり、インターフェイス基板３６を遊技盤１８に設置するようにしてもよい。
【００３２】
次に図１を用いて遊技盤１８について説明する。
【００３３】
図１に示すように遊技盤１８には、中央に特別図柄表示装置２６を構成するＬＣＤパネルユニット（以下、「ＬＣＤ」という。）２６ａ、その下部に第１種始動口としての普通電動役物（特定の入球口）２７、普通電動役物２７上部の普通図柄表示装置２８、普通図柄表示装置２８に表示される図柄の変動開始に用いられるＬＣＤ２６ａの左右の普通図柄作動ゲート（特定の通過口）２９及び３０、普通電動役物２７下部の大入賞口３１、盤面最下部のアウト口３２、その他の各種入賞口、図示しない風車及び遊技釘等が備えられている。
【００３４】
この構成により、前述した発射ハンドル２０の回動リング２１を回動すれば発射装置３３（図３参照）の発射モータが駆動されて上皿１５上の遊技球がガイドレールを介して遊技盤１８上に発射される。発射された遊技球が各入賞口に入賞すれば遊技球は盤面裏面にセーフ球として取り込まれ、入賞しなければアウト口３２を介してアウト球として同様に盤面裏面に取り込まれる。
【００３５】
続いて、前述したパチンコ機１０の電気的構成を、図３のブロック図を用いて説明する。パチンコ機１０の電気回路は、図示するように、遊技制御基板３４、発射制御基板３５、インターフェイス基板３６、サブ統合基板３７、画像制御基板３８、光制御基板３９及び音制御基板４０等から構成されている。
【００３６】
遊技制御基板３４上には、遊技の進行に関する遊技制御を行う遊技制御回路と、遊技球の払い出しに関する払出制御を行う払出制御回路とが設けられている。また、各基板又は各種スイッチ類及び各種アクチュエータ類との入出力を行うための外部入出力回路も設けられている。
【００３７】
遊技制御回路は、共通ＣＰＵ３４ａ、遊技用ＲＯＭ３４ｂおよび遊技用ＲＡＭ３４ｄを中心とした回路構成である。共通ＣＰＵ３４ａは、遊技用ＲＯＭ３４ｂに記憶された遊技制御プログラムに基づいて遊技制御を実行する。遊技用ＲＡＭ３４ｄは、遊技制御プログラムの実行に用いる演算等の作業領域として機能し、共通ＣＰＵ３４ａの制御によって遊技制御プログラムの実行に関する情報が書き込まれる。
【００３８】
払出制御回路は、共通ＣＰＵ３４ａ、払出用ＲＯＭ３４ｃおよび払出用ＲＡＭ３４ｄを中心とした回路構成である。共通ＣＰＵ３４ａは、払出用ＲＯＭ３４ｃに記憶された払出制御プログラムに基づいて払出制御を実行する。払出用ＲＡＭ３４ｄは、払出制御プログラムの実行に用いる演算等の作業領域として機能し、共通ＣＰＵ３４ａの制御によって払出制御プログラムの実行に関する情報が書き込まれる。
【００３９】
なお、本実施形態では、遊技制御回路および払出制御回路にて共通ＣＰＵ３４ａを共用するとともに、遊技用ＲＡＭおよび払出用ＲＡＭも共通のＲＡＭ３４ｄで共用しており、遊技制御回路および払出制御回路には、遊技制御プログラムおよび払出制御プログラムを実行する1つの共通ＣＰＵ３４ａと、１つのＲＡＭ３４ｄが搭載されている。ＲＡＭ３４ｄには、遊技用ＲＡＭに相当する遊技制御領域Ａ１および払出用ＲＡＭに相当する払出制御領域Ａ２が設定されている。
【００４０】
より具体的には、遊技制御基板３４を模式的に表した図４に示すように、共通ＣＰＵ３４ａおよびＲＡＭ３４ｄは１つのＩＣチップ（以下、共通Ｂ１チップと呼ぶ）Ｃ１で構成され、遊技用ＲＯＭ３４ｂおよび払出用ＲＯＭ３４ｃの各々は、共通Ｂ１チップＣ１とは別のＩＣチップで構成されている。
【００４１】
上述のように構成された遊技制御基板３４は、図５の分解斜視図に示すように、基板ケース３４Ｐ，３４Ｑ内に収容され、開閉不能に封印された状態で遊技盤１８に設置されている。なお、このように基板ケース３４Ｐ，３４Ｑ内に収容される基盤は遊技制御基板３４のみであり、遊技制御基板３４以外の各種基板３５〜４０はケース内に収容されることなくパチンコ機１０の所定箇所に設置されている。
【００４２】
基板ケースは、ケース本体３４Ｐおよび蓋部材３４Ｑから構成されており、ケース本体３４Ｐは、内部を透視できるように透光性の合成樹脂にて形成されている。そして、基板ケース３４Ｐ，３４Ｑには、１対の封印部材３４Ｒ，３４Ｓが複数組備えられており、これらの封印部材３４Ｒ，３４Ｓをワンウエイネジ３４Ｔ等の締結部材で締結することで、ケース本体３４Ｐを蓋部材３４Ｑから取り外し不可能にしている。なお、ワンウエイネジ３４Ｔに換えてカシメ部材を締結部材として採用し、カシメ部材によって封印部材３４Ｒ，３４Ｓを加締めることで、ケース本体３４Ｐを蓋部材３４Ｑから取り外し不可能にするようにしてもよい。
【００４３】
遊技制御基板３４の入力側には、図示しない第１種始動口スイッチ、普通図柄作動スイッチ、役物連続作動スイッチ（以下、単に「Ｖスイッチ」と呼ぶ）、（テン）カウントスイッチ、補給スイッチ、タッチスイッチ、リセットスイッチの他、図３に示す球切れスイッチ４１、満タンスイッチ４２、賞球検出スイッチ４３ａ、貸球検出スイッチ（払出検出手段）４３ｂ等が配線により接続されている。また、出力側には、図示しない大入賞口ソレノイド、Ｖソレノイド及び普通役物ソレノイド等が配線により接続されている。
【００４４】
また、遊技制御基板３４は発射制御基板３５、サブ統合基板３７及びインターフェイス基板３６を介して接続されたカードユニット１３と通信可能に構成されており、発射制御基板３５及びサブ統合基板３７へは遊技制御基板３４からのみ送信することができるよう一方向通信が可能である。プリペイドカードユニットとはインターフェイス基板（プリペイドカードユニット用の外部接続端子基板）３６を介した双方向通信が可能であり、ノイズなどにより信号の取り損ないなどの発生による不利益を遊技者に与えないように構成されている。
【００４５】
ここで第１種始動口スイッチは前述した遊技盤１８上の普通電動役物２７内、普通図柄作動スイッチは各々普通図柄作動ゲート２９及び３０内、Ｖスイッチは大入賞口３１内の特定領域内、同じくカウントスイッチは大入賞口３１内、賞球検出スイッチ４３ａは賞球払出装置２５ａ内の球切モータの下方、貸球検出スイッチ４３ｂは貸球払出装置２５ｂ内の球切モータの下方、満タンスイッチ４２は下皿１９への誘導路内、補給スイッチは球タンク２３内、に各々取り付けられている。
【００４６】
ここで、Ｖスイッチは大入賞口３１内に入賞した遊技球が特別装置作動領域（以下、「特別領域」という。）を通過したことを、カウントスイッチは大入賞口３１内に入賞する全ての遊技球を、補給スイッチは球タンク２３内に遊技球が存在することを、タッチスイッチは発射ハンドル２０に内蔵され遊技者が発射ハンドル２０に触れていることを、満タンスイッチ４２は下皿１９への誘導路内に遊技球が満タン状態になったことを、賞球検出スイッチ４３ａは賞球払出装置２５ａから上皿１５に排出される賞球を、貸球検出スイッチ４３ｂは貸球払出装置２５ｂから上皿１５に排出される賞球を、各々検出するためのものである。
【００４７】
リセットスイッチ（図示せず）は、パチンコホールの店員により操作され、エラーを解除するためのスイッチである。また、出力側に接続された大入賞口ソレノイドは大入賞口３１、Ｖソレノイドは大入賞口３１内の特別領域、普通役物ソレノイドは普通電動役物２７の開閉に各々使用されるものである。
【００４８】
そして、前述の遊技制御とは、後述の図６に示すフローチャートに示す制御であり、払出制御とは、プリペイドカードユニット１３からの信号の他、球切れスイッチ４１、満タンスイッチ４２、賞球検出スイッチ４３ａ、貸球検出スイッチ４３ｂ等の検出信号に基づいた、賞球払出装置２５ａおよび貸球払出装置２５ｂの作動制御である。
【００４９】
賞球払出装置２５ａは、内部に備えられた球切モータを駆動して、入賞があった場合に遊技者に賞球としての遊技球を払い出す装置である。貸球払出装置２５ｂは、上皿１５に設けられた前述の貸出釦が遊技者に操作された場合に、内部に備えられた球切モータを駆動して遊技者に貸球としての遊技球を払い出す装置である。
【００５０】
なお、本実施形態では賞球払出装置２５ａおよび貸球払出装置２５ｂを別々の払出装置として構成しているが、本発明の実施にあたり、一つの払出装置で賞球および貸球の払い出しを行うように構成してもよい。また、本実施形態では賞球検出スイッチ４３ａおよび貸球検出スイッチ４３ｂを別々の払出検出手段として構成しているが、本発明の実施にあたり、一つの払出検出手段で賞球および貸球の払い出し検出を行うように構成してもよい。
【００５１】
発射制御基板３５は、発射装置３３及びタッチランプ４４の作動を遊技制御基板３４からの指令に基づいて制御するものであり、前述した遊技制御基板３４と同様、制御プログラムを記憶したＲＯＭ、演算等の作業領域として働くＲＡＭ及び中央演算装置ＣＰＵを中心とした論理演算回路（発射制御回路）を有するように構成されている。
【００５２】
発射制御基板３５による発射装置３３の駆動制御（発射制御）を説明すると、発射制御基板３５には、回動リング２１の回動量、発射停止スイッチおよび発射ハンドル２０に内蔵された前記タッチスイッチ等の検出信号が入力され、発射制御基板３５は前記検出信号に基づいて、遊技者が操作する回動リング２１の回動量に応じて発射モータを駆動制御する。また、その他遊技者が発射停止スイッチを押下したとき発射を停止させたり、発射ハンドル２０に内蔵された前記タッチスイッチがオン状態のときタッチランプ４４を点灯させたりする。
【００５３】
特別図柄表示装置２６は、前述したＬＣＤ２６ａと、このＬＣＤ２６ａを駆動制御する画像制御基板３８及びバックライト及びインバータ基板等の付属ユニットから構成され、サブ統合基板３７を介して遊技制御基板３４からの指令を受けてＬＣＤ２６ａを駆動制御する。画像制御基板３８は、前述した遊技制御基板３４と同様、画像制御プログラムを記憶したＲＯＭ、演算等の作業領域として働くＲＡＭ及び中央演算装置ＣＰＵを中心とした論理演算回路（画像制御回路）を有するように構成され、この他各基板又は各種スイッチ類及び各種アクチュエータ類との入出力を行うための外部入出力回路や乱数更新のためのカウンタも設けられている。
【００５４】
光制御基板３９は、主としてトランジスタ等の駆動素子から構成されており、サブ統合基板３７を介して遊技制御基板３４からの指令を受けて、普通図柄表示装置２８、大当りランプやエラーランプ等のランプ類及びＬＥＤ等の各種ランプ類を点灯表示させるためのものである。音制御基板４０は、音源ＩＣ及びアンプ等から構成されており、サブ統合基板３７を介して遊技制御基板３４の指令を受けてスピーカ４６を駆動制御するためのものである。
【００５５】
次に、共通ＣＰＵ３４ａ、遊技用ＲＯＭ３４ｂおよびＲＡＭ３４ｄの遊技制御領域Ａ１を主とした遊技制御回路（以下、単に共通ＣＰＵ３４ａと呼ぶ）が実行する、遊技用ＲＯＭ３４ｂに記憶された遊技制御プログラムによる遊技制御を、図６に示すフローチャートに従って説明する。
【００５６】
図６に示されるフローチャートは、共通ＣＰＵ３４ａにより実行されるメイン処理を表したものであり、約２mｓ毎のハード割り込みにより定期的に実行される処理である。本実施形態では、ステップＳ１０〜Ｓ６０までの各処理は割り込み処理において１回だけ実行される処理であって「本処理」と称し、この本処理を実行して余った時間内に時間の許す限り繰り返し実行されるステップＳ６５及びＳ７０の処理を「残余処理」と称する。
【００５７】
共通ＣＰＵ３４ａによるハード割り込みが実行されると、まず正常割り込みであるか否かが判断される（ステップＳ１０）。この判断処理は、ＲＡＭ３４ｄの遊技制御領域Ａ１の所定領域における値が、所定値であるか否かを判断することにより行われ、共通ＣＰＵ３４ａにより実行される処理が本処理に移行したとき、通常の処理を実行して良いのか否かを判断するためのものである。正常でない場合としては、電源投入時又はノイズ等による共通ＣＰＵ３４ａの暴走等が考えられるが、共通ＣＰＵ３４ａの暴走は近年の技術の向上によりほとんど無いものと考えて良いので、たいていが電源投入時である。電源投入時には、ＲＡＭ３４ｄの前記所定領域の値が所定値と異なる値となっている。
【００５８】
正常でないと判断されると、ＲＡＭ３４ｄの前記所定領域に所定値を書き込む、特別図柄及び普通図柄を初期図柄とする等のＲＡＭ３４ｄの遊技制御領域Ａ１への各初期値の書き込み、即ち初期設定が為され（ステップＳ１５）、残余処理に移行する。
【００５９】
正常との肯定判断が為されると、まず初期乱数更新処理が実行される（ステップＳ２０）。この処理は、初期乱数の値についてこの処理を実行する毎に＋１するインクリメント処理であり、この処理実行前の初期乱数の値に＋１するが、この処理を実行する前の乱数値が最大値である「２９９」のときには次回の処理で初期値である「０」に戻り、「０」〜「２９９」までの３００個の整数を繰り返し昇順に作成する。
【００６０】
ステップＳ２０に続く当否乱数更新処理（ステップＳ２５）は、初期乱数更新処理と同様に処理を実行する毎に＋１するインクリメント処理であるが、最大値である「２９９」に至ると次回の処理では、そのときの前記初期乱数の値を初期値（以下、「更新初期値」という。）とし、更に割り込み毎に＋１する処理を続行して更新初期値より「１」少ない値（以下、「更新最大値」という。）に至れば次回の処理では、更にそのときの初期乱数の値を初期値とし「０」〜「２９９」までの３００個の整数値を繰り返し作成する。
【００６１】
即ち、割り込み処理毎に＋１し、乱数を構成する要素を「０」〜「２９９」までの整数値とすることは前記初期乱数と何等変わることはないが、今回の更新最大値に至れば次回の割り込み処理ではそのときの更新初期値を初期値とし更新最大値に至るまで割り込み毎に＋１し、更に次回の更新初期値を初期値とする構成である。これにより、当否乱数は、乱数を構成する要素を「０」〜「２９９」までの３００個の整数値とし、割り込み処理毎に＋１するが、更新最大値に至れば、次回の割り込み処理ではそのときの初期乱数により決定される値に変更されるので、当否乱数の値を予測不可能にすることができる。また、更新初期値と更新最大値とにより決定される乱数の構成要素は従来の当否乱数と同じ「０」〜「２９９」の３００個の整数値と何等変わることがないので乱数を構成する要素の出現率を均一にしている。
【００６２】
大当り図柄乱数更新処理（ステップＳ３０）は、「０」〜「１４」の１５個の整数を繰り返し作成するカウンタとして構成され、本処理毎に＋１され最大値を超えると初期値である「０」に戻る。１５個の各乱数値「０」〜「１４」は、画面上に表示される３桁同一の「１１１」、「２２２」、「３３３」、「４４４」、「５５５」、「６６６」、「７７７」、「８８８」、「９９９」、［ＡＡＡ」、「ＢＢＢ」、「ＣＣＣ」、「ＤＤＤ」、「ＥＥＥ」、「ＦＦＦ」に各々対応する。
【００６３】
外れ図柄乱数更新処理（ステップＳ３５）は、左図柄用乱数、中図柄用乱数及び右図柄用乱数から構成され、大当りでないときの外れ図柄として使用される。左図柄用乱数は、「０」〜「１４」の１５個の整数を繰り返し作成するカウンタとして構成され、本処理毎に＋１され最大値を超えると初期値である「０」に戻る。中図柄用乱数は、「０」〜「１４」の１５個の整数を繰り返し作成するカウンタとして構成され、左図柄用乱数が「０」に戻るときに本処理毎で＋１され最大値を超えると「０」に戻る。右図柄用乱数は、「０」〜「１４」の１５個の整数を繰り返し作成するカウンタとして構成され、中図柄用乱数が「０」に戻るときに本処理毎に＋１され最大値を超えると「０」に戻る。
【００６４】
普通図柄乱数更新処理（ステップＳ４０）は、「０」〜「６」の７個の整数を繰り返し作成するカウンタとして構成され、本処理毎で＋１され最大値を超えると初期値である「０」に戻る。
【００６５】
前述した各乱数更新処理（ステップＳ２０〜Ｓ４０）により、初期乱数、当否乱数、大当り図柄乱数、外れ図柄乱数及び普通図柄乱数が各々更新されるが、続く処理（ステップＳ４５）ではパチンコ機１０に設けられ遊技制御基板３４に接続された各スイッチ類の入力処理が実行される。本実施形態では、前述した第１種始動口スイッチ、普通図柄作動スイッチ、Ｖスイッチ、カウントスイッチ、補給スイッチ、タッチスイッチ、球切れスイッチ４１、満タンスイッチ４２、賞球検出スイッチ４３ａ、貸球検出スイッチ４３ｂ等の各スイッチの作動状況をチェックする処理が実行される。
【００６６】
この入力処理により第１種始動口スイッチに入力がある場合には、始動口としての普通電動役物２７に遊技球が入賞したときであり、この割り込み処理時の前記当否乱数の値が抽出され当否判定値と比較される。
【００６７】
本実施形態のパチンコ機１０は、確率変動機として構成され、通常確率時では当否判定値は「１」であり、高確率時には「１」、「３」、「５」、「７」、「９」である。前述したように当否乱数を構成する「０」〜「２９９」の３００個の各整数値の出現率は均一であり、遊技球が始動口としての普通電動役物２７に入賞するタイミングで抽出される当否乱数の値は、前記ハード割り込みの微小時間である２ｍｓと比較すれば入賞タイミングを微小時間単位で調節できないことから無作為に抽出された値となり、当否乱数は完全なる乱数として機能する。従って、抽出された当否乱数の値が当否判定値と一致して大当りとなる確率は、通常確率時には１／３００であり、高確率時には１／６０（＝５／３００）となる。この大当りを発生させる確率が低確率状態から高確率状態に移行するのは、本実施形態では、大当り発生時の割り込み処理における前述した大当り図柄乱数の値が、「１」、「３」、「５」、「７」、「９」、「１１」及び「１３」（以下、「高確率乱数値」という。）の場合であり、大当りが発生するときの７／１５の確率で高確率に移行する。そして、高確率中において、再び大当りを発生させたときの大当り図柄乱数の値が高確率乱数値であれば更に高確率状態が継続する。即ち、１度高確率状態になる毎に７／１５の確率で高確率が継続する可能性を有することになる。
【００６８】
続いて、大当りか否かを判定する当否判定処理（ステップＳ５０）を行う。この当否判定処理（ステップＳ５０）が終了すると、続いて画像出力処理（ステップＳ５５）が実行される。
【００６９】
続く各出力処理（ステップＳ６０）では、遊技の進行に応じて遊技制御基板３４は、サブ統合基板３７を介して画像制御基板３８、光制御基板３９、音制御基板４０に対して各々出力処理を実行する。また、インターフェイス基板３６を介してカードユニット１３に対して、発射制御基板３５に対して、大入賞口ソレノイド等の各種ソレノイドに対して、各々出力処理を実行する。
【００７０】
即ち、前記各入力処理（ステップＳ４５）により遊技盤１８上の各入賞口に遊技球の入賞があることが検知されたときには賞球としての遊技球を払い出すべく発射制御基板３５に賞球データを出力する処理を、遊技状態に対応したサウンドデータを音制御基板４０に出力する処理を、パチンコ機１０に異常があるときにはエラー中であることを報知すべく画像制御基板３８にエラー信号を出力する処理を、更には、大当り発生時には大当り処理を、各々実行する。
【００７１】
前述した本処理に続く残余処理は、外れ図柄乱数更新処理（ステップＳ６５）及び初期乱数更新処理（ステップＳ７０）から構成されるが、各々前述したステップＳ２０及びステップＳ３５と全く同じ処理である。この２つの処理は無限ループを形成し、次の割り込みが実行されるまで時間の許される限り繰り返し実行される。
【００７２】
前述したステップＳ１０〜Ｓ６０までの本処理を実行するのに必要とされる時間は、大当り処理を実行するか否か、特別図柄の表示態様の相違等により割り込み毎に異なる。この結果、残余処理を実行する回数も割り込み毎に異なり、図６に示された割り込み処理が１回実行されることにより外れ図柄乱数及び初期乱数の更新される（加算される）値も一律ではなくなる。これにより、初期乱数及び外れ図柄乱数が当否乱数と同期する可能性はなくなる。尚、本実施形態においては、当否乱数の更新は初期乱数の値により変更される構成なので同期の虞は全くない。また、前述した普通図柄乱数更新処理（ステップＳ４０）も残余処理内において実行するよう構成しても良い。
【００７３】
次に、前述した各処理を実行することによる、本実施形態に係るパチンコ機１０の動作を説明する。
【００７４】
即ち、遊技者により操作される発射ハンドル２０の回動量に応じて発射モータにより遊技球が遊技盤１８上に発射され、発射された遊技球が第１種始動口としての普通電動役物２７に入賞すれば第１種始動口スイッチにより検出され、特別図柄表示装置２６のＬＣＤ２６ａ画面上の特別図柄表示領域に特別図柄を所定時間変動表示した後に静止表示するよう働く。遊技制御基板３４から画像制御基板３８へ図柄に関するコマンド等が送信され、画像制御基板３８では前述の通りリーチ発生の判定を行って、ＬＣＤ２６ａ画面上への特別図柄、背景図柄等の画像を表示するように画像制御が実行される。特別図柄に関しては、まず左図柄が静止表示され、次に右図柄が静止表示され、右図柄と左図柄が一致しない場合は外れが確定し、その後、中図柄が静止表示される。右図柄と左図柄が一致した場合（例えば７？７）はリーチとなり、中図柄が変動した後に静止表示する。この静止表示した中図柄が右及び左図柄と一致しない場合はリーチ外れとなる（例えば７２７）。一方、この静止表示した特別図柄が予め定められた特定図柄、例えば、前記リーチの後、全ての特別図柄が一致した場合（「７７７」等の３桁同一図柄）を表示すると大当り状態として、その後、遊技者に有利なゲーム内容を提供する。
【００７５】
前述の通り、大当り状態となるか否かは、遊技制御基板３４により遊技球が第１種始動口スイッチにより検出されたとき抽出される当否決定乱数の値が所定値であるか否かにより決定される。また、リーチとなるか否かは、遊技制御基板３４によりリーチ判定乱数の値が判定値であるか否かにより決定される。
【００７６】
こうして大当り状態となると、大入賞口３１が約３０秒間又は遊技球が１０個入賞したことがカウントスイッチにより検出されるまでいずれか早く経過する時まで開放され、このとき大入賞口３１内に入賞した遊技球が特別領域を通過したことがＶスイッチにより検出されると一旦大入賞口３１が閉鎖された後に再び開放され、この開放動作を最大１６回繰り返す。通常、遊技球１個の入賞に対して１５個の遊技球が賞球として払い出すよう構成しているので、１回の大当り状態が発生すると、約２４００（＝１５×１０×１６）個の遊技球を賞球として獲得することができる。この賞球排出動作は、発射制御基板３５が実行する。尚、大入賞口３１の特別領域を開閉するＶソレノイドは、特別領域に遊技球が１個通過すると特別領域を閉鎖するためのものである。その後、大当り動作が終了すると、確変動作及び時短動作が実行される。
【００７７】
次に、共通ＣＰＵ３４ａ、払出用ＲＯＭ３４ｃおよびＲＡＭ３４ｄの払出制御領域Ａ２を主とした払出制御回路が実行する、払出用ＲＯＭ３４ｃに記憶された払出制御プログラムによる貸球払出制御と、プリペイドカードユニット１３による払出制御とを説明する。
【００７８】
はじめに、上皿１５に設けられた前述の貸出釦を遊技者が操作すると、プリペイドカードユニット１３は遊技制御基板３４に球貸要求信号を出力する。すると、球貸要求信号を受信した遊技制御基板３４は、球貸要求信号に基づいて貸球払出装置２５ｂに制御信号を出力し、貸球払出装置２５ｂの球切モータを駆動制御する。
【００７９】
この駆動制御において、貸球検出スイッチ４３ｂからの検出信号が所定回数（実施例では２５回）入力されると、遊技制御基板３４は貸球払出装置２５ｂの駆動を停止させるように制御するとともに、プリペイドカードユニット１３に球貸終了信号を送信する。
【００８０】
プリペイドカードユニット１３は、球貸終了信号を受信することに基づいて、カード残高を１減算すると共に、精算表示装置１３ａにその残高を表示する。その際、再度球貸要求信号を送信する必要な状態であるかを判断し、必要な状態である場合には球貸要求信号を送信し、必要でない場合には貸球釦の操作待ち状態となる。なお、プリペイドカードユニット１３も前述した遊技制御基板３４と同様、制御プログラムを記憶したＲＯＭ、演算等の作業領域として働くＲＡＭ及び中央演算装置ＣＰＵを中心とした論理演算回路を有している。
【００８１】
また、始動口２７、大入賞口３１およびその特定領域内（Ｖ入賞口）等、各種入賞口に入賞した時の賞球払い出しに関する払出制御についても、上述の貸球の払い出しに関する貸球払出制御と同様にして、共通ＣＰＵ３４ａ、払出用ＲＯＭ３４ｃおよびＲＡＭ３４ｄの払出制御領域Ａ２を主とした払出制御回路が実行する、払出用ＲＯＭ３４ｃに記憶された払出制御プログラムによって実行されるものである。
【００８２】
次に、以上説明した本実施形態の特徴的構成による効果を説明する。
【００８３】
本実施形態によれば、共通ＣＰＵ３４ａ、遊技用ＲＯＭ３４ｂおよび遊技用ＲＡＭ３４ｄを中心とした回路構成である遊技制御回路と、共通ＣＰＵ３４ａ、払出用ＲＯＭ３４ｃおよび払出用ＲＡＭ３４ｄを中心とした回路構成である払出制御回路とを、１つの遊技制御基板３４上に設けるので、基板ケース３４Ｐ，３４Ｑ内にて必要とされる基板の収容スペースを小さくでき、基板ケース３４Ｐ，３４Ｑの小型化を図ることができる。
【００８４】
また、遊技制御回路および払出制御回路を１つの遊技制御基板３４上に設けるので、特許文献１で必要であった２つの基板を接続する配線を不要にでき、基板ケース３４Ｐ，３４Ｑ内における配線数の低減を図ることができ、ひいては配線が原因となって生じるデータのノイズ障害を低減できる。
【００８５】
また、遊技制御回路および払出制御回路を１つの遊技制御基板３４上に設けるので、遊技制御回路および払出制御回路の簡素化と高能力化を図ることができる。
【００８６】
しかも、本実施形態によれば、遊技制御および払出制御を1つの共通ＣＰＵ３４ａで行うので、ＣＰＵの個数を削減でき、コストダウンを図ることができる。また、ＣＰＵの個数削減により、遊技制御基板３４の小型化を図ることができ、ひいては、遊技制御基板３４を収容する基板ケース３４Ｐ，３４Ｑのより一層の小型化を図ることができる。
【００８７】
ここで、遊技用ＲＯＭ３４ｂおよび払出用ＲＯＭ３４ｃは、遊技の結果に影響を与える可能性のある不正チェック推奨ＲＯＭとして扱われるが、このようなＲＯＭ３４ｂ，３４ｃを不正な制御プログラムが記憶されたＲＯＭに交換するといった不正行為が行われているか否かを検査するにあたり、本実施形態によれば、遊技用ＲＯＭ３４ｂおよび払出用ＲＯＭ３４ｃを１つの基板ケース３４Ｐ，３４Ｑ内に収容しているので、上記検査の作業負担を軽減できる。
【００８８】
以下に、検査作業負担軽減の具体例を説明すると、各ＲＯＭ３４ｂ，３４ｃを別々の基板上に設け、それらの基板を別々の基板ケース内に収容する場合に比べて、封印部材３４Ｒ，３４Ｓを締結する箇所を少なくでき、ワンウェイネジその他の締結部材３４Ｔによる封印作業、或いは封印部材３４Ｒ，３４Ｓを解体して封印を解く作業を軽減できる。
【００８９】
また、遊技制御回路および払出制御回路がそれぞれ別々の基板ケースに収容されていると、遊技盤１８の裏面を検査者が見たときに、各基板ケースがどこに設置されているのかを探す手間が生じるのに対し、本実施形態では基板ケース３４Ｐ，３４Ｑが１つであるため、上記探す手間を軽減できる。
【００９０】
また、封印部材３４Ｒ，３４Ｓが破損されているか否かを目視で確認することで上記検査を行う場合には、本実施形態では基板ケース３４Ｐ，３４Ｑが１つであるため、上記目視で確認する箇所を少なくでき、検査作業負担を軽減できる。
【００９１】
（第１実施形態の変形例）
上記第１実施形態では、図４に示すように、共通ＣＰＵ３４ａおよびＲＡＭ３４ｄを１つのＩＣチップＣ１で構成しているが、第１実施形態の変形例として、共通ＣＰＵ３４ａおよびＲＡＭ３４ｄを別々のＩＣチップで構成するようにしてもよい。
【００９２】
また、上記第１実施形態では、遊技用ＲＯＭ３４ｂおよび払出用ＲＯＭ３４ｃの各々を、共通ＣＰＵ３４ａおよびＲＡＭ３４ｄからなる共通Ｂ１チップＣ１とは別のＩＣチップで構成しているが、第１実施形態の変形例として、図７に示すように、遊技用ＲＯＭ３４ｂ、ＣＰＵ３４ａおよびＲＡＭ３４ｄを１つのＩＣチップ（遊技用Ｂ２チップ）Ｃ２で構成し、払出用ＲＯＭ３４ｃ、ＣＰＵ３４ａおよびＲＡＭ３４ｄを１つのＩＣチップ（払出用Ｂ２チップ）Ｃ３で構成し、遊技制御回路を構成する遊技用Ｂ２チップＣ２と、払出制御回路を構成する払出用Ｂ２チップＣ３とを、１つの遊技制御基板３４上に設けるようにしてもよい。
【００９３】
図７に示す変形例の場合には、プリペイドカードユニット１３から遊技制御基板３４に送信される球貸要求信号は、払出用Ｂ２チップＣ３内のＣＰＵに入力され、同チップＣ３内のＲＡＭとＲＯＭを使って、遊技球の貸し出しに関する払出制御を実行する。
【００９４】
また、始動口２７、大入賞口３１およびその特定領域内（Ｖ入賞口）等、各種入賞口に入賞したときに各検出スイッチから遊技制御基板３４に入力した検出信号は、払出用Ｂ２チップＣ３内のＣＰＵに入力され、同チップ内のＲＡＭとＲＯＭを使って、遊技球の賞球に関する払出制御を実行する。
【００９５】
また、始動口２７、大入賞口３１およびその特定領域内（Ｖ入賞口）等、各種入賞口に入賞したときに各検出スイッチから遊技制御基板３４に入力した検出信号は、遊技用Ｂ２チップＣ２内のＣＰＵに入力され、同チップＣ２内のＲＡＭとＲＯＭを使って、遊技の進行を制御する遊技制御を実行する。
【００９６】
（第２実施形態）
上記第１実施形態では、遊技球の発射に関する発射制御を行う発射制御回路を、遊技制御基板３４とは別の発射制御基板３５上に設けているが、本実施形態では、図８，図９に示すように発射制御基板３５を廃止して、発射制御回路を遊技制御基板３４上に設けている。なお、本実施形態において第１実施形態と同様の構成部品については、第１実施形態に係る図中の符号と同じ符号を付すことで、その説明を援用する。
【００９７】
より具体的に説明すると、図１０に示すように、遊技用Ｂ１チップＣ４のＲＡＭには、遊技制御プログラムの実行に用いる演算等の作業領域として機能する遊技制御領域Ａ１と、払出制御プログラムの実行に用いる演算等の作業領域として機能する払出制御領域Ａ２と、発射制御プログラムの実行に用いる演算等の作業領域として機能する発射制御領域Ａ３とが設定されている。また、遊技用ＲＯＭ３４ｂには、遊技制御プログラムを記憶する遊技制御領域Ａ４と、発射制御プログラムを記憶する発射制御領域Ａ５とが設定されている。
【００９８】
そして、回動リング２１の回動量、発射停止スイッチおよびタッチスイッチ等の検出信号は、遊技制御基板３４の共通ＣＰＵ３４ａに入力され、共通ＣＰＵ３４ａは、遊技制御および払出制御を実行するとともに、発射制御プログラムおよび前記検出信号に基づく発射制御をも実行する。つまり、発射制御回路は、Ｂ１チップＣ１内の共通ＣＰＵ３４ａおよびＲＡＭ３４ｄと、遊技用ＲＯＭ３４ｂの発射制御領域Ａ５を中心とした回路構成となる。
【００９９】
また、本実施形態に係る遊技制御回路および払出制御の回路構成は、第１実施形態と同様の構成であり、また、遊技制御および払出制御の内容も第１実施形態と同様の内容である。
【０１００】
（第２実施形態の変形例）
上記第２実施形態では、図１０に示すように、共通ＣＰＵ３４ａおよびＲＡＭ３４ｄを１つのＩＣチップＣ１で構成しているが、第２実施形態の変形例として、共通ＣＰＵ３４ａおよびＲＡＭ３４ｄを別々のＩＣチップで構成するようにしてもよい。
【０１０１】
また、上記第２実施形態では、遊技用ＲＯＭ３４ｂおよび払出用ＲＯＭ３４ｃの各々を、共通ＣＰＵ３４ａおよびＲＡＭ３４ｄからなる共通Ｂ１チップＣ１とは別のＩＣチップで構成しているが、図１１に示す第２実施形態の変形例として、図７に示す第１実施形態の変形例と同様の構成にしてもよい。すなわち、図１１に示すように、遊技用ＲＯＭ３４ｂ、ＣＰＵ３４ａおよびＲＡＭ３４ｄを遊技用／発射用Ｂ２チップＣ２で構成し、払出用ＲＯＭ３４ｃ、ＣＰＵ３４ａおよびＲＡＭ３４ｄを払出用Ｂ２チップＣ３で構成する。
【０１０２】
図７と図１１との相違点を説明すると、図１１の構成では、遊技用／発射用Ｂ２チップＣ２のＲＡＭには、遊技制御プログラムの実行に用いる演算等の作業領域として機能する遊技制御領域Ａ１と、発射制御プログラムの実行に用いる演算等の作業領域として機能する発射制御領域Ａ３とが設定されている。また、遊技用／発射用Ｂ２チップＣ２のＲＯＭには、遊技制御プログラムを記憶する遊技制御領域Ａ４と、発射制御プログラムを記憶する発射制御領域Ａ５とが設定されている。
【０１０３】
そして、回動リング２１の回動量、発射停止スイッチおよびタッチスイッチ等の検出信号は、遊技用Ｂ２チップＣ２のＣＰＵに入力され、該ＣＰＵは、遊技制御を実行するとともに、発射制御プログラムおよび前記検出信号に基づく発射制御をも実行する。つまり、発射制御回路は、Ｂ２チップＣ２内のＣＰＵ、ＲＡＭおよびＲＯＭを中心とした回路構成となる。
【０１０４】
（第３実施形態）
上記第２実施形態では、遊技制御および払出制御を1つの共通ＣＰＵ３４ａで実行しているが、本実施形態では、図１２に示すように、遊技用ＣＰＵ３４ｅおよび払出用ＣＰＵ３４ｆを設け、遊技制御は遊技用ＣＰＵ３４ｅで実行し、払出制御は払出用ＣＰＵ３４ｆで実行している。また、本実施形態では、発射制御回路を遊技制御基板３４上に設けている。なお、本実施形態において第２実施形態と同様の構成部品については、第２実施形態に係る図中の符号と同じ符号を付すことで、その説明を援用する。
【０１０５】
より具体的に説明すると、図１３に示すように、遊技用ＣＰＵ３４ｅおよびＲＡＭ３４ｄを１つのＩＣチップ（遊技用／発射用Ｂ１チップ）Ｃ４で構成し、遊技用ＲＯＭ３４ｂを遊技用／発射用Ｂ１チップＣ４とは別のＩＣチップで構成している。また、払出用ＣＰＵ３４ｆおよびＲＡＭ３４ｄを１つのＩＣチップ（払出用Ｂ１チップ）Ｃ５で構成し、払出用ＲＯＭ３４ｃを払出用Ｂ１チップＣ５とは別のＩＣチップで構成している。
【０１０６】
なお、図１２では1つのＲＡＭ３４ｄに遊技制御領域Ａ１と払出制御領域Ａ２を設定しており、図１３では、遊技制御領域Ａ１に相当するＲＡＭを遊技用／発射用Ｂ１チップＣ４に設け、払出制御領域Ａ２に相当するＲＡＭを払出用Ｂ１チップＣ５に設けるように構成しており、本実施形態では、これら図１２および図１３のいずれの構成を採用してもよい。
【０１０７】
以下、図１３に示す構成を例に説明すると、プリペイドカードユニット１３から遊技制御基板３４に送信される球貸要求信号は、払出用Ｂ１チップＣ５内の払出用ＣＰＵ３４ｆに入力され、同チップＣ５内のＲＡＭと払出用ＲＯＭ３４ｃとを使って、遊技球の貸し出しに関する払出制御を実行する。
【０１０８】
また、始動口２７、大入賞口３１およびその特定領域内（Ｖ入賞口）等、各種入賞口に入賞したときに各検出スイッチから遊技制御基板３４に入力した検出信号は、払出用Ｂ１チップＣ５内の払出用ＣＰＵ３４ｆに入力され、同チップＣ５内のＲＡＭと払出用ＲＯＭ３４ｃを使って、遊技球の賞球に関する払出制御を実行する。
【０１０９】
また、始動口２７、大入賞口３１およびその特定領域内（Ｖ入賞口）等、各種入賞口に入賞したときに各検出スイッチから遊技制御基板３４に入力した検出信号は、遊技用Ｂ１チップＣ４内の遊技用ＣＰＵ３４ｅに入力され、同チップＣ４内のＲＡＭと遊技用ＲＯＭの遊技制御領域Ａ４を使って、遊技の進行を制御する遊技制御を実行する。
【０１１０】
また、回動リング２１の回動量、発射停止スイッチおよびタッチスイッチ等の検出信号は、遊技用Ｂ１チップＣ４内の遊技用ＣＰＵ３４ｅに入力され、遊技用ＣＰＵ３４ｅは、遊技制御を実行するとともに、発射制御プログラムおよび前記検出信号に基づく発射制御をも実行する。
【０１１１】
（第４実施形態）
上記第３実施形態では、遊技球の発射に関する発射制御を遊技用ＣＰＵ３４ｅで実行しているが、本実施形態では、図１４に示すように遊技用ＣＰＵ３４ｅとは別の発射用ＣＰＵ３４ｇを遊技制御基板３４上に設けている。なお、本実施形態において第３実施形態と同様の構成部品については、第３実施形態に係る図中の符号と同じ符号を付すことで、その説明を援用する。
【０１１２】
より具体的に説明すると、図１４に示すように、遊技用ＣＰＵ３４ｅおよびＲＡＭ３４ｄを１つのＩＣチップ（遊技用Ｂ１チップ）Ｃ４で構成し、遊技用ＲＯＭ３４ｂを遊技用Ｂ１チップＣ４とは別のＩＣチップで構成している。また、払出用ＣＰＵ３４ｆおよびＲＡＭ３４ｄを１つのＩＣチップ（払出用Ｂ１チップ）Ｃ５で構成し、払出用ＲＯＭ３４ｃを払出用Ｂ１チップＣ５とは別のＩＣチップで構成している。そして、発射用ＣＰＵ３４ｇおよびＲＡＭ３４ｄを１つのＩＣチップ（発射用Ｂ１チップ）Ｃ６で構成している。また、遊技用ＲＯＭ３４ｂには、遊技制御領域Ａ４と発射制御領域Ａ５とが設定されている。
【０１１３】
なお、図１４では1つのＲＡＭ３４ｄに遊技制御領域Ａ１と払出制御領域Ａ２を設定しており、図１５では、遊技制御領域Ａ１に相当するＲＡＭを遊技用Ｂ１チップＣ４に設け、払出制御領域Ａ２に相当するＲＡＭを払出用Ｂ１チップＣ５に設けるように構成しており、本実施形態では、これら図１４および図１５のいずれの構成を採用してもよい。
【０１１４】
以下、図１５に示す構成を例に説明すると、プリペイドカードユニット１３から遊技制御基板３４に送信される球貸要求信号は、払出用Ｂ１チップＣ５内の払出用ＣＰＵ３４ｆに入力され、同チップＣ５内のＲＡＭと払出用ＲＯＭ３４ｃとを使って、遊技球の貸し出しに関する払出制御を実行する。
【０１１５】
また、始動口２７、大入賞口３１およびその特定領域内（Ｖ入賞口）等、各種入賞口に入賞したときに各検出スイッチから遊技制御基板３４に入力した検出信号は、払出用Ｂ１チップＣ５内の払出用ＣＰＵ３４ｆに入力され、同チップＣ５内のＲＡＭと払出用ＲＯＭ３４ｃを使って、遊技球の賞球に関する払出制御を実行する。
【０１１６】
また、始動口２７、大入賞口３１およびその特定領域内（Ｖ入賞口）等、各種入賞口に入賞したときに各検出スイッチから遊技制御基板３４に入力した検出信号は、遊技用Ｂ１チップＣ４内の遊技用ＣＰＵ３４ｅに入力され、同チップＣ４内のＲＡＭと遊技用ＲＯＭ３４ｂの遊技制御領域Ａ４を使って、遊技の進行を制御する遊技制御を実行する。
【０１１７】
また、回動リング２１の回動量、発射停止スイッチおよびタッチスイッチ等の検出信号は、発射用Ｂ１チップＣ６内の発射用ＣＰＵ３４ｇに入力され、発射用ＣＰＵ３４ｇは、発射制御プログラムおよび前記検出信号に基づく発射制御を実行する。
【０１１８】
（第４実施形態の変形例）
上記第４実施形態では、図１５に示すように、各Ｂ１チップＣ４，Ｃ５，Ｃ６内にＲＡＭ３４ｄを内蔵しているが、第４実施形態の変形例として、ＲＡＭ３４ｄを各Ｂ１チップＣ４，Ｃ５，Ｃ６とは別のＩＣチップで構成するようにしてもよい。
【０１１９】
また、上記第４実施形態では、遊技用ＲＯＭ３４ｂおよび払出用ＲＯＭ３４ｃの各々を、遊技用Ｂ１チップＣ４、払出用Ｂ１チップＣ５および発射用Ｂ１チップＣ６とは別のＩＣチップで構成しているが、図１５に示す第４実施形態の変形例として、図１１に示す第２実施形態の変形例と同様の構成にしてもよい。すなわち、図１５に示す遊技用ＲＯＭ３４ｂの遊技制御領域Ａ４、遊技用ＣＰＵ３４ｅおよびＲＡＭを、図１６に示す遊技用Ｂ２チップＣ２で構成し、図１５に示す払出用ＲＯＭ３４ｃ、払出用ＣＰＵ３４ｆおよびＲＡＭを、図１６に示す払出用Ｂ２チップＣ３で構成し、図１５に示す遊技用ＲＯＭ３４ｂの発射制御領域Ａ５、発射用ＣＰＵ３４ｇおよびＲＡＭを、図１６に示す発射用Ｂ２チップＣ７で構成する。
【０１２０】
（他の実施形態）
上記各実施形態では、ＲＡＭ３４ｄとＣＰＵ３４ａ，３４ｅとを１つのＩＣチップにて統合しているが、本発明の実施にあたり、ＲＡＭ３４ｄとＣＰＵとを別々のＩＣチップで構成するようにしてもよい。また、上記第１〜第３実施形態では、ＲＡＭ３４ｄに、遊技制御領域Ａ１、払出制御領域Ａ２および発射制御領域Ａ３を設定しているが、本発明の実施にあたり、遊技制御回路、払出制御回路および発射制御回路の各々に、各制御領域Ａ１，Ａ２，Ａ３に相当する単体のＩＣチップを設けるようにしてもよい。
【図面の簡単な説明】
【０１２１】
【図１】本発明の第１実施形態に係るパチンコ機１０の正面図である。
【図２】パチンコ機１０を裏側から見た裏面図である。
【図３】パチンコ機１０の電気的構成を示すブロック図である。
【図４】遊技制御基板３４の模式図である。
【図５】遊技制御基板３４および基板ケース３４Ｐ，３４Ｑを示す分解斜視図である。
【図６】遊技制御基板３４の「メインルーチン」で実行される処理を示すフローチャートである。
【図７】第１実施形態の変形例に係るパチンコ機１０の、遊技制御基板３４の模式図である。
【図８】本発明の第２実施形態に係るパチンコ機１０を裏側から見た裏面図である。
【図９】第２実施形態に係るパチンコ機１０の電気的構成を示すブロック図である。
【図１０】第２実施形態に係るパチンコ機１０の、遊技制御基板３４の模式図である。
【図１１】第２実施形態の変形例に係るパチンコ機１０の、遊技制御基板３４の模式図である。
【図１２】本発明の第３実施形態に係るパチンコ機１０の、電気的構成を示すブロック図である。
【図１３】第３実施形態に係るパチンコ機１０の、遊技制御基板３４の模式図である。
【図１４】本発明の第４実施形態に係るパチンコ機１０の、電気的構成を示すブロック図である。
【図１５】第４実施形態に係るパチンコ機１０の、遊技制御基板３４の模式図である。
【図１６】第４実施形態の変形例に係るパチンコ機１０の、遊技制御基板３４の模式図である。
【符号の説明】
【０１２２】
１０…パチンコ機（弾球遊技機）    ３４…遊技制御基板
３４ａ…共通ＣＰＵ（共通中央演算装置）
３４ｂ…遊技用ＲＯＭ（遊技用不揮発性メモリ）
３４ｃ…払出用ＲＯＭ（払出用不揮発性メモリ）
３４ｄ…ＲＡＭ（遊技用揮発性メモリ，払出用揮発性メモリ）
３４ｅ…遊技用ＣＰＵ    ３４ｆ…払出用ＣＰＵ    ３４ｇ…発射用ＣＰＵ
３４Ｐ…ケース本体（基板ケース）    ３４Ｑ…蓋部材（基板ケース）
Ａ１…ＲＡＭ３４ｄの遊技制御領域    Ａ２…ＲＡＭ３４ｄの払出制御領域
Ａ３…ＲＡＭ３４ｄの発射制御領域    Ａ４…ＲＯＭ３４ｂの遊技制御領域
Ａ５…ＲＯＭ３４ｂの発射制御領域    Ｃ１…共通Ｂ１チップ
Ｃ２…遊技用Ｂ２チップ    Ｃ３…払出用Ｂ２チップ    Ｃ４…遊技用Ｂ１チップ
Ｃ５…払出用Ｂ１チップ    Ｃ６…発射用Ｂ１チップ    Ｃ７…遊技用Ｂ２チップ
【図１】
2005160652.tif 000003
【図２】
2005160652.tif 000004
【図３】
2005160652.tif 000005
【図４】
2005160652.tif 000006
【図５】
2005160652.tif 000007
【図６】
2005160652.tif 000008
【図７】
2005160652.tif 000009
【図８】
2005160652.tif 000010
【図９】
2005160652.tif 000011
【図１０】
2005160652.tif 000012
【図１１】
2005160652.tif 000013
【図１２】
2005160652.tif 000014
【図１３】
2005160652.tif 000015
【図１４】
2005160652.tif 000016
【図１５】
2005160652.tif 000017
【図１６】
2005160652.tif 000018