(57)【要約】【課題】  ＳＯＩ領域と非ＳＯＩ領域との間に段差がない、健全な部分ＳＯＩ構造をＳＩＭＯＸ法で工業的に製造する方法を提供する。【解決手段】  シリコン単結晶からなる半導体基板の表面にイオン注入に対するマスクを形成するための保護膜を形成する工程と、前記保護膜に開口部を形成し、所定のパターン付きマスクとする工程と、前記半導体基板の表面から酸素イオンを注入する工程と、前記半導体基板を熱処理して前記半導体基板の内部に埋込み酸化膜を形成する工程とを含むＳＯＩ基板の製造方法であって、前記埋込み酸化膜を形成する熱処理工程を、少なくとも２回以上に分けて行い、かつ、少なくとも１回以上は前記保護膜を除去せずに熱処理を行うことを特徴とするＳＯＩ基板の製造方法。【選択図】図１
2005268510.tif 000002
【特許請求の範囲】
【請求項１】
シリコン単結晶からなる半導体基板の表面にイオン注入に対するマスクを形成するための保護膜を形成する工程と、前記保護膜に開口部を形成し、所定のパターン付きマスクとする工程と、前記半導体基板の表面から酸素イオンを注入する工程と、前記半導体基板を熱処理して前記半導体基板の内部に埋込み酸化膜を形成する工程とを含むＳＯＩ基板の製造方法であって、前記埋込み酸化膜を形成する熱処理工程を、少なくとも２回以上に分けて行い、かつ、少なくとも１回以上は前記保護膜を除去せずに熱処理を行うことを特徴とするＳＯＩ基板の製造方法。
【請求項２】
前記熱処理の工程において、熱処理温度１２５０℃以上、熱処理時の酸素流量比２０％以上、処理時間３０分以上の熱処理工程を含む請求項１に記載のＳＯＩ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＩＭＯＸ  （Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ  ）技術により作製されたＳＯＩ  （Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ  ）構造素子とバルク構造素子とが混載されたＳＯＩ  基板の製造方法に関するものである。
【背景技術】
【０００２】
従来、この種のＳＯＩ基板の製造方法としては、図２に示すように、半導体基板１の表面に、保護膜２を形成し（図２（Ａ））、その保護膜２にリソグラフィーによって形成した開口部３（図２（Ｂ））から酸素イオン４を基板表面から注入し（図２（Ｃ））、所定の洗浄処理を実施し、高温熱処理を施すことによって埋め込み酸化膜５を形成させる（図２（Ｄ）および（Ｅ））、ＳＯＩおよびバルク混載半導体基板の製造方法が開示されている（非特許文献１、特許文献１および特許文献２）。これらのＳＯＩ基板の製造方法では、薄膜ＳＯＩ構造およびバルク構造とが混載された半導体基板の製造が可能であり、薄膜ＳＯＩ構造素子および厚いフィールドＥＳＤ保護素子や高電圧Ｉ／Ｏバッファ回路などのバルク構造素子とを、同一基板上に配置することができる。
【０００３】
しかしながら、これら従来から提案されているＳＯＩ基板の製造方法では、ＳＯＩ領域と非ＳＯＩ領域（バルク構造領域）との間に段差が生じてしまう（図３参照）という問題点があった。許容される段差は、目的とする集積回路の回路パターン寸法に依存するが、現時点ではおよそ２００ｎｍ程度以下と言われており、さらに許容される段差の値は小さくなることが知られている。従来から開示されているＳＯＩ基板の製造方法の内、熱処理前の洗浄処理工程については、保護膜を除去する場合（非特許文献１）と、除去しない場合（特許文献１および特許文献２）とが開示されているが、何れの場合においても、従来のＳＯＩ基板の製造方法では、許容される段差を実現することが難しく、また、集積化が進み、回路パターンの寸法が小さくなることで、さらに許容段差が小さくなっていくと、従来のＳＯＩ基板の製造方法では許容値以下の段差とすることは極めて困難である。
【特許文献１】特開２００１−３０８０２５号公報
【特許文献２】特開２００１−３０８１７２号公報、図２参照
【非特許文献１】Ｈ．Ｌ．Ｈｏ  ｅｔ  ａｌ．，  ＩＥＤＭ  Ｔｅｃｈ．  Ｄｉｇ．  Ｃａｔ．  Ｎｏ．  ０１ＣＨ３７２２４，２００１：２２．３．１−４
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、本発明の目的は、このような段差を小さくし、許容される段差を有するＳＯＩ基板の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
上記諸目的は、下記（１）〜（２）により達成される。
【０００６】
（１）  シリコン単結晶からなる半導体基板の表面にイオン注入に対するマスクを形成するための保護膜を形成する工程と、前記保護膜に開口部を形成し、所定のパターン付きマスクとする工程と、前記半導体基板の表面から酸素イオンを注入する工程と、前記半導体基板を熱処理して前記半導体基板の内部に埋込み酸化膜を形成する工程とを含むＳＯＩ基板の製造方法であって、前記埋込み酸化膜を形成する熱処理工程を、少なくとも２回以上に分けて行い、かつ、少なくとも１回以上は前記保護膜を除去せずに熱処理を行うことを特徴とするＳＯＩ基板の製造方法。
【０００７】
（２）  前記熱処理の工程において、熱処理温度１２５０℃以上、熱処理時の酸素流量比２０％以上、処理時間３０分以上の熱処理工程を含む請求項１に記載のＳＯＩ基板の製造方法。
【発明の効果】
【０００８】
前記（１）に記載されたＳＯＩ基板の製造方法では、埋め込み酸化膜を形成する熱処理工程を２回以上に分けるため、前記保護膜を除去しないまま行う熱処理と、前記保護膜を除去して行う熱処理との両方を行うことが可能であり、よって、ＳＯＩ領域と非ＳＯＩ領域（バルク構造領域）との間に生じる段差を低減することが可能である。
【０００９】
また、前記（２）に記載されたＳＯＩ基板の製造方法では、さらにＳＯＩ領域と非ＳＯＩ領域（バルク構造領域）との間に生じる段差を低減することが可能である（表１参照）。
【００１０】
このように、本発明は、上記の方法によるＳＯＩ基板の製造方法であって、ＳＯＩ領域と非ＳＯＩ領域（バルク構造領域）との間に生じる段差が低減されたことを特徴とするＳＯＩ基板の製造方法を提供する。
【発明を実施するための最良の形態】
【００１１】
以下に、本発明の実施の形態を、図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
【００１２】
ここで、図１は本発明によるＳＯＩ基板の製造工程の一例を示すフロー図である。以下、保護膜を熱酸化膜とした場合について説明する。
【００１３】
図１において、シリコン単結晶からなる半導体基板１１の表面にイオン注入に対するマスクを形成するための保護膜１２である酸化膜を熱酸化によって形成する（図１（Ａ））。前記保護膜１２にリソグラフィー技術によって所定のパターンを持ったマスクを形成するために開口部１３を形成する（図１（Ｂ））。前記半導体基板１１の表面から酸素イオン１４を注入し（図１（Ｃ））、前記半導体基板１１を熱処理して前記半導体基板１１の内部に埋込み酸化膜１５を形成する（図１（Ｄ）、（Ｅ））。このとき、熱処理工程としては、まず、保護膜１２を除去せずに熱処理を実施し（図１（Ｄ））、その後、保護膜１２と熱処理により形成された熱酸化膜１６を希フッ酸洗浄により除去し、さらに熱処理を行う（図１（Ｅ））。熱処理後、熱酸化膜１７を除去する（図１（Ｆ））。
【００１４】
このとき、開口部１３は異方性エッチングにより形成し、基板に対して端部が垂直に近い角度で形成されたマスクとすることが好ましい。
【００１５】
保護膜としては酸素イオンを遮蔽するものであればよく、シリコンの場合、熱酸化膜やＣＶＤ酸化膜、ＣＶＤ窒化膜などを用いることが可能である。
【００１６】
ＳＩＭＯＸ法によるＳＯＩ基板の場合、加速エネルギーを、例えば１８０ｋｅＶで、ドーズ量を、例えば４×１０１７ａｔｏｍｓ／ｃｍ２で酸素イオンを注入し、所定の深さに高濃度酸素イオン注入層を形成し、熱処理温度を、例えば１３５０℃とし、アルゴンに、例えば０．５％濃度の酸素を添加した雰囲気ガス中で、例えば、４時間熱処理した後、酸素濃度を、例えば７０％としてさらに、例えば、４時間熱処理を行なう、といった工程で製造される。この場合、本発明では、例えば、まず、熱処理温度を１３５０℃とし、アルゴンに０．５％濃度の酸素を添加した雰囲気ガス中で４時間熱処理した後、熱処理炉より基板を取り出す。これを希フッ酸に浸漬し、保護膜である熱酸化膜と、さらに熱処理で形成された熱酸化膜を除去し、引き続き、熱処理温度を１３５０℃とし、アルゴンに７０％濃度の酸素を添加して４時間熱処理を行なう。しかしながら、ＳＩＭＯＸ基板の製造条件については、特にこれに限定されるものではない。
【００１７】
ＳＯＩ領域の、埋め込み酸化膜上のＳｉ層の厚さを制御するために、さらに、８００〜１２５０℃でドライ雰囲気またはウェット雰囲気での熱酸化を行うことや、水酸化カリウム水溶液やアンモニアと過酸化水素の混合水溶液などでのエッチングを行うことも可能である。
【実施例】
【００１８】
以下、実施例で本発明を具体的に説明する。
【００１９】
実施例１〜５および比較例１〜２
チョクラルスキー法によりボロンドープ単結晶シリコンを育成し、（００１）面が基板主表面となる口径２００ｍｍのウェハを用意した。このウェハに１μｍ厚の熱酸化膜を形成し、リアクティブイオンエッチングによりシリコン表面が露出するように開口部を形成し、イオン注入に対するマスクを形成した。次に、酸素イオン注入を基板温度５５０℃、加速電圧１８０ｋｅＶ、注入ドーズ量４×１０１７ｃｍ−２にて行った。これらのウェハを熱処理炉に投入し、表１に示す手順・条件で、熱処理および保護膜除去を行った。同時に、従来技術を用いたＳＯＩ基板の製造も実施した。
【００２０】
作製されたＳＯＩ基板は表面酸化層をフッ酸で除去した後、ＡＦＭ（原子間力顕微鏡）を用いて、ＳＯＩ／バルク境界の段差を観察した。観察結果を表１にまとめる。
【００２１】
【表１】
2005268510.tif 000003
【図面の簡単な説明】
【００２２】
【図１】本発明によるＳＯＩ基板の製造工程の特徴を示すフロー図。
【図２】従来技術によるＳＯＩ基板の製造工程の特徴を示すフロー図。
【図３】従来技術により生じるＳＯＩ／バルク領域の間の段差を示す模式図。
【符号の説明】
【００２３】
１，１１・・・半導体基板、
２，１２・・・保護膜、
３，１３・・・開口部、
４，１４・・・酸素イオン、
５，１５・・・埋め込み酸化膜、
６，１６、１７・・・熱酸化膜、
７・・・段差。
【図１】
2005268510.tif 000004
【図２】
2005268510.tif 000005
【図３】
2005268510.tif 000006