(57)【要約】【課題】絶縁ゲート構造を有する半導体装置を製造する際に、少ない工程数で、ゲート絶縁膜形成領域の表面を平坦化するとともに、制御性よくトレンチ角部を丸めること。【解決手段】トレンチ形成後、ゲート絶縁膜を形成する前に、９８０〜１１５０℃のアニール温度で、そのアニール温度Ｔに対して水素の割合が１．３×１０-18ｅｘｐ（０．０４３Ｔ）％以下である水素ガスと希ガスの混合ガス雰囲気でアニール処理し、トレンチ側壁を平坦化するとともに、トレンチ角部を曲率が０．００３ｎｍ-1以下となるように丸める。また、９８０〜１０４０℃のアニール温度で、そのアニール温度Ｔに対して水素の割合が６．１１×１０-14ｅｘｐ（０．０３３７Ｔ）％以上となる水素ガスと希ガスの混合ガス雰囲気でアニール処理し、トレンチ側壁を平坦化するが、トレンチ角部を丸めずにその曲率を０．００６ｎｍ-1以上とする。【選択図】        図７
2005142549.tif 000002
【特許請求の範囲】
【請求項１】
半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、
前記半導体の表面に前記ゲート絶縁膜を形成する前に、９８０℃以上１１５０℃以下のアニール温度で、当該アニール温度Ｔに対して水素の割合が１．３×１０-18ｅｘｐ（０．０４３Ｔ）％以下となる水素ガスと希ガスの混合ガス雰囲気で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化するとともに、前記半導体表面の凸状または凹状の角部を丸めることを特徴とする半導体装置の製造方法。
【請求項２】
半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、
前記半導体の表面に前記ゲート絶縁膜を形成する前に、９８０℃以上１１５０℃以下のアニール温度で、当該アニール温度Ｔに対して圧力が１．０×１０-17ｅｘｐ（０．０４３Ｔ）Ｔｏｒｒ以下となる水素ガス雰囲気で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化するとともに、前記半導体表面の凸状または凹状の角部を丸めることを特徴とする半導体装置の製造方法。
【請求項３】
半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、
前記半導体の表面に前記ゲート絶縁膜を形成する前に、水素の割合が０％よりも大きく、かつ１００％未満となる水素ガスと希ガスの混合ガス雰囲気で、当該水素の割合Ｒに対して２３ｌｎ（Ｒ／１．３×１０-18）℃以上のアニール温度で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化するとともに、前記半導体表面の凸状または凹状の角部を丸めることを特徴とする半導体装置の製造方法。
【請求項４】
半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、
前記半導体の表面に前記ゲート絶縁膜を形成する前に、圧力が０Ｔｏｒｒよりも大きく、かつ７６０Ｔｏｒｒ以下の水素ガス雰囲気で、当該圧力Ｐに対して２３ｌｎ（Ｐ／１．０×１０-17）℃以上のアニール温度で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化するとともに、前記半導体表面の凸状または凹状の角部を丸めることを特徴とする半導体装置の製造方法。
【請求項５】
半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、
前記半導体の表面に前記ゲート絶縁膜を形成する前に、９８０℃以上１０４０℃以下のアニール温度で、当該アニール温度Ｔに対して水素の割合が６．１１×１０-14ｅｘｐ（０．０３３７Ｔ）％以上となる水素ガスと希ガスの混合ガス雰囲気で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化することを特徴とする半導体装置の製造方法。
【請求項６】
半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、
前記半導体の表面に前記ゲート絶縁膜を形成する前に、９８０℃以上１０４０℃以下のアニール温度で、当該アニール温度Ｔに対して圧力が４．６４×１０-13ｅｘｐ（０．０３３７Ｔ）Ｔｏｒｒ以上となる水素ガス雰囲気で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化することを特徴とする半導体装置の製造方法。
【請求項７】
半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、
前記半導体の表面に前記ゲート絶縁膜を形成する前に、水素の割合が３０％以上１００％未満となる水素ガスと希ガスの混合ガス雰囲気で、当該水素の割合Ｒに対して２９．７ｌｎ（Ｒ／６．１１×１０-14）℃以下のアニール温度で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化することを特徴とする半導体装置の製造方法。
【請求項８】
半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、
前記半導体の表面に前記ゲート絶縁膜を形成する前に、圧力が２２８Ｔｏｒｒ以上７６０Ｔｏｒｒ以下の水素ガス雰囲気で、当該圧力Ｐに対して２９．７ｌｎ（Ｐ／４．６４×１０-13）℃以下のアニール温度で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化することを特徴とする半導体装置の製造方法。
【請求項９】
前記混合ガス雰囲気における水素ガス成分と希ガス成分以外の不純物ガスの全量が５０ｐｐｂ以下であることを特徴とする請求項１、３、５または７に記載の半導体装置の製造方法。
【請求項１０】
前記水素ガス雰囲気における水素ガス成分以外の不純物ガスの全量が５０ｐｐｂ以下であることを特徴とする請求項２、４、６または８に記載の半導体装置の製造方法。
【請求項１１】
アニール時の処理圧力が１０Ｔｏｒｒ以上７６０Ｔｏｒｒ以下であることを特徴とする請求項１〜１０のいずれか一つに記載の半導体装置の製造方法。
【請求項１２】
アニール時の処理圧力が常圧であることを特徴とする請求項１、３、５または７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、絶縁ゲート構造を有する半導体装置の製造方法に関し、特にゲート絶縁膜の形成前に半導体のゲート絶縁膜形成領域の表面を平坦化する技術に関する。また、半導体基板にトレンチを形成し、そのトレンチ内にゲート絶縁膜を形成する前に、トレンチ側壁を平坦化するとともにトレンチ角部を丸める技術に関する。
【背景技術】
【０００２】
近年、素子密度を向上させて半導体装置の高集積化を図るため、半導体基板にトレンチを形成し、そのトレンチを利用してキャパシタや素子分離領域や絶縁ゲート型電界効果トランジスタなどを作製する技術（トレンチキャパシタ技術、トレンチ素子分離技術、ＵＭＯＳＦＥＴ技術など）が実用化されている。図１１〜図１７は、従来のトレンチ内にゲート絶縁膜が形成された構造を有する半導体装置（以下、トレンチＭＯＳ型半導体装置とする）の製造途中の状態を順に示す断面図である。
【０００３】
図１１〜図１７に示すように、従来は、まず半導体基板１の表面に酸化膜２を形成する（図１１）。そして、フォトリソグラフィ技術およびエッチングにより、酸化膜２の一部を除去してトレンチ形成領域を開口させる（図１２）。ついで、残った酸化膜２をマスクとして異方性エッチングをおこない、トレンチ３を形成する（図１３）。形成されたトレンチの側壁には、側壁保護膜としてポリマー４が付着している。このポリマー４をフッ酸（ＨＦ）系のエッチング液を用いて取り除く。ついで、酸化膜２を残したまま、等方性のエッチングをおこなう。これによって、トレンチ３の下側の角部５ａ，５ｂが丸まる（図１４）。
【０００４】
ついで、１０００℃以上の高温で厚い犠牲酸化膜を形成する。そして、犠牲酸化膜と基板表面に残る酸化膜２を除去する（図１５）。これによって、トレンチエッチングによるダメージが除去されるとともに、トレンチ３の上側の角部５ｃ，５ｄが丸まる。また、ゲート絶縁膜形成領域６となるトレンチ側壁もある程度平坦化される。その後、基板表面およびトレンチ内にゲート絶縁膜７を形成する（図１６）。そして、トレンチ内をポリシリコンなどのゲート電極８で埋める（図１７）。その後、図示しないが、ソースの形成等をおこなうことにより、トレンチＭＯＳ型半導体装置が完成する。
【０００５】
ところで、トレンチ角部を丸めたり、トレンチ側壁を平坦化する技術として、ゲート絶縁膜の形成前に水素雰囲気でアニール処理をおこなう技術がある。この水素アニール処理により、半導体基板のゲート絶縁膜形成領域の表面に存在する自然酸化膜やケミカル酸化膜が取り除かれる。それによって、半導体構成原子（シリコン原子など）の表面拡散が起こり、ゲート絶縁膜形成領域の表面が平坦化する。また、半導体構成原子の表面拡散により、トレンチ角部が丸まる。ここで、ゲート絶縁膜の信頼性を確保するためには、トレンチ角部の曲率半径がゲート絶縁膜の厚みの６倍以上であるのが有効であるとの報告がある（たとえば、非特許文献１参照。）。
【０００６】
【非特許文献１】ケイ・ヤマベ（Ｋ．  Ｙａｍａｂｅ）、外１名、「ノンプレーナ  オキサイデーション  アンド  リダクション  オブ  オキサイド  リーケージ  カレント  アット  シリコン  コーナ  バイ  ラウンディングオフ  オキサイデーション（Ｎｏｎｐｌａｎａｒ  Ｏｘｉｄａｔｉｏｎ  ａｎｄ  Ｒｅｄｕｃｔｉｏｎ  ｏｆ  Ｏｘｉｄｅ  Ｌｅａｋａｇｅ  Ｃｕｒｒｅｎｔｓ  ａｔ  Ｓｉｌｉｃｏｎ  Ｃｏｒｎｅｒｓ  ｂｙ  Ｒｏｕｎｄｉｎｇ−ｏｆｆ  Ｏｘｉｄａｔｉｏｎ）」、アイ・トリプル・イー  トランザクション  オン  エレクトロン  デバイシズ（ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ）、（米国）、１９８７年、第ＥＤ−３４巻、第８号、ｐ．１６８１−１６８７
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した従来の製造方法では、基板表面を酸化膜で覆った状態で等方性エッチングをおこなうため、この等方性エッチングでは上側のトレンチ角部５ｃ，５ｄを十分に丸めることができない。そのため、等方性エッチングで下側のトレンチ角部５ａ，５ｂを丸めた後に、犠牲酸化膜を厚く形成して除去することにより上側のトレンチ角部５ｃ，５ｄを丸めるというように２段階の丸め処理が必要であり、工程数が多いという問題点がある。
【０００８】
また、上述した従来の製造方法では、側壁保護膜を除去した後に等方性エッチングをおこなうことによって、トレンチの幅が広がる。このとき、側壁保護膜を除去する際の酸化膜マスクの後退量のばらつきに応じて、トレンチ幅の広がり量にばらつきが生じてしまう。その結果、最終的なトレンチの開口幅にばらつきが生じることになり、後工程で使用するマスクの位置合わせ精度の低下や微細化の点で好ましくないという問題点もある。
【０００９】
さらに、トレンチ側壁の平坦度が充分でないため、ゲートリーク電流がプレーナ構造の半導体装置に比べて大きいという問題点や、ゲート耐圧が不充分であるという問題点もある。また、従来の水素アニール技術では、半導体構成原子の表面拡散を制御するのが困難であるため、トレンチ角部の丸まり形状がウェーハ面内でばらついたり、ウェーハ間でばらついたりするという問題点がある。
【００１０】
この発明は、上述した従来技術による問題点を解消するため、少ない工程数で、ゲート絶縁膜形成領域の表面を平坦化するとともに、制御性よくトレンチ角部を丸めることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置の製造方法は、半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、前記半導体の表面に前記ゲート絶縁膜を形成する前に、９８０℃以上１１５０℃以下のアニール温度で、当該アニール温度Ｔに対して水素の割合（容量％）が１．３×１０-18ｅｘｐ（０．０４３Ｔ）％以下となる水素ガスと希ガスの混合ガス雰囲気で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化するとともに、前記半導体表面の凸状または凹状の角部を丸めることを特徴とする。
【００１２】
また、請求項２の発明にかかる半導体装置の製造方法は、半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、前記半導体の表面に前記ゲート絶縁膜を形成する前に、９８０℃以上１１５０℃以下のアニール温度で、当該アニール温度Ｔに対して圧力が１．０×１０-17ｅｘｐ（０．０４３Ｔ）Ｔｏｒｒ以下となる水素ガス雰囲気で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化するとともに、前記半導体表面の凸状または凹状の角部を丸めることを特徴とする。
【００１３】
また、請求項３の発明にかかる半導体装置の製造方法は、半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、前記半導体の表面に前記ゲート絶縁膜を形成する前に、水素の割合が０％よりも大きく、かつ１００％未満となる水素ガスと希ガスの混合ガス雰囲気で、当該水素の割合Ｒに対して２３ｌｎ（Ｒ／１．３×１０-18）℃以上のアニール温度で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化するとともに、前記半導体表面の凸状または凹状の角部を丸めることを特徴とする。
【００１４】
また、請求項４の発明にかかる半導体装置の製造方法は、半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、前記半導体の表面に前記ゲート絶縁膜を形成する前に、圧力が０Ｔｏｒｒよりも大きく、かつ７６０Ｔｏｒｒ以下の水素ガス雰囲気で、当該圧力Ｐに対して２３ｌｎ（Ｐ／１．０×１０-17）℃以上のアニール温度で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化するとともに、前記半導体表面の凸状または凹状の角部を丸めることを特徴とする。
【００１５】
上述した請求項１〜４の発明によれば、アニール処理時の半導体構成原子のマイグレーションにより、半導体のゲート絶縁膜形成領域の表面が原子レベルで平坦化するとともに、半導体表面の凸状または凹状の角部が０．００３ｎｍ-1以下の曲率で丸まり、角部の曲率半径がゲート絶縁膜の厚みの６倍以上となる。
【００１６】
また、請求項５の発明にかかる半導体装置の製造方法は、半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、前記半導体の表面に前記ゲート絶縁膜を形成する前に、９８０℃以上１０４０℃以下のアニール温度で、当該アニール温度Ｔに対して水素の割合が６．１１×１０-14ｅｘｐ（０．０３３７Ｔ）％以上となる水素ガスと希ガスの混合ガス雰囲気で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化することを特徴とする。
【００１７】
また、請求項６の発明にかかる半導体装置の製造方法は、半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、前記半導体の表面に前記ゲート絶縁膜を形成する前に、９８０℃以上１０４０℃以下のアニール温度で、当該アニール温度Ｔに対して圧力が４．６４×１０-13ｅｘｐ（０．０３３７Ｔ）Ｔｏｒｒ以上となる水素ガス雰囲気で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化することを特徴とする。
【００１８】
また、請求項７の発明にかかる半導体装置の製造方法は、半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、前記半導体の表面に前記ゲート絶縁膜を形成する前に、水素の割合が３０％以上１００％未満となる水素ガスと希ガスの混合ガス雰囲気で、当該水素の割合Ｒに対して２９．７ｌｎ（Ｒ／６．１１×１０-14）℃以下のアニール温度で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化することを特徴とする。
【００１９】
また、請求項８の発明にかかる半導体装置の製造方法は、半導体とゲート電極との間で前記半導体に接してゲート絶縁膜が設けられた絶縁ゲート構造を有する半導体装置を製造するにあたり、前記半導体の表面に前記ゲート絶縁膜を形成する前に、圧力が２２８Ｔｏｒｒ以上７６０Ｔｏｒｒ以下の水素ガス雰囲気で、当該圧力Ｐに対して２９．７ｌｎ（Ｐ／４．６４×１０-13）℃以下のアニール温度で前記半導体をアニール処理し、前記半導体のゲート絶縁膜形成領域の表面を平坦化することを特徴とする。
【００２０】
上述した請求項５〜８の発明によれば、半導体表面の凸状または凹状の角部が０．００６ｎｍ-1以上の曲率となるので、角部は丸まらないが、アニール処理時の半導体構成原子のマイグレーションにより、半導体のゲート絶縁膜形成領域の表面が原子レベルで平坦化する。
【００２１】
また、請求項９の発明にかかる半導体装置の製造方法は、請求項１、３、５または７に記載の発明において、前記混合ガス雰囲気における水素ガス成分と希ガス成分以外の不純物ガスの全量が５０ｐｐｂ以下であることを特徴とする。
【００２２】
また、請求項１０の発明にかかる半導体装置の製造方法は、請求項２、４、６または８に記載の発明において、前記水素ガス雰囲気における水素ガス成分以外の不純物ガスの全量が５０ｐｐｂ以下であることを特徴とする。
【００２３】
上述した請求項９または１０の発明によれば、アニール処理後に荒れのない半導体表面が得られる。また、半導体構成原子の表面拡散の制御性がよく、歩留りの改善を図ることができる。それに対して、アニール雰囲気ガス中に５０ｐｐｂを超える酸素や窒素や水分などの不純物ガスが含まれていると、半導体表面に荒れが生じたり、半導体構成原子の表面拡散の制御性が悪くなって、角部を丸めた形状の再現性が乏しくなり、歩留りが低下するなどの不都合が生じる。
【００２４】
また、請求項１１の発明にかかる半導体装置の製造方法は、請求項１〜１０のいずれか一つに記載の発明において、アニール時の処理圧力が１０Ｔｏｒｒ以上７６０Ｔｏｒｒ以下であることを特徴とする。請求項１１の発明によれば、アニール装置を簡素な構成とすることができるので、半導体装置の量産に適する。それに対して、アニール時の処理圧力を１０Ｔｏｒｒよりも低くすると、アニール装置の構成が複雑になり、半導体装置の量産に適さない。
【００２５】
また、請求項１２の発明にかかる半導体装置の製造方法は、請求項１、３、５または７に記載の発明において、アニール時の処理圧力が常圧であることを特徴とする。請求項１２の発明によれば、アニール装置の構成をさらに簡素にすることができ、また制御性に優れるので、半導体装置の量産に適する。
【発明の効果】
【００２６】
本発明にかかる半導体装置の製造方法によれば、ゲート絶縁膜形成領域の表面を原子レベルで平坦化することができる。また、トレンチ内にゲート絶縁膜を有する半導体装置の場合には、少ない工程数で、ゲート絶縁膜形成領域となるトレンチ側壁の表面を原子レベルで平坦化することができるとともに、制御性よくトレンチ角部を丸めることができる。したがって、低コストで、歩留りよく、信頼性の高い半導体装置が得られるという効果を奏する。
【発明を実施するための最良の形態】
【００２７】
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。
【００２８】
図１〜図６は、本発明にかかるトレンチＭＯＳ型半導体装置の製造途中の状態を順に示す断面図である。図１〜図６に示すように、まずシリコン半導体基板１１の表面層に通常のＭＯＳ型半導体装置の形成プロセスにしたがって図示しないウェル領域等を形成する。その後、半導体基板１１の表面に酸化膜１２を形成する（図１）。ついで、酸化膜１２上に、トレンチ形成領域を開口させるパターンを有するフォトレジスト等のマスクを形成する。そして、このマスクを用いて酸化膜１２をエッチングし、所定のトレンチパターンのマスクを形成する（図２）。
【００２９】
ついで、残った酸化膜１２をマスクとして反応性イオンエッチング等の異方性エッチングによって半導体基板１１のエッチングをおこない、トレンチ１３を形成する。このトレンチエッチングの際に、トレンチ１３の側壁には、側壁保護膜となるポリマー１４が形成される（図３）。このポリマー１４とマスクとして用いた酸化膜１２をフッ酸（ＨＦ）系のエッチング液により取り除く。その後、通常のＲＣＡ洗浄によりトレンチ側壁を洗浄する。
【００３０】
ついで、半導体基板１１を熱処理炉内に入れ、後述する第１のアニール条件でアニール処理をおこない、基板表面に形成されている自然酸化膜や、ＲＣＡ洗浄の際に形成されるケミカル酸化膜を除去する。つづいて、半導体基板１１を熱処理炉内に入れたまま、アニール条件を後述する第２のアニール条件に変更する。そして、第２のアニール条件でアニール処理をおこない、ゲート絶縁膜形成領域１６となるトレンチ側壁等を平坦化するとともに、半導体表面の凹状の角部となる下側のトレンチ角部１５ａ、１５ｂおよび半導体表面の凸状の角部となる上側のトレンチ角部１５ｃ、１５ｄを丸める（図４）。
【００３１】
ついで、基板表面およびトレンチ内にゲート絶縁膜１７を形成する（図５）。そして、トレンチ内をポリシリコン等で埋め、エッチバックしてゲート電極１８を形成する（図６）。その後、図示省略するが、ソース領域やドレイン領域を形成し、層間絶縁膜を積層する。その上に、配線を形成し、パッシベーション膜で被覆することにより、トレンチＭＯＳ型半導体装置が完成する。
【００３２】
つぎに、前述した第１のアニール条件と第２のアニール条件について説明する。これらのアニール条件を導き出すため、本発明者らは、トレンチを形成した半導体基板を熱処理炉に入れ、炉内圧力を常圧とし、水素の割合（容量％）を種々変更した水素ガスとアルゴン等の希ガスとの混合ガス雰囲気中で３分間のアニール処理をおこない、水素の割合とアニール温度とトレンチ角部の曲率との関係を調べた。その結果を図７に示す。
【００３３】
また、本発明者らは、１００％水素ガス雰囲気中でアニール処理をおこなう場合についても、第１のアニール条件と第２のアニール条件を求めた。この場合には、本発明者らは、トレンチを形成した半導体基板を熱処理炉に入れ、炉内圧力を種々変更して、１００％水素ガス雰囲気中で３分間のアニール処理をおこない、１００％水素ガスの圧力（炉内圧力）とアニール温度とトレンチ角部の曲率との関係を調べた。その結果を図８に示す。
【００３４】
図７と図８との対比より明らかなように、アルゴン等の希ガスを混合することによって常圧の状態で水素分圧を下げる場合（図７）と、１００％水素を減圧状態にすることによって水素の圧力を下げる場合（図８）とで、ほぼ同じ結果が得られた。ここで、本発明者らは、曲率が０．００３ｎｍ-1以下であれば、角部が丸まっていると定義し、一方、曲率が０．００６ｎｍ-1以上であれば、角部は丸まっていないと定義した。
【００３５】
したがって、図７または図８において、曲率が０．００３ｎｍ-1である曲線（実線で示す）上の条件であるか、その曲線よりも右側の高温域または低水素分圧域（低圧力域）の条件であれば、角部の丸め処理が起こる。一方、図７または図８において、曲率が０．００６ｎｍ-1である曲線（一点鎖線で示す）上の条件であるか、その曲線よりも左側の低温域または高水素分圧域（高圧力域）の条件であれば、角部の丸め処理は起こらない。ただし、いずれの条件でも、シリコン原子のマイグレーションによるトレンチ側壁の原子レベルでの平坦化は起こる。
【００３６】
混合ガス雰囲気の場合、図７の曲率が０．００３ｎｍ-1である曲線（実線で示す）の近似式は、アニール温度をＴ℃とし、Ｔを変数として表すと、つぎの（１）式となる。同じ曲線を、水素の割合をＲ％とし、Ｒを変数として表すと、つぎの（２）式となる。
【００３７】
１．３×１０-18ｅｘｐ（０．０４３Ｔ）・・・（１）
２３ｌｎ（Ｒ／１．３×１０-18）      ・・・（２）
【００３８】
また、混合ガス雰囲気の場合、図７の曲率が０．００６ｎｍ-1である曲線（一点鎖線で示す）の近似式は、アニール温度をＴ℃とし、Ｔを変数として表すと、つぎの（３）式となる。同じ曲線を、水素の割合をＲ％とし、Ｒを変数として表すと、つぎの（４）式となる。
【００３９】
６．１１×１０-14ｅｘｐ（０．０３３７Ｔ）・・・（３）
２９．７ｌｎ（Ｒ／６．１１×１０-14）    ・・・（４）
【００４０】
１００％水素ガス雰囲気の場合、図８の曲率が０．００３ｎｍ-1である曲線（実線で示す）の近似式は、アニール温度をＴ℃とし、Ｔを変数として表すと、つぎの（５）式となる。同じ曲線を、水素の圧力をＰＴｏｒｒとし、Ｐを変数として表すと、つぎの（６）式となる。
【００４１】
１．０×１０-17ｅｘｐ（０．０４３Ｔ）・・・（５）
２３ｌｎ（Ｐ／１．０×１０-17）      ・・・（６）
【００４２】
また、１００％水素ガス雰囲気の場合、図８の曲率が０．００６ｎｍ-1である曲線（一点鎖線で示す）の近似式は、アニール温度をＴ℃とし、Ｔを変数として表すと、つぎの（７）式となる。同じ曲線を、水素の圧力をＰＴｏｒｒとし、Ｐを変数として表すと、つぎの（８）式となる。
【００４３】
４．６４×１０-13ｅｘｐ（０．０３３７Ｔ）・・・（７）
２９．７ｌｎ（Ｐ／４．６４×１０-13）    ・・・（８）
【００４４】
以上の知見に基づくと、第１のアニール条件はつぎのように決められる。第１のアニール条件は、トレンチ角部を丸めずに半導体表面を平坦化することができる条件である。処理雰囲気が水素ガスとアルゴン等の希ガスとの混合ガス雰囲気である場合、アニール温度は９８０℃以上１０４０℃以下の温度である。そして、アニール温度をＴ℃としたときの混合ガス雰囲気中の水素の割合は、６．１１×１０-14ｅｘｐ（０．０３３７Ｔ）％以上であればよい。あるいは、混合ガス雰囲気中の水素の割合（容量％）を３０％以上１００％未満のある割合Ｒとする場合には、そのときのアニール温度を２９．７ｌｎ（Ｒ／６．１１×１０-14）℃以下の温度とすればよい。
【００４５】
また、処理雰囲気が１００％水素ガス雰囲気である場合、アニール温度は９８０℃以上１０４０℃以下の温度である。そして、アニール温度をＴ℃としたときの１００％水素ガス圧力（炉内圧力）は、４．６４×１０-13ｅｘｐ（０．０３３７Ｔ）Ｔｏｒｒ以上であればよい。あるいは、１００％水素ガス圧力（炉内圧力）を２２８Ｔｏｒｒ以上７６０Ｔｏｒｒ以下のある圧力Ｐとする場合には、そのときのアニール温度を２９．７ｌｎ（Ｐ／４．６４×１０-13）℃以下の温度とすればよい。
【００４６】
一方、第２のアニール条件は、トレンチ角部を丸めるとともに、半導体表面を平坦化することができる条件である。処理雰囲気が水素ガスとアルゴン等の希ガスとの混合ガス雰囲気である場合、アニール温度は９８０℃以上１１５０℃以下の温度である。そして、アニール温度をＴ℃としたときの混合ガス雰囲気中の水素の割合（容量％）は、１．３×１０-18ｅｘｐ（０．０４３Ｔ）％以下であればよい。あるいは、混合ガス雰囲気中の水素の割合を０％よりも大きく、かつ１００％未満のある割合Ｒとする場合には、そのときのアニール温度を２３ｌｎ（Ｐ／１．３×１０-18）℃以上の温度とすればよい。
【００４７】
また、処理雰囲気が１００％水素ガス雰囲気である場合、アニール温度は９８０℃以上１１５０℃以下の温度である。そして、アニール温度をＴ℃としたときの１００％水素ガス圧力（炉内圧力）は、１．０×１０-17ｅｘｐ（０．０４３Ｔ）Ｔｏｒｒ以下であればよい。あるいは、１００％水素ガス圧力（炉内圧力）を０Ｔｏｒｒよりも大きく、かつ７６０Ｔｏｒｒ以下のある圧力Ｐとする場合には、そのときのアニール温度を２３ｌｎ（Ｐ／１．０×１０-17）℃以上の温度とすればよい。
【００４８】
また、第１のアニール条件および第２のアニール条件とも、アニール時間は１０秒以上１０分以下であるのが適当である。その理由は、アニールを１０秒以上おこなうことによって、制御性がよくなり、たとえばトレンチ角部の形状の再現性がよくなるからである。また、枚葉式の熱処理炉の場合、ウェーハ一枚あたりのアニール時間が１０分を超えると、量産に適さないからである。なお、シリコン原子の表面拡散を効率よく起こして、トレンチ角部の丸め等の変形を進めるためには、アニール時間は長いほうがよい。
【００４９】
また、第１のアニール条件および第２のアニール条件とも、処理雰囲気中の酸素や窒素や水分などの不純物ガスの全量は５０ｐｐｂ以下であるのがよい。そうすれば、シリコン表面の面荒れを抑制することができるので、歩留りの改善を図ることができる。なお、第１のアニール条件および第２のアニール条件とも、処理雰囲気が混合ガス雰囲気である場合、炉内圧力を減圧状態としてもよい。
【００５０】
処理雰囲気が混合ガス雰囲気であっても、１００％水素ガス雰囲気であっても、減圧状態でアニール処理をおこなう場合には、装置の構成上、たとえば炉内圧力を１０Ｔｏｒｒ以上とするのが適当である。その理由は、炉内圧力を１０Ｔｏｒｒよりも低くするためには、熱処理炉の構成が複雑になり、量産に適さないからである。また、本発明者らが調べたところ、炉内圧力を１０Ｔｏｒｒとした場合と１０Ｔｏｒｒよりも低くした場合とで、シリコン原子の表面拡散の起こり易さに顕著な違いが見られなかったからである。
【００５１】
実際に、発明者らは、シリコン半導体基板１１にトレンチ１３を形成し、トレンチ側壁のポリマー１４を取り除き、ＲＣＡ洗浄をおこなったものを熱処理炉内に入れてアニール処理をおこなった。アニール処理では、まず１００％水素ガス雰囲気で炉内圧力を７６０Ｔｏｒｒとし、１０５０℃のアニール温度で１０秒間のアニールをおこなった後、つづけて炉内圧力を７６０Ｔｏｒｒに保ったまま３０％の水素ガスと希ガスとの混合ガス雰囲気とし、１０５０℃のアニール温度で１８０秒間のアニールをおこなった。
【００５２】
その結果、シリコン表面の自然酸化膜やケミカル酸化膜が除去されて、清浄なシリコン表面が露出すれば、連続して、水素の割合を変えることにより、シリコン原子の表面拡散による変形を効率よく起こさせることができ、それによって、制御性や再現性よくトレンチ角部を丸めることができることが確認された。図９にトレンチ角部を丸める条件（前記第２のアニール条件）でアニール処理したときのトレンチ断面形状の電子顕微鏡写真を示す。また、図１０に、トレンチ角部を丸めない条件（前記第１のアニール条件）でアニール処理したときのトレンチ断面形状の電子顕微鏡写真を示す。
【００５３】
以上説明したように、この実施の形態によれば、少ない工程数で、ゲート絶縁膜形成領域となるトレンチ側壁の表面を原子レベルで平坦化することができるとともに、制御性よくトレンチ角部を丸めることができるので、ゲートリーク電流の低減、ゲート耐圧のバラツキの抑制、およびゲート耐圧の向上を図ることができる。したがって、低コストで、歩留りよく、信頼性の高い半導体装置が得られるという効果を奏する。
【００５４】
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。たとえば、基板表面に形成されている自然酸化膜やＲＣＡ洗浄の際に形成されるケミカル酸化膜を、アニール処理前にフッ酸等を用いて取り除き、半導体表面を水素終端としておいてもよい。また、半導体材料はシリコンに限らない。
【００５５】
また、本発明は、プレーナ型の半導体装置のゲート絶縁膜形成領域を平坦化する場合にも適用できる。近年、プレーナ型の半導体装置では、微細化が進み半導体表面の平坦化の要求が厳しくなってきているが、本発明を適用してゲート絶縁膜形成領域を平坦化することによってゲート耐圧が改善されるとともに、駆動能力が向上するという効果が得られる。また、本発明を適用して製造したプレーナ型のＭＯＳ型半導体装置では、ゲート絶縁膜の信頼性の指標であるＱｂｄ等の特性が向上する。
【産業上の利用可能性】
【００５６】
以上のように、本発明にかかる半導体装置の製造方法は、絶縁ゲート構造を有する半導体装置の製造に有用であり、特に、比較的高電圧で大電流を制御するパワーＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などのパワー半導体装置の製造方法に適している。
【図面の簡単な説明】
【００５７】
【図１】本発明にかかるトレンチＭＯＳ型半導体装置の製造途中の状態を順に示す断面図である。
【図２】本発明にかかるトレンチＭＯＳ型半導体装置の製造途中の状態を順に示す断面図である。
【図３】本発明にかかるトレンチＭＯＳ型半導体装置の製造途中の状態を順に示す断面図である。
【図４】本発明にかかるトレンチＭＯＳ型半導体装置の製造途中の状態を順に示す断面図である。
【図５】本発明にかかるトレンチＭＯＳ型半導体装置の製造途中の状態を順に示す断面図である。
【図６】本発明にかかるトレンチＭＯＳ型半導体装置の製造途中の状態を順に示す断面図である。
【図７】混合ガス雰囲気中の水素の割合とアニール温度とトレンチ角部の曲率との関係を示す特性図である。
【図８】１００％水素ガスの圧力とアニール温度とトレンチ角部の曲率との関係を示す特性図である。
【図９】トレンチ角部を丸める条件でアニール処理したときのトレンチ断面形状の電子顕微鏡写真を示す図である。
【図１０】トレンチ角部を丸めない条件でアニール処理したときのトレンチ断面形状の電子顕微鏡写真を示す図である。
【図１１】従来のトレンチＭＯＳ型半導体装置の製造途中の状態を順に示す断面図である。
【図１２】従来のトレンチＭＯＳ型半導体装置の製造途中の状態を順に示す断面図である。
【図１３】従来のトレンチＭＯＳ型半導体装置の製造途中の状態を順に示す断面図である。
【図１４】従来のトレンチＭＯＳ型半導体装置の製造途中の状態を順に示す断面図である。
【図１５】従来のトレンチＭＯＳ型半導体装置の製造途中の状態を順に示す断面図である。
【図１６】従来のトレンチＭＯＳ型半導体装置の製造途中の状態を順に示す断面図である。
【図１７】従来のトレンチＭＯＳ型半導体装置の製造途中の状態を順に示す断面図である。
【符号の説明】
【００５８】
１１  半導体基板
１５ａ，１５ｂ，１５ｃ，１５ｄ  トレンチ角部
１６  ゲート絶縁膜形成領域
１７  ゲート絶縁膜
１８  ゲート電極
【図１】
2005142549.tif 000003
【図２】
2005142549.tif 000004
【図３】
2005142549.tif 000005
【図４】
2005142549.tif 000006
【図５】
2005142549.tif 000007
【図６】
2005142549.tif 000008
【図７】
2005142549.tif 000009
【図８】
2005142549.tif 000010
【図９】
2005142549.tif 000011
【図１０】
2005142549.tif 000012
【図１１】
2005142549.tif 000013
【図１２】
2005142549.tif 000014
【図１３】
2005142549.tif 000015
【図１４】
2005142549.tif 000016
【図１５】
2005142549.tif 000017
【図１６】
2005142549.tif 000018
【図１７】
2005142549.tif 000019