(57)【要約】【課題】  高信頼性を要求されるシステムにおけるスイッチング回路の信頼性の向上と故障診断機能の充実による誤動作を防止する。【解決手段】  第１のＮＰＮトランジスタのエミッタと、第２のＮＰＮトランジスタのコレクタを接続し、前記第１のＮＰＮトランジスタのコレクタと前記第２のＮＰＮトランジスタのエミッタの間に負荷と負荷用電源を直列に接続し、前記第１，第２のＮＰＮトランジスタのベース駆動回路を個々に設け、前記ベース駆動回路の電源の負極端子を前記第２のＮＰＮトランジスタのエミッタ、又は負荷用電源のコモン端子に接続し、第１，第２の回路を別々に独立してスイッチングして、故障診断時にオフ故障のみならず、オン故障も検出できるようにした。【選択図】図１
2005328405.tif 000002
【特許請求の範囲】
【請求項１】
上位制御装置との制御データを送受信する通信制御回路と、該通信制御回路で受信した前記上位制御装置からの制御指令をデコードする制御指令デコーダと、該制御指令デコーダからのオン指令信号により予め設定された時間幅のハイレベルパルスを出力する第１，第２のベース駆動回路と、該第１のベース駆動回路に接続されたＮＰＮトランジスタのエミッタと前記第２のベース駆動回路に接続されたＮＰＮトランジスタのコレクタを接続すると共に、出力側を制御対象負荷と出力検出回路を介して前記通信制御回路に接続した多重化スイッチング回路。
【請求項２】
第１のＮＰＮトランジスタのエミッタと第２のＮＰＮトランジスタのコレクタを接続し、前記第１のＮＰＮトランジスタのコレクタと前記第２のＮＰＮトランジスタのエミッタ間に負荷と負荷用電源を直列に接続し、前記第１，第２のＮＰＮトランジスタの前段に上位制御装置からの制御指令をデコードする制御指令デコーダからのオン指令信号により予め設定された時間幅のハイレベルパルスを出力する第１，第２のベース駆動回路を個々に設けた多重化スイッチング回路。
【請求項３】
前記第１，第２のベース駆動回路がワンショトタイマ，バッファアンプ，ＮＰＮトランジスタが接続された請求項１に記載の多重化スイッチング回路。
【請求項４】
前記ベース駆動回路の電源の負極端子を前記第２のＮＰＮトランジスタのエミッタ又は負荷用電源のコモン端子に接続し、前記制御指令が負荷を駆動する指令であるときは、前記第１，第２のＮＰＮトランジスタを共に制御対象負荷の応答時間幅となるようにオン指令を与える請求項２に記載の多重化スイッチング回路。
【請求項５】
前記制御指令デコーダと第１のベース駆動回路の間に第１の回路オン指令信号線，両系回路オン指令信号線，第１のＯＲ回路を設け、前記制御指令デコーダと第２のベース駆動回路の間に第２の回路オン指令信号線，両系回路オン指令信号線，第２のＯＲ回路を設けた請求項１又は２に記載の多重化スイッチング回路。
【請求項６】
前記制御指令が故障診断である場合は、前記第１，第２のベース駆動回路に制御対象負荷の応答可能時間幅より短い時間幅のオン指令を与えるように、前記第１のベース駆動回路のオン指令，前記第２のベース駆動回路のオン指令，前記第１と第２のベース駆動回路をオン指令する両系回路オン指令のいずれかの制御データを前記上位制御装置から受信する請求項１又は２に記載の多重化スイッチング回路。
【請求項７】
前記制御指令が故障診断である場合であって、前記第１のベース駆動回路のオン指令，前記第２のベース駆動回路のオフ指令により前記第１，第２のベース駆動回路のスイッチング結果により前記出力検出回路がオンの時は、前記第２のベース駆動回路のオン故障と判断する請求項１に記載の多重化スイッチング回路。
【請求項８】
前記制御指令が故障診断である場合であって、前記第１のベース駆動回路のオン指令，前記第２のベース駆動回路のオン指令により前記第１，第２のベース駆動回路のスイッチング結果により前記出力検出回路がオフの時は、前記第１あるいは第２のベース駆動回路のオフ故障と判断する請求項１に記載の多重化スイッチング回路。
【請求項９】
前記上位制御装置が故障表示器に接続されるものであって、前記通信制御回路から受信した前記出力検出回路の結果と送信した制御データを比較して得られる故障内容と前記通信制御回路から受信した前記多重化スイッチング回路のアドレスを前記故障表示器に表示する請求項７又は８に記載の多重化スイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多重化スイッチング回路に係わり、特にスイッチング回路のオン故障，オフ故障共に検出可能な多重化スイッチング回路に関する。
【背景技術】
【０００２】
従来の多重化スイッチング回路は、多重化されたスイッチング回路に対し１つの制御信号により、多重化された最終段スイッチング素子を両方同時にオンオフするようになっていた。また、〔特許文献１〕に記載のように、電力変換装置の上下アームが２つのIGBTであるＱ１とＱ２，Ｑ３とＱ４の直列接続からなる場合、例えばＱ２のターンオン動作のタイミングがＱ１より早く、その結果、Ｑ１が過電圧になったことが検出されたら、ゲート駆動装置ＧＤＵ１によりＱ１を通常の順バイアス電圧よりも高い電圧でターンオンするようにした電圧駆動型半導体素子のゲート駆動装置がある。
【０００３】
【特許文献１】特開２００１−１１９９２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
例えば〔特許文献１〕に記載のように、従来の多重化スイッチング回路は、多重化したスイッチング回路へのオンオフ制御指令は１つしかなく、故障診断においても両系同時のオンオフ制御しかできないため、オフ故障と両系オン故障は検出できるが、どちらか一方が単独でオン故障した場合の、単独のオン故障検出はできなかった。この単独のオン故障検出は、誤ってオンすることを絶対に避けたいシステムでは、特に重要な問題であった。
【０００５】
本発明の目的は、単独でオン故障を検出できる多重化スイッチング回路を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明は上位制御装置との制御データを送受信する通信制御回路と、通信制御回路で受信した上位制御装置からの制御指令をデコードする制御指令デコーダからのオン指令信号により予め設定された時間幅のハイレベルパルスを出力する第１，第２のベース駆動回路と、第１のベース駆動回路に接続されたＮＰＮトランジスタのエミッタと第２のベース駆動回路に接続されたＮＰＮトランジスタのコレクタを接続すると共に、出力側を制御対象負荷と出力検出回路を介して前記通信制御回路に接続したものである。
【０００７】
又、多重化されたスイッチング回路あるいは多重化されたスイッチング素子を、独立してオンオフ制御可能な構成とし、故障診断時に単独のスイッチング回路あるいはスイッチング素子路をオンさせスイッチング回路出力電圧を検出し、スイッチング回路の出力から両系オン状態を検出した時、オン指令を与えていないスイッチング回路のオン故障と診断することにより、単独系のオン故障を検出可能としたものである。
【発明の効果】
【０００８】
本発明によれば、多重化スイッチング回路の片系オン故障を検出可能なため、誤動作する前に異常回路を除去することができ、システムの信頼性が向上する。
【発明を実施するための最良の形態】
【０００９】
本発明の一実施例を図１から図７により説明する。図１は、本実施例の多重化スイッチング回路の構成図である。
【００１０】
図１に示すように、本実施例の多重化スイッチング回路は、上位制御装置１にシリアルデータ送信バッファアンプ２及びシリアルデータ受信バッファアンプ４を介してシリアルデータ伝送回線５に接続されている。シリアルデータ送信バッファアンプ２にはバッファアンプ制御信号線３が接続されている。上位制御装置１は別の計算機から負荷駆動指令
８５を受信するようになっている。又、故障表示器６にＯＮ故障，ＯＦＦ故障の信号を送信するようになっている。
【００１１】
シリアルデータ伝送回線５には、複数台の多重化スイッチング回路が接続されるが、図１では、２個の多重化スイッチング回路を代表して示している。
【００１２】
第１多重化スイッチング回路１００と第２多重化スイッチング回路１１０は同様な構成であるので、第１多重化スイッチング回路１００の構成について説明する。
【００１３】
シリアルデータ伝送回線５と第１多重化スイッチング回路１００のシリアル通信制御回路７は、シリアルデータ受信バッファアンプ１７，シリアルデータ送信バッファアンプ
１８を介して接続されている。シリアルデータ送信バッファアンプ１８にはバッファアンプ制御信号線１９が接続されている。シリアル通信制御回路７は、制御指令デコーダ９にオン，オフ制御指令信号を送信するように接続され、出力タイミング信号線１５でも接続されている。
【００１４】
制御指令デコーダ９とＯＲ回路８６ａとは、Ａ系回路オン指令信号線１０，両系回路オン指令信号線１１で接続され、制御指令デコーダ９とＯＲ回路８６ｂとはＢ系回路オン指令信号線１２，両系回路オン指令信号線１１で接続されている。ＯＲ回路８６ａはＡ系スイッチング回路２１とＡ系回路オン指令信号線１３で接続され、ＯＲ回路８６ｂはＢ系スイッチング回路９１とＢ系回路オン指令信号線１４で接続されている。
【００１５】
Ａ系スイッチング回路２１とＢ系スイッチング回路９１は、同様な構成であり、Ａ系スイッチング回路２１は、ワンショットタイマ２３，バッファアンプ２４，抵抗器２５，
ＰＮＰトランジスタ２６，抵抗器２７が直列に接続されたＡ系ベース駆動回路２０，Ａ系ベース駆動回路２０に直列に接続されたＡ系ＮＰＮトランジスタ２２で構成され、Ｂ系スイッチング回路９１は、ワンショットタイマ４１，バッファアンプ４２，抵抗器４３，
ＰＮＰトランジスタ４４，抵抗器４５が直列に接続されたＢ系ベース駆動回路９０，Ｂ系ベース駆動回路９０に直列に接続されたＢ系ＮＰＮトランジスタ４６で構成されている。ここで、ＰＮＰトランジスタ２６，４４，Ａ系ＮＰＮトランジスタ，Ｂ系ＮＰＮトランジスタは、バイポーラトランジスタが用いられる。又、Ａ系ＮＰＮトランジスタ，Ｂ系NPNトランジスタは、ＭＯＳトランジスタを２個直列に接続し、ゲート駆動回路が２個それぞれ独立してオンオフ制御するものでも良い。
【００１６】
Ａ系ＮＰＮトランジスタ２２のエミッタとＢ系ＮＰＮトランジスタ４６のコレクタを接続し、Ａ系スイッチング回路２１の出力側とＢ系スイッチング回路９１の出力側の間にはサージアブソーバ２８が接続されている。Ａ系スイッチング回路２１の出力側は、制御対象負荷３０に接続されると共に出力検出回路３８に接続されている。制御対象負荷３０は負荷用電源３１の高電圧側に接続されている。Ｂ系スイッチング回路９１の出力側は接地されるとともに、負荷用電源３１の低電圧側に接続されている。
【００１７】
出力検出回路３８は、Ａ系スイッチング回路２１の出力側と接続された抵抗器３３と、抵抗器３３と接続されると共に抵抗器３４を介して接地されたコンパレータ３９に接続されている。コンパレータ３９の一方には基準電圧が入力されている。出力検出回路３８はスイッチング回路オンオフデータ線８８によりシリアル通信制御回路７と接続されている。シリアル通信制御回路７にはアドレス設定器１６からの信号が入力されるようになっている。
【００１８】
上位制御装置１は、制御対象負荷３０をオン，オフ駆動しない待機時には、スイッチング回路の故障診断を周期的に実行する。負荷駆動指令８５があった時は、負荷駆動指令
８５に応じて制御対象負荷３０を駆動する制御を実行する。故障表示器６は上位制御装置１の指令により、異常のある多重化スイッチング回路のアドレスとオン故障発生部位，オフ故障の有無を表示する。
【００１９】
このように構成された多重化スイッチング回路は、次のように動作する。
【００２０】
上位制御装置１は、シリアルデータ送信バッファアンプ２及びシリアルデータ受信バッファアンプ４，シリアルデータ伝送回線５を介して、多重化スイッチング回路１００に故障診断のための制御データ又は負荷駆動のための制御データを送受信する。図３は、上位制御装置１が送信するシリアルデータの１フレーム分のデータフォーマット例を示す図である。１フレームは、先頭ビット，多重化スイッチング回路アドレス，制御指令で構成されている。又、図５は、多重化スイッチング回路が送信するデータフォーマット例を示す図である。１フレームは、先頭ビット，多重化スイッチング回路アドレス，スイッチング回路オンオフデータで構成されている。又、制御指令ビットパターンと制御指令の対応を図４に示すように予め定められている。
【００２１】
上位制御装置１が、シリアルデータ伝送回線５にシリアルデータを出力する以外は、バッファアンプ制御信号線３によりシリアルデータ送信バッファアンプ２の出力をハイインピーダンスにして、多重化スイッチング回路１００からの送信データを正常に受信できるようにしている。
【００２２】
一方、第１多重化スイッチング回路１００は、シリアルデータ受信バッファアンプ１７，シリアルデータ送信バッファアンプ１８，シリアルデータ伝送回線５を介して、上位制御装置１からの故障診断制御データあるいは負荷駆動制御データを受信し、故障診断時にスイッチング回路オンオフデータ線８８からのスイッチング回路オンオフデータを上位制御装置１に送信する。
【００２３】
シリアル通信制御回路７は、パラレルバスを介してオンオフ制御指令８を制御指令デコーダ９に出力する。但し、シリアル通信制御回路７は、アドレス設定器１６により設定されたアドレス以外のアドレス指定のデータは受信しないようになっている。
【００２４】
上位制御装置１が送信するシリアルデータには多重化スイッチング回路のアドレスが内蔵されている。制御指令デコーダ９は、オンオフ制御指令信号８の内容をデコードして、Ａ系回路オン指令信号線１０，両系回路オン指令信号線１１，Ｂ系回路オン指令信号線
１２のうちのいずれか１つに出力する。制御指令デコーダ９からの出力は出力タイミング信号により制御され、設定された時間の間出力された後にリセットされる。
【００２５】
制御指令デコーダ９からの出力はＯＲ回路８６ａ，８６ｂにより論理演算され、Ａ系回路オン指令信号線１３とＢ系回路オン指令信号線１４に出力される。すなわち、Ａ系回路オン指令信号線１０によりＡ系回路オン指令が出力された場合は、信号はＡ系回路オン指令信号線１３に出力され、Ｂ系回路オン指令信号線１２によりＢ系回路オン指令が出力された場合は、信号はＢ系回路オン指令信号線１４に出力され、両系回路オン指令信号線
１１が出力された場合は、Ａ系回路オン指令信号線１３及びＢ系回路オン指令信号線１４に出力される。
【００２６】
Ａ系回路オン指令信号線１３の出力は、Ａ系ベース駆動回路２０のワンショットタイマ２３に入力される。ワンショットタイマ２３は、Ａ系オン指令の立ち上がりエッジでトリガがかかり、予め設定された時間幅のハイレベルパルスを出力する。このパルスの幅は制御対象負荷３０が応答しないような短時間のパルス幅であり、故障診断だけが行われるように設定している。ワンショットタイマ２３の出力はバッファアンプ２４で増幅され、入力信号に対し極性が反転した信号として、抵抗器２５を介してＰＮＰトランジスタ２６のベース側に出力される。
【００２７】
ＰＮＰトランジスタ２６のコレクタは抵抗器２７を介してＡ系ＮＰＮトランジスタ２２のベースに接続されているので、ワンショットタイマ２３の出力がハイレベルの間は、Ａ系ＮＰＮトランジスタ２２はオンする。
【００２８】
Ｂ系スイッチング回路９１は、Ａ系スイッチング回路２１と同様の構成となっており、ワンショットタイマ４１は、Ｂ系オン指令の立ち上がりエッジでトリガがかかり、Ａ系スイッチング回路２１と同様の動作でＢ系ＮＰＮトランジスタ４６がオンする。
【００２９】
このように、Ａ系回路オン指令の１回のパルス出力で、Ａ系ＮＰＮトランジスタ２２がワンショットタイマ２３の設定時間幅オンし、Ｂ系オン指令の１回のパルス出力で、Ｂ系ＮＰＮトランジスタ４６がワンショットタイマ４１の設定時間幅オンする。又、両系回路オン指令の１回のパルス出力で、Ａ系ＮＰＮトランジスタ２２がワンショットタイマ２３の設定時間幅オンすると共にＢ系ＮＰＮトランジスタ４６がワンショットタイマ４１の設定時間幅オンする。この時、ワンショットタイマ２３，４１の設定時間は制御対象負荷
３０を駆動できる時間幅より短い時間幅であるので、故障診断時に両系のトランジスタがオンしても制御対象負荷３０は駆動されない。
【００３０】
出力検出回路３８には、Ａ系スイッチング回路２１とＢ系スイッチング回路９１の出力が共にオンのときオン信号が入力され、どちらか一方がオフであればオフ信号が入力される。出力検出回路３８は、多重化スイッチング回路の出力電圧を監視するもので、多重化スイッチング回路がオンした時にローレベルの、オフしている時にはハイレベルのスイッチング回路オンオフデータ線８８を出力する。出力検出回路３８は、入力電圧分圧用の抵抗器３３，３４とコンパレータ３９で構成されており、スイッチング回路オンオフデータ線８８は、出力タイミング信号線１５の立下りエッジのタイミングでシリアル通信制御回路７にオン信号として取り込まれる、すなわち、多重化スイッチング回路の片系あるいは両系にオン指令信号を与えた時の出力状態をシリアル通信制御回路７に取り込むことができる。
【００３１】
シリアル通信制御回路７は、取り込まれたスイッチング回路オンオフデータ線８８に自回路のアドレスを付加してシリアルデータ伝送回線５に送信する。データを送信する時は、バッファアンプ制御信号によりシリアルデータ送信バッファアンプ１８の出力をイネーブルにし、データを送信しない時は、シリアルデータ送信バッファアンプ１８の出力をハイインピーダンスにしてシリアルデータ伝送回線５でのデータの衝突を避けている。サージアブソーバ２８は、両系トランジスタがオンオフした際に発生するサージ電圧を抑制するものである。
【００３２】
次に、Ａ系スイッチング回路２１のオン故障を検出するための故障診断動作を説明する。図２は、故障診断の出力指令パターンと判定結果を示す図である。
【００３３】
上位制御装置１は、第１多重化スイッチング回路１００のアドレスを付加したＢ系回路オン指令をシリアルデータ伝送回線５に送信する。第１多重化スイッチング回路１００のシリアル通信制御回路７は自回路のアドレスであることを認識して制御指令データを受信する。受信した制御指令データをパラレルデータのオンオフ制御指令信号８に変換して制御指令デコーダ９に出力する。
【００３４】
制御指令デコーダ９は、図４に示すようにオンオフ制御指令信号８をデコードしてＢ系回路オン指令信号線１２にＢ系回路オン指令を出力する。Ｂ系回路オン指令信号線１４がハイレベルとなり、ワンショットタイマ４１でトリガがかかり、Ｂ系ＮＰＮトランジスタ４６がワンショットタイマ４１の設定時間オンする。
【００３５】
この時、Ａ系スイッチング回路２１のワンショットタイマ２３，バッファアンプ２４，抵抗器２５，ＰＮＰトランジスタ２６，抵抗器２７のいずれかにオン故障が生じて、Ａ系スイッチング回路２１はオフ指令であるにもかかわらず、スイッチング回路出力電圧３２がハイレベルの場合、スイッチング回路オンオフデータ線８８はオンとなり、オン信号がシリアル通信制御回路７に取り込まれて、自回路のアドレスと共にシリアルデータ伝送回線５に送信される。
【００３６】
上位制御装置１は、送信したデータである第１多重スイッチング回路１００のＢ系回路オン指令と、受信した第１多重化スイッチング回路１００からのスイッチング回路オンオフデータを比較して、図２に示すように、Ａ系ＮＰＮトランジスタ２２がオン故障であると判断し、故障表示器６に該当する多重化スイッチング回路のアドレス及びオン故障を示すランプを点灯させる。スイッチング回路オンオフデータ線８８がオフを示している時は正常であるから、故障表示は行わない。
【００３７】
Ｂ系スイッチング回路９１のオン故障を検出するための故障診断動作はＡ系とＢ系を逆にして同様の故障診断動作を行う。このように、Ａ系とＢ系別々にオン指令を与えるようにしているので、Ａ系，Ｂ系単独のオン故障の検出が行える。
【００３８】
次に、Ａ系スイッチング回路２１或いはＢ系スイッチング回路９１のオフ故障を検出するための故障診断動作を説明する。
【００３９】
上位制御装置１は、第１多重化スイッチング回路１００のアドレスを付加した両系回路オン指令をシリアルデータ伝送回線５上に送信する。第１多重化スイッチング回路１００のシリアル通信制御回路７は、自回路のアドレスであることを認識して制御指令データを受信する。受信した制御指令データをパラレルデータのオンオフ制御指令信号８に変換して制御指令デコーダ９に出力する。
【００４０】
制御指令デコーダ９は、オンオフ制御指令信号８をデコードして両系回路オン指令信号線１１に両系回路オン指令を出力する。Ａ系回路オン指令信号線１３とＢ系回路オン指令信号線１４の両方がハイレベルとなり、ワンショットタイマ２３とワンショットタイマ
４１でトリガがかかり、Ａ系ＮＰＮトランジスタ２２とＢ系ＮＰＮトランジスタ４６の両方がワンショットタイマの設定時間オンする。
【００４１】
この時、Ａ系又はＢ系がオフ故障であると、オフ故障のスイッチング回路の出力はオフとなり、スイッチング回路出力電圧３２がローレベルとなるため、スイッチング回路オンオフデータ線８８はオフとなり、そのオフ信号がシリアル通信制御回路７に取り込まれ、自回路のアドレスと共にシリアルデータ伝送回線５に送信される。
【００４２】
上位制御装置１は、送信したデータである第１多重スイッチング回路の両系回路オン指令と、受信した第１多重化スイッチング回路からのスイッチング回路オンオフデータを比較して、Ａ系ＮＰＮトランジスタ２２或いはＢ系ＮＰＮトランジスタ４６のオフ故障であると判断し、故障表示器に該当する多重化スイッチング回路のアドレス表示及びオフ故障のランプを点灯させる。スイッチング回路オンオフデータ線８８がオンを示している時は、Ａ系，Ｂ系ともにオフ故障がなく、正常であるから、故障表示は行わない。
【００４３】
次に、制御対象負荷を駆動する場合の動作を説明する。上位制御装置１は、第１多重化スイッチング回路１００のアドレスを付加した両系回路オン指令をシリアルデータ伝送回線５上に送信する。第１多重化スイッチング回路１００のシリアル通信制御回路７は自回路のアドレスであることを認識して制御指令データを受信する。受信した制御指令データをパラレルデータのオンオフ制御指令信号８に変換して制御指令デコーダ９に出力する。
【００４４】
制御指令デコーダ９は、オンオフ制御指令信号８をデコードして両系回路オン指令信号線１１を出力する。両系回路オン指令により、Ａ系回路オン指令信号線１３とＢ系回路オン指令信号線１４の両方がハイレベルとなり、ワンショットタイマ２３とワンショットタイマ４１でトリガがかかり、Ａ系ＮＰＮトランジスタ２２とＢ系ＮＰＮトランジスタ４６の両方がオンする。ワンショットタイマ２３，４１の設定時間以内に、上位制御装置１は、再び第１多重化スイッチング回路１００の両系回路オン指令信号を送信する。こうすることによりワンショットタイマ２３，４１は再度トリガされ、Ａ系ＮＰＮトランジスタ
２２とＢ系ＮＰＮトランジスタ４６のオンが継続される。
【００４５】
このように、ワンショットタイマ２３，４１の設定時間以内に上位制御装置１が、第１多重化スイッチング回路１００の両系回路オン指令を送信することにより、Ａ系ＮＰＮトランジスタ２２とＢ系ＮＰＮトランジスタ４６のオンは更に継続され、制御対象負荷３０の応答可能時間幅となると制御対象負荷３０が駆動される。制御対象負荷３０の応答時間は事前に調査されており、ワンショットタイマ２３，４１のリトリガの回数は事前に設定されているので、決められたリトリガ回数の両系回路オン指令を送信することにより制御対象負荷３０を駆動することができる。
【００４６】
ここで、制御対象負荷３０を駆動する場合でもオフ故障の診断は可能であるから多重化スイッチング回路にアクセスする毎にオフ故障の診断を実施することができる。
【００４７】
第２多重化スイッチング回路１１０の回路の動作は、以上説明した第１多重化スイッチング回路１００と同様に行われる。
【００４８】
図６は、故障診断時のデータ伝送手順とスイッチングトランジスタの動作の関係を示す図であり、２つの多重化スイッチング回路の故障診断時の伝送手順を示している。符号
１Ｘ〜６Ｘのそれぞれは、図３に示す上位制御装置１から多重化スイッチング回路への制御指令データフレームを示しており、符号１Ｙ〜６Ｙは、図５に示す多重化スイッチング回路から上位制御装置への送信データフレームを示している。
【００４９】
多重化スイッチング回路はアドレスが一致したデータを受信すると、その応答として故障データを上位制御装置１に送信する。多重化スイッチング回路は、自身が送信したデータは受信しないようになっている。このように、多重化スイッチング回路は上位制御装置１に応答したデータ伝送を行い、上位制御装置１が伝送回線を制御している。
【００５０】
上位制御装置１は、シリアル通信制御回路にアドレスを入力された全ての多重化スイッチング回路からのデータを受信する。図６に示す符号１Ｘは、第１多重化スイッチング回路１００のＡ系スイッチング回路２１のオン指令、符号２Ｘは第２多重化スイッチング回路１１０のＡ系スイッチング回路６１のオン指令、符号３Ｘは第１多重化スイッチング回路１００のＢ系スイッチング回路９１のオン指令、符号４Ｘは第２多重化スイッチング回路１１０のＢ系スイッチング回路９９のオン指令、符号５Ｘは第１多重化スイッチング回路１００の両系スイッチング回路のオン指令、符号６Ｘは第２多重化スイッチング回路
１１０の両系スイッチング回路のオン指令である。
【００５１】
オン故障を診断する時は、同一回路の両系トランジスタのオン指令が重複しないように制御する。符号１Ｙ，３Ｙは第１多重化スイッチング回路１００のオン故障診断データ、符号２Ｙ，４Ｙは第２多重化スイッチング回路１１０のオン故障診断データ、符号５Ｙは第１多重化スイッチング回路１００のオフ故障診断データ、符号６Ｙは第２多重化スイッチング回路１１０のオフ故障診断データである。符号Ｔｗは、各回路のワンショットタイマの制御対象負荷が応答できない時間幅の設定時間を示す。
【００５２】
図７に負荷を駆動する場合の伝送手順及びスイッチングトランジスタの動作を示す。図７は、第１多重化スイッチング回路１００の動作を示している。符号５Ｘは第１多重化スイッチング回路の両系スイッチング回路のオン指令、符号５Ｙは第１多重化スイッチング回路のオフ故障診断データ、符号Ｔｗは各回路のワンショットタイマの設定時間である。負荷を駆動するためには、図７に示すように時間幅Ｔｗ以内に連続して両系スイッチング回路オン指令を送信する。
【００５３】
本実施例によれば、バイポーラトランジスタの直列２重化が可能となり、オン故障を検出でき信頼性が向上する効果がある。又、多重化されたスイッチング回路を系別に独立してスイッチング動作ができるので故障診断により、オフ故障の検出だけではなく、オン故障の検出が可能となるので、高信頼性のスイッチング回路が構成できる。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施例である多重化回路の構成図である。
【図２】故障診断の出力指令パターンと判定結果を示す図である。
【図３】上位制御装置が送信するデータフォーマットを示す図である。
【図４】制御指令ビットパターンと制御指令の対応関係を示す図である。
【図５】多重化スイッチ回路が送信するデータフォーマットを示す図である。
【図６】故障診断時の伝送手順を示す図である。
【図７】負荷駆動時の伝送手順を示す図である。
【符号の説明】
【００５５】
１…上位制御装置、２，１８，５８…シリアルデータ送信バッファアンプ、３，１９，５９…バッファアンプ制御信号線、４，１７，５７…シリアルデータ受信バッファアンプ、５…シリアルデータ伝送回線、６…故障表示器、７，４７…シリアル通信制御回路、８，４８…オンオフ制御指令信号、９，４９…制御指令デコーダ、１０，１３，５０，５３…Ａ系回路オン指令信号線、１１，５１…両系回路オン指令信号線、１２，１４，５２，５４…Ｂ系回路オン指令信号線、１５，５５…出力タイミング信号線、１６，５６…アドレス設定器、２０，６０…Ａ系ベース駆動回路、２１，６１…Ａ系スイッチング回路、
２２，６２…Ａ系ＮＰＮトランジスタ、２３，４１，６３，８０…ワンショットタイマ、２４，４２，６４，８１…バッファアンプ、２５，２７，３３，３４，４３，４５，６５，６７，７２，７３，８２，８４…抵抗器、２６，４４，６６，８３…ＰＮＰトランジスタ、２８，６８…サージアブソーバ、３０，７０…制御対象負荷、３１…負荷用電源、
３２，７１…スイッチング回路出力電圧、３８，７７…出力検出回路、３９，７８…コンパレータ、４６…Ｂ系ＮＰＮトランジスタ、８５…負荷駆動指令、８６，８７…ＯＲ回路、８８…スイッチング回路オンオフデータ線、９１，９９…Ｂ系スイッチング回路。
【図１】
2005328405.tif 000003
【図２】
2005328405.tif 000004
【図３】
2005328405.tif 000005
【図４】
2005328405.tif 000006
【図５】
2005328405.tif 000007
【図６】
2005328405.tif 000008
【図７】
2005328405.tif 000009