(57)【要約】  【課題】高周波モジュールを構成する部品の小型化、集積化を図り、高周波モジュール全体を小型化する。  【解決手段】多層基板２３内に、デュプレクサ３ａ，４ａ，３ｂ，４ｂの整合回路３ｃ，４ｃ、高周波フィルタ９，１０の構成部品であるコンデンサ２８，２９、分波回路２の一部であるハイパスフィルタやローパスフィルタを内装する。  【効果】多層基板２３の表面に、デュプレクサ３ａ，４ａ，３ｂ，４ｂや高周波増幅回路２４，２５を実装する面積が確保でき、高周波モジュール全体を小型化することができる。【選択図】        図３
2005123909.tif 000002
【特許請求の範囲】
【請求項１】
アンテナ端子に直接又は分波回路を通して接続され、送信系と受信系とを切り替える送信用及び受信用デュプレクサと、受信用デュプレクサの入力側に挿入される整合回路と、送信用デュプレクサに接続され、所定の送信通過帯域の送信信号を増幅する高周波電力増幅回路とを多層基板に実装してなる高周波モジュールであって、
前記整合回路を構成する受動素子を、前記多層基板内部の誘電体層に内装していることを特徴とする高周波モジュール。
【請求項２】
前記整合回路が、多層基板内に形成されたストリップライン、インダクタ、コンデンサの少なくとも１つを含む請求項１記載の高周波モジュール。
【請求項３】
前記デュプレクサが、ＳＡＷ高周波フィルタを含む請求項１又は請求項２記載の高周波モジュール。
【請求項４】
前記デュプレクサが、多層基板の表面に半田バンプを介してフリップチップ実装されていることを特徴とする請求項３項記載の高周波モジュール。
【請求項５】
前記半田バンプによる実装部を半田封止してなることを特徴とする請求項４記載の高周波モジュール。
【請求項６】
前記多層基板に、凹部を形成し、当該凹部内にＳＡＷ高周波フィルタのベアチップをフリップチップ実装していることを特徴とする請求項３記載の高周波モジュール。
【請求項７】
前記高周波電力増幅回路の入力段に、通過帯域内の送信信号を通過させる高周波フィルタが備えられている請求項１記載の高周波モジュール
【請求項８】
前記高周波フィルタが、ＳＡＷ高周波フィルタを含む請求項７記載の高周波モジュール。
【請求項９】
前記高周波フィルタの一部を構成する受動素子が、前記多層基板内部の誘電体層に内装されている請求項７又は請求項８記載の高周波モジュール。
【請求項１０】
前記分波回路を構成する高周波フィルタが、前記多層基板内部の誘電体層に内装されている請求項１記載の高周波モジュール。
【請求項１１】
前記多層基板が、セラミック誘電体層を含む多層セラミック基板である請求項１〜請求項１０のいずれかに記載の高周波モジュール。
【請求項１２】
多層基板の表面に実装又は形成された回路を樹脂封止してなることを特徴とする前記請求項１〜請求項１１のいずれかに記載の高周波モジュール。
【請求項１３】
前記請求項１〜請求項１２のいずれかに記載の高周波モジュールを搭載する通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅回路、高周波フィルタ、高周波分波回路などを一体構成した高周波モジュール、及びその高周波モジュールを搭載した携帯電話機などの通信機器に関するものである。
【背景技術】
【０００２】
近年、携帯電話機の普及が進みつつあり、携帯電話機の機能、サービスの向上が図られている。このような携帯電話機では各送受信系の構成に必要な高周波信号処理回路を基板に搭載している。
従来の、高周波信号処理回路の一般的構成では、アンテナから入力された受信信号とアンテナに給電する送信信号とを切り替えるための送信用及び受信用デュプレクサが設けられている。
【０００３】
アンテナから入ってきた無線信号は、受信用デュプレクサの前段に設けられた整合回路を通って受信用デュプレクサに入力され、ここで受信信号が選択的に通過される。受信信号は、低雑音増幅器で増幅され、信号処理回路に供給される。
一方、送信信号は、所定の送信通過帯域内の送信信号を通過させる高周波フィルタを通ってノイズを落とされ、高周波電力増幅回路に伝えられる。高周波電力増幅回路は、この送信信号を電力増幅し、前記送信用デュプレクサに供給する。
【０００４】
従来、前記送信用及び受信用デュプレクサ、整合回路、高周波電力増幅回路、高周波フィルタなどがそれぞれ個別部品として製造され、基板の上面にディスクリートに搭載されている。
【特許文献１】特開２００２−１７１１３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
それぞれ個別の専用部品を用いて基板に搭載すると、機器の大型化、高コスト化を招来することとなる。
そこで、小型化可能な回路部分は、可及的に小型化するようにして、機器の小型軽量化、低コスト化を有利に展開することが求められている。
しかしながら、例えば、上記送信用及び受信用デュプレクサや高周波フィルタは、ＳＡＷ(Surface Acoustic Wave)エレメントを使用するが、ＳＡＷエレメントはセラミックパッケージに格納されており、金バンプでフリップ実装し面積は最小にしているにもかかわらず、気密封止の信頼性からパッケージの外枠の厚みと底面部の厚みが必要であり、面積・高さともに小さくするのに限界がある。また、発熱の多い高周波電力増幅回路も同様、面積・高さともに小さくするのに限界がある。
【０００６】
そこで、ＳＡＷエレメントや、半導体などの能動素子を使用しない部品に注目し、これらの部品の小型化、集積化を図り、高周波モジュール全体を小型化することが要請される。
そこで本発明は、多層基板内に、デュプレクサの整合回路や高周波フィルタの構成部品であるインダクタやコンデンサを内装することにより、全体を小型化することができる高周波モジュール及びそれを搭載した通信機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の高周波モジュールは、アンテナ端子に直接又は分波回路を通して接続され、送信系と受信系とを切り替える送信用及び受信用デュプレクサと、受信用デュプレクサの入力側に挿入される整合回路と、送信用デュプレクサに接続され、所定の送信通過帯域の送信信号を増幅する高周波電力増幅回路とを多層基板に実装してなり、前記整合回路を構成する受動素子を、前記多層基板内部の誘電体層に内装しているものである。
【０００８】
前記構成によれば、アンテナ端子又は分波回路の出力端子と、受信用デュプレクサの入力端子との間に、整合回路を挿入し、位相の最適化、すなわちインピーダンスマッチングを図っているが、この整合回路を構成する受動素子を、前記多層基板内部の誘電体層に内装している。これによって、高周波モジュール全体を小型化でき、多層基板の表面に、デュプレクサや高周波電力増幅回路を実装する面積が確保できる。
【０００９】
前記整合回路は、ストリップライン、インダクタ、コンデンサなどの受動素子から構成されるものであり、多層基板内部の誘電体層に形成することができるものである。
前記デュプレクサは、典型的にはＳＡＷフィルタで構成することができる。多層基板の表面に半田バンプを介してフリップチップ実装すれば、実装工程が少なくて済み、しかも確実な接続ができる。前記半田バンプによる実装部を半田封止することにより、ＳＡＷフィルタを気密封止状態に保つことができる。
【００１０】
また前記多層基板に、凹部を形成し、当該凹部内にＳＡＷフィルタのベアチップをフリップチップ実装すれば、複数のベアチップを縦に並べて実装することができるようになるので、実装面積が少なくて済み、高周波モジュールのさらなる小型化が図れる。
前記高周波電力増幅回路の入力段に、通過帯域内の送信信号を通過させる高周波フィルタを備えることが好ましい。これによって、送信信号のノイズ成分を容易にカットすることができる。
【００１１】
前記高周波フィルタとして、ＳＡＷフィルタを利用したものであれば、高周波フィルタを小型にでき、かつ、急峻な高周波フィルタ特性が得られるので好ましい。
前記高周波フィルタの一部を構成する受動素子を、前記多層基板内部の誘電体層に内装することとすれば、高周波フィルタの実装に要する面積を小さくすることができ、高周波モジュールの小型化のために好ましい。受動素子として、例えばインダクタ、コンデンサがあげられる。
【００１２】
また、前記分波回路を構成する高周波フィルタが、前記多層基板内部の誘電体層に内装されていることが好ましい。これにより、分波回路の実装に要する面積を小さくすることができる。
前記多層基板には、セラミック誘電体層を含む多層セラミック基板を用いることができる。従来の樹脂基板では方向性結合器やデュプレクサの整合回路を内装するには、面積が大きくなり、高周波モジュール全体の小型化には困難があった。セラミック誘電体の比誘電率は、樹脂基板に比べて高く、通常９から２５である。このため、誘電体層を薄くでき、誘電体層に内装された回路の素子のサイズを小さくでき、素子間距離も狭くすることができる。したがって、樹脂基板を用いる場合に比べて、いっそうの小型化、集積化を実現できる。
【００１３】
また本発明は、上に説明した高周波モジュールを搭載した、携帯電話機などの通信機器に係るものである。
【発明の効果】
【００１４】
以上のように本発明によれば、多層基板内にデュプレクサの整合回路や、高周波フィルタの構成部品であるインダクタやコンデンサを内装することができるため、高周波モジュール全体を小型化することができる。
また、多層基板内に凹部を設け、ＳＡＷフィルタを凹部に格納することにより、さらに高周波モジュールを小型化することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
図１は、携帯電話装置等の移動体通信機器に用いられる、ＣＤＭＡデュアルバンド方式の高周波信号処理回路のブロック構成図を示す。
このＣＤＭＡデュアルバンド方式では、セルラー方式800ＭＨｚ帯及びＰＣＳ方式1.9ＧＨｚ帯の周波数バンドを持った２つの送受信系と、ＧＰＳ(Global Positioning System)による測位機能を利用するためＧＰＳの受信バンド1.5ＧＨｚ帯を持った１つの受信系とから構成される。
【００１６】
図１において、１はアンテナ、２は周波数帯を分けるためのＬＰＦ，ＨＰＦを含む分波器、３ａは1.9ＧＨｚ帯の送信系を分離するＳＡＷデュプレクサ、３ｂは同受信系を分離するＳＡＷデュプレクサ、４ａは８００ＭＨｚ帯の送信系を分離するＳＡＷデュプレクサ、４ｂは同受信系を分離するＳＡＷデュプレクサである。また、１２は前記分波器２から取り込まれるＧＰＳ信号を通過させるためのＳＡＷフィルタである。３ｃ，４ｃは、受信信号の位相を回転させる整合回路である。
【００１７】
送信系では、送信信号処理回路RFIC１７から出力されるセルラー送信信号は、ＳＡＷフィルタを有するＢＰＦ９でノイズが落とされ、高周波電力増幅回路７に伝えられる。送信信号処理回路RFIC１７から出力されるＰＣＳ送信信号は、ＳＡＷフィルタを有するＢＰＦ１０でノイズが落とされ、高周波電力増幅回路８に伝えられる。
高周波電力増幅回路７，８は、それぞれ８００MHｚ帯，１．９GHｚ帯の周波数で駆動され、送信電力を増幅する。増幅された送信信号は、方向性結合器５，６を通り、前記ＳＡＷデュプレクサ４ａ，３ａに入力される。
【００１８】
方向性結合器５，６は、高周波電力増幅回路７，８からの出力信号のレベルをモニタして、そのモニタ信号に基づいて高周波電力増幅回路のオートパワーコントロールする機能があり、そのモニタ出力は、検波用回路１１に入力される。
一方受信系は、ＳＡＷデュプレクサ４ｂ，３ｂで分離された受信信号を増幅する低雑音増幅器LNA１４，１３と、受信信号からノイズを除去する高周波フィルタ１６，１５とを備えている。高周波フィルタ１６，１５を通った受信信号は、受信信号処理回路RFIC１８に伝えられ信号処理される。また、前記ＧＰＳ用ＳＡＷフィルタ１２で分離されたＧＰＳ信号は、受信信号処理回路RFIC１８で信号処理される。
【００１９】
前記デュプレクサの構成は限定されないが、好ましくは、３６°Ｙカット−Ｘ伝搬のＬｉＴａＯ3結晶、６４°Ｙカット−Ｘ伝搬のＬｉＮｂＯ3結晶、４５°Ｘカット−Ｚ伝搬のＬｉＢ4Ｏ7結晶などからなる基板上に、櫛歯状のＩＤＴ(Inter Digital Transducer)電極が形成されたものである。
前記高周波電力増幅回路の構成も限定されないが、好ましくは、高周波信号を増幅する機能を持ち、小型化、高効率化を図るためにＧａＡｓＨＢＴ（ガリウム砒素ヘテロジャンクションバイポーラトランジスタ）構造、又はＰ−ＨＥＭＴ構造のＧａＡｓトランジスタやシリコン若しくはゲルマニウムトランジスタを含む半導体素子で形成されている。
【００２０】
以上のような構成の高周波信号処理回路を含む移動体通信機器においては、各部に対する小型化、軽量化の要求が大きく、これらの要求を考慮して、高周波信号処理回路は、所望の特性が達成できる単位でモジュール化されている。
すなわち、図１で太い実線２２で示したように、分波器２、ＳＡＷデュプレクサ３ａ，３ｂ，４ａ，４ｂ、高周波電力増幅回路７，８、方向性結合器５，６などを含む分波系回路及び送信系回路が、１つの基板に形成された１つの高周波モジュール２２を形成している。
【００２１】
なお、高周波モジュール２２を、800ＭＨｚ帯の高周波モジュールと、１．９ＧＨｚ帯の２つの高周波モジュールに分けるという実装方法も可能である。さらに低雑音増幅器ＬＮＡ１３，１４と受信用高周波フィルタ１５，１６を含んだモジュールを追加して形成してもよい。
以下、800ＭＨｚ帯と、１．９ＧＨｚ帯の２つの周波数帯を含む１つの高周波モジュール２２に基づいて説明する。
【００２２】
図２に、高周波モジュール２２の平面図を示し、図３（ａ）にその断面図を示す。高周波モジュール２２は、同一寸法形状の９層の誘電体層が積層された多層基板構造を有している。４０は最下層に設けられたグランド層である。
多層基板２３の表層には、各種のパターン、各種チップ部品のほか、ＢＰＦ９，１０、ＧＰＳ用のＳＡＷフィルタ１２、検波用回路１１、ＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂ、及び高周波電力増幅回路７，８の一部を構成する電力増幅用半導体素子２４，２５などが搭載され、これらは半田などで誘電体層上の導体パターンに接合されている。
【００２３】
電力増幅用半導体素子２４，２５は、多層基板２３上の導体パターンとワイヤーボンディングで接続されている。電力増幅用半導体素子２４，２５の周囲には、同じく高周波電力増幅回路７，８の一部を構成する電力増幅用整合回路２６，２７がチップ部品や導体パターンで形成されている。
なお、電力増幅用半導体素子２４，２５、電力増幅用整合回路２６，２７などは、多層基板の裏面に搭載するようにしてもよい。
【００２４】
多層基板２３の内部には、整合回路３ｃ，４ｃと、方向性結合器５，６とが内装され、さらに電力増幅用半導体素子２４，２５とＢＰＦ９，１０との間にＤＣカット用結合コンデンサ２８、ＢＰＦ９，１０と接地との間にコンデンサ２９が内装されている。
構造的にいえば、これらの内部素子を構成する、分布定数線路、結合線路、分布型コンデンサ、抵抗などの導体パターンが誘電体層中に、それぞれ形成されている。例えば図３（ｂ）は、方向性結合器５，６の結合線路を示す多層基板２３内部の斜視図であり、結合線路は２枚の相重なる誘電体層２３ａ，２３ｂ上にそれぞれ形成されている。
【００２５】
そして、各誘電体層には複数の層にわたって、回路を縦に接続するため必要なビアホール導体が縦方向に形成されている。特に、図３（ａ）における５０は、電力増幅用半導体素子２４，２５で発生する熱を逃がすため設けられた、誘電体層を上下に貫通するサーマルビアである。
それぞれの誘電体層は、例えば、ガラスエポキシ樹脂などの有機系誘電体基板に対して、銅箔などの導体によって導体パターンを形成し、積層して熱硬化させたもの、又は、セラミック材料などの無機系誘電体層に種々の導体パターンを形成し、これらを積層後同時に焼成したものが用いられる。
【００２６】
特に、セラミック材料を用いれば、セラミック誘電体の比誘電率は通常７から２５と、樹脂基板に比べて高いので、誘電体層を薄くでき、誘電体層に内装された回路の素子のサイズを小さくでき、素子間距離も狭くすることができる。
とりわけ、ガラスセラミックスなどの低温で焼成が可能なセラミック材料を用いると、導体パターンを低抵抗の銅、銀などによって形成することができるので望ましい。また、ビアホール導体は誘電体層に形成した貫通孔にメッキ処理するか、導体ペーストを充填するかして形成される。
【００２７】
次に、整合回路３ｃ，４ｃの具体的な回路例と、その多層基板内構造を説明する。
図４（ａ）は、受信用のＳＡＷデュプレクサ４ｂ，３ｂの前段に挿入されるストリップライン３１を示す。このようなストリップライン３１で受信信号の位相を所定角回転させる。
図４（ｂ）は、ストリップライン３１が形成された誘電体層を、誘電体層ごとに分解して示す分解斜視図である。分波器２につながる端子Ｐ１、及び低雑音増幅器LNA１３又は１４につながる端子Ｐ２が、最下の誘電体層に設けられ、これらの端子がビアホール（図に黒丸点で示す）によって上の誘電体層につながっていく。途中の誘電体層３３には、ストリップライン３１を形成し一端が端子Ｐ１とつながるミアンダ状の導体パターンが配置されている。この導体パターンの他端は、ビアホールによって一層上に上がり、湾曲して、最上の誘電体層のＳＡＷデュプレクサ４ｂ，３ｂの端子に接続される。前記端子Ｐ２は、誘電体層を貫通してＳＡＷデュプレクサ４ｂ，３ｂの他の端子に接続される。４０ａは接地用ラインである。
【００２８】
また、図５（ａ）は、コンデンサ３５，３６を直列に挿入し、インダクタとしてのストリップライン３７を接地との間に並列に挿入したＴ型のＬＣ回路を示す。このようなＬＣ回路で位相角を最適化することができる。
図５（ｂ）は、コンデンサ３５，３６及びストリップライン３７が形成された誘電体層を、誘電体層ごとに分解して示す分解斜視図である。分波器２につながる端子Ｐ１、及び低雑音増幅器LNA１３又は１４につながる端子Ｐ２が、最下の誘電体層に設けられ、これらの端子がビアホール（図に黒丸点で示す）によって上の誘電体層につながっていく。途中の誘電体層３２には、ストリップライン３７を形成し一端が接地されたミアンダ状の導体パターンが配置されている。この導体パターンの他端は、ビアホールによって一層上の誘電体層３３に上がり、コンデンサ３５を形成する一方導体につながる。さらに一層上の誘電体層３４には、コンデンサ３５を形成する他方導体が形成されている。これらの一方導体と他方導体が、誘電体層３４を介して容量を形成する。この他方導体は、下層からビアホール導体を通して前記端子Ｐ１とつながるとともに、さらに、ＳＡＷデュプレクサ３ａ，４ａの端子ともつながっている。
【００２９】
また、誘電体層３３には、コンデンサ３６を形成する一方導体が形成されている。この一方導体３６は、前記一方導体３５と接続している。一方導体３６の上には、誘電体層３４を介してコンデンサ３６を形成する他方導体が形成されている。これらの一方導体と他方導体とで、誘電体層３４を介してコンデンサ３６の容量を形成する。コンデンサ３５の他方導体は、ビアホール導体を通してＳＡＷデュプレクサ４ｂ，３ｂの端子に接続される。また、ＳＡＷデュプレクサ４ｂ，３ｂの他の端子は、前記端子Ｐ２とつながっている。
【００３０】
また図６（ａ）は、接地と並列に接続したインダクタ３８のみで整合をとった回路を示す。
図６（ｂ）は、ストリップライン３８が形成された誘電体層を、誘電体層ごとに分解して示す分解斜視図である。分波器２につながる端子Ｐ１、及び低雑音増幅器LNA１３又は１４につながる端子Ｐ２が、最下の誘電体層に設けられ、これらの端子がビアホール（図に黒丸点で示す）によって上の誘電体層につながっていく。途中の誘電体層３３には、ストリップライン３８を形成し一端が接地されたスパイラル状の導体パターンが配置されている。この導体パターンはスパイラル状に湾曲して、ビアホールによって上の誘電体層３４に上がり、さらにに湾曲して端子Ｐ１及び最上の誘電体層のＳＡＷデュプレクサ４ａ，３ａに接続される。一方、前記端子Ｐ２は、誘電体層を貫通してＳＡＷデュプレクサ４ｂ，３ｂの他の端子に接続される。
【００３１】
図７は、ＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂを多層基板２３に直接フリップチップ実装する状態を示す斜視図である。
図７でＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂのチップを"４１"と表示している。ＳＡＷチップ４１の表面にはＩＤＴ電極４２が形成され、入力と出力のパターン４３と、ＳＡＷチップ４１の表面を気密封止する電極４４が形成されている。一方多層基板２３にはＳＡＷチップ４１と対向して、入出力のパッド４５と気密封止するための電極４６が形成されている。
【００３２】
多層基板２３のこれらのパターンに半田のバンプを形成し、ＳＡＷチップ４１を熱圧着して封止することで、従来のパッケージ品と同等の信頼性特性が得られる。上記半田バンプは、多層基板２３に半田を印刷し、必要チップ部品を実装し、リフローして形成することができる。この場合、多層基板２３の電極には、半田濡れ性の点から、たとえばＮｉ下地の金メッキを施しておくとよい。
【００３３】
その後、電力増幅用半導体素子２４，２５を実装しワイヤーボンドで接続し、全体をエポキシ樹脂等で封止し、高周波モジュールが出来あがる。
また、図８のように電力増幅用半導体素子２４，２５をワイヤーボンディングでなく、フリップチップ構造にすることもできる。４９は、電力増幅用半導体素子２４，２５のバンプ電極である。５０ａは、多層基板２３の表面に設けられた接合電極であり、この一部が前述したサーマルビア５０につながる。
【００３４】
以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではない。例えば、図２、３では、多層基板２３に整合回路３ｃ，４ｃと方向性結合器５，６、及びコンデンサ２８，２９を内装している例で説明したが、２つ以上のバンドを扱うモジュールの場合、分波器２の少なくとも一部を内装することもできる。
すなわち図９に示すように、分波器２を構成するＬＰＦ，ＨＰＦを、多層基板２３に内装してもよい。これにより、モジュール全体として小型化が実現可能となる。
【００３５】
さらに、ＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂを構成する複数のチップを、多層基板２３の内部に縦に配置することにより、さらなる小型化を図ることもできる。
図１０では多層基板２３の表面に凹部５１を設け、ＳＡＷチップ４１ａを格納し、その上にさらに他のＳＡＷチップ４１ｂを上述のフリップチップで実装する。これにより、モジュールの面積を大幅に削減することができる。特にＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂは、送信側のエレメント３ａ，４ａが耐電力構造のため受信側のエレメント３ｂ，４ｂより大型になるため、このように実装配置することでモジュールの面積を有効に利用できる。
【００３６】
図１１は、多層基板２３の裏面側に凹部５２を設け、ＳＡＷチップ４１ａを格納しモジュールを小型化するものである。
このように、表面または裏面に凹部５１，５２を形成し、ＳＡＷエレメントの約半数を格納することで、高周波モジュールの小型化が実現できる。その他、本発明の範囲内で種々の変更を施すことが可能である。
【図面の簡単な説明】
【００３７】
【図１】ＣＤＭＡデュアルバンド方式の高周波信号処理回路のブロック構成図である。
【図２】多層基板２３に実装した高周波モジュール２２の全体を示す平面図である。
【図３】（ａ）は同断面図である。（ｂ）は、方向性結合器の結合線路を示すための多層基板２３内部の透視斜視図である。
【図４】（ａ）は、受信用のＳＡＷデュプレクサ４ｂ，３ｂの前段に挿入されるストリップライン３１を含む整合回路図、（ｂ）は、ストリップライン３１の構造を、誘電体層ごとに分解して示す分解斜視図である。
【図５】（ａ）は、コンデンサ３５，３６を直列に挿入し、インダクタとしてのストリップライン３７を接地との間に並列に挿入したＴ型のＬＣ整合回路を示す。（ｂ）は、コンデンサ３５，３６及びストリップライン３７の構造を、誘電体層ごとに分解して示す分解斜視図である。
【図６】（ａ）は、接地と並列に接続したインダクタ３８のみで整合をとる整合回路を示す。（ｂ）は、ストリップライン３８の構造を、誘電体層ごとに分解して示す分解斜視図である。
【図７】ＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂを多層基板２３に直接フリップチップ実装する様子を示す斜視図である。
【図８】電力増幅用半導体素子２４，２５をフリップチップ実装する様子を示す斜視図である。
【図９】分波器２を構成するＬＰＦ，ＨＰＦを、多層基板２３に内装した状態を示す断面図である。
【図１０】多層基板２３の表面に凹部５１を設け、ＳＡＷチップ４１ａを格納し、その上にさらに他のＳＡＷチップ４１ｂをフリップチップ実装した状態を示す断面図である。
【図１１】多層基板２３の裏面側に凹部５２を設け、ＳＡＷチップ４１ａを格納し、さらに他のＳＡＷチップ４１ｂをフリップチップ実装した状態を示す断面図である。
【符号の説明】
【００３８】
１  アンテナ
２  分波器
３ａ，３ｂ  デュプレクサ（ＰＣＳ側）
４ａ，４ｂ  デュプレクサ（セルラー側）
５、６  方向性結合器（カプラ）
７、８  高周波電力増幅回路
９、１０  送信用ＳＡＷフィルタ
１１  検波回路
１２  受信用  ＧＰＳ  ＳＡＷフィルタ
１３、１４  低雑音増幅器ＬＮＡ
１５、１６  受信用ＳＡＷ  高周波フィルタ
１７  送信用ＲＦＩＣ
１８  受信用ＲＦＩＣ
１９  ベースバンドＩＣ
２２  高周波モジュール
２３  多層基板
２４、２５  電力増幅用半導体素子
２６、２７  電力増幅整合回路
３１  ストリップライン
３２〜３４  誘電体層
３５、３６  結合用コンデンサ
３７、３８  整合用インダクタ
４０  グランド層
４０ａ  接地用ライン
４１  ＳＡＷチップ
４２  ＩＤＴ電極
４３  ＳＡＷ入出力電極
４４  ＳＡＷ気密封止電極
４５  入出力電極
４６  気密封止電極
４９  バンプ電極
５０  接合電極
５１，５２  凹部
【図１】
2005123909.tif 000003
【図２】
2005123909.tif 000004
【図３】
2005123909.tif 000005
【図４】
2005123909.tif 000006
【図５】
2005123909.tif 000007
【図６】
2005123909.tif 000008
【図７】
2005123909.tif 000009
【図８】
2005123909.tif 000010
【図９】
2005123909.tif 000011
【図１０】
2005123909.tif 000012
【図１１】
2005123909.tif 000013