(57)【要約】【課題】複数の周波数帯に対応可能で、切替スイッチやダイオードを使用することなく、伝送損失を悪化させることなく、後段に接続されるＳＡＷフィルタにかかる静電気の抑制ができ、高調波歪の発生を抑制することができる、整合性の良い常時接続可能な複合型分波回路を提供する。【解決手段】第１、第２および第３の周波数帯域を分離する３つの分波回路を備え、それぞれの周波数帯において、アンテナ端子につながる分岐点から見た、全分波回路の、特性アドミッタンスで規格化されたアドミッタンスの実部の総和を１、虚部の総和を０とする関係が成立している。【効果】第１、第２および第３の周波数帯の電気信号を取り出す回路間が不整合することなく分波できる。【選択図】図２
2005123910.tif 000002
【特許請求の範囲】
【請求項１】
複数の分波回路を備えることにより、複数の周波数帯を分波する複合型分波回路において、
それぞれの周波数帯において、アンテナ端子につながる分岐点から見た、全分波回路の、特性アドミッタンスで規格化されたアドミッタンスの実部の総和を１、虚部の総和を０とする関係が成立していることを特徴とする複合型分波回路。
【請求項２】
３つの異なった第１、第２及び第３の周波数帯を分波する請求項１記載の複合型分波回路。
【請求項３】
第１の周波数帯の分波回路が少なくとも一つの低域通過フィルタにより構成され、第２の周波数帯の分波回路が高域通過フィルタと帯域阻止フィルタにより構成され、第３の周波数帯の分波回路が高域通過フィルタと位相調整用インダクタにより構成されている請求項２記載の複合型分波回路。
【請求項４】
第１の周波数帯の分波回路の、第１の周波数帯、第２の周波数帯、第３の周波数帯でのアドミッタンスが、それぞれ
Ｙ１ａ＝Ｇ１ａ＋ｊＢ１ａ，
Ｙ２ａ＝Ｇ２ａ＋ｊＢ２ａ，
Ｙ３ａ＝Ｇ３ａ＋ｊＢ３ａ
で表され、第２の周波数帯の分波回路の、第１の周波数帯、第２の周波数帯、第３の周波数帯でのアドミッタンスが、それぞれ
Ｙ１ｂ＝Ｇ１ｂ＋ｊＢ１ｂ，
Ｙ２ｂ＝Ｇ２ｂ＋ｊＢ２ｂ，
Ｙ３ｂ＝Ｇ３ｂ＋ｊＢ３ｂ
で表され、第３の周波数帯の分波回路の、第１の周波数帯、第２の周波数帯、第３の周波数帯でのアドミッタンスが、それぞれ
Ｙ１ｃ＝Ｇ１ｃ＋ｊＢ１ｃ，
Ｙ２ｃ＝Ｇ２ｃ＋ｊＢ２ｃ，
Ｙ３ｃ＝Ｇ３ｃ＋ｊＢ３ｃ
で表され、下式（１）を満足するように設計されている請求項２又は請求項３記載の複合型分波回路。
Ｇｎａ＋Ｇｎｂ＋Ｇｎｃ＝１
Ｂｎａ＋Ｂｎｂ＋Ｂｎｃ＝０  （ｎ＝１，２，３）（１）
【請求項５】
第１の周波数帯の分波回路が少なくとも一つの低域通過フィルタにより構成され、第２の周波数帯の分波回路が高域通過フィルタと帯域阻止フィルタと位相調整用インダクタにより構成され、第３の周波数帯の分波回路が高域通過フィルタにより構成されている請求項２記載の複合型分波回路。
【請求項６】
第１の周波数帯の分波回路の、第１の周波数帯、第２の周波数帯、第３の周波数帯でのアドミッタンスが、それぞれ
Ｙ１ｄ＝Ｇ１ｄ＋ｊＢ１ｄ，
Ｙ２ｄ＝Ｇ２ｄ＋ｊＢ２ｄ，
Ｙ３ｄ＝Ｇ３ｄ＋ｊＢ３ｄ
で表され、第２の周波数帯の分波回路の、第１の周波数帯、第２の周波数帯、第３の周波数帯でのアドミッタンスが、それぞれ
Ｙ１ｅ＝Ｇ１ｅ＋ｊＢ１ｅ，
Ｙ２ｅ＝Ｇ２ｅ＋ｊＢ２ｅ，
Ｙ３ｅ＝Ｇ３ｅ＋ｊＢ３ｅ
で表され、第３の周波数帯の分波回路の、第１の周波数帯、第２の周波数帯、第３の周波数帯でのアドミッタンスが、それぞれ
Ｙ１ｆ＝Ｇ１ｆ＋ｊＢ１ｆ，
Ｙ２ｆ＝Ｇ２ｆ＋ｊＢ２ｆ，
Ｙ３ｆ＝Ｇ３ｆ＋ｊＢ３ｆ
で表され、下式（２）を満足するように設計されている請求項２又は請求項５記載の複合型分波回路。
Ｇｎｄ＋Ｇｎｅ＋Ｇｎｆ＝１
Ｂｎｄ＋Ｂｎｅ＋Ｂｎｆ＝０  （ｎ＝１，２，３）        （２）
【請求項７】
前記請求項１〜請求項６のいずれかに記載の複合型分波回路を、多層基板により形成してなるチップ部品。
【請求項８】
前記請求項１〜請求項６のいずれかに記載の複合型分波回路を備え、かつデュプレクサ、パワーアンプ、ＳＡＷフィルタのいずれか又はすべてを搭載している高周波モジュール。
【請求項９】
前記請求項８記載の高周波モジュールを備えている無線通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の異なる周波数帯の信号を分波することのできる複合型分波回路、並びにそれを用いたチップ部品、高周波モジュール及び無線通信機器に関するものである。
【背景技術】
【０００２】
近年、携帯電話機の普及が進みつつあり、携帯電話機の機能、サービスの向上が図られている。この新たな携帯電話機として、マルチバンド携帯電話機の提案がなされている。マルチバンド携帯電話機は、通常の携帯電話機が一つの送受信系のみを取り扱うのに対し、複数の送受信系を取り扱うものである。これにより、利用者は地域性や使用目的等に合った都合の良い送受信系を選択して利用することができる。
【０００３】
さらに、位置検出のためのＧＰＳ(Global Positioning System)などの新たな周波数帯での送受信系を、携帯電話機に付加することも行われている。
その一例として、通過帯域の異なる３つの送受信系を有するCellular／ＰＣＳ／ＧＰＳ方式の携帯電話機の構成を簡単に説明する。
この携帯電話機は、通過帯域の異なる３つの送受信系を複合型分波回路によって各送受信系Cellular／ＰＣＳ／ＧＰＳに分波し、かつＰＣＳ、Cellularの送受信系においてそれぞれ送信系ＴＸと受信系ＲＸとの切替えを行うアンテナ共用器を備えている。
【０００４】
さらにＰＣＳの送信系ＴＸを構成するパワーアンプ、受信系ＲＸを構成するローノイズアンプ、Cellularの送信系ＴＸを構成するパワーアンプ、受信系ＲＸを構成するローノイズアンプ、ＧＰＳの受信系ＲＸを構成するローノイズアンプなどを備えている。
図１４は、従来の複合型分波回路のブロック図である。複合型分波回路は、ショットキダイオードなどのスイッチング素子６６、ＬＣフィルタ素子６４，６５を備えている。ＬＣフィルタ素子６４の端子３は、Cellularの送受信系に接続され、ＬＣフィルタ素子６５の端子５は、ＰＣＳの受信系に接続され、スイッチング素子６６の一端子４は、ＧＰＳの送受信系にダイレクトに接続される。
【特許文献１】特開２００３−８４６９号公報
【特許文献２】特開平１１−２２５０８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この場合において、ＰＣＳ、Cellular、ＧＰＳの各送受信系には、遮断特性に優れる表面弾性波フィルタ（以下「ＳＡＷフィルタ」という）が使用されることがあるが、ＳＡＷフィルタの耐電力特性が低い、かつ静電気に弱いという性質から、例えばスイッチング素子から後段のＳＡＷフィルタへ、直接に電力や静電気が加わって、ＳＡＷフィルタが破損されるというおそれがあった。
【０００６】
また、従来の複合型分波回路では、それを用いたチップ部品、高周波モジュール及び無線通信機器を設計する際、縦続接続による伝送損失の悪化、スイッチング素子による高調波歪の発生、構成素子数の増加等の不具合が生じる問題があった。
また、スイッチング素子では、例えばＧＰＳなどの新たな周波数帯での送受信系が常時接続できないので、併用して常時使用することができないという問題があった。
【０００７】
本発明の目的は、新たな周波数帯を付加する場合においても、伝送損失を悪化させることなく、後段に接続されるＳＡＷフィルタにかかる静電気の抑制ができ、かつ高調波歪の発生の抑制ができる複合型分波回路を提供することにある。
また、本発明の目的は、新たな周波数帯を付加する場合においても、送受信が常時接続可能な複合型分波回路を提供することにある。
【０００８】
さらに本発明の目的は、前記複合型分波回路を用いたチップ部品、高周波モジュール及び無線通信機器を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の複合型分波回路は、複数の分波回路を備えることにより、複数の周波数帯を分波するものであって、それぞれの周波数帯において、アンテナ端子につながる分岐点から見た、全分波回路の、特性アドミッタンスで規格化されたアドミッタンスの実部の総和を１、虚部の総和を０とする関係が成立していることを特徴とする。
前記周波数帯の数は、例えば３つである（第１、第２及び第３の周波数帯という）。
【００１０】
前記第１の周波数帯の分波回路が、少なくとも一つの低域通過フィルタにより構成され、第２の周波数帯の分波回路が高域通過フィルタと帯域阻止フィルタにより構成され、第３の周波数帯の分波回路が高域通過フィルタと位相調整用インダクタにより構成されているものであってもよく、第１の周波数帯の分波回路が少なくとも一つの低域通過フィルタにより構成され、第２の周波数帯の分波回路が高域通過フィルタと帯域阻止フィルタと位相調整用インダクタにより構成され、第３の周波数帯の分波回路が高域通過フィルタにより構成されていてもよい。
【００１１】
以上の構成により、複数の周波数帯に対応可能で、常時接続可能な、複合型分波回路を提供することが可能となる。この複合型分波回路は、ダイオードなどのスイッチング素子を使用することなく構成でき、且つ伝送損失も悪化させることがない。後段に接続されるＳＡＷフィルタにかかる静電気の抑制ができ、高調波歪の発生も抑制でき、構成素子数の増加もない。
【００１２】
したがって、移動体通信端末、移動体通信機器などの無線通信機器に対応した整合性の良い複合型分波回路を提供することが可能となる。
また、本発明に係る複合型分波回路は、多層基板内に形成することが可能であり、複合高周波モジュールの多層回路基板内にチップ部品と一体化した形成することが可能である。これにより、小型かつ低背の複合型分波回路を得ることが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
−第１の回路構成−
図１は、本発明の第１の回路構成に係る複合型分波回路１を示すブロック図である。図２は、複合型分波回路１の等価回路である。
この複合型分波回路１は、トリプルバンド対応のものであり、３つの通信システムは、Cellular通信システム（第１の周波数帯；８００ＭＨｚ帯）、ＧＰＳ通信システム（第２の周波数帯；１５００ＭＨｚ帯）、ＰＣＳ通信システム（第３の周波数帯；１９００ＭＨｚ帯）である。
【００１４】
なお、第１、第２、第３の周波数帯は、ＧＳＭ，ＧＰＳ，ＤＣＳ，Cellular，ＰＣＳ，Ｗ−ＣＤＭＡなどいかなる周波数帯であっても適用可能なものである。
複合型分波回路１は、アンテナに接続されるＡＮＴ端子２と、第１の周波数帯の送受信信号を入出力する第一端子３、第２の周波数帯の受信信号を入力する第二端子４、第３の周波数帯の送受信信号を入出力する第三端子５を有している。
【００１５】
このＡＮＴ端子２と第一端子３間には、図１および図２に示すローパスフィルタ回路（以下「ＬＰＦ」という）６が接続されている。ＬＰＦ６により構成される回路をＡと表記する。
ＬＰＦ６は、多層基板内の各層にストリップラインとキャパシタを形成したＬＣフィルタである。このＬＰＦ６においては、ＧＰＳ通信システムおよびＰＣＳ通信システム周波数帯を減衰させる設計となっている。当該Cellular通信システムの周波数帯においては２倍波、３倍波などの高調波が含まれるが、これらの高調波も減衰させることが可能となる。
【００１６】
また、ＡＮＴ端子２と第二端子４間には、ハイパスフィルタ回路（以下「ＨＰＦ」という）７、及び帯域遮断フィルタ回路（以下「ＢＥＦ」という）８が接続されている。これらのＨＰＦ７，ＢＥＦ８は、多層基板内の各層に形成されるストリップラインとキャパシタから成る。ＨＰＦ７，ＢＥＦ８により構成される回路をＢと表記する。
このＨＰＦ７においては、Cellular通信システムの周波数帯を減衰させ、ＢＥＦ８においては、ＰＣＳ通信システム周波数帯を減衰させる設計となっている。
【００１７】
さらに、このＨＰＦ７においては低域側を減衰させることから、第二端子４の後段にＳＡＷフィルタが接続された場合においても、そのＳＡＷフィルタにかかる静電気（〜３００ＭＨｚ）を減衰させることができる。したがって、後段に接続されるＳＡＷフィルタの保護の役割も担うことができる。
このＨＰＦ７の後段に挿入されているＢＥＦ８においては、第二端子４の後段に接続されるＳＡＷフィルタの入力端子からＡＮＴ端子２までを、ＰＣＳ通信システム周波数帯でのλ（２ｎ−１）／４ （λは波長、ｎは自然数）の長さになるように設計することにより、ＰＣＳ通信システムにおける高調波抑制の役割を担うことも可能となる。
【００１８】
また、ＡＮＴ端子２と第三端子５間には、ＨＰＦ１０が構成されている。このＨＰＦ１０も多層基板内に形成されるストリップラインとキャパシタから成る。ＨＰＦ１０には、図１に示すように、位相調整用の並列インダクタ９が形成されている。これらのＨＰＦ１０及び並列インダクタ９により構成される回路をＣと表記する。
このＨＰＦ１０と並列インダクタ９により、Cellular通信システムおよびＧＰＳ通信システムの周波数帯を減衰させる設計となっている。また、当該ＰＣＳ通信システムの周波数帯における２倍波、３倍波などの高調波を減衰させることも可能である。
【００１９】
つぎに、複合型分波回路１の３分波を行う分岐点Ｐから、回路Ａを見た場合の、回路Ａの第１の周波数帯（８００ＭＨｚ帯）、第２の周波数帯（１５００ＭＨｚ帯）、第３の周波数帯（１９００ＭＨｚ帯）でのアドミッタンスを、
Ｙ１ａ＝Ｇ１ａ＋ｊＢ１ａ，
Ｙ２ａ＝Ｇ２ａ＋ｊＢ２ａ，
Ｙ３ａ＝Ｇ３ａ＋ｊＢ３ａ
と表記し、その位置関係を図３のアドミッタンスチャートに図示する。
【００２０】
さらに分岐点Ｐから、回路Ｂを見た場合の、回路Ｂの第１の周波数帯（８００ＭＨｚ帯）、第２の周波数帯（１５００ＭＨｚ帯）、第３の周波数帯（１９００ＭＨｚ帯）でのアドミッタンスを、
Ｙ１ｂ＝Ｇ１ｂ＋ｊＢ１ｂ，
Ｙ２ｂ＝Ｇ２ｂ＋ｊＢ２ｂ，
Ｙ３ｂ＝Ｇ３ｂ＋ｊＢ３ｂ
と表記し、その位置関係を図４のアドミッタンスチャートに図示する。
【００２１】
さらに分岐点Ｐから、回路Ｃを見た場合の、回路Ｃの第１の周波数帯（８００ＭＨｚ帯）、第２の周波数帯（１５００ＭＨｚ帯）、第３の周波数帯（１９００ＭＨｚ帯）でのアドミッタンスを、
Ｙ１ｃ＝Ｇ１ｃ＋ｊＢ１ｃ，
Ｙ２ｃ＝Ｇ２ｃ＋ｊＢ２ｃ，
Ｙ３ｃ＝Ｇ３ｃ＋ｊＢ３ｃ
と表記し、その位置関係を図５のアドミッタンスチャートに図示する。
【００２２】
上記の回路Ａ、回路Ｂおよび回路Ｃにおいて、整合条件を、下式（１）を満足するように設計することとすれば、整合性の良い複合型分波回路１を得ることが可能である。ｎは周波数帯を示す数字であり、ｎ＝１，２，３のすべてについて成立することが必要である。
Ｇｎａ＋Ｇｎｂ＋Ｇｎｃ＝１
Ｂｎａ＋Ｂｎｂ＋Ｂｎｃ＝０  （ｎ＝１，２，３）         （１）
ただし、値１は、特性アドミッタンスＹ0（Ｙ0は、例えば０．０２Ｓに設定される）を規格化した値となっている。
−第２の回路構成−
図６は、本発明の第２の回路構成に係る複合型分波回路３０の構成を示すブロック図である。図７は、複合型分波回路３０の等価回路である。
【００２３】
この複合型分波回路３０は、トリプルバンド対応のものであり、３つの通信システムは、Cellular通信システム（第１の周波数帯；８００ＭＨｚ帯）、ＧＰＳ通信システム（第２の周波数帯；１５００ＭＨｚ帯）、ＰＣＳ通信システム（第３の周波数帯；１９００ＭＨｚ帯）である。
複合型分波回路３０は、アンテナに接続されるＡＮＴ端子２と、第１の周波数帯の送受信信号を入出力する第一端子３、第２の周波数帯の受信信号を入力する第二端子４、第３の周波数帯の送受信信号を入出力する第三端子５を有している。
【００２４】
このＡＮＴ端子２と第一端子３間には、図６および図７に示すＬＰＦ３１が接続されている。ＬＰＦ３１により構成される回路をＤと表記する。
ＬＰＦ３１は、多層基板内の各層にストリップラインとキャパシタを形成したＬＣフィルタである。このＬＰＦ３１においては、ＧＰＳ通信システムおよびＰＣＳ通信システム周波数帯を減衰させる設計となっている。当該Cellular通信システムの周波数帯においては２倍波、３倍波などの高調波が含まれるが、これらの高調波を減衰させることも可能となる。
【００２５】
また、ＡＮＴ端子２と第二端子４間には、位相調整用の並列インダクタ３５、ＨＰＦ３２、及びＢＥＦ３３が接続されている。これらの並列インダクタ３５、ＨＰＦ３２，ＢＥＦ３３は、多層基板内の各層に形成されるストリップラインとキャパシタから成る。並列インダクタ３５、ＨＰＦ３２，ＢＥＦ３３により構成される回路をＥと表記する。
この位相調整用の並列インダクタ３５及びＨＰＦ３２においては、Cellular通信システムの周波数帯を減衰させ、ＢＥＦ３３においては、ＰＣＳ通信システム周波数帯を減衰させる設計となっている。
【００２６】
さらに、このＨＰＦ３２においては低域側を減衰させることから、第二端子４の後段にＳＡＷフィルタが接続された場合においても、そのＳＡＷフィルタにかかる静電気（〜３００ＭＨｚ）を減衰させることができる。したがって、後段に接続されるＳＡＷフィルタの保護の役割も担うことができる。
このＨＰＦ３２の後段に挿入されているＢＥＦ３３においては、第二端子４の後段に接続されるＳＡＷフィルタの入力端子からＡＮＴ端子２までを、ＰＣＳ通信システム周波数帯でのλ（２ｎ−１）／４ （λは波長、ｎは自然数）の長さになるように設計することにより、ＰＣＳ通信システムにおける高調波抑制の役割を担うことも可能となりうる。
【００２７】
また、ＡＮＴ端子２と第三端子５間には、ＨＰＦ３４が接続されている。このＨＰＦ３４も多層基板内に形成されるストリップラインとキャパシタから成る。このＨＰＦ３４により構成される回路をＦと表記する。
このＨＰＦ３４により、Cellular通信システムおよびＧＰＳ通信システムの周波数帯を減衰させる設計となっている。また、当該ＰＣＳ通信システムの周波数帯における２倍波、３倍波などの高調波を減衰させることも可能である。
【００２８】
つぎに、複合型分波回路３０の３分波を行う分岐点Ｐから、回路Ｄを見た場合の、回路Ｄの第１の周波数帯（８００ＭＨｚ帯）、第２の周波数帯（１５００ＭＨｚ帯）、第３の周波数帯（１９００ＭＨｚ帯）でのアドミッタンスを、
Ｙ１ｄ＝Ｇ１ｄ＋ｊＢ１ｄ，
Ｙ２ｄ＝Ｇ２ｄ＋ｊＢ２ｄ，
Ｙ３ｄ＝Ｇ３ｄ＋ｊＢ３ｄ
と表記し、その位置関係を図８のアドミッタンスチャートに図示する。
【００２９】
さらに分岐点Ｐから、回路Ｅを見た場合の、回路Ｅの第１の周波数帯（８００ＭＨｚ帯）、第２の周波数帯（１５００ＭＨｚ帯）、第３の周波数帯（１９００ＭＨｚ帯）でのアドミッタンスを、
Ｙ１ｅ＝Ｇ１ｅ＋ｊＢ１ｅ，
Ｙ２ｅ＝Ｇ２ｅ＋ｊＢ２ｅ，
Ｙ３ｅ＝Ｇ３ｅ＋ｊＢ３ｅ
と表記し、その位置関係を図９のアドミッタンスチャートに図示する。
【００３０】
さらに分岐点Ｐから、回路Ｆを見た場合の、回路Ｆの第１の周波数帯（８００ＭＨｚ帯）、第２の周波数帯（１５００ＭＨｚ帯）、第３の周波数帯（１９００ＭＨｚ帯）でのアドミッタンスを、
Ｙ１ｆ＝Ｇ１ｆ＋ｊＢ１ｆ，
Ｙ２ｆ＝Ｇ２ｆ＋ｊＢ２ｆ，
Ｙ３ｆ＝Ｇ３ｆ＋ｊＢ３ｆ
と表記し、その位置関係を図１０のアドミッタンスチャートに図示する。
【００３１】
上記の回路Ｄ、ＥおよびＦにおいて、整合条件を、下式（２）を満足するように設計することとすれば、整合性の良い複合型分波回路３０を得ることが可能である。ｎは周波数帯を示す数字であり、ｎ＝１，２，３のすべてについて成立することが必要である。
Ｇｎｄ＋Ｇｎｅ＋Ｇｎｆ＝１
Ｂｎｄ＋Ｂｎｅ＋Ｂｎｆ＝０  （ｎ＝１，２，３）        （２）
−第３の回路構成−
いままで説明した複合型分波回路１，３０の分波機能をそのまま維持しながら、高調波成分の抑制機能を一段強化した複合型分波回路６０の構成例を図１１に示す。
【００３２】
この図１１の複合型分波回路６０は、図２の複合型分波回路１の、第１の周波数帯の信号を取り出す回路ＡのＬＰＦ６にさらにＬＰＦ６１を付加し、第３の周波数帯の信号を取り出す回路ＣのＨＰＦ１０及び位相調整用インダクタ１４の組み合わせに、ＢＥＦ６２を付加している。
このように、ＬＰＦ６１、ＢＥＦ６２を付加することで、第１の周波数帯における２倍波、３倍波の高調波抑制を図り、かつ第３の周波数帯における２倍波、３倍波の高調波抑制を図ることが可能である。
【００３３】
なお、このような付加構成は、前述の複合型分波回路１に対応するものであるが、同じ付加回路を付与することで複合型分波回路３０においても実現することは可能である。
−外観−
以上の第１〜第３の回路構成による本発明の複合型分波チップ部品５０の外観斜視図を図１２に示す。
【００３４】
複合型分波回路１，３０，６０を構成するストリップライン、インダクタ、キャパシタは、複数の誘電体層を重ねて構成した多層誘電体基板内に形成される。
それぞれの誘電体層は、例えば、ガラスエポキシ樹脂などの有機系誘電体基板に対して、銅箔などの導体によって導体パターンを形成し、積層して熱硬化させたもの、又は、セラミック材料などの無機系誘電体層に種々の導体パターンを形成し、これらを積層後同時に焼成したものが用いられる。
【００３５】
特に、セラミック材料を用いれば、セラミック誘電体の比誘電率は通常９から２５と、樹脂基板に比べて高いので、誘電体層を薄くでき、誘電体層に内装された回路の素子のサイズを小さくでき、素子間距離も狭くすることができる。
とりわけ、ガラスセラミックスなどの低温で焼成が可能なセラミック材料を用いると、導体パターンを低抵抗の銅、銀などによって形成することができるので望ましい。
【００３６】
また、各誘電体層には複数の層にわたって、回路を縦に接続するため必要なビアホール導体が縦方向に形成されている。ビアホール導体は誘電体層に形成した貫通孔にメッキ処理するか、導体ペーストを充填するかして形成される。
以上のようにして形成された多層誘電体基板５１の端面には、図１２に示すように、導体パターンを外部と接続するための電極５２が設けられる。このようにして、複合型分波回路を含む複合型分波チップ部品５０ができあがる。
【００３７】
また、図１３は、本発明の複合型分波回路１，３０，６０を内蔵している複合高周波モジュール５３の外観斜視図である。複合型分波回路１，３０，６０は、複数の誘電体層が積層して成る多層回路基板５８の中に形成されているものである。
この多層回路基板５８上には、ＳＡＷデュープレクサ５４、パワーアンプ５５、ＳＡＷバンドパスフィルタ５６などの受動および能動素子を実装することができ、かつそれぞれの部品間の整合回路等を構成するインダクタやキャパシタの一部または全部を、多層回路基板５８内に集積・形成している。
【００３８】
図１３において多層回路基板５８の裏面には基板の厚み方向に配置された端子電極５７が形成されている。この端子電極５７は複合型分波回路および複合高周波モジュールの入出力端子の機能を持つものを含んでいる。
このような高周波モジュールは、マルチバンド用移動無線端末などの無線通信装置に使用することができる。
【００３９】
以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではない。例えば、各送受信系の通信方式として、Cellular，ＧＳＭ，ＰＣＳ，ＧＰＳ，ＤＣＳをあげたが、これらは通信方式・周波数帯の一例であって、本発明は、他のＷ−ＣＤＭＡ等の通信方式・周波数帯にも適用できるものである。その他、本発明の範囲内で種々の変更を施すことが可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１の回路構成に係る複合型分波回路１の構成を示すブロック図である。
【図２】複合型分波回路１の等価回路である。
【図３】分岐点Ｐから、複合型分波回路１の回路Ａを見た場合のアドミッタンスを示すアドミッタンスチャート線図である。
【図４】分岐点Ｐから、複合型分波回路１の回路Ｂを見た場合のアドミッタンスを示すアドミッタンスチャート線図である。
【図５】分岐点Ｐから、複合型分波回路１の回路Ｃを見た場合のアドミッタンスを示すアドミッタンスチャート線図である。
【図６】本発明の第２の回路構成に係る複合型分波回路３０の構成を示すブロック図である。
【図７】複合型分波回路３０の等価回路である。
【図８】分岐点Ｐから、複合型分波回路３０の回路Ｄを見た場合のアドミッタンスを示すアドミッタンスチャート線図である。
【図９】分岐点Ｐから、複合型分波回路３０の回路Ｅを見た場合のアドミッタンスを示すアドミッタンスチャート線図である。
【図１０】分岐点Ｐから、複合型分波回路３０の回路Ｆを見た場合のアドミッタンスを示すアドミッタンスチャート線図である。
【図１１】複合型分波回路１，３０の分波機能をそのまま維持しながら、高調波成分の抑制機能を一段強化した複合型分波回路６０の構成を示すブロック図である。
【図１２】本発明による複合型分波回路を内蔵する複合型分波チップ部品５０の外観斜視図である。
【図１３】本発明の複合型分波回路を内蔵している複合高周波モジュール５３の外観斜視図である。
【図１４】従来の分波回路のブロック図である。
【符号の説明】
【００４１】
１、３０、６０   本発明における複合型分波回路
２   ＡＮＴ端子
３   第１の周波数帯（Cellular）における送受信端子
４   第２の周波数帯（ＧＰＳ）における送受信端子
５   第３の周波数帯（ＰＣＳ）における送受信端子
６，３１，６１  ローパスフィルタ
７，１０，３２，３４，６５   ハイパスフィルタ
８，３３，６２   バンドエリミネーションフィルタ
９，３５  並列インダクタ
５１，５８   多層回路基板
５２， ５７  端子電極
【図１】
2005123910.tif 000003
【図２】
2005123910.tif 000004
【図３】
2005123910.tif 000005
【図４】
2005123910.tif 000006
【図５】
2005123910.tif 000007
【図６】
2005123910.tif 000008
【図７】
2005123910.tif 000009
【図８】
2005123910.tif 000010
【図９】
2005123910.tif 000011
【図１０】
2005123910.tif 000012
【図１１】
2005123910.tif 000013
【図１２】
2005123910.tif 000014
【図１３】
2005123910.tif 000015
【図１４】
2005123910.tif 000016