(57)【要約】【課題】  回路装置を小型化するとともに製造工程を簡略化する。【解決手段】  絶縁膜中に回路が埋め込まれてなる回路装置の製造方法であって、第１の膜上に、真空貼付法により素子間絶縁膜を含み凹部または貫通部を備える膜１６０を圧着することにより凹部１９０を構成する第２の膜を貼付する工程と、スキージなどの掻取手段２００によりペースト状のこの素子構成部材の材料をこの凹部１９０内部に埋め込む工程と、この材料に乾燥などの処理を施して抵抗器１８０となる高抵抗部材やキャパシタなどを構成する高誘電率部材１７０などの埋込部材を形成する工程と、を備えることを特徴とする回路装置の製造方法を提供する。【選択図】  図２
2005268453.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜中に回路素子が埋め込まれてなる回路装置の製造方法であって、
表面に凹部を備える膜を形成する工程と、
前記凹部の内部に埋込材料を埋め込み、前記凹部の内部に前記回路素子の一部または全部を構成する埋込部材を形成する工程と、
を含むことを特徴とする回路装置の製造方法。
【請求項２】
請求項１に記載の回路装置の製造方法であって、
前記埋込部材を形成する工程は、
前記膜上に埋込材料を塗布する工程と、
前記凹部の内部に掻取手段により前記埋込材料を埋め込む工程と、
を含むことを特徴とする回路装置の製造方法。
【請求項３】
請求項１または２に記載の回路装置の製造方法において、
前記表面に凹部を備える膜を形成する工程は、
第一の膜上に開口部を有する第二の膜を圧着してなる積層膜である、表面に凹部を備える膜を形成する工程を含むことを特徴とする回路装置の製造方法。
【請求項４】
請求項１乃至３いずれかに記載の回路装置の製造方法において、
前記凹部の外部にある前記埋込材料を除去する工程をさらに含むことを特徴とする回路装置の製造方法。
【請求項５】
絶縁膜中に回路素子が埋め込まれてなる回路装置の製造方法であって、
表面に凹部を備える膜を形成する工程と、
前記凹部の内部に埋込材料を埋め込み、前記凹部の内部に前記絶縁膜の一部または全部を構成する埋込部材を形成する工程と、
を含むことを特徴とする回路装置の製造方法。
【請求項６】
絶縁膜中に回路素子が埋め込まれてなる回路装置であって、
素子間絶縁膜と、前記素子間絶縁膜に埋め込まれ、前記回路素子の一部または全部を構成する一以上の部材とを備え、
前記一以上の部材のうちいずれかの部材の上部の一面と、前記素子間絶縁膜の上部の一面と、が同一平面を形成し、
前記一以上の部材のうちいずれかの部材の下部の一面と、前記素子間絶縁膜の下部の一面と、が同一平面を形成するように構成されていることを特徴とする回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置およびその製造方法に関する。
【背景技術】
【０００２】
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）と呼ばれるパッケージ技術が種々開発されている。
【０００３】
こうしたパッケージの例として、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａy）が知られている。ＢＧＡは、パッケージ用基板の上に半導体チップを実装し、それを樹脂モールディングした後、反対側の面に外部端子としてハンダボールをエリア状に形成したものである。ＢＧＡでは、実装エリアが面で達成されるので、パッケージを比較的容易に小型化することができる。また、回路基板側でも狭ピッチ対応とする必要がなく、高精度な実装技術も不要となるので、ＢＧＡを用いると、パッケージコストが多少高い場合でもトータルな実装コストとしては低減することが可能となる。
【０００４】
図４は、一般的なＢＧＡの概略構成を示す図である。ＢＧＡ１００は、ガラスエポキシ基板１０６上に、接着層１０８を介してＬＳＩチップ１０２が搭載された構造を有する。ＬＳＩチップ１０２は封止樹脂１１０によってモールドされている。ＬＳＩチップ１０２とガラスエポキシ基板１０６とは、金属線１０４により電気的に接続されている。ガラスエポキシ基板１０６の裏面には、半田ボール１１２がアレイ状に配列されている。この半田ボール１１２を介して、ＢＧＡ１００がプリント配線基板に実装される。
【０００５】
このようなパッケージにおいて、半導体チップの封止には、たとえばトランスファーモールド、インジェクションモールド、ポッティングまたはディッピング等が用いられている（例えば、特許文献１参照。）。
【０００６】
また、さらに高精度、高機能で薄型化されたシステムＬＳＩを実現するために、ベース基板部の上部に、薄膜技術や厚膜技術によって、誘電絶縁層を介してベース基板側から電源あるいは信号の供給を受ける抵抗体部、キャパシタ部あるいはパターン配線部からなる受動素子を含有する層を構成する技術も開示されている（例えば、特許文献２参照。）。
【０００７】
【特許文献１】特開平８−１６２４８６号公報
【特許文献２】特開２００２−９４２４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に開示されるような、これら従来のＣＳＰでは、ポータブルエレクトロニクス機器等において現在望まれている水準の小型化、薄型化、軽量化を実現することは難しかった。また、放熱性の改善にも一定の限界があった。
【０００９】
また、特許文献２に開示されるような、抵抗体部、キャパシタ部あるいはパターン配線部からなる受動素子を含有する層を構成する技術においては、薄膜または厚膜形成工程として、非常に複雑な工程が用いられており、受動素子の製造コストの面でさらなる改善の余地があった。また、このような複雑な工程において、受動素子の表面を平坦にすることが困難であり、製造安定性の面でもさらなる改善の余地があった。
【００１０】
本発明は上記事情を踏まえてなされたものであり、本発明の目的は、回路装置を小型化または薄型化する技術を提供することにある。
【課題を解決するための手段】
【００１１】
本発明によれば、絶縁膜中に回路素子が埋め込まれてなる回路装置の製造方法であって、表面に凹部を備える膜を形成する工程と、凹部の内部に埋込材料を埋め込み、凹部の内部に回路素子の一部または全部を構成する埋込部材を形成する工程と、を含む回路装置の製造方法が提供される。
【００１２】
この本発明によれば、（抵抗、キャパシタなどの受動素子、またはトランジスタなどの能動素子を含む）回路素子の一部または全部を構成する埋込部材を、この凹部内部に埋込材料を埋め込むことにより形成するため、回路素子を形成する工程が簡便となり、回路素子の表面を平坦にすることができるので、小型化または薄型化された回路装置を製造安定性よく提供することができる。
【００１３】
また、本発明によれば、絶縁膜中に回路素子が埋め込まれてなる回路装置の製造方法であって、表面に凹部を備える膜を形成する工程と、凹部の内部に埋込材料を埋め込み、凹部の内部に絶縁膜の一部または全部を構成する埋込部材を形成する工程と、を含む回路装置の製造方法が提供される。
【００１４】
この本発明によれば、回路素子の素子間絶縁膜の一部または全部を構成する埋込部材を、この凹部内部に埋込材料を埋め込むことにより形成するため、素子間絶縁膜を形成する工程が簡便となり、素子間絶縁膜の表面を平坦にすることができるので、小型化または薄型化された回路装置を製造安定性よく提供することができる。
【００１５】
また、本発明によれば、絶縁膜中に回路素子が埋め込まれてなる回路装置であって、素子間絶縁膜と、素子間絶縁膜に埋め込まれ、回路素子の一部または全部を構成する一以上の部材とを備え、一以上の部材のうちいずれかの部材の上部の一面と、素子間絶縁膜の上部の一面と、が同一平面を形成し、一以上の部材のうちいずれかの部材の下部の一面と、素子間絶縁膜の下部の一面と、が同一平面を形成するように構成されている回路装置が提供される。
【００１６】
この本発明によれば、一以上の部材のうちいずれかの部材の上部の一面と、素子間絶縁膜の上部の一面と、が同一平面を形成し、一以上の部材のうちいずれかの部材の下部の一面と、素子間絶縁膜の下部の一面と、が同一平面を形成するように構成されているため、さらに上部に積層される薄膜の上部表面も平坦な面を形成することとなり、小型化または薄型化された製造安定性に優れる回路装置を提供できる。
【００１７】
なお、いずれかの部材の上部の一面と、素子間絶縁膜の上部の一面と、が同一平面を形成するとは、この部材の上部の一面と、素子間絶縁膜の上部の一面とで、実質的に同一の平坦な面を形成することを意味する。
【００１８】
また、いずれかの部材の下部の一面と、素子間絶縁膜の下部の一面と、が同一平面を形成するとは、この部材の下部の一面と、素子間絶縁膜の下部の一面とで、実質的に同一の平坦な面を形成することを意味する。
【００１９】
以上、本発明の構成について説明したが、これらの構成を任意に組み合わせたものも本発明の態様として有効である。また、本発明の表現を他のカテゴリーに変換したものもまた本発明の態様として有効である。
【発明の効果】
【００２０】
本発明によれば、回路装置を小型化・薄型化することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。なお、本明細書において、「上」方向とは、膜の積層の順番により決まる概念であり、先に積層される膜の側から見て後から積層される膜の存在する方向が上であると規定している。
【００２２】
図１は、本実施の形態における回路装置の製造工程の前半部を示す断面図である。
【００２３】
まず、図１（ａ）に示すように、基材１４０上に複数の半導体素子１４２や受動素子１４４等の回路素子を固定するダイ・チップボンド工程を行う。ここで、基材１４０は接着性を有し、半導体素子１４２および受動素子１４４を表面に固定することのできるテープ基材とすることができる。また、基材１４０は、半導体素子１４２および受動素子１４４を後述する絶縁樹脂膜１２２に埋め込んだ後に絶縁樹脂膜１２２から剥離可能な材料により構成することができる。なお、このとき、受動素子などを表面に固定する基材１４０として、樹脂フィルム以外にも、アルミニウム板などの伝熱性材料を用いることもできる。
【００２４】
また、本実施の形態において、基材１４０として、伸縮可能な材料を用いることもできる。このような材料として、たとえばＰＥＴフィルムを用いることができる。あるいは、基材１４０として、ＵＶ光反応性フィルムを用いることもできる。ＵＶ光反応性フィルムとしては、例えば半導体（チップ）をカットする際の支持体として使用される粘着テープであって、紫外線照射により、粘着力が変換するタイプの粘着テープが市販されている。
【００２５】
半導体素子１４２は、たとえば、トランジスタ、ダイオード、ＩＣチップ等である。また、受動素子１４４は、たとえば、チップコンデンサ、チップ抵抗等である。なお、ここで述べた受動素子１４４も、これらの受動素子１４４の一部または全部の材料となる埋込材料を、素子間絶縁膜を含有する膜の凹部内部に埋め込んで埋込部材を形成させる技術により形成することができる。
【００２６】
次いで、基材１４０として、伸縮可能な材料を用いる場合には、図１（ａ）に示すように、基材１４０を図中横方向に伸張させた後に、基材１４０上に複数の半導体素子１４２および受動素子１４４を固定する。
【００２７】
続いて、図１（ｂ）に示すように、基材１４０を伸張させていた力を除去してチップ間の間隙を大幅に縮小させた後に、銅箔付き樹脂膜などの導電性膜付き絶縁樹脂膜を基材１４０上に貼付し、真空プレスにより、半導体素子１４２および受動素子１４４を絶縁樹脂膜１２２内に押し込む。
【００２８】
これにより、半導体素子１４２および受動素子１４４が絶縁樹脂膜１２２内に埋め込まれ、半導体素子１４２および受動素子１４４が絶縁樹脂膜１２２内に圧着されて接着することになる。本実施の形態において、半導体素子１４２および受動素子１４４が固定された基材１４０を伸張させた状態で半導体素子１４２および受動素子１４４を絶縁樹脂膜１２２内に押し込むので、絶縁樹脂膜１２２内に半導体素子１４２および受動素子１４４を押し込む際に、素子間の間隔が広くなり、素子間に絶縁樹脂膜１２２が押し込まれやすくなる。そのため、半導体素子１４２および受動素子１４４と絶縁樹脂膜１２２との密着性を良好にすることができる。
【００２９】
また、複数の半導体素子１４２および受動素子１４４に段差が生じている場合でも、半導体素子１４２および受動素子１４４間へ絶縁樹脂膜が入り込むため、導電性膜１４０から絶縁樹脂膜１２３までの厚さを均一に保つこともできる。これにより、回路装置の寸法精度を高めることができる。
【００３０】
導電性膜１２３は、たとえば圧延銅箔等の圧延金属である。絶縁樹脂膜１２２としては、加熱することにより軟化する材料であればどのようなものを用いることもできるが、たとえばエポキシ樹脂、ＢＴレジン等のメラミン誘導体、液晶ポリマー、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等を用いることができる。このような材料を用いることにより、回路装置の剛性を高めることができ、回路装置の安定性を向上することができる。
【００３１】
また、絶縁樹脂膜１２２には、フィラーまたは繊維等の充填材を含めることができる。フィラーとしては、たとえば粒子状または繊維状のＳｉＯ2やＳｉＮを用いることができる。絶縁樹脂膜１２２にフィラーや繊維を含めることにより、絶縁樹脂膜１２２を加熱して半導体素子１４２および受動素子１４４を熱圧着した後、絶縁樹脂膜１２２をたとえば室温に冷却する際に、絶縁樹脂膜１２２の反りを低減することができ、また熱伝導性も向上する。これにより、半導体素子１４２および受動素子１４４と絶縁樹脂膜１２２との密着性を高めることができる。また、絶縁樹脂膜１２２に繊維を含めた場合、絶縁樹脂膜１２２の剛性を高めることができるため、ハンドリングが容易になる。このような観点からは、絶縁樹脂膜１２２を構成する材料としてアラミド不織布を用いると、繊維よりも樹脂の流動性が高くなるため、加工性を良好にすることができる。
【００３２】
導電性膜付き絶縁樹脂膜としては、フィルム状の絶縁樹脂膜１２２上に導電性膜１２３が付着したものを用いることができる。また、導電性膜付き絶縁樹脂膜は、導電性膜１２３上に絶縁樹脂膜１２２を構成する樹脂組成物を塗布・乾燥することにより形成することもできる。本実施の形態において、樹脂組成物は、本発明の目的に反しない範囲において、硬化剤、硬化促進剤、その他の成分を含むことができる。導電性膜付き絶縁樹脂膜は、絶縁樹脂膜１２２がＢステージ化（一次硬化、半硬化あるいは仮硬化した状態を意味する）した状態で基材１４０上に配置される。
【００３３】
このようにすれば、絶縁樹脂膜１２２と半導体素子１４２および受動素子１４４との密着性を高めることができる。この後、絶縁樹脂膜１２２を構成する樹脂の種類に応じて絶縁樹脂膜１２２を加熱し、真空下または減圧下で導電性膜付き絶縁樹脂膜１２３と半導体素子１４２および受動素子１４４を圧着する。また、他の例において、フィルム状の絶縁樹脂膜１２２をＢステージ化した状態で基材１４０上に配置し、さらにその上に導電性膜１２０を配置して絶縁樹脂膜１２２を半導体素子１４２および受動素子１４４と熱圧着する際に、導電性膜１２３を絶縁樹脂膜１２２に熱圧着することによっても導電性膜付き絶縁樹脂膜１２３を形成することができる。
【００３４】
そして、導電性膜１２３を、レーザー直描法（トレパニングアライメント）またはウェット銅エッチングにより配線形成する配線パターニング工程を行う。
【００３５】
また、この後、図１（ｃ）に示すように、炭酸ガスレーザー、ＹＡＧレーザー、ドライエッチングを組み合わせて絶縁性樹脂膜１２２にビアホール（スルーホール）を形成するビアホール形成工程を行う。
【００３６】
続いて、図１（ｄ）に示すように、高アスペクト比対応の無電解銅めっき、電解銅めっきにより、導電性膜１２０を形成するとともに、スルーホール内を導電性材料で埋め込み、ビア１２１を形成するめっき工程を行う。次いで、導電性膜１２０をセミアディティブめっきによりパターニングして高密度配線を形成し、複数の半導体素子１４２および受動素子１４４間を電気的に接続する配線形成工程を行う。
【００３７】
次いで、図１（ｅ）に示すように、導電性膜付き絶縁樹脂膜の絶縁樹脂膜１２２が第一の絶縁樹脂膜および第二の絶縁樹脂膜により構成されるように、さらに導電性膜１２３付きの第二の絶縁樹脂膜を形成する第二の絶縁樹脂膜形成工程を行う。導電性膜付き絶縁樹脂膜において、第一の絶縁樹脂膜上に第二の絶縁樹脂膜が形成され、第二の絶縁樹脂膜上に導電性膜１２３が形成される。
【００３８】
本実施の形態において、第二の絶縁樹脂膜は、半導体素子１４２および受動素子１４４を絶縁樹脂膜１２２内に埋め込み熱圧着する際に、第一の絶縁樹脂膜を構成する材料よりも、剛性の高い材料により構成されてもよい。これにより、熱圧着時に、半導体素子１４２および受動素子１４４を第一の絶縁樹脂膜内に埋め込むとともに、絶縁樹脂膜１２２の形状を剛直に保つことができる。
【００３９】
第二の絶縁樹脂膜を構成する材料は、第一の絶縁樹脂膜において説明した、たとえばエポキシ樹脂、ＢＴレジン等のメラミン誘導体、液晶ポリマー、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の中から適宜選択して用いることができる。
【００４０】
第二の絶縁樹脂膜の上部にさらに設けられる導電性膜１２３は、たとえば圧延銅箔等の圧延金属であってもよい。
【００４１】
ここで、たとえば、第一の絶縁樹脂膜は、第二の絶縁樹脂膜を構成する材料よりも軟化しやすい材料により構成することができる。これにより、熱圧着時に第一の絶縁樹脂膜の方が第二の絶縁樹脂膜よりも変形しやすくなるので、第一の絶縁樹脂膜内に半導体素子１４２および受動素子１４４がスムーズに押し込まれるとともに、第二の絶縁樹脂膜が剛直性を保ち、絶縁樹脂膜１２２全体が変形するのを防ぐことができる。
【００４２】
また、たとえば、第一の絶縁樹脂膜は、第二の絶縁樹脂膜を構成する材料よりもガラス転移温度の低い材料により構成することもできる。また、他の例において、第一の絶縁樹脂膜は、第二の絶縁樹脂膜を構成する材料よりも、半導体素子１４２や受動素子１４４との密着性が高い材料により構成することもできる。このようにしても、上述したのと同様の効果を得ることができる。
【００４３】
さらに、第一の絶縁樹脂膜および第二の絶縁樹脂膜には、フィラーまたは繊維等の充填材を含めることができる。この場合、第一の絶縁樹脂膜における充填材の含有量が、第二の絶縁樹脂膜における充填材の含有量よりも少なくなるように構成してもよい。また、第二の絶縁樹脂膜にのみ充填材を含め、第一の絶縁樹脂膜には充填材を含めない構成とすることもできる。このようにすれば、第一の絶縁樹脂膜の柔軟性を高めて半導体素子１４２および受動素子１４４の埋め込みを行いやすくするとともに、第二の絶縁樹脂膜により絶縁樹脂膜１２２の反りを低減することができる。
【００４４】
以上のように、第一の絶縁樹脂膜および第二の絶縁樹脂膜をそれぞれ目的に応じて好ましい材料により構成することにより、絶縁樹脂膜１２２への半導体素子１４２および受動素子１４４の埋め込みを良好に行うことができるとともに、回路装置の剛性を高め、成型性を向上することができる。
【００４５】
図２は、本発明の実施の形態における回路装置の製造工程の後半部分を示す断面図である。
【００４６】
まず、図２（ｆ）に示すように、第二の絶縁樹脂膜およびその上部の導電性膜についても、上記と同様に、配線パターニング工程、ビアホール形成工程、めっき工程、配線形成工程を繰り返して、２層配線形成工程を行う。
【００４７】
なお、後述するように、第二の絶縁樹脂膜の上にさらに積層される積層膜１６０に、配線１２５や導電性膜１２４があらかじめ設けられている場合には、第二の絶縁樹脂膜の表面に別途配線を形成する必要はない。
【００４８】
続いて、図２（ｇ）に示すように、第二の絶縁樹脂膜の上部に、凹部１９０を構成する積層膜１６０を積層する機能層形成第一工程を行う。この積層膜１６０は、あらかじめレーザー加工またはプレス加工などで窪ませた凹部あるいは打ち抜いた貫通部を備えているため、第二の絶縁樹脂膜の上部に圧着などにより接着されると、凹部１９０を構成することになる。この凹部１９０は、底面を有し、積層膜１６０の上方にのみ開口する窪状の凹部であってもよく、積層膜１６０の両面に開口するトンネル状の貫通部と第二の絶縁樹脂膜の上面とで構成される凹部であってもよい。いずれにしても、後述のペースト状の埋込材料を埋め込むことができる点では変わりないからである。
【００４９】
このように圧着などにより接着することにより、第一の膜の上部に、凹部や貫通部を備える第二の膜を貼付して凹部を構成すれば、膜を積層した後にパターニングやエッチングなどにより凹部を形成する場合に比べて、製造安定性よく凹部を構成することができる。  すなわち、本実施形態において、凹部１９０を構成するには、絶縁樹脂膜１２２上に積層膜１６０を積層した後にパターニングやエッチングなどにより、凹部１９０を形成してもよい。または、絶縁樹脂膜１２２上に、あらかじめ凹部または貫通部を形成した積層膜１６０を圧着してもよい。
【００５０】
なお、絶縁樹脂膜１２２上に、あらかじめ凹部または貫通部を形成した積層膜１６０を圧着する方が、製造工程が簡便になるため望ましい。
【００５１】
また、この積層膜１６０は、絶縁樹脂膜であってもよい。積層膜１６０に用いられる絶縁樹脂膜としては、上記の絶縁樹脂膜１２２において説明した、たとえばエポキシ樹脂、ＢＴレジン等のメラミン誘導体、液晶ポリマー、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の中から適宜選択して用いることができる。このような材料を用いることにより、後述する配線１２５や導電性膜１２４が他の導電性部材と好適に絶縁されるからである。また、このような材料は凹部の加工または真空貼付法による積層が容易だからでもある。
【００５２】
また、この積層膜１６０は、特に限定されないが、膜強度の観点からは、膜厚が５０ｎｍ以上であってもよく、特に１００ｎｍ以上であってもよい。膜厚がこの範囲にあれば、積層膜１６０の構成する凹部１９０に掻取手段２００により埋込材料を埋め込んだ場合にも、積層膜１６０の破損が生じ難いからである。この積層膜の膜厚には特に上限はないが、埋込部材が回路素子の構成部材としての機能を発揮しうる膜厚であるように構成することができる。
【００５３】
また、この積層膜１６０には、配線１２５や導電性膜１２４があらかじめ設けられていてもよい。これらの配線１２５や導電性膜１２４としては、たとえば圧延銅箔等の圧延金属を加工して用いることができる。このように配線１２５や導電性膜１２４をあらかじめ設けておくことにより、別途の配線形成工程や導電性膜形成工程が不要となるため、回路装置の製造工程が簡便となり、製造コストおよび製造安定性を向上させることができるからである。
【００５４】
そして、この凹部１９０を構成する積層膜１６０を積層する工程は、この積層膜を真空貼付法または減圧貼付法により積層する工程を含んでもよい。ここで、真空貼付法または減圧雰囲気法とは、真空雰囲気下または減圧雰囲気下において、この積層膜１６０を熱圧着などにより貼り付ける方法を意味する。このように、真空雰囲気法または減圧雰囲気法を用いると、第二の絶縁樹脂膜と積層膜１６０または埋込部材との間に気泡などが混入しにくくなるため、抵抗器１８０やキャパシタ１７５などの埋込部材と他の導電性部材との電気的接触が改善されて高速信号伝送が可能となるか、あるいは回路装置の製造コストおよび製造安定性が改善される。
【００５５】
次いで、図２（ｈ）に示すように、ペースト状の埋込材料をこの積層膜１６０の構成する凹部１９０内部に埋め込む工程と、この埋込材料に乾燥などの処理を施して抵抗器１８０や後述するキャパシタ１７５を構成する高誘電率部材１７０などの回路素子の一部または全部を構成する埋込部材を形成する工程と、からなる機能層形成第二工程とを行う。
【００５６】
このように、ペースト状の埋込材料を積層膜１６０の構成する凹部１９０内部に埋め込んで処理することにより回路素子の一部または全部を構成する埋込部材を形成すると、埋込部材を形成する工程が簡便となり、抵抗器１８０や後述するキャパシタ１７５を構成する高誘電率部材１７０などを含む回路素子の一部または全部を構成する埋込部材の表面を平坦（バンプレス）にすることができるので、小型化または薄型化された回路装置を製造安定性よく提供することができるからである。
【００５７】
ここで、この回路素子の一部または全部を構成する埋込部材は、受動素子などを構成する部材とすることができる。例えば、この埋込部材は、抵抗器１８０や後述するキャパシタ１７５などの受動素子の一部または全部を構成する部材であってもよい。この埋込部材が抵抗器１８０の一部または全部を構成する部材である場合には、この埋込部材の材料である埋込材料は、高抵抗を有する材料であれば特に限定はないが、例えば、カーボンや、Ｎｉ−Ｃｒ（ニクロム）をはじめとする金属材料を含む材料などを用いることができる。
【００５８】
また、この埋込部材が後述するキャパシタ１７５を構成する高誘電率部材１７０である場合には、この埋込部材の材料は、高誘電率を有する材料であれば特に限定はないが、例えば、大きな比表面積を持つ活性炭などの炭素系材料や、五酸化タンタルなどを含む材料を用いることができる。
【００５９】
なお、キャパシタの下部電極または上部電極は、導電性を有する金属により形成することができる。例えば、銅、アルミニウムなどからなる薄膜電極などを用いることができる。
【００６０】
ここで、回路装置内に、ＣＶＤや、パターニングや、エッチングなどの手法を用いる通常の工程でキャパシタを設ける場合には、キャパシタは、一般に高誘電率部材と、電極部材という異種材料からなる部材を含むため、キャパシタの上面を平坦にすることが難しく、バリなども発生しやすく、また精度よくエッチングをすることが困難であるため製造安定性の面でも改善の余地があった。
【００６１】
一方、本実施の形態のように、凹部内部に高誘電率材料を埋め込むことによりキャパシタを形成する場合には、リソグラフィ技術も必要なく、あるいはエッチングを行う必要もないため、製造安定性が向上し、精度よく加工することも容易になり、あるいはバリなどの発生が低減して不純物などによる汚染なども少なくなる。
【００６２】
また、本実施の形態のように、凹部内部に高誘電率材料を埋め込むことによりキャパシタを形成する場合には、キャパシタの下部電極または上部電極と、高誘電率部材との平面形状が完全に一致している必要がないため、目合わせが容易であり、製造の際の設計マージンが大きく、この点でも製造安定性が向上する。
【００６３】
また、これらの埋込材料は、粉末状の固形物を溶媒中に懸濁したペースト状の材料であってもよい。このようなペースト状の材料であれば、後述する掻取手段２００により、容易に凹部１９０内部に埋め込むことができるからである。
【００６４】
また、この埋め込む工程は、この埋込材料をスキージなどの掻取手段２００により埋め込む工程を含んでもよい。このようにスキージなどの掻取手段２００を用いることにより、凹部１９０内部に隙間なく埋込材料を埋め込むことができ、余った埋込材料は掻取手段２００により排除されるため、埋込部材の製造工程が簡便になり、回路素子の一部または全部を構成する埋込部材の表面が平坦になるので、薄型化または小型化された回路装置を製造安定性よく製造することができる。
【００６５】
また、かかる掻取手段により埋込材料を埋め込んだ場合には、出来合の抵抗器やキャパシタなどの受動素子を搭載する場合に発生しがちな、受動素子と、受動素子搭載面との間の隙間が発生する可能性が少ない。掻取手段により埋込材料が搭載面に圧着されるためである。そのため、本実施の形態においては、かかる空隙による回路装置の特性の低下を防ぐことができる。
【００６６】
あるいは、この埋め込む工程は、この埋込材料をスクリーン法により埋め込む工程を含んでもよい。ここで、スクリーン法とは、孔版印刷法の一種で版に絹や、テトロン、ナイロン等の化学繊維、あるいは金属繊維などのスクリーンを利用する印刷法を意味する。
【００６７】
スクリーン法を実施することにより、スクリーン面に接して埋込材料の上面が形成されるため、積層膜の上部の一面とこの構成部材の上部の一面とで容易に平坦な面を形成させることができ、その結果、さらに上部に積層される膜の上面も平坦となるため、小型化または薄型化された回路装置を製造安定性よく提供することができるからである。また、この場合、凹部内にあらかじめ別の部材などが設けられていなければ、この積層膜の下部の一面とこの構成部材の下部の一面とで平坦な面を形成する。
【００６８】
本実施の形態において、スクリーン法を実施する手順としては、まず、スクリーンを枠に張り、四方を引っ張り緊張させて固定し、その上に機械的または光工学的（写真的）方法で版膜（レジスト）を作って必要な画線以外の目を塞いで版を作る。次に、枠内に埋込材料を入れ、スキージと呼ぶヘラ状のゴム板などからなる掻取手段２００でスクリーンの内面を加圧・移動する。すると、埋込材料は、版膜のない部分のスクリーンを透過して版の下に置かれた被印刷物面である積層膜１６０の凹部１９０内部に押し出されて、凹部内部を隙間ない状態で埋め尽くすこととなる。
【００６９】
また、本実施の形態における回路装置の製造方法は、この積層膜１６０の凹部１９０外に残存するこの埋込材料をスキージ等の掻取手段２００などにより除去する工程をさらに備えてもよい。このように、埋込材料を除去する工程を備えることにより、この凹部１９０内部を埋め尽くした状態で余ってしまう埋込材料を積層膜の上から除去することができるため、積層膜の上面を平坦にすることができ、残存した埋込材料の存在による回路装置の特性の低下を防ぐことができるからである。
【００７０】
このような埋込材料を除去する工程としては、例えば、スキージなどの掻取手段２００により積層膜１６０の上面を掻き取る工程などを設けてもよい。この場合、積層膜１６０の凹部１９０に埋込材料を埋め込む工程と、この埋込材料を除去する工程とが、同一の工程となってもかまわない。同一の工程で行う方が回路装置の製造コストおよび製造安定性を改善できるからである。
【００７１】
また、この埋込材料を乾燥させて抵抗器１８０や後述するキャパシタ１７５を構成する高誘電率部材１７０などの埋込部材を形成する工程は、この埋込材料、この埋込材料を凹部１９０内部に含む積層膜１６０または製造途中の回路装置全体を加熱することによって、この埋込材料を乾燥させる工程を含んでもよい。また、この埋込材料を乾燥させて埋込部材を形成する工程は、絶縁性樹脂膜からなる積層膜１６０を他の部材と熱圧着させる工程と同一の工程であってもよい。同一の工程で行う方が回路装置の製造コストおよび製造安定性を改善できるからである。
【００７２】
このような製造方法によれば、積層膜と、この積層膜に埋め込まれた埋込部材とを備え、この積層膜の上部の一面とこの埋込部材の上部の一面とで平坦な面を形成するように構成されている回路装置が提供される。また、この場合、凹部内にあらかじめ別の部材などが設けられていなければ、この積層膜の下部の一面とこの埋込部材の下部の一面とで平坦な面を形成する。ここで、上記の積層膜の上部または下部の一面と埋込部材の上部または下部の一面とで形成される平坦な面は、完全に平坦な面である必要はなく、多少の凹凸があっても実質的に平坦な面であればよい。
【００７３】
このような構成を備える回路装置は、この積層膜の上部の一面とこの埋込部材の上部の一面とで平坦な面を形成するように構成されているため、さらに上部に積層される薄膜の上部表面も平坦な面を形成するので、薄型化または小型化された回路装置を製造安定性よく提供することができる。また、この積層膜の下部の一面とこの埋込部材の下部の一面とで平坦な面を形成するように構成されているため、下層膜との層間密着性も良好となる。
【００７４】
次いで、図２（ｉ）に示すように、積層膜および回路装置の構成部材のさらに上部に、さらなる絶縁樹脂膜およびその上部の導電性膜を形成し、上記と同様に、配線パターニング工程、ビアホール形成工程、めっき工程、配線形成工程を繰り返して、３層配線形成工程を行う。そして、最上層の上部に形成された導電性膜１２６上に、半田印刷法などにより裏面電極として半田電極（ハンダボール）２１０を形成する半田電極形成工程を行う。
【００７５】
そして、図２（ｊ）に示すように、基材１４０を絶縁樹脂膜１２２から剥離する基材剥離工程を行う。この基材剥離工程は、機械的な方法を用いて行ってもよいが、基材１４０がＵＶ光反応性フィルムである場合には、ＵＶを照射して基材１４０内で架橋反応を起こさせて粘着力を低下させることにより、基材１４０を除去してもよい。このようにＵＶ反応性フィルムを用いることにより、容易に基材１４０を除去できるため、回路装置の製造安定性を改善することができる。
【００７６】
これにより、半導体素子１４２および受動素子１４４をそれぞれ一方の面で絶縁樹脂膜１２２により封止するとともに、他方の面で露出させた構造体を得ることができる。
【００７７】
このように半導体素子１４２および受動素子１４４の封止面と反対側の面を露出させることにより、半導体素子１４２および受動素子１４４を動作させた際に、半導体素子１４２や受動素子１４４の温度が上昇しても、露出した面から熱を逃がすことができ、放熱性の良好な回路装置を提供することができる。また、半導体素子１４２および受動素子１４４の露出した面にヒートシンクを設けるか、あるいは露出した面を空冷する等種々の方法を適用することができる。
【００７８】
さらに、半導体素子１４２および受動素子１４４の封止面と反対側の面に基板等が設けられていないので、回路装置を小型化することができる。
【００７９】
後述するように、このようにして形成した回路装置は、導電性膜付き絶縁樹脂膜の導電性膜上に別の導電性膜付き絶縁樹脂膜を積み重ねて配線層を形成し、複数の半導体素子１４２や受動素子１４４間を電気的に接続し、他のデバイスと電気的に接続することができる。
【００８０】
本実施の形態における回路装置の製造工程によれば、簡易な方法で複数の半導体素子１４２や受動素子１４４を絶縁樹脂膜１２２内に埋め込み封止することができる。また、回路装置の放熱性を良好にすることもできる。また、回路装置を小型化することもできる。
【００８１】
なお、本実施の形態における回路装置の製造方法は、ＩＳＢ（Integrated System in Board；登録商標）パッケージの製造に適用することができる。この方法を用いることにより、ＩＳＢパッケージの製造工程を簡略化することができる。以下、本実施の形態を理解するために、ＩＳＢパッケージについて説明する。
【００８２】
ＩＳＢとは、半導体ベアチップを中心とする電子回路のパッケージングにおいて、銅による配線パターンを持ちながら回路部品を支持するためのコア(基材)を用いない独自のコアレスシステム・イン・パッケージである。特開２００２−１１０７１７号公報には、こうしたシステム・イン・パッケージが記載されている。
【００８３】
ここで、従来、ＩＳＢパッケージは、支持基板上に複数層の導電パターンを形成して多層配線構造を作り、さらに回路素子を実装し、絶縁樹脂でモールドし、導電箔を除去することにより得られる。
【００８４】
このパッケージによれば、以下の利点が得られる。
【００８５】
（ｉ）コアレスで実装できるため、トランジスタ、ＩＣ、ＬＳＩの小型・薄型化を実現できる。
【００８６】
（ｉｉ）トランジスタからシステムＬＳＩ、さらにチップタイプのコンデンサや抵抗を回路形成し、パッケージングすることができるため、高度なＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）を実現できる。
【００８７】
（ｉｉｉ）現有の半導体チップを組み合わせできるため、システムＬＳＩを短期間に開発できる。
【００８８】
（ｉｖ）半導体ベアチップが直下の銅材に直接マウントされており、良好な放熱性を得ることができる。
【００８９】
（ｖ）回路配線が銅材でありコア材がないため、低誘電率の回路配線となり、高速データ転送や高周波回路で優れた特性を発揮する。
【００９０】
（ｖｉ）電極がパッケージの内部に埋め込まれる構造のため、電極材料のパーティクルコンタミの発生を抑制できる。
【００９１】
（ｖｉｉ）パッケージサイズはフリーであり、１個あたりの廃材を６４ピンのＳＱＦＰパッケージと比較すると、約１／１０の量となるため、環境負荷を低減できる。
【００９２】
（ｖｉｉｉ）部品を載せるプリント回路基板から、機能の入った回路基板へと、新しい概念のシステム構成を実現できる。
【００９３】
（ｉｘ）ＩＳＢのパターン設計は、プリント回路基板のパターン設計と同じように容易であり、セットメーカーのエンジニアが自ら設計できる。
【００９４】
本実施の形態における回路装置の製造方法をＩＳＢパッケージの製造に適用する場合、凹部を備える積層膜を積層する工程と、ペースト状の埋込材料をこの凹部内部に埋め込む工程と、この埋込材料を乾燥などの処理にかけて回路装置の構成部材を形成する工程と、を備えるため、抵抗器やキャパシタを内部に備える回路装置を作製することができる。
【００９５】
そして、回路素子の一部または全部を構成する埋込部材の表面が平坦であり、積層膜の上部の一面と埋込部材の上部の一面とで平坦な面を形成するように構成されているため、さらに上部に積層される膜の表面も平坦となり、ＩＳＢパッケージの製造コストまたは製造安定性を改善するか、あるいは高速信号伝送を実現させることができる。ここで、上記の積層膜の上部の一面と埋込部材の上部の一面とで形成される平坦な面は、完全に平坦な面である必要はなく、多少の凹凸があっても実質的に平坦な面であればよい。
【００９６】
また、本実施の形態によれば、回路素子が封止された絶縁樹脂膜自体を支持基板として機能させることができるため、多層配線構造を形成した後に基板を除去するという手間を省くことができる。これにより、ＩＳＢパッケージの製造工程を簡略化することができるとともに、上述の利点を得ることもできる。
【００９７】
よって、本実施の形態によれば、ウェハ工程と、ＩＳＢの技術、装置を活用した、マルチチップＳｉＰを実現することができる。また、真空貼付法により、複数のＬＳＩ上に絶縁フィルム、銅配線を一括で形成することもできる。そして、バンプレス構造が実現でき、高速信号伝送、薄型パッケージが実現できる。その結果、回路装置内に受動素子を内蔵させることが可能になり、薄型の高機能ＳｉＰを提供することができる。
【００９８】
以下、本実施の形態を理解するために、従来公知の受動素子の形成工程を含む回路装置の製造工程について説明する。
【００９９】
図３は、従来公知の受動素子の形成工程を含む回路装置の製造工程の後半部分を示す断面図である。
【０１００】
この場合も、回路装置の製造工程の前半部分としては、図１に示すように、上記のスキージにより埋込材料を凹部に埋め込む実施の形態における回路装置の製造工程の前半部分と同一の工程を行うことができる。なお、このことは、図１に示す工程が従来公知の工程であることを意味するものではない。
【０１０１】
次いで、図３（ｆ）に示すように、第二の絶縁樹脂膜およびその上部の導電性膜１２３についても、上記と同様に、配線パターニング工程、ビアホール形成工程、めっき工程、配線形成工程を繰り返して、２層配線形成工程を行う。なお、このことは、図３（ｆ）に示す工程が従来公知の工程であることを意味するものではない。
【０１０２】
そして、図３（ｇ）に示すように、従来公知の薄膜形成方法または厚膜形成方法により、配線１２５、導電性膜１２４、高誘電率部材１７０および抵抗器１８０を形成する。この薄膜形成方法または厚膜形成方法としては、ＣＶＤ法またはスパッタリング法と、パターニング法、エッチング法などを組み合わせた従来公知の受動素子の形成工程を用いることができる。
【０１０３】
従来公知の受動素子の形成工程を用いた場合、このように、形成工程が何段階にも渡り複雑であるため、上記のスキージにより埋込材料を凹部に埋め込む実施形態の方が製造工程の面で簡便であり、回路装置の製造コストまたは製造安定性の面で優れる。
【０１０４】
続いて、図３（ｈ）に示すように、さらに上部に、従来公知の方法により、絶縁樹脂膜などからなる積層膜１６０を形成する。
【０１０５】
この場合、積層膜１６０は、配線１２５や、キャパシタ部１７５や、抵抗器１８０などを備える絶縁樹脂膜１２２上に形成されるため、積層膜１６０の上部表面に凹凸ができる傾向がある。そのため、上記のスキージなどの掻取手段により埋込材料を凹部に埋め込む実施形態の方が、回路素子の一部または全部を構成する埋込部材の表面が平坦であり、積層膜の上部の一面と埋込部材の上部の一面とで平坦な面を形成するように構成されているため、回路装置の製造安定性の面で優れる。また、この積層膜の下部の一面とこの埋込部材の下部の一面とで平坦な面を形成するように構成されている場合には、下層膜との層間密着性も良好となる。
【０１０６】
さらに、図３（ｉ）および図３（ｊ）に示すように、上記のスキージにより埋込材料を凹部に埋め込む実施の形態における回路装置の製造工程の図２（ｉ）および図２（ｊ）と同一の工程を行うことができる。なお、このことは、図２（ｉ）および図２（ｊ）に示す工程が従来公知の工程であることを意味するものではない。
【０１０７】
この場合、積層膜１６０の上部表面にできた凹凸が、さらに上部の層にも反映され、絶縁樹脂膜１２２の最上部の表面も、凹凸ができる傾向がある。また、そのため、導電性膜１２６および半田電極２１０の一部は、傾いたり盛り上がったりする傾向がある。そのため、上記のスキージにより埋込材料を凹部に埋め込む実施形態の方が、絶縁樹脂膜１２２の最上部の表面も平坦であり、導電性膜１２６および半田電極２１０も傾いたり盛り上がったりしないため、ＩＳＢパッケージとして用いた場合に半田電極２１０の接触が良好であり、ＩＳＢパッケージとして優れている。
【０１０８】
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【０１０９】
例えば、表面に凹部を備える膜の凹部の内部に埋込材料を埋め込む方法としては、スクリーン法により埋め込む方法に限られず、この膜の上面全面に埋込材料を塗布して、凹部の外部に存在する埋込材料を掻取手段などにより除去する方法を用いてもよい。例えば、ＣＶＤ法などにより埋込材料をこの膜の上面全面に積層させて、この埋込材料のうち凹部からはみ出したものをスキージなどで掻き取って除去してもよい。
【０１１０】
あるいは、この膜の上面の一部に埋込材料を載置して、この埋込材料を掻取手段で横方向に移動させながら凹部の上を通過させることによって、凹部の内部に埋込材料を埋め込む方法を用いてもよい。例えば、凹部の近くの膜上に炭素材料を含むペーストを塗布して、このペーストをスキージにより引っ掻きながら膜上を移動させて、凹部の上面を移動させることによって、凹部の内部にペーストを埋め込んでもよい。
【０１１１】
あるいは、配線層において、層間の電気的接続は、スルーホールを導電性材料で埋め込む方法に限られず、たとえば、ワイヤを介して行うこともできる。この場合ワイヤを封止材により覆ってよい。
【０１１２】
なお、回路素子１４２は、図１乃至図３に示すように、第一の素子上に第二の素子が配置された回路素子を含む構成とすることもできる。第一の素子上に第二の素子の組み合わせとしては、たとえばＳＲＡＭとＦｌａｓｈメモリ、ＳＲＡＭとＰＲＡＭとすることができる。この場合、第一の素子上に第二の素子とはビアにより電気的に接続され得る。
【０１１３】
また、積層膜１６０の材料は、絶縁樹脂膜に限られず、抵抗器の材料となるカーボン材料やキャパシタの構成部材となる高誘電率材料であってもよい。この場合、積層膜１６０の凹部１９０に埋め込まれる埋込材料は、絶縁性樹脂材料であることができる。積層膜中において、かかる抵抗器やキャパシタの構成部材となる領域が大部分を占め、絶縁性樹脂膜が占める領域が少ない場合には、このような構成が特に有効である。
【０１１４】
そして、上記の埋込材料としては、ペースト状の埋込材料に限定されず、掻取手段により上記の積層膜の凹部内部に埋め込むことができるテクスチャーを有する材料であればよく、例えば、乾燥した粉末状の材料であってもよく、あるいは軟化した樹脂材料などであってもよい。
【０１１５】
さらに、キャパシタや抵抗器をはじめとする回路素子の一部または全部を構成する埋込部材を形成するための上記の埋込材料の処理方法としては、乾燥処理に限定されず、例えば、焼成、圧着、圧縮、固化、凝固、成型、架橋、硬化、変性などの様々な処理を、目的とする埋込部材の特性に応じて用いることができる。
【図面の簡単な説明】
【０１１６】
【図１】本発明の実施の形態における回路装置の製造工程の前半部分を示す断面図である。
【図２】本発明の実施の形態における回路装置の製造工程の後半部分を示す断面図である。
【図３】従来公知の受動素子の形成工程を含む回路装置の製造工程の後半部分を示す断面図である。
【図４】一般的なＢＧＡの概略構成を示す図である。
【符号の説明】
【０１１７】
１００  ＢＧＡ、１０２  ＬＳＩチップ、１０４  金属線、１０６  ガラスエポキシ基板、１０８  接着層、１１０  封止樹脂、１１２  半田ボール、１２０  配線、１２１  ビア、１２２  絶縁樹脂膜、１２３  導電性膜、１２４  導電性膜、  １２５  配線、１２６  導電性膜、１４０  基材、１４２  半導体素子、  １４４  受動素子、  １４６  引張方向、  １４８  応力緩和方向、１６０  積層膜、１７０  高誘電率部材、１７５  キャパシタ、１８０  抵抗器、１９０  凹部、２００  掻取手段、２１０  半田ボール。
【図１】
2005268453.tif 000003
【図２】
2005268453.tif 000004
【図３】
2005268453.tif 000005
【図４】
2005268453.tif 000006