(57)【要約】【課題】注入イオンの活性化率が高く、低抵抗でかつリーク電流も抑制した浅いｐｎ接合拡散層を熱処理により形成する。【解決手段】不純物導入後の加熱方法が光照射によるものであり、半導体基板１１に導入された不純物の活性化を少なくとも２回の光照射により行い、最後の光照射を行う前に、不純物が拡散せずかつ結晶欠陥が減少するような条件により光照射を行い、最後にフラッシュランプＦＬＡによる光照射を行って不純物を活性化させる。最後を除く光照射がＷハロゲンランプＲＴＡまたはフラッシュランプＦＬＡにより行い、最後の光照射をフラッシュランプＦＬＡにより行う特徴を有する。ＭＯＳＦＥＴのソース・ドレイン・エクステンション領域１５内のイオン注入層１６、或いはソース・ドレイン領域１８内のイオン注入層１９の形成において、不純物の拡散を最小限に抑制しつつ、かつ不純物導入工程で発生した結晶欠陥を十分に減少させることができる。【選択図】      図５
2005142344.tif 000002
【特許請求の範囲】
【請求項１】
複数回の不純物導入工程および活性化熱処理工程を含む半導体装置の製造方法において、
第１の不純物導入工程および最後の不純物導入工程と、
前記最後の不純物導入工程後の第１の光照射による活性化熱処理工程と、
前記第１の光照射による活性化熱処理工程後の第２の光照射による活性化熱処理工程
とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
記第１および第２の光照射による活性化熱処理工程に先立って予め、前記第１の不純物導入工程後、第３の光照射による活性化熱処理工程を備えることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
更に、前記第２の光照射による活性化熱処理工程後、第４の光照射による活性化熱処理工程を備えることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記第１および第２の光照射による活性化熱処理工程は共にフラッシュランプによる熱処理工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記第２の光照射による活性化熱処理工程におけるフラッシュランプの照射エネルギー密度は、前記第１の光照射による活性化熱処理工程におけるフラッシュランプの照射エネルギー密度よりも高いことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記第３の光照射による活性化熱処理工程はフラッシュランプによる熱処理工程を含むことを特徴とする請求項２記載の半導体装置の製造方法。
【請求項７】
前記第１の光照射による活性化熱処理工程は、タングステンハロゲンランプあるいはフラッシュランプによる熱処理工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
前記第１の光照射による活性化熱処理工程は、タングステンハロゲンランプによる熱処理工程を含み、前記第２の光照射による活性化熱処理工程は、フラッシュランプによる熱処理工程を含むことを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
複数回の不純物導入工程および活性化熱処理工程を含む半導体装置の製造方法において、
第１の不純物導入工程および最後の不純物導入工程と、
前記最後の不純物導入工程後の第１の光照射による活性化熱処理工程と、
前記第１の光照射による活性化熱処理工程後の複数回の光照射による活性化熱処理工程の内、最後のフラッシュランプによる活性化熱処理工程
とを備えることを特徴とする半導体装置の製造方法。
【請求項１０】
半導体基板に素子分離領域を形成した後、該素子分離領域に区画された素子領域にゲート絶縁膜を介してゲート電極を形成後、前記ゲート電極をマスクとして、ソース・ドレイン・エクステンション領域に不純物のイオン注入層を形成する工程と、
低温で酸化シリコン膜を全面に堆積する工程と、
前記半導体基板上の余分な前記酸化シリコン膜を除去し、前記ゲート電極の側面だけに前記酸化シリコン膜が残るように加工する工程と、
前記ゲート電極と前記側面だけに残した酸化シリコン膜をマスクとして、ソース・ドレイン領域に不純物のイオン注入層を形成する工程と、
前記ソース・ドレイン領域に不純物のイオン注入層を形成する工程後、第１のエネルギー密度を有するフラッシュランプによる光照射によって前記半導体基板を熱処理する第１の熱処理工程と、
前記第１の熱処理工程後、第２のエネルギー密度を有するフラッシュランプによる光照射によって前記半導体基板を熱処理する第２の熱処理工程
とを備えることを特徴とする半導体装置の製造方法。
【請求項１１】
前記第１の熱処理工程におけるフラッシュランプの照射エネルギー密度は、前記第２の熱処理工程におけるフラッシュランプの照射エネルギー密度よりも低いことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記第１および第２の熱処理工程は、更に前記半導体基板の予備加熱工程を含むことを特徴とする請求項１０又は請求項１１記載の半導体装置の製造方法。
【請求項１３】
半導体基板に素子分離領域を形成した後、該素子分離領域に区画された素子領域にゲート絶縁膜を介してゲート電極を形成後、前記ゲート電極をマスクとして、ソース・ドレイン・エクステンション領域に不純物のイオン注入層を形成する工程と、
低温で酸化シリコン膜を全面に堆積する工程と、
前記半導体基板上の余分な前記酸化シリコン膜を除去し、前記ゲート電極の側面だけに前記酸化シリコン膜が残るように加工する工程と、
前記ゲート電極と前記側面だけに残した酸化シリコン膜をマスクとして、ソース・ドレイン領域に不純物のイオン注入層を形成する工程と、
前記ソース・ドレイン領域に不純物のイオン注入層を形成する工程後、タングステンハロゲンランプによる前記半導体基板の第１の熱処理工程と、
前記第１の熱処理工程後、フラッシュランプによる前記半導体基板の第２の熱処理工程
とを備えることを特徴とする半導体装置の製造方法。
【請求項１４】
雰囲気制御のされている基板搬送部と、
前記基板搬送部に結合され、半導体基板の出し入れを行う基板挿入・払い出し部と、
前記基板搬送部に結合され、フラッシュランプによる熱処理工程を実施するＦＬＡ処理室と、
前記基板搬送部に結合され、ハロゲンランプによる熱処理工程を実施するＲＴＡ処理室
とを備えることを特徴とする半導体製造装置。
【請求項１５】
前記ＦＬＡ処理室は、
ランプ電源,充電電源および放電スイッチとからなる発光機構を備えるフラッシュランプと、
被処理基板を載置する台の中に設置されたヒ−ター,前記ヒーターの制御回路およびヒーター電源とからなる予備加熱手段と、
温度モニターにより前記ヒーターの温度を安定化するフィードバック制御機構
とを備えることを特徴とする請求項１４記載の半導体製造装置。
【請求項１６】
前記フラッシュランプより照射されるエネルギー密度をモニターする照射エネルギー密度モニターを更に備えることを特徴とする請求項１５記載の半導体製造装置。
【請求項１７】
前記ＲＴＡ処理室は、
ヒーター電源と制御回路により点灯されるハロゲンランプと、
被処理基板の温度を温度モニターにより測定し、前記制御回路に伝えるフィードバック制御機構
とを備えることを特徴とする請求項１４記載の半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体製造装置に関する。
【背景技術】
【０００２】
従来、大規模集積回路（ＬＳＩ）を高性能化するために素子の集積度を高めること、つまり構成する素子を微細化することが推進されてきた。素子を微細化するためには、不純物拡散領域の面積を縮小するだけでなく、深さ方向の拡散領域も浅くしていく必要があり、そのためには例えば、ソース・ドレイン領域などの不純物拡散領域やゲート絶縁膜直下のチャネル領域などの機能領域を形成する際のイオン注入およびその後の熱処理（アニール）を最適化することが重要となっている。
【０００３】
この熱処理は、以前は１０００℃,３０分等の条件で行われていた。このような高温・長時間のアニールでは、不純物の活性化と同時に不純物拡散も起こっていた。そこで、不純物の活性化は行われるものの、拡散ができるだけ起きないように、最小限の時間だけ熱処理する。例えば、１０００℃,１０秒程度の条件によるタングステン（Ｗ）ハロゲンランプなどを用いたラピッド・サーマル・アニール（ＲＴＡ）の導入がなされた。この短時間アニールでも、尚アニール後に不純物の拡散が起こるので、近年では所望の不純物のプロファイルを得ることができなくなっている。
【０００４】
そこで活性化に必要なエネルギー密度を瞬時に供給する方法としてレーザーアニールが検討されている。しかしながら、レーザーはもともと指向性の良い光なので、多光子過程が起こったり、干渉が起こったりする。もともとの光も単位時間、単位面積あたりのエネルギー密度密度が高くなりすぎる。その結果、シリコン半導体基板の表面を溶かしたり、シリコン半導体基板を蒸発させたり、レーザーアブレーションとも言える状況を引き起こしてしまう。このため、活性化後の半導体基板の表面のモフォロジーが劣化したりすることが指摘されている。
【０００５】
ＲＴＡやレーザーアニールの他に極短時間で活性化率を向上する手段として、新たに、キセノンなどのガスを封入したフラッシュランプを使ったフラッシュ・ランプ・アニール法（ＦＬＡ）が脚光を浴びてきている。例えば、フラッシュランプのアニール時の条件は、通電時間が１０ｍｓｅｃ以下、照射エネルギー密度が１００Ｊ／ｃｍ２以下である。ＦＬＡによれば、不純物の拡散を抑制し、同時に活性化をも行うことができるほか、レーザーアニールのような副次的な劣化効果もなく、新たなアニール技術として注目されている。
【０００６】
ハロゲンなど第１ランプでウェハを加熱して一定温度に達した後、フラッシュランプなどの第２ランプで照射・加熱を行う手法、即ち、照射時間の異なる２種類のランプで加熱する手法については既に提案されている（特許文献１）。又、非晶質半導体膜のバンドギャップより大きなエネルギー密度の第１のランプアニ−ル処理と、単結晶のバンドギャップより大きく非晶質のバンドギャップより小さいエネルギー密度の第２のランプアニ−ルを行う手法、即ち、半導体層バンドギャップに応じてランプの波長を変化させる手法についても既に開示されている（特許文献２）。
【特許文献１】特開２００２−１５１４２８号公報
【特許文献２】特開２０００−２６０７１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
素子の微細化が進み、素子寸法が縮小化されるに伴って、浅いソース／ドレイン拡散層あるいはソース／ドレインのエクステンション拡散層の形成はその重要性を増してきている。浅い領域への不純物の導入方法としては、低加速エネルギー密度でのイオン注入とそのイオン注入後の短時間ＲＴＡ処理との併用がある。しかしながら、従来から使用されているｐ型ドーパントであるホウ素（Ｂ）、ｎ型ドーパントであるリン（Ｐ）もしくは砒素（Ａｓ）などのイオン注入では、シリコン（Ｓｉ）中での拡散係数が大きいために、ＲＴＡ処理では、数十秒の処理といえども、基板深く拡散が進行してしまう。また、アニール温度を下げると、活性化率が大きく低下するという問題がおこり、接合深さ５０ｎｍ以下の浅い低抵抗拡散層を形成することは困難であった。
【０００８】
そこで近年になって、超短時間で活性化率を向上する手段として、前述したＦＬＡが脚光を浴びてきている。ＦＬＡによれば不純物の拡散が抑制されて極めて浅い接合を形成することができる。しかし、ミリ秒単位で熱処理を行うＦＬＡでは、イオン注入工程により半導体基板内部に生成した結晶欠陥を十分に回復させることが難しい。イオン注入工程の直後では半導体基板内部のドーパント注入深さの領域で部分的に結晶構造が破壊され、非晶質となっている。この非晶質層は、その後の熱処理などで再度結晶化させる必要がある。例えば、ソース・ドレイン領域に結晶欠陥が多く残っていると結晶欠陥が電流の伝導経路となるので、トランジスタを動作させた時の漏れ電流が大きくなってしまい特性が劣化することが危惧されている。一方、ＲＴＡによるアニールの場合は少なくとも数秒間の加熱時間があり、不純物を活性させる程度の温度、たとえば１０２０℃まで加熱すると、高温で少なくとも数秒間は保持されるため、結晶が再成長するだけの熱エネルギー密度が与えられるので、欠陥は回復する。しかしこの場合、同時に不純物が深く拡散してしまい、浅い接合を形成することが困難である。
【０００９】
本発明は、このような事情によりなされたものであり、その目的は、半導体基板中に導入された不純物を深く拡散させることなく十分に活性化して、かつ半導体基板中の結晶欠陥も十分に回復させた浅い低抵抗な拡散層を形成する半導体装置の製造方法および半導体製造装置を提供する。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の第１の特徴は、（イ）複数回の不純物導入工程および活性化熱処理工程を含む半導体装置の製造方法において、（ロ）第１の不純物導入工程および最後の不純物導入工程と、（ハ）最後の不純物導入工程後の第１の光照射による活性化熱処理工程と、（ニ）第１の光照射による活性化熱処理工程後の第２の光照射による活性化熱処理工程とを備える半導体装置の製造方法であることを要旨とする。
【００１１】
本発明の第２の特徴は、（イ）複数回の不純物導入工程および活性化熱処理工程を含む半導体装置の製造方法において、（ロ）第１の不純物導入工程および最後の不純物導入工程と、（ハ）最後の不純物導入工程後の第１の光照射による活性化熱処理工程と、（ニ）第１の光照射による活性化熱処理工程後の複数回の光照射による活性化熱処理工程の内、最後のフラッシュランプによる活性化熱処理工程とを備える半導体装置の製造方法であることを要旨とする。
【００１２】
本発明の第３の特徴は、（イ）半導体基板に素子分離領域を形成した後、素子分離領域に区画された素子領域にゲート絶縁膜を介してゲート電極を形成後、ゲート電極をマスクとして、ソース・ドレイン・エクステンション領域に不純物のイオン注入層を形成する工程と、（ロ）低温で酸化シリコン膜を全面に堆積する工程と、（ハ）半導体基板上の余分な酸化シリコン膜を除去し、ゲート電極の側面だけに酸化シリコン膜が残るように加工する工程と、（ニ）ゲート電極と側面だけに残した酸化シリコン膜をマスクとして、ソース・ドレイン領域に不純物のイオン注入層を形成する工程と、（ホ）ソース・ドレイン領域に不純物のイオン注入層を形成する工程後、第１のエネルギー密度を有するフラッシュランプによる光照射によって半導体基板を熱処理する第１の熱処理工程と、（へ）第１の熱処理工程後、第２のエネルギー密度を有するフラッシュランプによる光照射によって半導体基板を熱処理する第２の熱処理工程とを備える半導体装置の製造方法であることを要旨とする。
【００１３】
本発明の第４の特徴は、（イ）半導体基板に素子分離領域を形成した後、素子分離領域に区画された素子領域にゲート絶縁膜を介してゲート電極を形成後、ゲート電極をマスクとして、ソース・ドレイン・エクステンション領域に不純物のイオン注入層を形成する工程と、（ロ）低温で酸化シリコン膜を全面に堆積する工程と、（ハ）半導体基板上の余分な酸化シリコン膜を除去し、ゲート電極の側面だけに酸化シリコン膜が残るように加工する工程と、（ニ）ゲート電極と側面だけに残した酸化シリコン膜をマスクとして、ソース・ドレイン領域に不純物のイオン注入層を形成する工程と、（ホ）ソース・ドレイン領域に不純物のイオン注入層を形成する工程後、タングステンハロゲンランプによる半導体基板の第１の熱処理工程と、（へ）第１の熱処理工程後、フラッシュランプによる半導体基板の第２の熱処理工程とを備える半導体装置の製造方法であることを要旨とする。
【００１４】
本発明の第５の特徴は、（イ）雰囲気制御のされている基板搬送部と、（ロ）基板搬送部に結合され、半導体基板の出し入れを行う基板挿入・払い出し部と、（ハ）基板搬送部に結合され、フラッシュランプによる熱処理工程を実施するＦＬＡ処理室と、（ニ）基板搬送部に結合され、ハロゲンランプによる熱処理工程を実施するＲＴＡ処理室とを備える半導体製造装置であることを要旨とする。
【発明の効果】
【００１５】
本発明によれば、不純物の拡散を最小限に抑制しつつ、かつ不純物導入工程で発生した結晶欠陥を十分に減少させることができる。その結果、浅く低抵抗でかつリーク電流も抑制したｐｎ接合を形成することができる。
【発明を実施するための最良の形態】
【００１６】
不純物導入後の加熱方法が光照射によるものであり、半導体基板に導入された不純物の活性化を少なくとも２回の光照射により行い、最後の光照射を行う前に、不純物が拡散せずかつ結晶欠陥が減少するような条件により光照射を行い、最後にフラッシュランプによる光照射を行って不純物を活性化させる。最後を除く光照射がＷハロゲンランプまたはフラッシュランプにより行い、最後の光照射をフラッシュランプにより行う特徴を有する。不純物の拡散を最小限に抑制しつつ、かつ不純物導入工程で発生した結晶欠陥を十分に減少させることができる。注入イオンの活性化率が高く、低抵抗でかつリーク電流も抑制した浅いｐｎ接合拡散層を熱処理により形成する。
【００１７】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す実施の形態は、この発明の技術思想を具体化するための装置や方法を例示するものであって、この発明の技術思想を下記のものに特定するものではない。この発明の技術思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１８】
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置の製造方法によって製造される半導体装置は、例えば、図６に示すように、金属酸化物半導体（ＭＯＳ型）電界効果トランジスタであり、半導体基板１１と、素子分離領域１２と、ソース・ドレイン領域１８と、ソース・ドレイン・エクステンション領域１５とゲート絶縁膜１３と、ゲート電極１４と、側壁に配置される酸化シリコン１７とから構成される。図６においては、ソース・ドレイン電極は記載を省略している。図１乃至図６は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する工程断面図である。
【００１９】
（ａ）まず、通常のＭＯＳトランジスタの製造方法に従って単結晶シリコンなどの半導体基板１１にＳＴＩなどからなる素子分離領域１２を形成した後、素子分離領域１２に区画された素子領域にゲート絶縁膜１３を介して多結晶シリコンなどからなるゲート電極１４をフォトリソグラフ法とドライエッチング法などを用いて形成する。
【００２０】
（ｂ）その後、ゲート電極１４をマスクとして、ソース・ドレイン・エクステンション領域１５に不純物のイオン注入層１６を形成する（図１）。ソース・ドレイン・エクステンション領域１５に注入する不純物としては、例えば、ｎ型不純物としてはリン（Ｐ）あるいは砒素（Ａｓ）を用い、ｐ型不純物としてはホウ素（Ｂ）を用いる。その後、減圧ＣＶＤ（ＬＰＣＶＤ）法により６００℃程度の温度で酸化シリコン(ＳｉＯ２)膜１７を２０ｎｍ程度堆積する（図２）。酸化シリコン膜１７はプラズマＣＶＤ法や塗布法を用いても良い。但し、酸化シリコン膜１７の成膜の際に半導体基板１１中の不純物が中途半端に活性化しないように７００℃程度以下の低温で成膜する必要がある。
【００２１】
（ｃ）次にドライエッチング法などにより半導体基板１１上の余分な酸化シリコン膜１７を除去し、ゲート電極１４の側面だけに酸化シリコン膜１７が残るように加工する（図３）。
【００２２】
（ｄ）この状態で、ゲート電極１４とその側面に残した酸化シリコン膜１７をマスクとして、ソース・ドレイン領域１８に不純物のイオン注入層１９を形成する（図４）。注入する不純物としては、例えば、ｎ型不純物としてはリン（Ｐ）あるいは砒素（Ａｓ）を用い、ｐ型不純物としてはホウ素（Ｂ）を用いる。注入する条件は、例えばリンであれば、加速エネルギー２０ｋｅＶ、注入量５×１０１５ｃｍ−２程度である。
【００２３】
（ｅ）その後、１回目のフラッシュランプによる半導体基板の熱処理（ＦＬＡ）を行い、第１回目の不純物の活性化を行う。第１回目の照射は予備加熱温度４００℃、照射エネルギー密度２４J／ｃｍ２で照射する（図５）。
【００２４】
（ｆ）更に、第２回目のフラッシュランプによる半導体基板の熱処理（ＦＬＡ）を行い、第２回目の不純物の活性化を行ってソース・ドレイン領域１８およびソース・ドレイン・エクシュテンション領域１５を完成させる。第２回目の照射は予備加熱温度４５０℃、照射エネルギー密度２８Ｊ／ｃｍ２で行う（図６）。
【００２５】
半導体基板１１の予備加熱を行う目的は、半導体基板１１内部で発生する応力を緩和するためである。フラッシュランプの照射面側が急速に加熱されて高温となり、半導体基板１１内部と照射面の反対側即ち、半導体基板１１の裏面側はより低温となる。このため、半導体基板１１内部で応力が発生するので、この応力を緩和するためである。その後、通常のＭＯＳトランジスタの形成方法により層間絶縁膜、コンタクト電極などを堆積あるいは形成し半導体基板上にＭＯＳトランジスタを完成させる。
【００２６】
図７は、本発明の第１の実施の形態に係る半導体装置の製造方法によって形成したＭＯＳトランジスタのソース・ドレイン領域１８と半導体基板１１間のリーク電流の印可電圧依存性を示す。図７上には同時に比較例として、第１回目のＦＬＡの代わりに、ＲＴＡによる熱処理を１回だけ実施し、第２回目のＦＬＡを実施しない場合のリーク電流の印可電圧依存性も示す。又、図７においては、後述する第２の実施の形態の場合も示されている。第１の実施の形態においては、ＭＯＳトランジスタのソース・ドレイン領域１８と半導体基板１１とのリーク電流値が比較例の場合よりも小さくなっている。図７には示されていないが、第１の実施の形態では、ＲＴＡなどで十分に結晶回復するまで熱処理した場合と同等のリーク電流値となっている。一方、ソース・ドレイン・エクステンション領域１５の不純物密度プロファイルを評価した結果、接合深さは２０ｎｍ程度と微細化したＭＯＳトランジスタに十分適用できる接合深さに抑制されていた。
【００２７】
第１の実施の形態において、ソース・ドレイン領域１８のイオン注入後１回目のＦＬＡ照射（図５）では、照射エネルギー密度は２回目のＦＬＡ照射（図６）よりも低く設定している。１回目のＦＬＡ照射の条件では不純物の活性化率は低いが、拡散も抑制されておりイオン注入直後の深さプロファイルと殆ど変化しない。一方、半導体基板１１の結晶欠陥の回復に必要なエネルギー密度は、不純物の活性化に必要なエネルギー密度よりも低いため、低い照射エネルギー密度でも基板原子が再配列して結晶化する過程にあり、結晶欠陥が減少する。次に２回目のＦＬＡ照射では照射エネルギー密度を高くして、不純物を十分活性化すると同時に、半導体基板１１中の結晶欠陥がさらに減少し、ほぼ完全に結晶性が回復される。
【００２８】
第１の実施の形態に係る半導体装置の製造方法においては、後述する図１１に示すように、不純物導入工程１（イオン注入）直後は活性化熱処理１１を実施せず、不純物導入工程Ｎ（イオン注入）後において、活性化熱処理Ｎ１,Ｎ２に示されるようにＦＬＡ処理を２回条件を変えて実施している。第１の実施の形態では、最後の不純物導入工程Ｎの後でＦＬＡによる熱処理を２回繰り返して行う。ＦＬＡ処理を２回行うことにより不純物導入工程のイオン注入により生じた基板中の結晶欠陥の再結晶化を促進する。同時に不純物の拡散を抑制しつつ活性化させることが可能となる。
【００２９】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置の製造方法によって製造される半導体装置は、例えば、図８に示すように、ＭＯＳ型電界効果トランジスタであり、半導体基板１１と、素子分離領域１２と、ソース・ドレイン領域１８と、ソース・ドレイン・エクステンション領域１５とゲート絶縁膜１３と、ゲート電極１４と、側壁に配置される酸化シリコン１７と、イオン注入層１６および１９とから構成される。図８においては、ソース・ドレイン電極は記載を省略している。図８の構造は、図６に示す構造と実質的に同等である。但し、第１回目のＦＬＡの代わりに、ＲＴＡ処理を行なっていることからイオン注入層１６および１９内における注入イオンの活性化率が更に高くなることが期待される。一方、ＲＴＡ処理に起因して、拡散層の深さ方向の広がりが大きくなる傾向がある。
【００３０】
本発明の第２の実施の形態に係る半導体装置の製造方法について、第１の実施の形態と異なる点を明確にしつつ、以下に説明する。
【００３１】
（２ａ）図１乃至図６に示された第１の実施の形態と同じ工程より、ソース・ドレイン領域１８に不純物のイオン注入層１９を形成する（図４）。
【００３２】
（２ｂ）次に活性化アニールを以下のように行う。まず、タングステン（Ｗ）ハロゲンランプによるＲＴＡ処理を行う（図８）。ＲＴＡの条件は温度が８００℃〜９００℃程度であり、高温での保持時間は５秒〜１０秒程度である。温度が高すぎるとソース・ドレイン・エクステンション領域１５に形成されているイオン注入層１６の不純物が不必要に拡散してしまい、温度が低すぎると結晶欠陥が減少しないので７００℃〜９００℃程度の温度で行うことが望ましい。
【００３３】
（２ｃ）次にＦＬＡを、照射条件は予備加熱温度４５０℃、照射エネルギー密度２８Ｊ／ｃｍ２で行う（図６）。この光照射により不純物の拡散を抑制しつつ活性化させることができ、ソース・ドレイン領域１８およびソース・ドレイン・エクステンション領域１５が完成される。
【００３４】
第２の実施の形態によれば、最初に、Ｗハロゲンランプによる光照射（ＲＴＡ）を不純物が拡散せずかつ結晶性が回復する条件で行うことにより、まず結晶欠陥を減少させておき、その後ＦＬＡにより不純物が活性化する条件でアニール処理を行うことにより、活性化と同時にさらに結晶欠陥が減少し、半導体基板１１の結晶性が回復する。
【００３５】
図７中の一点鎖線および実線に示すように、第２の実施の形態（実線）においても、第１の実施の形態（一点鎖線）と同様に、ＭＯＳトランジスタのソース・ドレイン領域１８と半導体基板１１間のｐｎ接合のリーク電流値を調べたところ、破線で示される比較例より低く抑制されていた。また、第２の実施の形態ではＲＴＡなどで十分に結晶化するまで熱処理した場合と同等のリーク電流値であった。また、ソース・ドレイン・エクステンション領域１５の接合深さは２０ｎｍ程度と微細化したＭＯＳトランジスタに十分適用できる深さに抑制されていた。
【００３６】
図９にハロゲンランプを加熱源とするＲＴＡ装置で基板を加熱処理した場合の基板表面温度の時間依存軸プロファイルと、ＦＬＡ装置で基板を加熱処理した場合の基板表面温度の時間軸プロファイルを示す。図９から明らかなように、ＲＴＡ装置では温度を７００℃から１０００℃以上に昇温し、その後７００℃まで降温するには７〜８秒を要している。それに対してＦＬＡ装置では０．５秒以下で昇降温が終了している。ＦＬＡ装置では昇降温速度が極めて速いので昇温と降温の途中で基板が高温になっている時間が極めて短い。半導体基板１１中での不純物の拡散深さは不純物の拡散係数とその拡散係数で拡散する温度に保持された時間の積に対応しているので、昇降温時間が短いＦＬＡ装置で熱処理を行うと、半導体基板１１中の不純物の拡散を抑制することができる。同時に、半導体基板１１の到達温度はＲＴＡと同様に保たれているので不純物の活性化はＲＴＡ装置と同様に高めることができる。
【００３７】
図１０にＲＴＡ装置とＦＬＡ装置でイオン注入した半導体基板１１を加熱処理した場合の半導体基板１１中の深さ方向の不純物密度を測定した結果を示す。イオン注入条件は、不純物は砒素イオンであり、注入時の加速エネルギーは１キロエレクトロンボルト（ｋｅＶ）である。測定は二次イオン質量分析法（ＳＩＭＳ）によるものである。
【００３８】
図１０において、不純物導入直後の不純物密度プロファイルは、イオン注入した半導体基板１１を何の追加処理もせず分析した結果である。ＦＬＡ後とは、イオン注入した半導体基板１１をＦＬＡ処理した後の不純物密度プロファイルに相当し、ＲＴＡ後とは、イオン注入した半導体基板１１をＲＴＡ処理した後の不純物密度プロファイルに相当する。
【００３９】
ＲＴＡ処理を行うと半導体基板１１中のより深い位置まで不純物密度が高くなっており、不純物が深く拡散していることがわかる。一方、ＦＬＡ処理後ではイオン注入した直後の濃度曲線Ｆからわずかしか変化しておらず、拡散が抑制されていることがわかる。このようにＦＬＡ装置を用いることにより拡散を抑制しつつ活性化することが可能となる。
【００４０】
本発明の第１の実施の形態および第２の実施の形態に係る半導体装置の製造方法の工程において、何回かの不純物導入工程１〜Ｎと不純物導入工程に付随する活性化熱処理工程１１…,Ｎ１〜Ｎ３に関係する部分を抜粋して比較すると、図１１に示すように表すことができる。図１１中、縦方向に工程が示され、横方向は第１の実施の形態（Ｉ）、第２の実施の形態（ＩＩ）に相当する。後述する第３の実施の形態（ＩＩＩ）および第４の実施の形態（ＩＶ）についても比較のために図１１中に表されている。又、左欄の工程に適用する処理方法を実施の形態の欄に記入している。図１１は半導体装置製造時に不純物導入工程がＮ回ある場合の工程を示し、「不純物導入工程Ｎ」とはＮ回目の不純物導入工程を表している。従って、「不純物導入工程ｎ」とはｎが１〜Ｎであり、ｎ回目の不純物導入工程を表す。
【００４１】
第２の実施の形態に係る半導体装置の製造方法においては、不純物導入工程１（イオン注入）直後は活性化熱処理１１を実施せず、不純物導入工程Ｎ（イオン注入）後において、活性化熱処理Ｎ１,Ｎ２に示されるようにＲＴＡ処理およびＦＬＡ処理をそれぞれ１回ずつ条件を変えて実施している。第２の実施の形態では、最後の不純物導入工程Ｎの後でＲＴＡ処理を行ったあと、ＦＬＡ処理を行う。ＲＴＡ処理によりまず基板中の結晶欠陥の再結晶化をある程度促進する。その後ＦＬＡ処理により不純物の活性化処理を行うことにより、拡散を抑制しつつ活性化させることが可能となる。
【００４２】
一方、図示はされていないが、比較例としては、例えば、不純物導入工程１（イオン注入）直後は活性化熱処理１１を実施せず、不純物導入工程Ｎ（イオン注入）後において、ＲＴＡ処理を１回だけ実施する方法がある。あるいは又、別の比較例としては、不純物導入工程１（イオン注入）直後の活性化熱処理１１においてＲＴＡ処理を実施し、更に、不純物導入工程Ｎ（イオン注入）後において、２回目のＲＴＡ処理を実施する方法もある。
【００４３】
第２の実施の形態に係る半導体装置の製造方法においては、（ｉ）ＦＬＡを複数回実施することによって、拡散層を浅く形成し、しかも欠陥によるダメージ層を除去することができる。あるいは又、（ｉｉ）低温にてＲＴＡを１回だけ実施してダメージ層を回復し、更に加えてＦＬＡを実施して、浅い拡散層を保ちつつ、活性化率を高めることもできる。低温ＲＴＡの温度としては、例えば７００℃〜９００℃であり、更に、ＦＬＡは複数回実施しても良い。
【００４４】
ＦＬＡを複数回実施するときに高エネルギー密度で実施すると、不純物密度プロファイルは、図１２中のプロファイルＰ１〜Ｐ４等に示すように、基板表面からの深さ方向にシフトする。そこで、照射エネルギー密度を相対的に低く抑えて、不純物密度プロファイルが動かない様にすると良い。このときに同時に結晶欠陥の回復を図ることもできる。照射エネルギー密度が高いと、温度上昇を引き起こし易く、拡散が進行し易い結果となる。従って、照射エネルギー密度を低く抑え、後の工程において高い温度に設定するＲＴＡを１回実施することによって、活性化率を上昇することができる。ＲＴＡに代えてＦＬＡを１回乃至複数回実施しても良い。
【００４５】
（第３の実施の形態）
本発明の第３の実施の形態に係る半導体装置の製造方法によって製造される半導体装置は、第２の実施の形態と同様、例えば、図８に示すように、ＭＯＳ型電界効果トランジスタであり、半導体基板１１と、素子分離領域１２と、ソース・ドレイン領域１８と、ソース・ドレイン・エクステンション領域１５とゲート絶縁膜１３と、ゲート電極１４と、側壁に配置される酸化シリコン１７と、イオン注入層１６および１９とから構成される。図８においては、ソース・ドレイン電極は記載を省略している。第３の実施の形態においては、図１１中に示されるように、不純物導入工程１直後の活性化熱処理工程（１１）において、第１回目のＦＬＡ処理を実施していることから、不純物導入工程１のよる注入イオンの活性化率が更に高いことが期待される。図８の構造は、図６に示す構造と実質的に同等である。但し、第１の実施の形態に比較して、不純物導入工程Ｎの直後のＦＬＡの代わりに、ＲＴＡ処理を行なっていることからイオン注入層１６および１９内における注入イオンの活性化率が更に高くなることが期待される。一方、ＲＴＡ処理に起因して、拡散層の深さ方向の広がりが大きくなる傾向がある。
【００４６】
本発明の第３の実施の形態に係る半導体装置の製造方法は、図１１中のＩＩＩに示す工程のように実施することができる。
【００４７】
（３ａ）不純物導入工程１（イオン注入）直後は活性化熱処理１１において第１回目のＦＬＡ処理を実施する。第１回目のＦＬＡ処理の条件設定は、例えば、第１の実施の形態における活性化熱処理工程Ｎ１或いはＮ２におけるＦＬＡ処理と同様に設定する。
【００４８】
（３ｂ）最後の不純物導入工程Ｎ（イオン注入）後において、活性化熱処理Ｎ１に示すようにＲＴＡ処理を実施する。ＲＴＡ処理によりまず基板中の結晶欠陥の再結晶化をある程度促進する。この場合のＲＴＡ処理の条件設定は第２の実施の形態と同様である。
【００４９】
（３ｃ）次に、活性化熱処理Ｎ２に示すように第２回目のＦＬＡ処理を実施する。第２回目のＦＬＡ処理により不純物の活性化処理を行うことにより、拡散を抑制しつつ活性化させる。第２回目のＦＬＡ処理の条件設定は第２の実施の形態と同様である。
【００５０】
第３の実施の形態では、複数あるイオン注入工程の各注入工程の後でＦＬＡによる活性化処理を実施している点に特徴がある。各注入工程の後のＦＬＡ処理により不純物の活性化処理を行うことにより、拡散を抑制しつつ活性化させる。
【００５１】
複数あるイオン注入工程の各注入工程の後でＦＬＡによる活性化処理を行っても良い。ｎ回目のイオン注入工程ｎの後でＦＬＡ処理を行うことにより不純物の拡散を抑制すると同時にイオン注入工程ｎで生じた結晶欠陥をある程度回復させておいても良い。その後、最後のイオン注入工程Ｎの後にＲＴＡ処理を行ってイオン注入工程Ｎとイオン注入工程ｎで生じた結晶欠陥を回復し、次にＦＬＡ処理により活性化処理を行っても良い。
【００５２】
（第４の実施の形態）
本発明の第４の実施の形態に係る半導体装置の製造方法によって製造される半導体装置は、第２或いは第３の実施の形態と同様、例えば、図８に示すように、ＭＯＳ型電界効果トランジスタであり、半導体基板１１と、素子分離領域１２と、ソース・ドレイン領域１８と、ソース・ドレイン・エクステンション領域１５とゲート絶縁膜１３と、ゲート電極１４と、側壁に配置される酸化シリコン１７と、イオン注入層１６および１９とから構成される。図８においては、ソース・ドレイン電極は記載を省略している。第４の実施の形態においては、図１１中に示されるように、不純物導入工程１直後の活性化熱処理工程（１１）において、第１回目のＦＬＡ処理を実施していることから、不純物導入工程１のよる注入イオンの活性化率が更に高いことが期待される。図８の構造は、図６に示す構造と実質的に同等である。但し、第１の実施の形態に比較して、不純物導入工程Ｎの直後のＦＬＡの代わりに、ＲＴＡ処理を行なっていることからイオン注入層１６および１９内における注入イオンの活性化率が更に高くなることが期待される。一方、ＲＴＡ処理に起因して、拡散層の深さ方向の広がりが大きくなる傾向がある。更に、第４の実施の形態においては、図１１中に示すように、活性化熱処理工程（Ｎ３）において第３回目のＦＬＡ処理を実施することから、第３の実施の形態に比べ、イオン注入層１６および１９内における注入イオンの活性化率が更に高くなることが期待される。
【００５３】
本発明の第４の実施の形態に係る半導体装置の製造方法は、図１１中のＩＶに示す工程のように実施することができる。
【００５４】
（４ａ）不純物導入工程１（イオン注入）直後は活性化熱処理１１において第１回目のＦＬＡ処理を実施する。
【００５５】
（４ｂ）最後の不純物導入工程Ｎ（イオン注入）後において、活性化熱処理工程Ｎ１において、ＲＴＡ処理を実施する。ＲＴＡ処理によりまず基板中の結晶欠陥の再結晶化をある程度促進する。
【００５６】
（４ｂ）次に、活性化熱処理工程Ｎ２において、第２回目のＦＬＡ処理を実施する。
【００５７】
（４ｃ）次に、活性化熱処理工程Ｎ３において、第３回目のＦＬＡ処理を実施する。第２回目および第３回目のＦＬＡ処理により不純物の活性化処理を行うことにより、拡散を抑制しつつ活性化させることが可能となる。
【００５８】
第４の実施の形態では、複数あるイオン注入工程の各注入工程の後でＦＬＡによる活性化処理を実施している点あるいはＦＬＡ処理を複数回連続して実施する点に特徴がある。各注入工程の後のＦＬＡ処理により不純物の活性化処理を行うことにより、拡散を抑制しつつ活性化させる。活性化熱処理工程Ｎ１,Ｎ２の場合のＲＴＡ処理、ＦＬＡ処理の条件設定は第２および第３の実施の形態と同様である。又連続する第２回目および第３回目のＦＬＡ処理の条件は、第１の実施の形態と同様に設定することができる。又、第１回目のＦＬＡ処理の条件は、第３の実施の形態と同様に設定することができる。
【００５９】
第４の実施の形態のように、最後のイオン注入工程Ｎの後でＲＴＡ処理により結晶欠陥の回復をある程度促進し、その後ＦＬＡ処理を繰り返し処理してさらなる結晶欠陥の回復と活性化を行っても良い。
【００６０】
第１乃至第４の実施の形態のいずれの場合でも、ＲＴＡ処理に比較して、より拡散を抑制して浅い接合を形成すると同時に、活性化率はＲＴＡと同程度であり、かつイオン注入により生じた結晶欠陥も回復させることが可能となる。
【００６１】
（本発明の半導体製造装置）
図１３乃至図１５は、本発明の半導体装置の製造方法に使用する半導体製造装置の構成の概略を示す図である。図１３は平面概略図であり、半導体基板の出し入れを行う基板挿入・払い出し部６１と、雰囲気制御のされている基板搬送部６２と、ＦＬＡ処理およびＲＴＡ処理を行うＦＬＡ処理室６３とＲＴＡ処理室６４などから構成されている。
【００６２】
（ＦＬＡ装置）
図１４は、ＦＬＡ装置の構成の概略を示す図である。フラッシュランプ６８はランプ電源６５、充電電源６６、放電スイッチ６７などにより発光する仕組みとなっている。ランプより照射されるエネルギー密度をモニターする照射エネルギーモニター７５を取りつけても良い。基板を予備加熱する構成は、被処理基板６９を載置する台の中に設置されたヒ−ター７０と制御回路７１とヒーター電源７２から構成されており、温度モニター７３によりヒーター７０が所望の温度に安定するようにフィードバック制御機構７４を具備している。
【００６３】
（ＲＴＡ装置）
図１５は、ＲＴＡ装置の概略構成を示す図である。ハロゲンランプ７６はヒーター電源７７、制御回路７８などにより点灯される。被処理基板７９の温度は温度モニター８１により測定され、所望の温度となるように制御回路７８にフィードバック制御機構８０を具備している。本発明の製造装置を用いることにより、ＦＬＡ装置あるいはＲＴＡ装置により複数回の熱処理を連続して行うことが容易となる。
【００６４】
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態及び運用技術が明らかとなろう。したがって、本発明の技術範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００６５】
その他、本発明の要旨を逸脱しない範囲で、様々に変形して実施することができる。本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的素子断面構造図。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的素子断面構造図。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的素子断面構造図。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的素子断面構造図。
【図５】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的素子断面構造図。
【図６】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的素子断面構造図。
【図７】リーク電流値と電圧との関係を示す図。
【図８】本発明の第２の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的素子断面構造図。
【図９】ＲＴＡ装置で基板を加熱処理した場合の基板表面温度の時間軸プロファイルと、ＦＬＡ装置で基板を加熱処理した場合の基板表面温度の時間軸プロファイルとの比較図。
【図１０】イオン注入した半導体基板を、ＲＴＡ装置とＦＬＡ装置で加熱処理した場合の、半導体基板表面からの深さ方向の不純物密度プロファイルの比較図。
【図１１】本発明の第１乃至第４の実施の形態に係る半導体装置の製造方法において、複数回の不純物導入工程と複数回の活性化熱処理工程の一部分を抜粋して示す比較図。
【図１２】ＦＬＡを複数回実施するときに高エネルギー密度で実施すると、不純物密度プロファイルが基板表面からの深さ方向にシフトする様子を示す模式図。
【図１３】本発明の半導体装置の製造方法に使用する半導体製造装置の構成の概略を示す図であって、平面構成図。
【図１４】本発明の半導体装置の製造方法に使用する半導体製造装置の構成の概略を示す図であって、ＦＬＡ装置の概略構成図。
【図１５】本発明の半導体装置の製造方法に使用する半導体製造装置の構成の概略を示す図であって、ＲＴＡ装置の概略構成図。
【符号の説明】
【００６７】
１１…半導体基板
１２…素子分離領域
１３…ゲート絶縁膜
１４…ゲート電極
１５…ソース・ドレイン・エクステンション領域
１６,１９…イオン注入層
１７…酸化シリコン膜
１８…ソース・ドレイン領域
６１…基板挿入・払い出し部
６２…基板搬送部
６３…ＦＬＡ処理部
６４…ＲＴＡ処理部
６５…ランプ電源
６６…充電電源
６７…放電ＳＷ
６８…フラッシュランプ
６９,７９…被処理基板
７０…ヒーター
７１,７７…ヒーター電源
７２,７８…制御回路
７３,８１…温度モニター
７４,８０…フィードバック制御機構
７５…照射エネルギーモニター
７６…ハロゲンランプ
【図１】
2005142344.tif 000003
【図２】
2005142344.tif 000004
【図３】
2005142344.tif 000005
【図４】
2005142344.tif 000006
【図５】
2005142344.tif 000007
【図６】
2005142344.tif 000008
【図７】
2005142344.tif 000009
【図８】
2005142344.tif 000010
【図９】
2005142344.tif 000011
【図１０】
2005142344.tif 000012
【図１１】
2005142344.tif 000013
【図１２】
2005142344.tif 000014
【図１３】
2005142344.tif 000015
【図１４】
2005142344.tif 000016
【図１５】
2005142344.tif 000017