(57)【要約】【課題】  機械的なストレスがチップ内部へ伝達することを防ぐ効果の高いチップガードリング構造を有する半導体装置を提供する。【解決手段】  チップガードリングを、低誘電率絶縁膜層２１、２２、２３、２４中に水平に延びる領域を有する金属配線５、７、８、１０と、これらの金属配線に接続されて低誘電率絶縁膜層２１、２２、２４を垂直に貫通する金属配線４、６、９を含んで構成する。【選択図】  図１
2005268395.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に少なくともいくつかの低誘電率絶縁膜層を含む絶縁膜層によって絶縁された多層の金属配線層を有する半導体装置であって、
チップ外縁部に沿って前記金属配線層の各層で前記チップを１周する金属配線からなるチップガードリングをチップ外縁部からチップ中心部に向かって少なくとも２重に備え、
前記絶縁膜層の各層において前記チップガードリングの少なくとも１つは前記絶縁膜層内に前記絶縁膜層に平行に延伸する領域を有することを特徴とする半導体装置。
【請求項２】
前記平行に延伸する領域が、他のチップガードリングと接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記平行に延伸する領域が、前記絶縁膜を貫通する金属を介して他のチップガードリングと接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記平行に延伸する領域が存在する前記絶縁膜層が、隣接する２つのチップガードリングの間で交互に異なることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記隣接する２つのチップガードリングのそれぞれが、前記絶縁膜を貫通する金属によって最上層の金属配線層から最下層の金属配線層まで接続されていることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に係り、例えば、チップガードリングの構造に関する。
【背景技術】
【０００２】
近年のＬＳＩ製造プロセスの微細化の進展に伴い、配線遅延の問題が顕在化している。これは、配線の幅が細くなることによる配線抵抗の増大、および配線間隔が狭くなることによる配線容量の増大により、いわゆるＲＣ時定数が増加し、トランジスタのスイッチング時の伝播遅延時間が増大することによる。この対策として、配線抵抗を下げるためには配線材料にＣｕ（銅）を用い、配線容量を下げるためには層間絶縁膜には低誘電率の絶縁膜を用いることが行われている。
【０００３】
低誘電率を有する絶縁膜としては、炭素添加シリコン酸化膜（ＳｉＯＣ）、フッ素添加シリコン酸化膜（ＳｉＯＦ）、ポリイミド系有機化合物、フッ素系有機化合物などがあり、さらに膜中に気孔を有する多孔質膜の実用化が図られている。
【０００４】
ところが、このような低誘電率絶縁膜は、従来のシリコン酸化物絶縁膜に比べて、機械的強度が弱く、また、他の材料との密着性が低いという性質を一般的に有している。そのため、半導体チップをダイシングするときにチップ端部に加わる機械的ストレスによって、他の層間膜材料との界面で低誘電率絶縁膜が剥がれやすい、ということが問題点として挙げられている。
【０００５】
このようなダイシングによる低誘電率絶縁膜の剥離を防止するため、チップ端部からチップ内部への機械的ストレスの伝達を防ぐ対策が採られている。その一つとして、チップ周辺部にチップを取り囲むように多層のＣｕ配線層を設け、その各Ｃｕ配線層をチップ断面の縦方向にビアで接続した構造（チップガードリング）を設けることが提案されている（例えば、特許文献１参照。）。
【０００６】
しかしながら、上述のような構造のチップガードリングでは、Ｃｕ配線層間の縦方向の接続が単純な構造であるため、機械的なストレスのチップ内部方向への伝達を十分に防ぎきれないという問題があった。
【特許文献１】特開２００３−２４３４０１号公報  （第４−６ページ、図２、図５）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、本発明の目的は、機械的なストレスがチップ内部へ伝達することを防止する効果の高いチップガードリング構造を有する半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、半導体基板上に少なくともいくつかの低誘電率絶縁膜層を含む絶縁膜層によって絶縁された多層の金属配線層を有する半導体装置であって、チップ外縁部に沿って前記金属配線層の各層で前記チップを１周する金属配線からなるチップガードリングをチップ外縁部からチップ中心部に向かって少なくとも２重に備え、前記絶縁膜層の各層において前記チップガードリングの少なくとも１つは前記絶縁膜層内に前記絶縁膜層に平行に延伸する領域を有することを特徴とする半導体装置が提供される。
【発明の効果】
【０００９】
本発明によれば、チップガードリングが機械的なストレスのチップ内部への伝達を防止する効果が高いので、層間絶縁膜として用いられる低誘電率絶縁膜が他の層間材から剥離し難くなる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例を図面を参照して説明する。
【実施例１】
【００１１】
図１は、本発明の第１の実施例に係る半導体装置の模式断面図であり、特に、多層配線構造を持つ本実施例の半導体装置におけるチップガードリングの構造を中心に示した図である。ここで、本実施例におけるチップガードリングは、半導体装置のチップの外縁部にチップを１周するように配置された金属配線であり、その配置例を図２のチップ平面図に示す。図２では、チップ１０１の外縁部に２重に配置されたチップガードリング１０１、１０２の例を示す。この平面図では最上層の金属配線のみが示されるが、チップガードリングは多層配線層の各層に設けられる。また、チップガードリングは、２重の配置に限るものではなく、さらにいくつかのチップガードリングをチップガードリング１０２の内側に配置してもよい。
【００１２】
図１は、図２に示したチップガードリング１０１、１０２を線ＳＳ´に沿って切断した断面を示したものである。
【００１３】
ここで、本実施例におけるチップガードリングの構造を説明する前に本実施例の半導体装置について説明する。
【００１４】
本実施例の半導体装置は、金属配線材料に例えばＣｕを用い、半導体基板１上に８層の金属配線層が絶縁膜層をはさんで形成されているものである。このような多層の配線層を用いる半導体装置では、通常、半導体基板に近い下層の数層はローカル配線層と呼ばれて主に半導体素子相互の接続のために使われ、半導体基板から遠い上層の数層はグローバル配線層と呼ばれて主に電源ラインなどに使われる。
【００１５】
このような配線層の使い分けをした場合、ローカル配線層での配線遅延が半導体素子の動作速度に影響を及ぼす。そのため、ローカル配線層では金属配線間の容量を減らすため、金属配線層間の絶縁膜に低誘電率材料が用いられる。
【００１６】
本実施例では、ローカル配線層が５層あるため、半導体基板１の上の酸化物絶縁膜層２の上に第１の低誘電率絶縁膜層２１、その上に酸化物絶縁膜層３１をはさんで第２の低誘電率絶縁膜層２２、その上に酸化物絶縁膜層３２をはさんで第３の低誘電率絶縁膜層２３、その上に酸化物絶縁膜層３３をはさんで第４の低誘電率絶縁膜層２４の計４層の低誘電率絶縁膜層が使用されている。
【００１７】
一方、グローバル配線層では、配線容量がそれほど問題にならないため、通常の酸化物絶縁材料が用いられる。すなわち、酸化物絶縁膜層３４の上に、酸化物膜絶縁膜層４１、４２、４３が順次積層されている。そして最上層には保護膜としてパッシベーション膜層４４が形成されている。
【００１８】
次に、本実施例におけるチップガードリングの構造を説明する。ここで、図２のチップガードリング１０１、１０２は、図１においては金属配線３〜１５で表わされる。これらの金属配線は製造工程においてダマシン法で形成されるため、絶縁膜層を貫通して埋め込むことができる。
【００１９】
本実施例における構造では、各低誘電率絶縁膜層において、２つのチップガードリングのいずれかが低誘電率絶縁膜層中に水平に延びる領域を有している。すなわち、低誘電率絶縁膜層２１では金属配線５、低誘電率絶縁膜層２２では金属配線７、低誘電率絶縁膜層２３では金属配線８、低誘電率絶縁膜層２４では金属配線１０が低誘電率絶縁膜層中に水平に伸びている。そして、このように低誘電率絶縁膜層中に水平に伸びた金属配線は、上下からその間の低誘電率絶縁膜層を挟み込んでいる。
【００２０】
このような低誘電率絶縁膜層中に水平に伸びた金属配線は、低誘電率絶縁膜層が層間膜界面から剥離して上下に広がろうとする力を抑止する効果を持つ。
【００２１】
また、２つのチップガードリングは、絶縁膜層を垂直方向に貫通する金属配線４、７、６、８、９、１１、１２、１３によって接続されている。これにより、低誘電率絶縁膜層中に延びる金属配線の両端は垂直方向の金属配線に接続される。
【００２２】
このような構造のチップガードリングにダイシングによるチップ端部からの水平方向の機械的ストレスが加わると、機械的ストレスは金属配線と低誘電率絶縁膜層の界面に誘導され、チップガードリングの端部で、機械的ストレスは水平方向と垂直方向に分散される。図３にその様子を示す。
【００２３】
図３は、図１の金属配線５付近を例にチップ端部から水平に加わる機械的ストレスがチップガードリングによって水平方向と垂直方向に分散される様子を示したものである。
【００２４】
チップ端部から水平に加わる機械的ストレスは、金属配線５と低誘電率絶縁膜層２１の界面に誘導されて、まず金属配線５の端部Ａで水平方向と垂直方向に分散され、この分散された水平方向の機械的ストレスは、さらに金属配線５の端部Ｂで水平方向と垂直方向に分散される。このように金属配線５の両端で分散されて小さくなった水平方向の機械的ストレスは、さらに金属配線４の端部Ｃで水平方向と垂直方向に分散され、チップ内部への伝達が抑制される。
【００２５】
また、このとき金属配線５と低誘電率絶縁膜層２１の界面領域が広いことも機械的ストレスの誘導に効果がある。
【００２６】
このような本実施例の半導体装置によれば、低誘電率絶縁膜層中に水平に延びる金属配線が持つ剥離抑制効果と、この水平に延びる金属配線およびその両端に垂直に接続される金属配線で構成されるチップガードリング構造によってチップ端部から水平に加わる機械的ストレスのチップ内部への伝達を緩和する効果により、低誘電率絶縁膜層の剥離を防止することができる。
【実施例２】
【００２７】
図４は、本発明の第２の実施例に係る半導体装置の模式断面図であり、第１の実施例とは異なる構造を持つチップガードリングの例を示すものである。本実施例の半導体装置の多層構造は、第１の実施例の半導体装置と同じである。したがって、絶縁層膜には図１と同じ符号を付け、ここではその詳細な説明を省略する。
【００２８】
本実施例におけるチップガードリングは、金属配線５１〜６３で構成される。本実施例でも各低誘電率絶縁膜層において、２つのチップガードリングのいずれかが低誘電率絶縁膜層中に水平に延びる領域を有している。すなわち、金属配線５３、５４、５６、５８が、それぞれ低誘電率絶縁膜層２１、２２、２３、２４の中で水平に延びている。また、金属配線５３、５４、５６、５８は、その端部に垂直方向の金属配線を有している。
【００２９】
これにより、本実施例の構造のチップガードリングおいても、低誘電率絶縁膜層が層間膜界面から剥離して上下に広がろうとすることを抑止できるとともに、チップ端部から加わる水平方向の機械的ストレスを水平方向と垂直方向に分散することができる
本実施例のチップガードリングの構造が第１の実施例のチップガードリングの構造と異なる点は、２つのチップガードリングの中間に垂直方向の金属配線がないことである。すなわち、図１の金属配線７および１１が、その左端に垂直方向の金属配線を有しているのに対して、図２の金属配線７および１１が、その左端に垂直方向の金属配線を有さない。
【００３０】
このような本実施例の半導体装置によれば、２つのチップガードリングの中間に垂直方向の金属配線がないことにより、チップガードリング間の距離を小さくすることができ、チップガードリングの配置に要する面積を少なくすることができる。
【実施例３】
【００３１】
図５は、本発明の第３の実施例に係る半導体装置の模式断面図であり、第１および第２の実施例とは異なる構造を持つチップガードリングの例を示すものである。本実施例においても、半導体装置の多層構造は第１の実施例の半導体装置と同じである。したがって、絶縁層膜には図１と同じ符号を付け、ここではその詳細な説明を省略する。
【００３２】
本実施例におけるチップガードリングは、金属配線７１〜８６で構成される。本実施例の構造では、２つのチップガードリング間の接続はなく、それぞれ独立に配置されている。ただし、２つのチップガードリングは、交互に低誘電率絶縁膜層に水平に延びる配線層を有している。すなわち、金属配線層７４、７５、７８、７９が、それぞれ低誘電率絶縁膜層２１、２２、２３、２４の中で水平に延びている。
【００３３】
そして、それぞれのチップガードリングは、垂直方向の金属配線によって最下層から最上層まで１つにつながっている。したがって、本実施例の構造のチップガードリングにおいても、低誘電率絶縁膜層が層間膜界面から剥離して上下に広がろうとすることを抑止できるとともに、チップ端部から加わる水平方向の機械的ストレスを水平方向と垂直方向に分散することができる。
【００３４】
上述したように、本実施例におけるチップガードリングは、１つ１つ独立している。したがって、ガードリングの数を増やしたい場合、第１および第２の実施例では２本１組で増やさなければならなかったのに対して、本実施例では１本単位で増加させることができる。
【００３５】
このような本実施例の半導体装置によれば、チップガードリングの数を１本単位で調整することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施例に係る半導体装置の模式断面図。
【図２】本発明の実施例に係るチップガードリングの配置の例を示すチップ平面図。
【図３】本発明の第１の実施例に係る半導体装置における機械的ストレスの様子を説明するための模式断面図。
【図４】本発明の第２の実施例に係る半導体装置の模式断面図。
【図５】本発明の第３の実施例に係る半導体装置の模式断面図。
【符号の説明】
【００３７】
１  半導体基板
２、３１〜３４、４１〜４３  酸化物絶縁膜層
３〜１５、５１〜６３、７１〜８６  金属配線層
２１〜２４  低誘電率絶縁膜層
４４  パッシベーション膜層
１０１  チップ
１０２、１０３  チップガードリング
【図１】
2005268395.tif 000003
【図２】
2005268395.tif 000004
【図３】
2005268395.tif 000005
【図４】
2005268395.tif 000006
【図５】
2005268395.tif 000007