(57)【要約】【課題】簡素なハード構成でコストダウンを実現し、ＩＲＱ数を減らすことによりＣＰＵの負荷を軽減し、位相差と電圧符号の２面から欠相を検出することにより誤検出の可能性を低減し、欠相した相の特定も可能な欠相検出方法を提供する。【解決手段】３相コンバータの電源欠相検出方法において、中性点（Ｎ１）を整流手段の直流側出力の負極側母線（Ｎ）と接続し、各相の第１抵抗と第２抵抗とを連結する各相毎の前記第１抵抗の他端を各相毎に高入力インピーダンス手段を介してＡＤコンバータへ接続して各相毎の電圧を検出し、該各相毎の電圧を欠相判断手段であるＣＰＵへ出力し、該各相毎の電圧に基づいて求めた３相分の線間電圧のうち２相の符号が異なり且つ位相差が１８０゜の半波整流波形になったとき欠相と判断するものである。【選択図】    図１
2005049278.tif 000002
【特許請求の範囲】
【請求項１】
３相交流電源を直流電源に変換する整流手段と、３相交流電源各相の一端が各相毎に設けられた第１抵抗の一端に接続され、該第１抵抗の他端が各相の第２抵抗の一端に接続され、各相の該第２抵抗の他端３つを接続してＹ結線の中性点（Ｎ１）とする３相コンバータの電源欠相検出方法において、
前記中性点（Ｎ１）を前記整流手段の直流側出力の負極側母線（Ｎ）と接続し、各相の第１抵抗と第２抵抗とを連結する各相毎の前記第１抵抗の他端を各相毎に高入力インピーダンス手段を介してＡＤコンバータへ接続して各相毎の電圧を検出し、該各相毎の電圧を欠相判断手段であるＣＰＵへ出力し、該各相毎の電圧に基づいて求めた３相分の線間電圧のうち２相の符号が異なり且つ位相差が１８０゜の半波整流波形になったとき欠相と判断することを特徴とする３相コンバータの電源欠相検出方法。
【請求項２】
前記高入力インピーダンス手段が、オペアンプを使用した非反転増幅回路である請求項１記載の３相コンバータの電源欠相検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３相コンバータの電源欠相検出方法に関する。
【背景技術】
【０００２】
従来の３相コンバータの欠相検出方法では、３相交流電源の疑似中性点と入力電圧との比較により生成される論理信号をカウンタに入力して各相の位相差を検出しその位相差が所定値以上離れた場合に欠相と判断している。
【０００３】
図１０にこの従来例の構成図を示す（特願２００２−３１９００号：以下従来例１という）。図１０において、３相交流電源ｒ、ｓ、ｔの各相を抵抗５５〜６０でスター結線した中点を疑似中性点Ｎ１とし、擬似中性点Ｎ１から見たｒ、ｓの電圧をＲ１、Ｓ１として検出している。Ｒ１、Ｓ１が擬似中性点Ｎ１以上になったことをコンパレータ６１、６２で検出し、コンパレータから“１”となる論理信号Ｒ２、Ｓ２を出力する。Ｒ２、Ｓ２はそれぞれカウンタ６４、６５のゲートＧＡ１、ＧＡ２に入力され立ち上がりエッジでカウント値をラッチするようにＣＰＵ６７によって予め設定されている。また、カウンタ６４、６５の入力には発信器６３が接続され常にカウントしている。カウンタ６４、６５はバス６６によってＣＰＵ６７と接続され、ラッチされた値をＣＰＵ６７によって読み出すことができる。論理信号Ｒ２、Ｓ２はＣＰＵ６７のＩＲＱ１、ＩＲＱ２にも入力されＲ２、Ｓ２の立ち上がりによりＣＰＵ６７に割り込みを発生させその割り込みによりカウンタ６４、６５のラッチされた値を読み込んでＲ２、Ｓ２の位相差を算出する。ここでＩＲＱとは、ＣＰＵへの割り込み要求用ポートのことである。
Ｒ相が欠相したときはＲ１は擬似中性点Ｎ１と同電位になる為、Ｒ２は変化しない。またＳ相が欠相した場合も前記と同様になる。
一方、Ｔ相が欠相したときはＲ、Ｓ間は単相になるためＲ１、Ｓ１間の位相差は１８０゜となり、Ｒ２とＳ２との間の位相差も１８０゜となる。
このように正常時はＲ２、Ｓ２の位相差は１２０゜であるが、３相交流電源に欠相が発生すると位相差が１８０゜になるか、または、欠相の生じた相に対応するＲ２もしくはＳ２の出力信号が変化しなくなるので、Ｒ２とＳ２との位相差が１２０゜から所定値（ＣＰＵ６７に対し予め設定した値）以上離れたこと、または、Ｒ２もしくはＳ２のどちらかが所定時間（ＣＰＵ６７に対し予め設定した値）以上変化しないことをＣＰＵ６７に監視させて欠相を判断している（特願２００２−３１９００号）。
【０００４】
また、交流き電システムにおいても欠相検知を確実にできる信頼性の高い欠相検知装置を提供する従来技術として特許文献１（特開平６−３３５１５４号公報：以下従来例２という）がある。特許文献１によれば、フィルタコンデンサの両端電圧を監視し、架線を流れる交流の２倍の周波数の整数倍の周期で両端電圧を抽出し、その両端電圧の変動量を検知する電圧変動量検出装置と、この電圧変動量検出装置の出力を所定の基準値と比較し、異常値と判断した時にインバ―タ装置に対して保護動作指令を出力する制御装置とを備えている。また、インバ―タ装置の出力端に流れる相電流を検出して実効値を演算し、この実効値を架線を流れる交流の２倍の周波数の整数倍の周期で抽出し、実効値の変動量を検知する実効電流変動量検出装置と、この実効電流変動量検出装置の出力を所定の基準値と比較し、異常値と判断した時にインバ―タ装置に対して保護動作指令を出力する制御装置とを備えている。
【特許文献１】特開平６−３３５１５４号公報  図１参照
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来例１の電源欠相検出方法では、疑似中性点を作る手段と２相分のカウンタが必要である。そのためハード構成が複雑になりコストアップになるという問題があった。また、位相差のみで欠相を判断しているため誤検出の可能性を否めないという問題もあった。またさらに、ＩＲＱを２本使用するためＣＰＵの負荷が増大するという問題も抱えていた。
本発明はこのような様々な問題点に鑑みてなされたものであり、簡素なハード構成によりコストダウンを実現し、ＩＲＱ数を減らすことによりＣＰＵの負荷を軽減し、位相差と電圧符号の２面から欠相を検出することにより誤検出の可能性を低減し、欠相した相の特定も可能な欠相検出方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記問題を解決するため、本発明は、３相交流電源を直流電源に変換する整流手段と、３相交流電源各相の一端が各相毎に設けられた第１抵抗の一端に接続され、該第１抵抗の他端が各相の第２抵抗の一端に接続され、各相の該第２抵抗の他端３つを接続してＹ結線の中性点（Ｎ１）とする３相コンバータの電源欠相検出方法において、前記中性点（Ｎ１）を前記整流手段の直流側出力の負極側母線（Ｎ）と接続し、各相の第１抵抗と第２抵抗とを連結する各相毎の前記第１抵抗の他端を各相毎に高入力インピーダンス手段を介してＡＤコンバータへ接続して各相毎の電圧を検出し、該各相毎の電圧を欠相判断手段であるＣＰＵへ出力し、該各相毎の電圧に基づいて求めた３相分の線間電圧のうち２相の符号が異なり且つ位相差が１８０゜の半波整流波形になったとき欠相と判断するものである。
また、前記高入力インピーダンス手段が、オペアンプを使用した非反転増幅回路としたものである。
【発明の効果】
【０００７】
請求項１に記載の発明によると、３相交流電源を直流に変換する３相コンバータにおいて、簡素なハード構成によりコストダウンを実現し、ＩＲＱ数を減らすことによりＣＰＵの負荷を軽減し、位相差と電圧符号の２面から欠相を検出することにより誤検出の可能性を低減し、欠相した相の特定も可能な欠相検出方法を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の方法の具体的実施例について、図に基づいて説明する。
【実施例】
【０００９】
図１は本発明の方法を実施した３相コンバータの実施例である。図２は正常時のＡＤ入力電圧、図３はＴ相欠相時のＡＤ入力電圧、図４は正常時の電源電圧、図５はＴ相欠相時の電源電圧、図６は正常時の線間電圧、図７はＴ相欠相時の線間電圧、図８は正常時の直流母線Ｎ側Ｎの電圧、図９はＴ相欠相時の直流母線Ｎ側Ｎの電圧を示したものである。
図１において、１は３相交流電源、２はｒ相電圧を分圧するための第１抵抗、５はｒ相電圧を分圧するための第２抵抗である。ｓ相、ｔ相もｒ相と同様ｓ相電圧を分圧するための第１抵抗３、第２抵抗６、ｔ相電圧を分圧するための第１抵抗４、第２抵抗７を備えている。８〜１０は演算増幅器であるオペアンプ、１１〜１３はＡＤコンバータ、１７は該ＡＤコンバータと欠相判断をするＣＰＵ１４とを結ぶバスである。１５は３相交流電源を直流電源に変換する整流手段、１６は該整流手段の直流出力電圧を平滑するコンデンサである。Ｐは整流手段１５の正側の直流母線、Ｎは負側の直流母線である。３相各相の第２抵抗５、６、７の一端を接続しその接続点を中性点（Ｎ１）とする。この中性点Ｎ１は整流手段１５の負側の直流母線Ｎと接続している。
３相交流電源ｒ、ｓ、ｔの各相を抵抗２〜７でスター結線した中点ならびに各ＡＤコンバータのアナロググランドＡＧを整流手段としての３相ダイオードブリッジ１５の出力である直流母線Ｎ側Ｎと接続する。このＮから見たｒの電圧を検出するために抵抗２、５で分圧した電圧ｒ１をＡＤコンバータに入力するが、直接入力するとＡＤコンバータのインピーダンスが低いために正常に分圧されず電圧の検出ができない。よって高インピーダンス化するために、高入力インピーダンス手段としてオペアンプ８を使用したゲイン１倍の非反転増幅回路を使って電圧ｒ−ｎを求め、ＡＤコンバータ１１に入力する。
ｓ、ｔの電圧の検出も同様にしてオペアンプ９、１０を使って電圧ｓ−ｎ、ｔ−ｎを求めＡＤコンバータ１２、１３に入力する。
３相ダイオードブリッジのＮ側を基準点としているため図４の３相電源電圧の最小値を基準とした電圧がｒ−ｎ、ｓ−ｎ、ｔ−ｎに現れる。このときの直流母線Ｎ側Ｎの電圧を図８に、ｒ−ｎ、ｓ−ｎ、ｔ−ｎに現れる電圧を図２に示す。このＡＤ変換された入力電圧値をバス１７で接続されたＣＰＵ１４で読み取り、各相の差を算出することにより図６のような正弦波形の線間電圧が求まる。
ここで例えばＴ相が欠相した場合を考える。３相ダイオードブリッジに入力される電源電圧はｒ、ｓだけになり、直流母線Ｎ側Ｎにはｒ、ｓの電源電圧の最小値が現れる。このときの電源電圧を図５に、直流母線Ｎ側Ｎの電圧を図９に示す。その結果、ＡＤ入力電圧には図３のように位相差が１８０゜の半波整流波形が現れ欠相した相のｔ−ｎはほぼゼロの電圧となる。ここで各相の差から求めた線間電圧は図７のようになりｔ−ｎとの差をとったｔ−ｒ、ｓ−ｔの２相の線間電圧は符号が異なり位相差が１８０゜の半波整流波形となって現れる。他の相が欠相した場合も前記と同様になり欠相した相との線間電圧は符号が異なり位相差が１８０゜の半波整流波形となって現れる。
このように上記方法で求めた線間電圧は正常時は１２０゜の位相差であるが、欠相時は欠相した相との線間電圧は符号が異なり位相差が１８０゜の半波整流波形となって現れるので、３相分の線間電圧のうち２相の符号が異なり位相差が１８０゜の半波整流波形になったことをＣＰＵ１４に監視させることにより欠相と判断することができ、また欠相した相の特定も可能となる。例えば、図７では各線間電圧のうちｒ−ｓ間の電圧は正弦波形になっているので残りの相であるＴ相が欠相していると判断できる。
【産業上の利用可能性】
【００１０】
３相電源の波形のひずみを検出することから地落検出の用途にも適用できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の方法を適用する３相交流電源の欠相検出装置の構成図
【図２】本発明の方法の正常時のＡＤ入力電圧を示すグラフ
【図３】本発明の方法のＴ相欠相時のＡＤ入力電圧を示すグラフ
【図４】本発明の方法の正常時の電源電圧を示すグラフ
【図５】本発明の方法のＴ相欠相時の電源電圧を示すグラフ
【図６】本発明の方法の正常時の線間電圧を示すグラフ
【図７】本発明の方法のＴ相欠相時の線間電圧を示すグラフ
【図８】本発明の方法の正常時の直流母線Ｎ側Ｎの電圧を示すグラフ
【図９】本発明の方法のＴ相欠相時の直流母線Ｎ側Ｎの電圧を示すグラフ
【図１０】従来の方法を適用した３相交流電源の欠相検出装置の構成図
【符号の説明】
【００１２】
１  ３相交流電源
２、３、４、５、６、７  抵抗
８、９、１０オペアンプ
１１、１２、１３ＡＤコンバータ
１４  ＣＰＵ
１５  ３相ダイオードブリッジ
１６  コンデンサ
１７  バス
ｒ  ３相交流電源Ｒ相
ｓ  ３相交流電源Ｓ相
ｔ  ３相交流電源Ｔ相
ｒ１  Ｎから見た電圧Ｒ相
ｓ１  Ｎから見た電圧Ｓ相
ｔ１  Ｎから見た電圧Ｔ相
ｒ−ｎ  ＡＤ入力電圧
ｓ−ｎ  ＡＤ入力電圧
ｔ−ｎ  ＡＤ入力電圧
Ｐ  直流母線Ｐ側
Ｎ  直流母線Ｎ側
ＡＧ  ＡＤコンバータアナロググランド
５１  ３相交流電源
５５、５６、５７、５８、５９、６０  抵抗
６１、６２  コンパレータ
６３  発振器
６４、６５  カウンタ
６６  バス
６７  ＣＰＵ
６８  ３相交流電源から擬似中性点を得る手段
６９  論理信号出力手段
Ｒ１  擬似中性点Ｎ１から見た電圧Ｒ相
Ｓ１  擬似中性点Ｎ１から見た電圧Ｓ相
Ｒ２  論理信号Ｒ相
Ｓ２  論理信号Ｓ相
Ｎ１  擬似中性点
ＧＡ１  カウンタゲート
ＧＡ２  カウンタゲート
ＩＲＱ１  ＣＰＵ割り込みポート
ＩＲＱ２  ＣＰＵ割り込みポート
【図１】
2005049278.tif 000003
【図２】
2005049278.tif 000004
【図３】
2005049278.tif 000005
【図４】
2005049278.tif 000006
【図５】
2005049278.tif 000007
【図６】
2005049278.tif 000008
【図７】
2005049278.tif 000009
【図８】
2005049278.tif 000010
【図９】
2005049278.tif 000011
【図１０】
2005049278.tif 000012