(57)【要約】【課題】ＭＩＭ構造のキャパシタのリーク電流の温度依存性を小さくし、更にその信頼性を向上させる。【解決手段】キャパシタの下部電極５、層間絶縁膜３に被着するようにバリア絶縁層６を原子層化学気相成長法で成膜し、バリア絶縁層６に高誘電率膜７を被着させ容量絶縁膜８を形成する。また、高誘電率膜上に更にバリア絶縁層を形成する。このようにして、容量絶縁膜８を被覆する上部電極９を設けＭＩＭ構造のキャパシタを製造する。ここで、バリア絶縁層６の膜中の電子の流れは、Ｆｏｗｌｅｒ  Ｎｏｒｄｈｅｉｍ（Ｆ−Ｎ）トンネル電流あるいは直接トンネル電流機構となる。【選択図】  図1
2005184024.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極およびソース、ドレイン拡散層からなるトランジスタとＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを含んだロジック混載メモリー装置の製造方法であって、前記ソース、ドレイン拡散層にシリサイド層を形成し、前記シリサイド層と前記ＭＩＭキャパシタの下部ＴｉＮ電極を接続する金属プラグを形成し、前記下部ＴｉＮ電極上に容量絶縁膜を原子層化学気相成長法により４００℃以下で形成し、前記容量絶縁膜上にキャパシタの金属上部電極を形成することを特徴とする半導体装置の製造方法
【請求項２】
前記シリサイド層がコバルトシリサイドであることを特徴とする請求項１に記載の半導体装置の製造方法
【請求項３】
前記金属プラグがタングステンであることを特徴とする請求項１または２に記載の半導体装置の製造方法
【請求項４】
前記金属上部電極がＴｉＮで形成されていることを特徴とする請求項１−３のいずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記容量絶縁膜は第１の誘電体膜と第２の誘電体膜の積層膜で構成され、原子層化学気相成長法でもって前記第１の誘電体膜を前記ＴｉＮ膜の下部電極上あるいは前記第２の誘電体膜上に被着させることを特徴とする請求項１−４のいずれか一つに記載の半導体装置の製造方法。
【請求項６】
前記第１の誘電体膜は、前記第１の誘電体膜中の電子の流れがＦｏｗｌｅｒ  Ｎｏｒｄｈｅｉｍ（Ｆ−Ｎ）トンネル電流機構あるいは直接トンネル電流機構となる膜であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１の誘電体膜はアルミナ膜であり、前記第２の誘電体膜は金属酸化膜で構成されることを特徴とする請求項５または６に記載の半導体装置の製造方法。
【請求項８】
前記第１の誘電体膜を被着させる工程において、トリメチルアルミニウム（ＴＭＡ）と酸化ガスとを反応ガスとした原子層化学気相成長（ＡＬＣＶＤ）法でアルミナ膜を形成することを特徴とする請求項１−７のいずれか一つに記載の半導体装置の製造方法。
【請求項９】
前記第１および第２の誘電体膜を２００−３５０℃で成膜することを特徴とする請求項５−８に記載の半導体装置の製造方法
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に半導体装置のキャパシタ構造とその形成方法に関する。
【背景技術】
【０００２】
半導体デバイスの中で記憶情報の任意な入出力が可能なものにＤＲＡＭがある。このようなメモリーデバイスであるＤＲＡＭのメモリーセルは、１個のトランスファトランジスタと、１個のキャパシタとからなるものが構造的に簡単であり、半導体装置の高集積化に最も適するものとして広く用いられている。
【０００３】
また、最近の半導体デバイスではシステムＬＳＩが重要になってきている。このような半導体装置では、ロジック回路とメモリー回路とが半導体チップに搭載されたロジック混載メモリーデバイス、ロジック回路とアナログ回路混載のアナログ混載ロジックデバイス等、種々の混載デバイスが開発検討されている。このような混載デバイスにおいても、メモリーセルは上述したように、１個のトランスファトランジスタと１個のキャパシタとから構成される。
【０００４】
このようなメモリーセルのキャパシタでは、半導体デバイスの更なる高集積化に伴い、３次元構造のものが開発され使用されてきている。このキャパシタの３次元化は次のような理由による。すなわち、半導体素子の微細化及び高密度化に伴いキャパシタの占有面積の縮小化が必須となっている。しかし、半導体デバイスのメモリー部の安定動作及び信頼性確保のためには、一定以上の容量値が必要とされる。そこで、キャパシタの電極を平面構造から３次元構造に変えて、縮小した占有面積の中でキャパシタ電極の表面積を拡大することが必要となる。
【０００５】
このメモリーセルの３次元構造のキャパシタにはスタック構造のものとトレンチ構造のものとがある。これらの構造にはそれぞれ一長一短があるが、スタック構造のものはアルファー線の入射あるいは回路等からのノイズに対する耐性が高く、比較的に容量値の小さい場合でも安定動作する。このために、半導体素子の設計基準が０．１０μｍ程度となる半導体デバイスにおいても、スタック構造のキャパシタは有効であると考えられている。
【０００６】
そして、最近では、このスタック構造のキャパシタ（以下、スタック型のキャパシタと呼称する）の場合、微少な面積領域に所定の容量値を確保するために非常に高い誘電率を有する誘電体膜（容量絶縁膜）が必要になってきている。そこで、このような高誘電率膜として、五酸化タンタル（Ｔａ2 Ｏ5 ）膜、ＳｒＴｉＯ3 （以下、ＳＴＯ膜という）、（Ｂａ，Ｓｒ）ＴｉＯ3 （以下、ＢＳＴ膜という）、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （以下、ＰＺＴ膜という）などの絶縁材料が精力的に検討されている。更には、スタック型のキャパシタの下部電極として新しい導電体材料が必要になってきている。これは、上記のような高誘電率の絶縁材料と下部電極との適切な組み合わせを通して、キャパシタの高い信頼性を確保するためである。例えば、１９９４年  インターナショナル  エレクトロン  デバイス  ミーティング（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ）のダイジェスト  オブ  テクニカル  ペーパー（Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ）８３１〜８３４頁に示されているように、容量絶縁膜にＳＴＯ膜が使用され下部電極に二酸化ルテニウム（ＲｕＯ2 ）の導電体材料が適用されている。同様なキャパシタ構造については、例えば特開２０００−１１４４８２号公報に記載されている。
【０００７】
以下、図１１を参照して従来の高誘電率膜で構成されるスタック型のキャパシタの構造について説明する。ここで、図１１（ａ）は模式化したスタック型のキャパシタの平面図であり、簡単化のため下部電極と容量絶縁膜と上部電極とが示されている。図１１（ｂ）は、図１１（ａ）に記すＸ−Ｙでの断面図である。
【０００８】
以下、図１１（ａ）と図１１（ｂ）とを一緒にして説明する。図１１（ｂ）に示すように、導電型がＰ型のシリコン基板１０１表面の所定の領域に導電型がＮ型の拡散層１０２が形成され、シリコン基板１０１上の層間絶縁膜１０３の一部が開口されプラグ１０４が形成されている。そして、下部電極１０５が直接に層間絶縁膜１０３に被着するように形成されている。ここで、下部電極１０５と拡散層１０２とはプラグ１０４で電気接続される。
【０００９】
そして、図１１（ａ）および図１１（ｂ）に示すように、下部電極１０５の側面および上面、さらに層間絶縁膜１０３上に容量絶縁膜１０６が形成される。ここで、下部電極１０５は二酸化ルテニウムの金属膜で構成され、容量絶縁膜１０６は、例えばＴａ2 Ｏ5 膜、ＳＴＯ膜等で構成される。そして、全体を被覆するように上部電極１０７が形成される。なお、この上部電極１０７も下部電極と同様な金属膜で構成される。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明者は、上述したような高誘電率材料を容量絶縁膜とするＭＩＭ（Ｍｅｔａｌ／Ｉｎｓｕｌａｔｏｒ／Ｍｅｔａｌ）構造のキャパシタについて詳細に検討した。
【００１１】
その結果、金属酸化物である、五酸化タンタル（Ｔａ2 Ｏ5 ）、二酸化ジリコニウム（ＺｒＯ2 ）、二酸化ハフニウム（ＨｆＯ2 ）、ＳＴＯ（ＳｒＴｉＯ3 ）膜、ＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ3 ）膜あるいはＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ）膜、を上記の容量絶縁膜とすると、容量絶縁膜中のリーク電流は、測定温度が高くなるに従い増大することが判明した。
【００１２】
このようなリーク電流の測定温度依存性の概略を図１２に従って説明する。ここで、図１２に示す特性は、上述したＭＩＭ構造のキャパシタのものである。なお、容量絶縁膜はＳＴＯ膜の場合である。また、下部電極−上部電極間に印加する電圧は＋１Ｖ／−１Ｖの場合である。
【００１３】
図１２では、横軸に測定温度を絶対温度にしその逆数（１／Ｔ）をとっている。そして、容量（絶縁）膜中のリーク電流Ｊを対数表示にとっている。図１２に示すように、容量膜中のリーク電流Ｊ／Ｔ2 は、１／Ｔの増加と共にほぼ比例して減少する。これは、容量膜中のリーク電流Ｊが、キャパシタ電極である下部電極あるいは上部電極から容量絶縁膜への電子の熱放出に律速されることを示している。このように従来の技術では、容量膜中のリーク電流Ｊは、測定温度の増加と共に急激に増大するようになる。このリーク電流の温度依存性は上記印加電圧に依存するが、いずれにしても、このリーク電流は測定温度の増加に伴い増大するようになる。
【００１４】
半導体デバイスの動作においては、動作温度は１５０℃程度まで保証することが必要である。特に、ロジック混載メモリーデバイスでは、上述したＭＩＭ構造のキャパシタにおいて、動作温度が高くなっても容量絶縁膜中のリーク電流の増加を抑制することが強く要求される。このデバイスでは、リーク電流の増加がその動作に大きく影響するからである。
【００１５】
本発明の目的は、高誘電率である金属酸化物の材料を容量絶縁膜とするキャパシタにおいて、簡便な手法でもってその容量値を向上させることにある。
【課題を解決するための手段】
【００１６】
このために本発明の半導体装置の製造方法は、ゲート電極およびソース、ドレイン拡散層からなるトランジスタとＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを含んだロジック混載メモリー装置の製造方法であって、前記ソース、ドレイン拡散層にシリサイド層を形成し、前記シリサイド層と前記ＭＩＭキャパシタの下部ＴｉＮ電極を接続する金属プラグを形成し、前記下部ＴｉＮ電極上に容量絶縁膜を原子層化学気相成長法（ＡＬＣＶＤ）により４００℃以下で形成し、前記容量絶縁膜上にキャパシタの金属上部電極を形成する。
【００１７】
あるいは、本発明の半導体装置の製造方法では、前記容量絶縁膜は第１の誘電体膜と第２の誘電体膜の積層膜で構成され、原子層化学気相成長（ＡＬＣＶＤ）法でもって前記第１の誘電体膜を前記下部電極上あるいは前記第２の誘電体膜上に被着させる。ここで、前記第１の誘電体膜は第１の誘電体膜中の電子の流れがＦｏｗｌｅｒ  Ｎｏｒｄｈｅｉｍ（Ｆ−Ｎ）トンネル電流機構あるいは直接トンネル電流機構となる膜であり、このような第１の誘電体膜としてはアルミナ膜が用いられ、前記第２の誘電体膜は金属酸化膜で構成される。そして、前記金属酸化膜は、Ｔａ２Ｏ５膜、ＺｒＯ２膜、ＨｆＯ２膜、ＳｒＴｉＯ３膜、（Ｂａ，Ｓｒ）ＴｉＯ３膜あるいはＰｂ（Ｚｒ，Ｔｉ）Ｏ３膜である。
【００１８】
上述したようなＡＬＣＶＤ法で容量絶縁膜を成膜すると、それぞれの組成の制御が非常に向上する。また、この方法であると、成膜の段差被覆性が非常に高くなり、絶縁性に優れた高品質の容量絶縁膜が容易に形成できる。そして、この方法で形成する金属酸化膜では酸素欠損の問題が解消するようになり、その後の酸素雰囲気での高誘電率膜の熱処理工程が不要になる。このようにして、信頼性が高くしかも容量値の高いキャパシタが容易に製造できるようになる。
【００１９】
あるいは、本発明の半導体装置の製造方法では、前記第１の誘電体膜を被着させる工程において、トリメチルアルミニウム（ＴＭＡ）と酸化ガスとを反応ガスとした原子層化学気相成長（ＡＬＣＶＤ）法でアルミナ膜を形成する。
【００２０】
そして、本発明の半導体装置の製造方法では、前記金属膜は金属酸化物あるいは金属窒化物で構成される。前記金属酸化物、金属窒化物は、ＲｕＯ2 、ＩｒＯ2 、ＴｉＮ、ＴａＮあるいはＷＮである。
【００２１】
このようにすると、下部電極と第１の誘電体膜あるいは容量絶縁膜との密着性が非常に向上する。また、半導体装置を構成する層間絶縁膜と第１の誘電体膜あるいは容量絶縁膜との密着性も大幅に向上し、高品質のキャパシタが形成できるようになる。
【００２２】
このように、本発明では、金属酸化膜のような高誘電率材料を容量絶縁膜に用いるＭＩＭ構造のキャパシタにおいて、下部電極あるいは上部電極と高誘電率材料との間に膜中の電子の流れがＦｏｗｌｅｒ  Ｎｏｒｄｈｅｉｍ（Ｆ−Ｎ）トンネル電流機構あるいは直接トンネル電流機構となる絶縁膜を介在させる。ここで、上記容量絶縁膜を原子層化学気相成長（ＡＬＣＶＤ）法で形成する。
【００２３】
このために、本発明では、ＭＩＭ構造のキャパシタを搭載した半導体装置の動作が非常に安定するようになる。また、上記電極あるいは層間絶縁膜から容量絶縁膜がはがれるようなことは皆無になり、高品質の半導体装置が製造できるようになる。
【発明の効果】
【００２４】
本発明の主要部では、金属酸化膜のような高誘電率材料を容量絶縁膜に用いるＭＩＭ構造のキャパシタにおいて、キャパシタの下部電極あるいは上部電極と上記高誘電率材料との間に、膜中の電子の流れがＦｏｗｌｅｒ  Ｎｏｒｄｈｅｉｍ（Ｆ−Ｎ）トンネル電流機構あるいは直接トンネル電流機構となる絶縁膜をバリア絶縁層として介在させる。あるいは、上記バリア絶縁層あるいは容量絶縁膜を原子層化学気相成長（ＡＬＣＶＤ）法で形成する。
【００２５】
このために、本発明では、容量絶縁膜の組成の制御が非常に向上すると共に、成膜の段差被覆性が非常に高くなる。そして、高い誘電率で絶縁性に優れ、動作温度依存性の小さな高品質の容量絶縁膜が容易に形成できる。
【００２６】
このようにして、ＭＩＭ構造のキャパシタを搭載した半導体装置の動作が非常に安定するようになる。そして、高誘電率膜をキャパシタの容量絶縁膜とした、信頼性の高いスタック型のキャパシタが可能になり、半導体装置の超高集積化および高密度化が大幅に促進される。
【発明を実施するための最良の形態】
【００２７】
次に、本発明の第１の実施の形態について図１乃至図５で説明する。この第１の実施の形態でもって本発明の構成の特徴を説明する。ここで、図１乃至図３は、本発明のスタック型のキャパシタの平面図とその断面図である。図１（ａ）は模式化したスタック型のキャパシタの平面図であり、簡単化のため下部電極と容量絶縁膜と上部電極とが示されている。図１（ｂ）は、図１（ａ）に記すＡ−Ｂでの断面図である。そして、図２と図３は上記キャパシタの一部の拡大図となっている。また、図４と図５では、本発明でのキャパシタの容量絶縁膜の形成方法を示す。
【００２８】
以下、図１（ａ）と図１（ｂ）とを一緒にして説明する。従来の技術で説明したのと同様に、導電型がＰ型のシリコン基板１表面の所定の領域に導電型がＮ型の拡散層２が形成され、シリコン基板１上の層間絶縁膜３の一部が開口されプラグ４が形成されている。そして、下部電極５が直接に層間絶縁膜３に被着するように形成され、下部電極５と拡散層２とはプラグ４で電気接続される。ここで、層間絶縁膜はシリコン酸化膜で構
成され、プラグ４は窒化チタン（ＴｉＮ）のバリア膜とタングステンとで構成され、下部電極５は二酸化ルテニウムの金属膜で構成される。
【００２９】
そして、層間絶縁膜３表面および下部電極５表面に第１の誘電体膜として極薄のバリア絶縁層６が被着される。ここで、このバリア絶縁層６として、膜厚が１ｎｍ〜５ｎｍのアルミナ膜が用いられている。このアルミナ膜の比誘電率は１０程度である。この場合の膜中の電流は、Ｆｏｗｌｅｒ  Ｎｏｒｄｈｅｉｍ（Ｆ−Ｎ）トンネル電流あるいは直接トンネル電流機構となる。
【００３０】
そして、第２の誘電体膜として、バリア絶縁層６に被着する高誘電率膜７が形成される。このバリア絶縁層６と高誘電率膜７とが容量絶縁膜８を構成する
ことになる。ここで、高誘電率膜７は膜厚１０ｎｍ程度の五酸化タンタル（Ｔａ2 Ｏ5 ）である。この五酸化タンタル膜の比誘電率は２５程度になる。
【００３１】
そして、全体を被覆するように上部電極７が形成される。なお、この上部電極７もタングステン等の金属膜で構成される。このようにして、ＭＩＭ構造のキャパシタが形成されている。
【００３２】
次に、図１（ｂ）に示す点線円１０部位と点線円１１部位を拡大して本発明の特徴を更に説明する。図２（ａ）が点線円１０部位を拡大した断面図であり、図２（ｂ）が点線円１１部位を拡大した断面図である。
【００３３】
図２（ａ）に示すように、下部電極５上に積層してバリア絶縁層６と高誘電率膜７とが形成され、上記高誘電率膜７表面に上部電極９が形成される。ここで、下部電極５および上部電極９は金属膜であるが、下部電極５はＲｕＯ2 膜の他にＩｒＯ2 膜、ＲｕＯ2 膜／Ｒｕ膜（Ｒｕ膜上にＲｕＯ2 膜を堆積した積層膜）、ＩｒＯ2 膜／Ｉｒ膜でもよい。あるいは、下部電極５としてＴｉＮ膜、ＴａＮ膜、ＷＮ膜を用いてもよい。更には、ＴｉＮ膜、ＴａＮ膜でその表面をコーティングした金属膜でもよい。そして、上部電極９には、上記金属膜の他にタングステン等の高融点金属を用いてもよい。
【００３４】
また、バリア絶縁層６は、上述したようにＦ−Ｎトンネル電流あるいは直接トンネル電流機構を有する絶縁膜である。このバリア絶縁層６としてシリコンオキシナイトライド（ＳｉＯＮ）膜でもよい。ここで、上述したような下部電極５とバリア絶縁層６との密着性が高くなるような材料が用いられる。そして、高誘電率膜７としては、Ｔａ2 Ｏ5 膜の他に、二酸化ジルコニウム（ＺｒＯ2 ）、二酸化ハフニウム（ＨｆＯ2 ）、ＳＴＯ（ＳｒＴｉＯ3 ）膜、ＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ3 ）膜あるいはＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ）膜等の金属酸化膜を用いる。
【００３５】
また、図２（ｂ）に示すように、層間絶縁膜３上に積層してバリア絶縁層６と高誘電率膜７とが形成され、上記高誘電率膜７表面に上部電極９が形成される。ここで、層間絶縁膜３は、二酸化シリコン膜の他にＳｉ−Ｏ結合ベースの絶縁膜であってもよい。そのような絶縁膜としては、シルセスキオキサン類であるハイドロゲンシルセスキオキサン（Hydrogen  Silsesquioxane）、メチルシルセスキオキサン（Methyl  Silsesquioxane）、メチレーテッドハイドロゲンシルセスキオキサン（Methylated Hydrogen Silsesquioxane）あるいはフルオリネーテッドシルセスキオキサン（Furuorinated  Silsesquioxane）のような低誘電率膜がある。
【００３６】
ここで、重要なことは、バリア絶縁層６として上述したような層間絶縁膜３との密着性が高くなるような材料を用いることである。上述したアルミナ膜と上記層間絶縁膜との密着性は非常に高い。
【００３７】
本発明における容量絶縁膜の別の構成について、図３に基づいて説明する。図３も、図１に示すようなＭＩＭ構造のキャパシタでの図２と同様に拡大した断面図である。図３（ａ）では、下部電極５表面に被着して高誘電率膜７が形成される。そして、この高誘電率膜７表面にバリア絶縁層６ａが形成され、このバリア絶縁層６ａ上に上部電極９が形成される。
【００３８】
また、図３（ｂ）では、下部電極５表面に被着してバリア絶縁層６が形成され、バリア絶縁層６上に高誘電率膜７とバリア絶縁層６ａが積層して形成される。そして、このバリア絶縁層６ａ上に上部電極９が形成される。
【００３９】
上記のようなＭＩＭ構造のキャパシタにおいて、下部電極５、バリア絶縁層６，６ａ、高誘電率膜７および上部電極９の材料は、図２（ａ）で説明したものと同じである。
【００４０】
次に、図１で説明したＭＩＭ構造のキャパシタを構成するバリア絶縁層６と高誘電率膜７の形成方法について、図４と図５に基づいて説明する。
【００４１】
図４（ａ）は、層間絶縁膜３表面および下部電極５表面にバリア絶縁層６を形成した後の断面図である。ここで、このバリア絶縁層６は、原子層化学気相成長（ＡＬＣＶＤ；Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で形成する。この場合の装置としては、マルチチャンバー成膜装置を用いる。ＡＬＣＶＤでの成膜においては、チャンバー（反応室）内には反応ガスをパルス状にしかも断続的に導入する。このような反応ガスの導入のガスシーケンスを図４（ｂ）に示す。なお、成膜する半導体ウェーハは、チャンバー内で温度が２００℃〜３５０℃の基板上に載置されている。
【００４２】
図４（ｂ）に示すように、チャンバー内に雰囲気ガスを導入し、チャンバー内のガス圧力を１００Ｐａ程度にする。ここで、雰囲気ガスとしては窒素ガス、アルゴン等の不活性ガスを用いる。そして、ＴＭＡ（トリメチルアルミニウム）ガスをパルス形態にチャンバー内に導入する。このＴＭＡガスのパルス状の断続的な導入で、層間絶縁膜３表面および下部電極５表面にＴＭＡあるいはその活性種を化学吸着させる。ここでの化学吸着は一原子層である。
【００４３】
ここで、ＴＭＡのアルミ原子は酸素原子あるいは窒素原子と結合して化学吸着する。このために、下部電極５としては図２（ａ）のところで説明したような金属酸化物あるいは金属窒化物で導電性のある金属膜を用いる必要がある。また、層間絶縁膜３はシリコン酸化膜系の絶縁膜であるので、ＴＭＡは容易にその表面にも化学吸着するようになる。
【００４４】
次に、図４（ｂ）に示すように、ＴＭＡガスを遮断しパージガスをパルス形態でチャンバー内に導入し、チャンバー内のＴＭＡガスを排気し除去する。ここで、パージガスとしては、窒素ガス、アルゴンガス、ヘリウムガスを用いる。
【００４５】
そして、パージガスを遮断して、酸化ガスをチャンバー内にパルス形態で導入する。この酸素ガスは、層間絶縁膜３表面および下部電極５表面に吸着した上記ＴＭＡあるいはその活性種と熱反応し原子層レベルのアルミナ膜を成膜させることになる。なお、酸化ガスとしてはオゾン（Ｏ3 ）を用いる。そして、再びパージガスをパルス形態でチャンバー内に導入する。
【００４６】
上述したようなＴＭＡあるいはその活性種の吸着とその酸化とを単位サイクルとして原子層レベルのアルミナ膜を形成し、このサイクルを繰り返してバリア絶縁層６の膜厚を制御する。ここで、単位サイクルは１秒程度であり、上記原子層レベルのアルミナ膜の膜厚は０．１〜０．２ｎｍである。そこで、上述したＡＬＣＶＤ法において、上記１０サイクルあるいは２０サイクル繰り返す。このようにして、膜厚が１ｎｍ〜５ｎｍの
アルミナ膜を形成しバリア絶縁層６とする。
【００４７】
このＡＬＣＶＤ法での基板の温度の設定は重要である。下部電極５を酸化させないことが必要になるからである。ＲｕＯ2 膜のように導電性のある金属酸化物では問題が生じないが、ＴｉＮ膜、ＴａＮ膜のような金属窒化物ではその酸化を防止する必要がある。ここで、ＴｉＮ膜の酸化は４５０℃以上、ＴａＮ膜の酸化は５００℃以上でそれぞれ起こる。そこで、ＡＬＣＶＤ法での基板温度は４００℃以下に設定するとよい。
【００４８】
上述したようなＡＬＣＶＤ法により、層間絶縁膜３表面および下部電極５表面に対して非常に高い密着性を有するバリア絶縁層６が形成できるようになる。
【００４９】
次に、上述したバリア絶縁層６上に高誘電率膜７を形成する。図５（ａ）は、層間絶縁膜３表面および下部電極５表面上のバリア絶縁層６表面に被着するように高誘電率膜７を成膜した後の断面図である。
【００５０】
ここで、この高誘電率膜７を上述したＡＬＣＶＤ法で形成する場合を説明する。この場合に、上述したマルチチャンバー成膜装置のうち別のチャンバー（反応室）内に反応ガスをパルス状にしかも断続的に導入する。このような反応ガスの導入のガスシーケンスを図５（ｂ）に示している。なお、この場合も成膜する半導体ウェーハは、上記チャンバー内で温度が２００℃〜３５０℃の基板上に載置されている。
【００５１】
図５（ｂ）に示すように、チャンバー内に雰囲気ガスを導入し、チャンバー内のガス圧力を２００Ｐａ程度にする。そして、ソースガスとして四塩化タンタル（ＴａＣｌ4 ）ガスをパルス形態にチャンバー内に導入する。このソースガスのパルス状の断続的な導入で、バリア絶縁層６表面にＴａ原子あるいはタンタルの塩化物を化学吸着させる。ここでの化学吸着は一原子層あるいは数原子層である。ここで、Ｔａ原子は酸素に対して化学吸着するために、バリア絶縁層６表面に容易に化学吸着する。
【００５２】
次に、図５（ｂ）に示すように、ソースガスを遮断しパージガスをパルス形態でチャンバー内に導入し、チャンバー内のソースガスを排気し除去する。そして、パージガスを遮断して、酸化ガスをチャンバー内にパルス形態で導入する。この酸化ガスは、上記吸着したＴａ原子と熱反応し原子層レベルの五酸化タンタル膜を成膜させることになる。なお、酸化ガスとしては水（Ｈ2 Ｏ）、オゾン等を用いる。そして、再びパージガスをパルス形態でチャンバー内に導入する。上述したようなＴａ原子の吸着とその酸化とを単位サイクルとして原子層レベルあるいは数原子層レベルの酸化タンタルを形成し、このサイクルを繰り返して高誘電率膜７の膜厚を制御する。ここで、五酸化タンタル膜の成膜速度は５ｎｍ／ｍｉｎ程度である。このために、膜厚が１０ｎｍの五酸化タンタル膜を形成する場合には、成膜時間は２ｍｉｎ程度となる。
【００５３】
上述したようなＡＬＣＶＤ法でバリア絶縁層６と高誘電率膜７を成膜すると、それぞれの組成の制御が非常に向上する。また、この方法であると、成膜の段差被覆性が非常に高くなり、絶縁性に優れた高品質の容量絶縁膜が容易に形成できる。そして、この方法で形成する高誘電率膜では酸素欠損の問題が解消するようになり、その後の酸素雰囲気での高誘電率膜の熱処理工程が不要になる。上記の効果は、高誘電率膜が五酸化タンタル膜の場合に限らず、図２の説明の中で示した金属酸化膜の場合にも同様に生じる。
【００５４】
次に、本発明の第２の実施の形態について図６と図７を参照して説明する。この実施の形態は、０．１０μｍの設計基準で製造するロジックデバイスにＭＩＭ構造のキャパシタが形成される場合である。ここで、本発明の容量絶縁膜中のリーク電流において生じる効果を具体的に示す。
【００５５】
図６（ａ）に示すように、導電型がＰ型のシリコン基板２１表面に素子分離領域２２をＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法で形成する。そして、シリコン基板２１上にゲート絶縁膜を介して多結晶シリコン層２３を形成し、この多結晶シリコン層２３の側壁に公知の方法でサイドウォール絶縁膜２４を形成する。
【００５６】
そして、導電型がＮ型のソース・ドレイン拡散層２５をイオン注入と熱処理とで形成する。更にサリサイド技術で多結晶シリコン層２３の表面とソース・ドレイン拡散層２５の表面に選択的にシリサイド層２６を形成する。ここで、シリサイド層２６はコバルトシリサイドで形成される。
【００５７】
次に、シリコン窒化膜で保護絶縁膜２７を形成し、シリコン酸化膜で第１層間絶縁膜２８を積層して形成する。そして、第１層間絶縁膜２８の所定の領域を開口しプラグ２９を形成する。ここで、プラグ２９はタングステンで構成される。
【００５８】
次に、エッチングストッパー層３０と第２層間絶縁膜３１を積層して堆積させる。ここで、エッチングストッパー層３０は薄いシリコン窒化膜であり、第２層間絶縁膜３１はシリコン酸化膜である。
【００５９】
この第２層間絶縁膜３１の所定の領域を反応性イオンエッチング（ＲＩＥ）でドライエッチングし容量用開孔３２を形成する。ここで、エッチングストッパー層３０は、上記ＲＩＥにおけるドライエッチングからプラグ２９を保護する。そして、続くドライエッチングでエッチングストッパー層３０を選択的に除去して上記容量用開孔３２は形成される。
【００６０】
次に、図６（ｂ）に示すように、容量用開孔３２の内面に沿って下部電極３３を形成する。この下部電極３３はプラグ２９と接続している。ここで、下部電極３３は膜厚が２０ｎｍ程度のＴｉＮ膜で構成される。
【００６１】
次に、図７（ａ）に示すように、下部電極３３および第２層間絶縁膜３１表面に、第１の実施の形態で説明したように、バリア絶縁層３４を膜厚２ｎｍのアルミナ膜で形成し、更に、高誘電率膜３５を膜厚１０ｎｍの五酸化タンタルで形成する。
【００６２】
次に、図７（ｂ）に示すように、高誘電率膜３５上にバリア導電層３６とタングステン膜３７を形成し、公知のフォトリソグラフィ技術とドライエッチング技術とでパターニングし上部電極３８とする。このようにして、ＭＩＭ構造のキャパシタの基本構造が完成する。
【００６３】
このようにして形成したＭＩＭ構造のキャパシタのリーク電流について詳細に調べた。その結果を図８で説明する。ここで、図８では、横軸に下部電極３３と上部電極３８間に印加する電圧をとっている。具体的には、ソース・ドレイン拡散層２５およびシリコン基板２１を接地電位にし、上部電極３８に正負の電圧を印加している。そして、縦軸に容量（絶縁）膜中のリーク電流Ｊをとっている。また、測定温度をパラメーターとして室温（２５℃）、８５℃、１２５℃にしている。
【００６４】
図８から判るように、本発明では、容量膜中のリーク電流は全く測定温度に依存しなくなる。これは、バリア絶縁層３４中を流れる電流に温度依存性が全く無くなるからである。ここで、バリア絶縁層３４中の電子の流れは、ＦｏｗｌｅｒＮｏｒｄｈｅｉｍ（Ｆ−Ｎ）トンネル電流あるいは直接トンネル電流機構になる。
【００６５】
比較として、従来のＭＩＭ構造のキャパシタの場合について説明する。従来の技術の構造は図９に示している。ここで、下部電極３３上に高誘電率膜３５を被着させる他は、第２の実施の形態で説明したのと同じ構成である。すなわち、下部電極３３上に高誘電率膜３５が膜厚１０ｎｍの五酸化タンタルで形成され、高誘電率膜３５上にバリア導電層３６とタングステン膜３７とで上部電極３８が形成されている。
【００６６】
このようにして形成したＭＩＭ構造のキャパシタのリーク電流の結果を図１０で説明する。ここで、図１０では、横軸に下部電極３３と上部電極３８間
に印加する電圧をとり、縦軸に容量（絶縁）膜中のリーク電流Ｊをとっている。また、測定温度をパラメーターとして室温（２５℃）、８５℃、１２５℃にしている。図１０から判るように、従来の構造では、容量膜中のリーク電流は測定温度に大きく依存する。すなわち、測定温度が上がるとリーク電流が増大するようになる。これは、図１２に説明した特性の具体例となっている。
【００６７】
第２の実施の形態では、バリア絶縁層３４が下部電極３３表面に形成される場合について説明しているが、第１の実施の形態で図３に基づいて説明したのと同様に、バリア絶縁層が高誘電率膜と上部電極間に介在する場合、あるいは、バリア絶縁層が下部電極と高誘電率膜間および上部電極と高誘電率膜間に介在する場合でも、容量絶縁膜中のリーク電流の温度依存性は消滅する。
【００６８】
以上の実施の形態においては、下部電極あるいは上部電極に用いる金属膜として、オスミウム（Ｏｓ）もしくはその酸化物あるいはレニウム（Ｒｅ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）を用いてもよい。しかし、上述したＡＬＣＶＤ法でバリア絶縁層を形成する場合には、上記レニウム、白金、パラジウム、ロジウム等の金属膜の表面に酸素あるいは水酸基を吸着させておく必要がある。また金属膜としては、チタン（Ｔｉ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）を用いてもよい。更には、導電性のある金属化合物を用いてもよい。このような金属化合物としては、上述した金属酸化物、金属窒化物の他に、金属の酸窒化物、炭化物等がある。
【００６９】
あるいは、下部電極あるいは上部電極を構成する金属膜として、異種の金属膜を積層して用いてもよい。
【００７０】
また、上記の実施の形態では、バリア絶縁層としてアルミナ膜、ＳｉＯＮ膜について説明したが、バリア絶縁層はＦ−Ｎトンネル電流あるいは直接トンネル電流機構を有する絶縁膜であればよい。
【００７１】
また、上記の実施の形態では、ＡＬＣＶＤ法で五酸化タンタル膜を形成する場合について詳述した。このＡＬＣＶＤ法で高誘電率膜である二酸化ジリコニウム（ＺｒＯ2 ）、二酸化ハフニウム（ＨｆＯ2 ）、ＳＴＯ（ＳｒＴｉＯ3 ）膜、ＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ3 ）膜を成膜する場合には、図５（ｂ）に示したソースガスとして、それぞれ、塩化ジルコニウムあるいはＺｒのアルコラート、塩化ハフニウム、ストロンチウムＤＲＭ、バリウムＤＲＭ、塩化チタンを用いるとよい。
【００７２】
上記の高誘電率膜の比誘電率は、二酸化ジリコニウム（ＺｒＯ2 ）でその比誘電率は２５、二酸化ハフニウム（ＨｆＯ2 ）で３０、ＳＴＯ（ＳｒＴｉＯ3 ）膜で１００、ＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ3 ）膜で３００程度と安定して容量値の高い容量絶縁膜となる。なお、この場合の成膜温度は上述したような２００℃〜３５０℃でよい。
【００７３】
また、上述したＡＬＣＶＤ法で上記のような金属酸化膜を成膜すると、この金属酸化膜をＭＩＭ構造のキャパシタの容量絶縁膜として使用できるようになる。なお、このような金属酸化膜は異種のものを積層して用いてもよい。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施の形態を説明するためのＭＩＭ構造キャパシタの平面図とその断面図である。
【図２】上記ＭＩＭ構造キャパシタの一部拡大した断面図である。
【図３】別のＭＩＭ構造キャパシタの一部拡大した断面図である。
【図４】本発明の容量絶縁膜の成膜方法を説明するためのキャパシタ断面図と反応ガスの導入シーケンス図である。
【図５】本発明の容量絶縁膜の成膜方法を説明するためのキャパシタ断面図と反応ガスの導入シーケンス図である。
【図６】本発明の第２の実施の形態を説明するためのＭＩＭ構造キャパシタの製造工程順の断面図である。
【図７】上記ＭＩＭ構造キャパシタの製造工程の続きを示す工程順の断面図である。
【図８】本発明の効果を説明するためのグラフである。
【図９】本発明の第２の実施の形態と対比するための従来のＭＩＭ構造キャパシタの断面図である。
【図１０】上記従来のＭＩＭ構造キャパシタの容量絶縁膜中のリーク電流を示すグラフである。
【図１１】従来の技術で形成したＭＩＭ構造キャパシタの平面図と断面図である。
【図１２】従来の技術での課題を説明するための容量膜中のリーク電流の測定温度依存性を示すグラフである。
【符号の説明】
【００７５】
１，２１，１０１    シリコン基板
２，１０２    拡散層
３，１０３    層間絶縁膜
４，２９，１０４    プラグ
５，３３，１０５    下部電極
６，６ａ，３４    バリア絶縁層
７，３５    高誘電率膜
８，１０６    容量絶縁膜
９，３８，１０７    上部電極
１０，１１    点線円
２２    素子分離領域
２３    多結晶シリコン層
２４    サイドウォール絶縁膜
２５    ソース・ドレイン拡散層
２６    シリサイド層
２７    保護絶縁膜
２８    第１層間絶縁膜
３０    エッチングストッパー層
３１    第２層間絶縁膜
３２    容量用開孔
３６    バリア導電層
３７    タングステン膜
【図１】
2005184024.tif 000003
【図２】
2005184024.tif 000004
【図３】
2005184024.tif 000005
【図４】
2005184024.tif 000006
【図５】
2005184024.tif 000007
【図６】
2005184024.tif 000008
【図７】
2005184024.tif 000009
【図８】
2005184024.tif 000010
【図９】
2005184024.tif 000011
【図１０】
2005184024.tif 000012
【図１１】
2005184024.tif 000013
【図１２】
2005184024.tif 000014