(57)【要約】【課題】  安定で長寿命の電子注入型のアバランシェフォトダイオードを提供する。【解決手段】  半絶縁性ＩｎＰ基板上101に、アンドープ半導体からなる半絶縁性バッファ層102を介して、高濃度ｎ型半導体電極層103と、アンドープ半導体からなるなだれ増倍層104と、ｐ型電界制御層105と、アンドープ半導体からなる第一の電界緩和層106と、中空部を有するアンドープ半導体からなる第一の電界緩和層108と、バンドギャップ傾斜層109と、ｐ型半導体光吸収層110と、高濃度ｐ型半導体拡散バリア層と111、高濃度ｐ型半導体電極層112とを順次積層して、半絶縁性ＩｎＰ基板上101側の層の外周幅が大きくなる階段状のメサ構造とすると共に、第２の電界緩和層108の中空部を、ｐ型半導体光吸収層110の外周より内側に形成し、第２の電界緩和層108の外周幅を、ｐ型半導体光吸収層110の外周幅より大きくしたアバランシェフォトダイオード。【選択図】  図１
2005142455.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性基板上に、アンドープ半導体からなるバッファ層を介して、
高濃度ｎ型半導体電極層と、アンドープ半導体からなるなだれ増倍層と、ｐ型電界制御層と、アンドープ半導体からなる電界緩和層と、バンドギャップ傾斜層と、ｐ型半導体光吸収層と、高濃度ｐ型半導体拡散バリア層と、高濃度ｐ型半導体電極層とを順次積層して、メサ構造とすると共に、
前記電界緩和層の外周側の膜厚を、前記電界緩和層の中央部の膜厚に対して厚く形成したことを特徴とするアバランシェフォトダイオード。
【請求項２】
半絶縁性基板上に、アンドープ半導体からなるバッファ層を介して、
高濃度ｎ型半導体電極層と、アンドープ半導体からなるなだれ増倍層と、ｐ型電界制御層と、アンドープ半導体からなる第１の電界緩和層と、中空部を有するアンドープ半導体からなる第２の電界緩和層と、バンドギャップ傾斜層と、ｐ型半導体光吸収層と、高濃度ｐ型半導体拡散バリア層と、高濃度ｐ型半導体電極層とを順次積層して、メサ構造とすると共に、
前記第２の電界緩和層の前記中空部を、前記ｐ型半導体光吸収層の外周より内側に形成したことを特徴とするアバランシェフォトダイオード。
【請求項３】
請求項１又は請求項２記載のアバランシェフォトダイオードにおいて、
前記メサ構造を、前記半絶縁性基板側の層の外周の幅が大きくなる階段状にすると共に、
前記電界緩和層又は第２の電界緩和層の外周の幅を、前記ｐ型半導体光吸収層の外周の幅より大きくしたことを特徴とするアバランシェフォトダイオード。
【請求項４】
半絶縁性基板上に、アンドープ半導体からなるバッファ層を介して、
高濃度ｎ型半導体電極層と、アンドープ半導体からなるなだれ増倍層と、ｐ型電界制御層と、アンドープ半導体からなる電界緩和層と、バンドギャップ傾斜層と、ｐ型半導体光吸収層と、高濃度ｐ型半導体拡散バリア層と、高濃度ｐ型半導体電極層とを順次積層して、メサ構造とすると共に、
前記ｐ型電界制御層の外周側の膜厚を、前記ｐ型電界制御層の中央部の膜厚に対して厚く形成したことを特徴とするアバランシェフォトダイオード。
【請求項５】
半絶縁性基板上に、アンドープ半導体からなるバッファ層を介して、
高濃度ｎ型半導体電極層と、アンドープ半導体からなるなだれ増倍層と、第１のｐ型電界制御層と、中空部を有する第２のｐ型電界制御層と、アンドープ半導体からなる電界緩和層と、バンドギャップ傾斜層と、ｐ型半導体光吸収層と、高濃度ｐ型半導体拡散バリア層と、高濃度ｐ型半導体電極層とを順次積層して、メサ構造とすると共に、
前記第２のｐ型電界制御層の前記中空部を、前記ｐ型半導体光吸収層の外周より内側に形成したことを特徴とするアバランシェフォトダイオード。
【請求項６】
請求項４又は請求項５記載のアバランシェフォトダイオードにおいて、
前記メサ構造を、前記半絶縁性基板側の層の外周の幅が大きくなる階段状にすると共に、
前記ｐ型電界制御層又は第２のｐ型電界制御層の外周の幅を、前記ｐ型半導体光吸収層の外周の幅より大きくしたことを特徴とするアバランシェフォトダイオード。
【請求項７】
半絶縁性基板上に、アンドープ半導体からなるバッファ層を介して、
高濃度ｎ型半導体電極層と、アンドープ半導体からなるなだれ増倍層と、ｐ型電界制御層と、アンドープ半導体からなる電界緩和層と、バンドギャップ傾斜層と、ｐ型半導体光吸収層と、高濃度ｐ型半導体拡散バリア層と、高濃度ｐ型半導体電極層とを順次積層して、メサ構造とすると共に、
前記ｐ型電界制御層中に、前記ｐ型電界制御層より高濃度のｐ型電界制御領域を、前記ｐ型半導体光吸収層の周縁部に沿って中空形状に形成し、
前記高濃度のｐ型電界制御領域の内側の位置を、前記ｐ型半導体光吸収層の外周より内側に配置したことを特徴とするアバランシェフォトダイオード。
【請求項８】
請求項７記載のアバランシェフォトダイオードにおいて、
前記メサ構造を、前記半絶縁性基板側の層の外周の幅が大きくなる階段状にすると共に、
前記ｐ型電界制御層の外周の幅を、前記ｐ型半導体光吸収層の外周の幅より大きくし、前記高濃度のｐ型電界制御領域の外側の位置を、前記ｐ型半導体光吸収層の外周より外側に配置したことを特徴とするアバランシェフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アバランシェフォトダイオードに関し、例えば、長波長帯域に好適なものである。
【背景技術】
【０００２】
アバランシェフォトダイオード（以下、AＰＤと略す。）は、素子自体が増幅機能を有しているため、高感度の受光素子として光計測、光通信に広く用いられている。一般に、大容量長距離光通信用に採用されている１．５５μｍ帯のＩｎＧａＡｓ／ＩｎＰ−ＡＰＤとしては、光吸収層となだれ（アバランシェ）増倍領域を分離し、暗電流の低減のため、光吸収層／なだれ増倍領域間に電界制御のための電荷層を導入したＳＡＣＭ（Separated Absorption, charge and Multiplication）構造が用いられる。但し、電子注入型ＡＰＤの場合には、光吸収層を逆バイアス印加時に空乏化させるため、低濃度のｐ型ＩｎＧａＡｓ半導体とする必要がある。
【０００３】
近年、このＳＡＣＭ構造の低濃度ｐ型ＩｎＧａＡｓ光吸収層を高濃度にした電子注入型のＡＰＤが注目されている（図４（ａ）参照）。
この電子注入型ＡＰＤは、図４（ａ）に示すように、半絶縁性ＩｎＰ基板401上に、アンドープ半導体からなる半絶縁性バッファ層402を介して、高濃度ｎ型半導体電極層403と、アンドープ半導体からなるなだれ増倍層404と、電界制御層405と、アンドープ半導体からなる電界緩和層406と、バンドギャップ傾斜層407と、光吸収層408と、高濃度ｐ型半導体拡散バリア層409と、高濃度ｐ型半導体電極層410とを順次積層して、メサ構造を形成し、更に、ｎ型電極層403とｐ型電極層410上に、ｎ電極411、ｐ電極412を各々形成した構造である。
【０００４】
上記構造により、逆バイアス印加時においても光吸収層408が中性化しているので、光吸収層408の空乏化に必要となる電界が不用となり、比較的低電圧で駆動できる電子注入型ＡＰＤを実現することができるため、注目されている。
図４（ｂ）に上記構造の電子注入型ＡＰＤのバンド構造を図示した。図４（ｂ）に示すように、光吸収層408の下層側となるバンドギャップ傾斜層407、電界緩和層406、電界制御層405、なだれ増倍層404が空乏化することで、アバランシェ動作が可能な状態になると共に、光吸収層408自体は、略中性化を保つようになっている。
但し、電子注入型ＡＰＤは、なだれ増倍層404中にｎ型拡散電極領域を作り込むのが困難であり、又、ｎ電極層403の低抵抗化のため半絶縁性ＩｎＰ基板401側にとる必要から、一般には図４（ａ）に示すようなメサ型構造が採られる。
【０００５】
【特許文献１】特許第３１４１８４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
電子注入型ＡＰＤはメサ構造を採るがために、信頼性試験（例えば、雰囲気温度２００℃、逆方向電流１００μＡのバイアス条件）において、表面の劣化による暗電流（図４（ａ）の矢印ｃ参照）の増大という問題を抱えている。これは、メサ構造では、信頼性試験での加熱・通電により素子表面近傍に結晶欠陥が増大し、これに伴う表面準位密度の増大により、表面を通って流れる暗電流が次第に大きくなるためである。この表面を流れる暗電流は、表面劣化の進行が表面の暗電流値に依存するため加速度的に増大する。このため、表面を流れる暗電流の増大を如何にして抑えるかが電子注入型ＡＰＤの実現上の問題となっており、電子注入型ＡＰＤの安定性、寿命を左右する大きな要因となっていた。
【０００７】
本発明は上記課題に鑑みなされたもので、安定で長寿命の電子注入型のアバランシェフォトダイオードを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決する本発明の請求項１に係るアバランシェフォトダイオードは、
半絶縁性基板上に、アンドープ半導体からなるバッファ層を介して、
高濃度ｎ型半導体電極層と、アンドープ半導体からなるなだれ増倍層と、ｐ型電界制御層と、アンドープ半導体からなる電界緩和層と、バンドギャップ傾斜層と、ｐ型半導体光吸収層と、高濃度ｐ型半導体拡散バリア層と、高濃度ｐ型半導体電極層とを順次積層して、メサ構造とすると共に、
前記電界緩和層の外周側の膜厚を、前記電界緩和層の中央部の膜厚に対して厚く形成したことを特徴とする。
【０００９】
上記課題を解決する本発明の請求項２に係るアバランシェフォトダイオードは、
半絶縁性基板上に、アンドープ半導体からなるバッファ層を介して、
高濃度ｎ型半導体電極層と、アンドープ半導体からなるなだれ増倍層と、ｐ型電界制御層と、アンドープ半導体からなる第１の電界緩和層と、中空部を有するアンドープ半導体からなる第２の電界緩和層と、バンドギャップ傾斜層と、ｐ型半導体光吸収層と、高濃度ｐ型半導体拡散バリア層と、高濃度ｐ型半導体電極層とを順次積層して、メサ構造とすると共に、
前記第２の電界緩和層の前記中空部を、前記ｐ型半導体光吸収層の外周より内側に形成したことを特徴とする。
【００１０】
上記課題を解決する本発明の請求項３に係るアバランシェフォトダイオードは、
上記アバランシェフォトダイオードにおいて、
前記メサ構造を、前記半絶縁性基板側の層の外周の幅が大きくなる階段状にすると共に、
前記電界緩和層又は第２の電界緩和層の外周の幅を、前記ｐ型半導体光吸収層の外周の幅より大きくしたことを特徴とする。
つまり、ｐ型半導体光吸収層、バンドギャップ傾斜層側のメサ構造部分の周縁部直下に、電界緩和層の膜厚の厚い部分又はリング状の第２の電界緩和層が挿入され、そのリング状の部分は、ｐ型半導体光吸収層、バンドギャップ傾斜層側のメサ構造部分の外周の位置に対して、その内側から外側へ横断する幅を持って配置される。なお、電界緩和層の中央部の膜厚の薄い部分又は第２の電界緩和層の中空部には、上層側のバンドギャップ傾斜層が形成される。
【００１１】
上記課題を解決する本発明の請求項４に係るアバランシェフォトダイオードは、
半絶縁性基板上に、アンドープ半導体からなるバッファ層を介して、
高濃度ｎ型半導体電極層と、アンドープ半導体からなるなだれ増倍層と、ｐ型電界制御層と、アンドープ半導体からなる電界緩和層と、バンドギャップ傾斜層と、ｐ型半導体光吸収層と、高濃度ｐ型半導体拡散バリア層と、高濃度ｐ型半導体電極層とを順次積層して、メサ構造とすると共に、
前記ｐ型電界制御層の外周側の膜厚を、前記ｐ型電界制御層の中央部の膜厚に対して厚く形成したことを特徴とする。
【００１２】
上記課題を解決する本発明の請求項５に係るアバランシェフォトダイオードは、
半絶縁性基板上に、アンドープ半導体からなるバッファ層を介して、
高濃度ｎ型半導体電極層と、アンドープ半導体からなるなだれ増倍層と、第１のｐ型電界制御層と、中空部を有する第２のｐ型電界制御層と、アンドープ半導体からなる電界緩和層と、バンドギャップ傾斜層と、ｐ型半導体光吸収層と、高濃度ｐ型半導体拡散バリア層と、高濃度ｐ型半導体電極層とを順次積層して、メサ構造とすると共に、
前記第２のｐ型電界制御層の前記中空部を、前記ｐ型半導体光吸収層の外周より内側に形成したことを特徴とする。
【００１３】
上記課題を解決する本発明の請求項６に係るアバランシェフォトダイオードは、
上記アバランシェフォトダイオードにおいて、
前記メサ構造を、前記半絶縁性基板側の層の外周の幅が大きくなる階段状にすると共に、
前記ｐ型電界制御層又は第２のｐ型電界制御層の外周の幅を、前記ｐ型半導体光吸収層の外周の幅より大きくしたことを特徴とする。
つまり、ｐ型半導体光吸収層、バンドギャップ傾斜層側のメサ構造部分の周縁部直下に、ｐ型電界制御層の膜厚の厚い部分又はリング状の第２のｐ型電界制御層が挿入され、そのリング状の部分は、ｐ型半導体光吸収層、バンドギャップ傾斜層側のメサ構造部分の外周の位置に対して、その内側から外側へ横断する幅を持って配置される。なお、ｐ型電界制御層の中央部の膜厚の薄い部分又は第２のｐ型電界制御層の中空部には、上層側の電界緩和層が形成される。
【００１４】
上記課題を解決する本発明の請求項７に係るアバランシェフォトダイオードは、
半絶縁性基板上に、アンドープ半導体からなるバッファ層を介して、
高濃度ｎ型半導体電極層と、アンドープ半導体からなるなだれ増倍層と、ｐ型電界制御層と、アンドープ半導体からなる電界緩和層と、バンドギャップ傾斜層と、ｐ型半導体光吸収層と、高濃度ｐ型半導体拡散バリア層と、高濃度ｐ型半導体電極層とを順次積層して、メサ構造とすると共に、
前記ｐ型電界制御層中に、前記ｐ型電界制御層より高濃度のｐ型電界制御領域を、前記ｐ型半導体光吸収層の周縁部に沿って中空形状に形成し、
前記高濃度のｐ型電界制御領域の内側の位置を、前記ｐ型半導体光吸収層の外周より内側に配置したことを特徴とする。
【００１５】
上記課題を解決する本発明の請求項８に係るアバランシェフォトダイオードは、
上記アバランシェフォトダイオードにおいて、
前記メサ構造を、前記半絶縁性基板側の層の外周の幅が大きくなる階段状にすると共に、
前記ｐ型電界制御層の外周の幅を、前記ｐ型半導体光吸収層の外周の幅より大きくして、前記高濃度のｐ型電界制御領域の外側の位置を、前記ｐ型半導体光吸収層の外周より外側に配置したことを特徴とする。
つまり、リング状の高濃度ｐ型電界制御領域は、ｐ型半導体光吸収層、バンドギャップ傾斜層側のメサ構造部分の外周の位置に対して、その内側から外側へ横断する幅を持って配置される。
【発明の効果】
【００１６】
本発明によれば、電子注入型ＡＰＤにおいて、メサ構造周縁部の光吸収層−電界制御層間の電界強度を緩和するので、又は、メサ構造周縁部に中性化領域を形成するので、メサ構造周縁部の表面を流れる暗電流及びメサ構造周縁部内部の暗電流を減少させることができ、その結果、暗電流による表面劣化を抑え、素子特性が安定した長寿命の電子注入型ＡＰＤとすることができる。
【発明を実施するための最良の形態】
【００１７】
本発明は、メサ型構造をとる電子注入型アバランシェフォトダイオード（ＡＰＤ）において、結晶再成長或いはイオン注入等の手法を用いて、光吸収層、バンドギャップ層を含むメサ構造部分の周縁部直下において、メサ構造周縁部にリング状の第２の電界緩和層（アンドープ層）や第２の電界制御層（Ｐ型層）を設けたり、その層厚を増大させたりすることにより、又は、メサ構造周縁部の電界制御層のドーピング濃度を高濃度にすることにより、光吸収層を含むメサ構造の周縁部の電界強度を緩和して、メサ構造の周縁部或いはメサ構造の周縁部の表面の暗電流を減少させて、表面の劣化を減少させるものである。
【００１８】
以下、本発明に係るＡＰＤの実施形態のいくつかを、図面を参照して説明する。
【実施例１】
【００１９】
図１は、本発明に係るＡＰＤの実施形態の一例を示す図である。
図1（ａ）は、その概略図であり、図１（ｂ）は、図１（ａ）のＥ１−Ｅ２線におけるバンド構造図である。
図１（ａ）に示すように、本実施例のＡＰＤは、半絶縁性ＩｎＰ基板101上に、アンドープ半導体からなる半絶縁性バッファ層102を介して、高濃度ｎ型半導体電極層103と、アンドープ半導体からなるなだれ増倍層104と、ｐ型電界制御層105と、アンドープ半導体からなる第１の電界緩和層106と、エッチストップ層107と、中空部を有するアンドープ半導体からなる第２の電界緩和層108と、バンドギャップ傾斜層109と、ｐ型半導体光吸収層110と、高濃度ｐ型半導体拡散バリア層111と、高濃度ｐ型半導体電極層112とを順次積層して、半絶縁性ＩｎＰ基板101側の層の外周の幅が大きい階段状のメサ構造を形成し、更に、ｎ型電極層103とｐ型電極層112上に、ｎ電極113、ｐ電極114を各々形成した構造である。
【００２０】
第２の電界緩和層108は、その中空部がバンドギャップ傾斜層109、ｐ型半導体光吸収層110の外周より内側に形成されており、又、第２の電界緩和層108の外周の幅がバンドギャップ傾斜層109、ｐ型半導体光吸収層110の外周の幅より大きく形成されている。つまり、第２の電界緩和層108はリング状の形状となっており、そのリング状の第２の電界緩和層108の内側の位置は、ｐ型半導体光吸収層110を含むメサ構造側の外周の位置より内側であり、リング状の第２の電界緩和層108の外側の位置は、ｐ型半導体光吸収層110を含むメサ構造側の外周の位置より外側であるように配置される。
【００２１】
上記構造のＡＰＤは、例えば、以下の方法で作製する。
まず、半絶縁性ＩｎＰ基板101上に、半絶縁性バッファ層102から第２の電界緩和層108までの各層を、順次エピタキシャル成長し、その後、第２の電界緩和層108の中央部をエッチストップ層107までエッチングにより取り除き、中央部に中空部を有するリング形状とする。次に、バンドギャップ傾斜層109、ｐ型半導体光吸収層110、高濃度ｐ型半導体拡散バリア層111、高濃度ｐ型半導体電極層112をエピタキシャル再成長させる。再成長後に、光吸収層109、電界緩和層108及びなだれ増倍層104を含む各層をエッチングし、図１（ａ）に示すような階段状のメサ構造を作製する。ｎ電極113の及びｐ電極114は、各工程間の適宜なときに、或いは工程の最後に形成する。
【００２２】
上記メサ構造のＡＰＤでは、素子表面の暗電流や電界強度を、更に抑制することを考慮して、階段状のメサ構造に形成して、ｎ電極113とｐ電極114との距離（道のり）ができるだけ離れるように配置している。なお、メサ構造を階段状としない場合でも、本実施例は適用可能であり、例えば、垂直な側壁面を有するメサ構造の場合には、第２の電界緩和層108の外側の位置は、メサ構造の側壁面の位置までとしてもよい。
【００２３】
又、エッチストップ層107を使用しない構造の場合には、第２の電界緩和層108も無くし、その代わりに、第１の電界緩和層106を２倍程度の膜厚に形成した後、第１の電界緩和層106の中央部のみを半分程度の膜厚にエッチングし、その後、バンドギャップ傾斜層109、ｐ型半導体光吸収層110、高濃度ｐ型半導体拡散バリア層111をエピタキシャル再成長させたメサ構造のＡＰＤでもよく、図１（ａ）に示したメサ構造のＡＰＤと同等のものを作製することができる。
つまり、上記メサ構造のＡＰＤでは、光吸収層110の下層側であり、メサ構造の周縁部である電界緩和層106の外周側の膜厚が、電界緩和層106の中央部の膜厚に対して、２倍程度厚く形成された構造となっている。
【００２４】
本実施例のＡＰＤの動作状態は、メサ構造の中央部では、光吸収層110の下層側であるなだれ増倍層104、電界制御層105、第１の電界緩和層106、エッチストップ層107、バンドギャップ傾斜層109は空乏化し、アバランシェ動作の可能な状態になり、又、この時の光吸収層110はほとんど中性を保つため、ＡＰＤの低電圧駆動が可能となる。つまり、メサ構造の中央部（例えば、図１（ａ）のＳ１−Ｓ２線の部分）は、図４（ｂ）に示したバンド構造と同等のバンド構造となる。
【００２５】
ここで、比較のため、本実施例のＡＰＤのメサ構造周縁部のバンド構造を図１（ｂ）に示す。これは、図１（ａ）のＥ１−Ｅ２線の部分に該当する。
なお、図１（ｂ）において、高さ方向の電位差Ｖｂは、ｐ型光吸収層110側のフェルミ準位とｎ型電極層103のフェルミ準位の差を示したものであり、横方向は、図１（ａ）におけるＥ１−Ｅ２線に沿って、各層を、その厚さに相関するスケールで図示したものである。
【００２６】
図１（ｂ）に示すように、メサ構造周縁部では、光吸収層110の下層側であり、メサ構造周縁部である光吸収層110−電界制御層105間に、第１の電界緩和層106に加え、第２の電界緩和層108が挿入されているため、電界緩和領域Ａ（図1（ａ）参照）が、メサ構造周縁部に形成されていることとなり、電位差Ｖｂに対するメサ構造周縁部の電界強度が、挿入された第２の電界緩和層108の厚さの分、メサ構造の中央部と比較して、小さくなることとなる。
【００２７】
第２の半導体電界緩和層108の挿入によるメサ構造周縁部の電界強度の低下は、光吸収層110を含むメサ構造近傍の表面及びメサ構造直近のテラス領域部の電界強度を下げるため、メサ構造近傍の表面を流れる暗電流を減少させることになり、そして、表面を流れる暗電流の減少により、メサ構造近傍の表面結晶欠陥の発生割合が減少することになる。この結果、表面暗電流に起因する劣化が緩和し、信頼性を向上させることができる。又、第２の電界緩和層108の挿入によるメサ構造周縁部の電界強度の低下により、メサ構造周縁部の内部を流れる暗電流も減少し、これも結晶の劣化を緩和し、信頼性の向上に寄与することになる。メサ構造周縁部の電界の緩和は、第２の電界緩和層108の層厚が増大するほど大きい。
【００２８】
以上説明したように、本実施例のＡＰＤによれば、光吸収層を含むメサ構造周縁部の光吸収層−電界制御層間の電界強度の緩和により、信頼性試験での劣化の主な要因であるメサ構造周縁部近傍を流れる表面の暗電流を減少させ得るため、信頼性の向上が可能となる。
【実施例２】
【００２９】
図２は、本発明に係るＡＰＤの実施形態の他の一例を示す図である。
図２（ａ）は、その概略図であり、図２（ｂ）は、図２（ａ）のＥ１−Ｅ２線におけるバンド構造図である。
図２（ａ）に示すように、本実施例のＡＰＤは、半絶縁性ＩｎＰ基板201上に、アンドープ半導体からなる半絶縁性バッファ層202を介して、高濃度ｎ型半導体電極層203と、アンドープ半導体からなるなだれ増倍層204と、第１のｐ型電界制御層205と、エッチストップ層206と、中空部を有する第２のｐ型電界制御層207と、アンドープ半導体からなる電界緩和層208と、バンドギャップ傾斜層209と、ｐ型半導体光吸収層210と、高濃度ｐ型半導体拡散バリア層211と、高濃度ｐ型半導体電極層212とを順次積層して、半絶縁性ＩｎＰ基板201側の層の外周の幅が大きい階段状のメサ構造を形成し、更に、ｎ型電極層203とｐ型電極層212上に、ｎ電極213、ｐ電極214を各々形成した構造である。実施例１（図1参照）との差異は、第２の電界緩和層108が第２の電界制御層207に置き換わった点にある。
【００３０】
第２のｐ型電界制御層207は、その中空部がバンドギャップ傾斜層209、ｐ型半導体光吸収層210の外周より内側に形成されており、又、第２のｐ型電界制御層207の外周の幅がバンドギャップ傾斜層209、ｐ型半導体光吸収層210の外周の幅より大きく形成されている。つまり、第２のｐ型電界制御層207はリング状の形状となっており、そのリング状の第２のｐ型電界制御層207の内側の位置は、ｐ型半導体光吸収層210を含むメサ構造側の外周の位置より内側であり、リング状の第２のｐ型電界制御層207の外側の位置は、ｐ型半導体光吸収層210を含むメサ構造側の外周の位置より外側であるように配置される。
【００３１】
上記構造のＡＰＤは、例えば、実施例１と同様の方法で作製する。
具体的には、半絶縁性ＩｎＰ基板201上に、半絶縁性バッファ層202から第２の電界制御層207までの各層を、順次エピタキシャル成長し、その後、第２の電界制御層207の中央部をエッチストップ層208までエッチングにより取り除き、中央部に中空部を有するリング形状とする。次に、バンドギャップ傾斜層209、ｐ型半導体光吸収層210、高濃度ｐ型半導体拡散バリア層211をエピタキシャル再成長させ、エピタキシャル再成長後のメサ構造及び電極の作製は、実施例１と同様に行うことで作製できる。
【００３２】
上記メサ構造のＡＰＤでも、素子表面の暗電流や電界強度を、更に抑制することを考慮して、階段状のメサ構造に形成して、ｎ電極213とｐ電極214との距離ができるだけ離れるように配置している。なお、メサ構造を階段状としない場合でも、本実施例は適用可能であり、例えば、垂直な側壁面を有するメサ構造の場合には、第２のｐ型電界制御層207の外側の位置は、メサ構造の側壁面の位置までとしてもよい。
【００３３】
又、エッチストップ層206を使用しない構造の場合には、第２の電界制御層207も無くし、その代わりに、実施例１と同様に、第１の電界制御層205を２倍程度の膜厚に形成した後、中央部のみを半分程度の膜厚にエッチングし、その後、電界緩和層208、バンドギャップ傾斜層209、ｐ型半導体光吸収層210、高濃度ｐ型半導体拡散バリア層211をエピタキシャル再成長させたメサ構造のＡＰＤでもよく、図２（ａ）に示したメサ構造のＡＰＤと同等のものを作製することができる。
つまり、上記メサ構造のＡＰＤでは、光吸収層210の下層側であり、メサ構造の周縁部である電界制御層205の外周側の膜厚が、電界制御層205の中央部の膜厚に対して、２倍程度厚く形成された構造となっている。
【００３４】
本実施例のＡＰＤの動作状態は、実施例１と同様に、メサ構造の中央部では、光吸収層210の下層側であるなだれ増倍層204、第１の電界制御層205、エッチストップ層206、電界緩和層208、バンドギャップ傾斜層209は空乏化し、アバランシェ動作の可能な状態になる（図４（ｂ）参照）。
【００３５】
一方、メサ構造周縁部では、図２（ｂ）に示した本実施例のＡＰＤのメサ構造周縁部のバンド構造から明らかなように、第１の電界制御層205に加え、第２の電界制御層207があり、実質的な電界制御層の層厚が増大するため、メサ構造周縁部において、中性化領域Ｂ（図２（ａ）参照）が、光吸収層110から第２の電界制御層207近傍まで広げられたようになっている。このため、メサ構造周縁部では、光吸収層110より電子が引き出され難く、電界制御層205,207−ｎ電極層203間の電界強度が増大してもアバランシェ状態とならない。
【００３６】
メサ構造周縁部の中性化領域Ｂは、電界緩和層208のメサ構造周縁部の電界強度を低下させるため、メサ構造周縁部の表面を流れる暗電流も減少する。又、光吸収層210は略中性を保ち、光吸収層210−電界制御層205,207間の電界強度も緩和されるため、メサ構造周縁部の内部を流れる暗電流も減少させることができる。これらの暗電流の減少は、実施例１と同様に暗電流に起因する素子表面の劣化を緩和し、ＡＰＤの信頼性の向上に寄与する。
【実施例３】
【００３７】
図３は、本発明に係るＡＰＤの実施形態の更なる他の一例を示す図である。
図３（ａ）は、その概略図であり、図３（ｂ）は、図３（ａ）のＥ１−Ｅ２線におけるバンド構造図である。
図３（ａ）に示すように、本発明に係るＡＰＤは、半絶縁性ＩｎＰ基板301上に、アンドープ半導体からなる半絶縁性バッファ層302介して、高濃度ｎ型半導体電極層303と、アンドープ半導体からなるなだれ増倍層304と、リング状の高濃度のｐ型電界制御領域306を有するｐ型電界制御層305と、アンドープ半導体からなる電界緩和層307と、バンドギャップ傾斜層308と、ｐ型半導体光吸収層309と、高濃度ｐ型半導体拡散バリア層310と、高濃度ｐ型半導体電極層311とを順次積層して、半絶縁性ＩｎＰ基板301側の層の外周の幅が大きい階段状のメサ構造を形成し、更に、ｎ型電極層303とｐ型電極層311上に、ｎ電極312、ｐ電極313を各々形成した構造である。
【００３８】
本実施例のＡＰＤでは、電界制御層305の外周の幅をバンドギャップ傾斜層308、ｐ型半導体光吸収層309の外周の幅より大きくし、ｐ型電界制御領域306の内側の位置を、バンドギャップ傾斜層308、ｐ型半導体光吸収層309の外周より内側に配置し、ｐ型電界制御領域306の外側の位置を、バンドギャップ傾斜層308、ｐ型半導体光吸収層309の外周より外側に配置した。つまり、電界制御層305内の高濃度のｐ型電界制御領域306を、バンドギャップ層308の周縁部に沿って、その下層側に、リング状の中空形状に形成した。この電界制御領域306は、電界制御層305よりも高濃度のｐ型にドープされている。
【００３９】
上記構造のＡＰＤの作製方法としては、例えば、半絶縁性ＩｎＰ基板301上に、半絶縁性バッファ層302から電界制御層305まで、基板側から各層を順次エピタキシャル成長し、その後、電界制御層305中のメサ構造周縁部に選択的にＺｎ等を熱拡散して、高濃度の電界制御領域306とし、次に、電界制御層307、バンドギャップ傾斜層308、ｐ型半導体光吸収層309、高濃度ｐ型半導体拡散バリア層310をエピタキシャル再成長させることで作製される。
【００４０】
又、上記メサ構造のＡＰＤでは、素子表面の暗電流や電界強度を、更に抑制することを考慮して、ｎ電極312とｐ電極313との距離ができるだけ離れるように配置している。
【００４１】
実施例２では、メサ構造周縁部に第２の電界制御層207を設け、電界制御層の層厚を実質的に増大させているが、本実施例では、第２の電界制御層207の代わりに、メサ構造周縁部に、より高濃度の電界制御領域306を設けることで、メサ構造周縁部に中性化領域Ｂが形成されるように構成している。
【００４２】
従って、本実施例のＡＰＤの動作状態は、実施例２と同様に、メサ構造中央部がアバランシェ状態に達していても、メサ構造周縁部は中性化領域Ｂによりアバランシェ状態に達しない。その結果、実施例２と同様に、メサ構造周縁部の暗電流の低下及び暗電流の低下に伴う信頼性の向上が可能である。なお、参考のため、図３（ａ）のＥ１−Ｅ２線のバンド構造を、図３（ｂ）に示した。これからも明らかなように、中性化領域Ｂが、光吸収層309から電界制御層305まで拡大している。
【００４３】
上記実施例１、２、３で説明したように、本発明では、光吸収層を含むメサ構造の周縁部内部を流れる電流及びメサ構造の周縁部の表面を流れる暗電流を減少させる方法として、以下の構造を各々示した。
１．メサ構造周縁部にのみ新たな電界緩和層を挿入して、又は、メサ構造周縁部にのみ電界緩和層の膜厚を厚くして、メサ構造周縁部における光吸収層−電界制御層間の電界強度を低下させ、電界緩和領域を形成する構造（実施例１）。
２．メサ構造周縁部にのみ新たな電界制御層を挿入して、実質的な電界制御層の層厚を増大させて、又は、メサ構造周縁部にのみ電界制御層の膜厚を厚くして、メサ構造周縁部における中性化領域を広げる構造（実施例２）。
３．メサ構造周縁部にのみ高濃度の電界制御層を設けて、メサ構造周縁部における中性化領域を広げる構造（実施例３）
【００４４】
なお、本発明は、各実施例１、２、３を単独で用いる場合に限らず、これらの各実施例を組み合わせて、光吸収層−電界制御層間の電界をより緩和したり、ｐ型電界制御層をより中性化し易くしたりしてもよい。例えば、実施例２において、第２のｐ型電界制御層207のドーピング濃度を第１のｐ型電界制御層205より高くすることで、高濃度のｐ型電界制御領域を造り込むことも可能である。この場合、層厚及びｐ型ドーピング濃度の増大により、中性化領域が実施例２、３よりも容易に形成され、メサ構造周縁部の暗電流下を、より一層減少させることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明に係るＡＰＤの実施形態の一例を示し、（ａ）は、その構成の概略図であり、（ｂ）は、（ａ）のＥ１−Ｅ２線（メサ周縁部）のバンド構成図である。
【図２】本発明に係るＡＰＤの実施形態の他の一例を示し、（ａ）は、その構成の概略図であり、（ｂ）は、（ａ）のＥ１−Ｅ２線（メサ周縁部）のバンド構成図である。
【図３】本発明に係るＡＰＤの実施形態の更なる他の一例を示し、（ａ）は、その構成の概略図であり、（ｂ）は、（ａ）のＥ１−Ｅ２線（メサ周縁部）のバンド構成図である。
【図４】（ａ）は、従来のＡＰＤの構成を示す概略図であり、（ｂ）は、（ａ）のＳ１−Ｓ２線（メサ中央部）のバンド構成図である。
【符号の説明】
【００４６】
101  半絶縁性ＩｎＰ基板、102  アンドープ半導体からなるバッファ層、103  ｎ電極層、104  アンドープ半導体からなるなだれ増倍層、105  電界制御層、106  アンドープ半導体からなる第１の電界緩和層、107  エッチストップ層、108  アンドープ半基体からなる第２の電界緩和層、109  バンドギャップ緩和層、110  光吸収層、111  拡散バリア層、112  ｐ電極層、113  ｎ型電極、114  ｐ型電極
201  半絶縁性ＩｎＰ基板、202  アンドープ半導体からなるバッファ層、203  ｎ電極層、204  アンドープ半導体からなるなだれ増倍層、205  第１の電界制御層、206  エッチストップ層、207  第２の電界制御層、208  アンドープ半導体からなる電界緩和層、209  バンドギャップ緩和層、210  光吸収層、211  拡散バリア層、212  ｐ電極層、213  ｎ型電極、214  ｐ型電極
301  半絶縁性ＩｎＰ基板、302  アンドープ半導体からなるバッファ層、303  ｎ電極層、304  アンドープ半導体からなるなだれ増倍層、305  電界制御層、306  高濃度の電界制御層、307  アンドープ半導体からなる電界緩和層、308  バンドギャップ緩和層、309  光吸収層、310  拡散バリア層、311  ｐ電極層、312  ｎ型電極、313  ｐ型電極
401  半絶縁性ＩｎＰ基板、402  アンドープ半導体からなるバッファ層、403  ｎ電極層、404  アンドープ半導体からなるなだれ増倍層、405  電界制御層、406  アンドープ半導体からなる電界緩和層、407  バンドギャップ緩和層、408  光吸収層、409  拡散バリア層、410  ｐ電極層、411  ｎ型電極、412  ｐ型電極 
【図１】
2005142455.tif 000003
【図２】
2005142455.tif 000004
【図３】
2005142455.tif 000005
【図４】
2005142455.tif 000006