(57)【要約】【課題】  簡易な構成によって高電圧直流出力を得ようとするものである。【解決手段】  電圧入力を増幅する入力演算増幅回路の増幅電圧出力によって、プッシュ側、プル側フォトカプラを介して正側及び負側高圧電源に接続されたプッシュ側、プル側電界効果トランジスタを駆動することにより、高圧電源に接続される処理回路を簡略化できると共に、耐圧特性が良好な高出力直流増幅回路を得ることができる。【選択図】        図１
2005079925.tif 000002
【特許請求の範囲】
【請求項１】
電圧入力を増幅する入力演算増幅回路と、
上記入力演算増幅回路の増幅電圧出力を発光素子に受けて受光素子の出力をそれぞれプッシュ側フォトカプラ出力及びプル側フォトカプラ出力として出力するプッシュ側フォトカプラ及びプル側フォトカプラと、
正側高圧電源及び負側高圧電源間に互いに直列に接続されたプッシュ側電界効果トランジスタ及びプル側電界効果トランジスタを有し、当該接続中点から電圧出力を送出すると共に、上記接続中点を上記入力演算増幅回路の入力端にフィードバックするプッシュプル出力段と
を具え、上記プッシュ側フォトカプラ及び上記プル側フォトカプラは、上記受光素子として互いに直列に接続された複数のフォトダイオードを有するフォトダイオードアレイによって、上記発光素子の発光光を受けるように構成し、
上記プッシュ側フォトカプラの上記プッシュ側フォトカプラ出力によって上記プッシュ側電界効果トランジスタを制御すると共に、上記プル側フォトカプラの上記プル側フォトカプラ出力によって上記プル側電界効果トランジスタを制御する
ことを特徴とする高出力直流増幅回路。
【請求項２】
電圧入力を増幅する入力演算増幅回路と、
上記入力演算増幅回路の増幅電圧出力を発光素子に受けて受光素子の出力をそれぞれプッシュ側フォトカプラ出力及びプル側フォトカプラ出力として送出するプッシュ側フォトカプラ及びプル側フォトカプラと、
正側高圧電源及び負側高圧電源間に互いに直列に接続されたプッシュ側電界効果トランジスタ及びプル側電界効果トランジスタを有し、当該接続中点から電圧出力を送出すると共に、上記接続中点を上記入力演算増幅回路の入力端にフィードバックするプッシュプル出力段と
第１のフローティング電源に接続され、上記プッシュ側フォトカプラの上記プッシュ側フォトカプラ出力に基づいてプッシュ側制御出力を得る第１の電流増幅型の演算増幅回路を有し、上記プッシュ側制御出力によって上記プッシュ側電界効果トランジスタを制御するプッシュ側駆動回路と、
第２のフローティング電源に接続され、上記プル側フォトカプラの上記プル側フォトカプラ出力に基づいてプル側制御出力を得る第２の電流増幅型の演算増幅回路を有し、上記プル側制御出力によって上記プル側電界効果トランジスタを制御するプル側駆動回路と
を具えることを特徴とする高出力直流増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高出力直流増幅回路に関し、特に高電圧の直流出力を得る場合に適用して好適なものである。
【背景技術】
【０００２】
従来、この種の高出力直流増幅回路として、図５に示すような構成のものが提案されている（非特許文献１参照）。
【０００３】
高出力直流増幅回路１は、アース側入力端子Ｔ１１及びホット側入力端子Ｔ１２間に与えられる電圧入力Ｖ１を入力抵抗Ｒ１を介して入力演算増幅回路２の非反転入力端に受け、その増幅電圧出力Ｖ２をＮＰＮトランジスタでなるプッシュ側シフト用トランジスタ３Ａ及びＰＮＰトランジスタでなるプル側シフト用トランジスタ３Ｂによって構成されたレベルシフト回路４に与える。
【０００４】
トランジスタ３Ａ及び３Ｂのエミッタ抵抗Ｒ４及びＲ５は互いに接続され、トランジスタ３Ａのコレクタは分圧抵抗Ｒ６及びＲ８を介して正側高圧電源＋Ｖccに接続され、抵抗Ｒ６及びＲ８の接続中点がＰＮＰトランジスタでなるプッシュ側ドライブ用トランジスタ５Ａのべースに接続される。
【０００５】
同様にしてレベルシフト回路４のトランジスタ３Ｂのコレクタが分圧抵抗Ｒ７及びＲ９を介して負側高圧電源−Vccに接続され、その接続中点がＮＰＮトランジスタでなるプル側ドライブ用トランジスタ５Ｂのべースに接続される。
【０００６】
ドライブ用トランジスタ５Ａ及び５Ｂは、それぞれバイアス回路６と正及び負側高圧電源＋Ｖcc及び−Vccとの間に接続され、そのコレクタ側の出力端がそれぞれプッシュプル出力段７を構成するプッシュ側及びプル側電界効果トランジスタ８Ａ及び８Ｂのゲートに接続される。
【０００７】
互いに直列接続された電界効果トランジスタ８Ａ及び８Ｂは、それぞれＮチャネル及びＰチャネル電界効果型トランジスタ（Ｎチャネル及びＰチャネルＦＥＴという）で構成され、そのドレイン側の両端が正及び負側高圧電源＋Ｖcc及び−Vcc間に接続されると共に、ソース側の共通接続端がホット側出力端子Ｔ２２に接続され、これによりアース側出力端子Ｔ２１との間に出力電圧Ｖ３を送出する。
【０００８】
ホット側出力端子Ｔ２２は、フィードバック用抵抗Ｒ２（入力抵抗Ｒ１に対して、Ｒ１：Ｒ２＝１：１００の抵抗比を有する）を介して入力演算増幅回路２の非反転入力端に接続され、これにより、電圧入力Ｖ１が変化したとき、この変化に追従して変化する出力電圧Ｖ３を得るようになされている。
【０００９】
図５において、入力端子Ｔ１１及びＴ１２間に‐１〜＋１〔Ｖ〕の間の電圧入力Ｖ１が与えられると、対応する電圧値の増幅電圧出力Ｖ２と高圧電源＋Ｖcc及び−Ｖccとの間の電位差で決まる制御電圧出力がドライブ用トランジスタ５Ａ及び５Ｂのエミッタ及びコレクタ間にそれぞれ得られ、この制御電圧出力によりプッシュ側及びプル側電界効果トランジスタ８Ａ及び８Ｂのインピーダンスが制御されることにより、出力端子Ｔ２１及びＴ２２間に電圧入力Ｖ１＝‐１〜＋１〔Ｖ〕に対して抵抗比Ｒ２／Ｒ１（＝１００）倍の電圧出力Ｖ３＝‐１００〜＋１００〔Ｖ〕が得られる。
【００１０】
因に、電圧入力Ｖ１の電位が高くなることにより増幅電圧出力Ｖ２の電位が高くなると、ドライブ用トランジスタ５Ａ及び５Ｂのベース電位がそれぞれ低下及び上昇することによりその制御出力電圧が増加及び減少し、これによりプッシュ側及びプル側電界効果トランジスタ８Ａ及び８Ｂのインピーダンスがそれぞれ減少及び増加して電圧出力Ｖ３の電位が高くなり又は低くなり、その結果電圧出力Ｖ３が電圧入力Ｖ１の変化に応じて変化する。
【非特許文献１】鈴木雅臣著「定本・続・トランジスタ回路の設計」、第136頁、ＣＱ出版株式会社、1998年7月1日第９版発行。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
以上の構成によれば、‐１〜＋１〔Ｖ〕程度の低い電圧の電圧入力を処理する入力演算増幅回路２と、‐１００〜＋１００〔Ｖ〕程度の高い電圧の電圧出力Ｖ３を処理するプッシュプル出力段７との間の処理を、ＮＰＮ及びＰＮＰトランジスタを用いて構成するようにしたことにより、回路素子数が多い複雑な回路構成が必要になると共に、ＮＰＮ及びＰＮＰトランジスタとして耐圧が大きいものを得ることが困難なため、電圧出力Ｖ３としてもっと高い電圧（例えば数1000〔Ｖ〕程度）の高電圧出力を簡易な構成よって得ることができない問題がある。
【００１２】
本発明は以上の点を考慮してなされたもので、できるだけ簡易な構成によって必要とする高い電圧出力が得られるようにした高出力直流増幅回路を提案しようとするものである。
【課題を解決するための手段】
【００１３】
かかる課題を解決するため、本発明においては、電圧入力Ｖ１１を増幅する入力演算増幅回路１２と、入力演算増幅回路１２の増幅電圧出力Ｖ１２を発光素子ＬＤに受けて受光素子ＰＡＲの出力をそれぞれプッシュ側フォトカプラ出力Ｖ１４及びプル側フォトカプラ出力Ｖ１５として出力するプッシュ側フォトカプラ１３Ａ及びプル側フォトカプラ１３Ｂと、正側高圧電源＋Ｖcc及び負側高圧電源−Vcc間に互いに直列に接続されたプッシュ側電界効果トランジスタ１６Ａ及びプル側電界効果トランジスタ１６Ｂを有し、当該接続中点から電圧出力Ｖ１３を送出すると共に、接続中点を入力演算増幅回路１２の入力端にフィードバックするプッシュプル出力段１５とを具え、プッシュ側フォトカプラ１３Ａ及びプル側フォトカプラ１３Ｂは、受光素子ＰＡＲとして、互いに直列に接続された複数のフォトダイオードＰＤ１〜ＰＤＮを有するフォトダイオードアレイＰＡＲによって発光素子ＬＤの発光光を受けるように構成し、プッシュ側フォトカプラ１３Ａのプッシュ側フォトカプラ出力Ｖ１４によってプッシュ側電界効果トランジスタ１６Ａを制御すると共に、プル側フォトカプラ１３Ｂのプル側フォトカプラ出力Ｖ１５によってプル側電界効果トランジスタ１６Ｂを制御する。
【００１４】
また、本発明においては、電圧入力Ｖ１１を増幅する入力演算増幅回路１２と、入力演算増幅回路１２の増幅電圧出力Ｖ１２を発光素子ＬＤに受けて受光素子ＰＴの出力をそれぞれプッシュ側フォトカプラ出力Ｖ２４及びプル側フォトカプラ出力Ｖ２５として送出するプッシュ側フォトカプラ３１Ａ及びプル側フォトカプラ３１Ｂと、正側高圧電源＋Ｖcc及び負側高圧電源−Ｖcc間に互いに直列に接続されたプッシュ側電界効果トランジスタ１６Ａ及びプル側電界効果トランジスタ１６Ｂを有し、当該接続中点から電圧出力Ｖ２３を送出すると共に、接続中点を入力演算増幅回路１２の入力端にフィードバックするプッシュプル出力段１５と、第１のフローティング電源３６に接続され、プッシュ側フォトカプラ３１Ａのプッシュ側フォトカプラ出力Ｖ２４に基づいてプッシュ側制御出力を得る第１の電流増幅型の演算増幅回路３５を有し、プッシュ側制御出力によってプッシュ側電界効果トランジスタ１６Ａを制御するプッシュ側駆動回路３２Ａと、第２のフローティング電源３６に接続され、プル側フォトカプラ３１Ｂのプル側フォトカプラ出力Ｖ２５に基づいてプル側制御出力を得る第２の電流増幅型の演算増幅回路３５を有し、プル側制御出力によってプル側電界効果トランジスタ１６Ｂを制御するプル側駆動回路３２Ｂとを設ける。
【発明の効果】
【００１５】
本発明によれば、高電圧回路をフォトカプラによって低電圧回路から切り離して高耐圧の電界効果トランジスタによって構成することができるようにしたことにより、一段と簡易な構成によって、十分に高い駆動電圧を有する制御対象を制御できる高出力直流増幅回路を実現し得る。
【発明を実施するための最良の形態】
【００１６】
以下図面について本発明の一実施の形態を詳述する。
【００１７】
（１）第１の実施の形態
図１において、１１は全体として高出力直流増幅回路を示し、アース側入力端子Ｔ３１及びホット側入力端子Ｔ３２間に与えられる電圧入力Ｖ１１を入力抵抗Ｒ２１を介して入力演算増幅回路１２の反転入力端に入力し、その増幅電圧出力Ｖ１２をプッシュ側フォトカプラ１３Ａ及びプル側フォトカプラ１３Ｂに入力する。
【００１８】
フォトカプラ１３Ａ及び１３Ｂは、赤外発光フォトダイオードＬＤを入力端子Ｐ１及びＰ２に接続すると共に、複数のフォトダイオードＰＤ１、ＰＤ２……ＰＤＮを直列接続してなるフォトダイオードアレイＰＡＲを出力端子Ｐ３及びＰ４間に接続した構成を有する。
【００１９】
プッシュ側フォトカプラ１３Ａの赤外発光ダイオードＬＤのアノードには、入力端子Ｐ１を介して増幅電圧出力Ｖ１２が与えられると共に、カソードが入力端子Ｐ２、負荷抵抗Ｒ２３を順次介してバイアス回路１４の負電源１４Ａに接続される。
【００２０】
また、プル側フォトカプラ１３Ｂの赤外発光ダイオードＬＤのカソードには入力端子Ｐ２を介して増幅電圧出力Ｖ１２が与えられると共に、アノードが入力端子Ｐ１、負荷抵抗Ｒ２４を順次介してバイアス回路１４の正電源１４Ｂに接続される。
【００２１】
かくしてプッシュ側フォトカプラ１３Ａの赤外発光ダイオードＬＤには増幅電圧出力Ｖ１２及び負電源１４Ａ間の電位差に相当する電流が流れることによりこれに対応する光量の赤外光が発光されると共に、プル側フォトカプラ１３Ｂの赤外発光ダイオードＬＤには増幅電圧出力Ｖ１２及び正電源１４Ｂ間の電位差に相当する電流が流れることによりこれに対応する光量の赤外光が発光される。
【００２２】
プッシュ側及びプル側フォトカプラ１３Ａ及び１３Ｂの出力端子Ｐ３及びＰ４のフォトカプラ出力Ｖ１４及びＶ１５は、それぞれ制御電圧出力としてプッシュプル出力段１５を構成するプッシュ側及びプル側電界効果トランジスタ１６Ａ及び１６Ｂのゲートとソース抵抗Ｒ２５及びＲ２６とに接続され、これによりプッシュ側及びプル側電界効果トランジスタ１６Ａ及び１６Ｂのインピーダンスをプッシュ側及びプル側フォトダイオードアレイＰＡＲがそれぞれ受光した赤外光の光量に相当する値に制御する。
【００２３】
この場合プッシュ側電界効果トランジスタ１６ＡはＮチャネル電界効果型トランジスタ（すなわちＮチャネルＦＥＴ）で構成されるのに対して、プル側電界効果トランジスタ１６ＢはＰチャネル電界効果型トランジスタ（すなわちＰチャネルＦＥＴ）で構成され、これによりプッシュプル出力段１５は相補形回路で構成されている。
【００２４】
プッシュプル出力段１５はプッシュ側電界効果トランジスタ１６Ａ、ソース抵抗Ｒ２５及びＲ２６、プル側電界効果トランジスタ１６Ｂの直列回路を正側高圧電源＋Ｖcc及び負側高圧電源−Ｖcc間に接続すると共に、ソース抵抗Ｒ２５及びＲ２６の接続中点をホット側出力端子Ｔ４２に接続し、これによりアース側出力端子Ｔ４１及びホット側出力端子Ｔ４２間に電圧出力Ｖ１３を送出する。
【００２５】
ホット側出力端子Ｔ４２はフィードバック用抵抗Ｒ２２を介して入力演算増幅回路１２の反転入力端に接続され、これによりフィードバック用抵抗Ｒ２２と入力抵抗Ｒ２１との抵抗比（この実施の形態の場合Ｒ２１：Ｒ２２＝１：１００＝１／１００）だけ電圧出力Ｖ１３を降下させた電圧をフィードバックし、これにより電圧入力Ｖ１１が変化したとき、これに追従するように電圧出力Ｖ１３を変更できるようになされている。
【００２６】
以上の構成において、入力端子Ｔ３１及びＴ３２に入力された電圧入力Ｖ１１が低下することにより、入力演算増幅回路１２の増幅電圧出力Ｖ１２の電位が上昇すると、プッシュ側フォトカプラ１３Ａの入力端子Ｐ１及びＰ２間の電流値が上昇することにより出力端子Ｐ３及びＰ４間の電圧が上昇すると共に、プル側フォトカプラ１３Ｂの入力端子Ｐ１及Ｐ２間の電流値が減少することにより出力端子Ｐ３及びＰ４間の電圧が降下する。
【００２７】
このとき、プッシュ側及びプル側電界効果トランジスタ１６Ａ及び１６Ｂのソース抵抗Ｒ２５及びＲ２６間の接続中点の電位が上昇することにより、入力端子Ｔ３１及びＴ３２の電圧入力Ｖ１１がＶ１１＝−１〜＋１〔Ｖ〕の間で変化すると、これに応じて出力端子Ｔ４１及びＴ４２の電圧出力Ｖ１３がＶ１３＝−１００〜＋１００〔Ｖ〕の間で変化する。
【００２８】
因に、電圧出力Ｖ１３は、フィードバック用抵抗Ｒ２２を介して入力演算増幅回路１２の非反転入力端にフィードバックされることにより、電圧入力Ｖ１１の変化分に対応して変化する値になる。
【００２９】
以上の構成によれば、電圧入力Ｖ１１に対応して変化するような高電圧の電圧出力Ｖ１３を得ることができるが、かくするにつき入力演算増幅回路１２の増幅電圧出力Ｖ１２をプッシュ側フォトカプラ１３Ａ及びプル側フォトカプラ１３Ｂの赤外発光ダイオードＬＤの光出力を介してフォトダイオードアレイＰＡＲに伝達することによって低電圧回路から切り離された高電圧回路を構成する高耐圧のプッシュ側及びプル側電界効果トランジスタ１６Ａ及び１６Ｂを制御できるようにしたことにより、低電圧回路から高電圧回路への電圧の伝達を素子数が少ない簡易な回路構成によって実現できる。
【００３０】
これに加えて、電圧出力Ｖ１３によってピエゾ素子１７のような容量性負荷を駆動しているときでも、当該容量性負荷への電荷の注入及び引抜きを、プッシュ側電界効果トランジスタ１６Ａ及びプル側電界効果トランジスタ１６Ｂを介して正側高圧電源＋Ｖcc及び負側高圧電源−Ｖccから高速度でなし得、これによりピエゾ素子１７の駆動動作を高速化できる。
【００３１】
（２）第２の実施の形態
図２は、第２の実施の形態を示すもので、図１と対応部分に同一符号を付して示すように、図１のプッシュプル出力段１５は相補形回路で構成したのに対して、図２の場合はＮチャネルＦＥＴを用いてプル側電界効果トランジスタ１６ＢＸを構成し、そのゲート及びソース抵抗Ｒ２６Ｘにそれぞれプル側フォトカプラ１３Ｂの出力端子Ｐ３及びＰ４を接続したことを除いて、他は図１と同様に構成されている。
【００３２】
図２の構成によれば、プッシュ側及びプル側電界効果トランジスタ１６Ａ及び１６ＢＸに対する駆動制御出力をフォトカップリング構成のフォトカプラ１３Ａ及び１３Ｂから得ることによってＮ及びＰチャネルＦＥＴのいずれであっても駆動制御できるようにしたことにより、プル側電界効果トランジスタ１６ＢＸとして、プッシュ側電界効果トランジスタ１６Ａに対して相補形とせずにこれと同じＮチャネルＦＥＴを用いて構成しても、プル側フォトカプラ１３Ｂの出力によってプル動作をさせることができ、その結果プッシュプル出力段１５の耐圧特性を一段と高めることができる。
【００３３】
因に、一般に、ＰチャネルＦＥＴの耐圧はＮチャネルＦＥＴの耐圧より低いから、図１の場合のようにプッシュプル出力段１５としてＮチャネルＦＥＴ及びＰチャネルＦＥＴを組み合わせれば、全体としての耐圧はＰチャネルＦＥＴによって決まることにより耐圧特性をＮチャネルＦＥＴにまで高めることができない。
【００３４】
これに対して図２の場合はいずれも耐圧が高いＮチャネルＦＥＴを組み合わせて用いることができるので、プッシュプル出力段１５の耐圧特性をＮチャネルＦＥＴの耐圧特性にまで高めることができる。
【００３５】
（３）第３の実施の形態
図３は、第３の実施の形態を示すもので、図１との対応部分に同一符号を付して示すように、図１のプッシュ側電界効果トランジスタ１６Ａと正側高圧電源＋Vccとの間にカスケードにＮチャネルＦＥＴでなる耐圧拡大用の第２のプッシュ側電界効果トランジスタ１６ＡＹを接続すると共に、ＰチャネルＦＥＴでなるプル側電界効果トランジスタ１６Ｂと負側高圧電源−Ｖccとの間にカスケードにＰチャネルＦＥＴでなる耐圧拡大用の第２のプル側電界効果トランジスタ１６ＢＹを接続したと同様の構成を有する。
【００３６】
第２のプッシュ側電界効果トランジスタ１６ＡＹの駆動回路として、プッシュ側電界効果トランジスタ１６Ａのソース抵抗Ｒ２５と正側高圧電源＋Ｖccとの間に直列に分圧抵抗Ｒ３１及びＲ３２を接続し、その接続中点を第２のプッシュ側電界効果トランジスタ１６ＡＹのゲートに接続する。
【００３７】
同様に、第２のプル側電界効果トランジスタ１６ＢＹの駆動回路として、図１のプル側電界効果トランジスタ１６Ｂのソース抵抗Ｒ２６と負側高圧電源−Ｖccとの間に直列に分圧抵抗Ｒ３３及びＲ３４を接続し、その接続中点を第２のプル側電界効果トランジスタ１６ＢＹのゲートに接続したと同様の構成を有する。
【００３８】
以上の構成において、第２の電界効果トランジスタ１６ＡＹ及び１６ＢＹは、電界効果トランジスタ１６Ａ及び１６Ｂがオフ状態のときソースに電源が与えられないことによりオフ状態になるのに対して、電界効果トランジスタ１６Ａ及び１６Ｂがそれぞれオン動作すると、これを通じてソースに動作電源が与えられることにより第２のプッシュ側電界効果トランジスタ１６ＡＹ及び１６ＢＹがオン動作する。
【００３９】
このとき第２のプッシュ側及びプル側電界効果トランジスタ１６ＡＹ及び１６ＢＹのゲートには、常時分圧電圧が与えられることにより、インピーダンスが一定値になるのに対して、プッシュ側及びプル側電界効果トランジスタ１６Ａ及び１６Ｂのインピーダンスはそれぞれプッシュ側及びプル側フォトカプラ１３Ａ及び１３Ｂの制御電圧出力Ｖ１４及びＶ１５によって制御されることにより、電圧出力Ｖ１３は電圧入力Ｖ１１に対応する値になる。
【００４０】
図３の構成によれば、４つの電界効果トランジスタ、すなわちプッシュ側電界効果トランジスタ１６Ａ及び１６ＡＹ並びにプル側電界効果トランジスタ１６Ｂ及び１６ＢＹが耐圧電圧を分担することにより、各電界効果トランジスタは入手し易い低耐圧特性のＦＥＴであっても、全体として、高い耐圧特性（数1000〔Ｖ〕の電圧出力Ｖ１３を出力できる）をもつプッシュプル出力段１５を構成できる。
【００４１】
（４）第４の実施の形態
図４は第４の実施の形態を示すもので、図１との対応部分に同一符号を付して示すように、ピエゾ素子１７として大容量、大電力のものを駆動する場合に適用する。
【００４２】
この場合、入力演算増幅回路１２の増幅電圧出力Ｖ１２をプッシュ側フォトカプラ３１Ａ及びプル側フォトカプラ３１Ｂの赤外発光ダイオードＬＤに与える。
【００４３】
フォトカプラ３１Ａ及び３１Ｂは赤外発光ダイオードＬＤにおいて、入力端子Ｐ１１及びＰ１２間に与えられる増幅電圧出力Ｖ１２に相当する光量の赤外光が発光されたとき、これを１つのフォトトランジスタＰＴにおいて受け、そのフォトカプラ出力Ｖ２４及びＶ２５をそれぞれ出力端子Ｐ１３及びＰ１４を介してプッシュ側及びプル側駆動回路３２Ａ及び３２Ｂに供給する。
【００４４】
プッシュ側及びプル側駆動回路３２Ａ及び３２Ｂは、それぞれ、電流増幅型の演算増幅回路３５を有し、フローティング電源３６の正及び負電源３６Ａ及び３６Ｂによって、非反転入力端に与えられる入力電圧Ｖ２４及びV２５に対応するする電圧出力Ｖ２６及びＶ２７をプッシュプル出力段１５のプッシュ側及びプル側電界効果トランジスタ１６Ａ及び１６Ｂのゲート及びソース間に供給する。
【００４５】
フォトカプラ３１Ａ及び３１ＢのフォトトランジスタＰＴには、フローティング電源３６の正電源３６Ａから出力端子Ｐ１３、フォトトランジスタＰＴ、出力端子Ｐ１４、入力抵抗Ｒ２７、フローティング電源３６の電源中点のループを通じて駆動電流が流れ、この駆動電流が発光ダイオードＬＤからフォトトランジスタＰＴに照射される赤外光の光量に応じて制御されることにより入力抵抗Ｒ２７の両端にフォトカプラ３１Ａ及び３１Ｂの出力として演算増幅回路３５の非反転入力端への入力電圧Ｖ２４及びＶ２５が発生する。
【００４６】
プッシュ側駆動回路３２Ａのフローティング電源３６の電源中点は電界効果トラジスタ１６Ａのソース抵抗Ｒ２５に接続されると共に演算増幅回路３５の出力端が電界効果トランジスタ１６Ｂのゲートに接続され、これにより電源中点と演算増幅回路３５の出力端間の電圧出力Ｖ２６によって電界効果トランジスタ１６Ａが駆動制御される。
【００４７】
またプル側駆動回路３２Bのフローティング電源３６の電源中点は電界効果トランジスタ１６Bのゲートに接続されると共に演算増幅回路３５の出力端が電界効果トランジスタ１６Bのソース抵抗Ｒ２６に接続され、これにより電源中点と演算増幅回路３５の出力端間の電圧出力Ｖ２７によって電界効果トランジスタ１６Ｂが駆動制御される。
【００４８】
以上の構成において、電圧入力Ｖ１１の電位が低下して入力演算増幅回路１２の出力端に得られる増幅電圧出力Ｖ１２の電位が上昇すると、プッシュ側フォトカプラ３１Ａの発光ダイオードＬＤの発光光量が増大するのに対して、プル側フォトカプラ３１Ｂの発光ダイオードＬＤの発光光量が減少する。
【００４９】
このときプッシュ側駆動回路３２Ａの電圧入力Ｖ２４の電位が上昇することにより、演算増幅回路３５の出力電圧が大きくなり、その結果プッシュプル出力段１５のプッシュ側電界効果トランジスタ１６Ａのインピーダンスが減少する。
【００５０】
これに対してプル側駆動回路３２Ｂの電圧入力Ｖ２５の電位が降下することにより演算増幅回路３５の出力電圧が小さくなり、その結果プッシュプル出力段１５のプル側電界効果トランジスタ１６Ｂのインピーダンスが大きくなる。
【００５１】
かくして電圧入力Ｖ１１の変化に応じてプッシュプル出力段１５のプッシュ側電界効果トランジスタ１６Ａのインピーダンスが小さくなり、かつプル側電界効果トランジスタ１６Ｂのインピーダンスが大きくなることにより、ピエゾ素子１７に供給される電圧出力Ｖ１３の電位が高くなる。
【００５２】
かくしてピエゾ素子１７は入力端子Ｔ３１及びＴ３２間の電圧入力Ｖ１１の変化に応じて変化する電圧出力V２３によって駆動されるが、プッシュ側及びプル側電界効果トランジスタ１６Ａ及び１６Ｂのゲートに対して、プッシュ側及びプル側駆動回路３２Ａ及び３２Ｂの電流増幅型の演算増幅回路３５から十分大きな電流を供給することができることにより、大容量のピエゾ素子１７を駆動するために、これに見合った十分大きなゲート電極を有するＦＥＴを電界効果トランジスタ１６Ａ及び１６Ｂとして用いた場合にも、電界効果トランジスタ１６Ａ及び１６Ｂへの電荷の注入及び抜取りを十分な余裕をもってなし得、これによりピエゾ素子１７を十分高速度で入力電圧Ｖ１１の変化に応動動作させることができる。
【００５３】
かくするにつき、プッシュ側駆動回路３２Ａ及びプル側駆動回路３２Ｂとして、フォトカプラ３１Ａ及び３１Ｂによってアース電源から切り離されたフローティング電源３６を用いて駆動できることにより、電流増幅型の演算増幅回路３５として、特に高耐圧のものを適用しないでも済む（与えられる電圧はせいぜい数ボルトであるから）。
【００５４】
なお上述の実施の形態においては、高出力直流増幅回路１１をピエゾ素子１７の駆動制御回路として用いた場合の実施の形態について述べたが、制御対象としてはピエゾ素子に限らず、高電圧直流駆動が必要な素子にも、広く適用できる。
【産業上の利用可能性】
【００５５】
本発明はピエゾ素子のように高電圧直流駆動が必要となる素子に対する駆動制御回路として利用できる。
【図面の簡単な説明】
【００５６】
【図１】本発明による高出力直流増幅回路の第１の実施の形態を示す電気的接続図である。
【図２】第２の実施の形態を示す電気的接続図である。
【図３】第３の実施の形態を示す電気的接続図である。
【図４】第４の実施の形態を示す電気的接続図である。
【図５】従来の構成を示す電気的接続図である。
【符号の説明】
【００５７】
１、１１……高出力直流増幅回路、２、１２……入力演算増幅回路、３Ａ、３Ｂ……レベルシフト用トランジスタ、４……レベルシフト回路、５Ａ、５Ｂ……ドライブ用トランジスタ、６……バイアス回路、７、１５……プッシュプル出力段、８Ａ、８Ｂ……プッシュ側、プル側電界効果トランジスタ、１３Ａ、１３Ｂ……プッシュ側、プル側フォトカプラ、１４……バイアス回路、１６Ａ、１６Ｂ、１６ＢＸ……プッシュ側、プル側電界効果トランジスタ、１６ＡＹ、１６ＢＹ……第２のプッシュ側、プル側電界効果トランジスタ、１７……ピエゾ素子、３１Ａ、３１Ｂ……プッシュ側、プル側フォトカプラ、３２Ａ、３２Ｂ……プッシュ側、プル側駆動回路、３５……電流増幅型の演算増幅回路、３６……フローティング電源。
【図１】
2005079925.tif 000003
【図２】
2005079925.tif 000004
【図３】
2005079925.tif 000005
【図４】
2005079925.tif 000006
【図５】
2005079925.tif 000007