(57)【要約】【課題】  電源投入時に横スジ状の輝線が視認されないようにした液晶表示装置を提供する。【解決手段】  本発明に係る液晶表示装置は、補助容量電源線ＣＳ1〜ＣＳnの電圧を設定する補助容量電源選択回路６とを備えている。補助容量電源選択回路６は、補助容量電源線ＣＳ1〜ＣＳnに第１の基準電圧ＶcsHを供給するか否かを選択するNMOSトランジスタ８と、補助容量電源線ＣＳ1〜ＣＳnに第２の基準電圧ＶcsL（＜ＶcsH）を供給するか否かを選択するPMOSトランジスタ９とを有し、これらトランジスタ８，９のオン・オフは、走査線駆動回路４内のANDゲート１０により制御される。電源投入時から所定期間内は、すべての補助容量電源線ＣＳ1〜ＣＳnを同一の電源電圧（第１の基準電圧）に設定するため、補助容量電源線ＣＳ1〜ＣＳnの電圧レベルのばらつきが起きなくなり、横スジ状の輝線が視認されなくなる。【選択図】  図１
2005049849.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上の第１及び第２方向に列設される信号線及び走査線と、
信号線及び走査線の各交点付近に形成される表示素子と、
信号線の電圧に応じた電荷を、前記表示素子を介して蓄積する液晶容量及び補助容量と、
信号線を駆動する信号線駆動回路と、
走査線を駆動する走査線駆動回路と、
信号線の電圧に応じた電荷を蓄積する液晶容量及び補助容量と、
前記第２方向に配置された複数の前記補助容量の各一端が共通して接続され、前記第１方向に複数配置される補助容量電源線と、
前記液晶容量及び前記補助容量を極性反転駆動する周期に合わせて、前記補助容量電源線の電圧を制御する補助容量電源線電圧制御回路と、を備え、
前記補助容量電源線電圧制御回路は、電源投入後の所定期間、すべての前記補助容量電源線に共通の第１の基準電圧を供給することを特徴とする表示装置。
【請求項２】
前記補助容量電源線は、前記第１方向の画素数分だけ設けられ、
前記補助容量電源線電圧制御回路は、前記補助容量電源線のそれぞれに対応して設けられることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記表示素子、前記液晶容量及び前記補助容量の各一端が接続される画素電極と、
前記画素電極に液晶層を挟んで対向配置される対向電極と、を備え、
前記補助容量電源線電圧制御回路は、前記第１の基準電圧を含む複数の基準電圧からいずれか一つを選択して前記補助容量電源線に供給するものであり、電源投入後の所定期間は、前記複数の基準電圧の中で、前記対向電極に最も近い基準電圧を前記第１の基準電圧として前記補助容量電源線に供給することを特徴とする請求項１に記載の表示装置。
【請求項４】
前記所定期間は、前記第１の基準電圧以外の他のすべての基準電圧の電圧レベルが確定するまでの期間を含む期間であることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記補助容量電源線電圧制御回路は、
前記補助容量電源線に前記第１の基準電圧を供給するか否かを選択する第１の切替回路と、
前記補助容量電源線に第２の基準電圧を供給するか否かを選択する第２の切替回路と、を有し、
電源投入後の所定期間は、前記第１の切替回路が前記補助容量電源線に前記第１の基準電圧を供給するよう、前記第１及び第２の切替回路の選択動作を制御する選択制御回路をさらに備えることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記第１及び第２の切替回路の一方はNMOSトランジスタであり、他方はPMOSトランジスタであることを特徴とする請求項５に記載の表示装置。
【請求項７】
前記選択制御回路は、電源投入後の所定期間経過後は、前記液晶容量及び前記補助容量の極性反転駆動の周期に合わせて、前記第１及び第２の基準電圧が交互に前記補助容量電源線に供給されるよう、前記第１及び第２の切替回路の選択動作を制御することを特徴とする請求項５に記載の表示装置。
【請求項８】
絶縁基板上の第１及び第２方向に列設される信号線及び走査線と、
信号線及び走査線の各交点付近に形成される画素スイッチング素子と、
信号線を駆動する信号線駆動回路と、
走査線を駆動する走査線駆動回路と、を備え、
前記走査線駆動回路は、電源を遮断する所定期間前に、すべての前記画素スイッチング素子をオンさせるように走査線を駆動し、
前記信号線駆動回路は、電源を遮断する所定期間前に、すべての信号線に共通の所定電圧を印加することを特徴とする表示装置。
【請求項９】
前記走査線駆動回路は、走査線を駆動するバッファ回路を各走査線ごとに有し、
電源遮断時に、前記信号線駆動回路の電源電圧が低下した後、時間をずらして前記バッファ回路の電源電圧を低下させる電源制御回路を備えることを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記画素スイッチング素子のそれぞれに対応して設けられ、信号線の電圧に応じた電荷を蓄積する液晶容量及び補助容量と、
前記画素スイッチング素子、前記液晶容量及び前記補助容量の各一端が接続される画素電極と、
前記補助容量の各一端が共通して接続される補助容量電源線と、
前記画素電極に液晶層を挟んで対向配置される対向電極と、を備え、
前記電源制御回路は、電源遮断時に、すべての前記画素スイッチング素子をオンさせた状態で、前記液晶容量および前記補助容量の蓄積電荷を放電させた後に、前記バッファ回路の電源電圧を低下させることを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記画素スイッチング素子のそれぞれに対応して設けられ、信号線の電圧に応じた電荷を蓄積する液晶容量及び補助容量と、
前記補助容量の各一端が共通して接続される補助容量電源線と、
前記画素スイッチング素子をオンさせている間に前記補助容量電源線をパルス駆動するＣＣ駆動回路と、を備えることを特徴とする請求項８に記載の表示装置。
【請求項１２】
複数の信号線ごとに設けられ、これら複数の信号線の中から選択された信号線に対して、前記信号線駆動回路から出力された信号線電圧を供給する信号線選択回路を備え、
前記信号線選択回路は、電源遮断時には、対応する複数の信号線のすべてに対して、前記信号線駆動回路から出力された対向電極電圧と略等しい電圧を供給することを特徴とする請求項８に記載の表示装置。
【請求項１３】
絶縁基板上の第１及び第２方向に列設される信号線及び走査線と、
信号線及び走査線の各交点付近に形成される画素スイッチング素子と、
信号線を駆動する信号線駆動回路と、
走査線を駆動する走査線駆動回路と、
前記画素スイッチング素子のそれぞれに対応して設けられ、信号線の電圧に応じた電荷を蓄積する液晶容量及び補助容量と、
前記画素スイッチング素子、前記液晶容量及び前記補助容量の各一端が接続される画素電極と、を備え、
前記信号線駆動回路は、前記絶縁基板の外部から供給される制御信号が第１論理のときに、すべての信号線に前記対向電極と同一の電圧を印加し、
前記走査線駆動回路は、前記制御信号が前記第１論理のときに、すべての前記画素スイッチング素子をオンすることを特徴とする表示装置。
【請求項１４】
電源投入後、前記走査線駆動回路が所定フレーム分の走査線の駆動を行うまでは、前記制御信号は前記第１論理であることを特徴とする請求項１３に記載の表示装置。
【請求項１５】
前記信号線駆動回路は、電源投入後に前記制御信号が前記第１論理から第２論理に変化すると、各信号線に順次信号線電圧を供給し、
前記走査線駆動回路は、電源投入後に前記制御信号が前記第１論理から前記第２論理に変化すると、各走査線を順に駆動することを特徴とする請求項１３に記載の表示装置。
【請求項１６】
電源遮断時に、前記制御信号が前記第１論理になった後、時間をずらして前記信号線駆動回路および前記走査線駆動回路の電源電圧を低下させる電源制御回路を備えることを特徴とする請求項１３に記載の表示装置。
【請求項１７】
前記電源制御回路は、前記液晶容量および前記補助容量の蓄積電荷を放電させた後に、前記信号線駆動回路および前記走査線駆動回路の電源電圧を低下させることを特徴とする請求項１６に記載の表示装置。
【請求項１８】
前記制御信号が前記第１論理のときに、すべての信号線に対して前記対向電極と同一の電圧を供給する電圧供給切替回路を備えることを特徴とする請求項１３に記載の表示装置。
【請求項１９】
信号線、走査線および前記画素スイッチング素子が形成された表示エリア部の周囲に、前記対向電極と同一の電圧を前記電圧供給切替回路に供給する金属配線を配置することを特徴とする請求項１８に記載の表示装置。
【請求項２０】
前記第１の論理はロウレベルであることを特徴とする請求項１３に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁基板上の信号線および走査線の各交差点付近に表示素子を形成した液晶表示装置に関する。
【背景技術】
【０００２】
液晶に対して、常に同一方向に電圧を印加すると、液晶の焼付けが起きるため、通常は、一定周期で液晶層の電圧印加極性を切り替える極性反転駆動を行う。極性反転駆動には、１画素ごとに極性を切り替えるドット反転駆動、１ラインごとに極性を切り替えるライン反転駆動、１フレームごとに極性を切り替えるフレーム反転駆動などがある。
【０００３】
極性反転駆動を行う場合、信号線電圧と補助容量に接続された補助容量電源線の電圧の極性を周期的に変化させる必要がある。このため、補助容量電源線の電圧を設定するための複数の基準電源を予め用意している（特許文献１参照）。
【特許文献１】特開2001-255851公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、電源投入時は、補助容量電源線がどの基準電源につながっているか不定になってしまう。この結果、液晶層の印加電圧が各補助容量電源線ごとに変化してしまい、横スジ状の輝線が視認されるという問題がある。
【０００５】
本発明は、このような点に鑑みてなされたものであり、その目的は、電源投入時に横スジ状の輝線が視認されないようにした液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、表示装置は、絶縁基板上の第１及び第２方向に列設される信号線及び走査線と、信号線及び走査線の各交点付近に形成される表示素子と、
信号線の電圧に応じた電荷を、前記表示素子を介して蓄積する液晶容量及び補助容量と、信号線を駆動する信号線駆動回路と、走査線を駆動する走査線駆動回路と、信号線の電圧に応じた電荷を蓄積する液晶容量及び補助容量と、前記第２方向に配置された複数の前記補助容量の各一端が共通して接続され、前記第１方向に複数配置される補助容量電源線と、前記液晶容量及び前記補助容量を極性反転駆動する周期に合わせて、前記補助容量電源線の電圧を制御する補助容量電源線電圧制御回路と、を備え、前記補助容量電源線電圧制御回路は、電源投入後の所定期間、すべての前記補助容量電源線に共通の第１の基準電圧を供給する。
【０００７】
また、本発明の一態様によれば、表示装置は、絶縁基板上の第１及び第２方向に列設される信号線及び走査線と、信号線及び走査線の各交点付近に形成される画素スイッチング素子と、信号線を駆動する信号線駆動回路と、走査線を駆動する走査線駆動回路と、を備え、前記走査線駆動回路は、電源を遮断する所定期間前に、すべての前記画素スイッチング素子をオンさせるように走査線を駆動し、前記信号線駆動回路は、電源を遮断する所定期間前に、すべての信号線に共通の所定電圧を印加する。
【０００８】
また、本発明の一態様によれば、表示装置は、絶縁基板上の第１及び第２方向に列設される信号線及び走査線と、信号線及び走査線の各交点付近に形成される画素スイッチング素子と、信号線を駆動する信号線駆動回路と、走査線を駆動する走査線駆動回路と、前記画素スイッチング素子のそれぞれに対応して設けられ、信号線の電圧に応じた電荷を蓄積する液晶容量及び補助容量と、前記画素スイッチング素子、前記液晶容量及び前記補助容量の各一端が接続される画素電極と、を備え、前記信号線駆動回路は、前記絶縁基板の外部から供給される制御信号が第１論理のときに、すべての信号線に前記対向電極と同一の電圧を印加し、前記走査線駆動回路は、前記制御信号が前記第１論理のときに、すべての前記画素スイッチング素子をオンする。
【発明の効果】
【０００９】
以上詳細に説明したように、本発明によれば、電源投入後の所定期間内は、すべての補助容量電源線に共通の第１の基準電圧を供給するため、補助容量電源線の電圧レベルのばらつきがなくなり、横スジ状の輝線が視認されなくなる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明に係る液晶表示装置について、図面を参照しながら具体的に説明する。
【００１１】
（第１の実施形態）
図１は本発明の第１の実施形態に係る液晶表示装置の概略構成を示すブロック図である。図１の液晶表示装置は、ガラス基板上の第１及び第２方向に列設される信号線Ｓ1〜Ｓn及び走査線Ｇ1〜Ｇnと、信号線及び走査線の各交点付近に形成される画素TFT１（Thin Film Transistor）と、画素TFT１のドレイン端子に接続される補助容量Ｃ１および画素電極２と、画素電極２と液晶層を挟んで対向配置される対向電極３との間に形成される液晶容量Ｃ２と、走査線を駆動する走査線駆動回路４と、信号線を駆動するソースドライバ５と、走査線方向（第２方向）に並んだ補助容量Ｃ１の一端に共通して接続される補助容量電源線ＣＳ1〜ＣＳnと、補助容量電源線ＣＳ1〜ＣＳnの電圧を設定する補助容量電源選択回路６とを備えている。ソースドライバ５は、ガラス基板の外側に設けられるか、ガラス基板上に実装される外部駆動回路７との間で画素データや制御信号のやり取りを行う。ソースドライバ５と外部駆動回路７で信号線駆動回路が構成される。
【００１２】
補助容量電源線ＣＳ1〜ＣＳnは、第１方向の画素数分だけ設けられ、各補助容量電源線ＣＳ1〜ＣＳnに対応して補助容量電源選択回路６が設けられる。
【００１３】
図２は補助容量電源選択回路６の詳細構成を示す回路図である。図示のように、補助容量電源選択回路６は、補助容量電源線ＣＳ1〜ＣＳnに第１の基準電圧ＶcsHを供給するか否かを選択するNMOSトランジスタ８と、補助容量電源線ＣＳ1〜ＣＳnに第２の基準電圧ＶcsL（＜ＶcsH）を供給するか否かを選択するPMOSトランジスタ９とを有し、これらトランジスタ８，９のオン・オフは、走査線駆動回路４内のANDゲート１０により制御される。
【００１４】
ANDゲート１０は、電源投入時の補助容量電源線ＣＳ1〜ＣＳnの電圧を制御するための電源投入時電源制御信号ｓ１と、極性反転時の補助容量電源線ＣＳ1〜ＣＳnの電圧を制御するための極性反転時電源制御信号ｓ２との論理積を計算し、その計算結果に基づいてトランジスタ８，９のオン・オフを切替える。
【００１５】
図３は図２の補助容量電源選択回路６の動作タイミング図である。図３には、ソースドライバ５用の電源電圧、第１及び第２の基準電圧ＶcsH，ＶcsL、電源投入時電源制御信号、信号線電圧、対向電極電圧、補助容量電源線ＣＳ1〜ＣＳn電圧及び液晶容量Ｃ２の両端電圧の各波形が示されている。
【００１６】
以下、図３を参照しながら、図２の補助容量電源選択回路６の動作を説明する。液晶表示装置内のすべての補助容量電源選択回路６が図２と同様に構成されており、すべての補助容量電源線ＣＳ1〜ＣＳnが同様の手法で駆動される。
【００１７】
図３の時刻Ａのときに、液晶表示装置の電源が投入されたとする。図３に示すように、図２の各電圧は、電源投入時から徐々に上昇していく。したがって、電源投入時点からしばらくは、図２の各電圧波形は不安定である。
【００１８】
本実施形態では、電源投入時から所定期間内（時刻Ａ−Ｂの間）は、電源投入時電源制御信号ｓ１をローレベル（０Ｖ）にする。これにより、図２の補助容量電源選択回路６内のANDゲート１０の出力がローレベルになり、PMOSトランジスタ９がオンして、補助容量電源線ＣＳ1〜ＣＳnには、第１の基準電圧ＶcsHが供給される。
【００１９】
第１の基準電圧ＶcsHは、第２の基準電圧ＶcsLよりも高いため、電源投入時から所定期間内は、すべての補助容量電源線ＣＳ1〜ＣＳnの電圧が高くなる。補助容量電源線ＣＳ1〜ＣＳnの電圧が高くなると、画素電極２の電圧も相対的に高くなり、液晶容量Ｃ２の両端電圧（対向電極３の電圧と画素電極２の電圧との差電圧）が小さくなる。これにより、例えば、ノーマリホワイト（信号無印加時に白表示）の液晶表示装置の場合、電源投入時も白表示に近い表示になり、輝線が視認されなくなる。
【００２０】
その後、時刻Ｂになると、図２の補助容量電源選択回路６は、電源投入時電源制御信号ｓ１をハイレベルにする。これにより、極性反転時電源制御信号ｓ２の論理に応じて、ANDゲート１０の論理が変化し、それに応じて、NMOSトランジスタ８とPMOSトランジスタ９のオン・オフが極性反転駆動の周期に合わせて変化する。
【００２１】
これにより、補助容量電源線ＣＳ1〜ＣＳnの電圧は、極性反転駆動の周期に合わせて、第１の基準電圧ＶcsHまたは第２の基準電圧csLになる。
【００２２】
このように、本実施形態では、電源投入時から所定期間内は、すべての補助容量電源線ＣＳ1〜ＣＳnを同一の電源電圧（第１の基準電圧）に設定するため、補助容量電源線ＣＳ1〜ＣＳnの電圧レベルのばらつきが起きなくなり、横スジ状の輝線が視認されなくなる。
【００２３】
また、電源投入時から所定期間内は、補助容量電源線ＣＳ1〜ＣＳnの電圧と対向電極３の電圧との電圧差が小さくなるようにするため、ノーマリホワイトの場合には、電源投入時から所定時間内は白表示に近い表示になり、輝線が視認されなくなる。
【００２４】
（第２の実施形態）
第２の実施形態は、電源遮断時に横スジが表示されないようにするものである。
【００２５】
図４は本発明の第２の実施形態に係る液晶表示装置の概略構成を示すブロック図である。図４では、図１と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
【００２６】
図４の液晶表示装置は、ガラス基板上に形成される表示エリア部１１と、ガラス基板２０上に実装されるソースドライバ５と、複数の信号線の中から少なくとも１本を選択可能な信号選択用スイッチ１２とを備えている。信号選択用スイッチ１２で選択された信号線には、ソースドライバ５の出力信号が供給される。図４の例では、ソースドライバ５の一つの出力信号が信号選択用スイッチ１２を介して３本の信号線に供給される。信号選択用スイッチ１２を設けることにより、ソースドライバ５の出力端子の数を削減できる。
【００２７】
なお、信号選択用スイッチ１２で選択する信号線の数は必ずしも３本に限定されず、２本でも、４本以上でもよい。
【００２８】
表示エリア部１１は、縦横に列設される信号線および走査線と、信号線および走査線の交点付近に形成される画素TFT１と、画素TFT１に接続される液晶容量Ｃ２および補助容量Ｃ１とを有する。補助容量Ｃ１の一端は画素TFT１に接続され、他端は補助容量線ＣＳ１に接続されている。
【００２９】
ソースドライバ５は、ガラス基板２０上にCOG（Chip On Glass）実装される。実際には、図５に示すように、ソースドライバ５はガラス基板２０の端部付近に実装される。
【００３０】
走査線駆動回路４は、通常の表示状態では、各走査線を順次に駆動する。走査線駆動回路４内の最終段のバッファ回路１３は、ソースドライバ５から供給される走査線制御信号がロウになると、強制的にハイレベルになる。これにより、すべての画素TFT１がオンする。
【００３１】
ソースドライバ５は、電源遮断時に、走査線制御信号をロウにする。これにより、電源遮断時には、電源電圧が低下する直前に、すべての画素TFTがオンする。
【００３２】
また、信号選択用スイッチ１２は、電源遮断時にいったんすべてオンする。このとき、ソースドライバ５は全出力に共通の電圧を供給する。この電圧は、対向電極の電圧と等しい電圧（以下、対向電極電圧）である。信号選択用スイッチ１２と画素TFT１がすべてオンしているため、液晶容量Ｃ２の一端の電圧が対向電極電圧になる。
【００３３】
バッファ回路１３を含む走査線駆動回路４内の一部の回路は、他の回路とは電源電圧を分けている。他の回路に供給される電源電圧を、図４の電源制御回路１４で遅延させてから、バッファ回路１３を含む一部の回路に供給する。したがって、電源遮断時に、バッファ回路１３を含む一部の回路の出力電圧が低下するタイミングは、他の回路よりも遅くなる。
【００３４】
本実施形態では、CC（Capacitively Coupled Driving）駆動を行う。CC駆動では、画素TFT１をオンさせた状態で、信号線に信号線電圧を供給し、極性反転の周期に合わせて補助容量線ＣＳ１の電位を変化させることにより、液晶層両端の電圧を設定する。より具体的には正極性の場合には、補助容量線ＣＳ１をハイにし、負極性の場合には、補助容量線ＣＳ１をロウにする。なお、対向電極は所定の直流電圧に固定される。CC駆動は、応答性がよいという特徴があり、特に動画表示を行う場合の画質がよくなる。CC駆動を行うために、補助容量線ＣＳの電圧を制御するCC駆動回路１５が設けられる。
【００３５】
図６は図４の液晶表示装置の動作タイミング図であり、電源遮断時の動作タイミングを示している。時刻ｔ１までは、通常の表示動作を行っている。時刻ｔ１で、走査線駆動用の駆動信号はローレベルになり、またソースドライバ５の出力は対向電極電圧になる。また、信号選択用スイッチ１２はすべてオンになり、すべての信号線に対向電極電圧が供給される。
【００３６】
さらに、ソースドライバ５から走査線駆動回路４に供給される走査線制御信号がハイになる。これにより、走査線駆動回路４内の最終段のバッファ回路１３はハイになる。したがって、すべての走査線がハイになり、すべての画素TFT１がオンする。このとき、すべての信号線には対向電極電圧が供給されているため、液晶容量Ｃ２の両端電圧が略等しくなり、液晶印加電圧が０Ｖになる。
【００３７】
その後、時刻ｔ２になると、走査線駆動回路４内の最終段のバッファ回路１３以外の各回路の電源電圧が低下し始める。これに伴って、対向電極および補助容量線ＣＳ１の電圧も低下し、液晶容量Ｃ２および補助容量Ｃ１に蓄積された電荷が放電する。
【００３８】
その後、時刻ｔ３になると、走査線駆動回路４内の最終段のバッファ回路１３の電源電圧が低下し始める。そして、時刻ｔ４になると、すべての回路が動作停止状態になる。
【００３９】
このように、第２の実施形態では、電源遮断時に、いったんすべての信号線に対向電極電圧を供給して、液晶印加電圧を０Ｖにするため、横スジ状の表示ムラが視認されなくなる。また、液晶容量Ｃ２や補助容量Ｃ１の蓄積電荷を放電させてから画素TFT１をオフさせるため、残留電荷による表示ムラも抑制できる。
【００４０】
（第３の実施形態）
第３の実施形態は、ガラス基板２０の外部から供給される制御信号により、電源投入時および電源遮断時の表示ムラ抑制制御を行うものである。
【００４１】
図７は本発明の第３の実施形態に係る液晶表示装置の概略構成を示すブロック図である。図７では、図１と共通する構成部分には同一符号を付しており、以下では、相違点を中心に説明する。
【００４２】
図７の液晶表示装置は、ガラス基板２０と外部駆動回路７を備えている。ガラス基板２０と外部駆動回路７は、FPC（Flexible Print Circuit）等により接続されている。ガラス基板２０上には、画素TFT１、液晶容量Ｃ２、補助容量Ｃ１、走査線駆動回路４およびソースドライバ５が設けられ、その他に、電源投入時および電源遮断時における信号線電圧を設定する信号線電圧制御回路２１が設けられている。ソースドライバ５はガラス基板２０上に実装されるICである。走査線駆動回路４と信号線電圧制御回路２１は、ガラス基板２０上に形成してもよいし、ICの形態でガラス基板２０上に実装してもよい。
【００４３】
走査線駆動回路４には、外部駆動回路７から制御信号FDONが供給される。この制御信号FDONにより、電源投入時および電源遮断時に表示ムラを抑制する制御が行われる。
【００４４】
図８は走査線駆動回路４内の最終段のバッファ回路１３の具体的構成の一例を示す回路図である。図示のように、各走査線ごとに、NAND回路２２と、NAND回路２２の出力端子に縦続接続される２段のインバータ２３，２４とを有する。NAND回路２２は、走査線駆動用タイミング信号と制御信号FDONとの反転論理積を演算する。例えば、制御信号FDONがロウの場合には、NAND回路２２の出力は強制的にハイになり、走査線もハイになる。したがって、その走査線に接続されたすべての画素TFT１がオンする。
【００４５】
制御信号FDONは、走査線駆動回路４内のすべてのNAND回路２２に供給されるため、制御信号FDONがロウの場合には、表示エリア部１１内のすべての画素TFT１がオンする。
【００４６】
外部駆動回路７は、電源投入時と電源遮断時にそれぞれ所定時間だけ制御信号FDONをロウにするため、その間はすべての画素TFT１がオンする。
【００４７】
信号線電圧制御回路２１は、個々の信号線にそれぞれ接続される複数のPMOSトランジスタを有する。これらPMOSトランジスタのゲートには制御信号FDONが供給される。また、これらPMOSトランジスタのドレインには対向電極と同一の電圧（以下、対向電極電圧）が印加されている。
【００４８】
制御信号FDONがロウになると、信号線電圧制御回路２１内のすべてのPMOSトランジスタがオンし、信号線には対向電極電圧が供給される。各PMOSトランジスタに印加される対向電極電圧は、図９に示すように、表示エリア部１１の周縁部に配置される遮光用のメタル配線２６を介して供給される。このように、予め設けられている遮光領域２５を利用して対向電極電圧をPMOSトランジスタに印加するため、対向電極電圧用の配線領域を特に設けなくてすむ。
【００４９】
図１０は電源投入時の動作タイミング図である。時刻Ａに電源が投入されると、ソースドライバ５および走査線駆動回路４の電源電圧が上昇し始める。時刻Ａの時点では、制御信号FDONはロウである。その後、時刻Ｂになると、走査線駆動回路４は走査線駆動用タイミング信号を出力する。この時点では、制御信号FDONはまだロウであり、時刻Ｃになると、制御信号FDONはハイになる。制御信号FDONがロウの間は、すべての画素TFT１がオンしており、また、すべての信号線に対向電極電圧が供給されるため、液晶容量Ｃ２の両端電圧は同一となり、液晶印加電圧は０Ｖである。したがって、この期間内は、横スジ状の表示ムラは視認されなくなる。
【００５０】
時刻Ａ〜Ｃまでの時間は、１〜数フレーム分の表示更新を行う期間である。その後、時刻Ｃになると、制御信号FDONがハイになり、走査線駆動回路４は各走査線を順次駆動し、また、ソースドライバ５は各信号線に信号線電圧を供給し、通常の表示動作が行われる。
【００５１】
走査線駆動回路４およびソースドライバ５の電源制御は、図１１の電源制御回路２７により行われる。
【００５２】
図１１は電源遮断時の動作タイミング図である。ソースドライバ５や走査線駆動回路４の電源を遮断する前に、時刻Ｄでまず制御信号FDONをロウにし、走査線駆動用タイミング信号の出力を停止する。制御信号FDONをロウにしたことにより、走査線駆動回路４内の最終段のバッファ回路１３の出力はすべてハイになり、すべての画素TFT１がオンする。また、信号線電圧制御回路２１内のすべてのPMOSトランジスタがオンし、すべての信号線に対向電極電圧が供給される。これにより、液晶容量Ｃ２の両端電圧は略同一になり、液晶印加電圧が０Ｖになり、横スジ状の輝線が視認されなくなる。
【００５３】
その後、時刻Ｅになると、走査線駆動回路４およびソースドライバ５の電源電圧を下げ始める。これにより、対向電極電圧および画素電極電圧も同様に低下し、液晶印加電圧は０Ｖのままで変化しない。したがって、時刻Ｅ以降も、横スジ状の輝線が視認されるおそれはない。
【００５４】
このように、第２の実施形態では、ガラス基板２０の外部から供給される制御信号FDONにより、電源投入時および電源遮断時の表示ムラ制御を行うことができ、回路を複雑化することなく、必要に応じて表示ムラ制御を行うことができる。
【００５５】
また、信号線を対向電極電圧に設定するための対向電極電圧線を、予め設けられている遮光領域内に配置するため、対向電極電圧線用の新たな配置場所を設ける必要がなく、表示パネルの額縁面積を狭くできる。
【図面の簡単な説明】
【００５６】
【図１】本発明に係る液晶表示装置の一実施形態の概略構成を示すブロック図。
【図２】補助容量電源選択回路６の詳細構成を示す回路図。
【図３】図２の補助容量電源選択回路６の動作タイミング図。
【図４】本発明の第２の実施形態に係る液晶表示装置の概略構成を示すブロック図。
【図５】ガラス基板上の概略的なレイアウト図。
【図６】図４の液晶表示装置の動作タイミング図。
【図７】本発明の第３の実施形態に係る液晶表示装置の概略構成を示すブロック図。
【図８】走査線駆動回路４内の最終段のバッファ回路１３の具体的構成の一例を示す回路図。
【図９】ガラス基板上の詳細レイアウト図。
【図１０】電源投入時の動作タイミング図。
【図１１】電源遮断時の動作タイミング図。
【符号の説明】
【００５７】
１  画素TFT
２  画素電極
３  対向電極
４  走査線駆動回路
５  ソースドライバ
６  補助容量電源選択回路
７  外部駆動回路
【図１】
2005049849.tif 000003
【図２】
2005049849.tif 000004
【図３】
2005049849.tif 000005
【図４】
2005049849.tif 000006
【図５】
2005049849.tif 000007
【図６】
2005049849.tif 000008
【図７】
2005049849.tif 000009
【図８】
2005049849.tif 000010
【図９】
2005049849.tif 000011
【図１０】
2005049849.tif 000012
【図１１】
2005049849.tif 000013