(57)【要約】【課題】  電力結合器の小型化を図り、これを使用した高周波電力増幅用電子部品（モジュール）の小型化を達成する。【解決手段】  変調された高周波信号を増幅する電力増幅回路（２１０）と、該電力増幅回路の最終出力段と出力端子との間に設けられたインピーダンス整合回路（２４４）と、前記電力増幅回路の出力電力の大きさを検出し前記電力増幅回路をフィードバック制御するための信号を出力する出力電力検出回路（２２０）と、前記インピーダンス整合回路と前記出力電力検出回路の入力端子との間に設けられた電力結合器（２５０）とを備える高周波電力増幅用電子部品において、前記電力結合器は、前記インピーダンス整合回路の主線路（ＭＳ１）の前記電力増幅回路の最終出力段側の一部と近接して平行に配置された副線路（ＭＳ４）と、前記主線路と副線路との間に接続された容量素子（Ｃｅ）と、前記副線路の前記電力増幅回路の最終出力段と反対側と定電位点との間に接続された抵抗素子（Ｒｔ）とから構成するようにした。【選択図】  図１
2005184631.tif 000002
【特許請求の範囲】
【請求項１】
変調された高周波信号を増幅する電力増幅回路と、該電力増幅回路の最終出力段の出力端に接続された第１のインピーダンス整合回路と、該第１のインピーダンス整合回路と出力端子との間に接続された第２のインピーダンス整合回路と、前記電力増幅回路の出力電力の大きさを検出し前記電力増幅回路をフィードバック制御するための信号を出力する出力電力検出回路と、前記第１のインピーダンス整合回路と前記出力電力検出回路の入力端子との間に設けられた電力結合器とを備える高周波電力増幅用電子部品であって、
前記電力結合器は、前記第１のインピーダンス整合回路の主線路の前記電力増幅回路の最終出力段側の一部と近接して平行に配置された副線路と、前記主線路と副線路との間に接続された容量素子と、前記副線路の前記電力増幅回路の最終出力段から遠い側の端部と定電位点との間に接続された抵抗素子とから構成され、前記主線路の前記副線路と対向する部分のインピーダンスは１０Ω以下であり、前記対向部分の長さは伝送される信号の波長λの数１０分の１であることを特徴とする高周波電力増幅用電子部品。
【請求項２】
変調された高周波信号を増幅する電力増幅回路と、該電力増幅回路の最終出力段と出力端子との間に設けられたインピーダンス整合回路と、前記電力増幅回路の出力電力の大きさを検出し前記電力増幅回路をフィードバック制御するための信号を出力する出力電力検出回路と、前記インピーダンス整合回路と前記出力電力検出回路の入力端子との間に設けられた電力結合器とを備える高周波電力増幅用電子部品であって、
前記電力結合器は、前記インピーダンス整合回路の主線路の前記電力増幅回路の最終出力段側の一部と近接して平行に配置された副線路と、前記主線路と副線路との間に接続された容量素子と、前記副線路の前記電力増幅回路の最終出力段から遠い側の端部と定電位点との間に接続された抵抗素子とから構成されていることを特徴とする高周波電力増幅用電子部品。
【請求項３】
前記主線路の前記副線路と対向する部分のインピーダンスは１０Ω以下であり、前記対向部分の長さは伝送される信号の波長λの数１０分の１であることを特徴とする請求項２に記載の高周波電力増幅用電子部品。
【請求項４】
前記容量素子は、前記副線路の中央よりも前記電力増幅回路の最終出力段に近い側の任意の点と、前記主線路の前記副線路との対向部分の中央よりも前記電力増幅回路の最終出力段に近い側の任意の点との間に接続されていることを特徴とする請求項１〜３のいずれかに記載の高周波電力増幅用電子部品。
【請求項５】
前記抵抗素子は、前記副線路の前記電力増幅回路の最終出力段から遠い側の端部と定電位点との間に接続されていることを特徴とする請求項１〜４のいずれかに記載の高周波電力増幅用電子部品。
【請求項６】
前記電力結合器と前記出力電力検出回路の入力端子との間には、前記容量素子と直列に、該容量素子よりも容量値の大きな容量素子が接続されていることを特徴とする請求項１〜５のいずれかに記載の高周波電力増幅用電子部品。
【請求項７】
前記主線路および前記副線路は、前記電力増幅回路が実装された絶縁基板に形成された導体層からなることを特徴とする請求項１〜６のいずれかに記載の高周波電力増幅用電子部品。
【請求項８】
前記容量素子と前記抵抗素子は１つの共通の誘電体基体に実装もしくは内挿され、前記主線路と前記副線路は前記誘電体基体の表面に形成された導体層からなり、前記誘電体基体が、前記電力増幅回路とともに共通の絶縁基板に実装されていることを特徴とする請求項１〜７のいずれかに記載の高周波電力増幅用電子部品。
【請求項９】
前記出力電力検出回路は、前記電力増幅回路と該電力増幅回路にバイアスを与えるバイアス回路と同一の半導体チップ上に半導体集積回路として構成されていることを特徴とする請求項１〜８のいずれかに記載の高周波電力増幅用電子部品。
【請求項１０】
変調された高周波信号を増幅する電力増幅回路と、該電力増幅回路の最終出力段と出力端子との間に設けられたインピーダンス整合回路と、前記電力増幅回路の出力電力の大きさを検出し前記電力増幅回路をフィードバック制御するための信号を出力する出力電力検出回路と、前記インピーダンス整合回路と前記出力電力検出回路の入力端子との間に設けられた電力結合器とを備える高周波電力増幅用電子部品であって、
前記電力結合器は、前記インピーダンス整合回路の入力側に接続された第１の容量素子と、出力側に接続された第２の容量素子とからなり、これらの容量素子を介して前記出力電力検出回路へモニタ電圧を供給するように構成されていることを特徴とする高周波電力増幅用電子部品。
【請求項１１】
前記第１の容量素子と第２の容量素子の容量比を調整することにより、前記電力結合器のカップリング電圧−負荷位相特性を、過剰な電流が流れる負荷位相におけるモニタ電圧が増大する方向へ位相シフトさせることを特徴とする請求項１０に記載の高周波電力増幅用電子部品。
【請求項１２】
前記第１の容量素子と第２の容量素子は、容量比が２：１に設定されていることを特徴とする請求項１１に記載の高周波電力増幅用電子部品。
【請求項１３】
前記第２の容量素子の一方の端子の接続点は前記インピーダンス整合回路の主線路の前記電力増幅回路の最終出力段から遠い側の端部であることを特徴とする請求項１０〜１２のいずれかに記載の高周波電力増幅用電子部品。
【請求項１４】
前記インピーダンス整合回路の主線路は、始端に近い部分と終端に近い部分が互いに近接するように湾曲もしくは折曲して形成され、前記主線路の互いに近接する部位に前記第１の容量素子と第２の容量素子の一方の端子が接続されていることを特徴とする請求項１３に記載の高周波電力増幅用電子部品。
【請求項１５】
前記第２の容量素子の一方の端子の接続点は出力端子であり、前記インピーダンス整合回路の主線路の終端と前記出力端子との間には第３の容量素子が接続されていることを特徴とする請求項１０〜１２のいずれかに記載の高周波電力増幅用電子部品。
【請求項１６】
前記インピーダンス整合回路の主線路は、始端に近い部分が前記出力端子の近傍に位置するように配置され、前記第１の容量素子の一方の端子は前記主線路の始端部に接続されていることを特徴とする請求項１５に記載の高周波電力増幅用電子部品。
【請求項１７】
変調された高周波信号を増幅する電力増幅回路と、該電力増幅回路の最終出力段と出力端子との間に設けられたインピーダンス整合回路と、前記電力増幅回路の出力電力の大きさを検出し前記電力増幅回路をフィードバック制御するための信号を出力する出力電力検出回路と、前記インピーダンス整合回路と前記出力電力検出回路の入力端子との間に設けられた電力結合器とを備える高周波電力増幅用電子部品であって、
前記電力結合器は、
前記インピーダンス整合回路の主線路の前記電力増幅回路の最終出力段に近い側の一部と近接して平行に配置された副線路および前記主線路と副線路との間に接続された容量素子並びに前記副線路の前記電力増幅回路の最終出力段から遠い側と定電位点との間に接続された抵抗素子からなる第１電力結合器と、
前記インピーダンス整合回路の入力側に一方の端子が接続された第１の容量素子および出力側に一方の端子が接続され他方の端子が前記第１の容量素子の他方の端子と結合された第２の容量素子からなる第２電力結合器と、
を含み、前記第１電力結合器と第２電力結合器をモードに応じて切り替えて使用するように構成されていることを特徴とする高周波電力増幅用電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話機等の無線通信システムに使用され高周波の送信信号を増幅して出力する高周波電力増幅回路および出力電力のフィードバック制御に必要な出力電力の検出に用いる電力結合器を組み込んだ電子部品に適用して有効な技術に関する。
【背景技術】
【０００２】
一般に、携帯電話機等の無線通信装置（移動体通信装置）における送信側出力部には、変調後の送信信号を増幅する高周波電力増幅回路が設けられている。従来の無線通信装置においては、ベースバンド回路もしくはマイクロプロセッサ等の制御回路からの送信要求レベルに応じて高周波電力増幅回路の増幅率を制御するため、高周波電力増幅回路もしくはアンテナの出力電力を検出して帰還をかけることが行なわれている（例えば、特許文献１参照）。そして、出力電力の検出は、従来は一般に、カプラとダイオード検波回路などを使用して行なっており、検波回路は高周波電力増幅回路とは別個の半導体集積回路として構成されることが多い。
【０００３】
また、カプラは、ディスクリート部品もしくは絶縁基板に形成された出力線（マイクロストリップライン）と並行に配設された導体との間に形成される容量を介して出力電力を検出する素子であり、素子サイズが比較的大きい。なお、方向性電力結合器（カプラ）については例えば非特許文献１のＰ１９１〜Ｐ１９３に、また、非特許文献２のＰ９１〜Ｐ９５には移動体通信用セラミック積層ロウパスフィルタおよび方向性電力結合器について記載されている。
【特許文献１】特開２０００−１５１３１０号公報
【非特許文献１】総合電子出版社、１９９７年７月１０日発行「マイクロ波の基礎とその応用」
【非特許文献２】工業調査会発行「電子材料」１９９９年４月号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の方向性カプラを使用した高周波電力増幅回路の出力電力検出方式にあっては、方向性カプラを構成する伝送線の長さが長いためカプラ自身の大きさが大きい上、両端にそれぞれ抵抗素子が、またカプラの検出出力を検波するため外付けのダイオード素子が必要である。このように、従来の方向性カプラを使用した高周波電力増幅用モジュールは、高周波電力増幅回路とは別の半導体集積回路や電子部品を数多く使用しているため、モジュールの小型化を困難にしていた。
【０００５】
ここで、従来の方向性カプラの原理を、図２を用いて説明する。図２において、１１は送信信号を伝送する主線路、１２は該主線路と平行に配設された副線路である。かかる構成においては、主線路１１と副線路１２との間に磁気結合と電界結合とが存在するため、主線路１１を送信信号（電磁波）が通過する際、磁気結合によって副線路１２には主線路の信号の進行方向と逆向きの磁界が生じて電圧ＶＭ（Ｈ）が発生する。また、電界結合によって副線路１２にはその中央から始端側へ向かう電流ＩＥ（Ｅ）と終端側へ向かう電流ＩＥ（Ｅ）とが発生する。
【０００６】
従来の方向性カプラにおいては、副線路１２の終端での電圧Ｖout_R＝ＶＥ（Ｅ）−ＶＭ（Ｈ）が"０"となるように、線路の長さと副線路１２の終端に接続される抵抗ＲＬの抵抗値を調整することで電磁波の進行方向によって取り出す電力の強度に大きな差をつけて、副線路１２の始端側からＶout_R＝ＶＥ（Ｅ）＋ＶＭ（Ｈ）で表わされる大きな電圧を取り出すようにしている。しかしながら、かかる方向性カプラにおいては、線路の長さが３ｍｍ程度必要であるとともに、両端に抵抗素子を設ける必要があるため、モジュールの小型化を困難にしていた。
【０００７】
そこで、本出願人は、高周波電力増幅回路の最終段の電力増幅用トランジスタと出力端子との間に設けられているインピーダンス整合回路の中間ノードから、抵抗および容量素子を介して電圧を取り出して出力電力に比例した電流を生成し、それを電圧に変換して出力する出力電力検出回路を設けることによって、カプラを使用しないで高周波電力増幅回路の出力電力を検出して小型化を図るようにした高周波電力増幅用モジュールに関する発明をなし、先に出願した（特願２００３−１２３０４０）。
【０００８】
しかしながら、上記先願発明にあっては、高周波電力増幅回路の出力電力が一定であるにもかかわらず負荷が変動する（アンテナのインピーダンスが５０Ωでなくなる）ことによって、出力端で反射が起きて主線路に生じる定在波の位置が負荷インピーダンスの位相の変化で変化する。それによってカップリング量が変化してしまい、カプラの検出出力で高周波電力増幅回路にフィードバックをかけてバイアスを変化させたときに出力電力が変化し、出力電力の制御性が劣化するとともに、過剰電流が流れるおそれがあるという課題があることが明らかとなった。また、従来のカレントセンス方式の出力電力検出回路を使用した高周波電力増幅用モジュールにおいても、負荷が変動することによってカップリング量が変化して、過剰な電流が流れるおそれがある。
【０００９】
本発明の目的は、出力電力を検出してフィードバック制御を行なう無線通信システムを構成する高周波電力増幅用電子部品において、電力結合器の小型化を図ることができる出力電力の検出技術を提供することにある。
本発明の他の目的は、小型でしかも負荷が変動しても高周波電力増幅回路に過剰な動作電流が流されることのない高周波電力増幅用電子部品を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、本願の第１の発明は、変調された高周波信号を増幅する電力増幅回路と、該電力増幅回路の最終出力段と出力端子との間に設けられたインピーダンス整合回路と、前記電力増幅回路の出力電力の大きさを検出し前記電力増幅回路をフィードバック制御するための信号を出力する出力電力検出回路と、前記インピーダンス整合回路と前記出力電力検出回路の入力端子との間に設けられた電力結合器とを備える高周波電力増幅用電子部品において、前記電力結合器は、前記インピーダンス整合回路の主線路の前記電力増幅回路の最終出力段側の一部と近接して平行に配置された副線路と、前記主線路と副線路との間に接続された容量素子と、前記副線路の終端（電力増幅回路の最終出力段と反対側の端部）と定電位点との間に接続された抵抗素子とから構成されるようにしたものである。ここで、前記主線路の前記副線路と対向する部分のインピーダンスは１０Ω以下であり、前記対向部分の長さは伝送される信号の波長λの数１０分の１にするのが望ましい。
【００１１】
上記した手段によれば、主線路と副線路とからなる電力結合器をインピーダンスの小さい電力増幅回路の最終出力段に接続するため、電力結合器を出力端子側に接続する場合よりも主線路と副線路の対向部分の長さが短くても磁気結合強度を高くすることができるため、主線路を短くして電力結合器を小型化することが可能になる。しかも、主線路を短くしたことにより生じる電界結合強度の低下を主線路と副線路との間に接続された容量素子で補うことができるとともに、副線路の終端に接続された抵抗素子によって、反射波により生じる検出電圧（モニタ電圧）をゼロにすることができるため、小型で方向性カプラと同等の能力を有する電力結合器が得られ、結果として高周波電力増幅用電子部品（モジュール）の小型化を達成することができる。
【００１２】
また、望ましくは、前記容量素子は、前記副線路の中央よりも始端側の任意の点と、前記主線路の前記副線路との対向部分の中央よりも始端側の任意の点との間に接続する。これにより、容量素子を接続することに伴う主線路への影響を小さくすることができる。また、前記抵抗素子は、前記副線路の終端と定電位点との間に接続するようにする。副線路として機能するのは抵抗素子が接続されている部位よりも始端側の部分であるため、抵抗素子を副線路の終端に接続することにより、副線路に無駄な部分が生じるのを回避して小型化に貢献することができる。
【００１３】
本願の第２の発明は、変調された高周波信号を増幅する電力増幅回路と、該電力増幅回路の最終出力段と出力端子との間に設けられたインピーダンス整合回路と、前記電力増幅回路の出力電力の大きさを検出し前記電力増幅回路をフィードバック制御するための信号を出力する出力電力検出回路と、前記インピーダンス整合回路と前記出力電力検出回路の入力端子との間に設けられた電力結合器とを備える高周波電力増幅用電子部品において、前記電力結合器を前記インピーダンス整合回路のマイクロストリップラインの入力側に接続された第１の容量素子と、出力側に接続された第２の容量素子とから構成し、これらの容量素子を介して前記出力電力検出回路の入力端子へモニタ電圧を供給するようにしたものである。
【００１４】
上記した手段によれば、電力結合器は数ｐＦ程度の２つの容量素子で構成することができるため、３ｍｍ程度の長さと２個の抵抗素子を必要とする従来の方向性カプラに比べて小型化が可能となる。また、始端側と終端側の容量素子との容量比を適宜に設定することにより、負荷変動に伴うカップリング量（モニタ電圧）の変動を抑制することができる。ここで、望ましくは、２つの容量素子の容量比を調整することにより、電力結合器のカップリング電圧−負荷位相特性を、過剰な電流が流れる負荷位相におけるモニタ電圧が増大する方向へ位相シフトさせるようにする。
【００１５】
出力電力検出回路によって電力増幅回路の出力電力の大きさを検出して自動パワー制御回路で検出電圧と目標電圧とを比較して電力増幅回路のバイアスを制御することで出力電力を制御するフィードバック制御ループのかかった高周波電力増幅回路においては、上記のような２つの容量素子からなる電力結合器を用いた場合、ある負荷位相でモニタ電圧の落ち込みが発生しその負荷位相条件においてはフィードバック制御の目標電圧に満たないような低検出出力状態が発生することがある。その場合、自動パワー制御回路は電力増幅回路のバイアスを最大にするような制御電圧を印加するため、電力増幅回路に過剰な動作電流（ドレイン電流）が流されるおそれがある。しかるに、２つの容量素子の容量比を調整することにより、電力結合器のカップリング電圧−負荷位相特性を位相シフトさせるようにすると、過剰電流が流れる負荷位相におけるモニタ電圧を増大させることができるため、電力増幅回路に過剰な電流が流れるのを防止することができるようになる。
【発明の効果】
【００１６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、電力結合器の小型化を図り、結果として高周波電力増幅用電子部品（モジュール）の小型化を達成することができる。また、小型でしかも負荷が変動しても高周波電力増幅回路に過剰な動作電流が流されることのない高周波電力増幅用電子部品を実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好適な実施例を図面に基づいて説明する。
【実施例１】
【００１８】
図１は、本発明の第１の実施例の電力結合器を適用した高周波電力増幅器（以下、ＲＦパワーモジュールと称する）の出力部の構成例を示したものである。なお、本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
【００１９】
図１において、符号２１３が付されている素子は高周波電力増幅部の最終増幅段の電力増幅用ＦＥＴ、符号２４４が付されている部分は前記電力増幅用ＦＥＴ２１１のドレイン端子とモジュールの出力端子ＯＵＴとの間に設けられたインピーダンス整合回路、符号２５０が付されている部分は電力結合器である。図１より、電力結合器２５０はインピーダンス整合回路２４４を構成するマイクロストリップラインＭＳ１を共用していることが分かる。
【００２０】
上記インピーダンス整合回路２４４は、最終段の電力増幅用ＦＥＴ２１３のドレイン端子とモジュールの出力端子ＯＵＴとの間に直流カットの容量Ｃ４と直列に接続されたマイクロストリップラインＭＳ１〜ＭＳ３、ＭＳ２とＭＳ３の接続ノードＮ２と接地点との間に接続された容量Ｃ２１、およびＭＳ３と容量Ｃ４の接続ノードＮ３と接地点との間に接続された容量Ｃ２２からなるいわゆるπ型の整合回路として構成されている。さらに、電源電圧端子Ｖｄｄとの間のインピーダンス整合をとるため、マイクロストリップラインＭＳ１とＭＳ２の接続ノードＮ１と電源電圧端子Ｖｄｄとの間にはインダクタＬ３が、また電源電圧端子Ｖｄｄと接地点との間には容量Ｃ２３が接続されている。
【００２１】
電力結合器２５０は、インピーダンス整合回路２４４を構成する主線路としてのマイクロストリップラインＭＳ１と、該ＭＳ１と平行に配設された副線路としてのマイクロストリップラインＭＳ４と、ＭＳ１の始端（ＦＥＴ２１３のドレイン端側の端部）とＭＳ４の始端との間に接続された結合容量Ｃｅと、ＭＳ４の終端と接地点との間に接続された抵抗Ｒｔと、ＭＳ４の始端と出力電力検出回路の入力端子との間に接続される直流カットの容量ＣDCとから構成されている。マイクロストリップラインＭＳ１とＭＳ４とにより磁気結合が構成され、容量Ｃｅにより電界結合が構成される。
【００２２】
上記容量Ｃｅには０．５〜１ｐＦ程度の容量値を有するものを使用すると良い。容量ＣDCは直流成分を遮断するための素子であり、１００ｐＦ程度の容量値を有するものを使用すると良い。また、抵抗Ｒｔとしては３０〜１５０Ω程度の抵抗値を有するものを使用すると良い。直流カットの容量ＣDCは交流成分を充分に伝達できるようにするため比較的容量値が大きいのでディスクリートの部品（素子）を用いるのが良い一方、結合用容量Ｃｅは容量値が小さいので、ディスクリートの部品でも、モジュール基板に形成された一対の導電層のパターンからなる内挿容量を用いても良い。
【００２３】
この実施例においては、マイクロストリップラインＭＳ１とＭＳ４の長さは約１ｍｍ、幅はＭＳ４が０．１ｍｍで、ＭＳ１はＭＳ４の４〜５倍に設定され、マイクロストリップラインＭＳ１のインピーダンスは２〜３Ωとされている。また、マイクロストリップラインＭＳ１とＭＳ４の間隔は０．１ｍｍに設定されている。マイクロストリップラインＭＳ１の始端が接続される電力増幅用ＦＥＴ２１３のドレイン端子のインピーダンスは２Ω程度であり、これによりＭＳ１とＭＳ２の接続ノードＮ１のインピーダンスは５Ω程度となるようにされている。なお、図１では、マイクロストリップラインＭＳ１〜ＭＳ３が分離して形成されているが、連続するように形成され、その途中にインダクタＬ３や容量Ｃ２１，Ｃ２２が接続されていても良い。その場合、ＭＳ１の長さが１ｍｍ以上（３〜５ｍｍ程度）で、ＭＳ４の長さが１ｍｍとされる。
【００２４】
図２に示すような従来の方向性カプラは、インピーダンスが５０Ωに近いモジュールの出力端側すなわち図１の出力端子ＯＵＴと容量Ｃ２１との間あるいは容量Ｃ２１とマイクロストリップラインＭＳ３との間に設けられていた。そのため、本実施例の電力結合器を構成するマイクロストリップラインＭＳ１に相当するラインの長さは３ｍｍと、本実施例のＭＳ１のライン長の３倍近い長さを必要とし、またディスクリートの部品として接続する構成であり、それによってモジュールの小型化が困難であった。これに対し、本実施例の電力結合器を構成する主線路の長さは約１ｍｍで済むとともに、主線路として整合回路のマイクロストリップラインＭＳ１を利用しかつ副線路もモジュールの基板上に形成された導体層を使用するため、モジュールの小型化が可能となる。
【００２５】
このように、マイクロストリップラインＭＳ１の長さを短くできるのは、本実施例の電力結合器は電力増幅用ＦＥＴ２１３のドレイン端子に接続されており、このドレイン端子のインピーダンスは約２Ωとかなり低いので、ラインの長さが短くても電力結合器の磁気結合が強く充分に磁界変化を副線路としてのマイクロストリップラインＭＳ４に伝達できるためである。一方、接続点のインピーダンスが低くてもラインが短いと寄生容量が小さいため、マイクロストリップラインのみでは電界結合が弱く電界変化を充分に伝達することができない。そこで、この実施例の電力結合器においては、容量Ｃｅを設けて電界結合を補うようにしている。これによって、小型であっても充分に出力電力をモニタすることができる電力結合器が得られる。
【００２６】
なお、図１では、容量ＣｅはマイクロストリップラインＭＳ１の始端側に接続されているが、接続点はＭＳ１の中央よりも始端側であれば良い。容量Ｃｅの接続点をＭＳ１の中央よりも後ろにすると主線路のインピーダンスに与える影響が大きくなるためである。
【００２７】
さらに、本実施例の電力結合器は、容量Ｃｅの容量値と抵抗Ｒｔの抵抗値を調整することで反射波によるカップリング電圧（モニタ電圧）への影響を抑制するようにしている。具体的には、図３（Ａ）に示すように、進行波によって磁気結合を介して副線路ＭＳ４に生じる電圧をＶｍ（Ｈ）、進行波によって電界結合を介して副線路ＭＳ４に流れる電流をＩｅ（Ｅ）、この電流Ｉｅ（Ｅ）が抵抗Ｒｔ（抵抗値Ｒterm）に流れることによって生じる電圧をＶｅ（Ｅ）とおくと、モニタ電圧Ｖｍｏｎは、Ｖｍｏｎ＝Ｖｅ（Ｅ）＋Ｖｍ（Ｈ）＝Ｒterm×Ｉｅ（Ｅ）＋Ｖｍ（Ｈ）となる。
【００２８】
一方、図３（Ｂ）に示すように、反射波によって磁気結合を介して副線路ＭＳ４に生じる電圧を−Ｖｍ（Ｈ）、反射波によって電界結合を介して副線路ＭＳ４に流れる電流をＩｅ（Ｅ）、この電流Ｉｅ（Ｅ）が抵抗Ｒｔ（抵抗値Ｒterm）に流れることによって生じる電圧をＶｅ（Ｅ）とおくと、モニタ電圧Ｖｍｏｎは、Ｖｍｏｎ＝Ｖｅ（Ｅ）−Ｖｍ（Ｈ）＝Ｒterm×Ｉｅ（Ｅ）−Ｖｍ（Ｈ）となる。本実施例の電力結合器は、容量Ｃｅの容量値と抵抗Ｒｔの抵抗値Ｒtermを調整することで、反射波により生じるモニタ電圧Ｖｍｏｎ＝Ｖｅ（Ｅ）−Ｖｍ（Ｈ）が「０」となるようにしている。これにより、本実施例の電力結合器は方向性を有し、負荷が変動してもモニタ電圧が影響を受けにくくすることができる。
【００２９】
図４に、本実施例の電力結合器の方向性に関して行なったシミュレーションの結果を示す。図４は、横軸に出力電力Ｐｏｕｔにとって、また縦軸にモニタ電圧Ｖｍｏｎの実効値をとって示したものである。図４において、実線Ａは出力電力Ｐｏｕｔに応じて進行波によって生じるモニタ電圧、破線Ｂは反射波によって生じるモニタ電圧である。図４より、本実施例の電力結合器は、進行波により生じる電圧を充分に伝え、反射波により生じる電圧を抑えることができることが分かる。また、本実施例の電力結合器は、負荷が変動してもモニタ電圧の出力電力Ｐｏｕｔに対する追従性が比較的良好である。
【００３０】
その理由は、以下のとおりである。図１の回路において、アンテナの環境、状態が変化して負荷が変動つまり容量成分とインダクタンス成分のバランスが変化すると、アンテナのインピーダンスが５０Ωからずれ、出力端子ＯＵＴで反射が起きる。そして、この反射により、整合回路のマイクロストリップラインでは、図５に示すように、電圧成分と電流成分がそれぞれ定在波となって現われる。しかも、その定在波の節の位置は負荷の位相変動によって移動する。ただし、電圧成分の定在波の節の位置と電流成分の定在波の節の位置は一致することはない。従って、マイクロストリップラインのどの端面でも有能電力は「０」にならず、かつどの端面でも有能電力は等しく、これが出力電力とほぼ一致する。そのため、電力結合器が電流と電圧の双方でバランスよくカップリングしていれば、出力電力自体をモニタしているのと同等になる。本実施例の電力結合器は、それに近い形になっているため、負荷が変動してもモニタ電圧が出力電力Ｐｏｕｔの変化に追従するようになる。
【００３１】
その結果、本実施例の電力結合器を使用してパワー制御を行なうようにした高周波電力増幅回路は、負荷が変動しても出力電力Ｐｏｕｔの制御性が比較的良好になるとともに、過剰電流が流れるおそれがない。その結果、ＥＤＧＥ（Enhanced Data Rates for GMS Evolution）モードのような振幅制御を伴う送信を行なう場合に、負荷変動による出力波形の歪を抑え、変調精度が低下するのを抑制することができる。
【００３２】
図７には、図１の電力結合器を使用した高周波電力増幅回路において、図６のように出力端子ＯＵＴに位相シフタ２６０を介して３ｄＢのアッテネータ２７０を負荷として接続するとともに、電力結合器２５０に出力電圧検出回路２２０を接続した試験装置において、位相シフタ２６０で位相を変化させても出力電圧検出回路２２０の出力電圧Ｖｄｅｔが一定になるように入力電力Ｐｉｎを変化させたときの出力電力Ｐｏｕｔの測定値を◆印で示す。
【００３３】
また、本実施例の電力結合器を使用せず代わりに容量ＣDCをマイクロストリップラインＭＳ１の任意の位置に接続してモニタ電圧を出力電圧検出回路２２０に取り出すようにした前記先願発明（特願２００３−１２３０４０）において同様な試験を行なった場合の出力電力Ｐｏｕｔの測定値を■印で示す。なお、従来の方向性カプラ（図２）を使用した場合における負荷位相の変化に対する出力電力Ｐｏｕｔの大きさは、理想的な方向性カプラであれば一点鎖線Ｃのようにほぼフラットになる。
【００３４】
同図より、本実施例の電力結合器を使用してパワー制御を行なうようにした高周波電力増幅回路は、負荷変動に対する出力電力Ｐｏｕｔの制御性が比較的良好であることが分かる。先願発明においては負荷の位相によって出力電力Ｐｏｕｔが大きく変化するのは、先願発明は電界結合のみ利用するため電圧を取り出す容量を接続した位置に図５の電圧の定在波の節が一致したときに、検出電圧Ｖｄｅｔが大きく下がり出力電力を上げようとする作用が働くためである。
【００３５】
図８には、図１の電力結合器を使用した図６のような試験装置において、位相シフタ２６０で位相を変化させても出力電圧検出回路２２０の出力電圧Ｖｄｅｔが一定になるように入力電力Ｐｉｎを変化させたときの電力増幅用ＦＥＴ２１３に流れる電流Ｉｄｄの値を◆印で示す。また、比較のため、前記先願発明（特願２００３−１２３０４０）において同様な試験を行なった場合の電力増幅用ＦＥＴ２１３に流れる電流の値を■印で示す。同図より、本実施例の電力結合器を使用してパワー制御を行なうようにした高周波電力増幅回路は、負荷変動に対する電流の変化が先願発明に比べて小さいことが分かる。これにより、本実施例の電力結合器を適用すると、負荷変動によって先願発明のように電力増幅用ＦＥＴ２１３に過剰電流が流れるのを回避することができる。
【００３６】
図９には、本実施例の電力結合器を、ＥＤＧＥモードのような振幅制御を伴う送信を行なうシステムに適用した場合における負荷変動に伴うＥＶＭ（Error Vector Magnitude）を◆印で示す。同図より、本実施例の電力結合器を使用してパワー制御を行なうようにした高周波電力増幅回路は、ＥＶＭ値を１．７５〜３．２５％の範囲に押さえ、変調精度が低下するのを抑制するできることが分かる。
【００３７】
次に、本実施例の電力結合器における主線路および副線路としてのマイクロストリップラインＭＳ１，ＭＳ４の適切な長さとインピーダンスについて説明する。
【００３８】
図１０に、本実施例の電力結合器における主線路の特性インピーダンスと電力結合器のカップリング電圧（モニタ電圧）との関係つまり磁気結合の強度を示す。図１０より、主線路と副線路の長さＬが長いほどカップリング電圧は高くなるが、同一の長さであれば特性インピーダンスが低いほどカップリング電圧は高くなることが分かる。本実施例の電力結合器においては、主線路の特性インピーダンスを小さくすることで磁気結合の強度を高めて主線路の長さを短くして小型化を図ることとした。具体的には、主線路および副線路としてのマイクロストリップラインＭＳ１，ＭＳ４を約１ｍｍとした。そして、ラインが短いと寄生容量が小さいため電界結合が弱く電界変化を充分に伝達することができないので、容量Ｃｅを設けて電界結合を補うようにした。図１０より、主線路の特性インピーダンスが１０Ω以下であれば、主線路と副線路の長さＬが短くてもカップリング電圧をかなり大きくすることができることが分かる。これより、主線路の特性インピーダンスの望ましい範囲は１０Ω以下とした。
【００３９】
ところで、図１の高周波電力増幅回路においては、増幅用ＦＥＴ２１３のドレイン端のインピーダンスや整合回路のインピーダンスは、送信する信号の周波数に応じて変化する。従って、インピーダンスの変動による出力電力の変動を補償できることが望まれる。そして、そのためには、インピーダンスの変動に対する磁気結合によるカップリング電圧の変動が大きい必要がある。
【００４０】
また、電力結合器は、主線路の特性インピーダンスの変動に対する磁気結合と電界結合によるカップリング電圧の変動量のバランスがとれている必要がある。そこで、本実施例の電力結合器に関して、主線路の特性インピーダンスと磁気結合および電界結合との関係について調べた。その結果を図１１に示す。なお、図１１は、結合容量Ｃｅとして０．５ｐＦ、主線路および副線路の長さを１ｍｍとしたときのものである。図１１より、本実施例の電力結合器においては、磁気結合と電界結合のバランスがとれる点（２つの線の交点）は主線路の特性インピーダンスが低い範囲にあることが分かる。図１１より、主線路の特性インピーダンスの望ましい範囲は５Ω以下で、最も好ましいのは２〜３Ωであることが分かる。
【００４１】
図１２には、本実施例の電力結合器を適用したＲＦパワーモジュールのより詳細な構成を示す。図１２において、図１に示されている回路および素子と同一の回路および素子には同一の符号を付して重複した説明は省略する。
この実施例のＲＦパワーモジュール２００は、変調された入力高周波信号Ｐｉｎを増幅する電力増幅用ＦＥＴを含む高周波電力増幅部２１０と、該高周波電力増幅回路２１０の出力電力を検出する出力電力検出回路２２０と、前記高周波電力増幅部２１０の各段の電力増幅用ＦＥＴにバイアス電圧を与えて各ＦＥＴに流すアイドル電流を制御するバイアス回路２３０と、高周波電力増幅部２１０の最終段の整合回路２４４と出力電力検出回路２２０との間に設けられた前記実施例の電力結合器２５０とからなる。
【００４２】
特に制限されるものでないが、この実施例の高周波電力増幅部２１０は、３個の電力増幅用ＦＥＴ２１１、２１２、２１３を備え、このうち後段のＦＥＴ２１２，２１３はそれぞれ前段のＦＥＴ２１１，２１２のドレイン端子にゲート端子が接続され、全体で３段の増幅回路として構成されている。また、各段のＦＥＴ２１１，２１２，２１３のゲート端子には、バイアス回路２３０から供給されるゲートバイアス電圧Ｖｂ１，Ｖｂ２，Ｖｂ３が印加され、これらの電圧に応じたアイドル電流が各ＦＥＴ２１１，２１２，２１３にそれぞれ流されるようにされている。
【００４３】
電力増幅用素子２１１〜２１３として、この実施例ではＭＯＳＦＥＴが使用されているが、バイポーラ・トランジスタやＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（High Electron Mobility Transistor）等他のトランジスタを用いても良い。
【００４４】
各段のＦＥＴ２１１，２１２のドレイン端子にはそれぞれインダクタンス素子Ｌ１，Ｌ２を介して電源電圧Ｖddが印加されている。初段のＦＥＴ２１１のゲート端子と入力端子Ｉｎとの間には、インピーダンス整合回路２４１および直流カットの容量素子Ｃ１が設けられ、これらの回路及び素子を介して高周波信号ＰｉｎがＦＥＴ２１１のゲート端子に入力される。
【００４５】
初段のＦＥＴ２１１のドレイン端子と２段目のＦＥＴ２１２のゲート端子との間には、インピーダンス整合回路２４２および直流カットの容量素子Ｃ２が接続されている。また、２段目のＦＥＴ２１２のドレイン端子と最終段のＦＥＴ２１３のゲート端子との間には、インピーダンス整合回路２４３および直流カットの容量素子Ｃ３が接続されている。そして、最終段のＦＥＴ２１３のドレイン端子がインピーダンス整合回路２４４および容量素子Ｃ４を介して出力端子ＯＵＴに接続されており、高周波入力信号Ｐｉｎの直流成分をカットし交流成分を増幅した信号Ｐoutを出力する。
【００４６】
出力電力検出回路２２０は、最終段の電力増幅ＥＦＴ２１３のドレイン端子とモジュールの出力端子ＯＵＴとの間に設けられたインピーダンス整合回路２４４に隣接して設けられた電力結合器２５０により取り出されたモニタ電圧が直流カットの容量ＣDCを介して印加される入力端子と接地点との間に、直列形態で接続された整流用ダイオードＤ１および抵抗Ｒ１と、前記ダイオードＤ１のアノード端子に抵抗Ｒ２を介して動作点となるバイアス電圧を与える直流電圧源ＤＣ１と、前記ダイオードＤ１と抵抗Ｒ１との接続ノードと接地点との間に接続された平滑容量Ｃ１０とから構成されている。抵抗Ｒ１には、容量ＣDCを介して入力される交流波形に比例しそれを半波整流したような電流が流されて電圧に変換され、それが平滑容量Ｃ１０で平滑されて検波電圧Ｖｄｅｔとして出力される。
【００４７】
なお、この実施例のＲＦパワーモジュール２００は、破線で囲まれた部分が半導体集積回路化されている。すなわち電力増幅部２１０の各素子（インダクタンス素子Ｌ１〜Ｌ３およびインピーダンス整合回路２４４を除く）およびバイアス回路２３０の各素子と、出力電力検出回路２２０の各素子が単結晶シリコンのような１個の半導体チップ上に半導体集積回路ＩＣ１として構成されている。そして、この半導体チップと、電力増幅部２１０のインダクタンス素子Ｌ１〜Ｌ３およびインピーダンス整合回路２４４と、電力結合器２５０および直流カットの容量素子ＣDCとが、１つのセラミック基板上に実装されてパワーモジュールとして構成されている。容量素子ＣDCはディスクリートの部品が用いられる。出力電力検出回路２２０もディスクリートのダイオード素子、抵抗素子、容量素子などの部品により構成するようにしても良い。
【００４８】
このように、本実施例のＲＦパワーモジュールは、方向性カプラに比べてサイズの小さな電力結合器２５０を使用するため、モジュールを小型化できるとともに、出力電力検出回路２２０を電力増幅部２１０およびそのバイアス回路２３０の主要部とともに半導体集積回路化することが容易となるため、部品点数を減らしモジュールを小型化することができるようになる。
【００４９】
なお、図１２においては、インダクタンス素子Ｌ１〜Ｌ３およびインピーダンス整合回路２４４を除く電力増幅部２１０の各素子およびバイアス回路２３０と出力電力検出回路２２０を１つの半導体集積回路として構成しているが、電力増幅部２１０の初段ＥＦＴ２１１および２段目ＦＥＴ２１２と、バイアス回路２３０と、出力電力検出回路２２０とを１つの半導体集積回路として構成、つまり、電力増幅部２１０の最終段のＦＥＴ２１３とインピーダンス整合回路２４１〜２４４とインダクタンス素子Ｌ１〜Ｌ３はＩＣ外の素子として構成するようにしても良い。この変形例は、図１の実施例に比べてモジュールの実装密度は若干劣るものの、インピーダンス整合回路２４１〜２４３や最終段のＦＥＴ２１３としてオンチップのものに比べて特性がすぐれたものを使用できるため、回路の性能を向上させることができるという利点がある。
【００５０】
図１３には、実施例のパワーモジュール２００のデバイス構造の構成例を示す。なお、図１３は実施例のＲＦパワーモジュールの構造を正確に表わしたものではなく、その概略が分かるように一部の部品や配線などを省略した構造図として表わしたものである。
図１３に示されているように、本実施例のモジュールの本体１０は、アルミナなどのセラミック板からなる複数の誘電体層１１を積層して一体化した構造にされている。各誘電体層１１の表面または裏面には、所定のパターンに形成し表面に金メッキを施した銅などの導電材料からなる導体層が設けられている。１２ａ〜１２ｄは導体層からなる導電パターンである。また、各誘電体層１１の表裏の導電パターン同士を接続するために、各誘電体層１１にはスルーホールと呼ばれる孔（図示略）が設けられ、この孔内には導体が充填されている。
【００５１】
図１３の実施例のモジュールでは、６枚の誘電体層１１が積層されており、１番下の誘電体層の裏面側にはほぼ全面にわたって導体層が形成され、接地電位ＧＮＤを供給するグランド層とされている。また、１〜５層目の各誘電体層１１の表裏面にも伝送線路としてのマイクロストリップラインを構成する導電パターンやグランド層となる導体層が形成されている。
【００５２】
第１層目の誘電体層１１上には、前記半導体集積回路ＩＣ１が形成された半導体チップ３０が実装され、該半導体チップ３０の上面の電極（パッド）と誘電体層１１表面の所定の導体層（１２ａ，１２ｂ）とはボンディングワイヤ３１により電気的に接続されている。また、第１層目の誘電体層１１の表面には、図１に示されている整合回路２４４や電力結合器２５０を構成するマイクロストリップラインＭＳ１，ＭＳ２，ＭＳ３，ＭＳ４等を構成する導電パターン１２ｂ，１２ｃが形成されているとともに、整合回路から出力電力検出回路へモニタ電圧を取り出すための電力結合器２５０を構成する抵抗素子Ｒｔや容量素子Ｃｅ，ＣDCなどとして用いられるディスクリート部品４１，４２，４３、直流カットの容量素子Ｃ４やインダクタンス素子Ｌ３として用いられる部品４４，４５などが実装されている。インピーダンス整合回路２４４の容量Ｃ２１，Ｃ２２は、ディスクリート部品でも良いが、本実施例では、導電パターン１２ｂと該パターンの一部に対向するように１層目の誘電体層１１の裏面に形成された図示しない導電パターンとにより内挿容量として構成されている。
【００５３】
図１４には、実施例のＲＦパワーモジュール２００のデバイス構造の他の構成例を示す。図１４と図１３のデバイスとの違いは、図１４のデバイスでは、整合回路２４４や電力結合器２５０を構成する抵抗素子Ｒｔや容量素子Ｃｅ，ＣDC、直流カットの容量素子Ｃ４やインダクタンス素子Ｌ３等の受動素子を、ガラスなどからなる誘電体基体２０に実装もしくは内挿するとともに、この誘電体基体２０の表面に公知の半導体製造技術等を利用して導体層２１からなるマイクロストリップラインＭＳ１，ＭＳ２，ＭＳ３，ＭＳ４等を形成したものである。かかる受動素子を実装もしくは内挿した素子はＩＰＣ（Integrated Passive Component）と呼ばれている。ＩＰＣでは、抵抗素子や容量素子も基板表面に形成した導電パターンで構成することができる。また、誘電体基体２０は比較的厚いので、シリコンのような半導体基板上に形成された素子よりも良好な特性の素子を得ることができる。
【００５４】
モジュールの本体１０は、図１３のものと同様に、アルミナなどのセラミック板からなる複数の誘電体層１１を積層して一体化した構造にされ、各誘電体層１１の表面または裏面には所定のパターンに形成し表面に金メッキを施した銅などの導電材料からなる導体層１２が設けられている。図１４のようなデバイス構造を採用することにより、ＲＦパワーモジュール２００を構成する部品点数を減らし、より一層の小型化が可能になる。ＩＰＣを構成する誘電体基体２０も積層構造とし、各層の表裏に導体層のパターンを形成するように構成することができる。
【実施例２】
【００５５】
図１５は、第１の実施例の電力結合器を適用したＲＦパワーモジュールの他の構成例を示す。本実施例のＲＦパワーモジュールは、例えばＧＳＭ（Global System for Mobile Communication）とＤＣＳ（Digital Cellular System）またはＰＣＳ（Personal Communication System）のような複数のバンドの無線通信が可能なシステムを構成するのに適するように構成したモジュールである。
【００５６】
具体的には、ＧＳＭの送信信号を増幅する高周波電力増幅回路２１０Ａと、該高周波電力増幅回路２１０Ａの後段に設けられたインピーダンス整合回路２４４Ａと、ＤＣＳまたはＰＣＳの送信信号を増幅する高周波電力増幅回路２１０Ｂと、該高周波電力増幅回路２１０Ｂの後段に設けられたインピーダンス整合回路２４４Ｂとを設けたＲＦパワーモジュールにおいて、共通の出力電力検出回路２２０と直流カット用の容量ＣDCを設けるとともに、整合回路２４４ＡのマイクロストリップラインＭＳ１Ａと整合回路２４４ＢのマイクロストリップラインＭＳ１Ｂとを平行して配設し、それらの間に２つの電力結合器の共通の副線路としてマイクロストリップラインＭＳ４を配設し、ＭＳ１Ａの始端とＭＳ４の始端との間およびＭＳ１Ｂの始端とＭＳ４の始端との間に、それぞれ結合容量Ｃｅ１，Ｃｅ２を接続し、ＭＳ４の他端と接地点との間に抵抗Ｒｔを接続してなる電力結合回路２５０を設けたものである。出力電力検出回路２２０と直流カット用の容量ＣDCおよび副線路（ＭＳ４）を共通化することにより、別々に設ける場合に比べてモジュールを小型化することができるようになる。
【実施例３】
【００５７】
図１６は、本発明の電力結合器を適用した第３の実施例のＲＦパワーモジュールの構成例を示す。本実施例は、高周波電力増幅回路の最終段の電力増幅ＦＥＴ２１３のドレイン端子に容量素子Ｃ３１の一方の端子を、またモジュールの出力端子ＯＵＴに容量素子Ｃ３２の一方の端子を接続し、これらの容量素子Ｃ３１，Ｃ３２の他端を結合して出力電力検出回路２２０の入力端子に接続し、インピーダンス整合回路２４４の始端と終端の両方からモニタ電圧を取り出すように構成したものである。図１６では、整合回路２４４の終端側の容量素子Ｃ３２はモジュールの出力端子ＯＵＴに接続されているが、図１７のように、整合回路２４４と直流カット用の容量素子Ｃ４との接続ノードＮ３に接続するようにしても良い。容量素子Ｃ３１，Ｃ３２の容量値は数１００ｎＦ〜数ｐＦとすると良い。
【００５８】
本実施例の電力結合器は、せいぜい数ｐＦ程度の容量値を有する２つの容量素子で構成されるため、３ｍｍ程度の長さを必要とする主線路と副線路とからなり２個の抵抗素子を必要とする従来の方向性カプラ（図２参照）に比べて小型化が可能となる。また、後述のように、始端側と終端側の容量素子Ｃ３１とＣ３２の容量比を適宜に設定することにより、負荷変動に伴う容量素子Ｃ３１，Ｃ３２のカップリング量（モニタ電圧Ｖｍｏｎ）の変動を抑制することができる。さらに、図１６では始端側と終端側の容量素子Ｃ３１とＣ３２が互いに離れているため、一見これらの素子を結合する結線の長さが長くなり小型化を妨げるように見えるが、後述のようにレイアウトを工夫することにより省スペース化が可能になる。
【００５９】
出力電力検出回路２２０は、最終段の電力増幅ＦＥＴ２１３のドレイン端子とモジュールの出力端子ＯＵＴに接続された上記容量素子Ｃ３１，Ｃ３２により取り出されたモニタ電圧が、抵抗Ｒｉおよび直流カットの容量ＣDCを介してゲート端子に印加されるように接続されたＮチャネルＭＯＳトランジスタＱ１と、該トランジスタＱ１と直列に接続されたＰチャネルＭＯＳトランジスタＱ２と、該トランジスタＱ２とカレントミラー接続されたＭＯＳトランジスタＱ３と、該トランジスタＱ３と直列に接続された電流−電圧変換用ＭＯＳトランジスタＱ４と、変換された電圧をインピーダンス変換して次段に供給するボルテージフォロワ２２２と、上記ＭＯＳトランジスタＱ１にゲートバイアス電圧を与えるバイアス生成回路２２３と、該バイアス生成回路２２３で生成されたバイアス電圧をインピーダンス変換して次段に供給するボルテージフォロワ２２４と、ボルテージフォロワ２２２の出力からボルテージフォロワ２２４の出力を差し引いた電圧を出力する減算回路２２５とから構成されている。
【００６０】
バイアス生成回路２２３は、電圧レギュレータから供給される定電圧Ｖregをインピーダンス変換するボルテージフォロワ２２６の出力端子と接地点との間に直列に接続された抵抗Ｒ１およびＭＯＳトランジスタＱ５と、該ＭＯＳトランジスタＱ５のゲート端子と上記出力検出用ＭＯＳトランジスタＱ１のゲート端子との間に接続された抵抗Ｒ２と、前記ＭＯＳトランジスタＱ５のゲート端子と接地点との間に接続された容量Ｃ１１とからなる。ＭＯＳトランジスタＱ５は、そのゲート端子とドレイン端子とが結合されてダイオードとして作用するように構成されており、抵抗Ｒ１とトランジスタＱ５のオン抵抗の比でＶregを分割した電圧を出力検出用ＭＯＳトランジスタＱ１のゲート端子にバイアス電圧として付与する。
【００６１】
本実施例では、このバイアス電圧の値として、上記出力検出用ＭＯＳトランジスタＱ１をＢ級増幅動作させることができるように、Ｑ１のしきい値電圧に近い電圧値が設定されている。これにより、ＭＯＳトランジスタＱ１には、容量ＣDCを介して入力される交流波形に比例しそれを半波整流したような電流が流され、Ｑ１のドレイン電流は入力交流電圧（モニタ電圧）の振幅に比例した直流成分を含むようにされる。このトランジスタＱ１のドレイン電流がＱ２とＱ３のカレントミラー回路２２１によりＱ３側に転写され、Ｑ４によって電圧に変換される。
【００６２】
また、この実施例においては、ボルテージフォロワ２２４の入力端子に、上記バイアス生成回路２２３のＭＯＳトランジスタＱ５のゲート端子と抵抗Ｒ２との接続ノードの電位が入力されている。抵抗Ｒ２と容量Ｃ１１は、容量ＣDCを介して取り込まれた出力電力の交流成分がボルテージフォロワ２２４の入力に回り込むのを防止する。そして、このバイアス生成回路２２３で生成され出力検出用ＭＯＳトランジスタＱ１のゲート端子に印加されるバイアス電圧と同一の電圧がボルテージフォロワ２２４を介して減算回路２２５に供給され、出力検出電圧からバイアス電圧を差し引いた電圧が減算回路２２５から出力される。これにより、減算回路２２５の出力は、バイアス生成回路２２３により付与される直流成分を含まない純粋な出力電力の交流成分に比例した検出電圧Ｖdetとなる。なお、出力電力検出回路２２０は図１６に示されているものに限定されず、図１２に示されているような出力電力検出回路であっても良い。
【００６３】
次に、本実施例の電力結合器においては、負荷変動に伴ない容量素子Ｃ３１，Ｃ３２のカップリング量が変動する理由およびそれに伴う不具合、並びに始端側と終端側の容量素子Ｃ３１とＣ３２の容量比を適宜に設定することにより負荷変動に伴うカップリング量の変動を抑制することができる理由について説明する。
図１６のような構成のＲＦパワーモジュールにおいては、出力端に接続されるアンテナの状態が変化して負荷が変動すると前述したように出力端で反射が起きて定在波が生じるようになる。そして、負荷の位相が変化すると定在波の節の位置が移動するため、定在波の節の位置が結合容量Ｃ３１，Ｃ３２の接続点と一致するとカップリング量が減少することとなる。
【００６４】
図１８は、容量素子を用いた電力結合器において、出力電力を一定にして負荷位相を変化させた場合おける負荷位相とカップリング量との関係を示す。図１８において、●印は図１６に示すような構成を有する高周波電力増幅回路において電力結合器として整合回路のマイクロストリップラインＭＳ１〜３の途中に結合容量を１つだけ接続した場合における負荷の位相とカップリング量との関係、■印は電力結合器として整合回路の両端に結合容量Ｃ３１，Ｃ３２を接続しＦＥＴ２１３のドレイン端側の容量Ｃ３１を出力端側の容量Ｃ３２の２倍の容量値としたものを用いた場合における負荷の位相とカップリング量との関係を示す。
【００６５】
図１８より、結合容量を１つだけ接続した場合には、出力電力が一定であっても負荷の位相によってカップリング量に１５ｄＢ近い差が生じる。一方、実施例のような２つの結合容量を用いた結合器の場合には、カップリング量の差を７ｄＢ程度まで小さくできることが分かる。
【００６６】
そして、このような負荷位相の変化によるカップリング量の変動があると、容量素子からなる電力結合器を用いて出力電力検出回路２２０で出力電力を検出し、その検出電圧Ｖdetを自動パワー制御回路（ＡＰＣ回路）４００へ供給して高周波電力増幅回路２１０のバイアス電圧を制御するようなシステムを構成して、出力端に図６と同様な位相シフタ２６０および３ｄＢのアッテネータ２７０を負荷として接続し、ＧＳＭの最大出力電力に近いパワー（約３３ｄＢ）を指示する信号ＰＣＳをＡＰＣ回路４００に与えて位相シフタ２６０で位相をシフトさせながら高周波電力増幅回路２１０をＡＰＣ回路４００でフィードバック制御したとき、検出電圧Ｖdetは図１９に示すようになる。
【００６７】
なお、図１９において、破線Ｄはフィードバック制御しない場合の特性を表わしている。また、このとき増幅用ＦＥＴ２１３に流れるドレイン電流Ｉｄｄは図２０に示すようになる。図２０において、◆印は結合容量が１つの場合の各位相でのドレイン電流Ｉｄｄの測定値、×印は実施例つまり結合容量が２つの場合の各位相でのドレイン電流Ｉｄｄの測定値である。検出電圧Ｖdetとドレイン電流Ｉｄｄとの関係を分かりやすくするため、図１９には、結合容量が１つの場合の各位相でのＩｄｄの変化が一点鎖線で示されている。
【００６８】
上記のような制御ループでは、本来負荷が変化しても検出電圧Ｖdetが一定となるようにフィードバックがかかるが、図１９において、検出電圧Ｖdetが負荷位相０°の近傍で落ち込んでいるのは、結合容量の接続点が定在波の節の位置に一致しモニタ電圧が低下したにもかかわらず、ＡＰＣ回路４００から出力される制御電圧Ｖａｐｃはある値以上になることができないためである。そして、検出電圧Ｖdetがこのように落ち込むと、高周波電力増幅回路に許容されている最大出力電力を生じさせるバイアス電圧のリミット値以上の電圧が高周波電力増幅回路２１０に印加されて、図２０に◆印で示すように、増幅用ＦＥＴ２１３に過剰なドレイン電流Ｉｄｄが流されて消費電力が必要以上に増加してしまうという不具合が発生する。なお、上記不具合を回避するため、検出電圧Ｖdetが落ち込むような位相になったときでも高周波電力増幅回路２１０から所望の出力電力が得られるようにＡＰＣ回路４００を構成すると、逆に検出電圧Ｖdetが高くなるような位相になったときに充分な出力電力が得られなくなる。
【００６９】
また、図１６の出力電力検出回路２２０内のトランジスタＱ１のゲート端子に増幅用ＦＥＴ２１３のゲート電圧を印加することで出力電力の検出を行なうカレントセンス方式の出力電力検出回路を使用した場合にも、図２０に△印で示すように、負荷変動で増幅用ＦＥＴ２１３に過剰電流が流れる。しかるに、結合容量が２つである本実施例の電力結合器を用いた場合には、×印で示すようにドレイン電流Ｉｄｄの変動量が少なくなり、過剰電流が流れるのを防止することができる。
【００７０】
このように、２個の結合容量からなる実施例の電力結合器を用いた場合にドレイン電流Ｉｄｄの変動量を小さくできるのは、整合回路のマイクロストリップラインに生じる定在波の谷の影響を減らすことができるためであると考えられる。そこで、２個の結合容量の比を変えて増幅用ＦＥＴ２１３に流れるドレイン電流Ｉｄｄと負荷の位相との関係を調べてみた。その結果を図２１に、また、そのときの出力電力Ｐｏｕｔの変化を図２２に示す。
【００７１】
図２１，図２２において、◆印は出力端に１個の結合容量を接続した場合、■印は電力結合器として整合回路の両端に結合容量Ｃ３１，Ｃ３２を接続しドレイン端側の容量Ｃ３１と出力端側の容量Ｃ３２の比を４：１にした場合、△印は２つの容量の比を３：１にした場合、×印は容量比を２：１にした場合、▽印は容量比を１：１にした場合をそれぞれ示す。図２１および図２２より、２個の結合容量の比が２：１のときが最もドレイン電流Ｉｄｄと出力電力Ｐｏｕｔの変化を小さくできることが分かる。
【００７２】
ところで、２個の結合容量の比を変えることでドレイン電流Ｉｄｄと出力電力Ｐｏｕｔの変化を小さくできる理由は、２個の結合容量の比を変えることで、図１９における出力電力検出回路２２０の検出電圧Ｖdetの落ち込み位相範囲（谷）を、点線Ｅのようにマイナス方向へずらすことができるためである。つまり、負荷位相の変化に伴うドレイン電流Ｉｄｄの変化量を抑えるには、検出電圧Ｖdetの落ち込み位相範囲すなわちカップリング電圧−負荷位相特性をずらすことができれば良く、上述したような２個の結合容量の比を変える手法に限定される必要はない。例えば、２つの結合容量の一方あるいは両方の接続位置を変えることで検出電圧Ｖdetの落ち込み位相範囲をずらすようにしても良い。
【００７３】
次に、２個の結合容量からなる実施例の電力結合器を構成するための好適なレイアウトを図２３および図２４を用いて説明する。
図２３は、整合回路２４４を構成するマイクロストリップラインＭＳを蛇行するように配設して、ラインの比較的近接した部位に結合容量Ｃ３１，Ｃ３２の一方の端子をそれぞれ接続するとともに、結合容量Ｃ３１，Ｃ３２の他方の端子同士を結合して出力電力検出回路２２０の入力端子ＩＮに接続するようにしたもので、図１７の実施例に対応する。かかるレイアウトによれば、結合容量Ｃ３１，Ｃ３２の端子を出力電力検出回路２２０の入力端子に接続するための配線あるいはボンディングワイヤの長さを短くすることができる。なお、図２３においては、マイクロストリップラインＭＳがΩ状に形成されているが、マイクロストリップラインＭＳの始端に近い部分と終端に近い部分が互いに近接している形状であれば、途中の部分が例えばＳ字状やコの字状などどのような形状であっても構わない。
【００７４】
図２４は、整合回路２４４を構成するマイクロストリップラインＭＳの始端とモジュールの出力端子としてのパッドＰＤｏとが近接するように配設して、マイクロストリップラインＭＳの始端と出力パッドＰＤｏに結合容量Ｃ３１，Ｃ３２の一方の端子をそれぞれ接続するとともに、結合容量Ｃ３１，Ｃ３２の他方の端子同士を結合して出力電力検出回路２２０の入力端子ＩＮに接続するようにしたもので、図１６の実施例に対応する。かかるレイアウトによっても、結合容量Ｃ３１，Ｃ３２の端子を出力電力検出回路２２０の入力端子に接続するための配線あるいはボンディングワイヤの長さを短くすることができる。また、図２３に比べてマイクロストリップラインＭＳの形状が単純になる。
【００７５】
なお、図２３や図２４のマイクロストリップラインＭＳは、当該電力結合器を有するＲＦパワーモジュールが図１３のようなデバイス構造を有するときはモジュールの絶縁基板１０の誘電体層１１の表面に形成され、ＲＦパワーモジュールが図１４のようなデバイス構造を有するときはＩＰＣのガラス基体２０の表面に形成される。結合容量Ｃ３１，Ｃ３２はディスクリート部品でも良いし、モジュール基板１０あるいはＩＰＣの基体２０に内挿された容量であっても良い。
【実施例４】
【００７６】
図２５は、本発明の電力結合器を適用した第４の実施例のＲＦパワーモジュールの構成例を示す。本実施例は、第１の実施例と第３の実施例とを組み合わせ、スイッチＳＷにより切り替えることができるように構成したものである。このスイッチＳＷは、８ＰＳＫ変調を行なうＥＤＧＥモードの際には第１の実施例の電力結合器２５０を出力電力検出回路２２０に接続し、ＧＭＳＫ変調を行なうＧＳＭモードの際には第３の実施例の電力結合器（Ｃ３１，Ｃ３２）を出力電力検出回路２２０に接続するように制御される。
【００７７】
図１の第１実施例の電力結合器は、ＥＤＧＥモードのようにパワーアンプがリニア動作をする際の変調精度を高めることに対しては有効であるが、ＧＳＭモードのようなパワーアンプが飽和動作をする際の過剰電流を防止することに対してはあまり有効ではない。そこで、本実施例のように第１の実施例と第３の実施例とを組み合わせ、スイッチにより切り替えることができるように構成することによって、それぞれの電力結合器の長所を生かすことができる。
（応用例）
【００７８】
図２６は、本発明を適用して有効な無線通信システムの一例の概略構成を示す。
図２６において、ＡＮＴは信号電波の送受信用アンテナ、Ｔ／Ｒ−ＳＷは送受信の切替えスイッチ、１００はＧＳＭやＤＣＳのシステムにおける送信信号の変調やアップコンバートを行なう送信側ミキサ１１０、受信信号の復調やダウンコンバートを行なう受信側ミキサ１２０、送受信信号とミキシングされるローカル発振信号を発生するＶＣＯ（電圧制御発振回路）１３０、送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理したりする機能、出力電力制御信号ＰＣＳを出力する機能等を有する高周波信号処理用半導体集積回路（ベースバンドＩＣ）、２００は前記実施例のＲＦパワーモジュールである。
【００７９】
ベースバンドＩＣ１００で変調された送信信号は、不要波を除去するバンドパスフィルタＢＰＦ１を介してＲＦパワーモジュール２００によって増幅され、高調波成分を除去するロウパスフィルタＬＰＦ１および送受信切替えスイッチＴ／Ｒ−ＳＷを経てアンテナＡＮＴへ供給される。一方、アンテナＡＮＴにより受信された受信信号は送受信切替えスイッチＴ／Ｒ−ＳＷおよび受信信号から不要波を除去するバンドパスフィルタＢＰＦ２を経てロウノイズアンプＬＮＡに供給されて増幅され、ＬＮＡで増幅された受信信号はバンドパスフィルタＢＰＦ３へ経てベースバンドＩＣ１００へ入力され、復調回路（ミキサ）１２０により復調されて処理される。
【００８０】
本無線通信システムにおいては、前記実施例のＲＦパワーモジュール２００の出力電力検出回路２２０から出力される出力電力検出信号ＶｄｅｔとベースバンドＩＣ１００から出力される出力電力制御信号ＰＣＳに基づいて出力制御電圧Ｖａｐｃを生成する自動パワー制御回路（ＡＰＣ）４００の出力ＶａｐｃがＲＦパワーモジュール２００のバイアス回路２３０に供給されることによって、ＶｄｅｔをＰＣＳに一致させるようにＲＦパワーモジュール２００内の高周波電力増幅回路２１０の利得を制御するフィードバック制御が行なわれるように構成されている。かかるシステムは、ＧＭＳＫ変調を行なうＧＳＭ方式の携帯電話機に適用すると有効である。
【００８１】
図２７は、本発明を適用して有効な無線通信システムの他の構成例を示す。
本無線通信システムにおいては、前記実施例のＲＦパワーモジュール２００の出力電力検出回路２２０から出力される出力電力検出信号ＶｄｅｔとベースバンドＩＣ１００から出力される出力電力制御信号ＰＣＳに基づいて出力制御電圧Ｖａｐｃを生成する自動パワー制御回路（ＡＰＣ）４００がベースバンドＩＣ１００内に設けられているとともに、送信用ミキサ１１０の前段に可変利得アンプ１４０が設けられ、自動パワー制御回路（ＡＰＣ）４００の出力Ｖａｐｃが可変利得アンプ１４０に供給されることによって、ＶｄｅｔをＰＣＳに一致させるように可変利得アンプ１４０の利得を制御するフィードバック制御が行なわれるように構成されている。
【００８２】
なお、このシステムでは、ＲＦパワーモジュール２００のバイアス回路２３０に対してベースバンドＩＣ１００から所定のバイアス電流Ｉcontが供給されて高周波電力増幅回路２１０の利得が設定される。かかるシステムは、位相変調と振幅変調を行なうＥＤＧＥ方式やＣＤＭＡ方式の携帯電話機に適用すると特に有効である。本発明の電力結合器を有するＲＦパワーモジュール２００を用いたシステムでは、出力電力に正確に対応した検出電圧Ｖｄｅｔが自動パワー制御回路（ＡＰＣ）４００に供給されるため、ＧＭＳＫ変調を行なうＧＳＭ方式の携帯電話機に適用することもできる。
【００８３】
また、図２７の無線通信システムにあっては、バイアス電圧が固定であるため、出力要求レベルが低い場合に電力増幅部の最終段ＦＥＴ２１３のゲートバイアス電圧が相対的に大きくなり、検出用ＭＯＳトランジスタＱ１のゲート端子に入力される信号の直流成分が相対的に大きくなって検出感度が低下するおそれがある。しかるに、図１６の本実施例のように、検出電圧から検出入力の直流成分を差し引いた電圧を出力検出電圧Ｖdetとして減算回路２２５から出力させるように構成することにより、検出感度を高くすることができる。なお、図２７では、ＡＰＣ回路４００からの制御電圧Ｖａｐｃをミキサ１１０の前段に設けられている利得可変アンプ１４０に供給してそのゲインを変化させているが、ミキサ１１０とＲＦパワーモジュール２００との間に利得可変アンプを設けてそのゲインをＡＰＣ回路４００からの制御電圧Ｖａｐｃを変化させるように構成しても良い。
【００８４】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば図１６においては、インピーダンス整合回路２４４内のマイクロストリップラインＭＳ１〜ＭＳ３が連続して形成されているが、図１のように互いに分離して形成されていても良い。また、前記実施例の高周波電力増幅回路では、電力増幅用ＦＥＴを３段接続しているが、２段構成としたり、４段以上の構成としても良い。
【産業上の利用可能性】
【００８５】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機を構成するＲＦパワーモジュールに適用した場合を説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮなどを構成するＲＦパワーモジュールに利用することができる。
【図面の簡単な説明】
【００８６】
【図１】本発明の第１の実施例の電力結合器を適用した高周波電力増幅器（ＲＦパワーモジュール）の出力部の構成例を示す回路構成図である。
【図２】従来の方向性カプラの原理を示す説明図である。
【図３】第１実施例の電力結合器の作用を示す図で、（Ａ）は進行波に関するもの、（Ｂ）は反射波に関するものある。
【図４】第１実施例の電力結合器の方向性に関して行なったシミュレーションの結果を示す図である。
【図５】第１実施例の電力結合器における反射により生じる定在波の様子を示す説明図である。
【図６】第１実施例の電力結合器を適用したＲＦパワーモジュールにおける負荷位相と出力電力との関係を調べるための試験装置の構成を示す回路図である。
【図７】第１実施例の電力結合器を適用したＲＦパワーモジュールにおける負荷位相と出力電力との関係を示すグラフである。
【図８】第１実施例の電力結合器を適用したＲＦパワーモジュールにおける負荷位相とドレイン電流との関係を示すグラフである。
【図９】第１実施例の電力結合器を適用したＲＦパワーモジュールにおける負荷位相とＥＶＭとの関係を示すグラフである。
【図１０】主線路の特性インピーダンスと電力結合器のカップリング電圧（モニタ電圧）との関係を示すグラフである。
【図１１】主線路の特性インピーダンスと電力結合器の磁気結合および電界結合との関係を示すグラフである。
【図１２】第１実施例の電力結合器を適用したＲＦパワーモジュールのより詳細な構成を示す回路構成図である。
【図１３】実施例のパワーモジュールのデバイス構造の一例を示す斜視図である。
【図１４】実施例のパワーモジュールのデバイス構造の他の例を示す斜視図である。
【図１５】第１の実施例の電力結合器を適用したＲＦパワーモジュールの他の構成例を示す回路構成図である。
【図１６】第２の発明の電力結合器を適用した第３の実施例のＲＦパワーモジュールの出力部と出力電力検出回路の構成例を示す回路構成図である。
【図１７】第２の発明の電力結合器を適用したＲＦパワーモジュールの全体の構成を示す回路構成図である。
【図１８】第２の発明の電力結合器における負荷位相とカップリング量との関係を示すグラフである。
【図１９】第２の発明の電力結合器を適用したＲＦパワーモジュールにおける負荷位相と出力電力検出電圧との関係を示すグラフである。
【図２０】第２の発明の電力結合器を適用したＲＦパワーモジュールにおける負荷位相とドレイン電流との関係を示すグラフである。
【図２１】第２の発明の電力結合器を適用したＲＦパワーモジュールにおいて始端側の容量と終端側の容量の比を変えたときの負荷位相と出力電力との関係を示すグラフである。
【図２２】第２の発明の電力結合器を適用したＲＦパワーモジュールにおいて始端側の容量と終端側の容量の比を変えたときの負荷位相とドレイン電流との関係を示すグラフである。
【図２３】第２の発明の電力結合器を構成するための好適なレイアウトの一例を示す平面説明図である。
【図２４】第２の発明の電力結合器を構成するための好適なレイアウトの他の例を示す平面説明図である。
【図２５】本発明の電力結合器を適用したＲＦパワーモジュールの他の構成例を示す回路構成図である。
【図２６】本発明を適用して有効な無線通信システムの一例の概略構成を示すブロック図である。
【図２７】本発明を適用して有効な無線通信システムの他の例の概略構成を示すブロック図である。
【符号の説明】
【００８７】
ＭＳ１〜ＭＳ４  マイクロストリップライン
ＭＳ１  主線路
ＭＳ４  副線路
１００  ベースバンドＩＣ
１１０  送信側ミキサ
１２０  受信側ミキサ
２００  ＲＦパワーモジュール
２１０  高周波電力増幅回路
２１１，２１２，２１３  電力増幅用ＦＥＴ
２２０  出力電力検出回路
２２１  カレントミラー回路
２２２，２２４  バッファ回路
２２３  ロウパスフィルタ
２２５  減算回路
２３０  バイアス回路
２４１〜２４４  インピーダンス整合回路
２５０  電力結合器
４００  自動パワー制御回路（ＡＰＣ回路）
１０    絶縁基板（モジュール基板）
１１    誘電体層
１２ａ〜１２ｄ  導電パターン
２０    ＩＰＣ
３０    ＩＣ（半導体集積回路）
４１〜４５  ディスクリート部品
【図１】
2005184631.tif 000003
【図２】
2005184631.tif 000004
【図３】
2005184631.tif 000005
【図４】
2005184631.tif 000006
【図５】
2005184631.tif 000007
【図６】
2005184631.tif 000008
【図７】
2005184631.tif 000009
【図８】
2005184631.tif 000010
【図９】
2005184631.tif 000011
【図１０】
2005184631.tif 000012
【図１１】
2005184631.tif 000013
【図１２】
2005184631.tif 000014
【図１３】
2005184631.tif 000015
【図１４】
2005184631.tif 000016
【図１５】
2005184631.tif 000017
【図１６】
2005184631.tif 000018
【図１７】
2005184631.tif 000019
【図１８】
2005184631.tif 000020
【図１９】
2005184631.tif 000021
【図２０】
2005184631.tif 000022
【図２１】
2005184631.tif 000023
【図２２】
2005184631.tif 000024
【図２３】
2005184631.tif 000025
【図２４】
2005184631.tif 000026
【図２５】
2005184631.tif 000027
【図２６】
2005184631.tif 000028
【図２７】
2005184631.tif 000029