(57)【要約】【課題】配線の厚みを厚くさせずに配線の負荷抵抗を有効に低減することができ、ひいては、表示品位に優れた液晶表示素子を安価に実現することができる半導体チップの接続配線構造および液晶表示素子を提供する。【解決手段】少なくとも１個のパッド１０に連なる配線１９が、前記パッド１０を起点として複数の方向に延出されている。【選択図】      図１
2005049557.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップのバンプと、相手方電極と接続される配線と、前記バンプに接続されるパッドとを有する半導体チップの接続配線構造において、
前記配線の反相手方電極側が前記パッドに連なり、少なくとも１つのパッドに連なる配線が前記パッドを起点として複数の方向に延出されていることを特徴とする半導体チップの接続配線構造。
【請求項２】
前記パッドを起点として複数の方向に延出された配線の少なくとも一つにおける少なくとも一方向に延出された配線部分が、前記パッドと前記相手方電極との間に位置する他のパッドのパッド間間隙部を通って相手方電極まで延出されている請求項１に記載の半導体チップの接続配線構造。
【請求項３】
液晶表示パネルの端子部に搭載される半導体チップのバンプと、前記液晶表示パネルの表示電極に接続される配線と、前記バンプと接続するパッドとを有する液晶表示素子において、
前記配線の反表示電極側が前記パッドに連なり、少なくとも１つのパッドに連なる配線が前記パッドを起点として複数の方向に延出されていることを特徴とする液晶表示素子。
【請求項４】
前記パッドを起点として複数の方向に延出された配線の少なくとも一つにおける少なくとも一方向に延出された配線部分が、前記パッドと前記表示電極との間に位置する他のパッドのパッド間間隙部を通って表示電極まで延出されている請求項３に記載の液晶表示素子。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体チップの接続配線構造および液晶表示素子に係り、特に、半導体チップと相手方電極とを配線を介して電気的に接続するのに好適な半導体チップの接続配線構造および液晶表示素子に関する。
【０００２】
【従来の技術】
従来から、液晶表示素子においては、液晶駆動用のＬＳＩ等の半導体チップを液晶表示パネルの端子部に直接搭載するＣＯＧ（ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）と称される実装方式が採用されていた。このような実装方式の液晶表示素子においては、半導体チップの出力バンプと液晶表示素子の表示電極とを配線を介して電気的に接続するようになっている。
【０００３】
図３は、半導体チップと液晶表示素子の表示電極とを電気的に接続するための接続配線構造を、図４は、このような接続配線構造を備えた液晶表示素子を模式的に示したものである。
【０００４】
まず、液晶表示パネル１は、図４に示すように、ガラス等からなる視認側および反視認側の二枚の基板２，３を有しており、これら二枚の基板２，３は、図示しない枠状のシール４を介して互いに貼り合わされているとともに、両基板２，３および前記シール４によって囲繞された空間内に液晶層５を有している。また、両基板２，３の厚み方向の内側には、酸化インジウムスズ（ＩＴＯ）等からなる所定の表示パターン１２の表示電極７，８が互いに対向するように配設されている。これら表示電極７，８は、平面略同一形状とされるとともに、両表示電極７，８のうち、視認側の表示電極７はセグメント電極７とされ、反視認側の表示電極８はコモン電極８とされている。さらに、前記反視認側の基板３には、端子部３ａが延出形成されており、この端子部３ａ上には、複数の入力バンプおよび出力バンプを有する半導体チップ１１が搭載されて液晶表示素子を構成している。
【０００５】
そして、図３に示すように、前記端子部３ａ上における前記複数のバンプの形成位置には、異方性導電材を介してバンプと接続されるパッド１０が形成されている。そして、これらパッド１０と相手方電極としての表示電極７，８とを電気的に接続するための複数本の配線１３，１４が、それぞれ対応する表示電極７，８に向かって延出形成されており、これらの配線１３，１４によって、接続配線構造６が構成されている。
【０００６】
そして、このような接続配線構造６を備えた液晶表示素子を駆動するには、外部駆動回路から前記半導体チップ１１に対して入力バンプを介して駆動信号を入力すると、前記半導体チップ１１は、前記コモン電極８と前記セグメント電極７との間に電圧を選択的に印加する。このときの電圧の印加は、コモン側、セグメント側の各配線１３，１４を介してなされる。
【０００７】
そして、半導体チップ１１によって印加される電圧が一定のしきい値以上の電圧であれば、この電圧が液晶駆動電圧として適正に作用してセグメント電極７とコモン電極８との間の液晶５の配列を変化させる。これにより、液晶５の旋光性を利用した液晶表示がなされるようになっている。
【０００８】
ところで、このような接続配線構造においては、配線１３，１４の負荷抵抗（電気抵抗）に起因する電圧降下によって、表示電極７，８間の液晶５にしきい値電圧に達する電圧を適正に印加することができず、表示不良を生じさせてしまうことが問題となっていた。
【０００９】
これは、図４に示すように、パッド１０と、これに接続される各表示パターン１２のコモン電極８との間に、配線１３による負荷抵抗の直列回路が形成されていることに起因するものである。
【００１０】
このような問題を解決するために、これまでにも、例えば、配線の厚みを厚くして配線の断面積を大きくすることによって、配線の負荷抵抗を低減する構成が提案されている。
【００１１】
【特許文献１】
２００３−０６９１６４号公報
【００１２】
【発明が解決しようとする課題】
しかし、配線を厚く形成する場合、シールの内側のパネル領域において、配線の形成部分と非形成部分との間で、厚み方向に大きな段差が生じることによってセルギャップが不均一になり、却って表示品位を粗悪なものにしてしまう場合があった。
【００１３】
また、配線の厚みを厚くすると、それだけ配線の形成に要する成膜材料の使用量が多くなり、製造コストが高価になってしまう。
【００１４】
したがって、半導体チップの接続配線の負荷抵抗を低減することについては、未だに有効な提案がなされていないのが実情であった。
【００１５】
本発明は、このような問題点に鑑みなされたもので、配線の厚みを厚くさせずに配線の負荷抵抗を有効に低減することができ、ひいては、表示品位に優れた液晶表示素子を安価に実現することができる半導体チップの接続配線構造およびこれを備えた液晶表示素子を提供することを目的とするものである。
【００１６】
【課題を解決するための手段】
前記目的を達成するため本発明の請求項１に係る半導体チップの接続配線構造の特徴は、半導体チップのバンプと、相手方電極と接続される配線と、前記バンプに接続されるパッドとを有する半導体チップの接続配線構造において、前記配線の反相手方電極側が前記パッドに連なり、少なくとも１つのパッドに連なる配線が前記パッドを起点として複数の方向に延出されている点にある。
【００１７】
そして、このような構成によれば、少なくとも１個のパッドに連なる配線を、当該パッドを起点として複数の方向に延出させたことによって、パッドと相手方電極との間の配線全体の負荷抵抗を、配線の厚みを厚くさせずに有効に低減することが可能となる。
【００１８】
請求項２に係る半導体チップの接続配線構造の特徴は、請求項１において、前記パッドを起点として複数の方向に延出された配線の少なくとも一つにおける少なくとも一方向に延出された配線部分が、前記パッドと前記相手方電極との間に位置する他のパッドのパッド間間隙部を通って相手方電極まで延出されている点にある。
【００１９】
そして、このような構成によれば、配線部分をパッド間間隙部を通って相手方電極まで延出させることによって、この配線部分の抵抗長をさらに短縮化することができるため、配線全体の負荷抵抗をさらに低減して電圧降下の影響をさらに有効に低減することが可能となる。
【００２０】
請求項３に係る液晶表示素子の特徴は、液晶表示パネルの端子部に搭載される半導体チップのバンプと、前記液晶表示パネルの表示電極に接続される配線と、前記バンプと接続するパッドとを有する液晶表示素子において、前記配線の反表示電極側が前記パッドに連なり、少なくとも１つのパッドに連なる配線が前記パッドを起点として複数の方向に延出されている点にある。
【００２１】
そして、このような構成によれば、少なくとも１個のパッドに連なる配線を、当該パッドを起点として複数の方向に延出させたことによって、前記パッドと表示電極との間の配線全体の負荷抵抗を、配線の厚みを厚くさせずに有効に低減することが可能となる。
【００２２】
請求項４に係る液晶表示素子の特徴は、請求項３において、パッドを起点として複数の方向に延出された配線の少なくとも一つにおける少なくとも一方向に延出された配線部分が、前記パッドと前記表示電極との間に位置する他のパッドのパッド間間隙部を通って表示電極まで延出されている点にある。
【００２３】
そして、このような構成によれば、配線部分をパッド間間隙部を通って表示電極まで延出させることによって、この配線部分の抵抗長をさらに短縮化することができるため、配線全体の負荷抵抗をさらに低減して電圧降下の影響をさらに有効に低減することが可能となる。
【００２４】
【発明の実施の形態】
以下、本発明に係る半導体チップの接続配線構造およびこれを備えた液晶表示素子の実施形態について、図１を参照して説明する。
【００２５】
なお、従来と基本的構成の同一もしくはこれに類する箇所については、同一もしくはこれに類する符号を用いて説明する。
【００２６】
図１に示すように、本実施形態における半導体チップ１１の接続配線構造１８においては、半導体チップ１１を相手方電極としての表示電極７，８に電気的に接続するための配線１４，１９が、前記半導体チップ１１の出力バンプに対応するパッド１０から前記表示電極７，８に向かって延出されている。
【００２７】
そして、本実施形態においては、コモン電極８に電気的に接続されたパッド１０に連なるコモン側の配線１９が、前記パッド１０を起点として複数の方向（図１において上下の二方向）に延出されている。
【００２８】
これにより、図２に示すように、複数の方向に延出された配線１９を任意の位置で分岐させ、分岐された各配線部分２４，２５をコモン電極８の両端部までそれぞれ延出させることによって、前記パッド１０と、各表示パターン１２のコモン電極８との間に、配線１９による負荷抵抗の並列回路を構成することができる。
【００２９】
この結果、パッド１０とコモン電極８との間の配線全体の負荷抵抗を、配線１９の厚みを厚くさせずに有効に低減することができるようになっている。
【００３０】
なお、パッド１０から一方向にのみ配線１３を延出させていた従来の構成では、仮に一方向に延出する配線１３に、前記配線部分２４，２５と同様の分岐部分を形成したとしても、分岐部分の配線長が十分に短縮化されて配線全体の負荷抵抗が十分に低減された状態に並列回路を構成することは困難である。
【００３１】
上記構成に加えて、さらに、本実施形態においては、前記パッド１０を起点として複数の方向に延出された配線１９の少なくとも一つにおける少なくとも一方向に延出された配線部分２４が、前記パッド１０と前記コモン電極８との間に位置する他の一対のパッド１０のパッド間間隙部２１を通って前記コモン電極８まで延出されている。
【００３２】
なお、図１においては、パッド１０を起点として上下方向に延出された配線１９が合計４つあるが、このうち最も右側の配線１９を除く３つの配線１９が、パッド間間隙部２１を通る配線部分２４を有している。
【００３３】
また、図２に示すように、前記配線部分２４と分岐されたもう一方の配線部分２５は、前記配線部分２４に対応する表示パターン１２と異なる表示パターン１２のコモン電極８まで延出されている。
【００３４】
このように、前記複数の方向に延出された配線１９における前記配線部分２４が前記パッド間間隙部２１を通るようにすることによって、当該パッド間間隙部２１を通る配線１９の配線長を更に短縮化することができる。
【００３５】
この結果、配線全体の負荷抵抗をさらに低減して電圧降下の影響をさらに有効に低減することができるようになっている。
【００３６】
次に、本実施形態の作用について説明する。
【００３７】
本実施形態における液晶表示素子２２を駆動する場合は、前記入力バンプを介して前記半導体チップ１１に対して駆動信号を入力する。
【００３８】
この信号の入力を受け、前記半導体チップ１１は、出力バンプを介して前記コモン電極８と前記セグメント電極７との間に駆動信号に基づいた電圧を選択的に印加する。
【００３９】
このとき、電圧がしきい値を満足すれば、この電圧が液晶駆動電圧として両電極７，８間の液晶５に適正に作用する。
【００４０】
ここで、電圧の印加は、コモン電極８とセグメント電極７との間でなされるが、これらコモン電極８およびセグメント電極７に連なる配線１４，１９において、電圧降下が大きいと、電圧がしきい値に達せず液晶駆動電圧を適正に印加することができない。
【００４１】
しかし、本実施形態においては、コモン電極８に接続されている配線１９がパッド１０を起点として複数の方向に延出されていることによって、配線全体の負荷抵抗が従来よりも格段に低減されている。
【００４２】
より具体的には、従来は、配線倍率が１２４７倍であったのに対して、本実施形態においては４５５倍と従来の約１／３の値に低減することができる。ここで、配線倍率Ｌは、配線を、長手方向（引き廻し方向）に順次連なる複数の配線線分の集合体と考え、第ｉ番目の配線線分の長さをＬｉ  、幅をＢｉ  、と仮定すると、次式で表すことができる。
【００４３】
Ｌ＝ΣＬｉ／Ｂｉ  ＝Ｌ１  ／Ｂ１  ＋Ｌ２  ／Ｂ２  ＋・・・＋Ｌｎ  ／Ｂｎ
【００４４】
この配線倍率Ｌは、配線１９の負荷抵抗に比例して大きくなるものであり、本実施形態のように配線倍率が従来よりも小さくなることは、配線の負荷抵抗が従来よりも小さくなることを意味している。
【００４５】
このように、配線１９の負荷抵抗が有効に低減されていることによって、電極７，８間の液晶５に対して液晶駆動電圧を適正に印加することができる。
【００４６】
また、このとき、配線１９の厚みが厚くなっておらず、セルギャップが均一になっているため、輝度のばらつきが抑えられた良好な品位の液晶表示を行うことができる。
【００４７】
したがって、本実施形態においては、配線１９の厚みを厚くしないで配線全体の負荷抵抗を低減することができるため、高品位の液晶表示を安価に実現することができる。
【００４８】
なお、本発明は前記実施形態のものに限定されるものではなく、必要に応じて種々変更することが可能である。
【００４９】
例えば、本発明は、セグメント電極構成の表示電極のみならず、マトリクス電極構成あるいは固定パターン電極構成等の他の電極構成の表示電極にも適用可能なものである。
【００５０】
また、配線を、パッド１０を起点として三方向以上の方向に延出させるようにしてもよい。
【００５１】
【発明の効果】
以上述べたように本発明の請求項１に係る半導体チップの接続配線構造によれば、高品位の液晶表示を行うことができる安価な半導体チップの接続配線構造を実現することができる。
【００５２】
請求項２に係る半導体チップの接続配線構造によれば、請求項１に係る半導体チップの接続配線構造の効果に加えて、さらに液晶表示素子の表示品位を向上することができる半導体チップの接続配線構造を実現することができる。
【００５３】
請求項３に係る液晶表示素子によれば、高品位の液晶表示素子を行うことができる安価な液晶表示素子を実現することができる。
【００５４】
請求項４に係る液晶表示素子によれば、請求項３に係る液晶表示素子の効果に加えて、さらに表示品位が向上された液晶表示素子を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体チップの接続配線構造の実施形態を模式的に示す平面図
【図２】本発明に係る液晶表示素子の実施形態を模式的に示す平面図
【図３】従来の半導体チップの接続配線構造の一例を模式的に示す平面図
【図４】従来から採用されていた半導体チップの接続配線構造を備えた液晶表示素子の一例を模式的に示す平面図
【符号の説明】
７  表示電極（セグメント電極）
８  表示電極（コモン電極）
１０  パッド
１８  接続配線構造
１９  配線
２１  パッド間間隙部
２２  液晶表示素子
２４  配線部分
【図１】
2005049557.tif 000003
【図２】
2005049557.tif 000004
【図３】
2005049557.tif 000005
【図４】
2005049557.tif 000006