(57)【要約】【課題】検査専用端子を設けることなく検査モードと通常モードの切替を、検査回路を増大させることなく、通常回路を組み合わせることによって実現することができる検査モード判別回路を提供することを目的とする。【解決手段】本発明では検査専用端子の代用として、水晶発振子安定待ちカウンタ１１０の計測値からタイミングパルスを生成し、これにより通常動作で用いられる回路例えばアナログ−ディジタル変換器１０７を集積回路が動作する前に動作させ、アナログ−ディジタル変換値によりロジック回路１２０において、動作後の集積回路の動作モードが検査モードであるか、通常動作モードであるか判別するものである。【選択図】図1
2005098776.tif 000002
【特許請求の範囲】
【請求項１】
集積回路の検査モードを判別する検査モード判別回路であって、前記集積回路に接続された発振子と、前記発振子を計数するカウンタと、前記カウンタの計数値を基にタイミングパルスを発生するタイミングパルス発生回路と、前記タイミングパルス発生回路によって発生されるタイミングパルスによって動作する通常モード回路と、前記通常モード回路の出力結果によって前記集積回路の動作モードが検査モードであるか通常動作モードであるかを判別するモード判別回路とを備えた検査モード判別回路。
【請求項２】
通常モード回路としてアナログ−ディジタル変換器を用い、タイミングパルスによって集積回路の起動時の発振安定待ち時に前記アナログ−ディジタル変換器を動作させ、通常動作時に通常モードで用いられる前記アナログ−ディジタル変換器の入力端子からの入力信号をアナログ−ディジタル変換し、モード判別回路はアナログ−デジタル変換値に応じて前記集積回路の動作モードを判別する請求項１記載の検査モード判別回路。
【請求項３】
通常モード回路として通常時に動作するシリアル通信回路を用い、タイミングパルスによって集積回路の起動時の発振安定待ち期間動作させ、モード判別回路は前記発振安定待ち期間に入力されるシリアル通信データを用いて、検査モードか通常動作モードかを判別する請求項１記載の検査モード判別回路。
【請求項４】
通常モード回路として通常用いられる入力端子を用い、モード判別回路はタイミングパルスによって集積回路の起動時の発振安定待ち期間に、前記入力端子のレベルを判定し、レベル判定結果にて検査モードであるか、通常動作モードであるかを判別する請求項１記載の検査モード判別回路。
【請求項５】
通常モード回路に代えて、第１の発振端子と、第２の発振端子と、タイミングパルスによって集積回路の起動時の発振安定待ち期間に、前記第1の発振端子から入力される信号をクロックとして、前記第２の発振端子の周期を計数する計数カウンタとを有し、モード判別回路は集積回路起動時に前記計数カウンタの計数値によって動作モードが検査モードであるか通常動作モードであるか判別する請求項１記載の検査モード判別回路。
【請求項６】
通常モード回路に代えて、第1の発振端子と、第２の発振端子と、前記第1の発振端子の周波数と前記第２の発振端子の周波数を判別する周波数判別回路とを有し、通常は前記第１の発振端子の周波数を前記第２の発振端子の周波数に対し高くし、モード変更のときはタイミングパルスによって集積回路の起動時の発振安定待ち期間に、前記第１の発振端子の周波数と前記第２の発振端子の周波数とを入替え、モード判別回路は前記周波数判別回路で前記第1の発振端子の周波数と前記第２の発振端子の周波数を判別し、集積回路起動時の動作モードが通常動作モードであるか、検査モードであるかを判別する請求項１記載の検査モード判別回路。
【請求項７】
通常モード回路に代えて、入出力レベル差を判別する入力レベル判別回路を有し、タイミングパルスによって集積回路の起動時の発振安定待ち期間に、発振端子の入出力レベル差を前記入力レベル判別回路により判別し、モード判別回路は前記入力レベル判別回路の出力結果により前記集積回路の動作時の動作モードが通常動作モードであるか検査モードであるかを判別する請求項１記載の検査モード判別回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の検査を行うため、検査モードと通常動作のモード判別を行う検査モード判別回路に関するものである。
【背景技術】
【０００２】
従来の検査モード判別回路を図８に示す。図８において、検査専用端子３０４は通常モードと検査モードを切り替える入力端子であり、検査モードの詳細を決定するため、詳細モード決定端子３０２を有し、制御回路３１１によって、検査時のみ記憶回路１０５へ詳細モード決定端子３０２の情報を記憶させる。すなわち、記憶回路１０５へ検査時のみ通過させるように制御された検査モードは、集積回路検査中に保持しておく必要があり、記憶回路１０５によって記憶される。記憶回路１０５は入力端子３０３から印加されるラッチパルスによって、検査モードをラッチしておく。発振安定待ちカウンタ１１０は集積回路リセット後から、発振端子１０２のパルスを計数し、発振安定待ちカウンタ１１０のカウンタ値が規定値に達した時点で、パルスＳ１１０Ｃが出力され、ロジック回路１２０が起動するが、ロジック回路１２０は、記憶回路１０５に記憶された情報を元にして、起動モードが検査モードであるか、通常モードであるか決定される。
【０００３】
次に従来回路の動作について説明する。図８に示すとおり、検査専用端子３０４の入力レベルがHレベルの場合、制御回路３１１が検査モードであると判断する。記憶回路１０５は、制御回路３１１を介して入力される、詳細モード決定端子３０２の入力レベルを、入力端子３０３からパルスが入力されたタイミングで記憶する。制御回路３１１は通常動作時に詳細モード決定端子３０２のレベルを遮断し、誤動作を防止することを目的として設けてあり、詳細モード決定端子３０２は、記憶回路１０５で検査詳細モードラッチ後は、通常端子として使用することが可能になる。ロジック回路１２０は、発振端子１０２のパルスを計数する発振安定待ちカウンタ１１０からのタイミングＳ１１０Ｃで起動し、起動モードは記憶回路１０５のラッチ値によって決定される。
【特許文献１】特開昭６１−２４１６７６号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の検査モード判別回路では、前記に示したとおりの構成となっているため、検査モードと通常モードを切り替えるには、検査専用端子３０４を設けて、検査モードと通常モードとを切り替える必要があった。しかしながら、従来の構成では、近年、集積回路は周辺機能を取り込んで集積度が上がっているが、実装面積等の制限から外部接続端子数を増やすことが出来ず、そのため、検査専用端子３０４を設けることができなくなってきている。また、集積回路の内部回路が増大した結果、多機能にわたる検査モードを装備する必要があるが、コスト削減を目的とした場合、容易に検査回路を増設することは出来なくなっている。
【０００５】
本発明は、前記従来の問題点を解決するもので、検査専用端子を設けることなく検査モードと通常モードの切替を、検査回路を増大させることなく、通常回路を組み合わせることによって実現可能とすることを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、集積回路の検査モードを判別する検査モード判別回路であって、前記集積回路に接続された発振子と、前記発振子を計数するカウンタと、前記カウンタの計数値を基にタイミングパルスを発生するタイミングパルス発生回路と、前記タイミングパルス発生回路によって発生されるタイミングパルスによって動作する通常モード回路と、前記通常モード回路の出力結果によって前記集積回路の動作モードが検査モードであるか通常動作モードであるかを判別するモード判別回路とを備えている。
【０００７】
上記構成において、通常モード回路としてアナログ−ディジタル変換器を用い、タイミングパルスによって集積回路の起動時の発振安定待ち時に前記アナログ−ディジタル変換器を動作させ、通常動作時に通常モードで用いられる前記アナログ−ディジタル変換器の入力端子からの入力信号をアナログ−ディジタル変換し、モード判別回路はアナログ−デジタル変換値に応じて前記集積回路の動作モードを判別する。
【０００８】
請求項１および請求項２に示すとおり、前記検査専用端子の代用として、発振子安定待ちカウンタの計測値からタイミングパルスを生成し、通常動作で用いられる回路を集積回路が動作する前に動作させ、動作後の集積回路の動作モードが検査モードであるか、通常動作モードであるかを判別できる。
【０００９】
請求項２では通常動作で用いられる回路として、アナログ−ディジタル変換器を用い、前記アナログ−ディジタル変換器によって、通常動作時に用いられる入力端子をアナログ−ディジタル変換し、前記変換値に応じて集積回路の動作モード判別回路を装備する。
【００１０】
上記構成において、通常モード回路として通常時に動作するシリアル通信回路を用い、タイミングパルスによって集積回路の起動時の発振安定待ち期間動作させ、モード判別回路は前記発振安定待ち期間に入力されるシリアル通信データを用いて、検査モードか通常動作モードかを判別する。
【００１１】
請求項３では、集積回路の通常機能としてアナログ−ディジタル変換器を装備していない場合に備え、前記アナログ−ディジタル変換器の代わりに、通常時に動作するシリアル通信回路を、前記発振安定待ちカウンタの計数値タイミングによって動作させ、入力されるシリアル通信データにより、検査モードか通常動作モードか判別している。
【００１２】
上記構成において、通常モード回路として通常用いられる入力端子を用い、モード判別回路はタイミングパルスによって集積回路の起動時の発振安定待ち期間に、前記入力端子のレベルを判定し、レベル判定結果にて検査モードであるか、通常動作モードであるかを判別する。
【００１３】
請求項４では、シリアル通信回路の代用として、通常用いられる入力端子を用い、発振安定待ちカウンタの計数値タイミングで、入力端子の入力レベルを判定し、検査モードであるか、通常動作モードであるか判別できるように構成されている。
【００１４】
上記構成において、通常モード回路に代えて、第１の発振端子と、第２の発振端子と、タイミングパルスによって集積回路の起動時の発振安定待ち期間に、前記第1の発振端子から入力される信号をクロックとして、前記第２の発振端子の周期を計数する計数カウンタとを有し、モード判別回路は集積回路起動時に前記計数カウンタの計数値によって動作モードが検査モードであるか通常動作モードであるか判別する。
【００１５】
請求項５では、上記入力端子の代わりに、第１の発振端子と第２の発振端子とを用い、前記発振安定待ちカウンタ計数値タイミングで、第1の発振端子から入力される信号をクロックとし、第２の発振端子の周期を計数し、計数値によって動作モードが検査モードであるか通常動作モードであるか判別出来る回路を装備している。
【００１６】
上記構成において、通常モード回路に代えて、第1の発振端子と、第２の発振端子と、前記第1の発振端子の周波数と前記第２の発振端子の周波数を判別する周波数判別回路とを有し、通常は前記第１の発振端子の周波数を前記第２の発振端子の周波数に対し高くし、モード変更のときはタイミングパルスによって集積回路の起動時の発振安定待ち期間に、前記第１の発振端子の周波数と前記第２の発振端子の周波数とを入替え、モード判別回路は前記周波数判別回路で前記第1の発振端子の周波数と前記第２の発振端子の周波数を判別し、集積回路起動時の動作モードが通常動作モードであるか、検査モードであるかを判別する。
【００１７】
請求項６では、前記第1の発振端子と前記第２の発振端子とを用い、通常は前記第１の発振端子の周波数が前記第２の周波数に対し高いが、前記発振安定待ちカウンタの計数値タイミングで、前記第１の発振端子周波数と前記第2の発振周波数とを入替え、周波数比により動作モードが通常動作モードであるか、判別できる機能を有している。
【００１８】
上記構成において、通常モード回路に代えて、入出力レベル差を判別する入力レベル判別回路を有し、タイミングパルスによって集積回路の起動時の発振安定待ち期間に、発振端子の入出力レベル差を前記入力レベル判別回路により判別し、モード判別回路は前記入力レベル判別回路の出力結果により前記集積回路の動作時の動作モードが通常動作モードであるか検査モードであるかを判別する。
【００１９】
請求項７では、前記第1の発振端子と前記第2の発振端子との周波数比の代わりに、発振端子の入力と出力レベルを用い、発振安定待ちカウンタ計数値タイミングで、発振端子の入出力レベル差により、動作モードを通常動作モードか、検査モードであるか判別できる。
【００２０】
上記のように、本発明における検査モード判別回路では、発振安定待ちカウンタの計数値からタイミングパルスを発生させ、前記タイミングパルスにより、通常回路を機能させて、検査モードか通常動作モードかを判別できることを可能とすることで、検査回路の増大なく、検査専用端子を削減できる。
【発明の効果】
【００２１】
上記構成によって、集積回路の検査モードをテスト時専用端子を設けることなく、通常用いられる入力端子および通常回路を組み合わせることによって、集積回路検査モードを判別することができる、優れた検査モード判別回路を実現することが可能である。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の第１の実施形態について、図面を参照しながら説明する。図１は本発明の第１の実施形態における、検査モード判別回路の要部の構成を示すブロック図である。図１において、１２０は集積回路のモード判別回路を有するロジック回路部、１１０は発振安定待ちカウンタ、１０７はアナログ−ディジタル変換器、１０５は記憶回路である。ロジック回路１２０は、検査モードと通常動作モードでの動作モードを持ち、リセット後から起動するまでのタイミングは、発振安定待ちカウンタ１１０で発振端子１０２のパルス信号Ｓ１０２を計測した結果にて、出力されるパルスＳ１１０ｃにより起動される。発振端子１０２は外部の発振子例えば水晶発振子（図示せず）に接続される。発振安定待ちカウンタ１１０は、発振端子１０２のパルス数を計数することによって、所定の発振安定時間を計測する。アナログ−ディジタル変換器１０７は、通常動作時に使用される通常モード回路として集積回路に予め装備されており、通常動作時はロジック回路１２０からの指令によって起動されるが、本発明では検査回路としても利用が可能なように、発振安定待ちカウンタ１１０の計測値で生成されるタイミングＳ１１０ｂによっても動作可能なタイミングパルス発生回路を有し、発振安定待ち期間中でロジック回路１２０が動作する以前であっても、ロジック回路１２０とは独立して動作することができる。記憶回路１０５は、アナログ−ディジタル変換器１０７のアナログ−ディジタル変換値情報を、発振安定待ちカウンタ１１０の計数値タイミングＳ１１０ａで記憶しておく。記憶回路１０５の出力Ｓ１０５は、ロジック回路１２０に接続されており、発振安定待ちカウンタ１１０で生成されるタイミングＳ１１０ｃで動作開始された時点での、ロジック回路１２０の動作モードが通常モードであるか、検査モードであるかをモード判別回路により決定する。
【００２３】
次に図２に基づいて動作を説明する。ロジック回路１２０がリセットまたは電源がオンされた後、発振安定待ちカウンタ１１０が発振子のパルス数を計数し始める。発振安定待ちカウンタ１１０のパルス計数値が規定値を超えた時、アナログ−ディジタル変換器１０７を作動させるためのパルスＳ１１０ｂを出力する。アナログ−ディジタル変換器１０７は、接続されるＡＤ入力端子１０１の入力レベルをアナログ−ディジタル変換する。この時、アナログ−ディジタル変換結果のディジタル出力値の複数ビットから任意の１ビットを用いれば、入力信号レベルによって検査モードか通常モードかを容易に判別可能である。検査モードか通常モードであるかの情報は、ロジック回路１２０が次にリセットされるまでの検査実施期間中は保持しておく必要があり、そのため発振安定待ちカウンタが次の規定値となった時、アナログ−ディジタル変換器１０７の出力を、記憶回路１０５にて記憶する。発振安定待ちカウンタ１１０が安定待ち期間終了した時、パルスＳ１１０ｃによってロジック回路１２０が動作を開始するが、動作開始時点で記憶回路１０５が記憶していた、検査モードが通常モードであるかの情報信号Ｓ１０５を元に起動後の動作モードを決定し、動作モード決定以降は決定した動作モードにしたがって、ロジック回路１２０は動作する。尚、本実施形態はアナログ−ディジタル変換結果の複数ビットから任意１ビットを利用することを述べたが、全てのビットを用いることによって、複数のモードを設定することが可能となる。
【００２４】
この発明の第２の実施の形態の検査モード判別回路について図３により説明する。本実施形態は、前記第１の実施の形態と同じ効果を狙ったものであり、発明のアナログ−ディジタル変換器１０７が集積回路に装備されていない場合に備え、代わりとしてシリアル通信器４１１を利用することである。シリアル通信器４１１とシリアル通信値をデコードするためのデコーダ４１２以外の回路構成は、前記第１の実施の形態と同じ構成であり、集積回路をリセットした後、発振安定待ちカウンタ１１０から出力されるタイミングパルスＳ１１０ｂによって、ロジック回路１２０が起動する前にシリアル通信を行い、シリアル通信結果をデコーダ４１２で解読し、解読結果を発振安定待ちカウンタ１１０から出力される、パルスＳ１１０ａのタイミングにて、記憶回路１０５へ記憶することによりロジック回路１２０の起動モードを、検査モードもしくは通常モードに切り替えることが可能となる。尚、本実施形態は第1の実施の形態と同様に、任意１ビットの利用について述べたが、上記と同様、全ビットを利用することにより、複数モードを容易に切り替えることが可能である。
【００２５】
この発明の第３の実施の形態の検査モード判別回路を図４により説明する。本実施形態は第１の実施の形態であるアナログ−ディジタル変換機１０７の代わりに、通常モードで使用される通常入力端子５０１の入力レベルを、発振安定待ちカウンタ１１０から発生されるパルス計数タイミングＳ１１０ａによって記憶回路１０５に記憶し、パルス係数タイミングＳ１１０ｃによって、記憶回路１０５の出力に応じてロジック回路１２０の起動モードを検査モードもしくは通常モードに切り替えることを可能とする。尚、本実施形態では任意の１端子を例に説明したが、入力端子を複数本とすることによって、複数のモードを容易に切り替えることが可能となる。
【００２６】
この発明の第４の実施の形態の検査モード判別回路を図５により説明する。本実施形態は第１の実施の形態のうちアナログ−ディジタル変換器１０７の代わりに、カウンタ６１１ａとフリップフロップ６１１ｂからなる周波数判別回路６１１を装備してあり、高速発振入力６０１が印加される発振端子と低速発振入力６０２が印加される発振端子の、２本の発振端子間の周波数差を利用する。動作は高速発振入力６０１へ入力されるパルスを用いて、低速発振入力６０２をクロックとしてそのパルス幅を計数カウンタ６１１ａで計数し、規定周波数を超えた場合に出力を反転させて、判定結果を発振安定待ちカウンタ１１０の計数パルスＳ１１０ａで、記憶回路１０５へ記憶し、これによりロジック回路１２０の起動モードを決定することが可能となる。
【００２７】
この発明の第５の実施の形態の検査モード判別回路を図６により説明する。本実施の形態は、第４の実施の形態と同様に２つの発振周波数差を利用するが、２つ本の周波数差に通常用いられる低速、高速の関係を、通常モードと検査モードで反転させることによって検査モードを判定するものである。すなわち、第1の発振端子である高速発振入力６０１と、第２の発振端子である低速発振入力と、第1の発振端子の周波数と第２の発振端子の周波数を判別する周波数判別回路６１１とを有し、通常は第１の発振端子の周波数を第２の発振端子の周波数に対し高くし、モード変更のときはタイミングパルスによって集積回路の起動時の発振安定待ち期間に、第１の発振端子の周波数と第２の発振端子の周波数とを入替え、モード判別回路を有するロジック回路１２０は周波数判別回路６１１で第1の発振端子の周波数と第２の発振端子の周波数を判別し、集積回路起動時の動作モードが通常動作モードであるか、検査モードであるかを判別する。
【００２８】
この発明の第６の実施の形態の検査モード判別回路を図７により説明する。すなわち、入出力レベル差を判別する入力レベル判別回路を有し、タイミングパルスによって集積回路の起動時の発振安定待ち期間に、発振端子の入出力レベル差を入力レベル判別回路により判別する。入力レベル判別回路は発振回路８１１により構成し、発振回路８１１は、発振回路内部に発振入力端子８０１と発振出力端子８０２の位相差を検知する回路、実施の形態ではアンド回路８１１ａとフリップフロップ８１１ｂが装備されている。通常では発振端子は、入力電圧と出力電圧が反転するが、外部から強制的に入力端子８０１と出力端子８０２へ電圧を印加し、この時同電圧レベルであれば検査モードとする。発振安定待ちカウンタ１１０は別系統の発振端子８０３のパルスをカウントしており、カウント値が特定の値となった時点で、発振回路８１１から出力される判定結果Ｓ８１１を記憶回路１０５にて記憶し、ロジック回路１２０の起動モードを決定する。
【産業上の利用可能性】
【００２９】
本発明にかかる検査モード判別回路は、集積回路の検査モードをテスト時専用端子を設けることなく、通常用いられる入力端子および通常回路を組み合わせることによって、集積回路検査モードを判別することができるという効果を有し、集積回路の検査を行うため、検査モードと通常動作のモード判別を行う検査モード判別回路等に有用である。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施形態の検査モード判別回路の構成を示す図である。
【図２】本発明のタイミングチャートを示す図である。
【図３】本発明の第２の実施形態であり、シリアル通信機を用いた場合のブロック図である。
【図４】本発明の第３の実施形態であり、通常入力端子を用いた場合のブロック図である。
【図５】本発明の第４の実施形態であり、高速発振入力と低速発振入力を用いた場合のブロック図である。
【図６】本発明の第５の実施形態であり、通常モードでの低速発振周波数と高速発振周波数の周波数比を逆にした場合のブロック図である。
【図７】本発明の第６の実施形態であり、発振回路を用いた場合のブロック図である。
【図８】従来の検査モード判別回路を示す図である。
【符号の説明】
【００３１】
１０１  AD入力端子
１０２  発振端子
１０３  リセット端子
１０５  記憶回路
１０７  アナログ−ディジタル変換器
１１０  発振安定待ちカウンタ
１２０  ロジック回路
３０２  詳細モード決定端子
３０３  入力端子
３０４  検査専用端子
３１１  制御回路
４０２  シリアルクロック端子
４０３  シリアルデータ端子
４１１  シリアル通信器
４１２  デコーダ
５０１  通常入力端子
６０１  高速発振入力
６０２  低速発振入力
６１１  周波数判別回路
６１１ａ  カウンタ
６１１ｂ  フリップフロップ
８０１  低速発振入力
８０２  低速発振出力
８０３  高速発振入力
８１１  発振回路
Ｓ１０２  発振信号
Ｓ１０５  検査モード信号
Ｓ１１０ａ  発振安定待ちカウンター出力ラッチタイミング信号
Ｓ１１０ｂ  アナログ−ディジタル変換器動作信号
Ｓ１１０ｃ  ロジック回路動作信号
Ｓ８１１  検査モード判別結果出力信号
【図１】
2005098776.tif 000003
【図２】
2005098776.tif 000004
【図３】
2005098776.tif 000005
【図４】
2005098776.tif 000006
【図５】
2005098776.tif 000007
【図６】
2005098776.tif 000008
【図７】
2005098776.tif 000009
【図８】
2005098776.tif 000010