(57)【要約】  【課題】  成長マスクの開口部の一方向の大きさが４μｍ以下である場合を含めて、成長マスクの各開口部において高品質のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を良好な形状で選択成長させる。  【解決手段】  サファイア基板１１上にｎ型ＧａＮ層１２を成長させ、その上に例えば六角形状の開口部１３を有する成長マスク１４を形成する。成長マスク１４の開口部１３におけるｎ型ＧａＮ層１２上に六角錐形状のｎ型ＧａＮ層１５を選択成長させる際に、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行う。この選択成長方法を用いて半導体発光素子を製造する。【選択図】        図２
2005142415.tif 000002
【特許請求の範囲】
【請求項１】
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行う工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法。
【請求項２】
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行う工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法。
【請求項３】
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行い、その後、成長速度を減少させて成長を行う工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法。
【請求項４】
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行い、その後、上記ＩＩＩ族元素の原子の供給量を減少させて成長を行う工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法。
【請求項５】
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層をプレーナ成長換算で８μｍ／ｈ以上の成長速度で選択成長させる工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法。
【請求項６】
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として選択成長させる工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法。
【請求項７】
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行い、その後、成長速度を減少させて成長を行う工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法。
【請求項８】
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行い、その後、上記ＩＩＩ族元素の原子の供給量を減少させて成長を行う工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法。
【請求項９】
上記成長マスクは酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜またはそれらの積層膜からなることを特徴とする請求項１〜８のいずれか一項記載のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法。
【請求項１０】
上記第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層は上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の主面に対して傾斜した傾斜結晶面を有することを特徴とする請求項１〜８のいずれか一項記載のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法。
【請求項１１】
上記傾斜結晶面はＳ面であることを特徴とする請求項１０記載のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法。
【請求項１２】
上記第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層はＳ面を上記傾斜結晶面とする六角錐状の形状を有することを特徴とする請求項１０記載のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法。
【請求項１３】
上記第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層はＳ面を上記傾斜結晶面とする断面形状が三角形状の細長い形状を有することを特徴とする請求項１０記載のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法。
【請求項１４】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行う工程とを有する
ことを特徴とする半導体発光素子の製造方法。
【請求項１５】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行う工程とを有する
ことを特徴とする半導体発光素子の製造方法。
【請求項１６】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行い、その後、成長速度を減少させて成長を行う工程とを有する
ことを特徴とする半導体発光素子の製造方法。
【請求項１７】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行い、その後、上記ＩＩＩ族元素の原子の供給量を減少させて成長を行う工程とを有する
ことを特徴とする半導体発光素子の製造方法。
【請求項１８】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層をプレーナ成長換算で８μｍ／ｈ以上の成長速度で選択成長させる工程とを有する
ことを特徴とする半導体発光素子の製造方法。
【請求項１９】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として選択成長させる工程とを有する
ことを特徴とする半導体発光素子の製造方法。
【請求項２０】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行い、その後、成長速度を減少させて成長を行う工程とを有する
ことを特徴とする半導体発光素子の製造方法。
【請求項２１】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行い、その後、上記ＩＩＩ族元素の原子の供給量を減少させて成長を行う工程とを有する
ことを特徴とする半導体発光素子の製造方法。
【請求項２２】
上記第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、少なくとも活性層および第２導電型の第３のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程を有することを特徴とする請求項１４〜２１のいずれか一項記載の半導体発光素子の製造方法。
【請求項２３】
上記第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させた後、上記活性層を成長させる前に、上記成長マスクを除去する工程を有することを特徴とする請求項２２記載の半導体発光素子の製造方法。
【請求項２４】
上記成長マスクを除去した後、上記活性層を成長させる前に、上記第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、第１導電型の第４のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程を有することを特徴とする請求項２３記載の半導体発光素子の製造方法。
【請求項２５】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行う工程とを有する
ことを特徴とする画像表示装置の製造方法。
【請求項２６】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行う工程とを有する
ことを特徴とする画像表示装置の製造方法。
【請求項２７】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行い、その後、成長速度を減少させて成長を行う工程とを有する
ことを特徴とする画像表示装置の製造方法。
【請求項２８】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行い、その後、上記ＩＩＩ族元素の原子の供給量を減少させて成長を行う工程とを有する
ことを特徴とする画像表示装置の製造方法。
【請求項２９】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層をプレーナ成長換算で８μｍ／ｈ以上の成長速度で選択成長させる工程とを有する
ことを特徴とする画像表示装置の製造方法。
【請求項３０】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として選択成長させる工程とを有する
ことを特徴とする画像表示装置の製造方法。
【請求項３１】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行い、その後、成長速度を減少させて成長を行う工程とを有する
ことを特徴とする画像表示装置の製造方法。
【請求項３２】
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
上記成長マスクの上記開口部における上記第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行い、その後、上記ＩＩＩ族元素の原子の供給量を減少させて成長を行う工程とを有する
ことを特徴とする画像表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法に関し、特に、ＧａＮ系ＩＩＩ−Ｖ族化合物半導体を用いた発光ダイオードの製造に適用して好適なものである。
【背景技術】
【０００２】
従来、半導体発光素子として、サファイア基板上にｎ型ＧａＮ層を成長させ、その上に多数の所定の開口部を有する成長マスクを形成し、この成長マスクの開口部におけるｎ型ＧａＮ層上に、基板の主面に対して傾斜した傾斜結晶面を有する六角錐形状のｎ型ＧａＮ層を選択成長させ、その傾斜結晶面上に活性層やｐ型ＧａＮ層などを成長させた発光ダイオードが、本出願人により提案されている（例えば、特許文献１参照）。この発光ダイオードによれば、素子構造を形成する層への基板側からの貫通転位の伝播を抑制することができ、それらの層の結晶性を良好にすることができることにより、高い発光効率を得ることができる。
【０００３】
【特許文献１】国際公開第０２／０７２３１号パンフレット（第４７−５０頁、第３図〜          第９図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ＧａＮをプレーナ成長させる際には、一般的に、１０００℃程度の温度において４μｍ／ｈ前後の成長速度で成長が行われる。しかしながら、本発明者の知見によれば、上述のｎ型ＧａＮ層の選択成長をこの４μｍ／ｈ前後の成長速度で行おうとすると、成長マスクに設けられた多数の開口部の一部の開口部において成長の起こらない現象が発生する結果、単体の発光ダイオードを製造する場合にはその製造歩留まりが低下し、あるいは、発光ダイオードアレイによる画像表示装置などを製造する場合には一部の画素に不良が生じてしまうという問題があった。この問題は、成長マスクの開口部の大きさが４μｍ以下と小さい場合に顕著であり、開口部の大きさが３μｍ以下の場合には一層顕著である。
【０００５】
本発明者らの知見によれば、上述の問題が発生するのは、上述の選択成長用の成長マスクの材料としては通常、酸化シリコン（ＳｉＯ2 ）や窒化シリコン（ＳｉＮ）が用いられるところ、ｎ型ＧａＮ層の選択成長の成長は上述のように１０００℃程度の高温で行われるため、この成長時に成長マスクを構成するＳｉＯ2 やＳｉＮが分解してその表面からシリコン（Ｓｉ）や酸素（Ｏ）が脱離し、これが成長マスクの一部の開口部におけるｎ型ＧａＮ層の表面に堆積し、正常な成長が妨げられる結果であると考えられる。
【０００６】
成長マスクの一部の開口部において成長の起こらない現象が発生する問題は、ｎ型ＧａＮ層の選択成長の温度を十分に低くすることによりほぼ防止することができるが、成長温度を低くし過ぎると、高品質のｎ型ＧａＮ層を選択成長させることができないという問題がある。一般的には、高品質のＧａＮ成長を行う際には、最低でも８８０℃程度以上の温度で成長を行う必要がある。
【０００７】
したがって、この発明が解決しようとする課題は、成長マスクの各開口部において高品質のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を良好な形状で選択成長させることができるＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法ならびにこの方法を用いた半導体発光素子の製造方法および画像表示装置の製造方法を提供することにある。
【０００８】
この発明が解決しようとする他の課題は、特に成長マスクの開口部の一方向の大きさが４μｍ以下である場合に、成長マスクの各開口部において高品質のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を良好な形状で選択成長させることができるＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法ならびにこの方法を用いた半導体発光素子の製造方法および画像表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明者らは、従来技術が有する上記の課題を解決するために鋭意検討を行った結果、成長温度を十分に高くして高品質のＧａＮ層の選択成長を可能としつつ、しかも成長マスクの開口部の大きさが４μｍ以下と小さい場合も含めて、成長マスクの一部の開口部において成長の起こらない現象が発生するのを防止するためには、ＧａＮ層を選択成長させる際の成長速度、取り分け初期成長を行う際の成長速度を十分に速くすること、すなわち、プレーナ成長（平坦な面上での均一な成長）換算で８μｍ／ｈ以上とし、あるいはＧａＮ層を選択成長させる際のＧａの原子の供給量、取り分け初期成長を行う際のＧａの原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上とするのが有効であることを見出した。また、これらの条件で初期成長を行った後、所望の形状の選択成長層が得られるまで引き続き同じ条件で成長を行ってもよいが、選択成長層の形状や表面状態をより良好とするためには、初期成長を行った後に、成長速度あるいはＧａの原子の供給速度を減少させることが有効であることを見出した。さらに、以上のことは、ＧａＮに限られるものではなく、Ｇａ以外のＩＩＩ族元素をも含むより一般のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させる場合全般に成立し得るものである。
この発明は、本発明者による以上の検討に基づいて案出するに至ったものである。
【００１０】
すなわち、上記課題を解決するために、この発明の第１の発明は、
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行う工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法である。
上記成長速度の上限は、必ずしも明確な形で存在せず、また、成長温度などによっても異なり得るが、一つの目安を挙げると例えば３０μｍ／ｈ程度である（以下の発明においても同様）。
【００１１】
この発明の第２の発明は、
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行う工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法である。
【００１２】
この発明の第３の発明は、
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行い、その後、成長速度を減少させて成長を行う工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法である。
【００１３】
この発明の第４の発明は、
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行い、その後、ＩＩＩ族元素の原子の供給量を減少させて成長を行う工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法である。
【００１４】
この発明の第５の発明は、
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層をプレーナ成長換算で８μｍ／ｈ以上の成長速度で選択成長させる工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法である。
【００１５】
この発明の第６の発明は、
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として選択成長させる工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法である。
【００１６】
この発明の第７の発明は、
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行い、その後、成長速度を減少させて成長を行う工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法である。
【００１７】
この発明の第８の発明は、
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行い、その後、ＩＩＩ族元素の原子の供給量を減少させて成長を行う工程とを有する
ことを特徴とするＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法である。
【００１８】
この発明の第９の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行う工程とを有する
ことを特徴とする半導体発光素子の製造方法である。
【００１９】
この発明の第１０の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行う工程とを有する
ことを特徴とする半導体発光素子の製造方法である。
【００２０】
この発明の第１１の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行い、その後、成長速度を減少させて成長を行う工程とを有する
ことを特徴とする半導体発光素子の製造方法である。
【００２１】
この発明の第１２の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行い、その後、ＩＩＩ族元素の原子の供給量を減少させて成長を行う工程とを有する
ことを特徴とする半導体発光素子の製造方法である。
【００２２】
この発明の第１３の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層をプレーナ成長換算で８μｍ／ｈ以上の成長速度で選択成長させる工程とを有する
ことを特徴とする半導体発光素子の製造方法である。
【００２３】
この発明の第１４の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として選択成長させる工程とを有する
ことを特徴とする半導体発光素子の製造方法である。
【００２４】
この発明の第１５の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行い、その後、成長速度を減少させて成長を行う工程とを有する
ことを特徴とする半導体発光素子の製造方法である。
【００２５】
この発明の第１６の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行い、その後、ＩＩＩ族元素の原子の供給量を減少させて成長を行う工程とを有する
ことを特徴とする半導体発光素子の製造方法である。
【００２６】
上記の半導体発光素子の製造方法は、例えば、半導体発光素子を光源とする画像表示装置に適用することができる。
すなわち、この発明の第１７の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行う工程とを有する
ことを特徴とする画像表示装置の製造方法である。
【００２７】
この発明の第１８の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行う工程とを有する
ことを特徴とする画像表示装置の製造方法である。
【００２８】
この発明の第１９の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行い、その後、成長速度を減少させて成長を行う工程とを有する
ことを特徴とする画像表示装置の製造方法である。
【００２９】
この発明の第２０の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行い、その後、ＩＩＩ族元素の原子の供給量を減少させて成長を行う工程とを有する
ことを特徴とする画像表示装置の製造方法である。
【００３０】
この発明の第２１の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層をプレーナ成長換算で８μｍ／ｈ以上の成長速度で選択成長させる工程とを有する
ことを特徴とする画像表示装置の製造方法である。
【００３１】
この発明の第２２の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として選択成長させる工程とを有する
ことを特徴とする画像表示装置の製造方法である。
【００３２】
この発明の第２３の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をプレーナ成長換算で８μｍ／ｈ以上の成長速度で行い、その後、成長速度を減少させて成長を行う工程とを有する
ことを特徴とする画像表示装置の製造方法である。
【００３３】
この発明の第２４の発明は、
第１導電型の第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、所定部分に少なくとも一方向の大きさが４μｍ以下の開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させ、その際、初期成長をこの第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を構成する少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行い、その後、ＩＩＩ族元素の原子の供給量を減少させて成長を行う工程とを有する
ことを特徴とする画像表示装置の製造方法である。
【００３４】
この発明において、成長マスクは、第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の成長時に、この成長マスク上の核生成が第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上の核生成に比べて十分に少なく（言い換えれば、この成長マスク上の成長が阻害される）、選択成長が可能である限り、基本的にはどのような材料で形成してもよいが、典型的には、窒化シリコン（ＳｉＮ（特に、Ｓｉ3 Ｎ4 ））膜、酸化窒化シリコン（ＳｉＯＮ）膜、酸化シリコン（ＳｉＯ2 ）膜またはそれらの積層膜からなる。好適には、これらのうち、少なくとも最表面が窒化シリコンからなる成長マスク、具体的には例えば窒化シリコン膜単層からなる成長マスクや、酸化シリコン膜上に窒化シリコン膜を積層した成長マスクなどが用いられる。ただし、成長マスクとしては、これらのほかに、酸化アルミニム（Ａｌ2 Ｏ3 ）膜やタングステン（Ｗ）膜や上記の膜との積層膜などを用いてもよい。
【００３５】
成長マスクの開口部は種々の形状とすることができるが、典型的には六角形や円形が用いられる。成長マスクの開口部の形状を六角形とする場合、この成長マスクを用いて成長されるＧａＮ系ＩＩＩ−Ｖ族化合物半導体層が六角形からずれて成長するのを防止する観点より、好適には、その六角形の一辺は〈１−１００〉方向または〈１１−２０〉方向に垂直になるようにする。
【００３６】
選択成長される第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層は、典型的には、第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の主面に対して傾斜した傾斜結晶面を有する。この傾斜結晶面は、典型的にはＳ面（特に、Ｓ＋面）である。ただし、ここで言うＳ面には、これに対して５〜６°程度まで傾いていて実質的にＳ面とみなすことができる結晶面も含むものとする。具体的には、第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層は、例えば、Ｓ面を傾斜結晶面とする六角錐状の形状を有する。第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層は、Ｓ面を傾斜結晶面とする断面形状が三角形状の細長い形状（一方向に延在するストライプ形状）を有することもあり、この場合、成長マスクの開口部の形状もそれに応じて細長い形状とする。ここで、第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層は、上記の例に示されるように、典型的には、頂点が形成されるまで選択成長が行われるが、必ずそのようにしなければならないわけではなく、頂点が形成される前に選択成長を終了するようにしてもよい。
第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層は、典型的には、成長マスクの開口部よりも横方向に広がるように選択成長させるが、必ずしもそのようにする必要はなく、開口部に収まるようにしてもよい。
【００３７】
第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長において、初期成長とは、成長マスクの開口部に収まる範囲の成長であって、成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に最初に成長が起こる時点から、最大限、成長が進んで頂点が形成される時点までの成長を言うが、頂点が形成される前の時点までの成長であってもよい。上述のように、この初期成長を、プレーナ成長換算で８μｍ／ｈ以上の成長速度、あるいは、少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行った後、成長速度あるいは少なくともＧａを含むＩＩＩ族元素の原子の供給量を減少させる場合、この減少後の成長速度は好適には４μｍ／ｈ前後、具体的には例えば３〜５μｍ／ｈとし、あるいは、この減少後の少なくともＧａを含むＩＩＩ族元素の原子の供給量は好適には（３．７〜６．１）×１０15ｃｍ-2ｓ-1以上とする。このようにすることにより、選択成長される第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の最終的な形状をより良好にすることができる。
【００３８】
第９〜第２４の発明においては、典型的には、第１導電型の第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、少なくとも活性層および第２導電型の第３のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を順次成長させ、これらにより発光素子構造を形成する。
【００３９】
また、成長マスクは、選択成長終了後もそのまま残しておくのが一般的であるが、選択成長終了後に除去してもよい。この場合、成長マスクの開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させる工程と、少なくとも活性層および第３のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程との間に、成長マスクを除去する工程を有する。このように成長マスクを除去してから活性層および第３のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより、次のような利点を得ることができる。すなわち、成長マスクとしてＳｉＯ2 膜やＳｉＮ膜を用いたときにＳｉやＯが脱離し、これが第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長時に正常な成長を妨げる原因となることは既に述べたとおりであるが、これに加えて、成長マスクから脱離したＳｉが成長層に取り込まれる現象も起こり得る。この現象が及ぼす影響はｐ型ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層（例えば、ｐ型ＧａＮ層）の成長時に特に顕著であり、ＧａＮに対してｎ型不純物として働くＳｉがｐ型ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の成長時に成長層に取り込まれると、ｐ型になりにくく、ｐ型になったとしても、正孔濃度、移動度ともに激減するおそれがあり、これが半導体発光素子の発光効率の向上を阻害する原因となる。さらに、成長マスクの開口部を形成する際にはフォトリソグラフィー工程を必要とするが、その際にはレジストをマスク面に密着させて部分的に除去する工程が必要であるところ、この除去時には、レジストが成長マスクの微小な間隙に残りやすく、その除去は極めて難しい。このため、後の高温成長時に、この残存レジストが不純物源となって第３のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層などの特性を悪化させることもある。これらの問題は、上述のように成長マスクを除去してから活性層および第３のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより、根本的に解消することができる。これによって、発光効率が大幅に向上した半導体発光素子を容易に製造することができる。
【００４０】
成長マスクを除去した後、活性層を成長させる前に、好適には活性層を成長させる直前に、第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に、第１導電型の第４のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにしてもよい。このようにすることにより、次のような利点を得ることができる。第１に、成長マスクを除去した後に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に活性層を直接成長させると、第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層と活性層との界面に酸化膜などが存在するために活性層の発光特性などに悪影響が生じ得るが、まず第４のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を成長させてからその上に活性層を成長させると、酸化膜などが存在しない清浄な面上に活性層を成長させることができ、この問題を防止することができる。第２に、成長マスクを除去するために基板を大気に晒した場合、第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の表面が酸化されて酸化膜が不均一に形成されるところ、活性層の成長時にはこの酸化膜の多い部分では成長が起きにくく、酸化膜の少ない部分から先に成長する結果、活性層の表面に凹凸ができやすいが、上述のように第４のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に活性層を成長させると、酸化膜などが存在しない清浄な面上に活性層を成長させることができることにより活性層の表面の平坦性の向上を図ることができる。第３に、何らかの原因で第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の表面が比較的荒れた平坦性や平滑性の悪い状態となっても、この第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第４のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を十分に速い成長速度で成長させると、この第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の荒れた表面の凹凸を埋めて平坦化あるいは平滑化することができる。
【００４１】
この発明において、第１〜第４のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層は、最も一般的にはＡｌx Ｂy Ｇａ1-x-y-z Ｉｎz Ａｓu Ｎ1-u-v Ｐv （ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｕ≦１、０≦ｖ≦１、０≦ｘ＋ｙ＋ｚ＜１、０≦ｕ＋ｖ＜１）からなり、より具体的にはＡｌx Ｂy Ｇａ1-x-y-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ＜１）からなり、典型的にはＡｌx Ｇａ1-x-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｚ≦１、０≦ｘ＋ｚ＜１）からなり、具体例を挙げると、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどである。活性層もこのＧａＮ系ＩＩＩ−Ｖ族化合物半導体層からなる。
【００４２】
第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層は、典型的には、基板上に成長されたものである。この基板は、第１〜第４のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層や活性層を良好な結晶性で成長させることが可能である限り、基本的にはどのような材料のものを用いてもよい。具体的には、この基板としては、サファイア（Ａｌ2 Ｏ3 ）（Ｃ面、Ａ面、Ｒ面を含む）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、窒化物系ＩＩＩ−Ｖ族化合物半導体（ＧａＮ、ＩｎＡｌＧａＮ、ＡｌＮなど）、Ｓｉ、ＺｎＳ、ＺｎＯ、ＬｉＭｇＯ、ＧａＡｓ、ＭｇＡｌ2 Ｏ4 などからなる基板を用いることができ、好適には、これらの材料からなる六方晶基板または立方晶基板、より好適には六方晶基板、具体的には、例えば、Ｃ面を主面としたサファイア基板を用いることができる。ただし、ここで言うＣ面には、これに対して５〜６°程度まで傾いていて実質的にＣ面とみなすことができる結晶面も含むものとする。
【００４３】
第１〜第４のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層および活性層の成長方法としては、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、ハイドライド気相エピタキシャル成長またはハライド気相エピタキシャル成長（ＨＶＰＥ）などを用いることができる。第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長の成長温度は、高品質で良好な形状の結晶を得る観点より、好適には８８０℃以上１０３０℃以下（例えば、１０００℃程度）とする。
なお、上記の半導体発光素子の製造方法は、半導体発光素子を光源とする照明装置に適用することもできる。
【００４４】
上述のように構成されたこの発明によれば、第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を選択成長させる際の初期成長を、プレーナ成長換算で８μｍ／ｈ以上の成長速度、あるいは、少なくともＧａを含むＩＩＩ族元素の原子の供給量を９．８×１０15ｃｍ-2ｓ-1以上として行うことにより、成長マスクの各開口部における第１のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層上に第２のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を確実にしかも良好に選択成長させることができる。
【発明の効果】
【００４５】
この発明によれば、成長マスクの開口部の一方向の大きさが４μｍ以下である場合も含めて、成長マスクの各開口部において高品質のＧａＮ系ＩＩＩ−Ｖ族化合物半導体層を良好な形状で選択成長させることができる。そして、この選択成長方法を用いることで、発光効率が大幅に向上した半導体発光素子および画像表示装置を容易に製造することができる。
【発明を実施するための最良の形態】
【００４６】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
図１〜図６はこの発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を工程順に示し、各図のＡは斜視図、Ｂは断面図である。また、図７はこのＧａＮ系発光ダイオードの完成状態を示す断面図である。
【００４７】
この第１の実施形態においては、図１に示すように、まず、例えば主面がＣ＋面であるサファイア基板１１を用意し、サーマルクリーニングなどによりその表面を清浄化した後、このサファイア基板１１上に、例えば有機金属化学気相成長（ＭＯＣＶＤ）法により、ｎ型不純物として例えばＳｉがドープされたｎ型ＧａＮ層１２を例えば成長速度４μｍ／ｈで成長させる。このｎ型ＧａＮ層１２は、可能な限り結晶欠陥、特に貫通転位が少ないものが望ましく、その厚さは例えば２μｍ程度以上あれば通常は足りる。低欠陥のｎ型ＧａＮ層１２の形成方法としては種々の方法があるが、一般的な方法として、サファイア基板１１上に、まず例えば５００℃程度の低温でＧａＮバッファ層やＡｌＮバッファ層（図示せず）を成長させ、その後１０００℃程度まで昇温して結晶化してから、その上にｎ型ＧａＮ層１２を成長させる方法がある。ｎ型ＧａＮ層１２を成長させる直前にアンドープのＧａＮ層を成長させるようにしてもよい。
【００４８】
次に、ｎ型ＧａＮ層１２の全面に例えばプラズマＣＶＤ法により、例えば厚さが２００ｎｍ程度のＳｉＯ2 膜および例えば厚さが１０ｎｍ程度のＳｉＮ膜を順次形成した後、その上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばＲＩＥ法によりＳｉＮ膜およびＳｉＯ2 膜を順次エッチングし、パターニングして、素子形成位置に所定の開口部１３を有する成長マスク１４を形成する。この場合、この開口部１３の形状は、一辺が〈１１−２０〉方向に平行な六角形とする。この開口部１３の大きさは例えば５μｍ程度とし、ピッチは例えば１５μｍ程度とする。
【００４９】
次に、図２に示すように、この成長マスク１４を用い、その開口部１３におけるｎ型ＧａＮ層１２上にｎ型不純物として例えばＳｉがドープされたｎ型ＧａＮ層１５を例えばＭＯＣＶＤ法により選択成長させる。この選択成長においては、成長温度を８８０〜１０３０℃、例えば１０００℃とし、まず成長速度をプレーナ成長換算で例えば１１μｍ／ｈ、あるいはＧａ原子の供給量を１．３×１０16ｃｍ-2ｓ-1として初期成長を例えば４５秒間行った後、成長速度をプレーナ成長換算で例えば４μｍ／ｈに減少させ、あるいは、Ｇａ原子の供給量を４．９×１０15ｃｍ-2ｓ-1に減少させて例えば１５００秒間行う。この選択成長により、六角錐形状のｎ型ＧａＮ層１５が得られる。初期成長後のｎ型ＧａＮ層１５の断面形状の一例を図２Ｂにおいて一点鎖線で示す。この六角錐形状のｎ型ＧａＮ層１５の６面は、サファイア基板１１の主面に対して傾斜したＳ面からなる。この六角錐形状のｎ型ＧａＮ層１５の大きさは、必要に応じて決められるが、この場合には、開口部１３の直径より少し大きく選ばれる。
【００５０】
次に、図３に示すように、成長マスク１４を例えばＲＩＥ法によりエッチング除去する。このようにして、ｎ型ＧａＮ層１２上に六角錐形状のｎ型ＧａＮ層１５が形成されたＧａＮ加工基板が得られる。
【００５１】
次に、このＧａＮ加工基板をＭＯＣＶＤ装置の反応管に入れ、この反応管内において例えば１〜２分間サーマルクリーニングを行って表面の清浄化を行い、引き続いて、図４に示すように、このＧａＮ加工基板上に、例えばＩｎＧａＮ系の活性層１６およびｐ型不純物として例えばＭｇがドープされたｐ型ＧａＮ層１７を、好適には１０μｍ／ｈ以上の成長速度で順次成長させる。これによって、六角錐形状のｎ型ＧａＮ層１５とその傾斜結晶面に成長した活性層１６およびｐ型ＧａＮ層１７とにより、ダブルヘテロ構造の発光ダイオード構造が形成される。活性層１６およびｐ型ＧａＮ層１７の厚さは必要に応じて決められるが、活性層１６の厚さは例えば３ｎｍ、ｐ型ＧａＮ層１７の厚さは例えば０．２μｍである。これらのＧａＮ系半導体層の成長温度は、例えば、活性層１６は７００〜７５０℃、ｐ型ＧａＮ層１７は８００〜１０５０℃、例えば８５０℃とする。ここで、得られる活性層１６の組成、したがって発光ダイオードの発光色（発光波長）は成長温度によって異なる。活性層１６は、例えば、単一のＩｎＧａＮ層からなるものであっても、例えばＩｎ組成が互いに異なる二つの層、例えば厚さが３ｎｍのＩｎＧａＮ層と例えば厚さが７ｎｍのＧａＮ層とを交互に積層した多重量子井戸（ＭＱＷ）構造であってもよく、それらのＩｎ組成は、発光波長をどの波長に設定するかに応じて決められる。例えば、ｐ型ＧａＮ層１７を成長させる直前に、活性層１６上にこの活性層１６と同じ成長温度でｐ型ＧａＮ層を薄く成長させるようにしてもよい。また、ｐ型ＧａＮ層１７においては、好適には、その最上層のＭｇ濃度を、後述のｐ側電極と良好なオーミック接触を取ることができるように上昇させる。ただし、ｐ型ＧａＮ層１７上に、オーミック接触をより取り易い、ｐ型不純物として例えばＭｇがドープされたｐ型ＩｎＧａＮ層をｐ型コンタクト層として成長させ、その上にｐ側電極を形成してもよい。また、必要に応じて、活性層１６を成長させる直前に、ＧａＮ加工基板上にまず薄く、ｎ型不純物として例えばＳｉがドープされたｎ型ＧａＮ層を成長させ、引き続いてその上に活性層１６を成長させるようにしてもよい。このようにすれば、活性層１６をｎ型ＧａＮ層の清浄な面上に成長させることができるので、結晶性の良好な活性層１６を確実に得ることができる。この場合、このｎ型ＧａＮ層の成長に際しては、まず８５０℃程度の成長温度から成長を始め、その後徐々に成長温度を上昇させて９５０℃程度に設定することが良いことが、経験的に見出されている。また、上記のサーマルクリーニング時の熱処理効果で六角錐形状のｎ型ＧａＮ層１５の頂点が少し丸みを帯びることにより、その上に成長する活性層１６およびｐ型ＧａＮ層１７の頂点も丸みを帯び、したがってｐ型ＧａＮ層１７上に形成されるｐ側電極はこの丸みを帯びた頂点を含む領域のｐ型ＧａＮ層１７上に形成されることになるため、鋭い頂点を含む領域のｐ型ＧａＮ層１７上にｐ側電極を形成する場合に比べて、発光ダイオードの動作時に発生するこの頂点近傍の電界集中などに起因するｐ側電極の経時劣化の問題をより緩和することができる。
【００５２】
ここで重要なことは、活性層１６およびｐ型ＧａＮ層１７の成長時には、成長マスク１４が存在しないことである。このため、成長マスク１４としてＳｉＯ2 膜とＳｉＮ膜との積層膜が用いられても、ｐ型ＧａＮ層１７の成長時に、そのＳｉが脱離して成長層に取り込まれる問題が本質的に存在しない。また、レジストによる汚染の問題も存在しない。
なお、上記のＧａＮ系半導体層の成長を１０００℃程度の成長温度で行うときは、一般に、Ｇａの原料の供給量を大幅に増やす（例えば、１００μｍｏｌ／ｍｉｎ以上）必要がある。
【００５３】
上記のＧａＮ系半導体層の成長原料は、例えば、Ｇａの原料としてはトリメチルガリウム（（ＣＨ3 ）3 Ｇａ、ＴＭＧ）、Ａｌの原料としてはトリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ、ＴＭＡ）、Ｉｎの原料としてはトリメチルインジウム（（ＣＨ3 ）3 Ｉｎ、ＴＭＩ）を、Ｎの原料としてはＮＨ3 を用いる。ドーパントについては、ｎ型ドーパントとしては例えばシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばビス＝メチルシクロペンタジエニルマグネシウム（（ＣＨ3 Ｃ5 Ｈ4 ）2 Ｍｇ）あるいはビス＝シクロペンタジエニルマグネシウム（（Ｃ5 Ｈ5 ）2 Ｍｇ）を用いる。
【００５４】
また、上記のＧａＮ系半導体層の成長時のキャリアガス雰囲気としては、ｎ型ＧａＮ層１２およびｎ型ＧａＮ層１５はＮ2 とＨ2 との混合ガス、活性層１６はＮ2 ガス雰囲気、ｐ型ＧａＮ層１７はＮ2 とＨ2 との混合ガスを用いる。この場合、活性層１６の成長ではキャリアガス雰囲気をＮ2 雰囲気としており、キャリアガス雰囲気にＨ2 が含まれないので、Ｉｎが脱離するのを抑えることができ、活性層１６の劣化を防止することができる。また、ｐ型ＧａＮ層１７の成長時にはキャリアガス雰囲気をＮ2 とＨ2 との混合ガス雰囲気としているので、これらのｐ型層を良好な結晶性で成長させることができる。
【００５５】
次に、上述のようにしてＧａＮ系半導体層を成長させたサファイア基板１１をＭＯＣＶＤ装置から取り出す。
次に、リソグラフィーにより、六角錐形状のｎ型ＧａＮ層１５と別の部位のｎ側電極形成領域を除いた領域のｐ型ＧａＮ層１７の表面を覆うレジストパターン（図示せず）を形成する。
次に、図５に示すように、このレジストパターンをマスクとして例えばＲＩＥ法によりｐ型ＧａＮ層１７および活性層１６をエッチングして開口部１８を形成し、この開口部１８にｎ型ＧａＮ層１２を露出させる。この後、レジストパターンを除去する。
【００５６】
次に、基板全面に例えば真空蒸着法によりＴｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、その上にリソグラフィーにより所定形状のレジストパターンを形成し、このレジストパターンをマスクとしてＴｉ膜、Ｐｔ膜およびＡｕ膜をエッチングする。これによって、ｐ型ＧａＮ層１７および活性層１６の開口１８を通じてｎ型ＧａＮ層１２にコンタクトしたＴｉ／Ｐｔ／Ａｕ構造のｎ側電極１９が形成される。
【００５７】
次に、同様なプロセスで、六角錐形状のｎ型ＧａＮ層１５の上に成長した活性層１６およびｐ型ＧａＮ層１７の頂点を含む領域に、例えばＮｉ／Ｐｔ／Ａｕ構造のｐ側電極２０を形成する。
【００５８】
この後、上述のようにして発光ダイオード構造が形成された基板をＲＩＥによるエッチングやダイサーなどによりチップ化する。チップ化されたＧａＮ系発光ダイオードを図６に示す。図７に完成状態のＧａＮ系発光ダイオードの断面図を示す。
【００５９】
このようにして製造されたＧａＮ系発光ダイオードのｐ側電極２０とｎ側電極１９との間に電流を流して駆動したところ、活性層１６のＩｎ組成に応じて発光波長３８０〜６２０ｎｍの範囲で、サファイア基板１１を通した発光を確認することができた。
【００６０】
以上のように、この第１の実施形態によれば、成長マスク１４の開口部１３におけるｎ型ＧａＮ層１２上にｎ型ＧａＮ層１５を選択成長させる際に、まず成長速度をプレーナ成長換算で１１μｍ／ｈ、あるいはＧａ原子の供給量を１．３×１０16ｃｍ-2ｓ-1として初期成長を行った後、成長速度をプレーナ成長換算で４μｍ／ｈに減少させ、あるいはＧａ原子の供給量を４．９×１０15ｃｍ-2ｓ-1に減少させて成長を行っていることにより、成長マスク１４の各開口部１３に、良好な六角錐形状を有し、表面状態も良好なｎ型ＧａＮ層１５を確実にしかも均一に選択成長させることができる。また、成長温度を１０００℃としているため、このｎ型ＧａＮ層１５の結晶性も良好である。これは、ｎ型ＧａＮ層１５の側面を原子間力顕微鏡（ＡＦＭ）で観測したところ、その側面に存在するステップがそろっていたことから、確認されている。さらに、成長マスク１４の開口部１３におけるｎ型ＧａＮ層１２上に六角錐形状のｎ型ＧａＮ層１５を選択成長させてから成長マスク１４をエッチング除去し、その後に活性層１６およびｐ型ＧａＮ層１７を成長させるようにしていることにより、ｐ型ＧａＮ層１７の成長時に成長マスク１４からＳｉが脱離して成長層に取り込まれる問題が存在しない。このため、十分にＭｇがドープされた低比抵抗のｐ型ＧａＮ層１７を得ることができる。以上により、ＧａＮ系発光ダイオードの発光効率の大幅な向上を図ることができる。
【００６１】
さらに、ｎ側電極１９の形成のためにｐ型ＧａＮ層１７および活性層１６にＲＩＥのようなドライエッチングにより開口部１８を形成したり、集積型半導体発光装置を製造する場合に素子間を分離するためにｐ型ＧａＮ層１７および活性層１６をＲＩＥのようなドライエッチングによりエッチングしたりすると、その部分の活性層１６に損傷が発生するのを避けることが難しいが、この損傷が発生する部分は実際に発光が起きる部分（ｐ側電極２０とその近傍の２〜５μｍの範囲）から十分に離れているため、発光特性に何ら悪影響を及ぼさない。
【００６２】
次に、この発明の第２の実施形態によるＧａＮ系発光ダイオードの製造方法について説明する。
この第２の実施形態においては、第１の実施形態と同様に工程を進めてｐ型ＧａＮ層１７まで成長させた後、ｐ型ＧａＮ層１７上にｐ側電極２０を形成する。次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。次に、このようにして剥離されたｎ型ＧａＮ層１２の裏面をエッチングなどにより平坦化した後、図８に示すように、ｎ型ＧａＮ層１２の裏面にｎ側電極１９を形成する。このｎ側電極１９は例えばＩＴＯなどからなる透明電極としてもよく、この場合は六角錐形状の部分に対応する部分を含むｎ型ＧａＮ層１２の裏面の広い面積にわたってｎ側電極１９を形成することができる。また、このｎ側電極１９をＴｉ／Ｐｔ／Ａｕ構造の金属積層膜により形成する場合には、ｎ型ＧａＮ層１２を通して外部に光が放射されるようにするため、図９に示すように、六角錐形状の部分に対応する部分におけるｎ側電極１９に開口部１９ａを設ける。
上記以外のことは、第１の実施形態と同様である。
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００６３】
次に、この発明の第３の実施形態による画像表示装置について説明する。この画像表示装置を図１６に示す。
図１６に示すように、この画像表示装置においては、サファイア基板１１の面内の互いに直交するｘ方向およびｙ方向にＧａＮ系発光ダイオードが規則的に配列され、ＧａＮ系発光ダイオードの二次元アレイが形成されている。各ＧａＮ系発光ダイオードの構造は、例えば第１の実施形態と同様である。
【００６４】
ｙ方向には、赤色（Ｒ）発光用のＧａＮ系発光ダイオード、緑色（Ｇ）発光用のＧａＮ系発光ダイオードおよび青色（Ｂ）発光用のＧａＮ系発光ダイオードが隣接して配列され、これらの３つのＧａＮ系発光ダイオードにより１画素が形成されている。ｘ方向に配列された赤色発光用のＧａＮ系発光ダイオードのｐ側電極２０同士は配線２３により互いに接続され、同様に、ｘ方向に配列された緑色発光用のＧａＮ系発光ダイオードのｐ側電極２０同士は配線２４により互いに接続され、ｘ方向に配列された青色発光用のＧａＮ系発光ダイオードのｐ側電極２０同士は配線２５により互いに接続されている。一方、ｎ側電極１９はｙ方向に延在しており、ｙ方向に配列されたＧａＮ系発光ダイオードの共通電極となっている。
【００６５】
このように構成された単純マトリクス方式の画像表示装置においては、表示すべき画像の信号に応じて配線２３〜２５とｎ側電極１９とを選択し、選択された画素の選択されたＧａＮ系発光ダイオードに電流を流して駆動し、発光を起こさせることにより、画像を表示することができる。
【００６６】
この第３の実施形態によれば、各ＧａＮ系発光ダイオードが第１の実施形態によるＧａＮ系発光ダイオードと同様な構成を有することにより発光効率が高いため、高輝度のフルカラー画像表示装置を実現することができる。
【００６７】
次に、この発明の第４の実施形態による照明装置について説明する。この照明装置は図１０に示す画像表示装置と同様な構成を有する。
この照明装置においては、照明光の色に応じて配線２３〜２５とｎ側電極１９とを選択し、選択された画素の選択されたＧａＮ系発光ダイオードに電流を流して駆動し、発光を起こさせることにより、照明光を発生させることができる。
【００６８】
この第４の実施形態によれば、各ＧａＮ系発光ダイオードが第１の実施形態によるＧａＮ系発光ダイオードと同様な構成を有することにより発光効率が高いため、高輝度の照明装置を実現することができる。
【００６９】
次に、この発明の第５の実施形態によるＧａＮ系発光ダイオードの製造方法について説明する。
この第５の実施形態においては、第１の実施形態と同様に工程を進めて成長マスク１４まで形成した後、成長温度を８８０〜１０３０℃、例えば１０００℃とし、成長速度をプレーナ成長換算で例えば１１μｍ／ｈ、あるいはＧａ原子の供給量を１．３×１０16ｃｍ-2ｓ-1として、初期成長を含めた成長を例えば６００秒間行うことにより、開口部１３におけるｎ型ＧａＮ層１２上にｎ型ＧａＮ層１５を六角錐形状に選択成長させる。
上記以外のことは、第１の実施形態と同様である。
【００７０】
ｎ型ＧａＮ層１５の成長直後のＧａＮ加工基板の表面を撮影した走査型電子顕微鏡（ＳＥＭ）写真を図１１に示す。図１１より、成長マスク１４の各開口部１３に良好な六角錐形状のｎ型ＧａＮ層１５が均一に選択成長しているのが分かる。
この第５の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００７１】
次に、この発明の第６の実施形態によるＧａＮ系発光ダイオードの製造方法について説明する。
この第６の実施形態においては、第１の実施形態と同様に工程を進めて成長マスク１４まで形成する。ここで、この開口部１３の大きさは、例えば３μｍ程度とし、ピッチは例えば１５μｍ程度とする。次に、成長温度を８８０〜１０３０℃、例えば９５０℃とし、まず成長速度をプレーナ成長換算で例えば１１μｍ／ｈ、あるいはＧａ原子の供給量を１．３×１０16ｃｍ-2ｓ-1として初期成長を例えば４５秒間行った後、成長速度をプレーナ成長換算で例えば４μｍ／ｈに減少させ、あるいはＧａ原子の供給量を４．９×１０15ｃｍ-2ｓ-1に減少させて例えば１５００秒間成長を行うことにより、開口部１３におけるｎ型ＧａＮ層１２上にｎ型ＧａＮ層１５を六角錐形状に選択成長させる。
上記以外のことは、第１の実施形態と同様である。
この第６の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００７２】
次に、この発明の第７の実施形態によるＧａＮ系発光ダイオードの製造方法について説明する。
この第７の実施形態においては、第１の実施形態と同様に工程を進めて成長マスク１４まで形成する。ここで、この開口部１３の大きさは例えば３μｍ程度とし、ピッチは例えば１５μｍ程度とする。この後、成長温度を８８０〜１０３０℃、例えば９２０℃とし、成長速度をプレーナ成長換算で例えば１１μｍ／ｈ、あるいはＧａ原子の供給量を１．３×１０16ｃｍ-2ｓ-1として、初期成長を含めた成長を例えば６００秒間行うことにより、ｎ型ＧａＮ層１５を選択成長させる。この場合、図１２に示すように、ｎ型ＧａＮ層１５は、側面が外側に凸の曲面からなる六角錐形状となる。
上記以外のことは、第１の実施形態と同様である。
この第７の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００７３】
図１３は、開口部１３の大きさが３μｍの成長マスク１４を用いてｎ型ＧａＮ層１２上に六角錐形状のｎ型ＧａＮ層１５を選択成長させる場合の初期成長において、成長温度と成長速度とを変えた場合の各開口部１３におけるｎ型ＧａＮ層１５の成長の様子を調べた結果を示す。図１３において、×で示されるデータは一部の開口部１３においてｎ型ＧａＮ層１５が選択成長していない場合（ＳＥＭ写真を図１４Ａに示す）、○で示されるデータは各開口部１３においてｎ型ＧａＮ層１５が選択成長している場合（ＳＥＭ写真を図１４Ｂに示す）、△で示されるデータはｎ型ＧａＮ層１５の異常成長（意図しない堆積物などを原因とするもの）が極めて多く発生している場合（ＳＥＭ写真を図１４Ｃに示す）を示す。図１３において、成長速度をμｍ／ｈ、成長温度を℃で表した場合、ａで示される直線は成長速度＝０．０９×成長温度−８４．５と表され、ｂで示される直線は成長速度＝０．１２３３×成長温度−９７．３と表される。図１３から分かるように、直線ａより上側の領域にある（成長温度、成長速度）の組み合わせ、言い換えると成長速度＞０．０９×成長温度−８４．５を満たす（成長温度、成長速度）を用いて初期成長を行うことにより、各開口部１３においてｎ型ＧａＮ層１５を確実に選択成長させることができる。初期成長に限らず、これらの条件で選択成長を行うことにより、各開口部１３においてｎ型ＧａＮ層１５を確実に選択成長させることができる。また、直線ｂより下側の領域にある（成長温度、成長速度）の組み合わせ、言い換えると成長速度＜０．１２３３×成長温度−９７．３を満たす（成長温度、成長速度）を用いて初期成長を行うことにより、各開口部１３においてｎ型ＧａＮ層１５を異常成長を起こすことなく良好に選択成長させることができる。この場合も、初期成長に限らず、これらの条件で選択成長を行うことにより、各開口部１３においてｎ型ＧａＮ層１５を異常成長を起こすことなく良好に選択成長させることができる。直線ａより上側でかつ直線ｂより下側の領域にある（成長温度、成長速度）の組み合わせ、言い換えると成長速度＞０．０９×成長温度−８４．５および成長速度＜０．１２３３×成長温度−９７．３の両式を満たす（成長温度、成長速度）を用いて初期成長を行うことにより、各開口部１３においてｎ型ＧａＮ層１５を確実にしかも異常成長を起こすことなく良好に選択成長させることができる。
上述の第１〜第７の実施形態において、ｎ型ＧａＮ層１５の初期成長に用いた（成長温度、成長速度）の条件は、いずれも、図１３の直線ａと直線ｂとで挟まれた領域に入っている。
【００７４】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第１〜第７の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセスなどを用いてもよい。
【００７５】
具体的には、例えば、上述の第１〜第７の実施形態において、活性層１６の特性を向上させるために、その近傍に光閉じ込め特性に優れたＡｌＧａＮ層を設けたり、Ｉｎ組成の小さいＩｎＧａＮ層などを設けてもよい。また、必要に応じて、いわゆるbowingによるバンドギャップの縮小効果を得るために、ＩｎＧａＮにＡｌを加えてＡｌＧａＩｎＮとしてもよい。さらに、必要に応じて、活性層１６とｎ型ＧａＮ層１５との間や活性層１６とｐ型ＧａＮ層１７との間に光導波層を設けてもよい。
【００７６】
また、上述の第１〜第７の実施形態においては、サファイア基板を用いているが、必要に応じて、すでに述べたＳｉＣ基板、Ｓｉ基板などの他の基板を用いてもよい。さらに、ＥＬＯ（Epitaxial Lateral Overgrowth）やペンデオなどの横方向結晶成長技術を利用して得られる低転位密度のＧａＮ基板を用いてもよい。
【００７７】
さらに、上述の第１〜第７の実施形態において、ｐ側電極２０の材料として例えばＡｕやＡｇなどを用いるとともに、ｐ型ＧａＮ層１７とｐ側電極２０との間に活性層１６で発生した光の侵入長以下の厚さを有し、Ｎｉ、Ｐｄ、Ｃｏ、Ｓｂなどからなるコンタクト金属層を形成してもよい。このようにすることにより、コンタクト金属層による反射増強効果で、ＧａＮ系発光ダイオードの発光効率のより一層の向上を図ることができる。
【図面の簡単な説明】
【００７８】
【図１】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図である。
【図２】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図である。
【図３】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図である。
【図４】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図である。
【図５】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図である。
【図６】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図である。
【図７】この発明の第１の実施形態によるＧａＮ系発光ダイオードの断面図である。
【図８】この発明の第２の実施形態によるＧａＮ系発光ダイオードを示す断面図である。
【図９】この発明の第２の実施形態によるＧａＮ系発光ダイオードをｎ側電極から見た斜視図である。
【図１０】この発明の第４の実施形態による画像表示装置を示す斜視図である。
【図１１】この発明の第５の実施形態によるＧａＮ系発光ダイオードの製造方法において六角錐形状のｎ型ＧａＮ層を選択成長させた直後のＧａＮ加工基板の表面の状態を示す図面代用写真である。
【図１２】この発明の第７の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための斜視図および断面図である。
【図１３】成長マスクを用いて六角錐形状のｎ型ＧａＮ層を選択成長させる場合の初期成長において成長温度と成長速度とを変えた場合の各開口部におけるｎ型ＧａＮ層の成長の様子を調べた結果を示す略線図である。
【図１４】成長マスクを用いて六角錐形状のｎ型ＧａＮ層を選択成長させる場合の初期成長において成長温度と成長速度とを変えた場合の各開口部におけるｎ型ＧａＮ層の成長の様子を調べた結果を示す図面代用写真である。
【符号の説明】
【００７９】
１１…サファイア基板、１２…ｎ型ＧａＮ層、１３…開口部、１４…成長マスク、１５…ｎ型ＧａＮ層、１６…活性層、１７…ｐ型ＧａＮ層、１８…開口部、１９…ｎ側電極、２０…ｐ側電極、２３、２４、２５…配線
【図１】
2005142415.tif 000003
【図２】
2005142415.tif 000004
【図３】
2005142415.tif 000005
【図４】
2005142415.tif 000006
【図５】
2005142415.tif 000007
【図６】
2005142415.tif 000008
【図７】
2005142415.tif 000009
【図８】
2005142415.tif 000010
【図９】
2005142415.tif 000011
【図１０】
2005142415.tif 000012
【図１１】
2005142415.tif 000013
【図１２】
2005142415.tif 000014
【図１３】
2005142415.tif 000015
【図１４】
2005142415.tif 000016