(57)【要約】【課題】低いインダクタンスを有し、堅牢で、信頼性が高く、輪郭が小さい半導体素子用パッケージ、ならびに大量低コスト処理に適応するその製造方法を提供する。【解決手段】半導体素子３９は、２つの主面を有する介在層３１を含む。第１面３１１は、パターン化金属導体およびボンド・パッド３５１を含み、第２面はアレイ状のはんだボール３３を含む。素子３９は、上面および背面を有する半導体チップ３０を含む。チップの背面は介在層３１に隣接し、上面は複数の端子を含む。また、介在層の第１面３１１に配されたポリマ材料３４の層も含み、はんだボール・アレイ全域にわたる介在層の区域を覆う。ポリマ材料層の少なくとも一部がチップ３０と介在層３１との間にある。素子３９は、更に、チップの端子と介在層上のボンド・パッド３５１との間に複数の電気接続部３５を含む。【選択図】図３
2005079590.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子であって、
第１および第２の主面を有する介在層であって、前記第１面がパターン化金属導体とボンド・パッドとを含み、前記第２面が前記第１面上の選択されたパッドと接続されたはんだボールのアレイを含む、介在層と、
上面および背面を有する半導体チップであって、前記背面が前記介在層の前記第１面に隣接し、前記上面が複数の端子を有する、半導体チップと、
前記介在層の前記第１面上に配されたポリマ材の層であって、前記ポリマ材料層の少なくとも一部が前記チップと前記介在層との間にある、ポリマ材料の層と、
前記チップ端子と前記介在層上の前記ボンド・パッドとの間の複数の電気接続部と、
を備えていることを特徴とする半導体素子。
【請求項２】
半導体素子の製造方法であって、
第１および第２面を有する介在層を設けるステップであって、前記第１面がパターン化金属導体とボンド・パッドとを含み、前記第２面が複数のはんだボールを含む、ステップと、
前記介在層の前記第１面上に、前記複数のはんだボールを覆うのに十分な面積を有するポリマ材料の層を配するステップと、
上面および背面を有する半導体チップを設けるステップであって、前記上面が複数の端子を含む、ステップと、
前記チップを前記ポリマ材料上に実装するステップと、
前記介在層上の前記ボンド・パッドを前記チップ上の前記端子に接続するステップと、
を含むことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体のパッケージングに関し、更に特定すれば、アレイ状のはんだボール・コンタクトを有する半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
電子部品の小型化および高密度化に対する要求に促されて、当業界は一層小型化および複雑化した集積回路（ＩＣ）を生産するようになった。これらの傾向によって、更に、フットプリントを小型化し、リード本数を増加し、電気的および熱的特性を向上させたＩＣパッケージの開発も進展した。同時に、これらのＩＣパッケージは、エンド・ユーザに受け入れられる信頼性および形状係数双方について容認されている業界標準を満たすことを要求される。エンド・ユーザの自動化した捕獲配置機器(pick and place equipment)は、業界には周知となっている成形プラスチック・パッケージのような、堅牢な標準化されたパッケージ形状係数を必要とする。
【０００３】
これらの問題に応答して、半導体業界は、多数の異なるパッケージを開発した。これらのパッケージは、基板の一方の面に電気的に接続された集積回路と、基板の反対側の主面から突出するアレイ状のはんだボールとを有する。最も広義な意味では、パッケージをボール・グリッド・アレイ（ＢＧＡ）パッケージと呼ぶ。はんだボールは、プリント回路ボード（ＰＣＢ）またはその他の形態の外部回路に機械的および電気的相互接続を設ける。一般に、パッケージは、当該パッケージの辺から延出するリードを有する代わりに、パッケージの下にコンタクトがあるために、比較的小さいフットプリントを有し、広く短いボール・コンタクトの結果、インダクタンスが低くなっている。
【０００４】
ＢＧＡパッケージの一種では、ＰＣＢ技術において用いられる材料や導体と同様のいくらか硬質の層状基板を利用している。多くの場合、これらのパッケージ基板は多数の誘電体および導体の層を有し、チップ・サイズが大きくピン数が多い素子と共に用いられているが、基板上の相互接続密度が低いために、所望のパッケージ・サイズよりも大きくなってしまうので、広範囲の普及が阻害されていた。
【０００５】
別のはんだボール接続パッケージにチップ・スケール・パッケージ（ＣＳＰ：chip scale package）があり、パッケージのフットプリントはチップ・サイズよりも２０パーセント以下だけ大きいに過ぎない。この種の素子は、可撓性誘電体膜介在層上にフォトパターン相互接続(photopatterned interconnection)を含むことが多く、パッケージのフットプリントの小型化を可能にしている。しかしながら、チップ・サイズが縮小し、入出力接続本数が増加しているため、これらのパッケージは、ピン数が少ない回路への応用に限定されている。更に、はんだボール・コンタクトのフットプリントおよびパッケージ・サイズは直接チップと関連があるので、業界には非常に重要な標準化が不可能である。
【０００６】
ＣＳＰに類似する素子(near CSP device)を図１に示す。この素子は、可撓性テープ介在層１１を含み、ボンド・ワイヤ１５を有する半導体チップ１０が介在層１１の第１面１１１に接続され、はんだボール１３が介在層１１の第２面１１２に取り付けられている。チップの背面は、当該チップよりも面積が等しいか多少大きいチップ取付用接着層１４によって介在層１１に接続されている。成形熱硬化性ポリマ１２が、チップ１０、ワイヤ・ボンド１５、および介在層の上面１１１を封入する。
【０００７】
このオーバ・モールド・テープ・キャリア・パッケージ（ＴＣＰ）は、低コストの組立、介在層上で高密度にパターン化された相互接続、および業界標準に適合することができる成形本体といった必要性を満たす。更に、このパッケージは、同一のパッケージ形状係数の範囲内で種々の異なるパッケージ・サイズに対応することができる。しかしながら、素子のはんだ接合信頼性は最適ではないため、その温度サイクル適応能力が制限されてしまっている。硬質で熱膨張率が小さいシリコン・チップ１０と熱膨張率が高いプラスチック成形本体１２双方にはんだ接続部が密接しているため、図２に示すように、パッケージを比較的膨張率が高いプリント回路ボード２６にはんだ付けした後、クラック２１３や間欠的破損が生じる。ＰＣＢ２６が熱変移を受けると、高レベルの応力が、チップ縁端２１０に近接するはんだ接合部に起こり、次いでこの応力によって、ＰＣＢまたは介在層とはんだボールとの界面においてクラック２１３が生ずる。通例厚さが２５から１５０ミクロンである比較的薄い介在層２１１は、熱誘発応力や衝撃によって生起する機械的応力に対しては、殆ど緩衝作用が働かない。完全にチップの下にあるはんだ接合部や、完全に成形プラスチック本体の下にあるはんだ接合部は、ＰＣＢの熱膨張の結果、多数の応力が集中するチップ縁端付近よりも、受ける応力は少なくて済む。
【０００８】
半導体パッケージにおける熱応力および機械的応力は、長年にわたって研究の主題であり、製造業者は、構成要素、特に、脆弱で強度が低い界面に対する損傷を回避する試みにおいて、種々の材料の厚さ、弾性係数、および熱膨張率の製造ならびにその他のトレードオフに対する相互作用を考慮している。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、当業界では、はんだボール・コンタクトによって得られるような低いインダクタンスを有し、堅牢で、信頼性が高く、輪郭が小さいパッケージ、大量低コスト処理に適応する製造技術、およびユーザに使い易いパッケージが求められている。しかしながら、業界によって確立された全範囲の環境条件にわたって、パッケージが信頼性および検査の必要性を満たすことができれば、これも望ましい。
【課題を解決するための手段】
【００１０】
本発明の第１実施形態は、半導体素子である。この素子は、２つの主面を有する介在層を含む。第１面は、パターン化金属導体およびボンド・パッドを含み、第２面は、アレイ状のはんだボールを含む。この素子は、上面および背面を有する半導体チップを含み、チップの背面は介在層に隣接し、上面は複数の端子を含む。また、介在層の第１面上に配されたポリマ材料の層も含み、はんだボール・アレイ全域にわたる介在層の区域を覆う。ポリマ材料層の少なくとも一部がチップと介在層との間にある。この素子は、更に、チップの端子と介在層上のボンド・パッドとの間に複数の電気接続部を含む。
【００１１】
本発明の別の実施形態も半導体素子である。この素子は、第１および第２の主面を有する介在層を含み、第１主面はパターン化金属導体およびボンド・パッドを含み、第２主面は、第１面上の選択されたパッドに接続された、アレイ状のはんだボールを含む。また、この素子は、上面および下面を有する半導体チップも含み、はんだボール・アレイの面積よりも、チップの面積の方が小さい。チップの背面は、介在層の第１主面に接着され、チップの上面は、上面上に位置する複数の端子を含む。更に、この素子は、介在層の第１主面上に配された複数のポリマ構造を含み、これらポリマ構造の各々は、アレイ状はんだボール内のはんだボール位置の上部にある。更に、この素子は、チップ端子と介在層上のボンド・パッドとの間に複数の電気接続部を含む。
【００１２】
本発明の更に別の実施形態は、半導体素子の製造方法である。この方法は、第１および第２面を有する介在層を設けるステップであって、第１面がパターン化金属導体とボンド・パッドとを含み、第２面が複数のはんだボールを含む、ステップと、介在層の第１面上に、複数のはんだボールを覆うのに十分な面積を有するポリマ材料の層を配するステップと、上面および背面を有する半導体チップを設けるステップであって、上面が複数の端子を含む、ステップと、チップをポリマ材料上に実装するステップと、介在層上のボンド・パッドをチップ上の端子に接続するステップとを含む。
【発明の効果】
【００１３】
本発明の利点は、特にチップの縁端が１つ以上のはんだボールの上部にある半導体チップ・パッケージの位置において、熱膨張係数の差によって誘発される応力の緩和に寄与することにある。
【実施例】
【００１４】
図３ａは、封入された半導体素子３９のはんだ接合部の信頼性を高めた、本発明の一実施形態の断面図である。素子３９は、介在層３１、介在層３１の第２面３１２上にあるアレイ状のはんだボール３３、比較的厚いポリマ材料３４の層によって第１面３１１に接着され、ボンド・ワイヤ３５によって介在層の第１面３１１上のボンド・パッド３５１に相互接続されている半導体チップ３０を含む。チップ３０、相互接続部３５、および介在層３１の第１面３１１は、成形プラスチック３２内に封入され、パッケージ本体を形成する。
【００１５】
本体サイズおよびはんだボールの配列を含む具体的なパッケージ外形では、素子３９は異なるサイズのチップを収容することができるが、各素子において、チップ３０の面積は、はんだボール３３および介在層３１の面積よりも小さい。はんだボール３３は、チップ３０直下の区域およびチップの縁端を含む介在層全域にわたって最大限密集したアレイ状となっていてもよい。これまでは、熱誘発応力集中が最大となるチップの縁端の下には、はんだボールを配置するのを避けるように注力してきた。
【００１６】
一実施形態では、介在層３１は、可撓性の膜であり、その第１面３１１上にはパターン化した金属導体およびボンド・パッド３５１があり、第２面３１２上には（例えば、ビアを通じて）選択したはんだボール３３への接続部がある。代替実施形態では、介在層３１は、積層体または複合材料から成り、チップ３０およびパッケージ本体３２の厚さに対して比較的薄く、これらよりも厚い構成要素の熱変移によって歪むようにすればよい。
【００１７】
厚いポリマ材料３４の層（例えば、チップ取付用接着剤）は、厚さが約７５から約２００ミクロンの範囲であり、チップ３０の下になる区域を覆うだけでなく、好適な実施形態では、連続層としてはんだボール・アレイの全域に広がっている。上から見た図である図３ｂでは、ポリマ材３４によって覆われる区域が陰影線で示されており、下にあるはんだボール３３のアレイによって規定される区域、介在層３１、およびチップ３０と比較することができる。チップ３０の面積は、はんだボール・アレイおよび介在層の面積よりも小さい。
【００１８】
はんだボール３３の介在層３１への接合部、およびＰＣＢ（図示せず）に取り付けられる接合部は、介在層３１の第１面３１１に接着した厚いポリマ材料３４の層によって、熱的および機械的に誘発される応力の高い集中から保護されている。チップ３０の下にあるはんだボール３３、またはチップ３０の縁端付近にあるはんだボール３３における応力が特に緩和される。
【００１９】
ポリマ材料３４は、約１から約１５ＧＰａの範囲の弾性係数を有し、無機粒子材料を充填したエポキシ樹脂の化合物のような、熱伝導性熱硬化性接着剤であることが好ましい。ポリマ材料の熱伝導性は、アルミナのような粒子充填物の添加によって増強される。ポリマ化合物は、ペースト状とするとよく、あるいは「Ｂ」段階のエポキシ樹脂("B"staged epoxy resin)の膜としてもよい。
【００２０】
ポリマ材料３４を介在層３１に塗布し、介在層３１の反対側の面にあるはんだボール３３の区域を完全に覆う。チップ３０を位置合わせして介在層３１上に配置し、全体を熱プロセスまたはその他のプロセスにかけて、ポリマを固化させ、チップを接着する。
【００２１】
好ましくは、チップ３０とボンド・パッド３５１との間の電気接続部は金のボンド・ワイヤ３５で製作する。しかしながら、本素子は、ワイヤ・ボンディングに限定されるのではなく、ＴＡＢまたはその他の導電性テープ相互接続も適用可能である。チップ３０、ボンド・ワイヤ３５、および介在層３１の第１面３１１は、熱硬化性ポリマ化合物３２内に成形することによって封入し、パッケージ本体を形成する。はんだボール３３は介在層３１の第２面３１２に位置合わせされ、はんだリフロー・プロセスによって、電気的および機械的に接続される。
【００２２】
別の実施形態では、図４に示すように、素子４９は、ポリマ材料の層４４１、４４２を２層以上含み、これらがはんだボール４３のアレイ上の介在層４１の区域を覆う。好ましくは、介在層４１の第１面４１１と直接接触するように、熱伝導性のある電気的絶縁層４４１を設け、パターン化された相互接続部を覆い、短絡を防止する。第１層４４１上に、金属を充填した、導電性および熱伝導性のポリマ接着剤４４２を重ねる。第１電気的絶縁層４４１は、介在層４１の反対側の面にあるはんだボール４３のアレイよりも面積が多少広い、ポリマ材料の予備形成膜とするとよい。上位層４４２は、好ましくは、金属充填層であり、殆どの絶縁性ポリマ化合物と比較して、パッケージ全体にわたる熱伝導性および熱拡散性を改善する。
【００２３】
図５ａに示す別の実施形態では、素子５９は信頼性の高いはんだ接合部を有し、第２面５１２上にはんだボール５３のアレイを有する介在層５１と、第１面４１１に接着されている半導体チップ５０とを含む。複数の個々のポリマ構造５４３、例えば、チップ取付用接着剤が、介在層５１の反対側の面にある各はんだボール５３の区域の上部に位置し、各区域を取り囲んでいる。この構造は、厚さが約７５から約２００ミクロンであり、弾性係数が約１から約１５ＧＰａの範囲の弾性係数を有するポリマ化合物から成る。
【００２４】
図５ｂの上面図に示すように、複数のポリマ構造５４３は、はんだボール５３のアレイと一致しており、介在層５１の第１面５１１上に直接配置することができ、あるいは図５ａに示すように、絶縁性接着膜５６の上に予備形成してもよい。厚いポリマ構造５４３は、硬質の半導体チップ５０および成形パッケージ本体５２、ならびに後にパッケージを取り付けるプリント回路ボードからはんだボール５３を分離することによって、はんだ接合部上の熱誘発応力を軽減する。任意の薄い絶縁膜５６の層は、はんだボール５３の区域を覆う大きさであり、予備形成したポリマ構造のアレイを支持するように作用するだけでなく、構造を介在層の面５１１上の導体から隔離することによって、電気的に絶縁性のポリマ化合物または導電性ポリマ化合物のいずれでも、接着構造５４３を構成することが可能となっている。
【００２５】
ここに記載したパッケージの各実施形態において、チップ３０の区域は、所与のパッケージ・サイズの範囲内で異なってもよいが、はんだボール・アレイおよび介在層の区域よりは常に小さい。はんだボールは、チップの縁端直下の区域を含む、介在層の底面全域にわたって配列することができる。
【００２６】
はんだ接合部の信頼性を高めた半導体パッケージの設計およびその製造方法における変更や変形は、当業者には明白であることは認められよう。したがって、特許請求の範囲はできる限り広く解釈することとする。
【００２７】
以上の説明に関して更に以下の項を開示する。
（１）半導体素子であって、
第１および第２の主面を有する介在層であって、前記第１面がパターン化金属導体とボンド・パッドとを含み、前記第２面が前記第１面上の選択されたパッドと接続するはんだボールのアレイを含む、介在層と、
上面および背面を有する半導体チップであって、前記背面が前記介在層の前記第１面に隣接し、前記上面が複数の端子を有する、半導体チップと、
前記介在層の前記第１面上に配されたポリマ材の層であって、その少なくとも一部が前記チップと前記介在層との間にある、ポリマ材料の層と、
前記チップ端子と前記介在層上の前記ボンド・パッドとの間の複数の電気接続部と、
を備えている半導体素子。
（２）第１項記載の素子において、前記ポリマ材料の層は、前記はんだボール・アレイ全域におよぶ前記介在層の区域を覆う、素子。
（３）第１項記載の素子において、前記介在層は、可撓性膜、薄い積層体、または薄い複合材料から成る、素子。
（４）第１項記載の素子において、前記ポリマ材料の層の弾性係数は約１から約１５ＧＰａの範囲である、素子。
（５）第１項記載の素子において、前記ポリマ材料の層の厚さは、約７５から約２００ミクロンの範囲である、素子。
（６）第１項記載の素子において、前記ポリマ材料は熱伝導性である、素子。
（７）第１記載の素子において、前記ポリマ材料層は熱硬化性ペーストから成る、素子。
（８）第１項記載の素子において、前記ポリマ材料は予備形成された膜である、素子。
（９）第１項記載の素子において、前記ポリマ材料の層は、前記介在層に隣接した絶縁層と、当該絶縁層上にある金属充填ポリマ層とから成る、素子。
（１０）第１項記載の素子において、前記チップの縁端は、１つ以上の前記はんだボールの上に位置する、素子。
（１１）第１項記載の素子において、前記チップの面積は、前記はんだボール・アレイの面積よりも小さく、前記チップの前記背面は前記介在層の前記第１面に接着され、前記ポリマ材料の層は、前記介在層の前記第１面上に配された複数のポリマ構造から成り、前記ポリマ構造の各々は、前記はんだボールのアレイにおけるはんだボールの位置の上にある、素子。
（１２）第１１項記載の半導体素子において、前記ポリマ構造は、前記はんだボール・アレイを覆うサイズに作られた誘電体膜上に予備形成されている、半導体素子。
【００２８】
（１３）半導体素子の製造方法であって、
第１および第２面を有する介在層を設けるステップであって、前記第１面がパターン化金属導体とボンド・パッドとを含み、前記第２面が複数のはんだボールを含む、ステップと、
前記介在層の前記第１面上に、前記複数のはんだボールを覆うのに十分な面積を有するポリマ材料の層を配するステップと、
上面および背面を有する半導体チップを設けるステップであって、前記上面が複数の端子を含む、ステップと、
前記チップを前記ポリマ材料上に実装するステップと、
前記介在層上の前記ボンド・パッドを前記チップ上の前記端子に接続するステップと、
から成る方法。
（１４）第１３項記載の方法において、ポリマ材料の層を配する前記ステップは、約７５から約２００ミクロンの厚さを有するポリマ材料の層を配することから成る、方法。
【００２９】
（１５）半導体素子３９。この素子は、２つの主面を有する介在層３１を含む。第１面３１１は、パターン化金属導体およびボンド・パッド３５１を含み、第２面はアレイ状のはんだボール３３を含む。この素子は、上面および背面を有する半導体チップ３０を含む。チップの背面は介在層３１に隣接し、上面は複数の端子を含む。また、介在層の第１面３１１に配されたポリマ材料３４の層も含み、はんだボール・アレイ全域にわたる介在層の区域を覆う。ポリマ材料層の少なくとも一部がチップ３０と介在層３１との間にある。この素子は、更に、チップの端子と介在層上のボンド・パッド３５１との間に複数の電気接続部３５を含む。
【図面の簡単な説明】
【００３０】
【図１】はんだボール外部コンタクトを有する従来技術のプラスチック封入パッケージの断面図。
【図２】プリント回路ボートに取り付けられ、高応力集中点がはんだ接合部にある従来技術の半導体パッケージを示す図。
【図３】ａは、はんだボールの区域を覆うポリマ材料の比較的厚い層を有する素子の断面図。ｂは、介在層上の厚いポリマ材料の区域を上から見た図。
【図４】はんだボール・アレイによって規定される周囲を覆う２層のポリマ材料を有する素子の断面図。
【図５】ａは、各はんだボール・パッド上において介在層の上面上に、予備形成されたポリマ材料を有する素子の断面図。ｂは、はんだボールの区域を取り囲むポリマ構造を有するパッケージの上面図。
【符号の説明】
【００３１】
１０  半導体チップ
１１  可撓性テープ介在層
１２  成形熱硬化性ポリマ
１３  はんだボール
１４  チップ取付用接着層
１５  ボンド・ワイヤ
２６  プリント回路ボード
２１０  チップ縁端
２１１  介在層
３０  半導体チップ
３１  介在層
３２  成形プラスチック
３３  はんだボール
３４  ポリマ材料層
３５  ボンド・ワイヤ
３９  半導体素子
３５１  ボンド・パッド
４１  介在層
４３  はんだボール
４９  素子
４４１  電気的絶縁層
４４２  ポリマ接着剤
５０  半導体チップ
５１  介在層
５２  成形パッケージ本体
５３  はんだボール
５６  絶縁膜
５９  素子
５４３  ポリマ構造
【図１】
2005079590.tif 000003
【図２】
2005079590.tif 000004
【図３】
2005079590.tif 000005
【図４】
2005079590.tif 000006
【図５】
2005079590.tif 000007