(57)【要約】【課題】  集積化と判定精度の向上に有効な短絡判定機構を備えた電源回路を提供する。【解決手段】  電力供給源１００と負荷１０２との間に配置されたスイッチング素子ＳＷを制御することにより電力変換を行う電源回路１０において、前記スイッチング素子の制御タイミングとなるクロック信号を生成するクロック生成回路１９と、前記クロック信号に基づき前記スイッチング素子を制御するＰＷＭ回路１４と、前記電力供給源から前記負荷に向けて流れる電流の値を検出し、該電流値が所定の基準値以上となったときに、前記クロック信号に同期したタイミングで過電流パルスを発生するＯＣＰ回路１６と、前記ＯＣＰ回路が発生した過電流パルスの数を計数することで前記負荷の短絡状態を判定する短絡判定回路１８とを具備し、前記ＰＷＭ回路は、前記ＯＣＰ回路が発生した過電流パルスと前記短絡判定回路の判定結果に基づいて前記スイッチング素子を制御する。【選択図】  図１
2005210845.tif 000002
【特許請求の範囲】
【請求項１】
電力供給源と負荷との間に配置されたスイッチング素子を制御することにより電力変換を行う電源回路において、
前記スイッチング素子の制御タイミングとなるクロック信号を生成するクロック生成回路と、
前記クロック信号に基づき前記スイッチング素子を制御するＰＷＭ回路と、
前記電力供給源から前記負荷に向けて流れる電流の値を検出し、該電流値が所定の基準値以上となったときに、前記クロック信号に同期したタイミングで過電流パルスを発生するＯＣＰ回路と、
前記ＯＣＰ回路が発生した過電流パルスの数を計数することで前記負荷の短絡状態を判定する短絡判定回路とを具備し、
前記ＰＷＭ回路は、前記ＯＣＰ回路が発生した過電流パルスと前記短絡判定回路の判定結果に基づいて、前記スイッチング素子を制御することを特徴とする電源回路。
【請求項２】
電力供給源と負荷との間に配置されたスイッチング素子を制御することにより電力変換を行う電源回路において、
前記スイッチング素子の制御タイミングとなるクロック信号を生成するクロック生成回路と、
前記クロック信号に基づき前記スイッチング素子を制御するＰＷＭ回路と、
前記電力供給源から前記負荷に向けて流れる電流の値を検出し、該電流値が所定の基準値以上となったときに、前記クロック信号に同期したタイミングで過電流パルスを発生するＯＣＰ回路と、
前記ＯＣＰ回路が発生した過電流パルスの連続性を検出することで前記負荷の短絡状態を判定する短絡判定回路とを具備することを特徴とする電源回路。
【請求項３】
前記短絡判定回路は、前記過電流パルスをトリガとして前記クロック信号の周期よりも長いマスクパルスを出力し、このマスクパルスのレベル変化を見ることで前記過電流パルスの連続性を検出することを特徴とする請求項２記載の電源回路。
【請求項４】
前記短絡判定回路は、前記過電流パルスの数を計数するカウンタを具備し、前記マスクパルスと前記クロック信号との論理積を取ることで、前記カウンタのリセット信号を生成することを特徴とする請求項３記載の電源回路。
【請求項５】
前記短絡判定回路は、前記負荷への出力電圧が安定するまでの起動期間以外の期間に前記過電流パルスの連続性を検出することを特徴とする請求項２記載の電源回路。
【請求項６】
電力供給源と負荷との間に配置されたスイッチング素子を制御することにより電力変換を行う電源回路において、
前記スイッチング素子の制御タイミングとなるクロック信号を生成するクロック生成回路と、
前記クロック信号に基づき前記スイッチング素子を制御するＰＷＭ回路と、
前記電力供給源から前記負荷に向けて流れる電流の値を検出し、該電流値が所定の基準値以上となったときに、前記クロック信号に同期したタイミングで過電流パルスを発生するＯＣＰ回路と、
前記ＯＣＰ回路が発生した過電流パルスの不連続点を検出することで前記負荷の短絡状態を判定する短絡判定回路とを具備することを特徴とする電源回路。
【請求項７】
前記短絡判定回路は、前記過電流パルスをトリガとして前記クロック信号の周期よりも長いマスクパルスを出力し、このマスクパルスのレベル変化を見ることで前記過電流パルスの不連続点を検出することを特徴とする請求項６記載の電源回路。
【請求項８】
前記短絡判定回路は、前記過電流パルスの数を計数するカウンタを具備し、前記マスクパルスと前記クロック信号との論理積を取ることで、前記カウンタのリセット信号を生成することを特徴とする請求項７記載の電源回路。
【請求項９】
前記短絡判定回路は、前記負荷への出力電圧が安定するまでの起動期間以外の期間に前記過電流パルスの不連続点を検出することを特徴とする請求項６記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチング制御により電力変換を行う電源回路に関し、特に、過電流検出機構を利用して出力短絡の判定を行う電源回路に関する。
【背景技術】
【０００２】
電力源の出力をスイッチング制御により電力変換して負荷に供給する電源回路においては、故障等の要因によって負荷側で短絡が発生すると、電圧が一気に降下するとともに過電流が流れ、電源回路自体の破壊や負荷損傷の原因となり得る。
【０００３】
このため、負荷側の短絡を早期に検出し保護をかけることが望まれる。この要求に応えるべく、従来の電源回路では、電源回路の出力電圧をモニタし、この出力電圧の異常低下を検証することで、短絡状態を判定する手法が提案されている。この手法では、出力電圧が所定電圧以下に降下した時間を計測し、この計測結果が一定基準以上となったときに、短絡が発生したものと見なして保護をかける構成を採用している。下記特許文献１には、上記手法で用いられる時間計測の具体的手段が開示されている。
【特許文献１】特開２００１−９４４０７号公報  しかし、実際に負荷側で発生する短絡現象は、完全に短絡し抵抗値が０Ωとなる場合もあるが、数Ωのインピーダンスを維持して短絡する不完全短絡となる場合もあり、上記の従来手法では短絡の判定が困難な場合もあった。
【０００４】
即ち、不完全短絡が発生した場合は、何Ｖ以下に電圧降下したときを異常とするかの判定が難しく、また、電圧降下時間に関しても、判定基準としての厳密性を求めることが困難である。一方で、不完全短絡の判定精度を向上させるべく、降下電圧の判断基準値を高めに設定したり、降下時間の判断基準値を短めに設定すると、電源回路の起動時に発生する過電流や負荷変動による電圧降下との区別がつかず、保護機構が誤動作する原因になる。
【０００５】
また、上記の従来手法では、短絡状態を検出するために数ｍｓ〜数１０ｍｓの時間計測が必要であり、これを実現するためには、数１０００ｐＦの容量を備えた時定数回路が必要になる。このような大容量の時定数回路を含めてＩＣ化することは非常に困難であり、仮に集積化できたとしても、サイズやコスト面で望ましくない結果となり得る。
【０００６】
このような時定数回路を使用せずに、デジタルカウンタ回路で時間計測を行う手法も考えられるが、スイッチング電源回路のクロック周波数は、年々高周波化しており、ＭＨｚクラスのクロックで動作する電源回路では、１０段以上のカウンタ回路が必要になるため、このような手法は小型化の要求に答え難い。
【０００７】
一方、出力短絡を判定する手段としては、下記に示す特許文献２、３に示されたように、過電流の検出回数を計数し、この結果に基づいて短絡状態の判定を行う技術が知られている。
【特許文献２】特開平１１−２６２２７０号公報
【特許文献３】特開平１１−２３７８１３号公報  しかし、これらの文献には、電源回路のスイッチング制御との関係で、過電流信号をどのように扱うかの具体的な構成が提案されておらず、より集積化された構造で、１）スイッチング制御と、２）過電流保護と、３）短絡判定の全てを成立させるには、スイッチング制御の基本となるＰＷＭ回路との関係でより具体化させる必要があった。
【０００８】
また、上記特許文献２および３に記載された手段では、過電流の検出回数を計数するのみであり、この計数を実際に実現するための構成や、より精度を向上させた構成が望まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、本発明では、集積化と判定精度の向上に有効な短絡判定技術を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成すべく、請求項１記載の発明は、電力供給源と負荷との間に配置されたスイッチング素子を制御することにより電力変換を行う電源回路において、前記スイッチング素子の制御タイミングとなるクロック信号を生成するクロック生成回路と、前記クロック信号に基づき前記スイッチング素子を制御するＰＷＭ回路と、前記電力供給源から前記負荷に向けて流れる電流の値を検出し、該電流値が所定の基準値以上となったときに、前記クロック信号に同期したタイミングで過電流パルスを発生するＯＣＰ回路と、前記ＯＣＰ回路が発生した過電流パルスの数を計数することで前記負荷の短絡状態を判定する短絡判定回路とを具備し、前記ＰＷＭ回路は、前記ＯＣＰ回路が発生した過電流パルスと前記短絡判定回路の判定結果に基づいて、前記スイッチング素子を制御することを特徴とする。
【００１１】
ここで、電力供給源としては、電池や別の電力変換回路の出力等、本電源回路に電力供給を行う対象が該当し、負荷としては、ＩＣ等の能動回路の他、ランプ等の抵抗負荷や電力駆動を行うモータや各種機器等が該当し、単数接続される場合も複数接続される場合も本発明の範囲内である。
【００１２】
スイッチング素子としては、一般にパワー用ＦＥＴで構成することが望ましく、クロック生成回路としては、一般に用いられている発振回路により構成可能であり、ＭＨｚクラスの周波数で前記スイッチング素子を駆動させる構成とすることが望ましい。
【００１３】
ＰＷＭ回路は、前記クロック信号を利用して、ＯＮ／ＯＦＦ間隔のデューティーが制御されたパルス信号を生成し、このパルス信号を前記スイッチング素子に出力し、レギュレーションされた電圧を前記負荷に出力する。
【００１４】
ＯＣＰ回路は、前記電力供給源から前記負荷に向けて流れる電流の値を検出するが、この検出ポイントは、前記スイッチング素子の前段、後段、その他、負荷の直前のいずれでも良く、電力供給源から負荷の間の任意のポイントで検出すれば良い。
【００１５】
また、このＯＣＰ回路は、クロック信号に同期したタイミングで過電流の発生を判断し、過電流の発生を確認すると、所定長の過電流パルスをＰＷＭ回路と短絡判定回路の両方に出力する。過電流パルスの長さは、過電流が発生している期間と同じであっても、インパルス信号であっても良く、クロック周期ごとに過電流の発生状態が確認できれば本発明の効果を得ることができる。
【００１６】
短絡判定回路は、前記ＯＣＰ回路が発生した過電流パルスの数を計数し、この計数結果が所定数に達したときに短絡状態と判定し、短絡判定信号をＰＷＭ回路に出力する。
【００１７】
ＰＷＭ回路は、前記ＯＣＰ回路が発生した過電流パルスと前記短絡判定回路の判定結果の双方を利用して前記スイッチング素子を制御する。即ち、ＰＷＭ回路は、過電流パルスが発生した場合には、一定期間スイッチング素子をＯＦＦ状態に固定することで、過電流状態が解消されるまで負荷への電力供給を中断し、過電流状態が解消された後、通常のスイッチング制御を再開するが、これに拘わらず、短絡判定回路が短絡状態を検出した場合には、強制的にスイッチング素子をＯＦＦ状態に固定する。
【００１８】
このように、ＯＣＰ回路が発生した過電流パルスを過電流保護と短絡判定の両方に有効に活用することで、集積化に適した回路構成で過電流保護と短絡保護の両方を実現することが可能になる。
【００１９】
また、本発明では、スイッチング制御の基準となるクロック信号を利用して、ＰＷＭ制御、過電流パルスの生成、過電流パルスの計数が行えるため、最小限の構成で短絡保護機能を組み込むことが可能になるとともに、クロック信号の周期に匹敵した分解能での高精度な短絡判定が可能になる。
【００２０】
尚、本発明に係る電源回路は、昇圧型、降圧型、昇降圧型、反転型のいずれの形態にも適用可能である。
【００２１】
また、請求項２記載の発明は、電力供給源と負荷との間に配置されたスイッチング素子を制御することにより電力変換を行う電源回路において、前記スイッチング素子の制御タイミングとなるクロック信号を生成するクロック生成回路と、前記クロック信号に基づき前記スイッチング素子を制御するＰＷＭ回路と、前記電力供給源から前記負荷に向けて流れる電流の値を検出し、該電流値が所定の基準値以上となったときに、前記クロック信号に同期したタイミングで過電流パルスを発生するＯＣＰ回路と、前記ＯＣＰ回路が発生した過電流パルスの連続性を検出することで前記負荷の短絡状態を判定する短絡判定回路とを具備することを特徴とする。
【００２２】
ここで、本請求項に係る発明の各構成要素は、請求項１と同様に構成可能であるが、この発明では、過電流パルスの連続性を検出する構成を具備し、これによって、より高精度な短絡判定が可能となる。
【００２３】
過電流パルスの連続性は、例えば、請求項３に記載した手法で検出、評価することが可能であり、この連続性を評価することで、過電流の発生が完全短絡に起因するものか、不完全短絡に起因するものか、負荷変動に起因するものか、起動期間に起因するものかを区別することが可能になる。
【００２４】
例えば、完全短絡の場合は、負荷側のインピーダンスが限りなく０Ωに近くなるため、過電流パルスが継続的に発生し、電力供給源または負荷のいずれかが切り離されるまで連続して出力されるが、負荷変動の場合は、負荷側の動作電流の変化に応じて連続／不連続が不定期に現れる。また、不完全短絡の場合は、短絡インピーダンスが低い場合は、長い期間連続するが、短絡インピーダンスが比較的高い場合は、不連続点が現れることもあり得る。
【００２５】
そこで、この発明では、従来技術のように単に計数するだけでなく、過電流パルスの連続性を評価することで、短絡判定精度の向上を図っている。連続性の定義としては、後述の実施形態で述べるように、過電流パルスがクロック信号と同時して発生し続ける場合のみならず、たとえ過電流パルスが１パルス抜けたとしても、これを誤差要因と判断して連続と見なす構成を取ることも可能である。
【００２６】
また、請求項３記載の発明は、請求項２記載の発明において、前記短絡判定回路は、前記過電流パルスをトリガとして前記クロック信号の周期よりも長いマスクパルスを出力し、このマスクパルスのレベル変化を見ることで前記過電流パルスの連続性を検出することを特徴とする。
【００２７】
このように、クロック信号の周期よりも長いマスクパルスを使用することで、クロック信号に同期して出力される過電流パルスの連続性を検出することが可能になる。ここで、連続性の冗長度を高めたい場合には、クロック信号の２周期に相当する長さのマスクパルスを使用すれば良い。
【００２８】
また、請求項４記載の発明は、請求項３記載の発明において、前記短絡判定回路は、前記過電流パルスの数を計数するカウンタを具備し、前記マスクパルスと前記クロック信号との論理積を取ることで、前記カウンタのリセット信号を生成することを特徴とする。
【００２９】
このように、過電流パルスの計数をカウンタで行い、該カウンタのリセットをマスクパルスで制御することで、過電流パルスの連続時間が検出できるとともに、カウンタリセットによる次の連続性評価の準備を行うことができる。
【００３０】
また、請求項５記載の発明は、請求項２記載の発明において、前記短絡判定回路は、前記負荷への出力電圧が安定するまでの起動期間以外の期間に前記過電流パルスの連続性を検出することを特徴とする。
【００３１】
このように構成することで、起動期間に発生する過電流との混同が防止され、より精度の高い短絡判定が実現できる。
【００３２】
また、請求項６記載の発明は、電力供給源と負荷との間に配置されたスイッチング素子を制御することにより電力変換を行う電源回路において、前記スイッチング素子の制御タイミングとなるクロック信号を生成するクロック生成回路と、前記クロック信号に基づき前記スイッチング素子を制御するＰＷＭ回路と、前記電力供給源から前記負荷に向けて流れる電流の値を検出し、該電流値が所定の基準値以上となったときに、前記クロック信号に同期したタイミングで過電流パルスを発生するＯＣＰ回路と、前記ＯＣＰ回路が発生した過電流パルスの不連続点を検出することで前記負荷の短絡状態を判定する短絡判定回路とを具備することを特徴とする。
【００３３】
ここで、本請求項に係る発明の各構成要素は、請求項１と同様に構成可能であるが、この発明では、過電流パルスの不連続点を検出する構成を具備し、これによって、より高精度な短絡判定が可能となる。請求項２記載の発明では過電流パルスの連続性を評価したが、本請求項に係る発明では、不連続点を検出している点が特徴であり、所定周期の過電流パルス列が１パルスでも欠けた場合や過電流パルスの発生周期が変化した場合を含む。不連続点の検出に冗長度を持たせたい場合は、数パルス連続して欠けた場合を不連続と定義しても良い。
【００３４】
また、請求項７記載の発明は、請求項６記載の発明において、前記短絡判定回路は、前記過電流パルスをトリガとして前記クロック信号の周期よりも長いマスクパルスを出力し、このマスクパルスのレベル変化を見ることで前記過電流パルスの不連続点を検出することを特徴とする。
【００３５】
また、請求項８記載の発明は、請求項７記載の発明において、前記短絡判定回路は、前記過電流パルスの数を計数するカウンタを具備し、前記マスクパルスと前記クロック信号との論理積を取ることで、前記カウンタのリセット信号を生成することを特徴とする。
【００３６】
また、請求項９記載の発明は、請求項６記載の発明において、前記短絡判定回路は、前記負荷への出力電圧が安定するまでの起動期間以外の期間に前記過電流パルスの不連続点を検出することを特徴とする。
【発明の効果】
【００３７】
以上説明したように、本発明によれば、ＯＣＰ回路が発生した過電流パルスと短絡判定回路の判定結果に基づいて、ＰＷＭ回路がスイッチング制御を行うため、ＩＣ化に適した構成で高精度な短絡判定が可能となる。
【００３８】
また、本発明では、過電流パルスの連続性や不連続点を検出し、その結果に基づいて短絡状態の判定が行われるため、より高精度な短絡判定が可能となる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明に係る電源回路の実施形態を添付図面を参照して詳細に説明する。尚、本発明は以下説明する実施形態の構成に限らず適宜変更可能である。
【００４０】
図１は、本発明に係る電源回路の一実施形態を示す回路ブロック図である。同図に示すように、本実施形態に係る電源回路１０は、入力側に接続された電池１００の入力電圧Ｖｉｎを所定の出力電圧Ｖｏｕｔに降圧して負荷１０２に出力する電力変換回路として使用される。
【００４１】
この電源回路１０は、スイッチング素子ＳＷと、該スイッチング素子を制御する制御部１２と、整流素子として機能するダイオードＤ１と、スイッチング素子ＳＷの出力を平滑するインダクタＬおよびキャパシタＣと、電源回路１０の出力電圧Ｖｏｕｔを制御部１２にフィードバックするための分圧抵抗Ｒ１およびＲ２と、制御部１２の基本クロックを生成するクロック生成部１９とから構成される。
【００４２】
制御部１２は、分圧抵抗Ｒ１およびＲ２から得られたフィードバック電圧ＦＢに基づいてＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御を行うＰＷＭ回路１４と、スイッチング素子ＳＷを流れる電流値を検出し、ＯＣＰ（Ｏｖｅｒ  Ｃｕｒｒｅｎｔ  Ｐｒｏｔｅｃｔｉｏｎ）制御を行うＯＣＰ回路１６と、該ＯＣＰ回路が生成した過電流パルスに基づいて電源回路１０の出力短絡を判定する短絡判定回路１８とで構成される。
【００４３】
図２は、図１に示したＯＣＰ回路の一実施形態を示す回路ブロック図である。同図に示すように、ＯＣＰ回路１６は、スイッチング素子ＳＷを流れるハイサイド電流Ｉ−Ｈを検出する抵抗Ｒ３およびトランジスタＴｒと、この検出したハイサイド電流Ｉ−Ｈを所定の基準レベルＶ１と比較することで過電流発生の有無を判断するＯＣＰレベル比較器２０と、過電流発生と判断した場合に過電流パルスを生成するモノマルチ回路２２とで構成される。
【００４４】
ここで、スイッチング素子ＳＷとトランジスタＴｒとは、カレントミラーを構成し、抵抗Ｒ３には、ハイサイド電流Ｉ−Ｈのｎ分の１の電流（Ｉ−Ｈ）／ｎが流れる。ＯＣＰレベル比較器２０は、このｎ分の１の電流（Ｉ−Ｈ）／ｎにより発生した検出電圧ＶＩｄと、入力電圧Ｖｉｎと基準電圧Ｖ１との差分Ｖｉｎ−Ｖ１とを比較する。このとき、検出電圧ＶＩｄが差分電圧Ｖｉｎ−Ｖ１より小さくなると、すなわち、ハイサイド電流Ｉ−Ｈが所定の値より大きくなると、ＯＣＰレベル比較器２０から過電流検出信号がモノマルチ回路２２に出力されて、過電流パルスＯＣＰが生成される。
【００４５】
図３は、図１に示した短絡判定回路の一実施形態を示す回路ブロック図である。同図に示すように、短絡判定回路１８は、ＯＣＰ回路１６が生成した過電流パルスＯＣＰの数を計数するカウンタ３４と、カウンタ３４の計数結果が所定の基準値に達したことを検出するデコーダ３６と、デコーダ３６の出力でセットされ外部からの起動信号Ｐｏｗｅｒ  ｏｎでリセットされるＲＳフィリップフロップ３８と、過電流パルスＯＣＰのパルス長を時定数Ｃ２・Ｒ４で決定される長さに延長するモノマルチ回路３０と、モノマルチ回路３０の出力となるマスク信号Ｍａｓｋと図１に示したクロック生成部１９が生成したクロック信号ＣＬＫとの論理積を取りカウンタ３４のリセット信号を生成するＡＮＤ素子３２とから構成される。
【００４６】
図４は、図１に示したＰＷＭ回路の一実施形態を示す回路ブロック図である。同図に示すように、ＰＷＭ回路１４は、スイッチング素子ＳＷのＯＮ／ＯＦＦ制御信号となるＰＷＭ波形を生成する波形生成回路４６と、ＯＣＰ回路１６が生成した過電流パルスＯＣＰと短絡判定回路１８の出力信号とに基づいて波形生成回路４６の出力をマスクし、スイッチング素子ＳＷへのゲート信号を生成するＡＮＤ素子４２およびＮＯＴ素子４４とから構成される。即ち、このＡＮＤ素子４２は、ＯＣＰ回路１６が生成した過電流パルスＯＣＰと短絡判定回路１８が生成した判定信号のいずれか一方が入力されると、波形生成回路４６が生成したＰＷＭ波形をマスクして、過電流状態と出力短絡の双方が解消されるまで、スイッチング素子ＳＷをＯＦＦ状態に維持し、電源回路１０を保護する。
【００４７】
図５は、図１に示した電源回路の基本動作を示すタイミングチャートである。同図に示すように、図１に示したクロック生成部１９は、所定の周波数、例えば１ＭＨｚのクロック信号ＣＬＫを生成し、制御部１２に出力する。制御部１２は、このクロック信号に同期したゲート信号を生成し、スイッチング素子ＳＷを制御する。尚、このゲート信号は、過電流パルスＯＣＰがＨｉレベルにあるときは、図４のＡＮＤ素子４２によりマスクされてＬｏｗレベルを維持し、過電流状態が解消すると波形生成回路４６の出力がゲート信号となる。
【００４８】
ＯＣＰ回路１６は、スイッチング素子ＳＷに流れるハイサイド電流Ｉ−Ｈを検出して、この値がＶｏｃｐを超えた期間Ｈｉレベルとなる過電流パルスＯＣＰを発生する。短絡判定回路１８は、図３に示したカウンタ３４を使用して、過電流パルスＯＣＰの数を計数するとともに、モノマルチ回路３０を使用して、過電流パルスＯＣＰが期間Ｔ１に延長されたマスクパルスを生成する。
【００４９】
このマスクパルスは、過電流パルスＯＣＰがモノマルチ回路３０に入力される度に、図５に示す如くＳｈｏｔ１、Ｓｈｏｔ２・・・と連続的に生成され、その結果、モノマルチ回路３０の反転出力端子から出力されたマスクパルスＭａｓｋは、過電流パルスＯＣＰが連続して出力されている期間、即ち、過電流パルスの発生周期がモノマルチ回路３０の延長期間Ｔ１より短い間はＬｏｗレベルの出力を維持し、過電流パルスＯＣＰの発生が停止した後にＨｉレベルに復帰する。
【００５０】
図３のＡＮＤ素子３２は、このマスクパルスＭａｓｋを利用して、過電流パルスＯＣＰが連続発生している間は、クロック信号ＣＬＫをマスクし、過電流パルスＯＣＰの発生が停止すると、クロック信号ＣＬＫを利用してカウンタ３４をリセットする。
【００５１】
図６は、図１に示した電源回路の第１の動作例を示すタイミングチャートである。同図に示す例は、電源回路内または負荷側に短絡が発生しているものと判定し、負荷への電力供給を停止させる場合の動作例を示したものである。
【００５２】
同図に示すように、電源回路内または負荷側に短絡が発生している場合には、過電流パルスＯＣＰが連続して出力される。このように過電流パルスＯＣＰが連続出力される場合、図１の電源回路１０は、過電流パルスＯＣＰの計数結果が所定の基準回数、例えば１３回に達すると、出力短絡が発生したと見なして判別信号を出力し、ＰＷＭ回路１４の出力をマスクして、スイッチング素子ＳＷへのゲート信号を停止させる。その結果、スイッチング素子ＳＷがＯＦＦ状態となり、負荷１０２が電池１００から切り離されて、図３に示した起動信号によるＲＳフリップフロップ３８へのリセット信号が入るまで、電池から負荷への電力供給が停止する。
【００５３】
図７は、図１に示した電源回路の第２の動作例を示すタイミングチャートである。同図に示す例は、過電流パルスの発生はあっても出力短絡と判定しない場合、例えば負荷急変によって過電流が発生した場合の動作例を示したものである。
【００５４】
同図に示すように、負荷急変が発生した場合の過電流パルスＯＣＰは、長期間の連続出力ではなく、一定周期で出力された過電流パルス列の随所に不連続点が形成されたパルス列となる。この不連続点は、負荷側が安定状態に入り急変が終了した時期に発生するため、このような不連続点がある場合は、短絡ではなく負荷急変による過電流発生であると見なすことができる。
【００５５】
この不連続点が発生すると、モノマルチ回路３０の作用によりカウンタ３４がリセットされて判別信号は出力されないため、波形生成回路４６の出力ＰＷＭがゲート信号となる。ここで、図７からは判別しにくいが前述のように、過電流パルスがＨｉレベルにあるときは、ゲート信号は図４のＡＮＤ素子４２によりマスクされてＬｏｗレベルを維持し、過電流状態が解消すると、波形生成回路４６の出力ＰＷＭがゲート信号となる。即ち、この図７に示した例では、過電流パルスによる保護は行われるが短絡保護は行われないことになる。
【００５６】
図８は、図１に示した電源回路の変形設定例を示すタイミングチャートである。同図に示す例は、図３に示したモノマルチ回路３０の時定数Ｃ２・Ｒ４をクロック信号ＣＬＫの２周期分よりもやや長いＴ２に設定することで、過電流パルスの連続性判断に冗長を持たせたときの動作例である。同図に示すように、モノマルチ回路３０の出力パルス長がＴ２に設定されている場合には、クロック信号２周期の期間中に過電流パルスが発生すれば、モノマルチ回路３０の出力パルスがＳｈｏｔ１、Ｓｈｏｔ２・・・と連続し、マスク信号ＭａｓｋはＬｏｗレベルを維持する。
【００５７】
図９は、図８に示した変形設定例における図１に示した電源回路の動作例を示すタイミングチャートである。同図に示すように、モノマルチ回路の時定数がＴ２に設定された場合には、過電流パルスＯＣＰの計数値がｎ＝６となった時点で１パルス分の不連続点が生じても、クロック信号２周期以内の不連続点はＴ２の長さを有するマスクパルスには影響しないため、カウンタはリセットされずに過電流パルスの計数を継続し、ｎ＝１３となった時点で判別信号が出力される。
【００５８】
図１０は、図１に示した短絡判定回路の別の構成例を示す回路ブロック図である。同図に示す例は、起動時の過電流発生と短絡時の過電流発生との判別精度を向上させたい場合に有効な構成例である。短絡判定回路が誤動作を起こす原因の一つに電源の起動時がある。電源の起動時は、出力短絡と同じく出力端がＯＶの状態から始まるため、デコーダの設定値が小さい場合には、起動時に短絡と判定してしまう場合がある。このような誤動作を防止するため、起動時間を規定するタイマーを設け、カウンタのリセット信号にＯＲ接続したのが本構成例である。
【００５９】
同図に示す短絡判定回路１８は、図３に示した短絡判定回路１８の構成要素に加えて、電源回路１０の起動時間を計測する起動タイマ５２と、この起動タイマ５２の出力信号をカウンタ３４のリセット信号として加えるＯＲ素子５０とをさらに具備する。
【００６０】
起動タイマ５２は、電源回路１０への電源投入後、出力電圧Ｖｏｕｔが所定の基準レベルに達して安定するまでの時間を計測し、出力電圧Ｖｏｕｔが不安定な期間はＨｉレベルを出力し、出力電圧Ｖｏｕｔの安定後はＬｏｗレベルを出力する。その結果、電源回路１０の起動直後の過渡期は、常にカウンタ３４がリセットされるため、短絡判定回路１８は、負荷への出力電圧Ｖｏｕｔが安定するまでの起動期間以外の期間に過電流パルスＯＣＰの連続性を検出することになる。このような構成により、起動時の短絡判定の誤動作が防止される。
【００６１】
このような起動タイマ５２は、電源回路１０のソフトスタートタイマーの出力を利用して構成することが可能であり、また、上述したような出力電圧Ｖｏｕｔが安定するまでの時間を計測する構成に替えて、起動直後からの経過時間を計測し、該計測の結果が安定状態に至るまでに必要な標準時間に至ったときにＬｏｗレベルを出力する構成としても良い。
【００６２】
さらに、各種要因による短絡判定の誤動作をより厳密に防止したい場合には、本電源回路１０に接続される負荷の動作モード仕様や実際の動作テスト結果から、負荷変動と短絡が区別できるカウント数（上述の例ではｎ＝１３と設定）をより厳密に求め、デコーダ３６の値に設定しておくことが望ましい。例えば、負荷急変による誤動作を防止するために、複数回の実機テストを繰り返して負荷急変の最大時間を割り出し、この最大時間に対応するクロック数以上の値をデコーダに設定しておくことで、負荷急変による誤動作が好適に防止される。
【００６３】
また、より判定精度を上げるために、図８に示した負荷変動との誤動作防止機構や、図１０に示した起動時の誤動作防止機構を適宜組み合わせて使用することも可能であり、さらに、サイズ的に許されるのであれば、前述の特許文献１に記載された技術、即ち、電源回路１０の出力電圧Ｖｏｕｔをモニタし、検出した出力電圧Ｖｏｕｔが所定電圧以下に降下した時間を計測し、この計測結果が一定基準以上となったときに、短絡が発生したものと見なして保護をかける構成を組み合わせても良い。
【００６４】
図１１は、図１に示したＯＣＰ回路の第２の実施形態を示す回路ブロック図である。同図に示すＯＣＰ回路は、過電流判断の基準となるＯＣＰレベルを大小２つ設けることで、起動時の誤動作防止を図った構成例である。
【００６５】
同図に示すＯＣＰ回路は、基準電圧ＶｒｅｆがＯＣＰレベル比較器２０の非反転端子に接続され、スイッチング素子ＳＷとトランジスタＴｒで構成されたカレントミラーの出力がＯＣＰレベル切替スイッチ２１を介してＯＣＰレベル比較器２０の反転端子に接続されて構成される。
【００６６】
ここで、ＯＣＰレベル切替スイッチ２１は、起動タイマ５２のカウント時間に応じて切り替えられ、起動タイマ５２が起動時間をカウントしている期間は、ＯＣＰレベル切替スイッチ２１の”１”側が選択されて、電圧ＶＩ１がＯＣＰレベル比較器２０の反転端子に入力され、起動時間が経過した後は、ＯＣＰレベル切替スイッチ２１の”０”側が選択されて、電圧ＶＩ２がＯＣＰレベル比較器２０の反転端子に入力される。
【００６７】
起動時間に選択される電圧ＶＩ１と起動時間経過後に選択される電圧ＶＩ２との間には、「電圧ＶＩ１＜電圧ＶＩ２」の関係があるため、結果として起動時間の方が過電流と判断される基準が高くなり、出力短絡との誤動作が生じにくくなる。尚、同図中のスイッチ素子ＳＷ２は、図１のダイオードＤ１と同様に機能する整流素子であり、これらはいずれを用いても良い。
【００６８】
図１２は、図１に示したＯＣＰ回路の第３の実施形態を示す回路ブロック図である。同図に示す例は、ＯＣＰレベル比較器２０に対する基準電圧の接続形態を図１１の例と逆にしたときの構成例である。同図に示す例では、ＯＣＰレベル比較器２０の非反転端子にＯＣＰレベル切替スイッチ２１を介して大小２つの基準値ＶＩ１およびＶＩ２が接続され、ＯＣＰレベル比較器２０の反転入力端子にカレントミラーの出力が接続される。このような構成によっても、図１１と同様に、起動時間の基準レベルＶＩ１を起動時間経過後の基準レベルＶＩ２よりも低く設定することで、起動時と短絡時との誤判定が好適に防止される。
【産業上の利用可能性】
【００６９】
本発明によれば、集積化に適した構成で出力短絡の判定精度を向上させることができるため、より小型で高精度な制御が要求される電源回路への適用が期待される。
【図面の簡単な説明】
【００７０】
【図１】本発明に係る電源回路の一実施形態を示す回路ブロック図である。
【図２】図１に示したＯＣＰ回路の一実施形態を示す回路ブロック図である。
【図３】図１に示した短絡判定回路の一実施形態を示す回路ブロック図である。
【図４】図１に示したＰＷＭ回路の一実施形態を示す回路ブロック回路図である。
【図５】図１に示した電源回路の基本動作を示すタイミングチャートである。
【図６】図１に示した電源回路の第１の動作例を示すタイミングチャートである。
【図７】図１に示した電源回路の第２の動作例を示すタイミングチャートである。
【図８】図１に示した電源回路の変形設定例を示すタイミングチャートである。
【図９】図８に示した変形設定例における図１に示した電源回路の動作例を示すタイミングチャートである。
【図１０】図１に示した短絡判定回路の別の構成例を示す回路ブロック図である。
【図１１】図１に示したＯＣＰ回路の第２の実施形態を示す回路ブロック図である。
【図１２】図１に示したＯＣＰ回路の第３の実施形態を示す回路ブロック図である。
【符号の説明】
【００７１】
１０…電源回路、１２…制御部、１４…ＰＷＭ回路、１６…ＯＣＰ回路、１８…短絡判定回路、１９…クロック生成部、２０…ＯＣＰレベル比較器、２１…ＯＣＰレベル切替スイッチ、２２、３０…モノマルチ回路、３２、４２…ＡＮＤ素子、３４…カウンタ、３６…デコーダ、３８…ＲＳフリップフロップ、４４…ＮＯＴ素子、４６…波形生成回路、５０…ＯＲ素子、５２…起動タイマ、１００…電池、１０２…負荷
【図１】
2005210845.tif 000003
【図２】
2005210845.tif 000004
【図３】
2005210845.tif 000005
【図４】
2005210845.tif 000006
【図５】
2005210845.tif 000007
【図６】
2005210845.tif 000008
【図７】
2005210845.tif 000009
【図８】
2005210845.tif 000010
【図９】
2005210845.tif 000011
【図１０】
2005210845.tif 000012
【図１１】
2005210845.tif 000013
【図１２】
2005210845.tif 000014