(57)【要約】    【課題】  DCブラシレスモータの応答性を向上させ、DCブラシレスモータの立ち上げ、立ち下げ、変速の時間を短くすることを可能とする。    【解決手段】  DCブラシレスモータ制御系は、目標回転速度検出回路111、差分検出回路112、デジタル信号生成回路113、D/A変換回路114、パルス幅変調回路115、駆動回路116、回転速度検出回路118、アンプ119を備える。差分検出回路112がDCブラシレスモータ117の検出回転速度と目標回転速度の差分を検出すると、デジタル信号生成回路113は差分に応じたデジタル信号を生成し、D/A変換回路114はデジタル信号をアナログ信号に変換し、パルス幅変調回路115はアナログ信号に応じたパルス幅を有するPWM信号を生成する。駆動回路116は複数のFETから相励磁信号により選択されたFETの駆動パワーをPWM信号により制御し、DCブラシレスモータ117を駆動する。【選択図】      図１
2005160255.tif 000002
【特許請求の範囲】
【請求項１】
モータの検出回転速度に応じた相励磁信号と駆動制御信号に基づき前記モータを駆動するモータ制御装置において、
検出回転速度と目標回転速度との差分を検出する差分検出手段と、前記差分に応じたデジタル信号を生成するデジタル信号生成手段と、前記デジタル信号をアナログ信号に変換する変換手段と、前記アナログ信号に応じたパルス幅を有する前記駆動制御信号を生成する駆動制御手段とを備えることを特徴とするモータ制御装置。
【請求項２】
前記デジタル信号生成手段は、前記モータの立ち上げ時に、目標回転速度に対し検出回転速度が低い場合は前記モータに対する駆動力が高くなるようにデジタル信号を生成し、前記モータの立ち下げ時に、目標回転速度に対し検出回転速度が高い場合は前記モータに対する駆動力が低くなるようにデジタル信号を生成することを特徴とする請求項１記載のモータ制御装置。
【請求項３】
モータの検出回転速度に応じた相励磁信号と駆動制御信号に基づき前記モータを駆動するモータ制御装置において、
検出回転速度と目標回転速度との差分を検出する差分検出手段と、前記差分に応じたデジタル信号を生成するデジタル信号生成手段と、前記デジタル信号を第１のアナログ信号に変換する変換手段と、前記差分に応じた加速信号又は減速信号を生成する加減速信号生成手段と、前記加速信号又は前記減速信号に応じた第２のアナログ信号を出力する出力手段と、前記モータの駆動状況に応じ前記第１又は前記第２のアナログ信号を選択する選択手段と、選択された前記第１又は前記第２のアナログ信号に応じたパルス幅を有する前記駆動制御信号を生成する駆動制御手段とを備えることを特徴とするモータ制御装置。
【請求項４】
前記選択手段は、前記モータを変速する場合は前記第１のアナログ信号を選択し、前記モータを定常回転する場合は前記第２のアナログ信号を選択することを特徴とする請求項３記載のモータ制御装置。
【請求項５】
前記第１及び前記第２のアナログ信号の電位差が所定レベル以上ある場合、前記選択手段による信号切り替えを行わないように制御する制御手段を備えることを特徴とする請求項３記載のモータ制御装置。
【請求項６】
前記制御手段は、前記第１及び前記第２のアナログ信号の電位差が所定レベル以上ある場合、前記第１のアナログ信号レベルに前記第２のアナログ信号レベルを近づけるように前記加減速信号生成手段を制御することを特徴とする請求項５記載のモータ制御装置。
【請求項７】
前記制御手段は、前記第１及び前記第２のアナログ信号の電位差が所定レベル以上ある場合、前記第２のアナログ信号レベルに前記第１のアナログ信号レベルを近づけるように前記デジタル信号生成手段を制御することを特徴とする請求項５記載のモータ制御装置。
【請求項８】
前記制御手段は、前記第１及び前記第２のアナログ信号の電位差が所定レベル以上ある場合、レベル差をなくすように前記デジタル信号生成手段及び前記加減速信号生成手段を制御することを特徴とする請求項５記載のモータ制御装置。
【請求項９】
モータの検出回転速度に応じた相励磁信号と駆動制御信号に基づき前記モータを駆動するモータ制御装置において、
検出回転速度と目標回転速度との差分を検出する差分検出手段と、前記差分に応じたパルス幅を有する前記駆動制御信号を生成する駆動制御手段とを備えることを特徴とするモータ制御装置。
【請求項１０】
前記駆動制御手段は、前記モータの立ち上げ時に、目標回転速度に対し検出回転速度が低い場合は前記モータに対する駆動力が高くなるように駆動制御信号を生成し、前記モータの立ち下げ時に、目標回転速度に対し検出回転速度が高い場合は前記モータに対する駆動力が低くなるように駆動制御信号を生成することを特徴とする請求項９記載のモータ制御装置。
【請求項１１】
前記モータ駆動用の駆動手段を複数備え、前記相励磁信号に基づき前記複数の駆動手段から作動させる駆動手段を選択し、前記駆動制御信号に基づき前記選択された駆動手段の駆動力を制御することを特徴とする請求項１、３、９の何れかに記載のモータ制御装置。
【請求項１２】
前記モータはDCブラシレスモータであることを特徴とする請求１、３、９の何れかに記載のモータ制御装置。
【請求項１３】
前記モータの回転速度はホール素子或いはロータリエンコーダにより検出することを特徴とする請求項１、３、９の何れかに記載のモータ制御装置。
【請求項１４】
モータの検出回転速度に応じた相励磁信号と駆動制御信号に基づき前記モータを駆動するモータ制御方法において、
検出回転速度と目標回転速度との差分を検出し、前記差分に応じたデジタル信号を生成し、前記デジタル信号をアナログ信号に変換し、前記アナログ信号に応じたパルス幅を有する前記駆動制御信号を生成することを特徴とするモータ制御方法。
【請求項１５】
モータの検出回転速度に応じた相励磁信号と駆動制御信号に基づき前記モータを駆動するモータ制御方法において、
検出回転速度と目標回転速度との差分を検出し、前記差分に応じたデジタル信号を生成し、前記デジタル信号を第１のアナログ信号に変換し、前記差分に応じた加速信号又は減速信号を生成し、前記加速信号又は前記減速信号に応じた第２のアナログ信号を出力し、前記モータの駆動状況に応じ前記第１又は前記第２のアナログ信号を選択し、選択された前記第１又は前記第２のアナログ信号に応じたパルス幅を有する前記駆動制御信号を生成することを特徴とするモータ制御方法。
【請求項１６】
モータの検出回転速度に応じた相励磁信号と駆動制御信号に基づき前記モータを駆動するモータ制御方法において、
検出回転速度と目標回転速度との差分を検出し、前記差分に応じたパルス幅を有する前記駆動制御信号を生成することを特徴とするモータ制御方法。
【請求項１７】
モータの検出回転速度に応じた相励磁信号と駆動制御信号に基づき前記モータを駆動するモータ制御方法をコンピュータに実行させるプログラムにおいて、
検出回転速度と目標回転速度との差分を検出するモジュールと、前記差分に応じたデジタル信号を生成するモジュールと、前記デジタル信号をアナログ信号に変換するモジュールと、前記アナログ信号に応じたパルス幅を有する前記駆動制御信号を生成するモジュールとを備えることを特徴とするプログラム。
【請求項１８】
モータの検出回転速度に応じた相励磁信号と駆動制御信号に基づき前記モータを駆動するモータ制御方法をコンピュータに実行させるプログラムにおいて、
検出回転速度と目標回転速度との差分を検出するモジュールと、前記差分に応じたデジタル信号を生成するモジュールと、前記デジタル信号を第１のアナログ信号に変換するモジュールと、前記差分に応じた加速信号又は減速信号を生成するモジュールと、前記加速信号又は前記減速信号に応じた第２のアナログ信号を出力するモジュールと、前記モータの駆動状況に応じ前記第１又は前記第２のアナログ信号を選択するモジュールと、選択された前記第１又は前記第２のアナログ信号に応じたパルス幅を有する前記駆動制御信号を生成するモジュールとを備えることを特徴とするプログラム。
【請求項１９】
モータの検出回転速度に応じた相励磁信号と駆動制御信号に基づき前記モータを駆動するモータ制御方法をコンピュータに実行させるプログラムにおいて、
検出回転速度と目標回転速度との差分を検出するモジュールと、前記差分に応じたパルス幅を有する前記駆動制御信号を生成するモジュールとを備えることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、DCブラシレスモータの立ち上げ、立ち下げ、変速時間を短縮する場合に好適なモータ制御装置、モータ制御方法、及びプログラムに関する。
【背景技術】
【０００２】
従来、DCブラシレスモータは、回転安定性が高く長寿命であるという利点から、複写機、プリンタ、パーソナルコンピュータ周辺機器、家電製品など、あらゆる分野で用いられる各種機器に搭載され活用されている。DCブラシレスモータは、通常、回転体、ドライバ及びPLL（Phase Lock Loop）制御部を含むユニットから構成されており、DCブラシレスモータが搭載されている機器側の本体制御部から出力されるオン／オフ信号に応じた動作を行う。尚、外部からDCブラシレスモータにクロックを供給し回転速度を設定することもある。DCブラシレスモータの構成を図１３に示す。
【０００３】
図１３は、従来例に係るDCブラシレスモータ及び制御系の構成を示すブロック図である。
【０００４】
図１３において、DCブラシレスモータ２００４の制御系は、クロック発生回路２０００、PLL回路２００１、パルス幅変調回路２００２、駆動回路２００３、ホール素子２００５、ホールアンプ２００６を備えている。
【０００５】
ホール素子２００５は、DCブラシレスモータ２００４の回転位相と回転速度を検出する。ホールアンプ２００６は、ホール素子２００５から出力される微弱なホール電圧（数十ｍＶ程度）を増幅する。クロック発生回路２０００は、DCブラシレスモータの目標回転速度を定めるためのクロックを発生する。PLL回路２００１は、クロック発生回路２０００で発生したクロックとホールアンプ２００６で増幅されたDCブラシレスモータ２００４の回転速度及び回転位相との差に応じたアナログ電圧を出力する。
【０００６】
パルス幅変調回路２００２は、PLL回路２００１の出力に応じたデューティを有するパルス波形を生成する。駆動回路２００３は、複数のFETなどから構成されており、ホールアンプ２００６の出力（相励磁信号）に基づき複数のFETからFETを選択し、該選択されたFETの駆動パワーをパルス幅変調回路２００２の出力により制御することで、DCブラシレスモータ２００４を駆動する。
【０００７】
また、最近では、DCブラシレスモータに対するアクセル（加速）/デクセル（減速）制御が可能となり、DCブラシレスモータの回転体の位相を微調整するなどの高度な制御を達成している。このDCブラシレスモータ制御を、カラーの画像形成を行うレーザビームプリンタのレーザスキャナモータ（ポリゴンモータ）制御に応用した例を図１４に示す。
【０００８】
図１４は、他の従来例に係るDCブラシレスモータ及び制御系の構成を示すブロック図である。
【０００９】
図１４において、DCブラシレスモータ２０２１の制御系は、BDセンサ２０１０、ITOPセンサ２０１１、ref_BD生成・位相差分検出回路２０１２、ACC/DECテーブル２０１３、チャージポンプ回路２０１４、システム制御回路２０１５、セレクタ２０１６、クロック発生回路２０１７、PLL回路２０１８、パルス幅変調回路２０１９、駆動回路２０２０、ホール素子２０２２、ホールアンプ２０２３を備えている。
【００１０】
BDセンサ２０１０は、レーザビームプリンタの感光体にレーザ光を走査する走査線上に配置されており、主走査方向の同期信号（BD信号）を発生する。ITOPセンサ２０１１は、画像先端タイミング（感光体にレーザ光を照射し潜像を形成するタイミング）を決定するため、中間転写ベルト上に付設されたマークを検出し、基準信号（ITOP信号）を発生する。ref_BD生成・位相差分検出回路２０１２は、ITOP信号に同期し予め定めたBD周期の信号（Ref_BD信号）を生成し、BDセンサ２０１０で検出したBD信号とref_BD信号の位相差を検出する。ACC/DECテーブル２０１３は、前記位相差に応じたACC信号（アクセル信号）もしくはDEC信号（デクセル信号）を出力する。
【００１１】
チャージポンプ回路２０１４は、コンデンサ（図示略）を備えており、ACC信号もしくはDEC信号が印加された時間に対応したアナログ信号を生成する。セレクタ２０１６は、チャージポンプ回路２０１４の出力とPLL回路２０１８の出力の何れかを、システム制御回路２０１５からの指令に応じて選択する。パルス幅変調回路２０１９、駆動回路２０２０、ホール素子２０２２、ホールアンプ２０２３の動作は、上記図１３の対応する各部の動作と同様である。
【００１２】
上記のような制御を行うことで、カラーの画像形成を行うレーザビームプリンタにおいては、感光体に対する潜像の形成位置である第１色目の書き出し位置と第２色目以降の書き出し位置を正確に一致させ、色ずれのない出力画像を実現している。
【００１３】
上述したDCブラシレスモータに対するアクセル/デクセル制御に関しては各種技術が提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００２−２７２１６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記従来例では、DCブラシレスモータの回転速度を変化させる際に、ACC信号もしくはDEC信号が印加された時間に対応した信号を発生させるためにチャージポンプ回路に含まれるコンデンサの充放電を行わなければならない。コンデンサの充放電には少なからず時間がかかるため、DCブラシレスモータの応答性が悪化するという問題があった。そのため、DCブラシレスモータを目標とする回転速度及び回転位相となるように制御するまで時間がかかり、DCブラシレスモータを搭載した機器の操作性及び生産性に制限が加わっていた。
【００１５】
本発明の目的は、DCブラシレスモータの応答性を向上させ、DCブラシレスモータの立ち上げ、立ち下げ、変速の時間を短くすることを可能としたモータ制御装置、モータ制御方法、及びプログラムを提供することにある。
【課題を解決するための手段】
【００１６】
上述の目的を達成するために、本発明は、モータの検出回転速度に応じた相励磁信号と駆動制御信号に基づき前記モータを駆動するモータ制御装置において、検出回転速度と目標回転速度との差分を検出する差分検出手段と、前記差分に応じたデジタル信号を生成するデジタル信号生成手段と、前記デジタル信号をアナログ信号に変換する変換手段と、前記アナログ信号に応じたパルス幅を有する前記駆動制御信号を生成する駆動制御手段とを備えることを特徴とする。
【００１７】
また、本発明は、前記デジタル信号生成手段は、前記モータの立ち上げ時に、目標回転速度に対し検出回転速度が低い場合は前記モータに対する駆動力が高くなるようにデジタル信号を生成し、前記モータの立ち下げ時に、目標回転速度に対し検出回転速度が高い場合は前記モータに対する駆動力が低くなるようにデジタル信号を生成することを特徴とする。
【００１８】
また、本発明は、モータの検出回転速度に応じた相励磁信号と駆動制御信号に基づき前記モータを駆動するモータ制御装置において、検出回転速度と目標回転速度との差分を検出する差分検出手段と、前記差分に応じたデジタル信号を生成するデジタル信号生成手段と、前記デジタル信号を第１のアナログ信号に変換する変換手段と、前記差分に応じた加速信号又は減速信号を生成する加減速信号生成手段と、前記加速信号又は前記減速信号に応じた第２のアナログ信号を出力する出力手段と、前記モータの駆動状況に応じ前記第１又は前記第２のアナログ信号を選択する選択手段と、選択された前記第１又は前記第２のアナログ信号に応じたパルス幅を有する前記駆動制御信号を生成する駆動制御手段とを備えることを特徴とする。
【００１９】
また、本発明は、前記選択手段は、前記モータを変速する場合は前記第１のアナログ信号を選択し、前記モータを定常回転する場合は前記第２のアナログ信号を選択することを特徴とする。
【００２０】
また、本発明は、前記第１及び前記第２のアナログ信号の電位差が所定レベル以上ある場合、前記選択手段による信号切り替えを行わないように制御する制御手段を備えることを特徴とする。
【００２１】
また、本発明は、前記制御手段は、前記第１及び前記第２のアナログ信号の電位差が所定レベル以上ある場合、前記第１のアナログ信号レベルに前記第２のアナログ信号レベルを近づけるように前記加減速信号生成手段を制御することを特徴とする。
【００２２】
また、本発明は、前記制御手段は、前記第１及び前記第２のアナログ信号の電位差が所定レベル以上ある場合、前記第２のアナログ信号レベルに前記第１のアナログ信号レベルを近づけるように前記デジタル信号生成手段を制御することを特徴とする。
【００２３】
また、本発明は、前記制御手段は、前記第１及び前記第２のアナログ信号の電位差が所定レベル以上ある場合、レベル差をなくすように前記デジタル信号生成手段及び前記加減速信号生成手段を制御することを特徴とする。
【００２４】
また、本発明は、モータの検出回転速度に応じた相励磁信号と駆動制御信号に基づき前記モータを駆動するモータ制御装置において、検出回転速度と目標回転速度との差分を検出する差分検出手段と、前記差分に応じたパルス幅を有する前記駆動制御信号を生成する駆動制御手段とを備えることを特徴とする。
【００２５】
また、本発明は、前記駆動制御手段は、前記モータの立ち上げ時に、目標回転速度に対し検出回転速度が低い場合は前記モータに対する駆動力が高くなるように駆動制御信号を生成し、前記モータの立ち下げ時に、目標回転速度に対し検出回転速度が高い場合は前記モータに対する駆動力が低くなるように駆動制御信号を生成することを特徴とする。
【００２６】
また、本発明は、前記モータ駆動用の駆動手段を複数備え、前記相励磁信号に基づき前記複数の駆動手段から作動させる駆動手段を選択し、前記駆動制御信号に基づき前記選択された駆動手段の駆動力を制御することを特徴とする。
【００２７】
また、本発明は、前記モータはDCブラシレスモータであることを特徴とする。
【００２８】
また、本発明は、前記モータの回転速度はホール素子或いはロータリエンコーダにより検出することを特徴とする。
【００２９】
更に、本発明のモータ制御装置は、モータの回転速度を検出する速度検出手段と、検出回転速度と目標回転速度との差分を検出する差分検出手段と、前記差分に応じたデジタル信号を生成するデジタル信号生成手段と、前記デジタル信号をアナログ信号に変換する変換手段と、前記アナログ信号に応じたパルス幅を有するPWM信号を生成するパルス幅変調手段と、検出回転速度に応じた相励磁信号を生成する相励磁信号生成手段と、前記相励磁信号に基づき選択され、前記PWM信号に基づき定められた駆動力により前記モータを駆動する駆動手段とを備える構成としてもよい。
【００３０】
更に、本発明のモータ制御装置は、モータの回転速度を検出する速度検出手段と、検出回転速度と目標回転速度との差分を検出する差分検出手段と、前記差分に応じたデジタル信号を生成するデジタル信号生成手段と、前記デジタル信号を第１のアナログ信号に変換する変換手段と、前記差分に応じた加速信号又は減速信号を生成する加減速信号生成手段と、前記加速信号又は前記減速信号に応じた第２のアナログ信号を出力する出力手段と、前記モータの駆動状況に応じ前記第１又は前記第２のアナログ信号を選択する選択手段と、選択された前記第１又は前記第２のアナログ信号に応じたパルス幅を有するPWM信号を生成するパルス幅変調手段と、検出回転速度に応じた相励磁信号を生成する相励磁信号生成手段と、前記相励磁信号に基づき選択され、前記PWM信号に基づき定められた駆動力により前記モータを駆動する駆動手段とを備える構成としてもよい。
【００３１】
更に、本発明のモータ制御装置は、モータの回転速度を検出する速度検出手段と、検出回転速度と目標回転速度との差分を検出する差分検出手段と、前記差分に応じたパルス幅を有するパルス幅を有するPWM信号を生成するPWM信号生成手段と、検出回転速度に応じた相励磁信号を生成する相励磁信号生成手段と、前記相励磁信号に基づき選択され、前記PWM信号に基づき定められた駆動力により前記モータを駆動する駆動手段とを備える構成としてもよい。
【発明の効果】
【００３２】
本発明によれば、検出回転速度と目標回転速度との差分に応じたデジタル信号をアナログ信号に変換する変換手段を設け、駆動制御手段によりアナログ信号に応じたパルス幅を有する駆動制御信号を生成することで、モータを駆動制御するため、チャージポンプ回路を設けた場合のコンデンサの充放電に要する時間が解消されるので、モータの応答性を向上させることが可能となると共に、モータの立ち上げ、立ち下げ、変速の時間を短くすることが可能となる。
【００３３】
また、本発明によれば、モータの立ち上げ時に、目標回転速度に対し検出回転速度が低い場合はモータに対する駆動力が高くなるようにデジタル信号を生成し、モータの立ち下げ時に、目標回転速度に対し検出回転速度が高い場合はモータに対する駆動力が低くなるようにデジタル信号を生成するため、短時間でのモータの立ち上げ、立ち下げが可能となる。
【００３４】
また、本発明によれば、モータの駆動状況に応じ、検出回転速度と目標回転速度との差分に応じたデジタル信号を変換した第１のアナログ信号、又は差分に応じた加速信号又は減速信号に基づき出力される第２のアナログ信号を選択し、選択したアナログ信号に応じたパルス幅を有する駆動制御信号を生成することで、モータを駆動制御するため、換言すれば、モータの動作状況に応じ、デジタル信号を第１のアナログ信号に変換する変換手段と、加速信号又は減速信号に応じた第２のアナログ信号を出力する出力手段とを使い分けるため、モータの変速時の応答性向上と回転安定性を実現することが可能となる。
【００３５】
また、本発明によれば、モータを変速する場合は第１のアナログ信号を選択し、モータを定常回転する場合は第２のアナログ信号を選択するため、モータの変速時の応答性向上と回転安定性を実現することが可能となる。
【００３６】
また、本発明によれば、第１及び第２のアナログ信号の電位差が所定レベル以上ある場合、信号切り替えを行わないように制御するため、モータの回転速度が急激に変化し振動する現象を未然に防止することが可能となる。
【００３７】
また、本発明によれば、第１及び第２のアナログ信号の電位差が所定レベル以上ある場合、第１のアナログ信号レベルに第２のアナログ信号レベルを近づけるように加減速信号生成手段を制御するため、上記同様に、モータ回転速度の急激な変化を防止することが可能となる。
【００３８】
また、本発明によれば、第１及び第２のアナログ信号の電位差が所定レベル以上ある場合、第２のアナログ信号レベルに第１のアナログ信号レベルを近づけるようにデジタル信号生成手段を制御するため、上記同様に、モータ回転速度の急激な変化を防止することが可能となる。
【００３９】
また、本発明によれば、第１及び第２のアナログ信号の電位差が所定レベル以上ある場合、レベル差をなくすようにデジタル信号生成手段及び加減速信号生成手段を制御するため、上記同様に、モータ回転速度の急激な変化を防止することが可能となる。
【００４０】
また、本発明によれば、差分に応じたパルス幅を有する駆動制御信号を駆動制御手段により直接生成するため、デジタル信号を生成するデジタル信号生成手段、デジタル信号をアナログ信号に変換する変換手段を設けることが不要となり、モータの変速時間の短縮を図ることができると共に、低コスト化を実現することが可能となる。
【００４１】
また、本発明によれば、モータの立ち上げ時に、目標回転速度に対し検出回転速度が低い場合はモータに対する駆動力が高くなるように駆動制御信号を生成し、モータの立ち下げ時に、目標回転速度に対し検出回転速度が高い場合はモータに対する駆動力が低くなるように駆動制御信号を生成するため、短時間でのモータの立ち上げ、立ち下げが可能となる。
【００４２】
また、本発明によれば、モータ制御装置をDCブラシレスモータの制御に適用することで、DCブラシレスモータの応答性を向上させることが可能となると共に、立ち上げ、立ち下げ、変速の時間を短くすることが可能となる、DCブラシレスモータの回転安定性を実現することが可能となる、DCブラシレスモータの回転速度が急激に変化し振動する現象を未然に防止することが可能となる、などの効果がある。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態を図面に基づき説明する。
【００４４】
［第１の実施の形態］
本発明の第１の実施の形態を説明する。本発明のモータ制御装置は、DCブラシレスモータを備えるあらゆる装置に適用可能であるが、本実施の形態においては、感光体に対するレーザ光照射に用いるレーザスキャナモータ（ポリゴンモータ）としてDCブラシレスモータを備えた画像形成装置（例えばデジタル方式のレーザビームプリンタ）を例に挙げるものとする。また、画像形成装置の印刷方式をカラーとした場合を例に挙げるが、印刷方式がモノクロの場合にも勿論適用可能である。
【００４５】
図２は、本実施の形態に係る画像形成装置の内部構造を示す構成図である。
【００４６】
図２において、画像形成装置１００は、感光体ドラム（以下、感光体と略称）１、中間転写ベルト２、定着装置５、１次帯電器７、露光装置８、転写装置１０、クリーナ装置１２、現像ユニット１３、２次転写ローラ２１、記録紙カセット２３、画像制御部３８等を備えている。
【００４７】
感光体１は、露光装置８により露光され潜像が形成されると共に現像ユニット１３により潜像がトナー像として可視化される像担持体であり、不図示のモータにより図中矢印Ａ方向に回転可能に構成されている。感光体１の周囲には、中間転写ベルト２、１次帯電器７、露光装置８、転写装置１０、クリーナ装置１２、現像ユニット１３が配置されている。露光装置８内に設けられているレーザスキャナモータとしてのDCブラシレスモータの制御に関しては後で詳細に説明する。
【００４８】
１次帯電器７は、感光体１の表面を帯電する。露光装置８は、感光体１の表面をレーザ光により露光する。転写装置１０は、感光体１上に形成されたトナー像を中間転写ベルト２に転写する。２次転写ローラ２１は、中間転写ベルト２上に転写されたトナー像を記録紙に転写する。定着装置５は、記録紙に転写されたトナー像を熱定着する。記録紙カセット２３は、複数枚の記録紙を収納可能であり、画像形成装置１００に対し着脱可能に構成されている。画像制御部３８は、露光装置８の露光量を調整するための画像信号を生成する。
【００４９】
現像ユニット１３は、フルカラーで現像を行うための４台の現像装置１３Ｙ、１３Ｍ、１３Ｃ、１３Ｋを備えた回転現像器として構成されており、モータ４２により図中矢印Ｒ方向に回転される。現像装置１３Ｙ、１３Ｍ、１３Ｃ、１３Ｋは、感光体１の表面に形成された潜像をそれぞれＹ（イエロー）、Ｍ（マゼンタ）、Ｃ（シアン）、Ｋ（ブラック）のトナーで現像する。
【００５０】
現像ユニット１３により感光体１上に現像された４色のトナー像は、転写装置１０によって中間転写体としての中間転写ベルト２に順次転写されることで、重ね合わされる。  記録紙カセット２３内に収納された記録紙は、リフタモータ４０の駆動により、ピックアップローラ２４に当接する位置まで１枚ずつ引き上げられる。記録紙カセット２３からピックアップローラ２４により搬送路に繰り出された記録紙は、ローラ対２５、２６によってニップ部、つまり２次転写ローラ２１と中間転写ベルト２との当接部に給送される。中間転写ベルト２上に形成されたトナー像は、このニップ部で記録紙上に転写され、定着装置５で熱定着された後、排出口から画像形成装置外部へ排出される。
【００５１】
画像形成装置における画像形成動作を詳細に説明すると、先ず、１次帯電器７に電圧を印加して感光体１の表面を予定の帯電部電位で一様にマイナス帯電させる。続いて、帯電された感光体１上の画像部分が予定の露光部電位になるように、レーザスキャナからなる露光装置８は画像制御部３８で生成される画像信号に基づいて露光量を調整することにより露光を行い、画像部分に対応した潜像を形成する。
【００５２】
画像形成装置の画像形成タイミングは、中間転写ベルト２上の所定の基準位置（マーク形成位置）を示すITOP信号（副走査基準信号）を基準に制御されている。中間転写ベルト２は、駆動ローラ１７、テンションローラ１８、バックアップローラ１９からなるローラ類に掛け渡されており、テンションローラ１８とバックアップローラ１９の間の中間転写ベルト２と対向する個所には、中間転写ベルト２上の所定の基準位置を検出した時に上記ITOP信号を出力する反射型位置センサであるITOPセンサ３６が配置されている。
【００５３】
現像ユニット１３の現像装置１３Ｙ〜１３Ｋには、各色毎に予め設定された現像バイアスが印加されており、感光体１上に形成された潜像は、回転に伴い感光体１が現像装置１３Ｙ〜１３Ｋと対向する位置を通過した時にトナーで現像されることで、潜像がトナー像として可視化される。可視化されたトナー像は、転写装置１０により中間転写ベルト２に転写され、更に２次転写ローラ２１により記録紙に転写された後、定着装置５に送給される。４色のトナーにより記録紙に画像形成を行うフルカラープリント時は、中間転写ベルト２上で４色のトナーが重ね合わされた後、トナー像が記録紙に転写される。
【００５４】
感光体１上に残留したトナーはクリーナ装置１２により除去・回収され、最後に、感光体１は不図示の除電装置により一様に０ボルト付近まで除電されることで、次の画像形成サイクルに備える。
【００５５】
次に、本実施の形態に特徴的な、画像形成装置の露光装置８内のレーザスキャナモータとして用いているDCブラシレスモータの制御について説明する。
【００５６】
図３は、画像形成装置の露光装置８の構成を示す概略図である。
【００５７】
図３において、露光装置８は、半導体レーザ１０１、ポリゴンミラー１０２、DCブラシレスモータ１１７、結像レンズ１０４を備えている。
【００５８】
半導体レーザ１０１は、レーザ光を射出する。半導体レーザ１０１から射出されたレーザ光は、ポリゴンミラー１０２により反射される。ポリゴンミラー１０２は、DCブラシレスモータ１１７の回転軸に直結されており、DCブラシレスモータ１１７の回転によりポリゴンミラー１０２を介してレーザ光が走査される。ポリゴンミラー１０２で反射されたレーザ光は、結像レンズ１０４により感光体１に結像される。BDセンサ１０５（図１参照）は、レーザ光による感光体１への潜像の形成（書き込み）を行う基準とするための水平同期信号（BD信号）を出力する。
【００５９】
図１は、画像形成装置の露光装置８のレーザスキャナモータとしてのDCブラシレスモータ及び制御系の構成を示すブロック図である。
【００６０】
図１において、DCブラシレスモータ１１７の制御系は、ITOPセンサ３６、BDセンサ１０５、システム制御回路１１０、目標回転速度設定回路１１１、差分検出回路１１２（差分検出手段）、デジタル信号生成回路１１３（デジタル信号生成手段）、D/A変換回路１１４（変換手段）、パルス幅変調回路１１５（駆動制御手段）、駆動回路１１６、回転速度検出回路１１８、アンプ１１９、ref_BD生成・位相差分検出回路１２０を備えている。
【００６１】
システム制御回路１１０は、画像形成装置全体の制御を司るものであり、プログラムに基づき図８のフローチャートに示す処理を実行する。デジタル信号生成回路１１３は、複数の速度差分用テーブルと位相補正用テーブルを備えている。駆動回路１１６は、複数のＦＥＴ（複数の駆動手段）を備えている。回転速度検出回路１１８としては、ホール素子、ロータリエンコーダや他の構成を用いてもよい。他の各回路の機能は、図８のフローチャートにおいて説明する。
【００６２】
次に、画像形成装置のDCブラシレスモータ１１７の制御の流れを図８のフローチャートを参照しながら説明する。
【００６３】
先ず、目標回転速度設定回路１１１により、システム制御回路１１０からの情報に基づき、DCブラシレスモータ１１７の目標回転速度が設定される（ステップＳ１）。一方、DCブラシレスモータ１１７の現在の回転速度が、回転速度検出回路１１８により常時検出されている（ステップＳ２）。
【００６４】
これに伴い、差分検出回路１１２により、DCブラシレスモータ１１７の目標回転速度と現在の回転速度との差分が検出される（ステップＳ３）。差分検出回路１１２の出力により、目標回転速度に対し現在の回転速度がどのくらい速いのか、もしくはどのくらい遅いのかを認識することができる。差分検出回路１１２から前記差分が出力されると、デジタル信号生成回路１１３により、差分検出回路１１２の出力に応じた多ビットのデジタル信号が生成され（ステップＳ４）、更に、D/A変換回路１１４により、デジタル信号生成回路１１３の出力信号がアナログ信号に変換される（ステップＳ５）。
【００６５】
次に、パルス幅変調回路１１５において、D/A変換回路１１４から出力されたアナログ信号が三角波もしくはそれに順ずる波形と比較され、該比較結果に基づき所望のデューティを有するPWM（Pulse Width Modulation）信号が生成され、駆動回路１１６に出力される（ステップＳ６）。この場合、DCブラシレスモータ１１７の回転速度を速くしたいときには、PWM信号のデューティが高くなるように制御され、回転速度を遅くしたいときには、PWM信号のデューティが低くなるように制御される。
【００６６】
一方、上記回転速度検出回路１１８の出力信号はアンプ１１９により増幅され、相励磁信号として駆動回路１１６に出力されている。そして、相励磁信号により駆動回路１１６内の複数のＦＥＴのうち駆動するＦＥＴが選択され、更に、選択されたＦＥＴの駆動デューティがパルス幅変調回路１１５から出力されたPWM信号により決定される。このようにしてDCブラシレスモータ１１７が駆動制御される（ステップＳ７）。
【００６７】
次に、本実施の形態のDCブラシレスモータ１１７の立ち上げ時、立ち下げ時、微調整時の制御について図４〜図７を参照しながら詳細に説明する。
【００６８】
図４は、デジタル信号生成回路１１３の速度差分用テーブルをグラフ化したものであり、デジタル信号生成回路１１３の出力と回転速度差分との関係を示す図である。図５は、パルス幅変調回路１１５のPWM波形生成例を示す図である。図６は、BD信号とRef＿BD信号のタイミングを示す図である。図７は、デジタル信号生成回路１１３の位相補正用テーブルグラフ化したものであり、デジタル信号生成回路１１３の出力と位相差分との関係を示す図である。
【００６９】
（１）立ち上げ時
DCブラシレスモータ１１７を停止状態から回転速度１５０００rpmまで立ち上げる場合について説明する。この場合、DCブラシレスモータ１１７の目標回転速度は１５０００rpm、現在の回転速度は０となる。従って、差分検出回路１１２の出力（差分）は１５０００−０＝１５０００となる。
【００７０】
デジタル信号生成回路１１３は、上述したように、DCブラシレスモータ１１７の目標回転速度と現在の回転速度との差分に応じたデジタル出力を定めるための参照用の速度差分用テーブル（図４）を複数備えている。速度差分用テーブルを複数備えている理由は、差分検出回路１１２で検出した目標回転速度と現在の回転速度との差分が同じ場合でも、DCブラシレスモータ１１７の現在の回転速度によりDCブラシレスモータ１１７に与える駆動力が異なるからである。
【００７１】
図４にDCブラシレスモータ１１７の現在の回転速度が０〜３０００rpmのときの速度差分用テーブルを示す。上記のようにDCブラシレスモータ１１７の目標回転速度と現在の回転速度との差分が１５０００であることから、デジタル信号生成回路１１３の出力値は１Ehとなることがわかる。D/A変換回路１１４は、例えば、デジタル信号生成回路１１３からの入力が００hのときに０Vを出力し、入力がFFhのときに５Vを出力するように構成されている。従って、D/A変換回路１１４は、入力が１Ehのときは０．５８８Vを出力する。
【００７２】
パルス幅変調回路１１５は、図５（ａ）に示すように、予め設定されている基本三角波と、D/A変換回路１１４からの入力電圧０．５８８Vとを比較し、基本三角波の方が入力電圧より高いときに“Ｈ”となり、基本三角波の方が入力電圧より低いときに“Ｌ”となるデジタル信号を出力する。立ち上げ時には、パルス幅変調回路１１５の出力波形は、図５（ｂ）に示す「差分プラス（加速）」のようにデューティが高い波形となる。
【００７３】
即ち、DCブラシレスモータ１１７の起動時など、DCブラシレスモータ１１７の設定された目標回転速度に対し現在の回転速度が低い場合には、駆動回路１１６内のＦＥＴの駆動デューティを高くするように制御するため、DCブラシレスモータ１１７の短時間での立ち上げが可能となる。更に、DCブラシレスモータ１１７の設定された目標回転速度に対し現在の回転速度が近づいてきた場合には、駆動回路１１６内のＦＥＴの駆動デューティを徐々に下げていくように制御するため、オーバーシュートを防止することができ、DCブラシレスモータ１１７の短時間での立ち上げに効果がある。
【００７４】
（２）立ち下げ時
DCブラシレスモータ１１７の立ち下げ時には、上述した立ち上げ時と全て逆に制御することで、DCブラシレスモータ１１７の短時間での立ち下げを実現することができる。即ち、立ち下げ時に、DCブラシレスモータ１１７の設定された目標回転速度に対し現在の回転速度が高い場合には、駆動回路１１６内のＦＥＴの駆動デューティを低くように制御する。
【００７５】
（３）微調整時
本画像形成装置は、画像形成に用いるトナーが４色、ポリゴンミラー１０２が１つ、感光体１が１つの構成であるため、画質を向上させるためには、現像ユニット１３により第１番目に現像するＹトナーの上に、ずれを生じさせることなく第２番目以降のトナーをのせていく必要がある。従って、本画像形成装置では、副走査基準信号であるITOP信号を基準にして、露光装置８から出力されたレーザ光が感光体１上の第１ラインを照射するタイミングが全色において同じになるように、DCブラシレスモータ１１７の位相を調整している。
【００７６】
従来は、上述したように、DCブラシレスモータの位相調整を行う場合、DCブラシレスモータの加速/減速を行う加速/減速信号をチャージポンプ回路によりアナログ信号に変換していた。しかし、チャージポンプ回路内のコンデンサの充放電に時間がかかるため、位相調整の開始から終了まで２００〜３００msの時間がかかっていた。このため、画像形成時の色の切り替えに時間がかかり、生産性を落としてしまうという問題があった。
【００７７】
これに対し、本実施の形態では、DCブラシレスモータ１１７の制御系にチャージポンプ回路を設ける代わりにD/A変換回路１１４を設け、DCブラシレスモータ１１７の加速/減速を行う加速/減速信号をD/A変換回路１１４によりアナログ信号に変換することで、従来の問題を解決している。
【００７８】
図６に示すITOP信号は、ITOPセンサ３６の出力信号である。Ref_BD信号は、ITOP信号の立下りエッジから不図示のシステムクロックの４クロック出力後に４クロック分の“Ｌ”区間を有し、その後は水平同期周期である例えば１６０μｓ毎に４クロック分の“Ｌ”区間を有する信号である。Ref_BD信号と同一のタイミングになるように、実際のBD信号の位相を補正することで、色ずれの無い画像を得ることができる。
【００７９】
ref_BD生成・位相差分検出回路１２０は、Ref_BD信号の立下りによりリセットされシステムクロックを計数するカウンタと、BD信号の立下りタイミングで取得した前記カウンタのカウンタ値と予め設定された値（例えば後述のカウンタ値３９９９）とを比較するコンパレータとから構成されている。システムクロックとしては例えば５０ＭＨｚの周波数のクロックを使用しているので、１クロックの周期は２０nsである。従って、カウンタはシステムクロックを０〜７９９９発分計数した時点でリセットされる。
【００８０】
ref_BD生成・位相差分検出回路１２０は、BD信号が“Ｌ”となったタイミングが、カウンタ値０〜３９９９の時（モード１）と、カウンタ値４０００〜７９９９の時（モード２）とで動作が異なる。これは、図６に示すように、BD信号がカウンタ値４０００〜７９９９の間で“Ｌ”となった場合には、BD信号の位相を遅らせたほうが、BD信号を早くRef_BD信号の位相に合わせることができるからである。逆に、BD信号がカウンタ値０〜３９９９の間で“Ｌ”となった場合には、BD信号の位相を進めるように制御する。
【００８１】
従って、ref_BD生成・位相差分検出回路１２０は、図６に示すように、モード１（カウンタ値０〜３９９９）の時は、Ref_BD信号の立下りを基準としたカウンタ値０に対するBD信号の位相を示す情報を出力し、モード２（カウンタ値４０００〜７９９９）の時は、Ref_BD信号の立下りを基準としたカウンタ値７９９９に対するBD信号の位相を示す情報を出力する。
【００８２】
例えばカウンタ値が１０００のときにBD信号が“Ｌ”になったとすると、ref_BD生成・位相差分検出回路１２０はモード１で動作するので、０−１０００＝−１０００を位相情報として出力する。また、カウンタ値が５９９９のときにBD信号が“Ｌ”になった場合には、ref_BD生成・位相差分検出回路１２０は、モード２で操作するので、７９９９−５９９９＝２０００を位相情報として出力する。位相情報の符号がマイナスのときはDCブラシレスモータ１１７を加速し、位相情報の符号がプラスのときはDCブラシレスモータ１１７を減速するように、ref_BD生成・位相差分検出回路１２０の次段のデジタル信号生成回路１１３以降が動作する。
【００８３】
デジタル信号生成回路１１３は、上述したように、速度差分用テーブルの他に位相補正用テーブルも備えており、DCブラシレスモータ１１７の位相補正時には、速度差分用テーブルではなく位相補正用テーブルを参照するよう動作する。図７に位相補正用テーブルを示す。
【００８４】
上記のように、ref_BD生成・位相差分検出回路１２０が位相情報２０００を出力したときには、デジタル信号生成回路１１３は図７の位相補正用テーブルを参照し、デジタル信号値Ｄ５ｈを出力する。この後は、上記立ち上げ時と同様に、Ｄ５ｈに対応したアナログ信号をD/A変換回路１１４により生成し、そのアナログ信号に応じたデューティを有するPWM信号（パルス信号）をパルス幅変調回路１１５により生成する。そして、上記立ち上げ時と同様に、駆動回路１１６を制御することで、DCブラシレスモータ１１７の位相制御を行っている。
【００８５】
このような制御を行うことで、感光体１に対する潜像の形成位置である第１色目の書き出し位置と第２色目以降の書き出し位置を正確に一致させ、色ずれのない出力画像を実現している。そして、更にチャージポンプ回路と比較して応答性の良いD/A変換回路１１４により、パルス幅変調回路１１５に入力するアナログ信号を生成する制御を行うことで、DCブラシレスモータ１１７の位相合わせに要する時間を低減することができ、画像形成装置の生産性向上を図ることが可能となる。
【００８６】
以上説明したように、本実施の形態によれば、DCブラシレスモータ制御系に、DCブラシレスモータ１１７の検出回転速度と目標回転速度との差分に応じたデジタル信号をアナログ信号に変換するD/A変換回路１１４を設け、パルス幅変調回路１１５によりアナログ信号から駆動回路１１６のＦＥＴの駆動デューティ決定用のPWM信号を生成することで、DCブラシレスモータ１１７を駆動制御するため、チャージポンプ回路を設けた場合のコンデンサの充放電に要する時間が解消されるので、DCブラシレスモータ１１７の応答性を向上させることが可能となると共に、DCブラシレスモータ１１７の立ち上げ、立ち下げ、変速の時間を短くすることが可能となる。
【００８７】
［第２の実施の形態］
図９は、本発明の第２の実施の形態に係る画像形成装置の露光装置８のレーザスキャナモータに用いるDCブラシレスモータ及び制御系の構成を示すブロック図である。
【００８８】
図９において、DCブラシレスモータ１１７の制御系は、ITOPセンサ３６、BDセンサ１０５、システム制御回路１１０（制御手段）、目標回転速度設定回路１１１、差分検出回路１１２（差分検出手段）、デジタル信号生成回路１１３（デジタル信号生成手段）、D/A変換回路１１４（変換手段）、パルス幅変調回路１１５（駆動制御手段）、駆動回路１１６、回転速度検出回路１１８、アンプ１１９、ref_BD生成・位相差分検出回路１２０、アナログセレクタ２０１（選択手段）、チャージポンプ回路２０２（出力手段）、加減速信号生成回路２０３（加減速信号生成手段）、A/D変換回路２０４、比較回路２０５を備えている。
【００８９】
本実施の形態は、上述した第１の実施の形態に対して、アナログセレクタ２０１、チャージポンプ回路２０２、加減速信号生成回路２０３、A/D変換回路２０４、比較回路２０５を追加した点において相違する。本実施の形態のその他の要素は、上述した第１の実施の形態（図１）の対応するものと同一なので、説明を省略する。
【００９０】
上述した第１の実施の形態では、D/A変換回路１１４によりアナログ信号を生成し、パルス幅変調回路１１５によりアナログ信号からPWM信号を生成した。これに対し、本実施の形態では、システム制御回路１１０によりD/A変換回路１１４及びチャージポンプ回路２０２それぞれの出力を状況に応じて切り替えるものである。
【００９１】
D/A変換回路１１４とチャージポンプ回路２０２の使い分けとしては、DCブラシレスモータ１１７の立ち上げ、立ち下げ、位相合わせなどの短時間での回転速度変更を要する場合には、D/A変換回路１１４を使用し、DCブラシレスモータ１１７を定常回転速度で駆動中の場合には、チャージポンプ回路２０２を使用するものである。これは、DCブラシレスモータ１１７を画像形成を行う定常回転速度で駆動中は応答性の鈍いチャージポンプ回路２０２を使用することで、DCブラシレスモータ１１７の過敏な応答を避け、出力画像に高周波ノイズが現れることを防止するためである。
【００９２】
加減速信号生成回路２０３は、差分検出回路１１２により検出したDCブラシレスモータ１１７の目標回転速度と現在の回転速度との差分に応じた、アクセル信号（加速信号）もしくはデクセル信号（減速信号）をチャージポンプ回路２０２に出力する。チャージポンプ回路２０２は、入力されたアクセル信号（加速信号）もしくはデクセル信号（減速信号）に応じたアナログ信号をアナログセレクタ２０１、A/D変換回路２０４に出力する。
【００９３】
アナログセレクタ２０１は、D/A変換回路１１４から出力されるアナログ信号とチャージポンプ回路２０２から出力されるアナログ信号を選択的に切り替える。A/D変換回路２０４は、チャージポンプ回路２０２から出力されるアナログ信号をデジタル信号に変換する。比較回路２０５は、デジタル信号生成回路１１３の出力とA/D変換回路２０４の出力とを比較し、両出力に所定量以上の差がある場合、システム制御回路１１０の切り替え指示に関わらずアナログセレクタ２０１が切り替わらないように制御を行う。
【００９４】
次に、本実施の形態のDCブラシレスモータ１１７の制御について図９を参照しながら詳細に説明する。
【００９５】
先ず、システム制御回路１１０により目標回転速度設定回路１１１に目標回転速度を与える。回転速度検出回路１１８（例えばホール素子）の出力電圧は微弱なため、アンプ１１９により前記出力電圧を増幅する。差分検出回路１１２はアンプ１１９の出力と目標回転速度設定回路１１１で設定された目標回転速度との差分を検出し、差分を加減速信号生成回路２０３に入力する。加減速信号生成回路２０３は前記差分に応じたアクセル信号もしくはデクセル信号をチャージポンプ回路２０２に出力する。チャージポンプ回路２０２はその加減速信号に応じたアナログ信号を出力する。
【００９６】
また、差分検出回路１１２は前記差分をデジタル信号生成回路１１３にも入力する。デジタル信号生成回路１１３は上述した第１の実施の形態と同様に、速度差分用テーブルを参照しデジタル信号を出力する。D/A変換回路１１４はそのデジタル信号をアナログ信号に変換する。D/A変換回路１１４及びチャージポンプ回路２０２からそれぞれ出力されるアナログ信号はアナログセレクタ２０１に入力される。アナログセレクタ２０１における、D/A変換回路１１４、チャージポンプ回路２０２から出力されるアナログ信号の入力選択（信号切り替え）は、システム制御回路１１０が制御する。
【００９７】
即ち、システム制御回路１１０の制御に基づき、DCブラシレスモータ１１７の立ち上げ、立ち下げ、位相合わせなどの短時間での回転速度変更を要する場合には、D/A変換回路１１４のアナログ信号を選択し、DCブラシレスモータ１１７が定常回転速度で駆動中の場合には、チャージポンプ回路２０２のアナログ信号を選択するようアナログセレクタ２０１を切り替える。
【００９８】
また、アナログセレクタ２０１による信号切替時に、アナログセレクタ２０１に入力される２つのアナログ信号値に違いがあると、DCブラシレスモータ１１７の回転速度が急激に変化し、振動してしまうことになる。これを防止するために、チャージポンプ回路２０２から出力されるアナログ信号をA/D変換回路２０４でA/D変換したデジタル信号と、デジタル信号生成回路１１３から出力されるデジタル信号とを比較回路２０５により比較し、両信号に所定量以上の差がある場合には、システム制御回路１１０が切り替えを指示してもアナログセレクタ２０１で信号切り替えを行わないように比較回路２０５によりアナログセレクタ２０１を制御する。
【００９９】
また、上記のようにシステム制御回路１１０が切り替えを指示した際に、前記両信号に所定量以上の差がある場合には、比較回路２０５から加減速信号生成回路２０３及びデジタル信号生成回路１１３に指示を出すことで、速やかに前記両信号に差がなくなるように制御する。この際、デジタル信号生成回路１１３は出力が切替前の値から連続的に変化するように制御される。デジタル信号生成回路１１３には、第１の実施の形態で説明したように、BDセンサ１０５及びITOPセンサ３６の各出力信号から生成したref_BD信号とBD信号の位相差信号もref_BD生成・位相差分検出回路１２０から入力されている。アナログセレクタ２０１以降の動作は第１の実施の形態と同様である。
【０１００】
以上説明したように、本実施の形態によれば、DCブラシレスモータ１１７の動作状況に応じてD/A変換回路１１４とチャージポンプ回路２０２を使い分けるため、即ち、DCブラシレスモータ１１７の立ち上げ、立ち下げ、位相合わせなどの短時間での回転速度変更を要する場合はD/A変換回路１１４を使用し、DCブラシレスモータ１１７を画像形成を行う定常回転速度で駆動中の場合はチャージポンプ回路２０２を使用するため、DCブラシレスモータ１１７の変速時の応答性向上と画像形成時の回転安定性を実現することが可能となる。
【０１０１】
［第３の実施の形態］
図１０は、本発明の第３の実施の形態に係る画像形成装置の露光装置８のレーザスキャナモータに用いるDCブラシレスモータ及び制御系の構成を示すブロック図である。
【０１０２】
図１０において、DCブラシレスモータ１１７の制御系は、ITOPセンサ３６、BDセンサ１０５、システム制御回路１１０、目標回転速度設定回路１１１、差分検出回路１１２（差分検出手段）、デジタルPWM回路２５０（駆動制御手段）、駆動回路１１６、回転速度検出回路１１８、アンプ１１９、ref_BD生成・位相差分検出回路１２０を備えている。
【０１０３】
本実施の形態は、上述した第１の実施の形態に対して、デジタル信号生成回路１１３、D/A変換回路１１４、パルス幅変調回路１１５を削除し、デジタルPWM回路２５０を追加した点において相違する。本実施の形態のその他の要素は、上述した第１の実施の形態（図１）の対応するものと同一なので、説明を省略する。
【０１０４】
上述した第１及び第２の実施の形態は、いずれもパルス幅変調回路１１５に入力するアナログ信号を制御するものであった。これに対し、本実施の形態では、アナログ信号によるPWM信号の生成を行わず、デジタルPWM回路２５０によりデジタル的に直接PWM信号を生成するものである。
【０１０５】
差分検出回路１１２からは、DCブラシレスモータ１１７の目標回転速度と現在の回転速度との差分に相当する回転速度差分検出出力信号（図１１参照）を出力する。ref_BD生成・位相差分検出回路１２０からは、ref_BD信号とBD信号の位相差に相当する位相差分検出出力信号（図１１参照）を出力する。差分検出回路１１２及びref_BD生成・位相差分検出回路１２０の出力は、共にデジタルPWM回路２５０に入力される。
【０１０６】
デジタルPWM回路２５０は、回転速度差分検出出力信号及び位相差分検出出力信号から、それに対応したデューティを有するPWM信号（パルス波形）を出力し、次段の駆動回路１１６の駆動パワーを定める。即ち、デジタルPWM回路２５０は、DCブラシレスモータ１１７の立ち上げ時に、目標回転速度に対し検出回転速度が低い場合は、駆動回路１１６によるDCブラシレスモータ１１７に対する駆動力が高くなるようにデューティを高くしたPWM信号を生成し、DCブラシレスモータ１１７の立ち下げ時に、目標回転速度に対し検出回転速度が高い場合は、駆動回路１１６によるDCブラシレスモータ１１７に対する駆動力が低くなるようにデューティを低くしたPWM信号を生成する。
【０１０７】
図１１は、デジタルPWM回路２５０の詳細構成を示すブロック図である。
【０１０８】
図１１において、デジタルPWM回路２５０は、クロック発生部３００、カウンタ３０１、テーブル選択部３０２、テーブル選択部３１３、テーブル３０３、テーブル３１３、比較器３０４、比較器３０５、比較器３０６、比較器３０７、JKフリップフロップ３０８、JKフリップフロップ（以下JK-FFと略称）３０９、セレクタ３１０を備えている。
【０１０９】
上記のテーブル選択部３０２、テーブル３０３、比較器３０４、JK-FF３０８が、DCブラシレスモータ１１７の目標回転速度と現在回転速度の速度合わせを行う速度合わせ回路を構成し、上記のテーブル選択部３１２、テーブル３１３、比較器３０７、JK-FF３０９が、ref_BD信号とBD信号の位相合わせを行う位相合わせ回路を構成し、クロック発生部３００、カウンタ３０１、比較器３０５、比較器３０６、セレクタ３１０が、速度合わせ回路及び位相合わせ回路で共通に使用する回路である。
【０１１０】
クロック発生部３００は、クロックを発生する。カウンタ３０１は、クロック発生部３００から発生したクロックを計数する。テーブル３０３は、第１の実施の形態と同様の速度差分用の複数のテーブルを有する。テーブル選択部３０２は、DCブラシレスモータ１１７の回転速度差分検出出力信号と現在速度信号が入力されるものであり、テーブル３０３を構成する複数のテーブルからどのテーブルを使用するかを決定する。テーブル３１３は、第１の実施の形態と同様の位相補正用の複数のテーブルを有する。テーブル選択部３１２は、DCブラシレスモータ１１７の位相差分検出出力信号と現在速度信号が入力されるものであり、テーブル３１３を構成する複数のテーブルからどのテーブルを使用するかを決定する。
【０１１１】
比較器３０４は、カウンタ３０１の出力とテーブル３０３の出力を比較する。比較器３０５は、カウンタ３０１の出力とレジスタ値００ｈを比較する。比較器３０６は、カウンタ３０１の出力とレジスタ値ＲＯＴを比較する。比較器３０７は、カウンタ３０１の出力とテーブル３１３の出力を比較する。JK-FF３０８は、比較器３０４及び比較器３０５の出力が入力され、各々の出力の論理関係に基づく信号をセレクタ３１０に出力する。JK-FF３０９は、比較器３０５及び比較器３０７の出力が入力され、各々の出力の論理関係に基づく信号をセレクタ３１０に出力する。セレクタ３１０は、PWM信号を駆動回路１１６に出力する。
【０１１２】
次に、本実施の形態のDCブラシレスモータ１１７の制御について図１０乃至図１２を参照しながら詳細に説明する。
【０１１３】
先ず、差分検出回路１１２から、DCブラシレスモータ１１７の目標回転速度と現在の回転速度の差を示す回転速度差分出力信号が、また、アンプ１１９から、回転速度検出回路１１８により検出したDCブラシレスモータ１１７の現在の速度を示す現在速度信号が、デジタルPWM回路２５０のテーブル選択部３０２にそれぞれ入力される。テーブル選択部３０２により、次段のテーブル３０３が有する複数のテーブルからどのテーブルを使用するかを決定する。テーブル３０３は前記決定されたテーブルを用いて、回転速度差分に対応したデジタル値を比較器３０４に出力する。
【０１１４】
一方、カウンタ３０１はクロック発生部３００で発生したクロックを計数しており、そのカウンタ値を比較器３０４〜３０７に出力する。比較器３０６はカウンタ３０１のカウンタ値とレジスタ値ＲＯＴを比較し、カウンタ値がレジスタ値ＲＯＴと同一になると、クロック１周期分のＨパルスを出力し、カウンタ３０１をリセットする。レジスタ値ＲＯＴはPWM波形の周期を定めるための定数である。
【０１１５】
比較器３０５はカウンタ３０１のカウンタ値と定数００hを比較し、カウンタ値が０になると、ＨパルスをJK-FF３０８、JK-FF３０９に出力する。このとき、JK-FF３０８の出力はＬからＨに変化する。比較器３０４はカウンタ３０１のカウンタ値とテーブル３０３の出力値を比較し、カウンタ値がテーブル３０３の出力値と同じ値になると、ＨパルスをJK-FF３０８に出力する。このとき、JK-FF３０８の出力はＬに変化する。このように動作することで、JK-FF３０８から図１２に示すような波形のPWM信号を出力することができる。
【０１１６】
JK-FF３０８から出力されるPWM信号（速度合わせ回路からのPWM信号）はセレクタ３１０に入力される。また、JK-FF３０９から出力されるPWM信号（位相合わせ回路からのPWM信号）もセレクタ３１０に入力される。セレクタ３１０は、システム制御回路１１０の指示に基づき、Ref_BD信号とBD信号の位相合わせを行う場合のみ、JK-FF３０９からのPWM信号を出力し、それ以外の場合は、JK-FF３０８からのPWM信号を出力する。
【０１１７】
また、システム制御回路１１０は、JK-FF３０８、JK-FF３０９それぞれから出力されるPWM波形のデューティが所定量以上に離れていることを検知した場合、デューティが所定量以上に離れていることに伴うDCブラシレスモータ１１７に対する影響を防止するため、セレクタ３１０の切り替えは行わず、それぞれ、比較器３０４と比較器３０７とに対し、JK-FF３０８、JK-FF３０９それぞれから出力されるPWM波形のデューティが近づくように補正する制御を行う。システム制御回路１１０は、補正終了後にセレクタ３１０を切り替えるように制御する。
【０１１８】
具体的には、速度制御から位相制御へ移行する場合、各テーブルからの出力差をシステム制御回路１１０で監視する。セレクタ３１０を切り替えたいタイミングで前記出力差が大きい（デューティが所定量以上はなれている）場合は、前記出力差に応じた補正量をシステム制御回路１１０が生成し、比較器（位相用）３０７に入力する。このときシステム制御回路１１０から比較器（位相用）３０７に接続されたセレクト信号を切り替えることにより、比較器（位相用）３０７の内部でカウンタ値と比較する値はテーブル３１３からのデータではなくシステム制御回路１１０からのデータとする。上記動作を複数回繰り返すことによりデューティの差は減少する。そして、所定量以下の差になった場合にセレクタ３１０を切り替える。
【０１１９】
以上説明したように、本実施の形態によれば、DCブラシレスモータ１１７を駆動する駆動回路１１６に出力するPWM信号をデジタルPWM回路２５０によりデジタル的に直接生成するため、デジタル信号生成回路、D/A変換回路を設けることが不要となり、DCブラシレスモータ１１７の変速時間の短縮を図ることができると共に、低コスト化を実現することが可能となる。
【０１２０】
［他の実施の形態］
第１乃至第３の実施の形態では、DCブラシレスモータを搭載する装置として画像形成装置を例に挙げたが、画像形成装置に限定されるものではなく、例えばコンピュータ周辺機器や家電製品などDCブラシレスモータを搭載する全ての装置に適用することができる。
【０１２１】
第１の実施の形態では、デジタル信号生成回路１１３が速度差分用テーブルと位相補正用テーブルを備える構成としたが、これに限定されるものではなく、速度差分用テーブルと位相補正用テーブルを記憶するメモリを別個に設ける構成としてもよい。
【０１２２】
第２の実施の形態では、チャージポンプ回路２０２のアナログ出力信号をA/D変換回路２０４でA/D変換したデジタル出力信号と、デジタル信号生成回路１１３のデジタル出力信号とを比較し、両信号に所定量以上の差がある場合に、アナログセレクタ２０１による信号切り替えを行わないようにしたが、これに限定されるものではなく、チャージポンプ回路２０２のアナログ出力信号とD/A変換回路１１４のアナログ出力信号とを比較し、両信号の電位差が所定レベル以上ある場合に、アナログセレクタ２０１による信号切り替えを行わないようにしてもよい。
【０１２３】
また、アナログセレクタ２０１による信号切り替えタイミング時に、チャージポンプ回路２０２のアナログ出力信号とD/A変換回路１１４のアナログ出力信号との電位差が所定レベル以上ある場合、チャージポンプ回路２０２のアナログ出力信号レベルにD/A変換回路１１４のアナログ出力信号レベルを近づけるようにデジタル信号生成回路１１３を制御するようにしてもよい。
【０１２４】
また、アナログセレクタ２０１による信号切り替えタイミング時に、チャージポンプ回路２０２のアナログ出力信号とD/A変換回路１１４のアナログ出力信号との電位差が所定レベル以上ある場合、D/A変換回路１１４のアナログ出力信号レベルにチャージポンプ回路２０２のアナログ出力信号レベルを近づけるように加減速信号生成回路２０３を制御するようにしてもよい。
【０１２５】
また、アナログセレクタ２０１による信号切り替えタイミング時に、チャージポンプ回路２０２のアナログ出力信号とD/A変換回路１１４のアナログ出力信号との電位差が所定レベル以上ある場合、レベル差をなくすように、デジタル信号生成回路１１３及び加減速信号生成回路２０３を制御するようにしてもよい。
【０１２６】
本発明は、上述した実施の形態の機能を実現するソフトウェアのプログラム（図８のフローチャート）をコンピュータ又はＣＰＵに供給し、そのコンピュータ又はＣＰＵが該供給されたプログラムを読出して実行することによって、達成することができる。
【０１２７】
この場合、上記プログラムは、該プログラムを記録した記憶媒体から直接供給されるか、又はインターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることにより供給される。
【０１２８】
上記プログラムの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳ（オペレーティングシステム）に供給されるスクリプトデータ等の形態から成ってもよい。
【０１２９】
また、本発明は、上述した実施の形態の機能を実現するソフトウェアのプログラムを記憶した記憶媒体をコンピュータ又はＣＰＵに供給し、そのコンピュータ又はＣＰＵが記憶媒体に記憶されたプログラムを読出して実行することによっても、達成することができる。
【０１３０】
この場合、格納媒体から読出されたプログラムコード自体が上述した各実施の形態の機能を実現すると共に、そのプログラムコードを記憶した記憶媒体は本発明を構成する。
【０１３１】
プログラムコードを記憶する記憶媒体としては、例えば、ＲＯＭ、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光ディスク（登録商標）、光磁気ディスク、ＣＤ−ＲＯＭ、ＭＯ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、磁気テープ、不揮発性のメモリカード等がある。
【０１３２】
上述した実施の形態の機能は、コンピュータから読出されたプログラムコードを実行することによるばかりでなく、コンピュータ上で稼動するＯＳ等がプログラムコードの指示に基づいて実際の処理の一部又は全部を行うことによっても実現することができる。
【図面の簡単な説明】
【０１３３】
【図１】本発明の第１の実施の形態に係るDCブラシレスモータ及び制御系の構成を示すブロック図である。
【図２】画像形成装置の内部構造を示す構成図である。
【図３】画像形成装置の露光装置の構成を示す概略図である。
【図４】デジタル信号生成回路の速度差分用テーブルをグラフ化した図である。
【図５】パルス幅変調回路のPWM波形生成例を示す図であり、（ａ）は基本三角波を示す図、（ｂ）は出力波形を示す図である。
【図６】BD信号とRef＿BD信号のタイミングを示す図である。
【図７】デジタル信号生成回路の位相補正用テーブルをグラフ化した図である。
【図８】DCブラシレスモータの制御の流れを示すフローチャートである。
【図９】本発明の第２の実施の形態に係るDCブラシレスモータ及び制御系の構成を示すブロック図である。
【図１０】本発明の第３の実施の形態に係るDCブラシレスモータ及び制御系の構成を示すブロック図である。
【図１１】デジタルPWM回路の詳細構成を示すブロック図である。
【図１２】カウンタ値に対するPWM波形を示す図である。
【図１３】従来例に係るDCブラシレスモータ及び制御系の構成を示すブロック図である。
【図１４】他の従来例に係るDCブラシレスモータ及び制御系の構成を示すブロック図である。
【符号の説明】
【０１３４】
３６  ITOPセンサ
１０５  BDセンサ
１１０  システム制御回路
１１１  目標回転速度設定回路
１１２  差分検出回路
１１３  デジタル信号生成回路
１１４  D/A変換回路
１１５  パルス幅変調回路
１１６  駆動回路
１１７  DCブラシレスモータ
１１８  回転速度検出回路
１１９  アンプ
１２０  ref_BD生成・位相差分検出回路
２０１  アナログセレクタ
２０２  チャージポンプ回路
２０３  加減速信号生成回路
２０５  比較回路
２５０  デジタルPWM回路
【図１】
2005160255.tif 000003
【図２】
2005160255.tif 000004
【図３】
2005160255.tif 000005
【図４】
2005160255.tif 000006
【図５】
2005160255.tif 000007
【図６】
2005160255.tif 000008
【図７】
2005160255.tif 000009
【図８】
2005160255.tif 000010
【図９】
2005160255.tif 000011
【図１０】
2005160255.tif 000012
【図１１】
2005160255.tif 000013
【図１２】
2005160255.tif 000014
【図１３】
2005160255.tif 000015
【図１４】
2005160255.tif 000016