(57)【要約】  【課題】  スイッチング特性が良好な、低温で製造可能な有機半導体を活性層に用いるスイッチング素子およびそれを用いたスイッチング素子アレイを提供することである。  【解決手段】  本発明のスイッチング素子は、ソース電極３とドレイン電極２からなる電極対と、ソース電極３とドレイン電極２の間に前記電極対と接触していないゲート電極４を備えたスイッチング素子であって、ゲート電極４の一方の面はソース電極３に、他方の面はドレイン電極２に対向し、ゲート電極４はソース電極３側とドレイン電極２側のそれぞれの面に開口部がひとつずつ形成された複数の貫通孔を有し、ドレイン電極２はゲート電極４に形成された貫通孔の位置と実質的に同じ位置に、少なくともゲート電極４側に開口部が形成された孔を有し、かつゲート電極４の前記貫通孔、ドレイン電極２の前記孔および前記電極対間の空隙に電子輸送性またはホール輸送性の有機電荷輸送性物質５, ５’が少なくとも部分的に充填されていることを特徴とする。  【選択図】  図１
2005079352.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極とドレイン電極からなる電極対と、前記ソース電極と前記ドレイン電極の間に前記電極対と接触していないゲート電極を備えたスイッチング素子であって、前記ゲート電極の一方の面は前記ソース電極に、他方の面は前記ドレイン電極に対向し、前記ゲート電極は前記ソース電極側と前記ドレイン電極側のそれぞれの面に開口部がひとつずつ形成された複数の貫通孔を有し、前記ドレイン電極は前記ゲート電極に形成された前記貫通孔の位置と実質的に同じ位置に、少なくとも前記ゲート電極側に開口部が形成された孔を有し、かつ前記ゲート電極の前記貫通孔、前記ドレイン電極の前記孔および前記電極対間の空隙に電子輸送性またはホール輸送性の有機電荷輸送性物質が少なくとも部分的に充填されていることを特徴とするスイッチング素子。
【請求項２】
請求項１に記載のスイッチング素子において、前記ゲート電極に形成された前記貫通孔および／または前記ドレイン電極に形成された前記孔の孔径が１nm〜10μmであることを特徴とするスイッチング素子。
【請求項３】
請求項１または２に記載のスイッチング素子において、前記ゲート電極は電子輸送性の有機電荷輸送性物質層によって被覆され、前記電子輸送性の有機電荷輸送性物質層と前記ドレイン電極の間、および前記電子輸送性の有機電荷輸送性物質層と前記ソース電極の間にホール輸送性の有機電荷輸送性物質層を有することを特徴とするスイッチング素子。
【請求項４】
ゲート電極とソース電極からなる電極対と、前記ゲート電極と前記ソース電極の間にゲート絶縁層、ドレイン電極および絶縁体層を備えた電界効果型スイッチング素子であって、前記ドレイン電極の一方の面は前記ゲート絶縁層に、他方の面は絶縁体層に接し、前記ドレイン電極は前記ゲート電極側と前記絶縁体層側のそれぞれの面に開口部がひとつずつ形成された複数の貫通孔を有し、前記ドレイン電極の貫通孔およびゲート絶縁層とソース電極の間の空隙に電子輸送性またはホール輸送性の有機電荷輸送性物質が少なくとも部分的に充填されていることを特徴とするスイッチング素子。
【請求項５】
請求項４に記載のスイッチング素子において、前記絶縁体層は前記ドレイン電極に形成された前記貫通孔の位置と実質的に同じ位置に貫通孔を有することを特徴とするスイッチング素子。
【請求項６】
請求項４または５に記載のスイッチング素子において、前記ドレイン電極および／または前記絶縁体層に形成された前記貫通孔の孔径が１nm〜10μmであることを特徴とするスイッチング素子。
【請求項７】
ソース電極とドレイン電極からなる電極対と、前記ソース電極と前記ドレイン電極の間に前記電極対と接触していないゲート電極を備えたスイッチング素子の製造方法であって、前記ゲート電極のソース電極側とドレイン電極側のそれぞれの面に開口部をひとつずつ有する複数の貫通孔を形成する工程、前記ゲート電極の前記貫通孔に電子輸送性またはホール輸送性の有機電荷輸送性物質を少なくとも部分的に充填する工程、および前記電極対間の空隙に電子輸送性またはホール輸送性の有機電荷輸送性物質を少なくとも部分的に充填する工程を有することを特徴とするスイッチング素子の製造方法。
【請求項８】
請求項７に記載のスイッチング素子の製造方法において、前記ドレイン電極の前記ゲート電極に形成された前記貫通孔の位置と実質的に同じ位置に、少なくとも前記ゲート電極側に開口部を有する孔を形成する工程、および前記ドレイン電極の前記孔に電子輸送性またはホール輸送性の有機電荷輸送性物質を少なくとも部分的に充填する工程を有することを特徴とするスイッチング素子の製造方法。
【請求項９】
請求項７または８に記載のスイッチング素子の製造方法において、前記ゲート電極を電子輸送性の有機電荷輸送性物質層によって被覆し、前記電子輸送性の有機電荷輸送性物質層と前記ドレイン電極の間、および前記電子輸送性の有機電荷輸送性物質層と前記ソース電極の間にホール輸送性の有機電荷輸送性物質層を設けることを特徴とするスイッチング素子の製造方法。
【請求項１０】
請求項７〜９のいずれかに記載のスイッチング素子の製造方法において、前記ゲート電極の前記貫通孔および前記ドレイン電極の前記孔を液中超音波処理による薄膜の機械的選択剥離法により形成することを特徴とするスイッチング素子の製造方法。
【請求項１１】
請求項10に記載のスイッチング素子の製造方法において、前記機械的選択剥離法を適用する薄膜積層構造体の最上層に超音波感受層を設けることを特徴とするスイッチング素子の製造方法。
【請求項１２】
請求項11に記載のスイッチング素子の製造方法において、前記超音波感受層が金属からなることを特徴とするスイッチング素子の製造方法。
【請求項１３】
請求項７〜12のいずれかに記載のスイッチング素子の製造方法において、微粒子をシャドーマスクする薄膜形成法により前記貫通孔を形成することを特徴とするスイッチング素子の製造方法。
【請求項１４】
請求項13に記載のスイッチング素子の製造方法において、前記微粒子が有機・無機複合体からなることを特徴とするスイッチング素子の製造方法。
【請求項１５】
請求項１〜６のいずれかに記載のスイッチング素子、または請求項７〜14のいずれかに記載の製造方法によって製造されたスイッチング素子を備えてなることを特徴とする表示装置用スイッチング素子アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフラットパネルディスプレイの駆動用等に用いるスイッチング素子およびスイッチング素子アレイに関する。
【背景技術】
【０００２】
液晶ディスプレイ、ELディスプレイ等の表示装置は、ガラス基板等の基板上にマトリックス状に配列されたスイッチング素子を有し、スイッチング素子として薄膜トランジスタ（TFT）および画素電極を選択駆動することにより、画面上に表示パターンを形成する。例えばアクティブマトリックス型の液晶表示装置は、TFT、画素電極およびこれらに信号を与える配線が形成されたアレイ基板が対向電極を有する対向基板に対向して配置され、これらの基板の間に液晶が封入された構造を有する。
【０００３】
従来こうした表示装置用のスイッチング素子としては、シリコンを活性層とするTFTが用いられてきた。しかし、シリコン薄膜を形成するにはCVD工程が必要であり、製造コスト削減を阻む大きな要因となっている。また、基板としては通常ガラス基板が用いられるが、ガラス基板は一般に衝撃に弱く割れやすい。そこで基板の割れや表示装置の軽量化、フレキシブル化に対応するため、高分子フイルムを基板として用いることが提案されている。
【０００４】
しかし、高分子フイルムはガラス基板と比較するとはるかに耐熱性に劣るため、比較的高温のプロセスを必要とするシリコンTFTを作製するのは難しい。そこで低温かつ安価なプロセスで形成可能な有機半導体を活性層に用いるスイッチング素子の検討が進められている。しかしながら、有機半導体のキャリアの移動度は、アモルファスシリコンと同等か多くはそれ以下であるため、十分なON電流値が得られない。特にELディスプレイ等の電流駆動型の表示装置を駆動するには十分でない。
【０００５】
低い移動度でも比較的良好なON電流値が得られるスイッチング素子として静電誘導型トランジスタ（SIT）がある。SITは通常のTFTが活性層のシート方向に電流を流す横形であるのに対し、膜厚方向に電流を流す縦形のトランジスタである。図23はSITの構造を示す概略断面図である。SITは一般にソース電極３とドレイン電極２からなる一対の平行平板電極間に多数の貫通孔またはスリット（以下「ゲート孔」と記す）が形成されたシート状のゲート電極４が挿入された三極管類似の構造を有する。平行平板電極間およびゲート孔には半導体層５, ５’が充填されている。ゲート電極４に電圧を印加すると、ゲート孔を貫通する半導体層５, ５’中に空乏層が形成され電流を制御できる。
【０００６】
有機半導体を活性層に用いるSITにおいて低駆動電圧やOFF電流値の十分な低減を図るためには、薄い空乏層でも効率良く電流を制御する必要があり、そのためにはゲート孔を小さくする必要がある。すなわち、有機半導体は一般に無機半導体と比較してキャリアの移動度が十分でないため、十分なON電流値を得ようとすればドーパント濃度を高くする必要がある。ドーパント濃度が高いと同じ電圧でも形成される空乏層の空乏長は小さい。このためド一パント濃度にもよるが、有機半導体を活性層に用いるSITの場合ゲート孔の孔径を10μm以下にすることが必要である。
【０００７】
しかしながら、液晶ディスプレイ等のフラットパネルディスプレイを作製する際に通常用いる、比較的低コストで低解像度のリソグラフイー工程により作製しうるゲート孔の径は数μｍ程度以上である。このため10μm以下のゲート孔をリソグラフイー工程で正確に形成しようとするとコスト高になってしまう。また、すでに形成されている有機半導体層の上に従来のレジストポリマーを用いたリソグラフィー工程を用いる場合、レジストや金属膜等の剥離工程によって有機半導体層が劣化してしまうという問題もある。
【０００８】
有機半導体を活性層に用いるSITにおいて、薄く蒸着したアルミニウムの不連続膜をゲート電極として用いることが試みられている（工藤等著, 「シンセティック メタルズ（Synthetic Metals）」, 1999年, 第102巻, p.900−903（非特許文献１））。しかし、形成される多孔質構造のサイズが均一でないため、良好なスイッチング特性を得るのが難しく、さらに蒸着条件によってゲート電極の多孔質構造が大きく変化するため、大面積の基板上に一括して形成することが必要なディスプレイ用のスイッチング素子アレイの場合、各素子の特性を一定に保つことが難しい。
【０００９】
この問題を解決するため、ゲート電極を作製するためのエッチングマスクとしてミクロ相分離構造を有する高分子膜を用いる方法が提案されている（特開2001-189466号（特許文献１））。しかしながら、この方法ではプロセスに適したミクロ相分離構造を有する高分子膜を調製するのは難しく、また工程数も多く安価なプロセスとは言い難い。
【００１０】
さらに、微粒子を蒸着時のシャドーマスクとして用いることにより微細孔を形成した素子が開示されている（村石等著, 「信学技報」, 2002年, 第15巻, p.13−17（非特許文献２））。しかし、ここで開示されている素子構造では十分なON電流値を得ることが困難である。
【００１１】
【特許文献１】特開2001-189466号公報
【非特許文献１】工藤等著, 「シンセティック メタルズ（Synthetic Metals）」, 1999年, 第102巻, p.900−903
【非特許文献２】村石等著, 「信学技報」, 2002年, 第15巻, p.13−17
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述の如く、低温で製造可能な有機半導体を活性層に用いるSITにおいて、駆動電圧およびOFF電流値を低減するために必要なサイズの孔をゲート電極に形成する場合、リソグラフイー工程では有機半導体層の劣化を避け、安価に形成するのは困難であった。また、蒸着法による不連続膜の形成ではゲート電極のゲート孔を均一に形成し、スイッチング特性が均質で耐久性に優れたゲート電極を作製するのは困難であった。
【００１３】
従って本発明の目的は、ゲート電極の耐久性に優れ、スイッチング特性が良好な、低温で製造可能な有機半導体を活性層に用いるSIT型のスイッチング素子およびそれを用いたスイッチング素子アレイを提供することである。
【００１４】
また本発明の目的は、耐久性に優れ、均一でかつ十分に小さいゲート孔が形成されたゲート電極を有し、駆動電圧およびOFF電流値が低く、スイッチング特性が良好な静電誘導型トランジスタ（SIT）型のスイッチング素子の製造方法を提供することである。
【００１５】
さらに本発明の目的は、スイッチング特性が良好で、低温で製造可能な有機半導体を活性層に用いる電界効果型トランジスタ（FET）型のスイッチング素子およびその製造方法を提供することである。
【課題を解決するための手段】
【００１６】
上記課題は下記の(1)〜(15)によって解決された。
(1) ソース電極とドレイン電極からなる電極対と、前記ソース電極と前記ドレイン電極の間に前記電極対と接触していないゲート電極を備えたスイッチング素子であって、前記ゲート電極の一方の面は前記ソース電極に、他方の面は前記ドレイン電極に対向し、前記ゲート電極は前記ソース電極側と前記ドレイン電極側のそれぞれの面に開口部がひとつずつ形成された複数の貫通孔を有し、前記ドレイン電極は前記ゲート電極に形成された前記貫通孔の位置と実質的に同じ位置に、少なくとも前記ゲート電極側に開口部が形成された孔を有し、かつ前記ゲート電極の前記貫通孔、前記ドレイン電極の前記孔および前記電極対間の空隙に電子輸送性またはホール輸送性の有機電荷輸送性物質が少なくとも部分的に充填されていることを特徴とするスイッチング素子。
(2) 前記ゲート電極に形成された前記貫通孔および／または前記ドレイン電極に形成された前記孔の孔径が１nm〜10μmであることを特徴とする(1)に記載のスイッチング素子。
(3) 前記ゲート電極は電子輸送性の有機電荷輸送性物質層によって被覆され、前記電子輸送性の有機電荷輸送性物質層と前記ドレイン電極の間、および前記電子輸送性の有機電荷輸送性物質層と前記ソース電極の間にホール輸送性の有機電荷輸送性物質層を有することを特徴とする(1)または(2)に記載のスイッチング素子。
(4) ゲート電極とソース電極からなる電極対と、前記ゲート電極と前記ソース電極の間にゲート絶縁層、ドレイン電極および絶縁体層を備えた電界効果型スイッチング素子であって、前記ドレイン電極の一方の面は前記ゲート絶縁層に、他方の面は絶縁体層に接し、前記ドレイン電極は前記ゲート電極側と前記絶縁体層側のそれぞれの面に開口部がひとつずつ形成された複数の貫通孔を有し、前記ドレイン電極の貫通孔およびゲート絶縁層とソース電極の間の空隙に電子輸送性またはホール輸送性の有機電荷輸送性物質が少なくとも部分的に充填されていることを特徴とするスイッチング素子。
(5) 前記絶縁体層は前記ドレイン電極に形成された前記貫通孔の位置と実質的に同じ位置に貫通孔を有することを特徴とする(4)に記載のスイッチング素子。
(6) 前記ドレイン電極および／または前記絶縁体層に形成された前記貫通孔の孔径が１nm〜10μmであることを特徴とする(4)または(5)に記載のスイッチング素子。
(7) ソース電極とドレイン電極からなる電極対と、前記ソース電極と前記ドレイン電極の間に前記電極対と接触していないゲート電極を備えたスイッチング素子の製造方法であって、前記ゲート電極のソース電極側とドレイン電極側のそれぞれの面に開口部をひとつずつ有する複数の貫通孔を形成する工程、前記ゲート電極の前記貫通孔に電子輸送性またはホール輸送性の有機電荷輸送性物質を少なくとも部分的に充填する工程、および前記電極対間の空隙に電子輸送性またはホール輸送性の有機電荷輸送性物質を少なくとも部分的に充填する工程を有することを特徴とするスイッチング素子の製造方法。
(8) 前記ドレイン電極の前記ゲート電極に形成された前記貫通孔の位置と実質的に同じ位置に、少なくとも前記ゲート電極側に開口部を有する孔を形成する工程、および前記ドレイン電極の前記孔に電子輸送性またはホール輸送性の有機電荷輸送性物質を少なくとも部分的に充填する工程を有することを特徴とする(7)に記載のスイッチング素子の製造方法。
(9) 前記ゲート電極を電子輸送性の有機電荷輸送性物質層によって被覆し、前記電子輸送性の有機電荷輸送性物質層と前記ドレイン電極の間、および前記電子輸送性の有機電荷輸送性物質層と前記ソース電極の間にホール輸送性の有機電荷輸送性物質層を設けることを特徴とする(7)または(8)に記載のスイッチング素子の製造方法。
(10) 前記ゲート電極の前記貫通孔および前記ドレイン電極の前記孔を液中超音波処理による薄膜の機械的選択剥離法により形成することを特徴とする(7)〜(9)のいずれかに記載のスイッチング素子の製造方法。
(11) 前記機械的選択剥離法を適用する薄膜積層構造体の最上層に超音波感受層を設けることを特徴とする(10)に記載のスイッチング素子の製造方法。
(12) 前記超音波感受層が金属からなることを特徴とする(11)に記載のスイッチング素子の製造方法。
(13) 微粒子をシャドーマスクする薄膜形成法により前記貫通孔を形成することを特徴とする(7)〜(12)のいずれかに記載のスイッチング素子の製造方法。
(14) 前記微粒子が有機・無機複合体からなることを特徴とする(13)に記載のスイッチング素子の製造方法。
(15) (1)〜(6)のいずれかに記載のスイッチング素子、または(7)〜(14)のいずれかに記載の製造方法によって製造されたスイッチング素子を備えてなることを特徴とする表示装置用スイッチング素子アレイ。
【００１７】
本発明のスイッチング素子が有機半導体を活性層に用いるSIT型スイッチング素子の場合、同じ実効チャネル長を有する従来のSIT型スイッチング素子に比べ、ゲート電極／ソース電極間およびゲート電極／ドレイン電極間の距離を大きく取れるため、ゲート電極／ソース電極間およびゲート電極／ドレイン電極間の寄生容量を減らすことができ、動作速度が向上する。さらに、上記の製造方法に従えば、キャリアの注入を行うソース電極の一部がゲート電極の貫通孔の位置でゲート電極に向かって突起状に形成されるため、電界集中によりキャリア注入効率が向上する。上記の効果は、貫通孔が有機半導体層の厚さと同程度以下の場合に顕著となる。スイッチング素子のドレイン電極の孔は貫通している必要はないが、貫通しているのが好ましい。
【００１８】
有機半導体を活性層に用いるSIT型スイッチング素子が、ゲート電極が電子輸送性の有機電荷輸送性物質層で被覆されたSIT型スイッチング素子の場合、ノーマリーオフ型として動作し、素子特性を幅広くチューニングすることができる。
【００１９】
本発明のスイッチング素子が有機半導体を活性層に用いるFET型スイッチング素子の場合、ドレイン電極に複数の極微小な貫通孔が形成されており、さらに、キャリアの注入を行うソース電極の一部が貫通孔の位置でドレイン電極に向かって突起状に形成されている。このため、高い入力抵抗が特徴である絶縁ゲートFET型スイッチング素子では、従来型の薄膜FET型スイッチング素子よりはるかに短いチャネル長を有し、高速に動作する。さらに、チャネル部のキャリア量に加えて突起状のソース電極からのキャリア注入効率もゲート電圧によって変調することができるため、相互コンダクタンスが向上する。
【００２０】
また、有機半導体を活性層に用いる本発明のスイッチング素子の製造方法は、各機能層が積層されかつ貫通孔を共有する構造を形成するため、液中超音波処理による薄膜の機械的選択剥離法を用いるのが好ましい。すなわち、基板上に形成された微細孔のパターンを有する薄膜上に各機能層を積層し、最下層の機能層と基板およびパターン形成された薄膜との密着力の差によって最下層の機能層が基板と接している領域のみを液中超音波照射によって選択的に剥離する。この方法によれば、複数の電極の同位置に同サイズの貫通孔を同時に形成することができる。さらに、薄膜積層構造体の最上層に金属等からなる超音波感受層を設けることにより、剥離の選択性を高めることができる。
【００２１】
さらに、上記のパターン形成を、微粒子をシャドーマスクとする薄膜形成法により行うことができる。すなわち、微粒子を基板上に付着させ、これをシャドーマスクとして蒸着によって薄膜を形成し、その後微粒子を除去することにより極微小な貫通孔を多数有する薄膜を得ることができる。しかも、微粒子の粒径および粒径分布を制御することによって貫通孔のサイズおよびその分布を自在に制御できる。また、微粒子の有機・無機複合化や表面修飾により、基板への微粒子の付着性を制御でき、所望の領域のみ選択的にパターン形成を行うことができる。
【００２２】
上記の製造方法を用いれば、従来から提案されているドレイン電極に貫通孔のないSIT型スイッチング素子を簡便に効率よく製造できることは言うまでもない。上記の製造方法によれば、スイッチング特性が良好な、低温で製造可能な有機半導体を活性層に用いるスイッチング素子を得ることができる。また、このようなスイッチング素子を適用したスイッチング素子アレイは、各種フラットパネルディスプレイ等への幅広い応用が期待され、その工業的価値は著しく大きい。
【発明の効果】
【００２３】
本発明の有機スイッチング素子は、低温で製造可能な有機半導体を活性層に用いるSIT型のスイッチング素子の場合、耐久性に優れ、均一でかつ十分に小さいゲート孔が形成されたゲート電極を用いるので、低コストで良好なスイッチング特性を示す。
【００２４】
また本発明の有機スイッチング素子をスイッチング素子アレイに適用することにより、各種フラットパネルディスプレイ等への幅広い応用が可能であり、その工業的価値は著しく大きい。
【発明を実施するための最良の形態】
【００２５】
[1] 有機スイッチング素子
本発明の有機スイッチング素子は、静電誘導型トランジスタ（SIT）および電界効果型トランジスタ（FET）に関する。以下順を追って説明する。
【００２６】
[A] 静電誘導型トランジスタ（SIT）
(1) SIT(1)
図１は本発明の有機スイッチング素子の一例であるSIT(1)の代表的な素子構造を示す。SIT(1)はソース電極３とドレイン電極２とからなる電極対を備え、電極間にこれら電極対と接触することなく多孔質シート状のゲート電極４が形成されている。ドレイン電極２とゲート電極４は電極面の実質的に同じ位置に貫通孔を有し、これらの貫通孔は共通の貫通孔を形成している。実質的に同じ位置とはスイッチング素子をソース電極側または基板側から垂直に透視したときに貫通孔または孔が同一の軸線上に重なって見える位置を意味する。ソース電極３は貫通孔の位置でゲート電極４に向かって突起する突起状構造を有する。電極間と、ゲート電極４およびドレイン電極２に設けられた貫通孔には有機電荷輸送性物質層５,５’が充填されている。ゲート電極４は有機電荷輸送性物質層５,５’とショットキー接合されている。
【００２７】
(a) 有機電荷輸送性物質層
有機電荷輸送性物質層５,５’は有機のホール輸送性物質または電子輸送性物質により構成され、具体的にはp型またはn型にドーピングされた有機半導体等により構成される。有機半導体としては低分子化合物および高分子化合物が使用可能であり、低分子化合物としてはフタロシアニン系誘導体、ナフタロシアニン系誘導体、アゾ化合物系誘導体、ペリレン系誘導体、インジゴ系誘導体、キナクリドン系誘導体、アントラキノン類等の多環キノン系誘導体、シアニン系誘導体、フラーレン類誘導体、インドール、カルバゾール、オキサゾール、インオキサゾール、チアゾール、イミダゾール、ピラゾール、オキサアジアゾール、ピラゾリン、チアチアゾール、トリアゾール等の含窒素環式化合物誘導体、ヒドラジン誘導体、トリフェニルアミン誘導体、トリフェニルメタン誘導体、スチルベン類、アントラキノンジフェノキノン等のキノン化合物誘導体、アントラセン、ベンタセン、ピレン、フェナントレン、コロネン等の多環芳香族化合物誘導体等を用いることができる。
【００２８】
高分子化合物としては、上記の低分子化合物がポリエチレン鎖、ポリシロキサン鎖、ポリエーテル鎖、ポリエステル鎖、ポリアミド鎖、ポリイミド鎖等の通常の電気的に不活性な高分子鎖の主鎖中に結合したもの、または側鎖としてペンダント状に結合したものを用いることができる。
【００２９】
高分子化合物として共役性高分子化合物を用いるのも好ましい。共役性高分子化合物の好ましい例としては、ポリパラフエニレン等の芳香族系共役性高分子化合物、ポリアセチレン等の脂肪族系共役性高分子化合物、ポリピロール、ポリチオフェン等の複素環式共役性高分子化合物、ポリアニリン類、ポリフェニレンサルファイド等の含へテロ原子共役性高分子化合物、ポリ（フェニレンビニレン）、ポリ（アリーレンビニレン）、ポリ（チエニレンビニレン）等の上記共役性高分子化合物の構成単位が交互に結合した構造を有する複合型共役系高分子化合物等の炭素系共役性高分子化合物が挙げられる。さらに、ポリシラン類、ジシラニレンアリレンポリマー類、（ジシラニレン）エテニレンポリマー類、（ジシラニレン）エチニレンポリマー類等のジシラニレン−炭素系共役性ポリマー構造等のオリゴシラン類と炭素系共役性構造が交互に連鎖した高分子化合物等を用いるのも好ましい。
【００３０】
高分子化合物としては、上記の化合物以外にもリン系、窒素系等の無機元素からなる高分子化合物、フタロシアナートポリシロキサン等の高分子鎖に芳香族系配位子が配位した高分子化合物、ペリレンテトラカルボン酸等のペリレン類を熱処理して縮環させたラダー状の高分子化合物、ポリアクリロニトリル等のシアノ基を有するポリエチレン誘導体を熱処理して得られるラダー型高分子化合物、ペロブスカイト類に有機化合物がインターカレートした複合材料等を用いることができる。有機電荷輸送性物質層５と５’を構成する材料は同じでも異なっていてもよい。
【００３１】
(b) 基板
基板1は表面が平滑なものであれば材質は特に限定されず、ガラス、シリコン等の無機材料、ポリマーフィルム等の有機材料等を用いることができる。有機材料を基板として用いる場合には、平滑性、防湿、防酸素等の特性を付与するため金属酸化物薄膜等を表面にコートしてもよい。
【００３２】
(c) 電極
ソース電極３およびドレイン電極２は十分な導電性を有すれば材質は特に限定されず、金、銀、銅、白金、ニッケル、タングステン、アルミニウム、これらの合金等の金属類、ITO、フッ素ドープされた酸化第二スズ、酸化バナジウム等の金属酸化物類、グラファイト、n型またはp型にドーピングされたダイヤモンド、シリコンや化合物半導体類、ポリアニリン類、ポリチオフェン類、ポリピロール類等の共役性高分子化合物を含む有機導電材料等を用いることができる。
【００３３】
ソース電極３およびドレイン電極２の厚さは特に限定されない。通常５〜2000 nmであり、好ましくは10〜500 nm、より好ましくは20〜200 nmである。ソース−ドレイン間に流れる電流量を大きくするため、通常ソース電極３およびドレイン電極２は有機電荷輸送性物質層５,５’とオーミック接合しているのが好ましい。ゲート電極４およびドレイン電極２はシート状に形成されていればよく、形状は平面状でも、曲面状でも、円筒状でもよい。
【００３４】
ゲート電極４の厚さは特に限定されない。通常５〜500 nmであり、好ましくは10〜100 nm、より好ましくは20〜50 nmである。厚すぎるとソース電極３とドレイン電極２の間隔が拡大し素子の内部抵抗が上昇してしまう。薄すぎると均一な連続膜を形成するのが困難になる上、ゲート電極４のシート抵抗が増大し素子の電圧一電流特性が悪化する。またOFF電流値も増大する。
【００３５】
ゲート電極４の一方の面はソース電極３に、他方の面はドレイン電極２に対面しており、それぞれの面に開口部を１つずつ有する複数の貫通孔が形成されている。ドレイン電極２の一方の面はゲート電極４に、他方の面は基板１に対面しており、それぞれの面に開口部を１つずつ有する複数の貫通孔が形成されている。ドレイン電極２の貫通孔はゲート電極４の貫通孔と実質的に同じ位置に存在する。
【００３６】
ドレイン電極２およびゲート電極４の開口部の平均半径は２つの半導体層５,５’の厚さの合計と同じであるのが好ましい。それぞれの開口部の孔径は１nm〜10μmであるのが好ましく、10 nm〜500 nmであるのがより好ましく、20 nm〜400 nmであるのが更に好ましい。開口部が大きすぎるとOFF電流値が増大し、駆動電圧が上昇してしまう。逆に小さすぎると素子がONにならない。また、開口部の開口率（開口部の総面積×100／貫通孔が形成されている領域の総面積）は10〜90％が好ましく、20〜80％がより好ましい。開口率が小さすぎると素子の内部抵抗が増大し、逆に開口率が大きすぎるとゲート電極のシート抵抗が増大する。
【００３７】
図２は本発明の有機スイッチング素子に用いるゲート電極を示す部分平面図である。ゲート電極４は複数の貫通孔により形成された開口部10を有する。ドレイン電極３も図２に示すゲート電極４と同様の形状を有する。
【００３８】
一般にSITにおいては、開口部がゲート電極全体にわたって均一に配置されている方がゲート電極面内の電位分布が均質になり易く、電界集中等による素子破壊等が起きにくい。またゲート電圧の変化に応じてソース・ドレイン間に流れる電流値も急峻に変化させることができる。しかし、スイッチング素子をアレイ化して、ディスプレイ用のスイッチング素子アレイとして用いる場合には、このような開口部の均一な配列は適当ではない。一般にスイッチング素子をアレイ化する場合、各スイッチング素子間に特性のばらつきが生じやすい。そのためソース・ドレイン間の電流値が特定のゲート電圧においてあまり急峻に変化すると、同じ電圧が印加されても各素子のソース・ドレイン間に流れる電流値が大きく異なってしまい、表示画面の均質性を保つことが難しくなってしまう。
【００３９】
これを防止するためには、ゲート電圧に対するソース・ドレイン間電流の応答性をある程度落す方がむしろ好ましい。開口部の孔径に分布を持たせるとゲート電極面内の電圧の掛かり方が不均一になるため、応答性が低下する。ただし、あまり不規則にしてしまうと応答性が必要以上に低下してしまう上、電界集中による素子破壊等も起こりやすくなる。開口部の孔径の分布は、CV値で0.1％〜20％の範囲が好ましい。
【００４０】
開口部の半径が特に0.5〜１μｍ程度の場合、開口部がゲート電極全面にわたって一様なパターンであると可視光との干渉等が起こりやすい。このような開口部を有するスイッチング素子のアレイをディスプレイに用いると、ゲート電極が表示面から透けて見える場合には表示面に干渉縞、モアレ模様等が生じやすく画質の低下を招きやすい。本発明のスイッチング素子は、ゲート電極の開口部の配列が適度な不規則性を有しているため、こうした干渉縞やモアレ模様の発生を抑制できる。
【００４１】
SIT(1)においては、ゲート電極４は有機電荷輸送性物質層５,５’とショットキー接合される。有機電荷輸送性物質層５,５’がp型半導体の場合、ゲート電極４の材質としては仕事関数の小さな物質が好ましく、好ましい例としてはアルミニウム、アルミニウム合金等が挙げられる。有機電荷輸送性物質層５,５’がｎ型半導体の場合、ゲート電極４の材質としては仕事関数の大きな物質が好ましく、好ましい例としては金、白金、ITO、フッ素ドープされた酸化スズ等が挙げられる。
【００４２】
(2) SIT(2)
図３は本発明の有機スイッチング素子の別の例であるSIT(2)の代表的な素子構造を示す。SIT(2)はソース電極３とドレイン電極２とからなる電極対を備え、電極間にこれら電極対と接触することなく多孔質シート状のゲート電極４が形成されている。ドレイン電極２とゲート電極４の間には、ドレイン電極２側からホール輸送性有機電荷輸送性物質層（p型半導体層）６および電子輸送性有機電荷輸送性物質層（n型半導体層）７が順次充填、積層されており、かつドレイン電極２、p型半導体層６、n型半導体層７およびゲート電極４と、ソース電極３の間にはゲート電極側から電子輸送性有機電荷輸送性物質層（n型半導体層）７’およびホール輸送性有機電荷輸送性物質層（p型半導体層）６’が順次充填、積層されている。さらに、ドレイン電極２、p型半導体層６、n型半導体層７およびゲート電極４はn型半導体層７’により被覆され、p型半導体層６’とは直接接触しない。さらに、ドレイン電極２、p型半導体層６、n型半導体層７およびゲート電極４は実質的に同じ位置に貫通孔を有し、これらの貫通孔は共通の貫通孔を形成している。p型半導体層６’およびソース電極３は貫通孔の位置でドレイン電極２に向かって突起する突起状構造を有する。
【００４３】
ホール輸送性有機電荷輸送性物質層６,６’および電子輸送性有機電荷輸送性物質層７,７’としては、SIT(1)の有機電荷輸送性物質層５,５’と同様の材料を用いることができる。ホール輸送性有機電荷輸送性物質層６と６’、および電子輸送性有機電荷輸送性物質層７と７’の構成材料はそれぞれ同じでも異なっていてもよい。ソース電極３およびドレイン電極２の材質、形状および厚さはSIT(1)と同様でよい。ゲート電極４の形状、厚さ、ゲート電極からドレイン電極にかけて形成される貫通孔およびその開口部の構造はSIT(1)と同様でよい。
【００４４】
(3) SIT(1)’およびSIT(2)’
図５は本発明のスイッチング素子の製造方法により作製されたスイッチング素子の一例であるドレイン電極に貫通孔のないSIT(1)’の代表的な素子構造を示す。後述の製造方法を用いることにより、従来から提案されているドレイン電極に貫通孔のないSIT型スイッチング素子を容易に効率よく製造できる。すなわち、SIT(1)’のゲート電極の貫通孔は後述の液中超音波処理による薄膜の機械的選択剥離法を用いて形成される。SIT(1)’は、ドレイン電極２に貫通孔がないこと以外はSIT(1)と同様の構造を有し、素子を構成するのに用いる材料もSIT(1)と同様である。
【００４５】
図６は本発明のスイッチング素子の製造方法により作製されたスイッチング素子の別の例であるドレイン電極に貫通孔のないSIT(2)’の代表的な素子構造を示す。SIT(2)’のゲート電極の貫通孔は、SIT(1)’と同様に後述の液中超音波処理による薄膜の機械的選択剥離法を用いて形成される。SIT(2)’は、ドレイン電極２およびホール輸送性有機電荷輸送性物質層６に貫通孔がないこと以外はSIT(2)と同様の構造を有し、素子を構成するのに用いる材料もSIT(2)と同様である。
【００４６】
SIT(1)およびSIT(2)の有機スイッチング素子は、SIT(1)’およびSIT(2)’の有機スイッチング素子に比べ、キャリヤの流れがゲート電極に集中するため、ON／OFF比が良好である。
【００４７】
[B] 電界効果型トランジスタ（FET）
図４は本発明の有機スイッチング素子のさらに別の例であるFETの代表的な素子構造を示す。FETはソース電極３とゲート電極４とからなる電極対を備え、電極間にこれらの電極対と接触することなく多孔質シート状のドレイン電極２が挿入されている。ドレイン電極２の一方の面はゲート電極上に設けられたゲート絶縁層８と接しており、他方の面は絶縁体層９と接している。絶縁体層９はドレイン電極２に形成された貫通孔と実質的に同じ位置に貫通孔を有し、これらの貫通孔は共通の貫通孔を形成している。ソース電極３とゲート絶縁層８の間および絶縁体層９とドレイン電極２に設けられた貫通孔には有機電荷輸送性物質層５が充填されている。ソース電極３は貫通孔の位置でゲート電極４へ向かって突起する突起状構造を有する。
【００４８】
有機電荷輸送性物質層５としては、SIT(1)と同様の物質を用いることができる。ソース電極３、ドレイン電極２およびゲート電極４の材質は、十分な導電性を有すれば材質は特に限定されず、金、銀、鋼、白金、ニッケル、タングステン、アルミニウム、これらの合金等の金属類、ITO、フッ素ドープされた酸化スズ、酸化バナジウム等の金属酸化物類、グラファイト、n型またはp型にドーピングされたダイヤモンド、シリコンや化合物半導体類、ポリアニリン類、ポリチオフェン類、ポリピロール類等の共役性高分子化合物を含む有機導電材料等を用いることができる。
【００４９】
ソース電極３およびドレイン電極２の形状、厚さ、貫通孔のサイズおよび配置等はSIT(1)と同様であってよい。ゲート電極４の形状は特に限定されず、シート状、メッシュ状、多孔質状、線状、ドット状、櫛状等であってよいが、図４に示すようにシート状の平板電極であるのが好ましい。
【００５０】
ゲート絶縁層８はゲート電極４とドレイン電極２および有機電荷輸送性物質層５を絶縁するために設置される。その材質は絶縁性のものであれば特に限定されず、ポリイミド類等の有機高分子膜、ケイ素酸化物、アルミナ、酸化タンタル等の金属酸化物等が好ましい。ゲート絶縁層８が金属酸化膜の場合、多孔質化したゲート電極表面に酸化膜を新たに成膜してもよいし、ゲート電極をアルミニウム、タンタル等で形成し、ゲート電極表面を酸化して表面酸化層を形成してもよい。ゲート絶縁層８は駆動電圧を低減するため誘電率が高い方がより好ましい。
【００５１】
ゲート絶縁層８の膜厚は特には限定されないが、10〜100 nmが好ましく、20〜50 nmがより好ましい。薄すぎると十分な絶縁機能を具備するのが難しく、厚すぎると駆動電圧が大きくなる等の問題が生ずる。
【００５２】
絶縁体層９はスイッチング素子の寄生容量を低減するため、低誘電率の絶縁性物質を用いるのが好ましい。絶縁性物質としては、ポリイミド類等の高分子材料やSiO2等の無機材料が挙げられる。なかでもポリイミド類や、ナノメートルオーダーの空孔を有するポリイミド、SiO2等の多孔質膜等が好ましい。
【００５３】
[2] 有機スイッチング素子の製造方法
本発明の有機スイッチング素子の製造方法は、ドレイン電極、ゲート電極およびこれらの電極の上下に設けられた絶縁体層、半導体層等の機能性薄膜が有する共通の貫通孔の形成方法に特徴を有する。
【００５４】
有機スイッチング素子が有する貫通孔の形成方法は、主に二つの工程からなる。第一の工程は、複数の貫通孔によるパターン形成された薄膜を基板上に形成する工程である。例えば基板上に付着させた微粒子をシャドーマスクとして用い、微粒子の上から蒸着等の手段により薄膜を形成した後、微粒子を除去することによってパターン形成された薄膜を形成する。第二の工程は、第一の工程で形成したパターン形成薄膜と共通の貫通孔を有する機能層を複数層積層する工程である。例えばパターン形成した薄膜上に蒸着等の手段により機能層を複数層積層し、液中超音波処理を行うことによりパターン形成薄膜の貫通孔領域を選択的に剥離、除去し、共通の貫通孔を有する積層薄膜構造を形成する。以下工程ごとにさらに詳細に説明する。
【００５５】
(1) 第一の工程
第一の工程は、複数の貫通孔を有するパターン形成された薄膜を基板上に形成する工程である。本工程は、例えばスパッタリング法、蒸着法、めっき法、塗布法等の薄膜パターンニング方法を用いることができ、これらの方法は薄膜形成を行う材料の性質等によって適宜選択することができる。
【００５６】
特に好ましいパターン形成法は、微粒子を蒸着時のシャドーマスクとして用いる方法である。従来の、ゲート電極蒸着時にスリット状の蒸着マスクからの「にじみ」等を利用してキャリアチャネルとなるゲート電極ギャップを作製する方法では、横方向に制御して作製できるゲート電極構造が10μｍオーダーとなる。これでは、素子面積に占めるゲート電極で遮蔽された領域の割合が大きくなり素子の有効面積が十分でなく、ギャップ幅が大きくなりギャップ中央部のコンダクタンスがゲート電圧で変調されない領域が生じ、電流のオン／オフ比が小さくなってしまう等の問題が生じやすい。そこで、微粒子を基板に分散して付着させ蒸着マスクとすることにより微細孔を多数有する薄膜を形成し、ナノスケールのSITを多数並列に作製する。具体的には図７に示すように、基板１の上に微粒子分散溶液を塗布して微粒子11を付着させ、その上から薄膜12を真空蒸着した後に、微粒子11を適当な溶媒中で超音波により除去する。
【００５７】
ここで用いる微粒子は、ポリスチレン等のポリマー微粒子またはシリカ等の無機微粒子のいずれでもよく、また無機微粒子表面をポリマーでコートした有機・無機複合微粒子でも良い。付着強度は微粒子の形状および表面処理法によって変化するため、制御性良く分散付着し、かつ液中超音波処理によって完全に除去可能な付着強度を得るには適当な形状を有し、かつ適当な表面処理が施された微粒子を用いる。微粒子の形状は球状、楕円球状、多面体等が好ましく、球状がより好ましい。また、微粒子のサイズによって薄膜に形成される微細孔のサイズが決定されるので、素子の設計に適したサイズの単分散粒子または目的とするサイズ分布を有する粒子を選択する。
【００５８】
微粒子を基板に付着させる方法は、微粒子の分散液を基板表面に均一に塗布できる方法であれば特に限定されず、バーコート法、スキージ塗布法、スピンコート法、インクジェット法、スプレー法等を用いることができる。中でも比較的小面積に均一に処理を行うのであればスピンコート法が好ましく、大面積に均一に処理を行うのであればスプレー法が好ましい。
【００５９】
分散液は、処理プロセス中微粒子を安定して分散させることができる溶媒を用い、塗布方法に応じて適切な濃度に調整する。例えば、スピンコート法によって塗布する場合は0.001〜30質量％、好ましくは0.01〜10質量％の範囲で分散液の微粒子濃度を調節する。分散液の濃度と塗布量で、付着粒子の密度を制御し、結果として薄膜に形成される微細孔の開口率および開口分布を制御する。微粒子の分散性を良くするため適当な界面活性剤を添加してもよい。
【００６０】
基板表面の親疎水性、電荷、凹凸等は微粒子の付着力に大きく影響を与えるので、これらを制御する必要がある。ただし、有機膜上に微粒子を付着させる場合は、有機膜の機能を損なわないように、コアシェル化、化学修飾、プラズマ処理等の粒子の表面処理や界面活性剤の添加によって付着力を制御するのが好ましい。
【００６１】
(2) 第二の工程
第二の工程は、第一の工程で形成したパターン形成薄膜と共通の貫通孔を有する機能層を複数層積層する工程である。具体的には、図８に示すように、パターン形成薄膜13上に蒸着等の薄膜形成手段によって機能性膜14, 15を複数層積層し、液中超音波処理によりパターン形成薄膜の貫通孔領域を選択的に剥離、除去する。薄膜形成法としては、真空蒸着法、スパッタ法、スプレー法等の各種方法が適用可能であり、これらの方法は使用する材料に応じて適宜選択することができる。
【００６２】
積層する膜の厚さは、素子動作のための設計的観点と機械的選択剥離のための感度や選択比によって材料ごとに最適値を選択する。有機膜を剥離する場合は、剥離能を高めるためにその上に超音波感受層として金属膜または金属酸化物膜を形成するのが好ましい。これらの超音波感受層は、ゲート電極を兼ねることができる。
【００６３】
液中超音波処理に用いる溶媒としては、微粒子を分散させることができ、かつ素子に形成する有機膜や金属膜の機能を損なわない溶媒を選択する。例えば、形成する膜が有機溶媒に溶解しにくい材料で微粒子が親水性であれば、親水性の有機溶媒を用いる。剥離能および選択性を高めるため、必要に応じて洗浄液の温度や超音波の強度および周波数を選択する。超音波の周波数としては100 Hz〜100 MHzが好ましく、１kHz〜10 MHzがより好ましい。広範囲にわたる複数の周波数の超音波を同時に照射したり、順次周波数を切り替えて照射したりするのも効果的である。
【００６４】
以上の第一および第二の工程によって、微小貫通孔を多数有する薄膜積層構造体を形成することができる。さらに上記剥離方法を用いたスイッチング素子の製造方法について説明する。なお、以下に示す工程では基板側をドレイン電極としているが、逆に基板側がソース電極となっていても勿論構わない。
【００６５】
[A] SIT(1)の製造方法
工程(1)  ドレイン電極の形成
図９はSIT(1)の製造方法の概略を示す。以下の方法により基板１上にドレイン電極２を形成し、必要に応じてドレイン電極２に配線パターンをパターニングする。まず、基板１上にスピンコーティング法、ディッピング法、インクジェット等による塗布法等によって微粒子を付着させる。必要に応じて加熱処理等を施し、微粒子を基板１上に固定する。この微粒子をシャドーマスクとしてドレイン電極２を蒸着し、微粒子を除去して貫通孔を形成する。ドレイン電極２を形成するこの工程は上記の第一の工程に相当する。ドレイン電極２は、例えばITO膜等をスパッタリング法によって形成したり、Pt、Au、Pd、Ag、Cu、Ni、Co、In、W等の金属膜を蒸着法、スパッタリング法、めっき等によって形成する。またポリアニリン、ポリピロール、ポリチオフェン等の導電性高分子膜を、塗布、電界重合法等によって形成してもよい。
【００６６】
工程(2)  ゲート電極の形成
ドレイン電極２上にCVD、蒸着、塗布、めっき、LPD法等によって有機電荷輸送性物質層５を形成する。このときドレイン電極２の貫通孔内部にも有機電荷輸送性物質層５を充填する。次に、有機電荷輸送性物質層５上にゲート電極４を形成する。有機電荷輸送性物質としてp型の有機共役性高分子材料等を用いる場合は、ゲート電極４としてアルミニウム等の仕事関数の小さな金属膜を蒸着法等によって形成するのが好ましい。併せて必要に応じてゲート電極４を所望の配線パターンにパターンニングする。パターンニング後、液中超音波処理によってドレイン電極２の貫通孔部分を除去し、有機電荷輸送性物質層５およびゲート電極４に貫通孔を形成する。この工程は上記の第二の工程に相当する。
【００６７】
工程(3)  有機電荷輸送性物質層の形成
CVD、蒸着、塗布、めっき、LPD法等によって有機電荷輸送性物質層５’を形成する。このとき貫通孔内部にも有機電荷輸送性物質層５’を充填する。
【００６８】
工程(4)  ソース電極の形成
有機電荷輸送性物質層５’の上にスパッタリング法、蒸着法、めっき、LPD法等により、好ましくは有機電荷輸送性物質層５’へのダメージが少ない蒸着法によりソース電極３を形成する。併せて必要に応じてソース電極３を所望の配線パターンにパターニングしてスイッチング素子を完成する。
【００６９】
[B] SIT(2)の製造方法
図10はSIT(2)の製造方法の概略を示す。SIT(2)の工程(1)は上記SIT(1)の工程(1)と同じである。
【００７０】
工程(2)  ゲート電極の形成
ドレイン電極２上にCVD、蒸着、塗布、めっき、LPD法等により、p型有機電荷輸送性物質層６を形成する。このときドレイン電極２の貫通孔内部にもp型有機電荷輸送性物質層６を充填する。次に、p型有機電荷輸送性物質層６上にCVD、蒸着、塗布、めっき、LPD法等により、好ましくは有機電荷輸送性物質層へのダメージが少ない蒸着法によりn型有機電荷輸送性物質層７を形成する。さらにn型有機電荷輸送性物質層７上にゲート電極４を形成する。この場合、金、白金、ITO、フッ素ドープされた酸化スズ等の仕事関数の大きな物質からなる薄膜を蒸着法等によって形成する。併せて必要に応じてゲート電極４を所望の配線パターンにパターンニングする。パターンニング後、液中超音波処理によってドレイン電極２の貫通孔部分を除去し、有機電荷輸送性物質層６,７およびゲート電極４に貫通孔を形成する。この工程は上記の第二の工程に相当する。
【００７１】
工程(3)  n型有機電荷輸送性物質層の形成
CVD、蒸着、塗布、めっき、LPD法等によって、n型有機電荷輸送性物質層７’を形成する。このとき貫通孔内部にもn型有機電荷輸送性物質層７’を充填する。
【００７２】
工程(4)  p型有機電荷輸送性物質層の形成
CVD、蒸着、塗布、めっき、LPD法等によりn型有機電荷輸送性物質層７’上にp型有機電荷輸送性物質層６’を形成する。
【００７３】
工程(5)  ソース電極の形成
p型有機電荷輸送性物質層６’の上にスパッタリング法、蒸着法、めっき、LPD法等により、好ましくは有機電荷輸送性物質層へのダメージが少ない蒸着法によりソース電極３を形成する。併せて必要に応じてソース電極３を所望の配線パターンにパターニングしてスイッチング素子を完成する。
【００７４】
[C] FETの製造方法
工程(1)  ゲート電極の形成
図11はFETの製造方法の概略を示す。基板１上にゲート電極４を形成し、必要に応じてゲート電極４に配線パターンをパターニングする。ゲート電極４は、例えばITO膜等をスパッタリング法によって形成したり、Pt、Au、Pd、Ag、Cu、Ni、Co、In、W等の金属膜を蒸着法、スパッタリング法、めっき等によって形成する。またポリアニリン、ポリピロール、ポリチオフェン等の導電性高分子膜を、塗布、電界重合法等によって形成してもよい。
【００７５】
工程(2)  ゲート絶縁層の形成
ゲート電極４上にゲート絶縁層８を形成する。例えば、SiO2膜等をスパッタリング法、CVD法、LPD法等により形成したり、ポリイミド膜を塗布法、蒸着法、電着法等によって形成する。あるいは単に加熱処理等によりゲート電極表面に表面酸化層を形成し、ゲート絶縁層８としてもよい。
【００７６】
工程(3)  ドレイン電極の形成
ゲート絶縁層８上に上記SIT(1)の製造方法の工程(1)と同様の方法でドレイン電極２を形成する。
【００７７】
工程(4)  絶縁体層の形成
ドレイン電極２上に上記FETの製造方法の工程(2)と同様にして絶縁体薄膜９を形成する。この絶縁体薄膜９に貫通孔を設ける方法は上記SIT(1)の製造方法の工程(2)と同様である。工程(5)〜(6)は、SIT(1)の製造方法の工程(3)〜(4)と同様である。
【００７８】
[D] SIT(1)’の製造方法
工程(1)  ドレイン電極の形成
図12はSIT(1)’の製造方法の概略を示す。基板１上にドレイン電極２を形成し、上記SIT(1)の製造方法の工程(1)と同様にして必要に応じてドレイン電極２に配線パターンをパターンニングする。
【００７９】
工程(2)  ゲート電極の形成
ドレイン電極２上に塗布法（スプレー法等）等によって離形剤を付着させる。離形剤は、液中超音波処理による薄膜剥離を行う際に、剥離部位の選択性を発現させるために用いる。従って、離形剤の付着面積を小さくし、均一に付着させるのが好ましい。離形剤はドレイン電極２と有機電荷輸送性物質層５との密着力を小さくできるものなら特に限定されず、オイル、シリコーン、フッ素系界面活性剤等を用いることができる。離形剤を付着させたドレイン電極上に、CVD、蒸着、塗布、めっき、LPD法等によって有機電荷輸送性物質層５を形成する。次に、有機電荷輸送性物質層５上にゲート電極４を形成する。有機電荷輸送性物質層５としてp型の有機共役性高分子材料等を用いる場合、ゲート電極４としてアルミニウム等の仕事関数の小さな金属膜を蒸着法等によって形成する。併せて必要に応じてゲート電極４を所望の配線パターンにパターンニングする。パターンニング後、液中超音波処理によって離形剤付着部分を除去し、有機電荷輸送性物質層５およびゲート電極４に貫通孔を形成する。この工程は上記の第二の工程に相当する。工程(3)〜(4)は、SIT(1)の製造方法の工程(3)〜(4)と同様である。
【００８０】
[E] SIT(2)’の製造方法
工程(1)  ドレイン電極の形成
図13は工程(1)はSIT(2)’の製造方法の概略を示す。工程(1)は上記SIT(1)’の製造方法の工程(1)と同様である。
【００８１】
工程(2)  ゲート電極の形成
ドレイン電極２上に、CVD、蒸着、塗布、めっき、LPD法等によってｐ型の有機電荷輸送性物質層６を形成する。次に、p型有機電荷輸送性物質層６上に離形剤を付着させる。付着方法、離形剤の材料等は、SIT(1)’の製造方法の工程(2)と同様である。離形剤を付着させたp型有機電荷輸送性物質層６上にCVD、蒸着、塗布、めっき、LPD法等により、好ましくは電荷輸送性物質層へのダメージが少ない蒸着法によりn型有機電荷輸送性物質層７を形成する。さらにn型有機電荷輸送性物質層７上にゲート電極４を形成する。この場合、金、白金、ITO、フッ素ドープされた酸化スズ等の仕事関数の大きな物質の薄膜を蒸着法等によって形成する。併せて必要に応じてゲート電極４を所望の配線パターンにパターンニングする。パターンニング後、液中超音波処理によって離形剤付着部分を除去し、n型有機電荷輸送性物質層７およびゲート電極４に貫通孔を形成する。この工程は上記の第二の工程に相当する。工程(3)〜工程(5)は、SIT(2)の製造方法の工程(3)〜(5)と同様である。
【００８２】
[3] スイッチング素子アレイ
上述のスイッチング素子をマトリックス状に配置し、液晶ディスプレイ、電気泳動ディスプレイ、エレクトロクロミック（EC）ディスプレイ、ELディスプレイ等の表示装置駆動用のスイッチング素子アレイを構成することができる。スイッチング素子の配置、使用する配線等は公知であってよい。図14はECディスプレイを駆動するためのスイッチング素子アレイの一例を示す配線図であり、図15はその素子配置である。
【００８３】
図14において、走査線18と信号線19とが格子状に配線されており、それぞれにスイッチング素子16が接続されている。さらにそれぞれのスイッチング素子にはEC素子17が接続されている。図15において、走査線18と信号線19とが格子状に配線されており、走査線18上にスイッチング素子16が配置されており、スイッチング素子16の上方にEC素子17が配置されている。
【００８４】
このようなECディスプレイ等の電流駆動型の表示素子を駆動するスイッチング素子アレイの場合、図15の配置図とは異なり、スイッチング素子を表示素子の背後に積層する配置も好ましい。このようなスイッチング素子アレイは、通常のフォトリソグラフイー工程と、前述した貫通孔の形成工程を適宜組み合わせることによって製造可能である。
【００８５】
本発明によるスイッチング素子は、ディスプレイの表示素子を駆動するスイッチング素子として有用である。本発明のスイッチング素子を用いるディスプレイの例としては、液晶ディスプレイ、ELディスプレイ、PDLCディスプレイ、電気泳動ディスプレイ等が挙げられる。また本発明のスイッチング素子は、ICタグ、RFタグ、ICカード、メモリ、各種センサー（ガスセンサー、pHセンサー等）等の各種の電子デバイスに用いることができる。
【実施例】
【００８６】
本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定されるものではない。
【００８７】
実施例１
(1) SIT(1)型スイッチング素子の製造
図９に示す工程に従ってSIT(1)型スイッチング素子を作製した。まずガラスの表面に酸化シリコンによるアンダーコート膜を設けた基板上に、粒径130 nmのポリスチレンラテックス分散液をスピンコートにより塗布し、乾燥後ドレイン電極として金およびアンダーコート層としてクロムをそれぞれ真空蒸着法により計40 nmの膜厚で製膜した。その際、あらかじめ所望のパターンを形成した蒸着マスクを用いるマスク蒸着法によってドレイン電極のパターンを形成した。その後メタノール中で超音波照射してポリスチレンラテックスを除去し、基板１上に多孔質化したドレイン電極（金薄膜）２を作製した（工程(1)）。得られた多孔質膜を原子間力顕微鏡（AFM）で観察したところ、孔径が約130 nmの空隙が多数形成されているのを確認した。
【００８８】
次いでこのドレイン電極２上のトランジスタ部にマスク蒸着法を用いて銅フタロシアニンを膜厚80 nmで製膜し、有機電荷輸送性物質層５を形成した。さらにこの有機電荷輸送性層の上に、ドレイン電極２とほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により膜厚25 nmのアルミニウム膜を製膜し、ゲート電極前駆体膜とした。これをメタノール中で超音波照射し、有機電荷輸送性物質層５が基板1に直接接している部分、すなわちドレイン電極の貫通孔部分の銅フタロシアニン膜およびアルミニウム膜を選択的に除去し、ゲート電極４を含む多孔質化した積層膜を形成した（工程(2)）。
【００８９】
ゲート電極４上に上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により銅フタロシアニンを膜厚160 nmで製膜し、有機電荷輸送性物質層５’を形成した（工程３）。有機電荷輸送性物質層５’の上に所望のパターンを形成した蒸着マスクを用い、マスク蒸着法により金を膜厚30 nmで製膜し、ソース電極３とした（工程(4)）。さらに、素子全体に保護膜としてPMMA溶液をバーコーターを用いて塗布し、SIT(1)型スイッチング素子を作製した。
【００９０】
得られたスイッチング素子の特性を調べたところ、ソース電極およびドレイン電極間に２V印加した際の電流密度が0.1 A／cm2、ソース電極およびドレイン電極間電流のON／0FF比（ION／Ｉ0FF）が104以上であり、EC素子等の駆動用として良好な特性が得られた。
【００９１】
実施例２
SIT(2)型スイッチング素子の製造方法
図10に示す工程に従ってSIT(2)型スイッチング素子を作製した。まず、ガラスの表面に酸化シリコンによるアンダーコート膜を設けた基板１上に、粒径150 nmのポリスチレンラテックス分散液をスピンコートにより塗布し、乾燥後さらにドレイン電極として金およびアンダーコート層としてクロムをそれぞれ真空蒸着法により計40 nmの膜厚で製膜した。その際、あらかじめ所望のパターンを形成した蒸着マスクを用い、マスク蒸着法によってドレイン電極２のパターンを形成した。その後メタノール中で超音波照射してポリスチレンラテックスを除去し、基板１上に多孔質化したドレイン電極（金薄膜）２を作製した（工程(1)）。多孔質膜を原子間力顕微鏡（AFM）で観察したところ、孔径が約150 nmの空隙が多数形成されているのを確認した。
【００９２】
次いでドレイン電極２上のトランジスタ部にドレイン電極２とほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により銅フタロシアニンを膜厚80 nmで製膜し、p型有機電荷輸送性物質層６を形成した。さらにN, N’-ビス（パーフルオロプロピルメチル）-ナフタレンテトラカルボキシリックジイミド（NTCDI）を上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により膜厚20 nmで製膜し、n型有機電荷輸送性物質層７を形成した。
【００９３】
さらにn型有機電荷輸送性物質層７の上に上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により膜厚25 nmのアルミニウム膜を製膜し、ゲート電極前駆体膜とした。これをメタノール中で超音波照射し、p型有機電荷輸送性物質層６が基板に直接接している部分、すなわちドレイン電極の貫通孔部分の銅フタロシアニン膜、NTCDI膜およびアルミニウム膜を選択的に除去し、ゲート電極４を含む多孔質化した積層膜を形成した（工程(2)）。
【００９４】
ゲート電極上に上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法によりNTCDIを膜厚20 nmで製膜し、n型有機電荷輸送性物質層７’を形成した（工程３）。さらに、上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により銅フタロシアニンを膜厚140 nmで製膜し、p型有機電荷輸送性物質層６’を形成した（工程(4)）。
【００９５】
ｐ型有機電荷輸送性物質層６’の上に所望のパターンを形成した蒸着マスクを用い、マスク蒸着法により金を30 nmの膜厚で製膜し、ソース電極３を形成した（工程(5)）。さらに、素子全体に保護膜としてPMMA溶液をバーコーターを用いて塗布し、SIT(2)型スイッチング素子を作製した。
【００９６】
得られたスイッチング素子の特性を調べたところ、ソース電極およびドレイン電極間に５V印加した際の電流密度が0.1A／cm2、ソース電極およびドレイン電極間電流のON／0FF比（ION／I0FF）が105以上であり、EC素子等の駆動用として良好な特性が得られた。
【００９７】
実施例３
FET型スイッチング素子の製造
図11に示す工程に従ってFET型スイッチング素子を作製した。まず、ガラスの表面に酸化シリコンによるアンダーコート膜を設けた基板1上に、アルミニウムをスパッタ法により膜厚100 nmで製膜した。次いでフォトリソグラフィー工程およびウェットエッチング工程により所望の形状にパターンニングし、ゲート電極４を形成した（工程(1)）。次いで酸化シリコンをスパッタ法により膜厚50 nmで製膜し、ゲート絶縁層８を形成した（工程(2)）。
【００９８】
ゲート絶縁層８上に、粒径200 nmのポリスチレンラテックス分散液をスピンコートにより塗布し、乾燥後ドレイン電極として金およびアンダーコート層としてクロムをそれぞれ真空蒸着法により計40 nmの膜厚で製膜した。その後メタノール中で超音波照射してポリスチレンラテックスを除去し、多孔質化したドレイン電極（金薄膜）２を得た。得られた多孔質膜を原子間力顕微鏡（AFM）で観察したところ、孔径が約200 nmの空隙が多数形成されているのを確認した。次いでフオトリソグラフイー工程およびウェットエッチング工程により所望の形状にパターニングしてドレイン電極２を形成した（工程(3)）。
【００９９】
次いでドレイン電極２上のトランジスタ部にマスク蒸着法によりアラキン酸を膜厚40 nmで製膜し、絶縁体層９を形成した。これをメタノール中で超音波照射し、絶縁体層９がゲート絶縁層８に直接接している部分、すなわちドレイン電極２の貫通孔部分のアラキン酸膜を選択的に除去して、ドレイン電極２を含む多孔質化した積層膜を形成した（工程(4)）。
【０１００】
絶縁体層９上のトランジスタ部にマスク蒸着法により昇華精製したペンタセンを膜厚40 nmで製膜し、有機電荷輸送性物質層５を形成した（工程(5)）。有機電荷輸送性物質層５上に所望のパターンを形成した蒸着マスクを用い、マスク蒸着法により金を膜厚50 nmで製膜し、ソース電極３を形成した（工程(6)）。さらに、素子全体に保護膜としてPMMA溶液をバーコーターを用いて塗布し、FET型スイッチング素子を作製した。
【０１０１】
得られたスイッチング素子の特性を調べたところ、ソース電極およびドレイン電極間に10 V印加した際の電流密度が0.8A／cm2、ソース電極およびドレイン電極間電流のON／0FF比（ION／Ｉ0FF）が106以上であり、EC素子等の駆動用として良好な特性が得られた。
【０１０２】
実施例４
SIT(1)’型スイッチング素子の製造
図12に示す工程に従ってSIT(1)’型スイッチング素子を作製した。まず、ガラスの表面に酸化シリコンによるアンダーコート膜を設けた基板１上に、ドレイン電極として金およびアンダーコート層としてクロムをそれぞれ真空蒸着法により計40 nmの膜厚で製膜した。その際、あらかじめ所望のパターンを形成した蒸着マスクを用い、マスク蒸着法によってドレイン電極２のパターンを形成した（工程(1)）。
【０１０３】
ドレイン電極２上に、スプレー法によってシリコンオイルを付着させた後、このドレイン電極上のトランジスタ部にマスク蒸着法を用いて銅フタロシアニンを膜厚80 nmで製膜し、有機電荷輸送性物質層５を形成した。
【０１０４】
さらに有機電荷輸送性物質層５上に上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により膜厚25 nmのアルミニウム膜を製膜し、ゲート電極前駆体膜とした。これをメタノール中で超音波照射し、有機電荷輸送性物質層５がドレイン電極２上に付着したシリコンオイルに直接接している部分の銅フタロシアニン膜およびアルミニウム膜を選択的に除去して、ゲート電極４を含む多孔質化した積層膜を形成した（工程(2)）。
【０１０５】
ゲート電極４上に上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により上層銅フタロシアニンを膜厚160 nmで製膜し、有機電荷輸送性物質層５’を形成した（工程(3)）。有機電荷輸送性物質層５’上に所望のパターンを形成した蒸着マスクを用い、マスク蒸着法により金を膜厚30 nmで製膜し、ソース電極３を形成した（工程(4)）。さらに、素子全体に保護膜としてPMMA溶液をバーコーターを用いて塗布し、SIT(1)’型スイッチング素子を作製した。
【０１０６】
得られたスイッチング素子の特性は、ソース電極およびドレイン電極間に２V印加した際の電流密度が0.1A／cm2、ソース電極およびドレイン電極間電流のON／0FF比（ION／Ｉ0FF）が103であった。
【０１０７】
実施例５
SIT(2)’型スイッチング素子の製造方法
図13に示す工程に従ってSIT(2)’型スイッチング素子を作製した。まず、ガラスの表面に酸化シリコンによるアンダーコート膜を設けた基板１上に、ドレイン電極として金およびアンダーコート層としてクロムをそれぞれ真空蒸着法により計40 nmの膜厚で製膜した。その際、あらかじめ所望のパターンを形成した蒸着マスクを用い、マスク蒸着法によってドレイン電極２のパターンを形成した（工程(1)）。
【０１０８】
次いでドレイン電極２上のトランジスタ部にマスク蒸着法を用いて銅フタロシアニンを膜厚80 nmで製膜し、p型有機電荷輸送性物質層６を形成した。次に、p型有機電荷輸送性物質層６上に、スプレー法によってシリコンオイルを付着させた。さらにN, N'-ビス（パーフルオロプロピルメチル）-ナフタレンテトラカルボキシリックジイミド（NTCDI）を
上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により膜厚20 nmで製膜してn型有機電荷輸送性物質層７を形成した。
【０１０９】
さらにn型有機電荷輸送性物質層７の上に上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により膜厚25 nmのアルミニウム膜を製膜してゲート電極前駆体膜とした。これをメタノール中で超音波照射し、n型有機電荷輸送性物質層７がp型有機電荷輸送性物質層上に付着したシリコンオイルに直接接している部分のNTCDI膜およびアルミニウム膜を選択的に除去して、ゲート電極４を含む多孔質化した積層膜を形成した（工程(2)）。
【０１１０】
ゲート電極４上に上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法によりNTCDIを膜厚20 nmで製膜してn型有機電荷輸送性物質層７’を形成した（工程(3)）。さらに、マスク蒸着法を用いて銅フタロシアニンを膜厚140 nmで製膜してp型有機電荷輸送性物質層６’を形成した（工程(4)）。
【０１１１】
p型有機電荷輸送性物質層６’上に所望のパターンを形成した蒸着マスクを用い、マスク蒸着法により金を膜厚30 nmで製膜し、ソース電極３を形成した（工程(5)）。さらに、素子全体に保護膜としてPMMA溶液をバーコーターを用いて塗布し、SIT(2)’型スイッチング素子を作製した。
【０１１２】
得られたスイッチング素子の特性は、ソース電極およびドレイン電極間に５V印加した際の電流密度＝0.1A／cm2、ソース電極およびドレイン電極間電流のON／0FF比（ION／I0FF）＝104であった。
【０１１３】
実施例６
スイッチング素子アレイの製造方法
以下の方法により図14および図15に示すスイッチング素子アレイを作製した。本実施例のスイッチング素子アレイの製造工程を図16〜図22に示す。
【０１１４】
ガラスの表面に酸化シリコンによるアンダーコート膜20を設けた基板上に金を全面に蒸着した後、フォトリソグラフィー工程によりパターニングして、走査線の配線パターン21を形成した（図16）。
【０１１５】
感光性ポリイミド22を塗布した後、走査線上にオフセットされた開口部23を形成した（図17）。次いで粒径80 nmのポリスチレンラテックス分散液をスピンコートにより塗布、乾燥し、さらに金およびアンダーコート層としてクロムをマスク蒸着法により40 nmの膜厚で開口部23に製膜した。その後メタノール中で超音波照射してポリスチレンラテックスを除去し、多孔質化した金薄膜からなるドレイン電極を形成した。次いで銅フタロシアニンを蒸着法により80 nmの膜厚で全面に製膜した。
【０１１６】
続いてアルミニウムを全面に蒸着し、ゲート電極前駆体膜24を形成した。これをメタノール中で超音波照射し、有機電荷輸送性物質層が金に直接接していない部分、すなわちドレイン電極の貫通孔部分およびポリイミド上の銅フタロシアニン膜およびアルミニウム膜を選択的に除去し、ゲート電極25を含む多孔質化した積層膜を形成した（図18）。次いで、マスク蒸着により信号線26を形成した（図19）。
【０１１７】
続いて銅フタロシアニンをマスク蒸着法により160 nmの膜厚で製膜し、スイッチング素子16の有機電荷輸送性物質層27を形成した（図20）。次に金をマスク蒸着することにより、ソース電極および表示画素電極28を形成した（図21）。さらに感光性ポリイミド29を全面塗布した後、表示画素電極の開口部30を形成した（図22）。
【０１１８】
得られたスイッチング素子アレイはECやEL等の電流型表示装置を駆動するのに十分なスイッチング特性を示した。
【０１１９】
国等の委託研究の成果に係る特許出願（平成15年度新エネルギー・産業技術総合開発機構（ナノテクノロジープログラム「機能性カプセル活用フルカラーリライタブルペーパープロジェクト」）に関する委託研究、産業活力再生特別措置法第30条の適用を受けるもの）
【図面の簡単な説明】
【０１２０】
【図１】本発明のスイッチング素子の一例であるSIT(1)の素子構造を示す概略部分断面図である。
【図２】本発明のスイッチング素子に用いるゲート電極の一例を示す部分平面図である。
【図３】本発明のスイッチング素子の別の例であるSIT(2)の素子構造を示す概略部分断面図である。
【図４】本発明のスイッチング素子のさらに別の例であるFETの素子構造を示す概略部分断面図である。
【図５】本発明のスイッチング素子の製造方法により作製されたスイッチング素子の一例であるSIT(1)’の素子構造を示す概略部分断面図である。
【図６】本発明のスイッチング素子の製造方法により作製されたスイッチング素子の別の例であるSIT(2)’の素子構造を示す概略部分断面図である。
【図７】微粒子を蒸着時のシャドーマスクとして微細孔を有する薄膜を形成する方法を示す概略部分断面図である。
【図８】液中超音波処理による機械的選択剥離法を示す概略部分断面図である。
【図９】本発明のスイッチング素子の製造方法の一例であるSIT(1)の製造方法を示す概略部分断面図である。
【図１０】本発明のスイッチング素子の製造方法の別の例であるSIT(2)の製造方法を示す概略部分断面図である。
【図１１】本発明のスイッチング素子の製造方法のさらに別の例であるFETの製造方法を示す概略部分断面図である。
【図１２】本発明のスイッチング素子の製造方法のさらに別の例であるSIT(1)’の製造方法を示す概略部分断面図である。
【図１３】本発明のスイッチング素子の製造方法のさらに別の例であるSIT(2)’の製造方法を示す概略部分断面図である。
【図１４】ECディスプレイを駆動するための本発明のスイッチング素子アレイの一例を示す配線図である。
【図１５】ECディスプレイを駆動するための本発明のスイッチング素子アレイの一例を示す素子配置図である。
【図１６】実施例６のスイッチング素子アレイの製造工程（フォトリソグラフィー工程）を示す概略図である。
【図１７】実施例６のスイッチング素子アレイの製造工程（開口部23の形成工程）を示す概略図である。
【図１８】実施例６のスイッチング素子アレイの製造工程（薄膜の選択剥離工程）を示す概略図である。
【図１９】実施例６のスイッチング素子アレイの製造工程（信号線26の形成工程）を示す概略図である。
【図２０】実施例６のスイッチング素子アレイの製造工程（有機電荷輸送性物質層27の形成工程）を示す概略図である。
【図２１】実施例６のスイッチング素子アレイの製造工程（ソース電極および表示画素電極の形成工程）を示す概略図である。
【図２２】実施例６のスイッチング素子アレイの製造工程（開口部30の形成工程）を示す概略図である。
【図２３】従来のSITの構造を示す概略部分断面図である。
【符号の説明】
【０１２１】
１・・・基板
２・・・ドレイン電極
３・・・ソース電極
４・・・ゲート電極
５，５’・・・有機電荷輸送性物質層（半導体層）
６，６’・・・p型（又はホール輸送性）有機電荷輸送性物質層（p型半導体層）
７，７’・・・n型（又は電子輸送性）有機電荷輸送性物質層（n型半導体層）
８・・・ゲート絶縁層
９・・・絶縁体層
10・・・ゲート電極の開口部
11・・・微粒子
12・・・蒸着膜
13・・・パターン形成薄膜
14・・・機能性薄膜(1)
15・・・機能性薄膜(2)
16・・・スイッチング素子
17・・・EC素子
18・・・走査線
19・・・信号線
20・・・アンダーコート膜
21・・・走査線配線パターン
22・・・ポリイミド膜
23・・・開口部
24・・・ゲート電極前駆体膜
25・・・ゲート電極
26・・・信号線パターン
27・・・電荷輸送性物質層
28・・・ソース電極および表示画素電極
29・・・ポリイミド膜
30・・・表示画素電極の開口部
【図１】
2005079352.tif 000003
【図２】
2005079352.tif 000004
【図３】
2005079352.tif 000005
【図４】
2005079352.tif 000006
【図５】
2005079352.tif 000007
【図６】
2005079352.tif 000008
【図７】
2005079352.tif 000009
【図８】
2005079352.tif 000010
【図９】
2005079352.tif 000011
【図１０】
2005079352.tif 000012
【図１１】
2005079352.tif 000013
【図１２】
2005079352.tif 000014
【図１３】
2005079352.tif 000015
【図１４】
2005079352.tif 000016
【図１５】
2005079352.tif 000017
【図１６】
2005079352.tif 000018
【図１７】
2005079352.tif 000019
【図１８】
2005079352.tif 000020
【図１９】
2005079352.tif 000021
【図２０】
2005079352.tif 000022
【図２１】
2005079352.tif 000023
【図２２】
2005079352.tif 000024
【図２３】
2005079352.tif 000025