(57)【要約】【課題】  ＯＬＥＤディスプレー等の表示素子に用いる透明導電膜として好適な低抵抗でかつ表面平坦性に優れた透明導電膜およびその製造方法を提供する。【解決手段】  Ｉｎ、ＳｎおよびＯを含むスパッタリングターゲットを用い、不活性ガスと酸素との混合ガスをスパッタリングガスとしてスパッタリングを行って、基板上にＩｎ、ＳｎおよびＯを含む薄膜を形成するに際して、基板上に、第一層を最適酸素分圧よりも高い酸素分圧で形成した後、この第一層の上に、第二層を最適酸素分圧で形成することにより、表面粗さＲａが０．５〜２．０ｎｍ、最大高さＲｙが８〜２０ｎｍ、抵抗率が１００〜２５０μΩｃｍの透明導電膜を得る。【選択図】    選択図なし【特許請求の範囲】
【請求項１】
Ｉｎ、ＳｎおよびＯを含むスパッタリングターゲットを用い、不活性ガスと酸素との混合ガスをスパッタリングガスとしてスパッタリング法により基板上に形成されたＩｎ、ＳｎおよびＯを含む多結晶透明導電膜であって、前記基板上に最適酸素分圧よりも高い酸素分圧により形成された膜厚が１０〜２０ｎｍの第一層と、該第一層上に最適酸素分圧により形成された第二層とからなり、表面粗さＲａが０．５〜２．０ｎｍ、最大高さＲｙが８〜２０ｎｍであり、かつ抵抗率が１００〜２５０μΩｃｍである透明導電膜。
【請求項２】
Ｉｎ、ＳｎおよびＯを含むスパッタリングターゲットを用い、不活性ガスと酸素との混合ガスをスパッタリングガスとしてスパッタリングを行うことにより、基板上にＩｎ、ＳｎおよびＯを含む薄膜を形成する多結晶透明導電膜の製造方法において、前記基板上に厚さ１０〜２０ｎｍの第一層を、最適酸素分圧よりも１．５〜３．５％高い酸素分圧で形成した後、該第一層の上に、第二層を最適酸素分圧で形成することを特徴とする透明導電膜の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、透明導電膜およびその製造方法に関し、特にＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｅｄ  Ｄｉｏｄｅ）ディスプレーに好適な透明導電膜および該透明導電膜の製造方法に関する。
【背景技術】
【０００２】
近年、表示機器の技術レベルが高まるなかで、自発光のため視認性に優れ、薄型、軽量、高速応答、高視野角、高コントラストといった特徴を有しているＯＬＥＤディスプレーの実用化が進んでいる。ＯＬＥＤ素子構造は、図１に示すようにガラス基板１上に、透明電極２、ホール輸送層３、発光層４、電子輸送層５、金属陰極６が順次積層された構造となっている。パネル構造は、帯状の直交させた透明電極と背面電極からなるＸ−Ｙのマトリクス構造のもの（パッシブタイプ）と薄膜トランジスタ（ＴＦＴ）を用いた構造のもの（アクティブタイプ）に大別されるが、いずれの場合も高精細化や高速応答化に対応するために透明電極２に低抵抗率が要求され、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）薄膜が使用されている。
【０００３】
ＩＴＯ薄膜の製造方法としては、大面積化が容易でかつ高性能の膜が得られるスパッタリング法が主流となっている。ＩＴＯ薄膜形成用スパッタリングターゲットとしては金属インジウムと金属スズの合金からなるターゲット、或いは酸化インジウムと酸化スズの複合酸化物（ＩＴＯ）ターゲットが用いられている。このうち、得られる膜の抵抗値および透過率の経時変化が少なく、成膜条件のコントロールが容易であるという理由から主としてＩＴＯターゲットが使用されている。
【０００４】
従来、ＯＬＥＤ等の表示素子に用いるに十分に低抵抗なＩＴＯ薄膜を得るには、薄膜を結晶化する必要があった。しかし、結晶性のＩＴＯ薄膜の表面には突起が形成され、その様なＩＴＯ薄膜をＯＬＥＤディスプレーに用いた場合、ダークスポット不良による寿命の低下という問題を引き起こしている。ダークスポット不良とは、ＯＬＥＤ素子を長時間発光させた場合に、非発光点（黒点）が現れ、表示品質を劣化させるものである。ダークスポット不良原因の一つとして、前記突起があげられている。この突起部分で電流が集中し素子が破壊され、ダークスポットが形成される。そのため、ＩＴＯ薄膜をＯＬＥＤディスプレーに用いる場合、ＳｎＯ２量を１０重量％（ＳｎＯ２／（Ｉｎ２Ｏ３＋ＳｎＯ２）の重量比）含む一般的なＩＴＯターゲットを用いてスパッタリング成膜して結晶性膜を得た後、当該膜を研磨して平坦化して使用している。しかし、ＩＴＯ薄膜形成後に研磨を行うことは、工程が増加し、コストアップとなるため、研磨工程を行わずとも平坦な膜が得られる方法の開発が望まれていた。
【０００５】
このような問題を解決する手段として、ＩＴＯに第３元素を添加したり、酸化インジウムにＳｎ以外の元素を添加して薄膜表面の平坦性を向上させようとする試みがなされてきた。例えば、ＩＴＯに第３元素を添加する方法として、Ｇａを添加するもの（例えば特許文献１参照）、Ｙを添加するもの（例えば特許文献２参照）、Ａｌを添加するもの（例えば特許文献３参照）、Ｚｎを添加するもの（例えば特許文献４参照）、Ｍｇを添加するもの（例えば特許文献５参照）、Ｇｅを添加するもの（例えば特許文献６参照）等をあげることができる。また、酸化インジウムのドーパントとしてＳｎ以外の元素であるＧｅを添加したもの（例えば特許文献７参照）等もあげられる。しかし上記方法はいずれもインジウム、スズ以外の元素を使用しているためデバイス（ＴＦＴ素子等）中へ異種元素が拡散することによる悪影響が懸念された。また添加した元素によってはＩＴＯ薄膜をアルカリ性溶液で処理する際に、薄膜が剥がれるという問題があった。更に、上記方法の第３元素添加により薄膜の平坦性を向上させた場合、添加した元素に電気伝導性を妨げる働きがあるため、ＩＴＯ薄膜自体が十分に低抵抗とならず、更に薄膜の平坦性も十分ではなかった。
【０００６】
他にも透明導電膜の表面平滑性を向上したものとして、酸化インジウムにドーパントとして亜鉛のみを用いる非晶質膜も提案されている（例えば特許文献８参照）。当該膜では、表面粗さが１０ｎｍ以下で、なおかつ抵抗率が２００μΩｃｍ以下が達成されている。しかし達成し得る表面粗さは５ｎｍ程度までであったため表示素子に用いるにはまだ不十分であり、更に膜質が非晶質であったために耐アルカリ性が弱く、透明電極の微細加工の条件範囲が狭いという問題があった。
【０００７】
成膜方法からのアプローチとして、イオンプレーティング法によりＩＴＯ膜を平坦化する方法（例えば特許文献９参照）や真空蒸着法により平坦化する方法（例えば特許文献１０参照）が提案されている。しかし、イオンプレーティング法や真空蒸着法では、大面積への均一成膜の点でスパッタ法に劣るという問題点があった。
【０００８】
また、高分子フィルム上に酸素含有率が異なる２層のＩＴＯ膜を形成することにより、膜の剥離防止や耐久性を向上させることが可能となることが提案されている（例えば特許文献１１参照）。しかし、この特許文献１１にはＩＴＯ薄膜の表面平坦化に関しては何ら記載されていない。
【０００９】
【特許文献１】特開２０００−１２９４３２号公報
【００１０】
【特許文献２】特開２０００−１６９２１９号公報
【特許文献３】特開２０００−１６９２２０号公報
【特許文献４】特開２０００−１８５９６８号公報
【特許文献５】特開２００１−１５１５７２号公報
【特許文献６】特開２００１−３０７５５３号公報
【特許文献７】特開２００２−０５０２３１号公報
【特許文献８】特開平０９−０９２０３７号公報
【特許文献９】特開２００２−４７５５９号公報
【特許文献１０】特開平１０−３３０９１６号公報
【特許文献１１】特開２００３−１５１３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
以上説明した様に、従来、ＯＬＥＤディスプレーに用いるために、十分に平坦でかつ低抵抗な透明導電膜を研磨なしに得ることは困難であった。本発明は、ＯＬＥＤディスプレー等の表示素子に用いる透明導電膜として好適な、低抵抗でかつ表面平坦性に優れた結晶性の透明導電膜およびその製造方法を提供するものである。
【課題を解決するための手段】
【００１２】
本発明者らは、ＩＴＯ薄膜表面に形成される突起の形成メカニズムの検討を行い、突起はガラス基板上に形成されるＩｎの液滴を核としたＶＬＳ（Ｖａｐｏｒ  Ｌｉｑｕｉｄ  Ｓｏｌｉｄ）モデルにより形成されるとの結論を得た。また、このＩｎの液滴はガラス基板表面近傍でのみ形成され、ＩＴＯ膜の膜厚が１０ｎｍ以上に達すると形成されないとの新規知見を得た。そして、ＩＴＯ膜の平坦化には、基板上のＩｎを速やかに酸化させると良いとの方向性を得るに至った。この知見を元に成膜初期における基板上でのＩｎの酸化方法について鋭意検討を重ね、特に成膜時の酸素分圧に注目をして実験を行った。その結果、ガラス基板上に最適酸素分圧よりも多量の酸素を導入して形成された第一層と、第一層上に最適酸素分圧により形成された第二層とからなる二層構造にすることで薄膜表面の平坦性を著しく改善できることを見出した。また、このような膜が、Ｉｎ、ＳｎおよびＯを含むスパッタリングターゲットを用いて不活性ガスと酸素を導入してスパッタリング法により透明導電膜を作製する方法において、膜の作製途中に酸素分圧比を減らすことで製造できることを見出し本発明を完成させるに至ったものである。
【００１３】
以下本発明を詳細に説明する。
【００１４】
本発明は基板上に形成された結晶性のＩｎ、ＳｎおよびＯを含む透明導電膜において、異なる酸素分圧下で形成された第一層と第二層の二種類の薄膜を積層した二層構造を有する透明導電膜であり、第二層より第一層の薄膜形成時の酸素分圧が高い透明導電膜である。なお、本発明の第一層とは、基板側に堆積した層であり、第二層とは、第一層上に堆積した層である。
【００１５】
すなわち、本発明の透明導電膜は、Ｉｎ、ＳｎおよびＯを含むスパッタリングターゲットを用い、不活性ガスと酸素との混合ガスをスパッタリングガスとしてスパッタリング法により基板上に形成されたＩｎ、ＳｎおよびＯを含む多結晶透明導電膜であって、前記基板上に最適酸素分圧よりも高い酸素分圧により形成された膜厚が１０〜２０ｎｍの第一層と、該第一層上に最適酸素分圧により形成された第二層とからなり、その表面粗さＲａが０．５〜２．０ｎｍ、最大高さＲｙが８〜２０ｎｍであり、かつ抵抗率が１００〜２５０μΩｃｍである透明導電膜である。
【００１６】
また、本発明の透明導電膜の製造方法は、Ｉｎ、ＳｎおよびＯを含むスパッタリングターゲットを用い、不活性ガスと酸素との混合ガスをスパッタリングガスとしてスパッタリングを行うことにより、基板上にＩｎ、ＳｎおよびＯを含む薄膜を形成する多結晶透明導電膜の製造方法において、前記基板上に厚さ１０〜２０ｎｍの第一層を、最適酸素分圧よりも１．５〜３．５％高い酸素分圧で形成した後、該第一層の上に、最適酸素分圧で第二層を形成することを特徴とする透明導電膜の製造方法である。
【００１７】
一般にＩＴＯ薄膜をスパッタリング法で形成する場合には、スパッタリングガスとしてＡｒとＯ２の混合ガスが用いられている。スパッタリングガス中の酸素分圧を変化させることにより得られる薄膜の抵抗率は変化し、図２に示す様にある酸素分圧で極小値を示す。本発明では、この薄膜の抵抗率が極小値を示す酸素分圧（Ｐ％）の前後０．１％（Ｐ−０．１％〜Ｐ＋０．１％）の範囲の酸素分圧（図２（ａ）の領域）を最適酸素分圧と呼ぶ。例えば、薄膜の抵抗率が極小値となる酸素分圧が０．５％ならば、最適酸素分圧は０．４〜０．６％である。なお、本発明では、酸素分圧をスパッタリングガスの流量に対する酸素ガスの流量の比を１００分率表記したものとして定義する。すなわち、例えば、スパッタリングガスがＡｒとＯ２との混合ガスである場合、酸素分圧は、Ｏ２流量／Ａｒ流量×１００（％）である。また、酸素分圧を最適酸素分圧より高くするには、例えば、最適酸素分圧の時の酸素量より多量の酸素を導入することにより達成できる。
【００１８】
ＯＬＥＤ等の表示素子の透明陽極として用いるＩＴＯ薄膜は低抵抗であることが好ましいため、一般にＩＴＯ薄膜の成膜は、得られる薄膜の抵抗率がほぼ極小値を示す酸素分圧、すなわち最適酸素分圧で成膜されていた。しかし、当該最適酸素分圧でＩＴＯ薄膜を形成した場合、ガラス基板上にＩｎの液滴が形成され、その結果多くの突起がＩＴＯ薄膜表面に形成されていた。本発明者らは、前記Ｉｎの液滴を速やかに酸化させるため酸素分圧を増加させたところ、突起が低減されることを見出した。しかし、成膜時の酸素分圧を高くした場合、図２の（ｂ）の領域のように、得られる薄膜の抵抗率が上昇し、ＯＬＥＤ等の表示素子に透明陽極として用いるには不適当であった。そこで本発明者らは、更に検討を重ね、前記Ｉｎの液滴はガラス基板表面近傍でのみ形成され、ＩＴＯ薄膜の膜厚が１０ｎｍ以上に達すると形成されなくなること、したがって、成膜初期に酸素分圧を高くし、Ｉｎを十分酸化させて厚さ１０ｎｍ以上の第一層を形成した後、その上に第二層として、最適酸素分圧で作製した抵抗率の低い薄膜を堆積させることで、表面平坦性に優れかつ低抵抗な透明導電膜を得られることを見出した。この第一層を形成する際の酸素分圧は、低すぎるとＩｎの液滴を十分に酸化できず、突起が形成され易くなり、逆に、高すぎると得られる薄膜の抵抗率が高くなりすぎるので、最適酸素分圧よりも１．５〜３．５％高い酸素分圧とする。
【００１９】
また、第一層の膜厚は、１０ｎｍ以上、２０ｎｍ以下とする。膜厚が薄すぎた場合、Ｉｎの液滴を十分に酸化できず、突起が形成され好ましくない。逆に膜厚が厚すぎた場合には、得られる薄膜の抵抗率が高くなり好ましくない。
【００２０】
第二層を成膜する際は、最適酸素分圧とする。最適酸素分圧でない場合は、抵抗率が増加し好ましくない。第二層の膜厚は、特に限定されるものではない。使用するデバイスが要求するシート抵抗に合わせて、適宜設計すれば良い。
【００２１】
最適酸素分圧の決定は以下のようにして行う。基材上に成膜時の酸素分圧を変化させた透明導電膜を作製する。この透明導電膜の膜厚は同一に設定する。この透明導電膜の抵抗率を４探針法で測定し、抵抗率が極小となる酸素分圧±０．１％の範囲を最適酸素分圧とする。
【００２２】
このようにして得られる本発明の透明導電膜の表面粗さは、Ｒａが０．５〜２．０ｎｍ、最大高さＲｙが８〜２０ｎｍである。Ｒａが２．０ｎｍより大きい凹凸を有する透明導電膜やＲｙが２０ｎｍより大きい凹凸を有する透明導電膜をＯＬＥＤディスプレーの表示素子に電極として用いた場合、それが原因によるダークスポットが発生し易い。また、Ｒａが０．５ｎｍ未満の透明導電膜やＲｙが８ｎｍ未満の透明導電膜を作製することは困難な場合が多い。なお本発明における表面粗さＲａおよびＲｙの測定方法は、ＪＩＳ  Ｂ０６０１−１９９４に記載の通りである。
【００２３】
また、上記により得られる本発明の透明導電膜の抵抗率は１００〜２５０μΩｃｍである。抵抗率が２５０μΩｃｍより高いと、表示素子の電極としては、消費電力が高く、表示駆動速度等に問題があり好ましくない。また、１００μΩｃｍ未満の抵抗率の膜を作製することは困難な場合が多い。
【００２４】
本発明の透明導電膜は研磨によって得られる従来のものとは異なるものである。研磨によって表面を平坦にした透明導電膜は、研磨に起因する応力、歪み、欠陥等が発生し易いが、本発明の膜はスパッタリング成膜工程のみで生成したものであり、研磨に起因する欠陥等がなく、研磨縞等も見られない。また、研磨工程を省略できるため、低コスト化が可能となる。
【００２５】
なお、本発明のＩｎ、ＳｎおよびＯを含む透明導電膜は、ＳｎＯ２を５〜２０重量％含むＩＴＯ薄膜であることが好ましく、特に、ＳｎＯ２を７〜１３重量％含むＩＴＯ薄膜であることが好ましい。
【００２６】
また、本発明で使用するスパッタリングターゲットは、Ｉｎ、ＳｎおよびＯを含む焼結体からなるスパッタリングターゲットであることが好ましいが、基体上に溶射等により形成したものであっても良い。
【００２７】
さらに、本発明で使用する基板は、透明性や機械的強度等、用途に応じて要求される特性を満たし、かつＩＴＯ薄膜の結晶化温度以上の耐熱性を有するものであれば良く、ガラス基板等を用いることができる。
【００２８】
次に本発明の透明導電膜の製造方法を説明する。
【００２９】
本発明の透明導電膜の作製では、Ｉｎ、ＳｎおよびＯを含む一般に入手可能なターゲットを用いることができ、Ａｒなどの不活性ガスとＯ２ガスを導入し、直流（ｄｃ）または高周波（ｒｆ）、或いはこれら双方の電界を印加して行なうスパッタリング法によって製造するに際して、成膜初期に最適酸素分圧より高い酸素分圧で成膜し、成膜途中で酸素分圧を最適酸素分圧に減少させる。酸素分圧を減少させる方法としては、例えばＡｒおよびＯ２のマスフローメーターの設定を変更することで行なう。マスフローメーターの設定を変更する際は、瞬時に切り替えても、連続的に切り替えても良い。その際にスパッタ放電は、放電したままでも、一時的に停止しても良い。成膜条件については特に限定されないが、基板温度は薄膜が容易に結晶化する１５０℃以上が好ましい。スパッタガス圧は、０．３〜１．０Ｐａが好ましい。こうすることにより、平坦性が良好で、低抵抗な透明導電膜を得ることができる。
【発明の効果】
【００３０】
上述のように基板上に最適酸素分圧より多量の酸素を導入して形成した第一層とこの第一層上に最適酸素分圧により形成した第二層の積層構造にすることで低抵抗かつ平坦性の良好な透明導電膜を得ることができる。
【実施例】
【００３１】
以下に本発明を実施例により更に詳細に説明するが、本発明はこれに限定されるものではない。
【００３２】
実施例１
市販のＳｎＯ２を１０重量％（ＳｎＯ２／（Ｉｎ２Ｏ３＋ＳｎＯ２）の重量比）含むＩＴＯターゲットを使用し、ＤＣスパッタリング法にてガラス基板（コーニング＃１７３７）上にＩＴＯ薄膜を作製した。スパッタリング成膜条件は、
装置：ＤＣマグネトロンスパッタ装置、磁界強度：１０００Ｇａｕｓｓ（ターゲット直上、水平成分）、基板温度：２００℃、スパッタリングガス：Ａｒ、Ｏ２、
スパッタリングガス圧：０．５Ｐａ、酸素分圧（Ｏ２流量／Ａｒ流量×１００％）：０．１〜４．０％、ＤＣパワー：２００Ｗとした。
【００３３】
最初に成膜膜厚を１５０ｎｍとし、酸素分圧を０．１〜４．０％の間で変化させ、作製したサンプルの抵抗率を４探針法により測定し、最適酸素分圧を求めた。図３に抵抗率の測定結果を示す。酸素分圧０．５％で抵抗率は極小となり、最適酸素分圧は０．４〜０．６％となった。
【００３４】
次に、第一層として酸素分圧＝２．０％で１０ｎｍの薄膜を堆積後、第二層として酸素分圧を最適酸素分圧の中心値である０．５％に設定し、１４０ｎｍの薄膜を形成した。抵抗率、表面粗さ（Ｒａ）および最大高さ（Ｒｙ）を測定した結果を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００３５】
実施例２
第一層の膜厚を２０ｎｍとし、第二層の膜厚を１３０ｎｍとした以外は実施例１と同様の条件で薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００３６】
実施例３
第一層を成膜する時の酸素分圧を３．０％とした以外は実施例１と同様の条件で薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００３７】
実施例４
第一層を成膜する時の酸素分圧を３．０％、第一層の膜厚を２０ｎｍとし、第二層の膜厚を１３０ｎｍとした以外は実施例１と同様の条件で薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００３８】
実施例５
第一層を成膜する時の酸素分圧を３．０％、第一層の膜厚を２０ｎｍとし、第二層の膜厚を３０ｎｍとした以外は実施例１と同様の条件で薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００３９】
実施例６
第一層を成膜する時の酸素分圧を３．０％、第一層の膜厚を２０ｎｍとし、第二層の膜厚を２８０ｎｍとした以外は実施例１と同様の条件で薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００４０】
実施例７
第一層を成膜する時の酸素分圧を４．０％とした以外は実施例１と同様の条件で薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００４１】
実施例８
第一層を成膜する時の酸素分圧を４．０％、第一層の膜厚を２０ｎｍとし、第二層の膜厚を１３０ｎｍとした以外は実施例１と同様の条件で薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００４２】
比較例１
実施例１に記載された第二層の作製条件と同条件で膜厚が１５０ｎｍの単層の薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。低抵抗だが凹凸のある膜となった。
【００４３】
比較例２
第一層を成膜する時の酸素分圧を１．０％、第一層の膜厚を２０ｎｍとし、第二層の膜厚を１３０ｎｍとした以外は実施例１と同様の条件で薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。低抵抗だが凹凸のある膜となった。
【００４４】
比較例３
第一層の膜厚を５ｎｍとし、第二層の膜厚を１４５ｎｍとした以外は実施例１と同様の条件で薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。低抵抗だが凹凸のある膜となった。
【００４５】
比較例４
第一層の膜厚を３０ｎｍとし、第二層の膜厚を１２０ｎｍとした以外は実施例１と同様の条件で薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。平坦性は良好だが高抵抗の膜となった。
【００４６】
比較例５
第一層を成膜する時の酸素分圧を３．０％、第一層の膜厚を５ｎｍとし、第二層の膜厚を１４５ｎｍとした以外は実施例１と同様の条件で薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。低抵抗だが凹凸のある膜となった。
【００４７】
比較例６
第一層を成膜する時の酸素分圧を３．０％、第一層の膜厚を３０ｎｍとし、第二層の膜厚を１２０ｎｍとした以外は実施例１と同様の条件で薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。平坦性は良好だが高抵抗の膜となった。
【００４８】
比較例７
第一層を成膜する時の酸素分圧を４．０％、第一層の膜厚を５ｎｍとし、第二層の膜厚を１４５ｎｍとした以外は実施例１と同様の条件で薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。低抵抗だが凹凸のある膜となった。
【００４９】
比較例８
第一層を成膜する時の酸素分圧を４．０％、第一層の膜厚を３０ｎｍとし、第二層の膜厚を１２０ｎｍとした以外は実施例１と同様の条件で薄膜を作製した。抵抗率、ＲａおよびＲｙを測定した結果を表１にまとめる。平坦性は良好だが高抵抗の膜となった。
【００５０】
実施例１〜８および比較例１〜８を比較すると、ガラス基板上に第一層として最適酸素分圧の中心値より１．５〜３．５％高い酸素分圧条件で膜厚１０〜２０ｎｍの膜を形成し、第二層として最適酸素分圧で膜を形成すると低抵抗で平坦性が良好な膜が作製できる。
【００５１】
【表１】
2005268616.tif 000002
【図面の簡単な説明】
【００５２】
【図１】ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｅｄ  Ｄｉｏｄｅ）素子構造の一例を示す図である。
【図２】スパッタリングガス中の酸素分圧と得られる薄膜の抵抗率との関係の一例を示す図である。
【図３】実施例１で得られた透明導電膜の抵抗率と酸素分圧との関係を示す図である。
【符号の説明】
【００５３】
１．基板
２．透明電極
３．ホール輸送層
４．発光層
５．電子輸送層
６．金属電極
【図１】
2005268616.tif 000003
【図２】
2005268616.tif 000004
【図３】
2005268616.tif 000005