(57)【要約】【課題】  単一磁束量子パルスのパルス間隔を均一化することができる超電導回路を提供することを課題とする。【解決手段】  第１のジョセフソン転送ライン回路（１０４）と、第２のジョセフソン転送ライン回路（１０５）と、第３のジョセフソン転送ライン回路（１０６）とを有する超電導回路が提供される。第１及び第３のジョセフソン転送ライン回路は、ジョセフソン接合素子及び超電導インダクタを含み、入力された単一磁束量子パルスを転送する。第２のジョセフソン転送ライン回路は、第１及び第３のジョセフソン転送ライン回路の間に接続され、ジョセフソン接合素子及び超電導インダクタを含み、第１及び第３のジョセフソン転送ライン回路に比べて入力単一磁束量子パルスを鈍化又は遅延して転送することによりそのパルス間隔を均一化して出力する。【選択図】        図１
2005328371.tif 000002
【特許請求の範囲】
【請求項１】
ジョセフソン接合素子及び超電導インダクタを含み、入力された単一磁束量子パルスを転送する第１及び第３のジョセフソン転送ライン回路と、
前記第１及び第３のジョセフソン転送ライン回路の間に接続され、ジョセフソン接合素子及び超電導インダクタを含み、前記第１及び第３のジョセフソン転送ライン回路に比べて入力単一磁束量子パルスを鈍化又は遅延して転送することによりそのパルス間隔を均一化して出力する第２のジョセフソン転送ライン回路と
を有する超電導回路。
【請求項２】
前記第２のジョセフソン転送ライン回路に供給されるバイアス電流は、前記第１及び第３のジョセフソン転送ライン回路に供給されるバイアス電流よりも小さい請求項１記載の超電導回路。
【請求項３】
前記第２のジョセフソン転送ライン回路内の超電導インダクタは、前記第１及び第３のジョセフソン転送ライン回路内の超電導インダクタよりもインダクタンスが大きい請求項１記載の超電導回路。
【請求項４】
前記第１〜第３のジョセフソン転送ライン回路は、それぞれジョセフソン接合素子及び超電導インダクタを含むユニット回路が複数接続されている請求項３記載の超電導回路。
【請求項５】
前記第１〜第３のジョセフソン転送ライン回路は、それぞれ各ジョセフソン接合素子に第１の超電導インダクタが直列接続され、その各直列接続間に第２の超電導インダクタが接続され、
前記第２のジョセフソン転送ライン回路内の前記第１の超電導インダクタは、前記第１及び第３のジョセフソン転送ライン回路内の前記第１の超電導インダクタよりもインダクタンスが大きい請求項４記載の超電導回路。
【請求項６】
前記第１〜第３のジョセフソン転送ライン回路は、それぞれジョセフソン接合素子に並列に接続される抵抗を含み、
前記第２のジョセフソン転送ライン回路内の前記抵抗は、前記第１及び第３のジョセフソン転送ライン回路内の前記抵抗よりも小さい請求項１記載の超電導回路。
【請求項７】
単一磁束量子パルスを逓倍するための逓倍回路と、
ジョセフソン接合素子及び超電導インダクタを含み、前記逓倍された単一磁束量子パルスを転送するジョセフソン転送ライン回路と、
前記ジョセフソン転送ライン回路により出力された単一磁束量子パルスを分周するための分周回路と
を有する超電導回路。
【請求項８】
前記ジョセフソン転送ライン回路は、入力された単一磁束量子パルスを鈍化又は遅延しかつパルス間隔を均一化して出力するようにその単一磁束量子パルスを転送する請求項７記載の超電導回路。
【請求項９】
単一磁束量子パルスを出力するための出力回路と、
ジョセフソン接合素子及び超電導インダクタを含み、前記単一磁束量子パルスを鈍化又は遅延しかつパルス間隔を均一化して出力するようにその単一磁束量子パルスを転送するジョセフソン転送ライン回路と
を有する超電導回路。
【請求項１０】
前記出力回路は、単一磁束量子パルスを逓倍するための逓倍回路を含む請求項９記載の超電導回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超電導回路に関し、特にジョセフソン転送ライン回路を含む超電導回路に関する。
【背景技術】
【０００２】
超電導接合（ジョセフソン接合）素子を用いた超電導回路は、１００ＧＨｚを越える高速性、ゲートあたりｎＷのオーダの低消費電力を特長とする論理回路である。このため、ハイエンドルーター用やインターコネクト用スイッチ、無線通信用や計測用の高精度・広帯域Ａ／Ｄコンバータ等に応用が期待されている。
【０００３】
超電導回路は、高速動作が可能である。超電導回路を高速動作させるためには、高周波数のクロック信号が必要である。クロック信号を超電導回路の外部から、通常、半導体回路で生成されたクロック信号を超電導回路に入力し、超電導回路内で逓倍し、高周波数の単一磁束量子パルスのクロック信号を生成する。
【０００４】
しかし、超電導ラダー回路等を用いて、逓倍されたクロック信号（単一磁束量子パルス）は、パルス間隔が一定でなく、その間隔を制御することは難しい。このような不均一間隔のパルスを超伝導回路のクロック信号として用いると、超伝導回路の性能を劣化させたり、回路の動作マージンの低下、ひいては誤動作を引き起こすことになる。
【０００５】
また、下記の非特許文献１及び２が公開されている。
【０００６】
【非特許文献１】V.K. Kaplunenko，"Fluxon Interaction in an Overdamped Josephson Transmission Line", Appl. Phys. Lett., vol. 66(24), pp. 3365-3367, 1995.
【非特許文献２】Y. M. Zhang, V. Borzenets, V. K. Kaplunenko, N. B. Dubash, "Underdamped long Josephson junction coupled to overdamped single-flux-quantum circuit", Applied Phys. Lett., vol. 71, pp. 1863-1865, September 1997.
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、単一磁束量子パルスのパルス間隔を均一化することができる超電導回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、第１のジョセフソン転送ライン回路と、第２のジョセフソン転送ライン回路と、第３のジョセフソン転送ライン回路とを有する超電導回路が提供される。第１及び第３のジョセフソン転送ライン回路は、ジョセフソン接合素子及び超電導インダクタを含み、入力された単一磁束量子パルスを転送する。第２のジョセフソン転送ライン回路は、第１及び第３のジョセフソン転送ライン回路の間に接続され、ジョセフソン接合素子及び超電導インダクタを含み、第１及び第３のジョセフソン転送ライン回路に比べて入力単一磁束量子パルスを鈍化又は遅延して転送することによりそのパルス間隔を均一化して出力する。
【発明の効果】
【０００９】
第２のジョセフソン転送ライン回路で単一磁束量子パルスを転送することにより、単一磁束量子パルスを鈍化又は遅延することができる。第２のジョセフソン転送ライン回路にパルスが入ってくることで、その次のパルスとの間の斥力が強まる。また、第２のジョセフソン転送ライン回路内で単一磁束量子パルスを鈍化又は遅延することにより、単一磁束量子パルス間の斥力が強くなり、単一磁束量子パルスの間隔を均一化することができる。
【発明を実施するための最良の形態】
【００１０】
（第１の実施形態）
図１（Ａ）は本発明の第１の実施形態による超電導回路の構成例を示し、図１（Ｂ）はその動作波形を示す。パルス発生回路１０１は、例えば外部の基準発振器であり、矩形パルスＳ１を生成する。ＤＣ／ＳＦＱ回路１０２は、矩形パルスＳ１の立ち上がり時に単一磁束量子（ＳＦＱ：single flux quantum）パルスＳ２を生成する。逓倍回路１０３は、単一磁束量子パルスＳ２の周波数を例えば４倍に逓倍し、逓倍した単一磁束量子パルスＳ３を生成する。単一磁束量子パルスＳ３は、逓倍された４つのパルスの組みの中では等間隔になるが、４つのパルスの組みの間では間隔が広くなったり狭くなってしまい、全体的に不均一なパルス間隔になってしまう。第１のジョセフソン転送ライン（ＪＴＬ：Josephson Transmission Line）回路１０４は、単一磁束量子パルスＳ３を転送する。
【００１１】
第２のジョセフソン転送ライン回路１０５は、不均一な単一磁束量子パルスＳ３を鈍化しかつパルス間隔を均一化して出力するようにその単一磁束量子パルスを転送し、単一磁束量子パルスＳ４を出力する。出力単一磁束量子パルスＳ４は、入力単一磁束量子パルスＳ３に比べ、鈍化し、パルス間隔が均一化している。複数の単一磁束量子パルスの間では、相互に斥力が働く。単一磁束量子パルスの間隔が狭いほど、斥力が強くなる。また、単一磁束量子パルスを鈍化させると、単一磁束量子パルス間の斥力が強くなる。また、第２のジョセフソン転送ライン回路１０５に入力されたパルスは、ジョセフソン転送ラインから減速の力を受け、このことによっても次のパルスとの間の斥力が増す。その結果、単一磁束量子パルスの間隔が均一化される。第２のジョセフソン転送ライン回路１０５の構成は、後に図６（Ａ）〜（Ｃ）を参照しながら説明する。
【００１２】
第３のジョセフソン転送ライン回路１０６は、鈍化した単一磁束量子パルスＳ４を急峻化して出力するようにその単一磁束量子パルスを転送し、単一磁束量子パルスＳ５を出力する。単一磁束量子パルスＳ５は、単一磁束量子パルスＳ４に比べ、急峻化し、整形されており、パルス間隔の均一化を維持している。この単一磁束量子パルスＳ５は、パルス間隔が均一化された高周波数のクロック信号として使用することができる。第１及び第３のジョセフソン転送ライン回路１０４及び１０６の構成は、後に図６（Ａ）〜（Ｃ）を参照しながら説明する。一般の超電導回路において、通常使用されているジョセフソン転送ライン回路は、第１及び第３のジョセフソン転送ライン回路１０４及び１０６のタイプである。
【００１３】
本実施形態では、パルスを遅延及び鈍化させる第２のジョセフソン転送ライン回路１０５の両端に、パルスを鈍化させずに転送するための第１及び第３のジョセフソン転送ライン回路１０４及び１０６を設ける。これにより、第１及び第２のジョセフソン転送ライン回路１０４及び１０５を通過するパルスが、減速の力を受けて、次のパルスとの斥力が増す。また、第２のジョセフソン転送ライン回路１０５内でパルスが広がることにより、パルス間隔に対して相対的に斥力が増す。その結果、出力パルスＳ５を均一化させることができる。第２のジョセフソン転送ライン回路１０５は、第１及び第３のジョセフソン転送ライン回路１０４及び１０６に比べて入力単一磁束量子パルスを鈍化又は遅延して転送することによりそのパルス間隔を均一化して出力することができる。
【００１４】
図２（Ａ）は、ジョセフソン接合素子２０１及び超電導リング２０２を用いた単一磁束量子パルスを生成するための回路原理を示す。超電導リング２０２を含む超電導回路は、例えばニオブの線で構成される。ジョセフソン接合素子２０１は、例えばニオブ線のギャップに薄いアルミニウム酸化膜を設けた接合素子である。
【００１５】
ジョセフソン接合素子２０１を含む超電導リング２０２に電流Ｉを流すと、電流Ｉが接合の臨界電流Ｉｃを超えていると、リング内に磁束量子１個が発生する。このとき、接合は瞬間的に電圧状態になり、単一磁束量子パルスと呼ばれる短い電圧パルスを発生させる。また、磁束量子１個がリング内に存在する場合、リングには電流Ｉｅ（＝φ０／Ｌ）が流れている。ここで、Ｌはリングのインダクタンスである。電流ＩがＩｃ−Ｉｅを超えると、接合は電圧状態になり、同様に短いパルスを発生させ、磁束量子は外に排出される。これにより、超電導リング２０２内に単一磁束量子φ０が発生する。これにより、ジョセフソン接合素子２０１の両端に、単一磁束量子パルス（図２（Ｂ））と呼ばれる短い電圧パルスを発生させることができる。
【００１６】
ジョセフソン接合素子２０１は、オーバーダンプ接合であり、図２（Ｃ）に示す電流−電圧特性を有する。縦軸がジョセフソン接合素子２０１に流れる電流Ｉであり、横軸がジョセフソン接合素子２０１の両端に発生する電圧である。電流Ｉが臨界電流Ｉｃより小さいときには電圧Ｖは０であり、電流Ｉが臨界電流Ｉｃ以上になると電圧Ｖが発生する。
【００１７】
図２（Ｂ）は、ジョセフソン接合素子２０１に発生する単一磁束量子パルスを示す。単一磁束量子パルスは、振幅がＶｇ、パルス幅がτであり、次式の関係を有する。ここで、φ０は、単一磁束量子であり、２．０７×１０-15Ｗｂの定数である。
τ×Ｖｇ＝φ０
【００１８】
単一磁束量子パルスは、振幅Ｖｇ及びパルス幅τを変化させることができるが、それらの積は一定値φ０になる。図１（Ａ）において、第２のジョセフソン転送ライン回路１０５で単一磁束量子パルスを鈍化したり、第３のジョセフソン転送ライン回路１０６で単一磁束量子パルスを急峻化したりしても、単一磁束量子パルスＳ３、Ｓ４及びＳ５のパルス内の面積（τ×Ｖｇ）は変わらない。例えば、単一磁束量子パルスＳ２，Ｓ４及びＳ５は、振幅Ｖｇが１ｍＶとすると、パルス幅τが２ｐｓである。
【００１９】
図３は、図２の回路原理に基づいた図１の第１〜第３のジョセフソン転送ライン回路１０４〜１０６の基本的共通構成例を示す。第１〜第３のジョセフソン転送ライン回路１０４〜１０６の違いは、後に図６（Ａ）〜（Ｃ）を参照しながら説明する。
【００２０】
１つのジョセフソン転送ライン回路は、ジョセフソン接合素子３０１及び超電導インダクタ３０２を含むユニット回路が複数接続されており、単一磁束量子パルスを転送する。１つのジョセフソン転送ライン回路は、超電導インダクタ３０２が各ジョセフソン接合素子３０１間に接続される。各ジョセフソン接合素子３０１には、バイアス電流Ｉｂが供給される。バイアス電流Ｉｂは、臨界電流Ｉｃ（図２（Ｃ））よりも小さい電流である。単一磁束量子パルスが初段のジョセフソン接合素子３０１に入力されると、臨界電流Ｉｃよりも大きい電流がジョセフソン接合素子３０１に流れ、そのジョセフソン接合素子３０１が単一磁束量子パルスを発生する。すると、次段のジョセフソン接合素子３０１に電流が流れ、そのジョセフソン接合素子３０１が単一磁束量子パルスを発生する。以下、同様にして、単一磁束量子パルスが転送される。例えば、１つのジョセフソン転送ライン回路は、１０〜１５０段のユニット回路を有する。
【００２１】
図４（Ａ）は超電導論理和（ＯＲ）回路の構成例を示し、図４（Ｂ）はその動作を説明するための波形例である。超電導ＯＲ回路は、図１（Ａ）の回路で生成された単一磁束量子パルスＳ５をクロック信号ＣＬＫとして用い、２つの入力信号ＩＮＡ及びＩＮＢの論理和信号を出力信号ＯＵＴとして出力する。超電導ＯＲ回路は、ジョセフソン接合素子４０１及び超電導インダクタ４０２を用いて構成することができ、直流バイアス電流ＢＩＡＳが供給される。クロック信号ＣＬＫは、高周波数の単一磁束量子パルスであり、パルス間隔（周期）Ｔが例えば１０ｐｓ以下で均一化されている。出力信号ＯＵＴは、クロック信号ＣＬＫに同期して、２つの入力信号ＩＮＡ又はＩＮＢのいずれかで単一磁束量子パルスが発生していれば、単一磁束量子パルスが生成される。なお、クロック信号ＣＬＫは、論理積（ＡＮＤ）回路等の他の論理回路に使用することもできる。接合の品質を向上させることができれば、単一磁束量子パルスの幅は大変短くできるため（１ｐｓ以下）、論理回路のクロック周波数の最大は１００ＧＨｚ以上と半導体では及ばない高速動作が可能である。
【００２２】
図５（Ａ）は、図１（Ａ）の逓倍回路１０３の一例としてコンパレータ型逓倍回路の構成例を示す。この場合は、図１（Ａ）のＤＣ／ＳＦＱ回路１０２は不要である。超電導インダクタ５０１及び５１１が直列に接続され、入力信号ＩＮが入力される。ジョセフソン接合素子５０３、超電導インダクタ５０２及びジョセフソン接合素子５０４は直列に接続される。超電導インダクタ５０１及び５０２は、磁気結合される。入力信号ＩＮとして図１（Ｂ）の矩形パルスＳ１が入力されると、超電導インダクタ５０２には入力信号ＩＮのパルスの立ち上がり時及び立ち下がり時に電流が流れる。ジョセフソン接合素子５０３は、入力信号ＩＮの立ち上がり時に単一磁束量子パルスを発生する。ジョセフソン接合素子５０４は、入力信号ＩＮの立ち下がり時に単一磁束量子パルスを発生する。コンフルエンスバッファ（confluence buffer）５０５は、ジョセフソン接合素子５０３及び５０４が発生する単一磁束量子パルスを合流させて論理和として出力する。これにより、入力信号ＩＮの１つのパルスに対して、２つの単一磁束量子パルスが生成される。この時発生するパルスの間隔は、入力信号の周波数と、パルスのデューティ比で決まる。
【００２３】
同様に、ジョセフソン接合素子５１３、超電導インダクタ５１２及びジョセフソン接合素子５１４は直列に接続される。超電導インダクタ５１１及び５１２は、磁気結合される。入力信号ＩＮとして図１（Ｂ）の矩形パルスＳ１が入力されると、超電導インダクタ５１２には入力信号ＩＮのパルスの立ち上がり時及び立ち下がり時に電流が流れる。ジョセフソン接合素子５１３は、入力信号ＩＮの立ち上がり時に単一磁束量子パルスを発生する。ジョセフソン接合素子５１４は、入力信号ＩＮの立ち下がり時に単一磁束量子パルスを発生する。コンフルエンスバッファ５１５は、ジョセフソン接合素子５１３及び５１４が発生する単一磁束量子パルスを合流させて論理和として出力する。これにより、入力信号ＩＮの１つのパルスに対して、２つの単一磁束量子パルスが生成される。
【００２４】
ジョセフソン転送ライン回路５１６は、コンフルエンスバッファ５１５の出力信号を遅延させる。コンフルエンスバッファ５１７は、コンフルエンスバッファ５０５の出力信号及びジョセフソン転送ライン回路５１６の出力信号を合流させて論理和として出力信号ＯＵＴを出力する。出力信号ＯＵＴは、入力信号ＩＮの１つのパルスに対して４つの単一磁束量子パルスが所定間隔で発生する。入力信号ＩＮとして図１（Ｂ）の矩形パルスＳ１を入力すれば、入力信号ＩＮの周波数を４倍に逓倍したパルスＳ３に示すような出力信号ＯＵＴが出力される。
【００２５】
しかし、出力信号ＯＵＴは、図１（Ｂ）のパルスＳ３に示すように、逓倍された４つのパルスの組みの中では等間隔になるが、４つのパルスの組みの間では入力信号のデューティ比と、回路内での遅延によって間隔が広くなったり狭くなってしまい、全体的に不均一なパルス間隔になってしまう。また、入力信号ＩＮのパルス幅及びジョセフソン転送ライン回路５１６の影響を受け、出力信号ＯＵＴのパルス間隔を均一にすることが困難である。
【００２６】
図５（Ｂ）は、図１（Ａ）の逓倍回路１０３の他の例としてラダー型逓倍回路の構成例を示す。ＤＣ／ＳＦＱ回路５２１は、図１（Ａ）のＤＣ／ＳＦＱ回路１０２に相当し、入力信号ＩＮのパルスの立ち上がり時に単一磁束パルスを生成する。例えば、入力信号ＩＮが図１（Ｂ）の矩形パルスＳ１の場合には、単一磁束量子パルスＳ２が生成される。
【００２７】
第１のパスでは、単一磁束量子パルスＡ１はＤＣ／ＳＦＱ回路５２１の出力信号がスプリッタ５２２により分岐された信号であり、コンフルエンスバッファ５２３を介して出力信号ＯＵＴとなる。スプリッタ５２２は、入力された単一磁束量子パルスを２つに分岐して入力信号と同じパルスを出力する。コンフルエンスバッファ５２３は、上記のように、２つの入力信号を合流させて出力する。
【００２８】
第２のパスでは、単一磁束量子パルスＡ２はＤＣ／ＳＦＱ回路５２１の出力信号が２つのスプリッタ５２２及び１つのジョセフソン転送ライン回路５２４を介して遅延された信号であり、さらに２つのコンフルエンスバッファ５２３及び１つのジョセフソン転送ライン回路５２４を介して遅延されて出力信号ＯＵＴとなる。
【００２９】
第３のパスでは、単一磁束量子パルスＡ３はＤＣ／ＳＦＱ回路５２１の出力信号が３つのスプリッタ５２２及び２つのジョセフソン転送ライン回路５２４を介して遅延された信号であり、さらに３つのコンフルエンスバッファ５２３及び２つのジョセフソン転送ライン回路５２４を介して遅延されて出力信号ＯＵＴとなる。
【００３０】
第４のパスでは、単一磁束量子パルスＡ４はＤＣ／ＳＦＱ回路５２１の出力信号が４つのスプリッタ５２２及び３つのジョセフソン転送ライン回路５２４を介して遅延された信号であり、さらに４つのコンフルエンスバッファ５２３及び３つのジョセフソン転送ライン回路５２４を介して遅延されて出力信号ＯＵＴとなる。
【００３１】
上記のように、第１〜第４のパスを通過した単一磁束量子パルスは、ジョセフソン転送ライン回路５２４により遅延調整され、合流した４つの単一磁束量子パルスの出力信号ＯＵＴとなる。この場合も、入力信号ＩＮとして図１（Ｂ）の矩形パルスＳ１を入力すれば、入力信号ＩＮの周波数を４倍に逓倍したパルスＳ３に示すような出力信号ＯＵＴが出力される。しかし、この場合も、出力信号ＯＵＴのパルス間隔を均一にすることが困難である。
【００３２】
図６（Ａ）は、図１（Ａ）の第１〜第３のジョセフソン転送ライン回路１０４〜１０６の構成例を示す。図３と同様に、１つのジョセフソン転送ライン回路は、ジョセフソン接合素子３０１及び超電導インダクタ３０２を含むユニット回路が複数接続されており、単一磁束量子パルスを転送する。１つのジョセフソン転送ライン回路は、超電導インダクタ３０２が各ジョセフソン接合素子３０１間に接続される。各ジョセフソン接合素子３０１には、バイアス電流Ｉｂが供給される。
【００３３】
ジョセフソン転送ライン回路は、複数の連続単一磁束量子パルスを転送すると、それぞれの単一磁束量子パルスはジョセフソン転送ライン回路内で斥力が働く。単一磁束量子パルスは、鈍化するほど斥力が強くなる。図１（Ａ）の第２のジョセフソン転送ライン回路１０５は、単一磁束量子パルスを鈍化することにより斥力を強くし、単一磁束量子パルスの間隔を均一化することができる。図２（Ｂ）に示すように、単一磁束量子パルスの振幅Ｖｇを小さくし、パルス幅τを大きくすることにより、単一磁束量子パルスを鈍化することができる。振幅Ｖｇ及びパルス幅τの積は一定値φ０である。
【００３４】
また、単一磁束量子パルスが鈍化したままでは、クロック信号として使用するのに適していない。そのため、図１（Ａ）の第３のジョセフソン転送ライン回路１０６は、鈍化した単一磁束量子パルスを急峻化する（元のパルス形状に戻す）。図２（Ｂ）に示すように、単一磁束量子パルスの振幅Ｖｇを大きくし、パルス幅τを小さくすることにより、単一磁束量子パルスを急峻化することができる。
【００３５】
以上のように、単一磁束量子パルスの斥力相互作用を大きくするためには、パルス幅に対してパルス周期を小さくするほど（パルス間距離を短くすれば）、斥力の相互作用を大きくすることができる。その方法として第２のジョセフソン転送ライン回路１０５に以下の工夫を施すことで、単一磁束量子パルスを鈍化させ、実効的にパルス周期に対するパルス間距離を短くすることができる。また、第３のジョセフソン転送ライン回路１０６は、単一磁束量子パルスを急峻化させることができる。
【００３６】
図６（Ａ）において、バイアス電流Ｉｂを小さくすることにより単一磁束量子パルスを鈍化させ、バイアス電流Ｉｂを大きくすることにより単一磁束量子パルスを急峻化させることができる。
【００３７】
また、超電導インダクタ３０２のインダクタンスを大きくすることにより単一磁束量子パルスを鈍化させ、超電導インダクタ３０２のインダクタンスを小さくすることにより単一磁束量子パルスを急峻化させることができる。
【００３８】
図６（Ｂ）は、図１（Ａ）の第１〜第３のジョセフソン転送ライン回路１０４〜１０６の他の構成例を示す。図６（Ａ）の構成に、ダンピング抵抗６０１が付加される。ダンピング抵抗６０１は、各ジョセフソン接合素子３０１に並列に接続される。
【００３９】
次式のマッカンバ係数βを小さくすることにより単一磁束量子パルスを鈍化させ、マッカンバ係数βを大きくすることにより単一磁束量子パルスを急峻化させることができる。ここで、Ｉｃはジョセフソン接合素子３０１の臨界電流、Ｃはジョセフソン接合素子３０１の容量、Ｒｎはジョセフソン接合素子３０１及びダンピング抵抗６０１の並列回路の常伝導抵抗値、φ０は単一磁束量子（２．０７×１０-15Ｗｂ）である。
β＝２πＩｃＣＲｎ2／φ０
【００４０】
具体的には、ダンピング抵抗６０１の抵抗値を小さくすることにより単一磁束量子パルスを鈍化させ、ダンピング抵抗６０１の抵抗値を大きくすることにより単一磁束量子パルスを急峻化させることができる。
【００４１】
図６（Ｃ）は、図１（Ａ）の第１〜第３のジョセフソン転送ライン回路１０４〜１０６の他の構成例を示す。図６（Ａ）の構成に、超電導インダクタ６０２が付加される。各ジョセフソン接合素子３０１には共通超電導インダクタ６０２が直列接続される。その各直列接続間には、超電導インダクタ３０２が接続される。
【００４２】
超電導インダクタ６０２のインダクタンスを大きくすることにより単一磁束量子パルスを鈍化させ、超電導インダクタ６０２のインダクタンスを小さくすることにより単一磁束量子パルスを急峻化させることができる。
【００４３】
図６（Ａ）〜（Ｃ）のジョセフソン転送ライン回路の構造では、回路内でのパルスの転送時間が遅くなる。このため、通常のジョセフソン転送ライン回路から図６（Ａ）〜（Ｃ）のジョセフソン転送ライン回路にパルスが進入してきたとき、パルスは回路より減速の力を受け、このため次パルスとの間の斥力が大きくなる。
【００４４】
以上の条件をまとめると、以下の（１）〜（７）のようになる。
【００４５】
（１）図６（Ａ）において、第２のジョセフソン転送ライン回路１０５はバイアス電流Ｉｂを小さくして単一磁束量子パルスを鈍化させ、第１及び第３のジョセフソン転送ライン回路１０４及び１０６はバイアス電流Ｉｂを大きくして単一磁束量子パルスを急峻化させる。例えば、第１及び第３のジョセフソン転送ライン回路１０４及び１０６のバイアス電流Ｉｂは臨界電流Ｉｃの８０％とし、第２のジョセフソン転送ライン回路１０５のバイアス電流Ｉｂは臨界電流Ｉｃの８０％より十分小さく（例えば２７％）する。
【００４６】
（２）図６（Ａ）において、第２のジョセフソン転送ライン回路１０５は超電導インダクタ３０２のインダクタンスＬを大きくして単一磁束量子パルスを鈍化させ、第１及び第３のジョセフソン転送ライン回路１０４及び１０６は超電導インダクタ３０２のインダクタンスＬを小さくして単一磁束量子パルスを急峻化させる。例えば、第１及び第３のジョセフソン転送ライン回路１０４及び１０６のインダクタンスＬはφ０／（２×Ｉｃ）とし、第２のジョセフソン転送ライン回路１０５のインダクタンスＬはφ０／（２×Ｉｃ）より大きくかつφ０／Ｉｃより小さくする。
【００４７】
（３）図６（Ｂ）において、第２のジョセフソン転送ライン回路１０５はマッカンバ係数βを小さくして単一磁束量子パルスを鈍化させ、第１及び第３のジョセフソン転送ライン回路１０４及び１０６はマッカンバ係数βを大きくして単一磁束量子パルスを急峻化させる。例えば、第１及び第３のジョセフソン転送ライン回路１０４及び１０６のマッカンバ係数βは約１とし、第２のジョセフソン転送ライン回路１０５のマッカンバ係数βは１より小さくする。
【００４８】
（４）図６（Ｂ）において、第２のジョセフソン転送ライン回路１０５はダンピング抵抗６０１の抵抗値を小さくして単一磁束量子パルスを鈍化及び高遅延化させ、第１及び第３のジョセフソン転送ライン回路１０４及び１０６はダンピング抵抗６０１の抵抗値を大きくして単一磁束量子パルスを急峻化させる。
【００４９】
（５）図６（Ｃ）において、第２のジョセフソン転送ライン回路１０５は超電導インダクタ６０２のインダクタンスＬｍを大きくして単一磁束量子パルスを鈍化及び高遅延化させ、第１及び第３のジョセフソン転送ライン回路１０４及び１０６は超電導インダクタ６０２のインダクタンスＬｍを小さくして単一磁束量子パルスを急峻化させる。例えば、第１及び第３のジョセフソン転送ライン回路１０４及び１０６のインダクタンスＬｍは｛φ０／（２×Ｉｃ）｝−Ｌとし、第２のジョセフソン転送ライン回路１０５のインダクタンスＬｍは｛φ０／（２×Ｉｃ）｝−Ｌより大きくかつφ０／Ｉｃ−Ｌより小さくする。ここで、Ｌは超電導インダクタ３０２のインダクタンスであり、第１〜第３のジョセフソン転送ライン回路１０４〜１０６のインダクタンスＬは同じである。
【００５０】
（６）第２のジョセフソン転送ライン回路１０５は図６（Ｃ）のように超電導インダクタ６０２を含む回路とすることにより単一磁束量子パルスを鈍化させ、第１及び第３のジョセフソン転送ライン回路１０４及び１０６は図６（Ａ）のように超電導インダクタ６０２がない回路とすることにより単一磁束量子パルスを急峻化させることができる。第１〜第３のジョセフソン転送ライン回路１０４〜１０６は、超電導インダクタ３０２のインダクタンスＬが同じである。
【００５１】
（７）上記の（１）〜（６）を組み合わせて、第１〜第３のジョセフソン転送ライン回路１０４〜１０６を構成する。
【００５２】
上記（１）〜（７）の第２のジョセフソン転送ライン回路１０５を構成することにより、少ない段数で、単一磁束量子パルスを鈍化させてパルス間隔を均等にすることができる。また、第１及び第３のジョセフソン転送ライン回路１０４及び１０６は、単一磁束量子パルスを急峻化させることができる。
【００５３】
図７（Ａ）は、図１（Ａ）の第１〜第３のジョセフソン転送ライン回路１０４〜１０６の構成例を示す。ジョセフソン転送ライン回路７０１は、例えば１０段のユニット回路を有し、バイアス電流Ｉｂ＝０．８×Ｉｃであり、図１（Ａ）の第１のジョセフソン転送ライン回路１０４に相当する。ジョセフソン転送ライン回路７０２は、例えば１５０段のユニット回路を有し、バイアス電流Ｉｂ＝０．２７×Ｉｃであり、図１（Ａ）の第２のジョセフソン転送ライン回路１０５に相当する。ジョセフソン転送ライン回路７０３は、例えば１０段のユニット回路を有し、バイアス電流Ｉｂ＝０．８×Ｉｃであり、図１（Ａ）の第３のジョセフソン転送ライン回路１０６に相当する。
【００５４】
ジョセフソン転送ライン回路７０２のバイアス電流Ｉｂは、ジョセフソン転送ライン回路７０１及び７０３のものよりも小さい。ジョセフソン転送ライン回路７０１及び７０３は、バイアス電流Ｉｂが通常バイアス電流であるので単一磁束量子パルスを急峻化させることができる。ジョセフソン転送ライン回路７０２は、バイアス電流Ｉｂが小さいので単一磁束量子パルスを鈍化させてパルス間隔を均一化することができる。
【００５５】
ジョセフソン転送ライン回路７０２は、バイアス電流Ｉｂが小さいので、前後の回路から電流が流入しやすい等の影響を受ける。これを防ぐために、ジョセフソン転送ライン回路７０２の両端にジョセフソン転送ライン回路７０１及び７０３をバッファとして設けることが好ましい。
【００５６】
図７（Ｂ）及び（Ｃ）は、図７（Ａ）の回路のシミュレーション結果を示す。図７（Ｂ）は、ジョセフソン転送ライン回路７０１に入力される入力信号ＩＮであり、図１（Ｂ）のパルスＳ３に相当する。入力信号ＩＮは、組みになる４つのパルス間の間隔は４０ｐｓであり、４つのパルス組みの間の間隔が８０ｐｓとなる連続な単一磁束量子パルスである。図７（Ｃ）は、ジョセフソン転送ライン回路７０３から出力される出力信号ＯＵＴであり、図１（Ｂ）のパルスＳ５に相当する。出力信号ＯＵＴは、パルス間隔が均一化されており、５０ｐｓ±１ｐｓ間隔（２０ＧＨｚ）で単一磁束量子パルスが出力されている。
【００５７】
図８（Ａ）及び（Ｂ）は、図１（Ａ）の第２のジョセフソン転送ライン回路１０５のバイアス電流Ｉｂ及び段数Ｎの関係を説明するための図である。図８（Ａ）に示すように、ジョセフソン転送ライン回路８０１、８０２及び８０３の直列回路に、入力信号ＩＮが入力され、出力信号ＯＵＴが出力される。ジョセフソン転送ライン回路８０１、８０２及び８０３は、図７（Ａ）のジョセフソン転送ライン回路７０１、７０２及び７０３に対応する。ジョセフソン転送ライン回路８０１は、例えば１０段のユニット回路を有し、バイアス電流が０．８×Ｉｃである。ジョセフソン転送ライン回路８０２は、Ｎ段のユニット回路を有し、バイアス電流がＩｂである。ジョセフソン転送ライン回路８０３は、例えば１０段のユニット回路を有し、バイアス電流が０．８×Ｉｃである。
【００５８】
図８（Ｂ）は、ジョセフソン転送ライン回路８０２のユニット回路の段数Ｎ、バイアス電流Ｉｂ及びマッカンバ係数βの関係を示す。横軸がジョセフソン転送ライン回路８０２のユニット回路の段数Ｎを示し、縦軸がジョセフソン転送ライン回路８０２のＩｂ／Ｉｃを示す。ただし、臨界電流Ｉｃ＝０．１ｍＡである。□印はマッカンバ係数β＝１を示し、△印はマッカンバ係数β＝０．７２を示し、○印はマッカンバ係数β＝０．６１を示す。図８（Ｂ）は、パルス間隔を均一化できる段数Ｎとバイアス電流Ｉｂを示すグラフである。
【００５９】
図６（Ｂ）のダンピング抵抗６０１の抵抗値を小さくし、マッカンバ係数βを１より小さくすると、パルス間隔を均一化させる段数Ｎを減らし、バイアス電流Ｉｂのマージンを増やすことができる。ダンピング抵抗６０１を付加し、マッカンバ係数βを小さくすると、バイアス電流Ｉｂを大きめに設定でき、電流マージンは最大±１０％程度が得られる。パルス間隔が広い単一磁束量子パルスを均一化するには、さらに多段化が必要になる。
【００６０】
（第２の実施形態）
図９（Ａ）は本発明の第２の実施形態による超電導回路の構成例を示し、図９（Ｂ）はその動作波形を示す。図９（Ａ）において、ＤＣ／ＳＦＱ回路９０１は、矩形パルスＳ１１の立ち上がり時に単一磁束量子パルスを生成して信号Ｓ１２を出力する。逓倍回路９０２は、図５（Ｂ）に示すラダー型逓倍回路であり、スプリッタ５２２、コンフルエンスバッファ５２３及びジョセフソン転送ライン回路５２４により構成される。逓倍回路９０２は、信号Ｓ１２を逓倍して信号Ｓ１３を出力する。ジョセフソン転送ライン回路９０３は、図１の第１及び第３のジョセフソン転送ライン回路１０４及び１０６のように通常のジョセフソン転送ライン回路でよく、好ましくは図１の第２のジョセフソン転送ライン回路１０５であり、信号Ｓ１３を転送して信号Ｓ１４を出力する。トグルフリップフロップ（Ｔ−ＦＦ）９０４は、分周回路であり、入力信号Ｓ１４を２つの出力端子に交互に切り替えて出力する。その一方の出力信号Ｓ１５は、入力信号Ｓ１４の周波数を１／２に分周した信号である。トグルフリップフロップ９０５も、同様に、入力信号Ｓ１５の周波数を１／２に分周して信号Ｓ１６を出力する。この信号Ｓ１６をクロック信号として使用することができる。
【００６１】
単一磁束量子パルス列は、パルス周期が短いとパルス相互間の斥力が強くなる。そこで、逓倍回路９０２において、周波数が十分に高くなるように逓倍する。信号Ｓ１２の周波数をｆｉとし、信号Ｓ１６の周波数をｆｏとしたとき、ｆｏ＝Ｐ×ｆｉの信号Ｓ１６を生成する場合を考える。この場合、逓倍回路９０２は、信号１２の周波数をＰ×Ｍ倍に逓倍して信号Ｓ１３を出力する。Ｍは例えば４である。具体的には、逓倍回路９０２は、Ｐ×２M段のラダー回路を有する。信号Ｓ１３は、信号Ｓ１６の所望の周波数ｆ０のＭ倍の十分に高い周波数（短い周期）を有する。ジョセフソン転送ライン回路９０３は、Ｍ×ｆｏの高周波数の信号Ｓ１３を転送すると、周波数ｆｏの信号Ｓ１６を転送する場合に比べ、パルス相互間の斥力が強くなり、パルス間隔が均一化される。信号Ｓ１４は、パルス間隔が均一化されている信号である。トグルフリップフロップ９０４，９０５は、信号Ｓ１４の周波数を１／Ｍに分周して出力する。Ｍは例えば４である。この結果、信号Ｓ１６は、信号Ｓ１２の周波数ｆｉのＰ倍の周波数ｆｏになり、均一なパルス列を得ることができる。
【００６２】
例えば、信号Ｓ１２は、５ＧＨｚである。ジョセフソン転送ライン回路９０３が第２のジョセフソン転送ライン回路１０５の場合には、信号Ｓ１３は例えば４０ＧＨｚ以上である。ジョセフソン転送ライン回路９０３が第３のジョセフソン転送ライン回路１０６の場合には、信号Ｓ１３は例えば８０ＧＨｚ以上である。
【００６３】
なお、ジョセフソン転送ライン回路９０３の代わりに、図１のジョセフソン転送ライン回路１０４〜１０６を設けてもよいし、図７のジョセフソン転送ライン回路７０１〜７０３を設けてもよい。
【００６４】
以上のように、第１及び第２の実施形態によれば、単一磁束量子パルス列を鈍化又は高周波数に逓倍することにより、パルス相互間の斥力が強くなり、ジョセフソン転送ライン回路でパルスを転送することにより、パルス間隔を均一化することができる。パルス間隔を均一化することにより、単一磁束量子パルスをクロック信号として使用した場合に、超伝導回路の性能を向上させ、回路の動作マージンの増大、ひいては動作の信頼性を向上させることができる。例えば、超電導アナログデジタルコンバータ（ＡＤＣ）では、クロック信号のジッタが、入力信号の上限帯域や変換精度に大きく利いてくる。
【００６５】
上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００６６】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【００６７】
（付記１）
ジョセフソン接合素子及び超電導インダクタを含み、入力された単一磁束量子パルスを転送する第１及び第３のジョセフソン転送ライン回路と、
前記第１及び第３のジョセフソン転送ライン回路の間に接続され、ジョセフソン接合素子及び超電導インダクタを含み、前記第１及び第３のジョセフソン転送ライン回路に比べて入力単一磁束量子パルスを鈍化又は遅延して転送することによりそのパルス間隔を均一化して出力する第２のジョセフソン転送ライン回路と
を有する超電導回路。
（付記２）
前記第２のジョセフソン転送ライン回路に供給されるバイアス電流は、前記第１及び第３のジョセフソン転送ライン回路に供給されるバイアス電流よりも小さい付記１記載の超電導回路。
（付記３）
前記第１〜第３のジョセフソン転送ライン回路は、それぞれジョセフソン接合素子及び超電導インダクタを含むユニット回路が複数接続されている付記２記載の超電導回路。
（付記４）
前記第１〜第３のジョセフソン転送ライン回路は、それぞれ超電導インダクタが各ジョセフソン接合素子間に接続され、
前記第１〜第３のジョセフソン転送ライン回路内の各ジョセフソン接合素子に前記バイアス電流が供給される付記３記載の超電導回路。
（付記５）
前記第２のジョセフソン転送ライン回路に供給されるバイアス電流は、前記第１及び第３のジョセフソン転送ライン回路に供給されるバイアス電流よりも小さい付記２記載の超電導回路。
（付記６）
前記第２のジョセフソン転送ライン回路内の超電導インダクタは、前記第１及び第３のジョセフソン転送ライン回路内の超電導インダクタよりもインダクタンスが大きい付記１記載の超電導回路。
（付記７）
前記第１〜第３のジョセフソン転送ライン回路は、それぞれジョセフソン接合素子及び超電導インダクタを含むユニット回路が複数接続されている付記６記載の超電導回路。
（付記８）
前記第１〜第３のジョセフソン転送ライン回路は、それぞれ超電導インダクタが各ジョセフソン接合素子間に接続されている付記７記載の超電導回路。
（付記９）
前記第１〜第３のジョセフソン転送ライン回路は、それぞれ各ジョセフソン接合素子に第１の超電導インダクタが直列接続され、その各直列接続間に第２の超電導インダクタが接続されている付記７記載の超電導回路。
（付記１０）
前記第２のジョセフソン転送ライン回路内の前記第１の超電導インダクタは、前記第１及び第３のジョセフソン転送ライン回路内の前記第１の超電導インダクタよりもインダクタンスが大きい付記９記載の超電導回路。
（付記１１）
前記第２のジョセフソン転送ライン回路内の前記第２の超電導インダクタは、前記第１及び第３のジョセフソン転送ライン回路内の前記第２の超電導インダクタとインダクタンスが同じである付記１０記載の超電導回路。
（付記１２）
前記第２のジョセフソン転送ライン回路は、各ジョセフソン接合素子に第１の超電導インダクタが直列接続され、その各直列接続間に第２の超電導インダクタが接続され、
前記第１及び第３のジョセフソン転送ライン回路は、各ジョセフソン接合素子に第１の超電導インダクタが直列接続されないで、各ジョセフソン接合素子間に第２の超電導インダクタが接続されている付記７記載の超電導回路。
（付記１３）
前記第１〜第３のジョセフソン転送ライン回路の前記第２の超電導インダクタは、インダクタンスが同じである付記１２記載の超電導回路。
（付記１４）
前記第１〜第３のジョセフソン転送ライン回路は、それぞれジョセフソン接合素子に並列に接続される抵抗を含む付記１記載の超電導回路。
（付記１５）
前記第２のジョセフソン転送ライン回路内の前記抵抗は、前記第１及び第３のジョセフソン転送ライン回路内の前記抵抗よりも小さい付記１４記載の超電導回路。
（付記１６）
前記第２のジョセフソン転送ライン回路のマッカンバ係数は、前記第１及び第３のジョセフソン転送ライン回路のマッカンバ係数よりも小さい付記１記載の超電導回路。
（付記１７）
さらに、単一磁束量子パルスを逓倍するための逓倍回路を有し、
前記第１のジョセフソン転送ライン回路は、前記逓倍された単一磁束量子パルスを転送する付記１記載の超電導回路。
（付記１８）
さらに、前記第３のジョセフソン転送ライン回路により出力された単一磁束量子パルスを分周するための分周回路を有する付記１７記載の超電導回路。
（付記１９）
単一磁束量子パルスを逓倍するための逓倍回路と、
ジョセフソン接合素子及び超電導インダクタを含み、前記逓倍された単一磁束量子パルスを転送するジョセフソン転送ライン回路と、
前記ジョセフソン転送ライン回路により出力された単一磁束量子パルスを分周するための分周回路と
を有する超電導回路。
（付記２０）
前記ジョセフソン転送ライン回路は、入力された単一磁束量子パルスを鈍化又は遅延しかつパルス間隔を均一化して出力するようにその単一磁束量子パルスを転送する付記１９記載の超電導回路。
（付記２１）
単一磁束量子パルスを出力するための出力回路と、
ジョセフソン接合素子及び超電導インダクタを含み、前記単一磁束量子パルスを鈍化又は遅延しかつパルス間隔を均一化して出力するようにその単一磁束量子パルスを転送するジョセフソン転送ライン回路と
を有する超電導回路。
（付記２２）
前記出力回路は、単一磁束量子パルスを逓倍するための逓倍回路を含む付記２１記載の超電導回路。
【図面の簡単な説明】
【００６８】
【図１】図１（Ａ）は本発明の第１の実施形態による超電導回路の構成例を示すブロック図、図１（Ｂ）はその動作波形を示すタイミングチャートである。
【図２】図２（Ａ）〜（Ｃ）は単一磁束量子パルスを生成するための回路原理を説明するための図である。
【図３】ジョセフソン転送ライン回路の基本構成例を示す回路図である。
【図４】図４（Ａ）は超電導論理和（ＯＲ）回路の構成例を示す回路図、図４（Ｂ）はその動作を説明するための波形図である。
【図５】図５（Ａ）及び（Ｂ）は逓倍回路の構成例を示す回路図である。
【図６】図６（Ａ）〜（Ｃ）はジョセフソン転送ライン回路の構成例を示す回路図である。
【図７】図７（Ａ）は３つのジョセフソン転送ライン回路の構成例を示すブロック図、図７（Ｂ）は入力信号の波形図、図７（Ｃ）は出力信号の波形図である。
【図８】図８（Ａ）及び（Ｂ）はジョセフソン転送ライン回路の段数及びバイアス電流の関係を説明するための図である。
【図９】図９（Ａ）は本発明の第２の実施形態による超電導回路の構成例を示す回路図、図９（Ｂ）はその動作波形を示すタイミングチャートである。
【符号の説明】
【００６９】
１０１  パルス発生回路
１０２  ＤＣ／ＳＦＱ回路
１０３  逓倍回路
１０４  第１のジョセフソン転送ライン（ＪＴＬ）回路
１０５  第２のジョセフソン転送ライン（ＪＴＬ）回路
１０６  第３のジョセフソン転送ライン（ＪＴＬ）回路
【図１】
2005328371.tif 000003
【図２】
2005328371.tif 000004
【図３】
2005328371.tif 000005
【図４】
2005328371.tif 000006
【図５】
2005328371.tif 000007
【図６】
2005328371.tif 000008
【図７】
2005328371.tif 000009
【図８】
2005328371.tif 000010
【図９】
2005328371.tif 000011