(57)【要約】【課題】両方向高電圧スイッチング素子及びこれを含むエネルギー回収回路を提供する。【解決手段】高電圧で両方向に電流が流れるｎチャネル二重拡散ＭＯＳトランジスタとｐチャネル二重拡散ＭＯＳトランジスタとを備える両方向高電圧スイッチング素子及びこれを効果的に駆動して容量性負荷の充放電とき消費されるエネルギーを減少させるエネルギー回収回路が提供される。本発明に従う両方向高電圧スイッチング素子は、対称形ｎチャネル二重拡散ＭＯＳトランジスタと対称形ｐチャネル二重拡散ＭＯＳトランジスタが並列に連結されている。本発明に従うエネルギー回収回路は、プルアップ素子と、プルダウン素子と、エネルギー回収キャパシタ及び両方向高電圧スイッチング素子と、を含む。これにより、容量性負荷の充放電とき消費されるエネルギーを減少させ得る。【選択図】図８
2005210119.tif 000002
【特許請求の範囲】
【請求項１】
ドレーンとソースが対称的に形成されている対称形ｎチャネル二重拡散ＭＯＳトランジスタと、
ドレーンとソースが対称的に形成されている対称形ｐチャネル二重拡散ＭＯＳトランジスタと、
を含み、
前記対称形ｎチャネル二重拡散ＭＯＳトランジスタと前記対称形ｐチャネル二重拡散ＭＯＳトランジスタが並列に連結されていること
を特徴とする両方向高電圧スイッチング素子。
【請求項２】
前記ｎチャネル二重拡散ＭＯＳトランジスタは、第１ｓの電極と、第１ｇの電極と、第１ｄの電極と、を備え、前記第１ｇの電極に電圧が印加されて前記第１ｓの電極と前記第１ｄの電極が導通する場合に前記第１ｓの電極に印加される電圧と前記第１ｄの電極に印加される電圧に応じて前記第１ｓの電極から前記第１ｄの電極へ電流が流れるか、或いは前記第１ｄの電極から前記第１ｓの電極へ電流が流れ、
前記ｐチャネル二重拡散ＭＯＳトランジスタは、第２ｓの電極と、第２ｇの電極と、第２ｄの電極と、を備え、前記第２ｇの電極に電圧が印加されて前記第２ｓの電極と前記第２ｄの電極が導通する場合に前記第２ｓの電極に印加される電圧と前記第２ｄの電極に印加される電圧に応じて前記第２ｓの電極から前記第２ｄの電極へ電流が流れるか、或いは前記第２ｄの電極から前記第２ｓの電極へ電流が流れ、
前記第１ｓの電極と前記第２ｓの電極が連結されており、前記第１ｄの電極と前記第２ｄの電極が連結されている、
ことを特徴とする請求項１に記載の両方向高電圧スイッチング素子。
【請求項３】
前記第１ｇの電極に印加される電圧と前記第２ｇの電極に印加される電圧は、相補的なことを特徴とする請求項２に記載の両方向高電圧スイッチング素子。
【請求項４】
電源電圧端と出力ノードとの間に連結されており、前記出力ノードに電源電圧を伝達するプルアップ素子と、
接地電圧端と前記出力ノードとの間に連結されており、前記出力ノードに接地電圧を伝達するプルダウン素子と、
前記出力ノードと前記接地電圧端との間に連結されているエネルギー回収キャパシタと、
前記出力ノードと前記エネルギー回収キャパシタとの間に連結された両方向高電圧スイッチング素子と、
を含むことを特徴とするエネルギー回収回路。
【請求項５】
前記両方向高電圧スイッチング素子は、ドレーンとソースが対称的に形成されている対称形ｎチャネル二重拡散ＭＯＳトランジスタと、ドレーンとソースが対称的に形成されている対称形ｐチャネル二重拡散ＭＯＳトランジスタと、を含み、
前記対称形ｎチャネル二重拡散ＭＯＳトランジスタと前記対称形ｐチャネル二重拡散ＭＯＳトランジスタが並列に連結されていること
を特徴とする請求項４に記載のエネルギー回収回路。
【請求項６】
前記両方向高電圧スイッチング素子は、ストローブ信号のハイ状態の時間又は前記ストローブ信号のロー状態の時間により活性化される時間が調節されることを特徴とする請求項４に記載のエネルギー回収回路。
【請求項７】
前記両方向高電圧スイッチング素子は、
第１ｓの電極と、第１ｇの電極と、第１ｄの電極と、を備え、前記第１ｇの電極に電圧が印加されて前記第１ｓの電極と前記第１ｄの電極が導通する場合に前記第１ｓの電極に印加される電圧と前記第１ｄの電極に印加される電圧に応じて前記第１ｓの電極から前記第１ｄの電極へ電流が流れるか、或いは前記第１ｄの電極から前記第１ｓの電極へ電流が流れるｎチャネル二重拡散ＭＯＳトランジスタと、
第２ｓの電極と、第２ｇの電極と、第２ｄの電極と、を備え、前記第２ｇの電極に電圧が印加されて前記第２ｓの電極と前記第２ｄの電極が導通する場合に前記第２ｓの電極に印加される電圧と前記第２ｄの電極に印加される電圧に応じて前記第２ｓの電極から前記第２ｄの電極へ電流が流れるか、或いは前記第２ｄの電極から前記第２ｓの電極へ電流が流れるｐチャネル二重拡散ＭＯＳトランジスタと、
を含み、
前記第１ｓの電極と前記第２ｓの電極が連結されており、前記第１ｄの電極と前記第２ｄの電極が連結されている両方向高電圧スイッチング素子を含むこと
を特徴とする請求項４に記載のエネルギー回収回路。
【請求項８】
前記両方向高電圧スイッチング素子は、前記出力ノードの電圧が前記接地電圧から前記電源電圧へ変動されるか、或いは前記電源電圧から前記接地電圧へ変動される場合に活性化されることを特徴とする請求項４に記載のエネルギー回収回路。
【請求項９】
前記両方向高電圧スイッチング素子は、前記出力ノードの電圧が前記接地電圧から前記電源電圧へ変動されるか、或いは前記電源電圧から前記接地電圧へ変動される場合に活性化されることを特徴とする請求項７に記載のエネルギー回収回路。
【請求項１０】
前記両方向高電圧スイッチング素子は、ストローブ信号のハイ状態の時間又は前記ストローブ信号のロー状態の時間により活性化される時間が調節されることを特徴とする請求項８に記載のエネルギー回収回路。
【請求項１１】
前記両方向高電圧スイッチング素子は、前記ストローブ信号の反転信号に応じて活性化され、データ信号が入力されて提供される第１Ｄのフリップフロップ信号と前記ストローブ信号に応じて活性化され、前記第１Ｄのフリップフロップが入力されて提供される第２Ｄのフリップフロップ信号の排他的論理和演算信号に応じて活性化されることを特徴とする請求項１０に記載のエネルギー回収回路。
【請求項１２】
前記プルアップ素子は、ｐチャネルＭＯＳトランジスタであることを特徴とする請求項１１に記載のエネルギー回収回路。
【請求項１３】
前記プルアップ素子は、前記第１Ｄのフリップフロップ信号と前記排他的論理和演算信号の反転信号のＮＡＮＤ演算信号に応じて活性化されることを特徴とする請求項１２に記載のエネルギー回収回路。
【請求項１４】
前記プルダウン素子は、ｎチャネルＭＯＳトランジスタであることを特徴とする請求項１１に記載のエネルギー回収回路。
【請求項１５】
前記プルダウン素子は、前記第１Ｄのフリップフロップ信号と前記排他的論理和演算信号のＮＯＲ演算信号に応じて制御されることを特徴とする請求項１４に記載のエネルギー回収回路。
【請求項１６】
前記第１ｇの電極に印加される電圧と前記第２ｇの電極に印加される電圧は、相補的なことを特徴とする請求項７に記載のエネルギー回収回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、両方向高電圧スイッチング素子及びこれを含むエネルギー回収回路に関するものであり、より詳しくは、高電圧で両方向に電流が流れるｎチャネル二重拡散ＭＯＳトランジスタとｐチャネル二重拡散ＭＯＳトランジスタとを備える両方向高電圧スイッチング素子及びこれを効果的に駆動して容量性負荷（ｃａｐａｃｉｔｉｖｅ  ｌｏａｄ）の充放電時に消費されるエネルギーを減少させるエネルギー回収回路に関するものである。
【背景技術】
【０００２】
エネルギー回収回路（Ｅｎｅｒｇｙ  Ｒｅｃｏｖｅｒｙ  Ｃｉｒｃｕｉｔ；ＥＲＣ）は、高電圧を電源電圧として使用する場合に消費されるエネルギーを効果的に用いるためにエネルギー回収キャパシタを別途に備えてキャパシタ負荷を電源電圧に充電するか、或いは放電する。この際、キャパシタ負荷を電源電圧まで一気に充電するか、或いは放電するよりも、エネルギー回収キャパシタを用いて多段階に充電するか、或いは放電する方が消費されるエネルギーが減少する。例えば、キャパシタ負荷に高電圧を２段階で充電するか、或いは放電する場合においては、先ずキャパシタ負荷を高電圧の１／２程充電した後に高電圧まで充電する。そして、充電された高電圧も１／２程放電した後に、残り分を放電する。
【０００３】
エネルギー回収回路を半導体素子として実現し、電源電圧として高電圧を使用するためには、エネルギー回収回路の両方向スイッチで二重拡散ＭＯＳトランジスタ（Ｄｏｕｂｌｅ  Ｄｉｆｆｕｓｅｄ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ；ＤＭＯＳ  ＦＥＴ）を用いなければならない。しかしながら、従来の二重拡散ＭＯＳトランジスタは、以下の理由により両方向スイッチとして使用されることができないという問題がある。
【０００４】
具体的には、図１Ａは、特許文献１に開示されている二重拡散ＭＯＳトランジスタのうちｎチャネル二重拡散ＭＯＳトランジスタ１００のソースとそのソースが形成されている半導体基板を連結したものについての等価回路図であり、図１Ｂは、特許文献１に開示されている二重拡散ＭＯＳトランジスタのうちｐチャネル二重拡散ＭＯＳトランジスタ１５０のソースとそのソースが形成されている半導体基板を連結したものについての等価回路図である。
【０００５】
従来のｎチャネル二重拡散ＭＯＳトランジスタ１００は、ソースとドレーンが対称的に形成されておらず、ソースとそのソースが形成されている半導体基板が連結されているため、図１Ａに示されたように、従来のｎチャネル二重拡散ＭＯＳトランジスタ１００は、ｎチャネルＭＯＳトランジスタ及びそのドレーンとソースとの間に寄生するボディー（ｂｏｄｙ）ダイオード１１０と等価である。
【０００６】
従来のｎチャネル二重拡散ＭＯＳトランジスタ１００は、ドレーン電極ＤＮからソース電極ＳＮへ電流を流す場合には、寄生するボディーダイオード１１０に逆方向バイアス（ｂｉａｓ）が印加されてターンオフされるため、ゲート電極ＧＮに印加される電圧に応じて電流量を調節することができるが、ソース電極ＳＮからドレーン電極ＤＮへ電流を流す場合には、寄生するボディーダイオード１１０に順方向バイアスが印加されてターンオンされるため、ゲート電極ＧＮに印加される電圧に応じて電流量を調節することができない。従って、従来のｎチャネル二重拡散ＭＯＳトランジスタ１００は、両方向スイッチング素子として用いられるのに適しない。
【０００７】
従来のｐチャネル二重拡散ＭＯＳトランジスタ１５０もソースとドレーンが対称的に形成されておらず、ソースとそのソースが形成されている半導体基板が連結されているため、図１Ｂに示されたように、従来のｐチャネル二重拡散ＭＯＳトランジスタ１５０は、ｐチャネルＭＯＳトランジスタ及びそのドレーンとソースとの間に寄生するボディーダイオード１６０と等価である。
【０００８】
従来のｐチャネル二重拡散ＭＯＳトランジスタ１５０は、ソース電極ＳＰからドレーン電極ＤＰへ電流を流す場合には、寄生するボディーダイオード１６０に逆方向バイアスが印加されてターンオフされるため、ゲート電極ＧＰに印加される電圧に応じて電流量を調節することができるが、ドレーン電極ＤＰからソース電極ＳＰへ電流を流す場合には、寄生するボディーダイオード１６０に順方向バイアスが印加されてターンオンされるため、ゲート電極ＧＰに印加される電圧に応じて電流量を調節することができない。従って、従来のｐチャネル二重拡散ＭＯＳトランジスタ１５０も両方向スイッチング素子として用いられるのに適しない。
【特許文献１】韓国公開特許第２００３−００８７７３９号公報
【特許文献２】韓国公開特許第２００２−０８９４２５号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の技術的課題は、高電圧で両方向に電流が流れ、寄生するボディーダイオードによる誤動作が発生しない両方向高電圧スイッチング素子を提供するところにある。
【００１０】
本発明の他の技術的課題は、両方向高電圧スイッチング素子を効果的に駆動して容量性負荷の充放電時に消費されるエネルギーを減少させるエネルギー回収回路を提供するところにある。
【課題を解決するための手段】
【００１１】
前述した技術的課題を達成するための本発明の両方向高電圧スイッチング素子は、ドレーンとソースが対称的に形成されている対称形ｎチャネル二重拡散ＭＯＳトランジスタ（ｎ  ｃｈａｎｎｅｌ  Ｄｏｕｂｌｅ  Ｄｉｆｆｕｓｅｄ  ＭＯＳ  ＦＥＴ）と、ドレーンとソースが対称的に形成されている対称形ｐチャネル二重拡散ＭＯＳトランジスタと、を含み、対称形ｎチャネル二重拡散ＭＯＳトランジスタと対称形ｐチャネル二重拡散ＭＯＳトランジスタが並列に連結されている。
【００１２】
前述した技術的課題を達成するための本発明の一実施形態の両方向高電圧スイッチング素子は、第１ｓの電極と、第１ｇの電極と、第１ｄの電極と、を備え、第１ｇの電極に電圧が印加されて第１ｓの電極と第１ｄの電極が導通する場合に第１ｓの電極に印加される電圧と第１ｄの電極に印加される電圧に応じて第１ｓの電極から第１ｄの電極へ電流が流れるか、或いは第１ｄの電極から第１ｓの電極へ電流が流れるｎチャネル二重拡散ＭＯＳトランジスタ（ｎ  ｃｈａｎｎｅｌ  Ｄｏｕｂｌｅ  Ｄｉｆｆｕｓｅｄ  ＭＯＳ  ＦＥＴ）と、第２ｓの電極と、第２ｇの電極と、第２ｄの電極と、を備え、第２ｇの電極に電圧が印加されて第２ｓの電極と第２ｄの電極が導通する場合に第２ｓの電極に印加される電圧と第２ｄの電極に印加される電圧に応じて第２ｓの電極から第２ｄの電極へ電流が流れるか、或いは第２ｄの電極から第２ｓの電極へ電流が流れるｐチャネル二重拡散ＭＯＳトランジスタと、を含み、第１ｓの電極と第２ｓの電極が連結されており、第１ｄの電極と第２ｄの電極が連結されている。
【００１３】
前述した他の技術的課題を達成するための本発明のエネルギー回収回路は、電源電圧端と出力ノードとの間に連結されており、出力ノードに電源電圧を伝達するプルアップ素子と、接地電圧端と出力ノードとの間に連結されており、出力ノードに接地電圧を伝達するプルダウン素子と、出力ノードと接地電圧端との間に連結されているエネルギー回収キャパシタと、出力ノードとエネルギー回収キャパシタとの間に連結された両方向高電圧スイッチング素子と、を含む。本発明の一実施形態のエネルギー回収回路では、両方向高電圧スイッチング素子は、ドレーンとソースが対称的に形成されている対称形ｎチャネル二重拡散ＭＯＳトランジスタと、ドレーンとソースが対称的に形成されている対称形ｐチャネル二重拡散ＭＯＳトランジスタと、を含み、対称形ｎチャネル二重拡散ＭＯＳトランジスタと対称形ｐチャネル二重拡散ＭＯＳトランジスタが並列に連結されている。
【００１４】
前述した他の技術的課題を達成するための本発明の一実施形態によるエネルギー回収回路は、電源電圧端と出力ノードとの間に連結されており、出力ノードに電源電圧を伝達するプルアップ素子と、出力ノードとエネルギー回収キャパシタとの間に連結されており、第１ｓの電極と、第１ｇの電極と、第１ｄの電極と、を備え、第１ｇの電極に電圧が印加されて第１ｓの電極と第１ｄの電極が導通する場合に第１ｓの電極に印加される電圧と第１ｄの電極に印加される電圧に応じて第１ｓの電極から第１ｄの電極へ電流が流れるか、或いは第１ｄの電極から第１ｓの電極へ電流が流れるｎチャネル二重拡散ＭＯＳトランジスタと、第２ｓの電極と、第２ｇの電極と、第２ｄの電極と、を備え、第２ｇの電極に電圧が印加されて第２ｓの電極と第２ｄの電極が導通する場合に第２ｓの電極に印加される電圧と第２ｄの電極に印加される電圧に応じて第２ｓの電極から第２ｄの電極へ電流が流れるか、或いは第２ｄの電極から第２ｓの電極へ電流が流れるｐチャネル二重拡散ＭＯＳトランジスタと、を含み、第１ｓの電極と第２ｓの電極が連結されており、第１ｄの電極と第２ｄの電極が連結されている両方向高電圧スイッチング素子を含む。
【００１５】
その他、実施形態の具体的な事項は、詳細な説明及び図面に含まれている。
【発明の効果】
【００１６】
前述したように成された本発明によれば、高電圧で両方向に電流が流れるｎチャネル二重拡散ＭＯＳトランジスタとｐチャネル二重拡散ＭＯＳトランジスタとを備える両方向高電圧スイッチング素子及びこれを効果的に駆動して容量性負荷の充放電とき消費されるエネルギーを減少させるエネルギー回収回路を提供することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の利点及び特徴、そして、それらを達成する方法は、添付図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。なお、明細書及び図面の全体にわたって同一参照の符号は、同一の構成要素を示している。
【００１８】
本発明に係る両方向高電圧スイッチング素子は、ドレーンとソースとの間に両方向に電流を流すことができる対称形ｎチャネル二重拡散ＭＯＳトランジスタと、ドレーンとソースとの間に両方向に電流を流すことができる対称形ｐチャネル二重拡散ＭＯＳトランジスタとを並列に連結して構成されうる。それにより、高電圧でドレーンとソースとの間に両方向に電流を流すことができ、またドレーンとソースとの間における両方向の電流駆動能力を向上させ得る。
【００１９】
そして、本発明に係るエネルギー回収回路は、本発明に係る両方向高電圧スイッチング素子を必要な場合にのみ最小限に活性化させることによって消費されるエネルギーを減少させ得る。
【００２０】
以下、添付図面を参照して本発明の好適な実施形態を詳細に説明する。
【００２１】
図２及び図３を参照して本発明の一実施形態のエネルギー回収回路を構成する負荷キャパシタの充放電回路の動作を説明する。図２は、本発明の一実施形態のエネルギー回収回路を構成する負荷キャパシタの充放電回路の等価回路図２００であり、図３は、図２の回路の充電及び放電の電圧波形３００である。
【００２２】
モード１では、Ａスイッチング素子ＳＡとＢスイッチング素子ＳＢは、ターンオフされ、Ｃスイッチング素子ＳＣは、ターンオンされ、エネルギー回収キャパシタＣＥＲＣは、電源電圧ＶＰＰの１／２電圧で充電されている。これにより、負荷キャパシタＣｌｏａｄとエネルギー回収キャパシタＣＥＲＣが導通するため、エネルギー回収キャパシタＣＥＲＣに充電された電圧がＣスイッチング素子ＳＣを通じて負荷キャパシタＣｌｏａｄに伝達され、負荷キャパシタＣｌｏａｄに充電される電圧が電源電圧ＶＰＰの１／２電圧になるときまでＣスイッチング素子ＳＣをターンオンさせて負荷キャパシタＣｌｏａｄを充電させる。
【００２３】
モード２では、Ｂスイッチング素子ＳＢとＣスイッチング素子ＳＣは、ターンオフされ、Ａスイッチング素子ＳＡは、ターンオンされる。これにより、負荷キャパシタ（Ｃｌｏａｄ）と電源電圧端とが導通するため、Ａスイッチング素子ＳＡを通じて電源電圧ＶＰＰが負荷キャパシタＣｌｏａｄに伝達され、負荷キャパシタＣｌｏａｄに充電される電圧が電源電圧ＶＰＰになるときまでＡスイッチング素子ＳＡをターンオンさせて負荷キャパシタＣｌｏａｄを充電させる。
【００２４】
モード３では、Ａスイッチング素子ＳＡとＢスイッチング素子ＳＢは、ターンオフされ、Ｃスイッチング素子ＳＣは、ターンオンされる。これにより、負荷キャパシタ（Ｃｌｏａｄ）とエネルギー回収キャパシタＣＥＲＣが導通するため、負荷キャパシタＣｌｏａｄに充電された電源電圧ＶＰＰがＣスイッチング素子ＳＣを通じてエネルギー回収キャパシタＣＥＲＣに伝達され、負荷キャパシタＣｌｏａｄに充電される電圧が電源電圧ＶＰＰの１／２電圧になるときまでＣスイッチング素子ＳＣをターンオンさせて負荷キャパシタＣｌｏａｄを放電させる。
【００２５】
モード４では、Ａスイッチング素子ＳＡとＣスイッチング素子ＳＣは、ターンオフされ、Ｂスイッチング素子ＳＢは、ターンオンされる。これにより、負荷キャパシタ（Ｃｌｏａｄ）と接地電圧端が導通するため、Ｂスイッチング素子ＳＢを通じて電源電圧ＶＰＰが負荷キャパシタＣｌｏａｄに充電された電圧が接地電圧端に伝達され、負荷キャパシタＣｌｏａｄに充電された電圧が接地電圧ＧＮＤになるときまでＢスイッチング素子ＳＢをターンオンさせて負荷キャパシタＣｌｏａｄを放電させる。
【００２６】
Ａスイッチング素子ＳＡは、電源電圧ＶＰＰ端から負荷キャパシタＣｌｏａｄへのみ電圧を伝達すればよいため、一つの方向にのみ電流を流してもよく、Ｂスイッチング素子ＳＢも負荷キャパシタＣｌｏａｄから接地電圧端へのみ電圧を伝達すればよいため、一つの方向にのみ電流を流しても差し支えない。しかしながら、Ｃスイッチング素子ＳＣは、エネルギー回収キャパシタＣＥＲＣから負荷キャパシタＣｌｏａｄへも電圧を伝達し、負荷キャパシタＣｌｏａｄからエネルギー回収キャパシタＣＥＲＣへも電圧を伝達するため、両方向に電流を流すことができなければならない。
【００２７】
このような両方向スイッチング素子ＳＣは、図４Ａ〜図６Ｂに示されている対称形二重拡散ＭＯＳトランジスタで構成されうる。図４Ａは、対称形ｎチャネル二重拡散ＭＯＳトランジスタの横断面図であり、図４Ｂは、対称形ｐチャネル二重拡散ＭＯＳトランジスタの横断面図である。そして、図５Ａは、図４Ａの対称形ｎチャネル二重拡散ＭＯＳトランジスタの等価回路図であり、図５Ｂは、図４Ｂの対称形ｐチャネル二重拡散ＭＯＳトランジスタの等価回路図である。そして、図６Ａは、対称形ｎチャネル二重拡散ＭＯＳトランジスタの充電時と放電時における電流経路を表示する回路図であり、図６Ｂは、対称形ｐチャネル二重拡散ＭＯＳトランジスタの充電時と放電時における電流経路を表示する回路図である。
【００２８】
ｎチャネル二重拡散ＭＯＳトランジスタは、対称的に形成されており、ｐチャネル二重拡散ＭＯＳトランジスタは、対称的に形成されている。前述した内容は、本出願の譲受人に譲渡された韓国特許出願第２００３−００４０１８２号に十分に開示されており、特許出願の内容は本明細書に十分に開示されたように援用されて統合される。
【００２９】
図４Ａに示された対称形ｎチャネル二重拡散ＭＯＳトランジスタ４００の半導体基板に接地電圧を印加するように構成すれば、それは、図５Ａに示されたように、ｎチャネルＭＯＳトランジスタと２個の寄生ボディーダイオード５１０，５１２とからなる構成と等価である。従って、ドレーン電極１Ｄからソース電極１Ｓへ電流を流す場合やソース電極１Ｓからドレーン電極１Ｄへ電流を流す場合において、２個の寄生するボディーダイオード５１０，５１２が共にターンオンされることがないため、ソース電極１Ｓとドレーン電極１Ｄの両方向に電流を流すことが可能である。
【００３０】
図４Ｂに示された対称形ｐチャネル二重拡散ＭＯＳトランジスタ４５０の半導体基板に電源電圧を印加するように構成すれば、それは、図５Ｂに示されたように、ｐチャネルＭＯＳトランジスタと２個の寄生するボディーダイオード５６０，５６２とからなる構成と等価である。従って、ドレーン電極２Ｄからソース電極２Ｓへ電流を流す場合やソース電極２Ｓからドレーン電極２Ｄへ電流を流す場合において、２個の寄生するボディーダイオード５６０，５６２が共にターンオンされることがないため、ソース電極２Ｓとドレーン電極２Ｄの両方向に電流を流すことが可能である。
【００３１】
ところで、スイッチング素子を対称形ｎチャネル又はｐチャネル二重拡散ＭＯＳトランジスタからのみ構成する場合には、電流駆動能力が低下されるため、トランジスタの大きさ（ゲート幅）を増大させなければならない。これを図６Ａ及び図６Ｂを参照して説明する。図６Ａ及び図６Ｂにおいて、エネルギー回収キャパシタＣＥＲＣは、電源電圧ＶＰＰの１／２電圧の独立電圧源として等価化されて示されている。図６Ａに示されたように、ゲート電極１Ｇに電源電圧ＶＰＰが印加され、半導体基板に接地電圧ＧＮＤが印加されて対称形ｎチャネル二重拡散ＭＯＳトランジスタがターンオン状態でエネルギー回収キャパシタＣＥＲＣから負荷キャパシタＣｌｏａｄへ電圧を伝達する場合（充電）には、ソース電極１Ｓ電圧と半導体基板との電圧差異は、充電初期には発生しないが、充電が完了した場合には電源電圧ＶＰＰの１／２電圧程発生する。しかしながら、対称形ｎチャネル二重拡散ＭＯＳトランジスタがターンオン状態で負荷キャパシタＣｌｏａｄからエネルギー回収キャパシタＣＥＲＣへ電圧を伝達する場合（放電）には、ドレーン電極１Ｄ電圧と半導体基板との電圧差異が電源電圧ＶＰＰの１／２電圧を保ち続ける。従って、ボディーエフェクト（ｂｏｄｙ−ｅｆｆｅｃｔ）により充電時より放電時にスレッショルド電圧（Ｔｈｒｅｓｈｏｌｄ  Ｖｏｌｔａｇｅ）が高まることによって、放電時の対称形ｎチャネル二重拡散ＭＯＳトランジスタの電流駆動能力が低下する。こうした電流駆動能力の低下を防止するためには、対称形ｎチャネル二重拡散ＭＯＳトランジスタの大きさを増大させなければならない。
【００３２】
同様に、図６Ｂに示されたように、ゲート電極２Ｇに接地電圧ＧＮＤが印加され、半導体基板に電源電圧ＶＰＰが印加されて対称形ｐチャネル二重拡散ＭＯＳトランジスタがターンオン状態でエネルギー回収キャパシタＣＥＲＣから負荷キャパシタＣｌｏａｄへ電圧を伝達する場合（充電）には、ドレーン電極２Ｄの電圧と半導体基板との電圧差異が電源電圧ＶＰＰの１／２電圧を保ち続ける。しかしながら、対称形ｐチャネル二重拡散ＭＯＳトランジスタがターンオン状態で負荷キャパシタＣｌｏａｄからエネルギー回収キャパシタＣＥＲＣへ電圧を伝達する場合（放電）には、ソース電極２Ｓ電圧と半導体基板との電圧差異は、放電初期には発生しないが、放電が完了した場合には電源電圧ＶＰＰの１／２電圧程発生される。従って、ボディーエフェクトにより放電時より充電時にスレッショルド電圧が高まれることによって、充電時の対称形ｐチャネル二重拡散ＭＯＳトランジスタの電流駆動能力が低下する。こうした電流駆動能力の低下を防止するためには、対称形ｐチャネル二重拡散ＭＯＳトランジスタの大きさを増大させなければならない。
【００３３】
従って、本発明の一実施形態による両方向高電圧スイッチング素子は、充電時には、ｎチャネル二重拡散ＭＯＳトランジスタを使用し、放電時には、ｐチャネル二重拡散ＭＯＳトランジスタを使用することができるように構成される。
【００３４】
本発明の一実施形態の両方向高電圧スイッチング素子は、図７Ａ及び図７Ｂを参照して説明する。図７Ａは、本発明の一実施形態による両方向高電圧スイッチング素子７００の充電ときの電流経路を示す回路図であり、図７Ｂは、本発明の一実施形態による両方向高電圧スイッチング素子７５０の放電ときの電流経路を示す回路図である。
【００３５】
本発明の一実施形態の両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓは、対称形ｎチャネル二重拡散ＭＯＳトランジスタＤＭＮと、対称形ｐチャネル二重拡散ＭＯＳトランジスタＤＭＰとを含む。対称形ｎチャネル二重拡散ＭＯＳトランジスタＤＭＮは、第１ｓの電極１Ｓ、第１ｇの電極１Ｇと、第１ｄの電極１Ｄと、を備え、前述したように寄生する２個のダイオード７１０，７１２が同時にターンオンされないため、第１ｇの電極１Ｇに電圧が印加されて第１ｓの電極１Ｓと第１ｄの電極１Ｄが導通する場合において、第１ｓの電極１Ｓに印加される電圧と第１ｄの電極１Ｄに印加される電圧に応じて第１ｓの電極１Ｓから第１ｄの電極１Ｄへ電流を流すか、或いは第１ｄの電極１Ｄから第１ｓの電極１Ｓへ電流を流すことができる。
【００３６】
対称形ｐチャネル二重拡散ＭＯＳトランジスタＤＭＰは、第２ｓの電極２Ｓ、第２ｇの電極２Ｇと、第２ｄの電極２Ｄと、を備え、前述したように寄生する２個のダイオード７６０，７６２が同時にターンオンされないため、第２ｇの電極２Ｇに電圧が印加されて第２ｓの電極２Ｓと第２ｄの電極２Ｄが導通する場合において、第２ｓの電極２Ｓに印加される電圧と第２ｄの電極２Ｄに印加される電圧に応じて第２ｓの電極２Ｓから第２ｄの電極２Ｄへ電流を流すか、或いは第２ｄの電極２Ｄから第２ｓの電極２Ｓへ電流を流すことができる。
【００３７】
対称形ｎチャネル二重拡散ＭＯＳトランジスタＤＭＮと対称形ｐチャネル二重拡散ＭＯＳトランジスタＤＭＰは、並列に連結されている。すなわち、対称形ｎチャネル二重拡散ＭＯＳトランジスタＤＭＮの第１ｓの電極１Ｓと対称形ｐチャネル二重拡散ＭＯＳトランジスタＤＭＰの第２ｓの電極２Ｓが連結されており、対称形ｎチャネル二重拡散ＭＯＳトランジスタＤＭＮの第１ｄの電極１Ｄと対称形ｐチャネル二重拡散ＭＯＳトランジスタＤＭＰの第２ｄの電極２Ｄが連結されている。
【００３８】
図７Ａを参照して本発明の一実施形態の両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓを通じて負荷キャパシタＣｌｏａｄを充電させる場合を説明する。図７Ａには、エネルギー回収キャパシタＣＥＲＣが電源電圧ＶＰＰの１／２電圧の独立電圧源として等価化されて示されている。第１ｇの電極１Ｇに電源電圧ＶＰＰが印加され、半導体基板に接地電圧ＧＮＤが印加されて対称形ｎチャネル二重拡散ＭＯＳトランジスタＤＭＮがターンオン状態でエネルギー回収キャパシタＣＥＲＣから負荷キャパシタＣｌｏａｄへ電圧を伝達（充電）すれば、第１ｓの電極１Ｓの電圧と半導体基板との電圧差異は、充電初期には発生しないが、充電が完了した場合には電源電圧ＶＰＰの１/２電圧程発生する。従って、本発明の一実施形態の両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓは、負荷キャパシタＣｌｏａｄを充電させる場合には、対称形ｎチャネル二重拡散ＭＯＳトランジスタＤＭＮを用いるため、前述した放電時の対称形ｎチャネル二重拡散ＭＯＳトランジスタＤＭＮの電流駆動能力が低下する問題は起こらない。
【００３９】
図７Ｂを参照して本発明の一実施形態の両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓを通じて負荷キャパシタＣｌｏａｄを放電させる場合を説明する。図７Ｂには、エネルギー回収キャパシタＣＥＲＣが電源電圧ＶＰＰの１／２電圧の独立電圧源として等価化されて示されている。第２ｇの電極２Ｇに接地電圧ＧＮＤが印加され、半導体基板に電源電圧ＶＰＰが印加されて対称形ｐチャネル二重拡散ＭＯＳトランジスタＤＭＰがターンオン状態で負荷キャパシタＣｌｏａｄからエネルギー回収キャパシタＣＥＲＣへ電圧を伝達（放電）すれば、第２ｓの電極２Ｓの電圧と半導体基板との電圧差異は、放電初期には発生しないが、放電が完了した場合には電源電圧ＶＰＰの１/２電圧程発生する。従って、本発明の一実施形態の両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓは、負荷キャパシタＣｌｏａｄを放電させる場合には、対称形ｐチャネル二重拡散ＭＯＳトランジスタＤＭＰを用いるため、前述した充電ときの対称形ｐチャネル二重拡散ＭＯＳトランジスタＤＭＰの電流駆動能力が低下する問題は起こらない。
【００４０】
すなわち、本発明の好適な実施形態の両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓは、負荷キャパシタＣｌｏａｄを充電させる場合には、対称形ｎチャネル二重拡散ＭＯＳトランジスタＤＭＮを用い、負荷キャパシタＣｌｏａｄを放電させる場合には、対称形ｐチャネル二重拡散ＭＯＳトランジスタＤＭＰを用いることによって、前述した電流駆動能力の低下を防止することができる。従って、対称形ｎチャネル二重拡散ＭＯＳトランジスタＤＭＮと対称形ｐチャネル二重拡散ＭＯＳトランジスタＤＭＰの大きさを増大させることなく放電時と充電時との双方において電流駆動能力の低下を最小化することができる。
【００４１】
対称形ｎチャネル二重拡散ＭＯＳトランジスタＤＭＮの第１ｇの電極１Ｇに印加される電圧と対称形ｐチャネル二重拡散ＭＯＳトランジスタＤＭＰの第２ｇの電極２Ｇに印加される電圧は相補的なことが望ましい。図７Ａ及び図７Ｂに示されたように、第１ｇの電極１Ｇと第２ｇの電極２Ｇとの間にインバータＩＮＶ１を連結する場合には、容易に第１ｇの電極１Ｇと第２ｇの電極２Ｇに互いに相補的な電圧を印加することができる。第１ｇの電極１Ｇと第２ｇの電極２Ｇに互いに相補的な電圧を印加すれば、負荷キャパシタＣｌｏａｄを充電する場合や負荷キャパシタＣｌｏａｄを放電する場合を区別せずに一つの制御信号によって対称形ｎチャネル二重拡散ＭＯＳトランジスタＤＭＮと対称形ｐチャネル二重拡散ＭＯＳトランジスタＤＭＰとを活性化させ得る。
【００４２】
図７Ａ及び図７Ｂに示されている両方向高電圧スイッチング素子は、例えば、プラズマディスプレイ装置のドライバ集積回路のように高電圧動作を要する集積回路のエネルギー回収回路に効果的に適用されることができる。
【００４３】
図８及び図９を参照して本発明の一実施形態によるエネルギー回収回路の動作を説明する。図８は、本発明の一実施形態によるエネルギー回収回路の回路図８００であり、図９は、本発明の一実施形態による図８のエネルギー回収回路のタイミング構成図９００である。本発明の一実施形態のエネルギー回収回路は、プルアップ素子ＵＰと、プルダウン素子ＤＯＷＮと、エネルギー回収キャパシタＣＥＲＣ及び両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓと、を含む。
【００４４】
プルアップ素子ＵＰは、電源電圧端と出力ノードＯＵＴ＿Ｎとの間に連結されており、出力ノードＯＵＴ＿Ｎに電源電圧ＶＰＰを伝達し、プルダウン素子ＤＯＷＮは、接地電圧端と出力ノードＯＵＴ＿Ｎとの間に連結されており、出力ノードＯＵＴ＿Ｎに接地電圧ＧＮＤを伝達する。エネルギー回収キャパシタＣＥＲＣは、出力ノードＯＵＴ＿Ｎと接地電圧端との間に連結されており、両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓは、出力ノードＯＵＴ＿Ｎとエネルギー回収キャパシタＣＥＲＣとの間に連結されており、エネルギー回収キャパシタＣＥＲＣに充電された電圧を出力ノードＯＵＴ＿Ｎに伝達するか、或いは出力ノードＯＵＴ＿Ｎに充電された電圧をエネルギー回収キャパシタＣＥＲＣに伝達する。
【００４５】
両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓは、出力ノードＯＵＴ＿Ｎの電圧が接地電圧ＧＮＤから電源電圧ＶＰＰへ変動するか、或いは電源電圧ＶＰＰから接地電圧ＧＮＤへ変動する場合にのみ活性化されることが望ましい。出力ノードＯＵＴ＿Ｎの電圧が変動しない場合には、両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓを通じてエネルギー回収キャパシタＣＥＲＣに充電された電圧を出力ノードＯＵＴ＿Ｎに伝達するか、出力ノードＯＵＴ＿Ｎに充電された電圧をエネルギー回収キャパシタＣＥＲＣに伝達する必要がないためである。それにより、必要な場合にのみ両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓを活性化させて消費されるエネルギーを減少させ得る。
【００４６】
そして、両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓは、ストローブ信号Ｓｔｒｏｂｅのハイ状態の時間又はロー状態の時間に応じて活性化される時間が調節されるように構成されうる。ストローブ信号Ｓｔｒｏｂｅは、ＤフリップフロップＯＢＲ，ＰＯＳＲを同期させる制御信号としてストローブ信号Ｓｔｒｏｂｅのハイ状態の時間又はロー状態の時間を調整して両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓの活性化時間を調節することによって容易に出力ノードＯＵＴ＿Ｎとエネルギー回収キャパシタＣＥＲＣが導通する時間を制御することができる。
【００４７】
本発明の一実施形態によるエネルギー回収回路は、ストローブ信号Ｓｔｒｏｂｅの反転信号に応じて活性化され、データ信号Ｄａｔａが入力されて提供される第１Ｄのフリップフロップ信号Ａとストローブ信号Ｓｔｒｏｂｅに応じて活性化され、第１Ｄのフリップフロップ信号Ａが入力されて提供される第２Ｄのフリップフロップ信号Ｂの排他的論理和（ｅｘｃｌｕｓｉｖｅ  ｏｒ）演算信号ＸＯＲをレベルシフター（図示せず）或いはトランスミッションゲートＴＲＡＮＳなどの半導体回路を通じて両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓに印加するか、或いは直接両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓに印加することによって、出力ノードＯＵＴ＿Ｎの電圧が接地電圧ＧＮＤから電源電圧ＶＰＰへ変動するか、或いは電源電圧ＶＰＰから接地電圧ＧＮＤへ変動する場合にのみ活性化されることができるように構成されうる。また、ストローブ信号Ｓｔｒｏｂｅがロー状態である場合にのみ両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓが活性化されうる。
【００４８】
両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓの活性化信号ＥＲＣ＿ＯＵＴが両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓに印加されれば、両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓの活性化信号ＥＲＣ＿ＯＵＴがロー状態である場合には、両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓは、非活性化され、両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓの活性化信号ＥＲＣ＿ＯＵＴがハイ状態である場合には、両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓは活性化される。
【００４９】
第１Ｄのフリップフロップ信号Ａは、ＤフリップフロップＯＢＲに活性化信号としてストローブ信号Ｓｔｒｏｂｅの反転信号を印加し、入力信号としてデータ信号Ｄａｔａを印加してＤフリップフロップＯＢＲから出力された信号を用いる。結局第１Ｄのフリップフロップ信号Ａは、データ信号Ｄａｔａの現在状態を示す信号である。
【００５０】
第２Ｄのフリップフロップ信号Ｂとしては、ＤフリップフロップＰＯＳＲに活性化信号としてストローブ信号Ｓｔｒｏｂｅを印加し、入力信号として第１Ｄのフリップフロップ信号Ａを印加してＤフリップフロップＰＯＳＲから出力された信号を用いることができる。つまり、第２Ｄのフリップフロップ信号Ｂは、データ信号Ｄａｔａの以前状態を示す信号である。
【００５１】
両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓの活性化信号ＥＲＣ＿ＯＵＴとして第１Ｄのフリップフロップ信号Ａと第２Ｄのフリップフロップ信号Ｂの排他的論理和演算信号ＸＯＲを用いれば、図９に示されたようにストローブ信号Ｓｔｒｏｂｅのロー状態Ａ’，Ｂ’，Ｃ’，Ｄ’の時間を調整することによって、両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓの活性化信号ＥＲＣ＿ＯＵＴのハイ状態の時間を調節することができる。つまり、ストローブ信号Ｓｔｒｏｂｅのロー状態Ａ’，Ｂ’，Ｃ’，Ｄ’の時間を調整することによって両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓの活性化時間を調節することができる。
【００５２】
そして、両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓの活性化信号ＥＲＣ＿ＯＵＴとして第１Ｄのフリップフロップ信号Ａと第２Ｄのフリップフロップ信号Ｂの排他的論理和演算信号ＸＯＲを用いることによって現在のデータ信号Ｄａｔａと以前のデータ信号Ｄａｔａが変更される場合にのみ両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓが活性化されて、不要な場合には、両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓが活性化されないため消費されるエネルギーを減少させ得る。
【００５３】
プルアップ素子ＵＰは、ＰＭＯＳトランジスタＭＰ１であることが望ましい。それにより、プルアップ素子ＵＰは、出力ノードＯＵＴ＿Ｎに電源電圧ＶＰＰを効果的に伝達することができる。プルアップ素子ＵＰは、第１Ｄのフリップフロップ信号Ａと両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓの活性化信号ＥＲＣ＿ＯＵＴの反転信号のＮＡＮＤ演算信号ＮＡＮＤにより活性化される。プルアップ素子ＵＰの活性化信号Ｐ＿Ｏｕｔがロー状態である場合には、プルアップ素子ＵＰは活性化され、プルアップ素子ＵＰの活性化信号Ｐ＿Ｏｕｔがハイ状態である場合には、プルアップ素子ＵＰは非活性化される。
【００５４】
プルダウン素子ＤＯＷＮは、ＮＭＯＳトランジスタＭＮ１であることが望ましい。それにより、プルダウン素子ＤＯＷＮは、出力ノードＯＵＴ＿Ｎに接地電圧ＧＮＤを効果的に伝達することができる。プルダウン素子ＤＯＷＮは、第１Ｄのフリップフロップ信号Ａと両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓの活性化信号のＮＯＲ演算信号ＮＯＲに応じて活性化される。プルダウン素子ＤＯＷＮの活性化信号Ｎ＿Ｏｕｔがハイ状態である場合には、プルダウン素子ＤＯＷＮは活性化され、プルダウン素子ＤＯＷＮの活性化信号Ｎ＿Ｏｕｔがロー状態である場合には、プルダウン素子ＤＯＷＮは非活性化される。
【００５５】
プルアップ素子ＵＰの活性化信号Ｐ＿Ｏｕｔの状態が転移する直後でプルダウン素子ＤＯＷＮの活性化信号Ｎ＿Ｏｕｔの状態が転移する直前区間Ｂとプルダウン素子ＤＯＷＮの活性化信号Ｎ＿Ｏｕｔの状態が転移する直後でプルアップ素子ＵＰの活性化信号Ｐ＿Ｏｕｔの状態が転移する直前区間Ｃで両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓの活性化信号が活性化されることが望ましい。それにより、プルアップ素子ＵＰとエネルギー回収キャパシタＣＥＲＣが導通することを防止し、プルダウン素子ＤＯＷＮとエネルギー回収キャパシタＣＥＲＣが導通することを防止して不要なエネルギー消費を抑制することができる。
【００５６】
本発明の一実施形態のエネルギー回収回路は、両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓを現在のデータ信号Ｄａｔａと以前のデータ信号Ｄａｔａが変更される場合にのみ活性化させて、不要な場合には、両方向高電圧スイッチング素子Ｂｉ＿Ｈｉｇｈ＿Ｓを活性化させないため消費されるエネルギーを減少させ得る。
【００５７】
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
【産業上の利用可能性】
【００５８】
本発明は、両方向高電圧スイッチング素子及びこれを含むエネルギー回収回路に適用されうる。
【図面の簡単な説明】
【００５９】
【図１Ａ】従来の二重拡散ＭＯＳトランジスタの等価回路図である。
【図１Ｂ】従来の二重拡散ＭＯＳトランジスタの等価回路図である。
【図２】本発明の一実施形態によるエネルギー回収回路を構成する負荷キャパシタの充放電回路の等価回路図である。
【図３】図２の回路の充電及び放電の電圧波形である。
【図４Ａ】対称形ｎチャネル二重拡散ＭＯＳトランジスタの横断面図である。
【図４Ｂ】対称形ｐチャネル二重拡散ＭＯＳトランジスタの横断面図である。
【図５Ａ】図４Ａの対称形ｎチャネル二重拡散ＭＯＳトランジスタの等価回路図である。
【図５Ｂ】図４Ｂの対称形ｐチャネル二重拡散ＭＯＳトランジスタの等価回路図である。
【図６Ａ】対称形ｎチャネル二重拡散ＭＯＳトランジスタの充電ときと放電ときの電流経路を表示する回路図である。
【図６Ｂ】対称形ｐチャネル二重拡散ＭＯＳトランジスタの充電ときと放電ときの電流経路を表示する回路図である。
【図７Ａ】本発明の一実施形態による両方向高電圧スイッチング素子の充電ときの電流経路を表示する回路図である。
【図７Ｂ】本発明の一実施形態による両方向高電圧スイッチング素子の放電ときの電流経路を表示する回路図である。
【図８】本発明の一実施形態によるエネルギー回収回路の回路図である。
【図９】本発明の一実施形態による図８のエネルギー回収回路のタイミング構成図である。
【符号の説明】
【００６０】
４００：ｎチャネル二重拡散ＭＯＳトランジスタ
４５０：ｐチャネル二重拡散ＭＯＳトランジスタ
５１０，５１２：ボディーダイオード
５６０，５６２：ボディーダイオード
７００，７５０：両方向高電圧スイッチング素子
７１０，７１２：ダイオード
７６０，７６２：ダイオード
【図１Ａ】
2005210119.tif 000003
【図１Ｂ】
2005210119.tif 000004
【図２】
2005210119.tif 000005
【図３】
2005210119.tif 000006
【図４Ａ】
2005210119.tif 000007
【図４Ｂ】
2005210119.tif 000008
【図５Ａ】
2005210119.tif 000009
【図５Ｂ】
2005210119.tif 000010
【図６Ａ】
2005210119.tif 000011
【図６Ｂ】
2005210119.tif 000012
【図７Ａ】
2005210119.tif 000013
【図７Ｂ】
2005210119.tif 000014
【図８】
2005210119.tif 000015
【図９】
2005210119.tif 000016