(57)【要約】【課題】  複合機の多機能化に伴って、プログラム容量が増加し、バス構成等が複雑化しても、パフォーマンスを低下させない構成を提供する。【解決手段】  プリントコントローラに、ブートＲＡＭを備え、プログラム起動時には、前記ブートＲＡＭよりプログラムを起動し、プログラムを蓄積しているハードディスクより蓄積してあるプリンとコントローラ用プログラムをダウンロードする。【選択図】        図１
2005210582.tif 000002
【特許請求の範囲】
【請求項１】
原稿画像等の読み込みを行うスキャナ手段、公衆回線を経由して、通信データ等を送受信する手段、外部機器等からネットワークを経由して、プリントコードデータ等を送受信する手段、前記データをプリントデータへの展開を実行するプリントコントローラ手段、前記データ等のプリントを実行する手段、前記データを記憶する記憶手段、これらの各手段のデータ制御を行う手段を備えている画像形成装置において、前記プリントコントローラ手段に起動用ＲＡＭを備えていることを特徴とする画像形成装置。
【請求項２】
前記データ制御手段がプリントコントローラ手段へデータのダウンロードを実行することを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記起動用ＲＡＭがプリントコントローラ手段に内蔵されていることを特徴とする請求項１または２記載の画像形成装置。
【請求項４】
前記起動用ＲＡＭ内容を変更する手段を備えていることを特徴とする請求項１ないし３のいずれか記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像形成装置に関し、特にそのプログラムダウンロード手段に関し、特にブートＲＡＭを使用し、バスを制御し、効率良くデータ転送する、プログラムダウンロード手段に関するものである。
【背景技術】
【０００２】
近年、ネットワーク化が進み、プリンタもローカルプリンタからネットワークの中に組み込まれ、さらに複写機との複合化によって、複写機内部にプリンタコントローラ装置を組み込み、１台で複写機とプリンタ両方に利用できる複合機が市場で発売されている。また、さらにＦＡＸ装置の追加などさらに多機能化してきている。
【０００３】
この様な装置の複合化および多機能化に伴って、プログラム容量が増加し、バス構成等が、より複雑化してきている。
【０００４】
この様な、さまざまな装置が組み込まれた複合機の構成は、共通バスを介してデータを転送する構成となっている。これら共通バスは、それぞれの装置が、順次バスを専有し、システムとしてのバランスやパフォーマンスを落とすことのないように工夫されている（特許文献１参照）。
【特許文献１】特開平１０−２５４８２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
これら、構成している個々の装置のプログラムは、通常ＲＯＭに格納され、制御を実行している。しかしながら、プログラム容量の増加や、パフォーマンス向上のためにはＲＯＭデバイスのアクセススピードに限界があり、パフォーマンスが満足できないという場合があった。
【０００６】
本発明は上記の問題点に着目してなされたものであって、プリントコントローラに、ブートＲＡＭを備え、プログラム起動時には、前記ブートＲＡＭよりプログラムを起動し、プログラムを蓄積しているハードディスクより蓄積してあるプリントコントローラ用プログラムをダウンロードする方法により制御を行うことのできる画像形成装置の提供を目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の画像形成装置は以下（１）〜（４）の構成を備える。
【０００８】
（１）原稿画像等の読み込みを行うスキャナ手段、公衆回線を経由して、通信データ等を送受信する手段、外部機器等からネットワークを経由して、プリントコードデータ等を送受信する手段、前記データをプリントデータへの展開を実行するプリントコントローラ手段、前記データ等のプリントを実行する手段、前記データを記憶する記憶手段、これらの各手段のデータ制御を行う手段を備えている画像形成装置において、前記プリントコントローラ手段に起動用ＲＡＭを備えていることを特徴とする。
【０００９】
（２）前記（１）において、前記データ制御手段がプリントコントローラ手段へデータのダウンロードを実行することを特徴とする。
【００１０】
（３）前記（１）または（２）において、前記起動用ＲＡＭがプリントコントローラ手段に内蔵されていることを特徴とする。
【００１１】
（４）前記（１）ないし（３）において、前記起動用ＲＡＭ内容を変更する手段を備えていることを特徴とする。
【発明の効果】
【００１２】
本発明の装置は、プリントコントローラにブートＲＡＭをＡＳＩＣに内蔵する構成として備え、そのブートＲＡＭを用いてプログラムのダウンロード実行することにより、従来用いていた、プログラムＲＯＭを省略することが可能なため、装置のコストダウンの効果がある。また、本体からブートＲＡＭを書換えできる構成を有していることから、ＲＡＭ内容の書換えが容易なため、バージョンアップ等に効率的に対応が可能な装置である。
【発明を実施するための最良の形態】
【００１３】
以下に、添付図面を参照して、本発明の好適な実施例を詳細に説明する。
【００１４】
［実施例］
図１は本発明の実施例におけるシステムの全体構成を示す、複写機複合機の概略ブロック図である。同図において、１０１はページ記述言語で記述されたファイルに基づいて画像メモリにラスタイメージ画像を展開するＰＤＬユニット、１０２はネットワーク１１０に接続される、図示はしないホストコンピュータより、各種コマンドやページ記述言語ファイルをやり取りするネットワークＩ／Ｆ、１０３はＴＥＬケーブル１１４に接続され、公衆回線１１２より画像をやり取りするＦＡＸユニット、１２１は各種ユニット等の動作プログラムおよび、バッファデータ等を記憶し、格納しておくためのＨＤ（ハードディスク）ユニット、１０５はそれぞれのユニットとスキャナ／プリンタ１０６を接続し制御するマスタ制御ブロックであり、システムバス１０４にて、それぞれのユニットが接続されている。システムバス１０４は、ＣＬＫ１１３、ＲＥＱ−Ｐ、ＧＮＴ−Ｐ、ＲＥＱ−Ｎ、ＧＮＴ−Ｎ、ＲＥＱ−Ｆ、ＧＮＴ−Ｆを含む。
【００１５】
ＣＬＫ１１３は、マスタ制御ブロック１０５内のバスアービター１０７の制御によって、マスタ制御ブロック１０５内のクロックジェネレータ１０９から発生し、ＰＤＬユニット１０１、ネットワークＩ／Ｆ１０２、ＦＡＸユニット１０３、バスアービター１０７、スキャナ・プリンタＩ／Ｆ１１５、ＨＤユニットに供給されている。
【００１６】
ＲＥＱ−Ｐ、ＲＥＱ−Ｎ、ＲＥＱ−ＦはそれぞれＰＤＬユニット１０１、ネットワークＩ／Ｆ１０２、ＦＡＸユニット１０３から出力され、バス専有リクエストとして、マスタ制御ブロック１０５内のバスアービター１０７に入力される。バス専有リクエストを受け取ったバスアービター１０７は、それぞれのユニットがバスを独占する事がないように、効率よく順次バス専有許可信号、ＧＮＴ−Ｐ、ＧＮＴ−Ｎ、ＧＮＴ−Ｆを、それぞれ、ＰＤＬユニット１０１、ネットワークＩ／Ｆ１０２、ＦＡＸユニット１０３に返している。
【００１７】
１０６はスキャナ／プリンタユニットであり、ビデオＩ／Ｆ１１９を介して、マスタ制御ブロック１０５内のスキャナ・プリンタＩ／Ｆ１１５に接続され、さらにスキャナ・プリンタＩ／Ｆ１１５を介して、ＰＤＬユニット１０１、ネットワークＩ／Ｆ１０２、ＦＡＸユニット１０３に接続され、スキャナ画像や、プリント画像のやり取りをしている。ビデオＩ／Ｆ１１９内には、スキャナ画像、もしくはプリント画像を転送する信号の他に、後述するがＳＬＥＥＰ信号１１８、図示はしないが、スキャナ・プリンタＩ／Ｆ１１５とコマンドをやり取りするコマンド信号も含まれている。
【００１８】
１１６はＣＰＵであり、マスタ制御ブロック１０５内の制御をローカルバス１１７を介して司っている。詳細に図示はしないが、ローカルバス１１７は、ＣＰＵ１１６とバスアービター１０７、スキャナ・プリンタＩ／Ｆ１１５、操作部１２０、クロックジェネレータ１０９をそれぞれ接続し、プログラムに基づいて制御を行っている。
【００１９】
例えば、スキャナコマンドが発行された場合の動作の概略を説明する。図示はしないが、ネットワーク１１０に接続されるホストコンピュータより、スキャナコマンドが発行されると、ネットワークＩ／Ｆ１０２は、コマンドを受け取り、バス専有リクエストＲＥＱ−Ｎをバスアービター１０７に発行しバス専有を要求する。バスアービター１０７は前述したように、バスを独占する事がないように、効率よく順次、バス専有許可信号ＧＮＴ−Ｎを発行する。ネットワークＩ／Ｆ１０２は、バス専有許可信号ＧＮＴ−Ｎを受け取ることで、バスを確保し、スキャナ・プリンタＩ／Ｆ１１５にホストコンピュータより受け取ったコマンドを転送する。
【００２０】
スキャナ・プリンタＩ／Ｆ１１５および、詳細な図示はないがローカルバス１１７を介して接続されるＣＰＵ１１６によって、受け取ったコマンドを解釈し、さらにＣＰＵ１１６は、ビデオＩ／Ｆ１１９内のコマンド信号を介して、さらにスキャナ／プリンタユニット１０６にコマンドを発行し、スキャナの起動をかける。スキャナ／プリンタユニット１０６は受け取ったコマンドにより、スキャンした画像を、ビデオＩ／Ｆを介しスキャナ・プリンタＩ／Ｆ１１５に転送する、スキャン画像を受け取ったスキャナ・プリンタＩ／Ｆ１１５は、バス専有リクエストＲＥＱ−Ｍをバスアービター１０７に出力し、バスアービター１０７は前述したように、バスを独占する事がないように、効率よく順次、バス専有許可信号ＧＮＴ−Ｍを発行することで、スキャナ・プリンタＩ／Ｆと、ネットワークＩ／Ｆ１０２間にバスを開放する事によってネットワークＩ／Ｆ１０２にスキャナ画像を転送し、さらにネットワーク１１０よりホストコンピュータにスキャン画像を転送できるようになっている。
【００２１】
実施例では、バスアービター１０７と、スキャナ・プリンタＩ／Ｆ１１５は、同一のブロック内にあるため、バス専有リクエストＲＥＱ−Ｍ、バス専有許可信号ＧＮＴ−Ｍは、システムバス１０４に含まれないが、システムバス１０４内に含ませてもかまわない。
【００２２】
スキャナ／プリンタ１０６は操作部１２０のコピーボタンにより、単独で複写機としての動作も可能である。ＣＰＵ１１６、ローカルバス１１７および、単独で複写機としての動作の詳細な説明は、発明の主旨ではないので省略する。
【００２３】
図２は、バスアービター１０７の内部ブロック図である。
【００２４】
２０１はバス監視回路であり、システムバス１０４の使用状況を監視している。例えば、あるデバイスが、バスを利用していることを検知した場合（バスｂｕｓｙと称す）は、タイマリセット信号２０５がイネーブルとなりタイマ２０３はリセットされる。また、どのデバイスもバスを利用していないことを検知した場合（バスｉｄｌｅ称す）には、タイマリセット信号２０５がディセーブルとなり、タイマ２０３が動作しはじめる。その後、ある時間が経過、すなわち、どのデバイスもバスを利用していない時間、すなわちバスｉｄｌｅがある程度経過した場合、Ｈｉｔ信号２０７により、ＣＬＫディセーブルをＳＬＥＥＰ回路２０４に通知し、またさらに、どのデバイスもバスを利用していない時間、バスｉｄｌｅがある程度経過した場合、Ｈｉｔ信号２０７により、ＳＬＥＥＰ回路２０４に対し、ＳＬＥＥＰが通知される。タイマは詳細な図示はしないが、ローカルバス１１７に接続されおり、ＣＬＫディセーブルのタイミングとＳＬＥＥＰのタイミングをＣＰＵ１１６よりプログラマブルに設定できるようになっている。
【００２５】
ＳＬＥＥＰ回路２０４は、Ｈｉｔ信号２０７によりＣＬＫディセーブル通知を受け取ると、信号ＣＬＫＥＮ１０８をディセーブルにして、クロックジェネレータ１０９に通知する。クロックジェネレータ１０９は、信号ＣＬＫＥＮ１０８がディセーブルになると、ＣＬＫ１１３の供給を止め、論理レベルをＨｉｇｈに保つようになっている。この状態をスタンバイ状態と称する。この様にして、システムバス１０４のバスｉｄｌｅが続いた場合、クロックをＨｉｇｈの状態で止めて、スタンバイ状態とし、消費電力を抑えるようにしている。さらにシステムバス１０４のバスｉｄｌｅの状態で時間が経過し、Ｈｉｔ信号２０７によりＳＬＥＥＰ通知を受け取ると、信号ＳＬＥＥＰ１１８をイネーブルにして、ＣＰＵ１１６、またスキャナ／プリンタ１０６に対し、ＳＬＥＥＰを通知する。ＳＬＥＥＰを通知されたＣＰＵ１１６は、マスタ制御ブロック１０５内のバスアービター１０７を除くすべてのブロックに対し、電源をＯＦＦにするための手続き、（シャットダウンプロセスと称す）を実行する。例えば、クロックジェネレータ１０９に対しては、ＣＬＫ１１３の論理レベルをＬｏｗにする。また同様にスキャナ／プリンタ１０６もシャットダウンプロセスを実行し、マスタ制御ブロック１０５内のバスアービター１０７およびＣＰＵ１１６を除くすべてのブロックの電源がＯＦＦにされる。またＣＰＵも低消費電力モードに移行する。この状態をスリープ状態と称する。この様にして、システムバス１０４のバスｉｄｌｅがさらに続いた場合、クロックをＬｏｗの状態で止めて、スリープ状態とし、消費電力を抑えるようにしている。
【００２６】
スタンバイ状態、および、スリープ状態の解除は、アービトレーション回路２０２に対して、システムバス１０４の専有要求信号ＲＥＱ−Ｐ、ＲＥＱ−Ｎ、ＲＥＱ−Ｆ、およびＲＥＱ−Ｍが発行されると、アービトレーションと同時に解除信号２０６がＳＬＥＥＰ回路２０４に送られる。ＳＬＥＥＰ回路では、スタンバイ状態の場合には、ＣＬＫＥＮ１０８をイネーブルにし、クロックジェネレータ１０９から直ちにクロックを供給できる様にする。また、スリープ状態の時には、ＣＬＫＥＮ１０８をイネーブルにし、かつ、ＳＬＥＥＰ１１８をディセーブルにする。ＣＰＵ１１６は、ＳＬＥＥＰ１１８のディセーブルを通知されると、スリープモードから通常モードにもどり、各ブロックに電源の供給を開始し、初期化操作を行う。スキャナ／プリンタ１０６も同様に、ＳＬＥＥＰ１１８のディセーブルの通知から、電源が供給され、初期化が行われる。ＣＰＵ１１６はすべての初期化が完了したことを検知すると、クロックジェネレータ１０９に対して、クロックを供給するようにプログラムを行う（以上スタートアッププログラムと称す）。
【００２７】
図３にＦＡＸユニット１０３内部を説明するための概略図を示す。３０４はＣＰＵでありローカルバス３０２を介しＦＡＸユニット１０３全体の制御を行っている。ＦＡＸ回路３０３は、公衆回線１１２およびＴＥＬケーブル１１４を介し送受信を制御し、受信したデータから、直接メモリ３０５にメモリ制御バス３０６から描画したり、メモリ３０５に送られ格納されるるスキャン画像を、圧縮し公衆回線１１２に送信する回路である。メモリ３０５に格納されるスキャン画像は、スキャナ／プリンタユニット１０６からスキャナ・プリンタＩ／Ｆ１１５、およびシステムバス１０４を経由して、バスＩ／Ｆ３０８、およびローカルバス３０２によりメモリ３０５に送られ格納される。３０１はハードディスクであり、メモリ３０５に展開描画された、画像を一時格納するために用いる。３０９は操作部であり、送信先の電話番号の登録や、スタートボタンによりスタートさせるなど、外部から操作ができるようになっている。３０８はバスＩ／Ｆであり、システムバス１０４とローカルバス３０２のインターフェースを行い、またその内部にはＤＭＡ制御回路３０７があり、ＣＰＵ３０４を介さず直接メモリ３０５から、システムバス１０４にデータを送付したり、受け取ったりできるようになっている。３１０はＣＬＫ検知回路であり、ＣＬＫ１１３が供給されているか検知し、また、論理レベルがＨｉｇｈか、Ｌｏｗか検知できるようになっている。
【００２８】
例えば、ＦＡＸ文書を受信しスキャナ／プリンタ１０６にてプリント出力を得ようとした場合の説明を以下に示す。ＦＡＸ回路３０３は、公衆回線１１２およびＴＥＬケーブル１１４を介しデータを受信し、受信したデータから、直接メモリ３０５にメモリ制御バス３０６から伸長しながら画像を描画していく。同時に、ＣＰＵ３０４は受信を検知し、バスＩ／Ｆ３０８に対してシステムバス１０４の専有要求信号ＲＥＱ−Ｆを発行させ、ＣＬＫ検知回路３１０にてＣＬＫ１１３の検知を行う。例えば、マスタ制御ブロック１０５及び、スキャナ／プリンタ１０６がＳＬＥＥＰ状態の時は、ＣＬＫ１１３について論理レベルでＬｏｗを検知し、マスタ制御ブロック１０５及び、スキャナ／プリンタ１０６がＳＬＥＥＰ状態であること検知する。この時、すでに専有要求信号ＲＥＱ−Ｆを発行しているので、マスタ制御ブロック１０５及び、スキャナ／プリンタ１０６は前述したスタートアッププログラムが動作中である。スタートアッププログラムは各ブロックの初期化等を行うため、スタートアッププログラムが終了するまでには、時間が掛かり、ＣＬＫ１１３が供給されるまで、受信しメモリ３０５に展開した画像は、転送待ち状態となり、次の画像の受信の障害となってしまう。これを防ぐために、ＣＰＵ３０４は、ＣＬＫ検知回路３１０にてＣＬＫ１１３について論理レベルでＬｏｗを検知すると、メモリ３０５から受信し展開した画像データを、一時ハードディスク３０１に待避させ、次の画像の受信の障害を防いでいる。ＣＬＫ検知回路３１０にてＣＬＫ１１３の供給を検知すると、ＣＰＵ３０４は、バスＩ／Ｆ３０８内のＤＭＡ回路３０７に対し、転送コマンドを送り、バスアービター１０７からのバス専有専有許可信号ＧＮＴ−Ｆの発行を待つ。バス専有専有許可信号ＧＮＴ−Ｆを受け取ると、ＤＭＡ回路３０７は、ハードディスク３０１に一時格納していた受信画像を、ローカルバス３０２、システムバス１１３を介して、スキャナ・プリンタＩ／Ｆ１１５に転送し、そしてスキャナ／プリンタ１０６にて画像を得るようになっている。この様にＣＬＫ１１３の状態からマスタ制御ブロック１０５及び、スキャナ／プリンタ１０６のＳＬＥＥＰを状態を検知し、ＳＬＥＥＰ状態のときは、ＦＡＸ１０３の内部処理すなわち、受信画像を待避させ、そして次の画像の受信を独立に先に進めるようにして、処理の効率化を図っている。
【００２９】
図４はネットワークＩ／Ｆ１０２の内部概略説明図である。４０１はＣＰＵでありローカルバス４０７を介して、ネットワークＩ／Ｆ１０２全体の制御を司っている。４０２はネットワーク回路であり、ネットワーク１１０のプロトコルを自動制御する回路である。４０３はメモリであり、図示はしないが、ネットワーク１１０に接続されるホストコンピュータより、ネットワーク回路４０２を介して転送されるＰＤＬファイルや画像データを一時格納するメモリである。４０４はバスＩ／Ｆであり、システムバス１０４とローカルバス４０７のインターフェースを行い、またその内部にはＤＭＡ制御回路４０５があり、ＣＰＵ４０１を介さず直接メモリ４０３から、システムバス１０４にデータを送ったり、受け取ったりできるようになっている。４０６はＣＬＫ検知回路であり、ＣＬＫ１１３が供給されているか検知し、また、論理レベルがＨｉｇｈか、Ｌｏｗか検知できるようになっている。
【００３０】
例えば、図示はしないがネットワーク１１０に接続された外部ホストコンピュータから、プリント出力を得る際には、編集されたドキュメントを、ページ記述言語で記述されたファイルに変換し、ネットワーク１１０を介して、ネットワークＩ／Ｆ１０２に転送される。送付されたページ記述言語によって記述された画像ファイルは、ネットワーク回路４０２により受け取られ、ＣＰＵ４０１を介して、一時メモリ４０３に格納される。ファイルを受け取ると、ＣＰＵ４０１は、バスＩ／Ｆ４０４に対し、システムバス１０４の専有要求信号ＲＥＱ−Ｎを発行させる。同時にＣＬＫ検知回路４０６にてＣＬＫ１１３の検知を行う。この時、例えば、マスタ制御ブロック１０５及び、スキャナ／プリンタ１０６がスタンバイ状態の時は、ＣＬＫ１１３について論理レベルでＨｉｇｈを検知し、マスタ制御ブロック１０５及び、スキャナ／プリンタ１０６がスタンバイ状態であること検知する。ＣＰＵ４０１は、バスＩ／Ｆ４０４内のＤＭＡ回路４０５に対し、転送コマンドを送り、メモリ４０３に一時格納していたページ記述言語によって記述された画像ファイルを、システムバス１０４を介して、ＰＤＬユニット１０１への転送準備をする。この時、すでに専有要求信号ＲＥＱ−Ｆを発行しているので、マスタ制御ブロック１０５内のクロックジェネレータ１０９より直ちにＣＬＫ１１３の供給が開始されまた、バス専有許可信号ＧＮＴ−Ｎをバスアービター１０７より受け取るとＤＭＡ回路４０５は、転送を開始するようになっている。そして、ＰＤＬユニット１０１にて画像を展開後、スキャナ・プリンタＩ／Ｆ１１５、およびスキャナ／プリンタ１０６に転送し、画像を得るようになっている。この様にＣＬＫ１１３の状態からマスタ制御ブロック１０５及び、スキャナ／プリンタ１０６のスタンバイ状態を検知し、スタンバイ状態のときは、システムバス１０４を用いたファイル転送を順次進めるようにして、処理の効率化を図っている。
【００３１】
以下に本発明の詳細の説明を行う。
【００３２】
図５は、ＰＤＬユニット１０１の概略構成図である。ＣＰＵ５０１はローカルバス５０２を介し、ＰＤＬユニット全体の制御を司るものである。ＣＰＵ５０１が実行する制御プログラムは図１のシステムバス１０４に接続されているＨＤ（ハードディスク）１２１に格納されており、以下のような方法で獲得を行う。ＡＳＩＣ５０４にブートＲＡＭ５１２が内蔵されており、前記ブートＲＡＭ内にＰＤＬユニットの初期設定プログラムと前出図１のＨＤ（ハードディスク）１２１に格納されているＰＤＬユニットのプログラムの先頭番地を格納している。本装置の電源の起動によって本体マスタ制御ブロック１０５はシステムバス１０４を介して、バスＩ／Ｆ５０７をアクセスすると、ＰＤＬユニットはブートＲＡＭ５１２により起動を行い、初期設定およびＤＭＡ転送設定の後、システムバス１０４に接続されているＨＤ（ハードディスク）１２１の先頭番地にアクセスし、ＤＭＡ転送によってＨＤ（ハードディスク）１２１に格納されているＰＤＬプログラムをＲＡＭ５０５に転送し、格納する。格納後、ＣＰＵ５０１の再起動を行い、ＣＰＵ５０１によりプログラムを実行する。ブートＲＡＭの内容は不図示のバックアップ回路によりブートプログラム内容を保護してある。また、本体マスタ制御ブロック１０５はシステムバス１０４をおよびバスＩ／Ｆ５０７を介して、ＰＤＬユニットのブートＲＡＭ５１２をアクセスし、ブートＲＡＭのプログラムの変更を行う機能を有している。
【００３３】
例えば、マスタ制御ブロック１０５に備えている不図示の通信Ｉ／Ｆよりバスアービター１０７およびシステムバス１０４を介してＨＤ１２１に書き換え用ートプログラムを格納しておく。ブートＲＡＭ５１２の書換え方法は以下の通りである。マスタ制御ブロック１０５に備えている操作部１２０により、ブートＲＡＭ５１２の書換えの選択を行う。その指示により、本体マスタ制御ブロック１０５はシステムバス１０４を経由してＰＤＬユニットのブートＲＡＭ５１２をアクセスし、ＨＤ１２１に書き換え用ートプログラム内容をブートＲＡＭ５１２に書き込むことにより、ブートＲＡＭ内容の変更を実行している。
【００３４】
またＲＡＭ５０５は、各種の情報を格納すると共に、ＣＰＵ５０１のワークエリアとしても機能する。ＡＳＩＣ５０４は、ページ記述言語で記述されたファイルに基づいて画像メモリ５０６にラスタイメージ画像を展開する機能を有している。５１１はハードディスクユニットであり、画像を一時待避するのに用いられる。５０７は、バスＩ／Ｆであり、システムバス１０４とローカルバス５０２のインターフェースを行い、またその内部にはＤＭＡ制御回路５０９があり、ＣＰＵ５０１を介さず直接メモリＲＡＭ５０５、および画像メモリ５０６、もしくはハードディスクユニット５１１から、システムバス１０４にデータを送ったり、受けたりできるようになっている。５０８はＣＬＫ検知回路であり、ＣＬＫ１１３が供給されているか検知し、また、論理レベルがＨｉｇｈか、Ｌｏｗか検知できるようになっている。
【００３５】
ネットワークユニット１０２によって受け取られたページ記述言語によって記述された画像ファイルは、前述したように、システムバス１０４、バスＩ／Ｆ５０７を経由して転送され、ＲＡＭ５０５に一時格納される。ＣＰＵ５０１は、ＲＡＭ５０５に一時格納されているページ記述言語データを参照し、ＡＳＩＣ５０４が利用できる中間言語に変換し、再びＲＡＭ５０５に順次格納していく。
【００３６】
ＣＰＵ５０１は、中間言語への変換処理が終了するとＡＳＩＣ５０４に対して画像展開開始コマンドを送り、ＡＳＩＣ５０４はＲＡＭ５０５に格納されている中間言語を参照しながら高速に画像メモリ５０６へラスタイメージ画像の展開を行う。ＣＰＵ５０１は、ＡＳＩＣ５０４からの展開終了の割り込み信号ＩＮＴ５１０を受け取ると、展開画像をスキャナ・プリンタＩ／Ｆ１１５を経由し、スキャナ／プリンタ１０６に転送し、プリント出力を得るようになっている。
【００３７】
ＩＮＴ５１０を受け取ったＣＰＵ４０１は、バスＩ／Ｆ５０７に対し、システムバス１０４の専有要求信号ＲＥＱ−Ｐを発行させる。同時にＣＬＫ検知回路５０８にてＣＬＫ１１３の検知を行う。この時、例えば、マスタ制御ブロック１０５及び、スキャナ／プリンタ１０６がスタンバイ状態の時は、ＣＬＫ１１３について論理レベルでＨｉｇｈを検知し、マスタ制御ブロック１０５及び、スキャナ／プリンタ１０６がスタンバイ状態であること検知する。ＣＰＵ５０１は、バスＩ／Ｆ５０７内のＤＭＡ回路５０９に対し、転送コマンドを送り、画像メモリ５０６に展開済みのラスタイメージ画像を、システムバス１０４を介して、スキャナ・プリンタＩ／Ｆ１１５への転送準備をする。この時、すでに専有要求信号ＲＥＱ−Ｐを発行しているので、マスタ制御ブロック１０５内のクロックジェネレータ１０９より直ちにＣＬＫ１１３の供給が開始されまた、バス専有許可信号ＧＮＴ−Ｐをバスアービター１０７より受け取るとＤＭＡ回路５０９は、スキャナ・プリンタＩ／Ｆ１１５へ転送を開始するようになっている。そして、スキャナ・プリンタＩ／Ｆ１１５は受けたラスタイメージ画像をさらに、スキャナ／プリンタ１０６に転送し、画像を得るようになっている。この様にＣＬＫ１１３の状態からマスタ制御ブロック１０５及び、スキャナ／プリンタ１０６のスタンバイ状態を検知し、スタンバイ状態のときは、システムバス１０４を用いたファイル転送を進めるようにしている。一方、スリープ状態を検知した場合は、展開したラスタイメージ画像を一時ハードディスク５１１に格納し、２ページ目のラスタイメージの展開を進め、スリープ状態が解除され次第、ハードディスク５１１に格納したラスタイメージを転送するようになっている。このようにして、処理の効率化を行っている。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る実施形態における画像形成装置の構成を示す概略構成図である。
【図２】本発明に係る実施形態における画像形成装置のバスアービタユニット部を示す概略構成図である。
【図３】本発明に係る実施形態における画像形成装置のＦＡＸユニット部を示す概略構成図である。
【図４】本発明に係る実施形態における画像形成装置のネットワークＩ／Ｆユニット部を示す概略構成図である。
【図５】本発明に係る実施形態における画像形成装置のＰＤＬユニット部を示す概略構成図である。
【符号の説明】
【００３９】
１０１  ＰＤＬユニット
１０２  ネットワークＩ／Ｆ
１０３  ＦＡＸユニット
１０４  システムバス
１０５  マスタ制御ブロック
１０６  スキャナ／プリンタユニット
１０７  バスアービター
１０９  クロックジェネレータ
１１０  ネットワーク
１１２  公衆回線
１１３  ＣＬＫ
１１４  ＴＥＬケーブル
１１５  スキャナ・プリンタＩ／Ｆ
１１６  ＣＰＵ
１１７  ローカルバス
１１８  ＳＬＥＥＰ信号
１１９  ビデオＩ／Ｆ
１２０  操作部
１２１  ＨＤ（ハードディスク）ユニット
２０１  バス監視回路
２０２  アービトレーション回路
２０３  タイマ
２０４  ＳＬＥＥＰ回路
２０５  タイマリセット信号
２０６  解除信号
２０７  Ｈｉｔ信号
３０１  ハードディスク
３０２  ローカルバス
３０３  ＦＡＸ回路
３０４  ＣＰＵ
３０５  メモリ
３０６  メモリ制御バス
３０７  ＤＭＡ制御回路
３０８  バスＩ／Ｆ
３０９  操作部
３１０  ＣＬＫ検知回路
４０１  ＣＰＵ
４０２  ネットワーク回路
４０３  メモリ
４０４  バスＩ／Ｆ
４０５  ＤＭＡ制御回路
４０６  ＣＬＫ検知回路
４０７  ローカルバス
５０１  ＣＰＵ
５０２  ローカルバス
５０４  ＡＳＩＣ
５０５  ＲＡＭ
５０６  画像メモリ
５０７  バスＩ／Ｆ
５０８  ＣＬＫ検知回路
５０９  ＤＭＡ制御回路
５１０  ＩＮＴ
５１１  ハードディスクユニット
【図１】
2005210582.tif 000003
【図２】
2005210582.tif 000004
【図３】
2005210582.tif 000005
【図４】
2005210582.tif 000006
【図５】
2005210582.tif 000007