(57)【要約】【課題】  半導体装置において、配置状態によるエッチングレートのばらつきを低減し、エッチングレートのばらつきによる凹状パターンの深さ方向の形状ばらつきを低減する。【解決手段】  ＳｉＯＣ等により構成された層間絶縁膜１１０には、複数のスルーホール１０２を含むスルーホール群１１２と、他のスルーホール１０２に囲まれていない孤立スルーホール１１４が形成されている。スルーホール群１１２および孤立スルーホール１１４の周囲に複数のダミースルーホール１０４を形成する。【選択図】図１
2005079200.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜と、
前記絶縁膜に形成された複数の凹状パターンと、
前記絶縁膜に形成され、前記複数の凹状パターンの周囲に配された複数のダミーの凹状パターンと、
を含むことを特徴とする半導体装置。
【請求項２】
前記複数の凹状パターンはブロック状に形成され、
前記ダミーの凹状パターンは、前記複数の凹状パターンの最外領域に沿って形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ダミーの凹状パターンが、前記複数の凹状パターンの深さよりも浅く形成されたことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ダミーの凹状パターンのアスペクト比が、前記複数の凹状パターンのアスペクト比よりも低く形成されたことを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
絶縁膜と、
前記絶縁膜に形成された複数の凹状パターンと、
を含み、
前記複数の凹状パターンのうち、他の凹状パターンに囲まれていない凹状パターンの開口幅が、他の凹状パターンに囲まれた凹状パターンの開口幅と異なるように形成されたことを特徴とする半導体装置。
【請求項６】
絶縁膜を形成する工程と、
前記絶縁膜に複数の凹状パターンおよび複数のダミーの凹状パターンを形成する工程と、
を含み、
前記凹状パターンを形成する工程において、前記複数のダミーの凹状パターンは、前記複数の凹状パターンの周囲に配されることを特徴とする半導体装置の製造方法。
【請求項７】
前記凹状パターンを形成する工程において、前記複数の凹状パターンをブロック状に形成し、前記複数の凹状パターンの最外領域に沿って前記複数のダミーの凹状パターンを形成することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
半導体装置の製造方法であって、
絶縁膜を形成する工程と、
前記絶縁膜に複数の凹状パターンを形成する工程と、
を含み、
前記複数の凹状パターンを形成する工程において、前記複数の凹状パターンのうち他の凹状パターンに囲まれていない凹状パターンの開口幅を、他の凹状パターンに囲まれた凹状パターンの開口幅と異なるように形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、絶縁膜に複数の凹状パターンが形成された半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高速動作および製造コストの抑制といった課題に対するひとつの解として、多層配線の微細化が進んでいる。同時に、配線の電気抵抗および配線間の電気容量の増大に伴う、配線遅延（ＲＣ遅延）の問題が表面化し、半導体装置の動作速度を律速するようになった。そこで、配線の電気抵抗を低減するために配線材料銅（Ｃｕ）を用いたり、配線間の電気容量を低減するため、絶縁膜に従来のＳｉＯ２よりも比誘電率の低い低誘電率材料を用いたりするといった対策が広く知られるようになってきた。
【０００３】
このような低誘電率材料としては、ＳｉＯＣやＭＳＱ（メチルシスセスキオキサン、Methyl Silsesquioxane）等が検討されている。これらの材料は、従来のＳｉＯ２の技術を転用することができると期待され、取り扱いやすい材料として開発が進められている。
【０００４】
しかし、ＳｉＯ２膜にスルーホールを形成する際に、エッチングガスとして従来用いていたフルオロカーボン系のガスを用いてＳｉＯＣ膜にスルーホールを形成しようとすると、膜の特性の違いにより、ＳｉＯ２膜では生じていなかった問題が生じることがある。
【０００５】
たとえば、特許文献１には、フルオロカーボン系のガスを用いてＳｉＯＣ膜のエッチングを行うと、エッチングの途中でエッチングの進行が止まってしまうという現象が記載されている。また、このような現象を防ぐために酸素の含有量を高くすると、レジスト膜とＳｉＯＣ膜のエッチング速度の比が低下してしまうという問題があり、これらの問題を解決するために、エッチングガスにＣＯを添加する技術が記載されている。
【特許文献１】特開２００２−８３７９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本出願の発明者は、ＳｉＯＣ膜にエッチングによりスルーホールを形成する際、スルーホールの配置状態によって、エッチングレートにばらつきが生じ、複数のスルーホールの深さ方向の形状にばらつきが生じるという現象を見出した。
【０００７】
図８は、この現象を模式的に示す図である。
図８（ａ）に示すように、層間絶縁膜１０にはマトリクス状に配置された複数のスルーホール群１２と、周囲に他のスルーホールが形成されていない孤立スルーホール１４とが形成されている。このようなパターンのスルーホールをフルオロカーボン系のガスを用いたエッチングにより形成すると、図８（ｂ）に示すようなスルーホールが形成される。図８（ｂ）は、図８（ａ）のＣ−Ｃ’断面図である。図８（ｂ）に示すように、スルーホール群１２の中央部に形成されたスルーホールａやスルーホールｂに比べて、スルーホール群１２の外周部に形成されたスルーホールｃやスルーホールｄは、エッチングレートが低下してしまう。また、孤立スルーホール１４（スルーホールｆ）のエッチングレートは、スルーホール群１２に含まれるスルーホールに比べてさらにエッチングレートが低下する。また、エッチングガスの種類によっては、マトリクス状に配置された複数のスルーホールの外周部に形成されたスルーホールのエッチングレートが中央部に形成されたスルーホールのエッチングレートより高くなるという現象も生じる。このように、ＳｉＯＣ膜にエッチングによりスルーホールを形成する場合、ブロック状に配置された複数のスルーホールの外周部においては、中央部に形成されたスルーホールのエッチングレートと比べてばらついてしまうという現象が生じる。
【０００８】
図９は、フルオロカーボン系エッチングガスとしてＡｒ／ＣＦ４／ＣＨ２Ｆ２／Ｎ２の混合ガスを用いたときの各スルーホールのエッチングレート比を示す図である。スルーホール群１２の中心に形成されたスルーホールａのエッチングレートを１とすると、スルーホール群１２の最外辺に位置するスルーホールｄのエッチングレートは約０．７、最外角に位置するスルーホールｇのエッチングレートは約０．６、孤立したスルーホールｆのエッチングレートは約０．３である。なお、図８において、スルーホールａは、スルーホールｂに隣接して形成された図としているが、スルーホールａとスルーホールｂとの間には複数（たとえば１０個程度）のスルーホールが形成されており、図９におけるスルーホールａのエッチングレートは、スルーホールａが縦方向横方向ともに１０個以上のスルーホールで囲まれた場合の値である。以下の図１０においても同様である。
【０００９】
図１０は、層間絶縁膜の種類とエッチングガスを異ならせた場合のエッチングレートを示す図である。
ここでは、
（１）層間絶縁膜としてＳｉＯ２、エッチングガスとしてガスＡを用いた場合、
（２）層間絶縁膜としてＳｉＯＣ、エッチングガスとしてガスＡを用いた場合、
（３）層間絶縁膜としてＳｉＯＣ、エッチングガスとしてガスＢを用いた場合、のエッチングレートを示す。
【００１０】
エッチングガスの条件は以下の通りである。
ガスＡ：流量Ａｒ／ＣＦ４／ＣＨ２Ｆ２／Ｎ２＝５００／３０／１０／９０ｓｃｃｍ、圧力５０ｍＴｏｒｒ、ＲＦパワー１３００Ｗ；
ガスＢ：流量Ａｒ／Ｃ４Ｆ８／Ｎ２＝５００／８／５０ｓｃｃｍ、圧力５０ｍＴｏｒｒ、ＲＦパワー１３００Ｗ。
【００１１】
ここで、スルーホールのホール径は０．２μｍとした。層間絶縁膜としてＳｉＯ２を用いた場合、スルーホールの配置状態によるエッチングレートの差異はほとんど生じなかった。一方、層間絶縁膜としてＳｉＯＣを用いた場合、エッチングガスの種類に関わらず、スルーホールの配置位置によるエッチングレートの差異が生じることが判明した。以上の結果から、スルーホールの配置状態に応じてエッチングレートに差異が生じるのは、エッチング時のレジストの種類やエッチングガスの種類によるものではなく、層間絶縁膜の種類によるものと考えられる。
【００１２】
本発明は上記事情を踏まえてなされたものであり、本発明の目的は、半導体装置において、凹状パターンの深さ方向の形状ばらつきを低減することができる技術を提供することにある。
【課題を解決するための手段】
【００１３】
本発明に係る半導体装置は、絶縁膜と、絶縁膜に形成された複数の凹状パターンと、絶縁膜に形成され、複数の凹状パターンの周囲に配された複数のダミーの凹状パターンと、を含むことを特徴とする。
【００１４】
ここで、凹状パターンは、スルーホールまたは配線溝とすることができる。複数の凹状パターンが互いに隣接した凹状パターン群として設けられている場合、周囲とは、複数の凹状パターン群の外周とすることができる。また、複数の凹状パターンに、他の凹状パターンに囲まれていない孤立した凹状パターンが含まれる場合、周囲とは、孤立した凹状パターンの周囲とすることができる。さらに、ダミーの凹状パターンは、すべての凹状パターンを取り囲むように形成することもできる。ここで、周囲とは、四方とすることができる。各凹状パターンが、その凹状パターンを中心として平面を略４等分割したときに、全分割平面に、その凹状パターンから所定の距離内に他の凹状パターンが存在するようにダミーの凹状パターンを形成することができる。
【００１５】
絶縁膜は少なくともＳｉ、Ｏ、およびＣを含む構成とすることができる。絶縁膜はＨを含んでもよい。絶縁膜は、たとえば、ＳｉＯＣ、ＳｉＯＣＮ、またはＭＳＱとすることができる。ＳｉＯＣまたはＳｉＯＣＮは、ＣＶＤ法またはスピンコート法で堆積することができる。また、ＭＳＱは、スピンコート法で堆積することができる。これらの凹状パターンを形成するエッチングガスとしては、フルオロカーボン系のガスを用いることができる。
【００１６】
このようにすれば、各凹状パターンが他の凹状パターンまたはダミーの凹状パターンに囲まれた構成とすることができるので、凹状パターンにおけるエッチングレートのばらつきを低減することができる。このような構成とすることにより、本来複数の凹状パターンの外周部に配置された凹状パターン、または孤立した凹状パターンに生じていたエッチングレートの低下現象または増加現象をダミーの凹状パターンに転嫁することができるので、複数の凹状パターンのエッチングレートのばらつきを低減することができる。
【００１７】
本発明に係る半導体装置において、複数の凹状パターンはブロック状に形成されてよく、ダミーの凹状パターンは、複数の凹状パターンの最外領域に沿って形成することができる。ここで、ブロック状とは、マトリクス状すなわち縦方向および横方向に配列された行列状、縦方向または横方向のいずれかに配列された列状、ランダムに配置された複数の凹状パターン、疎密が異なる複数の凹状パターン、櫛形に配置された複数の凹状パターン等を含むものとする。
【００１８】
半導体装置の電気的動作に寄与する複数のスルーホールが設けられた領域をブロックとして、ダミーの凹状パターンをその周囲に配置することができる。さらに、複数の凹状パターンの近傍に、上下の配線層と電気的に接続する短絡領域が設けられている場合、複数の凹状パターンと短絡領域との周囲にダミーの凹状パターンを設けた構成とすることもできる。
【００１９】
このような構成とすることにより、本来、マトリクス状に形成された凹状パターンの外周部に配置された凹状パターン、または孤立した凹状パターンに生じていたエッチングレートの低下現象または増加現象をダミーの凹状パターンに転嫁することができるので、複数の凹状パターンのエッチングレートのばらつきを低減することができる。
【００２０】
本発明の半導体装置において、ダミーの凹状パターンは、複数の凹状パターンの深さよりも浅く形成することができる。このようにすれば、複数の凹状パターンに導電性材料を埋め込む際に、ダミーの凹状パターン内にも導電性材料が埋め込まれても、ダミーの凹状パターン内の導電性材料が下層配線と電気的に接続しないので、場所の制限を受けることなくダミーの凹状パターンを形成することができる。なお、エッチングガスの種類によって、複数の凹状パターンの外周部に設けられた凹状パターンのエッチングレートが増加する場合は、ダミーの凹状パターンを複数の凹状パターンの深さよりも深く形成することができる。
【００２１】
本発明の半導体装置において、ダミーの凹状パターンのアスペクト比は、複数の凹状パターンのアスペクト比よりも低く形成することができる。このようにすれば、複数の凹状パターンに導電性材料を埋め込む際に、ダミーの凹状パターン内にも導電性材料が埋め込まれても、ダミーの凹状パターン内の導電性材料が下層配線と電気的に接続しないので、場所の制限を受けることなくダミーの凹状パターンを形成することができる。なお、エッチングガスの種類によって、複数の凹状パターンの外周部に設けられた凹状パターンのエッチングレートが増加する場合は、ダミーの凹状パターンのアスペクト比を複数の凹状パターンのアスペクト比よりも高く形成することができる。
【００２２】
本発明の半導体装置において、ダミーの凹状パターンの開口幅は、複数の凹状パターンの開口幅と略等しく形成することができる。このようにすれば、ダミーの凹状パターンを複数の凹状パターンと同じパターン径で形成することができるので、デザイン設計を容易に行うことができる。
【００２３】
本発明の半導体装置において、ダミーの凹状パターンの開口幅は、複数の凹状パターンの開口幅よりも広く形成することができる。このようにすれば、ダミーの凹状パターンの数を少なくしても複数の凹状パターンのエッチングレートのばらつきを抑えることができる。
【００２４】
本発明の半導体装置において、ダミーの凹状パターンの開口幅は、複数の凹状パターンの開口幅よりも狭く形成することができる。このようにすれば、ダミーのスルーホールにおけるエッチングレートを低くすることができる。これにより、複数の凹状パターンに導電性材料を埋め込む際に、ダミーの凹状パターン内にも導電性材料が埋め込まれても、ダミーの凹状パターン内の導電性材料が下層配線と電気的に接続しないので、場所の制限を受けることなくダミーの凹状パターンを形成することができる。
【００２５】
本発明の半導体装置は、絶縁膜と、絶縁膜に形成された複数の凹状パターンと、を含み、複数の凹状パターンのうち、他の凹状パターンに囲まれていない凹状パターンの開口幅が、他の凹状パターンに囲まれた凹状パターンの開口幅と異なるように形成されたことを特徴とする。
【００２６】
絶縁膜は少なくともＳｉ、Ｏ、およびＣを含む構成とすることができる。絶縁膜はＨを含んでもよい。絶縁膜は、たとえば、ＳｉＯＣ、ＳｉＯＣＮ、またはＭＳＱとすることができる。ＳｉＯＣまたはＳｉＯＣＮは、ＣＶＤ法またはスピンコート法で堆積することができる。また、ＭＳＱは、スピンコート法で堆積することができる。これらの凹状パターンを形成するエッチングガスとしては、フルオロカーボン系のガスを用いることができる。
【００２７】
他の凹状パターンに囲まれていない凹状パターンの開口幅と他の凹状パターンに囲まれた凹状パターンの開口幅との大小関係は、エッチングガスの種類に応じて適宜設定される。他の凹状パターンに囲まれていない凹状パターンのエッチングレートが他の凹状パターンに囲まれた凹状パターンよりも低くなってしまうような場合は、他の凹状パターンに囲まれていない凹状パターンの開口幅を他の凹状パターンに囲まれた凹状パターンの開口幅よりも広くすることができる。これにより、マイクロローディング効果により、他の凹状パターンに囲まれていない凹状パターンのエッチングレートを高くすることができる。したがって、上述したような複数の凹状パターンの外周部や孤立した凹状パターンにおけるエッチングレートの低下という現象を打ち消すことができ、複数の凹状パターンにおけるエッチングレートのばらつきを低減することができる。
【００２８】
一方、他の凹状パターンに囲まれていない凹状パターンのエッチングレートが他の凹状パターンに囲まれた凹状パターンよりも高くなってしまうような場合は、他の凹状パターンに囲まれていない凹状パターンの開口幅を他の凹状パターンに囲まれた凹状パターンの開口幅よりも狭くすることができる。これにより、他の凹状パターンに囲まれていない凹状パターンのエッチングレートを低くすることができる。したがって、上述したような複数の凹状パターンの外周部や孤立した凹状パターンにおけるエッチングレートの増加という現象を打ち消すことができ、複数の凹状パターンにおけるエッチングレートのばらつきを低減することができる。
【００２９】
本発明の半導体装置の製造方法は、絶縁膜を形成する工程と、前記絶縁膜に複数の凹状パターンおよび複数のダミーの凹状パターンを形成する工程と、を含み、前記凹状パターンを形成する工程において、前記複数のダミーの凹状パターンは、前記複数の凹状パターンの周囲に配されることを特徴とする。
【００３０】
本発明の半導体装置の製造方法において、凹状パターンを形成する工程において、複数の凹状パターンをブロック状に形成してよく、複数の凹状パターンの最外領域に沿って複数のダミーの凹状パターンを形成することができる。
【００３１】
本発明の半導体装置の製造方法は、絶縁膜を形成する工程と、絶縁膜に複数の凹状パターンを形成する工程と、を含み、複数の凹状パターンを形成する工程において、複数の凹状パターンのうち他の凹状パターンに囲まれていない凹状パターンの開口幅を、他の凹状パターンに囲まれた凹状パターンの開口幅と異なるように形成することを特徴とする。
【００３２】
以上、本発明の構成について説明したが、これらの構成を任意に組み合わせたものも本発明の態様として有効である。また、本発明の表現を他のカテゴリーに変換したものもまた本発明の態様として有効である。
【発明の効果】
【００３３】
本発明によれば、半導体装置において、凹状パターンの深さ方向の形状ばらつきを低減することができる。
【発明を実施するための最良の形態】
【００３４】
次に本発明の好ましい実施の形態について図面を参照して説明する。
以下の実施の形態においては、層間絶縁膜の材料としてＣＶＤ法により形成したＳｉＯＣ膜またはＳｉＯＣＮ膜、またはスピンコート法により形成したＭＳＱ膜を用いた例を説明する。なお、ＳｉＯＣ膜は、ＳｉＯＣＨ膜と表記されることもあり、構成元素としては、通常、Ｓｉ、Ｏ、ＣおよびＨを含む。なお、層間絶縁膜は、ＳｉＯＣ膜やＭＳＱ膜に加えて、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜等を含む積層構造とすることができる。
【００３５】
（第一の実施の形態）
図１は、本発明の第一の実施の形態における半導体装置の構成を示す図である。
ここでは、層間絶縁膜１１０のみを図示しているが、半導体装置は、シリコン等の基板を含み、その上に拡散防止膜、エッチングストッパ膜、反射防止膜、下層配線層等が適宜形成された構成を有する。また、層間絶縁膜１１０の上層には上層配線層等が形成される。
【００３６】
層間絶縁膜１１０には、複数のスルーホール１０２がマトリクス状に配されたスルーホール群１１２と、一つのスルーホール１０２が孤立して配された孤立スルーホール１１４とが形成されている。また、スルーホール群１１２の周囲には、複数のダミースルーホール１０４が形成されている。孤立スルーホール１１４の周囲にも複数のダミースルーホール１０４が形成されている。ここで、スルーホール１０２は、上層配線および下層配線と電気的に接続され、半導体装置の電気的動作に寄与するスルーホールである。一方、ダミースルーホール１０４は、半導体装置の電気的動作に寄与しないスルーホールである。ダミースルーホール１０４は、上層配線または下層配線のいずれか一方と接続されていてもよいが、上層配線と下層配線を電気的に接続しないように構成される。
【００３７】
本実施の形態において、ダミースルーホール１０４は、すべてのスルーホール１０２が縦方向、横方向、および斜め方向において、少なくとも２つのスルーホール（スルーホール１０２またはダミースルーホール１０４）により囲まれるように配置される。ダミースルーホール１０４の配置パターンは、層間絶縁膜１１０の材料や層間絶縁膜１１０にスルーホール１０２を形成する際に用いるエッチングガスの種類、およびスルーホール１０２の開口幅およびスルーホール１０２間の間隔等に応じて適宜設定することができる。
【００３８】
図１（ｂ）は、図１（ａ）のＡ−Ａ’断面図である。図１（ｂ）に示すように、スルーホール１０２の周囲にダミースルーホール１０４を形成することにより、本来スルーホール群１１２の外周部に配置されたスルーホール１０２に生じていたエッチングレートの低下現象や増加現象がダミースルーホール１０４に転嫁される。これにより、エッチングレートの差異により生じていたスルーホール１０２の深さの差異が低減され、下層配線および上層配線と電気的に接続されるスルーホール１０２の形状を安定的に等しく形成することができる。
【００３９】
また、外周部に形成されたスルーホールのエッチングレートが低下するようなエッチングガスを用いた場合、ダミースルーホール１０４におけるエッチングレートはスルーホール１０２のエッチングレートより低くなるので、スルーホール１０２の深さが下層配線層に到達した段階では、ダミースルーホール１０４が下層配線層に到達していない。そのため、スルーホール１０２の深さが下層配線層に到達した段階でエッチングを終了することにより、ダミースルーホール１０４が下層配線層に開通しない状態とすることができる。これにより、スルーホール１０２およびダミースルーホール１０４形成後に、スルーホール１０２内に導電性材料を埋め込み、下層配線とスルーホール１０２内に埋め込まれた導電性材料を電気的に接続する際にダミースルーホール１０４に導電性材料が埋め込まれても、ダミースルーホール１０４が下層配線と電気的に接続されないようにすることができる。
【００４０】
図２は、ダミースルーホール１０４の配置パターンの他の例を示す上面図である。
以下、外周部に形成されたスルーホールのエッチングレートが低下するような場合について説明するが、外周部に形成されたスルーホールのエッチングレートが増加するような場合も、同様な配置パターンとすることができる。
図２（ａ）に示すように、ダミースルーホール１０４の開口幅は、スルーホール１０２の開口幅と略等しく形成することができる。このようにすれば、ダミースルーホール１０４をスルーホール１０２と同じパターン径で形成することができるので、デザイン設計を容易に行うことができる。また、複数のスルーホールの外周部に形成されたスルーホールにおけるエッチングレートが中心部に形成されたスルーホールにおけるエッチングレートより低くなる場合、スルーホール１０２が下層配線層に達した段階でエッチングを終了することにより、ダミースルーホール１０４が下層配線層に開通しない状態とすることができる。これにより、スルーホール１０２およびダミースルーホール１０４形成後に、スルーホール１０２内に導電性材料を埋め込む際にダミースルーホール１０４内にも導電性材料が埋め込まれても、ダミースルーホール１０４が下層配線と電気的に接続されないようにすることができる。そのため、場所の制限を受けることなくダミースルーホール１０４を形成することができる。
【００４１】
また、図２（ｂ）に示すように、ダミースルーホール１０４の開口幅は、スルーホール１０２の開口幅よりも広くなるように形成することもできる。このようにダミースルーホール１０４の開口幅を大きくすることにより、ダミースルーホール１０４の数を少なくしてもダミースルーホール１０４の近傍に形成されたスルーホール１０２のエッチングレートの低下を抑えることができる。この場合、ダミースルーホール１０４は、層間絶縁膜１１０の下層および上層に配線等が形成されない領域に設けられる。
【００４２】
一方、図２（ｃ）に示すように、ダミースルーホール１０４の開口幅は、スルーホール１０２の開口幅よりも狭くなるように形成することもできる。一般的に、スルーホールのエッチングレートは、スルーホールのアスペクト比が高くなるにつれて低くなる傾向がある。そのため、ダミースルーホール１０４の開口幅をスルーホール１０２の開口幅より狭くすることにより、ダミースルーホール１０４のエッチングレートをスルーホール１０２のエッチングレートよりも低くすることができる。これにより、下層配線の上部にダミースルーホール１０４を形成した場合でも、ダミースルーホール１０４に埋め込まれた導電性材料と下層配線とが電気的に接続されないようにすることができる。この場合、場所の制限を受けることなくダミースルーホール１０４を形成することができる。
【００４３】
また、図２（ｄ）に示すように、スルーホール１０２の周囲にダミースルーホール１０４を２層設けることもできる。この場合、たとえば内側の層のダミースルーホール１０４の開口幅を小さくし、外側の層のダミースルーホール１０４の開口幅を内側の層のダミースルーホール１０４の開口幅より大きくすることができる。外側に設けられたダミースルーホール１０４はエッチングレートがより低下するため、開口幅を大きくしていても下層配線に到達しないようにすることができる。
【００４４】
なお、以上の例ではスルーホール群１１２のみを示したが、孤立スルーホール１１４の周囲に形成されるダミースルーホール１０４についても同様とすることができる。
【００４５】
また、外周部に形成されたスルーホールのエッチングレートが増加するような場合も、周囲にダミースルーホール１０４を設けることにより、エッチングレートのばらつきをダミースルーホール１０４に転嫁することができるので、半導体装置の電気的動作に寄与するスルーホール１０２におけるエッチングレートのばらつきを低減することができる。
【００４６】
さらに、図３に示すように、ダミースルーホール１０４は、スルーホール群１１２に含まれるスルーホール１０２から所定の距離内に配置されていれば、スルーホール群１１２における配置間隔よりも広い間隔で配置することもできる。このようにしても、スルーホール群１１２の外周部に配置されたスルーホール１０２におけるエッチングレートの低下または増加を抑えることができる。これにより、スルーホール１０２の深さ方向における形状のばらつきを低減することができる。
【００４７】
図４に示すように、ダミースルーホール１０４は、すべてのスルーホール１０２、およびスルーホール１０２の近傍に、上下の配線層と電気的に接続する短絡領域が設けられている場合、これらの周囲を囲むように配置することができる。ここで、図中斜線で示した領域は下層配線および上層配線の両方が設けられた領域である。このように、下層配線および上層配線の両方が形成されている短絡領域がある場合、ダミースルーホール１０４は、この短絡領域を迂回して設けられる。
【００４８】
（第二の実施の形態）
図５は、本発明の第二の実施の形態における半導体装置の構成を示す図である。
本実施の形態において、ダミースルーホールを設けるのではなく、スルーホール群１１２に含まれるスルーホール１０２のうち、外周部に設けられたスルーホール１０２ほど開口幅が広くなるように形成する。
【００４９】
たとえば、スルーホール群１１２の最外領域に配置されたスルーホール１０２ｃの開口幅は、その内側に配置されたスルーホール１０２ｂの開口幅よりも広くなるように形成される。また、スルーホール１０２ｂの開口幅は、中心部に配置されたスルーホール１０２ａの開口幅よりも広くなるように形成される。さらに、孤立スルーホール１１４の開口幅は、スルーホール群１１２の最外領域に配置されたスルーホール１０２ｃの開口幅よりも広く形成される。
【００５０】
このようにすれば、マイクロローディング効果により、孤立スルーホール１１４やスルーホール群１１２の外周部に配置されたスルーホール１０２ｂやスルーホール１０２ｃのエッチングレートをスルーホール群１１２の中心部に配置されたスルーホール１０２ａのエッチングレートよりも高くすることができる。これにより、スルーホール群１１２の外周部に形成されたスルーホール１０２ｂやスルーホール１０２ｃ、および孤立スルーホール１１４によるエッチングレートの低下という現象を打ち消すことができ、スルーホール群１１２に含まれるすべてのスルーホール１０２ａ、１０２ｂ、および１０２ｃ、並びに孤立スルーホール１１４のエッチングレートのばらつきを低減することができる。これにより、複数のスルーホール１０２の深さ方向における形状のばらつきを低減することができる。
【００５１】
また、外周部に形成されたスルーホールのエッチングレートが増加するような場合は、外周部に設けられたスルーホール１０２ほど開口幅が狭くなるように形成することができる。外周部のスルーホール１０２の開口幅を狭くすることにより、外周部のスルーホール１０２のエッチングレートの増加を低減することができる。これにより複数のスルーホール１０２のエッチングレートのばらつきを低減することができる。
【実施例】
【００５２】
図６は、複数のスルーホール１０２を含むスルーホール群の周囲にダミースルーホール１０４を形成したパターンを示す図である。
シリコン基板上にＣＶＤ法によりＳｉＯＣからなる層間絶縁膜１１０を形成し、エッチングガスとして以下のガスを用いて図６に示すようなパターンのスルーホール１０２およびダミースルーホール１０４（いずれもホール径０．２μｍ、間隔１μｍ）を形成した。
エッチングガス：流量Ａｒ／ＣＦ４／ＣＨ２Ｆ２／Ｎ２＝５００／３０／１０／９０ｓｃｃｍ、圧力５０ｍＴｏｒｒ、ＲＦパワー１３００Ｗ
【００５３】
図７は、その結果を示す図である。ダミースルーホール１０４を形成しなかった場合、マトリクス状に形成されたスルーホール群の外周部に配置されたスルーホールｃやスルーホールｄ、列状に形成されたスルーホールｅにおけるエッチングレートが低下した。一方、これらのスルーホールの周囲にダミースルーホール１０４を形成することにより、スルーホールｃ、スルーホールｄ、およびスルーホールｅにおけるエッチングレートの低下を抑えることができ、すべてのスルーホール１０２のエッチングレートを略均等にすることができた。これにより、複数のスルーホールａ、スルーホールｂ、スルーホールｃ、スルーホールｄ、およびスルーホールｅの深さ方向における形状ばらつきを低減し、略等しくすることができた。
【００５４】
なお、ここでは図示していないが、孤立スルーホールについても、周囲にダミースルーホール１０４を形成することにより、エッチングレートの低下を抑えることができ、スルーホール群の中心部に配置されたスルーホールａやスルーホールｂにおけるエッチングレートと同等にすることができ、深さ方向における形状ばらつきを低減することができた。
【００５５】
以上のように、スルーホール１０２の周囲にダミースルーホール１０４を形成することにより、スルーホール１０２のエッチングレートのばらつきを低減することができたメカニズムは明らかではないが、以下のように推察することができる。
【００５６】
文献（応用物理、第７０巻、第４号、３８７頁〜３９７頁、２００１）には、フルオロカーボンプラズマを用いたＳｉＯ２膜のエッチングでは、エッチング表面にポリマー層が形成され、この厚さは、主に入射するエッチング活性種ＣＦｘの量と膜中の酸素（Ｏ）の量によって決定されることが記載されている。この結果を考慮すると、ＳｉＯＣ膜の場合、酸素の構成比が低いこと、および膜中に炭素（Ｃ）が存在することから、ＳｉＯ２膜に比べてポリマー層がより厚く形成されてしまうことが推察される。
【００５７】
プラズマから入射するエッチング活性種ＣＦｘの量には、パターンによる依存性はない。一方、絶縁膜がエッチングされる際には、ポリマーを除去する作用を有するエッチングガス反応生成物が生じる。ここで、エッチングガス反応生成物とは、ＳｉとＦの化合物、ＣとＦの化合物、Ｏの化合物である。このエッチングガス反応生成物は被エッチング領域から放出され、パターン直上に滞留する。そのため、エッチングガス反応生成物の濃度は、パターン群中央では濃く、パターン外周や孤立パターンでは低くなることが推測される。その結果、パターン群中央に比べて、パターン群外周と孤立パターンのポリマー層は厚く形成されてしまう。エッチングガス反応生成物の効果がおよぶ範囲は、被エッチング領域から数１００μｍ程度内となると考えられる。そのため、スルーホール１０２の周囲にダミースルーホール１０４を形成することにより、外周部に設けられたスルーホール１０２におよぶエッチングガス反応生成物の量を増加させることができ、中心部に設けられたスルーホール１０２におけるエッチングレートとのばらつきを低減することができたと考えられる。
【００５８】
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５９】
第一の実施の形態では、複数のスルーホール１０２がマトリクス状に形成された例を示したが、スルーホール１０２は、図１１〜図１３に示したような配置とすることもできる。この場合、ダミースルーホール１０４は、図１１〜図１３および図１５に示した構成とすることができる。以下、各図を説明する。
【００６０】
複数のスルーホール１０２は、図１１に示すように、ランダムに配置された領域、広間隔で配置された領域、および凹凸状に配置された領域を含むことができる。この場合、これらの領域の周囲にダミースルーホール１０４を配置することができる。
【００６１】
また、スルーホール１０２は、図１２（ａ）に示すように、正方形以外の配置とすることができる。この場合も、複数のスルーホール１０２の周囲にダミースルーホール１０４を配置することができる。さらに、図１２（ｂ）に示すように、スルーホール１０２間隔を場所によって異ならせた配置とすることもできる。
【００６２】
また、図１３に示すように、複数のスルーホール１０２は、櫛形に配置することもできる。このようにスルーホール１０２を櫛形に配置した場合、スルーホール１０２の櫛歯部分の間隔が広い場合は、図１５に示すように、櫛歯の間にダミースルーホール１０４を設けた構成とすることもできる。これにより、スルーホール群１１２の周囲にダミースルーホール１０４を設けた構成とすることができる。
【００６３】
図１４は、複数のスルーホール群１１２が形成された回路全体の構成の一部を模式的に示す図である。このように、ダミースルーホール１０４は、スルーホール１０２がスルーホール群１１２の外周部に沿って形成される。これにより、複数のスルーホールの外周部においてエッチングレートのばらつきが生じても、そのようなばらつきはダミースルーホール１０４に生じるので、半導体装置の電気的動作に寄与する複数のスルーホールにおけるエッチングレートのばらつきを低減することができる。
【００６４】
以上の実施の形態においては、スルーホールを例として説明したが、配線溝についても、同様とすることができる。外周部や孤立して設けられた配線溝の周囲にダミーの配線溝やスルーホールを形成することにより、複数の配線溝の配置状態によるエッチングレートのばらつきを低減することができる。また、複数のスルーホールの周囲にダミーの配線溝を形成する構成とすることもできる。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施の形態における半導体装置の構成を示す図である。
【図２】ダミースルーホールの配置パターンを示す上面図である。
【図３】ダミースルーホールの配置パターンの他の例を示す上面図である。
【図４】ダミースルーホールの配置パターンの他の例を示す上面図である。
【図５】本発明の実施の形態における半導体装置の構成を示す図である。
【図６】実施例におけるスルーホールの配置パターンを示す図である。
【図７】図６に示した配置パターンのスルーホールを形成した際のエッチングレートを示す図である。
【図８】ＳｉＯＣ膜を層間絶縁膜として用い、スルーホールを形成する際に生じる現象を示す図である。
【図９】フルオロカーボン系エッチングガスを用いてスルーホールを形成したときのエッチングレートを示す図である。
【図１０】層間絶縁膜の種類とエッチングガスを異ならせた場合のエッチングレートを示す図である。
【図１１】ダミースルーホールの配置パターンの他の例を示す上面図である。
【図１２】ダミースルーホールの配置パターンの他の例を示す上面図である。
【図１３】ダミースルーホールの配置パターンの他の例を示す上面図である。
【図１４】複数のスルーホール群が形成された回路全体の構成の一部を模式的に示す図である。
【図１５】ダミースルーホールの配置パターンの他の例を示す上面図である。
【符号の説明】
【００６６】
１０２  スルーホール、  １０４  ダミースルーホール、  １１０  層間絶縁膜、  １１２  スルーホール群、  １１４  孤立スルーホール。
【図１】
2005079200.tif 000003
【図２】
2005079200.tif 000004
【図３】
2005079200.tif 000005
【図４】
2005079200.tif 000006
【図５】
2005079200.tif 000007
【図６】
2005079200.tif 000008
【図７】
2005079200.tif 000009
【図８】
2005079200.tif 000010
【図９】
2005079200.tif 000011
【図１０】
2005079200.tif 000012
【図１１】
2005079200.tif 000013
【図１２】
2005079200.tif 000014
【図１３】
2005079200.tif 000015
【図１４】
2005079200.tif 000016
【図１５】
2005079200.tif 000017