(57)【要約】【課題】  カットオフ周波数を調整可能なフィルタ回路及びそれを内蔵した映像信号処理用集積回路に関し、端子数を低減できるフィルタ回路及びそれを内蔵した映像信号処理装置を提供することを目的とする。【解決手段】  本発明は、複数の入力信号から不要成分を除去し、出力するフィルタ回路（１３１）であって、前記制御信号（Ｖc）が供給される制御端子（Ｔcnt）と、前記複数の入力信号（Ｓ１、Ｓ２、Ｓ３）の夫々に対して設けられ、前記制御端子（Ｔcnt）に供給される制御信号（Ｖc）に応じてそのカットオフ周波数（ｆc1、ｆc2、ｆc3）が可変される複数の可変周波数フィルタ回路部（Ｒ11、Ｃ11、Ｄ11；Ｒ12、Ｃ12、Ｄ12；Ｒ13、Ｃ13、Ｄ13）とを有することを特徴とする。【選択図】  図２
2005079876.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力信号から不要成分を除去し、出力するフィルタ回路であって、
前記制御信号が供給される制御端子と、
前記複数の入力信号の夫々に対して設けられ、前記制御端子に供給される制御信号に応じてそのカットオフ周波数が可変される複数の可変周波数フィルタ回路部とを有することを特徴とするフィルタ回路。
【請求項２】
前記可変周波数フィルタ回路部は、入出力間に直列に接続された抵抗素子と、
一端が前記抵抗素子と出力との接続点に接続された容量素子と、
前記容量素子の他端と接地との間に逆方向接続された可変容量ダイオードとから構成され、
前記制御端子は、入力抵抗素子を介して、前記可変周波数フィルタ回路部を構成する前記容量素子と前記可変容量ダイオードとの接続点に接続されたことを特徴とする請求項１記載のフィルタ回路。
【請求項３】
前記制御端子に供給される前記制御信号は、前記複数の可変周波数フィルタ回路部のカットオフ周波数が前記複数の入力信号のディジタル処理時のサンプリング周波数の２分の１の周波数より小さくなるように設定されたことを特徴とする請求項１又は２記載のフィルタ回路。
【請求項４】
前記制御端子に外付けで接続される外付容量素子と、前記複数の可変周波数フィルタ回路部、夫々に接続された前記入力抵抗素子とにより前記制御信号のノイズ成分を除去するローパスフィルタを構成したことを特徴とする請求項２又は３記載のフィルタ回路。
【請求項５】
複数の映像信号から不要成分を除去し、出力するフィルタ回路を内蔵する映像信号処理用集積回路であって、
前記フィルタ回路は、
前記制御信号が供給される制御端子と、
前記複数の入力信号の夫々に対して設けられ、前記制御端子に供給される制御信号に応じてそのカットオフ周波数が可変される複数の可変周波数フィルタ回路部とを有することを特徴とする映像信号処理用集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフィルタ回路及びそれを内蔵した映像信号処理用集積回路に係り、カットオフ周波数を調整可能なフィルタ回路及びそれを内蔵した映像信号処理用集積回路に関する。
【背景技術】
【０００２】
図３に映像信号処理システムのブロック構成図を示す。
【０００３】
映像信号処理集積回路１１には、例えば、ディジタル映像機器１２からのＲＧＢのアナログ映像信号が供給される。ディジタル映像機器１２は、映像源２１、ディジタル処理回路２２、ディジタル−アナログ変換回路２３から構成される。
【０００４】
ディジタル処理回路２２は、映像源２１からの映像信号を１３．５〜２０ＭＨｚ程度のサンプリング周波数でサンプリングして、ディジタル処理し、Ｒ、Ｇ、Ｂの３チャンネルのディジタルデータを出力する。ディジタル処理回路２２で処理されたＲ、Ｇ、Ｂの３チャンネルのディジタルデータは、ディジタル−アナログ変換回路２３に供給される。ディジタルアナログ変換回路２３は、ディジタル処理回路２２から供給されたＲ、Ｇ、Ｂの３チャンネルのディジタルデータを夫々アナログ信号Ｓ１、Ｓ２、Ｓ３に変換する。
【０００５】
ディジタル−アナログ変換回路２３で変換されたＲ、Ｇ、Ｂの３チャンネルのアナログ信号Ｓ１、Ｓ２、Ｓ３は映像信号処理集積回路１１に供給される。映像信号処理集積回路１１は、フィルタ回路３１、信号処理回路３２から構成される。
【０００６】
図４はフィルタ回路３１の回路構成図を示す。
【０００７】
フィルタ回路３１は、バッファアンプ４１、４２、４３、５１、５２、５３、抵抗Ｒ１、Ｒ２、Ｒ３を含み、入力端子Ｔin1、Ｔin2、Ｔin3、端子Ｔc1、Ｔc2、Ｔc3に接続されている。入力端子Ｔin1は、ディジタル映像機器１２の出力端子Ｔout1に接続され、ディジタル映像機器１２からＲ成分の映像信号Ｓ１が供給される。また、入力端子Ｔin2は、ディジタル映像機器１２の出力端子Ｔout2に接続されて、ディジタル映像機器１２からＧ成分の映像信号Ｓ２が供給される。入力端子Ｔin3は、ディジタル映像機器１２の出力端子Ｔout3に接続され、ディジタル映像機器１２からＢ成分の映像信号Ｓ３が供給される。また、フィルタ回路３１の端子Ｔc1、Ｔc2、Ｔc3には、外付けでキャパシタＣ１、Ｃ２、Ｃ３が接続される。
【０００８】
入力端子Ｔin1は、バッファアンプ４１の非反転入力端子に接続されている。入力端子Ｔin1にディジタル映像機器１２から供給された映像信号Ｓ１は、バッファアンプ４１、抵抗Ｒ１を介してバッファアンプ５１に供給される。抵抗Ｒ１とバッファアンプ５１との接続点は、キャパシタＣ１が外付けされた端子Ｔc1に接続されている。抵抗Ｒ１とキャパシタＣ１によりローパスフィルタが構成されており、映像信号Ｓ１からディジタルノイズ成分が除去される。抵抗Ｒ１とキャパシタＣ１から構成されるローパスフィルタによりディジタルノイズ成分が除去された映像信号Ｓ１は、バッファアンプ５１を介して信号処理回路３２に供給される。
【０００９】
入力端子Ｔin2は、バッファアンプ４２の非反転入力端子に接続されている。入力端子Ｔin2にディジタル映像機器１２から供給された映像信号Ｓ２は、バッファアンプ４２、抵抗Ｒ２を介してバッファアンプ５２に供給される。抵抗Ｒ２とバッファアンプ５２との接続点は、キャパシタＣ２が外付けされた端子Ｔc2に接続されている。抵抗Ｒ２とキャパシタＣ２によりローパスフィルタが構成されており、映像信号Ｓ２からディジタルノイズ成分が除去される。抵抗Ｒ２とキャパシタＣ２から構成されるローパスフィルタによりディジタルノイズ成分が除去された映像信号Ｓ２は、バッファアンプ５２を介して信号処理回路３２に供給される。
【００１０】
入力端子Ｔin3は、バッファアンプ４３の非反転入力端子に接続されている。入力端子Ｔin3にディジタル映像機器１２から供給された映像信号Ｓ３は、バッファアンプ４３、抵抗Ｒ３を介してバッファアンプ５３に供給される。抵抗Ｒ３とバッファアンプ５３との接続点は、キャパシタＣ３が外付けされた端子Ｔc3に接続されている。抵抗Ｒ３とキャパシタＣ３によりローパスフィルタが構成されており、映像信号Ｓ３からディジタルノイズ成分が除去される。抵抗Ｒ３とキャパシタＣ３から構成されるローパスフィルタによりディジタルノイズ成分が除去された映像信号Ｓ３は、バッファアンプ５３を介して信号処理回路３２に供給される。
【００１１】
図５は映像信号の周波数とサンプリング周波数との配置を説明するための図を示す。
【００１２】
ＮＴＳＣ方式での必要帯域周波数ｆ0は、５〜７ＭＨｚである。また、映像信号をディジタル処理する場合、そのサンプリング周波数ｆsは１３．５〜２０ＭＨｚ程度に設定される場合が多い。
【００１３】
一般にディジタル処理された映像信号をアナログ信号に変換した場合、ディジタル処理時のサンプリング周波数ｆsの２分の１の周波数1/2ｆsがディジタル-アナログ変換されたときのアナログ信号に影響を与えることになる。
【００１４】
サンプリング周波数ｆs＝１３．５〜２０ＭＨｚでディジタル処理された映像信号では、２分の１サンプリング周波数1/2ｆsは６．７５ＭＨｚ〜１０ＭＨｚとなる。このとき、映像信号のカットオフ周波数ｆ0と２分の１サンプリング周波数1/2ｆsは６．７５ＭＨｚ〜１０ＭＨｚとが近接しており、通常のフィルタ特性では２分の１サンプリング周波数1/2ｆs成分を除去できず、映像信号に悪影響を与える場合がある。このため、フィルタ回路３１のカットオフ周波数ｆ0を微調整し、画質を重視するか、ディジタルノイズ成分の影響を重視するかを選択できるようにしている。フィルタ回路３１のカットオフ周波数ｆ0の調整は、端子Ｔc1、Ｔc2、Ｔc3に外付けで接続するキャパシタＣ１、Ｃ２、Ｃ３の容量を調整することにより行われている。
【００１５】
なお、フィルタのカットオフ周波数を調整する方法として外部からの制御信号によりフィルタのカットオフ周波数を制御する可変周波数フィルタ回路が提案されている（特許文献１）。
【００１６】
【特許文献１】特開２００３−１６８９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかるに、従来のフィルタ回路は、チャンネル、すなわち、信号毎に外付けで接続されるキャパシタＣ１、Ｃ２、Ｃ３の容量を変えることにより、カットオフ周波数を可変していたため、多チャンネル化した場合に、チャンネル数だけ外付けキャパシタを接続するための端子が必要となり、集積回路に内蔵した場合に端子数の増加を招くなどの課題があった。
【００１８】
また、外付けキャパシタに可変容量ダイオードなどを用いて制御信号により調整を行う場合でも、チャンネル数だけ可変容量ダイオードを接続するための端子が必要となり、集積回路に内蔵した場合に端子数の増加を招くなどの課題がある。
【００１９】
本発明は上記の点に鑑みてなされたもので、端子数を低減できるフィルタ回路及びそれを内蔵した映像信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明は、複数の入力信号から不要成分を除去し、出力するフィルタ回路（１３１）であって、制御信号（Ｖc）が供給される制御端子（Ｔcnt）と、複数の入力信号（Ｓ１、Ｓ２、Ｓ３）の夫々に対して設けられ、制御端子（Ｔcnt）に供給される制御信号（Ｖc）に応じてそのカットオフ周波数（ｆc1、ｆc2、ｆc3）が可変される複数の可変周波数フィルタ回路部（Ｒ11、Ｃ11、Ｄ11；Ｒ12、Ｃ12、Ｄ12；Ｒ13、Ｃ13、Ｄ13）とを有することを特徴とする。
【００２１】
また、本発明は、制御端子（Ｔcnt）に外付けで接続される外付け容量素子（Ｃ4）と、複数の可変周波数フィルタ回路部の夫々に接続された入力抵抗素子（Ｒ21、Ｒ22、Ｒ23）とにより制御信号（Ｖc）のノイズ成分を除去するフィルタを構成したことを特徴とする。
【００２２】
さらに、本発明は、可変周波数フィルタ回路部（Ｒ11、Ｃ11、Ｄ11；Ｒ12、Ｃ12、Ｄ12；Ｒ13、Ｃ13、Ｄ13）は、入出力間に直列に接続された抵抗素子（Ｒ11、Ｒ12、Ｒ13）と、一端が前記抵抗素子（Ｒ11、Ｒ12、Ｒ13）と出力との接続点に接続された容量素子（Ｃ4）と、容量素子（Ｃ4）の他端と接地との間に逆方向接続された可変容量ダイオード（Ｄ11、Ｄ12、Ｄ13）とから構成され、制御端子（Ｔcnt）は、入力抵抗素子（Ｒ21、Ｒ22、Ｒ23）を介して、容量素子（Ｃ4）と可変容量ダイオード（Ｄ11、Ｄ12、Ｄ13）との接続点に接続されたことを特徴とする。
【００２３】
なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。
【発明の効果】
【００２４】
本発明によれば、一つの制御端子（Ｔcnt）に供給される制御信号（Ｖc）により複数の可変周波数フィルタ回路部のカットオフ周波数（ｆc1、ｆc2、ｆc3）を制御できるため、必要最小限の端子数で複数の入力信号（Ｓ１、Ｓ２、Ｓ３）のカットオフ周波数（ｆc1、ｆc2、ｆc3）を調整できる。
【００２５】
また、本発明によれば、制御端子（Ｔcnt）に外付けで接続される外付け容量素子（Ｃ4）と入力抵抗素子（Ｒ21、Ｒ22、Ｒ23）とにより制御信号（Ｖc）のノイズ成分を除去するフィルタを構成することにより、制御信号（Ｖc）のノイズ成分を除去できるとともに、複数の入力信号間のクロストークを防止できる。
【発明を実施するための最良の形態】
【００２６】
図１は本発明の一実施例のブロック構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
【００２７】
本実施例の映像処理システムは、映像信号処理集積回路１１１に内蔵されるフィルタ回路１３１の構成が図３とは相違し、フィルタ回路１３１には、チャンネル毎に可変周波数フィルタが内蔵されており、チャンネル数分の可変周波数フィルタのカットオフ周波数を１つの制御端子Ｔcntで制御可能な構成とされている。
【００２８】
図２はフィルタ回路１３１のブロック構成図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明は省略する。
【００２９】
フィルタ回路１３１は、バッファアンプ４１〜４３、５１〜５３、及び、抵抗Ｒ11〜Ｒ13、Ｒ21〜Ｒ23、キャパシタＣ11〜Ｃ13、可変容量ダイオードＤ11〜Ｄ13から構成される。
【００３０】
抵抗Ｒ11及びキャパシタＣ11、可変容量ダイオードＤ11は、第１の可変周波数フィルタ回路部を構成している。第１の可変周波数フィルタ回路部は、ローパスフィルタを構成しており、入力端子Ｔin1に供給されるＲ成分のアナログ映像信号より、前段のディジタル映像信号処理装置１２におけるサンプリング周波数の影響を除去するためのフィルタ回路である。
【００３１】
抵抗Ｒ11は、一端がバッファアンプ４１の出力端子に接続され、他端がバッファアンプ５１の非反転入力端子及びキャパシタＣ11の一端に接続されている。キャパシタＣ11は、一端が抵抗Ｒ11の他端及びバッファアンプ５１の非反転入力端子に接続され、他端が可変容量ダイオードＤ11のカソードに接続されている。可変容量ダイオードＤ11は、アノードが接地され、カソードがキャパシタＣ11の他端に接続されるとともに、抵抗Ｒ21を介して制御端子Ｔcntに接続されている。
【００３２】
可変容量ダイオードＤ11は、ＰＮ接合に印加する逆バイアス電圧に応じてその空乏層の厚さが変化することを利用して、容量を可変する素子であり、制御端子Ｔcntに印加される制御電圧Ｖcに応じて容量が変化する。可変容量ダイオードＤ11の容量が変化することにより、抵抗Ｒ11及びキャパシタＣ11、可変容量ダイオードＤ11から構成されるローパスフィルタのカットオフ周波数を変化させることができる。
【００３３】
なお、第１の可変周波数フィルタ回路部のカットオフ周波数ｆc1は、可変容量ダイオードＤ11の容量をＶＣ11とすると、
ｆc1＝１／｛２π×Ｒ11×（（Ｃ11×ＶＣ11）／（Ｃ11＋ＶＣ11））｝
で求められる。
【００３４】
抵抗Ｒ12及びキャパシタＣ12、可変容量ダイオードＤ12は、第２の可変周波数フィルタ回路部を構成している。第２の可変周波数フィルタ回路部は、ローパスフィルタを構成しており、入力端子Ｔin2に供給されるＧ成分のアナログ映像信号より、前段のディジタル映像信号処理装置１２におけるサンプリング周波数の影響を除去するためのフィルタ回路である。
【００３５】
抵抗Ｒ12は、一端がバッファアンプ４２の出力端子に接続され、他端がバッファアンプ５２の非反転入力端子及びキャパシタＣ12の一端に接続されている。キャパシタＣ12は、一端が抵抗Ｒ12の他端及びバッファアンプ５２の非反転入力端子に接続され、他端が可変容量ダイオードＤ12のカソードに接続されている。可変容量ダイオードＤ12は、アノードが接地され、カソードがキャパシタＣ12の他端に接続されるとともに、抵抗Ｒ22を介して制御端子Ｔcntに接続されている。
【００３６】
可変容量ダイオードＤ12は、可変容量ダイオードＤ11と同様に、ＰＮ接合に印加する逆バイアス電圧に応じてその空乏層の厚さが変化することを利用して、容量を可変する素子であり、制御端子Ｔcntに印加される制御電圧Ｖcに応じて容量が変化する。可変容量ダイオードＤ12の容量が変化することにより、抵抗Ｒ12及びキャパシタＣ12、可変容量ダイオードＤ12から構成されるローパスフィルタのカットオフ周波数を変化させることができる。
【００３７】
なお、第２の可変周波数フィルタ回路部のカットオフ周波数ｆc2は、第１の可変周波数フィルタ回路部と同様に、可変容量ダイオードＤ12の容量をＶＣ12とすると、
ｆc2＝１／｛２π×Ｒ12×（（Ｃ12×ＶＣ12）／（Ｃ12＋ＶＣ12））｝
で求められる。
【００３８】
抵抗Ｒ13及びキャパシタＣ13、可変容量ダイオードＤ13は、第３の可変周波数フィルタ回路部を構成している。第３の可変周波数フィルタ回路部は、ローパスフィルタを構成しており、入力端子Ｔin3に供給されるＲ成分のアナログ映像信号より、前段のディジタル映像信号処理装置１２におけるサンプリング周波数の影響を除去するためのフィルタ回路である。
【００３９】
抵抗Ｒ13は、一端がバッファアンプ４３の出力端子に接続され、他端がバッファアンプ５３の非反転入力端子及びキャパシタＣ13の一端に接続されている。キャパシタＣ13は、一端が抵抗Ｒ13の他端及びバッファアンプ５３の非反転入力端子に接続され、他端が可変容量ダイオードＤ13のカソードに接続されている。可変容量ダイオードＤ13は、アノードが接地され、カソードがキャパシタＣ13の他端に接続されるとともに、抵抗Ｒ23を介して制御端子Ｔcntに接続されている。
【００４０】
可変容量ダイオードＤ13は、可変容量ダイオードＤ11、Ｄ12と同様にＰＮ接合に印加する逆バイアス電圧に応じてその空乏層の厚さが変化することを利用して、容量を可変する素子であり、制御端子Ｔcntに印加される制御電圧Ｖcに応じて容量が変化する。可変容量ダイオードＤ13の容量が変化することにより、抵抗Ｒ12及びキャパシタＣ12、可変容量ダイオードＤ13から構成されるローパスフィルタのカットオフ周波数を変化させることができる。
【００４１】
なお、第３の可変周波数フィルタ回路部のカットオフ周波数ｆc3は、可変容量ダイオードＤ13の容量をＶＣ13とすると、
ｆc3＝１／｛２π×Ｒ13×（（Ｃ13×ＶＣ13）／（Ｃ13＋ＶＣ13））｝
で求められる。
【００４２】
制御端子Ｔcntには、外部から制御電圧Ｖcが印加される。また、制御端子Ｔcntには、外付けで、接地との間に、キャパシタＣ４が接続されている。このキャパシタＣ４は、抵抗Ｒ21、Ｒ22、Ｒ23とともにローパスフィルタを構成している。キャパシタＣ４及び抵抗ＲＲ21、Ｒ22、Ｒ23から構成されるローパスフィルタは、制御電圧Ｖcの変動を吸収するとともに、第１〜第３の可変周波数フィルタ回路部の間でのクロストークを防止する。このとき、キャパシタＣ４は外付けであるので、比較的大きい容量に設定できるため、制御電圧Ｖcの変動を十分に吸収することができる。また、第１〜第３の可変周波数フィルタ回路部の間でのクロストークを確実に防止できる。
【００４３】
なお、本実施例では、キャパシタＣ４を外付けとしたが、映像信号処理集積回路に内蔵するようにしてもよい。
【００４４】
本実施例によれば、フィルタ回路１３１のカットオフ周波数の調整を１つの制御端子Ｔcntを設けることにより可能となる。
【００４５】
なお、本実施例では、説明を簡単にするためにＲＧＢの３チャンネルのアナログ映像信号が入力されることを前提としているが、ＲＧＢの３チャンネルのアナログ映像信号に加えて、輝度信号と色信号などの入力及び複合映像信号の入力、輝度信号及び色差信号など多チャンネルのアナログ映像信号を行う場合でも、そのチャンネル毎に、実施例と同様なフィルタ回路部を設け、制御端子Ｔcntから制御電圧Ｖcによりそのカットオフ周波数を制御できる。このように入力信号のチャンネル数が増加しても１つの制御端子Ｔcntで対応できる。よって、フィルタ回路１３１を集積回路に内蔵した場合でも端子数を増加させることなく、カットオフ周波数の調整が可能であり、集積回路のサイズを大きくすることなく、対応できる。
【００４６】
また、本実施例では、説明を簡略化するために１次のローパスフィルタを例に説明を行ったが、次数を増やした場合でも本実施例を適用することができる。さらに、バッファアンプ４１〜４３、及び、バッファアンプ５１〜５３は、入力インピーダンスを高く、出力インピーダンスを低くおさえるための回路であり、エミッタフォロワ回路など同様な回路動作をする他の回路で構成してもよい。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施例のブロック構成図である。
【図２】フィルタ回路１３１のブロック構成図である。
【図３】映像処理システムのブロック構成図である。
【図４】フィルタ回路３１のブロック構成図である。
【図５】映像信号の周波数とサンプリング周波数との配置を説明するための図である。
【符号の説明】
【００４８】
１２  ディジタル映像機器
２１  映像信号源、２２  ディジタル処理回路、２３  ディジタル-アナログ変換回路
３２  信号処理回路
４１〜４３、５１〜５３  バッファアンプ
１１１  映像信号処理用集積回路
１３１  フィルタ回路
Ｒ11〜Ｒ12、Ｒ21〜Ｒ23  抵抗素子、Ｃ４、Ｃ11〜Ｃ13  キャパシタ
Ｄ11〜Ｄ13  可変容量ダイオード
【図１】
2005079876.tif 000003
【図２】
2005079876.tif 000004
【図３】
2005079876.tif 000005
【図４】
2005079876.tif 000006
【図５】
2005079876.tif 000007