(57)【要約】【課題】  従来からの追加回路規模を抑え、少量の変更かつ、同一のソフトウェアでアナログＯＳＤ出力とディジタルＯＳＤ出力との誤差を制御し、出力する色信号の出力値が極めて等しくなるＤＡＣ制御回路を提供する。【解決手段】  ＯＳＤ回路１０１からの１つの出力信号を上位ビット側からＤＡＣ１０２の入力に使用する接続構成をとることにより、ＤＡＣ１０２から出力するアナログＯＳＤ出力１０３と、ＯＳＤ回路１０１から出力するディジタルＯＳＤ出力１０４との誤差の補正制御を行い、同一のソフトウェアでＯＳＤ回路１０１から色信号を出力した場合、アナログＯＳＤ出力１０３とディジタルＯＳＤ出力１０４の色信号の出力値の誤差を小さくするようにした。【選択図】      図１
2005142618.tif 000002
【特許請求の範囲】
【請求項１】
所定ビット数のディジタル信号を出力するディジタル信号出力回路と、
該ディジタル信号出力回路からのディジタル信号を上位ビット側より上記所定ビット数より少ないビット数分、入力するＤＡコンバータと、を備え、
上記ディジタル信号出力回路からディジタル信号を出力し、上記ＤＡコンバータからアナログ信号を出力する、
ことを特徴とするＤＡＣ制御回路。
【請求項２】
請求項１記載のＤＡＣ制御回路において、
上記ディジタル信号出力回路は、
赤を示すディジタル信号、青を示すディジタル信号、もしくは緑を示すディジタル信号のいずれかを出力するものである、
ことを特徴とするＤＡＣ制御回路。
【請求項３】
請求項１記載のＤＡＣ制御回路において、
上記ディジタル信号出力回路と、上記ＤＡコンバータの組として、
赤を示すディジタル信号用、青を示すディジタル信号用、及び緑を示すディジタル信号用を備えた、
ことを特徴とするＤＡＣ制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異なるビット数を持つ回路間の制御回路に関し、特にオンスクリーン表示回路（以下ＯＳＤという）とディジタルアナログコンバータ回路（以下ＤＡＣという）間の制御回路に関するものである。
【背景技術】
【０００２】
以下、従来のＤＡＣ制御回路について説明する。
図３は、従来のＤＡＣ制御回路の構成図である。
図３において、３０１はＯＳＤ回路（ディジタル信号出力回路）、３０２は４ビットＤＡＣ、３０３はアナログＯＳＤ出力、３０４はディジタルＯＳＤ出力である。ＯＳＤ回路３０１の出力は、５ビットの色信号Ｒ（赤）、色信号Ｂ（青）が４ビットＤＡＣ３０２と接続されている。
【０００３】
図４は、他の従来のＤＡＣ制御回路の構成図である。
図４において、４０１はＯＳＤ回路、４０２は４ビットＤＡＣ、４０３はアナログＯＳＤ出力、４０４はディジタルＯＳＤ出力である。ＯＳＤ回路４０１の出力は、６ビットの色信号Ｇ（緑）が４ビットＤＡＣ４０２と接続されている。
【０００４】
従来、図３に示すように、ＯＳＤ回路３０１の出力と４ビットＤＡＣ３０２の入力が異なるビットの場合の接続は、ＯＳＤ回路３０１の３、２、１、０ビット目の出力を４ビットＤＡＣに接続していた。また、図４に示すように、ＯＳＤ回路４０１の出力と４ビットＤＡＣ４０２の入力が異なるビットの場合の接続は、ＯＳＤ回路４０１の３、２、１、０ビット目の出力を４ビットＤＡＣに接続していた。（例えば、非特許文献１参照。）
【非特許文献１】“ＭＮ１０２Ｈ７５Ｋ／Ｆ７５Ｋ／８５Ｋ／Ｆ８５Ｋ  ＬＳＩ説明書”、[online]、平成１４年７月、松下電器産業株式会社、[平成１５年６月２７日検索]、インターネット<URL:https://www.semicon.panasonic.co.jp/micom/manual/pdf/22385-011.pdf>
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の構成では、以下のような課題がある。
図５は、従来のＤＡＣ制御回路における、ＯＳＤ回路の出力５ビットに対するアナログＯＳＤ出力とディジタルＯＳＤ出力の入出力関係を示す図である。
【０００６】
図５において、Ａ点は、図３に示すＯＳＤ回路３０１と４ビットＤＡＣ３０２を接続した場合の４ビットＤＡＣ３０２に入力されるＯＳＤ回路３０１からの信号と、アナログＯＳＤ出力３０３との入出力関係を示し、Ｂ点は、ディジタルＯＳＤ出力３０４の入出力関係を示す。図５のＡ点、Ｂ点の関係が示すように、アナログＯＳＤ出力３０３とディジタルＯＳＤ出力３０４との誤差は、ＯＳＤ回路３０１からの出力が全てＨレベル（Ｈｉｇｈレベル）を、４ビットＤＡＣ３０２を介して出力する場合に最も誤差が増加し、図３に示すＯＳＤ回路３０１の出力が５ビットの場合では、図５に示すように、アナログＯＳＤ出力３０３の出力値は「１５」となり、ディジタルＯＳＤ出力３０４の出力値は「３１」となる。
【０００７】
図６は、従来のＤＡＣ制御回路における、ＯＳＤ回路の出力６ビットに対するアナログＯＳＤ出力とディジタルＯＳＤ出力の入出力関係を示す図である。
【０００８】
図６において、Ａ点は、図４に示すＯＳＤ回路４０１と４ビットＤＡＣ４０２を接続した場合の４ビットＤＡＣ４０２に入力されるＯＳＤ回路４０１からの信号と、アナログＯＳＤ出力４０３との入出力関係を示し、Ｂ点は、ディジタルＯＳＤ出力４０４の入出力関係を示す。図６のＡ点、Ｂ点の関係が示すようにアナログＯＳＤ出力４０３とディジタルＯＳＤ出力４０４との誤差は、ＯＳＤ回路４０１からの出力が全てＨレベル（Ｈｉｇｈレベル）を、４ビットＤＡＣ４０２を介して出力する場合に最も誤差が増加し、図４に示すＯＳＤ回路４０１の出力が６ビットの場合では、図６に示すように、アナログＯＳＤ出力４０３の出力値は「１５」となり、ディジタルＯＳＤ出力４０４の出力値は「６３」となる。
【０００９】
ここで、ＯＳＤ回路３０１、４０１から色信号ＲＧＢを出力するため、ＯＳＤ回路３０１、４０１の制御レジスタをソフトウェアにより制御する場合、図３に示す４ビットＤＡＣ３０２の出力を色信号Ｒと色信号Ｂに用い、図４に示す４ビットＤＡＣ４０２の出力を色信号Ｇに用いて色を出力する場合と、図３に示すディジタルＯＳＤ出力３０４の出力値を色信号Ｒと色信号Ｂに用い、図４に示すディジタルＯＳＤ出力４０４の出力値を色信号Ｇに用いて色を出力する場合とでは、上記従来のＤＡＣ制御回路では、白色（ＯＳＤ回路３０１、４０１からの出力が全てＨレベル）を出力する場合、ディジタルＯＳＤ出力３０４、４０４の出力値を色信号に用いると、完全な白色を出力する。これに対して、アナログＯＳＤ出力３０３、４０３の出力値を色信号に用いると、色信号ＧのアナログＯＳＤ出力４０３とディジタルＯＳＤ出力４０４との誤差が大きいため、緑色がかった白色が出力されてしまうので、アナログＯＳＤ出力３０３、４０３を使用し、完全な白色を出力する場合は、ＯＳＤ回路３０１、４０１の制御レジスタを制御するソフトウェアを変更しなくてはならないという問題があった。
【００１０】
本発明は、上記従来の問題を解決するためになされたもので、従来からの追加回路規模を抑え、少量の変更で、同一のＯＳＤ回路の制御レジスタを制御するソフトウェアを用いてもアナログＯＳＤ出力とディジタルＯＳＤ出力との出力値の誤差を補正し、どちらの出力値を使用してもＯＳＤ回路の制御レジスタを制御するソフトウェアを変更することなく、色の誤差を極めて等しくするＤＡＣ制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の請求項１によるＤＡＣ制御回路は、所定ビット数のディジタル信号を出力するディジタル信号出力回路と、該ディジタル信号出力回路からのディジタル信号を上位ビット側より上記所定ビット数より少ないビット数分、入力するＤＡコンバータと、を備え、上記ディジタル信号出力回路からディジタル信号を出力し、上記ＤＡコンバータからアナログ信号を出力することを特徴とするものである。
【００１２】
本発明の請求項２によるＤＡＣ制御回路は、請求項１記載のＤＡＣ制御回路において、上記ディジタル信号出力回路は、赤を示すディジタル信号、青を示すディジタル信号、もしくは緑を示すディジタル信号のいずれかを出力するものであることを特徴とするものである。
【００１３】
本発明の請求項３によるＤＡＣ制御回路は、請求項１記載のＤＡＣ制御回路において、上記ディジタル信号出力回路と、上記ＤＡコンバータの組として、赤を示すディジタル信号用、青を示すディジタル信号用、及び緑を示すディジタル信号用を備えたことを特徴とするものである。
【００１４】
本発明の構成により、アナログＯＳＤ出力とディジタルＯＳＤ出力との出力値の誤差を補正することで、アナログＯＳＤ出力とディジタルＯＳＤ出力のどちらの出力値を使用しても、ＯＳＤ回路の制御レジスタを制御するソフトウェアを変更することなく、色の誤差を極めて等しくすることができる。
【発明の効果】
【００１５】
本発明のＤＡＣ制御回路によれば、ＯＳＤ回路から出力されるビット数よりも少ないビット数で入力されるＤＡＣ制御回路において、ＤＡＣに入力されるビット数をＯＳＤ回路から出力されるビット数の上位ビットを使用する接続構成をとることにより、ＤＡＣから出力するアナログＯＳＤ出力と、ＯＳＤ回路から出力するディジタルＯＳＤ出力のどちらの出力値を使用しても、ＯＳＤ回路の制御レジスタを制御するソフトウェアを変更することなく、色の誤差を極めて等しくなるため、ソフトウェアを変更する煩雑さをなくすことが可能となるという効果がある。また、従来制御回路からの変更も配線接続のみで、追加の論理回路も必要としないため、追加回路規模も極めて少ないという効果がある。
【発明を実施するための最良の形態】
【００１６】
（実施の形態１）
本発明の実施の形態について、以下、図面を用いて説明する。
【００１７】
図１は、本発明の実施の形態１によるＤＡＣ制御回路の構成図である。
図１において、ＯＳＤ回路１０１（ディジタル信号出力回路）の出力が５ビット（色信号Ｒ、色信号Ｂ）のうち、４、３、２、１ビット目と４ビットＤＡＣ１０２と接続されている。また、４ビットＤＡＣ１０２の出力をアナログＯＳＤ出力１０３とし、ＯＳＤ回路１０１の出力のうち、前記４ビットＤＡＣ１０２に入力される出力とは別の出力をディジタルＯＳＤ出力１０４とする。
【００１８】
図２は、本発明の実施の形態１によるＤＡＣ制御回路の構成図である。
図２において、ＯＳＤ回路２０１の出力が６ビット（色信号Ｇ）のうち、５、４、３、２ビット目と４ビットＤＡＣ２０２と接続されている。また、４ビットＤＡＣの出力をアナログＯＳＤ出力２０３とし、ＯＳＤ回路２０１の出力のうち、前記４ビットＤＡＣ２０２に入力される出力とは別の出力をディジタルＯＳＤ出力２０４とする。
【００１９】
以上のように構成されたＤＡＣ制御回路について、以下その動作を説明する。
図７は、本発明の実施の形態１によるＤＡＣ制御回路における、ＯＳＤ回路の出力５ビットに対するアナログＯＳＤ出力とディジタルＯＳＤ出力の入出力関係を示す図である。図１のようなＯＳＤ回路１０１と４ビットＤＡＣ１０２を接続した場合の４ビットＤＡＣ１０２の入力と、アナログＯＳＤ出力１０３との入出力関係は図７のＡ点で示し、ＯＳＤ回路１０１の５ビットの出力をディジタルＯＳＤ出力１０４とする入出力関係は図７のＢ点で示す。
【００２０】
図８は、本発明の実施の形態１によるＤＡＣ制御回路における、ＯＳＤ回路の出力６ビットに対するアナログＯＳＤ出力とディジタルＯＳＤ出力の入出力関係を示す図である。図２のようなＯＳＤ回路２０１と４ビットＤＡＣ２０２を接続した場合の４ビットＤＡＣ２０２の入力と、アナログＯＳＤ出力２０３との入出力関係は図８のＡ点で示し、ＯＳＤ回路２０１の６ビットの出力をディジタルＯＳＤ出力２０４とする入出力関係は図８のＢ点で示す。
【００２１】
図９は、本発明の実施の形態１によるＤＡＣ制御回路における、ＯＳＤ回路の出力５ビットに対するアナログＯＳＤ出力とディジタルＯＳＤ出力の誤差を示す図である。アナログＯＳＤ出力１０３とディジタルＯＳＤ出力１０４の出力値の誤差を図９のＡ点で示す。
【００２２】
図９のＡ点で示すように、アナログＯＳＤ出力１０３とディジタルＯＳＤ出力１０４との誤差は、ＯＳＤ回路１０１からの出力が全てＬレベルの場合は「０」であり、ＯＳＤ回路１０１からの出力が全てＨレベルの場合は「１」となり、前記誤差の値が、最大値となる。
【００２３】
図１０は、本発明の実施の形態１によるＤＡＣ制御回路における、ＯＳＤ回路の出力６ビットに対するアナログＯＳＤ出力とディジタルＯＳＤ出力の誤差を示す図である。アナログＯＳＤ出力２０３とディジタルＯＳＤ出力２０４の出力値の誤差を図１０のＡ点で示す。
【００２４】
図１０のＡ点で示すように、アナログＯＳＤ出力２０３とディジタルＯＳＤ出力２０４との誤差は、ＯＳＤ回路２０１からの出力が全てＬレベルの場合は「０」であり、ＯＳＤ回路２０１からの出力が全てＨレベルの場合は「３」となり、前記誤差の値が、最大値となる。
【００２５】
ここで、図７に示すように、図１に示すＯＳＤ回路１０１の出力が５ビットの場合について、アナログＯＳＤ出力１０３の出力値は「３０」、ディジタルＯＳＤ出力１０４の出力値は「３１」となり、また、図８に示すように、図２に示すＯＳＤ回路２０１の出力が６ビットの場合について、アナログＯＳＤ出力２０３の出力値は「６０」、ディジタルＯＳＤ出力２０４の出力値は「６３」となる。従って、図１に示すアナログＯＳＤ出力１０３もしくはディジタルＯＳＤ出力１０４の出力を色信号Ｒと色信号Ｂに用い、図２に示すアナログＯＳＤ出力２０３もしくはディジタルＯＳＤ出力２０４の出力を色信号Ｇに用いて色を出力する場合、アナログＯＳＤ出力１０３とディジタルＯＳＤ出力１０４、及びアナログＯＳＤ出力２０３とディジタルＯＳＤ出力２０４の色信号ＲＧＢの出力値の誤差を極めて等しくすることが可能となる。
なお、ここではビット数が異なる各々の信号を色信号としたが、一般的な信号としてもよい。
【００２６】
また、本実施の形態１では、ＯＳＤ回路は、５ビットもしくは６ビットのディジタル信号を出力する例について説明したが、別のビット数のディジタル信号を出力するようにしてもよい。
【００２７】
また、本実施の形態１では、色信号Ｒ、色信号Ｂ、もしくは色信号Ｇのいずれかを出力するＯＳＤ回路を備えた例について説明したが、色信号Ｒを出力するＯＳＤ回路と、色信号Ｂを出力するＯＳＤ回路と、色信号Ｇを出力するＯＳＤ回路を備えるようにしてもよい。
【００２８】
また、本実施の形態１では、色信号Ｒ、色信号Ｂ、もしくは色信号Ｇのいずれかを出力するＯＳＤ回路からのディジタル信号を入力するＤＡＣを備えた例について説明したが、色信号Ｒを出力するＯＳＤ回路からのディジタル信号を入力するＤＡＣと、色信号Ｂを出力するＯＳＤ回路からのディジタル信号を入力するＤＡＣと、色信号Ｇを出力するＯＳＤ回路からのディジタル信号を入力するＤＡＣを備えるようにしてもよい。
【００２９】
このように、本実施の形態１によれば、５ビット数のディジタル信号を出力するＯＳＤ回路１０１と、該ＯＳＤ回路１０１からのディジタル信号を上位ビット側より上記５ビット数より少ない４ビット数分、入力するＤＡＣ回路１０２と、を備え、上記ＯＳＤ回路１０１からディジタルＯＳＤ出力１０４を出力し、上記ＤＡＣ回路１０２からアナログＯＳＤ出力１０３を出力するようにしたので、アナログＯＳＤ出力１０３とディジタルＯＳＤ出力１０４との出力値の誤差を小さくするよう補正することができるという効果がある。
【産業上の利用可能性】
【００３０】
本発明のＤＡＣ制御回路は、従来からの追加回路規模を抑え、少量の変更かつ、同一のソフトウェアでアナログＯＳＤ出力とディジタルＯＳＤ出力との誤差を制御し、出力する色信号の出力値が極めて等しくなる制御回路等として有用である。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１によるＤＡＣ制御回路（ＯＳＤ回路の出力５ビット）の構成図である。
【図２】本発明の実施の形態１によるＤＡＣ制御回路（ＯＳＤ回路の出力６ビット）の構成図である。
【図３】従来のＤＡＣ制御回路（ＯＳＤ回路の出力５ビット）の構成図である。
【図４】従来のＤＡＣ制御回路（ＯＳＤ回路の出力６ビット）の構成図である。
【図５】従来のＤＡＣ制御回路における、ＯＳＤ回路の出力５ビットに対するアナログＯＳＤ出力とディジタルＯＳＤ出力の入出力関係を示す図である。
【図６】従来のＤＡＣ制御回路における、ＯＳＤ回路の出力６ビットに対するアナログＯＳＤ出力とディジタルＯＳＤ出力の入出力関係を示す図である。
【図７】本発明の実施の形態１によるＤＡＣ制御回路におけるＯＳＤ回路の出力５ビットに対するアナログＯＳＤ出力とディジタルＯＳＤ出力の入出力関係を示す図である。
【図８】本発明の実施の形態１によるＤＡＣ制御回路における、ＯＳＤ回路の出力６ビットに対するアナログＯＳＤ出力とディジタルＯＳＤ出力の入出力関係を示す図である。
【図９】本発明の実施の形態１によるＤＡＣ制御回路における、ＯＳＤ回路の出力５ビットに対するアナログＯＳＤ出力とディジタルＯＳＤ出力の誤差を示す図である。
【図１０】本発明の実施の形態１によるＤＡＣ制御回路における、ＯＳＤ回路の出力６ビットに対するアナログＯＳＤ出力とディジタルＯＳＤ出力の誤差を示す図である。
【符号の説明】
【００３２】
１０１、３０１    ＯＳＤ回路（出力５ビット）
１０２、３０２    ＤＡＣ（入力４ビット）
１０３、２０３、３０３、４０３    アナログＯＳＤ出力
１０４、２０４、３０４、４０４    ディジタルＯＳＤ出力
２０１、４０１    ＯＳＤ回路（出力６ビット）
２０２、４０２    ＤＡＣ（入力４ビット）
【図１】
2005142618.tif 000003
【図２】
2005142618.tif 000004
【図３】
2005142618.tif 000005
【図４】
2005142618.tif 000006
【図５】
2005142618.tif 000007
【図６】
2005142618.tif 000008
【図７】
2005142618.tif 000009
【図８】
2005142618.tif 000010
【図９】
2005142618.tif 000011
【図１０】
2005142618.tif 000012