(57)【要約】【課題】  抵抗率が低い基板が必要とされる低耐圧パワーディスクリート素子の製造に好適な半導体基板であって、基板表面でのミスフィット転位の発生を抑制することができる半導体基板およびその製造方法を提供する。【解決手段】  低濃度不純物基板の表面に、リンおよびアンチモンを拡散させて、前記低濃度不純物基板よりも高濃度の不純物を含有する高濃度不純物拡散層を形成させる工程と、前記高濃度不純物拡散層形成面を鏡面化させる工程と、前記鏡面化された高濃度不純物拡散層の表面に、該高濃度不純物拡散層よりも低濃度で不純物を含有するエピタキシャル層を形成させる工程とを備える製造方法により、エピタキシャルウエハを製造する。【選択図】      なし【特許請求の範囲】
【請求項１】
低濃度不純物基板の表面に、１５族元素のうち２種類の元素が拡散された前記低濃度不純物基板よりも高濃度の不純物を含有する高濃度不純物拡散層が形成され、前記高濃度不純物拡散層の表面に、該高濃度不純物拡散層よりも低濃度の不純物を含有するエピタキシャル層が形成されていることを特徴とする半導体基板。
【請求項２】
前記２種類の元素は、リンおよびアンチモンであることを特徴とする請求項１記載の半導体基板。
【請求項３】
前記リンおよびアンチモンが、３．０２≦ＮP／ＮSb≦３．７４（ＮP：リンの濃度、ＮSb：アンチモンの濃度）の比で拡散していることを特徴とする請求項２記載の半導体基板。
【請求項４】
低濃度不純物基板の表面に、１５族元素のうち２種類の元素を拡散させて、前記低濃度不純物基板よりも高濃度の不純物を含有する高濃度不純物拡散層を形成させる工程と、
前記高濃度不純物拡散層形成面を鏡面化させる工程と、
前記鏡面化された高濃度不純物拡散層の表面に、該高濃度不純物拡散層よりも低濃度で不純物を含有するエピタキシャル層を形成させる工程とを備えていることを特徴とする半導体基板の製造方法。
【請求項５】
前記２種類の元素は、リンおよびアンチモンであることを特徴とする請求項４記載の半導体基板の製造方法。
【請求項６】
前記リンおよびアンチモンが、３．０２≦ＮP／ＮSb≦３．７４（ＮP：リンの濃度、ＮSb：アンチモンの濃度）の比で拡散されることを特徴とする請求項５記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板およびその製造方法に関し、より詳細には、パワーディスクリート素子製造に好適に用いられる半導体基板およびその製造方法に関する。
【背景技術】
【０００２】
エピタキシャル成長技術は、ＬＳＩ集積回路やＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を始めとするパワーディスクリート素子の動作領域となる単結晶層の形成に用いられている。この技術は、ドーパントの濃度差が大きい接合部分においても急峻な不純物プロファイルを形成することができる重要な技術である。
【０００３】
上記のようなエピタキシャル成長に用いられる装置としては、縦型、バレル型が一般的である。これらの装置では、サセプタ上に載置した半導体単結晶基板を所定の反応温度に加熱し、原料ガスを熱分解や水素還元させることにより、前記基板面上にエピタキシャル層を成長させて、エピタキシャルウエハを製造する。
【０００４】
ところで、近年、携帯機器等の電源回路として、低耐圧パワーディスクリート素子の応用分野が拡大しており、スイッチング特性の改良だけでなく、駆動時間を長くするため、オン抵抗の低減化の要求が強まっている。
この要求を満足させるためには、回路の高集積化および半導体基板の抵抗率の低減化を図る必要がある。
【０００５】
前記基板抵抗率の低減化を図るためには、基板におけるドーパントをより高濃度とすることが一般的であり、半導体基板においては、通常、単結晶引上げの際に、アンチモン（Ｓｂ）、ヒ素（Ａｓ）等の元素をドープしている。
しかしながら、これらのドーパントは、単結晶引上げ時における蒸発量が多いため、ドープ量の高濃度化、すなわち、基板抵抗率の低減化には限界があった。
【０００６】
また、ドーパント濃度をより高くして、前記基板抵抗率の低減化を図る方法として、例えば、特許文献１に開示されているような方法が提案されている。
この方法によれば、シリコンに比較してイオン半径の大きい元素（例えば、リン（Ｐ））と、イオン半径の小さい元素（例えば、ホウ素（Ｂ））とを、特定の割合で組み合わせて同時添加することにより、シリコン単結晶におけるドーパント濃度を向上させることができるとされる。
【特許文献１】特開平１１−６７７６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、低耐圧パワーディスクリート素子向けの半導体基板において、その基板抵抗率の低減化は、オン抵抗の低減化に大きく寄与するものである。
しかしながら、単結晶引上げの際に基板抵抗率の低減化を図る場合は、ドーパントの蒸発量が多く、シリコン融液中への溶融量が少ないため、アンチモン、ヒ素等のドーパントを単独で添加する場合であっても、基板抵抗率の低減化には限界があった。
また、単結晶引上げの際に、ドーパントをより高濃度とするために、固溶限ぎりぎりの濃度でドーピングを行った場合は、偏析と呼ばれる現象により、物理的に結晶の引上げ方向に向かって均一な濃度の結晶を育成させることが困難となり、所望の抵抗帯の単結晶が得られず、歩留も低く、製造コストも高くなるという課題を有していた。
【０００８】
一方、前記特許文献１に記載されているように、シリコンに比較してイオン半径の大きい元素（例えば、リン）に、イオン半径の小さい元素（例えば、ホウ素）をドーパントとして組み合わせれば、高濃度でのドーパントは可能であると考えられる。
しかしながら、上記のような高ドーパント濃度の基板上に、エピタキシャル層を形成させる際、低ドーパント濃度の層を堆積成長させると、基板とエピタキシャル層との格子定数差（ミスフィット）が大きい場合には、ミスフィット転位が発生する可能性が大きいという課題があった。
【０００９】
本発明は、上記技術的課題を解決するためになされたものであり、抵抗率が低い基板が必要とされる低耐圧パワーディスクリート素子の製造に好適な半導体基板であって、基板表面でのミスフィット転位の発生を抑制することができる半導体基板およびその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
本発明に係る半導体基板は、低濃度不純物基板の表面に、１５族元素のうち２種類の元素が拡散された前記低濃度不純物基板よりも高濃度の不純物を含有する高濃度不純物拡散層が形成され、前記高濃度不純物拡散層の表面に、該高濃度不純物拡散層よりも低濃度の不純物を含有するエピタキシャル層が形成されていることを特徴とする。
ここでいう低濃度不純物基板とは、後工程にて裏面側から外方拡散されない程度の不純物を含有する半導体基板であることが好ましく、より好ましくは、比抵抗が０．５Ω・ｃｍ以上の低濃度の不純物を含有する半導体基板である。
前記半導体基板は、エピタキシャル層を形成させる表面における格子歪みを相殺するために、前記低濃度不純物基板上に、上記２種類のドーパントが拡散された高濃度不純物拡散層が形成されていることを特徴とするものである。
したがって、本発明に係る半導体基板は、エピタキシャル層形成面における格子歪みがほとんどなく、拡散しているドーパント濃度が高く、このため、基板抵抗率が低く、しかも、エピタキシャル層におけるミスフィット転位の発生が抑制される。
【００１１】
前記２種類の元素は、リンおよびアンチモンであることが好ましい。
Ｎ型半導体の場合、格子歪みを相殺するためのドーパント濃度の比の調整が容易であることから、ＰおよびＳｂをドーパントとして用いることが好ましい。
【００１２】
前記リンおよびアンチモンが、３．０２≦ＮP／ＮSb≦３．７４（ＮP：リンの濃度、ＮSb：アンチモンの濃度）の比で拡散していることが好ましい。より好ましくは、３．２３≦ＮP／ＮSb≦３．５７であり、さらに、３．２３≦ＮP／ＮSb≦３．４０であることが特に好ましい。
両ドーパントの濃度比が上記範囲の場合、エピタキシャル層を形成した場合のミスフィット転位の発生を規格値（１０本／ｃｍ2）以下とすることができる。
【００１３】
また、本発明に係る半導体基板の製造方法は、低濃度不純物基板の表面に、１５族元素のうち２種類の元素を拡散させて、前記低濃度不純物基板よりも高濃度の不純物を含有する高濃度不純物拡散層を形成させる工程と、前記高濃度不純物拡散層形成面を鏡面化させる工程と、前記鏡面化された高濃度不純物拡散層の表面に、該高濃度不純物拡散層よりも低濃度で不純物を含有するエピタキシャル層を形成させる工程とを備えていることを特徴とする。
ここでいう鏡面化とは、表面の状態が鏡面となるような化学的機械的研磨（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ；以下、単に研磨という）工程を最終工程として含むものであり、例えば、ダイヤモンド砥石による研削、フッ酸、硝酸、酢酸等の酸性薬液の混合薬液によるエッチング等が前工程として必要とされる場合は、これらの前工程も含むものとする。また、最終工程または前工程において、プラズマエッチング工程を施される場合も同様に、これを含むものとする。
上記製造方法によれば、抵抗率が低い基板が必要とされる低耐圧パワーディスクリート素子の形成に好適な上記のような本発明に係る半導体基板を好適に得ることができる。
【発明の効果】
【００１４】
上述のとおり、本発明に係る半導体基板は、エピタキシャル層形成面に格子歪みが相殺される濃度比で異種のドーパントが高濃度に拡散されて存在しているため、エピタキシャル層形成の際、表層におけるミスフィット転位の発生が抑制され、しかも、低抵抗率の半導体基板として得られる。
したがって、本発明に係る半導体基板であるエピタキシャルウエハは、基板抵抗率が低いことが要求される低耐圧パワーディスクリート素子製造用ウエハとして好適に用いることができ、これを用いたデバイスにおいて、オン抵抗の低減化を図ることに寄与することができる。
また、本発明に係る製造方法によれば、上記のような本発明に係る半導体基板を容易、かつ、歩留よく製造することができる。
さらに、本発明に係る製造方法は、上記のような低耐圧パワーディスクリート素子向けの半導体基板に限られず、中耐圧製品、整流素子等において、低オン抵抗特性が要求される場合にも、高機能材料として優れた半導体基板を提供するために有効に用いることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係る半導体基板およびその製造方法を、一部図面を参照して、詳細に説明する。
本発明に係る半導体基板は、低濃度不純物基板の表面に、格子歪みを相殺するために、１５族元素のうち２種類の元素を拡散させて、前記低濃度不純物基板よりも高濃度の不純物を含有する高濃度不純物拡散層を形成し、さらにその表面に、該高濃度不純物拡散層よりも低濃度の不純物を含有するエピタキシャル層が形成されているものである。
【００１６】
一方、格子歪みの相殺を考慮せずに、例えば、単一のドーパントを拡散した場合は、ミスフィット転位がエピタキシャル層に発生する。これらの転位はリーク不良の原因となり、トランジスタ特性の悪化を招くものである。
【００１７】
したがって、本発明に係る半導体基板においては、基板内における格子歪みの抑制を図ることにより、拡散しているドーパント濃度を高くすることを可能とし、基板抵抗率の低減化を図ったものである。しかも、基板上にエピタキシャル成長させた場合においても、上記のようなミスフィット転位の発生も抑制される。
【００１８】
前記格子歪みを相殺させるための２種類のドーパント元素の組合せとしては、１５族の２種類の元素を用いることが好ましく、例えば、ＰとＳｂ、ＰとＡｓ、ＳｂとＡｓ等の組合せが挙げられるが、これに限定されるものではない。これらのうち、特に、ＰとＳｂの組合せが好ましい。
【００１９】
ところで、高濃度ドーパント拡散時における結晶中のストレスβは、下記式（１）により表される。
β＝１／３・｛（１−（Ｒi／Ｒsi）3｝・Ｎsi-1  …（１）
また、格子歪みεは、下記式（２）で表される。
ε＝β・Ｎi                                  …（２）
なお、上記式（１）、（２）において、Ｒsi：シリコンの原子半径、Ｒi：ドーパント元素の原子半径、Ｎsi：シリコンの濃度、Ｎi：ドーパントの濃度を表す。
【００２０】
したがって、組み合わされる２種類のドーパント元素について上記式（２）で表されるεが一致すれば、格子歪みは相殺される。
すなわち、第１のドーパント（例えば、Ｐ）と、第２のドーパント（例えば、Ｓｂ）が、それぞれ下記式（３）に示す濃度比Ｎ1／Ｎ2となるように拡散させる。
Ｎ1／Ｎ2＝｛１−（Ｒ2／ＲSi）3｝／｛１−（Ｒ1／ＲSi）3｝  …（３）
（ここで、Ｎ1：第１のドーパントの濃度、Ｎ2：第２のドーパントの濃度、Ｒ1：第１のドーパントの原子半径、Ｒ2：第２のドーパントの原子半径、ＲSi：シリコンの原子半径を表す。）
【００２１】
上記のように、格子歪みの相殺は、上記式（３）に基づく濃度比が基本となる。
しかしながら、ドーパントが、例えば、ＰおよびＳｂの場合（実施例参照）、図２に示すように、実際上は、上記式（３）から導き出された濃度比が、３．０２≦ＮP／ＮSb≦３．７４の範囲にあることが好ましい。より好ましくは、３．２３≦ＮP／ＮSb≦３．５７であり、さらに、３．２３≦ＮP／ＮSb≦３．４０であることが特に好ましい。
【００２２】
上記のように、本発明においては、エピタキシャル層を形成させる表面における格子歪みを相殺する濃度比で２種のドーパント元素を低濃度不純物基板表面に拡散させることにより、エピタキシャル成長後にミスフィット転位が発生しない良好な結晶性が得られる。
【００２３】
前記半導体基板において、高濃度不純物拡散層の深さは、ミスフィット転位の発生を抑制する観点から、該拡散層表面から少なくとも５μｍ以上であることが好ましい。
【００２４】
上記のように、本発明に係る半導体基板によれば、トランジスタのオン抵抗の低減化を図ることができ、かつ、エピタキシャル層におけるミスフィット転位の発生が抑制された結晶性に優れた低抵抗率半導体基板を得ることができる。
【００２５】
上記のような半導体基板は、低濃度不純物基板の表面に、１５族元素のうち２種類の元素を拡散させて、前記低濃度不純物基板よりも高濃度の不純物を含有する高濃度不純物拡散層を形成させる工程と、前記高濃度不純物拡散層形成面を鏡面化させる工程と、前記鏡面化された高濃度不純物拡散層の表面に、該高濃度不純物拡散層よりも低濃度で不純物を含有するエピタキシャル層を形成させる工程とを備えていることを特徴とする製造方法により得ることができる。
【００２６】
図１に、本発明に係る半導体基板の製造工程の一例を示す。
両面がエッチング処理されたＮ型シリコン単結晶基板（低濃度不純物基板）１０（図１（ａ））の片面に、ＰおよびＳｂを拡散用塗布液に溶解したものを、スピンコート法により一定量塗布して、Ｎ+拡散源層２０を形成する（図１（ｂ））。
次に、前記基板を電気炉に挿入し、炉内に窒素ガスを導入して熱処理を行い、デポ拡散層２１を形成する（図１（ｃ））。
さらに、この基板を微量の酸素を含むアルゴンガス雰囲気中で熱処理し、不純物をさらに深いところまで拡散させて、高濃度不純物拡散層２２を形成する（図１（ｄ））。
なお、シリコン単結晶基板１０および高濃度不純物拡散層２２の厚さおよび抵抗率は、素子特性設計上要求されるトランジスタ特性の最適化のため様々であるが、一般的に、拡散層深さは表面から５０〜２００μｍ程度であることが好ましく、拡散層の表面抵抗率は０．００５Ω・ｃｍ以下であることが好ましい。
【００２７】
拡散時におけるドーパント量は、上述のように、ミスフィット転位の発生を抑制する観点から、ＰとＳｂの組合せの場合、３．０２≦ＮP／ＮSb≦３．７４であることが好ましい。より好ましくは、３．２３≦ＮP／ＮSb≦３．５７であり、さらに、３．２３≦ＮP／ＮSb≦３．４０であることが特に好ましい。
【００２８】
次に、高濃度不純物拡散層２２形成後、塗布したＮ+拡散源層２０を除去した後、鏡面加工仕上げを施す。前記鏡面加工においては、加工残留歪みを除去する程度の加工取り代を必要とする。エッチング処理面では、一般的には、取り代１０〜２０μｍ程度である。
そして、鏡面加工後、洗浄する。この洗浄工程においては、後工程での熱処理において欠陥が誘起されないよう十分な清浄度を確保する。
【００２９】
次に、前記鏡面加工および洗浄が施された高濃度不純物拡散層２２表面に、エピタキシャル層３０を成長させる（図１（ｅ））。
エピタキシャル層３０の厚さおよび抵抗率は、素子特性設計上要求されるトランジスタ特性、ＩＣプロセスに応じて、基板全体の厚さも考慮して、最適化させる。
【００３０】
エピタキシャル成長工程においては、エピタキシャル層３０および高濃度不純物拡散層２２の界面近傍に発生する欠陥を抑制するため、気相エッチング処理により、基板表面を清浄に保つようにすることが好ましい。
これにより、欠陥がより少ない基板を形成することできる。
そして、エピタキシャル層３０を形成後、洗浄することにより、本発明に係る半導体基板が完成する。
この洗浄工程においても、後の熱処理等において欠陥が誘起されないよう十分な洗浄度を確保することが好ましい。
【実施例】
【００３１】
以下、本発明を実施例に基づきさらに具体的に説明するが、本発明は下記の実施例により制限されるものではない。
［実施例］
直径１５０ｍｍ、厚さ６２５μｍ、基板比抵抗２０〜２５Ω・ｃｍの両面がエッチング処理されたＮ型シリコン単結晶基板の片面に、ＰおよびＳｂを拡散用塗布液に溶解したものを、スピンコート法により一定量塗布して、Ｎ+拡散源層を形成させた。
次に、前記基板を、１２００℃の電気炉に挿入し、炉内に窒素ガスを導入して１８０分間熱処理を行い、デポ拡散層を形成させた。
さらに、この基板を微量の酸素を含むアルゴンガス雰囲気中、１２９０℃で１００時間熱処理し、不純物をさらに深いところまで拡散させて、高濃度不純物拡散層を形成させた。
このとき、基板表面におけるＰの濃度ＮPが７．４・１０19ａｔｏｍｓ／ｃｍ3、基板表面におけるＳｂの濃度ＮSbが、ＮP／ＮSb＝２．９０、３．０２、３．２３、３．４０、３．５７、３．７４、３．９１となるように、７水準で拡散させた。
また、拡散層深さは表面から８０．０±３．０μｍ、拡散層の表面抵抗率は約０．００１Ω・ｃｍとした。
高濃度不純物拡散層形成後、塗布したＮ+拡散源層を除去し、拡散面側に鏡面加工仕上げを施した。
上記鏡面加工における取り代は２０μｍとした。
次に、厚さ７．３μｍ、比抵抗１０Ω・ｃｍのＮ型の不純物が添加されたシリコンエピタキシャル層を高濃度不純物拡散層表面に形成させた。
このときのエピタキシャル成長条件は、シリコン源としてＳｉＨＣｌ3１５ｇ／ｍｉｎ．、キャリアガスとしてＨ2２００ｌ／ｍｉｎ．、不純物添加用ガスとしてＰＨ3１ｐｐｍを含むＨ2ガスを所望の比抵抗値が得られる流量で導入し、成長温度１１８０℃、エピタキシャル成長速度０．４７μｍ／ｍｉｎ．とした。
【００３２】
上記により得られたエピタキシャルウエハについて、エピタキシャル層の形成に伴うミスフィット転位の発生本数を光学顕微鏡観察により評価した。
上記ミスフィット転位の評価は、基板中央５ｍｍ四方におけるミスフィット転位の本数を計測し、単位面積当たりに換算した。
これらの結果を図２に示す。
【００３３】
［比較例］
直径１５０ｍｍ、厚さ６２５μｍ、基板比抵抗２０〜２５Ω・ｃｍの両面がエッチング処理されたＮ型シリコン単結晶基板の片面に、Ｐのみを拡散用塗布液に溶解したものを、スピンコート法により一定量塗布して、Ｎ+拡散源層を形成させた。それ以外については、実施例と同様にして、エピタキシャルウエハを作製した。
得られたエピタキシャルウエハについて、実施例と同様に、ミスフィット転位の評価を行ったところ、ミスフィット転位の発生本数は、３６４０本／ｃｍ2であった。
【００３４】
図２に示したように、ＰおよびＳｂをドーパントとして拡散させた場合（実施例）は、Ｐのみを拡散させた場合（比較例）に比べて、ミスフィット転位の発生本数が激減していること認められた。
また、３．０２≦ＮP／ＮSb≦３．７４の範囲においては、ミスフィット転位の発生本数が規格値である１０本／ｃｍ2以下となることが認められた。
【００３５】
なお、上記においては、主にＮ型シリコン単結晶基板の場合について説明したが、Ｐ型シリコン単結晶基板の場合も、同様に、本発明を適用することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明に係るシリコン単結晶基板の製造工程を模式的に示した断面図である。
【図２】実施例におけるＮP／ＮSbとミスフィット転位の発生本数との関係を示した線図である。
【符号の説明】
【００３７】
１０  Ｎ型シリコン単結晶基板（低濃度不純物基板）
２０  Ｎ+拡散源層
２１  デポ拡散層
２１  高濃度不純物拡散層
３０  エピタキシャル層
【図１】
2005079134.tif 000002
【図２】
2005079134.tif 000003