(57)【要約】【課題】  電圧駆動型半導体素子から発生する放射ノイズを抑制しながら、電圧駆動型半導体素子のスイッチング損失を低減する。【解決手段】  電圧駆動型半導体素子Ｑ101のゲート端子Ｇと電圧駆動型半導体素子Ｑ101の駆動回路の共通ラインとの間にコンデンサーＣ101と電流制限回路Ｑ102、１１０、Ｉ101、Ｒ102、Ｃ102、Ｒ101とを直列に接続し、電流制限回路によって、電圧駆動型半導体素子Ｑ101のコレクター電流が増加するほどコンデンサーＣ101に流れる電流が減少するように電流制限する。【選択図】  図１ 
2005328609.tif 000002
【特許請求の範囲】
【請求項１】
電圧駆動型半導体素子のゲート端子と前記電圧駆動型半導体素子の駆動回路の共通ラインとの間に、コンデンサーと電流制限回路とを直列に接続した電圧駆動型半導体素子の駆動回路であって、
前記電流制限回路は、前記電圧駆動型半導体素子のコレクター電流が増加するほど前記コンデンサーに流れる電流が減少するように電流制限することを特徴とする電圧駆動型半導体素子の駆動回路。
【請求項２】
請求項１に記載の電圧駆動型半導体素子の駆動回路において、
前記電圧駆動型半導体素子はコレクター電流に対して所定の比率で電流を出力するセンス端子を備えており、
前記電流制限回路は、前記センス端子からの出力電流に基づいて前記コンデンサーに流れる電流を制限することを特徴とする電圧駆動型半導体素子の駆動回路。
【請求項３】
請求項１または請求項２に記載の電圧駆動型半導体素子の駆動回路において、
前記電流制限回路は、前記コンデンサーと直列に接続した電流制限用半導体素子と、前記電圧駆動型半導体素子のコレクター電流が増加するほど前記電流制限用半導体素子の電流通流率を低減する制御回路とから成ることを特徴とする電圧駆動型半導体素子の駆動回路。
【請求項４】
請求項３に記載の電圧駆動型半導体素子の駆動回路において、
前記電流制限用半導体素子にＮチャンネル型ＭＯＳＦＥＴを用い、そのドレイン端子を前記コンデンサーに接続するとともにソース端子を前記共通ラインに接続し、前記制御回路によって、前記電圧駆動型半導体素子のコレクター電流が増加するほど前記Ｎチャンネル型ＭＯＳＦＥＴのゲート端子への入力電圧を低減することを特徴とする電圧駆動型半導体素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＢＴ（絶縁ゲートバイポーラートランジスター）などの電圧駆動型半導体素子を駆動する回路に関する。
【背景技術】
【０００２】
電圧駆動型半導体素子を用いて電力のスイッチングを行い、負荷を駆動するインバーターなどの電力用半導体装置では、電圧駆動型半導体素子がターンオンするときのコレクター電流変化率dＩc/dtが大きいと、ターンオン時の電流と電圧が振動して放射ノイズが発生する。この放射ノイズの増加は、放射ノイズ障害を引き起こすばかりでなく、電力用半導体装置自体の動作を不安定にする。
【０００３】
そこで、電圧駆動型半導体素子のゲートとエミッターとの間にコンデンサーを接続し、ターンオン時のコレクター電流変化率dＩc/dtを小さくして放射ノイズの発生を抑制するとともに、ターンオン時のコレクター電圧Ｖceの“テール”（電圧駆動型半導体素子のターンオン時にコレクター電圧Ｖceがなだらかにオン電圧まで低下していく現象）を小さくしてスイッチング損失を抑制するようにした電圧駆動型半導体素子の駆動回路が知られている（例えば、特許文献１参照）。
【０００４】
この出願の発明に関連する先行技術文献としては次のものがある。
【特許文献１】特開２００３−１２５５７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来の電圧駆動型半導体素子の駆動回路では、コレクター電流Ｉcが大きい領域では放射ノイズの発生量が少なくなるにも関わらず、電圧駆動型半導体素子のスイッチング時には必ずゲートとエミッター間に接続したコンデンサーが充放電動作し、スイッチング速度が低下してスイッチング損失が増大する。そのため、電圧駆動型半導体素子のターンオン時のコレクター電圧Ｖceのテールを小さくしてスイッチング損失を低減しても、コンデンサーの充放電によるスイッチング速度の低下のためにスイッチング損失が増大し、全体としてスイッチング損失を低減できない可能性がある。
【課題を解決するための手段】
【０００６】
電圧駆動型半導体素子のゲート端子と電圧駆動型半導体素子の駆動回路の共通ラインとの間にコンデンサーと電流制限回路とを直列に接続し、電流制限回路によって、電圧駆動型半導体素子のコレクター電流が増加するほどコンデンサーに流れる電流が減少するように電流制限する。
【発明の効果】
【０００７】
本発明によれば、電圧駆動型半導体素子から発生する放射ノイズを抑制しながら、電圧駆動型半導体素子のスイッチング損失を低減することができる。
【発明を実施するための最良の形態】
【０００８】
電圧駆動型半導体素子であるＩＧＢＴを用いて誘導負荷を駆動する一実施の形態を説明する。
【０００９】
ＩＧＢＴ(Q101)には、コレクター端子Ｃ、エミッター端子Ｅおよびゲート端子Ｇの他にエミッター電流検出用セルに接続されたセンス端子Ｓが設けられている。ＩＧＢＴ(Q101)のコレクター端子Ｃとエミッター端子Ｅとの間には、誘導性負荷Ｌ101と直流電源ＶBとが直列に接続され、誘導性負荷Ｌ101の両端には誘導性負荷Ｌ101のエネルギー回生のためのダイオードＤ100が並列に接続される。また、ＩＧＢＴ(Q101)のエミッター端子Ｅは電圧駆動型半導体素子の電力回路の共通ラインＧＮＤＣへ接続される。
【００１０】
プッシュプル接続されたＮＰＮトランジスターＱ103とＰＮＰトランジスターＱ104は、ＩＧＢＴ(Q101)の駆動用入力信号Ｖinを入力するための入力回路であり、ＩＧＢＴ駆動用入力信号ＶinはトランジスターＱ103とＱ104のベース端子へ入力される。また、ＮＰＮトランジスターＱ103のエミッター端子はゲート抵抗器Ｒgonを介してＩＧＢＴ(Q101)のゲート端子Ｇへ接続され、ＰＮＰトランジスターＱ104のコレクター端子はゲート抵抗器Ｒgoffを介してＩＧＢＴ(Q101)のゲート端子Ｇへ接続される。
【００１１】
ＩＧＢＴ(Q101)のゲート端子Ｇと駆動回路の共通ラインとの間に、ＩＧＢＴ(Q101)のゲート−エミッター間に並列接続となるように、コンデンサーＣ101とＮch−ＭＯＳＦＥＴ(Q102)とが直列に接続される。コンデンサーＣ101は、ＩＧＢＴ(Q101)がターンオンするときのコレクター電流Ｉcの変化率dＩc/dtを小さくし、放射ノイズの発生を抑制するためのものである。また、Ｎch−ＭＯＳＦＥＴ(Q102)は、ＩＧＢＴ(Q101)のコレクター電流Ｉcが大きい領域においてコンデンサーＣ101へ流れる充放電電流を制限し、ＩＧＢＴ(Q101)のコレクター電圧Ｖceの“テール”を小さくしてスイッチング損失を抑制するためのものである。
【００１２】
ＩＧＢＴ(Q101)のコレクター電流Ｉc検出用に設けられたセンス端子Ｓは、センス抵抗器Ｒ101を介して電圧駆動型半導体素子の電力回路の共通ラインＧＮＤＣへ接続される。センス抵抗器Ｒ101の一端は抵抗器Ｒ102とコンデンサーＣ102とから構成されるローパスフィルター（LPフィルター）へ接続され、さらにローパスフィルター（LPフィルター）の出力はボルテージフォロワー構成のオペアンプＩ101の入力プラス端子へ接続される。このオペアンプＩ101ではインピーダンス変換が行われる。
【００１３】
オペアンプＩ101の出力は反転増幅回路１１０の入力へ接続される。反転増幅回路１１０はオペアンプＩ102とゲイン調整用抵抗器Ｒ103、Ｒ104とにより構成され、オペアンプＩ102の入力プラス端子には動作電圧をオフセットするためにオフセット電圧Ｖoが入力される。オペアンプＩ102の出力、すなわち反転増幅回路１１０の出力は、コンデンサーＣ101の充放電電流制御用のＮch−ＭＯＳＦＥＴ(Q102)のゲート端子へ接続される。
【００１４】
図２は、図１に示す駆動回路各部の動作波形を示すタイムチャートである。図２を参照しながら一実施の形態の動作を説明する。ＩＧＢＴ(Q101)の駆動用入力信号Ｖinがローレベルからハイレベルへ変化するとＮＰＮトランジスターＱ103がオンし、電源Ｖccからゲート抵抗器Ｒgonを介してＩＧＢＴ(Q101)のゲート端子Ｇへ電流が流れ、ＩＧＢＴ(Q101)のゲート電圧Ｖgeが上昇する。このゲート電圧ＶgeがＩＧＢＴ(Q101)のしきい値を越えるとＩＧＢＴ(Q101)がオンし、電源ＶBから誘導負荷Ｌ101を介してコレクター電流Ｉcが流れる。
【００１５】
ＩＧＢＴ(Q101)がオンしてコレクター電流Ｉcが流れると、コレクター電流Ｉcに応じてセンス端子Ｓからセンス電流Ｉsが抵抗器Ｒ101へ流れ込む。コレクター電流Ｉcに対するセンス電流Ｉsの比率は、電圧駆動型半導体素子であるＩＧＢＴ(Q101)の構造により予め定められている。センス電流Ｉsによって抵抗器Ｒ101の両端に発生する電圧は、ローパスフィルター（LP-フィルター）を介してオペアンプＩ101へ入力される。オペアンプＩ101でインピーダンス変換された後、反転増幅回路１１０へ入力され、反転増幅回路１１０でオフセット電圧Ｖoを基準にして波形が正負反転される。なお、オフセット電圧ＶoはＮch-ＭＯＳＦＥＴ(Q102)のしきい値Ｖthになるように調整されている。反転増幅回路１１０の出力はＮch-ＭＯＳＦＥＴ(Q102)のゲート端子へ入力される。これにより、ＩＧＢＴ(Q101)のコレクター電流Ｉcが増加するほどＮch-ＭＯＳＦＥＴ(Q102)のゲート電圧が減少する。
【００１６】
図３は、Ｎch-ＭＯＳＦＥＴ(Q102)のドレイン電流Ｉdに対するドレイン−ソース間電圧Ｖdsの特性を示す。この特性から明らかなように、Ｎch-ＭＯＳＦＥＴ(Q102)のゲート電圧Ｖgeが減少するほど、ドレイン電流Ｉdが制限されて小さくなっていく。ＩＧＢＴ(Q101)のコレクター電流Ｉcの増加にともなってＮch-ＭＯＳＦＥＴ(Q102)のゲート電圧が減少するため、Ｎch-ＭＯＳＦＥＴ(Q102)によってコンデンサーＣ101を流れる電流が抑制される。この結果、コンデンサーＣ101に充放電される電荷量Ｑは、ＩＧＢＴ(Q101)のコレクター電流Ｉcが増加するにしたがって減少する。
【００１７】
図２において、期間１と期間２のコレクター電流ＩcとコンデンサーＣ101の電荷量Ｑとを比較すると、コレクター電流Ｉcが増加するほどコンデンサーＣ101の電荷量Ｑが減少していることがわかる。つまり、ＩＧＢＴ(Q101)のコレクター電流Ｉcが大きくなるとコンデンサーＣ101へ流れる電流が少なくなって、あたかもコンデンサーＣ101が接続されていないのと等価な状態へ連続的に遷移していく。なお、コンデンサーＣ101の電荷量Ｑの最大値Ｑmaxは、コンデンサーＣ101と電源Ｖccの積である。
【００１８】
図４は、一実施の形態の電圧駆動型半導体素子の駆動回路を用いた場合の、ＩＧＢＴコレクター電流Ｉcに対するノイズ発生量を示す。この一実施の形態ではコレクター電流Ｉcが大きい領域においてコンデンサーＣ101に流れる充放電電流を制限するので、コンデンサーＣ101によるノイズ抑制効果が小さくなり、Ｎch-ＭＯＳＦＥＴ(Q102)を用いない従来の駆動回路よりも放射ノイズの発生量が増加するが、それでも十分に許容（ＮＧ）レベル以下にすることができる。
【００１９】
図５は、一実施の形態の電圧駆動型半導体素子の駆動回路を用いた場合の、ＩＧＢＴコレクター電流Ｉcに対するスイッチング損失Ｅswを示す。コレクター電流Ｉcが増加するにしたがってコンデンサーＣ101へ流れる充放電電流が抑制され、あたかもコンデンサーＣ101が接続されていないのと等価な状態になるので、ＩＧＢＴ(Q101)のコレクター電圧Ｖceの“テール”が小さくなってスイッチング損失Ｅswが減少する。
【００２０】
次に、一実施の形態の電圧駆動型半導体素子の駆動回路をインバーターへ適用した場合の効果について説明する。図６は三相交流インバーターの電力変換回路を示す。図６において、Ｐは正側直流母線、Ｎは負側直流母線、ＵはＵ相交流出力線、ＶはＶ相交流出力線、ＷはＷ相交流出力線をそれぞれ示す。このインバーターでは電圧駆動型半導体素子としてＩＧＢＴを用いている。
【００２１】
図７(ａ)はＵ、Ｖ、Ｗ相いずれかのインバーター交流出力線を流れる相電流、すなわちＩＧＢＴのコレクター電流Ｉcを示し、図７(ｂ)はＩＧＢＴのスイッチング損失Ｅswを示す。相電流すなわちＩＧＢＴのコレクター電流Ｉcが大きい領域では、コンデンサーＣ101がない状態と等価であるため、従来の駆動回路よりもスイッチング損失Ｅswは小さくなっている。
【００２２】
このように、一実施の形態では、電圧駆動型半導体素子ＩＧＢＴ(Q101)のゲート端子Ｇと電圧駆動型半導体素子ＩＧＢＴ(Q101)の駆動回路の共通ラインとの間にコンデンサーＣ101とＮch-ＭＯＳＦＥＴ(Q102)とを直列に接続し、反転増幅回路１１０、オペアンプＩ101、ＬＰフィルターＲ102、Ｃ102および抵抗器Ｒ101によって、電圧駆動型半導体素子ＩＧＢＴ(Q101)のコレクター電流が増加するほどコンデンサーＣ101に流れる電流が減少するように電流制限するようにした。放射ノイズの発生が少なくなるコレクター電流が大きい領域では、コンデンサーに流れる電流を小さく制限できるので、電圧駆動型半導体素子ＩＧＢＴ(Q101)のゲート端子Ｇへの充電時間が速くなり、ターンオン時のコレクター電圧Ｖceのテールを小さくしてスイッチング損失を低減できる。一方、放射ノイズの発生が多くなるコレクター電流が小さい領域では、コンデンサーＣ101に流れる電流量を大きくできるので、放射ノイズの発生を抑制できる。つまり、電圧駆動型半導体素子ＩＧＢＴ(Q101)のコレクター電流に応じてコンデンサーＣ101の電気的効果が連続的に変化し、放射ノイズの発生を効果的に抑制しながらスイッチング損失を低減することができる。
【００２３】
特許請求の範囲の構成要素と一実施の形態の構成要素との対応関係は次の通りである。すなわち、ＩＧＢＴ(Q101)が電圧駆動型半導体素子を、コンデンサーＣ101がコンデンサーを、Ｎch-ＭＯＳＦＥＴ(Q102)、反転増幅回路１１０、オペアンプＩ101、ＬＰ−フィルターＲ102,Ｃ102および抵抗器Ｒ101が電流制限回路を、Ｎch-ＭＯＳＦＥＴ(Q102)が電流制限用半導体素子を、反転増幅回路１１０、オペアンプＩ101、ＬＰ−フィルターＲ102,Ｃ102および抵抗器Ｒ101が制御回路をそれぞれ構成する。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【００２４】
なお、一実施の形態では電圧駆動型半導体素子としてＩＧＢＴを用いた例を示したが、電圧駆動型半導体素子はＩＧＢＴに限定されず、例えばパワーＭＯＳＦＥＴなどであってもよい。
【００２５】
また、上述した一実施の形態では、コレクター電流に対して所定の比率で電流を出力するセンス端子Ｓを備えた電圧駆動型半導体素子（ＩＧＢＴ）を用い、センス端子Ｓからの出力電流が増加するほどコンデンサーＣ101に流れる電流を小さく制限する例を示したが、このようなセンス端子Ｓを備えていない電圧駆動型半導体素子に対しては、コレクター電流を検出する電流センサーを用いればよい。
【００２６】
さらに、上述した一実施の形態では、コンデンサーＣ101に流れる電流を制限する電流制限回路にＮch-ＭＯＳＦＥＴ(Q102)を用いた例を示したが、電流制限回路に用いる素子はＭＯＳＦＥＴに限定されず、例えばトランジスターなどを用いてもよい。
【図面の簡単な説明】
【００２７】
【図１】一実施の形態の構成を示す図である。
【図２】一実施の形態の回路各部の動作波形を示すタイムチャートである。
【図３】Ｎch-ＭＯＳＦＥＴの特性を示す図である。
【図４】ＩＧＢＴのコレクター電流に対するノイズ発生量の関係を示す図である。
【図５】ＩＧＢＴのコレクター電流に対するスイッチング損失の関係を示す図である。
【図６】三相交流インバーターの電力変換回路を示す図である。
【図７】三相交流インバーターの相電流に対するＩＧＢＴのコレクター電流(ａ)とスイッチング損失(ｂ)を示す図である。
【符号の説明】
【００２８】
Ｑ101  電圧駆動型半導体素子（ＩＧＢＴ）
Ｑ102  Ｎch-ＭＯＳＦＥＴ
Ｑ103、Ｑ104  トランジスター
Ｌ101  負荷
Ｄ101  ダイオード
Ｃ101、Ｃ102  コンデンサー
Ｒ101、Ｒ102、Ｒ103、Ｒ104、Ｒgon、Ｒgoff  抵抗器
Ｉ101、Ｉ102  オペアンプ
ＶB  電源
１１０  反転増幅回路
ＧＮＤＣ  装置の共通ライン
【図１】
2005328609.tif 000003
【図２】
2005328609.tif 000004
【図３】
2005328609.tif 000005
【図４】
2005328609.tif 000006
【図５】
2005328609.tif 000007
【図６】
2005328609.tif 000008
【図７】
2005328609.tif 000009