(57)【要約】【課題】  半導体イメージセンサの光電変換装置はＰ型基板を使用する場合が多いが光電変換回路にＰ型ＭＯＳとＮ型ＭＯＳが混在する。Ｐ型ＭＯＳを光電変換回路の伝送回路に用いると各ビット間における信号出力のバラツキの原因となる。多数の半導体チップを連続して直列に搭載する場合には、さらにこのバラツキが大きくなり信号補正できないと言う問題があった。【解決手段】  光電変換装置の一部を構成するＰ型半導体基板上の光センサで受光され、光電変換された電荷を伝達する伝達回路にＮｃｈトランジスタのみで構成された光電変換回路とその出力回路をソースフォロア回路を用いて構成し、シフトレジスタからの初期化信号、リセット信号、読み出し信号及びビット選択信号に基づき、シグナル電圧と基準電圧とを出力した。【選択図】          図１
2005268937.tif 000002
【特許請求の範囲】
【請求項１】
逆バイアスされるフォトダイオードの一端が第１のスイッチを介して電源電圧に接続されるとともに第１のＮｃｈトランジスタのゲート電極に接続され、第１のＮｃｈトランジスタのドレイン電極には電源電圧を与え、第１のＮｃｈトランジスタのソース電極を、ゲート電極が定電位でありソース電極が接地された第２のＮｃｈトランジスタのドレイン電極に接続し、第２のＮｃｈトランジスタのドレイン電極から分岐された一方の出力には第２のスイッチを介して第１の蓄積手段を設けるとともにドレイン電極が電源電圧である第３のＮｃｈトランジスタのゲート電極を接続し、第２のＮｃｈトランジスタのドレイン電極から分岐された他方の出力には第３のスイッチを介して第２の蓄積手段を設けるとともにドレイン電極が電源電圧である第４のＮｃｈトランジスタのゲート電極を接続し、第３のＮｃｈトランジスタのソース電極には第４のスイッチを介してゲート電極が定電位でありソース電極が接地された第５のＮｃｈトランジスタのドレイン電極を接続するとともに第１のバッファの入力を接続し、第３のＮｃｈトランジスタと第５のＮｃｈトランジスタとのソースフォロア回路で決まる第１のバッファの出力をシグナル電圧とし、第４のＮｃｈトランジスタのソース電極には第５のスイッチを介してゲート電極が定電位でありソース電極が接地された第６のＮｃｈトランジスタのドレイン電極を接続するとともに第２のバッファの入力を接続し、第４のＮｃｈトランジスタと第６のＮｃｈトランジスタとのソースフォロア回路で決まる第２のバッファの出力を基準電圧とし、初期化信号により第１のスイッチをオンし、前記フォトダイオードの端子電圧を電源電圧にした後、前記初期化信号を反転させ第１のスイッチをオフとし、第１のスイッチをオフした時点前後の任意の期間中にリセット信号により第３のスイッチをオンし第２の蓄積手段に前記フォトダイオードからの信号電荷を蓄積した後、前記リセット信号を反転させ第３のスイッチをオフすることにより第２の蓄積手段の電位を保持した後の一定期間中に読み出し信号により第２のスイッチをオンし、第１の蓄積手段に前記フォトダイオードからの信号電荷を蓄積した後、前記読み出し信号を反転させ第２のスイッチをオフすることにより第1の蓄積手段の電位を保持した後、ビット選択信号により第４のスイッチと第５のスイッチとを同時にオンし、第１の蓄積手段で得られた前記シグナル電圧と第２の蓄積手段で得られた前記基準電圧とを同時に外部出力として送出した後、前記ビット選択信号を反転させ第４のスイッチと第５のスイッチとをオフすることにより、前記初期化信号の送出から始まる所定の周期で連続的に画像信号を読み出す光電変換装置。
【請求項２】
複数のフォトダイオードが並設され、それぞれのフォトダイオードからのシグナル電圧と基準電圧とが時系列的に順次外部出力されることを特徴とする請求項１記載の光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は光電変換装置に係り、さらに詳しくは、複写機やファクシミリなどの画像読取装置に用いられる光電変換装置（例えば半導体イメージセンサ）であって、光電変換素子の伝送回路による光電変換特性のバラツキの改善に関する。
【背景技術】
【０００２】
特開２００１−２４５２１２号図８には光電変換回路とその出力回路が記載された光電変換装置が開示されている。図８においてＰＤは光センサ、ＳＷ１〜ＳＷ５はスイッチ、ＴＲ１ａ及びＴＲ２ａはＮｃｈトランジスタ、ＴＲ５及びＴＲ６はＰｃｈトランジスタ、ＶＢはバイアス電圧発生器、Ｃ１及びＣ２は容量、ＴＲ７及びＴＲ８はＮｃｈトランジスタ、ＴＲ９はＰｃｈトランジスタ、ＴＲ１０及びＴＲ１１はＮｃｈトランジスタ、ＴＲ１２はＰｃｈトランジスタ、ＢＵＦ１及びＢＵＦ２はバッファである。これらの光電変換回路とその出力回路は特開２００１−２４５２１２号公報図６に示された如くＭＯＳ型ＦＥＴチップの回路として組み込まれ、直線上に並んだ画素である光センサ（フォトダイオード）に原稿などからの光を受光することにより光電変換電圧を得ることで画像読取りを行っている。
【０００３】
【特許文献１】特開２００１−２４５２１２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特開２００１−２４５２１２号公報図８では、光電変換回路のトランジスタＴＲ５及びトランジスタＴＲ６はＰｃｈトランジスタであり、その出力回路のトランジスタＴＲ９及びトランジスタＴＲ１２もＰｃｈトランジスタで構成されている。光電変換装置を製造する場合には、通常ＭＯＳ型半導体を使用し、特に半導体イメージセンサでは、Ｐ型シリコンウエファ基板上にＮＭＯＳ（Ｎｃｈトランジスタ）とＰＭＯＳ（Ｐｃｈトランジスタ）とが混在する回路構成となる。ＰＭＯＳは、Ｐ基板上にＮＷＥＬＬを作り込み更にその上にＰチャンネル拡散を注入しトランジスタを構成するため、Ｐ基板の上にＮチャンネル拡散を注入して作るＮＭＯＳより、プロセス工程が複雑となる。従って、光センサＰＤで受光し、光電変換された電圧や電流を取り出し出力する伝達回路内にＰｃｈトランジスタが含まれていると製造ばらつきによる出力差が問題となる。
【０００５】
また、半導体イメージセンサは多くの半導体チップを長辺方向一直線に配置するため、個々の半導体チップ内において連続して配置された光電変換回路の設置位置による光電変換特性の相対的なバラツキがあるとこれらはイメージセンサとしての光電変換特性の大きなバラツキとなって現れる。
【課題を解決するための手段】
【０００６】
この発明に係る光電変換装置は、フォトダイオードの一端が第１のスイッチを介して電源電圧に接続されるとともに第１のＮｃｈトランジスタのゲート電極に接続され、第１のＮｃｈトランジスタのドレイン電極には電源電圧を与え、第１のＮｃｈトランジスタのソース電極を、ゲート電極が定電位でありソース電極が接地された第２のＮｃｈトランジスタのドレイン電極に接続し、第２のＮｃｈトランジスタのドレイン電極から分岐された一方の出力には第２のスイッチを介して第１の蓄積手段を設けるとともにドレイン電極が電源電圧である第３のＮｃｈトランジスタのゲート電極を接続し、第２のＮｃｈトランジスタのドレイン電極から分岐された他方の出力には第３のスイッチを介して第２の蓄積手段を設けるとともにドレイン電極が電源電圧である第４のＮｃｈトランジスタのゲート電極を接続した。
【０００７】
次に第３のＮｃｈトランジスタのソース電極には第４のスイッチを介してゲート電極が定電位でありソース電極が接地された第５のＮｃｈトランジスタのドレイン電極を接続するとともに第１のバッファの入力を接続し、第３のＮｃｈトランジスタと第５のＮｃｈトランジスタとのソースフォロア回路で決まる第１のバッファの出力をシグナル電圧とし、第４のＮｃｈトランジスタのソース電極には第５のスイッチを介してゲート電極が定電位でありソース電極が接地された第６のＮｃｈトランジスタのドレイン電極を接続するとともに第２のバッファの入力を接続し、第４のＮｃｈトランジスタと第６のＮｃｈトランジスタとのソースフォロア回路で決まる第２のバッファの出力を基準電圧としたことを特徴とした。
【０００８】
その動作は初期化信号により第１のスイッチをオンし、前記フォトダイオードの端子電圧を電源電圧にした後、前記初期化信号を反転させ第１のスイッチをオフとし、第１のスイッチをオフした時点前後の任意の期間中にリセット信号により第３のスイッチをオンし第２の蓄積手段に前記フォトダイオードからの信号電荷を蓄積した後、前記リセット信号を反転させ第３のスイッチをオフすることにより第２の蓄積手段の電位を保持した後の一定期間中に読み出し信号により第２のスイッチをオンし、第１の蓄積手段に前記フォトダイオードからの信号電荷を蓄積した後、前記読み出し信号を反転させ第２のスイッチをオフすることにより第１の蓄積手段の電位を保持した後、ビット選択信号により第４のスイッチと第５のスイッチとを同時にオンし、第１の蓄積手段で得られた前記シグナル電圧と第２の蓄積手段で得られた前記基準電圧とを同時に外部出力として送出した後、前記ビット選択信号を反転させ第４のスイッチと第５のスイッチとをオフすることにより、前記初期化信号の送出から始まる所定の周期で連続的に画像信号を読み出す。
【発明の効果】
【０００９】
この発明に係る光電変換装置はフォトダイオードの一端が第１のスイッチを介して電源電圧に接続されるとともに第１のＮｃｈトランジスタのゲート電極に接続され、第１のＮｃｈトランジスタのドレイン電極には電源電圧を与え、第１のＮｃｈトランジスタのソース電極を、ゲート電極が定電位でありソース電極が接地された第２のＮｃｈトランジスタのドレイン電極に接続し、第２のＮｃｈトランジスタのドレイン電極から分岐された一方の出力には第２のスイッチを介して第１の蓄積手段を設けるとともにドレイン電極が電源電圧である第３のＮｃｈトランジスタのゲート電極を接続し、第２のＮｃｈトランジスタのドレイン電極から分岐された他方の出力には第３のスイッチを介して第２の蓄積手段を設けるとともにドレイン電極が電源電圧である第４のＮｃｈトランジスタのゲート電極を接続した。
【００１０】
次に第３のＮｃｈトランジスタのソース電極には第４のスイッチを介してゲート電極が定電位でありソース電極が接地された第５のＮｃｈトランジスタのドレイン電極を接続するとともに第１のバッファの入力を接続し、第３のＮｃｈトランジスタと第５のＮｃｈトランジスタとのソースフォロア回路で決まる第１のバッファの出力をシグナル電圧とし、第４のＮｃｈトランジスタのソース電極には第５のスイッチを介してゲート電極が定電位でありソース電極が接地された第６のＮｃｈトランジスタのドレイン電極を接続するとともに第２のバッファの入力を接続し、第４のＮｃｈトランジスタと第６のＮｃｈトランジスタとのソースフォロア回路で決まる第２のバッファの出力を基準電圧とした。
【００１１】
従って、光電変換回路やその出力回路のアナログ伝送部分を形成する伝達回路にはＮｃｈトランジスタのみを使用したので回路配置や半導体の層構成に起因する光電変換特性の伝送バラツキを軽減したので原稿からの反射波に対して正確な受光光量を検出することができる。
【発明を実施するための最良の形態】
【００１２】
実施例．
以下、この発明の実施例について説明する。図１は、この発明の光電変換装置の光電変換回路とその出力回路の一構成例を示した図である。図において、ＰＤは光電変換素子としてのフォトダイオード（光センサ）、ＳＷ１はフォトダイオードＰＤに電源電圧を与える第１のスイッチ、ＴＲ１はＮＭＯＳ構成の第１のＮｃｈトランジスタ、ＴＲ２はＮＭＯＳ構成の第２のＮｃｈトランジスタであり、ＳＷ２は伝達回路の開閉の役目を行う第２のスイッチ、ＳＷ３は分岐された伝達回路の開閉の役目を行う第３のスイッチ、Ｃ１は第２のスイッチＳＷ２から送られてくる電荷を一時蓄積する第１の容量（コンデンサ）、Ｃ２は第３のスイッチＳＷ３から送られてくる電荷を一時蓄積する第２の容量（コンデンサ）、ＴＲ３はＮＭＯＳ構成の第３のＮｃｈトランジスタ、ＴＲ４はＮＭＯＳ構成の第４のＮｃｈトランジスタ、ＳＷ４は伝達回路の開閉の役目を行う第４のスイッチ、ＳＷ５は伝達回路の開閉の役目を行う第５のスイッチである。
【００１３】
ＴＲ５はＮＭＯＳ構成の第５のＮｃｈトランジスタ、ＴＲ６はＮＭＯＳ構成の第６のＮｃｈトランジスタ、ＶＢ１は第２のＮｃｈトランジスタのバイアス電圧発生器、ＶＢ２は第５のＮｃｈトランジスタのバイアス電圧発生器、ＶＢ３は第６のＮｃｈトランジスタのバイアス電圧発生器、ＢＵＦ１はシグナル電圧（ＳＩＧ）を外部出力する第１のバッファ、ＢＵＦ２は基準電圧（ＲＳ）を外部出力する第２のバッファである。なお、１０は第４のスイッチＳＷ４及び第５のスイッチＳＷ５までの回路構成を総称した光電変換回路、２０は第４のスイッチＳＷ４及び第５のスイッチＳＷ５以降の回路構成を総称した１ビットの出力回路と呼ぶ。
【００１４】
次に動作について説明する。図１においてフォトダイオードＰＤは、その一端（アノード）が接地され、他端（カソード）が第１のスイッチＳＷ１を介して電源電圧（Ｖｄｄ）に接続されるとともに第１のＮｃｈトランジスタＴＲ１のゲート電極に接続されている。フォトダイオードＰＤの端子電圧の初期化は、初期化信号を送出し第１のスイッチＳＷ１をオン（閉）状態にし、電源電圧を印加することにより行われる。
【００１５】
第１のＮｃｈトランジスタＴＲ１のソース電極は、第２のＮｃｈトランジスタＴＲ２のドレイン電極に接続される。第２のＮｃｈトランジスタＴＲ２のゲート電極には、バイアス電圧発生器ＶＢ１が接続され、バイアス電圧が印加されている。第２のＮｃｈトランジスタＴＲ２のソース電極は接地される。従って、第１のＮｃｈトランジスタＴＲ１及び第２のＮｃｈトランジスタＴＲ２によりソースフォロア回路が構成され、第１のＮｃｈトランジスタＴＲ１のゲート電圧に相当する電圧は第２のＮｃｈトランジスタのドレイン電極（第１のＮｃｈトランジスタＴＲ１のソース電極）に現れる。第２のＮｃｈトランジスタＴＲ２のドレイン電圧は、第２のスイッチＳＷ２又は第３のスイッチＳＷ３を介して、それぞれコンデンサＣ１又はコンデンサＣ２に接続され、伝達回路を構成する。
【００１６】
第２のスイッチＳＷ２と第３のスイッチＳＷ３は、それぞれ蓄積手段であるコンデンサＣ１又はコンデンサＣ２の充電用スイッチの役目を行い、第２のスイッチＳＷ２又は第３のスイッチＳＷ３の一方をオンすると、対応するコンデンサＣ１又はコンデンサＣ２に第２のＮｃｈトランジスタＴＲ２のドレイン電圧が伝達される。すなわち、フォトダイオードＰＤの出力電圧に基づきコンデンサＣ１又はコンデンサＣ２が充電される。コンデンサＣ１は、原稿などからの光をフォトダイオードＰＤで受光し、光電変換の結果として得られたフォトダイオードＰＤの端子電圧に相当する電圧レベル（センサ信号）を蓄積保持するためのコンデンサであり、コンデンサＣ２は、初期化されたフォトダイオードＰＤの端子電圧に相当する電圧レベル（基準信号）を蓄積保持するためのコンデンサである。
【００１７】
コンデンサＣ１で蓄積された電荷は第４のスイッチＳＷ４がオン（閉）されることにより、第３のＮｃｈトランジスタＴＲ３と第５のＮｃｈトランジスタＴＲ５のソースフォロア回路を介して第１のバッファに入力される。この場合には第５のＮｃｈトランジスタの閾値電圧（Ｖｔｈ）より幾分高い電圧を第５のＮｃｈトランジスタＴＲ５のゲート電圧にバイアス電圧発生器ＶＢ２から与えておく必要がある。この電圧は第１のバッファＢＵＦ１からシグナル電圧（ＳＩＧ）として外部回路へ出力される。同様にして、コンデンサＣ２で蓄積された電荷は第５のスイッチＳＷ５がオン（閉）されることにより、第４のＮｃｈトランジスタＴＲ４と第６のＮｃｈトランジスタＴＲ６のソースフォロア回路を介して第２のバッファＢＵＦ２に入力される。この電圧は第２のバッファＢＵＦ２から基準電圧（ＲＳ）として外部回路へ出力される。
【００１８】
図２は光電変換回路１０及び１ビットの出力回路２０と外部回路との関係を説明する図である。図２において３０は光電変換回路１０及び１ビットの出力回路が多数接地された半導体チップの単体である。４０は外部回路としての差動増幅器である。半導体チップ３０単体にはシフトレジスタ回路が設けられており、本実施例では光電変換回路１０と同数のシフトレジスタ列（ｎ）がある。シフトレジスタには連続したクロック（ＣＬＯＣＫ）信号が入力されている。このクロック信号に同期して所定周期のスタート（ＳＩ）信号により、順次光電変換回路１０の１ビット分の光電変換回路１０の動作を特定する。この動作はクロック信号の１動作に基づき順次シフトレジスタの各セルを選択する。選択されたシフトレジスタのセルはビット選択信号を基準に、初期化信号、リセット信号及び読み出し信号のタイミングがシフトレジスタ内であらかじめ決定されている。
【００１９】
図３は光電変換回路１０内の動作を説明するタイミングチャートである。まず、連続して送出されているＣＬＯＣＫ信号の任意の期間にＳＩ信号に連動して当該光電変換回路１０の初期化信号を入力し、第１のスイッチＳＷ１を閉じ、フォトダイオードＰＤの端子電圧を電源電圧とした後、第１のスイッチを開（オフ）とする。次にリセット信号を入力し、第３のスイッチＳＷ３を閉じ、コンデンサＣ２に電荷を移動させた後、第３のスイッチＳＷ３を開とする。
【００２０】
次に所定周期内の一定期間（読み取り期間）終了後、読み出し信号を入力し、第２のスイッチＳＷ２を閉じ、コンデンサＣ１に電荷を移動させた後、第２のスイッチＳＷ２を開とする。
【００２１】
次に第２のスイッチを開（オフ）とした後、ビット選択信号を入力し、第４のスイッチＳＷ４と第５のスイッチＳＷ５を同時に閉じ、コンデンサＣ１で蓄積した電荷とコンデンサＣ２で蓄積した電荷をＳＩＧ及びＲＳとしてそれぞれ同時に外部出力として差動増幅器４０へ送出する。差動増幅器ではシグナル電圧（ＳＩＧ）と基準電圧（ＲＳ）との差分が出力される。この差分信号は、シフトレジスタのビット選択信号に基づき、個々の光電変換回路１０からの出力を時系列のシリアル信号で光電変換装置としてのセンサ信号として信号処理回路（図示せず）で画像信号処理が行われる。
【００２２】
なお、図３では読み取り期間終了後にビット選択信号を送出せず、読み取り期間中にビット選択信号を送出している例を示している。これは１ライン前のコンデンサＣ１に蓄積された電荷を当該ラインの読み出し信号送出前にリセット信号でコンデンサＣ２に蓄積されていた電荷をリフレッシュした場合の一例である。その場合であっても１ライン前のコンデンサＣ１に蓄積された電荷はあらかじめリセット信号によるコンデンサＣ２の基準電圧と比較される。
【００２３】
図４はＰ型Ｓｉ基板上に設けられた一般的なＮＭＯＳ構成のＮｃｈトランジスタとＰＭＯＳ構成のＰｃｈトランジスタを示した図である。Ｐｃｈトランジスタの場合、Ｎウエル層形成工程があるため光電変換特性のバラツキが大きくなることは既に言及した。図５は本実施例における光電変換装置の半導体チップ３０の平面模式図である。半導体チップ３０は長辺が約１２．８ｍｍ短辺が０．６ｍｍの矩形であり、フォトダイオードＰＤは略６００ＤＰＩの密度（約４２μｍピッチ）で２８８ビット分が長辺方向に直線状に連続配列されている。
【００２４】
図６左図は半導体チップ３０の各光電変換回路１０とその出力回路２０の伝達回路としての終端近傍にある第６のＮｃｈトランジスタＴＲ６の閾値電圧（Ｖｔｈ0）のバラツキを標準偏差（σ）で表示したものである。また、図６右図は図７で示すＮｃｈトランジスタとＰｃｈトランジスタが混在した従来の光電変換装置の伝達回路終端近傍のＰｃｈトランジスタのＶｔｈ０のバラツキを表示したものである。図６に示すようにＮｃｈ構成の光電変換装置では図５に示す半導体チップ３０の各位置（Ｔｒ−Ｔｒ）におけるＶｔｈ0の偏差は微小であるが、ＮｃｈトランジスタとＰｃｈトランジスタの混在回路ではＴｒ−Ｔｒ間の距離によるＶｔｈ０の偏差が大きいことが解かる。
【００２５】
なお、本実施例では光電変換回路１０とその出力回路２０とをＮｃｈトランジスタで構成したが、これらと混在する開閉スイッチは単なる開閉の役目だけを行うのでＰｃｈトランジスタ又はＮｃｈトランジスタとＰｃｈトランジスタとの混在したアナログスイッチなどとしても良い。また、バッファＢＵＦ１及びバッファＢＵＦ２は本実施例では差動増幅器の前置入力であり、差分対象となる各バッファは近傍配置されるからスイッチ同様にＮｃｈトランジスタ構成とする必要は無い。
【００２６】
また、本実施例では第５のＮｃｈトランジスタＴＲ５と第６のＮｃｈトランジスタＴＲ６の各ゲート電極をそれぞれ独立したバイアス電圧発生器で電位設定したが、これはバッファを介した差動増幅器４０の差分電圧の微調整のためであり、微細画像の読取りを必要としない読み取りの場合には差分出力のダイナミックレンジは大きくなくても良いのでゲート電極はお互いに共通接続しても良い。
【００２７】
また、本実施例では各光電変換回路１０に入力する初期化信号及びリセット信号はそれぞれ独立させて入力したが、多数の光電変換回路１０に一律に同時入力しても良く、その場合、本実施例ではシフトレジスタから入力するようにしたが、シフトレジスタを介さないでＳＩ信号に連動した直接入力であっても同様の効果がある。
【００２８】
また、それぞれの光電変換回路１０の初期化信号とリセット信号のタイミングは初期化信号送出開始後であれば、対応するリセット信号は初期化信号送出期間中であっても良い。
【００２９】
また、５ｍｓ／ラインなどの比較的読取り周期の遅い光電変換装置においては第５のＮｃｈトランジスタや第６のＮｃｈトランジスタに換えて抵抗器などでソースフォロア回路を構成しても出力のダイナミックレンジを確保することができるので相応の効果がある。
【００３０】
なお、本実施例では光センサとして逆バイアス印加のフォトダイオードＰＤを使用したが、５ｍｓ／ライン程度の比較的読取り周期の遅い光電変換装置においてはＣｄｓなどの光導電型の光電変換素子（受光素子）をフォトダイオードの代わりに使用しても相応の効果がある。
【００３１】
本実施例では光電変換回路１０の中で電源電圧に接続されたドレイン電極は電源電圧に近いＨＩＧＨ  ＬＥＶＥＬであれば電源電圧と見なすことができ、光電変換回路１０及びその出力回路２０のバイアス電圧発生器は電源電圧より低い電位で抵抗分割などで電位を構成しても良い。
【００３２】
以上から本実施例によれば、フォトダイオードＰＤからの基準電圧（ＲＳ）を取り出す回路と受光後に得られるフォトダイオードＰＤからのシグナル電圧（ＳＩＧ）を取り出す回路の伝達回路として製造バラツキの少ないＮ型（Ｎｃｈ）トランジスタのみで構成したため、多数の光電変換回路１０を並設しても光電変換特性のバラツキを軽減することが可能で、光電変換装置としての高精度のセンサ信号を外部に出力することができる。
【図面の簡単な説明】
【００３３】
【図１】この発明の光電変換装置の光電変換回路とその出力回路を示す回路図である。
【図２】この発明の光電変換装置の半導体チップの回路構成とその外部インターフェースとの関係を説明する図である。
【図３】この発明の光電変換装置の一動作例を示すタイミングチャートである。
【図４】一般的なＮＭ０ＳとＰＭＯＳトランジスタの層構成を説明する図である。
【図５】この発明の光電変換装置の半導体チップをの模式外観図である。
【図６】Ｐ型基板で製造されたＮｃｈトランジスタとＰｃｈトランジスタの閾値電圧の相対バラツキを説明する図である。
【図７】ＮｃｈトランジスタとＰｃｈトランジスタが混在した従来の光電変換装置の回路図である。
【符号の説明】
【００３４】
ＰＤ  フォトダイオード（光センサ）、  ＳＷ１  第１のスイッチ、  ＴＲ１  第１のＮｃｈトランジスタ、  ＴＲ２  第２のＮｃｈトランジスタ、  ＳＷ２  第２のスイッチ、  Ｃ１  第１の蓄積手段（コンデンサ）、  ＴＲ３  第３のＮｃｈトランジスタ、  ＳＷ３  第３のスイッチ、  Ｃ２  第２の蓄積手段（コンデンサ）、  ＴＲ４  第４のＮｃｈトランジスタ、  ＳＷ４  第４のスイッチ、  ＴＲ５  第５のＮｃｈトランジスタ、  ＢＵＦ１  第１のバッファ、  ＳＷ５  第５のスイッチ、  ＴＲ６  第６のＮｃｈトランジスタ、  ＢＵＦ２  第２のバッファ、  ＶＢ１  バイアス電圧発生器、  ＶＢ２バイアス電圧発生器、  ＶＢ３  バイアス電圧発生器、  １０  光電変換回路、  ２０  出力回路、  ３０  半導体チップ、  ４０  差動増幅器。
【図１】
2005268937.tif 000003
【図２】
2005268937.tif 000004
【図３】
2005268937.tif 000005
【図４】
2005268937.tif 000006
【図５】
2005268937.tif 000007
【図６】
2005268937.tif 000008
【図７】
2005268937.tif 000009