(57)【要約】【課題】ウエハレベルＣＳＰパッケージ等の一括形成状態での電気特性検査及び、個片でのデバッグ作業等に使用するソケットを共用化し、同一の電気的特性をもって電気特性検査を行なえるソケットを提供する。【解決手段】ハウジング１と半導体素子２１ｂの干渉を防ぐため、ハウジング１に各々の半導体素子２１ｂに切断する際の切断ピッチ２４と同寸法の凸型突起１３を被測定物２１ａの部分のみに備え、凸型突起１３内にコンタクトピン２を設ける。デバイスガイド３においては、切断ピッチ２４よりも僅かに大きい寸法の孔が設けられハウジング１に嵌合位置決め固定される。個片状態の被測定物２１ａの押さえ４はデバイスガイド３のみに設けられた溝１４に引っ掛け上から押し付ける構成により、検査用回路基板９にハウジング１を取付けたまま、切断直後での電気特性検査及び、個片でのデバッグ作業等に使用するソケットを共用化し、簡便に切り替えることができる。【選択図】図１
2005351783.tif 000002
【特許請求の範囲】
【請求項１】
ＣＳＰパッケージ等の半導体素子がウエハまたはリードフレームに一括形成されている半導体素子の形態において、
端子の高さが同一となっている状態の被測定物の電気特性検査を行なうために電気的接触を得るためのコンタクトピンを有したソケットにおいて、
被測定物以外の半導体素子にソケット、測定基板等が接触しない様にコンタクトピン以外の構成物がコンタクトピンの高さよりも低く構成されたソケット。
【請求項２】
請求項の形態の半導体素子を切断後、抜き取った個片の状態において請求項の形態の半導体素子と電気的特性を同一条件で測定させるために、
前記ソケットにコンタクトピンと被測定物の位置決めを容易に行なうためのデバイスガイドを高精度且つ容易に取り付けられる特徴を有したソケット。
【請求項３】
前記デバイスガイドが取り付けられている時のみ被測定物をコンタクトピンにストロークさせるための押さえが取り付くよう構成されたソケット。
【請求項４】
前記ソケットを検査用回路基板に高精度且つ容易に取り付けられる特徴を有した半導体検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウエハ上に形成されたＣＳＰパッケージ（ウエハレベルＣＳＰ）や、一括成型パッケージの電気特性検査の際に用いられるソケットに関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化また、実装面積の削減要望に伴い、狭端子ピッチ、超小型パッケージの一括形成パッケージ（ウエハレベルＣＳＰ等）が量産されている。
【０００３】
図５（ａ）に示すように、ＣＳＰパッケージ等の半導体素子２１ｂがウエハまたはリードフレームに一括形成されている半導体素子２１ｂの形態で実施する電気特性検査においては、画像認識等を用いた非接触式位置決め方法で、被測定物２１ａの端子２２とコンタクトピン２の位置決めを行なっている。
【０００４】
前記方式において電気特性検査に用いられる第１のソケットは、平板上のハウジング１にコンタクトピン２貫通孔を設け、被測定物２１ａの端子２２に接触するコンタクトピン２のみ露出させている。
【０００５】
量産電気特性検査の前に、所望の電気特性検査を実施できるかのデバッグ作業が必要である。しかしながら、多くの時間を費やすため、一括形成状態で電気特性検査が実施できる設備は利用できない。
【０００６】
そのため、図５（ｂ）に示すように、一括形成された半導体素子２１ｂを切断後に抜き取った個片の状態の被測定物２１ａを、外形を利用する位置決め方法を有した第２のソケットで電気特性検査のデバッグ作業を実施する（例えば特許文献１参照）。
【特許文献１】特許第３２６６５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記第１、第２の２種類の異なるソケットを使用すると、コンタクトピン２及びハウジング１が同一条件とならず、電気特性の不一致が生じ、測定品位が低下する問題が起きる。
【０００８】
前記に鑑み、本発明は図３（ａ）に示す一括形成状態での電気特性検査と図３（ｂ）に示す個片の状態での電気特性検査において使用するソケットを共用化し、同一の電気的特性をもって電気特性検査を行なえるソケットを提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本発明に係るソケットは、図１（ａ）に示すハウジング１に、切断分割する際の切断ピッチ２４と同寸法の凸型突起１３を被測定物２１ａの部分のみに備え、前記凸型突起１３内に被測定物２１ａの端子２２と同様の配列でコンタクトピン２が設けられる。デバイスガイド３においては、前記切断ピッチ２４よりも僅かに大きい寸法の孔が設けられ、ハウジング１の凸型突起１３に嵌合された状態でハウジング固定ネジ５で固定され、押さえ４はデバイスガイド３に設けられた切り欠き部にフック１０を引っ掛け被測定物２１ａを上からストロークするように構成したものである。
【００１０】
本発明に係るソケットの構成によると、一括形成状態の半導体素子２１ｂの電気特性検査においては、凸型突起１３を有したハウジング１とコンタクトピン２のみでソケットを構成することにより、図１（ｂ）に示すような被測定物２１ａの端子２２がハウジング１付近に接近する条件においても、隣接する被測定物２１ａ以外の半導体素子２１ｂがハウジング１へ接触することを無くすことができる。
【００１１】
また、図２に示すデバイスガイド３とハウジング１は前記凸型突起１３と前記孔によって嵌合されるのでデバイスガイド３とハウジング１との位置決めピンは不要となる。
【００１２】
個片の状態における被測定物２１ａの位置決めは、デバイスガイド３に設けられた前記切断ピッチ２４よりも僅かに大きい寸法の孔により可能となり、デバイスガイド３に付随して使用する押さえ４を固定する切り欠き部はデバイスガイド３にのみ設けられているので、ハウジング１の設計は容易となる。
【発明の効果】
【００１３】
本発明に係るソケットによると、同一のソケットを量産とデバッグにおいて使用できるので、電気特性検査の品位が向上し、且つ低コストで検査システムを構築することができる。
【発明を実施するための最良の形態】
【００１４】
（第１の実施形態）
以下、本発明の第１の実施形態について、図面を参照しながら説明する。
【００１５】
図１（ａ）は一括形成状態の半導体素子２１ｂと本発明に係るソケットを示す説明図である。
【００１６】
図１（ｂ）はコンタクトピン２がストロークされ被測定物２１ａと電気的接触されている説明図である。
【００１７】
第１の実施形態によると、コンタクトピン２が挿入されたハウジング１は位置決めピン６によって、検査回路基板に設けられたランドとコンタクトピン２が接触されるように位置決めされ、ソケットが取り付けされる面とは逆側に半田付けによって検査用回路基板９と一体化されたナット７にハウジング固定ネジ５によって固定される。
【００１８】
半導体素子２１ｂは一括形成状態でステージ３３に吸着され固定されており、ハウジング１と被測定物２１ａは事前に画像認識等でコンタクトピン２が端子２２に接触できる位置にあらかじめ位置決めされている。この後コンタクトピン２がストロークを行ない、電気的接触が得られる。
【００１９】
これによると、コンタクトピン２を配置する孔を有する面に被測定物２１ａの端子２２が極めて近づくようなストロークをされた場合においても、切断ピッチ２４と同一の凸型突起１３を有したハウジング１を有しているため、被測定物２１ａ以外の半導体素子２１ｂに干渉することなくストロークが可能となる。
【００２０】
したがって端子２２の高さが不均一な時、またはコンタクトピン２の電気的特性や機械的特性を発揮するため、孔を有する面よりも内側にストロークされる場合においても被測定物２１ａ以外への影響の制約を排することができる。
【００２１】
また、ハウジング１と検査用回路基板９の固定においては、従来は図５（ａ）に示す検査用回路基板９の裏面からワッシャ８及びナット７を用いて固定していたが、ナット７を検査用回路基板９に半田付けにて一体化することにより、検査用回路基板９の表面からの作業のみでハウジング１の固定が完了する。したがって検査用回路基板９の裏面に部品が多数設けられている場合においても、容易に且つ安全に作業を行なうことが可能となる。
【００２２】
（第２の実施形態）
以下、本発明の第２の実施形態について、図面を参照しながら説明する。
【００２３】
図２は第１の実施形態に示すハウジング１に、個片状態の被測定物２１ａを位置決めするデバイスガイド３、ストロークさせる押さえ４を取り付けたソケットの形態を示す説明図である。
【００２４】
第２の実施形態によると、切断ピッチ２４と同寸法の凸型突起１３を有したハウジング１に、前記切断ピッチ２４よりも僅かに大きい寸法の孔が設けられたデバイスガイド３が嵌合され、ハウジング１に設けられたタップにデバイスガイド固定ネジ１２で固定される。
【００２５】
また、デバイスガイド３には溝１４が設けられており、フック１０がバネ１１によって押し広げられ溝１４に咬み込み押さえ４が固定される。
【００２６】
これによると、被測定物２１ａの外形寸法は切断ピッチ２４よりも切断幅２５の寸法だけ小さく、また切断幅２５は端子ピッチ２３よりも十分に小さく、また切断ラインと端子２２の位置は端子ピッチ２３よりも十分に小さい。したがって端子２２とコンタクトピン２の位置決めは、デバイスガイド３の孔と被測定物２１ａの外形によって十分な精度を保つことができる。
【００２７】
また、一括形成状態と個片の状態で同一のコンタクトピン２及びハウジング１を使用するのであって、基板から取り外すことなく両者が使用できるので、電気特性検査の精度を上げることが可能である。特に、高周波試験においては、本ソケットにより精度の向上が図れた。
【００２８】
また、デバイスガイド３への個片の状態の被測定物２１ａの挿抜は切断幅２５の寸法のクリアランスがあるので、スムーズとなる。また、凸型突起１３の設計は切断ピッチ２４と同一にするだけでよく、ソケット設計の標準化が可能となる。
【００２９】
また、第２の実施形態でのみ使用する押さえ４のフック１０が噛み合う溝１４はデバイスガイド３にのみ設けられており、第１の実施形態において隣接する半導体素子２１ｂへの干渉、ハウジング１の強度の制約は関係なくなる。
【産業上の利用可能性】
【００３０】
以上説明したように、本発明は、ウエハレベルＣＳＰ等の一括形成状態での電気特性検査及び、個片の状態のデバッグ作業に使用するソケットに有用である。
【図面の簡単な説明】
【００３１】
【図１】（ａ）は第１の実施形態に係るソケットを示すストローク前の断面図、（ｂ）は第１の実施形態に係るソケットを示すストローク後の断面図
【図２】第２の実施形態に係るソケット及び半導体素子２１ｂを示す断面図
【図３】（ａ）は第１の実施形態に係る一括形成状態の半導体素子２１ｂの概略図、（ｂ）は第２の実施形態に係る切断後に抜き取った個片の状態の半導体素子２１ｂの概略図
【図４】（ａ）は一括形成状態の切断前の半導体素子２１ｂを示す断面図、（ｂ）は一括形成状態の切断後の半導体素子２１ｂを示す断面図
【図５】（ａ）は従来の一括形成状態の半導体素子２１ｂ用のソケットを示す断面図、（ｂ）は従来の切断後に抜き取った個片の状態用のソケットを示す断面図
【符号の説明】
【００３２】
１  ハウジング
２  コンタクトピン
３  デバイスガイド
４  押さえ
５  ハウジング固定ネジ
７  ナット
９  検査用回路基板
１２  デバイスガイド固定ネジ
１３  凸型突起
１４  溝
２１ａ  被測定物
２１ｂ  半導体素子
２２  端子
２３  端子ピッチ
２４  切断ピッチ
２５  切断幅
【図１】
2005351783.tif 000003
【図２】
2005351783.tif 000004
【図３】
2005351783.tif 000005
【図４】
2005351783.tif 000006
【図５】
2005351783.tif 000007