(57)【要約】 【課題】  伝送路の状態に応じて最適なデータ量ごとに、伝送されるデータのエラーの検出を行うことができ、データの伝送効率を可及的向上させることができるデータ伝送装置およびデータ伝送方法を提供する。【解決手段】  データ出力部５は、所定のデータと、出力する所定のデータを加算した第１エラー検出データを対応させて伝送路４に出力する。伝送エラー検出部９は、伝送路４を介して入力された所定のデータを含む１または複数の第１データブロックと第２データブロックに含まれる第１データ検出データに基づいて、伝送エラーを検出する。出力制御部７は、データ出力部５から出力される所定のデータと、データ入力部８に入力される入力データとが一致しないと判断した場合、第２データブロックに対応する第１データブロックの数を減らし、一致したと判断した場合、第２データブロックに対応する第１データブロックの数を増加させて出力させる。【選択図】      図１
2005184647.tif 000002
【特許請求の範囲】
【請求項１】
所定のデータを含む第１データブロックと、１または複数の第１データブロックに含まれる所定のデータに関連する第１エラー検出データが含まれる第２データブロックとを、伝送路に出力するデータ出力部と、
伝送路を介して伝送される前記第１および第２データブロックと、伝送路を介して伝送されるときに、第１データブロックに含まれる所定のデータが変異することによって生成される変異データを含む変異データブロックとを入力可能なデータ入力部と、
データ出力部が出力する１または複数の第１データブロックに含まれる所定のデータに関連する第１エラー検出データを、予め定める規則に基づいて生成する第１エラー検出データ生成部と、
データ入力部に入力される第１データブロックに含まれる所定のデータおよび変異データブロックに含まれる変異データの少なくともいずれか一方を含む入力データに関連する第２エラー検出データを、予め定める規則に基づいて生成する第２エラー検出データ生成部と、
第２エラー検出データ生成部によって生成される第２エラー検出データ、およびデータ入力部に入力される第２伝送データブロックに含まれる前記第１エラー検出データに基づいて、伝送エラーを検出するエラー検出部と、
データ出力部に、１または複数の第１データブロックと、前記第１エラー検出データ生成部によって生成される第１エラー検出データを含む第２データブロックとを対応付けして出力させ、伝送エラー検出部の検出結果に基づいて、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を変更可能な出力制御部とを含むことを特徴とするデータ伝送装置。
【請求項２】
前記第１エラー検出データ生成部は、データ出力部が出力する１または複数の第１データブロックに含まれる所定のデータのデータ量に関する第１エラー検出データを生成し、
前記第２エラー検出データ生成部は、データ入力部に入力される第１データブロックに含まれる所定のデータ、および異常データブロックに含まれる異常データの少なくとも一方を含む入力データのデータ量に関する第２エラー検出データを生成することを特徴とする請求項１記載のデータ伝送装置。
【請求項３】
前記出力制御部は、エラー検出部の検出結果に基づいて、データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが一致するか否かを判断し、前記データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが一致すると判断した場合、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を増加させることを特徴とする請求項１または２記載のデータ伝送装置。
【請求項４】
前記出力制御部は、エラー検出部の検出結果に基づいて、データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが一致するか否かを判断し、前記データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが一致しないと判断した場合、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を減少させること特徴とする請求項１〜３のいずれか１つに記載のデータ伝送装置。
【請求項５】
送信制御部は、エラー検出部の検出結果に基づいて、データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが、予め定める回数一致すると判断した場合、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を増加させることを特徴とする請求項３記載のデータ伝送装置。
【請求項６】
送信制御部は、エラー検出部の検出結果に基づいて、データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが、予め定める回数一致しないと判断した場合、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を減少させることを特徴とする請求項４記載のデータ伝送装置。
【請求項７】
所定のデータを含む第１データブロックを１または複数伝送路に出力し、
伝送路に出力される１または複数の第１データブロックに含まれる所定のデータに関する第１エラー検出情報を、予め定める規則に基づいて生成し、
前記第１エラー検出データが含まれる第２データブロックを、前記１または複数の第１データブロックに対応づけして伝送路に出力し、
伝送路を介して伝送される前記第１データブロックおよび伝送路を介して伝送されるときに、第１データブロックに含まれる所定のデータが変異することによって生成される変異データを含む変異データブロックの少なくともいずれか一方と、前記第２データブロックとを入力し、
伝送路を介して入力される第１データブロックに含まれる所定のデータおよび変異データブロックに含まれる変異データの少なくともいずれか一方を含む入力データに関連する第２エラー検出データを、予め定める規則に基づいて生成し、
生成された第２エラー検出データ、および第２伝送データブロックに含まれる前記第１エラー検出データに基づいて伝送エラーを検出し、前記伝送路に出力される第２データブロックと対応づけされる第１データブロックの数を変更可能とすることを特徴とするデータ伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データブロック単位で所定のデータを伝送するデータ伝送装置およびデータ伝送方法に関する。
【背景技術】
【０００２】
従来の技術では、送信部が送信するデータを、データの誤り検出に関する情報を付加した複数のパケットに分割して送信し、受信部で前記誤り検出に関する情報に基づいて受信されたパケットが正常に送信されたか否かを判断している。受信部で送信に異常があったと判断した場合には、送信部が次に送信するパケットに含まれるデータ量を減少させている。また受信部で送信が所定期間にわたって正常に行なわれたと判断した場合、送信部が次に送信するパケットに含まれるデータ量を増加させている。受信部で送信の異常があったと判断されたパケットは、送信部から受信部に再送される。パケットに含まれるデータ量を変更することによって、送信の異常が発生したときに再び同じパケットを送信することによるデータの伝送効率の低下を防止している（たとえば特許文献１および特許文献２参照）。
【０００３】
【特許文献１】特公平７−１１１６９５号公報
【特許文献２】特開平７−３８５３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述した従来の技術では、送信部から受信部に送信されるパケットに含まれるデータ量を増加させるまたは減少させることができるが、パケットに含まれるデータ量を一定とする場合には、適用することができない。また各パケットに誤り検出情報を付加し、送信の異常が発生した場合および送信の異常が発生していない場合に拘らず、パケット毎に誤りを検出する処理を行うので、データの伝送効率が低下するという問題がある。
【０００５】
本発明の目的は、伝送路の状態に応じて最適なデータ量ごとに、伝送される所定のデータに発生するエラーの検出を行うことができ、データの伝送効率を可及的向上させることができるデータ伝送装置およびデータ伝送方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明は、所定のデータを含む第１データブロックと、１または複数の第１データブロックに含まれる所定のデータに関連する第１エラー検出データが含まれる第２データブロックとを、伝送路に出力するデータ出力部と、
伝送路を介して伝送される前記第１および第２データブロックと、伝送路を介して伝送されるときに、第１データブロックに含まれる所定のデータが変異することによって生成される変異データを含む変異データブロックとを入力可能なデータ入力部と、
データ出力部が出力する１または複数の第１データブロックに含まれる所定のデータに関連する第１エラー検出データを、予め定める規則に基づいて生成する第１エラー検出データ生成部と、
データ入力部に入力される第１データブロックに含まれる所定のデータおよび変異データブロックに含まれる変異データの少なくともいずれか一方を含む入力データに関連する第２エラー検出データを、予め定める規則に基づいて生成する第２エラー検出データ生成部と、
第２エラー検出データ生成部によって生成される第２エラー検出データ、およびデータ入力部に入力される第２伝送データブロックに含まれる前記第１エラー検出データに基づいて、伝送エラーを検出するエラー検出部と、
データ出力部に、１または複数の第１データブロックと、前記第１エラー検出データ生成部によって生成される第１エラー検出データを含む第２データブロックとを対応付けして出力させ、伝送エラー検出部の検出結果に基づいて、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を変更可能な出力制御部とを含むことを特徴とするデータ伝送装置である。
【０００７】
また本発明は、前記第１エラー検出データ生成部は、データ出力部が出力する１または複数の第１データブロックに含まれる所定のデータのデータ量に関する第１エラー検出データを生成し、
前記第２エラー検出データ生成部は、データ入力部に入力される第１データブロックに含まれる所定のデータ、および異常データブロックに含まれる異常データの少なくとも一方を含む入力データのデータ量に関する第２エラー検出データを生成することを特徴とする。
【０００８】
また本発明は、前記出力制御部は、エラー検出部の検出結果に基づいて、データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが一致するか否かを判断し、前記データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが一致すると判断した場合、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を増加させることを特徴とする。
【０００９】
また本発明は、前記出力制御部は、エラー検出部の検出結果に基づいて、データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが一致するか否かを判断し、前記データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが一致しないと判断した場合、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を減少させること特徴とする。
【００１０】
また本発明は、送信制御部は、エラー検出部の検出結果に基づいて、データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが、予め定める回数一致すると判断した場合、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を増加させることを特徴とする。
【００１１】
また本発明は、送信制御部は、エラー検出部の検出結果に基づいて、データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが、予め定める回数一致しないと判断した場合、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を減少させることを特徴とする。
【００１２】
また本発明は、所定のデータを含む第１データブロックを１または複数伝送路に出力し、
伝送路に出力される１または複数の第１データブロックに含まれる所定のデータに関する第１エラー検出情報を、予め定める規則に基づいて生成し、
前記第１エラー検出データが含まれる第２データブロックを、前記１または複数の第１データブロックに対応づけして伝送路に出力し、
伝送路を介して伝送される前記第１データブロックおよび伝送路を介して伝送されるときに、第１データブロックに含まれる所定のデータが変異することによって生成される変異データを含む変異データブロックの少なくともいずれか一方と、前記第２データブロックとを入力し、
伝送路を介して入力される第１データブロックに含まれる所定のデータおよび変異データブロックに含まれる変異データの少なくともいずれか一方を含む入力データに関連する第２エラー検出データを、予め定める規則に基づいて生成し、
生成された第２エラー検出データ、および第２伝送データブロックに含まれる前記第１エラー検出データに基づいて伝送エラーを検出し、前記伝送路に出力される第２データブロックと対応づけされる第１データブロックの数を変更可能とすることを特徴とするデータ伝送方法である。
【発明の効果】
【００１３】
本発明によれば、第１データブロックは所定のデータを含み、第２データブロックは、１または複数の第１データブロックに含まれる所定のデータに関連する第１エラー検出データを含む。第１エラー検出データは、第１エラー検出データ生成部によって生成される。第１エラー検出データ生成部は、データ出力部が出力する１または複数の第１データブロックに含まれる所定のデータに関連する前記第１エラー検出データを、予め定める規則に基づいて生成する。第１エラー検出データ生成部によって生成された第１エラー検出データを含む第２データブロックは、前記データ出力部から出力される前記１または複数のデータブロックに対応づけられて、出力制御部によってデータ出力部から出力される。
【００１４】
データ出力部が、第１データブロックおよび第２データブロックを伝送路に出力すると、この第１データブロックおよび第２データブロックは、伝送路を介して伝送され、データ入力部に入力される。データ入力部は、伝送路を介して伝送されるときに、たとえば伝送路に発生するノイズなどの影響を受けて、第１データブロックに含まれる所定のデータが変異することによって生成される変異データブロックを入力することができる。
【００１５】
第２エラー検出データ生成部は、伝送路を介してデータ入力部に入力されるデータブロックである第１データブロックの含まれる所定のデータ、および変異データブロックに含まれる変異データの少なくともいずれか一方を含む入力データに関連する第２エラー検出データを、予め定める規則に基づいて生成する。
【００１６】
エラー検出部は、第２エラー検出データ生成部によって生成される第２エラー検出データ、およびデータ入力部に入力される第２伝送データブロックに含まれる前記第１エラー検出データに基づいて、伝送エラーを検出する。データ出力部によって伝送路に出力される第１データブロックが、伝送路を介して伝送されるときに変異しなければ、入力データには変異データが含まれないので、第２エラー検出データ生成部によって生成される第２エラー検出データは、第１エラー検出データと同じとなる。これによってエラー検出部は、伝送エラーが発生したか否かを検出することができる。
【００１７】
前記出力制御部は、前記エラー検出部の検出結果に基づいて、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を変更することができる。伝送路において変異データブロックが生成されてしまうなど、伝送路の状態に基づいて、出力制御部が、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を変更することによって、前記伝送路の状態に応じて最適なデータ量ごとに、伝送される所定のデータに発生するエラーの検出を行うことができる。
【００１８】
また本発明では、各第１データブロックが予め定める所定のデータ量を有する場合であっても適用することができ、また従来の技術のように各データブロックにエラーを検出するための情報を付加する必要がないので、伝送効率を向上させることができる。
【００１９】
また本発明によれば、第１エラー検出データは、データ出力部が出力する所定のデータのデータ量に関し、第２エラー検出データは、データ入力部に入力される入力データのデータ量に関する。第１および第２エラー検出データは、ともにデータ量に関するので、エラー検出部における前記第１および第２エラー検出データの比較が容易であり、伝送エラーが発生したのか否かを容易に判断することができる。
【００２０】
前記第１および第２エラー検出データは、たとえばチェックサムデータであってもよい。また第1エラー検出データは、データ出力部が実際に何ビット分のデータを出力したのかを示すデータであってもよく、第２エラー検出データは、データ入力部が何ビット分のデータを入力したのかを示すデータであってもよい。
【００２１】
また本発明によれば、データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが一致する場合、出力制御部は、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を増加させる。つまりデータ出力部から出力されるより多くの数の第１データブロックに含まれる所定のデータに関連する第１エラー検出データを、第１エラー検出データ生成部が作成する。エラー検出部は、より多くのデータ量の入力データに関する第２エラー検出データと、第１エラー検出データとに基づいて、伝送エラーを検出する。これによって伝送エラー検出部によって第１および第２エラー検出データを比較する間隔を大きくすることができる。伝送路の信頼性が高い場合、つまり伝送されるデータが変異してしまう伝送エラーが発生しない場合では、頻繁に第１および第２エラー検出データを比較する必要がない。したがって、伝送エラーを検出する処理時間が無駄になってしまうことが防止されるので、これによって所定のデータの伝送効率を向上させることができる。
【００２２】
また本発明によれば、データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが一致しない場合、出力制御部は、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を減少させる。つまりデータ出力部から出力されるより少ない数の第１データブロックに含まれる所定のデータに関連する第１エラー検出データを、第１エラー検出データ生成部が作成する。エラー検出部は、より少ないデータ量の入力データに関する第２エラー検出データと、第１エラー検出データとに基づいて、伝送エラーを検出する。これによって伝送エラー検出部によって第１および第２エラー検出データを比較する間隔を小さくすることができる。伝送路が不安定な場合、つまり伝送されるデータが変異してしまう伝送エラーが頻繁に発生する場合において、エラー検出部における伝送エラーの検出を頻繁に行うことができる。これによって、たとえば伝送エラーが発生した第１データブロックをデータ出力部に再出力させる場合に、このデータ出力部が出力する第１データブロックの数を少なくすることができる。したがって、伝送エラーが発生する場合における伝送効率の低下を可及的低減することができる。
【００２３】
また本発明によれば、エラー検出部の検出結果に基づいて、データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが、予め定める回数一致すると出力制御部が判断すると、出力制御部は、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を増加させる。前記予め定める回数を複数とすることによって、伝送エラーが発生しないことを確実に確かめてから、出力制御部は、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を増加させるので、信頼性が向上される。
【００２４】
また本発明によれば、エラー検出部の検出結果に基づいて、データ出力部が出力した所定のデータと、データ入力部に入力された入力データとが、予め定める回数一致しないと出力制御部が判断すると、出力制御部は、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を減少させる。前記予め定める回数を複数とすることによって、伝送エラーの発生が少ないにも拘らず、出力制御部が、データ出力部が出力する第２データブロックと対応づけされる第１データブロックの数を減少させることが防止される。これによって、データの伝送効率の低下を防止することができる。
【００２５】
また本発明によれば、第１データブロックは所定のデータを含み、第２データブロックは、１または複数の第１データブロックに含まれる所定のデータに関連する第１エラー検出データを含む。第１エラー検出データは、出力される１または複数の第１データブロックに含まれる所定のデータに関連し、予め定める規則に基づいて生成される。この生成された第１エラー検出データを含む第２データブロックを、前記１または複数のデータブロックに対応づけて伝送路に出力する。伝送路に出力された前記第１データブロックと、伝送路を介して伝送されるときに、たとえば伝送路に発生するノイズなどの影響を受けて、第１データブロックに含まれる所定のデータが変異することによって生成される変異データブロックとの少なくともいずれか一方と、第２データブロックとを入力する。前記伝送路を介して入力されるデータブロックである第１データブロックの含まれる所定のデータ、および変異データブロックに含まれる変異データの少なくともいずれか一方を含む入力データに関連する第２エラー検出データを、予め定める規則に基づいて生成し、生成された第２エラー検出データ、および第２伝送データブロックに含まれる前記第１エラー検出データに基づいて、伝送エラーを検出する。伝送路に出力される第１データブロックが、伝送路を介して伝送されるときに変異しなければ、入力データには変異データが含まれないので、入力データに関する第２エラー検出データは、第１エラー検出データと同じとなる。これによって伝送エラーが発生したか否かを検出することができる。
【００２６】
前記伝送エラーが発生したか否かの検出の結果に基づいて、出力する第２データブロックと対応づけされる第１データブロックの数を変更することができる。これによって伝送路において変異データブロックが生成されてしまうなど、伝送路の状態に基づいて、伝送路に出力する第２データブロックと対応づけされる第１データブロックの数を変更することによって、前記伝送路の状態に応じて最適なデータ量ごとに、伝送される所定のデータに発生するエラーの検出を行うことができる。
【発明を実施するための最良の形態】
【００２７】
図１は、本発明の実施の一形態のデータ伝送装置１の構成を示す機能ブロック図である。データ伝送装置１は、第１通信部２と第２通信部３とを含む。データ伝送装置１は、所定のデータを、予め定める伝送路４を介して第１通信部２から第２通信部３に伝送する。以後予め定める伝送路４を、単に伝送路４と記載する。伝送路４は、本実施の形態では有線の通信路によって実現される。
【００２８】
データ伝送装置１は、たとえば携帯電話装置、パーソナルコンピュータおよび携帯端末装置などの情報処理装置の内部における２つの処理装置間での所定のデータの伝送、ならびに異なる２つの処理装置間における所定のデータの伝送に用いられる。本実施の形態ではデータ伝送装置１は、第１処理装置２１である中央演算処理装置（Central Processing
Unit：略称ＣＰＵ）と、第２処理装置２２である周辺装置との間に設けられ、中央演算処理装置から周辺装置に所定のデータを伝送する。前記周辺装置は、たとえば表示装置および印刷装置などに設けられ、マイクロコンピュータなどの処理回路によって実現される画像処理回路などを含む。
【００２９】
第１通信部２には、前記第１処理装置２１から所定のデータが与えられ、第１通信部２は、伝送路４に所定のデータを出力する。所定のデータは、たとえば画像データ、文字データ、音声データおよび動画データなどの各種データを含む。前記画像データは、画像の一部を表すデータを含む。前記動画データは、動画の一部を表すデータを含む。第２通信部３は、伝送路４を介して伝送される所定のデータを入力し、第２処理装置２２に与える。
【００３０】
第１通信部２は、データ出力部５と、第１エラー検出データ生成部６と、出力制御部７と、カウンタ設定部２３を含む。第１通信部２には、第１処理装置２１から所定のデータを含む第１データブロックが与えられる。第１データブロックは、所定のデータと、所定のデータが含まれていることを表す第１識別データとを含む。所定のデータおよび識別データは、データ「０」およびデータ「１」の少なくともいずれか一方を含むビット列で表される。
【００３１】
データ出力部５は、伝送路４に前記第１データブロック、および第２データブロックを出力する。第２データブロックは、データ出力部５によって伝送路４に出力される１または複数の第１データブロックに含まれる所定のデータに関連する第１エラー検出データと、この第１エラー検出データが含まれていることを表す第２識別データとを含む。第２データブロックは、データ「０」およびデータ「１」の少なくともいずれか一方を含むビット列で表される。データ出力部５は、シフトレジスタを含んで実現される。データ出力部５は、データ「１」およびデータ「０」にそれぞれ対応する電気信号を伝送路４に出力することによって、前記第１および第２データブロックを、シリアルで出力する。前記データ「０」に対応する電気信号をＬレベルの信号とし、前記データ「１」に対応する電気信号をＨレベルの信号とする。前記第１エラー検出データは、第１エラー検出データ生成部６によって生成される。本実施の形態において、第１および第２データブロックのデータ量は等しく選ばれる。
【００３２】
本発明の実施の他の形態において、第１データブロックおよび第２データブロックのデータ量は、異なるように選ばれてもよい。
【００３３】
データ出力部５は、出力制御部７から与えられる制御指令に基づいて、１または複数の第１データブロックと第２データブロックを対応付けして出力させる。データ出力部５は、１または複数の第１データブロックを出力した後に、出力制御部７の制御指令に基づいて、この１または複数の第１データブロックに対応する第２データブロックを出力する。
【００３４】
第１エラー検出データ生成部６は、データ出力部５によって伝送路４に出力される１または複数の第１データブロックに含まれる所定のデータに関連する第１エラー検出データを生成する。第１エラー検出データ生成部６には、データ出力部５に与えられる第１データブロックと同じ第１データブロックが第１処理装置２１から与えられる。第１エラー検出データ生成部６は、前記第１処理装置２１から与えられた１または複数の第１データブロックに含まれる所定のデータのデータ量に関連する前記第１エラー検出データを生成する。第１エラー検出データ生成部６は、所定のデータのビット列を加算する加算器を含んで実現される。第１エラー検出データ生成部６は、データ出力部５によって出力される第１データブロックが１つである場合、第１エラー検出データを、所定のデータのビット列とする。また第１エラー検出データ生成部６は、データ出力部５によって出力される第１データブロックが複数である場合、第１エラー検出データを、所定のデータのビット列を加算することによって生成する。第１エラー検出データは、いわゆるチェックサムデータである。
【００３５】
第１エラー検出データ生成部６は、出力制御部７から与えられる制御指令に基づいて、前記第１エラー検出データを含む第２データブロックを生成して、この第２データブロックをデータ出力部５に与える。第１エラー検出データ生成部６は、第１エラー検出データに、第２識別データを付加することによって、第２データブロックを生成する。
【００３６】
出力制御部７は、データ出力部５および第１エラー検出データ生成部６を制御して、データ出力部５に、１または複数の第１データブロックおよび第２データブロックを対応づけして出力させる。出力制御部７は、まずデータ出力部５に、１または複数の第１データブロックを出力させる。次に出力制御部７は、前記データ出力部５から出力された１または複数の第１データブロックに含まれる所定のデータに基づいて第１エラー検出データ生成部６によって生成された第１エラー検出データを含む第２データブロックを出力させる。出力制御部７は、第２通信部３から与えられる後述する伝送エラー情報に基づいて、データ出力部５が出力する第２データブロックと対応づけされる第１データブロックの数を変更することができる。
【００３７】
出力制御部７は、カウンタ１１を含む。カウンタ１１は、所定のカウント値を記憶する。伝送エラー情報に基づいて、カウンタ１１の所定のカウント値を増加または減少させる。カウンタ設定部２３は、前記カウンタ１１の上限設定値および下限設定値を入力する手段である。カウンタ設定部２３は、たとえばキースイッチなどの入力操作部を含む。カウンタ１１の上限設定値および下限設定値は、操作者によって前記入力操作部から予め入力される。出力制御部７は、カウンタ１１のカウント値と、カウンタ設定部２３によって入力されるカウンタ１１の上限設定値および下限設定値とに基づいて、データ出力部５が出力する第２データブロックと対応づけされる第１データブロックの数を変更する。出力制御部７の詳細な動作は、後述する図５に示すフローチャートの説明で述べる。
【００３８】
第２通信部３は、データ入力部８、伝送エラー検出部９とを含む。データ入力部８は、伝送路４と電気的に接続され、伝送路４を介して伝送される第１データブロック、第２データブロック、および伝送路４を介して伝送されるときに、第１データブロックに含まれる所定のデータが変異することによって生成される変異データを含む変異データブロックを入力することができる。変異データブロックは、第１データブロックに含まれる所定のデータのビット列の一部が変異することによって生成される。データ入力部８は、シフトレジスタを含んで実現される。データ入力部８は、伝送路４を介して伝送されるデータ「１」およびデータ「０」にそれぞれ対応する電気信号を入力することによって、前記第１および第２データブロックのビット列と、変異データブロックのビット列とを入力する。
【００３９】
データ入力部８は、入力された第１データブロックおよび変異データブロックを第２処理装置２２に与えるとともに、第１データブロック、変異データブロックおよび第２データブロックを伝送エラー検出部９に与える。
【００４０】
伝送エラー検出部９は、第２エラー検出データ生成部１２、比較部１３、およびエラー情報伝送部１４とを含む。第２エラー検出データ生成部１２は、データ入力部８から与えられる第１データブロックに含まれる所定のデータおよび変異データブロックに含まれる変異データの少なくともいずれか一方を含む入力データに関連する第２エラー検出データを、予め定める規則に基づいて生成する。
【００４１】
第２エラー検出データ生成部１２は、第１識別データに基づいて、第１データブロックおよび変異データブロックを、第２データブロックと識別し、前記入力データのデータ量に関連する前記第２エラー検出データを生成する。第２エラー検出データ生成部１２は、入力データのビット列を加算する加算器を含んで実現される。第２エラー検出データ生成部１２は、データ入力部８によって１つの第１データブロックまたは１つの変異データブロックのみが入力データとして与えられる場合、第２エラー検出データを、与えられる第１データブロックに含まれる所定のデータまたは変異データブロックに含まれる変異データとする。また第２エラー検出データ生成部１２は、データ入力部８から与えられるデータブロックが、第１データブロックおよび変異データブロックのうち少なくともいずれか一方を含み、かつ複数である場合、第２エラー検出データを、入力データのビット列を加算することによって生成する。第２エラー検出データは、いわゆるチェックサムデータである。
【００４２】
比較部１３は、第２識別データに基づいて、第２データブロックを他のデータブロックと識別し、この第２データブロックに含まれる第１エラー検出データと、第２エラー検出データ生成部１２が生成した第２エラー検出データとを比較する。比較部１３は、具体的には加算器およびＯＲゲートを含んで実現される。比較部１３は、第１エラー検出データのビット列と、第２エラー検出データのビット列の、各桁のビットをそれぞれ加算器によって加算する、言い換えれば排他的論理和を求めることによって加算データを生成する。たとえば第１エラー検出データが「００１１」であり、第２エラー検出データが「０００１」である場合、加算データは「００１０」となる。そして比較部１３は、加算データの各ビットの総論理和をＯＲゲートによって求める。これによって前記第１エラー検出データと第２エラー検出データとが一致していれば、比較部１３の比較結果は、「０」となり、第１エラー検出データと第２エラー検出データとが一致していなければ、比較部１３の比較結果は、「１」となる。
【００４３】
エラー情報伝送部１４は、比較部１３の比較結果を表すエラー検出情報をデータ処理装置１の出力制御部７に与える。エラー情報伝送部１４と出力制御部７とは、相互に電気的に接続され、ここでは所定の信号線２５を介して接続される。エラー情報伝送部１４は、前記比較部１３の比較結果が「０」であれば、この比較結果に対応する第１信号を出力制御部７に与える。またエラー情報伝送部１４は、前記比較部１３の比較結果が「１」であれば、この比較結果に対応する第２信号を出力制御部７に与える。
【００４４】
図２は、第１通信部２が伝送路４に出力するデータブロックのフォーマットを示す図である。第１通信部２が伝送路４に出力する各データブロックは、データブロック本体と、データブロック本体の種類を表す識別データとを含む。前記データブロックは、前述した第１データブロックおよび第２データブロックを含む。データブロックの先頭に識別データが配置され、データ出力部５は、前記識別データおよびデータブロック本体の順番に、伝送路４にデータブロックを出力する。
【００４５】
図３は、前述した第１データブロックのデータ構造を示す図である。第１データブロックは、所定のデータ量を有し、所定のデータを含む。第１データブロックの先頭には、所定のデータであることを示す第１識別データが付与されている。第１識別データは、たとえば３ビットで表され、本実施の形態ではたとえば「１０１」で表される。
【００４６】
図４は、前述した第２データブロックのデータ構造を示す図である。第２データブロックは、所定のデータ量を有し、第１エラー検出データを含む。第２データブロックの先頭には、第１エラー検出データを表す第２識別データが付与されている。第２識別データは、たとえば３ビットで表され、本実施の形態ではたとえば「０１０」で表される。
【００４７】
図３および図４に示すように、第１データブロックの第１識別データおよび第２データブロックの第２識別データの、符号間の距離は２以上に選べば、第１および第２識別データのビット列のうち１ビットが変化しても、他方の識別データになってしまうことが防止される。これによって第１識別データを第２識別データとして、または第２識別データを第１識別データとして、伝送エラー検出部９において誤って処理される確率を低減することができる。
【００４８】
図５は、出力制御部７の動作処理を示すフローチャートである。電力が供給されると、ステップａ０からステップａ１に移り、処理を開始する。ステップａ１では、カウンタ１１の上限設定値および下限設定値を設定して、ステップａ２に移る。ステップａ１では、出力制御部１１は、カウンタ設定部２３によって入力されるカウンタ１１の上限設定値および下限設定値を設定する。ステップａ１では、カウンタ１１は初期値に設定されている。以後カウンタ１１のカウント値をＮとし、上限設定値をＭ１とし、下限設定値をＭ２とする。カウンタ１１の初期値Ｎは０とする。
【００４９】
次にステップａ２では、第２データブロックと対応づけされる第１データブロックの数を設定して、ステップａ３に移る。ステップａ２において、前記第２データブロックと対応づけされる第１データブロックの数は、予め定める初期値とする。
【００５０】
次にステップａ３では、データ出力部５に制御指令を与えて、第１データブロックをデータ出力部５に出力させて、ステップａ４に移る。ステップａ４では、設定されている数だけ、第１データブロックを出力し終わったか否かを判断する。ステップａ４において、設定した数だけ、第１データブロックを出力し終わったと判断した場合、ステップａ５に移る。またステップａ４において、設定した数だけ、第１データブロックを出力し終わっていないと判断した場合、ステップａ３に移る。
【００５１】
次にステップａ５では、データ出力部５および第１エラー検出データ生成部６に制御指令を与えて、第２データブロックをデータ出力部５に出力させて、ステップａ６に移る。
【００５２】
次にステップａ６では、第２通信部３から第１信号を受取ったか否かを判断する。ステップａ６で、第２通信部３から第１信号を受取ったと判断すると、ステップａ７に移る。
【００５３】
次にステップａ７では、カウンタ１１をカウントアップして、つまりカウンタ１１のカウント値Ｎを１増加させて、ステップａ８に移る。
【００５４】
次にステップａ８では、カウンタ１１のカウント値Ｎが上限設定値Ｍ１を上回ったか否か、つまりＮ＞Ｍ１であるか否かを判断する。ステップａ８において、カウンタ１１のカウント値Ｎが上限設定値Ｍ１を上回ったと判断すると判断すると、ステップａ９に移る。ステップａ８において、カウンタ１１のカウント値Ｎが上限設定値Ｍ１を上回っていない、つまりＮ≦Ｍ１であると判断すると、ステップａ３に移る。前記上限設定値Ｍ１は、たとえば２〜１０に選ばれる。
【００５５】
次にステップａ９では、第２データブロックと対応づけされる第１データブロックの数を増加させて設定する。本実施の形態では、予め定める規則に基づいて、第２データブロックと対応づけされる第１データブロックの数を増加させて設定する。たとえばステップａ９を実行する前に、第２データブロックと対応づけされる第１データブロックの数をＰａ（Ｐａは自然数）とし、ステップａ９において第２データブロックと対応づけされる第１データブロックの数をＰｂとすると、Ｐｂ＝Ｐａ×２に選ばれる。ステップｂ９を終了すると、ステップａ３に移る。
【００５６】
前述したステップａ６において、第２通信部３から第１信号を受取っていないと判断すると、ステップａ１０に移る。
【００５７】
次にステップａ１０では、第２通信部３から第２信号を受取ったか否かを判断する。ステップａ１０において、第２通信部３から第２信号を受取ったと判断すると、ステップａ１１に移る。ステップａ１０において、第２通信部３から第２信号を受取っていないと判断すると、ステップａ６に移る。
【００５８】
次にステップａ１１では、カウンタ１１をカウントダウンして、つまりカウンタ１１のカウント値Ｎを１減少させて、ステップａ１２に移る。
【００５９】
次にステップａ１２では、カウンタ１１のカウント値Ｎが下限設定値Ｍ２を下回ったか否か、つまりＮ＜Ｍ２であるか否かを判断する。ステップａ１２において、カウンタ１１のカウント値Ｎが下限設定値Ｍ２を下回ったと判断すると、ステップａ１３に移る。ステップａ１３において、カウンタ１１のカウント値Ｎが下限設定値Ｍ２を下回っていない、つまりＮ≧Ｍ２であると判断すると、ステップａ３に移る。前記下限設定値Ｍ２は、たとえば２〜１０に選ばれる。
【００６０】
次にステップａ１３では、第２データブロックと対応づけされる第１データブロックの数を減少させて設定する。本実施の形態では、予め定める規則に基づいて、第２データブロックと対応づけされる第１データブロックの数を減少させて設定する。たとえばステップａ１３を実行する前に、第２データブロックと対応づけされる第１データブロックの数をＰａ（Ｐａは自然数）とし、ステップａ１３において第２データブロックと対応づけされる第１データブロックの数をＰｂとすると、Ｐｂ＝Ｐａ／２に選ばれる。ステップａ１３を終了すると、ステップａ３に移る。
【００６１】
図５に示すフローチャートの動作処理は、出力制御部７への電力の供給を停止することによって終了させることができる。
【００６２】
図６は、伝送エラー検出部９の動作処理を示すフローチャートである。電力が供給されると、ステップｂ０からステップｂ１に移り、処理を開始する。ステップｂ１では、第２エラー検出データ生成部１２によって生成される第２エラー検出データを初期化して、ステップｂ２に移る。
【００６３】
次にステップｂ２では、データ入力部８から与えられる第１データブロック、第２データブロックおよび変異データブロックのうちいずれか１つのデータブロックを入力して、ステップｂ３に移る。
【００６４】
次にステップｂ３では、入力したデータブロックが、第１識別データを含むかを判断する。第１識別データを検出することによって、各データブロックのうち第１データブロックおよび変異データブロックを識別することができる。ステップｂ３が終了すると、ステップｂ４に移る。
【００６５】
ステップｂ４では、第２エラー検出データ生成部１２が前述したように第２エラー検出データを生成して、ステップｂ５に移る。入力データが複数の場合では、第２エラー検出データ生成部１２は、入力された第１データブロックの所定のデータのビット列、および変異データブロックの変異データのビット列の少なくともいずれか一方を含む入力データのビット列を加算する。
【００６６】
ステップｂ５では、ステップｂ２で入力したデータブロックに、第２識別データが含まれるか否か、つまり第２エラー検出データが入力されたか否かを判断する。ステップｂ５では、第２識別データに基づいて、各データブロックのうち第２データブロックを識別する。ステップｂ５において、第２エラー検出データが入力されたと判断した場合、ステップｂ６に移る。ステップｂ５において、第２エラー検出データが入力されていないと判断した場合、ステップｂ２に移る
ステップｂ６では、比較部１３が、ステップｂ４で生成された第２エラー検出データと、第１エラー検出データとを比較して、ステップｂ７に移る。
【００６７】
ステップｂ７では、ステップｂ６で比較した比較結果が、第１エラー検出データと第２エラー検出データとが同一であることを示しているか否かを判断する。ステップｂ７において、第１および第２エラー検出データが同一であると判断すると、ステップｂ８に移り、第１および第２エラー検出データが同一ではないと判断すると、ステップｂ９に移る。
【００６８】
ステップｂ８では、エラー情報伝達部１４が、第１信号を、信号線２５を介して第１通信部２に伝送して、ステップｂ１に移る。
【００６９】
ステップｂ９では、エラー情報伝達部１４が、第２信号を、信号線２５を介して第２通信部２に伝送して、ステップｂ１に移る。
【００７０】
図６に示すフローチャートの動作処理は、伝送エラー検出部９への電力の供給を停止することによって終了させることができる。
【００７１】
図７は、データ伝送装置１において伝送エラーを検出する処理を説明する図である。ここでは、所定のデータのデータ量が４ビットであり、第１および第２識別データのデータ量が３ビットである場合について説明する。また第１通信部２は、３つの第１データブロックを出力した後に、第２データブロックを出力する場合について述べる。また、ここでは第１通信部２が３つ目に出力する第１データブロックが伝送中に変異して、変異データブロックが生成される場合について説明する。第１識別データは、「１０１」であり、第２識別データは「０１０」である。
【００７２】
まず図７（１）に示すように、第１通信部２が第１データブロックＡ１である「１０１１０００」を出力し、変異データが生成されなければ、第２通信部３には第１データブロックＡ１である「１０１１０００」が入力される。ここで、第１エラー検出データ生成部６で生成される第１エラー検出データは、「１０００」であり、第２エラー検出データ生成部１２で生成される第２エラー検出データは、「１０００」である。
【００７３】
次に図７（２）に示すように、第１通信部２が第１データブロックＡ２である「１０１０００１」を出力し、変異データが生成されなければ、第２通信部３には第１データブロックＡ２である「１０１０００１」が入力される。ここで、第１エラー検出データ生成部６で生成される第１エラー検出データは、「１０００」に「０００１」を加算した「１００１」であり、第２エラー検出データ生成部１２で生成される第２エラー検出データは、「１０００」に「０００１」を加算した「１００１」である。
【００７４】
次に図７（３）に示すように、第１通信部２が第１データブロックＡ３である「１０１１００１」を出力し、所定のデータ「１００１」が変異することによって、変異データ「１０００」が生成されると、第２通信部３には変異データブロックＢ１である「１０１１０００」が入力される。ここで、第１エラー検出データ生成部６で生成される第１エラー検出データは、「１００１」に「１００１」を加算した「００１０」であり、第２エラー検出データ生成部１２で生成される第２エラー検出データは、「１００１」に「１０００」を加算した「０００１」である。
【００７５】
次に図７（４）に示すように、第１通信部２が、第１エラー検出データ生成部６によって生成された第１エラー検出データ「００１０」を含む第２データブロックＣ１である「０１０００１０」を出力し、第２通信部３に第２データブロックＣ１である「０１０００１０」が入力されるとする。ここで、第２エラー検出データ生成部１２で生成された第２エラー検出データは、「０００１」であり、第２データブロックＣ１に含まれる第１エラー検出データは、「００１０」であるので、伝送エラー検出部９において、伝送エラーは発生したことが分かる。
【００７６】
以上のようにデータ伝送装置１では、出力制御部７が伝送エラー検出部９の検出結果に基づいて、データ出力部５が出力する第２データブロックと対応づけされる第１データブロックの数を変更することができる。伝送路４において変異データブロックが生成されてしまうなど、伝送路４の状態に基づいて、出力制御部７が、データ出力部５が出力する第２データブロックと対応づけされる第１データブロックの数を変更することによって、前記伝送路４の状態に応じて最適なデータ量ごとに、伝送される所定のデータに発生するエラーの検出を行うことができる。また各第１データブロックが予め定める所定のデータ量を有する場合であっても適用することができ、また従来の技術のように各データブロックにエラーを検出するための情報を付加する必要がないので、伝送効率を向上させることができる。
【００７７】
データ出力部５が出力した所定のデータと、データ入力部８に入力された入力データとが一致する場合、出力制御部７は、データ出力部５が出力する第２データブロックと対応づけされる第１データブロックの数を増加させる。つまりデータ出力部５から出力されるより多くの数の第１データブロックに含まれる所定のデータに関連する第１エラー検出データを、第１エラー検出データ生成部６が作成する。伝送エラー検出部９は、より多くのデータ量の入力データに関する第２エラー検出データと、第１エラー検出データとに基づいて、伝送エラーを検出する。これによって伝送エラー検出部９によって伝送エラーを検出する間隔を大きくすることができる。伝送路４の信頼性が高い場合、つまり伝送されるデータが変異してしまう伝送エラーが発生しない場合では、頻繁に第１および第２エラー検出データを比較し、伝送エラーの検出を行う必要がない。したがって、伝送エラーを検出する処理時間が無駄になってしまうことが防止されるので、これによって所定のデータの伝送効率を向上させることができる。
【００７８】
またデータ出力部５が出力した所定のデータと、データ入力部８に入力された入力データとが一致しない場合、出力制御部７は、データ出力部５が出力する第２データブロックと対応づけされる第１データブロックの数を減少させる。つまりデータ出力部５から出力されるより少ない数の第１データブロックに含まれる所定のデータに関連する第１エラー検出データを、第１エラー検出データ生成部６が作成する。伝送エラー検出部９は、より少ないデータ量の入力データに関する第２エラー検出データと、第１エラー検出データとに基づいて、伝送エラーを検出する。これによって伝送エラー検出部９によって第１および第２エラー検出データを比較する間隔を小さくすることができる。伝送路４が不安定な場合、つまり伝送されるデータが変異してしまう伝送エラーが頻繁に発生する場合において、伝送エラー検出部９における伝送エラーの検出を頻繁に行うことができる。
【００７９】
また第１エラー検出データは、データ出力部５が出力する所定のデータのデータ量に関し、第２エラー検出データは、データ入力部８に入力される入力データのデータ量に関する。第１および第２エラー検出データは、ともにデータ量に関するので、伝送エラー検出部９における前記第１および第２エラー検出データの比較が容易であり、伝送エラーが発生したのか否かを容易に判断することができる。
【００８０】
さらに伝送エラー検出部９の検出結果に基づいて、データ出力部５が出力した所定のデータと、データ入力部８に入力された入力データとが、複数回一致すると出力制御部７が判断すると、出力制御部７は、データ出力部８が出力する第２データブロックと対応づけされる第１データブロックの数を増加させる。これによって、伝送エラーが発生しないことを確実に確かめてから、出力制御部７は、データ出力部５が出力する第２データブロックと対応づけされる第１データブロックの数を増加させるので、信頼性が向上される。
【００８１】
さらに伝送エラー検出部９の検出結果に基づいて、データ出力部５が出力した所定のデータと、データ入力部８に入力された入力データとが、複数回一致しないと出力制御部７が判断すると、出力制御部７は、データ出力部５が出力する第２データブロックと対応づけされる第１データブロックの数を減少させる。これによって伝送エラーの発生が少ないにも拘らず、出力制御部７が、データ出力部５が出力する第２データブロックと対応づけされる第１データブロックの数を減少させることが防止されるので、データの伝送効率の低下を防止することができる。
【００８２】
本発明の実施の他の形態では、前述した出力制御部７において、データ出力部５によって出力した所定のデータと、データ入力部８に入力された入力データとが一致しないと判断した場合、第１処理装置２１に伝送エラーが発生した１または複数の第１データブロックを再送させる構成としてもよい。データ伝送装置１では、伝送エラーが発生すると、第２データブロックに対応する第１データブロックの数を減少させることができるので、伝送エラーが発生する場合における伝送効率の低下を可及的低減することができる。エラーが発生した１または複数の第１データブロックを再送する場合、伝送エラー検出部９は、第２処理装置２２に異常データが含まれるデータブロックを消去させるための消去情報を与える。第２処理装置２２は、消去情報が与えられると、異常データブロックが含まれるデータブロックを消去する。これによって、第１通信部２が出力する所定のデータを第２処理装置２２に確実に伝送することができる。
【００８３】
本発明の実施の他の形態では、前記第１エラー検出データ生成部６は、所定のデータのビット列を減算して、第１エラー検出データを生成してもよい。この場合、第２エラー検出データ生成部１２において、入力データのビット列を減算して、第２エラー検出データを生成する。これによって、前述した実施の形態と同様な効果を得ることができる。
【００８４】
前述した実施の形態において、エラー情報伝送部１４と出力制御部７とは、所定の信号線２５を介して接続されているが、本発明の実施のさらに他の形態において、エラー情報伝送部１４は、伝送路４を介して出力制御部７にエラー検出情報を与えてもよい。この場合、伝送路４を、双方向のデータの伝送が可能な構成とすればよい。
【００８５】
また本発明のさらに他の実施の形態において、比較部１３において一致していないと判断された場合、第２エラー検出データ生成部において生成された第２エラー検出データを第１通信部２に与え、この第２エラー検出データと、第１エラー検出データ生成部６によって生成された第１エラー検出データとを比較する構成としてもよい。これによって、第２データブロックに含まれる第１エラー検出データが変異した場合に、所定のデータが変異したのか、第１エラー検出データが変異したのかが分かり、所定のデータの伝送の信頼性を向上させることができる。
【００８６】
前述した伝送路４は、たとえば差動信号（Low voltage Differential Signal：略称ＬＶＤＳ）を用いた差動信号伝送部２６を含んで実現される。本実施の形態では、データ「１」をＨレベル信号とし、データ「０」をＬレベル信号で表す。
【００８７】
図８は、差動信号伝送部２６の具体的な構成を示す回路図である。差動信号伝送部２６は、差動信号出力部２７と、差動信号入力部２８と、差動信号伝送路２９とを含む。差動信号出力部２７は、電流源３１から予め定める一定の電流が与えられるスイッチ部３２を含んで構成される。スイッチ部３２は、第１〜第４スイッチング素子３３〜３６を含む。第１〜第４スイッチング素子３３〜３６は、たとえば半導体スイッチによって実現され、本実施の形態では電界効果型トランジスタによって実現される。本実施の形態で用いられる電界効果型トランジスタは、ゲートに予め定める電圧値以上の電圧が印加されるとソースおよびドレイン間が導通し、ゲートに予め定める電圧値未満の電圧が印加されるとソースおよびドレイン間が非導通となる。
【００８８】
第１および第２スイッチング素子３３，３４は直列に接続され、第３および第４スイッチング素子３５，３６は直列に接続される。具体的には、第１スイッチング素子３３のソースと、第２スイッチング素子３４のドレインとが電気的に接続され、第３スイッチング素子３５のソースと、第４スイッチング素子３６のドレインとが電気的に接続される。また第１スイッチング素子３３の第２スイッチング素子３４が接続される側とは反対側の端子は、電流源３１に接続され、第３スイッチング素子３５の第４スイッチング素子３６が接続される側とは反対側の端子は、電流源３１に接続される。具体的には、第１スイッチング素子３３のドレインと、第３スイッチング素子３５のドレインとが、電流源３１に電気的に接続される。第２スイッチング素子３４の第１スイッチング素子３５が接続される側とは反対側の端子と、第４スイッチング素子３６の第３スイッチング素子３５が接続される側とは反対側の端子は、ともにグラウンドに接続される。
【００８９】
差動信号伝送路２９は、１対の伝送線２９ａ，２９ｂを含む。一対の伝送線２９ａ，２９ｂのうち、一方の伝送線２９ａの一端部は、第３スイッチング素子３５と第４スイッチング素子３６との間、具体的には、第３スイッチング素子３５のソースと第４スイッチング素子３６のドレインとに電気的に接続される。また他方の伝送線２９ｂの一端部は、第１スイッチング素子３３と第２スイッチング素子３４との間、具体的には第１スイッチング素子３３のソースと第２スイッチング素子３４のドレインとに電気的に接続される。第１および第３スイッチング素子３３，３５のゲートは差動入力端子４０に接続され、第２および第４スイッチング素子３４，３６のゲートは、インバータ３７を介して差動入力端子４０に接続される。差動入力端子４０は、データ出力部５と電気的に接続される。
【００９０】
差動信号伝送路２９の一対の伝送線２９ａ，２９ｂの他端部には、各伝送線２９ａ，２９ｂを電気的に接続する抵抗器３８が設けられる。
【００９１】
差動信号入力部２８は、差動増幅器によって実現される。差動増幅器の正入力端子、つまり非反転入力端子４１は、一方の伝送線２９ａに接続され、具体的には抵抗器３８の一端部４２に電気的に接続される。また差動増幅器の負入力端子、つまり反転入力端子４３は、他方の伝送線２９ｂに接続され、具体的には抵抗器３８の他端部４４に電気的に接続される。
【００９２】
差動入力端子４０を介して、予め定める電圧値以上の電圧によって表されるＨレベルの信号レベルを有する信号が差動信号出力部２７に入力されると、第１および第４スイッチング素子３３，３６が非導通となり、第２および第３スイッチング素子３４，３５が導通する。これによって、電流源３１からの予め定める一定の電流は、第３スイッチング素子３５、一方の伝送線２９ａ、抵抗器３８、他方の伝送線２９ｂおよび第２スイッチング素子３４の順番に流れる。これによって抵抗器３８では、一端部４２から他端部４４に向かって電流が流れ、抵抗器３８の一端部４２の電位が他端部４４の電位に対して高くなる。
【００９３】
また差動入力端子４０を介して、予め定める電圧値未満の電圧を有するＬレベルの信号レベルを有する信号が差動信号出力部２７に入力されると、第１および第４スイッチング素子３３，３６が導通し、第２および第３スイッチング素子３４，３５が非導通となる。これによって、電流源３１からの予め定める一定の電流は、第１スイッチング素子３３、他方の伝送線２９ｂ、抵抗器３８、一方の伝送線２９ａおよび第４スイッチング素子３６の順番に流れる。具体的には抵抗器３８では、他端部４４から一端部４２に向かって電流が流れ、抵抗器３８の一端部４２の電位が他端部４４の電位に対して低くなる。
【００９４】
差動信号入力部２８は、非反転入力端子４１および反転入力端子４３に与えられる電位差が、予め定める電位差以上であり、かつ非反転入力端子４１に与えられる電位が、反転入力端子４３に与えられる電位以上である場合に、第１レベル信号を出力する。本実施の形態において第１レベル信号は、Ｈレベルの信号レベルを有する。
【００９５】
また差動信号入力部２８は、非反転入力端子４１および反転入力端子４３に与えられる電位差が、予め定める電位差以上であり、かつ反転入力端子４３に与えられる電位が、非反転入力端子４１に与えられる電位以上である場合に、第２レベル信号を出力する。本実施の形態において第２レベル信号は、Ｌレベル信号である。
【００９６】
以上のように、差動信号出力部２７に与えられる信号に対応して、第１〜第４スイッチング素子３３〜３６が動作することによって、差動信号入力部２８は、差動信号出力部３１に与えられる信号と同様の信号を出力することができる。
【００９７】
本発明の実施のさらに他の形態において、伝送路４は、無線通信路であってもよい。この場合、前述したデータ出力部５は、無線通信部とアンテナとを含み、第１および第２データブロックをアンテナから電波として放出する。また前述したデータ入力部８は、無線通信部とアンテナとを含み、電波として到来する第１および第２データブロックと、変異データブロックを、アンテナを介して受信する。データ出力部とデータ入力部とは、所定の無線通信プロトコルによって、無線通信する。このような構成であっても、データ出力部５とデータ入力部８とが有線で接続される場合と、同様な効果を得ることができる。
【００９８】
本発明の実施のさらに他の形態において、前記データ出力部５に符号化部を設け、前記データ入力部８に、復号化部を設ける構成としてもよい。前記データ出力部５の符号化部と、データ入力部８に設けられる復号化部とは、たとえばＬＦＳＲ（Linear Feedback
Shift Register）回路によって実現される。データ出力部５は、第１および第２データブロックを、ＬＦＳＲ回路５０によって、符号化して出力する。データ入力部６は、伝送路４を介して入力される第１および第２データブロックと、変異データブロックとを、ＬＦＳＲ回路５０を介して入力する。
【００９９】
図９は、ＬＦＳＲ回路５０の構成を示す図である。ＬＦＳＲ回路５０は、シフトレジスタを含んで実現され、ここでは４つのフリップフロップ５１を含んで実現される。第１〜第４フリップフロップ５１Ａ〜５１Ｄを総称する場合、単にフリップフロップ５１と記載する。第１フリップフロップ５１Ａの出力端子と、第２フリップフロップ５１Ｂの入力端子とが相互に電気的に接続される。第２フリップフロップ５１Ｂの出力端子と第３フリップフロップ５１Ｃの入力端子とが相互に電気的に接続される。第３フリップフロップ５１Ｃの出力端子と第４フリップフロップ５１Ｄの入力端子とが相互に電気的に接続される。第４フリップフロップ５１Ｄの出力端子は、第２フリップフロップ５１Ｂと接続される。このような構成とすることによって、第１フリップフロップ５１Ａから出力されるデータが、第２フリップフロップ５１Ｂに入力されるときに、第４フリップフロップ５１Ｄから出力されるデータによって変異するので、各データブロックを符号化することができる。
【０１００】
たとえば最初にＬＦＳＲ回路５０を「０」で初期化した場合、第１フリップフロップ５１Ａの入力端子から「１０１１０００」というデータブロックを入力すると、第４フリップフロップ５１Ｄの出力端子からは、「１０１００１０」という符号化されたデータブロックが出力される。また、第１フリップフロップ５１Ａの入力端子から「１０１００１０」という符号化されたデータブロックを入力すると、第４フリップフロップ５１Ｄの出力端子からは「１０１１０００」というデータブロックが出力される。
【図面の簡単な説明】
【０１０１】
【図１】本発明の実施の一形態のデータ伝送装置１の構成を示す機能ブロック図である。
【図２】第１通信部２が伝送路４に出力するデータブロックのフォーマットを示す図である。
【図３】第１データブロックのデータ構造を示す図である。
【図４】第２データブロックのデータ構造を示す図である。
【図５】出力制御部７の動作処理を示すフローチャートである。
【図６】伝送エラー検出部９の動作処理を示すフローチャートである。
【図７】データ伝送装置１において伝送エラーを検出する処理を説明する図である。
【図８】差動信号伝送部２６の具体的な構成を示す回路図である。
【図９】ＬＦＳＲ回路５０の構成を示す図である。
【符号の説明】
【０１０２】
１  データ伝送装置
２  第１通信部
３  第２通信部
４  伝送路
５  データ出力部
６  第１エラー検出データ生成部
７  出力制御部
８  データ入力部
９  伝送エラー検出部
１１  カウンタ
１２  第２エラー検出データ生成部
１３  比較部
１４  エラー情報伝送部
【図１】
2005184647.tif 000003
【図２】
2005184647.tif 000004
【図３】
2005184647.tif 000005
【図４】
2005184647.tif 000006
【図５】
2005184647.tif 000007
【図６】
2005184647.tif 000008
【図７】
2005184647.tif 000009
【図８】
2005184647.tif 000010
【図９】
2005184647.tif 000011