(57)【要約】【課題】表面に形成されるＣＭＯＳが、サーマルドナー発生による動作不良やｎ−ｗｅｌｌ分離不十分などを生じることのない、ｐ型の高抵抗ウェーハおよびその製造方法の提供。【解決手段】抵抗率が１００Ωｃｍ以上で、デバイスの製造工程でのサーマルドナー発生によるｐ／ｎ反転部が、デバイス活性領域や空乏層領域には接しない深さにあるｐ型の高抵抗ウェーハ。ｐ／ｎ反転部の表面からの深さは、表面から８μｍ以上にできる。さらに内部には酸素析出物層があり、炭素が０．５×１０16〜３２×１０16ａｔｏｍｓ／ｃｍ3（ASTM F123-1981）含有されるのが望ましい。製造方法はＣＺ法によるｐ型の高抵抗ウェーハを用い、調整雰囲気中にて１１００〜１２５０℃で１〜５時間の酸素外方拡散を目的とした加熱処理をおこなう。さらに要すれば、酸素析出を目的とした熱処理を付加する。【選択図】図２
2005123351.tif 000002
【特許請求の範囲】
【請求項１】
抵抗率が１００Ωｃｍ以上で、表面近傍は無欠陥層が形成されたｐ型のウェーハであって、デバイス製造の工程における熱処理がおこなわれたとき、サーマルドナー発生に起因するｐ／ｎ反転部が、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さにあることを特徴とする高抵抗シリコンウェーハ。
【請求項２】
抵抗率が１００Ωｃｍ以上で、表面近傍は無欠陥層が形成されたｐ型のウェーハであって、デバイス製造の工程における熱処理がおこなわれたとき、サーマルドナー発生に起因するｐ／ｎ反転部が、表面から８μｍを超える深さにあることを特徴とする高抵抗シリコンウェーハ。
【請求項３】
内部は酸素析出物を含む層であることを特徴とする請求項１または請求項２に記載の高抵抗シリコンウェーハ。
【請求項４】
炭素を０．５×１０16〜３２×１０16ａｔｏｍｓ／ｃｍ3（ASTM F123-1981）含有することを特徴とする請求項１乃至請求項３のいずれかに記載の高抵抗シリコンウェーハ。
【請求項５】
抵抗率１００Ωｃｍ以上のチョクラルスキー法によるｐ型の単結晶から得られたウェーハを用い、これに酸素外方拡散熱処理を施すことにより、デバイス製造の工程における熱処理がおこなわれたとき、サーマルドナー発生に起因するｐ／ｎ反転部を、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さに発生させることを特徴とする高抵抗シリコンウェーハの製造方法。
【請求項６】
抵抗率１００Ωｃｍ以上のチョクラルスキー法によるｐ型の単結晶から得られたウェーハを用い、これに酸素外方拡散熱処理を施すことにより、デバイス製造の工程における熱処理がおこなわれたとき、サーマルドナー発生に起因するｐ／ｎ反転部を、表面から８μｍを超える深さに発生させることを特徴とする高抵抗シリコンウェーハの製造方法。
【請求項７】
前記酸素外方拡散熱処理を施した後、さらに酸素析出核形成熱処理および酸素析出物成長熱処理を施すことを特徴とする請求項５または請求項６に記載の高抵抗シリコンウェーハの製造方法。
【請求項８】
前記酸素外方拡散熱処理を、調整雰囲気中にて１１００〜１２５０℃で１〜５時間の加熱処理をおこなうことを特徴とする請求項５乃至請求項７のいずれかに記載の高抵抗シリコンウェーハの製造方法。
【請求項９】
前記酸素外方拡散熱処理を施した後、さらに６００〜８００℃で１〜２０時間の加熱処理、および１０００〜１１００℃で１〜２０時間の加熱処理をおこなうことを特徴とする請求項７に記載の高抵抗シリコンウェーハの製造方法。
【請求項１０】
炭素を０．５×１０16〜３２×１０16ａｔｏｍｓ／ｃｍ3（ASTM F123-1981）含有することを特徴とする請求項５乃至請求項９のいずれかに記載の高抵抗シリコンウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波用集積回路のデバイス等の基板に使用される高抵抗シリコンウェーハおよびその製造方法に関する。
【背景技術】
【０００２】
移動体通信用や近距離無線ＬＡＮなど、高周波のデバイスの普及あるいは微細化や信号量の増大から、高周波を用いる回路の需要が増大している。高周波回路の基板には高抵抗を要求されるが、これに対して従来ＧａＡｓなどの化合物半導体の適用が多かった。ところが、化合物半導体基板は非常に高価である。
【０００３】
このような用途に対し、通常のチョクラルスキー法（ＣＺ法）によるシリコン単結晶から作製された基板によるＣＭＯＳ（Complementary Metal Oxide semiconductor）では、消費電力が大きく基板ノイズの発生が大であるため不適とされてきた。しかし、微細化の技術や設計などの改善が進められ、抵抗値の高いシリコンウェーハを用いることにより、これらの問題点が克服できるようになってきている。
【０００４】
高純度シリコンの抵抗率は２．３×１０5Ωｃｍとされるが、このままでは電気抵抗が高すぎ基板材料としては使えないため、ホウ素（Ｂ：ｐ型）やリン（Ｐ：ｎ型）などのドーパントを微量添加し、所望の抵抗率に調整される。
【０００５】
他方、半導体では不純物量の増加は電気抵抗を低下させることが多いので、高抵抗シリコンウェーハが必要な場合は、従来、より高純度にしやすい帯溶融法（ＦＺ法）による単結晶から作られてきた。しかしながらＦＺ法は直径の大きい単結晶の製造が困難であり、品質の安定性やコストに問題があって、需要に対する十分な対応ができない難点がある。
【０００６】
ＣＺ法によるシリコン単結晶は石英るつぼを用いて原料を溶解し、その溶融液から直接引き上げ育成して製造されるので、るつぼから溶け出した酸素を通常２０ｐｐｍａ（１６×１０18ａｔｏｍｓ／ｃｍ3［ASTM F121-1979］）程度含有している。
【０００７】
この相対的に高濃度に含有される酸素は、ウェーハに欠陥を生じさせデバイスの特性不良の原因となるが、一方ではデバイスの製造過程において、ウェーハの強度を高くして変形を抑止したり、デバイスの動作不良の原因となる混入重金属イオンをトラップするゲッタ作用を有する微小欠陥を、ウェーハ内部に形成させるなど、複雑に作用する。
【０００８】
よく知られているように、シリコンウェーハは、ドーパント量の低減により高抵抗にすることができる。しかし、ＣＺ法によるシリコン単結晶を用いるとき、必然的に混入してくる酸素が、抵抗率を大きく変化させることがある。シリコン中で酸素原子は通常電気的に中性であり、直接にはその電気抵抗などに影響を及ぼさない。
【０００９】
ところが、３００〜５００℃の低温域で長時間熱処理されると、安定なＳｉＯ２の析出物までにはいたらない複合物が形成され、これが電子を放出してドナーの性質を示すようになるので、酸素ドナーあるいはサーマルドナーと呼ばれている。
【００１０】
図１は、サーマルドナー発生量の多少とウェーハの抵抗率との関係を模式的に示す図である。通常の抵抗率が１０Ωｃｍ程度の低抵抗ウェーハの場合、サーマルドナーの発生量に比しドーパント量が十分多いので、サーマルドナーが生じても抵抗率への影響は軽微である。ところが、高抵抗のウェーハの場合、ドーパント量が少ないため、その抵抗率はサーマルドナーにより大きく影響される。
【００１１】
特にｐ型の場合、アクセプターによる正孔でもたらされていた導電性は、ドナーによる電子の供給により消滅して抵抗率が著しく上昇し、さらにドナーが増すと、ｎ型の半導体になってしまって抵抗率が低下する。このサーマルドナーの発生しやすい温度域での加熱は、デバイスの製造最終段階の熱処理として必然的におこなわれる。
【００１２】
サーマルドナーの発生量は、酸素濃度を低くしたシリコンウェーハでは少なくなる。そこで、酸素含有量の低減のため、るつぼ中のシリコン融液に磁場を印加してその流れを制御しつつ単結晶引き上げをおこなう磁場印加引き上げ法（ＭＣＺ法）の適用や、内面にＳｉＣをコーティングしたるつぼを用いる方法など、低酸素の単結晶を製造する方法が提案されている。
【００１３】
しかしながら、これらの酸素の低減方法は、低酸素化に技術的な限界があって、コストも上昇し、その上低酸素化によりウェーハの強度が低下して、デバイス製造過程で変形が原因の不良品を発生しやすくなるという問題もある。
【００１４】
ＣＺ法によるシリコン単結晶を用い、サーマルドナーによる影響を排除した高抵抗率ウェーハとその製造方法に関する発明が特許文献１に開示されている。この発明は、抵抗率が１００Ωｃｍ以上で、初期格子間酸素（固溶酸素）濃度が１０〜２５ｐｐｍａ（７．９×１０１７〜１９．８×１０17ａｔｏｍｓ／ｃｍ3［ASTM F121-1979］）の、通常の酸素量を含むＣＺ法による単結晶をウェーハに加工し、これに酸素析出処理を施して、残留格子間酸素濃度を８ｐｐｍａ（６．４×１０×１０17ａｔｏｍｓ／ｃｍ3［ASTM F121-1979］）以下にするというものである。このようにして得たウェーハは、デバイス製造過程で受ける熱処理にて、酸素ドナーの発生が抑止され、抵抗率の低下がないとしている。
【００１５】
この発明においては、残留格子間酸素濃度を８ｐｐｍａに低下させる熱処理方法が、その技術の根幹をなすものと考えられる。ところが、特許文献１中の記述では、結果的に酸素析出物が形成され残留格子間酸素濃度が８ｐｐｍａ以下になればよいので特別に限定されるものではない、と説明されており、熱処理条件範囲等は明確にされていない。
【００１６】
わずかに実施例において、酸素雰囲気または窒素雰囲気にて８００℃で４時間の加熱と酸素雰囲気中１０００℃で１６時間の加熱との二段熱処理、または酸素雰囲気中６５０℃で２時間、同じく８００℃で４時間および酸素雰囲気中１０００℃で１６時間、それぞれ加熱することによる三段熱処理が示されているだけである。
【００１７】
デバイスを形成させるウェーハの、厚さ方向の酸素の存在状態を制御する方法として、ＤＺ−ＩＧ（Intrinsic Gettering）処理が一般におこなわれている。これは、ウェーハ表面近傍のデバイスが形成される領域すなわち活性化領域は無欠陥層（ＤＺ：Denuded Zone）とし、内部には、混入してくる重金属イオンなどを捕獲する作用のある、酸素析出物による欠陥を形成させようとする熱処理である。
【００１８】
通常、（１）表面のＤＺ形成のための高温での酸素外方拡散熱処理、（２）析出核形成のための低温熱処理（酸素析出核形成熱処理）、および（３）内部のゲッタリングサイトとなる酸素析出物による欠陥形成のための中温あるいは高温熱処理（酸素析出物成長熱処理）、の三段階の熱処理が施される。
【００１９】
特許文献２には、抵抗率が１００Ωｃｍ以上の高抵抗のウェーハに、このＤＺ−ＩＧ処理を施すウェーハおよびその条件の発明が開示されている。これは、特許文献１の発明と同様、ウェーハのいずれの部分でも格子間酸素濃度が８ｐｐｍ以下であって、表面近傍のＤＺとバルク部の酸素析出物層とを有し、その上でＤＺと酸素析出物層との遷移領域の幅が５μｍ以下であることとするものである。
【００２０】
上述の特許文献２の発明のウェーハ製造方法は、ＣＺ法により得た初期格子間酸素濃度が１０〜２５ｐｐｍａの単結晶から加工したウェーハを用い、（ａ）９５０〜１０５０℃で２〜５時間の第一熱処理、（ｂ）４５０〜５５０℃で４〜５時間の第二熱処理、（ｃ）７５０〜８５０℃で２〜８時間の第三熱処理および（ｄ）９５０〜１１００℃の第四熱処理、の四段階の熱処理を施し、上記のように格子間酸素濃度を８ｐｐｍ以下にする。
【００２１】
この場合、（ａ）の第一熱処理は表面のＤＺ形成のための酸素外方拡散処理で、（ｄ）の第四熱処理はゲタリングサイト形成のための酸素析出処理であるが、（ｂ）および（ｃ）は、析出核形成のための処理をより十分におこない、格子間酸素濃度を確実に８ｐｐｍ以下に低下させようとしていると思われる。
【００２２】
しかしながら、熱処理によりウェーハ厚み方向全域に亘り、固溶酸素濃度を８ｐｐｍａ以下に低下させることは必ずしも容易ではなく、多大な熱処理工数を要し製造コストの増加を招く。その上、固溶酸素濃度を減少させてしまうことはウェーハの強度を大きく低下させるので、酸素ドナーを低減できたとしても、デバイス形成工程で実施される高温熱処理においてウェーハに変形やスリップ転位を発生させ易い。
【００２３】
【特許文献１】国際公開第ＷＯ００／５５３９７号パンフレット
【００２４】
【特許文献２】特開２０００−１００６３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
本発明は、ＣＺ法による単結晶を用いるｐ型の高抵抗ウェーハにおいて、表面の活性化領域に形成されたＣＭＯＳが動作不良やｎ−ｗｅｌｌ分離不十分などを生じることの少ない、優れた特性を有する高抵抗ウェーハおよびその製造方法の提供を提供することを特徴としている。
【課題を解決するための手段】
【００２６】
本発明者らは、ＣＺ法のｐ型の単結晶から高抵抗ウェーハを作製し、これによりデバイスメーカーにてＣＭＯＳが形成され、その特性が調査されたところ、目的とする特性が十分得られないもの、あるいは隣り合ったｎ−ｗｅｌｌの分離が十分できないものが生じる、という問題に遭遇した。
【００２７】
これに対処するため、問題を生じた高抵抗ウェーハについて種々調査した結果、次のようなことがあきらかになった。まず、表面にデバイスを形成させる前のウェーハでは、表面層のＤＺあるいは内部のＢＭＤ（Bulk Micro Defect）とも呼ばれる酸素析出物については、何ら問題はなく正常に分布していることが確認された。
【００２８】
ところが、ＣＭＯＳのデバイスが形成された後のウェーハを調べると、表面近くはｐ型半導体であるが、内部はｎ型半導体に反転しているものがあり、とくにこのｐ／ｎ反転部が表面に近い位置に存在した場合、ＣＭＯＳの特性が目標値に達していなかったり、ｎ−ｗｅｌｌの分離が不十分なものが生じていた。
【００２９】
さらに調査を進めると、内部がｎ型に反転する現象は、より抵抗率の高いウェーハに屡々見られるが、内部がｎ型に反転していたとしても、ｐ／ｎ反転部が十分深い位置にあれば、ＣＭＯＳの特性やｎ−ｗｅｌｌ分離にほとんど影響しないこともわかった。
【００３０】
このウェーハ内部のｎ型への反転は、前記図１にて説明したように、デバイス形成の製造工程の熱処理によって生じるサーマルドナーが原因であると推定される。しかし、サーマルドナーが発生しないように、ウェーハ全域に亘り固溶酸素を低減することは、熱処理を十分におこなわなければならず、その上、ウェーハの強度も低下するという問題がある。
【００３１】
そこで、サーマルドナー発生により内部にｎ型反転が生じても、ｐ／ｎ反転部が表面に形成されるＣＭＯＳの作動に影響を及ぼさなければよいのではないかと考え、さらに検討を進めた。その結果、ｐ型のウェーハ上にｎ−ｗｅｌｌを形成させたとき、ｗｅｌｌとウェーハ基板との間に空乏層が生じるが、その空乏層からｐ／ｎ反転部が十分離れておればよいことが分かってきた。ウェーハの抵抗率が高いとき、空乏層の領域は通常の抵抗率の低い場合よりも大きくなるので、発生したｐ／ｎ反転部の表面からの深さは、十分大きくする必要がある。
【００３２】
図２は、上述したｐ型ウェーハ上に形成されたＣＭＯＳの構成とｐ／ｎ反転部との関係を説明する図である。図示するＣＭＯＳはｔｗｉｎ−ｗｅｌｌ構造とし、ｐ、ｎ−ｗｅｌｌが補完し合う構造になっている。ｐ型ウェーハ３表面から基板深さ方向に、ｐ−ｗｅｌｌ並びにｎ−ｗｅｌｌおよび欠乏層１が形成されており、ｐ／ｎ反転部２の発生により、ｎ型ウェーハ４に反転している。
【００３３】
図２（ａ）ではｐ／ｎ反転部２が欠乏層領域に接しているため、ｎ−ｗｅｌｌの分離が十分でなく、所定の特性が得られない。一方、同（ｂ）に示すように、ｐ／ｎ反転部２を十分深い位置に発生させることによって、ＣＭＯＳの特性やｎ−ｗｅｌｌ分離に影響を及ぼすことがほとんどなくなることが分かる。
【００３４】
ｎ型への反転が生じるか生じないかは、前記図１から推察されるように、サーマルドナーの発生量とウェーハのドーパント量により大きく影響される。サーマルドナーの発生量は、酸素量、ウェーハの熱処理条件、およびデバイス形成時の熱履歴により推測は可能であり、ドーパント量はウェーハの抵抗率によりほぼ決定され、抵抗率が高いウェーハほど少ない。
【００３５】
したがって、ｎ型への反転が生じるかどうかについては、上記の諸条件がわかれば予測は可能で、デバイス形成時の熱履歴を知ることができれば、ウェーハの熱処理条件を選定することにより、ｎ型への反転の発生を抑止することは可能と思われる。
【００３６】
しかしながら、ｎ型への反転が生じたとしても、デバイスの形成領域はｐ型を維持し、ｎ型に反転した部分が十分深い位置であればデバイスの性能には影響しないので、ｎ型への反転の発生を制御するよりも、ｐ／ｎ反転部の発生位置、すなわち表面からの深さを制御できればよい。
【００３７】
ウェーハは、表面の活性領域の欠陥を低減する目的などのため、高温加熱処理が施される。ウェーハが高温加熱されると、多くの場合、酸素の外方拡散が生じて表面層の酸素濃度が低下する。したがって、デバイスの製造過程でサーマルドナーが発生する条件の処理を受けたとき、ウェーハ内部はｎ型へ反転したとしても、表面近くは酸素濃度が低いためサーマルドナーが少なくｐ型を維持できる。
【００３８】
このようにして、ウェーハ表面の酸素濃度の低下がｐ／ｎ反転部の位置を決定していると推測されるので、高温加熱処理により生じる酸素の外方拡散を制御すれば、ウェーハにｐ／ｎ反転が生じたとしても、反転部は表面のデバイスの作動に影響のない位置に移行させることができると考えられた。
【００３９】
そこで、高抵抗のウェーハを用い、デバイス製造時のシンタリングプロセスなど最もサーマルドナーの生じやすい条件として、４５０℃、１時間の熱処理をおこなった後、深さ方向の抵抗分布を広がり抵抗の測定法にて調査して、ｐ／ｎ反転部の位置を求めることとし、ウェーハに対し酸素外方拡散処理など種々の熱処理を施して、その条件の影響を調査した。
【００４０】
ｐ／ｎ反転部の位置は、前述のように表面のデバイスが形成される領域、さらにはｎ−ｗｅｌｌに接して形成される空乏層に接しない深さにあればよい。この位置について調べてみると、表面から８μｍ以上あればほとんど影響しないようであったので、ｐ／ｎ反転部が表面から８μｍ以上の深さとなることを判断基準とし、熱処理条件を検討した。
【００４１】
その結果、アルゴン、水素、またはこれらの混合ガス、または窒素に少量の酸素を含有した混合ガスを用いた調整雰囲気中にて、高温で１時間以上の酸素外方拡散処理をおこなうのが、限られた時間ではｐ／ｎ反転部の位置をより深くできることがわかった。高温加熱により、酸素または酸素を含む雰囲気でも酸素外方拡散は可能であるが、非酸化性または弱酸化性雰囲気とする方が、表面近傍の酸素分圧を低くでき、酸素の離脱速度が大きくなったと思われる。この非酸化性雰囲気中での高温加熱処理は、いわゆるＤＺ処理と同様ＣＯＰ（Crystal Originated Particle）欠陥などの表面近傍の欠陥を消滅させる効果もある。
【００４２】
また、デバイス形成領域として使用される領域は、ウェーハ表面部から僅かな深さ領域に限定されている。このため、近年、デバイス形成領域として使用されないその他のウェーハの下層領域は、研磨処理などにより排除され、使用されないことが多い。このようなことを考慮すると、無理にウェーハ全域に亘り酸素濃度を低下させる必要がなく、酸素外方拡散熱処理を行うことで、デバイス形成領域として使用されるウェーハ表層部が十分に低酸素化され、ｐ型で高抵抗率を有するデバイス形成領域を確保することができる。
【００４３】
上述の表面部の酸素を外方拡散により低減させた後、低温で加熱しさらに高温で加熱する熱処理、すなわち、酸素析出熱処理を施すのが望ましい。酸素析出熱処理により酸素析出が促進され、ウェーハ内部での残存酸素が低下し高抵抗化が図れる。さらに、ｐ／ｎ反転部をより深い位置で発生させることができる。
【００４４】
酸素析出熱処理では、酸素外方拡散のための高温加熱により消失あるいは収縮した、酸素析出のための核を再形成あるいは成長させるための低温加熱による酸素析出核形成熱処理と、この核をさらに成長させ酸素析出物とするための高温加熱による酸素析出物成長熱処理とによる。
【００４５】
デバイスの種類によっては、ウェーハ内部の抵抗率が低すぎると、デバイス使用領域よりも深い位置を通る電流量が増加し、エネルギー損出や電流ノイズを発生させることから、デバイス特性を著しく悪化させる。このため、デバイス使用領域より深い位置での高抵抗化が要求される場合がある。
【００４６】
この場合に、ウェーハに酸素外方拡散熱処理を施すだけでは、ウェーハ内部、すなわち、ウェーハ全域を低酸素化することは困難であり、ウェーハ内部の残存酸素濃度が高くならざるを得ない。これに対応するため、ウェーハ表面の酸素を外方拡散させた後、酸素析出熱処理を施すのが望ましい。
【００４７】
すなわち、ウェーハ内部の抵抗率が低いことによる、エネルギー損出や電流ノズル発生などの問題は、デバイス使用領域よりも深い位置での高抵抗化が達成されていればよく、その極性がｎ型であっても問題ないと考えられることから、酸素析出熱処理を施して、ｎ型に反転したウェーハ内部の高抵抗化を図ることが有効である。
【００４８】
以上のような検討結果およびそれから得られた知見に基づき、さらに表面のＤＺ、ｐ／ｎ反転部の発生位置、内部のＢＭＤ形成について、より望ましい状態を得るための限界条件を明確にして、本発明を完成させた。したがって、本発明は、下記（１）〜（３）の高抵抗シリコンウェーハ、および（４）〜（６）の高抵抗シリコンウェーハの製造方法を要旨としている。
（１）抵抗率が１００Ωｃｍ以上で、表面近傍は無欠陥層が形成されたｐ型のウェーハであって、デバイス製造の工程における熱処理がおこなわれたとき、サーマルドナー発生に起因するｐ／ｎ反転部が、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さにあることを特徴とする高抵抗シリコンウェーハである。
（２）抵抗率が１００Ωｃｍ以上で、表面近傍は無欠陥層が形成されたｐ型のウェーハであって、デバイス製造の工程における熱処理がおこなわれたとき、サーマルドナー発生に起因するｐ／ｎ反転部が、表面から８μｍを超える深さにあることを特徴とする高抵抗シリコンウェーハである。
（３）上記（１）、（２）の高抵抗シリコンウェーハは、その内部を酸素析出物を含む層で構成すること、および炭素を０．５×１０16〜３２×１０16ａｔｏｍｓ／ｃｍ3（ASTM F123-1981）含有させるのが望ましい。
（４）抵抗率１００Ωｃｍ以上のチョクラルスキー法によるｐ型の単結晶から得られたウェーハを用い、これに酸素外方拡散熱処理を施すことにより、デバイス製造の工程における熱処理がおこなわれたとき、サーマルドナー発生に起因するｐ／ｎ反転部を、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さに発生させることを特徴とする高抵抗シリコンウェーハの製造方法である。
（５）抵抗率１００Ωｃｍ以上のチョクラルスキー法によるｐ型の単結晶から得られたウェーハを用い、これに酸素外方拡散熱処理を施すことにより、デバイス製造の工程における熱処理がおこなわれたとき、サーマルドナー発生に起因するｐ／ｎ反転部を、表面から８μｍを超える深さに発生させることを特徴とする高抵抗シリコンウェーハの製造方法である。
（６）上記（５）、（６）の高抵抗シリコンウェーハの製造方法では、前記酸素外方拡散熱処理を施した後、さらに酸素析出核形成熱処理および酸素析出物成長熱処理を施すのが望ましく、酸素外方拡散熱処理を調整雰囲気中にて１１００〜１２５０℃で１〜５時間の加熱処理とし、酸素析出核形成熱処理を６００〜８００℃で１〜２０時間の加熱処理とし、および酸素析出物成長熱処理を１０００〜１１００℃で１〜２０時間の加熱処理とすることができる。
【発明の効果】
【００４９】
本発明の高抵抗シリコンウェーハによれば、ＣＭＯＳなどのデバイスを表面に形成させたとき、特性不良やｎ−ｗｅｌｌの分離不能などの問題発生が少ない。高抵抗シリコンウェーハにおいてこのような問題の多発する原因は、一つにはサーマルドナーの影響を強く受け易いことにある。
【００５０】
このサーマルドナーの発生を抑止するため、ウェーハ中の固溶酸素濃度をできるだけ低く抑える方法があるが、固溶酸素の減少はウェーハ強度を低下させるので、デバイスの製造過程にて変形によるトラブルを生じさせるおそれがある。また、熱処理によってウェーハ中の固溶酸素濃度を低く抑えようとすると、多大な工数を要することになる。
【００５１】
したがって、本発明の高抵抗シリコンウェーハでは、ウェーハ内部の固溶酸素は低減させないので、このような問題は生じることなく、効率的な処理によって、デバイス製造工程で種々の熱処理がおこなわれた場合でも、サーマルドナーの影響をなくし、優れた特性を発揮するＣＭＯＳなどのデバイスを製造できる。
【発明を実施するための最良の形態】
【００５２】
本発明のシリコンウェーハは、抵抗率が１００Ωｃｍ以上で、表面近傍は無欠陥層が形成されたｐ型のウェーハであって、デバイスの製造工程において種々の熱処理がおこなわれたとき、サーマルドナー発生に起因するｐ／ｎ反転部が、デバイス活性領域およびそれに接して形成される空乏層領域とは離れた深さにあるものである。
【００５３】
表面から深さ８μｍ以内の範囲には、サーマルドナによるｐ／ｎ反転部が発生しないものである。ｐ／ｎ反転部をデバイス活性領域およびそれに接して形成される空乏層領域とは離れた深さに発生させることができる。
【００５４】
抵抗率が１００Ωｃｍ以上とするのは、デバイスの取り扱う周波数が高くなり、ことに１ＧＨｚを超えるようになってくると、従来の１０Ωｃｍ以下の低抵抗の基板ではノイズの発生や信号の減衰顕著になるが、高抵抗にするとこれらの影響を低減できるからである。また抵抗率が１００Ωｃｍ未満の低抵抗率ｐ型ウェーハでは、ドーパントが十分存在するため、ｎ型の反転は容易には生じない。
【００５５】
ウェーハを用いたデバイスの製造工程における熱処理にて、サーマルドナーによるｎ型反転が生じたとき、そのｐ／ｎ反転部はデバイス活性領域およびそれに接して形成される空乏層領域とは離れた深さにあるものとするのは、ｐ／ｎ反転部がこれらの領域と接すると、表面部に形成されたデバイスに影響を及ぼし、その特性不良を生じたり、ｎ−ｗｅｌｌ分離が不十分になったりするからである。
【００５６】
このｐ／ｎ反転部は、表面からの深さが８μｍ以内には生じないことが必要である。ｐ／ｎ反転部が８μｍより浅い位置に生じると、表面部に形成されたデバイスに影響を及ぼすからである。ｐ／ｎ反転部が表面から８μｍを超える深さにあることは、言い換えれば、デバイスの製造過程における熱処理にてｎ型反転が生じたとしても、ｎ型反転した部分は深さ８μｍを超える内部であることを意味している。
【００５７】
このデバイスの製造工程における熱処理は、例えば、４５０℃にて１時間加熱するという、サーマルドナーを最も発生しやすい条件で代表させることができる。また、ｐ／ｎ反転部の位置は、広がり抵抗の測定法にてウェーハの深さ方向の抵抗率分布を計測し、抵抗率が極大になる深さで検出することができる。
【００５８】
ウェーハの酸素濃度は、通常のＣＺ法にて製造されたシリコン単結晶に含まれてくる範囲であればよく、とくには限定しない。しかし、ウェーハ内部の酸素は、ゲッタリング作用を有するＢＭＤを形成させる酸素析出物となって存在することが望ましく、このような酸素析出物を形成させるための熱処理が施されるのがよい。
【００５９】
炭素は、電気的に中性でゲタリング作用を有する酸素析出物の形成を促進させたり、熱処理により格子間酸素（固溶酸素）が低下してウェーハ強度が低下するときに、強度を維持する効果があるので、０．５×１０16〜３２×１０16ａｔｏｍｓ／ｃｍ3（ASTM F123-1981）含有させてもよい。この場合、０．５×１０16ａｔｏｍｓ／ｃｍ3未満では、その効果が十分現れず、多すぎる含有はＣＺ法の単結晶育成時に多結晶化しやすくなるので、３２×１０16ａｔｏｍｓ／ｃｍ3以下とするのがよい。
【００６０】
上述のシリコンウェーハは、ＣＺ法にて育成された抵抗率が１００Ωｃｍ以上の、酸素濃度が１０×１０17〜２０×１０17ａｔｏｍｓ／ｃｍ3（ASTM F121-1979）程度のｐ型シリコン単結晶から切り出されたウェーハに熱処理を施して製造する。デバイスの製造工程における熱処理がおこなわれたとき、表面から深さ８μｍ以内の範囲にはサーマルドナー発生によるｐ／ｎ反転部が発生しないウェーハとするためには、ウェーハに調整雰囲気中にて１１００〜１２００℃で１〜５時間の酸素外方拡散熱処理を施す必要がある。
【００６１】
この加熱処理は、酸素の外方拡散を十分におこなわせて、表面層の酸素濃度を低下させ、後のデバイス製造過程にてサーマルドナーが発生し内部がｎ型半導体に転換したとしても、ｐ／ｎ反転部が表面から十分深い位置にあるようにさせるためである。
【００６２】
処理雰囲気は、アルゴン、水素、またはこれらの混合ガス、または窒素に少量の酸素を含有した混合ガスを用いた調整雰囲気にする。これらのガスを用いることにより、高温加熱時の酸素外方拡散を促進させ、上記ｐ／ｎ反転部を表面から十分深い位置にすることができる。まず、水素、アルゴン、あるいはこれらの混合ガスを用いる場合には、所期の酸素外方拡散効果に加え、ウェーハ表層のＣＯＰを消滅させる効果があり、表面品質に優れたウェーハを得ることができる。
【００６３】
窒素は、アルゴンおよび水素に比べて安価でありコスト的に有利であるが、窒素雰囲気中で処理すると、酸素外方拡散できるものの、ウェーハ表面に窒化膜が形成され、窒化膜を除去する工程が新たに必要となる。このため、調整雰囲気としては、窒素ガスに３％程度の酸素を含有させたものを使用することが望ましい。しかし、窒素を用いた雰囲気ではウェーハ表層のＣＯＰを消滅する効果がないことに留意する必要がある。
【００６４】
熱処理の加熱温度および時間は、１１００〜１２５０℃で１〜５時間とする。これは、１１００℃を下回る温度では酸素外方拡散そのものが起こり難く、効果が小さくなり、１２５０℃を超える温度ではウェーハにスリップ転位が発生し易くなると同時に、熱処理炉への負担が大きく炉内構造部品の寿命低下をきたすからである。また、熱処理が１時間未満の時間では、ｐ／ｎ反転部の深さを表面から８μｍ以上の深さとすることができなくなるからであり、５時間を超える時間の加熱を行っても、酸素外方拡散の効果が飽和することによる。
【００６５】
本発明のウェーハでは、ｐ／ｎ反転部の深さを表面から８μｍ以上の深さとした上で、ウェーハ内部にゲタリング作用のある酸素析出物によるＢＭＤを十分形成させるとともに、ウェーハ内部での残存酸素が低下し高抵抗化を図るために、さらに酸素析出熱処理を施すのがよい。
【００６６】
この酸素析出処理は、上述の酸素外方拡散の熱処理の後、酸素析出のための核を形成させるため６００〜８００℃で１〜２０時間の酸素析出核形成熱処理をおこない、次いで１０００〜１１００℃にて、１〜２０時間のＢＭＤ形成を目的とした酸素析出物成長熱処理をおこなう。
【００６７】
これらの熱処理は加熱温度および加熱時間に依存し、使用する雰囲気条件に依存しないことから、アルゴン、水素、またはこれらの混合ガス、または窒素等いずれも使用することができる。前述の通り、コスト的に有利なことから、窒素ガスに３％程度の酸素を含有させた雰囲気にするのが望ましい。
【００６８】
酸素析出核形成熱処理において、加熱温度を６００〜８００℃とするのは、この範囲を外れると酸素析出核の形成そのものが起こり難くなり、効果が制限されるためである。また、加熱時間を１〜２０時間とするのは、１時間未満では効果が十分でなく、２０時間を超える加熱は、さらに時間を長くしても効果の大きな改善は見られず、無駄になるからである。
【００６９】
核形成のための熱処理の後、１０００〜１１００℃にて、１〜２０時間の酸素析出物成長熱処理をおこなう。酸素析出物成長熱処理において、加熱温度を１０００〜１１００℃にするのは、１０００℃未満では酸素析出物の成長促進が行われず、１１００℃を超える温度では、酸素析出物の成長が進まないばかりでなく、できた析出物が再固溶により減少することもあるからである。加熱時間を１〜２０時間とするのは、１時間未満では酸素析出物の成長が十分でなく、２０時間を超える加熱は、さらに時間を長くしても効果が飽和するからである。
【００７０】
上述の通り、本発明の製造方法では、サーマルドナーに起因するｐ／ｎ反転部が発生しても、ＣＭＯＳが動作不良やｎ−ｗｅｌｌ分離不良をなくすため、ｐ／ｎ反転部をデバイス活性領域および空乏層領域には接しない深さに発生させることにしている。
【００７１】
このため、酸素外方拡散熱処理を施した後、必要に応じて、酸素析出核形成熱処理および酸素析出物成長熱処理を施している。これらの処理条件として、酸素外方拡散熱処理では１１００〜１２５０℃で１〜５時間、酸素析出核形成熱処理では６００〜８００℃で１〜２０時間、さらに酸素析出物成長熱処理では１０００〜１１００℃で１〜２０時間と例示されている。
【００７２】
ところが、具体的な処理条件は、デバイス製造条件によって要求される、ウェーハ抵抗値、高抵抗層の深さ、および酸素濃度等に基づいて決定される。したがって、ｐ／ｎ反転部をデバイス活性領域や空乏層領域に接しない深さ位置に発生させるためには、次の手順で初期酸素濃度を決定し、それを前提として具体的な熱処理条件が決定される。
【００７３】
図３は、デバイス製造工程における熱処理条件をパラメータとしたウェーハ中の残存酸素量と生成されるサーマルドナー密度との関係を模式的に示す図である。まず、マスターテーブルとして、図３に示すような、デバイス製造工程における熱処理毎のウェーハ残存酸素量−サーマルドナー生成量の関係を整備する。このとき、デバイス製造工程における熱処理条件としては、例えば、加熱温度４００〜５００℃で加熱時間１〜１２時間の範囲内のものを用いればよい。
【００７４】
次に、デバイス製造工程における熱処理条件（熱処理シーケンス）に基づいて、マスターテーブルから、各残存酸素濃度から生成されるサーマルドナー密度を算出する。一方、デバイスの製造仕様から定まるウェーハ抵抗値および高抵抗層の深さから、許容できるサーマルドナー生成量を計算する。
【００７５】
得られたサーマルドナーの許容範囲の量から、目標（ターゲット）となるウェーハ深さ位置における残存酸素濃度を決定する。決定された残存酸素濃度を確保するため、ｐ型の単結晶から得られたウェーハの初期酸素濃度を決定し、それを前提として酸素析出熱処理シミュレータを用い、酸素外方拡散熱処理、および必要に応じて具体的な熱処理条件を決定する。
【００７６】
さらに、本発明の製造方法では、ｐ／ｎ反転部をデバイス活性領域および空乏層領域には接しない深さに発生させるとともに、酸素外方拡散熱処理を施した後、必要に応じて、酸素析出核形成熱処理および酸素析出物成長熱処理を施すことによって、内部の酸素析出物をより一層確実にして、サーマルドナーの発生を低減するものである。
【００７７】
このため、本発明の高抵抗シリコンウェーハにおいては、ｐ型ウェーハを用いた場合にｐ／ｎ反転部でｎ型反転するのみでなく、内部の酸素析出の促進によって再びｐ型反転する形態も発生し得るものである。
【実施例１】
【００７８】
酸素濃度が１３×１０17ａｔｏｍｓ／ｃｍ3（ASTM F121-1979）、炭素濃度が２．５×１０16ａｔｏｍｓ／ｃｍ3（ASTM F123-1981）のｐ型で抵抗率５００ΩｃｍのＣＺ法にて作製したウェーハを用意し、
Ａ：  とくに酸素外方拡散熱処理は施さないもの
Ｂ：  １２００℃で１時間、水素中にて加熱処理をおこなったもの
Ｃ：  １２００℃で１時間の水素中加熱処理後、さらに３％の酸素を含む窒素ガス中に        て、７００℃で４時間の加熱をおこない、次いで１０００℃で１６時間をおこな        ったもの
の三種のウェーハを作製した。これらのウェーハにて、図４に示すＣＭＯＳの製造工程の熱履歴に対応させた熱処理をおこなった後、深さ方向の抵抗率分布を広がり抵抗測定により求めた。
【００７９】
図５は、実施例での測定結果を示す図である。図５では抵抗率が極大を示す位置がｐ／ｎ反転部であり、反転部より表面側はｐ型半導体、内部側はｎ型半導体となっている。図５の測定結果から明らかなように、酸素の外方拡散処理を施さなかったＡのウェーハでは、ｐ／ｎ反転部が表面から深さ約６μｍの位置に現れる。これに対し、酸素外方拡散熱処理を施したＢのウェーハでは、表面から約５５μｍの位置になっている。ｐ／ｎ反転部の位置が６μｍのウェーハでは、表面に形成されたＣＭＯＳが動作不良を起こす危険性が高いが、表面から５５μｍであれば、ほとんど影響を及ぼさない。
【００８０】
また、酸素外方拡散熱処理の後、さらにＢＭＤ形成のための酸素析出処理をおこなったＣのウェーハでは、ｐ／ｎ反転部がより深い位置に移行しており、酸素析出が十分おこなわれ酸素ドナーが減少したことにより、ｎ型に反転した内部の抵抗値も高くなっていることがわかる。
【産業上の利用可能性】
【００８１】
本発明の高抵抗シリコンウェーハは、ウェーハ内部の固溶酸素は低減させることなく、サーマルドナーの影響をなくすことができるので、デバイス製造工程で種々の熱処理がおこなわれた場合でも、優れた特性を発揮するＣＭＯＳなどのデバイスを製造できる。これにより、高周波用集積回路のデバイス基板として、広く適用することができる。
【図面の簡単な説明】
【００８２】
【図１】高抵抗のシリコンウェーハは、サーマルドナーの影響を強く受け、とくにｐ型では抵抗率が大きく変化することを説明する図である。
【図２】ｐ型ウェーハ上に形成されたＣＭＯＳの構成とｐ／ｎ反転部との関係を説明する図である。
【図３】デバイス製造工程における熱処理条件をパラメータとしたウェーハ中の残存酸素量と生成されるサーマルドナー密度との関係を模式的に示す図である。
【図４】サーマルドナー発生の影響を調べるために用いた、ＣＭＯＳがウェーハ上に形成される工程をシミュレートした熱処理条件を示す図である。
【図５】実施例によるウェーハの厚さ方向の抵抗率分布を測定した結果を示す図である。
【符号の説明】
【００８３】
１：欠乏層、  ２：ｐ／ｎ反転部
３：ｐ型ウェーハ（基板）、  ４：ｎ型ウェーハ（基板）
【図１】
2005123351.tif 000003
【図２】
2005123351.tif 000004
【図３】
2005123351.tif 000005
【図４】
2005123351.tif 000006
【図５】
2005123351.tif 000007