(57)【要約】【課題】  ＣＰＵのオーバヘッドを削減する。【解決手段】  ＣＰＵから周辺装置への通信を仲介する仲介装置であって、仲介装置内部に周辺装置への通信に必要な情報を保持する通信情報保持手段１０４，１０５，１０６と、通信情報保持手段に隣接し、該通信情報保持手段内の所望の情報を該周辺装置に通信するための命令を保持する命令保持手段１０１，１０２，１０３とを有し、ＣＰＵがバーストモード通信によって仲介装置の内部の通信情報保持手段と命令保持手段に所望の情報の書き込みを行い、仲介装置は書き込み終了後に命令保持手段の命ずるところに従い周辺装置に対する通信を行う。【選択図】      図１
2005173990.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵから周辺装置への通信を仲介する仲介装置であって、該仲介装置内部に該周辺装置への通信に必要な情報を保持する通信情報保持手段と、該通信情報保持手段に隣接し、該通信情報保持手段内の所望の情報を該周辺装置に通信するための命令を保持する命令保持手段とを有し、該ＣＰＵがバーストモード通信によって該仲介装置の内部の該通信情報保持手段と該命令保持手段に所望の情報の書き込みを行い、該仲介装置は該書き込み終了後に該命令保持手段の命ずるところに従い該周辺装置に対する通信を行うことを特徴とする仲介装置。
【請求項２】
前記通信情報保持手段を複数有する請求項１記載の仲介装置。
【請求項３】
前記命令保持手段を複数有する、請求項２記載の仲介装置。
【請求項４】
前記命令保持手段は複数のアドレスから特定可能であることを特徴とする、請求項１記載の仲介装置。
【請求項５】
光センサに対するタイミングパルス生成装置であって、ＣＰＵから周辺装置への通信を仲介する仲介機能を有し、該タイミングパルス生成装置内部に該周辺装置への通信に必要な情報を保持する通信情報保持手段と、該通信情報保持手段に隣接し、該通信情報保持手段内の所望の情報を該周辺装置に通信するための命令を保持する命令保持手段とを有し、該ＣＰＵがバーストモード通信によって該タイミングパルス生成装置の内部の該通信情報保持手段と該命令保持手段に所望の情報の書き込みを行い、該タイミングパルス生成装置は該書き込み終了後に該命令保持手段の命ずるところに従い該周辺装置に対する通信を行うことを特徴とするタイミングパルス生成装置。
【請求項６】
前記通信情報保持手段を複数有する、請求項５記載のタイミングパルス生成装置。
【請求項７】
前記命令保持手段を複数有する、請求項６記載のタイミングパルス生成装置。
【請求項８】
前記命令保持手段は複数のアドレスから特定可能であることを特徴とする、請求項５記載のタイミングパルス生成装置。
【請求項９】
ＣＰＵと、請求項１〜４のいずれかの請求項に記載の仲介装置と、光センサと、該光センサからの出力信号を処理する信号処理回路と、該光センサへ光を結像する光学系と、を有することを特徴とする撮像システム。
【請求項１０】
ＣＰＵと、請求項５〜８のいずれかの請求項に記載のタイミングパルス生成装置と、光センサと、該光センサからの出力信号を処理する信号処理回路と、該光センサへ光を結像する光学系と、を有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵからの命令に従って動作する周辺回路に関し、特にＣＰＵ等からの命令を受けて所望の動作を実行する装置内の命令（コマンド）を書き込むレジスタの実装形態に関する。
【背景技術】
【０００２】
デジタルカメラなどの電子システムでは、ますます複雑な処理が要求されている。その様な複雑な処理を単独のＣＰＵで行う場合ＣＰＵに対する負荷が増大し、システム全体でのパフォーマンスが低下する。しかし、処理を分散するために多くのＣＰＵを搭載すればコストが上昇してしまう。その為、電子システムではＣＰＵとＣＰＵからの簡単な命令（コマンド）に従って複雑な動作を実行する周辺装置で構成されるのが一般的である。この様な電子システムにおいてはＣＰＵが周辺装置等に命令を行い一連のシーケンスを実行する。
【０００３】
例えばデジタルカメラの光センサの駆動では、ＣＰＵはカメラ本体のレリーズボタンが半分押されたことを検出し、光センサの駆動パルスを生成するタイミングパルス生成装置に対して駆動波形の形状の指示、光センサに対して読み出し領域等を指示し、光センサ出力をデジタル値に変換するＡ／Ｄ変換器に対しては増幅率の指定やオフセット・レベルの校正動作の指示、基準電圧を生成するＤ／Ａ変換器に対して基準電圧の指示などを行う。その後、レリーズボタンが完全に押されたことを検出して光センサやＡ／Ｄ変換器に対する動作開始の指示などの、多くの命令を通信手段を用いて周辺装置やセンサに通知する必要がある。
【０００４】
デジタルカメラ等のリアルタイム処理が必要な電子システムでは、ＣＰＵはこれらの通信を適切なタイミングで実行する必要があるが、周辺装置の通信速度がそれほど高速でない場合が多い。その為、通信レートを周辺装置に合わせて動作する場合ＣＰＵから周辺装置への通信がシステムのオーバヘッドとなってしまいシャッター動作のタイムラグなどの副作用が現れる。その対策として多くの電子システムにおいては、ＣＰＵは高速の通信速度を持つ特定の周辺装置に対してのみ通信を行い、その周辺装置が他の比較的遅い通信速度の周辺装置に対してＣＰＵに代わって通信を行う構成をとり、通信に関わるＣＰＵのオーバヘッドを削減している。また、高速の通信速度を持つ特定の周辺装置に対するＣＰＵの通信は、速度がさらに向上するよう、最初のデータのみ対応するアドレス送信し、その後は１データごとにアドレスが自動的に増加するものとしてデータのみを送信するバーストモード等が、用いられることが通常とされている。
図５はデジタルカメラの撮像部の具体的な構成例である。５０１は撮像のシーケンスを制御するＣＰＵで、５０２はＣＰＵ５０１の通信を肩代わりする周辺装置で、５０３は光センサとＡ／Ｄ変換器の動作タイミングを制御するタイミングパルス生成装置で、５０４は光センサに基準電圧を与えるＤ／Ａ変換器で、５０５は光センサで、５０６はＡ／Ｄ変換器である。５０７はＣＰＵ５０１と周辺装置５０２との間の高速の通信線で、５０８は周辺装置５０２とタイミングパルス生成装置５０３とＤ／Ａ変換器５０４と光センサ５０５とＡ／Ｄ変換器５０６との間の比較的低速な通信線で、５０９は光センサ５０５からの光応答アナログ出力線で、５１０はＡ／Ｄ変換器からの光出力をデジタル化した出力線で、５１１はＤ／Ａ変換器の基準電圧を出力する出力線で、５１２と５１３はタイミングパルス生成装置の光センサ５０５とＡ／Ｄ変換器５０６に対するタイミングパルス出力線である。
【０００５】
ＣＰＵ５０１は比較的高速な通信線５０７を通して、周辺装置５０２に内蔵されている、タイミングパルス生成装置５０３の動作を制御するためのパラメータを格納する複数のレジスタに所望の値を書き込み、さらに複数のレジスタに格納された値をタイミングパルス生成装置５０３に通信するための命令を周辺装置５０２のコマンドレジスタに書き込む。そのことにより周辺装置５０２はタイミングパルス生成装置５０３にＣＰＵ５０１に代わって比較的低速な通信線５０８を通して必要なパラメータの設定を行う。
【０００６】
同様に、Ｄ／Ａ変換器５０４と光センサ５０５とＡ／Ｄ変換器５０６の設定のための周辺装置５０２の内部レジスタに対しても書き込みを行うことにより、周辺装置５０２はＣＰＵの代わりにＤ／Ａ変換器５０４、光センサ５０５、Ａ／Ｄ変換器に対して比較的低速な通信線５０８を通して通信を行う。
【０００７】
図７は従来の電子システムにおけるＣＰＵの代わりに通信を行う周辺装置５０２に内蔵されたレジスタの構成を示す図である。図中の各矩形が１ワードのレジスタを示している。図中の７０２、７０３、７０４は図５のタイミングパルス生成装置５０３、Ｄ／Ａ変換器５０４、光センサ５０５に書き込むべきパラメータを保持するためのレジスタ群である。図を簡単にするために、ここではＡ／Ｄ変換器５０６に書き込むためのパラメータを保持するレジスタ群は示していない。図中の７０１は命令を書き込む命令用レジスタである。上述したように、ＣＰＵ５０１はタイミングパルス生成装置５０３に通信を行うためには、７０２で示されるレジスタ群にパラメータを設定し、ついで７０１で示される命令レジスタにタイミングパルス生成装置５０３に通信を行うための命令の書き込みを行う。
【０００８】
図６は、この通信をバーストモードのシリアル通信で行った場合の波形の従来例を示した図である。ＣＳはシリアル通信のチップセレクト信号を示している。ＳＣＬＫはシリアル通信の通信クロックを示している。ＳＤはシリアル通信のデータを示している。
【０００９】
チップセレクト信号ＣＳのＬｏｗ状態が通信データの有効期間を示しており、Ｌｏｗ期間の通信クロックＳＣＬＫの立ち上がりに同期してデータＳＤが図７のレジスタに書き込まれる動作を行う。図６の６０１で示した期間はシリアル通信のリードとライトの方向を表すフラグである。６０２で示した期間はアドレスをデータを書き込むべきアドレスとなる。６０３で示した期間は６０２のアドレスに書き込むデータである。この通信がバーストモードでの通信であるため６０４は６０２の次のアドレスに書き込むデータである。６０５はバーストモード通信の最後の書き込みデータである。６０７は２つ目のシリアル通信のリードとライトの方向を示すフラグである。６０８は図７の７０１のコマンドレジスタのアドレスである。６０６はコマンドレジスタに書き込むコマンドである。
【００１０】
この様に、バーストモードのシリアル通信でパラメータを書き込み、その後の通常のシリアル通信でコマンドを書き込むことで図５の周辺装置５０２にその他の周辺装置であるタイミングパルス生成装置５０３、Ｄ／Ａ変換装置５０４、光センサ５０５、Ａ／Ｄ変換器５０６への通信を実行させることが可能となる。
【００１１】
本発明に関連する技術としては特許文献１に開示がある。
【特許文献１】特開平９―２６１２７８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし従来の方法では、パラメータを設定するためのバーストモードのシリアル通信と、コマンドを書き込む為のシリアル通信を分けて行う必要がある。その為、ＣＰＵで周辺装置５０２に対するシリアル通信を実行するためのファームが複雑になるとともに、通信時間も多くなりオーバヘッドが発生していた。
【００１３】
本発明は、周辺装置に対する一度のバーストモード通信によって特定の周辺装置に、その他の周辺装置に対して通信を行わせ、ＣＰＵのオーバヘッドを削減することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は上記課題に鑑みてなされたもので、ＣＰＵの通信を肩代わりする周辺装置内の複数の周辺装置のための複数のパラメータ設定用レジスタ群とレジスタ群に対応した複数のコマンドレジスタとを隣接して配置し、一回のバーストモードによる通信で他の周辺装置に対する通信命令を実行することで、ＣＰＵの通信時間とオーバヘッドを削減を図るものである。
【００１５】
本発明の仲介装置は、ＣＰＵから周辺装置への通信を仲介する仲介装置であって、該仲介装置内部に該周辺装置への通信に必要な情報を保持する通信情報保持手段と、該通信情報保持手段に隣接し、該通信情報保持手段内の所望の情報を該周辺装置に通信するための命令を保持する命令保持手段とを有し、該ＣＰＵがバーストモード通信によって該仲介装置の内部の該通信情報保持手段と該命令保持手段に所望の情報の書き込みを行い、該仲介装置は該書き込み終了後に該命令保持手段の命ずるところに従い該周辺装置に対する通信を行うことを特徴とする。
【００１６】
本発明のタイミングパルス生成装置は、光センサに対するタイミングパルス生成装置であって、ＣＰＵから周辺装置への通信を仲介する仲介機能を有し、該タイミングパルス生成装置内部に該周辺装置への通信に必要な情報を保持する通信情報保持手段と、該通信情報保持手段に隣接し、該通信情報保持手段内の所望の情報を該周辺装置に通信するための命令を保持する命令保持手段とを有し、該ＣＰＵがバーストモード通信によって該タイミングパルス生成装置の内部の該通信情報保持手段と該命令保持手段に所望の情報の書き込みを行い、該タイミングパルス生成装置は該書き込み終了後に該命令保持手段の命ずるところに従い該周辺装置に対する通信を行うことを特徴とする。
【００１７】
本発明の撮像システムは上記本発明の仲介装置又はタイミングパルス生成装置を用いたものである。
ここで、本願において、バーストモードとは、データ転送において、１回のアドレス指定で複数のデータを転送するモードをいう。
【発明の効果】
【００１８】
一つのバーストモード通信でパラメータの設定と命令の書き込み通信が可能となり、通信時間の削減とファームの複雑さの削減によってＣＰＵの通信に関わるオーバヘッドを削減でき、システムの起動と設定変更等の処理に伴う時間を削減したシステムが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００２０】
図１は本発明の実施形態を示す図で、ＣＰＵから周辺装置に対する通信を肩代わりする周辺装置（仲介装置）の内部レジスタの構成を示している。図５の構成を用いて説明すると、ＣＰＵから周辺装置に対する通信を肩代わりする周辺装置（仲介装置）は周辺装置５０２となる。
【００２１】
図１において、１０４はＣＰＵからの通信を必要とする第１の周辺装置のパラメータを保持する第１のレジスタ群で、１０１は通信の実行を指示する命令を保持する第１のコマンドレジスタで、１０５はＣＰＵからの通信を必要とする第２の周辺装置のパラメータを保持する第２のレジスタ群で、１０２は通信の実行を指示する命令を保持する第２のコマンドレジスタで、１０６はＣＰＵからの通信を必要とする、第３の周辺装置のパラメータを保持する第３のレジスタ群で、１０３は通信の実行を指示する命令を保持する第３のコマンドレジスタである。図５の構成を用いて説明すると、例えば、第１の周辺装置がタイミングパルス生成装置５０３、第２の周辺装置がＤ／Ａ変換器、第３の周辺装置が光センサ５０５である。
【００２２】
図１に示すように、個々の周辺装置に対するパラメータを保持するレジスタ群に対し、夫々のパラメータ用レジスタ群の最終アドレスに後ろに隣接してコマンドレジスタを配置する構成となっている。
【００２３】
図２は、この通信をバーストモードのシリアル通信で行った場合の波形を示した図である。ＣＳはシリアル通信のチップセレクト信号を示している。ＳＣＬＫはシリアル通信の通信クロックを示している。ＳＤはシリアル通信のデータを示している。
【００２４】
チップセレクト信号ＣＳのＬｏｗ状態が通信データの有効期間を示しており、Ｌｏｗ期間の通信クロックＳＣＬＫの立ち上がりに同期してＳＤのデータが図１のレジスタに書き込まれる動作を行う。図２の２０１で示した期間はシリアル通信のリードとライトの方向を表すフラグである。２０２で示した期間はアドレスをデータを書き込むべきアドレスとなる。２０３で示した期間は２０２のアドレスに書き込むデータであり、図１の１０４で示したレジスタ群の最初のレジスタへの書き込みデータと考えることができる。この通信がバーストモードでの通信であるため２０４は２０２の次のアドレスに書き込むデータである。それ以降のバーストモード通信期間中は書き込まれるレジスタのアドレスがデータの書き込みに応じて一つづつ増加していくためデータのみを通信情報として送れば良いことになる。２０７はバーストモード通信の最後の書き込みデータであるとともにコマンドレジスタに書き込むコマンドであり図１の１０１のレジスタへの書き込みデータと考えることができる。
【００２５】
同様に、２０３の期間を図１の１０５若しくは１０６のレジスタ群の最初のレジスタへの書き込みデータと考えることもでき、２０７を同様に１０２、１０３のコマンドレジスタへの書き込みデータと考えることもできる。
【００２６】
このように、パラメータ用レジスタと、コマンドレジスタを隣接して配置可能な構成とすることで、一つのバースト通信でパラメータ用レジスタと、コマンドレジスタにデータの書き込みが可能となる。
【００２７】
ここまで、ＣＰＵの周辺装置への通信の肩代わりを行う周辺装置とその他の周辺装置を例として説明を行ってきたが、通信を肩代わりする機能をタイミングパルス生成装置などに内蔵して、さらにコンパクトなシステムを設計することも勿論可能である。
【００２８】
図３は本発明の実施形態のうち、ＣＰＵの肩代わりを行う周辺装置の機能をタイミングパルス生成装置３０３内に取り込んだときのデジタルカメラの撮像系システムの構成を示した図である。
【００２９】
図３において、３０１は上記撮像系システムを制御するＣＰＵで、３０３はタイミングパルス生成装置で、３０４は光センサに基準電圧を供給するためのＤ／Ａ変換器で、３０５は光センサで、３０６は光センサ３０５からのアナログ信号をデジタル値に変換するＡ／Ｄ変換器で、３０７はＣＰＵ３０１とタイミングパルス生成装置３０３との間の高速の通信線で、３０８はタイミングパルス生成装置３０３とＤ／Ａ変換器３０４と光センサ３０５とＡ／Ｄ変換器３０６との間の比較的低速な通信線で、３０９は光センサ３０５からの光応答アナログ出力線で、３１０はＡ／Ｄ変換器３０６からの光出力をデジタル化した出力線で、３１１はＤ／Ａ変換器３０４の基準電圧を出力する出力線で、３１２と３１３はタイミングパルス生成装置３０３の光センサ３０５とＡ／Ｄ変換器３０６に対するタイミグパルス出力線である。このようにタイミングパルス生成装置３０３にＣＰＵから周辺装置への通信を肩代わりする機能を内蔵することで、撮像系システムの部品数の減少しコンパクトなシステムを実現可能である。
【００３０】
ここまで、図１の実施形態を元にコマンドレジスタを複数個設けるとして説明してきたが、本来コマンドレジスタは、実行コマンドを書き込んだ後に命令が実行されてしまえば、書き込まれた内容は不要となってしまうため複数個設ける必要性は無く、本発明の効果を得るためには、コマンドレジスタの仮想アドレスのみ複数設け、一つのレジスタを示す実アドレスに変換すればよい。
図４は複数のコマンドレジスタの仮想アドレスから、一つのコマンドレジスタの実アドレスに変換する構成を示している。
【００３１】
図４において、４０１から４０６はレジスタの仮想アドレスを示しており、４１１から４１４は実アドレスを示している。４５０は仮想アドレスから実アドレスへの変換手段である。
【００３２】
仮想アドレスの４０１、４０２、４０３は夫々仮想アドレスのレジスタ群４０４、レジスタ群４０５、レジスタ群４０６の最後のアドレスに隣接配置されたコマンドレジスタである。４１２はレジスタ群４０４の仮想アドレスの示す実アドレスのレジスタ群で、４１３はレジスタ群４０５の仮想アドレスの示す実アドレスのレジスタ群で、４１４はレジスタ群４０６の仮想アドレスの示す実アドレスのレジスタ群である。４１１は複数のコマンドレジスタの実アドレスの示すレジスタで、変換手段４５０によって複数の仮想アドレスのコマンドレジスタ４０１、４０２、４０３が一つの実アドレスのコマンドレジスタ４１１にアドレス変換されている。図に示した構成とすることで、コマンドレジスタの増加によるオーバヘッドが生じない構成が実現可能である。
【００３３】
次に上記実施形態のタイミングパルス生成装置を備えたデジタルカメラの具体的構成について詳述する。なお、図８のタイミングパルス生成装置を図５に示すような周辺装置とタイミングパルス生成装置に置き替えてもよい。
【００３４】
図８は本発明に係わる撮像システムとしてのデジタルカメラのブロック図である。
【００３５】
図８において、１はレンズのプロテクトとメインスイッチを兼ねるバリア、２は被写体の光学像を固体撮像素子４に結像させるレンズ、３はレンズ２を通った光量を可変するための絞り、４はレンズ２で結像された被写体を画像信号として取り込むための固体撮像素子、６は固体撮像素子４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、７はＡ／Ｄ変換器６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、８は固体撮像素子４、撮像信号処理回路５、Ａ／Ｄ変換器６、信号処理部７に、各種タイミング信号を出力するタイミング発生部、９は各種演算とスチルビデオカメラ全体を制御するＣＰＵから構成される全体制御・演算部、１０は画像データを一時的に記憶するためのメモリ部、１１は記録媒体に記録または読み出しを行うためのインターフェース部、１２は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体、１３は外部コンピュータ等と通信するためのインターフェース部である。
【００３６】
次に、前述の構成における撮影時のデジタルカメラの動作について、説明する。
【００３７】
バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、Ａ／Ｄ変換器６などの撮像系回路の電源がオンされる。
【００３８】
それから、露光量を制御するために、全体制御・演算部９は絞り３を開放にし、固体撮像素子４から出力された信号はＡ／Ｄ変換器６で変換された後、信号処理部７に入力される。そのデータを基に露出の演算を全体制御・演算部９で行う。
【００３９】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部９は絞りを制御する。
【００４０】
次に、固体撮像素子４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。
【００４１】
そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子４から出力された画像信号はＡ／Ｄ変換器６でＡ−Ｄ変換され、信号処理部７を通り全体制御・演算９によりメモリ部に書き込まれる。その後、メモリ部１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１２に記録される。又外部Ｉ／Ｆ部１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【産業上の利用可能性】
【００４２】
本発明は、ＣＰＵとＣＰＵからの命令に従って動作する周辺装置と、それを仲介する仲介装置とを備えた装置に用いられ、例えばデジタルカメラ、ビデオカメラ等の撮像システムに用いることができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施形態に関わるコマンドレジスタの配置方法に関わる図である。
【図２】本発明の実施形態を説明するためのタイミング図である。
【図３】本発明の実施形態を適用したシステム構成の一例を示した図である。
【図４】本発明のコマンドレジスタの配置方法の別の実施形態を示した図である。
【図５】本発明と従来例の説明のためのシステム構成例を示した図である。
【図６】従来例の説明のためのタイミング図である。
【図７】従来例のコマンドレジスタの配置方法を示す図である。
【図８】本発明の撮像システムとしてもデジタルカメラの具体的構成を示すブロック図である。
【符号の説明】
【００４４】
１０１  コマンドレジスタ
１０２  コマンドレジスタ
１０３  コマンドレジスタ
１０４  パラメータ用レジスタ群
１０５  パラメータ用レジスタ群
１０６  パラメータ用レジスタ群
【図１】
2005173990.tif 000003
【図２】
2005173990.tif 000004
【図３】
2005173990.tif 000005
【図４】
2005173990.tif 000006
【図５】
2005173990.tif 000007
【図６】
2005173990.tif 000008
【図７】
2005173990.tif 000009
【図８】
2005173990.tif 000010