(57)【要約】【課題】  簡易な構成で、データシンボルレートと同一のサンプルクロックで動作可能で、複数のＰＳＫ変調信号に容易に適用することができるクロック再生回路を提供する。【解決手段】  ＰＳＫ変調波を直交検波器で直交検波してＩ信号及びＱ信号に変換し、これらＩ信号及びＱ信号をＡ／Ｄ変換器でサンプルクロックに従ってデジタル信号に変換してから位相角を算出すると共に、位相角に基づいて復調データを得る。このとき、位相角を位相推移検出部１３に供給して、ｍｏｄπ／４演算とπ／８減算とを行って−π／８〜＋π／８の範囲のデータに変換して位相推移データを形成し、復調データを有効性判定部１４に供給して、タイミング誤差の判定が有効な状態であるか否かを判定し、位相推移データと有効性判定結果とに基づいてタイミング誤差信号を形成し、このタイミング誤差信号に基づいてＡ／Ｄ変換器のサンプルクロックを形成する。【選択図】  図２
2005123709.tif 000002
【特許請求の範囲】
【請求項１】
ＰＳＫ変調波を直交検波して情報点の位相角情報を生成する復調器のクロック再生回路において、
前記復調器で生成した位相角情報を−π／８〜＋π／８の範囲に変換して位相推移を検出する位相推移検出部と、前記復調器で復調したデータに基づいて前記位相推移検出部で検出した位相推移が有効であるか否かを検出する有効性判定部とを有し、前記位相推移検出部で検出した位相推移と有効性判定部で検出した有効性判定結果とに基づいてタイミング誤差信号を形成するタイミング誤差検出手段と、該タイミング誤差検出手段で検出したタイミング誤差信号に基づいてシンボルクロックを再生するシンボルクロック再生回路とを備えたことを特徴とするクロック再生回路。
【請求項２】
前記復調器は、遅延ＰＳＫ復調器で構成され、ＰＳＫ変調波が８ＰＳＫ、ＱＰＳＫ、π／４シフトＱＰＳＫ及びπ／２シフトＢＰＳＫの何れか１つであることを特徴とする請求項１に記載のクロック再生回路。
【請求項３】
前記位相推移検出部は、前記復調器で生成した位相角情報を情報点がＩ軸及びＱ軸の何れかに対してπ／８ずれた配置とする位相角情報調整手段と、該位相角情報調整手段で調整した位相角情報に対してｍｏｄπ／４演算する演算手段と、該演算手段の演算結果からπ／８を減算する減算手段とを備え、位相角情報を−π／８〜＋π／８の範囲に変換して位相推移を検出するように構成されていることを特徴とする請求項１又は２に記載のクロック再生回路。
【請求項４】
ＦＳＫ変調部とこれに続くＰＳＫ変調部とを有するパケットを受信し、当該パケットのＦＳＫ変調部を復調するＦＳＫ復調回路と、ＰＳＫ変調部を復調するＰＳＫ復調回路とを備えた復調器のクロック再生回路において、
ＦＳＫ復調回路のＦＳＫ復調データに基づいてタイミング誤差信号を形成するＦＳＫ用タイミング誤差検出手段と、ＰＳＫ復調回路で復調したデータ及び生成した位相角情報に基づいてタイミング誤差信号を形成するＰＳＫ用タイミング誤差検出手段と、前記ＦＳＫ用タイミング誤差検出手段及びＰＳＫ用タイミング誤差検出手段で検出したタイミング誤差信号を選択してシンボルクロックを再生するシンボルクロック再生回路とを備え、前記ＰＳＫ用誤差検出手段は、前記ＰＳＫ復調回路で生成した位相角情報を−π／８〜＋π／８の範囲に変換して位相推移を検出する位相推移検出部と、前記復調器で復調したデータに基づいて前記位相推移検出部で検出した位相推移が有効であるか否かを検出する有効性判定部とを有し、前記位相推移検出部で検出した位相推移と有効性判定部で検出した有効性判定結果とに基づいてタイミング誤差信号を形成するように構成されていることを特徴とするクロック再生回路。
【請求項５】
前記ＰＳＫ復調回路は、遅延ＰＳＫ復調回路で構成され、ＰＳＫ変調波が８ＰＳＫ、ＱＰＳＫ、π／４シフトＱＰＳＫ及びπ／２シフトＢＰＳＫの何れか１つであることを特徴とする請求項４に記載のクロック再生回路。
【請求項６】
前記位相推移検出部は、ＰＳＫ復調回路で生成した位相角情報を情報点がＩ軸及びＱ軸の何れかに対してπ／８ずれた配置とする位相角情報調整手段と、該位相角情報調整手段で調整した位相角情報に対してｍｏｄπ／４演算する演算手段と、該演算手段の演算結果からπ／８を減算する減算手段とを備え、位相角情報を−π／８〜＋π／８の範囲に変換して位相推移を検出するように構成されていることを特徴とする請求項４又は５に記載のクロック再生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＳＫ信号を復調した位相角情報に基づいてサンプルタイミングからのずれを求めてシンボル同期をとるサンプリングクロックを再生するクロック再生回路に関する。
【背景技術】
【０００２】
帯域制限されたパルス波を用いてデジタル信号を伝送する信号伝送システムにおいては、一般的にロールオフスペクトル整形されたパルスを用いて符号伝送を行うようにしている。そのため、受信側のサンプルタイミングの僅かなずれは特性を急激に劣化させることになる。従来、サンプルタイミング即ちサンプルクロックの再生は、入力信号を整流し、クロック成分を抽出すると共に、この抽出したクロック成分を狭帯域帯域通過フィルタに通してサンプルクロックを再生するようにしている。しかし、近年、より伝送帯域幅を節約するため、ロールオフファクタの小さいスペクトル整形特性を用いるようになったため、クロック再生の位相の高性能化が要求されるようになってきている。このような要求に応えるクロック再生回路として、例えばゼロクロス法が用いられている。このゼロクロス法では、ゼロクロスポイント近傍の値を用いているので、アイパターンの振幅によらず、動作する特徴がある。しかし、ゼロクロス検出法を８ＰＳＫ変調信号に適用した場合には、いくつかの問題がある。８ＰＳＫ変調信号の受信時には、情報点がＩ軸、Ｑ軸上に存在することから、例えば第３象限にある情報点に続いてＩ軸上にある受信点がＱ軸の正方向にずれた場合など、Ｉ軸との交点をゼロクロス点として誤認してしまうなど、本来はゼロクロス点ではない点をゼロクロス点として誤って検出してしまうという未解決の課題がある。
【０００３】
この未解決の課題を解決するために、従来、例えば位相回転回路によって隣り合う受信点の遷移角に基づき予め定めた角度だけＰＳＫ復調信号を位相回転させ、位相回転されたＰＳＫ復調信号の隣り合う受信点がＩ軸又はＱ軸と交差するゼロクロス点位置と隣り合う受信点間の時間点中点位置との時間的差に基づく位相誤差を位相誤差検出回路によって検出し、検出された位相誤差に基づき電圧制御発振器の発振周波数を制御して、アイの開口点においてサンプリングするクロックを正確に再生されるようにしたクロック再生回路が提案されている（例えば、特許文献１参照）。
【０００４】
しかしながら、デジタル変復調方式は多様化しており、例えばｎ相ＰＳＫ変調波を検波して対応する位相角信号θを生成するタイプの復調器が提供されている。この種の復調器でもクロック再生回路は必要であるが、この復調器の外部には従来の直交成分データＩ，Ｑと異なる位相角信号θが出力されるので、受信データのデータ変換点の検出に問題が生じる。そこで、このような位相角信号θに基づいて受信データのデータ変換点を簡単な構成により効率よく検出するクロック再生回路の提供が望まれている。
【０００５】
このため、従来、例えばＰＳＫ変調波を検波して対応する位相角信号θを生成するタイプの復調器のクロック再生回路において、復調器の出力の位相角信号θを所定角度オフセットさせるオフセット回路と、オフケット回路の出力に基づいて受信データの所定のデータ変換点を検出するエッジ検出回路と、再生クロック周期を４つ以上のタイムスロットに分割すると共に、該周期内における所定の基準点と前記エッジ検出回路が検出したデータ変換点とを比較して前記基準点からの大きさの異なる２種以上の位相差検出信号を出力可能な位相比較回路と、位相比較回路が検出した位相差検出信号に基づいて高速の基準クロック信号の分周比を可変制御し、該位相差を一定とするような再生クロック信号を発生するクロック発生回路とを備え、前記クロック発生回路は、前記位相比較回路によって検出可能な２種以上の位相差検出信号の内の、少なくとも大きさの大きい位相差検出信号に基づいてクロック発生回路の分周比を直接に制御するようにしたクロック再生回路が提案されている（例えば、特許文献２参照）
【特許文献１】特開２０００−２３２４９２号公報（第１頁、図１）
【特許文献２】特許第３２１２３８５号公報（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載されている従来例にあっては、位相回転回路で、２回の位相回転を行うために２つの複素乗算器が必要となり、回路規模が大きくなるという未解決の課題があると共に、ゼロクロス法を用いているため、サンプルクロックをデータシンボルレートの２倍以上にする必要があるという未解決の課題がある。
また、上記特許文献２に記載されている従来例にあっては、ＢＰＳＫ、ＱＰＳＫ、８ＰＳＫに対応したクロック再生回路を提供しているが、クロックタイミングのずれを検出するために、データシンボルレートの４倍以上のクロックで回路を動作させる必要があるという未解決の課題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、簡易な構成で、データシンボルレートと同一のサンプルクロックで動作可能であると共に、複数のＰＳＫ変調信号に容易に適用することができるクロック再生回路を提供することを目的としている。
【課題を解決するための手段】
【０００７】
第１の技術手段は、ＰＳＫ変調波を直交検波して情報点の位相角情報を生成する復調器のクロック再生回路において、前記復調器で生成した位相角情報を−π／８〜＋π／８の範囲に変換して位相推移を検出する位相推移検出部と、前記復調器で復調したデータに基づいて前記位相推移検出部で検出した位相推移が有効であるか否かを検出する有効性判定部とを有し、前記位相推移検出部で検出した位相推移と有効性判定部で検出した有効性判定結果とに基づいてタイミング誤差信号を形成するタイミング誤差検出手段と、該タイミング誤差検出手段で検出したタイミング誤差信号に基づいてシンボルクロックを再生するシンボルクロック再生回路とを備えたことを特徴としている。
【０００８】
この第１の技術手段では、位相推移検出部によって、復調器で生成した位相角情報を−π／８〜＋π／８の範囲に変換して位相推移が正負及び０又はπであるかを検出すると共に、有効性判定部によって復調器で復調したデータに基づいて位相推移が有効であるか否かを判定し、タイミング誤差検出手段によって、位相推移と有効性とに基づいてタイミング誤差信号を形成し、このタイミング誤差信号に基づいてシンボルクロック再生回路でシンボルクロックを再生する。
【０００９】
このため、タイミング誤差検出手段に、位相推移検出部及び有効性判定部を設けるだけの簡易な構成で、シンボルクロックがアイの開口点に合うように制御され、データに同期したデータシンボルレートと同一レートのサンプルクロックを得ることができる。また、位相推移検出部でアイの開口点でのデータをもとに位相推移を検出し、これに基づいてサンプルタイミング誤差を求めるので、正確なサンプルタイミング誤差を求めることができる。さらに、複数のＰＳＫ変調信号に容易に適用することができる。
【００１０】
また、第２の技術手段は、第１の技術手段において、前記復調器は、遅延ＰＳＫ復調器で構成され、ＰＳＫ変調波が８ＰＳＫ、ＱＰＳＫ、π／４シフトＱＰＳＫ及びπ／２シフトＢＰＳＫの何れか１つであることを特徴としている。
この第２の技術手段では、ＰＳＫ変調波が８ＰＳＫ、ＱＰＳＫ、π／４シフトＱＰＳＫ及びπ／２シフトＢＰＳＫの何れか１つである場合でも、同一回路構成で正確なシンボルクロックを再生することができる。
【００１１】
さらに、第３の技術手段は、第１又は第２の技術手段において、前記位相推移検出部は、前記復調器で生成した位相角情報を情報点がＩ軸及びＱ軸の何れかに対してπ／８ずれた配置とする位相角情報調整手段と、該位相角情報調整手段で調整した位相角情報に対してｍｏｄπ／４演算する演算手段と、該演算手段の演算結果からπ／８を減算する減算手段とを備え、位相角情報を−π／８〜＋π／８の範囲に変換して位相推移を検出するように構成されていることを特徴としている。ここで、位相角情報調整手段では、８ＰＳＫ、ＱＰＳＫ、ＢＰＳＫのように情報点がＩ軸又はＱ軸上に位置する場合には、情報点をπ／８分ずらした位置に調整するが、もともと情報点の位相角がＩ軸又はＱ軸からπ／８だけずれている場合には位相調整を行うことなくそのまま出力する。
【００１２】
この第３の技術手段では、位相角情報調整手段によって、復調器で生成した位相角情報を情報点がＩ軸及びＱ軸の何れかに対してπ／８ずれた配置とし、この調整した位相角情報に対して演算手段によってｍｏｄπ／４演算することにより、−π／８〜＋π／８の範囲に変換し、その演算結果から減算手段によってπ／８を減算することにより、正負及び０又はπの位相推移を検出する。このため、位相推移を少なくともｍｏｄ演算とπ／８減算とで容易に検出することができ、複数の閾値を用いてサンプルタイミング誤差を求める必要がなく、より簡易な構成とすることができる。
【００１３】
さらにまた、第４の技術手段は、ＦＳＫ変調部とこれに続くＰＳＫ変調部とを有するパケットを受信し、当該パケットのＦＳＫ変調部を復調するＦＳＫ復調回路と、ＰＳＫ変調部を復調するＰＳＫ復調回路とを備えた復調器のクロック再生回路において、ＦＳＫ復調回路のＦＳＫ復調データに基づいてタイミング誤差信号を形成するＦＳＫ用タイミング誤差検出手段と、ＰＳＫ復調回路で復調したデータ及び生成した位相角情報に基づいてタイミング誤差信号を形成するＰＳＫ用タイミング誤差検出手段と、前記ＦＳＫ用タイミング誤差検出手段及びＰＳＫ用タイミング誤差検出手段で検出したタイミング誤差信号を選択してシンボルクロックを再生するシンボルクロック再生回路とを備え、前記ＰＳＫ用誤差検出手段は、前記ＰＳＫ復調回路で生成した位相角情報を−π／８〜＋π／８の範囲に変換して位相推移を検出する位相推移検出部と、前記復調器で復調したデータに基づいて前記位相推移検出部で検出した位相推移が有効であるか否かを検出する有効性判定部とを有し、前記位相推移検出部で検出した位相推移と有効性判定部で検出した有効性判定結果とに基づいてタイミング誤差信号を形成するように構成されていることを特徴としている。
【００１４】
この第４の技術手段では、近距離無線通信装置のようにパケットの前半部のアクセスコードやヘッダをＦＳＫ変調し、後半部のペイロード等をＰＳＫ変調して伝送することにより、ペイロードを高速伝送するようにした場合に、ＦＳＫ用タイミング誤差検出手段でＦＳＫ変調波を復調したデータに基づいてタイミング誤差信号を形成し、ＰＳＫ用タイミング誤差検出手段では、第１〜第３の技術手段と同様に位相推移と有効性判定結果に基づいてタイミング誤差信号を形成することにより、簡易な構成でシンボルクロックを正確に再生することができる。
【００１５】
なおさらに、第５の技術手段は、第４の技術手段において、前記ＰＳＫ復調回路は、遅延ＰＳＫ復調回路で構成され、ＰＳＫ変調波が８ＰＳＫ、ＱＰＳＫ、π／４シフトＱＰＳＫ及びπ／２シフトＢＰＳＫの何れか１つであることを特徴としている。
この第５の技術手段では、前述した第２の技術手段と同様に、ＰＳＫ変調波が８ＰＳＫ、ＱＰＳＫ、π／４シフトＱＰＳＫ及びπ／２シフトＢＰＳＫの何れか１つである場合でも、同一回路構成で正確なシンボルクロックを再生することができる。
【００１６】
また、第６の技術手段は、第４又は第５の技術手段において、前記位相推移検出部は、ＰＳＫ復調回路で生成した位相角情報を情報点がＩ軸及びＱ軸の何れかに対してπ／８ずれた配置とする位相角情報調整手段と、該位相角情報調整手段で調整した位相角情報に対してｍｏｄπ／４演算する演算手段と、該演算手段の演算結果からπ／８を減算する減算手段とを備え、位相角情報を−π／８〜＋π／８の範囲に変換して位相推移を検出するように構成されていることを特徴としている。
この第６の技術手段では、前述した第３の技術手段と同様に、位相推移を少なくともｍｏｄ演算とπ／８減算とで容易に検出することができ、複数の閾値を用いてサンプルタイミング誤差を求める必要がなく、より簡易な構成とすることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態を図面に基づいて説明する。
図１は本発明を８ＤＰＳＫ（Differential Phase Shift Keying）復調を行うデータ復調装置に適用した場合の第1の実施形態であって、図中、１はデータ復調装置であって、このデータ復調装置１は入力端子２に入力される８ＰＳＫ変調波が直交検波器３に入力され、この直交検波器３で直交検波されて同相成分を表すＩ信号及び直交成分を表すＱ信号に変換される。そして、この直交検波器３から出力されるＩ信号及びＱ信号がＡ／Ｄ変換器４に供給され、このＡ／Ｄ変換器４で入力されるＩ信号及びＱ信号を後述するシンボルクロック再生回路から入力されるシンボルクロックによりサンプリングしてデジタル信号に変換する。このＡ／Ｄ変換器４から出力されるデジタル化Ｉ信号及びデジタル化Ｑ信号が角度計算器５に入力され、この角度計算器５で、Ｉ信号とＱ信号とが互いになす位相角度φをφ＝ｔａｎ-1（Ｑ／Ｉ）の演算を行うことにより算出する。この角度計算器５で算出される位相角φは加算器６に供給され、この加算器６でキャリア再生回路７から出力される送受信間の周波数及び位相オフセットを補正する補正データが加算されて周波数・位相補正が行われる。そして、加算器６から出力される補正後の位相角φ′がキャリア再生回路７及び判定回路８に供給される。
【００１８】
キャリア再生回路７は、補正後の位相角φ′が入力されるデジタルＰＬＬ回路で構成され、送受信間に生じる周波数及び位相オフセットを補正する補正データを生成し、生成した補正データを加算器６に出力する。
判定回路８は、入力される補正後の位相角φ′の連続する２つの位相角φ(n)及びφ(n-1)の位相推移Δφ(k)を求め、３ビットの復調データを決定し、これを後続する図示しないデータ処理部に出力する。ここで、判定回路８で決定される３ビットの復調データｂ(3k-2)、ｂ(3k-1)及びｂ(3k)と位相角φ(n)及びφ(n-1)の位相推移Δφ(k)との関係は、下記表１に示すように設定されている。
【００１９】
【表１】
2005123709.tif 000003
【００２０】
また、加算器６から出力される補正後の位相角φ′と判定回路８から出力される復調データｂ(3k-2)、ｂ(3k-1)及びｂ(3k)とがシンボルクロック再生回路９に供給される。
このシンボルクロック再生回路９は、図２に示すように、加算器6から出力される補正後の位相角φ′及び判定回路8から出力される復調データｂ(3k-2)、ｂ(3k-1)及びｂ(3k)が入力されるタイミング誤差検出手段としてのタイミング誤差検出回路１１と、このタイミング誤差検出回路１１から出力されるタイミング誤差信号に基づいてシンボルクロックを再生するシンボルクロック再生部１２とを備えている。
【００２１】
タイミング誤差検出回路１１は、図２に示すように、加算器６から出力される補正後の位相角φ′が入力され、この位相角φ′に基づいて位相推移を演算する位相推移検出部１３と、判定回路８から入力される復調データｂ(3k-2)、ｂ(3k-1)及びｂ(3k)に基づいて位相推移の有効性を判定する有効性判定部１４と、位相推移検出部１３の検出結果に有効性判定部１４の判定結果を乗算してタイミング誤差信号を出力する乗算器１５とを備えている。
【００２２】
ここで、位相推移検出部１３は、加算器６から出力される補正後の位相角φ′が入力され、この位相角φ′−π／８を加算する位相角情報調整手段としての加算器１６と、この加算器１６から出力される調整済みの位相角に対してｍｏｄπ／４演算を行う演算手段としてのｍｏｄ演算回路１７と、このｍｏｄ演算回路１７の演算結果に対して−π／８を加算する減算手段としての加算器１８と、この加算器１８から出力される減算値に対して１シンボル分遅延させる遅延回路１９と、この遅延回路１９の遅延出力を２値化して乗算器１５に出力する２値化回路２０とを備えている。
【００２３】
また、有効性判定部１４は、判定回路８から入力される３ビットの復調データｂ(3k-2)、ｂ(3k-1)及びｂ(3k)を下記表２に基づいてデコードして位相推移が正（“０１”）、負（“１０”、０又はπ（“００”）であるかを表す２ビットの位相推移データＰＤを形成するデコーダ２１と、このデコーダ２１から出力される位相推移データとこの位相推移データを遅延回路２２で１シンボル分遅延させた遅延位相推移データが入力され、これらに基づいてデータの有効性を判断し、位相推移データ及び遅延位相推移データとが共に「０１」であるときには“＋１”を、共に「１０」であるときに“−１”を、その他のときに“０”となる有効性判断値を乗算器１５に出力する。
【００２４】
【表２】
2005123709.tif 000004
【００２５】
また、シンボルクロック再生部１２は、タイミング誤差検出回路１１の乗算器１５から出力されるタイミング誤差信号が入力されるランダムウォークフィルタ３１を有する。このランダムウォークフィルタ２１は、アップダウンカウンタを用いた積分器からなるフィルタであり、アップダウンカウンタとコンパレータとで構成され、アップダウンカウンタは、初期状態で中央値にリセットされ、入力されるタイミング誤差信号が正であるときにアップカウントし、負であるときにダウンカウントし、コンパレータでアップダウンカウンタのカウント値と所定アップカウント閾値及びダウンカウント閾値とを比較し、カウント値が所定閾値を越えてオーバーフロー又はアンダーフローした場合に、オーバーフロー信号又はアンダーフロー信号を位相制御器３２に出力すると共に、アップダウンカウンタを中央値にリセットする。この位相制御器３２は、クロック信号発生器３３から入力されるクロック信号に対して、ランダムウォークフィルタ３１から入力されるオーバーフロー信号又はアンダーフロー信号に応じて、１パルスの付加又は除去を行ったクロック信号を出力する。このクロック信号は分周器１５ｅに供給されて１／Ｋに分周されてサンプルクロックＳＣＫが形成され、このサンプルクロックＳＣＫが前述したＡ／Ｄ変換器４に供給される。
【００２６】
次に、上記第１の実施形態の動作を説明する。
今、図示しないデータ送信装置から８ＰＳＫ変調信号を無線送信し、これをデータ受信装置１で受信し、ミキサ等で中間周波信号（ＩＦ信号）に変換されて入力端子２から直交検波器３に入力されると、この直交検波器３で検波することにより、同相成分を表すＩ信号及び直交成分を表すＱ信号がＡ／Ｄ変換器４に入力されてデジタル信号に変換される。
【００２７】
そして、Ａ／Ｄ変換器４から出力されるデジタル信号が角度計算器５に供給されて、位相角φが算出され、この位相角φが加算器６に供給されて、位相角φにキャリア再生回路７からの周波数及び位相補正データを加算することにより、送受信間で生じる周波数及び位相ずれを補正し、補正後の位相角φ′が判定回路８に供給されることにより、この判定回路８で連続する２つの位相角から位相推移φ(k)を算出し、この位相推移φ(k)から前述した表１に従って３ビットのデータｂ(3k-2)、ｂ(3k-1)及びｂ(3k)を求める。
【００２８】
ところで、Ａ／Ｄ変換器４でサンプリングするためのサンプリングクロックＳＣＫは、加算器６から出力される補正後の位相角φ′と判定回路８から出力されるデータｂ(3k-2)、ｂ(3k-1)及びｂ(3k)とに基づいてシンボルクロック再生回路９で算出される。
すなわち、シンボルクロック再生回路９では、位相推移検出部１３で、先ず、送信側から送信される８ＰＳＫ変調信号のコンステレーションが図３（ａ）に示すように、情報点が０、π／４，π／２，３π／４，π，５π／４，３π／２，７π／４に存在して、Ｉ軸及びＱ軸上に情報点が存在する場合には、加算器１６で−π／８を加算する減算処理を行って、図３（ｂ）に示すように、全ての情報点を時計方向にπ／８分だけ回転させる位相調整を行ってからｍｏｄ演算回路１７でｍｏｄ演算を行うが、最初から情報点が図３（ｂ）に示すコンステレーションを有する場合には、加算器１６で減算処理を行うことなく直接ｍｏｄ演算回路１７に供給する。
【００２９】
そして、ｍｏｄ演算回路１７でｍｏｄπ／４演算を行ってから加算器１８で−π／８の減算処理を行うことにより、その演算結果は−π／８〜＋π／８の範囲に変換される。
このとき、８ＰＳＫ変調信号のコンステレーションが図３（ｂ）に示す理想的な状態であるときには、Ａ／Ｄ変換器４で各情報点位置においてサンプリングを行うことにより、ｍｏｄ演算回路１７でｍｏｄπ／４演算を行ってから加算器１８で−π／８の減算処理を行ったときに、その演算結果が“０”となる。
【００３０】
しかしながら、Ａ／Ｄ変換器４でのサンプルタイミングが実際の情報点位置に対してずれると、加算器１８での演算結果は“０”とはならずサンプルタイミングのずれに応じたデータが出力される。
例えば、図４（ａ）に示すようにデータが反時計方向に推移する場合において、×印で示すように、サンプルクロックが進んでいるときには、マイナスのデータが出力され、△印で示すように、サンプルクロックが遅れているときにはプラスのデータが出力される。
【００３１】
また、図４（ｂ）に示すようにデータが時計方向に推移する場合において、×印で示すように、サンプルクロックが進んでいるときにはプラスのデータが出力され、△印で示すようにサンプルクロックが遅れているときにはマイナスのデータが出力される。
ところが、図４（ｃ）に示すようにデータが反時計方向に推移してから時計方向に戻る場合には、×印で示すサンプルクロックが進んでいるときと△印で示すサンプルクロックが遅れているときとで同じマイナスのデータが得られ、同様に破線図示のデータが時計方向に推移してから反時計方向に戻る場合も×印で示すサンプルクロックが進んだときと△印で示すサンプルクロックが遅れたときとで同じプラスのデータが得られることになり、これらの場合にはタイミング誤差の情報は無効とする必要がある。
【００３２】
さらにまた、図４（ｄ）に示すようにデータが反時計方向（又は時計方向）に推移してから対角点に推移する場合や、データが同一位置に留まる場合は何れの符号が出力されるか不明のため、タイミング誤差の情報は無効とする必要がある。
したがって、このタイミング誤差の情報の有効及び無効を判定回路８から出力されるデータｂ(3k-2)、ｂ(3k-1)及びｂ(3k)に基づいて有効性判定部１４で判定を行う。この有効性判定部１４では、判定回路８から出力されるデータｂ(3k-2)、ｂ(3k-1)及びｂ(3k)に基づいてデコーダ２１で前記表２のデコード処理を行う。
【００３３】
すなわち、データが図４（ａ）のように反時計方向に順次π／４及びπ／２だけ推移した場合には、判定回路８から出力されるデータｂ(3k-2)、ｂ(3k-1)及びｂ(3k)は“０”、“０”及び“１”と“０”、“１”及び“１”となるので、デコーダ２１からは順次“０１”及び“０１”が出力され、最初に出力される“０１”が遅延回路２２で１シンボル分遅延されて判定回路２３に入力されることにより、この判定回路２３で入力データが共に“０１”となることから有効を表す“＋１”が出力される。
【００３４】
また、データが図４（ｂ）のように時計方向に順次π／２及びπ／４推移した場合には、判定回路８から出力されるデータｂ(3k-2)、ｂ(3k-1)及びｂ(3k)は“１”、“０”及び“１”と“１”、“０”及び“０”となるので、デコーダ２１からは順次“１０”及び“１０”が出力され、最初に出力される“１０”が遅延回路２２で１シンボル分遅延されて判定回路２３に入力されることにより、この判定回路２３で入力データが共に“１０”となることから有効を表す“−１”が出力される。
【００３５】
ところが、図４（ｃ）に示すようにデータが反時計方向にπ／４推移してから時計方向π／２戻る場合には、判定回路８から出力されるデータｂ(3k-2)、ｂ(3k-1)及びｂ(3k)は“０”、“０”及び“１”と“１”、“０”及び“１”となるので、デコーダ２１からは順次“０１”及び“１０”が出力され、最初に出力される“０１”が遅延回路２２で１シンボル分遅延されて判定回路２３に入力されることにより、この判定回路２３で入力データが“１０”と“０１”と異なることから無効を表す“０”を出力し、図４（ｄ）及び（ｅ）に示すようにデータが推移する場合にも無効を表す“０”を出力する。
【００３６】
このため、乗算器１５で、位相推移検出部１３で検出される２値化された位相推移情報に、有効性判定部１４で検出された有効性情報を乗算することにより、サンプルクロックＳＣＫの位相ずれを表すタイミング誤差信号が出力される。
このタイミング誤差信号をシンボルクロック再生部１２のランダムウォークフィルタ３１のアップダウンカウンタに供給することにより、入力されたタイミング誤差信号が進みを表す“＋１”であるときにはアップダウンカウンタがアップカウントされ、逆の場合にはダウンカウントされ、アップダウンカウンタのカウント値がアップカウント閾値又はダウンカウント閾値を越えたときに、オーバーフロー信号又はアンダーフロー信号を位相制御器３２に出力すると共に、アップダウンカウンタを中央値にリセットする。このため、位相制御器３２でクロック発生器３３から供給されるクロック信号に１パルスの付加又は除去を行ったクロック信号を形成し、これを分周器３４に供給することにより、サンプルクロックＳＣＫを形成し、このサンプルクロックＳＣＫをＡ／Ｄ変換器４に供給する。
【００３７】
このように、上記第１の実施形態によれば、位相推移検出部１３で、位相角φに対してｍｏｄπ／４演算及びその演算結果からπ／８を減算する減算処理を行うことにより、−π／８〜＋π／８の範囲のデータに変換し、これを遅延回路１９で１シンボル分遅延させてから２値化して位相推移情報とする一方、有効性判定部１４で、判定回路８から出力されるデータｂ(3k-2)、ｂ(3k-1)及びｂ(3k)に基づいて位相推移の有効・無効を判定し、有効の場合には“＋１”又は“−１”の位相進み遅れを表す有効性情報を出力し、両者を乗算器１５で乗算してタイミング誤差信号を形成するので、複雑な複素乗算器等を使用することなく、簡易な構成で正確なタイミング誤差信号を形成することができる。
【００３８】
しかも、タイミング誤差検出回路１１の位相推移検出部１３でｍｏｄπ／４演算により位相角φを−π／８〜＋π／８の範囲に変換しているので、複数の閾値を用いてサンプルタイミング誤差を求める必要がなく、サンプルタイミング誤差を簡易な構成で容易に求めることができる。
また、サンプルクロックをデータシンボル速度と同一とすることができると共に、判定回路８から出力されるアイの開口点でのデータを基にサンプルタイミング誤差を求めているので、正確な誤差を現出することができる。
【００３９】
なお、上記第１の実施形態においては、送信側から送信される変調波が８ＰＳＫ変調波である場合について説明したが、これに限定されるものではなく、π／４シフトＱＰＳＫ変調波である場合には、データ復調装置１で復調されるπ／４シフトＤＱＰＳＫのデータと位相推移Δφ(k)とが下記表３に示す対応関係があり、上述した第１の実施形態における８ＤＰＳＫと比較すると、π／４シフトＤＱＰＳＫでは位相推移Δφ(k)に“０”と“π”とがないことが分かる。このため、第１の実施形態における図２のデコーダ２１で、下記表４に示すデコード処理を行うことにより、上記第１の実施形態と同様の構成でπ／４シフトＤＱＰＳＫ復調時のサンプルクロックを形成することができる。
【００４０】
【表３】
2005123709.tif 000005
【００４１】
【表４】
2005123709.tif 000006
【００４２】
同様に、送信側から送信される変調波がπ／２シフトＢＰＳＫである場合には、データ復調装置１で復調されるπ／２シフトＤＢＰＳＫのデータと位相推移Δφ(k)とが下記表５に示す対応関係があり、上述した第１の実施形態における８ＤＰＳＫと比較すると、π／２シフトＤＢＰＳＫでは位相推移Δφ(k)に“π／２”と“−π／２”のみが存在することが分かる。このため、第１の実施形態における図２のデコーダ２１で、下記表６に示すデコード処理を行うことにより、上記第１の実施形態と同様の構成でπ／２シフトＤＢＰＳＫ復調時のサンプルクロックを形成することができる。
【００４３】
【表５】
2005123709.tif 000007
【００４４】
【表６】
2005123709.tif 000008
【００４５】
次に、本発明の第２の実施形態を図５について説明する。
この第２の実施形態では、前半部がＦＳＫ変調され、後半部がＰＳＫ変調されるパケットを送受信する無線データ通信復調装置に本発明を適用したものである。
すなわち、第２の実施形態では、図５に示すように、無線データ通信復調装置５０は、受信アンテナ５１を有し、この受信アンテナ５１で送信側から送信される図７に示す送信パケットを受信し、受信した受信信号はミキサ５２に供給されて、このミキサ５２で、受信信号に位相同期ループ（以下、ＰＬＬと称す）回路５３から入力される局部発振信号を乗算してダウンコンバートして中間周波信号（ＩＦ信号）に変換される。
【００４６】
ここで、送信側で送信される送信パケットのフォーマットは、図６に示すように、例えば小規模ネットワークを特定するためのコードである７２ビットのアクセスコードＡＣと、小規模ネットワーク内の通信管理を行う５４ビットのパケットヘッダＰＨと、ガードタイム及び同期を行う１６ビットのプリアンブルＰＡと、データを格納するペイロードＰＬとで構成され、アクセスコードＡＣ及びパケットヘッダＰＨとが周波数シフトキーイング（以下、ＦＳＫと称する）変調信号で送信され、プリアンブルＰＡ及びペイロードＰＬが８ＰＳＫ又はπ／４シフトＱＰＳＫ変調信号で送信される。
【００４７】
そして、ミキサ５２から出力される中間周波信号は、バンドパスフィルタ５４を通じて受信信号切換スイッチ５５の可動入力端子ｔａに供給され、この受信信号切換スイッチ５５の一方の固定出力端子ｔｂが受信信号を周波数シフトキーイング復調するＦＳＫ復調部５６に接続され、他方の固定出力端子ｔｃが受信信号を位相シフトキーイング復調するＰＳＫ復調部５７に接続されている。ここで、受信信号切換スイッチ５５は、送信側から送信され図６に示す送信パケットの受信開始時からパケットヘッダＰＨの終了時点までの間で可動入力端子ｔａが固定出力端子ｔｂ側に切換えられ、パケットヘッダＰＨが終了した時点で可動入力端子ｔａが固定出力端子ｔｃ側に切換えられる。
【００４８】
ＦＳＫ復調部５６は、受信信号切換スイッチ５５の固定接点ｔｂに接続された中間周波信号を電圧信号に変換するディスクリミネータ６１と、このディスクリミネータ６１から出力される電圧信号から高周波ノイズ信号成分を除去するローパスフィルタ６２と、このローパスフィルタ６２の出力が入力され、基準電圧と比較して２値信号に変換してＦＳＫ復調データを出力するコンパレータ６３とを備えている。
【００４９】
ここで、ディスクリミネータ６１は、図７に示すように、横軸に周波数を、縦軸に出力電圧をとったときに、所望の周波数範囲で直線性を有する特性曲線を使用して周波数信号を電圧信号に変換する。
また、ＰＳＫ復調部５７は、前述した第１の実施形態の復調装置１と同様の構成を有し、受信信号切換スイッチ５５の固定出力端子ｔｃから入力される中間周波信号を同相成分を表すＩ信号及び直交成分を表すＱ信号に変換する直交検波器３と、この直交検波器３から出力されるＩ信号及びＱ信号が入力されるＡ／Ｄ変換器４と、このＡ／Ｄ変換器４から出力されるデジタル化されたＩ信号及びＱ信号が入力される角度計算器５と、この角度計算器５から出力される位相角φが入力される加算器６と、この加算器６から出力される補正後の位相角φが入力されるキャリア再生回路７及び判定回路８とを備えている。
【００５０】
そして、ＦＳＫ復調部５６のコンパレータ６３から出力されるＦＳＫ復調データ、ＰＳＫ復調部５７の加算器６から出力される位相角φ′及び判定回路８から出力されるＰＳＫ復調データがシンボルクロック再生回路７１に入力されている。
このシンボルクロック再生回路７１は、図８に示すように、ＦＳＫ復調データが入力されるＦＳＫタイミング誤差信号検出回路７２と、前述した第１の実施形態におけるタイミング誤差検出回路１１と同様の構成を有するＰＳＫタイミング誤差検出回路７３と、これらタイミング誤差検出回路７２及び７３から出力されるタイミング誤差信号が前述した受信信号切換スイッチ５５と同時に切換制御される選択スイッチ７４を介して入力される前述した第１の実施形態のシンボルクロック再生部１２と同一の構成を有するシンボルクロック再生部７５とを備えている。
【００５１】
ＦＳＫタイミング誤差信号検出回路７２は、コンパレータ６３から入力されるＦＳＫ復調データのエッジを検出するエッジ検出器７６と、このエッジ検出器７６から出力されるエッジ検出信号とシンボルクロック再生部７５の分周回路３４から出力されるサンプルクロックＳＣＫとが入力され、それら間の位相の進み／遅れを検出し、その進み信号及び遅れ信号をタイミング誤差信号として出力する２値位相比較器７７とを有する。
【００５２】
次に、上記第２の実施形態の動作を説明する。
今、図示しないデータ送信装置から図６に示す送信パケットを、先ず、アクセスコードＡＣ及びパケットヘッダＰＨをＦＳＫ変調信号で送信し、次いでプリアンブルＰＡ及びペイロードＰＬをＰＳＫ変調信号で送信すると、この送信パケットを無線データ通信復調装置５０で受信すると、受信アンテナ５１で受信した受信信号がミキサ５２に供給されて中間周波信号（ＩＦ信号）に変換されてバンドパスフィルタ５４を介して受信信号切換スイッチ５５に供給される。
【００５３】
このとき、送信パケットの前半部を受信するので、受信信号切換スイッチ５５の可動入力端子ｔａが固定出力端子ｔｂ側に切換えられており、アクセスコードＡＣ及びこれに続くパケットヘッダＰＨがＦＳＫ受信部５６に供給される。
このＦＳＫ受信部５６では、ＦＳＫ変調された受信信号をディスクリミネータ６１に供給することにより、このディスクリミネータ６１で電圧信号に変換し、この電圧信号をローパスフィルタ６２を介してコンパレータ６３に供給することにより２値信号のＦＳＫ復調データを再生して、後段の図示しない信号処理回路に出力される。
【００５４】
また、コンパレータ６３で復調されるＦＳＫ復調データはシンボルクロック再生回路７１に供給され、エッジ検出器７６でエッジが検出され、このエッジ検出信号が２値位相比較器７７に供給され、この２値位相比較器７７でエッジ検出信号をクロック信号発生器３３で発生したクロック信号を位相制御器３２で制御されて分周器３４で分周されて形成されたサンプルクロックＳＣＫと比較し、両者間の位相進み又は位相遅れを検出し、これをタイミング誤差信号として選択スイッチ７４に供給する。このとき、選択スイッチ７４は受信信号切換スイッチ５５と同様にＦＳＫタイミング誤差検出回路７２側に切換えられているので、ＦＳＫタイミング誤差信号がランダムウォークフィルタ３１のアップダウンカウンタに供給され、入力されたＦＳＫ復調データがサンプルクロックＳＣＫに対して進んでいるときにはアップダウンカウンタがアップカウントされ、逆の場合にはダウンカウントされ、アップダウンカウンタのカウント値がアップカウント閾値又はダウンカウント閾値を越えたときに、オーバーフロー信号又はアンダーフロー信号を位相制御器３２に出力すると共に、アップダウンカウンタを中央値にリセットする。このため、位相制御器３２でクロック発生器３３から供給されるクロック信号に１パルスの付加又は除去を行ったクロック信号を形成し、これを分周器３４に供給することにより、ＦＳＫ復調データに同期したサンプルクロックＳＣＫを形成し、このサンプルクロックＳＣＫをＰＳＫ復調部５７のＡ／Ｄ変換器４に供給する。
【００５５】
このＦＳＫ受信部５６での復調処理が継続されて、送信パケットのパケットヘッダＰＨの最終ビットに対応するＦＳＫ復調データの復調が終了すると、受信信号切換スイッチ５５の可動入力端子ｔａが固定出力端子ｔｂ側から固定出力端子ｔｃ側に切換えられ、送信プリアンプルＰＡに対応する受信信号をミキサ５２で変換した中間周波信号がＰＳＫ復調部５７に供給される。
このＰＳＫ復調部５７では、中間周波信号が直交検波器３に供給されることにより、前述した第１の実施形態と同様の８ＤＰＳＫ復調を行って、加算器６から補正後の位相角φ′が出力されると共に、判定回路８からＰＳＫ復調データが出力される。
【００５６】
そして、シンボルクロック再生回路７１では、受信信号切換スイッチ５５がＰＳＫ復調部５７側に切換られると同時に、選択スイッチがＰＳＫタイミング誤差検出回路７３に切換えられることにより、前述した第１の実施形態と同様に、位相推移検出部１３で、位相角φ′に基づいてｍｏｄπ／４演算処理及び−π／８減算処理が行われて位相推移データが算出されると共に、ＰＳＫ復調データに基づいて有効性判定部１４で有効性が判定され、その有効性情報と位相推移データとが乗算器１５で乗算されてタイミング誤差信号が形成され、このタイミング誤差信号がランダムウォークフィルタ３１に供給されることにより、サンプルクロックＳＣＫを形成して、これをＡ／Ｄ変換器４に供給する。
【００５７】
したがって、この第２の実施形態でも、ＦＳＫ復調部５６及びＰＳＫ復調部５７とを選択的に駆動する無線データ復調装置５０で、ＰＳＫ復調時に、簡易な構成で、正確なサンプルクロックを再生することができると共に、前述した第１の実施形態と同様の作用効果を得ることができる。
なお、上記第１及び第２の実施形態においては、シンボルクロック再生部１２で、位相制御器３２から出力されるクロック信号を分周回路３４で１／Ｋに分周する場合について説明したが、これに限定されるものではなく、Ｍ／Ｋ（Ｍは自然数）に分周するようにしてもよい。
また、上記第１及び第２の実施形態においては、位相角φを角度計算器５で算出する場合について説明したが、これに限定されるものではなく、複素乗算器とＰＬＬ回路とで位相情報を算出するようにしてもよい。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１実施形態を示すブロック図である。
【図２】図１のシンボルクロック再生回路の具体的構成を示すブロック図である。
【図３】８ＰＳＫ変調波のコンステレーションを示す図である。
【図４】第１の実施形態の動作の説明に供する図である。
【図５】本発明の第２の実施形態を示すブロック図である。
【図６】送信パケットを示す図である。
【図７】ディスクリミネータ特性を示す特性線図である。
【図８】図５のシンボルクロック再生回路の具体的構成を示すブロック図である。
【符号の説明】
【００５９】
１…データ復調装置、２…入力端子、３…直交検波器、４…Ａ／Ｄ変換器、５…角度計算器、６…加算器、７…キャリア再生回路、８…判定回路、９…シンボルクロック再生回路、１１…タイミング誤差検出回路、１２…シンボルクロック再生部、１３…位相推移検出部、１４…有効性判定部、１５…乗算器、１６…加算器、１７…ｍｏｄ演算回路、１８…加算器、１９…遅延回路、２０…２値化回路、２１…デコーダ、２２…遅延回路、２３…判定回路、３１…ランダムウォークフィルタ、３２…位相制御器、３３…クロック信号発生器、３４…分周器、５０…無線データ復調装置、５５…受信信号切換スイッチ、５６…ＦＳＫ復調部、５７…ＰＳＫ復調部、６１…ディスクリミネータ、６３…コンパレータ、７１…シンボルクロック再生回路、７２…ＦＳＫタイミング誤算検出回路、７３…ＰＳＫタイミング誤差検出回路、７４…選択スイッチ、７５…シンボルクロック再生部
【図１】
2005123709.tif 000009
【図２】
2005123709.tif 000010
【図３】
2005123709.tif 000011
【図４】
2005123709.tif 000012
【図５】
2005123709.tif 000013
【図６】
2005123709.tif 000014
【図７】
2005123709.tif 000015
【図８】
2005123709.tif 000016