(57)【要約】【課題】半導体装置の電極パッド上に形成するＡｕバンプにおいて、Ａｕバンプを２層以上で構成することにより、電極パッドの下地に発生するダメージを低減する。【解決手段】半導体素子１２の半導体電極１上に形成するＡｕバンプを、金めっき工程にて第１のめっき槽によって、液温５５℃に加温しためっき浴を実施して第１層目のＡｕバンプ７を形成する。成長高さは３μｍ程度になるように成長させ、その後、連続して第２のめっき槽により、液温６０℃に加温しためっき浴を実施し、一層目より硬度の高い２層目のＡｕバンプ８を高さ１２μｍ程度になるように成長させる。【選択図】図１
2005123294.tif 000002
【特許請求の範囲】
【請求項１】
電極パッド上に金バンプが形成された半導体装置であって、少なくとも２種以上の硬度の異なる金バンプ層を形成し、前記電極パッド上に形成した第１の金バンプ層の硬度より、該第１の金バンプ層上に形成した第２の金バンプ層の硬度の方を高くしたことを特徴とする半導体装置。
【請求項２】
前記第１の金バンプ層の厚さより、前記第２の金バンプ層の厚さの方を厚くしたことを特徴とする請求項１記載の半導体装置。
【請求項３】
請求項１または２記載の半導体装置を製造する方法において、パターン形成した同一のレジストを使用し、かつ２種以上の異なるめっき槽を使用し、かつ２種以上の温度のめっき液を使用することにより、少なくとも２層以上の金バンプ層を形成することを特徴とする半導体装置における金バンプの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極パッド上にＡｕ（金）バンプが形成された半導体装置、およびその半導体装置におけるＡｕバンプの形成方法に関するものである。
【背景技術】
【０００２】
図２（ａ）〜（ｆ）は従来の半導体装置におけるＡｕバンプの形成方法の工程を説明するための一部を断面して示すフロー図であって、１は半導体電極、２は表面保護膜、３はレジスト、４はＴｉＷバリアメタル、５はＡｕバリアメタル、６はＡｕバンプ、１２は半導体素子である。
【０００３】
図２（ａ）において、半導体装置の外部電極パッドとして形成された半導体電極１上の外周を含んだ半導体装置表面全体に表面保護膜２が形成される。ただし、半導体電極１のセンター部分は表面保護膜２で覆うことなく、半導体電極開口１５として表面を露出させる。図２（ｂ）において、半導体電極１全面を含む半導体装置全面にＴｉＷバリアメタル４とＡｕバリアメタル５をスパッタリング等で形成する。図２（ｃ）において、半導体装置全面にレジスト３を塗布し、Ａｕバンプ６を形成する部分をマスク工程で除去する。図２（ｄ）において、金めっきにより、Ａｕバンプ６を形成する。その後、図２（ｅ）において、レジスト３を除去し、さらにＡｕバンプ６下以外の領域にある不要な部分のＴｉＷバリアメタル４とＡｕバリアメタル５をエッチングで除去し、図２（ｆ）に示すようなＡｕバンプ６の形状を完成する。
【０００４】
なお、上述した以外のＡｕバンプ形成方法、およびその構成については特許文献１などに記載されている。
【特許文献１】特開平６−７７２３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記従来のＡｕバンプ形成方法で形成したＡｕバンプ６を液晶パネルなどのセット基板に実装する際に、不具合が発生するおそれがある。
【０００６】
図３（ａ），（ｂ）を参照して前記不具合について説明する。図３はＡｕバンプ６を形成した半導体素子１２を液晶パネルガラス９上に形成したパネルガラス電極１０にＣＯＧ（Chip On Glass）実装した場合の形状断面図である。
【０００７】
まず、Ａｕバンプ６を形成したチップを液晶パネルガラス９にＣＯＧ実装を行う。液晶パネルガラス９のパネルガラス電極１０を十分に含む領域に異方性導電フィルム１３を貼り付ける。異方性導電フィルム１３には導電粒子１４が含まれており、Ａｕバンプ６とパネルガラス電極１０との位置を十分に合わせて、所定の圧力と温度を負荷して実装し、導電粒子１４を介してＡｕバンプ６とパネルガラス電極１０とが電気的に接続される（図３（ａ））。
【０００８】
この際、Ａｕバンプ６が実装時の加熱・加圧を受けるが、このストレスによってＡｕバンプ６が潰れて変形が生じる。Ａｕバンプ６の側壁は変形に対して自由なために膨らむ。しかしながらＡｕバンプ６の半導体電極１に接した部分はストレスに対して変形する行き場がなく、半導体電極開口１５周辺において大きな応力を発生し、表面保護膜２などにクラック１８などのダメージを生じさせる（図３（ｂ））、さらにダメージが進行・加速すると、半導体電極１の下層に形成された配線あるいは回路を含む半導体素子１２に、損傷あるいは素子特性の変動を与える可能性も生ずる。
【０００９】
これに対して、仮にＡｕバンプ６の全体の硬度を低くしてストレスの発生を低減しようとした場合は、Ａｕバンプ６の横方向の膨らみが大きくなり、隣接するバンプと短絡するという問題が生じる。
【００１０】
本発明は、前記従来の課題を解決し、Ａｕバンプ全体としての膨らみの発生を抑制し、隣接するＡｕバンプ間の間隔の微細化を図るようにした半導体装置、およびその半導体装置におけるＡｕバンプの形成方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記目的を達成するため、本発明の半導体装置は、電極パッド上にＡｕバンプが形成された半導体装置であって、少なくとも２種以上の硬度の異なるＡｕバンプ層を形成し、前記電極パッド上に形成した第１のＡｕバンプ層の硬度より、該第１のＡｕバンプ層上に形成した第２のＡｕバンプ層の硬度の方を高くしたことを特徴とする。
【００１２】
また、前記第１のＡｕバンプ層の厚さより、前記第２のＡｕバンプ層の厚さの方を厚くしたものである。
【００１３】
本発明の半導体装置におけるＡｕバンプの形成方法は、パターン形成した同一のレジストを使用し、かつ２種以上の異なるめっき槽を使用し、かつ２種以上の温度のめっき液を使用することにより、少なくとも２層以上のＡｕバンプ層を形成することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、半導体電極に接地するＡｕバンプの第１層目のＡｕバンプの硬度が第２層目のＡｕバンプの硬度より低く、あるいは応力を受け変形するＡｕバンプの第１層目のＡｕバンプの厚みが第２層目のＡｕバンプの厚みより薄いため、第１層目のＡｕバンプが優先的に変形することにより、Ａｕバンプ全体としての横方向への膨らみを抑制することができる。このため、半導体電極開口周辺，配線，回路を含む半導体素子に対して、損傷あるいは素子特性の変動を生じさせることを防止することができることになり、隣接して配置するＡｕバンプ間の間隔距離を微細化することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施例について図面を用いて説明する。なお、以下の説明において、図１および図３に基づいて説明した部材に対応する部材には同一符号を付した。
【００１６】
図１（ａ）〜（ｇ）は本発明の一実施例のＡｕバンプ形成方法の工程を説明するための一部を断面して示すフロー図であり、１は半導体電極、２は表面保護膜、３はレジスト、４はＴｉＷバリアメタル、５はＡｕバリアメタル、６はＡｕバンプ、７は第１層目のＡｕバンプ、８は第２層目のＡｕバンプである。
【００１７】
図１（ａ）において、半導体素子１２の外部電極パッドである半導体電極１を形成する。通常、この半導体電極１はＡｌあるいはＣｕで形成される。また、マイグレーション対策のためにＣｕなどを混ぜる場合もある。その後、表面保護膜２により半導体電極１の全体を覆い、その後、ドライエッチングなどにより半導体電極１上の表面保護膜２に半導体電極開口１５を形成する。表面保護膜２の材料としては、Ｐｌ−ＳｉＮあるいはポリイミド樹脂などが用いられる。その後、図１（ｂ）において、半導体電極１を含む半導体素子１２の全面にＴｉＷバリアメタル４とＡｕバリアメタル５をスパッタリングなどにより形成する。
【００１８】
また、スパッタリングによって、これらのバリアメタルを形成する場合は、通常、半導体電極１上の酸化膜を除去することを目的として逆スパッタが行われ、その後、連続してバリアメタルの形成が行われる。ＴｉＷバリアメタル４とＡｕバリアメタル５は半導体電極１の材質によっては２層形成され、本実施例のように半導体電極１の材質がＡｌの場合は、バリアメタル１層目としては、Ａｌと親和性のある金属であるＴｉＷが用いられ、また、バリアメタル２層目としては、Ａｕバンプ６と同一の金属であるＡｕが使用される。この理由としては、半導体電極１のＡｌ上に、Ａｕを直接形成すると、Ａｌと第１層Ａｕバリアメタルとの密着強度が非常に弱くなるからであり、また、ＴｉＷ上にＡｕバンプ６を形成すると、ＴｉＷバリアメタル４とＡｕバンプ６との密着強度が非常に弱くなるからである。
【００１９】
その後、図１（ｃ）において、半導体装置全面にレジスト３を塗布し、Ａｕバンプ６を形成する部分以外をマスク工程で除去し、図１（ｄ）において、金めっき工程にて第１のめっき槽によって、液温５５℃に加温しためっき浴を実施して第１層目のＡｕバンプ７を形成する。成長高さは３μｍ程度になるように成長させる。図１（ｅ）において、連続して第２のめっき槽により、液温６０℃に加温しためっき浴を実施し、一層目より硬度の高い第２層目のＡｕバンプ８を高さ１２μｍ程度になるように成長させる。その後、図１（ｆ）において、レジスト３を除去し、図１（ｇ）において、Ａｕバリアメタル５，ＴｉＷバリアメタル４をエッチングにより除去する。
【００２０】
これによって、Ａｕバンプ６の第１層目のＡｕバンプ７の硬度を第２層目のＡｕバンプ８の硬度より高く形成することが可能となり、さらにＡｕバンプ６の第１層目のＡｕバンプの厚み１６を第２層目のＡｕバンプの厚み１７より薄く形成することが可能となる。
【００２１】
前記のように本実施例では、半導体電極１に接地するＡｕバンプ６の第１層目のＡｕバンプ７の硬度が第２層目のＡｕバンプ８の硬度より低いことにより、図４に示すように、優先的に変形して半導体電極開口１５の周辺，配線あるいは回路を含む半導体素子１２に発生する損傷あるいは素子特性変動を防止する構造となる。
【００２２】
さらに、応力を受け変形するＡｕバンプ６の第１層目のＡｕバンプの厚み１６が第２層目のＡｕバンプの厚み１７より薄いことにより、第１層目のＡｕバンプ７が優先的に変形してＡｕバンプ６全体としての横方向への膨らみが小さくなるように抑制することができる。これにより、隣接して配置するＡｕバンプ６間の間隔距離１１を微細化することができる。
【産業上の利用可能性】
【００２３】
本発明は、電極パッド上にＡｕバンプが形成された半導体装置、およびその半導体装置におけるＡｕバンプの形成方法に適用され、特にＡｕバンプ全体としての横方向への膨らみを抑制して、素子の損傷あるいは素子特性の変動を生じさせることを防止し、かつ隣接して配置するＡｕバンプ間の間隔距離を微細化を図るようにした半導体装置に実施して有効である。
【図面の簡単な説明】
【００２４】
【図１】（ａ）〜（ｇ）は本発明の一実施例のＡｕバンプ形成方法の工程を説明するための一部を断面して示すフロー図
【図２】（ａ）〜（ｆ）は従来の半導体装置におけるＡｕバンプの形成方法の工程を説明するための一部を断面して示すフロー図
【図３】従来のＡｕバンプが形成された半導体装置における不具合の説明図
【図４】本発明の実施例における素子損傷発生防止，素子特性変動防止の説明図
【符号の説明】
【００２５】
１  半導体電極
２  表面保護膜
３  レジスト
４  ＴｉＷバリアメタル
５  Ａｕバリアメタル
６  Ａｕバンプ
７  第１層目のＡｕバンプ
８  第２層目のＡｕバンプ
９  液晶パネルガラス
１０  パネルガラス電極
１１  Ａｕバンプ隣接間の距離
１２  半導体素子
１３  異方性導電フィルム
１４  導電粒子
１５  半導体電極開口
１６  第１層目のＡｕバンプの厚み
１７  第２層目のＡｕバンプの厚み
１８  クラック
【図１】
2005123294.tif 000003
【図２】
2005123294.tif 000004
【図３】
2005123294.tif 000005
【図４】
2005123294.tif 000006