(57)【要約】【課題】  本発明は、ビデオ信号処理装置に関し、例えばビデオ信号のフォーマット変換等に適用して、４系統のビデオ信号によりフィールド内挿処理する場合に、全体構成を簡略化することができるようにする。【解決手段】  本発明は、２系統のフィールド内内挿処理手段３２、３３により１フィールドだけタイミングの異なる２系統のフィールド内内挿信号Ｓ３３、Ｓ３４を生成した後、この２系統のフィールド内内挿信号Ｓ３３、Ｓ３４と、この２系統のフィールド内内挿信号Ｓ３３、Ｓ３４をそれぞれ１フレーム遅延させたフィールド内内挿信号Ｓ３５、Ｓ３６とによりフィールド間内挿処理する。【選択図】        図１
2005268981.tif 000002
【特許請求の範囲】
【請求項１】
ビデオ信号に対してフィールド間内挿処理により内挿フィールドを生成するビデオ信号処理装置において、
前記ビデオ信号を記録して保持し、１フィールドだけ異なるタイミングによる２系統のビデオ信号を出力する記憶手段と、
前記２系統のビデオ信号をそれぞれフィールド内内挿処理して２系統のフィールド内内挿信号を出力する第１及び第２のフィールド内内挿処理手段と、
前記２系統のフィールド内内挿信号をそれぞれ１フレーム遅延させて出力する第１及び第２の１フレーム遅延手段と、
前記第１及び第２のフィールド内内挿手段と前記第１及び第２の１フレーム遅延手段とからそれぞれ出力される４系統のフィールド内内挿信号に基づいてフィールド間内挿処理して前記内挿フィールドを生成するフィールド間内挿処理手段と
を備えることを特徴とするビデオ信号処理装置。
【請求項２】
前記第１及び第２のフィールド内内挿処理手段のフィールド内内挿処理は、ライン内挿処理である
ことを特徴とする請求項１に記載のビデオ信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオ信号処理装置に関し、例えばビデオ信号のフォーマット変換等に適用することができる。本発明は、２系統のフィールド内内挿処理手段により１フィールドだけタイミングの異なる２系統のフィールド内内挿信号を生成した後、この２系統のフィールド内内挿信号と、この２系統のフィールド内内挿信号をそれぞれ１フレーム遅延させたフィールド内内挿信号とによりフィールド間内挿処理することにより、４系統のビデオ信号によりフィールド内挿処理する場合に、全体構成を簡略化することができるようにする。
【背景技術】
【０００２】
従来、ビデオ信号処理装置であるフォーマット変換装置においては、例えば特開平８−４６９２４号公報に開示されているような２系統のビデオ信号を用いてフィールド内挿処理する装置と、４系統のビデオ信号を用いてフィールド内挿処理する装置とが提供されるようになされている。
【０００３】
すなわち図３は、２系統のビデオ信号を用いてフィールド内挿処理するフォーマット変換装置を示すブロック図であり、このフォーマット変換装置１において、２フィールドメモリ回路２は、順次入力されるビデオ信号Ｓ１を記録して保持し、フォーマット変換目標のビデオ信号Ｓ６に対応するタイミングによりライン内挿回路３に出力する。さらに２フィールドメモリ回路２は、このライン内挿回路３に出力するビデオ信号Ｓ２に対して、１フィールド遅延してなるビデオ信号Ｓ４を、このビデオ信号Ｓ２と同時並列的にライン内挿回路４に出力する。これによりフォーマット変換装置１では、この２フィールドメモリ２によりビデオ信号Ｓ１のフィールド周波数をフォーマット変換目標の周波数に変換するようになされている。
【０００４】
ライン内挿回路３、４は、それぞれ２フィールドメモリ回路２から出力されるビデオ信号Ｓ２、Ｓ４をライン内挿処理し、フォーマット変換目標のビデオ信号によるライン数により出力し、これによりフォーマット変換装置１では、これらライン内挿回路３、４によりビデオ信号Ｓ１のライン数を変換するようになされている。
【０００５】
フィールド内挿回路５は、ライン内挿回路３、４から出力されるビデオ信号Ｓ３、Ｓ５をフィールド内挿処理し、ビデオ信号Ｓ６を出力する。これによりフォーマット変換装置１では、フォーマット変換目標のライン数、フィールド数によりビデオ信号Ｓ６を出力するようになされている。
【０００６】
これに対して図４は、４系統のビデオ信号を用いてフィールド内挿処理するフォーマット変換装置を示すブロック図であり、このフォーマット変換装置１０において、４フィールドメモリ回路１１は、順次入力されるビデオ信号Ｓ１を記録して保持し、フォーマット変換目標のビデオ信号に対応するタイミングにより、順次、１フィールドずつ遅延してなる４系統のビデオ信号Ｓ７〜Ｓ１０をライン／フィールド内挿回路１２に出力する。
【０００７】
ライン／フィールド内挿回路１２は、この順次１フィールドずつ遅延してなる４系統のビデオ信号Ｓ７〜Ｓ１０を内挿処理し、フォーマット変換目標であるライン数、フィールド数によりビデオ信号Ｓ１１を生成して出力する。すなわち図５に各フィールドを５ラインによりライン内挿する場合を例にとって示すように、ライン／フィールド内挿回路１２は、これら４系統のビデオ信号Ｓ７〜Ｓ１０のそれぞれ連続する５ラインの画像データを内挿係数Ｋ１１〜Ｋ４５により重み付け加算し、これにより各フィールドにおける連続する５ラインの画像データによるライン内挿処理と、このライン内挿処理結果によるフィールド内挿処理を１回の演算処理により実行する。
【０００８】
このような４系統のビデオ信号によるフィールド内挿処理によれば、２系統のビデオ信号によるフィールド内挿処理による場合に比して、フィールド数の変換によるギクシャクとした動きであるいわゆるジャダーを軽減することができる。
【０００９】
しかしながらこのような４系統のビデオ信号によるフィールド内挿処理に係るフォーマット変換装置１０では、結局、４系統のビデオ信号について、ライン内挿処理、フィールド内挿処理を実行することが必要なことにより、構成が煩雑になる問題がある。
【特許文献１】特開平８−４６９２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は以上の点を考慮してなされたもので、４系統のビデオ信号によりフィールド内挿処理する場合に、全体構成を簡略化することができるようにする。
【課題を解決するための手段】
【００１１】
係る課題を解決するため請求項１の発明においては、ビデオ信号に対してフィールド間内挿処理により内挿フィールドを生成するビデオ信号処理装置に適用して、ビデオ信号を記録して保持し、１フィールドだけ異なるタイミングによる２系統のビデオ信号を出力する記憶手段と、２系統のビデオ信号をそれぞれフィールド内内挿処理して２系統のフィールド内内挿信号を出力する第１及び第２のフィールド内内挿処理手段と、２系統のフィールド内内挿信号をそれぞれ１フレーム遅延させて出力する第１及び第２の１フレーム遅延手段と、第１及び第２のフィールド内内挿手段と第１及び第２の１フレーム遅延手段とからそれぞれ出力される４系統のフィールド内内挿信号に基づいてフィールド間内挿処理して内挿フィールドを生成するフィールド間内挿処理手段とを備えるようにする。
【００１２】
また請求項２の発明においては、請求項１の構成において、第１及び第２のフィールド内内挿処理手段のフィールド内内挿処理は、ライン内挿処理であるようにする。
【００１３】
請求項１の構成により、ビデオ信号に対してフィールド間内挿処理により内挿フィールドを生成するビデオ信号処理装置に適用して、ビデオ信号を記録して保持し、１フィールドだけ異なるタイミングによる２系統のビデオ信号を出力する記憶手段と、２系統のビデオ信号をそれぞれフィールド内内挿処理して２系統のフィールド内内挿信号を生成して出力する第１及び第２のフィールド内内挿処理手段と、２系統のフィールド内内挿信号をそれぞれ１フレーム遅延させて出力する第１及び第２の１フレーム遅延手段と、第１及び第２のフィールド内内挿手段と第１及び第２の１フレーム遅延手段とからそれぞれ出力される４系統のフィールド内内挿信号に基づいてフィールド間内挿処理して内挿フィールドを生成するフィールド間内挿処理手段とを備えることにより、４系統のビデオ信号によりフィールド内挿処理する場合に、従来に比してライン内挿処理に係るビデオ信号の系統数を２系統低減して、その分、全体構成を簡略化することができる。
【００１４】
また請求項２の構成により、請求項１の構成において、第１及び第２のフィールド内内挿処理手段のフィールド内内挿処理は、ライン内挿処理であるようにすることにより、ライン数の変換によるビデオ信号のフォーマット変換を簡易な構成により実現することができる。
【発明の効果】
【００１５】
本発明によれば、４系統のビデオ信号によりフィールド内挿処理する場合に、全体構成を簡略化することができる。
【発明を実施するための最良の形態】
【００１６】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００１７】
（１）実施例の構成
図１は、本発明の実施例１に係るビデオ信号処理装置であるフォーマット変換装置を示すブロック図である。このフォーマット変換装置３０は、４系統のビデオ信号の処理により、順次入力されるライン数５２５本、フィールド周波数５９．９４〔Ｈｚ〕のビデオ信号Ｓ１をライン数６２５本、フィールド周波数５０〔Ｈｚ〕のビデオ信号Ｓ２０に変換する。
【００１８】
このフォーマット変換装置３０において、３フィールドメモリ回路３１は、３フィールド分のビデオ信号を記録し得る容量で構成され、順次入力されるビデオ信号Ｓ１を記録して保持し、フォーマット変換目標であるビデオ信号Ｓ２０に対応するタイミングにより出力する。この処理において、３フィールドメモリ回路３１は、１フィールドの分だけ異なるタイミングによる２系統のビデオ信号Ｓ３１、Ｓ３２を同時並列的に出力する。これによりフォーマット変換装置３０は、ビデオ信号Ｓ１の周波数をフォーマット変換目標であるビデオ信号Ｓ２０の周波数に変換する。
【００１９】
ライン内挿回路３２及び３３は、それぞれ３フィールドメモリ回路３１から出力されるビデオ信号Ｓ３１、Ｓ３２をフィールド内内挿処理であるライン内挿処理し、これによりビデオ信号Ｓ３１、Ｓ３２のライン数をフォーマット変換目標であるビデオ信号Ｓ２０のライン数に変換する。これによりライン内挿回路３２及び３３は、図２に示すように、フォーマット変換に供する４系統のビデオ信号のうち、先行する側の連続する２系統のビデオ信号であるフィールド内内挿信号Ｓ３３、Ｓ３４をそれぞれ生成する。なおこのような内挿係数Ｋｂ１１〜Ｋｂ１５を用いた荷重加算による内挿処理においては、荷重加算の特性によって減算処理となることもある。
【００２０】
１フレーム遅延回路３４、３５は、それぞれライン内挿回路３２、３３から出力されるフィールド内内挿信号Ｓ３３、Ｓ３４を１フレームの期間だけ遅延させて出力し、これによりフォーマット変換に供する４系統のビデオ信号のうち、後行する側の連続する２系統のビデオ信号であるフィールド内内挿信号Ｓ３５、Ｓ３６をそれぞれ生成する。これらによりフォーマット変換装置３０は、順次１フィールドの期間だけ遅延して、ライン数をフォーマット変換目標のライン数に変換してなる４系統のビデオ信号Ｓ３３〜Ｓ３６を生成するようになされている。
【００２１】
フィールド内挿回路３６は、これらフィールド内内挿信号Ｓ３３、Ｓ３４、Ｓ３５、Ｓ３６を内挿係数Ｋｃ１、Ｋｃ２、Ｋｃ３、Ｋｃ４によりフィールド間内挿処理であるフィールド内挿処理し、フォーマット変換信号であるビデオ信号Ｓ２０を出力する。
【００２２】
これらによりこの実施例において、３フィールドメモリ回路３１は、ビデオ信号を記録して保持し、１フィールドだけ異なるタイミングによる２系統のビデオ信号を出力する記憶手段を構成し、ライン内挿回路３２、３３は、２系統のビデオ信号をそれぞれフィールド内内挿処理して２系統のフィールド内内挿信号Ｓ３３、Ｓ３４を出力する第１及び第２のフィールド内内挿処理手段を構成し、１フレーム遅延回路３４、３５は、２系統のフィールド内内挿信号Ｓ３３、Ｓ３４をそれぞれ１フレーム遅延させて出力する第１及び第２の１フレーム遅延手段を構成し、フィールド内挿回路３６は、第１及び第２のフィールド内内挿手段と第１及び第２の１フレーム遅延手段とからそれぞれ出力される４系統のフィールド内内挿信号Ｓ３３、Ｓ３４、Ｓ３５、Ｓ３６に基づいてフィールド間内挿処理して内挿フィールドを生成するフィールド間内挿処理手段を構成するようになされている。
【００２３】
（２）実施例の動作
以上の構成において、このフォーマット変換装置３０において、処理対象であるビデオ信号Ｓ１は、３フィールドメモリ回路３１に順次入力されて保持され、フォーマット変換目標のビデオ信号Ｓ２０に対応するタイミングにより、１フィールドだけ異なるタイミングによる２系統のビデオ信号Ｓ３１、Ｓ３２により出力され、これによりフィールド周波数がフォーマット変換目標の周波数に変換される。
【００２４】
この２系統のビデオ信号Ｓ３１、Ｓ３２は、ライン内挿回路３２、３３によりそれぞれライン内挿処理されてフォーマット変換目標のライン数に変換される。また続く１フレーム遅延回路３４、３５によりそれぞれ１フレーム遅延される。これらの処理により、フォーマット変換装置３０では、フィールド内挿処理に供する順次１フィールドずつ遅延してなる４系統のフィールド内内挿信号Ｓ３３〜Ｓ３６が生成され、この４系統のフィールド内内挿信号Ｓ３３〜Ｓ３６を用いたフィールド内挿処理によりフォーマット変換目標のビデオ信号Ｓ２０が生成される。
【００２５】
これらによりこのフォーマット変換装置３０では、２系統のビデオ信号Ｓ３１、Ｓ３２をフィールド内内挿処理であるライン内挿処理した後、その処理結果である２系統のビデオ信号Ｓ３３、Ｓ３４と、この２系統のビデオ信号Ｓ３３、Ｓ３４を１フレーム遅延させたビデオ信号Ｓ３５、Ｓ３６とによる４系統のビデオ信号をフィールド間内挿処理であるフィールド内挿処理することにより、ビデオ信号Ｓ１をフォーマット変換処理することができ、これにより従来に比してライン内挿処理に係るビデオ信号の系統数を２系統低減して、その分、構成を簡略化することができるようになされている。
【００２６】
しかして、このようなフォーマット変換に供する４系統のビデオ信号Ｓ３３〜Ｓ３６のうち、１フレームだけタイミングの異なってなるビデオ信号Ｓ３３及びＳ３５、Ｓ３４及びＳ３６は、それぞれライン内挿係数が同一であり、これによりこの実施例においては、これら各ビデオ信号Ｓ３３及びＳ３５、Ｓ３４及びＳ３６でライン内挿回路を共用化して全体構成を簡略化するようになされている。
【００２７】
またこのようにしてビデオ信号をフォーマット変換するつき、フィールド周波数の変換処理に供する先頭段のメモリ回路を３フィールドメモリ回路３１により構成して、フォーマット変換目標のビデオ信号Ｓ２０に対応するタイミングにより、１フィールドだけタイミングの異なる２系統のビデオ信号Ｓ３１、Ｓ３２を出力することにより、この２系統のビデオ信号Ｓ３１、Ｓ３２をフォーマット変換目標のビデオ信号Ｓ２０に対応するタイミングにより、常時出力することができ、これによりフォーマット変換結果によるビデオ信号Ｓ２０を連続して出力できるようになされている。
【００２８】
（３）実施例の効果
以上の構成によれば、２系統のフィールド内内挿処理手段であるライン内挿回路３２、３３により１フィールドだけタイミングの異なる２系統のフィールド内内挿信号Ｓ３３、Ｓ３４を生成した後、この２系統のフィールド内内挿信号Ｓ３３、Ｓ３４と、この２系統のフィールド内内挿信号Ｓ３３、Ｓ３４をそれぞれ１フレーム遅延させたフィールド内内挿信号Ｓ３５、Ｓ３６とによりフィールド間内挿処理することにより、４系統のビデオ信号によりフィールド内挿処理する場合に、全体構成を簡略化することができる。
【００２９】
またフィールド内内挿処理として、ライン内挿回路３２、３３によりライン内挿処理するようにしたことにより、ライン数の変換によるビデオ信号のフォーマット変換を簡易な構成により実現することができる。
【実施例２】
【００３０】
なお上述の実施例においては、フィールド内内挿処理にライン内挿処理を適用して、ビデオ信号Ｓ１のライン数及びフィールド数を変換する場合について述べたが、本発明はこれに限らず、フィールド内内挿処理にライン内内挿処理を適用して、ライン数の変換に代えて、又はライン数の変換に加えて、１ラインの画素数を変換する場合にも広く適用することができる。
【００３１】
また上述の実施例においては、ライン数５２５本、フィールド周波数５９．９４〔Ｈｚ〕のビデオ信号をライン数６２５本、フィールド周波数５０〔Ｈｚ〕のビデオ信号にフォーマット変換する場合について述べたが、本発明はこれに限らず、これとは逆にフォーマット変換する場合等、種々のフォーマット変換処理に広く適用することができる。
【産業上の利用可能性】
【００３２】
本発明は、ビデオ信号処理装置に関し、例えばフォーマット変換装置に適用することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施例に係るフォーマット変換装置を示すブロック図である。
【図２】図１のフォーマット変換装置の内挿処理の説明に供する略線図である。
【図３】従来のフォーマット変換装置を示すブロック図である。
【図４】従来のフォーマット変換装置を示すブロック図である。
【図５】従来のフォーマット変換装置の内挿処理の説明に供する略線図である。
【符号の説明】
【００３４】
１、１０、３０……フォーマット変換装置、２……２フィールドメモリ回路、３、４、３２、３３……ライン内挿回路、５、３６……フィールド内挿回路、１１……４フィールドメモリ回路、１２……ライン／フィールド内挿回路、３１……３フィールドメモリ回路
【図１】
2005268981.tif 000003
【図２】
2005268981.tif 000004
【図３】
2005268981.tif 000005
【図４】
2005268981.tif 000006
【図５】
2005268981.tif 000007