(57)【要約】【課題】  電源電圧の変動によらず安定してＦＥＴを駆動する。【解決手段】  差動増幅回路４によって電源１の電圧値とスイッチングレギュレータ５の出力電圧値との電圧差を算出し、該電圧差を抵抗器１５、１６によって分圧してスイッチングレギュレータ５に入力する。スイッチングレギュレータ５は、差動増幅回路４から入力された電圧値と基準電圧βとを比較して電源１の電圧を制御してＦＥＴ２のゲート端子に印加する。これにより、電源１の電圧値の変動に応じてスイッチングレギュレータ５の出力電圧値も変動することにより、ＦＥＴ２のゲート、ソース端子間電圧は常に一定となり、所望のゲート、ソース端子間電圧を保ちつつＦＥＴ２を駆動させることができる。【選択図】              図１
2005160212.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧をスイッチングレギュレータによって調圧してＦＥＴを駆動するためのＦＥＴ駆動電圧を生成するＦＥＴ駆動装置において、
前記電源電圧と、前記スイッチングレギュレータの出力電圧との電圧差を検出する差動増幅回路を備え、
前記スイッチングレギュレータは、前記差動増幅回路の検出結果にもとづいて前記ＦＥＴ駆動電圧を制御することを特徴とするＦＥＴ駆動装置。
【請求項２】
前記スイッチングレギュレータは、
前記差動増幅回路によって検出された電圧差が増加した場合には前記ＦＥＴ駆動電圧を減少方向に制御し、
前記差動増幅回路によって検出された電圧差が減少した場合には前記ＦＥＴ駆動電圧を増加方向に制御することを特徴とする請求項１記載のＦＥＴ駆動装置。
【請求項３】
前記差動増幅回路は、差動増幅器と抵抗器とを備え、
前記差動増幅回路は、前記差動増幅器によって前記電源電圧と前記スイッチングレギュレータの出力電圧との電圧差を検出し、該検出した電圧差を前記抵抗器によって降圧してスイッチングレギュレータに入力することを特徴とする請求項１または２記載のＦＥＴ駆動装置。
【請求項４】
差動増幅回路によって、電源電圧とスイッチングレギュレータの出力電圧との電圧差を検出し、
前記差動増幅回路の検出結果にもとづいて、ＦＥＴを駆動するためのＦＥＴ駆動電圧を前記スイッチングレギュレータにより制御することを特徴とするＦＥＴ駆動装置におけるＦＥＴ駆動電圧生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＮチャンネルＦＥＴをハイサイドにて駆動するＦＥＴ駆動装置およびＦＥＴ駆動装置におけるＦＥＴ駆動電圧生成方法に関する。
【背景技術】
【０００２】
従来、負荷を、負荷の上流側に設けられたＮチャンネルＦＥＴ（以下、ＦＥＴ）でオンオフするいわゆるハイサイドスイッチに関し、電源電圧をスイッチングレギュレータによって昇圧するとともに一定電圧に変換したうえで、ＦＥＴのゲート端子に印加するよう構成したＦＥＴ駆動装置がある。
【特許文献１】特開２００２−２３８２５１号公報
【特許文献２】特開２００３−１８００７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながらこのような従来のＦＥＴ駆動装置においては、ＦＥＴのゲート端子にはスイッチングレギュレータによって電源電圧の変動によらず常に一定電圧が印加されている。これにより電源電圧が何かしらの要因で変動し電圧が高くなった場合には、ＦＥＴがオンされたときに、ＦＥＴのソース端子の電位が電源電圧に伴って高くなるので、ＦＥＴのゲート、ソース端子間電圧が所定電圧値未満となってしまい、ＦＥＴのオン状態を維持できなかったり、あるいは完全なオン状態とならずに熱を発生し、安定性に欠けてしまうといった問題があった。
【０００４】
そこで本発明はこのような問題点に鑑み、電源電圧の変動によらず安定してＦＥＴを駆動することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、電源電圧と、スイッチングレギュレータの出力電圧との電圧差を検出する差動増幅回路を備え、スイッチングレギュレータは差動増幅回路の検出結果にもとづいてＦＥＴを駆動するためのＦＥＴ駆動電圧を制御するものとした。
【発明の効果】
【０００６】
本発明によれば、差動増幅回路の検出結果にもとづいてスイッチングレギュレータがＦＥＴ駆動電圧を制御し、該ＦＥＴ駆動電圧をＦＥＴのゲート端子に印加することにより、電源電圧に変動がある場合にもＦＥＴのゲート、ソース端子間電圧を常に所定値以上に保つことができ、ＦＥＴを安定して駆動することができる。
【発明を実施するための最良の形態】
【０００７】
次に本発明の実施の形態を実施例により説明する。
図１にＦＥＴを駆動する駆動回路を示す。
ＦＥＴ２のドレイン端子に電源１が接続され、ソース端子に負荷３が接続される。電源１の電圧がスイッチングレギュレータ５によって調圧され、該調圧された電圧が、ゲートオンオフ信号に応じてオンオフ動作を行うスイッチ６を介して、ＦＥＴ２のゲート端子に印加される。
また電源１に差動増幅回路４が接続され、その出力端はスイッチングレギュレータ（ＳＷ−ＲＧ）５の入力側に接続される。
【０００８】
差動増幅回路４は、内部に備えた差動増幅器１０によって電源１の電圧値とスイッチングレギュレータ５の出力電圧値との差を検出するものである。
電源１は抵抗器１１を介して差動増幅器１０のマイナス側の入力端子に接続される。スイッチングレギュレータ５の出力端子は抵抗器１２を介して差動増幅器１０のプラス側の入力端子に接続される。
【０００９】
差動増幅器１０のプラス側の入力端子は抵抗器１４を介してアースに接続され、差動増幅器１０のマイナス側の入力端子は抵抗器１３を介して、差動増幅器１０の出力端子に接続される。
さらに差動増幅器１０の出力端子は、抵抗器１５および抵抗器１６を介してアースに接続される。
また抵抗器１５と抵抗器１６との接続点を点ｄとし、点ｄとスイッチングレギュレータ５の入力側とが接続される。
【００１０】
スイッチングレギュレータ５の出力側とスイッチ６との接続点を点ｂとし、電源１と抵抗器１１との接続点を点ａとする。また差動増幅器１０の出力端子と抵抗器１５との接続点を点ｃとする。
本実施例において、抵抗器１１、１２、１３、１４の抵抗値を同一とすると、点ｃ電圧Ｅｏｕｔは次式によって求められる。
Ｅｏｕｔ＝（点ｂ電圧値―点ａ電圧値）×抵抗器１３の抵抗値／抵抗器１１の抵抗値
（１）
【００１１】
スイッチングレギュレータ５は、スイッチングレギュレータ５が出力する電圧の基準となる基準電圧βと、スイッチングレギュレータ５に入力される点ｄ電圧とが等しくなるように電源１の電圧を調圧して出力する。
スイッチングレギュレータ５は、入力電圧が基準電圧βよりも高くなると出力電圧を下げる方向に制御し、入力電圧が基準電圧βよりも低くなると出力電圧を上げる方向に制御する。
【００１２】
点ｃ電圧Ｅｏｕｔを抵抗器１５、１６によって分圧し、点ｄ電圧としてスイッチングレギュレータ５に入力する際に、点ｄ電圧がスイッチングレギュレータ５の基準電圧βと等しくなるように抵抗器１５、１６による点ｃ電圧Ｅｏｕｔの分圧比を設定すると、スイッチングレギュレータ５の出力は電源１の電圧が変動しても常に電源１の電圧よりもＥｏｕｔだけ高い電圧を出力するよう制御される。
したがって、電源１の電圧が変化しても、常にＦＥＴ２のゲート端子にドレーン端子よりもＥｏｕｔだけ高い電圧を印加でき、所望のゲート、ソース端子間電圧を保ってＦＥＴ２を駆動することができる。
【００１３】
ここで、図１に示すＦＥＴ駆動回路において、電源１の電圧を１０Ｖ、スイッチングレギュレータ５の出力電圧を２０Ｖ、スイッチングレギュレータ５の基準電圧βを１Ｖ、抵抗器１１、１２、１３、１４の抵抗値を同値とし、抵抗器１５の抵抗値を９ｋΩ、抵抗器１６の抵抗値を１ｋΩとし、ＦＥＴ２のゲート、ソース端子間電圧を１０Ｖで制御する。
【００１４】
この場合、点ｃ電圧Ｅｏｕｔは次式によって表される。
Ｅｏｕｔ＝（２０Ｖ−１０Ｖ）×抵抗器１３の抵抗値／抵抗器１１の抵抗値
＝１０Ｖ                                              （２）
したがって、点ｄ電圧は次式によって表される。
点ｄ電圧＝１ｋΩ／（９ｋΩ＋１ｋΩ）×１０Ｖ
＝１Ｖ                                                （３）
【００１５】
ここで、電源１の電圧値が１０Ｖから１２Ｖに上昇した場合の各部の電圧値を示す。
電源１の電圧値が１０Ｖから１２Ｖに上昇すると、点ｃ電圧Ｅｏｕｔは、次式によって表される。
Ｅｏｕｔ＝（２０Ｖ−１２Ｖ）×抵抗器１３の抵抗値／抵抗器１１の抵抗値
＝８Ｖ                                                （４）
したがって、点ｄ電圧は次式によって表される。
点ｄ電圧＝１ｋΩ／（９ｋΩ＋１ｋΩ）×８Ｖ
＝０．８Ｖ                                            （５）
【００１６】
スイッチングレギュレータ５の基準電圧βは１Ｖであり、入力電圧（点ｄ電圧）よりも基準電圧βが高いので、入力電圧が基準電圧βとなるまでスイッチングレギュレータ５からの出力電圧（点ｂ電圧）を上昇させる。
よって、点ｄ電圧が１Ｖとなるのは点ｂ電圧が２２Ｖの場合であり、スイッチングレギュレータ５は２２Ｖまで電圧を上昇させる。
したがって、ＦＥＴ２のゲート端子に２２Ｖの電圧が印加され、ＦＥＴ２は上記と同様にゲート、ソース端子間電圧が１０Ｖで駆動される。
【００１７】
本実施例は以上のように構成され、差動増幅回路４によって電源１の電圧値とスイッチングレギュレータ５の出力電圧値との電圧差を算出し、該電圧差を抵抗器１５、１６によって分圧してスイッチングレギュレータ５に入力する。スイッチングレギュレータ５は、差動増幅回路４から入力された電圧値と基準電圧βとを比較して電源１の電圧を制御してＦＥＴ２のゲート端子に印加する。
これにより、電源１の電圧値の変動に応じてスイッチングレギュレータ５の出力電圧値も変動することにより、ＦＥＴ２のゲート、ソース端子間電圧は常に一定となり、所望のゲート、ソース端子間電圧を保ちつつＦＥＴ２を駆動させることができる。
【００１８】
また差動増幅回路４内部の抵抗器１５、１６によって点ｃ電圧Ｅｏｕｔを分圧してスイッチングレギュレータ５に入力することにより、入力された電圧と比較するスイッチングレギュレータ５内部の基準電圧βとして低い電圧値を用いることができる。
【図面の簡単な説明】
【００１９】
【図１】本実施例におけるＦＥＴ駆動回路を示す図である。
【符号の説明】
【００２０】
１    電源
２    ＦＥＴ
３    負荷
４    差動増幅回路
５    スイッチングレギュレータ
６    スイッチ
１０    差動増幅器
１１、１２、１３、１４、１５、１６    抵抗器
β    基準電圧
【図１】
2005160212.tif 000003