(57)【要約】【課題】  高速動作及び高密度記録が可能で、高信頼性を有する磁気メモリー装置及びその製造方法を提供する。【解決手段】  ２つのバリスティックＭＲ素子１４Ａ、１４Ｂから構成され、第１ＢＭＲ素子１４Ａは、基板１５上に第１ワード線１１Ａ、凸状基体１６、シード層１８、第１自由磁化層１９Ａが順次積層されてなり、第１自由磁化層１９Ａの表面上にその表面の一部１９Ａ−１と接触する接合絶縁層２０と、接合絶縁層２０上に固定磁化層２１、反強磁性層２２が積層され、さらに反強磁性層２２上にはビット線１２が形成される。第２ＢＭＲ素子１４Ｂも第１ＢＭＲ素子１４Ａと同様の構成とする。第１自由磁化層１９Ａ又は第２自由磁化層１９Ｂと接合絶縁層２０とが接触する接合部は微小面積をもって形成される。第１自由磁化層１９Ａ及び第２自由磁化層１９Ｂをハーフメタル材料より構成してもよい。【選択図】  図３
2005123298.tif 000002
【特許請求の範囲】
【請求項１】
第１の強磁性層と、
前記第１の強磁性層上に設けられた接合絶縁層と、
前記接合絶縁層上に設けられた第２の強磁性層とよりなるメモリーセルを備え、
前記第１の強磁性層の磁化方向と第２の強磁性層の磁化方向とのなす角に基づいて情報を記憶する磁気メモリー装置であって、
前記第１の強磁性層と接合絶縁層とが微少領域をもって接触する接合部を有することを特徴とする磁気メモリー装置。
【請求項２】
前記第１の強磁性層は凸状の基体を覆うように形成されてなり、
前記基体の先端に前記接合部が形成されてなることを特徴とする請求項１記載の磁気メモリー装置。
【請求項３】
前記第１の強磁性層または第２の強磁性層はハーフメタル材料よりなることを特徴とする請求項１または２記載の磁気メモリー装置。
【請求項４】
前記基体と第１の強磁性層との間にシード層を更に有し、
前記シード層がＲｕ膜、Ｒｕ系合金膜、及びＶ膜とＲｕ膜またはＲｕ系合金膜とを順次積層した積層体の群のうち、いずれか１つよりなることを特徴とする請求項１〜３のうち、いずれか一項記載の磁気メモリー装置。
【請求項５】
前記基体の材料が、Ｓｉ、Ｎｂ、Ｍｏ、Ｗ、Ａｕ、Ｃｕ、Ｐｔ、Ｔｉ、Ｔａ及びカーボンナノチューブの群のうちいずれかよりなることを特徴とする請求項１〜４のうち、いずれか一項記載の磁気メモリー装置。
【請求項６】
前記第１の強磁性層は自由磁化層であり、前記第２の強磁性層が固定磁化層であることを特徴とする請求項１〜５のうち、いずれか一項記載の磁気メモリー装置。
【請求項７】
前記メモリーセルは１つの固定磁化層に対して２つの前記接合部を介して２つの自由磁化層を有し、
前記２つの自由磁化層の磁化方向に基づいて３つの値を記憶することを特徴とする請求項１〜６のうち、いずれか一項記載の磁気メモリー装置。
【請求項８】
凸状の基体と、
前記基体上に設けられた第１の強磁性層と、
前記第１の強磁性層上に設けられた接合絶縁層と、
前記接合絶縁層上に設けられた第２の強磁性層とよりなるメモリーセルを備え、
前記第１の強磁性層の磁化方向と第２の強磁性層の磁化方向とのなす角に基づいて情報を記憶する磁気メモリー装置の製造方法であって、
前記第１の強磁性層を形成する工程と、
前記第１の強磁性層を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に研削処理を行って前記第１の強磁性層の一部を露出する工程と、
前記第１の強磁性層および層間絶縁膜を覆う前記接合絶縁層を形成する工程と、
前記接合絶縁層上に第２の強磁性層を形成する工程とを含む磁気メモリー装置の製造方法。
【請求項９】
前記研削処理がドライエッチング法または化学的機械研磨法により行われることを特徴とする請求項８記載の磁気メモリー装置の製造方法。
【請求項１０】
前記第１の強磁性層を形成する工程の前に、前記基体を形成する工程を更に含み、
前記基体を形成する工程は、導電体層を選択的にエッチングして凸状に形成することを特徴とする請求項８または９記載の磁気メモリー装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トンネル接合部面積が微小なバリスティックＭＲ（磁気抵抗効果型）素子を有するメモリーセルを備えた磁気メモリー装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータや携帯端末機器の補助記憶装置として、情報の保持に電力を必要としない不揮発性メモリーが使用されることが多くなってきている。ＭＲＡＭ（磁気ランダムアクセスメモリ）はフラッシュメモリーに替わる不揮発メモリーとして盛んに検討が進められている。
【０００３】
ＭＲＡＭは、図１に示すようにワード線１０１及びビット線１０２２の交叉する箇所にメモリーセル１０３が配置され、メモリーセル１０３にはＴＭＲ（磁気トンネル効果型）素子１０４が用いられている。ＴＭＲ素子１０４は、自由磁化層１０５、接合絶縁層１０６、固定磁化層１０８が順次積層されて構成され、ワード線１０１に書き込み電流を流して自由磁化層の磁化方向を固定磁化層の磁化方向に対して平行あるいは反平行として、“０”または“１”の２値を記憶する。読み出し時には、メモリーセルに垂直に検知電流を流して、磁化方向が平行の場合と反平行の場合とで異なるＴＭＲ素子の電気抵抗により生ずる電圧降下の変化を図示されないセンスアンプにより検出し、“０”または“１”の判別を行う。
【非特許文献１】Garcia, Appl.Phys. Lett., vol. 77, No.9, (2000) pp.1351-1353
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、接合絶縁層１０６は３ｎｍ程度の極薄の絶縁層からなるので、接合絶縁層１０６のごく一部にピンホール等の欠陥が形成されるとその部分から検知電流がリークし、ＴＭＲ素子の抵抗値が大幅に低下するので、記憶されている情報が読みとれなくなってしまう。通常、ＴＭＲ素子のトンネル接合部の面積の面積は数μｍ2もあり、その面積に極薄の絶縁層を欠陥なしに形成することは極めて困難である。
【０００５】
また、ＴＭＲ素子の抵抗変化率は約４０％であり、情報の読み出しを正確に行うためにはメモリーセルでの電圧降下を検知するためのサンプリング時間を長くすることにより読み出し時のエラーを低減することができるが、読み出しの高速化を図るためには不十分である。
【０００６】
また、ＴＭＲ素子を用いたメモリーセルでは、１つのメモリーセルには１つのＴＭＲ素子が形成されているため、２値、すなわち１ビットの情報しか保持することができないため高密度記録化を図ることができない。ＴＭＲ素子を２つ並べて１つのメモリーセルとして多値の情報を保持することもできるが、メモリーセル１つあたりの占める面積が増加してしまい、高密度記録化を図ることができない。また、ＴＭＲ素子を並べる方向によりワード線あるいはビット線の幅を拡大する必要があり、配線の高密度化の障害となってしまう。
【０００７】
そこで、本発明は上記問題点に鑑みてなされたもので、本発明の目的は、高速動作及び高密度記録が可能で、高信頼性を有する磁気メモリー装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、第１の強磁性層と、前記第１の強磁性層上に設けられた接合絶縁層と、前記接合絶縁層上に設けられた第２の強磁性層とよりなるメモリーセルを備え、前記第１の強磁性層の磁化方向と第２の強磁性層の磁化方向とのなす角に基づいて情報を記憶する磁気メモリー装置であって、前記第１の強磁性層と接合絶縁層とが微少領域をもって接触する接合部を有する磁気メモリー装置が提供される。
【０００９】
本発明によれば、第１の強磁性層と接合絶縁層との接合部が微小領域を形成しているので、微小領域を通過する電子がバリスティック（弾道的）伝導を形成し、磁気トンネル効果と同様の磁気抵抗変化を生ずる。また、接合絶縁層は極薄なため微小なピンホールが形成されやすいが、第１の強磁性層が接触している接合部が微小なため、その領域にピンホールが形成される確率が大幅に低下する。したがって、ピンホールに起因するリーク電流増加などのメモリーセルの不良を大幅に低減することができる。ここで、微小領域とは、接合絶縁層の厚さ方向に垂直な面の面積に対して小さいことをいい、更には１×１０-18ｍ2〜１×１０-14ｍ2であることが好ましい。
【００１０】
前記第１の強磁性層又は第２の強磁性層はハーフメタル材料より構成してもよい。スピン偏極率が高く磁気抵抗変化率を高めることができる。
【００１１】
本発明の他の観点によれば、基体と、前記基体上に設けられた第１の強磁性層と、前記第１の強磁性層上に設けられた接合絶縁層と、前記接合絶縁層上に設けられた第２の強磁性層とよりなるメモリーセルを備え、前記第１の強磁性層の磁化方向と第２の強磁性層の磁化方向とのなす角に基づいて情報を記憶する磁気メモリー装置の製造方法であって、前記第１の強磁性層を形成する工程と、前記第１の強磁性層を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜に研削処理を行って前記第１の強磁性層の一部を露出する工程と、前記第１の強磁性層および層間絶縁膜を覆う前記接合絶縁層を形成する工程と、前記接合絶縁層上に第２の強磁性層を形成する工程とを含む磁気メモリー装置の製造方法が提供される。
【００１２】
本発明によれば、第１の強磁性層を覆う層間絶縁膜に研削処理を行うことにより凸状の第１の強磁性層の一部を露出して、その上に接合絶縁層を形成する。したがって、第１の強磁性層の一部と接合絶縁層が接触する接合部を容易に形成することができる。
【００１３】
前記研削処理がドライエッチング法または化学的機械研磨法により行われてもよい。層間絶縁膜を均一に研削することができるので、基板上に形成されるメモリーセル間で接合部の面積をそろえることができ、その結果メモリーセル間で磁気抵抗変化率などの特性を均一化することができる。
【００１４】
前記第１の強磁性層を形成する工程の前に、前記基体を形成する工程を更に含み、前記基体を形成する工程は導電体層を選択的にエッチングして凸状に形成してもよい。選択的にエッチングすることにより容易に凸状の基体を形成することができ、基体間の形状をそろえることができる。
【発明の効果】
【００１５】
本発明によれば、第１の強磁性層と接合絶縁層とが微少領域をもって接触する接合部を有するので、微小領域を通過する電子がバリスティック伝導を形成し、磁気抵抗変化率が向上する。したがって、高速動作及び高密度記録が可能で、高信頼性を有する磁気メモリー装置を実現することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面に基づいて本発明の実施の形態を説明する。
【００１７】
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る磁気メモリー装置の分解斜視図である。図２を参照するに、磁気メモリー装置１０は、一つの水平面内に平行に配置された第１ワード線１１Ａ及び第２ワード線１１Ｂと、他の水平面内に平行に、かつ第１ワード線１１Ａ及び第２ワード線１１Ｂと垂直に配置されたビット線１２と、第１ワード線１１Ａ及び第２ワード線１１Ｂとビット線１２との交点に設けられたメモリーセル１３などから構成され、さらに図示されない書き込み電流を流すための駆動回路や、メモリーセル１３を選択する選択回路、メモリーセル１３での電圧降下を検出するセンスアンプなどから構成されている。
【００１８】
図３は、第１の実施の形態に係る磁気メモリー装置のメモリーセルの断面図である。図３を参照するに、メモリーセル１３は、２つのバリスティックＭＲ素子（以下、「ＢＭＲ素子」と称する。）１４Ａ、１４Ｂから構成されている。一方の第１ＢＭＲ素子１４Ａは、基板１５上に第１ワード線１１Ａ、凸状基体１６、シード層１８、第１自由磁化層１９Ａが順次積層されてなり、自由磁化層１９Ａの表面上にその表面の一部１９Ａ−１と接触する接合絶縁層２０と、接合絶縁層２０上に固定磁化層２１、反強磁性層２２が積層され、さらに反強磁性層２２上にはビット線１２が形成されている。他方の第２ＢＭＲ素子１４Ｂは、第１ＢＭＲ素子１４Ａと同様に構成され、第２ワード線１１Ｂ、凸状基体１６、シード層１８、第２自由磁化層１９Ｂが順次積層されてなり、第２自由磁化層１９Ｂの表面上にその表面の一部１９Ｂ−１と接触する、第１ＢＭＲ素子と共通の接合絶縁層２０、固定磁化層２１、反強磁性層２２、ビット線１２が積層して形成されている。基板側から順に、第１自由磁化層１９Ａ又は第２自由磁化層１９Ｂ（以下、区別する必要がない場合は総称して「自由磁化層１９Ａ，１９Ｂ」という。）／接合絶縁層２０／固定磁化層２１の積層体は、自由磁化層１９Ａ，１９Ｂと接合絶縁層２０とが微小な面積をもって接触して構成される。さらにメモリーセルは酸化アルミニウム、シリコン酸化膜の層間絶縁膜２３〜２６が充填される。このような構造により、自由磁化層１９Ａ，１９Ｂ／接合絶縁層２０／固定磁化層２１の積層体を通過する電子が自由磁化層１９Ａ，１９Ｂと固定磁化層２１の磁化方向の相対的な角度により透過する電子量が変化する。
【００１９】
前記第１ワード線１１Ａ及び第２ワード線１１Ｂは、Ａｌ、Ｗ、Ｃｕ、Ｐｔ、Ａｕ、Ｐｄ及びこれらの合金などの半導体装置に用いられる公知の配線材料により構成される。
【００２０】
前記凸状基体１６は、Ｓｉ、Ｎｂ、Ｍｏ、Ｗ、Ａｕ、Ｃｕ、Ｐｔ、Ｔｉ、Ｔａ、及びカーボンナノチューブなどの非磁性導電性材料から構成され、先端部が凸状の形状を有している。この上に形成される自由磁化層１９Ａ，１９Ｂと、接合絶縁層２０との接触面積を微小化することができる。凸状基体１６は例えば、電界放出装置の電子放出に用いられる不純物イオンをドープして導電性を付与したポリシリコンよりなるマイクロティップを用いることができる。
【００２１】
前記シード層１８は、例えば厚さが１ｎｍ〜５０ｎｍのＲｕ膜、Ｒｕ系合金膜、Ｖ（バナジウム）膜にＲｕ膜またはＲｕ系合金膜を堆積した積層体から構成される。シード層１８は自由磁化層１９Ａ，１９Ｂの下地層として結晶配向方向を制御することができる。シード層１８は設けてもよく設けなくてもよい。
【００２２】
前記自由磁化層１９Ａ，１９Ｂは、例えば厚さが１ｎｍ〜３０ｎｍの軟磁性強磁性材料からなる合金膜、例えばＣｏ、Ｆｅ、Ｎｉ、これらの元素を含む合金膜あるいは合金膜の積層体から構成される。さらに、自由磁化層１９Ａ，１９Ｂはハーフメタル材料から構成されることが好ましい。ハーフメタル材料は、ＣｏＦｅＢなどの強磁性合金と比較して、スピン偏極率（分極率）が高く、磁気抵抗変化率を高めることができる。すなわち、磁気抵抗変化率＝２×Ｐ2／（１−Ｐ2）×Ｆと表され、分極率Ｐはハーフメタルの場合はほぼ１となるので、磁気抵抗変化率は理論的に略無限大となる。なお、式中のＦは電流のスピン偏極に依存しない量である。
【００２３】
また、ハーフメタル材料からなる自由磁化層１９Ａ，１９Ｂから固定磁化層２１にバリスティックに偏極電子が流れるため、接合絶縁層２０にピンホールが存在した場合であってもその影響を受け難い。強磁性のハーフメタル材料としては、例えば、Ｆｅ３Ｏ４、ＣｒＯ2、ＣｒＡｓ、ＭｎＡｓ、ペロブスカイト構造を有する（Ｌａ、Ｓｒ）ＭｎＯ3などが挙げられる。（Ｌａ1-xＳｒx）ＭｎＯ3と表すとｘ＝０．２〜０．４（原子濃度）であることが好ましい。
【００２４】
前記自由磁化層１９Ａ，１９Ｂと接合絶縁層２０との接触面積は１×１０-18ｍ2〜１×１０-14ｍ2の範囲であることが好ましい。この範囲に設定することによりバリスティックに偏極電子を流すことができる。また、自由磁化層１９Ａ，１９Ｂには例えば基板１５面に平行な面内において磁気異方性を有する。例えば、磁化容易軸を固定磁化層２１の固定磁化方向と平行にしてもよく垂直にしてもよい。
【００２５】
前記接合絶縁層２０は、例えば厚さが０．５ｎｍから５ｎｍの非磁性絶縁体材料よりなり、例えばＡｌ2Ｏ3膜やＡｌＮ膜、ＳｉＮ膜など公知の非磁性絶縁膜を用いることができる。また、接合絶縁層２０はＡｌ膜などの金属膜を熱酸化ある自然酸化、酸素ラジカルなどによる酸化処理、あるいは同様の方法による窒化処理を行って形成された絶縁膜でもよい。
【００２６】
接合絶縁層２０の厚さは０．４ｎｍ〜２．０ｎｍであることが好ましい。接合抵抗値を低下することができる。本実施の形態の磁気メモリー装置１０では、自由磁化層１９Ａ，１９Ｂと接合絶縁層との接触面積が従来のＴＭＲ素子より微小となっているので、接触部分でピンホールが存在する確率が極めて低く、その結果ＢＭＲ素子１４Ａ，１４Ｂの歩留まりを向上することができる。
【００２７】
前記固定磁化層２１は、例えば厚さが１ｎｍ〜３０ｎｍのＣｏ、Ｆｅ、Ｎｉ、これらの元素を含む強磁性材料からなる合金膜、さらにその合金膜の積層体から構成される。固定磁化層２１は、例えば、Ｎｉ80Ｆｅ20膜、Ｃｏ75Ｆｅ25膜などである。が固定磁化層２１は、その上に形成される反強磁性層２２と交換結合し、磁化方向が一方向に固定される。また、固定磁化層２１は、上述したハーフメタル材料から構成してもよい。上述したように磁気抵抗変化率を高めることができる。この場合、自由磁化層１９Ａ，１９Ｂは軟磁性強磁性材料からなる合金膜、例えばＣｏ、Ｆｅ、Ｎｉ、これらの元素を含む合金膜あるいは合金膜の積層体から構成される。
【００２８】
前記反強磁性層２２は、例えば厚さが５ｎｍ〜５０ｎｍのＲｅ、Ｒｕ、Ｒｈ、Ｐｄ、Ｉｒ、Ｐｔ、Ｃｒ、Ｆｅ、Ｎｉ、Ｃｕ、Ａｇ及びＡｕよりなる群のうち少なくとも１種の元素とＭｎとを含む反強磁性材料、例えばＰｔＰｄＭｎ、ＦｅＭｎ、ＩｒＭｎなどにより構成される。さらにＭｎの含有量は４５原子％〜６０原子％であることが好ましい。反強磁性層２２は所定の磁場中で加熱処理を行うことにより反強磁性が出現し、固定磁化層２１の磁化方向を一方向に固定することができる。
【００２９】
前記ビット線１２は、第１ワード線１１Ａ及び第２ワード線１１Ｂと同様の材料から構成される。なお、反強磁性層２２とビット線１２との間にＡｕ膜あるいはＴａ膜などよりなる保護膜を設けてもよい。反強磁性層２２に固定磁化層２１の磁化方向を決定するための磁場中加熱処理をする際に、反強磁性層２２の酸化を防止することができる。
【００３０】
次に、本実施の形態に係る磁気メモリー装置１０の記録再生動作について説明する。
【００３１】
図４は、メモリーセルに記録する過程を示す図、図５は、第１及び第２自由磁化層のアステロイド曲線を示す図である。図４及び図５を参照するに、第１ワード線１１Ａ及び第２ワード線１１Ｂに記録電流ＩWA及びＩWBを流し、第１及び第２自由磁化層にＸ方向の記録磁界を形成する（この記録磁界をＨｘとする。）。また、磁化の回転を補助するためにビット線１２に記録電流ＩBを流す。記録電流ＩBは第１及び第２自由磁化層１９Ａ，１９Ｂの位置にＹ方向の記録磁界を形成する（この記録磁界をＨｙとする。）。
【００３２】
アステロイド曲線は、第１及び第２自由磁化層の異方性磁界をＨｋとすると、Ｈｘ2/3＋Ｈｙ2/3＝Ｈｋ2/3と表され、静的磁化回転の可逆、非可逆の境界を表す。すなわち、自由磁化層に印加された合成された記録磁界Ｈ＝（ＨX1、ＨY1）がＨX12/3＋ＨY12/3＞Ｈｋ2/3の場合は非可逆的な磁化回転を示し、例えば磁化容易軸がｘ方向の場合で記録磁界ＨX1が−ｘ方向である場合は、ｘ方向であった磁化方向が−ｘ方向に切り換わる。ここで、記録磁界ＨX1は第１ワード線１１Ａ及び第２ワード線１１Ｂが干渉し合わない程度の大きさに抑制して設定される。また、記録電流ＩBにより生ずる記録磁界ＨY1は合成された記録磁界Ｈがアステロイド曲線の外側になるように調整される。第１自由磁化層１９Ａ及び第２自由磁化層１９Ｂの所望の磁化方向と同じ向きの記録磁界Ｈｘと、アステロイド曲線の外側にするために十分な記録磁界Ｈｙを重畳して印加することにより、第１自由磁化層１９Ａ及び第２自由磁化層１９Ｂの磁化方向を容易軸方向のいずれかの向きにして、情報「０」または「１」を記録することができる。
【００３３】
図６は、磁気メモリー装置の要部を示す等価回路図である。図６を参照するに、磁気メモリー装置１０は、複数の第１ワード線１１Ａ及び第２ワード線１１Ｂが平行に延在し、第１ワード線１１Ａ及び第２ワード線１１Ｂに対して垂直に複数のビット線１２が平行に延在している。第１ワード線１１Ａとビット線１２とは、第１ＢＭＲ素子１４Ａの接合抵抗により接続され、第２ワード線１１Ｂとビット線１２とは、第２ＢＭＲ素子１４Ｂの接合抵抗１４Ｂにより接続されている。さらに、ビット線１２には読み出しの際に流れる電流を検知するセンスアンプ２９が接続されている。
【００３４】
読み出し動作は、ビット線に対して第１ワード線１１Ａ及び第２ワード線１１Ｂに電圧Ｖを印加して、第１及び第２ＢＭＲ素子１４Ａ，１４Ｂに保持されている情報「０」または「１」に対応する接合抵抗の大きさに応じて流れる電流差をセンスアンプ２９により検出する。例えば、図３に示す第１ＢＭＲ素子１４Ａの固定磁化層２１の磁化に対する自由磁化層１９Ａ，１９Ｂの磁化の方向が平行である場合の接合抵抗をＲ0、反平行の場合をＲ1とすると、接合抵抗の関係はＲ0＜Ｒ1となる。特に自由磁化層１９Ａ，１９Ｂがハーフメタルにより構成されているのでＲ0＜Ｒ1の差が大きい。したがって、それぞれの場合に流れる電流Ｉ0、Ｉ1はＩ0がＩ1に比較して著しく大きくなる（例えばＩ0／Ｉ1＝１０程度である。）。なお、Ｉ0＝Ｖ／Ｒ0、Ｉ1＝Ｖ／Ｒ1である。
【００３５】
図７は、第１及び第２ＢＭＲ素子の状態に対応してセンスアンプが検出する電流を示す図である。図７を参照するに、第１及び第２ＢＭＲ素子１４Ａ，１４Ｂの自由磁化層１９Ａ，１９Ｂと固定磁化層２１との磁化方向が互いに平行か反平行であるかにより、センスアンプ２９に流れる電流が２×Ｉ0、Ｉ0＋Ｉ1、２×Ｉ1の３通りとなる。ここで、Ｉ0がＩ1に比較して著しく大きいので、３通りの電流の差は大きく、例えばＩ1＝０とすると、電流は２×Ｉ0、Ｉ0、０となる。
【００３６】
図８は、メモリーセルが有する情報の状態図である。図８を参照するに、電流値Ｉ1＝０とすることにより電流Ｉ0のみ依存するので、Ｉ0を単位として、２、１、０の３値の情報を有することになる。したがって、本実施の形態に係る磁気メモリー装置１０は１つのメモリーセル１３に３値を保持することができる。
【００３７】
本実施の形態に係る磁気メモリー装置１０は、１つのメモリーセル１３に２つのＢＭＲ素子１４Ａ，１４Ｂを形成し、ＢＭＲ素子１４Ａ，１４Ｂのそれぞれにワード線１１Ａ，１１Ｂを接続することにより、メモリーセル１３が３値を保持することができる。したがって、ワード線のみの細線化により記録密度を従来の１．５倍に向上することができる。
【００３８】
また、本実施の形態に係る磁気メモリー装置１０は、ＢＭＲ素子１４Ａ，１４Ｂの磁気抵抗効果率を著しく向上することができるので、センスアンプ２９が検知する電流のＳ／Ｎ比が良好となる。
【００３９】
次に、本実施の形態に係る磁気メモリー装置の製造方法を説明する。
【００４０】
図９〜図１１は、本実施の形態に係る磁気メモリー装置の製造工程を示す図である。図９（Ａ）の工程では、アルミニウム板３１を用いて、一方の面にスタンピングにより所望の間隔で窪み３１−１を形成する。アルミニウム板３１のアルミニウム材の純度は９９．９９％以上あることが好ましい。均一な酸化アルミニム膜に細孔を形成することができる。なお。蒸着法、スパッタ法、ＣＶＤ法などにより基板上にアルミニウム膜を形成したものを用いてもよい。窪みはスタンピングの代わりにレジスト膜をパターニングしてドライエッチングにより形成してもよい。
【００４１】
次いで図９（Ｂ）の工程では、陽極酸化法によりアルミニウム板３１の一部を酸化アルミニウム膜２３に変換すると共に窪み３１−１を開始点として細孔２３−１を形成する。陽極酸化法は、例えばリン酸浴中でアルミニウム板３１の底面をアノード、リン酸浴中のカーボン電極をカソードとして用いて電圧を印加する。電圧を印加すると窪み３１−１を開始点としてアルミニム板３１の厚さ方向に細孔２３−１が伸び、細孔径が拡大する。細孔２３−１は断面が楕円径あるいは円形となり、細孔径（直径）は１０ｎｍ〜５００ｎｍに設定する。また、アルミニウム板３１は細孔が形成された深さまで酸化アルミニウム膜２３に変換される。したがって、図９（Ｂ）に示すように、底面側に導電性のアルミニウム板３１が残り、その上に酸化アルミニウム膜２３が形成される。なお、細孔２３−１は図９（Ａ）に示す窪み３１−１を開始点にして形成したが、窪み３１−１を形成せずに印加電圧を制御することにより、自己形成的に細孔２３−１を周期的に形成してもよい。
【００４２】
次いで図９（Ｃ）の工程では、細孔２３−１の底に形成されたアルミニウム化合物（図示されず。）を酸等で除去した後、蒸着法、スパッタ法、ＭＯＣＶＤ法などを用いて凸状基体１６を形成する。上述した材料、例えばＴｉをスパッタ法により堆積させる。スパッタ粒子の飛行方向に対してアルミニウム板３１を所定の角度傾けると共に回転させるとよい。細孔２３−１の中央を凸状にすることができる。凸状基体１６の厚さは５０ｎｍ〜１０００ｎｍであることが好ましい。
【００４３】
図９（Ｃ）の工程ではさらに、蒸着法、スパッタ法、ＭＯＣＶＤ法などを用いて凸状基体１６上にＲｕ膜あるいはＶ膜よりなるシード層１８を形成する。シード層１８を形成する際もアルミニウム板３１を傾けながら形成してもよく、傾けなくともよい。次いで、シード層１８上に自由磁化層１９Ａ，１９Ｂを形成する。具体的には、ＣｏＦｅＢ材料を使用してスパッタ法により磁場を印加しながら形成する。磁場の方向は図３に示す固定磁化層２１の磁化方向と同じ方向に設定することが好ましい。自由磁化層１９Ａ，１９Ｂの磁化容易軸を固定磁化２１の磁化方向と平行にすることができる。
【００４４】
図９（Ｃ）の工程ではさらに、蒸着法、スパッタ法、ＭＯＣＶＤ法などを用いて自由磁化層１９Ａ，１９Ｂに上に酸化アルミニウム膜３２を細孔２３−１を充填する程度の厚さで形成する。
【００４５】
次いで図１０（Ａ）の工程では、図９（Ｃ）の構造体の表面をＣＭＰ法（化学的機械研磨法）により自由磁化層１９Ａ，１９Ｂの一部が露出するまで研磨する。研磨剤に酸化アルミニウムを自由磁化層１９Ａ，１９Ｂの材料に対して選択的に研磨可能なものを用いることが好ましい。自由磁化層１９Ａ，１９Ｂが露出した時点で研磨処理を停止することができる。
【００４６】
なお、自由磁化層１９Ａ，１９Ｂと酸化アルミニウム膜３２との間にシリコン窒化膜などの酸化アルミニウム膜と研磨速度の異なる研磨ストッパー膜を形成してもよい。研磨停止のタイミングを正確に決定することができる。なおこの際残留したシリコン窒化膜はシリコン窒化膜と研磨可能な研磨剤を用いて、研磨速度と研磨時間により研磨量を制御して自由磁化層１９Ａ，１９Ｂを露出すればよい。また、ドライエッチング法によりシリコン窒化膜を研削して自由磁化層１９Ａ，１９Ｂを露出してもよい。自由磁化層１９Ａ，１９Ｂ表面の汚染を防止することができる。
【００４７】
また、ＣＭＰ法の代わりにドライエッチング法を用いてもよい。自由磁化層１９Ａ，１９Ｂと酸化アルミニウム膜３２との間にエッチング速度の異なるエッチングストッパー膜を形成してもよい。
【００４８】
次いで図１０（Ｂ）の工程では、図１０（Ａ）の構造体の表面に蒸着法、スパッタ法、ＭＯＣＶＤ法などを用いて厚さが０．５ｎｍから５ｎｍの接合絶縁層２０を形成する。接合絶縁層２０は、上述したように、Ａｌ2Ｏ3膜やＡｌＮ膜、ＳｉＮ膜などを用いることができ、これらの材料を直接堆積させてもよく、Ａｌ膜やＳｉ膜を形成後酸化あるいは窒化してもよい。接合絶縁層２０の下地への影響の観点からは、自然酸化法やラジカル酸化法を用いることが好ましい。
【００４９】
図１０（Ｂ）の工程ではさらに、接合絶縁層２０上に蒸着法、スパッタ法、ＭＯＣＶＤ法などを用いて固定磁化層２１及び反強磁性層２２を形成する。固定磁化層２１と反強磁性層２２との界面は交換結合をするので連続して成膜する。ここで、磁場中で加熱処理を行ってもよく、図１０（Ｃ）に示すビット線１２を形成した後に行ってもよい。反強磁性層２２の反強磁性を発現するとともに固定磁化層２１に交換磁界を及ぼして固定磁化層２２の磁化方向を固定することができる。なお、加熱処理を行う場合は反強磁性層２２上に図示されないＴａ膜などの酸化を防止するための保護膜を形成してもよい。
【００５０】
次いで図１０（Ｃ）の工程では、図１０（Ｂ）の構造体の接合絶縁層２０／固定磁化層２１／反強磁性層２２をドライエッチング法により研削し、メモリーセルごとに分割する。次いで、酸化アルミニウムなどからなる層間絶縁膜２５を形成する。
【００５１】
次いで図１１の工程では、図１０（Ｃ）の構造体の表面に導電膜１２を形成しパターニングすることにより、ビット線１２を形成する。次いで、図１０（Ｃ）の構造体のアルミニウム板３１をドライエッチング法により研削し、第１及び第２ワード線１１Ａ，１１Ｂを形成する。次いで、第１及ワード線１１Ａ及び第２ワード線１１Ｂ間を絶縁材料により充填・研磨し絶縁層２４を形成する。さらに基板１５に貼り合わせることにより図２及び図３に示す磁気メモリー装置１０及びメモリーセル１３が形成される。
【００５２】
なお、上述した実施の形態ではアルミニウム板３１を陽極酸化法により細孔２３−１を形成する例を挙げて説明したが、細孔２３−１を他の方法、例えばリソグラフィ法を用いて形成してもよい。微細加工の点からＸ線、イオンビーム、エレクトロンビームを用いたリソグラフィ法を用いることが好ましい。
【００５３】
図１２（Ａ）及び（Ｂ）は磁気メモリー装置の他の製造工程を示す図である。図１２（Ａ）を参照するに、基板３５上に蒸着法、スパッタ法などを用いて第１及び第２ワード線１１Ａ，１１Ｂとなる配線層を形成する。次いで、配線層をドライエッチング等により研削して第１及び第２ワード線１１Ａ，１１Ｂを形成する。次いで、スパッタ法、ＣＶＤ法などを用いて第１及び第２ワード線１１Ａ，１１Ｂを覆うシリコン酸化膜３６を形成する。
【００５４】
次いで図１２（Ｂ）の工程では、図１２（Ａ）の構造体の表面にレジスト膜３８を形成し、パターニングして開口部３８−１を形成する。次いで、ＲＩＥ法（反応性イオンエッチング法）等によりレジスト膜３８をマスクとして第１及び第２ワード線１１Ａ，１１Ｂが露出するまで研削し、第１及び第２ＢＭＲ素子１４Ａ，１４Ｂを形成する細孔３６−１を形成する。さらに、上述した図９（Ｃ）の工程から図１１のビット線を形成する工程までを略同様に行ない、図３に示すメモリーセル１３と略同様の構造のメモリーセルが形成される。
【００５５】
本変形例では、先に第１及び第２ワード線１１Ａ，１１Ｂを形成するので、基板貼り合わせの工程を省くことができる。
【００５６】
以下に凸状基体１６を形成する他の製造方法を説明する。図１３及び図１４は磁気メモリー装置のその他の製造工程を示す図である。図１３（Ａ）の工程では、基板４０上のシリコン酸化膜４１に第１及び第２ワード線１１Ａ，１１Ｂを形成し、半導体層、例えば不純物イオンをドープして導電性を付与したポリシリコン層４２を形成する。次いで、第１及び第２ワード線１１Ａ，１１Ｂの上方にティップ・マスク４３でマスクする。
【００５７】
次いで図１３（Ｂ）の工程では、ドライエッチングまたはウェットエッチングによりポリシリコン層４２をアンダーエッチングする。
【００５８】
次いで図１３（Ｃ）の工程では、ティップ・マスク４３を除去することによって、多数の針状の先端形状を有する凸状基体４２ａを形成することができる。凸状基体４２ａの先端形状をティップ・マスク４３の寸法やアンダーエッチングの処理時間等により容易に制御することが可能である。なお、上述したポリシリコン層４２の代わりにＮｂ、Ｍｏ、Ｗ、Ａｕ、Ｃｕ、Ｐｔ、Ｔｉ、Ｔａ及びこれらの合金などからなる金属膜を用いてもよい。
【００５９】
次いで図１４（Ａ）の工程では、上述した図９（Ｃ）の工程と略同様に、凸状基体４２ａ上に、シード層１８及び自由磁化層１９を形成する。次いで、表面を覆う例えばシリコン酸化膜４４を形成する。
【００６０】
次いで図１４（Ｂ）の工程では、図１４（Ａ）の構造体の表面のシリコン酸化膜４４をＣＭＰ法、ドライエッチング法、ウェットエッチング法などを用いて自由磁化層１９の先端１９−１が露出するまで研磨する。さらに、上述した図１０（Ｂ）の工程から図１１のビット線を形成する工程までを略同様に行ない、図３に示すメモリーセル１３と略同様の構造のメモリーセルが形成される。
【００６１】
本製造方法では、凸状基体４２ａの先端を針状に形成することができるので、凸状基体４２ａ上に形成された自由磁化層１９の先端１９−１と接合絶縁層２０との接触面積を一層微小にすることができ、その結果、バリスティック伝導が顕著になるので、磁気抵抗変化率を向上することができる。
【００６２】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００６３】
【図１】従来のＭＲＡＭの分解斜視図である。
【図２】本発明の第１の実施の形態に係る磁気メモリー装置の分解斜視図である。
【図３】第１の実施の形態に係る磁気メモリー装置のメモリーセルの断面図である。
【図４】メモリーセルに記録する過程を示す図である。
【図５】第１及び第２自由磁化層のアステロイド曲線を示す図である。
【図６】第１の実施の形態に係る磁気メモリー装置の要部を示す等価回路図である。
【図７】第１及び第２ＢＭＲ素子の状態に対応してセンスアンプが検出する電流を示す図である。
【図８】メモリーセルが有する情報の状態図である。
【図９】（Ａ）〜（Ｃ）は本実施の形態に係る磁気メモリー装置の製造工程（その１）を示す図である。
【図１０】（Ａ）〜（Ｃ）は本実施の形態に係る磁気メモリー装置の製造工程（その２）を示す図である。
【図１１】本実施の形態に係る磁気メモリー装置の製造工程（その３）を示す図である。
【図１２】（Ａ）及び（Ｂ）は磁気メモリー装置の他の製造工程を示す図である。
【図１３】（Ａ）〜（Ｃ）は磁気メモリー装置のその他の製造工程（その１）を示す図である。
【図１４】（Ａ）及び（Ｂ）は磁気メモリー装置のその他の製造工程（その２）を示す図である。
【符号の説明】
【００６４】
１０            磁気メモリー装置
１１Ａ          第１ワード線
１１Ｂ          第２ワード線
１２            ビット線
１３            メモリーセル
１４Ａ          第１バリスティックＭＲ素子、第１ＢＭＲ素子
１４Ｂ          第２バリスティックＭＲ素子、第２ＢＭＲ素子
１５            基板
１６、４２ａ    凸状基体
１８            シード層
１９            自由磁化層
１９Ａ          第１自由磁化層
１９Ｂ          第２自由磁化層
２０            接合絶縁層
２１            固定磁化層
２２            反強磁性層
２３−１        細孔
２９            センスアンプ
３１            アルミニウム板
４３            ティップ・マスク
【図１】
2005123298.tif 000003
【図２】
2005123298.tif 000004
【図３】
2005123298.tif 000005
【図４】
2005123298.tif 000006
【図５】
2005123298.tif 000007
【図６】
2005123298.tif 000008
【図７】
2005123298.tif 000009
【図８】
2005123298.tif 000010
【図９】
2005123298.tif 000011
【図１０】
2005123298.tif 000012
【図１１】
2005123298.tif 000013
【図１２】
2005123298.tif 000014
【図１３】
2005123298.tif 000015
【図１４】
2005123298.tif 000016