(57)【要約】【課題】  半導体集積回路の内部信号の状態を直接検査できるようにする半導体検査装置を提供する。【解決手段】  コントロール信号制御回路４がシフト／キャプチャ切り替え端子を制御し半導体集積回路１をスキャンテストモードにすることで、外部からの信号により動作している半導体集積回路１を任意のタイミングで遮断し、コントロール信号制御回路４がＳＣＡＮ＿ＣＬＫ端子を制御しこのタイミングでの半導体集積回路１の内部信号をＳＣＡＮ＿ＯＵＴ端子より出力させる。【選択図】    図１
2005147772.tif 000002
【特許請求の範囲】
【請求項１】
スキャンテスト回路を有する半導体集積回路の内部信号を検査するための半導体検査装置であって、外部からの信号により動作している半導体集積回路を任意のタイミングで遮断する機能と、このタイミングでの該半導体集積回路の内部信号をスキャンテスト回路により出力させる機能と、を具備することを特徴とする半導体検査装置。
【請求項２】
請求項１記載の半導体検査装置であって、遮断後に半導体集積回路より出力させた内部信号を保持する機能と、この保持した内部信号をスキャンテスト回路により該半導体集積回路の内部へ転送する機能と、を具備し、半導体集積回路を遮断前の状態へ復帰させることを特徴とする半導体検査装置。
【請求項３】
スキャンテスト回路を有する半導体集積回路の内部信号を検査するための半導体検査装置であって、
良品デバイスを具備するとともに、
半導体集積回路を任意のタイミングで遮断する機能と、
遮断時に初期値をスキャンテスト回路により該半導体集積回路の内部へ転送すると同時に前記良品デバイスへ供給する機能と、
該半導体集積回路と前記良品デバイスを前記初期値に基づいて動作させる機能と、
前記初期値に基づく動作完了後、該半導体集積回路の内部信号をスキャンテスト回路により出力させると同時に前記良品デバイスからも内部信号を出力させる機能と、
これらの内部信号を比較する機能とを具備する
ことを特徴とする半導体検査装置。
【請求項４】
スキャンテスト回路を有する半導体集積回路の内部信号を検査するための半導体検査装置であって、
初期値とこの初期値に応じた半導体集積回路の内部信号の期待値を発生し、実際の半導体集積回路の内部信号との比較を行う外部シミュレータを該半導体検査装置の外部に具備するとともに、
半導体集積回路を任意のタイミングで遮断する機能と、
遮断時に前記初期値をスキャンテスト回路により該半導体集積回路の内部へ転送する機能と、
該半導体集積回路を前記初期値に基づいて動作させる機能と、
前記初期値に基づく動作完了後、該半導体集積回路の内部信号をスキャンテスト回路により出力させる機能とを具備し、
前記外部シミュレータによりこの内部信号と前記期待値を比較することを特徴とする半導体検査装置。
【請求項５】
請求項３もしくは４のいずれかに記載の半導体検査装置であって、遮断後に半導体集積回路より出力させた内部信号を保持する機能と、この保持した内部信号をスキャンテスト回路により該半導体集積回路の内部へ転送する機能と、を具備し、半導体集積回路を遮断前の状態へ復帰させることを特徴とする半導体検査装置。
【請求項６】
請求項１ないし５のいずれかに記載の半導体検査装置であって、該半導体検査装置がＦＰＧＡで実現されていることを特徴とする半導体検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スキャンテスト回路を有する半導体集積回路の内部信号を検査するための半導体検査装置に関する。
【背景技術】
【０００２】
従来、半導体集積回路の検査装置としてシミュレータや半導体テスタを用いており、シミュレータなどにおいて期待値を発生させるための入力パターンを生成し、半導体集積回路の外部接続端子へは別個に生成した入力パターンを入力し、半導体集積回路からの出力結果と期待値を比較することにより、不良箇所の特定（不良解析）・良品／不良品の判定を行っていた（例えば、特許文献１ないし３参照。）。
【０００３】
しかし、従来の半導体検査装置では、半導体集積回路の外部接続端子へ入力パターンを入力した結果半導体集積回路から出力される信号の状態を解析しなければならなかった。そのため、近年の半導体集積回路の大規模化に伴い、この解析に要する時間が増加して、不良箇所の特定（不良解析）・良品／不良品の判定にかかる時間が長くなってきた。
【０００４】
この不良解析・良品／不良品の判定にかかる時間を短縮するには、半導体集積回路の内部信号の状態を直接検査すればよい。しかしながら、従来は半導体集積回路内に予めテスト回路を配置することで内部信号の状態を直接検査していた。そのため、任意の個所の検査が不可能であった。
【特許文献１】特開２００２−１３３８９７号公報
【特許文献２】特開２００１−１７６２９４号公報
【特許文献３】特開２０００−５５９９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記問題に鑑み、半導体集積回路が予め有するスキャンテスト回路を利用して、半導体集積回路をスキャンテストモードにすることで、外部からの信号により動作している半導体集積回路を任意のタイミングで遮断し、このタイミングでの半導体集積回路の内部信号をスキャンテスト回路により出力させることにより、半導体集積回路の内部信号の状態を直接検査できるようにする半導体検査装置を提供することを目的とする。
【０００６】
また、遮断後に半導体集積回路より出力させた内部信号を保持しておき、検査後にスキャンテスト回路により半導体集積回路内部へ転送することにより、半導体集積回路を遮断前の状態へ復帰させることができる半導体検査装置を提供することを目的とする。
【０００７】
また、初期値を発生するパターン発生部と、良品デバイスと、半導体集積回路の内部信号と良品デバイスの内部信号を比較する比較器を具備せしめ、半導体集積回路が予め有するスキャンテスト回路を利用して、半導体集積回路をスキャンテストモードにすることで初期値を半導体集積回路内部へ転送すると同時に良品デバイスへも供給し、半導体集積回路と良品デバイスをこの初期値に基づいて動作させた後、半導体集積回路を再度スキャンテストモードにすることで半導体集積回路の内部信号をスキャンテスト回路により出力させると同時に良品デバイスからも内部信号を出力させ、比較器によりこれらの内部信号を比較することにより、半導体集積回路の内部信号の状態を直接検査できるようにする半導体検査装置を提供することを目的とする。
【０００８】
また、初期値とこの初期値に応じた半導体集積回路の内部信号の期待値を発生し、実際の半導体集積回路の内部信号との比較を行う外部シミュレータを半導体検査装置外部に具備せしめ、半導体集積回路が予め有するスキャンテスト回路を利用して、半導体集積回路をスキャンテストモードにすることで初期値を半導体集積回路内部へ転送し、半導体集積回路をこの初期値に基づいて動作させた後、半導体集積回路を再度スキャンテストモードにすることで半導体集積回路の内部信号をスキャンテスト回路により出力させ、外部シミュレータによりこの内部信号と期待値とを比較することにより、半導体集積回路の内部信号の状態を直接検査できるようにする半導体検査装置を提供することを目的とする。
【０００９】
また、半導体検査装置の内部回路をＦＰＧＡで実現することにより、テスト効率の高い半導体検査装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の請求項１記載の半導体検査装置は、スキャンテスト回路を有する半導体集積回路の内部信号を検査するための半導体検査装置であって、外部からの信号により動作している半導体集積回路を任意のタイミングで遮断する機能と、このタイミングでの該半導体集積回路の内部信号をスキャンテスト回路により出力させる機能と、を具備することを特徴とする。
【００１１】
本発明の請求項２記載の半導体検査装置は、請求項１記載の半導体検査装置であって、遮断後に半導体集積回路より出力させた内部信号を保持する機能と、この保持した内部信号をスキャンテスト回路により該半導体集積回路の内部へ転送する機能と、を具備し、半導体集積回路を遮断前の状態へ復帰させることを特徴とする。
【００１２】
本発明の請求項３記載の半導体検査装置は、スキャンテスト回路を有する半導体集積回路の内部信号を検査するための半導体検査装置であって、良品デバイスを具備するとともに、半導体集積回路を任意のタイミングで遮断する機能と、遮断時に初期値をスキャンテスト回路により該半導体集積回路の内部へ転送すると同時に前記良品デバイスへ供給する機能と、該半導体集積回路と前記良品デバイスを前記初期値に基づいて動作させる機能と、前記初期値に基づく動作完了後、該半導体集積回路の内部信号をスキャンテスト回路により出力させると同時に前記良品デバイスからも内部信号を出力させる機能と、これらの内部信号を比較する機能と、を具備することを特徴とする。
【００１３】
本発明の請求項４記載の半導体検査装置は、スキャンテスト回路を有する半導体集積回路の内部信号を検査するための半導体検査装置であって、初期値とこの初期値に応じた半導体集積回路の内部信号の期待値を発生し、実際の半導体集積回路の内部信号との比較を行う外部シミュレータを該半導体検査装置の外部に具備するとともに、半導体集積回路を任意のタイミングで遮断する機能と、遮断時に前記初期値をスキャンテスト回路により該半導体集積回路の内部へ転送する機能と、該半導体集積回路を前記初期値に基づいて動作させる機能と、前記初期値に基づく動作完了後、該半導体集積回路の内部信号をスキャンテスト回路により出力させる機能と、を具備し、前記外部シミュレータによりこの内部信号と前記期待値を比較することを特徴とする。
【００１４】
本発明の請求項５記載の半導体検査装置は、請求項３もしくは４のいずれかに記載の半導体検査装置であって、遮断後に半導体集積回路より出力させた内部信号を保持する機能と、この保持した内部信号をスキャンテスト回路により該半導体集積回路の内部へ転送する機能と、を具備し、半導体集積回路を遮断前の状態へ復帰させることを特徴とする。
【００１５】
本発明の請求項６記載の半導体検査装置は、請求項１ないし５のいずれかに記載の半導体検査装置であって、該半導体検査装置がＦＰＧＡで実現されていることを特徴とする。
【発明の効果】
【００１６】
以上のように、本発明によれば、半導体集積回路の内部信号の状態を直接検査できるので、不良箇所の特定（不良解析）・良品／不良品の判定に要する時間を短縮することができる。また、スキャンテスト回路を通じて内部信号を取り出すので、半導体集積回路の任意の箇所の内部信号を観測できるようになる。
【００１７】
また、遮断状態からの復帰を可能とすることにより、見かけ上連続動作させることができ、より実際のデバイス動作状態に近い不具合を検出することができるようになる。
また、実デバイスである良品デバイスを動作させて内部信号の期待値を生成し、被検査デバイスである半導体集積回路の内部信号との比較をリアルタイムに行うことが可能となるので、不良箇所の特定（不良解析）・良品／不良品の判定に要する時間を短縮することができる。
【００１８】
また、外部シミュレータにて半導体集積回路の内部信号の期待値を生成し、被検査デバイスである半導体集積回路の内部信号との比較をリアルタイムに行うことが可能となるので、不良箇所の特定（不良解析）・良品／不良品の判定に要する時間を短縮することができる。また、外部シミュレータを連動させることにより初期値を共通に使えるため、テスト効率を上げることができる。
【００１９】
また、半導体検査装置の内部回路をＦＰＧＡで実現することにより、テスト効率を高めることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を交えて説明する。
（実施の形態１）
図１は本実施の形態１に係る半導体検査装置の概略ブロック図である。図１において、１は被検査デバイスである半導体集積回路、２は半導体検査装置を示す。半導体検査装置２は、何度でも内部回路を変更できるようロジック化、例えばＦＰＧＡで実現している。
【００２１】
半導体集積回路１は内部にスキャンテスト回路を具備するとともに、４種類のスキャンテスト用の端子（ＳＣＡＮ＿ＯＵＴ端子、ＳＣＡＮ＿ＣＬＫ端子、シフト／キャプチャ切り替え端子、ＳＣＡＮ＿ＩＮ端子）を具備する。なお、ＳＣＡＮ＿ＩＮ端子については、本実施の形態１の検査では使用しないので図示していない。また、スキャンテスト用の端子は必ずしも専用端子である必要はなく、スキャンテスト切り替え端子を備えることにより、通常の外部接続端子と兼用させるようにしてもよい。
【００２２】
３は遮断制御回路、４はコントロール信号制御回路、５はデータ保持部を示す。遮断制御回路３は遮断要求を受けるとコントロール信号制御回路４へ遮断要求信号を出力する。コントロール信号制御回路４は遮断要求信号を受けると、シフト／キャプチャ切り替え端子へ切り替え信号を入力して半導体集積回路１を通常動作モードからスキャンテストモードへ遷移させることで半導体集積回路１を遮断し、ＳＣＡＮ＿ＣＬＫ端子へクロック信号を入力して遮断時における半導体集積回路１の内部データをＳＣＡＮ＿ＯＵＴ端子から出力させる。データ保持部５は、このＳＣＡＮ＿ＯＵＴ端子から出力される遮断時の半導体集積回路１の内部データを記憶する。なお、図示していないが、該半導体検査装置は装置全体の制御を司る制御部を具備する。
【００２３】
続いて、この半導体検査装置２を用いた検査方法（検査動作）について説明する。まず、半導体集積回路１を外部からの信号供給により動作させる（通常動作モード）。そして、任意のタイミングで半導体検査装置２の検査開始信号（遮断要求）を発生させる。そうすると、半導体検査装置２は遮断モードとなり、遮断制御回路３はコントロール信号制御回路４へ遮断要求信号を出力する。この遮断要求信号を受けたコントロール信号制御回路４はシフト／キャプチャ切り替え端子を制御し半導体集積回路１をスキャンテストモードへ遷移させることで半導体集積回路１を遮断するとともに、ＳＣＡＮ＿ＣＬＫ端子を制御しこのタイミングでの半導体集積回路１の内部信号（内部データ）をＳＣＡＮ＿ＯＵＴ端子から出力させる。
【００２４】
遮断制御回路３はこの半導体集積回路１の内部信号をデータ保持部５に記憶させる。したがって、この記憶されたデータを観測することで、半導体集積回路１の任意のタイミングでの内部信号の状態を検査することができる。なお、データ保持部に一旦記憶させることなく、ＳＣＡＮ＿ＯＵＴ端子から出力されるデータをそのまま観測するようにしてもよい。
【００２５】
以上の構成により、半導体集積回路を遮断する機能と、半導体集積回路の内部信号をスキャンテスト回路により出力させる機能と、この内部信号を保持する機能を実施することができる。
【００２６】
従来は、シミュレータや半導体テスタを用いて半導体集積回路へ入力パターンを入力し、その結果半導体集積回路から出力される出力信号を基に内部信号の状態を解析し、良品／不良品を判定していた。そのため、近年の半導体集積回路の大規模化に伴い不良解析・良品／不良品の判定に要する時間が増大していた。
【００２７】
これに対し、本実施の形態１によれば、任意のタイミングでの内部信号の状態を検査できるので、半導体集積回路１を通常動作させて動作不良を起こした時点で上記検査を行えば、不良個所の特定（不良解析）が早期に可能となり、不良解析・良品／不良品の判定に要する時間の大幅な短縮を図ることができる。また、スキャンテスト回路を通じて内部信号を取り出すので、半導体集積回路の任意の箇所の内部信号を観測できるようになる。また、半導体検査装置の内部回路をＦＰＧＡ化すれば、不良解析のアルゴリズムを容易に変更することができ、テスト効率の高い半導体検査装置を得ることができる。
【００２８】
（実施の形態２）
以下、本実施の形態２に係る半導体検査装置について説明する。図２は本実施の形態２に係る半導体検査装置の概略ブロック図である。なお、前述した実施の形態１と同じ構成を有する部材には同一の符号を付記して、説明を省略する。実施の形態１に係る半導体検査装置と異なる点は、遮断復帰回路を具備し、被検査デバイスである半導体集積回路を遮断前の状態に復帰させる点にある。
【００２９】
図２において、６は遮断復帰回路を示す。遮断復帰回路６は、遮断復帰要求を受けるとコントロール信号制御回路４へ遮断復帰要求信号を出力するとともに、データ保持部５から半導体集積回路１へ遮断時点でのデータを戻す。コントロール信号制御回路４は遮断要求信号を受けると、ＳＣＡＮ＿ＣＬＫ端子へクロック信号を入力することでデータ保持部５から出力されるデータがＳＣＡＮ＿ＩＮ端子を通して半導体集積回路１内部へと入力されるようにする。なお、図示していないが、該半導体検査装置は装置全体の制御を司る制御部を具備する。
【００３０】
続いて、半導体集積回路１を遮断状態から復帰させる際の半導体検査装置２の動作について説明する。半導体集積回路１を遮断した後、任意のタイミングで半導体検査装置２の復帰信号（遮断復帰要求）を発生させる。そうすると、半導体検査装置２は遮断復帰モードとなり、遮断制御回路３はコントロール信号制御回路４へ遮断復帰要求信号を出力するとともに、データ保持部５からデータを出力させる。この遮断復帰要求信号を受けたコントロール信号制御部４はＳＣＡＮ＿ＣＬＫ端子を制御しデータ保持部５で保持させていたデータをＳＣＡＮ＿ＩＮ端子を通じて半導体集積回路１に転送する。
【００３１】
コントロール信号制御部４は、転送終了タイミングでシフト／キャプチャ切り替え端子を制御し半導体集積回路１をスキャンテストモードから通常動作モードへ遷移させることで半導体集積回路１を遮断状態から復帰させる。
【００３２】
以上の構成により、遮断後に半導体集積回路より取り出し保持しておいた内部信号をスキャンテスト回路により半導体集積回路の内部へ転送する機能を実施することができる。
本実施の形態２によれば、遮断状態からの復帰が可能となるので、見かけ上連続動作させることができ、より実際のデバイス動作状態に近い不具合を検出することができるようになる。また、半導体検査装置の内部回路をＦＰＧＡ化すれば、不良解析のアルゴリズムを容易に変更することができ、テスト効率の高い半導体検査装置を得ることができる。なお、半導体集積回路のＳＣＡＮ＿ＯＵＴ端子からの内部信号出力終了後、所定時間経過後に自動的に遮断復帰モードとなるようにしてもよい。
【００３３】
（実施の形態３）
以下、本実施の形態３に係る半導体検査装置について説明する。図３は本実施の形態３に係る半導体検査装置の概略ブロック図である。なお、前述した実施の形態１、２と同じ構成を有する部材には同一の符号を付記して、説明を省略する。
【００３４】
図３において、７はパターン発生部、８はセレクタを示す。パターン発生部７は初期パターン（初期値）を発生し、半導体集積回路１と後述する良品デバイスへ供給する。また、セレクタ８はパターン入力モード時にはパターン発生部７が発生する初期パターンを選択し、上述した遮断復帰モード時にはデータ保持部５から出力されるデータを選択する。
【００３５】
９は比較器、１０は良品デバイスを示す。良品デバイス１０は被測定デバイスである半導体集積回路１と同じロジックで構成されている。また、比較器９は、遮断時における半導体集積回路１と良品デバイス１０の内部信号を比較する。なお、図示していないが、該半導体検査装置は装置全体の制御を司る制御部を具備する。
【００３６】
続いて、この半導体検査装置２を用いた検査方法（検査動作）について説明する。まず、半導体検査装置２の検査開始信号を発生させる。そうすると、半導体検査装置２はパターン入力モードとなり、セレクタ８はパターン発生部７が発生する初期パターンを選択する。また、遮断制御回路３はコントロール信号制御回路４へ遮断要求信号を出力し、この遮断要求信号を受けたコントロール信号制御回路４は実施の形態１、２と同様に半導体集積回路１を遮断するとともに、ＳＣＡＮ＿ＣＬＫ端子を制御し初期パターンがＳＣＡＮ＿ＩＮ端子を通して半導体集積回路１内部へと入力されるようにする。また、このとき初期パターンは良品デバイス１０へも供給される。
【００３７】
コントロール信号制御回路４は、半導体集積回路１内蔵のスキャンテスト回路に接続される各フリップフロップに初期パターン（初期値）がセットされたタイミングでシフト／キャプチャ切り替え端子を制御し半導体集積回路１を通常動作させる。また同時に、半導体検査装置２は良品デバイス１０を通常動作させる。
【００３８】
この初期パターンに基づく動作完了後、半導体検査装置２は遮断モードとなり、実施の形態１、２と同様に半導体集積回路１を遮断してその内部信号（内部データ）をＳＣＡＮ＿ＯＵＴ端子から出力させる。また同時に、半導体検査装置２は良品デバイス１０からも内部信号（内部データ）を出力させる。
【００３９】
その結果、比較器９が半導体集積回路１と良品デバイス１０の出力信号（内部信号）を比較することで、不良箇所の特定を行うことが可能となる。またデータ保持部５には、実施の形態１、２と同様に半導体集積回路１の内部信号が記憶される。
【００４０】
次に、半導体検査装置２は所定のタイミングで遮断復帰モードとなり、セレクタ８はデータ保持部５から出力されるデータを選択し、半導体検査装置２は実施の形態２と同様にこのデータを半導体集積回路１に転送した後、半導体集積回路１を遮断状態から復帰させる。次に、半導体検査装置２はパターン入力モードとなり、以下、上記動作を繰り返す。
【００４１】
以上の構成により、遮断時に初期値をスキャンテスト回路により半導体集積回路の内部へ転送すると同時に良品デバイスへ供給する機能と、半導体集積回路と良品デバイスを初期値に基づいて動作させる機能と、初期値に基づく動作完了後、半導体集積回路の内部信号をスキャンテスト回路により出力させると同時に良品デバイスからも内部信号を出力させる機能と、これらの内部信号を比較する機能を実施することができる。
【００４２】
従来は、シミュレータや半導体テスタを用いて半導体集積回路へ入力パターンを入力し、その結果半導体集積回路から出力される出力信号と期待値を比較し、その比較結果を解析して良品／不良品を判定していた。そのため、近年の半導体集積回路の大規模化に伴い不良解析・良品／不良品の判定に要する時間が増大していた。
【００４３】
これに対し、本実施の形態３によれば、実デバイスである良品デバイスを動作させて内部信号の期待値を生成し、半導体集積回路から取り出した内部信号との比較を直接行うことが可能となる。したがって、不良個所の特定（不良解析）が早期に可能となり、不良解析・良品／不良品の判定に要する時間の大幅な短縮を図ることができる。また、スキャンテスト回路を通じて内部信号を取り出すので、半導体集積回路の任意の箇所の内部信号を観測できるようになる。また、半導体検査装置の内部回路をＦＰＧＡ化すれば、不良解析のアルゴリズムを容易に変更することができ、テスト効率の高い半導体検査装置を得ることができる。
【００４４】
（実施の形態４）
以下、本実施の形態４に係る半導体検査装置について説明する。図４は本実施の形態４に係る半導体検査装置の概略ブロック図である。なお、前述した実施の形態３と同じ構成を有する部材には同一の符号を付記して、説明を省略する。実施の形態３に係る半導体検査装置と異なる点は、パターン発生部に代えて外部のシミュレータが発生する初期パターン（初期値）を用いて期待値との比較を実施する点にある。
【００４５】
図４において、１１は外部シミュレータを示す。外部シミュレータ１１は初期パターン（初期値）を発生するとともに、該初期パターンに対応する期待値を発生し、該期待値と半導体集積回路１の内部信号の比較を行う。
【００４６】
続いて、この半導体検査装置２を用いた検査方法（検査動作）について説明する。まず、半導体検査装置２の検査開始信号を発生させる。そうすると、半導体検査装置２はパターン入力モードとなり、セレクタ８は外部シミュレーションが発生する初期パターンを選択する。また、実施の形態３と同様に遮断制御回路３はコントロール信号制御回路４へ遮断要求信号を出力し、この遮断要求信号を受けたコントロール信号制御回路４は半導体集積回路１を遮断するとともに、初期パターンがＳＣＡＮ＿ＩＮ端子を通して半導体集積回路１内部へと入力されるようにする。なお、ここでは、外部シミュレータ１１は半導体検査装置２に連動して検査開始信号に基づき初期パターンを発生する。
【００４７】
コントロール信号制御回路４は実施の形態３と同様に、半導体集積回路１内蔵のスキャンテスト回路に接続される各フリップフロップに初期パターン（初期値）がセットされたタイミングでシフト／キャプチャ切り替え端子を制御し半導体集積回路１を通常動作させる。
【００４８】
この初期パターンに基づく動作完了後、実施の形態３と同様に半導体検査装置２は遮断モードとなり、半導体集積回路１を遮断してその内部信号（内部データ）をＳＣＡＮ＿ＯＵＴ端子から出力させる。
【００４９】
その結果、外部シミュレータ１１が半導体集積回路１の出力信号（内部信号）と期待値を比較することで、不良箇所の特定を行うことが可能となる。またデータ保持部５には、実施の形態３と同様に半導体集積回路１の内部信号が記憶される。
【００５０】
次に、半導体検査装置２は所定のタイミングで遮断復帰モードとなり、実施の形態３と同様にセレクタ８はデータ保持部５から出力されるデータを選択し、半導体検査装置２はこのデータを半導体集積回路１に転送した後、半導体集積回路１を遮断状態から復帰させる。次に、半導体検査装置２はパターン入力モードとなり、以下、上記動作を繰り返す。
【００５１】
以上の構成により、遮断時に外部シミュレータが生成する初期値をスキャンテスト回路により半導体集積回路の内部へ転送する機能と、半導体集積回路を初期値に基づいて動作させる機能と、初期値に基づく動作完了後、半導体集積回路の内部信号をスキャンテスト回路により出力させる機能を実施することができる。
【００５２】
従来は、シミュレータや半導体テスタにおいて期待値を発生させるための入力パターンと、半導体検査装置で用いる入力パターンを別途用意する必要があり、近年の半導体集積回路の大規模化に伴い入力パターン生成工数が増大していた。
【００５３】
これに対し、本実施の形態４では外部シミュレータを連動させることにより初期パターンを共通に使えるため、テスト効率を上げることができる。
以上のように、実施の形態４によれば、外部シミュレータにより半導体集積回路の内部信号の期待値を生成し、半導体集積回路から取り出した内部信号との比較を直接行うことが可能となる。したがって、不良個所の特定（不良解析）が早期に可能となり、不良解析・良品／不良品の判定に要する時間の大幅な短縮を図ることができる。また、外部シミュレータを連動させることにより、初期パターンを共通に使えるため、テスト効率を上げることができる。また、半導体検査装置の内部回路をＦＰＧＡ化すれば、不良解析のアルゴリズムを容易に変更することができ、テスト効率の高い半導体検査装置を得ることができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態１に係る半導体検査装置を示す概略ブロック図
【図２】本発明の実施の形態２に係る半導体検査装置を示す概略ブロック図
【図３】本発明の実施の形態３に係る半導体検査装置を示す概略ブロック図
【図４】本発明の実施の形態４に係る半導体検査装置を示す概略ブロック図
【符号の説明】
【００５５】
１      半導体集積回路
２      半導体検査装置
３      遮断制御回路
４      コントロール信号制御回路
５      データ保持部
６      遮断復帰回路
７      パターン発生部
８      セレクタ
９      比較器
１０      良品デバイス
１１      外部シミュレータ
【図１】
2005147772.tif 000003
【図２】
2005147772.tif 000004
【図３】
2005147772.tif 000005
【図４】
2005147772.tif 000006