(57)【要約】【課題】  スイッチング素子の制御電極と入出力端子間にできる寄生容量の充放電に伴う損失を極めて小さくすることができるスイッチングレギュレータを得る。【解決手段】  入力電圧Ｖｄｄをスイッチングする第１のスイッチングトランジスタＭ１と、該第１のスイッチングトランジスタＭ１と比較して、制御電極と入出力端子間に寄生する寄生容量が小さく、かつ、オン時の入出力間のインピーダンスが大きい第２のスイッチングトランジスタＭ３とを備え、外部からの切り換え信号Ｓｃに応じて、通常動作モード又は軽負荷動作モードに動作モードを切り換えるように構成され、通常動作モード時には、第１及び第２の各スイッチングトランジスタＭ１，Ｍ２が共にスイッチングし、軽負荷動作モード時には、第２のスイッチングトランジスタのみがスイッチングするようにした。【選択図】  図１
2005160254.tif 000002
【特許請求の範囲】
【請求項１】
入力された直流電圧を所定の電圧に変換して負荷に供給するスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行う第１のスイッチング素子と、
該第１のスイッチング素子よりも、制御電極と入力電極との間及び制御電極と出力電極との間にそれぞれ寄生する各寄生容量が小さく、かつオン時の入力電極と出力電極との間のインピーダンスが大きい、制御電極に入力された制御信号に応じてスイッチングし前記入力電圧の出力制御を行う第２のスイッチング素子と、
前記第１及び第２の各スイッチング素子のスイッチング制御を行う制御回路部と、
を備え、
前記制御回路部は、負荷が消費する電流が通常動作モード時よりも小さくなる軽負荷動作モード時に、前記第１のスイッチング素子をオフさせて、第２のスイッチング素子のみをスイッチングさせて前記負荷に所定の電圧を供給することを特徴とするスイッチングレギュレータ。
【請求項２】
前記制御回路部は、通常動作モード時は、第１及び第２の各スイッチング素子を共にスイッチングさせることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
入力電極と出力電極との間に寄生ダイオードを有し、前記第１のスイッチング素子と直列に接続された同期整流用スイッチング素子を備え、
前記制御回路部は、該同期整流用スイッチング素子に対して、前記通常動作モード時に第１のスイッチング素子と相反するスイッチング動作を行わせ、前記軽負荷動作モード時には前記第１のスイッチング素子及び同期整流用スイッチング素子をそれぞれオフさせて同期整流用スイッチング素子の寄生ダイオードがフライホイールダイオードをなすことを特徴とする請求項１又は２記載のスイッチングレギュレータ。
【請求項４】
前記制御回路部は、
前記第１のスイッチング素子及び同期整流用スイッチング素子に対してそれぞれＰＷＭ制御を行うＰＷＭ制御回路部と、
前記第２のスイッチングトランジスタに対してＰＦＭ制御を行うＰＦＭ制御回路部と、
前記ＰＷＭ制御回路部及び該ＰＦＭ制御回路部からの各制御信号に対して前記第２のスイッチング素子の制御電極への出力制御を行う切換回路部と、
を備え、
前記切換回路部は、軽負荷動作モード時には、前記ＰＦＭ制御回路部からの制御信号を第２のスイッチング素子の制御電極へ出力し、通常動作モード時には、前記ＰＷＭ制御回路部からの制御信号を第２のスイッチング素子の制御電極へ出力することを特徴とする請求項３記載のスイッチングレギュレータ。
【請求項５】
前記ＰＦＭ制御回路部は、軽負荷動作モード時に作動し、通常動作モード時には動作を停止することを特徴とする請求項４記載のスイッチングレギュレータ。
【請求項６】
前記制御回路部は、
前記第１のスイッチング素子及び同期整流用スイッチング素子に対してそれぞれＰＷＭ制御を行うＰＷＭ制御回路部と、
前記第２のスイッチングトランジスタに対してＰＦＭ制御を行うＰＦＭ制御回路部と、
前記ＰＷＭ制御回路部からの制御信号の前記第２のスイッチング素子の制御電極への出力制御を行う切換回路部と、
を備え、
前記ＰＦＭ制御回路部は、軽負荷動作モード時に作動すると共に通常動作モード時には動作を停止し、前記切換回路部は、通常動作モード時のみ、前記ＰＷＭ制御回路部からの制御信号を第２のスイッチング素子の制御電極へ出力することを特徴とする請求項３記載のスイッチングレギュレータ。
【請求項７】
前記ＰＷＭ制御回路部は、通常動作モード時に作動し、軽負荷動作モード時には動作を停止することを特徴とする請求項４、５又は６記載のスイッチングレギュレータ。
【請求項８】
所定の周波数のパルス信号を生成して出力する発振回路部を備え、前記ＰＦＭ制御回路部は、ＰＷＭ制御時に該発振回路部から出力されるパルス信号のパルス列から前記負荷に出力した出力電圧に応じて、任意のパルスを除去して前記第２のスイッチング素子の制御電極に出力することを特徴とする請求項４、５、６又は７記載のスイッチングレギュレータ。
【請求項９】
前記第１及び第２の各スイッチング素子から供給される電流をモニタし、該電流が所定値を超えると前記制御回路部に対して第１のスイッチング素子をオフさせる過電流保護回路部を備え、該過電流保護回路部は、前記軽負荷動作モード時には動作を停止することを特徴とする請求項１、２、３、４、５、６、７又は８記載のスイッチングレギュレータ。
【請求項１０】
前記第１及び第２の各スイッチング素子並びに前記制御回路部は、１つのＩＣに集積されることを特徴とする請求項１、２、３、４、５、６、７又は８記載のスイッチングレギュレータ。
【請求項１１】
前記第１及び第２の各スイッチング素子、前記制御回路部並びに過電流保護回路部は、１つのＩＣに集積されることを特徴とする請求項９記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯機器等に用いられるスイッチングレギュレータの省電力化に関するものである。
【背景技術】
【０００２】
近年、環境対策上からも省エネルギーが求められており、携帯電話やデジタルカメラ等の電池を使用する機器においては、電池寿命を伸ばすという観点からも、機器内で消費する電力削減の重要度は増している。その結果、電源回路としては、高効率でしかも小型化が可能な、インダクタを用いた非絶縁型の降圧型スイッチングレギュレータ（以下、単にスイッチングレギュレータと呼ぶ）が広く用いられている。しかし、スイッチングレギュレータは、定格負荷においては高効率であるが、スイッチングレギュレータ自体の消費電流は比較的多いため、機器が待機状態又はスリープモード等の低消費電力状態となる軽負荷動作の場合は著しく効率が低下する。
【０００３】
そのため、従来は軽負荷動作時においても効率を向上させるため、スイッチングの周波数を下げたり、スイッチングを断続的に行ったり、スイッチングレギュレータの動作を停止して、低消費電流で動作するシリーズレギュレータに切り換えたりしていた。スイッチングの周波数を下げる場合は、スイッチング周波数を２０ｋＨｚ以下の可聴周波数までは低下させることができず限界があった。また、スイッチングを断続的に行う場合は、出力電圧にリプルが発生するため、該リプルに対する対策が必要になる。また、シリーズレギュレータに切り換える場合は、シリーズレギュレータの電圧制御トランジスタによる電力損失があるため、軽負荷動作時の負荷電流が極めて小さい場合は効果があるが、負荷電流が増えると効果が小さくなる。また、シリーズレギュレータを追加するため、回路規模が大きくなる。
【０００４】
このほかに、軽負荷動作時の効率を向上させるための方法として、軽負荷動作時にスイッチング時間の短いトランジスタを採用することで、スイッチング素子がオンからオフ、又はオフからオンに移行する過渡期に消費する電力を削減する方法があった（例えば、特許文献１参照。）。このようにした場合の回路を図６に示す。
図６のスイッチング電源回路１０１は、スイッチング部１０２、出力部１０３及び制御部１０４から構成されている。スイッチング部１０２は、ＮＰＮ型のトランジスタからなる通常動作用スイッチング素子１０２ａと、ＮＰＮ型トランジスタからなる軽負荷用スイッチング素子１０２ｂとが入出力間であるコレクタ‐エミッタ間で並列に接続された構成をなしている。
【０００５】
通常動作用スイッチング素子１０２ａは通常動作時に対応した電流を流すことが可能であり、軽負荷用スイッチング素子１０２ｂは通常動作用スイッチング素子１０２ａほどの大電流を流すことはできないが、通常動作用スイッチング素子１０２ａよりもスイッチング時間が短いという特性を有する。スイッチング電源回路１０１の通常動作時には通常動作用スイッチング素子１０２ａが駆動され、軽負荷動作時には軽負荷用スイッチング素子１０２ｂが駆動されて、それぞれ直流電源１０５からコレクタに入力された直流電圧をスイッチング動作によってパルスに変換して出力する。
【０００６】
出力部１０３は、スイッチング部１０２から出力されたパルスを平滑化し、安定化した直流電圧を負荷１０６に供給するものであり、ダイオード１０３ａ、コイル１０３ｂ、及び平滑コンデンサ１０３ｃからなる。ダイオード１０３ａにおいて、カソードはスイッチング部１０２の出力線上の端部Ｂに、アノードは接地電圧にそれぞれ接続されている。コイル１０３ｂは、スイッチング部１０２の出力線上でダイオード１０３ａのカソードと後述する負荷電流検出回路１０４ｆの入力端Ｃとの間に接続されている。平滑コンデンサ１０３ｃの一方の電極はスイッチング部１０２の出力線上で負荷電流検出回路１０４ｆの出力端Ｄに接続され、他方の電極は接地電圧に接続されている。
【０００７】
制御部１０４は、出力部１０３から出力される直流電圧をフィードバックしてスイッチング部１０２のスイッチング動作のデューティを制御し、前記直流電圧を安定化させると共に、重負荷時と軽負荷時とを判別してスイッチング部１０２の通常動作用スイッチング素子１０２ａと軽負荷用スイッチング素子１０２ｂとの切り換えを行うものである。制御部１０４は、差動増幅器１０４ａ、基準電圧源１０４ｂ、ＰＷＭコンパレータ１０４ｃ、発振器１０４ｄ、切り換え回路１０４ｅ、及び負荷電流検出回路１０４ｆからなる。
【０００８】
差動増幅器１０４ａにおいて、非反転入力端は出力部１０３の出力線に、反転入力端は接地電圧との間に直流電圧を発生する基準電圧源１０４ｂの正極にそれぞれ接続されている。ＰＷＭコンパレータ１０４ｃにおいて、非反転入力端は差動増幅器１０４ａの出力端に、反転入力端は所定の周波数の三角波を発生する発振器１０４ｄの出力端にそれぞれ接続されている。
切り換え回路１０４ｅの入力端はＰＷＭコンパレータ１０４ｃの出力端に接続され、２系統の出力端のうち一方は通常動作用スイッチング素子１０２ａのベースに、他方は軽負荷用スイッチング素子１０２ｂのベースにそれぞれ接続されている。負荷電流検出回路１０４ｆは出力部１０３内のコイル１０３ｂと平滑コンデンサ１０３ｃとの間に接続され、負荷電流の検出結果を出力する出力端が切り換え回路１０４ｅのもう一つの入力端Ａに接続されている。
【０００９】
このような構成のスイッチング電源回路１０１の動作について以下に説明する。まず通常動作時の負荷１０６が接続された状態でスイッチング部１０２に直流電源１０５から直流電圧が印加されると、通常動作用スイッチング素子１０２ａに所定の周期でベース電流が供給されて通常動作用スイッチング素子１０２ａがスイッチング動作を行い、出力部１０３にパルスを出力する。このとき、軽負荷用スイッチング素子１０２ｂは、ベース電流が供給されずＯＦＦ状態のままである。
【００１０】
通常動作用スイッチング素子１０２ａがＯＮ状態の間、出力部１０３ではスイッチング素子１０２ａから出力された電圧によって流れる電流でコイル１０３ｂにエネルギーが蓄えられ、通常動作用スイッチング素子１０２ａがＯＦＦ状態になるときに蓄積したエネルギーがダイオード１０３ａを通して放出され、パルスの１周期を通して平滑コンデンサ１０３ｃによって平滑化して得られた直流電圧が負荷１０６に供給される。
【００１１】
また、出力部１０３から出力された直流電圧は制御部１０４の差動増幅器１０４ａに入力され、差動増幅器１０４ａは該直流電圧と基準電圧源１０４ｂからの電圧との差を増幅してＰＷＭコンパレータ１０４ｃに出力する。ＰＷＭコンパレータ１０４ｃには発振器１０４ｄから所定の発振周波数の三角波が入力されており、ＰＷＭコンパレータ１０４ｃは該三角波に同期させて前記電圧差に応じたデューティのパルスを生成して切り換え回路１０４ｅに出力する。切り換え回路１０４ｅには、負荷電流検出回路１０４ｆから負荷電流が通常動作時（重負荷時）のものであることを示す信号が入力されているので、切り換え回路１０４ｅは２系統の出力線のうち通常動作用スイッチング素子１０２ａに接続されている方の出力線を選択し、ＰＷＭコンパレータ１０４ｃから出力されたパルスのデューティで通常動作用スイッチング素子１０２ａにベース電流を供給する。
【００１２】
これにより通常動作用スイッチング素子１０２ａは、出力部１０３から出力される直流電圧が所定値よりも高いときにはデューティを減少させるように、また前記直流電圧が所定値よりも低いときにはデューティを増加させるようにそれぞれスイッチング動作を行うため、上記直流電圧は所定値に安定化される。
一方、負荷１０６が待機状態等になって軽負荷動作に移行すると負荷電流が減少するため、負荷電流検出回路１０４ｆは負荷電流が軽負荷動作時のものであることを示す信号を出力する。すると、切り換え回路１０４ｅは２系統の出力線のうち軽負荷用スイッチング素子１０２ｂに接続されている方の出力線を選択し、ＰＷＭコンパレータ１０４ｃから出力されたパルスのデューティで軽負荷用スイッチング素子１０２ｂにベース電流を供給する。
【００１３】
軽負荷用スイッチング素子１０２ｂは通常動作用スイッチング素子１０２ａよりも短いスイッチング時間でスイッチング動作を行うため、従来のようにスイッチング周波数を低下させなくとも、軽負荷動作時のスイッチング損失を通常動作時よりも低減することができる。スイッチング電源回路１０１が通常動作に復帰した場合には、再び通常動作用スイッチング素子２ａが駆動される。
このように、軽負荷動作時にスイッチング時間の短い素子を使うことで、スイッチングする過渡期における損失を少なくすることができる。なお、図４の通常動作用スイッチング素子１０２ａ及び軽負荷用スイッチング素子１０２ｂにＭＯＳＦＥＴを用いた例も開示されている。
【特許文献１】特開２０００−２１７３４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
このように、軽負荷動作時にスイッチング時間の短いスイッチング素子を使うことで、スイッチング損失を減らそうとしている。しかし、スイッチング素子で消費する電力は、スイッチング素子に流れる電流とスイッチング素子に加わる電圧の積であることから、軽負荷動作時、特に待機時においてはスイッチング素子に流れる電流は数μＡから数１００μＡと極めて小さいため、スイッチング時間の短縮で節約できるエネルギーも極めて少なく、電力削減の効果は小さい。軽負荷動作時に電力消費の大きな割合を占めるものは、スイッチング素子の制御電極と入出力端子間（ＭＯＳトランジスタでは、ゲート‐ソース間及びゲート‐ドレイン間）に寄生している容量をドライブパルスで充放電するために消費する電力である。
【００１５】
この電力は、スイッチング素子に流れる電流とは無関係で一定である。このような寄生容量の充放電による損失を減らすためには、スイッチング素子を駆動する回数を減らすことが効果的である。そのため、従来はスイッチング周波数を下げたり、スイッチングを断続的に行ったりしていたが、従来技術で述べたように、周波数は２０ＫＨｚ以下に下げることができず、断続的にした場合は出力にリプルが増えるなどの問題があり、著しい効果は期待できなかった。また、シリーズレギュレータを追加する方式は、最近のようにＬＳＩの微細化と大規模化が進み、待機時における負荷電流が数１００μＡと比較的多くなると効率の向上が望めなくなり、しかも回路規模大きくなるという問題があった。
【００１６】
本発明は、上記のような問題を解決するためになされたものであり、スイッチング素子の制御電極と入出力端子間にできる寄生容量の充放電に伴う損失を極めて小さくすることができるスイッチングレギュレータを得ることを目的とする。
【課題を解決するための手段】
【００１７】
この発明に係るスイッチングレギュレータは、入力された直流電圧を所定の電圧に変換して負荷に供給するスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行う第１のスイッチング素子と、
該第１のスイッチング素子よりも、制御電極と入力電極との間及び制御電極と出力電極との間にそれぞれ寄生する各寄生容量が小さく、かつオン時の入力電極と出力電極との間のインピーダンスが大きい、制御電極に入力された制御信号に応じてスイッチングし前記入力電圧の出力制御を行う第２のスイッチング素子と、
前記第１及び第２の各スイッチング素子のスイッチング制御を行う制御回路部と、
を備え、
前記制御回路部は、負荷が消費する電流が通常動作モード時よりも小さくなる軽負荷動作モード時に、前記第１のスイッチング素子をオフさせて、第２のスイッチング素子のみをスイッチングさせて前記負荷に所定の電圧を供給するものである。
【００１８】
また、前記制御回路部は、通常動作モード時は、第１及び第２の各スイッチング素子を共にスイッチングさせるようにした。
【００１９】
また、入力電極と出力電極との間に寄生ダイオードを有し、前記第１のスイッチング素子と直列に接続された同期整流用スイッチング素子を備え、
前記制御回路部は、該同期整流用スイッチング素子に対して、前記通常動作モード時に第１のスイッチング素子と相反するスイッチング動作を行わせ、前記軽負荷動作モード時には前記第１のスイッチング素子及び同期整流用スイッチング素子をそれぞれオフさせて同期整流用スイッチング素子の寄生ダイオードがフライホイールダイオードをなすようにした。
【００２０】
具体的には、前記制御回路部は、
前記第１のスイッチング素子及び同期整流用スイッチング素子に対してそれぞれＰＷＭ制御を行うＰＷＭ制御回路部と、
前記第２のスイッチングトランジスタに対してＰＦＭ制御を行うＰＦＭ制御回路部と、
前記ＰＷＭ制御回路部及び該ＰＦＭ制御回路部からの各制御信号に対して前記第２のスイッチング素子の制御電極への出力制御を行う切換回路部と、
を備え、
前記切換回路部は、軽負荷動作モード時には、前記ＰＦＭ制御回路部からの制御信号を第２のスイッチング素子の制御電極へ出力し、通常動作モード時には、前記ＰＷＭ制御回路部からの制御信号を第２のスイッチング素子の制御電極へ出力するようにした。
【００２１】
この場合、前記ＰＦＭ制御回路部は、軽負荷動作モード時に作動し、通常動作モード時には動作を停止するようにしてもよい。
【００２２】
また具体的には、前記制御回路部は、
前記第１のスイッチング素子及び同期整流用スイッチング素子に対してそれぞれＰＷＭ制御を行うＰＷＭ制御回路部と、
前記第２のスイッチングトランジスタに対してＰＦＭ制御を行うＰＦＭ制御回路部と、
前記ＰＷＭ制御回路部からの制御信号の前記第２のスイッチング素子の制御電極への出力制御を行う切換回路部と、
を備え、
前記ＰＦＭ制御回路部は、軽負荷動作モード時に作動すると共に通常動作モード時には動作を停止し、前記切換回路部は、通常動作モード時のみ、前記ＰＷＭ制御回路部からの制御信号を第２のスイッチング素子の制御電極へ出力するようにしてもよい。
【００２３】
また、前記ＰＷＭ制御回路部は、通常動作モード時に作動し、軽負荷動作モード時には動作を停止するようにした。
【００２４】
また、所定の周波数のパルス信号を生成して出力する発振回路部を備え、前記ＰＦＭ制御回路部は、ＰＷＭ制御時に該発振回路部から出力されるパルス信号のパルス列から前記負荷に出力した出力電圧に応じて、任意のパルスを除去して前記第２のスイッチング素子の制御電極に出力するようにした。
【００２５】
一方、前記第１及び第２の各スイッチング素子から供給される電流をモニタし、該電流が所定値を超えると前記制御回路部に対して第１のスイッチング素子をオフさせる過電流保護回路部を備え、該過電流保護回路部は、前記軽負荷動作モード時には動作を停止するようにした。
【００２６】
また、前記第１及び第２の各スイッチング素子並びに前記制御回路部は、１つのＩＣに集積されるようにした。
【００２７】
また、前記第１及び第２の各スイッチング素子、前記制御回路部並びに過電流保護回路部は、１つのＩＣに集積されるようにしてもよい。
【発明の効果】
【００２８】
本発明のスイッチングレギュレータによれば、軽負荷動作モード時には、第１のスイッチング素子から寄生容量の小さい第２のスイッチング素子に切り換えるようにした。このため、スイッチング素子をスイッチングする際に発生していた寄生容量の充放電による損失を大幅に改善することができる。
更に、軽負荷動作モード時には、第２のスイッチング素子のスイッチング周波数を低下させると共に、第１のスイッチング素子及び同期整流用スイッチング素子の各スイッチングを停止することで、寄生容量の充放電による損失を更に改善することができる。
【００２９】
また、軽負荷動作モード時に用いる第２のスイッチング素子のインピーダンスが高くなったことから、過電流保護回路部が不要になり、軽負荷動作モード時には過電流保護回路部の動作を停止し、該過電流保護回路部に供給していた分の消費電流を削減することができる。
更に、通常動作モード時には第１のスイッチング素子と第２のスイッチング素子を並列に接続して用いているため、第１のスイッチング素子が占めるチップ面積は従来よりも小さくすることができ、チップ面積の増加を減少させることができる。特に近年、待機時の消費電流が増え、第２のスイッチング素子が占めるチップ面積が大きくなっているため、該効果は大きなものがある。
このように、軽負荷動作モード時の消費電力を従来に比べて極めて小さくすることができる。
【発明を実施するための最良の形態】
【００３０】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
図１において、スイッチングレギュレータ１は、入力端子であるＶｄｄ端子に入力された入力電圧Ｖｄｄの出力制御を行うＰＭＯＳトランジスタからなる第１のスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２と、エネルギー変換用のインダクタＬ及びコンデンサＣと、出力端子ＯＵＴから出力される電圧Ｖｏｕｔを分圧して分圧電圧Ｖｄ１を生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。
【００３１】
また、スイッチングレギュレータ１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、前記分圧電圧Ｖｄ１と該基準電圧Ｖｒｅｆとの電圧比較を行い、該比較結果に応じた電圧の出力信号Ｅｒｒを出力する誤差増幅回路３と、該誤差増幅回路３の出力信号Ｅｒｒに応じて第１のスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２に対してＰＷＭ制御を行って第１のスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２のスイッチング制御を行うＰＷＭ制御回路４とを備えている。
【００３２】
更に、スイッチングレギュレータ１は、Ｖｄｄ端子に入力された入力電圧Ｖｄｄの出力制御を行う第１のスイッチングトランジスタＭ１よりもトランジスタサイズが小さい、例えば１／１０から１／１００のサイズのＰＭＯＳトランジスタからなる第２のスイッチングトランジスタＭ３と、前記誤差増幅回路３の出力信号Ｅｒｒに応じて該第２のスイッチングトランジスタＭ３に対してＰＦＭ制御を行うＰＦＭ制御回路５と、所定の周波数の三角波信号ＴＷを生成してＰＷＭ制御回路４及びＰＦＭ制御回路５にそれぞれ出力する発振回路ＯＳＣとを備えている。
【００３３】
また、スイッチングレギュレータ１は、動作モードの切り換えを指示する外部からの切り換え信号Ｓｃに応じて、前記ＰＷＭ制御回路４から第１のスイッチングトランジスタＭ１のゲートに出力される信号ＰＤとＰＦＭ制御回路から出力された信号Ｓｐｆのいずれか一方を第２のスイッチングトランジスタＭ３のゲートに出力するスイッチＳＷ１を備えている。また、スイッチングレギュレータ１は、インダクタＬへ流れる電流を検出し、該検出した電流が所定値を超えて過電流となっているか否かを検出し、過電流であることを検出するとＰＷＭ制御回路４に対して第１のスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２をそれぞれオフさせる過電流保護回路６を備えている。
【００３４】
なお、第１のスイッチングトランジスタＭ１は第１のスイッチング素子を、同期整流用トランジスタＭ２は同期整流用スイッチング素子を、第２のスイッチングトランジスタＭ３は第２のスイッチング素子をそれぞれなしている。また、基準電圧発生回路２、誤差増幅回路３、ＰＷＭ制御回路４、ＰＦＭ制御回路５、発振回路ＯＳＣ、抵抗Ｒ１，Ｒ２及びスイッチＳＷ１は制御回路部をなし、過電流保護回路６は過電流保護回路部をなす。また、ＰＷＭ制御回路４はＰＷＭ制御回路部を、ＰＦＭ制御回路５はＰＦＭ制御回路部を、スイッチＳＷ１は切換回路部を、発振回路ＯＳＣは発振回路部をそれぞれなす。
【００３５】
一方、ＰＷＭ制御回路４は、誤差増幅回路３の出力信号Ｅｒｒと発振回路ＯＳＣからの三角波信号ＴＷからＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭ回路１１と、該ＰＷＭ回路１１からのパルス信号Ｓｐｗに応じて、第１のスイッチングトランジスタＭ１のスイッチング制御を行うための制御信号ＰＤと同期整流用トランジスタＭ２のスイッチング制御を行うための制御信号ＮＤをそれぞれ生成して駆動するドライブ回路１２とを備えている。
【００３６】
なお、第１のスイッチングトランジスタＭ１は寄生容量Ｃ１及びＣ２並びに寄生ダイオードＤ１を有し、同期整流用トランジスタＭ２は寄生容量Ｃ３及びＣ４並びに寄生ダイオードＤ２を有している。同様に、第２のスイッチングトランジスタＭ３は、寄生容量Ｃ５及びＣ６並びに寄生ダイオードＤ３を有しており、第１のスイッチングトランジスタＭ１よりもトランジスタサイズが小さいことから、寄生容量Ｃ５は寄生容量Ｃ１よりも容量が小さく、寄生容量Ｃ６は寄生容量Ｃ２よりも容量が小さい。スイッチングレギュレータ１において、インダクタＬとコンデンサＣを除く各部は、１つのＩＣに集積されており、該ＩＣは、Ｖｄｄ、ＬＸ、ＥＣＯ、ＦＢ及びＧＮＤの各端子を備え、Ｖｄｄ端子はスイッチングレギュレータ１の入力端子をなし、ＧＮＤ端子は接地電圧に接続されている。
【００３７】
Ｖｄｄ端子とＧＮＤ端子との間には直流電源２０が接続され、該直流電源２０から入力電圧ＶｄｄがＶｄｄ端子に入力されている。スイッチングレギュレータ１は、入力電圧Ｖｄｄを所定の電圧に変換して出力端子ＯＵＴから出力する。出力端子ＯＵＴと接地電圧との間には負荷２１が接続されている。Ｖｄｄ端子とＬＸ端子との間には、第１のスイッチングトランジスタＭ１と第２のスイッチングトランジスタＭ３が並列に接続されており、ＬＸ端子と接地電圧との間に同期整流用トランジスタＭ２が接続されている。また、ＬＸ端子と出力端子ＯＵＴとの間にはインダクタＬが接続され、出力端子ＯＵＴと接地電圧との間にはコンデンサＣが接続されている。インダクタＬとコンデンサＣの接続部、すなわち出力端子ＯＵＴは、ＦＢ端子に接続され、ＦＢ端子と接地電圧との間に抵抗Ｒ１と抵抗Ｒ２の直列回路が接続されている。
【００３８】
抵抗Ｒ１と抵抗Ｒ２との接続部は、誤差増幅回路３の反転入力端に接続され、誤差増幅回路３の非反転入力端には基準電圧Ｖｒｅｆが入力されている。誤差増幅回路３の出力信号Ｅｒｒは、ＰＦＭ制御回路５とＰＷＭ回路１１をなすコンパレータの反転入力端にそれぞれ出力され、発振回路ＯＳＣからの三角波信号ＴＷは、ＰＦＭ制御回路５とＰＷＭ回路１１をなすコンパレータの非反転入力端にそれぞれ出力される。ＰＷＭ回路１１からのパルス信号Ｓｐｗはドライブ回路１２に出力され、ＰＦＭ制御回路５から出力されたパルス信号Ｓｐｆは、スイッチＳＷ１のＰＦＭ端子に出力される。
【００３９】
ドライブ回路１２は、第１のスイッチングトランジスタＭ１のスイッチング制御を行うための制御信号ＰＤを第１のスイッチングトランジスタＭ１のゲート及びスイッチＳＷ１のＰＷＭ端子にそれぞれ出力し、同期整流用トランジスタＭ２のスイッチング制御を行うための制御信号ＮＤを同期整流用トランジスタＭ２のゲートに出力する。スイッチＳＷ１のＣＯＭ端子は第２のスイッチングトランジスタＭ３のゲートに接続され、過電流保護回路６はＬＸ端子に流れる電流をモニタし、該モニタした結果をドライブ回路１２に出力する。また、外部からの切り換え信号Ｓｃが、ＰＦＭ制御回路５、過電流保護回路６、ＰＷＭ回路１１、ドライブ回路１２及びスイッチＳＷ１にそれぞれ入力されている。
【００４０】
このような構成において、切り換え信号Ｓｃは、通常動作モードと通常動作モードよりも消費電流を小さくして作動する軽負荷動作モードとの切り換えを行う信号である。切り換え信号Ｓｃは、図５の従来例のように負荷電流を測定して負荷電流が所定の電流以下になった場合に、軽負荷動作モードに切り換えるように切り換え信号Ｓｃを出力してもよいし、スイッチングレギュレータ１を内蔵した機器を制御する制御回路（図示せず）が、待機状態に移行する際に切り換え信号Ｓｃを出力するようにしてもよい。
【００４１】
まず、切り換え信号Ｓｃが通常動作モードを選択している場合について説明する。この場合、ＰＦＭ制御回路５は、動作を停止すると共にＰＦＭ制御回路５で消費する電流をカット、又は最小になるようにする。同時に、ＰＷＭ回路１１、ドライブ回路１２及び過電流保護回路６がそれぞれ作動し、スイッチングレギュレータ１は、同期整流方式のスイッチングレギュレータとして作動する。更に、スイッチＳＷ１は、ＣＯＭ端子がＰＷＭ端子に接続されるように切り換わり、第２のスイッチングトランジスタＭ３のゲートにドライブ回路１２からの制御信号ＰＤが入力される。
【００４２】
このことから、第１及び第２の各スイッチングトランジスタＭ１，Ｍ３がそれぞれスイッチング動作を行い、第１及び第２の各スイッチングトランジスタＭ１，Ｍ３がオンしたときに、インダクタＬに電流が供給される。このとき、同期整流用トランジスタＭ２はオフしている。第１及び第２の各スイッチングトランジスタＭ１，Ｍ３がそれぞれオフすると、同期整流用トランジスタＭ２がオンし、インダクタＬに蓄えられていたエネルギーが同期整流用トランジスタＭ２を通して放出される。このとき発生した電流は、コンデンサＣで平滑されて出力端子ＯＵＴから負荷２１に出力される。
【００４３】
また、出力端子ＯＵＴから出力される出力電圧Ｖｏｕｔは、出力電圧検出用抵抗Ｒ１とＲ２で分圧され、該分圧電圧Ｖｄ１が誤差増幅回路３の反転入力端に入力される。誤差増幅回路３の非反転入力端には基準電圧Ｖｒｅｆが入力されていることから、分圧電圧Ｖｄ１と基準電圧Ｖｒｅｆの電圧差が誤差増幅回路３で増幅されてＰＷＭ回路１１の反転入力端に出力される。ＰＷＭ回路１１の非反転入力端には、発振回路ＯＳＣからの三角波信号ＴＷが入力され、ＰＷＭ回路１１は、ＰＷＭ制御されたパルス信号Ｓｐｗをドライブ回路１２に出力する。
【００４４】
スイッチングレギュレータ１の出力電圧Ｖｏｕｔが高くなると、誤差増幅回路３の出力信号Ｅｒｒの電圧が低下し、ＰＷＭ回路１１のパルス信号Ｓｐｗのデューティサイクルは小さくなる。その結果、第１及び第２の各スイッチングトランジスタＭ１，Ｍ３がオンする時間が短くなり、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが低下するように制御される。スイッチングレギュレータ１の出力電圧Ｖｏｕｔが小さくなると、前記と逆の動作を行い、結果としてスイッチングレギュレータ１の出力電圧Ｖｏｕｔが一定になるように制御される。
【００４５】
過電流保護回路６は、第１及び第２の各スイッチングトランジスタＭ１，Ｍ３がオンしている間の各スイッチングトランジスタＭ１，Ｍ３での電圧降下を所定の電圧と比較し、電圧降下が所定の電圧を超えた場合に所定の信号を出力し、ドライブ回路１２の動作を停止させる。ドライブ回路１２は動作を停止すると、制御信号ＰＤをハイレベルにすると共に、制御信号ＮＤをローレベルにして、第１及び第２の各スイッチングトランジスタＭ１，Ｍ３並びに同期整流用トランジスタＭ２をそれぞれオフにする。このため、出力端子ＯＵＴからの出力電流の供給が停止する。
【００４６】
次に、切り換え信号Ｓｃが軽負荷動作モードを選択している場合について説明する。この場合、ＰＦＭ制御回路５が作動し、ＰＷＭ回路１１、ドライブ回路１２及び過電流保護回路６がそれぞれ動作を停止すると共に、それぞれの消費電流をカット、又は最小になるようにする。また、スイッチＳＷ１は、ＣＯＭ端子がＰＦＭ端子に接続されるように切り換わり、第２のスイッチングトランジスタＭ３のゲートには、ＰＦＭ制御回路５からのＰＦＭ制御されたパルス信号Ｓｐｆが入力される。第２のスイッチングトランジスタＭ３は、ＰＦＭ制御回路５からのパルス信号Ｓｐｆに応じてスイッチング動作を行う。このとき、ドライブ回路１２は動作を停止していることから、同期整流用トランジスタＭ２はオフしたままである。このため、インダクタＬに蓄えられたエネルギーは、同期整流用トランジスタＭ２のソース‐ドレイン間に寄生しているダイオードＤ２を介して放出される。
【００４７】
図２は、ＰＦＭ制御回路５の内部構成例を示した図であり、図３は、図２の各部の波形例を示したタイミングチャートである。
図２において、ＰＦＭ制御回路５は、所定の基準電圧ＶＲＥＦＭを生成して出力する基準電圧発生回路３１と、基準電圧ＶＲＥＦＭと三角波信号ＴＷとの電圧比較を行う電圧比較回路ＰＦＭＣＭＰと、ＯＲ回路３２と、ＰＦＭドライブ回路３３とで構成されている。電圧比較回路ＰＦＭＣＭＰの非反転入力端には三角波信号ＴＷが入力され、電圧比較回路ＰＦＭＣＭＰの反転入力端には基準電圧ＶＲＥＦＭが入力されている。電圧比較回路ＰＦＭＣＭＰの出力端はＯＲ回路３２の一方の入力端に接続され、ＯＲ回路３２の他方の入力端には誤差増幅回路３からの出力信号Ｅｒｒが入力されている。ＯＲ回路３２の出力信号は、ＰＦＭドライブ回路３３に入力され、ＰＦＭドライブ回路３３には、更に切り換え信号Ｓｃが入力され、ＰＦＭドライブ回路３３からパルス信号Ｓｐｆが出力される。
【００４８】
図３に示すように、基準電圧ＶＲＥＦＭは三角波信号ＴＷの三角波パルスの上限と下限の中間の電圧に設定されていることから、電圧比較回路ＰＦＭＣＭＰの出力信号Ｓｏは矩形波のパルス列となる。軽負荷動作モード時には、誤差増幅回路３は、ＰＷＭ回路１１のループから外れているため、リニアな動作は行わず比較回路として機能するため、図３で示すようにハイレベルとローレベルの２値の信号を出力する。該２値の信号によってＯＲ回路３２のゲートが制御され、図３のパルス信号Ｓｐｆから分かるように、電圧比較回路ＰＦＭＣＭＰの出力パルスを選択的に取り出すことができる。
【００４９】
ＯＲ回路３２によって選択的に取り出されたパルスは、ＰＦＭドライブ回路３３を通って出力され、スイッチＳＷ１によって第２のスイッチングトランジスタＭ３のゲートに出力され、第２のスイッチングトランジスタＭ３のスイッチング制御を行う。また、ＰＦＭドライブ回路３３には、切り換え信号Ｓｃが入力されており、通常動作モード時には、動作を停止すると共に、消費電流をカット又は最小になるようにする。
【００５０】
次に、図１では、ＰＦＭ制御回路５からのパルス信号Ｓｐｆの、第２のスイッチングトランジスタＭ３のゲートへの出力制御をスイッチＳＷ１によって行うようにしたが、ＰＦＭ制御回路５が切り換え信号Ｓｃに応じてパルス信号Ｓｐｆの出力制御を行うようにしてもよく、このようにした場合、図１は、図４のようになる。なお、図４では、図１と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。
図４において、ＰＦＭ制御回路５から出力されたパルス信号Ｓｐｆは、第２のスイッチングトランジスタＭ３のゲートに入力され、ドライブ回路１２から出力された制御信号ＰＤは、スイッチＳＷ１を介して第２のスイッチングトランジスタＭ３のゲートに入力される。
【００５１】
このような構成において、切り換え信号Ｓｃが通常動作モードを選択している場合、ＰＦＭ制御回路５は、パルス信号Ｓｐｆを出力する出力端をハイインピーダンス状態にすると共に、スイッチＳＷ１は、ドライブ回路１２からの制御信号ＰＤを第２のスイッチングトランジスタＭ３のゲートに入力するようにオンする。このようにして、第２のスイッチングトランジスタＭ３は、ドライブ回路１２からの制御信号ＰＤによってスイッチングを行う。これに対して、切り換え信号Ｓｃが軽負荷動作モードを選択している場合、ＰＦＭ制御回路５は、パルス信号Ｓｐｆを第２のスイッチングトランジスタＭ３のゲートに出力すると共に、スイッチＳＷ１は、ドライブ回路１２からの制御信号ＰＤの第２のスイッチングトランジスタＭ３のゲートへの入力を遮断するようにオフする。このようにして、第２のスイッチングトランジスタＭ３は、ＰＦＭ制御回路５からのパルス信号Ｓｐｆによってスイッチングを行う。
【００５２】
図５は、図４のＰＦＭ制御回路５の出力回路部と、スイッチＳＷ１の回路例を示した図である。
図５において、ＰＦＭ制御回路５の出力回路部は、入力電圧Ｖｄｄと接地電圧との間に、ＰＭＯＳトランジスタＭ４及びＭ５、並びにＮＭＯＳトランジスタＭ６及びＭ７が直列に接続されている。ＰＭＯＳトランジスタＭ４のゲートには、切り換え信号ＳｃがインバータＩＮＶ１で信号レベルが反転されて入力され、ＮＭＯＳトランジスタＭ７のゲートには、切り換え信号Ｓｃが入力されている。なお、ＰＭＯＳトランジスタＭ５及びＮＭＯＳトランジスタＭ６によってパルス信号Ｓｐｆが出力されるが、ＰＭＯＳトランジスタＭ５及びＮＭＯＳトランジスタＭ６の各ゲートに接続される回路は省略している。また、ドライブ回路１２の出力回路部は、入力電圧Ｖｄｄと接地電圧との間に直列に接続されたＰＭＯＳトランジスタＭ８及びＮＭＯＳトランジスタＭ９で構成されている。
【００５３】
スイッチＳＷ１は、第２のスイッチングトランジスタＭ３のゲートとドライブ回路１２の出力端との間に並列に接続されたＰＭＯＳトランジスタＭ１０及びＮＭＯＳトランジスタＭ１１、並びにインバータＩＮＶ２で構成されたトランスミッションゲートをなしている。ＰＭＯＳトランジスタＭ１０のゲートには切り換え信号Ｓｃが、ＮＭＯＳトランジスタＭ１１のゲートには切り換え信号Ｓｃの信号レベルを反転させた信号がそれぞれ入力されている。
【００５４】
このような構成において、切り換え信号Ｓｃがハイレベルになって軽負荷動作モードになると、ＰＦＭ制御回路５では、ＰＭＯＳトランジスタＭ４及びＮＭＯＳトランジスタＭ７がそれぞれオンして、第２のスイッチングトランジスタＭ３のゲートにパルス信号Ｓｐｆが出力されると共に、ＰＷＭ回路１１が動作を停止してパルス信号Ｓｐｗの出力が停止すると共にドライブ回路１２が動作を停止して制御信号ＰＤ及びＮＤの出力がそれぞれ停止する。これらと同時に、ＰＭＯＳトランジスタＭ１０及びＮＭＯＳトランジスタＭ１１はそれぞれオフして遮断状態になる。このため、第１のスイッチングトランジスタＭ１はオフし、第２のスイッチングトランジスタＭ３だけがＰＦＭ制御回路５からのパルス信号Ｓｐｆによってスイッチング動作を行う。なお、このとき、同期整流用トランジスタＭ２はオフして遮断状態になる。
【００５５】
次に、切り換え信号Ｓｃがローレベルになって通常動作モードになると、ＰＦＭ制御回路５では、ＰＭＯＳトランジスタＭ４及びＮＭＯＳトランジスタＭ７がそれぞれオフしてパルス信号Ｓｐｆの出力を停止すると共に、ドライブ回路１２から第１のスイッチングトランジスタＭ１のゲートに制御信号ＰＤが出力される。これらと同時に、ＰＭＯＳトランジスタＭ１０及びＮＭＯＳトランジスタＭ１１はそれぞれオンして、第１及び第２の各スイッチングトランジスタＭ１，Ｍ３の各ゲートにはドライブ回路１２からのパルス信号ＰＤが入力される。このため、第１及び第２の各スイッチングトランジスタＭ１，Ｍ２は、ドライブ回路１２からの制御信号ＰＤによって同時にスイッチングを行う。
【００５６】
スイッチングレギュレータ１内で電力を消費する要因には、第１のスイッチングトランジスタＭ１に流れる電流による損失のほかに、第１のスイッチングトランジスタＭ１のゲート‐ソース間とゲート‐ドレイン間にそれぞれ寄生する各容量を、ドライブ回路１２からの制御信号ＰＤで充放電するために発生するものがある。負荷２１に流れる電流が大きいときは、第１のスイッチングトランジスタＭ１に流れる電流による損失がスイッチングレギュレータ１内の電力消費の主要因であるが、このときの損失は、負荷２１に流れる電流が小さくなると該電流の２乗に比例して小さくなるため、負荷２１に流れる電流が小さくなるにしたがって急速に減少し、待機時のように負荷２１に流れる電流の小さい状態ではほとんど無視することができる。
【００５７】
しかし、第１のスイッチングトランジスタＭ１に寄生する容量による損失は、該寄生容量と寄生容量への充電電圧の積で決まるため、負荷２１に流れる電流に依存しない。逆に、負荷２１に流れる電流が減少して、入力電圧Ｖｄｄが上昇して各寄生容量への充電電圧が高くなると、第１のスイッチングトランジスタＭ１に寄生する容量による損失が増加してしまう。このような損失を小さくするには、従来は、スイッチングトランジスタのスイッチング周波数を下げたり、スイッチングを断続的に行ったりして、寄生容量への充放電の回数を減らすようにしていた。しかし、スイッチングトランジスタのスイッチング周波数は２０ｋＨｚ以下まで下げると、可聴周波数帯に入って、耳障りな音がするため、２０ｋＨｚ以下に下げることはできない。また、スイッチングを断続的に行うと、スイッチングレギュレータの出力電圧に大きなリプルが発生し好ましくない。そのため、従来有効な対策がなされなかった。
【００５８】
前記のように、本第１の実施の形態のスイッチングレギュレータでは、待機時のように負荷２１に流れる電流が極めて小さい軽負荷動作モード時には、ゲート‐ソース間とゲート‐ドレイン間に寄生する容量が極めて小さい第２のスイッチングトランジスタＭ３に切り換えることにより、寄生容量への充放電に伴う損失を低減するようにした。
スイッチングトランジスタの寄生容量を小さくするには、スイッチングトランジスタのサイズを小さくすればよく、該寄生容量はスイッチングトランジスタのサイズに比例して小さくなる。負荷２１に流れる待機時の電流は、通常数μＡから数１００μＡと、通常動作モード時と比較して２桁から５桁小さくなっている。スイッチングトランジスタのサイズも負荷電流と同じ比率で小さくできるため、寄生容量も２桁から５桁小さくすることができる。
【００５９】
スイッチングトランジスタのサイズを小さくすると、該スイッチングトランジスタは、オン時のインピーダンスが大きくなり、その分第２のスイッチングトランジスタＭ３に流れる電流による損失が増えるが、負荷２１に流れる電流が小さいため、該損失の増加分は僅かであり、寄生容量の充放電による損失の改善が大きく上回り、全体としては前記損失を大きく改善することができる。
【００６０】
更に、軽負荷動作モード時には第２のスイッチングトランジスタＭ３のスイッチング回数も減らすと共に、同期整流用トランジスタＭ２のスイッチングも停止させるため、損失の更なる改善を行うことができる。
また、軽負荷動作モード時に、第２のスイッチングトランジスタＭ３のインピーダンスが大きいため、負荷２１が短絡する等の故障を起こしても負荷２１に大電流が流れないため、通常動作モード時に使用していた過電流保護回路６の動作を停止させて、過電流保護回路６で消費されていた電流を節約することができる。
【００６１】
また、半導体素子のチップサイズに関しては、通常動作モード時には、チップ内で大きな面積を占める第１のスイッチングトランジスタＭ１と第２のスイッチングトランジスタＭ３を同時にスイッチングさせているため、第１のスイッチングトランジスタＭ１の面積を従来よりも小さくすることができ、第２のスイッチングトランジスタＭ３を追加しても、従来と変わらないチップ面積にすることができる。特に近年、待機時の消費電流が増加し、第２のスイッチングトランジスタＭ３の面積が大きくなる傾向にあるため、この効果は大きなものがある。
【図面の簡単な説明】
【００６２】
【図１】本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
【図２】図１のＰＦＭ制御回路５の内部構成例を示した図である。
【図３】図２の各部の波形例を示したタイミングチャートである。
【図４】本発明の第１の実施の形態におけるスイッチングレギュレータの他の構成例を示した図である。
【図５】図４のＰＦＭ制御回路５の出力回路部と、スイッチＳＷ１の回路例を示した図である。
【図６】従来のスイッチングレギュレータの回路例を示した図である。
【符号の説明】
【００６３】
１  スイッチングレギュレータ
２，３１  基準電圧発生回路
３  誤差増幅回路
４  ＰＷＭ制御回路
５  ＰＦＭ制御回路
６  過電流保護回路
１１  ＰＷＭ回路
１２  ドライブ回路
２０  直流電源
２１  負荷
３２  ＯＲ回路
３３  ＰＦＭドライブ回路
Ｍ１  第１のスイッチングトランジスタ
Ｍ２  同期整流用トランジスタ
Ｍ３  第２のスイッチングトランジスタ
ＯＳＣ  発振回路
ＳＷ１  スイッチ
Ｌ  インダクタ
Ｃ  コンデンサ
Ｃ１〜Ｃ６  寄生容量
Ｄ１〜Ｄ３  寄生ダイオード
ＰＦＭＣＭＰ  電圧比較回路
【図１】
2005160254.tif 000003
【図２】
2005160254.tif 000004
【図３】
2005160254.tif 000005
【図４】
2005160254.tif 000006
【図５】
2005160254.tif 000007
【図６】
2005160254.tif 000008