(57)【要約】【課題】  基準信号に基づき位相の異なる複数の遅延信号を生成する遅延信号生成回路を用いて生成した信号と、この遅延信号生成回路を用いずに生成した信号とから出力信号を生成する信号生成回路及び同回路を有する画像処理装置において、遅延信号生成回路を用いて生成した信号と、遅延信号生成回路を用いずに生成した信号との間に生じる遅延の影響を除去することによって所望の出力信号を生成することができる信号生成回路及び同回路を有する画像処理装置を提供する。【解決手段】  基準信号に基づき位相の異なる複数の遅延信号を生成する遅延信号生成回路を用いて生成した信号と、この遅延信号生成回路を用いずに生成した信号とから出力信号を生成する信号生成回路において、遅延信号生成回路を用いずに生成した信号をいずれかの遅延信号に同期させてから出力信号を生成するように構成した。【選択図】図１
2005123816.tif 000002
【特許請求の範囲】
【請求項１】
基準信号に基づき位相の異なる複数の遅延信号を生成する遅延信号生成回路を用いて生成した信号と、この遅延信号生成回路を用いずに生成した信号とから出力信号を生成する信号生成回路において、
前記遅延信号生成回路を用いずに生成した信号をいずれかの前記遅延信号に同期させてから出力信号を生成するように構成したことを特徴とする信号生成回路。
【請求項２】
第１及び第２の基準信号に基づき出力信号を生成する信号生成回路において、
前記第１の基準信号を用いて位相の異なる複数の遅延信号を生成する遅延信号生成回路と、前記複数の遅延信号を用いて第１の中間信号を生成する第１の中間信号生成回路と、前記第２の基準信号をいずれかの前記遅延信号に同期させた遅延基準信号を生成する遅延基準信号生成回路と、前記遅延基準信号を前記第１の中間信号に同期させた第２の中間信号を生成する第２の中間信号生成回路と、これらの第１及び第２の中間信号を用いて出力信号を生成する出力信号生成回路とを有することを特徴とする信号生成回路。
【請求項３】
前記遅延基準信号生成回路は、前記複数の遅延信号のうち前記第1の基準信号からの遅延が最も少ない遅延信号に前記第2の基準信号を同期させるように構成したことを特徴とする請求項２に記載の信号生成回路。
【請求項４】
前記第2の中間信号生成回路は、前記複数の遅延信号のうち前記第1の中間信号の前縁を決定するために用いた遅延信号に前記遅延基準信号を同期させるように構成したことを特徴とする請求項２又は３に記載の信号生成回路。
【請求項５】
前記第1の中間信号生成回路を複数個設けるとともに、複数個の前記第1の中間信号生成回路のうちいずれか一個を選択して出力信号を生成するように構成したことを特徴とする請求項２から４のいずれか1項に記載の信号生成回路。
【請求項６】
基準信号に基づき位相の異なる複数の遅延信号を生成する遅延信号生成回路を用いて生成した信号と、この遅延信号生成回路を用いずに生成した信号とから出力信号を生成する信号生成回路を有する画像処理装置において、
前記遅延信号生成回路を用いずに生成した信号をいずれかの前記遅延信号に同期させてから出力信号を生成するように構成したことを特徴とする信号生成回路を有する画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号生成回路及び同回路を有する画像処理装置に関するものである。
【背景技術】
【０００２】
CCD（Charge  Coupled  Devices）カメラシステムや液晶表示装置やDVD（Digital  Versatile  Disc）再生装置などの画像処理装置は、複数の集積回路を内蔵している。これら複数の集積回路は、それぞれ所定の駆動信号に基づいて動作している。
【０００３】
この駆動信号は、個々の集積回路によってそれぞれ位相及び周波数が異なる。そのため、画像処理装置では、信号生成回路を用いて、基準信号を基に異なる位相と周波数とを有する駆動信号を生成して、それぞれの集積回路に供給していた。
【０００４】
また、このとき生成する複数の駆動信号は、個々の集積回路どうしを互いに同期させて動作させるために、それぞれの駆動信号と基準信号とを同期させていた。
【０００５】
そして、従来より、基準信号と同期し、基準信号とは異なる位相と周波数を有する信号を生成することができる信号生成回路としては、遅延信号生成回路であるDelay  Locked  Loop（以下、「DLL」という。）を内蔵した信号生成回路が知られている（たとえば、特許文献１参照。）。
【０００６】
このDLLを内蔵した信号生成回路は、DLLを用いて基準信号を遅延させることによって複数のTAP出力信号（遅延信号）を生成し、この複数のTAP出力信号を組み合わせることによって基準信号と同期するように調整した信号（以下、「第1の中間信号」という。）と、基準信号に基づいてDLLを用いずに生成した信号（以下、「第2の中間信号」という。）とを用いて、基準信号と同期し、基準信号とは異なる位相と周波数を有する出力信号を生成していた。
【特許文献１】特表2002-543732号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、上記従来の信号生成回路では、DLLを用いていたために、DLLによって生成されるTAP出力信号と基準信号との間にDLL特有の遅延が生じてしまい、この遅延に起因して、DLLを用いて生成した第1の中間信号と、DLLを用いずに生成した第2の中間信号との間にも遅延が生じ、所望の出力信号を生成することが困難であった。
【０００８】
たとえば、CCD（Charge  Coupled  Devices）カメラシステムでは、固体撮像素子に蓄積された電荷を除去するために、一定期間High状態もしくはLow状態が続くリセットパルスを含んだ駆動信号を用いており、このような駆動信号は、DLLを用いて生成した所定の周期を有する第1の中間信号と、基準信号に基づいてDLLを用いずに生成したリセットパルスである第2の中間信号とを用いて生成していた。
【０００９】
ここで、第1の中間信号は、TAP出力信号の組み合わせによって生成しているため、基準信号には同期しておらず、TAP出力信号に同期した信号となっているのに対し、第２の中間信号は、基準信号に同期している。
【００１０】
そのため、第1の中間信号と第2の中間信号との間に、上記したDLL特有の遅延が生じてしまい、これら第1及び第2の中間信号を用いて出力信号を生成すると、出力信号である駆動信号として所望の波形のものが得られなかった。
【００１１】
これにより、CCDカメラシステムでは、誤った駆動信号で集積回路が駆動されてしまい、誤作動を起こすおそれがあった。
【課題を解決するための手段】
【００１２】
そこで、請求項１に係る本発明では、基準信号に基づき位相の異なる複数の遅延信号を生成する遅延信号生成回路を用いて生成した信号と、この遅延信号生成回路を用いずに生成した信号とから出力信号を生成する信号生成回路において、遅延信号生成回路を用いずに生成した信号をいずれかの遅延信号に同期させてから出力信号を生成するように構成した。
【００１３】
また、請求項２に係る本発明では、第１及び第２の基準信号に基づいて出力信号を生成する信号生成回路において、第１の基準信号を用いて位相の異なる複数の遅延信号を生成する遅延信号生成回路と、複数の遅延信号を用いて第１の中間信号を生成する第１の中間信号生成回路と、第２の基準信号をいずれかの遅延信号に同期させた遅延基準信号を生成する遅延基準信号生成回路と、遅延基準信号を第１の中間信号に同期させた第２の中間信号を生成する第２の中間信号生成回路と、これらの第１及び第２の中間信号を用いて出力信号を生成する出力信号生成回路とを有することとした。
【００１４】
また、請求項３に係る本発明では、遅延基準信号生成回路は、複数の遅延信号のうち第1の基準信号からの遅延が最も少ない遅延信号に第2の基準信号を同期させるように構成した。
【００１５】
また、請求項４に係る本発明では、第2の中間信号生成回路は、複数の遅延信号のうち第1の中間信号の前縁を決定するために用いた遅延信号に遅延基準信号を同期させるように構成した。
【００１６】
また、請求項５に係る本発明では、第1の中間信号生成回路を複数個設けるとともに、複数個の第1の中間信号生成回路のうちいずれか一個を選択して出力信号を生成するように構成した。
【００１７】
また、請求項６に係る本発明では、基準信号に基づいて位相の異なる複数の遅延信号を生成する遅延信号生成回路を用いて生成した信号と、この遅延信号生成回路を用いずに生成した信号とから出力信号を生成する信号生成回路を有する画像処理装置において、遅延信号生成回路を用いずに生成した信号をいずれかの遅延信号に同期させてから出力信号を生成するように構成した。
【発明の効果】
【００１８】
請求項１に係る本発明によれば、基準信号に基づき位相の異なる複数の遅延信号を生成する遅延信号生成回路を用いて生成した信号と、この遅延信号生成回路を用いずに生成した信号とから出力信号を生成する信号生成回路において、遅延信号生成回路を用いずに生成した信号をいずれかの遅延信号に同期させてから出力信号を生成するように構成したため、両信号がいずれかの遅延信号に同期することになり、両信号間に生じる遅延の影響を除去することができ、所望の出力信号を生成することができる。
【００１９】
また、請求項２に係る本発明によれば、第１及び第２の基準信号に基づいて出力信号を生成する信号生成回路において、第１の基準信号を用いて位相の異なる複数の遅延信号を生成する遅延信号生成回路と、複数の遅延信号を用いて第１の中間信号を生成する第１の中間信号生成回路と、第２の基準信号をいずれかの遅延信号に同期させた遅延基準信号を生成する遅延基準信号生成回路と、遅延基準信号を第１の中間信号に同期させた第２の中間信号を生成する第２の中間信号生成回路と、これらの第１及び第２の中間信号を用いて出力信号を生成する出力信号生成回路とを有することとしたため、第1の中間信号と第2の中間信号とがいずれかの遅延信号に同期することになり、所望の出力信号を生成することができる。
【００２０】
また、請求項３に係る本発明によれば、遅延基準信号生成回路は、複数の遅延信号のうち、第1の基準信号からの遅延が最も少ない遅延信号に第2の基準信号を同期させるように構成したため、第2の中間信号生成回路でいかなる第1の中間信号を用いた場合であっても、第2の中間信号を良好に生成することができるので、システムが誤作動を起こすことを防止することができる。
【００２１】
また、請求項４に係る本発明によれば、第2の中間信号生成回路は、複数の遅延信号のうち、第1の中間信号の前縁を決定するために用いた遅延信号に遅延基準信号を同期させるように構成したため、第1の中間信号の前縁と第2の中間信号の前縁とを正確に同期させることができ、所望の出力信号を生成することができる。
【００２２】
また、請求項５に係る本発明によれば、第1の中間信号生成回路を複数個設けるとともに、複数個の第1の中間信号生成回路のうちいずれか一個を選択して、出力信号を生成するように構成したため、複数種類の出力信号を生成する場合に、信号生成回路全体を複数個用意する必要がなくなり、回路規模や消費電力の増大を防止することができる。
【００２３】
また、請求項６に係る本発明によれば、基準信号に基づいて位相の異なる複数の遅延信号を生成する遅延信号生成回路を用いて生成した信号と、この遅延信号生成回路を用いずに生成した信号とから出力信号を生成する信号生成回路を有する画像処理装置において、遅延信号生成回路を用いずに生成した信号をいずれかの遅延信号に同期させてから出力信号を生成するように構成したため、両信号がいずれかの遅延信号に同期することになり、所望の出力信号を生成することができ、画像処理装置の誤作動を防止することができる。
【発明を実施するための最良の形態】
【００２４】
本発明に係る画像処理装置は、複数の集積回路を駆動するための駆動信号として複数の出力信号を生成する信号生成回路を内蔵している。
【００２５】
この信号生成回路は、基準信号に基づいて位相の異なる複数の遅延信号を生成する遅延信号生成回路を用いて生成した信号と、この遅延信号生成回路を用いずに生成した信号とから出力信号を生成するように構成している。
【００２６】
しかも、信号生成回路は、遅延信号生成回路を用いずに生成した信号をいずれかの遅延信号に同期させてから出力信号を生成するように構成している。
【００２７】
このように、遅延信号生成回路を用いずに生成した信号をいずれかの遅延信号に同期させてから出力信号を生成することによって、遅延信号生成回路を用いて生成した信号と遅延信号生成回路を用いずに生成した信号とを同期させることができ、両信号間に生じる遅延の影響を除去することができるので、所望の出力信号を生成することができる。
【００２８】
そして、本発明に係る信号生成回路では、第１及び第２の基準信号に基づいて出力信号を生成するように構成しており、遅延信号生成回路を用いて生成した信号として、第１の基準信号から生成した第１の中間信号を用い、一方、遅延信号生成回路を用いずに生成した信号として、第２の基準信号から生成した第２の中間信号を用いている。
【００２９】
具体的には、信号生成回路は、第１の基準信号から第２の基準信号を生成するための基準信号生成回路と、第１の基準信号から第１の中間信号を生成するための遅延信号生成回路及び第１の中間信号生成回路と、第２の基準信号から第２の中間信号を生成するための遅延基準信号生成回路及び第２の中間信号生成回路と、これら第１及び第２の中間信号から出力信号を生成するための出力信号生成回路とを有している。
【００３０】
ここで、基準信号生成回路は、第1の基準信号を用いて所望する第２の基準信号を生成するように構成している。
【００３１】
遅延信号生成回路は、第1の基準信号を遅延させることによって位相の異なる複数の遅延信号を生成するように構成している。
【００３２】
第1の中間信号生成回路は、複数の遅延信号の中から第1の中間信号の前縁（立ち上がりのタイミング）と後縁（立ち下がりのタイミング）とを決定するための２つの遅延信号を選択し、この２つの遅延信号を用いて演算処理を施すことによって第1の中間信号を生成するように構成している。
【００３３】
遅延基準信号生成回路は、複数の遅延信号のうちのいずれかの遅延信号に第２の基準信号を同期させることによって遅延基準信号を生成するように構成している。
【００３４】
第２の中間信号生成回路は、第1の中間信号の前縁を決定するために用いた遅延信号に遅延基準信号を同期させることによって第２の中間信号を生成するように構成している。
【００３５】
出力信号生成回路は、上記した第1の中間信号と第２の中間信号とを加算することによって所望の出力信号を生成するように構成している。
【００３６】
上記したように構成した信号生成回路において、遅延基準信号を生成する際に第２の基準信号と同期させる遅延信号は、第1の中間信号の前縁を決定するために用いた遅延信号と同一位相又は進んだ位相の遅延信号であればよいが、第1の基準信号からの遅延が最も少ない遅延信号を用いることが好ましい。
【００３７】
また、本発明に係る信号生成回路では、第1の中間信号生成回路を複数個設けることとしており、この複数個の第1の中間信号生成回路のうちのいずれか一個を選択することによって、複数種類の出力信号を生成することができるように構成している。
【００３８】
以下に、本発明に係る画像処理装置の具体的な構成について図面を参照しながら説明する。
【００３９】
図１に示すように、画像処理装置Ａは、内部に信号生成回路１を備えており、この信号生成回路１は、遅延信号生成回路２と、第1の中間信号生成回路３と、基準信号生成回路４と、遅延基準信号生成回路５と、第2の中間信号生成回路６と、出力信号生成回路７とから構成している。
【００４０】
遅延信号生成回路２は、第1の基準信号S1を所定時間ずつ遅延させることによって複数の遅延信号を生成するDLL（Delay  Locked  Loop）により構成しており、入力側を第1の基準信号入力端子８bに接続し、出力側を第1の中間信号生成回路３と遅延基準信号生成回路５とに接続している。
【００４１】
第1の中間信号生成回路３は、複数の遅延信号から所望の遅延信号を選択するセレクタにより構成しており、入力側をシリアル通信制御データS10が入力される制御データ入力端子９に接続し、出力側を第2の中間信号生成回路６と出力信号生成回路７とに接続している。
【００４２】
基準信号生成回路４は、第1の基準信号S1を基に第2の基準信号S2を生成するカウンタとデコーダとによって構成しており、入力側を第1の基準信号入力端子８aに接続し、出力側を遅延基準信号生成回路５に接続している。
【００４３】
遅延基準信号生成回路５は、第2の基準信号S2を遅延信号（S3）に同期させるフリップ・フロップにより構成しており、このフリップ・フロップのデータ入力端子を基準信号生成回路４と接続し、クロック入力端子を遅延信号生成回路２に接続し、出力端子を第2の中間信号生成回路６に接続している。
【００４４】
第2の中間信号生成回路６は、遅延基準信号S4を遅延信号（S5）に同期させるフリップ・フロップにより構成しており、このフリップ・フロップのデータ入力端子を遅延基準信号生成回路５の出力端子に接続し、クロック入力端子を第1の中間信号生成回路３に接続し、出力端子を出力信号生成回路７に接続している。
【００４５】
出力信号生成回路７は、第1の中間信号S7と第2の中間信号S8とを加算するOR型論理回路により構成しており、入力側を第1の中間信号生成回路３と第2の中間信号生成回路６とに接続し、出力側を出力信号出力端子１０に接続している。
【００４６】
上記したように構成した信号生成回路１の動作について図１及び図２を参照しながら説明する。なお、以下の説明では、出力信号S9として、CCDカメラシステムを駆動する駆動信号を生成する場合の動作について説明を行うが、本発明は、これに限られず、液晶表示装置やDVD再生装置など様々な画像処理装置に用いる駆動信号を生成する場合にも適用することができる。
【００４７】
まず、第1の基準信号S1が第1の基準信号入力端子８a、８bから遅延信号生成回路２と基準信号生成回路４とに入力される。
【００４８】
遅延信号生成回路２は、第1の基準信号S1を遅延させることによって、位相の異なるTAP（0）〜TAP（49）の50本のTAP出力信号（遅延信号）を生成し、この50本のTAP出力信号を全て第1の中間信号生成回路３に入力するとともに、このTAP出力信号のうち第1の基準信号S1からの遅延が最も少ないTAP出力信号（以下、「TAP（0）」という。）S3を遅延基準信号生成回路５へ入力する。
【００４９】
第１の中間信号生成回路３は、図示しない制御回路から制御データ入力端子９を介して入力されるシリアル通信制御データS10に基づいて、50本のTAP出力信号の中から第1の中間信号S7の前縁（立ち上がりのタイミング）を決定するためのTAP出力信号（以下、「TAP（R）」という。）S5と、後縁（立ち下がりのタイミング）を決定するためのTAP出力信号（以下、「TAP（F）」という。）S6とを選択し、このTAP（R）S5とTAP（F）S6とを用いて演算処理を施すことによって所望の位相と周波数を有する第1の中間信号S7を生成して、出力信号生成回路７へ出力するとともに、上記したTAP（R）S5を第2の中間信号生成回路６へ出力する。
【００５０】
一方、基準信号生成回路４は、第1の基準信号S1が入力されると、カウンタとデコーダを用いることによって、CCDカメラシステムの固体撮像素子に蓄積された電荷を除去するためのリセットパルスである第2の基準信号S2を生成して、遅延基準信号生成回路５へ出力する。
【００５１】
このとき生成する第2の基準信号S2は、図２に示すように、第1の基準信号S1と同期した信号であり、一定期間High状態が続く信号である。
【００５２】
遅延基準信号生成回路５は、第2の基準信号S2を遅延させることによって、遅延信号生成回路２から入力されたTAP(0)S3と同期させた遅延基準信号S4を生成して、第2の中間信号生成回路６へ出力する。
【００５３】
第2の中間信号生成回路６は、遅延基準信号S4と、第1の中間信号生成回路３から入力されたTAP（R）S5とを同期させることによって、第1の中間信号S7と正確に同じタイミングで立ち上がる第2の中間信号S8を生成して、出力信号生成回路７へ出力する。
【００５４】
出力信号生成回路７は、第1の中間信号S7と第2の中間信号S8とをOR演算することによって加算して出力信号S9を生成し、出力信号出力端子１０から各システムへ出力する。
【００５５】
なお、本実施の形態では、リセットパルスとして、一定期間High状態が続く第2の基準信号S2を用いて出力信号S9を生成する場合の動作について説明を行ったが、一定期間Low状態が続く信号を用いる場合、又は、リセットパルスを含まない場合においても同様に所望の位相と周波数を有する出力信号を生成することができる。
【００５６】
上記した信号生成回路１は、第２の基準信号S２を一旦TAP(0)S3に同期させ、さらに、このTAP(0)S3と同期させた遅延基準信号S4を所望の第1の中間信号S7の立ち上がりタイミングとして用いたTAP(R)S5と同期させているため、第1の中間信号S7と第2の中間信号S8とがともに第1の基準信号S1から所定時間遅延した遅延信号（TAP（0）S3、TAP(R)S5）に同期することになり、両中間信号S7、S8を正確に同期させることができる。
【００５７】
また、第2の基準信号S2と同期させる遅延信号としては、TAP(R)S5と同一位相又はTAP(R)S5よりも進んだ位相を有する遅延信号であれば、いずれの遅延信号と同期させてもTAP(R)S5と正確に同期した第2の中間信号S8を生成することができる。
【００５８】
ただし、任意のTAP(R)S5と同期する第2の中間信号S8を生成するためには、第2の基準信号S2を第1の基準信号S1からの遅延が最も少ないTAP(0)S3に同期させる必要がある。
【００５９】
このようにすることによって、CCDカメラシステムを駆動するための駆動信号のように、一定期間high状態もしくはLow状態が続く部分を含む出力信号S9を生成する場合に、第1の中間信号S７が立ち上がるタイミングと第2の中間信号S8が立ち上がるタイミングとを正確に同期させることができるため、システムが誤作動を起こすおそれがない。
【００６０】
また、複数の出力信号S9を生成する場合は、生成する出力信号S9の数に応じて必要最小限の個数の第1の中間信号生成回路３を設ければよい。
【００６１】
これにより、様々なシステムに対して適用することができ、信号生成回路１の汎用性を向上させることができる。
【００６２】
なお、複数の出力信号S9を生成する場合には、遅延信号生成回路２と基準信号生成回路４と遅延基準信号生成回路５とを共通に有すると共に、第1の中間信号生成回路３と第2の中間信号生成回路６と出力信号生成回路７と出力信号出力端子10とを複数個有する構成としてもよく、また、遅延信号生成回路２と基準信号生成回路４と遅延基準信号生成回路５と第2の中間信号生成回路６と出力信号生成回路７とを共通に有すると共に、第1の中間信号生成回路３のみを複数個有する構成としてもよい。
【００６３】
また、第１の中間信号生成回路３は、同一の回路素子を同一のレイアウトに配置した構造とすれば、それぞれの出力信号S9の生成プロセスを全て同一とすることができるので、それぞれの出力信号S9の間での相対的な位相関係を一定に保つことができる。
【図面の簡単な説明】
【００６４】
【図１】本発明に係る信号生成回路を示す説明図である。
【図２】本発明に係る信号生成回路が生成するクロック信号の波形を示すタイミングチャートである。
【符号の説明】
【００６５】
Ａ  画像処理装置
１  信号生成回路
２  遅延信号生成回路
３  第1の中間信号生成回路
４  基準信号生成回路
５  遅延基準信号生成回路
６  第2の中間信号生成回路
７  出力信号生成回路
８a、８b  第1の基準信号入力端子
９  制御データ入力端子
１０  出力信号出力端子
S1  第1の基準信号
S2  第2の基準信号
S3  TAP(0)
S4  遅延基準信号
S5  TAP(R)
S6  TAP(F)
S7  第1の中間信号
S8  第2の中間信号
S9  出力信号
S10  シリアル通信制御データ
【図１】
2005123816.tif 000003
【図２】
2005123816.tif 000004