(57)【要約】      （修正有）【課題】凹凸のある表面への導電部の形成を可能にする半導体装置の製造方法を提供する。【解決手段】第１及び第２の基板１，４を固着する工程と、導電性微粒子のパターンを形成し、前記第１及び第２の基板を電気的に接続する接続工程とを含み、前記接続工程は、前記第１の基板から前記第２の基板上に伸長するように、前記第１及び第２の基板の境界を超えて、導電性微粒子と溶媒とを含む液滴を吐出する工程と、前記液滴から前記溶媒を除去し導体パターン２６Ｓを形成する工程とを含む。【選択図】図４
2005268713.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の基板を固着する工程と、
前記導電性微粒子のパターンを形成し、前記第１及び第２の基板を電気的に接続する接続工程とを含み、
前記接続工程は、
前記第１の基板から前記第２の基板上に伸長するように、前記第１及び第２の基板の境界を超えて、導電性微粒子と溶媒とを含む液滴を吐出する工程と、
前記液滴から前記溶媒を除去する除去工程とを含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記第１の基板は、表面にキャビティを有しており、
前記第２の基板は、半導体チップであり、
前記接続工程は、
前記第１の基板のキャビティ形成面側に、電極形成面がくるように半導体チップを搭載する工程と、
前記半導体チップの電極形成面から、前記第１の基板のキャビティ形成面に伸長するように前記液滴を吐出する工程とを含み、
前記導電性微粒子のパターンからなる導電部を形成するようにした半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記電極形成面または前記基板のキャビティ形成面に、絶縁性微粒子を含む液滴を吐出し、開口部を有する絶縁性パターンを形成する第１のパターン形成工程と、
前記絶縁性パターンの上層に前記開口部を介して前記半導体チップの電極と接続するように、導電性微粒子を含む液滴を吐出し、導体パターンを形成する第２のパターン形成工程とを含む半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法であって、
第１の基板上に一部をずらして第２の基板を重ねる工程を含み、
前記接続する工程は、
前記第１の基板表面から前記第２の基板の端面を経由して前記第２の基板の表面に至るように導電性微粒子と溶媒とを含む液滴を配置する工程と、
前記液滴から前記溶媒を除去する除去工程とを含む半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれかに記載の半導体装置の製造方法であって、
前記吐出する工程は、同時に複数の面に前記液滴を吐出する工程を含む半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置の製造方法によって形成される半導体装置であって、
表面にキャビティを有する基板と、
前記キャビティ内に収納された半導体チップと、
前記半導体チップの電極形成面から前記基板のキャビティの形成面側に至るように、形成された導電部を介して、前記半導体チップに接続された外部接続端子とを備え、
前記半導体チップの電極形成面が前記キャビティの形成されたキャビティ形成面側に位置し、
前記外部接続端子が、前記半導体チップの電極形成面から前記キャビティの形成面側に配置された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法およびこれを用いた半導体装置に係り、特に、三次元的に半導体チップを重ね合わせた高密度のスタックモジュール構造に最適な実装構造における導電部の形成方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話、ノートパソコンなどの小型薄型化、軽量化に伴い、これらに搭載されるデバイスの小型化、および高機能化も進む一方である。このような状況の中で、半導体装置自体の小型化に加え、実装面積の低減は大きな課題となっている。
【０００３】
しかしながら、一定面積の基板上に二次元的に半導体装置を搭載する限りは搭載できる量にも限界があった。
そこで、より高密度の実装を実現するために、半導体チップを三次元的に積層して実装密度を上げるという試みもなされている。この半導体装置によると、単位面積当たりの実装面積は飛躍的に向上するが、積層できる部品は限られており、また積層作業にも手間がかかるという問題がある。
【０００４】
そこで、半導体チップを三次元的に高密度に実装すべく、図１０に示すように、絶縁性基材１０３に設けられた凹部１０５に半導体チップＳ１〜Ｓ４を搭載した半導体装置Ｈ１〜Ｈ４を、外部基板４０１上に２以上に積層してなる多層構造の半導体装置Ｔが提案されている(特許文献１)。この半導体装置では、絶縁性基材に設けられた各凹部１０５にフェースダウンで半導体チップＳ１〜Ｓ４がそれぞれ搭載されており、絶縁性基材１０３内に設けられた電気的導通路Ｄ１〜Ｄ４を介して、各半導体装置Ｈ１〜Ｈ４の半導体チップＳ１〜Ｓ４と外部基板４０１の端子１１１とがそれぞれ導通されて積層モジュールを構成する。
【０００５】
この構造によれば、積層される半導体装置は、下層になるほどその電気的導通路の数が増加するが、上記電気的導通路は、絶縁性基材内に設けられた導体回路によって電気的接続を行なうようにすれば、この導体回路の形成に応じてこの電気的導通路を自在に形成できるようになる。したがって、該電気的導通路を絶縁性基材内に近接させ、高密度に形成できるようになり、半導体素子配線のファインピッチ化に対応できるようになる。
【０００６】
しかしながら、このような半導体装置では、半導体チップは凹部にフェースダウンで装着されており、半導体チップを絶縁性基材１０３の凹部１０５に形成された導体パターンからなる導通路１０６に接続するように位置決めする必要がある。実際には、半導体チップの端子部（半田ボール）１２０を絶縁性基材１０３に形成された導体パターンからなる導通路１０６に１対１接続する必要がある。
【０００７】
この場合、半導体チップの端子部１２０は凹部１０５にあらかじめ形成された導通路１０６としての導体パターンと接続しなければならないため、接続マージンを考慮するとファインピッチ化は極めて困難であり、これが小型化を阻む原因となる。
また、凹部１０５に半導体チップを搭載する際、端子部１２０は半導体チップの影になってみえないため、ファインピッチ化に対応するためには位置決めが極めて困難であり、画像処理技術を用いた高価な位置決め装置を用いて、位置合わせを行なうなど、多額の設備投資が必要であるという問題があった。
【０００８】
また、ここで用いられる基材１０３は凹部１０５に導通路が位置するように多層配線を形成することを必要とし、これも半導体装置の薄型化を阻む原因となる。
さらには、基材の凹部に露呈するように多層配線を形成しなければならないため、基材自体の製造上の問題も多々あり、基材材料の選択自由度が少なくなるという問題もある。
【０００９】
【特許文献１】特開平７−１０６５０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このように、上記実装形態では、取り扱い性は向上し、凹部を構成する収納部に半導体チップが収納されているため、半導体装置としての強度は向上するものの、あらかじめ形成された導体部（パターン）上に位置合わせして実装しなければならないため、製造作業性が悪い上、小型化薄型化、多層化には限界があった。
この問題は、凹部に半導体チップを実装する場合のみならず、基板を重ねて実装するような場合にも同様であり、あらかじめ形成された導体部同士の位置決めが困難であった。
一方、基板に半導体チップを実装した後に、凹凸のある表面に導電部を形成する場合、印刷法では段差部分で膜厚が薄くなったりするなど、精度を維持することが出来ないという問題があった。
本発明は、前記実情に鑑みてなされたもので、凹凸のある表面への導電部の形成を可能にする半導体装置の製造方法を提供することを目的とする。
また、製造が容易で、小型化薄型化の可能な半導体装置の製造方法を提供することを目的とする。
また、半導体チップのファインピッチ化に対応可能な実装形態をもつ半導体装置の形成において、実装後に導体部を作業性よく形成する方法を提供することを目的とする。
【００１１】
なお、以下の説明において、「導体部」は、配線パターンのみならず、電極、リードなどを包含する広い概念を示す。また、「端子」は、電極、パッド、ランドなどの概念を包含する。
さらに、「凹部」については、半導体素子を収納して搭載できるものであれば、その形状、大きさは特に限定されず、この凹部は少なくとも１つ形成されていればよい。
【課題を解決するための手段】
【００１２】
そこで本発明の方法では、第１及び第２の基板を固着する工程と、前記導電性微粒子のパターンを形成し、前記第１及び第２の基板を電気的に接続する接続工程とを含み、前記接続工程は、前記第１の基板から前記第２の基板上に伸長するように、前記第１及び第２の基板の境界を超えて、導電性微粒子と溶媒とを含む液滴を吐出する工程と、前記液滴から前記溶媒を除去する除去工程とを含む。
この方法では、導電性微粒子と溶媒とを含む液滴を吐出するようにしているため、段差を超えてノズルを動かすことにより、高精度のパターン形成が可能となる。
【００１３】
また本発明の方法では、前記第１の基板は、表面にキャビティを有しており、前記第２の基板は、半導体チップであり、前記接続工程は、前記第１の基板のキャビティ形成面側に、電極形成面がくるように半導体チップを搭載する工程と、前記半導体チップの電極形成面から、前記第１の基板のキャビティ形成面に伸長するように前記液滴を吐出する工程とを含み、前記導電性微粒子のパターンからなる導電部を形成するようにしたものを含む。
この方法では、わずかな段差がある場合にも高精度の導電部が形成可能である。また、電極形成面はキャビティの開口面側に形成されているため、外部接続端子の形成が容易であり、ファインピッチでの形成が可能となるため、小型化が可能となる。また、基板自体は多層配線構造をもたなくてもよいため、構造が簡単であり、薄型化が容易である。
また、外部接続端子の少なくとも一つに接続された導体部が基板のキャビティ形成面以外の面に形成されているため、これらの半導体装置を積層し、この導体部を介して半導体装置同士を相互接続するなど、半導体装置同士の接続が容易である。
【００１４】
また、深さ方向の配線距離が短くてすむため、配線長の総和が低減され、寄生抵抗の低減を図ることができる。
さらにまた、半導体チップ表面側で、外部接続端子が形成されるため、配線の自由度が高い。また、電極形成面はキャビティの開口面側に形成されているため、キャビティへの収納に際し電気的接続のための位置決めは不要であり、高度の画像処理装置を要することなく実装が可能である。また半導体チップは基板に形成されたキャビティ内に収納され、機械的強度が高められるため、薄型化に際しても破損したりするおそれがない。
【００１５】
また本発明の方法では、前記電極形成面または前記基板のキャビティ形成面に、絶縁性微粒子を含む液滴を吐出し、開口部を有する絶縁性パターンを形成する第１のパターン形成工程と、前記絶縁性パターンの上層に前記開口部を介して前記半導体チップの電極と接続するように、導電性微粒子を含む液滴を吐出し、導体パターンを形成する第２のパターン形成工程とを含む。
この方法により、段差がある表面に対しても高精度のパターンを形成することができ、信頼性の向上をはかることができる。また絶縁性パターンと導電性パターンとの積層構造の組み合わせにより容易に再配列配線を形成することができる。
【００１６】
また本発明の方法では、第１の基板上に一部をずらして第２の基板を重ねる工程を含み、前記接続する工程は、前記第１の基板表面から前記第２の基板の端面を経由して前記第２の基板の表面に至るように導電性微粒子と溶媒とを含む液滴を配置する工程と、前記液滴から前記溶媒を除去する除去工程とを含むものを含む。
この方法により、水平面のみならず起立した面に対しても高精度のパターンをなすように導電性微粒子を配置し、溶媒を除去するようにすればよいため、導電性パターンを形成することが可能となる。
【００１７】
また本発明の方法では、前記吐出する工程は、同時に複数の面に前記液滴を吐出する工程を含むものを含む。
この方法によれば、インクジェットなどにより液滴を吐出すればよいため容易に複数の面に吐出可能である。例えば、基板の主表面および側面に同時形成することも可能である。
【００１８】
また本発明の方法を用い、表面にキャビティを有する基板と、前記キャビティ内に収納された半導体チップと、前記半導体チップの電極形成面から前記基板のキャビティの形成面側に至るように、形成された導電部を介して、前記半導体チップに接続された外部接続端子とを備え、前記半導体チップの電極形成面が前記キャビティの形成されたキャビティ形成面側に位置し、前記外部接続端子が、前記半導体チップの電極形成面から前記キャビティの形成面側に配置される半導体装置を形成する。
この方法によれば、容易に複数の面に形成可能であり、高精度の導電部が容易に形成される。
【発明の効果】
【００１９】
本発明によれば、導電性微粒子を溶媒に分散させた分散液の液滴を吐出することにより段差のある面にも高精度で信頼性の高い導電部を形成することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
（実施の形態１）
本実施の形態１の方法を用いて導電部を形成した半導体装置の断面図を図１に示す。図２は図１の半導体装置の下視図である。図３（ａ）乃至（ｄ）は半導体装置の製造工程を示す図である。
この半導体装置は、０．９ｃｍ×０．９ｃｍ×０．２ｍｍ（深さｄ）のキャビティ２を形成した、１ｃｍ×１ｃｍ×０．４ｍｍ（厚さｔ）のガラスエポキシ樹脂からなる樹脂基板１に、ポリビニルブチラールなどのエポキシ系樹脂からなる熱硬化性樹脂層３を介して半導体チップ４を搭載したもので、電極形成面４ｅがキャビティ２の形成されたキャビティ形成面１ｃ側に位置するように、フェースアップで搭載したことを特徴とするものである。ここで、外部接続端子２５、２６は、前記キャビティ形成面１ｃ側に位置する半導体チップ４の表面および前記基板のキャビティ形成面に配設されている。
【００２１】
この半導体チップ４は、図示しない再配列配線を介してチップ表面全体に接続用パッド５ａを形成してなり、この接続用パッド２５ａとこの接続用パッド２５ａ上に形成された金製のバンプ２５ｂとで外部接続用端子２５を構成している。また、キャビティ形成面１ｃに形成された外部接続用端子２６も接続用パッド２６ａとこの接続用パッド２６ａ上に形成された金製のバンプ２６ｂとで構成されている。
【００２２】
次にこの半導体装置の製造方法について説明する。
まず図３（ａ）に示すように、キャビティ２を持つように成型したガラスエポキシ基板１を用意する。
次いで図３（ｂ）に示すように、キャビティ２に、半導体チップ４を搭載する。ここでは熱硬化性樹脂層３を介して、電極形成面４ｅがキャビティ２の形成されたキャビティ形成面１ｃ側に位置するように、半導体チップ４をフェースアップで固定する。
この後、図４に示すように、インクジェットディスペンサＤのノズル先端から、溶媒としてのアルコールに金の微粒子を分散させた分散液滴を所望のパターンをなすように配置する。この工程では外部接続端子の形成される領域以外はポリイミド樹脂等の絶縁性樹脂で被覆しておき、相互接続用の導体パターン２６Ｓを形成する。ここで図４は、相互接続用の導体パターン２６Ｓの存在する断面を示し、図３（ａ）乃至（ｄ）の各図とは異なる断面を示している。そしてこの上層に絶縁性微粒子として酸化シリコン微粒子を含む液滴（図示せず）を同様にして配置し、更にこの上層に１５０℃５分程度の加熱を行ない、アルコールを除去し金製の接続用パッド２５ａおよび２６ａを形成する（図３（ｃ））。
そして図３（ｄ）に示すように、更にこの接続用パッド上に金バンプ２５ｂ、２６ｂを形成し、図１及び２に示したような半導体装置が形成される。
【００２３】
この方法によれば、平坦面上に半導体チップ表面から樹脂基板表面に伸長するように、導体パターンを形成すると共に、この上にバンプを形成しているため半導体チップ上と基板上とに対し同時に外部接続端子を形成することができる。ここでこの導体パターンはインクジェット法によって形成されるため、段差の存在にも精度が劣化することなく高精度で信頼性の高いパターンを形成することができ、配線の自由度も高い。
【００２４】
この半導体装置は、電極形成面４ｅがキャビティ２の開口面側に形成されているため、外部接続端子２５，２６の形成が容易である。
また、この方法では半導体チップ上の外部接続端子はウェハレベルで形成することができるため、ファインピッチでの形成が可能となる。
【００２５】
また、基板自体は多層配線構造をもたなくてもよく、樹脂成型品を用いることができるため構造が簡単で、薄型化が容易である。
【００２６】
また、外部接続端子は半導体チップの電極形成面側に形成されるため、深さ方向の配線距離が短くてすむことになり、フリップチップ実装の場合に比べ、配線長の総和が低減され、寄生抵抗の低減を図ることができる。従って、特に高周波回路素子などにおいて有効である。
【００２７】
さらにまた、半導体チップ４表面側に、外部接続端子２５，２６が形成されるため、配線の自由度は高いものとなる。また、電極形成面はキャビティの開口面側に形成されているため、図３（ｂ）に示したように、キャビティ２への半導体チップ４を収納する際にも電気的接続のための位置決めは不要であり、キャビティ内壁に熱硬化性接着剤３を介して固着すればよい。また半導体チップ４は基板に形成されたキャビティ２内に収納されて、機械的強度が高められるため、薄型化に際しても破損したりするおそれがない。
加えて、この半導体装置構造は、半導体チップを樹脂封止のための熱工程を経ることなく形成することができ、熱による半導体チップの劣化を防止することができる。
【００２８】
なおここで接続用パッドとしては、膜厚２０μｍ程度の銅パターンからなる配線パターンを形成する。なおこの銅パターンの表面に形成されるバンプは金に限定されることなく、熱圧着法に適したＮｉめっき等でもよい。この半田ボールは鉛フリー半田であることが望ましい。
【００２９】
また、本実施の形態では、インクジェット法で接続用パッドを形成されるため、装着後の半導体チップ４の表面と、キャビティ形成面とは必ずしも同一高さとなっていなくてもよい。
【００３０】
（実施の形態２）
前記実施の形態１では、樹脂基板１および半導体チップ４に接続用パッド２６ａをインクジェット法によって形成したが、本実施の形態では、導体パターンを基板の表面から側面そして裏面に至るように同時に３本のディスペンサＤ１、Ｄ２、Ｄ３を用いて形成する方法について説明する。
前記実施の形態と同様に形成した分散液を図５に示すようにディスペンサＤ１，Ｄ２，Ｄ３を用いて基板１の所望の領域に分散液を滴下し、分散液滴を配置する。乾燥工程につても３面が同時乾燥するようにすればよい。
なお、ここで基板１はキャビティ２を有し、このキャビティ内に半導体チップ４を貼着しておき、この半導体チップの電極面から、キャビティ形成面、側面を経て裏面に至る導体パターンを形成するように構成する。
この方法によっても極めて容易にかつ高速でパターン形成を行なうことができる。
【００３１】
（実施の形態３）
前記実施の形態１では、外部接続端子は接続用パッドと金バンプとで構成したが、本実施の形態では図６に示すように接続用パッド５ａ、５ｂ上に形成された金バンプ５ｂ、６ｂ上に半田ボール７を実装するようにしてもよい。
この半田ボールについてもインクジェット法で形成すればよい。
これにより、半田リフロー工程で２５０度程度に加熱するのみでマザーボードの配線パターン上に容易に実装可能となる。
【００３２】
（実施の形態４）
前記実施の形態３では、金バンプ上に半田ボールを形成したが、本実施の形態では図７に示すように、半田ボール１７を有する多層配線構造基板１０を接続部品としてマザーボード３０との間に介在させるようにしてもよい。この多層配線構造基板１０との間はスルーホール２２に導電材２３が充填された樹脂フィルム２０からなる異方性導電フィルム２０を介して接続されている。
この半導体装置は前記実施の形態１で用いたものと同様に形成されている。多層配線構造基板は、３層の配線層１１が樹脂フィルム１４に形成されたスルーホール１３に形成された導電材１２を介して接続されており、マザーボード３０側には接続用パッド１５ａを帰して半田ボール１７が形成されており、半導体チップ４側には接続用パッド１５Ｓが形成されている。そして外側を上側の半導体装置Ｈ２から多層配線構造基板１０に至る導体パターンからなる導電部７０がインクジェット法によって形成され電気的接続を実現している。
またこの接続用パッド１５Ｓは異方性導電フィルム（ＡＣＦ）２０を介して半導体装置の外部接続端子５，６に接続される。この接続用パッドの接続はＡＣＦを挟んで加圧しつつ２７０℃程度で１０秒間加熱することにより容易に達成される。
この構成によれば、積層後に導体パターンを形成し導電部を形成することができるため、製造が極めて容易である。また汎用性に富み、少量多品種化への対応も可能である。
またこの半導体装置には半田ボールを形成することなく、容易にマザーボードへの半田リフローによる接続が可能となる。
【００３３】
（実施の形態５）
本実施の形態では図８（ａ）および（ｂ）に示すように、一部ずらして重ね合わせた第１および第２のセラミック基板Ｃ１、Ｃ２上にインクジェット法により導体パターン８７を形成する方法について説明する。
まず、図８（ａ）に示すように、パッド８５，８６を有する第１および第２のセラミック基板Ｃ１、Ｃ２を、一部ずらして重ね合わせて接合する。
続いてこの第１および第２のセラミック基板Ｃ１、Ｃ２上に、図８（ｂ）に示すように、このパッド８５，８６を接続するように、第１のセラミック基板上に形成されたパッド８５上から第１のセラミック基板表面をとおり、垂直面である第２のセラミック基板Ｃ２の側面をとおり第２のセラミック基板Ｃ２表面のパッド８６上に至るまでインクジェット法により導体パターン８７を形成する。
なお、上記実施の形態で用いたものと同一部材には同一符号を付し説明を省略する。
この場合も、水平面から垂直面を経て連続的なパターン形成を実現することが極めて容易であり、段差部にも段切れのおそれなしに導体パターンを形成することができるため、信頼性の高い実装構造体を得ることが可能となる。
【００３４】
（実施の形態６）
前記実施の形態１では、１枚の半導体チップをキャビティに実装したが、本実施の形態では図９に示すように、背中合わせに第１及び第２の半導体チップ４ａ、４ｂを搭載している。なお、上記実施の形態で用いたものと同一部材には同一符号を付し説明を省略する。なお、上記実施の形態で用いたものと同一部材には同一符号を付し説明を省略する。
この場合は、基板の側壁をとおるように、インクジェット法により導体パターンを形成し両者を電気的に接続することも可能である。またそれぞれ第１及び第２の半導体チップ４ａ、４ｂを搭載したキャビティ形成面に同時にインクジェット法により導体パターンなどの導電部を形成することも可能である。
【００３５】
なお、本発明の半導体装置は、ガラスエポキシ基板の他、アラミド樹脂、ＢＴレジン等の樹脂系基板を用いてもよい。
さらにまたアルミナセラミック、ガラスセラミックなどのセラミック系基板を用いてもよい。
さらにまた、基板をニッケル基板、ステンレス基板、銅基板などの導電性基板で構成してもよい。この場合、基板全体を接地端子として用いることができる。
【００３６】
ここで用いられる半導体チップとしては、バイポーラトランジスタ、ＦＥＴ、ダイオード、ＩＣなど、シリコン基板やガリウム砒素などの化合半導体基板を用いたデバイスに適用可能である。
また、リチウムニオベート、リチウムタンタレートなどの単結晶圧電基板を用いてもよい。
【００３７】
また導電性基板や半導体基板を用いる場合には、前述したように、キャビティ内壁に酸化膜を形成するなど、表面を絶縁化しておくのが望ましい。
【００３８】
また、半導体チップ表面は通常酸化シリコン膜、窒化シリコン膜などで被覆されているが、ベアで用いられるため、保護のためにこの上層を封止樹脂で全面コーティングしておくようにするのが望ましい。
【００３９】
また、パッド材料としてはＣｕ，Ａｕ，Ａｇ，Ａｌ，Ｃｕ／Ｎｉ／Ａｕ等が適用可能である。更にバンプ材料としては半田層、Ａｕめっき、Ａｕスタッドバンプ、Ｎｉ、Ｃｕボールなどが適用可能である。
【産業上の利用可能性】
【００４０】
本発明の方法は、段差のある表面にも高精度のパターン形成が可能であることから、携帯電話やノートパソコンのみならず、種々の電子機器への適用が可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態１における半導体装置を示す断面図である。
【図２】本発明の実施の形態１の半導体装置の下視図である。
【図３】本発明の実施の形態１の半導体装置の製造方法を示す工程断面図である。
【図４】本発明の実施の形態１の半導体装置の製造方法の説明図である。
【図５】本発明の実施の形態２における半導体装置を示す断面図である。
【図６】本発明の実施の形態３の半導体装置を示す断面図である。
【図７】本発明の実施の形態４における半導体装置を示す断面図である。
【図８】本発明の実施の形態５の半導体装置の製造工程を示す断面図である。
【図９】本発明の実施の形態６の半導体装置を示す断面図である。
【図１０】従来例の半導体装置を示す要部説明図である。
【符号の説明】
【００４２】
１  樹脂基板
２  キャビティ
３  熱硬化性樹脂層
４  半導体チップ
５  外部接続端子
６  外部接続端子
１ｃ  キャビティ形成面
４ｅ  電極形成面
２５  外部接続端子
２６  外部接続端子
【図１】
2005268713.tif 000003
【図２】
2005268713.tif 000004
【図３】
2005268713.tif 000005
【図４】
2005268713.tif 000006
【図５】
2005268713.tif 000007
【図６】
2005268713.tif 000008
【図７】
2005268713.tif 000009
【図８】
2005268713.tif 000010
【図９】
2005268713.tif 000011
【図１０】
2005268713.tif 000012