(57)【要約】【課題】スイッチング装置において、上記の熱の問題、放電スパイクによる回路素子損傷の問題、ＲＦ放射等の電磁妨害の問題を解決あるいは軽減する。【解決手段】スイッチング装置には、スイッチング回路（Ｑ1，Ｑ2）と、前記スイッチング回路に結合された制御回路（８２０）と、前記スイッチング回路と前記制御回路とに結合されて、前記スイッチング回路によってスイッチされる回路からエネルギを捕獲し、前記捕獲エネルギの少なくとも一部を供給して、前記制御回路にバイアスをかけるバイアス印加スナバ回路（８１０）と、が含まれている。【選択図】図８
2005210891.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング回路と、
前記スイッチング回路に結合された制御回路と、
前記スイッチング回路と前記制御回路とに結合されて、前記スイッチング回路によってスイッチされる回路からエネルギを捕獲し、前記捕獲エネルギの少なくとも一部を供給して、前記制御回路にバイアスをかけるバイアス印加スナバ回路と
が含まれている、
スイッチング装置。
【請求項２】
前記スイッチング回路にＤＣスイッチング回路が含まれることを特徴とする、請求項１に記載のスイッチング装置。
【請求項３】
前記スイッチング回路にＡＣスイッチング回路が含まれることを特徴とする、請求項１に記載のスイッチング装置。
【請求項４】
前記ＡＣスイッチング回路に、
第１のソース、第１のゲート、及び、第１のドレインを備える第１の電界効果トランジスタと、
第２のドレイン、前記第１のソースに結合された第２のソース、及び、前記第１のゲートに結合された第２のゲートを備える第２の電界効果トランジスタと、
第１の陽極が前記第１のソースに結合され、第１の陰極が前記第１のドレインに結合された第１のダイオードと、
第２の陽極が前記第２のソースに結合され、第２の陰極が前記第２のドレインに結合された第２のダイオードが含まれることを特徴とする、
請求項３に記載のスイッチング装置。
【請求項５】
前記バイアス印加スナバ回路に、
ＡＣスイッチング回路の第１及び第２の電界効果トランジスタの第１及び第２のドレインに対応するように結合された第１及び第２の直列抵抗器／コンデンサ対と、
前記第１の電界効果トランジスタの第１のソースと第１の直列抵抗器／コンデンサ対の間に結合され、その陽極が前記第１のソースに結合され、その陰極が前記第１の直列抵抗器／コンデンサ対に結合されている、第１のダイオードと、
前記第２の電界効果トランジスタの第２のソースと第２の直列抵抗器／コンデンサ対の間に結合され、その陽極が前記第２のソースに結合され、その陰極が前記第２の直列抵抗器／コンデンサ対に結合されている、第２のダイオードと、
その陽極が前記第１のダイオードの陰極に結合された第３のダイオードと、
その陽極が前記第２のダイオードの陰極に結合され、その陰極が前記第３のダイオードの陰極に結合された第４のダイオードと、
前記第３及び第４のダイオードの結合された陰極と、互いに結合された前記第１及び第２のソースとの間に結合されたコンデンサが含まれることを特徴とする、
請求項３に記載のスイッチング装置。
【請求項６】
前記バイアス印加スナバ回路に、
ＡＣスイッチング回路の第１及び第２の電界効果トランジスタの第１及び第２のドレインに対応するように結合された、第１のコンデンサの第１の端子及び第２のコンデンサの第１の端子と、
前記第１のコンデンサの第２の端子と前記第１の電界効果トランジスタの第１のソースとの間に結合された第１の直列線形デバイス／ダイオード対と、
前記第２のコンデンサの第２の端子と前記第２の電界効果トランジスタの第２のソースとの間に結合された第２の直列線形デバイス／ダイオード対と、
その陽極が前記第１のコンデンサの前記第２の端子に結合された第１のダイオードと、
その陽極が前記第２のコンデンサの前記第２の端子に結合され、その陰極が前記第１のダイオードの陰極に結合された第２のダイオードと、
前記第１及び第２のダイオードの結合された陰極と、互いに結合された前記第１及び第２のソースとの間に結合されているバイアス・コンデンサが含まれることを特徴とする、
請求項３に記載のスイッチング装置。
【請求項７】
前記第１の直列線形デバイス／ダイオード対に、第１のインダクタ及び第３のダイオードが含まれ、前記第２の直列線形デバイス／ダイオード対に、第２のインダクタ及び第４のダイオードが含まれることを特徴とする、請求項６に記載のスイッチング装置。
【請求項８】
第３及び第４のダイオードの陽極が、前記結合されたソースに結合され、前記第３及び第４のダイーどの陰極が、前記第１及び第２のインダクタに対応するように結合されることを特徴とする、請求項７に記載のスイッチング装置。
【請求項９】
前記バイアス印加スナバ回路に、さらに、
その第１の端子が前記第１のコンデンサの前記第１の端子に結合され、その第２の端子が前記第１のコンデンサの前記第２の端子に結合されている第１の抵抗器と、
その第１の端子が前記第２のコンデンサの前記第１の端子に結合され、その第２の端子が前記第２のコンデンサの前記第２の端子に結合されている第２の抵抗器が含まれることを特徴とする、
請求項６に記載のスイッチング装置。
【請求項１０】
さらに、前記ＡＣスイッチング回路に結合された負荷が含まれることを特徴とする、請求項３に記載のスイッチング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して変換装置に関し、特にスイッチングに関連する望ましくない現象を低減する技術と性能を向上する技術とに関する。
【背景技術】
【０００２】
誘導負荷を含む交流（ＡＣ）回路には、回路のオフ時に散逸させる必要のある蓄積エネルギが含まれている。回路設計において、この蓄積エネルギが考慮されないと、結果として、回路及び／または回路の周囲環境にいくつかの望ましくない影響を及ぼしかねない。
【０００３】
回路に対する望ましくない影響の１つは、回路に熱が発生する可能性があるということである。例えば、スイッチング装置に利用される回路要素が熱くなる可能性がある。この結果、設計者は、スイッチング装置用にヒートシンクを組み込むことが求められる。ヒートシンクを追加すると、設計コストが増す可能性がある。
【０００４】
蓄積された誘導エネルギによる回路に対するもう１つの望ましくない影響は、回路をオフにする結果、回路の他の部分全体に散逸する大きな放電スパイクを生じる可能性があるということである。これらの大きな放電スパイクは、該放電スパイクのエネルギを吸収する他の回路素子に損傷を与える可能性がある。
【０００５】
さらに、もう１つの望ましくない影響としては、所望のレベルを超える無線周波数（ＲＦ）妨害の可能性がある。さまざまな規制区域において、装置がクラス分けされ、販売可能な装置のタイプが制限されている。例えば、米国では、ＦＣＣ（米国連邦通信委員会）が、装置の放射するＲＦエネルギ量に従って、「クラスＡ」または「クラスＢ」として認証する。「クラスＢ」装置は家庭用として認可されるが、「クラスＡ」装置はオフィスでの利用に制限される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、スイッチング装置において、上記の熱の問題、放電スパイクによる回路素子損傷の問題、ＲＦ放射等の電磁妨害の問題を解決あるいは軽減することが、本発明の目的である。
【課題を解決するための手段】
【０００７】
本発明の目的は、スイッチング回路と、前記スイッチング回路に結合された制御回路と、前記スイッチング回路と前記制御回路とに結合されて、前記スイッチング回路によってスイッチされる回路からエネルギを捕獲し、該捕獲エネルギの少なくとも一部を供給して、前記制御回路にバイアスをかけるバイアス印加スナバ回路と、が含まれているスイッチング装置により達成される。
【発明を実施するための最良の形態】
【０００８】
本発明の実施態様については、それに制限するわけではないが、同様の参照番号が同様の構成要素を表わしている添付の図面に例示されている、典型的な実施態様によって解説される。
【０００９】
本明細書では、特定の実施態様について例示され、解説されるが、通常の当該技術者であれば明らかなように、本発明の範囲を逸脱することなく、図示され、解説される特定の実施態様を、多種多様な代替及び／または同等実施例に置き換えることが可能である。本出願は、本明細書において論考される実施態様のあらゆる改変または変更を包含するように意図されている。従って、本発明は、明らかに、請求項による制限しか受けないように意図されたものである。
【００１０】
以下の論考は、ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）デバイスに関して提示される。もちろん、本明細書において解説される原理は、他のトランジスタ・デバイスにも適用可能である。
【００１１】
図１を参照すると、実施態様の１つによる、逆並列ダイオード１１２、１１４を含むＡＣ  ＭＯＳＦＥＴスイッチ１１０（ＡＣスイッチング回路）が例示されている。例示のＭＯＳＦＥＴ１４２、１４４の場合、ＭＯＳＦＥＴデバイスのソースは接合１０２において結合されている。実施態様の１つでは、ＭＯＳＦＥＴ１４２、１４４は、パワーＭＯＳＦＥＴである。さらに、ゲートは、接合１０４において電気的に結合されている。これらの結合は、２つのＭＯＳＦＥＴ１４２、１４４のＡＣ  ＭＯＳＦＥＴスイッチとしての働きを促進するためのものである。従って、しきい値電圧ＶTHを超えるゲート・ソース電圧ＶGSを２つのＭＯＳＦＥＴ１４２、１４４に印加すると、両方のＭＯＳＦＥＴが電流１２０を導通する。
【００１２】
図１には、２つのダイオード１１２、１１４も例示されている。寄生的または明示的なものとすることが可能な、これらのダイオード１１２、１１４は、それぞれのＭＯＳＦＥＴに対して逆並列をなす。さらに詳細に後述するように、これらのダイオード１１２、１１４は、ＭＯＳＦＥＴの真性逆並列ダイオードをバイパスするために利用できる。従って、例示のように、ダイオード１１２、１１４の陽極は、ダイオード毎それぞれのＭＯＳＦＥＴのソースに結合され、それらの陰極は、それぞれのドレインに結合されている。
【００１３】
図１には、負荷に対する電力の制御に用いられるＡＣ  ＭＯＳＦＥＴスイッチが例示されている。前述のように、ＡＣ  ＭＯＳＦＥＴスイッチ１１０は２つのＭＯＳＦＥＴ１４２、１４４で構成されている。ＡＣ  ＭＯＳＦＥＴスイッチ１１０は、負荷１３０を通る電流１２０を制御する。これは、ＡＣ  ＭＯＳＦＥＴスイッチ１１０を形成する２つのＭＯＳＦＥＴ１４２、１４４のためにゲート・ソース電圧を印加するスイッチ制御回路１４０によって実施可能である。例示の実施態様の場合、チャージ・ポンプ・バイアス回路１５０が、ＡＣ電源のライン（Ｌ）接続１７２及び中性点（Ｎ）接続１７４からスイッチ制御回路１４０に電流を供給する。
【００１４】
図２には、実施態様の１つによる、ＭＯＳＦＥＴ２４２、２４４の真性寄生ダイオード２３２、２３４を含む、Ｐ型ＭＯＳＦＥＴを利用した、ＡＣ  ＭＯＳＦＥＴをより詳細に見た図が例示されている。また、ＭＯＳＦＥＴの真性逆並列ダイオード２３２、２３４をバイパスするために利用可能な逆並列ダイオード２１２、２１４も例示されている。ＭＯＳＦＥＴ２４２、２４４の両方のソースが２０４で互いに結合されている点に留意されたい。さらに、ＭＯＳＦＥＴ２４２、２４４の両方のゲートが２０６で互いに結合されている。しきい値電圧ＶTH未満の電圧ＶGS２８０が印加されると、ＭＯＳＦＥＴ２４２、２４４が「オフ」になり、内部の逆バイアスのかかったＰＮ接合が、ＭＯＳＦＥＴを通って流れる電流をほぼ阻止することになる。
【００１５】
しきい値電圧ＶTHを超える電圧ＶSG２８０が印加されると、ＭＯＳＦＥＴ２４２、２４４の共通ソース及びゲートがオンになり、ＡＣ  ＭＯＳＦＥＴスイッチを通る電流の流れが助長される。該電流は，ＡＣ電圧源の極性に従って、ＭＯＳＦＥＴ２４２、２４４内を逆方向にも流れるという点に留意されたい。すなわち、直流（ＤＣ）回路において通常用いられる方向、すなわち、Ｎ型ＭＯＳＦＥＴの場合、ドレインからソース、Ｐ型ＭＯＳＦＥＴの場合、ソースからドレイン、とは逆方向である。逆方向に電流が流れても、ＭＯＳＦＥＴトランジスタは真に双方向性デバイスであるため、すなわち、適正なゲート電圧が印加されて、伝導チャネルが形成されると、電流は、ドレインからソースまたはソースからドレインに流れることが可能であるため、問題が生じることはない。通常、ＭＯＳＦＥＴのソース／ドレイン間が逆極性の間に、図２の寄生ダイオード２３４及び２３２によって表わされた内部ＰＮ接合が、最終的にオンになり、電流２７１が流れることが可能になる。寄生ダイオード２３４及び２３２は、ＭＯＳＦＥＴ２４４及び２４２から分離されていない、例えば、寄生ダイオード２３４は、トランジスタ２４４の構造の一部をなすＰＮ接合であるという点に留意されたい。いったんゲート電圧が除去されると、逆電流が流れる間寄生ダイオードが導通するので、単一ＭＯＳＦＥＴは交流電流２７１、２７３の制御に適さなくなる。図２のＭＯＳＦＥＴ２４２及び２４４の共通ソース構成をとると、結果として、ＭＯＳＦＥＴの導通状態または非導通状態時にかかわらず、寄生ダイオードの一方が逆バイアス状態になり、寄生ダイオード２３２、２３４を通過する電流をほぼ阻止することになる。
【００１６】
図１をもう一度参照すると、スイッチ制御回路１４０及びチャージ・ポンプ回路１５０は、ＭＯＳＦＥＴ１４２、１４４のゲートに対する電圧の印加を制御するために利用される。例示の実施態様の場合、スイッチ制御回路１４０は、外部制御パルス幅変調回路とすることが可能である。例示の実施態様の場合、チャージ・ポンプ１５０は、ＡＣラインを利用して、パルス幅変調回路要素に電力を供給する。さらに、被変調信号の周波数は、固定することが可能であるが、後述するように、変調のデューティ・サイクルは、負荷１３０に供給される電力の決定に利用される。代替実施態様では、ＡＣ  ＭＯＳＦＥＴのゲート及びソースは、負荷１３０に供給される電力を決めるため、最短導通時間と可変周波数を組み合わせた回路によって駆動することが可能である。
【００１７】
図３には、ＡＣ  ＭＯＳＦＥＴの実施態様の１つが電流の制御に利用される場合に、負荷に供給される電流が例示されている。例えば、図１に関連して上述のように、スイッチ制御回路１４０は、パルス幅変調回路とすることが可能である。こうした場合、負荷１３０に供給される電力は、パルス制御信号のデューティ・サイクルを変更することによって制御可能である。図３には、ライン及び中性点からの入力電圧例３１０が例示されている。また、ＡＣ  ＭＯＳＦＥＴスイッチ１１０がオンになって、電流が負荷１３０を流れることが可能になる期間もハッチング領域３２０で図示されている。電圧３１０及び電流３２０は、共通包絡線を共有するように正規化される。従って、例示の実施態様の場合、ゲート・ソース電圧を駆動する５０％デューティ・サイクル信号によって、利用可能な総電力の１／２の有効電力が負荷に供給されることになる。パルス幅変調技法を利用し、スイッチ制御回路のパルス幅変調によって発生するパルス幅を制御することによって、負荷に供給される電力レベルを調整することが可能である。負荷への電力伝送を調節する方程式は次の通りである：
Ｐａｖｇ＝Ｖｒｍｓ2÷Ｒ×ｄ
ここで、ＶｒｍｓはＡＣ電源の実効（ｒｍｓ）電圧であり、Ｒは負荷の抵抗であり、ｄはＡＣ  ＭＯＳＦＥＴを駆動するパルス幅変調器のデューティ・サイクルである。この方程式を検討すると、負荷に伝送される電力は、パルス幅変調器のデューティ・サイクルの一次関数である。負荷は、デューティ・サイクルがゼロであれば、ゼロ電力（状態）になり、デューティ・レシオが１であれば、最大電力状態になる。
【００１８】
ＡＣ  ＭＯＳＦＥＴスイッチのゲート及びソースが、最短導通時間と可変周波数発振器（ＶＦＯ）を組み合わせた回路によって駆動される代替実施態様では、負荷１３０に供給される電力は、下記によって求められる。
【００１９】
Ｐ＝Ｖ2÷Ｒ×ｆ×Ｔmin
ここで、ＶはＡＣ電源のｒｍｓ電圧であり、Ｒは負荷の抵抗であり、ｆはＡＣ  ＭＯＳＦＥＴを駆動するＶＦＯの周波数であり、Ｔminは許容される最短導通時間である。この方程式を検討すると明らかなように、負荷に伝送される電力は、ＶＦＯの周波数の一次関数である。負荷は、ＶＦＯ周波数が０であれば、ゼロ電力になり、ＶＦＯの周波数の周期が最短許容導通時間Ｔmin以下であれば、最大電力状態になる。
【００２０】
上記例は、比較的高い周波数において交流電流のスイッチングを助長する動作をする。比較的高い周波数における電流のスイッチングにはいくつかの利点がある。可聴周波数範囲外の（例えば、２０ＫＨｚを超える）スイッチング周波数を利用して、可聴スイッチング・ノイズに関連したヒューマン・ファクタの問題を軽減することが可能になる。高い周波数における動作のもう１つの利点は、スイッチング及び伝導損失を減少させることが可能であるという点である。かなり低い周波数で動作する実施例では、動作の線形領域において費やす時間が増大することになる。スイッチング期間中に線形領域で費やす時間が増すと、この線形領域で比較的緩慢な遷移が生じるため、熱の形でさらにかなりの量のエネルギが散逸することになる。さらに、開示の交流電流スイッチングに関連した比較的低い電圧降下のため、電流がデバイスの電圧降下の間に流れる結果として、散逸するエネルギが減少する。さらに、上記ＡＣ  ＭＯＳＦＥＴスイッチング回路によって、交流電流に多くの高調波が導入されることはない。このため、国際的な規制要件を満たすため、これらの高調波を濾波することに関連したコストを節減することが可能になる。
【００２１】
図４Ａには、実施態様の１つによるＡＣ  ＭＯＳＦＥＴスイッチに関する入力回路要素が例示されている。入力間に生じるスパイクや伝導妨害を高周波接地するためのフィルタ段４１０が例示されている。負荷４３０が吸い込む交流電流の平滑化のためのフィルタ段４２０も例示されている。このフィルタの作用は、パルス幅変調またはＶＦＯ駆動される負荷が吸い込む高調波が多量に含まれた電流を平滑にするもので、電源には高調波成分が殆ど含まれ電流が連続して流れるようになる。
【００２２】
この実施態様では、スイッチ制御回路４５０によって、図４Ｂに例示のように、負荷に供給される電流４７２がスイッチされる。スイッチング時間中、純粋に抵抗性の負荷を仮定すると、負荷４３０を通る電流４７２は、供給されるライン電圧に追従することになる、すなわち、同相になる。スイッチをオフにすると、負荷に供給される電流は、ゼロ４７４にまで降下する。従って、図示のように、スイッチのオン／オフ時には、負荷によって引き出される電流に急激なシフトまたはステップが生じることになる。電流のこれらの階段状変化は、規制限界を超える可能性のある、望ましくない電流高調波がＡＣ電源に加えられたことを表わしている。この問題を解決するため、回路にはフィルタリング段４２０が追加されている。図４Ｃには、フィルタリング段４２０の結果として、スイッチされた負荷によって、ライン及び中性点においてＡＣ電源から引き出される電流が例示されている。スイッチをオフにすると、フィルタリング段４２０は、負荷４３０によって引き出される電流４７６を平滑にする。スイッチがパルス幅変調器によって駆動される場合、回路によって引き出される全瞬時電流は、基本電流とリップル電流の瞬時値の和とすることが可能である。この瞬時電流は、下記のように表わすことが可能である。
【００２３】
ｉL（ｔ）＝Ｖ・ｄ／Ｒ・ｓｉｎ（２・π・ｆO・ｔ）＋π2／４・（１−ｄ）・（ｆC／ｆS）2・Ｖ・ｄ／Ｒ・ｓｉｎ（２・π・ｆO・ｔ）・ｓｉｎ（２・π・ｆS・ｔ）
ここで、ｆCはフィルタリング段４２０の共振周波数であり、ｆSはパルス幅変調器のスイッチ周波数であり、ｆOはＡＣ電源の周波数であり、ｄはパルス幅変調器のデューティ・サイクルであり、Ｖはピーク電源電圧であり、Ｒは負荷抵抗４３０である。この方程式の直接検討によって注目されるのは、パルス幅変調器のスイッチ周波数が高くなるにつれて、ライン及び中性点接続に結果生じる交流電流波形が急激に平滑になるという点である。
【００２４】
図５には、実施態様の１つによるスナバ装置５８０を含む、ＡＣ  ＭＯＳＦＥＴスイッチ設計が例示されている。スナバ装置５８０は、回路に蓄積されたエネルギの散逸に利用される。回路の蓄積エネルギは、ＡＣ電流を供給する配線に関連した寄生インダクタンス、コンポーネントのリード線の寄生インダクタンス、及び、負荷自体のインダクタンスといった、回路に関連するさまざまな要因のために存在する。スナバ設計は、回路がオフになると、回路に蓄積されたエネルギの一部を捕獲しようとするものである。これらのスナバ設計は、とりわけ、回路の共振を低減させるものである。しかし、これらのスナバ設計は、全エネルギの散逸を企図したものではなく、ただ単に、別様であれば生じる可能性のある、共振、及び、その結果生じる共振「過」電圧を低減させるのに十分なエネルギを散逸させようとするものである。
【００２５】
回路の全エネルギを散逸させるため、スナバ５８０の設計に、かなりサイズの大きいコンデンサ５７３を利用することが可能である。抵抗５７７は、負荷５３０の抵抗とほぼ一致することが望ましい。従って、負荷抵抗が約２０オームであれば、スナバの抵抗は、約２０オームになるように選択すべきである。さらに、ＡＣ  ＭＯＳＦＥＴスイッチを駆動する典型的な回路の蓄積インダクタンス５７５は、測定すると約１００ナノヘンリーであった。スナバ設計によっては、寄生インダクタに蓄積されるエネルギの約１／５を捕獲することが可能なコンデンサを利用することが可能なものもある。上述のように、このコンデンサ・サイズは、ただ単に回路の共振を回避するために利用される。しかし、残りのエネルギは、スイッチング素子における熱によって、または、無線周波（ＲＦ）妨害として散逸する。この熱またはＲＦ妨害を回避するため、より大型のスナバ回路を利用することは可能である。
【００２６】
スナバに回路のほぼ全蓄積エネルギを散逸させるため、スナバによって散逸させられるエネルギは回路のインダクタンスによって蓄積されたエネルギに等しいことが望ましい。従って、
１／２ＬＩ2＝１／２ＣＶ2、ここで、Ｉ＝Ｖ／Ｒ
Ｉ／２Ｌ（Ｖ／Ｒ）2＝１／２ＣＶ2
Ｃについて解くと、下記のようになる。
【００２７】
Ｃ＝Ｌ／Ｒ2
従って、用いられるコンデンサは、寄生インダクタンスの値に直接関連している。
【００２８】
熱の消費は、結果として、回路に損傷を及ぼす可能性があるので望ましくない可能性がある。この解決法は、ヒートシンクを組み込むことになると思われる。しかし、ヒートシンクを追加すると、設計コストが増す可能性がある。さらに、ＲＦ妨害の発生は、結果として、ＡＣ  ＭＯＳＦＥＴスイッチを含む装置に関するＲＦ認証手続きで低いクラスになる可能性があるので、望ましくない可能性がある。ＲＦ妨害を防ぐため、ＲＦ妨害に対するシールドを設けることが可能である。しかし、やはり、シールドの追加によって、設計コストが増す可能性がある。
【００２９】
従って、実施態様の１つでは、図５に例示のスナバの一部であるコンデンサが、ＡＣ  ＭＯＳＦＥＴスイッチに関連した回路の蓄積エネルギのほぼ全てを捕獲するように企図されている。こうして、ＲＦシールドの設計及び放熱装置の設計を縮小することが可能である。
【００３０】
図６には、実施態様に１つによる、ＡＣ  ＭＯＳＦＥＴスイッチの２つのＮＭＯＳ型ＭＯＳＦＥＴデバイスを含む、単一集積回路（ＩＣ）装置６００が例示されている。代替実施態様では、２つのＰＭＯＳ型ＭＯＳＦＥＴ装置は、ＡＣ  ＭＯＳＦＥＴスイッチの構成において利用可能である。ＡＣ  ＭＯＳＦＥＴスイッチにおいて、２つのＭＯＳＦＥＴから２つのソースが互いに論理的に結合されるという点を想起されたい。ＩＣ上に単一パッケージをなすように２つのＭＯＳＦＥＴを製作することによって、２つのＭＯＳＦＥＴは、ＩＣ上の共通ソース領域６１０を共有することが可能になる。図６に例示の実施態様の場合、共通ソース領域６１０は、ＡＣ  ＭＯＳＦＥＴスイッチを含むダイに打ち込まれる。共通ソース領域６１０の共有により、ＡＣ  ＭＯＳＦＥＴスイッチの２つのＭＯＳＦＥＴを含むパッケージから出ている単一ソース・リード線を利用することが可能になる。この結果、さらに、１つのソース・リード線及びそのリード線に関連したワイヤ・ボンディング寄生成分が取り除かれることによって、ダイからパッケージ・リード線までのオーム抵抗のような、伝導抵抗が低減する可能性がある。例えば、実施態様の１つでは、ソース・リード線の１つを除去すると、ＡＣ  ＭＯＳＦＥＴスイッチに対するソース・リード線の１つに関連したインピーダンスに対応する７０ミリオームだけ、インピーダンスが低下する可能性がある。
【００３１】
７０ミリオームは、ＡＣ  ＭＯＳＦＥＴスイッチに関連した全抵抗のかなりの部分になる可能性がある。例えば、ソース及びドレインの各リード線に関する抵抗が７０ミリオームの場合、ソース及びドレイン間の全経路インピーダンスは、２４０ミリオームになる。２つの個別直列装置は、ＡＣ  ＭＯＳＦＥＴスイッチを通じて、４８０ミリオームの有効抵抗を有することになる。ＡＣ  ＭＯＳＦＥＴスイッチの外部ソースリード線は、ゲート・バイアスの印加のため、また、スイッチをオフにする間の、ある種のスナバ用途のための伝導経路として利用されるという点を想起されたい。意図的に、外部ソース接続６１０は、ごくわずかな電流を流すので、スイッチの導通時に、ＡＣ  ＭＯＳＦＥＴスイッチに直列抵抗を導入することはない。この事実によって、ＡＣ  ＭＯＳＦＥＴスイッチの伝導抵抗を１４０ミリオームだけ低減することが可能になる、すなわち、ダイ上におけるＡＣ  ＭＯＳＦＥＴの共通ソース領域を利用し、リード線の１つを除去することによって、有効抵抗を３０％低減することがことが可能になる。消失する電力は、抵抗に直接関連するので、この結果、解説の実施態様の場合、電力損失が１５％低減する。単一ダイ上にＡＣ  ＭＯＳＦＥＴを製作することによって、個別実施例のゲート端子の１つを除去することも可能になる。共通ソースとし、ゲート端子を除去する結果として、２つの大電流ドレイン接続と、２つの小電流ゲート及びソース接続を備えた、４ピン・デバイスが得られる。４ピン・デバイスのピンの１つは、２つのＭＯＳＦＥＴのゲートのそれぞれに結合される。もう１つのピンは、共通ソースに結合され、残りのピンは、それぞれ、ドレインの異なる１つに結合される。
【００３２】
かくして、ＡＣ  ＭＯＳＦＥＴスイッチ設計の実施態様が開示された。この設計では、一般に、ＡＣ  ＭＯＳＦＥＴスイッチのより速い動作、とりわけ、可聴周波数スペクトルを大幅に超える（例えば、２０ｋＨｚを超える）動作が可能になる。ＡＣ  ＭＯＳＦＥＴスイッチの動作では、一般に、さらに高い周波数が利用され、その結果、さらに、デバイスを広範囲のＡＣ電力制御に利用することが可能になり、従って、整流の利用、及び、その結果生じる電力ラインに対する高調波の誘導が減少することになる。これらの利点によって、高価なフィルタの利用が減少し、家庭及びオフィス環境のような人を含む環境におけるより良好な動作が可能になる。これらの設計によって、多くの用途におけるＡＣ  ＭＯＳＦＥＴスイッチの単一ＩＣ設計も可能になる。これにより、端子数を減少させ、従って、リード線抵抗による損失を低減させることが可能になる。
【００３３】
さまざまな回路要素が例示されているが、当該技術者には明らかなように、開示の実施態様の精神を変えることなく、同等の回路要素を利用することが可能である。例えば、単一バイアス・コンデンサの代わりに、複数並列コンデンサを利用して、所望の有効キャパシタンスを得ることも可能である。ここで（明細書及び請求項において）用いられる「コンデンサ」という用語には、通常の当該技術者には明らかなその共通した意味、すなわち、電荷の蓄積能力を備えたデバイス、並びに、電荷の蓄積能力をもたらすように構成された他のデバイスまたはデバイスの組み合わせが含まれている。
【００３４】
ＡＣ  ＭＯＳＦＥＴスイッチの制御回路要素の駆動に利用されるバイアス回路要素は、スナバ回路要素と組み合わせることが可能である。バイアス回路要素とスナバ回路要素を組み合わせることによって、別様であれば、スナバ回路要素において浪費される可能性のある電力を利用して、制御回路要素を駆動することとが可能になる。
【００３５】
図７には、実施態様の１つによる、スナバ回路を利用する装置の収容に適したイメージング・システム７００が例示されている。例示のように、この実施態様の場合、イメージング・システム７００には、バス７１０を介して互いに結合された、プロセッサ／コントローラ７０２、メモリ７０４、イメージング・エンジン７０６、及び、通信インターフェイス７０８が含まれている。イメージング・エンジン７０６には、用紙にトナーを融着させるための融着サブシステム７２０が含まれている。融着サブシステム以外に、イメージング・エンジン７０６には、他の誘導加熱素子または誘導モータを含むことが可能である。イメージング・エンジン７０６は、カリフォルニア州パロアルトのヒューレット・パッカード社から入手可能なもののような、多くのイメージング・システムに見受けられるものと同様である。融着サブシステム７２０は、インターフェイス７３０を介して、交流電源に接続されている。融着サブシステム７２０は、本開示によって解説されるスナバ回路を利用することが可能である。
【００３６】
イメージング・システム７００の他の部分と組み合わせられたプロセッサ７０２は、融着サブシステム７２０のさまざまな制御機能を実施することが可能である。例えば、実施態様の１つにおいて、プロセッサ７０２は、融着サブシステム７２０の電力管理を制御して、融着器が用いられない場合には、融着サブシステムをパワーダウンさせる。そうでなければ、プロセッサ７０２、メモリ７０４、イメージング・エンジン７０６、通信インターフェイス７０８、及び、バス７１０が、広範囲のこうした素子に相当する。
【００３７】
図８には、実施態様の１つによる、再生スナバ８１０を含むＡＣ  ＭＯＳＦＥＴスイッチ８４０を利用した融着器電力制御回路が例示されている。線形アナログ・パルス幅変調器（ＰＷＭ）のような制御回路８２０が、ＡＣ  ＭＯＳＦＥＴスイッチ８４０によって融着加熱素子８３０に供給される電力を制御する。制御回路８２０が、ＡＣ  ＭＯＳＦＥＴスイッチ８４０をオフにすると、電流は、迂回して、再生スナバ８１０を通る。再生スナバ８１０には、バイアス電圧８２５を発生する回路要素が含まれている。従って、この実施態様の場合、制御回路８２０は、再生スナバ８１０を介してバイアスが印加される。
【００３８】
従って、別様であれば、例えば、抵抗器及びコンデンサ・スナバのような損失性スナバにおいて、熱として散逸することになるエネルギのかなりの部分を「再捕獲」し、利用することが可能になる。図８に例示のように、このエネルギを利用して、制御回路８２０にバイアスをかけることが可能である。換言すれば、スナバ及びバイアス回路要素を組み合わせて、単一回路にすることが可能である。さらに、スナバの設計及びスナバから得られるバイアスに応じて、スナバ回路要素を介して、システムにおける他の要素に電力供給することが可能になる。例えば、冷却ファンを必要とする多量の熱を放散する装置の場合、再生スナバによって、制御回路に加えて、または、制御回路の代わりに、冷却ファンに電力供給することが可能である。
【００３９】
図９には、実施態様の１つによる再生スナバが例示されている。ＭＯＳＦＥＴ  Ｑ1９４２及びＱ2９４０と、その対応する明示的逆並列トランジスタ・ダイオード９２８、９１８が、前述のＡＣ  ＭＯＳＦＥＴスイッチを形成している。電流ｉ９９０が、図解のように流れ、Ｑ1９４２及びＱ2９４０がオフになると、例えば、回路がターン・オフ状態になると、電流は、迂回して、エネルギ蓄積デバイスＣ1９１０及び捕獲回路要素Ｒ1９１２及びｄ2９１４を通る。この迂回によって、エネルギ蓄積デバイスである、バイアス・コンデンサＣ3９１６に電荷が蓄積される。バイアス・コンデンサＣ3９１６は、バイアス回路のため、バイアス・ノード９０５とアース９５０の間にバイアス電圧を印加する。その後、電流は、進み続けて、Ｑ2９４０の明示的トランジスタ・ダイオード９１８を通る。Ｑ1９４２及びＱ2９４０がオンに戻ると、Ｃ1９１０がリセットされる。すなわち、Ｃ1９１０に蓄積された電荷は、Ｑ1９４２、ｄ1９７０を流れることによって放電され、さらに、Ｒ1９１２で消失する。
【００４０】
スナバ／バイアス回路が対称であるため、ＡＣの流れの両方向で充電することが可能になる。電流９９０が逆になり、Ｑ1９４２及びＱ2９４０がオフになると、ＡＣの流れは、デバイスＣ2９２０、Ｒ2９２２、ｄ3９２４を通って、Ｃ3９１６を充電し、さらに、Ｑ1９４２の明示的トランジスタ・ダイオード９２８を通る。Ｑ1９４２及びＱ2９４０がオンに戻ると、Ｃ2９２０がリセットされ、コンデンサＣ2９２０に蓄積された電荷が、ＭＯＳＦＥＴ  Ｑ2９４０、ｄ3９７２を通って流れ、Ｒ2９２２において消失する。従って、ＡＣ  ＭＯＳＦＥＴスイッチのターン・オフ中、バイアス・コンデンサＣ3９１６に電荷が供給され、バイアス・ノード９０５にバイアス電圧が生じることになる。アース９５０とバイアス・ノード９０５との間の電圧によって、制御回路のためのバイアスが得られることになる。
【００４１】
図１０には、もう１つの実施態様による再生スナバが例示されている。コンデンサＣ3１０１６は、制御回路にバイアスをかけるのに利用可能な電荷を蓄積する。ＭＯＳＦＥＴ  Ｑ1１０４２及びＱ2１０４０がオフになると、電流ｉ１０９０がＣ1１０１０及びｄ2１０１４を通って流れ、Ｃ3１０１６を充電する。電流は、引き続き、Ｑ2１０４０の明示的トランジスタ・ダイオード１０１８を通る。この実施態様の場合、ターン・オフ回路に、エネルギを散逸させる抵抗器が存在しない。従って、オフにする間、より多くのエネルギを供給して、Ｃ3１０１６を充電することが可能になる。
【００４２】
ＭＯＳＦＥＴ  Ｑ1１０４２及びＱ2１０４０がオンになると、Ｃ1１０１０が、リセットして、Ｑ1１０４２、ｄ1１０７０、及び、Ｒ1１０１２を通ることになる。電流ｉの流れ１０９０が逆になると、同様の結果が生じ、スナバ／バイアス・デバイス：Ｃ2１０２０、Ｒ2１０２２、ｄ4１０７２、明示的トランジスタ・ダイオード１０２８、及び、ｄ3１０２４、を通ることになる。
【００４３】
図１１には、さらにもう１つの実施態様による再生スナバが例示されている。図１０の実施態様を修正し、抵抗器をインダクタＬ1１１１３及びＬ2１１２３に置き換えると、リセット中のエネルギ損失を大幅に低減することも可能になり、スナバに入る（ｓｎｕｂｂｅｄ）エネルギをより大量に捕獲して、Ｃ3１１１６に送ることが可能になる。Ｑ1１１４２及びＱ2１１４０がオフになると、コンデンサＣ3１１１６が、ターン・オフ時におけるＭＯＳＦＥＴを通る電流の方向に応じて、前述のように、Ｃ2１１２０及びｄ3１１２４か、または、Ｃ1１１１０及びｄ2１１１４を介して充電される。Ｑ1１１４２及びＱ2１１４０のオン時における、電流の流れｉ１１９０を想定する。Ｃ1１１１０に蓄積された電荷によって、電流がＬ1１１１３に流れる。Ｌ1Ｃ1回路は、下記のように表わすことが可能な角周波数ω0において共振することになる。
【００４４】
ω0＝１／２π√（Ｌ1Ｃ１）
十分なスナバのリセットを可能にするため、Ｌ1Ｃ1及びＬ2Ｃ2の共振周波数は、少なくともＱ1１１４２及びＱ2１１４０について予測される最短導通周期に対応するように選択可能である。
【００４５】
Ｑ1１１４２及びＱ2１１４０がオンになると、Ｌ1Ｃ1が共振する結果、Ｃ1１１１０の電圧を反転しようとする試みがなされる。ｄ2１１１４に対する陽極の電圧がバイアス・ノード１１０５の電位をほんの少し超えた電位に達すると、ｄ2１１１４がオンになり、追加エネルギをＣ3１１１６に送り込むことが可能になる。この実施態様によれば、スナバ／バイアス回路のターン・オフ及びリセット操作の両方から抵抗器を除去することによって、エネルギ損失量が低減され、有利である。
【００４６】
図１１には、スナバ／バイアス回路要素の能動素子に関するスナバも例示されている。回路には、それ自体、回路に対する伝導妨害及び放射妨害源となる可能性のあるいくつかのダイオードが含まれている。これら伝導妨害及び放射妨害の低減を促進するため、ダイオードの両端間にＲＣスナバ回路１１８０を配置することが可能である。
【００４７】
実施態様の１つでは、スナバ／バイアス回路に、高速スイッチング・ダイオードが利用される。例えば、実施態様の１つでは、スイッチング時間が１０ｎｓかそれより速いダイオードを利用することが可能である。
【００４８】
ＡＣ  ＭＯＳＦＥＴのスイッチング時に、回路によって供給されるバイアス電流のレベルは、ＡＣ  ＭＯＳＦＥＴの非スイッチング時よりも比較的高いレベルになる。例えば、ＡＣ  ＭＯＳＦＥＴスイッチが２８．５ｋＨｚで動作しており、ライン電圧が１２０ＶRMSで、Ｃ1及びＣ2のキャパシタンスが０．０１μＦであると仮定する。スナバ・コンデンサは、それぞれ、その両端間にＲＭＳ電圧が有効に「加えられ」、Ｃ1１１１０は、第１のハーフ・サイクル下に置かれ、Ｃ2１１２０は、第２のハーフ・サイクル下に置かれる。スナバ・コンデンサは、スイッチ周波数で充電及び放電を行っている。Ｃ３の充電に利用可能な電流は、下記のように計算することが可能である。
【００４９】
Ｑ＝ｉ×ｔ＝ｃ×ν  ＝＞  ｉ＝（ｃ×ν）／ｔ＝ｃ×ν×ｆ
ｉ＝（０．０１×１０-6）（１２０）（２８５００）
ｉ＝３４．２ｍＡ
インダクタを利用して、スナバのリセット中に、スナバ・コンデンサの電圧を反転させる実施態様の場合、この値を倍にすることが可能である。
【００５０】
しかし、ＡＣ  ＭＯＳＦＥＴスイッチが遊休状態の場合、例えば、５０〜６０Ｈｚのライン周波数で、スナバ回路のスイッチングが生じる。この場合、Ｖのピーク値が加えられるコンデンサＣ3１１１６にとって、充電するには電流が少なすぎる。
【００５１】
ｉ＝（０．０１×１０-6）（１２０×√２）（６０）
ｉ＝０．１０ｍＡ
図１２には、もう１つの実施態様による再生スナバが例示されている。この実施態様の場合、２つの直列抵抗器Ｒ2１２８２及びＲ4１２８４が、全波整流器１２８０と共に追加される。これらの素子を利用して、追加ＤＣバイアスの印加を助けることが可能である。この追加ＤＣバイアスは、回路の遊休状態時に、バイアス・コンデンサＣ3１２１６に追加電荷を供給するのに役立つ可能性がある。例えば、前述のように、１２０ＶＡＣRMSの電源を仮定すると、６０ｋΩの抵抗器Ｒ3１２８２及びＲ4１２８４によって、下記の追加電流が得られる。
【００５２】
（１２０）／（６０ｋ）＝２．０ｍＡ
従って、全波整流器１２８０と直列抵抗器Ｒ3１２８２及びＲ4１２８４を回路内に例示のように配置することによって、ＡＣ  ＭＯＳＦＥＴスイッチの遊休状態中に、制御回路要素にバイアスをかけるため、コンデンサＣ3１２１６に利用可能な電流を０．１ｍＡから２．１ｍＡに増大させることが可能である。
【００５３】
図１３には、追加ＤＣバイアスを施す再生スナバが例示されている。この回路では、Ｃ3１３１６を充電するため、コンデンサＣ1１３１０及びＣ2１３２０によって供給される電流以外に、抵抗器Ｒ1１３８８及びＲ2１３８６を利用して、増大した電流がＣ3１３１６を充電するために供給される。上述の計算と同様、Ｒ1１３８８及びＲ2１３８６に６０ｋΩの抵抗器を利用すると、２．０ｍＡの追加電流が利用可能になる。これによって、バイアス電流が２．１ｍＡに増大する。
【００５４】
図１３には、Ｃ3１３１６の両端間におけるツェナ・ダイオード１３８４の利用も例示されている。Ｃ3１３１６に蓄積されたエネルギによっては、ＶBIASノード１３０５の電圧を、再生スナバによるバイアスが加えられる制御回路の許容レベルを超えるレベルまで上昇させることが生じかねない。この場合、容量素子Ｃ3１３１６の両端間に適正な降伏電圧のツェナ・ダイオード１３８４を配置することによって、バイアス・ノード１３１５両端間における適正な電圧値を維持することが可能である。例えば、制御回路に関して１３ボルトのＶBIAS値が要求される場合、容量素子Ｃ3１３１６の両端間に降伏電圧が１５ボルトのツェナ・ダイオードを配置することによって、Ｃ3１３１６の両端間の電圧レベルが１５ボルトを超えないという保証を得ることが可能である。代替実施態様の場合、Ｃ3１３１６の両端間に抵抗器を配置することによって、Ｃ3１３１６の両端間における電圧の維持が容易になる。もう１つの実施態様では、アバランシェ・ダイオードを利用することによって、バイアス・ノード１３０５両端間における適正な電圧値を維持できるという保証が得られる。
【００５５】
前述の実施態様には、ＡＣ  ＭＳＦＥＴスイッチに用いられる再生スナバが例示されているが、再生スナバは、他の構成に用いることも可能である。図１４には、実施態様の１つによるＤＣ−ＤＣ変換器に用いられる再生スナバが例示されている。図１４には、電気的に分離されたフライバック変換器が例示されている。電源スイッチ１４３０を利用して、負荷１４２５に供給される電力が制御される。電源スイッチ１４３０は、制御回路１４７０によって制御される。制御回路１４７０は、再生スナバ１４４０によって充電されるバイアス・ノード１４０５によるバイアスが加えられる。電気的に分離されたフライバック変換器ＤＣスイッチング回路が、再生スナバに関連して例示されているが、ブースト及びバック・ブースト変換器のような他のＤＣスイッチング回路タイプを利用することが可能である。
【００５６】
電源スイッチ１４３０がオフになると、再生スナバ１４４０を利用して、電気的に分離されたフライバック変換器に蓄積されたエネルギが捕獲される。電源スイッチ１４３０がオフになると、電流ｉ１４９０がＣ1１４１０及びｄ1１４１４を通って、Ｃ3１４１６を、従って、対応するバイアス・ノード１４０５を充電する。電源スイッチ１４３０がオンになると、Ｃ1１４１０は、電源スイッチ１４３０、ｄ2１４１９、及び、Ｌ1１４１８を通じてリセットされようになる。
【００５７】
ＤＣ−ＤＣスイッチング回路の低周波動作中、Ｃ1１４１０によって、適正なバイアスをかけるのに十分な電流を得ることはできない。従って、Ｃ1１４１０の両端間に抵抗器１４１２を結合して、追加バイアスが加えられる。バイアス・ノード１４０５に適正なバイアス電流を供給するのに適したＲ1１４１２の値は、用途によって左右される可能性がある。
【００５８】
こうして、制御回路にバイアスをかける独自の方法が得られる。本明細書では、特定の実施態様について例示し、解説してきたが、通常の当該技術者には明らかなように、請求内容の精神及び範囲から逸脱することなく、さまざまな代替実施態様及び／または同等実施態様を代用することも可能である。本出願は、本明細書において論考された望ましい実施態様のあらゆる改変または変更を包含するように意図されている。従って、本発明は、請求項及びその同等物による制限だけしか受けないように意図されたものである。
【図面の簡単な説明】
【００５９】
【図１】実施態様の１つによる逆並列ダイオードを含むＡＣ  ＭＯＳＦＥＴスイッチを例示した図である。
【図２】実施態様の１つによるＭＯＳＦＥＴの真性寄生ダイオードを含むＡＣ  ＭＯＳＦＥＴスイッチをより詳細に見た図である。
【図３】ＡＣ  ＭＯＳＦＥＴスイッチの実施態様の１つを利用して、電流を制御する場合に、負荷に供給される電流を例示した図である。
【図４Ａ】実施態様の１つによる、電力フィルタとＡＣ  ＭＯＳＦＥＴスイッチによって駆動される負荷が引き出す電流に対するその効果を例示するために入力回路要素を示した図である。
【図４Ｂ】実施態様の１つによる、電力フィルタとＡＣ  ＭＯＳＦＥＴスイッチによって駆動される負荷が引き出す電流に対するその効果を例示するために、負荷に供給される電流を示した図である。
【図４Ｃ】実施態様の１つによる、電力フィルタとＡＣ  ＭＯＳＦＥＴスイッチによって駆動される負荷が引き出す電流に対するその効果を例示するための、フィルタリング段の効果が示されている電流の図である。
【図５】実施態様の１つによるスナバ・デバイスを含むＡＣ  ＭＯＳＦＥＴスイッチ設計を例示した図である。
【図６】実施態様の１つによるＡＣ  ＭＯＳＦＥＴスイッチの２つのＮＭＯＳ型ＭＯＳＦＥＴデバイスを含む単一ＩＣデバイスが例示されている。
【図７】実施態様の１つによるスナバ回路を利用した装置を収容するのに適したイメージング装置が例示されている。
【図８】実施態様の１つによる再生スナバを含むＡＣ  ＭＯＳＦＥＴスイッチを利用した融着器電力制御回路を例示した図である。
【図９】実施態様の１つによるスナバ・バイアス組み合わせ回路要素を例示した図である。
【図１０】もう１つの実施態様によるスナバ・バイアス組み合わせ回路要素を例示した図である。
【図１１】さらにもう１つの実施態様によるスナバ・バイアス組み合わせ回路要素を例示した図である。
【図１２】もう１つの実施態様による再生スナバを例示した図である。
【図１３】もう１つの実施態様による追加ＤＣバイアスを施す再生スナバを例示した図である。
【図１４】実施態様の１つによるＤＣ−ＤＣ変換器に用いられる再生スナバを例示した図である。
【符号の説明】
【００６０】
１１０，４４０，８４０，１４３０  スイッチング回路
１４０，４５０，８２０，１４７０  制御回路
５８０，８１０，１４４０  スナバ回路
【図１】
2005210891.tif 000003
【図２】
2005210891.tif 000004
【図３】
2005210891.tif 000005
【図４Ａ】
2005210891.tif 000006
【図４Ｂ】
2005210891.tif 000007
【図４Ｃ】
2005210891.tif 000008
【図５】
2005210891.tif 000009
【図６】
2005210891.tif 000010
【図７】
2005210891.tif 000011
【図８】
2005210891.tif 000012
【図９】
2005210891.tif 000013
【図１０】
2005210891.tif 000014
【図１１】
2005210891.tif 000015
【図１２】
2005210891.tif 000016
【図１３】
2005210891.tif 000017
【図１４】
2005210891.tif 000018