(57)【要約】【課題】高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、かつ、例えば１２Ｖ程度の低い直流電源電圧で、急峻な立ち上がり時間と極めて狭いパルス幅を有する例えば１２ｋＶ以上の高電圧パルスを供給できるようにする。【解決手段】パルス発生装置１０は、コンデンサ２０に蓄積された容量性エネルギを第１及び第２の半導体スイッチ２６及び２８のスイッチング動作によって誘導性エネルギに変換し、高電圧パルスとして出力する高電圧パルス発生回路１４と、該高電圧パルス発生回路１４の前段に接続され、半導体スイッチ５４のスイッチング動作によって、高電圧パルス発生回路１４のコンデンサ２０にエネルギを供給する昇圧チョッパ回路１６とを有する。【選択図】図２
2005184888.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサに蓄積された容量性エネルギをスイッチング動作によって誘導性エネルギに変換し、高電圧パルスとして出力する高電圧パルス発生回路と、該高電圧パルス発生回路の前段に接続され、スイッチング動作によって前記コンデンサにエネルギを供給する１以上の昇圧チョッパ回路とを有することを特徴とするパルス発生装置。
【請求項２】
請求項１記載のパルス発生装置において、
前記高電圧パルス発生回路は、外部の高電圧パルス用のゲート駆動回路からの制御信号に基づいて前記スイッチング動作を行う高電圧パルス用の半導体スイッチを有し、
前記昇圧チョッパ回路は、外部の昇圧用のゲート駆動回路からの制御信号に基づいて前記スイッチング動作を行う昇圧用の半導体スイッチを有し、
前記高電圧パルス発生回路及び前記昇圧チョッパ回路は、それぞれ個別のシールドケースに収納され、
少なくとも前記高電圧パルス発生回路と前記昇圧チョッパ回路とが同軸ケーブルにて接続されていることを特徴とするパルス発生装置。
【請求項３】
請求項１記載のパルス発生装置において、
前記高電圧パルス発生回路から負荷までの出力経路が同軸ケーブルでシールドされていることを特徴とするパルス発生装置。
【請求項４】
請求項１〜３のいずれか１項に記載のパルス発生装置において、
前記高電圧パルス発生回路は、
前記コンデンサと、
前記コンデンサの両端子間に直列接続されたインダクタ、第１の半導体スイッチ及び第２の半導体スイッチと、
前記第１の半導体スイッチのアノード端子に接続された前記インダクタの他端にカソード端子が接続され、前記第１の半導体スイッチのゲート端子にアノード端子が接続されたダイオードとを有し、
前記第２の半導体スイッチのターンオンによる前記第１の半導体スイッチの導通に伴って前記インダクタへの誘導エネルギの蓄積が行われ、
前記第２の半導体スイッチのターンオフによる前記第１の半導体スイッチのターンオフに伴って前記インダクタにおいて前記高電圧パルスが発生することを特徴とするパルス発生装置。
【請求項５】
請求項１〜４のいずれか１項に記載のパルス発生装置において、
前記高電圧パルス発生回路と直流電源との間に１つ以上の前記昇圧チョッパ回路が接続される場合に、
前記昇圧チョッパ回路は、
前段に接続された別の昇圧チョッパ回路又は前記直流電源からのエネルギを容量性エネルギとして蓄積する昇圧用コンデンサと、
前記昇圧用コンデンサの両端子間に直列接続された昇圧用インダクタ及び半導体スイッチとを有し、
前記半導体スイッチは、前記高電圧パルス発生回路のコンデンサと並列に接続され、
前記半導体スイッチのターンオンによって前記半導体スイッチの導通に伴う前記昇圧用インダクタへの誘導エネルギの蓄積が行われ、
前記昇圧用インダクタに蓄積された前記誘導性エネルギを、前記半導体スイッチのターンオフによって前記高電圧パルス発生回路のコンデンサ又は後段に接続された別の昇圧チョッパ回路の昇圧用コンデンサに供給することを特徴とするパルス発生装置。
【請求項６】
請求項５記載のパルス発生装置において、
前記直流電源は、自動車のバッテリ電源であることを特徴とするパルス発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、簡単な回路構成にて、低い電圧の直流電源からインダクタに蓄積させた電磁エネルギを開放することにより、極めて短い立ち上がり時間と極めて狭いパルス幅とを有する高電圧パルスを供給でき、かつ、ノイズ対策を考慮したパルス発生装置に関する。
【背景技術】
【０００２】
最近、高電圧パルスの放電によるプラズマにより、脱臭、殺菌、有害ガスの分解等を行う技術が適応されるようになってきたが、このプラズマを発生させるためには、高電圧の極めて幅の狭いパルスを供給できるパルス発生装置が必要となる。
【０００３】
従来のパルス発生装置１００は、図７に示すように、高電圧パルスの波高値に略等しい直流高電圧を発生する充電装置１０２と、該充電装置１０２からの直流高電圧に充電されるキャパシタ１０４と、大きな耐電圧を得るために直列接続された複数個の静電誘導サイリスタ（以下、ＳＩサイリスタと記す）等の半導体素子１０６によるスイッチ１０８と、該スイッチ１０８の高速スイッチングによってキャパシタ１０４に充電された直流高電圧が高電圧パルスとして供給される負荷１１０とを有する（例えば特許文献１参照）。
【０００４】
各半導体素子１０６には、これら半導体素子１０６をターンオンさせるために、ゲート駆動回路１１２が接続されている。また、各半導体素子１０６の非導通時におけるインピーダンスのばらつきによる各半導体素子１０６の分担電圧のアンバランスを小さくするために、バランサ抵抗１１４が半導体素子１０６に並列に接続されている。
【０００５】
すなわち、パルス発生装置１００には、負荷１１０に対して直列に、複数個の半導体素子１０６とバランサ抵抗１１４とからなる多直列回路１１６が接続されている。
【０００６】
一方、提案例に係るパルス発生装置１１８は、図８に示すように、半導体スイッチ１２６をターンオンすることによって、直流電源１２０（電源電圧Ｅ）から抵抗１３６（抵抗値Ｒ）→各磁性体コア１２８の１ターンの１次巻線→半導体スイッチ１２６→直流電源１２０に、略Ｅ／Ｒの大きさの電流が流れる。
【０００７】
このとき、磁性体コア１２８のトランス作用により各磁性体コア１２８の１ターンの２次巻線にも同じ大きさの電流が各半導体素子１３４のゲート−カソードを経由して流れるため、全ての半導体素子１３４を同時にターンオンすることとなる（例えば非特許文献１参照）。
【０００８】
これにより、半導体スイッチ１２６と直列接続された半導体素子１３４とが導通するため、インダクタ１３８には略Ｅの電圧が印加され、電流ＩLが直線状に増加して行き、電磁エネルギがインダクタに蓄積される。
【０００９】
インダクタ１３８に流れる電流ＩLが増加して、所望の電磁エネルギが蓄積された段階で、半導体スイッチ１２６をターンオフさせると、インダクタの電流の流れる経路が断たれようとするため、インダクタの残留電磁エネルギによる誘起電圧が逆極性に発生する。
【００１０】
その結果、ダイオード１４０が導通し、インダクタ１３８→各半導体素子１３４→各磁性体コア１２８の１次巻線→ダイオード１４０→インダクタ１３８という経路でインダクタの電流が引き続き流れるようになる。このとき、各磁性体コア１２８の２次巻線にも同じ大きさの電流が流れる。
【００１１】
つまり、各半導体素子１３４のアノードに流れ込む電流は全てゲートへ流れ出し、カソードには電流が流れなくなる。この電流は半導体素子１３４に蓄積された電荷が放出されるまで流れる。この状態では電流経路に大きな電圧降下は生じず、時間も極く短時間なため、インダクタの電流の減少は僅かであり、インダクタの電磁エネルギの減少も少ない。
【００１２】
この電荷の放出と共に、半導体素子１３４はオフ状態に移行し、急速に空乏層が形成されていき、これによる少量の電気容量でインダクタ電流が充電されるため、アノード−カソード間の電圧も急峻に立ち上がっていく。このため、インダクタ電圧は急速に増大し、電流は急速に減少する。言い換えれば、インダクタの電磁エネルギが半導体素子１３４のアノード−カソード間容量に静電エネルギとして移行することになる。この電圧は負荷１４２にも供給されるので、この移行の過程でインダクタの電磁エネルギ及び半導体素子１３４のアノード−カソード間容量による静電エネルギが負荷で消費される。
【００１３】
パルス発生装置１１８では、直流電源１２０は低電圧でもよく、半導体素子１３４のターンオン及びターンオフは磁性体コア１２８の２次電流のみで行われ、ゲート駆動回路が不要になり、装置を簡単化することが可能となる。
【００１４】
【特許文献１】特開２００２−４４９６５号公報（図３、図４）
【非特許文献１】電気学会プラズマ研究会、講演番号ＰＳＴ−０２−１６号（図１）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、図７に示す従来のパルス発生装置１００は、回路構成が複雑である。また、充電装置１０２をはじめとして、全ての回路部品に高電圧が印加される。そのため、絶縁距離を大きく取る等、高電圧絶縁を行う必要がある。従って、パルス発生装置１００の大型化とコストの増大化を招くという問題がある。
【００１６】
また、万一の誤動作により、直列された半導体素子１０６の一部のみが、ターンオンした場合には、残りの半導体素子１０６に定格を超えた過電圧の印加による破壊が生じるおそれがあり、高信頼性の動作が期待できないという問題がある。
【００１７】
さらに、極めて急峻に立上がるパルス（１０ｋＶ／μ秒以上）を発生させるために半導体素子１０６を急速にターンオンさせる必要があることから、半導体素子１０６へのゲート信号の印加タイミングのズレや各半導体素子１０６のターンオン時間のズレが、２ｎ秒や３ｎ秒のオーダーでもターンオン時の過渡電圧バランスが大きく崩れるという問題があり、通常のインバータ等（数百Ｖ／μ秒程度）のような半導体素子の直列接続の場合に比べて桁違いの困難さがある。
【００１８】
一方、図８に示す提案例に係るパルス発生装置１１８では、直流電源１２０は低電圧でよく、万一のターンオン誤動作等の場合において、半導体素子１３４に対して耐電圧以上の電圧が印加されるということが全くなく、その点での改良はなされているが、半導体素子１３４のターンオフ時間のばらつきにより、急速に行われるターンオフ時において過渡電圧バランスの崩れを防止するのが非常に難しい。つまり、複数の半導体素子の直列接続に伴う問題は相変わらず存在している。
【００１９】
さらに、ダイオード１４０の直列回路に複数の磁性体コアが配されるため、これによる物理的な距離、並びに有限の１次巻線及び２次巻線間の漏れによるインダクタンスの存在により、半導体スイッチ１２６のターンオフによるインダクタ電流のダイオード１４０への転流に時間を要し、半導体素子１３４のターンオフゲート電流の増加率が抑えられてしまい、半導体素子１３４のカソードに電流が流れている間に空乏層が広がり始め（ターンオフ利得が１以上となり）、急峻なターンオフでは不安定となるおそれがあった。
【００２０】
本発明はこのような課題を考慮してなされたものであり、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、かつ、例えば１２Ｖ程度の低い直流電源電圧で、急峻な立ち上がり時間と極めて狭いパルス幅を有する例えば１２ｋＶ以上の高電圧パルスを供給できるようにしたパルス発生装置を提供することを目的とする。
【００２１】
また、本発明の他の目的は、上述の事項に加えて、ノイズ対策も考慮したパルス発生装置を提供することにある。
【課題を解決するための手段】
【００２２】
本発明に係るパルス発生装置は、コンデンサに蓄積された容量性エネルギをスイッチング動作によって誘導性エネルギに変換し、高電圧パルスとして出力する高電圧パルス発生回路と、該高電圧パルス発生回路の前段に接続され、スイッチング動作によって前記コンデンサにエネルギを供給する１以上の昇圧チョッパ回路とを有することを特徴とする。
【００２３】
通常、高電圧パルス発生回路から例えば１０ｋＶ〜数１０ｋＶの高電圧パルスを出力させる場合、高電圧パルス発生回路の入力電圧として数１００Ｖが必要となる。
【００２４】
しかし、この発明では、高電圧パルス発生回路の前段に昇圧チョッパ回路を接続することで、高電圧パルス発生回路のコンデンサに、前記昇圧チョッパ回路を通じてエネルギを供給するようにしたので、昇圧チョッパ回路の入力電圧を例えば１０Ｖ〜数１０Ｖという低電圧にしても、高電圧パルス発生回路における前記コンデンサの両端電圧を例えば１００Ｖ〜数１００Ｖ程度にすることができ、高電圧パルス発生回路からは例えば１０ｋＶ〜数１０ｋＶの高電圧パルスを出力させることができる。
【００２５】
従って、本発明においては、高電圧パルスを発生させる場合に、一般家庭への商用電源電圧（１００Ｖ等）や自動車のバッテリ電圧（１２Ｖ等）を利用することができ、パルス発生装置の普及に寄与させることができる。
【００２６】
そして、本発明において、前記高電圧パルス発生回路は、外部の高電圧パルス用のゲート駆動回路からの制御信号に基づいて前記スイッチング動作を行う高電圧パルス用の半導体スイッチを有し、前記昇圧チョッパ回路は、外部の昇圧用のゲート駆動回路からの制御信号に基づいて前記スイッチング動作を行う昇圧用の半導体スイッチを有し、前記高電圧パルス発生回路及び前記昇圧チョッパ回路は、それぞれ個別のシールドケースに収納され、少なくとも前記高電圧パルス発生回路と前記昇圧チョッパ回路とが同軸ケーブルにて接続されていてもよい。
【００２７】
すなわち、ノイズの発生源である高電圧パルス用のゲート駆動回路と昇圧用のゲート駆動回路がそれぞれ高電圧パルス発生回路と昇圧チョッパ回路の外部に設置されている。また、外部からのノイズの混入を抑圧するために、高電圧パルス発生回路と昇圧チョッパ回路はそれぞれ個別のシールドケースに収納されている。さらに、少なくとも前記高電圧パルス発生回路と前記昇圧チョッパ回路とが同軸ケーブルにて接続されている。
【００２８】
これにより、高電圧パルス発生回路でのスイッチング動作に伴うノイズが昇圧チョッパ回路に影響を与えるということがなく、また、昇圧チョッパ回路でのスイッチング動作に伴うノイズが高電圧パルス発生回路に影響を与えるということもない。
【００２９】
また、前記構成において、前記高電圧パルス発生回路から負荷までの出力経路が同軸ケーブルでシールドされていてもよい。同軸ケーブルを使用することで、耐圧特性が向上し、長距離の電力伝送が可能となる。そのため、ノイズの最大の発生源である負荷（放電セル等）を高電圧パルス発生回路や昇圧チョッパ回路から遠ざけることができる。
【００３０】
また、本発明において、前記高電圧パルス発生回路を、前記コンデンサと、該コンデンサの両端子間に直列接続されたインダクタ、第１の半導体スイッチ及び第２の半導体スイッチと、前記第１の半導体スイッチのアノード端子に接続された前記インダクタの他端にカソード端子が接続され、前記第１の半導体スイッチのゲート端子にアノード端子が接続されたダイオードとを有するようにしてもよい。
【００３１】
この場合、まず、前記第２の半導体スイッチをターンオンすることにより、第１の半導体スイッチも導通し、前記インダクタに前記コンデンサの両端電圧が印加され、該インダクタに誘導エネルギが蓄積される。その後、前記第２の半導体スイッチをターンオフさせると、前記第１の半導体スイッチも急速にターンオフするため、前記インダクタに非常に急峻に立ち上がる極めて幅の狭い高電圧パルスが発生することとなる。
【００３２】
これにより、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスを供給できる。
【００３３】
なお、前記インダクタで高電圧パルスの発生を行い、高電圧パルスの供給を受ける負荷は該インダクタと並列に接続する、あるいは前記第１の半導体スイッチと並列に接続してもよい。
【００３４】
また、本発明は、前記高電圧パルス発生回路と直流電源との間に１つ以上の前記昇圧チョッパ回路が接続される場合に、前記昇圧チョッパ回路を、前段に接続された別の昇圧チョッパ回路又は前記直流電源からのエネルギを容量性エネルギとして蓄積する昇圧用コンデンサと、前記昇圧用コンデンサの両端子間に直列接続された昇圧用インダクタ及び半導体スイッチとを有して構成し、前記半導体スイッチを、前記高電圧パルス発生回路のコンデンサと並列に接続してもよい。
【００３５】
この場合、前記半導体スイッチのターンオンによって前記昇圧用インダクタへの誘導エネルギの蓄積を行い、該昇圧用インダクタに蓄積された前記誘導性エネルギを、前記半導体スイッチのターンオフによって前記高電圧パルス発生回路のコンデンサ又は後段に接続された別の昇圧チョッパ回路の昇圧用コンデンサに供給するようにしてもよい。
【発明の効果】
【００３６】
以上説明したように、本発明に係るパルス発生装置によれば、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、かつ、例えば１２Ｖ程度の低い直流電源電圧で、急峻な立ち上がり時間と極めて狭いパルス幅を有する例えば１２ｋＶ以上の高電圧パルスを供給できる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明に係るパルス発生装置の実施の形態例を図１〜図６を参照しながら説明する。
【００３８】
本実施の形態に係るパルス発生装置１０は、図１に示すように、直流電源１２と、高電圧パルス発生回路１４と、直流電源１２と高電圧パルス発生回路１４との間に接続された昇圧チョッパ回路１６とを有する。
【００３９】
高電圧パルス発生回路１４は、図２に示すように、前段の昇圧チョッパ回路１６の出力電圧が印加されるコンデンサ２０と、該コンデンサ２０の両端子間に直列に接続されたインダクタ２２の一部（１次巻線２４）、第１の半導体スイッチ２６及び第２の半導体スイッチ２８と、前記インダクタ２２の１次巻線２４の一端３０にカソード端子が接続され、かつ、第１の半導体スイッチ２６のゲート端子Ｇにアノード端子が接続されたダイオード３２と、第２の半導体スイッチ２８をオン／オフ制御するゲート駆動回路３４とを有する。
【００４０】
インダクタ２２は、前記１次巻線２４と、該１次巻線２４に対して直流的に絶縁せずに１次巻線２４に加極となるように巻き足した２次巻線３６とを有し、２次巻線３６の一端３８とＧＮＤ（グランド）間から出力電圧Ｖｏｕｔが取り出されるようになっている。
【００４１】
従って、１次巻線２４の巻数をＮ１、２次巻線３６の巻数をＮ２、第１の半導体スイッチ２６の両端電圧をＶAGとしたとき、出力電圧Ｖｏｕｔは、ＶAG×（Ｎ１＋Ｎ２）／ Ｎ１となる。なお、１次巻線２４と２次巻線３６間の磁気結合を密にし、漏れ磁束の発生を抑制するために、これら１次巻線２４及び２次巻線３６は、磁性体コアに巻きつけることが好ましい。
【００４２】
第２の半導体スイッチ２８は、自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この第１の実施の形態では、アバランシェ形ダイオード４０が逆並列で内蔵された電力用金属酸化半導体電界効果トランジスタ（以下、パワーＭＯＳＦＥＴと記す）４２を使用している。なお、ゲート駆動回路３４は、パワーＭＯＳＦＥＴ４２のゲート端子Ｇとソース端子Ｓに接続されている。
【００４３】
第１の半導体スイッチ２６は、電流制御形のデバイス又は自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この第１の実施の形態では、ターンオフ時の電圧上昇率（ｄｖ／ｄｔ）に対する耐量が極めて大きく、かつ、電圧定格の高いＳＩサイリスタ４４を用いている。
【００４４】
一方、昇圧チョッパ回路１６は、前段の直流電源１２（図１参照）の電源電圧Ｖｉｎが印加される昇圧用コンデンサ５０と、該昇圧用コンデンサ５０の両端子間に直列に接続された昇圧用インダクタ５２及び半導体スイッチ５４と、半導体スイッチ５４をオン／オフ制御するゲート駆動回路５６とを有する。半導体スイッチ５４は、高電圧パルス発生回路１４のコンデンサ２０と並列に接続されている。
【００４５】
半導体スイッチ５４は、自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この実施の形態では、アバランシェ形ダイオード５８が逆並列で内蔵されたパワーＭＯＳＦＥＴ６０を使用している。なお、ゲート駆動回路５６は、パワーＭＯＳＦＥＴ６０のゲート端子Ｇとソース端子Ｓに接続されている。
【００４６】
なお、昇圧チョッパ回路１６と高電圧パルス発生回路１４との間には、電流の逆流を阻止するためのダイオード６２を順方向に接続することが望ましい。
【００４７】
そして、この実施の形態に係るパルス発生装置１０は、図１に示すように、高電圧パルス発生回路１４のうち、ゲート駆動回路３４を除く回路部分が、例えば金属製のシールドケース６４に収納され、昇圧チョッパ回路１６のうち、ゲート駆動回路５６を除く回路部分が、例えば金属製の別のシールドケース６６に収納されている。
【００４８】
また、直流電源１２と昇圧チョッパ回路１６とが同軸ケーブル６８にて接続され、昇圧チョッパ回路１６と高電圧パルス発生回路１４とが同軸ケーブル７０にて接続され、高電圧パルス発生回路１４と該高電圧パルス発生回路１４の出力側に接続される図示しない負荷（放電セル等）とが同軸ケーブル７２にて接続されている。
【００４９】
また、ゲート駆動回路３４及び５６の各電源７４及び７６が直流電源１２とは別の電源を使用し、この実施の形態では、それぞれ乾電池を使用した。電源７４及び７６の各電源電圧は、直流電源１２の電源電圧と同じ１２Ｖとし、動作電圧を１２Ｖとした。
【００５０】
次に、この実施の形態に係るパルス発生装置１０の回路動作について図２の回路図と図３Ａ〜図４Ｅの波形図とを参照しながら説明する。
【００５１】
まず、時点ｔ０において、昇圧チョッパ回路１６におけるゲート駆動回路５６からパワーＭＯＳＦＥＴ６０のゲート−ソース間に制御信号Ｖｃ１が供給され、パワーＭＯＳＦＥＴ６０がオフからオンになる（図３Ｃ参照）。パワーＭＯＳＦＥＴ６０がオンになると、昇圧用インダクタ５２に直流電源１２の電源電圧Ｖｉｎ（例えば１２Ｖ）とほぼ同じ電圧が印加され、昇圧用インダクタ５２のインダクタンスをＬ１としたとき、図３Ａに示すように、昇圧用インダクタ５２に流れる電流Ｉｉは勾配（Ｖｉ／Ｌ１）で時間の経過に伴って直線状に増加する。
【００５２】
そして、このパワーＭＯＳＦＥＴ６０がオンとなっている期間Ｔｏ１においては、ダイオード６２の整流作用によって、高電圧パルス発生回路１４のコンデンサ２０の両端電圧Ｖｒは０Ｖを維持している。
【００５３】
前記電流Ｉｉは、時点ｔ１で電流がＩｐ１（＝Ｖｉｎ・Ｔｏ１／Ｌ１）となり、所望の電磁エネルギ（＝Ｌ１・（Ｉｐ１）2／２）が得られると、ゲート駆動回路５６からの制御信号Ｖｃ１の供給を停止し、パワーＭＯＳＦＥＴ６０をターンオフさせる（図３Ｃ参照）。
【００５４】
前記時点ｔ１において、パワーＭＯＳＦＥＴ６０がターンオフすると、昇圧用インダクタ５２に発生する誘導起電力によって、昇圧チョッパ回路１６の出力電圧（パワーＭＯＳＦＥＴ６０の両端電圧）が急峻に上昇する。
【００５５】
このとき、高電圧パルス発生回路１４のコンデンサ２０は、その両端電圧Ｖｒが所定の電圧Ｖｒｐ（例えば２００Ｖ）になるまで急激に充電され、その後、その電圧値が一定時間維持されることになる。すなわち、パワーＭＯＳＦＥＴ６０がオン動作している期間Ｔｏ１に、前記昇圧用インダクタ５２に蓄積されていた誘導性エネルギが、パワーＭＯＳＦＥＴ６０をターンオフすることによって、高電圧パルス発生回路１４のコンデンサ２０に移動し、容量性エネルギとして蓄積されることになる。
【００５６】
その後、時点ｔ２において、ゲート駆動回路３４からパワーＭＯＳＦＥＴ４２のゲート−ソース間に制御信号Ｖｃ２が供給され、パワーＭＯＳＦＥＴ４２がオフからオンになる（図４Ｅ参照）。
【００５７】
このとき、ダイオード３２の逆極性の極めて大きなインピーダンスにより、第１の半導体スイッチ２６は、ゲートＧ及びカソードＫ間に正に印加される電界効果によりターンオンする。第１の半導体スイッチ２６のアノード電流の立ち上がりは、インダクタ２２により抑制されるため、電界効果だけでも、正常なターンオンが行われる。
【００５８】
このようにして、時点ｔ２で第２の半導体スイッチ２８及び第１の半導体スイッチ２６が導通すると（図４Ｄ参照）、インダクタ２２にコンデンサ２０の両端電圧Ｖｒｐ（図３Ｂ参照）が印加されることから、インダクタ２２のインダクタンスをＬ２とすると、図４Ａに示すように、インダクタ２２の電流ＩLは勾配（Ｖｒｐ／Ｌ２）で時間の経過に伴って直線状に増加する。
【００５９】
パワーＭＯＳＦＥＴ４２がオンしている期間をＴｏ２としたとき、前記電流ＩLは、時点ｔ３で電流がＩｐ２（＝Ｖｒｐ・Ｔｏ２／Ｌ２）となり、所望の電磁エネルギ（＝Ｌ２・（Ｉｐ２）2／２）が得られると、ゲート駆動回路３４からの制御信号Ｖｃ２の供給を停止し、パワーＭＯＳＦＥＴ４２をターンオフさせる（図４Ｅ参照）。
【００６０】
このとき、前記電流ＩLの通流経路に存在するインダクタ２２以外の図示しない浮遊インダクタンス（主に配線インダクタンス）が大きいと、パワーＭＯＳＦＥＴ４２は瞬時に遮断状態とはならず、若干、電流が流れ続ける時間があり、パワーＭＯＳＦＥＴ４２の出力容量を充電し、ダイオード４０のアバランシェ電圧に達すると、該ダイオード４０がアバランシェ電圧を持ったまま導通し、大きな損失を発生させる。このため、前記浮遊インダクタンスを極力低減させることにより、ダイオード４０がアバランシェまで至らないようにし、ほぼ理想的なターンオフが行われるようにする。
【００６１】
パワーＭＯＳＦＥＴ４２がターンオフすることにより、第１の半導体スイッチ２６のカソードＫからの電流もゼロ、つまり、開放状態となるため、インダクタ２２に流れていた電流ＩLは遮断され、インダクタ２２は残留電磁エネルギによって逆誘起電圧を発生させようとするが、ダイオード３２が作用し、インダクタ２２の電流ＩLは、第１の半導体スイッチ２６のアノードＡ→第１の半導体スイッチ２６のゲートＧ→ダイオード３２のアノード→ダイオード３２のカソードの経路に転流する。
【００６２】
この場合、ダイオード３２が存在する分岐回路の浮遊インダクタンスも極力低くし、転流が短時間で終了するように配慮する必要がある。第１の半導体スイッチ２６は、今まで流れていた電流によって電荷が蓄積されており、この電荷がゼロとなるまでは（ストレージ期間）、第１の半導体スイッチ２６のアノード−ゲート間は導通状態を維持するため、上記経路の電圧降下は少ない。
【００６３】
従って、インダクタ２２の逆誘起電圧ＶLは十分低い値に抑えられるため、時間の短いストレージ期間（図４Ａの時間Ｔ１）内の前記電流ＩLの減少はほとんどないが、該時間Ｔ１は第１の半導体スイッチ２６のゲート端子Ｇから引き抜かれる電荷量により決まる。そのため、できるだけ大きな電流を急峻に流し、見かけ上のターンオフ利得を１以下として時間Ｔ１を短縮し、インダクタ２２の電流ＩLの減少を極力抑える必要がある。
【００６４】
時点ｔ４で第１の半導体スイッチ２６の内部に蓄積されていた電荷の引き抜きを完了し、空乏層がカソード側並びにゲート側からアノード側へ広がり、ターンオフ動作を開始する。空乏層は内蔵電位で決まる量により、接合にかかる電圧が増大し、ターンオフが進行するに従い拡大し、最終的にアノード近傍に到達する。
【００６５】
従って、空乏層による電気容量は、アクティブな電荷が多数存在する飽和状態（導通状態）から、構造で決まる少量の電気容量まで変化していく。インダクタ２２の電磁エネルギによる電流が引き続きアノード→ゲートに流れ、この空乏層の電気容量を充電する。この充電電圧、つまり、第１の半導体スイッチ２６のアノード−ゲート間電圧ＶAGは、初めは大きい電気容量のため、比較的緩やかに上昇するが、空乏層の拡がりとともに急速に上昇していく（図４Ｂ参照）。
【００６６】
時点ｔ５で電流ＩLがゼロになると、図４Ｂ及び図４Ｃに示すように、電圧ＶAG及びＶLが最大となり、それぞれＶAP及びＶLPとなる。この時点で、インダクタ２２の電磁エネルギが全て第１の半導体スイッチ２６の空乏層の電気容量に移行したことになる。
【００６７】
また、この現象は、インダクタ２２のインダクタンスと第１の半導体スイッチ２６の電気容量とによる共振動作であるため、インダクタ２２の電流ＩLはほぼ余弦波形、第１の半導体スイッチ２６のアノード−ゲート間電圧ＶAGは正弦波形となる。
【００６８】
従って、自由に定数を決められるインダクタ２２のインダクタンスの値を選ぶことにより、インダクタ２２並びに２次巻線３６とＧＮＤ（グランド）間に発生する高電圧パルスの幅をコントロールできる。つまり、第１の半導体スイッチ２６の電気容量の等価容量をＣとすると、パルス幅Ｔｐは、
【００６９】
【数１】
2005184888.tif 000003
となる。
【００７０】
時点ｔ５で最大値ＶAPに充電された第１の半導体スイッチ２６の空乏層の電気容量に蓄えられた電荷は、共振現象の継続により、インダクタ２２及び蓄積電荷によって逆方向に導通状態のダイオード３２の経路で放電が始まり、時点ｔ６でダイオード３２が逆回復し、非導通になるまで続く。時点ｔ６でインダクタ２２及び第１の半導体スイッチ２６の空乏層の電気容量にエネルギが残存していれば、このエネルギによる電流は、コンデンサ２０→第２の半導体スイッチ２８のダイオード４０→第１の半導体スイッチ２６のカソードＫ→アノードＡの経路で流れる。
【００７１】
コンデンサ２０に電流が流れる時間Ｔ４は回生動作となり、インダクタ２２及び第１の半導体スイッチ２６の空乏層の電気容量に残存しているエネルギが回生され、運転効率の向上に大きく寄与する。従って、ダイオード３２の逆回復時間を極力短縮し、時間Ｔ３を短くすることが重要となる。
【００７２】
以上の説明では、２次巻線３６とＧＮＤ（グランド）間に抵抗負荷のような線形性の負荷が接続されたことを前提に説明したが、負荷が放電ギャップのような非線形なものでは、電圧の上昇中に負荷インピーダンスが急減し、その後の波形は図４Ｂや図４Ｃとは違ったものとなるが、この場合、図４Ｂや図４Ｃの波形よりもパルス幅の狭いパルス状の波形となる。
【００７３】
そして、２次巻線３６の一端３８とＧＮＤ間には、上述したように、ＶAG×（Ｎ１＋Ｎ２）／ Ｎ１の電圧Ｖｏｕｔを有する高電圧パルスが出力される。
【００７４】
通常、高電圧パルス発生回路１４から例えば１０ｋＶ〜数１０ｋＶの高電圧パルスを出力させる場合、高電圧パルス発生回路１４の入力電圧として数１００Ｖが必要となる。
【００７５】
しかし、この実施の形態では、高電圧パルス発生回路１４の前段に昇圧チョッパ回路１６を接続することで、高電圧パルス発生回路１４のコンデンサ２０に、昇圧チョッパ回路１６を通じてエネルギを供給するようにしたので、昇圧チョッパ回路１６の入力電圧を例えば１０Ｖ〜数１０Ｖという低電圧にしても、高電圧パルス発生回路１４におけるコンデンサ２０の両端電圧を例えば１００Ｖ〜数１００Ｖ程度にすることができ、高電圧パルス発生回路１４からは例えば１０ｋＶ〜数１０ｋＶの高電圧パルスを出力させることができる。
【００７６】
従って、この実施の形態においては、高電圧パルスを発生させる場合に、一般家庭への商用電源電圧（１００Ｖ等）や自動車のバッテリ電圧（１２Ｖ等）を利用することができ、パルス発生装置１０の普及に寄与させることができる。
【００７７】
特に、この実施の形態では、ノイズの発生源である高電圧パルス用のゲート駆動回路３４と昇圧用のゲート駆動回路５６とをそれぞれ高電圧パルス発生回路１４と昇圧チョッパ回路１６の外部に設置している。また、外部からのノイズの混入を抑圧するために、高電圧パルス発生回路１４（ゲート駆動回路３４を除く回路部分）と昇圧チョッパ回路１６（ゲート駆動回路５６を除く回路部分）をそれぞれ個別のシールドケース６４及び６６に収納している。さらに、少なくとも高電圧パルス発生回路１４と昇圧チョッパ回路１６とを同軸ケーブル７０にて接続している。
【００７８】
これにより、高電圧パルス発生回路１４でのスイッチング動作に伴うノイズが昇圧チョッパ回路１６に影響を与えるということがなく、また、昇圧チョッパ回路１６でのスイッチング動作に伴うノイズが高電圧パルス発生回路１４に影響を与えるということもない。
【００７９】
しかも、ゲート駆動回路３４及び５６の各電源７４及び７６を直流電源１２とは別の電源を使用したので、各ゲート駆動回路からのノイズが直流電源を通じて昇圧チョッパ回路等に混入することもなくなる。
【００８０】
また、高電圧パルス発生回路１４から負荷（図示せず）までの出力経路が同軸ケーブル７２でシールドするようにしているため、出力経路の耐圧特性が向上し、長距離の電力伝送が可能となる。その結果、ノイズの最大の発生源である負荷（放電セル等）を高電圧パルス発生回路１４や昇圧チョッパ回路１６から遠ざけることができる。
【００８１】
さらに、ゲート駆動回路３４及び５６の動作電圧を１２Ｖとし、通常の論理回路に使用される３．３Ｖや５Ｖと比較して高めに設定するようにしたので、ノイズの影響を受けにくくなるという利点がある。
【００８２】
次に、本実施の形態に係るパルス発生装置１０の２つの変形例について図５及び図６を参照しながら説明する。
【００８３】
まず、第１の変形例に係るパルス発生装置１０ａは、図５に示すように、インダクタ２２を、１次巻線８０と、該１次巻線８０と磁気的に結合された２次巻線８２とを有するトランスとした点で異なる。
【００８４】
この場合、１次巻線８０の巻数をＮ１、２次巻線８２の巻数をＮ２、第１の半導体スイッチ２６の両端電圧をＶAGとしたとき、出力電圧Ｖｏｕｔは、ＶAG×Ｎ２／ Ｎ１となる。
【００８５】
第２の変形例に係るパルス発生装置１０ｂは、図６に示すように、直流電源１２と高電圧パルス発生回路１４との間に２つ以上の昇圧チョッパ回路１６ａ、１６ｂ、１６ｃ・・・、１６Ｅを縦続接続した点で異なる。この場合、各昇圧チョッパ回路間（１６ａと１６ｂとの間、１６ｂと１６ｃとの間、以下同様）並びに最終段の昇圧チョッパ回路１６Ｅと高電圧パルス発生回路１４との間にそれぞれダイオード（図示せず）を順方向に接続することが好ましい。
【００８６】
この場合も、図示しないが、各昇圧チョッパ回路１６ａ、１６ｂ、１６ｃ・・・、１６Ｅのうち、ゲート駆動回路を除く部分をそれぞれ個別のシールドケースに収納し、高電圧パルス発生回路１４のゲート駆動回路３４を除く部分を専用のシールドケースに収納する。また、直流電源１２と初段の昇圧チョッパ回路１６ａとを同軸ケーブルにて接続し、各昇圧チョッパ回路１６ａ、１６ｂ、１６ｃ・・・、１６Ｅ間をそれぞれ同軸ケーブルにて接続し、最終段の昇圧チョッパ回路１６Ｅと高電圧パルス発生回路１４とを同軸ケーブルで接続し、高電圧パルス発生回路１４の出力経路を同軸ケーブルにてシールドする。
【００８７】
なお、本発明に係るパルス発生装置は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【００８８】
【図１】本実施の形態に係るパルス発生装置を示す構成図である。
【図２】本実施の形態に係るパルス発生装置の構成を示す回路図である。
【図３】図３Ａ〜図３Ｃは、本実施の形態に係るパルス発生装置の回路動作、特に、昇圧チョッパ回路の回路動作を示す波形図である。
【図４】図４Ａ〜図４Ｅは、本実施の形態に係るパルス発生装置の回路動作、特に、高電圧パルス発生回路の回路動作を示す波形図である。
【図５】第１の変形例に係るパルス発生装置の構成を示す回路図である。
【図６】第２の変形例に係るパルス発生装置を示す構成図である。
【図７】従来技術に係るパルス発生装置を示す図である。
【図８】提案例に係るパルス発生装置を示す図である。
【符号の説明】
【００８９】
１０、１０ａ、１０ｂ…パルス発生装置    １２…直流電源
１４…高電圧パルス発生回路              １６…昇圧チョッパ回路
２０…コンデンサ                        ２２…インダクタ
２６…第１の半導体スイッチ              ２８…第２の半導体スイッチ
３２…ダイオード                        ５０…昇圧用コンデンサ
５２…昇圧用インダクタ                  ５４…半導体スイッチ
６４、６６…シールドケース              ６８、７０、７２…同軸ケーブル
７４、７６…電源（乾電池）
【図１】
2005184888.tif 000004
【図２】
2005184888.tif 000005
【図３】
2005184888.tif 000006
【図４】
2005184888.tif 000007
【図５】
2005184888.tif 000008
【図６】
2005184888.tif 000009
【図７】
2005184888.tif 000010
【図８】
2005184888.tif 000011