(57)【要約】【課題】多画素かつ高精細な表示が可能である画像表示装置を提供すること。【解決手段】表示信号電流Ｉｓｉｇを書込む画素の選択手段ＭＳＥＬが、複数個の画素７１を同時に選択する機能を有することによって解決することができる。【選択図】図１
2005049430.tif 000002
【特許請求の範囲】
【請求項１】
表示信号電流に基づいて発光駆動される発光素子を有する画素と、
複数の前記画素により構成される表示部と、
前記画素に前記表示信号電流を書込むための信号線と、
前記信号線を介して前記表示信号電流を書込む画素を、複数の前記画素の中から選択するための書込み画素選択手段と、
前記表示信号電流を生成するための表示信号電流生成手段とを具備し、
前記書込み画素選択手段はＮ個の複数の画素を同時に選択する機能を有することを特徴とする画像表示装置。
【請求項２】
請求項１記載の画像表示装置において、
前記書込み画素選択手段の同時に選択する画素の個数Ｎは、１本の前記信号線に接続されている画素数の２以上、半分以下であることを特徴とする画像表示装置。
【請求項３】
請求項１記載の画像表示装置において、
前記書込み画素選択手段は１フレーム期間内に各画素に対して前記表示信号電流の書込みをＮ回行い、前記選択された各画素はＮ回書き込まれた最終の１回の前記表示信号電流の電流値に基づいて点灯することを特徴とする画像表示装置。
【請求項４】
請求項３記載の画像表示装置において、
前記各画素の点灯は、１フレーム毎に前記Ｎ回の表示信号電流書込みが終了してから開始することを特徴とする画像表示装置。
【請求項５】
請求項４記載の画像表示装置において、
前記点灯を開始し、停止する時間は、全画素が同一のタイミングであることを特徴とする画像表示装置。
【請求項６】
請求項１記載の画像表示装置において、
前記発光素子は、前記画素内に設けられた有機発光ダイオードであることを特徴とする画像表示装置。
【請求項７】
請求項１記載の画像表示装置において、
前記発光素子を駆動する駆動回路は、多結晶Ｓｉ−ＴＦＴによって構成されていることを特徴とする画像表示装置。
【請求項８】
請求項７記載の画像表示装置において、
前記多結晶Ｓｉ−ＴＦＴを構成する多結晶Ｓｉは長軸方向を有するレーザ照射光をパルス状にスキャンすることによって多結晶化されたものであり、前記レーザ照射光の長軸方向は前記信号線の延長方向と略並行であることを特徴とする画像表示装置。
【請求項９】
請求項６記載の画像表示装置において、
前記各画素は、
前記有機発光ダイオードの一端と第１ノード間に設けられた第１のスイッチ手段と、
前記第１ノードと前記信号線の間に設けられた第２のスイッチ手段と、
前記第１ノードと電源線間に設けられた前記有機発光ダイオードの駆動用ＴＦＴと、
前記駆動用ＴＦＴのゲートとドレイン間に設けられた第３のスイッチ手段と、
前記駆動用ＴＦＴのゲートとソース間に設けられた容量手段とを有することを特徴とする画像表示装置。
【請求項１０】
請求項９記載の画像表示装置において、
前記有機発光ダイオードの一端はアノード電極であり、前記駆動用ＴＦＴの導電型はｎチャネルであることを特徴とする画像表示装置。
【請求項１１】
請求項９記載の画像表示装置において、
前記第１〜第３のスイッチ手段は、それぞれのゲート電極同士が共通に接続されたＴＦＴであり、前記第１のスイッチ手段を構成するＴＦＴの導電型と、前記第２及び第３のスイッチ手段を構成するＴＦＴの導電型とは逆極性であることを特徴とする画像表示装置。
【請求項１２】
表示信号電流に基づいて発光駆動される発光素子を有する画素と、
複数の前記画素により構成される表示部と、
前記画素に表示信号電流を書込むための信号線と、
前記信号線を介して前記表示信号電流を書込む画素を、複数の前記画素の中から選択するための書込み画素選択手段と、
前記表示信号電流を生成するための表示信号電流生成手段を具備し、
前記発光素子は前記画素内に設けられた有機発光ダイオードであり、
前記各画素は、
前記有機発光ダイオードのアノード電極と第１ノード間に設けられた第１のスイッチ手段と、
前記第１ノードと前記信号線の間に設けられた第２のスイッチ手段と、
前記第１ノードと電源線間に設けられた前記有機発光ダイオードのｎ型チャネルの駆動用ＴＦＴと、
前記駆動用ＴＦＴのゲートとドレイン間に設けられた第３のスイッチ手段と、
前記駆動用ＴＦＴのゲートとソース間に設けられた容量手段とを有することを特徴とする画像表示装置。
【請求項１３】
表示信号電流に基づいて発光駆動される発光素子を有する画素と、
複数の前記画素により構成される表示部と、
前記画素に表示信号電流を書込むための信号線と、
前記信号線を介して前記表示信号電流を書込む画素を、複数の前記画素の中から選択するための書込み画素選択手段と、
外部から取り込まれたデータを記憶する記憶手段と、
記憶された前記データを元に画像データ処理を行って前記表示信号電流を生成するための表示信号電流生成手段を具備し、
前記書込み画素選択手段はＮ個の複数の画素を同時に選択する機能をさらに有することを特徴とする画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は多画素化が容易な画像表示装置に係り、特に高精細化に好適な画像表示装置に関する。
【０００２】
【従来の技術】
以下に、図９〜図１２を用いて、２つの従来の技術に関して説明する。
図９は、第１の従来例を示す発光表示デバイスの全体構成図である。表示領域２００内には画素２０１がマトリクス状に設けられており、画素２０１には信号線２０２及びゲート線群２０３がそれぞれ接続されている。信号線２０２の一端は信号電流生成回路ＳＧＥＮに、ゲート線群２０３の一端は走査回路ＳＣＮに接続されている。実際には、画素２０１は表示領域２００内に多数個設けられているが、図９には図面の簡略化のために１画素のみを記載してある。信号線２０２には寄生容量Ｃｓが存在する。なお、後述するように画素２０１には他にも電源線や共通接地電極が配線されているが、これらの記載は省略してある。またゲート線群２０３は、実際には複数本のゲート線群から構成されているが、ここでは簡略化して１本のみを図示してある。
【０００３】
次に、図９に示した従来例の動作について述べる。走査回路ＳＣＮは、ゲート線群２０３を順次走査することにより、表示信号電流Ｉｓｉｇを書込む画素行を選択する。これに同期して信号電流生成回路ＳＧＥＮは、信号線２０２に表示信号電流Ｉｓｉｇを入力するので、選択された画素２０１には表示信号電流Ｉｓｉｇが書込まれる。
【０００４】
図１０を用いて、画素２０１の構造及び動作に関して説明する。
図１０は画素２０１の回路構成図である。各画素２０１には、発光素子として有機ＥＬ（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ−ｌｕｍｉｎｅｓｃｅｎｔ）素子２１０が設けられている。有機ＥＬ素子２１０のカソード端は、共通接地２１７に接続されている。また、アノード端は、駆動ＴＦＴ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ）２１１のチャネルと電源スイッチ２１５を介して電源線２１６に接続されている。駆動ＴＦＴ２１１のソース端子側は、更に書込みスイッチ２１４を介して信号線２０２に接続されている。駆動ＴＦＴ２１１のソース端子とゲート端子間には信号蓄積容量Ｃｓｉｇが、ドレイン端子とゲート端子間にはリセットスイッチ２１２が設けられている。なお、電源スイッチ２１５、書込みスイッチ２１４、リセットスイッチ２１２は前述のゲート線群２０３によって走査される。
【０００５】
次に、図１０に示した画素の動作について述べる。画素２０１への表示信号電流Ｉｓｉｇの書込み時には、ゲート線群２０３によって電源スイッチ２１５はオフ状態、書込みスイッチ２１４及びリセットスイッチ２１２はオン状態に設定される。このタイミングで信号線２０２に表示信号電流Ｉｓｉｇが書込まれると、表示信号電流Ｉｓｉｇは駆動ＴＦＴ２１１のチャネルを介して有機ＥＬ素子２１０に流れ込む。このとき駆動ＴＦＴ２１１のソース端子とゲート端子間には、書込まれている表示信号電流Ｉｓｉｇの値に対応したゲート電圧差が生じる。ここで、次に書込みスイッチ２１４及びリセットスイッチ２１２がオフ状態に切り替わると、駆動ＴＦＴ２１１のソース端子とゲート端子間に生じていた、書込まれている表示信号電流Ｉｓｉｇの値に対応したゲート電圧信号は、そのまま信号蓄積容量Ｃｓｉｇに保持される。
【０００６】
以上が書込み動作である。この後に、ゲート線群２０３によって電源スイッチ２１５がオン状態になると、駆動ＴＦＴ２１１のソース端子には電源線２１６より電圧が供給されるため、駆動ＴＦＴ２１１は信号蓄積容量Ｃｓｉｇに保持されているゲート電圧信号に対応した表示信号電流Ｉｓｉｇを有機ＥＬ素子２１０に印加する。これによって引き続く表示期間の間、有機ＥＬ素子２１０は所定の輝度で点灯し続ける。
このような従来技術に関しては、例えば、非特許文献１等に詳しく記載されている。
【０００７】
しかし、この第１の従来例には選択された画素への信号電流の書込みに時間がかかりすぎ、発光表示デバイスの多画素化に対応できないという課題があった。一般に、一画素内の有機ＥＬ素子の駆動に用いられる信号電流は５００ｎＡ以下であり、例えば５０階調の表示精度を仮定すれば、最小値で１０ｎＡの信号電流の書込みが必要になる。ところが信号線の寄生容量Ｃｓは一般に１０ｐＦ以上であり、例えば１００ｍＶの信号シフトを１０ｎＡの信号電流で書込むためには、時定数は１００μ秒にもなってしまう。書込みに時定数の３倍の時間を仮定すれば、１行の画素の書込みに３００μ秒必要になるため、６０フレーム／秒の動画表示を仮定すればリアルタイムで書込める最大画素行数は５６行にしかならない。
【０００８】
このような問題点を解決するために提案されたのが、図１１及び図１２を用いて説明する第２の従来例である。
図１１は、第２の従来例を示す発光表示デバイスの全体構成図である。この従来例の構成及び動作は、先に図９を用いて説明した第１の従来例の構成及び動作とほぼ同一であるので、同様の構成部分には同じ参照符号を付して再度の説明は省略する。すなわち第２の従来例では、信号電流生成回路ＳＧＥＮは信号線２０２に対してＩｓｉｇ×Ｋ倍の信号電流を書込む点が、第１の従来例と相違する。ここで、信号電流Ｉｓｉｇは、前述のように有機ＥＬ素子２１０を駆動する表示信号電流の値である。
【０００９】
図１２を用いて、画素２０１Ａの構造及び動作に関して説明する。
図１２は画素２０１Ａの回路構成図である。各画素２０１Ａには、発光素子として有機ＥＬ素子２１０が設けられている。有機ＥＬ素子２１０のカソード端は共通接地２１７に接続され、アノード端は駆動ＴＦＴ２１１のチャネルを介して電源線２１６に接続されている。駆動ＴＦＴ２１１のソース端子及びゲート端子は、それぞれ書込みＴＦＴ２２８のソース端子及びゲート端子に接続されている。また、駆動ＴＦＴ２１１のソース端子とゲート端子間には信号蓄積容量Ｃｓｉｇが、書込みＴＦＴ２２８のドレイン端子とゲート端子間にはリセットスイッチ２２２が設けられており、書込みＴＦＴ２２８のドレイン端子は書込みスイッチ２２４を介して信号線２０２に接続されている。なお、書込みスイッチ２２４とリセットスイッチ２２２は、ゲート線群２０３によって走査される。
【００１０】
第２の従来例において留意すべき点は、駆動ＴＦＴ２１１と書込みＴＦＴ２２８とは互いにソース端子とゲート端子が共通接続された、所謂ペアトランジスタ構成になっていることと、駆動ＴＦＴ２１１と比較して書込みＴＦＴ２２８のＷ／Ｌ（ゲート幅／ゲート長）比率がＫ倍に設計されていることである。
【００１１】
次に、図１２に示した画素の動作について述べる。画素２０１Ａへの表示信号電流Ｉｓｉｇ×Ｋの書込み時には、ゲート線群２０３によって書込みスイッチ２２４及びリセットスイッチ２２２はオン状態に設定される。このタイミングで信号線２０２に表示信号電流Ｉｓｉｇ×Ｋが書込まれると、表示信号電流Ｉｓｉｇ×Ｋは電源線２１６から書込みＴＦＴ２２８のチャネルを介して信号線２０２に流れ込む。このとき、書込みＴＦＴ２２８のソース端子とゲート端子間には、書込まれている表示信号電流Ｉｓｉｇ×Ｋの値に対応したゲート電圧差が生じるが、同時に駆動ＴＦＴ２１１のソース端子とゲート端子間には、書込まれている表示信号電流Ｉｓｉｇの値に対応したゲート電圧差が生じる。
【００１２】
駆動ＴＦＴ２１１に生じる信号電流Ｉｓｉｇの値が書込みＴＦＴ２２８に生じる信号電流値の１／Ｋであるのは、前述のように駆動ＴＦＴ２１１と比較して書込みＴＦＴ２２８のＷ／Ｌ（ゲート幅／ゲート長）比率がＫ倍に設計されているためである。
【００１３】
ここで、次に書込みスイッチ２２４及びリセットスイッチ２２２がオフ状態に切り替わると、書込みＴＦＴ２２８のソース端子とゲート端子間に生じていた、書込まれている表示信号電流Ｉｓｉｇ×Ｋの値に対応したゲート電圧信号は、そのまま信号蓄積容量Ｃｓｉｇに保持される。このとき駆動ＴＦＴ２１１は、信号蓄積容量Ｃｓｉｇに保持されているゲート電圧信号に対応して、表示信号電流Ｉｓｉｇを有機ＥＬ素子２１０に印加する。これによって引き続く表示期間の間、有機ＥＬ素子２１０は所定の輝度で点灯し続ける。
このような従来技術に関しては、例えば、非特許文献２等に詳しく記載されている。
【００１４】
【非特許文献１】
Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  ｐａｐｅｒｓ，  ＩＥＤＭ  ９８，  ｐｐ．８７５−８７８
【非特許文献２】
Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  ｐａｐｅｒｓ，  ＳＩＤ  ０１，  ｐｐ．３８４−３８７
【００１５】
【発明が解決しようとする課題】
前述した第２の従来例を用いれば、信号電流の値をＫ倍に増加させることができ、上記書込み時定数を１／Ｋ倍に短縮することができる。しかしながら第２の従来例においては、画素内にＷ／Ｌ寸法の大きな書込みＴＦＴを設ける必要があり、画素の高精細化には不向きである。例えば、書込みＴＦＴのＷ／Ｌ寸法は駆動ＴＦＴに比較して一桁大きく設計する必要がある。書込みＴＦＴと駆動ＴＦＴはペアトランジスタであるため、ゲート長Ｌは基本的に揃えておく必要がある。このため、書込みＴＦＴのゲート幅Ｗは、駆動ＴＦＴのゲート幅Ｗよりも一桁も大きいものとなってしまう。これによって画素の縮小が困難になり、高精細発光表示デバイスの実現は困難であった。
【００１６】
更に、上記の２つの従来例では、画素をｎチャネルトランジスタのみで構成することが困難であり、ｐチャネルトランジスタの採用によるコスト上昇を招くという問題点があった。Ｓｉ−ＴＦＴはｎチャネルトランジスタの方がｐチャネルトランジスタよりも電流駆動能力が高いため、ｎチャネルトランジスタ回路の方がより小面積で実現することができ、歩留りまで考慮した製造コストを低減することができる。しかしながら、一般に有機ＥＬ素子はカソード電極が共通接地になってしまうため、ｐチャネルトランジスタで駆動しないとトランジスタ利得を取ることができない。言い換えると、ｎチャネルトランジスタを駆動ＴＦＴに用いた場合には、ソース側に有機ＥＬ素子が負荷として入ってしまうために、有機ＥＬ素子を電流駆動できなくなってしまうのである。
【００１７】
そこで、本発明の目的は、多画素化と高精細化を両立させることができる画像表示装置を提供することにある。
また、本発明の他の目的は、歩留まりまで考慮した製造コストの低減を図るために、ｎチャネルトランジスタで画素を構成した画像表示装置を提供することである。
【００１８】
【課題を解決するための手段】
上記多画素化と高精細化を両立させる課題は、表示信号電流に基づいて発光駆動される発光素子を有する画素と、複数の画素により構成される表示部と、前記画素に表示信号電流を書込むための信号線と、この信号線を介して複数の画素の中から表示信号電流を書込む画素を選択するための書込み画素選択手段と、表示信号電流を生成するための表示信号電流生成手段とを具備し、前記書込み画素選択手段が、Ｎ個の複数の画素を同時に選択する機能をさらに有することによって解決することができる。
【００１９】
また、画素をｎチャネルトランジスタで構成するという別の上記の課題は、表示信号電流に基づいて発光駆動される有機発光ダイオードを有する画素と、複数の画素により構成される表示部と、前記画素に表示信号電流を書込むための信号線と、この信号線を介して複数の画素の中から表示信号電流を書込む画素を選択するための書込み画素選択手段と、表示信号電流を生成するための表示信号電流生成手段とを具備し、前記有機発光ダイオードのアノード電極は第１のスイッチ手段を介して第１ノードに接続され、前記第１ノードは第２のスイッチ手段を介して前記信号線に接続され、更に第１の接点は有機発光ダイオード駆動用ｎチャネルＴＦＴのチャネルを介して電源線に接続され、前記有機発光ダイオード駆動用ｎチャネルＴＦＴは、ゲートとドレイン間に第３のスイッチ手段が設けられ、ゲートとソース間に容量手段が設けられた構成とすることによって解決することができる。
【００２０】
このように、ｎチャネルトランジスタで画素回路を構成すると、ｎチャネルトランジスタ回路の方がより小面積で実現することができ、欠陥の入る確率が減るために歩留まり良く画像表示装置を製造できる。
【００２１】
【発明の実施の形態】
以下、本発明に係る画像表示装置の好適な実施形態につき、添付図面を参照しながら詳細に説明する。
【００２２】
＜実施形態１＞
図１〜図４を用いて、本発明の第１の実施形態に関して説明する。
始めに図１を用いて、本実施形態の全体構成およびその動作に関して述べる。
【００２３】
図１は、本実施形態の有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）表示パネルの全体構成図である。表示領域７０内には画素７１がマトリクス状に設けられており、画素７１には信号線２及びゲート線群３がそれぞれ接続されている。信号線２の一端は信号電流生成回路ＳＧＥＮに、ゲート線群３の一端はＮ個の複数の画素を同時に選択するＮ画素同時選択回路ＭＳＥＬを介して走査回路ＳＣＮに接続されている。実際には画素７１は表示領域７０内に多数個設けられているが、図面の簡略化のために図１には３画素のみを記載してある。信号線２には寄生容量Ｃｓが存在する。なお、後述するように画素７１には他にも電源線や共通接地電極が配線されているが、これらの記載は省略してある。またゲート線群３は実際には複数本のゲート線群から構成されているが、ここでは簡略化して各１本のみを図示してある。
【００２４】
信号電流生成回路ＳＧＥＮは、デジタル・アナログ（ＤＡ）変換器と定電流源回路を用いて従来からよく知られているＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）技術で実現されており、ガラス基板上に実装されている。また走査回路ＳＣＮやＮ画素同時選択回路ＭＳＥＬは、既知のシフトレジスタ回路と適当な論理回路を多結晶Ｓｉ−ＴＦＴ技術を用いてガラス基板上に実現されている。
【００２５】
図１に示した本実施形態の表示パネルの動作について述べる。走査回路ＳＣＮはゲート線群３を順次走査する。ここで、走査回路ＳＣＮが１本のゲート線群３を選択すると、Ｎ画素同時選択回路ＭＳＥＬはこれを受けて、連続するＮ本のゲート線群３を選択することにより、表示信号電流を書込むＮ個の画素行を選択する。ここでは、同時に選択される画素の行数をＮと置く。これに同期して信号電流生成回路ＳＧＥＮは、信号線２に表示信号電流Ｉｓｉｇ×Ｎを入力するので、選択された各画素７１は、それぞれ平均的には表示信号電流Ｉｓｉｇが書込まれる。なお、ここで信号電流生成回路ＳＧＥＮから出力される信号電流Ｉｓｉｇ×Ｎの向きは、図１１に示した第２の従来例と同様に画素から出る方向である。
【００２６】
続いて図２を用い、画素７１の構造及び動作に関して説明する。
図２は画素７１の回路構成図である。各画素７１には発光素子として有機ＥＬ素子１０が設けられており、有機ＥＬ素子１０のカソード端は共通接地１７に接続されている。またアノード端は、点灯スイッチ１８と駆動ＴＦＴ１１のチャネルとを介して電源線１６に接続されている。駆動ＴＦＴ１１のドレイン端子側は更に書込みスイッチ１４を介して信号線２に接続されている。また、駆動ＴＦＴ１１のソース端子とゲート端子間には信号蓄積容量Ｃｓｉｇが、ドレイン端子とゲート端子間にはリセットスイッチ１２が設けられている。
【００２７】
すなわち、有機ＥＬ素子１０のアノードはスイッチ１８を介してノードｎ１に接続され、ノードｎ１はスイッチ１４を介して信号線２に接続され、さらにノードｎ１はゲートソース間に信号蓄積容量Ｃｓｉｇを有する駆動ＴＦＴのチャネルを介して電源線１６に接続された構成である。
【００２８】
ここで点灯スイッチ１８、書込みスイッチ１４、リセットスイッチ１２は前述のゲート線群３によって走査される。上記駆動ＴＦＴ１１及び点灯スイッチ１８、書込みスイッチ１４、リセットスイッチ１２は、多結晶Ｓｉ−ＴＦＴを用いてガラス基板上に構成されている。多結晶Ｓｉ−ＴＦＴや有機ＥＬ素子１０の製造方法などに関しては、一般に報告されているものと大きな相違はないため、ここではその説明は省略する。
【００２９】
次に、画素の動作について述べる。画素７１への表示信号電流Ｉｓｉｇの書込み時には、ゲート線群３によって書込みスイッチ１４及びリセットスイッチ１２はオン状態に設定される。このタイミングで信号線２に表示信号電流Ｉｓｉｇ×Ｎが書込まれると、表示信号電流Ｉｓｉｇ×Ｎは選択されたＮ個の画素からそれぞれの平均電流Ｉｓｉｇが加算されることにより生成される。
【００３０】
従って、１個の画素に着目すれば、駆動ＴＦＴ１１のチャネルには電源線１６から表示信号電流Ｉｓｉｇが流れ込む。このとき駆動ＴＦＴ１１のソース端子とゲート端子間には、書込まれている表示信号電流Ｉｓｉｇの値に対応したゲート電圧差が生じる。ここで、書込みスイッチ１４及びリセットスイッチ１２がオフ状態に切り替わると、駆動ＴＦＴ１１のソース端子とゲート端子間に生じていた、書込まれている表示信号電流Ｉｓｉｇの値に対応したゲート電圧信号は、そのまま信号蓄積容量Ｃｓｉｇに保持される。
【００３１】
以上が書込み動作である。この後に、ゲート線群３によって点灯スイッチ１８がオン状態になると、駆動ＴＦＴ１１のドレイン端子には有機ＥＬ素子１０が接続されるため、駆動ＴＦＴ１１は信号蓄積容量Ｃｓｉｇに保持されているゲート電圧信号に対応した表示信号電流Ｉｓｉｇが電源線１６から有機ＥＬ素子１０に印加される。これによって引き続く表示期間の間、有機ＥＬ素子１０は所定の輝度で点灯し続ける。
【００３２】
次に、書込みスイッチ１４、リセットスイッチ１２及び点灯スイッチ１８の駆動シーケンスを、列方向に隣接する近傍の画素間の動作を比較しつつ説明する。
図３は、書込みスイッチ１４、リセットスイッチ１２及び点灯スイッチ１８の駆動タイミングチャートであり、横軸に時間を取り、縦軸に任意のＩ行目から（Ｉ＋４）行目までの５行分の画素の各スイッチの動作と信号線２の動作タイミングを示している。図中にも記載したように、Ｎ画素同時選択回路ＭＳＥＬにより選択される画素の行数Ｎが、Ｎ＝３の場合である。また、各スイッチがオン、オフ状態であることを、タイミングチャートにはそれぞれ波形の上、下として示してある。
【００３３】
また、本実施形態では、同時に選択される画素の行数Ｎを３としたが、Ｎは２以上で行方向の画素数以下の任意の数を取り得る。しかし実際には、後述のように点灯スイッチ１８を、ある程度の期間オンすることによって輝度を確保する必要があるため、Ｎは行方向の画素数の半分以下であることが望ましい。
【００３４】
以下、図３に示したｔ１からｔ１１までの各タイミングを追って、各スイッチの動作を説明する。
タイミングｔ１において、走査回路ＳＣＮによってＩ行目から（Ｉ＋２）行目までの３行分の画素の書込みスイッチ１４、リセットスイッチ１２がオン状態になると、信号電流生成回路ＳＧＥＮは信号線２にＮ倍の表示信号電流Ｉｓｉｇ×Ｎを入力する。なお、ここで表示信号電流Ｉｓｉｇは、Ｉ行目の画素に入力すべきデータである。
【００３５】
続いてタイミングｔ２に、Ｉ行目から（Ｉ＋２）行目までの３行分の画素の書込みスイッチ１４、リセットスイッチ１２がオフ状態になると、Ｉ行目から（Ｉ＋２）行目までの３行分の画素には、上記のＩ行目の画素に入力すべき表示信号電流Ｉｓｉｇが記憶される。
【００３６】
タイミングｔ２とｔ３の間では、Ｉ行目の画素の点灯スイッチ１８がオンになりＩ行目の画素の点灯が開始され、同時に、これから書込み動作が始まる（Ｉ＋３）行目の画素の点灯スイッチ１８がオフ状態になる。以上で、Ｉ行目の画素に対する表示信号電流Ｉｓｉｇの書込みが完了する。
【００３７】
次にタイミングｔ３において、走査回路ＳＣＮにより（Ｉ＋１）行目から（Ｉ＋３）行目までの３行分の画素の書込みスイッチ１４、リセットスイッチ１２がオン状態になると、信号電流生成回路ＳＧＥＮは信号線２にＮ倍の表示信号電流Ｉｓｉｇ×Ｎを入力する。なおここで表示信号電流Ｉｓｉｇは、（Ｉ＋１）行目の画素に入力すべきデータである。
【００３８】
続いてタイミングｔ４に、（Ｉ＋１）行目から（Ｉ＋３）行目までの３行分の画素の書込みスイッチ１４、リセットスイッチ１２がオフ状態になると、（Ｉ＋１）行目から（Ｉ＋３）行目までの３行分の画素には、上記の（Ｉ＋１）行目の画素に入力すべき表示信号電流Ｉｓｉｇが記憶される。
【００３９】
タイミングｔ４とｔ５の間では、（Ｉ＋１）行目の画素の点灯スイッチ１８がオンになり（Ｉ＋１）行目の画素の点灯が開始され、同時に、これから書込み動作が始まる（Ｉ＋４）行目の画素の点灯スイッチ１８がオフになる。以上で（Ｉ＋１）行目の画素に対する表示信号電流Ｉｓｉｇの書込みが完了する。
【００４０】
次にタイミングｔ５において、Ｎ画素同時選択回路ＭＳＥＬを介して走査回路ＳＣＮにより（Ｉ＋２）行目から（Ｉ＋４）行目までの３行分の画素の書込みスイッチ１４、リセットスイッチ１２がオン状態になると、信号電流生成回路ＳＧＥＮは信号線２にＮ倍の表示信号電流Ｉｓｉｇ×Ｎを入力する。なおここで表示信号電流Ｉｓｉｇは、（Ｉ＋２）行目の画素に入力すべきデータである。
【００４１】
続いてタイミングｔ６に、（Ｉ＋２）行目から（Ｉ＋４）行目までの３行分の画素の書込みスイッチ１４、リセットスイッチ１２がオフ状態になると、（Ｉ＋２）行目から（Ｉ＋４）行目までの３行分の画素には、上記の（Ｉ＋２）行目の画素に入力すべき表示信号電流Ｉｓｉｇが記憶される。
【００４２】
タイミングｔ６とｔ７の間では、（Ｉ＋２）行目の画素の点灯スイッチ１８がオンになり（Ｉ＋２）行目の画素の点灯が開始され、同時に、これから書込み動作が始まる（Ｉ＋５）行目の画素の点灯スイッチ１８がオフになる。以上で（Ｉ＋２）行目の画素に対する表示信号電流Ｉｓｉｇの書込みが完了する。
【００４３】
以上のように、タイミングｔ８からｔ９では（Ｉ＋３）行目の画素に対する表示信号電流Ｉｓｉｇの書込みが行われ、タイミングｔ１０からｔ１１では（Ｉ＋４）行目の画素に対する表示信号電流Ｉｓｉｇの書込みが行われる。このように本実施形態では、１フレーム期間内に各画素に対してＮ回の表示信号電流Ｉｓｉｇの書込みが行われるが、画素はＮ回書込まれた最終の１回の表示信号電流Ｉｓｉｇの値に基づいて点灯していることに注意が必要である。
以下、タイミングｔ１１以降も同様に、書込みと点灯開始が続けられる。なお画素行の最後の方では、再び１行目の画素の走査が開始されるため、結果的には常にＮ個の画素に対する表示信号電流の書込みが実行される。
【００４４】
上記のように本実施形態では、同時に選択される画素の行数Ｎを３に固定したが、Ｎは任意に可変とすることも可能である。
【００４５】
また、本実施形態では書込みの完了した画素行から順に点灯スイッチ１８をオンさせているが、点灯スイッチ１８は全画素への書込みが完了した時点で一括してオンさせることも可能である。この場合は、画素が点灯していない時間を長くすることで、動解像度の向上を図ることができる。このような点灯スイッチ１８の駆動方法を、表示する画像の種類やユーザの選択によって切り替えるようにしてもよい。
【００４６】
本実施形態を用いれば、信号電流の値をＮ倍に増加させることができ、寄生容量Ｃｓが信号線２に存在しても、信号線への書込み時定数を１／Ｎ倍に短縮することができる。なおかつ、本実施形態においては、画素内に第２の従来例のような寸法の大きなＴＦＴを特に設ける必要もなく、画素の高精細化を図ることが容易である。
【００４７】
なお本発明において、各画素に書込まれる表示信号電流Ｉｓｉｇは、書込むＮ個の画素に均等に配分されることが望ましい。このため、書込むＮ個の画素の駆動ＴＦＴ１１の特性を、あまり異ならないように作製する必要がある。以下にそのためのＴＦＴ作製技術について説明する。
【００４８】
前述のように駆動ＴＦＴ１１は、多結晶Ｓｉ−ＴＦＴ技術を用いてガラス基板上に設けられている。この多結晶Ｓｉ−ＴＦＴ技術は、既に多数の文献にも開示されているように、ガラス基板上に形成されたアモルファスＳｉ薄膜に対して、概略長方形に整形されたレーザ照射を施すことによってこれを多結晶Ｓｉ−ＴＦＴ薄膜に結晶化させる。この多結晶Ｓｉ−ＴＦＴ薄膜をチャネル層に用いて、ＴＦＴを作製する技術である。ところでこのようにして作成された個々の多結晶Ｓｉ−ＴＦＴ間には、多結晶化時に用いるレーザ照射エネルギーのゆらぎに起因する特性ばらつきが生じてしまう。しかしながら本実施形態においては、上記のように書込むＮ個の画素の駆動ＴＦＴ１１の特性をあまり異ならないように作製したいという要請がある。そこで、以下に示すＴＦＴ作製技術を用いた。
【００４９】
図４は、ガラス基板上に形成されたアモルファスＳｉ薄膜に対して、概略長方形に整形されたレーザ照射を施すことによってこれを多結晶Ｓｉ−ＴＦＴ薄膜に結晶化する際の様子を模式的に表したものである。レーザ照射工程はＴＦＴのチャネル層の作成工程であるから、実際のレーザ照射工程においては、いまだ表示領域７０、画素７１、信号線２、ゲート線群３、信号電流生成回路ＳＧＥＮ、走査回路ＳＣＮなどは形成されていないため、図中に示したこれらの構造は、これから形成される予定のものである。
【００５０】
ここで、図４内には予めアモルファスＳｉ薄膜が形成されており、照射される概略長方形のレーザ形状２１は、その長辺が信号線２と並行に規定されている。このような形状にレーザビームを照射すると、レーザ照射エネルギーは時間軸ではばらつくが、ある瞬間におけるレーザ照射エネルギーには殆ど面内でのばらつきはないため、同一の信号線２に接続されたＮ個の画素の駆動ＴＦＴ１１の特性ばらつきを低減することができる。
【００５１】
以上に述べた本実施形態においては、本発明の主旨を損なわない範囲でいくつもの変更が可能である。例えば、本実施形態ではＴＦＴ基板としてガラス基板を用いたが、これを石英基板や透明プラスチック基板等の他の透明絶縁基板に変更することも可能である。また、有機ＥＬ素子１０の発光を基板上面に取り出すようにすれば、不透明基板を用いることも可能である。
【００５２】
また、本実施形態の説明において、画素数やパネルサイズ等に関しては敢えて言及していない。これは、本発明が特にこれらのスペックないしフォーマットに制限されるものではないためである。
【００５３】
また本実施形態では、信号電流生成回路ＳＧＥＮはＤＡ変換器と定電流源回路を用いてＬＳＩ技術で実現してガラス基板上に実装し、また走査回路ＳＣＮやＮ画素同時選択回路ＭＳＥＬ、画素７１は低温多結晶Ｓｉ−ＴＦＴ回路で構成している。しかしながら、信号電流生成回路ＳＧＥＮを低温多結晶Ｓｉ−ＴＦＴ回路で構成することや、逆に走査回路ＳＣＮやＮ画素同時選択回路ＭＳＥＬ、あるいはその一部分を単結晶ＬＳＩ回路で構成して実装することも本発明の範囲内で可能である。
【００５４】
本実施形態では、発光デバイスとして有機ＥＬ素子１０を用いたが、これに代えてその他の無機を含む電流駆動が可能な様々な発光素子を用いても、本発明を実現することが可能であることは明らかである。
【００５５】
以上の種々の変更等は、本実施形態に限らず以下のその他の実施形態においても、基本的に同様に適用可能である。
【００５６】
＜実施形態２＞
以下図５、図６を用いて、本発明の第２の実施形態に関して説明する。
本実施形態の全体構成およびその動作は、既に述べた第１の実施形態の全体構成および動作と同様であるので、同様の構成部分には同じ参照符号を付してその詳細な説明をここでは省略する。
【００５７】
本実施形態は、その画素構造とその動作が第１の実施形態と相違する。以下、図５を用いて画素７１Ａの構造及び動作に関して説明する。
【００５８】
図５は画素７１Ｂの回路構成図である。各画素７１Ａには発光素子として有機ＥＬ素子１０が設けられている。有機ＥＬ素子１０のカソード端は共通接地１７に接続され、アノード端は点灯スイッチ４８と駆動ＴＦＴ１１のチャネルとを介して電源線１６に接続されている。駆動ＴＦＴ１１のドレイン端子側は、書込みスイッチ４４を介して信号線２に接続されている。駆動ＴＦＴ１１のソース端子とゲート端子間には信号蓄積容量Ｃｓｉｇが、駆動ＴＦＴ１１のドレイン端子とゲート端子間にはリセットスイッチ４２が設けられている。
【００５９】
ここで点灯スイッチ４８、書込みスイッチ４４、リセットスイッチ４２は、ゲート線３Ａによって走査される。なお、上記駆動ＴＦＴ１１及び点灯スイッチ４８、書込みスイッチ４４、リセットスイッチ４２は、多結晶Ｓｉ−ＴＦＴを用いてガラス基板上に形成されている。点灯スイッチ４８は図示のようにｐチャネルトランジスタ、書込みスイッチ４４及びリセットスイッチ４２はそれぞれｎチャネルトランジスタで構成され、かつ点灯スイッチ４８、書込みスイッチ４４、リセットスイッチ４２のゲート電極は互いに接続されてゲート線３Ａに繋がっている。ここでゲート線３Ａは、各画素行毎に１本ずつ設けられた配線である。
【００６０】
次に、図５に示した画素の動作について述べる。画素７１Ａへの表示信号電流Ｉｓｉｇの書込み時には、ゲート線３Ａが高電圧レベルに設定されると（以下便宜上、この状態をゲート線３Ａがオンの状態と称することにする）、書込みスイッチ４４及びリセットスイッチ４２はオン状態に、点灯スイッチ４８はオフ状態に設定される。このタイミングで、信号線２に表示信号電流Ｉｓｉｇ×Ｎが書込まれると、表示信号電流Ｉｓｉｇ×Ｎは選択されたＮ個の画素からそれぞれの平均電流Ｉｓｉｇが加算されることにより生成される。
【００６１】
従って、１個の画素に着目すれば、駆動ＴＦＴ１１のチャネルには電源線１６から表示信号電流Ｉｓｉｇが流れ込む。このとき駆動ＴＦＴ１１のソース端子とゲート端子間には、書込まれている表示信号電流Ｉｓｉｇの値に対応したゲート電圧差が生じる。
【００６２】
ここで、次にゲート線３Ａが低電圧レベルに設定されると（以下便宜上、この状態をゲート線３Ａがオフの状態と称することにする）、書込みスイッチ４４及びリセットスイッチ４２はオフ状態に、点灯スイッチ４８はオン状態に切り替わる。このとき駆動ＴＦＴ１１のソース端子とゲート端子間に生じていた、書込まれている表示信号電流Ｉｓｉｇの値に対応したゲート電圧信号は、そのまま信号蓄積容量Ｃｓｉｇに保持される。以上が書込み動作である。
【００６３】
これと同時に、駆動ＴＦＴ１１のドレイン端子には有機ＥＬ素子１０が接続されるため、駆動ＴＦＴ１１は信号蓄積容量Ｃｓｉｇに保持されているゲート電圧信号に対応した表示信号電流Ｉｓｉｇを、電源線１６から有機ＥＬ素子１０に印加する。これによって引き続く表示期間の間、有機ＥＬ素子１０は所定の輝度で点灯し続ける。
【００６４】
次に、書込みスイッチ４４、リセットスイッチ４２及び点灯スイッチ４８を制御するゲート線３Ａの駆動シーケンスを、列方向に隣接する近傍の画素間の動作を比較しつつ説明する。
【００６５】
図６は、書込みスイッチ４４、リセットスイッチ４２及び点灯スイッチ４８を制御するゲート線３Ａの駆動タイミングチャートであり、横軸に時間を取り、縦軸に任意のＩ行目から（Ｉ＋４）行目までの５行分の画素のゲート線３Ａと信号線２の動作タイミングを示したものである。なお前述のように、ゲート線３Ａが高電圧レベルに設定される状態をゲート線３Ａがオン、ゲート線３Ａが低電圧レベルに設定される状態をゲート線３Ａがオフの状態とし、図中にはそれぞれ波形の上、下として示してある。また、本実施形態でも同時に選択される画素の行数Ｎを３としたが、本発明では、Ｎは２以上で行方向の画素数以下の任意の数を取り得ることは明らかである。
【００６６】
以下、図６に記載したｔ１からｔ１１までの各タイミングを追って、各スイッチの動作を説明する。タイミングｔ１において、走査回路ＳＣＮ（図示せず）によってＩ行目から（Ｉ＋２）行目までの３行分のゲート線３Ａがオン状態になると、信号電流生成回路ＳＧＥＮ（図示せず）は、信号線２にＮ倍の表示信号電流Ｉｓｉｇ×Ｎを入力する。なお、ここで表示信号電流Ｉｓｉｇは、Ｉ行目の画素に入力すべきデータである。
【００６７】
続いてタイミングｔ２に、Ｉ行目から（Ｉ＋２）行目までのゲート線３Ａがオフ状態になると、Ｉ行目から（Ｉ＋２）行目までの３行分の画素には、上記のＩ行目の画素に入力すべき表示信号電流Ｉｓｉｇが記憶されると同時に点灯スイッチ４８がオンになり、点灯が開始される。以上でＩ行目の画素に対する表示信号電流Ｉｓｉｇの書込みが完了する。
【００６８】
タイミングｔ３において、走査回路ＳＣＮによって（Ｉ＋１）行目から（Ｉ＋３）行目までの３行分のゲート線３Ａがオン状態になると、信号電流生成回路ＳＧＥＮは信号線２にＮ倍の表示信号電流Ｉｓｉｇ×Ｎを入力する。なお、ここで表示信号電流Ｉｓｉｇは（Ｉ＋１）行目の画素に入力すべきデータである。
【００６９】
続いてタイミングｔ４において、（Ｉ＋１）行目から（Ｉ＋３）行目までのゲート線３Ａがオフ状態になると、（Ｉ＋１）行目から（Ｉ＋３）行目までの３行分の画素には、上記の（Ｉ＋１）行目の画素に入力すべき表示信号電流Ｉｓｉｇが記憶されると同時に点灯スイッチ４８がオンになり、点灯が開始される。以上で（Ｉ＋１）行目の画素に対する表示信号電流Ｉｓｉｇの書込みが完了する。
【００７０】
タイミングｔ５において、走査回路ＳＣＡＮによって（Ｉ＋２）行目から（Ｉ＋４）行目までの３行分のゲート線３Ａがオン状態になると、信号電流生成回路ＳＧＥＮは信号線２にＮ倍の表示信号電流Ｉｓｉｇ×Ｎを入力する。なお、ここで表示信号電流Ｉｓｉｇは（Ｉ＋２）行目の画素に入力すべきデータである。
【００７１】
続いてタイミングｔ６に（Ｉ＋２）行目から（Ｉ＋４）行目までのゲート線３Ｂがオフ状態になると、（Ｉ＋２）行目から（Ｉ＋４）行目までの３行分の画素には、上記の（Ｉ＋２）行目の画素に入力すべき表示信号電流Ｉｓｉｇが記憶されると同時に点灯スイッチ４８がオンになり、点灯が開始される。以上で（Ｉ＋２）行目の画素に対する表示信号電流Ｉｓｉｇの書込みが完了する。
【００７２】
以上のように、タイミングｔ７からｔ８では（Ｉ＋３）行目の画素に対する表示信号電流Ｉｓｉｇの書込みが、タイミングｔ９からｔ１０では（Ｉ＋４）行目の画素に対する表示信号電流Ｉｓｉｇの書込みが行われる。
【００７３】
以下、タイミングｔ１１以降も同様に書込みと点灯開始が続けられる。なお、画素行の最後の方では、再び１行目の画素の走査が開始されるため、結果的には常にＮ個の画素に対する表示信号電流の書込みが実行される。
【００７４】
上記のように、本実施形態では同時に選択される画素の行数Ｎを３に固定したが、Ｎは任意に可変とすることも可能である。
【００７５】
＜実施形態３＞
図７を用いて、本発明の第３の実施形態に関して説明する。
本実施形態の全体構成およびその動作は、既に述べた第１の実施形態の全体構成および動作と同様であるので、同様の構成部分には同じ参照符号を付してその詳細な説明をここでは省略する。
【００７６】
本実施形態は、その画素構造とその動作が第１の実施形態と相違する。以下、図７を用いて画素７１Ｂの構造及び動作に関して説明する。
【００７７】
図７は画素７１Ｂの回路構成図である。各画素７１Ｂには発光素子として有機ＥＬ素子１０が設けられている。有機ＥＬ素子１０のカソード端は共通接地１７に接続され、アノード端は点灯スイッチ１８と駆動ＴＦＴ１３のチャネルとを介して電源線１６に接続されている。駆動ＴＦＴ１３のソース端子側は、書込みスイッチ１４を介して信号線２に接続されている。駆動ＴＦＴ１３のソース端子とゲート端子間には信号蓄積容量Ｃｓｉｇが、駆動ＴＦＴ１３のドレイン端子とゲート端子間にはリセットスイッチ６１が設けられている。なお、ここで点灯スイッチ１８、書込みスイッチ１４、リセットスイッチ６１は、ゲート線群３によって走査される。上記駆動ＴＦＴ１１及び点灯スイッチ１８、書込みスイッチ１４、リセットスイッチ６１は、多結晶Ｓｉ−ＴＦＴを用いてガラス基板上に構成されている。
【００７８】
次に、図７に示した画素の動作について述べる。画素７１Ｂへの表示信号電流Ｉｓｉｇの書込み時には、ゲート線群３によって書込みスイッチ１４及びリセットスイッチ６１はオン状態に設定される。このタイミングで信号線２に表示信号電流Ｉｓｉｇ×Ｎが書込まれると、表示信号電流Ｉｓｉｇ×Ｎは選択されたＮ個の画素からそれぞれの平均電流Ｉｓｉｇが加算されることにより生成される。
【００７９】
従って１個の画素に着目すれば、駆動ＴＦＴ１３のチャネルには電源線１６から表示信号電流Ｉｓｉｇが流れ込む。このとき駆動ＴＦＴ１３のソース端子とゲート端子間には、書込まれている表示信号電流Ｉｓｉｇの値に対応したゲート電圧差が生じる。ここで、書込みスイッチ１４及びリセットスイッチ６１がオフ状態に切り替わると、駆動ＴＦＴ１３のソース端子とゲート端子間に生じていた、書込まれている表示信号電流Ｉｓｉｇの値に対応したゲート電圧信号は、そのまま信号蓄積容量Ｃｓｉｇに保持される。
【００８０】
以上が書込み動作である。この後に、ゲート線群３によって点灯スイッチ１８がオン状態になると、駆動ＴＦＴ１３のソース端子には有機ＥＬ素子１０が接続されるため、駆動ＴＦＴ１３は信号蓄積容量Ｃｓｉｇに保持されているゲート電圧信号に対応した表示信号電流Ｉｓｉｇを電源線１６から有機ＥＬ素子１０に印加する。これによって引き続く表示期間の間、有機ＥＬ素子１０は所定の輝度で点灯し続ける。
【００８１】
本実施形態では駆動ＴＦＴ１３がｎチャネルトランジスタであるため、点灯スイッチ１８、書込みスイッチ１４及びリセットスイッチ６１からなる各スイッチをｎチャネルトランジスタで構成すれば、画素をｎチャネルトランジスタのみで構成することができる。したがって、ｐチャネルトランジスタを使用しないことによるコスト低減が可能である。Ｓｉ−ＴＦＴはｎチャネルトランジスタの方がｐチャネルトランジスタよりも電流駆動能力が高いため、ｎチャネルトランジスタ回路の方がより小面積で実現することができ、歩留りまで考慮した製造コストを低減することができるからである。
【００８２】
一般に、有機ＥＬ素子はカソード電極が共通接地になってしまうため、従来例ではｐチャネルトランジスタで駆動しないとトランジスタ利得を取ることが難しい。言い換えると、ｎチャネルトランジスタを駆動ＴＦＴに用いた場合には、ソース側に有機ＥＬ素子が負荷として入ってしまうために、有機ＥＬ素子を階調表示を伴う電流駆動し難い。
【００８３】
しかしながら、本実施形態においては、有機ＥＬ素子１０のアノード端を点灯スイッチ１８を介して第１のノードｎ１に接続し、第１のノードｎ１は書込みスイッチ１４を介して信号線２に接続され、更に上記第１のノードｎ１は駆動ＴＦＴ１３のチャネルを介して電源線１６に接続されている。駆動ＴＦＴ１３は、ゲートとドレイン間にリセットスイッチ６１が設けられ、ゲートとソース間に信号蓄積容量Ｃｓｉｇが設けられる構造を採用している。このため、表示信号電流Ｉｓｉｇの書込み時には、点灯スイッチ１８によって有機ＥＬ素子１０は駆動ＴＦＴ１３の負荷からは切り離され、点灯時にはリセットスイッチ６１がオフするため駆動ＴＦＴ１３のソース、ゲート端子間電圧は信号蓄積容量Ｃｓｉｇによって規定される。したがって、有機ＥＬ素子１０が駆動ＴＦＴ１３の負荷となって利得を低下させることがない。
【００８４】
このような回路構成は、特に基板がガラスのような絶縁体であるために寄生容量が少ないので、特に有効に機能させることができる。
【００８５】
本実施形態においても、既に述べた他の実施形態と同様に、Ｎ画素同時選択回路ＭＳＥＬを用いてＮ行の画素に同時に信号電流を書き込むこととしたが、画素をｎチャネルトランジスタのみで構成することができるという前述の利点は、Ｎ画素同時選択回路ＭＳＥＬを用いてＮ行の画素に同時に信号電流を書き込むことは前提条件ではない。従って、Ｎ画素同時に信号電流を書き込まない実施の形態にも、画素をｎチャネルトランジスタのみで構成するという長所を有する本実施形態で述べた回路構成を適用することができる。
【００８６】
＜実施形態４＞
図８を用いて、本発明における第４の実施形態に関して説明する。
図８は、第４の実施形態を示す画像表示端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）１００の構成図である。
【００８７】
無線インターフェース（Ｉ／Ｆ）回路１０２には、圧縮された画像データ等が外部から近距離無線通信規格に基づく無線データとして入力され、無線Ｉ／Ｆ回路１０２の出力はＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）回路１０３を介してデータバス１０８に接続される。データバス１０８には、この他にマイクロプロセサ（ＭＰＵ）１０４、表示パネルコントローラ１０６、フレームメモリ１０７等が接続されている。更に表示パネルコントローラ１０６の出力は、ＯＬＥＤ表示パネル１０１に入力している。なお画像表示端末１００には更に、電源１０９が設けられている。なお、ＯＬＥＤ表示パネル１０１は、先に延べた第１の実施形態と同一の構成および動作を有しているので、その内部の構成及び動作の記載はここでは省略する。
【００８８】
以下に本実施形態の動作を説明する。始めに、無線Ｉ／Ｆ回路１０２は命令に応じて圧縮された画像データを外部から取り込み、この画像データをＩ／Ｏ回路１０３を介してマイクロプロセサ１０４及びフレームメモリ１０７に転送する。マイクロプロセサ１０４はユーザからの命令操作を受けて、必要に応じて画像表示端末１００全体を駆動し、圧縮された画像データのデコードや信号処理、情報表示を行う。ここで信号処理された画像データは、フレームメモリ１０７に一時的に蓄積される。
【００８９】
ここで、マイクロプロセサ１０４が表示命令を出した場合には、その指示に従ってフレームメモリ１０７から表示パネルコントローラ１０６を介してＯＬＥＤ表示パネル１０１に画像データが入力され、ＯＬＥＤ表示パネル１０１は入力された画像データをリアルタイムで表示する。このとき、表示パネルコントローラ１０６は、同時に画像を表示するために必要な所定のタイミングパルスを出力する。ここで電源１０９には、２次電池が含まれており、これらの画像表示端末１００全体を駆動する電力を供給する。
【００９０】
本実施形態によれば、多画素で、かつ、高精細な多階調表示が可能な画像表示端末１００を提供することができる。
【００９１】
本実施形態では、画像表示デバイスとして、第１の実施形態で説明したＯＬＥＤ表示パネルを用いたが、これ以外に本発明の他の実施形態で説明したような種々の表示パネルを用いることが可能であることは明らかである。
【００９２】
以上、本発明の好適な実施の形態例について説明したが、本発明は上記実施の形態例に限定されるものではなく、本発明の精神を逸脱しない範囲内において、種々の設計変更をなし得ることは勿論である。例えば、図１０の第１の従来例に適用することも可能である。
【００９３】
図１０の画素２０１への表示信号電流Ｉｓｉｇの書込み時には、ゲート線群２０３によって選択されたＮ個の画素２０１を選択し、Ｎ個の画素２０１に対して、電源スイッチ２１５をオフ状態、書込みスイッチ２１４及びリセットスイッチ２１２をオン状態に設定する。このタイミングで信号線２０２に表示信号電流Ｉｓｉｇ×Ｎが書込まれると、選択された各画素２０１に対して、表示信号電流Ｉｓｉｇは駆動ＴＦＴ２１１のチャネルを介して有機ＥＬ素子１０に流れ込む。このとき駆動ＴＦＴ２１１のソース端子とゲート端子間には、書込まれている表示信号電流Ｉｓｉｇの値に対応したゲート電圧差が生じる。なお、信号電流生成回路ＳＧＥＮから出力される信号電流Ｉｓｉｇ×Ｎの向きは、画素に入る方向である。
【００９４】
ここで、次に選択されたＮ個の画素２０１に関して書込みスイッチ２１４及びリセットスイッチ２１２がオフ状態に切り替わると、駆動ＴＦＴ２１１のソース端子とゲート端子間に生じていた、書込まれている表示信号電流Ｉｓｉｇの値に対応したゲート電圧信号は、そのまま信号蓄積容量Ｃｓｉｇに保持される。この後、ゲート線群２０３によって電源スイッチ２１５がオン状態になると、駆動ＴＦＴ２１１のソース端子には電源線２１６より電圧が供給される。このため駆動ＴＦＴ２１１は、信号蓄積容量Ｃｓｉｇに保持されているゲート電圧信号に対応した表示信号電流Ｉｓｉｇを有機ＥＬ素子１０に印加する。これによって引き続く表示期間の間、有機ＥＬ素子１０は所定の輝度で点灯し続ける。
【００９５】
このように、ゲート線群２０３によって選択されたＮ個の画素２０１に関して、それぞれほぼ等しい表示信号電流Ｉｓｉｇが書込まれること、および信号電流生成回路ＳＧＥＮが信号線２０２に対して表示信号電流Ｉｓｉｇ×Ｎを入力すること、という本発明の内容を、第１の従来例の画素回路に適用することができる。
【００９６】
ただし、第１の実施形態のような点灯スイッチ１８を持たないため、選択されたＮ個の画素２０１に対して表示信号電流Ｉｓｉｇを入力する度に、各画素は表示信号電流Ｉｓｉｇの値に応じて若干なりとも点灯してしまう。このために、全面黒表示時を除けば厳密な意味での黒表示が困難であるという難点を有するが、既存の実績のある画素回路がそのまま使用できるという利点がある。
【００９７】
【発明の効果】
前述した諸実施形態から明らかなように、本発明によれば、第１の従来例のような信号線の寄生容量の影響による書込みの遅れを回避でき、しかも第２の従来例のようなサイズの大きなペアトランジスタを画素内に設ける必要がないので、多画素で、かつ、高精細な表示が可能な画像表示装置を提供することができる。
【００９８】
また、ｎチャネルトランジスタで画素を構成することも可能となるため、その場合にはｎチャネルトランジスタ回路の方がより小面積で実現することができ、欠陥の入る確率が減ることによって歩留まり良く製造できる。したがって、画像表示装置の製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】第１の実施形態を示すＯＬＥＤ表示パネルの全体構成図。
【図２】第１の実施形態の画素回路構成を示す図。
【図３】第１の実施形態における画素内各スイッチの駆動タイミングを示すタイミングチャート。
【図４】第１の実施形態のＯＬＥＤ表示パネルの製造工程におけるレーザ照射工程の模式図。
【図５】第２の実施形態の画素回路構成を示す図。
【図６】第２の実施形態における画素内各スイッチの駆動タイミングを示すタイミングチャート。
【図７】第３の実施形態の画素回路構成を示す図。
【図８】第４の実施形態を示す画像表示端末の構成図。
【図９】第１の従来例を示す発光表示デバイスの全体構成図。
【図１０】第１の従来例の画素回路構成を示す図。
【図１１】第２の従来例を示す発光表示デバイスの全体構成図。
【図１２】第２の従来例の画素回路構成を示す図。
【符号の説明】
２…信号線、３…ゲート線群、３Ａ…ゲート線、１０…有機ＥＬ素子、１１…駆動ＴＦＴ、７０…表示領域、７１，７１Ａ，７１Ｂ…画素、１２，４２…リセットスイッチ、１４，４４…書込みスイッチ、１６…電源線、１７…共通接地、１８，４８…点灯スイッチ、１００…画像表示端末、１０１…ＯＬＥＤ表示パネル、１０２…無線インターフェース（Ｉ／Ｆ）回路、１０３…Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）回路、１０４…マイクロプロセサ（ＭＰＵ）、１０６…表示パネルコントローラ、１０７…フレームメモリ、１０８…データバス、１０９…電源、２００…表示領域、２０１，２０１Ａ…画素、２０２…信号線、２０３…ゲート線群、２１０…有機ＥＬ素子、２１１…駆動ＴＦＴ、２１６…電源線、２１２…リセットスイッチ、２１４…書込みスイッチ、２１５…電源スイッチ、２１６…電源線、２１７…共通接地、２２２…リセットスイッチ、２２８…書込みＴＦＴ、Ｃｓ…寄生容量、Ｃｓｉｇ…信号蓄積容量、Ｉｓｉｇ…表示信号電流、ＭＳＥＬ…Ｎ画素同時選択回路、ＳＣＮ…走査回路、ＳＧＥＮ…信号電流生成回路。
【図１】
2005049430.tif 000003
【図２】
2005049430.tif 000004
【図３】
2005049430.tif 000005
【図４】
2005049430.tif 000006
【図５】
2005049430.tif 000007
【図６】
2005049430.tif 000008
【図７】
2005049430.tif 000009
【図８】
2005049430.tif 000010
【図９】
2005049430.tif 000011
【図１０】
2005049430.tif 000012
【図１１】
2005049430.tif 000013
【図１２】
2005049430.tif 000014