(57)【要約】【課題】  特性を劣化させることなく、製造工程における基板の割れを抑制し、歩留りを向上させることが可能な光半導体装置及びその製造方法を提供する。【解決手段】  化合物半導体基板上に素子領域が形成された光半導体素子を備え、光半導体素子のダイシング方向と、化合物半導体の割れ結界面方位との角度を５〜８５度とする。【選択図】図３
2005142391.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体基板上に素子領域が形成された光半導体素子を備え、
前記光半導体素子のダイシング方向と、前記化合物半導体の割れ結界面方位との角度が、５〜８５度であることを特徴とする光半導体装置。
【請求項２】
前記角度が、３０〜６０度であることを特徴とする請求項１に記載の光半導体装置。
【請求項３】
前記化合物半導体基板はＧａＰ基板であることを特徴とする請求項１又は２に記載の光半導体装置。
【請求項４】
化合物半導体基板上に素子領域を形成する工程と、
前記化合物半導体の割れ結界面との角度が５〜８５度となるように、所定のダイシングパターンを形成する工程と、
前記ダイシングパターンにより前記化合物半導体基板をダイシングして、光半導体素子を形成する工程を備えることを特徴とする光半導体装置の製造方法。
【請求項５】
前記角度が、３０〜６０度であることを特徴とする請求項４に記載の光半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体基板を用いた光半導体装置とその製造方法に関する。
【背景技術】
【０００２】
一般に、ＬＥＤ等の光半導体装置に用いられる光半導体素子（チップ）は、化合物半導体基板上に素子領域を形成し、これをダイシングすることにより形成される（例えば特許文献１参照）。
【０００３】
このとき、通常化合物半導体基板の結晶方位に沿うようにダイシングされる。例えば、図８に示すように、ＧａＰ基板１１（１００）表面に素子領域を形成した後、（１００）オリエンテーションフラット１６と平行（０度）／９０度となるように、格子状にパターニングされ（ダイシングパターン１７）、素子領域側より１ｓｔダイシング（ハーフダイシング）される。そして、メサエッチングを経て、基板側より２ｎｄダイシングされ、メサエッチング後、各チップに分離される。
【特許文献１】特開２００２−２３１９９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、１ｓｔダイシング後において、基板の分離がなされていないにもかかわらず、基板が割れてしまうという問題が発生した。このような問題の原因としては、各工程及び工程間におけるハンドリングに起因するものが考えられるものの、特に量産時においてこれを抑制することは困難であった。
【０００５】
そこで、本発明は、従来の問題を取り除き、特性を劣化させることなく、製造工程における基板の割れを抑制し、歩留りを向上させることが可能な光半導体装置及びその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、化合物半導体基板上に素子領域が形成された光半導体素子を備え、前記光半導体素子のダイシング方向と、前記化合物半導体の割れ結界面方位との角度が、５〜８５度であることを特徴とする光半導体装置が提供される。
【０００７】
また、本発明の一態様によれば、化合物半導体基板上に素子領域を形成する工程と、前記化合物半導体の割れ結界面との角度が５〜８５度となるように、所定のダイシングパターンを形成する工程と、前記ダイシングパターンにより前記化合物半導体基板をダイシングして、光半導体素子を形成する工程を備えることを特徴とする光半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
本発明の一実施態様によれば、特性を劣化させることなく、製造工程における基板の割れを抑制し、歩留りを向上させることが可能な光半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下本発明の実施形態について、図を参照して説明する。
【００１０】
（実施形態１）
図１に、本実施形態の光半導体装置における光半導体素子の断面図を、図２に、上面図を示す。図に示すように、ＧａＰ基板１上に素子領域２が形成され、さらに、各面にｎ側、ｐ側電極部３、４が形成されている。ＧａＰ基板の割れ結界面（へき界面）である（１００）面（（０１０）面）５は、素子の対角線方向となっている。
【００１１】
このような光半導体素子は以下のように形成される。図３に示すように、（１００）オリエンテーションフラット６の形成されたＧａＰ基板１の（１００）面に、素子領域を形成し、通常のＰＥＰ（Ｐｈｏｔｏ  Ｅｔｃｈｉｎｇ  Ｐｒｏｃｅｓｓ）により、一軸がオリエンテーションフラットと４５度となるように、格子状にダイシングパターン７を形成する。
【００１２】
次いで、図４に示すように、蒸着、リフトプロセスによりｐ側、ｎ側に所定パターンの電極部３、４を形成した後、素子領域２の形成面側より、ＧａＰ基板１までダイシングブレード８による１ｓｔダイシング及びメサエッチングを行う。このとき、従来のオリエンテーションフラットと平行（０度）／９０度となるパターンのものと比較して、エッチング形状、エッチングレートにおける有意差は認められなかった。
【００１３】
そして、さらに図５に示すように、基板側より２ｎｄダイシング、メサエッチングを行い、各光半導体素子を分離する。２ｎｄダイシングの際には、従来の割れ結界面でダイシングしたものと比較すると、断面が凹凸を有しているものの、メサエッチングにより従来と同様にフラットとなる。
【００１４】
このようにして、ＧａＰ基板のオリエンテーションフラットと４５度でダイシングされた光半導体素子が形成され、マウント・ボンディング等工程を経て光半導体装置が構成される。
【００１５】
このようにして形成された光半導体装置を通電させ、光出力が７０％となる時間を測定してライフ評価を行ったところ、従来の光半導体素子に対する有意差は認められず、定電流の印加による出力電圧（ＤＣ特性）においても有意差は認められなかった。また、光学的特性においても有意差は認められなかった。
【００１６】
一方、１ｓｔダイシング後の強度評価（簡易抗折強度評価）を行った結果を表１に示す。尚、評価は以下に示すフローで行われる。
【００１７】
１）ダイシングパターンの形成された基板１（約２３０μｍ厚）を、検査テーブル端面に基板中心部が位置するように固定する。このときテーブル端面８は、図６に示すようにオリエンテーションフラット６と平行（Ａ） 又は４５度（Ｂ）となる。
【００１８】
２）ゲージで基板の周辺より２−３ｍｍに加重をかける。
【００１９】
３）徐々に加重をかけ、破損した時点のテンション（ゲージの値）を読み取る
【表１】
2005142391.tif 000003
尚、ここで、切り込み量とは、基板表面より１ｓｔダイシングにより切り込まれた深さを示す。
【００２０】
このとき、割れ方向性はダイシングパターンラインへの相関が強く、従来の９０度方向でのパターニングでの９０度方向のストレスに対しては、極端に弱くなっていることがわかる。一方、ダイシングパターンを４５度に形成したものについては、従来パターンと比して、割れ強度が強いことがわかる。
【００２１】
このようにして形成される光半導体装置において、割れ強度が改善されることにより、１ｓｔダイシング後の割れロスが削減され、歩留りを向上させることが可能となる。
【００２２】
（実施形態２）
本実施形態においては、実施形態１とほぼ同様であるが、ダイシングパターン７’の形成方向が４５度方向でなく、図７に示すように、一軸がオリエンテーションフラット６と６０度の角度を有している点で異なっている。
【００２３】
本実施形態においても、実施形態１と同様に光半導体装置が形成され、同様に、１ｓｔダイシング後の割れロスが削減され、歩留りを向上させることが可能となる。
【００２４】
これら実施形態において、化合物半導体基板としてＧａＰ基板を用いたが、これに限定されるものではなく、ＧａＡｓ基板、ＬｉＡｌＯ２基板、サファイア基板等の化合物半導体基板を用いることが可能である。また、ＧａＰ基板においては、割れ結界面（へき界面）は（１００）面であるが、面方位はこれら結晶系により異なり、夫々割れ結界面と所定の角度を有していればよい。
【００２５】
この場合、５〜８５度の角度を有していることが必要である。５度未満或いは８５度を越えると、割れ結界面との角度が小さいため、１ｓｔダイシング後に応力が加わると、割れ結界面でへき開してしまう。より好ましくは、３０〜６０度である。
【００２６】
これら実施形態において形成される光半導体素子においては、その形状自体は従来のものと差異がないが、破壊試験（例えば、中心部に集中的に応力を加えて破壊させる）により形成される破断面が、素子のダイシング方向と所定の角度（５〜８５度）に形成されることにより差異を見出すことが可能である。  
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一態様における光半導体素子の断面図。
【図２】本発明の一態様における光半導体素子の上面図。
【図３】本発明の一態様における半導体素子のダイシングパターンを示す図。
【図４】本発明の一態様における半導体素子の製造工程を示す図。
【図５】本発明の一態様における半導体素子の製造工程を示す図。
【図６】本発明の一態様における半導体素子の評価方法を示す図。
【図７】本発明の一態様における半導体素子のダイシングパターンを示す図。
【図８】従来の半導体素子のダイシングパターンを示す図。
【符号の説明】
【００２８】
１、１１  ＧａＰ基板
２  素子領域
３  ｎ側電極部
４  ｐ側電極部
５  割れ結界面
６、１６  オリエンテーションフラット
７、１７  ダイシングパターン
８  検査テーブル端面
【図１】
2005142391.tif 000004
【図２】
2005142391.tif 000005
【図３】
2005142391.tif 000006
【図４】
2005142391.tif 000007
【図５】
2005142391.tif 000008
【図６】
2005142391.tif 000009
【図７】
2005142391.tif 000010
【図８】
2005142391.tif 000011