(57)【要約】      （修正有）【課題】  反りが抑えられた配線基板及び素子実装基板を提供する。【解決手段】  ガラス転移温度より低い温度領域における回路基材１７と枠部材１３との線膨張率α１の差を５ｐｐｍ未満とし、ガラス転移温度より高い温度領域における回路基材１７と枠部材１３との線膨張率α２の差を１０ｐｐｍ未満としたり、回路基材１７に、枠部材１３が貼り付けられた面の反対面から厚さ方向に切り込まれたスリット２６を形成したり、枠部材１３において回路基材１７との貼り合わせ面の反対面１３ａに、素子と電気的に接続されない反り抑制膜を形成したりしている。【選択図】        図１１
2005123493.tif 000002
【特許請求の範囲】
【請求項１】
転写体から転写された導体パターンが絶縁層の表面に形成された回路基材と、
素子実装用の空隙部を有する枠部材とが、前記空隙部に前記導体パターンを露出させて貼り合わされた配線基板であって、
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α１の差が５ｐｐｍ未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α２の差が１０ｐｐｍ未満である
ことを特徴とする配線基板。
【請求項２】
転写体から転写された導体パターンが絶縁層の表面に形成された回路基材と、
素子実装用の空隙部を有する枠部材とが、前記空隙部に前記導体パターンを露出させて貼り合わされた配線基板であって、
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成されている
ことを特徴とする配線基板。
【請求項３】
前記スリットは前記空隙部から外れた位置に形成されている
ことを特徴とする請求項２に記載の配線基板。
【請求項４】
転写体から転写された導体パターンが絶縁層の表面に形成された回路基材と、
素子実装用の空隙部を有する枠部材とが、前記空隙部に前記導体パターンを露出させて貼り合わされた配線基板であって、
前記枠部材において前記回路基材との貼り合わせ面の反対面に、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする配線基板。
【請求項５】
前記反り抑制膜は前記導体パターンと同材質である
ことを特徴とする請求項４に記載の配線基板。
【請求項６】
転写体から転写された導体パターンが絶縁層の表面に形成された回路基材と、
素子実装用の空隙部を有する枠部材とが、前記空隙部に前記導体パターンを露出させて貼り合わされた配線基板であって、
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α１の差が５ｐｐｍ未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α２の差が１０ｐｐｍ未満であり、
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成されている
ことを特徴とする配線基板。
【請求項７】
前記スリットは前記空隙部から外れた位置に形成されている
ことを特徴とする請求項６に記載の配線基板。
【請求項８】
転写体から転写された導体パターンが絶縁層の表面に形成された回路基材と、
素子実装用の空隙部を有する枠部材とが、前記空隙部に前記導体パターンを露出させて貼り合わされた配線基板であって、
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α１の差が５ｐｐｍ未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α２の差が１０ｐｐｍ未満であり、
前記枠部材において前記回路基材との貼り合わせ面の反対面には、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする配線基板。
【請求項９】
前記反り抑制膜は前記導体パターンと同材質である
ことを特徴とする請求項８に記載の配線基板。
【請求項１０】
転写体から転写された導体パターンが絶縁層の表面に形成された回路基材と、
素子実装用の空隙部を有する枠部材とが、前記空隙部に前記導体パターンを露出させて貼り合わされた配線基板であって、
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成され、
前記枠部材において前記回路基材との貼り合わせ面の反対面には、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする配線基板。
【請求項１１】
前記スリットは前記空隙部から外れた位置に形成されている
ことを特徴とする請求項１０に記載の配線基板。
【請求項１２】
前記反り抑制膜は前記導体パターンと同材質である
ことを特徴とする請求項１０に記載の配線基板。
【請求項１３】
転写体から転写された導体パターンが絶縁層の表面に形成された回路基材と、
素子実装用の空隙部を有する枠部材とが、前記空隙部に前記導体パターンを露出させて貼り合わされた配線基板であって、
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α１の差が５ｐｐｍ未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α２の差が１０ｐｐｍ未満であり、
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成され、
前記枠部材において前記回路基材との貼り合わせ面の反対面には、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする配線基板。
【請求項１４】
前記スリットは前記空隙部から外れた位置に形成されている
ことを特徴とする請求項１３に記載の配線基板。
【請求項１５】
前記反り抑制膜は前記導体パターンと同材質である
ことを特徴とする請求項１３に記載の配線基板。
【請求項１６】
転写体から転写された導体パターンが絶縁層の表面に形成された回路基材と、空隙部を有する枠部材とが貼り合わされ、前記空隙部に前記導体パターンと電気的に接続されて素子が実装されている素子実装基板であって、
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α１の差が５ｐｐｍ未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α２の差が１０ｐｐｍ未満である
ことを特徴とする素子実装基板。
【請求項１７】
転写体から転写された導体パターンが絶縁層の表面に形成された回路基材と、空隙部を有する枠部材とが貼り合わされ、前記空隙部に前記導体パターンと電気的に接続されて素子が実装されている素子実装基板であって、
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成されている
ことを特徴とする素子実装基板。
【請求項１８】
前記スリットは前記空隙部から外れた位置に形成されている
ことを特徴とする請求項１７に記載の素子実装基板。
【請求項１９】
転写体から転写された導体パターンが絶縁層の表面に形成された回路基材と、空隙部を有する枠部材とが貼り合わされ、前記空隙部に前記導体パターンと電気的に接続されて素子が実装されている素子実装基板であって、
前記枠部材において前記回路基材との貼り合わせ面の反対面に、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする素子実装基板。
【請求項２０】
前記反り抑制膜は前記導体パターンと同材質である
ことを特徴とする請求項１９に記載の素子実装基板。
【請求項２１】
転写体から転写された導体パターンが絶縁層の表面に形成された回路基材と、空隙部を有する枠部材とが貼り合わされ、前記空隙部に前記導体パターンと電気的に接続されて素子が実装されている素子実装基板であって、
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α１の差が５ｐｐｍ未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α２の差が１０ｐｐｍ未満であり、
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成されている
ことを特徴とする素子実装基板。
【請求項２２】
前記スリットは前記空隙部から外れた位置に形成されている
ことを特徴とする請求項２１に記載の素子実装基板。
【請求項２３】
転写体から転写された導体パターンが絶縁層の表面に形成された回路基材と、空隙部を有する枠部材とが貼り合わされ、前記空隙部に前記導体パターンと電気的に接続されて素子が実装されている素子実装基板であって、
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α１の差が５ｐｐｍ未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α２の差が１０ｐｐｍ未満であり、
前記枠部材において前記回路基材との貼り合わせ面の反対面には、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする素子実装基板。
【請求項２４】
前記反り抑制膜は前記導体パターンと同材質である
ことを特徴とする請求項２３に記載の素子実装基板。
【請求項２５】
転写体から転写された導体パターンが絶縁層の表面に形成された回路基材と、空隙部を有する枠部材とが貼り合わされ、前記空隙部に前記導体パターンと電気的に接続されて素子が実装されている素子実装基板であって、
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成され、
前記枠部材において前記回路基材との貼り合わせ面の反対面には、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする素子実装基板。
【請求項２６】
前記スリットは前記空隙部から外れた位置に形成されている
ことを特徴とする請求項２５に記載の素子実装基板。
【請求項２７】
前記反り抑制膜は前記導体パターンと同材質である
ことを特徴とする請求項２５に記載の素子実装基板。
【請求項２８】
転写体から転写された導体パターンが絶縁層の表面に形成された回路基材と、空隙部を有する枠部材とが貼り合わされ、前記空隙部に前記導体パターンと電気的に接続されて素子が実装されている素子実装基板であって、
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α１の差が５ｐｐｍ未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α２の差が１０ｐｐｍ未満であり、
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成され、
前記枠部材において前記回路基材との貼り合わせ面の反対面には、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする素子実装基板。
【請求項２９】
前記スリットは前記空隙部から外れた位置に形成されている
ことを特徴とする請求項２８に記載の素子実装基板。
【請求項３０】
前記反り抑制膜は前記導体パターンと同材質である
ことを特徴とする請求項２８に記載の素子実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、転写法によって形成された導体パターンを有する配線基板及びその配線基板に素子が実装された素子実装基板に関し、更に詳しくは、加熱を受ける工程に起因する反りを抑制するようにした配線基板及び素子実装基板に関する。
【背景技術】
【０００２】
近年、携帯電話機やＰＤＡ（Personal Digital Assistant）、ノートブック型コンピュータ等の電子機器の小型化、高機能化に伴い、これらを構成する電子部品の高密度実装化が不可欠となっている。電子部品の高密度実装化は、従来より、電子部品の小型化による部品端子のファインピッチ化や、電子部品が実装される配線基板上の導体パターンの微細化等によって進められてきた。
【０００３】
配線基板にファインピッチな導体パターンを形成する方法として、従来より、転写法が知られている。この転写法による製造プロセスは、主として、転写体の一表面に導体パターンを形成する工程と、その導体パターンを転写体ごと絶縁層へ貼り合わせる工程と、転写体を分離して導体パターンを絶縁層に転写する工程とを有している。この種の従来技術として、例えば特許文献１がある。
【特許文献１】特開平１０−１０７４４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
転写法を用いることの利点として配線基板の厚さを薄くできる点がある。しかし、配線基板が薄くなると各工程で受ける熱の影響で反りが生じやすくなってしまう。例えば、そのような配線基板を半導体チップのインターポーザ基板として用いた場合に反りが生じてしまうとマザーボードへの実装が困難になる。また、素子の実装前であって分割される前のシート状の状態のときに反りが生じると、その配線基板への素子のフリップチップ実装がやはり困難になってしまう。
【０００５】
本発明は上述の問題に鑑みてなされ、その目的とするところは、反りが抑えられた配線基板及び素子実装基板を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の配線基板は、互いに貼り合わせられる回路基材と枠部材において、ガラス転移温度より低い温度領域における回路基材と枠部材との線膨張率α１の差が５ｐｐｍ未満であり、ガラス転移温度より高い温度領域における回路基材と枠部材との線膨張率α２の差が１０ｐｐｍ未満であることを特徴としている。
【０００７】
また、本発明の素子実装基板は、上記配線基板に素子が実装されていることを特徴としている。素子は枠部材の空隙部に露出された導体パターンに電気的に接続されて回路基材上に実装されている。
【０００８】
なお、本発明にて回路基材の線膨張率とは、導体パターンと共に回路基材を構成しその導体パターンの支持体として機能する絶縁層の線膨張率を意味する。回路基材の絶縁層と枠部材とはそれぞれ絶縁性を有する材料からなり、例えば樹脂やセラミックなどを用いることができる。
【０００９】
このような構成とすることにより、回路基材と枠部材との線膨張率の差に起因する反りを抑制できる。上記条件を満たすべく最も簡単な構成は、回路基材と枠部材を同材料とすることである。
【００１０】
また、本発明の配線基板は、互いに貼り合わせられる回路基材と枠部材において、回路基材には、枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成されていることを特徴としている。
【００１１】
また、本発明の素子実装基板は、上記配線基板に素子が実装されていることを特徴としている。素子は枠部材の空隙部に露出された導体パターンに電気的に接続されて回路基材上に実装されている。
【００１２】
スリットは、厳密には回路基材の絶縁層に形成されている。回路基材の絶縁層と枠部材とはそれぞれ絶縁性を有する材料からなり、例えば樹脂やセラミックなどを用いることができる。
【００１３】
上記スリットによって、加熱を受けた際に、回路基材の絶縁層の自由な熱膨張が拘束されるのを抑制して熱応力を緩和し、この結果、配線基板、あるいは素子実装基板の反りを抑制できる。
【００１４】
また、スリットを、素子が配置される空隙部から外れた位置に形成すれば、素子実装箇所の強度低下を防げる。特に、シート状の配線基板に複数個の素子が実装され、その配線基板を素子１個単位あるいは複数個単位で分割する際の分割位置にスリットを形成すれば、分割後の最終的な製品はスリットを有さず、その製品の強度低下をきたすことがない。
【００１５】
また、本発明の配線基板は、枠部材において回路基材との貼り合わせ面の反対面に、素子と電気的に接続されない反り抑制膜が形成されていることを特徴としている。
【００１６】
また、本発明の素子実装基板は、上記配線基板に素子が実装されていることを特徴としている。素子は枠部材の空隙部に露出された導体パターンに電気的に接続されて回路基材上に実装されている。
【００１７】
上記反り抑制膜によって、加熱を受けた際に枠部材の熱膨張を抑制することができ、この結果、配線基板、あるいは素子実装基板の反りを抑制することができる。
【００１８】
反り抑制膜として、絶縁樹脂などからなる枠部材よりも線膨張率が小さい材料、例えば金属膜、セラミック膜などを用いることで、その反り抑制膜が枠部材の線膨張を拘束して反りを抑えることができる。特に、反り抑制膜を、回路基材に形成された導体パターンと同材質とすれば、導体パターン形成と同設備を使用した同工程にて形成でき、余計なコストや工程がかからず、更に反り抑制膜と導体パターンが同材質であることは両者の線膨張率も同じであり、よって、両者の線膨張率の差に起因する配線基板あるいは素子実装基板の反りを抑制できる。
【００１９】
本発明の配線基板は、互いに貼り合わせられる回路基材と枠部材において、ガラス転移温度より低い温度領域における回路基材と枠部材との線膨張率α１の差が５ｐｐｍ未満であり、ガラス転移温度より高い温度領域における回路基材と枠部材との線膨張率α２の差が１０ｐｐｍ未満であり、更に、回路基材には、枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成されていることを特徴としている。
【００２０】
また、本発明の素子実装基板は、上記配線基板に素子が実装されていることを特徴としている。素子は枠部材の空隙部に露出された導体パターンに電気的に接続されて回路基材上に実装されている。
【００２１】
このような構成とすることにより、回路基材と枠部材との線膨張率の差に起因する反りを抑制でき、なおかつ、回路基材に形成したスリットによって、加熱を受けた際に、回路基材の絶縁層の自由な熱膨張が拘束されるのを抑制して熱応力を緩和できる。この結果、配線基板、あるいは素子実装基板の反りを抑制できる。
【００２２】
上記線膨張率の条件を満たすべく最も簡単な構成は、回路基材と枠部材を同材料とすることである。なお、回路基材の線膨張率とは、導体パターンと共に回路基材を構成しその導体パターンの支持体として機能する絶縁層の線膨張率を意味する。回路基材の絶縁層と枠部材とはそれぞれ絶縁性を有する材料からなり、例えば樹脂やセラミックなどを用いることができる。
【００２３】
スリットは、厳密には回路基材の絶縁層に形成されている。また、スリットを、素子が配置される空隙部から外れた位置に形成すれば、素子実装箇所の強度低下を防げる。特に、シート状の配線基板に複数個の素子が実装され、その配線基板を素子１個単位あるいは複数個単位で分割する際の分割位置にスリットを形成すれば、分割後の最終的な製品はスリットを有さず、その製品の強度低下をきたすことがない。
【００２４】
本発明の配線基板は、互いに貼り合わせられる回路基材と枠部材において、ガラス転移温度より低い温度領域における回路基材と枠部材との線膨張率α１の差が５ｐｐｍ未満であり、ガラス転移温度より高い温度領域における回路基材と枠部材との線膨張率α２の差が１０ｐｐｍ未満であり、更に枠部材において回路基材との貼り合わせ面の反対面に、素子と電気的に接続されない反り抑制膜が形成されていることを特徴としている。
【００２５】
また、本発明の素子実装基板は、上記配線基板に素子が実装されていることを特徴としている。素子は枠部材の空隙部に露出された導体パターンに電気的に接続されて回路基材上に実装されている。
【００２６】
このような構成とすることにより、回路基材と枠部材との線膨張率の差に起因する反りを抑制でき、なおかつ、反り抑制膜によって、加熱を受けた際に枠部材の熱膨張を抑制することができる。この結果、配線基板、あるいは素子実装基板の反りを抑制することができる。
【００２７】
上記線膨張率の条件を満たすべく最も簡単な構成は、回路基材と枠部材を同材料とすることである。なお、回路基材の線膨張率とは、導体パターンと共に回路基材を構成しその導体パターンの支持体として機能する絶縁層の線膨張率を意味する。回路基材の絶縁層と枠部材とはそれぞれ絶縁性を有する材料からなり、例えば樹脂やセラミックなどを用いることができる。
【００２８】
反り抑制膜として、絶縁樹脂などからなる枠部材よりも線膨張率が小さい材料、例えば金属膜、セラミック膜などを用いることで、その反り抑制膜が枠部材の線膨張を拘束して反りを抑えることができる。特に、反り抑制膜を、回路基材に形成された導体パターンと同材質とすれば、導体パターン形成と同設備を使用した同工程にて形成でき、余計なコストや工程がかからず、更に反り抑制膜と導体パターンが同材質であることは両者の線膨張率も同じであり、よって、両者の線膨張率の差に起因する配線基板あるいは素子実装基板の反りを抑制できる。
【００２９】
また、本発明の配線基板は、互いに貼り合わせられる回路基材と枠部材において、回路基材には、枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成され、更に枠部材において回路基材との貼り合わせ面の反対面には、素子と電気的に接続されない反り抑制膜が形成されていることを特徴としている。
【００３０】
また、本発明の素子実装基板は、上記配線基板に素子が実装されていることを特徴としている。素子は枠部材の空隙部に露出された導体パターンに電気的に接続されて回路基材上に実装されている。
【００３１】
加熱を受けた際には、上記スリットによって、回路基材の絶縁層の自由な熱膨張が拘束されるのを抑制して熱応力を緩和でき、なおかつ、上記反り抑制膜によって、枠部材の熱膨張を抑制することができる。この結果、配線基板、あるいは素子実装基板の反りを抑制することができる。
【００３２】
スリットは、厳密には回路基材の絶縁層に形成されている。回路基材の絶縁層と枠部材とはそれぞれ絶縁性を有する材料からなり、例えば樹脂やセラミックなどを用いることができる。
【００３３】
また、スリットを、素子が配置される空隙部から外れた位置に形成すれば、素子実装箇所の強度低下を防げる。特に、シート状の配線基板に複数個の素子が実装され、その配線基板を素子１個単位あるいは複数個単位で分割する際の分割位置にスリットを形成すれば、分割後の最終的な製品はスリットを有さず、その製品の強度低下をきたすことがない。
【００３４】
反り抑制膜として、絶縁樹脂などからなる枠部材よりも線膨張率が小さい材料、例えば金属膜、セラミック膜などを用いることで、その反り抑制膜が枠部材の線膨張を拘束して反りを抑えることができる。特に、反り抑制膜を、回路基材に形成された導体パターンと同材質とすれば、導体パターン形成と同設備を使用した同工程にて形成でき、余計なコストや工程がかからず、更に反り抑制膜と導体パターンが同材質であることは両者の線膨張率も同じであり、よって、両者の線膨張率の差に起因する配線基板あるいは素子実装基板の反りを抑制できる。
【００３５】
本発明の配線基板は、互いに貼り合わせられる回路基材と枠部材において、ガラス転移温度より低い温度領域における回路基材と枠部材との線膨張率α１の差が５ｐｐｍ未満であり、ガラス転移温度より高い温度領域における回路基材と枠部材との線膨張率α２の差が１０ｐｐｍ未満であり、更に、回路基材には、枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成され、更に、枠部材において回路基材との貼り合わせ面の反対面に、素子と電気的に接続されない反り抑制膜が形成されていることを特徴としている。
【００３６】
また、本発明の素子実装基板は、上記配線基板に素子が実装されていることを特徴としている。素子は枠部材の空隙部に露出された導体パターンに電気的に接続されて回路基材上に実装されている。
【００３７】
このような構成とすることにより、回路基材と枠部材との線膨張率の差に起因する反りを抑制でき、なおかつ、回路基材に形成したスリットによって、加熱を受けた際に、回路基材の絶縁層の自由な熱膨張が拘束されるのを抑制して熱応力を緩和でき、なおかつ、反り抑制膜によって、加熱を受けた際に枠部材の熱膨張を抑制することができる。この結果、配線基板、あるいは素子実装基板の反りを抑制できる。
【００３８】
上記線膨張率の条件を満たすべく最も簡単な構成は、回路基材と枠部材を同材料とすることである。なお、回路基材の線膨張率とは、導体パターンと共に回路基材を構成しその導体パターンの支持体として機能する絶縁層の線膨張率を意味する。回路基材の絶縁層と枠部材とはそれぞれ絶縁性を有する材料からなり、例えば樹脂やセラミックなどを用いることができる。
【００３９】
スリットは、厳密には回路基材の絶縁層に形成されている。また、スリットを、素子が配置される空隙部から外れた位置に形成すれば、素子実装箇所の強度低下を防げる。特に、シート状の配線基板に複数個の素子が実装され、その配線基板を素子１個単位あるいは複数個単位で分割する際の分割位置にスリットを形成すれば、分割後の最終的な製品はスリットを有さず、その製品の強度低下をきたすことがない。
【００４０】
反り抑制膜として、絶縁樹脂などからなる枠部材よりも線膨張率が小さい材料、例えば金属膜、セラミック膜などを用いることで、その反り抑制膜が枠部材の線膨張を拘束して反りを抑えることができる。特に、反り抑制膜を、回路基材に形成された導体パターンと同材質とすれば、導体パターン形成と同設備を使用した同工程にて形成でき、余計なコストや工程がかからず、更に反り抑制膜と導体パターンが同材質であることは両者の線膨張率も同じであり、よって、両者の線膨張率の差に起因する配線基板あるいは素子実装基板の反りを抑制できる。
【発明の効果】
【００４１】
本発明の配線基板によれば、回路基材と枠部材との線膨張率の差をガラス転移温度より低い温度領域では５ｐｐｍ未満、ガラス転移温度より高い温度領域では１０ｐｐｍ未満とすること、あるいは、回路基材に、枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットを形成すること、あるいは、枠部材において回路基材との貼り合わせ面の反対面に、素子と電気的に接続されない反り抑制膜を形成すること、あるいはそれらを２つ以上組み合わせることによる相乗効果によって、配線基板の反りを抑制することができる。この結果、この配線基板への素子の実装を高精度で行え、また不良品の発生を少なくして歩留まりも向上できる。
【００４２】
本発明の素子実装基板によれば、回路基材と枠部材との線膨張率の差をガラス転移温度より低い温度領域では５ｐｐｍ未満、ガラス転移温度より高い温度領域では１０ｐｐｍ未満とすること、あるいは、回路基材に、枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットを形成すること、あるいは、枠部材において回路基材との貼り合わせ面の反対面に、素子と電気的に接続されない反り抑制膜を形成すること、あるいはそれらを２つ以上組み合わせることによる相乗効果によって、素子実装基板の反りを抑制することができる。この結果、不良品の発生を少なくして歩留まりを向上でき、またこの素子実装基板を他の配線基板（マザーボード）などへ支障なく実装できる。
【発明を実施するための最良の形態】
【００４３】
［第１の実施形態］
本実施形態に係る配線基板及び素子実装基板は図１〜図８に示されるようにして得られる。
【００４４】
（図１Ａの工程）
例えば厚さ１４０μｍほどの銅箔２の一表面に剥離層３を形成して転写体１を作製する。剥離層３は、例えば厚さ０．０１μｍほどのＣｒ層と、厚さ０．１５μｍほどの（Ｎｉ−Ｃｏ）層の２層の金属層から構成される。Ｃｒ層は銅箔２を給電体とした電気めっき法にて銅箔２の表面上に析出され、（Ｎｉ−Ｃｏ）層は同じく銅箔２を給電体とした電気めっき法にてＣｒ層の表面上に析出される。
【００４５】
Ｃｒ層と（Ｎｉ−Ｃｏ）層は、例えば３５０℃ほどの温度でも金属接合しない特性を有し、したがって後工程で熱プレスを受けても簡単に剥離させることができる。この場合、Ｃｒ層と（Ｎｉ−Ｃｏ）層との境界で剥離可能である。
【００４６】
また、剥離層３としては上記構成以外にも、例えばＣｒ層の１層構造、Ｎｉ層の１層構造、Ｃｒ層と（Ｎｉ−Ｃｒ）層との２層構造、Ｃｒ層とＮｉ層との２層構造などとしてもよい。
【００４７】
（図１Ｂの工程）
以上のように構成される転写体１に、後工程で絶縁層に転写されるべき導体パターン４を形成する。具体的には、先ず、剥離層３の表面に所望の形状にパターニングされためっきレジスト（図示せず）を形成する。
【００４８】
次いで、転写体１を銅の電解浴中に浸漬してカソード電極に接続し、銅の電気めっき膜を析出させる。その後めっきレジストを除去して銅材料からなる導体パターン４が得られる。
【００４９】
一般に、ウェットエッチング法によって導体膜の不要部分を除去してパターニングする方法（サブトラクティブ法）に比べて、電気めっき法によって必要な部分にのみ導体膜を析出させて導体パターンを形成する方法（アディティブ法）の方が微細なパターンを形成することができるので、本実施の形態によれば、ラインアンドスペースが例えば１０μｍ／１０μｍといった微細な導体パターン４を高精度に形成することができる。
【００５０】
また、転写体１の全厚のほとんどを占める銅箔２は熱による寸法変化が小さく、よって、以下に続く工程中における導体パターン４の寸法変化を抑制して微細な導体パターン４の寸法精度を安定して保つことができる。
【００５１】
（図２Ｃ、Ｄの工程）
上記転写体１に形成された導体パターン４を絶縁層５に転写する工程である。この工程に際しては、転写体１に加えて剥離体６も用いる。
【００５２】
剥離体６は、銅箔７の一表面に、例えばＣｒ層と（Ｎｉ−Ｃｏ）層の２層の金属層からなる剥離層８を形成して構成される。この剥離体６には導体パターンは形成されていない。
【００５３】
絶縁層５は、例えばガラスクロスにワニス状のエポキシ樹脂を含浸させてＢステージの半硬化状態としたフィルム状のプリプレグである。
【００５４】
この絶縁層５の一表面に上記導体パターン４を密着させ、更に他表面には剥離体６の剥離層８を密着させて、転写体１、絶縁層５及び剥離体６を図示しない熱プレス装置の熱板間で加熱させながら狭圧する（図２Ｄ）。
【００５５】
これによって、絶縁層５を数μｍ〜数十μｍの薄さにすることができ、しかも面方向にわたってその厚さを均一とすることができる。また、導体パターン４間の間隙が微小であっても隙間なく絶縁層５をその間隙に確実に充填させることができる。更に、導体パターン４は絶縁層５の表面に埋め込まれ、導体パターン４と絶縁層５双方の表面が面一にされた凹凸のない平坦な表面が得られる。このことは素子の実装精度の向上に寄与する。
【００５６】
また、絶縁層５の材質に応じて加圧圧力と加熱温度を制御することで、絶縁層５の厚さを調整して例えば特性インピーダンスなどの電気的特性を制御することができる。
【００５７】
また、絶縁層５はその両表面全体が、金属である転写体１、剥離体６で密着された状態でこれら転写体１、剥離体６からの伝熱によって加熱される。したがって、絶縁層５をその面方向に関して偏りなく加熱させることができ、よって面方向に関して均一に樹脂の熱硬化を進ませて反りの発生を抑制できる。
【００５８】
絶縁層５としては、上述した剥離層３を構成するＣｒ層と（Ｎｉ−Ｃｏ）層とが金属接合しない３５０℃ぐらいの温度までの加熱で変形や変質しない材料を用いることができる。
【００５９】
例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ビスマレイミド・トリアジン樹脂などの熱硬化性樹脂を用いることができる。熱硬化性樹脂の場合には、絶縁層５を熱硬化温度よりも低い温度で軟化させて所望の厚さにしたり導体パターン４との密着力を高めたりした後、更なる高温加熱によって完全に硬化させる。
【００６０】
あるいは、熱硬化性樹脂に限らず、液晶ポリマー、ポリエーテルエーテルケトン、ポリエーテルイミドなどの熱可塑性樹脂を用いてもよい。この場合には、絶縁層５を加熱軟化させた後高温加熱を行わなくても常温で硬化させることができる。
【００６１】
また、絶縁層５と特性の異なる他の絶縁層が積層されているとその絶縁層を変形させたり変質させたりしてしまうおそれがあるが、本実施形態では熱プレスを行うべき積層体は絶縁層５以外は金属であるのでそのようなことはない。
【００６２】
（図３Ｅの工程）
上記熱プレス工程にて絶縁層５が完全硬化状態とされると、剥離体６が絶縁層５から剥離される。具体的には剥離層８におけるＣｒ層と（Ｎｉ−Ｃｏ）層との境界面で剥離される。例えば、その境界面に切れ込みを入れて剥離する。上記熱プレスは、Ｃｒ層と（Ｎｉ−Ｃｏ）層とが金属接合しない温度にて行われるため、上記工程の熱ストレスを受けてもＣｒ層と（Ｎｉ−Ｃｏ）層は簡単に剥離可能である。
【００６３】
（図３Ｆの工程）
上記剥離工程にて、絶縁層５の他表面には、２層構造の剥離層８のうちの１層（Ｎｉ−Ｃｏ）層８ａが残る。この（Ｎｉ−Ｃｏ）層８ａに図示しないレジストパターンを形成した後、そのレジストパターンをマスクとしてウェットエッチングにて選択的に開口９を形成する。
【００６４】
（図４Ｇの工程）
上記開口９が形成された（Ｎｉ−Ｃｏ）層８ａをマスクとして、開口９に臨む絶縁層５の部分を例えばレーザエッチングする。これにより、導体パターン４に達する層間接続孔１０が絶縁層５に形成される。なお、レーザエッチングに限らず、ウェットエッチングやドライエッチング、あるいはドリル加工にて層間接続孔１０を形成してもよい。
【００６５】
このように、剥離体６の剥離時に絶縁層５に残された剥離層の一部をそのまま層間接続孔形成用のマスクとして用いることで、別途レーザエッチング用のマスクを形成する工程を省け、工程の簡略化及びコスト低減が図れる。
【００６６】
（図４Ｈの工程）
転写体１を給電体として銅の電解浴中にて電気めっきを行い、銅材料にて、層間接続孔１０を埋めると共に絶縁層５の他表面側にパネルめっき膜１１を形成する。
【００６７】
（図５Ｉの工程）
めっき膜１１に図示しないレジストパターンを形成した後、そのレジストパターンをマスクとしたウェットエッチングにて（Ｎｉ−Ｃｏ）層８ａ及びめっき膜１１のパターニングを行い、導体パターン１２を形成する。
【００６８】
（図５Ｊの工程）
次いで、転写体１が絶縁層５から剥離され、導体パターン４が絶縁層５に転写される。具体的には剥離層３におけるＣｒ層と（Ｎｉ−Ｃｏ）層との境界面で剥離される。例えば、その境界面に切れ込みを入れて剥離する。上述した熱プレスは、Ｃｒ層と（Ｎｉ−Ｃｏ）層とが金属接合しない温度にて行われるため、上記工程の熱ストレスを受けてもＣｒ層と（Ｎｉ−Ｃｏ）層は簡単に剥離可能である。
【００６９】
（図５Ｋの工程）
上記転写体１の剥離工程にて、絶縁層５の表面には、２層構造の剥離層３のうちの１層（（Ｎｉ−Ｃｏ）層３ａ）が残るが、この（Ｎｉ−Ｃｏ）層３ａを、銅材料でなる導体パターン４は溶解させないエッチング液を用いたウェットエッチングにて除去して導体パターン４の表面を露出させる。
【００７０】
これにより、絶縁層５の一表面に転写体１から転写されたファインピッチな導体パターン４が絶縁層５に対して凹凸なく平坦に形成され、更に絶縁層５の他表面に層間接続孔１０を充填する導電材を介して導体パターン４と電気的に接続された導体パターン１２が形成された回路基材１７が得られる。
【００７１】
この回路基材１７は、上述した導体パターン４の転写時の熱プレスにて、面方向にわたって均一な厚さでもって薄型化されており、しかも反りの発生も抑えられている。また、導体パターン４の転写と絶縁層５の均一薄型化とを同一工程で行うので工程数の増加はきたさず、また上記した一連の工程は既存の設備を用いて行うことができるので、新たな設備の準備に係るコスト上昇も抑えることができる。
【００７２】
また、絶縁層５に導体パターン４を貼り付けた後にその導体パターン４と接続する層間接続孔１０を形成するので、導体パターン４の貼り付け時には絶縁層５との高精度な位置合わせは不要である。導体パターン４が微細であってもレーザエッチングにて高精度に層間接続を行える。
【００７３】
（図６Ｌ、Ｍの工程）
上記回路基材１７に、例えば樹脂やセラミックなどからなる絶縁性の枠部材１３を熱圧着して配線基板２４を得る。枠部材１３の一表面には絶縁性で且つ流動性の小さい接着層１４が形成されている。更に、枠部材１３には厚さ方向を貫く空隙部１５が形成されている。この空隙部１５の平面寸法は、回路基材１７の導体パターン４ａに実装すべき素子の平面寸法よりわずかに大きい。
【００７４】
（図７Ｎの工程）
回路基材１７に形成された導体パターン４のうち、空隙部１５には素子との接合部となる導体パターン４ａが露出され、その導体パターン４ａ上に、ぬれ性を高めて接合性を良くするための錫、ニッケル、金、銀、はんだなどの接合材１６が形成される。
【００７５】
（図７Ｏの工程）
例えば半導体ベアチップである素子２０を空隙部１５内に位置させて回路基材１７に実装する。素子２０はその導電性バンプ２０ａが接合材１６を介して導体パターン４ａと電気的に接続される。素子２０の実装後、空隙部１５にアンダーフィル樹脂２１が供給され素子２０と回路基材１７との接合部の保護が図られる。
【００７６】
（図８の工程）
回路基材１７の他表面側で露出している導体パターン１２に、外部接続端子として機能する導電性バンプ２２（はんだボール、金属めっきバンプ、金属スタッドバンプなど）を接合させて素子実装基板２３が得られる。以上のような方法によって、厚さが５００μｍ以下の非常に薄い素子実装基板２３を得ることができる。
【００７７】
また、素子２０の周囲を囲むようにして存在する枠部材１３によって、素子実装基板２３の反りなどが抑制されると共にハンドリング性を向上させて、導電性バンプ２２を介しての他の配線基板（マザーボード）などへの実装工程の作業性を向上させることができる。
【００７８】
なお、図１〜図７では１つの空隙部１５と、１つの素子２０しか示されていないが、実際には、図９（Ａは配線基板２４の平面図、Ｂはその側面図を示す）に示すように１枚の枠部材１３には複数の空隙部１５が形成され、その枠部材１３が回路基材１７と貼り合わされた後、図１０に示すようにそれぞれの空隙部１５に素子２０が実装される。そして、図１０において１点鎖線で示す分割線にて分割されて、図８に示す素子実装基板２３が得られる。もちろん、分割の単位は１個の素子２０ごとに限らず、複数個の素子２０ごとであってもよい。
【００７９】
また、本実施形態では、回路基材１７の絶縁層５と枠部材１３とを同材質としている。例えば、日立化成工業社製の材料MCL-E-679FGを、上記絶縁層５と枠部材１３として用いている。
【００８０】
互いに貼り合わされる回路基材１７の絶縁層５と枠部材１３との材質を同じにすることで、これら両者の線膨張率を同じにでき、上記加熱を伴う工程の際に生じる配線基板２４、あるいはそれに素子２０が実装された素子実装基板２３の反りを抑制することができる。
【００８１】
例えば、図９に示される回路基材１７と枠部材１３との貼り合わせ後であって分割が行われていない状態（段階その１とする）では、枠部材１３を上に、回路基材１７を下にして設置面上に置いた状態で図１８に示すような上に凸となる反りが生じやすい。
【００８２】
また、各空隙部１５への各素子２０の実装後、図１０に示される１点鎖線にて分割された後の状態（段階その２とする）では、素子２０を上に、回路基材１７を下にして設置面上に置いた状態で図１９に示すような上に凸となる反りが生じやすい。
【００８３】
また、分割されて例えば１個の素子２０ごとに個片化された後の各素子実装基板２３が、マザーボードなどの他の配線基板にはんだなどで実装される際の熱リフローを受ける（段階その３とする）と、素子２０を上に、回路基材１７を下にして設置面上に置いた状態で図２０に示すような下に凸となる反りが生じやすい。
【００８４】
本実施形態では、上述したように、回路基材１７の絶縁層５と枠部材１３とを同材質としてそれらの線膨張率を同じにしているため、上記各段階での反り量を製造に際して障害とならない程度、あるいは製品として問題とならない程度に抑えることができた。
【００８５】
例えば、日立化成工業社製の材料MCL-E-679FGの線膨張率は、ガラス転移温度より低い温度領域における線膨張率α１は１６ｐｐｍ（ｘｙ）であり、ガラス転移温度より高い温度領域における線膨張率α２は３〜５ｐｐｍ（ｘ）、５〜７（ｙ）である。（ｘ）は２次元におけるある一方向に関しての線膨張率であることを表し、（ｙ）は（ｘ）の方向に直交する方向に関しての線膨張率であることを表す。（ｘｙ）は（ｘ）＝（ｙ）を表す。
【００８６】
なお、上記回路基材１７の絶縁層５と枠部材１３との線膨張率を同じとしなくても、発明者らの行った試験によれば、ガラス転移温度より低い温度領域におけるそれら両者の線膨張率α１の差が５ｐｐｍ未満であり、ガラス転移温度より高い温度領域におけるそれら両者の線膨張率α２の差が１０ｐｐｍ未満であれば、製造に際して障害とならない程度、あるいは製品として問題とならない程度に反り量を抑えられることが確認できた。
【００８７】
［第２の実施形態］
次に、本発明の第２の実施形態について説明する。なお、上記第１の実施形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【００８８】
図１１は本実施形態に係る配線基板の側面図を、図１２はその要部の拡大断面図を示す。本実施形態においても、上記第１の実施形態と同様な工程にて配線基板２４及び素子実装基板２３が得られるが、更に本実施形態では、回路基材１７の絶縁層５に、枠部材１３が貼り付けられた面の反対面から厚さ方向に切り込まれたスリット２６が形成されている。
【００８９】
スリット２６は、例えばブレードなどの切断具あるいはレーザなどで、枠部材１３には達しない深さまで形成されている。スリット２６を枠部材１３に達しない深さ（例えば回路基材１７の半分〜４／５ほど）にとどめれば、そのスリット２６を原因とした強度低下を抑制できる。また、スリット２６は、図１０において１点鎖線で示される分割線に沿って形成されている。あるいは、直交する上記分割線のうちどちらか一方向の分割線にのみ沿って形成してもよい。
【００９０】
このようなスリット２６を形成することで、上述した加熱を伴う工程の際に配線基板２４、あるいは素子実装基板２３の自由な熱膨張が拘束されるのを抑制して熱応力を緩和し、この結果、配線基板２４、あるいは素子実装基板２３の反りを抑制することができる。
【００９１】
また、スリット２６は素子２０が配置される空隙部１５から外れた領域である分割線に沿って形成しているので、分割された最終的な製品の状態では残らず、スリット２６によってその製品が強度低下をきたすことはない。
【００９２】
なお、スリット２６を空隙部１５の下に対応する位置に形成しても反り抑制効果は得られる。
【００９３】
［第３の実施形態］
次に、本発明の第３の実施形態について説明する。なお、上記第１の実施形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【００９４】
図１３は、本実施形態に係る配線基板２４の平面図を示す。本実施形態においても、上記第１の実施形態と同様な工程にて配線基板２４及び素子実装基板２３が得られるが、更に本実施形態では、枠部材１３において回路基材１７との貼り合わせ面の反対面１３ａ（図６も参照）に、反り抑制膜２７が形成されている。
【００９５】
反り抑制膜２７は、枠部材１３の外縁部にベタパターンで枠状に形成されている。反り抑制膜２７は、導体パターン４と同じ銅材料からなり、例えばパターンめっき、あるいはパネルめっき後やベタ状銅箔の張り付け後に不要な部分を選択的にエッチングすることで形成される。また、反り抑制膜２７は回路基材１７に形成された導体パターン４、１２とは物理的にも電気的にも接続されていない。
【００９６】
このように熱膨張しずらい銅材料から反り抑制膜２７を形成することで、上述した加熱を伴う工程の際に配線基板２４、あるいは素子実装基板２３の熱膨張を抑制することができ、この結果、配線基板２４、あるいは素子実装基板２３の反りを抑制することができる。
【００９７】
また、反り抑制膜２７はひとつながりではなく、所々に（例えば１辺あたり２本の）切れ目２７ａが形成されているので反り抑制膜２７の熱応力を緩和でき、これによって、配線基板２４、あるいは素子実装基板２３をより反りにくくすることができる。
【００９８】
反り抑制膜はベタパターンに限らず、図１４に示すようなメッシュパターンの反り抑制膜２８としてもよい。この反り抑制膜２８にも熱応力緩和用の切れ目２８ａが形成されている。
【００９９】
また、図１５に示すように、各空隙部１５の縁まわりを囲むように反り抑制膜２９を形成してもよい。この図１５に示す反り抑制膜２９と、上記図１３に示す反り抑制膜２７とが組み合わされると、枠部材１３の表面はほぼ全領域が反り抑制膜２７、２９で覆われる。
【０１００】
あるいは、図１６に示すように、各空隙部１５の縁まわりにおいて４隅にのみ反り抑制膜３０を形成してもよい。上記図１５に示す反り抑制膜２９の面積を「１００」とすると、この図１６に示す反り抑制膜３０の面積は例えば「３０」である。
【０１０１】
更には、図１７に示すように、図１６に示す４隅の反り抑制膜３０の間に反り抑制膜３１を形成してもよい。上記図１５に示す反り抑制膜２９の面積を「１００」とすると、この図１７に示す反り抑制膜３１の面積は例えば「６０」である。
【０１０２】
上記何れの反り抑制膜２７〜３１も回路基材１７に形成された導体パターン４、１２と同材質の銅材料から構成されるので、反り抑制膜２７〜３１と導体パターン４、１２との線膨張率を同じにすることができ、このことも配線基板２４、あるいは素子実装基板２３の反り抑制に寄与する。また、反り抑制膜２７〜３１は銅材料に限らず、その他の金属材料やセラミック材料など、枠部材１３の材料である樹脂材料より線膨張率の小さい材料であれば枠部材１３の反り抑制に有効である。
【０１０３】
もちろん、上記図１３〜図１７に示した各反り抑制膜２７〜３１をそれぞれ組み合わせた構成としても反り抑制効果を得ることができる。
【０１０４】
次に、表１に示される、比較例、実施例１〜４について反り量の比較試験を行った結果について説明する。
【０１０５】
【表１】
2005123493.tif 000003
【０１０６】
比較例の構成は、図９、１０に示されるように、１２５ｍｍ×１２５ｍｍ四方の平面寸法を有し、厚さが２００μｍの配線基板２４に、６×６＝３６個の空隙部１５を形成し、それら各空隙部１５に１７．５ｍｍ×１７．５ｍｍ四方で厚さ３５０μｍの素子（半導体ベアチップ）２０を実装した後、図１０において１点鎖線で分割して、図８に示すような１個の素子２０ごとの素子実装基板２３（厚さ５００μｍ）を得るようにしたものである。
【０１０７】
表１に示されるように、比較例では、枠部材１３は日立化成工業社製の材料MCL-BE-67Gを用い、回路基材１７は日立化成工業社製の材料MCL-E-679FGを用いており、それら両者の線膨張率が異なる。
【０１０８】
なお、比較例における枠部材１３及び回路基材１７には、それぞれに、ガラスクロス（Ｅガラスからなる７μｍのヤーンを織ったもの）が１枚入っている。
【０１０９】
また、比較例においては、上記第２の実施形態で示したスリット２６や、第３の実施形態で示した反り抑制膜２７〜３１は形成されていない。
【０１１０】
実施例１は、枠部材１３と回路基材１７とに、同じ日立化成工業社製の材料MCL-E-679FGを用いている点でのみ上記比較例と異なる。すなわち、枠部材１３と回路基材１７両者の線膨張率を同じにしている。
【０１１１】
実施例２は、実施例１の枠部材１３に入れられたガラスクロスのほぼ半分の厚さのガラスクロスを、枠部材１３に２枚重ねて入れている点でのみ実施例１と異なる。これにより、枠部材１３の剛性を実施例１よりも向上させて反りの抑制を図るようにしている。
【０１１２】
実施例３は、上記第２の実施形態で示したスリット２６を回路基材１７に形成している点でのみ実施例１と異なる。なお、スリット２６は、図１０において１点鎖線で示される直交する分割線のうちどちらか一方向の分割線にのみ沿って形成されている。
【０１１３】
実施例４は、上記第３の実施形態で示した反り抑制膜２７〜３１が枠部材１３に形成されている点でのみ実施例１と異なる。この実施例４においては、表３に示すように、反り抑制膜２７〜３１の９通りの組み合わせパターンを作製した。
【０１１４】
比較例と実施例１〜実施例３に関しての結果を表２に示す。
【０１１５】
【表２】
2005123493.tif 000004
【０１１６】
枠部材１３と回路基材１７とが貼り合わされた後の段階その１（図９の状態）と、各空隙部１５に素子２０が実装され図１０に示す１点鎖線にて分割され１個の素子２０ごとの素子実装基板２３とされた後の段階その２と、この段階その２の後、各素子実装基板２３を他の配線基板などにはんだ付けさせるためのリフロー加熱を行った後の段階その３の、それぞれについて反り量の測定を行った。
【０１１７】
水平な設置面に回路基材１７を下にした状態で置いて、上に凸に反った場合には予め決めておいた９箇所のうちで最も持ち上がっている箇所の持ち上がり量を反り量として採用し、下に凸に反った場合には４つの対角位置のうちで最も持ち上がった箇所の持ち上がり量を反り量として採用した。比較例における反り量を「１」として、これに対する実施例１〜実施例３の反り量を表している。
【０１１８】
この結果から明らかなように、実施例１〜実施例３は段階その１、その２、その３何れにおいても比較例に比べて反り量が低減している。特に、実施例３における段階その１では反り量の著しい低減が見られる。
【０１１９】
実施例４に関しての結果を表３に示す。
【０１２０】
【表３】
2005123493.tif 000005
【０１２１】
表３において、組み合わせパターン１は図１５に示す反り抑制膜２９のみを形成した場合であり、組み合わせパターン２は図１４に示す反り抑制膜２８及び図１５に示す反り抑制膜２９を形成した場合であり、組み合わせパターン３は図１３に示す反り抑制膜２７及び図１６に示す反り抑制膜３０を形成した場合であり、組み合わせパターン４は図１３に示す反り抑制膜２７及び図１７に示す反り抑制膜３０、３１を形成した場合であり、組み合わせパターン５は図１３に示す反り抑制膜２７及び図１５に示す反り抑制膜２９を形成した場合であり、組み合わせパターン６は図１７に示す反り抑制膜３０、３１のみを形成した場合であり、組み合わせパターン７は図１６に示す反り抑制膜３０のみを形成した場合であり、組み合わせパターン８は図１４に示す反り抑制膜２８及び図１７に示す反り抑制膜３０、３１を形成した場合であり、組み合わせパターン９は図１４に示す反り抑制膜２８及び図１６に示す反り抑制膜３０を形成した場合である。
【０１２２】
この表３からも明らかなように、反り抑制膜の組み合わせパターン１〜５に関して、比較例（表３において反り抑制膜無の場合）よりも反り量が低減している。なお、組み合わせパターン６〜９に関しては、作製のみ行って反り量の測定は行っていないが、目視での観察にて比較例に比べて反り量の低減が見られた。
【０１２３】
以上、本発明の各実施形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【０１２４】
上記第１〜第３の実施形態の組み合わせ（第１と第２の実施形態の組み合わせ、第１と第３の実施形態の組み合わせ、第２と第３の実施形態の組み合わせ、第１、第２、第３の実施形態の組み合わせ）の構成でも、上述したような反りの抑制効果は得られる。
【０１２５】
回路基材１７の絶縁層５としてはフィルム状の樹脂を用いたが、これに代えて、ペースト状の樹脂を、転写体１において導体パターン４が形成された表面に塗布し、その後その樹脂の表面に剥離体６の剥離層８を密着させて、転写体１と剥離体６との間でペースト状の樹脂を挟み込んで加熱することで、導体パターン４を支持する絶縁層を得るようにしてもよい。
【０１２６】
また、転写体１と剥離体６とで絶縁層５を狭圧するに際しては、板で挟み込むことに限らず、ローラで挟み込んでもよい。
【０１２７】
転写体１は金属に限らず、ガラスや半導体ウェーハなどであってもよく、更にその転写体１に形成する剥離層や導体パターンを無電解めっき法やスパッタリング法などで形成してもよい。
【０１２８】
また、回路基材と枠部材とが貼り合わされた構成の配線基板及びそれに素子が実装された素子実装基板の製造は、上記図１〜図８に示す工程に限らず、例えば転写体に形成した導体パターン間を充填するように絶縁層を転写体に形成して回路基材を形成し、その回路基材に枠部材の貼り付け及び素子の実装を行った後に、転写体を剥離するようにしてもよい。あるいは、素子の実装は転写体の剥離後に行ってもよい。
【０１２９】
素子としては、半導体ベアチップに限らず、半導体パッケージ部品、発光素子、チップ抵抗、チップコンデンサなどであってもよい。
【０１３０】
また、回路基材の片面に限らず、両面に素子が実装される構造であってもよい。
【図面の簡単な説明】
【０１３１】
【図１】本発明の第１の実施形態に係る配線基板の製造工程断面図である。
【図２】図１に続く製造工程断面図である。
【図３】図２に続く製造工程断面図である。
【図４】図３に続く製造工程断面図である。
【図５】図４に続く製造工程断面図である。
【図６】図５に続いて行われる素子実装基板の製造工程断面図である。
【図７】図６に続く製造工程断面図である。
【図８】本発明の第１の実施形態に係る素子実装基板の断面図である。
【図９】Ａは本発明の第１の実施形態に係る配線基板の平面図であり、Ｂはその側面図である。
【図１０】Ａは本発明の第１の実施形態に係る素子実装基板（分割前）の平面図であり、Ｂはその側面図である。
【図１１】本発明の第２の実施形態に係る配線基板の側面図である。
【図１２】図１１における要部の拡大断面図である。
【図１３】本発明の第３の実施形態に係る配線基板の平面図である。
【図１４】変形例による配線基板の平面図である。
【図１５】変形例による配線基板の要部の拡大平面図である。
【図１６】変形例による配線基板の要部の拡大平面図である。
【図１７】変形例による配線基板の要部の拡大平面図である。
【図１８】回路基材と枠部材との貼り合わせ後における、配線基板の反りの向きの傾向を示す模式図である。
【図１９】分割された後の素子実装基板の反りの向きの傾向を示す模式図である。
【図２０】分割後、更に他の配線基板などへの実装時の熱リフローを受けた後における、素子実装基板の反りの向きの傾向を示す模式図である。
【符号の説明】
【０１３２】
１…転写体、２…銅箔、３…剥離層、４…導体パターン、５…絶縁層、６…剥離体、７…銅箔、８…剥離層、１０…層間接続孔、１２…導体パターン、１３…枠部材、１４…接着層、１５…空隙部、１７…回路基材、２０…素子、２２…外部端子、２３…素子実装基板、２４…配線基板、２６…スリット、２７〜３１…反り抑制膜。
【図１】
2005123493.tif 000006
【図２】
2005123493.tif 000007
【図３】
2005123493.tif 000008
【図４】
2005123493.tif 000009
【図５】
2005123493.tif 000010
【図６】
2005123493.tif 000011
【図７】
2005123493.tif 000012
【図８】
2005123493.tif 000013
【図９】
2005123493.tif 000014
【図１０】
2005123493.tif 000015
【図１１】
2005123493.tif 000016
【図１２】
2005123493.tif 000017
【図１３】
2005123493.tif 000018
【図１４】
2005123493.tif 000019
【図１５】
2005123493.tif 000020
【図１６】
2005123493.tif 000021
【図１７】
2005123493.tif 000022
【図１８】
2005123493.tif 000023
【図１９】
2005123493.tif 000024
【図２０】
2005123493.tif 000025