(57)【要約】【課題】  チップサイズの縮小と、安価なパッケージの利用を可能にするＩＣを提供する。【解決手段】  直列接続された高電位側出力トランジスタ及び低電位側出力トランジスタと、それらと接続された分割電源及び電源に接続されていない入力とを備え、典型的であるが、しかしそれに制限されないその例がＤ級オーディオ増幅器であるスイッチング回路のための制御端子駆動ＩＣである。ＩＣは、入力回路と、入力回路に接続された電圧電流変換器と、中央部のウェルへの電源入力を必要とせずに、入力信号を低電位側に変換するように作動する、ＩＣの中央部のウェルに形成されるレベルシフタと、レベルシフタに接続された低電位側の電流電圧変換器と、高電位側トランジスタ及び低電位側トランジスタに対する制御端子駆動信号を生成するように作動する出力回路とを備えている。【選択図】  図２
2005184828.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された高電位側出力トランジスタ及び低電位側出力トランジスタと、それらと接続された分割電源及び電源に接続されていない入力とを備えるスイッチング回路のための制御端子駆動ＩＣであって、
入力信号を受信する入力回路と、
前記入力回路の出力に接続された電圧電流変換器と、
ＩＣの中央部のウェルに形成されると共に、前記電圧電流変換器に接続された入力を有するレベルシフタと、
前記レベルシフタの出力に接続された低電位側の電流電圧変換器と、
前記高電位側トランジスタ及び前記低電位側トランジスタに対する制御端子駆動信号を生成するように作動する出力回路とを備え、
前記レベルシフタが、前記中央部のウェルへの電源入力を必要とせずに、入力信号を低電位側に変換するように作動する
ことを特徴とする制御端子駆動ＩＣ。
【請求項２】
前記入力回路が、ＰＷＭ形式の入力信号を受信するように構成される
ことを特徴とする請求項１に記載の制御端子駆動ＩＣ。
【請求項３】
前記入力回路が、変調されたアナログ入力信号を受信するように構成され、
前記出力回路が、変調されたアナログ入力信号をＰＷＭ信号に変換するように作動する
ことを特徴とする請求項１に記載の制御端子駆動ＩＣ。
【請求項４】
前記出力回路が差動比較器である
ことを特徴とする請求項３に記載の制御端子駆動ＩＣ。
【請求項５】
前記電圧電流変換器が、前記レベルシフタへの入力と直列に接続された第１の抵抗器であり、
前記電流電圧変換器が、前記レベルシフタの出力と直列に接続された第２の抵抗器である
ことを特徴とする請求項１に記載の制御端子駆動ＩＣ。
【請求項６】
前記レベルシフタが、高電圧トランジスタである
ことを特徴とする請求項１に記載の制御端子駆動ＩＣ。
【請求項７】
前記レベルシフタが、バイポーラトランジスタである
ことを特徴とする請求項１に記載の制御端子駆動ＩＣ。
【請求項８】
前記中央のウェルのｎタブが、入力信号によってバイアスされる
ことを特徴とする請求項１に記載の制御端子駆動ＩＣ。
【請求項９】
前記スイッチング回路が、Ｄ級オーディオ増幅器である
ことを特徴とする請求項１に記載の制御端子駆動ＩＣ。
【請求項１０】
前記レベルシフタが、
前記入力回路と前記出力回路の第１の入力との間に接続された電流経路を有する第１のトランジスタと、
接地点と前記出力回路の第２の入力との間に接続された電流経路を有する第２のトランジスタとを備え、
前記出力回路が差動比較器であり、それにより出力トランジスタと電源に接続されていない高電位側ウェルとの間の浮遊容量によって発生する雑音の影響が低減される
ことを特徴とする請求項１に記載の制御端子駆動ＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分割電源及び電源に接続されていない（floating）入力を備える、スイッチングアンプ及び他のスイッチングアプリケーションのための集積回路（ＩＣ）制御端子ドライバに関するものであり、より具体的には、スタティックウェルが、論理回路を備えないと共にその結果チップのその部分に電源入力を必要としない信号入力回路構成と接続された、ドライバに関するものである。
【背景技術】
【０００２】
本出願は、2003年12月16日に“GATE DRIVER WITH LEVEL SHIFT BETWEEN STATIC WELLS WITH NO POWER SUPPLY”として出願され、それの全体の開示が参照されることによりここに組み込まれた米国の仮特許出願60/530,319号に対する利点と優先権を主張する。
【０００３】
本発明は、Ｄ級オーディオ増幅器との関係で説明されるが、しかし本発明は、同様に、トランジスタ間の共通のノードから負荷を駆動するために使用される直列に接続されたＭＯＳＦＥＴまたはＩＧＢＴのようなパワートランジスタに、“＋”及び“−”のバス電源供給が必要とされる他のスイッチングアプリケーションに対する実用性も備えている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
Ｄ級増幅器は、一組の高電位側スイッチ及び低電位側スイッチのためのゲートドライバが、グランド電圧の近傍にある入力信号を、高電位側バス電圧と低電位側バス電圧との間に適応させなければならない多数のスイッチングアプリケーション、増幅器の代表である。要求されるＩＣゲートドライバの構成において、一方は高電位側スイッチを駆動するためであると共に他方は入力信号を受信するためである、２つの分離したウェルが存在しなければならない。
【０００５】
従来は、論理回路が両方のウェルにおいて必要とされると共に、その結果、両方のウェルのための電源も同様に必要とされる。空間的余裕及びパッケージ化コストが常にＩＣの要因であるので、チップサイズの縮小を可能にする、あるいは更に小さい、または安上がりなパッケージの利用を可能にするあらゆるアーキテクチャは、重要な商業的利点を主張することができる。
【課題を解決するための手段】
【０００６】
本発明は、高電圧スイッチを通して入力信号を直接ＩＣの低電位側部分に変換するレベルシフトによって上述の要求を満たす。論理回路構成が入力ウェルのために必要とされないので、これは、個別の電源の必要性を排除する。これは、言い換えると、ＩＣへの１つの入力を削除すると共に、分割電源を備えるハーフブリッジゲートドライバ（half bridge gate driver）の場合は、更に小さくかつ安上がりな８ピンパッケージの使用を可能にする。それ故に、制御チップを利用する増幅器または他の製品が、それに対応してより小さな面積で構成され得る。
【０００７】
従って、分割電源及び電源に接続されていない入力を備えるスイッチングアプリケーションに、改良された制御端子ドライバＩＣを供給することが、この発明の目的である。
【０００８】
スタティックウェルが、論理回路を備えないと共にその結果チップのその部分に電源入力を必要としない信号入力回路構成と接続された、ドライバＩＣを供給することが、発明の更なる目的である。
【０００９】
入力信号が高電圧スイッチを通して直接低電位側と接続されると共にその結果入力ウェルのための個別の電源入力を必要としないＤ級オーディオ増幅器に、ゲートドライバＩＣを供給することが、本発明の更に明確な目的である。
【発明を実施するための最良の形態】
【００１０】
本発明の他の目的及び特徴は、以下の詳細な説明及び添付図面の考察から明白になる。初めから終わりまで、同様の構成要素には同じ参照符号が与えられる。
【００１１】
まず図１を参照すると、これは、回路図の形態において、ＬＣフィルタ１８を通してラウドスピーカー１６を駆動すると共に、高電位側バスと低電位側バスとの間に直列に接続された２個のＭＯＳＦＥＴ出力トランジスタ１２，１４（時に、トーテムポール構成と言われる）によるハーフブリッジ接続形態を備える、従来のＤ級増幅器１０の一部を示す。ＰＷＭオーディオ入力信号は、実質的に完全に導通した状態と実質的に完全に導通しない状態との間でＭＯＳＦＥＴ１２，１４を交互に作動させるために、レベルシフタ２２に加えて必要なロジック等を備えるゲートドライバ２０に供給される。
【００１２】
ＭＯＳＦＥＴ１２，１４が、スイッチングの遷移期間を除いて、どちらも実質的に完全にオンである、または実質的に完全にオフであるので、Ｄ級増幅器は、適切に設計された他のタイプのオーディオ増幅器に匹敵する優れたオーディオ周波数応答及び歪み値に加えて、低い電力消費と高い効率とを示すということが知られている。
【００１３】
Ｄ級増幅器は、ほぼ５０年前から知られていたが、しかし、例えばフラットパネルテレビのような、高い熱放散（高い電流消費による）が回避されなければならないアプリケーション、及び、例えば携帯電話と他のポータブル音響設備のように、節約と利用者の利便性とのために電池の寿命が最大限にされなければならないアプリケーションにおいて実用性が増加している。１つの電源入力を削除すると共に、削減されたパッケージサイズの利用を可能にすることによって、本発明は、これらのアプリケーションのために、Ｄ級増幅器の魅力を高める。
【００１４】
ところで、図２を参照すると、図１において示されるＭＯＳＦＥＴ１２，１４のためのゲート駆動回路の本質的特徴が参照符号３０で示される。この実施例において、ＰＷＭ入力信号電圧は、入力回路３２を通して、電圧を電流に変換する抵抗器３４に供給される。これは、同様に、高電圧レベルシフタトランジスタ３６を通して、それが抵抗器４０を横断して電圧として回復される低電位側に接続される。
【００１５】
高電圧レベルシフタトランジスタ３６がＩＣダイ（IC die）において形成される中央部のウェル３８における唯一の要素であるので、個別の電源入力が必要とされない。ｎタブ（n-tub）は、図示されたように、入力信号そのものによってバイアスがかけられる。
【００１６】
更に図２を参照すると、抵抗器４０を横断する電圧は、バッファ回路４２を通して、従来の方法において、適当なバッファ（図示せず）を通してゲート駆動信号Ｈ０，Ｌ０を高電位側ＭＯＳＦＥＴ１２及び低電位側ＭＯＳＦＥＴ１４に対してそれぞれ供給するように作動する休止期間回路（dead time circuit）４６に接続される。
【００１７】
図３は、代わりの実施例として、変調されたアナログ信号形式の入力信号がアナログ入力回路５０を通して接続されたゲート駆動回路３０’を示す。この場合も、入力信号電圧は、電圧を電流に変換する抵抗器３４及びレベルシフタトランジスタ３６を通して、それが抵抗器４０を横断して電圧として回復される低電位側に接続される。
【００１８】
この場合において、抵抗器４０を横断する信号は、まだ変調されたアナログ形式である。従って、それはＰＷＭ信号を生成するために差動比較器５０を通して接続される。図２に関連して上述されたように、これは、同様に、休止期間回路４６に接続される。
【００１９】
更なる変形例が図４において図示される。この配置は、スイッチングノードと電源に接続されていない高電位側ウェルとの間の浮遊容量によって注入された雑音の影響を減少させるのに役立つ。この目的のために、入力信号を低電位側と接続する高電圧トランジスタスイッチ３６及び抵抗器５４に加えて、図示されたように接地されたエミッタを備える第２のパラレルトランジスタ３６ａが与えられる。トランジスタ３６ａは、低電位側の第２の抵抗器５６と接続される。従って、２個の抵抗器５４及び抵抗器５６は、入力信号を差動モードに変換すると共に、差動比較器５８への入力に接続される。これは、同様に、前述の休止期間回路４６を駆動する。
【００２０】
本発明は、それについての特別な実施例に関して説明されたが、多くの他の変更と修正、及び他の使用法が当業者にとって明白になる。従って、本発明は、ここでの特定の開示によって限定されないことが意図されるが、しかし添付のクレームによって可能にされた十分な範囲を与えられるべきである。
【図面の簡単な説明】
【００２１】
【図１】従来のハーフブリッジ接続形態を備えるＤ級増幅器の出力段の回路図を示す図である。
【図２】オーディオ入力がパルス幅変調された（ＰＷＭ）信号の形である、図１に図示されたＤ級増幅器における使用のための本発明の一実施例によるゲート駆動回路の機能回路ブロック図を示す図である。
【図３】オーディオ入力が変調されたアナログ信号の形式である本発明の別の実施例を示す図である。
【図４】２つの並列ステージが入力信号を差動モードで伝送するために使用される更なる実施例を示す図である。
【符号の説明】
【００２２】
１２，１４    ＭＯＳＦＥＴ（出力トランジスタ）
１６    ラウドスピーカー
１０    Ｄ級増幅器
１８    ＬＣフィルタ
２０    ゲートドライバ
２２    レベルシフタ
３０    ゲート駆動回路
３０'    ゲート駆動回路
３２    入力回路
３４    抵抗器
３６    高電圧トランジスタスイッチ（高電圧レベルシフタトランジスタ）
３６ａ    第２のパラレルトランジスタ
３８    中央部のウェル
４０    抵抗器
４６    休止期間回路（dead time circuit）
４２    バッファ回路
５０    アナログ入力回路（差動比較器）
５４    抵抗器
５６    第２の抵抗器
５８    差動比較器
【図１】
2005184828.tif 000003
【図２】
2005184828.tif 000004
【図３】
2005184828.tif 000005
【図４】
2005184828.tif 000006
【手続補正書】
【提出日】平成17年4月8日(2005.4.8)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2005184828.tif 000007
【図２】
2005184828.tif 000008
【図３】
2005184828.tif 000009
【図４】
2005184828.tif 000010
【外国語明細書】
2005184828.tif 000011
2005184828.tif 000012
2005184828.tif 000013
2005184828.tif 000014
2005184828.tif 000015
2005184828.tif 000016
2005184828.tif 000017
2005184828.tif 000018
2005184828.tif 000019
2005184828.tif 000020