(57)【要約】【課題】本発明の目的は透過率を進めることができる薄膜トランジスタアレイ基板及びその製造方法を提供する。 【解決手段】本発明に係る薄膜トランジスタアレイ基板は画素領域を定義するゲートライン及びデータラインと、前記画素領域内に形成された薄膜トランジスタと、前記薄膜トランジスタと接続された画素電極と、前記画素領域内に位置する液晶の回転により光を透過及び遮断する閉鎖型開口領域を間に置いて前記画素電極と対向する共通電極とを具備する。 【選択図】  図４ 
2005173617.tif 000002
【特許請求の範囲】
【請求項１】
画素領域を定義するゲートライン及びデータラインと、前記画素領域内に形成された薄膜トランジスタと、前記薄膜トランジスタと接続された画素電極と、前記画素領域内に位置する液晶の回転により光を透過及び遮断する閉鎖型開口領域を間に置いて前記画素電極と対向する共通電極とを具備することを特徴とする薄膜トランジスタアレイ基板。
【請求項２】
前記画素電極及び共通電極の中で、ある一電極の二辺の間の第１角は９０度より大きいことを特徴とする請求項１記載の薄膜トランジスタアレイ基板。
【請求項３】
前記画素電極及び共通電極の中で、他の電極の二辺の間の第２角は９０度より大きいことを特徴とする請求項２記載の薄膜トランジスタアレイ基板。
【請求項４】
前記第２角は９０度より大きくて１５０度より小さいことを特徴とする請求項３記載の薄膜トランジスタアレイ基板。
【請求項５】
前記画素電極及び共通電極の中で、ある一電極の二辺の間の第１角は９０度より小さいことを特徴とする請求項１記載の薄膜トランジスタアレイ基板。
【請求項６】
前記画素電極及び共通電極の中で、他の電極の二辺の間の第２角は９０度より小さいことを特徴とする請求項５記載の薄膜トランジスタアレイ基板。
【請求項７】
前記第２角は３０度より大きくて９０度より小さいことを特徴とする請求項６記載の薄膜トランジスタアレイ基板。
【請求項８】
前記画素電極は前記ゲートラインと平行な多数の水平部と、前記多数の水平部とそれぞれ接続されてデータラインと平行な垂直部とを具備することを特徴とする請求項１記載の薄膜トランジスタアレイ基板。
【請求項９】
前記水平部と垂直部の間の角は９０度より大きくて１５０度より小さいことを特徴とする請求項８記載の薄膜トランジスタアレイ基板。
【請求項１０】
前記水平部と垂直部の間の角は３０度より大きくて９０度より小さいことを特徴とする請求項８記載の薄膜トランジスタアレイ基板。
【請求項１１】
前記共通電極は前記データラインと平行な第１及び第２垂直部と、前記第１及び第２垂直部の間に形成されて前記ゲートラインと平行な水平部とを具備することを特徴とする請求項１記載の薄膜トランジスタアレイ基板。
【請求項１２】
前記第１及び第２垂直部のいずれか一つと水平部との間の角は９０度より大きくて１５０度より小さいことを特徴とする請求項１１記載の薄膜トランジスタアレイ基板。
【請求項１３】
前記第１及び第２垂直部のいずれか一つと水平部との間の角は３０度より大きくて９０度より小さいことを特徴とする請求項１１記載の薄膜トランジスタアレイ基板。
【請求項１４】
ゲートライン及びデータラインの交差で用意された画素領域において、四辺形を成して液晶の回転により光を透過及び遮断する多数の開口領域を具備し、前記角開口領域で少なくともいずれか一つの角の角度が他の角の角度と異なることを特徴とする薄膜トランジスタアレイ基板。
【請求項１５】
前記画素領域内に位置する画素電極と、前記画素電極と前記開口領域を間に置いて対向する共通電極をさらに具備し、前記画素電極及び共通電極のいずれか一つの二辺の間の角は９０度より大きいか９０度より小さいことを特徴とする請求項１４記載の薄膜トランジスタアレイ基板。
【請求項１６】
前記角は９０度より大きくて１５０度より小さいことを特徴とする請求項１５記載の薄膜トランジスタアレイ基板。
【請求項１７】
前記角は３０度より大きくて９０度より小さいことを特徴とする請求項１５記載の薄膜トランジスタアレイ基板。
【請求項１８】
基板上に画素領域を定義するゲートライン及びデータラインを形成する段階と、前記画素領域内に薄膜トランジスタを形成する段階と、前記薄膜トランジスタと接続する画素電極を形成する段階と、前記画素領域内に位置する液晶の回転により光を透過及び遮断する閉鎖型開口領域を間に置いて前記画素電極と対向する共通電極を形成する段階とを含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項１９】
前記画素電極を形成する段階は、前記ゲートラインと平行な多数の水平部と、前記多数の水平部とそれぞれ接続されてデータラインと平行な垂直部とを持つ画素電極を形成する段階を含むことを特徴とする請求項１８記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２０】
前記水平部と垂直部の間の角は９０度より大きくて１５０度より小さいことを特徴とする請求項１９記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２１】
前記水平部と垂直部の間の角は３０度より大きくて９０度より小さいことを特徴とする請求項１９記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２２】
前記共通電極を形成する段階は、前記データラインと平行な第１及び第２垂直部と、前記第１及び第２垂直部の間に形成されて前記ゲートラインと平行な水平部とを持つ共通電極を形成する段階を含むことを特徴とする請求項１８記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２３】
前記第１及び第２垂直部のいずれか一つと水平部との間の角は９０度より大きくて１５０度より小さいことを特徴とする請求項２２記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２４】
前記第１及び第２垂直部のいずれか一つと水平部との間の角は３０度より大きくて９０度より小さいことを特徴とする請求項２２記載の薄膜トランジスタアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は透過率を進めることができる薄膜トランジスタアレイ基板及びその製造方法に関するものである。 
【背景技術】
【０００２】
通常の液晶表示装置は電界を利用して液晶の光透過率を調節することによって、画像を表示するようになる。このような液晶表示装置は液晶を駆動させる電界の方向に沿って垂直電界型と水平電界型に大別される。 
【０００３】
垂直電界型液晶表示装置は上部基板上に形成された共通電極と下部基板上に形成された画素電極が互いに対向されるように配置されて、この間に形成される垂直電界によりTN(Twisted Nematic)モードの液晶を駆動するようになる。このような垂直電界型液晶表示装置は開口率が大きい長所を持つ反面、視野角が９０度の程度に狭いという短所を持つ。 
【０００４】
水平電界型液晶表示装置は下部基板に並んで配置された画素電極と共通電極の間の水平電界によりインプレインスイッチ(In Plane Switch; 以下、IPSという)モードの液晶を駆動するようになる。このような水平電界型液晶表示装置は視野角が１６０度の程度に広いという長所を持つ。以下、水平電界型液晶表示装置について詳しく見る事にする。 
【０００５】
図１は従来水平電界型液晶表示装置の薄膜トランジスタアレイ基板を示す平面図であり、図２は図１で線"II-II'"に沿って切り取った薄膜トランジスタアレイ基板を示す断面図である。 
図１及び図２を参照すると、従来薄膜トランジスタアレイ基板は下部基板１上に交差されるように形成されたゲートライン２及びデータライン４と、その交差部ごとに形成された薄膜トランジスタ３０と、その交差構造に用意された画素領域５に水平電界を成すように形成された画素電極２２及び共通電極２４と、共通電極２４と接続された共通ライン２６とを具備する。 
【０００６】
ゲートライン２は薄膜トランジスタ３０のゲート電極６にゲート信号を供給する。データライン４は薄膜トランジスタ３０のドレイン電極１０を通じて画素電極２２に画素信号を供給する。ゲートライン２とデータライン４は交差構造に形成されて画素領域を定義する。共通ライン２６は画素領域５を間に置いてゲートライン２と並んで形成されて液晶駆動のための基準電圧を共通電極２４に供給する。 
【０００７】
薄膜トランジスタ３０はゲートライン２のゲート信号に応答してデータライン４の画素信号が画素電極２２に充電されて維持されるようにする。このために、薄膜トランジスタ３０はゲートライン２に接続されたゲート電極６と、データライン４に接続されたソース電極８と、画素電極２２に接続されたドレイン電極１０とを具備する。また、薄膜トランジスタ３０はゲート電極６とゲート絶縁膜１２を間に置いて重畳されながらソース電極８とドレイン電極１０の間にチャンネルを形成する活性層１４と、ソース電極８及びドレイン電極１０とオーミック接触（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）のためのオーミック接触層１６がもっと形成される。 
【０００８】
画素電極２２は保護膜１８を貫くコンタクトホール２０を通じて薄膜トランジスタ３０のドレイン電極１０と接続されて画素領域５に形成される。特に、画素電極２２はドレイン電極１０と接続されて接したゲートライン２と並んで形成された第１水平部(２２a)と、共通ライン２６と重畳されるように形成された第２水平部(２２b)と、第１及び第２水平部(２２a, ２２b)の間に共通電極２４と並んで形成されたフィンガー部(２２c)とを具備する。 
【０００９】
共通電極２４は共通ライン２６と接続されて画素領域５に形成される。特に、共通電極２４は画素領域５で画素電極２２のフィンガー部(２２c)と並んで形成される。 
これによって、薄膜トランジスタ３０を通じて画素信号が供給された画素電極２２と共通ライン２６を通じて基準電圧が供給された共通電極２４の間に水平電界が形成される。特に、画素電極２２のフィンガー部(２２c)と共通電極２４の間に水平電界が形成される。このような水平電界により薄膜トランジスタアレイ基板とカラーフィルターアレイ基板の間から水平方向に配列された液晶分子が誘電異方性により回転するようになる。液晶分子の回転程度に沿って画素領域５を透過する光透過率が変わるようになることによって画像を具現するようになる。 
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来の水平電界印加型液晶表示パネルにおいて、電界未印加時にラビング方向と同一方向へ配列された共通電極２４と画素電極２２の間に位置する液晶は共通電極２４と画素電極２２の間に水平電界が形成されると電界方向と同一方向へ所定角度を持って配列される。特に、液晶は例えば４５度方向へ配列される時に最大透過率を持つようになる。このために、共通電極２４と画素電極２２の間の水平電界は図３に図示されたところのように特定電圧、例えば６Vを維持しなければならない。 
【００１１】
しかし、共通電極２４と画素電極２２の間の水平電界が特定電圧以上の場合、液晶は電界方向と水平方向へ動こうとする性質がもっと強まりながら ４５度以上に配列されて透過率が低下される問題点がある。 
【００１２】
したがって、本発明の目的は透過率を進めることができる薄膜トランジスタアレイ基板及びその製造方法を提供するものである。 
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明に係る薄膜トランジスタアレイ基板は画素領域を定義するゲートライン及びデータラインと、前記画素領域内に形成された薄膜トランジスタと、前記薄膜トランジスタと接続された画素電極と、前記画素領域内に位置する液晶の回転により光を透過及び遮断する閉鎖型開口領域を間に置いて前記画素電極と対向する共通電極とを具備することを特徴とする。 
【００１４】
前記画素電極及び共通電極の中で、ある一電極の二辺の間の第１角は９０度より大きいことを特徴とする。 
【００１５】
前記画素電極及び共通電極の中で、他の電極の二辺の間の第２角は９０度より大きいことを特徴とする。 
【００１６】
前記第２角は９０度より大きくて１５０度より小さなことを特徴とする。 
【００１７】
前記画素電極及び共通電極の中で、ある一電極の二辺の間の第１角は９０度より小さなことを特徴とする。 
【００１８】
前記画素電極及び共通電極の中で、他の電極の二辺の間の第２角は９０度より小さなことを特徴とする。 
【００１９】
前記第２角は３０度より大きくて９０度より小さなことを特徴とする。 
【００２０】
前記画素電極は前記ゲートラインと平行な多数の水平部と、前記多数の水平部とそれぞれ接続されてデータラインと平行な垂直部とを具備することを特徴とする。 
【００２１】
前記水平部と垂直部の間の角は９０度より大きくて１５０度より小さなことを特徴とする。 
【００２２】
前記水平部と垂直部の間の角は３０度より大きくて９０度より小さなことを特徴とする。 
【００２３】
前記共通電極は前記データラインと平行な第１及び第２垂直部と、前記第１及び第２垂直部の間に形成されて前記ゲートラインと平行な水平部とを具備することを特徴とする。 
【００２４】
前記第１及び第２垂直部の中からいずれか一つと水平部の間の角は９０度より大きくて１５０度より小さなことを特徴とする。 
【００２５】
前記第１及び第２垂直部の中からいずれか一つと水平部の間の角は３０度より大きくて９０度より小さなことを特徴とする。 
【００２６】
上記目的を達成するために、本発明に係る薄膜トランジスタアレイ基板はゲートライン及びデータラインの交差で用意された画素領域において、四辺形を成して液晶の回転により光を透過及び遮断する多数の開口領域を具備して、前記角開口領域で少なくともいずれか一つの角の角度が他の角の角度と異なることを特徴とする。 
【００２７】
前記画素領域内に位置する画素電極と、前記画素電極と前記開口領域を間に置いて対向する共通電極をさらに具備して、前記画素電極及び共通電極の中からいずれか一つの二辺の間の角は９０度より大きいとか９０度より小さなことを特徴とする。 
【００２８】
前記角は９０度より大きくて１５０度より小さなことを特徴とする。 
【００２９】
前記角は３０度より大きくて９０度より小さなことを特徴とする。 
【００３０】
上記目的を達成するために、本発明に係る薄膜トランジスタアレイ基板上に画素領域を定義するゲートライン及びデータラインを形成する段階と、前記画素領域内に薄膜トランジスタを形成する段階と、前記薄膜トランジスタと接続される画素電極を形成する段階と、前記画素領域内に位置する液晶の回転により光を透過及び遮断する閉鎖型開口領域を間に置いて前記画素電極と対向する共通電極を形成する段階とを含むことを特徴とする。 
【００３１】
前記画素電極を形成する段階は前記ゲートラインと平行な多数の水平部と、前記多数の水平部とそれぞれ接続されてデータラインと平行な垂直部とを持つ画素電極を形成する段階を含むことを特徴とする。 
【００３２】
前記水平部と垂直部の間の角は９０度より大きくて１５０度より小さなことを特徴とする。 
【００３３】
前記水平部と垂直部の間の角は３０度より大きくて９０度より小さなことを特徴とする。 
【００３４】
前記共通電極を形成する段階は前記データラインと平行な第１及び第２垂直部と、前記第１及び第２垂直部の間に形成されて前記ゲートラインと平行な水平部とを持つ共通電極を形成する段階を含むことを特徴とする。 
【００３５】
前記第１及び第２垂直部の中からいずれか一つと水平部の間の角は９０度より大きくて１５０度より小さなことを特徴とする。 
【００３６】
前記第１及び第２垂直部の中からいずれか一つと水平部の間の角は３０度より大きくて９０度より小さなことを特徴とする。 
【発明の効果】
【００３７】
本発明による薄膜トランジスタアレイ基板及びその製造方法は共通電極と画素電極によって用意された開口領域を台形形態で形成する。このような共通電極と画素電極に電圧が印加されれば共通電極と画素電極の間に位置する液晶は 45度〜60度で回転するようになる。これによって、最大透過率に影響を及ぼす液晶領域が広くなって透過率が向上する。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施例を添付した図４乃至図２１を参照して詳しく説明する事にする。 
【実施例】
【００３９】
図４は本発明の第１実施例に係る薄膜トランジスタアレイ基板を示す平面図である。 
図４に図示された薄膜トランジスタアレイ基板は下部基板１０１上に交差されるように形成されたゲートライン１０２及びデータライン１０４と、その交差部ごとに形成された薄膜トランジスタ１３０と、その交差構造に用意された画素領域１０５に水平電界を成すように形成された画素電極１２２及び共通電極１２４と、接した画素領域１０５の共通電極１２４を連結するための連結ライン１２６とを具備する。 
【００４０】
ゲートライン１０２は薄膜トランジスタ１３０のゲート電極１０６にゲート信号を供給する。データライン１０４は薄膜トランジスタ１３０を通じて画素電極１２２に画素信号を供給する。連結ライン１２６は接した画素領域１０５の共通電極１２４を互いに連結して液晶駆動のための基準電圧を角共通電極１２４に供給する。 
【００４１】
薄膜トランジスタ１３０はゲートライン１０２のゲート信号に応答してデータライン１０４の画素信号が画素電極１２２に充電されて維持されるようにする。 
【００４２】
画素電極１２２は薄膜トランジスタ１３０のドレイン電極と接続されて画素領域１０５に形成される。特に、画素電極１２２はゲートライン１０２と並んで形成された水平部(１２２a)と、各水平部(１２２a)と接続されてデータライン１０４と並んで形成された垂直部(１２２b)とを具備する。 
【００４３】
共通電極１２４は連結ライン１２６と接続されて画素領域１０５に形成される。特に、共通電極１２４は画素電極１２２の垂直部(１２２b)と並んで形成された第１及び第２垂直部(１２４a,１２４b)と、第１及び第２垂直部(１２４a,１２４b)の間に形成されてゲートライン１０２と並んで形成された水平部(１２４c)とを具備する。 
【００４４】
このような薄膜トランジスタアレイ基板は薄膜トランジスタ１３０を通じて画素信号が供給された画素電極１２２と、連結ライン１２６を通じて基準電圧が供給された共通電極１２４の間に水平電界が形成される。このような水平電界により薄膜トランジスタアレイ基板とカラーフィルターアレイ基板の間から水平方向に配列された液晶分子が誘電異方性により回転するようになる。液晶分子の回転程度に沿って画素領域を透過する光透過率が変わるようになることによって画像を具現するようになる。 
【００４５】
一方、本発明に係るデータライン１０４とゲートライン１０２の交差で用意された画素領域１０５は液晶の回転により光を透過及び遮断する多数の閉鎖型開口領域(P１乃至P１２)を含む。各開口領域は共通電極１２４と画素電極１２２により用意された直四角形または正四角形の形態を持つ。このために、各開口領域の共通電極(画素電極)は"L"字形態に形成されて、各開口領域の画素電極(共通電極)は共通電極(画素電極)と対角線方向へ対称的な逆"L"字形態に形成される。 
【００４６】
このような各開口領域内に位置する液晶は電圧が印加されなければ図５aに図示されたところのように初期配列状態を維持するようになる。及び、各開口領域内に位置する共通電極１２４と画素電極１２２に電圧が印加されれば図４及び図５bに図示されたところのように共通電極１２４と画素電極１２２の間で分布する電界方向(点線)と平行な方向へ液晶が配列される。このような電界分布により一つの画素領域１０５内に液晶の配列方向が図６に図示されたところのように互いに対称されるマルチドメイン構造を持つようになる。これにより、液晶背向方向に係る複屈折を互いに相殺させてカラーシフト現象を最小化することができるし、階調反転がない領域を広げることができる。 
【００４７】
このように、各開口領域内の共通電極１２４と画素電極１２２の間の電界は４５度方向へ分布されるから、高電圧が印加されても液晶の配列方向は ４５度を維持するようになる。すなわち、図７及び図８に図示されたところのように最大輝度電圧、例えば６V以上の電圧が印加されても各開口領域内の光透過率が落ちないで最大透過率を維持するようになる。 
【００４８】
図９は本発明の第２実施例に係る薄膜トランジスタアレイ基板を示す平面図であり、図１０は図９で線"Ｘ-Ｘ'"に沿って切り取った薄膜トランジスタアレイ基板を示す断面図である。 
図９及び図１０を参照すると、本発明の第２実施例に係る薄膜トランジスタアレイ基板は下部基板２０１上に交差されるように形成されたゲートライン２０２及びデータライン２０４と、その交差部ごとに形成された薄膜トランジスタ２３０と、その交差構造に用意された画素領域に水平電界を成すように形成された画素電極２２２及び共通電極２２４と、接した画素領域の共通電極２２４を連結するための連結ライン２２６とを具備する。 
【００４９】
ゲートライン２０２は薄膜トランジスタ２３０のゲート電極２０６にゲート信号を供給する。データライン２０４は薄膜トランジスタ２３０のドレイン電極２１０を通じて画素電極２２２に画素信号を供給する。ゲートライン２０２とデータライン２０４は交差構造に形成されて画素領域を定義する。連結ライン２２６は接した画素領域の共通電極２２４を互いに連結して液晶駆動のための基準電圧を各共通電極２２４に供給する。 
【００５０】
薄膜トランジスタ２３０はゲートライン２０２のゲート信号に応答してデータライン２０４の画素信号が画素電極２２２に充電されて維持されるようにする。このために、薄膜トランジスタ２３０はゲートライン２０２に接続されたゲート電極２０６と、データライン２０４に接続されたソース電極２０８と、画素電極２２２に接続されたドレイン電極２１０とを具備する。また、薄膜トランジスタ２３０はゲート電極２０６とゲート絶縁膜２１２を間に置いて重畳されながらソース電極２０８とドレイン電極２１０の間にチャンネルを形成する活性層２１４と、ソース電極２０８及びドレイン電極２１０とオーミック接触のためのオーミック接触層２１６がもっと形成される。 
【００５１】
画素電極２２２は保護膜２１８を貫くコンタクトホール２２０を通じて薄膜トランジスタ２３０のドレイン電極２１０と接続されて画素領域に形成される。特に、画素電極２２２はゲートライン２０２と並んで形成された水平部(２２２a)と、各水平部(２２２a)と接続されてデータライン２０４と並んで形成された垂直部(２２２b)とを具備する。 
【００５２】
共通電極２２４は連結ライン２２６と接続されて画素領域に形成される。特に、共通電極２２４は画素電極２２２の垂直部(２２２b)と並んで形成された第１及び第２垂直部(２２４a,２２４b)と、第１及び第２垂直部(２２４a,２２４b)の間に形成されてゲートライン２０２と並んで形成された水平部(２２４c)とを具備する。 
【００５３】
これによって、薄膜トランジスタ２３０を通じて画素信号が供給された画素電極２２２と連結ライン２２６を通じて基準電圧が供給された共通電極２２４の間に水平電界が形成される。このような水平電界により薄膜トランジスタアレイ基板とカラーフィルターアレイ基板の間から水平方向に配列された液晶分子が誘電異方性により回転するようになる。液晶分子の回転程度に沿って画素領域を透過する光透過率が変わるようになることによって画像を具現するようになる。 
【００５４】
一方、本発明に係るデータライン２０４とゲートライン２０２の交差で用意された画素領域２０５は共通電極２２４と画素電極２２２により用意された梯形の形態を持つ多数の開口領域(P１乃至P１２)を含む。このために、画素電極２２２及び共通電極２２４中からいずれか一つの水平部(２２２a,２２４c)は図９に図示されたところのように画素領域２０５の中心部でデータライン２０４方へますます幅が細く形成される。すなわち、各開口領域の共通電極は直角で曲がった"L"字形態に形成されて、画素電極は共通電極と対角線方向へ見合わせて鈍角で曲がった逆"L"字形態に形成される。ここで、鈍角は９０度より大きくて１５０度より小さい。ゆえに、画素電極(２２２a,２２２b)の二辺の間の角は９０度より大きい。 
【００５５】
図１１は本発明の第３実施例に係る薄膜トランジスタアレイ基板を示す平面図である。 
図１１に図示されたところのようにデータライン２０４とゲートライン２０２の交差で用意された画素領域２０５は共通電極２２４と画素電極２２２により用意された梯形の形態を持つ多数の開口領域(P１乃至P１２)を含む。ここで、共通電極の二辺の間の角は９０度より小さい。例えば各開口領域内の画素電極は直角で曲がった"L"字形態に形成されて、共通電極は画素電極と対角線方向へ見合わせて鋭角で曲がった逆"L"字形態に形成される。図１１に図示されたところのように共通電極３２４の水平部(３２４a,３２４b)中からいずれか一つと垂直部(３２４c)は鋭角で曲がった“L"字形態に形成される。特に、共通電極の二辺の間の角は３０度より大きくて９０度より小さい。 
【００５６】
このような共通電極２２４と画素電極２２２の交差で用意された各開口領域内に位置する液晶は電圧が印加されなければ図１２aに図示されたところのように初期配列状態を維持するようになる。及び、共通電極２２４と画素電極２２２に電圧が印加されれば図９及び図１２bに都市されたところのように共通電極２２４と画素電極２２２の間で分布する電界方向(点線)と平行な方向へ液晶が配列される。このような電界分布により一つの画素領域内に液晶の配列方向が図９及び図１１に図示されたところのように互いに対称されるマルチドメイン構造を持つようになる。これにより、液晶背向方向に係る複屈折を互いに相殺させてカラーシフト現象を最小化することができるし階調反転がない領域を広げることができる。 
【００５７】
このように、各開口領域内の共通電極２２４と画素電極２２２の間の電界は傾くように形成された共通電極２２４及び画素電極２２２中からいずれか一つの水平部(２２４c,２２２a)により電極間の距離が近くなって４５度〜６５度方向に分布される。これによって、液晶の配列方向は４５度〜６５を維持するようになる。 
【００５８】
図１３は本発明の第１及び第２実施例に係る液晶の位置による液晶の回転角度を示す図面である。図１３において横軸は上/下部基板の間の液晶位置(第１領域(I１)は上部基板と接した液晶、第５領域(I５)は下部基板と接した液晶、第３領域(I３)はセルの中心部に位置する液晶、第２領域(I２)は第１領域(I１)と第３領域(I３)の間に位置する液晶、第４領域(I４)は第３領域(I３)と第５領域(I５)の間に位置する液晶)を示して、縦軸は電界が印加される時に液晶の回転角度を示して、T１曲線は本発明の第１実施例に係る液晶の回転角度を示して、T２曲線は本発明の第２実施例に係る液晶の回転角度を示す。 
【００５９】
T1曲線をよく見ると、本発明の第１実施例に係る画素電極と共通電極に電圧を印加すると、セルの外郭部の第１及び第５領域(I１,I５)に位置する液晶は電圧背向初期状態を維持していて４５度方向より少なく回転される反面にセルの中心部(I３)に位置する液晶は４５度方向へ回転するようになる。 
【００６０】
このように、本発明の第１実施例に係る液晶は電圧を印加するようになると、セルの外郭部に位置する液晶により平均回転角度が小くなって透過率が相対的に低くなる。 
【００６１】
T２曲線をよく見ると、本発明の第２実施例に係る画素電極と共通電極に電圧を印加すると上部基板と下部基板と隣接されるように、セルの外郭部(I１,I５)に位置する液晶は電圧背向初期状態を維持しているが本発明の第１実施例に係る液晶より大きい角度に回転されて、セルの第２及び第４領域(I２I４)に位置する液晶は４５度方向へ回転するようになる。すなわち、本発明の第１実施例に係る液晶領域と比べて４５度方向へ回転する液晶領域が広くなる。このように、本発明の第２実施例に係る液晶は電圧を印加するようになると、セルの第２及び第４領域(I２,I４)に位置する液晶は４５度方向へ回転するから、透過率に寄与する液晶領域が広くなるようになるから平均透過率が相対的に高くなる。 
【００６２】
図１４a乃至図１８bは本発明の第２実施例に係る薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図である。 
図１４a及び図１４bを参照すると、下部基板２０１上にゲートライン２０２、ゲート電極２０６、連結ライン２２６及び共通電極２２４を含む第１導電パターン群が形成される。 
【００６３】
これを詳しく説明すると、下部基板２０１上にスパッタリング方法などの蒸着方法を利用してゲート金属層が形成される。ここで、ゲート金属層はアルミニウム係金属、銅(Cu)、クロム(Cr)などが利用される。このゲート金属層がフォトリソグラフィ工程とエッチング工程にパターニングされることによってゲートライン２０２、そのゲートライン２０２と接続されたゲート電極２０６、第１及び第２垂直部(２２４a,２２４b)と水平部(２２４c)を持つ共通電極２２４、接した画素領域の共通電極２２４を互いに連結する連結ライン２２６を含む第１導電パターン群が形成される。 
【００６４】
図１５a及び図１５bを参照すると、第１導電パターン群が形成された下部基板２０１上にゲート絶縁膜２１２が形成される。及び、ゲート絶縁膜２１２上に活性層２１４及びオーミック接触層２１６を含む半導体パターンが形成される。 
【００６５】
これを詳しく説明すると、第１導電パターン群が形成された下部基板２０１上にPECVD、スパッタリングなどの蒸着方法を通じてゲート絶縁膜２１２、第１及び第２半導体層が順次的に形成される。ここで、ゲート絶縁膜２１２の材料としては酸化シリコン(SiOx)または窒化シリコン(SiNx)などの無機絶縁物質が利用される。第１半導体層は不純物がドーピングされない非晶質シリコンが利用されて、第２半導体層はN型またはP型の不純物がドーピングされた非晶質シリコンが利用される。その後、第１及び第２半導体層がフォトリソグラフィ工程とエッチング工程によりパターニングされることによって活性層２１４とオーミック接触層２１６を含む半導体パターンが形成される。 
【００６６】
図１６a及び図１６bを参照すると、半導体パターンが形成されたゲート絶縁膜２１２上にソース電極２０８、ドレイン電極２１０及びデータライン２０４を含む第２導電パターン群が形成される。 
【００６７】
このために、半導体パターンが形成されたゲート絶縁膜２１２上にスパッタリングなどの蒸着方法を通じてデータ金属層が順次的に形成される。ここで、データ金属層としては銅(Cu)、モリブデン(Mo)、チタン、タンタル、モリブデン合金(Mo alloy)などが利用される。このデータ金属層がフォトリソグラフィ工程とエッチング工程によりパターニングされることによってデータライン２０４、ソース電極２０８、及びドレイン電極２１０を含むデータパターンが形成される。 
【００６８】
その後、ソース電極２０８及びドレイン電極２１０をマスクで利用してソース及びドレイン電極(２０８,２１０)により露出したチャンネル部のオーミック接触層２１６が乾式エッチングされることによってチャンネル部の活性層２１４が露出する。 
【００６９】
図１７a及び図１７bを参照すると、第２導電パターン群が形成されたゲート絶縁膜２１２上にコンタクトホール２２０を含む保護膜２１８が形成される。 
【００７０】
このために、第２導電パターン群が形成されたゲート絶縁膜２１２上に PECVDなどの蒸着方法で保護膜２１８が全面形成される。ここで、保護膜２１８はゲート絶縁膜２１２のような無機絶縁物質や誘電常数が小さなアクリル(acryl)系有機化合物、BCBまたはPFCBなどのような有機絶縁物質が利用される。 
【００７１】
この保護膜２１８がフォトリソグラフィ工程とエッチング工程にパターニングされることによってコンタクトホール２２０が形成される。コンタクトホール２２０は保護膜２１８を貫いてドレイン電極２１０を露出させる。 
【００７２】
図１８a及び図１８bを参照すると、保護膜２１８上に画素電極２２２を含む第３導電パターン群が形成される。 
このために、保護膜２１８上にスパッタリングなどの蒸着方法で透明導電膜が塗布される。ここで、透明導電膜の材料としてはインジウムスズオキサイド(Indium Tin Oxide : ITO)、スズオキサイド(Tin Oxide : TO)、インジウムジンクオキサイド(Indium Zinc Oxide : IZO)またはインジウムスズジンクオキサイド(Indium Tin Zinc Oxide : ITZO)などが利用される。この透明導電膜がフォトリソグラフィ工程とエッチング工程を通じてパターニングされることによって画素電極２２２を含む第３導電パターン群が形成される。画素電極２２２はコンタクトホール２２０を通じてドレイン電極２１０と電気的に接続される。この画素電極２２２は共通電極２２４と一緒にゲートライン２０２と平行に形成されて共通電極２２４と水平電界を成す。 
【００７３】
図１９は本発明の第４実施例に係る薄膜トランジスタアレイ基板を示す平面図である。 
図１９に図示されたところのようにデータライン２０４とゲートライン２０２の交差で用意された画素領域２０５は共通電極２２４と画素電極４２２により用意された梯形の形態を持つ多数の開口領域(P１乃至P１２)を含む。このために、画素電極４２２の水平部(４２２a)は図１９に図示されたところのように画素領域２０５の中心部でデータライン２０４の方へますます幅が広く形成される。すなわち、各開口領域の共通電極は直角で曲がった"L"字形態に形成されて、画素電極は共通電極と対角線方向へ見合わせて鋭角で曲がった逆 "L"字形態に形成される。特に、画素電極(４２２a,４２２b)の二辺の間の角は ３０度より大きくて９０度より小さい。 
【００７４】
図２０は本発明の第５実施例に係る薄膜トランジスタアレイ基板を示す平面図である。 
図２０に図示されたところのようにデータライン２０４とゲートライン２０２の交差で用意された画素領域２０５は共通電極４２４と画素電極３２２により用意された梯形の形態を持つ多数の開口領域(P１乃至P１２)を含む。共通電極の二辺の間の角は９０度乃至１５０度である。例えば各開口領域内の画素電極は直角で曲がった"L"字形態に形成されて、共通電極は画素電極と対角線方向へ見合わせて鈍角で曲がった逆"L"字形態に形成される。図２０に図示されたところのように共通電極４２４の水平部(４２４a,４２４b)は中からいずれか一つと垂直部(４２４c)は鈍角で曲がった“L"字形態に形成される。特に、共通電極の二辺の間の角は９０度より大きくて１５０度より小さい。 
【００７５】
図２１は本発明の第６実施例に係る薄膜トランジスタアレイ基板の構造を示す平面図である。 
図２１に図示された共通電極５２４は各開口領域(P１乃至P１２)から “L"字形態に形成される。偶数番目の開口領域(P２乃至P１２)に位置する共通電極(５２４a)と奇数番目の開口領域(P１乃至P１１)に位置する共通電極(５２４b)は互いに連結されている。及び、画素電極４２２は各開口領域(P１乃至P１２)で一方の辺が傾いた”L"字形態に形成される。この画素電極４２２の二辺の間の角は９０度より大きくて１５０度より小さい。 
【００７６】
一方、図２１に図示された画素電極４２２及び共通電極５２４は梯形の形態に形成される図９、図１１、図１８、図１９に図示された画素電極及び共通電極に比べて開口率を進めることができる。これは梯形の形態の画素電極または共通電極が不透明金属に形成される場合、図２１に図示された画素電極４２２及び共通電極５２４に比べて光を遮断する領域が広くなって開口率が減少されるからである。 
【００７７】
以上説明した内容を通じて当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正ができる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲により決められなければならない。 
【図面の簡単な説明】
【００７８】
【図１】従来の水平電界印加型薄膜トランジスタアレイ基板を示す平面図。
【図２】図１で線"II-II'"に沿って切り取った薄膜トランジスタアレイ基板を詳しく示す断面図。
【図３】図１及び図２に図示された液晶の配列に係る透過率特性を示す図面。
【図４】本発明の第１実施例に係る薄膜トランジスタアレイ基板を示す平面図。
【図５ａ】電界変化に係る図４に図示された液晶の配列方向を示す図面。
【図５ｂ】電界変化に係る図４に図示された液晶の配列方向を示す図面。
【図６】図４に図示された多数の開口領域内に位置する液晶の動きを示す平面図。
【図７】図４に図示された液晶の配列に係る透過率特性を示す図面。
【図８】図４に図示された薄膜トランジスタアレイ基板を含む液晶表示装置の電圧対透過率特性を示すグラフ。
【図９】本発明の第２実施例に係る薄膜トランジスタアレイ基板を示す平面図。
【図１０】図９で線"Ｘ-Ｘ'"に沿って切り取った薄膜トランジスタアレイ基板を示す断面図。
【図１１】図９に図示された共通電極及び画素電極の他の形態を示す平面図。
【図１２ａ】電界変化による図９及び図１０に図示された液晶の配列方向を示す図面。
【図１２ｂ】電界変化による図９及び図１０に図示された液晶の配列方向を示す図面。
【図１３】本発明の第１及び第２実施例に係る薄膜トランジスタアレイ基板の液晶特性を示すグラフ。
【図１４ａ】図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。
【図１４ｂ】図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。
【図１５ａ】図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。
【図１５ｂ】図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。
【図１６ａ】図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。
【図１６ｂ】図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。
【図１７ａ】図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。
【図１７ｂ】図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。
【図１８ａ】図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。
【図１８ｂ】図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。
【図１９】本発明の第３実施例に係る薄膜トランジスタアレイ基板を示す平面図。
【図２０】本発明の第４実施例に係る薄膜トランジスタアレイ基板を示す平面図。
【図２１】本発明の第５実施例に係る薄膜トランジスタアレイ基板を示す平面図。
【符号の説明】
【００７９】
２、１０２:ゲートライン
４、１０４:データライン 
６、１０６:ゲート電極
８、１０８:ソース電極 
１０、１１０:ドレイン電極
１２、１１２:ゲート絶縁膜 
１４、１１４:活性層
１６、１１６:オーミック接触層 
２２、１２２:画素電極 
【図１】
2005173617.tif 000003
【図２】
2005173617.tif 000004
【図３】
2005173617.tif 000005
【図４】
2005173617.tif 000006
【図５ａ】
2005173617.tif 000007
【図５ｂ】
2005173617.tif 000008
【図６】
2005173617.tif 000009
【図７】
2005173617.tif 000010
【図８】
2005173617.tif 000011
【図９】
2005173617.tif 000012
【図１０】
2005173617.tif 000013
【図１１】
2005173617.tif 000014
【図１２ａ】
2005173617.tif 000015
【図１２ｂ】
2005173617.tif 000016
【図１３】
2005173617.tif 000017
【図１４ａ】
2005173617.tif 000018
【図１４ｂ】
2005173617.tif 000019
【図１５ａ】
2005173617.tif 000020
【図１５ｂ】
2005173617.tif 000021
【図１６ａ】
2005173617.tif 000022
【図１６ｂ】
2005173617.tif 000023
【図１７ａ】
2005173617.tif 000024
【図１７ｂ】
2005173617.tif 000025
【図１８ａ】
2005173617.tif 000026
【図１８ｂ】
2005173617.tif 000027
【図１９】
2005173617.tif 000028
【図２０】
2005173617.tif 000029
【図２１】
2005173617.tif 000030