(57)【要約】  【課題】  オーディオデータなど本来のデータ以外のコントロール信号や映像データ等のデータを本来のデータのジッターとして故意に付加して伝送する。  【解決手段】  送信する本来のデータＤＡＴＡと、クロックＭＣＫ、ＢＣＫ、ＬＲＣＫを出力するデータ発生部１と、クロックに変調された本来のデータを送信する送信部２とからなる送信側機器Ｔに、付加データＤａで変調されたジッターを含むＭＣＫを出力する変調部４を設け、送信部２内の時間軸が、すべてジッターを持ったクロックで動作するようにして、ジッターを持ったデータを送信する。そして、１次ＰＬＬ部５ａを有する本来のデータを得る受信部５と、データ使用部７からなる受信側機器Ｒに、受信されたジッターを含むデータ用信号同期クロックＬＲＣＫから付加データＤａに戻す復調部８を設けて付加データＤａを得る。  【選択図】  図１
2005123935.tif 000002
【特許請求の範囲】
【請求項１】
基準クロックの概念のあるデジタルデータを伝送するシステムにおいて、
前記基準クロックに、付加データを変調されたジッターとして加えることにより、本来のデータの他に付加データを送ることを特徴とするデータ伝送方法。
【請求項２】
請求項２に記載のデータ伝送方法において、
前記ジッターの大きさ及び周波数が伝送システムのフォーマット上、許容される範囲に収められていることを特徴とするデータ伝送方法。
【請求項３】
請求項１、２のいずれかに記載のデータ伝送方法において、
前記基準クロックのジッターが性能に直接影響をあたえない範囲に制限されていることを特徴とするデータ伝送方法。
【請求項４】
請求項１乃至３のいずれかに記載のデータ伝送方法において、
前記ジッター成分が伝送フォーマットの許容範囲内でも、受信デバイスにより発生された基準クロックを、狭帯域、低ゲインの２次ＰＬＬ部を通し、基準クロックのジッター成分をほぼ完全に除去することを特徴とするデータ伝送方法。
【請求項５】
請求項１乃至４のいずれかに記載のデータ伝送方法において、
付加データのエラー訂正回路を持つことを特徴とするデータ伝送方法。
【請求項６】
請求項１乃至５のいずれかに記載のデータ伝送方法において、
ジッターが＋又は−の片方に集中し、基準クロックの周波数がずれないように、付加データの変調方式が直流成分及び／又は低周波成分を持たないことを特徴とするデータ伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、本来のデータと共に付加データを変調されたジッターとして送るようにしたデータ伝送方法に関する。
【背景技術】
【０００２】
従来、基準クロックの概念のあるデジタルオーディオデータの伝送システム（ＩＥＣ９５８，ＵＳＢ，ＵＡＲＴ等）は、図１０に示すように、送信側機器Ｔは、データ発生部１と、デジタルオーディオインターフェイスデバイス（送信部）２等により構成されている。また、受信側機器Ｒは、ＰＬＬ（ｐｈａｓｅ−ｌｏｃｋｅｄ  ｌｏｏｐ）５ａを内蔵または外付けのデジタルオーディオインターフェイスデバイス（受信部）５と、ＤＡＣ（Ｄ／Ａコンバータ）、ＤＳＰ（デジタル信号処理用プロセッサ）等を備えたオーディオデータ使用部７等により構成されている。
【０００３】
データ発生部１はデジタルオーディオデータＤＡＴＡと、メインクロックＭＣＫと、メインロックＭＣＫを２分周（または４分周又は８分周）したビットクロックＢＣＫと、ビットクロックＢＣＫを６４分周した左右を分けているクロックＬＲＣＫ等を作成し、送信部２はデジタルオーディオデータＤＡＴＡをクロックＬＲＣＫに変調して所定の伝送フォーマットで送信する。
【０００４】
受信部５は送信を所定の伝送フォーマットで受信し、データＤＡＴＡとクロックＬＲＣＫ、ＢＣＫ、ＭＣＫをオーディオデータ使用部７に出力し、オーディオデータ使用部７はこれらのクロックを用いてデジタルデータＤＡＴＡをＤＡＣ等でアナログ信号に変換して使用する。
【０００５】
通常デジタルオーディオデータ伝送のジッター（揺らぎ）は、音質に悪影響があるため、出来うる限りジッターを低減する方向にあつた。ジッターの除去方法には、ジッターを含む信号のジッターを追従するクロック発生回路等がある（例えば、特許文献１参照。）。
【特許文献１】特許第２０８００３０５号公報（第４欄、第１図）。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、データ伝送のジッターに関しては、伝送フォーマット上許容範囲が定められているか定義は無いことが多く、必ずしも、ジッター＝０である必要はないが、従来、ジッターを用いて付加情報等を伝送するという発想はなかった。
【０００７】
本発明は、オーディオデータなど本来のデータ以外の、コントロール信号や映像データ等のデータを本来のデータのジッターとして故意に付加して伝送するデータ伝送方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のデータ伝送方法は、基準クロックの概念のあるデジタルデータを伝送するシステム（ＩＥＣ９５８，ＵＳＢ，ＵＡＲＴ等）において、前記基準クロックに変調されたジッターを故意に加え、それにより、本来の信号の他に付加データを送ることを特徴とするものである。
【０００９】
上記データ伝送方法においては、前記ジッターの大きさ及び周波数を伝送システムのフォーマット上、許容される範囲に収めること、前記基準クロックのジッターを性能に直接影響をあたえない範囲に制限すること、前記ジッター成分が伝送フォーマットの許容範囲内でも、受信デバイスにより発生された基準クロックを、狭帯域、低ゲインの２次ＰＬＬ部を通し、基準クロックのジッター成分をほぼ完全に除去すること、前記付加データのエラー訂正回路を設けること、ジッターが＋又は−の片方に集中し、基準クロックの周波数がずれないように、付加データの変調方式が直流成分及び／又は低周波成分を持たないこと、ジッターが＋ｏｒ−の片方に集中し、基準クロックの周波数がずれないように、付加データの変調方式が直流成分及び／又は低周波成分を持たないこと、などが望ましい。
【発明の効果】
【００１０】
本発明は、基準クロックの概念のあるデジタルデータを伝送するシステムにおいて、基準クロックに、変調されたジッターを故意に加え、それにより本来のデータの他に付加データを送るようになっているので、
（１）機器本来の性能に影響を与えずに、簡単な構成で、伝送フォーマットの許容範囲で確実に付加データを伝送できる。  
（２）付加データの送信は周波数軸でのゆらぎを利用しているため、振幅、デュティー等の影響をうけない。
【発明を実施するための最良の形態】
【００１１】
本発明の実施の形態について図１〜８を用いて説明する。図１は実施の形態に係るデジタルオーディオデータ伝送システムの概略構成図、図２はジッター発生部を示すブロック回路図、図４はジッター検出部を示すブロック回路図、図７はジッター判定部を示すブロック回路図である。なお、図中、従来図１０と同一構成部分には同一符号を付してある。
【００１２】
（システム構成）
図１について、送信側機器Ｔは、オーディオ信号をデータ化したデジタルオーディオデータＤＡＴＡ及びメインクロックＭＣＫ、ビットクロックＢＣＫ、左右を分けているクロックＬＲＣＫ等を出力するデータ発生部１と、データ発生部１からのデータＤＡＴＡと、クロックＢＣＫ、ＭＣＫ、ＬＲＣＫ等が入力し、ＬＲＣＫに変調されたデータを送信するデジタルオーディオインターフェイスデバイス（送信部）２と、データにジッター成分として付加する付加データＤａ（例えば、受信側オーディオ機器制御用データ）を発生させる、マイコン等からなる付加データ発生部（ジッター付加用デバイス）３と、上記データ発生部１からのクロックＭＣＫを付加データＤａで変調し送信部２にジッターのあるクロックＭＣＫを出力する変調部４とから構成されている。付加データをジッターとして発生させるジッター発生部は、付加データ発生部（ジッター付加用デバイス）３、変調部４等で構成されている（図２）。
【００１３】
また、受信側機器Ｒは、１次ＰＬＬ部５ａが内蔵または外付けされているデジタルオーディオインターフェイスデバイス（受信部）５と、受信部５からのジッターのあるＬＲＣＫからジッタのないＭＣＫを得る２次ＰＬＬ部６と、受信部５及び２次ＰＬＬ部６からＤＡＴＡとＢＣＫ、ＬＲＣＫ、ＭＣＫ等が入力するＤＡＣ、ＤＳＰ等を備えたオーディオデータ使用部７と、受信部５からのＬＲＣＫから付加データを復調する復調部８と、復調部８からの付加データＤａを利用するマイコン等からなるデータ処理・利用部９とから構成されている。
【００１４】
受信した信号に含まれているジッターを検出して復調して付加データＤａを得るためのジッター検出部は、２次ＰＬＬ部６、復調部（ジッター＋ｏｒ−判定部）８等で構成されている（図４）。
【００１５】
なお、ジッターの付加は、伝送フォーマット上、許容される範囲で付加する。また、データにジッターを付加すると音声に悪影響、及び受信部５の１次ＰＬＬ部５ａがロックしない、等の問題があるため、ジッターの帯域及び大きさは、１次ＰＬＬ部５ａが追従できる範囲とする。また、ＬＲＣＫとＢＣＫ及びＤＡＴＡが、半ＢＣＫ以上ずれるとデータが再現できないため、最低限それ以下のジッターとする。また、ＵＳＢ等のパケット通信的、ブロック転送的な場合、２次ＰＬＬ６の帯域は、各パケット、ブロックの間隔で決まる。
【００１６】
また、従来図１０のようにＬＲＣＫから受信部５の１次ＰＬＬ部５ａで作ったＤＡＣ等用のＭＣＫ（音の時間軸を決定する、音質上一番大事なクロック）を使用すると、ジッターのため音質に多大な影響をあたえる。それを回避するために、２次ＰＬＬ部６を用いジッターのあるＬＲＣＫから、ジッターのないＭＣＫを作製する。そのため２次ＰＬＬ部６は帯域、ゲイン等、可聴帯域以上のジッターには追従しない特性のものを使用する。
【００１７】
（ジッター発生部）
図２について、ジッター発生部は、ジッター付加用デバイス３、ジッターのあるクロックＭＣＫを発生させる変調部４等で構成されている。変調部４は、データ発生部１にあるマスタークロック発信部（水晶発振器等）１１からの基準クロックＡ（ＭＣＫ）を可聴帯域外の数Ｈｚまで分周したＰＬＬの基準クロックＢとする分周部４１と、この基準クロックＢとＰＬＬの比較クロックＥとを位相を比較して発信制御信号Ｆを出力する狭帯域、低ゲインのＰＬＬ４２と、この発信制御信号Ｆにジッター付加用デバイス３からのジッター成分Ｇ（付加データＤａ）を混合するＭＩＸ（混合器）４３と、ＭＩＸ４３からのジッター成分Ｇが付加された発信制御信号Ｃで制御されてジッターを含むマスタークロックＤを出力するマスタークロック発信部（ＬＣ又はＲＣ等のＶＣＦ）４４と、このジッターを含むマスタークロックＤを分周してＰＬＬ４２の比較クロック信号Ｅを出力する分周部４５とにより構成されている。またジッターを含むマスタークロックＤは、送信部２にあるデータオリジナル送信デバイス・クロック生成部２１にも供給される。
【００１８】
上記ジッター発生部の動作について、図３を参照して説明する。マスタークロック発信部１１から出力される基準クロックＡ（ＭＣＫ）の精度は水晶発信精度である。それを分周部４１で可聴帯域外の数Ｈｚまで分周し、ＰＬＬ４２の基準クロックＢとしている。また、マスタークロック発信部４４には、ＰＬＬ４２から出力される水晶精度で発信周波数を決める発信制御信号Ｆと、ジッター付加用デバイス３からの数Ｈｚまで分周すれば全く表にでてこない周波数とレベルのジッター成分信号Ｇの双方をＭＩＸ部４３で混合した発信制御信号Ｃでマスタークロック発信部４４を制御しているので、マスタークロック発信部４４から出力されるマスタークロックＤはジッターを持ったクロック（ＭＣＫ）となる。このジッターを持ったマスタークロックＤでデータオリジナル送信デバイス・クロック生成部２１のクロック生成部を制御するので、すべてのクロックはジッターを持ったものとなり、送信部２内の時間軸は、すべてこのジッターを持ったクロックで動作する。
【００１９】
そのため、オリジナル送信デバイス・クロック生成部２１からの出力されるデータ信号Ｈもジッターを持つクロック（ＬＲＣＫ）で変調されたジッターが付加されたデータ信号Ｈとなり、そのまま最終出力部２２から送信される。ただし、このジッターの大きさは、受信側の入力デバイス及びその信号を利用するデバイスが、誤動作しない大きさ、すなわち受信側の入力デバイスのＰＬＬがロックでき、かつその入力デバイスの出力を、受信側でジッター成分をたたきなおせる範囲（半ＢＣＫ（１２８Ｆｓ））以内の必要がある。
【００２０】
（ジッター検出部）
図４について、オリジナル受信デバイス・クロック生成用１次ＰＬＬ部５１は、入力信号Ｉを受けて、通常、ＤＡＴＡ信号、ＢＣＫ信号、ＬＲＣＫ信号、ＭＣＫ信号を出力する受信部２における入力デバイスである。ジッター検出部は、このオリジナル受信デバイス・クロック生成用１次ＰＬＬ部（入力デバイス）５１とデータ使用デバイス（オーディオデータ使用部）７との間に接続された入力デバイス５１から出力されるデータ用信号Ｊ（１〜３）をきれいなデータ用信号Ｌ（１〜３）に変えるためのＤタイプＦＦブロック５２と、マスタークロック２５６Ｆｓ等を分周してＦＦブロック５２をクロック信号Ｋ（１２８Ｆｓ）で動作させる分周部５３と、入力デバイス５１から出力されるデータ用信号の同期信号（ＬＲＣＫ等）から上記マスタークロック２５６Ｆｓ等を作る２次ＰＬＬ部６と、上記ＦＦブロック５２入力側のＬＲＣＫ又はＢＣＫ信号ＭとＦＦブロック５２出力側のＬＲＣＫ又はＢＣＫ信号Ｎから付加データを検出するジッター＋ｏｒ−判定部（復調部）８とから構成されている。
【００２１】
また、上記２次ＰＬＬ部６は、データ用信号の同期クロック（ＬＲＣＫ等）を数Ｈｚに分周する分周部６１と、この分周されたクロックを基準クロックとして分周部６４から出力される数Ｈzの比較クロックの位相を比較して発信制御信号を出力する狭帯域、低ゲインのＰＬＬ６２と、この発信制御信号により制御されてマスタークロック２５６Ｆｓを出力するＣＶＦ６３と、このマスタークロック２５６Ｆｓを数Ｈｚに分周して上記比較クロックを出力する分周部６４とにより構成されている。ジッター＋ｏｒ−判定部８の構成は後述する。
【００２２】
上記ジッター検出部の動作について図５を参照して説明する。送信部２からジッターを含んだデータが送信されると、受信デバイス・クロック生成用１次ＰＬＬ部（入力デバイス）５１にはジッターを含んだ入力信号Ｉが入力し、このジッターを含んだ入力信号Ｉは入力デバイス５１の１次ＰＬＬ部（５ａ）でロックされ、入力デバイス５１からジッターのあるデータ用信号Ｊ（１〜３）（ＤＡＴＡ、ＢＣＫ、ＬＲＣＫ等）が出力される。このデータ用信号の同期クロック（ＬＲＣＫ等）を分周部６１で数Ｈｚまで分周すると、最初からジッターの成分には低周波は入ってないので、分周部６１からジッターのないきれいな波形が得られる。これを基準クロックにして、狭帯域、低ゲインの２次ＰＬＬ６によりマスタークロック（２５６Ｆｓ等）を作る（入力デバイスからのマスタークロックは使用しない）。このメインロック２５６Ｆｓ等を分周部５３で分周し、１２８ＦｓのクロックＫを作る。この１２８ＦｓのクロックＫで、ジッターを含むデータ信号Ｊ（１〜３）の立ち上がりでＤタイプＦＦブロック５２をラッチして時間軸のきれいなジッタが含まれない信号Ｌ（１〜３）にたたき直している。このようにしてＤＡＣ，ＤＳＰ等のデータ使用デバイス９には、時間軸のきれいに揃った信号が供給でき、音質上問題となることはない。
【００２３】
ここで図５の波形図より分るように、ジッターの幅が１２８Ｆｓ（１／２ＢＣＫ）以上の場合、正確にデータ信号の時間軸をあわせる事が不可能になり、データの正確さを保証できなくなる。
【００２４】
図６に１次ＰＬＬ部と２次ＰＬＬ部のゲインと周波数の関係を示す。１次ＰＬＬ部５ａは必ず入力信号にロックさせるため、そのゲインは曲線ａのように大きく帯域も広い。２次ＰＬＬ６は１次ＰＬＬ部５ａにより一旦ロックしてあるためと、音声信号帯域には追従しないようにするため、帯域は低くそのゲインは曲線ｂのように少なめにしてある。斜線部ｃは１次ＰＬＬ部５ａでロック可能で、かつ、２次ＰＬＬ６は追従しない部分で、付加データＤａの伝送に利用できる領域を示している。なお、変調方式は上記のものに限定されるものではなく、種々の変調方式に利用できる。
【００２５】
（ジッター＋ｏｒ−判定部）
図７、８について、上記図４のジッター＋ｏｒ−判定部（復調部）８は、ＤタイプＦＦブロック５２の入力側のジッターのあるＬＲＣＫ又はＢＣＫ信号Ｍと出力側のジッターのないＬＲＣＫ又はＢＣＫ信号Ｎが入力し、ジッターがＬＯＷのとき出力する排他的論理和回路８１ａとジッターがＨｉのき出力する入、出力側に否定子が付いた排他的論理和回路８１ｂとからなるチャージポンプ回路８１と、このチャージポンプ回路８１の出力Ｏが入力するＬＰＦ（ローパスフィルタ）８２と、ＬＰＦ８２から出力されるアナログ信号Ｐをセンター値を基準にディジタル信号に変換してデータ処理・利用部９のマイコンに出力するＡＤＣ又はコンパレータ８３とにより構成されている。
【００２６】
上記ジッター＋ｏｒ−判定部８の動作について、チャージポンプ回路８１に入力する信号Ｍのジッターの周波数がが図８に示すように、＋、−（高、低）に変化すると、ＬＰＦ８２の出力Ｐも＋、−に変化する。ジッターの周波数はジッター成分である付加データにより変化しているので、ＬＰＦ８２の出力ＰをＡＤＣ８３で変換することで、付加データＤａに復調できる。
【００２７】
なお、ＬＰＦ８２の信号Ｐを直接マイコンのＡＤＣに入力してもよい。また、クロックの周波数が高いほど、ジッターの変化も早くできるので、チャージポンプ回路８１に入力させる信号ＭはＬＲＣＫよりＢＣＫの方が転送レートを上げられるが、あまり転送レートを上げるとジッターの変化帯域が広くなり、受信デバイスのＰＬＬがロックしなくなるため、実際のデバイスにより転送レートは決める。
【００２８】
ジッターの変化方向を判断するには、チャージポンプ回路８１の出力信号ＯをＬＰＦで平均化した信号がセンター値であり、水晶発信の精度のレベルなので、そのセンター値を基準にＬＰＦ８２の出力信号Ｐの値が大きいか小さいかを見ればよい。ＬＰＦ後の基準は、回路的にＬＰＦを作ってもよいし、信号ＰをＡＤＣ８３で変換した信号の十分な時間の平均値をマイコン等でソフト的に求め、それと比較してもよい。送られたデータはＬＲＣＫに変調されているので、それを復調して戻せばよく、復調方式は上記のものに限定されるものではない。
【００２９】
本発明の伝送方法は、上記実施形態に限定されるものではない。また、図９に示すように、オーディオデータ伝送や一般のデータ伝送方式に適用することができる。また、アンバランス伝送以外の伝送に適用可能である。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態に係るデータ伝送システムの概略構成図。
【図２】ジッター発生部のブロック回路図。
【図３】ジッター発生部の各部信号波形図。
【図４】ジッター検出部のブロック回路図。
【図５】ジッター検出部の各部信号波形図。
【図６】１次ＰＬＬと２次ＰＬＬのゲインと周波数の関係を示す線図。
【図７】ジッター判定部のブロック回路図。
【図８】ジッター判定部の各部信号波形図。
【図９】（Ａ）〜（Ｄ）は本発明方法の適用可能な伝送方式（例）を示すブロック図。
【図１０】従来例に係るデータ伝送システムの概略構成図。
【符号の説明】
【００３１】
１…データ発生部    ２…デジタルオーディオインターフェイス（送信部）    ３…付加データ発生部、ジッタ付加用デバイス    ４…変調部    ５…デジタルオーディオインターフェイス（受信部）    ５ａ…１次ＰＬＬ部    ６…２次ＰＬＬ部    ７…オーディオデータ使用部    ８…復調部、ジッター＋ｏｒ−判定部    ９…データ処理・利用部、データ使用デバイス    ＤＡＴＡ…本来のデータ、デジタルオーディオデータ    Ｄａ…付加データ    ＭＫＣ、ＢＣＫ、ＬＲＣＫ…クロック
【図１】
2005123935.tif 000003
【図２】
2005123935.tif 000004
【図３】
2005123935.tif 000005
【図４】
2005123935.tif 000006
【図５】
2005123935.tif 000007
【図６】
2005123935.tif 000008
【図７】
2005123935.tif 000009
【図８】
2005123935.tif 000010
【図９】
2005123935.tif 000011
【図１０】
2005123935.tif 000012