(57)【要約】【課題】本発明は、単層電極構造のＣＣＤにおいて、バリア領域の位置ずれによって信号電荷の転送効率が悪化するのを改善できるようにすることを最も主要な特徴としている。【解決手段】たとえば、ｐ型Ｓｉ基板１１の表面部に形成されたｎ型領域１３上に、ゲート酸化膜１５を介して、蓄積電極１７ａ，１７ｂ，１７ｃ，〜とバリア電極２１ａ，２１ｂ，〜とを、同一層により形成する。また、蓄積電極１７ａ，１７ｂ，１７ｃ，〜とバリア電極２１ａ，２１ｂ，〜との間にそれぞれ設けられたギャップ１９ａ，１９ｂより不純物イオン群２３ａ，２３ｂを注入し、バリア電極２１ａ，２１ｂ，〜に対応する、ｎ型領域１３の表面部にそれぞれバリア領域２３を形成してなる構成とされている。【選択図】      図１
2005079293.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の表面部に設けられた第２導電型の半導体領域と、
前記半導体領域上に絶縁膜を介して設けられ、一定の隙間を有して交互に配置された、同一層からなる複数の第１および第２の電極と、
前記複数の第１の電極の相互間にそれぞれ配置された前記複数の第２の電極にそれぞれ対応する、前記半導体領域の表面部にそれぞれ設けられた複数の不純物領域と
を具備したことを特徴とする電荷転送装置。
【請求項２】
前記第１導電型の半導体基板はｐ型であり、前記第２導電型の半導体領域はｎ型であることを特徴とする請求項１に記載の電荷転送装置。
【請求項３】
前記複数の第１および第２の電極のうち、前記複数の第２の電極の電極長は０．０５μｍ〜０．４μｍであり、前記複数の第１の電極の電極長は前記複数の第２の電極の電極長の２倍以上であることを特徴とする請求項１に記載の電荷転送装置。
【請求項４】
前記一定の隙間は０．０５μｍ〜０．３μｍであることを特徴とする請求項１に記載の電荷転送装置。
【請求項５】
前記複数の第２の電極は、それぞれに隣接する前記複数の第１の電極のいずれか一方と電気的に接続されていることを特徴とする請求項１に記載の電荷転送装置。
【請求項６】
前記複数の第１および第２の電極のうち、前記複数の第１の電極は電荷蓄積部用の電極であり、前記複数の第２の電極はバリア部用の電極であることを特徴とする請求項１に記載の電荷転送装置。
【請求項７】
前記複数の不純物領域はｐ型であることを特徴とする請求項６に記載の電荷転送装置。
【請求項８】
前記複数の第１および第２の電極のうち、前記複数の第１の電極はバリア部用の電極であり、前記複数の第２の電極は電荷蓄積部用の電極であることを特徴とする請求項１に記載の電荷転送装置。
【請求項９】
前記複数の不純物領域はｎ型であることを特徴とする請求項８に記載の電荷転送装置。
【請求項１０】
第１導電型の半導体基板の表面部に第２導電型の半導体領域を形成する工程と、
前記半導体領域上に絶縁膜を介し、かつ、一定の隙間を有して交互に配置される、同一層からなる複数の第１および第２の電極を形成する工程と、
前記複数の第２の電極にそれぞれ隣接する、前記複数の第１の電極との間の、少なくとも前記一定の隙間の一方または他方から不純物を導入し、対応する前記半導体領域の表面部にそれぞれ不純物領域を形成する工程と
を備えたことを特徴とする電荷転送装置の製造方法。
【請求項１１】
前記不純物領域を形成する工程は、前記一定の隙間の一方から前記不純物を導入する第１の工程、または、前記一定の隙間の他方から前記不純物を導入する第２の工程を含むことを特徴とする請求項１０に記載の電荷転送装置の製造方法。
【請求項１２】
前記不純物の導入は、前記半導体領域の表面に対して所定の角度をもって行われることを特徴とする請求項１０に記載の電荷転送装置の製造方法。
【請求項１３】
第１導電型の半導体基板と、
前記半導体基板の表面部に設けられた第２導電型の半導体領域と、
前記半導体領域上に絶縁膜を介して設けられ、一定の隙間を有して配置された、同一層からなる複数の電極と、
前記複数の電極のうち、少なくとも独立して駆動される電極に対応する、前記半導体領域の表面部に設けられた不純物領域と
を具備したことを特徴とする電荷転送装置。
【請求項１４】
第１導電型の半導体基板の表面部に第２導電型の半導体領域を形成する工程と、
前記半導体領域上に絶縁膜を介し、かつ、一定の隙間を有して、同一層からなる複数の電極を形成する工程と、
前記複数の電極間の、前記一定の隙間から不純物を導入し、少なくとも独立して駆動される電極に対応する前記半導体領域の表面部に不純物領域を形成する工程と
を備えたことを特徴とする電荷転送装置の製造方法。
【請求項１５】
第１導電型の半導体基板と、
前記半導体基板の表面部に設けられた第２導電型の半導体領域と、
前記半導体領域上に絶縁膜を介して設けられ、一定の隙間を有して配置された、同一層からなる複数の電極と、
前記複数の電極にそれぞれ対応する、前記半導体領域の表面部よりも深いとことにそれぞれ設けられた不純物領域と
を具備したことを特徴とする電荷転送装置。
【請求項１６】
第１導電型の半導体基板の表面部に第２導電型の半導体領域を形成する工程と、
前記半導体領域上に絶縁膜を介し、かつ、一定の隙間を有して、同一層からなる複数の電極を形成する工程と、
前記複数の電極間の、前記一定の隙間から不純物を導入し、前記複数の電極にそれぞれ対応する前記半導体領域の表面部よりも深いとことに不純物領域を形成する工程と
を備えたことを特徴とする電荷転送装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷転送装置およびその製造方法に関するもので、特に、単層電極構造のＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）に関するものである。
【背景技術】
【０００２】
現在、ＣＣＤとしては、２層のポリシリコン（Ｐｏｌｙ−Ｓｉ）電極を有し、２相パルス駆動する構造のものが広く採用されている（たとえば、特許文献１参照）。
【０００３】
図１５は、従来の埋め込み形ＣＣＤの構成例を示すものである。ここでは、ｎチャネル型を例に説明する。図１５に示すように、ｐ型Ｓｉ基板１０１の表面部には、埋め込みチャネル用のｎ型領域１０３が形成されている。このｎ型領域１０３の表面上には、ゲート酸化膜１０５を介して、複数の電荷蓄積部用の電極（以下、蓄積電極と略記する）１０７ａ，１０７ｂ，１０７ｃ，〜が選択的に設けられている。上記蓄積電極１０７ａ，１０７ｂ，１０７ｃ，〜は、それぞれ絶縁膜１０８によって覆われている。
【０００４】
また、上記各蓄積電極１０７ａ，１０７ｂ，１０７ｃ，〜の相互間に対応する、上記ｎ型領域１０３の表面部には、それぞれバリア部用のｐ型拡散領域（以下、バリア領域と略記する）１０９が形成されている。そして、各バリア領域１０９に対応する、上記蓄積電極１０７ａ，１０７ｂ，１０７ｃ，〜の相互間には、それぞれ、バリア部用の電極（以下、バリア電極と略記する）１１１ａ，１１１ｂ，〜が設けられている。たとえば、上記バリア電極１１１ａは上記蓄積電極１０７ａと電気的に接続され、上記バリア電極１１１ｂは上記蓄積電極１０７ｂと電気的に接続されている。
【０００５】
上記した構成の埋め込み形ＣＣＤの場合、駆動時に、上記蓄積電極１０７ａおよび上記バリア電極１１１ａと上記蓄積電極１０７ｂおよび上記バリア電極１１１ｂとに対し、それぞれ逆相の２相パルスが印加される。つまり、上記蓄積電極１０７ａおよび上記バリア電極１１１ａに対しては、たとえば図１７（ａ）に示すパルスが、また、上記蓄積電極１０７ｂおよび上記バリア電極１１１ｂに対しては、たとえば図１７（ｂ）に示すパルスが、それぞれ印加される。
【０００６】
図１６は、上記した構成の埋め込み形ＣＣＤに上記の２相パルスを印加した際の、電荷転送チャネルの電位分布を示すものである。なお、同図（ａ）は２相パルス印加時の時刻Ｔ1 における電位分布を、同図（ｂ）は時刻Ｔ2 における電位分布を、それぞれ示している。また、この例の場合、時刻Ｔ1 から時刻Ｔ2 への変化にともなって、信号電荷ｅは、上記蓄積電極１０７ｂの下方より上記蓄積電極１０７ａの下方へと移動する。
【０００７】
このように、２相パルス駆動される構造のＣＣＤは、一般に、駆動用パルスが単純であり、高速性に優れている。
【０００８】
ここで、図１８を参照して、上記した埋め込み形ＣＣＤの製造方法について説明する。まず、ｐ型Ｓｉ基板１０１の表面上にゲート酸化膜１０５を形成した後、イオン注入法などにより、埋め込みチャネル用のｎ型領域１０３を形成する（同図（ａ）参照）。次いで、上記ゲート酸化膜１０５上に１層目のＰｏｌｙ−Ｓｉ層を堆積し、それをパターニングして、複数の蓄積電極１０７ａ，１０７ｂ，１０７ｃ，〜を選択的に形成する（同図（ｂ）参照）。次いで、上記蓄積電極１０７ａ，１０７ｂ，１０７ｃ，〜をマスクにｐ型の不純物イオン（たとえば、ボロン）を注入し、上記ｎ型領域１０３の表面部に不純物濃度の異なるバリア領域１０９を形成する（同図（ｃ）参照）。次いで、上記蓄積電極１０７ａ，１０７ｂ，１０７ｃ，〜を絶縁膜１０８によって覆った後（同図（ｄ）参照）、２層目のＰｏｌｙ−Ｓｉ層を堆積し、それをパターニングして、複数のバリア電極１１１ａ，１１１ｂ，〜を形成する。こうして、図１５に示した構成の埋め込み形ＣＣＤが完成する。
【０００９】
ところで、半導体装置の製造においては、加工精度の向上により、最近では、０．１μｍ〜０．２μｍのパターンの形成が可能になってきた。上記した構成の埋め込み形ＣＣＤの場合、絶縁膜１０８の膜厚は、通常、０．１μｍ〜０．２μｍ程度である。そのため、１層目と２層目のＰｏｌｙ−Ｓｉ層を０．１μｍ〜０．２μｍ程度の狭ギャップを設けて加工することができれば、蓄積電極およびバリア電極を単層により形成することが可能である。
【００１０】
図１９は、単層電極構造（または、単層ＣＣＤ構造）を有する、ｎチャネル型の埋め込み形ＣＣＤの製造方法を示すものである。この例の場合、まず、ｐ型Ｓｉ基板１０１の表面上にゲート酸化膜１０５を形成した後、イオン注入法などにより、埋め込みチャネル用のｎ型領域１０３を形成する（同図（ａ）参照）。次いで、レジスト２０１をマスクに、ｐ型の不純物イオン（たとえば、ボロン）を注入し、上記ｎ型領域１０３の表面部に不純物濃度の異なるバリア領域１０９を形成する（同図（ｂ）参照）。次いで、上記ゲート酸化膜１０５上にＰｏｌｙ−Ｓｉ層を堆積し、それをパターニングして、蓄積電極とバリア電極とを兼用する複数のポリシリコン電極２０３ａ，２０３ｂ，２０３ｃ，〜を選択的に形成する（同図（ｃ）参照）。その際、上記ポリシリコン電極２０３ａ，２０３ｂ，２０３ｃ，〜は、互いに０．１μｍ〜０．２μｍ程度の狭ギャップ２０５を設けて加工される。こうして、１層のＰｏｌｙ−Ｓｉからなる電極を備える単層ＣＣＤ構造の埋め込み形ＣＣＤが完成する。
【００１１】
上記した単層ＣＣＤ構造の埋め込み形ＣＣＤの場合、たとえば図２１（ａ），（ｂ）に示すように、上記ポリシリコン電極２０３ａ，２０３ｂに対し、それぞれ逆相の２相パルスが印加される。これにより、電荷転送チャネルのチャネル電位として、たとえば図２０（ａ），（ｂ）に示すような電位分布が得られる。
【００１２】
このように、単層ＣＣＤ構造の埋め込み形ＣＣＤは、電極を１層のＰｏｌｙ−Ｓｉにより形成できる。そのため、製造工程の短縮化が可能であったり、ＣＣＤの表面の凹凸を減らすことができるなどの利点がある。したがって、微細化技術の進展にともなって、今後、ますます単層ＣＣＤ構造は広く利用される可能性がある。
【特許文献１】特開平１０−１６３４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記した単層ＣＣＤ構造の場合、マスクの合わせずれにより、バリア領域１０９とポリシリコン電極２０３ａ，２０３ｂとの相対位置が容易にずれる。たとえば図２２に示すように、ポリシリコン電極２０３ａ，２０３ｂに対し、バリア領域１０９が左方向にずれたとする。この場合、チャネル電位に信号電荷の転送効率を劣化させる要因となるポケット状の障壁２１１が形成される（図２３（ａ），（ｂ）参照）。また、たとえば図２４に示すように、ポリシリコン電極２０３ａ，２０３ｂに対し、バリア領域１０９が右方向にずれたとする。この場合、チャネル電位に信号電荷の転送効率を劣化させる要因となるコブ状の障壁２１３が形成される（図２５（ａ），（ｂ）参照）。
【００１４】
これら障壁２１１，２１３は、マスクの位置合わせが０．１μｍ程度ずれただけでも発生する。すなわち、障壁２１１，２１３の発生は、現状のマスクの合わせ精度の水準では避けることができないものであった。
【００１５】
そこで、この発明は、単層電極構造における信号電荷の転送効率を改善できるとともに、容易に製造することが可能な電荷転送装置およびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１６】
本願発明の一態様によれば、第１導電型の半導体基板と、前記半導体基板の表面部に設けられた第２導電型の半導体領域と、前記半導体領域上に絶縁膜を介して設けられ、一定の隙間を有して交互に配置された、同一層からなる複数の第１および第２の電極と、前記複数の第１の電極の相互間にそれぞれ配置された前記複数の第２の電極にそれぞれ対応する、前記半導体領域の表面部にそれぞれ設けられた複数の不純物領域とを具備したことを特徴とする電荷転送装置が提供される。
【００１７】
また、本願発明の一態様によれば、第１導電型の半導体基板の表面部に第２導電型の半導体領域を形成する工程と、前記半導体領域上に絶縁膜を介し、かつ、一定の隙間を有して交互に配置される、同一層からなる複数の第１および第２の電極を形成する工程と、前記複数の第２の電極にそれぞれ隣接する、前記複数の第１の電極との間の、少なくとも前記一定の隙間の一方または他方から不純物を導入し、対応する前記半導体領域の表面部にそれぞれ不純物領域を形成する工程とを備えたことを特徴とする電荷転送装置の製造方法が提供される。
【００１８】
上記した構成によれば、第２の電極にそれぞれ対応させて、不純物領域を制御性よく配置できるようになる。これにより、障壁といったマスクの合わせずれに起因するチャネル電位の急激な変化を抑えつつ、電荷転送チャネルに、滑らかな電位障壁を形成することが可能となるものである。
【００１９】
また、本願発明の一態様によれば、第１導電型の半導体基板と、前記半導体基板の表面部に設けられた第２導電型の半導体領域と、前記半導体領域上に絶縁膜を介して設けられ、一定の隙間を有して配置された、同一層からなる複数の電極と、前記複数の電極のうち、少なくとも独立して駆動される電極に対応する、前記半導体領域の表面部に設けられた不純物領域とを具備したことを特徴とする電荷転送装置が提供される。
【００２０】
また、本願発明の一態様によれば、第１導電型の半導体基板の表面部に第２導電型の半導体領域を形成する工程と、前記半導体領域上に絶縁膜を介し、かつ、一定の隙間を有して、同一層からなる複数の電極を形成する工程と、前記複数の電極間の、前記一定の隙間から不純物を導入し、少なくとも独立して駆動される電極に対応する前記半導体領域の表面部に不純物領域を形成する工程とを備えたことを特徴とする電荷転送装置の製造方法が提供される。
【００２１】
また、本願発明の一態様によれば、第１導電型の半導体基板と、前記半導体基板の表面部に設けられた第２導電型の半導体領域と、前記半導体領域上に絶縁膜を介して設けられ、一定の隙間を有して配置された、同一層からなる複数の電極と、前記複数の電極にそれぞれ対応する、前記半導体領域の表面部よりも深いとことにそれぞれ設けられた不純物領域とを具備したことを特徴とする電荷転送装置が提供される。
【００２２】
さらに、本願発明の一態様によれば、第１導電型の半導体基板の表面部に第２導電型の半導体領域を形成する工程と、前記半導体領域上に絶縁膜を介し、かつ、一定の隙間を有して、同一層からなる複数の電極を形成する工程と、前記複数の電極間の、前記一定の隙間から不純物を導入し、前記複数の電極にそれぞれ対応する前記半導体領域の表面部よりも深いとことに不純物領域を形成する工程とを備えたことを特徴とする電荷転送装置の製造方法が提供される。
【００２３】
上記した構成によれば、少なくとも独立して駆動される電極に対応する電荷転送チャネルのチャネル電位を、マスクの合わせずれに影響されることなく、制御性よく変化させることが可能となるものである。
【発明の効果】
【００２４】
この発明によれば、単層電極構造における信号電荷の転送効率を改善できるとともに、容易に製造することが可能な電荷転送装置およびその製造方法を提供できる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施形態について図面を参照して説明する。
【００２６】
［第１の実施形態］
図１は、この発明の第１の実施形態にかかる、単層電極構造（または、単層ＣＣＤ構造）を有する埋め込み形ＣＣＤの基本構成を示すものである。ここでは、ｎチャネル型を例に説明する。この単層ＣＣＤ構造の埋め込み形ＣＣＤの場合、ｐ型Ｓｉ基板（第１導電型の半導体基板）１１の表面部に埋め込みチャネル用のｎ型領域（第２導電型の半導体領域）１３が形成されている。このｎ型領域１３の表面上には、ゲート酸化膜（絶縁膜）１５を介して、第１の電極である複数の電荷蓄積部用の電極（以下、蓄積電極と略記する）１７ａ，１７ｂ，１７ｃ，〜が選択的に設けられている。また、蓄積電極１７ａ，１７ｂ，１７ｃ，〜の相互間には、それぞれギャップ１９ａ，１９ｂを有して、第２の電極であるバリア部用の電極（以下、バリア電極と略記する）２１ａ，２１ｂ，〜が設けられている。そして、上記バリア電極２１ａ，２１ｂ，〜に対応する、上記ｎ型領域１３の表面部には、それぞれバリア部（電荷転送チャネル）用のｐ型拡散領域（以下、バリア領域と略記する）２３が形成されている。このバリア領域２３は、バリア部のチャネル電位を他（たとえば、電荷蓄積部）のチャネル電位と異ならせるためのものである。
【００２７】
本実施形態の場合、上記バリア電極２１ａ，２１ｂ，〜の電極長は約０．２μｍ（好ましくは、０．０５μｍ〜０．４μｍ）とされている。上記蓄積電極１７ａ，１７ｂ，１７ｃ，〜の電極長は、約１．４μｍ（好ましくは、上記バリア電極２１ａ，２１ｂ，〜の電極長のほぼ２倍以上）とされている。上記ギャップ１９ａ，１９ｂのギャップ長は、それぞれ、０．０５μｍ〜０．３μｍ程度となっている。また、上記ｐ型Ｓｉ基板１１は、不純物濃度が〜１０15ｃｍ-3程度とされている。上記ｎ型領域１３は、〜１０16ｃｍ-3程度の不純物濃度を有するとともに、０．３μｍ〜１．０μｍ程度の厚さを有して形成されている。さらに、上記ゲート酸化膜１５は、１００オングストローム〜１５００オングストローム程度の膜厚を有して形成されている。
【００２８】
上記した単層ＣＣＤ構造の埋め込み形ＣＣＤの場合、駆動時に、上記蓄積電極１７ａおよび上記バリア電極２１ａと上記蓄積電極１７ｂおよび上記バリア電極２１ｂとに対し、それぞれ逆相の２相パルスが印加される。つまり、上記蓄積電極１７ａと上記バリア電極２１ａとが電気的に接続され、上記蓄積電極１７ｂと上記バリア電極２１ｂとが電気的に接続されている。これにより、上記蓄積電極１７ａおよび上記バリア電極２１ａに対しては、たとえば図３（ａ）に示すパルスが、上記蓄積電極１７ｂおよび上記バリア電極２１ｂに対しては、たとえば図３（ｂ）に示すパルスが、それぞれ印加される。上記バリア電極２１ａ，２１ｂ，〜の電極長は約０．２μｍと短く、また、上記バリア領域２３は上記ｐ型Ｓｉ基板１１に対して水平方向の広がりをもつ。そのため、バリア部において、電荷転送チャネルのチャネル電位として、たとえば図２（ａ），（ｂ）に示すような、滑らかな電位障壁をもつ電位分布（電位段差）が得られる。
【００２９】
ここで、図４を参照して、上記した単層ＣＣＤ構造の埋め込み形ＣＣＤの製造方法について説明する。まず、ｐ型Ｓｉ基板１１の表面上にゲート酸化膜１５を形成した後、ヒ素（Ａｓ）やリン（Ｐ）などのｎ型の不純物イオンをイオン注入法などにより打ち込んで、上記ｐ型Ｓｉ基板１１の表面部に埋め込みチャネル用のｎ型領域１３を形成する（同図（ａ）参照）。次いで、上記ゲート酸化膜１５上に電極層であるＰｏｌｙ−Ｓｉ層を堆積し、それをパターニングして、複数の蓄積電極１７ａ，１７ｂ，１７ｃ，〜と複数のバリア電極２１ａ，２１ｂ，〜とを形成する（同図（ｂ）参照）。すなわち、複数の蓄積電極１７ａ，１７ｂ，１７ｃ，〜および複数のバリア電極２１ａ，２１ｂ，〜は、同一の電極層を加工することによって形成される。その際、複数のバリア電極２１ａ，２１ｂ，〜は、できるだけ複数の蓄積電極１７ａ，１７ｂ，１７ｃ，〜の電極長よりも短くなるように形成される（０．０５μｍ〜０．４μｍ程度）。また、複数の蓄積電極１７ａ，１７ｂ，１７ｃ，〜および複数のバリア電極２１ａ，２１ｂ，〜は交互に配置され、上記バリア電極２１ａ，２１ｂ，〜と、これに隣接する上記蓄積電極１７ａ，１７ｂ，１７ｃ，〜との間には、それぞれ、ギャップ長が０．０５μｍ〜０．３μｍ程度とされたギャップ１９ａ，１９ｂが設けられる。
【００３０】
次いで、レジスト３１と上記蓄積電極１７ａ，１７ｂ，１７ｃ，〜および上記バリア電極２１ａ，２１ｂ，〜とをマスクに、上記ギャップ１９ａに対応する、上記ｎ型領域１３の表面部にｐ型の不純物イオン（たとえば、ボロン（Ｂ）またはＢＦ2 ）群２３ａを注入する（同図（ｃ）参照）。上記不純物イオン群２３ａは、たとえば、インプラ量が１０11ｃｍ-2〜１０12ｃｍ-2程度とされ、加速エネルギーが３０ｋｅＶ〜２００ｋｅＶ程度とされ、上記ｎ型領域１３の界面に直交するほぼ垂直方向より注入される。同様の条件により、レジスト３２と上記蓄積電極１７ａ，１７ｂ，１７ｃ，〜および上記バリア電極２１ａ，２１ｂ，〜とをマスクに、上記ギャップ１９ｂに対応する、上記ｎ型領域１３の表面部にｐ型の不純物イオン群２３ｂを注入する（同図（ｄ）参照）。
【００３１】
これにより、上記バリア電極２１ａ，２１ｂ，〜にそれぞれ対応する、上記ｎ型領域１３の表面部に、不純物濃度の異なる上記バリア領域２３が形成される。こうして、図１に示した単層ＣＣＤ構造、つまり、単層電極構造を有する２相パルス駆動型の埋め込み形ＣＣＤが完成する。
【００３２】
上記した構成によれば、蓄積電極１７ａ，１７ｂ，１７ｃ，〜とバリア電極２１ａ，２１ｂ，〜との間の隙間（ギャップ１９ａ，１９ｂ）からの不純物イオン群２３ａ，２３ｂの注入のみにより、バリア電極２１ａ，２１ｂ，〜に対応させて、バリア領域２３を制御性よく配置できるようになる。これにより、ポケットやコブといった、マスクの合わせずれに起因するチャネル電位の急激な変化（障壁）の発生を抑えることが可能となる結果、バリア部において、滑らかな電位障壁をもつ電位分布が得られるようになる。したがって、単層ＣＣＤ構造の埋め込み形ＣＣＤとしては、容易に製造できるとともに、信号電荷の転送効率の向上が可能となるものである。
【００３３】
しかも、注入する不純物イオン群２３ａ，２３ｂの濃度などを独立して制御することが可能であり、これにより、バリア部の電位段差（たとえば、チャネル電位の高さや分布の形状）を容易に調整できる。
【００３４】
なお、上述の第１の実施形態においては、バリア領域を２回のイオン注入により形成するようにした。これに限らず、バリア領域は、たとえば１回のイオン注入により形成することも可能である。
【００３５】
また、バリア部に所望の電位障壁を形成できるならば、たとえば図５または図６に示すように、ギャップ１９ａまたは１９ｂのどちらか一方にのみ対応させて、バリア領域２３の形成（不純物イオン群の注入）を行うようにしてもよい。
【００３６】
［第２の実施形態］
図７は、この発明の第２の実施形態にかかり、単層電極構造（または、単層ＣＣＤ構造）を有する２相パルス駆動型の埋め込み形ＣＣＤにおける、他の製造方法を示すものである。この実施形態の場合、バリア領域２３の形成において、たとえば不純物イオン群２３ａは左上方から右下方に向かって斜めに注入する（同図（ａ）参照）。これに対し、たとえば不純物イオン群２３ｂは右上方から左下方に向かって斜めに注入する（同図（ｂ）参照）。
【００３７】
より具体的には、レジスト３１と上記蓄積電極１７ａ，１７ｂ，１７ｃ，〜および上記バリア電極２１ａ，２１ｂ，〜とをマスクに、たとえば、上記ｎ型領域１３の界面に直交する垂直方向に対して７度（または、３０度）程度の角度をもって、上記不純物イオン群２３ａを注入する。これにより、上記不純物イオン群２３ａは、上記ｎ型領域１３の表面部の、上記ギャップ１９ａに対応する位置から少しだけ右方向にずれた位置に形成される。同様に、レジスト３２と上記蓄積電極１７ａ，１７ｂ，１７ｃ，〜および上記バリア電極２１ａ，２１ｂ，〜とをマスクに、たとえば、上記ｎ型領域１３の界面に直交する垂直方向に対して−７度（または、−３０度）程度の角度をもって、上記不純物イオン群２３ｂを注入する。これにより、上記不純物イオン群２３ｂは、上記ｎ型領域１３の表面部の、上記ギャップ１９ｂに対応する位置から少しだけ左方向にずれた位置に形成される。こうして、それぞれに注入される不純物イオン群２３ａ，２３ｂが、バリア電極２１ａ，２１ｂ，〜のほぼ直下に集中するようにする。
【００３８】
このように、上記した第１の実施形態に比べ、不純物イオン群２３ａをやや右方向に、不純物イオン群２３ｂをやや左方向に、それぞれわずかにずらして注入する。これにより、バリア領域２３の形成において、不純物イオン群２３ａ，２３ｂをより近接させることが可能となる。その結果、バリア部の電位障壁に、不純物イオン群２３ａ，２３ｂの離間による電位的な凹部を形成され難くすることができる。
【００３９】
本実施形態によれば、バリア電極２１ａ，２１ｂ，〜の電極長を、蓄積電極１７ａ，１７ｂ，１７ｃ，〜の電極長よりも短くする（もしくは、できるだけ短くする）といった制約をなくすことができる可能性もある。
【００４０】
［第３の実施形態］
図８は、この発明の第３の実施形態にかかり、単層電極構造（または、単層ＣＣＤ構造）を有する２相パルス駆動型の埋め込み形ＣＣＤの、他の構成例を示すものである。この実施形態の場合、蓄積電極１７ａ’，１７ｂ’，１７ｃ’，〜の電極長が、バリア電極２１ａ’，２１ｂ’，２１ｃ’，〜の電極長よりも短くなっている。また、ギャップ１９ａ，１９ｂにそれぞれ対応するｎ型領域１３の表面部には、それぞれ、ｎ型の不純物イオン群２５ａ，２５ｂを注入してなる蓄積部用のｎ+ 型拡散領域２５が形成されている。
【００４１】
本実施形態の構成においても、上記蓄積電極１７ａ’および上記バリア電極２１ａ’と上記蓄積電極１７ｂ’および上記バリア電極２１ｂ’とに対し、それぞれ逆相の２相パルスが印加される。これにより、バリア部において、電荷転送チャネルのチャネル電位として、たとえば図９（ａ），（ｂ）に示すような、滑らかな電位障壁をもつ電位分布（電位段差）が得られる。
【００４２】
［第４の実施形態］
図１０は、この発明の第４の実施形態にかかり、単層電極構造（または、単層ＣＣＤ構造）を有する埋め込み形ＣＣＤの、他の構成例を示すものである。すなわち、この埋め込み形ＣＣＤは、２相パルス駆動によらず、独立したパルスにより駆動できるように構成した場合の例である（いわゆる、単相パルス駆動型）。
【００４３】
本実施形態の場合、同一層からなる複数の電極４１ａ，４１ｂ，４１ｃ，４１ｄのうち、チャネル電位を変えたい電極４１ｂだけが単独で形成されている。また、この電極４１ｂに対応する、上記ｎ型領域１３の表面部にはｐ型拡散領域２３が形成されている。そして、駆動時には、上記電極４１ｂに独立したパルスが印加される。このような構成とした場合、たとえば図１１に示すように、電極４１ｂに対応する電荷転送チャネルのチャネル電位だけを単独で制御することが可能となる。
【００４４】
［第５の実施形態］
図１２は、この発明の第５の実施形態にかかり、単層電極構造（または、単層ＣＣＤ構造）を有する２相パルス駆動型の埋め込み形ＣＣＤの、さらに別の例を示すものである。図１２に示すように、ｎ型領域１３の表面上には、ゲート酸化膜１５を介して、蓄積電極とバリア電極とを兼用する複数のポリシリコン電極５１が設けられている。複数のポリシリコン電極５１は、ほぼ同一の電極長を有して形成されている。また、複数のポリシリコン電極５１の相互には、それぞれ、ほぼ同一のギャップ長（たとえば、０．１μｍ〜０．２μｍ程度）を有するギャップ１９が設けられている。さらに、複数のポリシリコン電極５１の一方の端部にそれぞれ対応する、上記ｎ型領域１３内には、ｐ型の不純物イオン群を注入してなるバリア部用のｐ型拡散領域（以下、バリア領域と略記する）５３が形成されている。
【００４５】
上記バリア領域５３は、不純物イオン群の注入の角度や加速エネルギーを制御することにより、その濃度ピークが上記ポリシリコン電極５１下の、上記ｎ型領域１３の表面部よりも深いとことにくるように形成される。より具体的には、レジスト３３と上記ポリシリコン電極５１とをマスクに、たとえば図１２に示すように、ボロン（Ｂ）などのｐ型の不純物イオン群を、上記ｎ型領域１３の界面に直交する垂直方向に対して７度（または、３０度）程度の角度をもって注入する。また、上記不純物イオン群のインプラ量を１０11ｃｍ-2〜１０12ｃｍ-2程度とし、加速エネルギーを１００ｋｅＶ〜３００ｋｅＶ程度以上とする。これにより、上記不純物イオン群は、形成される上記バリア領域５３の、上記ｎ型領域１３の表面部からのピーク深さが０．２μｍ〜１．０μｍ程度となるように注入される。
【００４６】
このような構成によれば、各ポリシリコン電極５１内の電荷転送チャネルのチャネル電位に、たとえば図１３（ａ），（ｂ）に示すような電位段差をつけることが可能となる。つまり、バリア領域のピーク深さおよび左方向へのずらし量が、上記した第２の実施形態の場合よりも大きくなるようにする。すると、ポリシリコン電極５１下に、ｎ型領域１３の表面部よりも深いとことに濃度ピークをもつ、バリア領域５３を形成できるようになる。これにより、電荷転送チャネルのチャネル電位として、滑らかな電位障壁をもつ電位分布を得ることが可能となる。したがって、駆動時には、ポリシリコン電極５１ごとに交互に２相パルスを印加して、２相駆動することもできる。
【００４７】
なお、上記バリア領域５３の形成には、上記ポリシリコン電極５１の形成に用いられるレジストをそのまま使用することもできる。つまり、図１４に示すように、レジスト３３をマスクに用いてポリシリコン電極５１をエッチングした後、同一のレジスト３３をそのまま使って不純物イオン群の注入を行うことによっても、バリア領域５３を形成できる。この例の場合、レジスト３３だけをマスク材として用いるので、不純物イオン群を高加速エネルギーにより注入できる。よって、上記バリア領域５３を、より深いところに形成することが容易に可能となる。
【００４８】
なお、上記した各実施形態において、不純物イオン群の注入条件などはいずれの場合も限定されるものではなく、適宜、形成時の電圧などに応じて変更し得るものである。
【００４９】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施形態にかかる、単層ＣＣＤ構造を有する埋め込み形ＣＣＤの基本構成を示す断面図。
【図２】図１の埋め込み形ＣＣＤの、電荷転送チャネルの電位分布を示す図。
【図３】図１の埋め込み形ＣＣＤの駆動に用いられる２相パルスを示す図。
【図４】図１の埋め込み形ＣＣＤの製造方法を説明するために示す工程断面図。
【図５】埋め込み形ＣＣＤの他の構成例を示す断面図。
【図６】埋め込み形ＣＣＤのさらに別の構成例を示す断面図。
【図７】本発明の第２の実施形態にかかり、単層ＣＣＤ構造を有する埋め込み形ＣＣＤの製造方法を説明するために示す断面図。
【図８】本発明の第３の実施形態にかかり、単層ＣＣＤ構造を有する埋め込み形ＣＣＤの構成例を示す断面図。
【図９】図８の埋め込み形ＣＣＤの、電荷転送チャネルの電位分布を示す図。
【図１０】本発明の第４の実施形態にかかり、単層ＣＣＤ構造を有する埋め込み形ＣＣＤの構成例を示す断面図。
【図１１】図１０の埋め込み形ＣＣＤの、電荷転送チャネルの電位分布を示す図。
【図１２】本発明の第５の実施形態にかかり、単層ＣＣＤ構造を有する埋め込み形ＣＣＤの製造方法を説明するために示す断面図。
【図１３】図１２の埋め込み形ＣＣＤの、電荷転送チャネルの電位分布を示す図。
【図１４】図１２の埋め込み形ＣＣＤの、他の製造方法を説明するために示す断面図。
【図１５】従来技術とその問題点を説明するために示す、２層電極構造を有する埋め込み形ＣＣＤの断面図。
【図１６】図１５の埋め込み形ＣＣＤの、電荷転送チャネルの電位分布を示す図。
【図１７】図１５の埋め込み形ＣＣＤの駆動に用いられる２相パルスを示す図。
【図１８】図１５の埋め込み形ＣＣＤの製造方法を説明するために示す工程断面図。
【図１９】従来の、単層電極構造を有する埋め込み形ＣＣＤの製造方法を説明するために示す工程断面図。
【図２０】図１９の埋め込み形ＣＣＤの、電荷転送チャネルの電位分布を示す図。
【図２１】図１９の埋め込み形ＣＣＤの駆動に用いられる２相パルスを示す図。
【図２２】図１９の埋め込み形ＣＣＤにおいて、ポリシリコン電極に対してバリア領域が左方向にずれた場合を例に示す断面図。
【図２３】図２２の埋め込み形ＣＣＤの、電荷転送チャネルの電位分布を示す図。
【図２４】図１９の埋め込み形ＣＣＤにおいて、ポリシリコン電極に対してバリア領域が右方向にずれた場合を例に示す断面図。
【図２５】図２４の埋め込み形ＣＣＤの、電荷転送チャネルの電位分布を示す図。
【符号の説明】
【００５１】
１１…ｐ型Ｓｉ基板、１３…埋め込みチャネル用のｎ型領域、１５…ゲート酸化膜、１７ａ，１７ａ’，１７ｂ，１７ｂ’，１７ｃ，１７ｃ’，〜…蓄積電極、１９，１９ａ，１９ｂ…ギャップ、２１ａ，２１ａ’，２１ｂ，２１ｂ’，２１ｃ’，〜…バリア電極、２３，５３…バリア領域（ｐ型拡散領域）、２３ａ，２３ｂ…ｐ型の不純物イオン群、２５…ｎ+ 型拡散領域、２５ａ，２５ｂ…ｎ型の不純物イオン群、３１，３２，３３…レジスト、４１ａ，４１ｂ，４１ｃ，４１ｄ…電極、５１…ポリシリコン電極。
【図１】
2005079293.tif 000003
【図２】
2005079293.tif 000004
【図３】
2005079293.tif 000005
【図４】
2005079293.tif 000006
【図５】
2005079293.tif 000007
【図６】
2005079293.tif 000008
【図７】
2005079293.tif 000009
【図８】
2005079293.tif 000010
【図９】
2005079293.tif 000011
【図１０】
2005079293.tif 000012
【図１１】
2005079293.tif 000013
【図１２】
2005079293.tif 000014
【図１３】
2005079293.tif 000015
【図１４】
2005079293.tif 000016
【図１５】
2005079293.tif 000017
【図１６】
2005079293.tif 000018
【図１７】
2005079293.tif 000019
【図１８】
2005079293.tif 000020
【図１９】
2005079293.tif 000021
【図２０】
2005079293.tif 000022
【図２１】
2005079293.tif 000023
【図２２】
2005079293.tif 000024
【図２３】
2005079293.tif 000025
【図２４】
2005079293.tif 000026
【図２５】
2005079293.tif 000027