(57)【要約】【課題】  実装面積を小さくできる小型で、かつ薄型の磁電変換素子を提供すること。【解決手段】  ペレット５を構成する基板が高透磁率磁性体で、感磁部が高透磁率磁性体チップによって挟まれている構造のホール素子のペレット５が、分割されたリードフレーム４に固着されている。また、第１の厚さａを有するリードフレーム部４ａの裏面の接続用電極に金属被膜２が形成されていて、切断によって露出した第１の厚さａのリードフレーム部４ａの断面が、磁電変換素子の側面に露出している。これにより、薄型化を狙って、リードフレームから下のモールド部分を無くすことができ、磁電変換素子用ペレットを固着したリードフレーム部の裏面が磁電変換素子の裏面に露出させない工夫が可能となるので、実装面積を小さくでき、薄型の磁電変換素子が実現できる。【選択図】  図２
2005123383.tif 000002
【特許請求の範囲】
【請求項１】
リードフレームが、少なくとも２つ以上の厚さで、第１の厚さの領域と第２の厚さの領域を有し、前記第１の厚さの方が前記第２の厚さより厚くなっており、前記リードフレーム上に感磁部と内部電極とを有するペレットが固着され、該ペレットを固着する部分の前記リードフレームが２つ以上に分割され、該リードフレームと前記内部電極とが金属細線により電気的に接続され、少なくとも前記ペレットと前記リードフレームとを電気的に接続した部分は、樹脂で封止され、前記第１の厚さの領域の前記リードフレームの接続面が露出して外部との電気的な接続用端子となっており、前記第１の厚さから前記第２の厚さの前記リードフレームの断面が側面に露出していることを特徴とする磁電変換素子。
【請求項２】
前記ペレットと前記リードフレームとの間に熱可塑性樹脂層を設け、該熱可塑性樹脂層により前記ペレットが前記リードフレームに固着していることを特徴とする請求項１に記載の磁電変換素子。
【請求項３】
前記リードフレームを形成する材料は、磁性材料を含まないことを特徴とする請求項１又は２に記載の磁電変換素子。
【請求項４】
少なくとも露出している前記第１の厚さの前記リードフレームの表面に金属被膜が形成されていることを特徴とする請求項１又は２に記載の磁電変換素子。
【請求項５】
前記ペレットを構成する基板が高透磁率磁性体で、前記感磁部が高透磁率磁性体チップによって挟まれている構造であることを特徴とする請求項１又は２に記載の磁電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁電変換素子に関し、より詳細には、高感度で投影実装面積が小さく薄型である小型薄型磁電変換素子に関する。
【背景技術】
【０００２】
磁電変換素子であるホール効果を有するホール素子やホールＩＣ、そして磁気抵抗効果を有する半導体磁気抵抗素子や強磁性体磁気抵抗素子やＭＲＩＣは、ＶＴＲ、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭやＤＶＤ、ＣＰＵファン等のドライブモータ用の回転位置検出センサや永久磁石との組み合わせでスイッチやエンコーダ等の用途に広く用いられている。これら電子部品の小型化に伴って、磁電変換素子も、より薄型化や実装面積を小さくする要求が益々強まっている。
【０００３】
また、現状の一般的な磁電変換素子の一つであるホール素子は、内部電極を有する磁気に感ずる半導体薄膜から本質的になる磁電変換素子のペレットを、リードフレームのアイランド部と呼ばれる部分に固着し、リードフレームと内部電極を金属細線で結線し、次いで、磁電変換素子のペレットを覆うリードフレームの一部を含めた部分を樹脂によりモールドし、バリ取りやフォーミング、電気磁気的検査等の工程を経て製造されている。
【０００４】
図９（ａ）,（ｂ）は、このようにして製造された従来のホール素子の一例として上述した比較的小型の素子の外形を示す図で、図９（ａ）は側面図、図９（ｂ）は平面図である。
【０００５】
高さｈは０．８ｍｍ、幅ｗは１．２５ｍｍ、リードフレームを含めた長さＬおよび幅Ｗはそれぞれ２．１ｍｍである。現在市販されているリードフレームで形成されている最も小型のホール素子の外形寸法は、実装時の外部電極であるリードフレームを含めて、２．５×１．５ｍｍの投影寸法で高さが０．６ｍｍ、あるいは２．１×２．１ｍｍの投影寸法で高さが０．５５ｍｍである。これらの素子は磁気に対して高感度でかつ高さの低いことが特徴になっている（例えば、特許文献１参照）。
【０００６】
【特許文献１】特公平１１−１２１８３０号公報
【特許文献２】特公平１−１３２１１号公報
【特許文献３】特公平１−１５１３５号公報
【特許文献４】特公平２−４７８４９号公報
【特許文献５】特公平３−５９５７１号公報
【特許文献６】特公平８−１０９４６８号公報
【特許文献７】特公昭５１−４５２３４号公報
【特許文献８】特公平７−１３９８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
鋭意検討を重ねた結果、前述したような方法を用いている限り、小型薄型化には自ずと限界があるという結論に達した。磁電変換素子はモールドされるのであるが、モールド寸法自体は、１．５×１．５ｍｍ程度にできても、そこからはみ出たリードフレームを実装のためにフォーミングする必要があり、そのはみ出し部分が小型化の足枷になっている。また、リードフレームの上に磁電変換素子のペレットを固着したとすると、リードフレームから下のモールド部分が足枷になっている。
【０００８】
また、薄型化を狙って、リードフレームから下のモールド部分を無くした場合、磁電変換素子のペレットを固着したリードフレーム部裏面が磁電変換素子裏面に露出する。この磁電変換素子のペレットを実装する際に、外部接続用端子と表面に露出した該リードフレームのアイランド部とが使用する半田によってショートする恐れがあるので、設計の段階で外部接続用端子とこのリードフレーム部とを十分に離す必要があり、これが小型化の足枷となる。
【０００９】
本発明は、このような結論から出発し、磁電変換素子全体の寸法を、実装用電極も含めてモールド寸法程度にし、磁電変換素子用ペレットが固着したリードフレーム部の裏面を磁電変換素子の裏面に露出させない工夫からなされた。
【００１０】
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、実装面積を小さくできる小型で、かつ薄型の磁電変換素子を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、このような目的を達成するために、請求項１に記載の発明は、リードフレームが、少なくとも２つ以上の厚さで、第１の厚さの領域と第２の厚さの領域を有し、前記第１の厚さの方が前記第２の厚さより厚くなっており、前記リードフレーム上に感磁部と内部電極とを有するペレットが固着され、該ペレットを固着する部分の前記リードフレームが２つ以上に分割され、該リードフレームと前記内部電極とが金属細線により電気的に接続され、少なくとも前記ペレットと前記リードフレームとを電気的に接続した部分は、樹脂で封止され、前記第１の厚さの領域の前記リードフレームの接続面が露出して外部との電気的な接続用端子となっており、前記第１の厚さから前記第２の厚さの前記リードフレームの断面が側面に露出していることを特徴とする。
【００１２】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記ペレットと前記リードフレームとの間に熱可塑性樹脂層を設け、該熱可塑性樹脂層により前記ペレットが前記リードフレームに固着していることを特徴とする。
【００１３】
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記リードフレームを形成する材料は、磁性材料を含まないことを特徴とする。
【００１４】
請求項４に記載の発明は、請求項１又は２に記載の発明において、少なくとも露出している前記第１の厚さの前記リードフレームの表面に金属被膜が形成されていることを特徴とする。
【００１５】
請求項５に記載の発明は、請求項１又は２に記載の発明において、前記ペレットを構成する基板が高透磁率磁性体で、前記感磁部が高透磁率磁性体チップによって挟まれている構造であることを特徴とする。
【００１６】
本発明の磁電変換素子は、上述した様な構造を採ることにより、例えば、１．４×０．９ｍｍの投影寸法で、高さが０．４５ｍｍといった極めて小型薄型の高感度の磁電変換素子を簡便な方法によって実現可能になった。
【００１７】
本発明の磁電変換素子の一例であるホール素子の場合、ホール素子ペレットを構成する磁気に感ずる薄膜は、シリコン、ゲルマニウム等の半導体、インジウムアンチモン、ガリウム砒素、インジウム砒素等の化合物半導体あるいは（インジウム、ガリウム）−（アンチモン、砒素）の３元または４元化合物半導体薄膜から選択できる。いわゆる量子効果素子も使用できる。これらの化合物半導体薄膜は、種々の基板に形成されるが、その基板としてはアルミナ、サファイア等の無機基板、石英等のガラス基板、シリコン、ガリウム砒素等の半導体基板を使用することができる。
【００１８】
また、薄膜を一旦雲母の様な良好な結晶性基板に蒸着等によって形成し、その薄膜を、樹脂を介して上述の基板に写し取ったような形態がある。本発明者等は、インジウムアンチモン系の高移動度化、つまり高感度化のための蒸着方法を種々提案してきたが、これらの方法によって作製した薄膜を本発明に好適に適用できる（例えば、特許文献２〜６参照）。
【００１９】
より高感度のホール素子は、高透磁率磁性体基板上に半導体薄膜を形成した後、感磁部と内部電極部をパターン形成し、さらにその上に固着されたほぼ直方体の高透磁率磁性体チップからなる積載構造をなしている（例えば、特許文献７参照）。
【００２０】
また、移動度の高い半導体薄膜をこの構造体の装置にするための方法を示したものがある（例えば、特許文献８参照）。すなわち、雲母等の結晶性基板上に化合物半導体薄膜を形成し、この半導体薄膜をエポキシ樹脂等の接着剤を用いて高透磁率磁性体基板に接着し、その後、結晶性基板を除去し、次いで、所望のパターン形成をした後、半導体薄膜の感磁部の上に高透磁率磁性体チップを固着することによって上記の積層構造のホール素子を形成する方法である。
【００２１】
このような構造のホール素子は、本発明の小型で高感度の磁電変換素子を作るのに好適である。高透磁率強磁性体基板及び高透磁率強磁性体チップの材料としては、ＮｉＺｎフェライト、ＭｎＺｎフェライト、パーマロイ、鉄珪素合金等の高透磁率材料を用いることができる。その中で、切断のし易さ、価格の安いこと等の理由から高透磁率フェライトが好適なものとして利用できる。
【００２２】
また、より高い感度のホール素子は、表面を鏡面に研磨した高透磁率磁性体基板上に一旦、酸化シリコン、窒化シリコン、ガラス、アルミナ等の層を儲けその上に半導体薄膜を蒸着等によって形成し、次いで、所望の感磁部や内部電極のパターン形成をした後、感磁部の上に高透磁率磁性体チップを固着する方法も適用できる。
【００２３】
また、感度は低いが出力の温度特性が良いホール素子として、シリコン基板やガリウム砒素の化合物半導体等の様な半導体基板にドーピングによりホール効果を有する磁気に感ずる部分を形成する方法も適用できる。  
また、シリコン基板等の半導体基板に半導体素子部と、ドーピングにより磁気に感ずる部分を形成し感磁部とＩＣを同一基板中に組み込む方法も適用できる。
【００２４】
ホール素子以外の磁電変換素子としては、例えば、強磁性体磁気抵抗素子、ＧＭＲ、半導体磁気抵抗素子などが挙げられる。ＧＭＲ、強磁性体抵抗素子の場合の膜としては、Ｎｉ−Ｆｅ、Ｎｉ−Ｃｏなどの強磁性材料が使用できる。また、半導体磁気抵抗素子の場合は、上述の化合物半導体薄膜が使用できる。
【００２５】
さらに、シリコン基板等の半導体基板に半導体素子部を形成し、絶縁層を形成した後に、上述した半導体薄膜や強磁性体材料の薄膜等を形成し、この半導体薄膜と半導体素子部とを基板上で電気的に接合を施した方法も適用できる。
【発明の効果】
【００２６】
以上説明したように、本発明によれば、リードフレームが、少なくとも２つ以上の厚さで、第１の厚さの領域と第２の厚さの領域を有し、第１の厚さの方が第２の厚さより厚くなっており、リードフレーム上に感磁部と内部電極とを有するペレットが固着され、ペレットを固着する部分のリードフレームが２つ以上に分割され、リードフレームと内部電極とが金属細線により電気的に接続され、少なくともペレットとリードフレームとを電気的に接続した部分は、樹脂で封止され、第１の厚さの領域のリードフレームの接続面が露出して外部との電気的な接続用端子となっており、第１の厚さから第２の厚さのリードフレームの断面が側面に露出しており、ペレットとリードフレームとの間に熱可塑性樹脂層があり、この熱可塑性樹脂層によりペレットがリードフレームに固着しているので、薄型化を狙って、リードフレームから下のモールド部分を無くすことができ、磁電変換素子用ペレットを固着したリードフレーム部の裏面が磁電変換素子の裏面に露出させない工夫が可能となるので、実装面積を小さくでき、薄型の磁電変換素子を提供することができる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照して本発明の実施形態について説明する。  
図１及至図８は、本発明による磁電変換素子の一つであるホール素子や半導体磁気抵抗素子の実施形態の模式図である。なお、以下に図面を参照して本発明の磁電変換素子の一例であるホール素子や半導体磁気抵抗素子の実施形態について説明するが、本発明はこれらの実施形態に限定されるものではない。
【００２８】
［実施形態１］
図１（ａ）,（ｂ）は、本発明に係るホール素子の実施形態１を説明するための構成図で、図１（ａ）は底面図、図１（ｂ）は側面図である。図中符号１はモールド樹脂部、２は外部接続用リードフレーム部面に施されている金属被膜、３は側面に露出したリードフレーム部の側部である。
【００２９】
図２〜図４は、本発明による磁電変換素子の一つであるホール素子の実施形態１の断面図で、図２は分割されたリードフレーム、図３は切断された側面を有するリードフレーム、図４は側面に金属被膜を設けたリードフレームを各々示した図である。図中符号４はリードフレーム、４ａは第１の厚さａを有するリードフレーム部、４ｂは第２の厚さｂを有するリードフレーム部、５はホール素子のペレット、７はペレット５をリードフレーム４に載置する際に使用されるダイボンド樹脂、８はペレット５上の内部電極とリードフレームとを電気的に接合するための金属細線を示している。なお、図１と同じ機能を有する構成要素には同一の符号を付してある。
【００３０】
まず、図２において、ペレット５を構成する基板が高透磁率磁性体で、感磁部が高透磁率磁性体チップによって挟まれている構造のホール素子のペレット５が、分割されたリードフレーム４に固着されている。また、第１の厚さａを有するリードフレーム部４ａの裏面の接続用電極に金属被膜２が形成されていて、切断によって露出した第１の厚さａのリードフレーム部４ａの断面が、磁電変換素子の側面に露出している。
【００３１】
次に、図３において、ペレット５が、分割されたリードフレーム４に固着しており、第１の厚さａを有するリードフレーム部４ａの裏面の接続用電極に金属被膜２が形成していて、切断によって露出した第１の厚さａから第２の厚さｂまでの間で任意の厚さが、磁電変換素子の側面に露出している。
【００３２】
次に、図４において、ペレット５が、分割されたリードフレーム４に固着しており、第１の厚さａを有するリードフレーム部４ａの裏面の接続用電極に金属被膜２が形成していて、切断によって露出した第１の厚さａのリードフレーム部４ａの断面が、磁電変換素子の側面に露出しており、このリードフレーム４の断面にも金属被膜２が形成している。
【００３３】
使用するリードフレームの材料及びリードフレームに施された金属被膜２には、磁性体は含まれていない。リードフレーム４は、少なくとも２つ以上の厚さである第１の厚さａの領域と第２の厚さｂの領域を有しており、第１の厚さａの方が第２の厚さｂよりも厚く構成されており、第１の厚さａが、図１（ａ）に示した底面に露出し、外部との電気的な接続用端子となっている。また、第１の厚さａであるリードフレーム部４ａの断面が、側面に露出しており、底面接続用リードフレーム部と、切断によって出現した第１の厚さａを有する側面リードフレーム部とが形成されており、この部分にも金属被膜２を形成することにより、磁電変換素子の側面の外部との電気的な接続用端子とすることもできる。
【００３４】
図５（ａ）,（ｂ）は、本発明による磁電変換素子の一つであるホール素子の実施形態１の底面から見たホール素子の透視図及び断面図で、図５（ａ）は透視図、図５（ｂ）は断面図である。
【００３５】
リードフレーム部４ａが外部接続用端子となっており、４分割されたリードフレーム４上にダイボンド樹脂７によりホール素子のペレット５が固着されており、ホール素子のペレット５の内部電極とリードフレーム４とがそれぞれ金属細線８で電気的に接続されている。
【００３６】
［実施形態２］
図６（ａ）,（ｂ）は、本発明による磁電変換素子の一つであるホール素子の実施形態２を説明するための図で、底面から見たホール素子の透視図及び断面図で、図６（ａ）は透視図、図６（ｂ）は断面図である。
【００３７】
リードフレーム部４ａが外部接続用端子となっており、２分割されたリードフレーム４上にダイボンド樹脂７によりホール素子のペレット５が固着されており、ホール素子のペレット５の内部電極とリードフレーム４とがそれぞれ金属細線８で電気的に接続されている。
【００３８】
［実施形態３］
図７（ａ）,（ｂ）は、本発明による磁電変換素子の一つである半導体磁気抵抗素子の実施形態３を説明するための図で、底面から見た半導体磁気抵抗素子の透視図及び断面図で、図７（ａ）は透視図、図７（ｂ）は断面図である。
【００３９】
リードフレーム部４ａが外部接続用端子となっており、８分割されたリードフレーム４上にダイボンド樹脂７により半導体磁気抵抗素子のペレット６が固着されており、半導体磁気抵抗素子のペレット６の内部電極とリードフレーム４がそれぞれ金属細線８で電気的に接続されている。
【００４０】
［比較例］
図８（ａ）〜（ｃ）は、本発明による磁電変換素子の一つであるホール素子の実施形態１の比較例を示す図である。図８（ａ）は底面から見たホール素子の透視図、図８（ｂ）は断面図、図８（ｃ）はホール素子の底面図を示す外観図である。
【００４１】
リードフレーム部４ａが外部接続用端子となっており、分割されていないリードフレーム４上にダイボンド樹脂７によりホール素子のペレット５が固着されており、ホール素子のペレット５の内部電極とリードフレーム４がそれぞれ金属細線８で電気的に接続されている。
【００４２】
図８（ｃ）において、ホール素子のペレット５が固着された部分のリードフレーム部４ｃがホール素子の裏面に露出しており、このリードフレーム部４ｃにも金属被膜２が形成されている。また、寸法Ａは、このホール素子の裏面に露出したリードフレーム部４ｃと外部接続用端子用リードフレーム部４ａとの間隔を示す。
【００４３】
本構造のホール素子をプリント基板等に実装する際に、使用する半田で各接続用端子が短絡しないように安全をみると、寸法Ａは十分に間隔をとる必要がある。このことが小型化の足枷となる。
【００４４】
一方、ホール素子のペレット５を固着したリードフレーム部を全て、第２の厚さｂにし、ホール素子のペレット５を固着した部分のリードフレーム部の裏面をホール素子の裏面に露出させない方法もあるが、その際、ホール素子のペレット５が固着したリードフレーム部が宙に浮いた形状となり、熱や超音波の伝わりが悪くなりワイヤーボンディング性に影響がでて収率を落とす結果となる。
【００４５】
また、リードフレームの設計上、外部接続用端子部とホール素子のペレットの固着部とはある間隔で離す必要があり、結局、この間隔分（寸法Ａに相当）が必要となり、小型化の足枷となる。
【００４６】
［実施例１］
図５（ａ）,（ｂ）に示した実施形態１に係るホール素子を製造する方法について以下に説明する。リードフレーム部４ａ，４ｂに固着するホール素子のペレット５を次のような工程を経て作製した。
【００４７】
まず、劈開した雲母を蒸着基板にして、始めにインジウム過剰のインジウムアンチモン薄膜を蒸着により形成し、次いで、上述した特許文献６に記載の方法によってインジウムアンチモン膜中にある過剰のインジウムと化合物を形成するアンチモンを過剰に蒸着し、電子移動度４６０００ｃｍ２／Ｖ／ｓｅｃのインジウムアンチモン薄膜を厚さ０．７μｍに形成した。
【００４８】
次に、５４ｍｍ角、厚さ０．２５ｍｍのフェライト基板を準備し、上述したＩｎＳｂ薄膜上にポリイミド樹脂を滴下し、フェライト基板をその上に重ね、重石を置いて２００℃で１２時間放置した。
【００４９】
次に、室温に戻し、雲母を剥ぎ取り、インジウムアンチモン薄膜が表面に形成されたウエハにした。次に、フォトリソグラフィーの手法でウエハ上にホール素子パターンを形成した。内部電極用のパターニングを実施し、無電解銅メッキを施し厚付けのため更に電解銅メッキを施し、次に、エッチングパターンを形成後、エッチングにより、感磁部と内部電極を形成した。感磁部の長さは３５０μｍ、幅は１４０μｍであった。次に、上述した特許文献１に記載の方法によってウエハの厚さを０．１５ｍｍに研削した。
【００５０】
次に、感磁部が形成されている表面に、０．２４ｍｍ角で厚さが０．１５ｍｍである直方体のフェライトチップを、上述した特許文献８に記載の方法によって、半導体装置の感磁部の上に、接着剤を介して載せた。
【００５１】
次に、ダイシングソーにより切断し、ホール素子のペレット５を作製した。ホール素子のペレット５の大きさは、０．６ｍｍ×０．６ｍｍで厚さが０．１５ｍｍとなりフェライトチップまで入れた厚さがほぼ０．３ｍｍとなった。
【００５２】
次に、２つの厚さを有し、第１の厚さが０．１５ｍｍのリードフレームを準備した。リードフレームの材料は、銅をベースにした合金であり、第２の厚さはエッチング加工により０．０７ｍｍの厚さの部分を形成している。また、ワイヤーボンディングで接続されるリードフレームの部分には銀メッキが施してある。また、リードフレームの全体は、図５（ａ）,（ｂ）で示したリードフレームのデザインが縦横に配置してあり、最終的にダイシングで切断することで、図５（ａ）,（ｂ）で示した個片にする。
【００５３】
次に、ダイボンダーにより、絶縁材料のエポキシ樹脂をホール素子のペレットと４分割されたリードフレーム部と固着するために４分割したリードフレーム部のそれぞれの各部に計４点滴下し、このホール素子のペレット５を固着し、エポキシ樹脂を加熱硬化させる。更に、金の細線により、ホール素子のペレット５とリードフレーム部を、ワイヤーボンダーを使用して電気的接続を施した。
【００５４】
次に、耐熱テープをリードフレーム裏面の第１の厚さａの部分に貼り付けリードフレームの所望のエリアにトランスファーモールドを実施する。上型キャビティ厚を０．３５ｍｍとし、下型キャビティ厚をリードフレーム厚の０．１５ｍｍにし、モールドエリアは、３５ｍｍ×４５ｍｍとした。モールド後、耐熱テープを剥がし、トータル厚０．５ｍｍのモールド済みリードフレームが完成した。
【００５５】
次に、この状態でスズメッキを施し、耐熱テープで覆われた厚さａのリードフレームの部分に金属被膜である０．０１ｍｍ厚でスズを形成した。
【００５６】
次に、所望の位置においてダイシングソーでモールド済みリードフレームを切断した。３５ｍｍ×４５ｍｍのエリアを０．２ｍｍ厚のブレードを使用して、Ｘ方向を１．６ｍｍ、Ｙ方向を１．１ｍｍのピッチで切断した。こうして図５（ａ）,（ｂ）に示したホール素子が完成した。寸法は１．４ｍｍ×０．９ｍｍで厚さはほぼ０．５ｍｍであった。このホール素子の感度は１Ｖ、０．０５Ｔの磁束密度中の条件で平均約３５０ｍＶであった。
【００５７】
［実施例２］
図６（ａ）,（ｂ）に示した実施形態２に係るホール素子を製造する方法について以下に説明する。実施例１と同様に、リードフレーム４に固着するペレットを次のような工程を経て作製した。
【００５８】
まず、６０ｍｍの丸形で厚さが０．３５ｍｍのフェライト基板を鏡面に仕上げた面の上に酸化シリコンを３０００オングストローム形成した。その上に直接、実施例１と同様な蒸着法により、電子移動度２４０００ｃｍ２／Ｖ／ｓｅｃのインジウムアンチモン薄膜を形成した。
【００５９】
次に、フォトリソグラフィーの手法でウエハ上にホール素子パターンを形成した。内部電極と感磁部用のパターニングを実施し、エッチングによりパターン形成を実施し、リフトオフ蒸着法によりクロムと金を蒸着して内部電極部を形成した。次に、上述した特許文献１に記載の方法によってウエハ厚を０．１５ｍｍに研削した。次に、感磁部が形成されている表面に、０．２４ｍｍ角で厚さが０．１５ｍｍである直方体のフェライトチップを、実施例１と同様にして感磁部の上に接着剤を介して固着した。感磁部の長さは３５０μｍ、幅は１４０μｍとした。次に、導電性材料が入っていない熱可塑性樹脂をウエハ裏面に塗布し、塗布後溶剤を恒温槽に入れ熱で乾燥させた。次に、ダイシングソーにより切断して０．６ｍｍ角のホール素子ペレット５を作製した。
【００６０】
次に、２つの厚さを有し、第１の厚さが０．１５ｍｍのリードフレームを準備した。リードフレームの材料は、銅をベースにした合金であり、第２の厚さはエッチング加工により０．０７ｍｍの厚さの部分を形成している。また、ワイヤーボンディングで接続されるリードフレームの部分には銀メッキが施してある。またリードフレームの全体は、図５（ａ）,（ｂ）で示したリードフレームのデザインが縦横に配置してあり、最終的にダイシングで切断することで、図５（ａ）,（ｂ）で示した個片にする。
【００６１】
次に、ダイボンダーにより、絶縁材料のエポキシ樹脂をホール素子のペレットと２分割されたリードフレーム部と固着するために、１６０℃から３００℃にリードフレームを加熱しホール素子のペレット５をリードフレーム部に熱圧着した。更に、金の細線により、ホール素子のペレットとリードフレーム部を、ワイヤーボンダーを使用して電気的接続を施した。
【００６２】
次に、耐熱テープをリードフレームの裏面の第１の厚さａの部分に貼り付けリードフレームの所望のエリアにトランスファーモールドを実施した。上型キャビティ厚を０．３５ｍｍとし、下型キャビティ厚をリードフレーム厚の０．１５ｍｍにし、モールドエリアは、３５ｍｍ×４５ｍｍとした。モールド後、耐熱テープを剥がし、トータル厚０．５ｍｍのモールド済みリードフレームが完成した。
【００６３】
次に、この状態でスズメッキを施し、耐熱テープで覆われた厚さａのリードフレームの部分に金属被膜である０．０１ｍｍ厚でスズを形成した。
【００６４】
次に、所望の位置においてダイシングソーでモールド済みリードフレームを切断した。３５ｍｍ×４５ｍｍのエリアを０．２ｍｍ厚のブレードを使用して、Ｘ方向を２．２ｍｍ、Ｙ方向を１．１ｍｍのピッチで切断した。こうして図６（ａ）,（ｂ）に示したホール素子が完成した。寸法は２．０ｍｍ×０．９ｍｍで厚さはほぼ０．５ｍｍであった。このホール素子の感度は１Ｖ、０．０５Ｔの磁束密度中の条件で平均約２３０ｍＶであった。
【００６５】
［実施例３］
図７（ａ）,（ｂ）に示した実施形態３に係る磁電変換素子の一つである８端子の半導体磁気抵抗素子を製造する方法について以下に説明する。リードフレーム４に載置する半導体磁気抵抗素子ペレット６を次の様な工程を経て作製した。
【００６６】
４インチのＧａＡｓを蒸着基板にして、１０−８Paの超高真空中でＩｎとＳｂを別々に蒸着する方法により、電子移動度４５０００ｃｍ２／Ｖ／ｓｅｃのＩｎＳｂ薄膜を厚さ０．７μｍに形成した。基板の厚さは０．３５ｍｍであった。
【００６７】
次に、フォトリソグラフィーの手法でウエハ上に半導体磁気抵抗素子パターンを形成する。内部電極と感磁部用のパターニングを実施し、エッチングにより、パターン形成を実施し、リフトオフ蒸着法によりＴｉとＡｕを蒸着して内部電極部を形成した。更にワイヤーボンディング用電極部以外窒化シリコンの保護膜を更に形成した。次に、バックグラインダーでガリウム砒素基板の厚さを０．１５ｍｍに研削した。導電性材料が入っていない熱可塑性樹脂をウエハ裏面に塗布し、塗布後溶剤を恒温槽に入れ熱で乾燥させた。
【００６８】
次に、ダイシングソーにより切断し、半導体磁気抵抗素子のペレット６を作製した。半導体磁気抵抗素子のペレット６の大きさは、３．０ｍｍ×２．０ｍｍで厚さが０．１５ｍｍとなった。
【００６９】
次に、２つの厚さを有し、第１の厚さが０．１５ｍｍのリードフレームを準備した。リードフレームの材料は、銅をベースにした合金であり、第２の厚さはエッチング加工により０．０７ｍｍの厚さの部分を形成している。また、半導体磁気抵抗素子のペレット６が固着するリードフレーム部は８分割されており、ワイヤーボンディングで接続される箇所には銀メッキが施してある。リードフレームの全体は、図７（ａ）,（ｂ）で示したリードフレームのデザインが縦横に配置してあり、最終的にダイシングで切断することで、図７（ａ）,（ｂ）で示した個片にする。更に、予め耐熱テープをリードフレーム裏面の第１の厚さａの部分に貼り付けた。
【００７０】
次に、ダイボンダーにより、１６０℃から３００℃にリードフレームを加熱してホール素子のペレットをリードフレーム部に熱圧着した。更に、金の細線により、ホール素子のペレットとリードフレーム部を、ワイヤーボンダーを使用して電気的接続を施した。
【００７１】
次に、リードフレームの所望のエリアにトランスファーモールドを実施した。下型がリードフレーム厚の０．１５ｍｍで上型が０．３５ｍｍのキャビティ深さとした。モールド後、耐熱テープを剥がし、トータル厚０．５ｍｍのモールド済みリードフレームが完成した。
【００７２】
次に、この状態でスズメッキを施し、耐熱テープで覆われた厚さａのリードフレームの部分に金属被膜であるスズを形成した。
【００７３】
次に、所望の位置においてダイシングソーでモールド済みリードフレームを切断した。０．２ｍｍ厚のブレードを使用して、Ｘ方向を４．０ｍｍ、並んで端子が露出している方向であるＹ方向を２．５ｍｍピッチで切断した。このようにして図７（ａ）,（ｂ）に示した半導体磁気抵抗素子が完成した。寸法は３．８ｍｍ×２．３ｍｍで厚さがほぼ０．５ｍｍであった。この半導体磁気抵抗素子の感度を示す磁気による抵抗変化率は、無磁界中での磁気抵抗素子の抵抗値に対して、０．４Ｔ中の抵抗値は、３．５倍であった。
【００７４】
［実施例４］
図５（ａ）,（ｂ）に示した実施形態１に係るホール素子を製造する他の方法について以下に説明する。リードフレーム４に載置するホール素子のペレット５を次のような工程を経て作製した。
【００７５】
４インチのＧａＡｓを蒸着基板にして、１０−８Paの超高真空中でＩｎとＳｂを別々に蒸着する方法により、電子移動度４００００ｃｍ２／Ｖ／ｓｅｃのＩｎＳｂ薄膜を厚さ０．７μｍに形成した。
【００７６】
次に、フォトリソグラフィーの手法でウエハ上にホール素子パターンを形成する。内部電極と感磁部用のパターニングを実施し、エッチングによりパターン形成を実施し、リフトオフ蒸着法によりＴｉとＡｕを蒸着して内部電極部を形成した。感磁部の長さは１２０μｍ、幅は３６μｍとした。更にワイヤーボンディング用電極部以外窒化シリコンの保護膜を更に形成した後、バックグラインダーでガリウム砒素基板の厚さを０．１５ｍｍに研削した。次に、熱可塑性樹脂をウエハ裏面に塗布し、塗布後溶剤を恒温槽に入れ熱で乾燥させた。
【００７７】
次に、ダイシングソーにより切断してホール素子のペレット５を作製した。ホール素子のペレット５の大きさは、０．３ｍｍ×０．３ｍｍで厚さが０．１５ｍｍとなった。
【００７８】
次に、２つの厚さを有し、第１の厚さが０．１ｍｍのリードフレームを準備した。リードフレーム材料は、銅をベースにした合金であり、第２の厚さはエッチング加工により０．０５ｍｍの厚さの部分を形成している。また、ワイヤーボンディングで接続される箇所には銀メッキが施してある。リードフレームの全体は、図５（ａ）,（ｂ）で示したリードフレームのデザインが縦横に配置してあり、最終的にダイシングで切断することで、図６（ａ）,（ｂ）で示した個片にする。更に予め耐熱テープをリードフレーム裏面の第１の厚さａの部分に貼り付けた。
【００７９】
次に、ダイボンダーにより、１６０℃から３００℃にリードフレームを加熱しホール素子のペレットをリードフレーム部に熱圧着した。更に、金の細線により、ホール素子のペレットとリードフレーム部を、ワイヤーボンダーを使用して電気的接続を施した。
【００８０】
次に、リードフレームの所望のエリアにトランスファーモールドを実施した。実施下型がリードフレーム厚の０．１ｍｍで上型が０．３ｍｍのキャビティ深さとした。モールド後、耐熱テープを剥がし、トータル厚０．４ｍｍのモールド済みリードフレームが完成した。
【００８１】
次に、この状態でスズメッキを施し、耐熱テープで覆われた厚さａのリードフレームの部分に金属被膜であるスズを形成した。
【００８２】
次に、所望の位置においてダイシングソーでモールド済みリードフレームを切断した。０．２ｍｍ厚のブレードを使用して、Ｘ方向を１．４ｍｍ、並んで端子が露出している方向であるＹ方向を１．０ｍｍピッチで切断した。このようにして図５（ａ）,（ｂ）に示したホール素子が完成した。寸法は１．２ｍｍ×０．８ｍｍで厚さがほぼ０．４ｍｍであった。このホール素子の感度は１Ｖ、０．０５Ｔの磁束密度中の条件で平均約７０ｍＶであった。
【００８３】
［実施例５］
図４に示したホール素子を製造するために、実施例１と同様な方法で、トランスファーモールドまで実施した。  
次に、モールド後、耐熱テープを剥がし、トータル厚はほぼ０．５ｍｍのモールド済みリードフレームが完成した。
【００８４】
次に、電気的な接続用端子となるように並んで露出しているリードフレームの厚さａの部分に沿ってダイシングソーでモールド済みリードフレームを切断した。０．２ｍｍ厚のブレードを使用して、Ｘ方向を１．６ｍｍ、Ｙ方向を１．１ｍｍピッチで切断した。
【００８５】
次に、この個片になった状態で０．６ｍｍの球状のダミーボールを混入させて電解スズバレルメッキを施し、耐熱テープで覆われた厚さａのリードフレームの部分と切断によって出現したリードフレームの断面に金属被膜であるスズを０．０１ｍｍ厚形成した。
【００８６】
このようにして図４に示したホール素子が完成した。寸法は１．４ｍｍ×０．９ｍｍで厚さがほぼ０．５ｍｍであった。このホール素子の感度は１Ｖ、０．０５Ｔの磁束密度中の条件で平均約３５０ｍＶであった。
【００８７】
［比較例１］
図８（ａ）〜（ｃ）は、本発明による磁電変換素子の一つであるホール素子の実施形態１の比較例を示す図である。図８（ａ）〜（ｃ）に示したホール素子を製造するために、実施例１と同じホール素子のペレット５を使用し、リードフレーム部のアイランドと呼ばれる部分にホール素子のペレット５をダイボンドし、更に、金の細線により、ホール素子のペレット５とリードフレーム部を、ワイヤーボンダーを使用して電気的接続を実施した。
【００８８】
次に、実施例１と全く同様な方法でトランスファーモールド後、耐熱テープで覆われた部分にスズメッキを施した。次に、所望の位置においてダイシングソーでモールド済みリードフレームを切断した。０．２ｍｍ厚のブレードを使用して、Ｘ方向２．２ｍｍ、Ｙ方向を１．２ｍｍピッチで切断した。このようにして図８（ａ）〜（ｃ）に示したホール素子が完成した。寸法は２．０ｍｍ×１．０ｍｍで厚さがほぼ０．５ｍｍであった。このホール素子の感度は、１Ｖ、０．０５Ｔの磁束密度中の条件で平均３５０ｍＶであった。
【００８９】
本ホール素子は、実施例１の寸法１．４×０．９ｍｍに対して、特にＸ方向が０．６ｍｍ長くなっており、投影面積が広くなっている。このサイズ差は、図８（ｃ）に示した裏面の外観図において、外部接続用スズメッキ部とホール素子のペレット５が固着しているリードフレーム部の裏面の露出部との距離が必要であったことによる。
【産業上の利用可能性】
【００９０】
高感度で投影実装面積が小さく薄型である小型薄型磁電変換素子に関し、薄型化を狙って、リードフレームから下のモールド部分を無くすことができ、磁電変換素子用ペレットを固着したリードフレーム部の裏面が磁電変換素子の裏面に露出させない工夫が可能となるので、実装面積を小さくでき、薄型の磁電変換素子を提供することができる。
【図面の簡単な説明】
【００９１】
【図１】本発明に係るホール素子の実施形態１を説明するための構成図で、（ａ）は底面図、（ｂ）は側面図である。
【図２】本発明による磁電変換素子の一つであるホール素子の実施形態１の断面図で、分割されたリードフレームを示した図である。
【図３】本発明による磁電変換素子の一つであるホール素子の実施形態１の断面図で、切断された側面を有するリードフレームを示した図である。
【図４】本発明による磁電変換素子の一つであるホール素子の実施形態１の断面図で、側面に金属被膜を設けたリードフレームを示した図である。
【図５】本発明による磁電変換素子の一つであるホール素子の実施形態１の底面から見たホール素子の透視図及び断面図で、（ａ）は透視図、（ｂ）は断面図である。
【図６】本発明による磁電変換素子の一つであるホール素子の実施形態２を説明するための図で、底面から見たホール素子の透視図及び断面図で、（ａ）は透視図、（ｂ）は断面図である。
【図７】本発明による磁電変換素子の一つである半導体磁気抵抗素子の実施形態３を説明するための図で、底面から見た半導体磁気抵抗素子の透視図及び断面図で、（ａ）は透視図、（ｂ）は断面図である。
【図８】本発明による磁電変換素子の一つであるホール素子の実施形態１の比較例を示す図で、（ａ）は底面から見たホール素子の透視図、（ｂ）は断面図、（ｃ）はホール素子の底面図を示す外観図である。
【図９】従来のホール素子の外形を示す図で、（ａ）は側面図、（ｂ）は平面図である。
【符号の説明】
【００９２】
１    モールド樹脂部
２    金属被膜
３    側面に露出したリードフレーム部の側部
４    リードフレーム
４ａ  第１の厚さａを有するリードフレーム部
４ｂ  第２の厚さｂを有するリードフレーム部
４ｃ  ホール素子の裏面に露出したリードフレーム部
５    ホール素子のペレット
６    半導体磁気抵抗素子のペレット
７    ダイボンド樹脂
８    金属細線
【図１】
2005123383.tif 000003
【図２】
2005123383.tif 000004
【図３】
2005123383.tif 000005
【図４】
2005123383.tif 000006
【図５】
2005123383.tif 000007
【図６】
2005123383.tif 000008
【図７】
2005123383.tif 000009
【図８】
2005123383.tif 000010
【図９】
2005123383.tif 000011