(57)【要約】【課題】  演算増幅器が用いられる接続形態や基準電圧に制限されることなく出力電圧を正確にクランプする。【解決手段】  出力端子１４と電源線１９との間に、オペアンプ１６の差動増幅回路２０により駆動される出力トランジスタＮ４と、オペアンプ１７の差動増幅回路２３により駆動される出力トランジスタＮ８とを直列に接続し、オペアンプ１６により反転増幅回路を構成し、オペアンプ１７により下限クランプ回路を構成する。出力電圧Ｖoutが下限電圧ＶＬよりも高い場合、オペアンプ１６は、オペアンプ１７に動作を妨げられることなく、反転増幅した電圧Ｖoutをそのまま出力する。出力電圧Ｖoutが下限電圧ＶＬよりも低い場合、オペアンプ１７は、ボルテージフォロアと同様に動作して、出力電圧Ｖoutを下限電圧ＶＬにクランプする。【選択図】  図１
2005328151.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源線と第２の電源線とから電源電圧の供給を受けて動作し、信号入力端子から入力した電圧を増幅するとともに、その増幅後の電圧が所定の下限電圧以上となるようにクランプして信号出力端子から出力する増幅回路であって、
前記信号入力端子と前記信号出力端子との間に設けられ、前記第１の電源線と前記信号出力端子との間に接続された第１のトランジスタおよび前記出力端子と前記第２の電源線との間に接続された第２のトランジスタからなる出力増幅回路を備えた第１の演算増幅器と、
前記第１の電源線と前記出力端子との間に接続された第３のトランジスタおよび前記出力端子と前記第２の電源線との間に前記第２のトランジスタと直列に接続された第４のトランジスタからなる出力増幅回路を備え、前記信号出力端子の電圧と前記下限電圧を入力とする第２の演算増幅器とを備えて構成されていることを特徴とする増幅回路。
【請求項２】
第１の電源線と第２の電源線とから電源電圧の供給を受けて動作し、信号入力端子から入力した電圧を増幅するとともに、その増幅後の電圧が所定の上限電圧以下となるようにクランプして信号出力端子から出力する増幅回路であって、
前記信号入力端子と前記信号出力端子との間に設けられ、前記第１の電源線と前記信号出力端子との間に接続された第１のトランジスタおよび前記出力端子と前記第２の電源線との間に接続された第２のトランジスタからなる出力増幅回路を備えた第１の演算増幅器と、
前記第１の電源線と前記出力端子との間に前記第１のトランジスタと直列に接続された第５のトランジスタおよび前記出力端子と前記第２の電源線との間に接続された第６のトランジスタからなる出力増幅回路を備え、前記信号出力端子の電圧と前記上限電圧を入力とする第３の演算増幅器とを備えて構成されていることを特徴とする増幅回路。
【請求項３】
第１の電源線と第２の電源線とから電源電圧の供給を受けて動作し、信号入力端子から入力した電圧を増幅するとともに、その増幅後の電圧が所定の下限電圧以上且つ所定の上限電圧以下となるようにクランプして信号出力端子から出力する増幅回路であって、
前記信号入力端子と前記信号出力端子との間に設けられ、前記第１の電源線と前記信号出力端子との間に接続された第１のトランジスタおよび前記出力端子と前記第２の電源線との間に接続された第２のトランジスタからなる出力増幅回路を備えた第１の演算増幅器と、
前記第１の電源線と前記出力端子との間に接続された第３のトランジスタおよび前記出力端子と前記第２の電源線との間に前記第２のトランジスタと直列に接続された第４のトランジスタからなる出力増幅回路を備え、前記信号出力端子の電圧と前記下限電圧を入力とする第２の演算増幅器と、
前記第１の電源線と前記出力端子との間に前記第１のトランジスタと直列に接続された第５のトランジスタおよび前記出力端子と前記第２の電源線との間に接続された第６のトランジスタからなる出力増幅回路を備え、前記信号出力端子の電圧と前記上限電圧を入力とする第３の演算増幅器とを備えて構成されていることを特徴とする増幅回路。
【請求項４】
前記第２のトランジスタが前記第１の演算増幅器の差動増幅回路の出力電圧により駆動され、前記第１のトランジスタが前記第２のトランジスタの能動負荷とされている場合、前記第２の演算増幅器の出力増幅回路は、前記第３、第４のトランジスタのうち第４のトランジスタのみから構成されていることを特徴とする請求項１または３記載の増幅回路。
【請求項５】
前記第１の電源線と前記信号出力端子との間に負荷が接続された状態で用いられる場合、前記第２の演算増幅器の出力増幅回路は、前記第３、第４のトランジスタのうち第４のトランジスタのみから構成されていることを特徴とする請求項１または３記載の増幅回路。
【請求項６】
前記第１のトランジスタが前記第１の演算増幅器の差動増幅回路の出力電圧により駆動され、前記第２のトランジスタが前記第１のトランジスタの能動負荷とされている場合、前記第３の演算増幅器の出力増幅回路は、前記第５、第６のトランジスタのうち第５のトランジスタのみから構成されていることを特徴とする請求項２または３記載の増幅回路。
【請求項７】
前記信号出力端子と前記第２の電源線との間に負荷が接続された状態で用いられる場合、前記第３の演算増幅器の出力増幅回路は、前記第５、第６のトランジスタのうち第５のトランジスタのみから構成されていることを特徴とする請求項２または３記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の電源線と第２の電源線とから電源電圧の供給を受けて動作し、信号入力端子から入力した電圧を増幅するとともに、その増幅後の電圧が所定の制限電圧を超えないようにクランプして信号出力端子から出力する増幅回路に関する。
【背景技術】
【０００２】
クランプ機能を有する増幅器の従来技術として、例えば特許文献１に開示されたものがある。図５は、この増幅器の電気的構成を示している。オペアンプ１（主演算増幅器）、抵抗Ｒ１、Ｒ２、Ｒ３およびコンデンサＣ１により反転増幅回路が構成されており、その出力電圧ｅｏを所定の下限電圧以上にクランプするクランプ回路２と、出力電圧ｅｏを所定の上限電圧以下にクランプするクランプ回路３とが付加されている。クランプ回路２は、オペアンプ４（補助演算増幅器）、抵抗Ｒ４とＲ５からなる抵抗分圧回路５およびダイオードＤ１から構成されており、クランプ回路３は、オペアンプ６（補助演算増幅器）、抵抗Ｒ６とＲ７からなる抵抗分圧回路７およびダイオードＤ２から構成されている。
【０００３】
出力電圧ｅｏが低下して抵抗分圧回路５の分圧電圧が電圧Ｖcom未満になると、ダイオードＤ１が通電してフィードバック抵抗Ｒ２に流れる電流の一部が引き抜かれ、出力電圧ｅｏが上昇する。一方、出力電圧ｅｏが上昇して抵抗分圧回路７の分圧電圧が電圧Ｖcomを超えると、ダイオードＤ２が通電してフィードバック抵抗Ｒ２に電流が注入される。この動作から明らかなように、図５に示す増幅器はフィードバック抵抗Ｒ２を有するオペアンプ回路に対してのみ適用でき、例えばボルテージフォロアの回路形態を持つオペアンプ回路には適用できない。
【０００４】
また、ダイオードＤ１、Ｄ２を用いているため、クランプ動作を行うためには、オペアンプ４、６の出力端子とオペアンプ１の反転入力端子との間にダイオードＤ１の順方向電圧ＶＦを確保する必要がある。オペアンプ１、４、６は電源電圧ＶDDとＶSSの下で動作するため、それらの出力電圧はＶSS以上且つＶDD以下となる。従って、ダイオードＤ１がオンするためには、Ｖcom≧ＶSS＋ＶＦの電圧条件が必要となり、基準電圧Ｖcomとして電圧ＶSS近傍の電圧を採用することができない。同様に、ダイオードＤ２がオンするには、Ｖcom≦ＶDD−ＶＦの電圧条件が必要となり、基準電圧ＶcomとしてＶDD近傍の電圧を採用することができない。
【特許文献１】実公平５−１０４１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記事情に鑑みてなされたもので、その目的は、演算増幅器が用いられる接続形態や基準電圧に制限されることなく出力電圧を正確にクランプすることができる増幅回路を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載した手段によれば、第１の演算増幅器は、第１および第２のトランジスタからなる出力増幅回路を備えており、信号入力端子から入力した電圧を増幅し、その増幅後の電圧を信号出力端子から出力する。一方、第２の演算増幅器は、第１の電源線と出力端子との間に接続された第３のトランジスタと、出力端子と第２の電源線との間に上記第２のトランジスタと直列に接続された第４のトランジスタとを有している。これら第３のトランジスタと第４のトランジスタは、第２のトランジスタを介してではあるが出力増幅回路を構成している。実際に、第２のトランジスタが十分にオンした状態では、第３および第４のトランジスタは、通常の出力増幅回路と同様に動作して信号出力端子の電圧を制御可能となる。
【０００７】
第２の演算増幅器は、信号出力端子の電圧（出力電圧）と下限電圧とを差動入力とし、両電圧が一致するように第３、第４のトランジスタを制御する。第１の演算増幅器による出力電圧が下限電圧よりも高い場合、第２の演算増幅器は、出力電圧を下限電圧に一致させるように第４のトランジスタを十分なオン状態とする。第３のトランジスタは、回路構成に応じて例えば定電流状態あるいはオフ状態となる。このため、第２のトランジスタは、たとえ第４のトランジスタが介在していても、出力端子と第２の電源線との間に直接接続されたのと同様の状態となり、第１の演算増幅器は、第２の演算増幅器に動作を妨げられることなく、増幅した電圧をそのまま出力することができる。
【０００８】
これに対し、第１の演算増幅器による出力電圧が下限電圧よりも低くなると、第２の演算増幅器は、出力電圧を下限電圧に一致させようとして、第４のトランジスタのドレイン・ソース間電圧（あるいはコレクタ・エミッタ間電圧、以下同様）を上昇させる。一方、第１の演算増幅器は、下限電圧よりも低い電圧を出力しようとして、第２のトランジスタを十分なオン状態とする。この状態では、直列接続された第２および第４のトランジスタのうち第４のトランジスタが支配的となって出力電圧を制御し、第２の演算増幅器が出力電圧を下限電圧にクランプする。
【０００９】
このように、出力電圧が下限電圧以上である場合には、第１の演算増幅器は、第２の演算増幅器に妨げられることなく増幅回路として動作でき、出力電圧が下限電圧よりも低下した場合に限り、第２の演算増幅器が支配的に動作して出力電圧を下限電圧に精度よくクランプできる。そして、第１の演算増幅器の接続形態には関係なく（つまり、反転増幅回路、非反転増幅回路、ボルテージフォロア、スイッチトキャパシタ回路への応用等種々の接続回路形態で用いても）クランプ動作でき、増幅回路の適用範囲が広い利点がある。
【００１０】
請求項２に記載した手段によれば、第１の演算増幅器は、請求項１に記載したものと同様の構成を持つ出力増幅回路を有している。第３の演算増幅器は、第１の電源線と出力端子との間に上記第１のトランジスタと直列に接続された第５のトランジスタと、出力端子と第２の電源線との間に接続された第６のトランジスタとを有している。これら第５のトランジスタと第６のトランジスタは、第１のトランジスタを介してではあるが出力増幅回路を構成している。実際に、第１のトランジスタが十分にオンした状態では、第５および第６のトランジスタは、通常の出力増幅回路と同様に動作して信号出力端子の電圧を制御可能となる。
【００１１】
第３の演算増幅器は、信号出力端子の電圧（出力電圧）と上限電圧とを差動入力とし、両電圧が一致するように第５、第６のトランジスタを制御する。第１の演算増幅器による出力電圧が上限電圧よりも低い場合、第３の演算増幅器は、出力電圧を上限電圧に一致させるように第５のトランジスタを十分なオン状態とする。第６のトランジスタは、回路構成に応じて例えば定電流状態あるいはオフ状態となる。このため、第１のトランジスタは、たとえ第５のトランジスタが介在していても、第１の電源線と出力端子との間に直接接続されたのと同様の状態となり、第１の演算増幅器は、第３の演算増幅器に動作を妨げられることなく、増幅した電圧をそのまま出力することができる。
【００１２】
これに対し、第１の演算増幅器による出力電圧が上限電圧よりも高くなると、第３の演算増幅器は、出力電圧を上限電圧に一致させようとして、第５のトランジスタのドレイン・ソース間電圧を上昇させる。一方、第１の演算増幅器は、上限電圧よりも高い電圧を出力しようとして、第１のトランジスタをより深い（十分な）オン状態とする。この状態では、直列接続された第１および第５のトランジスタのうち第５のトランジスタが支配的となって出力電圧を制御し、第３の演算増幅器が出力電圧を上限電圧にクランプする。
【００１３】
このように、出力電圧が上限電圧以下である場合には、第１の演算増幅器は、第３の演算増幅器に妨げられることなく増幅回路として動作でき、出力電圧が上限電圧よりも上昇した場合に限り、第３の演算増幅器が支配的に動作して出力電圧を上限電圧に精度よくクランプできる。そして、第１の演算増幅器の接続形態には関係なくクランプ動作でき、増幅回路の適用範囲が広い利点がある。
【００１４】
請求項３記載に記載した手段によれば、請求項１および２記載の増幅回路の作用、効果を合わせて得ることができる。
【００１５】
請求項４に記載した手段によれば、出力電圧が下限電圧よりも低くなった時に、第２の演算増幅器の出力増幅回路は、第１の演算増幅器において能動負荷として動作する第１のトランジスタを第４のトランジスタの能動負荷として用いることができるため、第４のトランジスタのオン状態に応じて出力電圧を下限電圧にクランプすることができ、第３のトランジスタを省略することができる。
【００１６】
請求項５に記載した手段によれば、出力電圧が下限電圧よりも低くなった時に、第１の電源線と信号出力端子との間に接続された負荷と第４のトランジスタとが、十分なオン状態にある第２のトランジスタを介して直列に接続されるので、第４のトランジスタのオン状態に応じて出力電圧を下限電圧にクランプすることができ、第３のトランジスタを省略することができる。
【００１７】
請求項６、７に記載した手段によれば、それぞれ請求項４、５に記載した手段と同様の作用および効果が得られる。
【発明を実施するための最良の形態】
【００１８】
（第１の実施形態）
以下、本発明の下限クランプ機能を備えた増幅回路に係る第１の実施形態について図１を参照しながら説明する。
図１は、車載用ＥＣＵに搭載された半導体集積回路装置（ＩＣ）に用いられる増幅回路の電気的構成を示している。この増幅回路１１は、センサ１２などの電圧ＶinをカップリングコンデンサＣ１１を介して入力端子１３（信号入力端子に相当）に入力し、それを反転増幅するとともにその増幅した電圧が下限電圧ＶＬ以上となるようにクランプし、その電圧Ｖoutを出力端子１４（信号出力端子に相当）から出力するものである。出力端子１４とグランドＶSSとの間には負荷１５が接続されている。
【００１９】
この増幅回路１１は、反転増幅回路を構成するオペアンプ１６（第１の演算増幅器に相当）と、下限クランプ回路を構成するオペアンプ１７（第２の演算増幅器に相当）とから構成されており、電源線１８、１９（第１、第２の電源線に相当）から電源電圧ＶDDの供給を受けて動作するようになっている。増幅回路１１は、ＭＯＳ製造プロセスにより構成されており、以下の説明および図面においてＰチャネル型トランジスタにはＰ１１、Ｐ１２、…の符号を付し、Ｎチャネル型トランジスタにはＮ１１、Ｎ１２、…の符号を付して示す。
【００２０】
まず、オペアンプ１６の構成について説明する。差動増幅回路２０は、差動入力トランジスタＰ２、Ｐ３、この差動対に定電流を供給するトランジスタＰ１およびトランジスタＰ２、Ｐ３に対する能動負荷として機能するトランジスタＮ１、Ｎ２から構成されている。トランジスタＰ２のゲートはオペアンプ１６の反転入力端子であり、反転増幅回路として使用するために入力端子１３、出力端子１４との間にそれぞれ抵抗Ｒ１１、Ｒ１２が接続されている。一方、トランジスタＰ３のゲートはオペアンプ１６の非反転入力端子であり、基準電圧Ｖref（本実施形態ではＶDD／２）が与えられている。
【００２１】
出力回路２１（出力増幅回路に相当）は、電源線１８と出力端子１４との間に接続されたトランジスタＰ５（第１のトランジスタに相当）と、出力端子１４と電源線１９との間にトランジスタＮ８（後述）と直列に接続されたトランジスタＮ４（第２のトランジスタに相当）とから構成されている。トランジスタＮ４のゲートは、差動増幅回路２０の出力ノードすなわちトランジスタＰ３のドレインに接続されている。トランジスタＮ３は、トランジスタＮ１とカレントミラー回路を構成しており、このトランジスタＮ３と電源線１８との間にはトランジスタＰ４が接続されている。このトランジスタＰ４は、上記トランジスタＰ５とカレントミラー回路を構成している。なお、出力端子１４と上記差動増幅回路２０の出力ノードとの間には、抵抗とコンデンサの直列回路からなる位相補償回路２２が接続されている。
【００２２】
続いて、オペアンプ１７の構成について説明する。差動増幅回路２３は、差動入力トランジスタＰ７、Ｐ８、この差動対に定電流を供給するトランジスタＰ６およびトランジスタＰ７、Ｐ８に対する能動負荷として機能するトランジスタＮ５、Ｎ６から構成されている。トランジスタＰ７のゲートはオペアンプ１７の反転入力端子であり、（トランジスタＮ４が十分なオン状態の時に）ボルテージフォロアとして動作するように出力端子１４に接続されている。一方、トランジスタＰ８のゲートはオペアンプ１７の非反転入力端子であり、下限電圧ＶＬが与えられている。
【００２３】
出力回路２４（出力増幅回路に相当）は、電源線１８と出力端子１４との間に接続されたトランジスタＰ１０（第３のトランジスタに相当）と、出力端子１４と電源線１９との間に上記トランジスタＮ４と直列に接続されたトランジスタＮ８（第４のトランジスタに相当）とから構成されている。トランジスタＮ８のゲートは、差動増幅回路２３の出力ノードすなわちトランジスタＰ８のドレインに接続されている。トランジスタＮ７は、トランジスタＮ５とカレントミラー回路を構成しており、このトランジスタＮ７と電源線１８との間にはトランジスタＰ９が接続されている。このトランジスタＰ９は、上記トランジスタＰ１０とカレントミラー回路を構成している。なお、出力端子１４と上記差動増幅回路２３の出力ノードとの間には、抵抗とコンデンサの直列回路からなる位相補償回路２５が接続されている。
【００２４】
次に、本実施形態の作用について説明する。
オペアンプ１６は、入力電圧Ｖinを反転増幅しそれを出力電圧Ｖoutとして出力するように動作する。一方、オペアンプ１７は、トランジスタＮ４が十分なオン状態にある時にボルテージフォロアの回路形態と同様となり、出力電圧Ｖoutが下限電圧ＶＬに一致するように動作する。オペアンプ１６と１７は、その出力回路２１と２４の各一部が直列の関係にあるため、出力電圧Ｖoutの大きさに応じて何れか一方の動作が支配的となる。
【００２５】
（Ａ）出力電圧Ｖoutが下限電圧ＶＬよりも高い場合
オペアンプ１７は、出力電圧Ｖoutを下限電圧ＶＬに一致させようとして、差動増幅回路２３の出力電圧つまりトランジスタＮ８のゲート電圧を上昇させ、トランジスタＮ７のゲート電圧を低下させる。このため、トランジスタＮ８は十分なオン状態となり、そのドレイン・ソース間電圧は極めて小さくなる。また、トランジスタＰ１０はオフ状態となる。これにより、オペアンプ１６のトランジスタＮ４は、たとえトランジスタＮ８が介在していても、出力端子１４と電源線１９との間に直接接続されたのと同様の状態となり、オペアンプ１６は、オペアンプ１７に動作を妨げられることなく、反転増幅した電圧Ｖoutをそのまま出力することができる。この場合の出力電圧Ｖoutは、以下の（１）式の通りである。ただし、Ｖinは入力電圧の交流成分である。
Ｖout＝−（Ｒ１２／Ｒ１１）・Ｖin＋Ｖref      …（１）
【００２６】
（Ｂ）出力電圧Ｖoutが下限電圧ＶＬよりも低い場合
オペアンプ１７は、出力電圧Ｖoutを下限電圧ＶＬに一致させようとして、差動増幅回路２３の出力電圧つまりトランジスタＮ８のゲート電圧を低下させ、トランジスタＮ７のゲート電圧を上昇させる。このため、トランジスタＮ８のドレイン・ソース間電圧は上昇し、トランジスタＰ１０はオン状態となる。一方、オペアンプ１６は、（１）式に従って下限電圧ＶＬよりも低い電圧を出力しようとして、トランジスタＮ４を十分なオン状態とする。
【００２７】
この状態では、出力端子１４と電源線１９との間に直列に接続されたトランジスタＮ４とＮ８のうちトランジスタＮ８が支配的となって出力電圧Ｖoutを制御し、オペアンプ１７は、ボルテージフォロアと同様に動作して、出力電圧Ｖoutを下限電圧ＶＬにクランプする。この時のオペアンプ１７のゲインは、通常のボルテージフォロアとして用いられる場合と同様に非常に高いため、精度よく下限電圧ＶＬにクランプ可能となる。
【００２８】
以上説明したように、本実施形態によれば、出力端子１４と電源線１９との間に、オペアンプ１６の差動増幅回路２０により直接的に駆動される出力トランジスタＮ４と、オペアンプ１７の差動増幅回路２３により直接的に駆動される出力トランジスタＮ８とを直列に接続し、オペアンプ１６により反転増幅回路を構成し、オペアンプ１７により下限クランプ回路を構成した。
【００２９】
これにより、特に切替回路などを設けなくても、出力電圧Ｖoutが下限電圧ＶＬよりも高い場合には、オペアンプ１６の動作が支配的となってオペアンプ１７に動作を妨げられることなく反転増幅を行うことができ、出力電圧Ｖoutが下限電圧ＶＬよりも低い場合には、オペアンプ１７の動作が支配的となってオペアンプ１６に動作を妨げられることなく高精度の下限クランプ動作を行うことができる。この協調動作により、オペアンプ１６と１７の動作の衝突などによる不安定状態は発生しない。
【００３０】
この増幅回路１１は、従来技術（図５参照）とは異なりダイオードを用いておらず、フィードバック抵抗に対する電流制御とは異なる動作原理となっている。従って、本実施形態ではオペアンプ１６を用いた反転増幅回路を例に説明したが、オペアンプ１６の接続形態には関係なく、非反転増幅回路、ボルテージフォロア、スイッチトキャパシタ回路への応用等種々の回路形態においてもクランプ動作でき、適用範囲が広い利点がある。また、下限電圧ＶＬは、０ＶからＶDDの電圧範囲内の何れでも設定可能である。
【００３１】
（第２の実施形態）
次に、本発明の上限クランプ機能を備えた増幅回路に係る第２の実施形態について図２を参照しながら説明する。
図２は、増幅回路の電気的構成を示しており、図１と同一構成部分には同一符号を付している。この増幅回路２６は、入力電圧Ｖinを反転増幅するとともに、その増幅した電圧が上限電圧ＶＨ以下となるようにクランプして出力するもので、反転増幅回路を構成するオペアンプ１６と、上限クランプ回路を構成するオペアンプ２７（第３の演算増幅器に相当）とから構成されている。
【００３２】
オペアンプ２７の差動増幅回路２８は、差動入力トランジスタＮ９、Ｎ１０、この差動対に定電流を供給するトランジスタＮ１１およびトランジスタＮ９、Ｎ１０に対する能動負荷として機能するトランジスタＰ１１、Ｐ１２から構成されている。トランジスタＮ９のゲートはオペアンプ２７の反転入力端子であり、（トランジスタＰ５が十分なオン状態の時に）ボルテージフォロアとして動作するように出力端子１４に接続されている。一方、トランジスタＮ１０のゲートはオペアンプ２７の非反転入力端子であり、上限電圧ＶＨが与えられている。
【００３３】
出力回路２９（出力増幅回路に相当）は、電源線１８と出力端子１４との間に上記トランジスタＰ５と直列に接続されたトランジスタＰ１３（第５のトランジスタに相当）から構成されている。トランジスタＰ１３のゲートは、差動増幅回路２８の出力ノードすなわちトランジスタＮ１０のドレインに接続されている。なお、出力端子１４と上記差動増幅回路２８の出力ノードとの間には、抵抗とコンデンサの直列回路からなる位相補償回路３０が接続されている。
【００３４】
次に、本実施形態の作用について説明する。
オペアンプ２７は、トランジスタＰ５が十分なオン状態にある時にボルテージフォロアの回路形態と同様となり、出力電圧Ｖoutが上限電圧ＶＨに一致するように動作する。オペアンプ１６と２７は、その出力回路２１と２９の各一部が直列の関係にあるため、出力電圧Ｖoutの大きさに応じて何れか一方の動作が支配的となる。
【００３５】
（Ａ）出力電圧Ｖoutが上限電圧ＶＨよりも低い場合
オペアンプ２７は、出力電圧Ｖoutを上限電圧ＶＨに一致させようとして、差動増幅回路２８の出力電圧つまりトランジスタＰ１３のゲート電圧を上昇させる。このため、トランジスタＰ１３は十分なオン状態となり、そのドレイン・ソース間電圧は極めて小さくなる。これにより、オペアンプ１６のトランジスタＰ５は、たとえトランジスタＰ１３が介在していても、電源線１８と出力端子１４との間に直接接続されたのと同様の状態となり、オペアンプ１６は、オペアンプ２７に動作を妨げられることなく、（１）式に従って反転増幅した電圧Ｖoutをそのまま出力することができる。
【００３６】
（Ｂ）出力電圧Ｖoutが上限電圧ＶＨよりも高い場合
オペアンプ２７は、出力電圧Ｖoutを上限電圧ＶＨに一致させようとして、差動増幅回路２８の出力電圧つまりトランジスタＰ１３のゲート電圧を上昇させる。このため、トランジスタＰ１３のドレイン・ソース間電圧は上昇する。一方、オペアンプ１６は、（１）式に従って上限電圧ＶＨよりも高い電圧を出力しようとして、トランジスタＰ５を十分なオン状態とする。
【００３７】
この状態では、電源線１８と出力端子１４との間に直列に接続されたトランジスタＰ１３とＰ５のうちトランジスタＰ１３が支配的となって出力電圧Ｖoutを制御し、オペアンプ２７は、ボルテージフォロアと同様に動作して、出力電圧Ｖoutを上限電圧ＶＨにクランプする。この時のオペアンプ２７のゲインは、通常のボルテージフォロアとして用いられる場合と同様に非常に高いため、精度よく上限電圧ＶＨにクランプ可能となる。
【００３８】
以上説明したように、本実施形態によれば、電源線１８と出力端子１４との間に、オペアンプ２７の差動増幅回路２８により直接的に駆動される出力トランジスタＰ１３とオペアンプ１６の差動増幅回路２０により直接的に駆動される出力トランジスタＰ５とを直列に接続し、オペアンプ１６により反転増幅回路を構成し、オペアンプ２７により上限クランプ回路を構成した。
【００３９】
これにより、特に切替回路などを設けなくても、出力電圧Ｖoutが上限電圧ＶＨよりも低い場合には、オペアンプ１６の動作が支配的となってオペアンプ２７に動作を妨げられることなく反転増幅を行うことができ、出力電圧Ｖoutが上限電圧ＶＨよりも高い場合には、オペアンプ２７の動作が支配的となってオペアンプ１６に動作を妨げられることなく高精度の上限クランプ動作を行うことができる。この協調動作により、安定動作が図られる。この増幅回路２６も適用範囲が広く、上限電圧ＶＨは、０ＶからＶDDの電圧範囲内の何れでも設定可能である。
【００４０】
（第３の実施形態）
次に、上述した第１の実施形態と第２の実施形態とを組み合わせた第３の実施形態について、図３および図４を参照しながら説明する。
図３は、増幅回路１１と２６とを組み合わせてなる増幅回路３１の電気的構成を示している。図４は、増幅回路３１の入出力電圧波形を示しており、（ａ）は入力電圧Ｖin、（ｂ）はクランプ動作が行われない場合の出力電圧Ｖout、（ｃ）はクランプ動作が行われる場合の出力電圧Ｖoutの波形を示している。図中に各部の振幅を示している。
【００４１】
センサ１２からの入力電圧Ｖinは、第１の実施形態で説明した（１）式のように、（Ｒ１２／Ｒ１１）倍のゲインをもって反転増幅される。その結果、出力電圧Ｖoutが常に下限電圧ＶＬ以上で且つ上限電圧ＶＨ以下である場合には、オペアンプ１７、２７による下限クランプ、上限クランプが行われず、出力電圧Ｖoutは、図４（ｂ）に示すように入力電圧Ｖinを反転増幅した通りの波形となる。
【００４２】
一方、反転増幅の結果、出力電圧Ｖoutが下限電圧ＶＬより低くなり或いは上限電圧ＶＨよりも高くなる場合には、出力電圧Ｖoutは、図４（ｃ）に示すように下限電圧ＶＬ以上に下限クランプされ、上限電圧ＶＨ以下に上限クランプされる。このクランプされた波形は、第１の実施形態または第２の実施形態でも同様になる。
本実施形態によれば、第１の実施形態と第２の実施形態の作用および効果を合わせて得ることができる。
【００４３】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１、第３の実施形態において、オペアンプ１６のトランジスタＮ４が差動増幅回路２０の出力電圧により直接的に駆動され、トランジスタＰ５がトランジスタＮ４の能動負荷とされている。このような構成の場合、トランジスタＰ１０を省略してもよい。これは、出力電圧Ｖoutが下限電圧ＶＬよりも低くなった時に、オペアンプ１７の出力回路２４は、オペアンプ１６において能動負荷として動作するトランジスタＰ５をトランジスタＮ８の能動負荷として用いることができ、トランジスタＮ８のオン状態に応じて出力電圧Ｖoutを下限電圧ＶＬにクランプすることができるからである。
【００４４】
また、電源線１８と出力端子１４との間に負荷１５が接続された状態で用いられる場合にも、トランジスタＰ１０を省略してもよい。これは、出力電圧Ｖoutが下限電圧ＶＬよりも低くなった時に、電源線１８と出力端子１４との間に接続された負荷１５とトランジスタＮ８とが、十分なオン状態にあるトランジスタＮ４を介して直列に接続されるので、トランジスタＮ８のオン状態に応じて出力電圧Ｖoutを下限電圧ＶＬにクランプすることができるからである。
【００４５】
第２、第３の実施形態において、出力端子１４と電源線１９（グランドＶSS）の間に負荷１５が接続されていない場合には、出力端子１４と電源線１９との間にＮチャネル型の第６のトランジスタを接続することが必要である。この第６のトランジスタは、トランジスタＰ１３に対する能動負荷の回路形態とすればよい。ただし、トランジスタＰ５がオペアンプ１６の差動増幅回路２０の出力電圧により直接的に駆動され、トランジスタＮ４がトランジスタＰ５の能動負荷とされている場合には、上記追加すべき第６のトランジスタを省略することができる。
【００４６】
オペアンプ１６に与える基準電圧Ｖrefは、ＶDD／２に限られない。
ＭＯＳ製造プロセスを用いたＩＣに適用したが、バイポーラ製造プロセスを用いたＩＣにも適用可能である。
増幅回路１１、２６、３１は、車載用ＩＣ以外の種々のＩＣにも適用できる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態を示す増幅回路の電気的構成図
【図２】本発明の第２の実施形態を示す図１相当図
【図３】本発明の第３の実施形態を示す図１相当図
【図４】入出力電圧の波形図
【図５】従来技術を示す図１相当図
【符号の説明】
【００４８】
１１、２６、３１は増幅回路、１３は入力端子（信号入力端子）、１４は出力端子（信号出力端子）、１６はオペアンプ（第１の演算増幅器）、１７はオペアンプ（第２の演算増幅器）、１８は電源線（第１の電源線）、１９は電源線（第２の電源線）、２１、２４、２９は出力回路（出力増幅回路）、２７はオペアンプ（第３の演算増幅器）、Ｐ５はトランジスタ（第１のトランジスタ）、Ｎ４はトランジスタ（第２のトランジスタ）、Ｐ１０はトランジスタ（第３のトランジスタ）、Ｎ８はトランジスタ（第４のトランジスタ）、Ｐ１３はトランジスタ（第５のトランジスタ）である。
【図１】
2005328151.tif 000003
【図２】
2005328151.tif 000004
【図３】
2005328151.tif 000005
【図４】
2005328151.tif 000006
【図５】
2005328151.tif 000007