(57)【要約】  【課題】利得制御などに用いられるトランジスタなどの寄生容量を低減し、回路全体の利得特性、雑音特性を劣化させないことを目的とする。  【解決手段】前記の目的を達成するため、本発明は、可変利得増幅装置における第１のトランジスタと第２、第３のスイッチ用のトランジスタを備え、第２、第３のトランジスタの電極の一部が共通に形成されている。【選択図】  図１
2005328328.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと第２、第３のスイッチ用のトランジスタを備え、第２、第３のトランジスタの電極の一部が共通に形成されていることを特徴とする可変利得増幅器。
【請求項２】
前記第２、第３のトランジスタがＭＯＳトランジスタであることを特徴とする請求項１に記載の可変利得増幅器。
【請求項３】
前記第２のトランジスタのソース電極と、第３のトランジスタのドレイン電極が共通に形成されていることを特徴とする請求項２に記載の可変利得増幅器。
【請求項４】
前記第２、第３のトランジスタがマルチフィンガー構造であることを特徴とする請求項３に記載の可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変利得増幅器、特に回路スリープ機能と利得切り換え機能を備えた可変利得増幅器に関する。
【背景技術】
【０００２】
携帯電話機等に代表される無線通信システムにおける増幅器には、入力レベルによって低雑音特性かつ高利得特性あるいは、低歪み特性かつ低利特特性が要求される。この結果、増幅器において、利得可変機能が必要となる。
【０００３】
このような利得可変機能を有する増幅器の一例として、特許文献１に記載されている可変利得増幅器がある。
【０００４】
図５は特許文献１に開示された増幅回路を模式的に示している。
【０００５】
図５に示すように初段の増幅回路と、初段増幅回路出力側にそれぞれ利得制御手段を備えることにより、回路全体での利得制御を行っている。図６は図５における利得制御手段として用いられるトランジスタを模式的に示している。各トランジスタはドレイン電極９とゲート電極１０、ソース電極１１から構成される。図７は図６におけるＢ−Ｂ'部の断面図を示している。トランジスタは半導体基板１７と酸化膜１２、層間絶縁膜１４とチャネル形成領域１３、オーミック領域１５と各電極９、１０、１１から形成される。
【特許文献１】特開２００３−１７４３３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記構成から成る可変利得増幅器は、初段増幅回路自体と出力側のそれぞれに利得制御手段が必要となる。そのため、図４に示すように、利得制御に用いられる個別に形成されたトランジスタそれぞれの寄生容量成分が回路全体の利得特性、雑音特性を劣化させるという問題点があった。
【０００７】
本発明は前記従来の問題を解決し、利得制御などに用いられるトランジスタなどの寄生容量を低減し、回路全体の利得特性、雑音特性を劣化させないことを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明は、可変利得増幅装置における第１のトランジスタと第２、第３のスイッチ用のトランジスタを備え、第２、第３のトランジスタの電極の一部が共通に形成されている。
【発明の効果】
【０００９】
本発明の可変利得増幅器によれば、利得制御手段におけるトランジスタなどの寄生容量成分を低減し、回路全体の雑音特性と利得特性の劣化を防ぐことができる。
【発明を実施するための最良の形態】
【００１０】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１１】
（実施の形態１）
図１は本発明の実施の形態１における可変利得増幅器の回路図であり、図２は図１におけるトランジスタ２、３の平面図であり、図３は図２中のＡ−Ａ'における断面図である。図１に示すように、本発明の可変利得増幅器は、第１トランジスタ１と、第２トランジスタ２、第３トランジスタ３、利得制御信号端子、入力端子、回路スリープ制御信号端子、出力端子を備えている。
【００１２】
第１トランジスタ１は、主トランジスタであり、第１ゲート１Ｇと、第１ソース１Ｓと、および第１ドレイン１Ｄを有する。第２トランジスタ２は、利得制御スイッチとして動作し、第２ゲート２Ｇと、第２ソース２Ｓと、および第２ドレイン２Ｄを有する。第３トランジスタ３は、回路全体のスリープ用スイッチとして動作し、第３ゲート３Ｇと、第３ソース３Ｓと、および第３ドレイン３Ｄを有する。
【００１３】
本発明の可変利得増幅器では、入力端子は第１ゲート１Ｇに接続されている。出力端子は第１ドレイン１Ｄに接続されている。利得制御信号端子は第２ゲート２Ｇに接続されている。回路スリープ制御信号端子は第３ゲート３Ｇに接続されている。第１ソース１Ｓおよび第３ソース３Ｓは接地されている。第２ドレイン２Ｄは、第１ドレイン１Ｄと同様、出力端子に接続されている。第２ソース２Ｓと第３ドレイン３Ｄとが接続されており、これらは入力端子にも接続されている。
【００１４】
利得制御信号端子および回路スリープ制御信号端子からＬｏｗが入力され、第２トランジスタ２および第３トランジスタ３とがオフである場合、第１トランジスタ１はソース接地回路として動作し、入力端子からの入力信号はトランジスタ１により増幅され、増幅された信号は出力端子より出力される。
【００１５】
利得制御信号端子からＨｉｇｈが入力され、第２トランジスタ２がオンである場合、入力信号からの入力信号は、第２ソース２Ｓから第２ドレイン２Ｄを経由して、そのまま出力端子に出力される。従って、この場合、入力端子からの入力信号は増幅されない。
【００１６】
回路スリープ制御信号端子からＨｉｇｈが入力され、第３トランジスタ３がオンである場合、入力信号からの入力信号は、第３ソース３Ｓから第３ドレイン３Ｄを経由して、ＧＮＤ（接地）に落ちるため、回路全体がスリープ状態となる。
【００１７】
また、トランジスタ２とトランジスタ３の平面図を図２に示す。トランジスタ２はドレイン電極４とゲート電極５、ソース電極６から構成される。トランジスタ３は、トランジスタ２のソース電極６と共通に形成されたドレイン電極６とゲート電極７、ソース電極８から構成される。各電極は帯状の形状で平行に配置される。図１の端子２Ｄ、２Ｇ、２Ｓ、３Ｄ、３Ｇ、３Ｓは図２の端子２Ｄ、２Ｇ、２Ｓ、３Ｄ、３Ｇ、３Ｓに相当している。
【００１８】
このように、図４に示したような、個別に２つのトランジスタを形成した場合と比較し、トランジスタ２のソース電極と、トランジスタ３のドレイン電極とを共通に形成することにより、回路全体のスリープ機能と、利得制御機能を有しつつ、電極の面積を削減することができ、回路全体の小面積化を図ることができる。図２に示すように、トランジスタ２のドレイン電極幅をＤｗ２、ゲート電極幅をＧｗ２、ソース電極幅をＳｗ２、トランジスタ３のゲート電極幅をＧｗ３、ドレイン電極幅をＤｗ３とし、図４の各トランジスタのドレイン電極幅をＤｗ１、ゲート電極幅をＧｗ１、ソース電極幅をＳｗ１とする。一般的にゲート電極幅はドレイン電極、ソース電極と比較して非常に小さい。よってＤｗ２＝Ｓｗ２＝Ｄｗ３＝Ｄｗ１＝Ｓｗ１＝Ｄｗ、Ｇｗ２＝Ｇｗ３＝Ｇｗ１＝Ｇｗ、Ｇｗ＜＜Ｄｗとすると図４に示す２つのトランジスタの面積の合計と、トランジスタ２、３の面積に合計の比は、３Ｄｗ：４Ｄｗ＝３：４となり図２の構造を用いることによりトランジスタの面積を４分の３に削減することができる。同時に、ドレイン電極、ソース電極とＧＮＤ間、あるいは、各電極間で生じる寄生容量も４分の３に削減することができ、回路全体の雑音特性、利得特性の劣化を防ぐことが期待できる。
【００１９】
（実施の形態２）
図４は本発明の実施の形態２におけるトランジスタの平面図である。本実施形態は、第１の実施の形態において、トランジスタ２とトランジスタ３がドレイン電極、ゲート電極、ソース電極の各電極をくし型の形状とし、組み合わせた構造を用いている場合の実施形態である。
【００２０】
トランジスタ２の第１ドレイン電極４は１本の第１ドレイン電極本体４１ａと複数本の第１ドレイン電極線４ａ、４ｂとからなる。各第１ドレイン電極線４ａ、４ｂは平行であり、複数本の第１ドレイン電極線４ａ、４ｂと第１ドレイン電極本体４１ａとの角度は約９０°である。各第１ドレイン電極線４ａ、４ｂは第１ドレイン電極本体４１ａと接続されている。トランジスタ２の第１ゲート電極５は１本の第１ゲート電極本体５１ａと複数本の第１ゲート電極線５ａ、５ｂ、５ｃとからなる。各第１ゲート電極線５ａ、５ｂ、５ｃは平行であり、複数本の第１ゲート電極線５ａ、５ｂ、５ｃと第１ゲート電極本体５１ａとの角度は約９０°である。各第１ゲート電極線５ａ、５ｂ、５ｃは第１ゲート電極本体５１ａと接続されている。トランジスタ２の第１ソース電極６は１本の第１ソース電極本体６１ａと複数本の第１ソース電極線６ａ、６ｂ、６ｃとからなる。各第１ソース電極線６ａ、６ｂ、６ｃは平行であり、複数本の第１ソース電極線６ａ、６ｂ、６ｃと第１ソース電極本体６１ａとの角度は約９０°である。各第１ソース電極線６ａ、６ｂ、６ｃは第１ソース電極本体６１ａと接続されている。
【００２１】
トランジスタ３の第２ドレイン電極はトランジスタ２の第１ソース電極６と共通に形成される。トランジスタ３の第２ゲート電極７は１本の第２ゲート電極本体７２ａと複数本の第２ゲート電極線７ａ、７ｂ、７ｃとからなる。各第２ゲート電極線７ａ、７ｂ、７ｃは平行であり、複数本の第２ゲート電極線７ａ、７ｂ、７ｃと第２ゲート電極本体７２ａとの角度は約９０°である。各第２ゲート電極線７ａ、７ｂ、７ｃは第２ゲート電極本体７２ａと接続されている。トランジスタ３の第２ソース電極８は１本の２ソース電極本体８１ａと複数本の第２ソース電極線８ａ、８ｂ、８ｃとからなる。各第２ソース電極線８ａ、８ｂ、８ｃは平行であり、複数本の第２ソース電極線８ａ、８ｂ、８ｃと第２ソース電極本体８１ａとの角度は約９０°である。各第２ソース電極線８ａ、８ｂ、８ｃは第２ソース電極本体８１ａと接続されている。図４に示す端子２Ｄ、２Ｇ、２Ｓ、３Ｄ、３Ｇ、３Ｓは図１における端子２Ｄ、２Ｇ、２Ｓ、３Ｄ、３Ｇ、３Ｓに相当する。このような各電極をくし型の形状とし、組み合わせた構造をとった場合においても、実施の形態１と同様に、トランジスタ２とトランジスタ３を個別に形成した場合と比較し、電極面積と寄生容量の低減が期待できる。
【産業上の利用可能性】
【００２２】
本発明の可変利得増幅器は、携帯電話等の無線回路等に用いることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態１における回路図
【図２】本発明の実施の形態１におけるトランジスタ２、３の平面図
【図３】図２中のＡ−Ａ'における断面図
【図４】本発明の実施の形態２におけるトランジスタの平面図
【図５】従来の可変利得増幅器の回路例を示した図
【図６】図５における利得制御手段として用いられるトランジスタの平面図
【図７】図６におけるＢ−Ｂ'部の断面図
【符号の説明】
【００２４】
１  主トランジスタ
１Ｄ、２Ｄ、３Ｄ  トランジスタドレイン端子
１Ｇ、２Ｇ、３Ｇ  トランジスタゲート端子
１Ｓ、２Ｓ、３Ｓ  トランジスタソース端子
２  利得制御用トランジスタ
３  回路スリープ用トランジスタ
４  トランジスタ２のドレイン電極
５  トランジスタ２のゲート電極
６  トランジスタ２のソースとトランジスタ３のドレインを共通とした電極
７  トランジスタ３のゲート電極
８  トランジスタ３のソース電極
９  トランジスタのドレイン電極
１０  トランジスタのゲート電極
１１  トランジスタのソース電極
１２  酸化膜
１３  チャネル形成領域
１４  層間絶縁膜
１５  オーミック領域
１６  半導体基板
【図１】
2005328328.tif 000003
【図２】
2005328328.tif 000004
【図３】
2005328328.tif 000005
【図４】
2005328328.tif 000006
【図５】
2005328328.tif 000007
【図６】
2005328328.tif 000008
【図７】
2005328328.tif 000009