(57)【要約】【課題】  簡単な工程で製作可能な小型デュプレクサおよびその製造方法を提供する。【解決手段】  デュプレクサは、基板と、基板上に集積され、送信周波数範囲内の信号のみを通過させる送信端フィルタと、基板上に集積され、受信周波数範囲内の信号のみを通過させる受信端フィルタと、送信端フィルタおよび受信端フィルタのいずれか１つと一体に形成され、フィルタ間の基板部分に集積され、各フィルタが通過させる信号を互いに隔離するアイソレーション部とを備えてなる。また、アイソレーション部は、送信端フィルタおよび受信端フィルタのいずれか１つと一体に形成されるため、小型化が可能である。【選択図】      図２
2005184851.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に集積され、送信周波数範囲内の信号のみを通過させる送信端フィルタと、
前記基板上に集積され、受信周波数範囲内の信号のみを通過させる受信端フィルタと、
前記送信端フィルタおよび前記受信端フィルタのいずれか１つと一体に製作され、前記送信端フィルタおよび前記受信端フィルタがそれぞれ通過させる信号を互いに隔離するアイソレーション部と、
を備えることを特徴とするデュプレクサ。
【請求項２】
前記送信端フィルタおよび前記受信端フィルタは、それぞれ少なくとも１つのＦＢＡＲ（Ｆｉｌｍ  Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｒｅｓｏｎａｔｏｒ）を含むことを特徴とする請求項１に記載のデュプレクサ。
【請求項３】
前記ＦＢＡＲは、
前記基板上の所定領域に形成された空洞部と、
前記基板表面上に積層され、前記空洞部を覆うメンブレイン層と、
前記メンブレイン層のうち前記空洞部を覆うメンブレイン層の表面上に下部電極、圧電層および上部電極が順に積層されて形成される積層共振部と、
を有することを特徴とする請求項２に記載のデュプレクサ。
【請求項４】
前記アイソレーション部は、
前記メンブレイン層を誘電体膜として使用し、前記メンブレイン層の誘電率に比例する静電容量を有する少なくとも１つのキャパシタと、
前記メンブレイン層の表面上にコイル状に設けられる少なくとも１つのインダクタと、
を有し、前記送信端フィルタおよび前記受信端フィルタをそれぞれ通過する信号の周波数位相差を９０°にして互いに隔離させることを特徴とする請求項３に記載のデュプレクサ。
【請求項５】
前記キャパシタは、
前記基板上部表面および前記メンブレイン層の間に積層されたキャパシタ下部電極と、
前記キャパシタ下部電極の上部に位置する前記メンブレイン層の表面上に積層されたキャパシタ上部電極と、
を有することを特徴とする請求項４に記載のデュプレクサ。
【請求項６】
送信する周波数信号のみを通過させる送信端フィルタ、受信する周波数信号のみを通過させる受信端フィルタ、および前記送信端フィルタおよび前記受信端フィルタのいずれか１つと一体に製作され、前記送信端フィルタおよび前記受信端フィルタがそれぞれ通過させる信号を互いに隔離させるアイソレーション部を備えたデュプレクサの製造方法であって、
（ａ）基板表面上の所定領域に第１のメタル層を積層し、パターニングするステップと、
（ｂ）前記第１のメタル層の上部表面および前記基板の全面上にメンブレイン層を蒸着するステップと、
（ｃ）前記基板に直接的に蒸着されたメンブレイン層部分の上部表面上に第２のメタル層を積層し、パターニングするステップと、
（ｄ）前記第２のメタル層の上部表面の所定領域上に圧電層を積層するステップと、
（ｅ）前記メンブレイン層の上部および前記圧電層の上部に第３のメタル層を積層するステップと、
（ｆ）前記第３のメタル層をパターニングし、前記送信端フィルタおよび前記受信端フィルタのいずれか１つと前記アイソレーション部とを一体に製作するステップと、
を含むことを特徴とするデュプレクサの製造方法。
【請求項７】
前記圧電層の下部に位置する基板部分まで通じるビアホールを形成するステップと、
前記ビアホールを用いて前記圧電層下部基板の所定領域を食刻することで空洞部を形成するステップと、
をさらに含むことを特徴とする請求項６に記載のデュプレクサの製造方法。
【請求項８】
前記送信端フィルタおよび前記受信端フィルタの少なくとも１つは、前記空洞部を覆う前記メンブレイン層の上部に前記第２のメタル層、前記圧電層および前記第３のメタル層が順次積層されて形成される少なくとも１つのＦＢＡＲ（Ｆｉｌｍ  Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｒｅｓｏｎａｔｏｒ）を含むことを特徴とする請求項７に記載のデュプレクサの製造方法。
【請求項９】
前記（ｆ）ステップは、
前記第１のメタル層の上部に積層されたメンブレイン層の上部表面上に形成されるように前記第３のメタル層をパターニングしてキャパシタを製作するステップと、
前記基板表面上に直接的に積層された前記メンブレイン層の上部表面上にコイル状に形成されるように前記第３のメタル層をパターニングしてインダクタを製作するステップと、
前記圧電層の上部表面上に形成されるように前記第３のメタル層をパターニングして前記ＦＢＡＲを製作するステップと、
を含むことを特徴とする請求項８に記載のデュプレクサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電薄膜共振器（Ｆｉｌｍ  Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｒｅｓｏｎａｔｏｒ：以下「ＦＢＡＲ」と略する）を用いたデュプレクサおよびその製造方法に関し、より詳しくは、一体化したＦＢＡＲおよびアイソレーション部を使用して製造されたデュプレクサおよびその製造方法に関する。
【背景技術】
【０００２】
最近、携帯電話に代表される移動通信機器の広範囲な普及に伴い、移動通信機器の性能を向上し、より小型・軽量化するための努力が続けられている。このため、移動通信機器に使用される構成部品の性能を向上させると共に小型化・軽量化のための研究が盛んに行われている。
【０００３】
一方、移動通信機器の核心部品の１つとしてデュプレクサ（Ｄｕｐｌｅｘｅｒ）がある。デュプレクサとは、フィルタを複合的に使用する代表的な素子の１つであって、周波数分割方式（ＦＤＤ）による通信システムにおいて、１つのアンテナを介して送信する信号および受信する信号を適切に分岐することで１つのアンテナを効率良く共有することができるようにする役割を果たす素子である。
【０００４】
デュプレクサの基本構造は、アンテナを除外し、大別して、送信端および受信端フィルタからなる。送信端フィルタは、送信しようとする周波数帯域内の信号のみを通過させるバンドパスフィルタ（Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）であり、受信端フィルタは、受信しようとする周波数帯域内の信号のみを通過させるバンドパスフィルタであるが、デュプレクサは、このような送信端フィルタおよび受信端フィルタでパスさせる周波数を調整することで１つのアンテナで送受信が行われるようにする。
【０００５】
デュプレクサの基本構造を形成する送信端フィルタおよび受信端フィルタとしては、ＦＢＡＲを使用することができる。小型軽量でありながら大電力の用途に適したフィルタを構成するための有力な手段として知られているＦＢＡＲは、最小限の費用で大量生産が可能であり、最小型化が可能であるという長所がある。また、フィルタの主要な特性である高い品質係数（Ｑｕａｌｉｔｙ  Ｆａｃｔｏｒ：Ｑ）値を得ることができ、マイクロ周波数帯域でも使用可能であり、特にＰＣＳ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍ）とＤＣＳ（Ｄｉｇｉｔａｌ  Ｃｏｒｄｌｅｓｓ  Ｓｙｓｔｅｍ）帯域までも具現できるという長所を有している。
【０００６】
ＦＢＡＲとは、一般に、下部電極、圧電層および上部電極が順次積層された構造を有し、外部電界が印加されると、共振現象を起こす素子を意味する。即ち、ＦＢＡＲの上下部電極に電気的エネルギーを印加して圧電層内に時間的に変化する電界を誘起すると、圧電層が電気的エネルギーを音響波形の機械的エネルギーに変換する圧電効果を起こして共振が発生するが、この場合、共振周波数を中心に所定帯域内の信号のみを通過させるため、一種のバンドパスフィルタとして動作するようになる。
【０００７】
なお、デュプレクサは、１つのアンテナを介して送受信する信号を適切に分岐する役割をするため、その性能を向上するには、送受信信号間の干渉を防止する必要がある。即ち、送受信フィルタを介して送信または受信される信号の周波数は、その差がわずかであるため、相互間の干渉作用により敏感に反応することがあり、送信端フィルタおよび受信端フィルタを隔離して相互干渉を防止するアイソレーション部を加える必要がある。これによって、干渉作用およびノイズ挿入などを防止し、デュプレクサの性能を向上させることができる。
【０００８】
アイソレーション部は、通常、キャパシタおよびインダクタを使用して位相シフタ（Ｐｈａｓｏｒ  Ｓｈｉｆｔｅｒ）を具現することで、送信信号および受信信号の周波数の位相差を９０°になるようにして相互干渉を防止するようにしている。
【０００９】
なお、このようなデュプレクサは、使用されるＦＢＡＲの種類に応じて、ブラッグ（Ｂｒｅｇｇ）型のデュプレクサおよびエアギャップ（Ａｉｒ  Ｇａｐ）型のデュプレクサに分けられる。即ち、ＦＢＡＲの共振効果を増大させるため共振現象を起こす共振部を基板部分と分離する構造が必要であるが、ブラッグ型のＦＢＡＲは、反射層を用いて分離し、エアギャップ型のＦＢＡＲは、エアギャップを用いて分離する。
【００１０】
ブラッグ型のＦＢＡＲは、ブラッグ反射層を音響インピーダンスの大きな物質と小さな物質とを交互に蒸着させてなる反射層上に下部電極、圧電層、上部電極を順次積層した構造を有するＦＢＡＲを意味するが、このようなブラッグタイプのＦＢＡＲを送受信端フィルタとして使用して１つの基板上に集積してなるものが、ブラッグ型のデュプレクサである。ブラッグ型のデュプレクサは、１つの基板上に製造することでワン−チップ化を達成することができ、堅固な構造を有するが、各層の厚さを正確に調整することが難しく、厚い反射層の形成による応力のため薄膜にワレが発生するという問題点がある。特に、Ｑ値が、エアギャップを用いたデュプレクサに比べて顕著に落ちるという問題点もある。
【００１１】
なお、図１は、エアギャップ型のＦＢＡＲを用いて従来の技術で製造されたエアギャップ型のデュプレクサの構造を示す平面図である。図１に示されたように、エアギャップ型のデュプレクサは、基板上に集積された電極端子１０、送信端フィルタ２０、アイソレーション部３０および受信端フィルタ４０を有する。上述のように、送信端フィルタ２０および受信端フィルタ４０は、基板に形成されたエアギャップ上に下部電極、圧電層および上部電極が順次積層された構造を有するエアギャップ型ＦＢＡＲで構成される。この場合、複数のＦＢＡＲを用いて１つのフィルタを構成することもできる。
【００１２】
また、アイソレーション部３０は、別々に製作して送・受信端フィルタ２０、４０間の基板部分に集積される。上述のように、アイソレーション部３０は、送・受信端フィルタ２０、４０を通過する信号を互いに隔離する役割をする。このため、アイソレーション部３０は、インダクタおよびキャパシタを所定の形態に結合し、または、λ／４長さのトランスミッションラインを形成することで送受信端フィルタを通過する信号間の周波数位相差を９０°にさせる位相シフタとして動作する。これによって、フィルタ２０、４０相互間の信号流入を防止することができる。なお、送・受信端フィルタ２０、４０およびアイソレーション部３０は、外部電極端子１０とワイヤボンディングで連結されている。
【００１３】
このような従来のデュプレクサによれば、送・受信端フィルタ２０、４０およびアイソレーション部３０がそれぞれ別々に製作された後、１つの基板上に集積されるようになるため、工程が複雑であり、特に、アイソレーション部３０を構成するキャパシタは、誘電特性に優れた誘電体膜を用いて製作される必要があるが、誘電体膜の製造工程は、比較的高温で行われるため、その製造過程で他の構造物に損傷を与えるおそれがあるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、前述のような問題点を解決するためになされたものであって、本発明の目的は、一体に製作されたＦＢＡＲおよびアイソレーション部を用いて簡単に製造されるデュプレクサおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記の目的を達成するため、本発明のデュプレクサは、基板と、前記基板上に集積され、送信周波数範囲内の信号のみを通過させる送信端フィルタと、前記基板上に集積され、受信周波数範囲内の信号のみを通過させる受信端フィルタと、前記送信端フィルタおよび前記受信端フィルタのいずれか１つと一体に製作され、前記送信端フィルタおよび前記受信端フィルタがそれぞれ通過させる信号を互いに隔離するアイソレーション部とを備える。
【００１６】
また、前記送信端フィルタおよび前記受信端フィルタの少なくとも１つとしては、前記基板表面上の所定領域に形成された空洞部、前記基板表面上に積層されて前記空洞部を覆うメンブレイン層、および前記メンブレイン層のうち前記空洞部を覆うメンブレイン層の表面上に下部電極、圧電層および上部電極が順次積層されて形成される積層共振部を含む少なくとも１つのＦＢＡＲを使用することができる。
【００１７】
好ましくは、前記アイソレーション部は、前記メンブレイン層を誘電層として使用する少なくとも１つのキャパシタ、および前記メンブレイン層の表面上にコイル状に設けられる少なくとも１つのインダクタを有し、前記送信端フィルタおよび前記受信端フィルタをそれぞれ通過する信号の周波数位相差を９０°にして互いに隔離させる位相シフタを使用することもできる。
【００１８】
この場合、前記キャパシタは、前記基板上部表面および前記メンブレイン層の間に積層されたキャパシタ下部電極、および前記キャパシタ下部電極の上部に位置する前記メンブレイン層の表面上に積層されたキャパシタ上部電極を有し、前記メンブレイン層が有する所定の誘電率に比例する静電容量を有するように製作することもできる。
【００１９】
さらに、本発明に係るデュプレクサの製造方法は、（ａ）基板表面上の所定領域に第１のメタル層を積層し、パターニングするステップ、（ｂ）前記第１のメタル層の上部表面および前記基板の全面上にメンブレイン層を蒸着するステップ、（ｃ）前記基板に直接的に蒸着されたメンブレイン層部分の上部表面上に第２のメタル層を積層し、パターニングするステップ、（ｄ）前記第２のメタル層の上部表面の所定領域上に圧電層を積層するステップ、（ｅ）前記メンブレイン層の上部および前記圧電層の上部に第３のメタル層を積層するステップ、および（ｆ）前記第３のメタル層をパターニングし、前記送信端フィルタおよび前記受信端フィルタのいずれか１つと前記アイソレーション部とを一体に製作するステップを含む。
【００２０】
好ましくは、前記圧電層の下部に位置する基板部分まで通じるビアホールを形成するステップ、および前記ビアホールを用いて前記圧電層下部基板の所定領域を食刻することで空洞部を形成するステップをさらに含むことができる。
【００２１】
また、前記送信端フィルタおよび前記受信端フィルタの少なくとも１つとしては、前記空洞部を覆う前記メンブレイン層の上部に前記第２のメタル層、前記圧電層および前記第３のメタル層が順次積層されて形成される少なくとも１つのＦＢＡＲを使用することができる。
【００２２】
より好ましくは、前記（ｆ）ステップは、前記第１のメタル層の上部に積層されたメンブレイン層の上部表面上に形成されるように前記第３のメタル層をパターニングしてキャパシタを製作するステップ、前記基板表面上に直接的に積層された前記メンブレイン層の上部表面上にコイル状に形成されるように前記第３のメタル層をパターニングしてインダクタを製作するステップ、および前記圧電層の上部表面上に形成されるように前記第３のメタル層をパターニングして前記ＦＢＡＲを製作するステップを含むことができる。
【００２３】
このような方法でＦＢＡＲおよびアイソレーション部が一体に製作されると、別々に製作されたＦＢＡＲと共に１つの基板上に集積してデュプレクサを製造することが可能である。また、ＦＢＡＲの製作時に使用されるメンブレイン層は、アイソレーション部内のキャパシタを構成する誘電層として使用可能であるため、製造工程が単純化できる。
【発明の効果】
【００２４】
以上のように、本発明によれば、ＦＢＡＲおよびアイソレーション部を一体に製作することが可能となる。また、ＦＢＡＲおよびアイソレーション部の製造に必要な構成要素を共通に使用し、同様な工程にて一括して処理することができるため、製造工程が単純化できる。さらに、一体化したＦＢＡＲおよびアイソレーション部を使用してデュプレクサを製造すると、デュプレクサの全体サイズを小さくすることもできる。特に、キャパシタおよびインダクタをアイソレーション部として使用する場合は、キャパシタの誘電体を別に製作することなくフィルタのメンブレイン層を用いることができるようにし、誘電体膜の形成時における高温発生による他の構成要素の損傷を防止することができる。
【発明を実施するための最良の形態】
【００２５】
以下、添付の図面を参照して本発明の好適な実施例を詳細に説明する。
【００２６】
図２は、本発明に係るデュプレクサの構造を示す平面図である。図２に示されたように、基板上に形成された電極端子１０、第１のフィルタ２０の他にアイソレーション部２００および第２のフィルタ３００が一体に製作されたＭＥＭＳ構造物１００をさらに含む。前述のように、最近は、エアギャップ型ＦＢＡＲを用いて送信端フィルタおよび受信端フィルタを具現するが、各フィルタは、１つのＦＢＡＲで構成することができ、フィルタのチューニング特性を良くするために複数のＦＢＡＲを連結して使用することもできる。第１のフィルタ２０および第２のフィルタ３００は、それぞれ送信端フィルタおよび受信端フィルタのいずれか１つの役割をするもので、アイソレーション部２００は、送受信端フィルタのいずれか１つと一体に製作されることができるが、図２においては、アイソレーション部２００が第２のフィルタ３００と一体に製作された実施例を挙げている。
【００２７】
アイソレーション部２００は、前述のように、第１のフィルタ２０および第２のフィルタ３００を互いに隔離させるためのもので、インダクタおよびキャパシタを所定の形態に結合したＬＣ端を使用することができる。図２に示されたように、本発明に係るデュプレクサにおいても、第１のフィルタ２０、アイソレーション部２００および第２のフィルタ３００が外部電極端子１０とワイヤボンディングで連結されている。
【００２８】
また、図３は、本発明によってアイソレーション部２００および第２のフィルタ３００が一体化したＭＥＭＳ構造物１００の構成を示す断面図である。図３には、第２のフィルタ３００として１つのエアギャップ型ＦＢＡＲを採用した実施例を示しているが、複数のＦＢＡＲを使用して第２のフィルタ３００を構成することもできる。図３に示されたように、基板１１０上の所定領域に空洞部１７０が形成されており、基板１１０の上部表面の全体にメンブレイン層１３０が蒸着され、空洞部１７０を覆っている。空洞部１７０は、エアギャップ型ＦＢＡＲ内で共振する部分と基板部分とを分離させるエアギャップを形成するものである。
【００２９】
空洞部１７０を覆うメンブレイン層１３０の上部には、下部電極１４０、圧電層１５０および上部電極１６０が順次積層されて積層共振部を形成している。積層共振部とは、メンブレイン層１３０、上・下部電極１４０、１６０および圧電層を含むもので、前述のように上部電極１６０および下部電極１４０に外部電界が印加されると、圧電層１５０で圧電効果が発生して共振が発生する部分を意味する。
【００３０】
メンブレイン層１３０は、積層共振部の下端部に位置し、ＦＢＡＲ３００構造の全体を支持すると共に下部電極１４０および基板１１０を互いに絶縁する役割をする部分である。さらに、メンブレイン層１３０は、アイソレーション部２００においてキャパシタ上・下部電極１２０、１６０の間に位置することで、キャパシタ内の誘電体膜の役割を果たすようになる。即ち、基板１１０上で空洞部１７０から所定距離だけ離間した個所にメタル層１２０が蒸着されてキャパシタ下部電極を形成した後、メンブレイン層１３０が蒸着され、さらにキャパシタ上部電極をなすまた他のメタル層１６０が蒸着されると、メンブレイン層１３０が有する固有の誘電率εに比例する静電容量Ｃを有するキャパシタが完成する。この場合、Ｃは、Ｃ＝ε＊（Ａ／Ｌ）の数式により表現されるが、この式中、Ａは、キャパシタ上・下部電極１２０、１６０の面積、Ｌは、キャパシタ上・下部電極１２０、１６０間の距離である。
【００３１】
また、メンブレイン層１３０上にコイル状にメタル層１６０が積層されてインダクタを形成する。インダクタ部分は、キャパシタと結合してアイソレーション部２００を構成するようになる。このように、アイソレーション部２００は、第２のフィルタ３００との間で、メンブレイン層１３０を共有することで、アイソレーション部２００および第２のフィルタ３００が一体化する。
【００３２】
図４は、図３の構造を有するＭＥＭＳ構造物１００を製造する工程を段階的に示す工程図である。図４（ａ）によれば、先ず、基板１１０の上部表面に第１のメタル層１２０を蒸着した後、パターニングして所定の領域上にのみ第１のメタル層１２０を積層する。この場合、第１のメタル層１２０は、キャパシタの下部電極を構成するもので、アルミニウム（Ａｌ）、タングステン（Ｗ）、金（Ａｕ）、白金（Ｐｔ）、モリブデン（Ｍｏ）などの導電物質のいずれか１つを選択して使用することができる。パターニングは、ガス、プラズマ、イオンビームなどを用いて食刻するドライエッチング方法で行うことが好ましい。
【００３３】
次は、図４（ｂ）に示された工程であって、第１のメタル層１２０および基板１１０の全面上にメンブレイン層１３０を蒸着するステップである。前述のように、メンブレイン層１３０は、共振部を支持すると共にＦＢＡＲ下部電極１４０および基板１１０の間の絶縁膜としての機能をもする。ＳｉＮまたはＳｉＯ２などの絶縁物質をメンブレイン層１３０として使用するのが一般的である。
【００３４】
次に、図４（ｃ）に示されたように、メンブレイン層１３０上に第２のメタル層１４０を蒸着した後、パターニングすることで、上部表面の所定領域上に積層するステップが行われる。第２のメタル層１４０は、ＦＢＡＲの下部電極をなす部分で、第１のメタル層１２０と同じ物質を使用して蒸着することができる。
【００３５】
次に、図４（ｄ）には、前記第２のメタル層１４０上の所定領域に圧電層１５０を蒸着するステップが示されている。通常の圧電物質としては、窒化アルミニウム（ＡｌＮ）または酸化亜鉛（ＺｎＯ）を使用するが、これに限定されるのではない。蒸着方法としては、スパッタリング法およびエバポレイション法のいずれか１つを使用することができる。
【００３６】
図４（ｅ）には、メンブレイン層１３０および圧電層１５０上に第３のメタル層１６０を蒸着した後、パターニングすることで、キャパシタの上部電極、インダクタおよびＦＢＡＲの上部電極を同時に形成するステップが示されている。即ち、第１のメタル１２０上に蒸着されたメンブレイン層１３０の上部に第３のメタル層１６０を積層することでメンブレイン層１３０を誘電体膜として使用するキャパシタを製作することができる。これと同時に、メンブレイン層１３０の所定領域上に第３のメタル層１６０をコイル状にパターニングすることでインダクタを形成することができ、また、圧電層１５０上に積層されるように第３のメタル層１６０をパターニングすることでＦＢＡＲの上部電極を製作することが可能となる。これによって、アイソレーション部２００およびＦＢＡＲ３００が一体化して製造される。なお、第３のメタル層１６０は、前述の第１のメタル層１２０および第２のメタル層１４０と同じ材料で作ることができる。また、キャパシタ下部電極１２０は、メンブレイン層１３０の下部に位置するため、外部電極と連結可能な部分を設ける必要があり、メンブレイン層１３０の所定領域を貫通して第３のメタル層１６０を蒸着することで外部に露出したパッド部分を形成する。
【００３７】
図４（ｆ）には、エアギャップ型ＦＢＡＲ３００を完成するため、積層共振部下部基板１１０の所定領域を食刻する過程が示されている。即ち、メンブレイン層１３０を貫通して積層共振部下部基板１１０まで到達するビアホールを形成した後、ウェットエッチング法またはドライエッチング法を用いて基板１１０を所定領域エッチングすることで空洞部１７０を形成する。ドライエッチング法とは、酢酸水溶液、フッ化水素酸、リン酸水溶液などの化学溶液を用いて食刻する方法であり、ドライエッチング法とは、ガス、プラズマ、イオンビームなどを用いて食刻する方法である。このように空洞部１７０を形成することでエアギャップ型ＦＢＡＲ３００が完成する。このような方法でアイソレーション部２００およびＦＢＡＲ３００が一体に形成されたＭＥＭＳ構造物を製作することができる。
【００３８】
ＭＥＭＳ構造物１００が製造されると、別々に製作された第１のフィルタ２０と共に別の基板上に集積させた後、ワイヤボンディングで電極端子１０と連結させてパッケージングすることで、図２の構造を有するデュプレクサが完成する。
【００３９】
以上、本発明の好適な実施例を挙げて図示および説明してきたが、本発明は、上述した特定の実施例に限定されるものではなく、請求範囲に記載の本発明の要旨を逸脱しない範囲内で本発明の属する技術分野で通常の知識を有する者により種々に変更して実施されることが可能であり、そのような変更実施例は、本発明の技術的思想に属するものである。
【産業上の利用可能性】
【００４０】
本発明のデュプレクサは、超小型化が可能であるため、携帯電話、ノートブックパソコンなどの小型電子機器に適用可能である。
【図面の簡単な説明】
【００４１】
【図１】送受信端フィルタおよびアイソレーション部が別々に製作されて集積された従来のエアギャップ型デュプレクサを示す平面図である。
【図２】本発明によって一体化したＦＢＡＲおよびアイソレーション部を使用して集積化したデュプレクサを示す平面図である。
【図３】本発明によって一体化したＦＢＡＲおよびアイソレーション部の構成を示す断面図である。
【図４Ａ】図３の構造物を製造する方法を段階的に示す工程図である。
【図４Ｂ】図３の構造物を製造する方法を段階的に示す工程図である。
【図４Ｃ】図３の構造物を製造する方法を段階的に示す工程図である。
【図４Ｄ】図３の構造物を製造する方法を段階的に示す工程図である。
【図４Ｅ】図３の構造物を製造する方法を段階的に示す工程図である。
【図４Ｆ】図３の構造物を製造する方法を段階的に示す工程図である。
【符号の説明】
【００４２】
１１０    基板
１２０    キャパシタ下部電極
１３０    メンブレイン
１４０    ＦＢＡＲ下部電極
１５０    圧電層
１７０    エアギャップ
１６０    ＦＢＡＲ上部電極、キャパシタ上部電極およびインダクタ
【図１】
2005184851.tif 000003
【図２】
2005184851.tif 000004
【図３】
2005184851.tif 000005
【図４Ａ】
2005184851.tif 000006
【図４Ｂ】
2005184851.tif 000007
【図４Ｃ】
2005184851.tif 000008
【図４Ｄ】
2005184851.tif 000009
【図４Ｅ】
2005184851.tif 000010
【図４Ｆ】
2005184851.tif 000011