(57)【要約】【課題】  本発明は、出荷時にＤＣバイアスを調整する必要がなく、出荷時の作業を簡便にすることができると共に、環境変化等に起因して生じるオフセットに応じてＤＣバイアス電圧を制御することができるデジタルアンプを提供することを課題とする。【解決手段】  演算増幅器１５は、所定の時定数を持った積分回路を構成しており、抵抗１１およびコンデンサ１２によってＡＣ成分がカットされたＬＰＦ５からの出力（ＤＣ成分）を基準電圧とし、当該基準電圧とＬＰＦ９からの出力（ＤＣ成分）との差電圧を積分した値に応じた電圧、すなわち、ＬＰＦ５からの出力（ＤＣ成分）とＬＰＦ９からの出力（ＤＣ成分）が一致するように制御された電圧がＤＣバイアス電圧として出力される。【選択図】        図１
2005210329.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号を２値のオーディオ信号に変換する変換手段と、該変換手段によって変換された前記オーディオ信号に基づいて定電圧印加を複数のスイッチング素子で構成されたフルブリッジ回路によりスイッチングするスイッチング手段とを有し、該スイッチング手段によって増幅された前記オーディオ信号を負荷の両端にそれぞれ供給して前記負荷を駆動するデジタルアンプであって、
前記負荷の両端にそれぞれ供給される前記オーディオ信号のＤＣ電圧に基づいて、前記負荷の両端にそれぞれ供給される前記オーディオ信号のＤＣ電圧を一致させるＤＣバイアス電圧を前記アナログ信号に印加するＤＣオフセットサーボ手段を具備することを特徴とするデジタルアンプ。
【請求項２】
前記ＤＣオフセットサーボ手段は、前記スイッチング手段に印加される出力用電源を電源電圧とする積分回路で構成されていることを特徴とする請求項１記載のデジタルアンプ。
【請求項３】
前記ＤＣバイアス電圧を前記アナログ信号に印加するラインは、前記変換手段の電源電圧にダイオードを介して接続されていることを特徴とする請求項１又は２記載のデジタルアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をパルス密度変調（ＰＤＭ変調）した後、ＭＯＳＦＥＴ（電界効果トランジスタ）等の高速スイッチング素子で構成したフルブリッジ回路によるスイッチングで電力増幅してアナログ信号として再生するデジタルアンプに関する。
【背景技術】
【０００２】
従来、複数のＭＯＳＦＥＴ等の高速スイッチング素子で構成された定電圧印加をスイッチングしてパルス増幅したスイッチング信号を生成する電力増幅装置としては、基本的にハーフブリッジ回路と、フルブリッジ回路との２通りのブリッジ回路が用いられているが、量子化された１ビット信号をスイッチング素子の制御信号として用いて音声再生を行う場合には、定電圧として印加された電圧が同じならば、フルブリッジ回路がハーフブリッジ回路よりも大きな音声再生信号（パワー）が得られるため、アンプゲイン（電力増幅）が大きくなる。
【０００３】
図２は、従来のデジタルアンプの構成を示す回路図である。
従来のフルブリッジ回路を用いたデジタルアンプは、図２を参照すると、ＰＤＭ処理部１と、ロジック部２と、ゲートドライバ３と、スイッチング回路部４と、ローパスフィルタ（ＬＰＦ）５と、ゲートドライバ７と、スイッチング回路部８と、ローパスフィルタ（ＬＰＦ）９とにより構成され、スピーカ等の負荷６がスイッチング回路部４とスイッチング回路部８とによってバランス駆動される。
【０００４】
ＰＤＭ処理部１は、入力されたアナログ信号を、ＨＩＧＨ／ＬＯＷの２値に高速に変化する信号で表現するパルス密度変調信号Ｓ１に変換してロジック部２に出力すると共に、パルス密度変調信号Ｓ１を位相反転したパルス密度変調信号Ｓ２をロジック部２に出力する。ロジック部２は、ＰＤＭ処理部１からのパルス密度変調信号Ｓ１、Ｓ２をゲートドライバ３、７に振り分け、ゲートドライバ３、７は、ロジック部２からのパルス密度変調信号Ｓ１、Ｓ２をスイッチング回路部４およびスイッチング回路部８を駆動できる程度に増幅する。
【０００５】
スイッチング回路部４は、ＮチャンネルのＭＯＳＦＥＴ素子４１およびＮチャンネルのＭＯＳＦＥＴ素子４２を有し、ＭＯＳＦＥＴ素子４１のソースとＭＯＳＦＥＴ素子４２のドレインの間が直列に接続され、ＭＯＳＦＥＴ素子４１のドレイン側が出力用電源に接続され、ＭＯＳＦＥＴ素子４２のソース側が接地されている。同様に、スイッチング回路部８は、ＮチャンネルのＭＯＳＦＥＴ素子８１およびＮチャンネルのＭＯＳＦＥＴ素子８２を有し、ＭＯＳＦＥＴ素子８１のソースとＭＯＳＦＥＴ素子８２のドレインの間が直列に接続され、ＭＯＳＦＥＴ素子８１のドレイン側が出力用電源に接続され、ＭＯＳＦＥＴ素子８２のソース側が接地されている。
【０００６】
ＬＰＦ５は、チョークコイル５１とコンデンサ５２とを有し、チョークコイル５１の一方側が、ＭＯＳＦＥＴ素子４１のソースとＭＯＳＦＥＴ素子４２のドレインとの間の直列接続点に接続されている。また、チョークコイル５１の他方側およびコンデンサ５２の一方側の夫々が出力側に接続され、コンデンサ５２の他方側が接地されている。同様に、ＬＰＦ９は、チョークコイル９１とコンデンサ９２とを有し、チョークコイル９１の一方側が、ＭＯＳＦＥＴ素子８１のソースとＭＯＳＦＥＴ素子８２のドレインとの間の直列接続点に接続されている。また、チョークコイル９１の他方側およびコンデンサ９２の一方側の夫々が出力側に接続され、コンデンサ９２の他方側が接地されている（例えば、特許文献１参照）。
【０００７】
このようなデジタルアンプにおいては、スイッチング回路部４およびスイッチング回路部８で出力用電源とグランド間でスイッチングしているため、スイッチング回路部４からの出力の積分は出力用電源電圧の１／２になるのが理想であるが、実際には、ＭＯＳＦＥＴ素子の特性のバラツキ等に起因して、スイッチング回路部４からの出力と、スイッチング回路部８からの出力との間にオフセットが生じてしまい、負荷６両端のＤＣ電圧のずれによって電源立ち上がり時にＰＯＰ音等が発生しまう。そこで、ＰＤＭ処理部１に入力されるアナログ信号に印可するＤＣバイアス電圧を半固定ボリューム２０で調整し、オフセット調整を行っている。
【０００８】
しかしながら、従来技術では、出荷時に半固定ボリューム２０でＤＣバイアスを調整する必要があるため、出荷時の作業が繁雑になると共に、環境変化等に起因して生じるオフセットには、ユーザ側で半固定ボリューム２０を調整することができないため、対応することができないという問題点があった。
【特許文献１】特開２０００−２９５０４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、出荷時にＤＣバイアスを調整する必要がなく、出荷時の作業が簡便にすることができると共に、環境変化等に起因して生じるオフセットに応じてＤＣバイアス電圧を制御することができるデジタルアンプを提供する点にある。
【課題を解決するための手段】
【００１０】
本発明は上記課題を解決すべく、以下に掲げる構成とした。
本発明のデジタルアンプは、アナログ信号を２値のオーディオ信号に変換する変換手段と、該変換手段によって変換された前記オーディオ信号に基づいて定電圧印加を複数のスイッチング素子で構成されたフルブリッジ回路によりスイッチングするスイッチング手段とを有し、該スイッチング手段によって増幅された前記オーディオ信号を負荷の両端にそれぞれ供給して前記負荷を駆動するデジタルアンプであって、前記負荷の両端にそれぞれ供給される前記オーディオ信号のＤＣ電圧に基づいて、前記負荷の両端にそれぞれ供給される前記オーディオ信号のＤＣ電圧を一致させるＤＣバイアス電圧を前記アナログ信号に印加するＤＣオフセットサーボ手段を具備することを特徴とする。
【００１１】
さらに、本発明のデジタルアンプは、前記ＤＣオフセットサーボ手段は、前記スイッチング手段に印加される出力用電源を電源電圧とする積分回路で構成されていることを特徴とする。
【００１２】
さらに、本発明のデジタルアンプは、前記ＤＣバイアス電圧を前記アナログ信号に印加するラインは、前記変換手段の電源電圧にダイオードを介して接続されていることを特徴とする。
【発明の効果】
【００１３】
本発明のデジタルアンプは、スピーカ等の負荷の両端のＤＣ電圧をフィードバックし、負荷の両端のＤＣ電圧が一致するようにＤＣバイアス電圧を制御するように構成することにより、出荷時にＤＣバイアスを調整する必要がなく、出荷時の作業が簡便にすることができると共に、環境変化等に起因して生じるオフセットに応じてＤＣバイアス電圧を制御することができるという効果を奏する。
【００１４】
さらに、本発明のデジタルアンプは、ＤＣバイアス電圧をアナログ信号に印加するラインは、ＰＤＭ処理部の電源電圧にダイオードを介して接続するように構成することにより、ＰＤＭ処理部の電源電圧を越えた過剰なＤＣバイアス電圧が印可されることがないという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１６】
図１は、本発明に係るデジタルアンプの実施の形態の構成を示す回路図である。
【００１７】
本実施の形態は、図１を参照すると、ＰＤＭ処理部１と、ロジック部２と、ゲートドライバ３と、スイッチング回路部４と、ローパスフィルタ（ＬＰＦ）５と、ゲートドライバ７と、スイッチング回路部８と、ローパスフィルタ（ＬＰＦ）９と、ＤＣオフセットサーボ回路１０とにより構成され、スピーカ等の負荷６がスイッチング回路部４とスイッチング回路部８とによってバランス駆動される。
【００１８】
ＰＤＭ処理部１は、入力されたＰＣＭ信号を、ＨＩＧＨ／ＬＯＷの２値に高速に変化する信号で表現するデジタルオーディオ信号であるパルス密度変調信号Ｓ１に変換してロジック部２に出力すると共に、パルス密度変調信号Ｓ１を位相反転したパルス密度変調信号Ｓ２をロジック部２に出力する。ロジック部２は、ＰＤＭ処理部１からのパルス密度変調信号Ｓ１、Ｓ２をゲートドライバ３、７に振り分け、ゲートドライバ３、７は、ロジック部２からのパルス密度変調信号Ｓ１、Ｓ２をスイッチング回路部４およびスイッチング回路部８を駆動できる程度に増幅する。
【００１９】
スイッチング回路部４は、ＮチャンネルのＭＯＳＦＥＴ素子４１およびＮチャンネルのＭＯＳＦＥＴ素子４２を有し、ＭＯＳＦＥＴ素子４１のソースとＭＯＳＦＥＴ素子４２のドレインの間が直列に接続され、ＭＯＳＦＥＴ素子４１のドレイン側が出力用電源に接続され、ＭＯＳＦＥＴ素子４２のソース側が接地されている。同様に、スイッチング回路部８は、ＮチャンネルのＭＯＳＦＥＴ素子８１およびＮチャンネルのＭＯＳＦＥＴ素子８２を有し、ＭＯＳＦＥＴ素子８１のソースとＭＯＳＦＥＴ素子８２のドレインの間が直列に接続され、ＭＯＳＦＥＴ素子８１のドレイン側が出力用電源に接続され、ＭＯＳＦＥＴ素子８２のソース側が接地されている。
【００２０】
ＬＰＦ５は、チョークコイル５１とコンデンサ５２とを有し、チョークコイル５１の一方側が、ＭＯＳＦＥＴ素子４１のソースとＭＯＳＦＥＴ素子４２のドレインとの間の直列接続点に接続されている。また、チョークコイル５１の他方側およびコンデンサ５２の一方側の夫々が出力側に接続され、コンデンサ５２の他方側が接地されている。同様に、ＬＰＦ９は、チョークコイル９１とコンデンサ９２とを有し、チョークコイル９１の一方側が、ＭＯＳＦＥＴ素子８１のソースとＭＯＳＦＥＴ素子８２のドレインとの間の直列接続点に接続されている。また、チョークコイル９１の他方側およびコンデンサ９２の一方側の夫々が出力側に接続され、コンデンサ９２の他方側が接地されている。
【００２１】
ＤＣオフセットサーボ回路１０は、正電源端子が出力用電源に接続されていると共に、負電源端子が接地され、ＬＰＦ５から出力されるオーディオ信号のＤＣ成分と、ＬＰＦ９から出力されるオーディオ信号のＤＣ成分とに基づいてＤＣバイアス電圧を出力する演算増幅器１５からなる。
【００２２】
演算増幅器１５の正相入力端子には、抵抗１１およびコンデンサ１２の一方側が接続され、抵抗１１の他方側がＬＰＦ５の出力に接続され、コンデンサ１２の他方側が接地されている。また、演算増幅器１５の反転入力端子には、コンデンサ１４および抵抗１３の一方側が接続され、抵抗１３の他方側がＬＰＦ９の出力に接続され、コンデンサ１４の他方側が演算増幅器１５の出力端子に接続されており、所定の時定数を持った積分回路を構成しており、演算増幅器１５は、抵抗１１およびコンデンサ１２によってＡＣ成分がカットされたＬＰＦ５からの出力（ＤＣ成分）を基準電圧とし、当該基準電圧とＬＰＦ９からの出力（ＤＣ成分）との差電圧を積分した値に応じた電圧、すなわち、ＬＰＦ５からの出力（ＤＣ成分）とＬＰＦ９からの出力（ＤＣ成分）が一致するように制御された電圧がＤＣバイアス電圧として出力される。
【００２３】
演算増幅器１５の出力は、直列で接続された抵抗１６および抵抗１８を介してＰＤＭ処理部１の入力に接続され、抵抗１６と抵抗１８との接続点には、コンデンサ１７の一方側が接続され、コンデンサ１７の他方側が接地されている。従って、抵抗１６とコンデンサ１７とによってＡＣ成分がカットされたＤＣバイアス電圧がＰＤＭ処理部１に入力されるアナログ信号に印可される。
【００２４】
また、演算増幅器１５の出力は、ダイオード１９のアノードに接続され、ダイオード１９のカソードは、ＰＤＭ処理部１の電源電圧に接続されており、演算増幅器１５から出力されるＤＣバイアス電圧がＰＤＭ処理部１の電源電圧を超えて印可されないように構成されている。
【００２５】
なお、本実施の形態では、アナログ信号をＰＤＭ処理部１によってパルス密度変調（Pulse Density Modulation）する例について説明したが、本発明は、アナログ信号をパルス幅変調（Pulse Width Modulation）する方式にも適用することが可能である。また、負荷６としては、スピーカ以外に誘導電動機等の誘導回転機器であっても良い。
【００２６】
以上説明したように、本実施の形態によれば、負荷６両端のＤＣ電圧をフィードバックし、負荷６両端のＤＣ電圧であるＬＰＦ５からの出力（ＤＣ成分）とＬＰＦ９からの出力（ＤＣ成分）が一致するようにＤＣバイアス電圧を制御するように構成することにより、出荷時にＤＣバイアスを調整する必要がなく、出荷時の作業を簡便にすることができると共に、環境変化等に起因して生じるオフセットに応じてＤＣバイアス電圧を制御することができるという効果を奏する。
【００２７】
さらに、本実施の形態によれば、ＤＣバイアス電圧をアナログ信号に印加するラインは、ＰＤＭ処理部１の電源電圧にダイオードを介して接続するように構成することにより、ＰＤＭ処理部１の電源電圧を越えた過剰なＤＣバイアス電圧が印可されることがないという効果を奏する。
【００２８】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。
【図面の簡単な説明】
【００２９】
【図１】本発明に係るデジタルアンプの実施の形態の構成を示す回路図である。
【図２】従来のデジタルアンプの構成を示す回路図である。
【符号の説明】
【００３０】
１  ＰＤＭ処理部
２  ロジック部
３  ゲートドライバ
４  スイッチング回路部
５  ローパスフィルタ（ＬＰＦ）
６  負荷
７  ゲートドライバ
８  スイッチング回路部
９  ローパスフィルタ（ＬＰＦ）
１０  ＤＣオフセットサーボ回路
１１  抵抗
１２  コンデンサ
１３  抵抗
１４  コンデンサ
１５  演算増幅器
１６  抵抗
１７  コンデンサ
１８  抵抗
１９  ダイオード
４１、４２  ＭＯＳＦＥＴ素子
５１  チョークコイル
５２  コンデンサ
８１、８２  ＭＯＳＦＥＴ素子
９１  チョークコイル
９２  コンデンサ
【図１】
2005210329.tif 000003
【図２】
2005210329.tif 000004