(57)【要約】【課題】  内部素子の複雑化を招くことなく、簡易な構成で内部バイアス電圧の評価、調整を容易に行えるようにする。【解決手段】  分圧抵抗１１５、１１６による基板バイアス回路を内蔵したＣＣＤリニアセンサで、バイアス回路と半導体基板１１０との接続点をチップの外側部に設けたバイアス調整用の外部端子１１８に接続し、この外部端子１１８を介して半導体基板１１０に電圧を印加できるようにし、内部の基板バイアス電圧を調整できるようにした。また、内部のバイアス回路と外部端子１１８との間にショート防止用の抵抗１１７を挿入し、大電流を防止して素子の破損等を防止し、安定した動作を維持できるようにした。【選択図】        図４
2005328214.tif 000002
【特許請求の範囲】
【請求項１】
１次元方向に配設された複数の光電変換部、及び前記複数の光電変換部に沿って配置され、各光電変換部によって生成した信号電荷を読み出して転送する電荷転送部を設けた半導体基板と、
前記半導体基板に基板バイアス電圧を印加する内部バイアス回路と、
前記内部バイアス回路と半導体基板との接続点に接続され、前記半導体基板に対する基板バイアス電圧を調整するための外部端子と、
を有することを特徴とするリニアセンサ。
【請求項２】
前記内部バイアス回路は、電源電圧を分圧抵抗によって分圧して半導体基板に印加する回路であることを特徴とする請求項１記載のリニアセンサ。
【請求項３】
前記内部バイアス回路の分圧抵抗の間の接続点と、前記外部端子と半導体基板の間の接続点との間に、ショート防止用の抵抗を挿入したことを特徴とする請求項２記載のリニアセンサ。
【請求項４】
前記外部端子は、チップの外側部またはパッケージの外側部に配置されていることを特徴とする請求項１記載のリニアセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の光電変換素子を１次元方向に配列するとともに、各光電変換素子によって生成した受光量に対応する信号電荷を画像信号に変換して出力するリニアセンサに関する。
【背景技術】
【０００２】
従来、例えばバーコードリーダやイメージスキャナに利用されるＣＣＤリニアセンサは、半導体基板に複数のフォトダイオード（光電変換部）を１次元方向に配設するとともに、このフォトダイオードの列に沿って読み出しゲート、及びＣＣＤシフトレジスタを設け、各フォトダイオードで生成した信号電荷を転送ゲートによってＣＣＤシフトレジスタの各ビットに読み出した後、このＣＣＤシフトレジスタを駆動して信号電荷を順次転送し、出力段の電荷検出ノードで電圧信号または電流信号に変換して出力する（例えば特許文献１参照）。
図５は従来のＣＣＤリニアセンサの内部に設けられた基板バイアス電圧を印加する構造を示す説明図である。
図示のように、Ｎ型シリコン基板１０のＮ＋層１１に対し、電源電圧Ｖｃを抵抗１２、１３で分圧した基板バイアス電圧Ｖｓを印加する構造となっている。
【特許文献１】特開２００３−１２４４５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上述のようなＣＣＤリニアセンサにおいて、適正な動作を得るためには、各素子のポテンシャルを適性値に保持する必要があり、そのためには上述した内部バイアス電圧（基板バイアス電圧）を適切に設定する必要がある。
しかしながら、従来のＣＣＤリニアセンサでは、内部バイアス電圧を評価、調整する手段が設けられていなかったため、例えば以下のような不都合が生じていた。
（１）ＣＣＤリニアセンサの性能評価をする際に、飽和電荷量のばらつき評価が行えない。
（２）強い光が入ったときの出力（最大出力）を外部の信号処理系のダイナミックレンジを考慮して、ある出力以下にしたいような場合の調整ができない。
【０００４】
そこで、このような不都合を解決するため、内部バイアス電圧の評価や調整を実現するため、従来は評価、調整用のセンサを別途製造して評価、調整作業を行い、その後、製品の製造を行うような工程が必要となり、生産コストの増大や作業性の低下を招く問題がある。
なお、フォトダイオードを二次元配列で設けたＣＣＤエリアセンサにおいては、センサ内に内部バイアスの調整部を設けているが、一般に簡単な構成で廉価なリニアセンサにおいては、同様の調整部を設けることは、コスト等の観点から不利な点が生じる。
【０００５】
そこで本発明は、内部素子の複雑化を招くことなく、簡易な構成で内部バイアス電圧の評価、調整を容易に行うことができるリニアセンサを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の目的を達成するため、本発明のリニアセンサは、１次元方向に配設された複数の光電変換部、及び前記複数の光電変換部に沿って配置され、各光電変換部によって生成した信号電荷を読み出して転送する電荷転送部を設けた半導体基板と、前記半導体基板に基板バイアス電圧を印加する内部バイアス回路と、前記内部バイアス回路と半導体基板との接続点に接続され、前記半導体基板に対する基板バイアス電圧を調整するための外部端子とを有することを特徴とする。
【発明の効果】
【０００７】
本発明のリニアセンサによれば、半導体基板に基板バイアスを印加する内部バイアス回路に加えて、外部から基板バイアス電圧を調整するための外部端子を設けたことから、この外部端子を用いて基板バイアスを外部から調整することが可能となる。
この結果、例えば光電変換部に蓄積できる電荷量の調整を容易に行うことができ、飽和出力電圧の調整がバイアス調整で可能になる効果がある。
また、蓄積電荷量の変化に対する機能特性の擬似的評価を容易に行うことも可能となり、多数種のサンプルを作成するといった煩雑さを解消でき、生産や試験を容易に行うことができ、生産コストの低減や時間短縮を実現できる効果がある。
【発明を実施するための最良の形態】
【０００８】
本発明の実施の形態では、分圧抵抗による基板バイアス回路を内蔵したリニアセンサで、バイアス回路と半導体基板との接続点をチップの外側部に設けたバイアス調整用の外部端子に接続し、この外部端子を介して半導体基板に電圧を印加できるようにし、内部の基板バイアス電圧を調整できるようにした。
また、内部のバイアス回路と外部端子との間にショート防止用の抵抗を挿入し、大電流を防止して素子の破損等を防止し、安定した動作を維持できるようにした。
【実施例１】
【０００９】
図１は本発明の実施例によるＣＣＤリニアセンサの素子構成を示す平面図である。
また、図２は図１に示すＣＣＤシフトレジスタの光電変換部（フォトダイオード）における不純物領域の内部構造を示す断面図であり、縦軸が基板面方向を示し、横軸が基板の深さ方向を示している。また、図３は図２に示す光電変換部のポテンシャル構造を示す説明図であり、縦軸がポテンシャル深さを示し、横軸が基板の深さ方向を示している。
さらに、図４は図１に示すＣＣＤリニアセンサの内部に設けられた基板バイアス電圧を印加する構造を示す説明図である。
【００１０】
図１に示すように、本実施例のＣＣＤリニアセンサは、Ｎ型シリコン基板１１０に複数のフォトダイオード１２１を１次元方向に配設するとともに、このフォトダイオード１２１の列１２０に沿って読み出しゲート１３０、及びＣＣＤシフトレジスタ（電荷転送部）１４０を設けたものである。
そして、各フォトダイオード１２１で生成した信号電荷を転送ゲート１３０によってＣＣＤシフトレジスタ１４０の各ビットに読み出した後、このＣＣＤシフトレジスタ１４０を駆動して信号電荷を順次転送し、出力段の電荷検出ノード１４１で電圧信号または電流信号に変換し、さらに後段の信号処理回路（図示せず）によってノイズ除去等の必要な処理を行い、撮像信号として出力する。
【００１１】
また、図２に示すように、フォトダイオード１２１は、Ｎ型シリコン基板１１０の上層に形成されたＰウェル領域１１１にＮ領域１１２を設け、その表層にＰ＋領域１１３を形成したものである。
また、図３に示すように、Ｎ領域１１２の深い領域でポテンシャルが深くなり、ここに光電変換された信号電荷が蓄積される。また、Ｎ領域１１２とＰウェル領域１１１との境界部では、ポテンシャルが浅くなり、ポテンシャルによるオーバーフローバリアが形成され、信号電荷の漏洩を防止している。
そして、図示のように、基板バイアスのレベルによってポテンシャルが変化し、基板バイアスが高い場合はポテンシャルが全体的に深くなり、基板バイアスが低い場合はポテンシャルが全体的に浅くなる。
したがって、この基板バイアスの可変調整によって、信号電荷の可能蓄積量（飽和電荷量）を増減させることができる。
【００１２】
また、本実施例のＣＣＤリニアセンサでは、図４に示すように、Ｎ型シリコン基板１１０のＮ＋層１１４に対し、電源電圧Ｖｃを抵抗１１５、１１６で分圧した基板バイアス電圧Ｖｓを印加する内部バイアス回路が設けられている。
また、抵抗１１５、１１６の接続点とＮ＋層１１４との間には、抵抗１１７が挿入され、さらに、この抵抗１１７とＮ＋層１１４との接続点はバイアス調整用の外部端子１１８が接続されている。
この外部端子１１８は、このＣＣＤリニアセンサのチップ１００の外側部またはそのチップを収納した合成樹脂等によるパッケージ（本例では省略する）の外側部に配置されており、ＣＣＤリニアセンサの内部を加工することなく、外部から外部端子１１８を通してバイアス電圧を調整することができる。
例えば、この外部端子１１８に所定の電圧値を印加することで、基板バイアスには、抵抗１１５、１１６、１１７を介して供給される内部バイアス電圧と、外部端子１１８を介して供給される外部バイアス電圧とを加算した値が印加されることになり、容易に基板バイアスの可変調整が可能となる。
したがって、ＣＣＤリニアセンサの出荷前の評価、調整時に利用でき、さらに出荷後は、外部端子１１８に印加する電圧値と基板バイアスの関係を顧客に通知することにより、顧客が要求する特性を容易に提供することができる。
また、このように外部からバイアス電圧を印加する構成では、この外部端子１１８とバイアス回路の分圧抵抗１１５、１１６との間でのショートを防止するために、その間に抵抗１１７を挿入している。この抵抗１１７の挿入により、外部からの過大な電流がセンサ内に流れることを防止し、素子の損傷等を防止して、安定した機能を維持できることになる。
【００１３】
以上のように、本実施例では、チップ内部で基板バイアスを作っているＣＣＤリニアセンサにおいて、基板バイアスの調整が外部からできるように、バイアス調整用の外部端子を設けたことから、外部から容易に調整用の電圧を印加して、内部バイアス回路のバイアス電圧と重畳させ、基板バイアスを変えることができる。
したがって、製品化に際し、リニアセンサの光電変換部に溜まる電荷量の調整を容易に行うことができ、また、品質の試験、評価等の作業に活用することができる効果がある。
なお、以上の実施例は、本発明をＣＣＤ型の電荷転送部を有するリニアセンサに適用した例を説明したが、本発明はこれに限らず、例えばＣＭＯＳ型のリニアセンサ（ＣＭＯＳセンサ）等、種々の形態を有するリニアセンサに広く適用できるものである。
また、実施例では、Ｎ型半導体基板上に各素子を構成したセンサの例について説明したが、本発明は他の半導体基板上に各素子を構成したセンサについても同様に適用し得るものであり、具体的な素子構造については、適宜選択し得ることは言うまでもない。
また、外部端子を設ける位置や、構造、あるいは個数についても適宜選択が可能であり、製品の仕様等に合わせて選択できるものとする。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例によるＣＣＤリニアセンサの素子配置を示す平面図である。
【図２】図１に示すＣＣＤシフトレジスタの光電変換部（フォトダイオード）における不純物領域の内部構造を示す断面図である。
【図３】図２に示す光電変換部のポテンシャル構造を示す説明図である。
【図４】図１に示すＣＣＤリニアセンサの内部に設けられた基板バイアス電圧を印加する構造を示す説明図である。
【図５】従来のＣＣＤリニアセンサの内部に設けられた基板バイアス電圧を印加する構造を示す説明図である。
【符号の説明】
【００１５】
１１０……Ｎ型シリコン基板、１１１……Ｐウェル領域、１１２……１Ｎ領域、１１３……Ｐ＋領域、１１５、１１６、１１７……抵抗、１１８……外部端子、１２１……フォトダイオード、１３０……読み出しゲート、１４０……ＣＣＤシフトレジスタ、１４１……電荷検出ノード。
【図１】
2005328214.tif 000003
【図２】
2005328214.tif 000004
【図３】
2005328214.tif 000005
【図４】
2005328214.tif 000006
【図５】
2005328214.tif 000007