(57)【要約】    【課題】  転写技術を用いてデバイス形成を行う場合において、剥離時の静電気による悪影響を回避することを可能とする技術を提供すること。    【解決手段】  本発明にかかる積層体の製造方法は、第１基板(10)上に剥離層(12)を形成する第１工程と、剥離層(12)上に複数の膜を積層して積層体(14)を形成する第２工程と、第１基板(10)の積層体(14)の形成面側に第２基板(18)を接合する第３工程と、第１基板(10)を介して剥離層(12)にエネルギーを付与し、当該剥離層(12)と第１基板(10)との界面に剥離を生じさせる第４工程と、第１基板(10)を第２基板(18)から分離する第５工程と、を含み、第１工程における剥離層(12)を導電性を有するように形成し、第５工程において第１基板(10)を分離する際に発生する電荷を剥離層(12)に拡散させることを特徴とする。【選択図】    図１
2005079395.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上に剥離層を形成する第１工程と、
前記剥離層上に複数の膜を積層して積層体を形成する第２工程と、
前記第１基板の前記積層体の形成面側に第２基板を接合する第３工程と、
前記第１基板を介して前記剥離層にエネルギーを付与し、当該剥離層と前記第１基板との界面に剥離を生じさせる第４工程と、
前記第１基板を前記第２基板から分離する第５工程と、を含み、
前記第１工程における前記剥離層を導電性を有するように形成し、前記第５工程において前記第１基板を分離する際に発生する電荷を前記剥離層に拡散させることを特徴とする、積層体の製造方法。
【請求項２】
前記剥離層は、表面抵抗率が１ＭΩ／□より低くなるように形成される、請求項１に記載の積層体の製造方法。
【請求項３】
前記剥離層は、半導体膜を含む、請求項２に記載の積層体の製造方法。
【請求項４】
前記剥離層は、不純物元素の導入によりキャリア密度を高めた半導体膜を含む、請求項２に記載の積層体の製造方法。
【請求項５】
前記第５工程において前記剥離層を接地しながら前記第１基板の分離を行う、請求項１に記載の積層体の製造方法。
【請求項６】
第１基板上に剥離層を形成する第１工程と、
前記剥離層上に複数の膜を積層して積層体を形成する第２工程と、
前記第１基板の前記積層体の形成面側に第２基板を接合する第３工程と、
前記第１基板を介して前記剥離層にエネルギーを付与し、当該剥離層と前記第１基板との界面に剥離を生じさせる第４工程と、
前記第１基板を前記第２基板から分離する第５工程と、を含み、
前記第１工程における前記剥離層を半導体により形成し、前記第５工程において、加熱により前記半導体のキャリア密度を増加させることによって前記剥離層の導電性を高め、前記第１基板を分離する際に発生する電荷を前記剥離層に拡散させることを特徴とする、積層体の製造方法。
【請求項７】
前記第５工程における前記加熱は、前記半導体のキャリア密度が１×１０１４ｃｍ−３以上となる条件で行う、請求項６に記載の積層体の製造方法。
【請求項８】
第１基板上に剥離層を形成する第１工程と、
前記剥離層上に導電層を形成する第２工程と、
前記導電層上に複数の膜を積層して積層体を形成する第３工程と、
前記第１基板の前記積層体の形成面側に第２基板を接合する第４工程と、
前記第１基板を介して前記剥離層にエネルギーを付与し、当該剥離層と前記第１基板との界面に剥離を生じさせる第５工程と、
前記第１基板を前記第２基板から分離する第６工程と、を含み、
前記第６工程において前記第１基板を分離する際に発生する電荷を前記導電層に拡散させることを特徴とする、積層体の製造方法。
【請求項９】
前記導電層は、半導体膜を含む、請求項８に記載の積層体の製造方法。
【請求項１０】
前記導電層は、不純物元素の導入によりキャリア密度を高めた半導体膜を含む、請求項８に記載の積層体の製造方法。
【請求項１１】
前記導電層は、金属膜を含む、請求項８に記載の積層体の製造方法。
【請求項１２】
前記導電層は、導電性の酸化物膜を含む、請求項８に記載の積層体の製造方法。
【請求項１３】
前記導電層は、導電性のセラミックス膜を含む、請求項８に記載の積層体の製造方法。
【請求項１４】
前記導電層は、導電性の高分子膜を含む、請求項８に記載の積層体の製造方法。
【請求項１５】
第１基板上に剥離層を形成する第１工程と、
前記剥離層上に導電層を形成する第２工程と、
前記導電層上に複数の膜を積層して積層体を形成する第３工程と、
前記第１基板の前記積層体の形成面側に第２基板を接合する第４工程と、
前記第１基板を介して前記剥離層にエネルギーを付与し、当該剥離層と前記導電層との界面に剥離を生じさせる第５工程と、
前記剥離層と前記第１基板の接合体を前記第２基板から分離する第６工程と、を含み、
前記第６工程において前記剥離層と前記第１基板の接合体を分離する際に発生する電荷を前記導電層に拡散させることを特徴とする、積層体の製造方法。
【請求項１６】
請求項１乃至７のいずれかに記載の製造方法により製造される積層体であって、
前記積層体に残留する前記剥離層が前記積層体の帯電を抑制する機能を担うことを特徴とする、積層体。
【請求項１７】
請求項８乃至１４のいずれかに記載の製造方法により製造される積層体であって、
前記積層体に残留する前記導電層が前記積層体の帯電を抑制する機能を担うことを特徴とする、積層体。
【請求項１８】
請求項１乃至１５のいずれかに記載の積層体の製造方法により製造される積層体を含んで構成される電気光学装置。
【請求項１９】
請求項１乃至１５のいずれかに記載の積層体の製造方法により製造される積層体を含んで構成される電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、転写技術を用いて薄膜素子やその他の積層体（デバイス）を製造する技術の改良に関する。
【背景技術】
【０００２】
半導体素子などの積層体の形成法として転写技術を用いる手法が知られている。例えば、特開平１１−７４５３３号公報（特許文献１）には、予め転写元基板上に剥離層を介して薄膜トランジスタ等の被転写体を形成しておき、その後被転写体を転写先基板に接合し、剥離層に光照射等を行って剥離を生じさせることにより、被転写体を転写先基板に転写する手法が開示されている。この手法によれば、製造条件の異なる複数種類の薄膜素子や薄膜回路等をそれぞれ最適な条件で転写元基板上に形成した後に、転写先基板へ移動させることにより、所望の電子デバイスを製造することができる。
【０００３】
【特許文献１】特開平１１−７４５３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述した転写技術を用いたプロセスでは、被転写体を転写元基板から剥離する際に静電気が発生し、この静電気により被転写体の破壊や特性の劣化等の不具合が生じる場合があった。例えば、被転写体が薄膜トランジスタであり、この薄膜トランジスタがチャネル層の下側に５００ｎｍ程度の下地絶縁層（例えばＳｉＯ２膜）を有する場合を考える。この場合、剥離の際に下地絶縁層の表面に例えば５００Ｖ程度の比較的低レベルな静電気が発生することにより、下地絶縁層には１０ＭＶ／ｃｍという高電界が生じる。このような高電界は、下地絶縁層が絶縁破壊を起こすのに十分なものである。
【０００５】
そこで、本発明は、転写技術を用いてデバイス形成を行う場合において、剥離時の静電気による悪影響を回避することを可能とする技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の態様の積層体の製造方法は、第１基板上に剥離層を形成する第１工程と、この剥離層上に複数の膜を積層して積層体を形成する第２工程と、第１基板の積層体の形成面側に第２基板を接合する第３工程と、第１基板を介して剥離層にエネルギーを付与し、当該剥離層と第１基板との界面に剥離を生じさせる第４工程と、第１基板を第２基板から分離する第５工程と、を含み、第１工程における剥離層を導電性を有するように形成し、第５工程において第１基板を分離する際に発生する電荷を当該導電性を有する剥離層に拡散させることを特徴とする。
【０００７】
かかる方法によれば、剥離の際に静電気による電荷（帯電粒子）が発生した場合にもこの電荷が剥離層内に拡散するので、電荷が局所的に集中して当該箇所に高電界が生じることを回避し、或いは抑制することが可能となる。したがって、剥離時の静電気による素子の破壊や特性劣化などの悪影響を回避することが可能となる。
【０００８】
ここで、本発明における「積層体」とは、薄膜素子、薄膜回路、微細構造体、機能性薄膜など各種のデバイスを含む。より具体的には、積層体としては、薄膜トランジスタ、薄膜ダイオード、その他の薄膜半導体素子、当該半導体素子を含んで構成される薄膜回路、太陽電池やイメージセンサ等に用いられる光電変換素子、スイッチング素子、メモリ、圧電素子等のアクチュエータ、マイクロミラー（ピエゾ薄膜セラミックス）、磁気記録媒体、光磁気記録媒体、光記録媒体等の記録媒体、磁気記録ヘッド、コイル、インダクタ、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルタ、反射膜、ダイクロックミラー、偏光素子等の光学薄膜、半導体薄膜、超伝導薄膜（例えばＹＢＣＯ薄膜）、磁性薄膜、金属多層薄膜、金属セラミック多層薄膜、金属半導体多層薄膜、セラミック半導体多層薄膜、有機薄膜と他の物質の多層薄膜等が挙げられる。
【０００９】
上述した剥離層は、表面抵抗率が１ＭΩ／□より低くなるように形成されることが好ましい。かかる条件を採用することにより、電荷を速やかに拡散させて、静電気による悪影響をより確実に回避することが可能となる。本願における剥離層の表面抵抗率の範囲を１ＭΩ／□以下とする根拠は以下の通りである。導電体が帯電する場合、その帯電電位Ｖは時間ｔに依存して次式のように変化する。
Ｖ＝Ｖｍ（１−ｅ−ｔ／τ）
ここで、Ｖｍ［ボルト］は帯電電位飽和値、τ［秒］は導電による電荷緩和の緩和時間をそれぞれ示す。また、帯電電位飽和値は、次式で表される。
Ｖｍ＝ＩｇＲ
ここで、Ｉｇ[Ｃ／ｓ]は単位時間当たりの電荷発生量、Ｒ［Ω］は導電体の抵抗値を示す。導電体の場合、Ｉｇの値は１０μＣ／ｓ程度であるので、Ｒが１ＭΩ以下であればＶｍは１０Ｖ以下となり、帯電によるデバイス層（積層体）の破壊がほとんど問題とならない程度に抑えられる。
【００１０】
上述した表面抵抗率を有する剥離層は、例えば半導体膜により形成することが可能である。半導体膜としては、特に非晶質シリコン膜が好適に用いられる。
【００１１】
また、剥離層は、不純物元素の導入によりキャリア密度を高めた半導体膜によって形成することも好適である。これにより、不純物元素の導入量によって表面抵抗率を所望の値に制御することが容易となる。
【００１２】
また、第５工程においては、剥離層を接地しながら第１基板の分離を行うことも好ましい。これにより、剥離層に拡散した電荷を速やかに逃がすことができる。
【００１３】
本発明の第２の態様の積層体の製造方法は、第１基板上に剥離層を形成する第１工程と、剥離層上に複数の膜を積層して積層体を形成する第２工程と、第１基板の積層体の形成面側に第２基板を接合する第３工程と、第１基板を介して剥離層にエネルギーを付与し、当該剥離層と第１基板との界面に剥離を生じさせる第４工程と、第１基板を第２基板から分離する第５工程と、を含み、上記第１工程における剥離層を半導体により形成し、上記第５工程において、加熱により当該半導体のキャリア密度を増加させることによって剥離層の導電性を高め、第１基板を分離する際に発生する電荷を剥離層に拡散させることを特徴とする。
【００１４】
かかる方法では、半導体の熱励起によるキャリア密度（電子及び／又は正孔の密度）の増加によって剥離層の導電性を高めており、剥離の際に静電気による電荷（帯電粒子）が発生した場合にもこの電荷を剥離層内に拡散させるようにしている。これにより、電荷が局所的に集中して当該箇所に高電界が生じることを回避し、或いは抑制することが可能となる。したがって、剥離時の静電気による素子の破壊や特性劣化などの悪影響を回避することが可能となる。
【００１５】
上述した第５工程における加熱は、半導体のキャリア密度が１×１０１４ｃｍ−３以上となる条件で行うことが好ましい。これにより、剥離層の導電性を必要十分に確保することができる。上述したキャリア密度の範囲を採用する根拠は以下の通りである。剥離層としての半導体膜のシート抵抗Ｒ［Ω／□］は次式のように示される。
Ｒ［Ω／□］＝ρ［Ω・ｃｍ］／ｄ［ｃｍ］
ここで、ρ［Ω・ｃｍ］は抵抗率、ｄ［ｃｍ］は半導体膜の膜厚である。半導体膜が満たすべきシート抵抗は、上述した第１の態様の本発明の場合と同様に１ＭΩ以下である。半導体膜としてシリコンを用いるとすると、その膜厚が１００ｎｍの場合、抵抗率ρが１０Ω・ｃｍ以下であれば１ＭΩ／□以下のシート抵抗を得ることができる。この値を得るために必要なキャリア濃度は、およそ１×１０１５ｃｍ−３程度となる。同様に、半導体膜の膜厚が１０００ｎｍの場合は抵抗率ρが１００Ω・ｃｍ以下であればよく、これに必要なキャリア濃度は１×１０１４ｃｍ−３となる。よって、キャリア密度を１×１０１４ｃｍ−３以下となるように加熱を行うことにより、剥離層としての半導体膜を典型値である１０００ｎｍ又はそれ以下とした場合に、必要十分なシート抵抗の値を実現することが可能となる。
【００１６】
本発明の第３の態様の積層体の製造方法は、第１基板上に剥離層を形成する第１工程と、剥離層上に導電層を形成する第２工程と、導電層上に複数の膜を積層して積層体を形成する第３工程と、第１基板の積層体の形成面側に第２基板を接合する第４工程と、第１基板を介して剥離層にエネルギーを付与し、当該剥離層と第１基板との界面に剥離を生じさせる第５工程と、第１基板を第２基板から分離する第６工程と、を含み、当該第６工程において第１基板を分離する際に発生する電荷を導電層に拡散させることを特徴とする。
【００１７】
かかる方法によれば、剥離の際に静電気による電荷（帯電粒子）が発生した場合にもこの電荷が導電層内に拡散するので、電荷が局所的に集中して当該箇所に高電界が生じることを回避し、或いは抑制することが可能となる。したがって、剥離時の静電気による素子の破壊や特性劣化などの悪影響を回避することが可能となる。
【００１８】
上述した導電層は、表面抵抗率が１ＭΩ／□より低くなるように形成されることが好ましい。かかる条件を採用することにより、電荷を速やかに拡散させて、静電気による悪影響をより確実に回避することが可能となる。なお、導電層の表面抵抗率の有効範囲を１ＭΩ／□以下とする根拠は、上述した導電性を有する剥離層の場合と同様である。
【００１９】
上述した表面抵抗率を有する導電層は、例えば半導体膜により形成することが可能である。半導体膜としては、特に非晶質シリコン膜が好適に用いられる。
【００２０】
また、導電層は、不純物元素の導入によりキャリア密度を高めた半導体膜によって形成することも好適である。これにより、不純物元素の導入量によって表面抵抗率を所望の値に制御することが容易となる。
【００２１】
また、導電層は、金属膜、導電性の酸化物膜、導電性の高分子膜又は導電性のセラミックスなどによって形成することも可能である。これにより、剥離膜の選択肢が広がり、被転写体たる積層体の種類等の都合に応じた剥離層を形成することが可能となる。
【００２２】
上記「金属膜」としては、例えばアルミニウム、リチウム、チタン、インジウム等、或いはこれらのうちの少なくとも１種を含む合金からなる膜を用いることができる。
【００２３】
上記「導電性の酸化物膜」としては、例えば酸化インジウム膜（ＩＴＯ膜）、酸化スズ膜（ＳｎＯ２膜）、酸化亜鉛膜（ＺｎＯ膜）などを用いることができる。
【００２４】
上記「導電性の高分子膜」としては、例えばポリアセチレン、ポリパラフェニレン、ポリピロール、或いはこれらに不純物を添加したものからなる膜を用いることができる。
【００２５】
上記「導電性のセラミックス膜」としては、例えばアルミナに炭化チタン粒子を添加したもの（Ａｌ２Ｏ３＋ＴｉＣ）、酸化ジルコニウムに炭化ニオブ粒子を添加したもの（ＺｒＯ２＋ＮｂＣ）などからなる膜を用いることができる。
【００２６】
本発明の第４の態様の積層体の製造方法は、第１基板上に剥離層を形成する第１工程と、剥離層上に導電層を形成する第２工程と、導電層上に複数の膜を積層して積層体を形成する第３工程と、第１基板の積層体の形成面側に第２基板を接合する第４工程と、第１基板を介して剥離層にエネルギーを付与し、当該剥離層と導電層との界面に剥離を生じさせる第５工程と、剥離層と第１基板の接合体を第２基板から分離する第６工程と、を含み、第６工程において剥離層と第１基板の接合体を分離する際に発生する電荷を導電層に拡散させることを特徴とする。すなわち、第４の態様の発明は、上述した第３の態様の発明とほぼ同様であり、剥離を生じさせる部位が異なるものである。
【００２７】
かかる方法によっても、電荷が局所的に集中して当該箇所に高電界が生じることを回避し、或いは抑制することが可能となり、剥離時の静電気による素子の破壊や特性劣化などの悪影響を回避することが可能となる。
【００２８】
上述した導電層は、表面抵抗率が１ＭΩ／□より低くなるように形成されることが好ましい。このような導電層は、半導体膜、不純物元素の導入によりキャリア密度を高めた半導体膜、金属膜、導電性の酸化物膜、導電性の高分子膜又は導電性のセラミックスなどによって形成することが可能である。なお、導電層の表面抵抗率の範囲を１ＭΩ／□以下とする根拠は、上述した導電性を有する剥離層の場合と同様である。
【００２９】
第５の態様の本発明は、上述した製造方法により製造される積層体であって、この積層体に残留する剥離層が当該積層体の帯電を抑制する機能を担うことを特徴とするものである。また、第６の態様の本発明は、上述した製造方法により製造される積層体であって、この積層体に残留する導電層が当該積層体の帯電を抑制する機能を担うことを特徴とするものである。
【００３０】
かかる構成により、剥離時の静電気防止に用いた剥離層をその後においても活用し、積層体が帯電することによって破壊され、或いは特性劣化を生じることを回避することが可能となる。
【００３１】
第７の態様の本発明は、上述した積層体を含んで構成される電気光学装置である。ここで「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた表示装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【００３２】
第８の態様の本発明は、上述した積層体あるいは電気光学装置を含んで構成される電子機器である。ここで「電子機器」とは、回路基板やその他の要素を要素を備え、一定の機能を奏する機器一般をいい、その構成に特に限定はない。かかる電子機器としては、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、テレビジョン、ロールアップ式テレビジョン、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００３４】
（第１の実施形態）
図１は、第１の実施形態の積層体の製造方法について説明する図である。本実施形態では、第１基板に形成した薄膜回路を第２基板へ移動する場合について説明する。
【００３５】
図１（Ａ）に示すように、第１基板１０上に剥離層１２を形成し、更にこの剥離層１２上に、積層体１４を形成する。図示の例の積層体１４は、複数の薄膜トランジスタ、配線、電極等を含んでなる薄膜回路である。
【００３６】
ここで、第１基板１０は、適度な厚さを有し、石英ガラスやソーダガラス等の耐熱性材料、例えば半導体装置のプロセス温度である３５０℃〜１０００℃程度に耐えうるものが望ましい。また、第１基板１０は、後の工程で剥離層に対するエネルギーの付与を光照射によって行うことが可能となるように、当該光の波長に対して透明であることが望ましい。
【００３７】
また、剥離層１２は、光照射などのエネルギー付与を受けることによって剥離を生じる特性を有し、更に導電性を有するように形成される。より具体的には、剥離層１２は、表面抵抗率が１ＭΩ／□よりも低くなるように形成すると好適である。このような剥離層１２は、例えば半導体膜、金属膜、導電性の酸化物膜、導電性の高分子膜又は導電性のセラミックスなどによって形成することが可能である。本実施形態では、非晶質シリコン膜により剥離層１２を構成する。非晶質シリコン膜は、例えばモノシラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）を材料ガスとして低圧ＣＶＤ法（ＬＰＣＶＤ法）やプラズマＣＶＤ法（ＰＥＣＶＤ法）によって形成することが可能である。これらのＣＶＤプロセスにおいて、非晶質シリコン膜中に適度の水素（ガス成分）を含有させる。更に本実施形態では、不純物元素を導入することによりキャリア密度を高めた非晶質シリコン膜を剥離層１２として用いる。不純物元素の導入量によって表面抵抗率を所望の値に制御することが容易となる。
【００３８】
図２は、剥離層１２の形成方法の一例について詳細に説明する図である。図２（Ａ）に示すように、第１基板１０上に非晶質シリコン膜からなる剥離層１２を形成する。次に、図２（Ｂ）に示すように、剥離層１２に対してイオン注入（イオンインプランテーション）を行い、リン／ボロン等のドナー／アクセプタ型の不純物元素を剥離層１２に導入する。必要に応じて、イオン注入後に熱処理も行う。その後、剥離層１２上に積層体１４の構成要素としての下地絶縁膜２０を形成し（図２（Ｃ））、更にその上に薄膜トランジスタ等を形成して積層体１４を完成させる（図２（Ｄ））。この形成方法では、後述する他の形成方法と比較して、下地絶縁膜２０に不純物元素が含有されにくい利点がある。
【００３９】
図３は、剥離層１２の形成方法の他の例について詳細に説明する図である。図３（Ａ）に示すように、第１基板上に非晶質シリコン膜からなる剥離層１２を形成する。次に、図３（Ｂ）に示すように、剥離層１２上に、積層体１４の構成要素としての下地絶縁膜２０を形成する。次に、この下地絶縁膜２０を介して剥離層１２に対してイオン注入を行い、リン／ボロン等のドナー／アクセプタ型の不純物元素を剥離層１２に導入する。必要に応じて、イオン注入後に熱処理も行う。その後、下地絶縁膜２０上に薄膜トランジスタ等を形成して積層体１４を完成させる（図３（Ｄ））。この形成方法では、上述した形成方法（図２参照）と比較して、剥離層１２に対するイオンの打ち込み精度をコントロールしやすい利点と、剥離層１２の表面側にイオンを偏在させやすいという利点がある。
【００４０】
なお、図３に示した剥離層１２の形成方法において、下地絶縁膜２０を介してのイオン注入（図３（Ｃ）参照）を行った後に当該下地絶縁膜２０をエッチング等によって除去し、その後改めて剥離層１２上に下地絶縁膜を形成するようにしてもよい。この場合には、工程数が増加するものの、上述した各形成方法の利点をともに得ることが可能となる。また、剥離層１２は、ＣＶＤ法において原料ガスに不純物を混入することによって形成することも可能であり、反応性スパッタリング法によって形成することも可能である。
【００４１】
このようにして剥離層１２及び積層体１４が形成されると、次に図１（Ｂ）に示すように、第１基板１０の積層体１４の形成面側に接着層１６を用いて第２基板１８を接合する。ここで、第２基板１８は、半導体素子製造時のプロセス温度に対する耐熱性を有する必要がないため、ガラス基板の他にもプラスチップ基板など種々のものを用いることができる。
【００４２】
次に、図１（Ｃ）に示すように、第１基板１０を介して剥離層１２にレーザ光を照射して当該剥離層１２にレーザアブレーションを生じさせる。アブレーションとは、照射される光を吸収した固体材料（剥離層１２の構成材料）が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出される状態であり、主に、剥離層１２の構成材料の全部または一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、相変化によって微小な発泡状態となり、結合力が低下することもある。特に、本実施形態では、剥離層１２と第１基板１０との界面に剥離を生じさせるように剥離層１２の形成条件やレーザ光の照射条件等を設定しており、その詳細について以下に説明する。
【００４３】
図４は、剥離層１２と第１基板１０との界面に剥離を生じさせるための条件について説明する図である。同図は、剥離層１２として、モノシランを材料ガスとしてＰＥＣＶＤ法によって堆積された非晶質シリコン膜を採用し、その膜厚５０ｎｍ又は１００ｎｍとした場合における、レーザ光の照射後の相変化についての実験例を示している。図４のグラフは、横軸が非晶質シリコン膜の膜厚、縦軸が照射するレーザ光のエネルギー密度にそれぞれ対応している。実験例では、ＣＶＤ法におけるプロセス条件の設定等によって非晶質シリコン膜に５〜１０原子％の水素を含有させている。また、波長３０８ｎｍ、パルス幅が２０ｎ秒のエキシマレーザを用いてレーザ光の照射を行っている。
【００４４】
非晶質シリコン膜の膜厚を５０ｎｍとした場合、レーザ光のエネルギー密度が約３００ｍＪ／ｃｍ２以下では相変化を生じない。レーザ光のエネルギー密度が約３００ｍＪ／ｃｍ２〜約４００ｍＪ／ｃｍ２の範囲では、非晶質シリコン膜が溶融して結晶化する。更に、レーザ光のエネルギー密度が約４００ｍＪ／ｃｍ２を超えると非晶質シリコン膜にアブレーションが生じる。
【００４５】
非晶質シリコン膜の膜厚を１００ｎｍとした場合、レーザ光のエネルギー密度が約３００ｍＪ／ｃｍ２以下では相変化を生じない。レーザ光のエネルギー密度が約３００ｍＪ／ｃｍ２〜約４５０ｍＪ／ｃｍ２の範囲では、非晶質シリコン膜が溶融して結晶化する。更に、レーザ光のエネルギー密度が約４５０ｍＪ／ｃｍ２を超えると非晶質シリコン膜にアブレーションが生じる。
【００４６】
上述した実験例において、レーザ光のエネルギー密度を非晶質シリコン膜にアブレーションが生じる条件とすることにより、当該非晶質シリコン膜からなる剥離層１２と第１基板１０との界面に剥離が生じることが本願発明者により確認されている。具体的には、剥離層１２としての非晶質シリコン膜の膜厚を５０ｎｍとした場合には、４００ｍＪ／ｃｍ２を超えるエネルギー密度であって、積層体１４にダメージを与えない範囲でレーザ光の照射を行うとよい。同様に、剥離層１２としての非晶質シリコン膜の膜厚を１００ｎｍとした場合には、４５０ｍＪ／ｃｍ２を超えるエネルギー密度であって、積層体１４にダメージを与えない範囲でレーザ光の照射を行うとよい。
【００４７】
このようにして、剥離層１２と第１基板１０との界面に剥離を生じさせると、次に図１（Ｄ）に示すように、第１基板１０を第２基板１８から分離する。この分離の際に、剥離層１２を接地しておくことも好適である。このとき、剥離層１２が導電性を有するように形成されているので、第１基板１０を分離する際に第１基板１０と剥離層１２とが分離する箇所等において静電気による電荷（帯電粒子）３０が発生した場合にも、これらの電荷３０を剥離層１２に速やかに拡散させることができる。以上で、積層体１４を第２基板１８側へ転写するプロセスが完了する。
【００４８】
また、第１基板１０と剥離層１２との界面で剥離を生じさせているので、図１（Ｄ）に示すように、転写プロセスの後に剥離層１２は積層体１４側に残る。この積層体１４の一方側に残留する導電性の剥離層１２をそのまま利用し、積層体１４の帯電を抑制する保護層として機能させることができる。これにより、剥離時の静電気防止に用いた剥離層をその後においても活用し、積層体が帯電することによって破壊され、或いは特性劣化を生じることを回避することが可能となる。なお、このような保護層としての剥離層１２が不要な場合には、適宜、エッチング等により剥離層１２を除去してもよい。
【００４９】
このように、本実施形態では、第１基板１０の分離の際に静電気による電荷３０が発生した場合にもこの電荷を剥離層１４内に拡散させることができるので、電荷３０が局所的に集中して当該箇所に高電界が生じることを回避し、或いは抑制することが可能となる。したがって、静電気による積層体１４の破壊や特性劣化などの悪影響を回避することが可能となる。
【００５０】
（第２の実施形態）
第２の実施形態の製造方法は、基本的に上述した第１の実施形態の製造方法と同様であり、第１基板を第２基板から分離する際に、半導体によって形成した剥離層に対して加熱を行う点が異なっている。この加熱によって半導体のキャリア密度を増加させて剥離層の導電性を高め、第１基板を分離する際に発生する電荷を当該導電性を高めた剥離層に拡散させる。以下、主に相違点に着目して説明を行う。
【００５１】
本実施形態では、剥離層１２は非晶質シリコン等の半導体により形成される（図１（Ａ）参照）。非晶質シリコン膜は、例えばモノシラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）を材料ガスとして低圧ＣＶＤ法（ＬＰＣＶＤ法）やプラズマＣＶＤ法（ＰＥＣＶＤ法）によって形成することが可能である。これらのＣＶＤプロセスにおいて、非晶質シリコン膜中に適度の水素）（ガス成分）を含有させる。本実施形態では、原理的には剥離層１２を構成する半導体は不純物元素が導入されている必要はない。
【００５２】
第１基板１０上に剥離層１２及び積層体１４を形成した後に、第１基板１０の積層体１４の形成面側に接着層１６を用いて第２基板１８を接合する（図１（Ｂ）参照）。次いで、第１基板１０を介して剥離層１２にレーザ光を照射して当該剥離層１２にレーザアブレーションを生じさせる（図１（Ｃ）参照）。各工程の詳細については第１の実施形態の場合と同様であり、ここでは説明を省略する。
【００５３】
剥離層１２と第１基板１０との界面に剥離を生じさせた後に、第１基板１０を第２基板１８から分離する（図１（Ｄ）参照）。このとき、本実施形態では、加熱により剥離層１２を構成する半導体のキャリア密度を増加させることによって当該剥離層１２の導電性を高める。より具体的には、本工程における加熱は、剥離層１２を構成する半導体のキャリア密度が１×１０１４ｃｍ−３以上となる条件で行うとよい。本実施形態では、非晶質シリコンによって剥離層１２を構成しているので、少なくとも１８０℃以上に剥離層１２を加熱することにより、必要十分な導電性を確保することができる。これにより、第１基板１０を分離する際に発生する電荷を剥離層１２に拡散させることが可能となる。なお、当該分離の際に剥離層１２を接地しておくことも好適である。
【００５４】
このように、第２の実施形態では、半導体により剥離層１２を形成し、当該半導体を加熱することによりキャリア密度（電子及び／又は正孔の密度）を増加させて剥離層１２の導電性を高めている。そして、第１基板１０の分離の際に静電気による電荷（帯電粒子）が発生した場合に、この電荷を剥離層１２内に拡散させている。これにより、電荷が局所的に集中して当該箇所に高電界が生じることを回避し、或いは抑制することが可能となる。したがって、剥離時の静電気による素子の破壊や特性劣化などの悪影響を回避することが可能となる。
【００５５】
なお、第２の実施形態における剥離層１２は、原理的には不純物元素の導入が不要であり真性半導体を用いることが可能であるが、不純物元素が導入された不純物半導体を用いてもよい。この場合には、加熱を行う際の温度設定をより低くすることが可能となる利点がある。
【００５６】
（第３の実施形態）
上述した第１及び第２の実施形態では、剥離層に導電性を持たせるようにしていたが、剥離層とは別途に、静電気により発生する電荷を拡散させるための導電層を設けるようにしてもよい。以下、その場合の詳細について説明する。なお、上述した各実施形態と重複する内容については適宜説明を省略する。
【００５７】
図５は、第３の実施形態の積層体の製造方法について説明する図である。本実施形態においても、第１基板に形成した薄膜回路を第２基板へ移動する場合について説明する。
【００５８】
図５（Ａ）に示すように、第１基板１０上に剥離層１２ａを形成する。第１基板１０の好適な条件については第１の実施形態の場合と同様である。本実施形態では、剥離層１２ａは必ずしも導電性を有する必要がなく、また半導体によって構成される必要もない。このような剥離層１２ａは、半導体膜以外にも、金属膜、強磁性体膜、高分子膜又はセラミックスなど種々の材料によって形成することが可能である。本実施形態では、非晶質シリコンによって剥離層１２ａを形成する。非晶質シリコンからなる剥離層１２ａの形成方法は、基本的に第１の実施形態の場合と同様であるが、不純物元素を導入するプロセスを省略することができる。
【００５９】
また、図５（Ａ）に示すように、剥離層１２ａ上に導電層２２を形成する。この導電層２２は、表面抵抗率が１ＭΩ／□より低くなるように形成されることが好ましい。このような表面抵抗率を有する導電層２２は、例えば金属膜を用いて形成することが可能である。金属膜としては、例えばアルミニウム、リチウム、チタン、インジウム等、或いはこれらのうちの少なくとも１種を含む合金からなる膜を用いることができる。また、導電層２２は、非晶質シリコン膜等の半導体膜や、これに不純物元素を導入してキャリア密度を高めたものを用いることも可能である。また、導電層２２は、導電性の酸化物膜、導電性の高分子膜又は導電性のセラミックスなどによって形成することも可能である。
【００６０】
上述した導電性の酸化物膜としては、例えば酸化インジウム膜（ＩＴＯ膜）、酸化スズ膜（ＳｎＯ２膜）、酸化亜鉛膜（ＺｎＯ膜）などを用いることができる。これらの透明導電膜を用いることにより透光性の導電層２２を得ることができるので、例えば、積層体１４を含んで有機ＥＬ表示装置が構成される場合に、導電層２２の側に光を放出させる構造（ボトムエミッション型の構造）を採用することが可能となる。すなわち、デバイス構造の選択の幅が広がる利点がある。
【００６１】
また、導電性の高分子膜としては、例えばポリアセチレン、ポリパラフェニレン、ポリピロール、或いはこれらに不純物を添加したものからなる膜を用いることができる。導電性のセラミックス膜としては、例えばアルミナに炭化チタン粒子を添加したもの（Ａｌ２Ｏ３＋ＴｉＣ）、酸化ジルコニウムに炭化ニオブ粒子を添加したもの（ＺｒＯ２＋ＮｂＣ）などからなる膜を用いることができる。
【００６２】
更に、図５（Ａ）に示すように、導電層２２の上に積層体１４を形成する。図示の例の積層体１４は、複数の薄膜トランジスタ、配線、電極等を含んでなる半導体薄膜回路である。
【００６３】
次に、図５（Ｂ）に示すように、第１基板１０の積層体１４の形成面側に接着層１６を用いて第２基板１８を接合する。第２基板１８の好適な条件についても第１の実施形態と同様である。
【００６４】
次に、図５（Ｃ）に示すように、第１基板１０を介して剥離層１２ａにレーザ光を照射して当該剥離層１２ａにレーザアブレーションを生じさせる。本実施形態においても、剥離層１２ａと第１基板１０との界面に剥離を生じさせるように、剥離層１２ａの形成条件やレーザ光の照射条件等を設定している。
【００６５】
次に、図５（Ｄ）に示すように、第１基板１０を第２基板１８から分離する。この分離の際に、導電層２２を接地しておくことも好適である。このとき、剥離層１２ａと接するようにして導電層２２が形成されているので、第１基板１０を分離する際に第１基板１０と剥離層１２とが分離する箇所等において静電気による電荷（帯電粒子）３０が発生した場合にも、これらの電荷３０を導電層２２に速やかに拡散させることができる。これにより、積層体１４を第２基板１８側へ転写するプロセスが完了する。
【００６６】
また、第１基板１０と剥離層１２との界面で剥離を生じさせているので、図５（Ｄ）に示すように導電層２２が積層体１４の一方側に残留する。この導電層２２をそのまま利用して積層体１４の帯電を抑制する保護層として機能させることができる。これにより、剥離時の静電気防止に用いた剥離層をその後においても活用し、積層体が帯電することによって破壊され、或いは特性劣化を生じることを回避することが可能となる。なお、このような保護層としての導電層２２が不要な場合には、適宜、エッチング等により剥離層１２ａ及び導電層２２を除去してもよい。
【００６７】
このように、第３の実施形態では、剥離の際に静電気による電荷（帯電粒子）が発生した場合にもこの電荷が導電層２２内に拡散するので、電荷が局所的に集中して当該箇所に高電界が生じることを回避し、或いは抑制することが可能となる。したがって、剥離時の静電気による素子の破壊や特性劣化などの悪影響を回避することが可能となる。
【００６８】
（第４の実施形態）
上述した第３の実施形態では、第１基板１０と剥離層１２ａとの界面で剥離を生じるようにしていたが、この剥離が剥離層１２ａと導電層２２との界面で生じるようにしてもよい。以下、その場合の詳細について説明する。なお、上述した第３の実施形態と重複する内容については適宜説明を省略する。
【００６９】
図６は、第４の実施形態の積層体の製造方法について説明する図である。本実施形態においても、第１基板に形成した薄膜回路を第２基板へ移動する場合について説明する。
【００７０】
図６（Ａ）に示すように、第１基板１０上に剥離層１２ａを形成し、剥離層１２ａ上に導電層２２を形成する。更に、図６（Ａ）に示すように、導電層２２の上に積層体１４を形成する。次に、図６（Ｂ）に示すように、第１基板１０の積層体１４の形成面側に接着層１６を用いて第２基板１８を接合する。
【００７１】
次に、図６（Ｃ）に示すように、第１基板１０を介して剥離層１２ａにレーザ光を照射する。本実施形態においては、剥離層１２ａと導電層２２との界面に剥離を生じさせるように、剥離層１２ａの形成条件やレーザ光の照射条件等を設定する。具体的には、上述した実験例（図４参照）において、レーザ光のエネルギー密度を非晶質シリコン膜にアブレーションが生じない条件とすることにより、当該非晶質シリコン膜からなる剥離層１２ａとその上側の導電層２２との界面に剥離を生じさせることができる。例えば、剥離層１２ａとしての非晶質シリコン膜の膜厚を５０ｎｍとした場合には、４００ｍＪ／ｃｍ２を超えないエネルギー密度でレーザ光の照射を行うとよい。同様に、剥離層１２ａとしての非晶質シリコン膜の膜厚を１００ｎｍとした場合には、４５０ｍＪ／ｃｍ２を超えないエネルギー密度でレーザ光の照射を行うとよい。
【００７２】
次に、図６（Ｄ）に示すように、第１基板１０及び剥離層１２ａを第２基板１８から分離する。この分離の際に、導電層２２を接地しておくことも好適である。これにより、積層体１４を第２基板１８側へ転写するプロセスが完了する。
【００７３】
また、図６（Ｄ）に示すように、導電層２２が積層体１４の一方側に残留するので、この導電層２２をそのまま利用して積層体１４の帯電を抑制する保護層として機能させることができる。これにより、剥離時の静電気防止に用いた剥離層をその後においても活用し、積層体が帯電することによって破壊され、或いは特性劣化を生じることを回避することが可能となる。なお、このような保護層としての導電層２２が不要な場合には、適宜、エッチング等により導電層２２を除去してもよい。
【００７４】
このように、第４の実施形態の製造方法によっても、剥離時の静電気による素子の破壊や特性劣化などの悪影響を回避することが可能となる。
【００７５】
（第５の実施形態）
上述した各実施形態にかかる積層体及びその製造方法は、有機ＥＬ表示装置、液晶表示装置、電気泳動表示装置など種々の電気光学装置（表示装置）に適用することが可能である。本実施形態の回路基板を用いて構成される有機ＥＬ表示装置の構成例について以下に説明する。
【００７６】
図７は、電気光学装置の構成例を説明する図である。本実施形態の電気光学装置（表示装置）２００は、２つの薄膜トランジスタ、キャパシタ及び発光素子を含んで構成される画素回路２０２を基板上の画素領域２０１にマトリクス状に配置してなる回路基板（アクティブマトリクス基板）と、画素回路２０２に駆動信号を供給するドライバ２０３及び２０４を含んで構成されている。ドライバ２０３は、発光制御線Ｖgpを介して各画素領域に駆動信号を供給する。ドライバ２０４は、データ線Ｉdataおよび電源線Ｖddを介して各画素領域に駆動信号を供給する。画素回路を構成する各薄膜トランジスタ及びドライバ２０３、２０４を構成する各薄膜トランジスタが上述した実施形態の製造方法を適用して形成される。なお、電気光学装置の一例として有機ＥＬ表示装置について説明したが、これ以外にも、液晶表示装置など各種の電気光学装置についても同様にして製造することが可能である。
【００７７】
なお、上述した画素領域を構成する画素回路は一例でありこの構成に限定されるものではない。また、ドライバ２０３、２０４のそれぞれに含まれる集積回路について、本発明に係る半導体装置を用いて構成してもよい。また、図７では自発光型の電気光学素子の一例として有機ＥＬ等を用いた電気光学装置を示していたが、他の自発光型の電気光学素子を用いた電気光学装置や、液晶素子などの非自発光型の電気光学素子を用いた電気光学装置に対しても本発明を適用可能である。
【００７８】
（第６の実施形態）
図８及び図９は、上述した電気光学装置を適用可能な電子機器の例を示す図である。図８（Ａ）は携帯電話への適用例であり、当該携帯電話２３０はアンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の電気光学装置２００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
【００７９】
図８（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ２４０は受像部２４１、操作部２４２、音声入力部２４３、および本発明の電気光学装置２００を備えている。
【００８０】
図８（Ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０はカメラ部２５１、操作部２５２、および本発明に係る電気光学装置２００を備えている。
【００８１】
図８（Ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０はバンド２６１、光学系収納部２６２および本発明に係る電気光学装置２００を備えている。
【００８２】
図８（Ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター２７０は筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、および本発明に係る電気光学装置２００を備えている。
【００８３】
図８（Ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター２８０は筐体２８２に光学系２８１および本発明に係る電気光学装置２００を備え、画像をスクリーン２８３に表示可能になっている。
【００８４】
図９（Ａ）はテレビジョンへの適用例であり、当該テレビジョン３００は本発明に係る電気光学装置２００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図９（Ｂ）はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン３１０は本発明に係る電気光学装置２００を備えている。
【００８５】
また、本発明に係る電気光学装置は、上述した例に限らず有機ＥＬ表示装置や液晶表示装置などの表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００８６】
なお、本発明は上述した実施形態の内容に限定されることなく、本発明の要旨の範囲内で種々に変形実施が可能である。例えば、上述した実施形態では、本発明にかかる積層体として主に半導体薄膜回路を説明していたが、微細構造体や機能性薄膜など各種のデバイスを積層体として採用することが可能である。
【００８７】
また、上述した各実施形態では、第１基板上に形成した積層体を第２基板上に転写してデバイス形成を完了する、いわゆる１回転写プロセスに本発明を適用した場合について説明していたが、第１基板上に形成した積層体を仮基板上に転写し、その後更に仮基板上に積層体を第２基板上に転写する、いわゆる２回転写プロセスに対しても同様に適用することが可能である。
【図面の簡単な説明】
【００８８】
【図１】第１の実施形態の積層体の製造方法について説明する図である。
【図２】剥離層の形成方法の一例について詳細に説明する図である。
【図３】剥離層の形成方法の他の例について詳細に説明する図である。
【図４】剥離層と第１基板との界面に剥離を生じさせるための条件について説明する図である。
【図５】第３の実施形態の積層体の製造方法について説明する図である。
【図６】第４の実施形態の積層体の製造方法について説明する図である。
【図７】電気光学装置の構成例を示す図である。
【図８】電気光学装置を適用可能な電子機器の例を示す図である。
【図９】電気光学装置を適用可能な電子機器の例を示す図である。
【符号の説明】
【００８９】
１０…第１基板、  １２、１２ａ…剥離層、  １４…積層体、  １６…接着層、  １８…第２基板、  ２０…下地絶縁膜、  ２２…導電層、  ３０…電荷
【図１】
2005079395.tif 000003
【図２】
2005079395.tif 000004
【図３】
2005079395.tif 000005
【図４】
2005079395.tif 000006
【図５】
2005079395.tif 000007
【図６】
2005079395.tif 000008
【図７】
2005079395.tif 000009
【図８】
2005079395.tif 000010
【図９】
2005079395.tif 000011