(57)【要約】【課題】磁気インピーダンス（ＭＩ）素子を用いた磁界・電流センサの消費電力を抑制し、小型，低コスト化を図る。【解決手段】例えばＭＩ素子２Ａの両端には抵抗Ｒ１，Ｒ２を、抵抗Ｒ１とＭＩ素子２Ａとの接続点および抵抗Ｒ２とＭＩ素子２Ａとの接続点には整流回路６Ａ，６Ｂをそれぞれ接続し、整流回路６Ａ，６Ｂの出力には差動回路７Ａ、その出力には増幅回路８Ａを接続する。ＭＩ素子２Ｂについても上記と同様に構成し、さらに増幅回路８Ａと８Ｂとの差動演算を行なう差動回路７１を設けることにより、ＭＩ素子の抵抗値を小さくしても消費電力が大きくならないようにし、十分実用に供し得るようにする。【選択図】図３
2005147728.tif 000002
【特許請求の範囲】
【請求項１】
基板および磁性膜からなり磁界の変化によりインピーダンスが変化する磁気インピーダンス（ＭＩ）素子と、前記ＭＩ素子の両端に接続された２つの固定抵抗と、前記ＭＩ素子の両端に接続された２つの整流回路と、前記２つの整流回路の出力段に接続された差動回路と、前記差動回路の出力段に接続された増幅回路とからなる組み合わせ回路を２回路設けるとともに、前記組み合わせ回路の各増幅回路からの出力信号を入力される別の差動回路を設けたことを特徴とする磁界・電流センサ。
【請求項２】
前記ＭＩ素子は、１つのガラス基板上に搭載されていることを特徴とする請求項１に記載の磁界・電流センサ。
【請求項３】
前記固定抵抗の抵抗値は、前記ＭＩ素子の抵抗値よりも大きいことを特徴とする請求項１または２に記載の磁界・電流センサ。
【請求項４】
基板および磁性膜からなり磁界の変化によりインピーダンスが変化する第１，第２の磁気インピーダンス（ＭＩ）素子の直列接続回路と、前記直列接続回路の両端にそれぞれ接続された第１，第２の固定抵抗と、前記第１固定抵抗と第１ＭＩ素子との接続点に接続された第１の整流回路と、前記第１，第２ＭＩ素子との接続点に接続された第２の整流回路と、前記第２固定抵抗と第２ＭＩ素子との接続点に接続された第３の整流回路と、前記第１，第２整流回路からの各出力信号を差動演算する第１の差動回路と、前記第２，第３整流回路からの各出力信号を差動演算する第２の差動回路と、前記第１差動回路に接続された第１の増幅回路と、前記第２差動回路に接続された第２の増幅回路と、前記第１，第２増幅回路からの各出力信号を差動演算する第３の差動回路とを設けたことを特徴とする磁界・電流センサ。
【請求項５】
前記磁性膜の中心部に端子を形成し、前記第１，第２ＭＩ素子とすることを特徴とする請求項４に記載の磁界・電流センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、磁界・電流センサに関する。
【背景技術】
【０００２】
以下、主として電流センサについて説明する。
電流センサとしては従来からホール素子や磁気抵抗素子を利用するものがあるが、最近はこれらよりも高感度なＭａｇｎｅｔｏ−Ｉｍｐｅｄａｎｃｅ（ＭＩ）効果を用いた磁気インピーダンス素子（ＭＩ素子）も、例えば非特許文献１などに紹介されている
【０００３】
図６にＭＩ素子を用いた電流計測例を示す。
すなわち、測定対象となる電線１から一定の距離ｒ0だけ離れた位置に、ＭＩ素子２Ａ，２Ｂを配置する。３Ａ，３Ｂは磁性膜、４はガラス基板を示す。
図７は図６の素子２Ａ，２Ｂを上から見た上面図である。図示のように、ＭＩ素子２Ａの磁性膜の両端には端子Ｔ１およびＴ２が、また、ＭＩ素子２Ｂの両端には端子Ｔ３およびＴ４がそれぞれ形成されている。９は非磁性体を示す。
【０００４】
図８にＭＩ素子の周辺回路例を示す（特許文献１，２参照）。
ＭＩ素子２Ａ，２Ｂの各一方の端子Ｔ１，Ｔ３にはそれぞれ固定抵抗Ｒ１，Ｒ２が接続され、各他方の端子Ｔ２，Ｔ４はそれぞれ接地（ＧＮＤ）されており、固定抵抗Ｒ１，Ｒ２はそれぞれ発振回路５Ａ，５Ｂに接続されている。
ＭＩ素子に磁場が印加されていないときの抵抗値と、固定抵抗Ｒ１，Ｒ２の抵抗値とはほぼ同じ値に設定されており、したがって、発振回路５Ａ，５Ｂからのパルス信号の約１／２の信号で分圧される。このようにする理由は、後段の回路も電源電圧の中心電圧レベルで信号処理をしなければ、回路中のオペアンプなどの動作範囲から外れるおそれがあるからである。各ＭＩ素子の一方の端子Ｔ１，Ｔ３には整流回路６Ａ，６Ｂが接続されており、各整流回路６Ａ，６Ｂの出力側には増幅回路７Ａ，７Ｂが接続されている。さらに、この増幅回路７Ａ，７Ｂには、これらからの出力の差動演算を行なうための差動回路７１に接続されている。その出力信号を電流信号Ｉ１で示す。
【０００５】
動作について説明する。
ＭＩ素子２Ａ，２Ｂに発振回路５Ａ，５Ｂから正弦波またはパルス波信号を印加すると、端子Ｔ１，Ｔ３にはＭＩ素子２Ａ，２Ｂと固定抵抗Ｒ１，Ｒ２で分圧される振幅を持つパルスが入力される。外部磁化によってＭＩ素子のインピーダンスが変化するため、このパルスの信号振幅が外部磁化の変化に伴って変化する。このパルス信号を整流回路６Ａ，６Ｂにて整流し、その信号を増幅回路７Ａ，７Ｂにより増幅する。ここで、ＭＩ素子は外部磁場の信号に対して逆相になるように配置し、差動回路７１にて２倍に増幅するようにする。
【０００６】
いま、ＭＩ素子２Ａ，２Ｂの各出力信号をＳＡ，ＳＢとすると、これらは次式のように表わされる。
ＳＡ＝α×（Ｉ／ｒ0）                                                …（１）
ＳＢ＝−α×（Ｉ／ｒ0）                                              …（２）
なお、Ｉは電線１に流れる電流、ｒ0は電線１とＭＩ素子２Ａ，２Ｂとの距離を示す。また、ＭＩ素子２Ａ，２Ｂの増幅回路７Ａ，７Ｂからの信号は、互いに逆相になるようにされている。増幅回路７Ａ，７Ｂからの出力信号を差動回路７１にて差動演算することで、ノイズの影響を除去した出力を得ることができる。
【０００７】
【非特許文献１】日本応用磁気学会誌，ｖｏｌ．２１，Ｎｏ．４−２，１９９７年，比嘉外５名「パルス電流励磁によるスパッタ薄膜マイクロＭＩセンサ」
【特許文献１】特開平１１−０１４７２２号公報（第３頁、図２）
【特許文献２】特開２０００−２８４０２９号公報（第３−５頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
以上のような回路では、ＭＩ素子の磁性膜の長さが短いと抵抗値が小さくなる。そのため、発振回路５Ａ，５Ｂから固定抵抗Ｒ１，Ｒ２およびＭＩ素子２Ａ，２Ｂに流れる電流が大きくなり、消費電流が多くなるという問題がある。逆に、ＭＩ素子の磁性膜の幅を狭くすると抵抗値は大きくなるが、線幅による感度バラツキが大きくなるという問題が発生する。そこで、従来はこれらの問題を解決するため、線幅を保ったまま図７に示すようなつづら折れの構造にしていた。
【０００９】
しかし、このつづら折れの構造にも下記の問題がある。
（１）ＭＩ素子の寸法が大きくなり、デバイスコストがアップする。
（２）折り返し部では磁区の乱れが発生し特性バラツキが生じるため、この部分を図７の
ように、非磁性体９にする必要がある。この非磁性体９を挿入するため、加工費がアップする。
したがって、この発明の課題は、つづら折れ構造にすることなく、ＭＩ素子の抵抗を小さくしても消費電力を小さくし得るようにすることにある。
【課題を解決するための手段】
【００１０】
このような課題を解決するため、請求項１の発明では、基板および磁性膜からなり磁界の変化によりインピーダンスが変化する磁気インピーダンス（ＭＩ）素子と、前記ＭＩ素子の両端に接続された２つの固定抵抗と、前記ＭＩ素子の両端に接続された２つの整流回路と、前記２つの整流回路に接続された差動回路と、前記差動回路の出力段に接続された増幅回路とからなる組み合わせ回路を２回路設けるとともに、前記組み合わせ回路の各増幅回路からの出力信号を入力される別の差動回路を設けたことを特徴とする。
この請求項１の発明においては、前記ＭＩ素子は、１つのガラス基板上に搭載することができ（請求項２の発明）、これら請求項１または２の発明においては、前記固定抵抗の抵抗値は、前記ＭＩ素子の抵抗値よりも大きくすることができる（請求項３の発明）。
【００１１】
請求項４の発明では、基板および磁性膜からなり磁界の変化によりインピーダンスが変化する磁気インピーダンス（ＭＩ）素子の直列接続回路と、前記直列接続回路の両端にそれぞれ接続された第１，第２の固定抵抗と、前記第１固定抵抗と第１ＭＩ素子との接続点に接続された第１の整流回路と、前記第１，第２ＭＩ素子との接続点に接続された第２の整流回路と、前記第２固定抵抗と第２ＭＩ素子との接続点に接続された第３の整流回路と、前記第１，第２整流回路からの各出力信号を差動演算する第１の差動回路と、前記第２，第３整流回路からの各出力信号を差動演算する第２の差動回路と、前記第１差動回路に接続された第１の増幅回路と、前記第２差動回路に接続された第２の増幅回路と、前記第１，第２増幅回路からの各出力信号を差動演算する第３の差動回路とを設けたことを特徴とする。
この請求項４の発明においては、前記磁性膜の中心部に端子を形成し、前記第１，第２ＭＩ素子とすることができる（請求項５の発明）。
【発明の効果】
【００１２】
この発明によれば、ＭＩ素子の抵抗値を上げるために必要であったつづら折れ構造にする必要がなく、ＭＩ素子の抵抗を小さくしても消費電力が大きくなる問題を回避することができる。これにより、ＭＩ素子の単価を下げることができ、電流センサの低コスト化を図ることが可能となる。
【発明を実施するための最良の形態】
【００１３】
図１，図２，図３はこの発明の第１の実施の形態を示す図である。図１に示すように、電線１とＭＩ素子２Ａ，２Ｂとの配置関係は、図６と同じである。ただ、磁性膜３Ａ，３Ｂが１本の直線状に形成されているが、必要抵抗値に応じて複数本にすることができる。
ＭＩ素子２Ａ，２Ｂを上から見た図は図２のように、ＭＩ素子２Ａの磁性膜３Ａの両端には端子Ｔ１，Ｔ２が、また、ＭＩ素子２Ｂの磁性膜３Ｂの両端には端子Ｔ３，Ｔ４がそれぞれ形成されている。
【００１４】
センサ回路のブロック図は図３に示すように、例えばＭＩ素子２Ａの両端には固定抵抗Ｒ１，Ｒ２が接続され、一方の固定抵抗Ｒ１には発振回路５Ａが接続され、他方の固定抵抗Ｒ２はグランドに接続されている。このように、ＭＩ素子２Ａを挟むように固定抵抗Ｒ１，Ｒ２を接続することで、ＭＩ素子２Ａの抵抗値がたとえ小さい場合でも、これに大きな電流が流れないようにして消費電力を低減するものである。また、ＭＩ素子２Ａの両端には整流回路６Ａ，６Ｂと、整流回路６Ａ，６Ｂからの信号を差動増幅する差動回路７Ａと、差動回路７Ａからの出力を増幅する増幅回路８Ａとが接続されている。
【００１５】
ＭＩ素子２Ｂも上記と同様に構成され、ＭＩ素子２Ａ側の増幅回路８Ａからの出力信号と、ＭＩ素子２Ｂ側の増幅回路８Ｂからの出力信号との差動出力を、センサ出力とするように構成されている。ただし、増幅回路８Ａ，８Ｂからの出力信号は互いに逆相になるようにされている。このように、増幅回路８Ａ，８Ｂからの出力信号を差動回路７１で差動演算することにより、外乱ノイズの影響を除去することが可能となる。なお、固定抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値を、ＭＩ素子２Ａ，２Ｂの抵抗値よりも大きくすることで、消費電力を抑制することができる。
【００１６】
図４，図５はこの発明の第２の実施の形態を示す図である。
図４はＭＩ素子２１Ａ，２１Ｂを上から見た図である。なお、電線１との配置関係は図１と同じである。図４のように、ＭＩ素子２１Ａ，２１Ｂは１本の磁性膜からなり、その中心で２１Ａ，２１Ｂに分割した構造となっており、中心には端子Ｔ１２が、両端には端子Ｔ１１，Ｔ１３が形成されている。
【００１７】
センサ回路のブロック図は図５に示すように、端子Ｔ１１および端子Ｔ１３のそれぞれに固定抵抗Ｒ１１，Ｒ１２が設置され、一方の固定抵抗Ｒ１１には発振回路５１が接続され、他方の固定抵抗Ｒ１２はグランドに接地されている。また、各端子には整流回路６１Ａ，６１Ｂ，６１Ｃが接続される。端子Ｔ１１に接続された整流回路６１Ａの出力信号と、端子Ｔ１２に接続された整流回路６１Ｂの出力信号とは、差動回路７１Ａにて差動演算される。同様に、端子Ｔ１３に接続された整流回路６１Ｃの出力信号と、端子Ｔ１２に接続された整流回路６１Ｂの出力信号とは、差動回路７１Ｂにて差動演算される。各差動回路からの出力信号は、それぞれ増幅回路８１Ａ，８１Ｂを介して差動回路７２に与えられ、ここで差動演算が行なわれる。この例では、図３と比べて発振回路および整流回路を削減することができる。
【００１８】
以上では、主として電流センサについて説明したが、この発明は上記と全く同様にして磁気センサにも適用することができる。
【図面の簡単な説明】
【００１９】
【図１】この発明の第１の実施の形態を示す電流センサ構成図
【図２】図１のＭＩ素子の上面図
【図３】図１のセンサの周辺回路図
【図４】この発明の第２実施の形態を示すＭＩ素子の上面図
【図５】図４のセンサの周辺回路図
【図６】従来例を示す電流センサ構成図
【図７】図６のＭＩ素子の上面図
【図８】図６のセンサの周辺回路図
【符号の説明】
【００２０】
１…電線、２Ａ，２Ｂ，２１Ａ，２１Ｂ…磁気インピーダンス素子（ＭＩ素子）、３Ａ，３Ｂ…磁性膜、４…ガラス基板、…、５Ａ，５Ｂ，５１…発振回路、６Ａ，６Ｂ，６Ｃ，６Ｄ，６１Ａ，６１Ｂ，６１Ｃ…整流回路、７Ａ，７Ｂ，７１，７１Ａ，７１Ｂ，７２…差動回路、８Ａ，８Ｂ，８１Ａ，８１Ｂ…増幅回路、９…非磁性体、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ１１，Ｔ１２，Ｔ１３…端子、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ１１，Ｒ１２…抵抗。
【図１】
2005147728.tif 000003
【図２】
2005147728.tif 000004
【図３】
2005147728.tif 000005
【図４】
2005147728.tif 000006
【図５】
2005147728.tif 000007
【図６】
2005147728.tif 000008
【図７】
2005147728.tif 000009
【図８】
2005147728.tif 000010