(57)【要約】【課題】  従来の半導体装置では、スパイラル状の配線が、半導体チップの半導体基板の表面に形成されていることから、小型化することが困難であった。【解決手段】  本発明に係る半導体装置は、半導体チップと、半導体チップを取り付けるための取付基板であって半導体チップに関連する電気的配線が設けられた取付基板と、取付基板に設けられたフィルタであって電気的配線に含まれる雑音を除去するためのフィルタとを含む。【選択図】  図１
2005079444.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップを取り付けるための取付基板であって当該半導体チップに関連する電気的配線が設けられた前記取付基板と、
前記取付基板に設けられたフィルタであって前記電気的配線に含まれる雑音を除去するための前記フィルタとを含むことを特徴とする半導体装置。
【請求項２】
第１の半導体チップと、
前記第１の半導体チップ上に積載された第２の半導体チップと、
前記第１の半導体チップを取り付けるための取付基板であって当該第１の半導体チップに関連する第１の電気的配線及び前記第２の半導体チップに関連する第２の電気的配線が設けられた前記取付基板と、
前記取付基板に設けられたフィルタであって前記第１の電気的配線に含まれる雑音及び前記第２の電気的配線に含まれる雑音を除去するための前記フィルタとを含むことを特徴とする半導体装置。
【請求項３】
第１の半導体チップと、
前記第１の半導体チップ上に積載された第２の半導体チップと、
前記第１の半導体チップを取り付けるための取付基板であって前記第１の半導体チップ及び前記第２の半導体チップに共通する電気的配線が設けられた前記取付基板と、
前記取付基板に設けられたフィルタであって前記電気的配線に含まれる雑音を除去するための前記フィルタとを含むことを特徴とする半導体装置。
【請求項４】
第１の半導体チップと、
前記第１の半導体チップ上に積載された第２の半導体チップと、
前記第１の半導体チップ及び前記第２の半導体チップ間に設けられた遮蔽部材であって前記第１の半導体チップ及び前記第２の半導体チップ間での電磁妨害を遮蔽する前記遮蔽部材とを含むことを特徴とする半導体装置。
【請求項５】
前記第２の半導体チップは、前記遮蔽部材を構成する導電性部材を有することを特徴とする請求項４記載の半導体装置。
【請求項６】
前記フィルタは、前記取付基板の内部、表面又は裏面に設けられていることを特徴とする請求項１乃至請求項３記載の半導体装置。
【請求項７】
前記フィルタの少なくとも一部は、前記取付基板の表面における、前記第１の半導体チップが取り付けられている領域内に設けられていることを特徴とする請求項６記載の半導体装置。
【請求項８】
前記取付基板の裏面に、前記電気的配線と外部基板との接続を確立するための半田ボールを更に含み、
前記フィルタは、前記取付基板の裏面における、前記半田ボールが取り付けられた領域以外の領域に設けられていることを特徴とする請求項６記載の半導体装置。
【請求項９】
前記半導体チップは、消費する電流を相互に異にする２つのモードを有することを特徴とする請求項１乃至請求項４記載の半導体装置。
【請求項１０】
前記２つのモードは、概ね周期的に交互に生起することを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記半導体チップは、半導体メモリであることを特徴とする請求項１乃至請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話のような電子機器に用いられる、メモリ及びスタック型ＣＳＰ（Chip Size Package）のような半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置は、半導体チップの入出力信号ライン及び当該半導体チップのための電源ラインに含まれる雑音を除去すべく、下記の特許文献１に記載のように、スパイラル状の配線が設けられており、これにより、ノイズフィルタのためのインダクタンス及び分布容量が形成されている。
【０００３】
【特許文献１】特開平１０−２８４６９１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した半導体装置では、前記スパイラル状の配線が、前記半導体チップを構成する半導体基板の表面に形成されていることから、前記半導体装置の平面面積を縮小することが困難であり、特に、前記半導体装置の平面面積縮小の条件が厳しい携帯電話に実装することが困難であるという問題があった。
【課題を解決するための手段】
【０００５】
上記した課題を解決すべく、本発明に係る第１の半導体装置は、半導体チップと、前記半導体チップを取り付けるための取付基板であって当該半導体チップに関連する電気的配線が設けられた前記取付基板と、前記取付基板に設けられたフィルタであって前記電気的配線に含まれる雑音を除去するための前記フィルタとを含む。
【０００６】
本発明に係る第２の半導体装置は、第１の半導体チップと、前記第１の半導体チップ上に積載された第２の半導体チップと、前記第１の半導体チップを取り付けるための取付基板であって当該第１の半導体チップに関連する第１の電気的配線及び前記第２の半導体チップに関連する第２の電気的配線が設けられた前記取付基板と、前記取付基板に設けられたフィルタであって前記第１の電気的配線に含まれる雑音及び前記第２の電気的配線に含まれる雑音を除去するための前記フィルタとを含む。
【０００７】
本発明に係る第３の半導体装置は、第１の半導体チップと、前記第１の半導体チップ上に積載された第２の半導体チップと、前記第１の半導体チップを取り付けるための取付基板であって当該第１の半導体チップ及び前記第２の半導体チップに共通する電気的配線が設けられた前記取付基板と、前記取付基板に設けられたフィルタであって前記電気的配線に含まれる雑音を除去するための前記フィルタとを含む。
【０００８】
本発明に係る第４の半導体装置は、第１の半導体チップと、前記第１の半導体チップ上に積載された第２の半導体チップと、前記第１の半導体チップ及び前記第２の半導体チップ間に設けられた遮蔽部材であって前記第１の半導体チップ及び前記第２の半導体チップ間での電磁的妨害を遮蔽する前記遮蔽部材とを含む。
【０００９】
本発明に係る半導体装置によれば、前記フィルタが前記取付基板に設けられており、又は、前記遮蔽部材が第１の半導体チップ及び前記第２の半導体チップ間に設けられていることから、前記フィルタが半導体チップの半導体基板の表面に設けられている従来の半導体装置に比して、平面面積を縮小することができる。
【００１０】
上記した第４の半導体装置では、前記第２の半導体チップは、前記遮蔽部材を構成する導電性部材を有することが望ましい。
【００１１】
上記した第１乃至第３の半導体装置では、前記フィルタは、前記取付基板の内部、表面又は裏面に設けられていることが望ましい。加えて、前記フィルタの少なくとも一部は、前記取付基板の表面における、前記第１の半導体チップが取り付けられている領域内に設けられていること、または、前記フィルタは、前記取付基板の裏面に、前記電気的配線と外部基板との接続を確立するための半田ボールを更に含み、前記取付基板の裏面における、前記半田ボールが取り付けられた領域以外の領域に設けられていることがより望ましい。
【００１２】
上記した第１乃至第４の半導体装置では、前記半導体チップは、消費する電流を相互に異にする２つのモードを有する。さらに、前記２つのモードは、概ね周期的に交互に生起する。
【００１３】
上記した第１乃至第４の半導体装置では、前記半導体チップは、半導体メモリからなる。
【発明を実施するための最良の形態】
【００１４】
本発明に係る半導体装置の実施例について図面を参照して説明する。
【実施例１】
【００１５】
図１（Ａ）、（Ｂ）及び（Ｃ）は、実施例１の半導体装置の構成を示す断面図及び平面図である。実施例１の半導体装置１０は、図１（Ａ）に示されるように、スタック型ＣＳＰであり、回路基板（図示せず）に表面実装すべく、主として、第１の半導体チップ１１と、第２の半導体チップ１２と、取付基板１３と、複数の半田ボール１４ａ、１４ｂ、１４ｃ、１４ｄｄ、１４ｓｓ、．．．（以下、総称するとき、「半田ボール１４」という。）と、第１のボンディングワイヤ１５と、第２のボンディングワイヤ１６とから構成されている。以下、添字「ｄｄ」は、電源電圧Ｖｄｄに関連することを表し、添字「ｓｓ」は、接地電圧Ｖｓｓに関連することを表す。
【００１６】
第１の半導体チップ１１は、例えば、メモリ又はＡＳＩＣ（Application Specific Integrated Circuit）であり、取付基板１３の上面に、接着剤を用いて取り付けられている。第１の半導体チップ１１は、待機状態であるスタンバイモード及び動作状態であるアクティブモードの２つのモードを有する。第１の半導体チップ１１は、スタンバイモードでは、電流をほとんど消費せず、他方で、アクティブモードでは、例えば、数十〜数百ｍＡの電流、より正確には、パルス状の電流を消費する。前記２つのモードは、概ね周期的に交互に生起する。
【００１７】
第２の半導体チップ１２もまた、第１の半導体チップ１１と同様に、例えば、メモリ又はＡＳＩＣであり、第１の半導体チップ１１の上面に、接着剤を用いて取り付けられている。
【００１８】
取付基板１３は、第１層配線基板１３ａ及び第２層配線基板１３ｂからなり、第１層配線基板１３ａの上面に第２層配線基板１３ｂが載置されている。両基板１３ａ、１３ｂは、例えば、ガラスエポキシ樹脂からなる。
【００１９】
第２層配線基板１３ｂの上面には、図１（Ｂ）に示されるように、複数の貫通部３０ａ、３０ｂ、３０ｃ、３０ｄｄ、３０ｓｓ、．．．（以下、総称するとき、「貫通部３０」という。）と、複数の金属配線３１ｄｄ、３１ｓｓ、．．．（以下、総称するとき、「金属配線３１」という。）と、複数のボンディング用端子３２ｄｄ、３２ｓｓ、．．．（以下、総称するとき、「ボンディング用端子３２」という。）が形成されている。
【００２０】
第１層配線基板１３ａの上面には、図１（Ｃ）に示されるように、複数の貫通部２０ａ、２０ｂ、２０ｃ、２０ｄｄ、２０ｓｓ、．．．（以下、総称するとき、「貫通部２０」という。）と、複数の金属配線２１ｄｄ、２１ｓｓ、．．．（以下、総称するとき、「金属配線２１」という。）と、複数の半田ボール用ランド２２ａ、２２ｂ、２２ｃ、２２ｄｄ、２２ｓｓ、．．．（以下、総称するとき、「半田ボール用ランド２２」という。）とが形成されている。ここで、金属配線２１ｓｓは、ハッチングされた領域である。
【００２１】
第１層配線基板１３ａ上の貫通部２０は、図１（Ｃ）に示されるように、図示のＺ軸に沿って一列に配置されており、また、第２層配線基板１３ｂ上の貫通部３０もまた、図１（Ｂ）に示されるように、図示のＺ軸に沿って一列に配置されている。貫通部２０及び貫通部３０は、図１（Ａ）に図示の貫通孔１７により相互に接続されている。ここで、貫通孔１７は、第１層配線基板１３ａ上の貫通部２０ａ、２０ｂ、２０ｃ、２０ｄｄ、２０ｓｓ．．．、及び第２層配線基板１３ｂ上の貫通部３０ａ、３０ｂ、３０ｃ、３０ｄｄ、３０ｓｓ、．．．に対応する貫通孔１７ａ、１７ｂ、１７ｃ、１７ｄｄ、１７ｓｓ、．．．の総称である（但し、１７ａ、１７ｂ、１７ｃ、１７ｄｄ、１７ｓｓ、．．．は図示せず）。
【００２２】
第２層配線基板１３ｂ上のボンディング用端子３２は、図１（Ｂ）に示されるように、第２層配線基板１３ｂの縁部の近傍においてＺ軸方向に沿って一列に配置されている。
【００２３】
第１層配線基板１３ａ上の半田ボール用ランド２２は、図１（Ｃ）に示されるように、半田ボール１４の配置に対応して配置されている。
【００２４】
図１（Ｂ）に示されるように、第１層配線基板１３ｂ上で、貫通部３０及びボンディング用端子３２は、金属配線３１により接続されている。例えば、第１の半導体チップ１１及び第２の半導体チップ１２に電源電圧Ｖｄｄを印加するためのボンディング用端子３２ｄｄと、貫通部３０ｄｄとは、金属配線３１ｄｄにより接続されており、加えて、金属配線３１ｄｄは、螺旋状或いは渦巻状に形成されており、より詳細には、ＸＺ平面における占有面積を縮小すべく、金属配線３１ｄｄの一部が、第１の半導体チップ１１の底面に、即ち図示の点線の右側に延在している。
【００２５】
また、例えば、第１の半導体チップ１１及び第２の半導体チップ１２に接地電圧Ｖｓｓを印加するためのボンディング用端子３２ｓｓと、貫通部３０ｓｓとは、金属配線３１ｓｓにより接続されている。さらに、例えば、電源電圧Ｖｄｄ及び接地電圧Ｖｓｓ以外の一の信号のための貫通部３０ｂとボンディング用端子３２ｂとは、金属配線３１ｂにより接続されている。
【００２６】
図１（Ｃ）に示されるように、第２層配線基板１３ａ上で、貫通部２０及び半田ボール用ランド２２は、金属配線２１により接続されている。例えば、貫通部２０ｄｄと、半田ボール用ランド２２ｄｄとは、金属配線２１ｄｄにより接続されている。また、例えば、貫通部２０ｓｓと半田ボール用ランド２２ｓｓは、金属配線２１ｓｓにより接続されており、加えて、金属配線２１ｓｓはグラウンド端子であり、上記した螺旋状又は渦巻状の金属配線３１ｄｄの外周に概ね対応する面積を有する。さらに、例えば、電源電圧Ｖｄｄ及び接地電圧Ｖｓｓ以外の信号のための貫通部２０ｂと、半田ボール用ランド２２ｂとは、金属配線２１ｂにより接続されている。
【００２７】
上記の接続により、電源電圧Ｖｄｄについては、ボンディング用端子３２ｄｄは、金属配線３１ｄｄ、貫通部３０ｄｄ、貫通孔１７ｄｄ、貫通部２０ｄｄ、金属配線２１ｄｄ、半田ボール用ランド２２ｓｓを介して半田ボール１４ｄｄに繋がっており、また、接地電圧Ｖｓｓについては、ボンディング用端子３２ｓｓは、金属配線３１ｓｓ、貫通部３０ｓｓ、貫通孔１７ｓｓ、貫通部２０ｓｓ、金属配線２１ｓｓ、半田ボール用ランド２２ｓｓを介して半田ボール１４ｓｓに繋がっており、さらに、上記した一の信号については、ボンディング用端子３２ｂは、金属配線３１ｂ、貫通部３０ｂ、貫通孔１７ｂ、貫通部２０ｂ、金属配線２１ｂ、半田ボール用ランド２２ｂを介して半田ボール１４ｂに繋がっている。
【００２８】
第２層配線基板１３ｂ上の金属配線３１ｄｄ、及び第１層配線基板１３ａ上の金属配線２１ｓｓは、それぞれ、螺旋状又は渦巻状の引き回しより、インダクタンス成分を形成し、他方で、両金属配線３１ｄｄ、２１ｓｓ間で容量成分を形成する。これにより、分布定数回路におけるローパスフィルタとしてのノイズフィルタを構成することから、金属配線３１ｄｄ及び金属配線２１ｓｓに含まれるノイズが除去される。
【００２９】
図１（Ａ）に戻り、半田ボール１４は、上記した回路基板と取付基板１３内の金属配線２１、３１との接続を確立すべく、半球状の形状を有し、取付基板１３の裏面に設けられている。より詳細には、半田ボール１４は、取付基板１３の裏面上で、相互にＸ軸及びＹ軸の方向について所定の間隔で設けられている。
【００３０】
第１のボンディングワイヤ１５は、第１の半導体チップ１１における電源電圧Ｖｄｄ用の端子（図示せず）と第２層配線基板１３ｂ上のボンディング用端子３２ｄｄとを接続し、同様にして、第２のボンディングワイヤ１６は、第２の半導体チップ１２における電源Ｖｄｄ用の端子（図示せず）とボンディング用端子３２ｄｄとを接続する。
【００３１】
上述したように、実施例１の半導体装置では、第１の半導体チップ１１及び第２の半導体チップ１２に電源電圧Ｖｄｄ及び接地電圧Ｖｓｓを印加するための電気的配線に含まれるノイズを除去するためのノイズフィルタを構成する金属配線３１ｄｄ及び金属配線２１ｓｓが、取付基板１３内に形成されていることから、当該ノイズフィルタが半導体チップの半導体基板の表面に形成されていた従来の半導体装置に比較して、半導体装置１０の平面面積（ＸＺ平面の面積）を縮小することができる。
【００３２】
上記した金属配線３１ｄｄ及び金属配線２１ｓｓからなる１つのノイズフィルタにより、第１の半導体チップ１１及び第２の半導体チップ１２に共通する電源電圧Ｖｄｄ及び接地電圧Ｖｓｓに関するノイズを除去することに代えて、金属配線３１ｄｄ及び金属配線２１ｓｓと同様な金属配線からなる２つのノイズフィルタを設け、一方のノイズフィルタにより、第１の半導体チップ１１の電源電圧Ｖｄｄ及び接地電圧Ｖｓｓに関するノイズを除去し、また、他方のノイズフィルタにより、第２の半導体チップ１２の電源電圧Ｖｄｄ及び接地電圧Ｖｓｓに関するノイズを除去することも可能である。
【００３３】
上記した取付基板１３に２つの半導体チップ１１、１２を設けることに代えて、１つの半導体チップだけを設けることによっても、上記したと同様な効果を得ることができる。
【００３４】
上記した金属配線３１ｄｄ及び金属配線２１ｓｓを取付基板１３内に形成することに代えて、取付基板１３の表面（上面）における第１の半導体チップ１１が実装されていない領域又は取付基板１３の裏面（底面）における半田ボール１４が配設されていない領域に形成することによっても、上記した同様な効果を得ることができる。
【実施例２】
【００３５】
図２は、実施例２の半導体装置の構成を示す側面図である。実施例２の半導体装置４０は、図２に示されるように、実施例１の半導体装置１０における第１の半導体チップ１１、第２の半導体チップ１２、取付基板１３、半田ボール１４、第１のボンディングワイヤ１５、及び第２のボンディングワイヤ１６と同様な構成及び作用を有する、第１の半導体チップ４１、第２の半導体チップ４２、取付基板４３、半田ボール４４、第１のボンディングワイヤ４５、及び第２のボンディングワイヤ４６を含む。
【００３６】
半導体装置４０では、また、取付基板４３は、実施例１の第１層配線基板１３ａ及び第２層配線基板１３ｂに相当する第１層配線基板４３ａ及び第２層配線基板４３ｂとからなる。例えば、第２層配線基板４３ｂには、実施例２のボンディング用端子３２ｄｄに相当するボンディング用端子５２ｄｄが設けられており、ボンディング用端子５２ｄｄには、第１の半導体チップ４１の電源電圧Ｖｄｄ用端子から伸びる第１のボンディングワイヤ４５、第２の半導体チップ４２の電源電圧Ｖｄｄ用端子から伸びる第２のボンディングワイヤ４６が接続されている。
【００３７】
実施例２の半導体装置４０は、さらに、遮蔽部材４７を有する。遮蔽部材４７は、金属からなる板状の形状を有し、第１の半導体チップ４１及び第２の半導体チップ４２間に設けられている。遮蔽部材４７は、より正確には、第１の半導体チップ４１及び第２の半導体チップ４２間において、ＸＺ平面上に延在し、接着剤６０及び６１により固定されている。
【００３８】
第１の半導体チップ４１及び第２の半導体チップ４２では、実施例１の第１の半導体チップ１１及び第２の半導体チップ１２と同様に、スタンバイモード及びアクティブモードが周期的に生起することから、これにより、電磁波のノイズを放射する。遮蔽部材４７は、電磁波ノイズを遮蔽し、即ち、第１の半導体チップ４１から放射された電磁波ノイズが第２の半導体チップ４２に到達することを阻止し、また、第２の半導体チップ４２から放射された電磁波ノイズが第１の半導体チップ４１に到達することを阻止する。これにより、第１の半導体チップ４１及び第２の半導体チップ４２が電磁波ノイズに起因して誤動作することを防止することができる。
【００３９】
上記した遮蔽部材４７を設けることに代えて、第１の半導体チップに導電性部材を設けることによっても上記したと同様な効果を得ることができる。
図３は、実施例２の他の半導体チップの構成を示す断面図である。実施例２の他の第１の半導体チップ７１は、従来知られたように、第１の絶縁層７３、第２の絶縁層７２、第１の金属配線７５、第２の金属配線７４、ビア７６、絶縁膜７７、保護膜７８、ボンディングパッド部８０、及びボンディングワイヤ８１からなる。半導体チップ７１は、更に、保護膜７８の上面に導電性樹脂７９が塗布されている。導電性樹脂７９は、上記した遮蔽部材４７の遮蔽機能と同様な機能を有することから、上記したと同様に、第１の半導体チップ７１が発生する電磁波ノイズを遮蔽し、また、半導体チップ７１上に搭載される第２の半導体チップが発生する電磁波ノイズをも遮蔽することができる。
【図面の簡単な説明】
【００４０】
【図１】実施例１の半導体装置の構成を示す図。
【図２】実施例２の半導体装置の構成を示す図。
【図３】実施例２の他の半導体チップの構成を示す図。
【符号の説明】
【００４１】
１０    半導体装置
１１  第１の半導体チップ
１２  第２の半導体チップ
１３  取付基板
１４  半田ボール
１５  第１のボンディングワイヤ
１６  第２のボンディングワイヤ
１７  貫通孔
２０ｄｄ、３０ｄｄ  貫通部
３２ｄｄ  ボンディング用端子
【図１】
2005079444.tif 000003
【図２】
2005079444.tif 000004
【図３】
2005079444.tif 000005