(57)【要約】【課題】  側面部寸法が一定で、端部および側面部において膜厚が薄く、均一な外部電極形成方法を提供する。【解決手段】  チップ型電子部品素子の端部に導電性ペーストを塗布する工程、前記導電性ペーストを塗布したチップ型電子部品素子の端部を、開気孔を有する弾性体に押し込み、その後前記弾性体から引き離すことにより、前記チップ型電子部品素子の端部に付着している余剰な導電性ペーストを、前記弾性体の開気孔に吸収させて除去する工程、前記チップ型電子部品素子に塗布し、余剰分を除去した導電性ペーストを焼結させる工程により、チップ型電子部品の外部電極を形成する。【選択図】  なし【特許請求の範囲】
【請求項１】
チップ型電子部品素子の端部に導電性ペーストを塗布する工程、
前記導電性ペーストを塗布したチップ型電子部品素子の端部を、開気孔を有する弾性体に押し込み、その後前記弾性体から引き離すことにより、前記チップ型電子部品素子の端部に付着している余剰な導電性ペーストを、前記弾性体の開気孔に吸収させて除去する工程、
前記チップ型電子部品素子に塗布し、余剰分を除去した導電性ペーストを焼結させる工程、
を備えることを特徴とする、チップ型電子部品の外部電極形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミックコンデンサやチップ抵抗器などのチップ型電子部品の外部電極形成方法に関する。
【背景技術】
【０００２】
従来、積層セラミックコンデンサやチップ抵抗器などのチップ型電子部品の外部電極形成方法としては、予め平面状支持体上に所定の厚みで導電性ペーストを塗布して導電性ペースト膜を形成し、チップ型電子部品素子の端部が前記平面状支持体に接触するまで前記導電性ペースト膜に浸漬して引き上げることにより、チップ型電子部品素子に所定の膜厚で導電性ペーストを塗布した後、乾燥して焼成する方法が提案されている。
【０００３】
しかしながら、上記のような方法では、チップ型電子部品素子の端部に薄く均一な膜厚で導電性ペースト膜を形成することが極めて難しく、チップ型電子部品素子の端部に所定の幅および厚みの外部電極を形成しようとした場合、必要以上の導電性ペーストが塗布付着され、これが固化するまでに流動し、その結果、例えば図１のチップ型電子部品１の断面図に示すように、外部電極２の膜厚はエッジ部の膜厚３が、側面部の膜厚４や端面部の膜厚５と比較して薄くなり、焼成工程においてエッジ部にクラックが発生しやすくなる。
【０００４】
このため、これらの課題の解決策として、予め導電性ペーストを浸透させた弾性体にチップ型電子部品素子を押しこみ、焼成後１０ｎｍから２μｍになるように導電性ペーストを塗布する方法（特許文献１参照）や、予めチップ型電子部品素子端部に必要厚み以上の導電性ペーストを塗布した後、余剰な導電性ペーストを表面に凹凸加工を施した支持体に転移させて取り除き、厚みの均一な導電性ペースト膜を形成する方法（特許文献２参照）や、同様に必要厚み以上の導電性ペーストを塗布した後、余剰分を＃２００乃至＃２０のナイロンメッシュに転写することにより取り除き、厚みの均一な導電性ペースト膜を形成する方法（特許文献３参照）が提案されている。
【特許文献１】特開平１０−３２１４６０号公報
【特許文献２】特開平８−１３０１７０号公報
【特許文献３】特許第２８７３３４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１により提案されている方法では、弾性体の位置によりペースト含有量が変化したり、チップ型電子部品素子を押しこんだ際に弾性体が均一に変形しにくいため、外部電極側面部寸法が変動しやすい。該寸法の変動により、外観上の問題が生じることに加えて、特に部品両端で外部電極側面部寸法が異なる場合、チップ型電子部品をリフローはんだ付けにて基板実装する際に、溶融はんだと部品両端の外部電極に作用する表面張力が異なることで、表面張力の小さい側の端部が基板から離れてチップ型電子部品が基板に対して直立する、いわゆるツームストーン現象（またはマンハッタン現象）が生じやすくなる。
【０００６】
また、特許文献２および３により提案されている方法では、チップ型電子部品端面部の電極厚みや形状は制御できるものの、側面部に塗布された導電性ペーストが掻き取りに使用する治具類に直接接触する割合が小さいため、側面部の導電性ペーストを効率的に掻き取ることができず、側面部の導電性ペースト膜が厚くなってしまう。その結果、外観上の問題が生じることに加えて、焼成工程において、導電性ペースト膜の収縮量が大きくなるため、チップ型電子部品素子にその収縮に起因する応力が負荷されることになり、外部電極端部を基点として、チップ型電子部品の外周部にクラックが発生しやすくなるという問題があった。
【０００７】
そこで、この発明の目的は、上述のような問題を解決し得る、すなわち側面部寸法が一定で、端面部および側面部において膜厚が薄く、均一で構造欠陥の発生を伴わない、外部電極形成方法を提供しようとすることである。
【課題を解決するための手段】
【０００８】
上述した技術的課題を解決するため、この発明のチップ型電子部品の外部電極形成方法は、チップ型電子部品素子の端部に導電性ペーストを塗布する工程、前記導電性ペーストを塗布したチップ型電子部品素子の端部を、開気孔を有する弾性体に押し込み、その後前記弾性体より引き離すことにより、前記チップ型電子部品素子の端部に付着している余剰な導電性ペーストを、前記弾性体の開気孔に吸収させて除去する工程、前記チップ型電子部品素子に塗布し、余剰分を除去した導電性ペーストを焼結させる工程を備える。
【発明の効果】
【０００９】
この発明では、導電性ペーストを塗布したチップ型電子部品素子の端部を、開気孔を有する弾性体に押し込む際に、該弾性体が変形することでチップ型電子部品素子の側面部に付着している導電性ペーストにも接触する。
【００１０】
そのため前記チップ型電子部品素子を前記弾性体より引き離す際には、端面部のみならず側面部に付着している余剰な導電性ペーストをも、前記弾性体の開気孔に吸収させることができ、余剰な導電性ペーストを効率良く除去することができる。
【００１１】
従って、端部に塗布した導電性ペースト量のばらつきが小さくなり、外部電極側面部寸法の変動を抑制することができる。
【００１２】
その結果、外部電極寸法および形状の異常等、外観上の問題が解消できることに加えて、チップ型電子部品をリフロー方式のはんだ付けにて基板実装する際のツームストーン現象（またはマンハッタン現象）の発生を抑制することができる。
【００１３】
また、全体にチップ型電子部品端部に塗布した導電性ペースト膜の厚みを薄くできるため、焼成工程における導電性ペースト塗膜の収縮量が小さくなり、導電性ペースト塗膜の収縮に起因するクラックを抑制することができる。
【発明を実施するための最良の形態】
【００１４】
この発明のチップ型電子部品の外部電極形成方法を図面に基づき説明する。
【００１５】
図２は、この発明のチップ型電子部品の外部電極形成方法を示す、工程概念図である。
【００１６】
平面状支持体９上に、所定の厚さとなるように調整した導電性ペースト膜１０を形成する。該導電性ペースト膜１０に、チップ型電子部品素子１１の端部を浸漬した後、引き上げることにより、チップ型電子部品素子端部に導電性ペースト塗膜１２を形成する。該導電性ペースト塗膜１２が乾燥固化する前に、チップ型電子部品素子１１の端部を、開気孔を有する弾性体１３に押し込み、その後前記弾性体１３より引き離すことで、前記チップ型電子部品素子の端部に付着している余剰な導電性ペーストを、前記弾性体１３の開気孔に吸収させて除去し、側面部寸法が一定で、端面部および側面部において膜厚が薄く、均一となるように整えられた導電性ペースト塗膜１４を得る。
【００１７】
その後、前記導電性ペースト塗膜１４を焼結させることにより、この発明に係る外部電極形成方法による、チップ型電子部品を得る。
【００１８】
以下、この発明のチップ型電子部品の外部電極形成方法について、実施の形態を実施例に基づき説明する。
【実施例１】
【００１９】
平均粒径０．５μｍであるＮｉ粉体８０重量部、誘電体セラミックと同一組成である共素地粉体２０重量部、および溶媒としてα−テルピネオールを用い、バインダーとして分子量の異なる３種類のアクリル系樹脂、セルロース系樹脂、およびその混合物を用いたワニス３０重量部を、３本ロールを用いて混合分散させることにより、粘度がそれぞれ２、１１、５０、１０、１２Ｐａ・ｓである５種類のＮｉペーストを作製した。
【００２０】
公知の方法で作製した、バレル処理によりエッジ部を丸めると共に、内部電極を露出させた、焼成前のチップ型電子部品（以後チップ）素子（長さ４．０ｍｍ、幅２．０ｍｍ、高さ１．４ｍｍ）を粘着板上に１００個固定した。
【００２１】
前記Ｎｉペーストを、平面状の支持体上に、厚さ０．８ｍｍとなるように調整し、前記焼成前チップ素子を０．２ｍｍ／ｓの速度で浸漬させ、５秒間保持した後、０．２ｍｍ／ｓの速度で引き上げることにより、端部にＮｉペーストを塗布した。
【００２２】
塗布されたＮｉペーストが乾燥固化する前に、厚さ５ｍｍで、平均径１５０μｍの開気孔を有し、反発弾性３０％、伸び１００％であるウレタン製スポンジに、前記焼成前チップ素子を０．５ｍｍ／ｓの速度で押し込み、５秒間保持した後、０．５ｍｍ／ｓの速度で引き離すことにより、焼成前チップ素子に塗布されたＮｉペーストを、ウレタン製スポンジの気孔に吸収させて掻き取った。なお、粘度が５０Ｐａ・ｓのＮｉペーストについては、掻き取りを２回行ない、ペースト塗膜の膜厚を変えた試料も作製した。
【００２３】
前記焼成前チップ素子をウレタン製スポンジに押し込む際に、塗布されたＮｉペーストが所定の外部電極側面部寸法となるようにぬれ上がり、かつ焼成前チップ素子をウレタン製スポンジから離す際に、塗布されたＮｉペーストの余剰分がウレタン製スポンジに吸収されるように焼成前チップ素子の押し込み量を調整した。
【００２４】
塗布されたＮｉペーストを１２０℃で３０分間乾燥させた後に、前記焼成前チップ素子のもう一方の端面にも、前記と同様の手法を用いてＮｉペーストを塗布して、同一条件で乾燥し、焼成前素子の両端部にＮｉペースト塗膜を形成した。
【００２５】
上述のようにしてＮｉペースト塗膜が形成された焼成前チップ素子を、大気中で２３０℃、１時間保持して脱バインダし、その後、Ｎ2−Ｈ2−Ｈ2Ｏの混合ガスを用いて、Ｎｉ内部電極が酸化しない還元雰囲気中で１３００℃、１時間保持して焼成し、チップ素子とＮｉペースト塗膜を同時に焼成した。
【００２６】
焼成後のＮｉ外部電極上に、Ｎｉ、およびＳｎからなるめっき膜を公知の方法により形成した。前記の操作を１０回繰り返し、合計１０００個の、この発明の外部電極形成方法によるチップ（試料１−１〜７）を得た。
【００２７】
また、比較例として、前記Ｎｉペーストを前記スポンジ表面に浸透させ、前記焼成前チップ素子を押しつけることによりＮｉペーストを塗布し、以後上述の工程と同様にして外部電極を形成したチップ（試料１−８）と、必要厚み以上のＮｉペーストを塗布した後、余剰なＮｉペーストを表面に溝ピッチ０．３ｍｍ、溝深さ０．２ｍｍの凹凸加工を施した支持体へ転写し、以後同様にして外部電極を形成したチップ（試料１−９）と、♯１００のナイロンメッシュへ転写し、以後同様にして外部電極を形成したチップ（試料１−１０）を得た。
【００２８】
これらのようにして得られたチップの断面を鏡面研磨し、図３に示すように外部電極のエッジ部膜厚３（Ａ）、側面部膜厚４（Ｂ）とそのばらつき、端面部膜厚５（Ｃ）、側面部長さ６（Ｅ）とそのばらつき、エッジ部でのクラック７の発生率、側面部でのクラック８の発生率、およびＳｎ−Ｐｂ共晶はんだペーストを用い、Ｃｕ箔によりランド設計の施された、長さ１００ｍｍ、幅７０ｍｍ、厚さ１．６ｍｍのガラス−エポキシ樹脂複合材からなる基板に、大気中２３５℃でリフロー方式で実装した場合の、ツームストーン発生率を調査した結果を表１に示す。なお、前記Ａ〜Ｅと各部でのクラック発生率は１０個、ツームストーン発生率は１００個のチップについて調査した。
【００２９】
【表１】
2005123407.tif 000002
【００３０】
表１の試料１−１、２、４〜６に示すように、この発明の外部電極形成方法による外部電極の側面部長さＥのばらつきは、バインダー成分の違いにより粘度が異なるいずれのＮｉペーストを用いても、同一チップ内、およびチップ間で十分小さくなっており、全体としては膜厚を薄くしながら、エッジ部と側面部および端面部の膜厚の差の小さい外部電極が形成できていた。
【００３１】
特に、試料１−１、２、４より、アクリル系の樹脂をバインダーとして用いることが、エッジ部の膜厚を他の部位と比較して確保しやすく好ましいことが確認できた。
【００３２】
また、側面部長さのばらつきが小さいため、実装時のツームストーンの発生を抑制することができた。
【００３３】
試料１−３に示すように、１回の掻き取りで十分な量のＮｉペーストを掻き取ることができず、Ｎｉペースト塗膜が厚くなることで、側面部クラックが発生してしまう場合、試料１−４に示すように、掻き取りを繰り返すことにより、所望の塗布膜厚として、クラックの発生を抑制できることが確認できた。その際、スポンジに付着吸収されたＮｉペーストをスキージ等でしごき落とす等して、スポンジ表面付近のＮｉペースト量を減少させてから次の掻き取りを行なうことが、電極膜厚を一定に保つために効果的であった。
【００３４】
このようにチップ素子に付着した余剰なＮｉペーストを効率的に掻き取ることで、従来使用することが困難であった高粘度のＮｉペーストを用いても、膜厚の薄い外部電極を形成することが可能となり、チップ素子と外部電極を同時焼成する際に発生しやすいエッジ部クラックと側面部クラックの発生を抑制することができた。
【００３５】
また、試料１−７に示すように、予めＮｉペーストを浸透させたスポンジを用いて掻き取りを行なっても十分な効果を得ることができた。この場合にも、上述のように、スポンジ表面付近のＮｉペースト量を減少させてから掻き取りを行なうことが、電極膜厚を一定に保つために効果的であった。
【００３６】
一方、Ｎｉペーストをスポンジ表面に浸透させ、焼成前チップ素子を押しつけることによりＮｉペーストを塗布した試料１−８では、同一チップ内とチップ間の側面部長さＥのばらつきが大きく、リフロー方式による実装時に、外部電極に作用する溶融はんだの表面張力が部品両端で異なりやすいため、ツームストーン現象の発生率が高くなった。
【００３７】
また、必要厚み以上の導電性ペーストを塗布した後、余剰な導電性ペーストを表面に凹凸加工を施した支持体へ転写して、側面部長さＥのばらつきを抑えた試料１−９では、側面部に塗布されたＮｉペーストを効率的に掻き取ることができず、側面部に厚くＮｉペーストが残ってしまうため、焼成工程における導電性ペースト塗膜の収縮に起因するクラックの発生率が高くなった。
【００３８】
また、余剰な導電性ペーストを♯１００のナイロンメッシュへ転写して、側面部長さＥのばらつきを抑えた試料１−１０でも、同様に側面部に厚くＮｉペーストが残ってしまうため、焼成工程における導電性ペースト塗膜の収縮に起因するクラックの発生率が高くなった。
【００３９】
上述のように、この発明は寸法精度に優れ、また構造欠陥を抑制する外部電極形成方法として有効であることを確認した。
【００４０】
なお、この実施例では、弾性体として、厚さ５ｍｍで、平均径１５０μｍの開気孔を有し、反発弾性３０％、伸び１００％のウレタン製スポンジを用いたが、使用できる弾性体はこれに限らず、平均径が１０〜５００μｍの開気孔を有し、粘度が１〜５０Ｐａ・ｓの流体を吸収できるものであれば、問題なく使用することができる。
【００４１】
また、チップ素子の押し込み速度、および押し込み量は、チップの大きさと弾性体の材質により、導電性ペーストのぬれ上がりと弾性体への吸収量を考慮しつつ、通常経験的に求めることができる。
【実施例２】
【００４２】
平均粒径３μｍであるＣｕ粉体７０重量部、ガラスフリット５重量部、および溶媒としてα−テルピネオールを用い、バインダーとして分子量の異なる３種類のアクリル系樹脂を用いたワニス３０重量部を、３本ロールを用いて混合分散させることにより、粘度がそれぞれ２、１０、４５Ｐａ・ｓである３種類のＣｕペーストを作製した。
【００４３】
公知の方法で作製した、焼成後、外部電極を形成していないチップ素子（長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．１ｍｍ）を粘着板上に１００個固定した。
【００４４】
前記Ｃｕペーストを、平面状の支持体上に、厚さ０．７ｍｍとなるように調整し、前記チップ素子を０．２ｍｍ／ｓの速度で浸漬させ、５秒間保持した後、０．２ｍｍ／ｓの速度で引き上げることにより、端部にＣｕペーストを塗布した。
【００４５】
前記Ｃｕペーストが乾燥固化する前に、実施例１で用いたものと同じ仕様のウレタン製スポンジに、チップ素子を０．５ｍｍ／ｓの速度で押しこみ、５秒間保持した後、０．５ｍｍ／ｓの速度で引き離すことにより、チップ素子に塗布されたＣｕペーストを、ウレタン製スポンジの気孔に吸収させて掻き取った。なお、粘度が４５Ｐａ・ｓのＣｕペーストについては、掻き取りを２回行ない、ペースト塗膜の膜厚を変えた試料も作製した。
【００４６】
チップ素子をウレタン製スポンジに押しこむ際に、塗布されたＣｕペーストが所定の外部電極側面部寸法となるようにぬれ上がり、かつチップ素子をウレタン製スポンジから離す際に、塗布されたＣｕペーストの余剰分がウレタン製スポンジに吸収されるようにチップ素子の押しこみ量を調整した。
【００４７】
塗布されたＣｕペーストを１２０℃で１０分間乾燥させた後に、チップ素子のもう一方の端面にも、前記と同様の手法を用いてＣｕペーストを塗布して、同一条件で乾燥し、チップ素子の両端部にＣｕペースト塗膜を形成した。
【００４８】
前記Ｃｕペースト塗膜を、酸素濃度１０ｐｐｍに制御された雰囲気中、９００℃でチップ素子に焼き付け、Ｃｕ外部電極とした。
【００４９】
焼成後のＣｕ外部電極上に、Ｎｉ、およびＳｎからなるめっき膜を公知の方法により形成した。前記の操作を１０回繰り返し、合計１０００個の、この発明の外部電極形成方法によるチップ（試料２−１〜４）を得た。
【００５０】
また、比較例として、前記Ｃｕペーストを前記スポンジ表面に浸透させ、チップ素子を押しつけることによりＣｕペーストを塗布し、以後上述の工程と同様にして外部電極を形成したチップ（試料２−５）と、必要厚み以上の導電性ペーストを塗布した後、余剰な導電性ペーストを♯１００のナイロンメッシュへ転写することにより、側面部長さＥのばらつきを抑えたＣｕペースト塗膜を形成し、以後同様にして外部電極を形成したチップ（試料２−６）を得た。
【００５１】
このようにして得られたチップについて、表１と同様にして外部電極に係る諸寸法とそのばらつき、および構造欠陥と実装不良を調査した結果を表２に示す。  また、この発明と前記従来技術でそれぞれ外部電極を形成したチップについて、Ｓｎ−Ｐｂ共晶はんだペーストを用い、Ｃｕ箔によりランド設計の施された、長さ１００ｍｍ、幅４０ｍｍ、厚さ１．６ｍｍのガラス−エポキシ樹脂複合材からなる基板に、大気中２３５℃でリフロー方式で実装した後、たわみ試験を各１０個行ない、たわみ強度の指標としてアコースティックエミッション（ＡＥ）法に基づく破壊までの変位量を調べ、その分布を求めた結果を図４に示す。
【００５２】
【表２】
2005123407.tif 000003
【００５３】
表２の試料２−１〜４に示すように、この発明の外部電極形成方法による外部電極の側面部長さＥのばらつきは、バインダー成分の違いにより粘度が異なるいずれのＣｕペーストを用いても、同一チップ内、およびチップ間で十分小さくなっており、全体として膜厚を薄くしながら、エッジ部と側面部および端面部の膜厚の差の小さい外部電極が形成できていた。
【００５４】
その結果、実装時のツームストーンと、エッジ部および側面部クラックの発生を抑制することができた。
【００５５】
また、試料２−４に示すように、掻き取りを繰り返すことで、高粘度のＣｕペーストであっても、膜厚の薄い外部電極を形成することが可能であった。
【００５６】
さらに、図４の試料２−２に示すように、たわみ強度においても、ばらつきを小さくすることができた。
【００５７】
一方、Ｃｕペーストをスポンジ表面に浸透させ、チップ素子を押しつけることによりＣｕペーストを塗布した試料２−５では、同一チップ内とチップ間の側面部長さＥのばらつきが大きく、リフロー方式による実装時に、外部電極に作用する溶融はんだの表面張力が部品両端で異なりやすいため、ツームストーン現象の発生率が高くなった。また、図４に示すように、たわみ強度のばらつきも大きくなった。
【００５８】
また、必要厚み以上の導電性ペーストを塗布した後、余剰な導電性ペーストをメッシュへ転写することにより、側面部長さＥのばらつきを抑えたＣｕペースト塗膜を形成した試料２−６では、側面部および端面部の外部電極膜厚が厚くなり、たわみ応力負荷時に外部電極端部に応力集中しやすくなることで、図４に示すようにたわみ強度は低くなった。
【００５９】
上述のように、この発明は寸法精度に優れ、また構造欠陥を抑制し、さらにたわみ強度の信頼性を向上させる外部電極形成方法として有効であることを確認した。
【図面の簡単な説明】
【００６０】
【図１】外部電極各部の膜厚を説明するためのチップ型電子部品の部分断面図である。
【図２】この発明の外部電極形成方法を説明するための工程概念図である。
【図３】実施例での外部電極構造、および構造欠陥の測定対象を説明するためのチップ型電子部品の断面図である。
【図４】実施例２でのたわみ強度の測定結果を示すグラフである。
【符号の説明】
【００６１】
１    チップ型電子部品
２    外部電極
３    エッジ部膜厚
４    側面部膜厚
５    端面部膜厚
６    側面部長さ
７    エッジ部クラック
８    側面部クラック
９    平面状支持体
１０    導電性ペースト膜
１１    チップ型電子部品素子
１２、１４    導電性ペースト塗膜
１３    開気孔を有する弾性体
【図１】
2005123407.tif 000004
【図２】
2005123407.tif 000005
【図３】
2005123407.tif 000006
【図４】
2005123407.tif 000007