(57)【要約】【課題】  低解像度での画素信号の読み出しを高解像度と同じデータ精度で行ないながら消費電力を低減することができる画像撮像装置を提供する。【解決手段】  高解像度モードで画像が検出されるときには、画素アレイ１の画像信号は第１の読出部９と第２の読出部１０とに転送される。低解像度モードで画像が読み出されるときにはスイッチ部７によって画像信号は第１の読出部９にのみ転送され、第２の読出部１０は待機状態となる。第２の読出部１０では画素信号のＡＤ変換が行なわれないので低解像度モードでの画像読み出し動作における消費電力が削減される。【選択図】        図１
2005184634.tif 000002
【特許請求の範囲】
【請求項１】
動作モードとして第１の読出モードと第２の読出モードを有する画像撮像装置であって、
行列状に配置される複数の画素を含む画素アレイと、
前記画素アレイの行を１行選択して選択した行の各画素に画素信号を出力させる垂直走査部と、
前記画素信号がすべて読み出される前記第１の読出モードでは列に沿った第１の方向と前記第１の方向と逆向きの第２の方向のいずれかの方向で各々の前記画素信号が読み出され、前記画素信号が一部読み出される前記第２の読出モードでは前記第１の方向で前記画素信号がすべて読み出されるよう前記画素信号の伝達方向を切換える切換部と、
前記第１の読出モードと前記第２の読出モードで前記第１の方向に伝達された前記画素信号を読み出す第１の読出部と、
前記第１の読出モードで前記第２の方向に伝達された前記画素信号を読み出し、前記第２の読出モードで動作を停止する第２の読出部と、
外部から動作モード信号を受けて前記垂直走査部に前記画素信号の出力を開始させ、前記動作モード信号が前記第１の読出モードか前記第２の読出モードかに応じて前記切換部に前記伝達方向を切換えさせる制御部とを備える、画像撮像装置。
【請求項２】
前記制御部は、
前記垂直走査部に前記画素アレイの１行を選択させる指示を生成し、前記第１の読出部に前記第１の読出モードと前記第２の読出モードで前記画素信号を読み出させる第１の読出指示を生成し、前記第２の読出部に前記第２の読出モードで前記画素信号を読み出させる第２の読出指示を生成する読出指示生成部と、
前記読出指示生成部から動作モードが前記第１の読出モードか前記第２の読み出しモードかの指示を受けて前記切換部に前記伝達方向を切換えさせる切換指示生成部とを含む、請求項１に記載の画像撮像装置。
【請求項３】
ｎを０以上の整数として、前記切換部は、前記第１の読出モードでは前記画素アレイの第４ｎ＋３列の画素の画素信号を前記第１の方向に伝達させるとともに第４ｎ＋２列の画素の画素信号を前記第２の方向に伝達させ、前記第２の読出モードでは前記第４ｎ＋３列の画素の画素信号の伝達を遮断して前記第４ｎ＋２列の画素の画素信号を前記第１の方向に伝達させる切換手段を含む、請求項１に記載の画像撮像装置。
【請求項４】
ｎを０以上の整数として、前記第１の読出部は、
前記画素アレイの第４ｎ＋１列の画素の画素信号をアナログ信号からデジタル信号に変換する第１のＡＤ変換部と、
前記切換手段からの画素信号をアナログ信号からデジタル信号に変換する第２のＡＤ変換部と、
前記第１の読出指示を受けて前記第１のＡＤ変換部と前記第２のＡＤ変換部に前記デジタル信号の出力を指示する第１の水平走査部とを含み、
前記第２の読出部は、
前記画素アレイの第４ｎ＋２列の画素の画素信号をアナログ信号からデジタル信号に変換する第３のＡＤ変換部と、
前記画素アレイの第４ｎ＋４列の画素の画素信号をアナログ信号からデジタル信号に変換して保持する第４のＡＤ変換部と、
前記第２の読出指示を受けて前記第３のＡＤ変換部と前記第４のＡＤ変換部に前記デジタル信号の出力を指示する第２の水平走査部とを含む、請求項１に記載の画像撮像装置。
【請求項５】
動作モードとして第１の読出モードと第２の読出モードを有する画像撮像装置であって、
行列状に配置される複数の画素を含む画素アレイと、
画素信号がすべて読み出される前記第１の読出モードで前記画素アレイの行を１行選択し、画素信号が一部読み出される前記第２の読出モードで前記画素アレイの行を複数行選択して選択した各画素に前記画素信号を出力させる垂直走査部と、
前記第１の読出モードで前記１行の各画素の前記画素信号のうちの一部を選択して前記画素アレイの列に沿った第１の方向に伝達し、前記第２の読出モードで前記複数行の各画素の画素信号のうち特定された列の画素信号を選択して、前記第１の方向に伝達するよう前記画素信号の伝達方向を切換える第１の切換部と、
前記第１の読出モードと前記第２の読出モードで読み出される前記画素信号のうち、前記第１の切換部によって前記第１の方向に伝達された画素信号以外の前記画素信号を選択して、前記第１の方向と逆向きの第２の方向に伝達する第２の切換部と、
前記第１の読出モードと前記第２の読出モードで前記第１の方向に伝達された前記画素信号を読み出す第１の読出部と、
前記第１の読出モードと前記第２の読出モードで前記第２の方向に伝達された前記画素信号を読み出す第２の読出部と、
外部から動作モード信号を受けて前記垂直走査部に前記画素信号の出力を開始させ、前記動作モード信号が前記第１の読出モードか前記第２の読出モードかに応じて前記第１の切換部と第２の切換部に前記伝達方向を切換えさせる制御部とを備える、画像撮像装置。
【請求項６】
前記制御部は、
前記垂直走査部に前記第１の読出モードで前記画素アレイの１行を選択させて前記第２の読出モードで、ｍを１以上の整数として、前記画素アレイの第ｍ行と第ｍ＋２行の２行を選択させる指示を生成し、前記第１の読出部に前記画素信号を読み出させる第１の読出指示を生成し、前記第２の読出部に前記画素信号を読み出させる第２の読出指示を生成する読出指示生成部と、
前記読出指示生成部から動作モードが前記第１の読出モードか前記第２の読み出しモードかの指示を受けて前記第１の切換部に前記伝達方向を切換えさせる第１の切換指示生成部と、
前記読出指示生成部から前記第１の読出モードか前記第２の読み出しモードかの情報を受けて前記第２の切換部に前記伝達方向を切換えさせる第２の切換指示生成部とを含む、請求項５に記載の画像撮像装置。
【請求項７】
ｎを０以上の整数として、前記第１の切換部は、前記第１の読出モードでは前記画素アレイの第４ｎ＋３列の画素の画素信号を前記第１の方向に伝達させ、前記第２の読出モードでは第４ｎ＋３列の画素の画素信号を遮断して前記画素アレイの第４ｎ＋１列の画素の画素信号を前記第１の方向に伝達させる第１の切換手段を含み、
前記第２の切換部は、前記第１の読出モードでは前記画素アレイの第４ｎ＋４列の画素の画素信号を前記第２の方向に伝達させ、前記第２の読出モードでは前記第４ｎ＋４列の画素の画素信号を遮断して第４ｎ＋２列の画素の画素信号を前記第２の方向に伝達させる第２の切換手段を含む、請求項５に記載の画像撮像装置。
【請求項８】
ｎを０以上の整数として、前記第１の読出部は、
前記画素アレイの第４ｎ＋１列の画素の画素信号をアナログ信号からデジタル信号に変換する第１のＡＤ変換部と、
前記第１の切換手段からの前記画素信号をアナログ信号からデジタル信号に変換する第２のＡＤ変換部と、
前記第１の読出指示を受けて前記第１のＡＤ変換部と前記第２のＡＤ変換部に前記デジタル信号の出力を指示する第１の水平走査部とを含み、
前記第２の読出部は、
前記画素アレイの第４ｎ＋２列の画素の画素信号をアナログ信号からデジタル信号に変換する第３のＡＤ変換部と、
前記第２の変換部からの前記画素信号をアナログ信号からデジタル信号に変換する第４のＡＤ変換部と、
前記第２の読出指示を受けて前記第３のＡＤ変換部と前記第４のＡＤ変換部に前記デジタル信号の出力を指示する第２の水平走査部とを含む、請求項５に記載の画像撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は低解像度で画像を検出するときの消費電力を低減した画像撮像装置に関するものであり、特に携帯端末への用途に適するものである。
【背景技術】
【０００２】
近年、携帯電話や電子スチルカメラ等に応用される画像撮像装置としてＣＭＯＳ(Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ)イメージセンサがある。ＣＭＯＳイメージセンサは、同じように画像撮像装置として用いられるＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ)と比較して動作時の消費電力が小さいという利点を有している。
【０００３】
ＣＭＯＳイメージセンサでは、行列状に配置された画素アレイから一行の画素の画素信号がアナログ信号として取り出され、アナログ−デジタル変換器によってデジタル信号に変換される。アナログ−デジタル変換器は画素アレイの１列に対して１個ずつ配置される。以後、アナログ−デジタル変換をＡＤ変換と称し、各列に配置されるアナログ−デジタル変換器を列ＡＤＣと称する。
【０００４】
画像撮像装置が応用される例の１つである携帯電話は近年において、低解像度で画像をモニターし高解像度で画像を保存する撮像機能を有するようになっている。ＣＭＯＳイメージセンサは撮像の解像度に応じた、画素信号の読み出しに関する動作モードを有する。以後、ＣＭＯＳイメージセンサにおいて、すべての列の画素から画素信号が読み出される場合の動作モードを高解像度モードと称し、選択された一部の列の画素から画素信号が読み出される場合の動作モードを低解像度モードと称する。
【０００５】
従来のＣＭＯＳイメージセンサでは、列ＡＤＣは画素アレイの外側に設けられた１つの領域内に配置される。多くの場合、この領域は画素アレイの最下行側に配置される。以後、画素アレイの最下行側を画素アレイの下側と称し、画素アレイの最上行側を画素アレイの上側と称する。
【０００６】
すべての列ＡＤＣが画素アレイの下側に配置される場合、チップ面積の増大を抑制するために列ＡＤＣの幅は１画素の幅以下でなくてはならないという制約がある。しかし、画素サイズが縮小されるにともない、画素サイズと同じ幅の列ＡＤＣを設計するのは困難となっている。そこで最近のＣＭＯＳイメージセンサでは、画素アレイを上下から挟むように列ＡＤＣが配置される。この場合、列ＡＤＣの幅は画素２個分の幅まで許容される。
【０００７】
このように画素アレイの上下に列ＡＤＣが配置されたＣＭＯＳイメージセンサの例として、たとえば非特許文献１では、高速フレーム転送を実現するＣＭＯＳイメージセンサの例が開示される。画素アレイの上下に列ＡＤＣが配置された従来のＣＭＯＳイメージセンサの構成および動作について以下に説明する。
【０００８】
図１１は、列ＡＤＣを上下に配置した従来のＣＭＯＳイメージセンサの構成の一例を示す図である。図１１を参照して、画像撮像装置２００は、撮影した画像を電気信号に変換するための画素５２〜５５を含む画素アレイ５１と、画素アレイ５１の特定の行の画素に対して画素信号の出力を指示する垂直走査回路５６と、画素アレイ５１の下側に配置されて出力された画素信号を読み出す第１の読出部５９と、同じく画素アレイ５１の上側に配置されて出力された画素信号を読み出す第２の読出部６０と、外部から動作モードが指示されると垂直走査回路５６に画素アレイ５１の行を指定するとともに第１の読出部５９と第２の読出部６０とに画素信号の読出指示を与える制御部８０とを備える。
【０００９】
次に、画像撮像装置２００について、すべての列から画素信号が読み出される場合と一部の列から画素信号が読み出される場合とについて説明する。
【００１０】
図１２は、高解像度モードで画素アレイ５１から画素信号が読み出される場合を示す模式図である。図１２を参照して、画像撮像装置２００において画素アレイ５１と、第１の読出部５９と、第２の読出部６０とが示される。また、第１の読出部５９において第１のＡＤ変換部６４Ａ，６４Ｂが示され、第２の読出部１０において第２のＡＤ変換部７４Ａ，７４Ｂが示される。
【００１１】
画素アレイ５１のすべての列から画素信号が読み出される場合には、奇数列の画素の画素信号は第１の読出部５９に転送されてＡＤ変換され、偶数列の画素信号は第２の読出部６０に転送されてＡＤ変換される。転送された信号はすべて画像再生のため外部に出力される。
【００１２】
図１３は、低解像度モードで画素アレイ５１から画素信号が読み出される場合を示す模式図である。図１３を参照して、図１２と同様に画像撮像装置２００において画素アレイ５１と、第１の読出部５９と、第２の読出部６０とが説明のために示される。また、第１の読出部５９において第１のＡＤ変換部６４Ａ，６４Ｂが説明のために示され、第２の読出部６０において第２のＡＤ変換部７４Ａ，７４Ｂが説明のために示される。
【００１３】
画素アレイ５１の一部の列から画素信号が読み出される場合にも、図１２と同様に奇数列の画素信号は第１の読出部５９に転送され、偶数列の画素信号は第２の読出部６０に転送される。ただし、第１の読出部５９あるいは第２の読出部６０に転送されるが外部に出力されない画素信号（図中において点線の矢印で示される）が生じる。
【００１４】
続いて、画像撮像装置２００における画素信号の読み出し動作についてより詳細に説明する。
【００１５】
図１４は、高解像度モードで画素アレイ５１から画素信号が読み出される場合の動作タイミングを示す図である。図の横軸は時間を示し、図の縦軸は図１１に示される信号を示す。
【００１６】
図１１と図１４とを参照して、すべての画素のうち、ｍ行目およびｍ＋１行目の４ｎ＋１〜４ｎ＋４列目の画素の画素信号の読み出し動作が説明される（ここで、ｍは１以上の任意の整数であり、ｎは０以上の任意の整数である）。時刻ｔ５１〜ｔ５５においてｍ行目の画素の画素信号が読み出され、時刻ｔ５５からｔ５９においてｍ＋１行目の画素の画素信号が読み出される。
【００１７】
図中において、「ＡＤ変換」と示される時刻ｔ５３〜ｔ５４または時刻ｔ５７〜ｔ５８では、ランプ波生成回路８３から出力される信号ＶＲＰ１と画素信号の入力レベルが同一であることを示す信号Ｓ４ｎ＋１，Ｓ４ｎ＋３が出力され、このときの信号ＶＲＰ１に対応するデジタル値が第１のＡＤ変換部６４Ａ，６４Ｂにラッチされる。同様に、時刻ｔ５３〜ｔ５４または時刻ｔ５７〜ｔ５８では、ランプ波生成回路８６から出力される信号ＶＲＰ２と画素信号の入力レベルが同一であることを示す信号Ｓ４ｎ＋２，Ｓ４ｎ＋４が出力され、このときの信号ＶＲＰ２に対応するデジタル値が第２のＡＤ変換部７４Ａ，７４Ｂにラッチされる。続いて図中「水平読み出し」と示される時刻ｔ５４〜ｔ５５あるいはｔ５８〜ｔ５９では、第１のＡＤ変換部６４Ａ，６４Ｂと第２のＡＤ変換部７４Ａ，７４Ｂに画素信号を外部に出力するための信号φＨ４ｎ＋１〜φＨ４ｎ＋４が水平走査回路６２、７２から出力される。つまり図１４で示される読み出し動作ではすべての列の画素から取り出された画素信号がＡＤ変換されて外部にすべて出力される。
【００１８】
図１５は、低解像度モードで画素アレイ５１から画素信号が読み出される場合の動作タイミングを示す図である。図の横軸は時間を示し、図の縦軸は図１１に示される信号を示す。
【００１９】
図１１と図１５とを参照して、図１４の場合と同様に、すべての画素のうち、ｍ行目およびｍ＋１行目の４ｎ＋１〜４ｎ＋４列目の画素の画素信号の読み出し動作が説明される（ここで、ｍは１以上の任意の整数であり、ｎは０以上の任意の整数である）。時刻ｔ６１〜ｔ６５においてｍ行目の画素の画素信号が読み出され、時刻ｔ６５からｔ６９においてｍ＋１行目の画素の画素信号が読み出される。
【００２０】
図中において、「ＡＤ変換」と示される時刻ｔ６３〜ｔ６４または時刻ｔ６７〜ｔ６８では、図１４と同様に、信号ＶＲＰ１に対応したデジタル値が第１のＡＤ変換部６４Ａ，６４Ｂにラッチされ、信号ＶＲＰ２に対応したデジタル値が第２のＡＤ変換部７４Ａ，７４Ｂにラッチされる。続いて図中「水平読み出し」と示される時刻ｔ６４〜ｔ６５あるいはｔ６８〜ｔ６９では、信号φＨ４ｎ＋１〜φＨ４ｎ＋４のうち信号φＨ４ｎ＋１，φＨ４ｎ＋２のみが水平走査回路６２から出力される。つまり図１５で示される読み出し動作では、すべての列の画素から取り出された画素信号がすべてＡＤ変換されているが、外部には４ｎ＋１列と４ｎ＋２列の画素から出力された画素信号のみが出力される。
【００２１】
一方、携帯端末を長時間動作させるために画素信号の読み出し時の消費電力を低減化した画像撮像装置が求められている。消費電力を低減した画像撮像装置の例として、特許文献１では、撮像者が選択した画質モードに応じて画素信号をＡＤ変換するときの量子ビット数が設定され、特に低画質モードではＡＤ変換の動作時間が短縮化されることにより消費電力を低減することができる撮像装置の例が開示される。
【特許文献１】特開２００１−２８５７００号公報
【非特許文献１】クリムスキー(A.Krymski)、他３名、「高速で２４０フレーム毎秒の転送レートを有する４メガ画素のＣＭＯＳセンサ（A high speed，240Frame/s, 4Megapixel CMOS Sensor）」、ＩＥＥＥワークショップ・オン・チャージカップルドデバイス・アンド・イメージセンサー(IEEE Workshop on Charge Coupled Device and Image Sensor)、（米国）、インスチチュート・オブ・エレクトリカル・アンド・エレクトロニクス・エンジニアーズ（Institute of Electrical and Electronics Engineers）、２００１年、ｐ.２８−３１
【発明の開示】
【発明が解決しようとする課題】
【００２２】
撮像機能を有する近年の携帯電話においては、高解像度で画像を撮像する動作時間よりも、低解像度で画像をモニターする動作時間のほうが長い。したがって携帯電話を長時間動作させるため、特に低解像度の撮像における消費電力を低減させた画像撮像装置が求められる。また、携帯電話に搭載される液晶表示画面の性能は目覚しく向上し、従来よりも高画質の画像を表示することができる。したがって、画像撮像装置において、低解像度の画像をより高画質で撮像することが求められる。
【００２３】
非特許文献１に開示されるＣＭＯＳイメージセンサでは、図１２〜図１５に示されるように、低解像度の画像再生において一部の列の画素信号が読み出される場合であっても、すべての列の画素の画素信号が一旦ＡＤ変換される。したがって、外部に出力されない無効な画素信号もＡＤ変換され、不要な電力が消費される。
【００２４】
また、特許文献１に開示される撮像装置では、低消費電力動作のため、低画質モードではＡＤ変換のデータ精度を下げる。しかし、データ精度が下がると画像の再現に用いられる色の数が減少するので画質が劣化する。特に自然画では、色の数が減少することによる影響が再生画像に顕著に生じる。たとえば少ない色で顔の画像を再生すると、なめらかな明るさの変化が再現されないため、画像には等高線のような模様が生じる。
【００２５】
本発明では上記のような問題点を解決するためになされたものであって、低解像度で画像を検出するときの消費電力を低減した画像撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
本発明は、要約すれば、動作モードとして第１の読出モードと第２の読出モードを有する画像撮像装置であって、画像撮像装置は、行列状に配置される複数の画素を含む画素アレイと、画素アレイの行を１行選択して選択した行の各画素に画素信号を出力させる垂直走査部と、画素信号がすべて読み出される第１の読出モードでは列に沿った第１の方向と第１の方向と逆向きの第２の方向のいずれかの方向で各々の画素信号が読み出され、画素信号が一部読み出される第２の読出モードでは第１の方向で画素信号がすべて読み出されるよう画素信号の伝達方向を切換える切換部と、第１の読出モードと第２の読出モードで第１の方向に伝達された画素信号を読み出す第１の読出部と、第１の読出モードで第２の方向に伝達された画素信号を読み出し、第２の読出モードで動作を停止する第２の読出部と、外部から動作モード信号を受けて垂直走査部に画素信号の出力を開始させ、動作モード信号が第１の読出モードか第２の読出モードかに応じて切換部に伝達方向を切換えさせる制御部とを備える。
【００２７】
この発明の他の局面に従うと、動作モードとして第１の読出モードと第２の読出モードを有する画像撮像装置であって、画像撮像装置は、行列状に配置される複数の画素を含む画素アレイと、画素信号がすべて読み出される第１の読出モードで画素アレイの行を１行選択し、画素信号が一部読み出される第２の読出モードで画素アレイの行を複数行選択して選択した各画素に画素信号を出力させる垂直走査部と、第１の読出モードで１行の各画素の画素信号のうちの一部を選択して画素アレイの列に沿った第１の方向に伝達し、第２の読出モードで複数行の各画素の画素信号のうち特定された列の画素信号を選択して、第１の方向に伝達するよう画素信号の伝達方向を切換える第１の切換部と、第１の読出モードと第２の読出モードで読み出される画素信号のうち、第１の切換部によって第１の方向に伝達された画素信号以外の画素信号を選択して、第１の方向と逆向きの第２の方向に伝達する第２の切換部と、第１の読出モードと第２の読出モードで第１の方向に伝達された画素信号を読み出す第１の読出部と、第１の読出モードと第２の読出モードで第２の方向に伝達された画素信号を読み出す第２の読出部と、外部から動作モード信号を受けて垂直走査部に画素信号の出力を開始させ、動作モード信号が第１の読出モードか第２の読出モードかに応じて第１の切換部と第２の切換部に伝達方向を切換えさせる制御部とを備える。
【発明の効果】
【００２８】
本発明の画像撮像装置は低解像度での画素信号の読み出し動作において高画質の画像再生を行いながら消費電力を低減することができる。
【発明を実施するための最良の形態】
【００２９】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００３０】
［実施の形態１］
図１は、実施の形態１の画像撮像装置の構成の一例を示す図である。図１を参照して、画像撮像装置１００は、撮影した画像を電気信号に変換するための画素アレイ１を備える。画素アレイ１は、画像の赤色成分を検出するＲ画素２と、画像の緑色成分を検出するＧｒ画素３およびＧｂ画素４と、画像の青色成分を検出するＢ画素５とを含む。画素アレイ１は、さらにｎを０以上の整数として列４ｎ＋１〜４ｎ＋４に配置される画素の画素信号が出力される垂直読み出し線Ｌ４ｎ＋１〜Ｌ４ｎ＋４を含む。
【００３１】
Ｒ画素２，Ｇｒ画素３，Ｇｂ画素４，Ｂ画素５は図示されないカラーフィルタと称される樹脂で覆われ、赤、緑、青の３原色の光に分解された画像が各々の画素に入射される。各々の画素は受けた光の強度に応じた強度の画素信号を生成する。図１において垂直読み出し線Ｌ４ｎ＋１〜Ｌ４ｎ＋４に生じる画素信号の電圧はＶＬ４ｎ＋１〜ＶＬ４ｎ＋４と示される。
【００３２】
画像撮像装置１００は、さらに、画素アレイ１の行を１行選択し、画素信号の出力を指示する垂直走査回路６と、画素信号がすべて読み出される高解像度モードでは、画素信号を画素アレイ１の列に沿って画素アレイ１の上側か下側かのいずれかの方向で画素信号が読み出され、画素信号が一部読み出される低解像度モードでは、画素アレイ１の下側で画素信号がすべて読み出されるように画素信号の伝達方向を切換えるスイッチ部７を備える。スイッチ部７は、ｎを０以上の整数として垂直読み出し線Ｌ４ｎ＋２とＬ４ｎ＋３との間で接続を切り換えるスイッチ回路８を含む。高解像度モードではスイッチ回路８は垂直読み出し線Ｌ４ｎ＋３に接続され、低解像度モードではスイッチ回路８は垂直読み出し線Ｌ４ｎ＋２に接続される。
【００３３】
画像撮像装置１００は、さらに、スイッチ部７から出力された画素信号を読み出す第１の読出部９と、高解像度モードではスイッチ部７によって第１の読出部９に選択された画素信号以外の画素信号を画素アレイ１の上側から読み出し、低解像度モードでは読み出し動作を行なわずに待機する第２の読出部１０とを備える。
【００３４】
第１の読出部９は、スイッチ部７から受ける画素信号をＡＤ変換して出力指示を受けるまでデジタル信号を保持する第１の水平読出部１１と、第１の水平読出部１１に対して画素信号の出力を指示する水平走査回路１２と、第１の水平読出部１１から出力される画素信号を外部に出力するための出力端子１３とを含む。
【００３５】
第１の水平読出部１１は、スイッチ部７から受ける各々の画素信号をＡＤ変換する第１のＡＤ変換部１４Ａ，１４Ｂを含む。第１のＡＤ変換部１４Ａは垂直読み出し線Ｌ４ｎ＋１に接続され、第１のＡＤ変換部１４Ｂはスイッチ回路８に接続される。また、第１のＡＤ変換部１４Ａ，１４Ｂは水平走査回路１２から画素信号の出力の指示を受けて画素信号を出力する。図１において、水平走査回路１２から第１のＡＤ変換部１４Ａに送られる出力指示の信号はφＨ４ｎ＋１と示され、水平走査回路１２から第１のＡＤ変換部１４Ｂに送られる出力指示の信号はφＨ４ｎ＋３と示される。
【００３６】
第１のＡＤ変換部１４Ａは、主として画素特性の作製ばらつきに起因するノイズを除去しノイズ除去後の画素信号を一定期間保持するノイズキャンセル回路１５Ａと、ノイズキャンセル回路１５Ａから出力される画素信号と信号ＶＲＰ１とを比較し、両方の信号のレベルが一致したときに信号Ｓ４ｎ＋１を出力する比較器１６Ａと、信号Ｓ４ｎ＋１を受けたときに信号ＶＲＰ１の出力と同じタイミングで計数を行なう信号ＣＮＴ１を保持するラッチ回路１７Ａとを含む。
【００３７】
第１のＡＤ変換部１４Ｂは、ノイズキャンセル回路１５Ａと同一の機能を有するノイズキャンセル回路１５Ｂと、比較器１６Ａと同一の機能を有する比較器１６Ｂと、ラッチ回路１７Ａと同一の機能を有し、比較器１６Ｂからの信号Ｓ４ｎ＋３を受けるラッチ回路１７Ｂとを含む。各々の機能についての説明は重複するので繰り返さない。
【００３８】
第２の読出部１０は、画素アレイ１から受ける画素信号をＡＤ変換して出力指示を受けるまでデジタル信号を保持する第２の水平読出部２１と、第２の水平読出部２１に対して画素信号の出力を指示する水平走査回路２２と、第２の水平読出部２１から出力される画素信号を外部に出力するための出力端子２３とを含む。
【００３９】
第２の水平読出部２１は、画素アレイ１から受ける各々の画素信号をＡＤ変換する第２のＡＤ変換部２４Ａ，２４Ｂを含む。第２のＡＤ変換部２４Ａは垂直読み出し線Ｌ４ｎ＋２に接続され、第２のＡＤ変換部２４Ｂは垂直読み出し線Ｌ４ｎ＋４に接続される。また、第２のＡＤ変換部２４Ａ，２４Ｂは水平走査回路２２から画素信号の出力の指示を受けて画素信号を出力する。図１において、水平走査回路２２から第２のＡＤ変換部２４Ａに送られる出力指示の信号はφＨ４ｎ＋２と示され、水平走査回路２２から第２のＡＤ変換部２４Ｂに送られる出力指示の信号はφＨ４ｎ＋４と示される。
【００４０】
第２のＡＤ変換部２４Ａは、ノイズキャンセル回路１５Ａ，１５Ｂと同一の機能を有するノイズキャンセル回路２５Ａと、比較器１６Ａ，１６Ｂと同一の機能を有する比較器２６Ａと、ラッチ回路１７Ａ，１７Ｂと同一の機能を有し、比較器２６Ａからの信号Ｓ４ｎ＋２を受けるラッチ回路２７Ａとを含む。各々の機能についての説明は重複するので繰り返さない。
【００４１】
第２のＡＤ変換部２４Ｂは、ノイズキャンセル回路１５Ａ，１５Ｂ，２５Ａと同一の機能を有するノイズキャンセル回路２５Ｂと、比較器１６Ａ，１６Ｂ，２６Ａと同一の機能を有する比較器２６Ｂと、ラッチ回路１７Ａ，１７Ｂ，２７Ａと同一の機能を有し、比較器２６Ａからの信号Ｓ４ｎ＋４を受けるラッチ回路２７Ｂとを含む。各々の機能についての説明は重複するので繰り返さない。
【００４２】
画像撮像装置１００は、さらに、外部から動作モード信号を受けて垂直走査回路６に画素信号の出力を開始させ、動作モード信号が高解像度モードか低解像度モードかに応じてスイッチ部７に画素信号の伝達方向を切換えさせる制御部３０を含む。
【００４３】
制御部３０は、外部から動作モード信号を受けて、垂直走査回路６に画素アレイ１を１行選択させる指示を生成し、ノイズキャンセル回路１５Ａ，１５Ｂ，２５Ａ，２５Ｂに画素信号の転送させる指示を生成し、水平走査回路１２，２２に画素信号出力開始の指示を生成する読出指示生成部３１を含む。図１において、読出指示生成部３１からノイズキャンセル回路１５Ａ，１５Ｂに送られる画素信号の転送を指示する信号はＣＴＲＬ１と示される。また、読出指示生成部３１からノイズキャンセル回路２５Ａ，２５Ｂに送られる画素信号の転送を指示する信号はＣＴＲＬ２と示される。
【００４４】
制御部３０は、さらに、読出指示生成部３１から高解像度モードか低解像度モードかの情報を受けてスイッチ回路８に垂直読み出し線の接続切り換え指示を行なうスイッチ制御回路３２を含む。図１においてスイッチ制御回路３２からスイッチ回路８に送られる接続切り換え指示は信号ＳＷ１と示される。
【００４５】
制御部３０は、さらに、読出指示生成部３１からＡＤ変換開始の指示を受けて比較器１６Ａ，１６Ｂが画素信号をＡＤ変換するための基準信号となる、時間の経過とともに電圧値が上昇するランプ波の信号ＶＲＰ１を生成するランプ波生成回路３３と、読出指示生成部３１から初期化開始の指示を受けて比較器１６Ａ、１６Ｂに初期化を指示するための信号ＣＴＲＬ３を送るＡＤＣ制御回路３４と、読出指示生成部３１から計数開始の指示を受けて信号ＶＲＰ１の出力と同じタイミングで計数を行なう信号ＣＮＴ１をラッチ回路１７Ａ，１７Ｂに送るカウンタ３５とを含む。
【００４６】
制御部３０は、さらに、読出指示生成部３１からＡＤ変換開始の指示を受けて比較器２６Ａ，２６Ｂが画素信号をＡＤ変換するための基準信号となる、時間の経過とともに電圧値が上昇するランプ波の信号ＶＲＰ２を生成するランプ波生成回路３６と、読出指示生成部３１から初期化開始の指示を受けて比較器２６Ａ、２６Ｂに初期化を指示するための信号ＣＴＲＬ４を送るＡＤＣ制御回路３４と、読出指示生成部３１から計数開始の指示を受けて信号ＶＲＰ２の出力と同じタイミングで計数を行なう信号ＣＮＴ２をラッチ回路２７Ａ，２７Ｂに送るカウンタ３８とを含む。
【００４７】
実施の形態１の画像撮像装置１００について画素信号の読み出し動作を説明する。高解像度モードで画像が検出されるときには、画素アレイ１の画素信号は第１の読出部９と第２の読出部１０とに転送される。低解像度モードで画像が読み出されるときにはスイッチ部７によって画素信号は第１の読出部７にのみ転送され、第２の読出部１０は待機状態となる。第２の読出部１０では画素信号のＡＤ変換が行なわれないので低解像度モードでの画像読み出し動作における消費電力が削減される。
【００４８】
第１の読出部９、第２の読出部１０は一般的にアナログ回路とデジタル回路とから構成される。第２の読出部１０が待機状態のときに消費電力を抑制するための方法としては、図示しないが、たとえば外部からクロックの供給を停止するとともに電源からの電流経路を遮断させる方法がある。この場合、電力消費はデジタル回路とアナログ回路のトランジスタのリーク電流のみによって生じ、消費電力が抑制される。
【００４９】
スイッチ部７は、高解像度モードと低解像度モードの両方の動作モードにおいて画素信号の読み出しを容易にするために設けられる。
【００５０】
たとえば図１において、スイッチ部７を省き垂直読み出し線Ｌ４ｎ＋２を第１のＡＤ変換部１４Ｂに接続し、垂直読み出し線Ｌ４ｎ＋３を第２のＡＤ変換部２４Ａに接続した実施の形態１の画像撮像装置の変形例が考えられる。
【００５１】
しかし、高解像度モードにおいて、第１の出力端子１３から出力された画素信号と第２の出力端子２３から出力された画素信号は１つの信号列に合成される。画像撮像装置がスイッチ部７を備えていない場合、１つの信号列に合成するための画素信号の読み出し動作はスイッチ部７を備える場合よりも複雑になり、読み出し動作を指示する読出指示生成部３１は、図示しないが実施の形態１の読出指示生成部３１よりも複雑な回路構成を必要とする。
【００５２】
ノイズキャンセル回路１５Ａ，１５Ｂ，２５Ａ，２５Ｂは、たとえば、画素信号とノイズ信号との差分をサンプリングし、サンプリング結果を保持することでノイズを除去するＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関２重サンプリング）回路である。
【００５３】
次に、実施の形態１の画像撮像装置１００について、高解像度モードで画素信号が読み出される場合と低解像度モードで画素信号が読み出される場合とを説明する。
【００５４】
図２は、高解像度モードで画素信号が読み出される場合を示す模式図である。図２を参照して、画像撮像装置１００において画素アレイ１と、スイッチ部７と、第１の読出部９と第２の読出部１０とが説明のために示される。画素アレイ１においては任意の行に配置されるＲ画素２とＧｒ画素３とが説明のために示される。また、第１の読出部９においては第１のＡＤ変換部１４Ａ，１４Ｂのみが説明のために示され、第２の読出部１０においては第２のＡＤ変換部２４Ａ，２４Ｂのみが説明のために示される。
【００５５】
高解像度モードで画素信号が読み出される場合には、スイッチ回路８はＢ側すなわち垂直読み出し線Ｌ４ｎ＋３側に接続される。よって奇数列の画素の画素信号は第１の読出部９に転送されてＡＤ変換され、偶数列の画素の画素信号は第２の読出部１０に転送されＡＤ変換される。転送された信号は画像再生のため外部に出力される。
【００５６】
図３は、低解像度モードで画素信号が読み出される場合を示す模式図である。図３を参照して、図２と同様に画像撮像装置１００において画素アレイ１と、スイッチ部７と、第１の読出部９と第２の読出部１０が説明のために示される。なお、図３で説明される画像撮像装置１００の構成は図２と同様であるので以後繰り返さない。
【００５７】
低解像度モードで、たとえば画素アレイ１の半分の列から画素信号が読み出される場合であれば同数のＲ画素２とＧｒ画素３とから画素信号が読み出される。具体的には、画素アレイの列数がたとえば８列であれば１，２，５，６列の画素信号が読み出される。図３において、スイッチ回路８はＡ側すなわち垂直読み出し線Ｌ４ｎ＋２側に接続される。４ｎ＋１列の画素の画素信号と４ｎ＋２列の画素の画素信号が第１の読出部９に転送されてＡＤ変換され、外部に出力される。いっぽう、第２の読出部１０には画素信号は転送されず、ＡＤ変換を行なわずに待機する。
【００５８】
続いて、実施の形態１の画像撮像装置１００について高解像度モードでの動作と低解像度モードでの動作をより詳細に説明する。
【００５９】
図４は、高解像度モードで画素信号を読み出す場合の動作タイミングを示す図である。図の横軸は時間を示し、図の縦軸は図１に示される信号を示す。
【００６０】
図１と図４とを参照して、画素アレイ１のうちｍ行目の４ｎ＋１列〜４ｎ＋４列の画素とｍ＋１行目の４ｎ＋１列〜４ｎ＋４列の画素について画素信号の読み出しの動作が説明される。ここで、ｍは１以上の任意の整数であり、ｎは０以上の任意の整数である。
【００６１】
まず、時刻ｔ１〜ｔ２（図中「画素読み出し」と示される）では、ｍ行目のすべての列の画素の画素信号が取り出される。読出指示生成部３１によって垂直走査回路６にｍ行目の画素読み出しが指示されると、垂直走査回路６によって信号φＶｍはＨレベルに活性化される。信号φＶｍがＨレベルに活性化されるのに応じて、画素信号が各々の垂直読み出し線Ｌ４ｎ＋１〜Ｌ４ｎ＋４に出力される。なお、垂直読み出し線Ｌ４ｎ＋１〜Ｌ４ｎ＋４における電圧ＶＬ４ｎ＋１〜ＶＬ４ｎ＋４は画素信号の出力に応じて初期状態の電圧から降下する。
【００６２】
また、時刻ｔ１〜ｔ２において信号ＳＷ１はＬレベルである。スイッチ回路８はＬレベルの信号ＳＷ１を受けて垂直読み出し線Ｌ４ｎ＋３に接続される。
【００６３】
さらに、画素信号の転送のため、読出指示生成部３１によって信号ＣＴＲＬ１と信号ＣＴＲＬ２とがＨレベルに活性化される。信号ＣＴＲＬ１がＨレベルに活性化されるとノイズキャンセル回路１５Ａ，１５Ｂはノイズを除去した画素信号を生成する。また、信号ＣＴＲＬ２がＨレベルに活性化されるとノイズキャンセル回路２５Ａ，２５Ｂはノイズを除去した画素信号を生成する。
【００６４】
ノイズキャンセル回路１５Ａは時刻ｔ１以前に垂直読み出し線ＶＬ４ｎ＋１に生じるノイズ信号の電圧値を予め保持している。ノイズキャンセル回路１５ＡはＨレベルに活性化された信号ＣＴＲＬ１を受けて電圧ＶＬ４ｎ＋１とノイズ信号の電圧値との差分からノイズを除去した４ｎ＋１列の画素の画素信号を生成する。また、ノイズキャンセル回路１５ＢはＨレベルに活性化された信号ＣＴＲＬ１を受けて電圧ＶＬ４ｎ＋３とノイズ信号の電圧値との差分からノイズを除去した４ｎ＋３列の画素の画素信号を生成する。
【００６５】
同様にノイズキャンセル回路２５ＡはＨレベルに活性化された信号ＣＴＲＬ２を受けて電圧ＶＬ４ｎ＋２とノイズ信号の電圧値との差分からノイズを除去した４ｎ＋２列の画素の画素信号を生成する。また、ノイズキャンセル回路２５ＢはＨレベルに活性化された信号ＣＴＲＬ２を受けて電圧ＶＬ４ｎ＋４とノイズ信号の電圧値との差分からノイズを除去した４ｎ＋４列の画素の画素信号を生成する。
【００６６】
次に、時刻ｔ２〜ｔ３（図中「比較器初期化」と示される）では、比較器１６Ａ，１６Ｂ，２６Ａ，２６Ｂが初期化される。
【００６７】
まず、時刻ｔ２では信号φＶｍがＬレベルに不活性化される。信号φＶｍがＬレベルに不活性化されるのに応じて、電圧ＶＬ４ｎ＋１〜ＶＬ４ｎ＋４は初期レベルの電圧に戻る。
【００６８】
また、時刻ｔ２では、信号ＣＴＲＬ１と信号ＣＴＲＬ２とがＬレベルに不活性化され、ノイズキャンセル回路１５Ａはノイズ除去後の画素信号の電圧値を保持する。ノイズキャンセル回路１５Ｂ，２５Ａ，２５Ｂも同様にノイズ除去後の画素信号の電圧値を保持する。
【００６９】
さらに、時刻ｔ２では、読出指示生成部３１の初期化開始の指示を受けたＡＤＣ制御回路３４によって信号ＣＴＲＬ３がＨレベルに活性化され、ＡＤＣ制御回路３７によって信号ＣＴＲＬ４がＨレベルに活性化される。
【００７０】
信号ＣＴＲＬ３がＨレベルに活性化されるのに応じて比較器１６Ａにはノイズ除去後の４ｎ＋１列の画素の画素信号が転送される。また、比較器１６Ｂにはノイズ除去後の４ｎ＋３列の画素の画素信号が転送される。
【００７１】
同様に、信号ＣＴＲＬ４がＨレベルに活性化されるのに応じて比較器２６Ａにはノイズ除去後の４ｎ＋２列の画素の画素信号が転送される。また、比較器２６Ｂにはノイズ除去後の４ｎ＋４列の画素の画素信号が転送される。
【００７２】
続いて、時刻ｔ３〜ｔ４（図中「ＡＤ変換」と示される）では、画素信号がアナログ信号からデジタル信号に変換される。
【００７３】
まず、時刻ｔ３では読出指示生成部３１からランプ波生成の指示を受けたランプ波生成回路３３によってＡＤ変換の下限電圧値から上限電圧値に走査されるランプ波形の信号ＶＲＰ１の出力が開始され、ランプ波生成回路３６によって信号ＶＲＰ２の出力が開始される。
【００７４】
また、時刻ｔ３ではカウンタ３５から信号ＶＲＰ１の出力と同期して０から２５５まで計数される信号ＣＮＴ１の出力が開始され、カウンタ３８から信号ＶＲＰ１の出力に応じて０から２５５まで計数される信号ＣＮＴ２の出力が開始される。
【００７５】
比較器１６Ａは４ｎ＋１列の画素信号の電圧値と信号ＶＲＰ１の電圧値とを比較し、信号ＶＲＰ１の電圧が上昇して画素信号の電圧値よりも大きくなると、信号Ｓ４ｎ＋１を出力する。
【００７６】
信号Ｓ４ｎ＋１はラッチ回路１７Ａに送られ、ラッチ回路１７Ａは信号Ｓ４ｎ＋１を受けて信号ＣＮＴ１の計数値を保持する。保持された計数値がラッチ回路１７Ａに書き込まれることで４ｎ＋１列の画素の画素信号はアナログ信号からデジタル信号に変換される。
【００７７】
同様に、比較器１６Ｂは信号ＶＲＰ１の電圧値が４ｎ＋３列の画素信号の電圧値よりも大きくなると信号Ｓ４ｎ＋３を出力し、ラッチ回路１７Ｂは信号Ｓ４ｎ＋３を受けて信号ＣＮＴ１の計数値を保持することで４ｎ＋３列の画素の画素信号をデジタル信号に変換する。
【００７８】
同様に、比較器２６Ａは信号ＶＲＰ２の電圧値が４ｎ＋２列の画素信号の電圧値よりも大きくなると信号Ｓ４ｎ＋２を出力し、ラッチ回路２７Ａは信号Ｓ４ｎ＋２を受けて信号ＣＮＴ２の計数値を保持することで４ｎ＋２列の画素の画素信号をデジタル信号に変換する。
【００７９】
同様に、比較器２６Ｂは信号ＶＲＰ２の電圧値が４ｎ＋４列の画素信号の電圧値よりも大きくなると信号Ｓ４ｎ＋４を出力し、ラッチ回路２７Ｂは信号Ｓ４ｎ＋４を受けて信号ＣＮＴ２の計数値を保持することで４ｎ＋４列の画素の画素信号をデジタル信号に変換する。
【００８０】
続いて時刻ｔ４〜ｔ５（図中「水平読み出し」と示される）では、ラッチ回路１７Ａ，１７Ｂ，２７Ａ，２７Ｂに保持された画素信号が出力される。
【００８１】
まず、読出指示生成部３１から読出開始指示が水平走査回路１２，２２に送られる。読出開始指示を受けた水平走査回路１２によって信号φＨ４ｎ＋１，φＨ４ｎ＋３はＨレベルに活性化され、読出開始指示を受けた水平走査回路２２によって信号φＨ４ｎ＋２，φＨ４ｎ＋４はＨレベルに活性化される。
【００８２】
信号φＨ４ｎ＋１がＨレベルに活性化されると、ラッチ回路１７Ａに保持された４ｎ＋１列の画素信号がデジタル値として出力される。同様に、信号φＨ４ｎ＋２，φＨ４ｎ＋３，φＨ４ｎ＋４の各々の信号がＨレベルに活性化されると、ラッチ回路２７Ａ，ラッチ回路１７Ｂ，ラッチ回路２７Ｂの各々に保持された４ｎ＋２列、４ｎ＋３列、４ｎ＋４列の画素信号が出力される。
【００８３】
ｍ行のすべての列の画素について画素信号の水平読み出しが行なわれると、次にｍ＋１行目の画素の画素信号が読み出される。
【００８４】
時刻ｔ５では信号φＶｍ＋１が活性化され、ｍ＋１行目のすべての列の画素の画素信号が取り出される。時刻ｔ５〜ｔ６（図中「画素読み出し」と示される）における画素信号取り出しの動作は、時刻ｔ１〜ｔ２における動作と同様であるので以後の説明は繰り返さない。
【００８５】
また、時刻ｔ６〜ｔ７（図中「比較器初期化」と示される）では比較器１６Ａ，１６Ｂ，２６Ａ，２６Ｂが初期化される。時刻ｔ７〜ｔ８（図中「ＡＤ変換」と示される）では画素信号がアナログ信号からデジタル信号に変換される。時刻ｔ８〜ｔ９（図中「水平読み出し」と示される）では、ラッチ回路１７Ａ，１７Ｂ，２７Ａ，２７Ｂに保持された画素信号が出力される。時刻ｔ６〜ｔ９の読み出し動作は、時刻ｔ２〜ｔ５の読み出し動作と同様であるので以後の説明は繰り返さない。
【００８６】
以上に示される画素信号読み出し動作が画素アレイ１のすべての行に対して行われ、すべての画素から画素信号が取り出される。
【００８７】
図５は、低解像度モードで画素信号を読み出す場合の動作タイミングを示す図である。図の横軸は時間を示し、図の縦軸は図１に示される信号を示す。
【００８８】
図１と図５とを参照して、画素アレイ１のうちｍ行目の４ｎ＋１列，４ｎ＋２列の画素とｍ＋１行目の４ｎ＋１列，４ｎ＋２列の画素について画素信号の読み出しの動作が説明される。ここで、ｍは１以上の任意の整数であり、ｎは０以上の任意の整数である。
【００８９】
まず、時刻ｔ１１〜ｔ１２（図中「画素読み出し」と示される）では、ｍ行目のすべての列の画素の画素信号が取り出される。時刻ｔ１１〜ｔ１２における画素信号取り出しの動作は、図４の時刻ｔ１〜ｔ２における動作と同様であるので以後の説明は繰り返さない。
【００９０】
また、時刻ｔ１１〜ｔ１２では、読出指示生成部３１から切り換え指示を受けたスイッチ制御回路３２によって信号ＳＷ１はＨレベルに活性化される。スイッチ回路８は、Ｈレベルの信号ＳＷ１を受けて垂直読み出し線Ｌ４ｎ＋２に接続される。
【００９１】
さらに、時刻ｔ１１〜ｔ１２では、図４と同様に画素信号の転送のため読出指示生成部３１によって信号ＣＴＲＬ１がＨレベルに活性化され、ノイズキャンセル回路１５Ａ，１５Ｂはノイズを除去した画素信号を生成する。ただし、図５ではノイズキャンセル回路１５Ｂは、４ｎ＋２列の画素の画素信号に対してノイズを除去した信号を生成する。
【００９２】
さらに、時刻ｔ１１〜ｔ１２では信号ＣＴＲＬ２が活性化されずＬレベルのままである。よってノイズキャンセル回路２５Ａ，２５Ｂは動作しない。
【００９３】
次に、時刻ｔ１２〜ｔ１３（図中「比較器初期化」と示される）では、画素信号をＡＤ変換するために比較器１６Ａ，１６Ｂが初期化される。
【００９４】
まず、時刻ｔ１２では信号φＶｍがＬレベルに不活性化され、図４と同様に垂直読み出し線Ｌ４ｎ＋１〜Ｌ４ｎ＋４の電圧は初期レベルとなる。
【００９５】
さらに、時刻ｔ１２では信号ＣＴＲＬ１がＬレベルに不活性化され、読出指示生成部３１の初期化開始の指示を受けたＡＤＣ制御回路３４によって信号ＣＴＲＬ３がＨレベルに活性化される。信号ＣＴＲＬ１がＬレベルに不活性化され、信号ＣＴＲＬ３がＨレベルに活性化されたときの動作は図４における時刻ｔ２〜ｔ３の動作と同様であるため、詳細な説明は繰り返さない。
【００９６】
なお、図４と異なり、読出指示生成部３１からＡＤＣ制御回路３７に初期化開始が指示されない。よってＡＤＣ制御回路３７から送られる信号ＣＴＲＬ４はＬレベルのままであるので、比較器２６Ａ，２６Ｂは初期化動作を行なわない。
【００９７】
続いて、時刻ｔ１３〜ｔ１４（図中「ＡＤ変換」と示される）では、４ｎ＋１列と４ｎ＋２列の画素の画素信号がアナログ信号からデジタル信号に変換される。
【００９８】
まず、時刻ｔ１３では読出指示生成部３１からランプ波生成の指示を受けたランプ波生成回路３３によって信号ＶＲＰ１の出力が開始される。また、時刻ｔ１３ではカウンタ３５から信号ＶＲＰ１の出力と同期して信号ＣＮＴ１の出力が開始される。
【００９９】
信号ＶＲＰ１を受けて比較器１６Ａ，１６Ｂは画素信号の電圧値と信号ＶＲＰ１の電圧値とを比較し、信号ＶＲＰ１の電圧値が画素信号の電圧値よりも大きくなると比較器１６Ａは信号Ｓ４ｎ＋１を出力し、比較器１６Ｂは信号Ｓ４ｎ＋３を出力する。ラッチ回路１７Ａ，１７Ｂは信号Ｓ４ｎ＋１，４ｎ＋３とを各々で受けて信号ＣＮＴ１の計数値を保持する。以上の動作は図４における時刻ｔ３〜ｔ４の動作と同様であるので詳細な説明は繰り返さない。
【０１００】
なお、読出指示生成部３１からランプ波生成回路３６にランプ波生成の指示がなされないので信号ＶＲＰ２は出力されない。また、読出指示生成部３１からカウンタ３８に信号ＣＮＴ２の生成指示がなされないのでカウンタ３８は信号ＣＮＴ２を生成しない。したがって比較器２６Ａ，２６Ｂ，ラッチ回路２７Ａ，２７Ｂは動作しない。
【０１０１】
続いて時刻ｔ１４〜ｔ１５（図中「水平読み出し」と示される）では、ラッチ回路１７Ａ，１７Ｂに保持された画素信号が出力される。
【０１０２】
まず、図４と同様に読出指示生成部３１から読出指示が水平走査回路１２に対して送られる。水平走査回路１２は読出指示を受けて信号φＨ４ｎ＋１と信号φＨ４ｎ＋３とをＨレベルに活性化させる。Ｈレベルに活性化された信号φＨ４ｎ＋１を受けてラッチ回路１７Ａは画素信号を出力し、Ｈレベルに活性化された信号φＨ４ｎ＋３を受けてラッチ回路１７Ｂは画素信号を出力する。
【０１０３】
なお、読出指示生成部３１から水平走査回路２２に対して読出指示が送られないので水平走査回路２２は動作しない。
【０１０４】
ｍ行のすべての列の画素について画素信号の水平読み出しが行なわれると、次にｍ＋１行目の画素の画素信号が読み出される。時刻ｔ１５〜ｔ１９における読み出し動作は時刻ｔ１１〜ｔ１５における動作と同様であるので説明は繰り返さない。
【０１０５】
以上に示される読み出し動作が画素アレイ１のすべての行に対して行われ、４ｎ＋１列と４ｎ＋２列の画素の画素信号が取り出される。
【０１０６】
図５において読み出される画素信号は図４と同じ８ビットのデジタル信号であるので解像度によらず画素信号のデータ精度は同一である。また、４ｎ＋１列と４ｎ＋２列の画素の画素信号はすべて第１の読出部９によって読み出され、第２の読出部１０には制御部３０から読み出し動作を指示する信号が送られないので待機状態となる。したがって実施の形態１の画像撮像装置１００は低解像度モードにおいて、高解像度モードと同一のデータ精度で画素信号を読み出しながら動作時の消費電力を低減することができる。
【０１０７】
［実施の形態２］
図６は、実施の形態２の画像撮像装置の構成の一例を示す図である。図６を参照して、画像撮像装置１００Ａは、画素アレイ１を備える。画素アレイ１は、画像の赤色成分を検出するＲ画素２と、画像の緑色成分を検出するＧｒ画素３およびＧｂ画素４と、画像の青色成分を検出するＢ画素５と、垂直読み出し線Ｌ４ｎ＋１〜Ｌ４ｎ＋４とを含む。画素アレイ１は図１における画素アレイ１と同一の構成であるので説明は繰り返さない。
【０１０８】
画像撮像装置１００Ａは、さらに、高解像度モードで画素アレイ１の行を１行選択し、低解像度モードで画素アレイ１の行を２行選択して選択した各画素に画素信号を出力させる垂直走査部６と、高解像度モードで１行の画素信号の一部を選択して画素アレイ１の下側に伝達し、低解像度モードで２行の画素信号の特定の４ｎ＋１列の画素の画素信号を下側に伝達するよう画素信号の伝達方向を切換えるスイッチ部７と、高解像度モードか低解像度モードで、スイッチ部７によって画素アレイ１の下側に伝達された画素信号以外の画素信号を選択し、画素アレイ１の上側に伝達するスイッチ部１８とを備える。
【０１０９】
スイッチ部７は、ｎを０以上の整数として画素アレイ１の垂直読み出し線Ｌ４ｎ＋１とＬ４ｎ＋３との間で接続を切り換えるスイッチ回路８を含む。スイッチ回路８は垂直読み出し線Ｌ４ｎ＋１と垂直読み出し線Ｌ４ｎ＋３との間で接続を切り換える。スイッチ回路８の接続については後に詳細な説明がなされる。
【０１１０】
スイッチ部１８は、ｎを０以上の整数として画素アレイ１の垂直読み出し線Ｌ４ｎ＋２とＬ４ｎ＋４との間で接続を切り換えるスイッチ回路１９を含む。スイッチ回路１９は垂直読み出し線Ｌ４ｎ＋２と垂直読み出し線Ｌ４ｎ＋４との間で接続を切り換える。スイッチ回路１９は解像度に応じて読み出される画素信号のうち、スイッチ回路８によって選択された画素信号以外の画素信号を選択する。スイッチ回路１９の接続については後に詳細な説明がなされる。
【０１１１】
画像撮像装置１００Ａは、さらに、スイッチ部７から出力された画素信号を読み出す第１の読出部９と、スイッチ部１８から出力された画素信号を読み出す第２の読出部１０とを備える。
【０１１２】
第１の読出部９は、スイッチ部７から受ける画素信号をＡＤ変換して出力指示を受けるまでデジタル信号を保持する第１の水平読出部１１と、第１の水平読出部１１に対して画素信号の出力を指示する水平走査回路１２と、第１の水平読出部１１から出力される画素信号を外部に出力するための出力端子１３とを含む。
【０１１３】
第１の水平読出部１１は、スイッチ部７から受ける各々の画素信号をＡＤ変換する第１のＡＤ変換部１４Ａ，１４Ｂを含む。第１のＡＤ変換部１４Ａは垂直読み出し線Ｌ４ｎ＋１に接続され、第１のＡＤ変換部１４Ｂは、スイッチ回路８に接続される。また、第１のＡＤ変換部１４Ａ，１４Ｂは水平走査回路１２から画素信号の出力の指示を受けて画素信号を出力する。図６において、図１と同様に水平走査回路１２から第１のＡＤ変換部１４Ａに送られる出力指示の信号はφＨ４ｎ＋１と示され、水平走査回路１２から第１のＡＤ変換部１４Ｂに送られる出力指示の信号はφＨ４ｎ＋３と示される。
【０１１４】
第１のＡＤ変換部１４Ａは、ノイズ除去後の画素信号を一定期間保持するノイズキャンセル回路１５Ａと、ノイズキャンセル回路１５Ａから出力される画素信号と信号ＶＲＰ１とを比較し、両方の信号のレベルが一致したときに信号Ｓ４ｎ＋１を出力する比較器１６Ａと、比較器１６Ａからの信号Ｓ４ｎ＋１を受けるまで一定のタイミングで計数し、信号Ｓ４ｎ＋１を受けたときの計数値を保持するラッチ回路１７Ａとを含む。
【０１１５】
第１のＡＤ変換部１４Ｂは、ノイズキャンセル回路１５Ａと同一の機能を有するノイズキャンセル回路１５Ｂと、比較器１６Ａと同一の機能を有する比較器１６Ｂと、ラッチ回路１７Ａと同一の機能を有し、比較器１６Ｂからの信号Ｓ４ｎ＋３を受けるラッチ回路１７Ｂとを含む。各々の機能についての説明は重複するので繰り返さない。
【０１１６】
第２の読出部１０は、画素アレイ１から受ける画素信号をＡＤ変換して出力指示を受けるまでデジタル信号を保持する第２の水平読出部２１と、第２の水平読出部２１に対して画素信号の出力を指示する水平走査回路２２と、第２の水平読出部２１から出力される画素信号を外部に出力するための出力端子２３とを含む。
【０１１７】
第２の水平読出部２１は、画素アレイ１から受ける各々の画素信号をＡＤ変換する第２のＡＤ変換部２４Ａ，２４Ｂを含む。第２のＡＤ変換部２４Ａは垂直読み出し線Ｌ４ｎ＋２に接続され、第２のＡＤ変換部２４Ｂはスイッチ回路１９接続される。また、第２のＡＤ変換部２４Ａ，２４Ｂは水平走査回路２２から画素信号の出力の指示を受けて画素信号を出力する。図６において、水平走査回路２２から第２のＡＤ変換部２４Ａに送られる出力指示の信号はφＨ４ｎ＋２と示され、水平走査回路２２から第２のＡＤ変換部２４Ｂに送られる出力指示の信号はφＨ４ｎ＋４と示される。
【０１１８】
第２のＡＤ変換部２４Ａは、ノイズキャンセル回路１５Ａ，１５Ｂと同一の機能を有するノイズキャンセル回路２５Ａと、比較器１６Ａ，１６Ｂと同一の機能を有する比較器２６Ａと、ラッチ回路１７Ａ，１７Ｂと同一の機能を有し、比較器２６Ａからの信号Ｓ４ｎ＋２を受けるラッチ回路２７Ａとを含む。各々の機能についての説明は重複するので繰り返さない。
【０１１９】
第２のＡＤ変換部２４Ｂは、ノイズキャンセル回路１５Ａ，１５Ｂ，２５Ａと同一の機能を有するノイズキャンセル回路２５Ｂと、比較器１６Ａ，１６Ｂ，２６Ａと同一の機能を有する比較器２６Ｂと、ラッチ回路１７Ａ，１７Ｂ，２７Ａと同一の機能を有し、比較器２６Ａからの信号Ｓ４ｎ＋４を受けるラッチ回路２７Ｂとを含む。各々の機能についての説明は重複するので繰り返さない。
【０１２０】
画像撮像装置１００Ａは、さらに、外部から動作モード信号を受けて垂直走査回路６に画素信号の出力を開始させ、動作モード信号が高解像度モードか低解像度モードかに応じてスイッチ部７，１８に画素信号の伝達方向を切換えさせる制御部３０とを備える。
【０１２１】
制御部３０は、外部から動作モード信号を受けて、垂直走査部６に高解像度モードで画素アレイ１の１行を選択させて、低解像度モードで、ｍを１以上の整数として、画素アレイ１の第ｍ行と第ｍ＋２行の２行を選択させる指示を生成し、第１の読出部９と第２の読出部１０に画素信号を読み出させる指示を生成する読出指示生成部３１を含む。なお、読出指示生成部３１は、ノイズキャンセル回路１５Ａに画素転送指示の信号ＣＴＲＬ１を送り、ノイズキャンセル回路２５Ａに画素転送指示の信号ＣＴＲＬ２を送る。また、読出指示生成部３１は、ノイズキャンセル回路１５Ｂに画素転送指示の信号ＣＴＲＬ５を送り、ノイズキャンセル回路２５Ｂに画素転送指示の信号ＣＴＲＬ６を送る。
【０１２２】
制御部３０は、さらに、スイッチ制御回路３２と、ランプ波生成回路３３，３６と、ＡＤＣ制御回路３４，３７と、カウンタ３５、３８とを含む。各々の機能は図１と同様であり、以後の説明は重複するので繰り返さない。
【０１２３】
制御部３０は、さらに、読出指示生成部３１の指示を受けてスイッチ回路８に信号ＳＷ１を送るスイッチ制御回路３２と、スイッチ回路１９に信号ＳＷ２を送るスイッチ制御回路３９を含む。
【０１２４】
実施の形態２の画像撮像装置１００Ａについて画素信号の読み出し動作を説明する。高解像度モードで画像が検出されるときには、画素アレイ１の画素信号は第１の読出部９と第２の読出部１０とに転送される。いっぽう、低解像度モードで画像が検出されるときには２行分の画素の画素信号が第１の読出部９とで第２の読出部１０とによって１回の読み出し動作で読み出されるので、画素信号は高速で読み出される。スイッチ回路８，１９によって画像の再生に必要な画素信号のみが第１の読出部９と第２の読出部１０に転送されるので不要な画素信号の読み出し動作が発生せず消費電力が低減される。
【０１２５】
また、スイッチ回路８，１９によって第１の読出部９と第２の読出部１０の各々に同色の画素の画素信号が振り分けられる。たとえばＲ画素２で検出された画素信号は第１の読出部９に転送され、Ｇｒ画素３で検出された画素信号は第２の読出部１０に転送される。Ｒ画素２の画素信号の強度が小さいときは第１の読出部９のみＡＤ変換の計数値の上限を下げることができ、色ごとに最適な入力レンジでＡＤ変換を実行することが可能になる。
【０１２６】
次に、実施の形態２の画像撮像装置１００Ａについて、高解像度モードで画素信号が読み出される場合と低解像度モードで画素信号が読み出される場合とを説明する。
【０１２７】
図７は、高解像度モードで画素信号が読み出される場合を示す模式図である。図７を参照して、画像撮像装置１００Ａにおいて画素アレイ１と、スイッチ部７，１８と、第１の読出部９と第２の読出部１０とが説明のために示される。画素アレイ１においては任意の連続する３行に配置されるＲ画素２，Ｇｒ画素３，Ｇｂ画素４，Ｂ画素５とが説明のために示される。また、第１の読出部９においては第１のＡＤ変換部１４Ａ，１４Ｂのみが説明のために示され、第２の読出部１０においては第２のＡＤ変換部２４Ａ，２４Ｂのみが説明のために示される。
【０１２８】
高解像度モードで画素信号が読み出される場合には、スイッチ回路８はＤ側すなわち垂直読み出し線Ｌ４ｎ＋３側に接続され、スイッチ回路１９もＤ側すなわち垂直読み出し線Ｌ４ｎ＋４側に接続される。よって奇数列の画素の画素信号は第１の読出部９に転送されてＡＤ変換され、偶数列の画素の画素信号は第２の読出部１０に転送されてＡＤ変換される。転送された信号は画像再生のため外部に出力される。図７における読み出し動作は図２の読み出し動作と同一である。
【０１２９】
図８は、低解像度モードで画素信号が読み出される場合を示す模式図である。図８を参照して、図７と同様に画像撮像装置１００Ａにおいて画素アレイ１と、スイッチ部７，１８と、第１の読出部９と第２の読出部１０とが説明のために示される。なお、図８で説明される画像撮像装置１００Ａの構成は図７と同様であるので以後繰り返さない。
【０１３０】
低解像度モードで、たとえば画素アレイ１の半分の列から画素信号が読み出される場合であれば同数のＲ画素２とＧｒ画素３とから画素信号が読み出される。図８において、スイッチ回路８はＣ側すなわち垂直読み出し線Ｌ４ｎ＋１側に接続され、スイッチ回路１９もＣ側すなわち垂直読み出し線Ｌ４ｎ＋２側に接続される。
【０１３１】
４ｎ＋１列に配置される画素のうち１行目の画素の画素信号は第１のＡＤ変換部１４Ａに転送され、３行目の画素の画素信号をは第１のＡＤ変換部１４Ｂに転送される。また、４ｎ＋２列に配置される画素のうち１行目の画素の画素信号は第２のＡＤ変換部２４Ａに転送され、３行目の画素の画素信号をは第２のＡＤ変換部２４Ｂに転送される。
【０１３２】
続いて、実施の形態２の画像撮像装置１００Ａについて高解像度モードでの動作と低解像度モードでの動作についてより詳細に説明する。
【０１３３】
図９は、高解像度モードで画素信号が読み出される場合の動作タイミングを示す図である。図の横軸は時間を示し、図の縦軸は図６に示される信号を示す。
【０１３４】
図６と図９を参照して、画素アレイ１のうちｍ行目の４ｎ＋１列〜４ｎ＋４列の画素とｍ＋１行目の４ｎ＋１列〜４ｎ＋４列の画素について画素信号の読み出しの動作が説明される。ここでｍは１以上の任意の整数であり、ｎは０以上の任意の整数である。
【０１３５】
まず、時刻ｔ２１〜ｔ２２（図中「画素読み出し」と示される）では、ｍ行目のすべての列の画素の画素信号が取り出される。時刻ｔ２１〜ｔ２２における画素信号取り出しの動作は、図４の時刻ｔ１〜ｔ２における動作と同様であるので以後の説明は繰り返さない。
【０１３６】
また、スイッチ制御回路３２からスイッチ回路８に送られる信号ＳＷ１はＬレベルであり、スイッチ制御回路３２からスイッチ回路１９に送られる信号ＳＷ２はＨレベルである。スイッチ回路８は、Ｌレベルの信号ＳＷ１を受けて垂直読み出し線Ｌ４ｎ＋３に接続される。スイッチ回路１９は、Ｈレベルの信号ＳＷ２を受けて垂直読み出し線Ｌ４ｎ＋４に接続される。
【０１３７】
さらに、時刻ｔ２１〜ｔ２２では読出指示生成部３１によって信号ＣＴＲＬ１，ＣＴＲＬ２がＨレベルに活性化される。信号ＣＴＲＬ１がＨレベルに活性化されるとノイズキャンセル回路１５Ａはノイズを除去した４ｎ＋１列の画素の画素信号を生成する。また、信号ＣＴＲＬ２がＨレベルに活性化されるとノイズキャンセル回路２５Ａはノイズを除去した４ｎ＋２列の画素の画素信号を生成する。
【０１３８】
さらに、時刻ｔ２１〜ｔ２２では読出指示生成部３１によって信号ＣＴＲＬ５，ＣＴＲＬ６がＨレベルに活性化される。信号ＣＴＲＬ５がＨレベルに活性化されるとノイズキャンセル回路１５Ｂはノイズを除去した４ｎ＋３列の画素の画素信号を生成する。また、信号ＣＴＲＬ６がＨレベルに活性化されるとノイズキャンセル回路２５Ａはノイズを除去した４ｎ＋４列の画素の画素信号を生成する。ノイズキャンセル回路１５Ａ，１５Ｂ，２５Ａ，２５Ｂにおけるノイズ除去の動作は図４における動作と同様であるので詳細な説明は繰り返さない。
【０１３９】
次に、時刻ｔ２２〜ｔ２３（図中「比較器初期化」と示される）では、画素信号をＡＤ変換するために比較器１６Ａ，１６Ｂ，２６Ａ，２６Ｂが初期化される。時刻ｔ２２〜ｔ２３における動作は図４のｔ２〜ｔ３における動作と同様であるので詳細な説明は繰り返さない。
【０１４０】
続いて、時刻ｔ２３〜ｔ２４（図中「ＡＤ変換」と示される）では、画素信号がアナログ信号からデジタル信号に変換される。時刻ｔ２３〜ｔ２４における動作は図４のｔ３〜ｔ４における動作と同様であるので詳細な説明は繰り返さない。
【０１４１】
続いて時刻ｔ２４〜ｔ２５（図中「水平読み出し」と示される）では、ラッチ回路１７Ａ，１７Ｂ，２７Ａ，２７Ｂに保持された画素信号が出力される。時刻ｔ２４〜ｔ２５における動作は図４のｔ４〜ｔ５における動作と同様であるので詳細な説明は繰り返さない。
【０１４２】
ｍ行のすべての列の画素について画素信号の水平読み出しが行なわれると、続いてｍ＋１行目の画素の画素信号が読み出される。
【０１４３】
時刻ｔ２５では信号φＶｍ＋１が活性化され、ｍ＋１行目のすべての列の画素の画素信号が取り出される。時刻ｔ２５〜ｔ２９における動作は時刻ｔ２１〜ｔ２５における動作と同様であるので、以後の説明は繰り返さない。
【０１４４】
図１０は、低解像度モードで画素信号が読み出される場合の動作タイミングを示す図である。図の横軸は時間を示し、図の縦軸は図６に示される信号を示す。
【０１４５】
図６と図１０とを参照して、画素アレイ１のうちｍ行目〜ｍ＋３行目の４ｎ＋１列，４ｎ＋２列の画素について画素信号の読み出しの動作が説明される。ここで、ｍは１以上の任意の整数であり、ｎは０以上の任意の整数である。
【０１４６】
まず、時刻ｔ３１〜ｔ３１５（図中「ｍ行画素読み出し」と示される）では、ｍ行目のすべての列の画素の画素信号が取り出される。時刻ｔ３１〜ｔ３１５における画素信号取り出しの動作は図４の時刻ｔ１〜ｔ２における動作と同様であるため、以後の説明は繰り返さない。
【０１４７】
時刻ｔ３１〜ｔ３１５においてスイッチ制御回路３２からの信号ＳＷ１はＬレベルであるのでスイッチ回路８は垂直読み出し線Ｌ４ｎ＋３に接続される。また、スイッチ制御回路３９からの信号ＳＷ２はＨレベルであるので、スイッチ回路１９は垂直読み出し線Ｌ４ｎ＋４に接続される。
【０１４８】
さらに時刻ｔ３１〜ｔ３１５において、読出指示生成部３１によって信号ＣＴＲＬ１と信号ＣＴＲＬ２とがＨレベルに活性化され、ノイズキャンセル回路１５Ａはｍ行目の４ｎ＋１列の画素の画素信号からノイズを除去した信号を生成し、ノイズキャンセル回路２５Ａはｍ行目の４ｎ＋２列の画素の画素信号からノイズを除去した信号を生成する。ノイズキャンセル回路１５Ａ，２５Ａにおけるノイズ除去の動作は図４の時刻ｔ１〜ｔ２の動作と同様であるため、詳細な説明は繰り返さない。
【０１４９】
次に、時刻ｔ３１５〜ｔ３２（図中「ｍ＋２行画素読み出し」と示される）では、ｍ＋２行目のすべての列の画素の画素信号が取り出される。時刻ｔ３１５〜ｔ３２における画素信号取り出し動作は時刻ｔ３１〜ｔ３１５における動作と同様であるため、詳細な説明は繰り返さない。
【０１５０】
時刻ｔ３１５においてスイッチ制御回路３２からの信号ＳＷ１はＨレベルに活性化され、スイッチ回路８は４ｎ＋１列の垂直読み出し線Ｌ４ｎ＋１に接続される。また、時刻ｔ３１５においてスイッチ制御回路３９からの信号ＳＷ２はＬレベルに不活性化され、スイッチ回路１９は４ｎ＋２列の垂直読み出し線Ｌ４ｎ＋２に接続される。
【０１５１】
さらに時刻ｔ３１５〜ｔ３２において、読出指示生成部３１によって信号ＣＴＲＬ５と信号ＣＴＲＬ６とがＨレベルに活性化され、ノイズキャンセル回路１５Ｂはｍ＋２行目の４ｎ＋１列の画素の画素信号からノイズを除去した信号を生成し、ノイズキャンセル回路２５Ｂはｍ＋２行目の４ｎ＋２列の画素の画素信号からノイズを除去した信号を生成する。ノイズキャンセル回路１５Ｂ，２５Ｂの動作は図９の時刻ｔ２１〜ｔ２２の動作と同様であるため詳細な説明は繰り返さない。
【０１５２】
次に、時刻ｔ３２〜ｔ３３（図中「比較器初期化」と示される）では、画素信号をＡＤ変換するために比較器１６Ａ，１６Ｂ，２６Ａ，２６Ｂが初期化される。時刻ｔ３２〜ｔ３３における動作は図９の時刻ｔ２２〜ｔ２３における動作と同様であるため詳細な説明は繰り返さない。
【０１５３】
続いて、時刻ｔ３３〜ｔ３４（図中「ＡＤ変換」と示される）では、画素信号がアナログ信号からデジタル信号に変換される。時刻ｔ３３〜ｔ３４における比較器１６Ａ，１６Ｂ、２６Ａ，２６Ｂの動作は図９における時刻ｔ２３〜ｔ２４における動作と同様であるので詳細な説明は繰り返さない。
【０１５４】
続いて時刻ｔ３４〜ｔ３５（図中「水平読み出し」と示される）では、ラッチ回路１７Ａ，１７Ｂ，２７Ａ，２７Ｂに保持された画素信号が出力される。時刻ｔ３４〜ｔ３５における動作は、図９における時刻ｔ４〜ｔ５における動作と同様であるため、詳細な説明は繰り返さない。
【０１５５】
ｍ行目とｍ＋２行目の４ｎ＋１列，４ｎ＋２列の画素について画素信号の水平読み出しが行なわれると、続いてｍ＋１行目とｍ＋３行目の４ｎ＋１列，４ｎ＋２列の画素の画素信号が読み出される。
【０１５６】
時刻ｔ３５〜ｔ３５５ではｍ＋１行目の４ｎ＋１列の画素と４ｎ＋２列の画素の画素信号が取り出される。時刻ｔ３５〜ｔ３５５における画素信号取り出しの動作は時刻ｔ３１〜ｔ３１５における画素信号取り出しの動作と同様であるため、詳細な説明は繰り返さない。
【０１５７】
また、時刻ｔ３５５〜ｔ３６ではｍ＋３行目の４ｎ＋１列の画素と４ｎ＋２列の画素の画素信号が取り出される。時刻ｔ３５５〜ｔ３６における画素信号取り出しの動作は時刻ｔ３１５〜ｔ３２における画素信号取り出しの動作と同様であるため、詳細な説明は繰り返さない。
【０１５８】
また、時刻ｔ３６〜ｔ３７（図中「比較器初期化」と示される）では比較器１６Ａ，１６Ｂ，２６Ａ，２６Ｂが初期化される。時刻ｔ３７〜ｔ３８（図中「ＡＤ変換」と示される）では画素信号がアナログ信号からデジタル信号に変換される。時刻ｔ３８〜ｔ３９（図中「水平読み出し」と示される）では、ラッチ回路１７Ａ，１７Ｂ，２７Ａ，２７Ｂに保持された画素信号が出力される。時刻ｔ３６〜ｔ３９の読み出し動作は、時刻ｔ３２〜ｔ３５の読み出し動作と同様であるので以後の説明は繰り返さない。
【０１５９】
以上に示される画素信号読み出し動作が画素アレイ１のすべての行に対して行われ、４ｎ＋１列と４ｎ＋２列のすべての画素から画素信号が取り出される。
【０１６０】
図１０において一度の読み出し動作において画素アレイの２行の画素から画素信号が取り出され、また、４ｎ＋１列の画素の画素信号は第１の読出部９に転送され、４ｎ＋２列の画素の画素信号は第２の読出部１０に転送されてＡＤ変換されることによって不要な画素信号の読み出し動作が発生せず消費電力が低減される。
【０１６１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１６２】
【図１】実施の形態１の画像撮像装置の構成の一例を示す図である。
【図２】高解像度モードで画素信号が読み出される場合を示す模式図である。
【図３】低解像度モードで画素信号が読み出される場合を示す模式図である。
【図４】高解像度モードで画素信号を読み出す場合の動作タイミングを示す図である。
【図５】低解像度モードで画素信号を読み出す場合の動作タイミングを示す図である。
【図６】実施の形態２の画像撮像装置の構成の一例を示す図である。
【図７】高解像度モードで画素信号が読み出される場合を示す模式図である。
【図８】低解像度モードで画素信号が読み出される場合を示す模式図である。
【図９】高解像度モードで画素信号が読み出される場合の動作タイミングを示す図である。
【図１０】低解像度モードで画素信号が読み出される場合の動作タイミングを示す図である。
【図１１】列ＡＤＣを上下に配置した従来のＣＭＯＳイメージセンサの構成の一例を示す図である。
【図１２】高解像度モードで画素アレイ５１から画素信号が読み出される場合を示す模式図である。
【図１３】低解像度モードで画素アレイ５１から画素信号が読み出される場合を示す模式図である。
【図１４】高解像度モードで画素アレイ５１から画素信号が読み出される場合の動作タイミングを示す図である。
【図１５】低解像度モードで画素アレイ５１から画素信号が読み出される場合の動作タイミングを示す図である。
【符号の説明】
【０１６３】
１，５１  画素アレイ、２  Ｒ画素、３  Ｇｒ画素３、４  Ｇｂ画素、５  Ｂ画素、６  垂直走査回路、７，１８  スイッチ部、８，１９  スイッチ回路、９  第１の読出部、１０  第２の読出部、１１  第１の水平読出部、１２，２２  水平走査回路、１３，２３  出力端子、１４Ａ，１４Ｂ，６４Ａ，６４Ｂ  第１のＡＤ変換部、１５Ａ，１５Ｂ，２５Ａ，２５Ｂ  ノイズキャンセル回路、１６Ａ，１６Ｂ，２６Ａ，２６Ｂ  比較器、１７Ａ，１７Ｂ，２７Ａ，２７Ｂ  ラッチ回路、２１  第２の水平読出部、２４Ａ，２４Ｂ，７４Ａ，７４Ｂ  第２のＡＤ変換部、３０，８０  制御部、３１  読出指示生成部、３２，３９  スイッチ制御回路、３３，３６  ランプ波生成回路、３４，３７  ＡＤＣ制御回路、３５，３８  カウンタ、５２-５５  画素、５６  垂直走査回路、５９  第１の読出部、６０  第２の読出部、Ｌ４ｎ＋１〜Ｌ４ｎ＋４  垂直読み出し線、１００，１００Ａ，２００  画像撮像装置。
【図１】
2005184634.tif 000003
【図２】
2005184634.tif 000004
【図３】
2005184634.tif 000005
【図４】
2005184634.tif 000006
【図５】
2005184634.tif 000007
【図６】
2005184634.tif 000008
【図７】
2005184634.tif 000009
【図８】
2005184634.tif 000010
【図９】
2005184634.tif 000011
【図１０】
2005184634.tif 000012
【図１１】
2005184634.tif 000013
【図１２】
2005184634.tif 000014
【図１３】
2005184634.tif 000015
【図１４】
2005184634.tif 000016
【図１５】
2005184634.tif 000017