(57)【要約】【課題】測定の誤差の原因となる参照容量を用いずに、微小な容量を確実に捉えることができる容量検出回路および検出方法並びに指紋センサを提供する。【解決手段】エリア型のセンサ部１は複数の列配線と行配線とがマトリックス状に配置され、配線の交差点の近傍に微小な容量を発生する。容量検出回路４ａはエリア型のセンサ部１の容量を検出する。列配線駆動部４１は列配線に第１の電圧と次いで第２の電圧を出力する。スイッチドキャパシタ回路４２は列配線に第１の電圧を加えた時、容量の充電に対応する第３の電圧を出力し、列配線に第２の電圧を加えた時、容量の放電に対応する第４の電圧を出力する。演算制御回路４７は各交差点の容量について第３の電圧と第４の電圧との差を演算する。【選択図】      図１
2005049107.tif 000002
【特許請求の範囲】
【請求項１】
複数の列配線および行配線が対向して形成されたマトリックス状の検出線を有するエリア型センサに用いられ、前記列配線および行配線が交差する各交差点の近傍の微小な容量を検出する容量検出回路であって、
前記列配線へ、第１の電圧に立ち上がり次いで第２の電圧に立ち下がる信号を出力する列配線駆動手段と、
前記列配線が前記第１の電圧によって駆動された時、前記交差点の容量を充電する電流に対応する第３の電圧を出力し、前記列配線が前記第２の電圧によって駆動された時、前記交差点の容量を放電する電流に対応する第４の電圧を出力する行電圧出力手段と、
前記行電圧出力手段から出力された第３の電圧と第４の電圧との差を演算する演算手段と、を備え、前記列配線および行配線が交差する各交差点の各々について前記第３の電圧と第４の電圧との差を求めることを特徴とする容量検出回路。
【請求項２】
複数の列配線および行配線が対向して形成されたマトリックス状の検出線を有するエリア型センサに用いられ、前記列配線および行配線が交差する各交差点の近傍の微小な容量を検出する容量検出回路であって、
前記列配線へ、第１の電圧に立ち上がり次いで第２の電圧に立ち下がる信号を順次出力する列配線駆動手段と、
前記各列配線に各々設けられ、前記列配線が前記第１の電圧によって駆動された時、前記交差点の容量を充電する電流に対応する第３の電圧を出力し、前記列配線が前記第２の電圧によって駆動された時、前記交差点の容量を放電する電流に対応する第４の電圧を出力する行電圧出力手段と、
前記各行電圧出力手段に対応して設けられ、前記行電圧出力手段から出力される電圧をホールドするホールド手段と、
前記ホールド手段の出力を順次選択して出力する選択手段と、
前記選択手段の出力をディジタルデータに変換するアナログ／ディジタル変換手段と、
前記アナログ／ディジタル変換手段の出力を記憶し、記憶した各データに基づいて前記第３の電圧と第４の電圧との差電圧を前記各列配線および行配線の交差点について演算する演算手段と、を備えることを特徴とする容量検出回路。
【請求項３】
前記各交差点にあって検出された前記第３の電圧および第４の電圧のうちの最大値を求める最大値検出手段と、
前記最大値検出手段によって検出された最大値が予め設定された所定値より小さい場合に、前記各交差点における第３の電圧と第４の電圧との差電圧を基準電圧として記憶部に設定する基準設定手段と、
前記各交差点における第３の電圧と第４の電圧との差電圧から前記記憶部内の基準電圧を減算し、減算結果をオフセット補正後のデータとして出力する補正手段と、をさらに設けたことを特徴とする請求項１に記載の容量検出回路。
【請求項４】
前記各交差点にあって検出された前記第３の電圧および第４の電圧のうちの最大値を求める最大値検出手段と、
前記各交差点における第３の電圧および第４の電圧を増幅して出力する増幅手段と、
前記最大値検出手段によって検出された最大値が予め設定された所定値より小さい場合に、前記各交差点における第３の電圧および第４の電圧を増幅する増幅率を上げ、また、予め設定された別の所定値より大きい場合に、前記各交差点における第３の電圧および第４の電圧を増幅する増幅率を下げる増幅率調整手段と、をさらに設けたことを特徴とする請求項１に記載の容量検出回路。
【請求項５】
請求項１〜請求項４のいずれかの項に記載の容量検出回路を有することを特徴とする指紋センサ。
【請求項６】
複数の列配線および行配線が対向して形成されたマトリックス状の検出線を有するエリア型センサに用いられ、前記列配線および行配線が交差する各交差点の近傍の微小な容量を検出する容量検出方法であって、
前記列配線へ、第１の電圧に立ち上がり次いで第２の電圧に立ち下がる信号を出力し、
前記列配線が前記第１の電圧によって駆動された時、前記交差点の容量を充電する電流に対応する第３の電圧を検出し、前記列配線が前記第２の電圧によって駆動された時、前記交差点の容量を放電する電流に対応する第４の電圧を検出し、
前記行電圧出力手段から出力された第３の電圧と第４の電圧との差を演算し、前記列配線および行配線が交差する各交差点の各々について前記第３の電圧と第４の電圧との差を求めることを特徴とする容量検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、微小容量を検出する容量検出回路および検出方法並びにそれを用いた指紋センサに関する。
【０００２】
【従来の技術】
従来、バイオメトリクス（生態認証技術）の中で最も有望とされる指紋センサとして、所定の間隔で列配線と行配線を２枚のフィルムの表面にそれぞれ形成し、このフィルムを絶縁膜等を介して所定の間隔をおいて対向して配置した感圧式容量センサが開発されている。この感圧式容量センサでは、指を置いたときに指紋の形状に対応してフィルム形状が変形し、列配線と行配線の間隔が場所によって変化して、指紋の形状が列配線および行配線の交点の容量として検出される。この感圧式容量センサにおいて、数百ｆＦ（フェムトファラッド）に満たない容量を検出するのに応用できる従来技術としては、容量をスイッチドキャパシタ回路により、電気信号に変換する検出回路が挙げられる。これは、第１のセンサ駆動信号で駆動され、検出対象の容量を検出するセンサ容量素子と、第２のセンサ駆動信号で駆動され検出回路基準容量となる参照容量素子とが共通のスイッチドキャパシタ回路に接続され、交互に動作する第１および第２のサンプルホールド部がそれぞれの出力信号をサンプリングした後に、サンプリング結果の差を求めることにより、検出信号を得るものである。
【０００３】
この検出回路は、共通のスイッチドキャパシタ回路において、検出対象となる容量Ｃｓが帰還容量Ｃｆに反比例して、安定した検出が可能であり、且つ、スイッチドキャパシタ回路のリセットスイッチ（帰還制御スイッチ）のゲート電極と他電極間の寄生容量に蓄積された電荷Ｑｄが他の電極に漏れ出る影響（フィードスルー）が相殺される。また、スイッチドキャパシタ回路の基準電位のオフセット成分や入力信号などに含まれる低周波のノイズに対しては、２つのサンプリング結果の差を求めることによりある程度除去できる効果も期待される（例えば、特許文献１）。
【０００４】
【特許文献１】
特開平８−１４５７１７号公報（段落００１８−００５２、図１〜図４）
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の検出回路は、単一の容量の変化を安定して検出するために考案されたものであり、エリア型センサのように、複数の列配線と行配線がマトリックス状をなし、列配線と行配線との交差点の近傍の微小な容量を検出する回路に適用する場合には問題点が生じる。
具体的には、指紋センサの分解能としては５０μｍ程度が求められており、列配線と行配線が交差することによる容量値Ｃｓおよびその変化量ΔＣｓは数百ｆＦ（フェムトファラッド）に満たない微小なものである。そのため、検出対象容量Ｃｓとほぼ同程度の容量になることを要求される参照容量Ｃｒを誤差なく安定して形成することが難しく、検出信号が参照容量Ｃｒの変動等の影響を受けるため十分なＳ／Ｎ比をもつ検出信号が得られないという問題があった。
さらに、マトリックス型のセンサの場合、複数の行配線にそれぞれ複数のスイッチドキャパシタ回路と参照容量Ｃｒを接続しなければならないが、或る１つの列配線に対して、交差する各行配線に接続する複数の参照容量Ｃｒ間にバラツキが発生し、検出系全体においては、各参照容量を基準容量とし難いという問題点があった。
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的は、測定の誤差の原因となりうる参照容量Ｃｒを用いずに、差動演算により、Ｃｒがない場合でもオフセットの除去が行え、微小な容量に相当する出力電圧を確実に捉えることができる容量検出回路および検出方法並びに指紋センサを提供することにある。
【０００７】
【課題を解決するための手段】
この発明は、複数の列配線および行配線が対向して形成されたマトリックス状の検出線を有するエリア型センサに用いられ、前記列配線および行配線が交差する各交差点の近傍の微小な容量を検出する容量検出回路であって、前記列配線へ、第１の電圧に立ち上がり次いで第２の電圧に立ち下がる信号を出力する列配線駆動手段と、前記列配線が前記第１の電圧によって駆動された時、前記交差点の容量を充電する電流に対応する第３の電圧を出力し、前記列配線が前記第２の電圧によって駆動された時、前記交差点の容量を放電する電流に対応する第４の電圧を出力する行電圧出力手段と、前記行電圧出力手段から出力された第３の電圧と第４の電圧との差を演算する演算手段とを備え、前記列配線および行配線が交差する各交差点の各々について前記第３の電圧と第４の電圧との差を求めることを特徴とする。
この構成によれば、前記交差点の容量への充放電電流に対して常に一定方向に重畳するフィードスルーによる放電電流の影響を、前記充電時の出力電圧と前記放電時の出力電圧の差を取る構成としたため、フィードスルーによる放電電流の影響を相殺することができる。
【０００８】
この発明は、複数の列配線および行配線が対向して形成されたマトリックス状の検出線を有するエリア型センサに用いられ、前記列配線および行配線が交差する各交差点の近傍の微小な容量を検出する容量検出回路であって、前記列配線へ、代１の電圧に立ち上がり次いで第２の電圧に立ち下がる信号を順次出力する列配線駆動手段と、前記各列配線に各々設けられ、前記列配線が前記第１の電圧によって駆動された時、前記交差点の容量を充電する電流に対応する第３の電圧を出力し、前記列配線が前記第２の電圧によって駆動された時、前記交差点の容量を放電する電流に対応する第４の電圧を出力する行電圧出力手段と、前記各行電圧出力手段に対応して設けられ、前記行電圧出力手段から出力される電圧をホールドするホールド手段と、前記ホールド手段の出力を順次選択して出力する選択手段と、前記選択手段の出力をディジタルデータに変換するアナログ／ディジタル変換手段と、前記アナログ／ディジタル変換手段の出力を記憶し、記憶した各データに基づいて前記第３の電圧と第４の電圧との差電圧を前記各列配線および行配線の交差点について演算する演算手段とを備えることを特徴とする。
この構成によれば、複数の前記列配線に順次測定用の信号を与え、それに対応し、対象となる行配線の測定データを保持し、順次選択してアナログ／ディジタル変換して、容量検出と平行してデータを処理する構成としたため、効率よく測定データの処理をすることができる。
【０００９】
この発明は、前記各交差点にあって検出された前記第３の電圧および第４の電圧のうちの最大値を求める最大値検出手段と、前記最大値検出手段によって検出された最大値が予め設定された所定値より小さい場合に、前記各交差点における第３の電圧と第４の電圧との差電圧を基準電圧として記憶部に設定する基準設定手段と、前記各交差点における第３の電圧と第４の電圧との差電圧から前記記憶部内の基準電圧を減算し、減算結果をオフセット補正後のデータとして出力する補正手段とをさらに設けたことを特徴とする。
この構成によれば、前記最大値検出手段によって、所定値より小さい場合は、指が置かれていない状態とみなして、これをオフセット値として蓄積し、所定値より大きい場合は、指が置かれた状態として、得られた値から、オフセット値を補正する構成としたため、指が置かれたときの値の変化を明確にすることができる。
【００１０】
この発明は、前記各交差点にあって検出された前記第３の電圧および第４の電圧のうちの最大値を求める最大値検出手段と、前記各交差点における第３の電圧および第４の電圧を増幅して出力する増幅手段と、前記最大値検出手段によって検出された最大値が予め設定された所定値より小さい場合に、前記各交差点における第３の電圧および第４の電圧を増幅する増幅率を上げ、また、予め設定された別の所定値より大きい場合に、前記各交差点における第３の電圧および第４の電圧を増幅する増幅率を下げる増幅率調整手段とをさらに設けたことを特徴とする。
この構成によれば、指紋センサの特質として、指を強く押さえたときと弱く押さえたときで、検出信号全般のレベルに差が出るが、指紋センサの特質としては、山と谷のデータのコントラストが重要であるため、全般的にレベルが弱い場合でも、全般的な検出系のゲインを上げて、測定データのコントラストを調整する構成としたため、全般的にレベルが低い場合でも、測定データのコントラストを確保することができる。
【００１１】
この発明は、請求項１〜請求項４のいずれかの項に記載の容量検出回路を有することを特徴とする。
この構成によれば、微小な容量に相当する出力電圧を参照容量を用いずに得られ、並行処理でデータを効率よく処理し、指が置かれた状態を確実に認識し、測定データのコントラストが低い場合でもコントラストを調整する構成としたため、  確実に指紋を認識することができる。
【００１２】
この発明は、複数の列配線および行配線が対向して形成されたマトリックス状の検出線を有するエリア型センサに用いられ、前記列配線および行配線が交差する各交差点の近傍の微小な容量を検出する容量検出方法であって、前記列配線へ、第１の電圧に立ち上がり次いで第２の電圧に立ち下がる信号を出力し、前記列配線が前記第１の電圧によって駆動された時、前記交差点の容量を充電する電流に対応する第３の電圧を検出し、前記列配線が前記第２の電圧によって駆動された時、前記交差点の容量を放電する電流に対応する第４の電圧を検出し、前記行電圧出力手段から出力された第３の電圧と第４の電圧との差を演算し、前記列配線および行配線が交差する各交差点の各々について前記第３の電圧と第４の電圧との差を求めることを特徴とする。
この構成によれば、前記交差点の容量への充放電電流に対して常に一定方向に重畳するフィードスルーによる放電電流の影響を、前記充電時の出力電圧と前記放電時の出力電圧の差を取る構成としたため、フィードスルーによる放電電流の影響を相殺することができる。
【００１３】
【発明の実施の形態】
以下、図面を参照し、この発明の第１の実施の形態について説明する。
図１は、本発明の第１の実施形態を説明する全体の構成を示すブロック図である。この図において、列配線駆動部４１（列配線駆動手段）は、センサ部１の各列配線へ、特定電位に立ち上がり、立ち下がる信号を順次出力する。信号を出力していないときは、接地電位を保持する。センサ部１の各行配線からの出力信号は、容量検出回路４ａに入力される。
【００１４】
容量検出回路４ａは、センサ部１からの出力信号を受けて、列配線、行配線の各交差点の容量を検出する。以下、容量検出回路４ａの内部の機能について説明する。各行配線毎にスイッチドキャパシタ回路４２、４２・・・が接続される。スイッチドキャパシタ回路４２、４２・・・は、その回路４２が接続されている行配線の各交差点の容量に対応する電圧を出力する。サンプルホールド回路４４、４４・・・はスイッチドキャパシタ回路４２、４２・・・の出力信号をホールドし、セレクタ回路４５へ出力する。セレクタ回路４５は、タイミング制御回路４３の出力する切換信号に従って、サンプルホールド回路４４、４４・・・の各出力を順次Ａ／Ｄコンバータ４６に選択的に出力する。Ａ／Ｄコンバータ４６は、入力された信号をディジタル信号に変換し、演算制御回路４７に出力する。演算制御回路４７は、Ａ／Ｄコンバータ４６の出力データを順次内部のメモリに記憶させ、次いで、記憶させた各データに基づいてセンサ部１の列配線、行配線の各交差点の容量を算出し算出結果を出力する。タイミング制御回路４３は装置各部のタイミング制御を行う。
【００１５】
図２（ａ）は、センサ部１の平面図、図２（ｂ）は断面図である。図２（ａ）に示すように、例えば、５０μｍピッチで配列された列配線１１と行配線１２とが、交差している。図２（ｂ）に示すように、基板１３の上に列配線１２が配置され、その上に絶縁膜１４が積層され、その上に空隙１５だけ間隔がおかれてフィルム１６が配置され、フィルム１６の下面に列配線１１が取付けられている。この行配線１１と列配線１２との交差点近傍で、空隙１５と絶縁膜１４を介在し容量が形成される。
【００１６】
上述したセンサ部１の上に指を当てると、図３に示すように、指１７の凹凸によって、フィルム１６と列配線１１が変形し、空隙１５が変化し、それにより、列配線１１と行配線１２の交差点の近傍に形成される容量が変化する。
【００１７】
図４は、センサ部１の列配線および行配線間の容量マトリックスを示す概念図である。センサ部１は、マトリックス状の容量１８、１８・・・から構成され、列配線駆動部４１と容量検出回路４ａとが接続される。
【００１８】
図５は、スイッチドキャパシタ回路４２の構成を示す回路図である。この図に示すように、スイッチドキャパシタ回路４２はオペアンプ２１と、オペアンプ２１の反転入力端子と出力端子の間に接続された帰還容量Ｃｆと、帰還容量Ｃｆの電荷を放電するためのアナログスイッチ２４とから構成されている。そして、オペアンプ２１の非反転入力端子が基準電位に接続されている。なお、図において、Ｃｐはオペアンプ２１の寄生容量、Ｃｓは前述した交差点の容量、Ｃｙは検出対象外の列配線の容量の総和である。
【００１９】
次に、図１および図５に示す回路の動作を図６および図７を参照して説明する。
列配線駆動部４１は、タイミング制御回路４３から出力されるクロックパルスに基づいて、一定幅のパルス信号を生成し、センサ部１の第１列目から第２列目、第３列目・・・と順に加えていく（図６（ｃ）、図７（ｆ）参照）。またこの時、パルス信号を出力している列線以外の列線へは接地電位を出力する。タイミング制御回路４３は、図６（ｂ）および図７（ａ）に示すように、列配線駆動信号の立ち上がりのわずか前の時点、および、立ち下がりのわずか前の時点においてリセット信号をスイッチドキャパシタ回路４２へ出力し、また、図６（ｄ）、図７（ｂ）に示すように、上記リセット信号のわずか前の時点において、サンプルホールド信号をサンプルホールド回路４４へ出力する。
【００２０】
また、このタイミング制御回路４３は、サンプルホールド信号間において、Ｎ個（Ｎはサンプルホールド回路４４の数）の切り換え信号をセレクタ回路４５へ出力する。これにより、図７（ｃ）に示すように、１つのサンプルホールド信号によってサンプルホールド回路４４、４４・・・にホールドされた各信号は、次のサンプルホールド信号までの間に、順次、セレクタ回路を介してＡ／Ｄコンバータへ供給され、ここで、ディジタルデータに変換され、演算制御回路４７内のメモリに書き込まれる。
【００２１】
次に、スイッチドキャパシタ回路４２の動作を説明する。まず、図６に示す時刻ｔ１において、タイミング制御回路４３からリセット信号が出力されると、アナログスイッチ２４（図５）がオンとなり、帰還容量Ｃｆが放電され、オペアンプ２１の出力ＯＵＴが基準電位となる。次いで、このリセット信号がオフになると、アナログスイッチ２４のゲート寄生容量によるフィードスルーにより、オペアンプ２１の出力電圧がわずかに上昇する（図６（ａ）の符号Ｆｄ参照）。次に、時刻ｔ２において、列配線駆動信号が立ち上がると、同信号が列配線と行配線の交差点の容量Ｃｓを介してオペアンプ２１の反転入力端へ加えられ、これにより、オペアンプ２１の出力ＯＵＴが図６（ａ）に示すように、徐々に下降する。
【００２２】
次に、時刻ｔ３において、タイミング制御回路４３からサンプルホールド信号が出力されると、その時のオペアンプ２１の出力ＯＵＴの電圧Ｖａがサンプルホールド回路４４にホールドされる。次に、時刻ｔ４において、再びリセット信号が出力されると、帰還容量Ｃｆが放電され、オペアンプ２１の出力ＯＵＴが基準電位に戻る。次いで、リセット信号がオフになると、前述した場合と同様にアナログスイッチ２４のゲート寄生容量によるフィードスルーにより、オペアンプ２１の出力電圧がわずかに上昇する。
【００２３】
次に、時刻ｔ５において、列配線駆動信号が立ち下がると、同信号により列配線と行配線の交差点の容量Ｃｓが放電され、これに伴い、オペアンプ２１の出力ＯＵＴが徐々に上昇する。次に、時刻ｔ６において、タイミング制御回路４３からサンプルホールド信号が出力されると、その時のオペアンプ２１の出力ＯＵＴの電圧Ｖｂがサンプルホールド回路４４にホールドされる。次に、時刻ｔ７において、リセット信号が出力されると、帰還容量Ｃｆが放電され、オペアンプ２１の出力ＯＵＴが基準電位に戻る。以下、上記の動作が繰り返される。
【００２４】
上述した測定においては、出力ＯＵＴが基準電位から下降する場合も、上昇する場合も、アナログスイッチ２４のフィードスルー電流によるオフセットＶｋが＋方向に発生する。この実施形態のように、検出対象の容量Ｃｓが数十から数百フェムトファラッドの場合はこのフィードスルーによるオフセットを無視できない。上記の測定において、
Ｖａ０＝−Ｖａ＋Ｖｋ
が検出対象容量Ｃｓに比例する電圧となるが、測定される電圧はＶａであり、この電圧Ｖａにはオフセットによる誤差Ｖｋが含まれてしまう。
Ｖａ＝−Ｖａ０＋Ｖｋ
そこで、この実施形態においては、検出対象容量Ｃｓの放電時の電圧Ｖｂも測定する。ここで、電圧
Ｖｂ０＝Ｖｂ−Ｖｋ
が容量Ｃｓに比例する電圧であり、測定される電圧は
Ｖｂ＝Ｖｂ０＋Ｖｋ
となる。これらの電圧Ｖａ、Ｖｂをサンプルホールド回路４４によってホールドし、次いでホールドした電圧をＡ／Ｄ変換し、演算制御回路４７内のメモリに記憶させる。そして、演算制御回路４７において、
Ｖｂ−Ｖａ＝（Ｖｂ０＋Ｖｋ）−（Ｖｋ−Ｖａ０）＝Ｖｂ０−Ｖａ０
なる演算を行い、これにより、オフセット誤差を含まない測定値を得る。
【００２５】
以上のように、上記実施形態によれば、列配線の電位を立ち上げたときと立ち下げたときのスイッチドキャパシタ回路の出力信号の差を取ることにより、フィードスルーの影響もなく容量値を測定できる。また、セレクタを設けたことで、測定時間を要するスイッチドキャパシタ回路の測定を各線で並行して行い、センサ全体の測定速度を上げることができる。
【００２６】
次に、この発明の第２の実施形態について説明する。
上述した第１の実施形態は基準がないため、センサ部１の構成、特に、指を当てていない時の容量の違いによって、センサ部１が変わると測定値が異なってくる。そこで、この第２の実施形態においては、予め、オフセット補正データを用意する。
【００２７】
すなわち、図８に示すように、全交差点の測定が終了し、上記演算結果がでた時点において、全交差点の測定値の最大値および最小値から最大振幅値を演算する（ステップＳａ１）。次に、その最大振幅値が予め設定された基準値を超えているか否かを判断する。そして、判断結果が「ＮＯ」の場合は、測定が指をセンサ部１に当てないで行われたと判断し、まず、測定値の平均値を求め、次いで、各測定値から平均値を減算してオフセット値を求める（ステップＳａ３）。次に、そのオフセット値をメモリに記憶させる（ステップＳａ４）。一方、全交差点の測定値の最大値および最小値から求めた最大振幅値が予め設定された基準値を超えている場合は、センサ部１に指が当てられていると判断し、測定値からメモリ内のオフセット値を減算して補正後の測定値を求める（ステップＳａ５）。
【００２８】
尚、オフセット補正において、電源投入時から、エリア型センサに指が置かれ、オフセット値を採取することができない場合は、電源投入時から測定値が基準値を超えることをもって、電源投入当初から指が置かれていると判断し、その測定値をオフセット値に使用せず、それ以前の電源投入時に採取したオフセット値を不揮発性メモリに蓄積しておいて、それを、次回の電源投入時にオフセット値として使用すればよい。
【００２９】
以上のように、上記実施形態によれば、予め、オフセット補正データを用意してそれにより測定値の補正をかけることにより、容量値を安定して測定することができる。
【００３０】
次に、この発明の第３の実施形態について図９および図１０を参照して説明する。
図９は、本発明の第３の実施形態を説明する全体の構成を示すブロック図である。この第３の実施形態における、列配線駆動部４１およびセンサ部１は、図１と同じであるが、容量検出回路４ｂにおいて、セレクタ回路４５とＡ／Ｄコンバータ４６との間にゲイン可変アンプ５１を介挿し、演算制御回路４７の出力するゲインレベル制御信号によって、ゲイン可変アンプ５１のゲインレベルが調整される機能をさらに設けたことが異なっている。この機能をもたせる目的は、指紋センサの特質として、データの山と谷の部分のレベルの大小を相対的に判別ができれば、絶対的なレベルの大小は問題とならないので、例えば、指がセンサに置かれたときの強さによって、測定データの絶対的なレベルが低下した時にも、山と谷のレベルの差が顕著に現れるように、ゲイン可変アンプ５１のゲインを上げ、測定データのコントラストを確保することである。
図１０は、演算制御回路４７ならびにゲイン可変アンプ５１のゲインレベル調整の手順を示すフローチャートである。以下、図に従ってこの実施形態の動作を説明する。
【００３１】
先ず、出力信号の最大値、最小値および信号振幅値を算出し（ステップＳｂ１）、信号振幅値が基準を超えるか否かが判断される（ステップＳｂ２）。そして、判断結果が「ＮＯ」の場合は、ゲインレベル調整の必要がないとみなし、何も行わずに、ゲインレベル調整動作を終了する。一方、ステップＳｂ２で「ＹＥＳ」と判断されたときは、最大値が基準を超えるか否かが判断される（ステップＳｂ３）。判断結果が「ＹＥＳ」の場合は、現在のゲインレベルが最小か否かが判断され（ステップＳｂ４）、判断結果が「ＮＯ」の場合は、ゲインレベルを１段階下げて（ステップＳｂ５）、ゲインレベル調整動作を終了する。一方、判断結果が「ＹＥＳ」の場合は、ゲインレベルの下降調整ができない状態なので、何も行わずにゲインレベル調整動作を終了する。一方、ステップＳｂ３で判断結果が「ＮＯ」の場合は、最小値が基準を下回るか否かが判断される（ステップＳｂ６）。判断結果が「ＹＥＳ」の場合は、現在のゲインレベルが最大か否かが判断され（ステップＳｂ７）、判断結果が「ＮＯ」の場合は、ゲインレベルを１段階上げて（ステップＳｂ８）、ゲインレベル調整動作を終了する。一方、判断結果が「ＹＥＳ」の場合は、ゲインレベルの上昇調整ができない状態なので、何も行わずにゲインレベル調整動作を終了する。また、ステップＳｂ６で判断結果が「ＮＯ」の場合も、何も行わずにゲインレベル調整動作を終了する。
【００３２】
尚、ゲインレベル調整において、指がセンサに置かれていない状態を検知してゲインレベルを固定してもよい。
【００３３】
以上のように、上記実施形態によれば、データの山と谷のコントラストが重要な指紋センサにおいて、指が弱く置かれ、検出出力全体のレベルが弱い場合でも、アンプのゲインを調整することで、データの山と谷のコントラストを確保することができる。
【００３４】
次に、この発明の第４の実施の形態について説明する。
図１１は、本発明の第４の実施形態を説明する全体の構成を示すブロック図である。この第４の実施形態による、列配線駆動部４１およびセンサ部１は、図１と同じであるが、容量検出回路４ｃにおいて、スイッチドキャパシタ回路４２の入力端子とセンサ部１との間に初段セレクタ回路６１を介挿し、且つ、サンプルホールド回路４４とＡ／Ｄコンバータ４６との間に後段セレクタ回路６２を介挿し、スイッチドキャパシタ回路４２とサンプルホールド回路４４の設置数を減らすようにしたことが異なっている。以下、この実施形態の動作を説明する。
【００３５】
本発明の第４の実施形態の動作は、第１の実施形態における動作と基本的には同じであるが、各行配線の測定順序が異なり、それに同期してタイミング制御回路４３が各部に制御信号を出力する。例えば、初段セレクタ回路６１の入力チャンネル数をＰとすると、１つのスイッチドキャパシタ回路４２およびサンプルホールド回路４４によって、Ｐ本の行配線に接続されている容量を測定することになる。具体的な例として、１つの初段セレクタ６１に接続されたＰ本の行配線のうち、先ず１番目の行配線を選択して測定し、これを順次２、３、・・・Ｐ番目の線まで測定を繰り返す方法がある。この時、後段セレクタ６２は、第１の実施形態でのセレクタ４５に相当する動作をする。
【００３６】
以上のように、上記実施形態によれば、セレクタ回路を前段と後段に分けたことにより、スイッチドキャパシタ回路４２とサンプルホールド回路４４の設置数を減らすことができる。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、微小な容量変化を確実に捉えることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を説明する全体の構成を示すブロック図である。
【図２】エリア型センサの平面図および断面図である。
【図３】感圧式のエリア型指紋センサの動作の様子を示す図である。
【図４】エリア型指紋センサの列配線および行配線間の容量マトリックスを示す概念図である。
【図５】同実施形態で用いるセンサ部およびスイッチドキャパシタ回路の回路図である。
【図６】同実施形態での検出信号およびスイッチドキャパシタ回路の制御信号のタイミングチャートである。
【図７】同実施形態でのセレクタおよび列配線の制御信号のタイミングチャートである。
【図８】第２の実施形態を示すオフセット補正方法のフローチャートである。
【図９】第３の実施形態を示す全体のブロック図である。
【図１０】同実施形態でのゲイン調整方法のフローチャートである。
【図１１】第４の実施形態を示す全体のブロック図である。
【符号の説明】
１  ・・・  センサ部
４ａ，４ｂ，４ｃ  ・・・  容量検出回路
１１・・・  列配線（上電極）
１２・・・  行配線（下電極）
１８・・・  容量
２１・・・  オペアンプ
２４・・・  アナログスイッチ
４１・・・  列配線駆動部（列配線駆動手段）
４２・・・  スイッチドキャパシタ回路（行電圧出力手段）
４３・・・  タイミング制御回路（行電圧出力手段）
４４・・・  サンプルホールド回路（ホールド手段）
４５・・・  セレクタ回路（選択手段）
４６・・・  Ａ／Ｄコンバータ（アナログ／ディジタル変換手段）
４７・・・  演算制御回路（演算手段）（最大値検出手段）（基準設定手段）（補正手段）（増幅率調整手段）
５１・・・  ゲイン可変アンプ（増幅手段）
６１・・・  初段セレクタ回路（選択手段）
６２・・・  後段セレクタ回路（選択手段）
【図１】
2005049107.tif 000003
【図２】
2005049107.tif 000004
【図３】
2005049107.tif 000005
【図４】
2005049107.tif 000006
【図５】
2005049107.tif 000007
【図６】
2005049107.tif 000008
【図７】
2005049107.tif 000009
【図８】
2005049107.tif 000010
【図９】
2005049107.tif 000011
【図１０】
2005049107.tif 000012
【図１１】
2005049107.tif 000013