(57)【要約】【課題】  検査回路が内蔵されたモニタの自己診断方法を提供する。【解決手段】  ビデオプリアンプ及びＰＬＬ回路２０と，その回路に接続されたビデオメインアンプ回路３０の出力信号を整形して回路２０にフィードバックする第１信号整形部３１と，コネクタから入力された水平・垂直同期信号とＣＲＴに印加される水平・垂直同期信号とを比較して位相差を検出する水平発振及びＰＬＬ回路５０，垂直発振及びＰＬＬ回路７０と，それらの回路５０，７０にフィードバックする第２，３信号整形部６１，８１と，モニタ各部の回路に駆動電源を供給するＳＭＰＳ９０の出力電圧を整形する第４信号整形部９１と，コネクタからの水平・垂直同期信号，各回路２０，５０，７０の出力利得情報及び位相差信号，第４信号整形部を介するＳＭＰＳの出力電圧を受け取って，各回路の異常有無を判別し，判別されたデータをコネクタから外部へ伝送するマイクロプロセッサより構成される。【選択図】    図１
2005328580.tif 000002
【特許請求の範囲】
【請求項１】
モニタの動作を中央制御するマイクロプロセッサに内蔵されたＲＯＭの異常の有無を検査する制御方法において：
前記ＲＯＭ領域の全てのアドレスに書き込まれたデータの合計が特定値となるように設定する第１ステップと；
前記ＲＯＭの第１アドレスからアドレス数を増分して，前記アドレスが最終アドレスとなるまで前記アドレスに書き込まれたデータを累算し合計値を求める第２ステップと；
求められたデータの前記合計値が初期値に設定した特定値か否かを判定して，前記合計値が特定値である場合には，前記ＲＯＭの領域は正常であると判断し，かかる結果を示すデータを，前記コネクタを通して外部に伝送し，前記合計値が特定値でない場合には，前記ＲＯＭの領域は異常であると判断し，かかる結果を示すデータを，前記コネクタを通して外部へ伝送する第３ステップと；
から成ることを特徴とする，モニタの自己診断方法。
【請求項２】
モニタの動作を中央制御するマイクロプロセッサに内蔵されたＲＡＭまたはＥＥＰＲＯＭの異常の有無を検査する制御方法において：
使用可能な前記ＲＡＭまたは前記ＥＥＰＲＯＭのアドレスに任意のデータを書き込むとともに，その書き込まれたデータを読み出して，両データを互いに比較する第１ステップと；
前記両データが等しければ，前記ＲＡＭまたは前記ＥＥＰＲＯＭのアドレスが最終アドレスとなるまで増分して第１ステップを反復する第２ステップと；
前記第２ステップが完了するまで，比較された両データ値が等しければ，前記ＲＡＭまたは前記ＥＥＰＲＯＭの領域は良好であると判別して，前記ＲＡＭまたは前記ＥＥＰＲＯＭ領域は正常であるとの判別信号を外部に出力する第３ステップと；
前記第１，第２ステップで比較された両データ値が相違する場合は，前記ＲＡＭまたは前記ＥＥＰＲＯＭ領域には異常があると判断して，前記ＲＡＭまたは前記ＥＥＰＲＯＭ領域は不良であるとの判別データを外部へ出力する第４ステップと；
をから成ることを特徴とする，モニタの自己診断方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，ディスプレイ装置（本明細書においては，モニタと総称する。）の検査方法に係り，特にモニタに内蔵された検査回路により，モニタの各部分別に容易に検査を実施することができるモニタの自己診断方法に関する。
【背景技術】
【０００２】
ＣＲＴ（陰極線管）などの画像表示部と，その画像表示部を駆動する駆動回路などから構成されるモニタは，生産及び出荷時，その他必要に応じて一定の検査が必要とされる。
【０００３】
モニタを検査するための各種方法が従来より知られている。例えば，モニタ自体が生成するセルフラスタ(self raster)信号が表示された画面を見ながら作業員がビデオ状態を検査する方法がある。あるいは，モニタ内部のハードウェア状態を検査するために，外部機器（例えば，オシロスコープや電圧／電流測定器など）を用いる方法がある。
【０００４】
しかし，上記検査方法は，検査に比較的長い時間を要し，また別途外部機器を接続しなければならないなど，検査作業が煩雑であった。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は，上記のような従来のモニタの検査作業の問題点鑑みてなされたものであり，その目的は，モニタに内蔵されたマイクロプロセッサにより，モニタ内部のハードウェア動作状態を各部分別に検査して，この検査されたデータをコンピュータや外部機器に伝送することにより，その不良部位を容易に認知できる自己診断機能を内蔵したモニタ回路を提供することである。
【０００６】
本発明の他の目的は，モニタの動作を中央制御するマイクロプロセッサに内蔵されたメモリ素子，例えばＲＯＭ，ＲＡＭやＥＥＰＲＯＭなどの異常の有無を検査して，この検査データをコンピュータや外部機器に伝送することにより，その不良部位を容易に認知することを可能にしたモニタの自己診断方法を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために，本発明は，ＣＲＴ（４０）と，外部機器よりコネクタ（１０）を介して入力されたＲ，Ｇ，Ｂビデオ信号，水平同期信号，垂直同期信号に基づいてＣＲＴ（４０）を駆動する駆動回路を内蔵するモニタの自己診断回路において：
コネクタ（１０）を介して入力されるＲ，Ｇ，Ｂビデオ信号とＣＲＴ（４０）に印加されるＲ，Ｇ，Ｂビデオ信号とを比較して位相差を検出し，検出された信号を出力するビデオプリアンプ及びＰＬＬ回路（２０）と；
ビデオプリアンプ及びＰＬＬ回路（２０）の出力端に接続されたビデオメインアンプ回路（３０）の出力信号を整形してビデオプリアンプ及びＰＬＬ回路（２０）の入力端にフィードバックする第１信号整形部（３１）と；
コネクタ（１０）を介して入力される水平同期信号とＣＲＴ（４０）に印加される水平同期信号とを比較して位相差を検出し，検出された信号を出力する水平発振及びＰＬＬ回路（５０）と；
水平発振及びＰＬＬ回路（５０）の出力端に接続された水平出力回路（６０）の出力信号を整形して，水平発振及びＰＬＬ回路（５０）にフィードバックする第２信号整形部（６０）と；
コネクタ（１０）を介して入力される垂直同期信号とＣＲＴ（４０）に印加される垂直同期信号とを比較して位相差を検出し，検出された信号を出力する垂直発振及びＰＬＬ回路（７０）と；
垂直発振及びＰＬＬ回路（７０）の出力端に接続された垂直出力回路（８０）の出力信号を整形して，上記垂直発振及びＰＬＬ回路（７０）にフィードバックする第３信号整形部（８１）と；
モニタの各駆動回路に駆動電源を供給する電源装置（９０）から出力される各電圧を整形する第４信号整形部（９１）と；
ビデオプリアンプ及びＰＬＬ回路（２０）からの位相差信号と，水平発振及びＰＬＬ回路（５０）からの位相差信号と，垂直発振及びＰＬＬ回路（７０）からの位相差信号と，第４信号整形部（９１）を介して入力される電源装置（９０）の出力電圧とを受け取り，それらの信号情報に基づいて，モニタの各回路の異常の有無を判別し，判別されたデータをコネクタ（１０）を通して外部へ伝送するマイクロプロセッサ（１００）と；
から構成されることを特徴としている。
【０００８】
なお，上記自己診断回路のマイクロプロセッサ（１００）は，ビデオプリアンプ及びＰＬＬ回路（２０），水平発振及びＰＬＬ回路（５０），垂直発振及びＰＬＬ回路（７０）の出力利得を制御するようにフォーマットされた信号を出力し，その信号に応じたビデオプリアンプ及びＰＬＬ回路（２０），水平発振及びＰＬＬ回路（５０），垂直発振及びＰＬＬ回路（７０）の出力利得に関する情報を受け取り，それらの信号情報に基づいて，モニタの各回路の異常の有無を判別し，判別されたデータを上記コネクタを通して外部へ伝送することも可能である。
【０００９】
また，上記自己診断回路において，ビデオプリアンプ及びＰＬＬ回路（２０）は，少なくとも三つ以上の位相比較器（ＣＯＭ）を含むように構成され，水平発振及び上記ＰＬＬ回路（５０）は少なくとも一つ以上の位相比較器（ＣＯＭ）を含むように構成され，垂直発振及びＰＬＬ回路（７０）は少なくとも一つ以上の位相比較器を含むように構成することが好ましい。
【００１０】
また，マイクロプロセッサ（１００）は，ＲＯＭ，ＲＡＭ，ＥＥＰＲＯＭなどのメモリ素子とＡ／Ｄコンバータを含むことが好ましく，さらにＡ／Ｄコンバータは入出力装置（１０１，１０２）として構成することができる。かかる構成により，マイクロプロセッサ（１００）は，Ａ／Ｄコンバータまたは入出力装置を介して，ビデオプリアンプ及びＰＬＬ回路（２０），水平発振及びＰＬＬ回路（５０），垂直発振及びＰＬＬ回路（７０）から出力される位相差信号，第４信号整形部（９１）から出力される電圧信号とを受け取ることが好ましい。
【００１１】
また，ビデオプリアンプ及びＰＬＬ回路（２０），水平発振及びＰＬＬ回路（５０），垂直発振及びＰＬＬ回路（７０）は，少なくとも一つ以上のＡ／Ｄコンバータを内蔵し，出力利得をマイクロプロセッサに伝送するように構成することもできる。その際に，マイクロプロセッサは（１００），ビデオプリアンプ及びＰＬＬ回路（２０），水平発振及びＰＬＬ回路（５０），垂直発振及びＰＬＬ回路（７０）と，開始状態（Ｓ），縦続アドレス（Ｓ／Ａ），書込／読出ビット（Ｒ／Ｗ），第１応答信号（Ａ１），第１データ（ＤＡＴＡ１），第２応答信号（Ａ２），第２データ（ＤＡＴＡ２），データ（１），停止状態（Ｐ）より構成されたフォーマットでデータを伝送するように構成することが好ましい。
【００１２】
本発明にかかるモニタの自己診断回路は，コンピュータの出力ケーブルと接続されるコネクタ（１０）を介して入力されるＲ，Ｇ，Ｂビデオ信号出力が，ビデオプリアンプ及びＰＬＬ回路（２０）とビデオメインアンプ回路（３０）を介してＣＲＴ（４０）に印加されるように接続され；
コネクタ（１０）を介して入力される水平同期信号が，水平発振及びＰＬＬ回路（５０）と水平出力回路（６０）を通してＣＲＴ（４０）に印加されるように接続され；
コネクタ（１０）を介して入力される垂直同期信号が，垂直発振及びＰＬＬ回路（７０）と垂直出力回路（８０）を通してＣＲＴ（４０）に印加されるように接続され；
電源装置（９０）によりモニタの回路の各部に応じた所定電圧を生成し，かかる電圧をモニタ回路の各部に供給するように構成されたモニタ回路において：
ビデオメインアンプ回路（３０）の出力信号を整形してビデオプリアンプ及びＰＬＬ回路（２０）の入力端にフィードバックして，コネクタ（１０）を介して入力されるビデオ信号と比較する第１信号整形部（３１）と；
水平出力回路（６０）の出力信号を整形して水平発振及びＰＬＬ回路（５０）の入力端にフィードバックして，コネクタ（１０）を介して入力される水平同期信号と比較する第２信号整形部（６１）と；
垂直出力回路（８０）の出力信号を整形して垂直発振及びＰＬＬ回路（７０）の入力端にフィードバックして，コネクタ（１０）を介して入力される垂直同期信号と比較する第３信号整形部（８１）と；
電源装置（９０）から出力されるそれぞれの電圧を整形する第４信号整形部（９１）と；
ビデオプリアンプ及びＰＬＬ回路（２０），水平発振及びＰＬＬ回路（５０），垂直発振及びＰＬＬ回路（７０）それぞれに，出力利得に対する情報を要求し，要求に対する出力利得情報を受け取るとともに，ビデオプリアンプ及びＰＬＬ回路（２０），水平発振及びＰＬＬ回路（５０），垂直発振及びＰＬＬ回路（７０）から出力される位相比較信号を受け取り，それらの信号情報に応じて，ビデオプリアンプ及びＰＬＬ回路（２０），水平発振及びＰＬＬ回路（５０），垂直発振及びＰＬＬ回路（７０）の異常の有無を判別し，第４信号整形部（９１）を通して入力される電源信号を検出し電源装置（９０）の異常の有無を判別し，これらの結果をコネクタを（１０）通して外部機器に伝送するマイクロプロセッサ（１００）と；
から成ることを特徴としている。
【００１３】
なお，上記自己診断回路において，マイクロプロセッサ（１００）は，ＲＯＭ，ＲＡＭ，ＥＥＰＲＯＭなどのメモリ素子とＡ／Ｄコンバータを含むことが好ましく，さらに，Ａ／Ｄコンバータは入出力装置（１０１，１０２）から構成することができる。かかる構成により，マイクロプロセッサ（１００）は，Ａ／Ｄコンバータまたは入出力装置を介して，ビデオプリアンプ及びＰＬＬ回路（２０），水平発振及びＰＬＬ回路（５０），垂直発振及びＰＬＬ回路（７０）から出力される位相差信号と，第４信号整形部（９１）から出力される電圧信号とを受け取ることが可能である。
【００１４】
さらに，マイクロプロセッサ（１００）は，ビデオプリアンプ及びＰＬＬ回路（２０），水平発振及びＰＬＬ回路（５０），垂直発振及びＰＬＬ回路（７０）と，開始状態（Ｓ），縦続アドレス（Ｓ／Ａ），書込／読出ビット（Ｒ／Ｗ），第１応答信号（Ａ１），第１データ（ＤＡＴＡ１），第２応答信号（Ａ２），第２データ（ＤＡＴＡ２），データ（１），停止状態（Ｐ）より構成されたフォーマットでデータを伝送するように構成することが好ましい。
【００１５】
本発明のさらに別の構成は，モニタの動作を中央制御するマイクロプロセッサ（１００）に内蔵されたＲＯＭの異常の有無を検査する制御方法において：
ＲＯＭ領域の全てのアドレスに書き込まれたデータの合計が特定値（例えば，“０”または“１”）となるように設定する第１ステップと；
ＲＯＭの第１アドレスからアドレス数を増分して，アドレスが最終アドレスとなるまでアドレスに書き込まれたデータを累算し合計値を求める第２ステップと；
求められたデータの合計値が初期値に設定した特定値か否かを判定して，その合計値が特定値である場合には，ＲＯＭの領域は正常であると判断し，かかる結果を示すデータをコネクタ（１０）を通して外部に伝送し，その合計値が特定値でない場合には，ＲＯＭの領域は異常であると判断し，かかる結果を示すデータをコネクタ（１０）を通して外部へ伝送する第３ステップと；
から成ることを特徴としている。
【００１６】
本発明のさら別な構成は，モニタの動作を中央制御するマイクロプロセッサ（１００）に内蔵されたＲＡＭまたはＥＥＰＲＯＭの異常の有無を検査する制御方法において：
使用可能なＲＡＭまたはＥＥＰＲＯＭのアドレスに任意のデータを書き込むとともに，その書き込まれたデータを読み出して，両データを互いに比較する第１ステップと；
その両データが等しければ，ＲＡＭまたはＥＥＰＲＯＭのアドレスが最終アドレスとなるまで増分して第１ステップを反復する第２ステップと；
第２ステップが完了するまで，比較された両データ値が等しければ，ＲＡＭまたはＥＥＰＲＯＭの領域は良好であると判別して，ＲＡＭまたはＥＥＰＲＯＭ領域は正常であるとの判別信号を外部に出力する第３ステップと；
第１，第２ステップで比較された両データ値が相違する場合は，ＲＡＭまたはＥＥＰＲＯＭ領域には異常があると判断して，ＲＡＭまたはＥＥＰＲＯＭ領域は不良であるとの判別データを外部へ出力する第４ステップと；
をから成ることを特徴としている。
【発明の効果】
【００１７】
以上述べたように，本発明はモニタを構成するＣＲＴとその駆動回路の動作テストを，モニタ自体に内蔵された回路を通して簡単に実施することができ，また検査によって判明した異常有無に関するデータを外部のコンピュータや外部機器を通じて確認し，その異常部位を正確に把握することができるのみならず，上記検査結果を長時間保存することも可能である。
【発明を実施するための最良の形態】
【００１８】
以下に添付図面を参照しながら，本発明に基づいて構成されたモニタの自己診断回路及びその方法の好適な実施の形態について詳細に説明する。
【００１９】
図１は，本発明の実施の一形態にかかるモニタの自己診断回路のブロック図であり，コンピュータの出力ケーブルに接続されるコネクタ１０を介して入力されるＲ，Ｇ，Ｂビデオ信号の出力端は，ビデオプリアンプ及びＰＬＬ回路２０の入力端に接続され，ビデオプリアンプ及びＰＬＬ回路２０の出力端はビデオメインアンプ３０の入力端に接続され，さらにビデオメインアンプ回路３０の出力端がＣＲＴ４０に接続されて，ＣＲＴ４０に所定のビデオ信号を印加する。
【００２０】
コネクタ１０を通して入力される水平同期信号ＨＳＹＮＣは，水平発振及びＰＬＬ回路５０の入力端に接続され，水平発振及びＰＬＬ回路５０の出力端が水平出力回路６０の入力端に接続され，水平出力回路６０の出力端がＣＲＴ４０に接続されて，ＣＲＴ４０に所定の水平同期信号ＨＳＹＮＣを印加する。コネクタ１０を通して入力される垂直同期信号ＶＳＹＮＣは，垂直発振及びＰＬＬ回路７０の入力端に接続され，垂直発振及びＰＬＬ回路７０の出力端が垂直出力回路８０の入力端に接続され，垂直出力回路８０の出力端がＣＲＴ４０に接続されて，ＣＲＴ４０に所定の垂直同期信号ＶＳＹＮＣを印加する。
【００２１】
モニタに入力される駆動電源ＡＣは，スイッチングモード電源装置（以下，ＳＭＰＳと称する。）９０を通して，所定の電圧（５Ｖ，１２Ｖ，８０Ｖなど）を生成しモニタの各部に供給する。
【００２２】
このように構成される通常のモニタ制御回路において，本発明は，ビデオメインアンプ回路３０の出力信号を整形してビデオプリアンプ及びＰＬＬ回路２０の入力端にフィードバックしてコネクタ１０を通して入力されるＲ，Ｇ，Ｂビデオ信号と比較する第１信号整形部３１と，水平出力回路６０の出力信号を整形して水平発振及びＰＬＬ回路５０の入力端にフィードバックしてコネクタ１０を通して入力される水平同期信号ＨＳＹＮＣと比較する第２信号整形部６１と，垂直出力回路８０の出力信号を整形して垂直発振及びＰＬＬ回路７０の入力端にフィードバックしてコネクタ１０を通して入力される垂直同期信号ＶＳＹＮＣと比較する第３信号整形部８１と，ＳＭＰＳ９０からモニタの各部に出力される各電圧を整形する第４信号整形部９１と，コネクタ１０を通して入力される水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが印加されるように接続されるとともに，ビデオプリアンプ及びＰＬＬ回路２０，水平発振及びＰＬＬ回路５０，垂直発振及びＰＬＬ回路７０のそれぞれの出力利得に関するデータを受け取り，また上記各回路２０，５０，７０から出力される位相比較信号を受け取ることで，上記各回路２０，５０，７０の異常の有無を判別し，この結果を上記コネクタ１０を通して外部機器へ伝送するマイクロプロセッサ１００と，から主に構成されている。
【００２３】
ビデオプリアンプ及びＰＬＬ回路２０，水平発振及びＰＬＬ回路５０，垂直発振及びＰＬＬ回路７０の各位相差信号出力端ＰＤは，マイクロプロセッサ１００のＡ／Ｄ（アナログ／ディジタル）コンバータ１０１に接続され，第４信号整形部９１を通して入力されるＳＭＰＳ９０の出力電圧は，マイクロプロセッサ１００のＡ／Ｄコンバータ１０２に接続される。ここで，各Ａ／Ｄコンバータ１０１，１０２は，入出力装置として構成することができる。
【００２４】
マイクロプロセッサ１００は，ビデオプリアンプ及びＰＬＬ回路２０，水平発振及びＰＬＬ回路５０，垂直発振及びＰＬＬ回路７０から情報を受け取ったり，コネクタ１０を通してコンピュータや外部機器に情報を伝送するために，所定の通信用プロトコル信号Ｉ２Ｃを用いる。
【００２５】
また，ビデオプリアンプ及びＰＬＬ回路２０，水平発振及びＰＬＬ回路５０，垂直発振及びＰＬＬ回路７０は，Ａ／Ｄ（アナログ／ディジタル）コンバータを少なくとも一つ以上は内蔵するように構成されており，従って，各回路２０，５０，７０の出力利得などは，マイクロプロセッサ１００を介して制御することが可能である。すなわち，マイクロプロセッサ１００は，各回路２０，５０，７０の出力利得を制御する信号を伝送し，各回路２０，５０，７０は，マイクロプロセッサ１００の制御（要求）に応答して，自分の出力利得に関するデータをマイクロプロセッサ１００に伝送する。なお，マイクロプロセッサ１００と回路２０，５０，７０との間の伝送線は入出力用の二本の線から構成することが好ましい。
【００２６】
マイクロプロセッサ１００内部には，図示していないが，本実施の形態を実施するための所定のプログラムが格納されたＲＯＭと，各種のデータを適宜に格納及び読み出しを行うＲＡＭと，データを一時的に，場合によっては長期間格納するためのＥＥＰＲＯＭなどのメモリ素子が設けられている。
【００２７】
また，ビデオプリアンプ及びＰＬＬ回路２０，水平発振及びＰＬＬ回路５０，垂直発振及びＰＬＬ回路７０は，二つの信号の位相を比較する図２に示すような位相比較器ＣＯＭを少なくとも一つ以上含んでいる。すなわち，コネクタ１０を通して入力される信号Ａ（例えば，Ｒ，Ｇ，Ｂ信号，水平同期信号，垂直同期信号）と，第１，２，３信号整形部３１，６１，８１を介してフィードバックされる各信号Ｂとは，各回路２０，５０，７０の位相比較器ＣＯＭに入力される。そして，位相比較器ＣＯＭは，二つの信号Ａ，Ｂを比較して，その位相差信号Ｃを出力端ＰＣに出力するように構成される。
【００２８】
なお，図３は，図２に示す位相比較器ＣＯＭの入出力状態を示した図であり，信号Ａの入力と信号Ｂの入力が位相比較器ＣＯＭに入力されることにより，位相比較器ＣＯＭの出力端ＰＤに，信号Ｃで示すような位相差信号が出力される。
【００２９】
図４は，ビデオプリアンプ及びＰＬＬ回路２０，水平発振及びＰＬＬ回路５０，垂直発振及びＰＬＬ回路７０のデータを受け取るマイクロプロセッサ１００のデータ伝送のフォーマットの一例を示したもので，開始状態（Ｓ），連続アドレス（Ｓ／Ａ），書込／読出ビット（Ｒ／Ｗ），第１応答信号（Ａ１），第１データ（ＤＡＴＡ１），第２応答信号（Ａ２），第２データ（ＤＡＴＡ２），データ（１），停止状態（Ｐ）より構成され，マイクロプロセッサ１００は，各回路２０，５０，７０に所定のデータを送り，その伝送データに対する応答信号を受け取り，その応答信号から各回路２０，５０，７０の異常有無を判断する。
【００３０】
図５は，マイクロプロセッサ１００に内蔵された本実施の形態にかかるＲＯＭテスト時の検査方法を示す手順である。
【００３１】
本実施の形態によれば，ＲＯＭ領域が正常であれば，使用可能な全体ＲＯＭアドレスに書き込まれたデータの合計が“０”となるように設定されており，一番目のアドレスから最終アドレスまで全てのデータを合算して，その結果が１バイト“０”となるか否かを判別することで，ＲＯＭ領域の異常の有無を判断する。ここで，ＲＯＭの領域の中に一部でも異常が存在すれば，マイクロプロセッサ１００の正常動作は保障されない。
【００３２】
図示したように，ステップＳ１では，オフセットアドレス，累算器（以下，ＡＣＣと称する。），チェック合計データを０アドレスまたは“０”にセットする。次いで，ステップＳ２では，ＡＣＣにオフセットアドレスのデータを代入する。さらに，ステップＳ３では，チェック合計データにＡＣＣのデータと以前のチェック合計データとを加算して代入する。そして，ステップＳ４では，オフセットアドレスがＲＯＭの最終アドレスか否かを判断する。
【００３３】
ステップＳ４において，オフセットアドレスがＲＡＭの最後アドレスでないと判断された場合には，ステップＳ５に進み，オフセットアドレスを増分し，ＡＣＣにオフセットアドレスのデータを代入するステップＳ２に戻る。これに対して，ステップＳ４において，オフセットアドレスがＲＡＭの最終アドレスであると判断された場合には，ステップＳ６に進み，チェック合計が“０”か否かを判断する。
【００３４】
ステップＳ６において，チェック合計が“０”であると判断された場合には，ステップＳ７に進み，ＲＯＭの領域は正常であると判断して，その結果を示す判別信号をコネクタ１０を通して外部に伝送する。これに対して，ステップＳ６において，チェック合計が“０”でないと判断された場合には，ステップＳ８に進み，ＲＯＭの領域に異常が存在すると判断し，その結果を示す判別信号データをコネクタ１０を通して外部に伝送する。
【００３５】
図６は，本実施の形態にかかるマイクロプロセッサ１００に内蔵されたＲＡＭまたはＥＥＰＲＯＭテスト時の検査方法を示す流れ図である。
【００３６】
ここで，ＲＡＭの領域は，各種データを臨時に格納したり読み出したりする部分で，この部分が不良であれば，マイクロプロセッサ１００の動作に異常が生じる。一方，ＥＥＰＲＯＭの領域は，一時的に，場合によっては長期間にわたりデータを保管する領域であるが，この部分が不良の場合にも，やはりＲＡＭ不良の場合と同様に，マイクロプロセッサ１００の動作に以上が生じる。
【００３７】
従って，本実施の形態によれば，使用可能なＲＡＭ及びＥＥＰＲＯＭの領域に臨時データを書き込み，この書き込まれたデータを再び読み出して，書き込み時のデータと比較判別して，ＲＡＭまたはＥＥＰＲＯＭの領域における異常の有無を判断する。
【００３８】
図示した通り，ステップＴ１では，オフセットアドレス及びＡＣＣを０アドレス及び“０”とセットし，データバッファに所定のデータを設定する。次いで，ステップＴ２では，オフセットアドレスにデータバッファに設定されたデータを書き込み，さらに，ステップＴ３では，ＡＣＣにオフセットアドレスのデータを読み出す。そして，ステップＴ４では，ＡＣＣのデータがデータバッファのデータと等しいか否かを判断する。
【００３９】
ステップＴ４において，ＡＣＣのデータがデータバッファのデータと等しいと判断された場合には，ステップＴ５に進み，現在のオフセットアドレスがＲＡＭまたはＥＥＰＲＯＭの最終アドレスか否かを判断する。そして，ステップＴ５において，オフセットアドレスが最終アドレスでないと判断された場合には，ステップＴ６において，オフセットアドレスを増分し，ステップＴ２からの処理を再び行う。これに対して，ステップＴ５において，オフセットアドレスがＲＡＭまたはＥＥＰＲＯＭの最終アドレスであると判断された場合には，ＲＡＭまたはＥＥＰＲＯＭの領域は正常だと判断して，ステップＴ７において，その結果を示す判別信号データをコネクタ１０を通して外部に伝送する。
【００４０】
一方，ステップＴ４において，ＡＣＣのデータとデータバッファのデータとが相違すると判断された場合には，ＲＡＭまたはＥＥＰＲＯＭの領域に異常が存在すると判断し，ステップＴ８において，その結果を示す判別信号データをコネクタ１０を通して外部に伝送する。
【００４１】
次に，上記のように構成された本発明の作用について，図１〜図５を参照しながら説明する。
【００４２】
本発明は，モニタ内部の回路，すなわちマイクロプロセッサ１００に内蔵されたＲＯＭ及びＲＡＭ（ＥＥＰＲＯＭ）と，ビデオ回路，水平・垂直回路，電源回路などを順次自己検査して，その結果に関する情報を外部に備えられた別途の機器に伝送しようとするものである。
【００４３】
まずマイクロプロセッサ１００に内蔵されたＲＯＭ領域の良否を自己検査する場合について説明すると，使用可能なＲＯＭの全てのアドレスに書き込まれたデータの合計が“０”となるようにプログラムする。そして，ＲＯＭの一番目のアドレスからアドレス数を増分して，アドレスが最終アドレスとなるまでアドレスに書き込まれたデータを累積して合計値を算出する（ステップＳ１〜Ｓ５）。上記のようにして累積された合計値が，初期値として設定された“０”となれば，ＲＯＭ領域には異常がないと判断できるので，マイクロプロセッサ１００は，所定のプロトコル信号Ｉ２Ｃを介して外部装置にＲＯＭ領域は正常であるとの判別信号を出力する（ステップＳ６，Ｓ７）。これに対して，累積された合計値が，初期値として設定された“０”とならなければ，ＲＯＭ領域には異常が存在すると判断できるので，マイクロプロセッサ１００は，ＲＯＭ領域は異常であるとの判別信号を出力する（ステップＳ６，Ｓ８）。その際，通信プロトコルＩ２Ｃを通して出力される信号は，コネクタ１０を介して外部に接続されたコンピュータやその他の機器に伝送され，かかる機器はＲＯＭの検査現況を外部に知らせることができる。
【００４４】
次に，マイクロプロセッサ１００に内蔵されたＲＡＭまたはＥＥＰＲＯＭ領域の良否を自己検査する場合について説明すると，使用可能なＲＡＭ（ＥＥＰＲＯＭ）のアドレスに臨時のデータを書き込み，書き込まれたデータを読み出して，両者のデータを互いに比較する（Ｔ１〜Ｔ４ステップ）。ここで，両者のデータが等しければ，ＲＡＭ（ＥＥＰＲＯＭ）のアドレスが最終アドレスとなるまで増分され，図６に示すステップＴ２〜Ｔ４が実行され，その両者のデータ値が等しければ，ＲＡＭ（ＥＥＰＲＯＭ）の領域には異常なしと判断できるので，マイクロプロセッサ１００は，ＲＡＭ（ＥＥＰＲＯＭ）領域は正常であるとの所定の判別信号を出力する（ステップＴ５〜Ｔ７）。一方，ＲＡＭ（ＥＥＰＲＯＭ）のアドレスを増分しながら最終アドレスまで進む途中で，書き込みデータと読み出したデータが相違する場合は，ＲＡＭ（ＥＥＰＲＯＭ）領域には異常があると判断できるので，マイクロプロセッサ１００は，ＲＡＭ（ＥＥＰＲＯＭ）領域は異常であるとの判別データを出力する（ステップＴ４，Ｔ８）。このようにして，コネクタ１０を通して出力される信号は外部に接続されたコンピュータやその他の機器に伝送され，かかる機器はＲＡＭ及びＥＥＰＲＯＭの検査現況を外部に知らせることができる。
【００４５】
次に，ビデオ信号出力回路の自己検査の手順について説明すると，マイクロプロセッサ１００は，ビデオ信号出力回路の異常有無を検査する際には，ビデオプリアンプ及びＰＬＬ回路２０の出力利得（Ｒ，Ｇ，Ｂ利得）を制御することが可能な図４に示すようなフォーマットの伝送信号をビデオプリアンプ及びＰＬＬ回路２０に出力する。かかる信号により，Ｒ，Ｇ，Ｂビデオ信号の利得が制御され，ビデオプリアンプ及びＰＬＬ回路２０からの応答信号がマイクロプロセッサ１００に返送される。マイクロプロセッサ１００は，この応答信号に基づいて，ビデオプリアンプ及びＰＬＬ回路２０の異常の有無を判断し，判別された信号はコネクタ１０を通して外部機器に伝送される。
【００４６】
次に，マイクロプロセッサ１００は，水平出力回路の異常有無を検査する場合について説明すると，水平発振及びＰＬＬ回路５０に対して，図４に示すようなフォーマットを有する伝送信号を出力する。かかる信号により，水平発振及びＰＬＬ回路５０の水平出力信号の利得が制御され，水平発振及びＰＬＬ回路５０からの応答信号がマイクロプロセッサ１００に返送され，マイクロプロセッサ１００は，この応答信号に基づいて，水平発振及びＰＬＬ回路５０の異常の有無を判断し，判別された信号はコネクタ１０を通して外部機器に伝送される。
【００４７】
次に，マイクロプロセッサ１００は，垂直出力回路の異常有無を検査する場合について説明すると，垂直発振及びＰＬＬ回路７０に対して，図４に示すようなフォーマットを有する伝送信号を出力する。かかる信号により，垂直発振及びＰＬＬ回路７０の垂直出力信号の利得が制御され，垂直発振及びＰＬＬ回路７０からの応答信号がマイクロプロセッサ１００に返送され，マイクロプロセッサ１００は，この応答信号に基づいて，垂直発振及びＰＬＬ回路の異常の有無を判断し，判別された信号はコネクタ１０を通して外部機器に伝送される。
【００４８】
さらに，本実施の形態によれば，ビデオアンプ回路３０から出力されるＲ，Ｇ，Ｂビデオ信号は信号整形部３１を介してビデオプリアンプ及びＰＬＬ回路２０の入力端にフィードバックされる。かかる信号は，コネクタ１０を通して入力されるＲ，Ｇ，Ｂビデオ信号と，ビデオプリアンプ及びＰＬＬ回路２０に内蔵された少なくとも三つの位相比較器ＣＯＭにより比較され，その結果検出された位相差信号は出力端ＰＤを介して，図２に示すように，マイクロプロセッサ１００の入出力装置１０１に入力される。かかる構成により，マイクロプロセッサ１００は，入力される位相差信号を通してビデオプリアンプ及びＰＬＬ回路２０とビデオメインアンプ回路３０を含むビデオ回路の異常有無を判断し，該当するデータをコネクタ１０を通して外部に伝送する。
【００４９】
また，本実施の形態によれば，水平出力回路６０から出力される水平信号は，信号整形部６１を介して水平発振及びＰＬＬ回路５０の入力端にフィードバックされる。かかる信号は，コネクタ１０を通して入力される水平同期信号ＨＳＹＮＣと，水平発振及びＰＬＬ回路５０に内蔵された位相比較器ＣＯＭにより比較され，その結果検出された位相差信号は，出力端ＰＤを介してマイクロプロセッサ１００の入出力装置１０１に入力される。かかる構成により，マイクロプロセッサ１００は，入力された位相差信号により，水平発振及びＰＬＬ回路５０と水平出力回路６０を含む水平回路の異常の有無を判断し，該当するデータを，コネクタ１０を通して外部に伝送する。
【００５０】
また，本実施の形態によれば，垂直出力回路８０から出力される垂直信号は，信号整形部８１を介して垂直発振及びＰＬＬ回路７０の入力端にフィードバックされる。かかる信号は，コネクタ１０を通して入力される垂直同期信号ＶＳＹＮＣと，垂直発振及びＰＬＬ回路７０に内蔵された位相比較器ＣＯＭにより比較され，その結果検出された位相差信号は，出力端ＰＤを介してマイクロプロセッサ１００の入出力装置１０１に入力される。かかる構成により，マイクロプロセッサ１００は，入力された位相差信号により，垂直発振及びＰＬＬ回路７０と垂直出力回路８０を含む垂直回路の異常の有無を判断し，該当するデータを，コネクタ１０を通して外部へ伝送する。
【００５１】
また，マイクロプロセッサ１００は，ＳＭＰＳ９０の異常の有無を判別するため，ＳＭＰＳ９０の出力端から生成される各電圧を信号整形部９１を介して所定電圧に減圧した後，入出力装置１０２に入力し，その値を判別する。ここで，入力電圧のうちいずれか一つでも異常（定格電圧でないこと）が発見されれば，ＳＭＰＳ９０に異常が生じたと判断して，判別信号データをコネクタ１０を通して外部に伝送し，それによってＳＭＰＳ９０の異常の有無をチェックできる。
【００５２】
以上，添付図面を参照しながら本発明の実施の一形態にかかるモニタの自己診断回路及びその方法について説明したが，本発明はかかる例に限定されるものではない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例や修正例に想到し得ることは明らかであり，それらについても，当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【００５３】
【図１】本発明による自己診断機能の内蔵されたモニタ回路の一例を示すブロック図である。
【図２】本発明による二つの信号の位相差を検出する回路の一例を示すブロック図である。
【図３】図２に示す位相差検出回路の入出力波形図である。
【図４】本発明による所定のデータ伝送におけるフォーマット構成の一例を示す説明図である。
【図５】本発明によるＲＯＭテスト時の検査方法の一例を示す流れ図である。
【図６】本発明によるＲＡＭまたはＥＥＰＲＯＭテスト時の検査方法の一例を示す流れ図である。
【符号の説明】
【００５４】
１０    コネクタ
２０    ビデオプリアンプ及びＰＬＬ回路
３０    ビデオメインアンプ回路
３１    第１信号整形部
４０    ＣＲＴ
５０    水平発振及びＰＬＬ回路
６０    水平出力回路
７０    垂直発振及びＰＬＬ回路
８０    垂直出力回路
８１    第２信号整形部
９０    スイッチングモード電源装置
９１    第４信号整形部
１００  マイクロプロセッサ
１０１  Ａ／Ｄコンバータ
【図１】
2005328580.tif 000003
【図２】
2005328580.tif 000004
【図３】
2005328580.tif 000005
【図４】
2005328580.tif 000006
【図５】
2005328580.tif 000007
【図６】
2005328580.tif 000008