(57)【要約】【課題】  チャネル領域のソース・ドレイン端近傍における電界強度を緩和することにより、オフリーク電流の低減、オン電流の増大、耐圧性、電流−電圧特性等の動特性、及びデバイスとしての信頼性の向上を図ることができる薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器を提供する。【解決手段】  本発明のＬＤＤ構造のダブルゲートＴＦＴは、下部ゲート電極３３、下部ゲート絶縁膜３４、半導体薄膜３５、第１及び第２絶縁層３６ａ、３６ｂの上部ゲート絶縁膜３６、上部ゲート電極３７及び層間絶縁膜３８が形成され、半導体薄膜３５は、チャネル領域３５ａ、低濃度ソース領域３５ｂ、低濃度ドレイン領域３５ｃ、高濃度ソース領域３５ｄ、高濃度ドレイン領域３５ｅを備え、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する部分には開口部３９が形成された構成である。【選択図】      図４
2005079283.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁膜、チャネル領域、ソース領域及びドレイン領域を有する半導体薄膜、第２の絶縁膜が順次積層され、
前記チャネル領域に、前記第１の絶縁膜を介して第１のゲート電極が対向配置されるとともに、前記第２の絶縁膜を介して第２のゲート電極が対向配置され、前記ソース領域及びドレイン領域には、それぞれ不純物濃度が相対的に高い高濃度領域と不純物濃度が相対的に低い低濃度領域とが形成されてなる薄膜半導体装置において、
前記第２の絶縁膜は、前記チャネル領域の中央部に対応する部分の厚みが、前記チャネル領域の前記ソース領域及びドレイン領域それぞれの近傍に対応する部分の厚みより薄いことを特徴とする薄膜半導体装置。
【請求項２】
前記第２の絶縁膜は、前記半導体薄膜上に形成される第１の絶縁層と、該第１の絶縁層上に形成される第２の絶縁層とを備え、
前記第１の絶縁層の前記チャネル領域に対応する位置には、前記第１のゲート電極と同じ大きさの開口部が形成されていることを特徴とする請求項１記載の薄膜半導体装置。
【請求項３】
前記第２の絶縁膜は、前記半導体薄膜上に形成される第１の絶縁層と、該第１の絶縁層上に形成される第２の絶縁層とを備え、
前記第１の絶縁層の前記チャネル領域に対応する位置には、前記第１のゲート電極より狭い開口部が形成されていることを特徴とする請求項１記載の薄膜半導体装置。
【請求項４】
前記第２の絶縁膜は、前記半導体薄膜上に形成される第１の絶縁層と、該第１の絶縁層上に形成される第２の絶縁層とを備え、
前記第１の絶縁層の前記チャネル領域に対応する位置には、前記第１のゲート電極より広い開口部が形成されていることを特徴とする請求項１記載の薄膜半導体装置。
【請求項５】
第１の絶縁膜、チャネル領域、ソース領域及びドレイン領域を有する半導体薄膜、第１及び第２の絶縁層からなる第２の絶縁膜が順次積層され、
前記チャネル領域に、前記第１の絶縁膜を介して第１のゲート電極が対向配置されるとともに、前記第２の絶縁膜を介して第２のゲート電極が対向配置され、前記ソース領域及びドレイン領域には、それぞれ不純物濃度が相対的に高い高濃度領域と不純物濃度が相対的に低い低濃度領域とが形成されてなる薄膜半導体装置の製造方法であって、
透光性基板上に、遮光性を有する第１のゲート電極を形成する工程と、
前記第１のゲート電極を含む前記透光性基板上に、第１の絶縁膜、半導体薄膜を順次積層する工程と、
前記半導体薄膜上にポジ型フォトレジストを塗布する工程と、
前記透光性基板の裏面側から前記第１のゲート電極をマスクとして前記フォトレジストを露光し、所定形状にパターニングする工程と、
このパターニングされたフォトレジストをマスクとして前記半導体薄膜に低濃度の不純物を注入する工程と、
これらパターニングされたフォトレジスト及び半導体薄膜を含む第１の絶縁膜上に第１の絶縁層を成膜する工程と、
リフトオフ法により前記パターニングされたフォトレジストと該フォトレジスト上の前記第１の絶縁層を除去し、該第１の絶縁層の前記半導体薄膜のチャネル領域の中央部に対応する部分を開口部とする工程と、
残部の第１の絶縁層を含む前記半導体薄膜上に第２の絶縁層を形成する工程と、
この第２の絶縁層上に前記第１のゲート電極より幅広の第２のゲート電極を形成する工程と、
この第２のゲート電極をマスクとして、前記半導体薄膜に高濃度の不純物を注入する工程と、
を有することを特徴とする薄膜半導体装置の製造方法。
【請求項６】
第１の絶縁膜、チャネル領域、ソース領域及びドレイン領域を有する半導体薄膜、第１及び第２の絶縁層からなる第２の絶縁膜が順次積層され、
前記チャネル領域に、前記第１の絶縁膜を介して第１のゲート電極が対向配置されるとともに、前記第２の絶縁膜を介して第２のゲート電極が対向配置され、前記ソース領域及びドレイン領域には、それぞれ不純物濃度が相対的に高い高濃度領域と不純物濃度が相対的に低い低濃度領域とが形成されてなる薄膜半導体装置の製造方法であって、
透光性基板上に、遮光性を有する第１のゲート電極を形成する工程と、
前記第１のゲート電極を含む前記透光性基板上に、第１の絶縁膜、半導体薄膜を順次積層する工程と、
前記半導体薄膜上にポジ型フォトレジストを塗布する工程と、
前記透光性基板の裏面側から前記第１のゲート電極をマスクとして前記フォトレジストを露光し、所定形状にパターニングする工程と、
これらパターニングされたフォトレジスト及び半導体薄膜を含む第１の絶縁膜上に第１の絶縁層を成膜する工程と、
これらパターニングされたフォトレジスト及び第１の絶縁層をマスクとして前記半導体薄膜に低濃度の不純物を注入する工程と、
リフトオフ法により前記パターニングされたフォトレジストと該フォトレジスト上の前記第１の絶縁層を除去し、該第１の絶縁層の前記半導体薄膜のチャネル領域の中央部に対応する部分を開口部とする工程と、
残部の第１の絶縁層を含む前記半導体薄膜上に第２の絶縁層を形成する工程と、
この第２の絶縁層上に前記第１のゲート電極より幅広の第２のゲート電極を形成する工程と、
この第２のゲート電極をマスクとして、前記半導体薄膜に高濃度の不純物を注入する工程と、
を有することを特徴とする薄膜半導体装置の製造方法。
【請求項７】
第１の絶縁膜、チャネル領域、ソース領域及びドレイン領域を有する半導体薄膜、第２の絶縁膜が順次積層され、
前記チャネル領域に、前記第１の絶縁膜を介して第１のゲート電極が対向配置されるとともに、前記第２の絶縁膜を介して第２のゲート電極が対向配置され、前記ソース領域及びドレイン領域には、それぞれ不純物濃度が相対的に高い高濃度領域と不純物濃度が相対的に低い低濃度領域とが形成されてなる薄膜半導体装置の製造方法であって、
透光性基板上に、遮光性を有する第１のゲート電極を形成する工程と、
前記第１のゲート電極を含む前記透光性基板上に、第１の絶縁膜、半導体薄膜を順次積層する工程と、
前記半導体薄膜上にポジ型フォトレジストを塗布する工程と、
前記透光性基板の裏面側から前記第１のゲート電極をマスクとして前記ポジ型フォトレジストを露光し、所定形状にパターニングする工程と、
このパターニングされたポジ型フォトレジストをマスクとして前記半導体薄膜に低濃度の不純物を注入する工程と、
これらパターニングされたフォトレジスト及び半導体薄膜を含む第１の絶縁膜上に第２の絶縁膜を成膜する工程と、
前記第２の絶縁膜上にネガ型フォトレジストを塗布する工程と、
前記透光性基板の裏面側から前記第１のゲート電極をマスクとして前記ネガ型フォトレジストを露光し、所定形状にパターニングする工程と、
このパターニングされたネガ型フォトレジストをマスクとして前記第２の絶縁膜を選択除去し、該第２の絶縁膜の前記半導体薄膜のチャネル領域の中央部に対応する部分の厚みを、この部分以外の厚みより薄くする工程と、
前記ネガ型フォトレジストを除去し、前記第２の絶縁膜上に前記第１のゲート電極より幅広の第２のゲート電極を形成する工程と、
この第２のゲート電極をマスクとして、前記半導体薄膜に高濃度の不純物を注入する工程と、
を有することを特徴とする薄膜半導体装置の製造方法。
【請求項８】
請求項１ないし４のいずれか１項記載の薄膜半導体装置を備えたことを特徴とする電気光学装置。
【請求項９】
請求項８記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器に係り、特に、ＬＤＤ（Lightly Doped Drain）構造の薄膜半導体装置のオン電流やオフリーク電流を制御することが可能な技術に関するものである。
【背景技術】
【０００２】
液晶装置、エレクトロルミネッセンス（ＥＬ）装置、プラズマディスプレイ等の電気光学装置として、マトリクス状に配置された多数のドットを、ドット毎に駆動するために、各ドットに薄膜半導体装置であるＴＦＴを設けたアクティブマトリクス型の電気光学装置が知られている。
また、かかる用途に用いられるＴＦＴとして、透明基板上に、下絶縁膜、チャネル領域、ソース領域及びドレイン領域を有する半導体薄膜、上絶縁膜が順次積層され、前記チャネル領域に、下絶縁膜を介して下ゲート電極が対向配置されるとともに、上絶縁膜を介して上ゲート電極が対向配置された構造のダブルゲートＴＦＴが知られている（例えば、特許文献１〜３参照）。
【０００３】
このダブルゲートＴＦＴでは、透明基板上に、パターニングされた下ゲート電極、下絶縁膜、チャネル領域及びソース・ドレイン領域を有する半導体薄膜、上絶縁膜を順次積層し、この上絶縁膜上にレジスト膜を形成し、このレジスト膜を下絶縁膜をマスクとして透明基板の裏面側から露光することによりパターニングし、その後、レジスト膜の露光・除去された部分に上ゲート電極を形成する方法が採られている。
このダブルゲートＴＦＴでは、下ゲート電極と上ゲート電極とを同じ大きさとすることにより、ゲートとソース・ドレインとの間の寄生容量を低減している。
【０００４】
一方、かかる用途に用いられる他のＴＦＴとして、透明基板上に、下絶縁膜、チャネル領域、ソース領域及びドレイン領域を有する半導体薄膜、上絶縁膜が順次積層され、前記チャネル領域に、上絶縁膜を介してゲート電極が対向配置され、さらに、ソース領域及びドレイン領域に、各々、不純物濃度が相対的に高い高濃度領域と相対的に低い低濃度領域（ＬＤＤ領域）とが形成されたＬＤＤ構造のＴＦＴが知られている（例えば、特許文献４参照）。
【０００５】
このＬＤＤ構造のＴＦＴでは、透明基板上に、下絶縁膜、パターニングされた半導体薄膜、上絶縁膜を順次積層し、この上絶縁膜上かつ前記半導体薄膜のチャネル領域に対応する部分にゲート電極を形成し、このゲート電極をマスクとして前記半導体薄膜に低濃度の不純物イオンを注入することにより低濃度のソース領域及びドレイン領域、及び不純物イオンが注入されないチャネル領域を形成し、その後、このゲート電極上に該ゲート電極より幅広の絶縁膜を形成し、この絶縁膜をマスクとして前記低濃度のソース領域及びドレイン領域に高濃度の不純物イオンを注入することにより高濃度のソース領域及びドレイン領域を形成し、その後全面に層間絶縁膜を成膜する方法が採られている。
このＬＤＤ構造のＴＦＴでは、チャネル領域の一方の側に低濃度ソース領域及び高濃度ソース領域を、他方の側に低濃度ドレイン領域及び高濃度ドレイン領域を、それぞれ形成しているので、耐圧性、電流−電圧特性等の動特性に優れたものとなっている。
【特許文献１】特開昭５８−１１５８５０号公報
【特許文献２】特開昭６３−２４６８７４号公報
【特許文献３】特開平０８−２４１９９７号公報
【特許文献４】特開平０６−２５０２１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上述したダブルゲートＴＦＴでは、上絶縁膜の厚みが均一であることから、チャネル領域では、周縁部であるソース領域及びドレイン領域に近い領域、すなわちソース・ドレイン端近傍の電界強度に起因するオフリーク電流が大きいという問題点があった。
このように、オフリーク電流が大きい場合、消費電力が大きくなり、電圧に対する耐性が低下し、信頼性が低下する虞がある。
また、上述したＬＤＤ構造のＴＦＴでは、耐圧性、電流−電圧特性等の動特性に優れているものの、大きなオン電流を得ることができないという問題点があった。
大きなオン電流が得られない場合、ＴＦＴの動特性の高速化が難しく、したがって、高速度で駆動させることが難しい。
【０００７】
本発明は、上記事情に鑑みてなされたものであって、チャネル領域の周縁部、すなわちソース・ドレイン端近傍における電界強度を緩和することにより、オフリーク電流を低減することができ、その結果、消費電力を低減することができ、電圧に対する耐性を向上させることができ、さらに、大きなオン電流を得ることができ、耐圧性、電流−電圧特性等の動特性、及びデバイスとしての信頼性を向上させることができる薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明者等は、鋭意研究した結果、半導体薄膜の上層に形成された絶縁膜を、半導体薄膜のチャネル領域の中央部分に対応する部分を薄く、同チャネル領域の周縁部に対応する部分を厚くすれば、チャネル領域の周縁部、すなわちソース・ドレイン端近傍における電界強度を緩和することができ、したがって、オフリーク電流を低減することができ、その結果、消費電力を低減させることができ、電圧に対する耐性及び信頼性を向上させることができることを見出し、本発明に到達するに至った。
【０００９】
すなわち、本発明の薄膜半導体装置は、第１の絶縁膜、チャネル領域、ソース領域及びドレイン領域を有する半導体薄膜、第２の絶縁膜が順次積層され、前記チャネル領域に、前記第１の絶縁膜を介して第１のゲート電極が対向配置されるとともに、前記第２の絶縁膜を介して第２のゲート電極が対向配置され、前記ソース領域及びドレイン領域には、それぞれ不純物濃度が相対的に高い高濃度領域と不純物濃度が相対的に低い低濃度領域とが形成されてなる薄膜半導体装置において、前記第２の絶縁膜は、前記チャネル領域の中央部に対応する部分の厚みが、前記チャネル領域の前記ソース領域及びドレイン領域それぞれの近傍に対応する部分の厚みより薄いことを特徴とする。
【００１０】
この薄膜半導体装置においては、前記第２の絶縁膜を、前記チャネル領域の中央部に対応する部分の厚みが前記ソース・ドレイン端近傍に対応する部分の厚みより薄くなるようにしたことにより、第１及び第２のゲート電極により前記チャネル領域に電圧を印加した場合、前記ソース・ドレイン端近傍への電界強度が緩和されるので、オフリーク電流を低減することができる。また、ゲート電圧に対する耐性あるいはドレイン電圧に対する耐性等の耐圧性が向上し、信頼性を向上させることができる。
【００１１】
この薄膜半導体装置においては、前記第２の絶縁膜を、前記半導体薄膜上に形成される第１の絶縁層と、該第１の絶縁層上に形成される第２の絶縁層とを備えた構成とし、前記第１の絶縁層の前記チャネル領域に対応する位置に、前記第１のゲート電極と同じ大きさの開口部を形成することとすれば、前記ソース・ドレイン端近傍の電界強度が緩和され、オフリーク電流を低減することができると共に、チャネル領域のオン電流を増大させることができる。
【００１２】
この薄膜半導体装置においては、前記第２の絶縁膜を、前記半導体薄膜上に形成される第１の絶縁層と、該第１の絶縁層上に形成される第２の絶縁層とを備えた構成とし、前記第１の絶縁層の前記チャネル領域に対応する位置に、前記第１のゲート電極より狭い開口部を形成することとすれば、前記ソース・ドレイン端近傍の電界強度が緩和され、オフリーク電流を大きく低減することができると共に、チャネル領域のオン電流を増大させることができる。
【００１３】
この薄膜半導体装置においては、前記第２の絶縁膜を、前記半導体薄膜上に形成される第１の絶縁層と、該第１の絶縁層上に形成される第２の絶縁層とを備えた構成とし、前記第１の絶縁層の前記チャネル領域に対応する位置に、前記第１のゲート電極より広い開口部を形成することとすれば、前記ソース・ドレイン端近傍の電界強度が緩和され、オフリーク電流を低減することができると共に、チャネル領域のオン電流を大きく増大させることができる。
【００１４】
本発明の薄膜半導体装置の製造方法は、第１の絶縁膜、チャネル領域、ソース領域及びドレイン領域を有する半導体薄膜、第１及び第２の絶縁層からなる第２の絶縁膜が順次積層され、前記チャネル領域に、前記第１の絶縁膜を介して第１のゲート電極が対向配置されるとともに、前記第２の絶縁膜を介して第２のゲート電極が対向配置され、前記ソース領域及びドレイン領域には、それぞれ不純物濃度が相対的に高い高濃度領域と不純物濃度が相対的に低い低濃度領域とが形成されてなる薄膜半導体装置の製造方法であって、透光性基板上に、遮光性を有する第１のゲート電極を形成する工程と、前記第１のゲート電極を含む前記透光性基板上に、第１の絶縁膜、半導体薄膜を順次積層する工程と、前記半導体薄膜上にポジ型フォトレジストを塗布する工程と、前記透光性基板の裏面側から前記第１のゲート電極をマスクとして前記フォトレジストを露光し、所定形状にパターニングする工程と、このパターニングされたフォトレジストをマスクとして前記半導体薄膜に低濃度の不純物を注入する工程と、これらパターニングされたフォトレジスト及び半導体薄膜を含む第１の絶縁膜上に第１の絶縁層を成膜する工程と、リフトオフ法により前記パターニングされたフォトレジストと該フォトレジスト上の前記第１の絶縁層を除去し、該第１の絶縁層の前記半導体薄膜のチャネル領域の中央部に対応する部分を開口部とする工程と、残部の第１の絶縁層を含む前記半導体薄膜上に第２の絶縁層を形成する工程と、この第２の絶縁層上に前記第１のゲート電極より幅広の第２のゲート電極を形成する工程と、この第２のゲート電極をマスクとして、前記半導体薄膜に高濃度の不純物を注入する工程と、を有することを特徴とする。
【００１５】
この薄膜半導体装置の製造方法では、半導体薄膜上にポジ型フォトレジストを塗布し、次いで、透光性基板の裏面側から前記第１のゲート電極をマスクとして前記フォトレジストを露光し、所定形状にパターニングし、次いで、このパターニングされたフォトレジストをマスクとして前記半導体薄膜に低濃度の不純物を注入し、これらパターニングされたフォトレジスト及び半導体薄膜を含む第１の絶縁膜上に第１の絶縁層を形成し、次いで、リフトオフ法により前記パターニングされたフォトレジストと該フォトレジスト上の前記第１の絶縁層を除去し、該第１の絶縁層の前記半導体薄膜のチャネル領域の中央部に対応する部分を開口部とし、次いで、残部の第１の絶縁層を含む前記半導体薄膜上に第２の絶縁層を形成する。
この場合、ポジ型フォトレジストの露光条件、例えば、光強度と露光時間を変えれば、このポジ型フォトレジストの硬化領域が変化し、このポジ型フォトレジストのパターニング部分の大きさも変化する。
【００１６】
例えば、光強度及び露光時間が適切であった場合、このポジ型フォトレジストは前記第１のゲート電極に対応する領域を除いて露光されることとなるので、このポジ型フォトレジストの硬化領域は第１のゲート電極と同じ大きさとなる。したがって、リフトオフ法により該ポジ型フォトレジストと該ポジ型フォトレジスト上の前記第１の絶縁層を除去した場合、前記第１の絶縁層の開口部は前記第１のゲート電極と同じ大きさとなる。
また、光強度、露光時間の少なくとも一方を大きくした場合、露光過多となるためにマスクの裏側に回り込む光量が増加し、前記ポジ型フォトレジストの硬化領域は第１のゲート電極より狭くなる。したがって、リフトオフ法により該ポジ型フォトレジストと該ポジ型フォトレジスト上の前記第１の絶縁層を除去した場合、前記第１の絶縁層の開口部は前記第１のゲート電極より狭いものとなる。
また、光強度、露光時間の少なくとも一方を小さくした場合、露光不足となるためにマスクの周辺部分の光量が減少し、前記ポジ型フォトレジストの硬化領域は第１のゲート電極より広くなる。したがって、リフトオフ法により該ポジ型フォトレジストと該ポジ型フォトレジスト上の前記第１の絶縁層を除去した場合、前記第１の絶縁層の開口部は前記第１のゲート電極より広いものとなる。
【００１７】
以上により、半導体薄膜のチャネル領域の中央部に対応する部分の厚みが、前記ソース・ドレイン端近傍に対応する部分の厚みより薄い第１及び第２の絶縁層からなる第２の絶縁膜を有する薄膜半導体装置を作製することができる。
この第１の絶縁層の開口部の大きさは、ポジ型フォトレジストの露光条件を変えることにより調整することができる。
したがって、ソース・ドレイン端近傍の電界強度が緩和され、オフリーク電流を低減することができると共に、チャネル領域のオン電流を大きく増大させることができる薄膜半導体装置を容易に作製することができる。
【００１８】
本発明の他の薄膜半導体装置の製造方法は、第１の絶縁膜、チャネル領域、ソース領域及びドレイン領域を有する半導体薄膜、第１及び第２の絶縁層からなる第２の絶縁膜が順次積層され、前記チャネル領域に、前記第１の絶縁膜を介して第１のゲート電極が対向配置されるとともに、前記第２の絶縁膜を介して第２のゲート電極が対向配置され、前記ソース領域及びドレイン領域には、それぞれ不純物濃度が相対的に高い高濃度領域と不純物濃度が相対的に低い低濃度領域とが形成されてなる薄膜半導体装置の製造方法であって、透光性基板上に、遮光性を有する第１のゲート電極を形成する工程と、前記第１のゲート電極を含む前記透光性基板上に、第１の絶縁膜、半導体薄膜を順次積層する工程と、前記半導体薄膜上にポジ型フォトレジストを塗布する工程と、前記透光性基板の裏面側から前記第１のゲート電極をマスクとして前記フォトレジストを露光し、所定形状にパターニングする工程と、これらパターニングされたフォトレジスト及び半導体薄膜を含む第１の絶縁膜上に第１の絶縁層を成膜する工程と、これらパターニングされたフォトレジスト及び第１の絶縁層をマスクとして前記半導体薄膜に低濃度の不純物を注入する工程と、リフトオフ法により前記パターニングされたフォトレジストと該フォトレジスト上の前記第１の絶縁層を除去し、該第１の絶縁層の前記半導体薄膜のチャネル領域の中央部に対応する部分を開口部とする工程と、残部の第１の絶縁層を含む前記半導体薄膜上に第２の絶縁層を形成する工程と、この第２の絶縁層上に前記第１のゲート電極より幅広の第２のゲート電極を形成する工程と、この第２のゲート電極をマスクとして、前記半導体薄膜に高濃度の不純物を注入する工程と、を有することを特徴とする。
【００１９】
この薄膜半導体装置の製造方法では、半導体薄膜上にポジ型フォトレジストを塗布し、次いで、透光性基板の裏面側から前記第１のゲート電極をマスクとして前記フォトレジストを露光し、所定形状にパターニングし、次いで、これらパターニングされたフォトレジスト及び半導体薄膜を含む第１の絶縁膜上に第１の絶縁層を形成し、次いで、これらパターニングされたフォトレジスト及び第１の絶縁層をマスクとして前記半導体薄膜に低濃度の不純物を注入し、次いで、リフトオフ法により前記パターニングされたフォトレジストと該フォトレジスト上の前記第１の絶縁層を除去し、該第１の絶縁層の前記半導体薄膜のチャネル領域の中央部に対応する部分を開口部とし、次いで、残部の第１の絶縁層を含む前記半導体薄膜上に第２の絶縁層を形成する。
この場合も、上述した本発明の薄膜半導体装置の製造方法と全く同様、ポジ型フォトレジストの露光条件、例えば、光強度と露光時間を変えれば、このポジ型フォトレジストの硬化領域が変化し、このポジ型フォトレジストのパターニング部分の大きさも変化する。
【００２０】
この製造方法においても、上述した本発明の薄膜半導体装置の製造方法と全く同様、半導体薄膜のチャネル領域の中央部に対応する部分の厚みが、前記ソース・ドレイン端近傍に対応する部分の厚みより薄い第１及び第２の絶縁層からなる第２の絶縁膜を有する薄膜半導体装置を作製することができる。
この第１の絶縁層の開口部の大きさは、ポジ型フォトレジストの露光条件を変えることにより調整することができる。
したがって、ソース・ドレイン端近傍の電界強度が緩和され、オフリーク電流を低減することができると共に、チャネル領域のオン電流を大きく増大させることができる薄膜半導体装置を容易に作製することができる。
【００２１】
本発明の更に他の薄膜半導体装置の製造方法は、第１の絶縁膜、チャネル領域、ソース領域及びドレイン領域を有する半導体薄膜、第２の絶縁膜が順次積層され、前記チャネル領域に、前記第１の絶縁膜を介して第１のゲート電極が対向配置されるとともに、前記第２の絶縁膜を介して第２のゲート電極が対向配置され、前記ソース領域及びドレイン領域には、それぞれ不純物濃度が相対的に高い高濃度領域と不純物濃度が相対的に低い低濃度領域とが形成されてなる薄膜半導体装置の製造方法であって、透光性基板上に、遮光性を有する第１のゲート電極を形成する工程と、前記第１のゲート電極を含む前記透光性基板上に、第１の絶縁膜、半導体薄膜を順次積層する工程と、前記半導体薄膜上にポジ型フォトレジストを塗布する工程と、前記透光性基板の裏面側から前記第１のゲート電極をマスクとして前記ポジ型フォトレジストを露光し、所定形状にパターニングする工程と、このパターニングされたポジ型フォトレジストをマスクとして前記半導体薄膜に低濃度の不純物を注入する工程と、これらパターニングされたフォトレジスト及び半導体薄膜を含む第１の絶縁膜上に第２の絶縁膜を成膜する工程と、前記第２の絶縁膜上にネガ型フォトレジストを塗布する工程と、前記透光性基板の裏面側から前記第１のゲート電極をマスクとして前記ネガ型フォトレジストを露光し、所定形状にパターニングする工程と、このパターニングされたネガ型フォトレジストをマスクとして前記第２の絶縁膜を選択除去し、該第２の絶縁膜の前記半導体薄膜のチャネル領域の中央部に対応する部分の厚みを、この部分以外の厚みより薄くする工程と、前記ネガ型フォトレジストを除去し、前記第２の絶縁膜上に前記第１のゲート電極より幅広の第２のゲート電極を形成する工程と、この第２のゲート電極をマスクとして、前記半導体薄膜に高濃度の不純物を注入する工程と、を有することを特徴とする。
【００２２】
この薄膜半導体装置の製造方法では、半導体薄膜上にポジ型フォトレジストを塗布し、次いで、透光性基板の裏面側から前記第１のゲート電極をマスクとして前記ポジ型フォトレジストを露光し、所定形状にパターニングし、次いで、このパターニングされたポジ型フォトレジストをマスクとして前記半導体薄膜に低濃度の不純物を注入し、次いで、これらパターニングされたフォトレジスト及び半導体薄膜を含む第１の絶縁膜上に第２の絶縁膜を成膜し、この第２の絶縁膜上にネガ型フォトレジストを塗布し、透光性基板の裏面側から前記第１のゲート電極をマスクとして前記ネガ型フォトレジストを露光し、所定形状にパターニングし、次いで、このパターニングされたネガ型フォトレジストをマスクとして前記第２の絶縁膜を選択除去し、該第２の絶縁膜の前記半導体薄膜のチャネル領域の中央部に対応する部分の厚みを、この部分以外の厚みより薄くする。
この場合、前記ネガ型フォトレジストの露光条件、例えば、光強度と露光時間を変えれば、前記ネガ型フォトレジストの硬化領域が変化し、このネガ型フォトレジストのパターニング部分の大きさも変化する。
【００２３】
例えば、光強度及び露光時間が適切であった場合、前記ネガ型フォトレジストは前記第１のゲート電極に対応する領域を除いて露光されることとなるので、このネガ型フォトレジストの非硬化領域は第１のゲート電極と同じ大きさとなる。したがって、このネガ型フォトレジストをマスクとした場合、前記第２の絶縁膜の選択除去される領域は前記第１のゲート電極と同じ大きさとなる。
また、光強度、露光時間の少なくとも一方を大きくした場合、露光過多となるためにマスクの裏側に回り込む光量が増加し、前記ネガ型フォトレジストの非硬化領域は第１のゲート電極より狭くなる。よって、マスクの開口部となるネガ型フォトレジストの非硬化領域は第１のゲート電極より狭くなる。したがって、このネガ型フォトレジストをマスクとした場合、前記第２の絶縁膜の選択除去される領域は前記第１のゲート電極より狭いものとなる。
また、光強度、露光時間の少なくとも一方を小さくした場合、露光不足となるためにマスクの裏側の周辺部分の光量が減少し、前記ネガ型フォトレジストの非硬化領域は第１のゲート電極より広くなる。よって、マスクの開口部となるネガ型フォトレジストの非硬化領域は第１のゲート電極より広くなる。したがって、このネガ型フォトレジストをマスクとした場合、前記第２の絶縁膜の選択除去される領域は前記第１のゲート電極より広いものとなる。
【００２４】
以上により、半導体薄膜のチャネル領域の中央部に対応する部分の厚みが、前記ソース・ドレイン端近傍に対応する部分の厚みより薄い第２の絶縁膜を有する薄膜半導体装置を作製することができる。
この厚みの薄い部分の平面上の大きさは、前記ネガ型フォトレジストの露光条件を変えることにより調整することができる。
したがって、ソース・ドレイン端近傍の電界強度が緩和され、オフリーク電流を低減することができ、さらに、耐圧性及び信頼性が向上した薄膜半導体装置を容易に作製することができる。
【００２５】
本発明の電気光学装置は、本発明の薄膜半導体装置を備えたことを特徴とする。
本発明の電気光学装置では、本発明の薄膜半導体装置を備えたことにより、薄膜半導体装置の電圧に対する耐性及びデバイスとしての信頼性が向上することとなり、したがって、耐圧性及び信頼性が向上した電気光学装置を提供することができる。さらに、本発明のようにオフリーク電流の小さい薄膜半導体装置を備えたことにより、消費電力の低い電気光学装置を提供することができる。
【００２６】
本発明の電子機器は、本発明の電気光学装置を備えたことを特徴とする。
本発明の電子機器では、本発明の電気光学装置を備えたことにより、電気光学装置の耐圧性及び信頼性が向上することとなり、したがって、耐圧性及び信頼性が向上した電子機器を提供することができる。さらに、消費電力の低い電気光学装置を提供することができる。
【発明を実施するための最良の形態】
【００２７】
本発明に係る各実施例について詳細に説明する。なお、各実施例においては、図面を参照しながら説明するが、各図において、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
なお、係る各実施例は、本発明の実施態様を示すものであり、本発明はこれらの実施態様に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。
【実施例１】
【００２８】
図１〜図４に基づいて、本発明に係る実施例１の電気光学装置の構造について説明する。本実施形態では、スイッチング素子としてＬＤＤ構造のダブルゲートＴＦＴ（薄膜半導体装置）を用いたアクティブマトリクス型の透過型液晶装置（電気光学装置）を例にとり説明する。
図１は本実施例の液晶装置の画像表示領域を構成するマトリクス状に配置された複数のドットにおけるスイッチング素子、信号線等の等価回路図、図２はデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の１ドットを拡大して示す平面図、図３は本実施例の液晶装置の構造を示す断面図であって、図２のＡ−Ａ’線に沿う断面図、図４はＬＤＤ構造のダブルゲートＴＦＴを示す断面図である。なお、図３においては、図示上側が光入射側、図示下側が視認側（観察者側）である場合について図示している。また、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００２９】
本実施例の液晶装置において、図１に示すように、画像表示領域を構成するマトリクス状に配置された複数のドットには、画素電極９と当該画素電極９を制御するためのスイッチング素子であるＬＤＤ構造のダブルゲートＴＦＴ（薄膜半導体装置）３０がそれぞれ形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線６ａに対してグループ毎に供給される。
【００３０】
また、走査線３ａがＴＦＴ３０のゲートに電気的に接続されており、複数の走査線３ａに対して走査信号Ｇ１、Ｇ２、…、Ｇｍが所定のタイミングでパルス的に線順次で印加される。また、画素電極９はＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオンすることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００３１】
画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する共通電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークすることを防止するために、画素電極９と共通電極との間に形成される液晶容量と並列に蓄積容量６０が付加されている。
【００３２】
図３に示すように、本実施例の液晶装置は、液晶層５０を挟持して対向配置され、ＴＦＴ３０や画素電極９が形成されたＴＦＴアレイ基板１０と、共通電極２１が形成された対向基板２０とを具備して概略構成されている。
【００３３】
以下、ＴＦＴアレイ基板１０の平面構造について図２に基づき説明する。
ＴＦＴアレイ基板１０には、矩形状の画素電極９が複数、マトリクス状に設けられており、各画素電極９の縦横の境界に沿って、データ線６ａ、走査線３ａ及び容量線３ｂが設けられている。本実施例において、各画素電極９及び各画素電極９を囲むように配設されたデータ線６ａ、走査線３ａ等が形成された領域が１ドットとなっている。
【００３４】
データ線６ａは、ＴＦＴ３０を構成する多結晶シリコンからなる半導体薄膜３５のうちソース領域３５ｘに、コンタクトホール１３を介して電気的に接続されており、画素電極９は、半導体薄膜３５のうちドレイン領域３５ｙに、コンタクトホール１５、ソース線６ｂ、コンタクトホール１４を介して電気的に接続されている。また、走査線３ａの一部が半導体薄膜３５のうちチャネル領域３５ａに対向するように拡幅されており、走査線３ａの拡幅された部分が、下部ゲート電極３３及び上部ゲート電極３７として機能する。以下、走査線３ａにおいて、ゲート電極として機能する部分を単に「ゲート電極」と称し、符号３ｃで示す。また、ＴＦＴ３０を構成する半導体薄膜３５は、容量線３ｂと対向する部分にまで延設されており、この延設部分３５ｆを下電極、容量線３ｂを上電極とする蓄積容量（蓄積容量素子）６０が形成されている。
【００３５】
次に、図３に基づいて、本実施例の液晶装置の断面構造について説明する。
ＴＦＴアレイ基板１０は、ガラス等の透光性材料からなる基板本体（透光性基板）１０Ａとその液晶層５０側表面に形成された画素電極９、ＴＦＴ３０、配向膜１２を主体として構成されており、対向基板２０はガラス等の透光性材料からなる基板本体２０Ａとその液晶層５０側表面に形成された共通電極２１と配向膜２２とを主体として構成されている。
【００３６】
詳細には、ＴＦＴアレイ基板１０において、基板本体１０Ａの直上に、シリコン酸化膜等の絶縁材料からなる下地保護膜を兼ねる下部ゲート絶縁膜（第１の絶縁膜）３４が形成されている。また、基板本体１０Ａの液晶層５０側表面にはインジウム錫酸化物（ＩＴＯ）等の透明導電性薄膜からなる画素電極９が設けられ、各画素電極９に隣接する位置に、各画素電極９をスイッチング制御する画素スイッチング用のＴＦＴ３０が設けられている。
なお、本実施例では、透過型液晶装置を例としたので、画素電極９はＩＴＯ等の透明導電性薄膜からなるが、反射型液晶装置では、画素電極９はＡｌ等の金属薄膜からなり、反射半透過型液晶装置では、ＩＴＯ等の透明導電性薄膜とＡｌ等の金属薄膜の積層構造からなる。
【００３７】
この画素スイッチング用のＴＦＴ３０は、ｎチャネル型またはｐチャネル型のＬＤＤ構造のダブルゲートＴＦＴ（Thin-Film Transistor）（薄膜半導体装置）であり、図４に示すように、透光性を有する基板本体（透光性基板）１０Ａ上に、アルミニウム、タンタル、モリブデン、チタン、クロム、あるいはこれらの金属を成分とする合金等の遮光性を有する所定パターンの導電膜からなる下部ゲート電極（第１のゲート電極）３３、酸化珪素、窒化珪素等からなる下部ゲート絶縁膜（第１の絶縁膜）３４、多結晶シリコンからなる島状の半導体薄膜３５、酸化珪素、窒化珪素等からなる上部ゲート絶縁膜（第２の絶縁膜）３６、アルミニウム、タンタル、モリブデン、チタン、クロム、あるいはこれらの金属を成分とする合金等の遮光性を有する所定パターンの導電膜からなる上部ゲート電極（第２のゲート電極）３７、酸化珪素、窒化珪素等からなる層間絶縁膜３８が積層されている。
【００３８】
半導体薄膜３５は、チャネル領域３５ａと、このチャネル領域３５ａの両側それぞれに形成されたソース領域３５ｘ及びドレイン領域３５ｙとを備えている。
このソース領域３５ｘは、チャネル領域３５ａ側の不純物濃度が相対的に低い低濃度ソース領域３５ｂと、この低濃度ソース領域３５ｂに隣接して形成された不純物濃度が相対的に高い高濃度ソース領域３５ｄとを備えている。また、ドレイン領域３５ｙは、チャネル領域３５ａ側の不純物濃度が相対的に低い低濃度ドレイン領域３５ｃと、この低濃度ドレイン領域３５ｃに隣接して形成された不純物濃度が相対的に高い高濃度ドレイン領域３５ｅとを備えている。
【００３９】
この上部ゲート絶縁膜３７上には、走査線３ａ（ゲート電極３ｃ）が形成され、本実施例では、ゲート電極３ｃの側面は上部ゲート絶縁膜３６の表面に対して略垂直となっている。また、半導体薄膜３５のうち、下部ゲート絶縁膜３４を介して下部ゲート電極３３と対向する領域、及び上部ゲート絶縁膜３７を介して上部ゲート電極３７と対向する領域が、下部ゲート電極３３及び上部ゲート電極３７それぞれからの電界によりチャネルが形成されるチャネル領域３５ａとなっている。
【００４０】
このチャネル領域３５ａには、下部ゲート絶縁膜３４を介して下部ゲート電極３３が対向配置されるとともに、上部ゲート絶縁膜３６を介して上部ゲート電極３７が対向配置されている。
上部ゲート絶縁膜３６は、第１絶縁層３６ａ及び第２絶縁層３６ｂの２層構造からなるもので、第１絶縁層６ａには、チャネル領域３５ａの中央部に対応する部分に開口部３９が形成され、これによって、上部ゲート絶縁膜３６のチャネル領域３５ａの中央部に対応する部分の厚みが、このチャネル領域３５ａのソース・ドレイン端、すなわち低濃度ソース領域３５ｂ及び低濃度ドレイン領域３５ｃ近傍に対応する部分の厚みより薄くなるようになっている。
【００４１】
また、走査線３ａ（ゲート電極３ｃ）が形成された基板本体１０Ａ上には、シリコン酸化膜等からなる層間絶縁膜３８が形成されており、この層間絶縁膜３８上に、データ線６ａ及びソース線６ｂが形成されている。データ線６ａは層間絶縁膜３８に形成されたコンタクトホール１３を介して半導体薄膜３５の高濃度ソース領域３５ｄに電気的に接続されており、ソース線６ｂは、層間絶縁膜３８に形成されたコンタクトホール１４を介して半導体薄膜３５の高濃度ドレイン領域３５ｅに電気的に接続されている。
【００４２】
また、データ線６ａ、ソース線６ｂが形成された層間絶縁膜３８上には、シリコン窒化膜等からなる第２層間絶縁膜５が形成されており、第２層間絶縁膜５上に、画素電極９が形成されている。画素電極９は、第２層間絶縁膜５に形成されたコンタクトホール１５を介して、ソース線６ｂに電気的に接続されている。
また、半導体薄膜３５の高濃度ドレイン領域３５ｅからの延設部分３５ｆ（下電極）に対して、上部ゲート絶縁膜３７と一体形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層に形成された容量線３ｂが上電極として対向配置されており、これら延設部分３５ｆと容量線３ｂにより蓄積容量６０が形成されている。
また、ＴＦＴアレイ基板１０の液晶層５０側最表面には、液晶層５０内の液晶分子の配列を制御するための配向膜１２が形成されている。
【００４３】
他方、対向基板２０においては、基板本体２０Ａの液晶層５０側表面に、液晶装置に入射した光が、少なくとも、半導体薄膜３５のチャネル領域３５ａ、低濃度ソース領域３５ｂ及び低濃度ドレイン領域３５ｃに入射するのを防止するための遮光膜２３が形成されている。また、遮光膜２３が形成された基板本体２０Ａ上には、そのほぼ全面に渡って、ＩＴＯ等からなる共通電極２１が形成され、その液晶層５０側には、液晶層５０内の液晶分子の配列を制御するための配向膜２２が形成されている。
【００４４】
このＴＦＴ３０では、上部ゲート絶縁膜３６のチャネル領域３５ａの中央部付近の厚みが、チャネル領域３５ａのソース・ドレイン端付近の厚みより薄くなっていることにより、下部ゲート電極３３及び上部ゲート電極３７によりチャネル領域３５ａに電圧を印加した場合に、電界は上部ゲート電極３７から上部ゲート絶縁膜３６のうち厚みの薄い部分を介してチャネル領域３５ａの中央部付近に集中し、下部ゲート電極３３から下部ゲート絶縁膜３４を介してチャネル領域３５ａの中央部付近に集中する。これにより、チャネル領域３５ａの周辺部分すなわちソース・ドレイン端近傍の電界強度が緩和される。
【００４５】
以上説明したように、このダブルゲートＴＦＴ３０によれば、チャネル領域３５ａのソース・ドレイン端近傍の電界強度が緩和されるので、オフリーク電流を低減することができ、さらに、耐圧性及び信頼性を向上させることができる。
また、ゲート電圧に対する耐性あるいはドレイン電圧に対する耐性等の耐圧性を向上させることができ、信頼性を向上させることができる。
また、チャネル領域３５ａの下方に下部ゲート電極３３を、上方に上部ゲート電極３７を、それぞれ対向配置したので、チャネルの構造を上下それぞれにチャネルを有するダブルチャネル構造とすることができ、したがって、単位面積当たりの電流密度を高くすることができ、オン電流を増大させることができる。
さらに、ＬＤＤ構造としたので、ゲート電圧に対する耐性あるいはドレイン電圧に対する耐性等の耐圧性を向上させることができ、信頼性を向上させることができる。
【実施例２】
【００４６】
図５は、本発明の実施例２のｎチャネル型のＬＤＤ構造のダブルゲートＴＦＴ（Thin-Film Transistor）（薄膜半導体装置）を示す断面図である。
このダブルゲートＴＦＴが、実施例１のダブルゲートＴＦＴと異なる点は、実施例１のダブルゲートＴＦＴでは、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する位置に単に開口部３９を形成しただけであるのに対し、本実施例２のダブルゲートＴＦＴでは、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する位置に、下部ゲート電極３３と同じ大きさの開口部７１を形成した点であり、それ以外の構成要素については実施例１のダブルゲートＴＦＴと全く同様である。
【００４７】
このダブルゲートＴＦＴでは、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する位置に、下部ゲート電極３３と同じ大きさの開口部７１を形成したので、下部ゲート電極３３及び上部ゲート電極３７によりチャネル領域３５ａに電圧を印加した場合に、電界は上部ゲート電極３７から第１絶縁層３６ａの開口部７１を介してチャネル領域３５ａの中央部付近に集中し、下部ゲート電極３３から下部ゲート絶縁膜３４を介してチャネル領域３５ａの中央部付近に集中する。
これにより、チャネル領域３５ａの周辺部分であるソース・ドレイン端近傍の電界強度が緩和される。
【００４８】
また、チャネル領域３５ａの下方に下部ゲート電極３３を、上方に上部ゲート電極３７を、それぞれ対向配置したことにより、チャネルの構造が半導体薄膜３５の上下面それぞれにチャネルを有するダブルチャネル構造となる。これにより、単位面積当たりの電流密度が高まり、オン電流が大きく増大する。
【００４９】
次に、このダブルゲートＴＦＴの製造方法について、図６及び図７に基づき説明する。
まず、図６（ａ）に示すように、表面を超音波洗浄等により清浄化したガラス基板等からなる透光性を有する基板本体１０Ａを用意し、この基板本体１０Ａ全面に、スパッタリング法等によりアルミニウム、タンタル、モリブデン、チタン、クロム等の金属、またはこれらの金属のいずれかを主成分とする合金等からなる遮光性を有する１０〜５００ｎｍの厚みの導電膜７２を形成し、その後、この導電膜７２をフォトリソグラフィー法によりパターニングし、所定形状にパターニングされた遮光性を有する下部ゲート電極３３とする。この下部ゲート電極３３のパターンエッジになだらかな傾斜を持たせてテーパー形状にすると、その後の工程で、薄膜を形成する時に、この下部ゲート電極３３上の薄膜の被覆性が向上する。
【００５０】
次いで、この下部ゲート電極３３を含む基板本体１０Ａ上に、プラズマＣＶＤ法等により、基板温度が１００〜６００℃となる条件下で、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等からなる１０〜５０ｎｍの厚みの下部ゲート絶縁膜３４を成膜する。
この成膜工程に用いられる原料としては、モノシラン（ＳｉＨ４）と一酸化二窒素（Ｎ２Ｏ）との混合ガス、ジシラン（Ｓｉ２Ｈ６)とアンモニア（ＮＨ３）との混合ガス、テトラエトキシシラン（ＴＥＯＳ：Ｓｉ（ＯＣ２Ｈ５）４）と酸素（Ｏ２）との混合ガス等が好適である。
【００５１】
次いで、図６（ｂ）に示すように、下部ゲート絶縁膜３４上に、プラズマＣＶＤ法等により、基板温度が１００〜６００℃となる条件下で、非晶質シリコン（ａ−Ｓｉ）からなる１０〜１００ｎｍの厚みの非晶質半導体薄膜７３を成膜する。
この成膜工程に用いられる原料としては、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６)等が好適である。
次いで、この非晶質半導体薄膜７３にレーザ光を照射する等して加熱することにより多結晶化し、多結晶シリコンからなる多結晶半導体薄膜７４とする。その他にも、４００〜７００℃程度でアニールすることにより非晶質半導体薄膜７３を多結晶化する固相成長法を用いてもよい。
次いで、フォトリソグラフィ法により多結晶半導体薄膜７４をパターニングし、島状の半導体薄膜３５とする。
【００５２】
次いで、図６（ｃ）に示すように、この半導体薄膜３５を含む下部ゲート絶縁膜３４上に、ポジ型フォトレジスト７６を塗布し、下部ゲート電極３３をマスクとして基板本体１０Ａの裏面側（下部ゲート電極３３と反対側）から光Ｌを照射し、このフォトレジスト７６を露光する。
次いで、このフォトレジスト７６を現像し、このフォトレジスト７６に所定形状のパターニングを施す。これにより、図６（ｄ）に示すように、フォトレジスト７６は、下部ゲート電極３３と同じ大きさの島状のフォトレジスト７６ａを除いて除去される。
【００５３】
ここでは、このフォトレジスト７６に下部ゲート電極３３と同じ大きさの島状のフォトレジストを形成するために、このフォトレジスト７６に適切な露光が行われる様に、光Ｌの光強度及び露光時間を適切に制御する必要がある。これにより、フォトレジスト７６は下部ゲート電極３３に対応する領域のみを除いて露光され、フォトレジスト７６の硬化領域は下部ゲート電極３３と同じ大きさとなる。
このフォトレジスト７６を現像することにより、このフォトレジスト７６に下部ゲート電極３３と同じ大きさの島状のフォトレジスト７６ａが形成される。
【００５４】
次いで、図６（ｅ）に示すように、島状のフォトレジスト７６ａをマスクとして、半導体薄膜３５に上方より約０．１×１０１３〜１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リン（Ｐ）イオンまたはボロン（Ｂ）イオン）７７を注入する。
この低濃度の不純物イオン７７注入により、半導体薄膜３５のうちフォトレジスト７６ａに覆われていない部分は上部ゲート電極３３に対して自己整合的に低濃度のソース領域３５ｂ及びドレイン領域３５ｃが形成され、フォトレジスト７６ａに覆われている部分は不純物イオン７７注入が成されないのでチャネル領域３５ａとなる。
【００５５】
次いで、図７（ｆ）に示すように、島状のフォトレジスト７６ａ及び半導体薄膜３５を含む下部ゲート絶縁膜３４上に、プラズマＣＶＤ法等により、基板温度が１００〜６００℃となる条件下で、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等からなる２０〜１０００ｎｍの厚みの第１絶縁層３６ａを成膜する。
この成膜工程に用いられる原料は、下部ゲート絶縁膜３４と全く同様である。
この結果、島状のフォトレジスト７６ａ上、及びこの島状のフォトレジスト７６ａ上を除く半導体薄膜３５及び下部ゲート絶縁膜３４上それぞれに、第１絶縁層３６ａが成膜されることとなる。
【００５６】
次いで、リフトオフ法により、島状のフォトレジスト７６ａと該島状のフォトレジスト７６上の第１絶縁層３６ａを除去する。
これにより、図７（ｇ）に示すように、半導体薄膜３５及び下部ゲート絶縁膜３４上に、島状のフォトレジスト７６ａと平面視同一形状の開口部７１を有する第１絶縁層３６ａが形成されることとなる。
次いで、図７（ｈ）に示すように、半導体薄膜３５を含む第１絶縁層３６ａ上に、プラズマＣＶＤ法等により、基板温度が１００〜６００℃となる条件下で、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等からなる２０〜１０００ｎｍの厚みの第２絶縁層３６ｂを成膜する。
この成膜工程に用いられる原料は、下部ゲート絶縁膜３４と全く同様である。これら第１絶縁層３６ａ及び第２絶縁層３６ｂにより上部ゲート絶縁膜３６が構成される。
【００５７】
次いで、図７（ｉ）に示すように、第２絶縁層３６ｂ全面に、スパッタリング法等によりアルミニウム、タンタル、モリブデン、チタン、クロム等の金属、またはこれらの金属のいずれかを主成分とする合金等からなる１０〜５００ｎｍの厚みの導電膜７９を形成し、その後、この導電膜７９をフォトリソグラフィー法によりパターニングし、上部ゲート電極３７より幅が広くかつ半導体薄膜３５より幅が狭い上部ゲート電極３７とする。
【００５８】
次いで、上部ゲート電極３７をマスクとして、半導体薄膜３５に上方より約０．１×１０１５〜１０×１０１５／ｃｍ２のドーズ量で高濃度の不純物イオン（リン（Ｐ）イオンまたはボロン（Ｂ）イオン）８１を注入する。
この高濃度の不純物イオン８１注入により、半導体薄膜３５のうち上部ゲート電極３７に覆われていない部分は上部ゲート電極３７に対して自己整合的に高濃度のソース領域３５ｄ及びドレイン領域３５ｅが形成される。なお、上部ゲート電極３７に覆われている部分は高濃度の不純物イオン８１注入が成されないので、低濃度のソース領域３５ｂ、ドレイン領域３５ｃ及びチャネル領域３５ａのままである。
【００５９】
次いで、図７（ｊ）に示すように、上部ゲート電極３７を含む第２絶縁層３６ｂ上に、プラズマＣＶＤ法等により、基板温度が１００〜６００℃となる条件下で、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等からなる１００〜１０００ｎｍの厚みの層間絶縁膜３８を成膜する。この成膜工程に用いられる原料は、下部ゲート絶縁膜３４、第１絶縁層３６ａ及び第２絶縁層３６ｂと全く同様である。
次いで、層間絶縁膜３８上に所定形状のフォトレジスト（図示略）を形成し、このフォトレジストをマスクとして上部ゲート絶縁膜３６及び層間絶縁膜３８にドライエッチングを施し、これら上部ゲート絶縁膜３６及び層間絶縁膜３８に、高濃度ソース領域３５ｄに達するコンタクトホール１３及び高濃度ドレイン領域３５ｅに達するコンタクトホール１４をそれぞれ形成する。
【００６０】
次いで、層間絶縁膜３８全面に、スパッタリング法等により、アルミニウム、タンタル、モリブデン、チタン、クロム等の金属、あるいはこれらの金属のうち少なくとも１種を含む合金等からなる導電膜を形成し、その後、この導電膜をフォトリソグラフィ法によりパターニングし、ソース電極６ａ及びドレイン電極６ｂとする。
以上により、ｎチャネル型またはｐチャネル型のＬＤＤ構造のダブルゲートＴＦＴを作製することができる。
【００６１】
以上説明した様に、このＬＤＤ構造のダブルゲートＴＦＴによれば、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する位置に、下部ゲート電極３３と同じ大きさの開口部７１を形成したので、下部ゲート電極３３及び上部ゲート電極３７によりチャネル領域３５ａに電圧を印加した場合に、電界は上部ゲート電極３７から第１絶縁層３６ａの開口部７１を介してチャネル領域３５ａの中央部付近に集中し、下部ゲート電極３３から下部ゲート絶縁膜３４を介してチャネル領域３５ａの中央部付近に集中することとなり、チャネル領域３５ａのソース・ドレイン端近傍の電界強度が緩和される。したがって、オフリーク電流を低減することができ、さらに、耐圧性及び信頼性を向上させることができる。
【００６２】
また、チャネル領域４ａの下方に下部ゲート電極２を、上方に上部ゲート電極６を、それぞれ対向配置したので、チャネルの構造を上下それぞれにチャネルを有するダブルチャネル構造とすることができる。したがって、チャネル領域４ａの中央部へ電流を集中させることができ、オン電流を増大させることができる。
さらに、ＬＤＤ構造としたので、ゲート電圧に対する耐性あるいはドレイン電圧に対する耐性等の耐圧性を向上させることができ、信頼性を向上させることができる。
【００６３】
また、このダブルゲートＴＦＴの製造方法によれば、半導体薄膜３５を含む下部ゲート絶縁膜３４上に、ポジ型フォトレジスト７６を塗布し、下部ゲート電極３３をマスクとして基板本体１０Ａの裏面側から光Ｌを照射し、このフォトレジスト７６を露光して島状のフォトレジスト７６ａとし、このフォトレジスト７６ａを含む全面に第１絶縁層３６ａを成膜し、リフトオフ法により、島状のフォトレジスト７６ａと該島状のフォトレジスト７６上の第１絶縁層３６ａを除去するので、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する位置に、下部ゲート電極３３と同じ大きさの開口部７１を形成することができ、オフリーク電流を低減するとともに、オン電流を増大させることができ、さらに、耐圧性及び信頼性を向上させることができるＬＤＤ構造のダブルゲートＴＦＴを、容易にかつ低コストで作製することができる。
【実施例３】
【００６４】
図８は、本発明の実施例３のｎチャネル型のＬＤＤ構造のダブルゲートＴＦＴの製造方法を示す過程図であり、この製造方法により上述した実施例２のｎチャネル型のＬＤＤ構造のダブルゲートＴＦＴが得られる。
このダブルゲートＴＦＴの製造方法について、図８に基づき説明する。
この製造方法においては、半導体薄膜３５上に下部ゲート電極３３と同じ大きさの島状のフォトレジスト７６ａを形成するまでは、上記実施例２と全く同様である。
【００６５】
その後、図８（ａ）に示すように、島状のフォトレジスト７６ａ及び半導体薄膜３５を含む下部ゲート絶縁膜３４上に、プラズマＣＶＤ法等により、基板温度が１００〜６００℃となる条件下で、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等からなる２０〜１０００ｎｍの厚みの第１絶縁層３６ａを成膜する。
この成膜工程に用いられる原料は、下部ゲート絶縁膜３４と全く同様である。
この結果、島状のフォトレジスト７６ａ上、及びこの島状のフォトレジスト７６ａ上を除く半導体薄膜３５及び下部ゲート絶縁膜３４上それぞれに、第１絶縁層３６ａが成膜されることとなる。
【００６６】
次いで、図８（ｂ）に示すように、島状のフォトレジスト７６ａ及び第１絶縁層３６ａをマスクとして、半導体薄膜３５に上方より約０．１×１０13〜１０×１０13／ｃｍ2のドーズ量で低濃度の不純物イオン（リン（Ｐ）イオンまたはボロン（Ｂ）イオン）７７を注入する。
この低濃度の不純物イオン７７注入により、半導体薄膜３５のうち第１絶縁層３６ａのみにより覆われている部分は上部ゲート電極３３に対して自己整合的に低濃度のソース領域３５ｂ及びドレイン領域３５ｃが形成され、フォトレジスト７６ａ及び第１絶縁層３６ａに覆われている部分は不純物イオン７７注入が成されないのでチャネル領域３５ａとなる。
【００６７】
リフトオフ法により、島状のフォトレジスト７６ａと該島状のフォトレジスト７６上の第１絶縁層３６ａを除去する工程以降は、実施例２のダブルゲートＴＦＴの製造方法と全く同様である。
このダブルゲートＴＦＴの製造方法においても、実施例２のダブルゲートＴＦＴの製造方法と全く同様、オフリーク電流を低減することができ、オン電流を増大させることができ、耐圧性及び信頼性を向上させることができるダブルゲートＴＦＴを、容易にかつ低コストで作製することができる。
【実施例４】
【００６８】
図９は、本発明の実施例４のｎチャネル型またはｐチャネル型のＬＤＤ構造のダブルゲートＴＦＴ（Thin-Film Transistor）（薄膜半導体装置）を示す断面図である。
このダブルゲートＴＦＴが、実施例２のダブルゲートＴＦＴと異なる点は、実施例２のダブルゲートＴＦＴでは、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する位置に、下部ゲート電極３３と同じ大きさの開口部７１を形成したのに対し、本実施例４のダブルゲートＴＦＴでは、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する位置に、下部ゲート電極３３より幅が狭い開口部９１を形成した点であり、それ以外の構成要素については実施例２のＴＦＴと全く同様である。
【００６９】
このダブルゲートＴＦＴでは、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する位置に、下部ゲート電極３３より幅が狭い開口部９１を形成したことにより、下部ゲート電極３３及び上部ゲート電極３７によりチャネル領域３５ａに電圧を印加した場合に、電界は上部ゲート電極３７から第１絶縁層３６ａの開口部９１を介してチャネル領域３５ａの中央部付近に集中し、下部ゲート電極３３から下部ゲート絶縁膜３４を介してチャネル領域３５ａの中央部付近に集中する。
【００７０】
これにより、チャネル領域３５ａのソース・ドレイン端近傍の電界強度が緩和され、オフリーク電流が大きく低減され、さらに、耐圧性及び信頼性がさらに向上する。
また、チャネル領域３５ａの下方に下部ゲート電極３３を、上方に上部ゲート電極３７を、それぞれ対向配置したことにより、チャネルの構造が上下それぞれにチャネルを有するダブルチャネル構造となり、単位面積当たりの電流密度が高まり、オン電流が増大する。
【００７１】
このダブルゲートＴＦＴの製造方法は、ポジ型フォトレジスト７６の露光条件を除いて上記実施例２と全く同様である。
この露光条件は、上記実施例２では、露光過多や露光不足にならない適切な露光条件を選択したのに対し、本実施例では、光強度、露光時間の少なくとも一方を大きくする「露光過多」を選択する。露光過多の場合、図１０に示すように、マスクとなる下部ゲート電極３３の裏側に回り込む光Ｌの光量が増加し、ポジ型フォトレジスト７６の硬化領域９２は下部ゲート電極３３の幅より狭くなる。よって、島状のポジ型フォトレジスト７６ａとなるフォトレジスト７６の硬化領域９２は下部ゲート電極３３の幅より狭くなる。
【００７２】
したがって、フォトレジスト７６を露光過多とすることにより、下部ゲート電極３３より幅の狭い島状のポジ型フォトレジストを形成することができ、この島状のポジ型フォトレジストを用いて、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する位置に、下部ゲート電極３３より幅が狭い開口部９１を形成することができる。
【００７３】
このダブルゲートＴＦＴによれば、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する位置に、下部ゲート電極３３より幅が狭い開口部９１を形成したので、オフリーク電流を低減することができ、オン電流を大きく増大させることができ、耐圧性及び信頼性をさらに向上させることができる。
【実施例５】
【００７４】
図１１は、本発明の実施例５のｎチャネル型またはｐチャネル型のＬＤＤ構造のダブルゲートＴＦＴ（Thin-Film Transistor）（薄膜半導体装置）を示す断面図である。
このダブルゲートＴＦＴが、実施例２のダブルゲートＴＦＴと異なる点は、実施例２のダブルゲートＴＦＴでは、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する位置に、下部ゲート電極３３と同じ大きさの開口部７１を形成したのに対し、本実施例５のダブルゲートＴＦＴでは、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する位置に、下部ゲート電極３３より幅が広い開口部１０１を形成した点であり、それ以外の構成要素については実施例２のＴＦＴと全く同様である。
【００７５】
このダブルゲートＴＦＴでは、チャネル領域３５ａのソース・ドレイン端近傍の電界強度が緩和され、オフリーク電流が大きく低減され、さらに、耐圧性及び信頼性がさらに向上する。
また、チャネル領域３５ａの下方に下部ゲート電極３３を、上方に上部ゲート電極３７を、それぞれ対向配置したことにより、チャネルの構造が上下それぞれにチャネルを有するダブルチャネル構造となり、単位面積当たりの電流密度が高まり、オン電流が増大する。
【００７６】
このダブルゲートＴＦＴの製造方法は、ポジ型フォトレジスト７６の露光条件を除いて上記実施例２と全く同様である。
この露光条件は、上記実施例２では、露光過多や露光不足にならない適切な露光条件を選択したのに対し、本実施例では、光強度、露光時間の少なくとも一方を小さくする「露光不足」を選択する。露光不足の場合、図１２に示すように、マスクとなる下部ゲート電極３３の裏側には光Ｌが回り込まず、ポジ型フォトレジスト７６の硬化領域９２は下部ゲート電極３３の幅より広くなる。よって、島状のポジ型フォトレジスト７６ａとなるフォトレジスト７６の硬化領域９２は下部ゲート電極３３の幅より広くなる。
【００７７】
したがって、この露光不足のフォトレジスト７６を現像することにより、このフォトレジスト７６の非硬化領域が除去されるので、下部ゲート電極３３より幅の広い島状のポジ型フォトレジストが形成されることとなる。
また、露光条件によらず、露光後の現像処理時間を長くしたり、あるいは、現像時の現像液の温度を通常よりも高くすることで、同様に、下部ゲート電極３３より幅の広い島状のポジ型フォトレジストが形成される。本発明においては、いずれの方法を用いてもよい。
【００７８】
このダブルゲートＴＦＴによれば、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する位置に、下部ゲート電極３３より幅が広い開口部１０１を形成したので、オフリーク電流をさらに低減することができ、オン電流を増大させることができ、耐圧性及び信頼性をさらに向上させることができる。
【実施例６】
【００７９】
図１３は、本発明の実施例６のｎチャネル型またはｐチャネル型のＬＤＤ構造のダブルゲートＴＦＴ（Thin-Film Transistor）（薄膜半導体装置）を示す断面図である。
このダブルゲートＴＦＴが、実施例１のダブルゲートＴＦＴと異なる点は、実施例１のダブルゲートＴＦＴでは、上部ゲート絶縁膜３６を第１及び第２絶縁層３６ａ、３６ｂの２層構造とし、第１絶縁層３６ａのチャネル領域３５ａの中央部に対応する位置に開口部３９を形成したのに対し、本実施例６のダブルゲートＴＦＴでは、上部ゲート絶縁膜（第２の絶縁膜）を単層構造とし、この上部ゲート絶縁膜１１１の厚みを、チャネル領域３５ａの中央部に対応する中央部分１１１ａの厚みが、このチャネル領域３５ａのソース・ドレイン端近傍に対応する周辺部分１１１ｂの厚みより薄くなるようにした点であり、それ以外の構成要素については実施例１のダブルゲートＴＦＴと全く同様である。
【００８０】
このダブルゲートＴＦＴでは、上部ゲート絶縁膜１１１の厚みを、チャネル領域３５ａの中央部に対応する中央部分１１１ａの厚みが、このチャネル領域３５ａのソース・ドレイン端近傍に対応する周辺部分１１１ｂの厚みより薄くなるようにしたので、オフリーク電流が低減され、さらに、耐圧性及び信頼性が向上する。
また、チャネルの構造が上下それぞれにチャネルを有するダブルチャネル構造となり、単位面積当たりの電流密度が高まり、オン電流が増大する。
【００８１】
次に、このダブルゲートＴＦＴの製造方法について、図１４及び図１５に基づき説明する。
この製造方法においては、半導体薄膜３５に低濃度の不純物イオン７７を注入し、チャネル領域３５ａの両側それぞれに低濃度ソース領域３５ｂ及び低濃度ドレイン領域３５ｃを形成するまでは、上記実施例２と全く同様である。
その後、図１４（ａ）に示すように、半導体薄膜３５を含む下部ゲート絶縁膜３４上に、プラズマＣＶＤ法等により、基板温度が１００〜６００℃となる条件下で、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等からなる１０〜５０ｎｍの厚みの上部ゲート絶縁膜１１１を成膜する。
【００８２】
次いで、図１４（ｂ）に示すように、上部ゲート絶縁膜１１１上に、ネガ型フォトレジスト１１２を塗布し、下部ゲート電極３３をマスクとして基板本体１０Ａの裏面側（下部ゲート電極３３と反対側）から光Ｌを照射し、このフォトレジスト１１２を露光する。
次いで、このフォトレジスト１１２を現像する。これにより、図１４（ｃ）に示すように、フォトレジスト１１２には、下部ゲート電極３３と同じ大きさの開口部１１３が形成される。
【００８３】
ここでは、このフォトレジスト１１２に下部ゲート電極３３と同じ大きさの開口部１１３を形成するために、上記実施例２と同様、適切な露光が行われる様に、光Ｌの光強度及び露光時間を適切に制御する必要がある。これにより、フォトレジスト１１２は下部ゲート電極３３に対応する領域のみを除いて露光され、フォトレジスト１１２の非硬化領域は下部ゲート電極３３と同じ大きさとなる。
このフォトレジスト１１２を現像することにより、このフォトレジスト１１２に下部ゲート電極３３と同じ大きさの開口部１１３が形成される。
【００８４】
次いで、図１５（ｄ）に示すように、このフォトレジスト１１２をマスクとして上部ゲート絶縁膜１１１にドライエッチング等の異方性エッチングを施し、この上部ゲート絶縁膜１１１にフォトレジスト１１２の開口部１１３と平面視同一形状の凹部１１４を形成する。
次いで、このフォトレジスト１１２を剥離することにより、図１５（ｅ）に示すように、この凹部１１４が形成された上部ゲート絶縁膜１１１は、チャネル領域３５ａの中央部に対応する中央部分１１１ａの厚みが、このチャネル領域３５ａの低濃度ソース領域３５ｂ及び低濃度ドレイン領域３５ｃの近傍に対応する周辺部分１１１ｂの厚みより薄い上部ゲート絶縁膜１１１となる。
【００８５】
この上部ゲート絶縁膜１１１上に所定形状の上部ゲート電極３７を形成する工程以降は、上記実施例２と全く同様であるから、説明を省略する。
以上により、単層構造の上部ゲート絶縁膜１１１の厚みを、チャネル領域３５ａの中央部に対応する部分の厚みが、このチャネル領域３５ａのソース・ドレイン端近傍に対応する部分の厚みより薄くなるようにしたｎチャネル型のＬＤＤ構造のダブルゲートＴＦＴを作製することができる。
【００８６】
以上説明した様に、このダブルゲートＴＦＴによれば、単層構造の上部ゲート絶縁膜１１１の厚みを、チャネル領域３５ａの中央部に対応する中央部分１１１ａの厚みが、このチャネル領域３５ａのソース・ドレイン端近傍に対応する周辺部分１１１ｂの厚みより薄くなるようにしたので、実施例１のダブルゲートＴＦＴと全く同様の効果を奏することができる。
【００８７】
また、このダブルゲートＴＦＴの製造方法によれば、半導体薄膜３５を含む下部ゲート絶縁膜３４上に厚みのある上部ゲート絶縁膜１１１を成膜し、下部ゲート電極３３と同じ大きさの開口部１１３が形成されたネガ型フォトレジスト１１２をマスクとして上部ゲート絶縁膜１１１にドライエッチング等の異方性エッチングを施し、この上部ゲート絶縁膜１１１にフォトレジスト１１２の開口部１１３と平面視同一形状の凹部１１４を形成するので、上部ゲート絶縁膜１１１の成膜が１回の工程で済み、工程が簡単化され、製造コストの低減を図ることができる。
【００８８】
［電子機器］
次に、本発明の上記実施例１〜６のＬＤＤ構造のダブルゲートＴＦＴを備えた電気光学装置を有する電子機器の具体例について説明する。
図１６は、携帯電話の一例を示した斜視図である。図１６において、５００は携帯電話本体を示し、５０１は前記のダブルゲートＴＦＴを備えた液晶装置（電気光学装置）の液晶表示部を示している。
図１６に示す電子機器は、上記実施例のＬＤＤ構造のダブルゲートＴＦＴを備えた液晶装置を有するものであるので、性能に優れたものとなる。
【図面の簡単な説明】
【００８９】
【図１】本発明の実施例１の液晶装置の画像表示領域の等価回路を示す等価回路図である。
【図２】本発明の実施例１の液晶装置のＴＦＴアレイ基板の要部を示す拡大平面図である。
【図３】本発明の実施例１の液晶装置の断面構造を示す断面図である。
【図４】本発明の実施例１のＬＤＤ構造のダブルゲートＴＦＴを示す断面図である。
【図５】本発明の実施例２のＬＤＤ構造のダブルゲートＴＦＴを示す断面図である。
【図６】本発明の実施例２のＬＤＤ構造のダブルゲートＴＦＴの製造方法を示す過程図である。
【図７】本発明の実施例２のＬＤＤ構造のダブルゲートＴＦＴの製造方法を示す過程図である。
【図８】本発明の実施例３のＬＤＤ構造のダブルゲートＴＦＴの製造方法を示す過程図である。
【図９】本発明の実施例４のＬＤＤ構造のダブルゲートＴＦＴを示す断面図である。
【図１０】本発明の実施例４のＬＤＤ構造のダブルゲートＴＦＴの製造方法を示す断面図である。
【図１１】本発明の実施例５のＬＤＤ構造のダブルゲートＴＦＴを示す断面図である。
【図１２】本発明の実施例５のＬＤＤ構造のダブルゲートＴＦＴの製造方法を示す断面図である。
【図１３】本発明の実施例６のＬＤＤ構造のダブルゲートＴＦＴを示す断面図である。
【図１４】本発明の実施例６のＬＤＤ構造のダブルゲートＴＦＴの製造方法を示す過程図である。
【図１５】本発明の実施例６のＬＤＤ構造のダブルゲートＴＦＴの製造方法を示す過程図である。
【図１６】本発明の実施例１〜６のＬＤＤ構造のダブルゲートＴＦＴを備えた液晶装置の液晶表示部を有する携帯電話の一例を示す図である。
【符号の説明】
【００９０】
１０Ａ  透光性を有する基板本体（透光性基板）
３３  下部ゲート電極（第１のゲート電極）
３４  下部ゲート絶縁膜（第１の絶縁膜）
３５  半導体薄膜
３５ａ  チャネル領域
３５ｂ  低濃度ソース領域
３５ｃ  低濃度ドレイン領域
３５ｄ  高濃度ソース領域
３５ｅ  高濃度ドレイン領域
３６  上部ゲート絶縁膜（第２の絶縁膜）
３６ａ  第１絶縁層
３６ｂ  第２絶縁層
３７  上部ゲート電極（第２のゲート電極）
３８  層間絶縁膜
３９  開口部
７１  開口部
７６  ポジ型フォトレジスト
７６ａ  硬化領域
７７  低濃度の不純物イオン
８１  高濃度の不純物イオン
９１  開口部
１１１  上部ゲート絶縁膜（第２の絶縁膜）
１１１ａ  中央部分
１１１ｂ  周辺部分
１１２  ネガ型フォトレジスト
１１３  開口部
１１４  凹部
【図１】
2005079283.tif 000003
【図２】
2005079283.tif 000004
【図３】
2005079283.tif 000005
【図４】
2005079283.tif 000006
【図５】
2005079283.tif 000007
【図６】
2005079283.tif 000008
【図７】
2005079283.tif 000009
【図８】
2005079283.tif 000010
【図９】
2005079283.tif 000011
【図１０】
2005079283.tif 000012
【図１１】
2005079283.tif 000013
【図１２】
2005079283.tif 000014
【図１３】
2005079283.tif 000015
【図１４】
2005079283.tif 000016
【図１５】
2005079283.tif 000017
【図１６】
2005079283.tif 000018