(57)【要約】【課題】磁気メモリセルによって生成されたより多くの熱を利用して、磁気メモリセルの切り換えを容易にすること。【解決手段】磁気メモリデバイス(100,200,300)は、磁界をかけることによって２つの抵抗状態の間で切り換え可能な磁性材料を含む磁気メモリセル(102,202,302)を含む。また、デバイス(100,200,300)は、磁気メモリセル(102,202,302)に接続されたワイヤも含み、ワイヤは、互いに電気接続された導電性の接続リンク(114,214,311)と導電性のワード線又はビット線(116,118,216,310,312)とを有する。接続リンク(114,214,311)が、ワード線又はビット線(116,118,216,310,312)と、磁気メモリセル(102,202,302)との間に配置されており、磁気メモリセルからワード線又はビット線への熱伝導の障壁を設けるようにワード線またはビット線よりも大きい熱抵抗を有する。【選択図】図１
2005123628.tif 000002
【特許請求の範囲】
【請求項１】
磁気メモリ（ＭＲＡＭ）デバイス（１００、２００、３００）であって、
状態を切り換えることができる磁気データ層（１０８、２０８、３０８）をそれぞれ有する磁気メモリセル（１０２、２０２、３０２）のアレイであって、前記切り換えが、局所的温度が高いほど容易に達成される、磁気メモリセル（１０２、２０２、３０２）のアレイと
前記アレイに接続され、前記アレイにデータアクセスを行うビット線およびワード線（１１６、１１８、２１６、３１０、３１２）のグリッドであって、熱的および電気的に伝導性の経路が、前記アレイ内の各磁気メモリセル（１０２、２０２、３０２）ごとに前記グリッドまで存在する、ビット線およびワード線（１１６、１１８、２１６、３１０、３１２）のグリッドと、及び
前記アレイ内の各磁気メモリセル（１０２、２０２、３０２）を、前記グリッド（１１６、１１８、２１６、３１０、３１２）内の対応する箇所に電気接続し、前記磁気メモリセル（１０２、２０２、３０２）のぞれぞれに生成された熱に対する熱抵抗を高める複数の熱抵抗性リンク（１１４、２１４、３１１）とを含み、
動作中に、対応する熱抵抗性リンクが、それぞれのビット線およびワード線（１１６、１１８、２１６、３１０、３１２）への放熱を妨げるので、活動状態の磁気メモリセル（１０２、２０２、３０２）が、熱抵抗性リンクがない場合に比べて高い温度に加熱され、それにより磁気状態がより少ない印加エネルギーで切り換えられる、磁気メモリ（ＭＲＡＭ）デバイス。
【請求項２】
前記複数の熱抵抗性リンクがそれぞれ、金属の立体的な円錐または角錐（１１４）として製作される、請求項１に記載のＭＲＡＭ。
【請求項３】
前記複数の熱抵抗性リンク（１１４、２１４、３１１）がそれぞれ、隣接するビット線またはワード線（１１６、１１８、２１６、３１０、３１２）よりも小さい断面を有する金属ビアとして製作される、請求項１に記載のＭＲＡＭ。
【請求項４】
前記複数の熱抵抗性リンク（１１４、２１４、３１１）がそれぞれ、前記ワード線またはビット線（１１６、１１８，２１６、３１０、３１２）よりも小さい熱伝導率の材料から製作される、請求項１に記載のＭＲＡＭ。
【請求項５】
磁気メモリ（ＭＲＡＭ）デバイス（１００、２００、３００）を改良するための方法であって、
状態を切り換えることができる磁気データ層（１０８、２０８、３０８）をそれぞれ有する磁気メモリセル（１０２、２０２、３０２）のアレイを配置するステップであって、前記切り換えが、局所的温度が高いほど容易に達成される、ステップと、
ビット線およびワード線（１１６、１１８、２１６、３１０、３１２）のグリッドを前記アレイに接続し、前記アレイへのデータアクセスを行うステップであって、熱的および電気的に伝導性の経路が、前記アレイ内の各磁気メモリセル（１０２、２０２、３０２）ごとに前記グリッドまで存在する、ステップと、及び
前記アレイ内の各磁気メモリセル（１０２、２０２、３０２）に、前記磁気メモリセル（１０２、２０２、３０２）のそれぞれで生成された熱に対する熱抵抗を高める複数の熱抵抗性リンク（１１４、２１４、３１１）を電気接続するステップとを含み、
動作中に、対応する熱抵抗性リンク（１１４、２１４、３１１）が、それぞれのビット線およびワード線（１１６、１１８、２１６、３１０、３１２）への放熱を妨げるので、活動状態の磁気メモリセル（１０２、２０２、３０２）が、熱抵抗性リンクがない場合に比べて高い温度に加熱され、それにより磁気状態がより少ない印加エネルギーで切り換えられる、方法。
【請求項６】
磁気メモリ（ＭＲＡＭ）デバイス（１００、２００、３００）であって、
状態を切り換えることができる磁気データ層（１０８、２０８、３０８）をそれぞれ有する磁気メモリセル（１０２、２０２、３０２）のアレイであって、前記切り換えが、局所的温度が高いほど容易に達成される、磁気メモリセル（１０２、２０２、３０２）のアレイと、
前記アレイに接続され、前記アレイへのデータアクセスを行うビット線およびワード線（１１４、１１６、２１６、３１０、３１２）のグリッドであって、熱的および電気的に伝導性の経路が、前記アレイ内の各磁気メモリセル（１０２、２０２、３０２）ごとに前記グリッドまで存在する、ビット線およびワード線（１１４、１１６、２１６、３１０、３１２）のグリッドと、及び
前記アレイ内の各磁気メモリセル（１０２、２０２、３０２）を、前記グリッド内の対応する箇所に電気接続し、前記磁気メモリセル（１０２、２０２、３０２）のそれぞれで生成された熱に対する熱抵抗を高める複数の熱抵抗性レール面（３１１）とを含み、
前記複数の熱抵抗性レール面（３１１）がそれぞれ、前記磁気メモリセル（１０２、２０２、３０２）の行または列に沿って、前記ビット線およびワード線（１１６、１１８、２１６、３１０、３１２）の少なくとも１つの上に完全に接触した状態でレールごとに配置されており、
動作中に、対応する熱抵抗性リンクが、それぞれのビット線およびワード線（１１６、１１８、２１６、３１０、３１２）への放熱を妨げるので、活動状態の磁気メモリセル（１０２、２０２、３０２）が、熱抵抗性リンクがない場合に比べて高い温度に加熱され、それにより磁気状態がより少ない印加エネルギーで切り換えられる、磁気メモリ（ＭＲＡＭ）デバイス（１００、２００、３００）。
【請求項７】
前記複数の熱抵抗性レール面（３１１）がそれぞれ、前記ワード線およびビット線（１１６、１１８、２１６、３１０、３１２）に比べて小さい断面積のワイヤとして製作される、請求項６に記載のＭＲＡＭデバイス（１００、２００、３００）。
【請求項８】
前記複数の熱抵抗性レール面（３１１）がそれぞれ、前記ワード線およびビット線（１１６、１１８、２１６、３１０、３１２）に比べて小さい熱伝導率を有する材料で製作される、請求項６に記載のＭＲＡＭデバイス（１００、２００、３００）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気メモリデバイスに関し、より具体的には、磁気メモリデバイスにデータを格納するための方法および構造に関する。
【背景技術】
【０００２】
不揮発性磁気ランダムアクセスメモリ（ＭＲＡＭ）デバイスは、用途によっては、揮発性ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイス及びスタティックランダムアクセスメモリ（ＳＲＡＭ）デバイスに取って代わる潜在能力を有する。ＭＲＡＭデバイスは、トンネル磁気抵抗（ＴＭＲ）技術、超巨大磁気抵抗（ＣＭＲ）技術、及び巨大磁気抵抗（ＧＭＲ）技術に基づいて動作するセルのアレイを含む。
【０００３】
ＭＲＡＭセルは、一般に、「データ」層と「基準」層の周りに構成される。データ層は、書き込み可能な磁性材料を含み、基準層は、固定した磁性材料を含む。２つの層間の誘電体層は、挟んでいる層からの磁界が互いに打ち消し合うか、又は強め合うかに応じて、電流の抵抗が大きくなるか、又は小さくなる。
【０００４】
書き込み操作中に、近くのワイヤループを介して電磁界を加えることによって、データ層の磁化を２つの対向する状態に切り換えることができる。従って、２値情報を格納することができる。基準層は、通常、磁化がピン留めされた磁性材料からなる。データ層にかけられた磁界は、基準層の磁化を切り換えるには不十分な強さで基準層に浸透する。
【０００５】
例えば、ＴＭＲセルにおいて、データ層と基準層は、トンネル接合が形成されるように薄い誘電体層により分離される。電子が誘電体層を突き抜けることができる確率は、基準層の磁化の向きに対するデータ層の磁化の向きに依存する。従って、構造は「磁気抵抗」であり、情報を格納し、その後にメモリセルを通過できるトンネル電流の大きさを読み取ることによって情報を取り出すことができる。
【０００６】
一般に、磁気メモリセルは、メモリ密度を高めてコストを下げることができるほど小さいという利点がある。しかしながら、セルが小さくなるほど、熱安定性の問題が重要になる。環境の影響によって引き起こされるランダムな切り換えのために格納された情報が失われないことを確実にするように、小さい磁気メモリセルのデータ層は、磁化を切り換えるために必要な磁界の強さが、大きいメモリセルのものよりも大きいものでなければならない。残念ながら、生成しなければならない磁界強度が大きくなるほど、書き込み操作中のメモリセルの切り換えが困難になる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
磁気メモリセルの温度を高くすると、切り換えに必要な磁界強度が下がることが分かっている。さらに、磁気メモリセルを電流が通過するとき、セルに熱が生じる。しかしながら、生じた熱は、ビット線を介してメモリセルから消えるように伝導し易く、それ故に磁気メモリセルの切り換えを容易にするために利用できない。
【０００８】
従って、磁気メモリセルからの熱の損失を少なくし、それにより、熱を利用して切り換えを容易にすることができる磁気メモリデバイスが必要とされている。
【課題を解決するための手段】
【０００９】
要するに、本発明の磁気ランダムアクセスメモリ（ＭＲＡＭ）の実施形態は、磁界の作用のもとで、介在する誘電体層の異なる２つの電気抵抗の状態を切り換え可能な磁気メモリセルを含む。また、ＭＲＡＭは、磁気メモリセルに接続されたワイヤを含む。導線は、互いに電気的に接続された、導電接続リンクと、導電性のワード線またはビット線とを有する。接続リンクは、ワード線またはビット線と磁気メモリセルとの間に配置され、磁気メモリセルからワード線またはビット線までの熱伝導の障壁を提供するように、ワード線またはビット線の熱抵抗よりも大きい熱抵抗を有する。
【００１０】
本発明は、本発明の実施形態に関する以下の説明からより完全に理解されよう。説明は、添付図面に関連して行われる。
【発明の効果】
【００１１】
本発明によれば、磁気メモリセルによって生成されたより多くの熱を利用して、磁気メモリセルの切り換えを容易にすることが可能になる。
【発明を実施するための最良の形態】
【００１２】
図１は、本発明の第１の磁気ランダムアクセスメモリ（ＭＲＡＭ）デバイスの実施形態を表し、本明細書において全般的な参照符号１００によって参照される。ＭＲＡＭ１００は、多数の個別の磁気抵抗メモリセル１０２を含む。この場合、各メモリセル１０２は、トンネル磁気抵抗メモリ（ＴＭＲ）セルである。各メモリセル１０２は、磁気基準層１０４、誘電体層１０６、及び磁気データ層１０８を含む。デバイスは、それぞれ、導電性のワード線１１０及び１１２を含む。これらは、一般に、例えばアルミニウム又は銅などの金属である。これらの材料は両方とも、良好な熱導体である。
【００１３】
ワード線１１０と１１２は、メモリセル１０２をかなり効果的に放熱することができ、任意の局所的加熱を迅速に運び去ることができる。しかし、この局所的加熱の一部をそれぞれの活動状態のメモリセル１０２に蓄積することができれば、その熱を使用して、データ層１０８のビットの切り換えをより容易にすることができる。そこで、本発明はこれを対象とする。従って、接続リンク１１４は、ワード線１１０及び１１２の金属までの熱経路を縮小する狭められた首部を有する。接続リンク１１４は、円錐または角錐として形成される。
【００１４】
ＭＲＡＭ１００は、この例ではそれぞれ接続リンク１１４とレール１１６である接続リンクとワード線またはビット線とを有するワード線１１０と１１２などのワイヤを含む。接続リンクは、ワード線またはビット線よりも大きい熱抵抗を有し、これにより熱伝導の障壁が設けられる。この例では、接続リンク１１４は、低い熱伝導率の材料、例えばＳｉＯ２によって取り囲まれている。熱を伝えることができる接続リンク１１４の断面積が小さいので、熱障壁が確立される。従って、メモリセルによって生成されたより多くの熱を利用して、磁気メモリセル１１４の切り換えを容易にすることができる。
【００１５】
また、各磁気メモリセル１０２は、磁気メモリセルがワード線１１０及び１１２とビット線１１８との間に配置されるようにビット線に接続される。分かりやすくするために、１つのビット線１１８だけを示す。
【００１６】
データ層１０８は、磁化の向きを加えられた磁界の関数として切り換えることができるように選択された磁性材料を含む。一般に、ＭＲＡＭ１００は、ビット線１１８及び／又はワード線１０４に印加される電流によって生じる磁界の方向の関数として２値情報を格納できるように、データ層１０８の磁化が２つの対向する向きを有することができるようになっている。ビット線および／またはワード線に沿って電流が印加されたとき、データ層１０８の磁化を切り換えるために利用され得るビット線および／またはワード線を磁界が取り囲む。
【００１７】
図１は、使用中にビット線１１８を流れる書き込み電流を生成する回路ユニット１２０を概略的に示す。また、回路は、ワード線１１０及び１１２を流れる書き込み電流も生成することができる。分かりやすくするために、ワード線１１０及び１１２に関して、回路ユニット１２０への電気接続を示していない。各磁気メモリセルは、簡略化のために示されていないいくつかの追加の層を含むことができる。
【００１８】
誘電体層１０６は、ワード線１１０又は１１２とビット線１１８との間に適切な電位が印加されたときに誘電体層１０６にトンネル電流が流れるように十分に薄い。トンネル効果の確率、それ故にメモリセルの実効抵抗は、基準層１０４の磁化の向きに対するデータ層１０８の磁化の向きに依存する。従って、メモリセル１０２の抵抗に依存するトンネル電流から、データ層の磁化の向きを判定することができる。
【００１９】
ＭＲＡＭ１００は、さらに、読み出し操作中に選択されたメモリセル１０２の抵抗をセンシング（検出）するための読み出し回路を含む。読み出し操作中、磁気メモリセル１０２の両端に一定の電源電圧またはアース電位が印加される。定電源電圧は、外部回路により供給され得る。説明を簡単にするために、読み出し回路は示されない。
【００２０】
ＭＲＡＭ１００は、任意の数の行と列に配列された任意の数のメモリセル１０２を有するアレイを含むことができる。さらに、ＭＲＡＭ１００は、超巨大磁気抵抗（ＣＭＲ）メモリセルや巨大磁気抵抗（ＧＭＲ）メモリセルなどの他の磁気メモリセルからなることができる。
【００２１】
接続リンク１１４は、アルミニウム、タングステン、銅、無定形炭素、ドープドアモルファスシリコン、又はドープド多結晶シリコン、あるいは任意の導電性材料を含むことができる。熱抵抗率は非晶質状態の方が高いので、考えられる材料は、アモルファスシリコンや無定形炭素などの導電性の非晶質材料である。この例では、各接続リンク１１４は、それぞれの磁気メモリセルの基準層と接触している低減された面積の上面を有する。接続リンク１１４が、磁気メモリセル１０２の磁性材料と接触していなくてもよいことは理解されよう。例えば、接続リンク１１４と各磁気メモリセル１０２の磁性材料との間に、さらなる材料の層が配置されてもよい。
【００２２】
代案として、接続リンク１１４は、角錐の形状でなくてもよく、１１４や１１６などのレールから突出する円錐形、またはほぼ円筒形、あるいは直角プリズムに近い形状を含む任意の他の適切な形状を有することができる。また、ワード線１１０及び１１２は、ビット線として動作することもできる。各磁気メモリセルは、キャッピング、ＡＦ、及びシード層などのいくつかの追加の層を含むことができる。
【００２３】
この実施形態の特定の例において、接続リンク１１４は、約１００ｎｍの高さと、約１５０×１５０ｎｍの底面領域を有する。磁気メモリセル１０２と接続リンク１１４との間の各接触面は、約５０×５０ｎｍ未満の面積を有し、場合によっては１０×１０ｎｍもの小さい面積を有する。ワード線１１０と１１２は、銅からなることができ、各ワード線１１０又は１１２は、各接続リンク１１４と共に一体的に形成されてもよい。しかしながら、この例では、接続リンク１１４は、ドープドアモルファスシリコンからなることができる。
【００２４】
ここで、データ層１０８は、ニッケル鉄（ＮｉＦｅ）を含み、基準層１０４は、コバルト鉄（ＣｏＦｅ）を含み、誘電体層１０６は、Ａｌ２Ｏ３を含む。これらの層は、約１５０ｎｍ×３００ｎｍの同じ平面領域を有し、基準層１０４、データ層１０８及び誘電体層１０６はそれぞれ、約３．５ｎｍ、３ｎｍ、及び１．２ｎｍの厚さを有する。
【００２５】
接続リンク１１４は、従来のビア処理技術を使用し、ビアエッチングパラメータを調整して、選択的にビアの基部よりもビアの上部を水平方向により多くエッチングすることによって製作され得る。銅線１１０及び１１２は、最初に、銅ダマシンプロセスを使用して製作される。パターン形成されたビット線上に、ドープドアモルファスシリコンなどの導電性ビア材料の層が、約１００ｎｍの厚みで堆積される。ポジ型レジストフォトリソグラフィプロセスを使用して、角錐の位置とサイズを画定する。この後に等方性エッチングプロセスを行うことにより、角錐形構造が結果として得られる。ＳｉＯ２の厚い層を堆積して、化学的機械的研磨（ＣＭＰ）し、角錐の上部がメモリセル１０２に接触するように露出された状態の平らな表面を作成する。メモリセルの層１０４、１０６及び１０８を堆積して、製造プロセスを完了する。
【００２６】
図２は、ＭＲＡＭデバイスの第２の実施形態を示す。図２は、磁気メモリセル２０２を含むデバイス２００の一部分を示す。各磁気メモリセルは、基準層２０４、誘電体層２０６、及びデータ層２０８を含む。磁気メモリセル２０２の構造と構成は、図１に示され、前述された磁気メモリセル１０２と類似する。デバイスは、この例では、それぞれビア２１４とレール２１６である接続リンクとワード線またはビット線とを有するワード線２１０及び２１２などのワイヤを含む。ビア２１４は、導電性であり、アルミニウム、タングステン、銅、無定形炭素、ドープドアモルファスシリコンまたはドープド多結晶シリコンなどからなることができる。この実施形態において、各ビア２１４は、絶縁材料の円筒の周りに配置される。ビア２１４が、磁気メモリセル２０２の磁性材料と接触していなくてもよいことは理解されよう。例えば、ビア２１４と各磁気メモリセル２０２の磁性材料との間に、他の材料層が配置されてもよい。
【００２７】
代案として、ビア２１４が、長方形の断面を有する形状を含む任意の他の管形状からなることができることは理解されよう。また、ワード線２１０及び２１２は、ビット線として動作することもできる。さらに、各磁気メモリセルは、キャッピング、ＡＦ、及びシード層などのいくつかの追加の層を含むことができる。
【００２８】
この実施形態の例において、ビア２１４は、約１００ｎｍの高さと約１５０ｎｍ未満の直径を有する。磁気メモリセル２０２とビア２１４との間の各接触面は、約５０×５０ｎｍ未満の面積、場合によっては１０×１０ｎｍもの小さい面積に相当する面積を有する。ワード線２１０及び２１２は、銅からなることができ、ビア２１４は、ドープドシリコンからなることができ、ＳｉＯ２の円筒状コアの周りに集められる。
【００２９】
ビア２１４は、スペーサの製作と化学的機械的研磨を含む既知の半導体処理方法の組み合せを用いて製作され得る。例えば、最初に、ＳｉＯ２などの電気的かつ熱的に絶縁性の材料層が、少なくともビア２１４の最終的に望ましい厚さまで堆積される。次に、この層は、標準的なフォトリソグラフィのプロセスとエッチングプロセスを使用して、ワード線２１０及び２１２上に円筒領域をパターン形成される。次に、最初に導電材料の共形の層を堆積させることにより、円筒領域の周辺部の周りに導電性スペーサを形成する。次に、異方性エッチングを使用して、円筒領域の垂直側壁以外のすべての場所から導電材料を除去する。ＳｉＯ２の厚い層を堆積して、化学的機械的研磨（ＣＭＰ）し、ビアの上面がメモリセル２０２に接触するように露出された状態の平らな表面を作成する。メモリセルの層２０４、２０６、及び２０８を堆積して、製造プロセスを完了する。このようにして、メモリセル２０２は、ビア２１４を介してワード線２１０及び２１２に電気接続される。
【００３０】
デバイス２００は、磁気メモリセルのアレイと、複数の磁気メモリセルにそれぞれ電気接続された複数のビット線およびワード線を含む。また、デバイス２００は、分かりやすくするために図２に示されていない１１８及び１２０などのビット線と回路も含む。
【００３１】
次に、図３を参照すると、本発明のＭＲＡＭの実施形態が、本明細書で全般的な参照符号３００によって示されている。ＭＲＡＭ３００は、磁気メモリセル３０２のアレイを含む。各磁気メモリセル３０２は、磁気基準層３０４、トンネル誘電体層３０６、及び磁気データ層３０８を含む。各ワード線は、高い伝導率の支持レール（ワード線またはビット線）３１０及び３１２と、低い伝導率のセル接触レール（接続リンク）３１１及び３１３の２つの部分を有する。これらは、電気的かつ熱的に絶縁性の基板３１４及び３１６の中に配置される。
【００３２】
図３において、接続リンク３１１、３１３と、ワード線またはビット線３１０、３１２とが等しい幅を有するように示したが、これらの２つは、異なる断面形状と材料を有することができる。
【００３３】
メモリセルからの熱伝導を最小にすると同時にワード線に沿って高い導電率を維持するために、接続リンクの幅は、ワード線またはビット線の幅よりも実質的に小さくてもよい。例えば、接続レール面（接続リンク）３１１及び３１３は、それぞれ約１００ｎｍと１０ｎｍの高さと幅を有し、ワード線またはビット線３１０及び３１２はそれぞれ、約２００ｎｍと２００ｎｍの高さと幅を有する。接続レール面３１１及び３１３の上部は、それぞれの磁気メモリセル３０２の各基準層３０４と接触している。接続レール面３１１と３１３は、ワード線またはビット線３１０及び３１２に熱を伝えることができる比較的小さい断面積しか有さないため、磁気メモリセル３０２からの放熱を減らすことができる。その結果、メモリセルによって生成された熱のより多くが残存してデータ切り換えを容易にする。
【００３４】
接続リンクは、銅よりも高い熱抵抗を有しさらに熱損失を減少させるドープドアモルファスシリコンからなることができる。ワード線またはビット線３１０及び３１２は、比較的低い電気抵抗を有する銅からなることができ、ワード線またはビット線は、接続レール面３１１及び３１３よりも多くの電流を伝える。
【００３５】
代案として、接続レール面３１１及び３１３が、磁気メモリセル３０２の磁性材料と接触していなくてもよいことは理解されよう。例えば、磁気メモリセル３０２の磁性材料と接続レール面３１１及び３１３との間に、さらなる材料層が配置されてもよい。さらに、代案として、ワード線がビット線として動作してもよいことは理解されよう。
【００３６】
ここで、データ層３０８は、ニッケル鉄（ＮｉＦｅ）を含み、基準層３０４は、コバルト鉄（ＣｏＦｅ）を含み、誘電体層３０６は、Ａｌ２Ｏ３を含むことができる。これらの層は、約１５０ｎｍ×３００ｎｍの同じ平面領域を有し、基準層３０４、データ層３０８及び誘電体層３０６はそれぞれ、約３．５ｎｍ、３．０ｎｍ及び１．２ｎｍの厚さを有する。
【００３７】
３１０や３１２などのビット線を製作する１つの方法は、以下のステップを含む。最初に、誘電体基板にチャネルをエッチングする。次に、チャネルを埋めるように、誘電体基板とチャネルの内部を銅などの金属材料で被覆する。銅を堆積する前に、ＴａやＴａＮなどの材料の薄い拡散障壁または接着層が堆積されてもよい。次に、化学的機械的研磨プロセスを使用して、銅線と周囲の誘電体を平坦化する。次に、第２の誘電材料が、平坦化された表面の上に堆積され、チャネルの１つのエッジが下側の銅線の上にその銅線と平行に配置されるようにエッチングされる。チャネルの別のエッジは、隣接する銅線の上に位置決めされてもよい。次に、第２の誘電体の上面、チャネルの内部、及び露出された銅表面が、ドープドアモルファスシリコンなどの低い熱伝導体の導電体で被覆される。異方性エッチングプロセスにおいて、チャネルの壁以外のすべての領域からシリコンをエッチングによって除去し、その結果、シリコンのストリップが形成される。次に、チャネルを第３の誘電材料で埋め、再び化学的機械的研磨プロセスを使用してシリコンのストリップとその周囲の誘電体を平坦化する。磁気メモリセルがシリコンストリップのエッジに接続されるように、磁気メモリセルが、平坦な構造上に形成される。
【００３８】
各磁気メモリセル３０２は、キャッピング、ＡＦ、及びシード層などのいくつかの追加の層を含むことができる。ＭＲＡＭ３００は、複数の磁気メモリセルと、それぞれ複数の磁気メモリセルに接続された複数のビット線およびワード線のアレイを含む。さらに、ＭＲＡＭ３００は、分かりやすくするために図３に示されていないビット線と回路も含む。
【００３９】
一般に、ワード線またはビット線は、比較的低い電気抵抗を有し、比較的大きな電流を伝えるのに適している。接続リンクは、接続リンクの熱抵抗がワード線またはビット線の熱抵抗よりも大きくなるように形づくられることができ、熱障壁は、磁気メモリセルから他のものに熱を伝えることができる接続リンクの断面積を小さくすることによって確立され得る。接続リンクに隣接する領域は、熱的および電気的に絶縁性の材料からなることができる。代案または追加として、接続リンクは、ワード線またはビット線よりも熱抵抗率の高い材料からなることができる。例えば、接続リンクは、アモルファスシリコンからなることができる。
【００４０】
接続リンクの抵抗は、磁気メモリセル自体の抵抗の１０％より小さいことが好ましい。接続リンクは、電気的な利点を有する比較的低い電気抵抗であり、同時に熱に対する障壁を提供する。接続リンクと、ワード線またはビット線は、互いに接続されてもよく、一体的に形成されてもよい。
【００４１】
ワイヤは、ビット線でもよい。ワイヤはワード線でもよい。また、ワイヤは、複数の線のうちの１つとすることができ、例えば、ビット線とワード線が、磁気メモリセルに接続されてもよい。磁気メモリセルは、対向する面を有することができ、導線は、対向する面に接続される。
【００４２】
接続リンクは、磁気メモリセルと電気接触していてもよい。代案として、接続リンクと磁気メモリセルとの間に少なくとも１つの層が配置されてもよい。
【００４３】
例えば、ワード線またはビット線は、周辺面を有し、接続リンクは、磁気メモリセルの方に突出するリンクとすることができる。この場合、放熱は、熱を伝えることができるリンクの断面積を小さくすることによって低減されることができ、リンクがワード線またはビット線の熱抵抗率よりも高い熱抵抗率を有する材料からなる場合には、放熱をさらに低減することができる。磁気メモリセルは、ワイヤが接続される面を有し、リンクは、熱を伝えることができる断面積が、磁気メモリセルの面の面積の約２０％よりも小さいゾーンを有する。リンクは、ワード線またはビット線に接続される底部面を有してもよい。
【００４４】
接続リンクとワード線またはビット線は、一体的に形成されてもよい。リンクは、一般に円錐状または角錐形状のものでよい。また、リンクは、管形状のものでもよい。この場合、リンクは、管状リンクが配置される絶縁材料を含む円筒状コアも構成する。
【００４５】
ワイヤは、その長さに沿ったほぼ均一な断面形状を有することができる。第１の線とワード線又はビット線は平行にすることができる。磁気メモリセルは、底部面を有することができ、接続リンクが磁気メモリセルに接続される領域は、底部面よりも小さくてもよい。この場合、熱を伝えることができる接続リンクの断面積が低減されるので、放熱が減少する。磁気メモリセルは、ワイヤが接続される面を有し、接続リンクは、熱を伝えることができる断面積が、磁気メモリセルの面の面積の約２０％よりも小さいゾーンを有する。接続リンクが、ワード線またはビット線の熱抵抗率よりも高い熱抵抗率を有する材料からなる場合、放熱をさらに少なくすることができる。
【００４６】
磁気メモリデバイスは、一般に、磁気メモリデバイスのアレイのうちの１つである。デバイスは、複数の磁気メモリセルにそれぞれ接続された複数のワイヤを含む。
【００４７】
磁気メモリデバイスは、磁気ランダムアクセスメモリ（ＭＲＡＭ）デバイスである。ＭＲＡＭデバイスは、超巨大磁気抵抗（ＣＭＲ）メモリデバイス、又は巨大磁気抵抗（ＧＭＲ）メモリデバイスなどの任意のタイプのＭＲＡＭデバイスとすることができるが、トンネル磁気抵抗（ＴＭＲ）メモリデバイスである。磁気メモリセルは、磁気データ層、磁気基準層、及びデータ層と基準層との間に挟まれた誘電体層を含み、これらの層は、誘電体層にトンネル接合が形成されるようになっている。
【００４８】
本発明は、別の実施形態において、磁界をかけることによって２つの状態の間で切り換え可能な磁性材料を含む磁気メモリセルと、磁気メモリセルに接続され、磁気メモリセルからワイヤへの熱伝導を減らすように選択された位置関係で配置されたワイヤとを含む磁気メモリデバイスを提供する。
【００４９】
本発明は、さらなる実施形態において、磁界の作用のもとで介在する誘電体層の異なる電気抵抗の２つの状態をそれぞれ切り換え可能な磁気メモリセルのアレイと、複数のワイヤと、複数の磁気メモリセルに接続された各導電線とを含む磁気メモリデバイスを提供し、ワイヤの少なくともいくつかが、互いに電気接続された導電性の接続リンクと、導電性のワード線またはビット線とを有し、各接続リンクが、それぞれのワード線またはビット線と、磁気メモリセルのうちの少なくともいくつかとの間に配置されており、磁気メモリセルからワード線またはビット線への熱伝導の障壁を設けるようにワード線またはビット線よりも大きい熱抵抗を有する。
【００５０】
複数のリンクは、各ワード線またはビット線から各磁気メモリセルの方に突出してもよい。代案として、接続リンクとワード線またはビット線とを含むワイヤの少なくともいくつかは、それらの長さに沿ってほぼ均一な断面形状を有してもよい。
【００５１】
また、本発明は、一実施形態において、磁界をかけることによって２つの状態の間で切り換え可能な磁性材料を含む磁気メモリセルを含む磁気メモリデバイスも提供する。磁気メモリセルにワイヤが接続され、ワイヤは、エッジと主面を有するストリップであり、エッジが、磁気メモリセルに接続される。
【００５２】
本発明を特定の例に関連して説明してきたが、本発明が他の多くの形態で具現化され得ることは当業者によって理解されよう。例えば、磁気メモリセルは、超巨大磁気抵抗（ＣＭＲ）メモリセル、又は巨大磁気抵抗（ＧＭＲ）メモリセルとすることができる。さらに、それぞれの低い熱伝導率の接続リンクが、図に示されたように下からだけでなく、代案または追加として、上から磁気メモリセルに接触することができることは理解されよう。さらに、低い熱伝導率の接続リンクは、磁気メモリと上面のその下面の中心で接触せずに、代案として、磁気メモリセルのエッジの近くに接触が確立されてもよい。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１の実施形態による磁気メモリデバイスの斜視図である。
【図２】本発明の第２の実施形態による磁気メモリデバイスの斜視図である。
【図３】本発明の第３の実施形態による磁気メモリデバイスの斜視図である。
【符号の説明】
【００５４】
100、200、300  磁気メモリ（ＭＲＡＭ）デバイス
102、202、302  磁気メモリセル
108、208、308  磁気データ層
110、112、210、212  ワード線
118  ビット線
114  接続リンク
116、216  レール
214  ビア
310、312  支持レール
311、313  接触レール（接続リンク）
【図１】
2005123628.tif 000003
【図２】
2005123628.tif 000004
【図３】
2005123628.tif 000005