(57)【要約】【課題】メインアーク電流の給電及び遮断に対して大容量の半導体素子を必要とし、装置の外形が大きくなり高価であった。【解決手段】第１のサイリスタ素子乃至第６サイリスタ素子とからなる三相純ブリッジ整流回路と、第１のサイリスタ素子乃至第３のサイリスタ素子を位相制御する第１の位相制御信号群と第４のサイリスタ素子乃至第６のサイリスタ素子を位相制御する第２の位相制御信号群とを出力する三相純ブリッジ位相制御回路と、第７のサイリスタ素子至る第９のサイリスタ素子とからなるパイロットアーク生成回路と、出力電流が零のときにパイロットアーク生成回路により小電流のパイロットアークを発生し、電流が流れたことを検出した時点で、三相純ブリッジ整流制御回路により大電流のメインアークを発生し、続いてパイロットアークを消失させることを特徴とするプラズマアーク電源装置である。【選択図】    図１
2005066603.tif 000002
【特許請求の範囲】
【請求項１】
三相変圧器の二次側の第１端子に接続される第１のサイリスタ素子と前記接続された中点に第４のサイリスタ素子を接続してなる第１アームと前記三相変圧器の二次側の第２端子に接続される第２のサイリスタ素子と前記接続された中点に第５のサイリスタ素子を接続してなる第２アームと前記三相変圧器の二次側の第３端子に接続される第３のサイリスタ素子と前記接続された中点に第６サイリスタ素子を接続してなる第３アームとを三相ブリッジ接続してなる三相純ブリッジ整流回路と、前記三相純ブリッジ整流回路の第１のサイリスタ素子乃至第３のサイリスタ素子からなる上側アームを位相制御する第１の位相制御信号群と前記三相純ブリッジ整流回路の第４のサイリスタ素子乃至第６のサイリスタ素子からなる下側アームを位相制御する第２の位相制御信号群とを出力する三相純ブリッジ位相制御回路と、起動信号が入力すると前記三相純ブリッジ位相制御回路の第１の位相制御信号群及び第２の位相制御信号群を出力して前記三相純ブリッジ整流回路を位相制御し、同時にトーチのチップと電極とが接触状態にあり前記三相純ブリッジ整流回路が抵抗器からなるパイロット給電路を介して前記チップと前記電極との間に予め定めた値の小電流を通電し、続いてプラズマガスが供給され前記電極と前記チップとが離脱されてパイロットアークが発生すると、前記パイロットアーク発生後に前記三相純ブリッジ整流回路がメイン給電路を介して予め定めた値の大電流を通電してメインアークを発生させるプラズマアーク電源装置において、前記第１アームの中点に接続される第７のサイリスタ素子と前記第２アームの中点に接続される第８のサイリスタ素子と前記第３アームの中点に接続される第９のサイリスタ素子とからなるパイロットアーク生成回路と、前記メイン給電路の出力電流が零のときに前記第１の位相制御信号群を前記三相純ブリッジ整流回路の上側アームに入力すると共に前記第２の位相制御信号群を前記パイロットアーク生成回路に入力し、続いて前記メイン給電路の出力電流が通電すると前記第２の位相制御信号群を前記パイロットアーク生成回路から前記三相純ブリッジ整流回路の下側アームに切り換えて入力するパイロット・メインアーク切換回路とを備え、起動信号が入力すると前記第１の位相制御信号群を前記三相純ブリッジ整流回路の上側アームに入力すると共に前記第２の位相制御信号群を前記パイロットアーク生成回路に入力し前記パイロット給電路を介して前記チップと前記電極との間にパイロットアーク電流を通電し、続いてプラズマガスが供給され前記電極と前記チップとが離脱されてパイロットアークが発生し、前記パイロットアーク電流の分流電流が前記パイロット給電路、分流給電路、メイン給電路を経由して被加工物から電極間に流れたことを検出した時点で、前記第２の位相制御信号群を前記三相純ブリッジ整流回路の下側アームに入力し前記メイン給電路を介して大電流を通電してメインアークを発生させ、続いてパイロットアークを消失させることを特徴とするプラズマアーク電源装置。
【請求項２】
前記三相純ブリッジ整流回路の第１のサイリスタ素子乃至第３のサイリスタ素子を第１のダイオード乃至第３のダイオードに置換して三相混合ブリッジ整流回路を形成し、前記三相純ブリッジ整流回路を前記三相混合ブリッジ整流回路に置換したことを特徴とする請求項１記載のプラズマアーク電源装置。
【請求項３】
前記分流給電路に第４のダイオードを設けたことを特徴とする請求項１又は請求項２記載のプラズマアーク電源装置。
【請求項４】
前記パイロット給電路に第５のダイオードを設け、前記分流給電路に第４のダイオードを設けたことを特徴とする請求項１又は請求項２記載のプラズマアーク電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はプラズマアーク電源装置において、プラズマ切断トーチのチップと電極とが接触した状態でチップ・電極間に小電流を通電し、プラズマガスが供給されると上記電極とチップとが離脱されて上記チップと電極間とにパイロットアークを発生させる接触スタートの改良に関するものである。
【０００２】
【従来の技術】
図９は、従来技術のプラズマアーク電源装置の電気接続図である。図９において、三相純ブリッジ整流回路ＰＢは、三相変圧器ＩＮの二次側の第１端子に接続される第１のサイリスタ素子ＳＲ１と上記接続点に接続された第４のサイリスタ素子ＳＲ４とからなる第１アームと上記三相変圧器の二次側の第２端子に接続される第２のサイリスタ素子ＳＲ２と上前記接続点に接続された第５のサイリスタ素子ＳＲ５とからなる第２アームと上記三相変圧器の二次側の第３端子に接続される第３のサイリスタ素子ＳＲ３と上記接続点に接続された第６サイリスタ素子ＳＲ６とからなる第３アームとを三相ブリッジ接続して形成している。
【０００３】
三相純ブリッジ位相制御回路ＰＣは、起動信号Ｔｓが入力すると動作を開始し、上記三相純ブリッジ整流回路ＰＢの第１のサイリスタ素子ＳＲ１乃至第３のサイリスタ素子ＳＲ３からなる上側アームを位相制御する第１の位相制御信号Ｐｃ１と上記三相純ブリッジ整流回路ＰＢの第４のサイリスタ素子ＳＲ４乃至第６のサイリスタ素子ＳＲ６からなる下側アームを位相制御する第２の位相制御信号Ｐｃ２とを出力する。
【０００４】
起動信号が入力すると三相純ブリッジ整流回路ＰＢから供給される出力電流は、図９に示す第１の抵抗器Ｒ１及び第２の抵抗器Ｒ２からなるパイロット給電路を介してトーチのチップＣＰと電極ＥＬとの間に予め定めた値の小電流を通電する。
【０００５】
プラズマガスが供給されると電極ＥＬとチップＣＰとが離脱されて上記チップＣＰと上記電極ＥＬとの間にパイロットアークが発生し、このパイロットアーク発生中に、被加工物ＣＷからトーチの電極ＥＬ間に電流が流れたことを検出した時点で、上記三相純ブリッジ整流回路ＰＢの下側アームから上記メイン給電路を介して大電流を通電してメインアークを発生さる。（特許文献１参照）
【０００６】
【特許文献１】
特開平４−１９７８６９号公報
【０００７】
【発明が解決しようとする課題】
メインアークの給電及び遮断には、大容量の半導体素子を必要とし高価であり、上記半導体素子の外形が大きいために装置の小型化が図れない。さらに、メインアーク発生中にアーク切れが生じると高電圧のスパイク電圧が発生し、上記半導体素子にスパイク電圧が印加する。
【０００８】
【課題を解決するための手段】
請求項１の発明は、三相変圧器ＩＮの二次側の第１端子に接続される第１のサイリスタ素子ＳＲ１と上記接続された中点に第４のサイリスタ素子ＳＲ４を接続してなる第１アームと上記三相変圧器ＩＮの二次側の第２端子に接続される第２のサイリスタ素子ＳＲ２と上記接続された中点に第５のサイリスタ素子ＳＲ５を接続してなる第２アームと上記三相変圧器ＩＮの二次側の第３端子に接続される第３のサイリスタ素子ＳＲ３と上記接続された中点に第６サイリスタ素子ＳＲ６を接続してなる第３アームとを三相ブリッジ接続してなる三相純ブリッジ整流回路ＰＢと、上記三相純ブリッジ整流回路ＰＢの第１のサイリスタ素子ＳＲ１乃至第３のサイリスタ素子ＳＲ３からなる上側アームを位相制御する第１の位相制御信号群と上記三相純ブリッジ整流回路の第４のサイリスタ素子ＳＲ４乃至第６のサイリスタ素子ＳＲ６からなる下側アームを位相制御する第２の位相制御信号群とを出力する三相純ブリッジ位相制御回路ＰＣと、起動信号が入力すると上記三相純ブリッジ位相制御回路ＰＢの第１の位相制御信号群及び第２の位相制御信号群を出力して上記三相純ブリッジ整流回路ＰＢを位相制御し、同時にトーチのチップと電極とが接触状態にあり上記三相純ブリッジ整流回路ＰＢが抵抗器からなるパイロット給電路を介して上記チップＣＰと上記電極ＥＬとの間に予め定めた値の小電流を通電し、続いてプラズマガスが供給され上記電極ＥＬと上記チップＣＰとが離脱されてパイロットアークが発生すると、上記パイロットアーク発生後に上記三相純ブリッジ整流回路ＰＢがメイン給電路を介して予め定めた値の大電流を通電してメインアークを発生させるプラズマアーク電源装置において、上記第１アームの中点に接続される第７のサイリスタ素子ＳＲ７と上記第２アームの中点に接続される第８のサイリスタ素子ＳＲ８と上記第３アームの中点に接続される第９のサイリスタ素子ＳＲ９とからなるパイロットアーク生成回路ＰＧと、上記メイン給電路の出力電流が零のときに上記第１の位相制御信号群を上記三相純ブリッジ整流回路ＰＢの上側アームに入力すると共に上記第２の位相制御信号群を上記パイロットアーク生成回路ＰＢに入力し、続いて上記メイン給電路の出力電流が通電すると上記第２の位相制御信号群を上記パイロットアーク生成回路ＰＧから上記三相純ブリッジ整流回路ＰＢの下側アームに切り換えて入力するパイロット・メインアーク切換回路ＳＷとを備え、起動信号Ｔｓが入力すると上記第１の位相制御信号群を上記三相純ブリッジ整流回路ＰＢの上側アームに入力すると共に上記第２の位相制御信号群を上記パイロットアーク生成回路ＰＧに入力し上記パイロット給電路を介して上記チップＣＰと上記電極ＥＬとの間にパイロットアーク電流を通電し、続いてプラズマガスが供給され上記電極と上記チップとが離脱されてパイロットアークが発生し、上記パイロットアーク電流の分流電流が上記パイロット給電路、分流給電路、メイン給電路を経由して被加工物ＣＷから電極ＥＬ間に流れたことを検出した時点で、上記第２の位相制御信号群を上記三相純ブリッジ整流回路ＰＧの下側アームに入力し上記メイン給電路を介して大電流を通電してメインアークを発生させ、続いてパイロットアークを消失させることを特徴とするプラズマアーク電源装置である。
【０００９】
請求項２の発明は、上記三相純ブリッジ整流回路ＰＢの第１のサイリスタ素子ＳＲ１乃至第３のサイリスタ素子ＳＲ３を第１のダイオードＤ１乃至第３のダイオードＤ３に置換して三相混合ブリッジ整流回路ＭＢを形成し、上記三相純ブリッジ整流回路ＰＢを上記三相混合ブリッジ整流回路ＭＢに置換したことを特徴とする請求項１のプラズマアーク電源装置である。
【００１０】
請求項３の発明は、上記分流給電路に第４のダイオードＤ４を設けたことを特徴とする請求項１又は請求項２記載のプラズマアーク電源装置である。
【００１１】
請求項４の発明は、上記パイロット給電路に第５のダイオードＤ５を設け、上記分流給電路に第４のダイオードＤ４を設けたことを特徴とする請求項１又は請求項２記載のプラズマアーク電源装置である。
【００１２】
【発明の実施の形態】
本発明の実施の形態について、図面を参照して説明する。図１は、本発明のプラズマアーク電源装置の電気接続図である。
【００１３】
図１において、三相変圧器ＩＮは商用交流電源をアーク加工に適した電圧に変換し、三相変圧器ＩＮの二次側の第１端子に接続される第１のサイリスタ素子ＳＲ１と上記接続点に接続された第４のサイリスタ素子ＳＲ４とからなる第１アームと上記三相変圧器ＩＮの二次側の第２端子に接続される第２のサイリスタ素子ＳＲ２と上記接続点に接続された第５のサイリスタ素子ＳＲ５とからなる第２アームと上記三相変圧器ＩＮの二次側の第３端子に接続される第３のサイリスタ素子ＳＲ４と上記接続点に接続された第６サイリスタ素子ＳＲ４とからなる第３アームとを三相ブリッジ接続して三相純ブリッジ整流回路ＰＢを形成する。
【００１４】
第１アームの中点に接続される第７のサイリスタ素子ＳＲ７と上記第２アームの中点に接続される第８のサイリスタ素子ＳＲ８と上記第３アームの中点に接続される第９のサイリスタ素子ＳＲ９とからパイロットアーク生成回路ＰＧを形成する。また、図１に示す上記パイロットアーク生成回路ＰＧとチップＣＰとの間に第１の抵抗器Ｒ１と第２の抵抗器Ｒ２とを設けてパイロット給電路を形成する。
【００１５】
三相純ブリッジ整流回路ＰＢの下側アームと被加工物ＣＷとの間に直流リアクトルＤＣＬと出力電流検出回路ＣＴとを設けてメイン給電路を形成する。上記出力電流検出回路ＣＴは、上記メイン給電路の出力電流を検出して出力電流検出信号Ｃｔを出力する。
【００１６】
三相純ブリッジ位相制御回路ＰＣは、起動信号Ｔｓが入力すると動作を開始し、三相純ブリッジ整流回路ＰＢの上側アームの第１のサイリスタ素子ＳＲ１乃至第３のサイリスタ素子ＳＲ３を位相制御する第１の位相制御信号Ｐｃ１と、三相純ブリッジ整流回路ＰＢの下側アームの第４のサイリスタ素子ＳＲ４乃至第６のサイリスタ素子ＳＲ６とパイロットアーク生成回路ＰＧの第７のサイリスタ素子ＳＲ７乃至第９のサイリスタ素子ＳＲ９とを位相制御する第２の位相制御信号Ｐｃ２とを出力する。
【００１７】
パイロット・メインアーク切換回路ＳＷは、出力電流検出信号Ｃｔの値が予め定めた値より大きいときにａ側にして第２の位相制御信号Ｐｃ２を第２のサイリスタ駆動回路ＳＤ２に入力し、上記出力電流検出信号Ｃｔの値が予め定めた値より小さいときにｂ側に切り換えて上記第２の位相制御信号Ｐｃ２を第３のサイリスタ駆動回路ＳＤ３に入力する。
【００１８】
第１のサイリスタ駆動回路ＳＤ１は、第１の位相制御信号Ｐｃ１に応じて、第１のサイリスタ素子ＳＲ１を駆動する第１のゲート信号Ｓ１、第２のサイリスタ素子ＳＲ２を駆動する第２のゲート信号Ｓ２及び第３のサイリスタ素子ＳＲ３を駆動する第３のゲート信号Ｓ３を生成して出力する。
【００１９】
第２のサイリスタ駆動回路ＳＤ２は、パイロット・メインアーク切換回路ＳＷによって入力される第２の位相制御信号Ｐｃ２に応じて、第４のサイリスタ素子ＳＲ４を駆動する第４のゲート信号Ｓ４、第５のサイリスタ素子ＳＲ５を駆動する第５のゲート信号Ｓ５及び第６のサイリスタ素子ＳＲ６を駆動する第６のゲート信号Ｓ６を生成して出力する。
【００２０】
第３のサイリスタ駆動回路ＳＤ３は、パイロット・メインアーク切換回路ＳＷによって入力される第２の位相制御信号Ｐｃ２に応じて、第７のサイリスタ素子ＳＲ７を駆動する第７のゲート信号Ｓ７、第８のサイリスタ素子ＳＲ８を駆動する第８のゲート信号Ｓ８及び第９のサイリスタ素子ＳＲ９を駆動する第９のゲート信号Ｓ９を生成して出力する。
【００２１】
図２は、本発明のプラズマアーク電源装置の動作を説明する波形図である。図２（Ａ）の波形は、起動信号Ｔｓの波形を示し、図２（Ｂ）の波形は、第１のゲート信号Ｓ１を示し、図２（Ｃ）の波形は、第２のゲート信号Ｓ２を示し、図２（Ｄ）の波形は、第３のゲート信号Ｓ３を示す。図２（Ｅ）の波形は、第４のゲート信号Ｓ４を示し、図２（Ｆ）の波形は、第５のゲート信号Ｓ５を示し、図２（Ｇ）の波形は、第６のゲート信号Ｓ６を示し、図２（Ｈ）の波形は、第７のゲート信号Ｓ７を示し、図２（Ｉ）の波形は、第８のゲート信号Ｓ８を示し、図２（Ｊ）の波形は、第９のゲート信号Ｓ９を示す。また、図２（Ｋ）の波形は、エアー信号の波形を示し、図２（Ｌ）の波形は、出力電流検出信号Ｃｔを示し、図２（Ｍ）の波形は、電極ＥＬと被加工物ＣＷとの電圧波形Ｖｏを示す。
【００２２】
図２に示す波形図を用いて、本発明の動作を説明する。図２（Ａ）に示す起動信号Ｔｓが時刻ｔ＝ｔ１において、三相純ブリッジ位相制御回路ＰＣに入力すると動作を開始して、図示省略の第１の位相制御信号Ｐｃ１と第２の位相制御信号Ｐｃ２とを出力する。
【００２３】
第１のサイリスタ駆動回路ＳＤ１は、第１の位相制御信号Ｐｃ１に応じて、図２（Ｂ）に示すゲート信号として６０°の間隔をもつ二つのパルスの第１のゲート信号Ｓ１と図２（Ｃ）に示すゲート信号として６０°の間隔をもつ二つのパルスの第２のゲート信号Ｓ２と図２（Ｄ）に示すゲート信号として６０°の間隔をもつ二つのパルスの第３ゲート信号Ｓ３とを生成して順次出力する。また、上記第１のゲート信号Ｓ１乃至第３のゲート信号Ｓ３はそれぞれ６０°の位相ずれを有している。
【００２４】
図２（Ｌ）に示す時刻ｔ＝ｔ１において、メイン給電路に出力電流が流れていないので出力電流検出回路ＣＴから出力される出力電流検出信号Ｃｔの値が零になる。パイロット・メインアーク切換回路ＳＷは上記出力電流検出信号Ｃｔの値が予め定めた値よりも小さいとｂ側に切り換えて、第２の位相制御信号Ｐｃ２を第３のサイリスタ駆動回路ＳＤ３に入力する。
【００２５】
第３のサイリスタ駆動回路ＳＤ３は、第２の位相制御信号Ｐｃ２に応じて、図２（Ｈ）に示すゲート信号として６０°の間隔をもつ二つのパルスの第７のゲート信号Ｓ７と図２（Ｉ）に示すゲート信号として６０°の間隔をもつ二つのパルスの第８のゲート信号Ｓ８と図２（Ｊ）に示すゲート信号として６０°の間隔をもつ二つのパルスの第９ゲート信号Ｓ９とを生成して時刻ｔ＝ｔ１〜ｔ２の期間中に順次出力する。
【００２６】
上記第１のゲート信号Ｓ１乃至第３のゲート信号Ｓ３によって三相純ブリッジ整流回路ＰＢの上側アームの第１のサイリスタ素子ＳＲ１乃至第３のサイリスタ素子ＳＲ３を順次点弧すると共に第７のゲート信号Ｓ７乃至第９のゲート信号Ｓ９によってパイロットアーク生成回路ＰＧの第７のサイリスタ素子ＳＲ７乃至第９のサイリスタ素子ＳＲ９を順次点弧し、パイロット給電路の第１の抵抗器Ｒ１と第２の抵抗器Ｒ２とを介してパイロットアーク電流（例えば２０Ａ〜３０Ａ）をチップＣＰと電極ＥＬ間に供給する。
【００２７】
このとき、三相純ブリッジ整流回路ＰＢの下側アームの第４のサイリスタ素子ＳＲ４乃至第６のサイリスタ素子ＳＲ６は点弧を禁止し、チップＣＰと被加工物ＣＷと間の電圧は図２（Ｍ）に示す第１の抵抗器Ｒ１と第２の抵抗器Ｒ２とに分圧された（例えば６０Ｖ以下）電圧が出力される。
【００２８】
時刻ｔ＝ｔ２において、図２（Ｋ）に示すエアー信号Ａｒが出力してプラズマガスが供給されると電極ＥＬとチップＣＰとが離脱し、この離脱によってチップＣＰと電極ＥＬと間に流れていたパイロットアーク電流によりアークが発生し、このアークがチップ先端の穴からプラズマガスとともに噴出してパイロットアークになる。
【００２９】
上記パイロットアークの発生により、第１の抵抗器Ｒ１、出力電流検出回路ＣＴ、分流給電路、母材用端子ＭＴ、被加工物ＣＷ、電極ＥＬの順にパイロットアーク電流の分流電流が流れる。この分流電流を出力電流検出回路ＣＴにより検出し、出力電流検出信号Ｃｔの値が予め定めた値より大きいときにパイロット・メインアーク切換回路ＳＷはｂ側からａ側に切り換えて第２の位相制御信号Ｐｃ２を第２のサイリスタ駆動回路ＳＤ２に入力する。
【００３０】
第２のサイリスタ駆動回路ＳＤ２は、第２の位相制御信号Ｐｃ２に応じて、図２（Ｅ）に示す第４のゲート信号Ｓ４と図２（Ｆ）に示す第５のゲート信号Ｓ５と図２（Ｇ）に示す第６ゲート信号Ｓ６とを生成して出力し、三相純ブリッジ整流回路ＰＢの下側アームの第４のサイリスタ素子ＳＲ４乃至第６のサイリスタ素子ＳＲ６を順次点弧してメインアークを発生させる。続いてパイロットアーク生成回路ＰＧの第７のサイリスタ素子ＳＲ７乃至第９のサイリスタ素子ＳＲ９の点弧を禁止してパイロットアークを消失させる。
【００３１】
上述より、時刻ｔ＝ｔ３以後は三相純ブリッジ整流回路ＰＢの第１のサイリスタ素子ＳＲ１乃至第６のサイリスタ素子ＳＲ６が、位相制御されてメインアークを継続して被加工物ＣＷが切断される。
【００３２】
［実施の形態２］
図３は、実施の形態２のプラズマアーク電源装置の電気接続図である。同図において、図１に示す本発明のプラズマアーク電源装置の電気接続図と同一符号は、同一動作を行なうので相違する点について説明する。
【００３３】
図３において、三相変圧器ＩＮの二次側の第１端子に接続される第１のダイオードＤ１と上記接続点に接続された第４のサイリスタ素子ＳＲ４とからなる第１アームと上記三相変圧器ＩＮの二次側の第２端子に接続される第２のダイオードＤ２と上記接続点に接続された第５のサイリスタ素子ＳＲ５とからなる第２アームと上記三相変圧器ＩＮの二次側の第３端子に接続される第３のダイオードＤ３と上記接続点に接続された第６サイリスタ素子ＳＲ４とからなる第３アームとを三相ブリッジ接続して三相混合ブリッジ整流回路ＭＢを形成する。
【００３４】
三相混合ブリッジ位相制御回路ＰＭは、起動信号Ｔｓが入力すると動作を開始し、三相混合ブリッジ整流回路ＭＢの下側アームの第４のサイリスタ素子ＳＲ４乃至第６のサイリスタ素子ＳＲ６と、パイロットアーク生成回路ＰＧの第７のサイリスタ素子ＳＲ７乃至第９のサイリスタ素子ＳＲ９とを位相制御する三相混合ブリッジ位相制御信号Ｐｍを出力する。
【００３５】
第２のサイリスタ駆動回路ＳＤ２は、パイロット・メインアーク切換回路ＳＷによって入力される三相混合ブリッジ位相制御信号Ｐｍに応じて、第４のサイリスタ素子ＳＲ４を駆動する第４のゲート信号Ｓ４、第５のサイリスタ素子ＳＲ５を駆動する第５のゲート信号Ｓ５及び第６のサイリスタ素子ＳＲ６を駆動する第６のゲート信号Ｓ６を生成して出力する。
【００３６】
第３のサイリスタ駆動回路ＳＤ３は、パイロット・メインアーク切換回路ＳＷによって入力される三相混合ブリッジ位相制御信号Ｐｍに応じて、パイロットアーク発生回路の第７のサイリスタ素子ＳＲ７を駆動する第７のゲート信号Ｓ７、第８のサイリスタ素子ＳＲ８を駆動する第８のゲート信号Ｓ８及び第９のサイリスタ素子ＳＲ９を駆動する第９のゲート信号Ｓ９を生成して出力する。
【００３７】
図４は、実施の形態２のプラズマアーク電源装置の動作を説明する波形図である。図４（Ａ）の波形は、起動信号Ｔｓの波形を示し、図４（Ｂ）の波形は、第４のゲート信号Ｓ４を示し、図４（Ｃ）の波形は、第５のゲート信号Ｓ５を示し、図４（Ｄ）の波形は、第６のゲート信号Ｓ６を示し、図４（Ｅ）の波形は、第７のゲート信号Ｓ７を示し、図４（Ｆ）の波形は、第８のゲート信号Ｓ８を示し、図４（Ｇ）の波形は、第９のゲート信号Ｓ９を示す。また、図４（Ｈ）の波形は、エアー信号の波形を示し、図４（Ｉ）の波形は、出力電流検出信号Ｃｔを示し、図４（Ｇ）の波形は、電極ＥＬと被加工物間ＣＷとの間の電圧波形Ｖｏを示す。
【００３８】
図４に示す波形図を用いて、実施の形態２の動作を説明する。図４（Ａ）に示す起動信号Ｔｓが時刻ｔ＝ｔ１において、三相混合ブリッジ位相制御回路ＰＭに入力されると動作を開始して図示省略の三相混合ブリッジ位相制御信号Ｐｍとを出力する。
【００３９】
時刻ｔ＝ｔ１において、メイン給電路に出力電流が流れていないので出力電流検出回路ＣＴから出力される出力電流検出信号Ｃｔの値が零になる。パイロット・メインアーク切換回路ＳＷは出力電流検出信号Ｃｔの値が予め定めた値より小さいとｂ側に切り換えて三相混合ブリッジ位相制御信号Ｐｍを第３のサイリスタ駆動回路ＳＤ３に入力する。
【００４０】
第３のサイリスタ駆動回路ＳＤ３は、三相混合ブリッジ位相制御信号Ｐｍに応じて、各ゲート信号が１２０°位相のずれた、図４（Ｅ）に示す第７のゲート信号Ｓ７と図４（Ｆ）に示す第８のゲート信号Ｓ８と図４（Ｇ）に示す第９ゲート信号Ｓ９とを生成して時刻ｔ＝ｔ１〜ｔ２の期間中に順次出力する。
【００４１】
上記第７のゲート信号Ｓ７乃至第９のゲート信号Ｓ９によって、パイロットアーク生成回路ＰＧの第７のサイリスタ素子ＳＲ７、第８のサイリスタ素子ＳＲ８及び第９のサイリスタ素子ＳＲ９を順次点弧して、パイロット給電路の第１の抵抗器Ｒ１と第２の抵抗器Ｒ２とを介して（例えば２０Ａ〜３０Ａ程度）パイロットアーク電流をチップＣＰと電極ＥＬ間に供給する。
【００４２】
このとき、メインアーク発生用の第４のサイリスタ素子ＳＲ４、第５のサイリスタ素子ＳＲ５及び第６のサイリスタ素子ＳＲ６は点弧を禁止し、チップＣＰと被加工物ＣＷとの間の電圧は図２（Ｍ）に示す第１の抵抗器Ｒ１と第２の抵抗器Ｒ２に分圧された（例えば６０Ｖ以下）電圧が出力される。
【００４３】
時刻ｔ＝ｔ２において、図４（Ｈ）に示すエアー信号Ａｒが出力してプラズマガスが供給されると電極ＥＬとチップＣＰとが離脱し、この離脱によってチップＣＰと電極ＥＬと間に流れていたパイロットアーク電流によりアークが発生し、このアークがチップ先端の穴からプラズマガスとともに噴出してパイロットアークになる。
【００４４】
このパイロットアークの発生により、第１の抵抗器Ｒ１、分流給電路、出力電流検出回路ＣＴ、母材用端子ＭＴ、被加工物ＣＷ、電極ＥＬの順にパイロットアーク電流の分流電流が流れる。この分流電流を出力電流検出回路ＣＴにより検出し、出力電流検出信号Ｃｔの値が予め定めた値より大きいときにパイロット・メインアーク切換回路ＳＷによりｂ側からａ側に切り換えて三相混合ブリッジ位相制御信号Ｐｍを第２のサイリスタ駆動回路ＳＤ２に入力する。
【００４５】
第２のサイリスタ駆動回路ＳＤ２は、第２の位相制御信号Ｐｃ２に応じて、各ゲート信号が１２０°位相のずれた、図４（Ｂ）に示す第４のゲート信号Ｓ４と図４（Ｃ）に示す第５のゲート信号Ｓ５と図４（Ｄ）に示す第６ゲート信号Ｓ６とを生成して出力し、三相混合ブリッジ整流回路ＭＢの下側アームの第４のサイリスタ素子ＳＲ４乃至第６のサイリスタ素子ＳＲ６を順次点弧してメインアークを発生させる。続いてパイロットアーク生成回路ＰＧの第７のサイリスタ素子ＳＲ７乃至第９のサイリスタ素子ＳＲ９は点弧を禁止してパイロットアークを消失させる。
【００４６】
［実施の形態３］
図５は、実施の形態３のプラズマアーク電源装置の電気接続図である。同図において、図１に示す本発明のプラズマアーク電源装置の電気接続図と同一符号は、同一動作を行なうので相違する点について説明する。
【００４７】
図５に示す、パイロットアーク生成回路ＰＧとパイロット用端子ＰＴとの間に第１の抵抗器Ｒ１と第２の抵抗器Ｒ２とを直列に接続してパイロット給電路を形成し、三相純ブリッジ整流回路ＰＢの下側アームと被加工物ＣＷとの間に直流リアクトルＤＣＬと出力電流検出回路ＣＴとを直列に接続してメイン給電路を形成する。また、上記第１の抵抗器Ｒ１と第２の抵抗器Ｒ２との接続点に第４のダイオードＤ４のアノードを接続し、上記直流リアクトルＤＣＬと出力電流検出回路ＣＴとの接続点に上記第４のダイオードＤ４のカソードを接続して上記出力電流検出回路ＣＴにパイロットアークの発生によって生じる分流電流を供給する分流給電路を形成する。
【００４８】
図６は、実施の形態３のプラズマアーク電源装置の動作を説明する波形図である。図６（Ａ）の波形は、起動信号Ｔｓの波形を示し、図６（Ｂ）の波形は、第１のゲート信号Ｓ１を示し、図６（Ｃ）の波形は、第２のゲート信号Ｓ２を示し、図６（Ｄ）の波形は、第３のゲート信号Ｓ３を示す。図６（Ｅ）の波形は、第４のゲート信号Ｓ４を示し、図６（Ｆ）の波形は、第５のゲート信号Ｓ５を示し、図６（Ｇ）の波形は、第６のゲート信号Ｓ６を示し、図６（Ｈ）の波形は、第７のゲート信号Ｓ７を示し、図６（Ｉ）の波形は、第８のゲート信号Ｓ８を示し、図６（Ｊ）の波形は、第９のゲート信号Ｓ９を示す。また、図６（Ｋ）の波形は、エアー信号Ａｒの波形を示し、図６（Ｌ）の波形は、出力電流検出信号Ｃｔを示し、図６（Ｍ）の波形は、電極ＥＬと被加工物ＣＷとの電圧波形Ｖｏを示し、図６（Ｎ）の波形は、第４のダイオードＤ４のカソード、アノード端子間に印加される電圧波形Ｄｖを示す。
【００４９】
図６（Ｌ）に示す時刻ｔ＝ｔ３において、パイロットアークの発生により第１の抵抗器Ｒ１、第４のダイオードＤ４、出力電流検出回路ＣＴ、母材用端子ＭＴ、被加工物ＣＷ、電極ＥＬの順にパイロットアーク電流の分流電流が流れる。この分流電流を出力電流検出回路ＣＴにより検出し、この出力電流検出信号Ｃｔの値が予め定めた値より大きいときにパイロット・メインアーク切換回路ＳＷはｂ側からａ側に切り換えて第２の位相制御信号Ｐｃ２を第２のサイリスタ駆動回路ＳＤ２に入力する。
【００５０】
第２のサイリスタ駆動回路ＳＤ２は、第２の位相制御信号Ｐｃ２に応じて、図６（Ｅ）に示す第４のゲート信号Ｓ４と図６（Ｆ）に示す第５のゲート信号Ｓ５と図６（Ｇ）に示す第６ゲート信号Ｓ６とを生成して出力し、三相純ブリッジ整流回路ＰＢの下側アームの第４のサイリスタ素子ＳＲ４乃至第６のサイリスタ素子ＳＲ６を順次点弧してメインアークを発生させる。続いてパイロットアーク生成回路ＰＧの第７のサイリスタ素子ＳＲ７乃至第９のサイリスタ素子ＳＲ９の点弧を禁止してパイロットアークを消失させる。
【００５１】
図６（Ｌ）に示す時刻ｔ＝ｔ３において、図５に示す第４のダイオードＤ４のカソード側の電圧はアノード側の電圧より高いために、上記第４のダイオードＤ４は逆バイアス状態となり、チップＣＰから電極ＥＬに流れる電流を遮断する。
【００５２】
図６（Ｌ）に示す時刻ｔ＝ｔ４において、メインアーク発生中にアーク切れが生じると、直流リアクトルＤＣＬによって、図６（Ｎ）に示すスパイク電圧（例えば約５００Ｖ〜６００Ｖ）が発生し、第４のダイオードＤ４のカソード、アノード端子間に印可される。しかし、第４のダイオードＤ４が保護ダイオードの役目を果たすために、パイロットアーク生成回路ＰＧの第７のサイリスタ素子ＳＲ７乃至第９のサイリスタ素子ＳＲ９に上記スパイク電圧が印加されることは無い。
【００５３】
［実施の形態４］
図７は、実施の形態４のプラズマアーク電源装置の電気接続図である。同図において、図１に示す本発明のプラズマアーク電源装置の電気接続図と同一符号は、同一動作を行なうので相違する点について説明する。
【００５４】
図７に示す、パイロットアーク生成回路ＰＧとパイロット端子ＰＴとの間に第１の抵抗器Ｒ１、第５のダイオードＤ５及び第２の抵抗器Ｒ２を直列接続してパイロット給電路を形成し、上記第５のダイオードＤ５と第２の抵抗器Ｒ２との接続点と上記直流リアクトルＤＣＬと出力電流検出回路ＣＴとの接続点との間に第４のダイオードＤ４を設けている。
【００５５】
図６（Ｌ）に示す時刻ｔ＝ｔ４において、メインアークにアーク切れが生じると、直流リアクトルＤＣＬによって図６（Ｎ）に示すスパイク電圧（例えば５００Ｖ〜６００Ｖ程度）が発生し、第４のダイオードＤ４のカソード、アノード端子間に印可するが第４のダイオードＤ４が保護ダイオードの役目を果たすために、パイロットアーク生成回路ＰＧの第７のサイリスタ素子ＳＲ７乃至第９のサイリスタ素子ＳＲ９に上記スパイク電圧が印加されることは無い。しかし、チップＣＰを被加工物ＣＷに接触させてメインアークを発生させたときに、上記チップＣＰと被加工物ＣＷとの接触によって上記第４のダイオードＤ４は短絡状態となる。この短絡状態でメインアークにアーク切れが生じてスパイク電圧が発生すると、上記パイロットアーク生成回路ＰＧの各サイリスタに上記チップＣＰを介して上記スパイク電圧が印加されるが第５のダイオードＤ５が保護ダイオードの役目を果たすために、上記スパイク電圧が上記パイロットアーク生成回路ＰＧの第７のサイリスタ素子ＳＲ７乃至第９のサイリスタ素子ＳＲ９に印加されることは無くなる。
【００５６】
［実施の形態５］
図８は、実施の形態５のプラズマアーク電源装置の電気接続図である。同図において、図１に示す本発明のプラズマアーク電源装置の電気接続図と同一符号は、同一動作を行なうので相違する点について説明する。
【００５７】
図８に示す、パイロットアーク生成回路ＰＧとパイロット端子ＰＴとの間に第１の抵抗器Ｒ１と第５のダイオードＤ５とを直列接続してパイロット給電路を形成し、上記第５のダイオードＤ５とチップＣＰとの接続点と直流リアクトルＤＣＬと出力電流検出回路ＣＴとの接続点との間に第４のダイオードＤ４を設けている。
【００５８】
パイロットアーク生成回路ＰＧからパイロット給電路の第１の抵抗器Ｒ１を介してパイロットアーク電流（例えば２０Ａ〜３０Ａ）をチップＣＰと電極ＥＬ間に供給する。このとき、チップＣＰと被加工物ＣＷとの間は第４のダイオードＤ４によって導通する。
【００５９】
図６（Ｌ）に示す時刻ｔ＝ｔ４において、メインアークにアーク切れが生じると、直流リアクトルＤＣＬによって図６（Ｎ）に示すスパイク電圧（例えば約５００Ｖ〜６００Ｖ）が発生し、第４のダイオードＤ４のカソード、アノード端子間に印可するが第４のダイオードＤ４が保護ダイオードの役目を果たすために、パイロットアーク生成回路ＰＧの第７のサイリスタ素子ＳＲ７乃至第９のサイリスタ素子ＳＲ９に上記スパイク電圧が印加されることは無い。しかし、チップＣＰを被加工物ＣＷに接触させてメインアークを発生させたときに、上記チップＣＰと被加工物ＣＷとの接触によって上記第４のダイオードＤ４は短絡状態となる。この短絡状態でメインアークにアーク切れが生じてスパイク電圧が発生すると、上記パイロットアーク生成回路ＰＧの各サイリスタに上記チップＣＰを介して上記スパイク電圧が印加されるが第５のダイオードＤ５が保護ダイオードの役目を果たすために、上記スパイク電圧が上記パイロットアーク生成回路ＰＧの第７のサイリスタ素子ＳＲ７乃至第９のサイリスタ素子ＳＲ９に印加されることは無くなる。
【００６０】
上述の実施の形態３乃至実施の形態５のプラズマアーク電源装置の電気接続図に示す三相純ブリッジ整流回路ＰＢを三相混合ブリッジ整流回路ＭＢに置換して上記パイロット給電路に第５のダイオードＤ５を設け、上記分流給電路に第４のダイオードＤ４を設けてもよい。
【００６１】
【発明の効果】
本発明の実施の形態１及び実施の形態２では、パイロットアーク生成回路の第７のサイリスタ素子ＳＲ４乃至第９のサイリスタ素子ＳＲ９を小容量のサイリスタで構成でき、安価で小さな装置が可能になる。また、実施の形態３では、第４のダイオードをパイロット給電路とメイン給電路との間に設けることによって、アーク切れによって発生するスパイク電圧からパイロットアーク生成回路の各サイリスタの破壊を防止できる。さらに、実施の形態４及び実施の形態５では、パイロットアーク生成回路とチップとの間に第５のダイオードの設けることによって、チップＣＰと被加工物ＣＷとが接触した状態でスパイク電圧が発生しても、上記スパイク電圧から上記パイロットアーク生成回路の各サイリスタの破壊を防止できる。
【図面の簡単な説明】
【図１】本発明のプラズマアーク電源装置の電気接続図である。
【図２】図１に示す、本発明のプラズマアーク電源装置の動作を説明する波形図である。
【図３】実施の形態２のプラズマアーク電源装置の電気接続図である。
【図４】図２に示す、実施の形態２のプラズマアーク電源装置の動作を説明する波形図である。
【図５】実施の形態３のプラズマアーク電源装置の電気接続図である。
【図６】図５に示す、実施の形態３のプラズマアーク電源装置の動作を説明する波形図である。
【図７】実施の形態４のプラズマアーク電源装置の電気接続図である。
【図８】実施の形態５のプラズマアーク電源装置の電気接続図である。
【図９】従来技術のプラズマアーク電源装置の電気接続図である。
【符号の説明】
ＣＰ          チップ
ＣＴ          出力電流検出回路
ＣＷ          被加工物
Ｄ１          第１のダイオード
Ｄ２          第２のダイオード
Ｄ３          第３のダイオード
Ｄ４          第４のダイオード
Ｄ５          第５のダイオード
ＤＣＬ        直流リアクトル
ＥＬ          電極
ＩＮ          三相変圧器
ＭＢ          三相混合ブリッジ整流回路
ＭＴ          母材用端子
ＰＢ          三相純ブリッジ整流回路
ＰＣ          三相純ブリッジ位相制御回路
ＰＧ          パイロットアーク生成回路
ＰＭ          三相混合ブリッジ位相制御回路
ＰＴ          パイロット用端子
Ｒ１          第１の抵抗器
Ｒ２          第２の抵抗器
ＳＷ          パイロット・メインアーク切換回路
ＳＤ１        第１のサイリスタ駆動回路
ＳＤ２        第２のサイリスタ駆動回路
ＳＤ３        第３のサイリスタ駆動回路
ＳＲ１        第１のサイリスタ素子
ＳＲ２        第２のサイリスタ素子
ＳＲ３        第３のサイリスタ素子
ＳＲ４        第４のサイリスタ素子
ＳＲ５        第５のサイリスタ素子
ＳＲ６        第６のサイリスタ素子
ＳＲ７        第７のサイリスタ素子
ＳＲ８        第８のサイリスタ素子
ＳＲ９        第９のサイリスタ素子
ＳＲ１０      第１０のサイリスタ素子
ＴＴ          トーチ用端子
ＴＳ          起動回路
Ｃｔ          出力電流検出信号
Ｐｃ１        第１の位相制御信号
Ｐｃ２        第２の位相制御信号
Ｐｍ          三相混合ブリッジ位相制御信号
Ｓ１          第１のゲート信号
Ｓ２          第２のゲート信号
Ｓ３          第３のゲート信号
Ｓ４          第４のゲート信号
Ｓ５          第５のゲート信号
Ｓ６          第６のゲート信号
Ｓ７          第７のゲート信号
Ｓ８          第８のゲート信号
Ｓ９          第９のゲート信号
Ｔｓ          起動信号
【図１】
2005066603.tif 000003
【図２】
2005066603.tif 000004
【図３】
2005066603.tif 000005
【図４】
2005066603.tif 000006
【図５】
2005066603.tif 000007
【図６】
2005066603.tif 000008
【図７】
2005066603.tif 000009
【図８】
2005066603.tif 000010
【図９】
2005066603.tif 000011