(57)【要約】【課題】  シフトレジスタにより順次駆動されるＴＦＴアレイを検査するＴＦＴアレイ検査装置において、シフトレジスタの異常を検査すること。【解決手段】  シフトレジスタにより順次駆動されるＴＦＴアレイを検査するＴＦＴアレイ検査装置１であり、シフトレジスタに開始信号を出力するアレイ駆動部２と、シフトレジスタからの出力信号を検出するシフトレジスタ出力検出部３とを備えた構成とし、シフトレジスタからの出力信号の有無やタイミングに基づいて、ＴＦＴアレイのシフトレジスタの駆動異常を検査する。検査装置１は、アレイ駆動部２から開始信号をシフトレジスタに入力し、シフトレジスタはこの開始信号に基づいて各ビットから各ＴＦＴアレイに対して出力信号を順次出力する。シフトレジスタ出力検出部３は、シフトレジスタが出力する出力信号を検出することによりシフトレジスタの異常判定を行う。【選択図】  図１
2005098901.tif 000002
【特許請求の範囲】
【請求項１】
シフトレジスタにより順次駆動されるＴＦＴアレイを検査するＴＦＴアレイ検査装置であって、
前記シフトレジスタに開始信号を出力するアレイ駆動部と、
前記シフトレジスタからの出力信号を検出するシフトレジスタ出力検出部とを備え、
当該出力信号の有無及び／又はタイミングに基づいて、ＴＦＴアレイのシフトレジスタ駆動を検査することを特徴とするＴＦＴアレイ検査装置。
【請求項２】
前記シフトレジスタ出力検出部は、シフトレジスタのエンドビットの出力信号を検出することを特徴とする請求項１に記載のＴＦＴアレイ検査装置。
【請求項３】
前記シフトレジスタ出力検出部は、シフトレジスタの中間ビット及びエンドビットの出力信号を検出することを特徴とする請求項１に記載のＴＦＴアレイ検査装置。
【請求項４】
前記アレイ駆動部は、先頭ビットのシフトレジスタ、又は先頭ビットのシフトレジスタ又は途中ビットのシフトレジスタに選択的に開始信号を出力することを特徴とする請求項１乃至３の何れか一つに記載のＴＦＴアレイ検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶ディスプレイや有機ＥＬディスプレイなどに使われるＴＦＴアレイ基板の検査に使用するＴＦＴアレイ検査装置に関する。
【背景技術】
【０００２】
液晶ディスプレイや有機ＥＬディスプレイ等の液晶装置や有機ＥＬ装置には、基板上に液晶や有機ＥＬを設けると共にこれらを駆動するＴＦＴ（薄膜トランジスタ）アレイが設けられている。
【０００３】
ＴＦＴアレイは、マトリックス状に配列された複数の画素電極とこれらの画素電極と対向して配列された対向電極とを備え、この電極間に液晶や有機ＥＬを介在させて液晶装置や有機ＥＬ装置を構成している。液晶装置の場合には液晶を電圧駆動し、有機ＥＬの場合には有機ＥＬを電流駆動している。ＴＦＴアレイの駆動方法として、シフトレジスタを用いてＴＦＴアレイを順次駆動する方法が知られている。
【０００４】
ＴＦＴアレイの検査は、通常、検査信号によりＴＦＴアレイを駆動し、電気的あるいは光学的に行われている。光学的な検査では、液晶や有機ＥＬによる表示状態を目視で観察する等によって行っている。
【０００５】
シフトレジスタ駆動のＴＦＴアレイを検査する検査装置としては、例えば、特許文献１が知られている。
【特許文献１】特開２０００−３５２７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のＴＦＴアレイ検査装置は、各画素を検査するものであり、ＴＦＴアレイを順次駆動するシフトレジスタの異常を判定することができないという問題がある。また、液晶や有機ＥＬによる表示状態を目視で観察する場合には、表示状態の異常の要因がＴＦＴアレイにあるのか、ＴＦＴアレイを駆動するシフトレジスタにあるのかを区別することができないという問題がある。
【０００７】
そこで、本発明は上記課題を解決し、シフトレジスタにより順次駆動されるＴＦＴアレイを検査するＴＦＴアレイ検査装置において、シフトレジスタの異常を検査することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、ＴＦＴアレイを駆動するシフトレジスタの出力を観察することにより、シフトレジスタの異常検出を行うものである。
【０００９】
本発明のＴＦＴアレイ検査装置は、シフトレジスタにより順次駆動されるＴＦＴアレイを検査するＴＦＴアレイ検査装置であって、シフトレジスタに開始信号を出力するアレイ駆動部と、シフトレジスタからの出力信号を検出するシフトレジスタ出力検出部とを備えた構成とし、シフトレジスタからの出力信号の有無やタイミングに基づいて、ＴＦＴアレイのシフトレジスタの駆動異常を検査する。
【００１０】
シフトレジスタによってＴＦＴアレイを順次駆動する場合には、直列接続される複数のシフトレジスタの各ビットの出力信号によりＴＦＴアレイに印加する信号のタイミングを制御している。
【００１１】
本発明の検査装置は、アレイ駆動部から開始信号をシフトレジスタに入力する。シフトレジスタはこの開始信号に基づいて各ビットから各ＴＦＴアレイに対して出力信号を順次出力する。シフトレジスタ出力検出部は、シフトレジスタが出力する出力信号を検出することによりシフトレジスタの異常判定を行う。
【００１２】
シフトレジスタ出力検出部は、一検出形態として、シフトレジスタのエンドビットの出力信号を検出する。例えば、エンドビットの出力信号が検出される場合にはシフトレジスタが正常であることを知ることができ、また、エンドビットの出力信号が検出されない場合にはシフトレジスタの何れかに故障があることを知ることができる。
【００１３】
また、シフトレジスタ出力検出部は、他の検出形態として、シフトレジスタの中間ビット及びエンドビットの出力信号を検出する。例えば、中間のビットの出力信号が検出される場合には、少なくとも最初のシフトレジスタから出力信号が検出されるシフトレジスタまでは正常であること判定され、また、途中のビットの出力信号が検出されない場合には、少なくとも最初のシフトレジスタから出力信号が検出されるシフトレジスタまでの何れかのシフトレジスタに故障があることを知ることができる。
【００１４】
アレイ駆動部は、先頭ビットにのみに開始信号を出力して、先頭ビットから順にシフトレジスタを駆動する他、先頭ビットのシフトレジスタ及び中間ビットのシフトレジスタに選択的に開始信号を出力して、先頭ビットのシフトレジスタあるいは中間ビットのシフトレジスタから順に駆動する。
【００１５】
中間ビットのシフトレジスタから順に駆動することによりシフトレジスタの検査範囲を制限し、故障範囲を狭めることができる。
【発明の効果】
【００１６】
本発明のＴＦＴアレイ検査装置によれば、シフトレジスタの異常を検査することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の形態について図を用いて説明する。
【００１８】
図１は、本発明のＴＦＴアレイ検査装置の概略を説明するための図である。
【００１９】
液晶ディスプレイや有機ＥＬディスプレイ等の液晶装置や有機ＥＬ装置に用いるＴＦＴアレイ４の製造において、ＴＦＴアレイ４が形成される基板５がパネル８上に複数形成され、その後各基板５に分割される。ＴＦＴアレイ４の駆動は、例えば信号線駆動回路６及び走査線駆動回路７により行われる。この駆動回路の一駆動方式としシフトレジスタを用いるものが知られており、シフトレジスタの各ビットから順次出力される信号に基づいて各ＴＦＴアレイを駆動することにより、液晶あるいは有機ＥＬを駆動する。ＴＦＴアレイ４の検査は、基板５に液晶や有機ＥＬの素子を設ける前に行われる。
【００２０】
本発明のＴＦＴアレイ検査装置１は、信号線駆動回路６や走査線駆動回路７等の駆動回路において、その駆動回路を構成するシフトレジスタを検査する機能を備える。なお、ＴＦＴアレイ検査装置１は、シフトレジスタの検査の他に、ＴＦＴアレイ自体を検査する機能を備えることもできる。
【００２１】
本発明のＴＦＴアレイ検査装置１は、各ＴＦＴアレイ４の駆動回路を駆動するアレイ駆動部２と、駆動回路のシフトレジスタからの出力を検出するシフトレジスタ出力検出部３とを備える。なお、図１（ａ）は一つのＴＦＴアレイ４について示しているが、パネル８上には通常図１（ｂ）に示すように複数のＴＦＴアレイ４が形成されており、本発明のＴＦＴアレイ検査装置１はこれらの複数のＴＦＴアレイ４について検査を行うことができる。
【００２２】
本発明のＴＦＴアレイ検査装置１は、ＴＦＴアレイを駆動するシフトレジスタの出力を形成することにより検査を行うものであり、検出するシフトレジスタ出力は種々の形態とすることができる。また、本発明のＴＦＴアレイ検査装置１が検査するシフトレジスタの構成は、特定の構成に限られるものではなく任意の構成に適用することができる。
【００２３】
以下、２つのシフトレジスタの構成例を用いて、複数のシフトレジスタ出力の形態について説明する。なお、図２〜図１０は第１のシフトレジスタの構成例であり、図１１〜図１４は第２のシフトレジスタの構成例である。
【００２４】
図２，図４，図６，図９に示すシフトレジスタの構成は、それぞれ入力端子IN，出力端子OUT、及び信号端子Ａを備える複数のシフトレジスタＳＲ1〜ＳＲnを縦列に接続し、開始信号（ＹST）が入力されるシフトレジスタＳＲ1を先頭ビットとし、最終信号（Ｙend）を出力するシフトレジスタＳＲnをエンドビットとし、各シフトレジスタ１０の信号端子Ａには、先頭ビットから順に検査信号（ＹC1，ＹC2）が交互に入力する。各出力端子OUTからはシフトレジスタの出力タイミングに応じて次のシフトレジスタの入力端子IN及びＴＦＴアレイ４に対して信号（Ｙ1〜Ｙn-1）が出力される。エンドビットのシフトレジスタＳＲnからは最終信号（Ｙend）が出力される。
【００２５】
ここで、本発明のＴＦＴアレイ検査装置１は、アレイ駆動回路２は、これら検査信号（ＹC1，ＹC2）及び開始信号（ＹST）を駆動回路に出力する。
【００２６】
図２，３に示す第１の形態では、シフトレジスタ出力検出部３は、エンドビットのシフトレジスタＳＲnから出力される最終信号（Ｙend）を検出し、この最終信号（Ｙend）に基づいてＴＦＴアレイ４のシフトレジスタの検査を行う。なお、ここでは、シフトレジスタ出力検出部３が検出する信号を信号（Ｓend）で表す。
【００２７】
図３は第１の形態における各信号のタイミングを説明するための図である。図３において、（ａ），（ｂ）は検査信号（ＹC1），（ＹC2）を表し、（ｃ）は開始信号（ＹST）を表し、（ｄ）〜（ｆ），…，（ｈ）は各シフトレジスタからＴＦＴアレイに出力される信号（Ｙ1〜Ｙn-1）を表し、（ｉ）はエンドビットのシフトレジスタＳＲnからの最終信号（Ｙend）を表し、（ｊ）はシフトレジスタ出力検出部３が検出する検出信号（Ｓend）を表している。
【００２８】
ここで、シフトレジスタＳＲ1〜ＳＲnの少なくとも何れか一つにでも欠陥がある場合には、信号（Ｙ1〜Ｙn-1）が信号されないか、あるいはその信号のタイミングにずれが生じ、エンドビットのシフトレジスタ１ＳＲnの最終信号（Ｙend）についても出力されないか、あるいはその信号のタイミングにずれが生じる。
【００２９】
シフトレジスタ出力検出部３はこの最終信号（Ｙend）を検出し、検出信号（Ｓend）の有無や、検出した検出信号（Ｓend）と正常信号とのタイミングのずれを検出することにより、シフトレジスタの欠陥の有無を検査する。
【００３０】
例えば、検出信号（Ｓend）が検出されない場合にはシフトレジスタＳＲ1〜ＳＲnの少なくとも何れかに断線等の欠陥があると予想され、また、検出信号（Ｓend）のタイミングがずれている場合には、短絡や容量結合等の欠陥があると予想される。
【００３１】
図４，５に示す第２の形態では、シフトレジスタ出力検出部３は、エンドビットのシフトレジスタＳＲnから出力される最終信号（Ｙend）の他に、中間ビットのシフトレジスタ（図４ではＳＲ2，…，ＳＲn-2)の出力端子OUTから出力される出力信号（Ｙ2，…，Ｙn-2）を検出し、この出力信号（Ｙ2，…，Ｙn-2）及び最終信号（Ｙend）に基づいてＴＦＴアレイ４のシフトレジスタの検査を行う。なお、ここでは、シフトレジスタ出力検出部３が入力する中間ビットの出力信号を信号（Ｓ2，…，Ｓn-2）で表す。
【００３２】
図５は図４に示す第２の形態における各信号のタイミングを説明するための図である。図５において、（ａ）〜（ｉ）は図３に示す信号と同様であり、（ｊ）〜（ｌ）はシフトレジスタ出力検出部３が検出する検出信号を表し、（ｊ），（ｋ）は中間ビットのシフトレジスタ（図４ではＳＲ2，…，ＳＲn-2）の出力端子OUTの出力信号（Ｙ2，…，Ｙn-2）を検出して得られる検出信号（Ｓ2，…，Ｓn-2）表し、（ｌ）は最終信号（Ｙend）を検出して得られる検出信号（Ｓend）を表している。
【００３３】
ここで、例えば、検出信号（Ｓ2）について見ると、シフトレジスタＳＲ2の出力端子より前方にあるシフトレジスタＳＲ1，ＳＲ2の何れに欠陥がある場合には、検出信号（Ｓ2）が信号されないか、あるいはその信号のタイミングにずれが生じる。また、同様に、シフトレジスタＳＲn-2の出力端子より前方にあるシフトレジスタＳＲ1〜ＳＲn-2の何れに欠陥がある場合には、検出信号（Ｓn-2）が信号されないか、あるいはその信号のタイミングにずれが生じる。最終信号（Ｙend）の検出信号（Ｓend）について見ると、シフトレジスタＳＲ1〜ＳＲｎの何れに欠陥がある場合には、検出信号（Ｓend）が信号されないか、あるいはその信号のタイミングにずれが生じる。
【００３４】
また、中間のシフトレジスタに欠陥がある場合には、そのシフトレジスタよりも前方の信号端子で検出される検出信号には異常は検出されず、そのシフトレジスタの後方に信号端子で検出される検出信号に異常が検出される。
【００３５】
シフトレジスタ出力検出部３はこの中間ビットのシフトレジスタの出力信号最終信号（Ｙend）を検出し、信号の有無や正常な信号のタイミングとのずれを検出することにより、シフトレジスタの欠陥の有無、及び欠陥を有するシフトレジスタを特定することができる。なお、欠陥検出することができるシフトレジスタは検出信号の信号端子の設置間隔によって定まり、検出信号の信号端子の間に挟まれたシフトレジスタを単位として欠陥を検出することができる。
【００３６】
図６，７，８に示す第３の形態では、第２の形態において、エンドビット及び中間ビットのシフトレジスタの出力端子OUTから出力される出力信号（Ｙ2，…，Ｙn-2，Ｙend）を検出し、この出力信号（Ｙ2，…，Ｙn-2）及び最終信号（Ｙend）に基づいてＴＦＴアレイ４のシフトレジスタの検査を行うと共に、中間ビットのシフトレジスタの出力端子OUTにシフトレジスタの開始信号（ＹST2〜ＹSTn-2）を入力するものである。この構成により、先頭ビットから所定ビットまでのシフトレジスタを非動作とし、その後方にある中間シフトレジスタから駆動を開始して検査を行うことができる。
【００３７】
図７は図６に示す第３の形態における各信号のタイミングを説明するための図である。図７において、（ａ）〜（ｌ）は前記図５に示す信号と同様であり、先頭ビットからシフトレジスタを駆動した場合の信号状態を示している。
【００３８】
一方、（ｍ）〜（ｌ）は、開始信号ＹST2をシフトレジスタＳＲ3の入力端子に入力し、シフトレジスタＳＲ1，ＳＲ2を非駆動とし、シフトレジスタＳＲ3から駆動を開始した場合の信号状態を示している。
【００３９】
ここで、例えば、シフトレジスタＳＲ2の出力端子より前方にあるシフトレジスタＳＲ1，ＳＲ2の何れに欠陥がある場合には、開始信号ＹSTを入力したときには検出信号（Ｓend）は検出されないが、開始信号ＹST2を入力したときには検出信号（Ｓend）は検出される。
【００４０】
したがって、この形態３によれば、開始信号ＹSTを入力するシフトレジスタの位置を変更して検出信号（Ｓend）の有無や正常な信号のタイミングとのずれを検出することにより、シフトレジスタの欠陥の有無、及び欠陥を有するシフトレジスタを特定することができる。なお、欠陥検出することができるシフトレジスタは開始信号の入力端によって定まり、入力端子の間に挟まれたシフトレジスタを単位として欠陥を検出することができる。
【００４１】
図８は第３の形態にの動作例を説明するためのフローチャートである。なお、このフローチャートは図６の構成例に基づくものとしている。
【００４２】
開始信号（ＹST0）を入力して先頭ビットのシフトレジスタから駆動を開始し（ステップＳ１）、検出信号（Ｓend）によりシフトレジスタの最終信号（Ｙend）の有無を検出する（ステップＳ２）。この検出において、最終信号（Ｙend）が検出されれば異常無しと判定し（ステップＳ３）、最終信号（Ｙend）が検出されなければ異常有りと判定する。
【００４３】
次に、開始信号（ＹST2）を入力して中間ビットのシフトレジスタＳＲ3から駆動を開始し（ステップＳ４）、検出信号（Ｓend）によりシフトレジスタの最終信号（Ｙend）の有無を検出する（ステップＳ５）。この検出において、最終信号（Ｙend）が検出されればシフトレジスタＳＲ1及び／又はＳＲ2に異常有りと判定し（ステップＳ６）、最終信号（Ｙend）が検出されなければ他のシフトレジスタに異常が有ると判定する。
【００４４】
次に、開始信号（ＹST-4）を入力して中間ビットのシフトレジスタＳＲ5から駆動を開始し（ステップＳ７）、検出信号（Ｓend）によりシフトレジスタの最終信号（Ｙend）の有無を検出する（ステップＳ８）。この検出において、最終信号（Ｙend）が検出されればシフトレジスタＳＲ3及び／又はＳＲ4に異常有りと判定し（ステップＳ９）、最終信号（Ｙend）が検出されなければ他のシフトレジスタに異常が有ると判定する。
【００４５】
以下、同様に開始信号を順に入力して異常判定を行う。最後に、開始信号（ＹSTn-1）を入力して中間ビットのシフトレジスタＳＲ5から駆動を開始し（ステップＳ１０）、検出信号（Ｓend）によりシフトレジスタの最終信号（Ｙend）の有無を検出する（ステップＳ１１）。この検出において、最終信号（Ｙend）が検出されればシフトレジスタＳＲn-3及び／又はＳＲn-2に異常有りと判定し（ステップＳ１２）、最終信号（Ｙend）が検出されなければシフトレジスタＳＲn-1及び／又はＳＲnに異常が有ると判定する（ステップＳ１３）。
【００４６】
図９，１０に示す第４の形態では、第１の形態において、エンドビットの出力信号Ｙendに加えて各ビットのシフトレジスタの出力端子OUTの出力信号（Ｙ1，…，Ｙn-1）を検出し、この出力信号（Ｙ1，…，Ｙn-1）及び最終信号（Ｙend）に基づいてＴＦＴアレイ４のシフトレジスタの検査を行うものであり、各出力信号及び最終信号を共通の信号線で検出する形態である。
【００４７】
この構成により、何れかのシフトレジスタに欠陥がある場合には、先頭ビットからその欠陥があるビットの出力端子OUTからは出力信号が検出され、欠陥ビット以降のビットの出力端子OUTからは出力信号は検出されない。したがって、シフトレジスタの先頭ビットから見て最初に現れる欠陥ビットを検出することができる。
【００４８】
図１０は図９に示す第４の形態における各信号のタイミングを説明するための図である。図１０において、（ａ）〜（ｉ）は前記図３に示す信号と同様であり、先頭ビットからシフトレジスタを駆動した場合の信号状態を示している。
【００４９】
このとき、検出信号（Ｓend）には各ビットのシフトレジスタの出力端子OUTの出力信号（Ｙ1，…，Ｙn-1）と最終信号（Ｙend）が検出される（図１０（ｊ））。
【００５０】
ここで、例えば、３ビット目のシフトレジスタＳＲ3に欠陥がある場合には、前方のビットのシフトレジスタＳＲ1，ＳＲ2の出力端子からはＹ1，Ｙ2に対応する検出信号が検出されるが、この後方のビットのシフトレジスタＳＲ3，ＳＲ4，…，ＳＲnの出力端子からはＹ3，Ｙ4，…，Ｙendに対応する検出信号は検出されない。
【００５１】
したがって、この形態４によれば、各ビットのシフトレジスタの出力端子からの信号を検出信号として検出信号（Ｓend）の有無や正常な信号のタイミングとのずれを検出することにより、シフトレジスタの欠陥の有無、及び欠陥を有するシフトレジスタを特定することができる。なお、欠陥検出することができるシフトレジスタは、前方からみて最初に現れるビットのシフトレジスタとなる。
【００５２】
なお、図２，図４，図６，図９の各図では、信号線駆動回路６について示しているが、走査線駆動回路７についても同様とすることができる。
【００５３】
次に、第２のシフトレジスタの構成例について図１１〜図１４を用いて説明する。
【００５４】
図１１〜図１４に示すシフトレジスタの構成は、縦列接続されたシフトレジスタＳＲ1〜ＳＲn及びスイッチＳＷ1〜ＳＷnとを備え、各スイッチＳＷ1〜ＳＷnはシフトレジスタＳＲ1〜ＳＲnの出力に基づいて信号切り換えを行い、ＴＦＴアレイに対する信号入力の制御を行うものである。エンドビットのシフトレジスタＳＲnからは最終信号（Ｙend）が出力される。
【００５５】
本発明のＴＦＴアレイ検査装置１は、前記した第１のシフトレジスタの構成例と同様に、アレイ駆動回路２はスイッチＳＷ1〜ＳＷnに検査信号ＹCを入力し、シフトレジスタＳＲ1に開始信号（ＹST）を駆動回路に出力する。  
【００５６】
図１１〜図１４に示す第５〜第８の形態は、前記した第１のシフトレジスタの構成例の第１〜第４の形態に対応する形態である。
【００５７】
第５の形態は第１の形態と同様に最終のシフトレジスタＳＲnの最終信号（Ｙend）を検出信号Ｓとし、第６の形態は第２の形態と同様に最終のシフトレジスタＳＲnの最終信号（Ｙend）と共に、中間シフトレジスタの出力信号も検出信号Ｓとし、第７の形態は第３の形態と同様に中間シフトレジスタに対して開始信号を入力する形態であり、第８の形態は第４の形態と同様に中間シフトレジスタの出力信号を最終のシフトレジスタＳＲnの最終信号（Ｙend）と共通の信号線で検出する形態である。第５〜第８の各形態は、第１〜第４の各形態と同様に作用効果を奏することができる。
【産業上の利用可能性】
【００５８】
ＴＦＴアレイは電圧駆動される液晶装置に限らず電流制御される有機ＥＬ装置についても同様に適用することができる。
【００５９】
また、シフトレジスタによって駆動を行う装置についても同様に適用することができる。
【図面の簡単な説明】
【００６０】
【図１】本発明のＴＦＴアレイ検査装置の概略を説明するための図である。
【図２】本発明のＴＦＴアレイ検査装置のシフトレジスタの第１の形態の構成を説明するための概略図である。
【図３】本発明のＴＦＴアレイ検査装置の第１の形態における各信号のタイミングを説明するための図である。
【図４】本発明のＴＦＴアレイ検査装置のシフトレジスタの第２の形態の構成を説明するための概略図である。
【図５】本発明のＴＦＴアレイ検査装置の第２の形態における各信号のタイミングを説明するための図である。
【図６】本発明のＴＦＴアレイ検査装置のシフトレジスタの第３の形態の構成を説明するための概略図である。
【図７】本発明のＴＦＴアレイ検査装置の第３の形態における各信号のタイミングを説明するための図である。
【図８】本発明のＴＦＴアレイ検査装置の第３の形態における動作を説明するためのフローチャートある。
【図９】本発明のＴＦＴアレイ検査装置のシフトレジスタの第４の形態の構成を説明するための概略図である。
【図１０】本発明のＴＦＴアレイ検査装置の第４の形態における各信号のタイミングを説明するための図である。
【図１１】本発明のＴＦＴアレイ検査装置のシフトレジスタの第５の形態の構成を説明するための概略図である。
【図１２】本発明のＴＦＴアレイ検査装置のシフトレジスタの第６の形態の構成を説明するための概略図である。
【図１３】本発明のＴＦＴアレイ検査装置のシフトレジスタの第７の形態の構成を説明するための概略図である。
【図１４】本発明のＴＦＴアレイ検査装置のシフトレジスタの第８の形態の構成を説明するための概略図である。
【符号の説明】
【００６１】
１…ＴＦＴアレイ検査装置、２…アレイ駆動部、３…シフトレジスタ出力検出部、４…ＴＦＴアレイ、５…基板、６…信号線駆動回路、７…走査線駆動回路、８…パネル、ＳＲ…シフトレジスタ、ＳＷ…スイッチ。
【図１】
2005098901.tif 000003
【図２】
2005098901.tif 000004
【図３】
2005098901.tif 000005
【図４】
2005098901.tif 000006
【図５】
2005098901.tif 000007
【図６】
2005098901.tif 000008
【図７】
2005098901.tif 000009
【図８】
2005098901.tif 000010
【図９】
2005098901.tif 000011
【図１０】
2005098901.tif 000012
【図１１】
2005098901.tif 000013
【図１２】
2005098901.tif 000014
【図１３】
2005098901.tif 000015
【図１４】
2005098901.tif 000016