(57)【要約】【課題】  劈開による素子の特性劣化を低減することのできる半導体素子を提供する。【解決手段】  半導体基板１上にｎ型層２、ｉ型層３、ｐ型層４を含むメサ部１００を有し、このメサ部１００の１つの端面が劈開により形成される半導体素子であって、メサ部１００を覆う絶縁膜５と、この絶縁膜５上に設けられた、メサ部１００の上記劈開に対する強度を補強するための補強膜７とを有する。【選択図】図１
2005079437.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に導電型の異なる複数の層を積層したメサ状接合部を有し、該メサ状接合部の１つの端面が劈開により形成される半導体素子であって、
前記メサ状接合部を覆う絶縁膜と、
前記絶縁膜上に設けられた、前記メサ状接合部の前記劈開に対する強度を補強するための補強膜とを有する半導体素子。
【請求項２】
前記メサ状接合部は、幅に対する高さの比が０．１以上となるように構成されている、請求項１に記載の半導体素子。
【請求項３】
前記メサ状接合部は平坦部上に形成され、前記補強膜は前記メサ状接合部および前記平坦部を覆うように設けられており、前記補強膜の前記平坦部上における厚さが０．５μｍ以上である、請求項１に記載の半導体素子。
【請求項４】
前記補強膜がＳｉＯＮよりなる、請求項３に記載の半導体素子。
【請求項５】
前記絶縁膜がＳｉＯ2よりなり、前記補強膜がＳｉＯＮ又はＳｉＮxよりなる、請求項３に記載の半導体素子。
【請求項６】
前記絶縁膜がＳｉＮxよりなり、前記補強膜がＳｉＯＮ又はＳｉＯ2よりなる、請求項３に記載の半導体素子。
【請求項７】
前記補強膜は、前記メサ状接合部の前記劈開された端面の側の縁から所定の距離だけ離れた位置に、前記縁に沿って設けられている、請求項１に記載の半導体素子。
【請求項８】
前記所定の距離が少なくとも３μｍである、請求項７に記載の半導体素子。
【請求項９】
前記補強膜が樹脂よりなる、請求項７に記載の半導体素子。
【請求項１０】
劈開が行われる劈開線により隔てられた２つのチップ領域に跨って、導電型の異なる複数の層を積層したメサ状接合部を形成する工程と、
前記メサ状接合部を絶縁膜で覆う工程と、
前記絶縁膜上に、前記メサ状接合部の前記劈開に対する強度を補強するための補強膜を設ける工程と、
前記補強膜を設けた２つのチップ領域を前記劈開線に沿って劈開する工程とを含む半導体素子の製造方法。
【請求項１１】
前記メサ状接合部を平坦部上に形成し、前記補強材を、前記メサ状接合部および前記平坦部を覆い、かつ、前記平坦部上における厚さが０．５μｍ以上となるように設ける、請求項１０に記載の半導体素子の製造方法。
【請求項１２】
前記補強膜にＳｉＯＮを用いる、請求項１１に記載の半導体素子の製造方法。
【請求項１３】
前記絶縁膜にＳｉＯ2を用い、前記補強膜にＳｉＯＮ又はＳｉＮxを用いる、請求項１１に記載の半導体素子の製造方法。
【請求項１４】
前記絶縁膜にＳｉＮxを用い、前記補強膜にＳｉＯＮ又はＳｉＯ2を用いる、請求項１１に記載の半導体素子の製造方法。
【請求項１５】
前記補強膜を、前記メサ状接合部の前記劈開された端面の側の縁から所定の距離だけ離れた位置に、前記縁に沿って設ける、請求項１０に記載の半導体素子の製造方法。
【請求項１６】
前記所定の距離が少なくとも３μｍである、請求項１５に記載の半導体素子の製造方法。
【請求項１７】
前記補強膜に樹脂を用いる、請求項１５に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メサ状のｐｎ接合部またはｐｉｎ接合部の１つの端面が劈開により形成される半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
ｐｎ接合層またはｐｉｎ接合層をメサ状に形成した半導体素子が知られている（例えば特許文献１参照）。この種の半導体素子としては、例えばｐｎホトダイオードやｐｉｎホトダイオードに代表される半導体受光素子がある。ｐｉｎホトダイオードを例に、その構造を以下に簡単に説明する。
【０００３】
ｐｉｎホトダイオードは、半導体基板上に不純物を導入して形成されたｐ型、ｉ型及びｎ型の３つの導電型の接合層（ｐｉｎ接合層）を有する。これらｐ型層、ｉ型層、ｎ型層は、その機能別にクラッド層、光吸収層、コンタクト層に分けられる。また、電圧を印加してダイオードとして動作させる場合の、電界のかかる部分を空乏層と呼ぶ。光吸収層は、受光しようとする光のエネルギーに比較して十分に小さなバンドギャップを持つ半導体材料より形成されており、電界がかかる部分（＝空乏層）に配置されることが多い。ｐｉｎ接合層は所定の大きさのメサ状に形成されており、メサ全体が絶縁体材料よりなる保護膜で覆われている。ｐ型層及びｎ型層は互いに電気的に分離されており、それぞれの層にｐ、ｎ電極が形成されている。このような構成のｐｉｎホトダイオードでは、適切な電圧が印加されると、光吸収層にて入射した光により電子とホールの対が生成される。そして、その生成された電子およびホールがそれぞれｎ型層、ｐ型層へと移動し、ｎ電極及びｐ電極を通して外部へ光電流として取り出される。
【０００４】
上述したようなメサ構造を有する半導体受光素子は、光が基板面に垂直な方向から接合層に入射する面入射型のものと、光が基板面に平行な方向から接合層に入射する導波路型のものとに大別される。導波路型の受光素子は、さらに端面劈開形成型と非端面劈開形成型に分けられる。通常、半導体受光素子の製造では、劈開線（スクライブ線）の切り込みが入ったウェーハをバー状に分割し(１次劈開)、さらにそれをチップに分割する(２次劈開)、といった劈開工程を経る。こうして劈開されたチップの劈開端面の面内に、ｐｎ接合部またはｐｉｎ接合部もしくはその空乏層が含まれるものを端面劈開形成型といい、そうでないものを非端面劈開形成型という。
【０００５】
以下、従来の端面劈開形成型の半導体受光素子の構造について図５〜図７を参照して説明する。図５は、従来の端面劈開形成型の半導体受光素子の劈開面における断面構造図、図６は、２次劈開前のバー状基板の一部を示す平面図である。図７は、図６に示すバー状基板の斜視図である。
【０００６】
図５に示すように、従来の半導体受光素子は、半導体基板１上にｎ型層２、ｉ型層３、ｐ型層４を順次形成したｐｉｎ接合層を周知のエッチング処理によりメサ状に形成した構造になっている。メサ状の部分はメサ部１００、１０１の２段構造になっている。メサ部１０１は、ｎ型層２（ｎ電極）と周辺部を絶縁するために設けたものであり、ｎ型層２を基板上面から見た形状が方形形状となるように残した部分である。このｎ型層２の表面はほぼ平坦になっている。メサ部１００は、ｎ型層２、ｉ型層３、ｐ型層４からなるｐｉｎ接合層（または空乏層）を含む受光部であって、メサ部１０１のほぼ中央に位置する。これらメサ部１００、１０１は、絶縁体膜５により覆われている。また、ｐ型層４の表面の一部とｎ型層２の表面の一部は露出しており、これら露出面にそれぞれｐ電極６ａ、ｎ電極６ｂが形成されている。
【０００７】
図５に示した構造の半導体受光素子（チップ）は、図６および図７に示すようなバー状基板２００を劈開することで作製される。バー状基板２００は、劈開線Ａ−Ａ’を境に２つのチップ部２０１、２０２に分割されるように構成されている。バー状基板２００上の中央部分には、図５に示したメサ部１００、１０１がチップ部２０１、２０２を跨ぐように形成されており、さらにこれを挟むように劈開線Ａ−Ａ’に沿って劈開用Ｖ溝１０３が設けられている。図６中、斜線で示した絶縁膜形成領域１０４は、図５に示した絶縁膜５の形成可能な範囲である。
【０００８】
上記のバー状基板２００を劈開用Ｖ溝１０３に沿って劈開することで、２つのチップ部２０１、２０２に分割する。これらチップ部は、劈開端面における断面構造が図５に示した構造となる。こうして、１つのバー状基板から同一構造の２つの半導体受光素子を得る。なお、劈開によりｐｉｎ接合層（空乏層）が外部に露出する劈開端面には、通常は、誘電体膜などよりなる保護膜が設けられる。
【０００９】
以上のような構造の端面劈開形成型の半導体受光素子としては、例えば非特許文献１、２に記載されているようなものがある。
【特許文献１】特開２００２−３２４９１１号公報
【非特許文献１】”10 Gbit/s high sensitivity, low-voltage-operation avalanche photodiodes withth  in InAlAS multiplication layer and waveguide structure”Nakata, T.; Takeuchi, T. ; Watanabe, I; Makita, K.; Torikai, T.;Electronics letters, Vol. 36, pp.2033-2034, 24, 24 Nov. 2000
【非特許文献２】"Waveguide photodiodes for 2.5-40 Gbps applications"Takeuchi, T.; Nakata, T.; Makita, K.; Tachigori, M.; Fukuchi, K.; Taguchi, K.;Lasers and Electro-Optics Society 1999 12th Annual Meeting. LEOS '99. IEEE, Vol.  2, pp.870-871, 8-11 Nov. 1999
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述した従来の端面劈開形成型の半導体受光素子には、以下のような問題がある。
【００１１】
メサ部１００は、劈開時にその下方の劈開線Ａ−Ａ’に対応する部分を支点にして折れ曲がるような変形（歪み応力）を生じる。このような歪み応力が素子の特性劣化の原因の１つになっていることが、これまでの解析結果から得られている。特に、図５に示したメサ部１００の高さＭｈと幅Ｍｗの比（Ｍｈ／Ｍｗ）が大きい素子においては、劈開時の歪み応力が大きくなるため、劈開による素子特性への影響はより大きなものとなる。
【００１２】
なお、メサ部を覆う絶縁膜を厚くして劈開時にメサ部１００が受ける歪み応力を小さくすることが考えられる。しかし、絶縁膜は、その目的から、電気的絶縁特性が良好であること、半導体との良好な接合界面を形成できること、といった絶縁特性を重視した成膜条件で形成する必要があるため、ほとんどの場合、その材料にＳｉＯ2やＳｉＮxが用いられる。これらＳｉＯ2やＳｉＮxを用いて絶縁特性を重視した成膜条件で厚い絶縁膜を形成した場合には、劈開時の歪み応力によって絶縁膜自体に割れや剥がれが起きてしまう。特に、メサ高さとメサ幅の比（Ｍｈ／Ｍｗ）が大きな場合には、そのような絶縁膜の割れや剥がれが生じ易い。このように、通常用いられている絶縁膜を厚くしてメサ部１００が受ける歪み応力を小さくすることは非常に困難であり、劈開による素子の特性劣化を避けられない。実験的には、Ｍｈ／Ｍｗ≧０．１の条件で、ＳｉＮxよりなる絶縁膜を厚さ３００ｎｍで形成した場合に、劈開により内部の結晶欠陥が増加したことに起因すると推定される素子の特性劣化として、素子のＩ−Ｖ特性における暗電流の増加が見られた。
【００１３】
本発明の目的は、上記問題を解決し、劈開による素子の特性劣化を低減することのできる半導体素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明の半導体素子および製造方法は、メサ状接合部を覆う絶縁膜上に、そのメサ状接合部の劈開に対する強度を補強するための補強膜を設けることを主な特徴とする。補強膜を設けたことでメサ状接合部における劈開に対する強度が増加するので、劈開時にメサ状接合部が受ける歪み応力は従来のものに比べて小さくなり、劈開による素子の特性劣化が従来に比べて低減する。
【００１５】
また、本発明の半導体素子および製造方法は、前記補強膜を、前記メサ状接合部の前記劈開された端面の側の縁から所定の距離だけ離れた位置に、前記縁に沿って設けることをさらなる特徴とする。このように構成することで、メサ状接合部の壁開線上における強度が他の部分に比べて低くなり、その結果、劈開における応力がメサ状接合部の劈開部近傍に集中することになる。これにより、より小さな力で劈開を行うことが可能になり、劈開による素子特性への影響（ダメージ）もより小さいものとなる。
【発明の効果】
【００１６】
上述のように、本発明によれば、劈開による素子の特性劣化を低減することができるので、信頼性および安定性に優れた半導体素子を提供することができる。
【００１７】
加えて、素子の特性劣化を起こす確率を減少させることができるので、素子作製工程における歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１８】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１９】
（第１の実施形態）
図１に、本発明の第１の実施形態である半導体受光素子の劈開部分における断面構造を示す。この半導体受光素子は、絶縁膜５上にメサ部１００を覆うように補強膜７を設けた以外は、基本的には図５に示したものと同様の構成になっている。この補強膜７を設けたことで、メサ部１００の強度が増加し、これにより劈開時のメサ部１００が受ける歪み応力を小さくすることが可能となっている。
【００２０】
以下、本実施形態の半導体受光素子の具体的な構造をその製造手順とともに説明する。なお、以下の説明において、絶縁膜５及び補強膜７によるメサ部１００の補強効果は、それら膜の成膜工程で、メサ部１０１の平坦部（ｎ型層２の表面）上での厚さがメサ部１００の側壁での厚さを制限することになるため、平坦部での成膜条件を中心に述べる。
【００２１】
まず、半導体基板１であるＳｉ基板上に、ｎ型層２、ｉ型層３、ｐ型層４を順次形成し、これら層を周知のエッチング処理により所定の大きさのメサ状に加工することで、メサ部１００、１０１を得る。メサ部１００は、その高さＭｈと幅Ｍｗの比をＭα（＝Ｍｈ／Ｍｗ）とすると、Ｍα≧０．１となるように形成される。
【００２２】
次に、メサ部１００、１０１を覆うように絶縁体膜５を設ける。この絶縁体膜５は、例えば誘電体膜、樹脂膜等からなるパッシベーション膜であり、前述の絶縁特性を重視した成膜条件で形成される。具体的には、ＳｉＮ又はＳｉＯ2により絶縁体膜５を形成する場合は、絶縁体膜５は、メサ部１０１の平坦部（ｎ型層２の表面）上での厚みＤｈが、
１０ｎｍ≦Ｄｈ≦３００ｎｍ
の条件を満たし、メサ１００の側壁部分での厚みＤｓが、
Ｄｓ＜Ｄｈ
の条件を満たすように形成される。ここでは、厚みＤｓがＤｈ／２程度となる成膜条件で形成されるものとするが、その値は特に限定されるものではなく、メサ形状、膜材料、成膜装置などによって適宜変更される。厚みＤｓの範囲は、例えばＤｈ×（１／４〜２／３）の範囲である。このようにして形成された絶縁体膜５は、絶縁特性を重視した構造であるため、メサ部１００の強度の補強効果は小さい。よって、この絶縁体膜５だけでは、劈開による素子の特性劣化を抑えることはできない。
【００２３】
次に、絶縁体膜５上に、メサ部１００を覆うように補強膜７を形成する。ここでは、補強膜７の形成範囲を、メサ部１００の上面および側面とメサ部１０１の上面とするが、これに限定されるものではない。補強膜７の形成範囲は、素子形成の妨げとなることがなく、メサ部１００の強度を高めて劈開時にメサ部１００が受ける歪み応力を小さくすることができるのであれば、どのような範囲であってもよい。補強膜７の平坦部における幅をＦｗ、厚さをＦｄとすると、幅Ｆｗは、
Ｆｗ≧５×Ｆｄ
の条件とすることが望ましい。なお、幅Ｆｗは、素子全体幅（〜１５０μｍ程度）に広げてもよい。膜厚Ｆｄは、膜の材料の強度にもよるが、０．５μｍ以上とすることで、劈開時における、素子特性を維持可能な強度を確保できる。また、膜厚Ｆｄを１．０μｍ以上とすることで、劈開による素子の特性劣化が生じる確率をより少なくすることができ、これにより、製造の歩留まりが向上する。補強膜７の材料としては、半導体膜、樹脂膜（ポリイミドや熱硬化性樹脂であるベンゾシクロブテン（ＢＣＢ）等）、誘電体膜等がある。特に、膜材料として半導体又はＳｉＯＮを用いる場合は、膜厚０．５μｍ以上で安定した膜質で成膜することができることから、この点においても有効である。
【００２４】
最後に、絶縁膜５および補強膜７にｎ型層２の一部およびｐ型層４の一部がそれぞれ露出するように開口を設け、それぞれの開口にｐ電極６ａ、ｎ電極６ｂを形成した後、チップ外部との接続を行うための端子及びこの端子と電極６ａ、６ｂとの間の配線を形成する。
【００２５】
以上の工程は、実際は、ウェーハ上の各チップ部の全体において行われる。ウェーハ上では、図１に示したメサ部１００、１０１を２つのチップに跨って形成したものがウェーハ全体にわたって複数形成される。図２に、１次劈開（ウェーハをバー状に分割すること）後のバー状基板の一部を示す。図２中、絶縁膜、電極は便宜上省略している。
【００２６】
図２を参照すると、バー状基板２０は、劈開線Ａ−Ａ’を境に２つのチップ部２１、２２に分割されるように構成されている。バー状基板２０上の中央部分に、図１に示したメサ部１００、１０１が劈開線Ａ−Ａ’を跨ぐように形成されており、さらにこれらメサ部１００、１０１を挟むように劈開線Ａ−Ａ’に沿って劈開用Ｖ溝１０３が設けられている。図２中、斜線で示した補強膜形成領域１０５は、図１に示した補強膜７の形成可能な範囲である。
【００２７】
上記のバー状基板２０を劈開用Ｖ溝１０３に沿って劈開することで、２つのチップ部２１、２２に分割する（２次劈開）。補強膜７によりメサ部１００の強度が増加しているので、２次劈開によりメサ部１００が受ける歪み応力は従来のものに比べて小さくなり、この結果、２次劈開による素子の特性劣化を抑制することができる。こうして分割されたチップ部２１、２２の劈開端面における断面構造は図１に示した構造となる。このようにして、１つのバー状基板から同一構造の２つの半導体受光素子（実際は複数の半導体受光素子）を得る。なお、劈開を行う際は、通常は、バー状基板の裏面側を研磨して劈開しやすい厚みにする。また、劈開によりｐｉｎ接合層（空乏層）が外部に露出するため、各チップ２１、２２の劈開端面に誘電体膜などよりなる保護膜を形成する。
【００２８】
上述した本実施形態の半導体受光素子において、絶縁膜５および補強膜７をそれぞれ単層で積層する場合は、例えば、絶縁膜５をＳｉＮx膜とした場合は、補強膜７をＳｉＯ2膜とし、反対に絶縁膜５をＳｉＯ2膜とした場合は、補強膜７をＳｉＮx膜とすることで、これら絶縁膜５および補強膜７の双方で歪み応力を低減させることができる。同様な組み合せとしては、絶縁膜／補強膜の順に書くと、ＳｉＮx／ＳｉＯＮ、ＳｉＯ2／ＳｉＯＮなどがある。
【００２９】
また、補強膜７を多層構造にして厚みを増すようにしてもよい。そのような多層構造としては、例えばＳｉＮx／ＳｉＯ2／ＳｉＯＮがある。
【００３０】
補強膜７は、電気的特性について絶縁膜５と比較すると、要求される膜特性、特に絶縁特性についての制限は緩くなる。このため、その成膜条件も、絶縁膜５の成膜条件より広い範囲で条件出しが可能である。よって、補強膜７は、容易に絶縁膜５より厚く形成することができる。例えば、上記のような多層構造においては、合計で１μｍを超える誘電体膜を補強膜７として形成可能である。補強膜をより厚くすることでより大きな補強効果を得られるが、素子の厚さや形状および大きさを考慮すると、その厚さは（絶縁膜＋補強膜）合計厚みでメサ部１００の高さと同程度にすることが望ましい。
【００３１】
なお、上述した製造手順は一例であり、その順序は適宜変更可能である。例えば、絶縁膜５を形成した後にｐ電極６ａ、ｎ電極６ｂ、端子及び配線を形成し、この後に、補強膜７を形成するようにしてもよい。また、劈開工程の後に補強膜７を除去してもよい。
【００３２】
（実施例）
以下、上述した本発明の第１の実施形態の半導体受光素子の実施例について説明する。
【００３３】
まず、半導体基板１上に、厚さ２μｍのｎ型層２、厚さ０．５μｍのｉ型層３、厚さ２μｍのｐ型層４をこの順番で積層する。次に、この積層部分をウェットエッチング又はドライエッチング等の方法を用いてメサ状に形成する。このとき、メサ部１００は、高さＭｈが５μｍ、幅Ｍｗが３〜１０μｍ、縦横比Ｍαが０．１以上となるように形成する。この後、全体にＰＣＶＤ法又は熱ＣＶＤ法により、絶縁膜５となるＳｉＮ膜（又はＳｉＯ2膜）を形成する。このとき、絶縁膜５は、平坦部における層厚Ｄｈが２５０ｎｍとなるように形成する。
【００３４】
次に、絶縁膜５にｎ型層２の一部およびｐ型層４の一部がそれぞれ露出するように開口を設け、それぞれの開口にｐ電極６ａ、ｎ電極６ｂを形成した後、金メッキにより、チップ外部との接続を行うための端子及び配線を形成する。そして、メサ部１００を覆うようにＳｉＯＮよりなる補強膜７を形成する。このとき、補強膜７は、平坦部における膜厚Ｆｄが２μｍとなるように形成する。補強膜７をＳｉＮにより形成した場合は、膜厚Ｆｄを８００ｎｍとする。
【００３５】
以上のような手順で、ウェーハ上の各チップ部に図１に示した素子構造が形成される。このウェーハを１次劈開して図２に示したバー状基板とし、これをさらに２次劈開して複数のチップに分割する。そして、分割したチップの劈開端面に誘電体を蒸着する。この誘電体の蒸着により、劈開端面を保護するともに入力光の反射を防止する。
【００３６】
本実施例で作製した半導体受光素子と、補強膜７を持たない従来の半導体受光素子とを比較したところ、本実施例の素子においては、ショート故障を起こした素子が全体の５％以下で、逆バイアス２Ｖ印加時の暗電流が１０ｎＡ以上となる暗電流劣化を起こした素子の数は全体の１５％以下であったのに対して、従来の素子では、２０％以上の確率でショート故障し、暗電流劣化を起こした素子の数が全体の３０％以上であった。このように、本実施例の構造を採用することで、従来に比べて、劈開工程における、ショート故障や暗電流劣化を起こす素子の発生率を低く抑えることができ、素子製造の歩留まりを向上させることができた。
【００３７】
（第２の実施形態）
上述した第１の実施形態のものでは、メサ部１００、１０１を覆うように補強膜７を形成することで、メサ部１００の全体の強度を増加し、これにより劈開時にメサ部１００が受ける歪み応力を小さくするように構成していたが、本実施形態の半導体受光素子では、メサ部１００の劈開される端面の側の縁に沿った所定の幅の領域を除く部分を補強するように補強膜７を設ける。このように構成することで、メサ部１００の壁開線上における強度が他の部分に比べて低くなり、劈開における応力がメサ部１００の劈開部近傍に集中することになるので、より小さな力で劈開が始まるようになり、劈開による素子特性への影響をより小さいものにすることができる。なお、製造手順については、基本的には上述した第１の実施形態の半導体受光素子の場合と同様であるので、ここでは、その詳細な説明は省略する。
【００３８】
図３は、本発明の第２の実施形態の半導体受光素子を形成した、２次劈開前のバー状基板の一部を示す平面図、図４はその斜視図である。図３および図４中、絶縁膜、電極は便宜上省略している。
【００３９】
バー状基板３０は、補強膜形成領域１０６のパターン形状が異なる以外は、図２に示したバー状基板２０と同様の構造のものである。補強膜形成領域１０６は、メサ部１００の長手方向に沿ってその両縁を覆うとともに、劈開線Ａ−Ａ’に沿ってメサ部１００を跨ぐように形成されており、劈開線Ａ−Ａ’上の部分では所定の幅でメサ部１００の上面（実際は、絶縁膜５が存在する）が露出するようになっている。また、補強膜形成領域１０６は、劈開線Ａ−Ａ’を境界にして左右対称な構成になっており、劈開線Ａ−Ａ’から一方の側の補強膜形成領域１０６の縁までは距離ｄ１だけ離れている。
【００４０】
上記のような形状の補強膜形成領域１０６は：
（１）樹脂の材料として感光性のものを選び現像処理によりパターンを形成する方法；
（２）樹脂膜を塗布あるいは蒸着形成後、レジスト、誘電体膜等を樹脂上面にパターニングして、ドライエッチングによりパターン形成工程を取り入れる方法；
などの手法を適宜採用して劈開線上の樹脂膜を除去することで形成することができる。
【００４１】
上述した本実施形態のものでは、劈開線上においてメサ部の強度を下げることが可能であるので、より少ない力で劈開を簡単に行うことができる。加えて、次のような効果もある。
【００４２】
前述した第１の実施形態のもののように、劈開線Ａ−Ａ’上に補強膜を有するものにおいては、補強膜の材料に樹脂を用いた場合、樹脂の種類によっては、劈開端面がその樹脂部分で光学的に十分な平坦面を得られないことがある。このため、劈開端面を光学的に利用する受光素子においては、素子特性が劣化する場合がある。これに対して、図３に示したように、劈開線Ａ−Ａ’上に補強膜を持たないものにおいては、劈開端面に補強膜（樹脂部分）が含まれることがないので、光学的に十分な平坦面を有する劈開端面を形成することができる。よって、樹脂部分の断面が光学的に平坦とならないことに起因するデバイス特性（光学特性、外観など）の劣化を避けることができる。
【００４３】
本実施形態において、距離ｄ１は、劈開されるメサ部１００の長さｄ２（劈開面から計って最も劈開面から遠い部分までの距離）と比較して十分に小さくすることが望ましい。こうすることで、補強膜によるメサ部１００の強度を維持しながら、メサ部１００を容易に劈開することが可能となる。この場合の距離ｄ１は、例えば、メサ部１００の長さｄ２の２割程度である。すなわち、距離ｄ１は、
ｄ１≦０．２×ｄ２
の条件を満たすように設計することが望ましい。ただし、加工性を考慮すると、距離ｄ１は少なくとも３μｍは必要とされる。このことから、例えば長さｄ２が１０〜５０μｍの範囲の場合、ｄ１は３μｍ〜１０μｍの範囲で設計することが望ましい。
【００４４】
以上説明した本実施形態の構成は一例であり、その構成は適宜変更可能である。例えば、補強膜形成領域１０６は、上述したメサ部１００の強度および劈開の容易さを実現できるのであれば、どのようなパターンにしてもよい。具体的には、図３において、補強膜形成領域１０６は、メサ部１００の、劈開線Ａ−Ａ’上の所定の範囲を除く領域を全て覆うようにしてもよい。
【００４５】
本実施形態では、補強膜として樹脂を用いた例を挙げて説明したが、この樹脂に替えて、半導体や誘電体を用いても、劈開に対する補強および劈開の容易さの両面から有効な素子の製造が可能である。また、補強膜は劈開工程の後に除去してもよい。
【００４６】
（実施例）
以下、上述した本発明の第２の実施形態の半導体受光素子の実施例について説明する。
【００４７】
まず、半導体基板１上に、厚さ２μｍのｎ型層２、厚さ０．５μｍのｉ型層３、厚さ２μｍのｐ型層４をこの順番で積層する。次に、この積層部分をウェットエッチング又はドライエッチング等の方法を用いてメサ状に形成する。このとき、メサ部１００は、高さＭｈが５μｍ、幅Ｍｗが３〜１０μｍ、縦横比Ｍαが０．１以上となるように形成する。この後、全体にＰＣＶＤ法又は熱ＣＶＤ法により、絶縁膜５となるＳｉＮ膜（又はＳｉＯ2膜）を形成する。このとき、絶縁膜５は、平坦部における層厚Ｄｈが２５０ｎｍとなるように形成する。
【００４８】
次に、絶縁膜５にｎ型層２の一部およびｐ型層４の一部がそれぞれ露出するように開口を設け、それぞれの開口にｐ電極６ａ、ｎ電極６ｂを形成した後、金メッキにより、チップ外部との接続を行うための端子及び配線を形成する。そして、メサ部１００を覆うように樹脂を塗布することで補強膜を形成する。このとき、補強膜の強度を保持するために、樹脂塗布後（ベーキングしょりが必要なものはその処理後）の平坦部における膜厚Ｆｄが１．５μｍとなるようにする。そして、感光性の樹脂を用いて、劈開線から両側に距離ｄ１の幅だけ樹脂を除去する。こうして、図３に示した補強膜形成領域１０６に似たパターンを得る。
【００４９】
以上のような手順で、ウェーハ上の各チップ部に素子構造が形成される。このウェーハを１次劈開して図３に示したバー状基板とし、これをさらに２次劈開して複数のチップに分割する。そして、分割したチップの劈開端面に誘電体を蒸着する。この誘電体の蒸着により、劈開端面を保護するともに入力光の反射を防止する。
【００５０】
本実施例で作製した半導体受光素子においても、前述した第１の実施形態の実施例の場合と同様、ショート故障を起こした素子が全体の５％以下で、逆バイアス２Ｖ印加時の暗電流が１０ｎＡ以上となる暗電流劣化を起こした素子の数は全体の１５％以下であった。よって、本実施例の素子においても、従来に比べて、劈開工程における、ショート故障や暗電流劣化を起こす素子の発生率を低く抑えることができ、素子製造の歩留まりを向上させることができた。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施形態である半導体受光素子の断面構造図である。
【図２】図１に示す半導体受光素子を有するバー状基板の一部を示す平面図である。
【図３】本発明の第２の実施形態である半導体受光素子を有するバー状基板の一部を示す平面図である。
【図４】図３に示すバー状基板の斜視図である。
【図５】従来の端面劈開形成型の半導体受光素子の断面構造図である。
【図６】図５に示す半導体受光素子を有するバー状基板の一部を示す平面図である。
【図７】図６に示すバー状基板の斜視図である。
【符号の説明】
【００５２】
１  半導体基板
２  ｎ型層
３  ｉ型層
４  ｐ型層
５  絶縁膜
６ａ  ｐ電極
６ｂ  ｎ電極
７  補強膜
２０、３０、２００  バー状基板
２１、２２  チップ部
１００、１０１  メサ部
１０３  劈開用Ｖ溝
１０４  絶縁膜形成領域
１０５、１０６  補強膜形成領域
【図１】
2005079437.tif 000003
【図２】
2005079437.tif 000004
【図３】
2005079437.tif 000005
【図４】
2005079437.tif 000006
【図５】
2005079437.tif 000007
【図６】
2005079437.tif 000008
【図７】
2005079437.tif 000009