(57)【要約】【課題】結合装置及び高周波モジュールに係り、特に、第１の伝送路と第２の伝送路とを電磁結合する結合装置及び高周波モジュールに関し、小型化が可能となる結合装置及び高周波モジュールを提供することを目的とする。【解決手段】本発明は、不平衡伝送路と平衡伝送路とを電磁結合する結合装置（２００）であって、不平衡伝送路に接続された第１のストリップライン（１５１）と、不平衡伝送とに接続され、第１のストリップライン（１５１）と電磁結合した第２のストリップライン（１５２）とを有し、第２のストリップライン（１５２）の中間点に定電位が印加されることを特徴とする。【選択図】図８
2005184245.tif 000002
【特許請求の範囲】
【請求項１】
不平衡伝送路と平衡伝送路とを電磁結合する結合装置であって、
前記不平衡伝送路に接続された第１のストリップラインと、
前記不平衡伝送とに接続され、前記第１のストリップラインと電磁結合した第２のストリップラインとを有し、
前記第２のストリップラインの中間点に定電位が印加されたことを特徴とする結合装置。
【請求項２】
前記第１のストリップラインに並列に接続された第１のキャパシタンスと、
前記第２のストリップラインに並列に接続された第２のキャパシタンスとを有することを特徴とする請求項１記載の結合装置。
【請求項３】
前記第１のストリップラインは、少なくとも３層以上の基板を積層した積層基板の中間層に形成され、
前記第２のストリップラインは、前記積層基板の中間層に形成されており、
前記積層基板上の前記第１のストリップライン及び前記第２のストリップラインの上部に形成され、前記第１のストリップライン及び前記第２のストリップラインの上部をシールドする第１のシールド部と、
前記積層基板上の前記第１のストリップライン及び前記第２のストリップラインの下部に形成され、前記第１のストリップライン及び前記第２のストリップラインの下部をシールドする第２のシールド部とを設けたことを特徴とする請求項１又は２記載の結合装置。
【請求項４】
前記第１のストリップラインと前記第２のストリップラインとは、前記積層基板の同一層に形成されたことを特徴とする請求項３記載の結合装置。
【請求項５】
前記第１のストリップラインと前記第２のストリップラインとは、前記積層基板の互いに異なる層に形成されたことを特徴とする請求項３記載の結合装置。
【請求項６】
回路基板に、高周波回路と、不平衡伝送路と、平衡伝送路と、該不平衡伝送路と該平衡伝送路とを電磁結合する結合装置とが搭載された高周波モジュールであって、
前記結合装置は、前記不平衡伝送路に接続された第１のストリップラインと、
前記不平衡伝送とに接続され、前記第１のストリップラインと電磁結合した第２のストリップラインとを有し、
前記第２のストリップラインの中間点に定電位を印加されたことを特徴とする高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、結合装置及び高周波モジュールに係り、特に、第１の伝送路と第２の伝送路とを電磁結合する結合装置及び高周波モジュールに関する。
【背景技術】
【０００２】
従来、携帯電話機や無線通信装置などでは、アンテナなどの不平衡伝送路と、信号処理ＩＣなどの平衡伝送路とを結合するとき、その整合をとるためにバラン素子とよばれる結合素子を用いている。近年、小型化のため、結合線が形成された誘電体層に積層して形成されたバラン素子チップが開発されている（特許文献１）。
【０００３】
このようなバラン素子は、高周波モジュールに搭載されて使用される。
【０００４】
図１６は従来の高周波モジュールのブロック構成図示す。
【０００５】
従来の高周波モジュール１は、不平衡−平衡変換回路１１、整合回路１２、バイアス調整回路１３、信号処理ＩＣ１４から構成されている。
【０００６】
不平衡−平衡変換回路１１は、バラン素子などから構成されており、アンテナからの不平衡伝送路と平衡伝送路とを結合する。不平衡−平衡変換回路１１に接続された平衡伝送路は、整合回路１２に接続されている。整合回路１２は、平衡伝送路のインピーダンスを信号処理ＩＣ１４の入力インピーダンスに整合させる。
【０００７】
バイアス調整回路１３は、整合回路と信号処理ＩＣ１４との間に接続されたコンデンサＣ11、Ｃ12を有する。コンデンサＣ11、Ｃ12は、チップコンデンサから構成される。
【０００８】
信号処理ＩＣ１４とコンデンサＣ11、Ｃ12との接続点には、バイアス電圧端子Ｔbias11、Ｔbias12からバイアス電圧が供給される。信号処理ＩＣ１４は、バイアス調整回路１３を通して平衡伝送路から供給された信号から元の信号を復調する。
【０００９】
【特許文献１】特開２００２−５０９１０号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかるに、従来のバラン素子チップは、回路基板上に表面実装して、使用するため、回路基板上にバラン素子チップを表面実装するためのスペースが必要であった。このため、更なる小型化が困難であった。
【００１１】
また、平衡伝送路を信号処理ＩＣなどに接続する際にバイアス調整回路などが必要となり、チップコンデンサなどが必要となるため、表面実装面積が増大し、小型化を困難にしていた。
【００１２】
本発明は上記の点に鑑みてなされたもので、小型化が可能となる結合装置及び高周波モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、不平衡伝送路と平衡伝送路とを電磁結合する結合装置（２００）であって、  不平衡伝送路に接続された第１のストリップライン（１５１）と、不平衡伝送とに接続され、第１のストリップライン（１５１）と電磁結合した第２のストリップライン（１５２）とを有し、第２のストリップライン（１５１）の中間点に定電位が印加されることを特徴とする。
【００１４】
また、本発明は、第１のストリップライン（１５１）に並列に接続された第１のキャパシタンス（Ｃ２）と、第２のストリップライン（１５２）に並列に接続された第２のキャパシタンス（Ｃ３）とを有することを特徴とする。
【００１５】
さらに、本発明は、第１のストリップライン（１５１）を、少なくとも３層以上の基板（１１０、１２０、１３０）を積層した積層基板（１０１）の中間層に形成し、第２のストリップライン（１５２）を、積層基板（１０１）の中間層に形成されており、積層基板（１０１）上の、第１のストリップライン（１５１）及び第２のストリップライン（１５２）の上部に形成され、第１のストリップライン（１５１）及び第２のストリップライン（１５２）の上部をシールドする第１のシールド部（１２１ｂ）と、積層基板（１０１）上の第１のストリップライン（１５１）及び第２のストリップライン（１５２）の下部に形成され、第１のストリップライン（１５１）及び第２のストリップライン（１５２）の下部をシールドする第２のシールド部（１３２ａ）とを設けたことを特徴とする。
【００１６】
また、第１のストリップライン（１５１）と第２のストリップライン（１５２）とは、積層基板（１０１）の同一層に形成されたことを特徴とする。
【００１７】
さらに、第１のストリップライン（１５１）と第２のストリップライン（１５２）とは、積層基板（１０１）の互いに異なる層に形成されたことを特徴とする。
【００１８】
また、本発明は、回路基板（１０１）に、高周波回路と、不平衡伝送路と、平衡伝送路と、不平衡伝送路と平衡伝送路とを電磁結合する結合装置（２００）とが搭載された高周波モジュール（１００）であって、結合装置（２００）は、不平衡伝送路に接続された第１のストリップライン（１５１）と、不平衡伝送とに接続され、第１のストリップライン（１５１）と電磁結合した第２のストリップライン（１５２）とを有し、第２のストリップライン（１５２）の中間点に定電位を印加されたことを特徴とする。
【００１９】
なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲の記載を限定しようとするものではない。
【発明の効果】
【００２０】
本発明によれば、不平衡伝送路に接続された第１のストリップライン（１５１）と、不平衡伝送とに接続され、第１のストリップライン（１５１）と電磁結合した第２のストリップライン（１５２）とを有し、第２のストリップライン（１５１）の中間点に定電位を印加することにより、平衡伝送路をＩＣなどに接続する際に定電圧を印加する必要がないので、コンデンサなどを挿入する必要がなく、よって、チップ部品数を削減できる。このため、高密度化が可能となり、装置の小型化が図れる。
【発明を実施するための最良の形態】
【００２１】
〔第１実施例〕
〔高周波モジュール１００〕
図１は本発明の第１実施例のブロック構成図、図２は本発明の第１実施例の斜視図、図３は本発明の第１実施例の分解斜視図を示す。
【００２２】
本実施例の高周波モジュール１００は、例えば、無線ＬＡＮ（local area
network）、無線通信システムなどに搭載される。高周波モジュール１００は、回路基板１０１に、高周波回路を構成する電子部品１０２を搭載した構成とされ、不平衡−平衡変換回路１０３、整合回路１０４、信号処理ＩＣ１０５を有する構成とされている。
【００２３】
不平衡−平衡変換回路１０３は、アンテナなどの不平衡伝送路からの高周波信号を平衡伝送路に供給するための回路である。整合回路１０４は、平衡伝送路と信号処理ＩＣ１０５とのインピーダンス整合をとるための回路である。信号処理ＩＣ１０５は、平衡伝送路上の高周波信号から伝送信号を復調するためのＩＣである。
【００２４】
回路基板１０１は、各々ガラスエポキシ樹脂あるいはセラミックなどからなる未焼成のシート状基板に銅（Ｃｕ）、銀（Ａｇ）ペーストを用いてシルクスクリーン法により配線を施し、この配線が施された複数のシートを積層して、圧力を加えつつ、焼成することにより、第１の基板１１０、第２の基板１２０、第３の基板１３０の３枚の基板が積層された回路基板１０１が成形される。
【００２５】
第１の基板１１０には、電子部品１０２を搭載するとともに、互いに接続するプリント配線パターン１１１が形成されている。
【００２６】
第２の基板１２０には、プリント配線パターン１２１が形成されている。また、第３の基板１３０には、上面にプリント配線パターン１３１が形成されており、下面にプリント配線パターン１３２が形成されている。
【００２７】
図４はプリント配線パターン１１１、１２１の平面図、図５はプリント配線パターン１３１、１３２の平面図を示す。図４（Ａ）はプリント配線パターン１１１、図４（Ｂ）はプリント配線パターン１２１、図５（Ａ）はプリント配線パターン１３１、図５（Ｂ）はプリント配線パターン１３２の平面図を示す。
【００２８】
プリント配線パターン１１１は、電子部品１０２を搭載するとともに、電子部品１０２を互いに接続するためのパターンである。プリント配線パターン１１１は、ビアホール１４１を通して、他のプリント配線パターン１２１、１３１、１３２と接続されている。
【００２９】
プリント配線パターン１２１は、プリント配線パターン１１１の下部と通して配線パターン１２１ａと下部の配線をシールドしたりするための接地パターン１２１ｂとを有する。プリント配線パターン１２１は、ビアホール１４１を通して他のプリント配線パターン１１１、１３１、１３２と接続されている。
【００３０】
配線パターン１２１ａは、ビアホール１４１の間の接続を行う。配線パターン１２１ａによって、プリント配線パターン１１１の下部を交差して配線を行える。接地パターン１２１ｂは、接地に接続されており、プリント配線パターン１３１の矢印Ｚ１方向側のシールドを行う。
【００３１】
プリント配線パターン１３１は外部との接続を行う配線パターン１３１ａ、接地パターン１３１ｂ、結合パターン１３１ｃとから構成される。配線パターン１３１ａは、端子パターン１３１ｄとビアホール１４１とを接続する配線パターンである。接地パターン１３１ｂは、接地に接続され、配線パターンをシールドするためのパターンである。
【００３２】
結合パターン１３１ｃは、第１のストリップライン１５１と第２のストリップライン１５２とを所定長にわたって、互いに平行となるように配線したパターンであり、アンテナなどの不平衡伝送路とアンテナからの信号をＩＣなどに供給するための平衡伝送路とを結合するための結合装置であるバラン素子部２００を回路基板１０１内に構成するためのパターンである。
【００３３】
プリント配線パターン１３２は、接地パターン１３２ａ及び端子パターン１３２ｂから構成される。接地パターン１３２ａは接地に接続され、少なくとも結合パターン１３１ｃの矢印Ｚ２方向側をシールドする。
【００３４】
〔バラン素子部２００〕
回路基板１０１には、アンテナなどの不平衡伝送路とアンテナからの信号をＩＣなどに供給するための平衡伝送路とを結合するための結合装置であるバラン素子部２００が第１〜第３の基板１１０〜１３０に亘って形成されている。バラン素子部２００は、図１に示す不平衡−平衡変換回路１０３を構成している。
【００３５】
図６はバラン素子部２００の斜視図、図７はバラン素子部２００の等価回路図を示す。
【００３６】
バラン素子部２００は、第１のストリップライン１５１、第２のストリップライン１５２、第１のシールド部１２１ｂ、第２のシールド部１３２ｂ、キャパシタＣ１、Ｃ２、Ｃ３から構成されている。
【００３７】
第１のストリップライン１５１は、第３の基板１３０の上面側、すなわち、矢印Ｚ１方向側に形成され、不平衡伝送路に接続されている。第２のストリップライン１５２は、第３の基板１３０の下面側に、第１のストリップライン１５１と所定の間隔で、平行に形成され、平衡伝送路に接続されている。第１のストリップライン１５１と第２のストリップライン１５２とは、電磁結合されている。
【００３８】
第１のシールド部１２３は、第２の基板１２０の上面側、すなわち、矢印Ｚ１方向側の面に設けられ、第１のストリップライン１５１及び第２のストリップライン１５２の上面側、矢印Ｚ１方向側をシールドする。第２のシールド部１２４は、第３の基板１３０の下面側、すなわち、矢印Ｚ２方向側の面に設けられ、第１のストリップライン１５１及び第２のストリップライン１５２の下面側、すなわち、矢印Ｚ２方向側をシールドする。
【００３９】
キャパシタＣ１は、チップコンデンサから構成され、第１の基板１１０のプリント配線パターン１１１上に表面実装される。キャパシタＣ１は、一端が不平衡伝送路に接続され、他端がビアホール１４１を通して第１のストリップライン１５１の一端に接続されている。
【００４０】
また、キャパシタＣ２は、チップコンデンサから構成され、第１の基板１１０のプリント配線パターン１１１上に表面実装される。キャパシタＣ２は、一端がビアホール１４１を通して第１のストリップライン１５１の一端に接続され、他端がビアホール１４１を通して第１のストリップライン１５１の他端に接続されている。
【００４１】
さらに、キャパシタＣ３は、チップコンデンサから構成され、第１の基板１１０のプリント配線パターン１１１上に表面実装される。キャパシタＣ３は、一端がビアホール１４１を通して第２のストリップライン１５２の一端に接続され、他端がビアホール１４１を通して第２のストリップライン１５２の他端に接続される。これらのキャパシタＣ１〜Ｃ３により、バラン素子部２００のインピーダンス整合がとられる。
【００４２】
なお、第２のストリップライン１５２には、その中間位置にビアホール１４１が接続されている。ビアホール１４１は、第１の基板１１０のプリント配線パターン１１１に接続され、接地される。これにより、図６に示すように第２のストリップライン１５２の中点が接地電位とされる。よって、平衡伝送路の基準電位を接地レベルとすることが可能となる。
【００４３】
〔効果〕
本実施例によれば、バラン素子部２００を構成する第１及び第２のストリップライン１５１、１５２とそれらをシールドするための接地パターン１２１ｂ及び１３２ａを回路基板１０１の中間層に内蔵した構造とすることにより、その上部にキャパシタＣ１〜Ｃ３などのチップ部品を表面実装できる。よって、その投影面積のサイズを小さくできる。
【００４４】
〔変形例〕
なお、本実施例では、第２のストリップライン１５２の中点を接地電位としたが、所定のバイアス電圧を印加するようにしてもよい。
【００４５】
図８は本発明の第１実施例の変形例の等価回路図を示す。
【００４６】
本変形例では、バラン素子部２００を構成する第２のストリップライン１５２の中点Ｐ0にバイアス電圧生成回路２１０から所定のレベルのバイアス電圧を印加する構成としてなる。バイアス電圧生成回路２１０は、電圧源２１１及びキャパシタＣ11並びにチョークコイルＬから構成され、回路基板１０１上に搭載されている。
【００４７】
電圧源２１１は、所定のレベルの電圧を第２のストリップライン１５２に印加する。なお、キャパシタＣ11は、電圧源２１１と第２のストリップライン１５２の中点との接続点と接地との間に接続され、第２のストリップライン１５２の中点Ｐ0に印加されるバイアス電圧の変動を吸収し、安定化させる。なお、チョークコイルＬにより、高周波信号の電圧源２１１への流入が阻止される。
【００４８】
なお、バイアス電圧生成回路２１０は、かならずしも回路基板１０１上に搭載する必要はなく、高周波モジュール１００が搭載される基板上に構成してもよい。
【００４９】
本変形例によれば、第２のストリップライン１５２の中点Ｐ0にバイアス電圧を印加することにより、平衡伝送路のバイアス調整が不要となり、信号処理ＩＣの入力端でバイアス電圧を印加する必要がなくなる。このため、回路を簡略化できる。
【００５０】
〔第２実施例〕
図９は本発明の第２実施例の斜視図、図１０は本発明の第２実施例の分解斜視図を示す。同図中、図２、図３と同一構成部分には同一符号を付し、その説明は省略する。
【００５１】
本実施例の高周波モジュール３００は、回路基板３０１の構成が第１実施例とは相違する。本実施例の回路基板３０１は、各々ガラスエポキシ樹脂あるいはセラミックなどからなる未焼成のシート状基板に銅（Ｃｕ）、銀（Ａｇ）ペーストを用いてシルクスクリーン法により配線を施し、この配線が施された複数のシートを積層して、圧力を加えつつ、焼成することにより、第１の基板３１０、第２の基板３２０、第３の基板３３０、第４の基板３４０を積層した構成とされている。
【００５２】
本実施例では、第１の基板３１０、第２の基板３２０、第３の基板３３０、第４の基板３４０の４枚の基板によりバラン素子部３５０を構成している。
【００５３】
〔バラン素子部３５０〕
図１１はバラン素子部３５０の斜視図を示す。同図中、図７と同一構成部分には同一符号を付し、その説明は省略する。
【００５４】
本実施例のバラン素子部３５０は、第１のストリップライン１５１と第２のストリップライン１５２とを異なる層に形成した構成とされている。
【００５５】
第１のストリップライン１５１は第４の基板３４０の矢印Ｚ１方向の面に形成されている。また、第２のストリップライン１５２は、第３の基板３３０の矢印Ｚ１方向の面に形成されている。
【００５６】
第１のストリップライン１５１と第２のストリップライン１５２とは、矢印Ｚ１、Ｚ２方向で重なるような形状、配置とされており、第３の基板３３０の厚さ分の距離ｄで、回路基板の面３１１の面に沿って所定長に亘って形成されている。これによって、基板の面方向、矢印Ｘ、Ｙ方向への広がりを低減できるため、投影面積を低減でき、よって、小型化が可能となる。
【００５７】
なお、本実施例では、第１のストリップライン１５１を第４の基板３４０の矢印Ｚ１方向の面に形成し、第２のストリップライン１５２は、第３の基板３３０の矢印Ｚ１方向の面に形成したが、第２のストリップライン１５２を第４の基板３４０の矢印Ｚ１方向の面に形成し、第１のストリップライン１５１は、第３の基板３３０の矢印Ｚ１方向の面に形成するようにしてもよい。
【００５８】
〔第３実施例〕
なお、キャパシタＣ１、Ｃ２、Ｃ３は、チップコンデンサに限定されるものではなく、バラン素子部２００と同様にプリント配線パターンにより形成してもよい。チップコンデンサをプリント配線パターンにより形成することにより、チップ部品を削減できる。
【００５９】
図１２は本発明の第３実施例の斜視図、図１３は本発明の第３実施例の分解斜視図を示す。同図中、図２、図３と同一構成部分には同一符号を付し、その説明は省略する。
【００６０】
本実施例の高周波モジュール４００は、バラン素子部４０１を構成するキャパシタＣ１〜Ｃ３を積層回路基板１１１のプリント配線パターンにより形成した構成とされている。
【００６１】
図１４はバラン素子部４０１の斜視図、図１５はバラン素子部４０１の断面図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明は省略する。
【００６２】
本実施例のバラン素子部４０１は、第３の基板上に第１のキャパシタ用配線パターン４１１及び第２のキャパシタ用配線パターン４１２並びに第３のキャパシタ用配線パターン４１３を形成した構成とされている。第１のキャパシタ用配線パターン４１１は、第１のストリップライン１５１に隣接して、第１のストリップライン１５１に並列接続されるように形成されている。また、第２のキャパシタ用配線パターン４１２は、第２のストリップライン１５２に隣接して、第２のストリップライン１５２に並列接続されるように形成されている。第３のキャパシタ用配線パターン４１３は、第１のストリップライン１５１の一端に接続され、他端に不平衡伝送路が接続された構成とされている。
【００６３】
第１のキャパシタ用配線パターン４１１及び第２のキャパシタ用配線４１２並びに第３のキャパシタ用配線４１３は、第２の基板１２０に形成された接地パターン１２１ｂ及び第３の基板１３０に形成された接地パターン１３２ａとの間にキャパシタが形成される。第１のキャパシタ用配線パターン４１１と接地パターン１２１ｂ、１３２ａにより、図６に示すキャパシタＣ２が構成され、第２のキャパシタ用配線パターン４１２と接地パターン１２１ｂ、１３２ａにより、図６に示すキャパシタＣ３が構成され、第３のキャパシタ用配線パターン４１３と接地パターン１２１ｂ、１３２ａにより例えば、図６に示すキャパシタＣ１が構成される。
【００６４】
本実施例によれば、キャパシタＣ１、Ｃ２、Ｃ３に相当するチップコンデンサを削除できるため、第１の基板１１０上に他の電子部品を表面実装できるため、更なる小型化が可能となる。
【００６５】
なお、第２実施例の構成で、第３実施例と同様にキャパシタＣ１、Ｃ２、Ｃ３を回路基板のプリント配線パターンとして形成することも可能である。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１実施例のブロック構成図である。
【図２】本発明の第１実施例の斜視図図である。
【図３】本発明の第１実施例の分解斜視図である。
【図４】プリント配線パターン１１１、１２１の平面図である。
【図５】プリント配線パターン１３１、１３２の平面図である。
【図６】バラン素子部２００の斜視図である。
【図７】バラン素子部２００の等価回路図である。
【図８】本発明の第１実施例の変形例の等価回路図である。
【図９】本発明の第２実施例の斜視図である。
【図１０】本発明の第２実施例の分解斜視図である。
【図１１】バラン素子部３３０の斜視図である。
【図１２】本発明の第３実施例の斜視図である。
【図１３】本発明の第３実施例の分解斜視図である。
【図１４】バラン素子部４０１の斜視図である。
【図１５】バラン素子部４０１の断面図である。
【図１６】従来の高周波モジュールのブロック構成図である。
【符号の説明】
【００６７】
１００、３００、４００  高周波モジュール
１０１  回路基板、１０２  電子部品
１０３  不平衡−平衡変換回路、１０４  整合回路、１０５  信号処理ＩＣ
１１０  第１の基板、１２０  第２の基板、１３０  第３の基板
１１１、１２１、１３１、１３２  プリント配線パターン
１２１ａ  プリント配線パターン、１２１ｂ  接地パターン
１３１ａ  配線パターン、１３１ｂ  接地パターン、１３１ｃ  結合パターン
１３１ｄ  端子パターン
１３２ａ  接地パターン、１３２ｂ  端子パターン
１４１  ビアホール
１５１  第１のストリップライン、１５２  第２のストリップライン
２００  バラン素子部
２１０  バイアス電圧生成回路
２１１  電圧源２１１
３０１  回路基板
３１０  第１の基板、３２０  第２の基板、３３０  第３の基板、３４０  第４の基板
４０１  バラン素子部
４１１  第１のキャパシタ用配線パターン、４１２  第２のキャパシタ用配線パターン
４１３  第３のキャパシタ用配線パターン
Ｃ１、Ｃ２、Ｃ３、Ｃ11  キャパシタ
【図１】
2005184245.tif 000003
【図２】
2005184245.tif 000004
【図３】
2005184245.tif 000005
【図４】
2005184245.tif 000006
【図５】
2005184245.tif 000007
【図６】
2005184245.tif 000008
【図７】
2005184245.tif 000009
【図８】
2005184245.tif 000010
【図９】
2005184245.tif 000011
【図１０】
2005184245.tif 000012
【図１１】
2005184245.tif 000013
【図１２】
2005184245.tif 000014
【図１３】
2005184245.tif 000015
【図１４】
2005184245.tif 000016
【図１５】
2005184245.tif 000017
【図１６】
2005184245.tif 000018