(57)【要約】【課題】  アウトディフュージョンを極力抑え、素子特性のばらつき等を抑制する。【解決手段】  Ｐ＋型不純物（例えばボロンＢ）をイオン注入し、Ｎ＋型埋め込み拡散層上にＰ＋型埋め込み拡散層を形成する。このとき、レジストマスクを形成し、その開口部にイオン注入することでＰ＋型埋め込み拡散層を形成するが、レジストマスクには、Ｐ＋型埋め込み拡散層に対応する開口部を形成するだけで、スクライブラインに対応した開口部は形成しない。スクライブラインに対応する開口部を形成しないことで、ボロンを拡散する領域の面積がＰ＋型埋め込み拡散層の面積に限られ、スクライブラインに対応する開口部を形成した場合に比べて大幅に削減される。その結果、アウトディフュージョンが必要最低限に抑えられる。【選択図】  図２ 
2005123279.tif 000002
【特許請求の範囲】
【請求項１】
レジストマスクを用いてイオン注入することにより埋め込み拡散層を形成する半導体装置の製造方法において、
前記レジストマスクには、埋め込み拡散層に対応して開口を形成するとともに、スクライブラインに対応する部分には開口を形成せずに、前記イオン注入を行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記レジストマスクのスクライブラインに対応する部分に、位置合わせ用のマークを形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
製造する半導体装置が縦型ＰＮＰトランジスタであることを特徴とする請求項１または請求項２のいずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば縦型ＰＮＰトランジスタのような埋め込み拡散層を有する半導体装置の製造方法に関するものであり、特に、埋め込み拡散層からの注入イオンのアウトディフュージョンを抑制する技術に関するものである。
【背景技術】
【０００２】
例えば、縦型ＰＮＰトランジスタは、Ｐ型基板上に埋め込み拡散により形成されたＮ+型埋め込み拡散層と、Ｎ+型埋め込み拡散層上に形成されたＰ+型埋め込み拡散層と、Ｐ+型埋め込み拡散層上にエピタキシャル成長により形成されたＮ型エピタキシャル成長層を備え、さらには、Ｎ型エピタキシャル成長層に形成されたＰ+型コレクタ層、Ｎ+型ベース層及びＰ型エミッタ層、これらＰ+型コレクタ層、Ｎ+型ベース層、Ｐ型エミッタ層にそれぞれ電気的に接続されたコレクタ電極、ベース電極、エミッタ電極等を備えている（例えば、特許文献１参照）。
【０００３】
このような縦型ＰＮＰトランジスタを作製するには、Ｐ+型埋め込み拡散層やＮ+型埋め込み拡散層等の埋め込み拡散層を形成する必要があり、例えばＰ+型埋め込み拡散層は、通常、レジストマスクを用いたボロンのイオン注入、及びアニールを行うことにより形成している。
【０００４】
図４は、前記Ｐ+型埋め込み拡散層を形成する際の従来のレジストマスクパターンを示すものである。レジストマスクを用いたボロンのイオン注入によりＰ+型埋め込み拡散層を形成する場合、シリコン基板１０１上にＰ+型埋め込み拡散層１０２に対応して開口部１０３ａを有するレジストマスクパターン１０３を形成し、ボロンのイオン注入を行う。このとき、レジストマスクパターン１０３には、各半導体素子のチップエッジ１０４間にマスクの位置合わせ等を目的としてスクライブライン１０３ｂを開口しているのが通常である。
【特許文献１】特開２００２−１９０５３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、例えば縦型ＰＮＰトランジスタの製造においては、Ｐ+型埋め込み拡散後のエピタキシャル成長の際に、Ｐ+型埋め込み拡散層からボロンがアウトディフュージョンする。例えば、Ｓｉに拡散したボロンは、初期のエピタキシャル成長段階で装置内の気中に拡散する。気中のボロンは、エピタキシャル成長中にエピタキシャル層に拡散し、例えば、エピタキシャル層の比抵抗の変動の原因となったり、素子特性の面内、バッチ間のばらつきの原因となる。
【０００６】
ここで、ボロンが高濃度になるほど、アウトディフュージョンの影響は大きくなる。また、アウトディフュージョンは、Ｐ+型埋め込み拡散時のボロンが拡散される面積に依存しており、Ｓｉにボロンを拡散する面積が大きくなるほど、アウトディフュージョンの影響は大きくなる。
【０００７】
本発明は、このような従来の実情に鑑みて提案されたものであり、アウトディフュージョンの影響を極力抑え、素子特性のばらつき等を抑制することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述の目的を達成するために、本発明に係る半導体装置の製造方法は、レジストマスクを用いてイオン注入することにより埋め込み拡散層を形成する半導体装置の製造方法において、前記レジストマスクには、埋め込み拡散層に対応して開口を形成するとともに、スクライブラインに対応する部分には開口を形成せずに、前記イオン注入を行うことを特徴とするものである。
【０００９】
レジストマスクを用いてイオン注入することにより埋め込み拡散層を形成するに際して、スクライブラインを開口することが慣習的に行われている。本発明は、この慣習的に行われてきたスクライブラインの開口を見直すというのが発想の原点である。すなわち、スクライブラインを開口した場合、その分、イオン（例えばボロン）を拡散する領域の面積が大きくなる。本発明では、敢えてスクライブラインを開口せず、イオン注入を行う。その結果、イオンを拡散する領域の面積が抑えられ、アウトディフュージョンが必要最低限に抑えられる。
【発明の効果】
【００１０】
本発明によれば、スクライブラインに対応する部分に開口を形成せずにイオン注入を行うようにしているので、アウトディフュージョンを抑えることができ、素子特性のばらつき等を抑えることが可能である。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を適用した半導体装置の製造方法について、図面を参照しながら詳細に説明する。
【００１２】
先ず最初に、本発明が適用される半導体装置の例として、縦型ＰＮＰトランジスタについて説明する。縦型ＰＮＰトランジスタは、図１に示すように、Ｐ型基板１上に埋め込み拡散により形成されたＮ+型埋め込み拡散層２と、Ｎ+型埋め込み拡散層２上に形成されたＰ+型埋め込み拡散層３と、Ｐ+型埋め込み拡散層３上にエピタキシャル成長により形成されたＮ型エピタキシャル成長層４と、Ｎ型エピタキシャル成長層４に形成されたＰ+型コレクタ層５とＮ+型ベース層６及びＰ型エミッタ層７と、これらＰ+型コレクタ層５、Ｎ+型ベース層６、Ｐ型エミッタ層７にそれぞれ電気的に接続されたコレクタ電極、ベース電極、エミッタ電極等を備えてなるものである。
【００１３】
縦型ＰＮＰトランジスタを製造するには、先ず、Ｐ型基板１の表面に酸化膜を形成し、フォトエッチング処理により所定の領域に開口部を形成した後、この開口部に臨む領域にＮ+型不純物（例えばリンＰやアンチモンＳｂ）を拡散させ、Ｎ+型埋め込み拡散層２を形成する。次に、酸化膜を剥離した後、再度Ｐ型基板１の表面に酸化膜を形成し、レジストをマスクとしてＰ+型不純物（例えばボロンＢ）をイオン注入し、アニールを行う。これにより、Ｎ+型埋め込み拡散層２上にＰ+型埋め込み拡散層３が形成される。
本発明は、前記Ｐ+型不純物（例えばボロンＢ）をイオン注入し、Ｎ+型埋め込み拡散層２上にＰ+型埋め込み拡散層３を形成するプロセスに適用されるものである。すなわち、レジストマスクを形成し、その開口部にイオン注入することでＰ+型埋め込み拡散層３を形成するが、このとき、図２に示すように、レジストマスク１０には、Ｐ+型埋め込み拡散層３に対応する開口部１０ａを形成するだけで、スクライブラインに対応した開口部は形成しない。
【００１４】
スクライブラインに対応する開口部を形成しないことで、ボロンを拡散する領域の面積がＰ+型埋め込み拡散層３の面積に限られ、スクライブラインに対応する開口部を形成した場合に比べて大幅に削減される。その結果、アウトディフュージョンが必要最低限に抑えられ、その影響が大幅に抑制される。
【００１５】
したがって、電気的に寄与するＮ層の厚さが薄くならないこと、Ｎ型エピタキシャル成長層４の比抵抗の変動が抑えられること、素子特性の面内、バッチ間のばらつきが抑えられること等の効果を得ることができる。また、製品によってはチップサイズでスクライブラインの面積が異なるため、ボロンを拡散するトランジスタのパターン面積に依存しないでアウトディフュージョンを抑えられる可能性もある。
【００１６】
以上、本発明を適用した半導体装置の製造方法について説明してきたが、本発明がこの実施形態に限定されるものでないことは言うまでもない。例えば、先の実施形態では、Ｐ+型埋め込み拡散層３形成の際のＰ+型不純物（例えばボロンＢ）をイオン注入するプロセスに適用したが、Ｎ+型埋め込み拡散層２を形成する際のイオン注入プロセスに適用することも可能である。
【００１７】
また、レジストマスク１０に、位置決め用のマークを形成することも可能である。前記スクライブラインは、マスクの位置決めの役割も果たしているため、これを省略すると位置決めが難しくなる。そこで、スクライブラインを開口部として位置決め用に利用する代わりに、位置決め用のマークを形成する。
【００１８】
図３は、位置決め用のマークの例を示すものである。各チップエッジ１１の内側にＰ+型埋め込み拡散層３が形成されているが、これらチップエッジ１１間のスクライブラインが交差する位置に、十字形状のマーク１２を形成する。あるいは、チップエッジ１１の外形に沿ったＬ字形状のマーク１３を形成する。また、これらの十字形状のマーク１２及びＬ字形状のマーク１３は、チップエッジ１１間のスクライブラインが交差する位置の四ヶ所に配置してもよいし、二ヶ所に配置してもよい。また、これらの十字形状のマーク１２及びＬ字形状のマーク１３は、チップエッジ１１の外形に沿った位置の四ヶ所に配置してもよいし、二ヶ所に配置してもよい。これらマークを形成することで、マスクの位置合わせが容易なものとなる。また、マーク１２、１３を形成することによる開口は、スクライブラインに比べて僅かなものであるので、アウトディフュージョンに及ぼす影響も僅かなもので済む。
【図面の簡単な説明】
【００１９】
【図１】縦型ＰＮＰトランジスタの構造を模式的に示す断面図である。
【図２】レジストマスクの形成状態を示すものであり、（ａ）は断面図、（ｂ）は平面図である。
【図３】位置合わせ用のマークの例を示す平面図である。
【図４】従来のレジストマスクの形成状態を示すものであり、（ａ）は断面図、（ｂ）は平面図である。
【符号の説明】
【００２０】
１  Ｐ型基板
２  Ｎ+型埋め込み拡散層
３  Ｐ+型埋め込み拡散層
４  Ｎ型エピタキシャル成長層
１０  レジストマスク
１０ａ  開口部
１２，１３  マーク
【図１】
2005123279.tif 000003
【図２】
2005123279.tif 000004
【図３】
2005123279.tif 000005
【図４】
2005123279.tif 000006