(57)【要約】【課題】  従来、表示過程におけるスキャンドライバＬＳＩでの消費電力や、パネルの縦方向の隣接セルにおける放電干渉が問題となっている。【解決手段】  走査を行うための走査パルスを印加する第一電極Ｓo1,Ｓe1,Ｓo2と、表示を行うための交流電圧パルスを印加する第二電極Ｘodd,Ｘevenおよび第三電極Ｙodd,Ｙevenと、アドレスパルスを印加するアドレス電極を有する表示パネルを備える画像表示装置であって、前記第二電極または前記第三電極を上下方向に跨いで２つの前記第一電極が電気的に接続されるように構成する。【選択図】      図７
2005268101.tif 000002
【特許請求の範囲】
【請求項１】
走査を行うための走査パルスを印加する第一電極と、表示を行うための交流電圧パルスを印加する第二電極および第三電極と、アドレスパルスを印加するアドレス電極を有する表示パネルを備える画像表示装置であって、前記第二電極または前記第三電極を上下方向に跨いで２つの前記第一電極が電気的に接続されることを特徴とする画像表示装置。
【請求項２】
請求項１に記載の画像表示装置において、前記第一電極、並びに、前記第二電極および第三電極は前面基板に設けられ、前記アドレス電極は背面基板に設けられ、前記前面基板と前記背面基板は間に放電空間を形成して対向配置されることを特徴とする画像表示装置。
【請求項３】
請求項１に記載の画像表示装置において、前記２つの第一電極が電気的に接続される各接続部は、前記表示パネル内部に設けられていることを特徴とする画像表示装置。
【請求項４】
請求項１に記載の画像表示装置において、前記第一電極は走査電極であり、前記第二電極はＸ電極であり、且つ、前記第三電極はＹ電極であり、該画像表示装置は、さらに、
前記走査電極に対して前記走査パルスを印加するスキャンドライバと、
前記Ｘ電極および前記Ｙ電極に対して前記表示を行うための交流電圧パルスを印加するＸ電極用共通ドライバおよびＹ電極用共通ドライバとを備えることを特徴とする画像表示装置。
【請求項５】
請求項４に記載の画像表示装置において、前記Ｘ電極用共通ドライバと前記Ｙ電極用共通ドライバは、前記表示パネルの両側に配置されることを特徴とする画像表示装置。
【請求項６】
請求項４に記載の画像表示装置において、さらに、前記アドレス電極に順次データパルスを印加するアドレス側ドライバを備え、該アドレス側ドライバは、画素データの遅延転送を行うためのディレイ回路を有し、前記画素データに応じた前記データパルスを前記アドレス電極へ出力するに当たり、前記走査電極における前記スキャンドライバからの距離が遠くなるに従って遅延時間が長くなるように設定することを特徴とする画像表示装置。
【請求項７】
請求項１〜６のいずれか１項に記載の画像表示装置を駆動する方法であって、
画面を構成する複数のセル全ての帯電状態を均一にするための初期化過程と、点灯すべきセルに壁電荷を形成するために前記第一電極に走査パルスを印加すると共に前記アドレス電極にデータパルスを印加するアドレス過程と、壁電荷が形成された点灯セルの壁電荷を維持するために表示電極となる前記第二電極および前記第三電極間に交流電圧パルスを印加する表示過程とを繰り返し実行することを特徴とする画像表示装置の駆動方法。
【請求項８】
請求項７に記載の画像表示装置の駆動方法において、前記帯電状態を均一にするためのリセットパルスを、前記第一電極に印加することを特徴とする画像表示装置の駆動方法。
【請求項９】
請求項７に記載の画像表示装置の駆動方法において、前記第一電極の電位を、前記表示過程においてフローティングにすることを特徴とする画像表示装置の駆動方法。
【請求項１０】
請求項７に記載の画像表示装置の駆動方法において、前記第一電極の電位を、前記表示過程において固定電位にクランプすることを特徴とする画像表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置およびその駆動方法に関し、特に、プラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）を駆動するのに適した画像表示装置およびその駆動方法に関する。
【０００２】
近年、平面型の画像表示装置として面放電を行う交流型プラズマディスプレイ装置が実用化され、パーソナルコンピュータやワークステーション等の画像表示装置、平面型の壁掛けテレビジョン、或いは、広告や情報等を表示するための装置として広く使用されて来ている。そして、例えば、三電極面放電型のプラズマディスプレイ装置においては、Ｙ電極に走査電極の役割を担わせているため消費電力が増大することになっている。さらに、従来のプラズマディスプレイ装置においては、縦方向の隣接セルの放電干渉が課題となっている。そこで、より少ない消費電力でありながら高解像度表示を行うことができ、且つ、より一層のコストダウンを図ることが可能な画像表示装置およびその駆動方法の提供が要望されている。
【背景技術】
【０００３】
従来、平面型の画像表示装置として面放電を行うプラズマディスプレイ装置が実用化され、画面上の全画素を表示データに応じて同時に発光させるようになっている。面放電を行うプラズマディスプレイ装置は、前面ガラス基板の内面に１対の電極が形成され、内部に希ガスが封入された構造となっている。電極間に電圧を印加すると、電極面上に形成された誘電体層および保護層の表面で面放電が起こり、紫外線が発生する。背面ガラス基板の内面には、３原色である赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の蛍光体が塗布されており、紫外線によりこれらの蛍光体を励起発光させることによってカラー表示を行うようになっている。
【０００４】
図１は従来のプラズマディスプレイパネルの一例を模式的に示す図であり、三電極面放電ＡＣ型プラズマディスプレイパネルを示すものである。
【０００５】
図１において、参照符号１０はプラズマディスプレイパネル（ＰＤＰ）、１１は前面側の基板（前面基板）、１２はＸ電極用の透明電極、１３はＸ電極用のバス電極、１４はＹ電極用の透明電極、１５はＹ電極用のバス電極、１６は背面側の基板（背面基板）、１７はアドレス電極、１８は隔壁（リブ）、そして、１９Ｒ，１９Ｇ，１９Ｂは蛍光体層を示している。なお、実際のＰＤＰ１０は、Ｘ電極およびＹ電極上に誘電体層並びに保護膜が設けられ、また、アドレス電極上に誘電体層が設けられている。さらに、Ｘ電極（１２，１３）およびＹ電極（１４，１５）が設けられた前面側の基板１１とアドレス電極１７が設けられた背面側の基板１６との間には、ネオンとキセノンの混合ガスなどの放電ガスが充填され、Ｘ電極およびＹ電極とアドレス電極との交差部の放電空間が１つの放電セルを構成することになる。
【０００６】
図２は従来のプラズマディスプレイ装置における階調駆動シーケンスの一例を示す図である。
【０００７】
図２に示されるように、プラズマディスプレイ装置における階調駆動シーケンスは、１フィールド（フレーム）をそれぞれ所定の輝度の重みを有する複数のサブフィールド（サブフレーム）ＳＦ１〜ＳＦｎで構成し、各サブフィールドの組み合わせにより所望の階調表示を行うようになっている。具体的に、複数のサブフィールドとしては、例えば、２の巾乗の輝度重みを有する８つのサブフィールドＳＦ１〜ＳＦ８（維持放電の回数の比が１：２：４：８：１６：３２：６４：１２８）により２５６階調の表示を行うようになっている。
【０００８】
図３は従来のプラズマディスプレイ装置の駆動方法を説明するための図である。
【０００９】
図２および図３に示されるように、各サブフィールド（例えば、ＳＦ１〜ＳＦ８）は、それぞれ表示領域における全てのセルの壁電荷（帯電状態）を均一にする初期化過程（リセット期間）ＴＲ、点灯すべきセルに壁電荷を形成して点灯セルを選択するアドレス過程（アドレス期間）ＴＡ、および、壁電荷が形成された点灯セルを輝度に応じた回数だけ放電（点灯）させる表示過程（維持放電期間）ＴＳで構成され、各サブフィールドの表示毎に輝度に応じてセルを点灯させ、例えば、８つのサブフィールド（ＳＦ１〜ＳＦ８）を表示することで１フィールドの表示を行うようになっている。
【００１０】
すなわち、初期化過程ＴＲにおいて、先ずパルスＰ１により全セルに放電を発生させて壁電荷を書き込み、次のパルスＰ２により全セルの壁電荷を消去する放電を発生させて帯電状態を零に調整する。さらに、続くアドレス過程ＴＡにおいて、Ｙ電極（１４，１５）に対して順次スキャンパルスを印加し、同時に、表示データに基づいて点灯させるべきセルに対してアドレスパルスを印加してアドレス放電を起こし、壁電荷を形成する。
【００１１】
そして、続く表示過程ＴＳにおいて、Ｘ電極およびＹ電極（表示電極）に維持放電パルス（表示放電パルス）を印加して、アドレス放電により壁電荷が形成されていたセルのみ点灯する。この維持放電パルスの回数により、セルの輝度が制御される。
【００１２】
図４は従来のプラズマディスプレイ装置の一例の全体構成を概略的に示すブロック図であり、例えば、前述した図１に示すようなＰＤＰ１０を使用したプラズマディスプレイ装置１００の一例を概略的に示すものである。
【００１３】
プラズマディスプレイ装置１００は、ＰＤＰ１０と、該ＰＤＰ１０の各セルを駆動するためのＸ側ドライバ３２，Ｙ側ドライバ３３およびアドレス側ドライバ３４と、これら各ドライバを制御する制御回路３１とを備えている。制御回路３１には、ＴＶチューナやコンピュータ等の外部装置からＲ，Ｇ，Ｂの３色の輝度レベルを示す多値画像データであるフィールドデータＤｆ、および、各種の同期信号（クロック信号ＣＬＫ，水平同期信号Ｈsync，垂直同期信号Ｖsync）が入力される。そして、制御回路３１は、上記フィールドデータＤｆおよび各種の同期信号からそれぞれのドライバ３２〜３４に適した制御信号を出力して所定の画像表示を行うようになっている。
【００１４】
Ｙ側ドライバ３３はＹ電極を制御するもので、スキャンドライバ（スキャンドライバＬＳＩ）３３１および共通ドライバ３３２を備え、また、Ｘ側ドライバ３２はＸ電極を制御するもので、共通ドライバ３２０を備えている。
【００１５】
近年、例えば、ＰＤＰテレビ（プラズマディスプレイ装置）の市場では低価格化が進み、パネルサイズ１インチ当たりの価格が、１００ドルさらには１万円を切るようになってきている。そのため、競争力のある製品を供給するには、コストの低減が必須である。
【００１６】
ところで、通常、垂直解像度Ｎラインの表示に対して必要な表示電極数は、Ｘ電極Ｎ本＋Ｙ電極Ｎ本＝２Ｎ本である。これに対して、従来、全ての表示電極間で表示放電発光を行い、Ｘ電極（Ｎ／２＋１）本とＹ電極Ｎ／２本の合計（Ｎ＋１）本だけの表示電極で垂直解像度Ｎラインのインタレース表示を行い、コストの低減を実現するものが提案されている（例えば、特許文献１参照）。
【００１７】
また、従来、Ｘ電極（Ｎ／２＋１）本およびＹ電極Ｎ／２本とは別に、独立した走査電極ＳをＮ本設け、合計（２Ｎ＋１）本の電極で垂直解像度Ｎラインのプログレッシブ表示を行うものも提案されている（例えば、特許文献２〜５参照）。
【００１８】
さらに、従来、発光輝度の向上および書き込み放電の安定化を図るために、アドレス電極と走査電極の一部が重なるように形成すると共に、維持電極を走査電極に並行に且つ所定の距離を離間させて形成し、走査電極と維持電極とを櫛の歯状に形成するようにした面放電型プラズマディスプレイパネルも提案されている（例えば、特許文献６参照）。
【００１９】
【特許文献１】特許第２８０１８９３号明細書（特開平０９−１６０５２５号公報：全体）
【特許文献２】特開平１０−１４４２２５号公報（段落番号００２１〜００４６、図３〜５）
【特許文献３】特開平１０−１９９４２７号公報（全体）
【特許文献４】特開２０００−１２３７４０号公報（全体）
【特許文献５】特開２０００−３０５５１２号公報（全体）
【特許文献６】特開２００２−００８５４８号公報（全体）
【発明の開示】
【発明が解決しようとする課題】
【００２０】
従来、例えば、Ｘ電極（Ｎ／２＋１）本とＹ電極Ｎ／２本の合計（Ｎ＋１）本だけの表示電極で垂直解像度Ｎラインをインタレース表示するプラズマディスプレイ装置（例えば、特許文献１に記載のプラズマディスプレイ装置）において、消費電力の増大が問題となっている。ここで、問題としている消費電力の増大は、スキャンドライバＬＳＩで損失される電力を指す。
【００２１】
図５は図４に示すプラズマディスプレイ装置におけるＹ側ドライバの一例を示すブロック回路図であり、図６は図５に示すＹ側ドライバにおけるスキャンドライバＬＳＩの一例を示す回路図である。
【００２２】
図５に示されるように、Ｙ側ドライバ３３は、ソースが高電位電源線（Ｖdd）に接続されてゲートに制御信号ＣＳ１が供給されたｐチャネル型ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）３３０１、ソースが低電位電源線（Ｖss）に接続されてゲートに制御信号ＣＳ２が供給されたｎチャネル型ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）３３０２、ｐＭＯＳトランジスタ３３０１のドレインとスキャンドライバＬＳＩ３３１および共通ドライバ３３２との間に接続されたダイオード３３０３、並びに、スキャンドライバＬＳＩ３３１および共通ドライバ３３２とｎＭＯＳトランジスタ３３０２のドレインとの間に接続されたダイオード３３０４を備えている。
【００２３】
図６に示されるように、スキャンドライバＬＳＩ３３１は、ソースが高電位電源線（Ｖdd）に接続されてゲートに制御信号ＣＳ１１が供給されたｐＭＯＳトランジスタ３３１１（Ｑ１）、ソースが低電位電源線（Ｖss）に接続されてゲートに制御信号ＣＳ１２が供給されたｎＭＯＳトランジスタ３３１２（Ｑ２）、ｐＭＯＳトランジスタ３３１１のソースとドレインとの間に設けられたダイオード３３１３（Ｄ１）、並びに、ｎＭＯＳトランジスタ３３１２のソースとドレインとの間に設けられたダイオード３３１４（Ｄ２）を備えている。
【００２４】
制御信号ＣＳ１およびＣＳ２は、例えば、アドレス過程（ＴＡ）においてそれぞれ低レベル『Ｌ』および高レベル『Ｈ』となってｐＭＯＳトランジスタ３３０１およびｎＭＯＳトランジスタ３３０２をオンする。すなわち、初期化過程（ＴＲ）および表示過程（ＴＳ）において、制御信号ＣＳ１およびＣＳ２は、それぞれ高レベル『Ｈ』および低レベル『Ｌ』となってｐＭＯＳトランジスタ３３０１およびｎＭＯＳトランジスタ３３０２をオフする。ここで、初期化過程および表示過程において、共通ドライバ３３２からＹ電極（１４，１５）へ向かって電流が流れる場合には、共通ドライバ３３２からスキャンドライバＬＳＩ３３１のダイオード３３１４（Ｄ２）を通ってＹ電極へ流れ、また、Ｙ電極から共通ドライバ３３２へ向かって電流が流れる場合には、Ｙ電極からスキャンドライバＬＳＩ３３１のダイオード３３１３（Ｄ１）を通って共通ドライバ３３２へ流れる。なお、ダイオードＤ１およびＤ２は、オフ状態のトランジスタ３３１１および３３１２に寄生するダーオード（ＦＥＴ寄生ダイオード）或いは外付けダイオードである。
【００２５】
また、アドレス過程（ＴＡ）においては、制御信号ＣＳ１１およびＣＳ１２がそれぞれ各走査ラインに応じて順次低レベル『Ｌ』および高レベル『Ｈ』となってｐＭＯＳトランジスタ３３１１およびｎＭＯＳトランジスタ３３１２を順次オンして全てのアドレス電極と各Ｙ電極との間で順次アドレス放電を行うようになっている。
【００２６】
このように、従来のプラズマディスプレイ装置（例えば、特許文献１に記載のプラズマディスプレイ装置）においては、Ｙ電極に走査電極の役割を担わせているため、アドレス過程以外の時間領域では、図６におけるトランジスタＱ１およびＱ２をオフにして、ＦＥＴ寄生ダイオードまたは外付けダイオードであるダイオードＤ１およびＤ２を介して、Ｙ電極（走査電極）へ電流を出力していた。この電流は、例えば、対角４２インチのプラズマディスプレイパネルの全面に最高階調表示（白表示）を行った場合、３［Ａ］程度の値である。従って、ダイオードの電圧降下は１［Ｖ］程度であるから、１［Ｖ］×３［Ａ］×２＝６［Ｗ］の電力の損失となる。さらに、電流を流すことによって発生するＬＳＩパッケージ内部の熱抵抗損失を合わせて考えると、全体で約１０［Ｗ］程度の電力が失われることになる。そして、この電力の損失は、パネルサイズが大きくなる程、パネル面積の増大分以上に大きくなる。ここで、アドレス過程以外の期間におけるスキャンドライバＬＳＩによる電力の損失は、初期化過程および表示過程の両方で生じるが、例えば、最大６００回程度の維持放電が生じる表示過程における電力の損失（消費電力の増大）が大きな問題となっている。すなわち、従来のプラズマディスプレイ装置においては、表示過程におけるスキャンドライバＬＳＩでの消費電力の低減が課題となっている。
【００２７】
また、上記の消費電力の課題とは別に、パネルの縦方向の隣接セルの放電干渉も解決すべき課題となっている。
【００２８】
これは、例えば、Ｘ電極（Ｎ／２＋１）本とＹ電極Ｎ／２本の合計（Ｎ＋１）本だけの表示電極で垂直解像度Ｎラインをインタレース表示する場合、放電を縦方向に仕切ることができないためである。すなわち、点灯セルの放電が、上下隣接セルにまで広がってしまい、本来点灯すべきではない上下隣接セルが徐々に点灯し、正常な点灯状態を維持できなくなる。
【００２９】
他方、例えば、Ｘ電極（Ｎ／２＋１）本およびＹ電極Ｎ／２本とは別に、独立した走査電極ＳをＮ本設け、合計（２Ｎ＋１）本の電極で垂直解像度Ｎラインをプログレッシブ表示する場合、合計Ｎビット分の出力を持つスキャンドライバＬＳＩが必要になる。すなわち、従来のＮラインの表示電極対２Ｎ本をプログレッシブ表示する場合と比べて、非表示部分が減ったに過ぎず、これ以上コストを低減できなかった。
【００３０】
本発明は、上述した従来技術における課題に鑑み、より少ない消費電力でありながら高解像度表示を行うことができ、且つ、より一層のコストダウンを図ることが可能な画像表示装置およびその駆動方法の提供を目的とする。
【課題を解決するための手段】
【００３１】
本発明の第１の形態によれば、走査を行うための走査パルスを印加する第一電極と、表示を行うための交流電圧パルスを印加する第二電極および第三電極と、アドレスパルスを印加するアドレス電極を有する表示パネルを備える画像表示装置であって、前記第二電極または前記第三電極を上下方向に跨いで２つの前記第一電極が電気的に接続されることを特徴とする画像表示装置が提供される。
【００３２】
本発明の第２の形態によれば、走査を行うための走査パルスを印加する第一電極と、表示を行うための交流電圧パルスを印加する第二電極および第三電極と、アドレスパルスを印加するアドレス電極を有する表示パネルを備え、前記第二電極または前記第三電極を上下方向に跨いで２つの前記第一電極が電気的に接続される画像表示装置を駆動する方法であって、壁電圧の状態を初期化するための初期化過程と、画素データに応じた壁電圧を各セルに形成するために前記第一電極に走査パルスを印加すると共に前記アドレス電極に画素データに応じたデータパルスを印加するアドレス過程と、表示電極となる前記第二電極および前記第三電極間に交流電圧パルスを印加する表示過程とを繰り返し実行することを特徴とする画像表示装置の駆動方法が提供される。
【発明の効果】
【００３３】
本発明によれば、より少ない消費電力でありながら高解像度表示を行うことができ、且つ、より一層のコストダウンを図ることが可能な画像表示装置およびその駆動方法を提供することができる。さらに、本発明によれば、縦方向の隣接セルの放電干渉を無くすことが可能な画像表示装置およびその駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００３４】
まず、本発明に係る画像表示装置およびその駆動方法の実施例を詳述する前に、本発明の原理構成を、図面を参照して詳述する。
【００３５】
図７は本発明に係る画像表示装置の表示電極構造を説明するための図であり、プラズマディスプレイパネルの前面基板側の電極構造を示すものである。
【００３６】
図７に示されるように、表示電極であるＸ電極（Ｘodd，Ｘeven）およびＹ電極（Ｙodd，Ｙeven）とは独立して走査電極Ｓ（Ｓo１，Ｓe１，Ｓo２，Ｓe２，…）を設け、この走査電極の隣り合う２つを電気的に接続するようになっている。すなわち、Ｘ電極またはＹ電極を上下方向に跨いで２つの走査電極Ｓが電気的に接続されている。
【００３７】
本発明は、Ｘ電極が（Ｎ／２＋１）本、Ｙ電極がＮ／２本、Ｓ電極がＮ／２本の構成で、垂直解像度Ｎラインをインタレース表示する。ここで、Ｓ電極はＮ本のように見えるが、Ｘ電極またはＹ電極を上下方向に跨いだ２本を電気的に接続して共通駆動するため、Ｎ／２出力分のスキャンドライバＬＳＩで済むことになる。また、表示過程において、スキャンドライバＬＳＩには電流を流さないため、例えば、対角４２インチのプラズマディスプレイパネルにおいては１０Ｗ程度の消費電力を削減することが可能になる。さらに、Ｓ電極とアドレス電極間のアドレス放電は、Ｘ電極とＹ電極間の主アドレス放電へ向けたトリガ放電であるため、ＬＳＩを流れるアドレス放電電流を従来よりも小さくすることができる。従って、本発明によれば、より定格電流の小さいＬＳＩを使用してコストダウンを図ることができる。
【００３８】
さらに、点灯セルの上下隣接セルにおいて、アドレス放電を起こさなかったＳ電極が放電を仕切る役割を果たすため、従来では課題となっていた縦方向の隣接セルの放電干渉を無くすことができる。
【実施例】
【００３９】
以下、本発明に係る画像表示装置およびその駆動方法の各実施例を、添付図面を参照して詳述する。
【００４０】
図８は本発明に係る画像表示装置の第１実施例の全体構成を概略的に示すブロック図であり、例えば、前述した図７に示すような表示電極構造を有するＰＤＰ２０を使用したプラズマディスプレイ装置２００の第１実施例の全体構成を概略的に示すものである。
【００４１】
プラズマディスプレイ装置２００は、ＰＤＰ２０と、該ＰＤＰ２０の各セルを駆動するためのＸ側ドライバ４２，Ｙ側ドライバ４３，アドレス側ドライバ４４およびＳ側ドライバ４５と、これら各ドライバを制御する制御回路４１とを備えている。制御回路４１には、ＴＶチューナやコンピュータ等の外部装置からＲ，Ｇ，Ｂの３色の輝度レベルを示す多値画像データであるフィールドデータＤｆ、および、各種の同期信号（クロック信号ＣＬＫ，水平同期信号Ｈsync，垂直同期信号Ｖsync）が入力される。そして、制御回路４１は、上記フィールドデータＤｆおよび各種の同期信号からそれぞれのドライバ４２〜４５に適した制御信号を出力して所定の画像表示を行うようになっている。
【００４２】
Ｘ側ドライバ４２はＸ電極を制御するもので、奇数ラインのＸ電極を制御するｏｄｄ共通ドライバ４２１および偶数ラインのＸ電極を制御するｅｖｅｎ共通ドライバ４２２を備え、また、Ｙ側ドライバ４３はＹ電極を制御するもので、奇数ラインのＹ電極を制御するｏｄｄ共通ドライバ４３１および偶数ラインのＹ電極を制御するｅｖｅｎ共通ドライバ４３２を備えている。さらに、Ｓ側ドライバ４５は、スキャン電極（Ｓ電極）を制御するもので、スキャンドライバ（スキャンドライバＬＳＩ）４５０を備えている。ここで、Ｓ電極（走査電極）は、Ｘ電極またはＹ電極を上下方向に跨ぐ２つが電気的に接続されるようになっている。
【００４３】
すなわち、本第１実施例の画像表示装置（プラズマディスプレイ装置）によれば、スキャンドライバＬＳＩ４５０がＳ側ドライバ４５に配置され、表示放電パルスを印加するための共通ドライバ４２１，４２２および４３１，４３２は、Ｘ側ドライバ４２およびＹ側ドライバ４３に配置されるようになっている。
【００４４】
図９は図８に示す画像表示装置におけるＹ側ドライバの一例を示すブロック図である。
【００４５】
図９に示されるように、Ｙ側ドライバ４３は、Ｙ電極を制御する共通ドライバ４３０を備えている。ここで、共通ドライバ４３０は、図８におけるｏｄｄ共通ドライバ４３１、ｅｖｅｎ共通ドライバ４３２に相当する。
【００４６】
図１０は図８に示す画像表示装置におけるＳ側ドライバの一例を示すブロック回路図である。
【００４７】
図１０に示されるように、Ｓ側ドライバ４５は、スキャンドライバＬＳＩ（スキャンドライバ）４５０、ソースが高電位電源線（Ｖdd）に接続されてゲートに制御信号ＣＳ２１が供給されたｐＭＯＳトランジスタ４５０１、ソースが低電位電源線（Ｖss）に接続されてゲートに制御信号ＣＳ２２が供給されたｎＭＯＳトランジスタ４５０２、ｐＭＯＳトランジスタ４５０１のドレインとスキャンドライバＬＳＩ４５０との間に接続されたダイオード４５０３、並びに、スキャンドライバＬＳＩ４５０とｎＭＯＳトランジスタ４５０２のドレインとの間に接続されたダイオード４５０４を備えている。ここで、スキャンドライバＬＳＩ４５０は、例えば、図６に示すような従来のスキャンドライバＬＳＩ３３１をそのまま使用することができる。また、制御信号ＣＳ２１およびＣＳ２２は、例えば、アドレス過程（ＴＡ）においてそれぞれ低レベル『Ｌ』および高レベル『Ｈ』となってｐＭＯＳトランジスタ４５０１およびｎＭＯＳトランジスタ４５０２をオンする。なお、スキャンドライバＬＳＩ４５０（３３１）は、アドレス過程（ＴＡ）において、制御信号ＣＳ１１およびＣＳ１２がそれぞれ各走査ラインに応じて順次低レベル『Ｌ』および高レベル『Ｈ』となってｐＭＯＳトランジスタ３３１１およびｎＭＯＳトランジスタ３３１２を順次オンして全てのアドレス電極と各Ｓ電極との間で順次アドレス放電を行うようになっている。
【００４８】
Ｓ側ドライバ４５は、さらに、ソースがグランド（ＧＮＤ）に接続されてゲートに制御信号ＣＳ３１が供給されたｎＭＯＳトランジスタ４５１、ソースがグランド（ＧＮＤ）に接続されてゲートに制御信号ＣＳ３２が供給されたｐＭＯＳトランジスタ４５２、ｎＭＯＳトランジスタ４５１のドレインとスキャンドライバＬＳＩ４５０との間に接続されたダイオード４５３、並びに、スキャンドライバＬＳＩ４５０とｐＭＯＳトランジスタ４５２のドレインとの間に接続されたダイオード４５４を備えている。
【００４９】
トランジスタ４５１，４５２およびダイオード４５３，４５４（図１０において、破線で囲まれた回路）は、グランドスイッチを構成し、アドレス過程以外の時間領域において、Ｓ電極をグランド電位にクランプする場合に使用するものである。なお、Ｓ電極を正電位にクランプする場合には、ｐＭＯＳトランジスタ（スイッチ）４５２のソースに接続されているＧＮＤを正電位の電源で置き換えればよい。同様に、Ｓ電極を負電位にクランプする場合には、ｎＭＯＳトランジスタ（スイッチ）４５１のソースに接続されているＧＮＤを負電位の電源で置き換えればよい。さらに、アドレス過程以外の時間領域において、Ｓ電極の電位をフローティングにする場合には、破線で囲ったトランジスタ４５１，４５２およびダイオード４５３，４５４は不要となる。これらＳ電極の制御に関しては、後に図面を参照して詳述する。
【００５０】
図１１は図８に示す画像表示装置におけるＳ側ドライバの他の例を示すブロック回路図である。
【００５１】
図１１に示すＳ側ドライバ４５は、高電位電源線（Ｖdd）に接続されたダイオード４５０３、低電位電源線（Ｖss）に接続されたダイオード４５０４、および、スキャンドライバＬＳＩ４５０を備えている。
【００５２】
このように、Ｓ側ドライバ４５は、プラズマディスプレイ装置の駆動方法に応じて様々に変形することができる。
【００５３】
図１２は本発明に係る画像表示装置における点灯セルを概念的に示す図であり、図１３は本発明に係る画像表示装置の駆動方法の第１実施例における奇数フィールドの駆動波形を示す図であり、そして、図１４は本発明に係る画像表示装置の駆動方法の第１実施例における偶数フィールドの駆動波形を示す図である。
【００５４】
図１２および図１３に示されるように、奇数フィールドでは、奇数ラインのＸ電極Ｘoddと奇数ラインのＹ電極Ｙoddとの間、並びに、偶数ラインのＸ電極Ｘevenと偶数ラインのＹ電極Ｙevenとの間のセルが点灯する。一方、図１２および図１４に示されるように、偶数フィールドでは、奇数ラインのＹ電極Ｙoddと偶数ラインのＸ電極Ｘevenとの間、並びに、偶数ラインのＹ電極Ｙevenと奇数ラインのＸ電極Ｘoddとの間のセルが点灯する。すなわち、図１３および図１４に示す駆動方法では、アドレス過程ＴＡにおいて、走査電極（Ｓ電極）とアドレス電極（Ａ電極）間の放電をトリガとして表示電極（Ｘ電極とＹ電極）間の放電へと発展させて表示を行うようになっている。この本発明に係る画像表示装置の駆動方法の第１実施例を以下に詳述する。
【００５５】
図１３に示されるように、奇数フィールドにおいて、初期化過程ＴＲのパルスＰ１でセルに壁電荷を書き込み、次に、パルスＰ２で壁電荷を消去しながら壁電圧を調整する。アドレス過程ＴＡは、前半アドレス過程ＴＡ１と後半アドレス過程ＴＡ２で構成される。
【００５６】
前半アドレス過程ＴＡ１において、奇数番目（奇数ライン）のＸ電極であるＸoddおよび奇数番目のＹ電極Ｙodd、並びに、これらの電極Ｘodd，Ｙoddに挟まれた奇数番目のＳ電極Ｓon（Ｓo1，Ｓo2，…）で規定されるセルをアドレスする。ここでは、偶数番目（偶数ライン）のＸ電極であるＸevenへの印加電圧よりもＸoddへの印加電圧を大きくし、Ｙodd−Ｓon−Ｘevenの間で誤放電が起こらないようにする。
【００５７】
同様に、後半アドレス過程ＴＡ２において、偶数番目のＸ電極であるＸevenおよび偶数番目のＹ電極であるＹeven、並びに、これらの電極Ｘeven，Ｙevenに挟まれた偶数番目のＳ電極Ｓen（Ｓe1，Ｓe2，…）で規定されるセルをアドレスする。ここでは、Ｘoddへの印加電圧よりもＸevenへの印加電圧を大きくし、Ｙeven−Ｓen−Ｘoddの間で誤放電が起こらないようにする。
【００５８】
これにより、Ｘodd−Ｙodd間、および、Ｘeven−Ｙeven間には、アドレス放電に基づいた壁電圧が形成される。そして、続く表示過程ＴＳにおいて、Ｘodd−Ｙodd間、および、Ｘeven−Ｙeven間に交番パルス（表示放電パルス：サステインパルス）を印加して、アドレス過程ＴＡで選択されたセルのみに表示放電を生じさせる。
【００５９】
以上のシーケンスを奇数フィールドに適用し、さらに、図１４に示すように、上記奇数フィールドのシーケンスのＸoddとＸevenの印加電圧波形を入れ替えたシーケンスを偶数フィールドに適用することにより、全ての表示電極間で表示放電を生じさせることができ、図１２に示されるように、画面全体でインタレース表示となる。
【００６０】
図１５は本発明に係る画像表示装置の駆動方法の第２実施例における奇数フィールドの駆動波形を示す図である。なお、以下の説明において、画像表示装置の駆動方法の各実施例は、奇数フィールドの駆動波形を参照して説明されるが、偶数フィールドの駆動波形は、図１３および図１４と同様の関係であるため省略する。
【００６１】
図１５に示す本第２実施例の駆動方法は、図１３の初期化工程ＴＲにおけるリセットパルスを、Ｘ電極およびＹ電極ではなくＳ電極に与えて初期化処理を行うようになっている。すなわち、初期化過程ＴＲは、次に続くアドレス過程ＴＡに向けた壁電圧のセットアップ期間であるから、初期化過程ＴＲにおける電圧の印加は、Ｓ電極（走査電極）とＡ電極（アドレス電極）との間であってもよい。
【００６２】
図１６は本発明に係る画像表示装置の駆動方法の第３実施例における奇数フィールドの駆動波形を示す図である。
【００６３】
図１６と図１３および図１５との比較から明らかなように、本第３実施例の駆動方法は、図１３に示すＸ電極およびＹ電極にリセットパルスを印加するのに加えて、図１５に示すＳ電極にもリセットパルスを印加して初期化処理を行うようになっている。このように、Ｘ電極、Ｙ電極およびＳ電極にリセットパルスを印加することで電荷調整をより精密に行うことが可能になる。なお、図１６において、例えば、Ｙ電極に印加するパルス電圧Ｖr1は、Ｓ電極に印加するパルス電圧Ｖr2よりも絶対値が大きく設定されているが、これは、Ｓ電極の方がＹ電極よりもＸ電極に距離が近いためにＳ電極に印加するパルス電圧Ｖr2を小さくすることができるためである。
【００６４】
ところで、Ｓ電極は表示放電を行わないので、表示過程においてＳ電極に電圧を印加しなくてもよい。すなわち、表示過程でのＳ電極の電位をフローティングにすると、誘電率が非常に高い絶縁体と見做せるため、Ｓ電極上に不要な壁電荷が蓄積するのを防止することができる。
【００６５】
一方、表示過程において、Ｓ電極に対して積極的に電圧を印加し、Ｓ電極をトリガ電極として作用させることも可能である。この場合、表示放電パルスの電圧を低減できると共に、発光効率の向上が可能となる。
【００６６】
図１７は本発明に係る画像表示装置の駆動方法の第４実施例における奇数フィールドの駆動波形を示す図であり、図１８は本発明に係る画像表示装置の駆動方法の第５実施例における奇数フィールドの駆動波形を示す図である。
【００６７】
本第４実施例の駆動方法は、図１７に示されるように、表示過程ＴＳにおいて、Ｓ電極を所定の正電位Ｖf1（例えば、プラス数十Ｖ程度）にクランプするようになっている。これは、前述したように、例えば、図１０に示す回路において、ｎＭＯＳトランジスタ４５２のソースに対して所定の正電位の電圧を印加し、図１７に示す表示過程ＴＳでＳ電極を正電位Ｖf1にクランプする間、制御信号ＣＳ３２を高レベル『Ｈ』としてｎＭＯＳトランジスタ４５２をオンさせる。そして、ｎＭＯＳトランジスタ４５２およびダイオード４５４を通った電流は、スキャンドライバＬＳＩ４５０（３３１）のダイオードＤ２（或いは、トランジスタ３３１２の寄生ダイオード）を介してＳ電極に流れる。なお、このとき電力の損失が発生するが、これは、表示放電パルスとは異なり１回であるためその電力損失は問題とならない。
【００６８】
逆に、本第５実施例の駆動方法は、図１８に示されるように、表示過程ＴＳにおいて、Ｓ電極を所定の負電位Ｖf2（例えば、マイナス数十Ｖ程度）にクランプするようになっている。これは、例えば、図１０に示す回路において、ｎＭＯＳトランジスタ４５１のソースに対して所定の負電位の電圧を印加し、図１８に示す表示過程ＴＳでＳ電極を負電位Ｖf2にクランプする間、制御信号ＣＳ３１を低レベル『Ｌ』としてｎＭＯＳトランジスタ４５１をオンさせる。そして、ｎＭＯＳトランジスタ４５１およびダイオード４５３を通った電流は、スキャンドライバＬＳＩ４５０（３３１）のダイオードＤ１（或いは、トランジスタ３３１１の寄生ダイオード）を介してＳ電極に流れる。
【００６９】
図１９は本発明に係る画像表示装置の駆動方法の第６実施例における奇数フィールドの駆動波形を示す図である。
【００７０】
図１９と図１７との比較から明らかなように、本第６実施例の駆動方法は、図１７の第４実施例において表示過程ＴＳでＳ電極を所定の正電位にクランプする代わりに、表示放電パルスの１発目だけに同期した所定の正電位Ｖf1のパルスをＳ電極に与えるようになっている。このＳ電極に与えるパルスとしては、正電位Ｖf1ではなく負電位Ｖf2であってもよい。
【００７１】
図２０は本発明に係る画像表示装置の駆動方法の第７実施例における奇数フィールドの駆動波形を示す図である。
【００７２】
図２０と図１９との比較から明らかなように、本第７実施例の駆動方法は、アドレス過程ＴＡにおいて、アドレス放電をＳ電極とアドレス電極で生起させた後、時間的に連続して、Ｘ電極とＹ電極の間でアドレス放電を生起させるようになっている。
【００７３】
図２１は本発明に係る画像表示装置の駆動方法の第８実施例における奇数フィールドの駆動波形を示す図である。
【００７４】
図２１に示されるように、本第８実施例の駆動方法は、図１９の第６実施例の駆動方法における所定の正電位Ｖf1のパルスを、表示放電パルスの１発目だけではなく、表示過程ＴＳの初めの方（例えば、表示放電パルスの最初の３つに対応する期間）だけＳ電極に与えるようになっている。このＳ電極に与えるパルスとしては、正電位Ｖf1ではなく負電位Ｖf2であってもよいのは言うまでもない。
【００７５】
このように、表示過程ＴＳにおいてＳ電極に与える所定の電圧は、Ｓ電極のトリガ電極としての作用が得られればよいので、正極性であっても負極性であっても構わないし、表示放電パルスの１発目だけに同期して印加したり、表示過程の初めの方だけに印加しても構わない。さらに、表示過程ＴＳにおいて、Ｓ電極には表示放電パルスは印加されないため、上述した以外にも様々な電圧（駆動波形）をＳ電極に与え、Ｘ電極およびＹ電極に与える表示放電パルスの電圧を低減したり、発光効率の向上を図ることも可能である。
【００７６】
図２２は本発明に係る画像表示装置の第２実施例の全体構成を概略的に示すブロック図である。
【００７７】
本第２実施例の画像表示装置は、図２２と図８との比較から明らかなように、図８の第１実施例の画像表示装置におけるＹ側ドライバ４３とＳ側ドライバ４５の配置を入れ替えて、表示過程ＴＳにおいてＸ電極およびＹ電極に電流を流して表示放電を生じさせるＸ側ドライバ４２とＹ側ドライバ４３とをパネル２０の両側に配置してＥＭＩ対策やノイズの低減（例えば、赤外線の放射によるリモコンの誤動作を防止する）を図るようになっている。
【００７８】
図２３は本発明に係る画像表示装置の第３実施例の全体構成を概略的に示すブロック図である。
【００７９】
本第３実施例の画像表示装置は、図２３と図２２との比較から明らかなように、Ｘ電極またはＹ電極を上下方向に跨ぐ２つのＳ電極をパネル２０の内部で電気的に接続するようになっている。これにより、パネル２０におけるＳ電極の接続端子数を半分にすることができる。
【００８０】
図２４は本発明に係る画像表示装置の第４実施例の全体構成を概略的に示すブロック図である。
【００８１】
図２４に示されるように、本第４実施例の画像表示装置において、アドレス側ドライバ４４は、データ（画素データ）の遅延転送を行うためのディレイ回路４４１を備え、制御回路４１からのデータを、Ｓ電極におけるＳ側ドライバ４５（スキャンドライバＬＳＩ４５０）からの距離に応じて遅延させてデータパルスをアドレス電極へ出力するようになっている。後述するように、例えば、Ｓ電極を，バス電極を設けずに透明電極だけで構成した場合、Ｓ電極におけるスキャンドライバ４５０からの距離が長くなるのに従って伝播遅延が大きくなる。すなわち、Ｓ電極におけるスキャンドライバ４５０に近い側（図２４中の左側）ではスキャンパルスの伝播遅延は小さく、逆に、Ｓ電極におけるスキャンドライバ４５０から遠い側（図２４中の右側）ではスキャンパルスの伝播遅延は大きくなって、Ｓ電極の伸びる方向（横方向）で画像表示に輝度分布が発生する恐れがある。
【００８２】
そこで、本第４実施例の画像表示装置において、Ｓ電極におけるスキャンドライバ４５０に近い側に対応するアドレス電極（アドレス電極用のドライバＬＳＩ）に対しては相対的に小さい遅延時間を持たせて表示データを供給し、逆に、Ｓ電極におけるスキャンドライバ４５０から遠い側に対応するアドレス電極に対しては相対的に大きい遅延時間を持たせてデータを供給し、Ｓ電極と各アドレス電極との間のアドレス放電を最適なタイミングで生起させ、画質の劣化を防止するようになっている。なお、ディレイ回路４４１により設定する遅延時間は、複数のアドレス電極毎に一括して設定するように構成してもよい。
【００８３】
図２５は本発明に係る画像表示装置の電極構造の第１実施例を概略的に示す平面図であり、図２６は図２５に示す電極構造をＬ１−Ｌ１に沿って切断した断面図である。
【００８４】
図２５および図２６に示されるように、前面側の基板（前面基板）２１には、前面基板側からＳ電極（２６，２７）、Ｘ電極（２２，２３）およびＹ電極（２４，２５）と、誘電体層２８と、保護層２９とが順に形成されている。ここで、Ｓ電極，Ｘ電極およびＹ電極は、それぞれ透明電極２６，２２および２４と、バス電極２７，２３および２５とを備えている。また、図２５における隔壁１８は、前面基板２１に対向する図示しない背面側の基板（背面基板１６）に設けられ、また、背面基板の各隔壁１８の間にはアドレス電極（１７）が設けられている。
【００８５】
そして、Ｘ電極（Ｘodd，Ｘeven），Ｓ電極およびＹ電極（Ｙodd，Ｙeven）とアドレス電極（Ａ）とが交差する領域、並びに、Ｙ電極（Ｙodd，Ｙeven），Ｓ電極およびＸ電極（Ｘeven，Ｘodd）とアドレス電極とが交差する領域がそれぞれ奇数フィールド並びに偶数フィールドで点灯するセルの表示領域ＦoddおよびＦevenとなる。なお、Ｓ電極を構成する透明電極２６およびバス電極２７の幅は、Ｘ電極並びにＹ電極を構成する透明電極２２，２４およびバス電極２３，２５の幅よりも狭く形成され、表示領域（Ｆodd，Ｆeven）を妨げる部分が小さくなるようにされている。このように、本電極構造の第１実施例によれば、Ｓ電極、Ｘ電極およびＹ電極を同一平面上に形成することで従来の電極形成プロセスをそのまま適用してパネルを製造することができる。
【００８６】
図２７は本発明に係る画像表示装置の電極構造の第２実施例を概略的に示す平面図であり、図２８は図２７に示す電極構造をＬ２−Ｌ２に沿って切断した断面図である。
【００８７】
図２７および図２８と図２５および図２６との比較から明らかなように、本電極構造の第２実施例において、Ｓ電極は透明電極２６だけで構成され、表示領域（Ｆodd，Ｆeven）を妨げることになるバス電極（２７）を無くすようになっている。すなわち、Ｓ電極がセル（表示領域）中央の輝度が高い部分に形成されることを考慮して、金属電極による発光の遮蔽を避けるようになっている。
【００８８】
ただし、このようにＳ電極を透明電極２６だけで構成すると、例えば、駆動するパネルサイズが大きい場合等には、Ｓ電極におけるスキャンドライバ（４５０）からの距離が長くなるのに従って伝播遅延が大きくなるため、図２４を参照して説明したように、アドレス側ドライバ（４４）にディレイ回路（４４１）を設けて、Ｓ電極と各アドレス電極との間のアドレス放電を最適なタイミングで生起させるように構成することができる。なお、前述したように、ディレイ回路による遅延時間は、アドレス電極一本ずつに対して設定してもよいが、複数のアドレス電極毎に設定することもできる。
【００８９】
図２９は本発明に係る画像表示装置の電極構造の第３実施例を概略的に示す平面図である。
【００９０】
図２９と図２７との比較から明らかなように、本電極構造の第３実施例において、透明電極２６で構成されたＳ電極は、表示領域（Ｆodd，Ｆeven）の部分の幅が広く（２６ａ，２６ａ）なるように形成され、Ｓ電極による伝播遅延を低減し、また、Ｓ電極とアドレス電極との間のアドレス放電を生起し易く（すなわち、放電開始電圧を低く）するようになっている。
【００９１】
図３０は本発明に係る画像表示装置の電極構造の第４実施例を概略的に示す平面図である。
【００９２】
図３０と図２７との比較から明らかなように、本電極構造の第４実施例は、図２７を参照して説明した電極構造の第２実施例において、Ｘ電極およびＹ電極の透明電極２２および２４にＴ字部分２２ａおよび２４ａを設けて放電開始電圧を低くするようになっている。
【００９３】
図３１は本発明に係る画像表示装置の電極構造の第５実施例を概略的に示す平面図である。
【００９４】
図３１に示されるように、本電極構造の第５実施例は、背面基板１６に対して、Ｘ電極およびＹ電極に対応する位置に隔壁３０，３０を設け、背面基板１６に格子状のリブ構造を形成するようになっている。
【００９５】
図３２は本発明に係る画像表示装置の電極構造の第６実施例を概略的に示す断面図である。
【００９６】
図３２に示されるように、本電極構造の第６実施例において、前面基板２１には、該前面基板側からＸ電極（２２，２３）およびＹ電極（２４，２５）と、誘電体層２８と、Ｓ電極（２６）と、保護層２９とが順に形成されている。ここで、誘電体層２８は、例えば、ＣＶＤ法を用いて形成したＳｉＯ2層とすることにより、比誘電率を５以下と低くすることができ、従来よりも低い電圧で駆動することが可能となる。
【００９７】
図２５〜図３２を参照して説明した電極構造の各実施例は単なる例であり、様々に変形することができるのはいうまでもない。
【００９８】
また、以上の説明では、本発明に係る画像表示装置としてプラズマディスプレイ装置を説明したが、本発明の適用はプラズマディスプレイ装置に限定されるものではない。
【００９９】
（付記１）  走査を行うための走査パルスを印加する第一電極と、表示を行うための交流電圧パルスを印加する第二電極および第三電極と、アドレスパルスを印加するアドレス電極を有する表示パネルを備える画像表示装置であって、前記第二電極または前記第三電極を上下方向に跨いで２つの前記第一電極が電気的に接続されることを特徴とする画像表示装置。
【０１００】
（付記２）  付記１に記載の画像表示装置において、前記第一電極、並びに、前記第二電極および第三電極は前面基板に設けられ、前記アドレス電極は背面基板に設けられ、前記前面基板と前記背面基板は間に放電空間を形成して対向配置されることを特徴とする画像表示装置。
【０１０１】
（付記３）  付記２に記載の画像表示装置において、該画像表示装置はプラズマディスプレイ装置であることを特徴とする画像表示装置。
【０１０２】
（付記４）  付記２に記載の画像表示装置において、前記第一電極、前記第二電極および前記第三電極は、全て前記前面基板の同一平面上に形成され、且つ、それらの電極上には誘電体層と、保護層とが順に形成されることを特徴とする画像表示装置。
【０１０３】
（付記５）  付記４に記載の画像表示装置において、前記第一電極は、隣接する第二電極と第三電極との間で共用されることを特徴とする画像表示装置。
【０１０４】
（付記６）  付記２に記載の画像表示装置において、前記前面基板は、該前面基板側から第二電極および第三電極と、誘電体層と、前記第一電極と、保護層とが順に形成されることを特徴とする画像表示装置。
【０１０５】
（付記７）  付記１に記載の画像表示装置において、前記２つの第一電極が電気的に接続される各接続部は、前記表示パネル内部に設けられていることを特徴とする画像表示装置。
【０１０６】
（付記８）  付記１に記載の画像表示装置において、前記第一電極は、透明電極で構成されることを特徴とする画像表示装置。
【０１０７】
（付記９）  付記１に記載の画像表示装置において、前記第一電極は、透明電極およびバス電極で構成されることを特徴とする画像表示装置。
【０１０８】
（付記１０）  付記１に記載の画像表示装置において、前記第一電極は走査電極であり、前記第二電極はＸ電極であり、且つ、前記第三電極はＹ電極であり、該画像表示装置は、さらに、
前記走査電極に対して前記走査パルスを印加するスキャンドライバと、
前記Ｘ電極および前記Ｙ電極に対して前記表示を行うための交流電圧パルスを印加するＸ電極用共通ドライバおよびＹ電極用共通ドライバとを備えることを特徴とする画像表示装置。
【０１０９】
（付記１１）  付記１０に記載の画像表示装置において、前記Ｘ電極用共通ドライバと前記Ｙ電極用共通ドライバは、前記表示パネルの両側に配置されることを特徴とする画像表示装置。
【０１１０】
（付記１２）  付記１０に記載の画像表示装置において、さらに、前記アドレス電極に順次データパルスを印加するアドレス側ドライバを備え、該アドレス側ドライバは、画素データの遅延転送を行うためのディレイ回路を有し、前記画素データに応じた前記データパルスを前記アドレス電極へ出力するに当たり、前記走査電極における前記スキャンドライバからの距離が遠くなるに従って遅延時間が長くなるように設定することを特徴とする画像表示装置。
【０１１１】
（付記１３）  付記１２に記載の画像表示装置において、前記ディレイ回路は、複数の前記アドレス電極毎に一括して遅延時間を設定することを特徴とする画像表示装置。
【０１１２】
（付記１４）  付記１〜１３のいずれか１項に記載の画像表示装置を駆動する方法であって、
画面を構成する複数のセル全ての帯電状態を均一にするための初期化過程と、点灯すべきセルに壁電荷を形成するために前記第一電極に走査パルスを印加すると共に前記アドレス電極にデータパルスを印加するアドレス過程と、壁電荷が形成された点灯セルの壁電荷を維持するために表示電極となる前記第二電極および前記第三電極間に交流電圧パルスを印加する表示過程とを繰り返し実行することを特徴とする画像表示装置の駆動方法。
【０１１３】
（付記１５）  付記１４に記載の画像表示装置の駆動方法において、前記帯電状態を均一にするためのリセットパルスを、前記第一電極に印加することを特徴とする画像表示装置の駆動方法。
【０１１４】
（付記１６）  付記１４に記載の画像表示装置の駆動方法において、前記帯電状態を均一にするためのリセットパルスを、前記第一電極および前記第二電極に印加することを特徴とする画像表示装置の駆動方法。
【０１１５】
（付記１７）  付記１４に記載の画像表示装置の駆動方法において、前記帯電状態を均一にするためのリセットパルスを、前記第一電極および前記第三電極に印加することを特徴とする画像表示装置の駆動方法。
【０１１６】
（付記１８）  付記１４に記載の画像表示装置の駆動方法において、前記帯電状態を均一にするためのリセットパルスを、前記第一電極、前記第二電極および前記第三電極に印加することを特徴とする画像表示装置の駆動方法。
【０１１７】
（付記１９）  付記１４に記載の画像表示装置の駆動方法において、前記アドレス過程におけるアドレス放電を、前記第一電極と前記アドレス電極の間で生起させた後、時間的に連続して前記第二電極と前記第三電極の間で生起させることを特徴とする画像表示装置の駆動方法。
【０１１８】
（付記２０）  付記１４に記載の画像表示装置の駆動方法において、前記第一電極の電位を、前記表示過程においてフローティングにすることを特徴とする画像表示装置の駆動方法。
【０１１９】
（付記２１）  付記１４に記載の画像表示装置の駆動方法において、前記第一電極の電位を、前記表示過程において固定電位にクランプすることを特徴とする画像表示装置の駆動方法。
【０１２０】
（付記２２）  付記２１に記載の画像表示装置の駆動方法において、前記第一電極に印加する固定電位を、前記表示過程の最初の期間で印加することを特徴とする画像表示装置の駆動方法。
【産業上の利用可能性】
【０１２１】
本発明は、プラズマディスプレイ装置を初めとする画像表示装置に適用することができ、例えば、パーソナルコンピュータやワークステーション等のディスプレイ装置、平面型の壁掛けテレビジョン、或いは、広告や情報等を表示するための装置として利用される画像表示装置に対して適用することができる。
【図面の簡単な説明】
【０１２２】
【図１】従来のプラズマディスプレイパネルの一例を模式的に示す図である。
【図２】従来のプラズマディスプレイ装置における階調駆動シーケンスの一例を示す図である。
【図３】従来のプラズマディスプレイ装置の駆動方法を説明するための図である。
【図４】従来のプラズマディスプレイ装置の一例の全体構成を概略的に示すブロック図である。
【図５】図４に示すプラズマディスプレイ装置におけるＹ側ドライバの一例を示すブロック回路図である。
【図６】図５に示すＹ側ドライバにおけるスキャンドライバＬＳＩの一例を示す回路図である。
【図７】本発明に係る画像表示装置の表示電極構造を説明するための図である。
【図８】本発明に係る画像表示装置の第１実施例の全体構成を概略的に示すブロック図である。
【図９】図８に示す画像表示装置におけるＹ側ドライバの一例を示すブロック図である。
【図１０】図８に示す画像表示装置におけるＳ側ドライバの一例を示すブロック回路図である。
【図１１】図８に示す画像表示装置におけるＳ側ドライバの他の例を示すブロック回路図である。
【図１２】本発明に係る画像表示装置における点灯セルを概念的に示す図である。
【図１３】本発明に係る画像表示装置の駆動方法の第１実施例における奇数フィールドの駆動波形を示す図である。
【図１４】本発明に係る画像表示装置の駆動方法の第１実施例における偶数フィールドの駆動波形を示す図である。
【図１５】本発明に係る画像表示装置の駆動方法の第２実施例における奇数フィールドの駆動波形を示す図である。
【図１６】本発明に係る画像表示装置の駆動方法の第３実施例における奇数フィールドの駆動波形を示す図である。
【図１７】本発明に係る画像表示装置の駆動方法の第４実施例における奇数フィールドの駆動波形を示す図である。
【図１８】本発明に係る画像表示装置の駆動方法の第５実施例における奇数フィールドの駆動波形を示す図である。
【図１９】本発明に係る画像表示装置の駆動方法の第６実施例における奇数フィールドの駆動波形を示す図である。
【図２０】本発明に係る画像表示装置の駆動方法の第７実施例における奇数フィールドの駆動波形を示す図である。
【図２１】本発明に係る画像表示装置の駆動方法の第８実施例における奇数フィールドの駆動波形を示す図である。
【図２２】本発明に係る画像表示装置の第２実施例の全体構成を概略的に示すブロック図である。
【図２３】本発明に係る画像表示装置の第３実施例の全体構成を概略的に示すブロック図である。
【図２４】本発明に係る画像表示装置の第４実施例の全体構成を概略的に示すブロック図である。
【図２５】本発明に係る画像表示装置の電極構造の第１実施例を概略的に示す平面図である。
【図２６】図２５に示す電極構造をＬ１−Ｌ１に沿って切断した断面図である。
【図２７】本発明に係る画像表示装置の電極構造の第２実施例を概略的に示す平面図である。
【図２８】図２７に示す電極構造をＬ２−Ｌ２に沿って切断した断面図である。
【図２９】本発明に係る画像表示装置の電極構造の第３実施例を概略的に示す平面図である。
【図３０】本発明に係る画像表示装置の電極構造の第４実施例を概略的に示す平面図である。
【図３１】本発明に係る画像表示装置の電極構造の第５実施例を概略的に示す平面図である。
【図３２】本発明に係る画像表示装置の電極構造の第６実施例を概略的に示す断面図である。
【符号の説明】
【０１２３】
１０，２０…ＰＤＰ（プラズマディスプレイパネル）
１１，２１…前面側の基板（前面基板）
１２，２２…Ｘ電極用の透明電極
１３，２３…Ｘ電極用のバス電極
１４，２４…Ｙ電極用の透明電極
１５，２５…Ｙ電極用のバス電極
１６…背面側の基板（背面基板）
１７…アドレス電極
１８，３０…隔壁（リブ）
１９Ｒ，１９Ｇ，１９Ｂ…蛍光体層
２６…Ｓ電極用の透明電極
２７…Ｓ電極用のバス電極
２８…誘電体層
２９…保護膜
３１，４１…制御回路
３２，４２…Ｘ側ドライバ
３３，４３…Ｙ側ドライバ
３４，４４…アドレス側ドライバ
４５…Ｓ側ドライバ
１００，２００…プラズマディスプレイ装置
３２０…Ｘ側ドライバの共通ドライバ
３３１…Ｙ側ドライバのスキャンドライバ
３３２…Ｙ側ドライバの共通ドライバ
４２１…Ｘ側ドライバのｏｄｄ共通ドライバ
４２２…Ｘ側ドライバのｅｖｅｎ共通ドライバ
４３１…Ｙ側ドライバのｏｄｄ共通ドライバ
４３２…Ｙ側ドライバのｅｖｅｎ共通ドライバ
４５０…Ｓ側ドライバのスキャンドライバ
【図１】
2005268101.tif 000003
【図２】
2005268101.tif 000004
【図３】
2005268101.tif 000005
【図４】
2005268101.tif 000006
【図５】
2005268101.tif 000007
【図６】
2005268101.tif 000008
【図７】
2005268101.tif 000009
【図８】
2005268101.tif 000010
【図９】
2005268101.tif 000011
【図１０】
2005268101.tif 000012
【図１１】
2005268101.tif 000013
【図１２】
2005268101.tif 000014
【図１３】
2005268101.tif 000015
【図１４】
2005268101.tif 000016
【図１５】
2005268101.tif 000017
【図１６】
2005268101.tif 000018
【図１７】
2005268101.tif 000019
【図１８】
2005268101.tif 000020
【図１９】
2005268101.tif 000021
【図２０】
2005268101.tif 000022
【図２１】
2005268101.tif 000023
【図２２】
2005268101.tif 000024
【図２３】
2005268101.tif 000025
【図２４】
2005268101.tif 000026
【図２５】
2005268101.tif 000027
【図２６】
2005268101.tif 000028
【図２７】
2005268101.tif 000029
【図２８】
2005268101.tif 000030
【図２９】
2005268101.tif 000031
【図３０】
2005268101.tif 000032
【図３１】
2005268101.tif 000033
【図３２】
2005268101.tif 000034