(57)【要約】【課題】  起動時における貫通電流の発生並びに誤動作の発生を防止することが可能な半導体装置を提供する。【解決手段】  電源検出回路２１において、電源電圧Ｖcc１の立ち上がりが電源電圧Ｖcc２より遅いことが検出されると、レベルシフト回路２２Ａにおける出力２１１、２１２が所定レベルに固定され、その結果出力回路１４における出力段トランジスタＰ３、Ｎ３のオン／オフ状態が固定される。これにより、貫通電流の発生が防止されると共に、貫通電流に伴う誤動作も防止される。【選択図】  図１
2005079763.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源電圧及び第２の電源電圧が供給される半導体装置において、
前記第１の電源電圧が供給され、前記第１の電圧幅で変化する内部信号を出力する内部回路と、
前記第１の電源電圧が所定レベルに満たない場合に第１の検出信号、前記所定レベル以上である場合に第２の検出信号を出力する電源検出回路と、
前記第１及び第２の電源電圧を供給され、前記第１の検出信号を与えられると出力固定信号を出力し、前記第２の検出信号を与えられると、前記内部信号を前記第２の電圧幅で変化する信号にレベルシフトを行って出力するレベルシフト回路と、
前記第２の電源電圧を供給され、前記出力固定信号を与えられると一定レベルに固定された出力を行いあるいはハイインピーダンス状態になり、レベルシフトされた前記内部信号を与えられると、この前記内部信号に対応した出力を行う出力部と、
を備えることを特徴とする半導体装置。
【請求項２】
前記内部信号には、第１又は第２のレベルを有するデータ信号と、第１又は第２のレベルを有するイネーブル信号とが含まれており、
前記レベルシフト回路は、前記出力固定信号を与えられると前記第１又は第２のレベルに固定された出力を行いあるいはハイインピーダンス状態になり、レベルシフトされた前記内部信号を与えられると、前記イネーブル信号が前記第１のレベルを有するとき前記データ信号に係わらず前記第１又は第２のレベルに固定された出力を行い、前記イネーブル信号が前記第２のレベルを有するとき前記データ信号に対応した出力を行うことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記レベルシフト回路は、
レベルシフトされた前記データ信号を出力する第１の出力端子と、
レベルシフトされた前記イネーブル信号を出力する第２の出力端子と、
前記第１の出力端子と前記第２の電源電圧を供給する電源端子との間にソース、ドレインが接続された第１のトランジスタ、又は前記第１の出力端子と接地端子との間にソース、ドレインが接続された第２のトランジスタと、
前記第２の出力端子と前記第２の電源電圧を供給する電源端子との間にソース、ドレインが接続された第３のトランジスタ、又は前記第２の出力端子と接地端子との間にソース、ドレインが接続された第４のトランジスタと、
を有し、
前記出力固定信号を与えられると、前記第１又は第２のトランジスタ、及び前記第３又は第４のトランジスタのオン／オフ状態が決定され、前記第１及び第２の出力端子のそれぞれのレベルが決定され、
この第１及び第２の出力端子のレベルを与えられて、前記出力回路は前記第１又は第２のレベルに固定された出力を行いあるいはハイインピーダンス状態になることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記電源検出回路は、
前記第２の電源電圧が供給される端子と接地端子との間に設けられ、少なくとも３段直列に接続されたインバータ列を含み、
前記インバータ列は、前記第１の電源電圧をゲートに与えられ、この第１の電源電圧が前記所定レベルに満たない場合に前記第１の検出信号又は／及びこれを反転した信号、前記所定レベル以上である場合に前記第２の検出信号又は／及びをこれを反転した信号を出力することを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記第１の電源電圧を発生し、前記内部回路と前記電源検出回路とに供給する第１の電源と、
前記第２の電源電圧を発生し、前記電源検出回路と前記出力回路とに供給する第１の電源と、
前記第１及び第２の電源から前記半導体装置にそれぞれ前記第１及び第２の電源電圧が供給され、かつ前記半導体装置が所定動作を一定期間行っていない状態にある場合、前記第１の電源から前記第１の電源電圧が前記内部回路と前記電源検出回路とに供給されないように制御する中央処理装置と、
をさらに備えることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係わり、特に異なる電源電圧を用いる装置に好適なものに関する。
【背景技術】
【０００２】
内部回路を動作させる電圧と、外部に出力する出力電圧とが異なる半導体装置として、従来は図５に示されるような構成を備えていた。この装置は、内部回路１１と、レベルシフト回路１２及び１３と、出力回路１４とを備えている。
【０００３】
内部回路１１は電源電圧Ｖcc１を供給され、その出力としてデータ信号ＤＡＴＡとイネーブル信号ＥＮとが存在する。
【０００４】
インバータＩＮ１及びＩＮ２から出力されたデータ信号ＤＡＴＡ１０１とインバータＩＮ１により反転されたその反転信号１０２、インバータＩＮ３及びＩＮ４から出力されたイネーブル信号ＥＮ１０３とインバータＩＮ３により反転されたその反転信号１０４とが、レベルシフト回路１２、１３にそれぞれ入力される。
【０００５】
レベルシフト回路１２は、電源電圧Ｖcc１より高い電源電圧Ｖcc２を供給され、ＰチャネルトランジスタＰ１及びＰ２、ＮチャネルトランジスタＮ１及びＮ２を有し、電源電圧Ｖcc１−接地電圧Ｖssの幅で変化するデータ信号ＤＡＴＡ１０１及びその反転信号１０２を与えられ、Ｖcc２−接地電圧Ｖssの幅で変化するレベルシフトされたデータ信号１１１を出力する。
【０００６】
同様に、レベルシフト回路１３は、電源電圧Ｖcc１より高い電源電圧Ｖcc２を供給され、ＰチャネルトランジスタＰ１及びＰ２、ＮチャネルトランジスタＮ１及びＮ２を有し、電源電圧Ｖcc１−接地電圧Ｖssの幅で変化するイネーブル信号ＥＮ１０３及びその反転信号１０４を与えられ、Ｖcc２−接地電圧Ｖssの幅で変化するレベルシフトされたイネーブル信号１１２を出力する。
【０００７】
出力回路は、電源電圧Ｖcc２を供給され、ＮＡＮＤ回路ＮＡ１、ＮＯＲ回路ＮＲ１、インバータＩＮ５、ＰチャネルトランジスタＰ３及びＮチャネルトランジスタＮ３を有する。イネーブル信号１１２がハイレベルのとき、データ信号１１１の出力に応じた出力、即ちトランジスタＰ３又はトランジスタＮ３のいずれか一方がオンし他方がオフして出力端子ＯＵＴ１から出力する。イネーブル信号１１２がローレベルのとき、トランジスタＰ３及びトランジスタＮ３が共にオフし、データ信号１１１の出力に係わらず出力端子ＯＵＴ１はハイインピーダンス状態になる。
【０００８】
以下に、従来の半導体装置を開示する文献名を記載する。
【特許文献１】特開２０００−３４１１１０号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、従来の半導体装置には次のような問題があった。
【００１０】
出力回路１４に供給される外部出力電源電圧Ｖcc２に比較して内部回路１１に供給される内部動作電源電圧Ｖcc１の立ち上がりが遅い場合、内部回路１１からの出力信号１０１〜１０４は全て接地電圧Ｖssレベルにある。
【００１１】
このため、レベルシフト回路１２におけるトランジスタＰ１及びＰ２、トランジスタＮ１及びＮ２は動作が不確定な状態で各ノードは浮遊状態となる。この結果、レベルシフト回路１２からの出力信号１１１、１１２は、電源電圧Ｖcc２と接地電圧Ｖssとの中間電位で不確定な値をとることになる。
【００１２】
このような状態では、トランジスタＰ３及びＮ３が共にオン状態となり得るので、電源電圧Ｖcc２端子から接地電圧Ｖss端子へ貫通電流が流れることになる。この現象は、電源投入時における一瞬に発生するが大きな電流が流れ、また出力端子ＯＵＴ１の数が多くなればなるほどその合計値は大きくなる。場合によっては、１Ａ以上の大電流が流れる場合もある。
【００１３】
このような大電流が流れると、半導体装置外部に設けられた電源から電流が十分に供給されなくなり、電源電圧の立ち上がりが遅くなる場合がある。電源電圧の立ち上がりが遅くなると、貫通電流が流れる時間が増大する。よって、起動時における消費電流の増加を招くこととなる。
【００１４】
即ち、電源が十分な電流を供給できないと、電源電圧の立ち上がりが遅くなるという悪循環に入ってしまい、半導体装置が起動しない事態も起こり得るという問題があった。
【００１５】
上述のように、従来は内部回路に供給する電源電圧の立ち上がりが遅いと、出力回路において貫通電流が流れ、起動時における消費電流が増加し、また誤動作が発生するおそれがあった。
【００１６】
本発明は上記事情に鑑み、起動時における貫通電流の発生並びに誤動作の発生を防止することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の一態様による半導体装置は、
第１の電源電圧及び第２の電源電圧が供給される半導体装置において、
前記第１の電源電圧が供給され、前記第１の電圧幅で変化する内部信号を出力する内部回路と、
前記第１の電源電圧が所定レベルに満たない場合に第１の検出信号、前記所定レベル以上である場合に第２の検出信号を出力する電源検出回路と、
前記第１及び第２の電源電圧を供給され、前記第１の検出信号を与えられると出力固定信号を出力し、前記第２の検出信号を与えられると、前記内部信号を前記第２の電圧幅で変化する信号にレベルシフトを行って出力するレベルシフト回路と、
前記第２の電源電圧を供給され、前記出力固定信号を与えられると一定レベルに固定された出力を行いあるいはハイインピーダンス状態になり、レベルシフトされた前記内部信号を与えられると、この前記内部信号に対応した出力を行う出力部とを備えることを特徴とする。
【００１８】
また、本発明による半導体装置は上記構成に加えてさらに、
前記第１の電源電圧を発生し、前記内部回路と前記電源検出回路とに供給する第１の電源と、
前記第２の電源電圧を発生し、前記電源検出回路と前記出力回路とに供給する第１の電源と、
前記第１及び第２の電源から前記半導体装置にそれぞれ前記第１及び第２の電源電圧が供給され、かつ前記半導体装置が所定動作を一定期間行っていない状態にある場合、前記第１の電源から前記第１の電源電圧が前記内部回路と前記電源検出回路とに供給されないように制御する中央処理装置とを備えることを特徴とする。
【発明の効果】
【００１９】
以上説明したように、本発明の半導体装置によれば、第１の電源電圧が第２の電源電圧より遅く立ち上がった場合であっても、出力回路における貫通電流の発生が防止され、起動時における消費電力が低減されると共に、貫通電流による誤動作の発生を防止することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照して説明する。
【００２１】
（１）実施の形態１
図１に、本実施の形態１による半導体装置の構成を示す。
【００２２】
本装置は、内部回路１１、レベルシフト回路２２Ａ、出力回路１４に加えて、さらに電源検出回路２１を備えている。ここで、内部回路１１と出力回路１４は、図５に示された装置におけるものと同一であり、その説明を省略する。
【００２３】
電源検出回路２１は、内部回路１１の動作電源電圧Ｖcc１の立ち上がりが所定レベルに到達したか否かを検出するものであり、抵抗として作用するＰチャネルトランジスタＰ４２の他に、ＰチャネルトランジスタＰ４１及びＮチャネルトランジスタＮ４１から成るインバータＩＮ１１、ＰチャネルトランジスタＰ５１及びＮチャネルトランジスタＮ５１から成るインバータＩＮ１２、ＰチャネルトランジスタＰ５２及びＮチャネルトランジスタＮ５２から成るインバータＩＮ１３、さらにインバータＩＮ１３からの出力を反転するインバータＩＮ１４を有している。
【００２４】
電源電圧Ｖcc１がインバータＩＮ１１の動作閾値に相当する所定レベルに満たない間は、インバータＩＮ１１からハイレベルが出力される。このハイレベルは、電源電圧Ｖcc１と電源電圧Ｖcc２との中間値をとる。
【００２５】
このハイレベルがインバータＩＮ１２により反転され、ローレベルが出力される。このローレベルがインバータＩＮ１３により反転され、電源電圧Ｖcc２とほぼ同レベルのハイレベルの電源検知信号２０１が出力され、インバータＩＮ１４により反転されたローレベルの電源検知反転信号２０２と共にレベルシフト回路２２Ａに出力される。
【００２６】
電源電圧Ｖcc１がインバータＩＮ１１の動作閾値に相当する所定レベルに到達すると、インバータＩＮ１１から反転されたローレベルが出力される。
【００２７】
このローレベルがインバータＩＮ１２により反転され、電源電圧Ｖcc１と電源電圧Ｖcc２との中間であって、インバータＩＮ１１からのハイレベルより高いハイレベルが出力される。このハイレベルがインバータＩＮ１３により反転され、ローレベルの電源検知信号２０１が出力され、インバータＩＮ１４により反転されたハイレベルの電源検知反転信号２０２と共にレベルシフト回路２２Ａに出力される。
【００２８】
レベルシフト回路２２Ａには、内部回路からのデータ信号１０１及びデータ反転信号１０２、イネーブル信号１０３及びイネーブル反転信号１０４、さらに電源検出回路２１からの信号２０１及び反転信号２０２が入力され、ＰチャネルトランジスタＰ１１及びＰ１２、ＮチャネルトランジスタＮ１１〜Ｎ１４、ＰトランジスタＰ２１〜Ｐ２４、ＮチャネルトランジスタＮ２１及び２２、さらにＰチャネルトランジスタＰ３１及びＮチャネルトランジスタＮ３１を有している。
【００２９】
電源電圧Ｖcc１が所定レベルに到達した段階では、電源検出回路２１からローレベルの電源検知信号２０１及びハイレベルの電源検知反転信号２０２が与えられ、レベルシフト回路２２Ａからは通常動作時におけるレベルシフト後のレベルシフトデータ信号２１１とレベルシフトイネーブル信号２１２とが出力される。
【００３０】
この場合は、出力回路１４において、レベルシフトイネーブル信号２１２がハイレベルの場合、レベルシフトデータ信号２１１がハイレベルの場合、ＰチャネルトランジスタＰ３がオンし、ＮチャネルトランジスタＮ３がオフして、ハイレベルの信号が出力端子ＯＵＴ１から出力される。レベルシフトデータ信号２１１がローレベルの場合、ＰチャネルトランジスタＰ３がオフし、ＮチャネルトランジスタＮ３がオンして、ローレベルの信号が出力端子ＯＵＴ１から出力される。
【００３１】
レベルシフトイネーブル信号２１２がローレベルの場合は、レベルシフトデータ信号２１１に拘わらず、出力端子ＯＵＴ１はハイインピーダンス状態になる。
【００３２】
逆に、電源電圧Ｖcc１が所定レベルまで到達していない間は、電源検出回路２１からハイレベルの電源検知信号２０１及びローレベルの電源検知反転信号２０２が与えられる。この場合は、データ信号１０１及びデータ反転信号１０２、イネーブル信号１０３及びイネーブル反転信号１０４に拘わらず、レベルシフト回路２２Ａからは、ハイレベルのレベルシフトデータ信号２１１と、ローレベルのレベルシフトイネーブル信号２１２とが出力される。
【００３３】
これにより、出力回路１４におけるＰチャネルトランジスタＰ３及びＮチャネルトランジスタＮ３は共にオフし、出力端子ＯＵＴ１はハイインピーダンス状態となる。
【００３４】
上述したように、内部動作電源電圧Ｖcc１が外部出力電源電圧Ｖcc２より立ち上がりが遅い場合、その期間、内部回路１１からの出力信号１０１〜１０４は接地電圧Ｖccレベルとなる。
【００３５】
しかし本実施の形態１によれば、このような場合、内部動作電源電圧Ｖcc１が所定レベルまで立ち上がっていないことを電源検出回路２１により検出し、強制的にレベルシフト回路の出力信号２１１をハイレベルに、出力信号２１２をローレベルに固定する。
【００３６】
これにより、出力回路１４における出力段トランジスタＰ３及びＮ３が共にオフし、出力端子ＯＵＴ１がハイインピーダンス状態になる。この結果、出力回路１４において貫通電流の発生が防止され、電源投入時における消費電流の増加を抑えることができると共に、誤動作の発生を防止することが可能である。
【００３７】
（２）実施の形態２
上記実施の形態１と比較し、レベルシフト回路２２Ｂにおいて、ＮチャネルトランジスタＮ３１が除去され、電源電圧Ｖcc２端子と出力端子２１２との間にドレイン、ソースが接続され、ゲートに電源検知信号２０１が入力されるＮチャネルトランジスタＮ３２が設けられた点が相違する。他の構成は上記実施の形態１と同様であり、説明を省略する。
【００３８】
上記第１の実施の形態では、電源電圧Ｖcc１が所定レベルに到達しない期間中に、ローレベルの電源検知信号２０１及びハイレベルの電源検知反転信号２０２が出力されている場合、レベルシフト回路２２Ａからはハイレベルに固定されたレベルシフトデータ信号２１１と、ローレベルに固定されたレベルシフトイネーブル信号２１２とが出力され、出力端子ＯＵＴ１がハイインピーダンス状態になっていた。
【００３９】
これに対し、本実施の形態２では、電源電圧Ｖcc１が所定レベルに到達しない期間中に、ローレベルの電源検知信号２０１及びハイレベルの電源検知反転信号２０２が出力されている場合、レベルシフト回路２２Ａからはハイレベルに固定されたレベルシフトデータ信号２１１と、ハイレベルに固定されたレベルシフトイネーブル信号２１２とが出力される。この結果、出力回路１４におけるトランジスタＰ３がオン、トランジスタＮ３がオフし、出力端子ＯＵＴ１からはハイレベルに固定された信号が出力される。
【００４０】
即ち、本実施の形態２によれば、内部動作電源電圧Ｖcc１が外部出力電源電圧Ｖcc２より立ち上がりが遅い場合、そのことを電源検出回路２１により検出し、強制的にレベルシフト回路の出力信号２１１をハイレベルに、出力信号２１２をハイレベルに固定することで、出力回路１４における出力段トランジスタＰ３及びＮ３のオン／オフ状態が固定され、出力端子ＯＵＴ１がハイレベルに固定される。この結果、出力回路１４において貫通電流の発生が防止され、電源投入時における消費電流の増加を抑えると共に、誤動作の発生を防止することができる。
【００４１】
（３）実施の形態３
上記実施の形態１と比較し、レベルシフト回路２２Ｃにおいて、ＰチャネルトランジスタＰ３１が除去され、出力端子２１２と接地電圧Ｖss端子との間にソース、ドレインが接続され、ゲートに電源検知反転信号２０２が入力されるＰチャネルトランジスタＰ３２が設けられた点が相違する。他の構成は上記実施の形態１と同様であり、説明を省略する。
【００４２】
本実施の形態３では、電源電圧Ｖcc１が所定レベルに到達しない期間中に、ローレベルの電源検知信号２０１及びハイレベルの電源検知反転信号２０２が出力されている場合、レベルシフト回路２２Ｃからローレベルに固定されたレベルシフトデータ信号２１１と、ハイレベルに固定されたレベルシフトイネーブル信号２１２とが出力される。この結果、出力回路１４におけるトランジスタＰ３がオフ、トランジスタＮ３がオンし、出力端子ＯＵＴ１からはローレベルに固定された信号が出力される。
【００４３】
従って本実施の形態３によれば、内部動作電源電圧Ｖcc１が外部出力電源電圧Ｖcc２より立ち上がりが遅い場合、そのことを電源検出回路２１により検出し、強制的にレベルシフト回路の出力信号２１１をローレベルに、出力信号２１２をハイレベルに固定することで、出力回路１４における出力段トランジスタＰ３及びＮ３のオン／オフ状態が固定され、出力端子ＯＵＴ１がローレベルに固定される。
【００４４】
この結果、出力回路１４において貫通電流の発生が防止され、電源投入時における消費電流の増加を抑えると共に、誤動作の発生を防止することが可能である。
【００４５】
（４）実施の形態４
本実施の形態は、上記実施の形態１〜３のいずれかの構成を含むものであり、この構成を低消費電力回路として用いたものに相当する。例えば、ＤＶＤ（Digital Versatile Disc）装置において、電源は投入された状態にあるが、再生、記録等の動作を行っていないような状態において有効である。
【００４６】
図４に、本実施の形態による半導体装置の構成を示す。
【００４７】
上記第１〜第３の実施の形態における内部回路１１、電源検出回路２１、レベルシフト回路２２A、２２Ｂ、又は２２Ｃ、出力回路１４の他に、電源電圧Ｖcc１を発生する電源ＰＳ１、電源電圧Ｖcc２を発生する電源ＰＳ２、装置全体の動作を制御するＣＰＵ３１を備えている。上記第１〜第３の実施の形態と同一の要素については説明を省略する。
【００４８】
ＣＰＵ３１が、電源ＰＳ１及びＰＳ２が投入されているが、所定の動作を一定期間行っていない状態であることを検知すると、電源ＰＳ１から電源電圧Ｖcc１が内部回路１１及び電源検出へ供給されることを停止させる。
【００４９】
これにより、電源検出回路２１からは電源電圧Ｖcc１が所定レベルに満たないことを検知した信号がレベルシフト回路２２A、２２Ｂ、又は２２Ｃに与えられ、出力回路１４の出力がハイレベル又はローレベルに固定され、あるいはハイインピーダンス状態になる。
【００５０】
これにより、内部回路１１における電力消費がなくなり、さらにレベルシフト回路２２A、２２Ｂ、又は２２Ｃにおいて不確定な中間電圧をとることがなくなり、出力回路１４において貫通電流の発生が防止されるので、低消費電力回路として機能することができる。
【００５１】
上述した実施の形態はいずれも一例であって、本発明を限定するものではなく、本発明の技術的範囲内において様々に変形することが可能である。例えば、図１〜図３に示された電源検出回路２１の構成は一例であって、内部動作電源電圧Ｖcc１が所定レベルに到達したか否かを検出し得るものであればよい。同様に、内部回路１１、レベルシフト回路２２Ａ〜２２Ｃ、出力回路１４の構成もそれぞれ一例に過ぎず、図１〜図３に示されたものに限定されない。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１による半導体装置の構成を示した回路図。
【図２】本発明の実施の形態２による半導体装置の構成を示した回路図。
【図３】本発明の実施の形態３による半導体装置の構成を示した回路図。
【図４】本発明の実施の形態４による半導体装置の構成を示した回路図。
【図５】従来の半導体装置の構成を示した回路図。
【符号の説明】
【００５３】
１１  内部回路
２１  電源検出回路
２２Ａ、２２Ｂ、２２Ｃ  レベルシフト回路
１４  出力回路
１０１  データ信号
１０２  データ反転信号
１０３  イネーブル信号
１０４  イネーブル反転信号
２１１  レベルシフトデータ出力信号
２１２  レベルシフトイネーブル出力信号
ＰＳ１、ＰＳ２  電源
【図１】
2005079763.tif 000003
【図２】
2005079763.tif 000004
【図３】
2005079763.tif 000005
【図４】
2005079763.tif 000006
【図５】
2005079763.tif 000007