(57)【要約】【課題】より簡単な構成で、出力電圧を任意に設定でき、広い負荷電流領域で電力変換効率が高く、応答性に優れ、小規模で、コイルを用いない安価な降圧回路を実現する。【解決手段】高い電源電圧から任意の低い定電圧源を生成するスイッチトキャパシタ方式の降圧回路であって、一端をグランドに他端を入力端子５と出力端子６に交互に接続され、電荷の転送を主な目的とする容量Ｃ１，Ｃ２と、出力端子６とグランドとの間に接続された出力電圧を平滑するための容量Ｃ３とを備え、容量Ｃ１，Ｃ２の接続状態を切り替えるタイミングを制御する手段として、電圧制御発振器（ＶＣＯ）等の自励式発振器を用いることなく、比較器７，８などの逐次判定により制御する切替信号発生回路１１を備える。【選択図】図２
2005184900.tif 000002
【特許請求の範囲】
【請求項１】
高い電源電圧から任意の低い定電圧源を生成するスイッチトキャパシタ方式の降圧回路であって、
一端をグランドに他端を入力端子と出力端子に交互に接続され、電荷を転送するための
第１の容量と、
出力端子とグランドとの間に接続され、出力電圧を平滑するための第２の容量と、
前記第１の容量の接続状態を切り替えるタイミングを制御するため、比較器を含む逐次判定を行い、切替信号を前記第１の容量に送出する切替信号発生手段とを備えたことを特徴とする降圧回路。
【請求項２】
請求項１に記載の降圧回路において、
前記切替信号発生手段が第１の切替信号を送出したとき、第１の容量Ａは第２の容量Ｃと並列接続して放電するように動作するとともに、第１の容量Ｂは充電されるように動作し、第２の切替信号を送出したときには、第１の容量Ｂは第２の容量Ｃと並列接続して放電するように動作するとともに、第１の容量Ａは充電されるように動作することを特徴とする降圧回路。
【請求項３】
請求項１に記載の降圧回路において、
前記切替信号発生手段が切替信号を送出したとき、第１の容量は第２の容量と並列接続して放電するように動作し、前記切替信号を送出しないときには、前記第１の容量は充電されるように動作することを特徴とする降圧回路。
【請求項４】
請求項１に記載の降圧回路において、
前記切替信号発生手段は、第１の容量の充電電圧を監視し、該第１の容量の充電電圧が予め設定された電圧を下回ったことを検出したとき、該第１の容量の接続状態を切り替える切替信号を送出することを特徴とする降圧回路。
【請求項５】
請求項１に記載の降圧回路において、
前記切替信号発生手段は、出力電圧を監視し、該出力電圧が予め設定された電圧を下回ったことを検出したとき、第１の容量の接続状態を切り替える切替信号を送出することを特徴とする降圧回路。
【請求項６】
請求項１から５のいずれかに記載の降圧回路において、
前記切替信号発生手段は、電圧を監視しているとき、監視している電圧の分圧電圧が予め設定された電圧を下回ったことを検出したとき、該第１の容量の接続状態を切り替える切替信号を送出することを特徴とする降圧回路。
【請求項７】
請求項１から６のいずれかに記載の降圧回路において、
前記切替信号発生手段は、出力電圧が予め設定された電圧を超えた状態を検出したとき、出力端子の余分な電荷を放電する手段を備えたことを特徴とする降圧回路。
【請求項８】
請求項１から７のいずれかに記載の降圧回路において、
前記切替信号発生手段は、出力電圧が予め設定された電圧より低下している状態を検出したとき、第１の容量の静電容量を増加させるようにしたことを特徴とする降圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高い電圧を供給する電源電圧からそれより低い任意の定電圧源を生成するＤＣ／ＤＣコンバータ、あるいは各種降圧回路に関し、詳細には、コイルを用いることなく、高い電力変換効率を実現する必要のある電源回路、またはそれらを備えた携帯電子機器に適用される降圧回路に関する。
【背景技術】
【０００２】
従来の降圧回路の提案としては、例えば、特許第３２２４７４４号公報に記載の『降圧型ＤＣ−ＤＣレギュレータ』がある。
図１０（Ａ）（Ｂ）は、上記の降圧型ＤＣ−ＤＣレギュレータの回路ブロック図および動作概念図である。
図１０（Ｂ）において、例えばスイッチを周波数ｆでオン・オフを繰り返した時、等価的には端子４０，４１の間にＲ＝１／（Ｃ１・ｆ）なる抵抗が挿入された状態とみなすことができ、これは周知のスイッチトキャパシタの原理に基づいている。
すなわち、図１０（Ａ）は、入力電圧Ｖ１をそれよりも低い規定電圧Ｖ２に降圧して出力する降圧型ＤＣ−ＤＣレギュレータであって、電源入力側に設けられた第１コンデンサ３４と電源出力側に設けられた第２コンデンサ３６を備えるとともに、第１コンデンサ３４を電源側に接続して入力電圧Ｖ１により充電させた後、第１コンデンサ３４を電源側から切離すと同時に、第２コンデンサ３６に接続して充電電荷を転送させる動作を繰り返す切替回路３１と、第２コンデンサ３６から出力される電圧Ｖ２を監視し、規定の出力電圧を維持するように前記切替回路３１を制御する制御回路３３を備えている。
【０００３】
制御回路３３は、切替回路３１に切替信号を出力するための電圧制御発振器（以下、ＶＣＯ）３８と、第２コンデンサ３６の出力電圧と基準電圧Ｖｒｅｆとの誤差電圧を検出して、誤差電圧が得られている間、ＶＣＯ３８を動作させる一方、誤差電圧が０になった場合にＶＣＯ３８の動作を停止して切替回路３１の切替動作を停止する誤差検出回路３７と、ＶＣＯ３８の発振出力を受けて、切替回路３１のＦＥＴ３２，３５のゲート制御のための切替制御信号に変換し、その制御信号を出力するドライブ回路３９とで構成される。この降圧型ＤＣ−ＤＣレギュレータでは、ＶＣＯ３８は入力電圧の低下に応じて発振周波数が早くなるように設定されており、例えば、バッテリーからの入力電圧が使用時間の経過に伴って低下しても、ＶＣＯ３８の発振周波数を高くすることにより、出力電圧を規定電圧に保持するようにしている。
【０００４】
また、降圧回路に使用するチャージポンプ装置の例としては、例えば特許第２６１４９３８号公報がある。
図１１は、上記チャージポンプ装置のブロック構成図である。
この装置は、チャージポンプ回路５１と分圧回路５２と誤差増幅器５３とＶＣＯ５４と負荷５５から構成される。チャージポンプ回路５１は、スイッチングによりコンデンサの充電を行い、直流電圧を昇圧または降圧するものであり、分圧回路５２は例えばチャージポンプ回路５１の出力電圧を分圧抵抗の比で分圧するものであり、誤差増幅器５３は分圧回路５２から得られる出力電圧の分圧電圧と基準電圧とを比較して誤差電圧を増幅し、ＶＣＯ５４に対する電圧制御信号を出力している。さらに、ＶＣＯ５４は、直列接続された複数段のインバータと各段のインバータに設けた負荷トランジスタとを含み、各負荷トランジスタのゲートに誤差増幅器５３からの電圧制御信号を入力して負荷トランジスタのオン抵抗を可変させ、クロックの全期間で帰還をかけ、発振周波数を変化させている。
このような構成により、出力電圧を基準電圧と一致させるために最適な発振周波数をＶＣＯ５４により出力し、チャージポンプ回路５１を駆動させている。
【０００５】
【特許文献１】特許第３２２４７４４号公報
【特許文献２】特許第２６１４９３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
携帯電子機器においては、電源であるバッテリーの出力電圧をそれよりも低い電圧に降圧してＣＰＵなどの内部回路に供給することがしばしば行われている。このような用途に用いられる降圧回路としては、シリーズレギュレータや各種スイッチングレギュレータが存在し、一般的にはバッテリーの電力を効率的に変換することが重視され、コイルを用いたスイッチングレギュレータがよく知られている。上記タイプのスイッチングレギュレータは、入出力電圧の比で効率が決まってしまうシリーズレギュレータに比べて、比較的大きな出力電流を必要とする場合に特に効率が良いことから広く利用され、そのような条件下では現在の主流とも言える方法である。
しかしながら、この方法では、外付け部品としてコイルを用いることによる回路規模の大きさや、コスト、応答性などで満足できるものではなく、また、出力電流が小さい場合には、定常的に消費する電流の大きさが災いとなって、電力変換効率が劣化し、シリーズレギュレータに対して有している本来の利点が損われる、という問題点があった。
【０００７】
上記の問題点に対して、前述の特許第３２２４７４４号公報または特許第２６１４９３８号公報に記載のものでは、コイルを用いないスイッチトキャパシタ方式の降圧型ＤＣ−ＤＣレギュレータやチャージポンプ装置による電力変換手段を提供している。
しかしながら、上記公報に記載のものは、上記問題点は解決しているものの、前者の降圧型ＤＣ−ＤＣレギュレータでは入力電圧の降下に応じて発振周波数が上昇する複雑な機構のＶＣＯを用いながら、出力電流を決定する周波数は負荷に応じた可変制御ではなくオン／オフ制御されているため、負荷に対して常に最適化されるとは言い難い。
また、後者のチャージポンプ装置においては、負荷の状態に応じてＶＣＯの発振周波数が帰還制御されるが、応答性、消費電力、出力周波数範囲に優れたＶＣＯを実現することや、ＶＣＯの入力範囲と誤差増幅器の出力範囲を整合させるなど、実際には多くの調整が必要となる。
【０００８】
（目的）
本発明の目的は、これらの問題に鑑みてなされたものであって、より簡単な構成で、出力電圧を任意に設定することが可能であり、あらゆる負荷電流領域で電力変換効率が高く、応答性に優れ、小規模で、コイルを用いることのない安価な降圧回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の降圧回路は、高い電源電圧から任意の低い定電圧源を生成するスイッチトキャパシタ方式の降圧回路であって、一端をグランドに他端を入力端子と出力端子に交互に接続され、電荷の転送を主たる目的とする容量と、出力端子とグランドとの間に接続された出力電圧を平滑するための容量を備え、前記容量の接続状態を切り替えるタイミングを制御する手段として電圧制御発振器（ＶＣＯ）等の自励方式の発振器を用いることなく、比較器などの逐次判定により制御することを特徴としている。
また、前記の構成に加えて、容量の接続状態を切り替える制御手段として、電荷の転送を主たる目的とする容量の充電電圧を監視し、当該容量の充電電圧が任意の設定電圧を下回ったことを検出して接続状態を切り替えることも特徴としている。
【００１０】
また、前記の構成に加えて、容量の接続状態を切り替える制御手段として、出力電圧を監視し、出力電圧が任意の設定電圧を下回ったことを検出して接続状態を切り替えることも特徴としている。
また、前記の構成に加えて、電圧の監視において、監視電圧の分圧電圧が任意の設定電圧を下回ったことを検出して接続状態を切り替えることも特徴としている。
さらに、前記の構成に加えて、出力電圧が設定電圧を超えた状態を検出し、出力端子の余分な電荷を放電する機能を有することも特徴としている。
さらに、前記の構成に加えて、出力電圧が設定電圧より低下している状態を検出し、電荷の転送を主たる目的とする容量の静電容量を増加させることも特徴としている。
【発明の効果】
【００１１】
本発明によれば、容量の切替タイミングを電圧検出器を用いて直接制御するように構成しているため、出力電圧および出力電流に応じてスイッチの動作間隔が完全な停止状態から増幅器の応答時間で決まる最大周波数まで連続的に自動制御されるとともに、従来例で必要とされるＶＣＯの回路要素を省略することが可能である。
また、従来のＶＣＯを含むスイッチングレギュレータが負荷変動時にその応答遅延によりオーバーシュートやアンダーシュートを生じる問題に対しても、いくつかの優れた特性を有している。まず、オーバーシュートに関しては、ある値以上には発生しない。これは、電圧検出器が検出動作に至らない限り、切替信号Ｓ１の論理が反転しないことに基づいている。また、アンダーシュートに対しても、通常初段のアンプが応答し、次にＶＣＯが応答するまでかかる遅延時間をアンプのみの遅延で応答可能となるので、より短時間で電荷を供給することが可能である。
さらに、本発明の技術を応用した電源システムを構成する場合には、組み合わせる容量を許容されるリップルや、起動時間、出力電流値に応じて適宜選択できる外付け部品とし、他の回路要素をモノリシックにまとめることで、非常に汎用性のある降圧回路を実現することができる。
【００１２】
以下、実施例毎の効果を挙げると、下記の通りである。
本発明の第１の実施例によれば、高い電源電圧から任意の低い定電圧源を生成するスイッチトキャパシタ方式の降圧回路において、容量の接続状態を切り替える制御手段として自励方式の発振器を用いないため、回路構成を簡略化、省力化することが可能である。
本発明の第２の実施例によれば、電荷の転送を主たる目的とする容量の充電電圧と任意の設定電圧を比較器により比較し、その比較器の出力信号を直接用いて容量の接続状態を切り替えることとしたため、自励方式の発振器が不要となり、前記第１の実施例による効果に加えて、切替動作の間隔調整がより広範囲にかつ高速、正確に行えるようになる。
【００１３】
本発明の第３の実施例によれば、出力電圧と任意の設定電圧を比較器により比較し、その比較器の出力信号を直接用いて容量の接続状態を切り替えることとしたため、自励方式の発振器が不要となり、前記第１の実施例の効果に加えて、切替動作の間隔調整がより広範囲にかつ高速に、正確に行えるようになる。
本発明の第４の実施例によれば、前記第１〜第３の実施例による効果はそのままに、監視電圧の分圧電圧を基準電圧と比較するため、降圧回路の出力電圧を基準電圧の抵抗比で調整できるようになる。
本発明の第５の実施例によれば、前記第１〜第４の実施例による効果はそのままに、出力端子に生じた余分な電荷を放電することが可能であるため、何等かの要因で生じた出力電圧の過度な上昇を回避することが可能である。
本発明の第６の実施例によれば、第１〜第５の実施例による効果はそのままに、電荷転送用の容量値を状況に応じて、適宜調整することができるので、リップルを抑制しながら大きな出力電流を供給したり、電源投入初期の起動時間を短縮化することが可能である。
【発明を実施するための最良の形態】
【００１４】
（第１の実施例）
図１（Ａ）は、本発明の第１の実施例を示す降圧回路の構成図であり、図１（Ｂ）はその動作概念図である。
まず、図１（Ｂ）に示すように結線された回路を用いて、容量Ｃ３に電荷を転送する場合を考える。電荷の転送に用いられる静電容量の等しい第１および第２の容量Ｃ１，Ｃ２が備えられ、これら一端はグランドに、他端はスイッチＳＷ１，ＳＷ２に接続されている。
また、ＳＷ１，ＳＷ２はそれぞれ一方の容量が電源（入力端子）に接続されて充電を行っている時には、他方の容量を出力端子に備えられた容量Ｃ３と並列接続して放電するように動作し、切替信号Ｓ１により同期して切り替わるように構成されている。すなわち、出力端子−グランド間に接続されている容量は、常にＣ１＋Ｃ３と等しい静電容量を持ち、一回のＳＷの動作で、Ｑ１＝Ｃ１・（Ｖｉｎ−Ｖｏｕｔ）なる電荷を出力端子に転送することにより、出力電圧を△Ｖ＝Ｑ１／（Ｃ１＋Ｃ３）なる電圧だけ上昇させる。この動作を有限回だけ繰り返すことにより、毎回上記△Ｖずつ出力電圧が上昇し、やがて電源電圧Ｖｉｎと等しくなって出力電圧の上昇は終了する。
【００１５】
上記の動作により、ＳＷの動作をある回数で停止すれば、出力電圧を任意の電圧に保持することが可能である。また、同時に、出力端子からグランドに負荷が接続されて電流が流れているとすれば、電流の流出は単位時間当りの電荷の放電であるため、ＳＷの動作間隔をその電流に応じて調整することにより、同じく任意の電圧に保持することが可能であることが分かる。
次に、ＳＷの動作間隔については、以下の方法で制御することができる。今、出力端子から得たい所望の電圧をＶｓｅｔとし、Ｃ１，Ｃ２の充電電圧を電圧比較器を用いて逐次Ｖｓｅｔと比較することを考える。Ｃ１には毎回Ｓ１＝Ｈのタイミングで電源電圧Ｖｉｎと同じ電圧に充電され、Ｓ１＝Ｌになった瞬間に電荷の転送によってＶｏｕｔ電圧になる。
【００１６】
図１（Ａ）の動作初期においては、Ｖｏｕｔ＜Ｖｓｅｔであることが想定されるが、Ｖｏｕｔ＜Ｖｓｅｔの状態では、毎回Ｓ１＝ＬのタイミングでＣ１の端子電圧はＶｓｅｔ未満であることが検出され、一方、Ｃ２は同様に毎回Ｓ１＝ＨのタイミングでＶｓｅｔ未満であることが検出されることになる。また、出力電圧が上昇して、やがてＶｏｕｔ＝Ｖｓｅｔに達すると、Ｓ１＝ＬとなってもＣ１の端子電圧はＶｓｅｔ＋△Ｖとなって、電圧検出器は直ちには検出動作に至らず、その検出動作は出力電流により出力電圧がＶｓｅｔを下回る瞬間まで維持される。つまり、出力電圧がＶｓｅｔ未満の間は毎ＳＷ動作の度にＣ１，Ｃ２における検出動作が交互に繰り返され、出力電圧がＶｓｅｔを超えるとＳＷの状態にかかわらず、検出動作が停止することになる。従って、逆説的ではあるが、これら電圧検出器の検出動作に連動して、その都度Ｓ１が反転するように構成すれば、結果的に常にＶｏｕｔ＝Ｖｓｅｔを維持するようにＳＷの動作間隔を制御することが可能となる。
【００１７】
図２は、図１のシステムを具体的な回路、素子で示した図であり、図３は同じく動作時の各部の電圧波形を示すタイミングチャートである。
図２の切替信号発生回路１１において、本実施例では一般的な差動増幅回路による２つの電圧検出器７，８、単純なＲＳフリップフロップを形成する２つのＮＯＲ回路１２，１３を用いているが、Ｃ１，Ｃ２の充電電圧に応じて同種の切替信号Ｓ１を発生可能な回路であれば代用することが可能である。
また、同様に切替回路１０において、１〜４の４つのＰチャンネルＭＯＳトランジスタを用いているが、導通状態を制御することが可能な手段であれば、この構成に限定されず、例えばバイポーラトランジスタを用いたものであっても良い。
以上の回路構成により、容量Ｃ１，Ｃ２の充電電圧をそれぞれ外部から与えられている基準電圧Ｖｒｅｆと比較して、何れかの容量の充電電圧が低下したことを検出し、切替信号Ｓ１が変化するように構成している。
【００１８】
図３に示すように、容量Ｃ１，Ｃ２は、互いに充電時には瞬時に電源電圧まで充電されるので、該当する電圧検出器７，８はＬレベル（図３ではパルス無）を出力し、放電時には出力電流に応じて出力電圧が基準電圧Ｖｒｅｆのレベルまで降下すると、電圧検出器７，８がＨレベル（図３ではパルス有）を出力して、切替信号Ｓ１の論理を変化させる。すなわち、Ｃ１の検出出力Ｈレベルでは切替Ｌ信号、Ｃ２の検出出力Ｈレベルでは切替Ｈ信号を切替回路１０に出力する。その結果、切替回路１０では、切替Ｌ信号によりＰチャンネルＭＯＳトランジスタ１をオンして、Ｃ１に充電電流を供給するとともに、ＰチャンネルＭＯＳトランジスタ４をオンして、Ｃ３およびＣ２の放電電流を出力する。また、切替Ｈ信号がインバータ１４を通過した信号により、ＰチャンネルＭＯＳトランジスタ３をオンして、Ｃ２に充電電流を供給するとともに、ＰチャンネルＭＯＳトランジスタ２をオンして、Ｃ３およびＣ１の放電電流を出力する。出力端子６における出力電圧は、図３の出力電圧に示すように、軽負荷時の電圧波形となる。
重負荷時または電源投入初期の場合の動作波形は、図３の右側に示されている。切替周波数が高いので、連続的に切替信号Ｓ１が出力され、出力端子における出力電圧は完全な鋸歯状波となる。
【００１９】
このようにして、出力電流に応じて切替信号Ｓ１の周波数が完全な出力固定状態から最大周波数まで連続して自動調整されることになる。
なお、図２の回路の最大出力電流や電源投入から出力電圧が立ち上がるまでの時間は、容量Ｃ１，Ｃ２の値と最大周波数を決定する電圧検出器７，８の応答時間で決定される。
一般的なＣＭＯＳプロセスを用いて電圧検出器７，８を構成した場合には、その応答時間はほぼ一桁のμ秒以下と考えられるが、例えばこれを仮に２μＳとし、Ｃ１，Ｃ２の容量を０．１μＦ、入出力電圧差を１０Ｖとすると、毎２μＳに１μクーロンの電荷を転送することが可能となり、負荷に対する最大出力電流は５００ｍＡとなる。
【００２０】
図４は、第１の実施例における既存のＣＭＯＳプロセスによるシミュレーション結果を示す図である。
図４では、既存のＣＭＯＳプロセス情報を用いて、Ｃ１＝Ｃ２＝０．１μＦ、Ｃ３＝１０μＦの容量を組み合わせて、１０Ｖの電源電圧から３Ｖの定電圧出力を得るように構成した場合のシミュレーション結果を示している。
この時の負荷は出力電流１０ｍＡに相当する値であるが、電源投入初期の出力０Ｖの状態から凡そ５０μＳの時間で出力電圧が立ち上がり、出力電圧と出力電流の状況に応じてＳＷの動作間隔が調整される様子が示されている。図４において、縦軸は電圧（Ｖ）、横軸は時間（μＳ）であって、太線は出力電圧であり、縦線状の矩形波は切替信号Ｓ１である。図４からも明らかなように、出力電圧が一定電圧（３Ｖ）になるまでは切替信号Ｓ１の反転間隔が短かく、一定電圧に到達した後は約７０μＳと長く制御されている。
【００２１】
この他に、同条件にて概ね１μＡ〜４００ｍＡまでの出力電流に対して、３Ｖの定電圧出力を良好に維持できることが確認できた（この時の電圧検出器７，８の駆動電流は、それぞれ２０μＡであった）。なお、容量切替時に発生する出力電圧のリップル（前記、動作説明中に電圧変動△Ｖに相当する）も、またＣ１，Ｃ２とＣ３の静電容量比によって決定され、例えば上記の容量比では約７０ｍＶであるが、Ｃ３を４７μＦとすれば、１５ｍＶに軽減される。
次に、図２の回路が消費するエネルギーについて説明する。例えば、今入出力電圧差をＶｄ、図２の回路で一回のＳＷ動作により転送する電荷をＱｓとすると、これと同量の電荷をシリーズレギュレータで出力する場合、ドライバーの両端の電位差は常にＶｄで一定であるため、ドライバーで消費されるエネルギーはＷ＝Ｖｄ・Ｑｓにより求めることができる。
【００２２】
一方、この回路では、電荷ＱをＣ１からＣ３に転送する過程において、切替信号Ｓ１が反転した直後は容量間の電圧差はＶｄであるが、電荷の転送とともにその電圧差は消滅し、Ｓ１が次に反転する直前には、電圧差は０Ｖである。
従って、この間の電圧差の変動を仮に直線で近似すれば、電荷Ｑの転送において消費されるエネルギーはＷ＝（１／２）・Ｖｄ・Ｑｓとなって、シリーズレギュレータの約半分に抑えられていることになる。このように、本実施例の降圧回路では、電荷の転送効率が良いスイッチトキャパシタの原理を採用しながら、それに加えて容量の切替タイミングを応答性、省電力に優れた構成で広範囲に調整しているため、無駄がなく、負荷変動にも優れた特性を有した降圧回路を実現することができる。
【００２３】
（第２の実施例）
図５は、本発明の第２の実施例を示す降圧回路の構成図である。
本実施例は、第１の実施例の回路より特性はやや劣化するものの、より少ない素子数で実現可能な降圧回路を示している。本実施例では、Ｃ２の容量と付随するＳＷ、回路要素を省略し、Ｃ１のみで電荷を転送している。すなわち、Ｃ１がＣ３に接続されている状態において、出力電圧が基準電圧Ｖｒｅｆのレベルより低下しているときには、切替信号Ｓ１（Ｌ）が出力されるので、インバータ１４を通過した信号により、ＰチャンネルＭＯＳトランジスタ２をオフしてＣ１からＣ３への電荷の転送を停止するとともに、ＰチャンネルＭＯＳトランジスタ１をオンしてＣ１を充電する。一方、Ｃ１が充電され、あるいはＣ１がＣ３に接続されている状態において、Ｃ１＞Ｖｒｅｆのときには、切替信号Ｓ１（Ｈ）が出力されるので、ＰチャンネルＭＯＳトランジスタ１をオフしてＣ１への充電を停止するとともに、ＰチャンネルＭＯＳトランジスタ２をオンして、Ｃ１からＣ３ヘ電荷を転送すると同時に、出力端子６にＣ１，Ｃ３の電圧を出力する。
また、この第２の実施例の望ましい形態として、電圧検出器７の出力は適当な遅延要素を含むことができる。この遅延要素によりＰチャンネルＭＯＳトランジスタ１および２がともにオンして、バランスすることを回避できる。また、電圧検出器７はヒステリシスを内蔵することができる。すなわち、Ｃ１の充電電圧が低下した状態を検出する電圧をＶｒｅｆよりも高い任意の電圧としてもよい。
この第２の実施例では、出力可能な電流量が約半分となるが、回路素子を極限まで減少させることが可能である。
【００２４】
（第３の実施例）
図６は、本発明の第３の実施例を示す降圧回路の構成図である。
本実施例では、出力電圧を直接監視することによりＳＷの切替タイミングを制御する方法である。すなわち、本実施例では、一つの電圧検出器７とＮＡＮＤ回路２２、インバータ２３、２４、Ｄフリップフロップ２５により切替信号発生回路１１を構成する。Ｄフリップフロップ２５は、入力クロックの立ち下がりで出力が反転し、それに連動して一回のＳＷ動作が行われる。電圧検出器７は、Ｃ３の端子電圧すなわち出力端子６の出力電圧を直接監視し、出力電圧が基準電圧を下回るようになる度毎に、Ｄフリップフロップ２５の入力クロックが立ち下がるように構成されている。なお、電源投入初期など一回の電荷転送で補えないほど出力電圧が下回っている状態では、ＮＡＮＤ回路２２とインバータ２３，２４で決定される最大周波数のクロックでＤフリップフロップが駆動される。勿論、同種の切替信号Ｓ１を発生可能な回路ならば、代用することが可能であるが、例えば、図６に示す構成では図２に示す構成のものに比べて電圧検出器７が一つで構成されるため、省電力化の点でも有利である。ただ、同量の電荷を転送するためには電圧検出器の反転が倍だけ必要であるため、出力可能な電流量に制限をうける。
【００２５】
（第４の実施例）
図７は、本発明の第４の実施例を示す降圧回路の構成図である。
図７の実施例は図２の構成とほぼ同じであるが、本実施例では電圧監視において抵抗分圧（Ｒ２／（Ｒ１＋Ｒ２）およびＲ４／（Ｒ３＋Ｒ４））したものを基準電圧Ｖｒｅｆと比較するため、基準電圧の抵抗比倍された定電圧出力を得ることが可能となる。
【００２６】
（第５の実施例）
図８は、本発明の第５の実施例を示す降圧回路の構成図である。
本実施例では、電圧検出器７，８の出力が長時間Ｌレベルを維持している状況をＮＯＲ回路１５で検出し、このＮＯＲ回路１５の出力がＨレベルの時に出力端子−グランド間に抵抗Ｒ５が接続されるように構成したので、出力電圧が定常的に設定電圧を超えている時に、抵抗Ｒ５を介して余分な電荷を放電させることができる。例えば、本実施例の降圧回路では、ＳＷのオン抵抗はできる限り小さくなるように構成する必要があるが、その場合に、周囲温度の上昇などによりＳＷを完全にオフ制御されない状況に陥る危険性がある。
そのような場合に、本実施例では、出力端子に生じる余分な電荷を放電することが可能であるため、出力電圧の過度な上昇を回避することができる。
勿論、図８に示した回路構成に限らず、例えば、図８の下方に示した（代案）誤差増幅回路を用いた構成を含めて、同期な状況下で出力端子の電荷を放電することができる回路構成ならば代用可能である。
【００２７】
（第６の実施例）
図９は、本発明の第６の実施例を示す降圧回路の構成図である。
本実施例では、既存の電荷転送用の容量不足を補うために、容量Ｃ１ａ（Ｃ２ａ）をＣ１（Ｃ２）と並列接続させたものである。そして、並列接続の制御回路として、新たに容量調整回路２１を設けている。容量調整回路２１は、出力電圧の低周波成分を外部から与えられる第２の基準電圧１８と比較し、出力電圧が定常的に低い状態にある場合には、容量Ｃ１（Ｃ２）の値を増加するように調整している。例えば、定常的なリップルを抑制するには、Ｃ１（Ｃ２）とＣ３の容量比を大きく取った方がよいが、そのようにすると負荷が増加した場合に今度は出力電圧を維持することができないという問題が起こる可能性がある。そのような場合に、本実施例では、容量比を変更することができるため、リップルを抑えながら大きな出力電流を供給したり、電源投入初期の起動時間を短縮化することが可能になる。勿論、容量調整の手段は、図示した回路に限らず、同様な状況下でＣ１（Ｃ２）の容量値を変更することが可能な回路であれば代用可能であって、例えば切替信号Ｓ１の周波数を監視することにより実現してもよい。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施例を示す降圧回路の構成図および動作概念図である。
【図２】図１の具体的回路で示した降圧回路の構成図である。
【図３】図２における動作時の各部の電圧波形図である。
【図４】第１の実施例の既存ＣＭＯＳプロセスによるシミュレーション結果を示す図である。
【図５】本発明の第２の実施例を示す降圧回路の構成図である。
【図６】本発明の第３の実施例を示す降圧回路の構成図である。
【図７】本発明の第４の実施例を示す降圧回路の構成図である。
【図８】本発明の第５の実施例を示す降圧回路の構成図および代案図である。
【図９】本発明の第６の実施例を示す降圧回路の構成図である。
【図１０】特許第３２２４７４４号公報に記載の第１の従来例を示す図である。
【図１１】特許第２６１４９３８号公報に記載の第２の従来例を示す図である。
【符号の説明】
【００２９】
１〜４…ＰチャンネルＭＯＳトランジスタ、５…入力端子、６…出力端子、
７，８…電圧検出器、１２，１３…フリップフロップ回路、１１…切替信号発生回路、
１０…切替回路、９…基準電圧（Ｖｓｅｔ電圧）、１４…インバータ、
２２…ＮＡＮＤ回路、２３，２４…インバータ、２５…Ｄフリップフロップ、
１５…ＮＯＲ回路、１９，２０…ＰチャンネルＭＯＳトランジスタ、
１６…ＮチャンネルＭＯＳトランジスタ、１７…誤差増幅器、１８…基準電圧、
２１…容量調整回路、Ｓ１…切替信号、ＳＷ１，ＳＷ２…スイッチ、Ｃ１〜Ｃ３…容量、
Ｖｉｎ…入力電圧、Ｖｏｕｔ…出力電圧、Ｄ１，Ｄ２…ダイオード、Ｒ７，Ｒ８…抵抗、
Ｃ５，Ｃ６…容量、  Ｒ６…抵抗、Ｃ４…容量、Ｃ１ａ，Ｃ２ａ…補助容量。
【図１】
2005184900.tif 000003
【図２】
2005184900.tif 000004
【図３】
2005184900.tif 000005
【図４】
2005184900.tif 000006
【図５】
2005184900.tif 000007
【図６】
2005184900.tif 000008
【図７】
2005184900.tif 000009
【図８】
2005184900.tif 000010
【図９】
2005184900.tif 000011
【図１０】
2005184900.tif 000012
【図１１】
2005184900.tif 000013