(57)【要約】【課題】得られる信号を２相のアナログ信号と２相のデジタル信号とし、それぞれの信号状態を検出して演算し、使い分け高速、低速に拘わらず、正確な位置情報を得る。【解決手段】エンコーダなどのセンサ１のアナログ信号Ａ、Ｂをコンパレータ部２で２値化し、計数部４による計数値によってデジタルパルス信号を得ると共に、アナログ信号Ａ、ＢをＡ／Ｄ変換部３を介して得て、デジタルパルス信号とアナログ信号を同時に用いて位置情報を得る【選択図】図１
2005127762.tif 000002
【特許請求の範囲】
【請求項１】
光学的又は磁気的にオン・オフの細かいスケールピッチを持つスケールと、該スケールに対し相対移動し前記スケールピッチに関係付けして配設した検出センサと、該検出センサから得られたデジタルパルス信号とアナログ信号を同時に用いて位置情報を演算する位置検出手段とを有し、該位置検出手段は前記デジタル信号から得られる計数値と前記アナログ信号を演算して得られる位置情報を組み合わせた情報とを得ることを特徴とするセンサ信号処理装置。
【請求項２】
前記アナログ信号の演算は、前記検出センサから得られる２相の信号の除算及びｔａｎ-1演算を行って前記位置情報を得るようにしたことを特徴とする請求項１に記載のセンサ信号処理装置。
【請求項３】
前記アナログ信号の演算は、前記検出センサから得られる２相の信号の関係により演算内容を変更することを特徴とする請求項１に記載のセンサ信号処理装置。
【請求項４】
前記２相の関係は除算結果が或る値以下の範囲になる領域を使用し、前記除算結果をｔａｎ-1演算した結果により、前記デジタル信号から得られる前記計数値に加えて前記計数値を変更することを特徴とする請求項２に記載のセンサ信号処理装置。
【請求項５】
演算した前記位置情報とそのときの前記２相のアナログ信号関係が整合性がないときに補正を行うことを特徴とする請求項２に記載のセンサ信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変位測定や角度測定に用いられるセンサ信号処理装置に関するものである。
【背景技術】
【０００２】
近年、位置検出用センサとしてエンコーダが広く用いられている。このエンコーダは光学式と磁気式と大きくに分かれ、それぞれ利点と欠点を有している。このようなエンコーダにおいて高分解能化の手段として、最近ではエンコーダのスケールピッチを細かくするのではなく、エンコーダからアナログの正弦波を出力し、その信号を電気的に逓倍することにより分解能を上げるという手法が用いられている。
【０００３】
図１１は位置検出センサとして使用される光学式エンコーダに用いられている受光素子部のフォトダイオードアレイのパターン例と、検出される光の明暗パターンとの関係を示している。光の明暗パターンに対し、フォトダイオード群Ｓ１〜Ｓ４は０°、９０°、１８０゜、２７０゜と位相がずれた位置関係で配置されている。
【０００４】
図１２の処理回路において、フォトダイオード群Ｓ１〜Ｓ４から得られた電流は電圧に変換する電流電圧変換回路３００ａ〜３００ｄに入力される。電流電圧変換された信号はそれぞれ０°、９０°、１８０゜、２７０゜ずれた信号であり、差動増幅器３０１ａ、３０１ｂにおいてＡ（Ｓ３−Ｓ１）、Ｂ（Ｓ４−Ｓ２）と差動増幅することにより、０°、９０°と位相がずれたＡ、Ｂの２相のアナログ正弦波電圧信号が得られる。
【０００５】
実際のエンコーダでは、このアナログ正弦波電圧信号Ａ、Ｂをそのまま用いたり、コンパレータを介してデジタル信号として計数などの処理回路に入力して使用する。
【０００６】
図１３はアナログ２相信号を用いて１次信号のピッチを１６分割することができる特許文献１による従来例の抵抗分割回路の例を示している。Ａｓｉｎθ信号、Ａｃｏｓθ信号はバッファ増幅器２０Ａ、２０Ｂに入力され、反転増幅器２２によりバッファ増幅器２０Ａの出力を反転した信号−Ａｓｉｎθと共に、抵抗アレイ１６の節点に印加する。抵抗アレイ１６の各節点に対応して計８個のコンパレータ２４Ａ〜２４Ｈが設けられ、各コンパレータ２４Ａ〜２４Ｈに比較用の参照電圧Ｖｒを参照電圧設定器２６から供給し、コンパレータ２４Ａ〜２４Ｈの出力を排他的ＯＲゲート２８Ａ〜２８Ｆにより合成し、発振器３２を接続した方向弁別回路３０を介して出力される。
【０００７】
【特許文献１】スイス国特許第４０７５６９号公報
【０００８】
この分割回路においては、抵抗アレイ１６の抵抗Ｒ１：Ｒ２：Ｒ３：Ｒ４の値が、それぞれ１：０．７０７：０．７０７：１の比率に設定されており、１８０゜を８分割しているので、３６０゜では１６分割される。
【０００９】
図１４は他の従来例を示すブロック回路構成図である。この従来例は光学式エンコーダの構成であり、センサ部分４１と信号処理回路部４２から構成され、センサ部分４１は発光素子５１、スケール５４、５５、受光素子５２から成っている。センサ出力としては受光素子５２から得られた信号を増幅器６４を介して増幅し、演算処理することでＡｓｉｎθ、Ｂｃｏｓθのアナログ信号を出力する。
【００１０】
次に、これらのＡｓｉｎθ、Ｂｃｏｓθのアナログ信号は第１及び第２のＡ／Ｄ変換器６１、６２に入力され、デジタルデータに変換される。デジタル変換された出力信号ＤＡ、ＤＢは読出し専用メモリのＲＯＭ６３に供給され、更に同期回路６６により出力信号ＤＡ、ＤＢに対応したアナログ振幅レベル(ＤＡ)2・(ＤＢ)2、及び周期及びＰＡ／ＰＢ変換回路６７による位置情報ｔａｎ-1(ＤＡ／ＤＢ)が出力されるようになっている。クロック発生回路６５はデータサンプリングのタイミングを決めるものであり、クロックパルスのタイミングによりデータが更新される。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このような信号逓倍回路において、抵抗分割を用いる場合には、高分解能化するために逓倍数を増やそうとすると回路構成が大きくなり、コストが大きくなる。また、Ａ／Ｄ変換して得られた値をテーブルとして位置情報に変換する手段では、テーブルに相当するメモリを持たなければならず、高分解能にするほどメモリの容量を増やす必要があり、同様に回路規模が大きくなる。
【００１２】
図１４で示した従来の電気逓倍回路では、センサ部分４１からの出力はアナログ信号のみで、その信号をクロックパルスのタイミングでサンプリングしていたが、前述したように移動体の速度が速くエンコーダ出力の周波数が高いときにはＡ／Ｄ変換器６１、６２の能力が追い付かず、得られるアナログ信号の波数を間違って計数することがある。
【００１３】
本発明の目的は、前述の課題を解決するために、検出センサからアナログとデジタルの両方の信号が得られるようにし、演算により正確な位置情報が得られるセンサ信号処理装置を提供することにある。
【課題を解決するための手段】
【００１４】
上述の目的を達成するための本発明に係るセンサ信号処理装置は、光学的又は磁気的にオン・オフの細かいスケールピッチを持つスケールと、該スケールに対し相対移動し前記スケールピッチに関係付けして配設した検出センサと、該検出センサから得られたデジタルパルス信号とアナログ信号を同時に用いて位置情報を演算する位置検出手段とを有し、該位置検出手段は前記デジタル信号から得られる計数値と前記アナログ信号を演算して得られる位置情報を組み合わせた情報とを得ることを特徴とする。
【発明の効果】
【００１５】
本発明に係るセンサ信号処理装置によれば、得られる信号を２相のアナログ信号と２相のデジタル信号とし、それぞれの信号状態を検出し演算して、使い分けることにより高速、低速に拘わらず、正確な位置情報を得ることが可能となる。例えば、被測定物の移動速度が高速な場合はデジタルの信号のみを用い、停止寸前の低速のときにはアナログ信号を用いることもできる。
【発明を実施するための最良の形態】
【００１６】
図１は実施例１の信号処理のブロック回路構成図を示し、センサ１はエンコーダなどの光学的又は磁気的にオン・オフの細かいスケールピッチを持つスケールと、このスケールに対し相対移動しスケールピッチに関係付けして配設された検出センサであり、センサ１から出力されるエンコーダなどのアナログ信号Ａ、Ｂをそれぞれデジタル信号に２値化するコンパレータ部２、Ａ／Ｄ変換するＡ／Ｄ変換部３に並列的に接続されている。
【００１７】
コンパレータ部２の出力は計数部４を介し、Ａ／Ｄ変換部３の出力と共にＣＰＵなどの演算処理部５に接続されている。ここで、Ａ／Ｄ変換部３、計数部４、演算処理部５は１つのマイクロコンピュータ６としてまとめられている。
【００１８】
本実施例１では、センサ１からデジタル信号、アナログ信号が共に得られるようにし、デジタル信号も計数している。この構成によると、Ａ／Ｄ変換部３が常に正しく出力していなくとも、計数部４の計数値によってセンサ１によって移動量を検出することが可能となる。
【００１９】
図２は演算処理部５における演算処理のフローチャート図を示し、図３〜図５はこの演算過程における波形を示している。先ず、演算処理部５に入力される信号は、図３に示すような位置情報に対する出力のデジタル信号ＤＡ、ＤＢとアナログ信号Ａ、Ｂである。このデジタル信号ＤＡ、ＤＢはアナログ信号Ａ、Ｂを基準にコンパレータ部２で作成したものであり、中心電圧よりも高いときハイレベル、低いときにローレベルとなる。
【００２０】
通常では、被測定物が高速で動いているときや、装置の立ち上げ時などは細かい位置を検出する必要がないため、デジタル信号ＤＡ、ＤＢのみを計数して動作する。このとき、計数部４ではデジタル信号ＤＡ、ＤＢから４逓倍された計数値が得られる。
【００２１】
ここで、より細かい位置精度が必要なモードになると、図２のフローチャート図において、先ず計数部４にデジタル信号ＤＡ、ＤＢ、Ａ／Ｄ変換部３にアナログ信号Ａ、Ｂが入力し、アナログ信号Ａ、Ｂは演算し易いようにオフセット電圧を削除する。次に、アナログ信号Ａ、Ｂを０〜３６０°の電気角とし、アナログＡ相、Ｂ相の関係から、どの位置にあるかを次の条件から算出するために演算する。
（１）Ａ＞＝｜Ｂ｜：４５°〜１３５°
（２）Ｂ＜＝｜Ａ｜：１３５°〜２２５°
（３）Ａ＜＝｜Ｂ｜：２２５°〜３１５°
（４）Ｂ＞＝｜Ａ｜：３１５°〜４５°
【００２２】
Ａ相、Ｂ相が（１）〜（４）の関係からどの領域にあるかが決まると、Ａ、Ｂ相間で除算する。
【００２３】
図４は図３に示す１波分を拡大したＡ相、Ｂ相の除算結果である。ここで、Ａ相、Ｂ相の信号の位置関係によりＡ相を分母とするのか、Ｂ相を分母とするのかを決定する。このとき、小さい数で除算して無限大に近い値になるのを避けるため、除算結果が１よりも大きくならないように、分母をＡ相かＢ相かに決めている。ここで、４５°〜１３５°、２２５゜〜３１５°の範囲では除算結果がマイナスの傾きを持つので、図２のフローチャート図のように実際には符号を反転している。
【００２４】
更にｔａｎ-1の演算をすると、図５に示すように電気角に比例した値が得られる。また、それを１周期を分割した数に割り付けることで、分解能に応じた計数値が得られる。図５では１周期を１０２４等分し、計数部４は１周期分で１０２４計数する。Ａ相、Ｂ相間で除算し、ｔａｎ-1の演算を行った結果が負になったときは、粗カウンタ値の計数値が１つ小さい領域なので、１／４周期分のパルス２５６パルスを加える。１周期の正弦波を１０２４分割したときに、その波のどの位置にあるかを演算して数値化したものをＰｌｓとすると、例えばＲａｄが１８０゜の位置とするとＲａｄ＝πなのでＰｌｓ＝５１２となり、９０゜の位置であればＰｌｓ＝１０２７／４＝２５６となる。従って、最終的に粗カウンタ値のデータ×２５６＋Ｐｌｓにより位置計数値が得られる。
【００２５】
図６は実施例２の信号処理のブロック回路構成図を示し、図１に示したコンパレータ部２はセンサ１’に内蔵されている。図７はデジタル信号とアナログ信号を同時に出力するセンサヘッドの回路構成図を示している。図８はデジタル信号の計数が切換わるタイミングとアナログ信号の除算結果の一部を示し、本実施例２はセンサ１’自体からデジタル信号ＤＡ、ＤＢが出力されるようにして、特性の改善を図っている。
【００２６】
実施例１のように、センサ１から得られたアナログ信号Ａ、Ｂを２値化してデジタル信号ＤＡ、ＤＢを得るようにした場合に、図８から分かるように２値化するコンパレータ部２はヒステリシスを持つため、パルスの切換わりはアナログ信号Ａ、Ｂのゼロクロスのタイミングよりも遅れる。すると、アナログ信号Ａ、Ｂがゼロクロスを通過したにも拘わらず、パルスは切換わらない部分が生ずるので、演算結果の計数値が２５６ずれてしまい、大きな誤差となる。
【００２７】
この問題を解決するために、デジタル信号の遅れが生じないように、図７に示すようにセンサ１’の内部からデジタル信号を出力する。フォトダイオード群Ｓ１〜Ｓ４の後方にそれぞれ電流／電圧変換器１１が設けられている。フォトダイオード群Ｓ１〜Ｓ４からはそれぞれ９０°位相がずれた信号が出力され、図７ではＳ１とＳ３、Ｓ２とＳ４のそれぞれ位相が１８０°ずれた信号をコンパレータ部１２のプラスとマイナス入力して２値化してデジタル信号ＤＡ、ＤＢを得る。
【００２８】
このような構成にすると、後段の差動増幅器１３はＤＣオフセットの影響を受けることがなく、コンパレータ部１２の入力がプッシュプルの構成になるので、図８に示すマーカが付いている信号のように、アナログ信号Ａ、Ｂに対して遅れのないデジタル信号ＤＡ、ＤＢが得られ、演算結果に誤差が生ずることがなくなる。
【００２９】
図９は実施例３を構成する演算処理部の処理フローチャート図を示し、図１０はデジタル信号ＤＡ、ＤＢの計数が切換わるタイミングとアナログ信号Ａ、Ｂの除算結果の一部を示している。
【００３０】
図１０から分かるように、実施例２のような回路構成にしても、コンパレータ部２のヒステリシスは零にはできないので、より高分解能つまり図１０のように０．２゜ピッチで位置を検出すると、アナログ信号Ａ、Ｂのゼロクロスに対しデジタル信号ＤＡ、ＤＢの位置がずれることになる。
【００３１】
ここで、図３に示すようにデジタル信号の１周期の４逓倍信号の部分電気角の小さい順に０〜３と並べたとき、図１０では１と２の切換わりポイントとなる。
【００３２】
例えば、アナログ信号Ａ、Ｂの電気角の位置が０〜９０°の中のデジタル信号ＤＡ、ＤＢが切換わる付近を除いた部分で、原点信号などを用いて０の領域であるようにリセットすると、
（１）４５°〜１３５°：Ｐｌｓ＜０→領域０（粗カウンタ値＝４×ｎ）、Ｐｌｓ＞０→領域１（粗カウンタ値＝４×ｎ＋１）
（２）１３５°〜２２５°：Ｐｌｓ＜０→領域１（粗カウンタ値＝４×ｎ＋１）、Ｐｌｓ＞０→領域２（粗カウンタ値＝４×ｎ＋２）
（３）２２５°〜３１５°：Ｐｌｓ＜０→領域２（粗カウンタ値＝４×ｎ＋２）、Ｐｌｓ＞０→領域３（粗カウンタ値＝４×ｎ＋３）
（４）３１５°〜４５°：Ｐｌｓ＜０→領域３（粗カウンタ値＝４×ｎ＋３）、Ｐｌｓ＞０→領域０（粗カウンタ値＝４×ｎ）
となり、これらの関係から整合性がないＰｌｓの符号と粗カウンタ値の結果が得られた場合に、上記のエラーが発生していると判断し、粗カウンタ値に補正をかける。
【００３３】
図９のフローチャート図に示すように、デジタルパルス信号とアナログ信号の関係に整合性がないときには、位置検出の計数値に補正をかける構成にすることで、より分解能が高い使用状況においても正確な位置情報が得られる。
【図面の簡単な説明】
【００３４】
【図１】実施例１のブロック回路構成図である。
【図２】信号処理のフローチャート図である。
【図３】演算処理部に入力される信号のグラフ図である。
【図４】アナログ信号の除算結果のグラフ図である。
【図５】アナログ信号のｔａｎ-1演算結果のグラフ図である。
【図６】実施例２のブロック回路構成図である。
【図７】エンコーダ信号処理回路の回路構成図である。
【図８】演算部の処理波形図である。
【図９】実施例３の信号処理のフローチャート図である。
【図１０】実施例４の演算部の処理波形図である。
【図１１】フォトダイオード群のパターン例と検出される光の明暗パターンとの関係の説明図である。
【図１２】従来の光学式エンコーダの受光素子群から得られた信号を処理する処理回路図である。
【図１３】従来の信号処理回路図である。
【図１４】他の従来例の信号処理ブロック回路構成図である。
【符号の説明】
【００３５】
１、１’  センサ
２、１２  コンパレータ部
３  Ａ／Ｄ変換部
４  計数部
５  演算処理部
６  マイクロコンピュータ
１１  電流／電圧変換器
１３  差動増幅器
Ｓ１〜Ｓ４  受光素子エレメント
【図１】
2005127762.tif 000003
【図２】
2005127762.tif 000004
【図３】
2005127762.tif 000005
【図４】
2005127762.tif 000006
【図５】
2005127762.tif 000007
【図６】
2005127762.tif 000008
【図７】
2005127762.tif 000009
【図８】
2005127762.tif 000010
【図９】
2005127762.tif 000011
【図１０】
2005127762.tif 000012
【図１１】
2005127762.tif 000013
【図１２】
2005127762.tif 000014
【図１３】
2005127762.tif 000015
【図１４】
2005127762.tif 000016