(57)【要約】【課題】ＭＯＳ集積回路基板上に形成するポリフェーズフィルタの特性のバラツキを減らすことである。【解決手段】ポリフェーズフィルタ１１の１段目の４個の抵抗Ｒ１ａ〜Ｒ１ｄを、図１の縦方向に接近させて配置する。同様に１段目の４個のコンデンサＣ１ａ〜Ｃ１ｄも縦方向に接近させて配置する。２段目、３段目の４個の抵抗、４個のコンデンサもそれぞれ接近して配置する。これにより、各段の抵抗値のバラツキ、容量のバラツキを少なくし、フィルタの周波数特性のバラツキを少なくできる。【選択図】      図１
2005268569.tif 000002
【特許請求の範囲】
【請求項１】
受信信号と局部発振信号を混合して所定の中周波信号を生成するミキサ回路に用いられるポリフェーズフィルタの配置配線方法であって、
ＭＯＳ集積回路基板上にポリフェーズフィルタの少なくとも１段の複数の抵抗を近傍に配置し、
前記複数の抵抗と接続される複数のコンデンサを近傍に配置し、
前記複数の抵抗とコンデンサを導体パターンにより接続するポリフェーズフィルタの配置配線方法。
【請求項２】
前記ポリフェーズフィルタは、ミキサで混合された中間周波信号と同相の信号が入力される第１の抵抗と、第１の位相差を有する信号が入力される第２の抵抗と、第２の位相差を有する信号が入力される第３の抵抗と、第３の位相差を有する信号が入力される第４の抵抗と、前記第１の抵抗の入力側と前記第２の抵抗の出力側との間に接続される第１のコンデンサと、前記第２の抵抗の入力側と前記第３の抵抗の出力側との間に接続される第２のコンデンサと、前記第３の抵抗の入力側と前記第４の抵抗の出力側との間に接続される第３のコンデンサと、前記第４の抵抗の入力側と前記第１の抵抗の出力側との間に接続される第４のコンデンサとを有し、前記第１から第４の抵抗の値を同一にしてそれらの抵抗を近傍に配置し、前記第１から第４のコンデンサの容量を同一にしてそれらのコンデンサを近傍に配置した請求項１記載のポリフェーズフィルタの配置配線方法。
【請求項３】
受信信号と局部発振信号を混合して所定の中周波信号を生成するミキサ回路に用いられるポリフェーズフィルタであって、
ポリフェーズフィルタの少なくとも１段の複数の抵抗を近傍に配置し、
前記複数の抵抗と接続する複数のコンデンサを近傍に配置し、
前記複数の抵抗とコンデンサを導体パターンにより接続してポリフェーズフィルタを形成したＭＯＳ集積回路。
【請求項４】
前記ポリフェーズフィルタは、ミキサで混合された中間周波信号と同相の信号が入力される第１の抵抗と、第１の位相差を有する信号が入力される第２の抵抗と、第２の位相差を有する信号が入力される第３の抵抗と、第３の位相差を有する信号が入力される第４の抵抗と、前記第１の抵抗の入力側と前記第２の抵抗の出力側との間に接続される第１のコンデンサと、前記第２の抵抗の入力側と前記第３の抵抗の出力側との間に接続される第２のコンデンサと、前記第３の抵抗の入力側と前記第４の抵抗の出力側との間に接続される第３のコンデンサと、前記第４の抵抗の入力側と前記第１の抵抗の出力側との間に接続される第４のコンデンサとを有し、前記第１から第４の抵抗の値を同一にしてそれらの抵抗を近傍に配置し、前記第１から第４のコンデンサの容量を同一にしてそれらのコンデンサを近傍に配置した請求項３記載のポリフェーズフィルタを形成したＭＯＳ集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ集積回路基板上に形成されるポリフェーズフィルタの配置配線方法及びポリフェーズフィルタを形成したＭＯＳ集積回路に関する。
【背景技術】
【０００２】
無線受信機のミキサ回路においては、受信信号と局部発振信号を混合して所定の中間周波信号に変換し、増幅、検波を行い元の音声信号に復調している。受信信号と局部発振信号を混合する場合、局部発振信号との周波数差が中間周波数に近い妨害波、いわゆるイメージ信号が存在すると、そのイメージ信号も中間周波信号に変換され、受信希望信号に対するノイズとなる。そのため、従来、外付けのバンドパスフィルタ等によりイメージ信号を除去していた。
【０００３】
一方、無線受信回路を１チップのＩＣ（集積回路）上に搭載することが可能となっており、その際、外付けのフィルタを集積回路上に形成することが求められている。そのため、ポリフェーズフィルタをイメージ除去フィルタとして用いることが考えられている。
ポリフェーズフィルタをイメージ除去フィルタとして使用する場合、ミキサ回路から出力されるＩチャネル信号とＱチャネル信号間に振幅誤差が存在すると、イメージ信号が完全に除去できないという問題点があった。
【０００４】
そのような問題点を解決するために、例えば、特許文献１には、ポリフェーズフィルタの抵抗と容量の値を振幅誤差を考慮して設定することにより振幅誤差の補正を行うことが記載されている。
また、特許文献２には、回路素子の定数のバラツキによるポリフェーズフィルタのイメージ除去特性の低下を、ポリフェーズフィルの位相回転角のずれを逆方向にすることにより改善することが記載されている。
【０００５】
半導体集積回路基板上に部品を配置する場合、各部品の配線長が短くなるように部品を配置することが一般的である。
図３は、図２に示す回路構成を有するポリフェーズフィルタの集積回路基板上の配置の一例を示す図である。
【０００６】
図３において、左側の列の一番上の四角いブロックＲ１ａが、図２の抵抗Ｒ１ａに対応し、２上から番目のブロックＣ１ａが、図２のコンデンサＣ１ａに対応する。以下、同様に、上から３番目のブロックＲ１ｂが、図２の抵抗Ｒ１ｂに、４番目のブロックＣ１ｂが図２のコンデンサＣ１ｂに、５番目のブロックＲ１ｃが図２の抵抗Ｒ１ｃに、６番目のブロックＣ１ｃが図２のコンデンサＣ１ｃに、７番目のブロックＲ１ｄが図２の抵抗Ｒ１ｄに、８番目のブロックＣ１ｄが図２のコンデンサＣ１ｄに対応する。図３の２列目、３列目のブロックも同様である。
【０００７】
すなわち、抵抗Ｒ１ａの近くにコンデンサＣ１ａを配置し、抵抗Ｒ１ｂの近くにコンデンサＣ１ｂを配置し、抵抗Ｒ１ｃの近くにコンデンサＣ１ｃを配置し、抵抗Ｒ１ｄの近くにコンデンサＣ１ｄを配置する。
【特許文献１】特開２００１−４５０８０号公報
【特許文献２】特開２００３−１９８３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
抵抗及びコンデンサを図３に示すように配置した場合、同一基板でもＭＯＳプロセスの製造条件のバラツキにより抵抗値及び容量のバラツキが生じるので、それらのバラツキによりポリフェーズフィルタの周波数特性が設計値と異なってしまう。
本発明の課題は、ＭＯＳ集積回路基板上に形成するポリフェーズフィルタの特性のバラツキを減らすことである。
【課題を解決するための手段】
【０００９】
本発明のポリフェーズフィルタの配置配線方法は、受信信号と局部発振信号を混合して所定の中周波信号を生成するミキサ回路に用いられるポリフェーズフィルタの配置配線方法であって、ＭＯＳ集積回路基板上にポリフェーズフィルタの少なくとも１段の複数の抵抗を近傍に配置し、前記複数の抵抗と接続される複数のコンデンサを近傍に配置し、前記複数の抵抗とコンデンサを導体パターンにより接続する。
【００１０】
この発明によれば、複数の抵抗とコンデンサを、それぞれ近傍に配置することで抵抗値と容量のバラツキを少なくし、ポリフェーズフィルタの周波数特性のバラツキを少なくできる。これにより、ミキサ回路から出力されるイメージ信号等の除去性能を高めることができる。
【００１１】
本発明の他の態様は、上記の発明において、前記ポリフェーズフィルタは、ミキサで混合された中間周波信号と同相の信号が入力される第１の抵抗と、第１の位相差を有する信号が入力される第２の抵抗と、第２の位相差を有する信号が入力される第３の抵抗と、第３の位相差を有する信号が入力される第４の抵抗と、前記第１の抵抗の入力側と前記第２の抵抗の出力側と間に接続される第１のコンデンサと、前記第２の抵抗の入力側と前記第３の抵抗の出力側との間に接続される第２のコンデンサと、前記第３の抵抗の入力側と前記第４の抵抗の出力側との間に接続される第３のコンデンサと、前記第４の抵抗の入力側と前記第１の抵抗の出力側との間に接続される第４のコンデンサとを有し、前記第１から第４の抵抗の値を同一にしそれらを近傍に配置し、前記第１から第４のコンデンサの容量を同一にしそれらを近傍に配置する。
【００１２】
このように構成することにより、第１から第４の抵抗の抵抗値と、第１から第４のコンデンサの容量のバラツキが少なくなるのでフィルタの周波数特性のバラツキを少なくできる。
【発明の効果】
【００１３】
本発明によれば、ポリフェーズフィルタの抵抗値のバラツキと容量のバラツキを少なくすることでフィルタの周波数特性のバラツキを少なくできる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を図面を参照して説明する。図１は、実施の形態のポリフェーズフィルタの配置を示す図である。
実施の形態のポリフェーズフィルタは、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタを形成できるＣＭＯＳプロセスにより製造されるＦＭ、ＡＭラジオ受信機用集積回路基板上に搭載される。
【００１５】
ここで、ポリフェーズフィルタ１１の回路構成を図２を参照して説明する。実施の形態のポリフェーズフィルタ１１は、図２に示すように抵抗とコンデンサからなる回路が３段縦続に接続された３次のポリフェーズフィルタである。
ポリフェーズフィルタ１１の左側の４個の入力端子には、図示しないミキサ回路から出力される中間周波信号と同相の信号と、中間周波信号と第１の位相差、例えば、９０°の位相差を有する信号と、第２の位相差、例えば、１８０°の位相差を有する信号と、第３の位相差、例えば、２７０°の位相差を有する信号がそれぞれ入力する。
【００１６】
図２の左から１列目（以下、１段目という）の１番上の抵抗Ｒ１ａ（第１の抵抗）の入力側と、上から２番目の抵抗Ｒ１ｂ（第２の抵抗）の出力側との間には、コンデンサＣ１ａ（第１のコンデンサ）が接続されている。
２番目の抵抗Ｒ１ｂの入力側と３番目の抵抗Ｒ１ｃ（第３の抵抗）の出力側との間にはコンデンサＣ１ｂ（第２のコンデンサ）が接続されている。
【００１７】
３番目の抵抗Ｒ１ｃの入力側と４番目の抵抗Ｒ１ｄ（第４の抵抗）の出力側との間には、コンデンサＣ１ｃ（第３のコンデンサ）が接続されている。
さらに、４番目の抵抗Ｒ１ｄの入力側と１番目の抵抗Ｒ１ａの出力側との間には、コンデンサＣ１ｄ（第４のコンデンサ）が接続されている。２段目、３段目のフィルタも同様の構成を有する。
【００１８】
なお、１段目の抵抗値及び容量は、Ｒ１ａ＝Ｒ１ｂ＝Ｒ１ｃ＝Ｒ１ｄ，Ｃ１ａ＝Ｃ１ｂ＝Ｃ１ｃ＝Ｃ１ｄの関係を有している。Ｒ２ａ〜Ｒ２ｄ、Ｒ３ａ〜Ｒ３ｄ、Ｃ２ａ〜Ｃ２ｄ、Ｃ３ａ〜Ｃ３ｄについても同様である。
次に、上記のポリフェーズフィルタ１１をＭＯＳ集積回路基板上に形成する場合の抵抗とコンデンサの配置方法を図１を参照して説明する。
【００１９】
図１において、１段目（左から１列目）のフィルタを構成する４個の抵抗Ｒ１ａ〜Ｒ１ｄは、図１の縦方向に接近させて配置してある。同様に１段目の４個のコンデンサＣ１ａ〜Ｃ１ｄも縦方向に接近させて配置してある。これは、抵抗やコンデンサを形成する場合、酸化膜生成、イオン注入、エッチングなどにおいて、同種の部品であれば近傍に配置されているものほど、膜厚、不純物濃度、エッチングなどのバラツキ、すなわち抵抗値や容量のバラツキが小さくなるからである。
【００２０】
各抵抗Ｒ１ａ〜Ｒ１ｄは、図示していないが、所定の抵抗値を有する棒状の抵抗をエッチング等により形成し、その抵抗の断面積と長さを調整することで所望の抵抗値を実現している。コンデンサＣ１ａ〜Ｃ１ｄについては、小容量のコンデンサを複数形成しそれらを並列に接続して所望の容量を実現している。
【００２１】
２段目のフィルタを構成する４個の抵抗Ｒ２ａ〜Ｒ２ｄとコンデンサＣ２ａ〜Ｃ２ｄ、及び３段目のフィルタを構成する４個の抵抗Ｒ３ａ〜Ｒ３ｄとコンデンサＣ３ａ〜Ｃ３ｄも、それぞれ縦方向に接近させて配置してある。
図１の１段目の抵抗配置部（以下、抵抗Ｒ１ａ〜Ｒ１ｄが配置された部分を抵抗配置部と呼ぶ）の一番上の抵抗Ｒ１ａの入力側（図１の左側）と、コンデンサ部（以下、コンデンサＣ１ａ〜Ｃ１ｄが配置された部分をコンデンサ配置部と呼ぶ）の１番上のコンデンサＣ１の入力側（以下、入力側は図１の正面から見て左側を指すものとする）が配線パターンにより接続されている。コンデンサＣ１ａの出力側（以下、出力側は図１の右側を指すものとする）は、抵抗部の上から２番目の抵抗Ｒ１ｂの出力側と配線パターンにより接続されている。
【００２２】
１段目の１番上の抵抗Ｒ１ａの出力側は、２段目の１番上の抵抗Ｒ２ａの入力側と配線パターンにより接続されている。
１段目の抵抗配置部の上から２番目の抵抗Ｒ１ｂの入力側と、コンデンサ配置部の上から２番目のコンデンサＣ１ｂの入力側は配線パターンにより接続され、２番目のコンデンサＣ１ｂの出力側と、抵抗配置部の上から３番目の抵抗Ｒ１ｃの出力側が配線パターンにより接続されている。また、１段目の２番目の抵抗Ｒ１ｂの出力側は、２段目の上から２番目の抵抗Ｒ２ｂの入力側と配線パターンにより接続されている。
【００２３】
同様に、１段目の抵抗配置部の上から３番目の抵抗Ｒ１ｃの入力側と、コンデンサ配置部の上から３番目のコンデンサＣ１ｃの入力側が配線パターンにより接続され、３番目のコンデンサＣ１ｃの出力側と、４番目の抵抗Ｒ１ｄの出力側が配線パターンにより接続されている。また、１段目の３番目の抵抗２Ｒｃの出力側は、２段目の上から３番目の抵抗Ｒ２ｃの入力側と配線パターンにより接続されている。
【００２４】
さらに、１段目の抵抗配置部の上から４番目の抵抗Ｒ１ｄの入力側と、コンデンサ配置部の上から４番目のコンデンサＣ１ｄの入力側が配線パターンにより接続され、４番目のコンデンサＣ１ｄの出力側と１番上の抵抗Ｒ１ａの出力側が配線パターンにより接続されている。また、１段目の４番目の抵抗Ｒ１ｄの出力側と、２段目の４番目の抵抗Ｒ２ｄの入力側が接続されている。
【００２５】
２段目及び３段目の抵抗Ｒ２ａ〜Ｒ２ｄ、Ｒ３ａ〜Ｒ３ｄ及びコンデンサＣ２ａ〜Ｃ２ａ〜Ｃ２ｄ、Ｃ３ａ〜Ｃ３ｄも同様に配線されている。
なお、図１は、図面を簡単にするため２段目と３段目の抵抗とコンデンサの配線は省略してある。
【００２６】
上述したようにＭＯＳ集積回路基板上に形成するポリフェーズフィルタ１１の各段の抵抗Ｒ１ａ〜Ｒ１ｄ、Ｒ２ａ〜Ｒ２ｄ、Ｒ３ａ〜Ｒ３ｄをそれぞれ接近して配置し、さらに、それらの抵抗と接続されるコンデンサＣ１ａ〜Ｃ１ｄ、Ｃ２ａ〜Ｃ２ｄ、Ｃ３ａ〜Ｃ３ｄをそれぞれ接近して配置することで抵抗値と容量のバラツキを少なくし、設計値に対するポリフェーズフィルタの周波数特性のバラツキを少なくしている。
【００２７】
これにより、ポリフェーズフィルタの阻止周波数の設計値に対する誤差を少なくできるので、ミキサ回路から出力されるイメージ信号の除去性能を高めることができる。さらに、中間周波数を低い周波数に設定した場合、イメージ信号の除去が重要な問題となるが、本実施の形態のポリフェーズフィルタによれば、フィルタの周波数精度を高めることでイメージ信号を正確に除去することができる。
【００２８】
なお、各段の抵抗とコンデンサをそれぞれ接近させて配置することで、抵抗とコンデンサとの間の配線長は図３の配置方法に比べて長くなるが、配線長によるフィルタの周波数特性への影響は少ない。
本発明は上述した実施の形態に限らず、以下のように構成しても良い。
（１）ポリフェーズフィルタは、図２に示すような回路に限らず、他の構成のフィルタでも良い。ポリフェーズフィルタは３次のフィルタに限らず、１次、２次、或いは４次以上の構成でも良い。また、特定帯域の信号を除去するフィルタに限らず、帯域通過型のフィルタでも良い。
（２）各段の抵抗及びコンデンサの配置は、図１のような縦方向の配置に限定されず、各段の抵抗及びコンデンサ、あるいは抵抗とコンデンサの一部、あるいは全部を横方向、斜め方向等に接近させて配置しても良い。
（３）ポリフェーズフィルタの抵抗値及び容量は、実施の形態のものに限らず、必要とするフィルタ特性に合わせて適宜変更することができる。
（４）本発明は、ＡＭ、ＦＭラジオ受信機に限らず、他の無線通信機及び他の装置の回路にも適用できる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態のポリフェーズフィルタの配置を示す図である。
【図２】ポリフェーズフィルタの回路図である。
【図３】従来のポリフェーズフィルタの配置を示す図である。
【符号の説明】
【００３０】
Ｒ１ａ〜Ｒ１ｄ      １段目の抵抗
Ｒ２ａ〜Ｒ２ｄ      ２段目の抵抗
Ｒ３ａ〜Ｒ３ｄ      ３段目の抵抗
Ｃ１ａ〜Ｃ１ｄ      １段目のコンデンサ
Ｃ２ａ〜Ｃ２ｄ      ２段目のコンデンサ
Ｃ３ａ〜Ｃ３ｄ      ３段目のコンデンサ
１１                ポリフェーズフィルタ
【図１】
2005268569.tif 000003
【図２】
2005268569.tif 000004
【図３】
2005268569.tif 000005