(57)【要約】【課題】ノイズを低減した高速な交流スイッチング回路を提供する。【解決手段】交流(AC)スイッチング回路は、第１のソース、第１のゲート、及び第１のドレインを有する、第１の電界効果トランジスタ(FET)(144,244)と、第２のドレイン、前記第１のソースに結合された第２のソース、及び前記第１のゲートに結合された第２のゲートを有する、第２のFET(142,242)とを備える。前記ACスイッチング回路は、前記第１のソースと第１のドレインとに結合された、第１のダイオード(112,232)と、前記第２のソースと第２のドレインとに結合された、第２のダイオード(114,234)とを更に備える。【選択図】図１
2005210730.tif 000002
【特許請求の範囲】
【請求項１】
第１のソースと、第１のゲートと、第１のドレインとを有する、第１の電界効果トランジスタ（ＦＥＴ）（１４２）と、
第２のドレインと、前記第１のソースに結合された第２のソースと、前記第１のゲートに結合された第２のゲートとを有する、第２のＦＥＴ（１４４）と、
前記第１のソースに結合された第１のアノードと、前記第１のドレインに結合された第１のカソードとを有する、第１のダイオード（１１２）と、
前記第２のソースに結合された第２のアノードと、前記第２のドレインに結合された第２のカソードとを有する、第２のダイオード（１１４）
とを備える、交流スイッチング回路（１１０）。
【請求項２】
前記第１のＦＥＴと、前記第２のＦＥＴとは、Ｎ型ＭＯＳＦＥＴである、請求項１に記載の回路。
【請求項３】
第１のソースと、第１のゲートと、第１のドレインとを有する、第１の電界効果トランジスタ（ＦＥＴ）（２４４）と、
第２のドレインと、前記第１のソースに結合された第２のソースと、前記第１のゲートに結合された第２のゲートとを有する、第２のＦＥＴ（２４２）と、
前記第１のドレインに結合された第１のアノードと、前記第１のソースに結合された第１のカソードとを有する、第１のダイオード（２３４）と、
前記第２のドレインに結合された第２のアノードと、前記第２のソースに結合された第２のカソードとを有する、第２のダイオード（２３２）
とを備える、交流スイッチング回路。
【請求項４】
前記第１のＦＥＴと、前記第２のＦＥＴとは、Ｐ型ＭＯＳＦＥＴである、請求項３に記載の回路。
【請求項５】
交流スイッチング回路（４４０）であって、
第１のソースと、第１のゲートと、第１のドレインとを有する、第１の電界効果トランジスタ（ＦＥＴ）と、
第２のドレインと、前記第１のソースに結合された第２のソースと、前記第１のゲートに結合された第２のゲートとを有する、第２のＦＥＴと、
前記第１のソースに結合された第１のアノードと、前記第１のドレインに結合された第１のカソードとを有する、第１のダイオードと、
前記第２のソースに結合された第２のアノードと、前記第２のドレインに結合された第２のカソードとを有する、第２のダイオード
とを含む、交流スイッチング回路と、
前記第１のゲートと前記第２のゲートとに結合され、且つ、前記第１のソースと前記第２のソースとに結合された、スイッチ制御回路（４５０）であって、２００Ｈｚを超える周波数において、前記交流スイッチング回路の動作を容易にする、スイッチ制御回路
とを備える、装置。
【請求項６】
前記交流スイッチング回路に結合された負荷を更に備え、
前記スイッチ制御回路は、前記負荷を通る電流のパルス幅変調を容易にすることからなる、請求項５に記載の装置。
【請求項７】
前記スイッチ制御回路は、２０ｋＨｚを超える周波数で、前記交流スイッチング回路を動作させるように構成される、請求項５に記載の装置。
【請求項８】
集積回路内における交流スイッチング回路であって、
第１のゲートと、第１のドレインと、共通ソースとを有する、第１の電界効果トランジスタ（ＦＥＴ）と、
第２のゲートと、第２のドレインと、前記共通ソースとを有する、第２のＦＥＴと、
前記共通ソースに結合された第１のアノードと、前記第１のドレインに結合された第１のカソードとを有する、第１のダイオードと、
前記共通ソースに結合された第２のアノードと、前記第２のドレインに結合された第２のカソードとを有する、第２のダイオード
とを備える、交流スイッチング回路。
【請求項９】
前記第１のゲートは、前記第２のゲートに結合される、請求項８に記載の交流スイッチング回路。
【請求項１０】
集積回路内において、交流をスイッチングする方法であって、
ソースから交流（ＡＣ）を受けるステップと、
スイッチの２つのＭＯＳＦＥＴデバイスのドレイン間に、前記交流を印加するステップであって、
前記２つのＭＯＳＦＥＴデバイスは、共通ソース領域を有し、
前記２つのＭＯＳＦＥＴデバイスのゲートは、互いに結合されており、
前記スイッチは、各ＭＯＳＦＥＴデバイスに対して逆並列なダイオードを更に有し、前記共通ソース領域を通して前記交流の電流を流すことからなる、ステップ
とを含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電力制御に関し、特に交流スイッチング回路に関する。
【背景技術】
【０００２】
交流（ＡＣ）電力制御は、当該技術分野で働く者に対して、特有の一組の課題を提供する。サイリスタ及びトライアックのような、それによってＡＣ電力を直接制御できる半導体電子デバイスはほとんど存在しない。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
サイリスタとトライアックとの両方に関して、スイッチング時間が比較的長い。これらの長いスイッチング時間は、典型的には、これらのデバイスを低周波数（典型的には５０〜６０ＨｚのＡＣ周波数）の用途に制限する。更に、ＤＣによって動作することを容易にするために、ＡＣを直流（ＤＣ）に変換するための全波整流は、特に、望ましくない電流高調波と、高周波が伝導された放射物とを生じさせる結果となる可能性があり、それらはフィルタリングされていなければ、結果として許容できないノイズを生じさせる可能性がある。該ノイズは、ＡＣ電源ラインに繋がる電力会社に戻っていくことになる。
【課題を解決するための手段】
【０００４】
本発明の一実施例は、第１のソース、第１のゲート、及び第１のドレインを有する、第１の電界効果トランジスタ（ＦＥＴ）（１４２）と、第２のドレイン、前記第１のソースに結合された第２のソース、及び前記第１のゲートに結合された第２のゲートを有する、第２のＦＥＴ（１４４）と、前記第１のソースに結合された第１のアノード、及び前記第１のドレインに結合された第１のカソードを有する、第１のダイオード（１１２）と、前記第２のソースに結合された第２のアノード、及び前記第２のドレインに結合された第２のカソードを有する、第２のダイオード（１１４）とを備える、交流スイッチング回路（１１０）である。
【発明の効果】
【０００５】
ノイズを低減した高速な交流スイッチング回路が提供される。
【実施例】
【０００６】
本発明の実施形態は、添付図面を参照して説明される。添付図面内において、同じ参照符号（又は参照番号）は、同様の要素を示す。  
【０００７】
本明細書において、特定の実施形態が示され、説明されることとなるが、当業者にとって明らかなように、本発明の範囲を逸脱することなく、広範囲な様々な代替及び／又は等価実施例を、図示され及び説明される特定の実施形態の代わりに用いることができる。本出願は、本明細書において論じられる実施形態の任意の改造又は改変を包含することが意図されている。従って、本発明は特許請求の範囲によってのみ制限されることが明白に意図されている。
【０００８】
下記の説明は、ＭＯＳＦＥＴデバイスに関連して示される。本明細書において説明される原理は、他のトランジスタデバイスに対しても適用することができることを理解されたい。
【０００９】
次に、図１を参照すると、一実施形態による、逆並列ダイオード１１２と１１４とを含むＡＣ  ＭＯＳＦＥＴスイッチ１１０が示されている。示されるＭＯＳＦＥＴ１４２と１４４とのそれぞれについて、ＭＯＳＦＥＴデバイスのソースが、接合部１０２で結合されている。一実施形態において、ＭＯＳＦＥＴ１４２と１４４とは、パワーＭＯＳＦＥＴである。更には、ゲートが、接合部１０４で電気的に結合されている。これらの結合は、単一ＡＣ  ＭＯＳＦＥＴスイッチとして、２つのＭＯＳＦＥＴ１４２と１４４との動作を容易にするためのものである。従って、閾値電圧ＶＴＨより大きいゲート−ソース間電圧ＶＧＳを、２つのＭＯＳＦＥＴ１４２と１４４とに印加することによって、両ＭＯＳＦＥＴが、電流１２０を導通させる。
【００１０】
図１において、２つのダイオード１１２と１１４とがまた示されている。寄生ダイオードか又は明示されたダイオードとすることできるこれらのダイオード１１２と１１４とは、それらのそれぞれのＭＯＳＦＥＴに対して逆並列になっている。更に詳細に後述されるように、これらのダイオード１１２と１１４とは、ＭＯＳＦＥＴの固有逆並列ダイオードをバイパスするために利用されることができる。従って、示されるように、ダイオード１１２と１１４とのアノードは、ダイオードのそれぞれのＭＯＳＦＥＴのソースに結合され、カソードは、それぞれのドレインに結合されている。
【００１１】
図１はまた、負荷に対する電力制御において用いられるＡＣ  ＭＯＳＦＥＴスイッチを示す。以前に述べたように、ＡＣ  ＭＯＳＦＥＴスイッチ１１０は、２つのＭＯＳＦＥＴ１４２と１４４とを含む。ＡＣ  ＭＯＳＦＥＴスイッチ１１０は、負荷１３０を通る電流１２０を制御する。これは、ＡＣ  ＭＯＳＦＥＴスイッチ１１０を形成する２つのＭＯＳＦＥＴ１４２と１４４とにゲート−ソース間電圧を印加するスイッチ制御回路１４０によって成し遂げられることができる。示される実施形態において、チャージポンプバイアス回路１５０は、ＡＣ電源のライン（Ｌ）１７２接続部と中性点（Ｎ）１７４接続部とからスイッチ制御回路１４０に電流を提供する。
【００１２】
図２は、一実施形態による、ＭＯＳＦＥＴ２４２と２４４との固有寄生ダイオード２３２と２３４とを含むＰ型ＭＯＳＦＥＴを利用するＡＣ  ＭＯＳＦＥＴスイッチにおける、より詳細な外観を示す。ＭＯＳＦＥＴの固有逆並列ダイオード２３２と２３４とをバイパスするために利用されることができる逆並列ダイオード２１２と２１４とがまた示されている。両ＭＯＳＦＥＴ２４２と２４４とのソースが、互いに結合されている（２０４）ことに留意されたい。更には、両ＭＯＳＦＥＴ２４２と２４４とのゲートが、互いに結合されている（２０６）。閾値電圧ＶＴＨより低い電圧ＶＳＧ２８０が印加される時には、ＭＯＳＦＥＴ２４２と２４４とが「オフに切り替えられる」こととなり、内部逆バイアスされたＰＮ接合によって、電流がＭＯＳＦＥＴを通して流れることを実質的に妨げることとなる。
【００１３】
閾値電圧ＶＴＨを超える電圧ＶＳＧ２８０が、ＭＯＳＦＥＴ２４２と２４４とにおける共通のソースとゲートとに印加される時には、ＡＣ  ＭＯＳＦＥＴスイッチを通る電流の流れを容易にするために、ＭＯＳＦＥＴ２４２と２４４とがオンに切り替えられる。電流は、ＡＣ電源の極性に依存して、ＭＯＳＦＥＴ２４２内か又は２４４内において逆方向に流れることになるという点に留意されたい。つまり、ＤＣ回路内で標準的に使用される方向すなわち、Ｎ型ＭＯＳＦＥＴ内におけるドレインからソースへの方向か又はＰ型ＭＯＳＦＥＴ内におけるソースからドレインへの方向とは、逆の方向である。ＭＯＳＦＥＴトランジスタは真の双方向デバイスであるため、逆電流が流れることによって問題は生じない。すなわち、適切なゲート電圧が印加されて、導通チャネルが形成されると、電流がドレインからソースへか、又はソースからドレインへと流れることができる。通常、ＭＯＳＦＥＴのソース／ドレイン間が逆極性の期間中、図２における寄生ダイオード２３４と２３２とによって表わされた内部ＰＮ接合が、最終的にはオンに切り替えられることとなり、そのことによって電流２７１が流れることができるようになる。寄生ダイオード２３４と２３２とは、ＭＯＳＦＥＴ２４４と２４２とから分離されていないという点に留意されたい。例えば、寄生ダイオード２３４は、トランジスタ２４４の構造の一部をなすＰＮ接合である。ゲート電圧が除去されると、逆方向の電流が流れる期間中に、寄生ダイオードが導通し、そのことによって、単一ＭＯＳＦＥＴが交流電流２７１と２７３との制御に適さなくなる。図２のＭＯＳＦＥＴ２４２と２４４との共通ソース構成は、寄生ダイオードのうちの１つが、逆バイアスされた状態となる結果となり、これにより、ＭＯＳＦＥＴが導通状態か又は非導通状態のいずれかである時に、電流が寄生ダイオード２３２と２３４とを通して流れることを実質的に妨げる。
【００１４】
再度、図１を参照すると、ＭＯＳＦＥＴ１４２と１４４とのゲートへの電圧の印加に対する制御を提供するために、スイッチ制御回路１４０と、チャージポンプ回路構成１５０とが利用される。示される実施形態において、スイッチ制御回路１４０は、外部制御されたパルス幅変調回路とすることができる。示される実施形態において、チャージポンプ１５０は、ＡＣラインを利用して、パルス幅変調回路構成に電力供給する。更に、変調された制御信号の周波数は、固定されることができ、下記に説明されるように、変調のデューティサイクル（又は負荷サイクル）が利用されて、負荷１３０に配電される電力が決定される。代替の一実施形態において、負荷１３０に配電される電力を決定するために、可変周波数と組み合わせられた、最小導通時間を有する回路によって、ＡＣ  ＭＯＳＦＥＴのゲートとソースとが、駆動されることができる。
【００１５】
図３は、ＡＣ  ＭＯＳＦＥＴスイッチの一実施形態が、電流を制御するために利用される時に、負荷に配電される電流を示す。例えば、図１に関して上記で説明されたように、スイッチ制御回路１４０は、パルス幅変調回路とすることができる。このような場合には、負荷１３０に配電される電力は、パルス制御信号のデューティサイクルを変更することによって制御されることができる。図３は、ラインと中性点とからの例示的な入力電圧３１０を示す。更にまた、暗い陰影領域３２０において示されているのは、ＡＣ  ＭＯＳＦＥＴスイッチ１１０がオンに切り替えられることによって、電流が負荷１３０を通して流れることができる期間（又は周期）である。電圧３１０と電流３２０とが、共通の包絡線を共有するように正規化される。従って、示される実施形態において、ゲート−ソース間電圧を駆動する５０％のデューティサイクル信号が、負荷に配電されている利用可能な総電力の二分の一の実効電力（又は有効電力）を生じる結果となる。パルス幅変調技法を利用して、スイッチ制御回路のパルス幅変調によって生成されるパルスの幅を制御することによって、負荷に配電される電力レベルを調整することができる。負荷に対する電力伝送を決定する式は、次の通りである。
【００１６】
【数１】
2005210730.tif 000003
【００１７】
ここで、ＶｒｍｓはＡＣ電源の平均自乗根（ｒｍｓ）電圧であり、Ｒは負荷抵抗であり、ｄはＡＣ  ＭＯＳＦＥＴを駆動するパルス幅変調器のデューティ比である。この式を検討すると、負荷に伝送される電力は、パルス幅変調器のデューティ比の線形関数である。デューティ比が零の時には、負荷は零の電力となり、デューティ比が１の時には、負荷は最大電力となる。
【００１８】
ＡＣ  ＭＯＳＦＥＴスイッチのゲートとソースとが、可変周波数発振器（ＶＦＯ）と組み合わせられた、最小導通時間を有する回路によって駆動される代替の一実施形態において、負荷１３０に配電される電力は、次によって決定される。
【００１９】
Ｐ＝Ｖ２÷Ｒ×ｆ×Ｔｍｉｎ
【００２０】
ここで、ＶはＡＣ電源のｒｍｓ電圧であり、Ｒは負荷抵抗であり、ｆはＡＣ  ＭＯＳＦＥＴを駆動するＶＦＯの周波数であり、Ｔｍｉｎは許容される最小導通時間である。この式を検討することによって、負荷に伝送される電力は、ＶＦＯの周波数の線形関数であることがわかる。ＶＦＯ周波数が０の時には、負荷は零の電力となり、ＶＦＯの周波数の周期が、最小許容導通時間Ｔｍｉｎと等しいか、又は最小許容導通時間Ｔｍｉｎよりも短い時には、負荷は最大の電力となる。
【００２１】
上記例は、比較的高い周波数での交流のスイッチングを容易にするように動作する。比較的高い周波数で電流をスイッチングすることに利点がある。可聴周波数範囲外のスイッチング周波数（例えば、２０ＫＨｚを超える周波数）は、可聴スイッチングノイズに関連したヒューマン・ファクタ問題を低減するために利用されることができる。より高い周波数での動作の別の利点は、スイッチング損失及び導通損失を低減させることができることである。それよりかなり低い周波数で動作する実施例は、動作の線形領域においてより多くの時間を費やす。スイッチング中に、線形領域においてより多くの時間を費やすことは、この線形領域にわたって比較的緩慢な遷移となるので、熱の形態で、かなりの量の追加エネルギーが消費（損失）される可能性がある。更に、開示された交流電流のスイッチングに関連した比較的低い電圧降下のため、電流がデバイスの電圧降下間に流れる結果として、より少ないエネルギーが消費される。更に、上記のＡＣ  ＭＯＳＦＥＴスイッチング回路は、交流電流内へあまり高調波を導入させない。このことによって、国際的な規制要件を満たすためにこれらの高調波をフィルタリングすることに関連したコストを削減することができる。
【００２２】
図４Ａは、一実施形態による、ＡＣ  ＭＯＳＦＥＴスイッチのための入力回路構成を示す。入力部間に発生する任意の過渡電流（又は過渡電圧）か又は伝導される放射に対して、高周波数をアースに短絡することを提供するためのフィルタリング段４１０が示されている。負荷４３０によって引き込まれる交流電流の平滑化を提供するためのフィルタリング段４２０もまた示されている。このフィルタの効果は、パルス幅変調される負荷によってか、又はＶＦＯが駆動される負荷によって、引き込まれる高調波が多い電流を平滑化することである。これにより、電源は、実質的に高周波電流を含まない状態での連続的な電流の流れを受けることができる。
【００２３】
実施形態において、スイッチ制御回路４５０が、図４Ｂにおいて示されるように、負荷に配電される電流４７２をスイッチングする。スイッチング期間中、負荷４３０が純粋な抵抗負荷であると仮定すると、負荷４３０を通して流れる電流４７２は、提供されるライン電圧に従い、すなわち同相となる。スイッチがオフに切り替えられる時には、負荷に配電される電流は、零４７４にまで低下する。従って、図に見られるように、スイッチがオン及びオフに切り替わる時に、負荷によって引き込まれる電流において急激なシフトか又はステップ(段)が存在する。電流におけるこれらのステップ変化は、規制限界を超える可能性のある、ＡＣ電源に付加される望ましくない電流高調波を表す。この問題を解決するために、フィルタリング段４２０が回路に追加される。図４Ｃは、フィルタリング段４２０の結果として、スイッチングされる負荷によってライン接続部と中性点接続部とにおいてＡＣ電源から引き込まれる電流を示す。スイッチがオフに切り替えられる時には、フィルタリング段４２０が、負荷４３０によって引き込まれる電流４７６を平滑化する。スイッチがパルス幅変調器によって駆動される場合には、回路によって引き込まれる総瞬時電流は、基本電流と、リップル電流の瞬時値との和とすることができる。この瞬時電流は、次のように表わすことができる。
【００２４】
【数２】
2005210730.tif 000004
【００２５】
ここで、ｆＣはフィルタリング段４２０の共振周波数であり、ｆＳはパルス幅変調器のスイッチ周波数であり、ｆＯはＡＣ電源の周波数であり、ｄはパルス幅変調器のデューティサイクルであり、Ｖはピークソース電圧であり、Ｒは負荷抵抗４３０である。この式の直接的な試算に基づき、パルス幅変調器のスイッチ周波数が増加させられるにつれて、ライン接続部と中性点接続部とにおいて結果として生じる交流電流の波形は、劇的に平滑化される点に留意されたい。
【００２６】
図５は、一実施形態による、スナバデバイス５８０を含むＡＣ  ＭＯＳＦＥＴスイッチ設計を示す。スナバデバイス５８０は、回路内に蓄えられたエネルギーを浪費（又は損失）させるために利用される。回路内に蓄えられたエネルギーは、ＡＣ電流を提供する配線に関連した寄生インダクタンス、構成要素のリード線内の寄生インダクタンス、及び負荷それ自体の中のインダクタンスといったような、回路に関連した様々な要因のために存在する。スナバ設計は、回路がオフに切り替えられる時には、回路内において蓄えられたエネルギーの一部分を獲得するように設計されている。これらのスナバ設計によって、特に回路の共振が低減することになる。しかしながら、これらのスナバ設計は、全てのエネルギーを浪費させるように設計されているわけではなく、それらはただ単に、別様であれば生じる可能性のある共振と、結果として生じる共振「過」電圧とを低減するのに十分なエネルギーを浪費するために設計されている。
【００２７】
回路内の全エネルギーを浪費させるため、スナバ５８０の設計において、十分に大きいサイズのコンデンサ５７３を使用することができる。負荷５３０内の抵抗にほぼ整合した抵抗５７７を有することが望ましい。従って、負荷抵抗が約２０オームの場合には、スナバの抵抗は、約２０オームとなるように選択されるべきである。更に、ＡＣ  ＭＯＳＦＥＴスイッチを駆動する典型的な回路の場合、エネルギーが蓄えられたインダクタンス５７５は、約１００ナノヘンリーに測定された。あるスナバ設計においては、寄生インダクタに蓄えられたエネルギーの約１／５を獲得することができるコンデンサを利用することができる。上述のように、このコンデンサのサイズは、回路の共振を単に避けるために利用される。しかしながら、残っているエネルギーは、スイッチング素子内の熱によってか、又は無線周波数（ＲＦ）の放射として浪費される。この熱か又はＲＦ放射を避けるため、より大きなスナバ回路を利用することができる。
【００２８】
回路に蓄えられたエネルギーのほぼ全てを浪費するスナバとするために、スナバによって浪費させられるエネルギーは、回路のインダクタンスによって蓄えられたエネルギーと等しくするべきである。従って、
（１／２）ＬＩ２＝（１／２）ＣＶ２、ここで、Ｉ＝Ｖ／Ｒ
（１／２）Ｌ（Ｖ／Ｒ）２＝（１／２）ＣＶ２
【００２９】
Ｃについて解くと、次のようになることがわかる。
Ｃ＝Ｌ／Ｒ２
【００３０】
従って、使用されるコンデンサは、寄生インダクタンスの値に直接関連付けられる。
【００３１】
熱の放散は、回路に損傷を与える結果となる可能性があるので、望ましくない場合がある。これに対する解決策は、ヒートシンクを備えることかもしれない。しかしながら、ヒートシンクの追加は、設計に対するコストを増加させる可能性がある。更に、ＲＦ放射の発生は、ＡＣ  ＭＯＳＦＥＴスイッチを含む装置についてのＲＦ認定処理中に、分類が十分にできない結果となる可能性があるので、望ましくない場合がある。ＲＦ放射から防御するため、ＲＦ放射用のシールドを提供することができる。しかしながら、シールドの追加は、やはり、設計に対するコストを増加させる可能性がある。
【００３２】
従って、一実施形態において、図５において示されるスナバの一部分であるコンデンサは、ＡＣ  ＭＯＳＦＥＴスイッチに関連した回路内に蓄えられたエネルギーのほぼ全てを獲得するように設計される。このようにして、ＲＦシールドの設計と任意の熱放散デバイスの設計とを低減することができる。
【００３３】
図６は、一実施形態による、ＡＣ  ＭＯＳＦＥＴスイッチの２つのＮＭＯＳ型ＭＯＳＦＥＴデバイスを含む、単一の集積回路（ＩＣ）デバイス６００を示す。代替の一実施形態において、ＡＣ  ＭＯＳＦＥＴスイッチの構成内に、２つのＰＭＯＳ型ＭＯＳＦＥＴデバイスを利用することもできる。２つのＭＯＳＦＥＴからの２つのソースが、ＡＣ  ＭＯＳＦＥＴスイッチ内において互いに論理的に結合されている点を思い出して頂きたい。２つのＭＯＳＦＥＴをＩＣ上の単一パッケージ内に組み上げることによって、その２つのＭＯＳＦＥＴは、ＩＣ上の共通ソース領域６１０を共有することができる。図６内に示される実施形態において、共通ソース領域６１０は、ＡＣ  ＭＯＳＦＥＴスイッチを含むダイ（又はチップ）に埋め込まれる。共通ソース領域６１０を共有することによって、ＡＣ  ＭＯＳＦＥＴスイッチの２つのＭＯＳＦＥＴを含んでいるパッケージから出ている単一ソースリード線を利用することができるようになる。このことによって、今度は、１つのソースリード線と、そのソースリード線に関連付けられたワイヤボンディングの寄生成分との除去によって、結果として導通抵抗を低下させることができる。該寄生成分とは、ダイ（又はチップ）からパッケージリード線までのオーム抵抗のようなものである。例えば、一実施形態において、ソースリード線のうちの１つを除去することは、ＡＣ  ＭＯＳＦＥＴスイッチに対するリード線のうちの１つに関連したインピーダンスに対応する７０ミリオームだけインピーダンスを低下させることができる。
【００３４】
７０ミリオームは、ＡＣ  ＭＯＳＦＥＴスイッチに関連した全抵抗における実質的な一部分とすることができる。例えば、ＡＣ  ＭＯＳＦＥＴスイッチ内における各ＭＯＳＦＥＴについて、ＲＤＳＯＮが１００ミリオームであると仮定する。従って、ソースとドレインとについての各リード線に対する抵抗が７０ミリオームの状態では、ソースとドレインとを横切る全経路インピーダンスは２４０ミリオームとなる。２つの個別の直列デバイスは、ＡＣ  ＭＯＳＦＥＴスイッチを通して４８０ミリオームの実効抵抗を有する。ＡＣ  ＭＯＳＦＥＴ内の外部ソースリード線が、ゲートバイアスを印加するために、且つ、スイッチがオフに切り替えられている間におけるスナバアプリケーションのあるタイプのための導通経路として、用いられるということを思い出して頂きたい。外部ソースを設計することによって、接続部６１０は、電流の流れが極めて少なくなり、スイッチが導通している時には、ＡＣ  ＭＯＳＦＥＴスイッチに対して直列抵抗が導入されない。この事実によって、ＡＣ  ＭＯＳＦＥＴスイッチの導通抵抗を１４０ミリオームだけ低減させることができる、すなわち、ＡＣ  ＭＯＳＦＥＴのダイ上における共通ソース領域を利用し、且つ、１つのリード線を除去することによって、実効抵抗を３０％低減させることができる。浪費される電力は、抵抗に直接関連付けられるので、このことによって、説明された実施形態の場合には、電力損失が１５％低下する結果となる。単一ダイ上にＡＣ  ＭＯＳＦＥＴスイッチを組み上げることによってまた、個々の実装物のゲート端子のうちの１つを除去することができる。共通ソース領域と、除去されたゲート端子との結果として、２つの高い電流ドレイン接続部と２つのより低い電流ゲート及びソース接続部とを備える、４ピンデバイスが得られる。４ピンデバイスのうちの１つのピンは、２つのＭＯＳＦＥＴのゲートのそれぞれに結合される。別のピンは、共通ソース領域に結合され、２つの残りのピンのそれぞれが、ドレインの異なる１つに結合される。
【００３５】
以上のように、ＡＣ  ＭＯＳＦＥＴスイッチ設計の実施形態を開示した。この設計により、一般に、ＡＣ  ＭＯＳＦＥＴスイッチのより速い動作が可能となり、特に、可聴周波数スペクトルを大幅に超える（例えば、２０ｋＨｚよりも高い周波数）動作が可能となる。ＡＣ  ＭＯＳＦＥＴスイッチ動作は、一般に、より高い周波数を利用し、これによって、更に、デバイスをＡＣ電源制御の広い範囲内において利用することができるようになり、従って、整流の使用と、結果として生じる電力ラインへの高調波の誘導とが低減される。これらの利点によって、高価なフィルタリングの使用が低減され、家庭か又はオフィス環境のような人間が含まれる環境におけるより良好な動作が考慮される。この設計によってまた、多くの用途におけるＡＣ  ＭＯＳＦＥＴスイッチの単一ＩＣを設計することができる。これによって、端子数を減少させることができ、従って、リード線の抵抗による損失を低減することができる。
【図面の簡単な説明】
【００３６】
【図１】一実施形態による、逆並列ダイオードを含むＡＣ  ＭＯＳＦＥＴスイッチを示す図である。
【図２】一実施形態による、ＭＯＳＦＥＴの固有寄生ダイオードを含むＡＣ  ＭＯＳＦＥＴスイッチのより詳細な外観を示す図である。
【図３】ＡＣ  ＭＯＳＦＥＴスイッチの一実施形態が、電流を制御するために利用される時に、負荷に配電される電流を示す図である。
【図４Ａ】一実施形態による、電力フィルタと、ＡＣ  ＭＯＳＦＥＴスイッチによって駆動される負荷によって引き込まれる電流にもたらす該電力フィルタの影響とを示す図である。
【図４Ｂ】一実施形態による、電力フィルタと、ＡＣ  ＭＯＳＦＥＴスイッチによって駆動される負荷によって引き込まれる電流にもたらす該電力フィルタの影響とを示す図である。
【図４Ｃ】一実施形態による、電力フィルタと、ＡＣ  ＭＯＳＦＥＴスイッチによって駆動される負荷によって引き込まれる電流にもたらす該電力フィルタの影響とを示す図である。
【図５】一実施形態による、スナバデバイスを含むＡＣ  ＭＯＳＦＥＴスイッチ設計を示す図である。
【図６】一実施形態による、ＡＣ  ＭＯＳＦＥＴスイッチの２つのＮＭＯＳ型ＭＯＳＦＥＴデバイスを含む単一ＩＣデバイスを示す図である。
【符号の説明】
【００３７】
１１０  交流スイッチング回路
１１２  第１のダイオード
１１４  第２のダイオード
１４２  第１の電界効果トランジスタ（ＦＥＴ）
１４４  第２の電界効果トランジスタ（ＦＥＴ）
２３２  第２のダイオード
２３４  第１のダイオード
２４４  第１の電界効果トランジスタ（ＦＥＴ）
２４２  第２の電界効果トランジスタ（ＦＥＴ）
４４０  交流スイッチング回路
４５０  スイッチ制御回路
【図１】
2005210730.tif 000005
【図２】
2005210730.tif 000006
【図３】
2005210730.tif 000007
【図４Ａ】
2005210730.tif 000008
【図４Ｂ】
2005210730.tif 000009
【図４Ｃ】
2005210730.tif 000010
【図５】
2005210730.tif 000011
【図６】
2005210730.tif 000012