(57)【要約】【課題】  複数の半導体チップを組み込んで１つのパッケージ化された半導体装置を構成する際に、各半導体チップのＫＧＤ（Known-Good-Die）を容易に保証できるようにし、高い良品率の下で半導体装置を製造可能とする。また、各半導体チップの端子の位置、ピッチ、信号配列などを制約することなくそのまま利用可能とする。【解決手段】  半導体チップ５０の端子５１を接続する端子２１とそれとは別の端子２２を形成したサブ基板２０の上面に半導体チップ５０とサブ基板２０との間をワイヤボンディングして半導体チップマウントサブ基板６０を構成する。パッケージ基板１０の上面には半導体チップ３０をマウントし、半導体チップマウントサブ基板６０を半導体チップ３０の上部に接着し、端子２２と端子１１′との間をワイヤボンディングする。【選択図】  図１
2005123542.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップを搭載する基板状またはフレーム状の基材と、当該基材に搭載した複数の半導体チップとを備えた半導体装置のパッケージ構造において、
マウントすべき半導体チップの端子を接続する内部端子と、該半導体チップの端子以外の端子を接続する外部端子と、該外部端子と前記内部端子との間を電気的に接続する導体配線とを形成したサブ基板に半導体チップがマウントされてなる半導体チップマウントサブ基板を備え、該半導体チップマウントサブ基板を他の半導体チップとともに前記基材に搭載し、これらの半導体チップマウントサブ基板と他の半導体チップを前記基材とともに樹脂封止したことを特徴とする半導体装置のパッケージ構造。
【請求項２】
前記半導体チップマウントサブ基板を、前記基材に搭載した半導体チップ上に搭載した請求項１に記載の半導体装置のパッケージ構造。
【請求項３】
前記半導体チップマウントサブ基板を複数備え、それらの半導体チップマウントサブ基板を前記基材上に積層配置した請求項１または２に記載の半導体装置のパッケージ構造。
【請求項４】
前記半導体チップマウントサブ基板は、前記サブ基板を挟んで該サブ基板の両面に半導体チップを搭載して成る請求項１、２または３に記載の半導体装置のパッケージ構造。
【請求項５】
前記半導体チップマウントサブ基板は、前記サブ基板に複数の半導体チップを積層配置して成る請求項１〜４のうちいずれかに記載の半導体装置のパッケージ構造。
【請求項６】
前記半導体チップマウントサブ基板は、前記基材に対する前記樹脂封止とは別に前記サブ基板とともに該サブ基板に搭載した半導体チップを樹脂封止して成る請求項１〜５のうちいずれかに記載の半導体装置のパッケージ構造。
【請求項７】
前記サブ基板は、前記基材に搭載する前の状態で、所定の信頼性試験または動作試験を行うために試験装置に接続するための端子を備えていて、前記半導体チップマウントサブ基板は前記基材に搭載する前の状態で前記端子を用いて前記所定の信頼性試験または動作試験を行ったものである請求項１〜６のうちいずれかに記載の半導体装置のパッケージ構造。
【請求項８】
マウントすべき半導体チップの端子を接続する内部端子と、該半導体チップの端子以外の端子を接続する外部端子と、該外部端子と前記内部端子との間を電気的に接続する導体配線とを形成したサブ基板に半導体チップをマウントして半導体チップマウントサブ基板を構成し、該半導体チップマウントサブ基板を基板状またはフレーム状の基材に搭載し、該基材とともに前記半導体チップマウントサブ基板を一括して樹脂封止することを特徴とする半導体装置のパッケージ化方法。
【請求項９】
前記基材に搭載する前の状態で、前記サブ基板に試験装置を接続するための端子を設けておき、当該端子に前記試験装置を接続して所定の信頼性試験または動作試験を行い、該信頼性試験または動作試験を行った後に前記端子を切り離して半導体チップマウントサブ基板を構成し、該半導体チップマウントサブ基板を前記基材に搭載することを特徴とする請求項８に記載の半導体装置のパッケージ化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置のパッケージ構造およびそのパッケージ化方法に関するものである。
【背景技術】
【０００２】
移動体通信システムの端末装置（携帯電話機）などのように半導体装置を用いた電子機器において、その小型軽量化を図る上で半導体装置の高集積化を如何に高めるかは常に重要である。これまで半導体回路の微細化が順調に進んでいたときには可能な限りの回路を１チップ化して、実装面積の縮小化、高速化、消費電力の低減化というメリットを生かしてきた。ところが、半導体回路の微細化に伴う製造コストの急騰と設計開発期間の長期化という問題が顕在化してきた。
【０００３】
そこで、複数の半導体チップを３次元実装するＳＩＰ(System in Package) 技術が注目されている。例えば図９に示すように、パッケージ基板１０の上に半導体チップ３０をマウントし、この半導体チップ３０の上にさらに別の半導体チップ４０をマウントし、これらの半導体チップ３０，４０とパッケージ基板１０との間をワイヤＷでワイヤボンディングしている（非特許文献１参照）。
【非特許文献１】日経エレクトロニクス2002,2-11 no.815 p108 「第１部  チップがダメならパッケージがある」
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のＳＩＰでは、異なったプロセスによる半導体チップを単一のパッケージに収めることができ、実装基板に対する実装面積の縮小化が図れる。このように複数の半導体チップを１つのパッケージ内に収めて半導体装置を構成する場合、良品率を如何に高めるかが課題となる。すなわち、各半導体チップはウエハ状態でウエハプローブテストを行い、良品と見なされた半導体チップのみをパッケージ基板などに搭載することになる。
【０００５】
ところが、複数の半導体チップを組み合わせるアセンブルメーカー側では、例えば異なった半導体チップの端子（電極）間をワイヤボンディングしてＳＩＰを構成する場合に、両半導体チップの端子の形成位置、端子ピッチ、信号線の順番などを予め固定的に設計しなければならず、設計上の自由度が低下してしまい、開発期間を短縮化できる筈のＳＩＰの特質がうまく活かせないといった問題があった。
【０００６】
また、半導体チップを供給するメーカー側では、ウエハ状態で半導体チップのすべての動作試験は行うことができず、例えば、高温連続動作試験(Burn-in) によるスクリーニング等の信頼性試験を完全に行うことはできなかった。そのため、ウエハから切り出した後の半導体チップを個別に良否判定し、その結果、ＫＧＤ（Known-Good-Die：検査済み良品チップ）を保証する半導体チップが得られる。ところが、ウエハから切り出したままの半導体チップ（ベアチップ）の状態でこのような判定を行うためには、各半導体チップの端子（電極）に対して電気的に接続するための装置や専用の試験装置が個々に必要となり、そのためコストが嵩むといった問題があった。
【０００７】
そこで、この発明の目的は、複数の半導体チップと組み合わせる際に、各半導体チップの外部接続用端子の位置、ピッチ、信号配列などを制約することなく半導体チップ間の電気的接続を容易に行えるようにして、上述の問題を解消した半導体装置のパッケージ構造およびパッケージ化方法を提供することにある。
【０００８】
また、この発明の別の目的は、半導体チップを供給するメーカー側では、ＳＩＰを構成する半導体チップのＫＧＤ（Known-Good-Die）を容易に保証できるようにし、ＳＩＰを製造するアセンブルメーカー側では、ＫＧＤの半導体チップを用いて高い良品率の下でＳＩＰを製造できるようにした半導体装置のパッケージ構造およびパッケージ化方法を提供することにある。
【課題を解決するための手段】
【０００９】
この発明は、複数の半導体チップを搭載する基板状またはフレーム状の基材と、当該基材に搭載した複数の半導体チップとを備えた半導体装置のパッケージ構造において、
マウントすべき半導体チップの端子を接続する内部端子と、該半導体チップの端子以外の端子を接続する外部端子と、該外部端子と前記内部端子との間を電気的に接続する導体配線とを形成したサブ基板に半導体チップがマウントされてなる半導体チップマウントサブ基板を備え、該半導体チップマウントサブ基板を他の半導体チップとともに前記基材に搭載し、これらの半導体チップマウントサブ基板と他の半導体チップを前記基材とともに樹脂封止したことを特徴としている。
【００１０】
また、この発明は、前記半導体チップマウントサブ基板を、前記基材に搭載した半導体チップ上に搭載したことを特徴としている。
【００１１】
また、この発明は、前記半導体チップマウントサブ基板を複数備え、それらの半導体チップマウントサブ基板を前記基材上に積層配置したことを特徴としている。
【００１２】
また、この発明は、前記半導体チップマウントサブ基板を、前記サブ基板を挟んで該サブ基板の両面に半導体チップを搭載して構成したことを特徴としている。
【００１３】
また、この発明は、前記半導体チップマウントサブ基板を、前記サブ基板に複数の半導体チップを積層配置して構成したことを特徴としている。
【００１４】
また、この発明は、前記半導体チップマウントサブ基板を、前記基材に対する前記樹脂封止とは別に前記サブ基板とともに該サブ基板に搭載した半導体チップを樹脂封止して構成したことを特徴としている。
【００１５】
また、この発明は、前記サブ基板を、前記基材に搭載する前の状態で、所定の信頼性試験または動作試験を行うために試験装置に接続するための端子を備えていて、前記半導体チップマウントサブ基板は前記基材に搭載する前の状態で前記端子を用いて前記所定の信頼性試験または動作試験を行った後に前記端子を切り離したものとしたことを特徴としている。
【発明の効果】
【００１６】
この発明によれば、マウントすべき半導体チップの端子を接続する内部端子と、該半導体チップの端子以外の端子を接続する外部端子と、該外部端子と前記内部端子との間を電気的に接続する導体配線とを形成したサブ基板に半導体チップがマウントされてなる半導体チップマウントサブ基板を備え、該半導体チップマウント基板を他の半導体チップとともに前記基材に搭載するようにしたので、この半導体チップマウントサブ基板を従来の例えばＳＩＰを構成する複数の半導体チップのうちの一つの半導体チップとして用いることができる。その際、半導体チップはサブ基板にマウントされた状態であるので、半導体チップマウントサブ基板の状態で信頼性試験や動作試験を行うことができ、ＫＧＤを保証した半導体チップと同様の素子としてこの半導体チップマウントサブ基板を扱うことができる。また、半導体チップ間の電気的接続を行う場合に、下部の半導体チップの端子と上部の半導体チップマウントサブ基板の端子との間を接続することになるので、個々の半導体チップの端子は個別に設計できる。または、既に設計製造された半導体チップをそのまま用いることができる。その結果、低コスト化が図れる。
【００１７】
また、この発明によれば、半導体チップマウントサブ基板を基材上の半導体チップ上に搭載したことにより全体の薄型化が図れる。
【００１８】
また、この発明によれば、半導体チップマウントサブ基板を複数備え、それらの半導体チップマウントサブ基板を基材上に積層配置したことにより、より多くの半導体チップの積層配置構造を容易に構成できる。
【００１９】
また、この発明によれば、半導体チップマウントサブ基板の両面に半導体チップを搭載したことにより、基材に対する半導体チップマウントサブ基板の搭載面積を大きくすることなく、多くの半導体チップをパッケージ化できる。
【００２０】
また、この発明によれば、半導体チップマウントサブ基板をサブ基板に複数の半導体チップを積層配置して構成したことにより、基材に対する半導体チップマウントサブ基板の搭載面積を大きくすることなく、より多くの半導体チップを単一のパッケージ内にパッケージ化できる。
【００２１】
また、この発明によれば、半導体チップマウントサブ基板を、基材に対する樹脂封止とは別に、サブ基板とともに該サブ基板に搭載した半導体チップを樹脂封止したことにより、半導体チップマウントサブ基板の状態でハンドリングが容易になり、半導体チップマウントサブ基板の信頼性も容易に確保できる。
【００２２】
また、この発明によれば、基材に搭載する前のサブ基板の状態で、所定の信頼性試験または動作試験を行うために試験装置に接続するための端子を備えていて、半導体チップマウントサブ基板が、それを基材に搭載する前の状態で端子を用いて所定の信頼性試験または動作試験を行った後に端子を切り離したものとしたことにより、ＫＧＤを保証した半導体チップと同様の素子としてこの半導体チップマウントサブ基板を扱うことができる。
【発明を実施するための最良の形態】
【００２３】
第１の実施形態である半導体装置のパッケージ構造およびそのパッケージ化方法について、図１・図２を基に説明する。
図１は半導体装置の平面図、図２はその主要部の断面図である。図１・図２においてパッケージ基板１０の上面には半導体チップ３０をダイボンディングしている。半導体チップ５０はサブ基板２０にマウントしている。このサブ基板２０と半導体チップ５０とで半導体チップマウントサブ基板６０を構成している。この半導体チップマウントサブ基板６０はその下面（サブ基板２０の下面）を半導体チップ３０に接着することによって搭載している。またこれとは別に、半導体チップ４０を半導体チップ３０の上に搭載している。
【００２４】
パッケージ基板１０の上面には複数の端子１１，１１′を配列形成している。またパッケージ基板１０の下面には複数の半田ボール１２を配列形成している。このパッケージ基板１０の上面の端子１１，１１′と下面の半田ボール１２との間はパッケージ基板１０内部の配線層を介して電気的に導通させている。
【００２５】
半導体チップ３０の上面の周囲に配列した端子とパッケージ基板１０の上面に配列した端子１１との間はワイヤＷ３１によりワイヤボンディングしている。半導体チップ５０の上面には端子５１を形成している。またサブ基板２０の上面には、この発明に係る「内部端子」に相当する端子２１を形成していて、両者の間をワイヤＷ５２でワイヤボンディングしている。
【００２６】
またサブ基板２０の上面には、この発明に係る「外部端子」に相当する端子２２を形成している。これらの端子２２と端子２１との間はサブ基板２０内部の配線層を介して電気的に導通させている。サブ基板２０の端子２２とパッケージ基板１０の端子１１′との間はワイヤＷ２１でワイヤボンディングしている。このようにサブ基板２０で端子の位置を変換することによって、半導体チップの外部接続用端子（パッド）の位置、ピッチ、信号配列などを変更することなく、既に存在する半導体チップをそのまま用いて電気的接続を容易に行えるようになる。
【００２７】
また、このようにして半導体チップマウントサブ基板６０をＫＧＤの半導体チップのように扱って、他の半導体チップと共にパッケージ基板上に搭載することができる。
【００２８】
なお、この例では、半導体チップ４０は半導体チップ３０とともにＳＩＰとして用いるように既に設計されているのでサブ基板を用いていない。この半導体チップ４０の上面の端子４１と半導体チップ３０の上面に形成した端子３１との間はワイヤＷ４３でワイヤボンディングしている。さらに、半導体チップ４０の所定の端子４１′とパッケージ基板上の端子１１′との間はワイヤＷ４１でワイヤボンディングしている。
【００２９】
図１に示した例では、パッケージ基板１０上部の樹脂封止を行う前の状態を示している。図２に示したように、パッケージ基板１０の上面には半導体チップ３０，４０、半導体チップマウントサブ基板６０およびそれらの間を接続するワイヤの全体を封止樹脂１３で樹脂封止している。
【００３０】
ここで、半導体チップ３０は他の半導体チップであり、そのサイズは例えば８．５ｍｍ×８．５ｍｍである。半導体チップ４０はその他の半導体チップである。サブ基板２０上の半導体チップ５０は例えば３２Ｍ×３２ビットのＤＲＡＭであり、そのサイズは例えば３．０ｍｍ×５．７ｍｍである。この半導体チップ５０は、その短辺に端子５１を配列しているので、サブ基板２０の半導体チップ５０の短辺に沿った位置に端子２１を配列している。このことによりワイヤＷ５２のワイヤ長が短くてすむようにしている。またパッケージ基板１０上の端子１１′寄りで半導体チップ５０の一方の長辺に沿ったサブ基板２０上の所定位置に端子２２を配列形成している。そして、このサブ基板２０をパッケージ基板１０上の端子１１′寄りに配置することによって、ワイヤＷ２１のワイヤ長を短くてすむようにしている。
【００３１】
図３は第２の実施形態に係る半導体装置の平面図である。図１に示した例と異なるのは半導体チップマウントサブ基板６０の構造である。この図３に示す例では、サブ基板２０の上に２つの半導体チップ５０ａ，５０ｂをマウントしている。これらはそれぞれ１６Ｍ×１６ビットのＤＲＡＭであり、半導体チップの中央に端子５１をそれぞれ形成している。このように複数の半導体チップを用いる場合でも、それらを単一のサブ基板２０上にマウントすることにより、この半導体チップマウントサブ基板６０を３２Ｍ×１６ビットまたは１６Ｍ×３２ビットのＤＲＡＭであるかのように扱うことができる。
【００３２】
また、端子がチップの中央に配列されている半導体チップを用いる場合でも、サブ基板２０上で各半導体チップの端子に最も近接する位置に端子２１を配置することにより、各半導体チップ５０ａ，５０ｂの端子５１とサブ基板２０上の端子２１との間のワイヤＷ５２のワイヤ長が短くてすむようにしている。
【００３３】
図４は第３の実施形態に係る半導体装置の主要部の断面図である。サブ基板２０の上面に２つの導体チップ５０ａ，５０ｂをマウントし、ワイヤボンディングすることによって半導体チップマウントサブ基板６０を構成している。サブ基板２０には、半導体チップ５０ａ−５０ｂ間の電気的接続を行う配線を設けている。パッケージ基板１０の上部には半導体チップ３０をボンディングしていて、この半導体チップ３０の上面に半導体チップマウントサブ基板６０を搭載している。また、他の半導体チップ４０も搭載している。
【００３４】
図１〜図３に示した例と異なり、この例ではサブ基板２０上部の半導体チップ５０ａ，５０ｂの周囲を封止樹脂２３で樹脂封止している。このように半導体チップマウントサブ基板６０の状態で半導体チップを樹脂封止した状態とすることにより、半導体チップマウントサブ基板６０を半導体チップ３０に接着する際のハンドリングが容易となる。また、半導体チップ５０ａ，５０ｂ周囲の環境を清浄に保ったまま半導体チップマウントサブ基板６０の状態で工程間を搬送することが容易となる。なお、上記封止樹脂２３は最終的にパッケージ基板１０上部の封止樹脂１３によって覆われ、半導体装置の外部には露出しないので、封止樹脂１３のような機械的強度を必要とせず、簡易な方法で樹脂封止すればよい。例えばトランスファーモールド法などによらずに液状樹脂をポッティングする方法によって樹脂封止する。
【００３５】
なお、図４に示した例では、半導体チップマウントサブ基板６０のサブ基板２０の上面に設けた端子と半導体チップ３０の上面に設けた端子との間をワイヤＷ２３でワイヤボンディングしている。このようにして、パッケージ基板１０を介さずに半導体チップマウントサブ基板６０の半導体チップとは別の半導体チップとの間の電気的接続をとることも可能である。
【００３６】
図５は第４の実施形態に係る半導体装置の主要部の断面図である。第１〜第４の実施形態ではパッケージ基板を基材としてパッケージ化したが、この図５に示す例では、リードフレーム９を基材として用い、複数の半導体チップをパッケージ化している。リードフレーム９の中央部には、半導体チップ３０をダイボンディングしている。この半導体チップ３０の上部には半導体５０とサブ基板２０による半導体チップマウントサブ基板６０と、単体の半導体チップ４０とをそれぞれ搭載している。そして、半導体チップ３０とリードフレーム９のインナーリード部分との間をワイヤＷ３９でワイヤボンディングしている。半導体チップ４０とリードフレーム９のインナーリードとの間はワイヤＷ４９でワイヤボンディングしている。サブ基板２０の端子とリードフレーム９のインナーリードとの間はワイヤＷ２９でワイヤボンディングしている。これらの複数の半導体チップ部分およびワイヤ部分は封止樹脂１３で樹脂封止している。このようにして、リードフレーム９のアウターリードが封止樹脂１３の外部に突出したリード端子付き半導体装置が構成できる。
【００３７】
図６は第５の実施形態に係る半導体装置のパッケージ構造およびパッケージ化方法について示している。これらはいずれも主要部の断面図である。（Ａ）の例ではサブ基板２０の両面に半導体チップ５０をそれぞれフリップチップボンディングしている。そしてこれらの半導体チップ５０の周囲を封止樹脂２３で樹脂封止して、半導体チップマウントサブ基板６０を構成している。パッケージ基板１０の上面には半導体チップ３０をフリップチップボンディングしている。この半導体チップ３０の上部に半導体チップマウントサブ基板６０を接着し、サブ基板２０の上面に形成した端子とパッケージ基板１０の上面にした端子との間をワイヤＷ２１でワイヤボンディングしている。パッケージ基板１０の下面には半田ボール１２を配列形成している。パッケージ基板１０の上部には半導体チップ３０と半導体チップマウントサブ基板６０を含む全体を封止樹脂１３で樹脂封止している。なお、この図６では封止樹脂１３の外形のみ表している。
【００３８】
図６の（Ｂ）の例では、サブ基板２０に２つの半導体チップ５０を積層配置している。この例では半導体チップ５０とサブ基板２０との間をワイヤボンディングしている。そしてこれらの半導体チップ５０の周囲を封止樹脂２３で樹脂封止している。パッケージ基板１０の上面には半導体チップ３０をフリップチップボンディングしていて、この半導体チップ３０の上部に半導体チップマウントサブ基板６０を接着し、サブ基板２０とパッケージ基板１０との間をワイヤＷ２１でワイヤボンディングしている。その他の構成は（Ａ）の場合と同様である。なお、サブ基板２０に対して半導体チップ５０をフリップチップボンディングしてもよい。また半導体チップ上に別の半導体チップをフリップチップボンディングするようにしてもよい。
【００３９】
図６の（Ｃ）の例では、サブ基板２０ａに半導体チップ５０ａをフリップチップボンディングしてなる第１の半導体チップマウントサブ基板６０ａと、サブ基板２０ｂに半導体チップ５０ｂをフリップチップボンディングしてなる半導体チップマウントサブ基板６０ｂとを備えている。また、パッケージ基板１０の上面には半導体チップ３０をフリップチップボンディングしている。
【００４０】
この半導体装置を製造する場合、まずパッケージ基板１０に半導体チップ３０をフリップチップボンディングし、半導体チップ３０の上面に第１の半導体チップマウントサブ基板６０ａを接着し、そのサブ基板２０ａ上面とパッケージ基板１０のそれぞれの端子間をワイヤＷ２１ａでワイヤボンディングする。続いて半導体チップマウントサブ基板６０ａの上面（半導体チップ５０ａの上面）に接着シート７０を置いて第２の半導体チップマウントサブ基板６０ｂを第１の半導体チップマウントサブ基板６０ａに接着固定する。この接着シート７０は第２の半導体チップサブ基板６０ｂのサブ基板２０ｂの下面側に予め設けておいてもよい。この状態で、サブ基板２０ｂ上面の端子とパッケージ基板１０上面の端子との間をワイヤＷ２１ｂでワイヤボンディングする。その後、パッケージ基板１０の上部を封止樹脂１３で樹脂封止する。このように複数の半導体チップマウントサブ基板６０を積層配置することによって、実装基板への実装時の占有面積を増すことなく、多数の半導体チップを備えた半導体装置を構成することができる。
【００４１】
図６の（Ｄ）に示す例では、２つの半導体チップマウントサブ基板６０ａ，６０ｂをパッケージ基板１０に対して水平方向に配置している。これらの半導体チップマウントサブ基板６０ａ，６０ｂは、サブ基板２０ａ，２０ｂの上面に半導体チップ５０ａ，５０ｂをそれぞれフリップチップボンディングして構成している。パッケージ基板１０の上面には半導体チップ９ａ，９ｂをそれぞれフリップチップボンディングしている。これらの半導体９ａ，９ｂの上面に、半導体チップマウントサブ基板６０ａ，６０ｂを接着している。そして、それらのサブ基板２０ａ，２０ｂの上面の端子とパッケージ基板１０の端子との間をワイヤＷ２１でワイヤボンディングしている。その他の構成は（Ａ）〜（Ｃ）と同様である。このように複数の半導体チップマウントサブ基板６０を水平配置したことにより、厚みを増すことなく、多くの半導体チップをパッケージ内に備えた半導体装置が得られる。
【００４２】
以上に示した例では、いずれもサブ基板２０とパッケージ基板１０との間をワイヤで接続したが、サブ基板の周囲に外部端子を配列しておき、それらの外部端子をパッケージ基板上の端子に圧接により電気的且つ機械的に接合させるようにしてもよい。また、サブ基板の接合面（パッケージ基板等に対向する面）に外部端子として半田バンプを形成しておき、パッケージ基板上の端子やパッケージ基板に搭載した半導体チップ上の端子に、上記半田バンプを接合するようにしてもよい。
【００４３】
次に、半導体チップマウントサブ基板をＫＧＤ化するための方法について、図７・図８を参照して説明する。
図７の（Ｂ）は複数の半導体チップマウントサブ基板の信頼性試験および動作試験を行う状態である「切り離し前サブ基板」２００を示している。（Ａ）はその切り離し前サブ基板２００のうち１つの単位であるテスト時サブ基板単位２０′を拡大図示している。テスト時サブ基板単位２０′には半導体チップ５０をマウントしていて、この半導体チップ５０の端子５１とサブ基板側の端子２１との間をワイヤＷ５２でワイヤボンディングしている。サブ基板には端子２１の配列ピッチより大きなピッチで試験用端子２５を形成していて、この試験用端子２５と端子２１との間をそれぞれ配線２４で結んでいる。図中２点鎖線で示す範囲が切り離し後にサブ基板２０となる領域であり、この領域を切り離した後に半導体チップマウントサブ基板として用いる。
【００４４】
図７の（Ｂ）に示した切り離し前サブ基板２００の状態で、各試験用端子２５に対して試験装置を接続し、各種の信頼性試験および動作試験を行う。例えば前述した高温連続動作試験(Burn-in) などのスクリーニングを行う。そして、半導体チップ５０およびサブ基板２０による良品の半導体チップマウントサブ基板を選別する。
【００４５】
なお、上記サブ基板の領域２０を切り離した後、端子２１から試験用端子２５へ延びる配線２４の一部（図中Ｐで示す配線２４部分）がサブ基板２０に残ることになる。ただ、第１〜第５の各実施形態で参照した各図では、このサブ基板２０に残る上記配線部分は図面の明瞭化のために図示していない。
【００４６】
図８は上記サブ基板のテストを含む半導体装置全体の組立工程を示すフローチャートである。まずサブ基板については、サブ基板にマウントする半導体チップのウエハ状態でテストを行う。（Ｓ１１）。その後、ウエハの裏面を研磨して所定厚みまで薄くし（Ｓ１２）、ウエハダイシングによって個別の半導体チップ５０に分離する（Ｓ１３）。これらの半導体チップのうち良品と見なされた半導体チップ５０をサブ基板２０へマウントする（Ｓ１４）。続いて必要に応じて半導体チップ部分を樹脂封止する（Ｓ１５）。その後、上述の信頼性試験および動作試験を行い、それぞれの半導体チップについて良否判定を行う（Ｓ１６）。しかる後、各サブ基板２０領域の切り離しを行う（Ｓ１７）。
【００４７】
一方、本体部分について、まずパッケージ基板１０にマウントする半導体チップのウエハ状態でのテストを行う（Ｓ２１）。その後、ウエハ研磨、ウエハダイシングを行い（Ｓ２２→Ｓ２３）、各半導体チップ３０をパッケージ基板１０に搭載する（Ｓ２４）。その後、上述のＫＧＤである半導体チップマウントサブ基板６０を搭載する（Ｓ２５）。続いてパッケージ基板１０の上部を樹脂封止し、個別のパッケージ基板に切り離す（Ｓ２６）。そして各半導体装置について、上述のサブ基板に対して行ったものと同様の各種信頼性試験および動作試験を行う（Ｓ２７）。このようにして良品の半導体装置を得る。上記ステップＳ２６を行う代わりに、パッケージ基板の切り離し前に複数の半導体装置について試験を行い、その後に樹脂封止し、パッケージ基板として切り離してもよい（Ｓ２６′）。
【００４８】
なお、実施例では半導体チップ−半導体チップ間、パッケージ基板−サブ基板間、半導体チップ−パッケージ基板間、半導体チップ−サブ基板間の各部の接続を、ワイヤボンディングやフリップチップ接続で行う旨説明したが、これらの各部の一部または全部の接続を、フレキシブルなシート上に配線を施した配線シート等を用いて接続するように構成してもよい。すなわち、両端を端子とする複数の配線を配線シートに形成しておき、それらの端子を接続すべき相手側の端子に接続するようにしてもよい。例えばサブ基板とパッケージ基板間を接続する場合、配線シートの一方の端子をサブ基板の端子に接続し、配線シートの他方の端子をパッケージ基板の端子に接続すればよい。
【図面の簡単な説明】
【００４９】
【図１】第１の実施形態に係る半導体装置のパッケージ構造を示す平面図
【図２】同半導体装置の主要部の断面図
【図３】第２の実施形態に係る半導体装置の構造を示す平面図
【図４】第３の実施形態に係る半導体装置の構造を示す断面図
【図５】第４の実施形態に係る半導体装置の構造を示す断面図
【図６】第５の実施形態に係る４つの半導体装置の構造を示す断面図
【図７】第６の実施形態に係る半導体装置に用いる半導体チップマウントサブ基板の試験方法を示す図
【図８】同半導体装置のサブ基板のテストを含む半導体装置全体の組立工程を示すフローチャート
【図９】従来の半導体装置の構成を示す断面図
【符号の説明】
【００５０】
９−リードフレーム
１０−パッケージ基板
１１−端子
１２−半田ボール
１３−封止樹脂
２０−サブ基板
２０′−テスト時サブ基板単位
２１，２２−端子
２３−封止樹脂
２４−配線
２５−試験用端子
３０，４０，５０−半導体チップ
３１，４１，５１−端子
６０−半導体チップマウントサブ基板
７０−接着シート
２００−切り離し前サブ基板
Ｗ−ワイヤ
【図１】
2005123542.tif 000003
【図２】
2005123542.tif 000004
【図３】
2005123542.tif 000005
【図４】
2005123542.tif 000006
【図５】
2005123542.tif 000007
【図６】
2005123542.tif 000008
【図７】
2005123542.tif 000009
【図８】
2005123542.tif 000010
【図９】
2005123542.tif 000011