(57)【要約】【課題】  弾性表面波素子の形成プロセスによる基板回路の損傷を防止できるとともに、寄生容量を低減することのできる薄膜弾性表面波デバイスを提供する。【解決手段】  本発明の薄膜弾性表面波デバイス１００は、一方の表層部に回路１１０が形成されてなる基板１０１と、該基板上に配置された圧電体薄膜１０４と、該圧電体薄膜の表面に形成された電極１０５Ａｘ，１０５Ａｙ，１０５Ｂとを有し、前記圧電体薄膜は、前記一方の表層部とは反対側の表面上に形成されていることを特徴とする。【選択図】図１
2005210296.tif 000002
【特許請求の範囲】
【請求項１】
一方の表層部に回路が形成されてなる基板と、該基板上に配置された圧電体薄膜と、該圧電体薄膜の表面に形成された電極とを有する薄膜弾性表面波デバイスにおいて、
前記圧電体薄膜は、前記一方の表層部とは反対側の表面上に形成されていることを特徴とする薄膜弾性表面波デバイス。
【請求項２】
前記電極は、前記基板の内部を通る配線を介して前記回路と導電接続されていることを特徴とする請求項１に記載の薄膜弾性表面波デバイス。
【請求項３】
前記電極は前記圧電体薄膜の前記基板とは反対側の表面上に形成され、前記配線は、前記圧電体薄膜を貫通していることを特徴とする請求項１又は２に記載の薄膜弾性表面波デバイス。
【請求項４】
前記回路の少なくとも一部は、前記圧電体薄膜と平面的に重なる領域に形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の薄膜弾性表面波デバイス。
【請求項５】
前記基板は半導体基板であることを特徴とする請求項１乃至４のいずれか一項に記載の薄膜弾性表面波デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜弾性表面波デバイスに係り、特に、薄膜弾性波デバイスの配線構造に関する。
【背景技術】
【０００２】
一般に、通信機器や各種信号処理には、共振子やフィルタなどを構成する弾性表面波デバイスが用いられている。このような弾性表面波デバイスとしては、シリコン基板などの基板上にＺｎＯ薄膜などの圧電体薄膜を形成した薄膜弾性表面波デバイスが知られている（例えば、以下の非特許文献１参照）。従来の薄膜弾性表面波デバイスにおいては、圧電体薄膜上にＩＤＴ（インタディジタル変換子、例えば櫛歯状電極）や反射器が形成され、これらのＩＤＴや反射器を相互に結線するためのバスバーや、このバスバーをボンディングパッドへ結線するための配線が設けられる。通常の弾性表面波デバイスでは、デバイスチップをケーシングの内部に密封した状態で配置し、このデバイスチップに形成されたボンディングパッドと、ケーシングに設けられた外部端子とが導電ワイヤで導電接続されるようになっている。
【０００３】
特に、一般の半導体集積回路は、シリコン基板の表面領域に種々の半導体素子をモノリシックに形成したり、或いは、シリコン基板上に薄膜構造を形成したりすることによって、種々の半導体素子や配線を形成することによって構成され、通常、通信回路や各種信号処理回路においては、多くの部分が半導体集積回路として構成されるため、例えば、半導体集積回路が構成されるシリコン基板上に上記の弾性表面波デバイスを構成することが、通信回路や信号処理回路の小型化を進める上で重要なポイントになるものと考えられる。このため、従来から、半導体集積回路を構成してなるシリコン基板上に形成された弾性表面波デバイスが提案されている（例えば、以下の特許文献１及び２参照）。
【非特許文献１】三露常男・他４名  「薄膜弾性表面波ディバイス」  松下技報(National Technical Report)  Vol.22 No.6 Dec 1976 P.905-923
【特許文献１】特開平６−１２５２２６号公報
【特許文献２】特開２０００−１５１４５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前述のように、シリコン基板上に弾性表面波素子を構成したものでは、シリコン基板に集積回路などを構成してから、その上層に弾性表面波素子を形成する必要があるので、弾性表面波素子の製造プロセスによって半導体回路などにダメージを与える危険性がある。特に、圧電体薄膜を成膜する場合には、膜質や成膜速度の向上のために高温処理が必要とされる場合が多いことから、下層の半導体回路に不純物分布の変成など致命的な熱的損傷が生じやすい。
また、シリコン基板などの導電性基板や、表面に導電膜が存在する基板上に形成された弾性表面波デバイスにおいては、弾性表面波素子構造と基板や導電膜との間の寄生容量が大きくなり、この寄生容量によって共振子やフィルタ特性が劣化するという問題点がある。
【０００５】
そこで、本発明は上記問題点を解決するものであり、その課題は、回路が設けられた基板に弾性表面波素子が形成されてなる薄膜弾性表面波デバイスにおいて、弾性表面波素子の形成プロセスによる基板回路の損傷を防止できる構造を提供することにある。また、圧電体薄膜の下層に配置される基板や導電膜との間に生ずる寄生容量を低減することにより、共振子特性やフィルタ特性を向上させることのできる薄膜弾性表面波デバイスを提供することにある。
【課題を解決するための手段】
【０００６】
斯かる実情に鑑み、本発明の薄膜弾性表面波デバイスは、一方の表層部に回路が形成されてなる基板と、該基板上に配置された圧電体薄膜と、該圧電体薄膜の表面に形成された電極とを有する薄膜弾性表面波デバイスにおいて、前記圧電体薄膜は、前記一方の表層部とは反対側の表面上に形成されていることを特徴とする。
【０００７】
この発明によれば、基板の一方の表層部（基板の表面に近い領域或いは基板の表面上）に回路が形成されているのに対して、弾性表面波素子構造を構成する圧電体薄膜はこの一方の表層部とは反対側の表面上に形成されているため、回路と弾性表面波素子構造とが物理的に離間して配置されるとともに、回路の形成に先立って圧電体薄膜を形成しておくことも可能になるため、製造工程における回路の損傷を回避することが可能になる。
【０００８】
ここで、本発明に係る上記の電極は圧電体薄膜の表面上に形成されていればよい。すなわち、圧電体薄膜の基板とは反対側の表面上に電極が形成されていてもよく、また、圧電体薄膜の基板側の表面に電極が形成されていてもよい。この電極としては、弾性表面波を生成するための励振電極や弾性表面波を検出するための検出電極などが挙げられる。通常、これらの電極はＩＤＴ（インタディジタル変換子）を構成する櫛歯状電極であることが望ましい。また、弾性表面波を反射するための反射器を構成する反射電極であってもよい。また、基板に設けられる回路は、半導体集積回路であることが好ましい。
【０００９】
本発明において、前記電極は、前記基板の内部を通る配線を介して前記回路と導電接続されていることが好ましい。これによれば、圧電体薄膜上に形成された電極が基板の内部を通る配線を介して回路と接続されていることにより、配線の平面的な引き回し量を少なくすることができるので、電極及び配線の平面的な占有面積を低減することができ、これによって電極及び配線と、基板や基板上の配線パターンとの間の寄生容量を低減できる。したがって、寄生容量の低減により弾性表面波素子の挿入損失やインピーダンスの低減を図ることが可能になる。
【００１０】
ここで、前記電極が圧電体薄膜の基板とは反対側の表面上に形成されている場合には、前記配線は圧電体薄膜を貫通するように設けられることが望ましい。これによれば、発電体薄膜の上記電極が形成されてなる表面上に配線を引き回す必要がなくなるので、配線と基板との間に高い誘電率を有する圧電体薄膜が介在しなくなるため、配線に起因する寄生容量を低減することができる。
【００１１】
また、前記基板と前記圧電体薄膜との間に絶縁層が設けられ、該絶縁層を貫通して前記配線が前記回路に導電接続されていることが好ましい。また、この絶縁層の内部に前記電極と導電接続された配線層が形成され、この配線層と基板の反対側の回路とが基板の内部に伸びる導電材を介して導電接続されていることが好ましい。これによって基板の内部に伸びる導電材の数を低減することができるので、製造を容易に行うことができ、製造コストも低減できる。
【００１２】
本発明において、前記回路の少なくとも一部は、前記圧電体薄膜と平面的に重なる領域に形成されていることが好ましい。これによれば、弾性表面波素子構造と回路の少なくとも一部が重なり合うため、デバイスをコンパクトに構成することができる。
【００１３】
本発明において、前記基板は半導体基板であることが好ましい。これによって上記回路を半導体集積回路によって構成することができ、薄膜弾性表面波デバイスのさらなるコンパクト化や高性能化を図ることができる。半導体基板としては、シリコン基板や化合物半導体（ＧａＡｓ，ＧａＰ，ＩｎＰ，ＳｉＧｅ，ＺｎＳなど）基板が挙げられる。特に、シリコン基板を用いることで、汎用技術により安価な半導体集積回路を容易に形成することができる。
【００１４】
なお、上記各発明においては、前記配線の少なくとも一部が前記電極と平面的に重なる領域に配置されていることが好ましい。また、前記貫通孔が前記電極と平面的に重なる領域に設けられていることが好ましい。さらに、上記各発明では、薄膜弾性表面波素子構造と上記回路とによって、ＶＣＯ（電圧制御発振子；ＶＣＳＯ）などの各種の発振回路、バンドパスフィルタなどの各種フィルタ回路を構成することができる。また、上記基板に送受信回路などの大規模集積回路の主要部分を構成し、この主要部分に基板上の１又は複数の薄膜弾性表面波素子が組み込まれて一体の大規模集積回路が構成されるようにしてもよい。
【発明を実施するための最良の形態】
【００１５】
次に、添付図面を参照して本発明の実施形態について詳細に説明する。
【００１６】
［第１実施形態］
図１は本発明に係る第１実施形態の薄膜弾性表面波デバイス１００の概略構造を示す概略縦断面図、図２は薄膜弾性表面波デバイス１００の概略平面図である。この薄膜弾性表面波デバイス１００は、シリコン（Ｓｉ）や化合物半導体（ＧａＡｓ，ＧａＰ，ＩｎＰ，ＳｉＧｅ，ＺｎＳなど）などで構成される半導体基板、ガラス基板、石英基板、セラミック基板などで構成される基板１０１の上にＳｉＯ２、ＰＳＧ（リンドープガラス）、ＴｉＯ２、Ｔａ２Ｏ５などの金属酸化物、Ｓｉ３Ｎ４などの窒化シリコン、アクリル樹脂などの合成樹脂などで構成される絶縁層１０２が形成されている。絶縁層１０２は、基板１０１が導電体基板である場合や半導体基板であるときに、基板と、その上層の導電体との間を絶縁するためのものである。
【００１７】
基板１０１としては、シリコン基板であっても、導電体或いは半導体であって、或る程度の導電性を有する場合と、真性半導体のような絶縁性を有する場合とがあるが、前者の場合には特に絶縁層１０２が必要となる。また、後者の場合には絶縁層１０２は必ずしも必要ない。さらに、基板１０１としてはガラス基板、石英基板、セラミック基板などの絶縁体を用いることも可能であり、このような場合でも、絶縁層１０２は不要となる。なお、絶縁性を有する基板１０１を用いている場合でも、その表面上に配線パターンなどの導電膜が形成されている場合には、上層との絶縁を確保するために絶縁層１０２が必要となる場合がある。この絶縁層１０２として、半導体集積回路が構成されたシリコンなどの半導体基板上の表面被覆用の絶縁層をそのまま用いることも可能である。
【００１８】
上記の絶縁層１０２の上にはＺｎＯ、ＡｌＮ、ＰＺＴ（Ｐｂ−Ｚｒ−Ｔｉ）、ＣｄＳ、ＺｎＳ、Ｂｉ−Ｐｂ−Ｏ、ＬｉＮｂＯ３、ＴａＮｂＯ３、ＫＮｂＯ３などの、弾性表面波を励振可能な各種圧電体で構成された圧電体薄膜１０４が形成されている。圧電体薄膜１０４は、基板１０１の表面全体にわたって形成されていてもよいが、図示例のように基板１０１の一部上に形成されていることが好ましい。これは、基板１０１が半導体集積回路などの他の回路構造などを形成するために必要な面積とされる場合があるのに対して、圧電体薄膜１０４は弾性表面波デバイスを構成する上で必要最小限の面積で足りるからであり、また、必要に応じて圧電体薄膜の形成されていない表面領域に他の回路構造や接続端子（導電パッド）などを任意に形成することが可能になるからでもある。
【００１９】
圧電体薄膜１０４は、その材質や結晶性に応じて適宜の厚さとされる。例えば、一般的には０．１〜５μｍ程度の厚さであり、特に、０．５〜１．５μｍ程度の厚さであることが好ましい。圧電体薄膜１０４が薄すぎると弾性表面波の伝播態様が下層の影響を受けやすくなるとともに、圧電体薄膜の表面（図示例では上面）の結晶性が不十分となる場合がある。通常、圧電体薄膜の厚さは励起される弾性表面波の１波長以上の厚さとされることが望ましい。逆に、圧電体薄膜が厚すぎると、製造工程に時間がかかり、製造コストが増大するため、薄膜弾性表面波素子としたメリットが薄くなる。
【００２０】
圧電体薄膜１０４の表面（上面）には電極１０５Ａｘ，１０５Ａｙ，１０５Ｂが形成されている。電極１０５Ａｘ．１０５Ａｙは弾性表面波を励振するための励振電極である。電極１０５Ａｘ，１０５Ａｙはそれぞれが複数設けられて櫛歯状に構成され、電極１０５Ａｘと１０５Ａｙが交互に一定間隔で弾性表面波の伝播方向（図示左右方向）に配列されている。また、電極１０５Ｂは反射器を構成するための反射電極である。複数の電極１０５Ｂが上記伝播方向に上記一定間隔にて配列されることにより反射器（いわゆるグレーティング反射器）が構成されている。これらの反射器は、上記電極１０５Ａｘ，１０５Ａｙの配列領域の上記伝播方向両側にそれぞれ配置されている。
【００２１】
本実施形態においては、圧電体薄膜１０４の上面上に上記電極１０５Ａｘ，１０５Ａｙ，１０５Ｂが形成されているが、後述する別の実施形態で説明するように、圧電体薄膜１０４の下面上に上記電極を形成してもよい。この場合には、弾性表面波は圧電体薄膜１０４の下面上を伝播していくことになる。
【００２２】
基板１０１の下面（すなわち、上記圧電体薄膜１０４が形成されている側とは反対側の表面）上には絶縁層１０３が形成されている。この絶縁層１０３の内部には部分的に配線層１０７Ａｘ，１０７Ａｙ，１０７Ｂが形成されている。これらの配線層はアルミニウム、アルミニウム合金、Ｃｕ、Ｃｕ合金、Ａｕ、Ａｕ合金、Ｃｒ、Ｃｒ合金などで構成される。
【００２３】
圧電体薄膜１０４には貫通孔１０４ａ，１０４ｂが形成されている。貫通孔１０４ａの内部には導電材１０６Ａｘ，１０６Ａｙが配置され、これらの導電材は絶縁層１０２をも貫通して基板１０１の内部を通り、上記配線層１０７Ａｘ，１０７Ａｙに導電接続されている。また、貫通孔１０４ｂの内部には導電材１０６Ｂが配置され、これらの導電材は絶縁層１０２をも貫通して上記配線層１０７Ｂに導電接続されている。配線層１０７Ａｘ，１０７Ａｙ，１０７Ｂは、図２に示す配線部１０８ｘ，１０８ｙ，１０８ｚを介して上記回路１１０にそれぞれ導電接続されている。
【００２４】
この回路１１０は、基板１０１の内部（表面に近い部分）に構成されるモノリシック集積回路や表面上に構成されたハイブリッド集積回路などで構成される。本明細書では、基板１０１の表面に近い内部と表面上を含む概念として表層部という言葉を用いる。このように基板１０１の表層部に設けられた回路１１０は、絶縁層１０３上にて露出した複数の接続端子（導電パッド）１１１を備えている。これらの接続端子１１１には、例えば、回路１１０に制御信号を供給する制御ラインや回路１１０に電源電位を供給する電源ラインなどの各種ラインが導電性ワイヤを備えたワイヤボンディングや半田ボールなどを介した圧着コンタクト、ＡＣＦ（異方性導電フィルム）などを用いた加熱加圧コンタクトなどの種々の方法で導電接続される。
【００２５】
本実施形態では、上記の導電材１０６Ａｘ，１０６Ａｙ，１０６Ｂ、配線層１０７Ａｘ，１０７Ａｙ，１０７Ｂ及び配線部１０８ｘ、１０８ｙ、１０８ｚによって構成される配線を介して電極１０５Ａｘ，１０５Ａｙ，１０５Ｂと回路１１０とが導電接続されている。この配線の少なくとも一部は、上記電極１０５Ａｘ，１０５Ａｙ，１０５Ｂと平面的に重なるように配置されている。本実施形態の場合、配線層１０７Ａｘ，１０７Ａｙ，１０７Ｂは、電極１０５Ａｘ，１０５Ａｙ，１０５Ｂと平面的に重ならない領域がなるべく小さくなるように構成されている。配線層１０７Ａｘ，１０７Ａｙ，１０７Ｂは、それぞれ複数の電極に導電接続された複数の上記導電材１０６Ａｘ，１０６Ａｙ，１０６Ｂを相互に導電接続するように形成されており、また、それらを共通の配線部１０８ｘ、１０８ｙ，１０８ｚに導電接続するようにも形成されている。なお、複数の電極１０５Ａｘ同士、１０５Ａｙ同士、１０５Ｂ同士をそれぞれ相互に導電接続する部分である配線層１０７Ａｘ，１０７Ａｙ，１０７Ｂは、本実施形態では基板１０１の圧電体薄膜１０４とは反対側の表層部に設けられているが、圧電体薄膜１０４と基板１０１の間（例えば絶縁層１０２の内部や表面上）に設けられていても構わない。
【００２６】
なお、上記実施形態においては、電極１０５Ａｘ，１０５Ａｙ，１０５Ｂが圧電体薄膜１０４の基板１０１とは反対側の表面上に形成されているが、これとは逆に電極を圧電体薄膜１０４の下面（基板側の表面）に形成してもよい。この場合には、上記導電材は圧電体薄膜を通過せずにそのまま絶縁層１０２を貫通し、基板１０１内に導入されて上記の配線層に接続される。
【００２７】
この実施形態では、回路１１０の形成されている表層部とは反対側の基板１０１の表面上に圧電体薄膜１０４が形成され、この圧電体薄膜１０４の表面上に電極１０５Ａｘ，１０５Ａｙ，１０５Ｂが形成されているので、弾性表面波素子構造と回路１１０とが物理的に離間して配置されることになるとともに、回路１１０を形成する前に圧電体薄膜を形成しておくといったことも可能になるので、弾性表面波素子の生造工程において回路１１０が損傷を受けることを防止できる。
【００２８】
［第２実施形態］
図３は、第２実施形態の弾性表面波デバイス２００を示す概略縦断面図である。この第２実施形態では、基板２０１、絶縁層２０２、絶縁層２０３、圧電体薄膜２０４、電極２０５Ａｘ，２０５Ａｙ，２０５Ｂ、導電材２０６Ａｘ，２０６Ａｙ，２０６Ｂ、配線層２０７Ａｘ，２０７Ａｙ，２０７Ｂ、回路１１０及び接続端子２１１は上記の第１実施形態と基本的に（すなわち平面パターン、サイズ、形状及び位置を除いて）同様であるので、これらの説明は省略する。
【００２９】
この弾性表面波デバイス２００においては、複数の電極２０５Ａｘにそれぞれ接続される導電材２０６Ａｘ同士、複数の電極２０５Ａｙにそれぞれ接続される導電材２０６Ａｙ同士、或いは、複数の電極２０５Ｂにそれぞれ接続される導電材２０６Ｂ同士を相互に導電接続する配線層２０７Ａｘ，２０７Ａｙ，２０７Ｂが、基板２０１の圧電体薄膜２０４側に配置されている点で上記第１実施形態とは異なる。より具体的には、これらの配線層は絶縁層２０２内に設けられている。ただし、これらの配線層が絶縁層２０２と圧電体薄膜２０４の間に配置されていても構わない。配線層２０７Ａｘ，２０７Ａｙ，２０７Ｂには基板２０１内に伸びる導電材２０９Ａｘ，２０９Ａｙ，２０９Ｂが導電接続され、この導電材２０９Ａｘ，２０９Ａｙ，２０９Ｂが回路２１０に導電接続されている。
【００３０】
また、回路２１０は圧電体薄膜２０４とほぼ平面的に重なる領域に形成されている点で、回路１１０が圧電体薄膜１０４の形成領域に対して平面的にずれた領域に設けられている上記第１実施形態とは異なる。ただし、回路２１０の内部構造自体は第１実施形態の回路１１０と同様に構成される。回路２１０と圧電体薄膜２０４の少なくとも一部が平面的に重なり合うように構成されていればデバイスをコンパクト化することができるが、回路２１０が圧電体薄膜２０４の形成領域内に完全に収まるように構成されていることにより、デバイス全体をさらにコンパクトに構成できる。
【００３１】
この実施形態では、基板２０１内に伸びる導電材２０９Ａｘ，２０９Ａｙ，２０９Ｂの数が第１実施形態の導電材１０６Ａｘ，１０６Ａｙ，１０６Ｂの数よりも低減されるので、容易に製造できるようになり、安価に構成できる。また、導電材２０９Ａｘ，２０９Ａｙ、２０９Ｂの数の低減によりこれらの導電材と基板との間に設けることを要する絶縁材の面積も低減されるため、信頼性を向上させることができる。
【００３２】
図４は、上記各実施形態の弾性表面波デバイスの等価回路図である。なお、図４において、等価回路の両端部の符号１０９ｘ，１０９ｙは第１実施形態に相当するものを付与してあり、以下の説明も第１実施形態について説明するが、その内容については第２実施形態についても同様である。
【００３３】
薄膜弾性表面波デバイス１００の等価回路には、接続端子１０９ｘと１０９ｙとの間に静電容量Ｃａ，インダクタンスＬａ，抵抗Ｒａの直列回路と、この直列回路と並列に接続される並列容量(short Capacitance)Ｃｓとが存在する。ここで、上記直列回路部分は弾性表面波を介した弾性表面波デバイスの入出力特性をもたらす部分であり、並列容量Ｃｓは電極１０５Ａｘと１０５Ａｙとの間の静電容量の定常成分に相当するものである。以上の構成部分は通常の弾性表面波デバイスの等価回路と同様であるが、本実施形態の薄膜弾性表面波デバイスでは、以上の回路構成に対してさらに並列に、薄膜弾性表面波素子構造と基板１０１との間の静電容量である寄生容量Ｃｏが存在する。この寄生容量Ｃｏは、電極１０５Ａｘ，１０５Ａｙ及び配線層１０７Ａｘ，１０７Ａｙと、基板１０１自体或いはその表面若しくは内部に構成された配線パターンとの間に発生する。
【００３４】
これに対して、従来構造の弾性表面波デバイスでは、電極から配線を介して接続端子に至るまでの部分の面積が、基板や導電パターンとの間の寄生容量に寄与する。すなわち、電極から配線を介して接続端子に至るまでの全ての導体面積に応じた寄生容量が基板との間に発生する。また、従来構造の場合、圧電体薄膜の表面上に電極だけでなく配線の取り回し部分が形成されるので、電極及び配線と基板との間に高い誘電率を有する圧電体薄膜が介在することも、上記の寄生容量が大きくなる原因となっている。
【００３５】
本実施形態では、薄膜弾性表面波デバイス構造において、電極が配線を介して回路１１０に接続されているので、配線から接続端子に至る部分を形成する必要がなくなるため、この分だけ寄生容量Ｃｏが低減されることから、容量Ｃｏ、Ｃｓ、Ｃａに配分されていた電気エネルギーがより多くＣｓとＣａに配分されるようになる。その結果、薄膜弾性表面波デバイス１００の挿入損失やインピーダンスを低減することができる。
【００３６】
また、本実施形態では、上記電極が圧電体薄膜１０４に設けられた貫通孔を介して配線層に導電接続されているため、電極と配線層の少なくとも一部が平面的に重なり合うこととなることから、電極と配線層を合わせた平面的な占有面積が低減され、さらに、配線層と基板との間には高い誘電率を有する圧電体が存在していないので、結果として寄生容量Ｃｏがさらに小さくなる。
【００３７】
図５は、本実施形態の薄膜弾性表面波デバイス１００の挿入損失及びインピーダンスの周波数依存性を模式的に示すグラフである。ここで、図示実線は本実施形態の挿入損失を示し、図示二点鎖線は本実施形態のインピーダンスを示し、図示点線は従来構造の薄膜弾性表面波デバイスの挿入損失及びインピーダンスを示している。上記のように構成することによって寄生容量Ｃｏを小さくすることができるため、本実施形態では従来構造よりも挿入損失が低減され、また、インピーダンスも低減されている。
【００３８】
なお、第１実施形態では、配線層１０７Ａｘ，１０７Ａｙと配線層１０８ｘ，１０８ｙとが導電接続され、配線層１０８ｘ，１０８ｙと回路１１０とが導電接続されているが、第２実施形態では、配線層２０７Ａｘ，２０７Ａｙから下方へ伸びる導電材２０９Ａｘ，２０９Ａｙ，２０９Ｂが直接回路２１０に導電接続されているため、電極と配線層の平面的な占有面積をさらに低減することができ、したがって、薄膜弾性表面波デバイスの挿入損失やインピーダンスもさらに低減できるものと考えられる。
【００３９】
［第３実施形態］
次に、図６を参照して本発明に係る第３実施形態について説明する。この実施形態は上記第１実施形態及び第２実施形態とほぼ同様の断面構造を有するが、第１実施形態及び第２実施形態が共振子構造を有する薄膜弾性表面波デバイスであったのに対して、この第３実施形態は、励振電極対と検出電極対とを有する弾性表面波フィルタを構成するトランスバーサルタイプの薄膜弾性表面波デバイス３００である。
【００４０】
この薄膜弾性表面波デバイス３００では、基板３０１の上に上記と同様の絶縁層３０２が積層され、その上に圧電体薄膜３０４が形成されてなり、また、絶縁層３０２内に配線層３０７Ａｘ，３０７Ａｙ，３０７Ｂｘ，３０７Ｂｙが形成され、圧電体薄膜３０４の貫通孔内の導電材３０６Ａｘ，３０６Ａｙ、３０６Ｂｘ，３０６Ｂｙを介して上記配線層が圧電体薄膜３０４上の電極３０５Ａｘ，３０５Ａｙ，３０５Ｂｘ，３０５Ｂｙに導電接続されている。そして、配線層３０７Ａｘ，３０７Ａｙ，３０７Ｂｘ，３０７Ｂｙは、基板３０１内に伸びる導電材３０９Ａｘ，３０９Ａｙ，３０９Ｂｘ，３０９Ｂｙを介して、基板３０１の裏面側（圧電体薄膜とは反対側）の表層部に設けられた回路３１０に導電接続されている。また、上記表層部において形成された絶縁層３０３上には複数の接続端子３１１が設けられ、これらの接続端子３１１は回路３１０に導電接続されている。
【００４１】
本実施形態では、一対の励振電極対を構成する電極３０５Ａｘ，３０５Ａｙによって弾性表面波が励起され、これが圧電体薄膜３０４の表面上を伝播して一対の検出電極対を構成する電極３０５Ｂｘ，３０５Ｂｙによって検出されるように構成されている点で、上記第１及び第２実施形態とは異なる。
【００４２】
この実施形態においても、圧電体薄膜３０４の表面上に形成された電極３０５Ａｘ，３０５Ａｙ，３０５Ｂｘ，３０５Ｂｙが圧電体薄膜３０４に設けられた貫通孔を介して回路３１０に導電接続されていることから、薄膜弾性表面波素子内の導電体の平面的な占有面積を小さくすることができるので、上記寄生容量を低減することができ、これによって薄膜弾性表面波デバイスとしての性能を向上させることが可能になる。
【００４３】
［第４実施形態］
次に、図７を参照して本発明に係る第４実施形態の薄膜弾性表面波デバイス４００について説明する。この実施形態では、基板４０１の上に絶縁層４０２が形成され、この上には圧電体薄膜４０４が形成されている。この実施形態では、絶縁層４０２と圧電体薄膜４０４の間に電極４０５Ａｘ，４０５Ａｙ，４０５Ｂが形成されている点で、すなわち、圧電体薄膜４０４の基板４０１側の表面に電極が形成されている点で、先に説明した上記各実施形態とは異なる。
【００４４】
絶縁層４０２には貫通穴４０２ａ，４０２ｂが形成され、この貫通穴４０２ａ，４０２ｂ内には導電材４０６Ａｘ，４０６Ａｙ，４０６Ｂが配置され、また、絶縁層４０２内には配線層４０７Ａｘ，４０７Ａｙ，４０７Ｂが形成されている。配線層４０７Ａｘは、上記の導電材４０６Ａｘを介して上記電極４０５Ａｘに導電接続され、配線層４０７Ａｙは、上記の導電材４０６Ａｙを介して上記電極４０５Ａｙに導電接続され、配線層４０７Ｂは、上記の導電材４０６Ｂを介して上記電極４０５Ｂに導電接続されている。また、配線層４０７Ａｘ，４０７Ａｙ，４０７Ｂは、基板４０１内に伸びる導電材４０９Ａｘ，４０９Ａｙ，４０９Ｂを介して、基板４０１の圧電体薄膜４０４とは反対側の表層部に設けられた回路４１０に導電接続されている。
【００４５】
本実施形態では、圧電体薄膜４０４ではなく、圧電体薄膜４０４の下層に設けられた絶縁層４０２を貫通し、基板４０１内に伸びる配線を介して電極４０５Ａｘ，４０５Ａｙ，４０５Ｂが回路４１０に導電接続されている。したがって、これらの電極から配線を介して接続端子に至る導電体を設ける必要がなくなるため、また、電極と配線の平面的な占有面積を低減できるため、上記と同様に寄生容量を低減することができる。
【００４６】
［製造方法］
最後に、図８を参照して上記第１実施形態の製造方法について説明する。最初に、図８（ａ）に示すように、基板１０１の一方の表層部（図示下面部分）に回路１１０を形成する。この回路１１０は、通常のモノリシック半導体回路の製造プロセス技術やハイブリッド回路の製造プロセス技術を用いて容易に形成することができる。回路１１０の表面には絶縁層１０３が被覆し、絶縁層１０３上には接続端子１１１が形成されている。
【００４７】
上記絶縁層１０３の内部には、蒸着法やスパッタリング法などを用いてアルミニウムなどの導体膜を形成し、これをフォトリソグラフィ法などによってパターニングすることにより配線層１０７Ａｘ，１０７Ａｙ，１０７Ｂを形成する。ここで、配線層１０７Ａｘ，１０７Ａｙ，１０７Ｂは上記回路１１０に導電接続されるように構成する。
【００４８】
また、このように回路１１０を形成してなる表層部とは反対側の基板１０１の表面（図示上面）上にも絶縁層１０２を形成する。絶縁層１０２，１０３の形成方法としては、ＣＶＤ法などで直接成膜してもよく、或いは、液状やペースト状の基材をスピンコーティング法、ロールコーティング法、印刷法などによって塗布し、加熱処理などによって硬化させてもよい。
【００４９】
次に、図８（ｂ）に示すように、上記の絶縁層１０２上に圧電体薄膜１０４を形成する。圧電体薄膜１０４は、ＭＯＣＶＤ法（有機金属原料を用いたＣＶＤ法）などのＣＶＤ法、ＲＦスパッタリング法（ＲＦ高周波電界を印加して行うもの）などのスパッタリング法などによって成膜できる。
【００５０】
さらに、図８（ｃ）に示すように、圧電体薄膜１０４及び絶縁層１０２に貫通孔１０４ａ，１０４ｂ，１０２ａ，１０２ｂを形成し、さらに基板１０１の内部をも貫通して上記配線層に達する穴を形成する。この穴はドライエッチング法を用いて容易に形成することができる。特に、高アスペクト比の貫通孔を形成するには、Ｄｅｅｐ−ＲＩＥ（反応性イオンエッチング）法を用いることが好ましい。この方法は、エッチングガス（例えばＳＦ６）と、エッチングによって形成された孔の内面を覆うポリマー被膜を形成するためのプレポリマーガス（例えばＣ４Ｈ８）とを交互に供給しながら行うドライエッチング法である。このＤｅｅｐ−ＲＩＥ法を用いることで、導電材１０９Ａｘ，１０９Ａｙ，１０９Ｂと基板との間の絶縁を確保するための孔内面上の絶縁膜（上記のポリマー被膜など）をも同時に形成することができる。
【００５１】
その後、印刷法などを用いて導電性ペーストを充填したり、無電解めっき法を用いたりして、上記の貫通孔内に図１に示す導電材１０６Ａｘ，１０６Ａｙ，１０６Ｂを配置する。特に、本実施形態の場合には充分な長さが必要となることから、これらの導電材として金属ワイヤや金属ピンなどを用いることも可能である。その後、蒸着法若しくはスパッタリング法及びフォトリソグラフィ法などを用いて図１に示す電極１０５Ａｘ，１０５Ａｙ，１０５Ｂを形成する。
【００５２】
なお、上記の製造方法では、最初に回路１１０を形成してから圧電体薄膜１０４を成膜しているが、圧電体薄膜１０４の成膜温度が高く、回路１１０に熱的損傷を与える可能性がある場合には、圧電体薄膜１０４の成膜ステップを先に実施し、その後、回路１１０を形成することが好ましい。
【００５３】
以上説明した各実施形態において、寄生容量Ｃｏの低減は、静電容量の一般式Ｃｏ＝ε×Ｓ／ｄ（εは誘電率、Ｓは電極面積、ｄは電極間隔）に従って、電極面積Ｓを低減するか、或いは、電極間隔ｄを大きくすればよい。本実施形態では、実質的な電極面積Ｓを低減させることにより寄生容量を小さくしているが、逆に寄生容量を大きくする方向に作用する電極間隔ｄの減少も生じている。ただし、圧電体の誘電率は、圧電体以外の誘電体の誘電率よりも一般に数倍から数十倍以上高いため、本実施形態の場合、寄生容量Ｃｏに圧電体を介在しない部分が発生する（すなわち実質的に誘電率が低下する）ことによっても静電容量が減少する効果が生ずる。したがって、寄生容量Ｃｏにおいて、実質的に誘電率が低下する容量低減効果と、実質的な電極面積Ｓの低下による容量低減効果とが、実質的な電極間隔ｄの減少（一部の導体（例えば配線層）が基板に近づくこと）による容量増大効果を上回れば、結果として、寄生容量Ｃｏが減少することになる。
【００５４】
尚、本発明の薄膜弾性表面波デバイスは、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態のＩＤＴ（インタディジタル電極）は、シングル電極構造として描いてあるが、ダブル（スプリット）電極構造を有するものなど、種々の電極構造を用いることができる。また、上記実施形態では、１端子対形共振子構造やトランスバーサル型フィルタ構造を有するものとして説明してあるが、２端子対形共振子構造などの種々の弾性表面波デバイスの概略構造を採用することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明に係る第１実施形態の概略縦断面図。
【図２】第１実施形態の概略平面図。
【図３】第２実施形態の概略縦断面図。
【図４】第１実施形態の等価回路図。
【図５】第１実施形態の挿入損失及びインピーダンスの周波数特性を示すグラフ。
【図６】第３実施形態の概略平面図。
【図７】第４実施形態の概略縦断面図。
【図８】第１実施形態の製造方法を示す概略工程断面図（ａ）〜（ｃ）。
【符号の説明】
【００５６】
１００…薄膜弾性表面波デバイス、１０１…基板、１０２…絶縁層、１０３…絶縁層、１０４…圧電体薄膜、１０５Ａｘ，１０５Ａｙ，１０５Ｂ…電極、１０５ａ，１０５ｂ…貫通孔、１０６Ａｘ，１０６Ａｙ，１０６Ｂ…導電材、１０７Ａｘ，１０７Ａｙ，１０７Ｂ，１０８ｘ，１０８ｙ…配線層、１０９ｘ，１０９ｙ…導電材、１１０…回路、１１１…接続端子
【図１】
2005210296.tif 000003
【図２】
2005210296.tif 000004
【図３】
2005210296.tif 000005
【図４】
2005210296.tif 000006
【図５】
2005210296.tif 000007
【図６】
2005210296.tif 000008
【図７】
2005210296.tif 000009
【図８】
2005210296.tif 000010