(57)【要約】【課題】高性能銅インダクタの集積化を提供すること【解決手段】高いＣｕ積層スパイラル・インダクタが最終金属層および最終金属層より１つ上層の層で形成され、その金属層は、最終金属層および最終金属層より１つ上層のスパイラル金属インダクタと同じスパイラルの形をしたバー・ビアで相互接続される。本発明は、ボンディング・パッド、端子および最終金属層より１つ上層の配線を有する相互接続配線の形成と厚いインダクタの形成を一体化する方法を提供する。本発明は、誘電体の堆積、スペーサ形成、および／またはＣｏＷＰのようなパシベーション金属の選択的堆積を使用して、最終金属層の後に形成されたＣｕインダクタをパシベーションする。【選択図】図９
2005210121.tif 000002
【特許請求の範囲】
【請求項１】
高性能銅（Ｃｕ）積層インダクタを製造する方法であって、
前記Ｃｕ積層インダクタの最終金属Ｃｕ層を最終金属層に形成するステップであって、前記最終金属Ｃｕ層がボンディング・パッドの下に最終金属層として画定される前記ステップと、
前記Ｃｕ積層インダクタのバー・ビアを前記Ｃｕ積層インダクタの前記最終金属Ｃｕ層を覆って形成しかつ重ねるステップと、
前記Ｃｕ積層インダクタの最終金属層より１つ上層のＣｕ層を、前記バー・ビアおよび前記最終金属Ｃｕ層を覆って最終金属層より１つ上層に形成しかつ重ねて、前記Ｃｕ積層インダクタを形成するステップと、を備える方法。
【請求項２】
前記Ｃｕ積層インダクタの前記最終金属層より１つ上層のＣｕ層を覆ってパシベーション層を形成するステップをさらに備える、請求項１に記載の方法。
【請求項３】
前記Ｃｕ積層インダクタの前記最終金属層より１つ上層のＣｕ層を覆ってＣｏＷＰのパシベーション層を形成するステップをさらに備える、請求項２に記載の方法。
【請求項４】
アルミニウム・ボンディング・パッドを有するＣｕインダクタを形成するために、さらに、
ａ）誘電体中に最終金属層ダマシンＣｕ相互接続を形成するステップと、
ｂ）前記最終金属層ダマシンＣｕ相互接続の上に１つまたは複数の層のパシベーション材料を堆積するステップと、
ｃ）前記１つまたは複数の層のパシベーション材料内に端子ビアをパターン形成するステップと、
ｄ）ボンディング・パッドおよびバリア層のための金属を堆積し、前記金属をボンディング・パッドおよびバリア層にパターン形成し、そしてＣｕシード層を堆積するステップと、
ｅ）Ｃｕインダクタのためのレジストを堆積しパターン形成し、そしてインダクタ領域内にＣｕを選択的に形成するようにＣｕを堆積するステップと、
ｆ）前記レジストを剥離し、前記Ｃｕシード層をエッチングし、そしてＣｕインダクタ上にパシベーション層を選択的に堆積するステップとを備える、請求項１に記載の方法。
【請求項５】
さらに、
ｇ）ステップｆの後で、ステップｆの構造にポリイミドを塗布し、そしてボンディング・パッドへの開口を形成するステップと、
ｈ）バリア層金属を堆積し、そして半田ボールを形成するステップとを含む、請求項４に記載の方法。
【請求項６】
Ｃｕボンディング・パッドを有するＣｕインダクタを形成するために、さらに、
ａ）誘電体中に最終金属層ダマシンＣｕ相互接続を形成するステップと、
ｂ）前記最終金属層ダマシンＣｕ相互接続の上に１つまたは複数の層のパシベーション材料を堆積するステップと、
ｃ）前記１つまたは複数の層のパシベーション材料に端子ビアをパターン形成するステップと、
ｄ）バリア層およびＣｕシード層を堆積するステップと、
ｅ）Ｃｕインダクタのためのレジストを堆積しパターン形成し、そしてインダクタ領域にＣｕを選択的に形成するようにＣｕを堆積するステップと、
ｆ）前記レジストを剥離し、前記Ｃｕシード層をエッチングし、そしてＣｕインダクタおよび端子上にパシベーション層を選択的に堆積するステップとを備える、請求項１に記載の方法。
【請求項７】
さらに、
ｇ）ステップｆの後で、ステップｆの構造にポリイミドを塗布し、そしてボンディング・パッドへの開口を形成するステップと、
ｈ）バリア層金属を堆積し、そして半田ボールを形成するステップとを含む、請求項６に記載の方法。
【請求項８】
隆起Ｃｕボンディング・パッドを有するＣｕインダクタを形成するために、さらに、
ａ）誘電体中に最終金属層ダマシンＣｕ相互接続を形成するステップと、
ｂ）前記最終金属層ダマシンＣｕ相互接続の上に１つまたは複数の層のパシベーション材料を堆積するステップと、
ｃ）前記１つまたは複数の層のパシベーション材料に端子ビアをパターン形成するステップと、
ｄ）バリア層およびＣｕシード層を堆積するステップと、
ｅ）Ｃｕインダクタ、端子および相互接続配線のためのレジストを堆積しパターン形成し、そしてマスクされていない領域にＣｕを選択的に形成するようにＣｕを堆積するステップと、
ｆ）前記レジストを剥離し、前記Ｃｕシード層をエッチングし、そしてＣｕインダクタ、端子および相互接続配線上にパシベーション層を選択的に堆積するステップとを備える、請求項１に記載の方法。
【請求項９】
さらに、
ｇ）ステップｆの後で、ステップｆの構造にポリイミドを塗布し、そしてボンディング・パッドへの開口を形成するステップと、
ｈ）バリア層金属を堆積し、そして半田ボールを形成するステップとを含む、請求項８に記載の方法。
【請求項１０】
さらに、レジストを堆積しパターン形成する前にＣｕシード層を堆積し、それに続いてＣｕの選択的な堆積を行うことを含み、
ａ）端子ビア・エッチング後に、バリア層を堆積し、そして前記Ｃｕシード層を堆積するステップと、
ｂ）インダクタ、端子および相互接続のためのレジストを堆積しパターン形成し、そしてインダクタ領域、端子領域および相互接続領域にＣｕを選択的に形成するように電解メッキでＣｕを堆積するステップと、
ｃ）前記レジストを剥離し、前記Ｃｕシード層および前記バリア層をエッチングするステップとを備える、請求項１に記載の方法。
【請求項１１】
さらに、レジストを堆積しパターン形成した後でＣｕシード層を堆積し、それに続いてＣｕの全面堆積および化学機械的研磨を行うことを含み、
ａ）端子ビア・エッチング後に、バリア層を堆積するステップと、
ｂ）インダクタ、端子および相互接続のためのレジストを堆積しパターン形成し、そしてＣｕシード層を堆積するステップと、
ｃ）Ｃｕを堆積するステップと、
ｄ）過剰なＣｕを除去するステップと、
ｅ）前記レジストを剥離し、前記バリア層をエッチングするステップとを備える、請求項１に記載の方法。
【請求項１２】
さらに、レジストを堆積しパターン形成した後でバリア層およびＣｕシード層を堆積し、それに続いてバリア層およびＣｕの全面堆積および化学機械的研磨を行うことを含み、
ａ）端子ビア・エッチング後に、バリア層を堆積するステップと、
ｂ）インダクタ、端子および相互接続のためのレジストを堆積しパターン形成し、バリア付着層を堆積し、そしてＣｕシード層を堆積するステップと、
ｃ）Ｃｕを堆積するステップと、
ｄ）過剰なＣｕを除去し、前記バリア付着層を除去するステップと、
ｅ）前記レジストを剥離し、前記バリア層をエッチングするステップとを備える、請求項１に記載の方法。
【請求項１３】
さらに、パシベーション金属を選択的に堆積するステップを含む、請求項１に記載の方法。
【請求項１４】
さらに、パシベーション誘電体を選択的に堆積するステップを含む、請求項１に記載の方法。
【請求項１５】
さらに、パシベーション金属およびパシベーション誘電体を選択的に堆積するステップを含む、請求項１に記載の方法。
【請求項１６】
さらに、パシベーション金属またはパシベーション誘電体を選択的に堆積し、スペーサを形成するようにエッチバックし、誘電体層を堆積するステップを含む、請求項１に記載の方法。
【請求項１７】
さらに、パシベーション金属またはパシベーション誘電体を選択的に堆積し、スペーサを形成するようにエッチバックし、Ｃｕ上に選択的な金属を堆積するステップを含む、請求項１に記載の方法。
【請求項１８】
さらに、パシベーション金属またはパシベーション誘電体を選択的に堆積し、Ｃｕ上に選択的な金属を堆積し、スペーサを形成するようにエッチバックし、誘電体層を堆積するステップを含む、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、ボンディング・パッド（bond pad）と共に高性能銅（Ｃｕ）インダクタを集積化することに関し、より詳細には、グローバル（global）相互接続および、Ａｌボンディング・パッドかＣｕボンディング・パッドかのどちらかと共に高性能銅インダクタを集積化することに関する。ここで、インダクタおよびグローバル相互接続のためのＣｕは、チップのパシベーション層の上にレジスト・パターンによって画定される。さらに、積層（laminate）インダクタを形成するように隣り合う配線層またはレベル（level；これ以降で層とよぶ）を重ね合わせて、インダクタを製造することができ、金属層はバー・ビア（barvia）によって相互接続される。
【背景技術】
【０００２】
銅インダクタは、ＲＦ（無線周波数）集積回路でますます盛んに使用されるようになっている。Ｃｕインダクタの性能は、Ｃｕの厚さを最大にすることで最高になる。これは、レジスト・マスクの内側に厚いＣｕ層（＞５μｍ）をメッキして実現することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
都合の悪いことには、厚いＣｕインダクタをパシベーションし（表面安定化処理を行い）、パシベーションがＣｕを腐食から保護する拡散バリア（barrier）として作用するようにすることは困難である。Ｃｕインダクタを最終金属層（すなわち、チップ・パシベーション層の前の最終金属層）の下に形成すると、その後の金属層の平坦化が難しくなるか、または高価になり、あるいはその両方になる。Ｃｕインダクタを最終金属層かまたはその上に形成すると、Ｃｕのパシベーションが困難である。一般に、最終金属層はＳｉ３Ｎ４層およびＳｉＯ２層でパシベーションされ、これらの層は、汚染物がチップ中のトランジスタおよび配線に拡散するのを防ぐように化学的気相堆積法（ＣＶＤ）で堆積される。しかし、ＣＶＤ膜の共形性（conformality）は厚いＣｕインダクタをパシベーションするのに適していない。その上、インダクタおよびインダクタ・パシベーションを形成するために使用されるプロセスが、ボンディング・パッドに損傷を及ぼしてはならない。
【課題を解決するための手段】
【０００４】
本発明は、グローバル相互接続および、Ａｌボンディング・パッドかＣｕボンディング・パッドかのどちらかと共に高性能銅インダクタを集積化することを提供し、インダクタおよびグローバル相互接続用のＣｕは、チップ・パシベーション層の上にレジスト・パターンで画定される。さらに、そのパシベーションの上の金属層を下にある金属配線層またはレベルと重ねて積層インダクタを形成することで、インダクタを製造することができ、金属層は、バー・ビアで相互接続され、かつインダクタ・スタック（stack）の各金属層のスパイラル金属インダクタと同じスパイラル形状を有する状態になっている。
【０００５】
本発明は、チップ・パシベーションとは別個に厚い銅インダクタをパシベーションする方法を提供する。その上、本発明は、チップ・パシベーションの上の金属層を使用して、ボンディング・パッド、端子（terminal）および相互接続配線（interconnect wire）と共に厚いインダクタを集積化する方法を提供する。
【０００６】
本発明は、誘電体堆積、スペーサ形成、またはＣｏＷＰのようなパシベーション金属の選択的堆積あるいはそれらを全て使用して、最終金属層の後に形成されたＣｕインダクタをパシベーションする。さらに、このプロセスは、ボンディング・パッド、端子および相互接続配線の形成と統合される。
【０００７】
本発明の利点には、
最小限の追加処理で高性能Ｃｕインダクタを使用することができるようになること、
最終金属層の後に形成されたＣｕインダクタの上にパシベーションを形成することがあり、
インダクタに使用されるＣｕは、また、最終金属層より１つ上層の配線層（last metal + 1 wiring layer）として使用することができ、または隆起（raised）ボンディング・パッドおよび相互接続配線に使用することができ、
プロセスは、隆起Ａｌボンディング・パッドまたは陥凹（recessed）Ｃｕボンディング・パッドに適合できる。
【０００８】
ボンディング・パッドと共に高性能銅インダクタを集積化することに関する本発明の前述の目的および利点は、添付の図面に関連して行われる次のいくつかの実施例の詳細な説明を参照して、当業者はよりいっそう容易に理解することができる。この図面では、いくつかの図全体を通して同様な要素は同一参照数字で示す。
【発明を実施するための最良の形態】
【０００９】
図１は、スパイラルＣｕインダクタ１０に関する本発明の第１の実施例の平面図を示し、このスパイラルＣｕインダクタ１０は、Ａｌ（アルミニウム）ボンディング・パッド１２、スパイラルＣｕインダクタの外側端部に結合されたＣｕ線端子１４、およびスパイラルＣｕインダクタの内側端部に結合されたＣｕ線端子１６を有する。
【００１０】
図１の実施例は、ボンディング・パッドと高性能銅インダクタの集積化を実現し、この実施例では、高い最終金属層の銅インダクタがＡｌボンディング・パッドと共に集積化される。さらに、この高い銅インダクタは、最終金属層と最終金属層より１つ上層での（last metal + 1）隣り合った配線層を重ね合わせて接続することによって形成することができ、各金属層は金属インダクタと同じ形を有するバー・ビアで相互接続されている。
【００１１】
図２〜９は、図１に示すようなＡｌボンディング・パッドを有するスパイラルＣｕインダクタに関する本発明の第１の実施例を形成する一連のステップａ〜ｈを示す。
【００１２】
図２（ステップａ：最終金属Ｃｕの形成）は、誘電体ＦＳＧ（fluorosilicate glass：フッ化ケイ酸塩ガラス）の堆積、トレンチ１８の形成、ＴａＮまたはＴｉＮであり得るライナ（liner）２０の堆積、Ｃｕの堆積、およびＣＭＰ（化学機械的研磨）の従来処理ステップを使用して、ＦＳＧ誘電体中に最終金属層のダマシンＣｕ相互接続を形成した後の構造を示す。「最終金属層」は、ボンディング・パッド層の下の最終金属層として従来から知られており、この用語は本明細書で維持される。
【００１３】
図３（ステップｂ：ＳｉＮ／ＳｉＯ２／ＳｉＮパッシベーションの堆積）は、Ｓｉ３Ｎ４（図ではＳｉＮとして示す）の２つの層およびＳｉＯ２パシベーションの中間層をＣＶＤ（化学的気相堆積法）で堆積した後の構造を示し、３つの層の各々は、１０から５００ｎｍであり、好ましくは２００ｎｍである。
【００１４】
図４（ステップｃ：端子ビアのパターン形成）は、リソグラフィおよびＲＩＥ（フッ素Ｆをベースにしたエッチングを用いた反応性イオン・エッチング）で端子ビアをパターン形成した後の構造を示す。本発明では、高いＣｕスパイラル・インダクタは、チップ・パシベーションの上の厚いＣｕ層を使用して作られるか、または、この層と下の配線層をスパイラル金属インダクタと同じスパイラルの形をした中間金属バー・ビアで相互接続して形成される。この中間金属バー・ビアは、中央のビア１１および見かけ上右のビア１３として示し、これらのビアは、スパイラル・インダクタ１０の一部を形成する１つのスパイラル・バー・ビアの一部である。
【００１５】
図５（ステップｄ：Ａｌボンディング・パッド、ＴａＮバリア、Ｃｕシードをパターン形成）は、ボンディング・パッド用多層金属すなわちＰＶＤ（物理的気相堆積法）またはＣＶＤによるＴａＮ／ＴｉＮ／Ａｌ／ＴｉＮの下から上までの連続した４つの層を堆積し、ここでＴａＮおよびＴｉＮが１０から５０ｎｍで好ましく５０ｎｍであり、Ａｌが５００から２０００ｎｍで好ましくは１０００ｎｍであり、Ｓｉ３Ｎ４層をＣＶＤで２０から１００ｎｍで好ましくは５０ｎｍ堆積し、リソグラフィおよびＲＩＥ（フッ素Ｆ−および塩素Ｃｌ−をベースにしたエッチング）でＳｉＮ、ＴｉＮ、Ａｌをパターン形成し、Ｃｕシード層３０をＰＶＤで２０から５００ｎｍ好ましくは２００ｎｍ堆積した後の構造を示す。
【００１６】
図６（ステップｅ：インダクタのためのレジスト・パターン及びＣｕメッキ）は、Ｃｕインダクタ１０のためのレジスト２２を堆積しパターン形成し（レジスト厚さ＝１〜５０μｍ）、インダクタ領域にＣｕを選択的に形成するように電解メッキで１から５０μｍ好ましくは１０μｍのＣｕを堆積した後の構造を示す。
【００１７】
図７（ステップｆ：レジスト剥離、Ｃｕエッチング、ＴａＮエッチング、ＣｏＷＰ選択的堆積）は、有機溶剤または低温（＜１００℃、好ましくは８０℃）低パワーＯ２プラズマを使用してレジストを剥離し、Ｃｕシードをスパッタ・エッチングでエッチングし（以下で説明するように、オプション１または２または３）、ＲＩＥ（Ｆ−をベースにした）でＴａＮをエッチングし、無電解メッキを使用してＣｕインダクタ上に１０から５０ｎｍ好ましくは２０ｎｍのＣｏＷＰ（好ましくは９２％Ｃｏ、２％Ｗ、６％Ｐ）を選択的に堆積し、任意選択で（随意−図３４〜３９を参照されたい）追加のＳｉＮパシベーションをＣＶＤで堆積した後の構造を示す。
【００１８】
図８（ステップｇ：ポリイミド塗布、最終ビアの開口形成）は、基板にポリイミド２４（１から５０μｍ、好ましくは５μｍ）を塗布し、ボンディング・パッドへの開口を形成した後の構造を示す。
【００１９】
図９（ステップｈ：ＳｉＮエッチング、バリア堆積、Ｃ４半田バンプ形成）は、ボンディング・パッド上のＳｉＮ層をエッチングし、５０〜５００ｎｍ好ましくは１００ｎｍのＴｉＷのようなＢＬＭ（barrier layer metallurgy：バリア層金属）を堆積し、さらにＣ４半田ボールを形成した後の構造を示す。完成した高いＣｕスパイラル・インダクタ１０は、パシベーションの上にＣｕ層１７を備え、Ｃｕビア１９が下にある最終Ｃｕ金属層１５のＣｕ配線への接続を形成している。異なる実施例では、高いＣｕスパイラル・インダクタ１０は、最終Ｃｕ金属層１５のような下にあるスパイラルＣｕ配線層と相互接続されかつ重ね合わされたパシベーション１７の上のＣｕ層を備える。この下のスパイラルＣｕ配線層は、中間スパイラルＣｕバー・ビア１９と接続され、全て相互接続され重ね合わされて、またＡｌボンディング・パッドを有する高い積層スパイラルＣｕインダクタ１０を形成している。
【００２０】
図１０は、スパイラルＣｕインダクタに関する本発明の第２の実施例の平面図を示し、このスパイラルＣｕインダクタは、Ｃｕ（銅）ボンディング・パッドを持つこと以外は、図１のスパイラルＣｕインダクタに似ている。
【００２１】
本発明の第２の実施例を形成するための一連のステップａ〜ｃおよびｅ〜ｈは、第１の実施例を形成するためのステップａ〜ｃおよびｅ〜ｈと実質的に同じである。さらに、第２の実施例のステップａ〜ｃは、図２〜４に十分に示されているので、ステップａ〜ｃの説明は繰り返さない。そして、ステップｄ〜ｈの説明は、図１１〜１５において行う。
【００２２】
その上、様々な特定の層および特定の材料の厚さおよび好ましい厚さについて上で指定したパラメータ、合金の例示の組成、材料の例、および温度のような他の指定されたパラメータは、以下で説明する実施例に等しく適用することができるので、以下の説明で繰り返さない。
【００２３】
第２の実施例の形成におけるステップａ〜ｃは、図２〜４に関連して図示し説明したので、第２の実施例の説明は図１１に示したステップｄから始める。
【００２４】
図１１（ステップｄ：ＴａＮバリア堆積）は、ＰＶＤでＴａＮバリアを堆積し、ＰＶＤでＣｕシード層を堆積した後の構造を示す。
【００２５】
図１２（ステップｅ：インダクタのためレジストパターン及びＣｕメッキ）は、Ｃｕインダクタ４２のためのレジスト４０を堆積しパターン形成し、インダクタ領域４２にＣｕを選択的に形成するようにＣｕを電解メッキで堆積した後の構造を示す。
【００２６】
図１３（ステップｆ：レジスト剥離、Ｃｕエッチング、ＴａＮエッチング、ＣｏＷＰ選択堆積）は、有機溶剤または低温低パワーＯ２プラズマを使用してレジストを剥離し、スパッタ・エッチングでＣｕシードをエッチングし（図２１〜３３を参照して以下で説明するようなオプション１または２または３）、ＲＩＥ（Ｆ−をベースにした）でＴａＮをエッチングし、無電解メッキを使用してＣｕインダクタおよび端子にＣｏＷＰを選択的に堆積し、任意選択で追加のＳｉＮパシベーションをＣＶＤによって堆積した（図３４〜３９を参照されたい）後の構造を示す。
【００２７】
ＣｏＷＰキャップ層の代わりに、次のオプション１および２を使用することができる。オプション１および２は、ＣｏＷＰキャップ層を有する本明細書の実施例全てに適用することができる。
【００２８】
オプション１．ＣｏＷＰを使用する代わりに、他の材料、すなわち、ＮｉＭｏＰ、ＮｉＭｏＢ、ＮｉＲｅＰ、ＮｉＷＰを選択的な無電解メッキで堆積することができる。
【００２９】
オプション２．Ｃｕ上にパシベーション層を堆積するために、選択的な無電解メッキではなく選択的な化学的気相堆積法（ＣＶＤ）を使用する。好ましい材料はＷである。他のオプションは、ＭｏまたはＲｕである。したがって、例えば、選択ＣＶＤのＷが、ＣｏＷＰの代わりに使用できる可能性がある。プロセス・シーケンスは同じであり得る。
【００３０】
図１４（ステップｇ：ポリイミド塗布、最終ビアの開口）は、基板にポリイミド４４を塗布し、ボンディング・パッドへのビア開口４６を形成した後の構造を示す。
【００３１】
図１５（ステップｈ：ＳｉＮエッチング、バリア堆積、Ｃ４半田バンプ形成）は、バリア層金属ＢＬＭ（バリア層金属）を堆積し、さらにＣ４半田ボールを形成した後の構造を示す。
【００３２】
図１６は、隆起Ｃｕ（銅）ボンディング・パッド５０を有するスパイラルＣｕインダクタに関する本発明の第３の実施例（図２０）の平面図を示す。
【００３３】
また、第３の実施例は相互接続配線５２を示し、この相互接続配線５２は、チップ間配線用のグローバル相互接続を含むことができる。相互接続配線は、また、第１および第２の実施例で示すことができるであろうし、第１および第２の実施例に等しく応用することができる。
【００３４】
本発明の第３の実施例を形成するための一連のステップａ〜ｄおよびｆ〜ｈは、第２の実施例を形成するためのステップａ〜ｄおよびｆ〜ｈと実質的に同じである。さらに、第２の実施例のステップａ〜ｄは、図２〜４および図１１に十分に説明されているので、ステップａ〜ｄの説明は繰り返さない。そして、ステップｅ〜ｈの説明は、図１７〜２０において行う。
【００３５】
図１７（ステップｅ：インダクタ用のレジスト・パターンおよびＣｕメッキ）は、５０の隆起ボンディング・パッド、５６のＣｕインダクタおよび５８の相互接続配線のためのレジスト５４を堆積しパターン形成し、電解メッキでＣｕを堆積し、マスクされていない領域にＣｕを選択的にパターン形成した（以下で説明するようなオプション１または２または３）後の構造を示す。
【００３６】
図１８（ステップｆ：レジスト剥離、ＴａＮエッチング、ＣｏＷＰ選択堆積）は、有機溶剤または低温Ｏ２プラズマを使用してレジストを剥離し、スパッタ・エッチングでＣｕシードをエッチングし（以下で説明するようなオプション１または２または３）、ＲＩＥ（Ｆ−をベースにした）でＴａＮをエッチングし、無電解メッキを使用してＣｕインダクタ、端子および相互接続配線上にＣｏＷＰを選択的に堆積し、任意選択で追加のＳｉＮパシベーションをＣＶＤによって堆積した（図３４〜３９を参照されたい）後の構造を示す。
【００３７】
図１９（ステップｇ：ポリイミド塗布、最終ビアの開口）は、基板にポリイミド６０を塗布し、ボンディング・パッドへのビア開口６２を形成した後の構造を示す。
【００３８】
図２０（ステップｈ：ＳｉＮエッチング、バリア堆積、Ｃ４半田バンプ形成）は、ＳｉＮをエッチングし、ＢＬＭ（バリア層金属）を堆積し、さらにＣ４半田ボールを形成した後の構造を示す。
【００３９】
図２１〜２３、図２４〜２８および図２９〜３３は、それぞれＣｕをパターン形成するための第１（１）、第２（２）および第３（３）のオプションを示す。
【００４０】
図２１〜２３は、オプション１を示し、オプション１では、レジスト塗布の前にシード層を堆積し、それに続いてＣｕを選択的に堆積する。
【００４１】
図２１は、端子ビア・エッチング後に、１０から１００ｎｍ（図５と異なる）好ましくは５０ｎｍのＴａＮ（またはＴａバリア）をＰＶＤで堆積し、Ｃｕシード層をＰＶＤで堆積して形成された構造を示す。
【００４２】
図２２は、インダクタ、端子および相互接続のためのレジスト７０を堆積しパターン形成し、電解メッキでＣｕを堆積し、インダクタ領域、端子領域および相互接続領域にＣｕを選択的に形成した構造を示す。
【００４３】
図２３は、有機溶剤または低温低パワーＯ２プラズマを使用してレジストを剥離し、スパッタ・エッチングでＣｕシードをエッチングし、ＲＩＥ（Ｆ−をベースにした）でＴａＮをエッチングした後の構造を示す。
【００４４】
図２４〜２８は、オプション２を示し、オプション２では、レジスト工程後にＣｕシード層を堆積し、それに続いてＣｕの全面（blanket）堆積およびＣＭＰを行う。
【００４５】
図２４は、端子ビア・エッチング後に、１０から１００ｎｍ好ましくは５０ｎｍのＴａＮ（またはＴａ）バリアをＰＶＤで堆積して形成された構造を示す。
【００４６】
図２５は、インダクタ、端子および相互接続のためのレジストをパターン形成し、任意選択で５から５０ｎｍ好ましくは２０ｎｍのＴａ付着層を堆積し、Ｃｕシード層をＰＶＤで堆積した後で形成された構造を示す。
【００４７】
図２６は、電解メッキでＣｕを堆積した後の構造を示す。
【００４８】
図２７は、過剰なＣｕをＣＭＰまたは電解研磨で除去し、Ｔａ付着層を堆積した場合にはＣＭＰ（レジストの損傷を避けるために、低圧無砥粒（abrasiveless）ＣＭＰが必要かもしれない）またはウェット・エッチングまたはドライ・エッチングでＴａ付着層を除去した後の構造を示す。
【００４９】
図２８は、有機溶剤または低温低パワーＯ２プラズマを使用してレジストを剥離し、ＴａＮをＲＩＥ（Ｆ−をベースにした）でエッチングした後の構造を示す。
【００５０】
図２９〜３３は、オプション３を示し、オプション３では、レジスト工程の後でバリア層およびシード層を堆積し、そしてＴａおよびＣｕを全面堆積し、それに続いてＣＭＰまたはエッチングを行う。
【００５１】
図２９は、端子ビアのパターン形成後の構造を示す。
【００５２】
図３０は、インダクタ、端子および相互接続のためのレジストを堆積しパターン形成し、ここでレジスト厚さが１から２０μｍであり、５から５０ｎｍ好ましくは２０ｎｍのＴａＮ付着層を堆積し、２０から５００ｎｍ好ましくは２００ｎｍのＣｕシード層をＰＶＤで堆積した後に形成された構造を示す。
【００５３】
図３１は、電解メッキでＣｕを堆積し、マスクされていない領域に選択的にＣｕを形成した後の構造を示す。
【００５４】
図３２は、過剰なＣｕをＣＭＰまたは電解研磨で除去し、ＣＭＰまたはウェット・エッチング（レジストの損傷を避けるために、低圧無砥粒ＣＭＰが必要かもしれない）でＴａ付着層を除去した後の構造を示す。
【００５５】
図３３は、有機溶剤または低温低パワーＯ２プラズマを使用してレジストを剥離し、ＲＩＥ（Ｆ−をベースにした）でＴａＮをエッチングした後の構造を示す。
【００５６】
図３４〜３７は、パシベーションのオプションを示す。
【００５７】
図３４は、選択的な金属だけによるパシベーションを示す。Ｃｕパターン形成およびバリア層エッチングの後で、ＣｏＷＰ（１０から１００ｎｍ）のような選択的なパシベーション金属を無電解メッキで堆積する。
【００５８】
図３５は、誘電体堆積だけによるパシベーションを示す。Ｃｕパターン形成およびバリア層エッチングの後で、単一誘電体（１００から５００ｎｍのＳｉ３Ｎ４）または多層誘電体（Ｓｉ３Ｎ４／ＳｉＯ２／Ｓｉ３Ｎ４）をＣＶＤで堆積する。
【００５９】
図３６は、選択的な金属と誘電体の堆積によるパシベーションを示す。これは図３４と３５の組合せである。
【００６０】
図３７は、スペーサおよび誘電体の堆積によるパシベーションを示す。銅パターン形成後でバリア層エッチングの前に、パシベーション金属または誘電体をＣＶＤで堆積し（１０から２００ｎｍ）、ＲＩＥでエッチバックしてスペーサを形成し、またバリア層もエッチングし（バリア層エッチング後にスペーサが形成されることにも留意されたい）、単層または多層誘電体を堆積する。
【００６１】
図３８は、スペーサおよび選択的な金属および誘電体の堆積によるパシベーションを示す。これは、図３７に似ているが、スペーサ・エッチング後に選択的な金属がＣｕの上に堆積される。
【００６２】
図３９は、選択的な金属、スペーサおよび誘電体の堆積によるパシベーションを示す。これは、図３７に似ているが、スペーサ・エッチング前に選択的な金属がＣｕ上に堆積されている。
【００６３】
ボンディング・パッドと共に高性能銅インダクタを集積化することに関する本発明のいくつかの実施例および変形の態様をここで詳細に説明したが、本発明の開示および教示は多くの代替の設計を当業者に暗示することは当然明らかなことである。
【図面の簡単な説明】
【００６４】
【図１】隆起Ａｌボンディング・パッドを有するスパイラルＣｕインダクタに関する本発明の第１の実施例を示す平面図である。図２〜９は、隆起Ａｌボンディング・パッドを有するスパイラルＣｕインダクタに関する本発明の第１の実施例を形成するための一連のステップａ〜ｈを示す図である。
【図２】従来の処理ステップを使用してＦＳＧ誘電体中に最終金属層ダマシンＣｕ相互接続を形成した後の構造を示す図である。
【図３】Ｓｉ３Ｎ４の２つの層およびＳｉＯ２パシベーションの中間層をパターン形成した後の構造を示す図である。
【図４】リソグラフィおよびＲＩＥで端子ビアをパターン形成した後の構造を示す図である。
【図５】ボンディング・パッド用の多層金属をＰＶＤまたはＣＶＤで堆積し、Ｓｉ３Ｎ４層をＣＶＤで堆積し、リソグラフィおよびＲＩＥでパターン形成し、さらにＣｕシード層をＰＶＤで堆積した後の構造を示す図である。
【図６】Ｃｕインダクタのためのレジストを堆積しパターン形成し、さらにＣｕを堆積した後の構造を示す図である。
【図７】レジストを剥離し、ＣｕシードおよびＴａＮをエッチングし、さらにＣｕインダクタ上にＣｏＷＰを選択的に堆積した後の構造を示す図である。
【図８】基板にポリイミドを塗布し、ボンディング・パッドへの開口を形成した後の構造を示す図である。
【図９】ボンディング・パッド上のＳｉＮ層をエッチングし、ＢＬＭバリアを堆積し、さらにＣ４半田ボールを形成した後の構造を示す図である。
【図１０】スパイラルＣｕインダクタに関する本発明の第２の実施例を示す平面図であり、陥凹Ｃｕボンディング・パッドを有することを除いて、図１のスパイラルＣｕインダクタに似ている。
【図１１】ＴａＮバリアをＰＶＤで堆積し、さらにＣｕシード層をＰＶＤで堆積した後の構造を示す図である。
【図１２】Ｃｕインダクタのためのレジストを堆積しパターン形成し、さらにインダクタ領域にＣｕを選択的に形成するように電解メッキでＣｕを堆積した後の構造を示す図である。
【図１３】レジストを剥離し、ＣｕシードおよびＴａＮバリアをエッチングし、さらに無電解メッキを使用してＣｕインダクタおよび端子上にＣｏＷＰを選択的に堆積した後の構造を示す図である。
【図１４】基板にポリイミドを塗布し、さらにボンディング・パッドへのビア開口を形成した後の構造を示す図である。
【図１５】バリア層金属（ＢＬＭ）を堆積し、Ｃ４半田ボールを形成した後の構造を示す図である。
【図１６】隆起Ｃｕボンディング・パッドを有するスパイラルＣｕインダクタに関する本発明の第３の実施例を示す平面図である。
【図１７】隆起ボンディング・パッド、Ｃｕインダクタ、および相互接続配線のためのレジストを堆積しパターン形成し、さらに電解メッキでＣｕを堆積した後の構造を示す図である。
【図１８】レジストを剥離し、ＴａＮバリアをエッチングし、無電解メッキを使用してＣｕインダクタ、端子および相互接続配線上にＣｏＷＰを選択的に堆積した後の構造を示す図である。
【図１９】基板にポリイミドを塗布し、さらにボンディング・パッドへのビア開口を形成した後の構造を示す図である。
【図２０】ＳｉＮをエッチングし、バリア層金属（ＢＬＭ）を堆積し、さらにＣ４半田ボールを形成した後の構造を示す図である。図２１〜２３、図２４〜２８、および図２９〜３３は、それぞれＣｕをパターン形成するための第１（１）、第２（２）および第３（３）のオプションを示す図である。図２１〜２３は、レジスト工程の前にシード層を堆積し、それに続いてＣｕを選択的に堆積するオプション１を示す図である。
【図２１】端子ビア・エッチングの後で、ＴａＮバリアをＰＶＤで堆積し、さらにＣｕシード層をＰＶＤで堆積して形成された構造を示す図である。
【図２２】インダクタ、端子、および相互接続のためのレジストを堆積しパターン形成し、さらにインダクタ領域、端子領域および相互接続領域にＣｕを選択的に形成するように電解メッキでＣｕを堆積して形成された構造を示す図である。
【図２３】レジストを剥離し、さらにＣｕシード層およびバリア層をエッチングした後の構造を示す図である。図２４〜２８は、レジストの後でＣｕシード層を堆積し、それに続いてＣｕの全面堆積およびＣＭＰを行うオプション２を示す図である。
【図２４】端子ビア・エッチングの後で、ＴａＮバリアをＰＶＤで堆積して形成された構造を示す。
【図２５】インダクタ、端子、および相互接続のためのレジストを堆積しパターン形成し、Ｃｕシード層をＰＶＤで堆積した後で形成された構造を示す図である。
【図２６】電解メッキでＣｕを堆積した後の構造を示す図である。
【図２７】ＣＭＰまたは電解研磨で過剰なＣｕを除去した後の構造を示す図である。
【図２８】レジストを剥離しエッチングした後の構造を示す図である。図２９〜３３は、Ｃｕをパターン形成するオプション３を示す図であり、このオプションでは、レジストの後でバリア層およびシード層を堆積し、ＴａおよびＣｕを全面堆積し、それに続いてＣＭＰまたはエッチングを行う。
【図２９】端子ビア・パターン形成後に形成された構造を示す図である。
【図３０】インダクタ、端子および相互接続のためのレジストを堆積しパターン形成し、Ｔａ付着層を堆積し、Ｃｕシード層をＰＶＤで堆積した後で形成された構造を示す図である。
【図３１】マスクされていない領域に選択的にＣｕを形成するように電解メッキでＣｕを堆積した後の構造を示す図である。
【図３２】ＣＭＰまたは電解研磨で過剰なＣｕを除去し、さらにＣＭＰまたはウェット・エッチングでＴａＮ付着層を除去した後の構造を示す図である。
【図３３】レジストを剥離し、さらにＴａＮをエッチングした後の構造を示す図である。図３４〜３７は、パシベーションのオプションを示す図である。
【図３４】選択的な金属だけによるパシベーションを示す図である。
【図３５】誘電体の堆積だけによるパシベーションを示す図である。
【図３６】選択的な金属と誘電体の堆積によるパシベーションを示す図であり、これは図３４と３５の組合せである。
【図３７】スペーサ（金属または絶縁体）と誘電体の堆積によるパシベーションを示す図である。
【図３８】スペーサ（金属または絶縁体）、選択的な金属および誘電体の堆積によるパシベーションを示す図である。
【図３９】選択的な金属、スペーサ（金属または絶縁体）および誘電体の堆積によるパシベーションを示す図である。
【符号の説明】
【００６５】
１０  スパイラルＣｕインダクタ
１１  ビア
１２  Ａｌ（アルミニウム）ボンディング・パッド
１３  ビア
１４  外側のＣｕ線端子
１５  最終Ｃｕ金属層（Ｃｕ線）
１６  内側のＣｕ線端子
１７  Ｃｕ層
１８  トレンチ
１９  Ｃｕビア
２０  ライナ（ｌｉｎｅｒ）
２２、４０、５４、７０  レジスト
２４、４４、６０  ポリイミド
４２、５６  Ｃｕインダクタ
４６、６２  ビア開口
５０  隆起Ｃｕ（銅）ボンディング・パッド
５２、５８  相互接続配線
【図１】
2005210121.tif 000003
【図２】
2005210121.tif 000004
【図３】
2005210121.tif 000005
【図４】
2005210121.tif 000006
【図５】
2005210121.tif 000007
【図６】
2005210121.tif 000008
【図７】
2005210121.tif 000009
【図８】
2005210121.tif 000010
【図９】
2005210121.tif 000011
【図１０】
2005210121.tif 000012
【図１１】
2005210121.tif 000013
【図１２】
2005210121.tif 000014
【図１３】
2005210121.tif 000015
【図１４】
2005210121.tif 000016
【図１５】
2005210121.tif 000017
【図１６】
2005210121.tif 000018
【図１７】
2005210121.tif 000019
【図１８】
2005210121.tif 000020
【図１９】
2005210121.tif 000021
【図２０】
2005210121.tif 000022
【図２１】
2005210121.tif 000023
【図２２】
2005210121.tif 000024
【図２３】
2005210121.tif 000025
【図２４】
2005210121.tif 000026
【図２５】
2005210121.tif 000027
【図２６】
2005210121.tif 000028
【図２７】
2005210121.tif 000029
【図２８】
2005210121.tif 000030
【図２９】
2005210121.tif 000031
【図３０】
2005210121.tif 000032
【図３１】
2005210121.tif 000033
【図３２】
2005210121.tif 000034
【図３３】
2005210121.tif 000035
【図３４】
2005210121.tif 000036
【図３５】
2005210121.tif 000037
【図３６】
2005210121.tif 000038
【図３７】
2005210121.tif 000039
【図３８】
2005210121.tif 000040
【図３９】
2005210121.tif 000041