(57)【要約】【課題】  Ｄ級増幅器の無負荷時又は軽負荷時において出力ピークを抑えることができるＤ級増幅器を提供する。【解決手段】  アナログ入力信号をパルス幅変調して出力するＤ級増幅器であって、Ｄ級増幅器の出力を微分する微分回路１５と、微分回路１５の出力をＤ級増幅器の入力側に負帰還させる負帰還回路とを有することを特徴とする。【選択図】      図１
2005123949.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力信号をパルス幅変調して出力するＤ級増幅器であって、
前記Ｄ級増幅器の出力を微分する微分回路と、
前記微分回路の出力を前記Ｄ級増幅器の入力側に負帰還させる負帰還回路とを有することを特徴とするＤ級増幅器。
【請求項２】
パルス幅変調回路として、前記アナログ入力信号を積分する積分器と、前記積分器の出力と所望の基準値とを比較するコンパレータと、前記コンパレータの出力を前記積分器の入力側に負帰還させる負帰還回路とを有し、
前記パルス幅変調回路の出力を入力とするローパスフィルタを有し、
前記ローパスフィルタの出力を前記Ｄ級増幅器の出力とする請求項１に記載のＤ級増幅器。
【請求項３】
前記パルス幅変調回路の構成要素として前記コンパレータの後段に配置されているものであって、該コンパレータから出力されたパルス信号を、互いに逆位相の関係にある一対のパルス信号として出力するスイッチ駆動回路と、該スイッチ駆動回路によって駆動されるスイッチ回路とを有し、
前記負帰還回路は、前記スイッチ回路の出力を前記積分器の入力側に負帰還させることを特徴とする請求項２に記載のＤ級増幅器。
【請求項４】
前記スイッチ回路は、２つのトランジスタを有し、
該２つのトランジスタの各制御端子は、前記スイッチ駆動回路の２つの出力端子のいずれかに接続されており、
該２つのトランジスタそれぞれの出力端子同士は直列に接続されており、該接続箇所を前記パルス幅変調回路の出力とするとともに前記負帰還回路の入力とすることを特徴とする請求項３に記載のＤ級増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ級増幅器に関する。
【背景技術】
【０００２】
Ｄ級増幅器は、入力信号をパルス幅変調などして電力増幅するものであり、オーディオ信号の電力増幅などに用いられている。従来のＤ級増幅器としては、アナログ入力信号をパルス幅変調（ＰＷＭ）するパルス幅変調部と、パルス幅変調部の後段に配置されたローパスフィルタと、ローパスフィルタの後段に配置されたダンパー回路とで構成されているものなどがある。そのダンパー回路と並列に、負荷となるスピーカなどが接続される。
【０００３】
図６に従来のＤ級増幅器（自励式）の例を示す。この従来のＤ級増幅器におけるパルス幅変調部は、アナログ入力信号の入力端をなす抵抗Ｒ１と、そのアナログ入力信号を積分する積分器をなすオペアンプ１１及びコンデンサＣ１と、積分器の出力と所定の基準値とを比較するコンパレータ１２と、コンパレータ１２の出力であるパルス信号をＢＴＬ（Bridged Tied Load）形式の信号として出力するスイッチ駆動回路１３と、スイッチ駆動回路１３の出力によって駆動されるスイッチ回路１４と、スイッチ回路１４の出力を前記積分器の入力側に負帰還させる負帰還回路をなす抵抗Ｒ２とで構成されている。このパルス幅変調部の後段には、コイルＬ及びコンデンサＣ２からなるローパスフィルタが接続されている。このローパスフィルタの後段には、コンデンサＣ６と抵抗Ｒ４とを直列に接続したものからなるダンパー回路が接続されている。すなわち、このダンパー回路の一端は前記ローパスフィルタの出力端に接続され、他端はアースに接続されている。スピーカなどからなる負荷１６は、ダンパー回路と並列に接続されている。上記ダンパー回路は、Ｄ級増幅器が無負荷又は軽負荷となったときに、ローパスフィルタ（ＬＣ回路）の共振周波数で生じる出力のピークを抑えるためのものである。
【０００４】
また、従来においては、電力増幅器として、Ｄ級電力増幅回路と、Ｄ級電力増幅回路の出力のピーク電圧を検出するピーク電圧検出回路と、Ｄ級電力増幅回路の前段に配置されたドライブ電圧制御回路とを備えるものがある（例えば、特許文献１の第１図参照）。そのピーク電圧検出回路は、Ｄ級電力増幅回路の出力のピーク値を検出して、検出に基づいてドライブ電圧制御回路を制御することで、Ｄ級電力増幅回路の出力ピークを抑える。
【０００５】
また、従来においては、モータ駆動回路の保護回路として、複数のトランジスタ（ドライブ素子）をブリッジ接続してモータ駆動回路を構成し、そのトランジスタの一端にダイオードを接続して該トランジスタを保護するものがある（例えば、特許文献２の第１図参照）。
【特許文献１】特開平３−５５９０５号公報
【特許文献２】特公平６−５９０１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図６に示す従来のＤ級増幅器（自励式）では、軽負荷になった場合にローパスフィルタ（ＬＣ回路）の共振周波数で生じる出力ピークを抑えるために、上記ダンパー回路（コンデンサＣ６及び抵抗Ｒ４）が必要となる。このダンパー回路の構成要素である抵抗Ｒ４には通常負荷の場合にも損失電流が流れてしまう。したがって、上記従来のＤ級増幅器では、ダンパー回路が必要となり、アンプの効率向上が妨げられていた。
【０００７】
また、上記特許文献１に記載されている従来の電力増幅器では、Ｄ級電力増幅回路の出力ピークを抑えるために、ピーク電圧検出回路及びドライブ電圧制御回路などのＤ級増幅器以外の複雑な回路が必要であるという問題点があった。
また、上記特許文献２に記載されている従来のモータ駆動回路の保護回路では、ドライブ素子であるトランジスタは保護されるが、モータ駆動回路の負荷端には高電圧が発生してしまう。この高電圧に対しては、モータ（負荷）に直接接続されたコイル及びコンデンサは保護されず、破壊される可能性がある。
【０００８】
本発明は、上記問題を解決するためになされたもので、Ｄ級増幅器の無負荷時又は軽負荷時において出力ピークを抑えることができるＤ級増幅器を提供するものである。
また、本発明は、上記問題を解決するためになされたもので、Ｄ級増幅器の無負荷時又は軽負荷時において出力ピークを抑えることができ、かつ、効率を向上させることができるＤ級増幅器を提供するものである。
また、本発明は、上記問題を解決するためになされたもので、Ｄ級増幅器の無負荷時又は軽負荷時において出力ピークを抑えることができ、かつ、簡素な回路構成で実現できるＤ級増幅器を提供するものである。
また、本発明は、上記問題を解決するためになされたもので、Ｄ級増幅器の無負荷時又は軽負荷時において出力ピークを抑えることができ、かつ、負荷及び構成部品が破壊されることを防ぐことができるＤ級増幅器を提供するものである。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、この発明は以下の構成を有する。
即ち、請求項１に記載されたＤ級増幅器に係る発明は、アナログ入力信号をパルス幅変調して出力するＤ級増幅器であって、前記Ｄ級増幅器の出力を微分する微分回路と、前記微分回路の出力を前記Ｄ級増幅器の入力側に負帰還させる負帰還回路とを有することを特徴とする。
【００１０】
また、請求項１に記載されたＤ級増幅器において、前記微分回路は、コンデンサで構成されていることとしてもよい。
【００１１】
また、請求項１に記載されたＤ級増幅器において、前記微分回路は、２つのコンデンサを直列に接続したものと、該２つのコンデンサの接続点とアースとの間に配置した抵抗とで構成されていることとしてもよい。
【００１２】
また、請求項２に記載された発明は、請求項１に記載されたＤ級増幅器において、パルス幅変調回路として、前記アナログ入力信号を積分する積分器と、前記積分器の出力と所望の基準値とを比較するコンパレータと、前記コンパレータの出力を前記積分器の入力側に負帰還させる負帰還回路とを有し、前記パルス幅変調回路の出力を入力とするローパスフィルタを有し、前記ローパスフィルタの出力を前記Ｄ級増幅器の出力とすることを特徴とする。
【００１３】
また、請求項３に記載された発明は、請求項２に記載されたＤ級増幅器において、前記パルス幅変調回路の構成要素として前記コンパレータの後段に配置されているものであって、該コンパレータから出力されたパルス信号を、互いに逆位相の関係にある一対のパルス信号として出力するスイッチ駆動回路と、該スイッチ駆動回路によって駆動されるスイッチ回路とを有し、前記負帰還回路は、前記スイッチ回路の出力を前記積分器の入力側に負帰還させることを特徴とする。
【００１４】
また、請求項４に記載された発明は、請求項３に記載されたＤ級増幅器において、前記スイッチ回路が２つのトランジスタを有し、該２つのトランジスタの各制御端子は、前記スイッチ駆動回路の２つの出力端子のいずれかに接続されており、該２つのトランジスタそれぞれの出力端子同士は直列に接続されており、該接続箇所を前記パルス幅変調回路の出力とするとともに前記負帰還回路の入力とすることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、Ｄ級増幅器の無負荷時又は軽負荷時において出力ピークを抑えることができるＤ級増幅器を提供することができる。
また、本発明によれば、Ｄ級増幅器の無負荷時又は軽負荷時において出力ピークを抑えることができ、かつ効率を向上させることができるＤ級増幅器を提供することができる。
また、本発明によれば、Ｄ級増幅器の無負荷時又は軽負荷時において出力ピークを抑えることができ、かつ、簡素な回路構成で実現できるＤ級増幅器を提供することができる。
また、本発明によれば、Ｄ級増幅器の無負荷時又は軽負荷時において出力ピークを抑えることができ、かつ、負荷及び構成部品が破壊されることを防ぐことができるＤ級増幅器を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照し、本発明の実施形態について説明する。
図１は、本発明の実施形態に係るＤ級増幅器（自励式）の構成例を示す回路図である。本Ｄ級増幅器は、抵抗Ｒ１，Ｒ２と、コンデンサＣ１，Ｃ２と、オペアンプ（演算増幅器）１１と、コンパレータ（通常はヒステリシスコンパレータ）１２と、スイッチ駆動回路１３と、スイッチ回路１４と、コイルＬと、微分回路１５とで構成されている。ここで、抵抗Ｒ１，Ｒ２と、コンデンサＣ１と、オペアンプ１１と、コンパレータ１２と、スイッチ駆動回路１３と、スイッチ回路１４とは、パルス幅変調回路を構成している。
【００１７】
このパルス幅変調回路について次に説明する。抵抗Ｒ１の一端は、アナログ入力信号の入力端となっている。オペアンプ１１とコンデンサＣ１とは、積分器を構成している。そして、コンパレータ１２は、基準値であるアース電位（０ボルト）と積分器の出力とを比較して、その比較結果を出力する。スイッチ駆動回路１３は、コンパレータ１２から出力されたパルス信号を互いに逆位相の関係にある一対のパルス信号として出力する。すなわち、スイッチ駆動回路１３は、コンパレータ１２から出力されたパルス信号をＢＴＬ形式の信号に変換して出力する。
【００１８】
スイッチ回路１４は、スイッチ駆動回路１３のＢＴＬ形式の出力信号によって駆動される２つのトランジスタで構成されている。すなわち、スイッチ回路１４をなす２つのトランジスタ（例えばＦＥＴ）の各制御端は、スイッチ駆動回路１３の２つの出力端のいずれかに接続されている。そしてスイッチ回路１４をなす２つのトランジスタそれぞれの出力端は、直列に接続されている。この２つのトランジスタそれぞれの出力端の接続箇所は、パルス幅変調回路の出力となる。抵抗Ｒ２は、パルス幅変調回路の出力を前記積分器の入力側に負帰還させる負帰還回路を構成している。
【００１９】
上記構成のパルス幅変調回路の後段には、コイルＬ及びコンデンサＣ２からなるローパスフィルタが接続されている。このローパスフィルタの出力は、本Ｄ級増幅器の出力となり負荷１６を駆動する。さらに、ローパスフィルタの出力は、微分回路１５で微分され本Ｄ級増幅器の入力側に負帰還する。
【００２０】
すなわち、微分回路１５は、ローパスフィルタの出力（本Ｄ級増幅器の出力）を微分する微分器として機能するとともに、その微分結果を本Ｄ級増幅器の入力側に負帰還させる負帰還回路として機能する。これにより、ローパスフィルタの出力は、ＬＣ共振周波数よりも高い周波数では位相が１８０度遅れて、そのまま負帰還すると発振などの不安定になる。そこで、安定な負帰還とするには位相に余裕が必要であり、微分回路１５において位相が進められ位相に余裕ができて、安定した負帰還信号となる。
【００２１】
このような構成の本実施形態に係るＤ級増幅器によれば、Ｄ級増幅器の出力が微分回路１５により位相が進められ安定した負帰還信号となるので、無負荷時又は軽負荷時に生じるものであって、コイルＬ及びコンデンサＣ２（ローパスフィルタ）の共振により生じるＤ級増幅器の出力ピークを抑えることができる。したがって、本実施形態に係るＤ級増幅器によれば、ローパスフィルタの共振による負荷端での高電圧発生を抑えることができ、スピーカなどの負荷１６及び構成部品（コイルＬ、コンデンサＣ２など）が破壊されることを防ぐことができる。例えば、本実施形態に係るＤ級増幅器は、負荷１６として軽負荷のスピーカ及び重負荷のスピーカのいずれも接続することができる。
【００２２】
次に、微分回路１５の具体例について図２を参照して説明する。図２は微分回路１５の具体例を示す回路図であり、図２（ａ）は第１の具体例を示し、図２（ｂ）は第２の具体例を示す。微分回路１５としては、例えば図２（ａ）に示すように、１個のコンデンサＣ３で構成することができる。このように非常に簡単な構成により、上記ローパスフィルタの共振によるＤ級増幅器の出力ピークを抑えることができる。
また、微分回路１５としては、例えば図２（ｂ）に示すように、２つのコンデンサＣ４，Ｃ５を直列に接続し、その接続点とアースとの間に抵抗Ｒ３を接続した構成、すなわち二次微分回路の構成としてもよい。このような構成にすることにより、簡単な回路構成でありながら、無負荷時及び軽負荷時のみならず通常負荷時においてもＤ級増幅器の周波数特性の悪化を効果的に抑えることができ、無負荷時又は軽負荷時の出力ピークを抑えることもできる。
【００２３】
また、本実施形態に係るＤ級増幅器によれば、Ｄ級増幅器の無負荷時又は軽負荷時において出力ピークを抑える回路として微分回路１５による負帰還回路を用いているので、従来のＤ級増幅器のようにダンパー回路を必要とせず、出力ピークを抑えながら、ダンパー回路の損失がゼロとなり、従来のＤ級増幅器よりも効率を向上させることができる。
【００２４】
次に、本実施形態に係るＤ級増幅器の効果について図３及び図４を参照して説明する。図３は、図１に示すＤ級増幅器の出力の周波数特性を示す図である。図４は、図３の要部を拡大したものである。図３及び図４において、横軸には図１に示すＤ級増幅器の出力の周波数［Ｈｚ］をとっており、縦軸には図１に示すＤ級増幅器の出力電圧［Ｖ］をとっている。
【００２５】
また、図３及び図４において、特性曲線ａは、図１に示すＤ級増幅器において微分回路１５を削除した状態として、負荷１６を無負荷としたときの出力特性を示している。この状態では、微分回路１５がないので、大きな出力ピークが現れている。
特性曲線ｂは、図１に示すＤ級増幅器において微分回路１５として図２（ａ）に示すように１個のコンデンサＣ３を用い、負荷１６を無負荷としたときの出力特性を示している。この状態では、微分回路１５が機能しているので、出力ピークは特性曲線ａに比べて大幅に低減されている。
特性曲線ｃは、図１に示すＤ級増幅器において微分回路１５として図２（ｂ）に示すように２個のコンデンサＣ４，Ｃ５と１個の抵抗Ｒ３とを用いて上記二次微分回路を構成し、負荷１６を無負荷としたときの出力特性を示している。この状態では、微分回路１５が機能しているので、出力ピークは特性曲線ａに比べて大幅に低減されている。なお、特性曲線ｃと特性曲線ｂとは、略同様な特性となっている。
【００２６】
特性曲線ｄは、図１に示すＤ級増幅器において微分回路１５として図２（ａ）に示すように１個のコンデンサＣ３を用い、負荷１６を定格負荷としたときの出力特性を示している。この状態では、微分回路１５が機能しており、出力ピークは殆どないが、高い周波数では減衰がおきる特性となっている。
特性曲線ｅは、図１に示すＤ級増幅器において微分回路１５として図２（ｂ）に示すように２個のコンデンサＣ４，Ｃ５と１個の抵抗Ｒ３とを用いて上記二次微分回路を構成し、負荷１６を定格負荷としたときの出力特性を示している。この状態でも、微分回路１５が機能しており、出力ピークは殆どない特性となっている。さらに、特性曲線ｅでは、微分回路１５として二次微分回路を用いているので、特性曲線ｄと比較してさらに周波数特性が平坦化させ改善されている。
【００２７】
次に、他の実施形態について図５を参照して説明する。図５は、本発明の他の実施形態に係るＤ級増幅器（他励式）の構成例を示す回路図である。図５において、図１に示す構成要素と同一のものには同一符号を付けている。本他励式のＤ級増幅器と図１に示す自励式のＤ級増幅器との相違点は、コンパレータ１２の一方端（マイナス側端子）に入力される信号（基準値）である。すなわち、図１に示す自励式のＤ級増幅器ではコンパレータ１２の一方端（マイナス側端子）にアース電位（０ボルト）が入力されるが、図５に示す本実施形態の他励式のＤ級増幅器ではコンパレータ１２の一方端（マイナス側端子）に三角波が入力される。本実施形態の他励式のＤ級増幅器の動作、作用及び効果は、図１に示す自励式のＤ級増幅器と同様である。
【００２８】
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【産業上の利用可能性】
【００２９】
以上の説明では、本発明をＤ級増幅器として説明したが、本発明はこれに限定されるものではなく、Ｄ級増幅器以外の信号処理回路、各種パルス幅変調増幅器、各種の負荷駆動回路などに本発明を適用することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態に係るＤ級増幅器の構成例を示す回路図である。
【図２】図１に示すＤ級増幅器における微分回路の具体例を示す回路図である。
【図３】図１に示すＤ級増幅器の出力の周波数特性を示す図である。
【図４】図２に示すＤ級増幅器の出力の周波数特性の要部拡大図である。
【図５】本発明の他の実施形態に係るＤ級増幅器の構成例を示す回路図である。
【図６】従来のＤ級増幅器の例を示す回路図である。
【符号の説明】
【００３１】
１１…オペアンプ（演算増幅器）、１２…コンパレータ、１３…スイッチ駆動回路、１４…スイッチ回路、１５…微分回路、１６…負荷、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５…コンデンサ、Ｌ…コイル、Ｒ１，Ｒ２，Ｒ３…抵抗
【図１】
2005123949.tif 000003
【図２】
2005123949.tif 000004
【図３】
2005123949.tif 000005
【図４】
2005123949.tif 000006
【図５】
2005123949.tif 000007
【図６】
2005123949.tif 000008