(57)【要約】【課題】  低クロストーク・プラグを使用する場合は高周波におけるＮＥＸＴを、高クロストーク・プラグを使用する場合は低周波におけるＮＥＸＴを、同時に改善するコネクタを提供すること。【解決手段】  このコネクタは、ＰＣＢの第１段領域のＰＣＢの内部メタライズ層上に設けられた第１の補償構造と、ＰＣＢの第２段に設けられ、周波数が増大するにつれて補償キャパシタンスを増大させる第２の補償構造とを含む。【選択図】図１
2005328062.tif 000002
【特許請求の範囲】
【請求項１】
複数の基板と、前記基板間の複数のメタライズ層とを含むプリント回路板（ＰＣＢ）におけるクロストークを低減するための回路構造であって、
前記ＰＣＢの第１段の領域で前記ＰＣＢの少なくとも１つのメタライズ層上に設けられた第１の補償構造と、
前記ＰＣＢの第２段の領域に設けられ、周波数が増大するにつれて補償キャパシタンスを増大させる第２の補償構造と
を含む構造。
【請求項２】
前記第２の補償構造が、少なくとも１つの直列型インダクタ−コンデンサの組合せを含み、前記直列型インダクタ−コンデンサの組合せが、インダクタと、インダクタに直列の少なくとも１つのコンデンサとを含む、請求項１に記載の構造。
【請求項３】
前記インダクタが、前記ＰＣＢの外側メタライズ層上、その上方または下方、あるいは前記ＰＣＢの内部に設けられる、請求項２に記載の構造。
【請求項４】
前記インダクタが、螺旋インダクタである、請求項３に記載の構造。
【請求項５】
前記少なくとも１つのコンデンサが、
前記インダクタに直列で前記ＰＣＢの第１のメタライズ層上に配設された第１のインターディジタル・コンデンサと、
前記インダクタに直列で前記ＰＣＢの第２のメタライズ層上に配設された第２のインターディジタル・コンデンサと
を含む、請求項３に記載の構造。
【請求項６】
前記第１の補償構造が、少なくとも１つのインターディジタル・コンデンサまたは少なくとも１つの並列板状コンデンサを含む、請求項２に記載の構造。
【請求項７】
前記第２の補償構造が、前記ＰＣＢの少なくとも１つのメタライズ層上の、少なくとも１つの細長いインターディジタル・コンデンサを含む、請求項１に記載の構造。
【請求項８】
前記第１の補償構造が、少なくとも１つのインターディジタル・コンデンサまたは少なくとも１つの並列板状コンデンサを含む、請求項７に記載の構造。
【請求項９】
前記第２の補償構造が、細長い折返しインターディジタル・コンデンサである、少なくとも１つの細長いインターディジタル・コンデンサを含む、請求項７に記載の構造。
【請求項１０】
前記第１の補償構造が、少なくとも１つのインターディジタル・コンデンサまたは少なくとも１つの並列板状コンデンサを含む、請求項９に記載の構造。
【請求項１１】
前記直列型インダクタ−コンデンサの組合せの前記少なくとも１つのコンデンサが、前記ＰＣＢの少なくとも１つのメタライズ層上の、少なくとも１つの細長いインターディジタル・コンデンサである、請求項２に記載の構造。
【請求項１２】
前記第１の補償構造が、少なくとも１つのインターディジタル・コンデンサまたは少なくとも１つの並列板状コンデンサを含む、請求項１１に記載の構造。
【請求項１３】
前記少なくとも１つの細長いインターディジタル・コンデンサが、細長い折返しインターディジタル・コンデンサである、請求項１１に記載の構造。
【請求項１４】
前記第１の補償構造が、少なくとも１つのインターディジタル・コンデンサまたは少なくとも１つの並列板状コンデンサを含む、請求項１３に記載の構造。
【請求項１５】
前記第２の補償構造が、前記ＰＣＢの少なくとも１つのメタライズ層上の、少なくとも１つの開路伝送線を含む、請求項第１に記載の構造。
【請求項１６】
前記第１の補償構造が、少なくとも１つのインターディジタル・コンデンサまたは少なくとも１つ並列板状コンデンサを含む、請求項１５に記載の構造。
【請求項１７】
クロストークを低減するためのコネクタであって、
複数の基板と、前記基板間の複数のメタライズ層とを含むプリント回路板（ＰＣＢ）と、
前記ＰＣＢの第１段の領域で前記ＰＣＢの少なくとも１つのメタライズ層上に設けられた第１の補償構造と、
前記ＰＣＢの第２段の領域に設けられ、周波数が増大するにつれて補償キャパシタンスを増大させる第２の補償構造と、
前記ＰＣＢの上方に設けられた少なくとも１つの導電コンタクトと
を含むコネクタ。
【請求項１８】
前記第２の補償構造が、少なくとも１つの直列型インダクタ−コンデンサの組合せを含み、前記直列型インダクタ−コンデンサの組合せが、インダクタと、前記インダクタに直列の少なくとも１つのコンデンサとを含む、請求項１７に記載のコネクタ。
【請求項１９】
前記インダクタが、前記ＰＣＢの外側のメタライズ層上、その上方または下方、あるいは前記ＰＣＢの内部に設けられる、請求項１８に記載のコネクタ。
【請求項２０】
前記インダクタが、螺旋インダクタである、請求項１９に記載のコネクタ。
【請求項２１】
前記少なくとも１つのコンデンサが、
前記インダクタに直列で、前記ＰＣＢの第１のメタライズ層上に配設された第１のインターディジタル・コンデンサと、
前記インダクタに直列で、前記ＰＣＢの第２のメタライズ層上に配設された第２のインターディジタル・コンデンサと
を含む、請求項１９に記載のコネクタ。
【請求項２２】
前記第１の補償構造が、少なくとも１つのインターディジタル・コンデンサまたは少なくとも１つの並列板状コンデンサを含む、請求項１８に記載のコネクタ。
【請求項２３】
前記第２の補償構造が、前記ＰＣＢの少なくとも１つのメタライズ層上の、少なくとも１つの細長いインターディジタル・コンデンサを含む、請求項１７に記載のコネクタ。
【請求項２４】
前記第１の補償構造が、少なくとも１つのインターディジタル・コンデンサまたは少なくとも１つの並列板状コンデンサを含む、請求項２３に記載のコネクタ。
【請求項２５】
前記少なくとも１つの細長いインターディジタル・コンデンサが、細長い折返しインターディジタル・コンデンサである、請求項２３に記載のコネクタ。
【請求項２６】
前記第１の補償構造が、少なくとも１つのインターディジタル・コンデンサまたは少なくとも１つの並列板状コンデンサを含む、請求項２５に記載のコネクタ。
【請求項２７】
前記直列型インダクタ−コンデンサの組合せの前記少なくとも１つのコンデンサが、前記ＰＣＢの少なくとも１つのメタライズ層上の、少なくとも１つの細長いインターディジタル・コンデンサである、請求項１８に記載のコネクタ。
【請求項２８】
前記第１の補償構造が、少なくとも１つのインターディジタル・コンデンサまたは少なくとも１つの並列板状コンデンサを含む、請求項２７に記載のコネクタ。
【請求項２９】
前記少なくとも１つの細長いインターディジタル・コンデンサが、細長い折り返しインターディジタル・コンデンサである、請求項２７に記載のコネクタ。
【請求項３０】
前記第１の補償構造が、少なくとも１つのインターディジタル・コンデンサまたは少なくとも１つの並列板状コンデンサを含む、請求項２９に記載のコネクタ。
【請求項３１】
前記第２の補償構造が、前記ＰＣＢの少なくとも１つのメタライズ層上の、少なくとも１つの開路伝送線を含む、請求項１７に記載のコネクタ。
【請求項３２】
前記第１の補償構造が、少なくとも１つのインターディジタル・コンデンサまたは少なくとも１つの並列板状コンデンサを含む、請求項３１に記載のコネクタ。
【請求項３３】
複数の基板と、前記基板間の複数のメタライズ層とを含むプリント回路板（ＰＣＢ）におけるクロストークを低減するための構造であって、
前記ＰＣＢの第１段の領域で前記ＰＣＢの少なくとも１つのメタライズ層上に設けられた補償部と、
前記ＰＣＢの第２段の領域に設けられ、周波数が増大するにつれて補償キャパシタンスを増大させる手段と
を含む構造。
【請求項３４】
前記第２の補償構造内の前記インダクタに直列の前記少なくとも１つのコンデンサが、少なくとも１つの並列板状コンデンサである、請求項２に記載の構造。
【請求項３５】
前記第２の補償構造内の前記インダクタに直列の前記少なくとも１つのコンデンサが、少なくとも１つの並列板状コンデンサである、請求項１８に記載のコネクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コネクタにおける近端クロストーク（ＮＥＸＴ）補償に関し、より詳細には、周波数依存実効キャパシタンスを提供することによって、多段補償システムにおけるＮＥＸＴを打ち消しまたは低減する技術に関する。
【背景技術】
【０００２】
コネクタにおける導体間での雑音または信号の干渉は、クロストークとして知られている。クロストークは、コネクタを使用する通信デバイスでよく見られる問題である。特に、コンピュータでよく使用されるモジュラ・プラグがモジュラ・ジャックと係合する形になっている通信システムでは、ジャックおよび／またはプラグ内の電線（導体）によって、近端クロストーク（ＮＥＸＴ）、つまり互いに近接した位置にある導線を介した短距離のクロストークが生じる。プラグは、その構成またはコード類のそれに対する終端様式のため、高クロストークまたは低クロストークを生じることがある。本明細書では、高クロストークのプラグを高クロストーク・プラグと呼び、低クロストークのプラグを低クロストーク・プラグと呼ぶ。
【０００３】
Ａｄｒｉａｅｎｓｓｅｎｓらに発行された米国特許第５９９７３５８号（以下、「‘３５８号特許」とする）には、このようなＮＥＸＴを補償するための２段方式が記載されている。‘３５８号特許の内容全体を参照として本明細書に組み込む。さらに、米国特許第５９１５９８９号、米国特許第６０４２４２７号、米国特許第６０５０８４３号および米国特許第６２７０３８１号の主題も参照として本明細書に組み込む。
【０００４】
‘３５８号特許では、作成された、つまり人為的なクロストークを通常はジャック内で、２段で導入することによってモジュラ・プラグの電線対の間に生じるＮＥＸＴ（元のクロストーク）を低減させ、それによってクロストークを打ち消し、あるいはプラグ−ジャックの組合せに対する全体的なクロストークを低減させている。この明細書では、作成されたクロストークを補償クロストークと呼んでいる。この考えは、一般に２段の容量補償および／または誘電補償を使用して実施される。この考えは、例えば、補償すべき対の組合せの１つにおける導体の１本がたどる経路を、コネクタ内で２回交差させ、それによって２段のＮＥＸＴ補償を提供することによって実現できる。この方式は、補償が１段で導入される方式よりは効率よくＮＥＸＴを低減させ、通常はそうであるようにある時間遅延後でないと補償を導入できない場合には特にそうである。
【０００５】
‘３５８号特許のＮＥＸＴ補償方式は効果的ではあるが、ジャックと共に高クロストーク・プラグを使用する場合は低周波数（約１００ＭＨｚ未満）で、ジャックと共に低クロストーク・プラグを使用する場合は高周波数（約２５０ＭＨｚ超）で、米国電気通信工業会（ＴＩＡ）の規制値ラインに比べてＮＥＸＴのマージンが悪化するという欠点がある。より具体的には、２段の補償ジャックにおける実補償クロストークが元のクロストークよりも小さい場合（つまり、ジャックに高クロストーク・プラグが挿入される場合）、そのプラグ−ジャックの組合せは過少補償と呼ばれ、結果として得られるＮＥＸＴ周波数特性は、段間遅延および補償段の大きさによって決まる周波数点でヌルとなる前に低周波数でピークに達する。その後、ＮＥＸＴの大きさに対する周波数応答の傾きが、ヌル前の浅い傾きからヌル後の急な傾きに変わり、したがってＮＥＸＴは高周波数、つまりこれらのヌルを越える周波数で急速に悪化する。
【０００６】
これに対して、このようなジャックにおける実補償クロストークが元のクロストークより大きい場合（つまり、低クロストーク・プラグが挿入される場合）、そのプラグ−ジャックの組合せは過大補償と呼ばれ、結果として得られるＮＥＸＴ周波数特性は、ヌルを持たず、ＮＥＸＴの周波数特性の傾きは、徐々に大きくなり、超高周波数ではＴＩＡ規制値の傾きである２０ｄＢ／ｄｅｃ．をはるかに越え、６０ｄＢ／ｄｅｃ．に向かうきらいがある。
【０００７】
したがって、ジャックと共に高クロストーク・プラグを使用する場合は、補償レベルを高くすることによって低周波数マージン（コネクタの低周波数動作）を改善することができるが、ジャックと共に低クロストーク・プラグを使用する場合は、このような作用によって、高周波数マージン（コネクタの高周波数動作）がさらに悪化する。これとは逆に、ジャックと共に低クロストーク・プラグを使用する場合、補償レベルを低くすることによって高周波数マージンを改善することができるが、ジャックと共に高クロストーク・プラグを使用する場合に、このような作用によって、低周波数マージンがさらに悪化する。
【特許文献１】米国特許第５９９７３５８号
【特許文献２】米国特許第５９１５９８９号
【特許文献３】米国特許第６０４２４２７号
【特許文献４】米国特許第６０５０８４３号
【特許文献５】米国特許第６２７０３８１号
【非特許文献１】Ｇａｒｙ  Ｄ．Ａｌｌｅｙ著の論文「Ｉｎｔｅｒｄｉｇｉｔａｌ  Ｃａｐａｃｉｔｏｒｓ  ａｎｄ  ｔｈｅｉｒ  Ａｐｐｌｉｃａｔｉｏｎ  ｔｏ  Ｌｕｍｐ−ｅｌｅｍｅｎｔ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ」、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｍｉｃｒｏｗａｖｅ  Ｔｈｅｏｒｙ  ａｎｄ  Ｔｅｃｈｎｉｑｕｅｓ、第ＭＴＴ−１８巻、１２号（１９７０年１２月）、１０２８〜１０３３頁
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、低クロストーク・プラグを使用する場合は高周波におけるＮＥＸＴを、高クロストーク・プラグを使用する場合は低周波におけるＮＥＸＴを、同時に低減または打ち消すことが可能な技術が必要とされている。
【課題を解決するための手段】
【０００９】
本発明は、コネクタにおけるＮＥＸＴを低減する関連技術分野の技術に関する問題および限界を克服するものである。具体的には、本発明は、結果として得られる容量結合に、周波数が大きくなるにつれて全体的な補償レベルが低くなるようにバイアスをかけ、それによって、低周波のＮＥＸＴ性能を悪化させずに、コネクタの高周波のＮＥＸＴ性能を相当に改善する、多段クロストーク補償の方式を提供するものである。これは、周波数が大きくなっても比較的平坦な実行キャパシタンス応答を有する第１段の補償構造を提供し、周波数が大きくなるにつれて徐々に大きくなる実効キャパシタンス応答を有する第２段の補償構造を提供することによって達成される。
【００１０】
本発明により、モジュール式のアウトレットおよびパネルの、低周波（例えば１〜１００ＭＨｚ）のクロストーク性能および高周波（例えば２５０〜５００ＭＨｚまたは５００ＭＨｚ以上）のクロストーク性能がどちらも改善される。
【００１１】
本願のこうした目的および他の目的は、以下の詳細な説明からより容易に明らかになるであろう。しかし、詳細な説明およびいくつかの具体例は、本発明の好ましい実施形態を示すものの、例として挙げたものにすぎないことを理解されたい。この詳細な説明から、当業者には本発明の精神および範囲内での様々な変更および修正が明らかになるであろう。
【００１２】
本発明は、以下の詳細な説明および添付の図面からより完全に理解されるであろう。図面は、例として挙げているにすぎず、したがって本発明を限定するものではない。
【発明を実施するための最良の形態】
【００１３】
添付の図面に例を示す本発明の好ましい諸実施形態を詳細に参照する。本発明において、「段」とは、補償遅延点で行われる補償の場所をいう。本発明は、‘３５８号特許における図７Ａのプリント配線基板に取って換わることのできるプリント回路板（ＰＣＢ）のいくつかの構成を提供する。
【００１４】
本発明は、コネクタ用多段ＮＥＸＴ補償システムの第２段における補償構造を提供する。この第２段では、周波数が大きくなるにつれて徐々に実効キャパシタンス応答が大きくなる。これは、本発明のいくつかの実施形態によれば、コネクタにおける直列型インダクタ（Ｌ）−コンデンサ（Ｃ）組合せ構造、高縦横比型インターディジタル・コンデンサ、細長い折返しインターディジタル・コンデンサ、または開路伝送線を使用することによって達成することができる。
【００１５】
図１は、本発明の第１の実施形態による直列型Ｌ−Ｃ組合せ構造を示す。この直列型Ｌ−Ｃ組合せ構造の実効キャパシタンス（Ｃｅｆｆ）を次式に示す。
【００１６】
【数１】
2005328062.tif 000003
上式で、ｆは周波数、Ｃはコンデンサのキャパシタンス、Ｌはインダクタのインダクタンスを表す。この式から分かるように、実効キャパシタンスＣｅｆｆは、直列型Ｌ−Ｃ組合せの共振周波数ｆｒｅｓよりも小さい周波数において、周波数と共に大きくなる。共振周波数ｆｒｅｓは、次式のように定義される。
【００１７】
【数２】
2005328062.tif 000004
【００１８】
本発明によれば、ＬおよびＣは、関心のある帯域幅の最高動作周波数より高い共振周波数ｆｒｅｓが発生するように選択される。こうすると、周波数が共振周波数ｆｒｅｓまで高くなるにつれて実効キャパシタンスが大きくなる。
【００１９】
図２は、本発明の第１の実施形態による、図１の直列型Ｌ−Ｃ組合せ構造がどのように実施されるかを示す、簡略化されたＰＣＢの斜視図である。図２に示すように、図１の直列型Ｌ−Ｃ組合せ構造はＰＣＢを備えている。本明細書では、プリント回路板の詳細は示さない。この例でのインダクタＬは、ＰＣＢの上面にある螺旋構造を有する螺旋インダクタで実施されている。この例では、コンデンサＣは、ＰＣＢの内部層にある、電気的に互いに並列な２つのインターディジタル・コンデンサからなるコンデンサ構造で実施されている。インターディジタル・コンデンサとは、周知のように、それぞれ異なる電位にある、２つのかみ合う金属コームからなる同一平面構造を有するコンデンサである。コンデンサＣは、めっき貫通孔などの導電性ビア８を介して、インダクタＬに電気的に接続されている。本発明の第１の実施形態では、図１の直列型コンデンサは、ＰＣＢの２つの層上に構成された単純な並列板状コンデンサを使用して実施することもできることに留意されたい。
【００２０】
図３は、図２に示すＰＣＢ構造の、実効キャパシタンスと周波数応答の関係をシミュレートした例を示すグラフである。このグラフは、アンソフト社（Ａｎｓｏｆｔ，Ｉｎｃ）によって提供される周知のシミュレート用ソフトウェア「ｈｆｓｓ」を使用してシミュレートしたものである。キャパシタンス値を１００ＭＨｚで１ｐＦに正規化すると、このグラフは、周波数が高くなるにつれて、図２に示すＰＣＢの実効キャパシタンスが大きくなることを示している。コンデンサが、単純な並列板状コンデンサであっても同様の応答が得られる。
【００２１】
図４Ａおよび４Ｂは、第１の実施形態によれば、コネクタ内の１〜３対のＮＥＸＴを補償するためにこの例の直列型Ｌ−Ｃ組合せ構造をどのように適用すべきかを示す。図４Ａは、本発明の第１の実施形態によるコネクタの側面図である。図４Ｂは、本発明の第１の実施形態による、図４ＡのＰＣＢおよびＮＥＸＴの補償要素の平面図である。
【００２２】
図４Ａおよび４Ｂを参照すると、コネクタは、交差部１４を有するばねコンタクト３０、およびＰＣＢ１０を含む。プラグ２０はコネクタと係合する形になっている。プラグ２０は、電話線の端部に使用されるようなモジュラ・プラグ、またはパーソナルコンピュータを壁付きコンセントに接続するために使用されるパッチ・コードでよい。コンタクト３０は、ＰＣＢ１０の適切な部分に位置するめっき貫通孔３２にはんだ付けまたは圧入することができ、ばね線のコンタクトとすることができる。さらに、コンタクト３０は通電部３０ｂおよび非通電部３０ａを有し、これらの部分３０ａと３０ｂの間の境界ＢＤが図４Ａに示されている。コンタクト３０およびＰＣＢ１０は、モジュラ・ジャックなどのハウジングに収納することができ、したがってプラグ２０がジャック内に入ったとき、コンタクト３０を介してプラグ２０上の電気的コンタクトがＰＣＢ１０上の電気的コンタクトと係合する。
【００２３】
ＰＣＢ１０は、ＰＣＢ材料として適していることが知られている樹脂または他の材料でできた多層板である。この例では、ＰＣＢ１０は、交互に積み重ねた３枚の基板（Ｓ１〜Ｓ３）および４枚のメタライズ層（ＭＬ１〜ＭＬ４）からなる。具体的には、基板およびメタライズ層は、（上から下へ）ＭＬ１、Ｓ１、ＭＬ２、Ｓ２、ＭＬ３、Ｓ３およびＭＬ４の順に積み重ねられている。メタライズ層ＭＬ１〜ＭＬ４は、それぞれ対応するメタライズ層直下の基板の上面に形成された金属導電パターンを意味する。メタライズ層のいくつかの部分が１つまたは複数のめっき貫通孔などの導電ビア３２を介して互いに電気的に相互接続されている。ばねコンタクト３０は、図示するように第１のメタライズ層ＭＬ１の上方に形成されている。
【００２４】
ばねコンタクト３０は、複数の導線の対Ｐとすることができ、導線対Ｐは、それぞれリング（ｒ）およびチップ（ｔｉｐ）（ｔ）と名付けられるコンタクトを含む。図４Ｂでは、（ｔ１、ｒ１）、（ｔ２、ｒ２）、（ｔ３、ｒ３）および（ｔ４、ｒ４）の４対を備えている。リングは負の極性をもつ導体、チップは正の極性をもつ導体として知られている。
【００２５】
第１段のＮＥＸＴ補償のための容量補償として作用する、第１のインターディジタル・コンデンサ対４０ａおよび第２インターディジタル・コンデンサ対４０ｂが、それぞれＰＣＢ１０の第２および第３のメタライズ層ＭＬ２およびＭＬ３上に、またはそれらの一部として形成されている。この例では、区間３０ｂ内のジャックばねは、１４における交差部の後に配置されて、やはり第１段の補償の一部として誘導補償に寄与する。層ＭＬ２上の第１のインターディジタル・コンデンサ４０ａ対は、層ＭＬ３上で第２のコンデンサ対４０ｂとして複製される。第１のインターディジタル・コンデンサ対４０ａは、どちらも層ＭＬ２上にあるコンデンサ４０ａ１および４０ａ２で構成されている。第２のインターディジタル・コンデンサ対４０ｂは、どちらも層ＭＬ３上にあるコンデンサ４０ｂ１および４０ｂ２で構成されている。第１の対のうち第１のコンデンサ４０ａ１の両端部は、それぞれ１組のめっき貫通孔４８ａおよび４８ｂを介してリングｒ３およびｒ１に電気的に接触している。第１の対のうち第２のコンデンサ４０ａ２の両端部は、それぞれ１組のめっき貫通孔４８ｃおよび４８ｄを介してチップｔ１およびｔ３に電気的に接触している。第２のインターディジタル・コンデンサ対４０ｂは、第１のインターディジタル・コンデンサ対４０ａと同様に、どちらも層ＭＬ３上に配設されたコンデンサ４０ｂ１および４０ｂ２である。コンデンサ４０ａ１および４０ｂ１は、めっき貫通孔４８ａおよび４８ｂを介して電気的に並列接続されている。同様に、コンデンサ４０ａ２および４０ｂ２は、めっき貫通孔４８ｃおよび４８ｄを介して電気的に並列接続されている。
【００２６】
さらに、ＰＣＢ１０には、第２のＮＥＸＴ補償構造として働く直列型Ｌ−Ｃ組合せ構造を備えている。第１の直列型Ｌ−Ｃ組合せ構造は、螺旋インダクタ４４ならびに第１のインターディジタル・コンデンサ４６ａおよび第２のインターディジタル・コンデンサ４６ｂを含む。螺旋インダクタ４４は、第１のメタライズ層ＭＬ１上またはその上方に配設され、第１のインターディジタル・コンデンサ４６ａおよび第２のインターディジタル・コンデンサ４６ｂは、それぞれ第２のメタライズ層ＭＬ２および第３のメタライズ層ＭＬ３上に配設されている。同様に、第２の直列型Ｌ−Ｃ組合せ構造は、螺旋インダクタ５４ならびに第３のインターディジタル・コンデンサ５６ａおよび第４のインターディジタル・コンデンサ５６ｂを含む。螺旋インダクタ５４は、第１のメタライズ層ＭＬ１上またはその上方に配設され、第３のインターディジタル・コンデンサ５６ａおよび第４のインターディジタル・コンデンサ５６ｂは、それぞれ第２のメタライズ層ＭＬ２および第３のメタライズ層ＭＬ３上に配設されている。この例では、層ＭＬ２上の第１のコンデンサ４６ａおよび第３のコンデンサ５６ａは、層ＭＬ３上でそれぞれ第２のコンデンサ４６ｂおよび第４のコンデンサ５６ｂとして複製されている。コンデンサ４６ａおよび４６ｂは、めっき貫通孔３３ａおよび３２ｃを介して電気的に並列接続されている。コンデンサ５６ａおよび５６ｂは、めっき貫通孔３３ｂおよび３２ｆを介して電気的に並列接続されている。
【００２７】
本願では、補償コンデンサに関して「複製された」という場合は、指定された全てのメタライズ層上に全く同様に複写されていることを意味する。例えば、コンデンサ４０ａは、コンデンサ４０ｂと全く同じ形状および寸法を有し、垂直方向にそれと整合されている。インターディジタル・コンデンサを複製する理由は、実装面積（ｆｏｏｔ−ｐｒｉｎｔ）（表面占有度（ｓｕｒｆａｃｅ  ｃｏｖｅｒａｇｅ））を増大させる必要なしにキャパシタンスを増大させるためである。こうした複製の必要なしに、より大きな実装面積のインターディジタル・コンデンサを使用することもできる。一方、プリント回路板がより多くのメタライズ層から構成されている場合は、必要に応じて３層以上のメタライズ層上にインターディジタル・コンデンサを複製して実装面積をさらにいっそう小さくすることもできる。第１の実施形態の趣旨の範囲内で、インターディジタル・コンデンサ４６ａ、４６ｂ、５６ａおよび５６ｂの代わりに並列板状コンデンサを使用することができることにも留意されたい。第１段のコンデンサ４０ａおよび４０ｂもまた、例えば以下に論ずる図１０で使用されているように、並列板状コンデンサとすることもできる。
【００２８】
インダクタ４４は、めっき貫通孔３３ａを介して第１のインターディジタル・コンデンサ４６ａおよび第２のインターディジタル・コンデンサ４６ｂのそれぞれと直列接続されている。インダクタ４４の一端は、めっき貫通孔３２ｂを介してチップｔ３に電気的に接続されている。第１のコンデンサ４６ａおよび第２のコンデンサ４６ｂの一端はそれぞれ、めっき貫通孔３２ｃを介してリングｒ１に電気的に接続されている。同様に、インダクタ５４は、めっき貫通孔３３ｂを介して第３のインターディジタル・コンデンサ５６ａおよび第４のインターディジタル・コンデンサ５６ｂのそれぞれと直列接続されている。インダクタ５４の一端は、めっき貫通孔３２ｅを介してチップｔ１に電気的に接続されている。第３のコンデンサ５６ａおよび第４のコンデンサ５６ｂの一端はそれぞれ、めっき貫通孔３２ｆを介してリングｒ３に電気的に接続されている。
【００２９】
本発明によれば、この例では１〜３対の組合せについて示す、２段補償手法の第２段のＮＥＸＴ補償に直列型Ｌ−Ｃ組合せ構造を使用することによって、プラグ２０が低クロストーク・プラグの場合は、高周波数での性能が改善され、プラグ２０が高クロストーク・プラグの場合は、低周波数での性能が改善される。これがどのように作用するかは以下に説明する。
【００３０】
ＮＥＸＴは、容量結合および誘導結合の２つの要因に帰せられる。２本の導線が密接していると容量結合が生じ、これらの導線を流れる電流によって誘導結合が生じる。したがって、プラグ２０によって、それがコンタクト３０と係合する際に容量結合および誘導結合が共にもたらされる。これらの要因はどちらも近端クロストーク、つまりＮＥＸＴの発生に寄与する。
【００３１】
ＮＥＸＴを低減または補償するには、一般に２段の補償が使用される。第１段はプラグのＮＥＸＴとは反対方向に、第２段はプラグのＮＥＸＴと同方向に導入される。このことは周知であり、‘３５８号特許に開示されている。プラグのＮＥＸＴの方向に対する補償の方向を、図４Ａの矢印Ｖ１〜Ｖ５によって示す。
【００３２】
また、コネクタの遠端で生じるクロストークはＦＥＸＴと呼ばれる。このパラメータを補償するには、通常のＮＥＸＴ補償要素のある部分に誘電的構成要素を含めなければならない。この構成要素は、本明細書で説明する２段補償装置の第１段の一部である。これは交差部１４直後のジャックばね線の区間３０ｂにある。この補償領域では、補償は周波数に対して比較的安定している。
【００３３】
第１段のＮＥＸＴ補償のかなりの部分は容量補償であり、この補償はコンデンサ４０ａおよび４０ｂを使用することによって提供される。図４Ａおよび４Ｂでは、第１段のこの部分は、元のクロストークからの遅延が最小限であり、ＰＣＢ１０のうちプラグ２０のコンタクトがインターセプトするコンタクト３０の非通電部３０ａを介して電気的に直接接続されている部分にある。第１段の実補償は、交差部１４より前の容量による部分に交差部１４直後の誘電による部分を加えたものであり、プラグ内で発生するクロストークと方向が反対である。第２段は、第１段よりもさらに遅延しており、ＰＣＢ１０のうち、プラグ２０のコンタクトが、コンタクト３０の通電部３０ｂを介してコンタクト３０にインターセプトするところからいく分離れた部分にある。その補償の方向はプラグのクロストークの方向と同じである。
【００３４】
インターディジタル・コンデンサ４０ａおよび４０ｂは、第１段の一部として内部メタライズ層上に配置されている。直列型Ｌ−Ｃ組合せ構造は、第２段に配置されている。ほとんどが容量的であり直列接続の誘導要素がない第１段の補償の大きさは、周波数に対して比較的平坦になっている。一方、第２段の容量補償は、ＰＣＢ層内に直列型Ｌ−Ｃ組合せ構造を配置することによって周波数と共に増大するようになっている。その結果、第１段の補償クロストークから第２段の補償クロストークを引いた差である、コネクタの実補償クロストーク（作成されたクロストーク）は、周波数が増大するにつれて低下する。言い換えると、実補償クロストークが、周波数に応じて変化し、したがって、本発明により、直列型インダクタが定位置にない場合に高周波数で通常存在するよりも低いレベルの補償クロストークが提供される。このため、高周波数におけるコネクタ内でのクロストークの過大補償が最小限に抑えられる。また、周波数依存の補償によって、低周波数でより高レベルの補償クロストークが提供され、そのためコネクタ内の低周波数におけるクロストークの過少補償が最小限に抑えられる。高周波数において低レベルの補償クロストークを提供することによって、本発明は、低クロストーク・プラグがジャックに挿入された場合に、コネクタの高周波数マージンを改善する。逆に、低周波数において高レベルの補償クロストークを提供することによって、本発明は、高クロストーク・プラグがジャックに挿入された場合に、コネクタの低周波数マージンを改善する。
【００３５】
周波数の増大につれて実効キャパシタンスを増大させる別の方法は、Ｇａｒｙ  Ｄ．Ａｌｌｅｙ著の論文「Ｉｎｔｅｒｄｉｇｉｔａｌ  Ｃａｐａｃｉｔｏｒｓ  ａｎｄ  ｔｈｅｉｒ  Ａｐｐｌｉｃａｔｉｏｎ  ｔｏ  Ｌｕｍｐ−ｅｌｅｍｅｎｔ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ」、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｍｉｃｒｏｗａｖｅ  Ｔｈｅｏｒｙ  ａｎｄ  Ｔｅｃｈｎｉｑｕｅｓ、第ＭＴＴ−１８巻、１２号（１９７０年１２月）、１０２８〜１０３３頁に記載されているインターディジタル・コンデンサの自己共振特性を生かすことである。この論文でＡｌｌｅｙは、インターディジタル・コンデンサは、その縦横比によって決まる周波数で自己共振すると教示している。
【００３６】
図５に示すように、インターディジタル・コンデンサ７０は、互いにかみ合う第１のコーム７０ａおよび第２のコーム７０ｂ、ならびに端子７２を含む。インターディジタル・コンデンサの縦（Ｌ）および横（Ｗ）を図に示すように定義する。インターディジタル・コンデンサの縦横比（Ｌ／Ｗ）が大きくなるにしたがって、それが自己共振する周波数が小さくなる。このことは、実効キャパシタンスが、関心のある帯域幅全体でより高い率で増大することとして現れる。ただし、共振周波数がその帯域幅より上に留まることがその前提である。このことを図６に示す。図６は、互いに異なるＬ／Ｗ比を有するインターディジタル・コンデンサの、実効キャパシタンスと周波数応答の関係を示している。このグラフは、アンソフト社によって提供されるソフトウェア「ｈｆｓｓ」によるシミュレーションの結果を示し、互いに異なる幾何形状を有するインターディジタル・コンデンサ、および並列板状コンデンサの周波数依存性を比較したものである。図６に示すように、Ｌ／Ｗ比１０．３９の細長いインターディジタル・コンデンサは、Ｌ／Ｗ比１．２７および０．１９５のインターディジタル・コンデンサ、ならびに並列板状コンデンサに比べて、周波数の増大に対する実効キャパシタンスの増大率が最も高い。グラフにおける応答は全て、この比較のために１００ＭＨｚで１ｐＦに正規化してある。
【００３７】
本発明の第２の実施形態によれば、先に論じた細長いインターディジタル・コンデンサの自己共振特性を使用して、多段補償システムにおけるＮＥＸＴ補償を提供する。図７Ａは、本発明のこの第２の実施形態によるコネクタの側面図である。図７Ｂは、図７ＡのＰＣＢおよびＮＥＸＴ補償要素の平面図である。第２の実施形態は、異なるタイプのＮＥＸＴ補償要素が使用されている点を除き第１の実施形態と同一である。具体的には、第１段の補償コンデンサは、第１および第２の並列板状コンデンサ５０、５１を使用して実施されており、第２段の補償要素は、第１の細長いインターディジタル・コンデンサ対５７ａおよび５８ａ、ならびに第２の細長いインターディジタル・コンデンサ対５７ｂおよび５８ｂを使用して実施されている。並列板状コンデンサは、周知のようにそれぞれ異なる電位の２枚の並列な金属極板からなる。
【００３８】
第１の並列板状コンデンサ５０の２枚の極板（図７Ａの５０ａおよび５０ｂ）は、それぞれ第２のメタライズ層ＭＬ２および第３のメタライズ層ＭＬ３上に形成されている。同様に、第２の並列板状コンデンサ５１の２枚の極板は、それぞれ第２のメタライズ層ＭＬ２および第３のメタライズ層ＭＬ３上に形成されている。コンデンサ５０の極板５０ａは、めっき貫通孔４８ｂを介してリングｒ１に接続されている。コンデンサ５０の極板５０ｂは、めっき貫通孔４８ａを介してリングｒ３に接続されている。同様に、第２の並列板状コンデンサ５１の極板５１ａは、めっき貫通孔４８ｃを介してチップｔ１に接続されている。コンデンサ５１の極板５１ｂは、めっき貫通孔４８ｄを介してチップｔ３に接続されている。
【００３９】
第１の細長いインターディジタル・コンデンサ対５７ａおよび５８ａは、メタライズ層ＭＬ２の一部として形成され、第２の細長いインターディジタル・コンデンサ対５７ｂおよび５８ｂは、メタライズ層ＭＬ３の一部として形成されている。細長いコンデンサ５７ａおよび５７ｂの一端は、それぞれめっき貫通孔３２ｃを介してリングｒ１に電気的に接続されており、細長いコンデンサ５７ａおよび５７ｂの他端は、それぞれめっき貫通孔３２ｂを介してチップｔ３に電気的に接続されている。したがって、インターディジタル・コンデンサ５７ａおよび５７ｂは、電気的に並列に配置され、より高いキャパシタンスを実現している。同様に、細長いコンデンサ５８ａおよび５８ｂの一端は、それぞれめっき貫通孔３２ｆを介してリングｒ３に電気的に接続されており、細長いコンデンサ５８ａおよび５８ｂの他端は、それぞれめっき貫通孔３２ｅを介してチップｔ１に電気的に接続されている。したがって、コンデンサ５８ａおよび５８ｂは、電気的に並列に配置され、より高いキャパシタンスを実現している。
【００４０】
したがって、コネクタの第１段に並列板状コンデンサを配置することによって、第１段の補償容量結合の大きさは、周波数に対して比較的平坦になっている。第２段の補償容量結合は、コネクタの第２段にＬ／Ｗ比の大きな細長いインターディジタル・コンデンサを配置することによって、周波数と共に増大するようになっている。その結果、コネクタの実補償クロストークは、周波数が増大すると共に低下する。
【００４１】
本発明の第３の実施形態では、第１および第２の実施形態の方法が組み合わされている。具体的には、第３の実施形態では、第２段の補償要素が直列型Ｌ−Ｃ組合せ構造を使用して実施されている。この実施形態では、例えば図８に示すように、この構造は、Ｌ／Ｗ比の大きな細長いインターディジタル・コンデンサ７４に直列に接続され、ＰＣＢ１０に配設された螺旋インダクタ７２を含む。つまり、第３の実施形態のコネクタは、第２段の各インターディジタル・コンデンサ４６ａ、４６ｂ、５６ａおよび５６ｂが大きなＬ／Ｗ比を得るために細長くなっている点を除いて、図４Ａおよび４Ｂに示す第１の実施形態のコネクタと同一である。
【００４２】
本発明の第４実施形態および第５の実施形態では、図８に示す高縦横比のインターディジタル・コンデンサの代わりに、細長い折返しインターディジタル・コンデンサを使用して第２および第３の実施形態の方法をそれぞれ実施することができる。細長い折返しインターディジタル・コンデンサの一例を図９の分解図に示す。
【００４３】
より具体的には、第４の実施形態では、図７Ａおよび７Ｂに示す第２の実施形態のＰＣＢのメタライズ層ＭＬ２およびＭＬ３にそれぞれ形成されている２つの通常の細長いインターディジタル・コンデンサ５７ａおよび５７ｂが、図９に示すように、メタライズ層ＭＬ２およびＭＬ３にコンデンサの各層を設けた１つの細長い折返しインターディジタル・コンデンサで置き換えられている。同様に、図７Ａおよび７Ｂに示す第２の実施形態のＰＣＢのメタライズ層ＭＬ２およびＭＬ３にそれぞれ形成されている２つの通常の細長いインターディジタル・コンデンサ５８ａおよび５８ｂが、図９に示すように、メタライズ層ＭＬ２およびＭＬ３にコンデンサの各層を設けた１つの細長い折返しインターディジタル・コンデンサで置き換えられている。
【００４４】
第５の実施形態は、図８に示す第３の実施形態の通常の細長いインターディジタル・コンデンサ７４が、図１０に示すように、細長い折返しインターディジタル・コンデンサ７８で置き換えられている点を除き、第３の実施形態と同一である。この細長い折返しインターディジタル・コンデンサ７８は、図９に示す細長い折返しインターディジタル・コンデンサと同じ構造を有する。第３の実施形態は、図７Ａおよび７Ｂに示す細長いインターディジタル・コンデンサを使用する点で図４Ａおよび４Ｂに示す第１の実施形態と同一であるので、第５の実施形態も、インターディジタル・コンデンサ４６ａ、４６ｂ、５６ａおよび５６ｂを、大きなＬ／Ｗ比を有する細長い折返しインターディジタル・コンデンサで置き換えた点を除き、図４Ａおよび４Ｂに示す第１の実施形態と全く同一である。
【００４５】
より具体的には、第５の実施形態では、図４Ａおよび４Ｂに示すように、第１の実施形態のＰＣＢのメタライズ層ＭＬ２およびＭＬ３にそれぞれ形成された２つの通常のインターディジタル・コンデンサ４６ａおよび４６ｂが、（例えば、図９に示すように）第１のメタライズ層ＭＬ１および第２のメタライズ層ＭＬ２にコンデンサの各層を設けた１つの細長い折返しインターディジタル・コンデンサで置き換えられている。同様に、図４Ａおよび４Ｂに示すように、第１の実施形態のＰＣＢのメタライズ層ＭＬ２およびＭＬ３にそれぞれ形成された２つの通常のインターディジタル・コンデンサ５６ａおよび５６ｂが、メタライズ層ＭＬ２およびＭＬ３にコンデンサの各層を設けた１つの細長い折返しインターディジタル・コンデンサで置き換えられている。
【００４６】
図１１は、本発明の第１、第４および第５の実施形態の実効キャパシタンスと周波数応答の関係を比較した一例としてのグラフである。このグラフは、アンソフト社によって提供されるソフトウェア「ｈｆｓｓ」によって生成されたシミュレーションの結果を示し、グラフ内の応答は全てこの比較のために１００ＭＨｚで１ｐｆに正規化してある。図１１に示すように、第５の実施形態（応答８０）による、第２段における直列接続された螺旋インダクタと細長い折返しインターディジタル・コンデンサとの組合せは、第１の実施形態（応答８１）または第４の実施形態（応答８２）による補償方式で得られるよりも大きな、周波数に対する実効キャパシタンスの増大をもたらす。
【００４７】
図１２Ａは、本発明の第６の実施形態によるコネクタの側面図であり、図１２Ｂは、図１２ＢのＰＣＢおよびＮＥＸＴ補償要素の平面図である。図１２Ａおよび１２Ｂに示すように、この第６の実施形態は、開路伝送線９２（９２ａ、９２ｂ、９２ｃおよび９２ｄ）が第２段の補償要素として使用されている点を除き、第２の実施形態と同一である。ここでは、第２の実施形態のように、第１段の補償コンデンサが、並列板状コンデンサ５０および５１を使用して実施され、第２段の容量補償要素が、ＰＣＢ１０における第２のメタライズ層ＭＬ２上の開路伝送線９２を使用して実施されている。この実施形態における共振は、伝送線９２の長さが共振周波数における波長の４分の１に等しくなる周波数で起こる。
【００４８】
４層のＰＣＢ構造が図示されているが、他の任意の数のＰＣＢ構造および／またはメタライズ層をＰＣＢ用に使用することもできることは、容易に明らかであろう。結果として得られる本発明のコネクタは、ハウジング、圧接コネクタ、ジャックばねのコンタクトなどと共に使用することができる。また、上述の諸実施形態の様々な構成および態様は、他の実施形態のそれと組み合わせ、またはその代わりに使用することができる。インターディジタル型のコンデンサが使用されている場合、代わりに板状コンデンサまたはディスクリート型コンデンサを使用することができる。また、インダクタは、楕円形螺旋、方形螺旋、矩形螺旋、ソレノイド、またはディスクリート型インダクタなど、図４Ｂに示す円形螺旋以外の幾何形状を使用して実施することもできる。インターディジタル・コンデンサが使用される場合はどんな場合でも、対応する他のインターディジタル・コンデンサに対して、そのようなコンデンサを複製することができる。１つのコネクタにおいて、インターディジタル・コンデンサのいくつかは、単一のメタライズ層またはいくつかのメタライズ層上に実施することができる。
【００４９】
先に記載した図面に示す実施形態によって本発明を説明してきたが、本発明はこれらの実施形態に限定されるものではなく、本発明の精神から逸脱することなく、その様々な変更または修正が可能であることは、当業者には理解されよう。
【図面の簡単な説明】
【００５０】
【図１】本発明で使用される直列型のインダクタ−コンデンサの組合せ構造を示す図である。
【図２】図１の直列型のインダクタ−コンデンサの組合せ構造をどのように実施することができるかを示す、本発明の第１の実施形態による簡略化されたプリント回路板（ＰＣＢ）の斜視図である。
【図３】図２に示すＰＣＢ構造の、実効キャパシタンスと周波数応答の関係のシミュレートされた一例を示すグラフである。
【図４Ａ】本発明の第１の実施形態によるコネクタの側面図である。
【図４Ｂ】本発明の第１の実施形態による、図４ＡのＰＣＢおよびＮＥＸＴ補償要素の平面図である。
【図５】本発明の第２の実施形態によるインターディジタル・コンデンサの構造の一例を示す図である。
【図６】互いに異なる縦横比を有するインターディジタル・コンデンサの、実効キャパシタンスと周波数応答の関係をシミュレートした一例を示すグラフである。
【図７Ａ】本発明の第２の実施形態によるコネクタの側面図である。
【図７Ｂ】本発明の第２の実施形態による、図７ＡのＰＣＢおよびＮＥＸＴ補償要素の平面図である。
【図８】図１に示す直列型のインダクタ−コンデンサの組合せ構造をどのように実施することができるかを示す、本発明の第３の実施形態による簡略化されたＰＣＢの斜視図である。
【図９】本発明の第４の実施形態による、細長い折返しインターディジタル・コンデンサの一例を示す図である。
【図１０】本発明の第５の実施形態によれば、図１の直列型のインダクタ−コンデンサの組合せをどのように実施することができるかを示す、簡略化されたＰＣＢの斜視図である。
【図１１】本発明の様々な実施形態のＮＥＸＴ補償されたＰＣＢの、実効キャパシタンスと周波数応答の関係を比較した一例としてのグラフである。
【図１２Ａ】本発明の第６の実施形態によるコネクタの側面図である。
【図１２Ｂ】本発明の第６の実施形態による、図１２ＡのＰＣＢおよびＮＥＸＴ補償要素の平面図である。
【図１】
2005328062.tif 000005
【図２】
2005328062.tif 000006
【図３】
2005328062.tif 000007
【図４Ａ】
2005328062.tif 000008
【図４Ｂ】
2005328062.tif 000009
【図５】
2005328062.tif 000010
【図６】
2005328062.tif 000011
【図７Ａ】
2005328062.tif 000012
【図７Ｂ】
2005328062.tif 000013
【図８】
2005328062.tif 000014
【図９】
2005328062.tif 000015
【図１０】
2005328062.tif 000016
【図１１】
2005328062.tif 000017
【図１２Ａ】
2005328062.tif 000018
【図１２Ｂ】
2005328062.tif 000019
【外国語明細書】
2005328062.tif 000020
2005328062.tif 000021
2005328062.tif 000022
2005328062.tif 000023
2005328062.tif 000024
2005328062.tif 000025
2005328062.tif 000026
2005328062.tif 000027
2005328062.tif 000028
2005328062.tif 000029
2005328062.tif 000030
2005328062.tif 000031
2005328062.tif 000032
2005328062.tif 000033
2005328062.tif 000034
2005328062.tif 000035
2005328062.tif 000036
2005328062.tif 000037
2005328062.tif 000038
2005328062.tif 000039
2005328062.tif 000040
2005328062.tif 000041
2005328062.tif 000042
2005328062.tif 000043
2005328062.tif 000044
2005328062.tif 000045
2005328062.tif 000046
2005328062.tif 000047
2005328062.tif 000048
2005328062.tif 000049
2005328062.tif 000050
2005328062.tif 000051
2005328062.tif 000052
2005328062.tif 000053
2005328062.tif 000054
2005328062.tif 000055