(57)【要約】【課題】  パットピッチが狭くなると直接ボンディングパターン上にはんだペーストを印刷する方法によるはんだ供給ができなくなり安価なはんだ搭載基板を提供できない問題があった。【解決手段】  直線上のボンディングパッドを持つＩＣチップに対応した半導体パッケージ基板において、ボンディングパターンをボンディング位置で狭いパターンとし、離れた位置で幅広のパターンとすることで、リフロー時ボンディングパターンの中で熱容量の差を持たせる。狭いパターン部に連続した直線パターンのはんだペーストを印刷し、リフローすることで、はんだが溶けるとき熱容量の大きいパターン方向へ流れるため、はんだブリッジのない安価なはんだ搭載基板を提供できる。【選択図】図１
2005268346.tif 000002
【特許請求の範囲】
【請求項１】
ほぼ直線上に並んだパッドを持つＩＣチップとフリップチップ接続する半導体パッケージ基板において、ボンディングパターンはボンディングの列に対し一方の方向に形成し、前記ボンディングパターンはボンディング位置でほぼ一定の幅を持っており、ボンディング位置より離れた位置でボンディング位置の幅よりも広がっており、前記ボンディングパターンははんだで覆われていることを特徴とする半導体パッケージ基板。
【請求項２】
前記ボンディングパターンは、ほぼ同じ形状をしていることを特徴とする請求項１記載の半導体パッケージ基板。
【請求項３】
前記はんだの厚みは、３０ミクロ以下であることを特徴とする請求項１又は２記載の半導体パッケージ基板。
【請求項４】
前記ボンディングパターンは、ダミーのボンディングパターンを含むことを特徴とする請求項１から３記載の半導体パッケージ基板。
【請求項５】
前記ダミーのボンディングパターンは、ボンディングの列の端にあることを特徴とする請求項４記載の半導体パッケージ基板。
【請求項６】
前記ダミーのボンディングパターンは、ボンディングの列の中にあることを特徴とする請求項４記載の半導体パッケージ基板。
【請求項７】
ほぼ直線上に並んだパットを持つＩＣチップとフリップチップ接続する半導体パッケージ基板の製造方法において、少なくとも、ボンディング位置でほぼ一定で、離れた位置で幅が広がり、ボンディング位置に対し一方の方向に伸びたボンディングパターンを形成するパターン形成工程と、前記ボンディングパターンの列に対し連続したはんだペーストを供給するはんだ印刷工程と、前記はんだペーストをリフローするリフロー工程と、を含むことを特徴とする半導体パッケージ基板の製造方法。
【請求項８】
前記はんだ印刷工程は、ボンディング位置のほぼ一定の幅の部分に前記はんだペーストを供給することを特徴とする請求項７記載の半導体パッケージ基板の製造方法。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣチップとフリップチップ接合する半導体パッケージ基板とその製造方法に関する。さらに詳しくは、フリップチップ実装するボンディングパターンにはんだを搭載した半導体パッケージ基板とそのはんだの搭載方法に関する。
【背景技術】
【０００２】
従来の半導体パッケージ基板のはんだを搭載したボンディングパットには、直線上のボンディングパターンを形成しソルダーレジストで開口しはんだを搭載した構造がある。（例えば、特許文献１参照。）また、その製造方法には、ボンディングパターンの上に直接はんだペーストを印刷し、リフローすることでボンディングパターンにはんだを搭載する製造方法がある。（例えば、特許文献２参照。）
【０００３】
以下、図６、図７、図８により従来の半導体パッケージ基板とその製造方法について説明する。図６は、半導体パッケージ基板のボンディングパターンの上面図である。ほぼ直線上に配置されたボンディング位置１に対応しボンディングパターン２１がほぼ直角に形成されソルダーレジスト２２により開口されている。ボンディングパターン２１はソルダーレジスト２２によりボンディング位置１に対しほぼ均等に開口されている。
【０００４】
図７は、図６のＡ−Ｂ断面図である。ソルダーレジスト２２により開口されボンディングパターン２１の上にはんだ５が搭載されている。
【０００５】
図８は、従来の半導体パッケージ基板の製造方法である。図８（ａ）は、直線上に並んだボンディング位置１の列に対し、ほぼ直角の方向にボンディングパターン２１を銅をエッチングすることで形成する。
【０００６】
図８（ｂ）は、ソルダーレジスト２２でボンディングパターン２１を露出する。
【０００７】
図８（ｃ）は、ボンディングパターン２１のボンディング位置１に直接はんだペースト２３を印刷する。隣り合うボンディングパターン２１に対応するはんだペースト２３は独立して印刷されている。
【０００８】
図８（ｄ）は、はんだペーストをリフローすることで、はんだ５をボンディングパターン２１の上に形成する。
【０００９】
【特許文献１】特開２００２−３２９７４４号公報
【特許文献２】特開平１１−３４５２４公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、前述の半導体パッケージ基板とその製造方法には次のような問題点がある。即ち、ＩＣチップが高集積化され小さくなることでボンディングパットの間隔が狭くなると、ボンディングパット上に直接はんだペーストを印刷する安価な搭載法が出来なくなり安価な半導体パッケージ基板とその製造方法を提供できない等の問題があった。
【００１１】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、狭ピッチのボンディングパットへの安価なはんだの搭載法を使えるボンディングパターンを持つ安価な半導体パッケージ基板とそのボンディングパターンへの安価な半導体パッケージ基板の製造方法を提供するものである。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、ほぼ直線上に並んだパッドを持つＩＣチップとフリップチップ接続する半導体パッケージ基板において、ボンディングパターンはボンディングの列に対し一方の方向に形成し、前記ボンディングパターンはボンディング位置でほぼ一定の幅を持っており、ボンディング位置より離れた位置でボンディング位置の幅よりも広がっており、前記ボンディングパターンははんだで覆われていることを特徴とするものである。
【００１３】
また、前記ボンディングパターンは、ほぼ同じ形状をしていることを特徴とするものである。
【００１４】
また、前記はんだの厚みは、３０ミクロ以下であることを特徴とするものである。
【００１５】
また、前記ボンディングパターンは、ダミーのボンディングパターンを含むことを特徴とするものである。
【００１６】
また、前記ダミーのボンディングパターンは、ボンディングの列の端にあることを特徴とするものである。
【００１７】
また、前記ダミーのボンディングパターンは、ボンディングの列の中にあることを特徴とするものである。
【００１８】
さらに、ほぼ直線上に並んだパットを持つＩＣチップとフリップチップ接続する半導体パッケージ基板の製造方法において、少なくとも、ボンディング位置でほぼ一定で、離れた位置で幅が広がり、ボンディング位置に対し一方の方向に伸びたボンディングパターンを形成するパターン形成工程と、前記ボンディングパターンの列に対し連続したはんだペーストを供給するはんだ印刷工程と、前記はんだペーストをリフローするリフロー工程と、を含むことを特徴とするものである。
【００１９】
また、前記はんだ印刷工程は、ボンディング位置のほぼ一定の幅の部分に前記はんだペーストを供給することを特徴とするものである。
【発明の効果】
【００２０】
以上、説明した様に本発明の半導体パッケージ基板によれば、ほぼ直線上に並んだボンディング位置から一方の方向にボンディングパターンを形成し、ボンディング位置でほぼ一定の幅を持ち、離れた位置で広がった幅を持つボンディングパターンがはんだで覆われていることで、安価な半導体パッケージ基板を提供できる。
【００２１】
また、ボンディングパターンの形状がほぼ同じであることで、はんだを均一に搭載することが出来る。
【００２２】
また、はんだの厚みを３０ミクロ以下にすることで、フリップチップ実装後、信頼性を向上することができると同時に、製造時のバンプはんだブリッジを防止できる。
【００２３】
また、ボンディングパターンの中にダミーパターンを入れることで、ボンディングパターンのピッチが違ってもボンディングパターンに均一なはんだを搭載できる。
【００２４】
また、ボンディングの列の端にダミーパターンを入れることで、端のボンディングパターンへはんだの搭載を均一に出来る。
【００２５】
また、ボンディングの列の中にダミーパターンを入れることで、隣同士のボンディングピッチを均一にし、はんだの搭載を均一に出来る。
【００２６】
さらに、ボンディング位置でほぼ一定で、離れた位置で幅の広がり、ボンディング位置より一方の方向に伸びたボンディングパターンを形成し、隣同士と連続したはんだペーストを印刷し、リフローすることで隣同士のボンディング位置狭まっても、連続した印刷パターンではんだペーストを印刷できるため、安価なボンディングパターンへのはんだ搭載方法を提供できる。
【００２７】
また、ボンディング位置のほぼ一定の幅の部分にはんだペーストを供給することで、はんだのブリッジを防止できる。
【発明を実施するための最良の形態】
【００２８】
以下図面に基づいて本発明における半導体パッケージ基板について説明する。図１は本発明の実施の形態に係わる半導体パッケージ基板を説明する説明図である。図２は本発明の実施の形態に係わる半導体パッケージ基板を説明する説明図である。図３は本発明の実施の形態に係わる他の半導体パッケージ基板を説明する説明図である。図４は本発明の半導体パッケージ基板を使ったＩＣチップとの接続を説明する説明図である。図５は本発明の実施の形態に係わる半導体パッケージ基板の製造方法を説明する説明図である。従来技術と同一部材は同一符号で示す。
【００２９】
説明の都合上、本発明の製造方法を先に説明する。先ず、図５は、半導体パッケージ基板の製造方法を示す。図５（ａ１）は、パターン形成工程のボンディングパターン面を示す。ほぼ直線上に並んだボンディング位置１に対し、ボンディングパターン２は一方の方向に伸びており、前記ボンディングパターン２はボンディング位置１でほぼ一定の幅で形成され、離れた位置で、幅広部３が形成されている。
【００３０】
図５（ａ２）は、図５（ａ１）のＡ−Ｂ断面図である。基材６の上にボンディングパターン２が形成されている。
【００３１】
図５（ｂ１）は、ソルダーレジスト形成工程のボンディングパターン面の図である。ボンディングパターン２の幅広部３の端に、ソルダーレジスト４が形成されている。
【００３２】
図５（ｂ２）は、図５（ｂ１）のＡ−Ｂ断面図である。ボンディングパターン２の上にソルダーレジスト４が形成されている。
【００３３】
図５（ｃ１）は、はんだ印刷工程のボンディングパターン面の図である。はんだペースト９がボンディング位置１の幅が一定の部分に隣のボンディングパターンと連続した形状で印刷されている。
【００３４】
図５（ｃ２）は、図５（ｃ１）のＡ−Ｂ断面図である。ボンディングパターン２のボンディング位置１の一定のパターン部にはんだペースト９が印刷されている。
【００３５】
図５（ｄ１）は、リフロー工程のボンディングパターン面の図である。はんだペーストをリフローすることではんだ５がボンディングパター２の上に形成される。ボンディングパターン２に、はんだペースト印刷された幅が狭い部分と離れた幅広部があることで、リフロー時に連続したボンディングパターン内に熱容量大きい幅広部と小さいはんだペースト印刷部が混在する。リフロー時、熱容量の違いにより溶けたはんだは熱容量の小さい部分から大きい部分へ移動する。熱容量の小さい部分で隣同士連続して印刷されたはんだペーストは隣のボンディングパターンへ移動するため、はんだブリッジすることは無い。
【００３６】
図５（ｄ２）は、図５（ｄ１）のＡ−Ｂ断面図である。はんだ５ははんだペーストが印刷されたボンディング位置１付近だけでなく、離れたところまで広がっている。
【００３７】
図１は、本発明の半導体パッケージ基板のボンディングパターン図ある。ボンディング位置１はほぼ直線上に並んでいる。ボンディングピッチは均一でないところがある。ボンディングパターン２は、ボンディング位置１より一方の方向に伸びている。ボンディングパターン２はボンディング位置１の付近で一定の幅を持っており、離れたところで幅広部３を持っている。ボンディング位置１の端には、ダミーパターン７が形成されている。ボンディングピッチが均一でない部分には、ダミーパターン８が形成されている。本説明では、ボンディング位置はＩＣチップの１列のみで説明したが、ボンディング位置がほぼ直線上であれば良く、ＩＣチップのセンターパットのような中心部に１列にパットのあるチップに対応したボンディングパターンであっても、ＩＣチップの２辺又は４辺にパットのチップに対応したボンディングパターンであっても問題はない。
【００３８】
図２は、図１のＡ−Ｂ断面図である。ボンディングパターン２は、ほぼ同じピッチと幅で形成されている。ボンディングパターン２の端にはダミーパターン７、ボンディングパターンのピッチが違う場所にはダミーパターン８がボンディングパターンのピッチがほぼ同じになるように形成されている。はんだ５がボンディングパターン２の上に搭載され、ボンディングパターン２間のはんだによるショートはない。
【００３９】
図３は、本発明の他のボンディングパターンである。ボンディング位置１の付近で一定の幅を持ち離れたところで、幅広部３を持っている。幅広部は、ボンディング位置１の付近に比べパターンが広くなり大きな熱容量になれば良くその形状は長方形、円形等の形にとらわれない。
【００４０】
図４は、本発明のはんだ搭載されたボンディングパターンを使いＩＣチップとフリップチップ接続した断面図である。ＩＣチップ１１に形成された突起電極１０がボンディングパターン２に形成されたはんだ５によりはんだ接続している。突起電極１０は、金のスタッドバンプ、金のメッキバンプ等があり、はんだが突起電極の根本まで流れないことが望ましいため、ボンディングパターンのはんだの厚みは突起電極の高さよりも低い３０ミクロン以下であることが望ましい。
【００４１】
以下に、本発明の具体的実施例を示し、本発明をさらに詳細に説明する。
【実施例】
【００４２】
三菱ガス化学社製ＢＴ基材の両面に１２ミクロン銅箔の付いた材料に、ＮＣドリルで穴開けし、無電解銅メッキと電解銅メッキを約１０ミクロンメッキした材料を用意した。
【００４３】
１００ミクロンピッチで８４ボンディングパターンを交互に形成した。ボンディングパターンは、ボンディング位置付近が５０ミクロン幅で３００ミクロンの長さを持ち、幅広部は１００ミクロン幅で４００ミクロンの長さである。
【００４４】
ソルダーレジストとして太陽インキ社製ＰＳＲ４０００を塗布し、露光・現像することで、ボンディングパターンの幅広部の端をソルダーレジストで覆った。
【００４５】
ボンディング位置に２００ミクロン幅で６０ミクロン厚の直線上のはんだ印刷をした。
【００４６】
リフロー炉ではんだペーストを溶かし、ボンディングパターン上にはんだを形成し、フラックスを洗浄した。洗浄後目視検査したが、はんだブリッジはなかった。ボンディング位置で約１０ミクロンのはんだが形成することができた。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態に係わる半導体パッケージ基板を説明する説明図である。
【図２】本発明の実施の形態に係わる半導体パッケージ基板を説明する説明図である。
【図３】本発明の実施の形態に係わる他の半導体パッケージ基板を説明する説明図である。
【図４】本発明の半導体パッケージ基板を使ったＩＣチップとの接続を示す説明図である。
【図５】本発明の実施の形態に係わる半導体パッケージ基板の製造方法を説明する説明図である。
【図６】従来の半導体パッケージ基板の説明図である。
【図７】従来の半導体パッケージ基板の説明図である。
【図８】従来の半導体パッケージ基板の製造方法の説明図である。
【符号の説明】
【００４８】
１          ボンディング位置
２、２１    ボンディングパターン
３          幅広部
４、２２    ソルダーレジスト
５          はんだ
６          基材
７、８      ダミーパターン
９、２３    はんだペースト
１０        突起電極
１１        ＩＣチップ
【図１】
2005268346.tif 000003
【図２】
2005268346.tif 000004
【図３】
2005268346.tif 000005
【図４】
2005268346.tif 000006
【図５】
2005268346.tif 000007
【図６】
2005268346.tif 000008
【図７】
2005268346.tif 000009
【図８】
2005268346.tif 000010