(57)【要約】  【課題】  レギュレータ立ち上がり直後でもリセット信号解除を待つ事なく、ロジック出力を任意の値に確定させる回路を実現することを目的とする。  【解決手段】  ＤＡＣで出力電圧を設定するレギュレータ回路２と、レギュレータ回路２の出力電圧を電源とし、ＤＡＣの設定信号の入力となるロジック回路３と、ロジック回路３のＤＡＣ設定信号出力に片方の入力が接続され、もう片方の入力が初期値設定端子に接続されたＥＸ−ＯＲ素子４と、ＥＸ−ＯＲ素子４の出力が片方の入力に接続され、もう片方の入力がロジック回路３のリセット信号に接続されたＡＮＤ素子６と、ＡＮＤ素子６の出力に片方の入力が接続され、もう片方の入力が前記初期値設定端子に接続され、出力が前記ＤＡＣの入力に接続されたＥＸ−ＯＲ素子５から構成する。【選択図】  図１
2005210474.tif 000002
【特許請求の範囲】
【請求項１】
ＤＡＣで出力電圧を設定するレギュレータと、前記レギュレータの出力電圧を電源とし、前記ＤＡＣの設定信号の入力となるロジック回路と、前記ロジック回路のＤＡＣ設定信号出力に片方の入力が接続され、もう片方の入力が初期値設定端子に接続された第１の排他的論理和素子と、前記第１の排他的論理和素子の出力が片方の入力に接続され、もう片方の入力が前記ロジック回路のリセット信号に接続された論理積素子と、前記論理積素子の出力に片方の入力が接続され、もう片方の入力が前記初期値設定端子に接続され、出力が前記ＤＡＣの入力に接続された第２の排他的論理和素子からなることを特徴とするロジック出力確定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ロジック回路を用いる全ての分野において、通常であれば回路電源投入からリセット信号が印加されるまで不確定となるロジック出力を、リセット信号解除を待つことなく、電源投入時に直ぐに値を確定させる、ロジック出力確定回路に関するものである。
【背景技術】
【０００２】
近年あらゆる分野のＬＳＩにおいて内部電源供給回路（以下、レギュレータと称す）を使用し、ＬＳＩ内外の各機能ブロックへ電源供給する事が多くなった。しかし機能の多様化からレギュレータの数も増えており、特に多種多様なレギュレータを内蔵する電源供給マネジメント分野のＬＳＩにおいて、できるだけレギュレータを共有させて素子規模を削減し、ローコスト化を図ることが必要である。そのため、システム内部のロジック回路の電源もレギュレータから供給されることが多いが、そのレギュレータが立ち上がった直後はリセット信号が解除されるまでロジック回路は当然ながら一時的に不定状態となるために、そのロジック回路の出力から入力信号を得ているＤＡＣの出力が不定となり、更にそのＤＡＣの出力で出力電圧を決めているレギュレータ等の出力電圧も一時的に不安定となることが大きな課題となっている。
【０００３】
従来のレギュレータ回路とロジック回路の接続構成例を、図面を参照しながら説明する。
【０００４】
図３は従来のレギュレータ回路とロジック回路の接続構成例を示す回路図、図４は、図３に示す従来の構成例における動作を示すチャートであり、１はレギュレータ出力、２は出力電圧可変用ＤＡＣ内蔵のレギュレータ回路、３はロジック回路、ＲＥＧＯＮはレギュレータ起動信号、ＮＲＥＳＥＴはロジックリセット信号である。
【０００５】
図３に示す回路構成によれば、単純にレギュレータ起動信号ＲＥＧＯＮによってレギュレータ回路２が立ち上がり、そのレギュレータ出力１をロジック回路３の電源として使用し、更にそのロジック回路３の出力をレギュレータ回路２のＤＡＣで受けて出力電圧を可変できるようにしている。
【特許文献１】特開平０８−９７６９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図３の構成例では、レギュレータ回路２の出力電圧立ち上がり直後は、すなわちロジック回路３の電源の立ち上がり直後ということになるので、ロジック回路３の出力は前記リセット信号ＮＲＥＳＥＴが解除されるまで不定となる。したがって、如何なる場合でも安定した電源供給が要求されるレギュレータ回路２の出力電圧は、ロジック回路３の出力をＤＡＣの入力に受けているために、リセット信号ＮＲＥＳＥＴ解除まで不安定となってしまうことになる（図４参照）。
【０００７】
本発明は、前記従来の問題点を解決するもので、レギュレータ立ち上がり直後でもリセット信号解除を待つことなく、ロジック出力を任意の値に確定させる回路を実現することを目的とする。
【課題を解決するための手段】
【０００８】
この目的を達成するため、本発明は、初期値選択信号ＩＮＩＴと、前記ＩＮＩＴが片方の入力に接続され、もう一方の入力に前記ロジック回路の出力が接続された第１の排他的論理和素子（以下、ＥＸ−ＯＲ素子と称する）と、前記第１のＥＸ−ＯＲ素子の出力が片方の入力に接続され、もう片方の入力に前記ＮＲＥＳＥＴが接続された論理積素子（以下、ＡＮＤ素子と称する）と、前記ＡＮＤ素子の出力が片方の入力に接続され、もう片方の入力に前記ＩＮＩＴが接続され、出力が前記レギュレータ回路のＤＡＣに接続された第２のＥＸ−ＯＲ素子からなる回路構成を備えたものである。
【発明の効果】
【０００９】
本発明によれば、ＥＸ−ＯＲ素子２個とＡＮＤ素子１個で、ＤＡＣ出力で電圧を可変できるレギュレータ（ロジック回路電源）の立ち上がり直後に、リセット信号を待たずにロジック回路からＤＡＣへの値を確定でき、且つ初期値のＨ,Ｌは、初期値選択端子の印加電圧で設定出きる回路を容易に実現する。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００１１】
図１は本発明の実施形態におけるロジック出力確定回路の構成例を示すものである。図２は、図１で示す本発明の実施形態におけるロジック出力確定回路の動作を示すチャートである。図１において、１はレギュレータ出力、２は出力電圧可変用ＤＡＣ内蔵のレギュレータ回路、３はロジック回路、４，５はそれぞれＥＸ−ＯＲ素子、６はＡＮＤ素子、７はロジック出力確定回路部、ＩＮＩＴは初期値選択信号、ＲＥＧＯＮはレギュレータ起動信号、ＮＲＥＳＥＴはロジックリセット信号である。
【００１２】
以上のように構成されたロジック出力確定回路について、以下その動作を説明する。
【００１３】
信号ＲＥＧＯＮによってレギュレータ回路２が立ち上がった直後、ロジック回路３の出力は不定となり、これによりＥＸ−ＯＲ素子４の出力も不定となる。しかしながら、ＥＸ−ＯＲ素子４出力に関係なく、信号ＮＲＥＳＥＴのＬレベルにより、ＡＮＤ素子６の出力はＬとなる。従って、ＥＸ−ＯＲ素子５の出力は、信号ＩＮＩＴがＨ固定であればＨ出力、信号ＩＮＩＴがＬ固定であればＬ出力が確定するので、信号ＮＲＥＳＥＴの解除を待つことなく、レギュレータ回路２のＤＡＣ入力は確定され、不定によるレギュレータ出力１が不安定になることが解消される。もし、レギュレータ回路２のＤＡＣ入力初期値をＨにしたければ、信号ＩＮＩＴをＨ固定にし、初期値をＬにしたければ、信号ＩＮＩＴをＬ固定にすることで、任意の初期値を得ることができる。
【００１４】
通常時は、信号ＮＲＥＳＥＴがＨなので、ＡＮＤ素子６の出力はＥＸ−ＯＲ素子４の出力がそのまま出てくる。ＥＸ−ＯＲ素子４は、信号ＩＮＩＴがＨであればロジック回路２の出力の反転が出力され、Ｌであればそのまま出力される。前記ロジック回路２の出力が反転されても、後段のＥＸ−ＯＲ素子５も信号ＩＮＩＴのＨを受けてやはりまた反転するので、結局、信号ＩＮＩＴのＨ、Ｌに関係なくロジック回路２の出力がそのままレギュレータ回路２のＤＡＣの入力に伝達されることとなる（図２参照）。
【産業上の利用可能性】
【００１５】
本発明は、ロジック回路を用いる分野において利用可能である。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態におけるロジック出力確定回路の構成図
【図２】本発明の一実施形態におけるロジック出力確定回路の動作を示すチャート
【図３】従来におけるロジック回路とレギュレータ回路の接続構成図
【図４】従来におけるロジック回路とレギュレータ回路の動作を示すチャート
【符号の説明】
【００１７】
１  レギュレータ出力
２  レギュレータ回路
３  ロジック回路
４，５  ＥＸ−ＯＲ素子
６  ＡＮＤ素子
７  ロジック出力確定回路部
ＩＮＩＴ  初期値選択信号
ＲＥＧＯＮ  レギュレータ起動信号
ＮＲＥＳＥＴ  ロジックリセット信号
【図１】
2005210474.tif 000003
【図２】
2005210474.tif 000004
【図３】
2005210474.tif 000005
【図４】
2005210474.tif 000006