(57)【要約】  【課題】  受光素子の光入力範囲を改善した光電流・電圧変換回路を提供する。  【解決手段】  フォトダイオード１の一端を、出力電圧を帰還抵抗１１を介して入力端３に帰還させた増幅器２の入力端３に逆バイアス接続し、フォトダイオード１の光電流出力を電圧変換する回路において、出力電圧のクランプ値を設定するためのクランプ素子としてのＮｃｈ型ＭＯＳＦＥＴ１２と、出力電圧の上昇によりオン動作する第１カレントミラー回路ＣＭ１と、これに連動してオン動作する第２カレントミラー回路ＣＭ２により、強光入力時の増幅器２の電流能力不足分を第２電源端子ＶＨより補給すると共に、出力電圧を所定値以下にクランプすることで増幅器２の飽和を防止するようにした。【選択図】図１
2005210558.tif 000002
【特許請求の範囲】
【請求項１】
入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、前記増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、ゲートとドレインが前記増幅器の出力端に接続され、前記増幅器の出力電圧のクランプ値を設定するための第１のＭＯＳＦＥＴと、ソースが第１の電源端子に接続され、ゲートとドレインが前記第１のＭＯＳＦＥＴのソースに接続された第２のＭＯＳＦＥＴと、ソースが第１の電源端子に接続され、ゲートが前記第２のＭＯＳＦＥＴのゲートに共通接続された第３のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートとドレインが前記第３のＭＯＳＦＥＴのドレインに接続された第４のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートが前記第４のＭＯＳＦＥＴのゲートに共通接続され、ドレインが前記増幅器の入力端に接続された第５のＭＯＳＦＥＴとを含み、前記第１、第２、第３の各ＭＯＳＦＥＴの極性がＮｃｈ型であり、前記第４、第５の各ＭＯＳＦＥＴの極性がＰｃｈ型であり、前記増幅器を構成する反転増幅器が、ソース接地したＭＯＳＦＥＴと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路。
【請求項２】
入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、前記増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、ゲートとドレインが前記増幅器の出力端に接続され、前記増幅器の出力電圧のクランプ値を設定するための第１のＭＯＳＦＥＴと、ソースが第１の電源端子に接続され、ゲートとドレインが前記第１のＭＯＳＦＥＴのソースに接続された第２のＭＯＳＦＥＴと、ソースが第１の電源端子に接続され、ゲートが前記第２のＭＯＳＦＥＴのゲートに共通接続された第３のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートとドレインが前記第３のＭＯＳＦＥＴのドレインに接続された第４のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートが前記第４のＭＯＳＦＥＴのゲートに共通接続され、ドレインが前記増幅器の入力端に接続された第５のＭＯＳＦＥＴとを含み、前記第１、第２、第３の各ＭＯＳＦＥＴの極性がＰｃｈ型であり、前記第４、第５の各ＭＯＳＦＥＴの極性がＮｃｈ型であり、前記増幅器を構成する反転増幅器が、ソース接地したＭＯＳＦＥＴと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路。
【請求項３】
入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、前記増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、アノードが前記増幅器の出力端に接続され、前記増幅器の出力電圧のクランプ値を設定するためのダイオードと、ソースが第１の電源端子に接続され、ゲートとドレインが前記ダイオードのカソードに接続された第２のＭＯＳＦＥＴと、ソースが第１の電源端子に接続され、ゲートが前記第２のＭＯＳＦＥＴのゲートに共通接続された第３のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートとドレインが前記第３のＭＯＳＦＥＴのドレインに接続された第４のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートが前記第４のＭＯＳＦＥＴのゲートに共通接続され、ドレインが前記増幅器の入力端に接続された第５のＭＯＳＦＥＴとを含み、前記第２、第３の各ＭＯＳＦＥＴの極性がＮｃｈ型であり、前記第４、第５の各ＭＯＳＦＥＴの極性がＰｃｈ型であり、前記増幅器を構成する反転増幅器が、ソース接地したＭＯＳＦＥＴと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路。
【請求項４】
入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、前記増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、カソードが前記増幅器の出力端に接続され、前記増幅器の出力電圧のクランプ値を設定するためのダイオードと、ソースが第１の電源端子に接続され、ゲートとドレインが前記ダイオードのアノードに接続された第２のＭＯＳＦＥＴと、ソースが第１の電源端子に接続され、ゲートが前記第２のＭＯＳＦＥＴのゲートに共通接続された第３のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートとドレインが前記第３のＭＯＳＦＥＴのドレインに接続された第４のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートが前記第４のＭＯＳＦＥＴのゲートに共通接続され、ドレインが前記増幅器の入力端に接続された第５のＭＯＳＦＥＴとを含み、前記第２、第３の各ＭＯＳＦＥＴの極性がＰｃｈ型であり、前記第４、第５の各ＭＯＳＦＥＴの極性がＮｃｈ型であり、前記増幅器を構成する反転増幅器が、ソース接地したＭＯＳＦＥＴと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路。
【請求項５】
入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、前記増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、ベースとコレクタが前記増幅器の出力端に接続され、前記増幅器の出力電圧のクランプ値を設定するための第１のバイポーラトランジスタと、エミッタが第１の電源端子に接続され、ベースとコレクタが前記第１のバイポーラトランジスタのエミッタに接続された第２のバイポーラトランジスタと、エミッタが第１の電源端子に接続され、ベースが前記第２のバイポーラトランジスタのベースに共通接続された第３のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースとコレクタが前記第３のバイポーラトランジスタのコレクタに接続された第４のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースが前記第４のバイポーラトランジスタのベースに共通接続され、コレクタが前記増幅器の入力端に接続された第５のバイポーラトランジスタとを含み、前記第１、第２、第３の各バイポーラトランジスタの極性がｎｐｎ型であり、前記第４、第５の各バイポーラトランジスタの極性がｐｎｐ型であり、前記増幅器を構成する反転増幅器が、エミッタ接地したバイポーラトランジスタと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路。
【請求項６】
入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、前記増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、ベースとコレクタが前記増幅器の出力端に接続され、前記増幅器の出力電圧のクランプ値を設定するための第１のバイポーラトランジスタと、エミッタが第１の電源端子に接続され、ベースとコレクタが前記第１のバイポーラトランジスタのエミッタに接続された第２のバイポーラトランジスタと、エミッタが第１の電源端子に接続され、ベースが前記第２のバイポーラトランジスタのベースに共通接続された第３のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースとコレクタが前記第３のバイポーラトランジスタのコレクタに接続された第４のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースが前記第４のバイポーラトランジスタのベースに共通接続され、コレクタが前記増幅器の入力端に接続された第５のバイポーラトランジスタとを含み、前記第１、第２、第３の各バイポーラトランジスタの極性がｐｎｐ型であり、前記第４、第５の各バイポーラトランジスタの極性がｎｐｎ型であり、前記増幅器を構成する反転増幅器が、エミッタ接地したバイポーラトランジスタと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路。
【請求項７】
入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、前記増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、アノードが前記増幅器の出力端に接続され、前記増幅器の出力電圧のクランプ値を設定するためのダイオードと、エミッタが第１の電源端子に接続され、ベースとコレクタが前記ダイオードのカソードに接続された第２のバイポーラトランジスタと、エミッタが第１の電源端子に接続され、ベースが前記第２のバイポーラトランジスタのベースに共通接続された第３のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースとコレクタが前記第３のバイポーラトランジスタのコレクタに接続された第４のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースが前記第４のバイポーラトランジスタのベースに共通接続され、コレクタが前記増幅器の入力端に接続された第５のバイポーラトランジスタとを含み、前記第２、第３の各バイポーラトランジスタの極性がｎｐｎ型であり、前記第４、第５の各バイポーラトランジスタの極性がｐｎｐ型であり、前記増幅器を構成する反転増幅器が、エミッタ接地したバイポーラトランジスタと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路。
【請求項８】
入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、前記増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、カソードが前記増幅器の出力端に接続され、前記増幅器の出力電圧のクランプ値を設定するためのダイオードと、エミッタが第１の電源端子に接続され、ベースとコレクタが前記ダイオードのアノードに接続された第２のバイポーラトランジスタと、エミッタが第１の電源端子に接続され、ベースが前記第２のバイポーラトランジスタのベースに共通接続された第３のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースとコレクタが前記第３のバイポーラトランジスタのコレクタに接続された第４のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースが前記第４のバイポーラトランジスタのベースに共通接続され、コレクタが前記増幅器の入力端に接続された第５のバイポーラトランジスタとを含み、前記第１、第２、第３の各バイポーラトランジスタの極性がｐｎｐ型であり、前記第４、第５の各バイポーラトランジスタの極性がｎｐｎ型であり、前記増幅器を構成する反転増幅器が、エミッタ接地したバイポーラトランジスタと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路。
【請求項９】
請求項１〜８のうちの１つに記載の光電流・電圧変換回路において、前記受光素子が、ＰＩＮフォトダイオードであることを特徴とする光電流・電圧変換回路。
【請求項１０】
請求項１〜８のうちの１つに記載の光電流・電圧変換回路において、前記受光素子が、アバランシェ・フォト・ダイオードであることを特徴とする光電流・電圧変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子により発生する光電流を電圧に変換する光電流・電圧変換回路に関し、特に光電流・電圧変換回路の増幅器の飽和防止回路に関する。
【背景技術】
【０００２】
フォトダイオードなどの受光素子により発生する光電流を電圧に変換して出力する光電流・電圧変換回路が多くの分野で利用されている。例えば、ＦＡ関連のサーボ制御機器やシーケンサやインバータ機器等で入出力間を電気的に絶縁することを目的として、入力側の発光素子（例えば発光ダイオード）に電気信号を供給し、発光素子から出力側の受光素子へ光で信号を伝え、受光素子から電気信号を出力するフォトカプラの受光回路に用いられている。この光電流・電圧変換回路はＩＣ化され受光ＩＣとして使用されている。
【０００３】
以下、受光ＩＣの一例２００について、図５を参照して説明する。図５において、２１はフォトダイオードで入射光を検出し、光電流Ｉpdを発生する。２２は増幅器で、入力端２３と出力端２４の間に帰還抵抗２５（抵抗値をＲｆとする）及び反転増幅器２６が並列接続されている。フォトダイオード２１の一端（図示例ではカソード電極）は増幅器２２の入力端２３に接続され、他端（アノード電極）は接地され、その両端にはほぼ一定の逆バイアス電圧がかけられている。
【０００４】
フォトダイオード２１に光入力されない場合には、光電流Ｉpdは発生せず、帰還抵抗２５には電流が流れないため、増幅器２２の出力電圧Ｖａは入力端２３とほぼ等しい電圧Ｖｏとなる。この電圧Ｖｏが基準値となり、フォトダイオード２１に光入力があると、光量に応じた光電流Ｉpdが帰還抵抗２５に流れ、帰還抵抗２５の両端に（Ｉpd×Ｒｆ）の電圧を発生し、出力端２４の電圧Ｖａは基準値電圧Ｖｏからほぼ電圧（Ｖｏ＋Ｉpd×Ｒｆ）に変化する。
【０００５】
図５に示す受光ＩＣを用いて例えば、フォトカプラを構成した場合、ＩＣ論理素子からHighまたはLowレベルの信号が発光素子に供給されると、発光素子から受光ＩＣへ光で信号が伝わり、受光ＩＣから論理に応じたHighまたはLowレベルの信号が出力される。このようにして、ＩＣ論理素子からの信号が入出力間を電気的に絶縁して伝達される。
【０００６】
しかし、フォトカプラの受光素子への入力信号レベルが大きくなると、受光ＩＣに用いられる光電流・電圧変換回路の増幅器２２が飽和し応答が遅くなり、ＩＣ論理素子からの信号が正確に伝達されなくなるという問題がある。
【０００７】
この増幅器２２の飽和の問題を回避する光電流・電圧変換回路が、特許文献１に開示されている。この例を図６、図７に示し簡略に説明すると、微弱光入力時は、帰還抵抗２５が支配的となり比較的リニアな増幅をし、強光入力時は、主に帰還抵抗２５と並列接続されたクランプ素子の特性に従った増幅となるものである。
【０００８】
図６の光電流・電圧変換回路では、クランプ素子としてダイオード２７を用いている。図６において、フォトダイオード２１は入射光を検出し、光電流Ｉpdを発生する。増幅器２２は、入力端２３と出力端２４の間に帰還抵抗２５及び反転増幅器２６が並列接続されている。フォトダイオード２１の一端（図示例ではカソード電極）は増幅器２２の入力端２３に接続され、その両端にはほぼ一定の逆バイアス電圧がかけられている。図示例ではフォトダイオード２１の他端であるアノード電極が接地されている。そして、ダイオード２７のカソードが増幅器２２の入力端２３に、アノードが出力端２４に接続されている。
【０００９】
光入力が小さいときは、光電流Ｉpdも小さく、ダイオード２７には電流が流れず帰還抵抗２５に流れる電流も少ない。しかし、光入力が大きくなり光電流Ｉpdが増大すると、増幅器２２の入出力間電圧がダイオードの順方向電圧（約0.6ｖ〜1.0ｖ）に達しダイオード２７を流れる電流は急に増大する。光電流Ｉpdが増えて出力電圧が増大しようとするが、ダイオード２７の作用で出力電圧は入力電圧と順方向電圧とを加えた電圧以上には上昇しない。このように、微弱光入力時はダイオード２７が導通せずリニアな増幅をし、強光入力時は主にダイオード２７のＶ−Ｉ特性に従った増幅となる。
【００１０】
図７の光電流・電圧変換回路では、クランプ素子としてエンハンスメント型Ｎｃｈ型ＭＯＳＦＥＴ２８を用いている。図７において、フォトダイオード２１は入射光を検出し、光電流Ｉpdを発生する。増幅器２２は、入力端２３と出力端２４の間に帰還抵抗２５及び反転増幅器２６が並列接続されている。フォトダイオード２１の一端（図示例ではカソード電極）は増幅器２２の入力端２３に接続され、その両端にはほぼ一定の逆バイアス電圧がかけられている。図示例ではフォトダイオード２１の他端であるアノード電極が接地されている。そして、ＭＯＳＦＥＴ２８のゲートとドレインが増幅器２２の出力端２４に、ソースが入力端２３にそれぞれ接続されている。
【００１１】
光入力が小さいときは、光電流Ｉpdも小さく、ＭＯＳＦＥＴ２８には電流がほとんど流れず帰還抵抗２５に流れる電流も少ない。しかし、光入力が大きくなり光電流Ｉpdが増大するにつれ、増幅器２２の入出力間電圧すなわちＭＯＳＦＥＴ２８のゲート・ソース間電圧ＶGSが増大し、ＭＯＳＦＥＴ２８を流れる電流はＭＯＳＦＥＴ２８のＶGS−ＩD特性に従い増大する。つまり、ＭＯＳＦＥＴ２８のオン抵抗が電流の増大とともに小さくなり、増幅器２２の入出力端間に接続された帰還抵抗２５とＭＯＳＦＥＴ２８の合成抵抗も小さくなる。よって、光電流Ｉpdが増加しても、増幅器２２の出力が光電流Ｉpdに比例して上昇することはない。このように、微弱光入力時は帰還抵抗２５が支配的となり比較的リニアな増幅をし、強光入力時は主にMOSFET９のＶGS−ＩD特性に従った増幅となる。
【００１２】
このように図６、図７に示す従来の回路２１０、２２０では、フォトダイオード２１に大きな光入力があった場合に、帰還抵抗２５と並列に接続したクランプ素子が導通状態となり、このため多くの光電流はクランプ素子を流れ増幅器２２が飽和することを防止している。
【特許文献１】特開昭６１−４１２１３号公報  （第２−４頁、第１図、第４図、第５図）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
図６、図７に示す従来の回路２１０、２２０では、光入力が大きくなり増幅器２２の入出力間電圧がクランプ素子の導通し始めるクランプ電圧ＶＣＬ以上に達するとクランプ素子に電流が流れる。ところが、このクランプ素子に流れる電流は増幅器２２より供給されるため、更に大きな光入力があると増幅器２２の電流供給能力を超え、増幅器２２のドライブ電流が減少し出力波形が崩れるという問題がある。
【００１４】
例えば、反転増幅器２６が図８のような構成の場合を考える。図において、５、６、７はＮｃｈ型ＭＯＳＦＥＴ、８、９、１０は定電流源で、それぞれ同一形状、同一サイズの素子で構成されており、Ｎｃｈ型ＭＯＳＦＥＴ５のソースが第１電源端子ＶＬに接続され、ドレインと第２電源端子ＶＨとの間に定電流源８が接続され、ドレインと定電流源８との接続点が次段への入力端となっている。以下、Ｎｃｈ型ＭＯＳＦＥＴ６、定電流源９、Ｎｃｈ型ＭＯＳＦＥＴ７、定電流源１０により同様の構成で３段の各反転増幅段が直流結合され、初段の入力端が増幅器２２の入力端２３となり、最終段の出力端が増幅器２２の出力端２４となっている。尚、図５〜７に示す従来の回路の反転増幅器２６では、第１電源端子ＶＬに接続する代わりに接地している。
【００１５】
このような構成では、最終増幅段の定電流源１０のみがクランプ素子に流れる電流を供給するため、Ｎｃｈ型ＭＯＳＦＥＴ７への電流のみが減少しＮｃｈ型ＭＯＳＦＥＴ５、６とのバランスが崩れ、応答速度が低下し出力波形が崩れる、すなわち光入力に追従した出力電圧波形が得られないという問題がある。
【００１６】
本発明は斯かる実情に鑑みなされたもので、増幅器２２のドライブ電流を減少させる強光入力時でも、増幅器２２のドライブ電流不足を回避し、回路全体の応答速度が低下しない光電流・電圧変換回路を提供しようとするものである。
【課題を解決するための手段】
【００１７】
請求項１記載の発明は、入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、ゲートとドレインが増幅器の出力端に接続され、増幅器の出力電圧のクランプ値を設定するための第１のＭＯＳＦＥＴと、ソースが第１の電源端子に接続され、ゲートとドレインが第１のＭＯＳＦＥＴのソースに接続された第２のＭＯＳＦＥＴと、ソースが第１の電源端子に接続され、ゲートが第２のＭＯＳＦＥＴのゲートに共通接続された第３のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートとドレインが第３のＭＯＳＦＥＴのドレインに接続された第４のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートが第４のＭＯＳＦＥＴのゲートに共通接続され、ドレインが増幅器の入力端に接続された第５のＭＯＳＦＥＴとを含み、第１、第２、第３の各ＭＯＳＦＥＴの極性がＮｃｈ型であり、第４、第５の各ＭＯＳＦＥＴの極性がＰｃｈ型であり、増幅器を構成する反転増幅器が、ソース接地したＭＯＳＦＥＴと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路である。
【００１８】
請求項２記載の発明は、入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、ゲートとドレインが増幅器の出力端に接続され、増幅器の出力電圧のクランプ値を設定するための第１のＭＯＳＦＥＴと、ソースが第１の電源端子に接続され、ゲートとドレインが第１のＭＯＳＦＥＴのソースに接続された第２のＭＯＳＦＥＴと、ソースが第１の電源端子に接続され、ゲートが第２のＭＯＳＦＥＴのゲートに共通接続された第３のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートとドレインが第３のＭＯＳＦＥＴのドレインに接続された第４のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートが第４のＭＯＳＦＥＴのゲートに共通接続され、ドレインが増幅器の入力端に接続された第５のＭＯＳＦＥＴとを含み、第１、第２、第３の各ＭＯＳＦＥＴの極性がＰｃｈ型であり、第４、第５の各ＭＯＳＦＥＴの極性がＮｃｈ型であり、増幅器を構成する反転増幅器が、ソース接地したＭＯＳＦＥＴと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路である。
【００１９】
請求項３記載の発明は、入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、アノードが増幅器の出力端に接続され、増幅器の出力電圧のクランプ値を設定するためのダイオードと、ソースが第１の電源端子に接続され、ゲートとドレインがダイオードのカソードに接続された第２のＭＯＳＦＥＴと、ソースが第１の電源端子に接続され、ゲートが第２のＭＯＳＦＥＴのゲートに共通接続された第３のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートとドレインが第３のＭＯＳＦＥＴのドレインに接続された第４のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートが第４のＭＯＳＦＥＴのゲートに共通接続され、ドレインが増幅器の入力端に接続された第５のＭＯＳＦＥＴとを含み、第２、第３の各ＭＯＳＦＥＴの極性がＮｃｈ型であり、第４、第５の各ＭＯＳＦＥＴの極性がＰｃｈ型であり、増幅器を構成する反転増幅器が、ソース接地したＭＯＳＦＥＴと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路である。
【００２０】
請求項４記載の発明は、入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、カソードが増幅器の出力端に接続され、増幅器の出力電圧のクランプ値を設定するためのダイオードと、ソースが第１の電源端子に接続され、ゲートとドレインがダイオードのアノードに接続された第２のＭＯＳＦＥＴと、ソースが第１の電源端子に接続され、ゲートが第２のＭＯＳＦＥＴのゲートに共通接続された第３のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートとドレインが第３のＭＯＳＦＥＴのドレインに接続された第４のＭＯＳＦＥＴと、ソースが第２の電源端子に接続され、ゲートが第４のＭＯＳＦＥＴのゲートに共通接続され、ドレインが増幅器の入力端に接続された第５のＭＯＳＦＥＴとを含み、第２、第３の各ＭＯＳＦＥＴの極性がＰｃｈ型であり、第４、第５の各ＭＯＳＦＥＴの極性がＮｃｈ型であり、増幅器を構成する反転増幅器が、ソース接地したＭＯＳＦＥＴと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路である。
【００２１】
請求項５記載の発明は、入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、ベースとコレクタが増幅器の出力端に接続され、増幅器の出力電圧のクランプ値を設定するための第１のバイポーラトランジスタと、エミッタが第１の電源端子に接続され、ベースとコレクタが第１のバイポーラトランジスタのエミッタに接続された第２のバイポーラトランジスタと、エミッタが第１の電源端子に接続され、ベースが第２のバイポーラトランジスタのベースに共通接続された第３のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースとコレクタが第３のバイポーラトランジスタのコレクタに接続された第４のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースが第４のバイポーラトランジスタのベースに共通接続され、コレクタが増幅器の入力端に接続された第５のバイポーラトランジスタとを含み、第１、第２、第３の各バイポーラトランジスタの極性がｎｐｎ型であり、第４、第５の各バイポーラトランジスタの極性がｐｎｐ型であり、増幅器を構成する反転増幅器が、エミッタ接地したバイポーラトランジスタと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路である。
【００２２】
請求項６記載の発明は、入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、ベースとコレクタが増幅器の出力端に接続され、増幅器の出力電圧のクランプ値を設定するための第１のバイポーラトランジスタと、エミッタが第１の電源端子に接続され、ベースとコレクタが第１のバイポーラトランジスタのエミッタに接続された第２のバイポーラトランジスタと、エミッタが第１の電源端子に接続され、ベースが第２のバイポーラトランジスタのベースに共通接続された第３のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースとコレクタが第３のバイポーラトランジスタのコレクタに接続された第４のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースが第４のバイポーラトランジスタのベースに共通接続され、コレクタが増幅器の入力端に接続された第５のバイポーラトランジスタとを含み、第１、第２、第３の各バイポーラトランジスタの極性がｐｎｐ型であり、第４、第５の各バイポーラトランジスタの極性がｎｐｎ型であり、増幅器を構成する反転増幅器が、エミッタ接地したバイポーラトランジスタと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路である。
【００２３】
請求項７記載の発明は、入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、アノードが増幅器の出力端に接続され、増幅器の出力電圧のクランプ値を設定するためのダイオードと、エミッタが第１の電源端子に接続され、ベースとコレクタがダイオードのカソードに接続された第２のバイポーラトランジスタと、エミッタが第１の電源端子に接続され、ベースが第２のバイポーラトランジスタのベースに共通接続された第３のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースとコレクタが第３のバイポーラトランジスタのコレクタに接続された第４のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースが第４のバイポーラトランジスタのベースに共通接続され、コレクタが増幅器の入力端に接続された第５のバイポーラトランジスタとを含み、第２、第３の各バイポーラトランジスタの極性がｎｐｎ型であり、第４、第５の各バイポーラトランジスタの極性がｐｎｐ型であり、増幅器を構成する反転増幅器が、エミッタ接地したバイポーラトランジスタと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路である。
【００２４】
請求項８記載の発明は、入出力端間に帰還抵抗及び反転増幅器が接続された増幅器と、増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、カソードが増幅器の出力端に接続され、増幅器の出力電圧のクランプ値を設定するためのダイオードと、エミッタが第１の電源端子に接続され、ベースとコレクタがダイオードのアノードに接続された第２のバイポーラトランジスタと、エミッタが第１の電源端子に接続され、ベースが第２のバイポーラトランジスタのベースに共通接続された第３のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースとコレクタが第３のバイポーラトランジスタのコレクタに接続された第４のバイポーラトランジスタと、エミッタが第２の電源端子に接続され、ベースが第４のバイポーラトランジスタのベースに共通接続され、コレクタが増幅器の入力端に接続された第５のバイポーラトランジスタとを含み、第１、第２、第３の各バイポーラトランジスタの極性がｐｎｐ型であり、第４、第５の各バイポーラトランジスタの極性がｎｐｎ型であり、増幅器を構成する反転増幅器が、エミッタ接地したバイポーラトランジスタと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成されていることを特徴とする光電流・電圧変換回路である。
【００２５】
請求項９記載の発明は、受光素子が、ＰＩＮフォトダイオードであることを特徴とする光電流・電圧変換回路である。
【００２６】
請求項１０記載の発明は、受光素子が、アバランシェ・フォト・ダイオードであることを特徴とする光電流・電圧変換回路である。
【発明の効果】
【００２７】
請求項１〜８記載の光電流・電圧変換回路によれば、強光入力による出力電圧の上昇又は下降によりオン動作する第１のカレントミラー回路と、これに連動してオン動作する第２のカレントミラー回路により、必要光電流に対する反転増幅器の電流能力不足又は超過分を第２の電源端子より補給又は第１の電源端子にて吸収するようにしたことにより、強光入力時の出力電圧を所定値範囲内にクランプすると共に、反転増幅器の飽和を防止することができ、光電流・電圧変換回路の光入力範囲を改善できるという優れたが得られる。
【発明を実施するための最良の形態】
【００２８】
本発明は、強光入力時の光電流・電圧変換回路内の反転増幅器のドライブ電流不足を防止し光入力範囲を改善するという目的を、反転増幅器の電流能力不足（超過）分を反転増幅器以外から与えるように工夫することで実現した。
【実施例１】
【００２９】
本発明の第１実施例の光電流・電圧変換回路１００を図１を参照して説明する。図１において、１は受光素子としてのフォトダイオード、２は増幅器で、フォトダイオード１はアノードが第１電源端子ＶＬに接続され、カソードが増幅器２の入力端３に接続されている。増幅器２は、入力端３と出力端４の間に帰還抵抗１１及び反転増幅器２６が並列接続されている。反転増幅器２６は、Ｎｃｈ型ＭＯＳＦＥＴ５のソースが第１電源端子ＶＬに接続され、ドレインと第２電源端子ＶＨとの間に定電流源８が接続され、ドレインと定電流源８との接続点が次段への入力端となっている。以下、Ｎｃｈ型ＭＯＳＦＥＴ６、定電流源９、Ｎｃｈ型ＭＯＳＦＥＴ７、定電流源１０により同様の構成で３段の反転増幅段が直流結合され、初段の入力端が増幅器２の入力端３となり、最終段の出力端が増幅器２の出力端４となっている。尚、ＭＯＳＦＥＴ５、６、７および定電流源８、９、１０はそれぞれ同一形状、同一サイズの素子で構成されている。
【００３０】
１２は出力電圧のクランプ値を設定するためのクランプ素子としてのダイオード接続されたＮｃｈ型ＭＯＳＦＥＴで、ゲートとドレインが増幅器２の出力端４に接続されている。
１３、１４はそれぞれＮｃｈ型ＭＯＳＦＥＴで、各ソースが第１電源端子ＶＬに接続され、各ゲートが共通接続されると共にＮｃｈ型ＭＯＳＦＥＴ１３のドレインとＮｃｈ型ＭＯＳＦＥＴ１２のソースとの接続点に共通接続され第１カレントミラー回路ＣＭ１が構成されている。
【００３１】
１５、１６はそれぞれＰｃｈ型ＭＯＳＦＥＴで、各ソースが第２電源端子ＶＨに接続され、各ゲートが共通接続されると共にＮｃｈ型ＭＯＳＦＥＴ１４のドレインとＰｃｈ型ＭＯＳＦＥＴ１５のドレインとの接続点に共通接続され第２カレントミラー回路ＣＭ２が構成されている。そして、Ｐｃｈ型ＭＯＳＦＥＴ１６のドレインが増幅器２の入力端３に接続されて光電流・電圧変換回路１００が構成されている。
【００３２】
この実施例の光電流・電圧変換回路１００の動作を説明する。フォトダイオード１に光入力が無い場合は、光電流Ｉpdは流れず、初段のＭＯＳＦＥＴ５のゲートには定電流源８から供給される電流に応じた電圧が発生する。更に次段のＭＯＳＦＥＴ６のゲートにも定電流源９から供給される電流に応じた電圧が発生する。更に次段も同様であり、それぞれのＭＯＳＦＥＴ５、６、７および定電流源８、９、１０は同一形状、同一サイズの素子となっているため、各ゲートに発生する電圧は同一となる。すなわち、増幅器２の入力端３と出力端４は同一電圧Ｖｏとなる。
【００３３】
フォトダイオード１に光入力があると、その光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdが帰還抵抗１１に増幅器２の出力端４から入力端３の方向に流れる。増幅器２の入力電圧をＶ１、１段目の反転増幅段出力電圧をＶ２、２段目の反転増幅段出力電圧をＶ３で表わすと、増幅器２の入力電圧Ｖ１が電圧Ｖｏより降下し、１段目の反転増幅段出力電圧をＶ２が電圧Ｖｏより上昇し、２段目の反転増幅段出力電圧をＶ３が電圧Ｖｏより降下し、増幅器２の出力電圧Ｖａが電圧Ｖｏより上昇する。この電圧の下降および上昇は段を追うに従い順次増幅され、その結果、光電流Ｉpdは、帰還抵抗１１の両端に発生する電圧Ｖｒ＝Ｉpd×Ｒｆ（Ｒｆ：帰還抵抗１１の抵抗値）に電圧変換され、出力電圧ＶａはＶａ＝Ｖｏ＋Ｖｒとなる。
【００３４】
フォトダイオード１への光入力レベルが更に増加し、増幅器２の出力が２段にダイオード接続されたＮｃｈ型ＭＯＳＦＥＴ１２、１３の閾値電圧の合計以上にまで増大すると、それまでオフしていたＮｃｈ型ＭＯＳＦＥＴ１２、１３がオンし、第１カレントミラー回路ＣＭ１が動作する。これにより、第２カレントミラー回路ＣＭ２の駆動用Ｐｃｈ型ＭＯＳＦＥＴ１５及び分流用Ｐｃｈ型ＭＯＳＦＥＴ１６がオンする。こうして、Ｎｃｈ型ＭＯＳＦＥＴ１３、１４の素子サイズ比及びＰｃｈ型ＭＯＳＦＥＴ１５、１６の素子サイズ比に応じた電流が、帰還抵抗１１を流れてきた電流と合流するかたちで光電流Ｉpdの一部としてフォトダイオード１に流れ込む。そして、増幅器２の出力端４から各ＭＯＳＦＥＴ１２→１３→１４→１５→１６の経路で増幅器２の入力端３に帰還がかかることになり、出力電圧ＶａをＮｃｈ型ＭＯＳＦＥＴ１２、１３の閾値電圧の合計以下にクランプするように動作する。第１カレントミラー回路ＣＭ１を構成するＭＯＳＦＥＴ１３、１４のミラー比（素子サイズ比）を１：ｍ（>０）、第２カレントミラー回路ＣＭ２を構成するＭＯＳＦＥＴ１５、１６のミラー比を１：ｎ（>０）とすると、従来の（ｍ×ｎ）分の１の電流で出力電圧Ｖａをクランプすることができる。
【００３５】
以上のように、カレントミラー比（ｍ×ｎ）を大きくすることにより、強光入力時の出力電圧Ｖａを所定値以下にクランプすることができ、増幅器のドライブ電流不足を防止することができる。すなわち、光電流・電圧変換回路の光入力範囲を改善できるという優れた効果が得られる。
【実施例２】
【００３６】
本発明の第２実施例の光電流・電圧変換回路１１０を図２を参照して説明する。図１に示す光電流・電圧変換回路１００と異なる点は、
フォトダイオード１の逆バイアスのかけ方を変え、実施例１ではフォトダイオード１のアノードが第１電源端子ＶＬに接続されているが、実施例２ではカソードを第２電源端子ＶＨに接続し、回路を構成する各ＭＯＳＦＥＴをそれぞれ逆極性型に変えると共に、各カレントミラー回路を構成する各ＭＯＳＦＥＴのソースの接続先を第１電源端子ＶＬと第２電源端子ＶＨとで入れ替える構成とした点である。
【００３７】
図２において、図１の構成要素に相当するものについては相当符号に添え字「ａ」を付している。１ａは受光素子としてのフォトダイオード、２ａは増幅器で、フォトダイオード１ａはカソードが第２電源端子ＶＨに接続され、アノードが増幅器２ａの入力端３ａに接続されている。増幅器２ａは、入力端３ａと出力端４ａの間に帰還抵抗１１ａ及び反転増幅器２６ａが並列接続されている。反転増幅器２６ａは、Ｐｃｈ型ＭＯＳＦＥＴ５ａのソースが第２電源端子ＶＨに接続されドレインと第１電源端子ＶＬとの間に定電流源８ａが接続され、ドレインと定電流源８ａとの接続点が次段への入力端となっている。以下、Ｐｃｈ型ＭＯＳＦＥＴ６ａ、定電流源９ａ、Ｐｃｈ型ＭＯＳＦＥＴ７ａ、定電流源１０ａにより同様の構成で３段の反転増幅段が直流結合され、初段の入力端が増幅器２ａの入力端３ａとなり、最終段の出力端が増幅器２ａの出力端４ａとなっている。尚、ＭＯＳＦＥＴ５ａ、６ａ、７ａおよび定電流源８ａ、９ａ、１０ａはそれぞれ同一形状、同一サイズの素子で構成されている。
【００３８】
１２ａは出力電圧のクランプ値を設定するためのクランプ素子としてのダイオード接続されたＰｃｈ型ＭＯＳＦＥＴで、ゲートとドレインが増幅器２ａの出力端４ａに接続されている。
１３ａ、１４ａはそれぞれＰｃｈ型ＭＯＳＦＥＴで、各ソースが第２電源端子ＶＨに接続され、各ゲートが共通接続されると共にＰｃｈ型ＭＯＳＦＥＴ１３ａのドレインとＰｃｈ型ＭＯＳＦＥＴ１２ａのソースとの接続点に共通接続され第３カレントミラー回路ＣＭ１Ａが構成されている。
【００３９】
１５ａ、１６ａはそれぞれＮｃｈ型ＭＯＳＦＥＴで、各ソースが第１電源端子ＶＬに接続され、各ゲートが共通接続されると共にＰｃｈ型ＭＯＳＦＥＴ１４ａのドレインとＮｃｈ型ＭＯＳＦＥＴ１５ａのドレインとの接続点に共通接続され第４カレントミラー回路ＣＭ２Ｂが構成されている。そして、Ｎｃｈ型ＭＯＳＦＥＴ１６ａのドレインが増幅器２ａの入力端３ａに接続されて光電流・電圧変換回路１１０が構成されている。
【００４０】
この実施例の光電流・電圧変換回路１１０の動作を説明する。フォトダイオード１ａに光入力が無い場合は、光電流Ｉpdは流れず、初段のＭＯＳＦＥＴ５ａのゲートには定電流源８ａから要求される電流に応じた電圧が発生する。更に次段のＭＯＳＦＥＴ６ａのゲートにも定電流源９ａから要求される電流に応じた電圧が発生する。更に次段も同様であり、それぞれのＭＯＳＦＥＴ５ａ、６ａ、７ａおよび定電流源８ａ、９ａ、１０ａは同一形状、同一サイズの素子となっているため、各ゲートに発生する電圧は同一となる。すなわち、増幅器２ａの入力端３ａと出力端４ａは同一電圧Ｖｏａとなる。
【００４１】
フォトダイオード１ａに光入力があると、その光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdが帰還抵抗１１ａに増幅器２ａの入力端３ａから出力端４ａの方向に流れる。増幅器２ａの入力電圧をＶ１、１段目の反転増幅段出力電圧をＶ２、２段目の反転増幅段出力電圧をＶ３で表わすと、増幅器２の入力電圧Ｖ１が電圧Ｖｏａより上昇し、１段目の反転増幅段出力電圧をＶ２が電圧Ｖｏより下降し、２段目の反転増幅段出力電圧をＶ３が電圧Ｖｏａより上昇し、増幅器２ａの出力電圧Ｖａが電圧Ｖｏａより下降する。この電圧の上昇および下降は段を追うに従い順次増幅され、その結果、光電流Ｉpdは、帰還抵抗１１ａの両端に発生する電圧Ｖｒａ＝Ｉpd×Ｒｆ（Ｒｆ：帰還抵抗１１ａの抵抗値）に電圧変換され、出力電圧ＶａはＶａ＝Ｖｏａ−Ｖｒａとなる。
【００４２】
フォトダイオード１ａへの光入力レベルが更に増加し、増幅器２ａの出力が２段にダイオード接続されたＰｃｈ型ＭＯＳＦＥＴ１２ａ、１３ａの閾値電圧の合計以上にまで増大すると、それまでオフしていたＰｃｈ型ＭＯＳＦＥＴ１２ａ、１３ａがオンし、第３カレントミラー回路ＣＭ１Ａが動作する。これにより、第４カレントミラー回路ＣＭ２Ｂの駆動用Ｎｃｈ型ＭＯＳＦＥＴ１５ａ及び分流用Ｎｃｈ型ＭＯＳＦＥＴ１６ａがオンする。こうして、Ｐｃｈ型ＭＯＳＦＥＴ１３ａ、１４ａの素子サイズ比及びＮｃｈ型ＭＯＳＦＥＴ１５ａ、１６ａの素子サイズ比に応じた電流が、帰還抵抗１１ａに流れていく電流と分流するかたちで光電流Ｉpdの一部としてフォトダイオード１ａから流れ出る。そして、増幅器２ａの出力端４ａから各ＭＯＳＦＥＴ１２ａ→１３ａ→１４ａ→１５ａ→１６ａの経路で増幅器２ａの入力端３ａに帰還がかかることになり、出力電圧ＶａをＰｃｈ型ＭＯＳＦＥＴ１２ａ、１３ａの閾値電圧の合計以上にクランプするように動作する。第３カレントミラー回路ＣＭ３を構成するＭＯＳＦＥＴ１３ａ、１４ａのミラー比（素子サイズ比）を１：ｍ（>０）、第４カレントミラー回路ＣＭ４を構成するＭＯＳＦＥＴ１５ａ、１６ａのミラー比を１：ｎ（>０）とすると、従来の（ｍ×ｎ）分の１の電流で出力電圧Ｖａをクランプすることができる。
【００４３】
以上のように、カレントミラー比（ｍ×ｎ）を大きくすることにより、強光入力時の出力電圧Ｖａを所定値以上にクランプすることができ、増幅器のドライブ電流不足を防止することができる。すなわち、光電流・電圧変換回路の光入力範囲を改善できるという優れた効果が得られる。
【実施例３】
【００４４】
本発明の第３実施例の光電流・電圧変換回路１２０を図３を参照して説明する。
図１に示す実施例１の光電流・電圧変換回路１００と異なる点は、トランジスタの種類として、実施例１ではＭＯＳＦＥＴを用いているが、図３に示すようにバイポーラトランジスタを用いた点である。この場合、各ＭＯＳＦＥＴのドレイン、ゲート、ソースをそれぞれバイポーラトランジスタのコレクタ、ベース、エミッタに変更すると共に、各Ｎｃｈ型ＭＯＳＦＥＴをｎｐｎ型バイポーラトランジスタに、各Ｐｃｈ型ＭＯＳＦＥＴをｐｎｐ型バイポーラトランジスタに変更する構成としており実施例１と同様の作用・効果が得られる。尚、図３において、図１の構成要素に相当するものについては相当符号に添え字「ｂ」を付して符号の説明を省略する。
【実施例４】
【００４５】
本発明の第４実施例の光電流・電圧変換回路１３０を図４を参照して説明する。
図２に示す実施例２の光電流・電圧変換回路１１０と異なる点は、トランジスタの種類として、実施例２ではＭＯＳＦＥＴを用いているが、図４に示すようにバイポーラトランジスタを用いた点である。この場合、各ＭＯＳＦＥＴのドレイン、ゲート、ソースをそれぞれバイポーラトランジスタのコレクタ、ベース、エミッタに変更すると共に、各Ｎｃｈ型ＭＯＳＦＥＴをｎｐｎ型バイポーラトランジスタに、各Ｐｃｈ型ＭＯＳＦＥＴをｐｎｐ型バイポーラトランジスタに変更する構成としており実施例２と同様の作用・効果が得られる。尚、図４において、図２の構成要素に相当するものについては相当符号の添え字「ａ」に替え添え字「ｃ」を付して符号の説明を省略する。
【００４６】
尚、反転増幅器の段数として、実施例１〜４では３段で構成されているが、１段以上の奇数段で構成してもよい。
また、フォトダイオードに光入力が無い場合の反転増幅器の初期出力値となる電圧Ｖｏが安定するように、実施例１〜２では反転増幅器を構成する各段のＭＯＳＦＥＴと定電流源との直列接続点に、ゲートとドレインが接続されソースがフォトダイオードのアノードと同じ電源端子に接続された反転増幅器を構成する各段のＭＯＳＦＥＴと同じ型のＭＯＳＦＥＴを接続してもよいし、実施例３〜４では反転増幅器を構成する各段のバイポーラトランジスタと定電流源との直列接続点に、ベースとコレクタが接続されエミッタがフォトダイオードのアノードと同じ電源端子に接続された反転増幅器を構成する各段のバイポーラトランジスタと同じ型のバイポーラトランジスタを接続してもよい。更にまた、受光素子として、ＰＩＮフォトダイオードの他、アバランシェ・フォトダイオードを用いてもよい。
【産業上の利用可能性】
【００４７】
本発明の光電流・電圧変換回路は、赤外線通信や光ケーブル通信等の光受信回路および最近の光ディスク装置でのレーザー反射光信号を電気的ディジタル信号に変換する光検出回路にも広く適用できる。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１実施例の光電流・電圧変換回路１００を示す回路図。
【図２】本発明の第２実施例の光電流・電圧変換回路１１０を示す回路図。
【図３】本発明の第３実施例の光電流・電圧変換回路１２０を示す回路図。
【図４】本発明の第４実施例の光電流・電圧変換回路１３０を示す回路図。
【図５】従来の一実施例の光電流・電圧変換回路２００を示す回路図。
【図６】従来の他の実施例の光電流・電圧変換回路２１０を示す回路図。
【図７】従来の更に他の実施例の光電流・電圧変換回路２２０を示す回路図。
【図８】光電流・電圧変換回路の反転増幅器の１例を示す回路図。
【符号の説明】
【００４９】
１、１ａ、１ｂ、１ｃ    フォトダイオード
２、２ａ、２ｂ、２ｃ    増幅器
３、３ａ、３ｂ、３ｃ    入力端
４、４ａ、４ｂ、４ｃ    出力端
５、６、７        Ｎｃｈ型ＭＯＳＦＥＴ
５ａ、６ａ、７ａ    Ｐｃｈ型ＭＯＳＦＥＴ
５ｂ、６ｂ、７ｂ    ｎｐｎ型バイポーラトランジスタ
５ｃ、６ｃ、７ｃ    ｐｎｐ型バイポーラトランジスタ
８、９、１０        定電流源
８ａ、９ａ、１０ａ    定電流源
８ｂ、９ｂ、１０ｂ    定電流源
８ｃ、９ｃ、１０ｃ    定電流源
１１、１１ａ、１１ｂ、１１ｃ    帰還抵抗
１２、１３、１４    Ｎｃｈ型ＭＯＳＦＥＴ
１２ａ、１３ａ、１４ａ    Ｐｃｈ型ＭＯＳＦＥＴ
１２ｂ、１３ｂ、１４ｂ    ｎｐｎ型バイポーラトランジスタ
１２ｃ、１３ｃ、１４ｃ    ｐｎｐ型バイポーラトランジスタ
１５、１６    Ｐｃｈ型ＭＯＳＦＥＴ
１５ａ、１６ａ    Ｎｃｈ型ＭＯＳＦＥＴ
１５ｂ、１６ｂ    ｐｎｐ型バイポーラトランジスタ
１５ｃ、１６ｃ    ｎｐｎ型バイポーラトランジスタ
ＣＭ１、ＣＭ１ａ、ＣＭ１ｂ、ＣＭ１ｃ    第１カレントミラー回路
ＣＭ２、ＣＭ２ａ、ＣＭ２ｂ、ＣＭ２ｃ    第２カレントミラー回路
ＶＬ    第１電源端子
ＶＨ    第２電源端子
２１    フォトダイオード
２２    増幅器
２３    入力端
２４    出力端
２５    帰還抵抗
２６、２６ａ    反転増幅器
２７    ダイオード
２８    Ｎｃｈ型ＭＯＳＦＥＴ
１００、１１０、１２０、１３０    本発明の光電流・電圧変換回路
２００、２１０、２２０            従来の光電流・電圧変換回路
【図１】
2005210558.tif 000003
【図２】
2005210558.tif 000004
【図３】
2005210558.tif 000005
【図４】
2005210558.tif 000006
【図５】
2005210558.tif 000007
【図６】
2005210558.tif 000008
【図７】
2005210558.tif 000009
【図８】
2005210558.tif 000010