(57)【要約】【課題】半導体デバイスがもつ性能及び信頼性が金属汚染物質により低下することを防止する。【解決手段】酸化シリコン基板１とシリコン膜２でＳＯＩ基板が形成される。シリコン膜２の表面が酸化されてシリコン酸化膜３が形成される。多結晶シリコン４とシリコン窒化膜５がシリコン酸化膜３上に順に形成される。そして、トレンチ７が領域Ｒ１に形成される。このとき、トレンチ７の底面に金属汚染物質が付着する可能性がある。基板温度を２００℃乃至６００℃とし、励起エネルギーをプラズマで与えてシリコン膜２の表面に酸化反応を起こす。これにより、トレンチ７において露出したシリコン膜２の表面にシリコン酸化膜８が形成される。金属汚染物質は、シリコン酸化膜８とシリコン膜２の界面で凝集して金属シリサイド９となる。シリコン酸化膜８をＨＦ系溶液によって除去する。これに伴って金属シリサイド９も除去される。【選択図】図４
2005142319.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）酸化シリコン基板上のシリコン膜上にシリコン酸化膜と、多結晶シリコンと、シリコン窒化膜とをこの順に積層する工程と、
（ｂ）所定領域において前記シリコン窒化膜と、前記多結晶シリコンと、前記シリコン酸化膜と、前記シリコン膜とをエッチングして、前記シリコン膜中に底面を有するトレンチを形成する工程と、
（ｃ）前記トレンチに露出する前記シリコン膜の表面に６００℃以下で絶縁膜を形成する工程と、
（ｄ）前記絶縁膜を除去する工程と、
（ｅ）前記トレンチに絶縁材料を埋め込む工程と
を備える、半導体装置の製造方法。
【請求項２】
前記工程（ｃ）は、２００℃乃至６００℃で前記シリコン膜の表面をラジカル酸化、プラズマ酸化もしくはプラズマ窒化する、請求項１記載の半導体装置の製造方法。
【請求項３】
前記工程（ｃ）は、オゾン系溶液を用いて２０℃乃至１２０℃で前記シリコン膜の表面を酸化する、請求項１記載の半導体装置の製造方法。
【請求項４】
（ａ）酸化シリコン基板上のシリコン膜上にシリコン酸化膜と、多結晶シリコンと、シリコン窒化膜とをこの順に積層する工程と、
（ｂ）所定領域において前記シリコン窒化膜と、前記多結晶シリコンと、前記シリコン酸化膜と、前記シリコン膜とをエッチングして、前記シリコン膜中に底面を有するトレンチを形成する工程と、
（ｃ）８００℃乃至１２００℃で、３０秒乃至４時間のアニールを行い、前記トレンチに露出する前記シリコン膜の表面に絶縁膜を形成する工程と、
（ｄ）前記絶縁膜を除去する工程と、
（ｅ）前記トレンチに絶縁材料を埋め込む工程と
を備える、半導体装置の製造方法。
【請求項５】
前記工程（ｄ）と、前記工程（ｅ）との間に、前記トレンチに露出する前記シリコン膜の表面に酸化膜を形成する工程を、更に備える、請求項１乃至請求項４のいずれか一つに記載の半導体装置の製造方法。
【請求項６】
（ａ）酸化シリコン基板上のシリコン膜上にシリコン酸化膜と、多結晶シリコンと、シリコン窒化膜とをこの順に積層する工程と、
（ｂ）所定領域において前記シリコン窒化膜と、前記多結晶シリコンと、前記シリコン酸化膜と、前記シリコン膜とをエッチングして、前記シリコン膜中に底面を有するトレンチを形成する工程と、
（ｃ）前記トレンチに露出する前記シリコン膜の表面を、ウェットエッチングにより１ｎｍ乃至２０ｎｍの厚みを除去する工程と、
（ｄ）前記トレンチに絶縁材料を埋め込む工程と
を備える、半導体装置の製造方法。
【請求項７】
前記工程（ｃ）と、前記工程（ｄ）との間に、前記トレンチに露出する前記シリコン膜の表面に酸化膜を形成する工程を、更に備える、請求項６記載の半導体装置の製造方法。
【請求項８】
前記トレンチに前記絶縁材料を埋め込む工程の後に、６００℃以下で１時間以上アニールする工程を、更に備える、請求項１乃至請求項７のいずれか一つに記載の半導体装置の製造方法。
【請求項９】
（ａ）酸化シリコン基板上のシリコン膜上にシリコン酸化膜と、多結晶シリコンと、シリコン窒化膜とをこの順に積層する工程と、
（ｂ）所定領域において前記シリコン窒化膜と、前記多結晶シリコンと、前記シリコン酸化膜と、前記シリコン膜とをエッチングして、前記シリコン膜中に底面を有するトレンチを形成する工程と、
（ｃ）前記トレンチに露出する前記シリコン膜の表面に酸化膜を形成する工程と、
（ｄ）前記トレンチに絶縁材料を埋め込む工程と、
（ｅ）６００℃以下で１時間以上アニールする工程と
を備える、半導体装置の製造方法。
【請求項１０】
前記工程（ｅ）の後に、前記シリコン膜にウェル領域を形成する工程を、更に備える、請求項９記載の半導体装置の製造方法。
【請求項１１】
前記トレンチに前記絶縁材料を埋め込む工程の後に、表面に露出した前記絶縁材料の前記シリコン膜側を曲面形状にする工程を、更に備える、請求項１乃至請求項１０のいずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関し、例えばトランジスタや集積回路・メモリに適用することができる。
【背景技術】
【０００２】
従来から、半導体デバイスを製造する技術の一つとして、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造等を有するデバイスをＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｉｎｇ  ｓｕｂｓｔｒａｔｅ）基板上に形成している。また、素子間の分離を行うために、ｐｎ接合分離や酸化膜分離（例えばＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法など）等が用いられている。
【０００３】
なお、シリコン基板中の汚染物質の濃度を低下させて、その後に形成される酸化膜に汚染物質が拡散することを防止する技術が、特許文献１に開示されている。素子間の分離を行うためのトレンチ分離領域を形成する技術が、特許文献２に開示されている。またシリコン窒化膜と多結晶シリコン・シリコン酸化膜の積層構造を、後述するＣＭＰのマスクに採用する技術が非特許文献１に紹介されている。汚染金属の拡散係数と温度の関係が、非特許文献２に紹介されている。
【０００４】
【特許文献１】特開平１０−２０９４４６号公報
【特許文献２】特表平１１−５１３５３８号公報
【非特許文献１】ケイ．ホリタ（K.Horita）、他７名，「アドバンスド  シャロー  トレンチ  アイソレイション  トゥー  サプレス  ザ  インバース  ナロー  チャンネル  エフェクツ  フォー  ０．２４μｍ  ピッチ  アイソレイション  アンド  ビヨンド（Advanced Shallow Trench Isolation to Suppress the Inverse Narrow Channel Effects for 0.24um Pitch Isolation and Beyond）」，２０００  シンポジウム  オン  ヴイエルエスアイ  テクノロジー  ダイジェスト  オブ  テクニカル  ペイパーズ（2000 Symposium on VLSI Technology Digest of Technical Papers），２０００年，ｐ．１７８−１７９
【非特許文献２】大見忠弘、他監修，「シリコンの科学」，リアライズ（REALIZE Inc）社，ｐ．１０１５
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、ＳＯＩ基板上にデバイスを形成する際に金属汚染物質が層間に残留し、また素子分離を行うためのトレンチを形成する際にトレンチ底部に金属汚染物質が付着する。金属汚染物質は、半導体デバイスがもつ性能及び信頼性を低下させる原因となる。
【０００６】
これまでにも、金属汚染物質を取り除く方法が提案されている。すなわち、シリコン表面上にゲート絶縁膜を形成する前に、そのゲート絶縁膜が形成される位置に犠牲酸化膜を形成する。そして、シリコンと犠牲酸化膜の界面へと金属汚染物質を拡散・凝集させて、犠牲酸化膜を除去するとともに金属汚染物質を取り除く。
【０００７】
しかし、この方法には次の可能性が考えられる。すなわち、その凝集した金属汚染物質がシリコン表面上に凹部の痕を残し、そのシリコン表面上にゲート絶縁膜を形成すると、その凹部の痕に応力が発生し、絶縁膜に亀裂が生じて絶縁破壊を起こす。
【０００８】
本発明は、上記の事情に鑑みてなされたものであり、半導体デバイスがもつ性能及び信頼性の低下を防止する。
【課題を解決するための手段】
【０００９】
本発明にかかる第一の半導体装置の製造方法は、（ａ）酸化シリコン基板上のシリコン膜上にシリコン酸化膜と、多結晶シリコンと、シリコン窒化膜とをこの順に積層する工程と、（ｂ）所定領域において前記シリコン窒化膜と、前記多結晶シリコンと、前記シリコン酸化膜と、前記シリコン膜とをエッチングして、前記シリコン膜中に底面を有するトレンチを形成する工程と、（ｃ）前記トレンチに露出する前記シリコン膜の表面に６００℃以下で絶縁膜を形成する工程と、（ｄ）前記絶縁膜を除去する工程と、（ｅ）前記トレンチに絶縁材料を埋め込む工程とを備える。
【００１０】
本発明にかかる第二の半導体装置の製造方法は、（ａ）酸化シリコン基板上のシリコン膜上にシリコン酸化膜と、多結晶シリコンと、シリコン窒化膜とをこの順に積層する工程と、（ｂ）所定領域において前記シリコン窒化膜と、前記多結晶シリコンと、前記シリコン酸化膜と、前記シリコン膜とをエッチングして、前記シリコン膜中に底面を有するトレンチを形成する工程と、（ｃ）８００℃乃至１２００℃で、３０秒乃至４時間のアニールを行い、前記トレンチに露出する前記シリコン膜の表面に絶縁膜を形成する工程と、（ｄ）前記絶縁膜を除去する工程と、（ｅ）前記トレンチに絶縁材料を埋め込む工程とを備える。
【００１１】
本発明にかかる第三の半導体装置の製造方法は、（ａ）酸化シリコン基板上のシリコン膜上にシリコン酸化膜と、多結晶シリコンと、シリコン窒化膜とをこの順に積層する工程と、（ｂ）所定領域において前記シリコン窒化膜と、前記多結晶シリコンと、前記シリコン酸化膜と、前記シリコン膜とをエッチングして、前記シリコン膜中に底面を有するトレンチを形成する工程と、（ｃ）前記トレンチに露出する前記シリコン膜の表面を、ウェットエッチングにより１ｎｍ乃至２０ｎｍの厚みだけ除去する工程と、（ｄ）前記トレンチに絶縁材料を埋め込む工程とを備える。
【００１２】
本発明にかかる第四の半導体装置の製造方法は、（ａ）酸化シリコン基板上のシリコン膜上にシリコン酸化膜と、多結晶シリコンと、シリコン窒化膜とをこの順に積層する工程と、（ｂ）所定領域において前記シリコン窒化膜と、前記多結晶シリコンと、前記シリコン酸化膜と、前記シリコン膜とをエッチングして、前記シリコン膜中に底面を有するトレンチを形成する工程と、（ｃ）前記トレンチに露出する前記シリコン膜の表面に酸化膜を形成する工程と、（ｄ）前記トレンチに絶縁材料を埋め込む工程と、（ｅ）６００℃以下で１時間以上アニールする工程とを備える。
【発明の効果】
【００１３】
この発明にかかる第一もしくは第二の半導体装置の製造方法によれば、工程（ｃ）によってシリコン膜と絶縁膜の界面に金属汚染物質を拡散・凝集させることができ、絶縁膜の除去とともにその金属汚染物質を取り除くことができる。よって、半導体装置がもつ性能及び信頼性の低下を防止することができる。
【００１４】
この発明にかかる第三の半導体装置の製造方法によれば、工程（ｃ）によってシリコン膜の表面に付着する金属汚染物質を取り除くことができる。よって、半導体装置がもつ性能及び信頼性の低下を防止することができる。
【００１５】
この発明にかかる第四の半導体装置の製造方法によれば、工程（ｅ）によってシリコン膜と酸化膜の界面に金属汚染物質を拡散・凝集させることができる。よって、半導体装置がもつ性能及び信頼性の低下を防止することができる。
【発明を実施するための最良の形態】
【００１６】
実施の形態１．
本実施の形態では、トレンチ内部を低温で酸化する。図１は本実施の形態で説明される方法によって作製される半導体装置の平面図である。図１０および図１１は、それぞれ図１で示される位置Ｙ−Ｙおよび位置Ｘ−Ｘでの概念的な断面図であり、図２乃至図１０は、位置Ｙ−ＹにおいてＳＯＩ基板上にＭＯＳデバイスを形成する過程を順に示す断面図である。但し、本明細書でいうＭＯＳデバイスはゲート電極の材料として金属（Ｍｅｔａｌ）に限定されず、導電性半導体を用いる場合をも含む概念である。
【００１７】
第１に、ＳＯＩ基板が酸化シリコン基板１とシリコン膜２で形成される。酸化シリコン基板１とは反対側でシリコン膜２の表面上に、シリコン酸化膜３が酸化によって形成される。そしてシリコン酸化膜３上に、多結晶シリコン４とシリコン窒化膜５が順に積層される。領域Ｒ１は素子分離のための構成を形成するために、領域Ｒ２は素子を形成するためにそれぞれ設定される。シリコン窒化膜５上には、領域Ｒ１で開口し領域Ｒ２を覆うレジスト樹脂６が積層される。レジスト樹脂６の端面７ａは領域Ｒ１，Ｒ２の境界に位置する（図２）。
【００１８】
シリコン酸化膜３や多結晶シリコン４・シリコン窒化膜５を形成する段階ごとに金属汚染物質が付着する可能性がある。金属汚染物質として、鉄（Ｆｅ）やニッケル（Ｎｉ）・コバルト（Ｃｏ）・チタン（Ｔｉ）・アルミニウム（Ａｌ）・クロム（Ｃｒ）などが考えられる。
【００１９】
第２に、レジスト樹脂６の端面７ａで形成されるパターンに従って、シリコン窒化膜５と多結晶シリコン４・シリコン酸化膜３・シリコン膜２とをエッチングすることで、領域Ｒ１にトレンチ７が形成される。レジスト６の表面上に開口し内部が中空のトレンチ７では、シリコン膜２中に底面が位置する（図３）。トレンチ７の形成の際にもトレンチ７の底面に金属汚染物質が付着する可能性がある。
【００２０】
第３に、レジスト樹脂６を除去し、トレンチ７に露出するシリコン膜２の表面に６００℃以下で絶縁膜を形成する。絶縁膜を形成する方法としてシリコン膜２をラジカル酸化もしくは高密度プラズマ酸化すること等が採用できる。例えば高密度プラズマ酸化を行う際には、基板温度を２００℃乃至６００℃とし、励起エネルギーをプラズマで与える。これによって、トレンチ７において露出したシリコン膜２の表面上で酸化反応を起こり、シリコン酸化膜８が絶縁膜として形成される。これに伴って、トレンチ７の側面に露出した多結晶シリコン４についても酸化され、シリコン酸化膜２１が形成される。トレンチ７の底面に付着した金属汚染物質は、シリコン酸化膜８とシリコン膜２の界面で、若しくはシリコン酸化膜８の内部で凝集して金属シリサイド９となる（図４）。
【００２１】
形成するシリコン酸化膜８の厚みは、トレンチ７の底面に付着した金属汚染物質がシリコン膜２へ侵入する深さと、金属汚染物質をどこに凝集されるかとによって決めてもよい。金属汚染物質は、シリコン膜２とシリコン酸化膜８の界面に凝集させてもよいし、シリコン酸化膜８の内部に凝集させてもよい。例えば、金属汚染物質の侵入深さが最大で１０ｎｍであるとすると、シリコン膜２とシリコン酸化膜８との界面に汚染金属を凝集させる場合には、シリコン酸化膜８の厚みを１〜１０ｎｍ程度にし、金属汚染物質をシリコン酸化膜８の内部に凝集させる場合には、シリコン酸化膜の厚みを１〜３０ｎｍ程度にする。このような膜厚の決め方は、シリコン膜２の表面に形成される絶縁膜が後述するようなシリコン窒化膜の場合においても適用することができる。
【００２２】
第４に、第３の工程で形成したシリコン酸化膜８をＨＦ（フッ化水素酸）系溶液によって除去する。これに伴って金属シリサイド９も除去され、トレンチ７のシリコン膜２において窪み１１が形成される。この際には、トレンチ７の側面に露出している部分について第１の工程で形成されたシリコン酸化膜３もＨＦ系溶液によって侵食され、その侵食された部分が窪み１０となる。また第３の工程で形成されたシリコン酸化膜２１もＨＦ系溶液によって除去される（図５）。
【００２３】
第５に、再び酸化することで、トレンチ７において露出したシリコン膜２の表面にシリコン酸化膜１２を形成する。これに伴い、トレンチ７の側面に露出した部分について多結晶シリコン４も酸化され、シリコン酸化膜２２が形成される。このときの酸化は、シリコン酸化膜８の形成時とは異なり、６００℃以下であることを必要としない。その後、トレンチ７を埋め込みかつシリコン窒化膜５の表面上を覆う絶縁材料、例えばシリコン酸化膜１３が堆積される。前者と後者に堆積されるシリコン酸化膜１３は連続している（図６）。
【００２４】
シリコン酸化膜１２の形成の際には、窪み１０に応力が発生して亀裂が生じる可能性も考えられる。しかし、シリコン酸化膜１３が埋め込まれたトレンチ７は素子分離のための構成として機能するため、亀裂の発生は当該機能に対して問題とならない。
【００２５】
第６に、ＣＭＰ（Ｃｈｅｍｉｃａｌ  ａｎｄ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により、第５の工程で形成したシリコン酸化膜１３を研磨して平坦化するとともに、シリコン窒化膜５の表面全体を露出させる（図７）。このとき、トレンチ７の内部に残存するシリコン酸化膜１２，１３が素子を分離するための酸化膜、すなわち分離酸化膜３０となる。
【００２６】
第７に、シリコン窒化膜５と多結晶シリコン４・シリコン酸化膜３・シリコン酸化膜２２が除去される（図８）。これらの除去により露出したシリコン膜２の表面を酸化することで、シリコン酸化膜４０が形成される（図９）。そして、シリコン酸化膜１３，４０の表面上に多結晶シリコン５０を堆積する（図１０）。
【００２７】
第８に、第７の工程後、多結晶シリコン５０のパターンエッチング、絶縁膜の形成及び絶縁膜のパターンエッチングを経て、多結晶シリコン５０の側面に絶縁膜６０を形成する。そして、不純物イオンの打ち込み及び金属シリサイド膜７０の形成により半導体デバイスを作製する（図１１）。
【００２８】
金属汚染物質は、半導体デバイス中で相対的に応力の大きな部分に拡散・凝集しやすい。トレンチ７にかかる応力は他の部分と比較して大きくなると考えられるため、トレンチ７の底面に付着した金属汚染物質は酸化の際にそこに留められやすくなる。
【００２９】
一方、金属汚染物質の拡散は温度に依存する。金属汚染物質の温度と拡散距離の関係が金属汚染物質の種類ごとに図２４乃至図２９に示されている。金属汚染物質の拡散距離は、√（Ｄ×ｔ）により求められる。ここで、Ｄは拡散係数（単位はｃｍ2／ｓｅｃである）を、ｔは拡散時間（単位はｓｅｃである）をそれぞれ表す。拡散係数Ｄは、非特許文献２中のＦｉｇ．１に紹介される拡散係数Ｄと温度との関係から、金属汚染物質ごとに求められる。
【００３０】
シリコン膜２の表面上にシリコン酸化膜８を形成する温度が６００℃（図に示されるグラフの横軸を表す温度の単位はケルビン（Ｋ）であり、８７３Ｋに対応する）以下であるため、図２４〜図２９から金属汚染物質の拡散距離が小さくなることが理解できる。このため、トレンチ７の底面にある金属汚染物質は、領域Ｒ１から領域Ｒ２へ拡散しにくく、シリコン酸化膜８とシリコン膜２の界面、あるいはシリコン酸化膜８の内部で凝集しやすくなる。図２６〜図２９に示されるように６００℃以下ではＣｏ・Ｔｉ・Ａｌ・Ｃｒの拡散距離が非常に小さく、特にこれらの汚染物質に対して本実施の形態が有効である。よって、半導体デバイスの作製過程で混入する金属汚染物質を取り除くことができ、半導体デバイスがもつ性能及び信頼性の低下を防止することができる。
【００３１】
トレンチ７の底面に付着した金属汚染物質を取り除く場合のみならず、第１の工程に記載するシリコン膜２やシリコン酸化膜３・多結晶シリコン４・シリコン窒化膜５のそれぞれの界面（領域Ｒ２にある界面）に存在する金属汚染物質を取り除く場合にも、シリコン酸化膜８の形成が有効である。すなわちシリコン酸化膜８の形成により、領域Ｒ２にある界面に存在する金属汚染物質がシリコン膜２とシリコン酸化膜８の界面、あるいはシリコン酸化膜８の内部に拡散・凝集して、金属汚染物質は金属シリサイド９となる。よって、図２４，図２５に示されるように６００℃以下においても拡散距離が大きいＦｅ・Ｎｉなどに特に有効である。
【００３２】
この場合にも上述の内容と同様に、シリコン酸化膜８とともに金属シリサイド９がＨＦ系溶液により除去される。よって、半導体デバイスの作製過程で混入する金属汚染物質を取り除くことができ、半導体デバイスがもつ性能及び信頼性の低下を防止することができる。
【００３３】
上記第３の工程において、トレンチ７に露出したシリコン膜２の表面上をプラズマ窒化してもよい。この場合、基板温度を２００℃乃至６００℃とし、励起エネルギーをプラズマで与える。これによって、トレンチ７において露出したシリコン膜２と多結晶シリコン４の表面上で窒化反応が起こり、シリコン窒化膜が絶縁膜として形成される。金属汚染物質は、シリコン窒化膜とシリコン膜２の界面に、若しくはシリコン窒化膜の内部に拡散・凝集して金属シリサイド９となる。その後、第４の工程においてＨＦ系溶液に替えて燐酸系溶液を用いることで、シリコン窒化膜とともに金属シリサイド９が除去される。
【００３４】
上記第３の工程において、トレンチ７に露出したシリコン膜２の表面上をオゾン系溶液により酸化してもよい。この場合、基板温度を２０℃乃至１２０℃とする。これによって、トレンチ７において露出したシリコン膜２と多結晶シリコン４の表面上で酸化反応が起こり、シリコン酸化膜８が絶縁膜として形成される。金属汚染物質は、シリコン酸化膜８とシリコン膜２の界面に、若しくはシリコン酸化膜８の内部に拡散・凝集して金属シリサイド９となる。その後、第４の工程において、シリコン酸化膜８とともに金属シリサイド９がＨＦ系溶液により除去される。
【００３５】
シリコン膜２の表面上を、プラズマによる窒化およびオゾン系溶液による酸化のいずれの方法においても、上述した例えばプラズマにより酸化する方法と同様に、半導体デバイスの作製過程で混入する金属汚染物質を取り除くことができる。よって、半導体デバイスがもつ性能及び信頼性の低下を防止することができる。
【００３６】
実施の形態２．
本実施の形態では、窒素雰囲気中でアニールを行う。図１２乃至図１４は、図１で示される位置Ｙ−Ｙでの概念的な断面図であり、ＳＯＩ基板上にＭＯＳデバイスを形成する過程を順に示す。
【００３７】
第１に、実施の形態１で記載される第１及び第２の工程と同様にＳＯＩ基板上に各種の膜を形成し、その後にトレンチ７を形成する（図３）。このときシリコン膜２やシリコン酸化膜３・多結晶シリコン４・シリコン窒化膜５を形成するそれぞれの段階で金属汚染物質が付着すること、またトレンチ７の底面に金属汚染物質が付着することのそれぞれの可能性が考えられる。
【００３８】
第２に、レジスト樹脂６を除去し、窒化する。この窒化では、８００℃乃至１２００℃の窒素雰囲気中で３０秒間乃至４時間、シリコン膜２の表面をアニールする。これにより、トレンチ７において露出したシリコン膜２の表面に、シリコン窒化膜１５が絶縁膜として形成される。これに伴って、トレンチ７の側面に露出した部分について多結晶シリコン４も窒化されて、シリコン窒化膜２３が形成される。シリコン膜２やシリコン酸化膜３・多結晶シリコン４・シリコン窒化膜５のそれぞれの界面にある金属汚染物質は、シリコン膜２とシリコン窒化膜１５の界面に、若しくはシリコン窒化膜１５の内部に拡散・凝集して金属シリサイド９となる（図１２）。
【００３９】
実施の形態１と同様に、形成するシリコン窒化膜１５の厚みは、トレンチ７の底面に付着した金属汚染物質がシリコン膜２へ侵入する深さと、金属汚染物質をどこに凝集されるかとによって決めてもよい。
【００４０】
第３に、第２の工程で形成したシリコン窒化膜１５を、２０℃乃至１８０℃の燐酸系溶液により除去する。これに伴って金属シリサイド９も除去され、トレンチ７のシリコン膜２において窪み１１が形成される。この際には、トレンチ７の側面に露出している部分について第１の工程で形成されたシリコン窒化膜５も燐酸系溶液によって侵食される。また、シリコン窒化膜２３も燐酸系溶液によって除去される。このとき、シリコン酸化膜３は燐酸系溶液に反応しないため、シリコン酸化膜３が突出した形状１６をトレンチ７の側面に呈する（図１３）。
【００４１】
シリコン窒化膜１５の除去に、２０℃乃至１００℃のＨＦ溶液を用いてもよい。この場合においても同様に、金属シリサイド９を除去することができる。
【００４２】
第４に、酸化することで、トレンチ７に露出したシリコン膜２の表面にシリコン酸化膜１２を形成する。これに伴い、トレンチ７の側面に露出した部分について多結晶シリコン４も酸化され、シリコン酸化膜２２が形成される。その後、トレンチ７を埋め込みかつシリコン窒化膜５の表面上を覆う絶縁材料、例えばシリコン酸化膜１３が堆積される。前者と後者に堆積されたシリコン酸化膜１３は連続している（図１４）。
【００４３】
シリコン酸化膜１２の形成の際には、窪み１０に応力が発生して亀裂が生じる可能性も考えられる。しかし、シリコン酸化膜１３が埋め込まれたトレンチ７は素子分離のための構成として機能するため、亀裂の発生は当該機能に対して問題とならない。
【００４４】
第５に、実施の形態１で記載される第６乃至８の工程と同様に、半導体デバイスを作製する。
【００４５】
半導体デバイスの他の部分と比較してトレンチ７にかかる応力は大きくなると考えられる。このため、シリコン膜２とシリコン窒化膜１５の界面へとアニールによって拡散した金属汚染物質は、その界面に留められて凝集しやすくなる。また、３０秒間乃至４時間に設定されたアニール時間は、シリコン膜２とシリコン窒化膜１５の界面に金属汚染物質が到達するために十分な時間と考えられる。
【００４６】
例えばＦｅやＮｉ・Ｃｏ・Ｃｒについて、これらの金属汚染物質が拡散しなければならない距離を０．１ｍｍとする場合、１２００℃で１．２２秒乃至１８．３秒の拡散時間を、８００℃で２．６０秒乃至５３．６分の拡散時間をそれぞれ必要とする。また、拡散しなければならない距離を１ｍｍとする場合、１２００℃で２．０３分乃至３０．４分の拡散時間を、８００℃で４．３４分乃至８９．４時間の拡散時間をそれぞれ必要とする。このように、アニール時間は金属汚染物質の種類や温度・拡散距離により設定される。
【００４７】
上述の内容から、８００℃乃至１２００℃の窒素雰囲気中で３０秒間乃至４時間かけてシリコン膜２の表面をアニールすることで、領域Ｒ２の中の金属汚染物質はＲ１へ拡散し、シリコン膜２とシリコン窒化膜１５の界面で凝集しやすくなる。よって、半導体デバイスの作製過程で混入する金属汚染物質を取り除くことができ、半導体デバイスがもつ性能及び信頼性の低下を防止することができる。
【００４８】
シリコン膜２やシリコン酸化膜３・多結晶シリコン４・シリコン窒化膜５のそれぞれの界面に存在する金属汚染物質を取り除く場合のみならず、トレンチ７の底面に付着する金属汚染物質を取り除く場合にも、本実施の形態の特徴のうち８００℃乃至１２００℃の窒素雰囲気中でアニールすることが有効である。
【００４９】
上記第２の工程において、トレンチ７に露出したシリコン膜２の表面を、８００℃乃至１２００℃のアルゴン／酸素雰囲気中でアニールしてもよい。この場合、シリコン膜２の表面上が酸化されてシリコン酸化膜が絶縁膜として形成されるとともに、シリコン膜２とシリコン酸化膜との界面に微細な凹凸が形成される。これによって、そこに留まりやすくなった金属汚染物質は、シリコン酸化膜とシリコン膜２との界面で、若しくはシリコン酸化膜の内部で凝集して金属シリサイド９となる。その後、第３の工程において、シリコン酸化膜とともに金属シリサイド９がＨＦ系溶液により除去される。
【００５０】
実施の形態３．
本実施の形態では、トレンチ内部をエッチングする。図１５乃至図１７は、図１で示される位置Ｙ−Ｙでの概念的な断面図であり、ＳＯＩ基板上にＭＯＳデバイスを形成する過程が順に示される。
【００５１】
第１に、実施の形態１で記載される第１及び第２の工程と同様にＳＯＩ基板上に各種の膜を形成し、その後にトレンチ７を形成する（図３）。このとき、トレンチ７の底面に金属汚染物質が付着する可能性がある。
【００５２】
第２に、レジスト樹脂６を除去し、２０℃乃至１５０℃のアンモニア過水系溶液を用いて、トレンチ７に露出したシリコン膜２の表面をウェットエッチングする。これにより、シリコン膜２に付着した金属汚染物質を取り除くことができる。例えば、金属汚染物質のシリコン膜２への侵入深さが１０ｎｍ程度である場合には、ウェットエッチングにより除去するシリコン膜の厚みは１０ｎｍ乃至２０ｎｍであることが望ましい。アンモニア過水系溶液は多結晶シリコン４をもエッチングするため、トレンチ７の側面にある多結晶シリコン４とシリコン膜２のそれぞれの端面が退き、シリコン酸化膜３が突出した形状１４をトレンチ７の側面に呈する（図１５）。
【００５３】
第３に、トレンチ７に露出したシリコン膜２の表面を酸化してシリコン酸化膜１２を形成する。これに伴って、トレンチ７の側面に露出した部分について多結晶シリコン４も酸化されて、シリコン酸化膜２２が形成される（図１６）。その後、トレンチ７を埋め込みかつシリコン窒化膜５の表面上を覆う絶縁材料、例えばシリコン酸化膜１３が堆積される。前者と後者に堆積されたシリコン酸化膜１３は連続している（図１７）。
【００５４】
第４に、実施の形態１で記載される第６乃至第８の工程と同様に半導体デバイスを作製する。
【００５５】
アンモニア過水系溶液により、トレンチ７に露出したシリコン膜２の表面をエッチングすることで、トレンチ７の底面に付着した金属汚染物質を除去する。よって、半導体デバイスの作製過程で混入する金属汚染物質を取り除くことができ、半導体デバイスがもつ性能及び信頼性の低下を防止することができる。
【００５６】
上記第２の工程において、２０℃乃至１５０℃のアンモニア水溶液や２０℃乃至１５０℃のバッファードフッ酸（ＢＨＦ）溶液、２０℃乃至１５０℃の水酸化カリウム（ＫＯＨ）溶液等を用いて、トレンチ７に露出したシリコン膜２の表面をウェットエッチングしてもよい。この場合においても、上述した２０℃乃至１５０℃のアンモニア過水系溶液を用いたときと同様の効果を得ることができる。
【００５７】
上述した実施の形態１の第５の工程、実施の形態２の第４の工程、実施の形態３の第３の工程において、それぞれトレンチ７において露出したシリコン膜２の表面にシリコン酸化膜１２を形成することで、シリコン膜２のトレンチ７側のエッジ部分２５が曲面状になる（図６、図１４、図１６）。これにより、エッジ部２５が角張っている際に起る可能性のある電界集中を低減することができる。よって、半導体装置がもつ性能及び信頼性の低下を防止することができる。
【００５８】
上記いずれの実施の形態においてもシリコン酸化膜１２を形成しない場合が考えられるが、例えばシリコン酸化膜１２を形成することで電界集中を回避することができる。
【００５９】
実施の形態４．
本実施の形態では、低温でアニールを行う。図１８乃至図２２は、図１で示される位置Ｙ−Ｙでの概念的な断面図であり、ＳＯＩ基板上にＭＯＳデバイスを形成する過程を順に示す。
【００６０】
第１に、実施の形態１で記載される第１及び第２の工程と同様にＳＯＩ基板上に各種の膜を形成し、その後にトレンチ７を形成する（図３）。このとき、シリコン膜２やシリコン酸化膜３・多結晶シリコン４・シリコン窒化膜５を形成するそれぞれの段階で金属汚染物質が付着すること、またトレンチ７の底面に金属汚染物質が付着することのそれぞれの可能性が考えられる。
【００６１】
第２に、レジスト樹脂６を除去し、酸化することで、トレンチ７に露出したシリコン酸化膜８を形成する。これに伴って、トレンチ７の側面に露出した部分について多結晶シリコン４も酸化されて、シリコン酸化膜２１が形成される（図１８）。その後、トレンチ７を埋め込みかつシリコン窒化膜５の表面上を覆う絶縁材料、例えばシリコン酸化膜１３が堆積される。前者と後者に堆積されたシリコン酸化膜１３は連続している（図１９）。
【００６２】
第３に、第２の工程で形成したシリコン酸化膜１３をＣＭＰにより研磨して平坦化するとともに、シリコン窒化膜５の表面全体を露出させる（図２０）。このとき、トレンチ７の内部に残存するシリコン酸化膜８，１３，２１が分離酸化膜３０となる。そして、シリコン窒化膜５と多結晶シリコン４が除去される（図２１）。
【００６３】
第４に、第３の工程までで作製された半導体デバイス全体を６００℃以下で１時間以上アニールする。これにより、第１の工程で混入した金属汚染物質は、シリコン膜２とシリコン酸化膜８の界面で凝集して金属シリサイド１７ａ，１７ｂとなる。金属シリサイド１７ａは、トレンチ７の形成時に付着した金属汚染物質が凝集して、また金属シリサイド１７ｂは、シリコン膜２やシリコン酸化膜３・多結晶シリコン４・シリコン窒化膜５のそれぞれの界面に存在する金属汚染物質が拡散・凝集してそれぞれ形成される（図２２）。
【００６４】
第５に、シリコン酸化膜３，１３，２１の表面上に多結晶シリコン５０を堆積する。以下、実施の形態１の第８の工程と同様に半導体デバイスを作製する。
【００６５】
半導体デバイスの他の部分と比較して応力が大きくなるトレンチ７で金属汚染物質が留まりやすくなる。そして、そこで凝集した金属汚染物質は金属シリサイド１７ａ，１７ｂとなる。よって、デバイスとして働く主要部分（領域Ｒ２）には金属汚染物質がほとんど存在せず、半導体デバイスがもつ性能及び信頼性の低下を防止することができる。
【００６６】
上述した半導体デバイスの作製において、シリコン膜２にウェル領域を形成する必要がある場合には、第３の工程と第４の工程の間、すなわち図２１に示される状態で、シリコン膜２にシリコン酸化膜３側から不純物の注入を行ってウェル領域を形成してもよい。この場合、第４の工程で行うアニールによって、ウェル領域に注入された不純物は金属汚染物質とともに拡散し、ウェル領域の不純物濃度が設定値からずれる可能性がある。このため、アニールの後にウェル領域の不純物濃度を再調整することが望ましい。
【００６７】
シリコン膜２にウェル領域を形成する必要がある場合には、第４の工程の後で前記シリコン膜２にウェル領域を形成してもよい。この場合、ウェル領域の不純物濃度を再調整する必要がなく、よって工程が単純化される。
【００６８】
実施の形態１の第７の工程（実施の形態２の第４の工程又は実施の形態３の第５の工程において採用される場合を含む）において、シリコン酸化膜３を除去する前に本実施の形態の第４の工程で説明したアニールの方法を適用することで、より効果的に半導体デバイスがもつ性能及び信頼性の低下を防止することができる。
【００６９】
上述いずれの実施の形態においても、トレンチ７に絶縁材料１３を埋め込んだ後に、表面に露出した絶縁材料１３のシリコン酸化膜２側を曲面形状にしてもよい。図２３には、例えば図８に対応させて、表面に露出した絶縁材料１３のシリコン酸化膜２側の部分２６が曲面形状を呈する場合が示されている。
【００７０】
絶縁材料１３の部分２６が曲面形状を呈する場合には、絶縁材料１３の部分２６のシリコン膜２の表面に対する傾斜が緩やかになる。よって、ゲートを形成するプロセスが容易になる。
【図面の簡単な説明】
【００７１】
【図１】半導体装置を示す概念的な平面図である。
【図２】実施の形態１で説明する、製造段階での半導体装置を示す断面図である。
【図３】実施の形態１で説明する、製造段階での半導体装置を示す断面図である。
【図４】実施の形態１で説明する、製造段階での半導体装置を示す断面図である。
【図５】実施の形態１で説明する、製造段階での半導体装置を示す断面図である。
【図６】実施の形態１で説明する、製造段階での半導体装置を示す断面図である。
【図７】実施の形態１で説明する、製造段階での半導体装置を示す断面図である。
【図８】実施の形態１で説明する、製造段階での半導体装置を示す断面図である。
【図９】実施の形態１で説明する、製造段階での半導体装置を示す断面図である。
【図１０】実施の形態１で説明する、製造段階での半導体装置を示す断面図である。
【図１１】実施の形態１で説明する、製造される半導体装置を示す断面図である。
【図１２】実施の形態２で説明する、製造段階での半導体装置を示す断面図である。
【図１３】実施の形態２で説明する、製造段階での半導体装置を示す断面図である。
【図１４】実施の形態２で説明する、製造段階での半導体装置を示す断面図である。
【図１５】実施の形態３で説明する、製造段階での半導体装置を示す断面図である。
【図１６】実施の形態３で説明する、製造段階での半導体装置を示す断面図である。
【図１７】実施の形態３で説明する、製造段階での半導体装置を示す断面図である。
【図１８】実施の形態４で説明する、製造段階での半導体装置を示す断面図である。
【図１９】実施の形態４で説明する、製造段階での半導体装置を示す断面図である。
【図２０】実施の形態４で説明する、製造段階での半導体装置を示す断面図である。
【図２１】実施の形態４で説明する、製造段階での半導体装置を示す断面図である。
【図２２】実施の形態４で説明する、製造段階での半導体装置を示す断面図である。
【図２３】絶縁材料およびシリコン膜が曲面形状を呈する、製造段階での半導体装置を示す断面図である。
【図２４】実施の形態１で説明する、Ｆｅの温度と拡散距離の関係を示す図である。
【図２５】実施の形態１で説明する、Ｎｉの温度と拡散距離の関係を示す図である。
【図２６】実施の形態１で説明する、Ｃｏの温度と拡散距離の関係を示す図である。
【図２７】実施の形態１で説明する、Ｔｉの温度と拡散距離の関係を示す図である。
【図２８】実施の形態１で説明する、Ａｌの温度と拡散距離の関係を示す図である。
【図２９】実施の形態１で説明する、Ｃｒの温度と拡散距離の関係を示す図である。
【符号の説明】
【００７２】
１  酸化シリコン基板、２  シリコン膜、３，８，１２，１３，１５，２１，２２，２３  シリコン酸化膜、４  多結晶シリコン、５  シリコン窒化膜、７  トレンチ、Ｒ１  領域。
【図１】
2005142319.tif 000003
【図２】
2005142319.tif 000004
【図３】
2005142319.tif 000005
【図４】
2005142319.tif 000006
【図５】
2005142319.tif 000007
【図６】
2005142319.tif 000008
【図７】
2005142319.tif 000009
【図８】
2005142319.tif 000010
【図９】
2005142319.tif 000011
【図１０】
2005142319.tif 000012
【図１１】
2005142319.tif 000013
【図１２】
2005142319.tif 000014
【図１３】
2005142319.tif 000015
【図１４】
2005142319.tif 000016
【図１５】
2005142319.tif 000017
【図１６】
2005142319.tif 000018
【図１７】
2005142319.tif 000019
【図１８】
2005142319.tif 000020
【図１９】
2005142319.tif 000021
【図２０】
2005142319.tif 000022
【図２１】
2005142319.tif 000023
【図２２】
2005142319.tif 000024
【図２３】
2005142319.tif 000025
【図２４】
2005142319.tif 000026
【図２５】
2005142319.tif 000027
【図２６】
2005142319.tif 000028
【図２７】
2005142319.tif 000029
【図２８】
2005142319.tif 000030
【図２９】
2005142319.tif 000031