(57)【要約】【課題】  ビアホールを小径とした場合であってもビアホールへの導電材料の充填性を高めることを目的とする。【解決手段】  積層セラミックコンデンサ１０のビア電極２８は、電極積層体ＥＳおよび表層積層体ＳＳからなる積層体ＣＳに表層積層体ＳＳ側からレーザビーム５０を照射してビアホール２６を形成し、このビアホール２６に導電材料ＧＭを充填することによって設けられる。このビアホール２６は、表層積層体ＳＳにおける径が電極積層体ＥＳにおける径よりも大きくなるように形成される。【選択図】  図８
2005123415.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と、内部電極層と、該内部電極層に導通するビア電極とを有するコンデンサを製造する方法であって、
（ａ）内部電極層と誘電体層とを交互に複数積層して電極積層部を形成すると共に、該電極積層部に誘電体層を積層し、該誘電体層を表層部として形成する工程と、
（ｂ）該表層部および前記電極積層部を貫通するビアホールを形成する工程と、
（ｃ）該ビアホールに導電材料を充填することにより、前記電極積層部の前記内部電極層に接するビア電極を形成する工程と
を備え、
前記工程（ｂ）は、前記表層部における前記ビアホールの径が前記電極積層部における前記ビアホールの径よりも大きくなるように、前記ビアホールを形成し、
前記工程（ｃ）は、前記表層部側から前記ビアホールへの導電材料の充填を行なう
コンデンサの製造方法。
【請求項２】
前記工程（ｂ）において前記表層部に形成されるビアホールは、前記電極積層部に近づくにつれて次第に縮径された形状を有する請求項１に記載のコンデンサの製造方法。
【請求項３】
前記工程（ｂ）において前記電極積層部に形成されるビアホールは、最小径と最大径の比の値ｒ１が、１＜ｒ１＜１．２である請求項１または２に記載のコンデンサの製造方法。
【請求項４】
前記工程（ｂ）において前記表層部に形成されるビアホールは、最小径と最大径の比の値ｒ２が、１.１＜ｒ２＜２である請求項１ないし３のいずれかに記載のコンデンサの製造方法。
【請求項５】
前記工程（ａ）において形成される表層部が３０μｍ〜３００μｍの厚みを有する請求項１ないし４のいずれかに記載のコンデンサの製造方法。
【請求項６】
前記工程（ｂ）は、前記積層によって形成された表層部および電極積層部に表層部側からレーザを照射することにより、前記ビアホールを形成する工程である請求項１ないし５のいずれかに記載のコンデンサの製造方法。
【請求項７】
前記工程（ｂ）は、前記レーザを照射する際のレーザ焦点が前記表層部内に位置するように前記レーザを照射する請求項６に記載のコンデンサの製造方法。
【請求項８】
前記工程（ｂ）は、前記レーザの照射条件を、前記ビアホールの形成が進むにつれて変化させる請求項６に記載のコンデンサの製造方法。
【請求項９】
請求項８に記載のコンデンサの製造方法であって、
前記変化させるレーザの照射条件をレーザのパルスエネルギとし、
前記レーザの照射開始から所定時間経過後に、該レーザのパルスエネルギの値を、それまでの値よりも高い値に変えて、前記レーザを照射する
コンデンサの製造方法。
【請求項１０】
前記レーザの照射開始から所定時間経過後に、該レーザのパルスエネルギの値を、それまでの値よりも高い値に変えると共に、該レーザのパルス幅の値を、それまでの値よりも小さな値に変えて、前記レーザを照射する請求項８または９に記載のコンデンサの製造方法。
【請求項１１】
内部電極層と誘電体層とが交互に複数積層された電極積層部と、該電極積層部に積層された誘電体層によって構成された表層部と、該表層部および前記電極積層部を貫通して前記内部電極層に導通するビア電極とを有するコンデンサであって、
前記表層部における前記ビア電極の径が、前記電極積層部における前記ビア電極の径よりも大きくされた
コンデンサ。
【請求項１２】
前記表層部におけるビア電極の径が、前記電極積層部に向かうにつれて次第に小さくされた請求項１１に記載のコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部電極層と誘電体層とを交互に複数積層させたコンデンサ、特に、内部電極層の導通にビア電極が用いられている積層コンデンサに関するものである。
【背景技術】
【０００２】
上記のような積層コンデンサでは、ビア電極は、従来、内部電極層と誘電体層とを交互に複数積層してなる積層体に該積層体を貫通するビアホールを形成し、このビアホールに導電物を充填することによって形成されていた（例えば、特許文献１を参照）。
【０００３】
【特許文献１】特開２００３−１５８０３０号公報
【０００４】
他方、上記のような積層コンデンサでは、以下［１］〜［２］のようなコンデンサの基本性能を確保することが求められている。
［１］ビアホールによる内部電極層および誘電体層の貫通面積を小さくして、十分な静電容量を確保する。
［２］多数のビア電極を設置することにより、インダクタンスを低減する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
これらの基本性能を確保するためには、積層体に形成されるビアホールを小径とすることが望ましいものの、上記した従来の積層体を貫通する手法によって小径のビアホールに導電物を充填しようとすると、次のような難点があった。
静電容量の高いコンデンサを実現しようとすると、当然に内部電極層と誘電体層の積層数が増加するので積層体全体の厚みが厚くなり、形成されるビアホール長も長くなる。よって、ビアホールが小径であればあるほど、ビアホールの底部や内壁に導電物の未充填部分が生じ易く、こうした未充填部分において内部電極層がビア電極に導通されないという事態が生じ得る。こうした事態を回避するには、ビアホール全体の径を大きくして導電物の充填性を高めればよいが、上記［１］〜［２］のコンデンサの性能を維持することができなくなってしまうため、現実的な解決にはならない。
【０００６】
そこで本発明は、上記の課題を解決し、ビアホールを小径とした場合であってもビアホールへの導電材料の充填性を高めることを目的として、以下の構成を採った。
【課題を解決するための手段】
【０００７】
本発明のコンデンサの製造方法は、
誘電体層と、内部電極層と、該内部電極層に導通するビア電極とを有するコンデンサを製造する方法であって、
（ａ）内部電極層と誘電体層とを交互に複数積層して電極積層部を形成すると共に、該電極積層部に誘電体層を積層し、該誘電体層を表層部として形成する工程と、
（ｂ）該表層部および前記電極積層部を貫通するビアホールを形成する工程と、
（ｃ）該ビアホールに導電材料を充填することにより、前記電極積層部の前記内部電極層に接するビア電極を形成する工程と
を備え、
前記工程（ｂ）は、前記表層部における前記ビアホールの径が前記電極積層部における前記ビアホールの径よりも大きくなるように、前記ビアホールを形成し、
前記工程（ｃ）は、前記表層部側から前記ビアホールへの導電材料の充填を行なう
ことを要旨とする。
【０００８】
上記発明のコンデンサの製造方法では、表層部および電極積層部を貫通するビアホールを、表層部におけるビアホールの径が電極積層部におけるビアホールの径よりも大きくなるように形成する。このように形成されたビアホールに表層部側から導電材料を充填すると、電極積層部に向かおうとする導電材料の流速や容量が増大するため、導電材料がビアホールの隅々まで行き渡り易くなる。従って、ビアホールが小径であってもビアホールへの導電材料の充填性を高めることが可能となる。この結果、ビア電極と内部電極層との導通の確実性を高めることができる。加えて、内部電極層を有する電極積層部においては、ビアホールが小径であることから、上記［１］〜［２］のようなコンデンサの基本性能を維持することができる。
【０００９】
工程（ｂ）において表層部に形成されるビアホールが、電極積層部に近づくにつれて次第に縮径された形状を有することも好適である。こうすれば、表層部におけるビアホールの径は電極積層部に向かうにつれて次第に小さくなるので、表層部側からビアホールに充填された導電材料を、表層部におけるビアホールの内壁に形成された傾斜によって、電極積層部にスムーズに案内することが可能となる。従って、ビアホールへの導電材料の充填性をより高めることができる。
【００１０】
工程（ｂ）において電極積層部に形成されるビアホールは、最小径と最大径の比の値ｒ１が、１＜ｒ１＜１．２であることが望ましい。こうすれば、電極積層部にほぼ真っ直ぐなビアホールが形成されるので、形成範囲に存在する内部電極層に導電材料が行き渡り易くなる。
【００１１】
工程（ｂ）において表層部に形成されるビアホールは、最小径と最大径の比の値ｒ２が、１.１＜ｒ２＜２であることが望ましい。表層部におけるビアホールの拡径度合いがこの程度に抑えられれば、表層部および電極積層部に十分なビアホール数を確保することが可能となり、多数のビア電極を備えたコンデンサを製造することができる。
【００１２】
工程（ａ）において形成される表層部が３０μｍ〜３００μｍの厚みを有することも好適である。こうすれば、表層部に大径のビアホールを適度な長さで形成することができる。
【００１３】
工程（ｂ）を、積層によって形成された表層部および電極積層部に表層部側からレーザを照射することにより、ビアホールを形成する工程としてもよい。こうすれば、ビアホールの形成を効率良く行なうことができる。
【００１４】
レーザの照射によってビアホールを形成する場合には、レーザを照射する際のレーザ焦点が表層部内に位置するようにレーザを照射することが好ましい。こうすれば、レーザの照射範囲は、焦点手前の表層部において、焦点以降よりも大きくなる。従って、焦点手前の表層部におけるビアホールの径を電極積層部におけるビアホールの径よりも大きくすることができる。この場合において、表層部内のレーザ焦点を、表層部のレーザが照射される側の表面から３０μｍ以上隔たった位置とすれば、表層部に大径のビアホールを適度な長さで形成することができる。
【００１５】
また、レーザの照射条件をビアホールの形成が進むにつれて変化させてもよい。この照射条件としては、例えば、レーザのパルスエネルギやパルス幅，パルス周期，ショット数等を考えることができる。こうした照射条件をビアホールの形成が進むにつれて変化させることにより、表層部に電極積層部よりも大径のビアホールを形成することが可能となる。
【００１６】
変化させるレーザの照射条件をレーザのパルスエネルギとした場合には、レーザの照射開始から所定時間経過後に、該レーザのパルスエネルギの値を、それまでの値よりも高い値に変えればよく、それまでの値よりも２０％以上高い値に変えることがより好ましい。また、レーザの照射開始から所定時間経過後に、該レーザのパルスエネルギの値を、それまでの値よりも高い値に変えると共に、該レーザのパルス幅の値を、それまでの値よりも小さな値（より好ましくは、それまでの値の３０％以下の値）に変えて、レーザを照射することも好適である。
【００１７】
本発明のコンデンサは、
内部電極層と誘電体層とが交互に複数積層された電極積層部と、該電極積層部に積層された誘電体層によって構成された表層部と、該表層部および前記電極積層部を貫通して前記内部電極層に導通するビア電極とを有するコンデンサであって、
前記表層部における前記ビア電極の径が、前記電極積層部における前記ビア電極の径よりも大きくされたことを要旨とする。
【００１８】
上記発明のコンデンサでは、表層部におけるビア電極の径が、電極積層部におけるビア電極の径よりも大きくされている。従って、電極積層部におけるビア電極を小径とすることにより、上記［１］〜［２］のようなコンデンサの基本性能を維持することが可能となると共に、表層部におけるビア電極を大径とすることにより、電極積層部内の内部電極層とビア電極との導通の確実性を高めることができる。
【００１９】
表層部におけるビア電極の径が、電極積層部に向かうにつれて次第に小さくされていることも、電極積層部内の内部電極層とビア電極との導通の確実性をより高めることができる点で好適である。
【発明を実施するための最良の形態】
【００２０】
以上説明した本発明の構成および作用を一層明らかにするために、以下、本発明の実施の形態を、以下の順序で説明する。
Ａ．実施例
Ａ−１．積層セラミックコンデンサ１０の構成
Ａ−２．積層セラミックコンデンサ１０の製造工程
Ａ−３．作用効果
Ｂ．変形例
【００２１】
Ａ．実施例：
Ａ−１．積層セラミックコンデンサ１０の全体構成：
図１は本発明の実施例である積層セラミックコンデンサ１０を模式的に示す説明図であり、図１（Ａ），図１（Ｂ）は、それぞれ、積層セラミックコンデンサ１０の表面１０ａ，裏面１０ｂを表わしている。図２は図１に示す積層セラミックコンデンサ１０を２−２線に沿って切断したときの矢視断面形状を示す説明図であり、図３は図２におけるＲ−３部の拡大断面を示す説明図である。
【００２２】
図示するように、積層セラミックコンデンサ１０は、電極積層部１２と、この電極積層部１２上に積層された表層部１４とから構成されている。この表層部１４の上面は積層セラミックコンデンサ１０の表面１０ａを形成し、電極積層部１２の底面は積層セラミックコンデンサ１０の裏面１０ｂを形成している。
【００２３】
電極積層部１２は、内部電極２４と誘電体としてのセラミック層２２とが交互に多数積層された構造（以下、多層構造という）を有する。このため、各セラミック層２２は内部電極２４の間に挟まれた状態とされている。また、表層部１４は、セラミック層２２よりも厚みの厚いセラミック層２３によって構成されている。
【００２４】
積層セラミックコンデンサ１０は、外部の電源や回路等に接続されるビア電極２８を備える。ビア電極２８は、積層セラミックコンデンサ１０の表面１０ａから裏面１０ｂまでを貫通する形状（換言すれば、表層部１４および電極積層部１２を貫通する形状）を有し、所定の間隔で多数個形成されている。各ビア電極２８には、電極積層部１２における内部電極２４が、一層おきに導通されている。
【００２５】
表層部１４におけるビア電極２８の径は、電極積層部１２におけるビア電極２８の径よりも大きくされている。また、表層部１４におけるビア電極２８の径は、表面１０ａから電極積層部１２に向かうにつれて次第に小さくされている。
【００２６】
ビア電極２８から各内部電極２４に電圧を加えると、セラミック層２２の分極作用が生じる。これにより、内部電極２４における正の電荷，負の電荷はセラミック層２２側に誘起される。電圧の印加を止めてもセラミック層２２は分極したままの状態に保持される。これにより、図３に示すように、二つの内部電極２４の間に電荷を蓄えることができる。多層構造の積層セラミックコンデンサ１０では、上記のように電荷が蓄積される部位が階層的に多数形成される。従って、この積層セラミックコンデンサ１０によれば、小型で大きな静電容量を実現することができる。
【００２７】
Ａ−２．積層セラミックコンデンサ１０の製造工程：
積層セラミックコンデンサ１０は、図４に示すステップＳ１００〜Ｓ１８０の各工程を経て製造される。以下、各工程の内容につき、図５ないし図９を適宜参照しながら、工程順に説明する。
【００２８】
まず、ＰＥＴ（ポリエチレンテレフタレート）フィルム等の長尺状のキャリアフィルムにチタン酸バリウムなどから成るセラミックスラリを均一に薄く塗布して乾燥させる。これにより、キャリアフィルム上に薄いセラミック層２２が形成される（ステップＳ１００）。
【００２９】
次に、セラミック層２２の表面に、スクリーン印刷などによってＡｇ製の電極パターンを印刷する。これにより、セラミック層２２上に内部電極２４が形成される（ステップＳ１１０）。なお、セラミック層２２の表面には、電極パターンが印刷されていない部分（内部電極２４を有しない部分）もあり、この部分のことを窓部２５という。
【００３０】
次に、上記のセラミック層２２および内部電極２４が形成された長尺状のキャリアフィルムを搬送させながら一定形状に切り出す。こうした切り出しにより、セラミック層２２，内部電極２４から構成された積層用シート２０が、多数枚、形成される（ステップＳ１１５）。
【００３１】
次に、他のキャリアフィルムを用意し、このキャリアフィルムにセラミックスラリを厚めに塗布して乾燥させる。これにより、キャリアフィルム上に、上記のセラミック層２２よりも厚いセラミック層２３が形成される（ステップＳ１２０）。次に、上記のセラミック層２３が形成されたキャリアフィルムを、上記のセラミック層２２および内部電極２４が形成されたキャリアフィルムの場合と略同一形状に切り出す。こうした切り出しにより、セラミック層２３から構成された表層シート２１が、多数枚、形成される（ステップＳ１２５）。
【００３２】
次に、ステップＳ１２５で形成された複数枚の表層シート２１を、キャリアフィルムを剥離しつつ所望の枚数順次に積層して表層積層体ＳＳを形成する（ステップＳ１３０）。この表層積層体ＳＳが既述した表層部１４として機能する。続いて、この表層積層体ＳＳに、ステップＳ１１５で形成された積層用シート２０を、キャリアフィルムを剥離しつつ所望の枚数順次に積層して、積層体ＣＳを形成する（ステップＳ１４０）。積層体ＣＳのうち、積層用シート２０が積層された部分である電極積層体ＥＳは、既述した電極積層部１２として機能する。こうして形成された積層体ＣＳの縦断面を図５に模式的に示した。なお、本実施例では、１００枚の積層用シート２０を積層して厚みｋ１が約５００μｍの電極積層体ＥＳを形成し、製造後の積層セラミックコンデンサ１０において十分な静電容量を確保している。一方、セラミック層２３からなる表層積層体ＳＳは、本実施例では、表層シート２１が５枚積層されたものであり、その厚みｋ２は、本実施例では約１５０μｍとされている。
【００３３】
次に、レーザ加工機を用いて、上記の積層体ＣＳに導電材料充填用のビアホール２６を形成する（ステップＳ１５０）。このビアホール２６の形成に用いられるレーザ加工機４０の概略構成を図６に示した。
【００３４】
レーザ加工機４０は、周知のＣＯ２レーザを用いた加工機であり、パルス発振によってレーザビーム５０を出力する発振器４２と、出力されたレーザビーム５０を反射ないし集束する光学系ＬＭ（具体的にはミラー４４，４６およびレンズ４８）と、集束後のレーザビーム５０が照射される位置に配置されたテーブル５６と、上記の発振器４２，光学系ＬＭ，テーブル５６の動作を制御する制御装置５２とを備える。制御装置５２は、光学系ＬＭに対して制御信号を発することによりレーザビーム５０の照射位置を制御する。また、制御装置５２の入力側には、発振器４２，光学系ＬＭ，テーブル５６の動作内容を設定する設定部５４が接続されている。発振器４２から出力されたレーザビーム５０は、ミラー４４によって水平方向に反射され、更にミラー４６によって垂直方向に反射された後、レンズ４８を通過し、テーブル５６上に配置された積層体ＣＳに照射される。なお、上記のレーザ加工機４０として、ＣＯ２レーザ以外のレーザ加工機（例えば、ＹＡＧレーザ）を用いても差し支えない。
【００３５】
本実施例では、制御装置５２からの制御信号に基づいてミラー４４の角度の変更やテーブル５６の移動により、積層体ＣＳ上の異なる位置にレーザビーム５０を照射することを可能としているが、勿論、制御装置５２からの制御信号に基づいて光学系ＬＭを移動させることにより、レーザビーム５０の積層体ＣＳへの照射位置を変更することとしても差し支えない。なお、積層体ＣＳへのレーザビーム５０の照射条件（例えば、後述するパルスエネルギＥやパルス幅Ｂ等）は、設定部５４における設定内容に応じて適宜変更することができる。
【００３６】
図５に示したように、上記の積層体ＣＳでは、各積層用シート２０に設けられた窓部２５が、一層おきに同じ水平位置に配置されている。上記のレーザ加工機４０は、この同じ水平位置に配置された窓部２５の中心を結ぶ軸線（図５における一点鎖線）に沿って、各孔形成位置Ｐ１，Ｐ２，Ｐ３，Ｐ４，・・に、レーザビーム５０を照射する。これにより、上記軸線上に位置するセラミック層２３，内部電極２４，セラミック層２２が溶融され、上記軸線の周囲に、積層体ＣＳの表面（表層積層体ＳＳの上面２１ａ）から裏面（電極積層体ＥＳの底面）までを貫通するビアホール２６が形成される。
【００３７】
なお、模式図である図５では、積層体ＣＳの４つの孔形成位置Ｐ１，Ｐ２，Ｐ３，Ｐ４にレーザビーム５０が照射される様子を表わしているが、実際には、レーザビーム５０の照射は、１枚の積層用シート２０の２５００箇所に設けられた全ての窓部２５について行なわれる。従って、ビアホール２６は積層体ＣＳの５０００箇所に形成される。
【００３８】
照射されるレーザビーム５０の焦点Ｆ（以下、レーザ焦点Ｆという）は、各孔形成位置Ｐ１，Ｐ２，Ｐ３，Ｐ４，・・において、表層積層体ＳＳのセラミック層２３内に合わせられる。孔形成位置Ｐ４におけるレーザ焦点Ｆの位置を一例として図７に示した。図７（Ａ）に示すように、レーザ焦点Ｆは、積層体ＣＳのレーザビーム５０が照射される側の表面（表層積層体ＳＳの上面２１ａ）から、レーザ光軸に沿って距離Ｌだけ隔たった位置に設定されている。本実施例では、距離Ｌの値を、表層積層体ＳＳの厚みｋ２と同じ値である約１５０μｍとしている。他の孔形成位置Ｐ１，Ｐ２，Ｐ３・・・におけるレーザ焦点Ｆも、孔形成位置Ｐ４と同様に、上面２１ａからレーザ光軸に沿って距離Ｌだけ隔たった位置に設定されている。
【００３９】
このようにレーザ焦点Ｆを設定した上で、図７（Ｂ）に示すようにレーザビーム５０を照射すると、レーザビーム５０の照射範囲は、レーザ焦点Ｆよりも手前に位置するセラミック層２３において、レーザ焦点Ｆ以降に位置する電極積層体ＥＳよりも大きくなる。このため、セラミック層２３に貫通形成されるビアホールの径は、電極積層体ＥＳに貫通形成されるビアホールの径よりも大きくなる。このような照射を継続することにより、積層体ＣＳ内部のセラミック層２３，内部電極２４，セラミック層２２が溶融され、各孔形成位置Ｐ１，Ｐ２，Ｐ３，Ｐ４，・・に形成される途中穴の深さが徐々に深くなっていき、やがて、図８に示すように、積層体ＣＳの各孔形成位置Ｐ１，Ｐ２，Ｐ３，Ｐ４，・・に、セラミック層２３における径が電極積層体ＥＳにおける径よりも大きいビアホール２６が形成される。
【００４０】
このように照射した場合、レーザ焦点Ｆよりも手前のセラミック層２３には、レーザビーム５０の集光軌跡に倣った形状のビアホール２６が形成される。このため、図８に示すように、セラミック層２３におけるビアホール２６は、表層積層体ＳＳの上面２１ａから電極積層体ＥＳに近づくにつれて次第に縮径され、このビアホール２６を構成する周壁２３ｓには、内部電極２４やセラミック層２２の位置する下方向に向かう傾斜が付与される。
【００４１】
図４に戻って説明する。こうして積層体ＣＳにビアホール２６を形成した後、積層体ＣＳの各ビアホール２６に導電材料ＧＭを充填する（ステップＳ１６０）。図９は導電材料ＧＭが充填された状態の積層体ＣＳを示している。充填された導電材料ＧＭは、やがて、内部電極２４の溶融によって形成された端部２４ｔに接触した状態で固化する。このように固化した導電材料ＧＭが、内部電極２４に電圧を供給するビア電極２８として機能する。
【００４２】
本実施例では、適度に粘度の高いペースト状のＡｇを導電材料ＧＭとして用い、この導電材料ＧＭを、表層積層体ＳＳの上面２１ａ側からビアホール２６内に圧入することによって、ビアホール２６に導電材料ＧＭを充填することとしている。勿論、圧入以外の手法（例えば、印刷や吸引）によって、ビアホール２６への導電材料ＧＭの充填を実現することも可能である。
【００４３】
次に、こうして得られた積層体ＣＳを高温・高圧プレスによって圧着した後、積層体ＣＳの表面（表層積層体ＳＳの上面２１ａ）ないし裏面（電極積層体ＥＳの底面）に露出したビア電極２８に表面電極を形成する（ステップＳ１７０）。表面電極の形成は、導電材料の表装印刷などの手法によって行なうことができる。次に、積層体ＣＳに、使用される積層セラミックコンデンサ１０の大きさに合わせて溝を入れ、溝入れ後の積層体ＣＳを脱脂した後に焼成する（ステップＳ１８０）。こうした焼成の後、溝に沿ったブレークによる個片化により、図１，図２に示したような積層セラミックコンデンサ１０が形成される。
【００４４】
Ａ−３．作用効果：
以上説明した実施例によれば、少なくとも、以下（イ）〜（ハ）に列記したような作用効果を奏する。
【００４５】
（イ）上記実施例の積層セラミックコンデンサ１０の製造方法では、表層積層体ＳＳおよび電極積層体ＥＳからなる積層体ＣＳを貫通するビアホール２６を、表層積層体ＳＳにおける径が電極積層体ＥＳにおける径よりも大きくなるように形成する。このように形成されたビアホール２６に表層積層体ＳＳの上面２１ａ側から導電材料ＧＭを充填すると、電極積層体ＥＳに向かおうとする導電材料ＧＭの流速や容量が増大するため、導電材料ＧＭがビアホール２６の隅々まで行き渡り易くなる。従って、電極積層体ＥＳにおけるビアホール２６を小径とした場合であっても、ビアホール２６への導電材料ＧＭの充填性を高めることが可能となる。この結果、製造された積層セラミックコンデンサ１０において、以下［１］〜［２］のようなコンデンサの基本性能（小径のビア電極２８によって実現される性能）を維持しつつ、ビア電極２８と内部電極２４との導通の確実性を高めることができる。
［１］ビアホール２６の形成の際に内部電極２４およびセラミック層２２が溶融される面積を小さくして、十分な静電容量を確保する。
［２］多数のビア電極２８を設置することにより、インダクタンスを低減する。
【００４６】
（ロ）上記実施例の積層セラミックコンデンサ１０の製造方法では、表層積層体ＳＳに形成されるビアホール２６が、電極積層体ＥＳに近づくにつれて次第に縮径された形状を有する。こうすれば、表層積層体ＳＳにおけるビアホール２６の径が電極積層体ＥＳに向かうにつれて次第に小さくなるので、表層積層体ＳＳの上面２１ａ側から充填された導電材料ＧＭを、表層積層体ＳＳにおけるビアホール２６を構成する周壁２３ｓに付与された傾斜によって、電極積層体ＥＳにスムーズに案内することが可能となる。従って、ビアホール２６への導電材料ＧＭの充填性をより高めることができる。この結果、製造された積層セラミックコンデンサ１０において、ビア電極２８と内部電極２４との導通の確実性をより高めることができる。
【００４７】
（ハ）上記実施例の積層セラミックコンデンサ１０の製造方法では、表層積層体ＳＳおよび電極積層体ＥＳからなる積層体ＣＳに、表層積層体ＳＳ側から、レーザ焦点Ｆを表層積層体ＳＳのセラミック層２３内に合わせて、レーザビーム５０を照射することにより、ビアホール２６を形成する。従って、表層積層体ＳＳにおける径が電極積層体ＥＳにおける径よりも大きなビアホール２６の形成を効率良く行なうことができる。
【００４８】
（ニ）上記実施例の積層セラミックコンデンサ１０の製造方法では、表層積層体ＳＳの厚みｋ２の値を約１５０μｍとし、表層積層体ＳＳの上面２１ａからレーザ焦点Ｆまでの距離Ｌの値を、厚みｋ２の値と同じ約１５０μｍとした。このため、表層積層体ＳＳには、大径のビアホール２６が、約１５０μｍの長さで形成される。従って、表層積層体ＳＳに形成される大径のビアホール２６の長さを適度に確保することが可能となる。この結果、表層積層体ＳＳ側から充填された導電材料ＧＭが電極積層体ＥＳに向かい易くなる。
【００４９】
Ｂ．変形例：
以上、本発明の実施の形態を実施例を用いて説明したが、本発明は上記実施例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。
【００５０】
例えば、図４のステップＳ１２０〜Ｓ１２５の工程において製造される表層積層体ＳＳの厚みｋ２については、キャリアフィルムへのセラミックスラリの塗布厚や表層シート２１の積層数を調整することによって、適宜変更することができる。この場合、表層積層体ＳＳの厚みｋ２は、表層積層体ＳＳに形成される大径のビアホール２６の長さを適度に確保するという観点から、３０μｍ以上の値とすることが好ましく、積層体ＣＳの薄型化の観点から、３００μｍ以下の値とすることが好ましい。上記実施例よりも厚みｋ２の厚い表層積層体ＳＳ１を備えた積層体ＣＳ１を第１変形例として図１０に示した。この図１０は、積層体ＣＳ１の一部を図７（Ａ）に対応する図で表わしたものである。なお、以下の各変形例の説明においては、上記実施例と共通の各部につき、符号の十の位以下を実施例と同じ数字ないし英字を用いて表わし、その説明を省略している。こうした第１変形例としての構成において、表層積層体ＳＳ１の上面９２１ａからレーザ焦点Ｆまでの距離Ｌの値は、約３０μｍ以上、表層積層体ＳＳ１の厚みの値以下とすることが好ましい。こうすれば、電極積層体ＥＳの内部電極２４を不要に（広範囲に亘って）溶融することなく、表層積層体ＳＳ１に形成される大径のビアホール９２６の長さを適度に確保することができるからである。
【００５１】
上記実施例では、照射されるレーザビーム５０のレーザ焦点Ｆを表層積層体ＳＳの内部に合わせることにより、表層積層体ＳＳにおける径が電極積層体ＥＳにおける径よりも大きなビアホール２６を形成したが、このようなビアホール２６の形成を他の手法によって実現してもよい。こうした他の手法の一例として、レーザビーム５０の１ショット当たりのパルスエネルギＥをビアホール２６の形成加工が進むにつれて変化させて、レーザビーム５０を照射する手法を、第２変形例として図１１に示した。この第２変形例では、上記実施例と同様に、積層体ＣＳに対して表層積層体ＳＳの上面２１ａ側からレーザビーム５０を照射することとしている。図１１では、レーザビーム５０の照射開始後にパルスエネルギＥが変化する様子をタイムチャートを用いて表わしている。図１１（Ａ）に示すように、レーザビーム５０のパルスエネルギＥは、照射開始時点ｔ０においては値Ｅ１とされ、照射開始時点ｔ０から所定時間が経過した時点ｔ１（ビアホール２６の形成加工がある程度進んだ時点）においては、値Ｅ１よりも５０％高い値Ｅ２に変更されている。これにより、レーザビーム５０の直進性は、時点ｔ０から時点ｔ１までの間において、時点ｔ１以後よりも弱い。従って、時点ｔ０から時点ｔ１までの間において、積層体ＣＳに小径のビアホール２６を形成し、時点ｔ１以後において、加工時間を制御することにより、表層積層体ＳＳにのみ大径のビアホール２６を形成することができる。なお、第２変形例では、積層体ＣＳに小径のビアホール２６を形成した後、表層積層体ＳＳに大径のビアホール２６を形成したが、加工順序を入れ替えて、表層積層体ＳＳに大径のビアホール２６を形成した後、積層体ＣＳに小径のビアホール２６を形成することとしても差し支えない。このようなビアホールの形成は、例えば、図１１（Ａ）において、照射開始時点ｔ０におけるパルスエネルギＥを値Ｅ２とし、時点ｔ１においてパルスエネルギＥを値Ｅ１に変更することにより、実現することができる。
【００５２】
上記のパルスエネルギＥの変化に併せて、１ショット当たりのパルス幅Ｂをビアホール２６の形成加工が進むにつれて変化させる手法を採ることもできる。こうした手法において、パルスエネルギＥおよびパルス幅Ｂが変化する様子をタイムチャートを用いて図１１（Ｂ）に示した。図１１（Ｂ）に示すように、レーザビーム５０のパルスエネルギＥは、照射開始時点ｔ０においては値Ｅ１とされ、照射開始時点ｔ０から所定時間が経過した時点ｔ１において、値Ｅ１よりも５０％高い値Ｅ２に変更されている。一方、レーザビーム５０のパルス幅Ｂは、照射開始時点ｔ０においては値Ｂ１とされ、照射開始時点ｔ０から所定時間が経過した時点ｔ１（ビアホール２６の形成加工がある程度進んだ時点）において、値Ｂ１の１５％の値Ｂ２に変更されている。一般的に、パルス幅Ｂが短くなるほど加工速度（ビアホール形成速度）は遅くなり、ビアホールを構成する内壁につく傾斜が大きくなる傾向にある。従って、時点ｔ０から時点ｔ１までの間には、積層体ＣＳにストレート性の高い小径ビアホール２６を形成し、時点ｔ１以後において、表層積層体ＳＳにのみ、ビアホール２６を構成する周壁２３ｓに傾斜を形成することができる。なお、図１１（Ｂ）に示す例では、積層体ＣＳにストレート状の小径のビアホール２６を形成した後、表層積層体ＳＳにテーパー状の大径のビアホール２６を形成したが、加工順序を入れ替えて、表層積層体ＳＳにテーパー状の大径のビアホール２６を形成した後、積層体ＣＳにストレート状の小径のビアホール２６を形成することとしても差し支えない。このようなビアホールの形成は、例えば、図１１（Ｂ）において、照射開始時点ｔ０におけるパルスエネルギＥを値Ｅ２，パルス幅Ｂを値Ｂ２とし、時点ｔ１において、パルスエネルギＥ，パルス幅Ｂをそれぞれ値Ｅ１，値Ｂ１に変更することにより、実現することができる。
【００５３】
なお、上記第２変形例において、レーザビーム５０のパルスエネルギＥは、照射開始時点ｔ０から所定時間が経過した時点ｔ１において、それまでの値よりも２０％以上高い値に変更されていればよく、レーザビーム５０のパルス幅Ｂは、照射開始時点ｔ０から所定時間が経過した時点ｔ１において、それまでの値の３０％以下の値に変更されていればよい。
【００５４】
また、上記第２変形例においては、経時的に変化させるレーザビーム５０の照射条件として、１ショット当たりのパルスエネルギＥやパルス幅Ｂを選択したが、他の照射条件を経時的に変化させることにより、積層体ＣＳに、表層積層体ＳＳにおける径が電極積層体ＥＳにおける径よりも大きなビアホール２６を形成することとしても差し支えない。このような他の照射条件としては、１孔当たりのショット数，パルス周期，照射終了から再照射開始までの期間等を考えることができる。
【００５５】
上記実施例では、ビア電極２８を、積層セラミックコンデンサ１０の表面１０ａから裏面１０ｂまでを貫通する形状で設けたが、ビア電極２８を非貫通形状としても差し支えない。このようにビア電極が設けられた積層セラミックコンデンサ２１０を第３変形例として図１２に示した。図１２は、第３変形例としての積層セラミックコンデンサ２１０を図２に対応する図で表わしたものである。図示するように、積層セラミックコンデンサ２１０では、表面２１０ａから裏面２１０ｂの手前までの範囲にビア電極２２８が設けられている。このようなビア電極２２８は、ビア電極が貫通された積層体に、ビアホール加工が施されていないシートあるいは積層体を積層することにより、実現することができる。
【００５６】
上記実施例では、表層積層体ＳＳに形成されるビアホール２６を、電極積層体ＥＳに近づくにつれて次第に縮径された形状としたが、この形状以外の他の形状としてもよい。他の形状の一例を第３変形例として図１３に示した。図１３に示す積層セラミックコンデンサ１１０は、図４のステップＳ１５０の工程において表層積層体ＳＳに略均一な径のビアホールを形成し、図４のステップＳ１６０〜Ｓ１８０の工程を経て製造されたものである。このため、積層セラミックコンデンサ１１０では、表層部１１４におけるビア電極１２８の径が略均一とされている。このように、表層積層体ＳＳに形成されるビアホールの径を略均一とした場合であっても、表層積層体ＳＳにおける径が電極積層体ＥＳにおける径よりも大きくなるようにビアホールが形成されていれば、表層積層体ＳＳの上面側からビアホールに充填された導電材料ＧＭが電極積層体ＥＳに向かい易くなる。従って、上記実施例において列記した（イ）と同様の作用効果を奏することができる。なお、上記実施例ないし上記変形例を適宜組み合わせて実施しても差し支えない。
【００５７】
上記実施例ないし各変形例におけるビアホール２６の好適な数値範囲について、上記実施例の場合を代表例として、図１４を参照しつつ説明する。図１４は、図８におけるＲ−１４部の拡大断面を表わしたものである。この図１４では、電極積層体ＥＳに形成されるビアホール２６の最小径，最大径を、それぞれ、Φ１，Φ２として示しており、表層積層体ＳＳに形成されるビアホール２６の最小径，最大径を、それぞれ、Φ３，Φ４として示している。
【００５８】
電極積層体ＥＳに形成されるビアホール２６の径は、５０〜３００μｍの範囲内の値とすることが好ましく、７０〜２００μｍの範囲内の値とすればより好ましい。また、電極積層体ＥＳに形成されるビアホール２６は、最小径Φ１と最大径Φ２の比の値ｒ１が、１＜ｒ１＜１．２であることが望ましい。こうすれば、電極積層体ＥＳにほぼ真っ直ぐなビアホール２６が形成されるので、内部電極２４の面積の減少による静電容量の低下を防ぐことができ、また、形成範囲に存在する内部電極２４の端部２４ｔへの導電材料ＧＭの行き渡りにも支障がない。また、表層積層体ＳＳに形成されるビアホール２６は、最小径Φ３と最大径Φ４の比の値ｒ２が、１.１＜ｒ２＜２であることが望ましい。表層積層体ＳＳにおけるビアホール２６の拡径度合いがこの程度に抑えられれば、導電材料ＧＭの充填性を高くできる上に、表層積層体ＳＳおよび電極積層体ＥＳに十分なビアホール数を確保することが可能となり、多数のビア電極を備えたコンデンサを製造することができる。
【００５９】
上記実施例ないし各変形例では、表層部１４の形成材料としてセラミック（セラミック層２３）を用いたが、セラミック以外の非導電材料を用いても差し支えない。
【００６０】
上記実施例ないし各変形例におけるレーザ照射によるビアホールの形成工程において、各孔形成位置Ｐ１，Ｐ２，Ｐ３，Ｐ４，・・に順次にレーザビーム５０を照射する工程ＣＹを何回か繰り返し、各孔形成位置Ｐ１，Ｐ２，Ｐ３，Ｐ４，・・における穴の深さを徐々に深めながら、最終的に全ての孔形成位置Ｐ１，Ｐ２，Ｐ３，Ｐ４，・・にビアホールを形成する手法（サイクル加工法）を採用してもよい。
【００６１】
上記実施例ないし各変形例では、レーザビーム５０の照射によって積層体ＣＳにビアホール２６を形成したが、レーザビーム５０の照射以外の手法（例えば、ドリル加工）によって積層体ＣＳにビアホール２６を形成することとしても差し支えない。
【００６２】
また、上記実施例ないし各変形例における積層セラミックコンデンサを介して、ＩＣチップとＩＣパッケージとが電気的に接続される構成や、ＩＣパッケージとマザーボード等の配線基板とを電気的に接続される構成を採ることも可能である。この場合、積層セラミックコンデンサに予めＩＣチップやＩＣパッケージ，配線基板を装着しておく形態を採ることもできる。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施例である積層セラミックコンデンサ１０を模式的に示す説明図である。
【図２】図１に示す積層セラミックコンデンサ１０を２−２線に沿って切断したときの矢視断面形状を示す説明図である。
【図３】図２におけるＲ−３部の拡大断面を示す説明図である。
【図４】積層セラミックコンデンサ１０の製造工程を示す説明図である。
【図５】積層体ＣＳの縦断面を模式的に示す説明図である。
【図６】レーザ加工機４０の概略構成を示す説明図である。
【図７】照射されるレーザビーム５０の焦点Ｆの位置を示す説明図である。
【図８】積層体ＣＳの各孔形成位置にビアホール２６が形成されたときの様子を示す説明図である。
【図９】ビアホール２６に導電材料ＧＭが充填された状態の積層体ＣＳを示す説明図である。
【図１０】第１変形例を示す説明図である。
【図１１】第２変形例を示す説明図である。
【図１２】第３変形例を示す説明図である。
【図１３】第４変形例を示す説明図である。
【図１４】ビアホールの好適な数値範囲を説明するための説明図である。
【符号の説明】
【００６４】
１０，１１０，２１０...積層セラミックコンデンサ
１０ａ，１１０ａ，２１０ａ...表面
１０ｂ，１１０ｂ，２１０ｂ...裏面
１２...電極積層部
１４，１１４...表層部
２０...積層用シート
２１，９２１...表層シート
２１ａ，９２１ａ...上面
２２，９２２...セラミック層
２３...セラミック層
２３ｓ...周壁
２４，９２４...内部電極
２４ｔ，９２４ｔ...端部
２５，９２５...窓部
２６，９２６...ビアホール
２８，１２８，２２８，９２８...ビア電極
４０...レーザ加工機
４２...発振器
４４...ミラー
４６...ミラー
４８...レンズ
５０...レーザビーム
５２...制御装置
５４...設定部
５６...テーブル
ＣＳ...積層体
ＥＳ...電極積層体
Ｆ...レーザ焦点
ＧＭ...導電材料
ＳＳ，ＳＳ１...表層積層体
【図１】
2005123415.tif 000003
【図２】
2005123415.tif 000004
【図３】
2005123415.tif 000005
【図４】
2005123415.tif 000006
【図５】
2005123415.tif 000007
【図６】
2005123415.tif 000008
【図７】
2005123415.tif 000009
【図８】
2005123415.tif 000010
【図９】
2005123415.tif 000011
【図１０】
2005123415.tif 000012
【図１１】
2005123415.tif 000013
【図１２】
2005123415.tif 000014
【図１３】
2005123415.tif 000015
【図１４】
2005123415.tif 000016