(57)【要約】【課題】リセットノイズあるいはｋＴＣノイズが信号電荷に重畳せず、品質の良好な信号電荷を得ることができる固体撮像装置を提供する。【解決手段】フォトダイオード１１は、入射光量に応じて発生する信号電荷を蓄積する。フローティングゲートトランジスタ１３は、信号が供給された接続状態、あるいはフローティング状態をとるゲートを有し、ゲート下に生成されるチャネルに信号電荷を蓄積する。トランスファゲートトランジスタ１２は、フォトダイオード１１とトランジスタ１３間の信号電荷の移送を制御する。電位設定トランジスタ１７は、トランジスタ１３のゲートを、所定のタイミングによって接続状態からフローティング状態へ切り換える。リセットゲートトランジスタ１４は、トランジスタ１３のチャネルに蓄積された信号電荷を排出する。ドライバゲートトランジスタ１５は、トランジスタ１３のゲート電位を検出する。【選択図】      図１
2005184479.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じて発生する信号電荷を蓄積するフォトダイオードと、
信号が供給された接続状態あるいはフローティング状態のいずれかの状態をとるゲートを有し、前記ゲート下に生成されるチャネルに前記信号電荷を蓄積するフローティングゲートトランジスタと、
前記フォトダイオードと前記フローティングゲートトランジスタとの間の前記信号電荷の移送を制御する制御回路と、
前記フローティングゲートトランジスタのゲートを、所定のタイミングによって前記接続状態からフローティング状態へ切り換える切り換え回路と、
前記フローティングゲートトランジスタの前記チャネルに蓄積された前記信号電荷を排出するリセット回路と、
前記フローティングゲートトランジスタのゲート電位を検出する電位検出回路と、
を具備することを特徴とする固体撮像装置。
【請求項２】
入射光量に応じて発生する信号電荷を蓄積するフォトダイオードと、
信号が供給される接続状態あるいはフローティング状態のいずれかの状態をとるゲートを有し、前記ゲート下に生成されるチャネルに前記信号電荷を蓄積するフローティングゲートトランジスタと、
前記フォトダイオードと前記フローティングゲートトランジスタとの間の前記信号電荷の移送を制御する制御回路と、
前記フローティングゲートトランジスタのゲートを、所定のタイミングによって前記接続状態からフローティング状態へ切り換える切り換え回路と、
前記フローティングゲートトランジスタの前記チャネルに蓄積された前記信号電荷を排出するリセット回路と、
前記フローティングゲートトランジスタのゲート電位に応じた信号電圧を検出する電位検出回路と、
前記電位検出回路により検出された前記信号電圧が供給される共通出力線と、
前記電位検出回路と前記共通出力線との間に接続され、前記電位検出回路により検出された前記信号電圧を、アドレス信号に応じて前記共通出力線に選択的に供給するアドレス回路と、
を具備することを特徴とする固体撮像装置。
【請求項３】
前記アドレス回路がアドレス信号に応じてオンあるいはオフとなる電界効果トランジスタであることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記アドレス回路がアドレス信号に応じて複数の電圧レベルを前記フローティングゲートトランジスタのゲートに印加するゲート電圧設定手段であることを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
入射光量に応じて発生する信号電荷を蓄積するフォトダイオードと、
信号が供給された接続状態あるいはフローティング状態のいずれかの状態をとるゲートを有し、前記ゲート下に生成されるチャネルに前記信号電荷を蓄積するフローティングゲートトランジスタと、
前記フローティングゲートトランジスタのゲートを、所定のタイミングによって前記接続状態からフローティング状態へ切り換える切り換え回路と、
前記フローティングゲートトランジスタの前記チャネルに蓄積された前記信号電荷を排出するリセット回路と、
前記フローティングゲートトランジスタのゲート電位を検出する電位検出回路と、
を具備することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に増幅型の画素構造を有するＣＭＯＳイメージセンサを備えた固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、画素毎に出力部を有するいわゆる増幅型の固体撮像装置の一種であるＣＭＯＳイメージセンサが注目されている。特に、ＣＭＯＳイメージセンサの中で、電荷蓄積部（フォトダイオード）と電荷検出部が分離形成され、電荷検出部が浮遊拡散領域で形成された４トランジスタ型のＣＭＯＳイメージセンサが広く利用されている（例えば、特許文献１参照）。４トランジスタ型のＣＭＯＳイメージセンサは、電子シャッタ動作が可能であり、Ｓ／Ｎが比較的良好である。
【０００３】
４トランジスタ型のＣＭＯＳイメージセンサにおける電子シャッタ動作は以下のように行われる。まず、全画素いっせいにフォトダイオードから浮遊拡散領域に信号電荷を移送する。次に、線順次的に信号電荷を読み出す。この読み出しに際しては、まず浮遊拡散領域に信号電荷が蓄積されているときの電位を検出し、続いて浮遊拡散領域から信号電荷を排出するリセット動作を行い、リセット動作後の電位を検出する。そして、所定の回路によりこれら２つの電位の差をとり、これを信号として検出する。
【０００４】
しかしながら、前述した２つの電位検出の間に行われる浮遊拡散領域のリセット動作は不可避的にリセットノイズあるいはｋＴＣノイズを導入するため、検出された信号のＳ／Ｎを損なうという問題があった。
【０００５】
以下に、図面を参照して、従来の４トランジスタ型のＣＭＯＳイメージセンサについて説明する。従来のＣＭＯＳイメージセンサの回路図を図１１に、動作タイミングおよび出力波形を図１２に示す。
【０００６】
図１１において、破線内が構成単位たる1つの画素（セル）を示し、２×２の４つの画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２を持つエリアセンサが形成されている。ここでは、画素Ｐ１１の構成を述べる。
【０００７】
画素Ｐ１１は、図１１に示すように、フォトダイオード１０１、トランスファゲートトランジスタ１０２、リセットゲートトランジスタ１０３、電源１０４、ソースフォロワのドライバゲートトランジスタ１０５、アドレスゲートトランジスタ１０６、フローティング接合部１０７、垂直信号線１０８、ソースフォロワの電流源１０９、バッファ１１０、走査スイッチ１１１、最終出力バッファ１１２、及び走査用レジスタ１１３を備えている。
【０００８】
画素Ｐ１１、Ｐ１２に印加されるパルスはリセット信号ＲＳ１、トランスファ信号ＴＧ１、アドレス信号ＡＤＤ１、また画素Ｐ２１、Ｐ２２印加されるパルスはリセット信号ＲＳ２、トランスファ信号ＴＧ２、アドレス信号ＡＤＤ２であり、図１１に示すような結線がなされている。前記各信号は図１１に示したトランジスタのゲートに印加される。これにより、特に垂直信号線１０８には図１２に示すような時系列で信号が発生する。
【０００９】
ＣＭＯＳイメージセンサの動作は、画素にて所定の時間積分を実施し、積分後の電荷を移送して格納する動作までの積分モードと、この積分モードの動作によって蓄積された電荷を順次読み出す読出しモードからなる。なお、図１１には示していないが画素から移送された電荷を格納する蓄積ノード（ここでは図１１の浮遊拡散層７）は遮光されているものとしてそこでは光電変換を行わないものものとする。
【００１０】
しかしながら、図１１に示したＣＭＯＳイメージセンサでは、以下のような問題点が存在する。例えば、画素Ｐ１１から信号電荷を検出するに際し、アドレス信号ＡＤＤ１を“Ｈ”として共通信号線１０８に信号電荷を読み出す。このとき、まず浮遊拡散層７に電荷が蓄積されている状態での電位を検出し（図１１中のＡ）、次にリセット信号ＲＳ１を“Ｈ”として（図１１中のＢ）信号電荷を排出し、空となった浮遊拡散層７の電位を検出する（図１１のＣ）。そして、電位Ａと電位Ｃの電位差をもって信号電荷とするが、この２つの電位信号の間にはリセット動作が入り、かつ浮遊拡散層７は完全空乏状態にはできないのでリセットノイズないしはｋＴＣノイズといわれるノイズが信号電荷に重畳して信号を劣化させるという問題がある。
【特許文献１】特開２００１−１１１９００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
この発明は、電子シャッタ動作に伴う信号電荷の検出に際して、リセットノイズあるいはｋＴＣノイズが信号電荷に重畳せず、品質の良好な信号電荷を得ることができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、この発明の一実施形態の固体撮像装置は、入射光量に応じて発生する信号電荷を蓄積するフォトダイオードと、信号が供給された接続状態あるいはフローティング状態のいずれかの状態をとるゲートを有し、前記ゲート下に生成されるチャネルに前記信号電荷を蓄積するフローティングゲートトランジスタと、前記フローティングゲートトランジスタのゲートを、所定のタイミングによって前記接続状態からフローティング状態へ切り換える切り換え回路と、前記フローティングゲートトランジスタの前記チャネルに蓄積された前記信号電荷を排出するリセット回路と、前記フローティングゲートトランジスタのゲート電位を検出する電位検出回路とを具備する。
【発明の効果】
【００１３】
この発明によれば、電子シャッタ動作に伴う信号電荷の検出に際して、リセットノイズあるいはｋＴＣノイズが信号電荷に重畳せず、品質の良好な信号電荷を得ることができる固体撮像装置を提供することが可能である。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照してこの発明の実施形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１５】
［第１の実施形態］
まず、この発明の第１の実施形態の固体撮像装置としてのＣＭＯＳイメージセンサについて説明する。
【００１６】
図１は、第１の実施形態のＣＭＯＳイメージセンサの構成を示す回路図であり、図２は前記ＣＭＯＳイメージセンサにおける動作タイミング及び出力波形を示す図である。
【００１７】
図１において、破線内が構成単位たる1つの画素（セル）を示し、２×２の４つの画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２を持つエリアセンサが形成されている。ここでは、画素Ｐ１１の構成を述べる。
【００１８】
画素Ｐ１１には、図１に示すように、フォトダイオード１１、トランスファゲートトランジスタ１２、フローティングゲートトランジスタ１３、リセットゲートトランジスタ１４、ソースフォロワのドライバゲートトランジスタ１５、電源１６、及びフローティングゲート電位設定トランジスタ１７が配置されている。これらトランスファゲートトランジスタ１２、フローティングゲートトランジスタ１３、リセットゲートトランジスタ１４、ドライバゲートトランジスタ１５、及びフローティングゲート電位設定トランジスタ１７は、例えばｎチャネルＭＯＳトランジスタから構成されている。
【００１９】
フォトダイオード１１はｐｎ（あるいはｐｎｐ、ｎｐｎ、ｎｐ）接合から形成され、入射光量に応じて発生する信号電荷を収集し蓄積する。フローティングゲートトランジスタ１３は、信号が供給された接続状態あるいはフローティング状態のいずれかの状態をとるゲートを有し、ゲート下に生成されるチャネルに信号電荷を蓄積する。トランスファゲートトランジスタ１２は、フォトダイオード１１とフローティングゲートトランジスタ１３との間の信号電荷の移送を制御する。フローティングゲート電位設定トランジスタ（以下、電位設定トランジスタ）１７は、フローティングゲートトランジスタ１３のゲートを、所定のタイミングによって接続状態からフローティング状態へ切り換える。リセットゲートトランジスタ１４は、フローティングゲートトランジスタ１３のチャネルに蓄積された信号電荷を排出する働きをする。ドライバゲートトランジスタ１５は、フローティングゲートトランジスタ１３のゲート電位を検出する。
【００２０】
フォトダイオード１１のカソードはトランスファゲートトランジスタ１２のソースに接続され、このトランジスタ１２のドレインはフローティングゲートトランジスタ１３のソースに接続されている。トランジスタ１３のドレインはリセットゲートトランジスタ１４のソースに接続され、このトランジスタ１４のドレインは電源１６に接続されている。フローティングゲートトランジスタ１３のゲートは、電位設定トランジスタ１７のソース、及びドライバゲートトランジスタ１５のゲートに接続されている。ドライバゲートトランジスタ１５のドレインは電源１６に接続され、このトランジスタ１５のソースは、垂直信号線１８を介してバッファ１９の入力端に接続されている。バッファ１９の出力端は、走査スイッチトランジスタ２０を介して最終出力バッファ２１に接続されている。トランジスタ１５のソースは、また電流源２２に接続されている。さらに、走査スイッチトランジスタ２０のゲートは走査用レジスタ２３に接続されている。
【００２１】
画素Ｐ１１、Ｐ１２に印加されるパルスは、リセット信号ＲＳ１、コントロール信号ＦＧＣ１、リセット信号ＦＧＲＳ１、トランスファ信号ＴＧ１であり、画素Ｐ２１、Ｐ２２に印加されるパルスはリセット信号ＲＳ２、コントロール信号ＦＧＣ２、リセット信号ＦＧＲＳ２、トランスファ信号ＴＧ２である。
【００２２】
画素Ｐ１１において、リセット信号ＲＳ１はリセットゲートトランジスタ１４のゲートに供給され、コントロール信号ＦＧＣ１は電位設定トランジスタ１７を介してフローティングゲートトランジスタ１３のゲートに供給されている。リセット信号ＦＧＲＳ１は電位設定トランジスタ１７のゲートに供給され、トランスファ信号ＴＧ１はトランスファゲートトランジスタ１２のゲートに供給されている。画素Ｐ１２においても、前記各信号は前述と同様に供給されている。さらに、画素Ｐ２１、Ｐ２２においても、リセット信号ＲＳ２、コントロール信号ＦＧＣ２、リセット信号ＦＧＲＳ２、及びトランスファ信号ＴＧ２は前述と同様に供給されている。
【００２３】
ＣＭＯＳイメージセンサにおける動作は、積分モードと読出しモードに分かれる。積分モードは、画素にて所定の時間積分を実施し、積分後の信号電荷を移送して格納する動作をいう。読出しモードは、積分モードにより蓄積された信号電荷を順次読み出す動作をいう。
【００２４】
図１に示したＣＭＯＳイメージセンサにおける動作タイミングは図２に示すが、各信号は図１に示したトランジスタのゲートに印加され、垂直信号線１８には図２に示すような時系列で信号が発生する。
【００２５】
画素Ｐ１１から信号電荷を検出する読出し動作は以下のようになる。積分モードにより、フォトダイオード１１に蓄積された信号電荷がフローティングゲートトランジスタ１３のゲート下のチャネルに移送されているものとする。
【００２６】
まず、コントロール信号ＦＧＣ１を“Ｌ”、リセット信号ＦＧＲＳ１を“Ｈ”、リセット信号ＲＳ１を“Ｌ”、トランスファ信号ＴＧ１を“Ｌ”とする。次に、コントロール信号ＦＧＣ１を“Ｈ”として、フローティングゲートトランジスタ１３及びドライバゲートトランジスタ１５をオンさせる。これにより、電流源２２からの電流（電子電流）が選択的にドライバゲートトランジスタ１５のゲート下に形成されたチャネルのみを流れる状態とする。この状態で垂直信号線１８に発生する電位は、ドライバゲートトランジスタ１５のゲート下に形成されたチャネルの電位を反映したものとなる。
【００２７】
次に、リセット信号ＦＧＲＳ１を“Ｌ”として、電位設定トランジスタ１７をオフさせ、フローティングゲートトランジスタ１３のゲートをフローティング状態にする。これにより、垂直信号線１８には図２中にＡで示す電位が発生する。この電位が、フローティングゲートトランジスタ１３のゲート下のチャネルに蓄積されている信号電荷に対応した電位である。
【００２８】
続いて、リセット信号ＲＳ１を図２中に示すタイミングで“Ｈ”として、リセットゲートトランジスタ１４をオンさせる。これにより、フローティングゲートトランジスタ１３のゲート下のチャネルに蓄積されている電荷を排出する（図２に示すＢ）。この動作後、垂直信号線１８は図２にＣで示す電位となり、これがフローティングゲートトランジスタ１３のゲート下のチャネルに信号電荷が蓄積されていない状態での電位である。画素Ｐ１１からの検出信号はこの電位差（Ａ−Ｃ）となる。
【００２９】
前記読出し動作によれば、従来のＣＭＯＳイメージセンサにて問題となっていたリセットノイズないしはｋＴＣノイズが発生することはない。それは、フローティングゲートトランジスタ１３のゲート下のチャネルに蓄積された電荷をリセットするに際して、その蓄積電荷は完全に排出されてしまうからである。したがって、電子シャッタ動作による、画素からの信号検出に際して、リセットノイズないしはｋＴＣノイズが重畳されない品質の良好な信号を得ることができる。
【００３０】
図３は第１の実施形態のＣＭＯＳイメージセンサの平面図であり、図４は前記ＣＭＯＳイメージセンサの断面図である。
【００３１】
図３に示すように、活性領域（半導体領域）３１上にはトランスファゲートトランジスタ１２のゲート電極１２Ａ、フローティングゲートトランジスタ１３のゲート電極１３Ａ、リセットトランジスタ１４のゲート電極１４Ａがそれぞれ配置されている。フローティングゲートトランジスタ１３のゲート電極１３Ａには、電位設定トランジスタ１７のソースが接続され、このトランジスタ１７のドレインにはコントロール信号ＦＧＣ１が供給されている。フローティングゲートトランジスタ１３のゲート電極１３Ａは、またドライバゲートトランジスタ１５のゲートに接続されている。
【００３２】
図３における４−４線に沿った断面を図４に示す。ｐ型半導体基板４１の表面領域には、ｎ+型領域４２が形成されている。また、ｐ型半導体基板４１内には、フォトダイオード１１のｎ型領域４３が埋め込まれている。ｎ+型領域４２とｎ型領域４３との間のｐ型半導体基板４１上にはゲート酸化膜４４が形成され、このゲート酸化膜４４上にはトランスファゲートトランジスタ１２のゲート電極１２Ａ、フローティングゲートトランジスタ１３のゲート電極１３Ａ、及びリセットゲートトランジスタ１４のゲート電極１４Ａがそれぞれ形成されている。必要に応じて、ゲート電極１２Ａ、ゲート電極１３Ａ、及びゲート電極１４Ａ下のｐ型半導体基板には、しきい値調整用の半導体領域が設けられている。また、図示しないオーバーフロードレインを設けて、フォトダイオード１１に蓄積される過剰な電荷を排出するようにしてもよい。
【００３３】
以上説明したようにこの第１の実施形態では、信号電荷を検出するための検出ノードを浮遊拡散層ではなく浮遊ゲート構造とすることにより、すなわちフローティング状態となるゲートをもつトランジスタのチャネルにて検出ノードを構成することにより、検出ノードに信号がない場合に浮遊ゲート下の半導体領域を完全に空乏化して、リセットノイズあるいはｋＴＣノイズの発生を回避することができる。これにより、画素から、リセットノイズあるいはｋＴＣノイズが重畳されない品質の良好な信号を検出することができる。
【００３４】
［第２の実施形態］
次に、本発明の第２の実施形態の固体撮像装置としてのＣＭＯＳイメージセンサについて説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付す。
【００３５】
図５は、第２の実施形態のＣＭＯＳイメージセンサの構成を示す回路図であり、図６は前記ＣＭＯＳイメージセンサにおける動作タイミング及び出力波形を示す図である。
【００３６】
画素Ｐ１１には、図５に示すように、フォトダイオード５１、トランスファゲートトランジスタ５２、フローティングゲートトランジスタ５３、リセットゲートトランジスタ５４、ソースフォロワのドライバゲートトランジスタ５５、電源５６、アドレスゲートトランジスタ５７、フローティングゲート電位設定トランジスタ（以下、電位設定トランジスタ）５８が配置されている。これらトランスファゲートトランジスタ５２、フローティングゲートトランジスタ５３、リセットゲートトランジスタ５４、ドライバゲートトランジスタ５５、アドレスゲートトランジスタ５７、及び電位設定トランジスタ５８は、例えばｎチャネルＭＯＳトランジスタから構成されている。
【００３７】
フォトダイオード５１のカソードはトランスファゲートトランジスタ５２のソースに接続され、このトランジスタ５２のドレインはフローティングゲートトランジスタ５３のソースに接続されている。トランジスタ５３のドレインはリセットゲートトランジスタ５４のソースに接続され、このトランジスタ５４のドレインは電源５６に接続されている。フローティングゲートトランジスタ５３のゲートは、電位設定トランジスタ５８のソースに接続され、このトランジスタ５８のドレインは電源５６に接続されている。フローティングゲートトランジスタ５３のゲートは、またドライバゲートトランジスタ５５のゲートに接続されている。ドライバゲートトランジスタ５５のドレインは電源５６に接続され、このトランジスタ５５のソースはアドレスゲートトランジスタ５７のドレインに接続されている。アドレスゲートトランジスタ５７のソースは、垂直信号線１８を介してバッファ１９の入力端に接続されている。バッファ１９の出力端は、走査スイッチトランジスタ２０を介して最終出力バッファ２１に接続されている。アドレスゲートトランジスタ５７のソースは、また電流源２２に接続されている。さらに、走査スイッチトランジスタ２０のゲートは走査用レジスタ２３に接続されている。
【００３８】
画素Ｐ１１において、リセット信号ＲＳ１はリセットゲートトランジスタ５４のゲートに供給されている。トランスファ信号ＴＧ１は、トランスファゲートトランジスタ５２及び電位設定トランジスタ５８のゲートにそれぞれ供給されている。さらに、アドレス信号ＡＤＤ１は、アドレスゲートトランジスタ５７のゲートに供給されている。画素Ｐ１２においても、前記各信号は前述と同様に供給されている。さらに、画素Ｐ２１、Ｐ２２においても、リセット信号ＲＳ２、トランスファ信号ＴＧ１、及びアドレス信号ＡＤＤ１は前述と同様に供給されている。
【００３９】
画素Ｐ１１から信号電荷を検出する読出し動作は以下のようになる。積分モードにより、フォトダイオード５１に蓄積された信号電荷がフローティングゲートトランジスタ５３のゲート下のチャネルに移送されているものとする。
【００４０】
まず、リセット信号ＲＳ１を“Ｌ”、トランスファ信号ＴＧ１を“Ｌ”、さらにアドレス信号ＡＤＤ１を“Ｌ”として、フローティングゲートトランジスタ５３のゲートをフローティング状態にする。次に、アドレス信号ＡＤＤ１を“Ｈ”として、アドレスゲートトランジスタ５７をオンさせる。これにより、電流源２２からの電流（電子電流）が選択的にドライバゲートトランジスタ５５のゲート下に形成されたチャネルのみを流れる状態とする。この状態で垂直信号線１８に発生する電位は、ドライバゲートトランジスタ５５のゲート下に形成されたチャネルの電位を反映したものとなる。これにより、垂直信号線１８には図６中にＡで示す電位が発生する。この電位が、フローティングゲートトランジスタ５３のゲート下のチャネルに蓄積されている信号電荷に対応した電位である。
【００４１】
次に、リセット信号ＲＳ１を図６中に示すタイミングで“Ｈ”として、フローティングゲートトランジスタ５３のゲート下のチャネルに蓄積されている信号電荷を排出する（図６に示すＢ）。この動作後、垂直信号線１８は図６にＣで示す電位となり、これがフローティングゲートトランジスタ５３のゲート下のチャネルに信号電荷が蓄積されていない状態での電位である。画素Ｐ１１からの検出信号はこの電位差（Ａ−Ｃ）となる。
【００４２】
前記読出し動作によれば、従来のＣＭＯＳイメージセンサにて問題となっていたリセットノイズないしはｋＴＣノイズが発生することはない。それは、フローティングゲートトランジスタ５３のゲート下のチャネルに蓄積された電荷をリセットするに際して、その蓄積電荷は完全に排出されてしまうからである。したがって、電子シャッタ動作による、画素からの信号検出に際して、リセットノイズないしはｋＴＣノイズが重畳されない品質の良好な信号を得ることができる。
【００４３】
図７は第２の実施形態のＣＭＯＳイメージセンサの平面図である。
【００４４】
活性領域（半導体領域）３１上にはトランスファゲートトランジスタ５２のゲート電極５２Ａ、フローティングゲートトランジスタ５３のゲート電極５３Ａ、リセットトランジスタ５４のゲート電極５４Ａがそれぞれ配置されている。フローティングゲートトランジスタ５３のゲート電極５３Ａには、電位設定トランジスタ５８のソースが接続され、このトランジスタ５８のドレインには電源５６が接続されている。フローティングゲートトランジスタ５３のゲート電極５３Ａは、またドライバゲートトランジスタ５５のゲートに接続されている。
【００４５】
以上説明したようにこの第２の実施形態では、信号電荷を検出するための検出ノードを浮遊拡散層ではなく浮遊ゲート構造とすることにより、すなわちフローティング状態となるゲートをもつトランジスタのチャネルにて検出ノードを構成することにより、検出ノードに信号がない場合に浮遊ゲート下の半導体領域を完全に空乏化して、リセットノイズあるいはｋＴＣノイズの発生を回避することができる。これにより、画素から、リセットノイズあるいはｋＴＣノイズが重畳されない品質の良好な信号を検出することができる。さらに、前記第１の実施形態に比べて、動作を制御するための信号を減らすことができるという効果がある。
【００４６】
［第３の実施形態］
次に、本発明の第３の実施形態の固体撮像装置としてのＣＭＯＳイメージセンサについて説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付す。
【００４７】
図８は、第３の実施形態のＣＭＯＳイメージセンサの構成を示す回路図であり、図９は前記ＣＭＯＳイメージセンサにおける動作タイミング及び出力波形を示す図である。
【００４８】
画素Ｐ１１には、図８に示すように、フォトダイオード８１、トランスファゲートトランジスタ及びフローティングゲートトランジスタの共用トランジスタ８２、電位設定トランジスタ８３、リセットゲートトランジスタ８４、ソースフォロワのドライバゲートトランジスタ８５、及び電源８６が配置されている。これら共用トランジスタ８２、電位設定トランジスタ８３、リセットゲートトランジスタ８４、及びドライバゲートトランジスタ８５は、例えばｎチャネルＭＯＳトランジスタから構成されている。
【００４９】
フォトダイオード８１のカソードは共用トランジスタ８２のソースに接続され、このトランジスタ８２のドレインはリセットゲートトランジスタ８４のソースに接続されている。このトランジスタ８４のドレインは電源８６に接続されている。共用トランジスタ８２のゲートは、電位設定トランジスタ８３のソースに接続され、このトランジスタ８３のドレインにはコントロール信号ＦＧＣ１が供給されている。共用トランジスタ８２のゲートは、またドライバゲートトランジスタ８５のゲートに接続されている。ドライバゲートトランジスタ８５のドレインは電源８６に接続され、このトランジスタ８５のソースは、垂直信号線１８を介してバッファ１９の入力端に接続されている。バッファ１９の出力端は、走査スイッチトランジスタ２０を介して最終出力バッファ２１に接続されている。ドライバゲートトランジスタ８５のソースは、また電流源２２に接続されている。さらに、走査スイッチトランジスタ２０のゲートは走査用レジスタ２３に接続されている。
【００５０】
画素Ｐ１１において、リセット信号ＲＳ１はリセットゲートトランジスタ８４のゲートに供給されている。コントロール信号ＦＧＣ１は、電位設定トランジスタ８３を介して共用トランジスタ８２及びドライバゲートトランジスタ８５のゲートにそれぞれ供給されている。リセット信号ＦＧＲＳ１は、電位設定トランジスタ８３のゲートに供給されている。画素Ｐ１２においても、前記各信号は前述と同様に供給されている。さらに、画素Ｐ２１、Ｐ２２においても、リセット信号ＲＳ２、コントロール信号ＦＧＣ２、及びリセット信号ＦＧＲＳ２は前述と同様に供給されている。
【００５１】
画素Ｐ１１から信号電荷を検出する読出し動作は以下のようになる。積分モードにより、フォトダイオード８１に蓄積された信号電荷がフローティングゲートトランジスタを構成する共用トランジスタ８２のゲート下のチャネルに移送されているものとする。
【００５２】
まず、コントロール信号ＦＧＣ１を“Ｌ”、リセット信号ＦＧＲＳ１を“Ｈ”、リセット信号ＲＳ１を“Ｌ”とする。次に、コントロール信号ＦＧＣ１を“Ｈ”として、トランスファゲートトランジスタ及びフローティングゲートトランジスタの共用トランジスタ８２とドライバゲートトランジスタ８５をオンさせる。続いて、リセット信号ＦＧＲＳ１を“Ｌ”として、電位設定トランジスタ８３をオフさせ、トランスファゲートトランジスタ及びフローティングゲートトランジスタの共用トランジスタ８２のゲートをフローティング化させる。これらにより、電流源２２からの電流（電子電流）が選択的にドライバゲートトランジスタ８５のゲート下に形成されたチャネルのみを流れる状態とする。この状態で垂直信号線１８に発生する電位は、ドライバゲートトランジスタ８５のゲート下に形成されたチャネルの電位を反映したものとなる。これにより、垂直信号線１８には図９中にＡで示す電位が発生する。この電位が、共用トランジスタ８２のゲート下のチャネルに蓄積されている信号電荷に対応した電位である。
【００５３】
次に、リセット信号ＲＳ１を図９中に示すタイミングで“Ｈ”として、共用トランジスタ８２のゲート下のチャネルに蓄積されている信号電荷を排出する（図９に示すＢ）。この動作後、垂直信号線１８は図９にＣで示す電位となり、これがフローティングゲートトランジスタを構成する共用トランジスタ８２のゲート下のチャネルに信号電荷が蓄積されていない状態での電位である。画素Ｐ１１からの検出信号この電位差（Ａ−Ｃ）となる。
【００５４】
前記読出し動作によれば、従来のＣＭＯＳイメージセンサにて問題となっていたリセットノイズないしはｋＴＣノイズが発生することはない。それは、トランスファゲートトランジスタ及びフローティングゲートトランジスタの共用トランジスタ８２のゲート下（チャネル）に蓄積された電荷をリセットするに際して、その蓄積電荷は完全に排出されてしまうからである。したがって、電子シャッタ動作による、画素からの信号検出に際して、リセットノイズないしはｋＴＣノイズが重畳されない品質の良好な信号を得ることができる。
【００５５】
図１０に前記読出しモードにおけるポテンシャルを示す。
【００５６】
トランスファゲートトランジスタ及びフローティングゲートトランジスタの共用トランジスタ８２に印加されるコントロール信号ＦＧＣ１の電圧が、“ＨＨ（最も高い）”、“Ｈ（高い）”、“Ｌ（低い）”の３値（ＨＨ＞Ｈ＞Ｌ）に応じて、図１０中でＤ、Ｅ、Ｆに示すようなポテンシャルがそれぞれ誘起される。これは、コントロール信号ＦＧＣ１が“ＨＨ”のとき、フォトダイオード８１から信号電荷が共用トランジスタ８２のチャネルへ転送され、コントロール信号ＦＧＣ１が“Ｈ”または“Ｌ”のとき、ともに信号電荷を共用トランジスタ８２に保持できることを示している。したがって、読み出しを行う画素ではコントロール信号ＦＧＣ１を“Ｈ”とし、読み出しを行わない画素ではコントロール信号ＦＧＣ１を“Ｌ”とすることにより、共用トランジスタ８２をアドレスゲートトランジスタとして利用できるため、画素選択用のアドレスゲートトランジスタを省略することができる。なお、図１０中に示したＧは、前述したオーバーフロードレインのポテンシャルを示しており、フォトダイオード８１に蓄積された過剰な電荷はオーバーフロードレインに排出される。
【００５７】
以上説明したようにこの第３の実施形態では、信号電荷を検出するための検出ノードを浮遊拡散層ではなく浮遊ゲート構造とすることにより、すなわちフローティング状態となるゲートをもつトランジスタのチャネルにて検出ノードを構成することにより、検出ノードに信号がない場合に浮遊ゲート下の半導体領域を完全に空乏化して、リセットノイズあるいはｋＴＣノイズの発生を回避することができる。これにより、画素から、リセットノイズあるいはｋＴＣノイズが重畳されない品質の良好な信号を検出することができる。さらに、共用トランジスタ８２を、前記第１の実施形態におけるトランスファゲートトランジスタ１２及びフローティングゲートトランジスタ１３として機能させることにより、トランスファゲートトランジスタ１２及び動作を制御するためのトランスファ信号ＴＧ１を削減することができ、セルの構造を簡素化できるという効果がある。
【００５８】
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
【図面の簡単な説明】
【００５９】
【図１】この発明の第１の実施形態のＣＭＯＳイメージセンサの構成を示す回路図である。
【図２】前記第１の実施形態のＣＭＯＳイメージセンサにおける動作タイミング及び出力波形を示す図である。
【図３】前記第１の実施形態のＣＭＯＳイメージセンサの平面図である。
【図４】前記第１の実施形態のＣＭＯＳイメージセンサの断面図である。
【図５】この発明の第２の実施形態のＣＭＯＳイメージセンサの構成を示す回路図である。
【図６】前記第２の実施形態のＣＭＯＳイメージセンサにおける動作タイミング及び出力波形を示す図である。
【図７】前記第２の実施形態のＣＭＯＳイメージセンサの平面図である。
【図８】この発明の第３の実施形態のＣＭＯＳイメージセンサの構成を示す回路図である。
【図９】前記第３の実施形態のＣＭＯＳイメージセンサにおける動作タイミング及び出力波形を示す図である。
【図１０】前記第３の実施形態のＣＭＯＳイメージセンサの読出しモードにおけるポテンシャルを示す図である。
【図１１】従来のＣＭＯＳイメージセンサの構成を示す回路図である。
【図１２】従来の前記ＣＭＯＳイメージセンサにおける動作タイミングおよび出力波形を示す図である。
【符号の説明】
【００６０】
１１…フォトダイオード、Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２…画素、１２…トランスファゲートトランジスタ、１２Ａ…ゲート電極、１３…フローティングゲートトランジスタ、１３Ａ…ゲート電極、１４…リセットゲートトランジスタ、１４Ａ…ゲート電極、１５…ソースフォロワのドライバゲートトランジスタ、１６…電源、１７…フローティングゲート電位設定トランジスタ、１８…垂直信号線、１９…バッファ、２０…走査スイッチトランジスタ、２１…最終出力バッファ、２２…電流源、２３…走査用レジスタ、３１…活性領域（半導体領域）、４１…ｐ型半導体基板、４２…ｎ+型領域、４３…ｎ型領域、４４…ゲート酸化膜、５１…フォトダイオード、５２…トランスファゲートトランジスタ、５２Ａ…ゲート電極、５３…フローティングゲートトランジスタ、５３Ａ…ゲート電極、５４…リセットゲートトランジスタ、５４Ａ…ゲート電極、５５…ドライバゲートトランジスタ、５６…電源、５７…アドレスゲートトランジスタ、５８…フローティングゲート電位設定トランジスタ、８１…フォトダイオード、８２…共用トランジスタ、８３…電位設定トランジスタ、８４…リセットゲートトランジスタ、８５…ドライバゲートトランジスタ、８６…電源、１０１…フォトダイオード、１０２…トランスファゲートトランジスタ、１０３…リセットゲートトランジスタ、１０４…電源、１０５…ドライバゲートトランジスタ、１０６…アドレスゲートトランジスタ、１０７…フローティング接合部、１０８…垂直信号線、１０９…電流源、１１０…バッファ、１１１…走査スイッチ、１１２…最終出力バッファ、１１３…走査用レジスタ。
【図１】
2005184479.tif 000003
【図２】
2005184479.tif 000004
【図３】
2005184479.tif 000005
【図４】
2005184479.tif 000006
【図５】
2005184479.tif 000007
【図６】
2005184479.tif 000008
【図７】
2005184479.tif 000009
【図８】
2005184479.tif 000010
【図９】
2005184479.tif 000011
【図１０】
2005184479.tif 000012
【図１１】
2005184479.tif 000013
【図１２】
2005184479.tif 000014