(57)【要約】【課題】  各センサセルからのリーク電流を抑制して、検出精度を高めることが可能な入力装置を提供する。【解決手段】  マトリクス状に配置される複数の各静電容量検出手段３１からの指紋情報を、センスアンプ４０で読み取る。その際、走査線３６から高電位ＶＤＤの走査信号を与え、且つデータ選択線３８から選択信号を与えて選択した静電容量検出手段３１だけをセンスアンプ４０に繋ぐ。一方、選択されていない他の静電容量検出手段３１は、センスアンプ４０から切り離す。非選択状態にある静電容量検出手段３１からセンスアンプ４０へのリーク電流の流れ込みが抑制され、センスアンプ４０にて読み出す電流値において、このリーク電流による影響を効果的に低減できる。【選択図】  図１
2005049195.tif 000002
【特許請求の範囲】
【請求項１】
複数のセンサセルと、前記各センサセルからの検出情報を読み取る出力手段とを備えた入力装置において、
選択された前記センサセルだけを前記出力手段に繋ぎ、それ以外の選択されていない前記センサセルを前記出力手段から切り離すセンサセル選択手段を備えたことを特徴とする入力装置。
【請求項２】
前記各センサセルは、被検出物に応じた感応信号を出力する感応部と、前記感応部と前記出力手段との間に介在するデータ線選択素子とを備え、
前記センサセル選択手段は、前記データ線選択素子と、駆動手段とにより構成され、
前記駆動手段は、選択された前記センサセルのデータ線選択素子のみをアクティブにする選択信号を与え、それ以外の前記センサセルのデータ線選択素子には選択信号を与えないことを特徴とする請求項１記載の入力装置。
【請求項３】
複数本の走査線と前記出力手段に繋がる複数本のビット線との交点に前記センサセルを設け、
前記各センサセルは、被検出物に応じた感応信号を出力する感応部と、データ線選択素子と、選択した前記走査線からの走査信号によりアクティブにする走査線選択素子とを備え、前記感応部と前記ビット線との間に前記データ線選択素子と走査線選択素子とのＡＮＤ回路を接続すると共に、
前記センサセル選択手段は、前記データ線選択素子と、駆動手段とにより構成され、
前記駆動手段は、選択された前記センサセルのデータ線選択素子にのみ、このデータ線選択素子をオンにする選択信号を与え、それ以外の前記センサセルのデータ線選択素子には選択信号を与えないことを特徴とする請求項１記載の入力装置。
【請求項４】
前記各センサセルにスイッチ素子を備えたビット線を接続し、
前記センサセル選択手段は、前記スイッチ素子と、駆動手段とにより構成され、
前記駆動手段は、選択した前記センサセルに接続する前記ビット線のスイッチ素子のみをオンにして、該ビット線と前記出力手段とを繋ぐ選択信号を与え、それ以外の前記センサセルに接続する前記ビット線のスイッチ素子には、選択信号を与えないことを特徴とする請求項１記載の入力装置。
【請求項５】
前記各センサセルにスイッチ素子を備えたビット線を接続し、
前記各センサセルは、被検出物に応じた感応信号を出力する感応部と、前記感応部と前記出力手段との間に介在するデータ線選択素子とを備え、
前記センサセル選択手段は、前記スイッチ素子と、前記データ線選択素子と、駆動手段とにより構成され、
前記駆動手段は、選択した前記センサセルのデータ線選択素子及びこのセンサセルに接続する前記ビット線のスイッチ素子にのみ、前記感応部と該ビット線及びこのビット線から前記出力手段を夫々繋ぐ選択信号を与え、それ以外の前記センサセルのデータ線選択素子と、このセンサセルに接続する前記ビット線のスイッチ素子には、選択信号を与えないことを特徴とする請求項１記載の入力装置。
【請求項６】
前記各センサセルにスイッチ素子を備えたビット線を接続し、複数本の走査線と複数本の前記ビット線との交点に前記センサセルを設け、
前記各センサセルは、被検出物に応じた感応信号を出力する感応部と、データ線選択素子と、選択した前記走査線からの走査信号によりアクティブにする走査線選択素子とを備え、前記感応部と前記ビット線との間に前記データ線選択素子と走査線選択素子とのＡＮＤ回路を接続すると共に、
前記センサセル選択手段は、前記スイッチ素子と、前記データ線選択素子と、駆動手段とにより構成され、
前記駆動手段は、選択した前記センサセルのデータ線選択素子及びこのセンサセルに接続する前記ビット線のスイッチ素子にのみ、前記感応部と該ビット線及びこのビット線から前記出力手段を夫々繋ぐ選択信号を与え、それ以外の前記センサセルのデータ線選択素子と、このセンサセルに接続する前記ビット線のスイッチ素子には、選択信号を与えないことを特徴とする請求項１記載の入力装置。
【請求項７】
前記データ線選択素子よりも先に前記スイッチ素子をオンにして、選択された前記センサセルに接続する前記ビット線にプレチャージ電圧を供給し、該データ線選択素子がアクティブになると、前記プレチャージ電圧の供給を遮断して該ビット線から前記出力手段に検出情報を送出させるビット線電圧供給手段を備えたことを特徴とする請求項５又は６記載の入力装置。
【請求項８】
前記プレチャージ電圧を可変する電圧可変手段を備えたことを特徴とする請求項７記載の入力装置。
【請求項９】
前記センサセルは指紋の凹凸を検出するものであることを特徴とする請求項１〜８の何れか一つに記載の入力装置。
【請求項１０】
前記複数のセンサセルをＭＩＳ型薄膜半導体素子で構成したことを特徴とする請求項１〜９の何れか一つに記載の入力装置。
【請求項１１】
請求項１乃至請求項１０に記載の入力装置のうちいずれかを有することを特徴とする電子機器。
【請求項１２】
複数の各センサセルからの検出情報を出力手段で読み取る入力装置の駆動方法において、選択された前記センサセルだけを前記出力手段に繋いで検出情報を読み込み、それ以外の選択されていない前記センサセルを前記出力手段から切り離すことを特徴とする入力装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力装置、特には複数のセンサセルを、例えばマトリクス状に配置した入力装置、電子機器及び入力装置の駆動方法に関する。
【背景技術】
【０００２】
従来、複数のセンサセルを配置した入力装置としては、例えば、指紋センサ（例えば、特許文献１〜４）や椅子に座ったときの圧力分布を測定する座圧センサなどがある。指紋センサの用途は、従来から、機密性の高い部屋へ入室する人が本人であることを認証する装置に使用する目的が主であったが、例えば半導体を使った静電容量式指紋センサ（例えば、特許文献２〜４）が小型軽量で安価にできるようになり、携帯電話、ＰＤＡ（携帯情報端末）、携帯用パソコンなどの携帯用小型電子機器やＩＣカードなどへの用途が考えられている。その他、据え置き型の電子装置であっても、個人用途でプライバシーを守るために、本人を特定するための指紋センサが使われる。
【０００３】
従来の半導体を使った静電容量式指紋センサは、２０ｍｍ×２０ｍｍ位の単結晶シリコンに形成されていた。静電容量式指紋センサの構造と検出原理は、半導体の表面に形成されたマトリクス状のセンサセルに作られた電極と、その電極上の誘電体薄膜を介して指紋の凹凸との間に発生する静電容量の分布をトランジスタ回路で検出するようになっている。検出されたセンサセルの情報は、走査線でマトリクス状のセンサセルを順に走査して、データ線で順にセンサセルの出力端に接続して出力される（例えば、特許文献１）。
【特許文献１】特開平１１−１１８４１５号公報
【特許文献２】特開２０００−３４６６０８号公報
【特許文献３】特開２００１−５６２０４号公報
【特許文献４】特開２００１−１３３２１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、これら従来の静電容量式指紋センサは、単結晶シリコン基板上にセンサ電極や誘電体膜が設けられているため、検出面である誘電体膜に指を強く押し付けるとシリコン基板が割れてしまい、耐久性に劣る。更に、指紋センサはその用途から必然的に２０ｍｍ×２０ｍｍ程度の大きさが求められ、膨大なエネルギーと労力を要して作成された単結晶シリコン基板に形成した場合、高価になるとの課題を有する。
【０００５】
上記課題を解決する方法として、本願出願人は先にＭＩＳ型薄膜半導体装置（信号増幅用ＴＦＴ）をセンサセルとして用いることにより、安価で耐久性に優れるガラス基板やプラスチック基板にも形成し得る静電容量式指紋センサを提案している。しかし、ＭＩＳ型薄膜半導体装置は、単結晶シリコンによる半導体装置に比べて、静電容量検出回路であるセンサセルの非選択時（オフ時）におけるリーク電流が大きい。従って、ＭＩＳ型薄膜半導体装置で構成した指紋センサの場合、非選択状態のセンサセルにおけるリーク電流が無視できない程度となる。その結果、出力手段であるセンスアンプで読み取る電流値において、選択されていないセンサセルからのリーク電流が、本来の選択されているセンサセルからの検出情報としての電流と混在し、指紋センサとしての検出精度を低減させるという問題を有していた。
【０００６】
そこで本発明は上述の諸事情に鑑み、各センサセルからのリーク電流の混在を抑制して、検出精度を高めることが可能な入力装置、電子機器及び入力装置の駆動方法を提供することをその目的とする。
【課題を解決するための手段】
【０００７】
本発明における入力装置は、複数のセンサセルと、前記各センサセルからの検出情報を読み取る出力手段とを備えた入力装置において、選択された前記センサセルだけを前記出力手段に繋ぎ、それ以外の選択されていない前記センサセルを前記出力手段から切り離すセンサセル選択手段を備えて構成される。
【０００８】
また本発明における入力装置の駆動方法は、複数の各センサセルからの検出情報を、出力手段で読み取って出力する入力装置の駆動方法において、選択された前記センサセルだけを前記出力手段に繋いで検出情報を読み込み、それ以外の選択されていない前記センサセルを前記出力手段から切り離すことを特徴とする。
【０００９】
本発明によれば、検出情報を読み取るのに選択されたセンサセルだけは出力手段に繋がるが、それ以外の選択されていないセンサセルは出力手段と切り離される。したがって、非選択状態にある各センサセルから出力手段へのリーク電流の流れ込みが抑制され、選択されたセンサセルからの検出情報を精度よく読み取ることができる。
【００１０】
本発明における入力装置は、前記各センサセルが、被検出物に応じた感応信号を出力する感応部と、前記感応部と前記出力手段との間に介在するデータ線選択素子とを備えており、前記センサセル選択手段が、前記データ線選択素子と、駆動手段とにより構成され、前記駆動手段は、選択された前記センサセルのデータ線選択素子のみをアクティブにする選択信号を与え、それ以外の前記センサセルのデータ線選択素子には選択信号を与えないことを特徴とする。
【００１１】
また本発明における入力装置の駆動方法は、被検出物に応じた感応信号を出力する感応部とデータ線選択素子とを前記各センサセル毎に設けて、前記データ線選択素子を前記感応部と前記出力手段との間に介在させ、選択された前記センサセルのデータ線選択素子のみをアクティブにする選択信号を与え、それ以外の前記センサセルのデータ線選択素子には選択信号を与えないようにしたことを特徴とする。
【００１２】
この場合、各々のセンサセルにデータ線選択素子を設け、選択されたデータ線選択素子にのみ選択信号を与えるようにするだけで、選択されていないセンサセルから出力回路へのリーク電流の流れ込みを効果的に低減できる。
【００１３】
本発明における入力装置は、複数本の走査線と前記出力手段に繋がる複数本のビット線との交点に前記センサセルを設け、前記各センサセルは、被検出物に応じた感応信号を出力する感応部と、データ線選択素子と、選択した前記走査線からの走査信号によりアクティブにする走査線選択素子とを備え、前記感応部と前記ビット線との間に前記データ線選択素子と走査線選択素子とのＡＮＤ回路を接続すると共に、前記センサセル選択手段は、前記データ線選択素子と、駆動手段とにより構成され、前記駆動手段は、選択された前記センサセルのデータ線選択素子のみをアクティブにする選択信号を与え、それ以外の前記センサセルのデータ線選択素子には選択信号を与えないことを特徴とする。
【００１４】
また本発明における入力装置の駆動方法は、複数本の走査線と前記出力手段に繋がる複数本のビット線との交点に前記センサセルを配置し、被検出物に応じた感応信号を出力する感応部と、データ線選択素子と、選択した前記走査線からの走査信号によりアクティブにする走査線選択素子とを前記各センサセル毎に設けて、前記感応部と前記ビット線との間に前記データ線選択素子と走査線選択素子とのＡＮＤ回路を接続すると共に、選択された前記センサセルのデータ線選択素子のみをアクティブにする選択信号を与え、それ以外の前記センサセルのデータ線選択素子には選択信号を与えないようにしたことを特徴とする。
【００１５】
この場合、走査信号と選択信号が共に与えられたセンサセルだけがビット線に繋がって、出力手段に検出情報を送り出すことができる。また、走査線から走査信号が与えられていても、選択信号が与えられない他のセンサセルは、データ線選択素子がオンしないので、ビット線へのリーク電流の流れ込みが確実に抑制される。
【００１６】
本発明における入力装置は、前記各センサセルにスイッチ素子を備えたビット線を接続し、前記センサセル選択手段は、前記スイッチ素子と、駆動手段とにより構成され、前記駆動手段は、選択した前記センサセルに接続する前記ビット線のスイッチ素子のみをオンにして、該ビット線と前記出力手段とを繋ぐ選択信号を与え、それ以外の前記センサセルに接続する前記ビット線のスイッチ素子には、選択信号を与えないことを特徴とする。
【００１７】
また本発明における入力装置の駆動方法は、前記各センサセルにスイッチ素子を備えたビット線を接続し、選択した前記センサセルに接続する前記ビット線のスイッチ素子のみをオンにして、該ビット線と前記出力手段とを繋ぐ選択信号を与え、それ以外の前記センサセルに接続する前記ビット線のスイッチ素子には、選択信号を与えないようにしたことを特徴とする。
【００１８】
この場合、各センサセルに接続するビット線には、スイッチ素子が夫々設けられており、選択されたセンサセルに接続するビット線のスイッチ素子に対しては、このビット線と出力手段とを繋ぐ選択信号が与えられるが、非選択のセンサセルに接続する各ビット線のスイッチ素子に対しては、いずれも選択信号が与えられず、これらの各ビット線が出力手段から切り離される。そのため、指紋情報送出用の各ビット線に各々接続したスイッチ素子を利用して、選択されていないセンサセルから出力回路へのリーク電流の流れ込みを効果的に低減できる。
【００１９】
本発明における入力装置は、前記各センサセルにスイッチ素子を備えたビット線を接続し、前記各センサセルは、被検出物に応じた感応信号を出力する感応部と、前記感応部と前記出力手段との間に介在するデータ線選択素子とを備え、前記センサセル選択手段は、前記スイッチ素子と、前記データ線選択素子と、駆動手段とにより構成され、前記駆動手段は、選択した前記センサセルのデータ線選択素子及びこのセンサセルに接続する前記ビット線のスイッチ素子にのみ、前記感応部と該ビット線及びこのビット線から前記出力手段を夫々繋ぐ選択信号を与え、それ以外の前記センサセルのデータ線選択素子と、このセンサセルに接続する前記ビット線のスイッチ素子には、選択信号を与えないことを特徴とする。
【００２０】
また本発明における入力装置の駆動方法は、前記各センサセルにスイッチ素子を備えたビット線を接続し、被検出物に応じた感応信号を出力する感応部とデータ線選択素子とを前記各センサセル毎に設けて、前記データ線選択素子を前記感応部と前記出力手段との間に介在させ、選択した前記センサセルのデータ線選択素子及びこのセンサセルに接続する前記ビット線のスイッチ素子にのみ、前記感応部と該ビット線及びこのビット線から前記出力手段を夫々繋ぐ選択信号を与え、それ以外の前記センサセルのデータ線選択素子と、このセンサセルに接続する前記ビット線のスイッチ素子には、選択信号を与えないようにしたことを特徴とする。
【００２１】
この場合、各センサセルに接続するビット線には、スイッチ素子が夫々設けられていると共に、各センサセルにおいて、センサセルの感応部と出力手段との間にも別のデータ線選択素子が介在される。そして、選択信号が共に与えられたセンサセルだけがビット線に繋がって、出力手段に検出情報を送り出すことができるが、それ以外の選択されていないセンサセルのデータ線選択素子と、このセンサセルに接続するビット線のスイッチ素子に対しては、選択信号が与えられず、非選択のセンサセルは出力手段から全て切り離される。こうして、スイッチ素子とデータ線選択素子とにより、非選択のセンサセルからのリーク電流の流れ込みを確実に抑制することが可能になる。
【００２２】
本発明における入力装置は、前記各センサセルにスイッチ素子を備えたビット線を接続し、複数本の走査線と複数本の前記ビット線との交点に前記センサセルを設け、前記各センサセルは、被検出物に応じた感応信号を出力する感応部と、データ線選択素子と、選択した前記走査線からの走査信号によりアクティブにする走査線選択素子とを備え、前記感応部と前記ビット線との間に前記データ線選択素子と走査線選択素子とのＡＮＤ回路を接続すると共に、前記センサセル選択手段は、前記スイッチ素子と、前記データ線選択素子と、駆動手段とにより構成され、前記駆動手段は、選択した前記センサセルのデータ線選択素子及びこのセンサセルに接続する前記ビット線のスイッチ素子にのみ、前記感応部と該ビット線及びこのビット線から前記出力手段を夫々繋ぐ選択信号を与え、それ以外の前記センサセルのデータ線選択素子と、このセンサセルに接続する前記ビット線のスイッチ素子には、選択信号を与えないことを特徴とする。
【００２３】
また本発明における入力装置の駆動方法は、前記各センサセルにスイッチ素子を備えたビット線を接続し、複数本の走査線と複数本の前記ビット線との交点に前記センサセルを配置し、被検出物に応じた感応信号を出力する感応部と、データ線選択素子と、選択した前記走査線からの走査信号によりアクティブにする走査線選択素子とを前記各センサセル毎に設けて、前記感応部と前記ビット線との間に前記データ線選択素子と走査線選択素子とのＡＮＤ回路を接続すると共に、選択した前記センサセルのデータ線選択素子及びこのセンサセルに接続する前記ビット線のスイッチ素子にのみ、前記感応部と該ビット線及びこのビット線から前記出力手段を夫々繋ぐ選択信号を与え、それ以外の前記センサセルのデータ線選択素子と、このセンサセルに接続する前記ビット線のスイッチ素子には、選択信号を与えないようにしたことを特徴とする。
【００２４】
この場合、各センサセルに接続するビット線には、スイッチ素子が夫々設けられていると共に、各センサセルにおいて、センサセルの感応部とビット線との間にも別のデータ線選択素子と走査線選択素子とのＡＮＤ回路が介在される。そして、走査信号と選択信号が共に与えられたセンサセルの感応部だけがビット線に繋がって、出力手段に検出情報を送り出すことができるが、それ以外の選択されていないセンサセルのデータ線選択素子と、このセンサセルに接続するビット線のスイッチ素子に対しては、選択信号が与えられず、非選択のセンサセルは出力手段から全て切り離される。こうして、スイッチ素子とデータ線選択素子とにより、非選択のセンサセルからのリーク電流の流れ込みを確実に抑制することが可能になる。また、走査線から走査信号が与えられていても、選択信号が与えられない他のセンサセルは、データ線選択素子やそれに接続するビット線のスイッチ素子が共にオンしないので、ビット線へのリーク電流の流れ込みがより確実に抑制される。
【００２５】
本発明における入力装置は、前記データ線選択素子よりも先に前記スイッチ素子をオンにして、選択された前記センサセルに接続する前記ビット線にのみプレチャージ電圧を供給し、該データ線選択素子がオンすると、前記プレチャージ電圧の供給を遮断して該ビット線から前記出力手段に検出情報を送出させるビット線電圧供給手段を備えて構成される。
【００２６】
また本発明における入力装置の駆動方法は、選択されたセンサセルに対応する前記スイッチ素子をオンにして、この選択されたセンサセルに接続する前記ビット線だけにプレチャージ電圧を供給し、該プレチャージ電圧の供給が完了したら、前記データ線選択素子をアクティブにすると共に前記プレチャージ電圧の供給を遮断して、該ビット線から前記出力手段に検出情報を送出させることを特徴とする。
【００２７】
このように、選択されたセンサセルに接続するビット線に予めプレチャージ電圧が供給されるので、その後でこの選択されたセンサセルから必要な検出情報を読み出す際に、ビット線の電位を安定させて動作マージンを広げることができ、より高速な検出動作が可能になる。また、プレチャージ電圧が与えられるのは、スイッチ素子をオンにしたビット線だけなので、全てのビット線にプレチャージ電圧を供給する必要がなく、この点でも検出動作の高速化を一段と達成できる。
【００２８】
上記構成の入力装置では、前記プレチャージ電圧を可変する電圧可変手段を備えるのが好ましい。このような電圧可変手段があれば、プレチャージ電圧を任意に可変することができるので、より精密な検出動作の調整を行うことが可能になる。
【００２９】
上記各発明では、少なくとも前記センサセルをＭＩＳ型薄膜半導体装置で構成するのが好ましい。このようにすると、入力装置を構成する少なくともセンサセルが単結晶シリコン基板から解放されて、ガラス基板やプラスチック基板上に形成することができ、安価で耐久性に優れた入力装置を提供できる。
【００３０】
上記各発明において、センサセルはとりわけ指紋の凹凸を検出するものに適用するのが好ましい。こうすれば、指の指紋を検出情報とした種々の制御が可能になる。また、指紋情報を出力する超小型且つ超軽量な入力装置を提供できる。
【００３１】
また本発明は、指紋情報を出力する上記入力装置を、各種の電子機器に組み込んでもよい。
【００３２】
このような電子機器としては、例えばスマートカード，ＰＤＡ，携帯電話等がある。いずれの場合も、超薄型且つ超軽量で、指紋の登録や指紋の認証に適した電子機器としての提供が可能になる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明における好適な実施の形態について、添付図面を参照しながら詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を限定するものではない。また、以下に説明される構成の全てが、本発明の必須要件であるとは限らない。各実施例では、非選択状態にあるセンサセルからのリーク電流を抑制すると共に、選択状態にあるセンサセルから検出情報を精度よく読み取る入力装置とその駆動方法について夫々記述する。
【実施例１】
【００３４】
図１は、入力装置のセンサ部となる静電容量式指紋センサ１のブロック図である。指紋センサ１は、データ選択線３８を選択するためのデータドライバ１０と、走査線３６を選択するための走査ドライバ２０と、被検出物である指紋の検出領域として形成されるアクティブマトリクス部３０とにより構成される。指の表面形状を採取する情報採取部としてのアクティブマトリクス部３０は、ｍ行ｎ列のマトリクス（行列）状に配置されたｍ本（ｍは２以上の整数）の走査線３６と、対をなすｎ本（ｎは２以上の整数）のビット線３７及びデータ選択線３８と、走査線３６とビット線３７との交点に設けられた検出回路に相当する静電容量検出回路３１を最小限の構成要素としている。また、各静電容量検出回路３１には低電位側電源（図示せず）に繋がる供給線３９がそれぞれ接続され、アクティブな走査線３６に発生する高電位ＶＤＤと、供給線３９に発生する低電位ＶＳＳとの電位差が、静電容量検出回路３１に印加される構成となっている。
【００３５】
前記データドライバ１０は、通常の表示装置におけるアナログ点順次駆動を実現するためのシフトレジスタ１１と、各ビット線３７の一端が接続される共通のビット幹線としてのグローバル線ＬＤとを備え、このグローバル線ＬＤが出力手段であるセンスアンプ４０の入力側に接続される。シフトレジスタ１１は、外部からスタートパルスが与えられると、別に与えられるクロックに同期して、ｎ個のデータ選択線３８に順次選択信号を与えるようになっている。
【００３６】
走査ドライバ２０は、走査線３６を順次選択するためのシフトレジスタ２１により構成される。シフトレジスタ２１は、外部からスタートパルスが与えられると、別に与えられるクロックに同期して、全ての走査線３６を順に選択走査する。これによりアクティブな走査線３６と選択されたデータ選択線３８との交点にある選択状態の静電容量検出回路３１から、グローバル線ＬＤを通してセンスアンプ４０に検出情報が取り出される。
【００３７】
センサセルに相当する静電容量検出回路３１は、アクティブマトリクス部３０においてｍ行ｎ列のマトリクス状に配置され、被検出物との距離に応じて変化する静電容量を検出する。より具体的には、図２に示すように、走査線選択素子である走査線選択トランジスタ３２と、例えば指紋のような被検出物の表面の凹凸形状に依存して静電容量Ｃｄが変化する信号検出素子３３と、信号増幅素子である信号増幅トランジスタ３４と、データ線選択素子であるデータ線選択トランジスタ３５と、固定の静電容量Ｃｓを持つ基準コンデンサ４２とを含んで構成される。信号増幅トランジスタ３４は、好ましくはゲート電極とゲート絶縁膜と半導体膜とからなる信号増幅用ＭＩＳ型薄膜半導体装置から構成される。また走査線選択トランジスタ３２は、好ましくはゲート電極とゲート絶縁膜と半導体膜とからなる走査線選択用ＭＩＳ型薄膜半導体装置から構成される。さらに、データ線選択トランジスタ３５は、好ましくはゲート電極とゲート絶縁膜と半導体膜とからなるデータ線選択用ＭＩＳ型薄膜半導体装置から構成される。
【００３８】
本実施例では、信号増幅用ＭＩＳ型薄膜半導体装置のドレインがデータ線選択用ＭＩＳ型薄膜半導体装置のソースに接続され、データ線選択用ＭＩＳ型薄膜半導体装置のドレインが走査線選択用ＭＩＳ型薄膜半導体装置のソースに接続される。また、信号増幅用ＭＩＳ型薄膜半導体装置のソースが供給線３９に接続され、信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極が信号検出素子３３を構成する容量検出電極と基準コンデンサ４２との接続点に接続される（図２ではＭＩＳ型薄膜半導体装置のソースをＳ、ドレインをＤ、ゲート電極をＧと表示している）。こうして走査線選択用ＭＩＳ型薄膜半導体装置のソースと供給線３９とは、容量検出電極にて検出された電荷Ｑに感応する信号増幅用ＭＩＳ型薄膜半導体装置と、データ選択線３８に与えられる選択信号によりオンするデータ線選択用ＭＩＳ型薄膜半導体装置とのＡＮＤ回路の一例である直列回路を介在してお互いに接続される。また、走査線選択用ＭＩＳ型薄膜半導体装置のドレインがデータ線３７に接続され、走査線選択用ＭＩＳ型薄膜半導体装置のゲート電極が走査線３６と基準コンデンサ４２の一端に接続される。
【００３９】
本実施例では、静電容量Ｃｓを持つコンデンサと、被検出物の表面形状に応じて変化する静電容量Ｃｄを持つコンデンサとの間に発生した電荷Ｑにより、信号増幅用ＭＩＳ型薄膜半導体装置のゲート電位を変化させる。そして、走査線選択用ＭＩＳ型薄膜半導体装置のドレイン・ソース間と、データ線選択用ＭＩＳ型薄膜半導体装置のドレイン・ソース間とを導通させた状態で、信号増幅用ＭＩＳ型薄膜半導体装置のドレインに所定の電圧を印加すると、誘起された電荷Ｑに応じて信号増幅用ＭＩＳ型薄膜半導体装置のドレイン・ソース間に流れる電流Ｉが著しく増幅される。誘起された電荷Ｑ自体は何処にも流れずに保存されるので、ドレイン電圧を高くしたり或いは測定時間を長くする等で電流Ｉの測定も容易になる。
【００４０】
上記金属−絶縁膜−半導体膜から成るＭＩＳ型薄膜半導体装置は、通常ガラス基板に作成されるために、大面積を要する半導体集積回路を安価に製造する技術として知られ、具体的に昨今では液晶表示装置等に応用されている。従って指紋センサ等に適用される静電容量検出回路３１を薄膜半導体装置にて作成すると、単結晶シリコン基板と云った多大なエネルギーを消費して作られた高価な基板を使用する必要がなく、貴重な地球資源を消費することなく安価に当該装置を作成し得る。また、薄膜半導体装置はＳＵＦＴＬＡ（特開平１１−３１２８１１号公報やS. Utsunomiya et. al. Society for Information Display p.916(2000)）と呼ばれる転写技術を適用する事で、半導体集積回路をプラスチック基板上に作成できるので、静電容量検出回路３１も単結晶シリコン基板から解放されて、プラスチック基板上に形成し得るのである。
【００４１】
図３は、センスアンプ４０の回路図である。センスアンプ４０は、二段のカレントミラー回路４１，４２にて構成され、一段目のカレントミラー回路４１の一部が前記静電容量検出回路３１により置き換えられた構成となっている。より具体的には、カレントミラー回路４１は静電容量検出回路３１の他に、Ｐチャンネルトランジスタ６１〜６５と、Ｎチャンネルトランジスタ６６，６７とを備え、高電位ＶＤＤラインと低電位ＶＳＳラインとの間に、トランジスタ６１，走査線選択トランジスタ３２，データ線選択トランジスタ３５及び信号増幅トランジスタ３４を順に接続した直列回路と、トランジスタ６４，６６，６７を順に接続した直列回路が夫々接続される。また、トランジスタ６１，３２との接続点とトランジスタ６４，６６の接続点との間に、トランジスタ６５のドレイン・ソースが夫々接続され、トランジスタ６１，６４，６５の各ゲートにクロックＣＬＫが与えられる。高電位ＶＤＤラインとトランジスタ６５のドレイン，及び高電位ＶＤＤラインとトランジスタ６５のソースとの間には、トランジスタ６２，６３のドレインが夫々接続され、これらのトランジスタ６２，６３のゲートがトランジスタ６３のドレインに接続される。そして、クロックＣＬＫがＨ（高）レベルのときに、静電容量検出回路３１のトランジスタ３２，３５，３４に流れ込む電流量Ｉと、トランジスタ６７のゲートに与えられる基準電圧ＶＲにより、トランジスタ６６，６７に流れ込む電流量Ｉ’との差が、トランジスタ６５のドレイン・ソース間に電圧として発生するようになっている。
【００４２】
一方、二段目のカレントミラー回路４２は、Ｐチャンネルトランジスタ６８〜７０と、Ｎチャンネルトランジスタ７１〜７３とを備え、トランジスタ６８，７１の直列回路と、トランジスタ６９，７２の直列回路が、高電位ＶＤＤラインとトランジスタ７３のドレインとの間に夫々接続される。また、トランジスタ６８，７１の接続点とトランジスタ６９，７２の接続点との間に、トランジスタ７０のドレイン・ソースが夫々接続され、トランジスタ７０，７３の各ゲートにクロックＣＬＫが与えられる。更に、トランジスタ６８，６９のゲートがトランジスタ６９のドレインに接続され、トランジスタ７３のソースが低電位ＶＳＳラインに接続される。そして、クロックＣＬＫがＨレベルのときに、前記電流量ＩとＩ’との差に見合う電圧がトランジスタ７１，７２の各ゲートに印加され、トランジスタ６８，７１の接続点から増幅された出力ＯＵＴが取り出される。なお、図中に示す増幅回路４０はあくまでも一例であり、他の回路構成に適宜置き換えてもよい。
【００４３】
上記指紋センサ１の動作について説明すると、走査ドライバ２０に与えられるスタートパルスとクロック信号により、ｍ本の走査線３６の中から特定の１本の走査線３６が順次選択されると、当該走査線３６がアクティブになって高電位ＶＤＤとなる。その結果、当該走査線３６に繋がる静電容量検出回路３１の走査線選択トランジスタ３２がオン状態となる。一方、信号増幅トランジスタ３４のゲート電圧は、信号増幅トランジスタ３４自身に寄生する容量Ｃｔ（図２参照）及び基準コンデンサ３７の容量Ｃｓと、信号検出素子３３の容量Ｃｄとの容量比により定まる。
【００４４】
指紋の山（凸部）が静電容量検出回路３１の表面に接した時は、信号検出素子３３の容量Ｃｄが容量Ｃｔ，Ｃｓに対し十分大きくなり、信号増幅トランジスタ３４のゲート電圧はＧＮＤ（グランド）電位に近づく。その結果、信号増幅トランジスタ３４は略オフ状態となり、信号増幅トランジスタ３４のドレイン・ソース間には極めて微弱な電流Ｉが流れる。反対に、指紋の谷（凹部）が静電容量検出回路３１の表面に対向した時は、信号検出素子３３の容量Ｃｄが容量Ｃｔ，Ｃｓに対し十分小さくなり、信号増幅トランジスタ３４のゲート電圧は高電位ＶＤＤに近づく。その結果、信号増幅トランジスタ３４は略オン状態となり、信号増幅トランジスタ３４のドレイン・ソース間には大きな電流Ｉが流れる。
【００４５】
ここで、信号増幅トランジスタ３４のソースは低電位ＶＳＳの供給線３９と接続されているため、電流Ｉの流れる向きはビット線３７から静電容量検出回路３１へと流れ込む方向となる。上記特定の走査線３６がアクティブな状態において、データドライバ１０に与えられるスタートパルスとクロック信号により、複数のデータ選択線３８の中から、特定の１個のデータ選択線３８が順次選択され、そのデータ選択線３８に繋がる静電容量検出回路３１のデータ線選択トランジスタ３５がオン状態となる。その結果、センスアンプ４０から選択された静電容量検出回路３１に向けて、指紋の凹凸情報に応じた電流Ｉが流れる。静電容量検出回路３１からの検出情報を出力する出力部としてのセンスアンプ４０は、前述の通り二段のカレントミラー回路４１，４２にて構成される。一段目のカレントミラー回路４１において、ＨレベルのクロックＣＬＫが与えられている時に、静電容量検出回路３１に向けて流れ込む電流量Ｉと、基準電圧ＶＲによりトランジスタ６６，６７に流れ込む電流量Ｉ’との比較を行ない、二段目のカレントミラー回路４２において、その比較した結果を増幅した出力ＯＵＴが取り出される。以上の動作を、検出面であるアクティブマトリクス部３０内で繰り返すことにより、各静電容量検出回路３１からの指紋情報を出力でき、アクティブマトリクス部３０の表面に当接した指紋パターンの検出が実現される。より具体的には、第１行の各列に位置する静電容量検出回路３１から順に指紋の凹凸を検出した後、第２行の指紋の凹凸を検出するといったように、静電容量検出回路３１毎に指紋の凹凸を検出してゆく。その結果、指紋センサ１を用いて周期的に指紋画像を取り込むことができる。
【００４６】
静電容量検出回路３１は上述したＳＵＦＴＬＡ技術を用いて、プラスチック基板上に形成され得る。単結晶シリコン技術に基づく指紋センサは、プラスチック上では直ぐに割れてしまったり、或いは十分な大きさを有しないために実用性に乏しい。これに対して本実施例によるプラスチック基板上の静電容量検出回路３１は、プラスチック基板上で指を被うに十分大きい面積としても割れる心配がなく、プラスチック基板上での指紋センサ１として利用し得る。
【００４７】
上記構成の指紋センサ１は、個人認証機能を兼ね備えたスマートカードに適用される。スマートカードはキャッシュカード（bankcard）やクレジットカード（credit card）、身分証明書（Identity card）等で使用され、これらのセキュリティレベルを著しく高めた上で尚、個人指紋情報をカード外に流出させずに保護するとの優れた機能を有する。図４は、スマートカードの一種であるＩＣカード４への適用例を示したものである。薄板状のカード母材６には、静電容量式の指紋センサ１の他に、ＩＣチップ５０及び指紋センサ１を駆動するための制御手段たるマイクロコントローラ５１が夫々搭載される。指紋読み取り時には、マイクロコントローラ５１から供給される信号に基づき指紋センサ１が駆動され、指紋の凹凸情報に対応した検出信号が指紋センサ１から出力される。また、ここには図示しないが、例えば液晶パネル等の表示装置をマイクロコントローラ５１に接続してもよい。
【００４８】
個人認証を行なわないカードでは、予めカードに記憶登録された暗証番号と、カード使用者が入力した暗証番号が等しい場合に、そのカードを使用できる。そのため、カード所有者以外でも暗証番号を知ることができれば、カードを不正使用することが可能である。一方、図３に示すような指紋センサ１による個人認証を行なうＩＣカード４では、予めカード内のメモリ（ＩＣチップ５０）に蓄えられた指紋データと、指紋センサ１からの指紋情報が合致した場合にのみ暗証番号を発行する。この発行された暗証番号と、カード使用者が入力した暗証番号が等しければ、そのＩＣカード４を使用できる。
【００４９】
本実施例では、マトリクス状に配置される複数の各静電容量検出手段３１からの指紋情報（検出情報）を、出力手段であるセンスアンプ４０で読み取る際に、アクティブな走査線３６と特定したビット線３７との交点にある選択された静電容量検出手段３１だけをセンスアンプ４０に繋いで、この静電容量検出手段３１から指紋情報を読み込み、それ以外の選択されていない静電容量検出手段３１は、センスアンプ４０から切り離すような指紋センサ１の駆動方法を採用している。即ち本実施例では、走査線３６から高電位ＶＤＤの走査信号を与え、且つデータ選択線３８から選択信号を与えて選択した静電容量検出手段３１だけをセンスアンプ４０に繋ぎ、それ以外の走査信号と選択信号が共に与えられていない非選択の静電容量検出手段３１をセンスアンプ４０から切り離すセンサセル選択手段を備えているといえる。
【００５０】
これにより、指紋情報を読み取るのに選択された静電容量検出手段３１だけはセンスアンプ４０に繋がるが、それ以外の選択されていない静電容量検出手段３１はセンスアンプ４０と切り離される。したがって、非選択状態にある静電容量検出手段３１からセンスアンプ４０へのリーク電流の流れ込みが抑制され、センスアンプ４０にて読み出す電流値において、このリーク電流による影響を大きく低減できる。そのため、選択された静電容量検出手段３１からの指紋情報を精度よく読み取ることができる。
【００５１】
アクティブマトリクス部３０にある各々の静電容量検出手段３１は、被検出物である指の指紋に応じた感応信号を電流量Ｉとして出力する感応部（信号検出素子３３，信号増幅トランジスタ３４，基準コンデンサ４２）と、感応部とセンスアンプ４０との間に介在するデータ線選択素子としてのデータ線選択トランジスタ３５とを備えている。また、ここでのセンサセル選択手段は、データ線選択トランジスタ３５と、選択された静電容量検出手段３１のデータ線選択トランジスタ３５にのみ、このデータ線選択トランジスタ３５をオンにする選択信号を与え、それ以外の静電容量検出手段３１のデータ線選択トランジスタ３５には選択信号を与えない駆動手段とにより構成される。本実施例における駆動手段は、ＩＣカード４に備えたマイクロコンピュータ５１と、指紋センサ１のデータドライバ１０で実現されるが、特定のセンサセルを選択する信号を発生できるものであれば、どのような形態のものであってもよい。
【００５２】
このようにすると、各々の静電容量検出手段３１にデータ線選択トランジスタ３５を設け、選択されたデータ線選択トランジスタ３５にのみ選択信号を与えるようにするだけで、選択されていない静電容量検出手段３１からセンスアンプ４０へのリーク電流の流れ込みを効果的に低減できる。
【００５３】
静電容量検出回路３１は、複数本の走査線３６と、センスアンプ４０に繋がる複数本のビット線３７との交点に各々設けられ、前記感応部やデータ線選択トランジスタ３５の他に、選択した走査線３６からの走査信号によりオンする走査線選択素子としての走査線選択トランジスタ３２を備えている。そして、走査線選択トランジスタ３２とデータ線選択トランジスタ３５とのＡＮＤ回路としての直列回路が、感応部とビット線３７との間に接続される。そのため、高電位ＶＤＤの走査信号と、データ選択線３８からの選択信号が共に与えられた静電容量検出回路３１だけがビット線３７に繋がって、センスアンプ４０に指紋情報を送り出すことができる。また、高電位ＶＤＤの走査信号が与えられていても、データ選択線３８からの選択信号が与えられない他の静電容量検出回路３１は、データ線選択トランジスタ３５がオンしないので、ビット線３７へのリーク電流の流れ込みが確実に抑制される。
【実施例２】
【００５４】
図５は、第２の実施例における静電容量式指紋センサ１のブロック図である。この実施例では、指紋センサ１のデータドライバ１０にアナログスイッチ１２を設けた点が着目される。アナログスイッチ１２は、センスアンプ４０に通じるグローバル線ＬＤと各ビット線３７とを分離するためのもので、各ビット線３７に夫々挿入接続されるアレイ状のスイッチ素子１４により構成される。そして、シフトレジスタ１１から一つのデータ選択線３８に選択的に与えられる選択信号により、そのデータ選択線３８に繋がる静電容量検出回路３１のデータ線選択トランジスタ３５がオンになると共に、スイッチ素子１４の一つがオンして、選択信号が与えられた静電容量検出回路３１に対応するビット線３７だけが、グローバル線ＬＤに繋がるようになっている。なお、それ以外の指紋センサ１各部の構成は、第１の実施例と全く共通している。従って、静電容量検出回路３１やセンスアンプ４０の構成も、前記図２や図３に示す通りのものである。
【００５５】
上記指紋センサ１の動作について説明すると、走査ドライバ２０に与えられるスタートパルスとクロック信号により、ｍ本の走査線３６の中から特定の１本の走査線３６が順次選択されると、当該走査線３６がアクティブになって高電位ＶＤＤとなる。その結果、当該走査線３６に繋がる静電容量検出回路３１の走査線選択トランジスタ３２がオン状態となる。指紋の山（凸部）が静電容量検出回路３１の表面に接した時は、信号検出素子３３の容量Ｃｄが容量Ｃｔ，Ｃｓに対し十分大きくなり、信号増幅トランジスタ３４のゲート電圧はＧＮＤ（グランド）電位に近づく。その結果、信号増幅トランジスタ３４は略オフ状態となり、信号増幅トランジスタ３４のドレイン・ソース間には極めて微弱な電流Ｉが流れる。反対に、指紋の谷（凹部）が静電容量検出回路３１の表面に対向した時は、信号検出素子３３の容量Ｃｄが容量Ｃｔ，Ｃｓに対し十分小さくなり、信号増幅トランジスタ３４のゲート電圧は高電位ＶＤＤに近づく。その結果、信号増幅トランジスタ３４は略オン状態となり、信号増幅トランジスタ３４のドレイン・ソース間には大きな電流Ｉが流れる。
【００５６】
上記特定の走査線３６がアクティブな状態において、データドライバ１０に与えられるスタートパルスとクロック信号により、複数のデータ選択線３８の中から、特定の１個のデータ選択線３８が順次選択されて選択信号が与えられ、そのデータ選択線３８に繋がる静電容量検出回路３１のデータ線選択トランジスタ３５がオンする。それと同時に、当該データ選択線３８と対をなすビット線３７に挿入接続したスイッチ素子１４もオンして、当該スイッチ素子１４がアクティブになり、このビット線３７とセンスアンプ４０がスイッチ素子１４により連結される。そのため、高電位ＶＤＤの走査信号が与えられたアクティブな走査線３６と、シフトレジスタ１１から選択信号が与えられたデータ選択線３８との交点にある静電容量検出回路３１に向けて、出力手段であるセンスアンプ４０から、指紋の凹凸情報に応じた電流Ｉが流れる。センスアンプ４０は、前述したようにこの電流量Ｉとトランジスタ６６，６７に流れ込む電流量Ｉ’との比較を行ない、二段目のカレントミラー回路４２において、その比較した結果を増幅した出力ＯＵＴを指紋センサ１の外部に送り出す。以上の動作を、検出面であるアクティブマトリクス部３０内で繰り返すことにより、各静電容量検出回路３１からの指紋情報を出力でき、アクティブマトリクス部３０の表面に当接した指紋パターンの検出が実現される。
【００５７】
また、この一連の動作において、前記選択されたデータ選択線３８以外の、非選択のデータ選択線３８に繋がる静電容量検出回路３１は、ビット線３７と感知部である信号増幅トランジスタ３４との間に介在するデータ線選択トランジスタ３５がオンせず、この間が切り離された状態となる。しかも本実施例では、この非選択の静電容量検出回路３１に繋がるビット線３７とセンスアンプ４０との間も、グローバル線ＬＤに接続された各スイッチ素子１４がオンしないことによって切り離され、当該非選択の静電容量検出回路３１からセンスアンプへのリーク電流の流れ込みをより一層抑制している。
【００５８】
以上のように本実施例では、各静電容量検出回路３１にスイッチ素子１４を備えたビット線３７を各々接続し、選択した静電容量検出回路３１に接続するビット線３７のスイッチ素子１４にのみ、このスイッチ素子１４をオンにして当該ビット線３７とセンスアンプ４０とを繋ぐ選択信号を与え、それ以外の静電容量検出回路３１に接続するビット線３７のスイッチ素子１４には、選択信号を与えないような駆動方法を採用している。即ち本実施例のセンサセル選択手段は、各ビット線３７毎に挿入接続されたスイッチ素子１４と、選択した静電容量検出回路３１に接続するビット線３７のスイッチ素子１４にのみ、このスイッチ素子１４をオンにして当該ビット線３７とセンスアンプ４０とを繋ぐ選択信号を与え、それ以外の静電容量検出回路３１に接続するビット線３７のスイッチ素子１４には、選択信号を与えない駆動手段とにより構成される。本実施例における駆動手段は、ＩＣカード４に備えたマイクロコンピュータ５１と、指紋センサ１のデータドライバ１０で実現されるが、特定のセンサセルを選択する信号を発生できるものであれば、どのような形態のものであってもよい。
【００５９】
この場合、各静電容量検出回路３１に接続するビット線３７には、スイッチ素子１４が夫々設けられており、選択された静電容量検出回路３１に接続するビット線３７のスイッチ素子１４に対しては、このビット線３７とセンスアンプ４０とを繋ぐ選択信号が与えられるが、非選択の静電容量検出回路３１に接続する各ビット線３７のスイッチ素子１４に対しては、いずれも選択信号が与えられず、これらの各ビット線３７がセンスアンプ４０から切り離される。そのため、指紋情報送出用の各ビット線３７に各々接続したスイッチ素子１４を利用して、選択されていないセンサセルから出力回路へのリーク電流の流れ込みを効果的に低減できる。
【００６０】
また本実施例においても、アクティブマトリクス部３０にある各々の静電容量検出手段３１は、被検出物である指の指紋に応じた感応信号を電流量Ｉとして出力する感応部（信号検出素子３３，信号増幅トランジスタ３４，基準コンデンサ４２）と、感応部とセンスアンプ４０との間に介在するデータ線選択素子としてのデータ線選択トランジスタ３５とを備えている。また、ここでのセンサセル選択手段は、前記スイッチ素子１４の他に、データ線選択トランジスタ３５と、選択された静電容量検出手段３１のデータ線選択トランジスタ３５及びこの静電容量検出手段３１に接続するビット線３７のスイッチ素子１４にのみ、これらのデータ線選択素子３５とスイッチ素子１４をオンにして、前記感応部とセンスアンプ４０との間を繋ぐ選択信号を与える一方で、それ以外の静電容量検出手段３１のデータ線選択トランジスタ３５と、この静電容量検出手段３１に接続するビット線３７のスイッチ素子１４には、選択信号を与えない駆動手段とにより構成される。
【００６１】
この場合、各静電容量検出手段３１に接続するビット線３７には、スイッチ素子１４が夫々設けられていると共に、各静電容量検出手段３１において、静電容量検出手段３１の感応部とセンスアンプ４０との間にも別のデータ線選択トランジスタ３５が介在される。そして、選択信号が共に与えられた静電容量検出手段３１だけがビット線３７に繋がって、センスアンプ４０に検出情報を送り出すことができるが、それ以外の選択されていない静電容量検出手段３１のデータ線選択素子３５と、この静電容量検出手段３１に接続するビット線３７のスイッチ素子１４に対しては、選択信号が与えられず、非選択の静電容量検出手段３１はセンスアンプ４０から全て切り離される。こうして、スイッチ素子１４とデータ線選択素子３５とにより、非選択の静電容量検出手段３１からのリーク電流の流れ込みを確実に抑制できる。
【００６２】
本実施例の静電容量検出回路３１は、複数本の走査線３６と、センスアンプ４０に繋がる複数本のビット線３７との交点に各々設けられ、前記感応部やデータ線選択トランジスタ３５の他に、選択した走査線３６からの走査信号によりオンする走査線選択素子としての走査線選択トランジスタ３２を備えている。そして、走査線選択トランジスタ３２とデータ線選択トランジスタ３５との直列回路が、感応部とビット線３７との間に接続される。そのため、走査信号と選択信号が共に与えられた静電容量検出手段３１の感応部だけがビット線３７に繋がって、センスアンプ４０に検出情報を送り出すことができるが、それ以外の選択されていない静電容量検出手段３１のデータ線選択トランジスタ３５と、このセンサセルに接続するビット線３７のスイッチ素子１４に対しては、選択信号が与えられず、非選択の静電容量検出手段３１は、この静電容量検出手段３１の内部とビット線３７でセンスアンプ４０から全て切り離される。こうして、スイッチ素子１４とデータ線選択トランジスタ３５とにより、非選択の静電容量検出手段３１からのリーク電流の流れ込みを確実に抑制することが可能になる。また、走査線３６から走査信号が与えられていても、選択信号が与えられない他の静電容量検出手段３１は、データ線選択トランジスタ３５やそれに接続するビット線３７のスイッチ素子１４が共にオンしないので、ビット線３７へのリーク電流の流れ込みがより確実に抑制される。
【００６３】
なお、本実施例における指紋センサ１も、図４に示すような、例えばスマートカードの一種であるＩＣカード４への適用が可能である。指紋読み取り時には、マイクロコントローラ５１から供給される信号に基づき指紋センサ１が駆動され、指紋の凹凸情報に対応した検出信号が指紋センサ１から取り出される。
【実施例３】
【００６４】
図６は、第３の実施例における静電容量式指紋センサ１のブロック図である。この実施例は、前記第２の実施例の変形例に相当するもので、前記アナログスイッチ１２に代わって、センスアンプ４０に通じるグローバル線ＬＤと各ビット線３７とを分離するプレチャージ期間選択回路１６を設けている。プレチャージ期間選択回路１６は、前述のスイッチ素子１４を各ビット線３７毎に挿入接続していると共に、各スイッチ素子１４と対をなすＡＮＤ素子１９が夫々設けられる。またシフトレジスタ１０は、前記シフトレジスタ１０やプレチャージ期間選択回路１６の他に、グローバル線ＬＤと高電位ＶＤＤが与えられるプレチャージ端子１７との間を導通又は非道通状態のいずれかに切り替えるプレチャージ用トランジスタ１３を備えている。このプレチャージ用トランジスタ１３のゲートにはイネーブル端子１８からイネーブル信号ＥＮＢが与えられる。また、前記ＡＮＤ素子１９の一方の入力端子にはシフトレジスタ１１からの出力信号が与えられ、他方の入力端子にはイネーブル信号ＥＮＢが与えられる。このＡＮＤ素子１９の出力端子は、同列にある各静電容量検出回路３１のデータ選択線３８に繋がっている。即ち本実施例では、スイッチ素子１４に対しては順次無条件で選択信号が与えられるが、選択された静電容量検出回路３１のデータ線選択トランジスタ３５には、例えばＨレベルのイネーブル信号ＥＮＢが与えられたときにのみ、選択信号が与えられるようになっている。
【００６５】
図７は、本実施例におけるセンスアンプの回路図である。カレントミラー回路４１，４２の回路構成は、第１実施例や第２実施例に示すものと同じであるが、トランジスタ６１，６４，６５，７０のゲートには、クロック信号ＣＬＫではなく前記イネーブル信号ＥＮＢが与えられる。また、トランジスタ６６，６７には更に別のトランジスタ７４が接続されるが、これは勿論前記図３と同じ構成でもよい。
【００６６】
次に、データドライバ１０のタイミングチャートを示す図８を参照しながら、上記指紋センサ１の動作について説明する。なお図８において、上段よりＳＰはスタートパルス、ＣＬＫはクロック信号、Ｘ１，Ｘ２，……，Ｘ｛ｎ−１｝，Ｘ｛ｎ｝はシフトレジスタ１１の出力信号、ＥＮＢはイネーブル信号、ＸＳＥＬ１，ＸＳＥＬ２，……，ＸＳＥＬ｛ｎ−１｝，ＸＳＥＬ｛ｎ｝はデータ選択線３８の出力信号、ＬＤはグローバル線ＬＤに発生する指紋情報の検出信号、ＯＵＴはセンスアンプ４０の出力信号である。
【００６７】
静電容量検出回路３１内部の動作は、第１実施例や第２実施例に示すものと同じである。選択した走査線３６がアクティブな状態において、データドライバ１０にスタートパルスＳＰが与えられると、データドライバ１０はクロック信号ＣＬＫに同期して、各列の静電容量検出回路３１に対応する出力信号Ｘ１，Ｘ２，……，Ｘ｛ｎ−１｝，Ｘ｛ｎ｝の何れか一つをプレチャージ期間選択回路１４に供給して、静電容量検出回路３１を順次選択する。本実施例では、Ｌレベルのクロック信号ＣＬＫが供給される毎に、出力信号Ｘ１，Ｘ２，……，Ｘ｛ｎ−１｝，Ｘ｛ｎ｝が発生しているが、Ｈレベルのクロック信号ＣＬＫが供給される毎に、この出力信号を発生させてもよい。ここでは、一つの静電容量検出回路３１が選択される期間のうち、イネーブル信号ＥＮＢが発生していない前半をプレチャージ期間（図８に示す期間Ａ）とし、イネーブル信号ＥＮＢが発生している後半をセンシング期間（図８に示す期間Ｂ)とする。本実施例のイネーブル信号ＥＮＢは、クロック信号ＣＬＫに同期して、このクロック信号ＣＬＫの２倍の周期を有して与えられる。
【００６８】
プレチャージ期間において、イネーブル信号ＥＮＢはＬレベルで非アクティブであり、プレチャージ用トランジスタ１３はオン状態になって、グローバル線ＬＤに高電位ＶＤＤのプレチャージ電圧が供給される。このとき、シフトレジスタ１０から与えられる出力信号Ｘによって、グローバル線ＬＤに与えられる高電位ＶＤＤのプレチャージ電圧が、オン状態になっている唯一のスイッチ素子１４から選択された静電容量検出回路３１に接続するビット線３７に供給される。他のビット線３７は、それらのビット線に挿入接続されるスイッチ素子１４がいずれもオフしているので、プレチャージ電圧は与えらない。前記選択された静電容量検出回路３１のデータ線選択トランジスタ３５は、各ＡＮＤ素子１９からの出力信号ＸＳＥＬがＬレベルになっている関係でオフ状態になっており、選択したデータ選択線３８から静電容量検出回路３１への電流の流れ込みは生じない。また、センスアンプ４０もイネーブル信号ＥＮＢが非アクティブであるために動作せず、出力ＯＵＴはＬレベルとなる。このプレチャージ期間では、プレチャージ電圧の供給対象がグローバル線ＬＤと選択されたビット線３７に限られているので、全てのビット線３７をプレチャージする場合よりも、短時間でプレチャージを完了して、指紋センサ１としての高速化を図ることができる。
【００６９】
やがて、次のセンシング期間に移行すると、イネーブル信号ＥＮＢがＨレベルになってアクティブに切り替わる。プレチャージ用トランジスタ１３はオフ状態となるため、それまでのプレチャージ動作は終了し、グローバル線ＬＤひいては選択したビット線３７へのプレチャージ電圧の供給は遮断される。一方、引き続きオンしているスイッチ素子１４に対応するＡＮＤ素子１９の出力信号ＸＳＥＬが、ＬレベルからＨレベルに切り替わる関係で、静電容量検出回路３１内のデータ線選択トランジスタ３５はオン状態になる。それと同時に、センスアンプ４０もＨレベルのイネーブル信号ＥＮＢによってアクティブになり、センスアンプ４０から選択した静電容量検出回路３０に向けて、指紋の凹凸に関係した電流量Ｉが流れる。これによりセンスアンプ４０は、電流量Ｉを比較増幅して得た出力信号ＯＵＴを、指紋情報として指紋センサ１の外部に出力する。
【００７０】
以上のように本実施例では、選択された静電容量検出回路３１に対応するスイッチ素子１４をオンにして、この選択された静電容量検出回路３１に接続するビット線３７だけにプレチャージ電圧を供給し、このプレチャージ電圧の供給が完了したら、データ線選択トランジスタ３５をオンすると共にプレチャージ電圧の供給を遮断して、このビット線３７からセンスアンプ４０に指紋情報を送出させる駆動方法を採用している。即ち本実施例では、選択した静電容量検出回路３１に対し、データ線選択トランジスタ３５よりも先にスイッチ素子１４をオンにして、この選択した静電容量検出回路３１に接続するビット線３７にのみ例えば高電位ＶＤＤのプレチャージ電圧を供給し、その後でデータ線選択トランジスタ３５がオンすると、プレチャージ電圧の供給を遮断して、選択した静電容量検出回路３１に接続するビット線３７からセンスアンプ４０に指紋情報（検出情報）を送出させるビット線電圧供給手段を備えているといえる。本実施例のビット線電圧供給手段は、プレチャージ用トランジスタ１３とプレチャージ期間選択回路１６であるが、同様の機能を有するのであれば別の構成であってもよい。
【００７１】
このように、選択された静電容量検出回路３１に接続するビット線３７に予めプレチャージ電圧が供給されるので、その後でこの選択された静電容量検出回路３１から必要な指紋情報を読み出す際に、ビット線３７の電位を安定させて動作マージンを広げることができ、より高速な指紋検出の動作を指紋センサ１で行なうことが可能になる。また、プレチャージ電圧が与えられるのは、スイッチ素子１４をオンにしたビット線３７だけなので、全てのビット線３７にプレチャージ電圧を供給する必要がなく、指紋検出動作がより一段と高速化する。
【００７２】
更に本実施例では、プレチャージ電圧を高電位ＶＤＤ以外にも可変できる電圧可変手段を備えるのが好ましい。このような電圧可変手段を利用すれば、プレチャージ電圧は高電位ＶＤＤに限らず、任意の電圧を用いることができ、指紋検出に際しより精密な調整を行なうことができる。
【００７３】
また、本実施例においても、データドライバ１０に選択されていないビット線３７は、プレチャージ期間選択回路１６のオフ状態にあるスイッチ素子１４によって、センスアンプ４０に通じるグローバル線ＬＤと分離される。従って、データドライバ１０により選択されていないデータ選択線３８に連なる各静電容量検出回路３１から、センスアンプ４０へのリーク電流が、その途中に介在するプレチャージ期間選択回路１６により抑制される。勿論本実施例でも、選択されていない静電容量検出回路３１のデータ線選択トランジスタ３５には選択信号が与えられず、静電容量検出回路３１内において、感知部とビット線３７との間も分離されているので、ここでもリーク電流を抑制できる。その結果、グローバル線ＬＤを通してセンスアンプ４０に読み込まれる電流値において、こうした非選択の各静電容量検出回路３１からのリーク電流の影響を効果的に低減でき、高精度な指紋情報の検出が可能になる。
【００７４】
上記いずれの実施例においても、静電容量検出回路３１を含む指紋センサ１各部をいずれもＭＩＳ型薄膜半導体装置で構成するのが好ましい。このようにすると、各静電容量検出回路３１だけでなく指紋センサ１の各部も単結晶シリコン基板から解放されて、ガラス基板やプラスチック基板上に形成することができ、例えばＩＣカード４などに適した安価で耐久性に優れた静電容量検出装置を提供できる。
【００７５】
また、上記各実施例では、指紋の凹凸を検出するのに十分な集積度を持つ静電容量検出回路３１が利用されている。これにより、指の指紋を検出情報とした種々の制御が可能になる。また、指紋情報を出力する超薄型且つ超軽量な指紋センサ１を提供できる。
【００７６】
さらには、こうした指紋センサ１を、例えばＩＣカード４の他に、ＰＤＡや携帯電話等の指紋の登録又は指紋の認証を行なう電子機器に組み込んで利用することもできる。これにより、超薄型且つ超軽量で、指紋の登録や指紋の認証に適した電子機器としての提供が可能になる。
【００７７】
なお、本発明は上述した各実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、被検出物としては指紋以外のものであってもよく、例えば圧力分布や温度分布を測定する各種センサ等にも適用できる。また指紋センサ１として、上記各実施例のような静電容量を検出する方式以外のものを適用してもよい。各実施例では、指紋センサ１から取り出した指紋情報を個人の認証に利用しているが、それ以外の各種処理にも利用できる。例えば指紋の６軸方向の移動を捕らえて、表示装置におけるポインタの移動や、表示画像のスクロール等の表示制御に利用してもよい。さらに、走査線３６の代わりに１本の電源供給線を用い、静電容量検出回路３１を一列に並べたアクティブマトリクス部３０自体を機構的にスキャン移動させる構成であってもよく、この場合はデータ線選択トランジスタ３５のドレインをビット線３７に直接繋げばよい。
【図面の簡単な説明】
【００７８】
【図１】第１の実施例における指紋センサの全体構成を示す説明図。
【図２】静電容量検出回路の回路図。
【図３】センスアンプの回路図。
【図４】ＩＣカードへの適用例を示す外観構成図。
【図５】第２の実施例における指紋センサの全体構成を示す説明図。
【図６】第３の実施例における指紋センサの全体構成を示す説明図。
【図７】センスアンプの回路図。
【図８】データドライバのタイミングチャート。
【符号の説明】
【００７９】
１  指紋センサ、  ４  ＩＣカード、  １０  データドライバ、  １３  プレチャージ用トランジスタ、  １４  スイッチ素子、  １６  プレチャージ期間選択回路、  ３１  静電容量検出回路、  ３２  走査線選択トランジスタ、  ３３  信号検出素子、  ３４  信号増幅トランジスタ、  ３５  データ線選択トランジスタ、走査線３６、  ３７  ビット線、  ３８  データ選択線、  ４０  センスアンプ、  ５１  マイクロコンピュータ
【図１】
2005049195.tif 000003
【図２】
2005049195.tif 000004
【図３】
2005049195.tif 000005
【図４】
2005049195.tif 000006
【図５】
2005049195.tif 000007
【図６】
2005049195.tif 000008
【図７】
2005049195.tif 000009
【図８】
2005049195.tif 000010