(57)【要約】【課題】プラズマダメージを低減しかつ薄膜間の密着性を改善する薄膜形成方法を与える。【解決手段】プラズマCVD装置を使って、半導体基板上に薄膜を形成するための方法は、半導体基板を反応室内に搬入する工程と、半導体基板を所定の温度に加熱する工程と、反応室内に添加ガスを導入する工程と、反応室内に所定の流量の希釈ガスを導入する工程と、反応室内に所定の流量のシリコン系材料ガスを導入し、反応室内部を所定の圧力に維持する工程と、反応室内部に高周波電力を印加する工程と、シリコン系材料ガスを停止する工程と、シリコン系材料ガスの停止と同時に前記反応室内部の圧力及び前記高周波電力の印加量を所望のレベルまで傾斜的に徐々に減少させる工程と、高周波電力の印加を停止する工程と、希釈ガスを停止させる工程から成る。【選択図】図１
2005079534.tif 000002
【特許請求の範囲】
【請求項１】
プラズマCVD装置を使って、半導体基板上に薄膜を形成するための方法であって、
前記半導体基板を反応室内に搬入する工程と、
前記半導体基板を所定の温度に加熱する工程と、
前記反応室内に添加ガスを導入する工程と、
前記反応室内に所定の流量の希釈ガスを導入する工程と、
前記反応室内に所定の流量のシリコン系材料ガスを導入し、前記反応室内部を所定の圧力に維持する工程と、
前記反応室内部に高周波電力を印加する工程と、
前記シリコン系材料ガスを停止する工程と、
前記シリコン系材料ガスの停止と同時に前記反応室内部の圧力及び前記高周波電力の印加量を所望のレベルまで傾斜的に徐々に減少させる工程と、
前記高周波電力の印加を停止する工程と、
前記希釈ガスを停止させる工程と、
から成る方法。
【請求項２】
請求項１に記載の方法であって、前記所定の温度は、５０℃〜５５０℃である、ところの方法。
【請求項３】
請求項１に記載の方法であって、前記添加ガスは、CO2、CO、O2、H2、CnH2n+2（ｎは１から５の整数）、CnH2n（ｎは１から５の整数）若しくはCnH2ｎ+2O（ｎは１から５の整数）のいずれかまたはこれらの組合せである、ところの方法。
【請求項４】
請求項１に記載の方法であって、前記希釈ガスは、N2、He、Ar、KrまたはXeのいずれかである、ところの方法。
【請求項５】
請求項１に記載の方法であって、前記シリコン系材料ガスは、SiH4、TEOSまたはSiaOa-1R2a-b+2(OCnH2n+1)b（ここで、aは1〜3、ｂは0、1、または2、Nは1〜3、RはSiに結合するC1-6のハイドロカーボン）のいずれかである、ところの方法。
【請求項６】
請求項３に記載の方法であって、前記添加ガスの所定の流量は５sccm〜１０００sccmである、ところの方法。
【請求項７】
請求項４に記載の方法であって、前記希釈ガスの所定の流量は１０sccm〜１０００sccmである、ところの方法。
【請求項８】
請求項５に記載の方法であって、前記シリコン系材料ガスの所定の流量は５０sccm〜４００sccmである、ところの方法。
【請求項９】
請求項１に記載の方法であって、前記所定の圧力は１Torr〜３０Torrである、ところの方法。
【請求項１０】
請求項１に記載の方法であって、前記高周波電力は、周波数１３．５６MHz〜６０MHzで、５００W〜４０００Wである、ところの方法。
【請求項１１】
請求項１に記載の方法であって、前記所望のレベルは、２／３から１／４である、ところの方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子回路の製造工程における薄膜形成方法に関し、特にプラズマCVD法におけるプラズマダメージを低減する薄膜形成方法に関する。
【背景技術】
【０００２】
従来、半導体基板への成膜方法としてプラズマCVD（化学気相成長）法が用いられている。この方法は、反応室内の圧力を１Torr〜３０Torrに維持し、抵抗加熱型ヒータを埋設したサセプタを昇温させて半導体基板温度を５０℃〜５５０℃に保持し、反応ガスを噴射するシャワープレートに１３．５６MHz〜６０MHz（５００W〜４０００W）の高周波電力を印加して、該サセプタと該シャワープレートとの間にプラズマ放電を生じさせ、化学反応により半導体基板上に薄膜を形成するというものである。プラズマCVD法により形成される膜として、層間絶縁膜、パッシベーション膜、反射防止膜等がある。
【０００３】
近年、半導体デバイスの微細化に伴い、RC遅延の増大を防止するために配線材料としてアルミニウム(Al)に代わって銅(Cu)が用いられるようになった。CuはAlに比べ熱耐久性に優れ、抵抗値が低いのが特徴である。同様に、層間絶縁膜においても低誘電率化が求められている。
【０００４】
厚さ１３０nmの層間絶縁膜設計ルールでは、誘電率３．４〜３．７程度のSiOF膜やTEOS酸化膜が用いられていた。微細化に伴い厚さが１００nmを切るところから層間絶縁膜として誘電率３．０以下の低誘電率シリコン系膜（Low-k膜）が使用されるようになった。Low-k膜は酸化膜の結合にカーボンを含むためTEOS酸化膜に比べ機械的強度が低いという欠点を有する。この傾向は次世代の６５nmルールに用いられる誘電率２．４〜２．７の超低誘電率膜(ULK膜)において顕著になる。この機械的強度の脆弱性はダマシン加工において問題となる。ここでダマシン加工は、所望の導線パターン内にトレンチを形成し、該トレンチを金属若しくは他の導電材料で充填し、該金属を絶縁層までエッチバック若しくは研磨する工程を含む。配線はトレンチ内に残り、所望のパターン内で互いに絶縁される。ダマシン加工の発展型である、デュアルダマシン加工は、エッチストップ材料によって分離される２つの絶縁層を形成する工程、及び上部絶縁層内にトレンチを形成する工程を含む。コンタクトビアは、接触させたい下側の導電部材を露出させるようトレンチの底及び下側絶縁層を通じてエッチングされる。ダマシン加工において、Low-k膜、配線材料のCu、Cu拡散を防止するためのSiC膜、ハードマスクのSiO膜などが用いられる。ビア層及びトレンチ層を設けるデュアルダマシン加工では、それぞれの層に対し異なる膜種のLow-k膜が使用される場合が多い。例えば、一方を塗布系（スピンオンタイプ）のLow-k膜とし、他方をプラズマ系のLow-k膜とする。半導体デバイスはこれらのLow-k膜が積層されて構成される。この場合、機械的強度の低いプラズマ系Low-k膜、機械的強度の高いSiO膜またはSiC膜、及び塗布系（スピンオンタイプ）Low-k膜との間で密着性が問題となる。
【０００５】
一方、プラズマCVD法ではプラズマダメージが問題となっている。プラズマによるチャージアップに起因して半導体基板上の電荷がサセプタヒータを通じて接地電位にリーク電流として流れる。リーク電流が一定の値を超えると、半導体装置のゲート絶縁膜などが劣化若しくは破壊されてしまい半導体装置の歩留まりが低下する。これがプラズマダメージである。リーク電流には他に半導体基板面内での表面電位分布に依存する横方向へのリーク電流も存在する。
【０００６】
プラズマダメージの問題を改善するために、放電に起因する電極の絶縁性を向上させる事を目的としてサセプタに陽極酸化処理を施す方法、薄膜形成処理前にサセプタにプリコート処理を施し絶縁性を向上させる方法などが考案された。しかし、これらの方法は陽極酸化膜のプロセスガス耐性、プラズマ耐性及び熱耐性並びにプリコート膜の剥離の問題を有し、この問題を解決するべく耐食性及び耐性に優れた合金材を用いる方法が提案された（例えば、特許文献１参照）。
【特許文献１】特開平１１−２２９１８５号公報
【０００７】
プラズマダメージの問題を改善する他の方法として、薄膜形成時の圧力を高くしかつ高周波プラズマの印加量を小さくする方法があるが、プロセス条件を変更すると膜質が変化してしまうので問題である。逆にプラズマ印加量を大きくするとシース電圧が大きくなり半導体基板上にダメージが発生する。この問題を解決するべくシース電圧を制御しながらプラズマ印加量を変更せずにダメージを低減させる方法が考案された（例えば、特許文献２参照）。
【特許文献２】特開２００３−４５８４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上記問題に鑑みて為されたものであり、その目的は、プラズマダメージを低減しかつ薄膜間の密着性を改善する薄膜形成方法を与えることである。
【０００９】
本発明の他の目的は、シリコン系材料ガスによるパーティクル汚染を抑制する薄膜形成方法を与えることである。
【００１０】
本発明の他の目的は、スティッキングを防止する薄膜形成方法を与えることである。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明に係る方法は以下の工程から成る。
【００１２】
プラズマCVD装置を使って、半導体基板上に薄膜を形成するための方法は、
半導体基板を反応室内に搬入する工程と、
半導体基板を所定の温度に加熱する工程と、
反応室内に添加ガスを導入する工程と、
反応室内に所定の流量の希釈ガスを導入する工程と、
反応室内に所定の流量のシリコン系材料ガスを導入し、反応室内部を所定の圧力に維持する工程と、
反応室内部に高周波電力を印加する工程と、
シリコン系材料ガスを停止する工程と、
シリコン系材料ガスの停止と同時に反応室内部の圧力及び高周波電力の印加量を所望のレベルまで傾斜的に徐々に減少させる工程と、
高周波電力の印加を停止する工程と、
希釈ガスを停止させる工程と、
から成る。
【００１３】
具体的には、所定の温度は、５０℃〜５５０℃である。
【００１４】
具体的には、添加ガスは、CO2、CO、O2、H2、CnH2n+2（ｎは１から５の整数）、CnH2n（ｎは１から５の整数）若しくはCnH2ｎ+2O（ｎは１から５の整数）のいずれかまたはこれらの組合せである。
【００１５】
具体的には、希釈ガスは、N2、He、Ar、KrまたはXeのいずれかである。
【００１６】
具体的には、シリコン系材料ガスは、SiH4、TEOSまたはSiaOa-1R2a-b+2(OCnH2n+1)b（ここで、aは1〜3、ｂは0、1、または2、Nは1〜3、RはSiに結合するC1-6のハイドロカーボン）のいずれかである。
【００１７】
添加ガスの所定の流量は５〜１０００sccmであり、希釈ガスの所定の流量は１０〜１０００sccmであり、シリコン系材料ガスの所定の流量は５０〜４００sccmである。
【００１８】
具体的には、所定の圧力は１〜３０Torrである。
【００１９】
高周波電力は、周波数１３．５６MHz〜６０MHzで、５００W〜４０００Wである。
【００２０】
好適には所望のレベルは、２／３から１／４である。
【発明の効果】
【００２１】
本発明に係る薄膜形成方法によれば、高周波電力の印加停止時に発生するプラズマダメージを低減させることができる。Low-k膜またはULK膜等の機械的強度の低い膜と次工程で形成される薄膜との密着性が向上し、剥離やCMP（化学的機械的研磨）工程でのスクラッチを防止することができる。残留電位が低いことからスティッキングが防止される。残留シリコン系材料ガス成分によるパーティクル汚染が抑制される。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照しながら本発明を詳細に説明する。被処理体である半導体基板は１Torr〜３０Torrの雰囲気の反応室内に搬入され、５０℃〜５５０℃に昇温された抵抗加熱型ヒータを有するサセプタ上に載置される。該サセプタと平行に対向して設置されたシャワーヘッドから、薄膜形成用のプロセスガスが導入される。ここで、プロセスガスは、SiH4、TEOS（テトラエチルオルソシリケート）、SiaOa-1R2a-b+2(OCnH2n+1)b（ここで、aは1〜3、ｂは0、1、または2、Nは1〜3、RはSiに結合するC1-6のハイドロカーボン）のグループから選択されるシリコン系材料ガスと、CO2、CO、O2、H2、CnH2n+2（ｎは１から５の整数）、CnH2n（ｎは１から５の整数）若しくはCnH2ｎ+2O（ｎは１から５の整数）のいずれかまたはこれらの組合せである添加ガスと、N2、He、Ar、Kr、Xeガスのグループから選択される希釈ガスとから成る。典型的に、シリコン系材料ガスの流量は５０〜４００sccmであり、添加ガスの流量は５〜１０００sccmであり、希釈ガスの流量は１０〜１０００sccmである。好適にはシャワーヘッドは５０℃〜３５０℃に設定されている。該シャワーヘッドには１３．５６MHz〜６０MHzの周波数の高周波電力が５００W〜４０００Wで印加される。サセプタとシャワーヘッドとの間の反応空間にプラズマ放電が発生し、半導体基板上でプロセスガスが分解されて化学反応が生じ、薄膜が形成される。
【００２３】
一般に、プラズマCVD装置における薄膜形成処理は、プロセスガス導入、高周波電力印加、薄膜形成、プラズマ印加停止のステップを含むシーケンスによって自動的に実行される。図１(A)及び図１(B)はそれぞれ従来技術及び本発明に係るシーケンスを示している。図１(A)に示されるように、従来の薄膜形成シーケンスにおいて、まず時刻t1に添加ガス及び希釈ガスの導入を開始する。その後時刻t2において所定の流量に達するまで添加ガス及び希釈ガスの流量を徐々に増加させる。時刻t2において反応室内圧力が上昇し始める。時刻t3において、添加ガスの流量を徐々に減少させ始め、時刻t4において添加ガスを停止させる。同時に時刻t4においてシリコン系材料ガスを所定の流量で導入し、反応室内部の圧力を所望の圧力に維持する。時刻t5において、シャワーヘッドへの高周波電力の印加を開始し、時刻t6までプラズマ放電を持続させる。時刻t6において高周波電力及びシリコン系材料ガスを同時に停止させ、反応室内部を排気し圧力を下げ始める。時刻t7において希釈ガスを停止させ、反応室内圧力を最低にし薄膜形成シーケンスを終了する。
【００２４】
この従来のシーケンスでは、時刻t6において、反応室内部の圧力は１〜３０Torrに維持されており、反応室内部にはシリコン系材料ガスの残留ガスが存在している。このとき高周波電力の印加を停止すると、プラズマが瞬間的に不安定状態となる。この瞬間的な不安定状態により半導体基板上の電荷が不均一に帯電し表面電位の面内均一性が悪化する。この場合、プラズマダメージの面内分布均一性は０．５〜０．９％であり、横方向へのリーク電流の発生が問題となる。プロセスガス流量を傾斜的に下降させて反応室内圧力を半分程度まで下降させた後、高周波電力の印加を停止させる方法もあるが、プラズマダメージの面内分布均一性は同様である。このように従来のシーケンスでは残留ガス成分により目視の判断が難しい不均一な放電が発生する。
【００２５】
以上の点に鑑みて、本発明者らは鋭意研究を重ねた結果、高周波電力の印加を停止させるシーケンスに着目し、プラズマダメージを低減させる新規な薄膜形成方法を見出した。
【００２６】
図１(B)は本発明に係る薄膜形成シーケンスを示したものである。図１(B)に示されるように、本発明の薄膜形成シーケンスにおいて、まず時刻t1に添加ガス及び希釈ガスの導入を開始する。その後時刻t2において所定の流量に達するまで添加ガス及び希釈ガスの流量を徐々に増加させる。時刻t2において反応室内圧力が上昇し始める。時刻t3において、添加ガスの流量を徐々に減少させ始め、時刻t4において添加ガスを停止させる。同時に時刻t4においてシリコン系材料ガスを所定の流量で導入し、反応室内部の圧力を所望の圧力に維持する。時刻t5において、シャワーヘッドへの高周波電力の印加を開始する。時刻t6’においてシリコン系材料ガスを停止させる。同時に時刻t6’において高周波電力の印加量及び反応室内圧力を傾斜的に徐々に減少させ始める。時刻t7’において、高周波電力の印加量及び反応室内圧力を2/3〜1/4まで減少させたところで高周波電力の印加を停止させる。時刻t8において、希釈ガスの流量を減少させ始め、反応室内圧力も徐々に低下し始める。時刻t9において希釈ガスを停止させ、反応室内圧力を最低にし薄膜形成シーケンスを終了する。
【００２７】
本発明の第１の特徴は、時刻t7’において高周波電力の印加を完全に停止させる前に、時刻t6’においてシリコン系材料ガスの供給を完全に停止させている点にある。これにより、高周波電力の印加停止時に残留ガス成分による瞬間的なプラズマ不安定状態が解消される。その結果リーク電流の発生も抑制されプラズマダメージが低減される。
【００２８】
本発明の第２の特徴は、時刻t6’〜時刻t7’において反応室内圧力及び高周波電力が低下した状態で希釈ガス雰囲気中でプラズマ放電を生じさせる点にある。これにより、機械的強度の低いLow-k膜またはULK膜とハードマスクのSiC、バリアのSiC系薄膜との密着性が改善される。密着性が改善される事によりCMP工程でのスクラッチまたは剥離が防止できる。
【００２９】
以下、本発明に係る方法によって形成された絶縁膜の評価実験を行ったので説明する。表１は従来シーケンスと本発明に係るシーケンスを使って形成したシリコン系絶縁薄膜（材料ガスとして1,3ジメトキシテトラメチルジシロキサン(DMOTMDS)を、添加ガスとしてO2及びイソプロピルアルコールを、希釈ガスとしてHeを用いて形成したULK膜）の表面電位、界面準位密度、フラットバンド電圧を測定した結果を示したものであり、表２は従来シーケンスと本発明に係るシーケンスを使って形成したシリコン系絶縁薄膜（材料ガスとしてジメチルジメトキシシランを、希釈ガスとしてHeを用いて形成したLow-k膜）の表面電位、界面準位密度、フラットバンド電圧を測定した結果を示したものである。
【００３０】
【表１】
2005079534.tif 000003
【００３１】
【表２】
2005079534.tif 000004
表１及び２の結果から、本発明に係る薄膜形成方法によれば、従来技術に比べ、表面面内電荷均一性、界面準位密度及びフラットバンド電圧値が大幅に改善しているのが分かる。この結果リーク電流が減少し、プラズマダメージが大幅に低減される。
【００３２】
表３は高周波電力の印加量及び反応室内圧力を低下させた状態で希釈ガスプラズマによって成膜された膜の密着性を評価した結果を示したものである。測定は高周波電力の印加量を２０００Wから４００Wに徐々に低下させ、反応室内圧力を１５Torr〜０．５Torrまで徐々に低下させて行った。希釈ガスとしてHe、N2、Ar、Kr、及びXeガスを１０〜１０００sccmの流量で使用した。密着性はスコッチテープを表面に付けてそれを剥がしたときに薄膜が一緒に剥がれるか否かで評価した。
【００３３】
【表３】
2005079534.tif 000005
表３の結果から、反応室圧力及び高周波電力印加量の低い状態でのHe、N2、Kr、Xeガスの希釈ガスによるプラズマ放電が密着性を改善するのに有効であることがわかる。
【００３４】
表４は従来技術と本発明に係る方法とでスティッキングの発生とパーティクルの量を比較したものである。
【００３５】
【表４】
2005079534.tif 000006
表４の結果から、本発明に係る方法によれば残留電位が減少していることによりスティッキングが防止されているのがわかる。また、従来技術と比べ残留ガス成分によるパーティクルの量も非常に減少している。
【図面の簡単な説明】
【００３６】
【図１】図１(A)は従来の方法による薄膜形成レシピを示し、図１(B)は本発明に係る方法に従う薄膜生成レシピを示す。
【図１】
2005079534.tif 000007