(57)【要約】【課題】  直線性に優れた温度特性を有する電圧を増幅して出力できる温度検出回路の実現を可能にする抵抗体素子を提供する。【解決手段】  本発明に係る抵抗体素子１０は、複数のポリシリコン抵抗体１２から構成されている。複数のポリシリコン抵抗体１２は、基板２２（第１の抵抗体バイアス用導体）上に形成された酸化膜２４（絶縁体）上に設けられている。一方、複数のポリシリコン抵抗体１２の上方には、層間膜２６（絶縁体）を介して、金属薄板２８（第２の抵抗体バイアス用導体）が基板２２と平行に配置されている。これら基板２２と金属薄板２８には、それぞれ独立した電圧が印加される。【選択図】図４
2005142279.tif 000002
【特許請求の範囲】
【請求項１】
複数のノードを介して直列に接続された複数の抵抗体を有し、
上記複数のノードのいずれか１つを電圧入力用ノードとし、
上記複数のノードのいずれか１つ以上を電圧出力用ノードとする抵抗体素子において、
上記複数の抵抗体の少なくとも一部に絶縁体を介して近接して配置されている少なくとも１つの抵抗体バイアス用導体を有することを特徴とする抵抗体素子。
【請求項２】
上記抵抗体が、多結晶シリコンで構成されていることを特徴とする請求項１に記載の抵抗体素子。
【請求項３】
同極性の導電型で不純物の濃度が異なる第１および第２の電界効果トランジスタから構成される電圧源回路と、
第３の電界効果トランジスタ、第１の抵抗、第２の抵抗とから構成されるソースフォロア回路とを有する温度検出回路であって、
上記抵抗素子が、上記直列に接続された複数の抵抗体の末端それぞれに第１および第２の電圧出力用ノードと、上記複数の抵抗体の間の複数のノードのいずれか１つからなる上記電圧入力用ノードとを有し、
上記第１の電圧出力用ノードと上記電圧入力用ノードとの間に上記第１の抵抗が形成されており、
上記第２の電圧出力用ノードと上記電圧入力用ノードとの間に上記第２の抵抗が形成されており、
上記温度検出回路の出力を上記入力電圧用ノードに入力し、上記出力用ノードから出力された電圧を用いることを特徴とする温度検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗体素子に関するものであり、また、それを用いた高精度な温度検出を可能にする温度特性を有する電圧を出力する電圧温度検出回路に関する。
【背景技術】
【０００２】
従来、温度検出回路として特許文献１に記載されたものがある（図１参照。）。この温度検出回路は、導電型の極性が異なるゲートを有する第１の電界効果トランジスタＭ１と第２の電界効果トランジスタＭ２とから構成される第１の電界効果トランジスタペアと、同極性の導電型で不純物濃度が異なるゲートを有する第３の電界効果トランジスタＭ３と第４の電界効果トランジスタＭ４から構成される第２の電界効果トランジスタペアそれぞれのゲート電極の仕事関数差を用いて基準電圧を得る基準電圧源回路から出力される電圧の温度特性を用いる。
【０００３】
具体的に言うと、上記基準電圧源回路は、３つの回路ブロックから構成されており、図面左側の回路ブロックでは、ゲートとソースが結線されて高濃度のｎ型のゲートを有する第１の電界効果トランジスタＭ１と、高濃度のｐ型のゲートを有する第２の電界トランジスタＭ２（図中、○で囲われている）とが、電源ＶccとグラウンドＧＮＤの間で直列に接続されている。次に、図面中央の回路ブロックでは、電源ＶccからグラウンドＧＮＤに向って順に、ゲートとソースが結線された第５の電界効果トランジスタＭ５、抵抗Ｒ１、Ｒ２が直列に接続されている。図面右側の回路では、高濃度のｎ型のゲートを有する第３のトランジスタＭ３と、ゲートとソースが結線されて低濃度のｎ型のゲートを有する第４の電界効果トランジスタＭ４（図中、△で囲われている）とが、電源ＶccとグラウンドＧＮＤの間で直列に接続されている。これらの構成において、第１の電界効果トランジスタＭ１と第５の電界効果トランジスタＭ５のそれぞれのゲートは接続され、第２の電界効果トランジスタＭ２のゲートは第５の電界効果トランジスタＭ５と抵抗Ｒ１の間のノードに接続され、第３の電界効果トランジスタＭ３のゲートは抵抗Ｒ１とＲ２の間のノードに接続されている。また、すべての電界効果トランジスタは、同極性のチャネル型であり、特に、電界効果トランジスタＭ１のチャネルとＭ２のチャネルは同一であり（チャネル比が等しく）、また、電界効果トランジスタＭ３のチャネルとＭ４のチャネルは同一である（チャネル比が等しい）。さらに、すべての電界効果トランジスタは、独立したウェルに設けられ、基板とソースの電位が等しくされている。
【０００４】
上記構成を有する回路において、第１の電界効果トランジスタＭ１のゲートとソースが結線され、また、第１と第２の電界効果トランジスタＭ１、Ｍ２には同電流が流れるため、この第１と第２の電界効果トランジスタＭ１、Ｍ２のそれぞれのゲート電極の仕事関数差は、第２の電界効果トランジスタＭ２のゲート・ソース間電圧Ｖ１で表される（以下、「Ｖpn」で示す。）。次に、第３の電界効果トランジスタＭ３のゲート電圧Ｖ２は〔数１〕で表すことができる。
〔数１〕
Ｖ２＝{Ｒ２/（Ｒ１＋Ｒ２）}×Ｖ１＝{Ｒ２/（Ｒ１＋Ｒ２）}×Ｖpn
次に、第４の電界効果トランジスタＭ４のゲートとソースが結線され、また、第３と第４の電界効果トランジスタＭ３、Ｍ４には同電流が流れるため、この第３と第４の電界効果トランジスタＭ３、Ｍ４のそれぞれのゲート電極の仕事関数差は、第３の電界効果トランジスタＭ３のゲート・ソース間電圧Ｖnnで表される。したがって、基準電圧として使用される第３の電界効果トランジスタＭ３のソース電圧Ｖ３は、〔数２〕で表すことができる。
〔数２〕
Ｖ３＝{Ｒ２/（Ｒ１＋Ｒ２）}×Ｖpn＋Ｖnn
【０００５】
また、上記回路において、第３の電界効果トランジスタＭ３と第４の電界効果トランジスタＭ４それぞれのゲート電極の仕事関数差を示す電圧Ｖnnは、図２に示すように、正の温度特性を有する。図中、黒点は実測値、一方、実線は該実測値から算出されたＶnnと温度との関係式（Ｖnnの温度特性）を示している。この電圧Ｖnnを用いることにより、正の温度特性を有する温度検出回路を得ることができる。
【特許文献１】特開２００１−２８４４６４公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記電圧Ｖnnの温度特性を示す式には２次の係数が含まれており、そのため高精度の温度検出回路が得られない。例えば、±０．３℃の精度の直線性を有する温度特性を得るためには、２次の係数を７．０×１０−５以下にする必要がある。また、電圧Ｖnnは増幅されて温度検出回路の最終出力とされる場合がある。
【０００７】
そこで、本発明は、電圧Ｖnnの温度特性に含まれる２次の係数を減少させる（補正する）増幅回路（素子）を提供することを課題とする。また、それを用いて直線性に優れた温度特性を有する電圧を出力できる温度検出回路を提供する。
【課題を解決するための手段】
【０００８】
課題を解決する本発明の抵抗体素子は、複数のノードを介して直列に接続された複数の抵抗体を有し、
上記複数のノードのいずれか１つを電圧入力用ノードとし、
上記複数のノードのいずれか１つ以上を電圧出力用ノードとする抵抗体素子において、
上記複数の抵抗体の少なくとも一部に絶縁体を介して近接して配置されている少なくとも１つの抵抗体バイアス用導体を有することを特徴とする。
【０００９】
また、本発明の抵抗体素子は、上記抵抗体が、多結晶シリコンで構成される。
【００１０】
さらに、本発明の温度検出回路は、
同極性の導電型で不純物の濃度が異なる第１および第２の電界効果トランジスタから構成される電圧源回路と、
第３の電界効果トランジスタ、第１の抵抗、第２の抵抗とから構成されるソースフォロア回路とを有する温度検出回路であって、
上記抵抗素子が、上記直列に接続された複数の抵抗体の末端それぞれに第１および第２の電圧出力用ノードと、上記複数の抵抗体の間の複数のノードのいずれか１つからなる上記電圧入力用ノードとを有し、
上記第１の電圧出力用ノードと上記電圧入力用ノードとの間に上記第１の抵抗が形成されており、
上記第２の電圧出力用ノードと上記電圧入力用ノードとの間に上記第２の抵抗が形成されており、
上記温度検出回路の出力を上記入力電圧用ノードに入力し、上記出力用ノードから出力された電圧を用いることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、温度特性の２次係数が減少された高精度な出力電圧を出力できる温度検出回路が提供される。また、その出力電圧は、入力電圧が増幅されて形で出力される。
【発明を実施するための最良の形態】
【００１２】
図３に示すように、本発明に係る抵抗体素子１０は、複数の抵抗体、例えばポリシリコン抵抗体１２から構成されている。複数のポリシリコン抵抗体１２それぞれは、並列に配置され、複数のノード（導線）１４によって電流経路が蛇行状に直列になるように接続され、それにより抵抗体素子１０全体のサイズが小さくされている。本形態において、これらのポリシリコン抵抗体１２は、低濃度ｎ型にドープされている。直列に接続された複数のポリシリコン抵抗体１２の両端には、電圧を入出力する端子１６、１８が接続されている。
【００１３】
抵抗体素子１０は、図５に示すような温度検出回路の増幅回路の一部として使用される。具体的には、抵抗体素子１０の複数のノード１４の中の１つが、増幅される電圧Ｖnnが入力される入力電圧用端子２０と接続され、一方、端子１６、１８が、電圧Ｖnnが増幅された電圧Ｖoutを出力する出力電圧用端子と、グラウンドＧＮＤ用端子に利用される。この入力電圧Ｖnn用端子２０と出力電圧Ｖout用端子１６との間の一群のポリシリコン抵抗体１２を抵抗Ｒ１、入力電圧Ｖnn用端子２０とグラウンドＧＮＤ用端子１８との間の一群のポリシリコン抵抗体１２を抵抗Ｒ２とすると、抵抗体素子１０は、抵抗Ｒ１、Ｒ２から構成される増幅回路として使用できる。抵抗体素子１０の抵抗Ｒ１、Ｒ２は、ポリシリコン抵抗体１２の個数や入力電圧用端子の配置を変更することによって多様に設定できる。このように構成される抵抗体素子１０から出力される出力電圧Ｖoutは、入力電圧Ｖnnの(Ｒ１＋Ｒ２）/Ｒ２倍に増幅される。
【００１４】
複数のポリシリコン抵抗体１２は、基板２２（第１の抵抗体バイアス用導体）上に形成された酸化膜２４（絶縁体）上に図３に示した構成で設けられている（図４参照。）。本形態において、酸化膜２４は約５，０００Åの厚さである。この第１の導体は、基板２２でなくてもよく、例えば、基板に形成されたウェルであってもよい。本形態において、この基板２２は、ｎ型の基板である。一方、複数のポリシリコン抵抗体１２の上方には、層間膜２６（絶縁体）を介して、金属薄板２８（第２の抵抗体バイアス用導体）が基板２２と平行に配置されている。本形態において、層間膜２６は約１０，０００Åの厚さである。第２の導体は、金属薄板でなくてもよく、金属膜でもよい。これら基板２２と金属薄板２８には、それぞれ独立した電圧が印加される。
【００１５】
上記のように構成された抵抗体素子１０の増幅倍率（Ｒ１＋Ｒ２）/Ｒ２は、入力電圧Ｖnn用端子２０、出力電圧Ｖout用端子１６、グラウンドＧＮＤ用端子１８、基板２２、金属薄板２８の電圧の印加状態によって決定される。具体的に言うと、抵抗Ｒ１、Ｒ２は、入力電圧Ｖnn用端子２０、出力電圧Ｖout用端子１６、グラウンドＧＮＤ用端子１８によって所定の電圧が印加される。所定の電圧が印加された抵抗Ｒ１、Ｒ２は、複数のｎ型のポリシリコン抵抗体１２によって構成されているため、それぞれ所定の電圧が印加された基板２２や金属薄板２８との電位差により、その抵抗値がバイアスされる。例えば、抵抗Ｒ１を構成する複数のポリシリコン抵抗体１２に対する基板２２からのバイアスの影響を考えると、抵抗Ｒ１の複数のポリシリコン抵抗体１２に印加されている電圧に比べ、基板２２に印加されている電圧が高い場合、ポリシリコン抵抗体１２の内部にキャリアの蓄積層が誘起され、抵抗Ｒ１の抵抗値はバイアスされる前に比べて減少する。逆に、基板２２に印加されている電圧が低い場合、ポリシリコン抵抗体１２の内部に欠乏層が誘起され、抵抗Ｒ１の抵抗値は増加する。当然ながら、このことは抵抗Ｒ２でも同様に起こり、また、金属薄板２８を用いてバイアスしても同様に抵抗値が変化する。したがって、本発明の抵抗体素子１０は、入力電圧Ｖnn用端子２０、出力電圧Ｖout用端子１６、グラウンドＧＮＤ用端子１８、基板２２、金属薄板２８の電圧の印加状態を変化させることによって、所望の増幅倍率（Ｒ１＋Ｒ２）/Ｒ２を有することができる。
【００１６】
本発明の抵抗体素子１０を備える温度検出回路は、図５に示すように、２つの回路ブロックから構成される。図面左側の回路ブロック（第１の回路ブロック）では、ゲートとソースが結線されて高濃度のｎ型のゲートを有する第１の電界効果トランジスタＭ１と、低濃度のｎ型のゲートを有する第２の電界トランジスタＭ２（図中、△で囲われている）とが、電源ＶccとグラウンドＧＮＤの間で直列に接続されている。この第１の電界効果トランジスタＭ１と第２の電界効果トランジスタＭ２は、同一のゲート幅、ゲート長、ゲート酸化膜厚さを有し、ゲート幅は５０μｍ、ゲート長は１００μｍ、ゲート酸化膜厚さは３００Åであり、また、同極性のチャネル型で同一のチャネルを有する。一方、図面右側の回路ブロック（第２の回路ブロック）では、電源ＶccからグラウンドＧＮＤに向って順に、ゲートとソースが結線された第３の電界効果トランジスタＭ３、抵抗Ｒ１、Ｒ２が直列に接続されている。当然ながら、抵抗Ｒ１とＲ２は、抵抗体素子１０に構成されている抵抗である。また、第３の電界効果トランジスタＭ３は、第１と第２の電界効果トランジスタＭ１、Ｍ２と同極性のチャネル型である。さらに、これらすべての電界効果トランジスタは、基板とソースの電位が等しくされている。これらの構成において、第１の電界効果トランジスタＭ１と第３の電界効果トランジスタＭ３のそれぞれのゲートは接続され、また、第２の電界効果トランジスタＭ２のゲートは抵抗Ｒ１とＲ２の間のノードに接続されている。この温度検出回路の最終出力は、第３の電界効果トランジスタＭ３のソース電圧から与えられる。
【００１７】
上記温度検出回路において、第１の電界効果トランジスタＭ１のゲートとソースが結線され、また、第１と第２の電界効果トランジスタＭ１、Ｍ２には同電流が流れるため、この第１と第２の電界効果トランジスタＭ１、Ｍ２のそれぞれのゲート電極の仕事関数差は、第２の電界効果トランジスタＭ２のゲート・ソース間電圧Ｖnnで表される。このとき、温度検出回路の最終出力電圧Ｖoutは、〔数３〕で表すことができる。
〔数３〕
Ｖout＝{（Ｒ１＋Ｒ２）/Ｒ２}×Ｖnn
【００１８】
入力電圧Ｖnnを３０倍に増幅するように、例えば、グラウンドＧＮＤ用端子１８に０ボルト、基板２２に５ボルト、金属薄板２８に０ボルトを印加する条件（バイアス条件）で、入力電圧Ｖnnが約０．０５ボルトに、出力電圧Ｖoutが約１．５ボルトと入力電圧Ｖnnの約３０倍にバイアスされるように、抵抗Ｒ１とＲ２の抵抗値を設定した抵抗体素子１０を用いた温度検出回路の増幅倍率の温度特性を図６に示す。図は、０〜１００℃の測定温度範囲で、出力電圧Ｖoutと入力電圧Ｖnnを測定し、その比（増幅倍率）を求めて結果を示したものである。図に示すように、全ての温度範囲で、測定して求めた増幅倍率が、設定した増幅倍率の３０倍を越えている。これは、上記で述べたようなバイアス条件によってキャリアの蓄積が起こり、抵抗Ｒ２の抵抗値が本来の値より小さくなるために生じる。また、抵抗体素子１０の増幅倍率は温度上昇に伴い減少する、いわゆる負の温度特性を有する。
【００１９】
次に、これらの現象により温度検出回路の出力電圧Ｖoutの温度特性の直線性が向上するメカニズムについて説明する。図７は、増幅する前（図中、点線で示す）と３０倍に増幅した後（図中、実線で示す）の温度に対する出力電圧Ｖoutを示すグラフである。まず、増幅する前の場合、温度上昇に伴う出力電圧の増加量を見ると低温域では小さく、中間域では略一定、高温域では大きくなる。これらの低温域と高温域での出力電圧Ｖoutの増加量の変化が、温度特性グラフの曲がりを生じ、結果的に２次係数を大きくする。一方、３０倍に増幅した場合、〔数３〕の抵抗比を考慮する必要がある。一般に、キャリアの蓄積は温度に対して反比例の関係にあるため、図６に示すように、キャリアの蓄積は低温域で顕著になり、増幅倍率が負の温度特性を有する。したがって、低温域では本来の増幅倍率よりさらに大きくなり、高温になるに従ってその増幅分が徐々に小さくなる。結果的に、キャリアの蓄積と抵抗比の温度特性により、増幅前と比べ、全温度領域において温度上昇に伴う出力電圧Ｖoutの増加量が略一定になり、２次係数の減少、すなわち温度特性の直線性の向上が実現される。
【００２０】
具体的に、増幅倍率が大きくなることによって出力電圧Ｖoutの温度特性の直線性が向上することを示す。本発明の温度検出回路に組込まれた抵抗体素子１０の増幅倍率を変え、各増幅倍率における出力電圧Ｖoutと温度とを実測し、その結果から出力電圧Ｖoutと温度との関係式（Ｖoutの温度特性）を算出した。このときの測定温度範囲は０〜１００℃である。出力電圧Ｖoutと温度との関係式の２次の係数と増幅倍率との関係を図８に示す。図に示すように、２次の係数は、抵抗体素子１０の増幅倍率を１倍から６１倍に上げることによって、４．５×１０−４から１．３×１０−５に、約１/３５に減少されている。また、出力電圧Ｖoutの温度特性が±０．３℃以下の精度の直線性を有する（温度特性の２次の係数を７．０×１０−５以下にする）ためには、抵抗体素子１０の増幅倍率を２倍以上にすれば良いことがわかる。さらに、出力電圧Ｖoutは、増幅倍率を６１倍にすれば、±０．２℃以下の精度の直線性を有する温度特性を得ることが可能であることがわかる。
【００２１】
上記形態の抵抗体素子において、温度検出回路の抵抗Ｒ１とＲ２を構成する複数のポリシリコン抵抗体は、同一の基板と同一の金属薄板でバイアスされているが、個々の抵抗Ｒ１、Ｒ２ごとに基板と金属薄板を備えても良い。例えば、抵抗Ｒ１を構成する複数のポリシリコン抵抗体の下方に第１の導体の第１の基板を配置し、また、上方に第２の導体の第１の金属薄板を配置する。一方、抵抗Ｒ２を構成する複数のポリシリコン抵抗体の下方に第３の導体の第２の基板を配置し、また、上方に第４の導体の第２の金属薄板する。その結果、抵抗体素子の増幅倍率は、４つの導体によってより細密に設定できる。当然ながら、抵抗体素子の増幅倍率は、１つの導体でも設定可能である。
【図面の簡単な説明】
【００２２】
【図１】従来の温度検出回路の回路図である。
【図２】電圧Ｖnnの温度特性を示す図である。
【図３】本発明の抵抗体素子の正面図である。
【図４】図３のＡ−Ａ線で示される抵抗体素子の断面図である。
【図５】本発明の温度検出回路の回路図である。
【図６】本発明の抵抗体素子の増幅倍率の温度特性を示す図である。
【図７】増幅前および増幅後の出力電圧Ｖoutの温度特性を示す図である。
【図８】本発明の温度検出回路の出力電圧の温度特性の２次係数と増幅倍率との関係を示す図である。
【符号の説明】
【００２３】
１０  抵抗体素子、  １２  ポリシリコン抵抗体、  １４  ノード、  １６  端子、  １８  端子、  ２０  入力電圧用端子、  ２２  基板、  ２４  酸化膜、  ２６  層間膜、  ２８  金属薄板、
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５  電界効果トランジスタ
Ｒ１、Ｒ２  抵抗
【図１】
2005142279.tif 000003
【図２】
2005142279.tif 000004
【図３】
2005142279.tif 000005
【図４】
2005142279.tif 000006
【図５】
2005142279.tif 000007
【図６】
2005142279.tif 000008
【図７】
2005142279.tif 000009
【図８】
2005142279.tif 000010