(57)【要約】【課題】対向する二辺に沿ってそれぞれ複数の端子が等間隔で形成されている半導体チップのプロービングテストを、一枚のプローブカードを用い、隣り合う二つの半導体チップを一組として測定することを前提としないで行う。【解決手段】第１端子（一辺１１側の端子）２１の配置間隔Ｐ1 を、第２端子（他辺１２側の端子）２２の幅Ｗ2 の１／２とする。第１端子２１用のプローブ３１の配置間隔Ｋ1 を、第１端子２１の配置間隔Ｐ1 の二倍とする。第２端子２２用のプローブ３２の配置間隔Ｋ2 を、第２端子２２の配置間隔Ｐ2 と同じにする。一回目のプロービングテストで、奇数番目の第１端子２１ａと全ての第２端子２２に、プローブ３１，３２を接触させる。二回目のプロービングテストは、第１端子２１の配置間隔Ｐ1 分だけ半導体チップ１を第１端子２１の幅方向に移動して行い、プローブ３１を偶数番目の第１端子２１ｂに接触ささせる。【選択図】      図１
2005127903.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの対向する二辺に沿ってそれぞれ複数の端子を等間隔で形成し、いずれか一辺側の端子の配置間隔を他辺側の端子の幅より小さくし、
前記二辺に形成されている端子に対応するプローブを備え、前記一辺側の端子用のプローブの配置間隔は当該端子の配置間隔の二倍であり、前記他辺側の端子用のプローブの配置間隔は当該端子の配置間隔と同じである１枚のプローブカードを用い、前記半導体チップの前記各端子に、対応するプローブを接触させて電気的特性を測定するプロービングテストを二回行い、
一回目のテスト終了後に、前記一辺側の端子の配置間隔分だけ、前記プローブカードを前記半導体チップに対して相対的に、当該端子の幅方向に移動し、
前記一辺側では、一回目で、Ａ（＝ｎ＋２ｍ、ただし、ｎ＝１または２、ｍ＝０〜ｘ、ｘは一辺側の端子数の１／２から１を引いた値）番目に配置されている端子にプローブを接触させ、二回目で、（Ａ＋１）番目に配置されている端子にプローブを接触させ、
前記他辺側では、二回のプロービングテストで、同じプローブを同じ端子の幅方向で異なる位置に接触させることを特徴とするプロービングテスト方法。
【請求項２】
前記一辺側の端子が出力側端子であり、前記他辺側の端子が入力側端子である請求項１記載のプロービングテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体チップのプロービングテスト方法（検査対象の端子にプローブを接触させて電気的特性を測定する方法）に関する。
【背景技術】
【０００２】
プロービングテストは、従来より、半導体チップに分割される前の（多数の半導体集積回路が形成された状態の）ウエハや、製品である実装基板の回路について、電気的特性を検査する目的で行われている。このプロービングテストは、検査対象となる回路の端子（ボンディングパットやバンプ）に合わせて多数本のプローブが配置されたプローブカードを用意し、対応する端子にプローブを接触させて電気的特性を測定している。
【０００３】
一方、近年の半導体素子の小型・高集積化に伴って、半導体チップ上に多数の端子（ボンディングパット）を高密度で形成することが要求されている。この要求に応えるために、例えば、端子を細長い長方形とし、その長辺を揃えて並列に、隣り合う端子の間隔を狭くして配置することが行われている。しかしながら、プローブカードに狭いピッチ（配置間隔）で多数のプローブを配置することには限界があり、また、多数のプローブを配置できた場合でも検出制御装置側の信号処理速度が遅くなるため、正確な測定を瞬時に行うことは困難になる。
【０００４】
そのため、従来は、プローブピッチを端子の配置間隔の二倍にしたプローブカードを、奇数番目の端子用と偶数番目の端子用とで別々に用意し、一枚目のプローブカードによる試験終了後に二枚目のプローブカードによる試験を行うこと等で対応している。
また、下記の特許文献１には、半導体チップの対向する二辺に同じ幅の端子をそれぞれ等間隔で形成し、一辺側の端子の配置間隔を他辺側の端子の配置間隔の半分とするとともに、隣り合う二つの半導体チップ用のプローブを備えたプローブカードを用いて、プロービングテストを二回行うことが記載されている。このプローブカードにおいて、前記他辺側の端子用のプローブは両半導体チップ用で同じ配置にしてあるが、前記一辺側の端子用のプローブについては、一方の半導体チップ用の位置に奇数番目の端子用のプローブが、他方の半導体チップ用の位置に偶数番目の端子用のプローブが配置されている。
【０００５】
そして、このプローブカードを用いて、ウエハ上の隣り合う二つの半導体チップに対して同時にプロービングテストを行った後に、このウエハを１チップ分移動して二回目のプロービングテストを行う。これにより、一回目で前記一辺側の奇数番目の端子のテストが終了した半導体チップが、二回目で前記一辺側の偶数番目の端子のテストが行われる。なお、前記一辺側は出力側であり、通常、出力側の端子数は入力側の端子数より多い。
【特許文献１】特開平９−１７２１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述の二枚のプローブカードを用いる方法では、プローブカードの切り換えに時間および手間がかかるとともに、プローブカードのコストが高い。また、前記特許文献１に記載の方法は、隣り合う二つの半導体チップを一組にしてプロービングテストを行う必要があるため、ウエハから分割された状態の半導体チップに適用することが困難である。
【０００７】
本発明は、このような従来技術の問題点に着目してなされたものであり、対向する二辺に沿ってそれぞれ複数の端子が等間隔で形成されている半導体チップのプロービングテスト方法において、一枚のプローブカードを用い、隣り合う二つの半導体チップを一組として測定することを前提としないで行うことができる方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は、下記の構成 (1)〜 (6)を備えることを特徴とするプロービングテスト方法を提供する。
(1)半導体チップの対向する二辺に沿ってそれぞれ複数の端子を等間隔で形成し、いずれか一辺側の端子の配置間隔を他辺側の端子の幅より小さくする。例えば、一辺側の端子の配置間隔を他辺側の端子の幅の半分にする。ここで、「端子の幅」とは、「端子の配列方向の寸法」を意味する。
【０００９】
(2)前記二辺に形成されている端子に対応するプローブを備え、前記一辺側の端子用のプローブの配置間隔は当該端子の配置間隔の二倍であり、前記他辺側の端子用のプローブの配置間隔は当該端子の配置間隔と同じである１枚のプローブカードを用いる。
(3)前記半導体チップの前記各端子に、対応するプローブを接触させて電気的特性を測定するプロービングテストを、二回行う。
【００１０】
(4)一回目のテスト終了後に、前記一辺側の端子の配置間隔分だけ、前記プローブカードを前記半導体チップに対して相対的に、当該端子の幅方向に移動する。ここで、「端子の幅方向」とは、「端子の配列方向」を意味する。
(5)前記一辺側では、一回目で、Ａ（＝ｎ＋２ｍ、ただし、ｎ＝１または２、ｍ＝０〜ｘ、ｘは一辺側の端子数の１／２から１を引いた値）番目に配置されている端子にプローブを接触させ、二回目で、（Ａ＋１）番目に配置されている端子にプローブを接触させる。すなわち、一回目で奇数番目に配置されている端子にプローブを接触させた場合には、二回目で偶数番目に配置されている端子にプローブを接触させる。一回目で偶数番目に配置されている端子にプローブを接触させた場合には、二回目で奇数番目に配置されている端子にプローブを接触させる。
【００１１】
(6)前記他辺側では、二回のプロービングテストで、同じプローブを同じ端子の幅方向で異なる位置に接触させる。
本発明の方法によれば、対向する二辺に沿ってそれぞれ複数の端子が等間隔で形成されている半導体チップのプロービングテストを、一枚のプローブカードを用い、隣り合う二つの半導体チップを一組として測定することを前提としないで行うことができる。
【００１２】
なお、通常、出力側の端子数は入力側の端子数より多いため、本発明の方法において、前記一辺側の端子を出力側端子とし、前記他辺側の端子を入力側端子とすることが好適である。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について説明する。
図１は、本発明の一実施形態に相当するプロービングテスト方法を説明するための平面図である。
先ず、図１（ａ）を用いて、この実施形態で用意した半導体チップの端子およびプローブカードのプローブ配置について説明する。
【００１４】
半導体チップ１には、対向する二辺１１，１２に沿ってそれぞれ、複数の端子２１，２２が等間隔Ｐ1 ，Ｐ2 で形成されている。第１端子（一辺１１側の端子）２１の配置間隔Ｐ1 は、第２端子（他辺１２側の端子）２２の幅Ｗ2 の１／２である。第１端子２１の配置間隔Ｐ1 は、第２端子間隔Ｐ2 の１／４である。第１端子２１の幅Ｗ1 は、第２端子２２の幅Ｗ2 の５／１４（半分以下）である。そして、一個の第２端子２２と対向する位置に、二個の第１端子２１が配置され、隣り合う第２端子２２間と対向する位置にも、二個の第１端子２１が配置されている。また、第１端子２１は出力側端子であり、第２端子２２は入力側端子である。
【００１５】
プローブカード３は、第１端子２１用のプローブ３１と、第２端子２２用のプローブ３２を備えている。第１端子２１用のプローブ３１の配置間隔Ｋ1 は、第１端子２１の配置間隔Ｐ1 の二倍である。第２端子２２用のプローブ３２の配置間隔Ｋ2 は、第２端子２２の配置間隔Ｐ2 と同じである。そして、第２端子２２用のプローブ３２は、第１端子２１用のプローブ３１と対向する位置に、一つ置きに配置されている。
【００１６】
次に、図１（ｂ）を用いて、このプローブカードを用いたプロービングテスト方法について説明する。
このプローブカード３のプローブ３１，３２を、半導体チップ１の第１端子２１および第２端子２２に接触させて、プロービングテストを二回行う。
一回目は、図１（ｂ）に実線で示すように、半導体チップ１の奇数番目の第１端子２１ａと、全ての第２端子２２にプローブ３１，３２を接触させる。このとき、プローブ３１は奇数番目の第１端子２１ａの幅方向の中心位置に接触させる。プローブ３２は、第２端子２２に対して、奇数番目の第１端子２１ａと対向する位置（幅方向中心Ｃより図の左側にずれた位置）に接触させる。
【００１７】
一回目のテスト終了後に、第１端子２１の配置間隔Ｐ1 分だけ、プローブカード３を半導体チップ１に対して相対的に、第１および第２端子２１，２２の幅方向に移動する。これに伴って、図１（ｂ）に二点鎖線で示すように、プローブ３１の接触位置は、偶数番目の第１端子２１ｂの幅方向の中心位置となる。プローブ３２の第２端子２２との接触位置は、偶数番目の第１端子２１ｂと対向する位置（幅方向中心Ｃより図の右側にずれた位置）となる。
【００１８】
したがって、この方法によれば、半導体チップ１のプロービングテストを、一枚のプローブカード３を用い、隣り合う二つの半導体チップを一組として測定することを前提としないで行うことができる。
図２に示す半導体チップ１０は、前記二辺１１，１２と直交する二辺１３，１４にも、前記第１端子２１および第２端子２２と同じ関係で、それぞれ第３端子（一辺側の端子）４１および第４端子（他辺側の端子）４２が形成されている例である。第１端子２１の長さ（幅方向と直交する方向の寸法）Ｌ1 、第２端子の長さＬ2 、第３端子の長さＬ3 、第４端子の長さＬ4 を、第１端子２１の配置間隔Ｐ1 の二倍にしてある。
【００１９】
使用するプローブカードは、前述の第１および第２端子用のプローブ３１，３２に加えて、第３端子４１用のプローブ３３と第４端子４２用のプローブ３４を備えている。このプローブカードにおいて、第３端子４１用のプローブ３３の配置間隔Ｋ3 （＝Ｋ1 ）は、第３端子４１の配置間隔Ｐ3 （＝Ｐ1 ）の二倍である。第４端子４２用のプローブ３４の配置間隔Ｋ4 （＝Ｋ2 ）は、第４端子４２の配置間隔Ｐ4 （＝Ｐ2 ）と同じである。第４端子４２用のプローブ４２は、第３端子４１用のプローブ３４と対向する位置に、一つ置きに配置されている。さらに、一回目のプロービングテストの際に、後述の「各プローブと端子との接触位置」が実現されるように各プローブが配置されている。
【００２０】
このプローブカードのプローブ３１〜３４を半導体チップ１０の第１〜第４端子２１，２２，４１，４２に接触させて、プロービングテストを三回行う。
一回目は、図２（ａ）に実線で示すように、半導体チップ１０の奇数番目の第１端子２１ａにプローブ３１を、奇数番目の第３端子４１ａにプローブを、第２端子２２の全てにプローブ３２を、第４端子４２の全てにプローブを接触させる。
【００２１】
このとき、プローブ３１の奇数番目の第１端子２１ａとの接触位置は、辺１１に沿った方向で第１端子２１ａの幅方向の中心位置とし、辺１１と直交する方向で第１端子２１の長さ方向中央より内側（辺１１から離れる側）とする。プローブ３２の第２端子２２との接触位置は、辺１２に沿った方向で奇数番目の第１端子２１ａと対向する位置（幅方向中心より図の左側にずれた位置）とし、辺１２と直交する方向で第２端子２２の長さ方向中央より外側（辺１２に近づく側）とする。
【００２２】
プローブ３３の奇数番目の第３端子４１との接触位置は、辺１３に沿った方向で第３端子４１ａの幅方向の中心位置とし、辺１３と直交する方向で第３端子４１の長さ方向中央より内側（辺１３から離れる側）とする。プローブ３４の第４端子４２との接触位置は、辺１４に沿った方向で奇数番目の第３端子４１ａと対向する位置（長さ方向中心より図の左側にずれた位置）とし、辺１４と直交する方向で第４端子４２の長さ方向中央より外側（辺１４に近づく側）とする。
【００２３】
一回目のテスト終了後に、プローブカードを、この半導体チップ１０に対して相対的に、第１および第２端子２１，２２の幅方向（図２（ａ）の矢印方向）に、第１端子２１の配置間隔Ｐ1 分だけ移動すると、第３および第４端子４１，４２用のプローブ３３，３４は、第３および第４端子４１，４２の長さ方向に沿って同じ分だけ移動する。
これに伴って、図２（ａ）に二点鎖線で示すように、プローブ３１の接触位置は、偶数番目の第１端子２１ｂの幅方向の中心位置となる。プローブ３２の第２端子２２との接触位置は、偶数番目の第１端子２１ｂと対向する位置（幅方向中心より図の右側にずれた位置）となる。プローブ３３の接触位置は、奇数番目の第３端子４１ａの幅方向中心で、一回目より距離Ｐ1 分だけ辺１３側にずれた位置となる。プローブ３４の接触位置は、奇数番目の第３端子４１ａと対向する位置で、一回目より距離Ｐ1 分だけ辺１４から離れる側にずれた位置となる。
【００２４】
すなわち、二回目では、図２（ａ）に二点鎖線で（図２（ｂ）に実線で）示すように、半導体チップ１０の偶数番目の第１端子２１ｂと、第２端子２２の全てと、奇数番目の第３端子４１ａと、第４端子４２の全てについてプロービングテストが行われる。
二回目のテスト終了後に、プローブカードを、この半導体チップ１０に対して相対的に、第３および第４端子４１，４２の幅方向（図２（ｂ）の矢印方向）に、第１端子２１の配置間隔Ｐ1 分だけ移動すると、第１および第２端子２１，２２用のプローブ３１，３２は、第１および第２端子２１，２２の長さ方向に沿って同じ分だけ移動する。
【００２５】
これに伴って、図２（ｂ）に二点鎖線で示すように、プローブ３３の接触位置は、偶数番目の第３端子４１ｂの幅方向の中心位置となる。プローブ３４の第４端子４２との接触位置は、偶数番目の第３端子４１ｂと対向する位置（幅方向中心より図の下側にずれた位置）となる。プローブ３１の接触位置は、偶数番目の第１端子２１ｂの幅方向中心で、一回目より距離Ｐ1 分だけ辺１１側にずれた位置となる。プローブ３２の接触位置は、偶数番目の第１端子２１ｂと対向する位置で、一回目より距離Ｐ1 分だけ辺１２から離れる側にずれた位置となる。
【００２６】
すなわち、三回目では、図２（ｂ）に二点鎖線で示すように、半導体チップ１０の偶数番目の第１端子２１ｂと、第２端子２２の全てと、偶数番目の第３端子４１ｂと、第４端子４２の全てについてプロービングテストが行われる。
したがって、この方法によれば、二組の対向する二辺に、それぞれ複数の端子が等間隔で、いずれか一辺側の端子の配置間隔を他辺側の端子の幅より小さく形成された半導体チップ１０のプロービングテストを、一枚のプローブカードを用い、隣り合う二つの半導体チップを一組として測定することを前提としないで行うことができる。
【００２７】
また、半導体チップ１０の第１〜第４端子の長さＬ1 〜Ｌ4 を、第１端子２１の配置間隔Ｐ1 の二倍にするとともに、一回目のプロービングテスト時に前述の「各プローブと端子との接触位置」が実現されるように各プローブが配置されているプローブカードを用いることにより、二回目および三回目のプロービングテストの際に、いずれのプローブ３１〜３４も対応する各端子２１，２２，４１，４２から外れることが防止される。
【００２８】
なお、図２の半導体チップ１０では、第１〜第４端子の長さＬ1 〜Ｌ4 を、プローブカードの半導体チップに対する相対移動距離に相当する「第１端子２１の配置間隔Ｐ1 」の二倍にしているが、二回目および三回目のプロービングテストの際に、全てのプローブが対応する各端子から外れることが防止される長さであれば二倍に限定されない。すなわち、各端子の長さはプローブカードの半導体チップに対する相対移動距離の一倍を超えていればよいため、二倍以上であってもよいし、１．５倍程度であってもよい。
【図面の簡単な説明】
【００２９】
【図１】実施形態のプロービングテスト方法を説明するための平面図である。
【図２】四辺（二組の対向する二辺）に端子を有する半導体チップのプロービングテスト方法を説明するための平面図である。
【符号の説明】
【００３０】
１…半導体チップ、１０…半導体チップ、２１…第１端子（一辺側の端子）、２２…第２端子（他辺側の端子）、４１…第３端子（一辺側の端子）、４２…第４端子（他辺側の端子）、２１ａ…奇数番目の第１端子、２１ｂ…偶数番目の第１端子、４１ａ…奇数番目の第３端子、４１ｂ…偶数番目の第３端子、１１…一辺、１２…他辺、１３…一辺、１４…他辺、３…プローブカード、３１…第１端子用のプローブ、３２…第２端子用のプローブ、３３…第３端子用のプローブ、３４…第４端子用のプローブ、Ｃ…第２端子の幅方向中心を示す線、Ｋ1 …第１端子用プローブの配置間隔、Ｋ2 …第２端子用プローブの配置間隔、Ｋ3 …第３端子用プローブの配置間隔、Ｋ4 …第４端子用プローブの配置間隔、Ｌ1 …第１端子の長さ、Ｌ2 …第２端子の長さ、Ｌ3 …第３端子の長さ、Ｌ4 …第４端子の長さ、Ｐ1 …第１端子の配置間隔、Ｐ2 …第２端子の配置間隔、Ｐ3 …第３端子の配置間隔、Ｐ4 …第４端子の配置間隔、Ｗ1 …第１端子の幅、Ｗ2 …第２端子の幅、Ｗ3 …第３端子の幅、Ｗ4 …第４端子の幅。
【図１】
2005127903.tif 000003
【図２】
2005127903.tif 000004