(57)【要約】【課題】  本発明は、順電圧が低く、逆電流が少なく、スイッチング特性に優れた２００Ｖ以上の高耐圧スイッチングダイオードを得ることを目的とする。【解決手段】  第１の主面と前記第1の主面と対向する第2の主面を有する第1導電型の第1の半導体層１と、前記第1の半導体層１の第2の主面に接し前記第1の半導体層１よりも高い不純物濃度を有する第1導電型の第２の半導体層２と、前記第1の半導体層１の第1の主面に接し前記第1の半導体層よりも高い不純物濃度を有する第2導電型の第３の半導体層３を備えたダイオードにおいて、前記第２の半導体層２の不純物濃度を５Ｅ１７ａｔｏｍ／ｃｍ3以下にし、且つ、前記第３の半導体層３の不純物濃度を９Ｅ１６ａｔｏｍ／ｃｍ3以下にしたことを特徴とする高速スイッチングダイオードである。【選択図】  図１
2005079232.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面と前記第1の主面と対向する第2の主面を有する第1導電型の第1の半導体層と、前記第1の半導体層の第2の主面に接し前記第1の半導体層よりも高い不純物濃度を有する第1導電型の第２の半導体層と、前記第1の半導体層の第1の主面に接し前記第1の半導体層よりも高い不純物濃度を有する第2導電型の第３の半導体層を備えたダイオードにおいて、前記第２の半導体層の不純物濃度を５Ｅ１７ａｔｏｍ／ｃｍ3以下にし、且つ、前記第３の半導体層の不純物濃度を９Ｅ１６ａｔｏｍ／ｃｍ3以下にしたことを特徴とする高速スイッチングダイオード。
【請求項２】
前記第1の半導体層と前記第２の半導体層の間に、前記第1の半導体層の不純物濃度と前記第２の半導体層の不純物濃度の中間の第１導電型の不純物濃度を有する第１導電型の中間層を設けたことを特徴とする請求項１記載の高速スイッチングダイオード。
【請求項３】
前記第１導電型の中間層は前記第1導電型の第２の半導体層の前記第２の主面に対向する面から前記第1導電型の第1の半導体層中に拡散された層であることを特徴とする請求項２記載の高速スイッチングダイオード。
【請求項４】
少なくとも前記第１導電型の中間層にはライフタイムキラーが導入されていることを特徴とする請求項１乃至請求項３に記載の高速スイッチングダイオード。
【請求項５】
前記第２の半導体層の前記第2の主面に対向する面に接し、表面不純物濃度３Ｅ１９ａｔｏｍ／ｃｍ3以上、接合深さ０．３μｍ以下、かつ、単位面積当たりの濃度が１Ｅ１５ａｔｏｍ／ｃｍ２以下の第1導電型の高濃度拡散層を設けたことを特徴とする請求項１乃至請求項４に記載の高速スイッチングダイオード。
【請求項６】
前記第２の半導体層の前記第2の主面に対向する面に、５族元素を含有した金属を堆積し、５００℃から９００℃の間の温度による熱処理により、前記第１導電型の高濃度拡散層を形成することを特徴とする請求項5記載の高速ダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、順電圧が低くスイッチング特性に優れた２００Ｖ以上の高耐圧スイッチングダイオードに関するものであり、主としてスイッチング電源に使用される。
【背景技術】
【０００２】
スイッチング電源装置の変換周波数は急激に大きくなり、高速スイッチングダイオードが必要になった。一般にダイオードが順バイアスされた場合、少数キャリアが注入されて、過剰少数キャリアによる電荷が蓄積される。ダイオードが順方向から、逆方向にスイッチングされるとこの電荷がダイオードより掃き出され、ダイオードが逆電圧を持つ。この時、概略、蓄積電荷と逆電圧の積による損失が生じる。また、蓄積電荷が掃き出される時間、即ち、逆回復時間が長いと、この逆回復時間より短いパルスの高周波スイッチングには対応できない。
【０００３】
従って、高速スイッチングダイオードとしては、蓄積電荷が少なく、高速にスイッチングできる特性が必要とされる。ショットキーダイオードは本質的に少数キャリアの蓄積が少ないため高速スイッチングダイオードに適す。このため、耐圧１５０Ｖ以下の用途に使われてきた。しかしながら、逆電流が大きいため、これ以上の電圧では、逆損失が大きく実用的でない。
【０００４】
このため、２００Ｖ以上の耐圧を必要とする用途では、ｐｎ接合の構造を有するダイオードが使われる。図８は従来の第１の例の構造を説明するための図である。ここで、２２はｎ型の高濃度の基板であるｎ＋＋型の第２の半導体層であり、この層の上に、エピタキシャル成長によって、低濃度のｎ型層であるｎ−型の半導体層が堆積されている。２３はこの堆積層の表面よりｐ型不純物が高濃度に拡散されたｐ＋＋型の第３の半導体層であり、２１はエピタキシャルによって堆積されたｎ−型の半導体層のうちｐ＋＋型の第３の半導体層を除いた残りのｎ−型の第1の半導体層である。
【０００５】
ここで、ｐあるいはｎの上付きの＋、−は不純物量を相対的に示しており、ｐ＋＋は非常にｐ型の不純物の濃度が高濃度であることを示し、ｐ−−はｐ型の不純物濃度が非常に低濃度であることを示す。従って、濃度の大小は相対的に次の関係になっている。ｎ型も同様ｎ＋＋は非常に濃度が高いことを示す。
ｐ＋＋＞ｐ＋＞ｐ＞ｐ−＞ｐ−−
【０００６】
２５はアノード電極であり、２６はカソード電極である。アノード電極２５に正の電圧を掛けカソード電極２６に負の電圧を掛けると、ｐ＋＋型の第３の半導体層２３とｎ−型の第1の半導体層２１によって形成されるｐｎ接合が順バイアスされ、大きな電流が流れる。アノード電極２５に負の電圧を掛けカソード電極２６に正の電圧を掛けるとｐ＋型の第３の半導体層２３とｎ−型の第1の半導体層２１によって形成されるｐｎ接合が逆バイアスされ、ほとんど電流が流れない。
【０００７】
順バイアスにより順電流が流れると、ｐ＋＋型の第３の半導体層２３からｎ−型の第1の半導体層２１に少数キャリアが注入される。スイッチング損失を減らすために、この少数キャリアの蓄積を少なくし、逆回復時間を短くする必要がある。第１の例ではこのために、ライフタイムキラーとして、重金属を半導体中に拡散して、蓄積電荷量を少なくすることにより高速化している。
【０００８】
第１の実施例では、順電圧の悪化と高温におけるスイッチングタイムの悪化により、スイッチング電源装置の効率が低下するという問題点を有している。又、逆回復波形のソフト性も十分でなく、ノイズを発生しやすいという欠点もあり、高周波スイッチング用途に適切とはいい難い。
【０００９】
図９は従来の第２の例の構造を説明するための図である（特許文献1、非特許文献1参照。）。ここで、３２はｎ型の高濃度の基板であるｎ＋＋型の第２の半導体層であり、この層の上に、エピタキシャル成長によって、低濃度のｎ型層であるｎ−型の半導体層が堆積されている。２３はこの堆積層の表面よりｐ型不純物が低濃度に拡散されたｐ型の第３の半導体層であり、３１はエピタキシャルによって堆積された残りのｎ−型の第1の半導体層のうちｐ＋＋型の第３の半導体層を除いた残りのｎ−型の第1の半導体層である。３５はアノード電極であり、３６はカソード電極である。      
【００１０】
この構造における６００Ｖ耐圧の具体例を示す。厚さ７０μｍで、１Ｅ１４ａｔｏｍ／ｃｍ３のｎ型の不純物を有する単結晶シリコンの裏面に、拡散深さ１０μｍで、表面不純物濃度１Ｅ２０ａｔｏｍ／ｃｍ３のｎ型の第２の半導体層３２を形成する。このとき同時に、接合深さ１０μｍで、表面不純物濃度１Ｅ１６ａｔｏｍ／ｃｍ３のｐ型の第３の半導体層３３を形成する。ｎ−型の第1の半導層３２におけるライフタイムは１０μＳであった。
【００１１】
順バイアスにより順電流が流れると、ｐ型の第３の半導体層３３からｎ−型の第1の半導体層３１に少数キャリアが注入される。図７は順電流を流したときの従来の第2の例のキャリア分布図である。１００Ａ／ｃｍ２の順電流において、ライフタイム１０μｓ（線ａ）と０．１μｓ（線ｂ）の場合についてそれぞれ表示している。横軸は深さ、縦軸は不純物濃度及び電子及び正孔のキャリア量を表す。電子は実線、正孔は破線で示す。ｐ型の第３の半導体層３３は、低不純物濃度であるため、注入される少数キャリアはライフタイム１０μｓにおいて約１Ｅ１７、ライフタイム０．１μｓにおいて約１Ｅ１６と少ない。
【００１２】
順電圧は前者が０．９０Ｖで、後者が１．０８Ｖである。ライフタイムを短くすることにより、キャリアを減らすことができるが、それに伴い順電圧も大きくなる。  
【００１３】
図６は本発明の従来の第２の例の逆回復波形である。ライフタイム１０μｓの場合（線ｃ）、即ち、特にライフタイムキラーである重金属の拡散をしなくても、ｄｉ／ｄｔ法の測定において５０ｎｓの逆回復時間が得られる。ただし、必ずしも、高周波スイッチングに十分な逆回復特性とはいえない。また、逆回復波形のソフト性も十分でなく、ノイズを発生しやすいという欠点も残されている。
【００１４】
従来の第2の例において、ライフタイム０．１μｓ（線ｂ）の場合、ライフタイムキラーを導入した効果で、３０ｎｓの逆回復時間が得られる。ただし、上記の如く、順電圧が１．０８Ｖと高い。また、逆回復波形のソフト性も十分でなく、ノイズを発生しやすいという欠点も残されている。
【００１５】
第１の例と第２の例のｎ型の高濃度の半導体基板とエピタキシャル層のｎ／ｎ界面に、両者の中間の濃度の中間層を入れたｐ＋＋ｎ−ｎｎ＋＋またはｐｎ−ｎｎ＋＋構造（特許文献２）、あるいはｐｎ接合界面に更に中間層を入れるｐｎｎ−ｎｎ＋＋構造により（特許文献３参照。）逆回復波形のソフト性を向上させる方法もある。しかしながら、順電圧が低く、逆電流が少なく、逆回復時間が短くしかもソフトであるという特性のものは得られていない。
【００１６】
【特許文献１】特開昭５８−１８２２７７号公報
【特許文献２】国際公開第０２／０１６４３号パンフレット
【特許文献３】特開平３−２５０６７０号公報
【非特許文献１】MASAYOSHI NAITO et al., IEEE Trans. Electron Devices, Vol.29, No.2, pp.236-243(1982)
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、上記問題点を解決するためになされたもので、順電圧が低く、逆電流が少なく、スイッチング特性に優れた２００Ｖ以上の高耐圧スイッチングダイオードを得ることを目的とする。
【課題を解決するための手段】
【００１８】
上記の課題を解決するための手段として、アノード電極とカソード電極に接するｐ型半導体層とｎ型半導体層の不純物濃度を下げ、順電圧を低く、逆電流を小さく押さえながら、高周波特性をよくする。また、カソード側のｎ／ｎ界面に、ｎ型の中間層を設け、逆回復波形をソフトにするものである。
請求項１記載の発明は第１の主面と前記第1の主面と対向する第2の主面を有する第1導電型の第1の半導体層と、前記第1の半導体層の第2の主面に接し前記第1の半導体層よりも高い不純物濃度を有する第1導電型の第２の半導体層と、前記第1の半導体層の第1の主面に接し前記第1の半導体層よりも高い不純物濃度を有する第2導電型の第３の半導体層を備えたダイオードにおいて、前記第２の半導体層の不純物濃度を５Ｅ１７ａｔｏｍ／ｃｍ3以下にし、且つ、前記第３の半導体層の不純物濃度を９Ｅ１６ａｔｏｍ／ｃｍ3以下にしたことを特徴とする高速スイッチングダイオードである。
請求項２記載の発明は前記第1の半導体層と前記第２の半導体層の間に、前記第1の半導体層の不純物濃度と前記第２の半導体層の不純物濃度の中間の第１導電型の不純物濃度を有する第１導電型の中間層を設けたことを特徴とする請求項１記載の高速スイッチングダイオードである。
請求項３記載の発明は前記第１導電型の中間層は前記第２の半導体層の前記第２の主面に対抗する面から前記第1の半導体層中に拡散された層であることを特徴とする請求項２記載の高速スイッチングダイオードである。
請求項４記載の発明は少なくとも前記第１導電型の中間層にはライフタイムキラーが導入されていることを特徴とする請求項１乃至請求項３に記載の高速スイッチングダイオードである。
請求項５記載の発明は、裏面の電極とシリコン界面にオーミック接合を形成するため、表面不純物濃度３Ｅ１９ａｔｏｍ／ｃｍ3以上、接合深さ０．３μｍ以下、かつ、単位面積当たりの濃度が１Ｅ１５ａｔｏｍ／ｃｍ２以下の第1導電型の高濃度拡散層を設けたことを特徴とする請求項１乃至請求項４に記載の高速スイッチングダイオードの製造方法である。
請求項６記載の発明は前記第1導電型の高濃度拡散層を形成する方法である。前記裏面のシリコン面に５族元素を含有した電極金属を堆積し、５００℃から９００℃の間の温度による熱処理により、前記第１導電型の高濃度拡散層を形成することを特徴とする請求項5記載の高速ダイオードの製造方法である。
【発明の効果】
【００１９】
本発明はアノード電極とカソード電極に接するｐ型半導体層とｎ型半導体層の不純物濃度を下げることにより、順電圧を低く、逆電流を小さく押さえながら、高周波特性をよくすることができた。また、カソード側のｎ／ｎ界面に、ｎ型の中間層を設けることにより、逆回復波形をソフトにできた。
【発明を実施するための最良の形態】
【００２０】
本発明の実施例１は、アノード電極とカソード電極に接するｐ型半導体層とｎ型半導体層の不純物濃度を下げたことに特徴がある。また、本発明の実施例２は、カソード側のｎ／ｎ界面に、ｎ型の中間層を設け、逆回復波形をソフトにしたことと、カソード側にオーミック接合のために高濃度拡散層を形成するに際し、不純物元素を含む電極金属から、シリコン界面に高濃度に不純物を拡散したことに特徴がある。
【実施例１】
【００２１】
図１は本発明の実施例１の構造を説明するための図である。２はｎ−型の半導体層裏面より拡散されたｎ型の第２の半導体層である。３はｎ−型の半導体層表面より拡散されたｐ型の第３の半導体層である。１はｎ−型の半導体層において残されたｎ−型の第1の半導体層１である。５はアノード電極であり、６はカソード電極である。７はｎ−型の半導体層裏面に拡散されたｎ＋＋型の高濃度層である。図３にカソード電極６近傍を拡大し、ｎ＋＋型の高濃度の不純物分布を示した。図3において、零点はｎ＋＋型の高濃度層の表面、即ち、ｎ−型の半導体層裏面とカソード電極６との界面にあたる。
【００２２】
以下製造工程について説明する。最初に、厚さ７０μｍで、ｎ型の不純物濃度１Ｅ１４ａｔｏｍ／ｃｍ３の不純物を有する単結晶シリコンのｎ−型の半導体基板を用意する。イオン注入法により、一方の表面にホウ素を堆積し、高温でアニールし活性化する。イオン注入法により、この裏面にリンを堆積し、更に高温で拡散することにより、接合深さ１０μｍで、表面不純物濃度１Ｅ１７ａｔｏｍ／ｃｍ３のｎ＋型の第２の半導体層２を作製する。このとき同時に、表面不純物濃度１Ｅ１６ａｔｏｍ／ｃｍ３で、深さ１０μｍのｐ型の第３の半導体層３が形成される。
【００２３】
この後、シリコン表面にスパッタ法にて電極金属を堆積する。カソード電極６は、リンを１０％含有するニッケル合金をターゲット電極として用いるスパッタ法により、半導体基板の裏面に０．７μｍの厚さを形成する。さらに、不活性ガス中で８００℃で３０分シンターすることにより、シリコン中に表面不純物濃度２Ｅ２０ａｔｏｍ／ｃｍ３で深さ０．０３μｍのｎ＋＋型の高濃度層を形成した。先に示した図３におけるｎ＋＋型の高濃度の不純物分布はＳＩＭＳ分析結果を示したものである。電極金属に食われることなく、浅い高濃度層がシリコン中に形成されていることが判る。
【００２４】
その後、半導体基板の表面側に電極５を形成する。ｐ型の第３の半導体層３の表面にアルミニウムをスパッタ法により堆積する。引き続き、ニッケル、銀を堆積しアノード電極５を形成した。ニッケルは半田接続のための金属であり、銀はニッケルの酸化を防止するための金属である。ｐ型の第３の半導体層３とオーミック接触を得やすいようにＰ型の半導体に対してショットキー障壁の低いアルミニウムを用いた。アルミニウムはスパッタ後良好なオーミック特性を得るように４５０℃、３０分の熱処理を行う。
【００２５】
ライフタイムキラーは特に導入しない。ｎ−型の第1の半導体層１のライフタイムは１０μＳであった。
【００２６】
次に、電流容量に合わせた大きさの矩形チップに分離し、半田を用いて、ＴＯ−２２０のパッケージに組みたてた。耐圧は６００Ｖ以上が得られた。順電圧は、順電流１００Ａ／ｃｍ２において０．９１Ｖであった。また、逆回復時間は、ｄｉ／ｄｔ法で測定し３０ｎＳであり、ライフタイムキラーを導入しないにもかかわらず短い逆回復時間が得られた。
【００２７】
順方向動作をさせると、ｎ−型の第1の半導層１に少数キャリアが蓄積される。しかしながら、ｐ型の第３の半導体層３の表面不純物濃度は１Ｅ１６ａｔｏｍ／ｃｍ３と低いので、蓄積キャリアの量は少ない。このため、ライフタイムキラーを導入しなくても、逆回復時間が短くなっている。
【００２８】
先に説明した従来の第２の例の構造でライフタイムキラーを導入し、ライフタイムを０．１μＳとした場合、逆回復時間は、ライフタイムキラーを導入したため、ｄｉ／ｄｔ法の測定において３０ｎＳが得られた。しかし、順電圧は、順電流１００Ａ／ｃｍ２において１．０８Ｖと悪化した。逆回復が早くなったため、逆回復波形はハード波形になりやすい傾向にあった。
【００２９】
図４は本発明の実施例１におけるキャリア分布図である。図には不純物分布と０．９Ｖ印加したとき（電流密度１００Ａ／ｃｍ２）のキャリア分布を示した。横軸は深さ、縦軸は不純物濃度、電子及び正孔のキャリア量を表す。電子は実線、正孔は破線で示す。図７は従来の第2の例におけるキャリア分布図である。  
【００３０】
本発明および従来の例共にライフタイム１０μＳで同じ順方向電流密度におけるキャリア分布が各々図４と図７の線ａに示されている。従来の第２の例でライフタイム１０μＳの図７の線ａより、そのキャリアの注入量は約１Ｅ１７に対し、本発明の注入量は図４より、高々１Ｅ１６と、約一桁注入量の少ないことがわかる。この理由は、従来の第２の例の半導体基板の裏面におけるｎ＋型の第２の半導体層２の表面不純物濃度が１Ｅ２０ａｔｏｍ／ｃｍ３に対し、本発明の実施例１では、１Ｅ１７ａｔｏｍ／ｃｍ３と表面不純物濃度が低いため、半導体層１と半導体層２のｎ／ｎ接合部での接触電位差が小さく、正孔の蓄積量を小さくできるからである。この結果として、逆回復時の蓄積電荷量が少なくなり、スイッチングを高速化できる。
【００３１】
図６は逆回復時間を示す。ライフタイム１０μＳ（線c）の従来の第２例における逆回復時間が５０ｎｓに対し、ライフタイム１０μＳの本発明の実施例１（線ａ）では３０ｎｓと、ライフタイムコントロールすることなく高速化できることがわかる。
【００３２】
カソード側の濃度（ｎ＋型の第２の半導体層２の濃度）と蓄積電荷の関係は、カソード側の濃度を下げるほど、半導体基板との界面であるｎ／ｎ接合の接触電位を下げられるので、蓄積電荷を低下させることができる。従って目的とする逆回復時間の狙い目により設計するが、高速スイッチングさせるには、カソード側のｎ＋型の半導体層２の表面不純物濃度は５Ｅ１７以下が望ましい。また、ライフタイムコントロールを追加しても、上記ｎ／ｎ接合近傍の蓄積キャリアを低減できる。
【００３３】
ｎ＋型の第2の半導体層２及びｐ型の第3の半導体層３の深さはできるだけ浅い方が、オーミック抵抗による電圧降下を少なくできるので望ましいが、５０μｍ以下の深さであれば、ｎ―型の第1の半導体層１における電圧降下と比較して、妥当な範囲といえる。
【実施例２】
【００３４】
図２は本発明の実施例２の構造を説明するための図である。２はｎ−型の半導体層裏面より拡散されたｎ＋型の第２の半導体層である。３はｎ−型の第１の半導体層表面より拡散されたｐ型の第３の半導体層である。更にｎ−型の第1の半導体層１とｎ＋型の第２の半導体層の間に、ｎ型の中間層４を設けた。７はｎ−型の半導体層裏面に拡散されたｎ＋＋型の高濃度層である。図３にカソード近傍を拡大し、ｎ＋＋型の高濃度の不純物分布を示した。
【００３５】
５はアノード電極であり、６はカソード電極である。１はｎ−型の半導体層において残されたｎ−型の第1の半導体層である。図２の実施例の構造は図1の本発明の実施例１に対し、ｎ型の中間層４を追加して設けた構造である。
【００３６】
以下製造工程について説明する。最初に、厚さ７０μｍで、ｎ型の不純物濃度１Ｅ１４ａｔｏｍ／ｃｍ３の不純物を有する単結晶けい素のｎ−型の半導体基板を用意する。イオン注入法により、半導体基板の裏面にリンを堆積し、高温でアニールしさらに高温で拡散することにより、接合深さ３１μｍで、表面不純物濃度１Ｅ１６ａｔｏｍ／ｃｍ３のｎ型の中間層７を形成する。この表面不純物濃度は拡散源をイオン注入したｎ−型の半導体基板の裏面における濃度を示している。ｎ型の中間層４の不純物分布は図５に示されている。
【００３７】
この後の製作工程は先に説明した実施例１と同様に、ｎ型の中間層４拡散面と反対側の面、表面からイオン注入法により、ホウ素を堆積し、高温でアニール活性化する。次に裏面から、イオン注入法により、リンを堆積し、更に高温で拡散することにより、接合深さ１０μｍで、表面不純物濃度１Ｅ１７ａｔｏｍ／ｃｍ３のｎ＋型の第２の半導体層２を形成する。このとき同時に、表面不純物濃度１Ｅ１６ａｔｏｍ／ｃｍ３で、深さ１０μｍのｐ型の第３の半導体層３が形成される。またこの拡散工程の影響で、ｎ型の中間層４の深さは、最終的に３５μｍとなる。ｎ＋型の第２の半導体層２とｎ−型の第1の半導体層の双方と等しい濃度である所の中間層形成のためのｎ型拡散層が、ｎ型の中間層４になる。
【００３８】
この後、実施例１同様スパッタ法にて電極金属を堆積し、カソード電極６とアノード電極５を形成する。実施例1同様、ライフタイムキラーは特に導入しない。ｎ−型の第1の半導層１におけるライフタイムは１０μＳであった。
【００３９】
電流容量に合わせた大きさの矩形チップに分離し、半田を用いて、ＴＯ−２２０のパッケージに組みたてた。耐圧は６００Ｖ以上が得られた。順電圧は、順電流１００Ａ／ｃｍ２において０．８９Ｖであった。
【００４０】
図６の線ｄは本発明の第2の例の逆回復時間を示す。図から解るように、ｄｉ／ｄｔ法による逆回復時間は４０ｎＳであり、本発明の実施例１よりソフトな逆回復波形が得られた。図５は本発明の実施例２におけるキャリア分布図である。図には不純物分布と０．９Ｖ印加したとき（電流密度１００Ａ／ｃｍ２）のキャリア分布を示した。横軸は深さ、縦軸は不純物濃度、電子及び正孔のキャリア量を表す。電子は実線、正孔は破線で示す。本発明の実施例1と同じキャリア分布を示す。図７は従来の第2の例におけるキャリア分布図である。  
【００４１】
従来の第２の例でライフタイム１０μＳの図７の線ａより、そのキャリアの注入量は約１Ｅ１７に対し、本発明の注入量は図４より、高々１Ｅ１６と、約一桁注入量の少ないことがわかる。この理由は、次のように説明できる。
【００４２】
本発明の実施例２の高速スイッチングダイオードにおいて、順方向動作をさせると、ｎ型中間層４とｎ−型の第1の半導層に少数キャリアが蓄積される。しかしながら、ｐ型の第３の半導体層３の表面不純物濃度は１Ｅ１６ａｔｏｍ／ｃｍ３と低いのに加え、ｎ型の第２の半導体層２の表面不純物濃度も１Ｅ１７ａｔｏｍ／ｃｍ３と低いため、蓄積キャリアの量は高々１Ｅ１６ａｔｏｍ／ｃｍ３と少ない。このため、ライフタイムキラーを導入しなくても、逆回復時間を短くできる。
【００４３】
ｎ型中間層４は逆バイアスが印加され空乏層が広がったとき、その広がりを抑制するのを目的とし、その不純物濃度は、ｎ−型の第1の半導層１とｎ＋型の第２の半導体層２の濃度の中間の濃度とする。また、注入キャリア濃度より低い方が望ましい。本実施例ではｎ型の第２半導体層２の表面（裏面カソード側）より表面不純物濃度１Ｅ１６で、深さ３５μｍにｎ型の中間層を形成した。
【００４４】
本構造に対し、４００Ｖの逆バイアスが印加された時、空乏層の広がりを接合部からほぼ４０μｍ以下に押さえることができる。これにより、空乏層外の過剰キャリアは電界で掃き出されることなく、再結合過程によりゆっくりと消滅させることができ、ソフトリカバリーとなる。ｎ型の中間層4の接合深さは逆バイアスが掛かったときに広がる空乏層の広がりを押さえる深さとし、本実施例の場合１５μｍ〜３５μｍが望ましい。ｎ型中間層４をエピタキシャル法で形成することも可能であり、このとき、不純物分布は矩形になる。また、少なくともｎ型の中間層４を含む半導体層にライフタイムキラーを導入することで、ソフトリカバリー時のテール時間を短くすることができる。    
【００４５】
本発明実施例１、２では、アノード電極はアルミニウム、ニッケル、銀の半田接続を前提とした電極システムを用いたが、アルミボンディングを前提としたアルミニウムを厚くした電極であってもよい。また、アルミニウムでなくても他の金属でもよい。白金や、白金シリサイド、ハフニウム等であってもよい。但し、オーミック性を確保するため、ｐ型半導体に対するショットキー障壁が小さいものが望ましい。
【００４６】
本実施例では、カソード電極６は、リンを１０％含有するニッケル合金をターゲット電極として用いるスパッタ法により形成し、シリコン中に表面不純物濃度２Ｅ２０ａｔｏｍ／ｃｍ３で深さ０．０３μｍのｎ＋＋型の高濃度層を形成する工程を兼用する例を示した。しかしながら、ｎ＋＋型の高濃度層７の形成工程とカソード電極６形成工程をを分けてもよい。
【００４７】
即ち、裏面にリンをイオン注入で堆積し、アニールならびに拡散し、表面不純物濃度２Ｅ２０ａｔｏｍ／ｃｍ３で深さ０．０３μｍのｎ＋＋型の高濃度層７を作成してから、裏面にチタンをスパッタ法により堆積し引き続き、ニッケル、銀を堆積しアノード電極５を形成することもできる。電極作成中にｎ＋＋型の高濃度層７に電極金属が拡散し、オーミックが取れなくなることがないように、比較的低温で作成できる電極システムであればよく、チタンの代わりに、クロム、モリブデン、バナジウムなどであってもかまわない。。
【００４８】
耐圧の終端構造については処理ウェーハを電流容量に合わせた大きさの矩形に分離し、分離した面をエッチングすることもできるし、最初から、酸化膜マスクを利用したプレーナ構造とすることもできる。
【００４９】
高抵抗層にｎ型半導体を用いる例について説明したが、ｐ型であってもかまわない。半導体として、シリコン半導体の例を示したが、Ｇｅ、ＧａＡｓ、ＳｉＣその他の半導体であっても、本発明の技術的範囲に入る。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施例１の構造を説明するための図である。
【図２】本発明の実施例2の構造を説明するための図である。
【図３】本発明の実施例１、2におけるカソード電極近傍の高濃度層の不純物分布である。
【図４】本発明の実施例１におけるキャリア分布である。
【図５】本発明の実施例2におけるキャリア分布である。
【図６】本発明の実施例１及び2、従来の第２の例の逆回復波形である。
【図７】従来の第２の例におけるキャリア分布である。
【図８】従来の第１の例の構造を説明するための図である。
【図９】従来の第２の例の構造を説明するための図である。
【符号の説明】
【００５１】
１：ｎ−型の第1の半導体層
２：ｎ＋型の第２の半導体層
３：ｐ型の第３の半導体層
４：ｎ型の中間層
５：アノード電極
６：カソード電極  
７：ｎ＋＋型の高濃度層
２１：ｎ−型の第1の半導体層
２２：ｎ＋＋型の第２の半導体層
２３：ｐ＋＋型の第３の半導体層
２５：アノード電極
２６：カソード電極
３１：ｎ−型の第1の半導体層
３２：ｎ＋＋型の第２の半導体層
３３：ｐ型の第３の半導体層
３５：アノード電極
３６：カソード電極
【図１】
2005079232.tif 000003
【図２】
2005079232.tif 000004
【図３】
2005079232.tif 000005
【図４】
2005079232.tif 000006
【図５】
2005079232.tif 000007
【図６】
2005079232.tif 000008
【図７】
2005079232.tif 000009
【図８】
2005079232.tif 000010
【図９】
2005079232.tif 000011