(57)【要約】【課題】ＳＯＮ型半導体装置の効率的な製造方法を提供する。【解決手段】複数の直線状リードフレーム１２を互いに離間して、並列に配列し、複数の電極パッド２２を具えている複数個の半導体チップ２０を、複数の直線状リードフレームにわたり直線状リードフレームの延在方向に離間させて、搭載し、複数の電極パッドと、複数の直線状リードフレームとをボンディングワイヤ４０により接続し、半導体チップ及びボンディングワイヤを封止する封止部５０と、封止部外に露出して隣接する直線状リードフレーム同士の間隙を埋め込むフレーム間封止部５０ｄとを形成し、半導体チップの直下に位置する全ての直線状リードフレームを、直線状リードフレームの延在方向に対して垂直な方向で切断する溝部６０を形成し、複数の半導体チップ同士の間に露出しているリードフレーム及びフレーム間封止部を切断して、半導体装置１０に個片化する。【選択図】図５
2005142407.tif 000002
【特許請求の範囲】
【請求項１】
（１）複数の直線状リードフレームを互いに離間して、並列に配列する工程と、
（２）複数の電極パッドを具えている第１の主表面、該第１の主表面に対向する第２の主表面を有する複数個の半導体チップを、各々が前記複数の直線状リードフレームにわたり、かつ前記直線状リードフレームの延在方向に互いに離間さて、前記各々の半導体チップの第２の主表面側で、搭載する工程と、
（３）前記複数の電極パッドと、前記複数の直線状リードフレームとをボンディングワイヤにより接続する工程と、
（４）前記半導体チップ及び前記ボンディングワイヤを封止する封止部と、該封止部外に露出して隣接する前記直線状リードフレーム同士の間隙を埋め込むフレーム間封止部とを形成する工程と、
（５）前記第２の主表面の直下に位置する全ての前記直線状リードフレームを、該直線状リードフレームの延在方向に対して垂直な方向で切断する溝部を形成する工程と、
（６）前記複数個の半導体チップ同士の間に露出している前記リードフレーム及び前記フレーム間封止部を切断して、該半導体チップと、前記溝部を挟んで対向する第１外部端子列及び第２外部端子列とを有する半導体装置に個片化する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
（１）複数の直線状リードフレームを互いに離間して、並列に配列する工程と、
（２）複数の電極パッドを具えている第１の主表面、該第１の主表面に対向する第２の主表面を有する複数個の半導体チップを、各々が前記複数の直線状リードフレームにわたり、かつ前記直線状リードフレームの延在方向に互いに離間させて、前記各々の半導体チップの第２の主表面側で、搭載する工程と、
（３）前記複数の電極パッドと、前記複数の直線状リードフレームとをボンディングワイヤにより接続する工程と、
（４）前記複数個の半導体チップ、該複数の半導体チップそれぞれに接続されている前記ボンディングワイヤを封止する封止層を形成する工程と、
（５）前記第２の主表面の直下に位置する全ての前記直線状リードフレームを、該直線状リードフレームの延在方向に対して垂直な方向で切断する溝部を形成する工程と、
（６）前記複数個の半導体チップ同士の間の封止層及びリードフレームの部分を切断して、該半導体チップと、残存しているリードフレーム部分で形成され、前記溝部を挟んで対向し及び切断による切断面から露出する第１外部端子列及び第２外部端子列を有する半導体装置に個片化する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記（２）工程は、並列に配列されている前記複数の直線状リードフレームのうち、両最外側の最外側リードフレームを前記半導体チップから露出させて行う工程であり、
前記（３）工程は、前記最外側リードフレームには前記ボンディングワイヤを接続しない工程であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
互いに離間して設けられた複数の第１外部端子と、
前記第１外部端子の延長線上で、かつ前記第１外部端子とは離間された複数の第２外部端子と、
複数の電極パッドを有し、前記第１及び第２外部端子上に搭載された半導体チップと、
前記複数の電極パッドと前記第１及び第２外部端子それぞれとを接続する複数のボンディングワイヤと、
前記半導体チップと前記ボンディングワイヤとを封止する封止部と、
前記第１外部端子同士の間及び前記第２外部端子同士の間とを封止するフレーム封止部と
を具えることを特徴とする半導体装置。
【請求項５】
前記封止部と前記フレーム封止部とは、一体形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記複数の第１外部端子はストライプ状に離間されていることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置及びその製造方法に関し、特にＳＯＮ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｎｏｎ−Ｌｅａｄ  Ｐａｃｋａｇｅ）型の半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体チップの外部電極と、導体端子とをボンディングワイヤにより電気的に接続して、これら半導体チップ、ボンディングワイヤ及び導体端子を絶縁体により封止した半導体装置が知られている。
【０００３】
このような半導体装置において、導体端子が絶縁体より露出したいわゆるＳＯＮ型の半導体装置が知られている。
【０００４】
また、このようなＳＯＮ型の半導体装置の導体端子の露出不良を低減する目的で、所定の条件としたときに基板に対する密着力が低下する導体を用いて導体端子を形成し、封止工程の後に、所定の条件により基板と導体端子との密着力を低下させて剥離する導体端子の製造工程が知られている（例えば、特許文献１参照。）。
【特許文献１】特開２００３−０７８０７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような従来のＳＯＮ型半導体装置の製造工程においては、半導体チップの大きさや、この半導体チップの上面に形成されている電極パッドの配置に合わせて、すなわち、特定の仕様の半導体チップごとにリードフレームを準備する必要があった。
【０００６】
また、従来の製造工程によれば、ダイスボンド工程、ワイヤボンディング工程、樹脂封止工程、個片化工程等を一連の工程とすることができない。従って、製造途中の半導体装置が、次工程により処理されるまでの間、滞留してしまうため、半導体装置の製造にかかる時間が増大してしまう。
【課題を解決するための手段】
【０００７】
この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明の半導体装置の製造方法は、主として、下記のような工程を含んでいる。
【０００８】
すなわち、先ず、複数の直線状リードフレームを互いに離間して、並列に配列する。
【０００９】
次いで、複数の電極パッドを具えている第１の主表面、該第１の主表面に対向する第２の主表面を有する複数個の半導体チップを、各々が複数の直線状リードフレームにわたり、かつ直線状リードフレームの延在方向に離間させて、各々の半導体チップの第２の主表面側で、搭載する。
【００１０】
さらに、複数の電極パッドと、複数の直線状リードフレームとをボンディングワイヤにより接続する。
【００１１】
また、半導体チップ及びボンディングワイヤを封止する封止部と、封止部外に露出して隣接する直線状リードフレーム同士の間隙を埋め込むフレーム間封止部とを形成する。
【００１２】
次いで、第２の主表面の直下に位置する全ての直線状リードフレームを、直線状リードフレームの延在方向に対して垂直な方向で切断する溝部を形成する。
【００１３】
然る後、複数の半導体チップ同士の間に露出しているリードフレーム及びフレーム間封止部を切断して、半導体チップと、溝部を挟んで対向する第１外部端子列及び第２外部端子列とを有する半導体装置に個片化する。
【発明の効果】
【００１４】
この発明の半導体装置の製造方法によれば、配列されるリードフレーム同士の間隔を外部端子の間隔に合わせることが容易であるので、特定の仕様の半導体チップごとにリードフレームを準備する必要がなくなる。
【００１５】
また、配列されている複数のリードフレーム上で、ダイスボンド工程、ワイヤボンディング工程、樹脂封止工程、個片化工程等を、一連の工程として実施することができる。従って、製造途中の半導体装置が、次工程により処理されるまでの間、滞留することがなくなる。
【００１６】
従って、多数の半導体装置を、短時間で効率的に、製造することができる。また、半導体装置の製造コストの削減にも寄与する。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、何らこれらに限定されない。
【００１８】
なお、この発明の半導体装置の製造工程は、従来公知の材料を用いて、従来公知の製造工程により形成できる。従って、従来公知の製造工程の詳細な説明は省略する場合もある。
【００１９】
まず、この発明の半導体装置の製造方法の全体像について説明する。
【００２０】
図１は、この発明の半導体装置の製造方法が実施される製造装置１００の概略と、この発明の製造方法が含む各工程の概略を説明するための模式的な図である。
【００２１】
この発明の半導体装置は、互いに平行に離間する２つの第１及び第２リール１１０ａ及び１１０ｂを具えている製造装置１００により製造される。
【００２２】
すなわち、この発明の半導体装置の製造方法は、以下に詳細に説明するダイスボンド工程１２０、ワイヤボンディング工程１２２、封止工程１２４、外部端子形成工程１２６及び個片化工程１２８が、全てリードフレーム１２上で行われることを特徴としている。
【００２３】
リードフレーム１２の両端部それぞれは、２つの第１及び第２リール１１０ａ及び１１０ｂ間に張り渡されている。さらに、リードフレーム１２の両端部は、２つの第１及び第２リール１１０ａ及び１１０ｂに互いに逆回転方向に巻きつけられている。複数のリードフレーム１２は、ストライプ状に互いに離間されて、２つの第１及び第２リール１１０ａ及び１１０ｂ間に展張保持される。
【００２４】
複数のリードフレーム１２の位置ずれを防止するためには、好ましくは、リードフレーム１２の間隔に合わせて複数の溝（図示せず。）が形成されていて、リードフレーム１２は、対応する溝にそれぞれ巻き付けるのがよい。
【００２５】
ダイスボンド工程１２０、ワイヤボンディング工程１２２、封止工程１２４、外部端子形成工程１２６及び個片化工程１２８は、２つの第１及び第２リール１１０ａ及び１１０ｂを同一方向に、かつ同時に回転させることで、順次に移動させて、同時に実施することができる。
【００２６】
まず、リードフレーム１２上に搭載されている第１の半導体チップを搭載するダイスボンド工程１２０を行う。次いで、第１及び第２リール１１０ａ及び１１０ｂを同一方向に回転させて予め設定されている所定距離だけ移動させる。この移動により生じた領域に第２の半導体チップを搭載するダイスボンド工程を行う。このとき、このダイスボンド工程と同時に、移動した第１の半導体チップに対してはワイヤボンディング工程１２２が行われる。このように、各工程の終了後、第１リール１１０ａから第２リール１１０ｂ方向に順次に、リードフレーム１２が移動され、ダイスボンド工程１２０、ワイヤボンディング工程１２２、封止工程１２４、外部端子形成工程１２６及び個片化工程１２８が同時に行われる。
【００２７】
リードフレーム１２は、上述した各工程で使用される製造装置が具える定盤又は台状の構造体に載置されて各工程が実施される。また好ましくは、例えば、第１及び第２リール１１０ａ及び１１０ｂの回転、すなわちリードフレーム１２の移動に追従して移動する定盤といった構造体上に載置して、各工程を実施してもよい。
【００２８】
また、各工程は、１個又は２個以上の任意好適な数の半導体チップに対して行うことができる。以下に説明する例では、２個の半導体チップを１単位として各工程を実施する例を説明する。
【００２９】
〈第１の実施の形態〉
１−１．半導体装置の製造方法
この発明の第１の実施の形態の半導体装置の製造方法について、図２から図４を参照して説明する。
【００３０】
図２は、第１の実施の形態の半導体装置の製造工程の説明図（その１）であって、図２（Ａ）は、半導体装置の製造工程を説明するための概略的な平面図である。図２（Ｂ）は、図２（Ａ）のＩ−Ｉ’で示した一点破線で切断した切り口を示す模式的な図である。図２（Ｃ）は、半導体装置の製造工程を説明するための概略的な平面図である。図２（Ｄ）は、図２（Ｃ）のＩＩ−ＩＩ’で示した一点破線で切断した切り口を示す模式的な図である。
【００３１】
図３は、第１の実施の形態の半導体装置の製造工程の説明図（その２）であって、図３（Ａ）は、半導体装置の製造工程を説明するための概略的な平面図である。図３（Ｂ）は、図３（Ａ）のＩＩＩ−ＩＩＩ’で示した一点破線で切断した切り口を示す模式的な図である。図３（Ｃ）は、半導体装置の製造工程を説明するための概略的な平面図である。図３（Ｄ）は、図３（Ｃ）のＩＶ−ＩＶ’で示した一点破線で切断した切り口を示す模式的な図である。
【００３２】
図４は、第１の実施の形態の半導体装置の製造工程の説明図（その３）であって、図４（Ａ）は、半導体装置の製造工程を説明するための概略的な平面図である。図４（Ｂ）は、図４（Ａ）のＶ−Ｖ’で示した一点破線で切断した切り口を示す模式的な図である。図４（Ｃ）は、半導体装置の製造工程を説明するための概略的な平面図である。
【００３３】
この発明の製造方法に使用されるリードフレーム１２は長尺の直線状の形状を有している。これらのリードフレーム１２は、好ましくは、銅又は銅合金等の導電性の金属材料により帯状体（ストリップ）として形成される。現状の半導体装置における一般的な水準を例として示すと、短尺（幅）は、０．２ｍｍから０．５ｍｍ程度である。
【００３４】
図２（Ａ）に示すように、複数のリードフレーム１２は、等間隔ｄで互いにストライプ状に離間されて、上述したように、２つの第１及び第２リール１１０ａ及び１１０ｂ間に展張保持される。
【００３５】
リードフレーム１２は、製造される半導体装置の外部端子として機能する。従って、上述した複数の平行に配置されているリードフレーム１２同士の間隔ｄは、後述するリードフレーム１２上に搭載される半導体チップの仕様、製造される半導体装置の仕様に応じた外部端子の間隔に等しく決定される。現状の半導体装置における一般的な水準を例示すると、リードフレーム１２同士の間隔ｄに相当する外部端子同士の間隔は、０．５ｍｍから１．５ｍｍ程度である。
【００３６】
従って、この例では、複数のリードフレーム１２を等間隔ｄで配列する例を説明するが、例えば外部端子の仕様に応じて、リードフレーム１２同士を異なる間隔として配列することも、容易にできる。
【００３７】
図２（Ａ）に示すように、並列に配列している複数のリードフレーム１２のうち、最外側に位置する２つのリードフレーム１２を、第１最外側リードフレーム１２ａ及び第２最外側リードフレーム１２ｂとそれぞれ称する。
【００３８】
図２（Ｂ）に示すように、リードフレーム１２のリードフレーム１２の一方の主表面を表面１２ｃとし、他方の主表面を裏面１２ｄとする。これら表面１２ｃを上面及び裏面１２ｄを下面ともいう。これら上面１２ｃ及び下面１２ｄを含む表面全面には、好ましくは、パラジウム等を常法に従ってメッキ工程により予め被膜しておくのがよい。
【００３９】
次いで、図２（Ｃ）に示すように、半導体チップ２０を、個々の半導体チップ２０がこれら複数の直線状リードフレーム１２にわたるように、かつリードフレーム１２の延在方向（長尺方向）に互いに離間させて、配置する。
【００４０】
半導体チップ２０は、通常は、実質的に直方体の形状を有している。この半導体チップ２０は、複数の電極パッド２２を具えている第１の主表面２０ａと、第１の主表面２０ａに対向する第２の主表面２０ｂを具えている。半導体チップ２０の第１の主表面２０ａ及び第２の主表面２０ｂは、この例では同一形状の矩形状である。また、これら第１及び第２主表面の間には、互いに対向する２つの端面２０ｃ、２０ｃ、並びに端面２０ｃ、２０ｃに直交し、かつ互いに対向する２つの側面２０ｄ、２０ｄが存在している。
【００４１】
ここでは、仮にリードフレーム１２の本数を７本とし、搭載すべき半導体チップ２０を２個として説明する。
【００４２】
半導体チップ２０は、第１の主表面２０ａ及び第２の主表面２０ｂの矩形の長尺方向が、リードフレーム１２の延在方向に直交するように、リードフレーム１２上にダイスボンディングされる。この場合、半導体チップ２０の端面２０ｃ、２０ｃをリードフレーム１２の延在方向に沿わせ、しかも半導体チップ２０が第１及び第２最外側リードフレーム１２ａ及び１２ｂにそれぞれ隣接するリードフレーム１２には、搭載されないようにする。すなわち、搭載された半導体チップ２０からは第１及び第２最外側リードフレーム１２ａ及び１２ｂを含む外側２本ずつのリードフレーム１２が露出している。
【００４３】
この半導体チップの搭載に際しては、半導体チップ２０の第２の主表面２０ｂを、中央側の３本のリードフレーム１２の上面１２ｃ側に、絶縁性の接着材３０により接着される（図２（Ｄ））。
【００４４】
絶縁性の接着材３０としては、従来公知の任意好適なものを使用することができる。接着材３０はペースト状の接着材のみならず、例えば、絶縁性の接着テープとしてもよい。
【００４５】
電極パッド２２は、第１の主表面２０ａに露出させて設けられている。複数個の電極パッド２２は、この例では半導体チップ２０の２つの側面２０ｄ、２０ｄそれぞれに沿って５個ずつ、かつ同一側面に沿って位置する電極パッド２２同士が等間隔になるように配列されている。また、側面２０ｄ、２０ｄそれぞれの側の電極パッド同士は、等間隔で対向するように配列されている。
【００４６】
上述したように、複数のリードフレーム１２同士の間隔ｄは、リードフレーム１２上に搭載される半導体チップや、製造される半導体装置それぞれの外部端子の間隔に等しく決定される。これらの外部端子の間隔は、半導体チップ２０や製造される半導体装置１０の仕様により決まる。
【００４７】
次いで、電極パッド２２と、内側の５本のリードフレーム１２とをボンディングワイヤ４０により接続する（図３（Ａ）及び図３（Ｂ））。このボンディング工程は、従来公知のボンディングワイヤ及びボンディング装置を用いて、熱圧着、超音波熱圧着等の任意好適な方法により行われる。
【００４８】
このとき、第１及び第２最外側リードフレーム１２ａ及び１２ｂには、ボンディングワイヤ４０は、接続しない構成とするのがよい。このようにすれば、後述する封止工程において、封止樹脂材料が、第１及び第２最外側リードフレーム１２ａ及び１２ｂを乗り越えて漏出するのを防ぎ易くなる。
【００４９】
ボンディングワイヤ４０は、半導体チップ２０の周辺の露出したリードフレーム１２にボンディングされる。図示の構成例では、半導体チップ２０の各電極パッド２２のうちリードフレームの延在方向に沿った直線上にある１組の電極パッド２２は、同一のリードフレーム１２に接続されている。
【００５０】
次いで、図３（Ｃ）及び図３（Ｄ）に示すように、半導体チップ２０及びボンディングワイヤ４０を封止する封止部５０を形成する。封止部５０が形成された構造体の外観形状は実質的に直方体であり、この直方体の周側面は、それぞれ封止部側面５０ｂ、５０ｂ及び封止部端面５０ｃ、５０ｃである。
【００５１】
封止部５０は、従来公知のモールド樹脂、液状樹脂等の任意好適な材料を用いて、従来公知の例えば金型を用いた封止工程により形成することができる。この例では、この封止工程は、例えば、リードフレーム１２上にボンディングされた１個の半導体チップを収納可能なキャビティを形成することができる金型を具えた従来公知の封止装置を用いて行うことができる。具体的には、半導体チップ２０が搭載されているリードフレーム１２の上面１２ｃに接して１個の半導体チップ２０を囲む上部金型及び下面１２ｄ全面に接する下部金型（いずれも図示せず。）により、１個の半導体チップを含むキャビティを形成する。次いで、このキャビティ内に封止樹脂材料を充填して硬化することにより封止部５０を形成する。
【００５２】
従って、この実施の形態の半導体装置１０の封止部５０は、半導体チップ２０を１個ずつ包含するように形成される。
【００５３】
この封止工程により、複数の直線状リードフレーム同士の間隙も、封止樹脂材料により埋め込まれてフレーム間封止部５０ｄが形成される。しかしながら、このとき、リードフレーム１２の封止部５０外の上面１２ｃは露出させる。
【００５４】
次いで、半導体チップ２０の第２の主表面２０ｂの直下に位置する全てのリードフレーム１２について、半導体装置２０の端面２０ｃ、２０ｃに対して垂直な方向で、すなわち側面２０ｄ、２０ｄに沿う方向で、切断する。このようにして溝部６０が形成される。この工程は、従来公知のダイシング装置を用いて行うことができる。
【００５５】
図４（Ａ）に示すように、この例では、予め、第２主表面２０ｂ（図４（Ｂ）参照）に、リードフレーム１２の延在方向と直交する方向に沿ってダイシングラインＡを設定する。このダイシングラインＡは、第２主表面２０ｂのリードフレーム１２の延在方向に沿う方向の幅の中心を通るラインである。このダイシングラインＡによって、第１及び第２の主表面２０ａ及び２０ｂ並びに端面２０ｃ、２０ｃの面積は、好ましくは均等に２分されている。
【００５６】
図４（Ｂ）に示すように、このダイシングラインＡに沿って、少なくとも半導体チップ２０の第２の主表面２０ｂが搭載されているリードフレーム１２を横切って、これらを切断する溝部６０を形成する。このとき、溝部６０の深さ（高さ）は、リードフレーム１２が完全に切断される深さで、かつ半導体チップ２０の機能を損なわない範囲として決定される。従って、この深さは、最大でも、半導体チップ２０の第２の主表面２０ｂが露出するまでの深さとすればよい。
【００５７】
このリードフレーム１２の切断工程、すなわち溝部６０の形成工程に際しては、好ましくは、第１及び第２最外側リードフレーム１２ａ及び１２ｂについては、切断しないように溝部６０を形成するのがよい。
【００５８】
このようにすれば、隣接するリードフレーム間には封止樹脂材料が満たされていて、しかも最外側リードフレーム１２ａ及び１２ｂは連続しているので、製造途中の半導体装置が連なった構造体全体の強度を確保できるので、製造途中の複数の連続した半導体装置を、切断されていない第１及び第２最外側リードフレーム１２ａ及び１２ｂにより、例えばＴＣＰの製造工程で行われているように、容易に順次、工程終了後に移動させ、一連の製造工程として実施することができる。
【００５９】
然る後、図４（Ｃ）に示すように、個々の半導体チップ２０をその周辺で切断して、半導体チップ２０を含む半導体装置１０の個片化を行う（図５（Ａ）参照。）。この個片化工程においても、第１及び第２最外側リードフレーム１２ａ及び１２ｂを切断しないようにする。
【００６０】
個片化工程は、例えば、図４（Ｃ）の破線Ｂに囲まれる領域に沿って、この領域を囲む金型、例えば封止工程で用いたのと同様の形状を具えた上下金型を、押し付けて押圧することにより行う。この金型の押圧によって、複数の内側のリードフレーム１２及びリードフレーム１２同士の間隙を埋めるフレーム間封止部５０ｄを切断して行うことができる。
【００６１】
このような個片化工程を行うことで、半導体装置１０を得ることができる。
【００６２】
このように、この発明の半導体装置の製造方法によれば、上述した複数の工程を、リードフレーム１２上で連続的に行うことができるので、従来のように製造途中の半導体装置が、次工程により処理されるまでの間、滞留することがなくなる。従って、多数の半導体装置を、短時間で効率的に、製造することができる。また、半導体装置の製造コストの削減にも寄与する。
【００６３】
１−２．半導体装置
図５（Ａ）、（Ｂ）及び（Ｃ）を参照して、図２から図４を参照して説明した第１の実施の形態の製造方法により製造される半導体装置の構成につき説明する。
【００６４】
図５（Ａ）は、第１の実施の形態の半導体装置１０の構成例を説明するための概略的な斜視図である。図５（Ｂ）は、図５（Ａ）のＶＩ−ＶＩ’で示した一点破線で、半導体装置１０を切断した切断面を示す模式的な図である。図５（Ｃ）は、半導体装置１０を底面側（外部端子側）から見た平面図である。
【００６５】
なお、半導体装置の説明において、各構成要素の材料の選択等については、既に説明したので、その詳細な説明は省略する。
【００６６】
上述した第１の実施の形態の半導体装置の製造方法により製造される半導体装置１０は、半導体チップ２０を含んでいる。半導体チップ２０は、上述したように略直方体状であって、第１の主表面２０ａ、この第１の主表面２０ａに対向する第２の主表面２０ｂ、これら第１の主表面２０ａと第２の主表面２０ｂとの間の端面２０ｃ及び側面２０ｄを有している。複数の電極パッド２２は、第１の主表面２０ａから露出している。これら複数の電極パッド２２は、側面２０ｄの第１の主表面２０ａ側の側縁に沿って配列されている（図２（Ｃ）参照）。
【００６７】
半導体装置１０は、複数の外部端子１４を含んでいる。これら外部端子１４は、半導体チップ２０の第２の主表面２０ｂに、絶縁性の接着材３０により接着されて設けられている。外部端子１４は、この例では短冊状のリードフレーム１２により形成されている。各リードフレーム１２の側面には、上述したように、フレーム間封止部５０ｄが設けられている。
【００６８】
図５（Ｂ）に示すように、外部端子１４は、半導体チップ２０の輪郭から露出するように、設けられている。すなわち、外部端子１４は、複数の第１外部端子１４ａを含む第１外部端子列１４Ｘとして設けられている。同様に、他方の側面２０ｄ側にも複数の第２外部端子１４ｂを含む第２外部端子列１４Ｙが設けられている。これら第１外部端子列１４Ｘと、第２外部端子列１４Ｙとは、この例では端面２０ｃ、２０ｃに対して垂直な方向に延在するように設けられている溝部６０を挟んで対向している。
【００６９】
第１及び第２外部端子１４ａ及び１４ｂそれぞれは、それぞれ対向する側面２０ｄに対して垂直方向に延在し、半導体チップ２０の第２主表面２０ｂと平行な面内で、所定の距離、すなわちこの例では等間隔で離間して並設されている。
【００７０】
電極パッド２２及び外部端子１４は、ボンディングワイヤ４０により互いに接続されている。この例では、電極パッド２２と外部端子１４の表面、すなわち表面１４ａａ及び１４ｂａとがそれぞれ１対１の対応関係で接続されている。
【００７１】
半導体装置１０は、半導体チップ２０及びボンディングワイヤ４０を封止する封止部５０と封止部５０外のフレーム間封止部５０ｄとを具えている。この例では、封止部５０は、第１及び第２外部端子列１４Ｘ及び１４Ｙ上に略直方体の構造体が載った形状として設けられている。
【００７２】
フレーム間封止部５０ｄは、封止部５０外に露出している複数の外部端子１４ａ同士、及び１４ｂ同士の間隙を埋め込んで設けられている。しかし、フレーム間封止部５０ｄは、外部端子１４ａ及び１４ｂの表面１４ａａ及び１４ｂａの一部分及び裏面１４ａｂ及び１４ｂｂを露出させて設けられている。
【００７３】
第１の実施の形態の半導体装置によれば、外部端子１４は、半導体チップ２０の第２の主表面２０ｂに当接して、平面的に設けられているので、半導体装置をより薄型に、すなわちより小型化することができる。また、裏面には、外部端子が広く露出しているので、半導体チップの発する熱を効率的に放散することができる。
【００７４】
〈第２の実施の形態〉
２−１．半導体装置の製造方法
この発明の第２の実施の形態の半導体装置の製造方法について、図６を参照して説明する。なお、この実施の形態の半導体装置の製造方法及びこの製造方法により製造される半導体装置が、第１の実施の形態と異なる点は、封止部５０の形成工程及び封止部５０の形状並びに個片化工程にあるので、これらについて説明し、第１の実施の形態と同じ工程及び構成については、図示及びその詳細な説明を省略する。
【００７５】
図６は、第２の実施の形態の半導体装置の製造工程の説明図であって、図６（Ａ）は、半導体装置の製造工程、特に封止工程を説明するための概略的な平面図である。図６（Ｂ）は、図６（Ａ）のＶＩＩ−ＶＩＩ’で示した一点破線で切断した切り口を示す模式的な図である。図６（Ｃ）は、半導体装置の製造工程、特に個片化工程を説明するための概略的な平面図である。図６（Ｄ）は、図６（Ｃ）のＶＩＩＩ−ＶＩＩＩ’で示した一点破線で切断した切り口を示す模式的な図である。
【００７６】
第２の実施の形態の製造方法において、ダイスボンディング工程、ワイヤボンディング工程（図２（Ａ）〜図３（Ｂ））、及び外部端子形成工程（図４（Ａ）及び図４（Ｂ））は、第１の実施の形態と同様であるので、第１の実施の形態の説明を参照されたい。
【００７７】
図６（Ａ）及び（Ｂ）に示すように、半導体チップ２０及びそれぞれの半導体チップに接続されているボンディングワイヤ４０を封止する封止層７０を形成する。
【００７８】
封止層７０は、半導体チップ２０の両端面２０ｃ、２０ｃ側にあっては、第１及び第２最外側リードフレーム１２ａ及び１２ｂが露出するように、半導体チップ２０の両側面２０ｄ、２０ｄ側にあっては、２個以上の任意好適な個数の半導体チップを一体として覆うように、形成される。
【００７９】
この封止工程は、例えば、リードフレーム１２上にボンディングされた任意好適な個数の複数の半導体チップを収納可能なキャビティを形成することを除き、第１の実施の形態で説明した構造を有する金型を具えた従来公知の封止装置を用いて行うことができる。
【００８０】
当然に、この封止工程により、複数の直線状リードフレーム同士の間隙は、封止樹脂材料により埋め込まれる。
【００８１】
次いで、半導体チップ２０の第２の主表面２０ｂの直下に位置する全てのリードフレーム１２について、第１の実施の形態と同様に、スクライブラインＡ（図６（Ｃ）参照。）で切断して溝部６０を形成する。
【００８２】
然る後、図６（Ｃ）及び（Ｄ）に示すように、第１及び第２最外側リードフレーム１２ａ及び１２ｂに直交する方向に延在し、半導体チップ２０同士の間隙に設定されるスクライブラインＣ及び第１及び第２最外側リードフレーム１２ａ及び１２ｂに沿う方向に延在するスクライブラインＤ上に沿って封止層７０及びリードフレーム２０の部分を切断して、半導体チップ２０を含む半導体装置１０（図６参照。）の個片化を行う。このようにして得られた半導体装置１０が第１の実施の形態で説明した半導体装置と構成上相違する点は、第２の実施の形態の半導体装置自体が本質的に略直方体状であって、なんら突出する外部端子を具えていない点である。
【００８３】
個片化工程は、例えば、溝部６０の形成に使用されるのと同様の従来公知のダイシング装置を使用することができる。
【００８４】
第２の実施の形態の半導体装置の製造方法によれば、第１の実施の形態の製造方法により得られる効果に加えて、溝部６０の形成工程及び個片化工程を同じ装置を用いて、行うことができる。また、個片化工程はより簡易な工程とすることができる。従って、より効率的に半導体装置を製造することができる。
【００８５】
２−２．半導体装置
図７（Ａ）、（Ｂ）及び（Ｃ）を参照して、第２の実施の形態の製造方法により製造される半導体装置の構成につき説明する。
【００８６】
図７（Ａ）は、第２の実施の形態の半導体装置１０の構成例を説明するための概略的な斜視図である。図７（Ｂ）は、図７（Ａ）のＩＸ−ＩＸ’で示した一点破線で、半導体装置１０を切断した切断面を示す模式的な図である。図７（Ｃ）は、半導体装置１０を底面側（外部端子側）から見た平面図である。
【００８７】
なお、ここでは、主として、第１の実施の形態の半導体装置とは異なる構成を有する封止部について説明し、その他の第１の実施の形態と同様の構成については詳細な説明は省略する。
【００８８】
図７（Ａ）及び図７（Ｂ）に示すように、封止部５０は、略直方体状に形成されている。封止部５０は、半導体チップ２０、ボンディングワイヤ４０、外部端子１４を封止している。外部端子１４、すなわち第１及び第２外部端子１４ａ及び１４ｂそれぞれは、個片化工程によって生じる切断面が封止部側面５０ｂ、５０ｂの両面から露出して設けられている。
【００８９】
また、図７（Ｂ）及び図７（Ｃ）に示すように、封止部５０は、その裏面１４ａｂ及び１４ｂｂを露出させて設けられている。
【００９０】
第２の実施の形態の半導体装置によれば、第１の実施の形態の半導体装置により得られる効果に加えて、外部端子１４が封止部５０から突出していないので、半導体装置をさらに小型化することができる。
【図面の簡単な説明】
【００９１】
【図１】この発明の半導体装置の製造方法が実施される製造装置の概略と、この発明の製造方法が含む各工程の概略を説明するための模式的な図である。
【図２】第１の実施の形態の半導体装置の製造工程図（その１）である。
【図３】第１の実施の形態の半導体装置の製造工程図（その２）である。
【図４】第１の実施の形態の半導体装置の製造工程図（その３）である。
【図５】第１の実施の形態の半導体装置の構成図である。
【図６】第２の実施の形態の半導体装置の製造工程図である。
【図７】第２の実施の形態の半導体装置の構成図である。
【符号の説明】
【００９２】
１０：半導体装置
１２：リードフレーム
１２ａ：第１最外側リードフレーム
１２ｂ：第２最外側リードフレーム
１２ｃ：上面
１２ｄ：下面
１４：外部端子
２０：半導体チップ
２０ａ：第１の主表面
２０ｂ：第２の主表面
２０ｃ：端面
２０ｄ：側面
２２：電極パッド
３０：接着材
４０：ボンディングワイヤ
５０：封止部
５０ａ：表面
５０ｂ：側面
５０ｃ：端面
５０ｄ：フレーム間封止部
６０：溝部
７０：封止層
【図１】
2005142407.tif 000003
【図２】
2005142407.tif 000004
【図３】
2005142407.tif 000005
【図４】
2005142407.tif 000006
【図５】
2005142407.tif 000007
【図６】
2005142407.tif 000008
【図７】
2005142407.tif 000009
【手続補正書】
【提出日】平成16年1月19日(2004.1.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
（１）複数の直線状リードフレームを互いに離間して、並列に配列する工程と、
（２）複数の電極パッドを具えている第１の主表面、該第１の主表面に対向する第２の
主表面を有する複数個の半導体チップを、各々が前記複数の直線状リードフレームにわた
り、かつ前記直線状リードフレームの延在方向に互いに離間させて、前記各々の半導体チップの第２の主表面側で、搭載する工程と、
（３）前記複数の電極パッドと、前記複数の直線状リードフレームとをボンディングワ
イヤにより接続する工程と、
（４）前記半導体チップ及び前記ボンディングワイヤを封止する封止部と、該封止部外
に露出して隣接する前記直線状リードフレーム同士の間隙を埋め込むフレーム間封止部と
を形成する工程と、
（５）前記第２の主表面の直下に位置する全ての前記直線状リードフレームを、該直線
状リードフレームの延在方向に対して垂直な方向で切断する溝部を形成する工程と、
（６）前記複数個の半導体チップ同士の間に露出している前記リードフレーム及び前記
フレーム間封止部を切断して、該半導体チップと、前記溝部を挟んで対向する第１外部端
子列及び第２外部端子列とを有する半導体装置に個片化する工程と
を含むことを特徴とする半導体装置の製造方法。