(57)【要約】      （修正有）【課題】  ランニングコストの高い電子ビーム露光を用いることなく、５ｎｍ以下のナノギャップ電極を製造する。【解決手段】  基板上に所定の水平方向幅のレジストパターンを形成し、基板面に対してθ１（０°＜θ１＜９０°）の角度で導電性材料を斜め蒸着し、所定幅のギャップが形成されるように第１番目の電極層を設け、リフトオフ処理を行った後、電極表面をエッチングして電極エッジを不均一化させ、再度スリットを持つレジストパターンを前記ギャップをまたいで両側に形成し、前記θ１の方向とは反対の方向から基板面に対してθ２（０°＜θ２＜θ１＜９０°）の角度で導電性材料を斜め蒸着し、１０ｎｍ以下の幅のギャップが形成されるように第２番目の電極層を設け、リフトオフ処理を行い、次いで、電極間に電流を流し、電極間の短絡部分を電界破断させる。【選択図】  図１
2005079335.tif 000002
【特許請求の範囲】
【請求項１】
基板上に光露光により所定の水平方向幅のレジストパターンを形成する第１のレジストパターン形成工程と、
基板面に対してθ１（０°＜θ１＜９０°）の角度で導電性材料を斜め蒸着し、所定幅のギャップが形成されるように第１番目の電極層を設ける第１の蒸着工程と、
第１のリフトオフ処理工程と、
電極表面をエッチングして電極エッジを不均一化させる不均一化工程と、
再度光露光によりスリットを持つレジストパターンを前記ギャップをまたいで両側に形成する第２のレジストパターン形成工程と、
前記θ１の方向とは反対の方向から基板面に対してθ２（０°＜θ２＜θ１＜９０°）の角度で導電性材料を斜め蒸着し、１０ｎｍ以下の幅のギャップが形成されるように第２番目の電極層を設ける第２の蒸着工程と、
第２のリフトオフ処理工程と、
電極間に電流を流し、電極間の短絡部分を電界破断させる電界破断工程と
からなることを特徴とするナノギャップ電極の製造方法。
【請求項２】
請求項１の方法により製造されたナノギャップ電極を用いた素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノメートル・オーダーの間隔幅を持つナノギャップ電極の製造方法及び該方法により製造されたナノギャップ電極を有する素子に関するものである。
【背景技術】
【０００２】
現在電気素子の微細化が進み、有機分子やナノ微粒子などナノ構造の特性を直接利用したデバイスの作製が求められている。このようなデバイスの実現には、ナノ構造と同じサイズの間隙幅をもつナノギャップ電極が必要である。有機分子は近年分子の合成技術が向上し、現在１０ｎｍをやや超える大きさの分子の合成も可能となっている。しかし、そのような大きな合成有機分子は系の選択肢が限られるため、より小さなギャップ電極が望ましい。また、ナノ微粒子においても、室温で量子効果の発現を求めると、より小さい系（特に金属では２〜３ｎｍ以下）が必要になる。これらの理由によりナノスケール素子にとって、間隔幅がナノメートル・オーダー、特に５ｎｍ以下のナノギャップ電極の有効性は非常に高いと考えられる。
【０００３】
一方、ナノスケールの電極構造の作製は、一般的に電子ビーム露光に代表される、加工精度の高いパターニング手法により実現されている。しかし、電子ビーム露光はランニングコストが高く、実用化の段階で大きな障害になると考えられる。さらに、通常の電子ビーム露光は１０ｎｍ程度の加工精度しか有していない。この限界をクリアするため、他の手法と組み合わせる必要がある。これまで、間隙幅がナノメートル・オーダーの平面型ナノギャップ電極を作る手法として以下の手法が報告されている。
【０００４】
１）Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７５（１９９９）３０１
この文献で紹介されている手法は、金の細線に電流を流すことにより、金の細線の特に細い部分を局所的に電界破断させ、ギャップ構造を作製する手法である。しかし、この手法では、ギャップが形成される位置はこの細い部分のランダムな個所で規定できない。また、この手法はランコストの高い電子ビーム露光による微細な加工を組み合わせており、光露光レベルの加工精度の細線では電界破断の有効性は確認されていない。（我々の実験では、光露光の範囲でうまく破断できなかった。）
【０００５】
２）Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ  １３，（２００２）６５９
この論文で紹介されている手法は、ほぼ点の状態で部分的に接続している電極パターンを電子ビーム露光により作製する方法である。この電子ビーム露光用のレジストが残っている電極パターンをリフトオフ段階で特別な溶液で超音波洗浄することにより、電極の金属も部分的に剥離させ、その結果ナノメートル・オーダーのギャップを高い再現性で作製する。しかし、この技術はランコストの高い電子ビーム露光の加工精度を必要とし、光露光での作製は不可能である。
【０００６】
このように電子ビーム露光を使用せずに間隙幅がナノメートル・オーダーのナノギャップ電極を実現した例はこれまでにない。
【０００７】
【非特許文献１】Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７５（１９９９）３０１
【非特許文献２】Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ  １３，（２００２）６５９
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、このような従来技術の問題点を解決するためになされたもので、ランニングコストの高い電子ビーム露光を用いることなく、μｍ程度のパターニング精度の技術を用いて間隙幅がナノメートル・オーダー、特に５ｎｍ以下のナノギャップ電極を製造することができる方法及び該方法により製造されたナノギャップ電極を有する素子を提供することをその課題とする。
【課題を解決するための手段】
【０００９】
本発明によれば、上記課題は下記の技術的手段により解決される。
（１）基板上に光露光により所定の水平方向幅のレジストパターンを形成する第１のレジストパターン形成工程と、
基板面に対してθ１（０°＜θ１＜９０°）の角度で導電性材料を斜め蒸着し、所定幅のギャップが形成されるように第１番目の電極層を設ける第１の蒸着工程と、
第１のリフトオフ処理工程と、
電極表面をエッチングして電極エッジを不均一化させる不均一化工程と、
再度光露光によりスリットを持つレジストパターンを前記ギャップをまたいで両側に形成する第２のレジストパターン形成工程と、
前記θ１の方向とは反対の方向から基板面に対してθ２（０°＜θ２＜θ１＜９０°）の角度で導電性材料を斜め蒸着し、１０ｎｍ以下の幅のギャップが形成されるように第２番目の電極層を設ける第２の蒸着工程と、
第２のリフトオフ処理工程と、
電極間に電流を流し、電極間の短絡部分を電界破断させる電界破断工程と
からなることを特徴とするナノギャップ電極の製造方法。
（２）前記（１）の方法により製造されたナノギャップ電極を用いた素子。
【発明の効果】
【００１０】
本発明によれば、上記手法を用いたので、ランニングコストの高い電子ビーム露光を用いることなく、ナノメートル・オーダー、特に５ｎｍ以下の間隙幅のナノギャップ電極を容易に製造することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明について詳述する。
本発明者らは、最近、ランニングコストの高い電子ビーム露光を用いずに、分子サイズの微小ギャップを有する電極構造を製造する方法を提案した（特願２００３−４５８６３号明細書）。この方法は、基板上に光露光により所定の水平方向幅のレジストパターンを形成する第１のレジストパターン形成工程と、基板面に対してθ１（０°＜θ１＜９０°）の角度で導電性材料を斜め蒸着し、所定幅のギャップが形成されるように第１番目の電極層を設ける第１の蒸着工程と、第１のリフトオフ処理工程と、再度光露光によりスリットを持つレジストパターンを前記ギャップをまたいで両側に形成する第２のレジストパターン形成工程と、前記θ１の方向とは反対の方向から基板面に対してθ２（０°＜θ２＜θ１＜９０°）の角度で導電性材料を斜め蒸着し、１０〜４０ｎｍ幅のギャップが形成されるように第２番目の電極層を設ける第２の蒸着工程と、第２のリフトオフ処理工程とからなることを特徴とするものである。この方法により、１０〜４０ｎｍ程度のギャップを有する電極構造の提供が可能となった。
【００１２】
本発明者らは、ナノ構造の特性を直接利用したデバイスの実現のために、さらなる微小ギャップ、すなわち間隙幅がナノメートル・オーダー、特に５ｎｍ以下のナノギャップ電極を実現すべく、上記提案の技術をさらに検討し鋭意研究を重ねた結果、本発明を完成するに至った。
すなわち、本発明の方法は、
（Ａ）基板上に光露光により所定の水平方向幅のレジストパターンを形成する第１のレジストパターン形成工程、
（Ｂ）基板面に対してθ１（０°＜θ１＜９０°）の角度で導電性材料を斜め蒸着し、所定幅のギャップが形成されるように第１番目の電極層を設ける第１の蒸着工程
（Ｃ）第１のリフトオフ処理工程、
（Ｄ）エッチングにより電極表面をエッチングして電極エッジを不均一化させる不均一化工程、
（Ｅ）再度光露光によりスリットを持つレジストパターンを前記ギャップをまたいで両側に形成する第２のレジストパターン形成工程、
（Ｆ）前記θ１の方向とは反対の方向から基板面に対してθ２（０°＜θ２＜θ１＜９０°）の角度で導電性材料を斜め蒸着し、１０ｎｍ以下の幅のギャップが形成されるように第２番目の電極層を設ける第２の蒸着工程、
（Ｇ）第２のリフトオフ処理工程、
（Ｈ）電極間に電流を流し、電極間の短絡部分を電界破断させる電界破断工程
の各工程からなる。
【００１３】
以下、各工程に沿って詳述する。
本発明方法では、先ず、基板上に光露光（フォトリソグラフィー）を用いて水平方向幅Ｗを持つレジストパターンを形成する。ここで光露光は従来の方法を使用することができる。基板としては少なくとも表面が絶縁性を有している必要があり、通常、ＳｉＯ２膜で表面を被覆したシリコン基板や、ガラス基板等が使用される。
【００１４】
次に、従来型の蒸着装置を用いて導電性材料を斜め蒸着する。この斜め蒸着は、基板表面に対しθ１（０°＜θ１＜９０°）の角度で行う。θ１は、上記条件を満足していればよいが、好ましくは４５〜８０°である。導電性材料としては、一般に電極に使用されている材料であれば適宜のものが使用可能であるが、Ｃｒ／Ａｕ、Ａｌ、Ｃｏ等の金属合金材料の使用が好ましい。この斜め蒸着により、ギャップが形成された状態で、第１番目の電極層が付着形成される。第１番目の電極層の膜厚は２５〜６０ｎｍ程度が好ましい。この斜め蒸着時には、蒸着する導電性材料が充分平行性を持って基板に到着するよう、基板と蒸着源（図示せず）の距離を離す必要があり、通常５００ｍｍ程度離間させることが望ましい。また、蒸着源と試料間の距離を離すことは、斜め蒸着した金属が輻射による加熱で拡散するのを抑制する効果もある。
【００１５】
次に、レジストパターンをリフトオフ処理により除去した後、電極エッジの不均一化処理を施す。この処理は本発明のポイントの一つであるので詳述する。
本発明者らが先に提案した電極製造方法は、光露光の加工範囲のみで微小間隙幅のギャップ電極を製造することができるが、この技術により、さらに微小な１０ｎｍ以下の間隙幅のナノギャップを形成した場合、間隙幅に合わせて１段目の電極高さを薄くせねばならず、電極としての耐久性の問題から間隙幅５ｎｍ以下のナノギャップ電極には実用的でない。また、間隙幅１０ｎｍ以下では再現性が５割、５ｎｍでは２割程度になり、安定して５ｎｍ以下のギャップ電極を作製することが困難である。その原因は、間隙形成のためのマスクとなる１回目の蒸着金属電極が部分的に均一ではないため、もしくは蒸着時に金属の回り込みが生じるため、部分的に間隙幅が狭くなり、場合により電極間が架橋され電気的に短絡してしまうからである。また、電極エッジの不均一化を施さない場合に生じる短絡部分には前述した電界破断を適用することができない。本発明者らは、この現象を逆手に捉え、１回目の蒸着金属電極を意図的に不均一なものにすることにより、上記の再現性低下の問題を解決することを確認した。具体的には、１段階目の蒸着を行い、従来法によるリフトオフを行った後、オゾンプラズマアッシャーをかけることにより電極の表面をエッチングし電極エッジに不均一性を出した。この不均一な金属電極は、部分的に電極が薄いところ、電極エッジ角度が浅いところを持ち、部分的に狭い間隙幅を実現することができた。図１にこの不均一性の効果のイメージ図を示す。左側の図は１回目蒸着金属電極が均一な場合で、右図の図は１回目蒸着金属電極が不均一な場合である。まず均一な場合、ギャップサイズＧは一回目蒸着金電極の高さＨ、１回目蒸着金属の電極エッジ角度θ１、２回目蒸着時の蒸着角度θ２の間にＧ＝Ｈ（ｃｏｔａｎθ２−ｃｏｔａｎθ１）の関係があり、均一なギャップ間隔が形成されるが、不均一の場合はＨとθ１がランダムな大きさを持つので、部分的に間隙幅を狭くすることができる。この手法により５ｎｍ以下の間隙を高い確率で達成することが可能になった。
ここで電極の「不均一性」とは、電極エッジの高さ、角度にナノスケールのばらつきが生じていることを意味する。
本発明で、電極の不均一化処理をする方法としては、プラズマアッシャーの他、ＵＶオゾン処理、アルゴンイオン照射、薬品処理等の方法を用いることができる。
【００１６】
次に、ギャップをまたぐように両側の電極上に、再度光露光によりスリットを持つレジストパターンを形成する。レジストパターンの形成方法は上記と同様の方法であってもよく、必要により条件を変更しても構わない。スリットのレジストパターンの高さ（垂直方向厚み）は１μｍ以下が適当であり、スリット幅はマスクの位置あわせ精度等を考慮して決定する（１μｍ程度）。
【００１７】
次に、に示すように、２度目の導電性材料の斜め蒸着を行う。この斜め蒸着は基板の表面に対し前記θ１の角度とは反対の方向からθ２（０°＜θ２＜θ１＜９０°）の角度で行う。θ２は、上記条件を満足していればよいが、好ましくは１５〜７５°である。導電性材料としては、上記と同様なものを使用することができる。この斜め蒸着により、第２番目の電極層が付着形成される。ギャップＧの幅は１０ｎｍ以下とする。
【００１８】
次に、再度従来法によるリフトオフ処理を行った後、電極間に電流を流し、電極間の短絡部分を電界破断させる電界破断処理を施す。
上記の電極エッジの不均一化処理に伴い電極間が架橋してしまい電気的に短絡する部分が多くなるが、前述した電界破断法（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７５（１９９９）３０１）を利用して、電極間に電流を流すことにより、この短絡部分を選択的に除去することが可能となる。図２に電界破断時の配線図を示す。図のように短絡している電極間に可変抵抗Ｒｔと固定抵抗Ｒｃをはさみ、電圧を印加した。破断に必要な電流量は数ｍＡ程度が適当で、電流量は可変抵抗により調節した。また、一瞬でも目的量以上の電流が流れると電界破断が短絡部分だけではなく、その周辺も大きく巻き込んで破断される。これを避けるため、固定抵抗Ｒｃを導入し、可変抵抗値が０Ωになっても電流量が目的量を超えないようにした。この抵抗の組み合わせにより、短絡部分の局所的な破断が実現される。
【００１９】
以上の各工程を経て所望の１０ｎｍ以下の間隙幅のナノギャップ電極を再現性よく製造することが可能となる。
【００２０】
本発明によれば、上記で作製したナノギャップ電極を利用したナノ構造の素子（デバイス）の提供が可能となる。具体例として、作製した５ｎｍ以下のナノギャップ電極（最小電極幅２ｎｍ）を用いて、電極間に鎖長２．４ｎｍの合成分子（ｏｌｉｇｏ  （ｐａｒａ−ｐｈｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ  ｍｅｔｈｙｌ  ｄｉｔｈｉｏｌ）を架橋させた素子を作り、直接電気伝導測定に成功した。その結果を図３に示す。電子ビーム露光を用いずに作製した固定化平面ナノギャップ電極で、合成した単分子の直接電気伝導測定を実現している例はこれまでなかったが、本発明によりその実現が可能となった。
【実施例】
【００２１】
次に、本発明の実施例を述べるが、本発明はこれに限定されるものではない。以下、本発明を実施例によりさらに詳細に説明する。
厚さ４００ｎｍの酸化シリコン層で被覆されたシリコン基板上に、通常の光露光手法で第１レジストパターンを作製した。第１レジストパターンの高さ（垂直方向の厚み）は
１μｍ、水平方向の幅は２μｍとした。次に、θ１＝７５°の斜め蒸着によりＣｒ／Ａｕ（Ｃｒ膜は接着層で２ｎｍ厚）膜を高さＨ＝２５ｎｍに製膜し、第１電極層とした。ギャップ幅はアッシングしなければ７ｎｍ程度となるものであった。
次に、パターンのリフトオフ処理を行った後、電極面にオゾンプラズマアッシャー処理を施した。オゾンプラズマアッシャーの条件は、ＲＦ  ｐｏｗｅｒ  ３００Ｗ、酸素流量  １００ｍｌ／ｍｉｎ、アッシング時間を６０秒に設定して行った。また、アッシング後金表面の酸化層を取り除くためエタノールで処理した。
次に、通常の光露光手法でスリット幅２μｍの第２レジストパターンを形成した後、θ２＝６０°の斜め蒸着によりＣｒ（２ｎｍ）＋Ａｕ膜を２０ｎｍ厚に形成し、第２電極層とした。この条件で作製した電極は短絡しており、１００Ω以下の抵抗を示した。
リフトオフ処理後、電界破断処理を行った。その条件は、電極間に１Ｖの電位差を印加し、抵抗Ｒｃ＝１００Ω、可変抵抗Ｒｔを１００ｋΩから０Ωまでゆっくりと下げて電流量を徐々に増加させた。その結果、約４ｍＡ程度の電流が流れ出した時に短絡した電極が破断された。以上のようにしてナノギャップ電極を作製した。
【００２２】
図４にこの条件で作製したナノギャップ電極の電子顕微鏡像を示す。（ａ）と（ｃ）はそれぞれほぼ同じ条件でプラズマアッシャーの工程を含むもの（ａ）、含まないもの（ｃ）を示している。また（ｂ）は（ａ）の四角い枠部分を拡大したものを示している。（ｃ）は均一な５〜７ｎｍ程度の間隙幅を持っているのに対し、（ａ）、（ｂ）は不均一な間隙幅を示す。その間隙幅は２〜１０ｎｍと部分的に５ｎｍ以下の間隙を実現している。これらの電極の抵抗値は１０ＴΩ以上の抵抗値を示しリークが殆どない。またこの手法による５ｎｍ以下のナノギャップ電極の再現性は８０％を超え、非常に再現性の高い手法と言える。
【産業上の利用可能性】
【００２３】
本発明の方法は、既存プロセス技術で唯一実現可能な１０ｎｍ以下のサイズの固定平面型ナノギャップ電極作製手法である。このサイズのナノ構造の物性を引き出す素子が完成することにより、その量産化に対して非常に有望な基盤技術になる可能性がある。
【図面の簡単な説明】
【００２４】
【図１】電極エッジが均一の場合と不均一の場合に形成されるナノギャップのイメージを示す図である。
【図２】電界破断時の配線図である。
【図３】図４（ａ）で示した最小間隙幅２ｎｍの電極を用い、電極間を合成分子鎖（ｏｌｉｇｏ  （ｐａｒａ−ｐｈｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ  ｍｅｔｈｙｌ  ｄｉｔｈｉｏｌ）で架橋させた試料のＩ−Ｖカーブ、図中左上は予想されるこの分子の電極架橋状態のイメージ図を示す。Ｉ−Ｖ測定はプロ−バーを使い室温、真空中にて行った。Ｉ−Ｖカーブは同じ電極で何度も測定した結果を示したものである。（ｗｉｔｈ  ｍｏｌｅｃｕｌｅ）また、Ｂａｒｅ  ｅｌｅｃｔｒｏｄｅｓはこの電極に何も分子を架橋させていないときのＩ−Ｖカーブを示している。
【図４】ナノギャップ電極の電子顕微鏡像（（ａ）はオゾンプラズマアッシャー処理したもの（ｃ）はオゾンプラズマアッシャー処理無し。（ｂ）は（ａ）の四角の枠線内の拡大像）（ｃ）は均一なナノギャップが作製されるが、アッシャー処理をしたものは（ｂ）のようにランダムなギャップが形成されている。
【符号の説明】
【００２５】
Ｈ：１回目蒸着金属電極の膜厚
Ｇ：ナノギャップのサイズ
θ１：１回目蒸着金属電極の電極エッジ角度（オゾンプラズマアッシャー無処理時はほぼ１回目の斜め蒸着の角度に相当）
θ２：２回目斜め蒸着時の蒸着角度
Ｖ：電極間印加電圧
Ｉ：電流計
Ｒｔ：可変抵抗の抵抗値
Ｒｃ：通常抵抗の抵抗値
【図４】
2005079335.tif 000003
【図１】
2005079335.tif 000004
【図２】
2005079335.tif 000005
【図３】
2005079335.tif 000006