(57)【要約】【課題】  ２次以上のフィルタを構成する容量素子の容量比を小さくすることができ、それによってオンチップ化が可能なループフィルタを提供する。【解決手段】  位相比較回路（２３６）により生成された信号によりフィルタ容量のチャージ動作とディスチャージ動作を行なうチャージポンプ回路を２つ設け、これらのチャージポンプ回路のうち一方のチャージポンプ回路を構成する電流源（Ｉ１１，Ｉ１２）の電流値は他方のチャージポンプ回路を構成する電流源（Ｉ２１，Ｉ２２）の電流値よりも小さくし、ループフィルタは、充放電ノードに接続された第１の容量素子（Ｃ２）と、抵抗素子（Ｒ）を介して充放電ノードに接続された第２の容量素子（Ｃ１）の２つの容量素子を備える構成とし、上記一方のチャージポンプ回路によって第１の容量素子が充放電され、上記他方のチャージポンプ回路によって第２の容量素子が充放電されるようにされ、一方のチャージポンプ回路の充電側電流源と他方のチャージポンプ回路の放電側電流源とが同時に動作つまり２つのチャージポンプ回路が逆相動作されるようにした。【選択図】  図１
2005184771.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御発振回路と、該電圧制御発振回路により生成された発振信号と基準となる信号の位相差を比較し位相差に応じて第１信号と第２信号を生成する位相比較回路と、該位相比較回路により生成された第１信号と第２信号により動作される第１のチャージポンプ回路および第２のチャージポンプ回路と、該チャージポンプ回路により充放電される容量素子を含むループフィルタと、を有するＰＬＬ回路であって、
上記第２のチャージポンプ回路に含まれる電流源の絶対値の電流値は第１のチャージポンプ回路に含まれる電流源の絶対値の電流値よりも小さくされ、
上記ループフィルタは、充放電ノードに接続された第１の容量素子と、抵抗素子を介して上記充放電ノードに接続された第２の容量素子とを備え、
上記第１のチャージポンプ回路によって上記第１の容量素子が充放電され、上記第２のチャージポンプ回路によって上記第２の容量素子が充放電されるようにされ、第１のチャージポンプ回路の充電側電流源と上記第２のチャージポンプ回路の放電側電流源とが上記第１信号により、また上記第１のチャージポンプ回路の放電側電流源と上記第２のチャージポンプ回路の充電側電流源とが上記第２信号により制御されるようにされたＰＬＬ回路を内蔵する半導体集積回路。
【請求項２】
上記第１の容量素子と上記第２の容量素子は同一オーダの容量値を有するように設定されていることを特徴とする請求項１に記載のＰＬＬ回路を内蔵する半導体集積回路。
【請求項３】
上記抵抗素子と並列に、直列形態の第２抵抗素子およびスイッチ素子が接続されていることを特徴とする請求項１記載のＰＬＬ回路を内蔵する半導体集積回路。
【請求項４】
上記ループフィルタの充放電ノードに所定の直流電圧を印加可能な第１スイッチ素子と、上記抵抗素子と第２の容量素子との接続ノードに所定の直流電圧を印加可能な第２スイッチ素子とを有することを特徴とする請求項１に記載のＰＬＬ回路を内蔵する半導体集積回路。
【請求項５】
電圧制御発振回路と、該電圧制御発振回路により生成された発振信号と基準となる信号の位相差を比較し位相差に応じて信号を生成する位相比較回路と、該位相比較回路により生成された第１信号と第２信号により動作するチャージポンプ回路と、該チャージポンプ回路により充放電される容量素子を含むループフィルタと、を有するＰＬＬ回路であって、
上記電圧制御発振回路は、バイポーラ・トランジスタのベース・エミッタ間電圧を使用して所定のレベルの電圧を生成する電圧レギュレータにより生成された電圧を電源電圧として動作するようにされ、
上記電圧レギュレータは、所定のレベルの電圧を生成する際に基準となるベース・エミッタ間電圧を与えるトランジスタと直列に接続された第１抵抗素子と、該第１抵抗素子と並列に接続された直列形態の第２抵抗素子およびスイッチ素子と、温度検出回路とを備え、該温度検出回路の出力信号により上記スイッチ素子が制御されて上記電圧レギュレータにより生成される電圧が検出温度に応じて切り替えられるようにされているＰＬＬ回路を内蔵する半導体集積回路。
【請求項６】
上記第１抵抗素子と並列に接続された直列形態の第２抵抗素子およびスイッチ素子の組を複数有することを特徴とする請求項５に記載のＰＬＬ回路を内蔵する半導体集積回路。
【請求項７】
上記温度検出回路の出力を上記スイッチ素子の制御端子へ伝達するヒステリシス特性を有する回路を備えることを特徴とする請求項５に記載のＰＬＬ回路を内蔵する半導体集積回路。
【請求項８】
上記温度検出回路の出力を保持するラッチ回路を有することを特徴とする請求項５に記載のＰＬＬ回路を内蔵する半導体集積回路。
【請求項９】
上記温度検出回路は、内部の電流パスを遮断可能なスイッチ素子を有し、該スイッチ素子により電流パスが遮断されることで動作停止可能にされていることを特徴とする請求項５に記載のＰＬＬ回路を内蔵する半導体集積回路。
【請求項１０】
電圧制御発振回路と、該電圧制御発振回路により生成された発振信号と基準となる信号の位相差を比較し位相差に応じて第１信号と第２信号を生成する位相比較回路と、該位相比較回路により生成された第１信号と第２信号により動作させる第１のチャージポンプ回路および第２のチャージポンプ回路と、該チャージポンプ回路により充放電される容量素子を含むループフィルタと、を有するＰＬＬ回路を内蔵する半導体集積回路であって、
上記第２のチャージポンプ回路に含まれる電流源の絶対値の電流値は第１のチャージポンプ回路に含まれる電流源の絶対値の電流値よりも小さくされ、
上記ループフィルタは、充放電ノードに接続された第１の容量素子と、抵抗素子を介して上記充放電ノードに接続された第２の容量素子とを備え、
上記第１のチャージポンプ回路によって上記第１の容量素子が充放電され、上記第２のチャージポンプ回路によって上記第２の容量素子が充放電されるようにされ、上記第１のチャージポンプ回路の充電側電流源と上記第２のチャージポンプ回路の放電側電流源とが上記第１信号により、また上記第１のチャージポンプ回路の放電側電流源と上記第２のチャージポンプ回路の充電側電流源とが上記第２信号により制御されるようにされ、
上記第１および第２のチャージポンプ回路は、バイポーラ・トランジスタのベース・エミッタ間電圧を使用して所定のレベルの電圧を生成する電圧レギュレータにより生成された電圧を電源電圧として動作するようにされ、
上記電圧レギュレータは、所定のレベルの電圧を生成する際に基準となるベース・エミッタ間電圧を与えるトランジスタと直列に接続された第１抵抗素子と、該第１抵抗素子と並列に接続された直列形態の第２抵抗素子およびスイッチ素子と、温度検出回路とを備え、該温度検出回路の出力信号により上記スイッチ素子が制御されて上記電圧レギュレータにより生成される電圧が検出温度に応じて切り替えられるようにされている半導体集積回路。
【請求項１１】
上記基準となる信号は位相変調された信号であり、上記ＰＬＬ回路は送信信号をアップコンバートする送信用ＰＬＬ回路であることを特徴とする請求項１０に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振回路（ＶＣＯ）を含むＰＬＬ（フェーズロックドループ）に関し特にＰＬＬ上のループフィルタを半導体チップに内蔵させる場合に適用して有効な技術に関し、例えば携帯電話機のような無線通信装置において送信信号を変調したりアップコンバートしたりする高周波用半導体集積回路における送信用ＰＬＬループに利用して有効な技術に関する。
【背景技術】
【０００２】
携帯電話機に代表される無線通信装置（移動体通信装置）は、一般に、送信信号のアップコンバートや変調、受信信号のダウンコンバート、復調等を行なう機能を有する半導体集積回路（一般に高周波ＩＣと呼ばれる）と、送信データをＩ，Ｑ信号に変換したり復調されたＩ，Ｑ信号から受信データを復元したりする機能を有する半導体集積回路（ベースバンドＩＣ）と、高周波電力増幅器（パワーアンプ）とそのバイアス回路、インピーダンス整合回路等を実装したパワーモジュールと呼ばれる電子部品と、送受信切替え回路、ロウパスフィルタ、インピーダンス整合回路等を実装したフロントエンドモジュールと呼ばれる電子部品などにより構成されていた。
【０００３】
ところで、近年、無線通信装置においては、部品点数を減らして装置の小型化および低コスト化を図るため、できるだけ多くの回路を１つあるいは数個の半導体集積回路内に取り込む努力がなされている。その一つに、高周波ＩＣ内の送信用ＰＬＬのループ上に設けられているループフィルタを、半導体チップに内蔵させる試みがある。
【０００４】
高周波ＩＣ内の送信用ＰＬＬのループフィルタには、必要とされるループ帯域特性から一般に、図１に示すような２次のフィルタＦＬＴが用いられている。ＣＰはチャージポンプである。図２は図１のフィルタＦＬＴの周波数特性を示すもので、ｆ１に零点、ｆ２に極を有する。このループフィルタにおける零点ｆ１と極ｆ２は、次式
ｆ１＝１／｛２π・Ｃ１・Ｒ｝
ｆ２＝（Ｃ１＋Ｃ２）／２π・Ｃ１・Ｃ２・Ｒ  ……（１）
で表わされる。かかる２次のフィルタには２個の容量素子が用いられるが、送信用ＰＬＬのループフィルタでは、比較周波数が高いため大きい方の容量素子Ｃ１の容量値はｎＦ（ナノファラッド）のオーダになってしまいオンチップ化が困難であり、外付けの素子を用いてループフィルタを構成することが多かった。
【０００５】
一方、２次のループフィルタにおいて、使用する容量素子の値を小さくするため、例えば図３に示すように、容量素子を充放電する前段のチャージポンプを、容量素子毎に設けるようにした技術が開発され提案されている（非特許文献１）。
【非特許文献１】００１８−９２００／０２  ＩＥＥＥ  "A Fully Integrated CMOS Frequency Synthesizer With Charge-Averaging Charge Pump and Dual-Path Loop Filter for PCS- and Cellular-CDMA Wireless System"
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図３のループフィルタは、チャージ用電流源Ｉ１１（＝ｉ１）とディスチャージ用電流源Ｉ１２（＝ｉ１）からなるチャージポンプＣＰ１と容量Ｃ２および抵抗Ｒとで図５に一点鎖線Ａで示すようにカットオフ周波数ｆ２を有する周波数特性を、またチャージ用電流源Ｉ２１（＝ｉ２）とディスチャージ用電流源Ｉ２２（＝ｉ２）からなるチャージポンプＣＰ２と容量Ｃ１とで図５に破線Ｂで示すような周波数特性を得、加算器ＡＤＤでそれらを合成することで、ＡとＢとの交点の近傍に零点ｆ１を有しｆ２を極とする図５に実線Ｃで示すような周波数特性を実現したものである。
【０００７】
図３の加算器ＡＤＤは、チャージポンプＣＰ１とＣＰ２が分離されていないと電流源Ｉ１１からＩ２２またＩ２１からＩ１２へ電流が流れてしまうので、実回路は図４のようになる。図４においてＢＦＦはエミッタフォロワのようなバッファである。このループフィルタにおける零点ｆ１と極ｆ２は、次式
ｆ１＝１／｛２π・Ｃ１（ｉ１／ｉ２）・Ｒ｝
ｆ２＝１／（２π・Ｃ２・Ｒ）                ……（２）
で表わされる。
【０００８】
式（１）と式（２）を比較すると分かるように、図１のループフィルタは、容量Ｃ１とＣ２の比でｆ１とｆ２が決まるのに対し、図３のループフィルタは、電流ｉ１とｉ２の比でｆ１とｆ２を決まることができる。したがって、例えば電流ｉ２をｉ１の１／１０以下にすれば、容量Ｃ１とＣ２の容量値が同程度であっても図１のループフィルタにおける容量Ｃ１とＣ２の比を１０：１以上にしたのと同様な結果が得られる。つまり、図１のループフィルタでは容量Ｃ１の容量値はｎＦオーダになっていたものが、図３のループフィルタでは容量Ｃ１，Ｃ２の容量値を１桁小さい数百ｐＦ（ピコファラッド）のオーダにすることができる。その結果、ループフィルタのオンチップ化が可能になる。
【０００９】
しかしながら、図４のような実回路においては、バッファＢＦＦが発生するノイズによってＰＬＬループの位相誤差が大きくなってしまう。さらに、バッファＢＦＦが送信用ＰＬＬに適用されると、動作時におけるバッファＢＦＦからのノイズが電源電圧に乗り、サイドバンドスプリアスが増加するという課題がある。
【００１０】
また、チャージポンプＣＰ１，ＣＰ２は、回路形式によっては電源電圧が変動すると電流源の電流値ｉ１，ｉ２が変化してループゲインが所望の値からずれてしまう。そこで、電圧レギュレータを設けて、チャージポンプの電源電圧を電圧レギュレータにより与えることを考えた。ところが、一般に電圧レギュレータには、電源電圧変動や温度変化により発生する電圧が変動しないように基準電圧源としてバンドギャップリファランス回路が設けられるが、無線通信システムにおいては、バンドギャップリファランス回路がノイズの発生源になってＰＬＬループの位相誤差が大きくなったり、サイドバンドスプリアスが増加したりするおそれがある。
【００１１】
さらに、電圧制御発振回路（ＶＣＯ）も電源電圧が変動すると発振周波数が変動するため、電圧レギュレータによりＶＣＯへ電源電圧を与えるようにするのが望ましい。しかし、そのようにすると、チャージポンプにおけるのと同様な問題、すなわち電圧レギュレータ内のバンドギャップリファランス回路がノイズの発生源になってＰＬＬループの位相誤差が大きくなったり、スプリアスが増加したりするという問題が発生する。
【００１２】
この発明の目的は、２次以上のフィルタを構成する容量素子の容量比を小さくすることができ、それによってオンチップ化が可能なループフィルタを提供することにある。
この発明の他の目的は、ループフィルタをオンチップ化しても位相誤差が増加することがないＰＬＬ回路を提供することにある。
この発明の他の目的は、送信用ＰＬＬに適用した場合にループフィルタをオンチップ化してもサイドバンドスプリアスが増加することがないＰＬＬ回路を提供することにある。
【００１３】
この発明のさらに他の目的は、チャージポンプや送信用ＶＣＯの電源電圧を電圧レギュレータにより供給するように構成した場合にも、バンドギャップリファランス回路で発生したノイズがチャージポンプや送信用ＶＣＯに悪影響を与えることがない電圧レギュレータを提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、位相比較回路により生成された信号によりフィルタ容量のチャージ動作とディスチャージ動作を行なうチャージポンプ回路を２つ設け、これらのチャージポンプ回路のうち一方のチャージポンプ回路を構成する電流源の電流値は他方のチャージポンプ回路を構成する電流源の電流値よりも小さくし、ループフィルタは、充放電ノードに接続された第１の容量素子と抵抗素子を介して充放電ノードに接続された第２の容量素子の２つの容量素子を備える構成とし、上記一方のチャージポンプ回路によって第１の容量素子が充放電され、上記他方のチャージポンプ回路によって第２の容量素子が充放電されるようにされ、一方のチャージポンプ回路の充電側電流源と他方のチャージポンプ回路の放電側電流源とが同時に動作つまり２つのチャージポンプ回路がそれぞれ正相と逆相で動作されるようにしたものである。
【００１５】
上記した手段によれば、２つのチャージポンプ回路を構成する電流源の電流値の比を小さくとることにより２つの容量素子の容量値を小さくすることができ、これによってループフィルタのオンチップ化が可能になるとともに、一方のチャージポンプ回路が他方のチャージポンプ回路と逆相動作することにより抵抗素子と第２の容量素子との間にノイズ源となるバッファを設ける必要がなくなり、それによってＰＬＬループの位相誤差が大きくなったり、スプリアスが増加したりするのを防止することができる。
【００１６】
また、本出願の第２の発明は、バイポーラ・トランジスタのベース・エミッタ間電圧を使用して所定のレベルの電圧を生成する電圧レギュレータにより生成された電源電圧依存性の少ない電圧を電源電圧として電圧制御発振回路が動作するようにし、上記電圧レギュレータは、所定のレベルの電圧を生成する際の基準となる電圧としてバイポーラ・トランジスタのベース・エミッタ間電圧を利用した定電圧回路を設け、ベース・エミッタ間電圧を与えるトランジスタと直列に接続された第１抵抗素子と、該第１抵抗素子と並列に接続された直列形態の第２抵抗素子およびスイッチ素子と、温度検出回路とを備え、該温度検出回路の出力信号により上記スイッチ素子が制御されて上記電圧レギュレータにより生成される電圧を検出温度に応じて切り替えるようにしたものである。
【００１７】
上記した手段によれば、電圧レギュレータがバイポーラ・トランジスタのベース・エミッタ間電圧を使用して所定のレベルの電圧を生成するため、ノイズ源となる基準電圧生成回路が電圧レギュレータに含まれなくなり、それにより、基準電圧生成回路で発生したノイズがチャージポンプや送信用ＶＣＯに悪影響を与えることがない電圧レギュレータを実現することができる。また、ベース・エミッタ間電圧が負の温度特性を有するため、電圧レギュレータにより生成される電圧が温度依存性を有することになるが、温度検出回路の出力信号によりスイッチ素子が制御されて生成される電圧を検出温度に応じて切り替えるため、温度依存性の少ない電圧をチャージポンプや送信用ＶＣＯに供給することができるようになる。
【発明の効果】
【００１８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、ループフィルタのオンチップ化が可能になるとともに、一方のチャージポンプ回路を他方のチャージポンプ回路と逆相動作させることにより抵抗素子と第２の容量素子との間にノイズ源となるバッファを設ける必要がなくなり、それによってＰＬＬループの位相誤差が大きくなったり、スプリアスが増加したりするのを防止することができる。
【００１９】
また、基準電圧生成回路で発生したノイズがチャージポンプや送信用ＶＣＯに悪影響を与えることがない電圧レギュレータを実現することができるとともに、電圧レギュレータにより生成される電圧が温度依存性を有していても、温度検出回路の出力信号によりスイッチ素子が制御されて生成される電圧を検出温度に応じて切り替えるため、温度依存性の少ない電圧をチャージポンプや送信用ＶＣＯに供給することができるようになる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の好適な実施例を図面に基づいて説明する。
【実施例１】
【００２１】
図６には、ＰＬＬループ上に設けられるループフィルタの実施例を示す。この実施例のループフィルタは、定電流源Ｉ１１，Ｉ１２と該定電流源と直列に接続されたスイッチＳＷ１１，ＳＷ１２とからなる第１のチャージポンプＣＰ１と、該チャージポンプＣＰ１の出力ノードＮ１と接地点との間に接続された容量素子Ｃ２と、該容量素子Ｃ２と並列に出力ノードＮ１と接地点との間に接続された抵抗素子Ｒおよび容量素子Ｃ１と、定電流源Ｉ２１，Ｉ２２と該定電流源と直列に接続されたスイッチＳＷ２１，ＳＷ２２とからなり出力ノードＮ２が前記抵抗素子Ｒと容量素子Ｃ１との接続ノードＮ３に接続された第２のチャージポンプＣＰ２とから構成されている。
【００２２】
この実施例のループフィルタ（図６）においては、第２チャージポンプＣＰ２のチャージ側スイッチＳＷ２１は第１チャージポンプＣＰ１のチャージ側スイッチＳＷ１１と逆相つまり前段の回路（位相比較回路）からのダウン信号DOWNによりオン、オフ制御される。また、第２チャージポンプＣＰ２のディスチャージ側スイッチＳＷ２２は第１チャージポンプＣＰ１のディスチャージ側スイッチＳＷ１２と逆相つまり前段の回路からのアップ信号ＵＰによりオン、オフ制御される。
【００２３】
本明細書においては、第２チャージポンプＣＰ２のかかる動作を、逆相動作と称する。第２チャージポンプＣＰ２が逆相動作されることにより、この実施例においては、図４のループフィルタにおいて抵抗素子Ｒと接続ノードＮ３との間に設けられているバッファが不要とされる。なお、図４のループフィルタにおいては、第２チャージポンプＣＰ２のスイッチＳＷ２１は第１チャージポンプＣＰ１のスイッチＳＷ１１と、スイッチＳＷ２２はＳＷ１２と同相の信号によりオン、オフ制御される。
【００２４】
図６のループフィルタの出力電圧Ｖoutの周波数特性は、図２に示されているものと同じであり、ｆ１に零点を、またｆ２に極を有する。なお、零点ｆ１，極ｆ２は次式（３）で表わされる。
【００２５】
【数１】
2005184771.tif 000003
【００２６】
上記式（３）より、第２チャージポンプＣＰ２の電流源の電流ｉ２と第１チャージポンプＣＰ１の電流源の電流ｉ１との比β（＝ｉ２／ｉ１）を０．９に設定すると、容量素子Ｃ１の容量値を１／１０にした場合と同様なｆ１，ｆ２を有するフィルタを実現できることが分かる。
【００２７】
従って、容量素子Ｃ１の容量値をＣ２の容量値と同程度にすることができる。本発明者らが適用しようとした高周波ＩＣに内蔵される送信用ＰＬＬにおいては、Ｃ２は数百ピコＦであるので、Ｃ１も数百ピコＦ程度にすることができる。そして、この程度の容量値であれば充分に半導体チップ上に形成することができるため、ループフィルタをオンチップ化することができる。また、この実施例においては、スイッチを同相で制御する図４のループフィルタにおいて必要とされるバッファが不要になるため、バッファで発生するノイズが出力Ｖoutにのり、ＰＬＬループの位相誤差が大きくなるのを回避することができる。しかも、バッファが不要であるため、その分回路規模を小さくすることができる。
【００２８】
次に、本発明に係るループフィルタの他の実施例を、図７および図８を用いて説明する。これらの実施例は、ＶＣＯ（電圧制御発振器）の起動時におけるＰＬＬループの引き込みを速くして高速ロックアップを可能にしたものである。なお、符号ＰＤで示されているのは、ＶＣＯからの発振信号もしくはそれを分周した信号と基準信号φrefの位相を比較してチャージポンプＣＰ１，ＣＰ２の電流源のオン、オフ制御信号ＵＰ，DOWNを生成する位相比較器である。
【００２９】
図７の実施例は、図６の実施例における抵抗Ｒと並列に、直列形態の抵抗Ｒ１とスイッチＳＷ１を設けたものである。このスイッチＳＷ１は、制御信号によってＶＣＯの起動時に一時的にオン状態にされる。図７からは明らかでないが、チャージポンプＣＰ１，ＣＰ２の電流源も制御信号によって電流値が増大されるように構成されている。スイッチＳＷ１はＰＬＬのロックアップ後にオフ状態にされるとともに、チャージポンプＣＰ１，ＣＰ２の電流源の電流値も通常の値に復帰される。チャージポンプＣＰ１，ＣＰ２の電流源の電流値の増減方式としては、例えば基準となる電流源と並列に補助の電流源とスイッチを設けておいて、スイッチのオン、オフで電流値を切替える方式がある。
【００３０】
このように、ＶＣＯの起動時にループフィルタ内のスイッチＳＷ１を一時的にオンさせることにより、容量素子Ｃ１，Ｃ２の充電を速くしてＰＬＬの引き込みを速くすることができる。なお、ＰＬＬの引き込みを速くするだけならば、抵抗Ｒと並列にスイッチＳＷ１を設けるだけでよいが、そのようにすると位相余裕が小さくなって発振するおそれがある。そこで、この実施例では、スイッチＳＷ１と直列に抵抗Ｒ１を入れて位相余裕を確保するようにしている。なお、抵抗Ｒと並列に複数のスイッチＳＷ１と抵抗Ｒ１の組を設けておくことで、製造ばらつき等によるフィルタの特性のずれを補正できるようにすることができる。
【００３１】
一方、図８の実施例は、図６の実施例における抵抗Ｒと並列にスイッチＳＷ１を、また容量Ｃ１と並列にスイッチＳＷ２および定電圧源ＶＳ１を設けたものである。これらのスイッチＳＷ１，ＳＷ２は、制御信号によってＶＣＯの起動前に一時的にオン状態にされ、ＰＬＬのロックアップ後にオフ状態にされる。定電圧源ＶＳ１の電圧としては、ロックしたい周波数に対応したＶＣＯ制御電圧に近い電圧が選択される。
【００３２】
この実施例においては、ＶＣＯの制御電圧端子に、ロック時に印加されると想定される電圧が予め印加された状態でＶＣＯが起動されるため、制御電圧端子の電圧を０Ｖから徐々に高くして行く場合に比べてＰＬＬの引き込みを速くすることができる。
【００３３】
図９には、前記実施例のループフィルタを用いたＰＬＬの変形例を示す。
図７や図８の実施例のＰＬＬでは、ループフィルタの容量を充放電するチャージポンプＣＰ１，ＣＰ２が、１つの位相比較器ＰＤからの信号によって制御されるように構成されている。かかる構成の場合、位相比較器ＰＤからチャージポンプＣＰ１までの距離とＣＰ２までの距離とが異なることにより、信号の遅延時間に差が生じそれによってチャージポンプＣＰ１のスイッチング・タイミングとＣＰ２のスイッチング・タイミングとにずれが生じて不要なスプリアスが発生するおそれがある。
【００３４】
そこで、図９の実施例では、チャージポンプＣＰ１を制御する位相比較器ＰＤ１とは別個にチャージポンプＣＰ２を制御する位相比較器ＰＤ２を設けて、個別に信号の遅延量を調整可能に構成されている。これにより、チャージポンプＣＰ１のスイッチング・タイミングとＣＰ２のスイッチング・タイミングとを一致させ、不要なスプリアスの発生を防止することができる。
【実施例２】
【００３５】
電圧制御発振回路（ＶＣＯ）は、一般に電源電圧が変動すると発振周波数が変動する。そこで、本発明では、送信用発振回路（ＴＸＶＣＯ）に対して電圧レギュレータから電源電圧を供給するようにした。図１０には、送信用発振回路（ＴＸＶＣＯ）に電源電圧を供給する電圧レギュレータの実施例を示す。
【００３６】
図１０の電圧レギュレータは、バイポーラ・トランジスタのベース・エミッタ間電圧Ｖｂｅを利用して所望の電源電圧を生成するレギュレータ部１１０と、レギュレータ部への制御信号を生成する温度検出部１２０とからなる。従来の一般的な電圧レギュレータは、バンドギャップリファランス回路を有するものであった。バンドギャップリファランス回路を用いることにより、電源電圧依存性がなく温度変化に対しても安定した電源電圧を生成することができるが、送信用発振回路や送信用ＰＬＬを構成するチャージポンプに供給される電源電圧を生成する電圧レギュレータにあっては、バンドギャップリファランス回路で発生するノイズが生成電圧を通して送信用発振回路やチャージポンプに伝達されてしまい、ＣＮ比を劣化させてしまう。
【００３７】
図１０の実施例の電圧レギュレータは、レギュレータ部１１０にバンドギャップリファランス回路を有していないため、ノイズが生成した電圧を通して送信用発振回路やチャージポンプに伝達されることがない。温度検出部１２０にはバンドギャップリファランス回路からなる定電圧回路が設けられているが、温度検出部１２０はレギュレータ部１１０内のＭＯＳスイッチをオン、オフして発生する電圧を切り替える制御信号を生成するのにバンドギャップリファランス回路を利用しているので、バンドギャップリファランス回路で発生したノイズが送信用発振回路やチャージポンプに伝達されることはない。そのため、電圧レギュレータにより生成された電圧で動作される送信用発振回路やチャージポンプを有するＰＬＬ回路において、位相誤差が増加したりサイドバンドスプリアスが増大したりするのを防止することができる。
【００３８】
上記レギュレータ部１１０は、ソース端子が電源電圧端子Ｖｃｃに接続され互いにゲートが結合されてカレントミラー回路を構成するＭＯＳトランジスタＭ１，Ｍ２と、Ｍ１と直列形態に接続されたバイポーラ・トランジスタＱ１と、Ｍ２と直列形態に接続されたバイポーラ・トランジスタＱ２および抵抗Ｒ１，Ｒ２とからなる定電圧回路１１１と、差動アンプを用いた電圧変換回路１１２とにより構成されている。
【００３９】
定電圧回路１１１は、トランジスタＱ１のコレクタにＱ２のベースが接続され、Ｑ１のベースにはＱ２と直列形態の抵抗Ｒ１，Ｒ２により抵抗分割された電圧が印加されており、トランジスタＱ１のベース・エミッタ間電圧Ｖbeと抵抗Ｒ１，Ｒ２の比で決まるような定電圧Ｖａを発生する。そして、抵抗Ｒ１と並列に、直列形態のスイッチＭＯＳトランジスタＭ３および抵抗Ｒ３が接続されており、スイッチＭＯＳトランジスタＭ３のオン・オフ状態に応じて発生される電圧Ｖａが２段階に切り替わるように構成されている。
【００４０】
電圧変換回路１１２は、一対の差動入力トランジスタＱ３，Ｑ４と、該トランジスタＱ３，Ｑ４の共通エミッタと接地点との間に接続された抵抗Ｒ４と、Ｑ３，Ｑ４のコレクタに接続されたアクティブ負荷ＭＯＳトランジスタＭ４，Ｍ５と、一方の差動入力トランジスタＱ３のコレクタにゲート端子が接続された出力用トランジスタＭ６と、電源電圧Ｖｃｃと接地点との間に直列に接続されたトランジスタＱ５および抵抗Ｒ６とから構成されている。そして、トランジスタＱ５のベース端子に出力電圧Ｖregが、また差動入力トランジスタＱ３のベース端子に上記定電圧回路１１１により生成された定電圧Ｖａが印加され、他方の差動入力トランジスタＱ４のベース端子にトランジスタＱ５のエミッタ電圧がフィードバックされており、電圧変換回路１１２はトランジスタＱ５のエミッタ電圧Ｖｂが、定電圧回路１１１からの定電圧Ｖａと一致するように動作する。
【００４１】
図１０の電圧レギュレータの各部の電圧Ｖａ，Ｖｂ，Ｖregは、抵抗Ｒ１，Ｒ２の抵抗値をｒ１，ｒ２、バイポーラ・トランジスタＱ１，Ｑ３，Ｑ４，Ｑ５のベース・エミッタ間電圧をＶbeQ1，ＶbeQ3，ＶbeQ4，ＶbeQ5とおくと、以下のように表せる。
Ｖａ＝｛（ｒ１＋ｒ２）／ｒ２｝×ＶbeQ1
Ｖｂ＝Ｖａ−ＶbeQ3＋ＶbeQ4≒Ｖａ
Ｖreg＝Ｖｂ＋ＶbeQ5
＝Ｖａ＋ＶbeQ5
＝｛（ｒ１＋ｒ２）／ｒ２｝×ＶbeQ1＋ＶbeQ5
さらに、ＶbeQ1＝ＶbeQ5の場合には、ＶbeQ1＝ＶbeQ5＝Ｖbeとおくと、上式は以下のように変形することができる。
Ｖreg＝｛（ｒ１＋２・ｒ２）／ｒ２｝×Ｖbe
【００４２】
これより、図１０の電圧レギュレータは、バイポーラ・トランジスタのベース・エミッタ間電圧Ｖbeと、抵抗Ｒ１とＲ２の抵抗比に応じた電圧を生成できることが分かる。ところで、周知のように、バイポーラ・トランジスタのベース・エミッタ間電圧Ｖbeは負の温度特性を有する。従って、図１０の電圧レギュレータの出力電圧Ｖregは、何もしなければ温度変化に応じて変動する（温度が高くなるほどＶregは低くなる）こととなる。
【００４３】
しかるに、図１０の実施例においては、定電圧回路１１１の抵抗Ｒ１と並列に直列形態のスイッチＭＯＳトランジスタＭ３および抵抗Ｒ３が接続されており、スイッチＭＯＳトランジスタＭ３のオン・オフ状態に応じて発生される電圧Ｖａが２段階に切り替わるように構成されている。これにより、スイッチＭＯＳトランジスタＭ３のオン・オフ状態に応じて電圧レギュレータの出力電圧Ｖregも段階的に切り替わることとなる。
【００４４】
具体的には、スイッチＭＯＳトランジスタＭ３がオンされると、上記Ｖregの式において抵抗Ｒ１の値ｒ１が小さくなったのと同じことであるので、電圧Ｖａは下がり電圧レギュレータの出力電圧Ｖregは低くなる。そこで、ある適当な温度Ｔｃ未満ではスイッチＭＯＳトランジスタＭ３をオン状態にさせて出力電圧Ｖregを低くし、ある適当な温度Ｔｃ以上ではＭ３をオフ状態にさせて出力電圧Ｖregを高くする。
【００４５】
これにより、電圧レギュレータの出力電圧Ｖregは、図１１に実線で示すように、温度が高くなるにつれて下がるが、温度Ｔｃでステップ状に増加し再び徐々に下がるように変化させることができる。その結果、スイッチＭＯＳトランジスタＭ３の切替えを行なわないと、図１１に破線で示すように、電圧レギュレータの出力電圧Ｖregが温度の上昇に伴って大きく下がるのに対し、スイッチＭＯＳトランジスタＭ３の切替えを行なうことで、電圧レギュレータの出力電圧Ｖregの温度に対する変動量を少なくすることができる。
【００４６】
図１０の電圧レギュレータの温度検出部１２０は、上記スイッチＭＯＳトランジスタＭ３の切替え信号を生成するために設けられたものである。
この実施例の温度検出部１２０は、ＭＯＳトランジスタＭ７〜Ｍ９からなるバイアス回路１２１と、エミッタサイズが異なるバイポーラ・トランジスタＱ６，Ｑ７と該Ｑ６，Ｑ７のコレクタ電流を供給するカレントミラーＭＯＳトランジスタＭ１０，Ｍ１１とＱ６，Ｑ７のエミッタと接地点との間に接続された抵抗Ｒ６，Ｒ７とからなる差動回路１２２と、Ｑ７のコレクタ電圧に応じた電流を流すバイポーラ・トランジスタＱ８と抵抗Ｒ８とからなるエミッタフォロワ回路１２３ａおよびＱ６のコレクタ電圧に応じた電流を流すＭＯＳトランジスタＭ１２と抵抗Ｒ９からなるソースフォロワ回路１２３ｂと、Ｍ１２のドレイン電圧とＱ８のエミッタ電圧をそれぞれベースに受け互いにエミッタが結合されて差動動作するバイポーラ・トランジスタＱ９，Ｑ１０およびＱ９，Ｑ１０のコレクタに接続されたカレントミラーＭＯＳトランジスタＭ１３〜Ｍ１７、Ｍ１３，Ｍ１７と直列に接続され互いのゲート端子が結合されることでカレントミラーを構成しているＭＯＳトランジスタＭ１７，Ｍ１８からなる電圧比較回路１２４と、ヒステリシス特性を有するインバータ回路１２５などから構成されている。なお、温度検出部１２０のトランジスタＱ６とＱ７はエミッタサイズが８：１となるように設定されている。
【００４７】
図１０の温度検出回路は、トランジスタＱ６，Ｑ７に流れるコレクタ電流をそれぞれＩ１，Ｉ２、Ｑ８のエミッタ側の電圧をＶｃ、Ｍ１２のドレイン電圧をＶｄ、抵抗Ｒ９に流れる電流をＩ３、抵抗Ｒ６，Ｒ７，Ｒ９の抵抗値をｒ６，ｒ７，ｒ９とおくと、
Ｉ１＝（ＶbeQ7−ＶbeQ6）／ｒ６
Ｖｃ＝（Ｉ１＋Ｉ２）・ｒ７＋ＶbeQ7
Ｖｄ＝Ｉ３・ｒ９
で表わされる。ここで、カレントミラー接続されているＭＯＳトランジスタＭ１０，Ｍ１１，Ｍ１２のサイズが同一であるとすると、Ｉ１＝Ｉ２＝Ｉ３となる。このとき、Ｑ６，Ｑ７に着目すると、ＶbeQ7＝ＶbeQ6＋Ｉ１・ｒ６である。これより、Ｉ１＝（ＶbeQ7−ＶbeQ6）／ｒ６となる。よって、Ｖｃ，Ｖｄは、次式のように変形される。
Ｖｃ＝２Ｉ１・ｒ７＋ＶbeQ7
＝｛２（ＶbeQ7−ＶbeQ6）・ｒ７／ｒ６｝＋ＶbeQ7    ……式３．１
Ｖｄ＝（ＶbeQ7−ＶbeQ6）・ｒ９／ｒ６                  ……式３．２
【００４８】
ところで、バイポーラ・トランジスタＱ６，Ｑ７のベース・エミッタ間電圧であるＶbeQ6，ＶbeQ7は負の温度特性を有する。しかも、この実施例では、Ｑ６，Ｑ７はエミッタサイズが８：１となるように設定されている。従って、それらのベース・エミッタ間電圧の絶対値は、｜ＶbeQ6｜<｜ＶbeQ7｜である。よって、上式の（ＶbeQ7−ＶbeQ6）は正となる。故に、式３．１において、第１項の温度係数の絶対値と第２項の温度係数の絶対値が等しくなるように、抵抗Ｒ６，Ｒ７の抵抗値ｒ６，ｒ７を設定すれば、電圧Ｖｃの温度係数を「０」に近づけることができる。
一方、式３．２より、電圧Ｖｄの温度係数は抵抗Ｒ６とＲ９の抵抗比ｒ９／ｒ６を変更することによって調整できることが分かる。
【００４９】
本実施例の温度検出回路においては、抵抗Ｒ６，Ｒ７の抵抗値ｒ６，ｒ７を適宜設定することにより、電圧Ｖｃの温度係数を「０」に近づけるとともに、抵抗Ｒ６とＲ９の抵抗比ｒ９／ｒ６を適宜調整することで、図１１のように、４０℃近傍で電圧ＶｃとＶｄが交差するように設定されている。
【００５０】
電圧比較回路１２４は電圧ＶｄとＶｃの大小を比較し、ＶｄがＶｃよりも高くなると出力電圧がへんかし、それによりインバータ１２５の出力がハイレベルに変化して、レギュレータ部１１０内のＭＯＳトランジスタＭ３をオフ状態にさせるように構成されている。抵抗Ｒ６とＲ９の抵抗比ｒ９／ｒ６を変更することで、Ｍ３がオンからオフに切り替わる温度を任意に設定することができる。
【００５１】
なお、本実施例の温度検出回路は、温度検出部１２０でノイズが発生するおそれがあるが、そのノイズはインバータ１２５で遮断され、電圧レギュレータ部１１０へ伝達されることがない。そのため、電圧レギュレータにより生成された電圧で動作する回路の特性を劣化させるのを防止することができる。なお、電圧比較回路１２４にヒステリシス特性を与えることで、温度ゆらぎでスイッチＭＯＳトランジスタＭ３がオン・オフを繰り返すことがないようにすることもできる。
【００５２】
本実施例では、電圧レギュレータにより生成される電圧を温度に応じて２段階に切り替えるように構成された回路について説明したが、例えば図１０のレギュレータ部１１０内のスイッチＭＯＳトランジスタＭ３および抵抗Ｒ３を複数組設けるとともに、温度検出部１２０内のＭＯＳトランジスタＭ１２と抵抗Ｒ９からなるソースフォロワ回路１２３ｂと差動トランジスタ対Ｑ９，Ｑ１０からなる比較回路を複数組設けることにより、電圧レギュレータにより生成される電圧を温度に応じて、例えば図１２に示すように、多段階に切り替えることができるように構成することが可能である。
【００５３】
図１３に本実施例の電圧レギュレータの変形例を示す。この変形例は、温度検出部１２０内のＭＯＳトランジスタＭ８のソース端子と電源電圧端子Ｖｃｃとの間、Ｍ１０のゲート・ドレイン間、Ｍ１０とＭ１２のゲート端子間に、それぞれノーマリオン状態のスイッチ素子ＳＷ１，ＳＷ２，ＳＷ３を設け、またＭ１０，Ｍ１１のゲート端子と電源電圧端子Ｖｃｃとの間と、Ｍ１２のゲート端子と電源電圧端子Ｖｃｃとの間に、それぞれノーマリオフ状態のスイッチ素子ＳＷ４，ＳＷ５を設けたものである。かかるスイッチ素子を設けることにより、ＰＬＬ回路の起動時等、温度情報が必要なときにのみ温度検出回路１２０を動作させて、それ以外は回路を停止させておくことで消費電力を低減させることができる。ノーマリオフ状態のスイッチ素子ＳＷ４，ＳＷ５は、回路の非動作時に内部ノードの電位がフローティングになって貫通電流が流れるのを防止するためのものである。
【００５４】
また、この変形例では、図１０の実施例におけるインバータ回路１２５の代わりに、温度検出回路１２０の出力をラッチするフリップフロップ１２６が設けられている。このフリップフロップ１２６によりＶＣＯが起動される直前の温度検出回路１２０の出力をラッチして保持することで、ＶＣＯの起動後に温度検出回路１２０の出力が温度ゆらぎで変化してＶＣＯの動作が不安定になるのを回避することができる。
【実施例３】
【００５５】
図１４には、上記実施例の電圧レギュレータからの電圧を受けて動作する位相比較回路の実施例を示す。この実施例の位相比較回路２３６は、信号比較部(左側の回路)３６１と出力部(右側の回路)３６２とからなる。信号比較部３６１は、図１４に示すように、差動回路が縦積みにされた構成を備えており、下段の差動トランジスタ対Ｑ３１，Ｑ３２のエミッタ側に定電流用トランジスタＱ３０が、またＱ３１，Ｑ３２のコレクタ側に差動トランジスタ対Ｑ３３，Ｑ３４；Ｑ３５，Ｑ３６が接続されている。そして、Ｑ３３とＱ３５はコレクタが結合されて共通の負荷トランジスタＱ３７に接続され、Ｑ３４とＱ３６もコレクタが結合されて共通の負荷トランジスタＱ３８に接続されている。
【００５６】
この実施例では、下段の差動トランジスタ対Ｑ３１，Ｑ３２のベース端子に差動の基準信号φref，／φrefが入力され、上段の差動トランジスタ対Ｑ３３〜Ｑ３６のうちＱ３３とＱ３６のベース端子にＶＣＯからの信号φTXが、またＱ３４とＱ３５のベース端子にφTXの逆相信号／φTXが入力され、φrefとφTXの位相差に応じた電圧がＱ３３〜Ｑ３６のコレクタに発生する。
【００５７】
出力部３６２は、上記信号比較部の負荷トランジスタＱ３７とカレントミラー接続されたトランジスタＱ４１，Ｑ４４と、負荷トランジスタＱ３８とカレントミラー接続されたトランジスタＱ４２，Ｑ４３と、Ｑ４１〜Ｑ４４とそれぞれ直列に接続されたトランジスタＱ４５〜Ｑ４８と、Ｑ４５〜Ｑ４８のベース端子にバイアス電圧を与えるトランジスタＱ４９，Ｑ５０などから構成されている。トランジスタＱ４５とＱ４６はベースが共通接続され、またトランジスタＱ４７とＱ４８もベースが共通接続され、Ｑ４９とＱ５０はコレクタが電源電圧端子に、またベースがＱ４１，Ｑ４３のコレクタに接続され、Ｑ４９のエミッタからＱ４５とＱ４６の共通ベースに対して、またＱ５０のエミッタからＱ４７とＱ４８の共通ベースに対してそれぞれバイアス電圧が印加されるようにされている。
【００５８】
この実施例の位相比較回路は、トランジスタＱ４１とＱ４４のエミッタサイズ比およびトランジスタＱ４２とＱ４３のエミッタサイズ比がそれぞれ１０：９のような比に設定されている。トランジスタＱ４５とＱ４６のエミッタサイズ、またＱ４７とＱ４８のエミッタサイズは同一である。これにより、Ｑ４４，Ｑ４８にはＱ４２，Ｑ４６に流れる電流の９／１０の電流が流される。
【００５９】
さらに、Ｑ４８のベースにＱ４２のベースに入力される信号と同相の信号が、またＱ４４のベースにＱ４１のベースに入力される信号と同相の信号が入力され、Ｑ４２とＱ４８、Ｑ４６とＱ４４が、それぞれ同相で制御される。よって、トランジスタＱ４２が図６の定電流源Ｉ１１に相当し、Ｑ４６が定電流源Ｉ１２に相当する。また、トランジスタＱ４４が定電流源Ｉ２１に相当し、Ｑ４８が定電流源Ｉ２２に相当する。このように構成された図１４の実施例の位相比較回路は、レギュレータ部１１０から供給される電源電圧依存性および温度依存性の少ない電圧Ｖregを電源電圧として動作するため、ループフィルタを充放電する定電流源の電流値を、電源電圧変動や温度変化に対して一定に保持することが可能となる。
【実施例４】
【００６０】
次に、前記実施例のループフィルタおよび位相比較回路を備えたＰＬＬを送信用ＰＬＬとして適用した高周波ＩＣ（ＲＦ−ＩＣ）および無線通信システムの構成例を、図１５を用いて説明する。
【００６１】
図１５に示されているように、この実施例の無線通信システムは信号電波の送受信用アンテナ４００、送受信切り替え用のスイッチ４１０、受信信号から不要波を除去するＳＡＷフィルタなどからなるバンドパスフィルタ４２０ａ〜４２０ｄ、送信信号を増幅する高周波電力増幅回路（パワーモジュール）４３０、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００、送信データをＩ，Ｑ信号に変換したり高周波ＩＣ２００を制御したりするベースバンド回路３００などで構成される。この実施例では、高周波ＩＣ２００とベースバンド回路３００は、各々別個の半導体チップ上に半導体集積回路として構成されている。
【００６２】
特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の通信方式による４つの周波数帯の信号の変復調が可能に構成されている。また、これに応じて、バンドパスフィルタは、ＧＳＭ８５０の周波数帯の受信信号を通過させるフィルタ４２０ａと、ＧＳＭ９００の周波数帯の受信信号を通過させるフィルタ４２０ｂと、ＤＣＳ１８００の周波数帯の受信信号を通過させるフィルタ４２０ｃと、ＰＣＳ１９００の周波数帯の受信信号を通過させるフィルタ４２０ｄとが設けられている。
【００６３】
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路とで構成される。
【００６４】
受信系回路ＲＸＣは、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の各周波数帯の受信信号をそれぞれ増幅するロウノイズアンプ２１０ａ〜２１０ｄと、高周波発振回路（ＲＦＶＣＯ）２５０で生成された局部発振信号φRFを分周し互いに９０°位相がずれた直交信号を生成する分周移相回路２１１と、ロウノイズアンプ２１０ａ〜２１０ｄで増幅された受信信号に分周移相回路２１１で生成された直交信号をミキシングすることによりＩ信号とＱ信号の復調およびダウンコンバートを行なうミキサ回路２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンドＬＳＩ３００へ出力する各周波数帯に共通の高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットをキャンセルするためのオフセットキャンセル回路２１３などからなる。
【００６５】
高利得増幅部２２０Ａは、複数のロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４と利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３とが交互に直列形態に接続され、最終段にアンプＡＭＰ１が接続された構成を有しており、復調されたI信号を、不要波を除去しつつ所定の振幅レベルまで増幅する。高利得増幅部２２０Ｂも同様に、複数のロウパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４と利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３とが交互に直列形態に接続され、最終段にアンプＡＭＰ２が接続された構成を有しており、復調されたＱ信号を所定の振幅レベルまで増幅する。
【００６６】
オフセットキャンセル回路２１３は、各利得制御アンプＰＧＡ１１〜ＰＧＡ２３に対応して設けられ入力端子間を短絡した状態におけるそれらの出力電位差をディジタル信号に変換するＡ／Ｄ変換回路（ＡＤＣ）と、これらのＡ／Ｄ変換回路による変換結果に基づき、対応する利得制御アンプＰＧＡ１１〜ＰＧＡ２３の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤ／Ａ変換回路（ＤＡＣ）と、これらのＡ／Ｄ変換回路（ＡＤＣ）とＤ／Ａ変換回路（ＤＡＣ）を制御してオフセットキャンセル動作を行なわせる制御回路などから構成される。
【００６７】
送信系回路ＴＸＣは、例えば６４０ＭＨｚのような中間周波数の発振信号φIFを生成する発振回路（ＩＦＶＣＯ）２３０と、該発振回路２３０で生成された発振信号φIFを分周しかつ互いに９０°位相がずれた直交信号を生成する移相分周回路２３２と、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかけるミキサからなる変調回路２３３ａ，２３３ｂと、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φTXを発生する送信用発振回路（ＴＸＶＣＯ）２４０ａ，２４０ｂと、送信用発振回路２４０ａ，２４０ｂから出力される送信信号φTXをカプラ等で抽出したフィードバック信号と高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φRFを分周した信号φRF’とを合成することでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３５ａと、該オフセットミキサ２３５ａの出力と前記加算器２３４で合成された信号TXIFとを比較して周波数差および位相差を検出する位相比較器２３６と、該位相検出回路２３６の出力に応じた電圧を生成するチャージポンプ&ループフィルタ２３７と、ＴＸＶＣＯ２４０ａ，２４０ｂの差動出力をシングルの信号に変換して出力するバッファ回路２３８ａ，２３８ｂなどから構成されている。
【００６８】
送信用発振回路２４０ａ，２４０ｂのうち一方はＧＳＭ用の８５０〜９００ＭＨｚ帯の信号を生成する回路、他方はＤＣＳおよびＰＣＳ用の１８００〜１９００ＭＨｚ帯の信号を生成する回路である。
【００６９】
また、この実施例の高周波ＩＣ２００のチップ上には、チップ全体を制御する制御回路２６０と、前記高周波用発振回路（ＲＦＶＣＯ）２５０と共にＲＦ用ＰＬＬ回路を構成するＲＦシンセサイザ２６１と、前記中間周波数の発振回路（ＩＦＶＣＯ）２３０と共にＩＦ用ＰＬＬ回路を構成するＩＦシンセサイザ２６２と、これらのシンセサイザ２６１および２６２の基準信号となるクロック信号φrefを生成する基準発振回路（ＴＣＸＯ）２６４とが設けられている。シンセサイザ２６１および２６２は、それぞれ位相比較回路とチャージポンプとループフィルタなどで構成される。
【００７０】
なお、基準発振信号φrefは周波数精度の高いことが要求されるため、基準発振回路２６４には外付けの水晶振動子が接続される。基準発振信号φrefとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。かかる周波数の水晶振動子は汎用部品であり容易に手に入れることができるためである。
【００７１】
制御回路２６０には、コントロールレジスタが設けられ、このレジスタにはベースバンドＩＣ３００からの信号に基づいて設定が行なわれる。具体的には、ベースバンドＩＣ３００から高周波ＩＣ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてロードイネーブル信号ＬＥＮとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンドＩＣ３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタにセットする。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。ベースバンドＩＣ３００はマイクロプロセッサなどから構成される。データ信号ＳＤＡＴＡには、ベースバンドＩＣ３００から高周波ＩＣ２００へ与えるコマンドが含まれる。
【００７２】
この実施例では、位相検出回路２３６と、チャージポンプ&ループフィルタ２３７、送信用発振回路（ＴＸＶＣＯ）２４０ａ，２４０ｂおよびオフセットミキサ２３５によって周波数変換を行なう送信用ＰＬＬ回路（ＴＸＰＬＬ）が構成される。本実施例のマルチバンド方式の無線通信システムでは、例えばベースバンドＩＣ３００からの指令によって制御回路２６０が、送受信時に高周波用発振回路２５０の発振信号の周波数φRFを、使用するチャネルに応じて変更すると共に、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて、オフセットミキサ２３５に供給される信号の周波数を変更することによって送信周波数の切り替えが行なわれる。
【００７３】
一方、高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数は、受信モードと送信モードとで異なる値に設定される。高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数ｆRFは、送信モードでは、例えばＧＳＭ８５０の場合３６１６〜３７１６ＭＨｚに、ＧＳＭ９００の場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、この発振周波数ｆRFが分周回路でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてオフセットミキサ２３５ａ，２３５ｂに供給される。
【００７４】
オフセットミキサ２３５ａは、ＲＦＶＣＯ２５０からの発振信号φRFと送信用発振回路（ＴＸＶＣＯ）ＴＸＶＣＯ２４０ａ，２４０ｂからの送信用発振信号φTXの周波数の差（ｆRF−ｆTX）に相当する信号を出力し、この差信号の周波数が変調信号TXIFの周波数と一致するように送信用ＰＬＬ（ＴＸＰＬＬ）が動作する。言いかえると、ＴＸＶＣＯ２４０ａ，２４０ｂは、ＲＦＶＣＯ２５０からの発振信号φRFの周波数（ＧＳＭの場合はｆRF／４，ＤＣＳとＰＣＳの場合はｆRF／２）と変調信号TXIFの周波数との差に相当する周波数で発振するように制御される。
【００７５】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では２次のループフィルタに適用した場合について説明したが、３次のループフィルタに対しても適用することができる。
【産業上の利用可能性】
【００７６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である無線通信システムを構成する送信用ＰＬＬとそれを内蔵した高周波ＩＣに適用したものを説明したが、本発明はそれに限定されるものでなく、ＲＦ−ＰＬＬやＩＦ−ＰＬＬ、さらにはＰＬＬ回路を内蔵した半導体集積回路一般に広く利用することができる。
【図面の簡単な説明】
【００７７】
【図１】従来のＰＬＬループ上に設けられている２次のループフィルタの構成例を示す回路図である。
【図２】図１のループフィルタの周波数特性を示す特性図である。
【図３】従来の２次のループフィルタの他の構成例を示す回路図である。
【図４】図３のループフィルタの実際の回路を示す回路構成図である。
【図５】図３のループフィルタの周波数特性を示す特性図である。
【図６】本発明に係る２次のループフィルタの実施例を示す回路図である。
【図７】本発明の他の実施例のループフィルタとそれを用いたＰＬＬループの構成例を示す回路構成図である。
【図８】本発明のさらに他の実施例のループフィルタとそれを用いたＰＬＬループの構成例を示す回路構成図である。
【図９】本発明の実施例のループフィルタを用いたＰＬＬループの他の構成例を示す回路構成図である。
【図１０】送信用発振回路（ＴＸＶＣＯ）に電源電圧を供給する電圧レギュレータの実施例を示す回路図である。
【図１１】図１０の実施例の電圧レギュレータの出力電圧と温度検出回路内の内部ノードの電位の温度依存性を示す温度特性図である。
【図１２】図１０の実施例の電圧レギュレータの変形例における出力電圧の温度依存性を示す温度特性図である。
【図１３】図１０の実施例の電圧レギュレータの温度検出部の他の構成例を示す回路図である。
【図１４】実施例の電圧レギュレータからの電圧を受けて動作する位相比較回路の実施例を示す回路図である。
【図１５】実施例のループフィルタおよび位相比較回路を備えたＰＬＬを送信用ＰＬＬとして適用した高周波ＩＣ（ＲＦ−ＩＣ）および無線通信システムの構成例を示すブロック図である。
【符号の説明】
【００７８】
１１０  レギュレータ部
１２０  温度検出部
２００  高周波ＩＣ２００
２１０ａ〜２１０ｄ  ロウノイズアンプ
２２０Ａ，２２０Ｂ  高利得増幅回路
２３０，２５０  発振回路
２３３ａ，２３３ｂ,２５０  ミキサ
２３６  位相比較回路
２３７  チャージポンプ&ループフィルタ
２４０ａ，２４０ｂ  送信用発振回路（ＴｘＶＣＯ）
３００  ベースバンド回路
４００  アンテナ
４１０  送受信切り替え用スイッチ
４２０ａ〜４２０ｄ  高周波フィルタ
４３０  高周波電力増幅回路（パワーモジュール）
【図１】
2005184771.tif 000004
【図２】
2005184771.tif 000005
【図３】
2005184771.tif 000006
【図４】
2005184771.tif 000007
【図５】
2005184771.tif 000008
【図６】
2005184771.tif 000009
【図７】
2005184771.tif 000010
【図８】
2005184771.tif 000011
【図９】
2005184771.tif 000012
【図１０】
2005184771.tif 000013
【図１１】
2005184771.tif 000014
【図１２】
2005184771.tif 000015
【図１３】
2005184771.tif 000016
【図１４】
2005184771.tif 000017
【図１５】
2005184771.tif 000018