(57)【要約】【課題】  良好な性能および品質を有する光電変換装置を、簡易な製造装置により、低コストでかつ高効率に、繰り返し歩留まりよく、製造できるシリコン系薄膜光電変換装置の製造方法を提供する。【解決手段】  本発明のシリコン系薄膜光電変換装置の製造方法は、ｐ型半導体層と、ｉ型の微結晶シリコン系光電変換層と、ｎ型半導体層との積層構造を有するシリコン系薄膜光電変換装置をプラズマＣＶＤ法により製造する方法であって、ｐ型半導体層と、ｉ型の微結晶シリコン系光電変換層と、ｎ型半導体層とを同一のプラズマＣＶＤ成膜室内で順に引続いて基板上に形成する工程と、基板を成膜室から搬出する工程と、ｐ型半導体層と、ｉ型の微結晶シリコン系光電変換層と、ｎ型半導体層とを形成する次工程における、カソード上および／または成膜室内のｎ型残留不純物による影響を除去する工程とを備えることを特徴とする。【選択図】        図１
2005123466.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型半導体層と、ｉ型の微結晶シリコン系光電変換層と、ｎ型半導体層との積層構造を有するシリコン系薄膜光電変換装置をプラズマＣＶＤ法により製造する方法であって、
ｐ型半導体層と、ｉ型の微結晶シリコン系光電変換層と、ｎ型半導体層とを同一のプラズマＣＶＤ成膜室内で順に引続いて基板上に形成する工程と、
前記基板を成膜室から搬出する工程と、
ｐ型半導体層と、ｉ型の微結晶シリコン系光電変換層と、ｎ型半導体層とを形成する次工程における、カソード上および／または成膜室内のｎ型残留不純物による影響を除去する工程
とを備えることを特徴とするシリコン系薄膜光電変換装置の製造方法。
【請求項２】
前記ｐ型半導体層の厚さは２ｎｍ以上５０ｎｍ以下であり、前記ｉ型の微結晶シリコン系光電変換層の厚さは０．５μｍ以上２０μｍ以下であり、前記ｎ型半導体層の厚さは２ｎｍ以上５０ｎｍ以下であることを特徴とする請求項１に記載のシリコン系薄膜光電変換装置の製造方法。
【請求項３】
ｎ型残留不純物による影響を除去する前記工程は、水素ガスと、不活性ガスと、フッ素系のクリーニングガスとからなる群より選ばれる少なくとも１種のガスをプラズマ分解して行なうことを特徴とする請求項１に記載のシリコン系薄膜光電変換装置の製造方法。
【請求項４】
ｎ型残留不純物による影響を除去する前記工程は、
ｎ層をエッチング除去する工程と、
ｉ層を、厚さ１０ｎｍ以上で、ｉ層の厚さ１／２以下の範囲でエッチング除去する工程
とを備えることを特徴とする請求項１に記載のシリコン系薄膜光電変換装置の製造方法。
【請求項５】
カソード上の残留不純物の積算膜厚が１０μｍ以上１０００μｍ以下であるときに、水素ガスと、不活性ガスと、フッ素系のクリーニングガスとからなる群より選ばれる少なくとも１種のガスをプラズマ分解することにより、カソード上の残留不純物を除去する工程を備えることを特徴とする請求項１に記載のシリコン系薄膜光電変換装置の製造方法。
【請求項６】
前記ｐ型半導体層は、基板の下地温度が５５０℃以下であり、成膜室内に導入する原料ガスがシラン系ガスと、水素ガスを含む希釈ガスとを有し、シラン系ガスに対する希釈ガスの流量が１００倍以上の条件で形成することを特徴とする請求項１に記載のシリコン系薄膜光電変換装置の製造方法。
【請求項７】
前記ｐ型半導体層の導電型決定不純物原子は、ボロンまたはアルミニウムであることを特徴とする請求項１に記載のシリコン系薄膜光電変換装置の製造方法。
【請求項８】
前記ｉ型の微結晶シリコン系光電変換層は、基板の下地温度が５５０℃以下であり、成膜室に導入する原料ガスがシラン系ガスと希釈ガスとを有し、シラン系ガスに対する希釈ガスの流量が３０倍以上１００倍以下であり、ラマン分光法により測定される４８０ｎｍ−１と５２０ｎｍ−１のピーク強度比Ｉ５２０／Ｉ４８０が５〜１０の条件で形成することを特徴とする請求項１に記載のシリコン系薄膜光電変換装置の製造方法。
【請求項９】
前記ｎ型半導体層の導電型決定不純物原子は、リンであることを特徴とする請求項１に記載のシリコン系薄膜光電変換装置の製造方法。
【請求項１０】
前記ｎ型半導体層は、基板の下地温度が５５０℃以下であり、成膜室に導入する原料ガス中のシリコンに対するリンの含有率が０．１原子％以上５原子％以下の条件で形成することを特徴とする請求項１に記載のシリコン系薄膜光電変換装置の製造方法。
【請求項１１】
請求項１〜１０のいずれかに記載の方法により製造された微結晶シリコン系光電変換層を含む光電変換装置の少なくとも１つに、非晶質シリコン系光電変換層を含む光電変換装置の少なくとも１つを積層することを特徴とする積層型シリコン系薄膜光電変換装置の製造方法。
【請求項１２】
請求項１〜１１に記載の方法により製造されたシリコン系薄膜光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、良好な性能を有するシリコン系薄膜光電変換装置の製造方法に関し、特に、生産コストおよび生産効率が飛躍的に改善したシリコン系薄膜光電変換装置の製造方法に関するものである。なお、本明細書において、「多結晶」と「微結晶」の用語は、部分的に非晶質状態を含むものを意味するものとする。
【背景技術】
【０００２】
近年、たとえば、多結晶シリコンまたは微結晶シリコンのような結晶性シリコンを含む薄膜を利用した太陽電池の開発および生産量の拡大が世界的に注目されている。この太陽電池の大きな特徴は、大面積の安価な基板上に、プラズマＣＶＤ装置またはスパッタ装置のような成膜装置を用いて、半導体膜または金属電極膜を積層させ、その後、レーザパターニングなどを用いて、同一基板上に作製した太陽電池セルを分離接続させることにより、太陽電池の低コスト化と高性能化を両立させることができる点である。しかしながら、そのような製造工程においては、デバイス作製の基幹装置であるＣＶＤ装置に代表される製造装置の高コスト化による太陽電池の製造コストの高まりが、大規模な普及に対する障壁のひとつとなっている。
【０００３】
従来から、太陽電池の生産装置としては、複数の成膜室（チャンバとも呼ばれる。）を直線状に連結したインライン方式、または中央に中間室を設け、その周りに複数の成膜室を配置するマルチチャンバ方式が採用されている。しかし、インライン方式では、基板搬送の動線が直線状であるため、部分的にメンテナンスの必要が生じた場合でも、装置全体を停止させなければならない。たとえば、最もメンテナンスが必要とされるｉ層の形成を複数含んでいるため、ｉ層を形成する１つの成膜室にメンテナンスが必要となった場合でも、生産ライン全体が停止させられるという難点がある。
【０００４】
一方、マルチチャンバ方式は、成膜されるべき基板が中間室を経由して各成膜室に移動させられる方式であり、それぞれの成膜室と中間室との間に気密を維持し得る可動仕切りが設けられているため、ある１つの成膜室に不都合が生じた場合でも、他の成膜室は使用可能であり、生産が全体的に停止させられるということはない。しかし、このマルチチャンバ方式の生産装置では、中間室を介した基板の動線が複数あり、中間室の機械的な構造が複雑になることは避けられない。たとえば、中間室と各成膜室との間の気密性を維持しつつ基板を移動させる機構が複雑であって高価になる。また、中間室の周りに配置される成膜室の数が空間的に制限されるという問題もある。
【０００５】
このような問題点を鑑みて、ｐ型半導体層、ｉ型の微結晶シリコン系光電変換層およびｎ型半導体層が、同一のプラズマＣＶＤ成膜室内で順に引続いて形成され、かつｐ型半導体層は、成膜室内の圧力が６６７Ｐａ以上の条件で形成されることを特徴とするシリコン系薄膜光電変換装置の製造方法が提案されている（特許文献１参照）。この方法によれば、良好な性能および品質を有する光電変換装置を簡易な装置により低コストかつ高効率で製造できるとある。しかしながら、この製造方法では、目標とする生産性向上を求めて、この方法で同一成膜室内で繰り返し、ｐ型半導体層、ｉ型の微結晶シリコン系光電変換層およびｎ型半導体層（以下、「ｐｉｎ層」ともいう。）の形成を行なった際、カソード上および成膜室内に、前工程のｎ層形成時に成膜室内に残留したｎ型ドーパントの影響を、ｐ層およびｉ層の初期の形成時に受ける事態が避けられないという問題がある。
【０００６】
たとえば、ｐ層に対するｎ型ドーパントの影響としては、ｎ型ドーパントがｐ型ドーパントの働きを弱めるため、太陽電池を作製する上で必要なｐ型の空間電荷の確保ができなくなる。これにより、従来の良好なｐ層作製条件を用いた場合においても、開放電圧や極性因子の低下といった太陽電池の諸パラメータに悪影響を及ぼす。また、ｎ型ドーパントのｉ層への影響に関しては、残留ｎ型ドーパントのｉ層中への拡散が、ｉ層中の再結合準位を増加させ、内部電界を弱めることにより、太陽電池の短波長感度の大幅な低下をもたらすことも知られている（特許文献２参照）。
【特許文献１】特開２０００−２５２４９５号公報
【特許文献２】特開２０００−２４３９９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、良好な性能および品質を有する光電変換装置を、簡易な製造装置により、低コストでかつ高効率に製造できるシリコン系薄膜光電変換装置の製造方法を提供することにある。また、繰り返して使用でき、シリコン系薄膜光電変換装置を歩留まりよく製造できる方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明のシリコン系薄膜光電変換装置の製造方法は、ｐ型半導体層と、ｉ型の微結晶シリコン系光電変換層と、ｎ型半導体層との積層構造を有するシリコン系薄膜光電変換装置をプラズマＣＶＤ法により製造する方法であって、ｐ型半導体層と、ｉ型の微結晶シリコン系光電変換層と、ｎ型半導体層とを同一のプラズマＣＶＤ成膜室内で順に引続いて基板上に形成する工程と、基板を成膜室から搬出する工程と、ｐ型半導体層と、ｉ型の微結晶シリコン系光電変換層と、ｎ型半導体層とを形成する次工程における、カソード上および／または成膜室内のｎ型残留不純物による影響を除去する工程とを備えることを特徴とする。
【０００９】
また、本発明のシリコン系薄膜光電変換装置の製造方法は、上述の方法により製造された微結晶シリコン系光電変換層を含む光電変換装置の少なくとも１つに、非晶質シリコン系光電変換層を含む光電変換装置の少なくとも１つを積層することを特徴とする積層型シリコン系薄膜光電変換装置の製造方法である。さらに、本発明のシリコン系薄膜光電変換装置は、かかる方法により製造されたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、同一のプラズマＣＶＤ成膜室を利用して、繰り返しｐｉｎ構造を有する薄膜の形成が可能であり、光電変換特性が良好なシリコン系薄膜光電変換装置を低コストで高効率に製造することができる。
【発明を実施するための最良の形態】
【００１１】
本発明のシリコン系薄膜光電変換装置の製造方法は、ｐ型半導体層と、ｉ型の微結晶シリコン系光電変換層と、ｎ型半導体層とを同一のプラズマＣＶＤ成膜室内で順に引続いて基板上に形成する工程と、基板を成膜室から搬出する工程と、ｐ型半導体層と、ｉ型の微結晶シリコン系光電変換層と、ｎ型半導体層とを形成する次工程における、カソード上および／または成膜室内のｎ型残留不純物による影響を除去する工程とを備えることを特徴とする。同一成膜室内でｐｉｎ層を形成し、基板を搬出した後、ｎ型残留不純物を除去することによって、良好な品質および性能を有するｐｉｎ構造の光電変換装置を繰り返し製造することができる。
【００１２】
ｐｉｎ層の形成後、つぎの基板上に引き続き、ｐｉｎ層を順に形成すると、ｐ型半導体層およびｉ型光電変換層中へのｎ型残留不純物原子の混入は避けられない。つまり、ｐ型半導体層およびｉ型光電変換層の形成時に、成膜室の内壁面およびカソードなどに付着しているｎ型不純物原子が、ｐ型半導体層およびｉ型光電変換層内へ取り込まれる。しかし、本発明によれば、カソード上および／または成膜室内のｎ型残留不純物による、つぎのｐｉｎ層形成工程における影響を除去することにより、引き続き、再現性よく、ｐｉｎ層を形成することができる。
【００１３】
本発明のシリコン系薄膜光電変換装置の製造方法は、次工程において予定されているｐｉｎ層の形成時における、ｎ型残留不純物による影響を除去する工程を有することを特徴とする。かかる工程により、シングルチャンバ方式で光電変換装置を製造しても、ｎ型残留不純物による影響を除去することができ、ｐ型半導体層およびｉ型光電変換層中へのｎ型不純物原子の混入を大幅に抑制できる。このため、良好な品質および性能を有するｐｉｎ層を繰返し形成できるようになり、シングルチャンバ方式で製造できるため、インライン方式やマルチチャンバ方式よりも設備を簡略化し、低コスト化を図ることができる。
【００１４】
ｐ型半導体層の厚さは、ｉ型の微結晶シリコン系光電変換層に十分な内部電界を与える点で、２ｎｍ以上が好ましく、５ｎｍ以上がより好ましい。また、ｐ型半導体層の厚さは、非活性層の入射側の光吸収量を抑えることが必要である点で、５０ｎｍ以下が好ましく、３０ｎｍ以下がより好ましい。ｉ型の微結晶シリコン系光電変換層の厚さは、微結晶を含むシリコン系薄膜光電変換層として十分な機能を発揮させる点で、０．５μｍ以上が好ましく、１μｍ以上がより好ましい。また、ｉ型光電変換層の厚さは、装置の生産性を確保することが必要である点で、２０μｍ以下が好ましく、１５μｍ以下がより好ましい。ｎ型半導体層の厚さは、ｉ型光電変換層に十分な内部電界を与える点で、２ｎｍ以上が好ましく、５μｍ以上がより好ましい。また、ｎ型半導体層の厚さは、エッチング除去するｎ型残留不純物の量を減らし、残留ｎ型不純物を除去する操作が容易になる点で、５０ｎｍ以下が好ましく、３０ｎｍ以下がより好ましい。
【００１５】
ｎ型残留不純物による影響を除去する工程は、水素ガス、不活性ガスもしくはフッ素系のクリーニングガスのいずれか、またはこれらの任意の混合ガスをプラズマ分解することにより行なうことができる。かかる工程を設けることにより、ｐｉｎ層を繰返し形成し、また再現性良く光電変換装置を製造することができる。上記いずれのガスでもエッチング操作を好ましく行なうことができるが、ｎ型残留不純物のエッチング速度が比較的速い点で、３フッ化窒素をプラズマ分解して行なう操作が好ましい。不活性ガスとしては、個々のエッチング条件によっても異なるが、一般的には、アルゴンガスが好ましい。
【００１６】
ｎ型残留不純物による影響を除去する工程は、たとえば、成膜室内に堆積しているｎ層をエッチング除去した後、ｉ層を、好ましくは厚さ１０ｎｍ以上、より好ましくは厚さ１５ｎｍ以上、エッチング除去することにより行なう。エッチング除去するｉ層の厚さが１０ｎｍ未満では、ｉ層中に拡散しているｎ型残留不純物の影響を完全に除去するのが困難になる。また、本工程は、ｉ層の厚さの１／２以下の範囲でエッチング除去する態様が好ましく、ｉ層の厚さの１／３以下の範囲でエッチング除去する態様がより好ましい。ｉ層の厚さの１／２より厚くエッチングしようとすると、装置の処理能力を低下させるばかりでなく、下地に存在するｐ型残留不純物の影響も出始め、次工程で形成するｐ層のドーピング量が最適値よりずれる恐れがある。したがって、好ましくは、ｎ層とともにｉ層を５０ｎｍ程度エッチングすることにより、ｎ型残留不純物の影響を完全に除去する。ｎ型残留不純物の除去工程が終了した後、つぎの基板が搬入されて繰り返しｐｉｎ形成が可能となる。
【００１７】
複数回のｐｉｎ成膜工程を繰り返すと、カソードにエッチングされていない残留膜が、ｐｉｎ形成の回数分積層される。このまま、処理を継続していくと、積層された残留膜が内部応力により電極表面から剥離し、基板上のｐｉｎ形成層中に数μｍ径の粉として取り込まれることがあり、この粉は、上下の電極を短絡させる点欠陥を作り、光電変換装置の製品歩留まりが３０％以下にまで極端に低下する。そこで、ｐｉｎ成膜後、カソードからの膜剥離があるときは、カソード上の全残留膜を除去する態様が好ましい。また、カソードからの膜剥離がなくても、膜剥離が生じる前に、かかる欠陥の発生を未然に防止し、光電変換装置の製造歩留まりを維持する態様がより好ましい。膜剥離は、成膜条件や膜付着時の電極の表面状態によって大きく変動するが、プラズマＣＶＤ装置でシリコン系薄膜を作成する場合には、一般的に、カソード上の残留不純物の積算膜厚が１０μｍ以上１０００μｍ以下であるときに、膜剥離が生じやすい。したがって、カソード上の残留不純物の積算膜厚が、好ましくは１０μｍ以上８００μｍ以下であるときに、また、より好ましくは３００μｍ以上５００μｍ以下であるときに、カソード上の全残留膜を除去する態様が望ましい。
【００１８】
カソード上に積層された全残留膜の除去は、水素ガス、不活性ガス、フッ素系のクリーニングガスまたはこれらの任意の混合ガスをプラズマ分解することにより行なうことができるが、残留膜のエッチング速度が比較的速い点で、３フッ化窒素などのフッ素系のクリーニングガスを用いる態様が好ましい。たとえば、エッチングガスと希釈ガスに、濃度２０容積％で３フッ化窒素とアルゴンガスを導入し、１３３ｐａ以下の圧力でエッチングすることにより、１０ｎｍ／ｓ以上のエッチング速度が得られる。かかるクリーニング後、電極表面を安定化させるため、シリコン膜のプリデポを行ない、再びｐｉｎ層形成プロセスを継続することができる。
【００１９】
ｐ型半導体層は、基板の下地温度が５５０℃以下であり、成膜室内に導入する原料ガスが、シラン系ガスと、水素ガスを含む希釈ガスとを有し、シラン系ガスに対する希釈ガスの流量が１００倍以上の条件で形成する態様が好ましい。基板の下地温度を、好ましくは５５０℃以下とすることにより、ガラスなどの安価な材料を基板として用いることが可能となり、コストの低減を図ることができる。また、シラン系ガスに対する希釈ガスの流量を、好ましくは１００倍以上、より好ましくは１２０倍以上とすることにより、十分な結晶化率を得ることができる。また、クリーニング処理を行なった後でも、再現性良く、ｐ型半導体層を形成することができる。ｐ型半導体層の導電型決定不純物原子は、適宜、ボロンまたはアルミニウムなどから選択することができる。
【００２０】
同様に、ｉ型の微結晶シリコン系光電変換層は、基板の下地温度を、好ましくは５５０℃以下とすることにより、ガラスなどの安価な材料を基板として用いることができるようになる。また、成膜室内に導入する原料ガスは、シラン系ガスに対する希釈ガスの流量を、好ましくは３０倍以上とし、また、シラン系ガスに対する希釈ガスの流量を、好ましくは１００倍以下、より好ましくは８０倍以下とし、さらに、ラマン分光法で測定される４８０ｎｍ−１と５２０ｎｍ−１のピーク強度比Ｉ５２０／Ｉ４８０を、好ましくは５倍以上とし、また、Ｉ５２０／Ｉ４８０を、好ましくは１０倍以下とする態様が望ましい。かかる態様を選択することにより、十分な結晶化率を得ることができ、クリーニング処理を行なった後も、再現性良く、ｉ型光電変換層を形成することができる。
【００２１】
同様に、ｎ型半導体層は、基板の下地温度が好ましくは５５０℃以下とすることにより、ガラスなどの安価な基板を利用することができるようになる。ｎ型半導体層の導電型決定不純物原子としてはリンを選択することができ、リンを選択した場合の含有量は、十分なドーピング効果が得られる点で、原料ガス中のシリコンに対してリンを０．１原子％以上含有する態様が好ましく、０．３原子％以上含有すると態様がより好ましい。ここに、原子％とは、シリコンの原子数に対する、ドーピング元素の原子数の割合を百分率で表したものをいう。一方、リンの含有量の上限は、膜質の悪化が避けられないという点で、５原子％以下が好ましく、３原子％以下がより好ましい。
【００２２】
かかる微結晶シリコン系光電変換層を含む光電変換装置の少なくとも１つに、非晶質シリコン系光電変換層を含む光電変換装置の少なくとも１つを積層することによって、高い光電変換効率を有する積層型光電変換装置を得ることができる。また、上述した製造方法を利用して提供される本発明のシリコン系薄膜光電変換装置は、安価で、高性能である。
【００２３】
つぎに、本発明の実施の形態を図に基づいて説明する。図３には、本発明の製造方法により得られるシリコン系薄膜光電変換装置の典型的な例を示す。かかる光電変換装置は、透明基板１１上に、透明導電膜１０、ｐ型半導体層９、ｉ型の微結晶シリコン系光電変換層８、ｎ型半導体層７、導電膜６および金属電極５を順に形成されている。図２は、本発明で利用するプラズマＣＶＤ装置の概略図であり、加熱室１、成膜室２と取り出し室３を有し、基板は矢印４に沿って移動する。
【００２４】
図１は、本発明のシリコン系薄膜光電変換装置の製造方法の典型的な例を概略的に示すフローチャートである。最初に、ガラスなどからなる透明基板上に、透明導電膜が形成される。つぎに、ステップ（以下、ステップをＳと略す。）１において、基板をＣＶＤ装置に搬入する。透明導電膜は、たとえば、ＳｎＯ２よりなるものを使用するが、ＳｎＯ２以外に、ＩＴＯまたはＺｎＯなどの透明導電性酸化膜を形成することもできる。つぎに、Ｓ２において、プラズマＣＶＤ装置に搬入した基板は、加熱室で成膜温度に一定時間加熱保持される。その後、Ｓ３において、基板を成膜室に搬入し、つづいて、Ｓ４において、ｐｉｎ成膜が行なわれる。成膜室内では、まず透明導電膜上に、ｐ型半導体層がプラズマＣＶＤ法により形成される。このｐ型半導体層は、成膜室内における基板の下地温度が５５０℃以下の条件で、厚さ２ｎｍ以上５０ｎｍ以下の範囲で形成されることが好ましい。また、成膜室内に導入される原料ガスの主成分は、たとえば、シランガスなどのシラン系ガスと、たとえば水素ガスなどからなる希釈ガスであり、シラン系ガスに対する希釈ガスの流量を１００倍以上とし、ドーピングガスとしてジボランが用いる態様が好ましい。
【００２５】
このｐ型半導体層は、たとえば、導電型決定不純物原子としてボロンが０．０１原子％以上５原子％以下ドープされたｐ型非晶質もしくは微結晶のシリコン薄膜などとすることができる。しかし、ｐ型半導体層についてのこれらの条件は限定的なものではなく、不純物原子としては、たとえば、アルミニウムなども用いることができ、また、非晶質および微結晶のシリコンカーバイドまたは非晶質のシリコンゲルマニウムなどの合金材料からなる層を用いてもよい。また、ｐ型半導体層の厚さは、２ｎｍ以上５０ｎｍ以下の範囲内で任意に設定することができる。ｐ型半導体層は、多結晶のシリコン系薄膜または合金系薄膜であってもよく、また異なる複数の薄膜の積層とすることもできる。
【００２６】
ｐ型半導体層の形成後、同一の成膜室内で、ｐ型半導体層上に、ｉ型の微結晶シリコン系光電変換層とｎ型半導体層とが、この順にプラズマＣＶＤ法により形成される。ｉ型の微結晶シリコン系光電変換層は０．５μｍ以上２０μｍ以下の厚さで、また、ｎ型半導体層は２ｎｍ以上５０ｎｍ以下の厚さで形成されることが好ましい。このｉ型光電変換層は、基板の下地温度が５５０℃以下で、シラン系ガスに対する希釈ガスの流量が３０倍以上１００倍以下で形成される態様が好ましい。また、ラマン分光法で測定される４８０ｎｍ−１と５２０ｎｍ−１のピーク強度比Ｉ５２０／Ｉ４８０が５〜１０の範囲であり、ｉ型微結晶シリコン薄膜または微量の不純物を含む弱ｐ型もしくは弱ｎ型で、光電変換機能を十分に備えている微結晶シリコン系薄膜が使用され得る。さらに、光電変換層は、これらに限定されず、合金材料であるシリコンカーバイドまたはシリコンゲルマニウムなどの膜も用いることができる。
【００２７】
ｎ型半導体層としては、たとえば、導電型決定不純物原子がリンである場合には、リンが０．１原子％以上５原子％以下ドープされたｎ型の非晶質および微結晶シリコン系薄膜などを用いることができる。しかし、ｎ型半導体層に関するこれらの条件は、限定的なものではなく、微結晶のシリコンカーバイドまたはシリコンゲルマニウムなどの合金材料の層も用いることができる。このｎ型半導体層の厚さは、２ｎｍ以上５０ｎｍ以下の範囲内が適当である。
【００２８】
その後、図１のフローチャートに従い、Ｓ５において、基板を取り出し室に搬出した後、Ｓ６において、カソードからの膜剥離などの異常の有無を確認する。異常がある場合には（Ｓ６において、ＹＥＳ）、Ｓ７へ移され、カソードをエッチングし、カソード上の全残留膜を除去し、Ｓ８において電極表面の安定化（プリデポ）を行なうことが望ましい。一方、異常がない場合には（Ｓ６において、ＮＯ）、Ｓ９へ移され、成膜室をエッチングし、最後のｎ層形成時に成膜室内に付着したｎ型残留不純物による影響を除去する。ｎ型残留不純物の除去は、水素ガス、不活性ガス、フッ素系のクリーニングガスまたはこれらの任意の混合ガスをプラズマ分解して行なうことができる。
【００２９】
ｎ型不純物による影響の除去は、まず成膜室内に堆積しているｎ層をエッチング除去した後、ｉ層を、好ましくは厚さ１０ｎｍ以上、ｉ層の厚さの１／２以下の範囲でエッチング除去する態様が望ましい。ｎ型残留不純物の影響を完全に除去した後、つぎの基板が同一の成膜室内に搬入され、繰り返しｐｉｎ層の形成が可能となる。また、複数回のｐｉｎ成膜工程を繰り返すと、カソードにエッチングされていない残留膜が、ｐｉｎ形成回数分積層される。このため、ｐｉｎ成膜後、膜剥離があるときは、基板上の点欠陥をなくす点で、カソード上の全残留膜を除去する態様が好ましい。また、かかる欠陥の発生を未然に防止する観点から、カソード上の残留積算膜厚が１０μｍ以上１０００μｍ以下であるときに、全残留膜を除去する態様がより好ましい。この残留膜の除去は、水素ガス、不活性ガス、フッ素系のクリーニングガスまたはこれらの任意の混合ガスをプラズマ分解して行なうことができる。
【００３０】
ｐｉｎ成膜後、たとえば、ＺｎＯなどからなる導電膜を基板上に形成し、つづいて、たとえば、Ａｇなどよりなる金属電極が形成される。導電膜および金属電極によって裏面電極部が構成され、光電変換装置が完成する。本発明によれば、シングルチャンバ方式で製造できるため、インライン方式またはマルチチャンバ方式よりも製造設備を簡略化することができる。また、プラズマＣＶＤ装置においては、成膜室を開放することなく、長期にわたって装置稼動が可能となるため製造の際のタクトタイムを大幅に短縮でき、製造コストを下げることができる。
【００３１】
図５は、本発明の方法により製造される積層型シリコン系薄膜光電変換装置の構成を概略的に示す断面図である。図５に示す例では、積層型光電変換装置は、基板１１上に透明導電膜１０を介して、非晶質型光電変換装置１２，１３，１４と、微結晶型光電変換装置７，８，９とを積層し、さらにその上に裏面電極部となる導電膜６と金属電極５とを有する。非晶質型光電変換装置は、ｐ型半導体層１４と、ｉ型非晶質光電変換層１３と、ｎ型半導体層１２とを有する。微結晶光電変換装置は、図３に示す光電変換装置と同様の方法により形成され、ｐ型半導体層９と、ｉ型微結晶光電変換層８と、ｎ型半導体層７とを有している。導電膜６は、同様に、たとえばＺｎＯからなり、金属電極５は、たとえばＡｇよりなる。
【００３２】
実施例１
本実施例では、図３に示す構成のシリコン系薄膜光電変換装置を複数回連続で作製した。まず、ガラス製の基板１１上に、ＳｎＯ２からなる透明導電膜１０を形成した後、透明導電膜１０の上に、厚さ１０ｎｍの微結晶シリコンからなるボロンドープのｐ型半導体層９と、厚さ３μｍの微結晶シリコンからなるノンドープのｉ型光電変換層８と、厚さ２０ｎｍのリンドープされたシリコンからなるｎ型半導体層７をこの順に形成した。また、ｎ型半導体層７上には、厚さ５０ｎｍのＺｎＯからなる導電膜６と、厚さ３００ｎｍのＡｇからなる金属電極５を有し、導電膜６と金属電極５とにより裏面電極部とした。
【００３３】
本実施例では、図１のフローチャートに示す工程に従い、シリコン系光電変換装置を製造した。光電変換装置を構成する各ｐｉｎ層は、ＲＦプラズマＣＶＤ法により以下の条件で、同一の成膜室において形成した。成膜ガスにはシランと水素とを用い、さらにドーピングガスとしてｐ型シリコン層形成時にはジボランをシランに対して０．５原子％、ｎ型シリコン層形成時にはホスフィンをシランに対して０．３原子％加えた。また、ｐ型シリコン層の形成時には、基板の下地温度を２００℃とし、シランガスと水素ガスとの流量比を１：１５０とした。一方、ｉ型光電変換層の形成時には、基板の下地温度を２００℃、シランガスと水素ガスとの流量比を１：７０とした。一方、ｎ型シリコン層の形成時には、基板の下地温度を２００℃とし、シランガスと水素ガスとの流量比を１：５０とした。
【００３４】
このようにして作製したシリコン系薄膜光電変換装置に、擬似太陽光シミュレータによりＡＭ１．５、１００ｍＷ／ｃｍ２を照射したときの光電変換効率は８．３％であった。続いて、この基板を搬出した後の成膜室に、エッチングガスと希釈ガスに、濃度２０容積％で３フッ化窒素とアルゴンガスを導入し、６７Ｐａの圧力で成膜室内のエッチングを行なった結果、１０ｎｍ／ｓ以上のエッチング速度が得られ、ｎ層と、厚さ５０ｎｍのｉ層がエッチングされた。その後、つぎの基板を成膜室に搬入し、１回目のｐｉｎ形成と同様に、ボロンドープのｐ型シリコン層を厚さ１０ｎｍ、ノンドープのｉ型微結晶シリコン光電変換層を厚さ３μｍ、さらに、リンドープのｎ型シリコン層を２０ｎｍの厚さで、それぞれＲＦプラズマＣＶＤ法により形成した。これにより、ｐｉｎ接合の薄膜シリコン光電変換装置が得られた。
【００３５】
光電変換装置におけるｐｉｎの各シリコン層は、ＲＦプラズマＣＶＤ法により同一の成膜室にて形成した。原料ガスにはシランと水素とを用い、さらにドーピングガスとしてｐ型半導体層の形成時には、ジボランをシランに対して０．５原子％、ｎ型半導体層形成時にはホスフィンをシランに対して０．３原子％加えた。また、ｐ型半導体層の形成時には、基板の下地温度を２００℃とし、シランガスと水素ガスとの流量比を１：１５０とした。一方、ｉ型光電変換層の形成時には、基板の下地温度を２００℃とし、シランガスと水素ガスとの流量比を１：７０とした。一方、ｎ型半導体層の形成時には、基板の下地温度を２００℃とし、シランガスと水素ガスとの流量比を１：５０とした。さらに、裏面電極部として、ＺｎＯからなる導電膜を厚さ５０ｎｍ、Ａｇからなる金属電極を厚さ３００ｎｍ、それぞれスパッタ法により形成した。
【００３６】
このようにして作製した２回目のシリコン系薄膜光電変換装置に、擬似太陽光シュミレータによりＡＭ１．５、１００ｍＷ／ｃｍ２を照射したときの光電変換効率は８．４％であった。また、同様の方法で、繰り返しｐｉｎ形成を同一成膜室にて行なった。図４に、ｐｉｎ形成回数と光電変換効率の関係を示す。１０回目になっても、顕著な特性の変化は表れてない。さらに、製品歩留まりは、成膜回数を問わず、１００％と良好であった。
【００３７】
比較例１
第１回目のｐｉｎ層を形成し、基板を搬出した後、ｎ型残留不純物による影響を除去する操作を特別行なうことなく、引続いて、別の基板上に、第２回目のｐｉｎ層を形成した以外は、実施例１と同様にしてシリコン系薄膜光電変換装置を得た。得られた光電変換装置のうち、第２回目のｐｉｎ層を形成した光電変換装置の光電変換効率を実施例１と同様に測定した結果、４．８％であり、実施例１のときよりも大幅に特性が低下した。しかし、歩留まりは実施例１と同じくほぼ１００％と良好であった。また、実施例１で作製した第２回目のｐｉｎ層を形成した光電変換装置と、本比較例で作成した第２回目のｐｉｎ層を形成した光電変換装置との間で、分光感度曲線の比較を行なった結果、実施例１と比べて、本比較例では著しい短波長感度の低下が確認できた。
【００３８】
実施例２
実施例１の条件でｐｉｎ層を５０回程度連続して行なうと、カソード上の残留不純物の積層膜厚が１５０μｍ以上になり、カソード上の残留膜の剥離が原因と思われる点欠陥が発生しやすくなり、光電変換装置の製品歩留まりが３０％以下にまで低下することがわかった。残留膜の剥離による歩留まり低下が確認された後、実施例１において成膜室内のｎ型残留不純物の除去で用いたクリーニング条件と同様の条件で、カソード上の残留膜除去を行なった。すなわち、エッチングガスと希釈ガスに、濃度２０容積％で３フッ化窒素とアルゴンガスを導入し、６７Ｐａの圧力でエッチングを行なった。その結果、１０ｎｍ／ｓ以上のエッチング速度が得られ、５０回のｐｉｎ層形成により生じた、カソード上の積層膜厚１５０μｍを全部エッチング除去できた。その後、カソード電極の表面を安定させるために、ダミー基板を挿入し、ｉ層の形成条件と同一条件で厚さ１μｍの層を形成した後、実施例１と同様の条件でｐｉｎ層を形成し、裏面電極部を成膜し、シリコン系薄膜光電変換装置を得た。得られた光電変換装置の光電変換効率を実施例１と同様に測定した結果、８．３％であり、実施例１とほぼ同様の特性であった。また、歩留まりも１００％となり、良好であった。
【００３９】
実施例３
非晶質シリコン系光電変換層を含む光電変換装置に、実施例１と同様の方法で形成した第１回目の微結晶シリコン系光電変換層を含む光電変換装置を積層し、図５に示す構成の積層型光電変換装置を得た。得られた積層型光電変換装置について、実施例１と同様に、光電変換効率を測定した結果、１２．５％であった。その後、実施例１と同様の方法で、ｎ型残留不純物を除去するクリーニングプロセスを経た後、第２回目の微結晶シリコン系光電変換層を含む光電変換装置を得、得られた光電変換装置を、非晶質シリコン系光電変換層を含む光電変換装置に積層し、図５に示すような、積層型光電変換装置を得た。得られた積層型光電変換装置について、実施例１と同様に、光電変換効率を測定した結果、１２．４％であり、第１回目の微結晶シリコン系光電変換層を含む光電変換装置を積層した積層型光電変換装置とほぼ同等の特性であった。その後、実施例１と同様に、成長室内のｎ型残留不純物による影響を除去しながら、同一の成長室内で繰り返しｐｉｎ層を形成した。図４に、成膜回数と光電変換効率との関係を示す。図４からも明らかなとおり、成膜回数が１０回目になっても、顕著な特性の変化は現れなかった。また、歩留まりは、いずれの成膜回数においても１００％であり、良好であった。
【００４０】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００４１】
本発明によれば、良好な性能を有するシリコン系薄膜光電変換装置を、簡易に、低コストで、効率よく製造することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明のシリコン系薄膜光電変換装置の製造方法の典型的な例を概略的に示すフローチャートである。
【図２】本発明で利用するプラズマＣＶＤ装置の概略図である。
【図３】本発明の製造方法により得られるシリコン系薄膜光電変換装置の構成を示す断面図である。
【図４】本発明により繰り返し作製された光電変換装置のｐｉｎ形成回数と光電変換効率の関係を示す図である。
【図５】本発明の製造方法により得られる積層型シリコン系薄膜光電変換装置の構成を示す断面図である。
【符号の説明】
【００４３】
１  加熱室、２  成膜室、３  取り出し室、４  基板の移動方向、５  金属電極、６  導電膜、７  ｎ型半導体層、８  ｉ型光電変換層、９  ｐ型半導体層、１０  透明導電膜、１１  基板、１２  非晶質ｎ型半導体層、１３  非晶質ｉ型光電変換層、１４  非晶質ｐ型半導体層。
【図１】
2005123466.tif 000003
【図２】
2005123466.tif 000004
【図３】
2005123466.tif 000005
【図４】
2005123466.tif 000006
【図５】
2005123466.tif 000007