(57)【要約】【課題】  応力による絶縁膜の膜剥れを防止した半導体装置の製造方法を提供する。【解決手段】  半導体基板上の第１の層間絶縁膜に回路として用いられない第１のダミー配線を形成し、第１のダミー配線に接続されるビアプラグを有する第２の層間絶縁膜を形成し、ビアプラグの上面を露出させる、回路として用いられない第２のダミー配線の配線用溝を有する第３の層間絶縁膜を形成し、配線用溝内および第３の層間絶縁膜上に金属を形成し、第３の層間絶縁膜上の金属を除去するために金属を研磨する。【選択図】  図４
2005142351.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の第１の層間絶縁膜に回路として用いられない第１のダミー配線を形成し、
前記第１のダミー配線に接続されるビアプラグを有する第２の層間絶縁膜を形成し、
前記ビアプラグの上面を露出させる、回路として用いられない第２のダミー配線の配線用溝を有する第３の層間絶縁膜を形成し、
前記配線用溝内および前記第３の層間絶縁膜上に金属を形成し、
前記第３の層間絶縁膜上の前記金属を除去するために該金属を研磨する半導体装置の製造方法。
【請求項２】
半導体基板上の第１の層間絶縁膜に回路として用いられない第１のダミー配線を形成し、
前記第１のダミー配線の上面の一部を露出させるビアホールを有する第２の層間絶縁膜を形成し、
前記ビアホールに接続される、回路として用いられない第２のダミー配線の配線用溝を有する第３の層間絶縁膜を形成し、
前記ビアホール内と前記配線用溝内と前記第３の層間絶縁膜上に金属を形成し、
前記第３の層間絶縁膜上の前記金属を除去するために該金属を研磨する半導体装置の製造方法。
【請求項３】
前記第１の層間絶縁膜および第３の層間絶縁膜のうち少なくとも一方にシリコン酸化膜よりも誘電率の小さい絶縁膜が含まれる請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記第２の層間絶縁膜にシリコン酸化膜よりも誘電率の小さい絶縁膜が含まれる請求項１乃至３のいずれか１項記載の半導体装置の製造方法。
【請求項５】
半導体基板上の３層以上の層間絶縁膜と、
前記３層以上の層間絶縁膜に形成された、回路として用いられないダミー配線と、
上層と下層の各層間絶縁膜にそれぞれ形成された前記ダミー配線同士を接続し、前記上層と下層の層間絶縁膜の中間層にある層間絶縁膜に形成されたビアプラグと、
を有する半導体装置。
【請求項６】
前記ダミー配線を前記半導体基板と接続する、前記半導体基板上の層間絶縁膜に形成されたコンタクトプラグを備えた請求項５記載の半導体装置。
【請求項７】
前記３層以上の層間絶縁膜のうち少なくともいずれかの層間絶縁膜にシリコン酸化膜よりも誘電率の小さい絶縁膜が含まれる請求項５または６記載の半導体装置。
【請求項８】
外部と電気的に接続するためのパッドを備え、
前記ダミー配線のパターンが前記半導体基板表面から見て前記パッドの周囲に複数配置された請求項５乃至７のいずれか１項記載の半導体装置。
【請求項９】
パターン形状が多角形で、外部と電気的に接続するためのパッドを備え、
前記ダミー配線のパターンが長方形状であって、
前記ダミー配線のパターンの長手方向が前記パッドの辺に対して平行に配置され、該ダミー配線のパターンが前記パッドの周囲に複数設けられた請求項５乃至７のいずれか１項記載の半導体装置。
【請求項１０】
前記ダミー配線がチップの端から所定の領域内で該チップの形状に沿って設けられた請求項５乃至７のいずれか１項記載の半導体装置。
【請求項１１】
前記ビアプラグのパターンが前記ダミー配線のパターンに対応して形成された請求項１０記載の半導体装置。
【請求項１２】
前記ダミー配線のパターンが前記半導体基板表面に均一に設けられた請求項５乃至７のいずれか１項記載の半導体装置。
【請求項１３】
前記ダミー配線のパターン形成密度が、前記半導体基板表面の中心領域に比べて大きい領域を前記半導体基板表面の周辺に設けた請求項１２記載の半導体装置。
【請求項１４】
前記ダミー配線のパターン形成密度が、前記半導体基板表面の中心領域に比べて大きい領域を前記半導体基板表面のコーナ部に設けた請求項１２または１３記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路のための配線を備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、配線を積層させた構造を有する半導体装置には、配線間を電気的に絶縁するために層間絶縁膜を形成している。そして、その層間絶縁膜にＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）膜を用いた場合、温度サイクル試験によって、ＳＯＧ膜とその上下に形成されたＳｉＮ膜とＳｉＯ2膜との界面で剥離が生じる。ＳＯＧ膜とこれらの絶縁膜との密着性をよくするために、ＳＯＧ膜の下層と上層のそれぞれに、ＳＯＧ膜、ＳｉＮ膜およびＳｉＯ2膜をはさんで回路として用いられない導電性パターンのダミー配線を形成し、これらのダミー配線を導電材料を埋設したダミービアホールを介して接続することが開示されている（例えば、特許文献１参照）。
【０００３】
また、半導体装置を製造した後、半導体装置が形成された複数のチップを半導体基板から１つずつ分離させたら、外部と電気的に接続するためのパッドにワイヤーボンディングを行うが、層間絶縁膜剥れの原因となるボンディング応力を抑制するために、パッドの下にダミー配線を設けているものもある（例えば、特許文献２参照）。
【特許文献１】特開２００１−１６８０９３号公報
【特許文献２】特開２００３−３１６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、配線の形成方法として、層間絶縁膜に配線用溝を形成し、配線用溝に金属を埋め込むダマシンプロセスが用いられるようになった。ダマシンプロセスでは、配線用溝に金属を埋め込む際に層間絶縁膜上に形成された金属を除去するために、ＣＭＰ（Ｃｈｅｍｉｃａｌ  ａｎｄ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行う。このＣＭＰ処理で研磨布が層間絶縁膜上の金属を研磨する際、半導体基板面と平行な面の力による応力が層間絶縁膜に発生する。
【０００５】
一方、微細化が進むにつれて、同じ配線層で形成された配線間の距離が短くなると、配線間の寄生容量が増えてしまい、製造される半導体装置の動作速度の遅延が大きくなるということが問題になってきた。その動作速度の遅延を抑制するために、配線を形成する層間絶縁膜にシリコン酸化膜よりも誘電率が小さい絶縁膜である低誘電率絶縁膜（以下、Ｌｏｗ−ｋ膜と称する）を用いるようになった。このＬｏｗ−ｋ膜はシリコン酸化膜よりも密度の小さい膜であり、機械的強度が弱く、他の膜との密着性が悪い。そのため、上記ダマシンプロセスで配線を形成する層間絶縁膜にＬｏｗ−ｋ膜を用いると、今後、微細化が進むにつれて、ＣＭＰ処理が起こす応力により、層間絶縁膜に膜剥れが生じるおそれがある。Ｌｏｗ−ｋ膜に対するこのＣＭＰ処理による応力によっての膜剥れ対策は行われていなかった。
【０００６】
また、埋め込む金属が銅（Ｃｕ）であれば、銅を形成した後、銅のグレインを成長させるための熱処理によっても応力が発生し、層間絶縁膜に膜剥れの起きるおそれがある。
【０００７】
特に、多層化した配線構造の各配線を形成する層間絶縁膜にＬｏｗ−ｋ膜を用いると、ＣＭＰ処理や熱処理による応力は配線層が３層以上でより顕著になると考えられる。
【０００８】
さらに、ボンディング時の応力に対する耐性を強くするための上記特開２００３−３１６１１号公報に開示された技術では、パッド下の配線層に回路のための配線を形成しようとしても、パッド下の配線層にダミー配線を設けることができないという問題があった。
【０００９】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、応力による絶縁膜の膜剥れを防止した半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するための本発明の半導体装置の製造方法は、
半導体基板上の第１の層間絶縁膜に回路として用いられない第１のダミー配線を形成し、
前記第１のダミー配線に接続されるビアプラグを有する第２の層間絶縁膜を形成し、
前記ビアプラグの上面を露出させる、回路として用いられない第２のダミー配線の配線用溝を有する第３の層間絶縁膜を形成し、
前記配線用溝内および前記第３の層間絶縁膜上に金属を形成し、
前記第３の層間絶縁膜上の前記金属を除去するために該金属を研磨するものである。
【００１１】
本発明では、第２のダミー配線用の金属がビアプラグを介して第１のダミー配線に接続されているため、金属を研磨する際、第３の層間絶縁膜にかかる応力が第１の層間絶縁膜および第２の層間絶縁膜に分散する。そのため、金属研磨の際の応力による絶縁膜剥れが防止される。
【００１２】
また、本発明の半導体装置の製造方法は、
半導体基板上の第１の層間絶縁膜に回路として用いられない第１のダミー配線を形成し、
前記第１のダミー配線の上面の一部を露出させるビアホールを有する第２の層間絶縁膜を形成し、
前記ビアホールに接続される、回路として用いられない第２のダミー配線の配線用溝を有する第３の層間絶縁膜を形成し、
前記ビアホール内と前記配線用溝内と前記第３の層間絶縁膜上に金属を形成し、
前記第３の層間絶縁膜上の前記金属を除去するために該金属を研磨するものである。
【００１３】
本発明では、第２のダミー配線用とビアプラグ用の金属が第１のダミー配線に接続されているため、金属を研磨する際、第３の層間絶縁膜にかかる応力が第１の層間絶縁膜および第２の層間絶縁膜に分散する。そのため、金属研磨の際の応力による絶縁膜剥れが防止される。
【００１４】
また、上記本発明の半導体装置の製造方法において、前記第１の層間絶縁膜および第３の層間絶縁膜のうち少なくとも一方にシリコン酸化膜よりも誘電率の小さい絶縁膜が含まれることとしてもよい。
【００１５】
本発明では、第１の層間絶縁膜および第３の層間絶縁膜の少なくともいずれか一方にシリコン酸化膜よりも誘電率の小さい絶縁膜が含まれていても、絶縁膜にかかる応力が分散されるため、膜剥れが防止される。また、シリコン酸化膜よりも誘電率の小さい絶縁膜を含む層間絶縁膜に回路のための配線が形成されていると、同一層に形成された配線間の寄生容量が低減される。そのため、製造される半導体装置の動作速度の遅延が抑制される。
【００１６】
また、上記本発明の半導体装置の製造方法において、前記第２の層間絶縁膜にシリコン酸化膜よりも誘電率の小さい絶縁膜が含まれることとしてもよい。
【００１７】
本発明では、第２の層間絶縁膜にシリコン酸化膜よりも誘電率の小さい絶縁膜が含まれているため、半導体基板面に対して垂直方向の配線間の寄生容量が低減される。そのため、製造される半導体装置の動作速度の遅延がより抑制される。
【００１８】
また、上記目的を達成するための本発明の半導体装置は、
半導体基板上の３層以上の層間絶縁膜と、
前記３層以上の層間絶縁膜に形成された、回路として用いられないダミー配線と、
上層と下層の各層間絶縁膜にそれぞれ形成された前記ダミー配線同士を接続し、前記上層と下層の層間絶縁膜の中間層にある層間絶縁膜に形成されたビアプラグと、
を有する構成である。
【００１９】
本発明では、層間絶縁膜毎にダミー配線が形成され、上層と下層の各層間絶縁膜に形成されたダミー配線同士がビアプラグで接続されているため、ダミー配線とビアプラグの積層構造が層間絶縁膜の繋ぎ目となり、応力による層間絶縁膜剥れが防止される。
【００２０】
また、上記本発明の半導体装置において、前記ダミー配線を前記半導体基板と接続する、前記半導体基板上の層間絶縁膜に形成されたコンタクトプラグを備えたこととしてもよい。
【００２１】
本発明では、シリコン原子が緻密に構成された結晶構造の半導体基板にダミー配線がコンタクトプラグを介して接続されているため、応力による層間絶縁膜の剥れがより防止される。
【００２２】
また、上記本発明の半導体装置において、前記３層以上の層間絶縁膜のうち少なくともいずれかの層間絶縁膜にシリコン酸化膜よりも誘電率の小さい絶縁膜が含まれることとしてもよい。
【００２３】
本発明では、いずれかの層間絶縁膜にシリコン酸化膜よりも誘電率の小さい絶縁膜が含まれていても、各層間絶縁膜に形成されたダミー配線同士がビアプラグで接続されているため、膜同士の密着性が向上し、層間絶縁膜の剥れが防止される。また、シリコン酸化膜よりも誘電率の小さい絶縁膜を含む層間絶縁膜に回路のための配線が形成されていると、同一層に形成された配線間の寄生容量が低減される。そのため、半導体装置の動作速度の遅延が抑制される。
【００２４】
また、上記本発明の半導体装置において、外部と電気的に接続するためのパッドを備え、
前記ダミー配線のパターンが前記半導体基板表面から見て前記パッドの周囲に複数配置されたこととしてもよい。
【００２５】
本発明では、半導体基板表面から見てパッドの周囲にダミー配線のパターンを設けているため、パッドがボンディングパッドであれば、ワイヤーボンディング時の圧着応力と引っ張り応力に対する耐性が従来よりも向上し、層間絶縁膜剥れが防止される。また、パッドがフリップチップなどのはんだボール用パッドであれば、パッドがはんだボールを介して実装基板と接続された後、温度変化があっても実装基板との熱膨張係数の違いによる応力に対して耐性が従来よりも向上し、層間絶縁膜剥れが防止される。
【００２６】
また、上記本発明の半導体装置において、パターン形状が多角形で、外部と電気的に接続するためのパッドを備え、
前記ダミー配線のパターンが長方形状であって、
前記ダミー配線のパターンの長手方向が前記パッドの辺に対して平行に配置され、該ダミー配線のパターンが前記パッドの周囲に複数設けられたこととしてもよい。
【００２７】
本発明では、パッドのパターン形状に沿ってダミー配線を設けることで、応力に対する耐性がより向上する。
【００２８】
また、上記本発明の半導体装置において、前記ダミー配線がチップの端から所定の領域内で該チップの形状に沿って設けられたこととしてもよい。
【００２９】
本発明では、チップの周辺に沿ってダミー配線パターンを設けているため、チップの端からの層間絶縁膜剥れに対してより耐性が向上する。
【００３０】
また、上記本発明の半導体装置において、前記ビアプラグのパターンが前記ダミー配線のパターンに対応して形成されたこととしてもよい。
【００３１】
本発明では、ビアプラグがダミー配線のパターンに対応して形成されているため、ダミー配線のパターン全体にわたってビアプラグと接続される。そのため、温度変化による応力に対する耐性が従来に比べて向上し、層間絶縁膜の膜剥れが一層防止される。
【００３２】
また、上記本発明の半導体装置において、前記ダミー配線のパターンが前記半導体基板表面に均一に設けられたこととしてもよい。この場合、前記ダミー配線のパターン形成密度が前記半導体基板表面の中心領域に比べて大きい領域を前記半導体基板表面の周辺に設けたこととしてもよく、前記ダミー配線のパターン形成密度が前記半導体基板表面の中心領域に比べて大きい領域を前記半導体基板表面のコーナ部に設けたこととしてもよい。
【００３３】
本発明では、半導体基板表面に均一にダミー配線パターンが設けられているため、表面のいずれかに応力が発生しても、応力が全体に分散される。そのため、応力による層間絶縁膜剥れが防止される。そして、半導体基板表面の周辺におけるダミー配線のパターンの形成密度を大きくすると、半導体基板の端からの層間絶縁膜剥れに対する耐性が向上する。さらに、半導体基板表面のコーナ部におけるダミー配線のパターンの形成密度を大きくすると、応力に最も弱いコーナ部からの層間絶縁膜剥れに対する耐性が向上する。
【発明の効果】
【００３４】
本発明では、多層配線構造における層間絶縁膜、特にＬｏｗ−ｋ膜とその他の膜との間の密着性が向上し、層間絶縁膜に対する応力、特にＣＭＰ処理と銅のグレイン成長用熱処理時の膜剥れやクラックの伝搬に対しての耐性が強化され、信頼性の高い集積回路装置（ＬＳＩ）を得ることができる。
【００３５】
また、ＬＳＩの回路形成領域に対しても、密着性の向上が期待できる。そのため、チップの周辺に設けられたパッドにボンディング時の応力が発生するような製品だけでなく、フリップチップ製品のように温度変化によりチップ全面に応力が発生するような製品や、密着性の弱いＬｏｗ−ｋ膜を適用した製品に対してより有効である。
【００３６】
さらに、各配線層で回路のための配線の空きスペースにダミー配線を設け、ダミー配線同士をビアプラグで接続すればよいため、回路設計段階で層間絶縁膜の密着性について有効な対策を取ることが可能となる。
【発明を実施するための最良の形態】
【００３７】
（実施形態１）
本実施形態の半導体装置の製造方法について説明する。ここでは、３層以上の配線を有する半導体装置とする。
【００３８】
図１乃至４は半導体装置の製造方法を示す断面模式図である。なお、トランジスタ、抵抗素子および容量素子等の半導体素子の構成および製造方法については従来と同様なため、その詳細な説明を省略する。
【００３９】
半導体素子を形成する領域と電気的に絶縁するための素子分離部１０２を半導体基板１００表面から基板内に形成した後、図に示さない半導体素子を形成する。続いて、図１（ａ）に示すように、シリコン酸化膜１１０を形成し、その上にエッチング停止のためのストッパー膜１１１とＬｏｗ−ｋ膜２１０となるＳｉＯＣＨ膜を形成する。ストッパー膜１１１とＬｏｗ−ｋ膜２１０が第１の層間絶縁膜１１２となる。なお、以下では、Ｌｏｗ−ｋ膜をＳｉＯＣＨ膜とする。
【００４０】
図１（ｂ）に示すように、第１の層間絶縁膜１１２に第１のダミー配線用溝を形成するために、レジスト１１４を塗布し、公知のリソグラフィ工程により第１のダミー配線の部位が開孔したパターンをレジスト１１４に形成する。
【００４１】
続いて、レジスト１１４の上から異方性のエッチングを行い、上記開孔部の第１の層間絶縁膜１１２を除去して第１のダミー配線用溝２１２を形成した後、レジスト１１４を除去する（図１（ｃ））。そして、第１のダミー配線用溝２１２内と第１の層間絶縁膜１１２上に銅の拡散を防止するためのバリアメタル膜１１５と、銅のシード層を形成した後、電解めっき法により銅１１６を形成する（図２（ｄ））。
【００４２】
銅１１６のグレインを成長させるためのグレイン成長熱処理を行った後、ＣＭＰ処理により第１の層間絶縁膜１１２の上面が露出するまでバリアメタル膜１１５と銅１１６を研磨する。このようにして、第１のダミー配線１１８を形成した後、金属拡散防止膜１１９を形成する（図２（ｅ））。この際、図に示さない回路形成領域には回路のための配線が形成される。
【００４３】
その後、Ｌｏｗ−ｋ膜２１４を形成し、レジスト１２２を塗布する。図２（ｆ）に示すように、公知のリソグラフィ工程により第１のビアプラグ形成のための開孔パターンをレジスト１２２に形成する。上記金属拡散防止膜１１９とＬｏｗ−ｋ膜２１４が第２の層間絶縁膜１２０となる。
【００４４】
続いて、異方性エッチングを行い、上記開孔パターン部の第２の層間絶縁膜１２０を第１のダミー配線１１８の上面が露出するまで除去して第１のビアホール１２４を形成した後、レジスト１２２を除去する（図３（ｇ））。
【００４５】
そして、図３（ｈ）に示すように、第１のビアホール１２４内と第２の層間絶縁膜１２０の上にバリアメタル膜１２１と銅のシード層を形成した後、電解めっき法により銅１２６を形成し、グレイン成長熱処理を行う。
【００４６】
ＣＭＰ処理により第２の層間絶縁膜１２０の上面が露出するまでバリアメタル膜１２１と銅１２６を研磨し、第１のビアプラグ１２８を形成した後、金属拡散防止膜１２９を形成する（図３（ｉ））。
【００４７】
このように、ビアプラグが形成されるレイヤーであるビアプラグ層の層間絶縁膜をＬｏｗ−ｋ膜にすることで、半導体基板１００の面に対して垂直方向にできる配線間の寄生容量が低減される。そのため、製造される半導体装置の動作速度の遅延がより抑制される。
【００４８】
続いて、Ｌｏｗ−ｋ膜２１６を形成した後、図１（ｂ）および（ｃ）で示した方法と同様にして、金属拡散防止膜１２９とＬｏｗ−ｋ膜２１６からなる第３の層間絶縁膜１３０に第２のダミー配線用溝を形成する。そして、第２のダミー配線用溝内と第３の層間絶縁膜１３０上にバリアメタル膜１３１と銅のシード層を形成した後、電解めっき法により銅１３２を形成し、グレイン成長熱処理を行う（図４（ｊ））。
【００４９】
その後、ＣＭＰ処理により第３の層間絶縁膜１３０の上面が露出するまでバリアメタル膜１３１と銅１３２を研磨し、第２のダミー配線１３４を形成した後、金属拡散防止膜１３５を形成する（図４（ｋ））。ＣＭＰ処理の際、第３の層間絶縁膜１３０は銅１３２を介して図の水平方向に応力が発生するが、銅１３２が第１のビアプラグ１２８を介して第１のダミー配線１１８に接続されているため、応力が他の層間絶縁膜に分散し、第３の層間絶縁膜１３０の剥れが防止される。
【００５０】
続いて、Ｌｏｗ−ｋ膜２１８を形成することで、金属拡散防止膜１３５とＬｏｗ−ｋ膜２１８からなる第４の層間絶縁膜１３６を形成する。そして、図２（ｆ）〜図３（ｉ）に示した第１のビアプラグ１２８の形成方法と同様にして、第２のビアプラグ１３８を形成した後、金属拡散防止膜１３９を形成する。続いて、Ｌｏｗ−ｋ膜２２０を形成することで、金属拡散防止膜１３９とＬｏｗ−ｋ膜２２０からなる第５の層間絶縁膜１４０を形成した後、図１（ｂ）〜図２（ｅ）に示した第１のダミー配線１１８の形成方法と同様にして、第３のダミー配線１４２を形成した後、金属拡散防止膜１４３を形成する（図４（ｌ））。
【００５１】
なお、第２のダミー配線１３４と第３のダミー配線１４２が形成されたレイヤーでは、第１のダミー配線１１８の場合と同様に、図に示さない回路形成領域に回路のための配線が形成されている。
【００５２】
そして、金属拡散防止膜１４３と金属拡散防止膜１４３の上に形成したシリコン酸化膜とからなる第６の層間絶縁膜１４４を形成し、第６の層間絶縁膜１４４の図に示さない回路形成領域にビアプラグを形成する。続いて、金属拡散防止膜とシリコン酸化膜からなる第７の層間絶縁膜１４６を形成し、第７の層間絶縁膜１４６の図に示さない回路形成領域に配線を形成する。その後、金属拡散防止膜とシリコン酸化膜からなる第８の層間絶縁膜を形成し、第８の層間絶縁膜１４８の図に示さない回路形成領域にビアプラグを形成する。続いて、金属拡散防止膜とシリコン酸化膜からなる第９の層間絶縁膜を形成し、第９の層間絶縁膜１５０の図に示さない回路形成領域に配線およびパッドを形成した後、保護膜１５２を形成する（図５）。
【００５３】
上述のようにして、複数のＬｏｗ−ｋ膜に形成されたダミー配線同士をビアプラグを介して接続することで、ＣＭＰ処理における水平方向の応力に対して耐性が向上し、また、グレイン成長熱処理における応力に対する耐性も向上するため、層間絶縁膜の剥れが防止される。
【００５４】
次に、本実施形態の半導体装置の構成について説明する。
【００５５】
本実施形態の半導体装置は、図５に示すように、第１の層間絶縁膜１１２に形成された第１のダミー配線１１８と、第３の層間絶縁膜１３０に形成された第２のダミー配線１３４と、第５の層間絶縁膜１４０に形成された第３のダミー配線１４２と、これらのダミー配線を接続するための第１のビアプラグ１２８および第２のビアプラグ１３８とを有する。
【００５６】
上述の構成の半導体装置では、第１のダミー配線１１８、第２のダミー配線１３４および第３のダミー配線１４２は第１のビアプラグ１２８と第２のビアプラグ１３８で接続されているため、上述のＣＭＰ処理および熱処理における応力に対する耐性が向上するだけでなく、組み立て工程におけるワイヤーボンディング時の圧着応力や引っ張り応力に対する耐性も従来と比べて強くなる。
【００５７】
また、ワイヤーボンディングによるパッケージでなく、フリップチップ（Ｆ／Ｃ）のようにチップ全面に設けられたパッドにはんだボールを形成し、はんだボールを介して実装基板と接続した場合でも、実装基板との熱膨張係数の違いによる応力が発生するが、その応力に対する耐性も従来と比べて強くなる。
【００５８】
なお、ダミー配線上に回路のための配線が形成されていてもよい。図６はダミー配線上に回路のための配線が形成された場合を示す断面模式図である。図６以降では、ストッパー膜、バリアメタル膜および金属拡散防止膜を図に示すことを省略する。図６に示すように、第７の層間絶縁膜１４６に第４の回路用配線２５０が形成され、第９の層間絶縁膜１５０に第５の回路用配線２５２が形成されている。この場合には、Ｌｏｗ−ｋ膜の膜剥れに対する耐性が向上するだけでなく、ダミー配線上に回路のための配線を形成可能なため、スペースをより有効に活用できる。そして、この第４の回路用配線２５０および第５の回路用配線２５２のうち少なくとも一方がダミー配線であってもよい。
【００５９】
また、Ｌｏｗ−ｋ膜が３層の場合について説明したが、Ｌｏｗ−ｋ膜が４層以上であってもよい。図７は最上層の保護膜の下層まで配線が形成される層間絶縁膜がＬｏｗ−ｋ膜の場合を示す断面模式図である。
【００６０】
図７に示す半導体装置は、図５に示した半導体基板１００から第３のダミー配線１４２までの構成と同様である。そして、図７では、Ｌｏｗ−ｋ膜を含む第７の層間絶縁膜１６４に第４のダミー配線１４２が形成されている。同様に、第９の層間絶縁膜１６８にＬｏｗ−ｋ膜を含み、第９の層間絶縁膜１６８に第５のダミー配線１６０が形成されている。
【００６１】
また、図７に示すように、第６の層間絶縁膜１６２に形成された第３のビアプラグ１５４が第３のダミー配線１４２と第４のダミー配線１５６とを接続している。同様に、第８の層間絶縁膜１６６に形成された第４のビアプラグ１５８が第４のダミー配線１５６と第５のダミー配線１６０とを接続している。
【００６２】
なお、製造方法については、図１（ａ）〜図４（ｌ）と同様であるため、その説明を省略する。
【００６３】
図７に示す構造のように、配線層が何層になっても、各配線層に形成されたダミー配線をビアプラグで接続することにより、上述した応力に対する耐性が向上する。
【００６４】
次に、上記ダミー配線の平面パターンの実施例について説明する。
【実施例１】
【００６５】
本実施例では、ダミー配線がＦ／Ｃに用いられた場合について説明する。
【００６６】
図８は実施例１のダミー配線のパターンを示す平面図である。図８はチップ面のうちパッド部を含む一部を示している。
【００６７】
図８に示すように、Ｆ／Ｃパッド１８０の周囲にダミー配線パターン１８２が複数配置されている。本実施例では、ダミー配線パターン１８２は正方形であるが、その他の多角形であってもよく、円形や楕円形であってもよい。図８に示す線分ＡＡ’で切った断面が図５に示した断面に相当する。
【００６８】
パッド周囲にダミー配線パターンを配置することで、Ｆ／Ｃパッド１８０の直下に通電配線を形成できると共に、実装基板と接続した後、温度変化があっても実装基板との熱膨張係数の違いによる応力に対して耐性が向上する。そのため、製品化後の温度変化に対して膜剥れが起きることがより抑制される。なお、本実施例はパッドがチップ周辺に配置されたボンディングパッドにも適用可能である。
【実施例２】
【００６９】
本実施例は、実施例１に示したパターンをチップ全面に均一に設けたものである。
【００７０】
図９（ａ）は実施例２のダミー配線のパターンを示す平面図である。
【００７１】
図９（ａ）に示すように、回路のための配線が全面に形成されたチップ１８４に均一にダミー配線パターン１８２を設けている。配線が形成される層間絶縁膜には、回路のための配線を除いた空きスペースにダミー配線を形成し、配線層の異なるダミー配線同士をビアプラグで接続している。そして、単位面積あたりのダミー配線パターン密度がほぼ一定になるようにしている。また、図９（ａ）では、説明のために、回路形成領域におけるダミー配線パターンの割合を１０％以上で示しているが、好ましくは０％よりも大きく１％以下である。
【００７２】
なお、各配線層の回路形成領域において、回路のための配線とダミー配線とを合わせたパターンのチップ面全体に占める割合は１０〜９０％の範囲である。各ビアプラグ層の回路形成領域において、回路のための配線同士を接続するためのビアプラグとダミー配線同士を接続するためのビアプラグとを合わせたパターンの占める割合は、チップ面全体に対して、０．１〜５０％の範囲である。また、ダミー配線パターン１８２は実施例１と同様に正方形であるが、その他の多角形でもよく、円形や楕円形であってもよい。
【００７３】
本実施例では、チップ１８４全面に均一にダミー配線パターン１８２を設けているので、製造工程のＣＭＰ処理や熱処理における応力に対してチップ１８４の面全体で耐性が向上する。また、製品化後の温度の変化に対して膜剥れが起きることがより抑制される。
【実施例３】
【００７４】
本実施例は、実施例２のパターンにチップ周辺のパターン形成密度を大きくした構成である。
【００７５】
図９（ｂ）は実施例３のダミー配線のパターンを示す平面図である。
【００７６】
本実施例では、図９（ｂ）に示すように、中心領域１９３に比べてダミー配線パターンの形成密度が大きい領域であるパターン高密度領域１９２をチップ１８６の周辺に帯状に設けている。パターン高密度領域１９２は、チップ１８６の各辺の端から辺の長さの１０％以内の範囲である。
【００７７】
また、パターン高密度領域１９２におけるダミー配線パターンの密度は、中心領域１９３におけるダミー配線パターンの２倍以上であればよい。なお、中心領域１９３だけでなく、パターン高密度領域１９２にも回路のための配線が形成されていてもよい。
【００７８】
本実施例では、実施例２と同様な効果が得られるだけでなく、チップ１８６周辺のダミー配線パターン１８２形成密度を大きくしているので、チップ端からの膜剥れに対する耐性が向上する。
【実施例４】
【００７９】
本実施例は、実施例２のパターンにチップの角（コーナ）部におけるパターン形成密度を大きくした構成である。
【００８０】
図９（ｃ）は実施例４のダミー配線のパターンを示す平面図である。
【００８１】
本実施例では、図９（ｃ）に示すように、中心領域１９５に比べてダミー配線パターンの形成密度が大きいパターン高密度領域１９４をチップ１８８のコーナ部１９０に矩形状に設けている。図９（ｃ）では、説明のために、１つのコーナ部におけるパターン高密度領域１９４をチップ全体の約８％の面積にしているが、１％以上あればよい。
【００８２】
また、パターン高密度領域１９２におけるダミー配線パターンの密度は、中心領域１９５におけるダミー配線パターンの２倍以上であればよい。
【００８３】
図９（ｃ）に示すように、コーナ部１９０にパターン高密度領域１９４を設けるのは、熱サイクル試験により膜剥れの起きたチップについて超音波解析を行ったところ、膜剥れの多くがコーナ部から起きていることがわかったからである。
【００８４】
本実施例では、実施例２と同様な効果が得られるだけでなく、チップ１８８のコーナ部１９０のダミー配線パターン１８２形成密度を大きくしているので、応力に最も弱いコーナ部からの膜剥れに対する耐性が向上する。なお、パターン高密度領域１９４に回路のための配線が形成されていてもよい。
【００８５】
上述したように、本実施形態では、ダミー配線とビアプラグの積層構造が層間膜の繋ぎ目となるため、多層配線構造における層間絶縁膜の密着性が向上し、膜剥れやクラックの伝搬に対しての耐性が強化され、信頼性の高い集積回路装置（ＬＳＩ）を得ることができる。
【００８６】
また、ＬＳＩの回路形成領域に対しても、密着性の向上が期待できる。そのため、チップの周辺に設けられたパッドにボンディング時の応力が発生するような製品だけでなく、フリップチップ製品のように温度変化によりチップ全面に応力が発生するような製品や、密着性の弱いＬｏｗ−ｋ膜を適用した製品に対してより有効である。
（実施形態２）
本実施形態は、実施形態１のダミー配線を半導体基板に接続したものである。
【００８７】
本実施形態の構成について説明する。
【００８８】
図１０は本実施形態の一構成例を示す断面模式図である。
【００８９】
図１０に示すように、本実施形態の半導体装置は、図７に示した構成において、第１のダミー配線１１８がコンタクトプラグ２００を介して半導体基板１００に接続された構成である。
【００９０】
上述の構成により、第１のダミー配線１１８がコンタクトプラグ２００で半導体基板１００と接続されているため、応力に対する耐性がさらに強くなる。
【００９１】
次に、半導体装置の製造方法について説明する。なお、実施形態１と同様な構成についてはその製造方法の詳細な説明を省略する。
【００９２】
実施形態１の場合と同様にして、半導体素子を形成する領域と電気的に絶縁するための素子分離部１０２を半導体基板１００表面から基板内に形成した後、図に示さない半導体素子を形成する。続いて、シリコン酸化膜１１０を形成し、公知のリソグラフィ工程によりシリコン酸化膜１１０に半導体基板１００の上面が露出するまでコンタクトホールを形成する。そして、コンタクトホール内とシリコン酸化膜１１０上面にタングステン（Ｗ）をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成した後、ＣＭＰ処理によりタングステンを研磨してコンタクトプラグ２００を形成する。
【００９３】
その後は、図１（ａ）〜図４（ｌ）と同様にして、第１のダミー配線１１８から第３のダミー配線１４２を形成し、続いて、第４のダミー配線１５６から第５のダミー配線１６０までを形成し、保護膜１５２を形成する。
【００９４】
なお、ダミー配線のパターン形状、およびダミー配線の配置は、実施形態１と同様である。また、本実施形態では、図６に示した構成で、第１のダミー配線１１８を半導体基板１００とコンタクトプラグ２００で接続したが、図５に示した構成で、第１のダミー配線１１８を半導体基板１００に接続してもよい。
【００９５】
本実施形態では、実施形態１と同様な効果を得られるだけでなく、シリコン原子が緻密に構成された結晶構造の半導体基板にダミー配線が接続されているため、応力に対する耐性がさらに強くなる。
（実施形態３）
本実施形態は、ダミー配線を下層から上層まで、回路のための配線を避けて接続した構成である。
【００９６】
本実施形態の構成について説明する。なお、製造方法については、実施形態２と同様なため、ここではその詳細な説明を省略する。
【００９７】
図１１は本実施形態の一構成例を示す断面模式図である。
【００９８】
図１１に示すように、本実施形態の半導体装置は、図１０に示した構成において、コンタクトプラグ２００から第３のビアプラグ１５４まで半導体基板１００上のほぼ同じ位置にパターンが重なるように接続されているが、第４のビアプラグ３１０および第５のダミー配線３１２は回路のための第１の回路用配線３２０、第２の回路用配線３２２、および第３の回路用配線３２４の上に形成されている。第３のビアプラグ１５４と第４のビアプラグ３１０は第４のダミー配線３１４で接続されている。
【００９９】
本実施形態では、実施形態２と同様の効果を得られるだけでなく、回路のための配線を避けてダミー配線がビアプラグで接続され、応力はビアプラグを介して各ダミー配線に分散されるため、応力に対する耐性が従来よりも向上する。
【０１００】
また、各配線層で回路のための配線の空きスペースにダミー配線を設け、ダミー配線同士をビアプラグで接続すればよいため、回路設計段階で層間絶縁膜の密着性について有効な対策を取ることが可能となる。
【０１０１】
なお、ダミー配線パターンの形状は、第４のダミー配線３１４を除いて実施形態１と同様である。また、実施形態１のようにコンタクトプラグ２００がなくてもよい。
（実施形態４）
本実施形態は、半導体基板面に対して垂直方向に複数のダミー配線をビアプラグで接続したダミー配線積層構造同士を、上記複数のダミー配線のうち少なくともいずれかのダミー配線で接続したものである。
【０１０２】
本実施形態の構成について説明する。なお、製造方法については、実施形態２と同様なため、その詳細な説明を省略する。
【０１０３】
図１２（ａ）は本実施形態の一構成例を示す断面模式図である。
【０１０４】
図１２（ａ）に示すように、本実施形態の半導体装置は、図６に示したダミー配線積層構造を複数設け、ダミー配線積層構造同士を第４のダミー配線４１０で接続している。図１２（ａ）では、図６に示した構成として、ダミー配線積層構造４１２、４１４が形成されている。
【０１０５】
なお、図１２（ａ）に示すように、第４のダミー配線４１０の下には、回路のための第１の回路用配線４２２、第２の回路用配線４２４、第３の回路用配線４２６、およびトランジスタ４２８が形成されていてもよい。
【０１０６】
次に、ダミー配線のパターンについて説明する。
【０１０７】
図１２（ｂ）は本実施形態のダミー配線のパターンの一例を示す平面図である。
【０１０８】
図１２（ｂ）に示すように、Ｆ／Ｃパッド１８０の周囲にダミー配線パターン４１６を形成している。ダミー配線パターン４１６のうち上記第４のダミー配線４１０のパターンは長方形状となる。図１２（ｂ）に示す線分ＢＢ’で切った断面が図１２（ａ）に示した断面に相当する。なお、図１２（ｂ）に示すダミー配線パターン４１６では、第４のダミー配線と第５のダミー配線のパターンを示している。
【０１０９】
本実施形態では、実施形態３と同様の効果を得られるだけでなく、ダミー配線積層構造同士がダミー配線で接続されているため、応力に対する耐性が一層強くなる。
【０１１０】
また、ダミー配線に限らず、ビアプラグを配線レイアウトのように、ある一定幅で引きのばしたパターンにし、このようなパターンのビアプラグをダミー配線と接続することにより、ビアプラグ層の応力に対する耐性を強くすることができる。
（実施形態５）
本実施形態では、チップの外周形状に沿ってダミー配線を形成するものである。
【０１１１】
本実施形態の構成について説明する。なお、製造方法については、実施形態２と同様なため、ここではその詳細な説明を省略する。
【０１１２】
図１３（ａ）は本実施形態の一構成例を示す断面模式図である。
【０１１３】
図１３（ａ）の積層構造は、図１０におけるものと同様、半導体基板１００に第１のダミー配線５１２がコンタクトプラグ５１０を介して接続され、第１のダミー配線５１２から第５のダミー配線５２８までダミー配線間がビアプラグで接続されている。実施形態１で示したダミー配線よりもパターンの長さが大きいダミー配線が第１のダミー配線５１２から第５のダミー配線５２８まで形成されている。そして、ダミー配線のパターンの長手方向の長さに合わせてビアプラグおよびコンタクトプラグのパターンが長くなっている。
【０１１４】
ダミー配線のパターンの長手方向の長さに合わせたビアプラグおよびコンタクトプラグがダミー配線とより広い面積で接続されているため、応力がビアプラグを介してより各ダミー配線に伝わるようになり、応力が分散し、応力に対する耐性がさらに強くなる。
【０１１５】
次に、ダミー配線のパターンについて説明する。
【０１１６】
図１３（ｂ）は本実施形態のダミー配線のパターンの一例を示す平面図である。
【０１１７】
図１３（ｂ）に示すように、チップ５５０の回路形成領域５５４の外側の領域で、チップ５５０の外周形状に沿ってダミー配線パターン５５２を形成している。そして、上述したように、ダミー配線パターン５５２に合わせてビアプラグおよびコンタクトプラグを形成している。
【０１１８】
また、回路形成領域を取り囲むダミー配線積層構造を２重、３重と複数設けることにより、応力に対する耐性がさらに強くなる。
【０１１９】
次に、上記構成の本実施形態を備えた半導体装置のデバイスＡと本実施形態を備えていない従来のデバイスＢの熱サイクル試験の結果について説明する。
【０１２０】
試験に用いたＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）の構造は、図１０に示したような、半導体基板から第５の配線までコンタクトプラグとビアプラグを介して接続されたものである。このＴＥＧが半導体基板上に設けられた複数のチップのそれぞれに形成されている。デバイスＡのチップには、図１３（ａ）に示したダミー配線積層構造が図１３（ｂ）に示したようにチップ周辺を周回するように設けられている。
【０１２１】
熱サイクル試験は、製造されたデバイスを低温（−４０℃）で３０分維持し、続いて、高温（＋１２５℃）で３０分維持する温度サイクルを繰り返すものである。所定数のサイクル終了毎に上記ＴＥＧの半導体基板１００と第５の配線との間に電位をかけて電流を測定し、ＴＥＧに電流が流れなければ、膜剥れが生じて電流が流れなくなったものと判断し、そのＴＥＧを不良とした。そして、デバイスＡが形成された半導体基板とデバイスＢが形成された半導体基板のそれぞれについて、チップの不良数を上記測定毎にカウントし、全チップのうち不良数の占める割合が一定の値より大きくなったときの温度サイクル数を比較した。
【０１２２】
試験の結果、不良数の占める割合が一定の値より大きくなるまでの温度サイクルの数は、デバイスＡの方がデバイスＢに比べて３倍大きかった。そのため、本実施形態の構成では、温度変化に対する信頼性が３倍向上したことがわかる。このことから、応力に対する耐性が従来の構成よりも強いことが確かめられた。
【０１２３】
なお、本実施形態では、ビアプラグを配線と同様なパターンとしたが、実施形態１と同様な正方形等のパターンであってもよい。また、ダミー配線積層構造は半導体基板まで接続された構造であったが、図７に示した構成と同様に、半導体基板に接続していなくてもよい。
【０１２４】
上記実施形態１から実施形態５において、ダミー配線、ビアプラグおよびコンタクトプラグに用いられる金属は銅やタングステンに限らず、他の金属であってもよい。
【０１２５】
また、ビアプラグと配線とを別々に形成するシングルダマシン法を用いた半導体装置の製造方法について説明したが、ビアプラグと配線とを一度に形成するデュアルダマシン法を用いてもよい。以下に、実施形態１における第１のビアプラグと第２のダミー配線にデュアルダマシン法を適用した場合について、図１４を参照しながら説明する。
【０１２６】
図２（ｆ）で示したように、第２の層間絶縁膜１２０を形成した後、金属拡散防止膜１２９とＬｏｗ−ｋ膜２１６を形成する（図１４（ａ））。続いて、公知のリソグラフィ工程によりビアプラグのためのビア開孔パターンを有するビア用レジストを形成した後、異方性エッチングを行って、ビア開孔パターンの第３の層間絶縁膜１３０とＬｏｗ−ｋ膜２１４を除去する。その後、ビア用レジストを除去し、公知のリソグラフィ工程により第２のダミー配線用溝パターンを有する配線用レジストを形成した後、異方性エッチングを行って、第２のダミー配線用溝パターンの第３の層間絶縁膜１３０とビア開孔パターンの金属拡散防止膜１１９とを除去して、第１のビアホール２６０と第２のダミー配線用溝２６２を形成する（図１４（ｂ））。続いて、配線用レジストを除去した後、第１のダミー配線１１８の形成方法と同様にして、バリアメタル膜２６８と銅のシード層を形成し、電解めっき法により銅を形成し、さらに、グレイン成長熱処理を行った後、ＣＭＰ処理により第３の層間絶縁膜１３０上のバリアメタル膜２６８と銅を研磨し、第１のビアプラグ２６４と第２のダミー配線２６６を形成する（図１４（ｃ））。
【０１２７】
上述したように、ビアプラグとダミー配線の形成にデュアルダマシン法を適用した場合であっても、第２のダミー配線用とビアプラグ用の銅が第１のダミー配線に接続されているため、銅を研磨する際、第３の層間絶縁膜にかかる応力が第１の層間絶縁膜および第２の層間絶縁膜に分散する。そのため、研磨の際の応力による絶縁膜剥れが防止される。上述のデュアルダマシン法を第１のビアプラグおよび第２のダミー配線の形成に適用する場合に限らず、第２のダミー配線よりも上層のビアプラグとダミー配線の形成に適用してもよい。そして、半導体装置の製造にシングルダマシン法とデュアルダマシン法を組み合わせて適用してもよい。
【０１２８】
また、複数のダミー配線をビアプラグで接続した構造において、ダミー配線が形成された層間絶縁膜のうち少なくともいずれかの層間絶縁膜がＬｏｗ−ｋ膜であれば応力に対して耐性が向上する効果が得られる。
【０１２９】
また、コンタクトプラグが形成される層間絶縁膜がＬｏｗ−ｋ膜を含む絶縁膜であってもよい。この場合、半導体基板１００に形成された配線と第１の層間絶縁膜に形成された配線との間にできる寄生容量が低減される。また、ビアプラグが形成される層間絶縁膜は、シリコン酸化膜であってもよく、Ｌｏｗ−ｋ膜とシリコン酸化膜とを組み合わせた積層膜であってもよい。
【０１３０】
また、上記Ｌｏｗ−ｋ膜をＳｉＯＣＨ膜としたが、Ｌｏｗ−ｋ膜は、ＳｉＯＣＨ膜に限らず、梯子型水素化シロキサンのＬ−Ｏｘ（ラダーオキサイド：ＮＥＣエレクトロニクス（株）の登録商標）膜、ＳｉＯＣ膜、ＳｉＯＦ膜、およびＨＳＱ（Ｈｙｄｒｏｇｅｎ−ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜等の無機絶縁膜、ならびにＭＳＱ（Ｍｅｔｈｙｌ−ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜等の有機絶縁膜のうちいずれかでもよく、無機絶縁膜や有機絶縁膜の多孔性膜であってもよい。さらに、これらの膜のうち複数の膜を組み合わせた積層膜であってもよい。
【０１３１】
さらに、金属拡散防止膜とストッパー膜は、窒化膜やＳｉＣＮ膜のように、金属の拡散を抑制し、かつＬｏｗ−ｋ膜およびシリコン酸化膜と比べてエッチング選択比が大きい膜であればよい。バリアメタル膜は、チタン膜、窒化チタン膜、タンタル膜、および窒化タンタル膜等の導電性膜のうちいずれかであればよく、これらの膜のうち複数の膜を組み合わせた積層膜であってもよい。
【図面の簡単な説明】
【０１３２】
【図１】実施形態１の半導体装置の製造方法を示す断面模式図である。
【図２】実施形態１の半導体装置の製造方法を示す断面模式図である。
【図３】実施形態１の半導体装置の製造方法を示す断面模式図である。
【図４】実施形態１の半導体装置の製造方法を示す断面模式図である。
【図５】実施形態１の半導体装置の製造方法を示す断面模式図である。
【図６】実施形態１における他の構成を示す断面模式図である。
【図７】実施形態１における他の構成を示す断面模式図である。
【図８】実施例１のパターンを示す平面図である。
【図９】他の実施例のパターンを示す平面図である。
【図１０】実施形態２の一構成例を示す断面模式図である。
【図１１】実施形態３の一構成例を示す断面模式図である。
【図１２】実施形態４の一構成例を示す断面模式図および平面図である。
【図１３】実施形態５の一構成例を示す断面模式図および平面図である。
【図１４】本発明の半導体装置の製造にデュアルダマシン法を適用した場合を説明するための断面模式図である。
【符号の説明】
【０１３３】
１００    半導体基板
１０２    素子分離部
１１２    第１の層間絶縁膜
１１４、１２２    レジスト
１１６、１２６、１３２    銅
１１８    第１のダミー配線
１２０    第２の層間絶縁膜
１２４    第１のビアホール
１２８    第１のビアプラグ
１３０    第３の層間絶縁膜
１３４    第２のダミー配線
１３６    第４の層間絶縁膜
１３８    第２のビアプラグ
１４０    第５の層間絶縁膜
１４２    第３のダミー配線
１４４、１６２    第６の層間絶縁膜
１４６、１６４    第７の層間絶縁膜
１４８、１６６    第８の層間絶縁膜
１５０、１６８    第９の層間絶縁膜
１５２    保護膜
１５４    第３のビアプラグ
１５６、３１４    第４のダミー配線
１５８、３１０    第４のビアプラグ
１６０、３１２    第５のダミー配線
１８０    Ｆ／Ｃパッド
１８２、４１６    ダミー配線パターン
１８４、１８６、１８８    チップ
１９０    コーナ部
１９３、１９５    中心領域
２００    コンタクトプラグ
３２０、４２２    第１の回路用配線
３２２、４２４    第２の回路用配線
３２４、４２６    第３の回路用配線
４１２、４１４    ダミー配線積層構造
４２８    トランジスタ
【図１】
2005142351.tif 000003
【図２】
2005142351.tif 000004
【図３】
2005142351.tif 000005
【図４】
2005142351.tif 000006
【図５】
2005142351.tif 000007
【図６】
2005142351.tif 000008
【図７】
2005142351.tif 000009
【図８】
2005142351.tif 000010
【図９】
2005142351.tif 000011
【図１０】
2005142351.tif 000012
【図１１】
2005142351.tif 000013
【図１２】
2005142351.tif 000014
【図１３】
2005142351.tif 000015
【図１４】
2005142351.tif 000016