(57)【要約】【課題】フィールドスルーによる電圧変動を抑制することで、表示品位の向上または低消費電力化を実現することができる電気光学装置及び電子機器を提供する。【解決手段】表示パネル部１２上であって、接続端子Ｑが形成された位置に容量素子Ｃｏで構成された負荷容量回路Ｃｓをビデオ線Ｚ１〜Ｚｍ毎に形成した。そして、容量素子Ｃｏの第１の電極Ｋ１を対応するビデオ線Ｚ１〜Ｚｍに接続し、第２の電極Ｋ２を接地した。また、容量素子Ｃｏの静電容量を各アナログスイッチＳＷ１〜ＳＷ３のドレインとゲートとの間に形成される容量の静電容量より１０倍の大きさになるように設定した。【選択図】      図２
2005049451.tif 000002
【特許請求の範囲】
【請求項１】
Ｌ本（但し、Ｌは２以上の自然数）の信号線を夫々含んでなる信号線群を複数有し、複数の走査線と前記信号線との交差に応じて画素が設けられてなる電気光学装置であって、
画像データ信号を前記複数の信号線群の各々に対して出力する信号供給回路と、
選択信号に応じて前記画像データ信号を前記信号線に出力するスイッチングトランジスタと、
該スイッチングトランジスタに前記選択信号を供給する選択信号生成回路とを備えており、
前記スイッチングトランジスタは前記信号線群毎に前記Ｌ本の信号線に対応してＬ個設けられており、
前記信号供給回路と前記信号線群とを繋ぐ配線に、前記スイッチングトランジスタのゲート電極とドレイン電極との間に形成される静電容量以上の静電容量を備えた負荷容量回路を設けたことを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置において、
前記負荷容量回路は、容量素子で構成されていることを特徴とすることを特徴とする電気光学装置。
【請求項３】
請求項１に記載の電気光学装置において、
前記負荷容量回路は、電界効果型トランジスタで構成されていることを特徴とする電気光学装置。
【請求項４】
請求項１乃至３のいずれか一つに記載の電気光学装置において、
前記負荷容量回路は、前記信号線が形成された基板に形成されていることを特徴とする電気光学装置。
【請求項５】
請求項１乃至４のいずれか一つに記載の電気光学装置において、
前記画素には、トランジスタ、第１電極及び第２電極を有する電気光学素子が設けられていることを特徴とする電気光学装置。
【請求項６】
請求項１乃至５のいずれか一つに記載の電気光学装置において、
前記電気光学素子は液晶素子であることを特徴とする電気光学装置。
【請求項７】
請求項１乃至６のいずれか一つに記載の電気光学装置において、
前記スイッチングトランジスタは、前記選択信号に基づいて、前記画像データ信号を前記信号線に、時分割で書き込むことを特徴とする電気光学装置。
【請求項８】
請求項１乃至７のいずれか一つに記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置及び電子機器に関するものである。
【０００２】
【従来の技術】
従来、液晶素子、有機ＥＬ素子、電気泳動素子、電子放出素子といった電気光学素子をマトリクス状に備えた電気光学装置として表示ディスプレイの駆動方式の一つにアクティブマトリクス駆動方式がある。
【０００３】
図７は、電気光学素子として液晶素子を用いたアクティブマトリクス駆動方式の液晶ディスプレイの電気的構成を示す。図７に示すように、所望の画像を表示する表示パネル部８０は、図中上側に配置されたデータ線駆動回路８１とビデオ線Ｚ１〜Ｚｍを介して接続されている。また、表示パネル部８０は、図中左側に配置された走査線駆動回路８２と走査線Ｙ１〜Ｙｎを介して接続されている。
【０００４】
表示パネル部８０上には複数の画素８３がマトリクス状に配置され、その画素８３の各々は図示しない画素トランジスタ及び該画素トランジスタに接続された液晶素子を備えている。また、表示パネル部８０上には時分割制御回路８４が備えられている。
【０００５】
時分割制御回路８４は、列毎に沿って配置された画素８３に対応したアナログスイッチ８５を備えている。各アナログスイッチ８５はＮ型のＦＥＴで構成されており、そのソースが対応するデータ線Ｘ１〜Ｘｋを介して各画素８３の前記画素トランジスタに接続されている。また、各アナログスイッチ８５は、そのドレインが対応するビデオ線Ｚ１〜Ｚｍを介して画像データ信号ＶＤ１〜ＶＤｍを出力する前記データ線駆動回路８１に接続されている。
【０００６】
そして、各アナログスイッチ８５は、そのゲートにそれぞれに対応する選択信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３がそれぞれ供給されることでオン・オフ制御される。詳しくは、第１のゲート電圧以上の電圧レベルの選択信号ＳＥＬ１〜ＳＥＬ３がそれぞれ供給されたときオンになり、第２のゲート電圧以下の電圧レベルの選択信号ＳＥＬ１〜ＳＥＬ３が供給されたときオフになるトランジスタである。そして、それぞれに対応するゲートに第１のゲート電圧以上の選択信号ＳＥＬ１〜ＳＥＬ３が供給されてアナログスイッチ８５がオンになると、同アナログスイッチ８５に接続されたデータ線Ｘ１〜Ｘｋと対応するビデオ線Ｚ１〜Ｚｍとがそれぞれ電気的に接続される。また、それぞれに対応するゲートに第２のゲート電圧以下の選択信号ＳＥＬ１〜ＳＥＬ３がそれぞれ供給されアナログスイッチ８５がオフになると、同アナログスイッチ８５に接続されたデータ線Ｘ１〜Ｘｋとビデオ線Ｚ１〜Ｚｍとが電気的に切断される。そして、時分割制御回路８４は、これら選択信号ＳＥＬ１〜ＳＥＬ３に従って対応する各アナログスイッチ８５が、適宜、オン・オフ制御されることでデータ線駆動回路８１から出力されるビデオ信号を時分割で各画素８３に供給する。
【０００７】
そして、走査線駆動回路８２が走査信号を出力することで所定の走査線を選択させるとともに、時分割制御回路８４が所定、例えば、第１のゲート電圧を有した選択信号ＳＥＬ１を供給して対応するアナログスイッチ８５をオンにさせる。
【０００８】
すると、その所定の走査線に接続された画素８３にデータ線駆動回路８１から出力された画像データ信号ＶＤ１〜ＶＤｍが対応するビデオ線及びデータ線を介して供給される。その結果、ビデオデータ信号が供給された画素８３の液晶素子は、同ビデオデータ信号に応じた電圧レベルに設定される。つまり、前記画素トランジスタのドレインの電位は液晶素子の電位と一致する。その後、そのゲートに第２のゲート電圧を有する選択信号ＳＥＬ１を供給してアナログスイッチ８５をオフにする。このことにより、画素８３は、前記ビデオデータ信号に応じた階調で発光することとなる。そして、走査線駆動回路８２が、順次、走査信号を出力することで全ての画素８３が選択されると、表示パネル部８０上には１フレーム分の画像が表示されることとなる。
【０００９】
ところで、この種のアクティブマトリクス駆動方式の液晶ディスプレイにおいては、データ線駆動回路８１から出力される画像データ信号ＶＤ１〜ＶＤｍにオーバーシュートまたはアンダーシュートが生じる。そして、このビデオデータ信号ＶＤ１〜ＶＤｍのオーバーシュートまたはアンダーシュートによって、画像データ信号ＶＤ１〜ＶＤｍの電位が変動する。この結果、画像データ信号ＶＤ１〜ＶＤｍは精度良く各画素８３に書き込まれなくなってしまう。従って、表示品位が劣化してしまう。そこで、データ線駆動回路８１側であって、同データ線駆動回路８１に延設して形成された各ビデオ線Ｚ１〜Ｚｍに画像データ信号ＶＤ１〜ＶＤｍのオーバーシュートまたはアンダーシュートによる電位の変動を防止するための負荷容量Ｃを設けた液晶ディスプレイが提案されている（例えば、特許文献１）。
【００１０】
【特許文献１】
特開平１１−２４９６２０号公報
【００１１】
【発明が解決しようとする課題】
ところで、ビデオ線Ｚ１〜Ｚｍ及びデータ線Ｙ１〜Ｙｎには、前記画像データ信号ＶＤ１〜ＶＤｍのオーバーシュートまたはアンダーシュートの他に、アナログスイッチ８５のフィールドスルーによっても画像データ信号ＶＤ１〜ＶＤｍの電位が変動してしまう。上記特許文献１に記載の発明においては、画像データ信号ＶＤ１〜ＶＤｍのオーバーシュートまたはアンダーシュートを防止するための負荷容量Ｃが設けられている。従って、アナログスイッチ８５のフィールドスルーが生じた場合においては、その画像データ信号ＶＤ１〜ＶＤｍの電位変動の分だけ、画像データ信号ＶＤ１〜ＶＤｍが精度良く画素８３に書き込まれなくなってしまう。その結果、表示品位が劣化してしまう。
【００１２】
また、画像データ信号ＶＤ１〜ＶＤｍを出力した後に一旦オフになるデータ線駆動回路を備えた液晶ディスプレイにおいては、再度、画像データ信号ＶＤ１〜ＶＤｍを出力するとき、フィールドスルーによる画像データ信号ＶＤ１〜ＶＤｍの電位変動の分を、再度、同データ線駆動回路がビデオ線に供給しなければならないので、その消費電力が大きくなってしまう。さらに、前記ビデオ線Ｚ１〜Ｚｍが液晶素子の対向電極に近接して配置されている液晶ディスプレイにおいては、前記フィールドスルーによって同対向電極にノイズが発生し、クロストークが生じる。その結果、表示品位が劣化してしまう。
【００１３】
本発明は上記問題点を解消するためになされたものであって、その目的は、フィールドスルーによる電圧変動を抑制することで、表示品位の向上または低消費電力化を実現することができる電気光学装置及び電子機器を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の電気光学装置は、Ｌ本（但し、Ｌは２以上の自然数）の信号線を夫々含んでなる信号線群を複数有し、複数の走査線と前記信号線との交差に応じて画素が設けられてなる電気光学装置であって、画像データ信号を前記複数の信号線群の各々に対して出力する信号供給回路と、選択信号に応じて前記画像データ信号を前記信号線に出力するスイッチングトランジスタと、該スイッチングトランジスタに前記選択信号を供給する選択信号生成回路とを備えており、前記スイッチングトランジスタは前記信号線群毎に前記Ｌ本の信号線に対応してＬ個設けられており、前記信号供給回路と前記信号線群とを繋ぐ配線に、前記スイッチングトランジスタのゲート電極とドレイン電極との間に形成される静電容量以上の静電容量を備えた負荷容量回路を設けたことを特徴とする。
【００１５】
これによれば、スイッチングトランジスタをオンからオフにしたときに生じる、所謂、フィールドスルーによる各画像データ信号の電位の変動を抑制することができる。従って、その分、画素に画像データ信号を安定して供給することができる。また、たとえば、画像データ信号を供給した後毎に一旦オフになる信号供給回路を備えた電気光学装置においては、その画像データ信号を供給した後であっても第１の信号線の電位を画像データ信号に応じた電位に保持することができる。従って、信号供給回路が、再度、画像データ信号を供給するとき、前記第１の信号線の電位を再び画像データ信号に応じた電位に至るまで供給する必要がない。この結果、電気光学装置の消費電力を低減することができる。
【００１６】
さらに、本発明によればフィールドスルーによる前記画像データ信号の電位の変動を抑制することができるので、例えば、電気光学素子の電極が前記複数信号線に隣接して形成された電気光学装置においては、前記電極の電位がフィールドスルーによって変動することを抑制することができる。この結果、フィールドスルーによって前記複数の信号線の電位が変動することによるクロストークの発生を抑制することができる。従って、電気光学装置の表示品位を向上させることができる。
【００１７】
この電気光学装置において、前記負荷容量回路は、容量素子で構成されていてもよい。
これによれば、負荷容量回路を容易に構成することができる。
【００１８】
この電気光学装置において、前記負荷容量回路は、電界効果型トランジスタで構成されていてもよい。
これによれば、電界効果型トランジスタを複数の信号線の各々に接続することで、容量素子と同じ機能を有する負荷容量回路を形成した。従って、負荷容量回路を、例えば、画素を構成するトランジスタとともに形成することができる。この結果、製造コストを低下させることができる。
【００１９】
この電気光学装置において、前記負荷容量回路は、前記複数の信号線が形成された基板に形成されていてもよい。
これによれば、負荷容量回路を基板に形成することができる。
【００２０】
この電気光学装置において、前記画素には、トランジスタ、第１電極及び第２電極を有する電気光学素子が設けられていてもよい。
これによれば、アクティブマトリクス駆動方式の電気光学装置において、そのスイッチングトランジスタをオンからオフにしたときに生じる、所謂、フィールドスルーによる各信号線の電位の変動を抑制することができる。従って、アクティブマトリクス駆動方式の電気光学装置の表示品位を向上させることができる。
【００２１】
この電気光学装置において、前記電気光学素子は液晶素子であってもよい。
これによれば、電気光学素子が液晶素子である液晶ディスプレイにおいて、そのスイッチングトランジスタをオンからオフにしたときに生じる、所謂、フィールドスルーによる各画像データ信号の電位の変動を抑制することができる。従って、液晶ディスプレイの表示品位を向上させることができる。
【００２２】
この電気光学装置において、前記スイッチングトランジスタは、前記選択信号に基づいて、前記画像データ信号を前記信号線に、時分割で書き込むことを特徴とする。
【００２３】
これによれば、画素に画像データ信号を時分割で供給するようにした電気光学装置において、そのスイッチングトランジスタをオンからオフにしたときに生じる、所謂、フィールドスルーによる各ビデオデータ信号の電位の変動を抑制することができる。
【００２４】
本発明の電子機器は上記電気光学装置を備えている。
これによれば、スイッチングトランジスタをオンからオフにしたときに生じる、所謂、フィールドスルーによる各の信号線の電位の変動を抑制することができる電気光学装置を備えた電子機器を提供することができる。また、画像データ信号を供給した後毎に一旦オフになる信号供給回路を備えた電気光学装置において、その消費電力を低減することができる電気光学装置を備えた電子機器を提供することができる。さらに、フィールドスルーによって前記複数の信号線の電位が変動することによるクロストークの発生を抑制することができる電気光学装置を備えた電子機器を提供することができる。
【００２５】
【発明の実施の形態】
以下、本発明を液晶表示装置に適用した各実施形態を図面に基づいて説明する。
（第１実施形態）
図１は、液晶ディスプレイの電気的構成を示すブロック回路図である。図２は、表示パネル部及びデータ線駆動回路の内部構成を示す図である。図３は、画素の等価回路図である。
【００２６】
図１に示すように、液晶ディスプレイ１０は、制御回路１１、表示パネル部１２、走査線駆動回路１３及びデータ線駆動回路１４を備えている。液晶ディスプレイ１０の制御回路１１、走査線駆動回路１３及びデータ線駆動回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、制御回路１１、走査線駆動回路１３及びデータ線駆動回路１４が、各々１チップの半導体集積回路装置によって構成されていてもよい。また、制御回路１１、走査線駆動回路１３及びデータ線駆動回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００２７】
制御回路１１は、図示しない外部装置から供給されるクロックパルスＣＰ及びビデオデジタルデータＤを入力する。制御回路１１は、クロックパルスＣＰに基づいて各走査線Ｙ１〜Ｙｎ（図２参照）を順次選択するタイミングを決めるための垂直同期信号ＶＳＹＮＣを作成する。また、制御回路１１は、クロックパルスＣＰに基づいて、画像データ信号ＶＤ１〜ＶＤｍを対応するデータ線Ｘ１〜Ｘｋ（図２参照）に出力するタイミングを決めるための水平同期信号ＨＳＹＮＣを作成する。
【００２８】
そして、制御回路１１は、前記垂直同期信号ＶＳＹＮＣを走査線駆動回路１３に出力するとともに、前記水平同期信号ＨＳＹＮＣをデータ線駆動回路１４に出力する。また、制御回路１１は、ビデオデジタルデータＤをデータ線駆動回路１４に出力する。
【００２９】
表示パネル部１２は、図２に示すように、時分割制御回路ＴＣ及び画素２０を備えている。時分割制御回路ＴＣは、画素２０とデータ線駆動回路１４との間に備えられている。時分割制御回路ＴＣは、選択信号生成回路１５とｋ個の第１、第２及び第３のアナログスイッチＳＷ１〜ＳＷ３とを備えている。
【００３０】
選択信号生成回路１５は、信号線ＬＳを介してデータ線駆動回路１４に電気的に接続されている。また、選択信号生成回路１５は、互いに独立した第１、第２及び第３の選択線ＳＬ１，ＳＬ２，ＳＬ３に接続されている。選択信号生成回路１５は、データ線駆動回路１４を介して前記ビデオデジタルデータＤを入力する。そして、選択信号生成回路１５は、入力された前記ビデオデジタルデータＤに基づいて選択信号ＳＥＬ１〜ＳＥＬ３を作成し、その作成された選択信号ＳＥＬ１〜ＳＥＬ３を第１、第２及び第３の選択線ＳＬ１，ＳＬ２，ＳＬ３を介して第１、第２及び第３のアナログスイッチＳＷ１〜ＳＷ３に供給する。尚、選択信号ＳＥＬ１〜ＳＥＬ３はＨレベルまたはＬレベルを有する電圧信号である。
【００３１】
第１、第２及び第３のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３の各々は、本実施形態においては、その導電型がＮ型のトランジスタである。第１のアナログスイッチＳＷ１は、そのゲートが第１の選択線ＳＬ１に接続され、第２のアナログスイッチＳＷ２は、そのゲートが第２の選択線ＳＬ２に接続され、第３のアナログスイッチＳＷ３は、そのゲートが第３の選択線ＳＬ３に接続されている。また、第１、第２及び第３のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３は、互いにそのドレインが接続されている。つまり、第１、第２及び第３のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３は互いに並列に接続されている。
【００３２】
また、各第１のアナログスイッチＳＷ１のドレインは、時分割制御回路ＴＣより図中上側に延設されたビデオ線Ｚ１〜Ｚｍ（ｍは自然数）にそれぞれ接続されている。一方、各第１、第２及び第３のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３のソースは、その時分割制御回路ＴＣより図中下側に延設されたｋ本のデータ線Ｘ１〜Ｘｋ（ｋ＝３ｍ）にそれぞれ接続されている。つまり、第１、第２及び第３のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３は、１本のビデオ線毎にＬ本（本実施形態においては３本）のデータ線（これが特許請求の範囲に記載された信号線群に相当する）に対応してＬ個（本実施形態においては３個）設けられている。すなわち、本実施形態の液晶ディスプレイ１０は３本のデータ線を夫々含んでなる信号線群をｍ本有している。
【００３３】
従って、例えば、選択信号生成回路１５が第１、第２及び第３の選択線ＳＬ１，ＳＬ２，ＳＬ３の全てにＨレベルの選択信号ＳＥＬ１〜ＳＥＬ３を出力すると、第１、第２及び第３のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３の全てがオンになる。その結果、全てのビデオ線Ｚ１〜Ｚｍとデータ線Ｘ１〜Ｘｋとが電気的に接続される。これにより、データ線駆動回路１４とデータ線Ｘ１〜Ｘｋとが繋がる。
【００３４】
また、例えば、選択信号生成回路１５が、第１、第２及び第３の選択線ＳＬ１，ＳＬ２，ＳＬ３のうち、第１の選択線ＳＬ１のみにＨレベルの選択信号ＳＥＬ１、第２及び第３の選択線ＳＬ２，ＳＬ３のそれぞれにＬレベルの選択信号ＳＥＬ２，ＳＥＬ３を出力すると、第１のアナログスイッチＳＷ１がオンになり、第２及び第３のアナログスイッチＳＷ２，ＳＷ３がそれぞれオフになる。その結果、ビデオ線Ｚ１〜Ｚｍと前記第１のアナログスイッチＳＷ１に接続されたデータ線Ｘ１，Ｘ４，・・・，Ｘｋ−２とが電気的に接続される。これにより、データ線駆動回路１４とデータ線Ｘ１，Ｘ４，・・・，Ｘｋ−２とが繋がる。つまり、各第１、第２及び第３のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３は、選択信号ＳＥＬ１〜ＳＥＬ３に応じて後記する画像データ信号ＶＤ１〜ＶＤｍをデータ線Ｘ１〜Ｘｋに出力する。
【００３５】
また、表示パネル部１２上であって前記時分割制御回路ＴＣより図中下側には、複数の画素２０がマトリクス状に設けられている。詳しくは、ｋ本（３ｍ本）のデータ線Ｘ１〜Ｘｋは、それぞれ、表示パネル部１２上の列方向に沿って延設されている。また、表示パネル部１２上には、その行方向に沿ってｎ本の走査線Ｙ１〜Ｙｎ（ｎは自然数）が延設されている。そして、前記各データ線Ｘ１〜Ｘｋと各走査線Ｙ１〜Ｙｎとの交差に応じて画素２０が設けられている。つまり、表示パネル部１２上には、３ｍ×ｎ個の画素２０が設けられている。そして、その各画素２０は、対応する走査線Ｙ１〜Ｙｎを介して走査線駆動回路１３に接続されている。
【００３６】
図３は、第１の走査線Ｙ１と第１のデータ線Ｘ１との交差に応じて設けられた画素２０の等価回路図である。各画素２０は、本実施形態においては、図３に示すように、画素トランジスタＱｓｗと、画素トランジスタＱｓｗに直列に接続された液晶素子２１と、この液晶素子２１に並列に接続され同液晶素子２１のリークを低減するための補助容量素子２２とを備えている。尚、この画素２０の電気的構成は全て同じであるので、説明の便宜上、第１の走査線Ｙ１と第１のデータ線Ｘ１との交差に応じて設けられた画素についてのみ以下に説明し、他の走査線とデータ線との交差に応じて設けられた画素についてはその説明を省略する。
【００３７】
画素トランジスタＱｓｗはスイッチング素子として機能するトランジスタである。また、画素トランジスタＱｓｗは、本実施形態においてはＴＦＴ（薄膜トランジスタ）で構成されている。さらに、画素トランジスタＱｓｗはその導電型がＮ型である。画素トランジスタＱｓｗは、そのゲートが第１の走査線Ｙ１に接続されている。画素トランジスタＱｓｗのドレインは第１のデータ線Ｘ１に接続されている。また、画素トランジスタＱｓｗのソースは、液晶素子２１の画素電極Ｅ１及び補助容量素子２２の第１端子Ｐ１に接続されている。
【００３８】
液晶素子２１は、その画素電極Ｅ１に対向する位置に対向電極Ｅ２が形成されている。この対向電極Ｅ２は、前記補助容量素子２２の第１端子Ｐ１に対向する位置に形成される第２端子Ｐ２に電気的に接続されている。尚、前記対向電極Ｅ２は、他の画素２０を構成する液晶素子の対向電極に共通して接続されている。
【００３９】
走査線駆動回路１３は、走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを作成する。各走査信号ＳＣ１〜ＳＣｎはＬレベル及びＨレベルを有する電圧信号である。そして、走査線駆動回路１３は前記水平同期信号ＨＳＹＮＣに従って、Ｈレベルの走査信号をＹ１→Ｙ２→…→Ｙｎ→Ｙ１の順番で出力することで走査線Ｙ１〜Ｙｎを線順次選択する。
【００４０】
データ線駆動回路１４は、図２に示すように、複数の単一ラインドライバ１４ａを備えている。各単一ラインドライバ１４ａは、表示パネル部１２上に形成された接続端子Ｑを介して対応するビデオ線Ｚ１〜Ｚｍに接続されている。そして、各単一ラインドライバ１４ａは、対応するビデオ線Ｚ１〜Ｚｍを介して前記時分割制御回路ＴＣの第１、第２及び第３のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３の各々に接続されている。各単一ラインドライバ１４ａは、前記制御回路１１から出力されたビデオデジタルデータＤを入力する。そして、各単一ラインドライバ１４ａは、入力されたビデオデジタルデータＤの大きさに対応したレベルを有する画像データ信号ＶＤ１〜ＶＤｍを作成する。また、各単一ラインドライバ１４ａは、その作成された画像データ信号ＶＤ１〜ＶＤｍをビデオ線Ｚ１〜Ｚｍの各々に対して出力する。尚、画像データ信号ＶＤ１〜ＶＤｍは、アナログ電圧信号である。
【００４１】
そして、走査線駆動回路１３が、Ｈレベルの走査信号をＹ１→Ｙ２→…→Ｙｎ→Ｙ１の順番で出力することで走査線Ｙ１〜Ｙｎを線順次選択する。また、このとき、選択信号生成回路１５がビデオデジタルデータＤに応じたＨレベルまたはＬレベルの選択信号ＳＥＬ１〜ＳＥＬ３を前記第１、第２及び第３の選択信号線ＬＳ１〜ＬＳ３に出力する。すると、各単一ラインドライバ１４ａから出力された画像データ信号ＶＤ１〜ＶＤｍが対応するデータ線Ｘ１〜Ｘｋに時分割で出力される。この結果、選択された走査線に接続された各画素２０には、画像データ信号ＶＤ１〜ＶＤｍが供給され、同画素２０の液晶素子２１及び補助容量素子２２に同画像データ信号ＶＤ１〜ＶＤｍに応じた電圧レベルに設定される。この結果、画素２０は、画像データ信号ＶＤ１〜ＶＤｍに応じた階調で発光することとなる。そして、走査線駆動回路１３が、順次、走査信号を出力することで全ての画素２０が選択されると、表示パネル部１２上には１フレーム分の画像が表示されることとなる。
【００４２】
上記のように構成された液晶ディスプレイ１０において、その表示パネル部１２には、各ビデオ線Ｚ１〜Ｚｍに対応して負荷容量回路Ｃｓが設けられている。詳述すると、図２に示すように、表示パネル部１２上であって、前記接続端子Ｑが形成された位置に負荷容量回路Ｃｓがビデオ線Ｚ１〜Ｚｍ毎に形成されている。この負荷容量回路Ｃｓは、本実施形態では、容量素子Ｃｏで構成されている。そして、容量素子Ｃｏの第１の電極Ｋ１が対応するビデオ線Ｚ１〜Ｚｍに接続され、第２の電極Ｋ２が接地されている。
【００４３】
ここで、第１、第２及び第３のアナログスイッチＳＷ１〜ＳＷ３の各ゲート／ドレイン間の寄生容量が全て同じとし、その寄生容量をＣｇｄで表す。また、選択信号生成回路１５から出力されるＨレベルの選択信号ＳＥＬ１〜ＳＥＬ３の電圧レベルをそれぞれＶｓ１で表す。同様に、選択信号生成回路１５から出力されるＬレベルの選択信号ＳＥＬ１〜ＳＥＬ３の電圧レベルをそれぞれＶｓ２で表す。
【００４４】
すると、選択信号ＳＥＬ１〜ＳＥＬ３の電圧レベルが、ＨレベルからＬレベルに変化するときの前記寄生容量Ｃｇｄによる第１、第２及び第３のアナログスイッチＳＷ１〜ＳＷ３の各ゲート／ドレイン間の電荷変動ΔＱｇｄは以下のように表される。
【００４５】
ΔＱｇｄ＝Ｃｇｄ（Ｖｓ１−Ｖｓ２）・・・（１）
そして、この電荷変動ΔＱｇｄが前記寄生容量Ｃｇｄと液晶素子２１（または補助容量素子２２）とに再配分される。この結果、第１、第２及び第３のアナログスイッチＳＷ１〜ＳＷ３の各ゲートの電圧がＨレベルの選択信号Ｖｓ１からＬレベルの選択信号Ｖｓ２に変化したとき（つまり、第１、第２または第３のアナログスイッチＳＷ１〜ＳＷ３の少なくともいすれかがオフになったとき）、液晶素子２１（または補助容量素子２２）の電位が変動する。このときの電位の変動をフィールドスルーといい、この電位の変動の大きさをフィールドスルー電圧Ｖｆという。そして、フィールドスルー電圧Ｖｆは上式（１）から以下のように表される。
【００４６】
Ｖｆ＝Ｃｇｄ（Ｖｓ１−Ｖｓ２）／（Ｃｇｄ＋Ｃｔｏｔ＋Ｃｏ）・・・（２）
ここで、Ｃｔｏｔは、ビデオ線Ｚ１〜Ｚｍによる容量を表し、寄生容量を含む。そして、前記容量素子Ｃｏの静電容量を、前記各アナログスイッチＳＷ１〜ＳＷ３のドレインとゲートとの間に形成される静電容量以上になるように設定する。本実施形態においては、前記容量素子Ｃｏの静電容量を前記各アナログスイッチＳＷ１〜ＳＷ３のドレインとゲートとの間に形成される容量の静電容量より１０倍の大きさになるように設定する。このように前記容量素子Ｃｏを設けることで、第１、第２または第３のアナログスイッチＳＷ１〜ＳＷ３の少なくともいずれかがオフになったことによる前記フィールドスルー電圧Ｖｆによる電位変動を十分小さくすることができる。この結果、精度良く画像データ信号ＶＤ１〜ＶＤｍを対応する画素２０に書き込ませることができる。従って、表示品位を向上させることができる。
【００４７】
また、第１、第２または第３のアナログスイッチＳＷ１〜ＳＷ３の少なくともいずれかがオフになっても、前記容量素子Ｃｏが各ビデオ線Ｚ１〜Ｚｍの電位の電位を保持しているので、例えば、画像データ信号ＶＤ１〜ＶＤｍを出力した後に一旦オフになるデータ線駆動回路を備えた液晶ディスプレイにおいては、フィールドスルー電圧Ｖｆ分だけ、その消費電力を抑制することができる。
【００４８】
次に、前記表示パネル部１２の構造について図４に従って説明する。図４は、前記画素２０と容量素子Ｃｏとが形成された領域を含む前記表示パネル部１２の断面図である。図４においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
【００４９】
図４に示すように、表示パネル部１２は、透明基板３０上であって、その所定の位置に遮光層Ｍが形成されている。遮光層Ｍは、前記透明基板３０側から入射する光が表示パネル部１２の内部に入り込むのを遮断するための層である。この遮光層Ｍは、本実施形態においては、例えば、１５０ｎｍ〜３００ｎｍの膜厚を有したタングステンシリサイド（ＷＳｉ）で構成されている。
【００５０】
前記透明基板３０及び遮光層Ｍ上には絶縁層３１が形成されている。絶縁層３１は、本実施形態においては、例えば、０．７ｍｍ〜１．１ｍｍの膜厚を有した二酸化珪素（ＳｉＯ２）で構成されている。そして、絶縁層３１上であって、前記遮光層Ｍと対向する位置（図中右側）には、本実施形態においては多結晶シリコン（ポリシリコン）で構成された膜厚３０ｎｍ〜６０ｎｍの島状の半導体層３２が形成されている。また、絶縁層３１上であって、前記遮光層Ｍと対向する位置（図中左側）には、金属層ＭＬが形成されている。この金属層ＭＬは、例えば、電源線といった配線を構成している。
【００５１】
前記半導体層３２は、図中左側から順に、高濃度ドレイン領域３２ＨＤ、低濃度ドレイン領域３２ＬＤ、チャネル領域３２Ｃ、低濃度ソース領域３２ＬＳ、高濃度ソース領域３２ＨＳが形成されている。そして、半導体層３２上にはゲート絶縁膜３３が形成されている。このゲート絶縁膜３３は、本実施形態においては、例えば、４０ｎｍ〜１０００ｎｍの膜厚を有した二酸化珪素（ＳｉＯ２）で構成されている。
【００５２】
また、ゲート絶縁膜３３上であって、前記チャネル領域３２Ｃに対向する位置にはゲート電極３４が形成されている。前記ゲート電極３４は、本実施形態においては、例えば、３００〜４００ｎｍの膜厚を有した多結晶シリコン（ポリシリコン）で構成されている。
【００５３】
そして、絶縁層３１、ゲート絶縁膜３３、ゲート電極３４及び金属層ＭＬ上であって、前記高濃度ドレイン領域３２ＨＤ及び高濃度ソース領域３２ＨＳを除いた領域には第１層間絶縁層ＩＤ１が形成されている。第１層間絶縁層ＩＤ１は、例えば、４００〜１０００ｎｍの膜厚を有した二酸化珪素（ＳｉＯ２）で構成されている。
【００５４】
第１層間絶縁層ＩＤ１上の所定の位置には第１の導電層３４Ｄ，３４Ｓ，３４ａが形成されている。詳しくは、第１の導電層３４Ｄ，３４Ｓは、それぞれ、第１層間絶縁層ＩＤ１上であって、前記高濃度ドレイン領域３２ＨＤ及び高濃度ソース領域３２ＨＳに対向する位置に形成されている。そして、この第１の導電層３４Ｄ，３４Ｓはそれぞれ画素トランジスタＱｓｗのドレイン電極及びソース電極に対応している。
【００５５】
そして、図４に示すように、前記第１層間絶縁層ＩＤ１を貫通して開孔形成されたコンタクトホールＨＤに、例えば、多結晶シリコン（ポリシリコン）を埋め込むことで、高濃度ドレイン領域３２ＨＤとドレイン電極に対応した第１の導電層３４Ｄとが電気的に接続されている。また、前記第１層間絶縁層ＩＤ１を貫通して開孔形成されたコンタクトホールＨＳに、例えば、多結晶シリコン（ポリシリコン）を埋め込むことで、高濃度ソース領域３２ＨＳとソース電極に対応した第１の導電層３４Ｓとが電気的に接続されている。
【００５６】
また、第１の導電層３４Ｄ，３４Ｓ，３４ａは、それぞれ、本実施形態においては、例えば、１００ｎｍ〜２００ｎｍの膜厚を有した多結晶シリコン（ポリシリコン）で構成されている。そして、前記半導体層３２、ゲート絶縁膜３３、ゲート電極３４、ソース電極に対応した第１の導電層３４Ｓ及びドレイン電極に対応した第１の導電層３４Ｄで前記画素トランジスタＱｓｗを構成している。
【００５７】
また、前記ソース電極に相当する第１の導電層３４Ｓ上の所定の位置（図４においては２箇所）は、例えば、膜厚が１５ｎｍ〜４０ｎｍである第１の誘電体Ｄ１が形成されている。各第１の誘電体Ｄ１に対向する位置に形成された前記第１の導電層３４Ｓが前記補助容量素子２２を構成する前記第１端子Ｐ１に相当する。また、前記第１の導電層３４ａ上には、第２の誘電体Ｄ２が形成されている。この第１の導電層３４ａが前記第２の電極Ｋ２に相当する。
【００５８】
そして、前記第１及び第２の誘電体Ｄ１，Ｄ２上には第２の導電層３５ａ，３５ｂが形成されている。第２の導電層３５ａ，３５ｂは、それぞれ、例えば、１００ｎｍ〜４００ｎｍの膜厚を有した多結晶シリコン（ポリシリコン）またはタングステンシリサイド（ＷＳｉ）といった導電性材料で構成されている。そして、前記第１の導電層３４Ｓ、第１の誘電体Ｄ１及び第２の導電層３５ａで前記補助容量素子２２を構成している。
【００５９】
また、前記第２の導電層３５ｂが前記容量素子Ｃｏの第１の電極Ｋ１に相当する。そして、前記第１の導電層３４ａ、第２の誘電体Ｄ２及び第２の導電層３５ｂで前記容量素子Ｃｏを構成している。また、前記容量素子Ｃｏを前記第１層間絶縁層ＩＤ１上に配置することで、液晶素子２１及び補助容量素子２２を形成するときに同容量素子Ｃｏを同時に形成することができる。従って、容量素子Ｃｏを容易に形成することができる。尚、本実施形態においては、第２の誘電体Ｄ２の膜厚及び占有面積を調節することで、その静電容量が前記ビデオ線Ｚ１〜Ｚｍによる容量Ｃｔｏｔの１０倍の大きさになるように設定されている。
【００６０】
そして、前記第１の導電層３４Ｄ，３４Ｓ、第２の導電層３５ａ，３５ｂ、第１層間絶縁層ＩＤ１上であって、同第１の導電層３４Ｄ、３４Ｓ及び第２の導電層３５ｂ上の一部を除いた領域には第２層間絶縁層ＩＤ２が形成されている。第２層間絶縁層ＩＤ２は、例えば、４００ｎｍ〜１０００ｎｍの膜厚を有した二酸化珪素（ＳｉＯ２）で構成されている。
【００６１】
第２層間絶縁層ＩＤ２上には、第３の導電層３６ａ，３６ｂが形成されている。第３の導電層３６ａは、前記した第２の導電層３５ｂ上の一部を除いた領域に形成されたコンタクトホールＨ１を介して同第２の導電層３５ｂと電気的に接続されている。また、第３の導電層３６ａは、前記した第１の導電層３４Ｓ上の一部を除いた領域に形成されたコンタクトホールＨ２を介して同第１の導電層３４Ｓと電気的に接続されている。さらに、第３の導電層３６ｂは、前記した第１の導電層３４Ｓ上の一部を除いた領域に形成されたコンタクトホールＨ３を介して同第１の導電層３４Ｓと電気的に接続されている。
【００６２】
前記第３の導電層３６ａは、データ線Ｘ１〜Ｘｋまたはビデオ線Ｚ１〜Ｚｍに相当する。この第３の導電層３６ａ，３６ｂは、例えば、アルミニウム（Ａｌ）と窒化チタン（ＴｉＮ）との積層体といった導電性材料で構成されている。また、第３の導電層３６ａ，３６ｂは、例えば、その膜厚が３００ｎｍ〜７００ｎｍである。
【００６３】
第３の導電層３６ａ，３６ｂ及び第２層間絶縁層ＩＤ２上には透明絶縁層３７が形成されている。透明絶縁層３７上であって、前記第３の導電層３６ｂ及び前記容量素子Ｃｏと電気的に接続された前記第３の導電層３６ａ（図中左側）に対向する位置には透明電極３８，３９がそれぞれ形成されている。透明電極３８は前記第３の導電層３６ｂとコンタクトホールＨ４を介して電気的に接続されている。そして、この透明電極３８が前記画素電極Ｅ１に相当している。一方、透明電極３９は前記第３の導電層３６ａとコンタクトホールＨ５を介して電気的に接続されている。そして、この透明電極３９が前記接続端子Ｑに相当している。
【００６４】
前記透明電極３８及び透明絶縁層３７の一部（図中右側の透明絶縁層３７）には液晶ＬＣが形成されている。また、液晶ＬＣ上には透明導電層４０が形成されている。この透明導電層４０が前記対向電極Ｅ２に相当している。
【００６５】
上記のように構成された表示パネル部１２は、前記したように、ビデオ線Ｚ１〜Ｚｍまたはデータ線Ｘ１〜Ｘｋに相当する第３の導電層３６ａが前記対向電極Ｅ２に相当する透明導電層４０上に対向する位置に形成されている。つまり、前記ビデオ線Ｚ１〜Ｚｍまたはデータ線Ｘ１〜Ｘｋが液晶素子２１の対向電極Ｅ２に接近して配置されている。このような構成を成した液晶ディスプレイ１０においては、前記フィールドスルー電圧Ｖｆによって前記対向電極Ｅ２に生じるノイズによるクロストークの発生を前記容量素子Ｃｏを設けることで抑制することができる。その結果、前記フィールドスルー電圧Ｖｆによるクロストークの発生を抑制することができる。従って、その分だけ液晶ディスプレイの表示品位の向上させることができる。
【００６６】
尚、特許請求の範囲に記載の信号線は、本実施形態においては、例えば、データ線Ｘ１〜Ｘｋに対応している。また、特許請求の範囲に記載の電気光学素子は、本実施形態においては、例えば、液晶素子２１に対応している。また、特許請求の範囲に記載の信号供給回路は、本実施形態においては、例えば、データ線駆動回路に対応している。
【００６７】
さらに、特許請求の範囲に記載のスイッチングトランジスタは、本実施形態においては、例えば、アナログスイッチＳＷ１〜ＳＷ３に対応している。また、特許請求の範囲に記載の電気光学装置は、本実施形態においては、例えば、液晶ディスプレイに対応している。また、特許請求の範囲に記載の基板は、本実施形態においては、例えば、表示パネル部に対応している。また、特許請求の範囲に記載のトランジスタは、本実施形態においては、例えば、画素トランジスタＱｓｗに対応している。さらに、特許請求の範囲に記載の第１電極は、本実施形態においては、例えば、画素電極Ｅ１に対応している。また、特許請求の範囲に記載の第２電極は、本実施形態においては、例えば、対向電極Ｅ２に対応している。さらに、特許請求の範囲に記載の第１の端子は、本実施形態においては、例えば、アナログスイッチＳＷ１〜ＳＷ３のドレインに対応している。
【００６８】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、表示パネル部１２上であって、接続端子Ｑが形成された位置に容量素子Ｃｏで構成された負荷容量回路Ｃｓをビデオ線Ｚ１〜Ｚｍ毎に形成した。そして、容量素子Ｃｏの第１の電極Ｋ１を対応するビデオ線Ｚ１〜Ｚｍに接続し、第２の電極Ｋ２を接地した。また、この容量素子Ｃｏの静電容量を前記各アナログスイッチＳＷ１〜ＳＷ３のドレインとゲートとの間に形成される容量の静電容量より１０倍の大きさになるように設定した。従って、容量素子Ｃｏは、第１、第２または第３のアナログスイッチＳＷ１〜ＳＷ３の少なくともいすれかがオフになったときに生じるフィールドスルー電圧Ｖｆを吸収することができる。この結果、第１、第２または第３のアナログスイッチＳＷ１〜ＳＷ３の少なくともいすれかがオフになったときに各ビデオ線Ｚ１〜Ｚｍの電位が変動するのを抑制することができる。このことから、液晶ディスプレイの表示品位の向上させることができる。
【００６９】
（２）前記実施形態では、表示パネル部１２上であって、接続端子Ｑが形成された位置に容量素子Ｃｏで構成された負荷容量回路Ｃｓをビデオ線Ｚ１〜Ｚｍ毎に形成した。そして、容量素子Ｃｏの第１の電極Ｋ１を対応するビデオ線Ｚ１〜Ｚｍに接続し、第２の電極Ｋ２を接地した。従って、画像データ信号ＶＤ１〜ＶＤｍを出力した後に一旦オフになるデータ線駆動回路を備えた液晶ディスプレイにおいても、オフになったときのビデオ線Ｚ１〜Ｚｍの電位を画像データ信号ＶＤ１〜ＶＤｍの電位に保持することができる。従って、画像データ信号ＶＤ１〜ＶＤｍを出力した後に一旦オフになることでビデオ線Ｚ１〜Ｚｍの電位がフィールドスルー電圧Ｖｆの分だけ低下することはない。この結果、ビデオデータ信号を出力した後に一旦オフになるデータ線駆動回路を備えた液晶ディスプレイの低消費電力化を図ることができる。
【００７０】
（３）前記実施形態では、ビデオ線Ｚ１〜Ｚｍに容量素子Ｃｏを設けた。従って、ビデオ線Ｚ１〜Ｚｍが液晶素子２１の対向電極Ｅ２に対向して配置された表示パネル部１２であっても、フィールドスルー電圧Ｖｆによって対向電極Ｅ２に生じるノイズによるクロストークの発生を抑制することができる。その結果、前記フィールドスルー電圧Ｖｆによるクロストークの発生を抑制することができる。
【００７１】
（４）前記実施形態では、負荷容量回路Ｃｓを表示パネル部１２に設けた。従って、特に、アナログスイッチＳＷ１〜ＳＷ３のフィールドスルー電圧Ｖｆを小さくするための素子等を外付け形成する必要はない。この結果、表示品位の優れた表示パネルを提供することができる。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図５に従って説明する。図５は、本実施形態における表示パネル部及びデータ線駆動回路の内部構成を示す図である。本実施形態においては、その表示パネル部１２ａ上に形成された負荷容量回路Ｃｓの構成が上記第１の実施形態と異なること以外は全て同じである。従って、前記第１実施形態と同じ構成部材については符号を等しくし、その詳細な説明を省略する。
【００７２】
図５に示すように、表示パネル部１２ａの上側、つまり、データ線駆動回路１４に備えられた各単一ラインドライバ１４ａと対応する各ビデオ線Ｚ１〜Ｚｍとが接続される側であって、同ビデオ線Ｚ１〜Ｚｍに負荷容量回路Ｃｓがそれぞれ設けられている。各負荷容量回路Ｃｓは、本実施形態においては、ダイオード接続された第１及び第２のトランジスタＴｒ１，Ｔｒ２が互いに直列に接続されることで構成されている。第１及び第２のトランジスタＴｒ１，Ｔｒ２はそれぞれ電界効果トランジスタで構成されている。
【００７３】
詳しくは、第１のトランジスタＴｒ１は、その導電型がＰ型である。第１のトランジスタＴｒ１は、そのゲートがドレインに接続され、該ドレインには電圧Ｖｏが供給されている。第１のトランジスタＴｒ１のソースは、対応するビデオ線Ｚ１〜Ｚｍに接続している。
【００７４】
そして、前記電圧Ｖｏは、前記ビデオ線Ｚ１〜Ｚｍに出力される画像データ信号ＶＤ１〜ＶＤｍの電圧レベルより高い電圧レベルを有する。従って、前記第１のトランジスタＴｒ１のドレイン／ソース間には逆バイアスが供給されている。このように接続することで、前記第１のトランジスタＴｒ１を容量素子として使用することができる。
【００７５】
また、第２のトランジスタＴｒ２は、その導電型がＮ型である。第２のトランジスタＴｒ２は、そのゲートがドレインに接続され、該ドレインは接地されている。第２のトランジスタＴｒ２のソースは、対応するビデオ線Ｚ１〜Ｚｍに接続している。ここで、前記画像データ信号ＶＤ１〜ＶＤｍの電圧レベルは接地電位より高い電圧レベルを有する。従って、前記第２のトランジスタＴｒ２のドレイン／ソース間には逆バイアスが供給されている。このように接続することで、前記第２のトランジスタＴｒ２を容量素子として使用することができる。
【００７６】
従って、各負荷容量回路Ｃｓは、第１のトランジスタＴｒ１で構成される容量素子と第２のトランジスタＴｒ２で構成される容量素子とが並列に接続されたものと電気的に等価である。そして、前記電圧Ｖｏの電圧レベルを適宜設定することで、第１及び第２のトランジスタＴｒ１，Ｔｒ２の各ドレイン／ソース間の静電容量による合成静電容量を前記各アナログスイッチＳＷ１〜ＳＷ３のドレインとゲートとの間に形成される容量の静電容量より１０倍の大きさになるように設定する。このようにすることで、上記第１の実施携帯と同じ効果を得ることができる。
【００７７】
また、本実施形態では、前記したように、第１及び第２のトランジスタＴｒ１，Ｔｒ２で容量素子と同じ機能を有する負荷容量回路Ｃｓを形成した。従って、容量素子を形成することなく、例えば、画素トランジスタＱｓｗを形成すると同時に負荷容量回路Ｃｓを形成することができる。この結果、製造コストを低下させることができる。
【００７８】
尚、特許請求の範囲に記載の負荷容量回路は、本実施形態においては、例えば、負荷容量回路Ｃｓに対応している。
（第３実施形態）
次に、第１または第２実施形態で説明した電気光学装置としての液晶ディスプレイ１０の電子機器の適用について図６に従って説明する。液晶ディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００７９】
図６は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図６において、パーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、前記液晶ディスプレイ１０を用いた表示ユニット７３とを備えている。この場合においても、液晶ディスプレイ１０を用いた表示ユニット５３は前記第１実施形態と同様な効果を発揮する。
【００８０】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記第１実施形態では、容量素子Ｃｏの静電容量を各アナログスイッチＳＷ１〜ＳＷ３のドレインとゲートとの間に形成される容量の静電容量より１０倍の大きさになるように設定したが、これに限定されるものではない。要は、アナログスイッチＳＷ１〜ＳＷ３のフィールドスルー電圧Ｖｆが十分に吸収することができる大きさであればよい。
【００８１】
○上記第２実施形態では、第１及び第２のトランジスタＴｒ１，Ｔｒ２から成る２つの電界効果トランジスタで負荷容量回路Ｃｓを形成したが、特に電界効果トランジスタの個数に限定されるものではない。従って、例えば、一つの電界効果トランジスタで負荷容量回路Ｃｓを構成してもよい。このようにすることで、上記実施形態と同様な効果を得ることができる。
【００８２】
○上記各実施形態では、電気光学装置として、その電気光学素子が液晶素子で構成された液晶ディスプレイ１０に具体化したが、これに限定されるものではなく、電気光学装置ならどのような電気光学装置に適応してもよい。
【図面の簡単な説明】
【図１】液晶ディスプレイの電気的構成を説明するためのブロック図である。
【図２】第１実施形態における表示パネル部及びデータ線駆動回路の内部構成を示す図である。
【図３】画素の等価回路図である。
【図４】画素と容量素子とが形成された領域を含む表示パネル部の断面図である。
【図５】第２実施形態における表示パネル部及びデータ線駆動回路の内部構成を示す図である。
【図６】第３の実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図７】従来のアクティブマトリクス型液晶ディスプレイの電気的構成図である。
【符号の説明】
Ｃｏ…負荷容量回路としての容量素子、Ｃｓ…負荷容量回路、Ｄ…画像デジタルデータ信号、Ｅ１…第１電極としての画素電極、Ｅ２…第２電極としての対向電極、Ｋ１…第１の電極、Ｋ２…第２の電極、Ｑｓｗ…トランジスタとしての画素トランジスタ、ＳＷ１〜ＳＷ３…スイッチングトランジスタとしてのアナログスイッチ、ＶＤ１〜ＶＤｍ…画像データ信号、Ｘ１〜Ｘｋ…信号線としてのデータ線、Ｙ１〜Ｙｎ…走査線、１０…電気光学装置としての液晶ディスプレイ、１２…基板としての表示パネル部、１４…信号供給回路としてのデータ線駆動回路、２０…画素、２１…電気光学素子としての液晶素子、７０…電子機器としてのモバイル型パーソナルコンピュータ。
【図１】
2005049451.tif 000003
【図２】
2005049451.tif 000004
【図３】
2005049451.tif 000005
【図４】
2005049451.tif 000006
【図５】
2005049451.tif 000007
【図６】
2005049451.tif 000008
【図７】
2005049451.tif 000009