(57)【要約】【課題】超音波を印加することにより実装される電子部品の実装用バンプにおいて、電子部品の小型化への対応およびコストの低減が可能な電子部品の実装用バンプを提供する。【解決手段】電子部品５０は、配線部７と接続パッド部８を有するチップと、第一の金属層９と第一の金属層９上に形成された第二の金属層１０により構成されたバンプ部１１を接続パッド部８上に備える。第一の金属層９と第二の金属層１０は、同一の金属材料で構成され、かつ第一の金属層９と第二の金属層１０間に、超音波の振動の伝搬が不連続な第三の層１２が構成されている。【選択図】  図１
2005079461.tif 000002
【特許請求の範囲】
【請求項１】
配線部と接続パッド部を有するチップと、前記接続パッド部上にバンプ部を備え、超音波を印加することにより実装される電子部品において、前記バンプ部は、第一の金属層と前記第一の金属層上に形成された第二の金属層により構成され、前記第一の金属層と前記第二の金属層は、同一の金属材料であり、かつ前記超音波の振動の伝搬が不連続な状態に構成されていることを特徴とする電子部品。
【請求項２】
前記超音波の振動の伝搬が不連続な状態は、前記第一の金属層の成膜条件と前記第二の金属層の成膜条件である成膜温度、成膜時の真空度および投入電力のうち少なくとも一つの条件が異なり、かつ連続成膜により形成されることを特徴とする、請求項１に記載の電子部品。
【請求項３】
配線部と接続パッド部を有するチップと、前記接続パッド部上にバンプ部を備え、超音波を印加することにより実装される電子部品において、前記バンプ部は、第一の金属層と前記第一の金属層上に形成された第二の金属層により構成され、前記第一の金属層と前記第二の金属層は、同一の金属材料であり、かつ前記第一の金属層と前記第二の金属層間に、前記第一の金属層と前記超音波の振動の伝搬が不連続な第三の層が構成されていることを特徴とする電子部品。
【請求項４】
前記第三の層は、前記第一の金属層と第二の金属層を連続成膜しないことにより形成されることを特徴とする、請求項３に記載の電子部品。
【請求項５】
前記第三の層は、酸化膜または窒化膜であることを特徴とする、請求項３または４に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装用バンプを備えた電子部品に関し、特に超音波を印加することにより実装される電子部品に関する。
【背景技術】
【０００２】
近年、半導体だけではなく、Ｌ、Ｃ、Ｒあるいは、弾性表面波素子等の各種電子部品を搭載する装置の小型化、低背化に伴い、用いられる電子部品を装置基板等にフェースダウンによる実装方式が広く用いられている。
フェースダウンによる実装方式を用いる電子部品は、電子部品に形成された電極パッド上にバンプを形成する。次に、実装する基板上に設けられた電極パッドに電子部品のバンプを配置し、超音波や熱を加えながら押圧することにより実装される。
今後さらに電子部品等を搭載した装置の小型化、低背化を図るためには、電子部品に形成されるバンプを一段と微細化できる電子部品やその製造方法が求められる。しかしながら、超音波や熱を加えながら押圧し、電子部品と基板を実装する場合、図６（ａ）に示すようにチップ素子１の電極パッド２上に設けられたバンプ３は、その実装時の応力により図６（ｂ）に示すように基板４に実装後、そのバンプ３の形状が変形する。そのため、電子部品に形成するバンプ寸法およびその他の電極パターン等の配置は、実装後のバンプの広がりを考慮した設計が必要となる。よって、電子部品の小型化等に対して、課題を有することになる。
そこで、このような課題を解決するために、次のようなチップ素子およびその製造方法が提案されている。この方法によれば、実装主面上に電極パターンと電極パターン上に設けられたバンプを有するチップ素子において、該電極パターンの少なくとも一部を覆わずに残した縁部が形成される絶縁層を設ける。バンプは、絶縁層の縁部に接しながら電極パターン上に形成されている。この構成によれば、絶縁層が堰となり、バンプが広がることを阻止するように働くチップ素子が可能となる（例えば特許文献１参照）。
【特許文献１】特開平１１−２５１８６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記に説明した従来技術によるチップ素子およびその製造方法には、以下の問題が存在する。
特許文献１においては、先ず、素子基板上に電極パターンが形成される。次に素子基板上に、少なくとも形成するバンプ部が開口した絶縁層を形成する。次に、バンプを形成する位置に開口部を有する保護膜を形成し、電解めっきや蒸着により金属層を形成する。次にその金属層にパターンを形成することでバンプが形成されるため、多くの製造プロセスが必要である。また、チップ素子には、本来チップ素子の機能には不要な部材を有するとの課題を有する。
【課題を解決するための手段】
【０００４】
上記課題を解決すべく本発明の電子部品は、配線部と接続パッド部を有するチップと、接続パッド部上にバンプ部を備え、超音波を印加することにより実装される電子部品であり、バンプ部は、第一の金属層と第一の金属層上に形成された第二の金属層により構成され、第一の金属層と第二の金属層は、同一の金属材料であり、かつ超音波の振動の伝搬が不連続な状態に構成されていることを特徴とする電子部品である。
更に、超音波の振動の伝搬が不連続な状態は、第一の金属層の成膜条件と第二の金属層の成膜条件である成膜温度、成膜時の真空度および投入電力のうち少なくとも一つの条件が異なり、かつ連続成膜により形成されることを特徴とする。
また、配線部と接続パッド部を有するチップと、接続パッド部上にバンプ部を備え、超音波を印加することにより実装される電子部品であり、バンプ部は、第一の金属層と第一の金属層上に形成された第二の金属層により構成され、第一の金属層と第二の金属層は、同一の金属材料であり、かつ第一の金属層と第二の金属層間に、第一の金属層と超音波の振動の伝搬が不連続な第三の層が構成されていることを特徴とする電子部品である。
更に、第三の層は、第一の金属層と第二の金属層を連続成膜しないことにより形成されることを特徴とする。また、第三の層は、酸化膜または窒化膜であることを特徴とする。
【発明の効果】
【０００５】
以上のような本発明の電子部品によれば、チップ側のバンプにおいて、実装前後のバンプ形状および位置精度における変化のない実装が可能となる。
【０００６】
よって、実装後のバンプの形状変化を考慮した領域の確保が少なくなるので、電子部品の小型化が可能となり、この結果、１ウェハーからの取り個数の向上に繋がることから、コストの低減が可能となる電子部品を提供することが可能となる。
【発明を実施するための最良の形態】
【０００７】
【実施例１】
【０００８】
以下、本発明の実施例について添付図に基づいて詳細に説明する。
図１は、本発明の電子部品の一実施例における概略断面図を示す。
図１に示した電子部品５０は、基板６と、基板６上に形成された配線部７および接続パッド部８とを備える。更に、接続パッド部８上には、第一の金属層９と第一の金属層９上に形成された第二の金属層１０により構成されたバンプ１１を備える。また、第一の金属層９と第二の金属層１０の界面には、超音波の振動が不連続な第三の層１２を備える。
基板６は、特に材料を限定するものでなく、所望する電子部品に対応した材料が選択される。配線部７および接続パッド部８は、所望する電子部品に対応し、その材料が決定されるが、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等を主成分としたもの、あるいは、それらの多層膜が用いられる。また、バンプ１１を構成する第一の金属層９は、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、Ｓｎ、Ｎｉのうちのいずれか、またはそれらを主成分とする合金が用いられる。第二の金属層１０は、第一の金属層９と同様の材料が選択される。
上記した本発明における電子部品５０の製造方法の詳細を図２に示す概略製造プロセスフローを用いて説明する。ここでは、電子部品５０として、弾性表面波素子に適用する場合について説明する。
先ず、図２（ａ）に示すように、基板６の上面にフォトリソ技術等を用いて、配線部７および接続部８を形成する。基板６は、ＬｉＴａＯ3等の圧電基板を用いる。また、配線部７は、ＩＤＴ電極パターンが形成される。電極材料としては、Ａｌを主成分とした金属が用いられ、蒸着等により成膜する。
次に、図２（ｂ）に示すように、フォトリソ技術を用いて、所望するバンプ形状に対応した開口部を有するレジストパターン１６を形成する。先ず、所定の膜厚のレジストをスピンコーターにより塗布する。次に、所定のパターンが形成されたフォトリソマスクを介してレジストを露光し、現像処理することでレジストパターン１６が形成される。レジストパターン１６は、リフトオフ法を考慮し、その開口部の断面を逆テーパー形状にすることが好ましい。また、この際、バンプを形成する開口部は、配線部７からの距離を考慮してその位置が決定されるが、レジストパターン１６の位置精度および形成するバンプの形状精度を考慮すればよい。
次に図２（ｃ）に示すように第一の金属層９を形成する。この際、先に密着層を形成しておくとよい。第一の金属層９は、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、Ｓｎ、Ｎｉのうちのいずれか、またはそれらを主成分とする合金を用いる。第一の金属層９の高さは、配線部７の膜厚以上とする。
次に、第一の金属層９と超音波の振動が不連続となる第三の層１２を形成する。第三の層１２は、第一の金属層９の形成後成膜を中断し、一定時間放置することにより形成される。一定時間放置とは、第一の金属層９がその後成膜する第二の金属層と超音波の振動の伝搬が不連続な状態となることを意味する。また、窒素ガス、酸素ガス等を真空チャンバー内に導入し、第三の層１２を形成しても構わない。
次に、図２（ｄ）に示すように、第二の金属層１０を形成する。第二の金属層１０は、第一の金属層９として用いた金属材料を用いる。
次に、基板６を剥離液に浸漬、揺動させることによりレジストパターン１６および不要な金属層をリフトオフすることにより、図１に示すバンプ１１を有する電子部品５０が形成される。
【実施例２】
【０００９】
図３は、本発明の電子部品の別の実施例における概略断面図を示す。
図３に示した電子部品６０は、基板６と、基板６上に形成された配線部７および接続パッド部８とを備える。更に、接続パッド部８上には、第一の金属層１３と第一の金属層１３上に形成された第二の金属層１４により構成されたバンプ１５を備える。図２に示した内容と同様なものについては、同様の符号を付与し、詳細な説明は省略する。
バンプ１５を構成する第一の金属層１３は、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、Ｓｎ、Ｎｉのうちのいずれか、またはそれらを主成分とする合金が用いられる。第二の金属層１４は、第一の金属層１３と同様の材料が選択される。また、第一の金属層１３と第二の金属層１４とは、印加された超音波の振動が不連続な状態にあるバンプ部１５を構成する。
上記した本発明における電子部品６０の製造方法の詳細を図４に示す概略製造プロセスフローを用いて説明する。ここでは、電子部品６０として、弾性表面波素子に適用する場合について説明する。また、図２にて示した内容と同様のものについては、同符号を付与し、その詳細な説明については、一部省略する。
先ず、図４（ａ）に示すように、基板６の上面にフォトリソ技術等を用いて、配線部７および接続部８を形成する。
次に、図４（ｂ）に示すように、フォトリソ技術を用いて、バンプ形状に対応する開口部を有するレジストパターン１６を形成する。
次に、図４（ｃ）に示すように第一の金属層１３を形成する。この際、先に密着層を形成しておくとよい。第一の金属層１３は、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、Ｓｎ、Ｎｉのうちのいずれか、またはそれらを主成分とする合金を用いる。また、第一の金属層１３の高さは、配線部７の膜厚以上とする。
次に、第一の金属層１３と超音波の振動が不連続となる第二の金属層１４を形成する。第二の金属層１４は、第一の金属層１３の形成後、成膜を連続して形成される。この際、成膜条件である成膜温度、成膜時の真空度または投入電力のうちの少なくとも一つの条件が第一の金属層１３と異なる成膜条件で形成される。第一の金属層１３と第二の金属層１４は、この成膜条件の相違により形成されることで金属層の状態が異なる状態となり、超音波の振動の伝播が不連続な状態として形成される。
次に、基板６を剥離液に浸漬、揺動させることによりレジストパターン１６および不要な金属層をリフトオフすることにより、図３に示すバンプ１５を有する電子部品６０が形成される。
【実施例３】
【００１０】
図５は、本発明の電子部品５０における実装時の状態を示す概略断面図である。
図５（ａ）に本発明の電子部品５０の実装前の状態を示す。内容については、図１に示した内容と同様であることから説明は省略する。
図５（ｂ）に実装の状態を示す。超音波振動１９は、実装される実装基板１７側から印加される。電子部品５０上に形成されたバンプ１１を構成する第二の金属層１０は、印加された超音波の影響により塑性変形し、実装基板１７に設けられた接続部１８と接合される。しかし、バンプ１１を構成する第一の金属層９は、その初期の形状をほぼ保持する。これは、バンプ１１が超音波振動の不連続な状態に構成されており、実装基板１７側から印加された超音波が第一の金属層９にほとんど伝搬しないことによる。
【００１１】
以上のような本発明の電子部品によれば、チップ側のバンプにおいて、実装前後のバンプ形状および位置精度における変化のない実装が可能となる。
【００１２】
よって、実装後のバンプの形状変化を考慮した領域の確保が少なくなるので、電子部品の小型化が可能となり、この結果、１ウェハーからの取り個数の向上に繋がることから、コストの低減が可能となる電子部品を提供することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の電子部品の一実施例における概略断面図である。（実施例１）
【図２】一実施例の製造方法を示す概略製造プロセスフローである。（実施例１）
【図３】本発明の電子部品の別の実施例における概略断面図である。（実施例２）
【図４】別の実施例の別の製造方法を示す概略工程フローである。（実施例２）
【図５】本発明の電子部品の一実施例の実装状態を示す概略断面図である。
【図６】従来の電子部品の一実施例の実装状態を示す概略断面図である。
【符号の説明】
【００１４】
１、６、    基板
２、５、８、１８    接続部
３、１１、１５    バンプ
４、１７    実装基板
７    配線部
９、１３    第一の金属層
１０、１４    第二の金属層
１２    第三の層
１６    レジストパターン
１９    超音波
【図１】
2005079461.tif 000003
【図２】
2005079461.tif 000004
【図３】
2005079461.tif 000005
【図４】
2005079461.tif 000006
【図５】
2005079461.tif 000007
【図６】
2005079461.tif 000008