(57)【要約】【課題】  配線パターンの欠陥修正の効率化を図ることができる半導体装置の製造技術を提供する。【解決手段】  半導体ウェハに配線パターンを形成する（Ｓ１０１）。続いて、形成した配線パターンの外観検査を行なう（Ｓ１０２）。外観検査は、隣接するセル間で配線パターンの比較をすることによって行なわれる。次に、外観検査によって検出された欠陥の種類を判別する（Ｓ１０３）。欠陥の種類の判別は、設計されたレイアウトパターンと実際の配線パターンとをそれぞれ細分化し、レイアウトパターンを細分化した領域のパターン有無と配線パターンを細分化した領域のパターン有無とを比較することにより短絡欠陥または断線欠陥であるかを判別する。その後、判別した短絡欠陥および断線欠陥を必要に応じて修正する。修正は、電子ビーム露光装置を使用したフォトリソグラフィ技術およびエッチング技術により行なう。【選択図】  図１ 
2005079491.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）配線パターンを形成する工程と、
（ｂ）前記配線パターンを形成する際に生じた短絡欠陥を、前記（ａ）工程後に修正する工程とを備え、
前記（ｂ）工程は、
（ｂ１）前記短絡欠陥上を開口したレジスト膜を形成する工程と、
（ｂ２）前記レジスト膜をマスクにしたエッチングにより、前記短絡欠陥を除去する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
（ａ）配線パターンを形成する工程と、
（ｂ）前記配線パターンを形成する際に生じた断線欠陥を、前記（ａ）工程後に修正する工程とを備え、
前記（ｂ）工程は、
（ｂ１）前記断線欠陥を含む領域上に絶縁膜を形成する工程と、
（ｂ２）前記断線欠陥上を開口したレジスト膜を前記絶縁膜上に形成する工程と、
（ｂ３）前記レジスト膜をマスクにして前記絶縁膜をエッチングすることにより、前記断線欠陥内に形成されている前記絶縁膜を除去する工程と、
（ｂ４）前記断線欠陥内および前記絶縁膜上に導体膜を形成する工程と、
（ｂ５）前記絶縁膜上に形成された前記導体膜を除去する工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
（ａ）配線パターンを形成する工程と、
（ｂ）前記配線パターンに存在する欠陥を検出する工程と、
（ｃ）検出した前記欠陥の種類を自動判別する工程と、
（ｄ）種類を判別した前記欠陥の修正を行なう工程とを備えることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法であって、
前記（ｃ）工程は、検出した前記欠陥が前記配線間を短絡する短絡欠陥であるか、または前記配線を断線する断線欠陥であるかを判別することを特徴とする半導体装置の製造方法。
【請求項５】
請求項３記載の半導体装置の製造方法であって、
前記（ｃ）工程は、設計されたレイアウトパターンと実際に形成された前記配線パターンとを比較することにより、短絡欠陥であるか、または断線欠陥であるかを判別することを特徴とする半導体装置の製造方法。
【請求項６】
請求項３記載の半導体装置の製造方法であって、
前記（ｂ）工程は、検出した前記欠陥の位置座標を特定し、
前記（ｃ）工程は、前記（ｂ）工程により特定された前記欠陥の前記位置座標付近で、設計されたレイアウトパターンと実際に形成された前記配線パターンとをそれぞれ複数の領域に細分化し、前記レイアウトパターンを細分化した領域のパターン有無と前記配線パターンを細分化した領域のパターン有無とを比較することにより、短絡欠陥であるか、または断線欠陥であるかを判別することを特徴とする半導体装置の製造方法。
【請求項７】
請求項３記載の半導体装置の製造方法であって、
前記（ｃ）工程と前記（ｄ）工程の間に、検出した前記欠陥の修正を行なうかを判断する工程を備えることを特徴とする半導体装置の製造方法。
【請求項８】
請求項３記載の半導体装置の製造方法であって、
前記（ｂ）工程は、検出した前記欠陥の位置座標を特定し、
前記（ｃ）工程と前記（ｄ）工程の間に、
（ｅ）検出した前記欠陥の修正を行なうかを判断する工程を備え、
前記（ｅ）工程は、検出された前記欠陥の数、または前記欠陥の存在する前記位置座標の連続性に基づいて前記欠陥の修正を行なうか判断することを特徴とする半導体装置の製造方法。
【請求項９】
請求項３記載の半導体装置の製造方法であって、
前記（ｄ）工程は、電子ビームまたはエキシマレーザを使用したフォトリソグラフィ技術を使用することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項３記載の半導体装置の製造方法であって、
前記（ｂ）工程は、検出した前記欠陥の位置座標を特定し、
前記（ｄ）工程は、
（ｄ１）判別された特定種類の前記欠陥の位置座標を、電子ビームまたはエキシマレーザを使用する露光装置に入力する工程と、
（ｄ２）前記配線パターン上にレジスト膜を形成する工程と、
（ｄ３）前記欠陥の前記位置座標を入力した前記露光装置により、前記欠陥上を開口するパターニングを前記レジスト膜に対して行なう工程と、
（ｄ４）パターニングした前記レジスト膜を使用して前記欠陥の修正を行なう工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、冗長回路による欠陥の救済が困難である半導体装置の製造技術に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置の製造工程には、半導体ウェハ上にトランジスタを形成する基板工程と、トランジスタを形成した半導体ウェハ上に層間絶縁膜を介して配線パターンを形成する配線工程が存在する。配線工程では、多層にわたって配線パターンが形成されるが、各層に配線パターンを形成した後は、通常外観検査が実施される。外観検査は、配線工程で形成した配線パターンに欠陥が存在するか検査するものであり、工程ＱＣ（Quality  Control）および不良解析に活用されている。
【０００３】
外観検査によって検出された欠陥を修復する技術としては、例えば以下に示す技術がある。特開平７−３２６６１３号公報（特許文献１）には、エッチングガス中で配線パターンの短絡欠陥部分にレーザ光を照射することにより、短絡欠陥部分を構成している金属とエッチングガスとを反応させて、短絡欠陥を除去する技術が記載されている。
【０００４】
また、特開平７−０２９９８２号公報（特許文献２）には、配線パターンの断線欠陥部分に金属錯体を含む溶液を滴下し、この溶液にレーザ光を照射することにより断線欠陥部分に金属を析出させて電気接続する技術が記載されている。
【０００５】
さらに、特開平１０−２９４３１３号公報（特許文献３）には、有機金属ガス中で配線パターンに電圧を印加することにより、断線欠陥部分において金属を析出させて電気接続する技術が記載されている。
【特許文献１】特開平７−３２６６１３号公報（第２頁〜第３頁、図２）
【特許文献２】特開平７−０２９９８２号公報（第３頁〜第４頁、図２）
【特許文献３】特開平１０−２９４３１３号公報（第２頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上記した外観検査工程は欠陥の存在する位置座標は特定できるが、検出した欠陥の種類までは特定することはできない。このため、外観検査を実施した後、人手により欠陥の種類を特定し、欠陥の修正を行なっている。すなわち、外観検査工程で検出した欠陥の種類が短絡欠陥であるのか、あるいは断線欠陥であるのかを自動判別することができないため、欠陥修正のＴＡＴ（turn  around  time）の短縮を図ることができない問題点がある。
【０００７】
また、配線パターンに生じた短絡欠陥や断線欠陥を修正するには、上記した技術などが使用されるが、これらの技術は欠陥修正を行なうための専用の技術であり、その導入には設備投資がかかるとともに、設備の開発も大変となる。特に、断線欠陥を修正する技術と短絡欠陥を修正する技術は、それぞれ異なり、両方の欠陥を修正できるようにするためには、両方の装置を新たに導入する必要がある。したがって、さらに設備投資がかかるとともに設備の開発も大変となる問題点がある。
【０００８】
本発明の目的は、配線パターンの欠陥修正の効率化を図ることができる半導体装置の製造技術を提供することにある。
【０００９】
また、本発明の他の目的は、設備投資の増大の抑制および設備の開発を少なくできる半導体装置の製造技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明による半導体装置の製造方法は、（ａ）配線パターンを形成する工程と、（ｂ）前記配線パターンを形成する際に生じた短絡欠陥を、前記（ａ）工程後に修正する工程とを備え、前記（ｂ）工程は、（ｂ１）前記短絡欠陥上を開口したレジスト膜を形成する工程と、（ｂ２）前記レジスト膜をマスクにしたエッチングにより、前記短絡欠陥を除去する工程とを有することを特徴とするものである。
【００１３】
また、本発明による半導体装置の製造方法は、（ａ）配線パターンを形成する工程と、（ｂ）前記配線パターンを形成する際に生じた断線欠陥を、前記（ａ）工程後に修正する工程とを備え、前記（ｂ）工程は、（ｂ１）前記断線欠陥を含む領域上に絶縁膜を形成する工程と、（ｂ２）前記断線欠陥上を開口したレジスト膜を前記絶縁膜上に形成する工程と、（ｂ３）前記レジスト膜をマスクにして前記絶縁膜をエッチングすることにより、前記断線欠陥内に形成されている前記絶縁膜を除去する工程と、（ｂ４）前記断線欠陥内および前記絶縁膜上に導体膜を形成する工程と、（ｂ５）前記絶縁膜上に形成された前記導体膜を除去する工程とを有することを特徴とするものである。
【００１４】
また、本発明による半導体装置の製造方法は、（ａ）配線パターンを形成する工程と、（ｂ）前記配線パターンに存在する欠陥を検出する工程と、（ｃ）検出した前記欠陥の種類を自動判別する工程と、（ｄ）検出した前記欠陥を修正する工程とを備えることを特徴とするものである。
【発明の効果】
【００１５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１６】
配線パターンの欠陥修正の効率化を図ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
本実施の形態における半導体装置の製造方法について図面を参照しながら説明する。図１は、本実施の形態における半導体装置の製造方法の流れを示したフローチャートである。このフローチャートを用いて本実施の形態の流れを簡単に説明する。
【００１９】
まず、本実施の形態における半導体装置の製造方法は、通常の半導体製造技術を使用して半導体ウェハ上に半導体素子を形成した後、層間絶縁膜を介して配線パターンを形成する（Ｓ１０１）。
【００２０】
続いて、形成した配線パターンに欠陥がないか外観検査を実施する（Ｓ１０２）。この外観検査は、欠陥の有無を検出するものであって、欠陥の種類までは特定することはできない。
【００２１】
次に、外観検査によって検出した欠陥の種類を判別する（Ｓ１０３）。例えば、この工程では、外観検査によって検出した欠陥が配線間を短絡する短絡欠陥であるのか、あるいは配線を断線する断線欠陥であるのかを判別する。
【００２２】
続いて、配線パターンに生じた欠陥を修正するのかを所定条件に基づいて判断する（Ｓ１０４）。このとき判断結果として、例えば、（ａ）修正を行なわない、（ｂ）短絡欠陥だけを修正する、（ｃ）断線欠陥だけを修正する、（ｄ）短絡欠陥と断線欠陥の両方を修正するというように４通りの結果に分けることができる。
【００２３】
４通りの結果に分けるには、例えば、まず欠陥の修正を行なうか判断することによって欠陥を修正する場合と、欠陥を修正せず、そのまま放置する場合とに分ける。欠陥を修正する場合、次に、短絡欠陥と断線欠陥の両方を修正するかを判断する（Ｓ１０５）。このＳ１０５により、短絡欠陥と断線欠陥の両方を修正する場合（Ｓ１０６）とそうでない場合に分けることができる。短絡欠陥と断線欠陥の両方を修正しない場合、次に短絡欠陥の修正を行なうか判断する（Ｓ１０７）。このＳ１０７により、短絡欠陥だけを修正する場合（Ｓ１０８）と断線欠陥だけを修正する場合（Ｓ１０９）とに分ける。このようにして、上記した４通りの結果に分けることができる。
【００２４】
続いて、上記した４通りの判断結果に従って所定の処理を行なう。すなわち、短絡欠陥だけを修正する場合は、短絡欠陥の修正を行い、断線欠陥だけを修正する場合は、断線欠陥の修正を行なう。短絡欠陥と断線欠陥の両方を修正する場合は、先ず、一方の欠陥例えば短絡欠陥を修正し、次の他方の欠陥例えば断線欠陥を修正する。同一ウェハに、短絡欠陥と断線欠陥の両方を修正する領域と短絡欠陥だけを修正する領域が存在する場合は、短絡欠陥を修正した後、断線欠陥を修正する。また、短絡欠陥と断線欠陥の両方を修正する領域と断線欠陥だけを修正する領域が存在する場合は、短絡欠陥を修正した後、断線欠陥を修正する。欠陥の修正をしない場合は、欠陥をそのまま放置する。
【００２５】
その後、配線パターン上に層間絶縁膜を形成し、この層間絶縁膜の上層に新たな配線パターンを形成する。上層に新たな配線パターンを形成した後は、上記した工程を繰り返す。このようにして、必要に応じて配線パターンに存在する欠陥を修正することができる。
【００２６】
以下に、上記した各工程の詳細について、図面を参照しながら説明する。まず、配線を形成する工程（Ｓ１０１）について説明する。図２は、半導体ウェハの所定領域上に層間絶縁膜１を介して配線２および配線３を形成した様子を示す平面図であり、図３は、図２のＡ−Ａ断面における断面図である。なお、図３において、層間絶縁膜１より下の構造についての図示は省略してある。
【００２７】
図２に示すように、半導体ウェハの所定領域において、配線２と配線３とは互いに平行になるように形成されており、この配線２と配線３により配線パターンが形成されている。ここで、半導体ウェハには、複数のチップ形成領域があり、各チップ形成領域には、同様の配線パターンが作りこまれる。図２では、１つのチップ領域の一部を拡大して示したものであり、この拡大した領域においては、配線２および配線３によって配線パターンが形成されている。
【００２８】
配線２および配線３は、図３に示すように層間絶縁膜１上に形成されており、それぞれチタン／窒化チタン膜２ａ、アルミニウム膜２ｂおよびチタン／窒化チタン膜２ｃの積層膜から形成されている。このような配線２および配線３は、以下に示すようにして形成される。
【００２９】
まず図３に示すように、半導体ウェハ（図示せず）上に層間絶縁膜１を形成する。層間絶縁膜１は、例えば酸化シリコン膜よりなり、例えばＣＶＤ（Chemical  Vapor  Deposition）法を使用して形成することができる。
【００３０】
次に、図３に示すように層間絶縁膜１上にチタン／窒化チタン膜２ａ、アルミニウム膜２ｂおよびチタン／窒化チタン膜２ｃを順次、形成する。これらの膜は、例えばスパッタリング法を使用して形成することができる。続いて、これらの積層膜上に感光性を有するレジスト膜を塗布した後、このレジスト膜に対して露光・現像することにより、パターニングする。パターニングは、配線２、３を形成する領域にだけレジスト膜が残るようにする。その後、パターニングしたレジスト膜をマスクにしたエッチングにより、配線２および配線３を形成し、配線２および配線３からなる配線パターンを形成する。
【００３１】
次に、配線を形成する工程（Ｓ１０１）で形成した配線パターンが正常に形成されているかを検査する外観検査工程（Ｓ１０２）について説明する。
【００３２】
図４は、配線パターンが正常に形成されている状態を示した平面図である一方、図５および図６は、配線パターンが正常に形成されずに、欠陥が形成されている状態を示した平面図である。すなわち、図５は、配線２と配線３とが短絡欠陥４により接続されてしまっている状態を示した図であり、図６は、配線２において、断線欠陥５が形成されている状態を示した図である。
【００３３】
通常、配線を形成する工程が正常に行なわれれば、図４のように正常な配線パターンが形成されるが、配線形成が正常に行なわれない場合は、図５や図６に示した状態となる。例えば、上記したように、チタン／窒化チタン膜２ａ、アルミニウム膜２ｂおよびチタン／窒化チタン膜２ｃからなる積層膜上にパターニングしたレジスト膜を形成するが、パターニングずれなどにより本来レジスト膜が除去されるべき領域にレジスト膜が残存することがある。すると、この後に行なわれる積層膜のエッチングの際、エッチングされるべき積層膜が除去されずに残ってしまい、例えば図５に示すような短絡欠陥４が形成される。逆に、本来レジスト膜が形成される領域にレジスト膜が残っていないと、積層膜のエッチングの際、除去しないはずの積層膜がエッチングされてしまい、図６に示すような断線欠陥５が形成されてしまう。このような欠陥を検出するのが外観検査工程である。
【００３４】
外観検査工程では、例えば隣接するセル領域間で配線パターンを比較し、配線パターンの差異を検出することにより欠陥の有無を検出する。隣接するセル領域とも正常な配線パターンが形成されている場合は、配線パターンに差異が検出されないため、欠陥が存在しないと判断できる。一方、隣接するセル領域の一方に欠陥が存在する場合には、配線パターンに差異が生じるため、欠陥の存在を検出することができる。このとき、どの部分でパターンが異なるかを検出できるため、欠陥の位置座標を特定することができるようになっている。ただし、この外観検査工程は、単純に配線パターンの差異によって欠陥を検出しているものであって、どのように配線パターンが異なっているかまでは検知していないため、欠陥の存在を検出することはできても欠陥の種類までは特定できていない。なお、同一の配線パターンが形成される単位で比較することができればよいため、隣接するセル領域間で配線パターンを比較するのではなく、例えば隣接するチップ領域間で配線パターンを比較するようにしてもよい。また、隣接するセル領域ともに欠陥が存在することもあり得るため、例えば予め正常とわかっている配線パターンを使用して欠陥の検出を行なうようにしてもよい。
【００３５】
次に、外観検査工程で検出した欠陥の種類を判別する工程（Ｓ１０３）について説明する。外観検査工程においては、欠陥の検出が行なわれ、欠陥の存在する位置座標が特定されている。このため、欠陥の種類を判別する工程においては、欠陥が存在する位置座標付近で、実際の配線パターン（画像データ）と設計された正常な配線パターンを示すレイアウトパターン（画像データ）とを細分化して比較することにより欠陥の種類の特定を行なう。
【００３６】
具体的には、欠陥の存在する位置座標近傍の実際の配線パターンを複数の領域に細分化するとともに、レイアウトパターンについても欠陥の位置座標近傍で同様の細分化を行なう。図７に、設計された正常なレイアウトパターンを複数の領域に細分化した様子を示す。同様に、図８に短絡欠陥４が存在する実際の配線パターンを短絡欠陥４の近傍で細分化した様子を示し、図９に断線欠陥５が存在する実際の配線パターンを断線欠陥５の近傍で細分化した様子を示す。
【００３７】
この細分化は、レイアウトパターンと実際の配線パターンで同じように行なう。すなわち、細分化した領域の個数はレイアウトパターンと実際の配線パターンで同じであり、細分化した個々の領域の面積および個々の領域の位置座標がレイアウトパターンと実際の配線パターンで同じになるように行なわれる。
【００３８】
次に、実際の配線パターンの個々の領域ごとにパターン有無の認識をする。この認識は取り込んだ画像の光量（画面上の明暗）をあらかじめ設定した閾値との比較により行う。
【００３９】
次に、細分化した個々の領域毎にパターン有無の比較をする。例えば、レイアウトパターンを示した図７と実際の配線パターンの一例を示した図８とを比較する場合、位置座標が同じである図７の領域６ａと図８の領域６ｂにおいてパターン有無が比較される。すなわち、領域６ａと領域６ａに対応した領域６ｂとの間でパターン有無が比較される。このような比較を細分化したすべての領域について行なう。
【００４０】
実際の配線パターンが正常である場合は、レイアウトパターンの領域とこれに対応した配線パターンの領域でパターンが一致する。しかし、図８に示すように配線２と配線３とを短絡する短絡欠陥４が存在する場合、短絡欠陥４上にある領域においては、レイアウトパターンの領域とこれに対応した実際の配線パターンの領域でパターン有無が異なる。例えば、図７の領域６ａと図８の領域６ｂとを比較した場合、図７の領域６ａは、レイアウトデータからパターンなしであるべき領域である一方、図８の領域６ｂからは、短絡欠陥４（配線２、３と同様の材料）に対応する光量が検出され、パターンありと認識される。このようなパターンの差異は、短絡欠陥４上にある領域について生じる。
【００４１】
図７の領域６ａには、レイアウトデータから配線が形成されていない領域（層間絶縁膜１が形成されている領域）であることがわかるが、上述したように、この領域６ａのパターンと図８に示す領域６ｂのパターンとの間には差異が生じている。したがって、実際の配線パターンにおける領域６ｂには、配線が形成されてしまっていることがわかる。すなわち、領域６ｂには、形成されないはずの配線が形成されてしまっている。
【００４２】
このようにして、細分化したすべての領域においてパターン有無の比較をすることにより、欠陥が配線２と配線３を接続する短絡欠陥４であることを判別することができる。
【００４３】
同様にして、図７に示すレイアウトパターンと図９に示す実際の配線パターンを比較することにより、実際の配線パターンに断線欠陥５が形成されていることを判別することができる。つまり、図９に示すように配線２を断線する断線欠陥５が存在する場合、断線欠陥５上の領域では、レイアウトパターンの領域とこれに対応した実際の配線パターンの領域でパターンが異なる。例えば、図７の領域７ａとこれに対応した図９の領域７ｂとの間でパターン有無の比較を行なった場合、図７の領域７ａは、レイアウトデータからパターン有りであるべき領域であり、図９の領域７ｂからは、層間絶縁膜１に対応する光量が検出され、配線パターンがないと認識される。このようなパターン有無の差異は、配線パターンを細分化した領域のうち、配線２の断線欠陥５上の領域について生じる。
【００４４】
図７の領域７ａには、レイアウトデータから配線２が形成されているべき領域であることがわかる一方、図９の領域７ｂは、配線２が形成されていないことがわかる。したがって、実際の配線パターンの領域７ｂには、層間絶縁膜1上に配線２が形成されずにいることがわかる。このようなパターン有無の比較を細分化したすべての領域について実施することにより、例えば図９の場合、外観検査によって検出された欠陥が断線欠陥５であることを判別できる。
【００４５】
以上述べたようにして、外観検査工程（Ｓ１０２）で検出した欠陥の種類を自動判別することができる。なお、上記では、設計されたレイアウトパターンを使用する場合について説明したが、例えばレイアウトパターンの代わりに、正常と判明している配線パターンを比較の対象としてもよい。
【００４６】
続いて、欠陥の修正を判断する工程（Ｓ１０４、Ｓ１０５、Ｓ１０７）について説明する。
【００４７】
上記したように、外観検査工程（Ｓ１０２）により、位置座標が特定された欠陥が検出され、欠陥種類を判別する工程（Ｓ１０３）により、検出した欠陥の種類が自動判別されている。したがって、この後の工程で、検出した欠陥をすべて修正することもできる。
【００４８】
しかし、検出した欠陥をすべて修正する場合、効率的でないことがある。例えば、検出した欠陥の数が許容される範囲内であるときは、欠陥を修正せずそのまま放置しておくことにより製造工程を簡略化することができる。また、ＴＡＴを短縮することができる。一方、欠陥数が所定の数を超えている場合も、欠陥をすべて修正するよりは不良品とした方がよいことがある。
【００４９】
また、一般に欠陥の種類によって修正する方法は異なり、また修正に要する時間も異なる。したがって、欠陥の種類に応じて、修正を行なうか否かを決定することにより、さらに製造工程の効率化およびＴＡＴの短縮を図ることができる。
【００５０】
そこで、本実施の形態における半導体装置の製造方法においては、欠陥の修正を行なうかを判断する工程を設けている。例えば、本実施の形態における半導体装置の製造方法では、判断結果として、（ａ）修正を行なわない、（ｂ）短絡欠陥だけを修正する、（ｃ）断線欠陥だけを修正する、（ｄ）短絡欠陥と断線欠陥の両方を修正するというように４通りの結果に分けている。
【００５１】
このように４通りの判断結果に分ける方法として、まず所定条件に基づいて欠陥の修正を行なうかを判断する（Ｓ１０４）。所定条件としては、例えば、修正しなくても許容される許容範囲の欠陥数や修正せずに不良とする限度外の欠陥数などのデータを予め入力しておき、この入力したデータと検出した欠陥の数とを比較することを条件とすることができる。
【００５２】
すなわち、検出された欠陥の数が予め入力しておいた許容範囲の欠陥の数内にあるときは、欠陥を修正しないと判断する。また、検出された欠陥の数が予め入力しておいた限度外の欠陥数を超えるような場合も欠陥を修正しないと判断する。一方、検出された欠陥の数が許容範囲の欠陥数を超える場合であって、限度外の欠陥数を下回る場合は、欠陥を修正すると判断する。
【００５３】
欠陥の修正を行なうとした場合、次に、短絡欠陥と断線欠陥の両方を修正するか判断する（Ｓ１０５）。短絡欠陥と断線欠陥の両方を修正するか判断する条件としては、例えば検出した欠陥のうち短絡欠陥の数と断線欠陥の数の割合が概ね等しい場合に短絡欠陥と断線欠陥を両方修正するようにできる（Ｓ１０６）。一方、短絡欠陥の数と断線欠陥の数が例えば約８対２などのように極端に相違する場合は、短絡欠陥と断線欠陥の両方を修正しない。このように、短絡欠陥の数と断線欠陥の数によって、両方を修正する場合と両方を修正しない場合に分けることで、余計な修正を行なわず効率的な修正をすることができる。
【００５４】
短絡欠陥と断線欠陥の両方を修正すると判断する条件として、短絡欠陥の数と断線欠陥の数が概ね等しいことを条件としたが、これに限らず例えば、短絡欠陥の数と断線欠陥の数の割合が約６対４や約４対６の場合においても短絡欠陥と断線欠陥の両方を修正してもよい。つまり、短絡欠陥と断線欠陥の両方を修正する条件として、半導体装置の製造工程の効率化を図ることができるように任意に設定することが可能である。
【００５５】
短絡欠陥と断線欠陥の両方を修正しない場合、続いて、短絡欠陥だけを修正するかを判断する（Ｓ１０７）。短絡欠陥だけを修正するかを判断する条件として、例えば短絡欠陥の数が断線欠陥の数に比べてかなり多いかどうかを条件とすることができる。短絡欠陥の数が断線欠陥の数に比べてかなり多い場合、数の多い短絡欠陥だけを修正する（Ｓ１０８）。一方、短絡欠陥の数に比べて断線欠陥の数がかなり多い場合は、短絡欠陥の修正を行なわず、数の多い断線欠陥だけを修正する（Ｓ１０９）。
【００５６】
なお、本実施の形態では欠陥の数を条件とした場合について説明したが、これに限らず、例えば欠陥の存在する位置座標の連続性分布を条件として使用してもよい。つまり、欠陥の存在する位置座標が連続する場合、半導体ウェハ内の特定のチップ領域に欠陥が集中していると考えられる。したがって、所定以上に欠陥の位置座標が連続している場合、欠陥が集中している特定のチップ領域を不良と判断し、このチップ領域にある欠陥を修正しない一方、位置座標が連続していない欠陥について修正を行なうようにしてもよい。さらに、欠陥の数と欠陥の位置座標の連続性とを組み合わせた条件を使用してもよい。
【００５７】
また、本実施の形態では、４通りの判断結果を得るようにしたが、もちろんこれに限らず、例えば欠陥の修正をするまたは欠陥の修正を行なわないとする２通りの判断結果を得るようにしてもよい。
【００５８】
次に、短絡欠陥の修正を行なう場合の修正方法について図面を参照しながら説明する。
【００５９】
図１０は、半導体ウェハの所定領域上に、層間絶縁膜１を介して、配線２および配線３よりなる配線パターンを形成した様子を示す平面図であり、図１１は、図１０のＡ−Ａ断面における断面図である。なお、図１１では、層間絶縁膜１より下の構造についての図示は省略してある。
【００６０】
図１０において、配線２と配線３との間には、配線２と配線３を短絡する短絡欠陥４が形成されている。配線２、配線３および短絡欠陥４は、図１１に示すようにチタン／窒化チタン膜２ａ、アルミニウム膜２ｂおよびチタン／窒化チタン膜２ｃよりなる積層膜から形成されている。
【００６１】
短絡欠陥４は、上記した外観検査工程（Ｓ１０２）で検出され位置座標が特定されている。また、欠陥種類を判別する工程（Ｓ１０３）によって短絡欠陥であると判別されている。この短絡欠陥４を修正する方法を以下に述べる。
【００６２】
まず外観検査工程で位置座標が特定され、欠陥種類を判別する工程で短絡欠陥と判別された短絡欠陥４の位置座標が直接電子ビーム（Electron  Beam）露光装置に入力される。続いて、半導体ウェハ上に感光性のレジスト膜８を塗布する。すなわち、図１１に示す層間絶縁膜１、配線２、３よりなる配線パターンおよび短絡欠陥４上にレジスト膜８を塗布する。このレジスト膜８の塗布には、例えばスピン塗布法が使用される。
【００６３】
次に、レジスト膜８を塗布した半導体ウェハを電子ビーム露光装置に搬入して露光する。電子ビーム露光装置は、電子ビームを走査してレジスト膜８を露光する装置であり、ピンポイントで所定領域を露光することができる。したがって、短絡欠陥４の位置座標が入力されている電子ビーム露光装置を使用することにより、入力された位置座標に基づいて、短絡欠陥４上に形成されたレジスト膜８をピンポイントで露光することができる。
【００６４】
ここで、通常、半導体ウェハ上には、短絡欠陥４以外にも修正すべき短絡欠陥があり、これらの短絡欠陥についてもその位置座標が電子ビーム露光装置に入力されている。したがって、短絡欠陥４以外の短絡欠陥上に形成されたレジスト膜８についてもピンポイントで露光されている。
【００６５】
その後、現像を行なうことにより、図１２および図１３に示すように、短絡欠陥４上を開口したレジスト膜８を形成することができる。すなわち、電子ビーム露光装置を使用したフォトリソグラフィ技術により、短絡欠陥４上を開口したレジスト膜８を形成することができる。図１２は、レジスト膜８に短絡欠陥４を開口する開口部を形成した平面図を示しており、図１３は、図１２のＡ−Ａ断面で切断した断面図を示している。
【００６６】
ここで、短絡欠陥４上に形成される開口部の寸法は、短絡欠陥４を完全に除去する観点から、図１２および図１３に示すように短絡欠陥４の寸法より若干大きくすることが望ましい。この開口部の寸法は、電子ビーム露光装置の合わせ精度と、開口部内の短絡欠陥４を除去する際に行なわれるエッチングのエッチング寸法シフト量を考慮して決定される。電子ビーム露光装置の合わせ精度とは、例えば短絡欠陥４上のレジスト膜８に開口部を形成する際、短絡欠陥４の真上に開口部が形成されず、わずかにずれた状態で形成される「位置ずれ」を示したものである。また、エッチング寸法シフト量とは、例えば開口部を形成したレジスト膜８をマスクにして開口部内をエッチングする際、開口部内のすべての領域がエッチングされず、開口部内より狭い領域だけがエッチングされることを示したものである。すなわち、開口部の周辺領域においてエッチング残りが形成される量を示したものである。
【００６７】
例えば、開口部の境界線から最大＋５ｎｍ（片側）だけ内側の領域でエッチング残りが生じ（エッチング寸法シフト量）、電子ビーム露光装置の合わせ精度が最大±４５ｎｍであった場合は、片側４５＋５＝５０ｎｍ（両側で１００ｎｍ）だけ開口部を短絡欠陥４の寸法より大きくする。
【００６８】
続いて、図１４および図１５に示すように、短絡欠陥４上を開口したレジスト膜８をマスクにしたドライエッチングにより、金属よりなる短絡欠陥４を除去する。次に、図１６および図１７に示すように、パターニングしたレジスト膜８を除去する。このようにして、短絡欠陥４を修正することができる。
【００６９】
次に、断線欠陥の修正を行なう場合の修正方法について図面を参照しながら説明する。
【００７０】
図１８は、半導体ウェハの所定領域上に、層間絶縁膜１０を介して、配線１１および配線１２よりなる配線パターンを形成した様子を示す平面図であり、図１９は、図１８のＡ−Ａ断面における断面図である。なお、図１９では、層間絶縁膜１０より下の構造についての図示は省略してある。
【００７１】
図１８において、配線１２には、配線１２を断線する断線欠陥１３が形成されている。また、配線１２は、図１９に示すようにチタン／窒化チタン膜１２ａ、アルミニウム膜１２ｂおよびチタン／窒化チタン膜１２ｃよりなる積層膜から形成されている。
【００７２】
まず、図２１に示すように、層間絶縁膜１０、配線１１と配線１２よりなる配線パターンおよび断線欠陥１３上に、酸化シリコン膜１４を形成する。この酸化シリコン膜１４は、例えばＨＤＰ（High  Density  Plasma）−ＣＶＤ法を使用して形成することができる。この高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）法は、断線欠陥１３のような微細領域を埋め込むのに適している。
【００７３】
続いて、図２０および図２１に示すように、この酸化シリコン膜１４上に酸化シリコン膜１５を形成する。酸化シリコン膜１５は、例えば酸素ガスとＴＥＯＳ（Tetra  Ethyl  Ortho  Silicate）を原料としたＣＶＤ法によって形成することができる。このようにして、酸化シリコン膜１４と酸化シリコン膜１５よりなる膜（絶縁膜）を形成することができる。なお、本実施の形態では、酸化シリコン膜１４と酸化シリコン膜１５の両方を形成したが、酸化シリコン膜１４だけを形成してもよいし、酸化シリコン膜１５だけを形成してもよい。
【００７４】
次に、図２２および図２３に示すように、酸化シリコン膜１４と酸化シリコン膜１５よりなる絶縁膜の表面を平坦化する。表面を平坦化する方法としては、例えばＣＭＰ（Chemical  Mechanical  Polishing）法を使用することができる。なお、酸化シリコン膜１４と酸化シリコン膜１５とを合わせた絶縁膜の膜厚は、配線１１や配線１２とこれらの配線の上層に形成される配線との間の容量を変化させないため、できるだけ薄く形成することが望ましい。このような観点から、例えば、酸化シリコン膜１４と酸化シリコン膜１５とを合わせた絶縁膜の膜厚は、約１００ｎｍ程度とすることができる。
【００７５】
次に、外観検査工程で位置座標が特定され、欠陥種類を判別する工程で断線欠陥と判別された断線欠陥１３の位置座標が直接電子ビーム露光装置に入力される。続いて、酸化シリコン膜１４と酸化シリコン膜１５よりなる絶縁膜上にレジスト膜１６を塗布する。レジスト膜１６の塗布は、例えばスピン塗布法を使用して形成することができる。そして、断線欠陥１３の位置座標が入力されている電子ビーム露光装置を使用することにより、入力された位置座標に基づいて、断線欠陥１３上に形成されたレジスト膜１６をピンポイントで露光する。なお、短絡欠陥４の修正と同様に、半導体ウェハ上にある断線欠陥１３以外の断線欠陥についても、電子ビーム露光装置に位置座標が入力されている。このため、断線欠陥１３以外の断線欠陥上に形成されたレジスト膜１６についてもピンポイントで露光されている。
【００７６】
続いて、現像することにより、図２４および図２５に示すように、酸化シリコン膜１４および酸化シリコン膜１５を介して断線欠陥１３上に形成されているレジスト膜１６を除去して開口部を形成する。このとき、断線欠陥１３を完全に電気接続するため、レジスト膜１６に形成する開口部の寸法は、断線欠陥１３の寸法に比べて大きくする。
【００７７】
次に、図２６および図２７に示すように、開口部を形成したレジスト膜１６をマスクにしたドライエッチングにより、開口部内に形成されている酸化シリコン膜１４および酸化シリコン膜１５を除去する。このとき、断線欠陥１３を完全に電気接続するため、開口部内の酸化シリコン膜１４および酸化シリコン膜１５を除去すると、配線１２の一部も露出するようにすることが望ましい。すなわち、断線欠陥１３の寸法に比べて、酸化シリコン膜１４および酸化シリコン膜１５を除去して形成された開口部の寸法を大きくすることが望ましい。
【００７８】
続いて、図２８および図２９に示すようにレジスト膜１６を除去する。そして、図３０および図３１に示すように、断線欠陥１３を埋め込むように半導体ウェハ上に金属膜１７を形成する。金属膜１７は、例えばスパッタリング法、めっき法またはＣＶＤ法によって形成することができる。金属膜１７の一例としては、例えばアルミニウム膜から形成することができる。
【００７９】
次に、図３２および図３３に示すように、酸化シリコン膜１４上に形成されている金属膜１７を除去して、断線欠陥１３内および酸化シリコン膜１４に形成した開口部内にだけ金属膜１７を残す。酸化シリコン膜１４上に形成されている金属膜１７の除去には、例えばＣＭＰ法による研磨を使用することができる。このようにして、断線欠陥１３を修正することができる。
【００８０】
判断結果に基づき、短絡欠陥を修正する工程と断線欠陥を修正する工程について説明したが、その他に欠陥を修正せずに放置する工程もある。欠陥を修正した後、あるいは欠陥を修正せずに放置した後、配線パターン上に層間絶縁膜を形成し、この層間絶縁膜の上層に新たな配線パターンを形成する。そして、この新たな配線パターンについて上記した工程を繰り返す。このようにして、多層に形成される配線パターンの欠陥の有無を各層毎にチェックし、必要に応じて欠陥を修正することができる。
【００８１】
なお、断線欠陥を修正する場合は、短絡欠陥を修正する場合や欠陥の修正を行なわずに放置する場合に比べて半導体ウェハ上に酸化シリコン膜が残存する分だけ厚さが厚くなる。したがって、断線欠陥を修正した半導体ウェハと断線欠陥を修正しない半導体ウェハとの間で層間絶縁膜の厚さに差異が生じないように調整される。
【００８２】
以上述べたように、本実施の形態における半導体装置の製造方法によれば、外観検査工程で検出した欠陥の種類を自動判別することができるので、人手で欠陥の種類を判別する場合に比べて、半導体装置の製造工程の効率化を図ることができ、ＴＡＴを短縮することができる。
【００８３】
また、本実施における半導体装置の製造方法によれば、欠陥の修正を行なうかの判断をすることにより、無駄な欠陥修正を行なわないため、効率的な修正をすることができる。したがって、半導体製品のコスト低減を図ることができる。
【００８４】
さらに、本実施の形態では、必要に応じて欠陥の修正をするため、製品歩留まり向上を図ることができる。特に、ＣＭＯＳイメージセンサやＣＣＤイメージセンサ等のような冗長回路による欠陥救済の困難な半導体装置の製造工程において、製品歩留まり向上を図ることができる。
【００８５】
本実施の形態における半導体装置の製造方法によれば、種類を自動判別した修正すべき欠陥の位置座標を直接電子ビーム露光装置に入力しているため、修正する欠陥の位置座標を特定する時間を短縮することができる。すなわち、修正する欠陥の位置座標は人手によって特定していないため、修正する欠陥の位置座標を特定する時間を短縮することができる。また、電子ビーム露光装置における位置合わせ精度を、修正するすべての欠陥について確保することができる。つまり、種類を自動判別した修正すべき欠陥の位置座標は、人手を介さず電子ビーム露光装置に入力される。したがって、例えば人手によって修正すべき欠陥の位置座標を特定する場合、修正すべき欠陥の位置座標の特定にずれが生じることが考えられるが、本実施の形態では、種類を自動判別した修正すべき欠陥の位置座標を、人手を介さず直接電子ビーム露光装置に入力しているため、そのようなことは起こらず、修正する欠陥について位置合わせ精度を確保することができる。
【００８６】
本実施の形態における半導体装置の製造方法によれば、短絡欠陥４や断線欠陥１３を修正する技術として、電子ビーム露光装置を使用したフォトリソグラフィ技術とエッチング技術を使用している。したがって、本実施の形態における半導体装置の製造方法は、既存の半導体製造装置（電子ビーム露光装置やエッチング装置）と半導体装置の製造工程で通常用いられるプロセスにより実現できる。このため、新たな設備投資や設備の開発をしなくても欠陥修正を実現することができる。
【００８７】
なお、本実施の形態は、半導体ウェハ上に配線を形成する半導体装置の製造方法に幅広く適用することができ、特にＣＭＯＳイメージセンサ、ＣＣＤイメージセンサ、マイクロプロセッサなど、冗長回路による救済を行なわない半導体装置の製造方法に適用することができる。
【００８８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８９】
前記実施の形態では、電子ビームを使用した露光装置を使用した例について説明したが、これに限らず例えばエキシマレーザを使用した露光装置を使用してもよい。
【００９０】
また、前記実施の形態では、アルミニウム膜を材料とした配線を例にして説明したが、これに限らず、例えばタングステン膜を材料とした配線などに適用することができる。
【産業上の利用可能性】
【００９１】
本発明の半導体装置の製造方法は、例えばＣＭＯＳイメージセンサ、ＣＣＤイメージセンサなどを製造する製造業に利用されるものである。
【図面の簡単な説明】
【００９２】
【図１】本発明の一実施の形態である半導体装置の製造工程を示すフローチャートである。
【図２】層間絶縁膜上に配線パターンを形成した様子を示す平面図である。
【図３】図２のＡ−Ａ断面で切断した断面図である。
【図４】正常な配線パターンを示す平面図である。
【図５】短絡欠陥がある配線パターンを示した平面図である。
【図６】断線欠陥がある配線パターンを示した平面図である。
【図７】レイアウトパターンを細分化した様子を示す図である。
【図８】短絡欠陥がある配線パターンを細分化した様子を示す図である。
【図９】断線欠陥がある配線パターンを細分化した様子を示す図である。
【図１０】短絡欠陥が形成された配線パターンを示した平面図である。
【図１１】図１０のＡ−Ａ断面で切断した断面図である。
【図１２】図１０に続く半導体装置の製造工程を示した平面図である。
【図１３】図１２のＡ−Ａ断面で切断した断面図である。
【図１４】図１２に続く半導体装置の製造工程を示した平面図である。
【図１５】図１４のＡ−Ａ断面で切断した断面図である。
【図１６】図１４に続く半導体装置の製造工程を示した平面図である。
【図１７】図１６のＡ−Ａ断面で切断した断面図である。
【図１８】断線欠陥が形成された配線パターンを示した平面図である。
【図１９】図１８のＡ−Ａ断面で切断した断面図である。
【図２０】図１８に続く半導体装置の製造工程を示した平面図である。
【図２１】図２０のＡ−Ａ断面で切断した断面図である。
【図２２】図２０に続く半導体装置の製造工程を示した平面図である。
【図２３】図２２のＡ−Ａ断面で切断した断面図である。
【図２４】図２２に続く半導体装置の製造工程を示した平面図である。
【図２５】図２４のＡ−Ａ断面で切断した断面図である。
【図２６】図２４に続く半導体装置の製造工程を示した平面図である。
【図２７】図２６のＡ−Ａ断面で切断した断面図である。
【図２８】図２６に続く半導体装置の製造工程を示した平面図である。
【図２９】図２８のＡ−Ａ断面で切断した断面図である。
【図３０】図２８に続く半導体装置の製造工程を示した平面図である。
【図３１】図３０のＡ−Ａ断面で切断した断面図である。
【図３２】図３０に続く半導体装置の製造工程を示した平面図である。
【図３３】図３２のＡ−Ａ断面で切断した断面図である。
【符号の説明】
【００９３】
１  層間絶縁膜
２  配線
２ａ  チタン／窒化チタン膜
２ｂ  アルミニウム膜
２ｃ  チタン／窒化チタン膜
３  配線
４  短絡欠陥
５  断線欠陥
６ａ  領域
６ｂ  領域
７ａ  領域
７ｂ  領域
８  レジスト膜
１０  層間絶縁膜
１１  配線
１２  配線
１２ａ  チタン／窒化チタン膜
１２ｂ  アルミニウム膜
１２ｃ  チタン／窒化チタン膜
１３  断線欠陥
１４  酸化シリコン膜
１５  酸化シリコン膜
１６  レジスト膜
１７  金属膜
【図１】
2005079491.tif 000003
【図２】
2005079491.tif 000004
【図３】
2005079491.tif 000005
【図４】
2005079491.tif 000006
【図５】
2005079491.tif 000007
【図６】
2005079491.tif 000008
【図７】
2005079491.tif 000009
【図８】
2005079491.tif 000010
【図９】
2005079491.tif 000011
【図１０】
2005079491.tif 000012
【図１１】
2005079491.tif 000013
【図１２】
2005079491.tif 000014
【図１３】
2005079491.tif 000015
【図１４】
2005079491.tif 000016
【図１５】
2005079491.tif 000017
【図１６】
2005079491.tif 000018
【図１７】
2005079491.tif 000019
【図１８】
2005079491.tif 000020
【図１９】
2005079491.tif 000021
【図２０】
2005079491.tif 000022
【図２１】
2005079491.tif 000023
【図２２】
2005079491.tif 000024
【図２３】
2005079491.tif 000025
【図２４】
2005079491.tif 000026
【図２５】
2005079491.tif 000027
【図２６】
2005079491.tif 000028
【図２７】
2005079491.tif 000029
【図２８】
2005079491.tif 000030
【図２９】
2005079491.tif 000031
【図３０】
2005079491.tif 000032
【図３１】
2005079491.tif 000033
【図３２】
2005079491.tif 000034
【図３３】
2005079491.tif 000035