(57)【要約】【課題】外部端子が密着性良く搭載された高信頼性な半導体パッケージ。【解決手段】ポスト部２０の頂面２０ａ全面が封止層３０の上面３０ａよりも下方となるようにポスト部の頂面を除去することによって得られた凹部３５にフラックスを供給した後、この凹部の開口を覆うように配置した半田ボールを加熱溶融して外部端子２４を形成する。これにより、外部端子を構成する半田層２４６の一部が凹部に充填されるため、封止層の上面よりも内側、すなわち、半導体チップ１２側に外部端子とポスト部との接合部分が形成され、外部端子とポスト部との密着性がこれまでよりも確実となる。【選択図】図１
2005268661.tif 000002
【特許請求の範囲】
【請求項１】
電極パッドが主表面に形成された半導体チップを用意する半導体チップ用意工程と、
前記電極パッド上に配置される第１の面を有する第１のサブ導電部と、頂面を含む第２の面を具える第２のサブ導電部とを有する導電部を形成する導電部形成工程と、
前記第２のサブ導電部の頂面を露出させるように、前記半導体チップの主表面を覆う封止層を形成する封止層形成工程と、
前記第２のサブ導電部の頂面の少なくとも一部を除去して、前記封止層の上面よりも下方に底面を有する凹部を形成する凹部形成工程と、
前記凹部にフラックスを供給するフラックス供給工程と、
該フラックスを介して前記凹部と対向する位置に、表面が半田層からなる球状の半田塊を配置する半田塊配置工程と、
該半田層を加熱溶融して前記第２のサブ導電部と接着させて外部端子を形成する外部端子形成工程と
を含むことを特徴とする半導体パッケージの製造方法。
【請求項２】
請求項１に記載の半導体パッケージの製造方法において、
前記封止層形成工程では、
前記第２のサブ導電部の頂面を覆うように前記半導体チップの主表面に封止層形成層を形成した後、前記第２のサブ導電部の頂面が露出される高さまで該封止層形成層を研磨して前記封止層を形成することを特徴とする半導体パッケージの製造方法。
【請求項３】
請求項１または２に記載の半導体パッケージの製造方法において、
前記凹部形成工程では、前記第２のサブ導電部を、前記第２のサブ導電部の頂面から該第２のサブ導電部径の２から１０％の範囲内の深さまで除去することを特徴とする半導体パッケージの製造方法。
【請求項４】
請求項１ないし３のいずれか一項に記載の半導体パッケージの製造方法において、
前記凹部形成工程では、前記第２のサブ導電部の頂面全面を所定深さ除去することを特徴とする半導体パッケージの製造方法。
【請求項５】
請求項１ないし３のいずれか一項に記載の半導体パッケージの製造方法において、
前記凹部形成工程では、前記第２のサブ導電部の頂面を所定深さ除去して凹面とすることを特徴とする半導体パッケージの製造方法。
【請求項６】
請求項１ないし３のいずれか一項に記載の半導体パッケージの製造方法において、
前記凹部形成工程では、前記第２のサブ導電部の頂面の一部のみを所定深さ除去することを特徴とする半導体パッケージの製造方法。
【請求項７】
電極パッドが主表面に形成された半導体チップを用意する半導体チップ用意工程と、
前記電極パッド上に配置される第１の面を有する第１のサブ導電部と、頂面を含む第２の面を具える第２のサブ導電部とを有する導電部を形成する導電部形成工程と、
前記第２のサブ導電部の頂面を露出させるように、前記半導体チップの主表面を覆う封止層を形成する封止層形成工程と、
前記第２のサブ導電部の頂面の少なくとも一部を除去して、前記封止層の上面よりも下方に底面を有する凹部を形成する凹部形成工程と、
前記凹部にフラックスを供給するフラックス供給工程と、
前記第２のサブ導電部から離れる方向に伸びる外形が柱状であってかつ表面が半田層からなる半田塊の一端を、前記第２のサブ導電部の前記凹部に挿入して前記半田塊を配置する半田塊配置工程と、
該半田層を加熱溶融して前記第２のサブ導電部と接着させて外部端子を形成する外部端子形成工程と
を含むことを特徴とする半導体パッケージの製造方法。
【請求項８】
請求項７に記載の半導体パッケージの製造方法において、
前記柱状の半田塊として、該半田塊の軸方向の中央部の径が該軸方向の両端の径よりも小さい半田塊を用いることを特徴とする半導体パッケージの製造方法。
【請求項９】
請求項７または８に記載の半導体パッケージの製造方法において、
前記封止層形成工程では、
前記第２のサブ導電部の前記頂面を覆うように前記半導体チップの主表面に封止層形成層を形成した後、前記頂面が露出される高さまで該封止層形成層を研磨して前記封止層を形成することを特徴とする半導体パッケージの製造方法。
【請求項１０】
請求項７ないし９のいずれか一項に記載の半導体パッケージの製造方法において、
前記凹部形成工程では、前記第２のサブ導電部を、前記第２のサブ導電部の頂面から該第２のサブ導電部径の２から１０％の範囲内の深さまで除去することを特徴とする半導体パッケージの製造方法。
【請求項１１】
電極パッドが主表面に形成された半導体チップを用意する半導体チップ用意工程と、
前記電極パッド上に配置される第１の面を有する第１のサブ導電部と、頂面を含む第２の面を具える第２のサブ導電部とを有する導電部を形成する導電部形成工程と、
前記第２のサブ導電部の頂面の一部に凹部を形成する凹部形成工程と
該凹部内に半田を供給する半田供給工程と、
前記半田を露出させるように、前記半導体チップの主表面を覆う封止層を形成する封止層形成工程と、
前記第２のサブ導電部と対向する位置にフラックスを供給するフラックス供給工程と、
該フラックスを介して前記第２のサブ導電部と対向する位置に、表面が半田層からなる半田塊を配置する半田塊配置工程と、
該半田層を加熱溶融して前記半田と接着させて外部端子を形成する外部端子形成工程と
を含むことを特徴とする半導体パッケージの製造方法。
【請求項１２】
請求項１１に記載の半導体パッケージの製造方法において、
前記フラックス供給工程の前に、露出させた前記第２のサブ導電部の頂面の一部を所定深さ除去することを特徴とする半導体パッケージの製造方法。
【請求項１３】
請求項１１または１２に記載の半導体パッケージの製造方法において、
前記封止層形成工程は、
前記凹部に供給された前記半田を覆う蓋部を形成する蓋部形成工程と、
該蓋部を覆うように前記半導体チップの主表面に封止層形成層を形成した後、前記半田が露出される高さまで前記封止層形成層及び前記蓋部を研磨して前記封止層を形成する研磨工程と
を含むことを特徴とする半導体パッケージの製造方法。
【請求項１４】
請求項１１ないし１３のいずれか一項に記載の半導体パッケージの製造方法において、
前記凹部形成工程では、前記第２のサブ導電部を、該第２のサブ導電部径の１０から５０％の範囲内の径であって、かつ前記第２のサブ導電部の頂面から該第２のサブ導電部の高さの２０から７０％の範囲内の深さまで除去することを特徴とする半導体パッケージの製造方法。
【請求項１５】
請求項１ないし１４のいずれか一項に記載の半導体パッケージの製造方法において、
前記凹部形成工程では、ウェットエッチングで前記除去を行うことを特徴とする半導体パッケージの製造方法。
【請求項１６】
請求項１５に記載の半導体パッケージの製造方法において、
前記ウェットエッチングは、強酸性のウェットエッチング溶液を用いて行うことを特徴とする半導体パッケージの製造方法。
【請求項１７】
請求項１ないし１６のいずれか一項に記載の半導体パッケージの製造方法において、
前記半田塊として、プラスチック材料を含有するコア部と該コア部を覆う前記半田層とを有する半田塊を用いることを特徴とする半導体パッケージの製造方法。
【請求項１８】
請求項１７に記載の半導体パッケージの製造方法において、
前記半田塊は、前記コア部と前記半田層との間に、前記半田層の融点よりも高い材料からなる金属層を有し、前記外部端子形成工程では、前記半田層の融点以上であってかつ前記金属層の融点未満の温度で加熱することを特徴とする半導体パッケージの製造方法。
【請求項１９】
請求項１ないし１８のいずれか一項に記載の半導体パッケージの製造方法において、
前記導電部形成工程では、前記第１のサブ導電部として前記半導体チップの主表面に沿って延在する配線層を形成するとともに、前記第２のサブ導電部として導電性のポスト部を前記配線層上に形成することを特徴とする半導体パッケージの製造方法。
【請求項２０】
請求項１ないし１８のいずれか一項に記載の半導体パッケージの製造方法において、
前記導電部形成工程では、前記第１のサブ導電部として前記半導体チップの主表面に沿って延在する第１の配線層を形成するとともに、前記第２のサブ導電部として前記第１の配線層と接続されかつ前記第１の配線層よりも前記半導体チップの主表面から遠ざかるように第２の配線層を形成することを特徴とする半導体パッケージの製造方法。
【請求項２１】
請求項１ないし１８のいずれか一項に記載の半導体パッケージの製造方法において、
前記導電部形成工程では、導電性のポスト部となるように、前記第１のサブ導電部と該第１のサブ導電部上に前記第２のサブ導電部とを形成することを特徴とする半導体パッケージの製造方法。
【請求項２２】
請求項１ないし２１のいずれか一項に記載の製造方法によって得られた前記半導体パッケージを、さらに、前記外部端子を介して実装用基板に実装することを特徴とする半導体装置の製造方法。
【請求項２３】
電極パッドが主表面に形成された半導体チップと、
前記電極パッド上に配置される第１の面を有する第１のサブ導電部と、頂面を含む第２の面を具える第２のサブ導電部とを有する導電部と、
該第２のサブ導電部の頂面を露出させるように前記主表面を覆っている封止層と
前記第２のサブ導電部の頂面上に形成されており表面が半田層からなる外部端子と
を具える半導体パッケージであって、
前記第２のサブ導電部の頂面の少なくとも一部には、前記封止層の上面よりも下方に底面を有する凹部が形成されていることを特徴とする半導体パッケージ。
【請求項２４】
請求項２３に記載の半導体パッケージにおいて、
前記第２のサブ導電部の頂面全面が、前記封止層の上面よりも下方にあることを特徴とする半導体パッケージ。
【請求項２５】
請求項２３に記載の半導体パッケージにおいて、
前記第２のサブ導電部の頂面が、凹面であることを特徴とする半導体パッケージ。
【請求項２６】
請求項２３に記載の半導体パッケージにおいて、
前記第２のサブ導電部の頂面の一部が除去されていることを特徴とする半導体パッケージ。
【請求項２７】
請求項２３ないし２６のいずれか一項に記載の半導体パッケージにおいて、
前記凹部は、前記封止層の上面から該第２のサブ導電部径の２から１０％の範囲内の深さを有することを特徴とする半導体パッケージ。
【請求項２８】
請求項２６に記載の半導体パッケージにおいて、
前記凹部は、前記第２のサブ導電部径の１０から５０％の範囲内の径であって、かつ前記封止層の上面から該第２のサブ導電部の高さの２０から７０％の範囲内の深さを有することを特徴とする半導体パッケージ。
【請求項２９】
請求項２３ないし２８のいずれか一項に記載の半導体パッケージにおいて、
前記外部端子は、ドーム形状を有していることを特徴とする半導体パッケージ。
【請求項３０】
請求項２３ないし２８のいずれか一項に記載の半導体パッケージにおいて、
前記外部端子は、前記第２のサブ導電部から離れる方向に伸びる柱状形状を有していることを特徴とする半導体パッケージ。
【請求項３１】
請求項３０に記載の半導体パッケージにおいて、
前記柱状の外部端子は、さらに、該外部端子の軸方向の中央部の径が該軸方向の両端の径よりも小さいことを特徴とする半導体パッケージ。
【請求項３２】
請求項２３ないし３１のいずれか一項に記載の半導体パッケージにおいて、
前記外部端子は、プラスチック材料を含有するコア基材と、該コア部を覆う前記半田層とを有することを特徴とする半導体パッケージ。
【請求項３３】
請求項３２に記載の半導体パッケージにおいて、
前記半田塊は、前記コア部と前記半田層との間に金属層を有し、該金属層は、前記半田層の融点よりも高い材料からなることを特徴とする半導体パッケージ。
【請求項３４】
請求項２３ないし３３のいずれか一項に記載の半導体パッケージにおいて、
前記導電部は、前記第１のサブ導電部として前記半導体チップの主表面に沿って延在する配線層と、前記第２のサブ導電部として前記配線層上に形成された導電性のポスト部とを具えていることを特徴とする半導体パッケージ。
【請求項３５】
請求項２３ないし３３のいずれか一項に記載の半導体パッケージにおいて、
前記導電部は、前記第１のサブ導電部として前記半導体チップの主表面に沿って延在する第１の配線層と、前記第２のサブ導電部として前記第１の配線層と接続されかつ前記第１の配線層よりも前記半導体チップの主表面から遠ざかる位置に形成された第２の配線層とを具えていることを特徴とする半導体パッケージ。
【請求項３６】
請求項２３ないし３３のいずれか一項に記載の半導体パッケージにおいて、
前記導電部は、導電性のポスト部となる、前記第１のサブ導電部と該第１のサブ導電部上に形成された前記第２のサブ導電部とを具えていることを特徴とする半導体パッケージ。
【請求項３７】
請求項２３ないし３６のいずれか一項に記載の前記半導体パッケージが、前記外部端子を介して実装用基板に実装されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体パッケージ、当該パッケージを具える半導体装置、及びこれらの製造方法に関する。
【背景技術】
【０００２】
従来より、携帯機器等の電子器機に搭載される半導体装置の外形サイズ（すなわち、パッケージサイズ）の小型化及び薄型化に対する要求が高まっている。これに伴い、半導体チップの外形サイズとほぼ同じ外形サイズにパッケージングが施された半導体装置であるＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が提案されている。
【０００３】
また、製造コストの低減を図る点から、ウェハ状態で半田ボール等の外部端子を形成する外部端子形成工程までを完了させた後、ダイシング等によって個片分割して得られる、ＷＣＳＰ（Ｗａｆｅｒｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が、ＣＳＰの一つの形態として注目されている。
【０００４】
また、ＣＳＰが有する外部端子として、被接触面との接触面積の増大（すなわち、接触抵抗の低減）等の目的から、半田塊として、プラスチック材料等を含有するコア部の表面に金属層及び半田層を順次に設ける方法が提案されている（例えば、特許文献１及び特許文献２参照）。
【特許文献１】特許第３２１７０４６号公報
【特許文献２】特開２００２−１７０４２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、これまでのパッケージ構造は、封止層の表面と実質的に同一平面をなしているポスト部の頂面上に外部端子をリフロー形成する構成となっている。そのため、外部端子とポスト部との接触面積が小さいことに起因して、パッケージと実装用基板との間の電気的接続の信頼性が低下する虞があった。
【０００６】
そこで、この発明の主たる目的は、外部端子が密着性良く搭載された高信頼性な半導体パッケージ及びその製造方法、ならびに、当該半導体パッケージと実装用基板との間の接続信頼性の向上が実現された半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
この目的の達成を図るため、この発明の半導体パッケージの製造方法によれば、下記のような構成上の特徴を有する。
【０００８】
すなわち、先ず、電極パッドが主表面に形成された半導体チップを用意する。この電極パッド上に配置される第１の面を有する第１のサブ導電部と、頂面を含む第２の面を具える第２のサブ導電部とを有する導電部を形成する。この第２のサブ導電部の頂面を露出させるように、前記半導体チップの主表面を覆う封止層を形成する。第２のサブ導電部の頂面の少なくとも一部を除去して、封止層の上面よりも下方に底面を有する凹部を形成する。この凹部にフラックスを供給する。このフラックスを介して凹部と対向する位置に、表面が半田層からなる球状の半田塊を配置する。この半田層を加熱溶融して第２のサブ導電部と接着させて外部端子を形成する。
【０００９】
また、この発明の半導体パッケージによれば、下記のような構成上の特徴を有する。
【００１０】
すなわち、電極パッドが主表面に形成された半導体チップと、この電極パッド上に配置される第１の面を有する第１のサブ導電部と頂面を含む第２の面を具える第２のサブ導電部とを有する導電部と、この第２のサブ導電部の頂面を露出させるように主表面を覆っている封止層と、第２のサブ導電部の頂面上に形成されており表面が半田層からなる外部端子とを具えていて、第２のサブ導電部の頂面の少なくとも一部には、封止層の上面よりも下方に底面を有する凹部が形成されている。
【発明の効果】
【００１１】
このような構成によれば、導電部の頂面に形成された凹部にフラックスを貯留させることができる。
【００１２】
これにより、凹部を覆うように配置した球状の半田塊を、流れ出しが抑制されたフラックスによって確実に保持（すなわち、仮固定）させておくことができる。
【００１３】
そのうえ、流動性を有するフラックスが凹部の開口と当該開口を覆うように配置された球状の半田塊との間の隙間を充填するため、半田塊とフラックスとの接触面積を増大させることができる。その結果、半田塊を加熱溶融させた際の半田の表面張力を小さくでき、よって、被接着面に対する濡れ性を促進させることができる。
【００１４】
従って、凹部にフラックスを貯留させることにより、リフロー形成まで間の搬送過程やリフロー時における振動等による半田塊の位置ずれを抑制できるのはもとより、良好な半田の溶融接続を実現することができる。
【００１５】
さらに、導電部の頂面の凹部をウェットエッチングで形成可能なため、フォトリソグラフィ技術を用いて形成する際の厳密な位置合わせ精度が要求されない。よって、凹部を比較的平易な方法によって形成することができるので、製造コストや歩留まり等に対する懸念を緩和できる。
【００１６】
そのうえ、外部端子を構成する半田の一部が凹部に充填されることから、封止層表面よりも内側、すなわち半導体チップ側で外部端子と導電部とが接合された半導体パッケージとなる。
【００１７】
よって、外部端子と導電部との接着性がより確実となるので、これまでよりも高信頼性な半導体パッケージを実現することができる。
【００１８】
このことから、導電部に形成された凹部を、フラックスを貯留する貯留部として機能させるとともに、凹部に充填された半田によって導電部と外部端子との密着性を向上させる密着性向上部として機能させることができる。
【００１９】
さらに、このような半導体パッケージを実装用基板に実装することにより、半導体パッケージと実装用基板との間の電気的接続の信頼性が向上するため、高信頼性な半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００２０】
以下に、この発明の実施の形態につき説明する。尚、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、従って、この発明は図示例に限定されるものではない。また、図を分かり易くするために、断面を示すハッチングは、一部分を除き省略してある。尚、以下の説明は、単なる好適例に過ぎず、また、例示した数値的条件は何らこれに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。
【００２１】
＜第１の実施の形態＞
図１（Ａ）から図６（Ｂ）を参照して、この発明の第１の実施の形態に係る半導体パッケージ及び半導体装置およびこれらの製造方法について説明する。尚、半導体パッケージとしてＷＣＳＰの場合を例に挙げて説明する（以下の各実施の形態についても同様とする）。
【００２２】
図１（Ａ）に示すように、この実施の形態の半導体パッケージ１０であるＷＣＳＰは、半導体チップ１２の主表面１２ａ上に電極パッド１４が形成されている。電極パッド１４は、半導体チップ１２の表面領域に形成された、不図示の回路素子と電気的に接続された電極であり、例えば、アルミニウム（Ａｌ）からなる。半導体チップ１２の主表面１２ａ上には、電極パッド１４の頂面１４ａの少なくとも一部を露出させるように、パッシベーション膜１５及び絶縁膜１６が順次に設けられている。すなわち、電極パッド１４の頂面１４ａは、パッシベーション膜１５及び絶縁膜１６によって形成された開口の底面を構成している。パッシベーション膜１５は、回路素子と対向する位置に設けられ回路素子を保護する保護膜として機能し、例えば、シリコン酸化膜（ＳｉＯ2）やシリコン窒化膜（ＳｉＮ）からなる。また、絶縁膜１６は、熱応力を吸収して緩衝する緩衝層となる低硬度の膜であり、例えば、ポリイミド膜からなる。各電極パッド１４は導電部１７と電気的に接続されている。導電部１７は、第１のサブ導電部１８と第２のサブ導電部２０とを具えている。ここでの第１のサブ導電部１８は、電極パッド１４上に配置される、すなわち電極パッド１４の頂面１４ａと接触する第１の面１８ａを有し、かつ半導体チップの主表面１２ａに沿って絶縁膜１６上に延在する専用の配線層（以下、再配線層とも称する。）とする。また、ここでの第２のサブ導電部２０は、当該配線層１８上に形成されかつ第２の面としての頂面２０ａを含む、導電性のポスト部とする。第１のサブ導電部としての再配線層１８によって、電極パッド１４の位置に依存することなく、後述する半田ボール２４１を半導体チップ１２より上側のシフトした位置に再配置可能となる。再配線層１８は、例えば、銅（Ｃｕ）からなる。また、第２のサブ導電部としてのポスト部２０は、例えば、銅からなる。また、ポスト部２０上には、実装用基板に接続するための外部端子として、ドーム形状の外部端子２４が形成されている。こうして、電極パッド１４と外部端子２４とが、専用の再配線層１８及びポスト部２０を介して電気的に個別に接続されている。尚、外部端子２４は、半田のみからなるものでも良いが、ここでは、プラスチック材料を含有するコア部２４２の表面に、金属層２４４及び半田層２４６が順次に積層形成された多層構造とする（詳細後述）。また、半導体チップ１２の主表面１２ａ上には、ポスト部２０の周囲を埋め込むとともにポスト部２０の頂面２０ａを露出させる高さに、封止層３０が形成されている。封止層３０は、例えば、エポキシ樹脂からなる。
【００２３】
この実施の形態の半導体装置１０の構造上の主たる特徴は、第２のサブ導電部であるポスト部２０の頂面２０ａの少なくとも一部に、封止層３０の上面３０ａよりも下方に、すなわち封止層の表面３０ａの位置よりも低い位置に、底面を有する凹部３５が形成されている点である。
【００２４】
この構成例では、第２のサブ導電部であるポスト部２０の頂面２０ａの全面が封止層の上面３０ａよりも下方に形成され、凹部３５を形成している。
【００２５】
このため、外部端子２４を構成する半田の一部が凹部３５に充填されており、封止層の表面３０ａよりも内側、すなわち、半導体チップ１２側に外部端子２４とポスト部２０との接合部分が形成されている。
【００２６】
すなわち、凹部３５に充填されている半田部分が、ポスト部２０の頂面２０ａとはもとより凹部３５の側面３５ｂを構成する封止層３０とも接着しているため、外部端子２４とポスト部との密着性がこれまでよりも確実となる。よって、これまでよりも高信頼性な半導体パッケージであるＷＣＳＰ１０が実現される。
【００２７】
続いて、上述した半導体パッケージ１０が実装用基板（或いは、マザーボードとも称する。）５０に実装された半導体装置１００について説明する。
【００２８】
図１（Ｂ）に示すように、この実施の形態の半導体装置１００が具える実装用基板５０の表面には、内部の配線設計（不図示）に基づいて形成された電極パッド５３が配置されている。そして、電極パッド５３に外部端子２４が溶融接続されることにより、実装用基板５０上にＷＣＳＰ１０が実装されている。
【００２９】
このとき、外部端子２４とポスト部２０との密着性が向上されたＷＣＳＰ１０によって、ＷＣＳＰ１０と実装用基板５０との間の電気的接続の信頼性が向上して、これまでよりも高信頼性な半導体装置が実現される。
【００３０】
続いて、図２（Ａ）から図５を参照して、この半導体パッケージ１０の製造方法について説明する。
【００３１】
先ず、半導体チップ用意工程として、電極パッド１４がその主表面１２ａに形成された半導体チップ１２を用意する。
【００３２】
そこで、後工程のダイシングによって個片化されるべき半導体チップ１２が複数配置された、半導体ウェハ４０を用意する。尚、図中には便宜上約３個の個片化前の半導体チップ１２が図示されているが、これに限定されるものではない。
【００３３】
その後、ウェハ４０の表面全面に、電極パッド１４の頂面１４ａを露出させるようにして、シリコン酸化膜からなるパッシベーション膜１５、及びポリイミド膜からなる絶縁膜１６を順次に形成する（図２（Ａ））。
【００３４】
次に、導電部形成工程を以下の手順で行う。
【００３５】
先ず、露出している電極パッド１４の頂面１４ａを含め絶縁膜１６の上側からこれらを覆うように、例えば、銅膜をスパッタ法を用いて形成する。その後、電極パッド１４と電気的に接続されるとともに当該主表面１２ａに沿って延在する、第１のサブ導電部としての配線層（すなわち、再配線層）１８を、ホトリソ及びスパッタ等によって形成する（図２（Ｂ））。ここでは、再配線層１８が有する第１の面１８ａが電極パッド１４上に配置されている。次に、再配線層１８上の所定位置に、頂面を含む第２の面２０１ａを有する
凹部形成前の第２のサブ導電部であるポスト部２０１を、例えば、無電解めっき法等によって銅で形成する（図２（Ｃ））。ここでのポスト部２０１は、例えば、直径約４００μｍ及び高さ約１００μｍの円柱形状とする。尚、ポスト部の形成には、無電解めっき法のほかに電解めっき法等を用いることができる。
【００３６】
次に、封止層形成工程として、半導体チップの主表面１２ａの上側から、スピン塗布等によりエポキシ樹脂を塗布した後加熱して、ポスト部２０１が隠れる程度の厚みの封止層形成層３０１を形成する（図３（Ａ））。その後、例えば、グラインダーによって封止層形成層３０１に対して研磨を行い、ポスト部２０１の頂面２０１ａを露出させて封止層３０を形成する（図３（Ｂ））。
【００３７】
次に、凹部形成工程として、ポスト部２０１の頂面２０１ａの少なくとも一部を所定深さ除去して、封止層３０の表面３０ａの上面よりも下方に底面を有する凹部を形成する。
【００３８】
ここでは、ポスト部２０１の頂面２０１ａ全面が封止層の表面の位置よりも低い位置となるように所定深さ除去して、凹部３５を形成する。
【００３９】
そこで、先ず、封止層３０及びポスト部２０１上にレジストを形成する（不図示）。その後、当該レジストに対して露光・現像を行い、サブポスト部２０１の頂面２０１ａ全面を露出させるマスクパターン４２を形成する（図３（Ｃ））。その後、このマスクパターン４２をマスクとして用いて、当該マスクパターン４２から露出するサブポスト部２０１をエッチング除去する。ここでのエッチングは、例えば、強酸性のウェットエッチング溶液を用いたウェットエッチング用いて行う。強酸性のウェットエッチング溶液としては、例えば、塩酸（ＨＣｌ水溶液）やフッ酸（ＨＦ水溶液）を含有する溶液等を用いることができる。尚、エッチング方法は、上述したウェットエッチングのみに限定されず、ドライエッチング或いは機械的な研削等を任意好適に選択しても良い。こうして、ポスト部２０の頂面２０ａを底面とする凹部３５を形成する（図４（Ａ））。
【００４０】
ここでの凹部３５の深さは、後工程において、凹部３５を、フラックスを貯留する貯留部として機能させるとともに、凹部３５に供給する半田によってポスト部と外部端子との密着性を向上させる密着性向上部として機能させる点を考慮して設定する。
【００４１】
そのため、この構成例では、凹部３５の深さを、ポスト部２０１の頂面２０１ａから、当該ポスト部２０１の径（すなわち、直径）の２から１０％の範囲内のまでの深さとするのが良い。ここでは、凹部３５の深さが約２０μｍとなるまでエッチングを行う。尚、ここでのポスト部の外形が角柱の場合には、円相当径を算出して設定する。
【００４２】
次に、フラックス供給工程として、ポスト部２０と対向する位置、すなわち露出された凹部３５に、フラックス３７を供給する（図４（Ｂ））。フラックスとは、半田が接着される被接着面上の酸化膜等を除去する清浄作用や、加熱溶融した半田の表面張力を小さくして被接着面に対する濡れ性の促進作用等を果たす物質をいう。ここでのフラックスの供給は、例えば、フラックス転写のうち基板反りの抑制に効果的なピン転写法を用いることができる。
【００４３】
このときのフラックス３７の供給量は、後工程で凹部３５の開口を覆う位置に半田ボール２４１を配置した際に半田ボール２４１と接触可能な量であれば良く、ここでは、各凹部３５を充填して封止層３０上に溢れる程度に供給する。
【００４４】
次に、半田塊配置工程として、ポスト部２０と対向する位置、すなわち凹部３５の開口を覆う位置に、フラックス３７を介して半田塊としての半田ボール２４１をそれぞれ配置する。ここでの半田ボールの直径は、例えば、約５００μｍである（図４（Ｃ））。
【００４５】
ここでの半田ボール２４１を、プラスチック材料を含有する球状のコア部２４２の表面に、金属層２４４及び半田層２４６１が順次に積層して設けられた多層構造とする。多層構造の半田ボールは、半田材料のみからなる半田ボールよりも軽量であるのはもとより、実装用基板への実装時に、熱膨張率の差によって発生する熱応力をコア部が吸収して半田層にクラックが発生するのを抑制し、しかも、被接触面との接触面積の増大（すなわち、接触抵抗の低減）を実現することができる。
【００４６】
そこで、この実施の形態に用いる半田ボール２４１の一例について、さらに詳細に説明する。
【００４７】
球状のコア部２４２の形成は、例えば、球状の成型金型にプラスチック材料を注入して行うことができる。
【００４８】
また、コア部２４２となるプラスチック材料としては、例えば、ポリエチレン、ポリプロピレン、ポリメチルベンゼン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリスチレン、ポリメチルメタクリレート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリアミド、ポリイミド、ポリスルフォン、ポリフェニレンオキサイド、ポリアセタール等の線状または架橋高分子や、エポキシ樹脂、フェノール樹脂、メラミン樹脂、不飽和ポリエステル樹脂、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体、ジアリルフタレート重合体、トリアリルイソシアヌレート重合体、ベンゾグアナミン重合体等の網目構造を有する樹脂等を用いることができる。尚、上記プラスチック材料は、１種類または複数の材料の組み合わせからなる材料を用いても良い。また、これらの樹脂のうちで、特に好ましいものは、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体、ジアリルフタレート重合体等の網目構造を有する樹脂である。
【００４９】
また、金属層２４４としては、例えば、導電性を有しかつ融点が９００℃以上の材料からなる層で形成することができる。そこで、金属層２４４を形成する材料として、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）や、これらを主成分とする合金等を用いることができる。また、金属層２４４のコア部２４２の表面への形成方法としては、例えば、無電解めっき法、真空蒸着法、イオンプレーティング法、あるいはイオンスパッタリング法等を用いることができる。
【００５０】
また、ここでの半田層２４６１とは、導電性を有しかつ融点が３５０℃以下の低融点金属材料からなる層を言い、例えば、錫（Ｓｎ）と鉛（Ｐｂ）との合金、インジウム（Ｉｎ）、錫、鉛や、これらを主成分とする合金等を用いることができる。また、半田層２４６１の金属層２４４の表面への形成方法としては、例えば、無電解めっき法や、ハイブリダイゼーションまたはメカノフュージョン法を用いた機械的、物理的方法を用いることができる。
【００５１】
こうして、半田ボールを加熱溶融して外部端子を形成するまでの間、半田ボール２４１は、凹部３５に供給されたフラックス３７によってポスト部２０上に保持されている。そのため、外部からの振動等によってフラックスが流れ出すことがないので、半田ボールが位置ずれを起こすのを抑制することができる。
【００５２】
次に、外部端子形成工程として、半田ボール２４１を加熱溶融してポスト部２０上に外部端子２４を形成する。外部端子２４を形成後、フラックス残渣を溶剤で洗浄して除去する（図５）。すなわち、ここでは、半田ボール２４１のうち半田層２４６１の融点以上の温度であってかつ金属層２４４の融点未満の温度で加熱して、最外層の半田層２４６のみを加熱溶融して、外部端子２４を形成する。
【００５３】
この構成例では、外部端子をリフロー形成するまでの間の半田ボール２４１の位置ずれが、凹部３５に貯留されたフラックスによって抑制されるため、外部端子を所定位置に精度良く形成することができる。
【００５４】
さらに、この構成例では、外部端子を構成する半田の一部が凹部３５に充填されているので、封止層表面よりも内側で外部端子とポスト部とが接合されている。よって、外部端子２４とポスト部２０との接着性がより確実となる。
【００５５】
外部端子形成後、例えば、ダイシングブレードによって隣り合う半導体チップ１２間を切断して、ＷＣＳＰ１０毎に切り出す（図１（Ａ）参照）。
【００５６】
また、ＷＣＳＰ１０の実装用基板５０への実装は、例えば、以下のようにして行う。
【００５７】
先ず、実装用基板５０上に、当該実装用基板５０上の電極パッド５３と外部端子２４とが接触するように、ＷＣＳＰ１０を配置する。
【００５８】
その後、半田層２４６の融点以上の温度であってかつ半田層２４６の内側の金属層２４４の融点未満の温度で加熱する。
【００５９】
これにより、溶融された半田層２４６が、溶融されずに残存している金属層２４４と電極パッド５３及びポスト部２０との間隙部分に埋め込まれた状態で固着されて、ＷＣＳＰ１０と実装用基板５０とが電気的に接続される。こうして実装用基板５０にＷＣＳＰ１０が実装された半導体装置１００を得る（図１（Ｂ）参照）。
【００６０】
上述した説明から明らかなように、この実施の形態によれば、導電部の頂面に凹部を形成することにより、当該凹部にフラックスを貯留させることができる構成である。
【００６１】
これにより、凹部を覆うように配置した球状の半田塊を、流れ出しが抑制されたフラックスによって確実に保持（すなわち、仮固定）させておくことができる。
【００６２】
そのうえ、流動性を有するフラックスが凹部の開口と当該開口を覆うように配置された球状の半田塊との間の隙間を充填するため、半田塊とフラックスとの接触面積を増大させることができる。その結果、半田塊を加熱溶融させた際の半田の表面張力を小さくでき、よって、被接着面に対する濡れ性を促進させることができる。
【００６３】
従って、凹部にフラックスを貯留させることにより、リフロー形成まで間の搬送過程やリフロー時における振動等による半田塊の位置ずれを抑制できるのはもとより、良好な半田の溶融接続を実現することができる。
【００６４】
さらに、導電部の頂面の凹部をウェットエッチングで形成可能なため、フォトリソグラフィ技術を用いて形成する際の厳密な位置合わせ精度が要求されない。よって、凹部を比較的平易な方法によって形成することができるので、製造コストや歩留まり等に対する懸念を緩和できる。
【００６５】
さらに、外部端子を構成する半田の一部が凹部に充填されることから、封止層表面よりも内側、すなわち半導体チップ側で外部端子と導電部とが接合された半導体パッケージとなる。
【００６６】
よって、外部端子と導電部との接着性がより確実となるので、これまでよりも高信頼性な半導体パッケージを実現することができる。
【００６７】
このことから、導電部に形成された凹部を、フラックスを貯留する貯留部として機能させるとともに、凹部に充填された半田によって導電部と外部端子との密着性を向上させる密着性向上部として機能させることができる。
【００６８】
さらに、このような半導体パッケージを実装用基板に実装することにより、半導体パッケージと実装用基板との間の電気的接続の信頼性が向上するため、高信頼性な半導体装置を実現することができる。
【００６９】
尚、この実施の形態の除去工程では、凹部形成前のポスト部の頂面全面を所定深さ除去して凹部３５を形成した構成であるが、ポスト部の頂面を所定深さ除去してなる凹面によって凹部３５１を形成する構成であっても良く（図６（Ａ））、或いは、ポスト部の頂面の一部のみを所定深さ除去してポスト部自体に凹部３５２を形成する構成であっても良い（図６（Ｂ））。このような場合にも、上述と同様の効果を得ることができる。
【００７０】
＜第２の実施の形態＞
図７（Ａ）から図９（Ｃ）を参照して、この発明の第２の実施の形態に係る半導体パッケージ及び半導体装置およびこれらの製造方法について説明する。
【００７１】
この実施の形態では、外部端子がポスト部から離れる方向に伸びる柱状形状を有しており、かつ当該外部端子の一端がポスト部によって形成された凹部に挿入されている点が第１の実施の形態との主たる相違点である。尚、第１の実施の形態で既に説明した構成要素と同一の構成要素には同一の番号を付して示しその具体的な説明を省略する（以下の各実施の形態についても同様とする）。
【００７２】
図７（Ａ）に示すように、この実施の形態の半導体パッケージであるＷＣＳＰ２００は、円柱形状である外部端子４４が、第２のサブ導電部としてのポスト部７０から離れる方向に伸びかつその一端がポスト部７０に形成された凹部７５に挿入されている。ここでは、導電部６９を構成する第２のサブ導電部であるポスト部７０の第２の面としての頂面７０ａに、封止層３０の上面３０ａよりも下方に底面７５ａを有する凹部７５が形成されている。
【００７３】
そのため、第１の実施の形態と同様に、凹部７５に充填された半田が、ポスト部７０によって構成される凹部７５の底面７５ａと接着していることはもとより、凹部７５の内壁面７５ｂとも接着しているため、外部端子４４とポスト部７０との密着性が従来よりも確実となる。よって、従来よりも高信頼性な半導体パッケージであるＷＣＳＰ２００が実現される。尚、ここでの外部端子４４も、第１の実施の形態と同様、コア部４４２の表面に、金属層４４４及び半田層４４６が順次に積層形成された多層構造である。尚、外部端子４４は、軸方向の径が実質的に同一である柱状形状でも良いが、ここでは、円柱形状のコア部４４２の中央部のくびれによって、軸方向の中央部の径が該軸方向の両端の径よりも小さい中細の円柱形状とする。外部端子をこうした中細形状とすることにより、実装用基板への実装時に外部端子にかかる応力を緩和させることができる。尚、外部端子の形状はこれに限定されず、任意好適な柱状形状とすることができる。
【００７４】
また、図７（Ｂ）に示すように、半導体パッケージ２００が実装された半導体装置３００は、第１の実施の形態と同様、実装用基板５０上の電極パッド５３に外部端子４４が溶融接続されている。
【００７５】
このとき、外部端子とポスト部との密着性が向上されたＷＣＳＰ２００によって、ＷＣＳＰ２００と実装用基板５０との間の電気的接続の信頼性が向上し、これまでよりも高信頼性な半導体装置が実現される。
【００７６】
続いて、図８（Ａ）から図９（Ｃ）を参照して、半導体パッケージ２００の製造方法について説明する。
【００７７】
先ず、第１の実施の形態と同様の方法により、封止層形成工程までを行う（図８（Ａ）参照）。尚、ここで、凹部形成前の第２のサブ導電部であるポスト部７０１は、例えば、直径約５００μｍ及び高さ約１００μｍの円柱形状とする。
【００７８】
次に、凹部形成工程として、ポスト部７０１の頂面７０１ａの一部を所定深さ除去して、封止層３０の上面３０ａよりも下方に底面を有する凹部７５を形成する。
【００７９】
この実施の形態では、凹部７５の形状を、後工程において円柱形状の半田塊（以下、円柱半田と称する。）の一端が挿入可能な形状となるように形成する。
【００８０】
そこで、先ず、封止層３０及びサブポスト部７０１上に、第１の実施の形態と同様な材料でレジストを形成する（不図示）。その後、当該レジストに対して露光・現像を行い、ポスト部７０１の頂面７０１ａのうち、円柱半田の一端を挿入可能な凹部の開口領域を露出させるマスクパターン７２を形成する（図８（Ｂ））。
【００８１】
その後、マスクパターン７２をマスクとして、当該マスク７２から露出するポスト部７０１をエッチング除去して凹部７５を形成する。こうして、凹部７５が設けられたポスト部７０を形成する（図８（Ｃ））。ここでの凹部７５の形成も、第１の実施の形態と同様、例えば、強酸性のウェットエッチング溶液を用いたウェットエッチング用いて行うことができる。
【００８２】
凹部７５の深さは、後工程において、凹部７５を、フラックスを貯留する貯留部として、また円柱半田を凹部に挿入した状態で保持する保持部として、さらには当該凹部７５に供給する半田によってポスト部と外部端子との密着性を向上させる密着性向上部として、それぞれ、機能させる点を考慮して設定する。
【００８３】
そのため、この構成例では、凹部７５の深さを、ポスト部７０１の頂面７０１ａから、ポスト７０１の径の２から１０％の範囲内までの深さとするのが良い。ここでは、凹部７５の深さが約２５μｍとなるまでエッチングを行う。尚、ここでのポスト部の外形が角柱の場合には、円相当径を算出して設定する。
【００８４】
次に、第１の実施の形態と同様の方法により、フラックス供給工程を行う。
【００８５】
このときのフラックス７７の供給量は、後工程で円柱半田の一端を凹部７５に挿入した際に半田柱状と接触可能な量であれば良く、ここでは、各凹部７５を充填して封止層３０上に溢れる程度に供給する（図９（Ａ））。
【００８６】
次に、半田塊配置工程として、円柱半田４４１の一端をフラックス７７を介して凹部７５に挿入する。ここでの円柱半田４４１の直径は、例えば、直径約４００μ及び高さ約５００μｍである（図９（Ｂ））。
【００８７】
ここでの円柱半田４４１も、第１の実施の形態と同様に、プラスチック材料を含有する中細の円柱形状のコア部４４２の表面に、金属層４４４及び半田層４４６１が順次に形成された多層構造とする。尚、円柱状半田４４１は、コア部４４２を中細の円柱状に金型成形する以外は、既に説明した方法によって形成すれば良く、その詳細については既に説明したのでここでは省略する。
【００８８】
こうして、円柱半田を加熱溶融して外部端子を形成するまでの間、円柱半田４４１は、その一端がフラックス７７を介して凹部７５に挿入された状態でポスト部７０上に保持されている。そのため、外部からの振動等による円柱半田４４１の位置ずれの発生を効果的に抑制することができる。
【００８９】
次に、第１の実施の形態と同様の方法により、外部端子形成工程を行う。外部端子４４を形成後、フラックス残渣を溶剤で洗浄して除去する（図９（Ｃ））。尚、ここでも第１の実施の形態と同様に、円柱半田４４１のうち最外層の半田層４４６のみを加熱溶融して、外部端子４４を形成する。
【００９０】
この構成例によれば、外部端子をリフロー形成するまでの間の柱状半田４４１の位置ずれが抑制された構成であるため、外部端子を所定位置に精度良く形成することができる。
【００９１】
さらに、この構成例では、外部端子４４が凹部７５に埋め込み形成され、封止層表面よりも内側で外部端子４４とポスト部７０とが接合される。よって、外部端子４４とポスト部７０との接着性がより確実となる。
【００９２】
外部端子形成後、例えば、ダイシングブレードによって隣り合う半導体チップ１２間を切断して、ＷＣＳＰ２００毎に切り出す（図７（Ａ）参照）。
【００９３】
また、第１の実施の形態と同様の方法により、ＷＣＳＰ２００を実装用基板５０への実装を行うことができる。
【００９４】
こうして、溶融された半田層４４６が、溶融されずに残存している金属層４４４と電極パッド５３及びポスト部７０との間隙部分に埋め込まれた状態で固着されて、ＷＣＳＰ２００と実装用基板５０とが電気的に接続される。こうして実装用基板５０にＷＣＳＰ２００が実装された半導体装置３００を得る（図７（Ｂ）参照）。
【００９５】
また、この構成例の外部端子は、円柱形状のコア部の中央部がくびれによって、軸方向の中央部の径が該軸方向の両端の径よりも小さい中細の円柱形状なため、実装用基板への実装時に外部端子にかかる応力が緩和される。
【００９６】
上述した説明から明らかなように、この実施の形態においても、導電部の頂面にフラックスを貯留可能な凹部が形成された構成であることから、第１の実施の形態と同様の効果を得ることができる。
【００９７】
さらに、この実施の形態によれば、外部端子をリフロー形成までの間、柱状の半田塊の一端が、当該凹部にフラックスを介して挿入された状態で保持されておくことができる。
【００９８】
その結果、半田塊の位置ずれの発生をさらに抑制することができるので、外部端子を所定位置により一層精度良く形成することができる。
【００９９】
また、この実施の形態においても、導電部の頂面の凹部をウェットエッチングで形成可能なため、フォトリソグラフィ技術を用いて形成する際の厳密な位置合わせ精度が要求されない。よって、凹部を比較的平易な方法によって形成することができるので、製造コストや歩留まり等に対する懸念を緩和できる。
【０１００】
また、この実施の形態においても、外部端子を構成する半田の一部が凹部に充填されることから、封止層表面よりも内側、すなわち半導体チップ側で外部端子と導電部とが接合された半導体パッケージとなる。
【０１０１】
よって、外部端子と導電部との接着性がより確実となるので、これまでよりも高信頼性な半導体パッケージを実現することができる。
【０１０２】
このことから、導電部に形成された凹部を、フラックスを貯留する貯留部として機能させるとともに、凹部に充填された半田によって導電部と外部端子との密着性を向上させる密着性向上部として機能させることができる。
【０１０３】
さらに、このような半導体パッケージを実装用基板に実装することにより、半導体パッケージと実装用基板との間の電気的接続の信頼性が向上するため、高信頼性な半導体装置を実現することができる。
【０１０４】
＜第３の実施の形態＞
図１０（Ａ）から図１５を参照して、この発明の第３の実施の形態に係る半導体パッケージ及び半導体装置およびこれらの製造方法について説明する。
【０１０５】
この実施の形態では、半導体パッケージを製造するに当たり、ポスト部の頂面によって形成される凹部を覆うように配置した半田塊の一部で凹部を充填させる代わりに、半田塊を配置する工程前までに、当該凹部にあらかじめ半田を充填しておく点が第１の実施の形態との主たる相違点である。
【０１０６】
図１０（Ａ）に示すように、この実施の形態の半導体パッケージであるＷＣＳＰ４００は、ポスト部８０に形成された凹部８５に充填されていた半田８７が、当該半田８７上に形成されたサブ外部端子８４０と接着して外部端子８４を構成している。ここでは、導電部７９を構成する第２のサブ導電部であるポスト部８０の第２の面としての頂面８０ａに、封止層３０の上面３０ａよりも下方に底面８５ａを有する凹部８５が形成されている。
【０１０７】
そのため、第１の実施の形態と同様に、凹部８５に充填された半田が、ポスト部８０によって構成される凹部の底面８５ａと接着していることはもとより凹部の内壁面８５ｂとも接着しているため、外部端子４４とポスト部８０との密着性が従来よりも確実となる。よって、従来よりも高信頼性な半導体パッケージであるＷＣＳＰ４００が実現される。尚、ここでのサブ外部端子８４０は、第１の実施の形態で既に説明したように、コア部８４２の表面に、金属層８４４及び半田層８４６が順次に積層形成された多層構造である。
【０１０８】
また、図１０（Ｂ）に示すように、半導体パッケージ４００が実装された半導体装置５００は、第１の実施の形態と同様、実装用基板５０上の電極パッド５３に外部端子８４が溶融接続されている。
【０１０９】
このとき、外部端子とポスト部との密着性が向上されたＷＣＳＰ４００によって、ＷＣＳＰ４００と実装用基板５０との間の電気的接続の信頼性が向上し、その結果、従来よりも高信頼性な半導体装置が実現される。
【０１１０】
続いて、図１１（Ａ）から図１５を参照して、半導体パッケージ４００の製造方法について説明する。
【０１１１】
先ず、第１の実施の形態と同様の方法により、導電部形成工程まで行う（図１１（Ａ）参照）。尚、ここで、凹部形成前の第２のサブ導電部であるポスト部８０１は、例えば、直径約５００μｍ及び高さ約１００μｍの円柱形状とする。
【０１１２】
次に、凹部形成工程として、ポスト部８０１の頂面８０１ａの一部を所定深さ除去して、後工程において形成される封止層３０の上面３０ａよりも下方に底面を有する凹部８５を形成する。
【０１１３】
そこで、先ず、封止層３０及びポスト部８０１上に、第１の実施の形態と同様の材料でレジストを形成する（不図示）。その後、当該レジストに対して露光・現像を行って、ポスト部８０１の頂面８０１ａの一部を露出させるマスクパターン８２を形成する（図１１（Ｂ））。
【０１１４】
その後、マスクパターン８２をマスクとして、当該マスク８２から露出するポスト部８０１をエッチング除去して凹部８５を形成する（図１１（Ｃ））。ここでの凹部８５の形成も、第１の実施の形態と同様、例えば、強酸性のウェットエッチング溶液を用いたウェットエッチング用いて行うことができる。
【０１１５】
ここでの凹部８５の形状は、後工程において、凹部８５を、当該凹部８５に供給する半田によってポスト部と外部端子との密着性を向上させる密着性向上部として機能させる点を考慮して設定する。
【０１１６】
そのため、この構成例では、凹部８５の径を、ポスト部８０１の頂面８０１ａの径の１０から５０％の範囲内の径とし、かつサブポスト部８０１の頂面８０１ａから当該ポスト部の高さの２０から７０％の範囲内の深さとするのが良い。ここでは、凹部８５を、開口径を約１５０μｍとし深さが約５０μｍとなるまでエッチングを行う。尚、ここでのポスト部の外形が角柱の場合には、円相当径を算出して設定する。
【０１１７】
次に、半田供給工程として、例えば、無電解めっき法によって、凹部８５がすべて満たされるように、後工程において外部端子の一部となる半田８７を充填する（図１２（Ａ））。
【０１１８】
次に、封止層形成工程を以下の手順で行う。
【０１１９】
先ず、蓋部形成工程として、凹部８５が充填された半田８７を覆う蓋部８６を、例えば、無電解めっき法を用いて銅によって形成する（１２（Ｂ））。その後、研磨工程として、先ず、半導体チップの主表面１２ａの上側から、スピン塗布等によりエポキシ樹脂を塗布した後加熱して、蓋部８６が隠れる程度の厚みの封止層形成層３０１を形成する（図１２（Ｃ））。このとき、半田８７は、サブポスト部８０１及び蓋部８６によって外部に露出されることなく内包されており、加熱によって溶融した半田が流れ出る懸念が無い。その後、例えば、グラインダーによって封止層形成層３０１及び蓋部８６に対して研磨を行って、半田８７の頂面８７ａを露出させて封止層３０を形成するとともにポスト部８０を形成する（図１３（Ａ））。
【０１２０】
次に、フラックス供給工程として、ポスト部８０と対向する位置、すなわち露出された半田８７の頂面８７ａ及びポスト部８０の頂面８０ａに、フラックス８９を供給する（図１３（Ｂ））。ここでのフラックス８９の供給も、第１の実施の形態と同様、例えば、ピン転写法を用いることができる。
【０１２１】
次に、半田塊配置工程として、ポスト部８０と対向する位置に、フラックス８９を介して半田塊としての半田ボール８４１を配置する。ここでの半田ボール８４１の直径は、例えば、約５００μｍである（図１３（Ｃ））。
【０１２２】
ここでの半田ボール８４１も、第１の実施の形態と同様に、プラスチック材料を含有する中細の円柱形状のコア部８４２の表面に、金属層８４４及び半田層８４６１が順次に積層形成された多層構造とする。
【０１２３】
次に、第１の実施の形態と同様の方法により、外部端子形成工程を行う。外部端子８４を形成後、フラックス残渣を溶剤で洗浄して除去する（図１４）。
【０１２４】
この構成例によれば、あらかじめ凹部８５に埋め込み形成されていた半田８７と半田ボールの最外層の半田層８４６１とが溶融して、外部端子８４となる。
【０１２５】
そのため、外部端子８４が凹部８５に埋め込み形成され、かつ封止層表面よりも内側で外部端子８４とポスト部８０とが接合される。よって、外部端子８４とポスト部８０との接着性がより確実なものとなる。
【０１２６】
さらに、この構成例のように、多層構造の半田ボール８４１を用いた場合には、最外層の半田層８４６１の半田にくわえて凹部の半田８７を外部端子形成材料として利用できるので、半田量の不足を抑制することができる。
【０１２７】
外部端子形成後、例えば、ダイシングブレードによって隣り合う半導体チップ１２間を切断して、ＷＣＳＰ４００毎に切り出す（図１０（Ａ）参照）。
【０１２８】
また、第１の実施の形態と同様の方法により、ＷＣＳＰ４００を実装用基板５０への実装を行うことができる。
【０１２９】
こうして、溶融された半田層８４６が、溶融されずに残存している金属層８４４と電極パッド５３及びポスト部８０との間隙部分に埋め込まれた状態で固着されて、ＷＣＳＰ４００と実装用基板５０とが電気的に接続される。こうして実装用基板５０にＷＣＳＰ４００が実装された半導体装置５００を得る（図１０（Ｂ）参照）。
【０１３０】
上述した説明から明らかなように、この実施の形態によれば、外部端子を構成する半田の一部が凹部に充填されており、しかも封止層表面よりも内側で外部端子とポスト部とが接合された半導体パッケージとなる。
【０１３１】
その結果、外部端子とポスト部との接着性が向上するため、従来よりも高信頼性な半導体パッケージを実現することができる。
【０１３２】
さらに、この実施の形態によれば、外部端子をリフロー形成するにあたり、半田塊が凹部に供給されている半田に引き寄せられるため半田塊の位置ずれの発生を抑制でき、外部端子を所定位置に精度良く形成することができる。
【０１３３】
よって、こうした半導体パッケージを実装用基板に実装することにより、半導体パッケージと実装用基板との間の電気的接続の信頼性が向上するため、従来よりも高信頼性な半導体装置となる。
【０１３４】
尚、この実施の形態では、封止層形成工程の後にフラックス供給工程を行った構成であるが、さらに、フラックス供給工程を行う前に、封止層形成工程によって露出されたポスト部８０の頂面８０ａに任意好適な方法で凹部９０を形成しても良い（図１５参照）。
【０１３５】
こうすることにより、当該凹部９０にラックスを貯留することができるので半田塊の位置ずれの発生をさらに抑制することができる。
【０１３６】
この発明は、上述した実施の形態の組合せのみに限定されるものではなく、任意好適な段階において好適な条件を組み合わせても、この発明を適用することができる。
【０１３７】
例えば、上述した各実施の形態では、多層構造を有する半田塊を例に挙げて説明したが、これに限定されるものではなく、半田のみからなる半田塊であってもこの発明を適用することができる。
【０１３８】
また、上述した各実施の形態では、半導体パッケージにおける導電部を、第１のサブ導電部としての再配線層と、第２のサブ導電部としての導電性のポスト部とを具える構成としたが、これに限定されるものではない。
【０１３９】
よって、例えば、第１の実施の形態において、半導体パッケージ６００の導電部９１が、半導体チップの主表面１２ａに沿って延在する第１の配線層９２である第１のサブ導電部と、当該第１の配線層９２と接続されかつ樹脂部９５等によって第１の配線層９２よりも主表面１２ａから遠ざかる位置に形成された第２の配線層９３である第２のサブ導電部とを具える構成であっても良い（図１６（Ａ））。また、この半導体パッケージ６００を実装用基板５０に実装することにより、半導体装置７００を得ることができる（図１６（Ｂ））。
【０１４０】
また、例えば、第１の実施の形態において、半導体パッケージ８００の導電部９６が、電極パッド１４上に形成される導電性のポストを構成する、第１のサブ導電部９７と当該第１のサブ導電部９７上の第２のサブ導電部９８とを具える構成であっても良い（図１７（Ａ））。また、この半導体パッケージ８００を実装用基板５０に実装することにより、半導体装置９００を得ることができる（図１７（Ｂ））。尚、上述した導電部のこれらの構造を、上述した第２及び第３の実施の形態に適宜適用することも可能である。
【図面の簡単な説明】
【０１４１】
【図１】（Ａ）は、この発明の第１の実施の形態の半導体パッケージを示す概略断面図であり、（Ｂ）は、この発明の第１の実施の形態の半導体装置を示す概略断面図である。
【図２】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体パッケージの製造工程の説明に供する概略断面図（その１）である。
【図３】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する概略断面図（その２）である。
【図４】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する概略断面図（その３）である。
【図５】この発明の第１の実施の形態の半導体装置の製造工程の説明に供する概略断面図（その４）である。
【図６】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する概略断面図（変形例）である。
【図７】（Ａ）は、この発明の第２の実施の形態の半導体パッケージを示す概略断面図であり、（Ｂ）は、この発明の第２の実施の形態の半導体装置を示す概略断面図である。
【図８】（Ａ）〜（Ｃ）は、この発明の第２の実施の形態の半導体パッケージの製造工程の説明に供する概略断面図（その１）である。
【図９】（Ａ）〜（Ｃ）は、この発明の第２の実施の形態の半導体装置の製造工程の説明に供する概略断面図（その２）である。
【図１０】（Ａ）は、この発明の第３の実施の形態の半導体パッケージを示す概略断面図であり、（Ｂ）は、この発明の第３の実施の形態の半導体装置を示す概略断面図である。
【図１１】（Ａ）〜（Ｃ）は、この発明の第３の実施の形態の半導体パッケージの製造工程の説明に供する概略断面図（その１）である。
【図１２】（Ａ）〜（Ｃ）は、この発明の第３の実施の形態の半導体パッケージの製造工程の説明に供する概略断面図（その２）である。
【図１３】（Ａ）〜（Ｃ）は、この発明の第３の実施の形態の半導体パッケージの製造工程の説明に供する概略断面図（その３）である。
【図１４】この発明の第３の実施の形態の半導体パッケージの製造工程の説明に供する概略断面図（その４）である。
【図１５】この発明の第３の実施の形態の半導体パッケージの製造工程の説明に供する概略断面図（変形例）である。
【図１６】この発明の実施の形態の変形例の説明に供する図（その１）である。
【図１７】この発明の実施の形態の変形例の説明に供する図（その２）である。
【符号の説明】
【０１４２】
１０、２００、４００、６００、８００：半導体パッケージ（ＷＣＳＰ）
１２：半導体チップ
１２ａ：半導体チップの主表面
１４：電極パッド
１４ａ：電極パッドの主表面
１５：パッシべーション膜
１６：絶縁膜
１７、６９、７９、９１、９６：導電部
１８：配線層（再配線層）（第１のサブ導電部）
１８ａ：第１の面（配線層の電極パッド接触面）
２０、７０、８０：ポスト部（凹部形成後の第２のサブ導電部）
２０ａ、７０ａ、８０ａ：ポスト部の頂面（凹部形成後の第２の面）
２４、４４、８４：外部端子
３０：封止層
３０ａ：封止層の表面
３５、７５、８５、９０、３５１、３５２：凹部
３５ｂ：凹部の側面
３７、７７、８９：フラックス
４０：半導体ウェハ
４２、７２、８２：マスクパターン
５０：実装用基板
５３：電極パッド
７５ａ、８５ａ：凹部の底面
７５ｂ、８５ｂ：凹部の内壁面
８６：蓋部
８７：半田
８７ａ：半田の頂面
９２：第１の配線層（第１のサブ導電部）
９２ａ：第１の面
９３：第２の配線層（第２のサブ導電部）
９３ａ：第２の配線層の頂面（第２の面）
９５：樹脂
９７：第１のサブ導電部
９７ａ：第１の面
９８：第２のサブ導電部
９８ａ：第２のサブ導電部の頂面（第２の面）
１００、３００、５００、７００、９００：半導体装置
２０１、７０１、８０１：ポスト部（凹部形成前の第２のサブ導電部）
２０１ａ、７０１ａ、８０１ａ：ポスト部の頂面（凹部形成前の第２の面）
２４１、８４１：半田ボール（半田塊）
２４２、４４２、８４２：コア部
２４４、４４４、８４４：金属層
２４６、４４６、８４６、２４６１、４４６１、８４６１：半田層
３０１：封止層形成層
４４１：円柱半田（半田塊）
８４０：サブ外部端子
【図１】
2005268661.tif 000003
【図２】
2005268661.tif 000004
【図３】
2005268661.tif 000005
【図４】
2005268661.tif 000006
【図５】
2005268661.tif 000007
【図６】
2005268661.tif 000008
【図７】
2005268661.tif 000009
【図８】
2005268661.tif 000010
【図９】
2005268661.tif 000011
【図１０】
2005268661.tif 000012
【図１１】
2005268661.tif 000013
【図１２】
2005268661.tif 000014
【図１３】
2005268661.tif 000015
【図１４】
2005268661.tif 000016
【図１５】
2005268661.tif 000017
【図１６】
2005268661.tif 000018
【図１７】
2005268661.tif 000019