(57)【要約】【課題】検出結果が、光センサ出力を取り出す増幅器間の特性のばらつきに影響を受けないようにする。【解決手段】センサ回路と画素回路とが２次元配列されたインプットセンサ内蔵ディスプレイ装置において、センサ回路は、容量Ｃｐのプリチャージ期間に信号線Ｓｉｂ（ｎ）Ｒに５Ｖを与え、第２、第３の信号線Ｓｉｂ（ｎ）Ｇ，Ｓｉｂ（ｎ）Ｂに０Ｖを与え、トランジスタｎｔ１がオン、入出力トランジスタｎｔ３がオンした状態を得る。続くばらつきキャンセル期間にｎｔ１がオン、ｎｔ３がオフした状態を得，容量Ｃｐ端子電圧をｎｔ３のＶｔｈに設定する。撮像期間はｎｔ１がオフ、ｎｔ３がオフした状態とし、読み出し期間は第１の信号線に５Ｖを与え、第２の信号線に０Ｖ、第３の信号線に０．５Ｖを与え、ｎｔ１がオフ、ｎｔ３がオンさせて、第１の信号線の電位変化を見る。【選択図】      図４
2005328352.tif 000002
【特許請求の範囲】
【請求項１】
画素内にセンサの信号を増幅するアンプと、前記アンプの入力に接続されたセンサと、前記アンプの入力電圧を該アンプの動作閾値に設定する手段と、前記アンプが信号を出力する前に該アンプの入力電圧を所定値だけシフトする手段を備えることを特徴とするインプットセンサ内蔵表示装置。
【請求項２】
前記所定値は、センサの信号変化幅より小さく設定されていることを特徴とする請求項１記載のインプットセンサ内蔵ディスプレイ装置。
【請求項３】
センサ回路と画素回路とが２次元配列されたインプットセンサ内蔵ディスプレイ装置において、前記センサ回路は、
容量とフォトダイオードとが並列回路を形成したセンサ部と、
前記センサ部の一方の電極がゲートに接続された増幅トランジスタと、
この増幅トランジスタの一方の電極と前記センサ部の前記一方の電極間に直列接続されたばらつきキャンセル用トランジスタと、
前記増幅トランジスタの一方の電極に一方の電極が接続された入出力トランジスタと、
前記入出力トランジスタの他方の電極に接続された第１の信号線と、
前記増幅用トランジスタの他方の電極に接続された第２の信号線と、
センサ部の他方の電極に接続された第３の信号線と、
前記ばらつきキャンセル用トランジスタの制御用ゲートに接続された第１のゲート線と、
前記入出力トランジスタの制御用ゲートに接続された第２のゲート線と、
前記容量のプリチャージ期間に、前記第１の信号線に第１の所定電位を与え、前記第２、第３の信号線に０電位を与えるとともに、前記第１のゲート線を介して前記ばらつきキャンセルトランジスタがオン、前記第２のゲート線を介して前記入出力トランジスタがオンした状態を得る手段と、
前記プリチャージ期間に続くばらつきキャンセル期間に、前記第１のゲート線を介して前記ばらつきキャンセルトランジスタがオン、前記第２のゲート線を介して前記入出力トランジスタがオフした状態を得る手段と、
撮像期間に、前記第１のゲート線を介して前記ばらつきキャンセルトランジスタがオフ、前記第２のゲート線を介して前記入出力トランジスタがオフした状態を得る手段と、
読み出し期間に、前記第１の信号線に前記第１の所定電位を与え、前記第２の信号線に０電位、前記第３の信号線に前記センサ部の予め設定された最大変化範囲のほぼ１／２の電位を与えるとともに、前記第１のゲート線を介して前記ばらつきキャンセルトランジスタがオフ、前記第２のゲート線を介して前記入出力トランジスタがオンした状態を得る手段と、
を具備したことを特徴とするインプットセンサ内蔵ディスプレイ装置。
【請求項４】
前記読み出し期間に、前記第１の信号線の電位変化を読み取る手段が設けられていることを特徴とする請求項３記載のインプットセンサ内蔵ディスプレイ装置。
【請求項５】
前記第１、第２、及び第３の信号線は、対応する赤（Ｒ）用画素回路、緑（Ｇ）用画素回路及び青（Ｂ）用画素回路に接続された表示信号入力用の信号線であることを特徴とする請求項３記載のインプットセンサ内蔵ディスプレイ装置。
【請求項６】
前記読み出し期間と前記プリチャージ期間の間の期間に、前記第１、第２、第３の信号線に対してそれぞれ映像信号を供給する信号線駆動回路が設けられていることを特徴とする請求項４記載のインプットセンサ内蔵ディスプレイ装置。
【請求項７】
センサ回路と画素回路とが２次元配列されたインプットセンサ内蔵ディスプレイ装置の駆動方法において、前記センサ回路は、容量とフォトダイオードとが並列回路を形成したセンサ部と、前記センサ部の一方の電極がゲートに接続された増幅トランジスタと、この増幅トランジスタの一方の電極と前記センサ部の前記一方の電極間に直列接続されたばらつきキャンセル用トランジスタと、前記増幅トランジスタの一方の電極に一方の電極が接続された入出力トランジスタと、前記入出力トランジスタの他方の電極に接続された第１の信号線と、前記増幅用トランジスタの他方の電極に接続された第２の信号線と、センサ部の他方の電極に接続された第３の信号線と、前記ばらつきキャンセル用トランジスタの制御用ゲートに接続された第１のゲート線と、前記入出力トランジスタの制御用ゲートに接続された第２のゲート線とを有し、
前記容量のプリチャージ期間に、前記第１の信号線に第１の所定電位を与え、前記第２、第３の信号線に０電位を与えるとともに、前記第１のゲート線を介して前記ばらつきキャンセルトランジスタがオン、前記第２のゲート線を介して前記入出力トランジスタがオンした状態にし、
前記プリチャージ期間に続くばらつきキャンセル期間に、前記第１のゲート線を介して前記ばらつきキャンセルトランジスタがオン、前記第２のゲート線を介して前記入出力トランジスタがオフした状態にし、
撮像期間に、前記第１のゲート線を介して前記ばらつきキャンセルトランジスタがオフ、前記第２のゲート線を介して前記入出力トランジスタがオフした状態にし、
読み出し期間に、前記第１の信号線に前記第１の所定電位を与え、前記第２の信号線に０電位、前記第３の信号線に前記センサ部の予め設定された最大変化範囲のほぼ１／２の電位を与えるとともに、前記第１のゲート線を介して前記ばらつきキャンセルトランジスタがオフ、前記第２のゲート線を介して前記入出力トランジスタがオンした状態を得る、
ことを特徴とするインプットセンサ内蔵ディスプレイ装置の駆動方法。
【請求項８】
前記読み出し期間に、前記第１の信号線の電位変化を読み取り、センサ回路の出力として判定することを特徴とする請求項７記載のインプットセンサ内蔵ディスプレイ装置の駆動方法。
【請求項９】
前記読み出し期間と前記プリチャージ期間の間の期間に、前記第１、第２、第３の信号線に、それぞれ映像信号を供給することを特徴とする請求項７記載のインプットセンサ内蔵ディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶、発光素子などを用いた平板型のディスプレイ装置に係わり、特にインプットセンサを内蔵したインプットセンサ内蔵ディスプレイ装置の駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置は、信号線、走査線及び画素ＴＦＴが列設されたアレイ基板と、信号線及び走査線を駆動する駆動回路とを備えている。最近の集積回路技術の進歩発展により、駆動回路の一部をアレイ基板上に形成するプロセス技術が実用化されている。これにより、液晶表示装置全体を軽薄短小化することができ、携帯電話やノート型コンピュータなどの各種の携帯機器の表示装置として幅広く利用されている。
【０００３】
ところで、アレイ基板上に、画像取込みを行う密着型エリアセンサ（光電変換素子）を配置した画像取込み機能を備えた表示装置が提案されている（例えば、特許文献１，２を参照）。
【０００４】
この種の画像取込み機能を備えた従来の表示装置は、光電変換素子に接続されたキャパシタの電荷量を光電変換素子での受光量に応じて変化させるようにし、キャパシタの両端電圧を検出することで、画像取込みを行っている。
【０００５】
最近では、画素ＴＦＴや駆動回路を同一のガラス基板上に多結晶シリコン（ポリシリコン）プロセスで形成する技術が進んでおり、上述した光電変換素子もポリシリコンプロセスで形成することにより、各画素内に容易に形成可能である。
【特許文献１】特開2001-292276号公報
【特許文献２】特開2001-339640号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
表示装置の画素内に表示素子と光電変換素子（光センサ）を内蔵すると、表示素子を駆動するための表示データ処理装置、光電変換素子から読み出したデータを処理するための読出しデータ処理装置が必要である。さらに、表示素子で表示された画像が示す内容と、読み出したデータの内容（タイミング、座標位置等）とが関連する場合、相互の関連付けを処理する関連データ処理装置が必要である。しかも読出しデータの内容は、ユーザの操作に基づいて変化するので、関連データ処理装置は、融通性をもつことが重要である。
【０００７】
ここで上記の光センサは、低温ポリシリコン薄膜トランジスタ（Poly-Si-TFT）が利用される。この光センサの出力を取り出す場合、光応答する電流が少ないために通常は増幅器を介して取り出される。しかし、表示装置の場合、ガラス基板上にＴＦＴ増幅器を構成するために、半導体ウエハに形成する場合に比べて、増幅器間の特性（あるいは検出能力）のばらつきが大きい。このように増幅器間の特性のばらつきが大きいと、検出結果の信頼性が低く、検出結果の誤認識を生じ、製品の信頼性を落すことになる。
【０００８】
そこで本発明は上記の点に鑑みてなされたものであり、特に光センサ出力を取り出す増幅器間の特性のばらつきにより、検出結果が不安定となることを無くすことができ、安定した読み出しを得るもので、しかも、この機能を、もともと表示信号を入力するための信号線を有効に活用して構成要素を増加させることなく実現するインプットセンサ内蔵ディスプレイ装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
この発明の一面は、上記目的を達成するために、画素内にセンサの信号を増幅するアンプ（増幅器又は増幅素子）と、前記アンプの入力に接続されたセンサと、前記アンプの入力電圧を該アンプの動作閾値に設定する手段と、前記アンプが信号を出力する前に該アンプの入力電圧を所定値だけシフトする手段を備えることを基本構成とする。
【００１０】
またこの発明の他の一面は、容量とフォトダイオードとが並列回路を形成したセンサ部と、前記センサ部の一方の電極がゲートに接続された増幅トランジスタと、この増幅トランジスタの一方の電極と前記センサ部の一方の電極間に直列接続されたばらつきキャンセル用トランジスタと、前記増幅トランジスタの一方の電極に一方の電極が接続された入出力トランジスタと、前記入出力トランジスタの他方の電極に接続された第１の信号線と、前記増幅用トランジスタの他方の電極に接続された第２の信号線と、センサ部の他方の電極に接続された第３の信号線と、前記ばらつきキャンセル用トランジスタの制御用ゲートに接続された第１のゲート線と、前記入出力トランジスタの制御用ゲートに接続された第２のゲート線と、前記容量のプリチャージ期間に、前記第１の信号線に第１の所定電位を与え、前記第２、第３の信号線に０電位を与えるとともに、前記第１のゲート線を介して前記ばらつきキャンセルトランジスタがオン、前記第２のゲート線を介して前記入出力トランジスタがオンした状態を得る手段と、前記プリチャージ期間に続くばらつきキャンセル期間に、前記第１のゲート線を介して前記ばらつきキャンセルトランジスタがオン、前記第２のゲート線を介して前記入出力トランジスタがオフした状態を得る手段と、撮像期間に、前記第１のゲート線を介して前記ばらつきキャンセルトランジスタがオフ、前記第２のゲート線を介して前記入出力トランジスタがオフした状態を得る手段と、読み出し期間に、前記第１の信号線に前記第１の所定電位を与え、前記第２の信号線に０電位、前記第３の信号線に前記センサ部の予め設定された最大変化範囲のほぼ１／２の電位を与えるとともに、前記第１のゲート線を介して前記ばらつきキャンセルトランジスタがオフ、前記第２のゲート線を介して前記入出力トランジスタがオンした状態を得る手段とを有する。
【発明の効果】
【００１１】
上記の手段により、ばらつきキャンセル期間では、容量の初期電位が増幅トランジスタの閾値Ｖｔｈに等しく初期設定される。したがって、光検出により容量の両端電位が変化したか否かは、容量の電位が閾値Ｖｔｈを略維持しているか、それより低下しているかで判定できることになる。この判定に基づく検出は、読み出し期間に行われ、増幅トランジスタがオフ状態を維持するか、又はオンするかにより、前記第１の信号線の所定電位が変化するか、否かで行われる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照して本発明の実施の形態を説明する。まず、図１を参照して、本発明の一実施の形態に係るインプットセンサ内蔵ディスプレイ装置の全体的な概略構成を説明する。
【００１３】
１００は、表示及びセンサ部であり、例えば液晶が用いられた表示及びセンサ部である。この表示及びセンサ部１００は、マトリックス状に２次元配列された表示素子と、マトリックス状に２次元配列されたセンシング素子とを内蔵している。この構造については、さらに後で詳しく説明する。
【００１４】
２００は、インプットセンサ内蔵ディスプレイ装置の各部を制御するためのシステム制御部、または、外部に独立して用意された、システム制御部（コンピュータ装置）であり、本発明に関連する部分を示している。このシステム制御部２００は、メインボード上に構築される。システム制御部２００には、マイクロコンピュータ２０１、このマイクロコンピュータ２０１と、アプリケーションプログラムに基づいて各種の制御動作を実現するための各種制御部２０２がある。基本のプログラムはＲＯＭ２０３に格納されており、また各種のアプリケーションプログラムがＲＡＭ２０４に格納される。タイマー２０５は、この装置の基準時間情報を生成している。２０６は、外部制御インターフェース及びデータインターフェースであり、制御データ（コマンドの入出力）、画像データの入出力を行う。また外部の機器、セットトップボックス、チューナ、モデム、パーソナルコンピュータ等との接続を可能としている。
【００１５】
３００は、表示及び撮像データ処理部であり、システム制御部２００からの指令に応じて、先の表示及びセンサ部１００の表示状態、撮像状態、表示及び撮像のタイミング、領域設定などを実現する。表示及び撮像データ処理部３００は、書込み読出し専用処理部３１２を有し、メモリ（ＳＲＡＭ）３１１に対して撮像した画像データ、表示するための画像データなどを一時的に保存することができる。さらにまた、スイッチ及びＬＥＤ処理部３１３を有し、ここでは外部からのスイッチ入力（例えば感度調整、輝度調整などの操作信号）を処理することもできるし、さらにシステムの状態を外部に知らせるために、発光素子（ＬＥＤ）を駆動することもできる。書込み読出し専用処理部３１２は、読出し信号処理部、書込み信号処理部を含む。読出し信号処理部は、表示及びセンサ部１００からの検知信号をアプリケーションに基づいて種々の状態に変換処理することができる。書込み信号処理部は表示するための信号を表示及びセンサ部１００に送り出すための処理を行う。
【００１６】
書込み読出し専用処理部３１２は、中継ボード４００を介して先の表示及びセンサ部１００に接続されている。中継ボード４００には、電源回路、画像データを表示用に変換するデジタルアナログ変換器等が搭載されている。
【００１７】
表示及びセンサ部１００に与えられる信号の種類を大別すると、表示用制御信号，表示用のＲＧＢ画像データ、撮像用制御信号がある。また表示及びセンサ部１００から読み出される信号として、撮像データがある。
【００１８】
図２には、先の表示及び撮像データ処理部３００内の特に書込み読出し専用処理部３１２の基本的な機能ブロックを示している。３０２はデジタルインターフェースであり、システム制御部２００のインターフェース２０６、スイッチ及びＬＥＤ処理部３１３に接続されている。このインターフェース３０２に取り込まれたデータは、データ分離及びデータ転送部３０３で、データの種類が認識される。外部から送られてきたコマンドは、コマンドレジ３０４に格納される。
【００１９】
撮像条件・撮像形態ルックアップテーブル３０５は、複数の撮像条件（プリチャージ電圧、撮像時間など）の情報を格納しており、これらの情報は、システム制御部２００からインターフェースを介して書込みすることができ、またシステム制御部２００側から読取ることもできる。また、書込み読出しタイミング制御部及びデータ入出力部３０６で発生しているタイミング信号を監視して、書込み読出しタイミング制御部及びデータ入出力部３０６から出力される前記タイミング信号の位相などをコントロールすることも可能である。
【００２０】
書込み読出しタイミング制御部及びデータ入出力部３０６は、前記撮像条件・撮像形態ルックアップテーブル３０５からの制御データに基づいて、撮像用の制御信号、また、表示用制御信号も出力する。さらにコマンドレジスタ３０４からのコマンドに応答して、撮像データをデータ分離及びデータ転送部３０３を介して外部に出力することもできる。また撮像データをＳＲＡＭ３１１に格納するために、ＳＲＡＭ制御部３０７に転送することもできる。さらにまた、表示用の画像データを受け取り、表示及びセンサ部１００に送ることもできる。ＳＲＡＭ３１１に格納されているデータが表示用の画像データとして用いられるときは、この画像データは、ＳＲＡＭ制御部３０７を介して書込み読出しタイミング制御部及びデータ入出力部３０６に送られる。外部からの画像データが表示用の画像データとして用いられるときは、この画像データは、データ分離及びデータ転送部３０３を介して書込み読出しタイミング制御部及びデータ入出力部３０６に送られる。
【００２１】
ＳＲＡＭ制御部３０７は、書込み読出しタイミング制御部３０６を介して取り込んだ撮像データをＳＲＡＭ３１１に格納する制御を行う。またＳＲＡＭ３１１に格納されている画像データを、書込み読出しタイミング制御部３０６を介して表示及びセンサ部１００に送り出すなどの制御を行う。さらにまた、コマンドに従って、ＳＲＡＭ３１１に格納されている画像データの編集処理、画像切替え処理等も行うことができる。また、ＳＲＡＭ３１１からの画像データをデータ分離及びデータ転送部３０３、インターフェース３０２を介して外部に送りだすこともできる。
【００２２】
また、ＳＲＡＭ制御部３０７は、インターフェース３０２、データ分離及びデータ転送部３０３を介して外部から送られて来た画像データ、さらには制御データなどをＳＲＡＭ３１１に格納することができる。また、撮像データを用いてユーザーが表示面上を指示している座標の計算及びタップしたか否かの判定を行うことができる。
【００２３】
コマンドレジスタ３０４は、コマンドを格納している。コマンドに応じて以下のような処理を実行する。リセット処理を行うことができる。モード指定１では、通常表示モードと、入力可能モードと、を切替えることができる。入力可能モードは、表示及びセンサ部１００からの撮像データを読取り、処理する状態にセットすることである。通常表示のみの場合は、表示及びセンサ部１００から撮像データを出力しないことで、消費電力の節約を得る。
【００２４】
モード指定２では、本撮像状態、キャリブレーション撮像状態に切替えることができる。キャリブレーション撮像状態では、表示及びセンサ部１００において、表示素子部を閉じる（オフする）ことで、撮像に専念し、撮像ムラを低減するためのデータを取得することができる。
【００２５】
基準信号に対する映像信号の位相信号を、書込み読出しタイミング制御部及びデータ入出力部３０６に渡し、表示及びセンサ部１００に最適なタイミングで、信号処理を実行させる。また、ＳＲＡＭ３１１に２つの画面分の画像データが保存されているような場合に、いずれを表示するかを瞬時に切替える。転送モード（ハンドシェイク（ＨＳ）／バースト）切替えを行う、つまり撮像条件・撮像形態ルックアップテーブル３０５及びＳＲＡＭ制御部３０７などがデータ分離及びデータ転送部３０３及びインターフェース３０２に所定単位のデータを転送する場合、その転送方法、転送速度などを設定する。サンプリングタイミング指示を行う、つまり表示及びセンサ部１００から出力する撮像データを、表示及びセンサ部１００がサンプリングするタイミングを指示する。システム制御部２００側からの書込み許可命令を行う、つまり撮像条件・撮像形態ルックアップテーブル３０５及びＳＲＡＭ制御部３０７に対してインターフェース３０２を介してデータ書込みを許可する。
【００２６】
インターフェース３０２は、システム制御部２００側からのコマンドを受けて、コマンドレジスタ３０４への書込み処理を行う。また、撮像条件・撮像形態を設定するためのデータをシステム制御部２００側から受け取り、撮像条件・撮像形態ルックアップテーブル３０５に送り込む。また、ＳＲＡＭ３１１に書き込むための画像データを、システム制御部２００側から受け取り、ＳＲＡＭ制御部３０７に送る。またＳＲＡＭ制御部３０７から、座標、タップ情報などの計算結果を受け取り、システム制御部２００側に送り出す。
【００２７】
転送モードとしては、ハンドシェイク（ＨＳ）（〜１．５Ｋｂｐｓ）があり、この速度で、コマンドレジスタ３０４への書込み、撮像条件・撮像形態ルックアップテーブル３０５へのデータ書込みが行われる。また、転送モードとしては、バースト転送（〜１６０Ｍｂｐｓ）があり、撮像条件・撮像形態ルックアップテーブル３０５からのデータ読出し、ＳＲＡＭ３１１へのデータの書込み読出しが行われる。これらの転送モードが選択的に利用される。
【００２８】
上記の表示及び撮像データ処理部３００は、システム制御部２００の各種制御部２０２に格納されている各種アプリケーション、及びこれに基づいて発生するシステム制御部２００からの命令、を受け取る。したがって、アプリケーションに応じて、本発明の装置は、種々の使い方、利用形態をが可能となる。表示及び撮像データ処理部３００、システム制御部２００及び表示及びセンサ部１００は、一体に構成されていてもよい。また、表示及び撮像データ処理部３００と表示及びセンサ部１００とが一体で、システム制御部２００が別途独立したものでもよい。
【００２９】
そのためにこの発明では、表示及び撮像データ処理部３００の特に、デジタルインターフェース３０２は、各種のタイプが用意されていてもよい。つまり、外部との接続のためにＵＳＢが用いられてよいし、無線モデムユニットなども用意されてもよい。さらには、携帯電話のデータ入力出力部に接続可能であってもよい。さらにまた、映像信号用としてＲＧＢ端子、ＹＩＱ端子など設けられてもよい。
【００３０】
図３には、表示及びセンサ部１００の機能をブロック化して示している。１３０は画素及びセンサアレイ部であり、マトリックス状に配置された表示素子群と、マトリックス状に配置された光センサ群とを有する。この画素及びセンサアレイ部１３０の画素回路及びセンサ回路については後述する。
【００３１】
画素及びセンサアレイ部１３０の側部（図面左側）には、表示用ゲート線駆動回路１１２、読み出し用ゲート線駆動回路１２２が形成されている。表示用ゲート線駆動回路１１２は、マトリックス状に配列された表示素子群を行毎或は複数行単位で駆動する回路である。
【００３２】
ここで、読み出し用ゲート線駆動回路１２２は、マトリックス状に配列された光センサ群を行毎あるいは複数行単位で駆動する回路である。
【００３３】
画素及びセンサアレイ部１３０の下側部には、信号線駆動回路及びプリチャージ回路１１４が形成されている。この信号線駆動回路及びプリチャージ回路１１４は、マトリックス状に配列された表示素子群の列方向の各表示素子に画像データを書き込む回路である。また信号線駆動回路及びプリチャージ回路１１４は、マトリックス状に配列された光センサ群の列方向の各センサに所定電位をプリチャージする回路である。
【００３４】
画素及びセンサアレイ部１３０の上部には、Ａ/Ｄ変換回路１２３、データ出力回路１２４が形成されている。Ａ/Ｄ変換回路１２３は、光センサ群の信号線から読み出された信号をアナログデジタル変換し、データ出力回路１２４に転送する回路である。データ出力回路１２４は、取り込んだデータをシリアルデータに変換したうえで、撮像データ１２５として出力する。
【００３５】
ここで、読出し用ゲート線駆動回路１２２には、撮像用制御信号１２１が、先の表示及び撮像データ処理部３００から中継ボード４００を介して与えられている。また表示用ゲート線駆動回路１１２には、表示用制御信号１１１が、先の表示及び撮像データ処理部３００から中継ボード４００を介して与えられている。さらに、信号線駆動回路及びプリチャージ回路１１４には、Ｒ，Ｇ，Ｂの画像データが先の表示及び撮像データ処理部３００から中継ボード４００を介して与えられている。Ｒ，Ｇ，Ｂの画像データは中継ボード上のデジタル-アナログ変換回路（ＤＡＣ）で液晶セルの階調表示に適したアナログ電圧に変換され、信号線駆動回路を経由して所定の信号線に書き込まれ、さらに表示用ゲート線駆動回路１２１により指定される行の画素に書き込まれる。また、プリチャージ電圧制御信号１１５が与えられてもよい。なお、液晶セルの階調表示は、フレームレートコントロール方式であってもよい。
【００３６】
画素及びセンサ（リードライト画素と称しても良い）部は、表示用の画素回路１３１１と読み取り用のセンサ回路１３１２で構成される。
【００３７】
図４は、上記のリードライト画素の基本的な回路構成例を示す。Ｃｓは、補助容量Ｃｓｋ及び液晶ＬＣの一方の電極に所定の周期で所定の電位を与える電圧ラインである。Ｇａｔｅ（ｍ）は、画素回路１３１１の薄膜トランジスタ（ＴＦＴ）（以下駆動トランジスタ）１３ａをオンオフ制御するためのゲートラインである。
【００３８】
ここでは画素回路１３１１として色表示が可能な回路として示している。即ち画素回路１３２Ｒ，１３２Ｇ，１３２Ｂを示している。Sig(n)R, Sig(n)G, Sig(n)Bは、信号線であり、それぞれの水平位置に形成されている。信号線Sig(n)R, Sig(n)G, Sig(n)Bは、信号線駆動回路・プリチャージ回路１１４と、Ａ／Ｄ変換回路１２３間に接続されている。表示のがめの画像データＲ，Ｇ，Ｂは、図３で示したように信号線駆動回路・プリチャージ回路１１４を介して対応する信号線に供給される。そして、画像データＲ，Ｇ，Ｂを表示すべき位置のゲート線Ｇａｔｅ（ｍ）がオンされることにより、対応する補助容量Ｃｓｋに対応する画像データＲ，Ｇ，Ｂが書き込まれ、液晶ＬＣが駆動される。
【００３９】
またＣＲＴ（ｍ）は、センサ回路１３１２を構成する薄膜トランジスタｎｔ１（本発明ではこのトランジスタはばらつきキャンセル用トランジスタとして機能する）をオンオフ制御するためのゲート線である。またＯＰＴ（ｍ）は、センサ回路１３１２を構成する薄膜トランジスタｎｔ３（本発明ではこのトランジスタは、入出力トランジスタとして機能する）をオンオフ制御するためのゲート線である。
【００４０】
電圧ラインＣＳ、ゲート線Ｇａｔｅ（ｍ）は、表示用ゲート線駆動回路１１２に接続されており、ゲート線ＣＲＴ（ｍ）は、読出し用ゲート線駆動回路１２２に接続されている。
【００４１】
ここで、１３３は、センサ回路１３１２を形成するセンサ部であり、容量ＣｐとフォトダイオードＰＤとが並列回路を形成してなる。このセンサ部１３３の一方の電極は、薄膜トランジスタｎｔ２（この発明ではこのトランジスタは増幅トランジスタとして機能する）のゲートに接続されている。そしてセンサ部１３３の他方の電極は、例えば信号線Ｓｉｇ（ｎ）Ｂに接続されている。
【００４２】
そして、増幅トランジスタｎｔ２の一方の電極とセンサ部１３３の一方の電極間に前記ばらつきキャンセル用トランジスタｎｔ１が直列接続されている。また、増幅トランジスタｎｔ２の一方の電極には，入出力トランジスタｎｔ３の一方の電極が接続されている。ここで、入出力トランジスタｎｔ３の他方の電極が第１の信号線Ｓｉｇ（ｎ）Ｒに接続されている。また、増幅用トランジスタｎｔ２の他方の電極は、第２の信号線Ｓｉｇ（ｎ）Ｇに接続されている。またセンサ部１３３の他方の電極は、第３の信号線Ｓｉｇ（ｎ）Ｂに接続されている。フォトダイオードＰＤに照射される光量が多い場合は、センサ容量Ｃｐの放電量が多い、逆にフォトダイオードＰＤの照射される光量が少ない場合は、センサ容量Ｃｐの放電量が少ないことになる。フォトダイオードＰＤと図示しないバックライトとの間には、遮光処理が成されている。
【００４３】
信号線Ｓｉｇ（ｎ）Ｒ、Ｓｉｇ（ｎ）Ｇ、Ｓｉｇ（ｎ）Ｂには、信号線駆動回路・プリチャージ回路１１４が接続されているが、さらにこの信号線駆動回路・プリチャージ回路１１４は、電圧設定回路１１４０を含み或は関連して有し、信号線Ｓｉｇ（ｎ）Ｒ、Ｓｉｇ（ｎ）Ｇ、Ｓｉｇ（ｎ）Ｂの電位を切替制御することができる。さらにまた、シーケンサ１１４１からのシーケンス制御信号に応じて、電位切替タイミングを得ることができる。シーケンサ１１４１からのシーケンス信号は、先の表示及び撮像データ処理部３００からの制御信号に基づいて得られる。
【００４４】
図５は、上記の画素回路１３１１、センサ回路１３１２の動作を示すタイミングチャートである。
【００４５】
上記の画素回路１３２Ｒ,１３２Ｇ，１３２Ｂに対する画像データの書込み、及びセンサ回路１３１２からの撮像信号の読み出しは、１フレーム期間のうち特定の水平期間に行われる。画素回路（または表示素子回路と称しても良い）１３１１では、１水平期間（１Ｈ）内を、第１のブランク期間、コモン反転タイミング期間、書込み期間、第２のブランキング期間に分けている。またこの４つの期間に対応させて、センサ回路１３１２では、出力期間、コモン反転タイミング期間、ブランク期間、プリチャージとばらつきキャンセル期間に分けている。１垂直期間（１フレーム期間）内の上記特定期間を除く他の期間では、画素回路１３１１は表示期間にあり、センサ回路１３１２は撮像期間にある。
【００４６】
さらに上記の特にセンサ回路１３１２の動作を詳細に説明する。容量Ｃｐのプリチャージ期間では、第１の信号線Ｓｉｇ（ｎ）Ｒに第１の所定電位（例えば５Ｖ）が与えられ、第２、第３の信号線Ｓｉｇ（ｎ）Ｇ、Ｓｉｇ（ｎ）Ｂに０電位が与えられる。また同時あるいは続いて、第１のゲート線ＣＲＴ（ｍ）を介してばらつきキャンセルトランジスタｎｔ１がオン、第２のゲート線ＯＰＴ介して入出力トランジスタｎｔ３がオンした状態にする。次に、プリチャージ期間に続くばらつきキャンセル期間では、第１のゲート線ＣＲＴ（ｍ）を介してばらつきキャンセルトランジスタｎｔ１がオン、第２のゲート線ＯＰＴ（ｍ）を介して入出力トランジスタｎｔ３がオフした状態にする。するとこのばらつきキャンセル期間では、容量Ｃｐの初期電位が増幅トランジスタの閾値Ｖｔｈに等しく初期設定される。つまり、容量Ｃｐのチャージ直後の電位が高いと、トランジスタｎｔ２がオンして放電し、丁度トランジスタｎｔ２の閾値Ｖｔｈで止まる。ばらつきキャンセル期間では、容量の初期電位が増幅トランジスタの閾値Ｖｔｈに等しく初期設定される。
【００４７】
この状態で次の撮像期間では、第１のゲート線ＣＲＴ（ｍ）を介してばらつきキャンセルトランジスタｎｔ１がオフ、第２のゲート線ＯＰＴ（ｍ）を介して入出力トランジスタｎｔ３がオフした状態にする。この状態（撮像期間＝［（１フレーム期間）ー（１水平期間（特定の水平期間））］）で、例えばタッチした指の反射光により、フォトダイオードＰＤに光が照射される場合は、センサ容量Ｃｐの放電が進む。逆にフォトダイオードＰＤに光が照射されない場合は、センサ容量Ｃｐの放電が進まない。
【００４８】
そして、読み出し期間では、第１の信号線Ｓｉｇ（ｎ）Ｒに第１の所定電位（５Ｖ）をサンプリングし、第２の信号線Ｓｉｇ（ｎ）Ｇに０電位、第３の信号線Ｓｉｇ（ｎ）Ｂにセンサ部１３３の予め設定された最大変化範囲のほぼ１／２の電位（例えば０．５Ｖ。TFT特性や寄生容量により調整してもよい。センサ部１３３の最大変化範囲よりは小さい。）を与える。さらに第１のゲート線ＣＲＴ（ｍ）を介してばらつきキャンセルトランジスタｎｔ１がオフ、第２のゲート線ＯＰＴ（ｍ）を介して入出力トランジスタｎｔ３がオンした状態にする。ここで「サンプリング」とは信号線を5V電源線に接続して信号線電位を5Vにした後さらに5V電源線とは電気的に分離することをいう。
【００４９】
今、撮像期間で、容量Ｃｐの電位（５Ｖ）が１Ｖ低下しているものとする。すると、読み出し期間では、増幅トランジスタｎｔ２のゲート電位は、（Ｖｔｈ−０．５Ｖ）である。これは、第３の信号線Ｓｉｇ（ｎ）Ｂに０．５Ｖが与えられていることから、Ｖｔｈを境にして（−１）＋０．５＝−０．５Ｖとなる。もし、容量Ｃｐの放電が進んでいなかったとすると、増幅トランジスタｎｔ２のゲート電位は、（Ｖｔｈ＋０．５Ｖ）となる。
【００５０】
よって、第３の信号線Ｓｉｇ（ｎ）Ｂに上記の０．５Ｖが与えられ、第１の信号線Ｓｉｇ（ｎ）Ｒに第１の所定電位（５Ｖ）が与えられ(サンプリングされ)、第２の信号線Ｓｉｇ（ｎ）Ｇに０電位が与えられたとき、容量Ｃｐの放電が進んでいないと、トランジスタｎｔ２がオンし、容量Ｃｐの放電が進んでいるとトランジスタｎｔ２がオフ状態を維持することになる。この結果、容量Ｃｐの放電があったか否かで信号線Ｓｉｇ（ｎ）Ｒの電圧変化が確実に得られる。つまり、トランジスタｎｔ２の特性のばらつきに影響を受けず、センサ回路の出力を確実に取り出すことが可能である。
【００５１】
上記したように、ばらつきキャンセル期間では、容量の初期電位が増幅トランジスタの閾値Ｖｔｈに等しく初期設定される。したがって、光検出により容量の両端電位が変化したか否かは、容量の電位が閾値Ｖｔｈを略維持しているか、それより低下しているかで判定できることになる。この判定に基づく検出は、読み出し期間に行われ、増幅トランジスタがオフ状態を維持するか、又はオンするかにより、第１の信号線の所定電位が変化するか、否かで行われる。
【００５２】
図６には、上記の動作を得るために、特にセンサ回路１３１２を駆動するために用意されたシーケンサ１１４１による処理手順を示すフローチャートである。シーケンサ１１４１は、図３に示す信号線駆動回路・プリチャージ回路１１４内に組み込まれていてもよいし、図２に示すタイミングコントローラ３０６に設けられていてもよい。図６において、ステップＳＡ１−ＳＡ３は、先に説明したプリチャージ及びばらつきキャンセル期間である。次のステップＳＡ４は、撮像期間である。さらに次のステップＳＡ５、ＳＡ６、ＳＡ７は、先の読み出し期間である。第１の信号線の所定電位が変化するか、否かで入力があったか否かの判定が行われる。
【００５３】
図７は、上記の動作をフレーム単位（Ｎフレーム目とＮ＋１フレーム目）で示した説明図である。
【００５４】
ここで本発明では、撮像信号の読出しが短時間で得られるように工夫されてもよい。そのために本発明では、撮像信号を読み出す場合、複数行分のセンサ回路の電荷を同時または連続して読み出すのである。
【００５５】
例えば本発明では、例えば１０行分のセンサ回路（センサ回路群）の単位で撮像信号の読み出しが行われる。以下、センサ回路の動作について説明する。
【００５６】
図８には、上記の動作をフレーム単位（Ｎフレーム目とＮ＋１フレーム目）で示した説明図である。図７に示した内容とほぼ同じであるが、この例では、読み出し単位が１０行単位である。したがって、１つのフレーム内のセンサ回路群の情報を読み出すのに、1行ずつ読み出す時間ＴＰＦに比べて、十分の一の時間（１／１０）ＴＰＦでよい。このためにセンサ回路から得られた検出信号を処理するための時間的な余裕が得られることになる。この時間的余裕をもつことは重要なことである。なぜならば、センサ回路群を介して入力した情報に対しては、種々な論理的判断を行うために必要な時間が必要であるからである。また映像信号の書込みに関しても、例えばテンキーやスイッチが画像のようなシンボル画像は、１画素のみで実現されることはない。そこで、このようなシンボル画像は、複数の画素単位で書込み処理を行っても問題がないことに着目し、複数行分の画素に対して、映像信号を書き込むのである。これにより書込み処理にも時間的余裕ができることになる。映像信号が書き込まれる場合は、映像書込み期間（図９（Ｂ）に示す）に時分割で、例えば１０行分の映像信号Ｒ，Ｇ，ＧをＳｉｇ（ｎ）Ｒ，Ｓｉｇ（ｎ）Ｂ，Ｓｉｇ（ｎ）Ｇに書込み回路（信号線駆動回路・プリチャージ回路１１４）からそれぞれ出力するのである。なお信号線駆動回路・プリチャージ回路１１４は、上記の動作を実現するために、信号線の電位を適切な電位に切替設定する機能を備える。
【００５７】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。なお、上記実施形態は光センサについて記載したが、光センサ以外のセンサ（圧電素子、容量センサなど）の信号を増幅して出力する回路にも適用して同様の効果を奏する。
【図面の簡単な説明】
【００５８】
【図１】本発明の一実施の形態を示すブロック構成図。
【図２】図１の表示及び撮像データ処理部の構成を詳しく示すブロック図。
【図３】本発明に係る表示及びセンサ部１００の全体的なブロック構成図。
【図４】図３の画素回路及びセンサ回路の具体例を説明するために示した説明図。
【図５】図３の画素回路及びセンサ回路の動作タイミングを示す説明図。
【図６】図３の画素回路及びセンサ回路を制御するための制御部のフローチャート。
【図７】本発明に係る装置の表示及び撮像タイミングをフレーム単位で説明するために示した説明図。
【図８】本発明に係る装置の表示及び撮像タイミングの他の例をフレーム単位で説明するために示した説明図。
【符号の説明】
【００５９】
１００…表示及びセンサ部、２００…システム制御部、３００…表示及び撮像データ処理部、４００…中継ボード、１３１１…画素回路（表示素子回路）、１３１２…センサ回路。
【図１】
2005328352.tif 000003
【図２】
2005328352.tif 000004
【図３】
2005328352.tif 000005
【図４】
2005328352.tif 000006
【図５】
2005328352.tif 000007
【図６】
2005328352.tif 000008
【図７】
2005328352.tif 000009
【図８】
2005328352.tif 000010