(57)【要約】【課題】高密度を有し、且つ高品質性を有する半導体量子ドット素子及びその製造方法を提供する。【解決手段】本発明の半導体量子ドット素子は、半導体基板上に結晶成長により形成された第１の半導体バッファ層と、第１の半導体バッファ層上に結晶成長により形成され、第１の半導体バッファ層と格子整合し、且つ原子スケールの凹凸面を有する膜を積層してなる第２の半導体バッファ層と、第２の半導体バッファ層上に形成され、凹凸面を平坦化する第３の半導体バッファ層と、第３の半導体バッファ層上に形成され、第３の半導体バッファ層と格子定数が異なり、且つ３次元成長が生じる臨界膜厚以上の膜厚を積層してなる量子ドット層とを有することで、第３の半導体バッファ層の表面に２次元方向の様々な方向に原子スケールの凹凸を密に形成することができる。これにより量子ドットを２次元面内に高密度に結晶成長させることができる。【選択図】      図１
2005079183.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に結晶成長により形成された第１の半導体バッファ層と、
前記第１の半導体バッファ層上に結晶成長により形成され、前記第１の半導体バッファ層と格子整合し、且つ原子スケールの凹凸面を有する膜を積層してなる第２の半導体バッファ層と、
前記第２の半導体バッファ層上に形成され、前記凹凸面を平坦化する第３の半導体バッファ層と、
前記第３の半導体バッファ層上に形成され、前記第３の半導体バッファ層と格子定数が異なり、且つ、３次元成長が生じる臨界膜厚以上の膜厚を積層してなる量子ドット層とを有することを特徴する半導体量子ドット素子。
【請求項２】
前記量子ドット層上に、結晶成長により、該量子ドット層を埋め込むように形成された埋込層を有することを特徴とする請求項１記載の半導体量子ドット素子。
【請求項３】
前記第２の半導体バッファ層は、Ａｌ元素を少なくとも含有するIII−Ｖ族化合物半導体によって形成されることを特徴とする請求項１又は２に記載の半導体量子ドット素子。
【請求項４】
前記第１の半導体バッファ層、前記第３の半導体バッファ層及び前記埋込層は、III−Ｖ族化合物半導体によって形成されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体量子ドット素子。
【請求項５】
前記量子ドット層は、
III−Ｖ族化合物半導体によって形成されることを特徴とする請求項１乃至４のいずれか１項に記載の半導体量子ドット素子。
【請求項６】
前記量子ドット層は、
ＩｎＡｓによって形成されることを特徴とする請求項１乃至５のいずれか１項に記載の半導体量子ドット素子。
【請求項７】
前記第１の半導体バッファ層、前記第３の半導体バッファ層及び前記埋込層は、ＧａＡｓによって形成されることを特徴とする請求項１乃至６のいずれか１項に記載の半導体量子ドット素子。
【請求項８】
前記第２の半導体バッファ層の膜厚ｄ１は、
０＜ｄ１≦２０ｎｍであることを特徴とする請求項１乃至７のいずれか１項に記載の半導体量子ドット素子。
【請求項９】
前記第３の半導体バッファ層の膜厚ｄ２は、
０＜ｄ２≦３．５ＭＬであることを特徴とする請求項１乃至８のいずれか１項に記載の半導体量子ドット素子。  
【請求項１０】
結晶成長により、半導体基板上に積層して第１の半導体バッファ層を形成する工程と、
結晶成長により、前記第１の半導体バッファ層との間に格子整合し、且つ原子スケールの凹凸が生じる所定成長温度で前記第１の半導体バッファ層上に積層して第２の半導体バッファ層を形成する工程と、
結晶成長により、前記第２の半導体バッファ層上に前記凹凸を平坦化する第３の半導体バッファ層を形成する工程と、
結晶成長により、前記第３の半導体バッファ層との間に格子不整合による３次元成長が生じる臨界膜厚以上の膜厚で前記第３の半導体バッファ層上に積層して量子ドット層を形成する工程とを有することを特徴する半導体量子ドット素子の製造方法。
【請求項１１】
結晶成長により、前記量子ドット層上に、該量子ドット層を埋め込むように埋込層を形成する工程を有することを特徴とする請求項１０に記載の半導体量子ドット素子の製造方法。
【請求項１２】
水素雰囲気中でＲＦプラズマ処理する工程を有することを特徴とする請求項１０又は１１に記載の半導体量子ドット素子の製造方法。
【請求項１３】
前記所定成長温度Ｔは
６００≦Ｔ＜８００℃の範囲内であることを特徴とする請求項１０又は１２のいずれか１項に記載の半導体量子ドット素子の製造方法。
【請求項１４】
前記第１の半導体バッファ層、第３の半導体バッファ層、前記量子ドット層及び埋込層は、
III−Ｖ族化合物半導体によって形成されていることを特徴とする請求項１０乃至１３のいずれか１項に記載の半導体量子ドット素子の製造方法。
【請求項１５】
前記第２の半導体バッファ層は、
Ａｌ元素を少なくとも含有するIII−Ｖ族化合物半導体によって形成されていることを特徴とする請求項１０乃至１４のいずれか１項に記載の半導体量子ドット素子の製造方法。
【請求項１６】
前記第１の半導体バッファ層、前記第３の半導体バッファ層及び前記埋込層は、ＧａＡｓによって形成されていることを特徴とする請求項１０乃至１５のいずれか１項に記載の半導体量子ドット素子の製造方法。
【請求項１７】
前記量子ドット層は、ＩｎＡｓによって形成されることを特徴とする請求項１０乃至１６のいずれか１項に記載の半導体量子ドット素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体量子ドット素子及びその製造方法に関し、特に、高密度を有し、且つ高品質性を有する量子ドットを備える半導体量子ドット素子及びその製造方法に関する。
【背景技術】
【０００２】
近年、量子ドットなどの半導体ナノ構造の自己組織化形成技術の発展により、量子ドットレーザ等の開発が盛んに行われている。量子ドットとは、電子と正孔を３次元的に狭いエネルギーポテンシャル中に閉じ込める構造を有したものである。このような構造において電子と正孔のエネルギー準位は完全に離散化し、状態密度関数は先鋭化しパルス状となる。
【０００３】
このような特性を有する量子ドットを半導体レーザ活性層に導入すると、レーザの基本特性が大きく改善される。改善される代表的な特性として（１）閾値電流、（２）変調特性、（３）スペクトル特性の３つの特性が挙げられる。ここで閾値電流は半導体レーザの基本特性であるが、量子ドットを活性層に導入することにより、状態密度の先鋭化によって温度依存性の抑圧に加え閾値電流の低減を期待できる。また変調特性、スペクトル特性のようなレーザのダイナミック特性は、状態密度関数の広がりが抑制されて利得スペクトルが狭くなることによって、キャリア密度の増加に伴う利得の増加の割合、つまり微分利得が大きくなる。緩和振動周波数は、微分利得の平方根に比例するので、量子ドットを活性層に用いることにより、変調帯域幅の大幅な増大が期待できる。
【０００４】
そして現在、光通信分野においてＩｎＡｓ／ＧａＡｓ量子ドットは、光通信に必要な１．３μｍ帯での発振が可能となり、近年では１．５２μｍ帯までその波長範囲が拡大し、更にはもう１つの重要な波長帯である１．５５μｍ帯にも近づきつつある。
【０００５】
上述のような量子ドットレーザを実現させるためには、結晶性の劣化を生じさせず、且つ、高均一で高密度な量子ドットを形成する必要がある。現在、比較的簡便な量子ドットの製造方法には、自己組織化、又はStranski-Krastanow成長モードを利用する方法がある。成長装置としては、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）装置や有機金属気相成長法（Metal organic chemical vapor deposition：ＭＯＣＶＤ）装置が用いられている。
【０００６】
ここで図９を参照して、上記方法で作製された従来の半導体量子ドット素子の構造を説明する。同図に示すように半導体量子ドット素子は、半導体基板（図示せず）上に結晶成長により積層された半導体バッファ層１１０と、この半導体バッファ層１１０と異なる格子定数を有し半導体バッファ層１１０上に形成されたドット構造を有する量子ドット層１２０と、このドット構造を埋め込むように積層形成された埋込層１３０とで構成されている。ここで半導体バッファ層１１０及び埋込層１３０はＧａＡｓによって形成され、量子ドット層１２０はＩｎＡｓによって形成されている。
【非特許文献１】「オプトロ二クス」オプトロ二クス社出版、第２２２巻第８号、ｐ９１−９９「特集光とナノテクノロジー」
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで上述した半導体量子ドット素子を半導体レーザの活性層に導入すると、低い閾値電流密度と高い利得特性を示し、更に高温での動作が可能となる。
【０００８】
この特性を実現するためには、１個の量子ドットのサイズが１０ｎｍで、且つ密度が１０11個／ｃｍ2以上であることが要求される。
【０００９】
近年、多くの研究者によりＧａＡｓ基板上に量子ドットを結晶成長させる研究が行われているが、ＧａＡｓ基板上に上記密度及びサイズを有する量子ドットを結晶成長させることは非常に難しいといわれている。
【００１０】
一般にＩｎＡｓ／ＧａＡｓ量子ドットは、Stranski-Krastanow成長法を用いて成長させるが、この自己形成法による量子ドットの生成密度は５×１０10個／ｃｍ2であり、このときの量子ドットのサイズは約３０ｎｍである。
【００１１】
本発明は上記課題を鑑みてなされたものであり、その目的は、高密度、且つ高品質性を有する量子ドットを有する半導体量子ドット素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の半導体量子ドット素子は、半導体基板上に結晶成長により形成された第１の半導体バッファ層と、第１の半導体バッファ層上に結晶成長により形成され、第１の半導体バッファ層と格子整合し、且つ原子スケールの凹凸面を有する膜を積層してなる第２の半導体バッファ層と、第２の半導体バッファ層上に形成され、凹凸面を平坦化する第３の半導体バッファ層と、第３の半導体バッファ層上に形成され、第３の半導体バッファ層と格子定数が異なり、且つ３次元成長が生じる臨界膜厚以上の膜厚を積層してなる量子ドット層を有することを要旨する。
【００１３】
また、本発明の半導体量子ドット素子の製造方法は、結晶成長により、半導体基板上に積層して第１の半導体バッファ層を形成する工程と、結晶成長により、第１の半導体バッファ層との間に格子整合し、且つ原子スケールの凹凸が生じる所定成長温度で第１の半導体バッファ層上に積層して第２の半導体バッファ層を形成する工程と、結晶成長により、第２の半導体バッファ層上に凹凸面を平坦化する第３の半導体バッファ層を形成する工程と、結晶成長により、第３の半導体バッファ層との間に格子不整合による３次元成長が生じる臨界膜厚以上の膜厚で第３の半導体バッファ層上に積層して量子ドット層を形成する工程とを有することを要旨とする。
【００１４】
本発明によれば、量子ドット層の下に、第１の半導体バッファ層と格子整合し、且つ原子スケールの凹凸面を有する第２の半導体バッファ層と、第２の半導体バッファ層の表面に形成された凹凸を平坦化し且つ第２の半導体バッファ層の構成元素が量子ドットに拡散するのを防止する第３の半導体バッファ層を設けることで、第３の半導体バッファ層表面に継承された原子スケールの凹凸に量子ドットの構成材料をトラップさせて２次元面内に量子ドットを高密度形成する。また第２の半導体バッファ層の構成元素が量子ドット層に拡散するのを防止することで結晶性の良い量子ドットを形成する。更に半導体量子ドット素子を水素雰囲気中でＲＦプラズマ処理することで、素子内のダングリングボンドを終端し素子内の不純物準位を解消する。
【発明の効果】
【００１５】
従って本発明によれば、第１の半導体バッファ層上に原子スケールの凹凸を有する第２の半導体バッファ層を結晶成長させ、この第２の半導体バッファ層上に凹凸の緩和作用と、量子ドットへの拡散防止作用を備える第３の半導体バッファ層を結晶成長させることで、第３の半導体バッファ層上に結晶成長される量子ドットの密度と結晶品質を向上させることができる。また、このような半導体量子ドット素子を水素雰囲気中でＲＦプラズマ処理することにより、素子内のダングリングボンドを終端し素子内の深い不純物準位が解消されるので、量子ドットの発光強度を従来と遜色ない程度に向上させることができる。その結果、高密度且つ高品質性を有する量子ドットを有する半導体量子ドット素子及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を参照して説明する。
【００１７】
図１は、本発明の実施の形態に係る半導体量子ドット素子の断面構成図である。
【００１８】
図１に示すように、本実施の形態に係る半導体量子ドット素子は、第１の半導体バッファ層１０上に、第２の半導体バッファ層２０と第３の半導体バッファ層３０とが連続積層されてなる結合バッファ層６０が形成されており、この結合バッファ層６０上に量子ドット層４０が形成されている。そして量子ドット層４０を埋め込むように埋込層５０が設けられている。
【００１９】
ここで、本実施の形態の半導体量子ドット素子の特徴のひとつは、半導体基板上に形成された第１の半導体バッファ層１０上に、第１の半導体バッファ層とほぼ同じ格子定数を有する化合物半導体を所定温度で結晶成長させて表面に原子スケールの凹凸（以下、ラフネスという。）を有する第２の半導体バッファ層２０を形成する。これにより量子ドットの構成原子が凹凸にトラップされ、拡散距離が短くなるので単位面積当たりの量子ドットの形成密度が上昇する。
【００２０】
また、ラフネスが形成された第２の半導体バッファ層２０上に化合物半導体を数原子層（monolayer：ＭＬ）程度結晶成長させて第３の半導体バッファ層３０を形成し、第２の半導体バッファ層２０表面の凹凸を緩衝させて平坦化すると共に、第２の半導体バッファ層の構成原子が量子ドットに拡散することを防止する。これにより第２の半導体バッファ層の構成原子による非発光再結合を低減することができるので、高密度且つ発光効率の良い量子ドットを作製することができる。
【００２１】
更に、埋込層５０までの結晶成長が終了後、この半導体量子ドット素子を水素雰囲気中でＲＦプラズマ処理（以下、水素プラズマ処理という。）を行うことで、素子内のダングリングボンドを終端し素子内の不純物準位を解消する。これにより光学特性が向上する。
【００２２】
ここで第１の半導体バッファ層１０は、半導体基板（図示せず）上に結晶成長により形成される層である。結晶成長材料は、III−Ｖ化合物半導体が好ましく、具体的にはＧａＡｓが望ましい。尚、ＧａＡｓに限らず、ＧａＡｓに微量のＩｎやＡｌを化合したＩｎＡｌＡｓ、ＩｎＡｌＧａＡｓでもよい。
【００２３】
結合バッファ層６０のうち第２の半導体バッファ層２０は、第１の半導体バッファ層１０の上に結晶成長により形成される層である。結晶成長材料は、Ａｌ元素を含むIII―Ｖ族化合物半導体が好ましく、具体的にはＡｌＡｓが挙げられる。尚、ＡｌＡｓに限らず、ＡｌＧａＡｓであってもよい。すなわちＡｌ元素を含み、且つ第１の半導体バッファ層１０に格子整合するものであればよい。
【００２４】
また、第２の半導体バッファ層２０は、この格子整合の作用から、第１の半導体バッファ層１０上に結晶性良く積層されるが、これは適正温度で結晶成長させた場合に限られる。不適性温度で結晶成長を行うと積層表面は２次元平面成長と共に原子スケールでの凹凸を生じる。
【００２５】
更に第２の半導体バッファ層２０の積層膜厚ｄ１は、０＜ｄ１≦２０ｎｍとする。この膜厚範囲は実験結果から求めたものである。ここでゼロより大きくしたのは、少なくとも１原子層以上あれば従来の量子ドット密度より高密度化が図れるためである。また２０ｎｍ以下としたのは、２０ｎｍより大きくなると好適なラフネスが得られないためである。これらの理由から膜厚範囲を０＜ｄ１≦２０ｎｍと規定した。尚、この膜厚の測定には、ＡＦＭ（atomic force microscope）測定装置を用いた。
【００２６】
結合バッファ層６０のうち第３の半導体バッファ層３０は、第２の半導体バッファ層２０上に結晶成長により形成される層である。結晶成長材料は、III−Ｖ族化合物半導体が好ましく、具体的にはＧａＡｓが望ましい。
【００２７】
また第３の半導体バッファ層３０の積層膜厚ｄ２は、数原子層（数ＭＬ）であり、具体的には０＜ｄ２≦３．５ＭＬが望ましい。ここで膜厚ｄ２をゼロより大きくしたのは、少なくとも１原子層以上あればラフネスを緩和する作用が生じるためである。また３．５ＭＬ以下としたのは、３．５ＭＬよりも大きいとラフネスの効果を消失させてしまうためである。この膜厚範囲は、ＡＦＭ測定装置を用いて実験値より求めた。
【００２８】
また第３の半導体バッファ層３０は、第２の半導体バッファ層２０の表面に形成されたラフネスを緩和させ、且つ平坦化する効果を有する。このとき第３の半導体バッファ層３０の膜厚ｄ２は、数ＭＬであることからラフネスが第３の半導体バッファ層３０上に継承される。これによりラフネスを有する第３の半導体バッファ層３０が形成される。
【００２９】
量子ドット層４０は、第３の半導体バッファ層３０上に結晶成長により形成される層である。結晶成長材料は、III−Ｖ族化合物半導体が好ましく、具体的にはＩｎＡｓが挙げられる。量子ドット層４０は、第３の半導体バッファ層３０との格子不整合の作用を利用して、ある膜厚以上の結晶成長を続けることにより３次元成長を生じさせてドット構造を形成する。ここで３次元成長とは、結晶間の格子定数差により生じる現象であり、２次元的な層成長が起きた後、３次元的な島状成長が起きることをいう。このような作用を生じさせるために量子ドット層４０は、第３の半導体バッファ層３０と格子定数が異なる必要がある。ここで例えば、第３の半導体バッファ層３０をＧａＡｓとした場合、量子ドットの材料はＩｎＡｓが望ましい。この組み合わせを選択すると格子不整合度は約７％となり、３次元成長が生じる。
【００３０】
埋込層５０は、量子ドット層４０の上に結晶成長により形成される層である。結晶成長材料は、III−Ｖ族化合物半導体が好ましく、具体的にはＧａＡｓが望ましい。尚、ＧａＡｓに限らず、ＧａＡｓに微量のＩｎを化合したＩｎＧａＡｓや、ＩｎＧａＡｓを積層した後にＧａＡｓを積層しても良く、その積層形態は特に限定しない。尚、ここでトリエチルガリウム（triethylgallium：ＴＥＧ）を適用することで低温成長が可能となるので、量子ドットを変形させず高品質のドットを形成することができる。
【００３１】
以上の構成によれば、第１の半導体バッファ層１０上に、第１の半導体バッファ層と格子整合する化合物半導体を所定温度で結晶成長させて第２の半導体バッファ層２０の表面にラフネスを形成することで、ラフネスの凹凸に量子ドットの構成原子がトラップされ易くなり量子ドットの密度が上がる。しかし第２の半導体バッファ層２０に直接量子ドットを形成するとＡｌ元素が量子ドットに拡散して非発光再結合の中心が生じるため、第２の半導体バッファ層２０の上に第３の半導体バッファ層３０を形成する。これによりラフネスを緩和させ、更にＡｌ元素が量子ドットに拡散することを防止することができるので、量子ドットの光学特性を上げることができる。
【００３２】
尚、本実施の形態においては、量子ドット層は１層としたが、層数はこれに限らず、例えば量子ドット層は多層構造としてもよい。この場合、埋込層５０の上に、結合バッファ層（第２及び第３の半導体バッファ層）を形成し、その上に量子ドット層を自己組織化により結晶成長させればよい。
【００３３】
（製造方法）
次に、図２を参照して、本発明の実施形態に係る半導体量子ドット素子の製造方法を説明する。本実施の形態では、第１の半導体バッファ層１０にはＧａＡｓ、第２の半導体バッファ層２０にはＡｌＡｓ、第３の半導体バッファ層３０にはＧａＡｓを用いた。また結晶成長には有機金属気相成長法（ＭＯＣＶＤ法）を用いた。
【００３４】
先ず、半導体基板としてＧａＡｓ（００１）基板を用意し、図２（ａ）に示すように、ＧａＡｓ（００１）基板の上に、基板温度を７００℃に設定してＧａＡｓを２００ｎｍの厚さまで成長させ、第１の半導体バッファ層１１を形成する。
【００３５】
続いて図２（ｂ）に示すように、前工程と同じ基板温度で、第１の半導体バッファ層１１の上にＡｌＡｓを０より大きく２０ｎｍ以下の範囲内の厚さで成長させ、第２の半導体バッファ層２１を形成する。通常、ＡｌＡｓは８００℃で高い結晶性を示すが、７００℃で成長を行うことにより表面にラフネスが生じる。
【００３６】
そして図２（ｃ）に示すように、基板温度を７００℃に設定して、第２の半導体バッファ層２１の上にＧａＡｓを０より大きく３．５ＭＬ以下の範囲内の厚さで成長させ第３の半導体バッファ層３１を形成する。
【００３７】
次いで図２（ｄ）に示すように、基板温度を４５０℃〜５５０℃の範囲内の温度に設定して、第３の半導体バッファ層３１の上にＩｎＡｓを成長させ量子ドット層４１を形成する。ＩｎＡｓは、ＧａＡｓとの間の格子不整合度が７％程度存在するため、成長膜厚が０．５７ｎｍを越す付近で３次元成長が生じ、ＩｎＡｓの量子ドットが自己組織化により形成される。
【００３８】
そして図２（ｅ）に示すように、基板温度を５００℃に維持した状態で、量子ドット層４１の上にＧａＡｓを１００ｎｍの厚さとなるように成長させ、埋込層５１を形成する。
【００３９】
最後に、基板温度を１５０℃に下げ、１０分間、水素プラズマ処理を行う。このとき水素圧力は３１．９９７２８Ｐａ（２４０ｍtorr）とし、ＲＦプラズマ出力を６０ｍＷ／ｃｍ2とした。
【００４０】
以上の製造方法によれば、量子ドット層４１の下に、第２の半導体バッファ層２１と、第３の半導体バッファ層３１で構成される結合バッファ層６０を形成できるので、第２の半導体バッファ層２１の表面に形成されたラフネスを第３の半導体バッファ層３１上に継承することができる。これにより量子ドットを２次元方向に高密度化させることができる。また、第３の半導体バッファ層３１を形成することで、Ｉｎ元素の拡散を防止することができるので、光学特性を上げることができる。
【００４１】
また、埋込層５１までの結晶成長が終了後、半導体量子ドット素子を水素プラズマ処理することで、素子内のダングリングボンドを水素で終端し、素子内の不純物準位を解消することができるので、より発光効率を上げることができる。
【００４２】
次に、図３を参照して他の実施の形態を説明する。図３は、ＡｌＡｓ層上に直接量子ドットを成長させた場合の半導体量子ドット素子の構成断面図である。
【００４３】
図３に示すように、この半導体量子ドット素子は、第１の半導体バッファ層１２上に、第２の半導体バッファ層２２が形成されており、第２の半導体バッファ層２２上に直接量子ドット層４２が形成されている。そして量子ドット層４２を埋め込むように埋込層５２が設けられている。ここで第１の半導体バッファ層１２と埋込層はＧａＡｓで形成され、第２の半導体バッファ層２２はＡｌＡｓで形成されている。また量子ドット層４２はＩｎＡｓで形成されている。
【００４４】
次に、図４、図５を参照して、ＡｌＡｓ層を用いた量子ドットと、用いない量子ドットの比較を行う。測定には原子間力顕微鏡（ＡＦＭ、Nanoscope IIIa）を用いた。以下、原子間力顕微鏡で撮影した像をＡＦＭ像と呼ぶ。
【００４５】
図４はＡｌＡｓ層を用いた量子ドットのＡＦＭ像であり、図５はＡｌＡｓ層を用いない量子ドットのＡＦＭ像である。図４、図５に示すように、それぞれのドット密度は４．７×１０11ｃｍ-2  、５．７×１０10ｃｍ-2であり、ＡｌＡｓ層を用いた量子ドットの密度は約１０倍になることが分かった。また平均ドット直径も３０ｎｍから１４ｎｍと、ＡｌＡｓ層を用いるとサイズが小さくなるのが分かった。密度が増加したのは、ＡｌＡｓ層を用いることによりＡｌＡｓ層の表面が荒れ、原料のマイグレーション距離が短くなるため、量子ドットの形成のため核が生成され易くなったためと考えられる。
【００４６】
次に、図６、図７を参照して、ＡｌＡｓ層上に数ＭＬのＧａＡｓを積層した半導体量子ドット素子と、ＧａＡｓ層を積層していない半導体量子ドット素子のフォトルミネッセンス（ＰＬ）特性の比較を行う。図６はＧａＡｓ層を積層した半導体量子ドット素子のＰＬ特性であり、図７はＧａＡｓ層を積層していない半導体量子ドット素子のＰＬ特性である。図６に示すように、ＧａＡｓ層を積層した場合は、発光強度が高く１２００ｎｍ付近で発光している。一方図７に示すように、ＧａＡｓ層を積層させずＡｌＡｓ層上に直接ＩｎＡｓ量子ドットを成長させた場合は、１１５０ｎｍ付近で極めて広い発光を示している。また発光強度も非常に低い。
【００４７】
２つを比較すると、ＧａＡｓを積層することで、フォトルミネッセンス強度は、およそ１６０倍増加した。また発光波長も長波長側へシフトした。またフォトルミネッセンス半値幅も３８ｍｅＶに改善された。
【００４８】
更に、図８に水素プラズマ処理した場合のＰＬ特性を示す。ここで水素プラズマ処理は１５０℃で１０分間アニールした場合の特性である。同特性から読み取れるように、水素終端を行うことでフォトルミネッセンス強度が更に約２０倍改善された。
【００４９】
従って、量子ドット層の下にＡｌＡｓ層を挿入させることで、量子ドットを高密度且つサイズを小さく成長させることができる。またＡｌＡｓ層上にＧａＡｓ層を成長させることにより光学特性が改善させることができる。更に水素プラズマ処理を行うことにより、より光学特性を改善させることができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態に係る半導体量子ドット素子の断面構成図である。
【図２】本発明の実施の形態に係る半導体量子ドット素子の製造工程を説明する工程断面図である。
【図３】本発明の他の実施の形態に係る半導体量子ドット素子の断面構成図である。
【図４】本発明の実施の形態に係る量子ドット分布状態を示すＡＦＭ像である。
【図５】本発明の他の実施の形態に係る量子ドット分布状態を示すＡＦＭ像である。
【図６】本発明の実施の形態に係る半導体量子ドット素子の室温フォトルミネッセンス特性を示すグラフである。
【図７】本発明の他の実施の形態に係る半導体量子ドット素子の室温フォトルミネッセンス特性を示すグラフである。
【図８】本発明の実施の形態に係る半導体量子ドット素子を水素プラズマ処理した場合の波長に対する発光強度依存特性を示すグラフである。
【図９】従来の半導体量子ドット素子の断面構成図である。
【符号の説明】
【００５１】
１０、１１、１２…第１の半導体バッファ層
２０、２１、２２…第２の半導体バッファ層
３０、３１…第３の半導体バッファ層
４０、４１、４２…量子ドット層
５０、５１、５２…埋込層
６０…結合バッファ層
１１０…半導体バッファ層
１２０…量子ドット層
１３０…埋込層
【図１】
2005079183.tif 000003
【図２】
2005079183.tif 000004
【図３】
2005079183.tif 000005
【図４】
2005079183.tif 000006
【図５】
2005079183.tif 000007
【図６】
2005079183.tif 000008
【図７】
2005079183.tif 000009
【図８】
2005079183.tif 000010
【図９】
2005079183.tif 000011