(57)【要約】【課題】可撓性、柔軟性に優れた、有機材料から構成された電界効果型トランジスタを提供する。【解決手段】電界効果型トランジスタ４０は、（Ａ）半導体層６３に形成されたソース／ドレイン領域６５及びチャネル形成領域６４、並びに、（Ｂ）ゲート絶縁層６２を介して、チャネル形成領域６４に対向して設けられたゲート電極６０を有し、半導体層６３及びゲート絶縁層６２を構成する１層の絶縁性マトリクス層５０を備え、半導体層６３を構成する絶縁性マトリクス層の部分５１には導電性高分子材料が含浸されている。【選択図】  図５
2005123497.tif 000002
【特許請求の範囲】
【請求項１】
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有する電界効果型トランジスタであって、
半導体層及びゲート絶縁層を構成する１層の絶縁性マトリクス層を備え、
半導体層を構成する絶縁性マトリクス層の部分には導電性高分子材料が含浸されていることを特徴とする電界効果型トランジスタ。
【請求項２】
ゲート絶縁層を構成する絶縁性マトリクス層の部分には絶縁性高分子材料が含浸されていることを特徴とする請求項１に記載の電界効果型トランジスタ。
【請求項３】
絶縁性マトリクス層は紙から成ることを特徴とする請求項１又は請求項２に記載の電界効果型トランジスタ。
【請求項４】
絶縁性マトリクス層は布から成ることを特徴とする請求項１又は請求項２に記載の電界効果型トランジスタ。
【請求項５】
絶縁性マトリクス層は木材から成ることを特徴とする請求項１又は請求項２に記載の電界効果型トランジスタ。
【請求項６】
導電性高分子材料は、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸であることを特徴とする請求項１又は請求項２に記載の電界効果型トランジスタ。
【請求項７】
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有する電界効果型トランジスタであって、
半導体層及びゲート絶縁層を構成する２層積層構造を有する絶縁性マトリクス層を備え、
半導体層を構成する絶縁性マトリクス層の第１層目には導電性高分子材料が含浸されており、
絶縁性マトリクス層の第２層目によってゲート絶縁層が構成されていることを特徴とする電界効果型トランジスタ。
【請求項８】
絶縁性マトリクス層の第２層目には絶縁性高分子材料が含浸されていることを特徴とする請求項７に記載の電界効果型トランジスタ。
【請求項９】
２層積層構造を有する絶縁性マトリクス層は紙から成ることを特徴とする請求項７又は請求項８に記載の電界効果型トランジスタ。
【請求項１０】
２層積層構造を有する絶縁性マトリクス層は布から成ることを特徴とする請求項７又は請求項８に記載の電界効果型トランジスタ。
【請求項１１】
２層積層構造を有する絶縁性マトリクス層は木材から成ることを特徴とする請求項７又は請求項８に記載の電界効果型トランジスタ。
【請求項１２】
導電性高分子材料は、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸であることを特徴とする請求項７又は請求項８に記載の電界効果型トランジスタ。
【請求項１３】
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有する電界効果型トランジスタであって、
絶縁性マトリクス層と絶縁性高分子材料層との積層構造を備え、
絶縁性高分子材料層によってゲート絶縁層が構成され、
半導体層を構成する絶縁性マトリクス層には導電性高分子材料が含浸されていることを特徴とする電界効果型トランジスタ。
【請求項１４】
絶縁性マトリクス層は紙から成ることを特徴とする請求項１３に記載の電界効果型トランジスタ。
【請求項１５】
絶縁性マトリクス層は布から成ることを特徴とする請求項１３に記載の電界効果型トランジスタ。
【請求項１６】
絶縁性マトリクス層は木材から成ることを特徴とする請求項１３に記載の電界効果型トランジスタ。
【請求項１７】
導電性高分子材料は、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸であることを特徴とする請求項１３に記載の電界効果型トランジスタ。
【請求項１８】
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有する電界効果型トランジスタであって、
絶縁性マトリクス層と、絶縁性マトリクス層の一方の表面に転写・定着された絶縁材料層との積層構造を備え、
絶縁材料層によってゲート絶縁層が構成され、
半導体層を構成する絶縁性マトリクス層には導電性高分子材料が含浸されていることを特徴とする電界効果型トランジスタ。
【請求項１９】
絶縁性マトリクス層は紙から成ることを特徴とする請求項１８に記載の電界効果型トランジスタ。
【請求項２０】
導電性高分子材料は、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸であることを特徴とする請求項１８に記載の電界効果型トランジスタ。
【請求項２１】
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有し、
半導体層及びゲート絶縁層を構成する１層の絶縁性マトリクス層を備えた電界効果型トランジスタの製造方法であって、
半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させる工程を含むことを特徴とする電界効果型トランジスタの製造方法。
【請求項２２】
半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させた後に、ゲート絶縁層を構成すべき絶縁性マトリクス層の部分に絶縁性高分子材料を含浸させる工程を含むことを特徴とする請求項２１に記載の電界効果型トランジスタの製造方法。
【請求項２３】
半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させる前に、ゲート絶縁層を構成すべき絶縁性マトリクス層の部分に絶縁性高分子材料を含浸させる工程を含むことを特徴とする請求項２１に記載の電界効果型トランジスタの製造方法。
【請求項２４】
絶縁性マトリクス層は紙から成ることを特徴とする請求項２１乃至請求項２３のいずれか１項に記載の電界効果型トランジスタの製造方法。
【請求項２５】
絶縁性マトリクス層は布から成ることを特徴とする請求項２１乃至請求項２３のいずれか１項に記載の電界効果型トランジスタの製造方法。
【請求項２６】
絶縁性マトリクス層は木材から成ることを特徴とする請求項２１乃至請求項２３のいずれか１項に記載の電界効果型トランジスタの製造方法。
【請求項２７】
導電性高分子材料は、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸であることを特徴とする請求項２１乃至請求項２３のいずれか１項に記載の電界効果型トランジスタの製造方法。
【請求項２８】
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有し、
半導体層及びゲート絶縁層を構成する２層積層構造を有する絶縁性マトリクス層を備え、
絶縁性マトリクス層の第１層目によって半導体層が構成され、絶縁性マトリクス層の第２層目によってゲート絶縁層が構成されている電界効果型トランジスタの製造方法であって、
導電性高分子材料が含浸された絶縁性マトリクス層の第１層目と、絶縁性マトリクス層の第２層目とを積層する工程を含むことを特徴とする電界効果型トランジスタの製造方法。
【請求項２９】
絶縁性マトリクス層の第２層目には絶縁性高分子材料が含浸されていることを特徴とする請求項２８に記載の電界効果型トランジスタの製造方法。
【請求項３０】
２層積層構造を有する絶縁性マトリクス層は紙から成ることを特徴とする請求項２８又は請求項２９に記載の電界効果型トランジスタの製造方法。
【請求項３１】
２層積層構造を有する絶縁性マトリクス層は布から成ることを特徴とする請求項２８又は請求項２９に記載の電界効果型トランジスタの製造方法。
【請求項３２】
２層積層構造を有する絶縁性マトリクス層は木材から成ることを特徴とする請求項２８又は請求項２９に記載の電界効果型トランジスタの製造方法。
【請求項３３】
導電性高分子材料は、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸であることを特徴とする請求項２８又は請求項２９に記載の電界効果型トランジスタの製造方法。
【請求項３４】
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有し、
絶縁性マトリクス層と絶縁性高分子材料層との積層構造を備え、
絶縁性高分子材料層によってゲート絶縁層が構成された電界効果型トランジスタの製造方法であって、
半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸する工程を含むことを特徴とする電界効果型トランジスタの製造方法。
【請求項３５】
半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸する前に、絶縁性マトリクス層と絶縁性高分子材料層とを積層する工程を含むことを特徴とする請求項３４に記載の電界効果型トランジスタの製造方法。
【請求項３６】
半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸した後に、絶縁性マトリクス層と絶縁性高分子材料層とを積層する工程を含むことを特徴とする請求項３４に記載の電界効果型トランジスタの製造方法。
【請求項３７】
絶縁性マトリクス層は紙から成ることを特徴とする請求項３４乃至請求項３６のいずれか１項に記載の電界効果型トランジスタの製造方法。
【請求項３８】
絶縁性マトリクス層は布から成ることを特徴とする請求項３４乃至請求項３６のいずれか１項に記載の電界効果型トランジスタの製造方法。
【請求項３９】
絶縁性マトリクス層は木材から成ることを特徴とする請求項３４乃至請求項３６のいずれか１項に記載の電界効果型トランジスタの製造方法。
【請求項４０】
導電性高分子材料は、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸であることを特徴とする請求項３４乃至請求項３６のいずれか１項に記載の電界効果型トランジスタの製造方法。
【請求項４１】
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有し、
絶縁性マトリクス層と絶縁材料層との積層構造を備え、
絶縁材料層によってゲート絶縁層が構成された電界効果型トランジスタの製造方法であって、
絶縁性マトリクス層の一方の表面に絶縁材料層を転写・定着した後、半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸する工程を含むことを特徴とする電界効果型トランジスタの製造方法。
【請求項４２】
絶縁性マトリクス層は紙から成ることを特徴とする請求項４１に記載の電界効果型トランジスタの製造方法。
【請求項４３】
導電性高分子材料は、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸であることを特徴とする請求項４１に記載の電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタ及びその製造方法に関し、より詳しくは、所謂有機電界効果型トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
従来のシリコン半導体基板等から半導体装置を製造する場合、フォトリソグラフィ技術や各種の薄膜形成技術が用いられている。ところが、これらの生産技術は複雑であり、半導体装置の製造に長時間を必要とし、半導体装置の製造コストの低減に対する大きな障害となっている。また、従来の半導体装置は所謂バルクであり、可撓性や柔軟性が要求される分野への応用が困難である。更には、ムーアの法則に象徴されるように、高速化（集積）の限界が見えつつある。
【０００３】
このような従来のシリコン半導体基板等に基づく半導体装置に代わる電子素子、例えば、電界効果型トランジスタ（ＦＥＴ）として、導電性高分子材料を用いた素子の研究、開発が鋭意進められており、柔軟、且つ、安価なプラスチック・エレクトロニクスという新しい分野が拓かれつつある。
【０００４】
このような電界効果型トランジスタが、例えば、「ラインパターニング法の開発と電子素子への応用」、奥崎秀典、Polymer Preprints, Japan, Vol. 51, No. 1 (2002), pp 10-12 に開示されている。この文献に開示された電界効果型トランジスタは、レーザプリンタを用いてトナーを転写・定着したＰＥＴから成るＯＨＰフィルム上にポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸水溶液を塗布、乾燥した後、トナーを除去することで、ソース／ドレイン領域及びチャネル形成領域を形成し、次いで、ポリビニルフェノール（ＰＶＰ）樹脂から成るゲート絶縁層を形成することによって作製されている。
【０００５】
【非特許文献１】「ラインパターニング法の開発と電子素子への応用」、奥崎秀典、Polymer Preprints, Japan, Vol. 51, No. 1 (2002), pp 10-12
【発明の開示】
【発明が解決しようとする課題】
【０００６】
有機エレクトロニクスはポスト・シリコン・テクノロジーの候補の１つであるが、実際には、その優位性、即ち、安価で容易な製造方法や、素子の柔軟性、可撓性を実現している例は、まだ極めて少ない。即ち、例えば、上述の文献に開示された電界効果型トランジスタの製造方法にあっては、ソース／ドレイン領域及びチャネル形成領域を形成した後に、ゲート絶縁層を形成するが、より一層、簡素、便な電界効果型トランジスタの製造方法に対する強い要求がある。また、有機エレクトロニクスを実現するためには、特に中核を担う素子として、スイッチングが可能な素子（例えばＦＥＴ）の実現が極めて重要である。しかしながら、現時点ではその性能は実用レベルにあるとは云い難い。
【０００７】
従って、本発明の目的は、有機材料から構成された電界効果型トランジスタを、より一層、簡素、簡便に製造し得る方法、及び、係る製造方法によって得られる、可撓性、柔軟性に優れた電界効果型トランジスタを提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するための本発明の第１の態様に係る電界効果型トランジスタは、
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有する電界効果型トランジスタであって、
半導体層及びゲート絶縁層を構成する１層の絶縁性マトリクス層を備え、
半導体層を構成する絶縁性マトリクス層の部分には導電性高分子材料が含浸されていることを特徴とする。
【０００９】
本発明の第１の態様に係る電界効果型トランジスタにおいては、ゲート絶縁層を構成する絶縁性マトリクス層の部分に絶縁性高分子材料が含浸されている構成とすることができる。尚、このような構成の電界効果型トランジスタを、便宜上、本発明の第１Ａの態様に係る電界効果型トランジスタと呼ぶ。この本発明の第１Ａの態様に係る電界効果型トランジスタにおいて、絶縁性高分子材料が含浸されたゲート絶縁層を構成する絶縁性マトリクス層の部分と、導電性高分子材料が含浸された半導体層を構成する絶縁性マトリクス層の部分との間に、絶縁性高分子材料が含浸されておらず、且つ、導電性高分子材料が含浸されていない絶縁性マトリクス層の境界領域が存在する場合があるが、このような絶縁性マトリクス層の境界領域はゲート絶縁層として機能する。
【００１０】
上記の目的を達成するための本発明の第２の態様に係る電界効果型トランジスタは、
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有する電界効果型トランジスタであって、
半導体層及びゲート絶縁層を構成する２層積層構造を有する絶縁性マトリクス層を備え、
半導体層を構成する絶縁性マトリクス層の第１層目には導電性高分子材料が含浸されており、
絶縁性マトリクス層の第２層目によってゲート絶縁層が構成されていることを特徴とする。
【００１１】
本発明の第２の態様に係る電界効果型トランジスタにおいては、絶縁性マトリクス層の第２層目に絶縁性高分子材料が含浸されている構成とすることができる。尚、このような構成の電界効果型トランジスタを、便宜上、本発明の第２Ａの態様に係る電界効果型トランジスタと呼ぶ。この本発明の第２Ａの態様に係る電界効果型トランジスタにおいて、導電性高分子材料が含浸された半導体層を構成する絶縁性マトリクス層の第１層目と、絶縁性高分子材料が含浸されたゲート絶縁層を構成する絶縁性マトリクス層の第２層目との間に、絶縁性高分子材料が含浸されておらず、且つ、導電性高分子材料が含浸されていない絶縁性マトリクス層の境界領域が存在する場合があるが、このような絶縁性マトリクス層の境界領域はゲート絶縁層として機能する。尚、この境界領域は、絶縁性マトリクス層の第１層目に存在する場合があるし、絶縁性マトリクス層の第２層目に存在する場合があるし、絶縁性マトリクス層の第１層目及び第２層目に存在する場合もある。
【００１２】
上記の目的を達成するための本発明の第３の態様に係る電界効果型トランジスタは、
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有する電界効果型トランジスタであって、
絶縁性マトリクス層と絶縁性高分子材料層との積層構造を備え、
絶縁性高分子材料層によってゲート絶縁層が構成され、
半導体層を構成する絶縁性マトリクス層には導電性高分子材料が含浸されていることを特徴とする。
【００１３】
本発明の第３の態様に係る電界効果型トランジスタにおいて、絶縁性高分子材料層と絶縁性マトリクス層との界面近傍の絶縁性マトリクス層には、導電性高分子材料が含浸されていない境界領域が存在する場合があるが、このような絶縁性マトリクス層によって構成された境界領域はゲート絶縁層として機能する。
【００１４】
上記の目的を達成するための本発明の第４の態様に係る電界効果型トランジスタは、
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有する電界効果型トランジスタであって、
絶縁性マトリクス層と、絶縁性マトリクス層の一方の表面に転写・定着された絶縁材料層との積層構造を備え、
絶縁材料層によってゲート絶縁層が構成され、
半導体層を構成する絶縁性マトリクス層には導電性高分子材料が含浸されていることを特徴とする。
【００１５】
本発明の第４の態様に係る電界効果型トランジスタにおいて、絶縁材料層と絶縁性マトリクス層との界面近傍の絶縁性マトリクス層には、導電性高分子材料が含浸されていない境界領域が存在する場合があるが、このような絶縁性マトリクス層によって構成された境界領域はゲート絶縁層として機能する。
【００１６】
上記の目的を達成するための本発明の第１の態様に係る電界効果型トランジスタの製造方法は、
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有し、
半導体層及びゲート絶縁層を構成する１層の絶縁性マトリクス層を備えた電界効果型トランジスタの製造方法であって、
半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させる工程を含むことを特徴とする。
【００１７】
本発明の第１の態様に係る電界効果型トランジスタの製造方法にあっては、
（１）半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させる前に、ゲート電極を形成する方法
（２）半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させた後に、ゲート電極を形成する方法
の２つの方法が包含される。
【００１８】
更には、本発明の第１の態様に係る電界効果型トランジスタの製造方法にあっては、ソース／ドレイン領域にソース／ドレイン電極を形成することが望ましいが、これらのソース／ドレイン電極の形成は、上記（１）の場合、半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させた後に行うことが好ましく、上記（２）の場合、半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させた後であって、ゲート電極を形成する前、若しくは、ゲート電極を形成した後に行うことが好ましい。
【００１９】
本発明の第１の態様に係る電界効果型トランジスタの製造方法においては、半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させた後に、ゲート絶縁層を構成すべき絶縁性マトリクス層の部分に絶縁性高分子材料を含浸させる工程を含む構成とすることができる。尚、このような構成の電界効果型トランジスタの製造方法を、便宜上、本発明の第１Ａの態様に係る電界効果型トランジスタの製造方法と呼ぶ。
【００２０】
本発明の第１Ａの態様に係る電界効果型トランジスタの製造方法にあっては、
（１）半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させる前に、ゲート電極を形成する方法
（２）半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させた後に、ゲート電極を形成し、次いで、ゲート絶縁層を構成すべき絶縁性マトリクス層の部分に絶縁性高分子材料を含浸させる方法
（３）ゲート絶縁層を構成すべき絶縁性マトリクス層の部分に絶縁性高分子材料を含浸させた後に、ゲート電極を形成する方法
の３つの方法が包含される。
【００２１】
更には、本発明の第１Ａの態様に係る電界効果型トランジスタの製造方法にあっては、ソース／ドレイン領域にソース／ドレイン電極を形成することが望ましいが、これらのソース／ドレイン電極の形成は、上記（１）及び（２）の場合、半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させた後に行うことが好ましく、上記（３）の場合、ゲート絶縁層を構成すべき絶縁性マトリクス層の部分に絶縁性高分子材料を含浸させた後であって、ゲート電極を形成する前、若しくは、ゲート電極を形成した後に行うことが好ましい。
【００２２】
あるいは又、本発明の第１の態様に係る電界効果型トランジスタの製造方法において、半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させる前に、ゲート絶縁層を構成すべき絶縁性マトリクス層の部分に絶縁性高分子材料を含浸させる工程を含む構成とすることができる。尚、このような構成の電界効果型トランジスタの製造方法を、便宜上、本発明の第１Ｂの態様に係る電界効果型トランジスタの製造方法と呼ぶ。
【００２３】
本発明の第１Ｂの態様に係る電界効果型トランジスタの製造方法にあっては、
（１）ゲート絶縁層を構成すべき絶縁性マトリクス層の部分に絶縁性高分子材料を含浸させる前に、ゲート電極を形成する方法
（２）ゲート絶縁層を構成すべき絶縁性マトリクス層の部分に絶縁性高分子材料を含浸させた後に、ゲート電極を形成し、次いで、半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させる方法
（３）半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させた後に、ゲート電極を形成する方法
の３つの方法が包含される。
【００２４】
更には、本発明の第１Ｂの態様に係る電界効果型トランジスタの製造方法にあっては、ソース／ドレイン領域にソース／ドレイン電極を形成することが望ましいが、これらのソース／ドレイン電極の形成は、上記（１）及び（２）の場合、半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させた後に行うことが好ましく、上記（３）の場合、半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させた後であって、ゲート電極を形成する前、若しくは、ゲート電極を形成した後に行うことが好ましい。
【００２５】
これらの本発明の第１Ａの態様、第１Ｂの態様に係る電界効果型トランジスタの製造方法にあっては、絶縁性高分子材料が含浸されたゲート絶縁層を構成する絶縁性マトリクス層の部分と、導電性高分子材料が含浸された半導体層を構成する絶縁性マトリクス層の部分との間に、絶縁性高分子材料が含浸されておらず、且つ、導電性高分子材料が含浸されていない絶縁性マトリクス層の境界領域が存在する場合があるが、このような絶縁性マトリクス層の境界領域はゲート絶縁層として機能する。
【００２６】
上記の目的を達成するための本発明の第２の態様に係る電界効果型トランジスタの製造方法は、
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有し、
半導体層及びゲート絶縁層を構成する２層積層構造を有する絶縁性マトリクス層を備え、
絶縁性マトリクス層の第１層目によって半導体層が構成され、絶縁性マトリクス層の第２層目によってゲート絶縁層が構成されている電界効果型トランジスタの製造方法であって、
導電性高分子材料が含浸された絶縁性マトリクス層の第１層目と、絶縁性マトリクス層の第２層目とを積層する工程を含むことを特徴とする。
【００２７】
本発明の第２の態様に係る電界効果型トランジスタの製造方法にあっては、絶縁性マトリクス層の第２層目には絶縁性高分子材料が含浸されている構成とすることができる。尚、このような構成の電界効果型トランジスタの製造方法を、便宜上、本発明の第２Ａの態様に係る電界効果型トランジスタの製造方法と呼ぶ。
【００２８】
第２Ａの態様を含む本発明の第２の態様に係る電界効果型トランジスタの製造方法にあっては、絶縁性マトリクス層の第１層目と第２層目とを積層した後に、ゲート電極を形成することが望ましいが、積層前にゲート電極を形成してもよい。また、ソース／ドレイン領域にソース／ドレイン電極を形成することが望ましいが、これらのソース／ドレイン電極の形成は、絶縁性マトリクス層の第１層目と第２層目とを積層した後に行うことが好ましいが、積層前にソース／ドレイン電極を形成してもよい。
【００２９】
本発明の第２Ａの態様に係る電界効果型トランジスタの製造方法において、導電性高分子材料が含浸された半導体層を構成する絶縁性マトリクス層の第１層目と、必要に応じて絶縁性高分子材料が含浸されたゲート絶縁層を構成する絶縁性マトリクス層の第２層目との間に、絶縁性高分子材料が含浸されておらず、且つ、導電性高分子材料が含浸されていない絶縁性マトリクス層の境界領域が存在する場合があるが、このような絶縁性マトリクス層の境界領域はゲート絶縁層として機能する。尚、この境界領域は、絶縁性マトリクス層の第１層目に存在する場合があるし、絶縁性マトリクス層の第２層目に存在する場合があるし、絶縁性マトリクス層の第１層目及び第２層目に存在する場合もある。
【００３０】
上記の目的を達成するための本発明の第３の態様に係る電界効果型トランジスタの製造方法は、
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有し、
絶縁性マトリクス層と絶縁性高分子材料層との積層構造を備え、
絶縁性高分子材料層によってゲート絶縁層が構成された電界効果型トランジスタの製造方法であって、
半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸する工程を含むことを特徴とする。
【００３１】
本発明の第３の態様に係る電界効果型トランジスタの製造方法にあっては、
（１）半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸させる前に、ゲート電極を形成する方法
（２）半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸させた後に、ゲート電極を形成する方法
の２つの方法が包含される。
【００３２】
更には、本発明の第３の態様に係る電界効果型トランジスタの製造方法にあっては、ソース／ドレイン領域にソース／ドレイン電極を形成することが望ましいが、これらのソース／ドレイン電極の形成は、上記（１）の場合、半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸させた後に行うことが好ましく、上記（２）の場合、半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸させた後であって、ゲート電極を形成する前、若しくは、ゲート電極を形成した後に行うことが好ましい。
【００３３】
本発明の第３の態様に係る電界効果型トランジスタの製造方法においては、半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸する前に、絶縁性マトリクス層と絶縁性高分子材料層とを積層する工程を含む構成とすることができる。尚、このような構成の電界効果型トランジスタの製造方法を、便宜上、本発明の第３Ａの態様に係る電界効果型トランジスタの製造方法と呼ぶ。
【００３４】
本発明の第３Ａの態様に係る電界効果型トランジスタの製造方法にあっては、
（１）絶縁性マトリクス層と絶縁性高分子材料層とを積層した後に、ゲート電極を形成し、次いで、半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸する方法
（２）半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸させた後に、ゲート電極を形成する方法
の２つの方法が包含される。
【００３５】
更には、本発明の第３Ａの態様に係る電界効果型トランジスタの製造方法にあっては、ソース／ドレイン領域にソース／ドレイン電極を形成することが望ましいが、これらのソース／ドレイン電極の形成は、上記（１）の場合、半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸させた後に行うことが好ましく、上記（２）の場合、半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸させた後であって、ゲート電極を形成する前、若しくは、ゲート電極を形成した後に行うことが好ましい。
【００３６】
あるいは又、本発明の第３の態様に係る電界効果型トランジスタの製造方法においては、半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸した後に、絶縁性マトリクス層と絶縁性高分子材料層とを積層する工程を含む構成とすることができる。尚、このような構成の電界効果型トランジスタの製造方法を、便宜上、本発明の第３Ｂの態様に係る電界効果型トランジスタの製造方法と呼ぶ。
【００３７】
本発明の第３Ｂの態様に係る電界効果型トランジスタの製造方法にあっては、絶縁性マトリクス層と絶縁性高分子材料層とを積層した後に、ゲート電極を形成することが望ましい。そして、この場合、ソース／ドレイン領域にソース／ドレイン電極を形成することが望ましいが、これらのソース／ドレイン電極の形成は、絶縁性マトリクス層と絶縁性高分子材料層とを積層した後であって、ゲート電極を形成する前、若しくは、ゲート電極を形成した後に行うことが好ましい。
【００３８】
第３Ａの態様及び第３Ｂの態様を含む本発明の第３の態様に係る電界効果型トランジスタの製造方法においては、絶縁性高分子材料層と絶縁性マトリクス層との界面近傍の絶縁性マトリクス層に、導電性高分子材料が含浸されていない境界領域が存在する場合があるが、このような絶縁性マトリクス層によって構成された境界領域はゲート絶縁層として機能する。
【００３９】
上記の目的を達成するための本発明の第４の態様に係る電界効果型トランジスタの製造方法は、
（Ａ）半導体層に形成されたソース／ドレイン領域及びチャネル形成領域、並びに、
（Ｂ）ゲート絶縁層を介して、チャネル形成領域に対向して設けられたゲート電極、
を有し、
絶縁性マトリクス層と絶縁材料層との積層構造を備え、
絶縁材料層によってゲート絶縁層が構成された電界効果型トランジスタの製造方法であって、
絶縁性マトリクス層の一方の表面に絶縁材料層を転写・定着した後、半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸する工程を含むことを特徴とする。
【００４０】
本発明の第４の態様に係る電界効果型トランジスタの製造方法にあっては、
（１）半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸させる前に、ゲート電極を形成する方法
（２）半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸させた後に、ゲート電極を形成する方法
の２つの方法が包含される。
【００４１】
更には、本発明の第４の態様に係る電界効果型トランジスタの製造方法にあっては、ソース／ドレイン領域にソース／ドレイン電極を形成することが望ましいが、これらのソース／ドレイン電極の形成は、上記（１）の場合、半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させた後に行うことが好ましく、上記（２）の場合、半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸させた後であって、ゲート電極を形成する前、若しくは、ゲート電極を形成した後に行うことが好ましい。
【００４２】
本発明の第４の態様に係る電界効果型トランジスタの製造方法において、絶縁材料層と絶縁性マトリクス層との界面近傍の絶縁性マトリクス層には、導電性高分子材料が含浸されていない境界領域が存在する場合があるが、このような絶縁性マトリクス層によって構成された境界領域はゲート絶縁層として機能する。
【００４３】
第１Ａの態様を含む本発明の第１の態様に係る電界効果型トランジスタ、本発明の第３の態様に係る電界効果型トランジスタ、あるいは又、第１Ａの態様、第１Ｂの態様を含む本発明の第１の態様に係る電界効果型トランジスタの製造方法、第３Ａの態様、第３Ｂの態様を含む本発明の第３の態様に係る電界効果型トランジスタの製造方法にあっては、絶縁性マトリクス層は多孔質有機絶縁材料から成ることが好ましい。あるいは又、これらの場合、絶縁性マトリクス層は、紙から成り、織布及び不織布を含む布から成り、あるいは又、木材から成る構成とすることが好ましい。
【００４４】
また、第２Ａの態様を含む本発明の第２の態様に係る電界効果型トランジスタ、あるいは又、第２Ａの態様を含む本発明の第２の態様に係る電界効果型トランジスタの製造方法にあっては、２層積層構造を有する絶縁性マトリクス層は多孔質有機絶縁材料から成ることが好ましい。あるいは又、これらの場合、２層積層構造を有する絶縁性マトリクス層は、紙から成り、織布及び不織布を含む布から成り、あるいは又、木材から成る構成とすることが好ましい。尚、絶縁性マトリクス層の第１層目を構成する材料と、絶縁性マトリクス層の第２層目を構成する材料とは、同じ材料であってもよいし、同種あるいは同類の材料であってもよいし、異種の材料であってもよい。より具体的には、（絶縁性マトリクス層の第１層目を構成する材料／絶縁性マトリクス層の第２層目を構成する材料）の組合せとして、以下の組合せを挙げることができる。
【００４５】
第１層目      第２層目
紙            紙
紙            布
紙            木材
布            布
布            紙
布            木材
木材          木材
木材          紙
木材          布
【００４６】
更には、本発明の第４の態様に係る電界効果型トランジスタ、あるいは又、本発明の第４の態様に係る電界効果型トランジスタの製造方法にあっては、絶縁性マトリクス層は多孔質有機絶縁材料から成ることが好ましい。あるいは又、これらの場合、絶縁性マトリクス層は紙から成る構成とすることが好ましい。
【００４７】
第１Ａの態様を含む本発明の第１の態様に係る電界効果型トランジスタ、第２Ａの態様を含む本発明の第２の態様に係る電界効果型トランジスタ、本発明の第３の態様、第４の態様に係る電界効果型トランジスタ、あるいは又、第１Ａの態様、第１Ｂの態様を含む本発明の第１の態様に係る電界効果型トランジスタの製造方法、第２Ａの態様を含む本発明の第２の態様に係る電界効果型トランジスタの製造方法、第３Ａの態様、第３Ｂの態様を含む本発明の第３の態様に係る電界効果型トランジスタの製造方法、本発明の第４の態様に係る電界効果型トランジスタの製造方法にあっては、導電性高分子材料は、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸（ＰＥＤＯＴ／ＰＳＳ）であることが好ましい。尚、ポリ（３，４−エチレンジオキシチオフェン）の構造式（１）、ポリスチレンスルホン酸の構造式（２）を図１に示す。
【００４８】
あるいは又、導電性高分子材料として、例えば、以下に例示する複素環式共役系導電性高分子及び含ヘテロ原子共役系導電性高分子を用いることができる。尚、構造式中、「Ｒ」，「Ｒ’」はアルキル基（ＣnＨ2n+1）を意味する。
【００４９】
［複素環式共役系導電性高分子］
ポリピロール［図１の構造式（３）参照］
ポリフラン［図１の構造式（４）参照］
ポリチオフェン［図１の構造式（５）参照］
ポリセレノフェン［図１の構造式（６）参照］
ポリテルロフェン［図１の構造式（７）参照］
ポリ（３−アルキルチオフェン）［図１の構造式（８）参照］
ポリ（３−チオフェン−β−エタンスルホン酸）［図１の構造式（９）参照］
ポリ（Ｎ−アルキルピロール）［図２の構造式（１０）参照］
ポリ（３−アルキルピロール）［図２の構造式（１１）参照］
ポリ（３，４−ジアルキルピロール）［図２の構造式（１２）参照］
ポリ（２，２’−チエニルピロール）［図２の構造式（１３）参照］
【００５０】
［含ヘテロ原子共役系導電性高分子］
ポリアニリン［図２の構造式（１４）参照］
ポリ（ジベンゾチオフェンスルフィド）［図２の構造式（１５）参照］
【００５１】
半導体層を構成すべき絶縁性マトリクス層の部分に導電性高分子材料を含浸させる方法として、スピンコート法、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、各種の印刷法等、使用する導電性高分子材料の物性、特性に適した方法を選択すればよい。あるいは又、絶縁性マトリクス層の製造時に導電性高分子材料を含浸させることで、絶縁性マトリクス層の製造完了時点で導電性高分子材料が含浸された絶縁性マトリクス層を得ることもできる。更には、半導体層を構成すべき絶縁性マトリクス層に導電性高分子材料を含浸させる方法として、上述の方法に加えて、ディッピング法を挙げることができる。
【００５２】
また、ゲート絶縁層を構成すべき絶縁性マトリクス層の部分に絶縁性高分子材料を含浸させる方法として、スピンコート法、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、各種の印刷法等、使用する絶縁性高分子材料の物性、特性に適した方法を選択すればよい。あるいは又、絶縁性マトリクス層の製造時に絶縁性高分子材料を含浸させることで、絶縁性マトリクス層の製造完了時点で絶縁性高分子材料が含浸された絶縁性マトリクス層を得ることもできる。更には、ゲート絶縁層を構成すべき絶縁性マトリクス層に絶縁性高分子材料を含浸させる方法として、上述の方法に加えて、ディッピング法を挙げることができる。
【００５３】
第２Ａの態様を含む本発明の第２の態様に係る電界効果型トランジスタにおいて、絶縁性マトリクス層は２層積層構造を有するが、また、第２Ａの態様を含む本発明の第２の態様に係る電界効果型トランジスタの製造方法において、導電性高分子材料が含浸された絶縁性マトリクス層の第１層目と、必要に応じて絶縁性高分子材料が含浸された絶縁性マトリクス層の第２層目とを積層するが、このような２層積層構造は、２つの絶縁性マトリクス層を接着剤を用いて接着することで得ることができるし、熱圧着法によって積層構造を得ることもできる。
【００５４】
第１Ａの態様を含む本発明の第１の態様に係る電界効果型トランジスタにおいて、あるいは又、第１Ａの態様、第１Ｂの態様を含む本発明の第１の態様に係る電界効果型トランジスタの製造方法において、半導体層を構成する絶縁性マトリクス層の部分の厚さｔSC、及び、ゲート絶縁層を構成する絶縁性マトリクス層の部分の厚さｔGIは、電界効果型トランジスタに要求される特性等に基づき、適宜決定すればよい。
【００５５】
第２Ａの態様を含む第２の態様に係る電界効果型トランジスタ、また、第２Ａの態様を含む本発明の第２の態様に係る電界効果型トランジスタの製造方法において、半導体層を構成する絶縁性マトリクス層の第１層目の厚さｔ1、及び、ゲート絶縁層を構成する絶縁性マトリクス層の第２層目の厚さｔ2は、電界効果型トランジスタに要求される特性等に基づき、適宜決定すればよい。
【００５６】
第３の態様に係る電界効果型トランジスタ、また、第３Ａの態様、第３Ｂの態様を含む第３の態様に係る電界効果型トランジスタの製造方法において、絶縁性マトリクス層と絶縁性高分子材料層とを積層する方法として、
（１）  フィルム状の絶縁性高分子材料層を絶縁性マトリクス層上にラミネートする方法（ウエットラミネート法、ドライラミネート法、無溶剤ラミネート法、サーマルラミネート法等を含む）
（２）  絶縁性高分子材料層を構成する溶液を絶縁性マトリクス層にコーティングする方法
（３）  絶縁性高分子材料層を構成するエマルジョンを絶縁性マトリクス層にコーティングする方法
（４）  絶縁性高分子材料層を構成する材料を絶縁性マトリクス層上に押し出してコーティングする方法
を挙げることができる。
【００５７】
第３の態様に係る電界効果型トランジスタ、また、第３Ａの態様、第３Ｂの態様を含む第３の態様に係る電界効果型トランジスタの製造方法において、絶縁性高分子材料層の厚さｔINS、半導体層を構成する絶縁性マトリクス層の厚さｔSCは、電界効果型トランジスタに要求される特性等に基づき、適宜決定すればよい。
【００５８】
本発明の第４の態様に係る電界効果型トランジスタ、あるいは又、本発明の第４の態様に係る電界効果型トランジスタの製造方法において、絶縁材料層は、より具体的には、例えば、乾式間接静電複写機において使用される、トナー粒子、バインダー、帯電制御剤等から構成されたトナーから成る。そして、絶縁材料層の絶縁性マトリクス層の一方の表面への転写・定着は、より具体的には、乾式間接静電複写機を用いて行うことができる。ここで、「転写」とは、具体的には、乾式間接静電複写機における感光体上の像を絶縁性マトリクス層の一方の表面上に移すことを意味し、「定着」とは、具体的には、転写後の絶縁材料層（例えばトナーから成る）を絶縁性マトリクス層の一方の表面上に固着させることを意味する。
【００５９】
第４の態様に係る電界効果型トランジスタ、また、第４の態様に係る電界効果型トランジスタの製造方法において、絶縁材料層の厚さｔ’INS、半導体層を構成する絶縁性マトリクス層の厚さｔSCは、電界効果型トランジスタに要求される特性等に基づき、適宜決定すればよい。
【００６０】
ゲート電極やソース／ドレイン電極を構成する材料として、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、タングステン（Ｗ）等の金属や、各種の合金、あるいは又、これらの金属から成る導電性粒子、あるいは、これらの金属を含む合金の導電性粒子を挙げることができる。更には、上述した各種の導電性高分子を挙げることもできる。そして、ゲート電極やソース／ドレイン電極は、真空蒸着法やスパッタリング法に例示される物理的気相成長法（ＰＶＤ法）、あるいは又、導電性ペーストや上述した各種の導電性高分子の溶液を用いたスクリーン印刷法等に基づき形成することができる。
【００６１】
また、絶縁性高分子材料として、あるいは又、本発明の第３の態様に係る電界効果型トランジスタ及びその製造方法における絶縁性高分子材料層を構成する材料として、ノボラック樹脂やレゾール樹脂といったフェノール系樹脂；変性フェノール樹脂；マレイン樹脂；アルキド樹脂；尿素樹脂やメラミン樹脂といったアミノ系樹脂；ポリビニルフェノール（ＰＶＰ）樹脂、ポリ酢酸ビニル樹脂、ポリビニルブチラール樹脂、ポリ塩化ビニル樹脂、ポリビニルアルコール樹脂といったビニル系樹脂；エポキシ系樹脂；ポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂等のポリエステル系樹脂；ポリスチレン系樹脂；アクリル系樹脂；シリコーン系樹脂；ウレタン樹脂；ポリアミド６、ポリアミド６６、ポリアミドＭＸＤ等のポリアミド樹脂；ポリイミド樹脂；フッ素系樹脂；ポリエチレン樹脂、ポリプロピレン樹脂等のオレフィン系樹脂；ポリカーボネート系樹脂を挙げることができる。
【００６２】
紙には、植物繊維（セルロース繊維）を主体としたものだけでなく、合成高分子を主体としたもの、無機物を主体としたものが含まれ、湿式抄紙法や乾式シート形成法にて作製される。より具体的には、紙として、各種の無塵紙（クリーンペーパー）、厚白紙、トレーシングペーパー、和紙、中質紙、上質紙、コート紙、アート紙、グラビア紙、合紙、バルカナイズドファイバー、パーチメント（硫酸紙）、合成紙、アルミニウム蒸着紙、ガラス繊維紙、電気絶縁紙（電解コンデンサー紙、コンデンサー薄紙、絶縁薄紙）、印画紙、グラシン紙、ハトロン紙、模造紙、インディアペーパーを例示することができるが、これらに限定されるものではない。
【００６３】
布は、織布であっても不織布であってもよい。布の構成材料としては、例えば、綿等の天然繊維、ポリエステル、ナイロン、ビニロン、レーヨン等の合成繊維、ガラス繊維等の無機繊維を例示することができる。より具体的には、布として、例えば、フェルト、コットン、再生セルロース繊維（キュプラ）、アセテート、ビニリデン、ポリ塩化ビニル、ポリエステル、アクリル、ポリエチレン、ポリプロピレンを例示することができるが、これらに限定されるものではない。
【００６４】
木材として、ラワン（メランチ、アピトン）を主とする南洋材、シナノキ、スギ、ヒノキ、アカマツ、モミ、ツガ、ブナ、ナラ、エゾマツ、トドマツ、ダフリカカラマツ、チョウセンゴヨウ、オウシュウアカマツ、スプルース、バルサシートを例示することができるが、これらに限定されるものではない。
【００６５】
電界効果型トランジスタを基体に載置してもよい。ここで、基体は、例えば絶縁性を有する各種のフィルムから構成することができる。また、電界効果型トランジスタを樹脂にて封止してもよい。
【発明の効果】
【００６６】
電界効果型トランジスタにおいて、チャネル形成領域を構成する材料として有機材料を用いたとしても、ゲート絶縁層をポリビニルフェノール（ＰＶＰ）樹脂等から形成する限り、また、基板にガラス等のバルク材料を用いる限り、電界効果型トランジスタの製造コストの低減や、電界効果型トランジスタの有する可撓性、柔軟性には限界がある。本発明においては、半導体層を、導電性高分子材料が含浸された絶縁性マトリクス層から構成し、ゲート絶縁層を、絶縁性マトリクス層や、絶縁性マトリクス層に積層された絶縁性高分子材料層、絶縁性マトリクス層の一方の表面に転写・定着された絶縁材料層から構成することで、半導体層とゲート絶縁層の積層構造を、従来の技術と比較して、より一層、簡素、簡便に形成することが可能となるし、所望の可撓性、柔軟性を得ることが可能となる。
【００６７】
即ち、本発明においては、ＦＥＴを構成する半導体層とゲート絶縁層の積層構造を、従来の技術と比較して、より一層、簡素、簡便に形成することが可能となるし、絶縁性マトリクス層が本来有している可撓性、柔軟性を維持しているので、ＦＥＴ全体としても所望の可撓性、柔軟性を得ることが可能となる。従って、シリコン・エレクトロニクスに対する有機エレクトロニクスの優位性を具現化することができる。また、可撓性、柔軟性を有するＦＥＴを用いることによって、生体等の非平面に密着が可能なセンシング素子や、フレキシブルディスプレイのコントローラとしてのＴＦＴアレーを作製することが可能となる。尚、ＰＥＤＯＴ／ＰＳＳは有機配線材料として用いられる程度に導電性が高いために、逆にキャリア数が多すぎ、従来、ＦＥＴのチャネル形成領域を構成する材料として適していないと考えられてきた。しかしながら、ＰＥＤＯＴ／ＰＳＳを紙や布、木材等の絶縁性マトリクス層に含浸させて得られた複合材料は半導体的性質を発現し、ゲート電極に印加する電圧によってＩ−Ｖ曲線が変調されるＦＥＴ特性を示すことを見出した。
【発明を実施するための最良の形態】
【００６８】
以下、図面を参照して、実施例に基づき本発明を説明する。
【実施例１】
【００６９】
以下の表１に示す絶縁性マトリクス層を使用し、導電性高分子材料として、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］水溶液（ナガセケムテックス株式会社製：デナトロン）を使用して、電界効果型トランジスタ（以下、ＦＥＴと略称する）を試作した。
【００７０】
2005123497.tif 000003
【００７１】
ＦＥＴの試作にあたっては、絶縁性マトリクス層の片面にＰＥＤＯＴ／ＰＳＳ水溶液を市販の筆を用いて塗布、浸透させ、次いで、自然乾燥させた。こうして得られた試料１０の模式的な一部断面図を図３の（Ａ）に示す。尚、絶縁性マトリクス層１１から成る試料１０は、その厚さ方向に、導電性高分子材料が含浸されている部分１２と、導電性高分子材料が含浸されていない部分１３とが存在していた。導電性高分子材料が含浸されている部分１２は、何らパターン化されていない。
【００７２】
そして、図３の（Ｂ）に模式的な一部断面図を示すように、試料１０を、ヒュ−レット・パッカード社製のパラメータアナライザーの試料台２０上に載置し、真空吸引装置を用いて、試料１０を試料台２０に密着させた。尚、導電性高分子材料が含浸されていない部分１３と試料台２０とが接している。
【００７３】
次いで、パラメータアナライザーに備えられた２本の針状のマニュアルプローバー２１（タングステン製）を、試料１０の導電性高分子材料が含浸されている部分１２に接触させた（図３の（Ｃ）の模式的な一部断面図を参照）。この状態は、試料台２０をゲート電極、２本の針状のマニュアルプローバー２１をソース／ドレイン電極としたＦＥＴとみなすことができる。尚、２本の針状のマニュアルプローバー２１の間隔を１ｍｍ乃至２ｍｍとした。
【００７４】
図３の（Ｃ）に示す状態を保持しつつ、試料台２０にゲート電圧に相当する電圧ＶGを印加しながら、２本の針状のマニュアルプローバー２１の間に電圧ＶS-Dを印加して、２本の針状のマニュアルプローバー２１の間を流れる電流ＩS-Dを測定した。尚、絶縁性マトリクス層１１を、トレーシングペーパー、クリーンペーパー、フェルト、コットン、バルサシート、及び、非木材パルプから構成した。電圧ＶG（ゲート電圧に相当する）を４０ボルトから−４０ボルトまで５ボルト刻みで変化させたところ、２本の針状のマニュアルプローバー２１の間を流れる電流（ソース領域とドレイン領域との間を流れる電流に相当する）ＩS-Dが大きく変調された。尚、ＶGが負の場合にチャネルが閉じているので、これらの試料はＮ型的挙動を示していると考えることができる。
【実施例２】
【００７５】
実施例１においては、導電性高分子材料が含浸されている部分１２が何らパターン化されていない状態とした。一方、実施例２においては、導電性高分子材料が含浸されている部分をパターン化された状態とした。
【００７６】
具体的には、実施例２においては、富士ゼロックスオフィスサプライ株式会社の普通紙コピー用紙を使用し、図４の（Ａ）に模式的な平面図に示すようなパターン３０を、レーザプリンターを用いて普通紙コピー用紙（絶縁性マトリクス層１１に相当する）に印刷した。パターン３０とパターン３０との間の隙間３１を３ポイントに相当する間隔とした。そして、普通紙コピー用紙のこの隙間３１の部分にのみ、片面からＰＥＤＯＴ／ＰＳＳ水溶液を市販の筆を用いて塗布、浸透させ、次いで、自然乾燥させた。尚、図４の（Ａ）の矢印Ｂ−Ｂに沿った模式的な一部断面図を図４の（Ｂ）に示す。
【００７７】
図４の（Ｂ）に示すように、普通紙コピー用紙から成る絶縁性マトリクス層１１の隙間３１の部分にあっては、その厚さ方向に、導電性高分子材料が含浸されている部分１２と、導電性高分子材料が含浸されていない部分１３とが存在していた。パターン３０で覆われた絶縁性マトリクス層１１の部分１４には、導電性高分子材料は含浸されていない。
【００７８】
こうして得られた試料に基づき、実施例１と同じ方法にて、隙間３１の導電性高分子材料が含浸されている部分１２に２本の針状のマニュアルプローバー２１を当て、電圧ＶGを印加しながら、２本の針状のマニュアルプローバー２１の間に電圧ＶS-Dを印加して（図４の（Ｃ）の模式的な平面図を参照）、２本の針状のマニュアルプローバー２１の間を流れる電流ＩS-Dを測定した。電圧ＶG（ゲート電圧に相当する）を４０ボルトから−４０ボルトまで５ボルト刻みで変化させたところ、２本の針状のマニュアルプローバー２１の間を流れる電流（ソース領域とドレイン領域との間を流れる電流に相当する）ＩS-Dが大きく変調された。尚、ＶGが負の場合にチャネルが閉じているので、これらの試料はＮ型的挙動を示していると考えることができる。
【実施例３】
【００７９】
実施例３は、本発明の第１の態様に係るＦＥＴ、及び、本発明の第１の態様に係るＦＥＴの製造方法に関する。
【００８０】
図５の（Ａ）に模式的な一部断面図を示すように、実施例３におけるＦＥＴ４０は、半導体層６３に形成されたソース／ドレイン領域６５及びチャネル形成領域６４、並びに、ゲート絶縁層６２を介して、チャネル形成領域６４に対向して設けられたゲート電極６０を有する。そして、半導体層６３及びゲート絶縁層６２を構成する１層の絶縁性マトリクス層５０を備え、半導体層６３を構成する絶縁性マトリクス層の部分５１には導電性高分子材料が含浸されている。尚、絶縁性マトリクス層５０は、多孔質有機絶縁材料から成り、あるいは又、紙、布、若しくは、木材から成る。また、導電性高分子材料は、ＰＥＤＯＴ／ＰＳＳから成る。ゲート絶縁層６２を構成する絶縁性マトリクス層の部分５２には導電性高分子材料は含浸されていない。
【００８１】
このようなＦＥＴ４０は、以下の方法で作製することができる。即ち、例えば、絶縁性マトリクス層５０を準備し、ＰＥＤＯＴ／ＰＳＳ水溶液を絶縁性マトリクス層５０の一方の表面（第１面）から含浸させ、乾燥させる。これによって、半導体層６３を構成する絶縁性マトリクス層の部分５１に導電性高分子材料を含浸させることができる。その後、絶縁性マトリクス層５０の一方の表面（第１面）の上にスクリーン印刷法で金（Ａｕ）ペーストを印刷することでソース／ドレイン電極６１を形成し、絶縁性マトリクス層５０の他方の表面（第２面）の上にスクリーン印刷法で金（Ａｕ）ペーストを印刷することでゲート電極６０を形成する。尚、ソース／ドレイン電極６１とゲート電極６０の形成手順を逆にしてもよい。また、ＰＥＤＯＴ／ＰＳＳ水溶液を絶縁性マトリクス層５０の一方の表面（第１面）から含浸させる前に、絶縁性マトリクス層５０の他方の表面（第２１面）にゲート電極６０を予め形成しておいてもよい。
【００８２】
代替的に、ゲート絶縁層６２を構成する絶縁性マトリクス層の部分５２に絶縁性高分子材料が含浸されていてもよい。このようなＦＥＴ４０は、半導体層６３を構成すべき絶縁性マトリクス層の部分５１に導電性高分子材料を含浸させた後に、ゲート絶縁層６２を構成すべき絶縁性マトリクス層の部分５２に絶縁性高分子材料を含浸させることによって得ることができる。そして、この場合、（１）半導体層６３を構成すべき絶縁性マトリクス層の部分５１に導電性高分子材料を含浸させる前に、ゲート電極６０を形成してもよいし、（２）半導体層６３を構成すべき絶縁性マトリクス層の部分５１に導電性高分子材料を含浸させた後に、ゲート電極６０を形成し、次いで、ゲート絶縁層６２を構成すべき絶縁性マトリクス層の部分５２に絶縁性高分子材料を含浸させてもよいし、あるいは又、（３）ゲート絶縁層６２を構成すべき絶縁性マトリクス層の部分５２に絶縁性高分子材料を含浸させた後に、ゲート電極６０を形成してもよい。
【００８３】
更には、これらの場合、ソース／ドレイン領域６５にソース／ドレイン電極６１を形成することが望ましいが、これらのソース／ドレイン電極６１の形成は、上記（１）及び（２）の場合、半導体層６３を構成すべき絶縁性マトリクス層の部分５１に導電性高分子材料を含浸させた後に行えばよいし、上記（３）の場合、ゲート絶縁層６２を構成すべき絶縁性マトリクス層の部分５２に絶縁性高分子材料を含浸させた後であって、ゲート電極６０を形成する前、若しくは、ゲート電極６０を形成した後に行えばよい。
【００８４】
あるいは又、ゲート絶縁層６２を構成すべき絶縁性マトリクス層の部分５２に上述の材料から成る絶縁性高分子材料を含浸させた後に、半導体層６３を構成すべき絶縁性マトリクス層５０の部分５１に導電性高分子材料を含浸させることによって得ることができる。そして、この場合、（１）ゲート絶縁層６２を構成すべき絶縁性マトリクス層の部分５２に絶縁性高分子材料を含浸させる前に、ゲート電極６０を形成してもよいし、（２）ゲート絶縁層６２を構成すべき絶縁性マトリクス層の部分５２に絶縁性高分子材料を含浸させた後に、ゲート電極６０を形成し、次いで、半導体層６３を構成すべき絶縁性マトリクス層の部分５１に導電性高分子材料を含浸させてもよいし、あるいは又、（３）半導体層６３を構成すべき絶縁性マトリクス層の部分５１に導電性高分子材料を含浸させた後に、ゲート電極６０を形成してもよい。
【００８５】
更には、これらの場合、ソース／ドレイン領域６５にソース／ドレイン電極６１を形成するが、これらのソース／ドレイン電極６１の形成は、上記（１）及び（２）の場合、半導体層６３を構成すべき絶縁性マトリクス層の部分５１に導電性高分子材料を含浸させた後に行えばよいし、上記（３）の場合、半導体層６３を構成すべき絶縁性マトリクス層の部分５１に導電性高分子材料を含浸させた後であって、ゲート電極６０を形成する前、若しくは、ゲート電極６０を形成した後に行えばよい。
【実施例４】
【００８６】
実施例４は、本発明の第２の態様に係るＦＥＴ、及び、本発明の第２の態様に係るＦＥＴの製造方法に関する。
【００８７】
図５の（Ｂ）に模式的な一部断面図を示すように、実施例４におけるＦＥＴ４０Ａは、半導体層６３に形成されたソース／ドレイン領域６５及びチャネル形成領域６４、並びに、ゲート絶縁層６２を介して、チャネル形成領域６４に対向して設けられたゲート電極６０を有する。そして、半導体層６３及びゲート絶縁層６２を構成する２層積層構造を有する絶縁性マトリクス層７０を備え、半導体層６３を構成する絶縁性マトリクス層７０の第１層目７１には導電性高分子材料が含浸されており、絶縁性マトリクス層７０の第２層目７２によってゲート絶縁層６２が構成されている。尚、２層積層構造を有する絶縁性マトリクス層７０は、多孔質有機絶縁材料から成り、あるいは又、紙、布、若しくは、木材から成る。また、導電性高分子材料は、ＰＥＤＯＴ／ＰＳＳから成る。絶縁性マトリクス層７０の第２層目７２には絶縁性高分子材料が含浸されている。場合によっては、絶縁性マトリクス層７０の第２層目７２には絶縁性高分子材料が含浸されていなくともよい。
【００８８】
このようなＦＥＴ４０Ａは、以下の方法で作製することができる。即ち、例えば、絶縁性マトリクス層７０の第２層目７２を準備し、絶縁性高分子材料を溶解した溶液を絶縁性マトリクス層７０の第２層目７２の他方の表面（第２面）から含浸させ、乾燥させる。一方、一方の表面（第１面）に接着剤層が形成された絶縁性マトリクス層７０の第１層目７１を準備し、ＰＥＤＯＴ／ＰＳＳ水溶液を絶縁性マトリクス層７０の第１層目７１の他方の表面（第２面）から含浸させ、乾燥させる。次いで、絶縁性マトリクス層７０の第１層目７１の一方の表面（第１面）と、絶縁性マトリクス層７０の第２層目７２の他方の面（第２面）とを張り合わせる。これによって、導電性高分子材料が含浸された絶縁性マトリクス層７０の第１層目７１と、絶縁性高分子材料が含浸された絶縁性マトリクス層７０の第２層目７２とを積層することができる。その後、絶縁性マトリクス層７０の第１層目７１の他方の表面（第２面）の上に、スクリーン印刷法で金（Ａｕ）ペーストを印刷することでソース／ドレイン電極６１を形成し、絶縁性マトリクス層７０の第２層目７２の一方の表面（第１面）の上に、スクリーン印刷法で金（Ａｕ）ペーストを印刷することでゲート電極６０を形成する。尚、ソース／ドレイン電極６１とゲート電極６０の形成手順を逆にしてもよい。また、絶縁性マトリクス層７０の第１層目７１と絶縁性マトリクス層７０の第２層目７２とを積層する前に、絶縁性マトリクス層７０の第２層目７２の一方の表面（第１面）の上にゲート電極６０を形成してもよい。更には、絶縁性マトリクス層７０の第１層目７１と絶縁性マトリクス層７０の第２層目７２とを積層する前に、絶縁性マトリクス層７０の第１層目７１の他方の表面（第２面）の上にソース／ドレイン電極６１を形成してもよい。
【実施例５】
【００８９】
実施例５は、本発明の第３の態様に係るＦＥＴ、及び、本発明の第３の態様に係るＦＥＴの製造方法に関する。
【００９０】
図６の（Ａ）に模式的な一部断面図を示すように、実施例５におけるＦＥＴ４０Ｂは、半導体層６３に形成されたソース／ドレイン領域６５及びチャネル形成領域６４、並びに、ゲート絶縁層６２を介して、チャネル形成領域６４に対向して設けられたゲート電極６０を有する。そして、絶縁性マトリクス層８０と絶縁性高分子材料層８２との積層構造を備え、絶縁性高分子材料層８２によってゲート絶縁層６２が構成され、半導体層６３を構成する絶縁性マトリクス層８０には導電性高分子材料が含浸されている。尚、絶縁性マトリクス層８０は、多孔質有機絶縁材料から成り、あるいは又、紙、布、若しくは、木材から成る。また、導電性高分子材料は、ＰＥＤＯＴ／ＰＳＳから成る。
【００９１】
このようなＦＥＴ４０Ｂは、以下の方法で作製することができる。即ち、絶縁性マトリクス層８０と絶縁性高分子材料層８２との積層構造を準備し、ＰＥＤＯＴ／ＰＳＳ水溶液を絶縁性マトリクス層８０の表面から含浸させ、乾燥させる。その後、絶縁性マトリクス層８０と絶縁性高分子材料層８２との積層構造上に、例えば、金（Ａｕ）から成るゲート電極６０を形成し、更には、ＰＥＤＯＴ／ＰＳＳが含浸された絶縁性マトリクス層８０上に、スクリーン印刷法で金（Ａｕ）ペーストを印刷することでソース／ドレイン電極６１を形成する。尚、ソース／ドレイン電極６１とゲート電極６０の形成手順を逆にしてもよい。あるいは又、半導体層６３を構成すべき絶縁性マトリクス層８０に導電性高分子材料を含浸させる前に、ゲート電極６０を形成してもよい。
【００９２】
代替的に、絶縁性マトリクス層８０に導電性高分子材料を含浸する前に、絶縁性マトリクス層８０と絶縁性高分子材料層８２とを積層してもよい。そして、この場合、（１）絶縁性マトリクス層８０と絶縁性高分子材料層８２とを積層した後に、ゲート電極６０を形成し、次いで、半導体層６３を構成すべき絶縁性マトリクス層８０に導電性高分子材料を含浸してもよいし、あるいは又、（２）半導体層６３を構成すべき絶縁性マトリクス層８０に導電性高分子材料を含浸させた後に、ゲート電極６０を形成してもよい。更には、ソース／ドレイン電極６１の形成は、上記（１）の場合、半導体層６３を構成すべき絶縁性マトリクス層８０に導電性高分子材料を含浸させた後に行えばよいし、上記（２）の場合、半導体層６３を構成すべき絶縁性マトリクス層８０に導電性高分子材料を含浸させた後であって、ゲート電極６０を形成する前、若しくは、ゲート電極６０を形成した後に行えばよい。
【００９３】
あるいは又、絶縁性マトリクス層８０に導電性高分子材料を含浸した後に、絶縁性マトリクス層８０と絶縁性高分子材料層８２とを積層してもよい。そして、この場合、ソース／ドレイン電極６１の形成は、絶縁性マトリクス層８０と絶縁性高分子材料層８２とを積層した後であって、ゲート電極６０を形成する前、若しくは、ゲート電極６０を形成した後に行えばよい。
【実施例６】
【００９４】
実施例６は、本発明の第４の態様に係るＦＥＴ、及び、本発明の第４の態様に係るＦＥＴの製造方法に関する。
【００９５】
図６の（Ｂ）に模式的な一部断面図を示すように、実施例６におけるＦＥＴ４０Ｃは、半導体層６３に形成されたソース／ドレイン領域６５及びチャネル形成領域６４、並びに、ゲート絶縁層６２を介して、チャネル形成領域６４に対向して設けられたゲート電極６０を有する。そして、絶縁性マトリクス層９０と、絶縁性マトリクス層９０の一方の表面に転写・定着された絶縁材料層９２との積層構造を備え、絶縁材料層９２によってゲート絶縁層６２が構成され、半導体層６３を構成する絶縁性マトリクス層９０には導電性高分子材料が含浸されている。尚、絶縁性マトリクス層９０は、多孔質有機絶縁材料から成り、あるいは又、紙、布、若しくは、木材から成る。また、導電性高分子材料は、ＰＥＤＯＴ／ＰＳＳから成る。更には、絶縁材料層９２は、より具体的には、例えば、乾式間接静電複写機において使用される、トナー粒子、バインダー、帯電制御剤等から構成されたトナーから成る。
【００９６】
このようなＦＥＴ４０Ｃは、以下の方法で作製することができる。即ち、乾式間接静電複写機を使用して、例えば普通紙コピー用紙から成る絶縁性マトリクス層９０の一方の表面に絶縁材料層９２を転写・定着する。絶縁材料層９２のパターンは、例えば、ゲート絶縁層６２のパターンと一致させればよいが、このようなパターンに限定するものではない。その後、半導体層６３を構成すべき絶縁性マトリクス層９０に導電性高分子材料を含浸させ、乾燥させる。次に、絶縁性マトリクス層９０と絶縁材料層９２との積層構造上に、例えば、金（Ａｕ）から成るゲート電極６０を形成し、更には、ＰＥＤＯＴ／ＰＳＳが含浸された絶縁性マトリクス層９０上に、スクリーン印刷法で金（Ａｕ）ペーストを印刷することでソース／ドレイン電極６１を形成する。尚、半導体層６３を構成すべき絶縁性マトリクス層９０に導電性高分子材料を含浸させる前に、ゲート電極６０を形成してもよい。
【００９７】
以上、本発明を、好ましい実施例に基づき説明したが、本発明はこれらに限定されるものではない。ＦＥＴの構造、製造方法は例示であり、適宜変更することができる。実施例にて説明したＦＥＴにあっては、ゲート電極が形成された面と、ソース／ドレイン電極が形成された面とは異なる面としたが、同じ面にこれらの電極を形成してもよい。また、例えば、図７に模式的な一部断面図を示すように、実施例５において、絶縁性マトリクス層８０の表面に、絶縁性高分子材料層８２Ａが形成された構造を採用することができる。
【図面の簡単な説明】
【００９８】
【図１】図１は、本発明における使用に適した導電性高分子材料の構造式を例示したものである。
【図２】図２は、本発明における使用に適した導電性高分子材料の構造式を例示したものである。
【図３】図３の（Ａ）は、実施例１にて得られた試料の模式的な一部断面図であり、図３の（Ｂ）は、係る試料を試料台に載置した状態を模式的に示す一部断面図であり、図３の（Ｃ）は、係る試料の特性を測定している状態を模式的に示す一部断面図である。
【図４】図４の（Ａ）は、実施例２にて得られた試料の模式図であり、図４の（Ｂ）は、実施例２にて得られた試料の図４の（Ａ）の矢印Ｂ−Ｂに沿った模式的な一部断面図であり、図４の（Ｃ）は、係る試料の特性を測定している状態を模式的に示す図である。
【図５】図５の（Ａ）及び（Ｂ）は、実施例３及び実施例４の電界効果型トランジスタの模式的な一部断面図である。
【図６】図６の（Ａ）及び（Ｂ）は、実施例５及び実施例６の電界効果型トランジスタの模式的な一部断面図である。
【図７】図７は、実施例５の電界効果型トランジスタの変形例の模式的な一部断面図である。
【符号の説明】
【００９９】
１０・・・試料、１１・・・絶縁性マトリクス層、１２・・・絶縁性マトリクス層の導電性高分子材料が含浸されている部分、１３，１４・・・絶縁性マトリクス層の導電性高分子材料が含浸されていない部分、２０・・・試料台、２１・・・マニュアルプローバー、３０・・・パターン、３１・・・パターンとパターンとの間の隙間、４０，４０Ａ，４０Ｂ，４０Ｃ・・・電界効果型トランジスタ（ＦＥＴ）、５０，７０，８０，９０・・・絶縁性マトリクス層、５１・・・半導体層を構成する絶縁性マトリクス層の部分、５２・・・ゲート絶縁層を構成する絶縁性マトリクス層の部分、６０・・・ゲート電極、６１・・・ソース／ドレイン電極、６２・・・ゲート絶縁層、６３・・・半導体層、６４・・・チャネル形成領域、６５・・・ソース／ドレイン領域、７１・・・絶縁性マトリクス層の第１層目、７２・・・絶縁性マトリクス層の第２層目、８２，８２Ａ・・・絶縁性高分子材料層、９２・・・絶縁材料層
【図１】
2005123497.tif 000004
【図２】
2005123497.tif 000005
【図３】
2005123497.tif 000006
【図４】
2005123497.tif 000007
【図５】
2005123497.tif 000008
【図６】
2005123497.tif 000009
【図７】
2005123497.tif 000010