(57)【要約】      （修正有）【課題】薄型化、高密度実装が可能で、製造プロセスが簡単な半導体装置を提供する。【解決手段】半導体装置は、基板１０を有し、この基板１０には、凹部１１が形成されている。凹部１１を含む基板１０の裏面は、絶縁膜１２で被覆され、この絶縁膜１２上に、配線１３、複数のパッド及び複数のポストが形成されている。これらのパッドとポストが、配線１３により接続されている。パッド及びポストを除いた基板裏面の全体は、絶縁膜１６で被覆されている。ポスト上には、半田ボール等の外部端子１７が形成されている。凹部１１内のパッドにはチップ２０が固着され、更に、このチップ２０に、接着剤３０によってチップ４０が接着されている。各チップ２０，４０は、外部端子が、絶縁被覆された内部電極から再配線により面配置されたウエハレベルのチップサイズパッケージ（ＷＣＳＰ）により構成されている。【選択図】図１
2005079489.tif 000002
【特許請求の範囲】
【請求項１】
対向する第１及び第２の面を有し、前記第１の面から前記第２の面の方向へ窪んだ凹部が形成され、前記凹部を含む前記第１の面が絶縁膜で被覆された基板と、
前記凹部の底面の前記絶縁膜上に形成されたパッドと、
前記第１の面における前記凹部の周囲の前記絶縁膜上に形成された第１の外部端子と、
前記第１の面の前記絶縁膜上に形成され、前記パッドと前記第１の外部端子とを電気的に接続する配線と、
第２の外部端子が形成された第３の面と、前記第３の面に対向する第４の面とを有し、前記凹部内に収容されて前記第２の外部端子が前記パッドと電気的に接続された第１の半導体素子と、
第３の外部端子が形成された第５の面と、前記第５の面に対向する第６の面とを有し、前記凹部内に収容されて前記第６の面が前記第１の半導体素子の前記第４の面と接着された第２の半導体素子と、
を備えたことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記基板は、金属製であることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記第３の外部端子は、前記第１の外部端子と同一の高さに設けられていることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記基板の凹部内に段部が形成され、
前記第２の半導体素子は、前記凹部内に収容されて前記第６の面が前記第４の面及び前記段部に固着され、且つ前記第３の外部端子が前記第１の外部端子と同一の高さに設けられたことを特徴とする半導体装置。
【請求項５】
対向する第１及び第２の面を有し、前記第１の面に所定寸法の凹部が形成された絶縁性の基板と、
前記凹部の底面に形成されたパッドと、
前記第１の面における前記凹部の周囲に形成された第１の外部端子と、
前記基板に形成され、前記パッドと前記第１の外部端子とを電気的に接続する配線と、
第２の外部端子が形成された第３の面と、前記第３の面に対向する第４の面とを有し、前記凹部内に収容されて前記第２の外部端子が前記パッドに固着された第１の半導体素子と、
第３の外部端子が形成された第５の面と、前記第５の面に対向する第６の面とを有し、前記凹部内に収容されて前記第６の面が前記第４の面に固着され、且つ前記第３の外部端子が前記第１の外部端子と同一の高さに設けられた第２の半導体素子と、
を備えたことを特徴とする半導体装置。
【請求項６】
対向する第１及び第２の面を有し、前記第１の面に所定寸法の凹部が形成された絶縁性の基板と、
前記凹部の底面に形成されたパッドと、
前記第１の面における前記凹部の周囲に形成された第１の内部接続端子と、
前記第１の面における前記第１の内部接続端子の外側に形成された第１の外部端子と、
前記基板に形成され、前記パッドと第１の内部接続端子及び前記第１の外部端子とを電気的に接続する配線と、
第２の外部端子が形成された第３の面と、前記第３の面に対向する第４の面とを有し、前記凹部内に収容されて前記第２の外部端子が前記パッドに固着された第１の半導体素子と、
第３の外部端子が形成されると共に前記第３の外部端子の外側の外縁付近に第２の内部接続端子が形成された第５の面と、前記第５の面に対向する第６の面とを有し、前記凹部内に収容されて前記第６の面が前記第４の面に固着され、且つ前記第２の内部接続端子が前記第１の内部接続端子に電気的に接続されると共に、前記第３の外部端子が前記第１の外部端子と同一の高さに設けられた第２の半導体素子と、
を備えたことを特徴とする半導体装置。
【請求項７】
請求項５記載の半導体装置において、
前記配線は、前記凹部の底面に形成されて前記パッドに電気的に接続された第１の配線本体と、前記第１の面における前記凹部の周囲に形成されて前記第１の外部端子に電気的に接続された第２の配線本体と、前記基板を貫通して前記第１の配線本体と前記第２の配線本体とを電気的に接続するスルーホールと、により構成されていることを特徴とする半導体装置。
【請求項８】
請求項６記載の半導体装置において、
前記配線は、前記凹部の底面に形成されて前記パッドに電気的に接続された第１の配線本体と、前記第１の面における前記凹部の周囲に形成されて前記第１の内部接続端子及び前記第１の外部端子に電気的に接続された第２の配線本体と、前記基板を貫通して前記第１の配線本体と前記第２の配線本体とを電気的に接続するスルーホールと、により構成されていることを特徴とする半導体装置。
【請求項９】
請求項５〜８のいずれか１項に記載の半導体装置において、
前記基板は、絶縁性の第１の基板本体と、前記凹部を構成する開口部が貫通形成されて前記第１の基板本体の裏面に固着された絶縁性の第２の基板本体と、より構成されていることを特徴とする半導体装置。
【請求項１０】
請求項５〜９のいずれか１項に記載の半導体装置において、
前記凹部の壁面と前記第１及び第２の半導体素子との間隙部は、封止体で封止されていることを特徴とする半導体装置。
【請求項１１】
請求項５〜１０のいずれか１項に記載の半導体装置において、
前記基板の第２の面には、放熱板が固着されていることを特徴とする半導体装置。
【請求項１２】
請求項１〜１１のいずれか１項に記載の半導体装置において、
前記第１の半導体素子は、前記第２の外部端子が、絶縁被覆された内部電極から再配線により面配置されたウエハレベルのチップサイズパッケージにより構成され、
前記第２の半導体素子は、前記第３の外部端子が、絶縁被覆された内部電極から再配線により面配置されたウエハレベルのチップサイズパッケージにより構成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、薄型化、高密度実装可能で、製造プロセスが簡単な半導体装置に関するものである。
【背景技術】
【０００２】
従来、高密度実装可能な半導体装置として、１つのパッケージ内に複数のチップを実装したマルチチップパッケージ（Multi-Chip-Package、以下「ＭＣＰ」という。）構造のものが知られている。
【０００３】
例えば、２チップ積層タイプのＭＣＰにおいて、チップサイズが同一もしくは同一に近い２チップを積層する場合、基板上に接着剤で下チップを固定し、この下チップ上に接着剤でシリコン片、テープ等のスペーサを固定し、該下チップから基板上のボンディングポストへ、ワイヤボンディング方式でワイヤの配線を行う。次に、スペーサ上に接着剤で上チップを固定し、この上チップから基板上のボンディングポストへ、ワイヤボンディング方式でワイヤの配線を行う。そして、下チップ、上チップ及びワイヤ配線を樹脂で封止した後、基板裏面に外部端子を取り付けている。
【０００４】
ところが、このようなＭＣＰでは、スペーサを使用しているので、３チップ積層構造になり、パッケージ全体の厚さが厚くなるばかりか、組立工程が増えて材料コストや組立コストが増加する等といった欠点がある。
【０００５】
そこで、このような欠点を解決したＭＣＰ構造の半導体装置として、例えば、次のような特許文献１に記載されるものがあった。
【特許文献１】特開２００２−１２４６２５号公報
【０００６】
この特許文献１の半導体装置では、基板に、表面から裏面に至る開口部が形成され、この開口部内に、表面を下にした下チップが収容されている。下チップの裏面上には、例えば、この下チップと同一もしくは同一に近い上チップの裏面が固着されている。上チップから基板表面上のボンディングポストへワイヤボンディング方式でワイヤの配線が行われ、上チップとワイヤが樹脂で封止されている。基板裏面上には端子が設けられ、この端子がスルーホールを介して表面側のボンディングポストと電気的に接続されている。
【０００７】
このようなＭＣＰでは、チップサイズが同一もしくは同一に近いチップを、スペーサを用いずに２チップ積層を可能にしているので、上記の欠点を解決できる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の上記特許文献１のような半導体装置では、次のような課題があった。
【０００９】
上チップと基板とは、ワイヤにより電気的に接続する構成になっているので、このワイヤボンディング作業に手数を要する。しかも、上下方向に屈曲して弛んだワイヤ部分等を保護するために、このワイヤ及び上チップを樹脂で封止する構成になっているので、そのワイヤ部分等の高さ分だけパッケージの厚さが厚くなり、又、樹脂封止のために金型を使用しなければならないので、封止作業に手数を要するといった課題があった。
【００１０】
本発明は、前記従来技術の課題を解決し、薄型化、高密度実装が可能で、製造プロセスが簡単な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、本発明の内の請求項１に係る発明の半導体装置では、基板と、パッドと、第１の外部端子と、配線と、第１の半導体素子（以下「チップ」という。）と、第２のチップとを備えている。
【００１２】
前記基板は、対向する第１及び第２の面を有し、前記第１の面から前記第２の面の方向へ窪んだ凹部が形成され、前記凹部を含む前記第１の面が絶縁膜で被覆されている。前記パッドは、前記凹部の底面の前記絶縁膜上に形成されている。前記第１の外部端子は、前記第１の面における前記凹部の周囲の前記絶縁膜上に形成されている。前記配線は、前記第１の面の前記絶縁膜上に形成され、前記パッドと前記第１の外部端子とを電気的に接続している。
【００１３】
前記第１のチップは、第２の外部端子が形成された第３の面と、前記第３の面に対向する第４の面とを有し、前記凹部内に収容されて前記第２の外部端子が前記パッドと電気的に接続されている。更に、前記第２のチップは、第３の外部端子が形成された第５の面と、前記第５の面に対向する第６の面とを有し、前記凹部内に収容されて前記第６の面が前記第１のチップの前記第４の面と接着されている。
【００１４】
請求項２に係る発明の半導体装置では、請求項１記載の半導体装置において、前記基板は、金属製である。
【００１５】
請求項３に係る発明の半導体装置では、請求項１記載の半導体装置において、前記第３の外部端子は、前記第１の外部端子と同一の高さに設けられている。
【００１６】
請求項４に係る発明の半導体装置では、請求項１〜３のいずれか１項に記載の半導体装置において、前記基板の凹部内に段部が形成され、前記第２のチップは、前記凹部内に収容されて前記第６の面が前記第４の面及び前記段部に固着され、且つ前記第３の外部端子が前記第１の外部端子と同一の高さに設けられている。
【００１７】
請求項５に係る発明の半導体装置では、絶縁性の基板と、パッドと、第１の外部端子と、配線と、第１のチップと、第２のチップとを備えている。
【００１８】
前記絶縁性の基板は、対向する第１及び第２の面を有し、前記第１の面に所定寸法の凹部が形成されている。前記パッドは、前記凹部の底面に形成されている。前記第１の外部端子は、前記第１の面における前記凹部の周囲に形成されている。前記配線は、前記基板に形成され、前記パッドと前記第１の外部端子とを電気的に接続している。
【００１９】
前記第１のチップは、第２の外部端子が形成された第３の面と、前記第３の面に対向する第４の面とを有し、前記凹部内に収容されて前記第２の外部端子が前記パッドに固着されている。更に、前記第２のチップは、第３の外部端子が形成された第５の面と、前記第５の面に対向する第６の面とを有し、前記凹部内に収容されて前記第６の面が前記第４の面に固着され、且つ前記第３の外部端子が前記第１の外部端子と同一の高さに設けられている。
【００２０】
請求項６に係る発明の半導体装置では、絶縁性の基板と、パッドと、第１の内部接続端子と、第１の外部端子と、配線と、第１のチップと、第２のチップとを備えている。
【００２１】
前記パッドは、対向する第１及び第２の面を有し、前記第１の面に所定寸法の凹部が形成されている。前記パッドは、前記凹部の底面に形成されている。前記第１の内部接続端子は、前記第１の面における前記凹部の周囲に形成されている。前記第１の外部端子は、前記第１の面における前記第１の内部接続端子の外側に形成されている。前記配線は、前記基板に形成され、前記パッドと第１の内部接続端子及び前記第１の外部端子とを電気的に接続している。
【００２２】
前記第１のチップは、第２の外部端子が形成された第３の面と、前記第３の面に対向する第４の面とを有し、前記凹部内に収容されて前記第２の外部端子が前記パッドに固着されている。更に、前記第２のチップは、第３の外部端子が形成されると共に前記第３の外部端子の外側の外縁付近に第２の内部接続端子が形成された第５の面と、前記第５の面に対向する第６の面とを有し、前記凹部内に収容されて前記第６の面が前記第４の面に固着され、且つ前記第２の内部接続端子が前記第１の内部接続端子に電気的に接続されると共に、前記第３の外部端子が前記第１の外部端子と同一の高さに設けられている。
【００２３】
請求項７に係る発明の半導体装置では、請求項５記載の半導体装置において、前記配線は、前記凹部の底面に形成されて前記パッドに電気的に接続された第１の配線本体と、前記第１の面における前記凹部の周囲に形成されて前記第１の外部端子に電気的に接続された第２の配線本体と、前記基板を貫通して前記第１の配線本体と前記第２の配線本体とを電気的に接続するスルーホールとにより構成されている。
【００２４】
請求項８に係る発明の半導体装置では、請求項６記載の半導体装置において、前記配線は、前記凹部の底面に形成されて前記パッドに電気的に接続された第１の配線本体と、前記第１の面における前記凹部の周囲に形成されて前記第１の内部接続端子及び前記第１の外部端子に電気的に接続された第２の配線本体と、前記基板を貫通して前記第１の配線本体と前記第２の配線本体とを電気的に接続するスルーホールとにより構成されている。
【００２５】
請求項９に係る発明の半導体装置では、請求項５〜８のいずれか１項に記載の半導体装置において、前記基板は、絶縁性の第１の基板本体と、前記凹部を構成する開口部が貫通形成されて前記第１の基板本体の裏面に固着された絶縁性の第２の基板本体とにより構成されている。
【００２６】
請求項１０に係る発明の半導体装置では、請求項５〜９のいずれか１項に記載の半導体装置において、前記凹部の壁面と前記第１及び第２の半導体素子との間隙部は、封止体で封止されている。
【００２７】
請求項１１に係る発明の半導体装置では、請求項５〜１０のいずれか１項に記載の半導体装置において、前記基板の第２の面には、放熱板が固着されている。
【００２８】
請求項１２に係る発明の半導体装置では、請求項１〜１１のいずれか１項に記載の半導体装置において、前記第１のチップは、前記第２の外部端子が、絶縁被覆された内部電極から再配線により面配置されたウエハレベルのチップサイズパッケージ（以下「ＷＣＳＰ」という。）により構成され、前記第２のチップは、前記第３の外部端子が、絶縁被覆された内部電極から再配線により面配置されたＷＣＳＰにより構成されている。
【発明の効果】
【００２９】
請求項１、２、３、１２に係る発明によれば、第１のチップの第２の外部端子を、金属製の基板の凹部内のパッドに固着し、この第１のチップの第４の面に、第２のチップの第６の面を固着する構成にしたので、薄型化及び高密度実装が可能になり、部品点数が少なくなって材料コストを削減でき、しかも、製造工程数が少なくなって生産性を向上できる。その上、チップから発生する熱が金属製の基板により放射され、放熱性が良くなってチップの熱的ダメージを減少できる。
【００３０】
請求項４に係る発明によれば、基板の凹部内に段部を形成し、この段部と第１のチップの第４の面とに、第２のチップの第６の面を固着したので、第１のチップの第２の外部端子と凹部内のパッドとの接続部にかかる応力を緩和でき、基板との接続強度を向上させることができる。
【００３１】
請求項５、７に係る発明によれば、第１のチップの第２の外部端子を、絶縁性の基板の凹部内のパッドに固着し、この第１のチップの第４の面に、第２のチップの第６の面を固着したので、薄型化及び高密度実装が可能になり、部品点数が少なくなって材料コストを削減でき、しかも、製造工程数が少なくなって生産性を向上できる。
【００３２】
請求項６、８に係る発明によれば、絶縁性の基板の凹部内に、第１及び第２のチップを積層状態で固着し、これらの第１及び第２のチップを、第１及び第２の内部接続端子を介して電気的に接続したので、機能上１チップの機能にすることが容易になり、高付加価値にすることができる。
【００３３】
請求項９に係る発明によれば、基板を第１及び第２の基板本体により構成したので、パッドや配線の形成が容易になる。
【００３４】
請求項１０に係る発明によれば、凹部の壁面と第１及び第２のチップとの間隙部を封止体で封止したので、第１のチップの第２の外部端子と凹部内のパッドとの接続部にかかる応力を緩和でき、基板との接続強度を向上させて接続信頼性の向上が図れる。
【００３５】
請求項１１に係る発明によれば、絶縁性の基板の第２の面に放熱板を固着したので、チップから発生する熱が放熱板により放射され、放熱性が良くなってチップの熱的ダメージを減少できる。
【発明を実施するための最良の形態】
【００３６】
第１の発明に係る半導体装置では、基板を有している。この基板は、対向する第１及び第２の面を有し、この第１の面から第２の面の方向へ窪んだ凹部が形成され、この凹部を含む第１の面が絶縁膜で被覆されている。基板の凹部底面の絶縁膜上にはパッドが形成され、更に、その凹部周囲の絶縁膜上に、第１の外部端子が形成されている。基板の第１の面の絶縁膜上には配線が形成され、この配線によって前記のパッドと第１の外部端子とが電気的に接続されている。
【００３７】
第１のチップは、第２の外部端子が形成された第３の面と、この第３の面に対向する第４の面とを有し、基板の凹部内に収容されてその第２の外部端子が該凹部内のパッドと電気的に接続されている。更に、第２のチップは、第３の外部端子が形成された第５の面と、この第５の面に対向する第６の面とを有し、基板の凹部内に収容されてその第６の面が第１のチップの第４の面と接着されている。
【００３８】
第２の発明に係る半導体装置では、絶縁性の基板を有している。この基板は、対向する第１及び第２の面を有し、この第１の面に所定寸法の凹部が形成されている。凹部の底面にはパッドが形成され、更に、その凹部周囲に第１の外部端子が形成されている。基板には配線が形成され、この配線によって前記のパッドと第１の外部端子とが電気的に接続されている。
【００３９】
第１のチップは、第２の外部端子が形成された第３の面と、この第３の面に対向する第４の面とを有し、基板の凹部内に収容されてその第２の外部端子が該凹部内のパッドに固着されている。第２のチップは、第３の外部端子が形成された第５の面と、この第５の面に対向する第６の面とを有し、基板の凹部内に収容されてその第６の面が第１のチップの第４の面に固着されている。第２のチップの第５の面には、第３の外部端子が基板側の第１の外部端子と同一の高さに設けられている。
【実施例１】
【００４０】
（構成）
図１（Ａ）、（Ｂ）は本発明の実施例１を示す半導体装置の構成図であり、同図（Ａ）は断面図、及び同図（Ｂ）は下面図（即ち、底面図）である。更に、図２は図１中の基板の下面図（即ち、底面図）、及び図３は図１中の部分拡大断面図である。
【００４１】
この半導体装置は、例えば、２チップ積層ＭＣＰ構造におけるボール・グリッド・アレイ（ Ball Grid Alley、以下「ＢＧＡ」という。）構造をしており、放熱性に優れるＣｕ（銅）、ＳＵＳ（ステンレス）等の金属製の基板１０を有している。基板１０は、対向する第１の面（例えば、裏面）及び第２の面（例えば、表面）を有し、この裏面から表面の方向へ窪んだ絞り加工等がされて凹部１１が形成されている。凹部１１を含む基板１０の裏面全体は、ポリイミド樹脂等の絶縁膜１２で被覆され、この絶縁膜１２上に、Ｃｕ等によって配線１３、複数の円形のパッド１４及び複数の円形のポスト１５が形成されている。複数のパッド１４は凹部１１の底面の絶縁膜１２上に配設され、この凹部１１の周囲の絶縁膜１２上に、複数のポスト１５が配設されている。各パッド１４及び各ポスト１５の表面には、Ｎｉ（ニッケル）及びＡｕ（金）等の鍍金が形成され、これらの複数のパッド１４と複数のポスト１５とが、絶縁膜１２上に形成された配線１３により、相互に電気的に接続されている。パッド１４及びポスト１５を除いた基板裏面の全体は、ポリイミド樹脂等の絶縁膜１６で被覆されている。各ポスト１５上には、半田ボール等の第１の外部端子１７がそれぞれ形成されている。
【００４２】
凹部１１内にはＢＧＡ構造の第１のチップ２０が収容され、このチップ２０がパッド１４に固着されている。チップ２０は、第３の面（例えば、表面）と、これに対向する第４の面（例えば、裏面）とを有し、この内部にメモリ、ロジック回路等の回路素子が内蔵されたＷＣＳＰにより構成されている。チップ２０の表面側には、凹部１１内の複数のパッド１４に対応して、Ｃｕ等で形成された複数の円形のポスト２１が配設され、これらのポスト２１が内部の回路素子に接続されている。複数のポスト２１を除くチップ表面の全体は、エポキシ樹脂等の封止体２２により封止されている。各ポスト２１上には、半田ボール等の第２の外部端子２３がそれぞれ設けられ、これらの外部端子２３が位置決めされて複数のパッド１４に固着されている。
【００４３】
第１のチップ２０の裏面には、熱硬化性の絶縁ペーストや熱可塑性の絶縁フィルム等の絶縁性の接着剤３０により、該チップ２０とサイズが同一もしくは同一に近いＢＧＡ構造の第２のチップ４０が固着されている。第２のチップ４０は、第５の面（例えば、表面）とこれに対向する第６の面（例えば、裏面）とを有し、第１のチップ２０と同様に、内部にメモリ、ロジック回路等の回路素子が内蔵されたＷＣＳＰにより構成されている。チップ４０の表面側には、Ｃｕ等で形成された複数の円形のポスト４１が配設され、これらのポスト４１が内部の回路素子に接続されている。複数のポスト４１を除くチップ表面の全体は、エポキシ樹脂等の封止体４２で封止され、それらの各ポスト４１上に、半田ボール等の第３の外部端子４３がそれぞれ設けられている。第３の外部端子４３は、第１の外部端子１７と同一の径で且つ同一の高さに設定されている。
【００４４】
（製造方法例）
図４（Ａ）〜（Ｉ）は、図１中のチップ（例えば、２０）の製造方法の例を示す製造工程図である。
【００４５】
図１の半導体装置を製造する場合、例えば、予めチップ２０，４０を次のような製造工程によって製造しておく。
【００４６】
図４（Ａ）において、例えば、シリコンウエハ５０に、拡散、ホトエッチング等によって回路素子を作り込むと共に、表面に多数の電極（例えば、Ａｌパッド）を形成し、図４（Ｂ）において、表面全体をポリイミド・コート等の絶縁膜５１で被覆する。図４（Ｃ）において、パッド再配置のために絶縁膜５１上に、Ｃｕ等で鍍金された再配線５２を形成する。この再配線５２は、所定箇所で、絶縁膜５１下の複数のパッドに電気的に接続されている。図４（Ｄ）において、再配線５２上に、Ｃｕ等によって所定の大きさの複数のバンプ状のポスト２１を形成する。
【００４７】
図４（Ｅ）において、ポスト２１を含む全面を、トランスファ方式を用いてエポキシ樹脂等の封止体２２で封止し、図４（Ｆ）において、ポスト２１が露出するまで研磨（グラインド）する。図４（Ｇ）において、露出した複数のポスト２１上に、半田ボール等の外部端子２３を形成し、ＢＧＡ構造にする。図４（Ｈ）において、プロービング工程によって良否を分類し、ダイシング工程によって各チップ２０を分割して個片化した後、図４（Ｉ）において、外観の検査をして良品のみを次工程で使用する。
【００４８】
このようなＷＣＳＰにより構成されるＢＧＡ構造のチップ２０，４０を用い、図１の半導体装置を例えば次のようにして製造する。
【００４９】
先ず、放熱性に優れるＣｕ等の金属製の基板１０の裏面全体に、この基板１０と完全に絶縁できるポリイミド樹脂等の絶縁膜１２を形成した後、例えば、複数箇所に、Ｃｕ等によって配線１３、凹部形成予定箇所の複数の円形パッド１４、及び凹部形成予定箇所の周囲の複数の円形ポスト１５を、それぞれ形成する。次に、複数箇所に形成された複数のパッド１４及び複数のポスト１５をそれぞれ除く基板裏面の全体に、ポリイミド樹脂等の絶縁膜１６を形成した後、それらのパッド１４及びポスト１５にＮｉ及びＡｕ等の鍍金を形成する。その後、基板１０における複数箇所の凹部形成予定箇所に、金型等で所定の寸法に絞り加工をして凹部１１をそれぞれ形成する。絞り加工寸法は、搭載されるチップ２０，４０の大きさ及び厚さにより適宜決定される。
【００５０】
基板１０の複数箇所を絞り加工した後、各チップ２０の表面側に設けられた半田ボール等の外部端子２３を位置決めして、各凹部１１内のパッド１４にそれぞれ固着し、電気的に接続する。次に、各チップ２０の裏面に、熱硬化性の絶縁ペーストや熱可塑性の絶縁フイルム等の絶縁性の接着剤３０をそれぞれ形成し、各チップ４０の裏面を接着する。各チップ４０の表面側に設けられた半田ボール等の外部端子４３は、基板１０側のポスト１５と同じ方向に向いている。その後、チップ４０側の外部端子４３と同一高さ及び同一径の複数の半田ボール等の外部端子１７を、基板１０の複数箇所に設けられた複数のポスト１５上にそれぞれ形成した後、基板１０の各チップ搭載箇所を切断して個片化すれば、図１のようなＢＧＡ構造の半導体装置が複数個得られる。
【００５１】
（動作）
第１のチップ２０の外部端子２３は、基板１０の裏面側のパッド１４、配線１３、及びポスト１５を介して外部端子１７に電気的に接続されている。そのため、基板１０側の外部端子１７及び第２のチップ４０側の外部端子４３を、回路基板等に搭載すれば、この回路基板等と第１及び第２のチップ２０，４０とが電気的に接続され、半導体装置が所定の動作を行う。
【００５２】
（効果）
この実施例１では、ＷＣＳＰ構成の２個のチップ２０，４０を金属製の基板１０に積層する構成にしたので、次の（１）〜（４）のような効果がある。
【００５３】
（１）  第１のチップ２０の外部端子２３を、基板１０の凹部１１内のパッド１４に固着し、この第１のチップ２０の裏面に、第２のチップ４０の裏面を接着剤３０で接着する構成にしたので、部品点数が少なくなって材料コストを削減できる。  
【００５４】
（２）  前記（１）と同様に、２個のチップ２０，４０を基板１０の凹部１１に搭載する構成にしたので、製造工程数が少なくなって生産性を向上できる。
【００５５】
（３）  ２個のチップ２０，４０を金属製の基板１０に搭載する構成にしたので、チップ２０，４０から発生する熱が金属製の基板１０により放射され、放熱性が良くなってチップ２０，４０の熱的ダメージを減少できる。
【００５６】
（４）  第１のチップ２０の表面側を基板１０の凹部１１内に固着し、この第１のチップ２０の裏面に、第２のチップ４０の裏面を接着剤３０で接着する構成にしたので、薄型化及び高密度実装が可能になる。
【実施例２】
【００５７】
（構成）
図５は、本発明の実施例２を示す半導体装置の断面図であり、実施例１を示す図１〜図４中の要素と共通の要素には共通の符号が付されている。
【００５８】
この半導体装置は、実施例１と同様に、２チップ積層ＭＣＰ構造においてＢＧＡ構造をしている。この半導体装置が実施例１の半導体装置と異なる点は、金属製基板１０の凹部１１内に段部１８が形成され、該凹部１１内に固着された第１のチップ２０よりもサイズの大きな第２のチップ４０の裏面が、該第１のチップ２０の裏面及び段部１８に接着剤３０，３１により接着されていることである。ここで、第１のチップ２０の裏面の高さと段部１８の高さとは、同一であり、更に、基板１０側の第１の外部端子１７と第２のチップ４０の表面側の第３の外部端子４３とは、同一の高さで且つ同一の径に設定されている。その他の構成は、実施例１と同様である。
【００５９】
（製造方法例）
実施例１と同様に、Ｃｕ等の金属製の基板１０の裏面全体に、ポリイミド樹脂等の絶縁膜１２を形成した後、例えば、複数箇所に、Ｃｕ等によって配線１３、凹部形成予定箇所の複数の円形パッド１４、及び凹部形成予定箇所の周囲の複数の円形ポスト１５をそれぞれ形成する。次に、複数箇所に形成された複数のパッド１４及び複数のポスト１５をそれぞれ除く基板裏面の全体に、ポリイミド樹脂等の絶縁膜１６を形成した後、それらのパッド１４及びポスト１５にＮｉ及びＡｕ等の鍍金を形成する。その後、基板１０における複数箇所の凹部形成予定箇所に、金型等で所定の寸法に２段の絞り加工をして、１段目の絞り部分に段部１８をそれぞれ形成すると共に、２段目の縛り部分に凹部１１をそれぞれ形成する。絞り加工寸法は、搭載されるチップ２０，４０の大きさ及び厚さにより適宜決定される。
【００６０】
基板１０の複数箇所を絞り加工した後、各チップ２０の表面側に設けられた半田ボール等の外部端子２３を位置決めして、各凹部１１内のパッド１４にそれぞれ固着し、電気的に接続する。次に、各チップ２０の裏面に、熱硬化性の絶縁ペーストや熱可塑性の絶縁フイルム等の絶縁性の接着剤３０をそれぞれ形成すると共に、各段部１８の裏面に、接着剤３０と同様の接着剤３１をそれぞれ形成し、これらの接着剤３０，３１により各チップ４０の裏面を接着する。これにより、各チップ４０の裏面は、接着剤３０，３１によって各チップ４０の裏面及び段部１８に接着される。その後、実施例１と同様に、チップ４０側の外部端子４３と同一高さ及び同一径の複数の半田ボール等の外部端子１７を、基板１０の複数箇所に設けられた複数のポスト１５上にそれぞれ形成した後、基板１０の各チップ搭載箇所を切断して個片化すれば、図５のようなＢＧＡ構造の半導体装置が複数個得られる。
【００６１】
（効果）
この実施例２では、実施例１とほぼ同様の効果に加えて、次のような効果もある。即ち、本実施例２では、基板１０の凹部１１内に段部１８を形成し、この段部１８と第１のチップ２０の裏面とに、接着剤３０，３１により第２のチップ４０の裏面を接着している。そのため、第１のチップ２０の外部端子２３とパッド１４との接続部にかかる応力を緩和でき、基板１０との接続強度を向上させることができる。
【実施例３】
【００６２】
（構成）
図６は本発明の実施例３を示す半導体装置の断面図、及び図７は図６中の部分拡大断面図であり、実施例１を示す図１〜図４中の要素と共通の要素には共通の符号が付されている。
【００６３】
この半導体装置は、実施例１と同様に、２チップ積層ＭＣＰ構造においてＢＧＡ構造をしている。この半導体装置が実施例１の半導体装置と異なる点は、金属製の基板１０に代えて絶縁性の基板５０が使用され、サイズが同一又は同一に近いＷＣＳＰで構成された第１及び第２のチップ２０，４０が実装されていることである。
【００６４】
即ち、絶縁性の基板５０は、例えば、積層のガラスエポキシ基板等で形成され、この第１の面（例えば、裏面）から第２の面（例えば、表面）の方向へ所定の寸法で座ぐり加工等によって凹部５１が複数箇所に形成されている。各凹部５１の底面、基板５０中、及び各凹部５１の周囲には、Ｃｕ等によって配線５２がそれぞれ形成されている。更に、各凹部５１の底面に、Ｃｕ等によって複数の円形のパッド５３がそれぞれ形成されると共に、各凹部５１の周囲に、Ｃｕ等によって複数の円形のポスト５４がそれぞれ形成されている。
【００６５】
各配線５２は、各凹部５１の底面に形成された第１の配線本体５２ａと、各凹部５２の周囲に形成された第２の配線本体５２ｂとを有し、これらの第１及び第２の配線本体５２ａ，５２ｂが、基板５０中に形成されたスルーホール５２ｃによって電気的に相互に接続されている。第１の配線本体５２ａに、複数のパッド５３が電気的に接続されると共に、第２の配線本体５２ｂに、複数のポスト５４が電気的に接続されている。各パッド５３及び各ポスト５４の表面には、Ｎｉ及びＡｕ等の鍍金が形成され、これらのパッド５３及びポスト５４を除いた基板裏面の全体が、ポリイミド樹脂等の絶縁膜５５で被覆されている。各ポスト５４上には、半田ボール等の第１の外部端子５６がそれぞれ形成されている。
【００６６】
凹部５１内には、実施例１と同様の第１のチップ２０が収容され、このチップ２０の表面側の複数の第２の外部端子２３が、凹部５１側の複数のパッド５３にそれぞれ固着されている。第１のチップ２０の裏面には、実施例１と同様に、絶縁性の接着剤３０により、該チップ２０とサイズが同一もしくは同一に近い第２のチップ４０が接着されている。第２のチップ４０の表面側の複数の第３の外部端子４３は、基板５０側の複数の第１の外部端子５６と同一の径で且つ同一の高さに設定されている。
【００６７】
（製造方法例）
積層のガラスエポキシ基板等で形成された絶縁性の基板５０の裏面側の複数箇所に、座ぐり加工等によって所定の寸法の凹部５１をそれぞれ形成する。各凹部５１の口径は、（第１のチップ２０の寸法＋１mm）程度であり、該凹部５１の深さは、（第１のチップ２０の厚さ＋第２のチップ４０の厚さ＋第２の外部端子２３及びパッド５３の接続部の厚さ＋接着剤３０の厚さ）である。基板５０の各凹部５１及びこの各周囲に、Ｃｕ等によって配線５２、パッド５３及びポスト５４をそれぞれ形成する。各パッド５３及び各ポスト５４の表面に、Ｎｉ及びＡｕ等の鍍金を形成した後、これらのパッド５３及びポスト５４を除いた基板裏面の全体に、ポリイミド樹脂等の絶縁膜５５を被着する。
【００６８】
予め製造しておいた複数のチップ２０，４０を用い、実施例１と同様に、各チップ２０の表面側に設けられた半田ボール等の外部端子２３を位置決めして、各凹部５１内のパッド５３にそれぞれ固着し、電気的に接続する。次に、各チップ２０の裏面に絶縁性の接着剤３０をそれぞれ形成し、各チップ４０の裏面を接着する。その後、チップ４０側の外部端子４３と同一高さ及び同一径の複数の半田ボール等の外部端子５６を、基板５０の複数箇所に設けられた複数のポスト５４上にそれぞれ形成した後、基板５０の各チップ搭載箇所を切断して個片化すれば、図６のようなＢＧＡ構造の半導体装置が複数個得られる。
【００６９】
（動作）
第１のチップ２０の外部端子２３は、基板５０の裏面側のパッド５３、配線５２、及びポスト５４を介して外部端子５６に電気的に接続されている。そのため、基板５０側の外部端子５６及び第２のチップ４０側の外部端子４３を、回路基板等に搭載すれば、この回路基板等と第１及び第２のチップ２０，４０とが電気的に接続され、半導体装置が所定の動作を行う。
【００７０】
（効果）
この実施例３では、ＷＣＳＰ構成の２個のチップ２０，４０を絶縁性の基板５０に積層した構成にしたので、次の（１）〜（３）のような効果がある。
【００７１】
（１）  第１のチップ２０の外部端子２３を、基板５０の凹部５１内のパッド５３に固着し、この第１のチップ２０の裏面に、第２のチップ４０の裏面を接着剤３０で接着する構成にしたので、部品点数が少なくなって材料コストを削減できる。
【００７２】
（２）  前記（１）と同様に、２個のチップ２０，４０を基板５０の凹部５１に搭載する構成にしたので、製造工程数が少なくなって生産性を向上できる。
【００７３】
（４）  第１のチップ２０の表面側を基板５０の凹部５１内に固着し、この第１のチップ２０の裏面に、第２のチップ４０の裏面を接着剤３０で接着する構成にしたので、薄型化及び高密度実装が可能になる。
【実施例４】
【００７４】
（構成）
図８は、本発明の実施例４を示す半導体装置の断面図であり、実施例３を示す図６中の要素と共通の要素には共通の符号が付されている。
【００７５】
この半導体装置は、実施例３と同様に、２チップ積層ＭＣＰ構造においてＢＧＡ構造をしている。この半導体装置が実施例３の半導体装置と異なる点は、基板５０の裏面に形成された凹部５１の壁面と、この凹部５１内に収容された第１及び第２のチップ２０，４０との間隙部が、樹脂等の封止体５７で封止されていることである。その他の構成は、実施例３と同様である。
【００７６】
（製造方法例）
実施例３と同様に、基板５０の裏面に形成された凹部５１内に、第１及び第２のチップ２０，４０を積層状態で固着する。次に、例えば、液状の樹脂からなる封止体５７を凹部５１に注入して硬化させる。その後、実施例３と同様に、チップ４０側の外部端子４３と同一高さ及び同一径の複数の半田ボール等の外部端子５６を、基板５０の複数箇所に設けられた複数のポスト５４上にそれぞれ形成した後、基板５０の各チップ搭載箇所を切断して個片化すれば、図８のようなＢＧＡ構造の半導体装置が複数個得られる。
【００７７】
（効果）
この実施例４では、実施例３と同様の効果に加えて、次のような効果もある。即ち、本実施例４では、凹部５１の壁面と第１及び第２のチップ２０，４０との間隙部を封止体５７で封止しているので、第１のチップ２０の外部端子２３とパッド５３との接続部にかかる応力を緩和でき、基板５０との接続強度を向上させて接続信頼性の向上が図れる。
【実施例５】
【００７８】
（構成）
図９は、本発明の実施例５を示す半導体装置の断面図であり、実施例４を示す図８中の要素と共通の要素には共通の符号が付されている。
【００７９】
この半導体装置では、実施例４における絶縁性の基板５０の表面に、例えば金属製の放熱板５８が固着されており、その他の構成は実施例４と同様である。
【００８０】
（製造方法例）
実施例４と同様に、例えば、液状の樹脂からなる封止体５７を基板５０の裏面側の凹部５１に注入して硬化させた後、その基板５０の表面側に金属製の放熱板５８を固着させる。その後、実施例４と同様に、チップ４０側の外部端子４３と同一高さ及び同一径の複数の半田ボール等の外部端子５６を、基板５０の複数箇所に設けられた複数のポスト５４上にそれぞれ形成した後、基板５０の各チップ搭載箇所を切断して個片化すれば、図９のようなＢＧＡ構造の半導体装置が複数個得られる。
【００８１】
（効果）
この実施例５では、実施例４と同様の効果に加えて、基板５０の表面側に放熱板５７を固着したので、チップ２０，４０から発生する熱が放熱板５７により放射され、放熱性が良くなってチップ２０，４０の熱的ダメージを減少できるという効果がある。
【実施例６】
【００８２】
（構成）
図１０（Ａ）、（Ｂ）は本発明の実施例６を示す半導体装置の構成図であり、同図（Ａ）は断面図、及び同図（Ｂ）は下面図（即ち、底面図）であり、実施例３及び４を示す図６〜図８中の要素と共通の要素には共通の符号が付されている。
【００８３】
この半導体装置は、実施例４と同様に、２チップ積層ＭＣＰ構造においてＢＧＡ構造をしている。この半導体装置が実施例４の図８の半導体装置と異なる点は、図８の絶縁性の基板５０に代えて、２層構造の絶縁性の基板５０Ａを用いると共に、図８の第２のチップ４０に代えて、複数の第２の内部接続端子４４を有する第２のチップ４０Ａを用い、その内部接続端子４４を介して第１のチップ２０と電気的に接続する構成にしたことである。
【００８４】
即ち、第２のチップ４０Ａは、図８の第２のチップ４０と同様に、例えば、内部にメモリ、ロジック回路等の回路素子が内蔵されたＷＣＳＰにより構成され、この第５の面（例えば、表面）に、複数の第３の外部端子４３が形成されると共に、これらの外部端子４３の外側の外縁付近に、新たに複数の第２の内部接続端子４４が形成され、これらの外部端子４３及び内部接続端子４４が内部の回路素子に接続されている。例えば、外部端子４３は半田ボール等の口径及び高さの大きな端子であるのに対し、内部接続端子４４は半田ペースト等を用いた口径及び高さの小さな端子であり、通常、これらの端子４３，４４は同一の工程で形成される。
【００８５】
２層構造の絶縁性の基板５０Ａは、例えば、単層のガラスエポキシ基板等で形成された絶縁性の１の基板本体５０−１と、ガラスエポキシ基板等で形成され、その基板本体５０−１の裏面に固着される第２の基板本体５０−２とで構成されている。基板本体５０−２には、図７の凹部５１に相当する開口部５１Ａが貫通形成されている。開口部５１Ａの口径寸法は、（第２のチップ４０Ａの寸法＋１mm）程度であり、深さは、（第１のチップ２０の厚さ＋第２のチップ４０Ａの厚さ＋第１のチップ２０の第２の外部端子２３の接続箇所の厚さ）以上である。
【００８６】
基板本体５０−１の裏面の開口部５１Ａに対応する箇所には、図７と同様に、Ｃｕ等で形成された第１の配線本体５２ａとこれに接続された複数のパッド５３とが設けられている。基板本体５０−２の裏面側における開口部５１Ａの周囲には、図７と同様に、Ｃｕ等で形成された第２の配線本体５２ｂとこれに接続された複数のポスト５４とが設けられている。更に、基板本体５０−２を貫通するスルーホール５２ｃが形成され、このスルーホール５２ｃにより、基板本体５０−１側の配線本体５２ａと基板本体５０−２側の配線本体５２ｂとが電気的に接続されている。これらの配線本体５２ａ，５２ｂ及びスルーホール５２ｃにより、配線５２が構成されている。
【００８７】
図７と同様に、各パッド５３及び各ポスト５４の表面は、Ｎｉ及びＡｕ等の鍍金が形成され、これらのパッド５３及びポスト５４を除いた基板本体裏面の全体が、ポリイミド樹脂等の絶縁膜５５で被覆されている。複数のポスト５４上には、複数の第１の内部接続端子５９及び複数の第１の外部端子５６が形成されている。複数の第１の内部接続端子５９は開口部５１Ａの周りに配設され、これらの外側に複数の第１の外部端子５６が配設されている。例えば、外部端子５６は半田ボール等の口径及び高さの大きな端子であるのに対し、内部接続端子５９は半田ペースト等を用いた口径及び高さの小さな端子であり、通常、これらの端子５６，５９は同一の工程で形成される。
【００８８】
基板５０Ａ側の複数の第１の外部端子５６と、第２のチップ４０Ａの表面側の複数の第３の外部端子４３とは、同一の径で且つ同一の高さに設定されている。基板５０Ａ側の複数の第１の内部接続端子５９と、第２のチップ４０Ａの表面側の複数の第２の内部接続端子４４とは、導体６０を半田接続する等して相互に電気的に接続されている。開口部５１Ａの壁面と第１及び第２のチップ２０，４０Ａとの間隙部と、導体６０の接続箇所とは、樹脂等の封止体５７により封止されている。
【００８９】
（製造方法例）
図１１は、図１０（Ａ）の分解断面図である。
【００９０】
図１１に示すように、基板本体５０−１の裏面側に形成された複数のパッド５３に、チップ２０の表面側の複数の外部端子２３を位置決めして固着する。又、基板本体５０−２の開口部５１Ａにチップ４０Ａを挿入し、この基板本体５０−２の裏面側に設けられた複数の内部接続端子５９と、チップ４０Ａ側に設けられた複数の内部接続端子４４とを、導体６０を半田接続する等して相互に電気的に接続する。そして、チップ２０を搭載した基板本体５０−１の裏面側と、チップ４０Ａを接続した基板本体５０−２の表面側とを、位置合わせして貼り合わせ、チップ２０とチップ４０Ａとを接着剤３０により接着すると共に、基板本体５０−１側の配線本体５２ａと基板本体５０−２側のスルーホール５２ｃとを電気的に接続する。
【００９１】
次に、例えば、液状の樹脂からなる封止体５７を基板本体５０−２の開口部５１Ａ、及び導体６０の接続箇所に注入して硬化させる。その後、チップ４０Ａ側の外部端子４３と同一高さ及び同一径の複数の半田ボール等の外部端子５６を、基板本体５０−２の複数箇所に設けられた複数のポスト５４上にそれぞれ形成した後、基板５０Ａの各チップ搭載箇所を切断して個片化すれば、図１０のようなＢＧＡ構造の半導体装置が複数個得られる。
【００９２】
（動作）
第１のチップ２０の外部端子２３は、基板５０Ａ側のパッド５３、配線本体５２ａ、スルーホール５２ｃ、配線本体５２ｂ、ポスト５４、内部接続端子５９、及び導体６０を介して第２のチップ４０Ａの外部端子４３に電気的に接続されている。そのため、基板５０Ａ側の外部端子５６及び第２のチップ４０Ａ側の外部端子４３を回路基板等に搭載すれば、半導体装置が所定の動作を行う。
【００９３】
（効果）
この実施例６では、実施例４と同様の効果に加えて、第１のチップ２０と第２のチップ４０Ａとを、内部接続端子４４，５９等を介して電気的に簡単に接続でき、機能上１チップの機能にすることが容易になり、高付加価値にすることができる。
【００９４】
本発明は、上記実施例に限定されず、種々の変形や利用形態が可能である。その変形や利用形態としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
【００９５】
（ａ）  図６、図８或いは図９の基板５０は、図１０及び図１１のような２層構造の基板５０Ａに置き換えても良い。
【００９６】
（ｂ）  図９の放熱板５８は、図６或いは図１０、図１１の半導体装置に固着しても良い。
【００９７】
（ｃ）  実施例１〜６は、図示以外の形状、構造、材料等に変更が可能である。
【産業上の利用可能性】
【００９８】
基板に搭載するチップは、ＷＣＳＰ以外のパッケージ構成のものでも適用でき、又、基板の構造を工夫することにより、３個以上のチップを搭載することも可能である。更に、外部端子は、ＢＧＡ構造以外に、リード等の他の構造にすることも可能である。
【図面の簡単な説明】
【００９９】
【図１】本発明の実施例１を示す半導体装置の構成図である。
【図２】図１中の基板の底面図である。
【図３】図１中の部分拡大断面図である。
【図４】図１中のチップの製造工程図である。
【図５】本発明の実施例２を示す半導体装置の断面図である。
【図６】本発明の実施例３を示す半導体装置の断面図である。
【図７】図６中の部分拡大断面図である。
【図８】本発明の実施例４を示す半導体装置の断面図である。
【図９】本発明の実施例５を示す半導体装置の断面図である。
【図１０】本発明の実施例６を示す半導体装置の構成図である。
【図１１】図１０の分解断面図である。
【符号の説明】
【０１００】
１０，５０，５０Ａ        基板
１１，５１                凹部
１２，１６                絶縁膜
１３，５２                配線
１４，５３                パッド
１５，４１，５４          ポスト
１７，２３，４３，５６    外部端子
１８                      段部
２０，４０，４０Ａ        チップ
３０                      接着剤
４４，５９                内部接続端子
５０−１，５０−２        基板本体
５１Ａ                    開口部
５２ａ，５２ｂ            配線本体
５２ｃ                    スルーホール
５７                      封止体
５８                      放熱板
【図１】
2005079489.tif 000003
【図２】
2005079489.tif 000004
【図３】
2005079489.tif 000005
【図４】
2005079489.tif 000006
【図５】
2005079489.tif 000007
【図６】
2005079489.tif 000008
【図７】
2005079489.tif 000009
【図８】
2005079489.tif 000010
【図９】
2005079489.tif 000011
【図１０】
2005079489.tif 000012
【図１１】
2005079489.tif 000013