(57)【要約】【課題】  多大な経済的負担を要することなく、かつ簡易に行える半導体集積回路のテスト方法を提供する。【解決手段】  本発明は、クロック同期式の半導体集積回路のテスト方法であって、以下のステップを経る。最初に、半導体集積回路１０の電源端子１０ａと接地端子１０ｂとの間にコンデンサ１１を並列接続する（ステップ５０）。次に、その電源端子１０ａに電源装置１３からの電源電圧を供給してコンデンサ１１を充電する（ステップ５１）。そして、半導体集積回路１０へのクロックの供給を停止して（ステップ５２）、その後、上記電源電圧の供給を停止する（ステップ５３）。そして、所定時間の経過後、電源端子１０ａ及び接地端子１０ｂ間の電位Ｖｓｕｐを計測する（ステップ５４）。この電位Ｖｓｕｐの高低に基づいて、半導体集積回路１０内の異常な電流リークの有無を判定する（ステップ５５）。【選択図】  図２
2005127716.tif 000002
【特許請求の範囲】
【請求項１】
クロック同期式の半導体集積回路に対して行うテスト方法であって、
クロックが供給されている前記半導体集積回路の電源端子と接地端子との間に、コンデンサを並列接続するステップと、
前記電源端子に、電源装置からの電源電圧を供給して、前記コンデンサを充電するステップと、
前記半導体集積回路をスタンバイ状態にして、当該半導体集積回路へのクロックの供給を停止するステップと、
前記電源端子への前記電源電圧の供給を停止するステップと、
所定時間の経過後に、前記電源端子及び前記接地端子間の電圧値を計測するステップと、
前記電圧値に基づいて、前記半導体集積回路内の電流リークの有無を判定するステップと、
を有することを特徴とする半導体集積回路のテスト方法。
【請求項２】
前記電圧値に基づいて、前記半導体集積回路内の電流リークの有無を判定するステップは、
前記電圧値と、予め設定した閾値との比較により行うことを特徴とする請求項１記載の半導体集積回路のテスト方法。
【請求項３】
前記半導体集積回路へのクロックの供給を停止するステップは、前記半導体集積回路の内部もしくは外部に設けられたクロック制御手段により行われることを特徴とする請求項１または請求項２に記載の半導体集積回路のテスト方法。
【請求項４】
前記電源端子への前記電源電圧の供給を停止するステップは、前記電源電圧を供給する電源装置の内部もしくは外部に設けられたスイッチング手段により行われることを特徴とする請求項１，２，３のいずれかに記載の半導体集積回路のテスト方法。
【請求項５】
前記半導体集積回路は、マイクロコンピュータであることを特徴とする請求項１，２，３，４のいずれかに記載の半導体集積回路のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のテスト方法に関し、特に、半導体集積回路の電流リークの検出方法に関する。
【背景技術】
【０００２】
従来より、ＬＳＩなどの半導体集積回路のテスト方法として、ＬＳＩテスターを用いた手法が知られている。ＬＳＩテスターは、半導体集積回路の複数のピンに計測用プローブを接続し、計測対象となるピンを必要に応じて切り換えることで、半導体集積回路の電流リークテスト、出力電圧テスト等の各種テストを詳細に行うものである。
【０００３】
なお、関連する技術文献としては、例えば、以下の特許文献１がある。
【特許文献１】特開２０００−１６２２８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来例に係る半導体集積回路のテスト方法に用いられるＬＳＩテスターは、一般的に高額な装置であり、その導入に際しては、多大な経済的負担を伴う。そのため、半導体集積回路の製造工程で使用可能なＬＳＩテスターの台数が限られていた。従って、半導体集積回路の出荷時におけるテスト工程に要する時間が増大するという問題が生じていた。
【０００５】
また、上記経済的負担の増大や、上記テスト工程に要する時間の増大に応じて、半導体集積回路の製造コストが増大するという問題が生じていた。
【０００６】
そこで、本発明は、多大な経済的負担を要することなく、かつ簡易に行える半導体集積回路のテスト方法を提供するものである。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題に鑑みて為されたものであり、クロック同期式の半導体集積回路に対して行うテスト方法であって、以下のステップを経ることを特徴とする。
【０００８】
最初に、クロックが供給されている半導体集積回路の電源端子（Ｖｄｄ端子）と接地端子（Ｖｓｓ端子）との間にコンデンサを並列接続する。次に、その電源端子に電源装置からの電源電圧を供給してコンデンサを充電する。そして、半導体集積回路をスタンバイ状態にして、半導体集積回路へのクロックの供給を停止した後、電源端子への電源電圧の供給を停止する。そして、所定時間の経過後に、電源端子及び接地端子間の電圧値を計測する。この電圧値に基づいて、半導体集積回路内の電流リークの有無を判定する。
【０００９】
また。本発明は、上記テスト方法において、電流リークの有無の判定は、計測した上記電圧値と、予め設定した閾値との比較により行われるものである。
【発明の効果】
【００１０】
本発明によれば、半導体集積回路の電源端子と接地端子との間にコンデンサを並列接続し、その電源端子及び接地端子間の電位を計測することで、半導体集積回路の電流リークテストが実現できる。これにより、半導体集積回路の電流リークテストを、ＬＳＩテスターを用いることなく、簡易に行うことができる。
【００１１】
従って、ＬＳＩテスターの導入に伴う経済的負担の増大を回避することができる。また、半導体集積回路のテスト工程に要する時間を短縮することができる。従って、半導体集積回路の製造コストを極力低減することが可能となる。
【発明を実施するための最良の形態】
【００１２】
次に、本発明を実施するための最良の形態（以下、「実施形態」と略称する）に係る半導体集積回路のテスト方法ついて、図面を参照して説明する。図１は、本実施形態に係る半導体集積回路のテスト方法を実行する際の概略回路図である。
【００１３】
図１に示すように、テストの対象となる半導体集積回路１０が用意されている。半導体集積回路１０は、例えばマイクロコンピュータとして構成されたＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）である。
【００１４】
この半導体集積回路１０は、クロックに応じて動作するクロック同期式の半導体集積回路である。即ち、半導体集積回路１０の内部もしくは外部には、半導体集積回路１０にクロックを供給する不図示のクロック発生器が設けられている。また、半導体集積回路１０の内部もしくは外部には、クロック発生器からのクロックを半導体集積回路１０に対して供給するか否かを制御する不図示のクロック制御手段が設けられている。
【００１５】
そして、半導体集積回路１０の電源端子１０ａ（即ち、Ｖｄｄ端子）と、接地端子１０ｂ（即ち、Ｖｓｓ端子）との間には、コンデンサ１１が並列接続されている。また、電源端子１０ａと、接地端子１０ｂとの間には、コンデンサ１１両端の間の電位、即ち、電源端子１０ａと接地端子１０ｂとの間の電位Ｖｓｕｐを計測するための計測手段１２が接続されている。この計測手段１２は、例えば電圧計により構成されるが、本発明は、これに限定されない。即ち、上記電位Ｖｓｕｐを計測可能であり、かつＬＳＩテスターに比して簡易に構成可能なものであれば、その他の計測器であってもよい。
【００１６】
そして、電源端子１０ａには、例えばリレーやスイッチなどのスイッチング手段ＳＷを介して、電源装置１３の正電源端子１３ａが接続されている。このスイッチング手段ＳＷは、電源装置１３から電源電圧を電源端子１０ａに供給して、コンデンサ１１を充電するか否かを制御するものである。また、接地端子１０ｂには、電源装置１３の負電源端子１３ｂが接続されている。なお、スイッチング手段ＳＷは、電源装置１３の内部に設けられて、上記電源電圧の供給を制御するものであってもよい。
【００１７】
上記コンデンサ１１、計測手段１２、スイッチング手段ＳＷ、及び電源装置１３は、電源端子１０ａ及び接地端子１０ｂに着脱可能であることが好ましい。そして、それらのコンデンサ１１、計測手段１２、スイッチング手段ＳＷ、及び電源装置１３は、上記構成に従って常時接続されている必要は無く、必要に応じて着脱される。
【００１８】
即ち、半導体集積回路１０のテスト工程において、上記コンデンサ１１、計測手段１２、スイッチング手段ＳＷ及び電源装置１３は、半導体集積回路１０の電源端子１０ａ及び接地端子１０ｂに接続され、テスト工程が完了した後は、上記電源端子１０ａ及び接地端子１０ｂから取り外される。
【００１９】
なお、上記構成において、１つの半導体集積回路１０に、複数の電源端子１０ａもしくは複数の接地端子１０ｂが設けられている場合、それらの複数の電源端子１０ａもしくは複数の接地端子１０ｂを、それぞれ１つの電源端子１０ａもしくは１つの接地端子１０ｂにまとめるような不図示の補助端子を介して、コンデンサ１１及び計測手段１２に接続する。もしくは、上記補助端子を介さずに、複数の電源端子１０ａもしくは複数の接地端子１０ｂのそれぞれに、複数のコンデンサ１１を接続して、各コンデンサ１１が接続される電源端子１０ａ及び接地端子１０ｂに、計測手段１２を接続してもよい。
【００２０】
次に、本実施形態に係る半導体集積回路１０のテスト方法の手順を、その流れ図（フローチャート）を参照して説明する。ここで、本実施形態に係る半導体集積回路１０のテスト方法とは、内部配線（信号ラインや電源ライン等を含む）の形成不良等を起因として生じる半導体集積回路１０内の異常な電流リーク（以下、「電流リーク」と略称する）を検出する方法であり、半導体集積回路１０の出荷前のテスト工程において行われるものである。
【００２１】
図２は、本実施形態に係る半導体集積回路のテスト方法を説明する流れ図である。なお、図２を参照して行う説明では、半導体集積回路１０の電源端子１０ａには、スイッチング手段ＳＷを介して、電源装置１３の正電源端子１３ａが予め接続されており、接地端子１０ｂには、負電源端子１３ｂが予め接続されているものとする。ここで、スイッチング手段ＳＷはＯＦＦされているものとする。また、半導体集積回路１０には、当該半導体集積回路１０の内部もしくは外部に設けられたクロック制御手段により、クロック発生器から発せられたクロックが、予め供給されているものとする。
【００２２】
図２に示すように、最初のステップ２０では、半導体集積回路１０の電源端子１０ａと接地端子１０ｂとの間に、コンデンサ１１を並列接続する。また、電源端子１０ａと１０ｂとの間には、電源端子１０ａと１０ｂとの間の電位Ｖｓｕｐを計測するための計測手段１２を接続する。
【００２３】
次に、ステップ２１では、スイッチング手段をＯＮさせて、電源装置１３からの電源電圧を電源端子１０ａに供給して、コンデンサ１１の充電を開始する。
【００２４】
次に、ステップ２２では、半導体集積回路１０をスタンバイ状態にして、クロックの供給を停止する。半導体集積回路１０は、例えば以下の手順を経てスタンバイ状態に設定される。即ち、半導体集積回路１０内の所定のレジスタに、半導体集積回路１０をスタンバイ状態に設定する命令セットを入力する。もしくは、半導体集積回路１０をスタンバイ状態に設定するプログラムを実行する。
【００２５】
そして、上記命令セットもしくはプログラムに従い、半導体集積回路１０がスタンバイ状態に設定される。半導体集積回路１０がスタンバイ状態に設定されると、クロック制御手段の所定の動作により、クロックの供給が停止される。
【００２６】
このクロックの供給の停止により、半導体集積回路１０内の内部状態（論理状態）が一定の状態に固定されて、電流（１０ｍＡ程度）の流れる内部配線が無くなる。ここで、半導体集積回路１０内には、半導体集積回路１０が正常に形成された場合においても生じる微小なリーク電流（１μＡ以下）が流れるが、この微小なリーク電流は、内部配線の形成不良を起因とするものではなく、本実施形態に係る半導体集積回路のテスト方法の対象となる異常な電流リークとは異なるものである。
【００２７】
次に、ステップ２３では、コンデンサ１１の充電に必要な所定時間が経過した後、スイッチング手段をＯＦＦさせて、電源端子１０ａへの電源電圧の供給を停止する。これにより、コンデンサ１３の充電は停止される。
【００２８】
次に、ステップ２４では、コンデンサ１１が放電開始に至るまでの所定時間が経過した後、計測手段１２により、電源端子１０ａと接地端子１０ｂとの間の電位Ｖｓｕｐを計測する。計測した電位Ｖｓｕｐは、半導体集積回路１０内の内部配線の電流リークを反映している。
【００２９】
そして、ステップ２５では、この計測した電位Ｖｓｕｐと、予め設定した閾値（例えば、電流リークが無い半導体集積回路を計測して求めた電位Ｖｓｕｐもしくはその期待値等）とを比較する。
【００３０】
ここで、計測した電位Ｖｓｕｐが閾値Ｖｔｈよりも大きい場合（もしくは閾値Ｖｔｈ以上の値となる場合）は、半導体集積回路の電流リークは無いと判定し、一方、計測した電位Ｖｓｕｐが閾値Ｖｔｈ以下（もしくは閾値Ｖｔｈより低い値）となる場合は、電流リーク有りと判定する。
【００３１】
次に、上記ステップ２５に示した電流リークの有無の判定が為されるときの電位Ｖｓｕｐの変化について、電位Ｖｓｕｐと時間との特性関係図を参照して詳しく説明する。図３は、電流リークの有無を判定する際の、電位Ｖｓｕｐと時間に関する特性関係図である。
【００３２】
なお、図３（ａ）は、半導体集積回路１０に電流リークが無い場合の電位Ｖｓｕｐと時間に関する特性関係図を示し、図３（ｂ）は、半導体集積回路１０に電流リークが有る場合の電位Ｖｓｕｐと時間に関する特性関係図である。また、図３（ａ）及び図３（ｂ）の特性関係図の横軸は時間に対応し、その縦軸は、計測手段１２により計測した電位Ｖｓｕｐに対応するものである。
【００３３】
図３（ａ）及び図３（ｂ）の特性関係図ともに、電位Ｖｓｕｐは、コンデンサ１１が充電されるまでの時間ｔｃに至るまでの間、増加を続ける（ステップ２１に対応）。そして、電源端子１０ａへの電源電圧の供給が停止された後、時点ｔｄにおいて、コンデンサ１１の放電が始まる（ステップ２３に対応）。
【００３４】
ここで、半導体集積回路１０の電流リークが無い場合、即ち、図３（ａ）の特性関係図では、コンデンサ１１が放電する際、電位Ｖｓｕｐは緩やかに減少する。この緩やかな放電現象は、スタンバイ状態の半導体集積回路１０内において通常発生する微小なリーク電流（内部配線の形成不良等に起因しない）によって、半導体回路１０の内部抵抗が僅かに減少するために起こるものである。
【００３５】
このときの電位Ｖｓｕｐは、放電開始時点ｔｄより所定時間が経過した後の時点ｔｍで計測されても、コンデンサ１１の充電完了時ｔｃにおける電位に比して、著しく減少した値とはならない。この時点ｔｍで計測した電位Ｖｓｕｐは、予め設定した上記閾値Ｖｔｈと比較すると、閾値Ｖｔｈ以下の値にはならない。
【００３６】
一方、半導体集積回路１０の電流リークが有る場合、即ち、図３（ｂ）の特性関係図では、コンデンサ１１が放電する際、電位Ｖｓｕｐは急激に減少する。この急激な減少は、正常でない半導体集積回路１０内に生じる電流リークによって、半導体回路１０の内部抵抗が、正常な場合に比して大幅に減少するために起こるものである。
【００３７】
このときの電位Ｖｓｕｐは、放電開始時点ｔｄより所定時間が経過した後の時点ｔｍで計測されると、コンデンサ１１の充電完了時ｔｃにおける電位に比して、著しく減少した値となる。この時点ｔｍで計測した電位Ｖｓｕｐは、予め設定した上記閾値Ｖｔｈと比較すると、閾値Ｖｔｈ以下の値となる。
【００３８】
なお、本実施形態では、コンデンサ１１の放電開始時点ｔｄから所定時間経過後の時点ｔｍにおいて計測した電位Ｖｓｕｐに基づいて、半導体集積回路１０内の電流リークの有無を判定したが、本発明は、これに限定されない。即ち、本発明の電流リークのテスト方法は、電位Ｖｓｕｐの値に基づいて行われるものであれば、上記ステップ２５に示した判定方法以外の方法を用いてもよい。
【００３９】
例えば、コンデンサ１１が放電開始する時点ｔｄから所定時間経過後の時点ｔｍに至るまで、電位Ｖｓｕｐを所定の時間間隔でサンプリングして電位Ｖｓｕｐの時系列から成る特性曲線を求め、当該特性曲線の傾きに基づいて電流リークの判定を行ってもよい。
【００４０】
また、本実施形態では、以上に示した半導体集積回路のテスト方法は、半導体集積回路の出荷前に行われるテスト工程に適用されるものとしたが、本発明はこれに限定されない。即ち、本発明は、ステップ２０乃至２５に示したテスト方法が実行可能であれば、上記出荷前の以外の時期に行わるテストに適用できるものである。
【００４１】
例えば、半導体集積回路１０が出荷された後、当該半導体集積回路を製品に実装する製造業者側で行われる工程において、上記テストが行われてもよい。
【００４２】
また、本実施形態では、上記半導体集積回路のテスト方法は、マイクロコンピュータとして構成されるＬＳＩを対象としたが、本発明はこれに限定されない。即ち、本発明のテスト方法は、マイクロコンピュータとして構成されるＬＳＩ以外のクロック同期式半導体集積回路に対しても適用されるものである。
【図面の簡単な説明】
【００４３】
【図１】本発明を実施するための最良の形態に係る半導体集積回路のテスト方法を実行する際の概略回路図である。
【図２】本発明を実施するための最良の形態に係る半導体集積回路のテスト方法を説明する流れ図である。
【図３】図２のテスト方法における電流リークの有無を判定の際の、電圧と時間に関する特性関係図である。
【符号の説明】
【００４４】
１０  半導体集積回路    １０ａ  電源端子      １０ｂ  接地端子
１１  コンデンサ        １２  計測手段
１３  電源装置          １３ａ  正電源端子    １３ｂ  負電源端子
ＳＷ  スイッチング手段
【図１】
2005127716.tif 000003
【図２】
2005127716.tif 000004
【図３】
2005127716.tif 000005