(57)【要約】【課題】  少ない構成要素で回路を構成し、発振器の小型化を実現する。【解決手段】電源電圧を受け取るコレクタを有するトランジスタＴＲと、前記トランジスタのベース・エミッタ間に接続される第１のコンデンサＣ１と、前記第１のコンデンサと接地間に接続される第２のコンデンサＣ２と、前記トランジスタの前記コレクタ・前記ベース間に接続される抵抗Ｒ１と、前記トランジスタの前記ベースと接地間に接続される第１のインダクタＬ１と、前記トランジスタの前記エミッタと前記第１のインダクタまたは接地間に接続される第２のインダクタＬ２で構成される発振器。【選択図】  図２
2005160077.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を受け取るコレクタを有するトランジスタと、前記トランジスタのベース・エミッタ間に接続される第１のコンデンサと、前記第１のコンデンサと接地間に接続される第２のコンデンサと、前記トランジスタの前記コレクタ・前記ベース間に接続される抵抗と、前記トランジスタの前記ベースと接地間に接続される第１のインダクタと、前記トランジスタの前記エミッタと前記第１のインダクタまたは接地間に接続される第２のインダクタで構成されることを特徴とする発振器。
【請求項２】
前記第２のインダクタは前記第１のインダクタの１部を経由して接地することを特徴とする請求項１記載の発振器。
【請求項３】
前記発振器はさらに、前記第１のインダクタの一端に接続される出力端子を有し、該出力端子を介して発振信号が出力されることを特徴とする請求項１記載の発振器。
【請求項４】
前記発振器はさらに、前記第２のインダクタが接続される前記第１のインダクタの中間ノード点に接続される出力端子を有し、該出力端子を介して発振信号が出力されることを特徴とする請求項１記載の発振器。
【請求項５】
前記発振器はさらに、前記第１のインダクタの一端に接続される出力端子と、該出力端子に接続され第３のコンデンサを有する整合回路を有し、該出力端子を介して発振信号が出力されることを特徴とする請求項１記載の発振器。
【請求項６】
前記発振器はさらに、前記第２のインダクタが接続される前記第１のインダクタの中間ノード点に接続される出力端子と、該出力端子に接続され第３のコンデンサを有する整合回路を有し、該出力端子を介して発振信号が出力されることを特徴とする請求項１記載の発振器。
【請求項７】
前記発振器はさらに、前記第１のインダクタの一端に接続される出力端子と、該出力端子に接続されるインピーダンス整合回路を有し、該出力端子を介して発振信号が出力されることを特徴とする請求項１記載の発振器。
【請求項８】
前記発振器はさらに、前記第２のインダクタが接続される前記第１のインダクタの中間ノード点に接続される出力端子と、該出力端子に接続されるインピーダンス整合回路を有し、該出力端子を介して発振信号が出力されることを特徴とする請求項１記載の発振器。
【請求項９】
前記発振器はさらに、前記コンデンサが形成される基板を有し、該基板は前記第３のコンデンサを形成する導電性パターンを有することを特徴とする請求項５記載の発振器。
【請求項１０】
前記発振器はさらに、前記コンデンサが形成される基板を有し、該基板は前記第３のコンデンサを形成する導電性パターンを有することを特徴とする請求項６記載の発振器。
【請求項１１】
前記発振器は、前記第１のインダクタまたは前記第２のインダクタのいずれかが伝送線路で構成されることを特徴とする請求項１記載の発振器。
【請求項１２】
前記発振器は、前記第１のインダクタまたは前記第２のインダクタのいずれかがマイクロストリップラインで構成されることを特徴とする請求項１記載の発振器。
【請求項１３】
前記発振器はさらに、発振周波数を外部で調節できるようにするために、前記第１のインダクタに接続され該共振器の制御端子を介して制御信号を受信する可変容量ダイオードを有することを特徴とする請求項１記載の発振器。
【請求項１４】
前記発振器はさらに、前記トランジスタの前記ベースと前記第１のインダクタ間を接続する結合コンデンサを有することを特徴とする請求項１記載の発振器。
【請求項１５】
前記発振器はさらに、前記第２のインダクタの中間ノード点に接続される出力端子を有し、該出力端子を介して発振信号が出力されることを特徴とする請求項１記載の発振器。
【請求項１６】
前記発振器はさらに、前記トランジスタの前記エミッタに接続される出力端子を有し、該出力端子を介して発振信号が出力されることを特徴とする請求項１記載の発振器。
【請求項１７】
前記発振器はさらに、前記第２のインダクタに直列接続される抵抗を有することを特徴とする請求項１記載の発振器。
【請求項１８】
電源電圧を受け取るコレクタを有するトランジスタと、前記トランジスタのベース・エミッタ間に接続される第１のコンデンサと、前記トランジスタの前記コレクタ・前記ベース間に接続される抵抗と、前記トランジスタの前記ベースと接地間に接続される第１のインダクタと、前記トランジスタの前記エミッタと前記第１のインダクタまたは接地間に接続される第２のインダクタと、前記トランジスタの前記エミッタと接地間を接続するコンデンサ回路と、前記コンデンサ回路から出力される発振信号で構成されることを特徴とする発振器。
【請求項１９】
前記発振器は、前記コンデンサ回路が直列接続された第４のコンデンサと第５のコンデンサで構成され、上記発振信号は該第４のコンデンサと該第５のコンデンサが直列接続する中間ノード点に接続される出力端子を介して出力されることを特徴とする請求項１８記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発振器に関し、特に、高周波回路（ＲＦ回路）で用いられる発振器に関する。
【背景技術】
【０００２】
従来から、ＦＭチューナー用局部発振器、水晶発振器や電圧制御発振器等、一般的に高周波数帯で使用されている発振器には様々なものがある。例えば、コルピッツ発振器やハートレー発振器などはＬＣ発振器として広く用いられている。ＬＣ発振器はインダクタＬとコンデンサＣとの組み合わせで共振回路を形成する。一般に前記発振回路だけでは周辺回路の影響により安定的な発振をすることが難しい為、バッファ回路を発振回路の後段に接続する場合が多い。
【０００３】
しかしながら、近年の電子機器の小型化に伴い前記発振器の小型化が進み、現在使用されている発振回路とバッファ回路で構成した発振器は小型化の限界に達している。
【０００４】
図１に、従来の発振回路、具体的にはコルピッツ発振回路を回路構成例として示す。前記コルピッツ発振回路は、トランジスタＴＲ、フィードバック用コンデンサＣ１及びＣ２、抵抗Ｒ１、Ｒ２及びＲ３、インダクタＬから構成される。電源電圧は端子Ｐ１を介して発振器に供給され、抵抗Ｒ１及び抵抗Ｒ２から成る直列回路は端子Ｐ１と接地間を接続し、ＤＣバイアス電圧を生成する。ＤＣバイアス電圧は、トランジスタＴＲのベースに印加される。前記トランジスタＴＲのエミッタは、エミッタ・バイアス抵抗の働きをする抵抗Ｒ３によってバイアスをかけられる。図示していないバッファ回路がコルピッツ発振回路の後段に接続される。詳しくは、バッファ回路は、前記トランジスタＴＲのエミッタに接続される。
【０００５】
電気的な特性を低下させることなく、発振器の小型化を実現する必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、本発明は上記従来の発振器の小型化を行う為の新たな回路形態を提案し、小型・簡素化した構成の発振器を提供することを目的とする。
【０００７】
本発明は、電源電圧を受け取るコレクタを有するトランジスタと、前記トランジスタのベース・エミッタ間に接続される第１のコンデンサと、前記第１のコンデンサと接地間に接続される第２のコンデンサと、前記トランジスタの前記コレクタ・前記ベース間に接続される抵抗と、前記トランジスタの前記ベースと接地間に接続される第１のインダクタと、前記トランジスタの前記エミッタと前記第１のインダクタまたは接地間に接続される第２のインダクタで構成される発振器である。
【０００８】
上記発振器において、前記第２のインダクタは前記第１のインダクタの１部を経由して接地する構成とすることができる。また、前記発振器はさらに、前記第１のインダクタの一端に接続される出力端子を有し、該出力端子を介して発振信号が出力される構成とすることができる。また、前記発振器はさらに、前記第２のインダクタが接続される前記第１のインダクタの中間ノード点に接続される出力端子を有し、該出力端子を介して発振信号が出力される構成とすることができる。また、前記発振器はさらに、前記第１のインダクタの一端に接続される出力端子と、該出力端子に接続され第３のコンデンサを有する整合回路を有し、該出力端子を介して発振信号が出力される構成とすることができる。また、前記発振器はさらに、前記第２のインダクタが接続される前記第１のインダクタの中間ノード点に接続される出力端子と、該出力端子に接続され第３のコンデンサを有する整合回路を有し、該出力端子を介して発振信号が出力される構成とすることができる。また、前記発振器はさらに、前記第１のインダクタの一端に接続される出力端子と、該出力端子に接続されるインピーダンス整合回路を有し、該出力端子を介して発振信号が出力される構成とすることができる。また、前記発振器はさらに、前記第２のインダクタが接続される前記第１のインダクタの中間ノード点に接続される出力端子と、該出力端子に接続されるインピーダンス整合回路を有し、該出力端子を介して発振信号が出力される構成とすることができる。また、前記発振器はさらに、前記コンデンサが形成される基板を有し、該基板は前記第３のコンデンサを形成する導電性パターンを有する構成とすることができる。
【０００９】
また、前記発振器は、前記第１のインダクタまたは前記第２のインダクタのいずれかを伝送線路で構成することができる。また、前記発振器は、前記第１のインダクタまたは前記第２のインダクタのいずれかをマイクロストリップラインで構成することもできる。また、前記発振器はさらに、発振周波数を外部で調節できるようにするために、前記第１のインダクタに接続され該共振器の制御端子を介して制御信号を受信する可変容量ダイオードを有する構成とすることができる。前記発振器はさらに、前記トランジスタの前記ベースと前記第１のインダクタ間を接続する結合コンデンサを有する構成とすることができる。また、前記発振器はさらに、前記第２のインダクタの中間ノード点に接続される出力端子を有し、該出力端子を介して発振信号が出力される構成とすることができる。また、前記発振器はさらに、前記トランジスタの前記エミッタに接続される出力端子を有し、該出力端子を介して発振信号が出力される構成とすることができる。また、前記発振器はさらに、前記第２のインダクタに直列接続される抵抗を有する構成とすることができる。
【００１０】
本発明はまた、電源電圧を受け取るコレクタを有するトランジスタと、前記トランジスタのベース・エミッタ間に接続される第１のコンデンサと、前記トランジスタの前記コレクタ・前記ベース間に接続される抵抗と、前記トランジスタの前記ベースと接地間に接続される第１のインダクタと、前記トランジスタの前記エミッタと前記第１のインダクタまたは接地間に接続される第２のインダクタと、前記トランジスタの前記エミッタと接地間を接続するコンデンサ回路と、前記コンデンサ回路から出力される発振信号で構成される発振器を含む。この発振器は、前記コンデンサ回路が直列接続された第４のコンデンサと第５のコンデンサで構成され、上記発振信号は該第４のコンデンサと該第５のコンデンサが直列接続する中間ノード点に接続される出力端子を介して出力される構成とすることができる。
【発明の効果】
【００１１】
本発明によれば、小型・簡素化した構成の発振器を実現することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を、添付図面を参照して説明する。
【実施例１】
【００１３】
図２は、第１実施例に係る発振器の回路図である。図２の発振器は、コルピッツ発振回路を変形させたものであり、以下の構成となっている。帰還用トランジスタＴＲのコレクタには、電源端子Ｐ１を介して電源電圧が供給される。第１のコンデンサＣ１は、トランジスタＴＲのベース・エミッタ間に接続され、第２のコンデンサＣ２は、前記第１のコンデンサＣ１・接地間に接続される。抵抗Ｒ１は、トランジスタＴＲのコレクタ・ベース間に接続される。共振回路の第１のインダクタＬ１は、トランジスタＴＲのベース・接地間に接続され、第２のインダクタＬ２は、トランジスタＴＲのエミッタ・前記第１のインダクタＬ１間に接続される。
【００１４】
図２に示される回路構成には、図１に示されるようなトランジスタＴＲのベース・接地間に接続されるバイアス抵抗Ｒ２や、エミッタ・接地間に接続されるバイアス抵抗Ｒ３は含まれない。従って、第１実施例に係るバイアス回路は簡略化されている。図１と図２を比較するとわかるように、図２は図１よりも少数の構成要素で回路が構成されている。このため、発振器の小型化が実現できる。
【００１５】
トランジスタＴＲのエミッタは、インダクタＬ２を介して接地される。インダクタＬ２の一端はエミッタに、他端はインダクタＬ１の中間ノード点に接続される。インダクタＬ２により、インダクタＬ１へ直流電流を流したり、高周波の構成要素から遮断したりするように調整できるようになる。インダクタＬ２は、チョークコイルのような働きをする。インダクタＬ２の他端は、インダクタＬ１を介さずに直接接地する構成にしても良い。発明者らは、図２の回路構成においても発振することを確認済みである。
【００１６】
図２の構成要素は、パッケージ化が可能な一般的な基板やチップに搭載する構成としても良い。この構成については、後述する。
【実施例２】
【００１７】
図３は、第２実施例に係る発振器の回路図である。図２における発振器は、発振回路３０と整合回路４１とバッファ回路４２とインピーダンス調整回路４３を有する。発振回路３０により発振信号が生成され、整合回路４１とバッファ回路４２とインピーダンス調整回路４３を介して出力端子４４に出力される。整合回路４１は、バッファ回路４２から発振回路３０の直流電流をアイソレーションする機能を持つ。発振信号が数ＧＨｚの場合は、整合回路４１を使用するのが好ましい。バッファ回路４２は発振信号を増幅し、インピーダンス調整回路４３は発振器と出力端子４４に接続される外部回路とのインピーダンスの整合を確立する。
【００１８】
発振回路３０は、共振回路３１と発振トランジスタ３２を有する駆動回路を有する。共振回路３１は共振信号を生成し、発振トランジスタ３２は前記共振信号を共振回路３１に帰還させ、LC共振回路である共振回路３１を駆動する。詳しくは、共振回路３１は、ダイオードＤとコンデンサＣ３、Ｃ６及びＣ７とインダクタ３３で構成される。ダイオードＤは可変容量ダイオードでも良い。制御信号が外部から制御端子３６及びチョークコイルであるインダクタ３４を介して、ダイオードＤのカソードに入力され、ダイオードＤのアノードは接地される。制御信号によりダイオードＤのキャパシタンスは変化するが、これにより共振回路３１の共振周波数が変化する。制御端子３６に入力された交流成分はバイパスコンデンサＣ５を経由して接地され、ダイオードＤのカソードはコンデンサＣ６及びＣ７を経由して接地される。インダクタ３３の一端はコンデンサＣ６を介してダイオードＤのカソードに接続され、インダクタ３３の他端は接地される。インダクタ３３はコンデンサＣ７と並列接続される。共振周波数は主に、ダイオードＤとコンデンサＣ６及びＣ７とインダクタ３３によって異なる。コンデンサＣ３はインダクタ３３とトランジスタ３２のベース間に接続され、インピーダンスを調整する。
【００１９】
コンデンサＣ１及びＣ２が直列接続されるノード点は、発振回路３０の出力端子３７に接続される。そして、出力端子３７はトランジスタ３２のエミッタに接続される。出力端子３７は、トランジスタ３２のエミッタに直接、接続される。出力端子３７から出力される発振信号は、整合回路４１とバッファ回路４２とインピーダンス調整回路４３を経由して、発振器の出力端子４４に出力される。
【００２０】
ベース電圧は、直流回路の電源端子３８と接地間に接続される抵抗Ｒ１によって決まる。電源電圧は、電源端子３８に出力される。コルピッツ発振器は、トランジスタ３２とコンデンサＣ１及びＣ２を有する。コンデンサＣ１は、トランジスタ３２のベース・エミッタ間に接続される。コンデンサＣ２は、トランジスタ３２のエミッタ・接地間に接続される。インダクタ３５は、図２のインダクタＬ２に相当し、トランジスタ３２のエミッタとインダクタ３３の中間ノード点との間に接続される。トランジスタ３２のエミッタは、直流回路内のインダクタ３５及びインダクタ３３の一部を経由して接地される。バイパスコンデンサＣ８はトランジスタ３２のコレクタに接続され、接地される。トランジスタ３２のコレクタは電源端子３８に接続される。
【００２１】
動作時に、共振回路３１で生成された共振信号は、トランジスタ３２のベースに入力され、次に、エミッタ出力がインダクタ３５を介して共振回路３１に帰還する。発振信号は、制御端子３６に出力される制御信号により生成可能で、出力端子３７を介して出力される。
【００２２】
発振回路３０は、少数の部品から構成されているため、発振器を小型化することができる。
【００２３】
図１０は、図３の回路構成を変形させたものである。図１０に示すインダクタ３５は、インダクタ３３に接続されずに接地されている。図１０に示す回路のその他の部位は図３に等しい。図１０の回路は、図３の回路と同様に動作する。
【実施例３】
【００２４】
図４は、第３実施例に係る発振器の回路図である。
【００２５】
出力端子３７は、インダクタ３３とコンデンサＣ３、Ｃ６及びＣ７が接続されるノード点に接続される。つまり、発振出力は共振回路３１から抽出される。インダクタ３３では比較的大きい共振信号が得られる。バッファ回路４２は、出力端子３７を介して発振（共振）信号を受信、増幅する。
【００２６】
図１１は、図４の回路構成を変形させたものである。図１１に示すインダクタ３５は、インダクタ３３に接続されずに接地されている。図１１の回路は、図４の回路と同様に動作する。
【実施例４】
【００２７】
図５は、第４実施例に係る発振器の回路図である。
【００２８】
図５の発振器は、図４の発振器を変化させたものに相当する。発振器の出力端子３７は、インダクタ３５の一端が接続されている中間ノード点に接続される。バッファ回路４２は、前記中間ノード点で得られる共振信号を増幅する。
【００２９】
図１２は、図５の回路構成を変形させたものである。図１２に示すインダクタ３５は、インダクタ３３に接続されずに接地されている。図１２の回路は、図５の回路と同様に動作する。
【実施例５】
【００３０】
図６は、第５実施例に係る発振器の回路図である。
【００３１】
図６の発振器は、図４の回路で使用されている整合回路４１とバッファ回路４２を省いて構成されている。インダクタ３３の一端で得られる共振信号が十分な大きさである場合、共振信号を増幅せずに発振信号として用いても良い。図６の発振器は、図４のものより小型である。
【実施例６】
【００３２】
図７は、第６実施例に係る発振器の回路図である。
【００３３】
図７の発振器は、図５の回路で使用されている整合回路４１とバッファ回路４２を省いて構成されている。インダクタ３３の中間ノード点で得られる共振信号が十分な大きさである場合、共振信号を増幅せずに発振信号として用いても良い。図7の発振器は、図5のものより小型である。
【００３４】
第１実施例から第6実施例の発振器は、単一の基板上に形成して良い。図８に、基板５０の断面図を模式的に示す。基板５０は、層５１〜５４からなる多層構造の基板であり、例えば、セラミック素材でできている。発振器の電子部品５７及び外部接続用のパッドが多層の基板５０の最上層に搭載される。例えば、電子部品５７には、トランジスタ３２、コンデンサＣ１〜Ｃ３、Ｃ５、Ｃ６及びＣ８、バッファ回路４２及びインピーダンス整合回路４３などがある。バイアホール５６を層５１〜５４のいずれに設けても良い。導電性パターン５５を、隣接する層間のいずれの接触面に設けても良い。図２〜５に示す整合回路４１のコンデンサを、多層の基板５０に搭載することが好ましい。図８には、二つの導電性パターン５８及び５９が層５３を介して向き合い、整合回路４１のコンデンサを形成している。
【００３５】
誘電体を追加して導電性パターン５８及び５９の間に設けても良い。または代わりに、導電性パターン５８及び５９に挟まれる層を誘電体で形成しても良い。導電性パターン５８及び５９をコンデンサ４１専用に設ける必要はなく、部品間を相互に接続する導電性パターンの一部としても良い。コンデンサ４１は、パッドにより、基板５０の最上部に作成しても良い。また、導電性パターンを層５１・５２間の接触面に設けても良い。最上部の上記パッドは出力端子３７で構成されていても良い。このようにしてコンデンサ５８及び５９は、発振器のさらなる小型化を可能にする。これは、整合回路４１のコンデンサを搭載するために基板５０の最上部に領域を確保する必要がないからである。また、搭載領域を基板表面とする必要はないが、コンデンサ４１は、基板５０に形成された回路パターンにより形成することもできる。
【００３６】
図９に、インダクタ３３を共振回路３１に設けた例を示す。図９のインダクタ３３は、伝送線路で形成されている。詳しくは、図９のインダクタ３３は、マイクロストリップラインを有する。マイクロストリップラインは、基板６０、基板６０の前面に形成された導電性パターン６２、基板６０の背面に形成されたグランドパターン６１を有する。導電性パターン６２の一部６２２は接地され、導電性パターン６２の一部６２１はコンデンサＣ３、Ｃ６及びＣ７に接続される。導電性パターン６２の一部６２３はインダクタ３５に接続され、図９に示すように形成することができる。インダクタ３３のインダクタンス値は、導電性パターン６２をトリミングすることで調整して良い。図９の伝送線路は基板５０の最上部に設けるか、または基板内に組み込んでも良い。基板内に組み込む場合、基板６０を基板５０の一部としても良い。マイクロストリップラインの別の形式として、例えば、トリプレートマイクロストリップラインを多層の基板５０内部に形成することもできる。
【実施例７】
【００３７】
図１３は、第７実施例に係る発振器の回路図である。
【００３８】
インダクタ３５はトランジスタ３２のエミッタと接地間に接続される。インダクタ３５は、出力端子３７と接続する中間ノード点を有する。中間ノード点の位置により、インダクタを通る電圧を分割する電圧分割比が変わる。こうしてインダクタ３５の中間ノード点の位置を変えることにより、任意の電圧分割比を設定することができる。
【００３９】
図１３に示す回路構成を図１４のように変えても良い。図１４では、インダクタ３５は接地接続されずに、インダクタ３３の中間ノード点に接続される。インダクタ３５は直流回路動作において、インダクタ３３を経由して接地されると言うこともできる。
【実施例８】
【００４０】
図１５は、第８実施例に係る発振器の回路図である。
【００４１】
コンデンサＣ２１及びＣ２２で構成されるコンデンサ回路は、図１３のコンデンサＣ２の代わりに用いられる。出力端子３７は、コンデンサＣ２１及びＣ２２が直列接続している中間ノード点に接続される。上記コンデンサ回路の中間ノード点の位置により、コンデンサを通る電圧を分割する電圧分割比が変わる。こうしてコンデンサ回路の中間ノード点の位置を変えることにより、任意の電圧分割比を設定することができる。
【００４２】
図１５の示すインダクタ３５は接地される。また、図１６に示すように、インダクタ３５をインダクタ３３の中間ノード点に接続しても良い。
【００４３】
上記実施例で用いられる共振回路３１は、前述の回路構成に限定されない。例えば、共振回路３１は、水晶等により形成される共振器を含んでも良い。
【実施例９】
【００４４】
図１７は、第９実施例に係る発振器の回路図である。これは、図３に示す第１実施例を変形させたものである。抵抗Ｒ４がインダクタ３５と直列に接続される。図１７では、抵抗Ｒ４は、トランジスタ３２のエミッタとインダクタ３５の間に接続される。また、抵抗Ｒ４は、インダクタ３３・３５間に接続しても良い。抵抗Ｒ４は、抵抗３２、インダクタ３５及び３３、コンデンサＣ３を含む帰還ループのゲインを変えるために設置させる。抵抗Ｒ４は、インダクタ３５を備える他の実施例のいずれにも適応できる。例えば、抵抗Ｒ４は図１０の共振器に適応しても良い。この適応については、図１８に示す。
【００４５】
本発明は、前述の実施例に限らず、本発明の範囲内で、さらに他の実施例、変形及び修正が可能である。
【図面の簡単な説明】
【００４６】
【図１】図１に、従来のコルピッツ共振器の回路図を示す。
【図２】本発明の第１実施例に係る共振器の回路図を示す。
【図３】本発明の第２実施例に係る共振器の回路図を示す。
【図４】本発明の第３実施例に係る共振器の回路図を示す。
【図５】本発明の第４実施例に係る共振器の回路図を示す。
【図６】本発明の第５実施例に係る共振器の回路図を示す。
【図７】本発明の第６実施例に係る共振器の回路図を示す。
【図８】本発明の実施例に係る共振器を実現するために用いる基板の断面図を模式的に示す。
【図９】本発明の第１実施例から第８実施例で用いられる共振器の共振回路に使用されるインダクタを形成するマイクロストリップラインを模式的に示す。
【図１０】図３に示す共振器の変形の回路図を示す。
【図１１】図４に示す共振器の変形の回路図を示す。
【図１２】図５に示す共振器の変形の回路図を示す。
【図１３】本発明の第７実施例に係る共振器の回路図を示す。
【図１４】図１３に示す共振器の変形の回路図を示す。
【図１５】本発明の第８実施例に係る共振器の回路図を示す。
【図１６】図１５に示す共振器の変形の回路図を示す。
【図１７】図３に示す共振器の変形の回路図を示す。
【図１８】図１０に示す共振器の変形の回路図を示す。
【符号の説明】
【００４７】
３０    発振回路
４１    整合回路
４２    バッファ回路
４３    インピーダンス調整回路
ＴＲ    トランジスタ
Ｃ１    第１のコンデンサ
Ｃ２    第２のコンデンサ
Ｒ１    抵抗
Ｌ１    第１のインダクタ
Ｌ２    第２のインダクタ
【図１】
2005160077.tif 000003
【図２】
2005160077.tif 000004
【図３】
2005160077.tif 000005
【図４】
2005160077.tif 000006
【図５】
2005160077.tif 000007
【図６】
2005160077.tif 000008
【図７】
2005160077.tif 000009
【図８】
2005160077.tif 000010
【図９】
2005160077.tif 000011
【図１０】
2005160077.tif 000012
【図１１】
2005160077.tif 000013
【図１２】
2005160077.tif 000014
【図１３】
2005160077.tif 000015
【図１４】
2005160077.tif 000016
【図１５】
2005160077.tif 000017
【図１６】
2005160077.tif 000018
【図１７】
2005160077.tif 000019
【図１８】
2005160077.tif 000020