(57)【要約】【課題】  本発明は、結晶粒や結晶粒界の位置制御を行う結晶性半導体膜の新たな作製方法を提供することを課題とする。特に結晶粒の配向性が制御された結晶性半導体膜の作製方法を提供することを課題とする。【解決手段】  絶縁膜に形成される開口部の形成位置を制御し、開口部の底面に非晶質半導体膜の金属元素を形成し、開口部及び絶縁膜を覆うように非晶質半導体膜を形成し、金属元素により非晶質半導体膜の結晶化が早くなる、つまり低温で結晶化が開始する領域を種結晶領域として結晶性半導体膜を制御して形成することを特徴とする。【選択図】  図１
2005079209.tif 000002
【特許請求の範囲】
【請求項１】
選択的に結晶化を促進する金属元素を形成し、
前記結晶化を促進する金属元素を覆って、非晶質半導体膜を形成し、
前記非晶質半導体膜を加熱することにより、結晶性半導体膜を形成することを特徴とする結晶性半導体膜の作製方法。
【請求項２】
絶縁膜を形成し、
前記絶縁膜に開口部を形成し、
前記開口部の底面に結晶化を促進する金属元素を形成し、
前記開口部及び前記絶縁膜を覆って、非晶質半導体膜を形成し、
前記非晶質半導体膜を加熱することにより、結晶性半導体膜を形成することを特徴とする結晶性半導体膜の作製方法。
【請求項３】
請求項  において、前記開口部の底面に酸化膜を形成することにより前記金属元素に対する濡れ性を高めさせ、前記絶縁膜の上面に珪素膜を形成することにより前記金属元素に対する濡れ性を低めさせることを特徴とする結晶性半導体膜の作製方法。
【請求項４】
第１の絶縁膜を形成し、
エッチング法を用いて、前記第１の絶縁膜に第１の開口部を形成し、
ＣＶＤ法を用いて、前記第１の開口部の直径を狭めるように第２の絶縁膜を形成することにより第２の開口部を形成し、
前記第２の開口部の底面に結晶化を促進する金属元素を形成し、
前記第２の開口部及び前記第２の絶縁膜を覆って、非晶質半導体膜を形成し、
前記非晶質半導体膜を加熱することにより、結晶性半導体膜を形成することを特徴とする結晶性半導体膜の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、
加熱炉、レーザ、ランプアニール、又はそれらを組み合わせて前記非晶質半導体膜を加熱することを特徴とする結晶性半導体膜の作製方法。
【請求項６】
請求項１乃至５のいずれか一において、
前記結晶性半導体膜形成後、前記結晶性半導体膜上にゲッタリングシンクを形成し、加熱することにより前記金属元素の濃度を低減することを特徴とする結晶性半導体膜の作製方法。
【請求項７】
請求項１乃至６のいずれか一において、
前記結晶化を促進する金属元素は、Ｆｅ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ、Ａｇ、Ｉｎ、Ｓｎから選ばれた一種又は複数種であることを特徴とする結晶性半導体膜の作製方法。
【請求項８】
請求項１乃至７のいずれか一において、
スピンコーティング法、ディップ法、イオン注入法、又はスパッタリング法により前記開口部の底面に前記金属元素を形成することを特徴とする結晶性半導体膜の作製方法。
【請求項９】
請求項１乃至８のいずれか一に記載の結晶性半導体膜を用いた薄膜トランジスタの作製方法であって、
前記結晶性半導体膜をパターニングするときに前記金属元素が形成された領域を除去し、
前記パターニングされた結晶性半導体膜上にゲート絶縁膜を介してゲート電極を形成し、
前記ゲート電極をマスクとして不純物元素を添加して不純物領域を形成し、
前記不純物領域に接続される配線を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項１０】
請求項１乃至８のいずれか一に記載の結晶性半導体膜を用いた薄膜トランジスタの作製方法であって、
前記結晶性半導体膜を前記開口部の間隔に合わせてパターニングし、
前記結晶性半導体膜をパターニングするときに前記金属元素が形成された領域を除去し、
前記パターニングされた結晶性半導体膜上にゲート絶縁膜を介してゲート電極を形成し、
前記ゲート電極をマスクとして不純物元素を添加して不純物領域を形成し、
前記不純物領域に接続される配線を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項１１】
請求項９または１０において、
結晶粒界を除去するように前記結晶性半導体膜をパターニングすることを特徴とする薄膜トランジスタの作製方法。
【請求項１２】
請求項９乃至１１のいずれか一に記載の薄膜トランジスタを有する半導体装置の作製方法であって、
スイッチング用ＴＦＴと駆動用ＴＦＴを有する画素部において、
前記スイッチング用ＴＦＴ、及び前記駆動用ＴＦＴの電流の流れる方向と、前記結晶性半導体膜の結晶成長の方向とを沿うように前記結晶性半導体膜をパターニングすることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項９乃至１１のいずれか一に記載の薄膜トランジスタを有する半導体装置の作製方法であって、
スイッチング用ＴＦＴと駆動用ＴＦＴを有する画素部において、
前記金属元素を有する半導体膜、及び前記第１の非晶質半導体膜を中心として複数のスイッチング用ＴＦＴと駆動用ＴＦＴを点対称に配置し、前記スイッチング用ＴＦＴ、及び前記駆動用ＴＦＴの電流の流れる方向と、前記結晶性半導体膜の結晶成長の方向とを沿うように前記結晶性半導体膜をパターニングすることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１２又は１３において、前記スイッチング用ＴＦＴ、及び前記駆動用ＴＦＴの電流の流れる方向と、双晶粒界とを沿うように前記結晶性半導体膜をパターニングすることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項９乃至１１のいずれか一に記載の薄膜トランジスタを有する半導体装置の作製方法であって、
複数のｎチャネル型ＴＦＴと、複数のｐチャネル型ＴＦＴを有するアナログスイッチを含む駆動回路部において、
前記複数のｎチャネル型ＴＦＴは同一の結晶粒から形成し、
前記複数のｐチャネル型ＴＦＴは同一の結晶粒から形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は結晶粒界の発生位置を制御するための結晶性半導体膜、具体的には結晶性珪素膜の作製方法に関する。さらに本発明は、該結晶性半導体膜を有する薄膜トランジスタ（ＴＦＴ）、該ＴＦＴを有する半導体装置の作製方法に関する。
【背景技術】
【０００２】
従来の結晶性半導体膜の作製方法には、基板上に絶縁膜を形成し、絶縁膜の面内の所定位置に四角錐状の穴を形成し、非晶質珪素膜を形成し、レーザを照射して穴を中心とした領域を略単結晶状態の珪素膜を半導体膜として使用する薄膜トランジスタを形成したものがある（特許文献１参照）。
【０００３】
また、多結晶シリコン膜の大粒径化に伴う特性のばらつきをなくす製法として、非晶質シリコン膜を固相結晶化する前に、その膜に優先的に結晶核が発生する領域を選択的に形成するものがある（特許文献２参照）。
【０００４】
その半導体膜の結晶性を高める方法として、半導体膜にニッケル元素（Ｎｉ）を代表とする結晶性を促進させる金属元素を添加、成膜又は塗布しその後加熱処理を施し、結晶性半導体膜を形成する結晶化方法が行われている（例えば、特許文献３参照）。このような結晶化の工程において、Ｎｉを代表とする結晶化を促進する金属元素を用いることで、大粒径の結晶性半導体膜が得られ、粒界における原子配列の連続性が保たれる確率が高く、粒内欠陥が少ない結晶性半導体膜が得られている。
【０００５】
【特許文献１】特開２００３−９２２６０号公報
【特許文献２】特開平５−６７６３５号公報
【特許文献３】特開平７−１６１６３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１、及び２に開示される結晶性珪素膜の作製方法では、結晶粒、特に結晶粒界の発生位置の制御が不十分であった。そのような結晶性半導体膜を用いて薄膜トランジスタ（ＴＦＴとも表記する）を形成すると、結晶粒界による移動度の低下、及びＴＦＴの電気特性のバラツキを招いてしまう。
【０００７】
さらに特許文献１、及び２に開示される結晶性珪素膜の作製方法から、特許文献３に開示されるように結晶粒の結晶の配向性（単に配向性と表記する）を制御した結晶性半導体膜を用いる場合、該配向性を考慮した結晶性半導体膜を作製することは難しかった。
【０００８】
そこで本発明は、結晶粒や結晶粒界の発生位置制御を行う結晶性半導体膜の新たな作製方法を提供することを課題とする。特に結晶粒の配向性が制御された結晶性半導体膜の作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を鑑み本発明は、選択的に形成される結晶化を促進する金属元素（以下、金属元素と表記する）の位置を制御し、金属元素が形成された領域を種結晶領域として結晶性半導体膜を形成することを特徴とする。例えば絶縁膜に形成される開口部の形成位置を制御し、開口部の底面に非晶質半導体膜の金属元素を形成し、開口部及び絶縁膜を覆うように非晶質半導体膜を形成し、金属元素により非晶質半導体膜の結晶化が早くなる、つまり低温で結晶化が開始する領域を種結晶領域として結晶性半導体膜を形成することを特徴とする。開口部の形状は、点状、線状、矩形状、又はそれらの組み合わせからなる形状とすることができる。また開口部の端面に、テーパをつけても構わない。
【００１０】
本発明により開口部の配置、つまり種結晶領域の配置を制御することができる。
【００１１】
本発明の具体的な構成例は、絶縁膜を形成し、前記絶縁膜に開口部を形成し、前記開口部の底面に結晶化を促進する金属元素を形成し、前記開口部及び前記絶縁膜を覆って、非晶質半導体膜を形成し、前記非晶質半導体膜を加熱することにより、結晶性半導体膜を形成する。
【００１２】
金属元素により配向性の制御を行うことが可能となるように結晶化するように、開口部の深さは、０．５〜１．５μｍとする。さらに開口部の直径を、０．１〜１００μｍ、好ましくは０．１〜１μｍとする。
【００１３】
なお本発明において、金属元素はニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）インジウム（Ｉｎ）、スズ（Ｓｎ）などであり、これらから選ばれた一種又は複数種を用いることができうる。
【００１４】
金属元素を有する半導体膜の作製方法は、スピンコーティング法やディップ法といった塗布方法により金属元素を有する溶液（水溶液や酢酸溶液を含む）を塗布する。また、イオン注入法により金属元素のイオンを注入したり、金属元素を含有する水蒸気雰囲気中で加熱したり、スパッタリング法により、金属元素を有する半導体膜を形成してもよい。
【００１５】
さらに選択的に開口部の底面に金属元素を有する水溶液を形成する場合、前記開口部の底面は前記金属元素を有する水溶液に対する濡れ性を高め、前記絶縁膜の上面、つまり表面は前記金属元素を有する水溶液に対する濡れ性を低めるとよい。濡れ性を高めるためには、例えば珪素を有する酸化膜を開口部に形成すると好ましく、濡れ性を低めるためには、例えば珪素膜を絶縁膜の上面に形成すると好ましい。
【００１６】
また本発明の別の構成例は、開口部の直径をより小さくするため第１の絶縁膜を形成し、エッチング法を用いて、前記第１の絶縁膜に第１の開口部を形成し、ＣＶＤ法を用いて、前記第１の開口部の直径を狭めるように第２の絶縁膜を形成することにより第２の開口部を形成し、前記第２の開口部の底面に結晶化を促進する金属元素を形成し、前記第２の開口部及び前記第２の絶縁膜を覆って、非晶質半導体膜を形成し、前記非晶質半導体膜を加熱することにより、結晶性半導体膜を形成する。
【００１７】
また選択的に金属元素を形成するため、メタルマスク等を用いて金属元素をイオンドープ等してもよい
【００１８】
また本発明は、金属元素の濃度を低減、又は金属元素を除去するためにゲッタリング工程を行ってもよい。ゲッタリング工程は、結晶性半導体膜を形成した後に行えばよい。
【００１９】
非晶質半導体膜への加熱は、加熱炉、レーザ、ランプアニール、又はそれらを組み合わせて行えばよい。加熱炉で加熱した後に、レーザ照射することにより、半導体膜の結晶成長を助長させることができる。このように非晶質半導体膜を加熱すると、開口部、つまり種結晶領域から結晶化が行われ、結晶性半導体膜を形成することができる。
【００２０】
また本発明の結晶性半導体膜を有する薄膜トランジスタのチャネル形成領域（単に、チャネル形成領域と表記する）を形成することを特徴とする。ＴＦＴのチャネル形成領域、不純物領域を有する活性層（単に活性層と表記する）をパターニングするとき、活性層から種結晶領域を除去すると好ましい。金属元素は薄膜トランジスタの電気特性等（ＴＦＴ特性とも表記する）に悪影響を及ぼすからである。またさらに活性層に種結晶領域を有する場合であっても、不純物領域下に種結晶領域を配置すればよい。すなわち、少なくともチャネル形成領域に種結晶領域を有さないようにパターニングすればよい。
【００２１】
そしてさらに一つの種結晶領域から結晶成長する本発明により、少なくともチャネル形成領域は粒界を含まない結晶性半導体膜、又は少なくともチャネル形成領域に含まれる粒界が対応粒界となる結晶性半導体膜とすることができる。対応粒界とは、粒界における原子配列の連続性が保たれる特徴があり、例として双晶粒界がある。この双晶粒界は、原子配列は不連続である通常の結晶粒界（単に結晶粒界と表記する）と比較すると、ＴＦＴ特性に悪影響を与えにくい。そのため、半導体膜は双晶粒界を有しても構わないが、少なくとも結晶粒界を有さないようにパターニングする必要がある。また半導体膜、特にチャネル形成領域が不規則に結晶粒界を有してしまうと、ＴＦＴ特性に悪影響、特にＴＦＴ特性のバラツキが生じてしまい好ましくない。そのため、種結晶領域からの結晶成長させ、結晶粒界の発生位置、つまり結晶粒界の配置を制御する。さらにチャネル形成領域において、キャリアの移動方向を横切るように双晶粒界があると移動度の向上に関して好ましくないことがある。そのため、双晶粒界と、チャネル形成領域における電流の流れる方向とが沿うように、つまり平行となるようにパターニングするとより好ましい。
【００２２】
なお、結晶性半導体膜において、一つの種結晶領域から結晶成長する範囲を結晶粒と表記する。すなわち本発明の結晶粒は、複数の粒界を有することがない。また本発明の結晶粒は、複数の双晶、双晶粒界を有していることはある。
【００２３】
このような結晶粒に、単数、又は複数のＴＦＴを設けることにより、電気特性の揃ったＴＦＴを形成することができる。さらに該ＴＦＴを用いることにより、高品質な半導体装置を形成することができる。
【発明の効果】
【００２４】
本発明は、選択的に金属元素を添加する、例えば絶縁膜に開口部を設けることにより選択的に金属元素を添加するという簡便な方法により、種結晶領域を形成することができる。また本発明は、種結晶領域、つまり結晶の配置を制御して結晶性半導体膜を形成することができる。また本発明により結晶粒界の配置を制御して結晶性半導体膜を形成することができる。
【００２５】
このように結晶性半導体膜を結晶粒界の配置を制御して形成することができるため、結晶粒界を有さないようにチャネル形成領域をパターニングすることができる。その結果、バラツキの少ないＴＦＴ、特に画素部に設けられる駆動用ＴＦＴを得ることができる。またさらに、キャリア移動の妨げとなる結晶粒界がなく、さらに双晶粒界と、キャリアの移動方向とが沿うように半導体膜をパターニングするため、極めて高い移動を有するＴＦＴを提供することができる。
【００２６】
このようなＴＦＴを有するＴＦＴにより、品質の高い半導体装置を製造することが可能となる。
【発明を実施するための最良の形態】
【００２７】
以下に、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２８】
（実施の形態１）
本実施の形態では、具体的な結晶性半導体膜の作製方法について説明する。
【００２９】
まず図１（Ａ）に示すように、絶縁表面を有する基板１００上に下地膜１０１を形成する。基板１００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【００３０】
下地膜１０１は基板１００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。本実施の形態では、プラズマＣＶＤ法を用いて窒化酸化珪素膜を１０〜４００ｎｍ（好ましくは５０〜３００ｎｍ）の膜厚になるように形成する。なお下地膜４０１は積層構造を有してもよく、例えば酸化窒化珪素膜を１０〜２００nm（好ましくは５０〜１００nm）、酸化窒化シリコン膜を５０〜２００ｎｍ（好ましくは１００〜１５０nm）の順に積層してもよい。
【００３１】
ガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない。
【００３２】
下地膜１０１上に絶縁膜１０３を形成する。絶縁膜１０３は、プラズマＣＶＤ法、又はスパッタリング法を用いて珪素を有する絶縁膜を０．５〜１．５μｍの膜厚になるように形成する。本実施の形態では、プラズマＣＶＤ法により酸化珪素膜を１．０μｍの膜厚で形成する。絶縁膜１０３は酸化珪素膜以外に窒化珪素膜、窒化酸化珪素膜から形成してもよい。次いで絶縁膜１０３に、マスクを用いてドライエッチング法、又はウェットエッチング法により開口部１３０を形成する。本実施の形態では、レジストマスクを用いてドライエッチング法により開口部を形成する。開口部の直径は、０．１〜１００μｍであればよい。開口部の直径が小さくなるにつれ、結晶の配向性制御が高められ好ましい。
【００３３】
図１（Ｂ）に示すように、開口部に金属元素を形成する。なお本実施の形態は金属元素にＮｉを用いる場合で説明する。
【００３４】
例えば、にスピンコーティング法やディップ法といった塗布方法によりＮｉ溶液（水溶液や酢酸溶液を含む）を塗布し、Ｎｉを含む膜（但し、極めて薄いため膜として観測できない場合もある）を開口部に形成する。また、イオン注入法によりＮｉイオンを開口部へ注入したり、Ｎｉを含有する水蒸気雰囲気中で加熱したり、ターゲットをＮｉ材料としてＡｒプラズマでスパッタリングして、Ｎｉを開口部へ形成してもよい。
【００３５】
上記塗布法により、金属元素を開口部へ形成する場合、開口部の底面１３１の表面の濡れ性を改善し、水溶液を行き渡らせるため、少なくとも開口部に対して濡れ性を高めるとよい。例えば酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、開口部、少なくとも底面に酸化膜を１０〜５０Åに成膜することが望ましい。
【００３６】
また開口部が設けられていない絶縁膜の表面１３２は、金属元素を有する水溶液が塗布されないように濡れ性を低めるとよい。例えば、絶縁膜１０３形成後、珪素膜を形成すると、絶縁膜の表面は金属元素を有する水溶液に対する濡れ性を低めることができる。
【００３７】
本実施の形態では、絶縁膜１０３上にマスクを形成し、過酸化水素水により、開口部の底面１３１及び側面１３３に酸化膜を形成後、Ｎｉ酢酸塩１０ｐｐｍを含有した水溶液をスピンコーティング法により塗布することにより開口部に金属元素１０５を形成する。またスピンコーティングの回転速度の制御、例えば回転速度を徐々に高めることにより、開口部が設けられていない絶縁膜の表面に塗布されたＮｉ酢酸塩は除去される。このように金属元素１０５が形成された領域は種結晶領域１０４となる。
【００３８】
図１（Ｃ）に示すように、非晶質半導体膜１０６をスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により、絶縁膜１０３上からの膜厚が５０〜２００nmとなるように形成する。また非晶質半導体は珪素を主成分とする半導体膜だけではなくゲルマニウムを有するシリコン（シリコンゲルマニウムと表記する）からなる半導体膜を用いることができ、シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５atomic％程度であることが好ましい。本実施の形態ではプラズマＣＶＤ法を用いて珪素を主成分とする半導体膜（非晶質珪素膜とも表記する）１０６を膜厚１００nmとなるように形成する。
【００３９】
その後、非晶質半導体膜１０６を結晶化するために加熱処理を行う。加熱処理とは、加熱炉、レーザ照射、又はレーザ光の代わりにランプから発する光の照射（以下、ランプアニールと表記する）等を用いることができる。
【００４０】
加熱炉を用いる場合、徐々に高温となるように温度を５００〜５５０℃の範囲で多段階に設定するとよい。例えば、縦型炉を用いて５００℃で１時間熱処理後、５５０℃４時間で熱処理を行う。
【００４１】
またレーザ照射を用いる場合、線状に加工したパルス発振型のエキシマレーザー光を用いたり、連続発振型レーザ（ＣＷレーザとも表記する）であるアルゴンレーザー光やエキシマレーザー光を用いることもできる。
【００４２】
またランプアニールを用いる場合、赤外光（例えば波長１．２μｍ）を照射することができる。
【００４３】
このような結晶化を行う場合、さらに基板を２５０〜５００℃程度に加熱しておくとでき好ましい。特に、非晶質半導体膜１０６を先端から横方向に結晶成長させるとき、基板と非晶質半導体膜１０６とに温度差がない方がより長く結晶成長が行われる。
【００４４】
以上のような加熱炉、レーザ照射又はランプアニールによる加熱を組み合わせて用いてもよい。例えば、加熱炉を用いて加熱処理を行った後、レーザ照射やランプアニールを行うことができる。その結果、結晶成長を助長することができ、より大きな粒径をもつ結晶粒を形成することができる。
【００４５】
このとき金属元素が形成された開口部において、非晶質半導体膜の結晶化の始まる温度が低下しているため、最初に結晶化が始まる。さらに金属元素により非晶質半導体膜１０６は、配向性が制御されるように結晶成長する。このようにして開口部に形成された非晶質半導体膜１０６は、配向性が制御された種結晶領域となる。
【００４６】
このような結晶成長を行う非晶質半導体膜１０６の結晶粒１１５の模式図を図３に示す。種結晶領域１０４中心として、結晶粒１１５は等方向に結晶成長し、隣接する結晶粒とぶつかるところまで成長する。そのため、要求される結晶粒の大きさに基づき、開口部を形成する間隔を決定することができる。例えば、およそ一辺が１０μｍの結晶粒を得たい場合、開口部が形成される種結晶領域を１０μｍの間隔で格子状に形成すればよい。また、種結晶領域の間隔を異ならせることにより、結晶粒の形状を長方形やその他の矩形状とすることができる。またさらに、絶縁膜１０３に傷を付けることにより、結晶成長の終点を制御することができ、いろいろな形状の結晶粒を形成することができる。
【００４７】
以上のような結晶化工程後、つまり金属元素が不要となった後、金属元素を低減、又は除去するためにゲッタリング工程を施すと好ましい。具体的には不活性元素、例えばＡｒが添加された非晶質半導体膜をゲッタリングシンクとして形成し、加熱処理を行うゲッタリング工程を施す。ゲッタリングシンクとなる非晶質半導体膜は、Ｓｉを有するターゲットを用いたスパッタリング法、又はＣＶＤ法により形成することができる。例えばスパッタリング装置において、高周波電源を動作させ、ターゲットに高周波を印加し、さらに永久磁石を用いて磁場をかけるとよい。
【００４８】
なおゲッタリングシンクとなる非晶質半導体膜を形成する場合、濡れ性を向上させ、膜剥がれが生じないように酸化膜を形成すると好ましい。酸化膜は、オゾン水、又は硫酸、塩酸又は硝酸等の過酸化水素水を混同させた水溶液で処理することにより形成される薄い膜（ケミカルオキサイド）を用いることができる。他の方法としては、酸素雰囲気中でのプラズマ処理や、酸素含有雰囲気中で紫外線照射することによりオゾンを発生させて酸化処理を行ってもよい。
【００４９】
このようにゲッタリングシンクとなる非晶質半導体膜を形成した後、加熱処理を施す。すると、金属元素が拡散し、不活性元素が添加された非晶質半導体膜へ捕獲される。その後、ゲッタリングシンクとなる非晶質半導体膜を、フッ酸等により除去する。
【００５０】
以上のようにして種結晶領域を中心として結晶成長が行われた結晶化された半導体膜１０６（結晶性半導体膜と表記する）を形成することができる。
【００５１】
次いで結晶性半導体膜をパターニングして薄膜トランジスタを形成する工程を説明する。
【００５２】
図２（Ａ）に示すように、結晶性半導体膜１０６を所定の形状にパターニングして、島状の半導体膜１０７を形成する。このとき、少なくともチャネル形成領域に種結晶領域が入らないようにパターニングするとよい。
【００５３】
このとき一つの種結晶から成長した結晶粒に対応粒界が含まれる場合がある。対応粒界はＴＦＴ特性に与える影響が小さいため、半導体膜１０７は対応粒界を含んでも構わない。但し、キャリアの移動方向が対応粒界と概ね平行であることが望ましい。
【００５４】
ここで、結晶粒１１５を有する結晶性半導体膜１０６のパターニング例を説明する。図９は上面からみた結晶性半導体膜１０６のパターニング形状を示す。
【００５５】
図９（Ａ）に示すように、種結晶領域１０４を除くように、結晶性半導体膜１０６のパターニングして、島状の半導体膜１０７を形成する（図中のパターニング箇所１７０）。金属元素を有する半導体膜１０２と非晶質半導体膜１０３は、金属元素が残留している可能性があり、ＴＦＴ特性に悪影響を及ぼす可能性を排除するためである。
【００５６】
さらに、双晶の結晶成長方向、つまり双晶粒界とチャネル形成領域の電流が流れる方向とを沿うように、結晶性半導体膜１０７を、種結晶領域を中心として対角線状にパターニングすると好ましい。すなわち種結晶領域が等間隔に配置されている場合、種結晶領域を斜めに結ぶ線に沿うようにチャネル形成領域を配置すると表現することができる。チャネル形成領域は双晶粒界を含まない、又はキャリアの移動方向と、双晶粒界の方向とが平行であると、ＴＦＴの移動度を向上でき好ましいからである。すなわちチャネル形成領域においてキャリアの移動方向は双晶粒界を横切らない方が、ＴＦＴの移動度を向上でき好ましいからである。
【００５７】
また少なくともチャネル形成領域に種結晶領域１０４が入らないようにパターニングすればよく、図９（Ｂ）に示すように不純物領域に種結晶領域１０４が配置されてしまう場合が考えられる。すなわち、不純物領域であるソース領域又はドレイン領域が種結晶領域上方に形成されるように、島状の半導体膜１０７を形成する場合もある（図中のパターニング箇所１７０）。この場合も、結晶成長方向とチャネル形成領域の電流が流れる方向とを沿うように、結晶化された半導体膜１０７のパターニングすると好ましい。
【００５８】
なお結晶粒は隣接する結晶粒とぶつかるまで放射状に結晶成長し、ぶつかる領域に結晶粒界が形成される。そのため、結晶粒は正方形状に形成されるだけではなく、長方形状、その他の矩形状に形成することができることは上述したとおりである。すなわち、種結晶領域を配置する間隔により結晶粒の形状を制御することができる。例えば、図９（Ｃ）に示すように、種結晶領域１０４の上下間隔を左右間隔より大きくする場合、上下方向に長軸を有する長方形状の結晶粒１１５を形成することができる。
【００５９】
さらに図９（Ｃ）に示すように、放射状に結晶成長する方向、つまり双晶粒界が存在するならば結晶成長するであろう方向と、チャネル形成領域の電流が流れる方向とを沿うように、つまり平行となるようにパターニングし、島状の半導体膜１０７を形成するとより好ましい（図中のパターニング箇所１７０）。上述したように双晶粒界はＴＦＴ特性に影響を与えにくいが、対応粒界とチャネル形成領域の電流が流れる方向とを沿うようにパターニングすることにより、ＴＦＴの移動度を向上させることができるからである。
【００６０】
また双晶粒界と、チャネル形成領域の電気が流れる方向とが斜めとなるように配置してもよい。
【００６１】
次いで図２（Ｂ）に示すように、パターニングされた島状の半導体膜１０７の表面を、フッ酸を含むエッチャントで洗浄し、半導体膜１０７を覆うようにゲート絶縁膜１０８を形成する。ゲート絶縁膜１０８はプラズマＣＶＤ法、ＥＣＲ−ＣＶＤ法、ＬＰＣＶＤ法またはスパッタ法を用い、厚さを２０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施の形態では、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。なおゲート絶縁膜１０８は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いてもよい。
【００６２】
その後、ゲート絶縁膜１０８上に導電膜を形成し、該導電膜をパターニングし、  パターニングされた半導体膜１０７上にゲート電極１０９を形成する。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜をＬＰＣＶＤ法やＰＣＶＤ法により形成してゲート電極としてもよい。ゲート電極は単層構造、又は積層構造を有する。積層構造の場合、不純物元素をドーピングした多結晶シリコン膜と、導電膜を積層してもよい。本実施の形態では、膜厚５０ｎｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜を順次積層した導電膜をパターニングしてゲート電極１０９を形成する。
【００６３】
次いで図２（Ｃ）に示すように、ゲート電極１０９をマスクとして不純物元素を添加する。本実施の形態では、Ｂ（ボロン）を添加してソース領域、及びドレイン領域となる不純物領域１１０、Ｐ（リン）を添加してソース領域、及びドレイン領域となる不純物領域１１１を形成する。このとき、ソース領域、ドレイン領域へ金属元素を捕獲するようなゲッタリング工程を行ってもよい。その後好ましくは、ゲート電極１０９、及びゲート絶縁膜１０８を覆って、パッシバーション膜を設けるとよい。そして、無機材料、又は有機材料を用いて層間絶縁膜１１２を形成する。特に、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む、または置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料、いわゆるシロキサンから層間絶縁膜１１２を形成するとよい。
【００６４】
図２（Ｄ）に示すように、不純物領域１１０、１１１と接続する配線（ソース配線、ドレイン配線に相当）１１３を形成する。配線１１３は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。本実施の形態では、チタン膜／チタンーアルミニウム合金膜／チタン膜（Ｔｉ/Ａｌ−Ｓｉ/Ｔｉ）をそれぞれ１００／３５０／１００ｎｍに積層したのち、所望の形状にパターニング及びエッチングして配線１１３を形成する。
【００６５】
以上のようにして、結晶性、及び結晶位置が制御された結晶性半導体膜を有する薄膜トランジスタを形成することができる。なお結晶、つまり種結晶領域位置を制御することにより結晶粒界の配置を制御することができる。
【００６６】
そして、以上のように形成された薄膜トランジスタを有する半導体装置を作製することができる。半導体装置は、集積回路や半導体表示装置であって、特に液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Digital Micromirror Device）、ＰＤＰ（Plasma Display Panel）、ＦＥＤ（Field Emission Display）等の半導体表示装置の画素部及び駆動回路部に薄膜トランジスタを用いることができる。特に発光装置において、有機発光素子からの光が、封止基板側へ射出される上面出射、基板側へ射出される下面出射、封止基板及び基板側へ射出される両面出射の構造を用いることができる。
【００６７】
特に種結晶領域の間隔により結晶粒を小さくすることができるため、集積回路を有するCPUの薄膜トランジスタのように、チャネルサイズが小さい薄膜トランジスタに好適である。
【００６８】
（実施の形態２）
本実施の形態では、実施の形態２と異なる方法により結晶性半導体膜を形成する方法を説明する。
【００６９】
図４（Ａ）に示すように、実施の形態１と同様に、基板１００上に、下地膜１０１、絶縁膜１０３、絶縁膜上に珪素膜１１５、を形成し、開口部を形成する。但し、本実施の形態では開口部を線状に形成する。開口部にはスピンコーティング法により金属元素１０５を形成する。本実施の形態では、開口部にＮｉ酢酸塩１０ｐｐｍを含有した水溶液をスピンコーティング法により塗布することにより開口部に金属元素１０５を形成する。このとき、開口部の底面には下地膜１０１として形成された珪素を有する絶縁膜、例えば、酸化珪素膜が形成されているため、Ｎｉ酢酸塩に対する濡れ性が高められている。一方、絶縁膜１０３の表面には、珪素膜１１５が形成されているため、Ｎｉ酢酸塩に対する濡れ性が低められ、はじくようになっている。
【００７０】
図４（Ｂ）に示すように、実施の形態１と同様に、非晶質半導体膜１０６を形成する。そして、実施の形態１と同様に加熱処理を行って結晶性半導体膜を形成する。本実施の形態では、連続発振型レーザ（ＣＷレーザ）１１６を用いる。ＣＷレーザは非晶質半導体膜１０６を種結晶領域から横方向に結晶成長させるの好適だからである。特に図４（Ｃ）に示す図４（Ｂ）に対応する斜視図のように、深さ１５０、幅１５１、長さ１５２を有する種結晶領域となる線状の開口部に対し、ＣＷレーザ１１６の幅が開口部の長さ１５２と同程度となる場合、一度の走査により結晶化を行うことができる。その結果レーザの重なる領域による、不均一な結晶化領域が低減されて好ましい。なおレーザの幅は、例えばエキシマレーザー、ＹＡＧレーザ又はＹＶＯ4レーザ等の第２高調波を用い、一台のレーザ発振器を用いる場合２００μｍ〜３００μｍ、二台のレーザ発振器を用いる場合４００μｍ〜６００μｍとすることができる。
【００７１】
その後のパターニング等の工程は、実施の形態１を参照すればよいため、説明を省略する。
【００７２】
以上のようにして、結晶性、及び結晶位置が制御された結晶性半導体膜を有する薄膜トランジスタを形成することができる。なお結晶、つまり種結晶領域位置を制御することにより結晶粒界の配置を制御することができる。
【００７３】
そして、以上のように形成された薄膜トランジスタを有する半導体装置を作製することができる。半導体装置は、集積回路や半導体表示装置であって、特に液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Digital Micromirror Device）、ＰＤＰ（Plasma Display Panel）、ＦＥＤ（Field Emission Display）等の半導体表示装置の画素部及び駆動回路部に薄膜トランジスタを用いることができる。
【００７４】
（実施の形態３）
本実施の形態では、実施の形態１、２と異なる方法により、選択的に金属元素を形成する方法について説明する。
【００７５】
図９（Ａ）に示すように、基板１００上に、下地膜１０１、絶縁膜１０３を形成し、ドライエッチング法により絶縁膜に開口部を形成する。開口部を覆うように第２の絶縁膜１２０を、ＣＶＤ法、例えばプラズマＣＶＤ法により形成する。すると、開口部内に、より直径、又は幅が小さくなる第２の開口部が形成される。
【００７６】
その後、実施の形態１と同様に金属元素１０５を形成し、結晶化し、結晶性半導体膜を形成することができる。
【００７７】
このように、開口部の直径、又は幅を精度よく小さくすることができる。その結果、金属元素１０５と、非晶質半導体膜１０６とが接する領域が小さくなり、より配向性が制御された種結晶領域を形成することができる。さらに複数の配向性を有する種結晶が形成される場合、絶縁膜１０３の高さを制御することにより一つの配向性を有する種結晶のみとすることもできる。
【００７８】
また図９（Ｂ）に示すように、基板１００上に、下地膜１０１を形成し、下地膜上にマスク１２１を配置し、イオン注入等により金属元素１０５を形成する。マスクは、例えばレジストからなるマスクやメタルマスクを用いることができる。
【００７９】
次いで、マスク１２１を除去し、非晶質半導体膜１０６を形成する。マスクを除去するため、金属元素の形成方法はスピンコーティング法といった塗布法より、イオン注入等の金属元素を固定するような方法を用いると好ましい。
【００８０】
その後、実施の形態１と同様に結晶化して結晶性半導体膜を形成することができる。
【００８１】
このように小さなスリット幅を形成することのできるマスクを用いて、選択的に金属元素を添加することもできる。その結果、絶縁膜１０３を不要とすることができる。
【００８２】
以上のようにして、結晶性、及び結晶位置が制御された結晶性半導体膜を有する薄膜トランジスタを形成することができる。なお結晶、つまり種結晶領域位置を制御することにより結晶粒界の配置を制御することができる。
【００８３】
そして、以上のように形成された薄膜トランジスタを有する半導体装置を作製することができる。半導体装置は、集積回路や半導体表示装置であって、特に液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Digital Micromirror Device）、ＰＤＰ（Plasma Display Panel）、ＦＥＤ（Field Emission Display）等の半導体表示装置の画素部及び駆動回路部に薄膜トランジスタを用いることができる。
【００８４】
（実施の形態４）
本実施の形態では、画素部に形成する薄膜トランジスタの具体的な作製方法について説明する。
【００８５】
図５（Ａ）には、発光素子を有する画素部の上面図例を示す。信号線２０１と、走査線２０３に接続されたスイッチング用トランジスタ２０４と、スイッチング用トランジスタ２０４に接続され、発光素子を駆動するための駆動用トランジスタ２０５と、駆動用トランジスタ２０５のゲート・ソース間に設けられた容量素子２０６と、駆動用トランジスタ２０５の他端に接続される電源線２０２を有する。
【００８６】
図５（Ｂ）には、図５（Ａ）に対応する画素部の上面図を示す。上記実施の形態により得られた結晶性半導体膜１０７、走査線、及びゲート電極となる導電膜１０９、信号線、ソース配線、及びドレイン配線となる配線１１３、層間絶縁膜に形成される配線用のコンタクトホール２１０を示す。
【００８７】
このような画素部において、図５（Ｃ）に示すように一画素の中心部に種結晶領域１０４を形成し、種結晶領域から放射状へ双晶を成長させ、一つの結晶粒１１５を形成する。そして図５（Ｃ）に示すように、一つの結晶粒１１５からスイッチング用ＴＦＴ２０４と、駆動用ＴＦＴ２０５の半導体膜をパターニングする。このとき種結晶領域１０４を中心とし、一つの結晶粒において、一方の結晶粒界側にスイッチング用ＴＦＴ２０４、他の結晶粒界側に駆動用ＴＦＴ２０５を形成している。そのため、双晶粒界は、スイッチング用ＴＦＴ２０４、及び駆動用ＴＦＴ２０５の電流の流れる方向に沿うようにパターニングされないことになってしまう。しかし、上述したように双晶粒界はＴＦＴ特性に悪影響を与えにくいので図５（Ｃ）のようなレイアウトでもよい。
【００８８】
また図５（Ｄ）に示すように、一画素の端部に線状の種結晶領域１０４を形成し、種結晶領域から線状に延在する方向と垂直な方向に結晶成長させ、一つの結晶粒１１５を形成する。そして、図５（Ｄ）に示すように、一つの結晶粒１１５からスイッチング用ＴＦＴ２０４と、駆動用ＴＦＴ２０５の半導体膜をパターニングする。図５（Ｄ）は図５（Ｃ）と異なり、結晶成長の方向は、線状の種結晶領域の線状に延在する方向と垂直な方向である。そのため、各ＴＦＴのレイアウトの自由度が向上する。そのため、スイッチング用ＴＦＴ２０４の電流の流れる方向と、結晶成長の方向とを沿うようにパターニングするとより好ましい。
【００８９】
このとき駆動用ＴＦＴのチャネル長を長くすると、飽和領域で確実に動作することができる。飽和領域で動作させると、経時劣化によるさらに駆動用ＴＦＴ間のバラツキを低減することができ好ましい。具体的には、駆動用ＴＦＴの半導体膜を、矩形状を繰り返したいわゆるジグザグ状態にパターニングすればよい。
【００９０】
図６には、図５（Ｃ）とは異なるレイアウトで半導体膜をパターニングする場合を説明する。特に双晶粒界と、スイッチング用ＴＦＴ２０４、及び駆動用ＴＦＴ２０５の電流の流れる方向とが沿うようなレイアウト例を示す。
【００９１】
図６（Ａ）には、図５（Ｃ）と同様に画素部の上面図を示し、スイッチング用ＴＦＴ２０４と、駆動用ＴＦＴ２０５の配置を示す。また、種結晶領域１０４と、種結晶領域から成長した結晶粒１１５を示す。そしてそれらＴＦＴと種結晶領域の位置関係は、種結晶領域１０４から放射状に結晶成長した双晶粒界と、スイッチング用ＴＦＴ２０４、及び駆動用ＴＦＴ２０５の電流の流れる方向とが沿うようになっている。すなわち、種結晶領域の直左側にスイッチング用ＴＦＴ２０４を配置し、種結晶領域の直下側に駆動用ＴＦＴ２０５を配置している。その結果、双晶粒界と、スイッチング用ＴＦＴ２０４、及び駆動用ＴＦＴ２０５の電流の流れる方向とが沿うため、ＴＦＴの移動度を向上させることができる。
【００９２】
図６（Ｂ）には、一つの種結晶領域１０４から形成された結晶粒１１５内に、４つのスイッチング用ＴＦＴ２０４と、４つの駆動用ＴＦＴ２０５を有している。またそれら複数のＴＦＴの電流の流れる方向と、双晶粒界とを沿わすため、種結晶領域１０４を中心として点対称に複数のＴＦＴが設けられている。
【００９３】
特に、表示装置の高精細化がすすむと、スイッチング用ＴＦＴ２０４、駆動用ＴＦＴ２０５の配置間隔、つまり画素間隔が狭くなってくる。そのような場合、一つの種結晶領域から成長した結晶粒内に、複数のスイッチング用ＴＦＴ２０４、駆動用ＴＦＴ２０５を有することができ、いわゆるサブミクロンＴＦＴの形成に好適である。
【００９４】
また図７には線状の種結晶領域を有し、図５（Ｄ）と異なるレイアウトで半導体膜をパターニングする場合を説明する。図５（Ｄ）は図５（Ｃ）と異なり、結晶成長の方向は、種結晶領域１０４の線状に延在する方向と垂直な方向であることは上述したとおりである。そのため図７に示すように、スイッチング用ＴＦＴ２０４の電流の流れる方向と、結晶成長の方向とを沿うようにパターニングするとより好ましい。
【００９５】
以上のようにして、結晶性、及び結晶位置が制御された結晶性半導体膜を有する薄膜トランジスタを有する画素部を形成することができる。なお結晶位置を制御することにより結晶粒界の配置を制御することができる。
【００９６】
本実施の形態は、上記実施の形態と自由に組み合わせることができる。
【００９７】
（実施の形態５）
本実施の形態では、信号線駆動回路や走査線駆動回路を有する駆動回路部に適応する場合を説明する。
【００９８】
例えば、図８には駆動回路部に設けられるアナログスイッチを示す。図８（Ａ）に示すようにアナログスイッチは、ｐチャネル型ＴＦＴ３０１とｎチャネル型ＴＦＴ３０２とが接続されたスイッチＳＷ１と、ｐチャネル型ＴＦＴ３０３とｎチャネル型ＴＦＴ３０４とが接続されたスイッチＳＷ２とを有する。ＳＷ１と、ＳＷ２とは信号（Ｓｉｇｎａｌ）が入力される配線と、該信号の反転信号（Ｓｉｇｎａｌｂ）が入力される配線とにそれぞれ接続されている。またｐチャネル型ＴＦＴとｎチャネル型ＴＦＴの一方の接続箇所には入力電圧（Ｖｉｎ）が印加され、他方の接続箇所から信号の組み合わせにより該電圧が出力される（Ｖｏｕｔ）。
【００９９】
図８（Ｂ）には、図８（Ａ）に対応する画素部の上面図を示す。上記実施の形態により得られた結晶性半導体膜１０７、ゲート電極となる導電膜１０９、ソース配線、及びドレイン配線となる配線１１３、層間絶縁膜に形成される配線用のコンタクトホール３１０を示す。
【０１００】
このようなアナログスイッチにおいて、図８（Ｃ）に示すように、ｎチャネル型ＴＦＴ３０１、３０３との間に種結晶領域１０４を形成する。またｐチャネル型ＴＦＴ３０２、３０４との間に種結晶領域を形成する。それら種結晶領域から結晶成長させ、結晶粒１１５を形成する。そして各ＴＦＴの電流の流れる方向は、種結晶領域から結晶成長する双晶粒界と概ね沿うように形成することができる。その結果、各ＴＦＴの移動を向上させることができる。また一つの結晶粒から同一極性のＴＦＴをパターニングしているため、アナログスイッチの特性バラツキを低減することができる。
【０１０１】
また図８（Ｄ）に示すように、ｎチャネル型ＴＦＴ３０１と、ｐチャネル型ＴＦＴ３０２の近傍に線状の種結晶領域１０４をそれぞれ形成する。それら線状の種結晶領域から、種結晶領域の線状に延在する方向と垂直な方向に結晶成長させ、結晶粒１１５を形成する。そして各ＴＦＴの電流の流れる方向は、図８（Ｃ）と比較して種結晶領域から結晶成長する双晶粒界に沿うように形成することができる。その結果、各ＴＦＴの移動をより向上させることができる。また一つの結晶粒から同一極性のＴＦＴをパターニングしているため、アナログスイッチの特性バラツキを低減することができる。
【０１０２】
以上のようにして、結晶性、及び結晶位置が制御された結晶性半導体膜を有する薄膜トランジスタを有するアナログスイッチを形成することができる。なお結晶位置を制御することにより結晶粒界の配置を制御することができる。
【０１０３】
本実施の形態は、上記実施の形態と自由に組み合わせることができる。
【０１０４】
（実施の形態６）
本実施の形態では、上記実施の形態を用いた結晶性半導体膜からパネルを形成する方法について説明する。
【０１０５】
図１１（Ａ）には、上記実施の形態に基づいて形成される結晶性半導体膜の斜視図を示す。絶縁表面を有する基板１００上に下地膜１０１を形成し、下地膜１０１上に絶縁膜１０３を形成し、絶縁膜１０３に開口部１３０形成する。開口部１３０に金属元素を形成し、種結晶領域を形成する。図１４（Ａ）において、種結晶領域を強調して記載したため種結晶領域の間隔は実際と異なる。実際の種結晶領域が設けられる間隔は上記実施の形態を参照すればよい。
【０１０６】
図１１（Ｂ）に示すように、絶縁膜１０３上に非晶質半導体膜１０６を形成し、上記実施の形態に基づいて結晶化を行う。その結果、結晶及び結晶粒界が制御された結晶性半導体膜を得ることができる。なお本実施の形態では、結晶及び結晶粒界が制御された結晶性半導体膜を用いて、画素部、信号線駆動回路、及び走査線駆動回路を形成する。そのため図１１（Ｂ）において、画素部となる領域（画素部領域）１６０、信号線駆動回路となる領域（信号線駆動回路領域）１６１、走査線駆動回路となる領域（走査線駆動回路領域）１６２を一点鎖線により示す。また画素部、信号線駆動回路、及び走査線駆動回路の形成箇所は本実施の形態に限定されず、画素部に対して対称な位置に複数の信号線駆動回路、或いは画素部に対して対称な位置に複数の走査線駆動回路を形成してもよい。
【０１０７】
そして図１１（Ｃ）に示すように、結晶化された半導体膜をパターニングして島状の半導体膜１０７を形成する。このとき、種結晶領域を除去するようにパターニングすると好ましい。
【０１０８】
そして図１１（Ａ）（Ｂ）（Ｃ）に示すように形成された結晶性半導体膜にＴＦＴの作製工程を施し、画素部、信号線駆動回路、及び走査線駆動回路を有するパネルを形成する。
【０１０９】
以上のようにして、結晶性、及び結晶位置が制御された結晶性半導体膜を有する薄膜トランジスタを有するパネルを形成することができる。なお結晶位置を制御することにより結晶粒界の配置を制御することができる。
【０１１０】
本実施の形態は、上記実施の形態と自由に組み合わせることができる。
【０１１１】
（実施の形態７）
本実施の形態では、上記実施の形態に示したパネルFPCを介してプリント基板上に形成されたコントロール回路、電源回路、Ｉ／Ｆ等を含むＩＣを実装して完成するモジュール、及びそのシステムについて説明する。
【０１１２】
図１３には、モジュールのシステムについて説明する。
【０１１３】
モジュール外部の電源回路９３０から映像信号処理回路９０９へ電源が供給される。モジュール外部の電源回路９３０とは、電子機器に搭載される配線基板上に形成された電源回路である。また映像信号処理回路９０９は、インターフェース（Ｉ／Ｆ）部９０８から信号が入力される。さらに映像信号処理回路９０９はビデオＲＡＭ９１０と相互に信号のやりとりを行う。そして、映像信号処理回路９０９からコントロール回路９０１へ信号が入力される。コントロール回路９０１は電源回路９０２から電源が供給される。階調電源９１１を介して入力され、コントロール回路９０１には映像信号処理回路９０９から信号が入力され、電源回路９０２から電源が供給される。コントロール回路９０１から走査線駆動回路９０４、及び信号線駆動回路９０５へ信号が入力される。また階調電源９１１から、信号線駆動回路９０５へ電源が供給される。走査線駆動回路９０４、及び信号線駆動回路９０５と同一基板９００上に設けられた画素部９０３へ走査線駆動回路９０４、及び信号線駆動回路９０５から信号が入力される。
【０１１４】
なお発光素子を有する発光装置において、階調電源９１１は陰極へ電圧を印加する電源となる。また液晶素子を有する液晶表示装置において、階調電源９１１は液晶層に電圧を印加する電極、いわゆる対向電極へ電圧を印加する電源となる。
【０１１５】
モジュールは、画素部９０３、走査線駆動回路９０４、信号線駆動回路９０５、コントロール回路９０１、階調電源９１１、電源回路９０２、映像信号処理回路９０９、ビデオＲＡＭ９１０、Ｉ／Ｆ部９０８を含むシステムを有する。
【０１１６】
図１２にコントロール回路９０１及び電源回路９０２がパネル８００に実装されたモジュールの外観図を示す。パネルには、基板９００上に形成された、発光素子又は液晶素子が各画素に設けられた画素部９０３と、前記画素部９０３が有する画素を選択する走査線駆動回路９０４と、選択された画素にビデオ信号を供給する信号線駆動回路９０５とが設けられている。このとき、画素部９０３、走査線駆動回路９０４、又は信号線駆動回路９０５とが有する半導体素子は、上記実施の形態のように結晶性及び結晶位置を制御して形成された結晶性半導体膜を有することができる。
【０１１７】
なお、必ずしも走査線駆動回路９０４、及び信号線駆動回路９０５を同一基板に形成する必要はなく、例えば走査線駆動回路９０４のみを同一基板に形成し、信号線駆動回路９０５をＩＣチップにより形成し、実装してもよい。
【０１１８】
またプリント基板９０７にはコントロール回路９０１、電源回路９０２が設けられており、コントロール回路９０１または電源回路９０２から出力された各種信号及び電源電圧は、ＦＰＣ９０６を介して画素部９０３、走査線駆動回路９０４、信号線駆動回路９０５に供給される。
【０１１９】
プリント基板９０７の電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース（I/F）部９０８を介して供給される。
【０１２０】
なお、本実施の形態ではパネルにプリント基板９０７がＦＰＣ９０６を用いて実装されているが、必ずしもこの構成に限定されない。ＣＯＧ(Chip on Glass)方式を用い、コントロール回路９０１、電源回路９０２をパネルに直接実装させるようにしても良い。
【０１２１】
また、プリント基板９０７において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板９０７にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしても良い。
【０１２２】
以上のようにして、結晶性、及び結晶位置が制御された結晶性半導体膜を有するパネルを有するモジュールを形成することができる。なお結晶位置を制御することにより結晶粒界の配置を制御することができる。
【０１２３】
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。  
【０１２４】
（実施の形態８）
本実施の形態では、実施の形態７と異なるモジュールの形態を説明する。
【０１２５】
図１４に示すモジュールの形態は、基板９００上に、コントロール回路９０１、映像信号処理回路９０９、ビデオＲＡＭ９１０を形成することを特徴とする。すなわち、上記実施の形態により結晶性及び結晶位置を制御して形成された結晶性半導体膜を有するＴＦＴにより基板９００上に、コントロール回路９０１、映像信号処理回路９０９、ビデオＲＡＭ９１０を形成する。その他の構成は、図１２と同様であるため説明を省略する。
【０１２６】
なお、図１４に示したモジュールの形態のシステムは、図１３に示すシステムにおいてコントロール回路９０１、映像信号処理回路９０９、ビデオＲＡＭ９１０が基板９００上に設けられたシステムとなる。
【０１２７】
このように、コントロール回路９０１、映像信号処理回路９０９、ビデオＲＡＭ９１０を基板９００上に一体形成することにより、モジュールを小型化、軽量化することができる。またさらに、その他の回路、例えば階調電源９１１を基板９００上に形成してもよい。
【０１２８】
以上のように、を有する多様な構成を有するモジュールを形成することができる。
【０１２９】
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。  
【０１３０】
（実施の形態９）
本発明を適用して作製される電子機器の一例として、デジタルカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(携帯電話、携帯型ゲーム機等)、家庭用ゲーム機などの記録媒体を備えた画像再生装置などが挙げられる。それら電子機器の具体例を図１５に示す。
【０１３１】
図１５（Ａ）は携帯端末のうちの携帯電話機であり、本体２１０１、筐体２１０２、表示部２１０３、音声入力部２１０４、音声出力部２１０５、操作キー２１０６、アンテナ２１０７等を含む。表示部２１０３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、本発明の結晶性、及び結晶位置を制御して形成された結晶性半導体膜を有するように形成されたＴＦＴを有する。また駆動回路部に、本発明の結晶位置を制御して形成された結晶性半導体膜を有するように形成されたＴＦＴを設けてもよい。またさらに表示部２１０３を多面取りにより形成することにより、携帯電話機のコストを低減することができる。
【０１３２】
図１５(Ｂ)はモバイルコンピュータであり、本体２２０１、表示部２２０２、スライタス２２０３、操作ボタン２２０４、外部インターフェース２２０５等を含む。表示部２２０２は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、本発明の結晶性、及び結晶位置を制御して形成された結晶性半導体膜を有するように形成されたＴＦＴを有する。また駆動回路部に、本発明の結晶位置を制御して形成された結晶性半導体膜を有するように形成されたＴＦＴを設けてもよい。またさらに表示部２２０２を多面取りにより形成することにより、モバイルコンピュータのコストを低減することができる。
【０１３３】
図１５（Ｃ）はシート型の携帯電話機であり、本体２３０１、表示部２３０３、音声入力部２３０４、音声出力部２３０５、スイッチ２３０６、外部接続ポート２３０７等を含む。外部接続ポート２３０７を介して、別途用意したイヤホン２３０８を接続することができる。表示部２３０３には、センサを備えたタッチパネル式の表示画面が用いられており、表示部２３０３に表示されたタッチパネル式操作キー２３０９に触れることで、一連の操作を行うことができる。表示部２３０３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、本発明の結晶性、及び結晶位置を制御して形成された結晶性半導体膜を有するように形成されたＴＦＴを有する。また駆動回路部に、本発明の結晶位置を制御して形成された結晶性半導体膜を有するように形成されたＴＦＴを設けてもよい。またさらに表示部２３０３を多面取りにより形成することにより、シート型の携帯電話機のコストを低減することができる。
【０１３４】
上記した以外の電子機器である、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（いわゆるＤＶＤ表示装置等）、ゴーグル型ディスプレイ、ビデオカメラ等における画素部、及び駆動回路部に結晶性及び結晶位置を制御して形成された結晶性半導体膜を有するように形成されたＴＦＴを設けることができる。
【０１３５】
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【０１３６】
（実施の形態１０）
本実施の形態では、結晶及び結晶粒界を制御する結晶方法により得られた薄膜トランジスタを有するＣＰＵの構成についてブロック図を用いて説明する。
【０１３７】
図１６に示すＣＰＵは、基板６００上に、演算回路（ＡＬＵ：Arithmetic logic unit）６０１、演算回路用の制御部（ALU Controller）６０２、命令解析部（Instruction Decoder）６０３、割り込み制御部（Interrupt Controller）６０４、タイミング制御部（Timing Controller）６０５、レジスタ（Register）６０６、レジスタ制御部（Register Controller）６０７、バスインターフェース（Bus I/F）６０８、書き換え可能なＲＯＭ６０９、ＲＯＭインターフェース（ROM I／F）６２０とを主に有している。またＲＯＭ６０９及びROM I／F６２０は、別チップに設けても良い。
【０１３８】
勿論、図１６に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０１３９】
以上のような各種回路を、上記実施の形態に示した結晶及び結晶粒界を制御する結晶方法により形成された薄膜トランジスタ、特にガラス基板上に形成された薄膜トランジスタを用いて構成することができる。
【０１４０】
Bus I/F６０８を介してＣＰＵに入力された命令は、Instruction Decoder６０３に入力され、デコードされた後、ALU Controller６０２、Interrupt Controller６０４、Register Controller６０７、Timing Controller６０５に入力される。
【０１４１】
ALU Controller６０２、Interrupt Controller６０４、Register Controller６０７、Timing Controller６０５は、デコードされた命令に基づき、各種制御を行う。具体的にALU Controller６０２は、ＡＬＵ６０１の動作を制御するための信号を生成する。また、Interrupt Controller６０４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。Register Controller６０７は、Register６０６のアドレスを生成し、ＣＰＵの状態に応じてRegister６０６の読み出しや書き込みを行う。
【０１４２】
またTiming Controller６０５は、ＡＬＵ６０１、ALU Controller６０２、Instruction Decoder６０３、Interrupt Controller６０４、Register Controller６０７の動作のタイミングを制御する信号を生成する。例えばTiming Controller６０５は、基準クロック信号ＣＬＫ１（６２１）を元に、内部クロック信号ＣＬＫ２（６２２）を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
【０１４３】
特に薄膜トランジスタのゲート電極のチャネル長方向の長さ（いわゆるゲート長）を小さくすることにより、駆動電圧の低下が期待できる。
【０１４４】
結晶及び結晶粒界を制御する結晶方法により形成されたガラス基板上の薄膜トランジスタにより、廉価な機械だけで実現できる低コストなＣＰＵを提供することができる。
【図面の簡単な説明】
【０１４５】
【図１】本発明の結晶化工程を示した断面図である。
【図２】本発明の薄膜トランジスタの作製工程を示した断面図である。
【図３】本発明の結晶粒を示した上面図である。
【図４】本発明の結晶化工程を示した断面図である。
【図５】本発明の結晶粒を画素部に適応したレイアウト例を示した上面図である。
【図６】本発明の結晶粒を画素部に適応したレイアウト例を示した上面図である。
【図７】本発明の結晶粒を画素部に適応したレイアウト例を示した上面図である。
【図８】本発明の結晶粒をアナログスイッチに適応したレイアウト例を示した上面図である。
【図９】本発明の結晶粒からパターニングする島状半導体膜のレイアウト例を示した上面図である。
【図１０】本発明の結晶化工程を示した断面図である。
【図１１】本発明のパネルの作製工程を示した図である。
【図１２】本発明のモジュールの形態を示した図である。
【図１３】本発明の表示装置のシステムを示したフローチャートである。
【図１４】本発明のモジュールの形態を示した図である。
【図１５】本発明の結晶粒を有する電子機器を示した図である。
【図１６】本発明の結晶粒を有するＣＰＵを示した図である。
【図１】
2005079209.tif 000003
【図２】
2005079209.tif 000004
【図３】
2005079209.tif 000005
【図４】
2005079209.tif 000006
【図５】
2005079209.tif 000007
【図６】
2005079209.tif 000008
【図７】
2005079209.tif 000009
【図８】
2005079209.tif 000010
【図９】
2005079209.tif 000011
【図１０】
2005079209.tif 000012
【図１１】
2005079209.tif 000013
【図１２】
2005079209.tif 000014
【図１３】
2005079209.tif 000015
【図１４】
2005079209.tif 000016
【図１５】
2005079209.tif 000017
【図１６】
2005079209.tif 000018