(57)【要約】【課題】パルス幅の増減が互いに逆の関係となる一対のＰＷＭ信号についての電力増幅を、一対のスイッチング増幅部によって夫々行うにあたり、各スイッチング増幅部のスイッチング動作により発生するノイズのタイミングが分散されることになるものとする。【解決手段】入力信号に応じてパルス幅の増減が互いに逆の関係となる第１及び第２のＰＷＭ信号を形成するＰＷＭ信号発生部（１２）と、第１及び第２のＰＷＭ信号を夫々異なる時間だけ遅延させる第１及び第２の遅延部（１４，１６）と、遅延された第１及び第２のＰＷＭ信号についての電力増幅を夫々行い、それにより得られる第１及び第２の出力信号を回路負荷部（２６，２７，２８）に供給する第１及び第２のスイッチング増幅部（１９，２１，２３，２５）とを備える。【選択図】図１
2005142780.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じてパルス幅の増減が互いに逆の関係となる第１及び第２のパルス幅変調信号を形成するパルス幅変調信号発生部と、
該パルス幅変調信号発生部から得られる上記第１のパルス幅変調信号を第１の時間だけ遅延させる第１の遅延部と、
該第１の遅延部により遅延された第１のパルス幅変調信号に応じたスイッチング動作により、上記第１の遅延部により遅延された第１のパルス幅変調信号についての電力増幅を行い、それにより得られる第１の出力信号を回路負荷部に供給する第１のスイッチング増幅部と、
上記パルス幅変調信号発生部から得られる上記第２のパルス幅変調信号を上記第１の時間とは異なる第２の時間だけ遅延させる第２の遅延部と、
該第２の遅延部により遅延された第２のパルス幅変調信号に応じたスイッチング動作により、上記第２の遅延部により遅延された第２のパルス幅変調信号についての電力増幅を行い、それにより得られる第２の出力信号を上記回路負荷部に供給する第２のスイッチング増幅部と、
を備えて構成される電力増幅回路。
【請求項２】
上記回路負荷部が、上記第１の出力信号が供給される第１の低域通過フィルタ部，上記第２の出力信号が供給される第２の低域通過フィルタ部、及び、該第１及び第２の低域通過フィルタ部の夫々から得られる信号が供給される終端負荷部とを含んで構成されることを特徴とする請求項１記載の電力増幅回路。
【請求項３】
上記入力信号が音声信号とされ、上記終端負荷部が、上記第１及び第２の低域通過フィルタ部に接続されたスピーカ部とされることを特徴とする請求項２記載の電力増幅回路。
【請求項４】
上記第１及び第２の時間についての相互時間差が、上記第１及び第２のパルス幅変調信号の夫々の形成に用いられるクロック信号の周期の１０倍以下とされることを特徴とする請求項３記載の電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本願の特許請求の範囲に記載された発明は、音声信号等に基づくパルス幅変調信号（以下、ＰＷＭ信号という。）に応じたスイッチング動作により、そのＰＷＭ信号についての電力増幅を行い、それにより得られる出力信号をスピーカ等を含んだ負荷に供給する電力増幅回路に関する。
【背景技術】
【０００２】
音声信号を増幅してスピーカに供給し、スピーカから音声信号に応じた音声を得る音響装置にあっては、各々の狙いとするところに応じて、音声信号の増幅についての様々な手法がとられる。特に、入力音声信号に基づいてスピーカを駆動するための出力信号を得る、音声信号についての電力増幅に関しては、それを行うトランジスタ等の増幅能動素子に、所謂、Ｄ級動作を行わせるＤ級増幅が、比較的良好な歪み特性が得られることから、採用されることが多い。
【０００３】
Ｄ級増幅は、それに用いられるトランジスタ等の増幅能動素子が、例えば、音声信号とされる入力信号に応じたスイッチング動作を行うことによってなされる。そして、例えば、音声信号についてのＤ級増幅を行う電力増幅回路にあっては、入力音声信号に基づくＰＷＭ信号を得、そのＰＷＭ信号についての電力増幅を行い、電力増幅がなされたＰＷＭ信号を、低域通過フィルタ（以下、ＬＰＦという。）を通じて、スピーカ部に供給するようにしたものが提案されている（例えば、特許文献１参照。）。
【０００４】
特許文献１において提案されている電力増幅回路は、一対のスイッチング増幅部がそれらに共通のものとされたスピーカ部の駆動に用いられる、所謂、バランスド・トランスフォーマレス（Balanced Transformerless: ＢＴＬ) 形式をとるものとされている。このようなＢＴＬ形式をとる電力増幅回路にあっては、可聴周波数帯域のディジタル信号（入力音声信号）に応じてパルス幅の増減が互いに逆の関係となる第１及び第２のＰＷＭ信号を形成するパルス幅変調増幅器が備えられ、パルス幅変調増幅器から得られる第１のＰＷＭ信号についての電力増幅が、第１の電力スイッチング回路部（第１のスイッチング増幅部）の第１のＰＷＭ信号に応じたスイッチング動作をもって行われ、それにより第１の電力スイッチング回路部の出力信号として得られる第１のＰＷＭ電力信号が、第１の電力ＬＰＦに供給される。また、パルス幅変調増幅器から得られる第２のＰＷＭ信号についての電力増幅が、第２の電力スイッチング回路部（第２のスイッチング増幅部）の第２のＰＷＭ信号に応じたスイッチング動作をもって行われ、それにより第２の電力スイッチング回路部の出力信号として得られる第２のＰＷＭ電力信号が、第２の電力ＬＰＦに供給される。
【０００５】
そして、第１及び第２の電力ＬＰＦから夫々導出される、互いに逆極性とされる一対の信号が、第１及び第２の電力ＬＰＦの両者に接続されたスピーカ部に供給される。それにより、スピーカ部が、互いに逆極性とされる一対の信号によって差動的に駆動され、入力音声信号に応じた音声を発する。
【特許文献１】特開２００２−１５８５４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のような既に提案されている電力増幅回路において、パルス幅変調増幅器から得られる第１及び第２のＰＷＭ信号は、入力音声信号である可聴周波数帯域のディジタル信号に基づき、例えば、共通のクロック信号が用いられて形成されるので、夫々の周期が同期したものとされる。それゆえ、第１及び第２のＰＷＭ信号は、極めて僅かな時間的誤差はあるにしても、夫々の各周期の冒頭における立上りエッジ部もしくは立下りエッジ部が実質的に同時に現れるものとされる。その結果、第１のＰＷＭ信号に応じたスイッチング動作を行う第１の電力スイッチング回路部と、第２のＰＷＭ信号に応じたスイッチング動作を行う第２の電力スイッチング回路部との夫々において、極めて僅かな時間的誤差はあるにしても、第１及び第２のＰＷＭ信号の夫々の各周期の冒頭における立上りエッジ部もしくは立下りエッジ部に応じたスイッチング動作が、実質的に同時に行われることになる。
【０００７】
第１及び第２の電力スイッチング回路部の夫々にあっては、第１もしくは第２のＰＷＭ信号に応じたスイッチング動作が行われる都度、それから得られる第１もしくは第２のＰＷＭ電力信号の立上りエッジ部及び立下りエッジ部に、リンギング等によるオーバーシュートやアンダーシュートが生じる。斯かる第１もしくは第２の電力スイッチング回路部から得られる第１もしくは第２のＰＷＭ電力信号におけるオーバーシュートやアンダーシュートは、それだけで不所望なノイズを発生させる原因となる。
【０００８】
このようなもとで、上述のように、第１のＰＷＭ信号に応じたスイッチング動作を行う第１の電力スイッチング回路部と、第２のＰＷＭ信号に応じたスイッチング動作を行う第２の電力スイッチング回路部との夫々において、極めて僅かな時間的誤差はあるにしても、第１及び第２のＰＷＭ信号の夫々の各周期の冒頭における立上りエッジもしくは立下りエッジに応じたスイッチング動作が、実質的に同時に行われることになると、第１の電力スイッチング回路部が発生するノイズと、第２の電力スイッチング回路部が発生するノイズとが、重畳されて比較的大規模なものとなる。そして、斯かる比較的大規模なノイズは、第１及び第２の電力ＬＰＦ及びスピーカ部を含んだ負荷部に悪影響を及ぼすとともに、不要輻射として外部に送出されて、外部における通信を妨害し、さらには、外部の電子機器に悪影響を及ぼすことになる虞がある。
【０００９】
とりわけ、例えば、音響装置がマルチチャンネル方式のものであって、上述の第１及び第２の電力スイッチング回路部に相当する電力スイッチング回路部の組が、複数チャンネルに夫々対応して複数組備えられる場合には、それらのスイッチング動作に伴って発生するノイズによる外部に対する妨害，悪影響等の虞が増大する。
【００１０】
斯かる点に鑑み、本願の特許請求の範囲に記載された発明は、入力信号に応じてパルス幅の増減が互いに逆の関係となる一対のＰＷＭ信号を得、それらについての電力増幅を一対のスイッチング増幅部により夫々行って、一対のスイッチング増幅部の夫々から得られる出力信号をスピーカ等を含んだ負荷に供給するにあたり、一対のスイッチング増幅部の夫々において発生するノイズのタイミングが分散され、それによりノイズが及ぼす妨害あるいは悪影響等の虞を低減できることになる電力増幅回路を提供する。
【課題を解決するための手段】
【００１１】
本願の特許請求の範囲における請求項１から請求項４までのいずれかに記載された発明に係る電力増幅回路は、入力信号に応じてパルス幅の増減が互いに逆の関係となる第１及び第２のＰＷＭ信号を形成するＰＷＭ信号発生部と、ＰＷＭ信号発生部から得られる第１のＰＷＭ信号を第１の時間だけ遅延させる第１の遅延部と、第１の遅延部により遅延された第１のＰＷＭ信号に応じたスイッチング動作により、第１の遅延部により遅延された第１のＰＷＭ信号についての電力増幅を行い、それにより得られる第１の出力信号を回路負荷部に供給する第１のスイッチング増幅部と、ＰＷＭ信号発生部から得られる第２のＰＷＭ信号を第１の時間とは異なる第２の時間だけ遅延させる第２の遅延部と、第２の遅延部により遅延された第２のＰＷＭ信号に応じたスイッチング動作により、第２の遅延部により遅延された第２のＰＷＭ信号についての電力増幅を行い、それにより得られる第２の出力信号を上述の回路負荷部に供給する第２のスイッチング増幅部と、を備えて構成される。
【００１２】
本願の特許請求の範囲における請求項１から請求項４までのいずれかに記載された発明に係る電力増幅回路においては、ＰＷＭ信号発生部から得られる、入力信号に応じてパルス幅の増減が互いに逆の関係となる第１及び第２のＰＷＭ信号が、第１及び第２の遅延部により互いに異なる遅延時間を有するものとされて、第１及び第２のスイッチング増幅部に夫々供給され、第１のスイッチング増幅部が、第１のＰＷＭ信号に応じたスイッチング動作をもって、第１のＰＷＭ信号についての電力増幅を行うとともに、第２のスイッチング増幅部が、第２のＰＷＭ信号に応じたスイッチング動作をもって、第２のＰＷＭ信号についての電力増幅を行い、その結果、第１及び第２のスイッチング増幅部から夫々得られる第１及び第２の出力信号が、回路負荷部に供給される。
【発明の効果】
【００１３】
従って、本願の特許請求の範囲における請求項１から請求項４までのいずれかに記載された発明に係る電力増幅回路によれば、第１のスイッチング増幅部の第１のＰＷＭ信号に応じたスイッチング動作と第２のスイッチング増幅部の第２のＰＷＭ信号に応じたスイッチング動作とは、互いに異なったタイミングをもって行われ、第１のスイッチング増幅部における第１のＰＷＭ信号に応じたスイッチング動作及び第２のスイッチング増幅部における第２のＰＷＭ信号に応じたスイッチング動作により夫々発生するノイズのタイミングが分散される。それにより、斯かるノイズが及ぼす妨害あるいは悪影響等の虞を低減できることになる。
【００１４】
なお、第１及び第２のＰＷＭ信号が夫々有する互いに異なる遅延時間の差は、例えば、請求項４に記載された発明に係る電力増幅回路の場合のように、第１及び第２のＰＷＭ信号の夫々の形成に用いられるクロック信号の周期の１０倍以下とされる、比較的短い時間に選定され、それにより第１及び第２のスイッチング増幅部から夫々得られて負荷回路部に供給される第１及び第２の出力信号が、両者が合成されるにあたって実質的な歪みをもたらす事態が回避されるものとされる。
【発明を実施するための最良の形態】
【００１５】
本願の特許請求の範囲における請求項１から請求項４までのいずれかに記載された発明を実施するための最良の形態は、以下に述べられる実施例をもって説明される。
【実施例】
【００１６】
図１は、本願の特許請求の範囲における請求項１から請求項４までのいずれかに記載された発明に係る電力増幅回路の一例を示す。
【００１７】
図１に示される例にあっては、例えば、音声信号ＳＡが、入力信号として、入力端子１１を通じてＰＷＭ信号発生部１２に供給される。ＰＷＭ信号発生部１２には、クロック信号発生部１３から送出されるクロック信号ＣＫも供給される。クロック信号ＣＫは、例えば、その周期を２０ｎsec(２０ナノ秒）もしくはその近傍の時間とするものとされる。
【００１８】
ＰＷＭ信号発生部１２は、クロック信号ＣＫを用いたもとで、入力信号である音声信号ＳＡに応じてパルス幅の増減が互いに逆の関係となる、図２のＡ及びＢに示されるような、第１のＰＷＭ信号ＰＰと第２のＰＷＭ信号ＰＮとを形成する。このような第１及び第２のＰＷＭ信号ＰＰ及びＰＮについての、上述の「入力信号である音声信号ＳＡに応じてパルス幅の増減が互いに逆の関係となる」とは、入力信号である音声信号ＳＡのレベル変化に応じて第１のＰＷＭ信号ＰＰのパルス幅が増加するとき、入力信号である音声信号ＳＡのレベル変化に応じて第２のＰＷＭ信号ＰＮのパルス幅が減少し、また、入力信号である音声信号ＳＡのレベル変化に応じて第１のＰＷＭ信号ＰＰのパルス幅が減少するとき、入力信号である音声信号ＳＡのレベル変化に応じて第２のＰＷＭ信号ＰＮのパルス幅が増加することを意味する。また、第１及び第２のＰＷＭ信号ＰＰ及びＰＮは、共通のクロック信号ＣＫが用いられて形成されることにより、各々の周期が互いに同期しており、各周期の始端の立上りエッジ部もしくは立下りエッジ部が、実質的に同時に生じるものとされる。
【００１９】
ＰＷＭ信号発生部１２から得られる第１のＰＷＭ信号ＰＰは、第１の遅延部１４において、予め設定された第１の時間ｔａだけ遅延され、図３のＡに示されるような、遅延ＰＷＭ信号ＰＰＤとされて、バッファ増幅部１５に供給される。また、ＰＷＭ信号発生部１２から得られる第２のＰＷＭ信号ＰＮは、第２の遅延部１６において、上述の第１の遅延時間とは異なるものとして予め設定された第２の時間ｔｂだけ遅延され、図３のＢに示されるような、遅延ＰＷＭ信号ＰＮＤとされて、バッファ増幅部１７に供給される。
【００２０】
第１の遅延部１４における第１のＰＷＭ信号ＰＰに対する第１の時間ｔａと第２の遅延部１６における第２のＰＷＭ信号ＰＮに対する第２の時間ｔｂとの差は、例えば、クロック信号発生部１３から送出されてＰＷＭ信号発生部１２に供給され、第１及び第２のＰＷＭ信号ＰＰ及びＰＮの形成に用いられるクロック信号ＣＫの周期、例えば、２０ｎsec もしくはその近傍の時間の１０倍以下に選定される。それにより、第１の遅延部１４から得られる遅延ＰＷＭ信号ＰＰＤと第２の遅延部１６から得られる遅延ＰＷＭ信号ＰＮＤとは、クロック信号ＣＫの周期、例えば、２０ｎsec もしくはその近傍の時間の１０倍以下の時間差ｔｘを有するものとされ、遅延ＰＷＭ信号ＰＰＤ及びＰＮＤの夫々における各周期の始端の立上りエッジ部もしくは立下りエッジ部は、例えば、クロック信号ＣＫの周期、例えば、２０ｎsec もしくはその近傍の時間の１０倍以下の時間差ｔｘをもって生じる。図３には、遅延ＰＷＭ信号ＰＰＤ及びＰＮＤの夫々における各周期の始端の立上りエッジ部が時間差ｔｘをもって生じている状態が示されている。
【００２１】
バッファ増幅部１５において増幅された遅延ＰＷＭ信号ＰＰＤは、さらに、極性反転を生じない増幅部１８を通じて、電界効果トランジスタ（以下、ＦＥＴという。）１９のゲートに供給されるとともに、極性反転を生じる反転増幅部２０を通じ、極性が反転されて、ＦＥＴ２１のゲートに供給される。ＦＥＴ１９のドレインは、電源ライン＋Ｂに接続され、また、ＦＥＴ１９のソースは、ＦＥＴ２１のドレインに接続されており、さらに、ＦＥＴ２１のソースは、基準電位点に接続されている。そして、ＦＥＴ１９及び２１の夫々は、スイッチング素子として機能し、両者で、第１の遅延部１４から得られてバッファ増幅部１５を通じた、遅延ＰＷＭ信号ＰＰＤについての電力増幅を行う第１のスイッチング増幅部を構成している。
【００２２】
ＦＥＴ１９は、増幅部１８を通じた、極性反転を生じていない遅延ＰＷＭ信号ＰＰＤにおける立上りエッジ部及び立下りエッジ部に応じてスイッチング動作（オフからオン／オンからオフ）を行い、また、ＦＥＴ２１は、反転増幅部２０を通た、極性反転を生じている遅延ＰＷＭ信号ＰＰＤにおける立下りエッジ部及び立上りエッジ部に応じてスイッチング動作（オンからオフ／オフからオン）を行う。その結果、ＦＥＴ１９のソースとＦＥＴ２１のドレインとの接続点に、遅延ＰＷＭ信号ＰＰＤについての電力増幅が行われて得られる、図４のＡに示されるような、第１の出力信号ＯＰＰが導出される。
【００２３】
一方、バッファ増幅部１７において増幅された遅延ＰＷＭ信号ＰＮＤは、さらに、極性反転を生じない増幅部２２を通じて、ＦＥＴ２３のゲートに供給されるとともに、極性反転を生じる反転増幅部２４を通じ、極性が反転されて、ＦＥＴ２５のゲートに供給される。ＦＥＴ２３のドレインは、電源ライン＋Ｂに接続され、また、ＦＥＴ２３のソースは、ＦＥＴ２５のドレインに接続されており、さらに、ＦＥＴ２５のソースは、基準電位点に接続されている。そして、ＦＥＴ２３及び２５の夫々は、スイッチング素子として機能し、両者で、第２の遅延部１６から得られてバッファ増幅部１７を通じた、遅延ＰＷＭ信号ＰＮＤについての電力増幅を行う第２のスイッチング増幅部を構成している。
【００２４】
ＦＥＴ２３は、増幅部２２を通じた、極性反転を生じていない遅延ＰＷＭ信号ＰＮＤにおける立上りエッジ部及び立下りエッジ部に応じてスイッチング動作（オフからオン／オンからオフ）を行い、また、ＦＥＴ２５は、反転増幅部２４を通じた、極性反転を生じている遅延ＰＷＭ信号ＰＮＤにおける立下りエッジ部及び立上りエッジ部に応じてスイッチング動作（オンからオフ／オフからオン）を行う。その結果、ＦＥＴ２３のソースとＦＥＴ２５のドレインとの接続点に、遅延ＰＷＭ信号ＰＮＤについての電力増幅が行われて得られる、図４のＢに示されるような、第２の出力信号ＯＰＮが導出される。
【００２５】
第１の出力信号ＯＰＰと第２の出力信号ＯＰＮとは、遅延ＰＷＭ信号ＰＰＤと遅延ＰＷＭ信号ＰＮＤとが有する時間差ｔｘに応じて、クロック信号ＣＫの周期、例えば、２０ｎsec もしくはその近傍の時間の１０倍以下の時間差ｔｘを有するものとされ、第１及び第２の出力信号ＯＰＰ及びＯＰＮの夫々における各周期の始端の立上りエッジ部もしくは立下りエッジ部は、クロック信号ＣＫの周期、例えば、２０ｎsec もしくはその近傍の時間の１０倍以下の時間差ｔｘをもって生じる。図４には、第１及び第２の出力信号ＯＰＰ及びＯＰＮの夫々における各周期の始端の立上りエッジ部が時間差ｔｘをもって生じている状態が示されている。
【００２６】
ＦＥＴ１９及び２１を含んで構成される第１のスイッチング増幅部においては、遅延ＰＷＭ信号ＰＰＤについての電力増幅が行われて第１の出力信号ＯＰＰが導出されるにあたり、遅延ＰＷＭ信号ＰＰＤに応じたＦＥＴ１９及び２１の夫々のスイッチング動作に起因するノイズが発生する。ＦＥＴ１９及び２１の夫々のスイッチング動作は、遅延ＰＷＭ信号ＰＰＤにおける立上りエッジ部及び立下りエッジ部に応じて行われるので、第１のスイッチング増幅部におけるＦＥＴ１９及び２１の夫々のスイッチング動作に起因するノイズの発生タイミングも、遅延ＰＷＭ信号ＰＰＤにおける立上りエッジ部及び立下りエッジ部に応じたものとなる。
【００２７】
同様に、ＦＥＴ２３及び２５を含んで構成される第２のスイッチング増幅部においても、遅延ＰＷＭ信号ＰＮＤについての電力増幅が行われて第２の出力信号ＯＰＮが導出されるにあたり、遅延ＰＷＭ信号ＰＮＤに応じたＦＥＴ２３及び２５の夫々のスイッチング動作に起因するノイズが発生する。ＦＥＴ２３及び２５の夫々のスイッチング動作は、遅延ＰＷＭ信号ＰＮＤにおける立上りエッジ部及び立下りエッジ部に応じて行われるので、第２のスイッチング増幅部におけるＦＥＴ２３及び２５の夫々のスイッチング動作に起因するノイズの発生タイミングも、遅延ＰＷＭ信号ＰＮＤにおける立上りエッジ部及び立下りエッジ部に応じたものとなる。
【００２８】
前述のように、遅延ＰＷＭ信号ＰＰＤと遅延ＰＷＭ信号ＰＮＤとは時間差ｔｘを有するものとされ、遅延ＰＷＭ信号ＰＰＤ及びＰＮＤの夫々における各周期の始端の立上りエッジ部もしくは立下りエッジ部は時間差ｔｘをもって生じる。それゆえ、上述のように、第１のスイッチング増幅部におけるＦＥＴ１９及び２１の夫々のスイッチング動作に起因するノイズの発生タイミングと、第２のスイッチング増幅部におけるＦＥＴ２３及び２５の夫々のスイッチング動作に起因するノイズの発生タイミングとは、分散されることになり、両者が一致する確率は極めて低いものとされる。その結果、第１及び第２のスイッチング増幅部において夫々発生するノイズが重畳されて比較的大規模なものとされ、それが不要輻射として外部に送出されて、外部における通信を妨害し、さらには、外部の電子機器に悪影響を及ぼすことになる、という虞が著しく低減される。
【００２９】
第１のスイッチング増幅部におけるＦＥＴ１９のソースとＦＥＴ２１のドレインとの接続点に得られる第１の出力信号ＯＰＰは、第１のＬＰＦ２６に供給され、それにより、第１のＬＰＦ２６から、第１の出力信号ＯＰＰに応じたアナログレベル変動信号ＳＰＯが送出される。また、第２のスイッチング増幅部におけるＦＥＴ２３のソースとＦＥＴ２５のドレインとの接続点に得られる第２の出力信号ＯＰＮは、第２のＬＰＦ２７に供給され、それにより、第２のＬＰＦ２７から、第２の出力信号ＯＰＮに応じたアナログレベル変動信号ＳＮＯが送出される。
【００３０】
第１及び第２のＬＰＦ２６及び２７から夫々得られるアナログレベル変動信号ＳＰＯ及びＳＮＯは、入力信号である音声信号ＳＡに基づく電力増幅された音声信号として、スピーカ部２８に供給される。それにより、スピーカ部２８が、アナログレベル変動信号ＳＰＯ及びＳＮＯとが合成された信号によって駆動されることになり、スピーカ部２８から、入力信号である音声信号ＳＡに応じた音声が発せられる。
【００３１】
斯かる際、第１のスイッチング増幅部におけるＦＥＴ１９のソースとＦＥＴ２１のドレインとの接続点に得られる第１の出力信号ＯＰＰと第２のスイッチング増幅部におけるＦＥＴ２３のソースとＦＥＴ２５のドレインとの接続点に得られる第２の出力信号ＯＮＰとが有する時間差ｔｘが、クロック信号ＣＫの周期、例えば、２０ｎsec もしくはその近傍の時間の１０倍以下の時間という、比較的短い時間とされるので、スピーカ部２８を駆動するアナログレベル変動信号ＳＰＯ及びＳＮＯとが合成された信号が、実質的な歪みを生じないものとされる。
【００３２】
このようなもとで、第１及び第２のＬＰＦ２６及び２７とスピーカ部２８とは、ＦＥＴ１９及び２１を含んで構成される第１のスイッチング増幅部とＦＥＴ２３及び２５を含んで構成される第２のスイッチング増幅部とに共通の負荷回路部を構成していることになる。
【００３３】
上述のような図１に示される例は、単独でシングルチャンネル方式の音響装置等における電力増幅回路を構成するものとして用いられるだけでなく、その複数個が並列配置され、マルチチャンネル方式の音響装置等における電力増幅回路を構成するものとして用いられる。
【００３４】
また、図１に示される例においては、第１及び第２のスイッチング増幅部が、ＦＥＴ１９，２１，２３及び２５を含むものとして構成されているが、第１及び第２のスイッチング増幅部を構成するスイッチング機能を果たす素子として、ＦＥＴ１９，２１，２３及び２５の各々に代えて、例えば、バイポーラトランジスタ等の他の素子が用いられてよいこと勿論である。
【産業上の利用可能性】
【００３５】
上述のような本願の特許請求の範囲における請求項１から請求項４までのいずれかに記載された発明に係る電力増幅回路は、例えば、シングルチャンネル方式，マルチチャンネル方式の如何を問わず、各種の音響装置における電力増幅回路に適用するに好適であるのみならず、音響装置以外の電子機器における電力増幅回路にも広く適用され得るものである。
【図面の簡単な説明】
【００３６】
【図１】本願の特許請求の範囲における請求項１から請求項４までのいずれかに記載された発明に係る電力増幅回路の一例を示す回路接続図である。
【図２】図１に示される例の動作説明に供される信号波形図である。
【図３】図１に示される例の動作説明に供される信号波形図である。
【図４】図１に示される例の動作説明に供される信号波形図である。
【符号の説明】
【００３７】
１１・・・・入力端子，  １２・・・ＰＷＭ信号発生部，  １３・・・クロック信号発生部，  １４・・・第１の遅延部，  １５，１７・・・バッファ増幅部，  １６・・・第２の遅延部，  １８，２２・・・増幅部，  １９，２１，２３  ２５・・・ＦＥＴ，  ２０，２４・・・反転増幅部，  ２６・・・第１のＬＰＦ，  ２７・・・第２のＬＰＦ，  ２８・・・スピーカ部
【図１】
2005142780.tif 000003
【図２】
2005142780.tif 000004
【図３】
2005142780.tif 000005
【図４】
2005142780.tif 000006