(57)【要約】【課題】内部電極間にショートが発生した場合にも、製品が不良になることを回避し、良品率を向上させることが可能な積層セラミック電子部品の製造方法および該方法により製造される信頼性の高い積層セラミック電子部品を提供する。【解決手段】セラミック積層素子１の一方端面５ａに外部電極４ａを付与し、該一方端面５ａの外部電極４ａに電圧を印加して、セラミック積層素子１の他方端面５ｂに露出した内部電極３ｂのうち、一方端面５ａの外部電極４ａと導通する内部電極３ｂ（１３ｂ）の、他方端面５ｂへの露出部分を他方端面５ｂ側から除去した後、セラミック積層素子１の他方端面５ｂに外部電極４ｂを付与する。  一方端面の外部電極と導通する内部電極の、他方端面への露出部分を、他方端面から除去する方法としてエッチング法を用いる。  一方端面の外部電極と導通する内部電極の、他方端面への露出部分を除去した後の空隙に絶縁体を充填する。【選択図】図２
2005210026.tif 000002
【特許請求の範囲】
【請求項１】
内部電極パターンが形成されたセラミックグリーンシートを積層、焼成して、内部にセラミック層を介して複数の内部電極が互いに対向するように配設されたセラミック積層素子を形成する工程と、
セラミック積層素子の一方端面に外部電極を付与する工程と、
セラミック積層素子の一方端面に付与された外部電極に電圧を印加して、セラミック積層素子の他方端面に露出した内部電極のうち、一方端面の外部電極と導通する内部電極の、他方端面への露出部分を、他方端面側から除去する工程と、
セラミック積層素子の他方端面に外部電極を付与する工程と
を具備することを特徴とする積層セラミック電子部品の製造方法。
【請求項２】
一方端面の外部電極と導通する内部電極の、他方端面への露出部分を、他方端面から除去する方法がエッチング法であることを特徴とする請求項１記載の積層セラミック電子部品の製造方法。
【請求項３】
一方端面の外部電極と導通する内部電極の、他方端面への露出部分を除去した後の空隙に絶縁体を充填することを特徴とする請求項１または２記載の積層セラミック電子部品の製造方法。
【請求項４】
セラミック積層素子の内部に、セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、その一端側が交互にセラミック積層素子の一方端面および他方端面に引き出されているとともに、セラミック積層素子の両端側に、内部電極と導通するように一対の外部電極が配設された構造を有する積層セラミック電子部品であって、
セラミック層を介して互いに対向する内部電極のうち、少なくとも一対の内部電極がショートし、かつ、該一対の内部電極がショート部分を介してセラミック積層素子の一方端面から他方端面にまで至っており、かつ、
前記ショート部分を介して一方端面から他方端面に至る一対の内部電極の、一方端面側の端部または他方端面側の端部の少なくとも一方が除去されて当該端面に配設された外部電極と導通しないように構成されていること
を特徴とする積層セラミック電子部品。
【請求項５】
一方端面側の端部または他方端面側の端部の少なくとも一方が除去された領域に絶縁体が充填されていることを特徴とする請求項４記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は電子部品およびその製造方法に関し、詳しくは、セラミック積層素子の内部に、セラミック層を介して複数の内部電極が互いに対向するように配設されているとともに、その一端側が交互にセラミック積層素子の逆側の端面に引き出され、かつ、セラミック積層素子の両端側に、内部電極と導通するように一対の外部電極が配設された構造を有する積層セラミック電子部品およびその製造方法に関する。
【背景技術】
【０００２】
代表的な積層セラミック電子部品の１つに、積層セラミックコンデンサがある。この積層セラミックコンデンサは、例えば、図５に示すように、セラミック積層素子５１の内部に、セラミック層５２を介して複数の内部電極５３ａ，５３ｂが互いに対向するように配設され、かつ、その一端側が交互にセラミック積層素子５１の異なる側の端面５５ａ，５５ｂに引き出されているとともに、セラミック積層素子５１の両端側に、内部電極５３ａ，５３ｂと導通するように一対の外部電極５４ａ，５４ｂが配設された構造を有している。
【０００３】
そして、積層セラミックコンデンサの小型、大容量化に伴い、近年は対向する内部電極間のセラミック層（誘電体層）の薄層化が進み、セラミック層の厚みは１〜３μmにまで薄くなっている。また、大容量を取得するために内部電極の多層化が進み、内部電極の積層数は４００層が超えるものが実用化されるに至っている。
【０００４】
積層セラミックコンデンサの場合、一般に、内部電極が存在する部分の厚みが、内部電極が存在しない部分よりも厚くなるが、内部電極の積層数が増えるに伴って、内部電極の存在する部分の厚みが、内部電極の存在しない部分よりも厚くなる傾向が顕著になる。したがって、内部電極が存在する部分の厚みが、内部電極が存在しない部分よりも厚くなる傾向を抑制するためには、内部電極の厚みは小さい方が好ましい。
【０００５】
しかしながら、積層セラミックコンデンサは、通常、セラミックグリーンシートの表面に、導電成分である金属粉末を分散させた導電ペーストを印刷、塗布することにより内部電極パターンを形成し、このセラミックグリーンシート（電極印刷シート）を積層するとともに、その上下両面側に内部電極パターンを形成していないセラミックグリーンシートを所定枚数積層し、圧着した後、所定の位置でカットして個々の素子（セラミック積層素子）に分割し、焼成した後、外部電極を形成することにより製造されているので、厚みの薄い内部電極を形成しようとすると、セラミック積層素子の焼成工程において、いわゆる電極切れが発生し、取得される静電容量が設計値より減少するという問題を招くため、内部電極厚みを薄くすることには限界がある。
なお、セラミック層を形成するセラミックグリーンシートに関しては、大容量化を目的として、１μmの厚みのものが用いられるまでにその薄層化が進んでいる。
【０００６】
また、内部電極の形成に用いられる導電ペーストは、金属粉末と樹脂（バインダ）と有機溶剤との混合物であるため、セラミック層が薄くなるにつれて、セラミックグリーンシートのピンホールなどに起因して、内部電極どうしが接続し、ショート不良を引き起こしやすくなるという問題点がある。
【０００７】
一般的に、厚みが３μm程度のセラミックグリーンシートを３００層積層した場合のショート発生率は約３％程度であり、ショートの発生した不良品を除去するために、例えば、全数検査を行って不良品を選別することにより初期不良品を除去することが行われている。
【０００８】
ところが、ショートが微小な場合、選別時に印加する電圧によって短絡部が焼き切れて、見かけ上、絶縁抵抗が正常化し、一時的に良品となり選別できなくなる場合がある。そこで、信頼性のレベルに応じて様々なスクリーニング方法が考えられている（例えば、特許文献１）。
【０００９】
なお、特許文献１の選別方法は、選別されるべき積層コンデンサに印加される外部電圧と電流とをできる限り電圧を低くして制御し、印加電力を５０ｍＷ以下として絶縁抵抗値を測定し、その後、印加電力を５１ｍＷ以上にして絶縁抵抗値を測定することにより、予め定められた基準の絶縁抵抗値より低い絶縁抵抗値を有するものは不良品として排除するものであり、これにより、微小短絡等に起因する欠陥が潜在する積層コンデンサを予め排除し、微小短絡等の欠陥を溶断して一時的に絶縁抵抗値を正常化させることによる不良品の流出をなくし、確実に不良品を検出することができるとされている。
【００１０】
しかしながら、選別方法のいかんにかかわらず、薄層、大容量化に伴い、１μm程度の厚みのセラミックグリーンシートを１０００層以上積層した積層セラミックコンデンサになると、ショート発生率が６０％程度にまで達し、他の不良モード、例えば、静電容量不良と合わせると、良品率が約３０％程度にまで低下してしまうという問題点がある。
【特許文献１】特開２００３−２５７８００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本願発明は上記問題点を解決するものであり、大容量化に伴いセラミックシートが薄層化する中で、ピンホールなどにより内部電極間にショートが発生した場合にも、製品が不良になることを回避し、良品率を向上させることが可能な積層セラミック電子部品の製造方法および該方法により製造される信頼性の高い積層セラミック電子部品を提供することを課題とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本願発明（請求項１）の積層セラミック電子部品の製造方法は、
内部電極パターンが形成されたセラミックグリーンシートを積層、焼成して、内部にセラミック層を介して複数の内部電極が互いに対向するように配設されたセラミック積層素子を形成する工程と、
セラミック積層素子の一方端面に外部電極を付与する工程と、
セラミック積層素子の一方端面に付与された外部電極に電圧を印加して、セラミック積層素子の他方端面に露出した内部電極のうち、一方端面の外部電極と導通する内部電極の、他方端面への露出部分を、他方端面側から除去する工程と、
セラミック積層素子の他方端面に外部電極を付与する工程と
を具備することを特徴としている。
【００１３】
また、請求項２の積層セラミック電子部品の製造方法は、一方端面の外部電極と導通する内部電極の、他方端面への露出部分を、他方端面から除去する方法がエッチング法であることを特徴としている。
【００１４】
また、請求項３の積層セラミック電子部品の製造方法は、一方端面の外部電極と導通する内部電極の、他方端面への露出部分を除去した後の空隙に絶縁体を充填することを特徴としている。
【００１５】
また、本願発明（請求項４）の積層セラミック電子部品は、
セラミック積層素子の内部に、セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、その一端側が交互にセラミック積層素子の一方端面および他方端面に引き出されているとともに、セラミック積層素子の両端側に、内部電極と導通するように一対の外部電極が配設された構造を有する積層セラミック電子部品であって、
セラミック層を介して互いに対向する内部電極のうち、少なくとも一対の内部電極がショートし、かつ、該一対の内部電極がショート部分を介してセラミック積層素子の一方端面から他方端面にまで至っており、かつ、
前記ショート部分を介して一方端面から他方端面に至る一対の内部電極の、一方端面側の端部または他方端面側の端部の少なくとも一方が除去されて当該端面に配設された外部電極と導通しないように構成されていること
を特徴としている。
【００１６】
また、請求項５の積層セラミック電子部品は、一方端面側の端部または他方端面側の端部の少なくとも一方が除去された領域に絶縁体が充填されていることを特徴としている。
【発明の効果】
【００１７】
本願発明（請求項１）の積層セラミック電子部品の製造方法は、内部にセラミック層を介して内部電極が配設されたセラミック積層素子の一方端面に外部電極を付与し、該一方端面の外部電極に電圧を印加して、セラミック積層素子の他方端面に露出した内部電極のうち、一方端面の外部電極と導通する内部電極の、他方端面への露出部分を、他方端面側から除去した後、セラミック積層素子の他方端面に外部電極を付与するようにしているので、内部電極間にショートが発生した場合にも、当該内部電極により一方端面側の外部電極と他方端面側の外部電極間がショートすることを防止し、製品が不良品となることを回避して、良品率を向上させることが可能になる。
なお、一方端面の外部電極と導通する内部電極の、他方端面への露出部分を、他方端面側から除去するにあたっては、除去部分の深さが５〜３００μmの範囲とすることが望ましい。これは、除去部分の深さが５μm未満の場合には、当該内部電極が外部電極と導通するおそれが生じること、および除去部分の深さは３００μmで十分で、これを超えて除去しても効果に顕著な差異が認められないことによる。
【００１８】
また、請求項２の積層セラミック電子部品の製造方法のように、一方端面の外部電極と導通する内部電極の、他方端面への露出部分を、他方端面から除去する方法としてエッチング法を用いることにより、内部電極の他方端面への露出部分を効率よく、しかも確実に除去することが可能になり、本願発明をより実効あらしめることができる。なお、一方端面の外部電極と導通する内部電極の、他方端面への露出部分を、他方端面から除去する方法としては、ケミカルエッチングの他にイオンエッチング、スパッタリングなどの方法を用いることも可能である。
【００１９】
また、請求項３の積層セラミック電子部品の製造方法のように、一方端面の外部電極と導通する内部電極の、他方端面への露出部分を除去した後の空隙に絶縁体を充填するようにした場合、内部電極間にショートが発生した場合にも、当該内部電極により、一方端面側の外部電極と他方端面側の外部電極間がショートすることをさらに確実に防止することが可能になり、信頼性を向上させることが可能になる。
なお、他方端面への露出部分を除去した後の空隙に絶縁体を充填する場合には、絶縁体により、当該内部電極と外部電極との間の絶縁が確保されるため、除去部分の深さをそれほど大きくとらなくても十分な絶縁信頼性を確保することができる。
また、絶縁体としては、種々の有機系樹脂、無機系絶縁材などの種々の材料を用いることが可能である。
【００２０】
また、本願発明（請求項４）の積層セラミック電子部品は、セラミック層を介して互いに対向する内部電極のうち、少なくとも互いに対向する一対の内部電極がショートし、かつ、該一対の内部電極がショート部分を介してセラミック積層素子の一方端面から他方端面にまで至っている場合において、ショート部分を介して一方端面から他方端面に至る一対の内部電極の、一方端面側の端部または他方端面側の端部の少なくとも一方が除去されているので、内部電極間にショートが生じている場合にも、当該内部電極を介して一方端面側の外部電極と他方端面側の外部電極間がショートすることを確実に防止することが可能で、良品として所望の特性を発揮させることが可能になる。
したがって、本願発明（請求項４）の発明にかかる積層セラミック電子部品は、信頼性が高く、しかも歩留まりよく製造することが可能で経済性にも優れている。
【００２１】
また、請求項５の積層セラミック電子部品のように、一方端面側の端部または他方端面側の端部の少なくとも一方が除去された領域に絶縁体を充填することにより、内部電極間にショートが生じている場合にも、当該内部電極を介して一方端面側の外部電極と他方端面側の外部電極間がショートすることをより確実に防止することが可能になり、良品として所望の特性を確実に発揮させることができる。
【発明を実施するための最良の形態】
【００２２】
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
【実施例１】
【００２３】
出発原料として、ＢａＴｉＯ3、希土類酸化物、ＣＯ2Ｏ3、ＢａＣＯ3、ＭｇＯ、ＮｉＯ、ＭｎＣＯ3、およびＢａＯ−ＳｒＯ−ＬｉＯ−ＳｉＯ2を主成分とする酸化物ガラスを用意した。
そして、これらの原料を、目的とする組成物から、ＢａＴｉＯ3と酸化物ガラスを除いた組成となるように秤取し、ＰＳＺボールを用いたボールミルにて湿式混合して乾燥した後、１０００℃で仮焼を行い、仮焼物を得た。
この仮焼物を再び、ＰＳＺボールを用いたボールミルにより十分に湿式混合・粉砕し、粉砕物を得た。
それから、粉砕物を乾燥した後、ＢａＴｉＯ3と酸化物ガラスを添加し、非還元性誘電体磁器組成物を得た。
【００２４】
この非還元性誘電体磁器組成物に分散媒を添加し、ＰＳＺボールを用いたボールミルにて混合することにより、セラミック原料スラリーを得た。
次に、このセラミック原料スラリーに有機系バインダ可塑剤を添加した後、ドクターブレード法によってシート成形を行い、焼成後の厚みが１．７μmとなるセラミックグリーンシートを得た。
【００２５】
次いで、このセラミックグリーンシートの表面に、金属Ｎｉ粉末を有機ビヒクルに添加混合した、内部電極形成用の導電ペーストを印刷して内部電極パターンを形成し、乾燥後、セラミックグリーンシートを順次積層し、積層数が５００層のマザー積層体を形成し、このマザー積層体を所定の位置でカットすることにより、図１に示すように、セラミック層（セラミックグリーンシート層）２を介して複数の内部電極（内部電極パターン）３ａ，３ｂが互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面５ａ，５ｂに引き出された構造を有する個々の素子１ａ（焼成後にセラミック積層素子１（図３）となる未焼成のセラミック積層素子）に分割した。
【００２６】
次に、この未焼成のセラミック積層素子１ａを空気中において、３００℃で５時間保持の条件で脱脂した。
そして、脱脂後のセラミック積層素子１を、１．０×１０-7Ｍｐａ以下の酸素分圧中において２００℃／時間の速度で昇温し、１３００℃の温度で、酸素分圧１．０×１０-11Ｍｐａの雰囲気中で所定時間保持した後、酸素分圧１．０×１０-7Ｍｐａ以下の雰囲気中で室温まで２００℃／時間の速度で降温した。
【００２７】
それから、得られたセラミック積層素子１の、内部電極３ａ，３ｂの露出した一方端面５ａと他方端面５ｂのうち、一方端面５ａにのみ外部電極４ａを形成する（図２参照）。なお、外部電極４ａは、一方端面５ａにＣｕ粉末を導電成分とする導電ペーストを塗布して、８００℃の温度で焼き付けることにより形成した。
【００２８】
そして、図２に示すように、一方端面５ａに外部電極４ａが形成されたセラミック積層素子１を、ホルダー１１により保持し、外部電極が形成されていない他方端面５ｂを電解液（ワット浴：ＰＨ４）に浸漬し、外部電極４ａを陽極、電解液１２を陰極として通電した。これにより、図２に示すように、内部電極３ａ（１３ａ），３ｂ（１３ｂ）間にショートが発生し、他方端面５ｂに露出した内部電極３ｂ（１３ｂ）が、ショート部分１０および内部電極３ａ（１３ａ）を介して、外部電極４ａと導通している場合には、ショートしている内部電極３ｂ（１３ｂ）の端部が電解液１２に溶出し、内部電極３ｂ（１３ｂ）の端部が溶出した後に空隙１５が形成される。
【００２９】
なお、この実施例１では、セラミック積層素子１の一方端面５ａに外部電極４ａを形成した場合において、内部電極３ｂ（１３ｂ）の端部が外部電極４ａと導通しないように、電圧２Ｖで６０秒通電し、内部電極の端部の溶出深さが２０μm以上になるようにした。
【００３０】
その後、セラミック積層素子１の他方端面５ｂにも、Ｃｕ粉末を導電成分とする導電ペーストを塗布して、８００℃の温度で焼き付けることにより外部電極４ｂ（図３）を形成した。そして、外部電極４ａ，４ｂの表面にめっきを施すことにより、図３に示すような構造を有する積層セラミックコンデンサを得た。
【００３１】
この積層セラミックコンデンサは、図３に示すように、セラミック積層素子１の内部に、セラミック層２を介して複数の内部電極３ａ，３ｂが互いに対向するように配設され、かつ、その一端側が交互にセラミック積層素子１の異なる側の端面５ａ，５ｂに引き出されているとともに、セラミック積層素子１の両端側に、内部電極３ａ，３ｂと導通するように一対の外部電極４ａ，４ｂが配設された構造を有している。
【００３２】
この積層セラミックコンデンサにおいては、セラミック層１を介して互いに対向する一対の内部電極３ａ，３ｂのうち、一部の内部電極３ａ（１３ａ），３ｂ（１３ｂ）がショートし、かつ、該一対の内部電極１３ａ，１３ｂがショート部分１０を介してセラミック積層素子１の一方端面から他方端面にまで至っているが、内部電極３ｂ（１３ｂ）の他方端面５ｂ側の端部が除去され、空隙１５が形成されているため、他方端面５ｂに配設された外部電極４ｂと内部電極３ｂ（１３ｂ）が導通していない。
【００３３】
上述のようにして製造した積層セラミックコンデンサ（実施例１）について、絶縁抵抗および静電容量を測定し、ショート不良と静電容量不良の発生状態を調べた。
また、比較のため、内部電極間にショートがある場合にも、セラミック積層素子の端面に露出した内部電極の端部を除去する処理を施していない積層セラミックコンデンサ（その他の構成は上記実施例１の場合と同様）を作製し、この積層セラミックコンデンサ（比較例）についても絶縁抵抗および静電容量を測定し、ショート不良と静電容量不良の発生状態を調べた。
その結果を表１に示す。
【００３４】
【表１】
2005210026.tif 000003
【００３５】
表１に示すように、内部電極間にショートがある場合にも、セラミック積層素子の端面に露出した内部電極の端部を除去する処理を施していない比較例の積層セラミックコンデンサでは、ショート不良が、試料１０００個あたり３５個の割合で発生した。
【００３６】
これに対し、内部電極間にショートがある場合に、セラミック積層素子の端面に露出した所定の内部電極の端部を除去する処理を施した本願発明の実施例の積層セラミックコンデンサの場合、ショート不良の発生は認められなかった。
【００３７】
また、比較例の積層セラミックコンデンサの場合、ショート不良が発生したものを除いた試料については、静電容量不良（静電容量不足）の発生は認められなかった。
【００３８】
また、内部電極間にショートがある場合に、セラミック積層素子の端面に露出した所定の内部電極の端部を除去する処理を施した本願発明の実施例の積層セラミックコンデンサにも静電容量不良（静電容量不足）の発生は認められなかった。
なお、実施例の積層セラミックコンデンサにおいては、内部電極間にショートが発生した場合、セラミック積層素子の端面に露出した内部電極のうち、ショートした内部電極の端部が除去されるため、静電容量形成用の内部電極がそれだけ減少することになる。しかし、通常、この実施例１の場合のように、５００層の内部電極を積層した積層セラミックコンデンサの場合、全内部電極中でショートの発生する内部電極の割合は約１％程度であり、５００層の内部電極に対してショートの発生する内部電極の層数は５層（２．５対）程度である。
通常、積層セラミックコンデンサの静電容量のばらつきの許容値（３σ）は±４〜６％程度であり、例えば、Ｋ偏差の公差±１０％に対しては、目標値に対して４〜６％の余裕があり（センタねらいの場合）、上述の１％程度の有効内部電極層の減少は、静電容量不良に大きな影響を与えることはない。なお、公差５％のＪ偏差に対しては、いくらか影響が生じることが考えられるが、その場合にも、従来の内部電極間にショートがある場合に、セラミック積層素子の端面に露出した内部電極の端部を除去する処理を施していない積層セラミックコンデンサに比べて十分な有意性があり、良品率を大幅に向上させることができる。
【実施例２】
【００３９】
図４は、本願発明の他の実施例（実施例２）にかかる積層セラミックコンデンサの構造を示す図である。なお、図４において、図３と同一符号を付した部分は、同一または相当する部分を示している。
この積層セラミックコンデンサは、上記実施例１において説明したセラミック積層素子１の、ショートが生じている一対の内部電極３ａ（１３ａ），３ｂ（１３ｂ）のうち、内部電極３ｂ（１３ｂ）の他方端面５ｂ側の端部が除去された後に、絶縁体（例えば絶縁樹脂）２０が充填されている。その他の構成は上記実施例１の積層セラミックコンデンサの場合と同様であることから重複を避けるため、ここでは説明を省略する。
【００４０】
また、この実施例２の積層セラミックコンデンサを製造するにあたっては、実施例１の場合と同様の方法で所定の内部電極の端部を溶出させた後に、内部電極の端部が溶出した空隙に絶縁樹脂を塗布し、硬化させる工程を付加するだけで、上記実施例１の場合と同様の方法で製造することができる。
【００４１】
この実施例２の積層セラミックコンデンサの場合には、ショートが生じている内部電極と外部電極との絶縁を実施例１の場合よりもさらに確実に行うことが可能になり、信頼性を向上させることができる。
【００４２】
なお、上記実施例１および２では、積層セラミックコンデンサを例にとって説明したが、本願発明は、積層セラミックコンデンサに限らず、積層バリスタ、積層ＬＣ複合部品など、種々の積層セラミック電子部品に適用することが可能である。
【００４３】
また、本願発明は、さらにその他の点においても上記実施例１および２に限定されるものではなく、一方端面の外部電極と導通する内部電極の、他方端面への露出部分を、他方端面側から除去する方法、内部電極の積層数、セラミック積層素子の具体的な構成などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【産業上の利用可能性】
【００４４】
上述のように、本願発明によれば、ショートが発生した内部電極によりセラミック積層素子の両端面に形成された一対の外部電極が短絡してしまうことを防止することが可能になり、内部電極間にショートが発生した場合にも、製品が不良になることを回避して、良品率を向上させることが可能になる。
したがって、セラミック積層素子の内部に、複数の内部電極が互いに対向するように配設され、その一端側が交互にセラミック積層素子の一方端面および他方端面に引き出され、かつ、セラミック積層素子の両端側に、内部電極と導通するように一対の外部電極が配設された構造を有する積層セラミック電子部品に広く適用することが可能である。
【図面の簡単な説明】
【００４５】
【図１】本願発明の一実施例にかかる積層セラミック電子部品の製造方法の一工程において形成したセラミック積層素子の構造を示す断面図である。
【図２】本願発明の一実施例にかかる積層セラミック電子部品の製造方法の一工程においてショートの発生した内部電極の端部を溶出させる方法を説明する図である。
【図３】本願発明の一実施例にかかる積層セラミック電子部品の製造方法により製造した積層セラミック電子部品（積層セラミックコンデンサ）を示す断面図である。
【図４】本願発明の他の実施例（実施例２）にかかる積層セラミック電子部品（積層セラミックコンデンサ）の構造を示す断面図である。
【図５】従来の積層セラミック電子部品（積層セラミックコンデンサ）を示す断面図である。
【符号の説明】
【００４６】
１            セラミック積層素子
１ａ          未焼成のセラミック積層素子
２            セラミック層（セラミックグリーンシート層）
３ａ，３ｂ    内部電極（内部電極パターン）
４ａ，４ｂ    外部電極
５ａ          セラミック積層素子の端面（一方端面）
５ｂ          セラミック積層素子の端面（他方端面）
１０          ショート部分
１１          ホルダー
１２          電解液
１３ａ，１３ｂ  ショートした内部電極
１５          空隙
２０          絶縁体
【図１】
2005210026.tif 000004
【図２】
2005210026.tif 000005
【図３】
2005210026.tif 000006
【図４】
2005210026.tif 000007
【図５】
2005210026.tif 000008