(57)【要約】  【課題】  直流バイアスによる容量変化率を大きくしつつも、高周波信号による容量変化率は小さく、相互変調歪みが小さく、耐電力に優れた可変コンデンサ、および、使用可能な周波数領域が広く、かつ小型集積化が可能な可変コンデンサを提供すること。  【解決手段】  直列に接続された、電圧により容量の変化する複数の可変容量素子と、これら各可変容量素子に接続された直流バイアス電圧を印加するバイアスラインとを具備し、前記バイアスラインは、抵抗成分およびインダクタンス成分の少なくとも一方を有するとともに、前記抵抗成分および前記インダクタンス成分は、高周波信号を遮断する大きさであり、かつ前記バイアスラインに印加される直流バイアス電圧の分圧は、前記可変容量素子に印加される前記直流バイアス電圧の分圧よりも小さい可変コンデンサとする。【選択図】  図１
2005079168.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された、直流バイアス電圧により容量の変化する複数の可変容量素子と、これら各可変容量素子に接続された、前記直流バイアス電圧を印加するバイアスラインとを具備する可変コンデンサであって、前記バイアスラインは、抵抗成分およびインダクタンス成分の少なくとも一方を有するとともに、前記抵抗成分および前記インダクタンス成分は、高周波信号を遮断する大きさであり、かつ前記バイアスラインにかかる前記直流バイアス電圧の分圧は、前記可変容量素子にかかる前記直流バイアス電圧の分圧よりも小さいことを特徴とする可変コンデンサ。
【請求項２】
前記バイアスラインの前記抵抗成分が、１ＭＨｚ以上の高周波信号を遮断し、かつ前記可変容量素子の絶縁抵抗の１／１００以下の大きさであることを特徴とする請求項１に記載の可変コンデンサ。
【請求項３】
直列に接続された、前記直流バイアス電圧により容量の変化する複数の可変容量素子と、これら各可変容量素子に接続された前記直流バイアス電圧を印加する個別バイアスラインと、これら個別バイアスラインに接続された共通バイアスラインとを具備する可変コンデンサであって、前記共通バイアスラインおよび前記個別バイアスラインは、抵抗成分およびインダクタンス成分の少なくとも一方を有するとともに、前記抵抗成分および前記インダクタンス成分は、高周波信号を遮断する大きさであり、かつ前記共通バイアスラインおよび前記各個別バイアスラインにかかる前記直流バイアス電圧の分圧は、前記可変容量素子にかかる前記直流バイアス電圧の分圧よりも小さいことを特徴とする可変コンデンサ。
【請求項４】
前記共通バイアスラインおよび前記各個別バイアスラインの抵抗成分は、１ＭＨｚ以上の高周波信号を遮断し、かつ前記共通バイアスラインの前記各個別バイアスラインに分配された抵抗成分と前記各個別バイアスラインの抵抗成分との合計が、前記可変容量素子の絶縁抵抗の１／１００以下の大きさであることを特徴とする請求項３に記載の可変コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波領域においても誘電損失が小さく良好に動作することができる可変コンデンサに関するものであり、特に直流バイアス電圧の印加により容量を大きく変化できるが、高周波信号による容量の変化，ノイズ，非線形歪は小さく抑えることができる可変コンデンサに関するものである。
【背景技術】
【０００２】
常誘電体であるチタン酸ストロンチウム（ＳｒＴｉＯ３）薄膜や、強誘電体であるチタン酸ストロンチウムバリウム（（Ｂａ，Ｓｒ）ＴｉＯ３）薄膜は、ＩＣ用誘電体薄膜キャパシタとして従来より使用されているＳｉＯ２薄膜，Ｓｉ３Ｎ４薄膜，Ｔａ２Ｏ５薄膜に比べ誘電率が高く、ＩＣ用誘電体薄膜キャパシタの小面積化に好適な誘電体材料として期待されている。
【０００３】
そして、これらチタン酸ストロンチウムやチタン酸ストロンチウムバリウム等のペロブスカイト構造を有する強誘電体酸化物薄膜を誘電体層として用いた薄膜コンデンサが提案されている（例えば、特許文献１を参照）。
【０００４】
特許文献１に開示された薄膜コンデンサでは、図22に断面図で示すように、支持基板201上に、第１電極層202と、薄膜誘電体層203と、第２電極層204とを順次被着形成していた。具体的には、支持基板201上の略全面に第１電極層202となる導体層を被着形成した後、第１電極202の電極形状にパターン加工を行ない、所定形状の第１電極層202を形成する。次に、第１電極層202上に薄膜誘電体層203を形成する。この薄膜誘電体層203は、所定位置にマスクを載置して薄膜形成法により形成したり、あるいは、スピンコート法により形成し、その後、所定形状にパターニングするなどにより形成する。なお、必要に応じて薄膜誘電体層203について加熱硬化を行なう。次に、第２電極層204は、薄膜誘電体層203上の略全面に導体層を形成した後、第２電極204の電極形状にパターン加工を施して形成されていた。なお、ここで、薄膜誘電体層203のうち、実際に第１電極層202と第２の電極層204とで挟持される対向領域が容量発生領域となる。
【０００５】
このような薄膜コンデンサ200は、実際の使用時においては、薄膜誘電体層203に所定のバイアス信号（バイアス電圧）を印加することにより、薄膜誘電体層203の誘電率を所望の値に制御することができ、もって容量特性を制御することができ、可変コンデンサとして機能するものとなる。
【特許文献１】特開平11−260667号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のような可変コンデンサを高周波用電子部品で用いる場合、可変コンデンサには容量可変用の直流バイアス電圧と、高周波信号の電圧（高周波電圧）が同時に印加されることになる。高周波電圧が高い場合は、高周波電圧によっても可変コンデンサの容量が変化するようになる。このような可変コンデンサを高周波用電子部品に用いると、高周波電圧によるコンデンサの容量変化のため、波形歪，相互変調歪ノイズが生じるようになる。波形歪，相互変調歪ノイズを小さくするには、高周波電界強度を下げ、高周波電圧による容量変化を小さくする必要があり、そのためには、誘電体層の厚みを厚くすることが有効であるが、誘電体層の厚みを厚くすると直流電界強度も小さくなるので、容量変化率も下がってしまう問題がある。
【０００７】
また、高周波ではコンデンサには電流が流れやすくなるため、コンデンサを高周波で使用中にはコンデンサの損失抵抗によりコンデンサが発熱し破壊されてしまう。このような耐電力の問題に対しても、誘電体の厚みを厚くし、単位体積当たりの発熱量を小さくすることが有効であるが、前述のように単純に誘電体層の厚みを厚くすると、直流電界強度も小さくなるため、直流バイアスによる容量変化率も下がってしまう問題がある。
【０００８】
本発明は，以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は、印加される直流バイアス電圧を効率的に誘電体に印加できるようにすることにより、直流バイアスによる容量変化率を大きくしつつも、高周波信号による容量変化率は小さく、相互変調歪みが小さく、耐電力に優れた可変コンデンサを提供することにある。
【０００９】
また、本発明の別の目的は、使用可能な周波数領域が広く、かつ小型集積化が可能な可変コンデンサを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の第１の可変コンデンサは、１）直列に接続された、直流バイアス電圧により容量の変化する複数の可変容量素子と、これら各可変容量素子に接続された、前記直流バイアス電圧を印加するバイアスラインとを具備する可変コンデンサであって、前記バイアスラインは、抵抗成分およびインダクタンス成分の少なくとも一方を有するとともに、前記抵抗成分および前記インダクタンス成分は、高周波信号を遮断する大きさであり、かつ前記バイアスラインにかかる直流バイアス電圧の分圧は、前記可変容量素子にかかる前記直流バイアス電圧の分圧よりも小さいことを特徴とする。
【００１１】
また、２）上記１）において、前記バイアスラインの前記抵抗成分が、１ＭＨｚ以上の高周波信号を遮断し、かつ前記可変容量素子の絶縁抵抗の１／100以下の大きさであることを特徴とする。
【００１２】
また、本発明の第２の可変コンデンサは、３）直列に接続された、直流バイアス電圧により容量の変化する複数の可変容量素子と、これら各可変容量素子に接続された前記直流バイアス電圧を印加する個別バイアスラインと、これら個別バイアスラインに接続された共通バイアスラインとを具備する可変コンデンサであって、前記共通バイアスラインおよび前記個別バイアスラインは、抵抗成分およびインダクタンス成分の少なくとも一方を有するとともに、前記抵抗成分および前記インダクタンス成分は、高周波信号を遮断する大きさであり、かつ前記共通バイアスラインおよび前記各個別バイアスラインにかかる前記直流バイアス電圧の分圧は、前記可変容量素子にかかる前記直流バイアス電圧の分圧よりも小さいことを特徴とする。
【００１３】
また、４）上記３）において、前記共通バイアスラインおよび前記各個別バイアスラインの抵抗成分は、１ＭＨｚ以上の高周波信号を遮断し、かつ前記共通バイアスラインの前記各個別バイアスラインに分配された抵抗成分と前記各個別バイアスラインの抵抗成分との合計が、前記可変容量素子の絶縁抵抗の１／100以下の大きさであることを特徴とする。
【００１４】
また、５）上記１）〜４）のいずれかにおいて、前記可変容量素子は、（Ｂａｘ，Ｓｒ１−ｘ）ｙＴｉ１−ｙＯ３−ｚ（ただし、０＜ｘ＜１，０＜ｙ＜１，ｚは０よりわずかに大きい値であり、１よりかなり小さい値である）からなる薄膜誘電体層を備えている可変コンデンサとするとよい。
【発明の効果】
【００１５】
本発明の第１の可変コンデンサによれば、上記１）のように構成したので、直流バイアスは各可変容量素子に単独に印加されることになるため、直流的には可変容量素子が並列に接続された可変コンデンサとなり、バイアス信号による各可変容量素子の容量変化率を最大限に利用することができる。一方、高周波信号はバイアスラインにより遮断されるため、高周波的には直列に接続された可変コンデンサとなる。従って、高周波電圧は各可変容量素子に分圧されるため、高周波信号による容量変化を小さくでき、波形歪みや相互変調歪み等を抑制することができる。
【００１６】
さらに、バイアスラインにかかる直流バイアスの分圧は、可変容量素子にかかる直流バイアスの分圧よりも小さくなっている。すなわち、バイアスラインの抵抗値と、可変容量素子の絶縁抵抗の比により直流バイアスは分圧されるため、これにより、印加される直流バイアスは、より効率的に可変容量素子に印加される。
【００１７】
また、上記２）のように構成したので、１ＭＨｚ以上の高周波信号を遮断することにより、１ＭＨｚ以上の高周波領域において、本発明の可変コンデンサは各可変容量素子が直列に接続したものとみなせるため、近年通信分野において活発に利用されているＧＨｚ帯の高周波領域において、波形歪みや相互変調歪みが小さく、かつ耐電力の優れた可変コンデンサとなる。
【００１８】
さらに、バイアスラインの抵抗成分を可変容量素子の絶縁抵抗の１／100以下とすることにより、印加される直流バイアスの95%以上を可変容量素子に印加することができ、より効率的に容量を変化させ、所望の容量値を得ることができる。
【００１９】
また、本発明の第２の可変コンデンサによれば、上記３）のように構成したので、本発明の第１の可変コンデンサと同様の効果を得ることができる。さらには、共通バイアスラインを具備することにより、それが抵抗成分およびインダクタンス成分の少なくとも一方を有する場合には、同じ大きさのバイアスラインの抵抗成分および／またはインダクタンス成分（すなわち、抵抗成分およびインダクタンス成分の少なくとも一方）を個別バイアスラインのみで構成するよりも、共通バイアスラインを含む構成にした方が、それら抵抗成分およびインダクタンス成分の形状を小さくすることができるため、素子を作製する際、個別バイアスラインの抵抗成分および／またはインダクタンス成分の大きさを、素子形状等に対する制約のため大きくできない場合でも、それを補うことができる。
【００２０】
また、本発明の第２の可変コンデンサにおいては、上記４）のように構成したので、本発明の第１の可変コンデンサと同様に、近年通信分野において活発に利用されているＧＨｚ帯の高周波領域において、波形歪みや相互変調歪みが小さく、かつ耐電力の優れた可変コンデンサとなるとともに、印加される直流バイアス電圧の95%以上を可変容量素子に印加することができ、より効率的に容量を変化させ、所望する容量値を得ることができる。
【００２１】
また、本発明の第１および第２の可変コンデンサにおいて、上記５）のように、可変容量素子は、（Ｂａｘ，Ｓｒ１−ｘ）ｙＴｉ１−ｙＯ３−ｚからなる薄膜誘電体層を備えている可変コンデンサとすることにより、可変容量素子の容量変化率が大きく、損失が小さい可変容量素子を作製することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明に係る可変コンデンサの最良の形態について模式的に示す図面を用いて詳細に説明する。
【００２３】
図１は、５個の可変容量素子が直列に接続されている場合の本発明の第１の可変コンデンサの実施形態の一例を示すものである。図１において、C1，C2，C3，C4，C5は可変容量素子（第１の可変容量素子C1，第２の可変容量素子C2，第３の可変容量素子C3，第４の可変容量素子C4，第５の可変容量素子C5）であり、各々の絶縁抵抗はRc1，Rc2，Rc3，Rc4，Rc5となっている。また、B11，B12，B21，B22は抵抗成分およびインダクタ成分の少なくとも一方を有するバイアスライン（図では、抵抗成分R11，R12，R21，R22を示す。）である。また、図１では、高周波信号および直流バイアスは共通端子となっており、符号Iは入力端子、符号Ｏは出力端子を表わす。
【００２４】
そして、第１の可変容量素子C1の入力側端子部と、第２の可変容量素子C2−第３の可変容量素子C3の直列接続点、第４の可変容量素子C4−第５の可変容量素子C5の直列接続点との間に、抵抗成分R11，R12を有するバイアスラインB11，B12をそれぞれ設けている。
【００２５】
また、第５の可変容量素子C5の出力側端子部と、第３の可変容量素子C3−第４の可変容量素子C4の直列接続点、第１の可変容量素子C1−第２の可変容量素子C2の直列接続点との間に、抵抗成分R21，R22を有するバイアスラインB21，B22をそれぞれ設けている。
【００２６】
図１において、バイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22は、直列接続した可変容量素子の高周波信号の周波数領域でのインピーダンスよりも大きな抵抗成分となっており、高周波信号を遮断するため、高周波信号は直列接続した可変容量素子C1〜C5を通り、直流バイアスは、各可変容量素子C1〜C5に独立に印加されることになる。
【００２７】
これにより、直流バイアスは各可変容量素子に単独に印加されることになるため、直流的には可変容量素子が並列に接続された可変コンデンサとなりバイアス信号による各可変容量素子の容量変化率を最大限に利用することができる。一方、高周波信号はバイアスラインにより遮断されるため、高周波的には直列に接続された可変コンデンサとなる。従って、高周波電圧は各可変容量素子に分圧されるため、高周波信号による容量変化を小さくでき、波形歪みや相互変調歪み等を抑制することができる。
【００２８】
ここで、バイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22が小さすぎると、高周波信号もバイアスラインB11，B12，B21，B22を流れることとなり、高周波信号による容量変化が大きくなり、位相が−90°より大きく離れて、Qが低下する。一方、バイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22が大きすぎると、分圧により各可変容量素子に印加される直流バイアスが減少し、容量変化が小さくなる。従って、バイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22の大きさは適切な範囲の大きさとする必要がある。
【００２９】
図２はバイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22の下限値を設定するために、図１において各可変容量素子の絶縁抵抗をRc1＝Rc2＝Rc3＝Rc4＝Rc5＝10ＧΩ、R11＝R12＝R21＝R22＝Rとして、バイアスラインの抵抗成分の大きさと、位相の関係をシミュレーションにより求めた結果である。なお、図中の1.0E+05とは、105、すなわち100kを示し、1.0E+06とは、106、すなわち１Mを示す。
【００３０】
図２に示すように、バイアスラインの抵抗成分が大きくなるほど、低周波領域においても位相が−90°に近づいていくことがわかる。そして、バイアスラインの抵抗値Rが10ＭΩ以上の時、１ＭＨｚ以上高周波信号はほぼ遮断され、高周波信号はバイアスラインに漏れることなく直列接続された可変容量素子C1〜C5を通ることとなるため、近年通信分野において活発に利用されているGHz帯の高周波領域においても、波形歪みや相互変調歪みが小さく、かつ耐電力の優れた可変コンデンサとなる。
【００３１】
また、図３はバイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22の上限値を設定するために、図１において、各可変容量素子の絶縁抵抗とバイアスラインの抵抗値との比に対する、各可変容量素子に印加される直流バイアスの電圧の変化をシミュレーションにより求めたものである。すなわち、バイアスラインB11，B12，B21，B22の抵抗成分であるR11，R12，R21，R22により、入出力端子間に印加された直流バイアス電圧は、バイアスラインB11，B12，B21，B22と、各可変容量素子C1〜C5とに分圧されるが、その分圧比は、バイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22と、各可変容量素子C1〜C5の絶縁抵抗Rc1，Rc2，Rc3，Rc4，Rc5との比で決定される。ここでは、Rc1＝Rc2＝Rc3＝Rc4＝Rc5＝Rc、R11＝R12＝R21＝R22＝Rとし、各々の抵抗成分の比Rc／Rと、各可変容量素子に印加される直流バイアス電圧の割合の変化をシミュレーションにより求めた。
【００３２】
図３に示すように、Rc／Rが小さくなるほど、すなわち可変容量素子の絶縁抵抗が小さくなるほど、もしくはバイアスラインの抵抗が大きくなるほど、各可変容量素子に印加される直流バイアス電圧の割合が減少することがわかる。
【００３３】
そして、可変容量素子の絶縁抵抗とバイアスラインの抵抗との比を５以上とすることにより、可変容量素子に印加される直流バイアス電圧の分圧がバイアスラインに印加される直流バイアス電圧の分圧よりも大きくなるため、入出力端子間に印加される直流バイアス電圧の半分以上は可変容量素子に印加され、所望の容量値を効率よく得ることができる。
【００３４】
さらに、入出力端子間に印加された直流バイアス電圧の95%以上が可変容量素子に印加され、極めて効率よく所望の容量値を得るには、可変容量素子の絶縁抵抗とバイアスラインの抵抗との比を100以上、すなわち、バイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22の大きさを、各可変容量素子C1〜C5の絶縁抵抗Rc1，Rc2，Rc3，Rc4，Rc5の１／100以下とする必要がある。
【００３５】
一般に、可変容量素子の絶縁抵抗は、可変容量素子を薄膜にて作製した場合、膜厚等により異なるが、10ＧΩ〜1000ＧΩ程度となる。従って、バイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22の上限値は、100ＭΩ〜10ＧΩとなるが、実際にバイアスラインを作製した場合は、20ＭΩ〜50ＭΩ程度となる。
【００３６】
以上、図２および図３の結果より、図１において、バイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22の大きさを10Ｍ以上、各可変容量素子C1〜C5の絶縁抵抗Rc1，Rc2，Rc3，Rc4，Rc5の１／100以下、一般的には20ＭΩ〜50ＭΩ以下とすればよい。
【００３７】
これにより、近年通信分野において活発に利用されているＧＨｚ帯の高周波領域において、波形歪みや相互変調歪みが小さく、かつ耐電力の優れた可変コンデンサとなるとともに、印加される直流バイアスの95%以上を可変容量素子に印加することができ、より効率的に容量を変化させ、所望する容量値を得ることができる。
【００３８】
図４乃至図８のそれぞれは、図１に基づいて作製される実際の可変コンデンサ素子を示している。図４は透視状態を示す平面図であり、図５は作製途中での平面図であり、図６は図４でのＡ−Ａ’線における断面図であり、図７は図４でのＢ−Ｂ’線における断面図であり、図８は図４でのＣ−Ｃ’における断面図である。
【００３９】
図４乃至図８において、１は支持基板であり、２は下部電極層であり、31，32，33，34はそれぞれ導体ラインであり、４は薄膜誘電体層であり、５は上部電極層であり、61，62，63，64はそれぞれ薄膜抵抗であり、７は絶縁層であり、８は引き出し電極層であり、９は保護層であり、10は半田拡散防止層であり、111，112はそれぞれ半田端子部である。なお、この半田拡散防止層10および半田端子部111，112で、入力端子Ｉ，出力端子Ｏを構成している。また図４および図６において、C1〜C5は、それぞれ直流バイアス電圧により容量が変化する可変容量素子を示す。
【００４０】
支持基板１は、アルミナなどのセラミック基板、サファイアなどの単結晶基板などである。そして、支持基板１の上に下部電極層２、薄膜誘電体層４および上部電極層５を、順次、支持基板の全面に成膜する。全層成膜終了後、上部電極層５、薄膜誘電体層４および下部電極層２を、順次、所定の形状にエッチングする。
【００４１】
下部電極層2は、薄膜誘電体層4の形成に高温スパッタが必要となるため、高融点であることが必要である。具体的には、Ｐｔ，Ｐｄなどである。さらに、下部電極層２のスパッタ終了後、薄膜誘電体層４のスパッタ温度である700〜900℃へ加熱され、薄膜誘電体層４のスパッタ開始まで一定時間保持することにより、平坦な膜となる。
【００４２】
下部電極層２の厚みは、出力端子（半田端子112，半田拡散防止層10）から第５の可変容量素子C5までの抵抗成分や、第１の可変容量素子C1から第２の可変容量素子C2、第３の可変容量素子C3から第４の可変容量素子C4、第５の可変容量素子C5から第６の可変容量素子C6までの抵抗成分、および、下部電極層２の連続性を考慮した場合、厚いほうが望ましいが、支持基板１との密着性を考慮した場合は、相対的に薄い方が望ましく、両方を考慮して決定される。具体的には、0.1μｍ〜10μｍである。なぜなら、0.1μmよりも薄くなると、電極自身の抵抗が大きくなるほか、電極の連続性が確保できなくなる可能性があるからであり、一方、10μｍより厚くすると、支持基板１との密着性が低下したり、支持基板１のそりを生じる恐れがあるからである。
【００４３】
薄膜誘電体層４は、少なくともＢａ，Ｓｒ，Ｔｉを含有するペロブスカイト型酸化物結晶粒子からなる高誘電率の誘電体層であることが好ましい。この薄膜誘電体層４は、上述の下部電極層２の表面に形成されている。例えば、ペロブスカイト型酸化物結晶粒子が得られる誘電体材料をターゲットとして、スパッタリングを所望の厚みになる時間まで行う。基板温度を高く、例えば800℃としてスパッタリングを行うことにより、スパッタ後の熱処理を行うことなく、高誘電率で容量変化率の大きい、低損失の薄膜誘電体層が得られる。
【００４４】
上部電極層５の材料としては、電極の抵抗を下げるため、抵抗率の小さなＡｕが望ましいが、薄膜誘電体層４との密着性向上のために、Ｐｔなどを密着層として用いることが望ましい。この上部電極層５の厚みは0.1μｍ〜10μｍとなっている。この厚みの下限については、下部電極層2と同様に、電極自身の抵抗を考慮して設定される。また、厚みの上限については、密着性を考慮して設定される。
【００４５】
バイアスラインB11は、導体ライン32，33および薄膜抵抗61とから構成されており、第１の可変容量素子C1の入力端部である入力端子（半田端子111，半田拡散防止層10）から第２の可変容量素子C2と第３の可変容量素子C3との接続点、すなわち、第２の可変容量素子C2の上部電極層５と第３の可変容量素子C3の上部電極層5とを接続する引き出し電極層８との間に設けられている。同様に、バイアスラインB12は、導体ライン32、34および薄膜抵抗62とから構成され、前記入力端子から第４の可変容量素子C4と第５の可変容量素子C5との接続点との間に設けられている。
【００４６】
バイアスラインB21は、導体ライン31と薄膜抵抗63とから構成されており、第３の可変容量素子C3と第４の可変容量素子C4との接続点、すなわち、第３の可変容量素子C3および第４の可変容量素子C4の共通的な下部電極層2と、第５の可変容量素子C5の出力端部である出力端子（半田端子112、半田拡散防止層10）との間に設けられている。同様に、バイアスラインB22は、導体ライン31と薄膜抵抗64とから構成され、第１の可変容量素子C1と第２の可変容量素子C2との接続点と、前記出力端子との間にもうけられている。
【００４７】
この導体ライン31，32，33，34は、上述の下部電極層２、薄膜誘電体層４および上部電極層５を形成した後、新たに成膜して得ることができる。その際には、リフトオフ法を用いることが望ましい。さらには、下部電極層２のパターニングの際に導体ライン31，32，33，34を有する形状にパターニングを行うことによっても形成できる。
【００４８】
この導体ラインの材料としては、バイアスラインの抵抗値のばらつきを抑制するために、低抵抗であるＡｕ（金）が望ましいが、薄膜抵抗61〜64の抵抗が十分に高いので、Ｐｔ（白金）など下部電極層２と同一の材料，同一工程で形成してもよい。
【００４９】
次に、バイアスラインを構成する薄膜抵抗61〜64の材料は、その比抵抗が１Ωｃｍ以上であることが望ましい。このような高抵抗の材料を用いることにより、バイアスラインを付与しても素子の形状を大きくすることなく、素子を作製することができ、小型集積化に有利となる。薄膜抵抗の61〜64の具体的な材料として、窒化タンタル，ＴａＳｉＮ，Ｔａ−Ｓｉ−Ｏを例示することができる。例えば、窒化タンタルの場合、Ｔａ（タンタル）をターゲットして、窒素を加えてスパッタを行う、リアクティブスパッタ法により、所望する組成比，抵抗率の膜を成膜することができる。このスパッタの条件を適宜選択することにより、比抵抗１Ωｃｍ以上の膜を作製することができる。さらに、スパッタ終了後、レジストを塗布、所定の形状にした後、反応性イオンエッチング（ＲＩＥ）などのエッチングプロセスにより、簡便にパターニングすることができる。
【００５０】
また、図４の可変コンデンサにおいて、バイアスラインの抵抗成分が１ＭＨｚ以上の高周波信号を遮断し、かつ可変容量素子の絶縁抵抗の１／100以下の大きさとするには、薄膜抵抗の61〜64の抵抗値は、上述のように10ＭΩ以上で20ＭΩ〜50ＭΩ以下である必要がある。薄膜抵抗61〜64の材料として、その比抵抗が１Ωｃｍ以上の材料を用いた場合、前記抵抗値を実現するには、膜厚を40ｎｍとして、アスペクト比（長さ／幅）を40以上80〜200以下とすればよく、素子形状を大きくすることなく実現可能なアスペクト比を有する薄膜抵抗61〜64を作製することができる。
【００５１】
これら薄膜抵抗61〜64を含むバイアスラインは、支持基板１上に直接形成されている。これにより、素子上に形成する際に必要となる、下部電極層２、上部電極層４および引き出し電極層８との絶縁を確保するための絶縁層が不要となり、素子を構成する層の数を低減することが可能となる。
【００５２】
次に、絶縁層７は、この上に形成する引き出し電極層８と下部電極層２との絶縁を確保するために必要である。さらに、この絶縁層はバイアスラインを被覆しており、薄膜抵抗が酸化されるのを防止できるため、バイアスラインの抵抗値を経時的に一定とすることができ、信頼性が向上する。絶縁層７の材料は耐湿性を向上させるために、例えば、窒化ケイ素および酸化ケイ素の少なくとも1種類よりなるものとすればよい。これらは、被覆性を考慮して、化学気相堆積（ＣＶＤ）法などにより、成膜することが望ましい。
【００５３】
絶縁層７は、通常のレジストを用いるドライエッチング法などにより、所望の形状にすることができる。そして、絶縁層７には、薄膜抵抗61，62と引き出し電極層８との結合を確保するために、導体ライン33，34の一部を露出させる貫通孔を設けている。その他でこの絶縁層７から露出させる部位としては、上部電極層５および半田端子部111，112のみとしておくことが、耐湿性向上の観点から好ましい。
【００５４】
次に、引き出し電極層８は、第１の可変容量素子C1の上部電極層５と一方の端子形成部111、または上部電極層５同士を連結させて、第１の可変容量素子C1を端子形成部111に接続するとともに、第２の可変容量素子C2と第３の可変容量素子C3、第４の可変容量素子C4と第５の可変容量素子C5、各々を直列接続するものである。さらには、C2とC3、C4とC5の各々にまたがる引き出し電極層８は、絶縁層７の貫通孔によってそれぞれ導体ライン33，34と結合している。また、材料としては、Ａｕ，Ｃｕ（銅）などの低抵抗な金属を用いることが望ましい。また、引き出し電極層８は、絶縁層７との密着性を考慮して、Ｔｉ（チタン），Ｎｉ（ニッケル）などの密着層を使用してもよい。
【００５５】
次に、保護層９を形成する。保護層９は素子を外部から機械的に保護するほか、薬品等による汚染から保護する。形成時には、端子形成部111，112を露出するようにする。材料としては、耐熱性が高く段差に対する被覆性が優れたものが良く、具体的には、ポリイミド樹脂やＢＣＢ（ベンゾシクロブテン）樹脂などを用いる。
【００５６】
半田拡散防止層10は、半田端子形成の際のリフローや実装の際に、半田の電極への拡散を防止するために形成する。材料としては、Ｎｉが好適である。また、半田拡散防止層の表面には、半田濡れ性を向上させるために、半田濡れ性の高いＡｕ，Ｃｕなどを0.1μｍ程度形成する場合もある。
【００５７】
最後に、半田端子部111，112を形成する。これは、実装を容易にするために形成する。半田ペーストを印刷後、リフローを行うことにより、形成するのが一般的である。
【００５８】
以上のように、作製される可変コンデンサは、直流バイアス電圧の印加により容量を大きく変化するが、高周波信号による容量の変化，ノイズ，非線形歪は小さく抑えることができる可変コンデンサとなる。
【００５９】
さらに、図９に、11個の可変容量素子が直列に接続されている場合の本発明の第１の可変コンデンサの実施の形態の別の一例を示す。直列に接続される可変容量素子が多くなることで、高周波的には誘電体層の膜厚を厚くしたのと同じ効果があり、より高周波信号による相互変調歪みなどが低減され、かつ耐電力が向上するものと思われる。
【００６０】
図９においては、C1，C2，C3，C4，C5，C6，C7，C8，C9，C10，C11はそれぞれ可変容量素子であり、各々の絶縁抵抗はRc1，Rc2，Rc3，Rc4，Rc5，Rc6，Rc7，Rc8，Rc9，Rc10，Rc11となっている。また、バイアスラインB11，B12，B13，B14，B15，B21，B22，B23，B24，B25は、抵抗成分およびインダクタ成分の少なくとも一方を有するバイアスライン（図では、抵抗成分R11，R12，R13，R14，R15，R21，R22，R23，R24，R25を示す。）である。また、図１では、高周波信号および直流バイアス電圧の印加は共通端子からとなっており、符号Ｉは入力端子、符号Ｏは出力端子をそれぞれ表わす。
【００６１】
各バイアスラインB11，B12，B13，B14，B15，B21，B22，B23，B24，B25の接続方法などは、図４の5個の可変容量素子が直列に接続されている場合と同様である。
【００６２】
図９についても、図４についての場合と同様に、バイアスラインの抵抗成分R11，R12，R13，R14，R15，R21，R22，R23，R24，R25の上下限値を求めた。
【００６３】
図10は、バイアスラインB11，B12，B13，B14，B15，B21，B22，B23，B24，B25のR11，R12，R13，R14，R15，R21，R22，R23，R24，R25の下限値を設定するために、図９おいて各可変容量素子の絶縁抵抗をRc1＝Rc2＝Rc3＝Rc4＝Rc5＝Rc6＝Rc7＝Rc8＝Rc9＝Rc10＝Rc11＝10ＧΩ、R11＝R12＝R13＝R14＝R15＝R21＝R22＝R23＝R24＝R25＝Rとして、バイアスラインの抵抗成分の大きさと、位相の関係をシミュレーションにより求めた結果である。
【００６４】
図10に示すように、バイアスラインの抵抗値Rが20ＭΩ以上の時、１ＭＨｚ以上高周波信号はほぼ遮断されるため、高周波信号はバイアスラインに漏れることなく直列接続された可変容量素子C1〜C11を通ることとなり、バイアスラインの抵抗成分の下限値は20ＭΩとなる。
【００６５】
また、図11はバイアスラインB11，B12，B13，B14，B15，B21，B22，B23，B24，B25のR11，R12，R13，R14，R15，R21，R22，R23，R24，R25の上限値を設定するために、図９において、各可変容量素子の絶縁抵抗とバイアスラインの抵抗値との比に対する、各可変容量素子に印加される直流バイアス電圧の変化をシミュレーションにより求めたものである。ここでも、Rc1＝Rc2＝Rc3＝Rc4＝Rc5＝Rc6＝Rc7＝Rc8＝Rc9＝Rc10＝Rc11＝Rc、R11＝R12＝R13＝R14＝R15＝R21＝R22＝R23＝R24＝R25＝Rとした。
【００６６】
図11に示すように、可変容量素子の絶縁抵抗とバイアスラインの抵抗との比を５以上とすることにより、可変容量素子に印加される直流バイアス電圧の分圧がバイアスラインに印加される直流バイアスの分圧よりも大きくなるため、入出力端子間に印加される直流バイアス電圧の半分以上は可変容量素子に印加され、所望の容量値を効率よく得ることができる。さらに、入出力端子間に印加された直流バイアス電圧の95%以上が可変容量素子に印加され、極めて効率よく所望の容量値を得るには、可変容量素子の絶縁抵抗とバイアスラインの抵抗との比を100以上、すなわち、バイアスラインB11，B12，B13，B14，B15，B21，B22，B23，B24，B25の抵抗成分R11，R12，R13，R14，R15，R21，R22，R23，R24，R25の大きさを、各可変容量素子C1〜C11の絶縁抵抗Rc1，Rc2，Rc3，Rc4，Rc5，Rc6，Rc7，Rc8，Rc9，Rc10，Rc11の１／100以下とする必要がある。
【００６７】
以上、図10および図11の結果より、図９において、バイアスラインB11，B12，B13，B14，B15，B21，B22，B23，B24，B25の抵抗成分R11，R12，R13，R14，R15，R21，R22，R23，R24，R25の大きさを20ＭΩ以上、各可変容量素子C1〜C5の絶縁抵抗Rc1，Rc2，Rc3，Rc4，Rc5，Rc6，Rc7，Rc8，Rc9，Rc10，Rc11の１／100以下、一般的には20ＭΩ〜50ＭΩ以下とすればよい。これにより、近年通信分野において活発に利用されているGHz帯の高周波領域において波形歪みや相互変調歪みが小さく、かつ耐電力の優れた可変コンデンサとなるとともに、印加される直流バイアスの約95％を可変容量素子に印加することができ、より効率的に容量を変化させ、所望する容量値を得ることができる。
【００６８】
図12および図13は、それぞれ図９に基づいて作製される実際の可変コンデンサ素子を示している。図12は透視状態を示す平面図であり、図13は作製途中での平面図である。
【００６９】
これらの図において、図４および図５と同様の箇所には同じ符号を付してあり、それらについての説明は省略する。
【００７０】
図12および図13において、C1〜C11は、直流バイアスにより容量が変化する可変容量素子を示している。バイアスラインB11は、導体ライン32，33および薄膜抵抗61から、バイアスラインB12は、導体ライン32，34および薄膜抵抗62から、バイアスラインB13は、導体ライン32，35および薄膜抵抗63から、バイアスラインB14は、導体ライン32，36および薄膜抵抗64から、バイアスラインB15は、導体ライン32，37および薄膜抵抗65からそれぞれ構成されている。バイアスラインB11は、第１の可変容量素子C1の入力端部である入力端子（半田端子111，半田拡散防止層10）から第２の可変容量素子C2と第３の可変容量素子C3との接続点、すなわち、第２の可変容量素子C2の上部電極層5と第３の可変容量素子C3の上部電極層5とを接続する引き出し電極層8との間に設けられており、以下バイアスラインB12〜B15についても同様である。
【００７１】
バイアスラインB21は、導体ライン31と薄膜抵抗66とから、バイアスラインB22は、導体ライン31と薄膜抵抗67とから、バイアスラインB23は、導体ライン31と薄膜抵抗68とから、バイアスラインB24は、導体ライン31と薄膜抵抗69とから、バイアスラインB25は、導体ライン31と薄膜抵抗70とからそれぞれ構成されている。バイアスラインB21は、第３の可変容量素子C3と第４の可変容量素子C4との接続点、すなわち、第３の可変容量素子C3および第４の可変容量素子C4の共通的な下部電極層2と、第５の可変容量素子C5の出力端部である出力端子（半田端子112，半田拡散防止層10）との間に設けられており、以下バイアスラインB22〜B25についても同様である。
【００７２】
図12および図13の可変コンデンサについても、図４乃至図８の場合と同様に作製することにより、直流バイアス電圧の印加により容量を大きく変化するが、高周波信号による容量の変化、ノイズ、非線形歪はさらに小さく抑えることができる可変コンデンサとなる。
【００７３】
図14は、5個の可変容量素子が直列に接続されている場合の本発明の第２の可変コンデンサの実施の形態の一例を示すものである。図14において、C1，C2，C3，C4，C5は可変容量素子（第１の可変容量素子C1，第２の可変容量素子C2，第３の可変容量素子C3，第４の可変容量素子C4，第５の可変容量素子C5）であり、各々の絶縁抵抗はRc1，Rc2，Rc3，Rc4，Rc5となっている。また、B11，B12，B21，B22は抵抗成分およびインダクタ成分の少なくとも一方を有する個別バイアスライン（図では、抵抗成分R11，R12，R21，R22を示す。）であり、BI，BOは抵抗成分およびインダクタ成分の少なくとも一方を有する共通バイアスライン（図では、抵抗成分RI，ROを示す。）である。
【００７４】
また、図14では、高周波信号および直流バイアス電圧の印加は共通端子からとなっており、符号Iは入力端子、符号Oは出力端子をそれぞれ表わす。
【００７５】
そして、第１の可変容量素子C1の入力側端子部と、第２の可変容量素子C2−第３の可変容量素子C3の直列接続点、第４の可変容量素子C4−第５の可変容量素子C5の直列接続点との間に、抵抗成分RIを有する共通バイアスラインBIを介して、抵抗成分R11，R12を有する個別バイアスラインB11，B12をそれぞれ設けている。
【００７６】
また、第５の可変容量素子C5の出力側端子部と、第３の可変容量素子C3−第４の可変容量素子C4の直列接続点、第１の可変容量素子C1−第２の可変容量素子C2の直列接続点との間に、抵抗成分ROを有する共通バイアスラインBOを介して、抵抗成分R21，R22を有するバイアスラインB21，B22をそれぞれ設けている。
【００７７】
図14において、バイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22は、直列接続した可変容量素子の高周波信号の周波数領域でのインピーダンスよりも大きな抵抗成分となっており、高周波信号を遮断するため、高周波信号は直列接続した可変容量素子C1〜C5を通り、直流バイアスは、各可変容量素子C1〜C5に独立に印加されることになる。
【００７８】
これにより、直流バイアスは各可変容量素子に単独に印加されることになるため、直流的には可変容量素子が並列に接続された可変コンデンサとなりバイアス信号による各可変容量素子の容量変化率を最大限に利用することができる。一方、高周波信号はバイアスラインにより遮断されるため、高周波的には直列に接続された可変コンデンサとなる。従って、高周波電圧は各可変容量素子に分圧されるため、高周波信号による容量変化を小さくでき、波形歪みや相互変調歪み等を抑制することができる。
【００７９】
ここで、個別バイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22が小さすぎると、高周波信号も個別バイアスラインB11，B12，B21，B22を流れることとなり、高周波信号による容量変化が大きくなり、位相が−90°より大きく離れてQが低下する。一方、個別バイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22および共通バイアスラインBI，BOの抵抗成分RI，ROが大きすぎると、分圧により各可変容量素子に印加される直流バイアスが減少し、容量変化が小さくなる。従って、個別バイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22および共通バイアスラインBI，BOの抵抗成分RI，ROの大きさは適切な範囲の大きさとする必要がある。
【００８０】
図15は個別バイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22および共通バイアスラインBI，BOの抵抗成分RI，ROの下限値を設定するために、図14において各可変容量素子の絶縁抵抗をRc1＝Rc2＝Rc3＝Rc4＝Rc5＝10ＧΩ、RI＝RO＝R11＝R12＝R21＝R22＝Rとして、バイアスラインの抵抗成分の大きさと、位相の関係をシミュレ−ションにより求めた結果である。なお、図中の1.0Ｅ＋05とは、105、すなわち100ｋを示し、1.0Ｅ＋06とは、106、すなわち１Mを示す。
【００８１】
図15に示すように、バイアスラインの抵抗成分が大きくなるほど、低周波領域においても位相が−90°に近づいていくことがわかる。そして、バイアスラインの抵抗値Rが５ＭΩ以上の時、１ＭＨｚ以上高周波信号はほぼ遮断され、高周波信号はバイアスラインに漏れることなく直列接続された可変容量素子C1〜C5を通ることとなるため、近年通信分野において活発に利用されているＧＨｚ帯の高周波領域においても、波形歪みや相互変調歪みが小さく、かつ耐電力の優れた可変コンデンサとなる。
【００８２】
さらに、前記の図１において、共通バイアスラインに抵抗成分のない時と比較して、下限値が10ＭΩから５ＭΩへと低減できている。これは、抵抗成分を有する共通バイアスラインを設けた場合は、共通バイアスラインの抵抗成分が個別バイアスラインに分配され、共通バイアスラインに抵抗成分のない場合において、バイアスラインの抵抗値を｛（個別バイアスラインの数）／2｝＋１倍とした場合と同等にできるためであり、実際の素子を作製する場合、素子形状などによるバイアスラインの抵抗値への制約に対して効果的である。
【００８３】
また、図16は個別バイアスラインB11，B12，B21，B22の抵抗成分R11，R12，R21，R22および共通バイアスラインBI，BOの抵抗成分RI，ROの上限値を設定するために、図14において、共通バイアスラインの抵抗成分を個別バイアスラインに分配した場合の抵抗成分と個別バイアス抵抗成分との和と、各可変容量素子の絶縁抵抗とのバイアスラインの抵抗値との比に対する、各可変容量素子に印加される直流バイアスの電圧の変化をシミュレ−ションにより求めたものである。ここでは、Rc1＝Rc2＝Rc3＝Rc4＝Rc5＝Rc、RI＝RO＝R’、R11＝R12＝R21＝R22＝Rとし、抵抗成分の比Rc／（2R’＋R）と、各可変容量素子に印加される直流バイアス電圧の割合の変化をシミュレーションにより求めた。
【００８４】
図16により、抵抗成分の比Rc／（2R’＋R）が小さくなるほど、すなわち可変容量素子の絶縁抵抗が小さくなるほど、もしくはバイアスラインの抵抗が大きくなるほど、各可変容量素子に印加される直流バイアス電圧の割合が減少することがわかる。そして、可変容量素子の絶縁抵抗と、共通バイアスラインの各個別バイアスラインに分配された抵抗成分と個別バイアスラインの抵抗成分との合計、との比を５以上とすることにより、可変容量素子に印加される直流バイアスの分圧がバイアスラインに印加される直流バイアスの分圧よりも大きくなるため、入出力端子間に印加される直流バイアス電圧の半分以上は可変容量素子に印加され、所望の容量値を効率よく得ることができる。さらに、入出力端子間に印加された直流バイアス電圧の95％以上が可変容量素子に印加され、極めて効率よく所望の容量値を得るには、可変容量素子の絶縁抵抗と、共通バイアスラインの各個別バイアスラインに分配された抵抗成分と個別バイアスラインの抵抗成分との合計、との比を100以上、すなわち、共通バイアスラインBI，BOの各個別バイアスラインに分配された抵抗成分2RI，2ROと個別バイアスラインの抵抗成分R11，R12，R21，R22との合計を、各可変容量素子C1〜C5の絶縁抵抗Rc1，Rc2，Rc3，Rc4，Rc5の１／100以下とする必要がある。
【００８５】
一般に、可変容量素子の絶縁抵抗は、可変容量素子を薄膜にて作製した場合、膜厚等により異なるが、10ＧΩ〜1000ＧΩ程度となる。従って、共通および個別バイアスラインBI，BO，B11，B12，B21，B22の抵抗成分RI，RO，R11，R12，R21，R22の上限値は、共通バイアスラインBI，BOの各個別バイアスラインに分配された抵抗成分2RI，2ROと個別バイアスラインの抵抗成分R11，R12，R21，R22との合計が、100ＭΩ〜10ＧΩとなる範囲で選択できるが、実際にバイアスラインを作製した場合には、40ＭΩ〜100ＭΩ程度となる。
【００８６】
以上、図15および図16の結果より、図14において、共通および個別バイアスラインBI，BO，B11，B12，B21，B22の抵抗成分RI，RO，R11，R12，R21，R22の大きさは、５ＭΩ以上で、共通バイアスラインBI，BOの各個別バイアスラインに分配された抵抗成分2RI，2ROと個別バイアスラインの抵抗成分R11，R12，R21，R22との合計が、40ＭΩ〜100ＭΩ程度となる範囲を上限として選択すればよい。
【００８７】
これにより、近年通信分野において活発に利用されているＧＨｚ帯の高周波領域において波形歪みや相互変調歪みが小さく、かつ耐電力の優れた可変コンデンサとなるとともに、印加される直流バイアスの95%以上を可変容量素子に印加することができ、より効率的に容量を変化させ、所望する容量値を得ることができる。
【００８８】
一方、共通バイアスラインBI，BOの各個別バイアスラインに分配された抵抗成分は、直列に接続される可変容量素子の個数、すなわち、個別バイアスラインの数により異なる。しかし、本発明の第２の可変コンデンサのように、可変容量素子との絶縁抵抗と、共通バイアスラインの各個別バイアスラインに分配された抵抗成分と個別バイアスラインの抵抗成分との合計、との比によって規定することにより、個別バイアスラインの数に関係なく、すなわち、直列接続される可変容量素子の数に関係なく、直流バイアスがより効率的に可変容量素子に印加される条件を決定することができる。
【００８９】
図17は、このことをしめすシミュレ−ション結果であり、直列接続される可変容量素子の数を変化させ、その他の条件は、上述した図16におけるシミュレ−ションと同一にしている。
【００９０】
図17に示すように、直列接続される可変容量素子の数に関係なく、可変容量素子との絶縁抵抗と、共通バイアスラインの各個別バイアスラインに分配された抵抗成分と個別バイアスラインの抵抗成分との合計、との比によって、直流バイアスがより効率的に可変容量素子に印加される条件を決定することができる。
【００９１】
図18および図19は、図14に基づいて作製される実際の可変コンデンサ素子を示している。図18は透視状態の平面図であり、図19は作製途中での平面図である。
【００９２】
これらの図において、図４および図５と同様の箇所には同じ符号を付してあり、それらについての説明は省略する。
【００９３】
図18および図19において、１は支持基板であり、２は下部電極層であり、31，32，33，34は導体ラインであり、４は薄膜誘電体層であり、５は上部電極層であり、61，62，63，64，65，66は薄膜抵抗であり、７は絶縁層であり、８は引き出し電極層であり、９は保護層であり、10は半田拡散防止層であり、111，112は半田端子部である。なお、この半田拡散防止層10および半田端子部111，112で、入力端子I，出力端子Ｏを構成している。また図４および図６において、C1〜C5は、直流バイアスにより容量が変化する可変容量素子を示す。
【００９４】
支持基板１は、アルミナなどのセラミック基板、サファイアなどの単結晶基板などである。そして、支持基板１の上に下部電極層２、薄膜誘電体層４および上部電極層５を、順次、支持基板の全面に成膜する。全層成膜終了後、上部電極層５、薄膜誘電体層４、下部電極層２を順次所定の形状にエッチングする。
【００９５】
下部電極層２は、薄膜誘電体層４の形成に高温スパッタが必要となるため、高融点であることが必要である。具体的には、Ｐｔ，Ｐｄ（パラジウム）などである。さらに、下部電極層２のスパッタ終了後、薄膜誘電体層４のスパッタ温度である700〜900℃へ加熱され、薄膜誘電体層４のスパッタ開始まで一定時間保持することにより、平坦な膜となる。
【００９６】
下部電極層２の厚みは、出力端子（半田端子112，半田拡散防止層10）から第５の可変容量素子C5までの抵抗成分や、第１の可変容量素子C1から第２の可変容量素子C2、第３の可変容量素子C3から第４の可変容量素子C4、第５の可変容量素子C5から第６の可変容量素子C6までの抵抗成分、および、下部電極層2の連続性を考慮した場合、厚いほうが望ましいが、支持基板1との密着性を考慮した場合は、相対的に薄い方が望ましく、両方を考慮して決定される。具体的には、0．1μｍ〜10μｍである。なぜなら、0．1μｍよりも薄くなると、電極自身の抵抗が大きくなるほか、電極の連続性が確保できなくなる可能性があるからであり、一方、10μｍより厚くすると、支持基板１との密着性が低下したり、支持基板１のそりを生じる恐れがあるからである。
【００９７】
薄膜誘電体層４は、少なくともＢａ，Ｓｒ，Ｔｉを含有するペロブスカイト型酸化物結晶粒子からなる高誘電率の誘電体層であることが好ましい。この薄膜誘電体層4は、上述の下部電極層2の表面に形成されている。例えば、ペロブスカイト型酸化物結晶粒子が得られる誘電体材料をタ−ゲットとして、スパッタリングを所望の厚みになる時間まで行う。基板温度を高く、例えば800℃としてスパッタリングを行うことにより、スパッタ後の熱処理を行うことなく、高誘電率で容量変化率の大きい、低損失の薄膜誘電体層が得られる。
【００９８】
上部電極層５の材料としては、電極の抵抗を下げるため、抵抗率の小さなＡｕが望ましいが、薄膜誘電体層４との密着性向上のために、Ｐｔなどを密着層として用いることが望ましい。この上部電極層５の厚みは0．1μｍ〜10μｍとなっている。厚みの下限については、下部電極層２と同様に、電極自身の抵抗を考慮して設定される。厚みの上限については、密着性を考慮して設定される。
【００９９】
個別バイアスラインB11は、導体ライン32，33および薄膜抵抗63から構成されており、第１の可変容量素子C1の入力端部である入力端子（半田端子111，半田拡散防止層10）から第２の可変容量素子C2と第３の可変容量素子C3との接続点、すなわち、第２の可変容量素子C2の上部電極層5と第３の可変容量素子C3の上部電極層5とを接続する引き出し電極層8との間に設けられている。同様に、個別バイアスラインB12は、導体ライン32，34および薄膜抵抗64から構成され、前記入力端子から第４の可変容量素子C4と第５の可変容量素子C5との接続点との間に設けられている。
【０１００】
これら個別バイアスラインB11，B12と、入力端子との間には、共用する共通バイアスラインBIが設けられている。共通バイアスラインBIは、導体ライン32と薄膜抵抗61とから構成されており、この共通バイアスラインBIを介して、個別バイアスラインB11とB12は、前記入力端子に対して並列に接続されている。
【０１０１】
個別バイアスラインB21は、導体ライン31と薄膜抵抗65とから構成されており、第３の可変容量素子C3と第４の可変容量素子C4との接続点、すなわち、第３の可変容量素子C3および第４の可変容量素子C4の共通的な下部電極層2と、第５の可変容量素子C5の出力端部である出力端子（半田端子112，半田拡散防止層10）との間に設けられている。同様に、個別バイアスラインB22は、導体ライン31と薄膜抵抗66とから構成され、第１の可変容量素子C1と第２の可変容量素子C2との接続点と、前記出力端子との間に設けられている。
【０１０２】
これら個別バイアスラインB21、B22と、出力端子との間には、共用する共通バイアスラインBOが設けられている。共通バイアスラインBOは、導体ライン31と薄膜抵抗62とから構成されており、この共通バイアスラインBOを介して、個別バイアスラインB21とB22は、前記入力端子に対して並列に接続されている。
【０１０３】
この導体ライン31，32，33，34は、上述の下部電極層2、薄膜誘電体層4および上部電極層5を形成した後、新たに成膜して得ることができる。その際には、リフトオフ法を用いることが望ましい。さらには、下部電極層2のパタ−ニングの際に導体ライン31，32，33，34を有する形状にパタ−ニングを行うことによっても形成できる。
【０１０４】
この導体ラインの材料としては、バイアスラインの抵抗値のばらつきを抑制するために、低抵抗であるAuが望ましいが、薄膜抵抗61乃至66の抵抗が十分に高いので、Ｐｔなど、下部電極層2と同一の材料，同一工程で形成してもよい。
【０１０５】
次に、バイアスラインを構成する薄膜抵抗61〜66の材料は、その比抵抗が１Ωｃｍ以上であることが望ましい。このような高抵抗の材料を用いることにより、バイアスラインを付与しても素子の形状を大きくすることなく、素子を作製することができ、小型集積化に有利となる。薄膜抵抗の61〜66の具体的な材料として、窒化タンタル，ＴａＳｉＮ、Ｔａ−Ｓｉ−Ｏを例示することができる。例えば、窒化タンタルの場合、Ｔａをタ−ゲットして、窒素を加えてスパッタを行う、リアクティブスパッタ法により、所望する組成比、抵抗率の膜を成膜することができる。このスパッタの条件を適宜選択することにより、比抵抗１Ωｃｍ以上の膜を作製することができる。さらに、スパッタ終了後、レジストを塗布、所定の形状にした後、反応性イオンエッチング（ＲＩＥ）などのエッチングプロセスにより、簡便にパタ−ニングすることができる。
【０１０６】
また、図18の可変コンデンサにおいて、バイアスラインの抵抗成分が、１ＭＨｚ以上の高周波信号を遮断し、かつ可変容量素子の絶縁抵抗の１／100以下の大きさとするには、薄膜抵抗の61〜66の抵抗値は、上述のように５ＭΩ以上である必要がある。薄膜抵抗61乃至64の材料として、その比抵抗が1Ωｃｍ以上の材料を用いた場合、前記抵抗値を実現するには、膜厚を40ｎｍとして、アスペクト比（長さ／幅）を20以上とすればよく、素子形状を大きくすることなく実現可能なアスペクト比を有する薄膜抵抗61乃至66を作製することができる。
【０１０７】
これら薄膜抵抗61〜66を含むバイアスラインは、支持基板1上に直接形成されている。これにより、素子上に形成する際に必要となる、下部電極層２、上部電極層４および引き出し電極層８との絶縁を確保するための絶縁層が不要となり、素子を構成する層の数を低減することが可能となる。
【０１０８】
次に、絶縁層７は、この上に形成する引き出し電極層８と下部電極層２との絶縁を確保するために必要である。さらに、この絶縁層は、バイアスラインを被覆しており、薄膜抵抗が酸化されるのを防止できるため、バイアスラインの抵抗値を経時的に一定とすることができ、信頼性が向上する。絶縁層７の材料は耐湿性を向上させるために、例えば、窒化ケイ素および酸化ケイ素の少なくとも1種類よりなるものとすればよい。これらは、被覆性を考慮して、化学気相堆積（ＣＶＤ）法などにより、成膜することが望ましい。
【０１０９】
絶縁層７は、通常のレジストを用いるドライエッチング法などにより、所望の形状にすることができる。そして、絶縁層７には、薄膜抵抗61、62と引き出し電極層８との結合を確保するために、導体ライン33，34の一部を露出させる貫通孔を設けている。その他でこの絶縁層７から露出させる部位としては、上部電極層５および半田端子部111，112のみとしておくことが、耐湿性向上の観点から好ましい。
【０１１０】
次に、引き出し電極層８は、第１の可変容量素子C1の上部電極層５と一方の端子形成部111、または上部電極層５同士を連結させて、第１の可変容量素子C1を端子形成部111に接続するとともに、第２の可変容量素子C2と第３の可変容量素子C3、第４の可変容量素子C4と第５の可変容量素子C5、各々を直列接続するものである。さらには、C2とC3、C4とC5の各々にまたがる引き出し電極層８は、絶縁層７の貫通孔によってそれぞれ導体ライン33、34と結合している。また、材料としては、Ａｕ，Ｃｕなどの低抵抗な金属を用いることが望ましい。また、引き出し電極層８は、絶縁層７との密着性を考慮して、Ｔｉ，Ｎｉなどの密着層を使用してもよい。
【０１１１】
次に、保護層９を形成する。保護層９は、素子を外部から機械的に保護するほか、薬品等による汚染から保護する。形成時には、端子形成部111、112を露出するようにする。材料としては、耐熱性が高く、段差に対する被覆性が優れたものが良く、具体的には、ポリイミド樹脂やＢＣＢ（ベンゾシクロブテン）樹脂などを用いる。
【０１１２】
半田拡散防止層10は、半田端子形成の際のリフローや実装の際に、半田の電極への拡散を防止するために形成する。材料としては、Ｎｉが好適である。また、半田拡散防止層の表面には、半田濡れ性を向上させるために、半田濡れ性の高いＡｕ，Ｃｕなどを0．1μm程度形成する場合もある。
【０１１３】
最後に、半田端子部111、112を形成する。これは、実装を容易にするために形成する。半田ペーストを印刷後、リフローを行うことにより、形成するのが一般的である。
【０１１４】
以上のように、本発明によれば、直流バイアスによる容量変化率を大きくしつつも、高周波信号による容量変化率は小さく、相互変調歪みが小さく、耐電力に優れ、かつ使用可能な周波数領域が広く、かつ小型集積化が可能な可変コンデンサを提供できる。
【実施例】
【０１１５】
次に、本発明をより具体化した実施例について説明する。実施例として、図18および図19に示す本発明の第２の可変コンデンサを例にとり説明する。
【０１１６】
直列に接続された可変容量素子の個数を5個として以下のように作製した。
【０１１７】
支持基板としてサファイアのＲ基板上に、下部電極層２としてＰｔを、基板温度500℃でスパッタ法にて成膜した。薄膜誘電体層４として（Ｂａ０．５Ｓｒ０．５）ＴｉＯ３からなるターゲットを用い、基板温度は800℃，成膜時間は15分で、同一バッチで成膜した。成膜開始前に、Ｐｔ電極の平坦化のためのアニールとして800℃で15分間保持した。その上に上部電極層５としてＰｔを同一バッチで成膜した。次に、フォトレジストを塗布し、フォトリソグラフィの手法によりこのフォトレジストを所定の形状に加工した後、ＥＣＲ装置により上部電極層5をエッチングした。その後、同様に薄膜誘電体層４、下部電極層２をエッチングした。下部電極層２の形状は、導体ライン31〜34を含むものとした。次に、薄膜抵抗61〜66として、窒化タンタルをスパッタ法にて100℃で成膜した。スパッタ後、フォトレジストをフォトリソグラフィにより所定の形状にした後、ＲＩＥ装置を用いてエッチングを行い、フォトレジストの層を除去した。薄膜抵抗のアスペクト比は全て20とした。
【０１１８】
次に、絶縁層７として、ＳｉＯ２膜をＴＥＯＳガスを原料とするＣＶＤ装置により成膜した。レジストを加工した後、ＲＩＥ装置により所定の形状にエッチングを行った。
【０１１９】
次に、引出し電極層８として、PｔおよびＡｕをスパッタにて成膜し、所定の形状に加工した。
【０１２０】
最後に保護層９、半田拡散防止層10、半田端子111，112を順次形成した。保護層９にはポリイミド樹脂を、半田拡散防止層10にはＮｉをそれぞれ用いた。
【０１２１】
薄膜抵抗の膜厚は43ｎｍであり、シート抵抗値を別途測定した結果510ｋΩ／ｓｑであった。これにより、薄膜抵抗の比抵抗は約２Ωｃｍであり、抵抗値は約10ＭΩとなり、薄膜抵抗の抵抗値は５ＭΩ以上であることが確認された。さらに、共通バイアスラインの各個別バイアスラインに分配した抵抗と、個別バイアスラインの抵抗との合計は30ＭΩとなった。
【０１２２】
さらに、別途、可変容量素子の絶縁抵抗を測定したところ、ＤＣ３Ｖ印加時の絶縁抵抗値は28ＧΩであった。
【０１２３】
従って、共通バイアスラインの各個別バイアスラインに分配した抵抗と、個別バイアスラインの抵抗との合計は30ＭΩであるため、ＤＣ３Ｖ印加時の絶縁抵抗値28ＧΩの1／930となり、１／100以下であった。
【０１２４】
上記で得られた容量可変薄膜コンデンサ素子をインピーダンスアナライザ（アジレント社製、型番HP4291A）により測定した結果を図20に示す。バイアスラインの有する薄膜抵抗の抵抗値が非常に高いため、１ＭＨｚ以上の測定周波数領域においてバイアスラインの影響は見られず、５素子が並列に接続されていることが確認できた。
【０１２５】
次に、容量の周波数依存性を図21に示す。容量はほぼ１ｐＦで一定であり、このことからも、５素子が１ＭＨｚ以上において直列に接続されていることが確認できる。また、容量変化率はＤＣ３Ｖ印加時で約25％であった。
【０１２６】
以上のように、本実施例においても、本発明の可変コンデンサが直流バイアスによる容量変化率を大きくしつつも、高周波信号による容量変化率は小さく、相互変調歪みが小さく、耐電力に優れ、かつ使用可能な周波数領域が広く、かつ小型集積化が可能であることを確認できた。
【図面の簡単な説明】
【０１２７】
【図１】可変容量素子が５個直列接続された本発明に係る第１の可変コンデンサの実施形態の一例を示す回路図である。
【図２】図２における位相特性図である。
【図３】図２における印加電圧特性図である。
【図４】可変容量素子が５個直列接続された本発明に係る第１の可変コンデンサの実施形態の一例を示す透視状態の平面図である。
【図５】可変容量素子が５個直列接続された本発明に係る第１の可変コンデンサの実施形態の一例の作製途中の状態を示す平面図である。
【図６】図４のＡ−Ａ’線断面図である。
【図７】図４のＢ−Ｂ’線断面図である。
【図８】図４のＣ−Ｃ’線断面図である。
【図９】可変容量素子が11個直列接続された本発明に係る第１の可変コンデンサの実施形態の一例を示す回路図である。
【図１０】図９における位相特性図である。
【図１１】図９における印加電圧特性図である。
【図１２】可変容量素子が11個直列接続された本発明に係る第１の可変コンデンサの実施形態の一例を示す透視状態の平面図である。
【図１３】可変容量素子が11個直列接続された本発明に係る第１の可変コンデンサの実施形態の一例の作製途中の状態を示す平面図である。
【図１４】可変容量素子が５個直列接続された、共通バイアスラインを有する本発明に係る第２の可変コンデンサの実施形態の一例を示す回路図である。
【図１５】図14における位相特性図である。
【図１６】図14における印加電圧特性図である。
【図１７】可変容量素子が５個、11個および15個、直列接続された、共通バイアスラインを有する本発明に係る第２の可変コンデンサの実施形態の３例の印加電圧特性図である。
【図１８】可変容量素子が５個直列接続された、共通バイアスラインを有する本発明に係る第２の可変コンデンサの実施形態の一例を示す透視状態の平面図である。
【図１９】可変容量素子が５個直列接続された、共通バイアスラインを有する本発明に係る第２の可変コンデンサの実施形態の一例の作製途中の状態を示す平面図である。
【図２０】本発明に係る第２の可変コンデンサにおけるインピーダンスおよび位相の周波数特性の例を示す特性図である。
【図２１】本発明に係る第２の可変コンデンサにおける容量の周波数特性の例を示す特性図である。
【図２２】従来の薄膜コンデンサの例を示す断面図である。
【符号の説明】
【０１２８】
１・・・支持基板
２・・・下部電極層
31，32，33，34，35，36，37・・・導体ライン
４・・・薄膜誘電体層
５・・・上部電極層
61，62，63，64，65，66，67，68，69，70・・・薄膜抵抗
７・・・絶縁体層
８・・・引出し電極層
９・・・保護層
10・・・半田拡散防止層
111，112・・・半田端子部
C1，C2，C3，C4，C5，C6，C7，C8，C9，C10，C11・・・可変容量素子
B11，B12，B13，B14，B15・・・バイアスラインもしくは個別バイアスライン
B21，B22，B23，B24，B25・・・バイアスラインもしくは個別バイアスライン
BI，BO・・・共通バイアスライン
R11，R12，R13，R21，R22，R23，RI，RO・・・バイアスラインの抵抗成分
Rc1，Rc2，Rc3，Rc4，Rc5，Rc6，Rc7，Rc8，Rc9，Rc10，Rc11・・・可変容量素子の絶縁抵抗
I，Ｏ・・・入力，出力端子
【図１】
2005079168.tif 000003
【図２】
2005079168.tif 000004
【図３】
2005079168.tif 000005
【図４】
2005079168.tif 000006
【図５】
2005079168.tif 000007
【図６】
2005079168.tif 000008
【図７】
2005079168.tif 000009
【図８】
2005079168.tif 000010
【図９】
2005079168.tif 000011
【図１０】
2005079168.tif 000012
【図１１】
2005079168.tif 000013
【図１２】
2005079168.tif 000014
【図１３】
2005079168.tif 000015
【図１４】
2005079168.tif 000016
【図１５】
2005079168.tif 000017
【図１６】
2005079168.tif 000018
【図１７】
2005079168.tif 000019
【図１８】
2005079168.tif 000020
【図１９】
2005079168.tif 000021
【図２０】
2005079168.tif 000022
【図２１】
2005079168.tif 000023
【図２２】
2005079168.tif 000024