(57)【要約】【課題】プロセッサー間またはプロセッサーとシリアル装置との間のデータ互換を行うため、制御ユニットに制御されるシリアル／パラレルデータ変換器を含むシリアル／パラレルデータ変換モジュールを提供する。【解決手段】コンピューターシステムは、第一プロセッサーと、第一シリアル／パラレル変換器と、第二シリアル／パラレル変換器と、第一プロセッサーを第一シリアル／パラレル変換器のパラレルポートに接続するか、第一プロセッサーを同時に第一シリアル／パラレル変換器のパラレルポート及び第二シリアル／パラレル変換器のパラレルポートに接続するか、第一プロセッサーを同時に第一シリアル／パラレル変換器のパラレルポートに接続して第一シリアル／パラレル変換器のシリアルポートを第二シリアル／パラレル変換器のシリアルポートに接続するかを選べる制御ユニットとを含む。【選択図】図６
2005184760.tif 000002
【特許請求の範囲】
【請求項１】
第一プロセッサーと、
パラレルポートとシリアルポートとを含む第一シリアル／パラレル変換器と、
パラレルポートとシリアルポートとを含む第二シリアル／パラレル変換器と、
第一プロセッサーを第一シリアル／パラレル変換器のパラレルポートに電気的に接続するか、第一プロセッサーを同時に第一シリアル／パラレル変換器のパラレルポート及び第二シリアル／パラレル変換器のパラレルポートに電気的に接続するか、第一プロセッサーを同時に第一シリアル／パラレル変換器のパラレルポートに電気的に接続して第一シリアル／パラレル変換器のシリアルポートを第二シリアル／パラレル変換器のシリアルポートに電気的に接続するかを選べる制御ユニットとを含むことを特徴とするコンピューターシステム。
【請求項２】
第一シリアル／パラレル変換器のシリアルポートと電気的に接続されるシリアル装置を更に含むことを特徴とする請求項１記載のコンピューターシステム。
【請求項３】
それぞれ第一シリアル／パラレル変換器のシリアルポート及び第二シリアル／パラレル変換器のシリアルポートと電気的に接続される二つのシリアル装置を更に含むことを特徴とする請求項１記載のコンピューターシステム。
【請求項４】
第二シリアル／パラレル変換器のパラレルポートと電気的に接続される第二プロセッサーを更に含むことを特徴とする請求項１記載のコンピューターシステム。
【請求項５】
前記第一プロセッサーの操作電圧が第二プロセッサーの操作電圧と同じであることを特徴とする請求項４記載のコンピューターシステム。
【請求項６】
前記第一プロセッサーの操作電圧が第二プロセッサーの操作電圧と相違することを特徴とする請求項４記載のコンピューターシステム。
【請求項７】
第一シリアル／パラレル変換器のシリアルポートと第二シリアル／パラレル変換器のシリアルポートとの間に電気的に接続され、第一シリアル／パラレル変換器のシリアルポートと第二シリアル／パラレル変換器のシリアルポートとの間に伝送されるデータのレベルを調整するためのレベルシフターを更に含むことを特徴とする請求項１記載のコンピューターシステム。
【請求項８】
前記制御ユニットがロジック回路であることを特徴とする請求項１記載のコンピューターシステム。
【請求項９】
前記制御ユニットがメモリーに保存されるプログラムコードであることを特徴とする請求項１記載のコンピューターシステム。
【請求項１０】
前記第一シリアル／パラレル変換器と、第二シリアル／パラレル変換器と、制御ユニットとはＡＳＩＣに集積されることを特徴とする請求項１記載のコンピューターシステム。
【請求項１１】
前記第一シリアル／パラレル変換器がＵＡＲＴであることを特徴とする請求項１記載のコンピューターシステム。
【請求項１２】
前記第一シリアル／パラレル変換器がＩ２Ｃであることを特徴とする請求項１記載のコンピューターシステム。
【請求項１３】
前記第一シリアル／パラレル変換器がＵＳＢであることを特徴とする請求項１記載のコンピューターシステム。
【請求項１４】
パラレルポートとシリアルポートとを含む第一シリアル／パラレル変換器と、
パラレルポートとシリアルポートとを含む第二シリアル／パラレル変換器と、
第一シリアル／パラレル変換器のパラレルポートを第二シリアル／パラレル変換器のパラレルポートに電気的に接続するか、第一シリアル／パラレル変換器のシリアルポートを第二シリアル／パラレル変換器のシリアルポートに電気的に接続するかを選べる制御ユニットとを含むことを特徴とするシリアル／パラレル変換モジュール。
【請求項１５】
第一シリアル／パラレル変換器のシリアルポートと第二シリアル／パラレル変換器のシリアルポートとの間に電気的に接続され、第一シリアル／パラレル変換器のシリアルポートと第二シリアル／パラレル変換器のシリアルポートとの間に伝送されるデータのレベルを調整するためのレベルシフターを更に含むことを特徴とする請求項１４記載のシリアル／パラレル変換モジュール。
【請求項１６】
前記制御ユニットがロジック回路であることを特徴とする請求項１４記載のシリアル／パラレル変換モジュール。
【請求項１７】
前記制御ユニットがメモリーに保存されるプログラムコードであることを特徴とする請求項１４記載のシリアル／パラレル変換モジュール。
【請求項１８】
前記第一シリアル／パラレル変換器と、第二シリアル／パラレル変換器と、制御ユニットとはＡＳＩＣに集積されることを特徴とする請求項１４記載のシリアル／パラレル変換モジュール。
【請求項１９】
前記第一シリアル／パラレル変換器がＵＡＲＴであることを特徴とする請求項１４記載のシリアル／パラレル変換モジュール。
【請求項２０】
前記第一シリアル／パラレル変換器がＩ２Ｃであることを特徴とする請求項１４記載のシリアル／パラレル変換モジュール。
【請求項２１】
前記第一シリアル／パラレル変換器がＵＳＢであることを特徴とする請求項１４記載のシリアル／パラレル変換モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はコンピュータシステム及びＵＡＲＴ（汎用非同期送受信回路）などのシリアル／パラレルデータ変換モジュールに関し、特に複数のシリアル／パラレルデータ変換器と、シリアル／パラレルデータ変換モジュールがそれぞれのモードで選択的に作動するように制御するための制御ユニットとを含むシリアル／パラレルデータ変換モジュールに関する。
【背景技術】
【０００２】
同期パラレル伝送と比較して、非同期シリアル伝送は寸法、価格、伝送距離などの面から同期パラレル伝送より優れている。例えばＵＡＲＴは、コンピューター（またはプロセッサー）とそれに接続されるシリアル装置との間のデータ伝送を制御するマイクロチップを内蔵する一種の非同期シリアル／パラレルデータ変換器である。更に詳しければ、ＵＡＲＴはＲＳ２３２などのデータ端末装置（ＤＴＥ）と類似して、コンピューターがＵＳＢ（ユニバーサルシリアルバス）などのシリアルバスを通してモデムなどのシリアル装置とデータを互換できるようにさせる。
【０００３】
図１を参照する。図１は従来のＵＡＲＴシステム１０のブロック図である。ＵＡＲＴシステム１０はパラレルデータを伝送するシステムバス２６と、システムバスと電気的に接続されてパラレルデータを送受信するプロセッサー２０と、パラレルデータとシリアルデータを互換するＵＡＲＴ２２と、シリアルデータを伝送するＵＳＢ２８と、ＵＳＢ２８と電気的に接続されてシリアルデータを送受信するシリアル装置２４とを含む。
【０００４】
ＵＡＲＴ２２は、制御及び状態情報を保存する６個の８ビットレジスター１２と、プロセッサー２０とシリアル装置２４との間に伝送されるデータのボーレートを決めるためのボーレート発生器１６と、システムバス２６と電気的に接続されるバスインターフェイス１４と、シリアル装置２４と電気的に接続されてフレームデータを送受信するトランシーバー１８とを含む。一般に、バスインターフェイス１４は８本のパラレルピンでシステムバス２６を通してプロセッサー２０におけるデータを呼び出し、トランシーバー１８は２本のピン（ＲｘＤは入力、ＴｘＤは出力）でＵＳＢ２８を通してシリアル装置２４におけるデータを呼び出す。フレームデータは開始ビット（スペース。ロジック値「０」）と終了ビット（マーク。ロジック値「１」）、もしくは更にエラー訂正符号とされるパリティービットを具える。
【０００５】
ＵＡＲＴ２２は、レジスター１２に保存される制御及び状態情報によって、プロセッサー２０がシステムバス２６を通して並列的に送信してきたパラレルデータに、開始ビット及び終了ビット（もしくは更にパリティービット）を添付してそれをフレームデータに変換してから、フレームデータをＵＳＢ２８を通してビットごとにシリアル装置２４に送信し、またはシリアル装置２４がＵＳＢを通してビットごとに送信してきたフレームデータのパリティービットを確認して廃棄し（パリティービットが存在する場合）、開始ビットと終了ビットを削除してパラレルデータに変換してから、システムバス２６を通してプロセッサー２０に並列的に送信する。
【０００６】
近年において、コンピューターシステムはデータ処理速度を向上させるために１個以上のプロセッサーを備えるようになっている。それに応じて、２個のプロセッサーとの間またはプロセッサーとシリアル装置との間のデータ互換のために、コンピューターシステムにも２個のＵＡＲＴが必要となる。しかし、２個のプロセッサーを２個のＵＡＲＴとそれぞれ電気的に接続し、当ＵＡＲＴを通してシリアル装置とデータを互換させるほかないという欠点はまだ残っている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この発明はプロセッサー間またはプロセッサーとシリアル装置との間のデータ互換を行うため、制御ユニットに制御されるシリアル／パラレルデータ変換器を含むシリアル／パラレルデータ変換モジュールを提供することを課題とする。
【課題を解決するための手段】
【０００８】
この発明によるコンピューターシステムは、第一プロセッサーと、パラレルポートとシリアルポートとを含む第一シリアル／パラレル変換器と、パラレルポートとシリアルポートとを含む第二シリアル／パラレル変換器と、第一プロセッサーを第一シリアル／パラレル変換器のパラレルポートに電気的に接続するか、第一プロセッサーを同時に第一シリアル／パラレル変換器のパラレルポート及び第二シリアル／パラレル変換器のパラレルポートに電気的に接続するか、第一プロセッサーを同時に第一シリアル／パラレル変換器のパラレルポートに電気的に接続して第一シリアル／パラレル変換器のシリアルポートを第二シリアル／パラレル変換器のシリアルポートに電気的に接続するかを選べる制御ユニットとを含む。
【０００９】
この発明は更にシリアル／パラレル変換モジュールを提供する。当シリアル／パラレル変換モジュールは、パラレルポートとシリアルポートとを含む第一シリアル／パラレル変換器と、パラレルポートとシリアルポートとを含む第二シリアル／パラレル変換器と、第一シリアル／パラレル変換器のパラレルポートを第二シリアル／パラレル変換器のパラレルポートに電気的に接続するか、第一シリアル／パラレル変換器のシリアルポートを第二シリアル／パラレル変換器のシリアルポートに電気的に接続するかを選べる制御ユニットとを含む。
【発明の効果】
【００１０】
この発明によるシリアル／パラレル変換モジュールは、第一プロセッサーと第二プロセッサーとの間または両プロセッサーと第一シリアル装置及び／もしくは第二シリアル装置との間のデータ互換を実現させる。なお、操作電圧が異なった第一プロセッサーと第二プロセッサーもレベルシフターの働きで、フレームデータをレベルに変換することによってデータを互換できる。
【発明を実施するための最良の形態】
【００１１】
かかる装置の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【実施例１】
【００１２】
前述のＵＡＲＴ（ＲＳ２３２はＵＡＲＴの一種）以外、シリアル／パラレルデータ変換器には更にＩ２ＣとＵＳＢ（ＩＥＥＥ１３９４）などの種類がある。Ｉ２Ｃは二つのＩＣ間に接続され、２本の双方向（送信及び受信）伝送ライン（シリアルデータラインＳＤＡとシリアルクロックラインＳＣＬ）を通してデータを両ＩＣの間に伝送する。
【００１３】
この発明によるシリアル／パラレル変換モジュールは２個以上のシリアル／パラレル変換器を含むことが可能である。シリアルデータとパラレルデータ間の変換についてＩ２ＣとＵＳＢはＵＡＲＴに類似しているため、以下はＵＡＲＴのみを例にしてこの発明によるシリアル／パラレル変換モジュールを説明する。
【００１４】
図２を参照する。図２はこの発明の実施例１によるＵＡＲＴモジュール３０のブロック図である。ＵＡＲＴ３０はＡＳＩＣ（専用集積回路）であり、言い換えればＵＡＲＴ３０の含む素子はすべてＡＳＩＣに集積されている。ＵＡＲＴ  ＡＳＩＣ３０は第一ＵＡＲＴ３２と、第二ＵＡＲＴ３４と、第一ＵＡＲＴ３２と第二ＵＡＲＴ３４との間またはＵＡＲＴとプロセッサーなどのパラレル装置またはモデムなどのシリアル装置との間の接続を制御するため制御ユニット３６とを含む。第一ＵＡＲＴ３２は第一パラレルポート３８（図１におけるＵＡＲＴ２２のバスインターフェイス１４と電気的に接続される）と、第一パラレルポート４０（図１におけるＵＡＲＴ２２のトランシーバー１８と電気的に接続される）とを含み、第二ＵＡＲＴ３４は第二パラレルポート４２と第二シリアルポート４４とを含む。制御ユニット３６による第一ＵＡＲＴ３２と第二ＵＡＲＴ３４との間、またはＵＡＲＴとその他のパラレル装置もしくはシリアル装置との間の接続制御は後述を参照する。
【００１５】
前述の通りに、図１におけるＵＡＲＴ２２は制御及び状態情報を保存する６個の８ビットレジスター１２を含む。ＵＡＲＴ２２はこれらのレジスター１２に保存される制御及び状態情報によってデータを送受信する。６個のレジスターはそれぞれ、トランシーバー１８が送信しようとする８ビットデータを保存するＸＭＩＴＤＴレジスターと、トランシーバー１８が受信した８ビットデータを保存するＲＥＣＶＤＴレジスターと、ボーレート発生器１６に提供する１６ビット（８ビット＋８ビット）のボーレートを保存するＤＩＶＭＳＢレジスター及びＤＩＶＬＳＢレジスターと、ＵＡＲＴ２２の現在操作モード（送信または受信）などの情報を保存するＳＴＡＴＵＳレジスターと、ＵＡＲＴ２２による送受信が終了したかを表すＣＬＲＩＮＴレジスターなどである。ＳＴＡＴＵＳレジスターにおける最初の４つの低ビットはそれぞれ、ＵＡＲＴ２２がフレームデータを送信している（または送信状態にある）ことを表すＸＭＩＴビット（ビット０、ＬＳＢ）と、ＵＡＲＴ２２がフレームデータを受信している（またが受信状態にある）ことを表すＲＥＣＶビット（ビット１）と、ＵＡＲＴ２２によるフレームデータの送信が終了したことを表すＤＯＮＥ＿ＸＭＩＴビット（ビット２）と、ＵＡＲＴ２２によるフレームデータの受信が終了したことを表すＤＯＮＥ＿ＲＥＣＶビット（ビット３）などである。この発明によるシリアル／パラレルデータ変換モジュール（ＵＡＲＴが一例）は第一ＵＡＲＴ３２と第二ＵＡＲＴ３４のレジスターに保存される制御及び状態情報を変更することによって、第一ＵＡＲＴ３２と第二ＵＡＲＴ３４との間またはＵＡＲＴとその他のシリアル装置もしくはパラレル装置との間のデータ伝送状態を変更する。
【実施例２】
【００１６】
図３を参照する。図３はこの発明の実施例２によるＵＡＲＴ  ＡＳＩＣ３０を備えるコンピューターシステム５０の第一状態を表す説明図である。コンピューターシステム５０は更に第一プロセッサー５２と、第一プロセッサー５２をＵＡＲＴ  ＡＳＩＣ３０に電気的に接続する第一システムバス５３と、第二プロセッサー５４と、第二プロセッサー５４をＵＡＲＴ  ＡＳＩＣ３０に電気的に接続する第二システムバス５５と、第一シリアル装置５６と、第二シリアル装置５８とを含む。実施例２において、制御ユニット３６におけるスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７はそれぞれノードａとｃ、ノードａとｅ、ノードｂとｄ２、ノードｂとｄ２、ノードＡとＣ、ノードＢとＥ、ノードｃとｆを接続する。即ち、第一プロセッサー５２はＵＡＲＴ  ＡＳＩＣ３０を通して同時に第一シリアル装置５６と第二シリアル装置５８とデータを互換しながら、第二プロセッサー５４はアイドリング状態にあることである。第一プロセッサー５２が８ビットデータを第一シリアル装置５６と第二シリアル装置５８に送信しようとする場合、ＵＡＲＴ  ＡＳＩＣ３０の第一ＵＡＲＴ３２と第二ＵＡＲＴ３４におけるＳＴＡＴＵＳレジスターの低ビット（ＸＭＩＴビット）は「１」とされる。もっとも、当８ビットデータに開始ビットと終了ビットを添付してそれをフレームデータに変換してから、また第一シリアル装置５６と第二シリアル装置５８に送信する。反対に、第一プロセッサー５２が第一シリアル装置５６と第二シリアル装置５８からのデータを受信しようとする場合、ＳＴＡＴＵＳレジスターのＲＥＣＶビット（ビット１）は「１」とされる。
【実施例３】
【００１７】
コンピューターシステム５０において、第一プロセッサー５２と第二プロセッサー５４がそれぞれ第一シリアル装置５６と第二シリアル装置５８とデータを互換することも可能である。図４を参照する。図４はこの発明の実施例３によるコンピューターシステム５０の第二状態を表す説明図である。図４において、制御ユニット３６におけるスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７はそれぞれノードａとｃ、ノードａとｄ１、ノードｂとｄ２、ノードｂとｅ、ノードＡとＣ、ノードＢとＥ、ノードｃとｆを接続する。即ち、第一プロセッサー５２がＵＡＲＴ  ＡＳＩＣ３０の第一ＵＡＲＴ３２を通して第一シリアル装置５６とデータを互換するほか、第二プロセッサー５４がＵＡＲＴ  ＡＳＩＣ３０の第二ＵＡＲＴ３４を通して第二シリアル装置５８とデータを互換することも可能である。第一ＵＡＲＴ３２と第二ＵＡＲＴ３４におけるＳＴＡＴＵＳレジスターをそれぞれ設定することによって、第一プロセッサー５２と第二プロセッサー５４はそれぞれ第一シリアル装置５６と第二シリアル装置５８とデータを送受信することができる。
【実施例４】
【００１８】
前述のコンピューターシステム５０において、プロセッサー（第一プロセッサー５２と第二プロセッサー５４）はシリアル装置（第一シリアル装置５６と第二シリアル装置５８）とデータを互換するが、プロセッサー間のデータ互換も必要である。図５を参照する。図５はこの発明の実施例４によるコンピューターシステム５０の第三状態を表す説明図である。図５におけるコンピューターシステム５０において、制御ユニット３６におけるスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７はそれぞれノードａとｃ、ノードａとｄ１、ノードｂとｄ２、ノードｂとｅ、ノードＡとＤ、ノードＢとＤ、ノードｃとｆを接続する。即ち、第一プロセッサー５２はＵＡＲＴ  ＡＳＩＣ３０の第一ＵＡＲＴ３２と第二ＵＡＲＴ３４を通して第二プロセッサー５４とデータを互換する。第一プロセッサー５２が８ビットデータを第二プロセッサー５４に送信しようとする場合、第一ＵＡＲＴ３２におけるＳＴＡＴＵＳレジスターの低ビット（ＸＭＩＴビット）は「１」とされ、よって８ビットデータから変換されたフレームデータを送信する。第二ＵＡＲＴ３４におけるＳＴＡＴＵＳレジスターのＲＥＣＶビット（ビット１）は「１」とされ、よって第一ＵＡＲＴ３２からのフレームデータを受信する（第一ＵＡＲＴ３２におけるデータ送信用のＴｘ端と第二ＵＡＲＴ３４におけるデータ受信用のＲｘ端とを接続することに等しい）。反対に、第二プロセッサー５４が８ビットデータを第一プロセッサー５２に送信しようとする場合、第二ＵＡＲＴ３４におけるＳＴＡＴＵＳレジスターの低ビット（ＸＭＩＴビット）は「１」とされ、よって８ビットデータから変換されたフレームデータを送信する。第一ＵＡＲＴ３２におけるＳＴＡＴＵＳレジスターのＲＥＣＶビット（ビット１）は「１」とされ、よって第二ＵＡＲＴ３４からのフレームデータを受信する。
【００１９】
図６を参照する。図６は図５におけるコンピューターシステム５０の第三状態における第一プロセッサー５２と、第二プロセッサー５４と、第一ＵＡＲＴ３２と、第二ＵＡＲＴ３４との相互接続を表す説明図である。図６によれば、第一ＵＡＲＴ３２はそれぞれ第二ＵＡＲＴ３４のＴＸ、ＲＸ、ＣＴＳ、ＲＴＳ、ＤＳＲ、ＤＴＲと接続される。即ち、第一プロセッサー５２が８ビットデータを第二プロセッサー５４に送信しようとする場合、第一ＵＡＲＴ３２はトランスミッターとされ、第二ＵＡＲＴ３４はレシーバーとされる。反対に第二プロセッサー５４が８ビットデータを第一プロセッサー５２に送信しようとする場合、第一ＵＡＲＴ３２はレシーバーとされ、第二ＵＡＲＴ３４はトランスミッターとされる。
【実施例５】
【００２０】
コンピューターシステム５０における第一シリアル装置５６と第二シリアル装置５８ともデータを互換できる。図７を参照する。図７はこの発明の実施例５によるコンピューターシステム５０の第四状態を表す説明図である。図７におけるコンピューターシステム５０において、制御ユニット３６におけるスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７はそれぞれノードａとｄ２、ノードａとｄ１、ノードｂとｄ２、ノードｂとｄ２、ノードＡとＣ、ノードＢとＥ、ノードｃとｅを接続する。即ち、第一シリアル装置５６はＵＡＲＴ  ＡＳＩＣ３０の第一ＵＡＲＴ３２と第二ＵＡＲＴ３４を通して第二シリアル装置５８とデータを互換する。第一シリアル装置（ホスト）５６がフレームデータを第二シリアル装置５８に送信しようとする場合、第一ＵＡＲＴ３２におけるＳＴＡＴＵＳレジスターのＲＥＣＶビット（ビット１）は「１」とされ、よって第一シリアル装置５６からのフレームデータを受信する。第二ＵＡＲＴ３４におけるＳＴＡＴＵＳレジスターの低ビット（ＸＭＩＴビット）は「１」とされ、よってフレームデータ（８ビットデータから変換したものである。当８ビットデータは第一ＵＡＲＴ３２がフレームデータを変換して得たものである。）を第二シリアル装置５８に送信する。逆にもそうである。
【実施例６】
【００２１】
図５におけるコンピューターシステム５０は、第一プロセッサー５２と第二プロセッサー５４の操作電圧が同じであることを前提とする。しかし、２個のプロセッサーを含むコンピューターシステムにおいてその操作電圧は必ずしも同じではなく、操作電圧が異なるプロセッサーはデータを互換できない場合もある。図８を参照する。図８はこの発明の実施例６によるコンピューターシステム８０の状態を表す説明図である。コンピューターシステム８０における第三プロセッサー８２と第四プロセッサー８４の操作電圧が相違している（例えば第三プロセッサー８２の操作電圧は２．５Ｖであり、第四プロセッサー８４の操作電圧は３．３Ｖである）。コンピューターシステム８０は第一シリアル装置５６と、第二シリアル装置５８と、第一システムバス５３と、第二システムバス５５と、ＵＡＲＴ  ＡＳＩＣ９０とを含む。図２におけるＵＡＲＴ  ＡＳＩＣ３０と異なって、ＵＡＲＴ  ＡＳＩＣ９０は第一ＵＡＲＴ３２と、第二ＵＡＲＴ３４と、制御ユニット９６（制御ユニット３６のノードｅは制御ユニット９６でノードｅ１とｅ２となる）以外、更にノードｅ１と電気的に接続されるレベルシフター９８を備える。制御ユニット９６におけるスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７はそれぞれノードａとｃ、ノードａとｄ１、ノードｂとｄ２、ノードｂとｅ１、ノードＡとＤ、ノードＢとＤ、ノードｃとｆを接続する。レベルシフター９８で第三プロセッサー８２からフレームデータを予定電圧に変換してから、第一ＵＡＲＴ３２で第二ＵＡＲＴ３４と制御ユニット９６に送信し、またレベルシフター９８で第四プロセッサー８４の電圧レベルに変換する。逆にもそうである。このように相違した操作電圧を持ちながらも、コンピューターシステム８０における第三プロセッサー８２と第四プロセッサー８４はデータを互換できる。
【００２２】
図８におけるＵＡＲＴ  ＡＳＩＣ９０において、レベルシフター９８は第一ＵＡＲＴ３２と第二ＵＡＲＴ３４と別途に設置される。もっとも、レベルシフターを第一ＵＡＲＴ３２及び／または第二ＵＡＲＴ３４に設けることも可能である。
【００２３】
以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【産業上の利用可能性】
【００２４】
この発明によるシリアル／パラレル変換モジュールは、第一プロセッサーと第二プロセッサーとの間または両プロセッサーと第一シリアル装置及び／もしくは第二シリアル装置との間のデータ互換を実現させる。なお、操作電圧が異なった第一プロセッサーと第二プロセッサーもレベルシフターの働きで、フレームデータをレベルに変換することによってデータを互換できる。
【図面の簡単な説明】
【００２５】
【図１】従来のＵＡＲＴシステムのブロック図である。
【図２】この発明の実施例１によるＵＡＲＴモジュールのブロック図である。
【図３】この発明の実施例２によるＵＡＲＴ  ＡＳＩＣを備えるコンピューターシステムの第一状態を表す説明図である。
【図４】この発明の実施例３によるコンピューターシステムの第二状態を表す説明図である。
【図５】この発明の実施例４によるコンピューターシステムの第三状態を表す説明図である。
【図６】図５におけるコンピューターシステムの第三状態における第一プロセッサーと、第二プロセッサーと、第一ＵＡＲＴと、第二ＵＡＲＴとの相互接続を表す説明図である。
【図７】この発明の実施例５によるコンピューターシステムの第四状態を表す説明図である。
【図８】この発明の実施例６によるコンピューターシステムの状態を表す説明図である。
【符号の説明】
【００２６】
１０        ＵＡＲＴシステム
１２        レジスター
１４        バスインターフェイス
１６        ボーレート発生器
１８        トランシーバー
２０        プロセッサー
２２        ＵＡＲＴモジュール
２４        シリアル装置
２６        システムバス
２８        ＵＳＢ
３０、９０  ＵＡＲＴ  ＡＳＩＣ
３２        第一ＵＡＲＴ
３４        第二ＵＡＲＴ
３６、９６  制御ユニット
３８、４２  パラレルポート
４０、４４  シリアルポート
５０、８０  コンピューターシステム
５２        第一プロセッサー
５３        第一システムバス
５４        第二プロセッサー
５５        第二システムバス
５６        第一シリアル装置
５８        第二シリアル装置
８２        第三プロセッサー
８４        第四プロセッサー
９８        レベルシフター
【図１】
2005184760.tif 000003
【図２】
2005184760.tif 000004
【図３】
2005184760.tif 000005
【図４】
2005184760.tif 000006
【図５】
2005184760.tif 000007
【図６】
2005184760.tif 000008
【図７】
2005184760.tif 000009
【図８】
2005184760.tif 000010