(57)【要約】  【課題】  水晶振動子等の発振素子を用いて複数のインバータにより発振動作を行う際に発振動作の制御が可能であり、かつ、高速化に適した発振回路を提供する。  【解決手段】  この発振回路は、第１の端子及び第２の端子を有する発振素子１と、発振素子の第１の端子と第２の端子との間に直列に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う複数のインバータ１１〜１３と、制御信号に従って、複数のインバータの内の少なくとも１つに対する第１又は第２の電源電位の供給を制御するトランジスタ３１〜３３とを具備する。【選択図】  図１
2005079648.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子及び第２の端子を有する発振素子と、
前記発振素子の第１の端子と第２の端子との間に直列に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う複数のインバータと、
制御信号に従って、前記複数のインバータの内の少なくとも１つに対する第１又は第２の電源電位の供給を制御するトランジスタと、
を具備する発振回路。
【請求項２】
前記発振素子の第１の端子と基準電位との間に接続された第１のコンデンサと、
前記発振素子の第２の端子と基準電位との間に接続された第２のコンデンサと、
をさらに具備する請求項１記載の発振回路。
【請求項３】
前記発振素子の第１の端子と第２の端子との間に接続されて少なくとも直流信号を帰還する帰還素子をさらに具備する請求項１又は２記載の発振回路。
【請求項４】
前記複数のインバータの入出力端子間に接続されて少なくとも直流信号をそれぞれ帰還する複数の帰還素子をさらに具備する請求項１又は２記載の発振回路。
【請求項５】
前記トランジスタが、前記複数のインバータの内の１つに対する第１又は第２の電源電位の供給を制御する、請求項１〜４のいずれか１項記載の発振回路。
【請求項６】
前記トランジスタが、前記複数のインバータの全てに対する第１又は第２の電源電位の供給を制御する、請求項１〜４のいずれか１項記載の発振回路。
【請求項７】
前記複数のインバータの内の少なくとも１つに対する第１の電源電位の供給を制御する第１のトランジスタと、
前記複数のインバータの内の少なくとも１つに対する第２の電源電位の供給を制御する第２のトランジスタと、
を具備する請求項１〜６のいずれか１項記載の発振回路。
【請求項８】
前記発振素子が、水晶振動子、表面弾性波振動子、又は、セラミック振動子である、請求項１〜７のいずれか１項記載の発振回路。
【請求項９】
発振素子の第１の端子と第２の端子との間に直列に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う複数のインバータと、
制御信号に従って、前記複数のインバータの内の少なくとも１つに対する第１又は第２の電源電位の供給を制御するトランジスタと、
を具備する半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶振動子、ＳＡＷ（Surface Acoustic Wave：表面弾性波）振動子、セラミック振動子等の発振素子を用いた発振回路に関する。さらに、本発明は、そのような発振回路を実現するための半導体集積回路に関する。
【背景技術】
【０００２】
従来より、水晶振動子を用いた発振回路として、図６に示す構成が知られている。図６に示すように、この発振回路は、インバータ１０３の入出力端子間に、水晶振動子１０１と帰還抵抗１０２とが並列に接続され、さらに、インバータ１０３の入力端子と基準電位との間にコンデンサ１０４が接続され、インバータ１０３の出力端子と基準電位との間にコンデンサ１０５が接続されている。インバータ１０３の出力信号は、水晶振動子１０１等により所定の位相回転を与えられてインバータ１０３の入力に帰還され、これにより発振動作が行われる。
【０００３】
しかしながら、図６に示す発振回路においては、発振動作を必要としない場合においても発振動作を停止することができないので、無駄な電力を消費し、さらに、発振信号を出力し続けるので、ノイズを発生させるという問題があった。
【０００４】
そこで、水晶振動子を用い、発振動作を制御できる発振回路として、図７に示す構成が知られている。図７に示すように、この発振回路は、図６に示すインバータ１０３の替わりにＮＡＮＤ回路１０６を用いており、その他の構成については図６に示すものと同様である。
【０００５】
ＮＡＮＤ回路１０６は、一方の入力端子が水晶振動子１０１及び帰還抵抗１０２に接続されており、他方の入力端子において制御信号を入力する。制御信号がハイレベルである場合には、ＮＡＮＤ回路１０６は、図６に示すインバータ１０３と同様に動作するので、これにより発振動作が行われる。一方、制御信号がローレベルである場合には、ＮＡＮＤ回路１０６は、常にハイレベルの信号を出力するので、発振動作は行われない。このような発振回路を用いることによって、発振動作を制御することが可能である。
【０００６】
また、図８に示すように、直列接続された複数のインバータを用いた多段構成の発振回路も知られている。この発振回路においては、３つのインバータ１０３を直列接続することにより、駆動能力を強化して発振波形を改善している。このような多段構成の発振回路において発振動作を制御するために、図９に示すような発振回路が考えられる。この発振回路は、図８に示す発振回路において、１つのインバータ１０３をＮＡＮＤ回路１０６に置き換えたものである。
【０００７】
図９に示す発振回路においては、ＮＡＮＤ回路１０６に入力される制御信号によって、発振動作を制御することが可能である。しかしながら、ＮＡＮＤ回路は、インバータと比べて、ＰチャネルＭＯＳトランジスタのオン抵抗の値とＮチャネルＭＯＳトランジスタのオン抵抗の値とを合わせることが難しく、デューティ比がばらつき易いという問題がある。
【０００８】
関連する技術として、下記の特許文献１には、発振動作の停止機能を有して高集積化が可能なＣＭＯＳ水晶発振回路について述べられている。このＣＭＯＳ水晶発振回路によれば、インバータと直列に接続されたトランスミッションゲートを制御することにより、ＮＡＮＤ回路を用いずに発振動作を制御することができる。
【０００９】
しかしながら、トランスミッションゲートを構成するトランジスタのオン抵抗を小さくするためにトランジスタのサイズを大きくすると、トランジスタの寄生容量が増加してしまうので、このようなＣＭＯＳ水晶発振回路は、年々高まる高速化に対する要求を満たすために発振周波数を高くするのには適していない。
【特許文献１】特開平５−２１８７４３号公報（第１，３，４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、上記の点に鑑み、本発明は、水晶振動子等の発振素子を用いて複数のインバータにより発振動作を行う際に発振動作の制御が可能であり、かつ、高速化に適した発振回路を提供することを目的とする。さらに、本発明は、そのような発振回路を実現するための半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明に係る発振回路は、第１の端子及び第２の端子を有する発振素子と、発振素子の第１の端子と第２の端子との間に直列に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う複数のインバータと、制御信号に従って、複数のインバータの内の少なくとも１つに対する第１又は第２の電源電位の供給を制御するトランジスタとを具備する。
【００１２】
この発振回路は、発振素子の第１の端子と基準電位との間に接続された第１のコンデンサと、発振素子の第２の端子と基準電位との間に接続された第２のコンデンサとをさらに具備するようにしても良い。
【００１３】
また、この発振回路は、発振素子の第１の端子と第２の端子との間に接続されて少なくとも直流信号を帰還する帰還素子をさらに具備するようにしても良いし、複数のインバータの入出力端子間に接続されて少なくとも直流信号をそれぞれ帰還する複数の帰還素子をさらに具備するようにしても良い。
【００１４】
ここで、上記トランジスタが、複数のインバータの内の１つに対する第１又は第２の電源電位の供給を制御するようにしても良いし、複数のインバータの全てに対する第１又は第２の電源電位の供給を制御しても良い。さらに、この発振回路は、複数のインバータの内の少なくとも１つに対する第１の電源電位の供給を制御する第１のトランジスタと、複数のインバータの内の少なくとも１つに対する第２の電源電位の供給を制御する第２のトランジスタとを具備するようにしても良い。
以上において、発振素子としては、水晶振動子、表面弾性波振動子、又は、セラミック振動子を用いることができる。
【００１５】
本発明に係る半導体集積回路は、発振素子の第１の端子と第２の端子との間に直列に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う複数のインバータと、制御信号に従って、複数のインバータの内の少なくとも１つに対する第１又は第２の電源電位の供給を制御するトランジスタとを具備する。
【発明の効果】
【００１６】
本発明によれば、制御信号に従って複数のインバータの内の少なくとも１つに対する第１又は第２の電源電位の供給を制御するトランジスタを設けることにより、水晶振動子等の発振素子を用いて複数のインバータにより発振動作を行う際に発振動作の制御が可能であり、かつ、高速化に適した発振回路を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る発振回路の構成を示す図である。図１に示すように、この発振回路は、第１の端子及び第２の端子を有する水晶振動子１と、水晶振動子１の第１の端子と第２の端子との間に直列に接続された複数のインバータ１１〜１３と、インバータ１１〜１３と電源電位ＶＳＳ（本実施形態においては接地電位とする）との間にそれぞれ接続されたＮチャネルＭＯＳトランジスタ３１〜３３とを含んでいる。なお、インバータと電源電位ＶＳＳとの間に接続されるトランジスタは、トランジスタ３１〜３３の内のいずれか１つでも良いし、２つでも良い。
【００１８】
さらに、この発振回路は、水晶振動子１の第１の端子と第２の端子との間に接続されて少なくとも直流信号を帰還する帰還素子としての帰還抵抗２０と、水晶振動子１の第１の端子と基準電位（本実施形態においては接地電位とする）との間に接続されたコンデンサ２と、水晶振動子１の第２の端子と基準電位との間に接続されたコンデンサ３と、インバータ１３の出力端子と電源電位ＶＤＤとの間に接続されたＰチャネルＭＯＳトランジスタ４とを含んでいる。
【００１９】
ここで、インバータ１１は、ＰチャネルＭＯＳトランジスタ１１ａとＮチャネルＭＯＳトランジスタ１１ｂとによって構成され、インバータ１２は、ＰチャネルＭＯＳトランジスタ１２ａとＮチャネルＭＯＳトランジスタ１２ｂとによって構成され、インバータ１３は、ＰチャネルＭＯＳトランジスタ１３ａとＮチャネルＭＯＳトランジスタ１３ｂとによって構成される。
【００２０】
また、ＮチャネルＭＯＳトランジスタ３１〜３３及びＰチャネルＭＯＳトランジスタ４のゲートには、制御信号が供給される。制御信号がハイレベルのときには、発振回路において発振動作が行われ、制御信号がローレベルのときには、発振回路において発振動作が停止する。以上において、水晶振動子１以外の回路は、半導体集積回路に内蔵させることができる。
【００２１】
次に、本実施形態に係る発振回路の動作について説明する。
制御信号がハイレベルのときには、ＮチャネルＭＯＳトランジスタ３１〜３３がオン状態となり、ＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂのソースが電源電位ＶＳＳに接続されるので、インバータ１１〜１３が動作する。インバータ１３の出力信号は、水晶振動子１等により所定の位相回転を与えられてインバータ１１に入力され、インバータ１１〜１３によって増幅されて、発振動作が行われる。また、制御信号がハイレベルのときには、ＰチャネルＭＯＳトランジスタ４がオフ状態となるので、インバータ１３の出力端子と電源電位ＶＤＤとの間が切断されて、インバータ１３の出力信号が外部回路に供給される。
【００２２】
一方、制御信号がローレベルのときには、ＮチャネルＭＯＳトランジスタ３１〜３３がオフ状態となり、ＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂのソースが電源電位ＶＳＳから切り離されるので、インバータ１１〜１３が動作しない。その結果、発振回路は発振動作を停止する。さらに、制御信号がローレベルのときには、動作を停止しているインバータ１３の出力信号が不定となるので、ＰチャネルＭＯＳトランジスタ４をオン状態として、インバータ１３の出力端子を電源電位ＶＤＤに接続する。これにより、出力信号をハイレベルの信号に固定して、外部回路における誤動作を防止することができる。
【００２３】
次に、本発明の第１の実施形態に係る発振回路の変形例について説明する。
図２に、本発明の第１の実施形態に係る発振回路の変形例の構成を示す。図１に示す第１の実施形態に係る発振回路においては、インバータ１１〜１３のＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂと電源電位ＶＳＳとの間にＮチャネルＭＯＳトランジスタ３１〜３３をそれぞれ接続しているが、この変形例においては、図２に示すように、ＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂと電源電位ＶＳＳとの間に、１つの共通のＮチャネルＭＯＳトランジスタ３０を接続している。
【００２４】
また、図１に示す第１の実施形態に係る発振回路においては、水晶振動子１の第１の端子と第２の端子との間に帰還抵抗２０を接続しているが、この変形例においては、図２に示すように、インバータ１１〜１３の入力端子と出力端子との間に帰還抵抗２１〜２３をそれぞれ接続している。
【００２５】
次に、本発明の第２の実施形態について説明する。
図３は、本発明の第２の実施形態に係る発振回路の構成を示す図である。図３に示すように、この発振回路は、第１の端子及び第２の端子を有する水晶振動子１と、水晶振動子１の第１の端子と第２の端子との間に直列に接続された複数のインバータ１１〜１３と、インバータ１１〜１３と電源電位ＶＤＤとの間にそれぞれ接続されたＰチャネルＭＯＳトランジスタ４１〜４３とを含んでいる。なお、インバータと電源電位ＶＤＤとの間に接続されるトランジスタは、トランジスタ４１〜４３の内のいずれか１つでも良いし、２つでも良い。
【００２６】
さらに、この発振回路は、水晶振動子１の第１の端子と第２の端子との間に接続されて少なくとも直流信号を帰還する帰還素子としての帰還抵抗２０と、水晶振動子１の第１の端子と基準電位（本実施形態においては接地電位とする）との間に接続されたコンデンサ２と、水晶振動子１の第２の端子と基準電位との間に接続されたコンデンサ３と、インバータ１３の出力端子と電源電位ＶＳＳ（本実施形態においては接地電位とする）との間に接続されたＮチャネルＭＯＳトランジスタ５とを含んでいる。
【００２７】
ここで、ＰチャネルＭＯＳトランジスタ４１〜４３及びＮチャネルＭＯＳトランジスタ５のゲートには、負論理の反転制御信号が供給される。反転制御信号がローレベルのときには、発振回路において発振動作が行われ、反転制御信号がハイレベルのときには、発振回路において発振動作が停止する。以上において、水晶振動子１以外の回路は、半導体集積回路に内蔵させることができる。
【００２８】
次に、本実施形態に係る発振回路の動作について説明する。
反転制御信号がローレベルのときには、ＰチャネルＭＯＳトランジスタ４１〜４３がオン状態となり、ＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースが電源電位ＶＤＤに接続されるので、インバータ１１〜１３が動作する。インバータ１３の出力信号は、水晶振動子１等により所定の位相回転を与えられてインバータ１１に入力され、インバータ１１〜１３によって増幅されて、発振動作が行われる。また、反転制御信号がローレベルのときには、ＮチャネルＭＯＳトランジスタ５がオフ状態となるので、インバータ１３の出力端子と電源電位ＶＳＳとの間が切断されて、インバータ１３の出力信号が外部回路に供給される。
【００２９】
一方、反転制御信号がハイレベルのときには、ＰチャネルＭＯＳトランジスタ４１〜４３がオフ状態となり、ＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースが電源電位ＶＤＤから切り離されるので、インバータ１１〜１３が動作しない。その結果、発振回路は発振動作を停止する。さらに、反転制御信号がハイレベルのときには、動作を停止しているインバータ１３の出力信号が不定となるので、ＮチャネルＭＯＳトランジスタ５をオン状態として、インバータ１３の出力端子を電源電位ＶＳＳに接続する。これにより、出力信号をローレベルの信号に固定して、外部回路における誤動作を防止することができる。
【００３０】
次に、本発明の第２の実施形態に係る発振回路の変形例について説明する。
図４に、本発明の第２の実施形態に係る発振回路の変形例の構成を示す。図３に示す第２の実施形態に係る発振回路においては、インバータ１１〜１３のＰチャネルＭＯＳトランジスタ１１ａ〜１３ａと電源電位ＶＤＤとの間にＰチャネルＭＯＳトランジスタ４１〜４３をそれぞれ接続しているが、この変形例においては、図４に示すように、ＰチャネルＭＯＳトランジスタ１１ａ〜１３ａと電源電位ＶＤＤとの間に、１つの共通のＰチャネルＭＯＳトランジスタ４０を接続している。
【００３１】
また、図３に示す第２の実施形態に係る発振回路においては、水晶振動子１の第１の端子と第２の端子との間に帰還抵抗２０を接続しているが、この変形例においては、図４に示すように、インバータ１１〜１３の入力端子と出力端子との間に帰還抵抗２１〜２３をそれぞれ接続している。
【００３２】
次に、本発明の第３の実施形態について説明する。
図５は、本発明の第３の実施形態に係る発振回路の構成を示す図である。図５に示すように、この発振回路は、第１の端子及び第２の端子を有する水晶振動子１と、水晶振動子１の第１の端子と第２の端子との間に直列に接続された複数のインバータ１１〜１３と、インバータ１１〜１３と電源電位ＶＳＳ（本実施形態においては接地電位とする）との間にそれぞれ接続されたＮチャネルＭＯＳトランジスタ３１〜３３と、インバータ１１〜１３と電源電位ＶＤＤとの間にそれぞれ接続されたＰチャネルＭＯＳトランジスタ４１〜４３とを含んでいる。
【００３３】
なお、インバータと電源電位ＶＳＳとの間に接続されるトランジスタは、トランジスタ３１〜３３の内のいずれか１つでも良いし、２つでも良い。また、インバータと電源電位ＶＤＤとの間に接続されるトランジスタは、トランジスタ４１〜４３の内のいずれか１つでも良いし、２つでも良い。
【００３４】
あるいは、ＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂと電源電位ＶＳＳとの間に、１つの共通のＮチャネルＭＯＳトランジスタを接続しても良いし、ＰチャネルＭＯＳトランジスタ１１ａ〜１３ａと電源電位ＶＤＤとの間に、１つの共通のＰチャネルＭＯＳトランジスタを接続しても良い。
【００３５】
さらに、この発振回路は、水晶振動子１の第１の端子と第２の端子との間に接続されて少なくとも直流信号を帰還する帰還素子としての帰還抵抗２０と、水晶振動子１の第１の端子と基準電位（本実施形態においては接地電位とする）との間に接続されたコンデンサ２と、水晶振動子１の第２の端子と基準電位との間に接続されたコンデンサ３と、インバータ１３の出力端子と電源電位ＶＤＤとの間に接続されたＰチャネルＭＯＳトランジスタ４とを含んでいる。
【００３６】
ここで、ＮチャネルＭＯＳトランジスタ３１〜３３及びＰチャネルＭＯＳトランジスタ４のゲートには、制御信号が供給される。また、ＰチャネルＭＯＳトランジスタ４１〜４３のゲートには、負論理の反転制御信号が供給される。制御信号がハイレベルで反転制御信号がローレベルのときには、発振回路において発振動作が行われ、制御信号がローレベルで反転制御信号がハイレベルのときには、発振回路において発振動作が停止する。以上において、水晶振動子１以外の回路は、半導体集積回路に内蔵させることができる。
【００３７】
次に、本実施形態に係る発振回路の動作について説明する。
制御信号がハイレベルで反転制御信号がローレベルのときには、ＮチャネルＭＯＳトランジスタ３１〜３３がオン状態となり、ＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂのソースが電源電位ＶＳＳに接続される。また、ＰチャネルＭＯＳトランジスタ４１〜４３がオン状態となり、ＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースが電源電位ＶＤＤに接続される。これにより、インバータ１１〜１３が動作する。インバータ１３の出力信号は、水晶振動子１等により所定の位相回転を与えられてインバータ１１に入力され、インバータ１１〜１３によって増幅されて、発振動作が行われる。また、制御信号がハイレベルのときには、ＰチャネルＭＯＳトランジスタ４がオフ状態となるので、インバータ１３の出力端子と電源電位ＶＤＤとの間が切断されて、インバータ１３の出力信号が外部回路に供給される。
【００３８】
一方、制御信号がローレベルで反転制御信号がハイレベルのときには、ＮチャネルＭＯＳトランジスタ３１〜３３がオフ状態となり、ＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂのソースが電源電位ＶＳＳから切り離される。また、ＰチャネルＭＯＳトランジスタ４１〜４３がオフ状態となり、ＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースが電源電位ＶＤＤから切り離される。これにより、インバータ１１〜１３が動作しない。その結果、発振回路は発振動作を停止する。さらに、制御信号がローレベルのときには、動作を停止しているインバータ１３の出力信号が不定となるので、ＰチャネルＭＯＳトランジスタ４をオン状態として、インバータ１３の出力端子を電源電位ＶＤＤに接続する。これにより、出力信号をハイレベルの信号に固定して、外部回路における誤動作を防止することができる。
【００３９】
以上の実施形態によれば、発振回路における発振動作を完全に停止するので、無駄な電力消費やノイズの発生を防止することができる。また、発振停止時には、電源電位ＶＤＤと電源電位ＶＳＳとの間の電源経路を切断するので、低消費電力のスタイバイを可能としている。
【産業上の利用可能性】
【００４０】
本発明は、水晶振動子、ＳＡＷ振動子、セラミック振動子等の発振素子を用いた発振回路や、そのような発振回路を実現するための半導体集積回路において利用することが可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施形態に係る発振回路の構成を示す図。
【図２】本発明の第１の実施形態に係る発振回路の変形例の構成を示す図。
【図３】本発明の第２の実施形態に係る発振回路の構成を示す図。
【図４】本発明の第２の実施形態に係る発振回路の変形例の構成を示す図。
【図５】本発明の第３の実施形態に係る発振回路の構成を示す図。
【図６】水晶振動子を用いた従来の発振回路の構成を示す図。
【図７】発振動作を制御できる従来の発振回路の構成を示す図。
【図８】多段構成の従来の発振回路の構成を示す図。
【図９】発振を制御できる多段構成の発振回路の構成を示す図。
【符号の説明】
【００４２】
１  水晶振動子、  ２、３  コンデンサ、  ４、１１ａ〜１３ａ、４０〜４３  ＰチャネルＭＯＳトランジスタ、  ５、１１ｂ〜１３ｂ、３０〜３３  ＮチャネルＭＯＳトランジスタ、  １１〜１３  インバータ、  ２０〜２３  帰還抵抗
【図１】
2005079648.tif 000003
【図２】
2005079648.tif 000004
【図３】
2005079648.tif 000005
【図４】
2005079648.tif 000006
【図５】
2005079648.tif 000007
【図６】
2005079648.tif 000008
【図７】
2005079648.tif 000009
【図８】
2005079648.tif 000010
【図９】
2005079648.tif 000011