(57)【要約】【課題】  本発明の目的は、スタックドタイプの半導体装置の生産性を向上させることにある。【解決手段】  複数の配線パターン１２が形成された基板１０に、複数の第１の半導体チップ２０を相互にオーバーラップしないように搭載し、それぞれの第１の半導体チップ２０といずれかの配線パターン１２とを電気的に接続する。電気的に接続されてなるいずれかの第１の半導体チップ２０といずれかの配線パターン１２をそれぞれが含む複数の実装体２８について、電気的検査を行う。電気的検査に不合格の全ての実装体２８を除いて、電気的検査に合格したいずれかの実装体２８が有する第１の半導体チップ２０に、第２の半導体チップ３０を積み重ねる。その後、基板１０を、それぞれの配線パターン１２を分割するように切断する。【選択図】        図３
2005123463.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）複数の配線パターンが形成された基板に、複数の第１の半導体チップを相互にオーバーラップしないように搭載し、それぞれの前記第１の半導体チップといずれかの前記配線パターンとを電気的に接続すること、
（ｂ）電気的に接続されてなるいずれかの前記第１の半導体チップといずれかの前記配線パターンをそれぞれが含む複数の実装体について、電気的検査を行うこと、
（ｃ）前記電気的検査に不合格の全ての前記実装体を除いて、前記電気的検査に合格したいずれかの前記実装体が有する前記第１の半導体チップに、第２の半導体チップを積み重ねること、及び、その後、
（ｄ）前記基板を、それぞれの前記配線パターンを分割するように切断すること、
を含み、
前記（ｂ）工程の前記電気的検査は、それぞれの前記配線パターンについての検査と、それぞれの前記第１の半導体チップについての検査と、それぞれの前記第１の半導体チップといずれかの前記配線パターンの電気的接続状態についての検査と、を含み、全ての前記検査に合格したときに前記電気的検査に合格とされ、少なくとも１つの前記検査に不合格であれば前記電気的検査に不合格とされる半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ａ）工程前に、前記複数の配線パターンの外観検査が行われ、
前記（ａ）工程で、前記外観検査によって不合格となった全ての前記配線パターンを除いて、前記外観検査によって合格となったそれぞれの前記配線パターンにいずれかの前記第１の半導体チップを電気的に接続する半導体装置の製造方法。
【請求項３】
請求項１又は請求項２記載の半導体装置の製造方法において、
前記（ｃ）工程で、前記第２の半導体チップといずれかの前記配線パターンを電気的に接続し、
前記（ｃ）工程後であって前記（ｄ）工程前に、電気的に接続されてなる前記第２の半導体チップといずれかの前記配線パターンとについて、第２の電気的検査を行うことをさらに含み、
前記第２の電気的検査は、前記第２の半導体チップについての検査と、前記第２の半導体チップといずれかの前記配線パターンの電気的接続状態についての検査と、を含み、全ての前記検査に合格したときに前記第２の電気的検査に合格とされ、少なくとも１つの前記検査に不合格であれば前記第２の電気的検査に不合格とされる半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記（ｄ）工程前に、前記第２の電気的検査に不合格になった全ての前記第２の半導体チップを除いて、前記第２の電気的検査に合格になった前記第２の半導体チップとその下のいずれかの前記第１の半導体チップとの間に樹脂を設けることをさらに含む半導体装置の製造方法。
【請求項５】
請求項３又は請求項４記載の半導体装置の製造方法において、
前記（ｄ）工程前に、前記第２の電気的検査に不合格になった全ての前記第２の半導体チップ及びその下のいずれかの前記第１の半導体チップとオーバーラップする領域を除いて、前記第２の電気的検査に合格になった前記第２の半導体チップ及びその下のいずれかの前記第１の半導体チップとオーバーラップするように、前記基板に外部端子を設けることをさらに含む半導体装置の製造方法。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記（ｃ）工程で、前記第２の半導体チップを、予めパッケージされた状態でいずれかの前記第１の半導体チップに積み重ねる半導体装置の製造方法。
【請求項７】
請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
それぞれの前記第１の半導体チップは、電極を有し、
前記（ａ）工程で、前記第１の半導体チップを、前記電極が前記配線パターンに対向するように搭載する半導体装置の製造方法。
【請求項８】
請求項１から請求項７のいずれかに記載の方法によって製造されてなる半導体装置。
【請求項９】
請求項８記載の半導体装置が実装されてなる回路基板。
【請求項１０】
請求項８記載の半導体装置を有する電子機器。
【請求項１１】
複数の配線パターンが形成された基板と、
前記基板に、相互にオーバーラップしないように搭載された複数の第１の半導体チップと、
複数の第２の半導体チップと、
を有し、
それぞれの前記第１の半導体チップは、いずれかの前記配線パターンに電気的に接続され、
電気的に接続されてなるいずれかの前記第１の半導体チップといずれかの前記配線パターンとをそれぞれが含む複数の実装体について行った電気的検査に不合格の全ての前記実装体を除いて、前記電気的検査に合格したいずれかの前記実装体が有する前記第１の半導体チップに、それぞれの前記第２の半導体チップが積み重ねられ、
前記電気的検査は、それぞれの前記配線パターンについての検査と、それぞれの前記第１の半導体チップについての検査と、それぞれの前記第１の半導体チップといずれかの前記配線パターンの電気的接続状態についての検査と、を含み、全ての前記検査に合格したときに前記電気的検査に合格とされ、少なくとも１つの前記検査に不合格であれば前記電気的検査に不合格とされる半導体装置モジュール。
【請求項１２】
請求項１１記載の半導体装置モジュールにおいて、
それぞれの前記第１の半導体チップは、外観検査に不合格となった全ての前記配線パターンを除き、前記外観検査に合格したいずれかの前記配線パターンと電気的に接続されてなる半導体装置モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器に関する。
【背景技術】
【０００２】
積み重ねられた複数の半導体チップを有するスタックドタイプの半導体装置が開発されている。従来のスタックドタイプの半導体装置は、個々の半導体チップを積み重ねて製造していたので、生産性が良くないという問題があった。
【特許文献１】特開平６−１３５４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、スタックドタイプの半導体装置の生産性を向上させることにある。
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置の製造方法は、（ａ）複数の配線パターンが形成された基板に、複数の第１の半導体チップを相互にオーバーラップしないように搭載し、それぞれの前記第１の半導体チップといずれかの前記配線パターンとを電気的に接続すること、
（ｂ）電気的に接続されてなるいずれかの前記第１の半導体チップといずれかの前記配線パターンをそれぞれが含む複数の実装体について、電気的検査を行うこと、
（ｃ）前記電気的検査に不合格の全ての前記実装体を除いて、前記電気的検査に合格したいずれかの前記実装体が有する前記第１の半導体チップに、第２の半導体チップを積み重ねること、及び、その後、
（ｄ）前記基板を、それぞれの前記配線パターンを分割するように切断すること、
を含み、
前記（ｂ）工程の前記電気的検査は、それぞれの前記配線パターンについての検査と、それぞれの前記第１の半導体チップについての検査と、それぞれの前記第１の半導体チップといずれかの前記配線パターンの電気的接続状態についての検査と、を含み、全ての前記検査に合格したときに前記電気的検査に合格とされ、少なくとも１つの前記検査に不合格であれば前記電気的検査に不合格とされる。本発明によれば、不合格の実装体が有する第１の半導体チップには第２の半導体チップを積み重ねないので、第２の半導体チップが無駄にならない。したがって、スタックドタイプの半導体装置の生産性が向上する。
（２）この半導体装置の製造方法において、
前記（ａ）工程前に、前記複数の配線パターンの外観検査が行われ、
前記（ａ）工程で、前記外観検査によって不合格となった全ての前記配線パターンを除いて、前記外観検査によって合格となったそれぞれの前記配線パターンにいずれかの前記第１の半導体チップを電気的に接続してもよい。
（３）この半導体装置の製造方法において、
前記（ｃ）工程で、前記第２の半導体チップといずれかの前記配線パターンを電気的に接続し、
前記（ｃ）工程後であって前記（ｄ）工程前に、電気的に接続されてなる前記第２の半導体チップといずれかの前記配線パターンとについて、第２の電気的検査を行うことをさらに含み、
前記第２の電気的検査は、前記第２の半導体チップについての検査と、前記第２の半導体チップといずれかの前記配線パターンの電気的接続状態についての検査と、を含み、全ての前記検査に合格したときに前記第２の電気的検査に合格とされ、少なくとも１つの前記検査に不合格であれば前記第２の電気的検査に不合格とされてもよい。
（４）この半導体装置の製造方法は、
前記（ｄ）工程前に、前記第２の電気的検査に不合格になった全ての前記第２の半導体チップを除いて、前記第２の電気的検査に合格になった前記第２の半導体チップとその下のいずれかの前記第１の半導体チップとの間に樹脂を設けることをさらに含んでもよい。
（５）この半導体装置の製造方法は、
前記（ｄ）工程前に、前記第２の電気的検査に不合格になった全ての前記第２の半導体チップ及びその下のいずれかの前記第１の半導体チップとオーバーラップする領域を除いて、前記第２の電気的検査に合格になった前記第２の半導体チップ及びその下のいずれかの前記第１の半導体チップとオーバーラップするように、前記基板に外部端子を設けることをさらに含んでもよい。
（６）この半導体装置の製造方法において、
前記（ｃ）工程で、前記第２の半導体チップを、予めパッケージされた状態でいずれかの前記第１の半導体チップに積み重ねてもよい。
（７）この半導体装置の製造方法において、
それぞれの前記第１の半導体チップは、電極を有し、
前記（ａ）工程で、前記第１の半導体チップを、前記電極が前記配線パターンに対向するように搭載してもよい。
（８）本発明に係る半導体装置は、上記方法によって製造されてなる。
（９）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（１０）本発明に係る電子機器は、上記半導体装置を有する。
（１１）本発明に係る半導体装置モジュールは、複数の配線パターンが形成された基板と、
前記基板に、相互にオーバーラップしないように搭載された複数の第１の半導体チップと、
複数の第２の半導体チップと、
を有し、
それぞれの前記第１の半導体チップは、いずれかの前記配線パターンに電気的に接続され、
電気的に接続されてなるいずれかの前記第１の半導体チップといずれかの前記配線パターンとをそれぞれが含む複数の実装体について行った電気的検査に不合格の全ての前記実装体を除いて、前記電気的検査に合格したいずれかの前記実装体が有する前記第１の半導体チップに、それぞれの前記第２の半導体チップが積み重ねられ、
前記電気的検査は、それぞれの前記配線パターンについての検査と、それぞれの前記第１の半導体チップについての検査と、それぞれの前記第１の半導体チップといずれかの前記配線パターンの電気的接続状態についての検査と、を含み、全ての前記検査に合格したときに前記電気的検査に合格とされ、少なくとも１つの前記検査に不合格であれば前記電気的検査に不合格とされる。本発明によれば、不合格の実装体が有する第１の半導体チップには第２の半導体チップが積み重ねられないので、第２の半導体チップが無駄にならない。したがって、スタックドタイプの半導体装置の生産性が向上する。
（１２）この半導体装置モジュールにおいて、
それぞれの前記第１の半導体チップは、外観検査に不合格となった全ての前記配線パターンを除き、前記外観検査に合格したいずれかの前記配線パターンと電気的に接続されていてもよい。
【発明を実施するための最良の形態】
【０００５】
以下、本発明の実施の形態を、図面を参照して説明する。図１（Ａ）は、本発明の実施の形態に係る半導体装置の製造方法で使用する基板を説明する平面図である。図１（Ｂ）は、図１（Ａ）に示す基板のIB−IB線断面の一部拡大図である。
【０００６】
本実施の形態では、基板１０を使用する。１つの基板１０は、複数の半導体装置を製造するためのものである。基板１０は、プレートであってもよい。基板１０は矩形をなしていてもよい。基板１０は、ポリイミド樹脂などの樹脂で形成されていてもよいし、樹脂などの有機材料及び無機材料の混合材料で形成されてもよいし、切断可能であれば金属基板やセラミック基板であってもよい。
【０００７】
基板１０には、複数の配線パターン１２が形成されている。それぞれの配線パターン１２は、基板１０の、個々の半導体装置のインターポーザとなる部分に形成されている。配線パターン１２は、複数点を電気的に接続する配線と、他の部品との電気的な接続部となるランドを有していてもよい。配線パターン１２は、基板１０の少なくとも一方の面に形成されている。配線パターン１２は、図示しないスルーホールを通して電気的に接続されるように、基板１０の両面に形成してもよい。
【０００８】
本実施の形態では、配線パターン１２の外観検査を行う。詳しくは、配線パターン１２が、設計の通りであるか、断線やショートがないかを外観によって検査する。外観検査は、目視で行ってもよいし、顕微鏡を使用してもよいし、カメラ及びモニタを使用して行ってもよい。
【０００９】
自動検査機を使用して自動的に検査結果を出してもよい。例えば、配線パターン１２の正常形状を基準パターンとして予めメモリに記憶しておき、検査対象の配線パターン１２をカメラで撮像して得られた試料パターンを、基準パターンと比較する。詳しくは、試料パターンのデータが、基準パターンのデータには含まれないデータを含むかどうか、演算部において演算する。そして、試料パターンのデータが、基準パターンのデータには含まれないデータを含む場合（例えば試料パターンの一部が基準パターンからはみ出す場合）、配線パターン１２が設計の通りでないこと（例えばショートが生じていること）が検出される。
【００１０】
このプロセスに加えて又はこのプロセスを行わずに、配線パターン１２の正常形状のネガ形状をネガ基準パターンとして予めメモリに記憶しておき、検査対象の配線パターン１２をカメラで撮像して得られた試料パターンのネガ形状を、演算部においてネガ試料パターンとして生成する。そして、ネガ試料パターンとネガ基準パターンを比較する。詳しくは、ネガ試料パターンのデータが、ネガ基準パターンのデータには含まれないデータを含むかどうか、演算部において演算する。そして、ネガ試料パターンのデータが、ネガ基準パターンのデータには含まれないデータを含む場合（例えばネガ試料パターンの一部がネガ基準パターンからはみ出す場合）、配線パターン１２が設計の通りでないことが検出される。この場合、ネガ試料パターンの、ネガ基準パターンには存在しない部分は、配線パターン１２において欠けている部分（例えば断線している部分）である。したがって、配線パターン１２が断線していることを検出することができる。
【００１１】
さらに、配線パターン１２の電気的検査を行ってもよい。電気的検査は、配線パターン１２の導通検査及び絶縁（抵抗）検査の少なくとも一方を含んでもよい。導通検査では、配線パターン１２の２つの部分（例えば端部）にプローブを接触させて導通の有無を測定してもよい。絶縁（抵抗）検査では、設計上絶縁された２つの部分にプローブを接触させて、絶縁の有無（抵抗値）を測定してもよい。導通した部分にも電気的抵抗があり、絶縁された部分にもわずかに電流が流れる場合があるので、予め決められた値を境に、導通か絶縁かを判定する。
【００１２】
図１（Ａ）に示すように、外観検査（必要で有ればさらに電気的検査）に不合格となった配線パターン１２を示すようにマーク１４を付けてもよい。
【００１３】
図２（Ａ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する平面図である。図２（Ｂ）は、図２（Ａ）に示したもののIIB−IIB線断面の一部拡大図である。
【００１４】
本実施の形態では、第１の半導体チップ２０を使用する。第１の半導体チップ２０には、集積回路２２が形成されている。第１の半導体チップ２０は、１つ又は複数の電極２４を有する。電極２４は、パッドとその上に形成されたバンプを含んでもよい。第１の半導体チップ２０の集積回路２２が形成された面に、電極２４が形成されていてもよい。第１の半導体チップ２０は、ベアチップであってもよい。
【００１５】
基板１０に、複数の第１の半導体チップ２０を搭載する。第１の半導体チップ２０は、電極２４が配線パターン１２に対向するように搭載してもよい。複数の第１の半導体チップ２０は、相互にオーバーラップしないように配列する。それぞれの第１の半導体チップ２０は、いずれかの配線パターン１２が形成された領域内に配置する。第１の半導体チップ２０は、外観検査（必要で有ればさらに電気的検査）によって不合格となった全ての配線パターン１２（例えば、マーク１４で示す）が形成された領域内には配置しない。すなわち、第１の半導体チップ２０は、外観検査（必要で有ればさらに電気的検査）によって合格となったそれぞれの配線パターン１２が形成された領域内に配置する。
【００１６】
それぞれの第１の半導体チップ２０は、いずれかの配線パターン１２と電気的に接続する。第１の半導体チップ２０は、外観検査（必要で有ればさらに電気的検査）によって不合格となった全ての配線パターン１２（例えば、マーク１４で示す）とは電気的に接続しない。すなわち、第１の半導体チップ２０は、外観検査（必要で有ればさらに電気的検査）によって合格となったそれぞれの配線パターン１２と電気的に接続する。
【００１７】
第１の半導体チップ２０と基板１０とは接着剤２６によって接着してもよい。接着剤２６は、樹脂であってもよい。接着剤２６は、エネルギー硬化性（熱硬化性又は紫外線硬化性など）であってもよい。接着剤２６は、電気的に絶縁性であってもよい。
【００１８】
第１の半導体チップ２０は、基板１０にフェースダウンボンディングされていてもよい。その場合、第１の半導体チップ２０の電極２４と配線パターン１２とを対向させて、両者を電気的に接続してもよい。接着剤２６が異方性導電材料（異方性導電膜又は異方性導電ペースト等）であれば、導電粒子によって電気的な接続を図ることができる。接着剤２６が絶縁性接着剤であれば、その収縮力を利用して電極２４と配線パターン１２とを圧接させてもよい。あるいは、電極２４と配線パターン１２とを金属接合してもよい。変形例として、第１の半導体チップ２０を基板１０にフェースアップボンディング（電極２４が形成された面が基板１０とは反対を向くようにボンディング）して、電気的接続にワイヤを使用してもよい。
【００１９】
次に、電気的に接続されてなるそれぞれの第１の半導体チップ２０といずれかの配線パターン１２をそれぞれが含む複数の実装体２８について、電気的検査を行う。電気的検査は、それぞれの配線パターン１２についての検査を含んでもよく、それぞれの第１の半導体チップ２０についての検査を含んでもよく、それぞれの第１の半導体チップ２０といずれかの配線パターン１２の電気的接続状態についての検査を含んでもよい。
【００２０】
電気的検査のそれぞれの検査は、導通検査、絶縁（抵抗）検査及び特性検査の少なくとも１つを含んでもよい。導通検査では、２つの部分（例えば端部）にプローブを接触させて導通の有無を測定してもよい。絶縁（抵抗）検査では、設計上絶縁された２つの部分にプローブを接触させて、絶縁の有無（抵抗値）を測定してもよい。導通した部分にも電気的抵抗があり、絶縁された部分にもわずかに電流が流れる場合があるので、予め決められた値を境に、導通か絶縁かを判定する。特性検査は、例えば第１の半導体チップ２０について行われ、集積回路２２が設計上の特性を有するかどうかを検査する。
【００２１】
全ての検査に合格したときに電気的検査に合格とされ、少なくとも１つの検査に不合格であれば電気的検査（以下、第１の電気的検査ともいう。）に不合格とされる。不合格とされた実装体２８を示すようにマーク１６を付けてもよい。
【００２２】
図３（Ａ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する平面図である。図３（Ｂ）は、図３（Ａ）に示したもののIIIB−IIIB線断面の一部拡大図である。
【００２３】
本実施の形態では、第１の半導体チップ２０に、１つ又は複数の第２の半導体チップ３０を積み重ねる。第２の半導体チップ３０には、集積回路３２が形成されている。図３（Ａ）に示す例では、複数の第２の半導体チップ３０を相互にオーバーラップしないように配列する。第２の半導体チップ３０は、電気的検査に不合格のそれぞれの実装体２８が有する第１の半導体チップ２０には積み重ねない。第２の半導体チップ３０は、電気的検査に合格したいずれかの実装体２８が有する第１の半導体チップ２０に積み重ねる。本実施の形態によれば、不合格の実装体２８が有する第１の半導体チップ２０には第２の半導体チップ３０を積み重ねないので、第２の半導体チップ３０が無駄にならない。したがって、スタックドタイプの半導体装置の生産性が向上する。
【００２４】
第２の半導体チップ３０は、予めパッケージされた状態でいずれかの第１の半導体チップ２０に積み重ねてもよい。例えば、第２の半導体チップ３０は、第２の基板３４に搭載されていてもよい。第２の基板３４には、基板１０についての説明が該当する。さらに、第２の基板３４は、基板１０と同じ材料で形成してもよいし、同じ厚みで形成してもよいし、同じ熱膨張率を有していてもよい。あるいは、第２の基板３４は、基板１０と異なる材料で形成してもよいし、異なる厚みで形成してもよい。また、基板１０及び第２の基板３４は、いずれか一方が他方よりも熱膨張率が大きくてもよい。なお、熱膨張率は、加熱時の膨張率であるとともに、冷却時の収縮率でもある。第２の基板３４には、第２の配線パターン３６が形成されている。第２の配線パターン３６には、配線パターン１２についての説明が該当する。第２の半導体チップ３０は、図示しない接着剤によって第２の基板３４に接着されていてもよい。
【００２５】
第２の半導体チップ３０は、第２の配線パターン３６に電気的に接続されていてもよい。第２の半導体チップ３０を第２の基板３４にフェースアップボンディング（電極３８が上を向くようにボンディング）してもよい。その場合、第２の半導体チップ３０の電極３８及び第２の配線パターン３６にワイヤ４０をボンディングしてもよい。変形例として、第２の半導体チップ３０を、第２の基板３４にフェースダウンボンディングしてもよい。その電気的接続には、第１の半導体チップ２０についての内容を適用することができる。
【００２６】
また、第２の半導体チップ３０が封止部４２によって封止されていてもよい。封止部４２は、電気的接続部（例えばワイヤ４０）を封止していてもよい。封止部４２は、第２の基板３４に設けられている。封止部４２は、トランスファーモールドによって形成してもよい。封止部４２は、後述する複数のコンタクト部４４とオーバーラップするように形成されてもよい。封止部４２は、樹脂（例えばモールド樹脂）で形成してもよい。封止部４２は、基板１０よりも熱膨張率が小さくてもよいし、第２の基板３４よりも熱膨張率が小さくてもよい。熱膨張率を小さくするために、封止部４２はシリカを含有していてもよい。基板１０及び第２の基板３４の熱膨張率が、それぞれ単体としては同じであっても、封止部４２が設けられることで、第２の基板３４の熱膨張率が、基板１０よりも小さくなってもよい。
【００２７】
それぞれの第２の半導体チップ３０がパッケージ化されている場合、隣同士の第２の基板３４又は封止部４２を、隙間をあけて相互にオーバーラップしないように配置する。第２の基板３４の一部（図３（Ａ）に示す例では第１の半導体チップ２０を２つの角部を含むように３方向から囲む端部であるが、変形例としては１方向又は２方向から囲む端部）を、基板１０の一部（第１の半導体チップ２０が搭載された領域を除く部分）の上方にオーバーラップするように配置してもよい。第２の基板３４の一部（図３（Ａ）に示す例では角部を除く端部であるが、変形例としては角部）を、第１の半導体チップ２０の一部（図３（Ａ）に示す例では２つの角部を一体化した部分であるが、変形例としては３つの角部を一体化した部分又は１つの角部）の上方にオーバーラップするように配置してもよい。第２の基板３４の全体を、基板１０の一部及び第１の半導体チップ２０の一部の上方にオーバーラップするように配置してもよい。
【００２８】
基板１０の第１の半導体チップ２０が搭載された側に、第２の基板３４が積み重ねられてもよい。第２の基板３４の第２の半導体チップ３０が搭載された側を、基板１０の第１の半導体チップ２０とは反対側に配置してもよい。
【００２９】
本実施の形態では、第２の半導体チップ３０と、基板１０に形成されたいずれかの配線パターン１２を電気的に接続する。例えば、基板１０及び第２の基板３４の間に、複数のコンタクト部４４を設けてもよい。例えば、配線パターン１２の一部（例えばランド）と、第２の配線パターン３６の一部（例えばランド）が相互に対向しており、この対向する部分間にコンタクト部４４を設けてもよい。コンタクト部４４は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。軟ろうとして、鉛を含まないハンダ（以下、鉛フリーハンダという。）を使用してもよい。鉛フリーハンダとして、スズー銀（Ｓｎ―Ａｇ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金を使用してもよいし、これらの合金に、さらに銀、ビスマス、亜鉛、銅のうち少なくとも１つを添加してもよい。これらの材料をリフロー工程で溶融させてコンタクト部４４を形成してもよい。コンタクト部４４は、配線パターン１２及び第２の配線パターン３６を電気的に接続するので、第２の配線パターン３６を介して、第２の半導体チップ３０と配線パターン１２を電気的に接続することができる。
【００３０】
本実施の形態では、電気的に接続されてなる第２の半導体チップ３０といずれかの配線パターン１２について、第２の電気的検査を行うことをさらに含んでもよい。第２の電気的検査は、第２の半導体チップ３０についての検査を含んでもよく、第２の半導体チップ３０といずれかの配線パターン１２の電気的接続状態についての検査を含んでもよい。第２の電気的検査で、上述した第１の電気的検査を再度行ってもよい。
【００３１】
第２の電気的検査のそれぞれの検査は、導通検査、絶縁（抵抗）検査及び特性検査の少なくとも１つを含んでもよい。導通検査では、２つの部分（例えば端部）にプローブを接触させて導通の有無を測定してもよい。絶縁（抵抗）検査では、設計上絶縁された２つの部分にプローブを接触させて、絶縁の有無（抵抗値）を測定してもよい。導通した部分にも電気的抵抗があり、絶縁された部分にもわずかに電流が流れる場合があるので、予め決められた値を境に、導通か絶縁かを判定する。特性検査は、例えば第２の半導体チップ３０について行われ、集積回路３２が設計上の特性を有するかどうかを検査する。
【００３２】
全ての検査に合格したときに第２の電気的検査に合格とされ、少なくとも１つの検査に不合格であれば第２の電気的検査に不合格とされる。不合格とされた場合には、不合格を示すようにマーク１８を付けてもよい。
【００３３】
図４（Ａ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する平面図である。図４（Ｂ）は、図４（Ａ）に示したもののIVB−IVB線断面の一部拡大図である。
【００３４】
本実施の形態では、第２の電気的検査に不合格になった全ての第２の半導体チップ３０を除いて、第２の電気的検査に合格になった第２の半導体チップ３０とその下のいずれかの第１の半導体チップ２０との間に樹脂（例えばエポキシ樹脂）４６を設けることをさらに含んでもよい。詳しくは、樹脂４６は、基板１０と第２の基板３４の間と、第１の半導体チップ２０と第２の基板３４の間に設ける。樹脂４６は、複数の第２の半導体チップ３０（又は封止部４２）の隣同士の隙間（第１の半導体チップ２０上の隙間）から注入してもよい。こうすることで、樹脂４６は、第１の半導体チップ２０上の隙間から第２の半導体チップ３０（又は封止部４２）の方向に進行する。すなわち、樹脂４６が複数の方向に進行するので、注入作業を短時間で完了させることができる。
【００３５】
樹脂４６は、基板１０及び第２の基板３４の対向面と、第２の基板３４と第１の半導体チップ２０との対向面と、に接着させてもよい。樹脂４６は、複数の封止部４２の間の隙間に入り込ませてもよい。その場合、樹脂４６は、第２の基板３４の端面のみに接触（又は接着）させてもよいし、第２の基板３４及び封止部４２の端面に接触（又は接着）させてもよい。
【００３６】
樹脂４６によって、基板１０及び第２の基板３４が接合されるので、コンタクト部４４の補強することができる。樹脂４６は、コンタクト部４４を囲むように設けてもよい。これによれば、樹脂４６によって囲まれたコンタクト部４４は、熱で溶融されても流出しないようになる。
【００３７】
樹脂４６を設けた後に、第３の電気的検査を行ってもよい。第３の電気的検査は、第１及び第２の電気的検査の少なくとも一方の内容を含んでもよい。第３の電気的検査は、さらに、コンタクト部４４の配線パターン１２及び第２の配線パターン３６との電気的接続状態についての検査を含んでもよい。
【００３８】
全ての検査に合格したときに第３の電気的検査に合格とされ、少なくとも１つの検査に不合格であれば第３の電気的検査に不合格とされる。不合格とされた場合には、不合格を示すようにマーク４８を付けてもよい。
【００３９】
図５（Ａ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する平面図である。図５（Ｂ）は、図５（Ａ）に示したもののVB−VB線断面の一部拡大図である。
【００４０】
半導体装置の製造方法は、複数の外部端子（例えばハンダボール）５０を設けることを含んでもよい。外部端子５０は、基板１０の、第１の半導体チップ２０が搭載された面とは反対側に設ける。外部端子５０は、配線パターン１２の一部となるランド上に設けてもよい。外部端子５０は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。軟ろうとして、上述した鉛フリーハンダを使用してもよい。
【００４１】
外部端子５０は、第２の電気的検査に不合格になった全ての第２の半導体チップ３０及びその下のいずれかの第１の半導体チップ２０とオーバーラップする領域を除いて設けてもよい。外部端子５０は、第２の電気的検査に合格になった第２の半導体チップ３０及びその下のいずれかの第１の半導体チップ２０とオーバーラップするように設けてもよい。
【００４２】
図５（Ａ）及び図５（Ｂ）は、本発明の実施の形態に係る半導体装置モジュールを説明する図でもある。半導体装置モジュールは、複数の配線パターン１２が形成された基板１０を有する。半導体装置モジュールは、基板１０に、相互にオーバーラップしないように搭載された複数の第１の半導体チップ２０を有する。半導体装置モジュールは、複数の第２の半導体チップ３０を有する。それぞれの第１の半導体チップ２０は、いずれかの配線パターン１２に電気的に接続されている。それぞれの第１の半導体チップ２０は、外観検査に不合格となった全ての配線パターン１２を除き、外観検査に合格したいずれかの配線パターン１２と電気的に接続されていてもよい。
【００４３】
電気的に接続されてなるいずれかの第１の半導体チップ２０といずれかの配線パターン１２とをそれぞれが含む複数の実装体２８について行った電気的検査に不合格の全ての実装体２８を除いて、電気的検査に合格したいずれかの実装体２８が有する第１の半導体チップ２０に、それぞれの第２の半導体チップ３０が積み重ねられている。
【００４４】
電気的検査は、それぞれの配線パターン１２についての検査と、それぞれの第１の半導体チップ２０についての検査と、それぞれの第１の半導体チップ２０といずれかの配線パターン１２の電気的接続状態についての検査と、を含んでもよい。全ての検査に合格したときに電気的検査に合格とされ、少なくとも１つの検査に不合格であれば電気的検査に不合格とされる。
【００４５】
本実施の形態に係る半導体装置の製造方法は、基板１０を切断することを含む。詳しくは、基板１０を、それぞれの配線パターン１２を分割するように切断する。以上の工程を経て、半導体装置を製造することができる。
【００４６】
図６（Ａ）は、本発明の実施の形態に係る半導体装置を示す平面図であり、図６（Ｂ）は、図６（Ａ）に示す半導体装置のVIB−VIB線断面の一部拡大図である。半導体装置は、基板６０を含む。基板６０は、上述した基板１０から切断されて得られるものである。半導体装置についてのその他の構成は、上述した製造方法から導くことができる内容を含む。
【００４７】
図７には、上述した実施の形態で説明した半導体装置１が実装された回路基板１０００が示されている。この半導体装置を有する電子機器として、図８にはノート型パーソナルコンピュータ２０００が示され、図９には携帯電話３０００が示されている。
【００４８】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
【図面の簡単な説明】
【００４９】
【図１】図１（Ａ）は、本発明の実施の形態に係る半導体装置の製造方法で使用する基板を説明する平面図であり、図１（Ｂ）は、図１（Ａ）に示す基板のIB−IB線断面の一部拡大図である。
【図２】図２（Ａ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する平面図であり、図２（Ｂ）は、図２（Ａ）に示したもののIIB−IIB線断面の一部拡大図である。
【図３】図３（Ａ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する平面図であり、図３（Ｂ）は、図３（Ａ）に示したもののIIIB−IIIB線断面の一部拡大図である。
【図４】図４（Ａ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する平面図であり、図４（Ｂ）は、図４（Ａ）に示したもののIVB−IVB線断面の一部拡大図である。
【図５】図５（Ａ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する平面図であり、図５（Ｂ）は、図５（Ａ）に示したもののVB−VB線断面の一部拡大図である。
【図６】図６（Ａ）は、本発明の実施の形態に係る半導体装置を示す平面図であり、図６（Ｂ）は、図６（Ａ）に示す半導体装置のVIB−VIB線断面の一部拡大図である。
【図７】図７は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図８】図８は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図９】図９は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
【００５０】
１０…基板  １２…配線パターン  １４…マーク  １６…マーク  １８…マーク  ２０…第１の半導体チップ  ２２…集積回路  ２４…電極  ２６…接着剤  ２８…実装体  ３０…第２の半導体チップ  ３２…集積回路  ３４…第２の基板  ３６…第２の配線パターン  ３８…電極  ４０…ワイヤ  ４２…封止部  ４４…コンタクト部  ４６…樹脂  ４８…マーク  ５０…外部端子  ６０…基板
【図１】
2005123463.tif 000003
【図２】
2005123463.tif 000004
【図３】
2005123463.tif 000005
【図４】
2005123463.tif 000006
【図５】
2005123463.tif 000007
【図６】
2005123463.tif 000008
【図７】
2005123463.tif 000009
【図８】
2005123463.tif 000010
【図９】
2005123463.tif 000011