(57)【要約】【課題】  良好なアイソレーション特性を有する半導体スイッチを提供する。【解決手段】  半導体スイッチ２は第１および第２のサブスイッチ８Ａ，８Ｂを備える。各サブスイッチ８Ａ，８Ｂは半導体基板１４Ａ，１４Ｂを備える。半導体基板の第１の主面上には、少なくとも１つの入力端子と、少なくとも１つの出力端子と、入力端子と出力端子との間の接続を切り換えるためのスイッチング部とが配置されている。第１の主面とは反対側の第２の主面上にはＧＮＤ層２６Ａ，２６Ｂが形成されている。第１のサブスイッチ８ＡのＧＮＤ層２６Ａと第２のサブスイッチ８ＢのＧＮＤ層２６Ｂとは、互いに重ねるように接続される。【選択図】図１
2005079421.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２のサブスイッチを備え、
各サブスイッチは、第１の主面およびその対向面である第２の主面を有する半導体基板と、第１の主面上に配置された少なくとも１つの入力端子と、第１の主面上に配置された少なくとも１つの出力端子と、第１の主面上に配置され入力端子と出力端子との間の接続を切り換えるためのスイッチング部と、第２の主面上に形成されたＧＮＤ層とを備え、
第１のサブスイッチのＧＮＤ層と第２のサブスイッチのＧＮＤ層とは、互いに重ねるように接続されることを特徴とする半導体スイッチ。
【請求項２】
ＧＮＤ層と接続され第１または第２のサブスイッチの半導体基板を貫通するスルーホールをさらに備えた請求項１の半導体スイッチ。
【請求項３】
第１のサブスイッチのＧＮＤ層と第２のサブスイッチのＧＮＤ層とは、第１および第２のサブスイッチのＧＮＤ層が露出するように、互いに重ねられることを特徴とする請求項１の半導体スイッチ。
【請求項４】
第１〜第４のサブスイッチを備え、
各サブスイッチは、第１の主面およびその対向面である第２の主面を有する半導体基板と、第１の主面上に配置された少なくとも１つの入力端子と、第１の主面上に配置された少なくとも１つの出力端子と、第１の主面上に配置され入力端子と出力端子との間の接続を切り換えるためのスイッチング部と、第２の主面上に形成されたＧＮＤ層とを備え、
第１のサブスイッチのＧＮＤ層と第２のサブスイッチのＧＮＤ層とは互いに重ねるように接続されるとともに、第３のサブスイッチのＧＮＤ層と第４のサブスイッチのＧＮＤ層とは互いに重ねるように接続され、
第１の主面に垂直な方向に関して第２のサブスイッチと第３のサブスイッチとが所定の間隔をあけて対向し、これらサブスイッチの間に、両面に所定の回路パターンを備えた基板が配置され、
第２のサブスイッチの入力端子および出力端子と第３のサブスイッチの入力端子および出力端子とは、それぞれ対向する回路パターンにバンプを介して接続されていることを特徴とする半導体スイッチ。
【請求項５】
第１〜第３のサブスイッチを備え、
各サブスイッチは、第１の主面およびその対向面である第２の主面を有する半導体基板と、第１の主面上に配置された少なくとも１つの入力端子と、第１の主面上に配置された少なくとも１つの出力端子と、第１の主面上に配置され入力端子と出力端子との間の接続を切り換えるためのスイッチング部と、第２の主面上に形成されたＧＮＤ層とを備え、
第１のサブスイッチのＧＮＤ層と第２のサブスイッチのＧＮＤ層とは互いに重ねるように接続され、
第１の主面に垂直な方向に関して第２のサブスイッチと第３のサブスイッチとが所定の間隔をあけて対向し、これらサブスイッチの間に、両面に所定の回路パターンを備えた基板が配置され、
第２のサブスイッチの入力端子および出力端子と第３のサブスイッチの入力端子および出力端子とは、それぞれ対向する回路パターンにバンプを介して接続されていることを特徴とする半導体スイッチ。
【請求項６】
第１〜第３のサブスイッチを備え、
各サブスイッチは、第１の主面およびその対向面である第２の主面を有する半導体基板と、第１の主面上に配置された少なくとも１つの入力端子と、第１の主面上に配置された少なくとも１つの出力端子と、第１の主面上に配置され入力端子と出力端子との間の接続を切り換えるためのスイッチング部と、第２の主面上に形成されたＧＮＤ層とを備え、
第１のサブスイッチのＧＮＤ層と第２のサブスイッチのＧＮＤ層とは互いに重ねるように接続され、
第１の主面に垂直な方向に関して第２のサブスイッチと第３のサブスイッチとが所定の間隔をあけて対向し、これらサブスイッチの間に、両面に所定の回路パターンを備えた基板が配置され、
第２のサブスイッチの入力端子および出力端子は対向する回路パターンにバンプを介して接続され、第３のサブスイッチのＧＮＤ層は対向する回路パターンに接続されていることを特徴とする半導体スイッチ。
【請求項７】
第１および第２のサブスイッチを備え、
各サブスイッチは、第１の主面およびその対向面である第２の主面を有する半導体基板と、第１の主面上に配置された少なくとも１つの入力端子と、第１の主面上に配置された少なくとも１つの出力端子と、第１の主面上に配置され入力端子と出力端子との間の接続を切り換えるためのスイッチング部とを備え、
第１および第２のサブスイッチは、第１の主面と反対側の第２の主面同士がＧＮＤ層を介して接続されるように、互いに重ねられることを特徴とする半導体スイッチ。
【請求項８】
第１および第２のサブスイッチを備え、
各サブスイッチは、第１の主面およびその対向面である第２の主面を有する半導体基板と、第１の主面上に配置された少なくとも１つの入力端子と、第１の主面上に配置された少なくとも１つの出力端子と、第１の主面上に配置され入力端子と出力端子との間の接続を切り換えるためのスイッチング部と、第２の主面上に形成されたＧＮＤ層とを備え、
第１のサブスイッチのＧＮＤ層と第２のサブスイッチのＧＮＤ層とは、導電性の基板を挟んで互いに重ねるように接続されることを特徴とする半導体スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体スイッチに関する。
【背景技術】
【０００２】
従来、複数の入力端子（Ｐｏｌｅ端子）、複数の出力端子（Ｔｈｒｏｗ端子）、および入力端子と出力端子との間の接続を切り換えるスイッチング部を半導体基板上に形成した半導体スイッチが知られている。スイッチング部は、例えば、トランジスタ、マイクロストリップ線路等の基本素子を組み合わせることにより形成される。そして、ある入力端子に入力された高周波信号は、スイッチング部を制御することにより所望の出力端子から出力される。半導体基板裏面にはＧＮＤ（接地）層が形成されており、半導体基板上のスイッチング部のＧＮＤ端子は、ＧＮＤ層と接続され基板を貫通するスルーホールのパッドに電気的に接続される。ＧＮＤ層を半導体基板裏面に設ける構成は、例えば非特許文献１に記載されている。
【非特許文献１】製品TGS8250-SCCのカタログ（Product Data Sheet）、トリクイントセミコンダクタ（TriQuint Semiconductor）社、２００１年２月８日
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述のｎ入力ｍ出力（ｎ，ｍは２以上の整数）の半導体スイッチ（ｎＰｍＴスイッチ）では、各入力端子と各出力端子の間を電気的に接続する伝送路同士を交差させる必要がある。例えば、ある入力端子と接続された入力側マイクロストリップ線路とある出力端子と接続された出力側マイクロストリップ線路を半導体基板上に形成し、入力側マイクロストリップ線路と出力側マイクロストリップ線路の間に、別の入出力端子を電気的に接続する別のマイクロストリップ線路を伸張させる。そして、入力側マイクロストリップ線路と出力側マイクロストリップ線路を接続するエアブリッジを上記別のマイクロストリップ線路を跨ぐように設ける。このように、上記従来の構成では伝送路の交差が必要となり、半導体スイッチのアイソレーション特性の低下を招いていた。
【０００４】
そこで、本発明は半導体スイッチのアイソレーション特性を確保することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る半導体スイッチは、
第１および第２のサブスイッチを備え、
各サブスイッチは、第１の主面およびその対向面である第２の主面を有する半導体基板と、第１の主面上に配置された少なくとも１つの入力端子と、第１の主面上に配置された少なくとも１つの出力端子と、第１の主面上に配置され入力端子と出力端子との間の接続を切り換えるためのスイッチング部と、第２の主面上に形成されたＧＮＤ層とを備え、
第１のサブスイッチのＧＮＤ層と第２のサブスイッチのＧＮＤ層とは、互いに重ねるように接続されることを特徴とする。
【０００６】
本願において、ＧＮＤ層同士の「接続」とは、ＧＮＤ層同士が接触していればよく、必ずしもサブスイッチ同士を適当な固定手段を介して互いに固定する必要はないことを意味する。
【発明の効果】
【０００７】
本発明に係る半導体スイッチによれば、伝送路の交差がなく、さらにサブスイッチがＧＮＤ層を間に挟んでいるのでアイソレーション特性を確保できる。
【発明を実施するための最良の形態】
【０００８】
以下、添付図面を参照して本発明に係る実施の形態を説明する。
【０００９】
実施の形態１．
図１，２は、本発明に係る半導体スイッチの実施の形態１を示し（図１は図２のＩ方向から見た図である。）、図３は、図１，２に示す半導体スイッチと外部との接続関係を模式的に示したものである。本実施形態に係る半導体スイッチ２は２入力４出力のスイッチで、リードフレームに搭載されている。半導体スイッチ２は、リードフレームの入力側の２つのリード４Ａ，４Ｂのいずれかに入力された高周波電力を上記リードフレームの出力側の４つのリード６ａ，６ｂ，６ｃ，６ｄのいずれかに選択的に出力させるものである。半導体スイッチ２は、矩形状で略同一の大きさ・構成を有する一組の１入力４出力のサブスイッチ８Ａ，８Ｂを備える。
【００１０】
サブスイッチ８Ａは、シリコン半導体基板１４Ａの表面（第１の主面）上に、１つの入力端子１０Ａ、４つの出力端子１２Ａａ，１２Ａｂ，１２Ａｃ，１２Ａｄ、および入力端子１０Ａと出力端子１２Ａａ，１２Ａｂ，１２Ａｃ，１２Ａｄとの間の接続を切り換えるスイッチング部２０Ａ（これは、例えばトランジスタやマイクロストリップ線路等を組み合わせて形成される。）とを備えている。入力端子１０Ａはワイヤ２２Ａを介してリード４Ａに接続され、出力端子１２Ａａ，１２Ａｂ，１２Ａｃ，１２Ａｄはワイヤ２４Ａａ，２４Ａｂ，２４Ａｃ，１４Ａｄを介してリード６ａ，６ｂ，６ｃ，６ｄに接続されている。半導体基板１４Ａの裏面（第２の主面）には金属から形成されたＧＮＤ層２６Ａが形成されている。ＧＮＤ層２６Ａは、半田や導電性樹脂等を用いて半導体基板１４Ａに接着される。ＧＮＤ層２６Ａは、半導体基板１４Ａを貫通するスルーホール（図示せず）に接続され、該スルーホールのパッドが半導体基板１４Ａの表面に形成されている。このパッドと半導体基板１４Ａ表面上のスイッチング部２０Ａを構成する基本素子のＧＮＤ端子とが電気的に接続されている。
【００１１】
同様に、サブスイッチ８Ｂは、シリコン半導体基板１４Ｂの主面（第１の主面）上に、１つの入力端子１０Ｂ、４つの出力端子１２Ｂａ，１２Ｂｂ，１２Ｂｃ，１２Ｂｄ、および入力端子１０Ｂと出力端子１２Ｂａ，１２Ｂｂ，１２Ｂｃ，１２Ｂｄとの間の接続を切り換えるスイッチング部２０Ｂ（これは、例えばトランジスタやマイクロストリップ線路等を組み合わせて形成される。）とを備えている。入力端子１０Ｂはワイヤ２２Ｂを介してリード４Ｂに接続され、出力端子１２Ｂａ，１２Ｂｂ，１２Ｂｃ，１２Ｂｄはワイヤ２４Ｂａ，２４Ｂｂ，２４Ｂｃ，２４Ｂｄを介してリード６ａ，６ｂ，６ｃ，６ｄに接続されている（見易さのため、図１ではワイヤ２４Ａａ〜２４Ａｃ，２４Ｂａ〜２４Ｂｃは図示が省略されている。）。半導体基板１４Ｂの裏面（第２の主面）には金属から形成されたＧＮＤ層２６Ｂが形成されている。ＧＮＤ層２６Ｂは、半導体基板１４Ｂを貫通するスルーホール（図示せず）に接続され、該スルーホールのパッドが半導体基板１４Ｂの表面に形成されている。このパッドと半導体基板１４Ｂ表面上のスイッチング部２０Ｂを構成する基本素子のＧＮＤ端子とが電気的に接続されている。
【００１２】
なお、図の例では、各サブスイッチ８Ａ，８Ｂは、長辺および短辺を有する略矩形状であるが、サブスイッチの形状は本発明を限定するものではない。また、以下では、入力端子および出力端子がそれぞれ一方の長辺側および他方の長辺側に配置しているものとして説明するが、このような構成は本発明を限定するものではない。また、リード４Ａ，４Ｂおよびリード６ａ〜６ｄに関しても、図では各リードが所定の間隔をあけて互いに平行に並んだ形態を示しているが、このような構成は本発明を限定するものではない。
【００１３】
サブスイッチ８Ａ，８Ｂの裏面を形成するＧＮＤ層２６Ａ，２６Ｂは、全面にわたって互いに物理的に接続されている。ＧＮＤ層２６Ａ，２６Ｂの接続は、例えば半田や導電性樹脂等が用いられる。また、サブスイッチ８Ａの表面上には、半導体基板１４Ａを貫通しＧＮＤ層２６Ａと接続されたスルーホールのパッド２８が形成されている。このパッド２８は、リードフレームのＧＮＤ端子３０とワイヤ３２を介して接続されており、これにより、半導体スイッチ２と外部のリードフレームのＧＮＤを共通化している。なお、サブスイッチ８Ａ表面上のスイッチング部２０ＡのＧＮＤ端子は、ＧＮＤ層２６Ａに接続するスルーホールを介さずに表面上に沿った形成した配線を介してパッド２８に直接接続してもよい。
【００１４】
図示は省略するが、半導体スイッチ２は、その実装工程において、リードフレームに搭載された後、ワイヤボンディング工程において入出力端子１０Ａ，１０Ｂ，１２Ａａ〜１２Ａｄ，１２Ｂａ〜１２Ｂｄとリード４Ａ，４Ｂ，６ａ〜６ｄとが接続される。続いて、リード４Ａ，４Ｂ，６ａ〜６ｄの一部が露出するよう樹脂封止される。
【００１５】
本実施形態に係る半導体スイッチ２では、伝送路の交差がなく、さらにサブスイッチ８Ａ，８ＢがＧＮＤ層２６Ａ，２６Ｂを間に挟んでいるのでアイソレーション特性が良好である。また、サブスイッチ８Ａ，８ＢのＧＮＤ層２６Ａ，２６Ｂは、全面にわたって互いに物理的に接続されているため、主面方向に関する半導体スイッチ２の寸法を小さくできる。また、ＧＮＤ層２６Ａ，２６Ｂと外部のＧＮＤ端子３０との接続は、半導体基板１４Ａまたは１４Ｂ表面上にＧＮＤ層２６Ａまたは２６Ｂと接続し半導体基板１４Ａまたは１４Ｂを貫通するスルーホールのパッド２８を設けることで容易に行える。
【００１６】
本実施形態では、サブスイッチ８Ａ，８Ｂの間に２つのＧＮＤ層２６Ａ，２６Ｂを設けているが、サブスイッチ８Ａ，８Ｂの間に設けるＧＮＤ層は一つでもよい（これについては、実施の形態３，４を除く以下の実施形態も同様である。）。
【００１７】
実施の形態２．
図４，５は、本発明に係る半導体スイッチの実施の形態２を示し（図４は図５のＩＶ方向から見た図である。）、図６は、図４，５に示す半導体スイッチと外部との接続関係を模式的に示したものである。以下の説明では、実施の形態１と同一または類似の構成要素は、実施の形態１の下二桁の符号に３桁の符号（例えば１００，２００など）を加えて表し、説明を適宜省略する。
【００１８】
本実施形態に係る半導体スイッチ１０２は１入力４出力のスイッチで、リードフレームの入力側の１つのリード１０４に入力された高周波電力を上記リードフレームの出力側の４つのリード１０６ａ，１０６ｂ，１０６ｃ，１０６ｄのいずれかに選択的に出力させるものである。半導体スイッチ１０２は、略同一の構成を有する一組の１入力２出力のサブスイッチ１０８Ａ，１０８Ｂを備える。
【００１９】
サブスイッチ１０８Ａ，１０８Ｂの入力端子１１０Ａ，１１０Ｂはそれぞれ、リード１２２Ａ，１２２Ｂを介して共通のリード１０４に接続されている。サブスイッチ１０８Ａの出力端子１１２Ａａ，１１２Ａｂおよびサブスイッチ１０８Ｂの出力端子１１２Ｂｃ，１１２Ｂｄはそれぞれ、ワイヤ１２４Ａａ，１２４Ａｂ，１２４Ｂｃ，１２４ｄを介して出力端子１０６ａ，１０６ｂ，１０６ｃ，１０６ｄに接続されている（見易さのため、図４ではワイヤ１２４Ａａ，１２４Ｂｃは図示が省略されている。）。サブスイッチ１０８Ａ，１０８Ｂの裏面を形成するＧＮＤ層１２６Ａ，１２６Ｂは、全面にわたって互いに物理的に接続されている。サブスイッチ１０８Ａの表面上には、半導体基板１１４Ａを貫通しＧＮＤ層１２６Ａと接続されたスルーホールのパッド１２８が形成され、このパッド１２８がリードフレームのＧＮＤ端子１３０とワイヤ１３２を介して接続されることで、半導体スイッチ１０２と外部のリードフレームのＧＮＤとが共通化されている。
【００２０】
１入力４出力スイッチの場合、同一平面上に全ての入出力端子を伝送路の交差がないように配置できるが、本実施形態に係る半導体スイッチ１０２では、伝送路の交差がないのに加えて、サブスイッチ１０８Ａ，１０８ＢがＧＮＤ層１２６Ａ，１２６Ｂを間に挟んでいるのでアイソレーション特性がさらに良好である。
【００２１】
実施の形態３．
上記実施形態、例えば実施の形態１では、半導体スイッチ２のＧＮＤ層２６Ａ，２６Ｂと外部のＧＮＤ端子３０を電気的に接続するために、サブスイッチ８Ａの表面上にＧＮＤ層２６Ａと接続されたスルーホールのパッド２８を形成し、パッド２８とＧＮＤ端子３０をワイヤ３２で接続している。したがって、サブスイッチ８Ｂの表面上のスイッチング部２０ＢのＧＮＤ端子は、必ず半導体基板８Ｂ，８Ａを貫通する２つのスルーホールを介してワイヤ３２に接続されることになる。これに対し、サブスイッチ８Ａの表面上のスイッチング部２０ＡのＧＮＤ端子は、半導体基板８Ａを貫通する２つのスルーホールを介して、あるいは、ＧＮＤ端子がパッド２８近傍に位置する場合にはスルーホールを介さずにパッド２８に接続されてからワイヤ３２に接続されることになる。その結果、サブスイッチ８Ａ，８Ｂ（のスイッチング部２０Ａ，２０Ｂ）の間で、スルーホールの寄生インダクタンスに起因するＧＮＤ特性のアンバランスが生じる場合がある。スイッチング部２０ＡのＧＮＤ端子全てを必ず２つのスルーホールを介してワイヤ３２に接続するようにすることもできるが、その分半導体基板８Ａに形成する必要のあるスルーホールが多くなる。本実施形態は、簡易な構成によりサブスイッチ同士のＧＮＤ特性のアンバランスを解消するものである。
【００２２】
以下、図７，８（図７は図８のＶＩＩ方向から見た図である。）を参照して、本実施形態に係る半導体スイッチを説明する。本実施形態に係る半導体スイッチ２０２は２入力４出力のスイッチで、サブスイッチ２０８Ａ，２０８Ｂは、実施の形態１のサブスイッチ８Ａ，８Ｂと同一の構成を有する（見易さのため、図７ではワイヤ２２４Ａａ〜２２４Ａｃ，２２４Ｂａ〜２２４Ｂｃは図示が省略されている。）。サブスイッチ２０８Ａ，２０８Ｂは、主面方向に互いにずれて接続されており、その結果、ＧＮＤ層２２６Ａ，２２６Ｂの一部が露出している。なお、主面方向であればずれる方向は、図のように短辺方向に限るものではない。
【００２３】
ＧＮＤ層２２６Ａ，２２６Ｂはそれぞれ、ワイヤ２３２（２３２Ａ，２３２Ｂ）を介してリードフレームのＧＮＤ端子２３０（２３０Ａ，２３０Ｂ）に接続されており、これにより、半導体スイッチ２０２と外部のリードフレームのＧＮＤを共通化している。ＧＮＤ層２２６Ａ，２２６Ｂはそれぞれ、半導体基板２１４Ａ，２１４Ｂを貫通するスルーホール（図示せず）に接続され、これらスルーホールのパッドが半導体基板２１４Ａ，２１４Ｂの表面上に形成されている。各パッドと対応する半導体基板２１４Ａまたは２１４Ｂ表面のスイッチング部２２０または２２０ＢのＧＮＤ端子とが電気的に接続されている。
【００２４】
本実施形態では、サブスイッチ２０８Ａ，２０８Ｂのスイッチング部２２０Ａ，２２０ＢのＧＮＤ端子は、スルーホール１つを介して対応するワイヤ２３２Ａ，２３２Ｂに接続できるので、サブスイッチ２０８Ａ，２０８Ｂ間のＧＮＤ特性のアンバランスのない半導体スイッチを提供できる。
【００２５】
実施の形態４．
図９は、本発明に係る半導体スイッチの実施の形態４を示す。この半導体スイッチ３０２では、サブスイッチ３０８Ａ，３０８Ｂにより、導電性リードフレームの一部を構成するＧＮＤ用基板部分（広義には導電性基板）４０を挟み込む。この構成では、サブスイッチ３０８Ａ，３０８ＢのＧＮＤ層３２６Ａ，３２６Ｂは、直接外部のＧＮＤ用基板４０と接続されるため、例えば実施の形態３に関する図７，８のワイヤ２３２Ａ，２３２Ｂが不要である。さらに、サブスイッチ３０８Ａ，３０８Ｂの各スイッチング部（図示せず）のＧＮＤ端子はともに、スルーホール１つを介して外部ＧＮＤ用基板４０に接続できるので、実施の形態３と同様、サブスイッチ３０８Ａ，３０８Ｂ間のＧＮＤ特性のアンバランスのない半導体スイッチを提供できる。
【００２６】
実施の形態５．
図１０は、本発明に係る半導体スイッチの実施の形態５を示す。この半導体スイッチ４０２では、各サブスイッチ４０８Ａ，４０８Ｂ（サブスイッチ４０８Ｂは図１０に表われない。）の入力端子４１０Ａ，４１０Ｂは、上記実施形態と異なり、半導体基板４１４Ａ，４１４Ｂ（半導体基板４１４Ｂは図１０に表れない。）の短辺に平行な中央線から対応する入力側リード４０４Ａ，４０４Ｂ側にずらした位置に設けてある。その結果、入力端子４１０Ａと入力側リード４０４Ａを接続するワイヤ４２２Ａおよび入力端子４１０Ｂと入力側リード４０４Ｂを接続するワイヤ４２２Ｂの長さを上記実施形態に比べて短くでき、したがってワイヤによるインダクタンスを低減できる。また、ワイヤ４２２Ａ，４２２Ｂ同士が上記実施形態に比べて離れるのでさらにアイソレーション特性が向上する。
【００２７】
なお、入力側リード４０４Ａ，４０４Ｂ間のクロストークを抑制するために、入力側リード４０４Ａ，４０４Ｂ間にリードフレームのＧＮＤ端子４２を配置してもよい。出力側リード４０６ａ，４０６ｂ，４０６ｃ，４０６ｄ間についても同様である。
【００２８】
実施の形態６．
図１１は、本発明に係る半導体スイッチの実施の形態６を示す。本実施形態に係る半導体スイッチ５０２では、サブスイッチ５０８Ａのスイッチング部５２０Ａの各制御素子（例えばトランジスタ）に制御電圧を外部から印加するための複数のパッドからなる群４４Ａを半導体基板５１４Ａ表面上の一方の短辺側（短辺に平行な中央線に関して一方の領域）にまとめている。同様に、サブスイッチ５０８Ｂのスイッチング部５２０Ｂの各制御素子（例えばトランジスタ）に制御電圧を外部から印加するための複数のパッドからなる群４４Ｂを半導体基板５１４Ｂ表面上の一方の短辺側（短辺に平行な中央線に関して一方の領域）にまとめている。そして、パッド群４４Ａ，４４Ｂは、半導体スイッチ５０２の中心点に関して略対称に配置される。
【００２９】
かかる構成では、半導体スイッチ５０２と外部リードとの間をワイヤボンディングする際に、例えばまず、サブスイッチ５０８Ａ側のワイヤボンディングを行い、続いて短辺に平行な上記中央線を軸として半導体スイッチ５０２およびリードフレームを１８０度回転させサブスイッチ５０８Ｂ側のワイヤボンディングを行うことができるために、半導体スイッチ５０２にリードフレームへの実装性が向上する。
【００３０】
実施の形態７．
図１２，１３は、本発明に係る半導体スイッチの実施の形態７を示す（図１２は図１３のＸＩＩ方向から見た図である。）。以下の説明では、実施の形態１と同一または類似の構成要素は、実施の形態１の下二桁の符号に６００を加えて、必要に応じてさらに適当な添字を付して表す。この半導体スイッチ５０は、４入力２出力のスイッチで、リードフレーム５２の入力側の４つのリード６０４Ａ〜６０４Ｄのいずれかに入力された高周波電力をリードフレーム５２の出力側の２つのリード６０６ａ〜６０６ｂのいずれかに選択的に出力させるものである。
【００３１】
具体的に、半導体スイッチ５０は、１入力２出力のサブスイッチ６０８Ａ，６０８ＢをＧＮＤ層６２６Ａ，６２６Ｂを接続することで形成した２入力２出力の第１のスイッチ６０２ａと、１入力２出力のサブスイッチ６０８Ｃ，６０８ＤをＧＮＤ層６２６Ｃ，６２６Ｄを接続することで形成した２入力２出力の第２のスイッチ６０２ｂとを備える。
【００３２】
第１および第２のスイッチ６０２ａ，６０２ｂは、両面に所定の金属回路パターン（図１３および後述する図１４の斜線部分）が形成された絶縁材料（例えばセラミック）からなるリードフレーム５２あるいは両面に形成された絶縁層上に所定の金属回路パターンが形成されたリードフレーム５２と所定の間隔をあけて、リードフレーム５２の両側に配置されている。リードフレーム５２には、第１および第２のスイッチ６０２ａ，６０２ｂのサブスイッチ６０８Ｂ，６０８Ｃが対向している。
【００３３】
図１３（ａ）に示すように、サブスイッチ６０８Ａの入力端子６１０Ａ、出力端子６１２Ａａ，６１２Ａｂはそれぞれ、リード６０４Ａ，６０６ａ，６０６ｂにワイヤを介して接続されている。同様に、図１３（ｂ）に示すように、サブスイッチ６０８Ｄの入力端子６１０Ｄ、出力端子６１２Ｄａ，６１２Ｄｂはそれぞれ、リード６０４Ｄ，６０６ａ，６０６ｂにワイヤを介して接続されている。
【００３４】
図１４（ａ）に示すように、サブスイッチ６０８Ｂと対向するリードフレーム５２表面部分には、一端がサブスイッチ６０８Ｂの各入出力端子（図示せず）と対向し他端がサブスイッチ６０８Ｂとの対向領域から外側に露出した帯状の３つの回路パターン５４Ｂ１，５４Ｂ２，５４Ｂ３が形成されている。図１３（ａ）も参照して、回路パターン５４Ｂ１は、その一端が金属バンプ５６Ｂ１を介してスイッチング端子６０８Ｂの入力端子に接続されるとともに、他端がワイヤを介してリード６０４Ｂに接続されている。回路パターン５４Ｂ２，５４Ｂ３はそれぞれ、一端が金属バンプ５６Ｂ２，５６Ｂ３を介してスイッチング端子６０８Ｂの対応する出力端子に接続されるとともに、他端がワイヤを介してリード６０６ａ，６０６ｂに接続されている。
【００３５】
図１４（ｂ）に示すように、サブスイッチ６０８Ｃと対向するリードフレーム５２裏面部分には、一端がサブスイッチ６０８Ｃの各入出力端子（図示せず）と対向し他端がサブスイッチ６０８Ｃとの対向領域から外側に露出した帯状の３つの回路パターン５４Ｃ１，５４Ｃ２，５４Ｃ３が形成されている。図１３（ｂ）も参照して、回路パターン５４Ｃ１は、その一端が金属バンプ５６Ｃ１を介してスイッチング端子６０８Ｃの入力端子に接続されるとともに、他端がワイヤを介してリード６０４Ｃに接続されている（見易さのため、図１２ではワイヤの一部は図示が省略されている。）。回路パターン５４Ｃ２，５４Ｃ３はそれぞれ、一端が金属バンプ５６Ｃ２，５６Ｃ３を介してスイッチング端子６０８Ｃの対応する出力端子に接続されるとともに、他端がワイヤを介してリード６０６ａ，６０６ｂに接続されている。
【００３６】
サブスイッチ５０６Ｂと対向するリードフレーム５２表面部分には、回路パターン５４Ｂ１〜５４Ｂ３と電気的に絶縁してＧＮＤ用の金属回路パターン５８Ｂが形成されている。回路パターン５８Ｂは、金属バンプ６０Ｂを介して、サブスイッチ５０６Ｂの半導体基板６１４Ｂを貫通させたスルーホール（図示せず）のパッドに接続されている。同様に、サブスイッチ５０６Ｃと対向するリードフレーム５２裏面部分には、回路パターン５４Ｃ１〜５４Ｃ３と電気的に絶縁してＧＮＤ用の金属回路パターン５８Ｃが形成されている。回路パターン５８Ｃは、金属バンプ６０Ｃを介して、サブスイッチ５０６Ｃの半導体基板６１４Ｃを貫通させたスルーホール（図示せず）のパッドに接続されている。その結果、全てのサブスイッチ６０８Ａ〜６０８ＤのＧＮＤ層６２６Ａ〜６２６Ｄ、したがって半導体スイッチ５０と外部のリードフレーム５２とはＧＮＤが共通化されている。なお、図１４（ａ），（ｂ）は、理解のし易さのため、バンプをリードフレーム５２上に図示しているが、バンプは通常第１および第２のスイッチ６０２ａ，６０２ｂ側に設けられ、フリップチップボンディングにより第１および第２のスイッチ６０２ａ，６０２ｂをリードフレームに接続する。
【００３７】
本実施形態に係る半導体スイッチ５０では、いずれのサブスイッチ６０８Ａ〜６０８Ｄにおいても伝送路の交差がなく、さらにサブスイッチ６０８Ａ，６０８Ｂの間にＧＮＤ層６２６Ａ，６２６Ｂ、サブスイッチ６０８Ｂ，６０８Ｃの間にＧＮＤ領域５８Ｂ，５８Ｄ、サブスイッチ６０８Ｃ，６０８Ｄの間にＧＮＤ層６２６Ｃ，６２６Ｄを設けてあるので、アイソレーション特性が良好である。
【００３８】
本実施形態では、リードフレーム５２の両面ともに一対のサブスイッチを備えた第１および第２のスイッチ６０２ａ，６０２ｂを実装しているが、一方の面に一対のサブスイッチを備えたスイッチを実装し、他方の面にサブスイッチのみを実装してもよい。この場合、サブスイッチのＧＮＤ層をリードフレームの他方の面に接続してもよいし、サブスイッチのＧＮＤ層の反対側の表面をバンプを介してリードフレームの他方の面に接続してもよい。
【００３９】
また、リードフレーム５２の同一の面に金属バンプを介して第１および第２のスイッチ６０２ａ，６０２ｂを接続するようにしてもよいし、スイッチおよびサブスイッチを接続するようにしてもよい。
【００４０】
なお、サブスイッチに対向する基板上に形成した回路パターンと入出力端子をバンプで接続し、さらに該回路パターンとリードをワイヤで接続する構成は、上記第１の実施形態１，２，５，６にも適用できる。
【００４１】
実施の形態８．
上記実施形態はサブ半導体デバイスとしてサブスイッチを用いた半導体スイッチに関するものであるが、本実施形態に係る半導体デバイスは、半導体基板の表面上に少なくとも１つの入力端子および少なくとも１つの出力端子を備え裏面にＧＮＤ層を備えた一対のサブ半導体デバイスを、例えば図１に示すように、ＧＮＤ層同士が少なくとも部分的に互いに重なるように接続したもので、少なくとも一方のサブ半導体デバイスは、スイッチング素子以外の例えば増幅素子を備えたデバイスである。
【００４２】
かかる構成では、主面方向に関する半導体デバイスの小型化を図り、実装面積を低減できる。
【００４３】
以上、本発明の具体的な実施形態を説明したが、本発明はこれに限らず種々改変可能である。例えば、上記実施形態の半導体スイッチの入力端子を出力端子に置き換え、出力端子を入力端子に置き換えた構成も本発明の範囲に含まれる。
【００４４】
また、一方のサブスイッチの入力端子または出力端子の数は、他方のサブスイッチの入力端子または出力端子の数と異ならせてもよく、半導体スイッチの入力端子および出力端子の数は、本発明を限定しない。
【００４５】
さらに、各サブスイッチの第２の主面上に形成するＧＮＤ層は、サブスイッチ同士のＧＮＤ層同士が直接的あるいは（導電性基板を介して）間接的に接続されるのであれば、第２の主面上の一部にのみ設けてもよい。
【図面の簡単な説明】
【００４６】
【図１】本発明に係る半導体スイッチの実施の形態１を示す概略側面図。
【図２】（ａ）図１の半導体スイッチの概略上面図。（ｂ）図１の半導体スイッチの概略底面図。
【図３】図１の半導体スイッチと外部との接続関係を示す模式図。
【図４】本発明に係る半導体スイッチの実施の形態２を示す概略側面図。
【図５】（ａ）図４の半導体スイッチの概略上面図。（ｂ）図４の半導体スイッチの概略底面図。
【図６】図４の半導体スイッチと外部との接続関係を示す模式図。
【図７】本発明に係る半導体スイッチの実施の形態３を示す概略側面図。
【図８】（ａ）図７の半導体スイッチの概略上面図。（ｂ）図７の半導体スイッチの概略底面図。
【図９】本発明に係る半導体スイッチの実施の形態４を示す概略側面図。
【図１０】本発明に係る半導体スイッチの実施の形態５を示す概略上面図。
【図１１】（ａ）本発明に係る半導体スイッチの実施の形態６を示す概略上面図。（ｂ）図１１（ａ）の半導体スイッチの概略底面図。
【図１２】本発明に係る半導体スイッチの実施の形態７を示す概略側面図。
【図１３】（ａ）図１２の半導体スイッチの概略上面図。（ｂ）図１２の半導体スイッチの概略底面図。
【図１４】（ａ）図１２の半導体スイッチと接続されるリードフレームの概略上面図。（ｂ）図１４（ａ）のリードフレームの概略裏面図。
【符号の説明】
【００４７】
２  半導体スイッチ
４  入力側のリード
６  出力側のリード
８Ａ，８Ｂ  サブスイッチ
１０Ａ，１０Ｂ  入力端子
１２Ａａ〜１２Ａｄ，１２Ｂａ〜１２Ｂｄ  出力端子
１４Ａ，１４Ｂ  半導体基板
２０Ａ，２０Ｂ  スイッチング部
２８  スルーホールのパッド
３０  ＧＮＤ端子
【図１】
2005079421.tif 000003
【図２】
2005079421.tif 000004
【図３】
2005079421.tif 000005
【図４】
2005079421.tif 000006
【図５】
2005079421.tif 000007
【図６】
2005079421.tif 000008
【図７】
2005079421.tif 000009
【図８】
2005079421.tif 000010
【図９】
2005079421.tif 000011
【図１０】
2005079421.tif 000012
【図１１】
2005079421.tif 000013
【図１２】
2005079421.tif 000014
【図１３】
2005079421.tif 000015
【図１４】
2005079421.tif 000016