(57)【要約】      （修正有）【課題】  半導体装置内の水素拡散から、強誘電体キャパシタＣFEを保護するための水素障壁及びその製造方法が提供される。【解決手段】  半導体装置（１０２）内の水素拡散から強誘電体キャパシタ（ＣFE）を保護するための水素障壁は、強誘電体キャパシタ（ＣFE）上に酸化アルミニウム窒化物（Ｎ−ＡｌＯｘ）が形成され、そして酸化アルミニウム窒化物（Ｎ−ＡｌＯｘ）上に１つ又はそれ以上の窒化シリコン層（１１２、１１７）が形成される。また、水素障壁は強誘電体キャパシタ（ＣFE）上に酸化アルミニウム（ＡｌＯｘ）が形成されて、酸化アルミニウム（ＡｌＯｘ）上に２つ又はそれ以上の窒化シリコン層（１１２、１１７）が形成されることにより提供される。ここで第２窒化シリコン層（１１２）は低シリコン−水素ＳｉＮ材料を含む。【選択図】          図５Ｍ
2005268801.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を製造する方法であって、
半導体本体上に強誘電体キャパシタを形成し、
強誘電体キャパシタの側の少なくとも一部に沿って複層の水素障壁を形成し、複層の水素障壁は酸化アルミニウム窒化物と窒化シリコンを含む、
ことを特徴とする方法。
【請求項２】
半導体装置であって、
半導体本体上に形成された強誘電体キャパシタと、
強誘電体キャパシタの側の少なくとも一部に沿って形成された水素障壁とを含み、この水素障壁が、
強誘電体キャパシタの側の少なくとも一部に沿って形成された酸化アルミニウム窒化物材料と、
酸化アルミニウム窒化物上に形成された窒化シリコン層とを含む
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体装置に関し、より詳細には、半導体装置内の強誘電体キャパシタを保護するための水素障壁に関する。
【背景技術】
【０００２】
メモリは、パーソナル・コンピュータ・システム、埋め込みプロセッサベース・システム、ビデオ・イメージ処理回路、携帯電話機などの多くの電子製品でデータ、プログラム・コード、及び／又は他の情報の記憶のために使用されている。メモリセルは、専用のメモリ集積回路（ＩＣ）の形の中で提供されるか又はプロセッサ又は他のＩＣにオンチップ・メモリとして埋め込まれる（含まれる）。強誘電体メモリ、時々、「ＦＲＡＭ」又は「ＦＥＲＡＭ」と呼ばれる、は不揮発性型メモリであり、普通、単一トランジスタ、単一キャパシタ（１Ｔ／１Ｃ）又は２トランジスタ、２キャパシタ（２Ｔ／２Ｃ）の構成で組織され、各メモリセルは１つ又は複数のアクセス・トランジスタを含む。ＦＥＲＡＭの不揮発性は、セル・キャパシタ内の強誘電体材料の２安定特性による。セルは典型的に、フォールド・ビット線、オープン・ビット線・アーキテクチャなどの配列中に組織されて、個別のセルはアドレス・デコーダ回路からのプレート線及びワード線信号により選択されて、センス増幅器回路を使用してビット線に沿ったセルからデータが読み出され又は書き込まれる。
【０００３】
図１は、トランジスタ１２及び強誘電体セル・キャパシタ１４を含む１Ｔ／１ＣＦＥＲＡＭセル１０を示す。セル・キャパシタ１４の底電極はトランジスタ１２の第１ソース／ドレイン端子１５に接続され、他のキャパシタ電極はプレート線又はドライブ線２０に接続されている。データは、対応するワード線に沿ったトランジスタ１２のゲート１６に信号を加えて、それにより強誘電体キャパシタ１４の底電極をビット線１８の他のトランジスタソース／ドレインへ接続することにより、セル１０から読み出される。パルス信号がプレート線２０に加えられて、ビット線１８の電位がビット線容量により分割されたキャパシタ電荷となる。キャパシタ電荷は、キャパシタ１４中の強誘電体材料の既存の２安定分極に依存するので、ビット線電位は２つの独特な値を持つことができる。センス増幅器（図示しない）が、１又は０のいずれかの論理値に関連した電圧を検知するためにビット線１８に接続されている。このような読取操作は破壊的なため、セルデータはメモリセルに書き戻される。
【０００４】
図２は，ビット線３２及び３４の相補的ビット線対に接続されたメモリ配列内の２Ｔ／２Ｃメモリセル３０を示す。セル３０はセルトランジスタ３６及び３８と強誘電体セルキャパシタ４０及び４２を含む。第１トランジスタ３６はビット線３２を第１強誘電体キャパシタ４０と接続し、第２トランジスタ３８は相補的ビット線３４を第２強誘電体キャパシタ４２に接続する。第１及び第２キャパシタ４０及び４２は共通プレート線を有し、そこに読出し及び書込み操作中に信号がキャパシタ４０及び４２を分極するために加えられる。書込み操作のため、トランジスタ３６及び３８はワード線４６を介して可能化され、キャパシタ４０及び４２をセル３０内に記憶されるべき論理値に対応したビット線３２及び３４上の相補的論理レベルに接続する。プレート線４４はキャパシタ４０、４２を所望の論理状態に対応するように分極化するためパルスされる。読出し操作では、トランジスタ３６及び３８がワード線４６を介して可能化されて、強誘電体キャパシタ４０及び４２に記憶された情報を相補的ビット線対３２及び３４に接続する。そして、パルスがプレート線４４に加えられる。これはセンス増幅器（図示しない）により検知されるビット線対３２及び３４を横断する差動信号を与える。検知された信号はセル３０から読取られたデータに対応した極性を持つ。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
強誘電体メモリセルは、しばしば、スタンドアロン・メモリ集積回路内（ＩＣ）及び／又はオンボード不揮発性メモリを持つ論理回路内（例えば、マイクロプロセッサ、マイクロコントローラ、ＤＳＰ、通信チップ等）に製造される。強誘電体メモリ配列は典型的にＣＭＯＳ論理回路と一緒に装置ウェハ中に製造され、セルトランジスタは装置中の論理トランジスタと同時に製造され、そして強誘電体キャパシタはウェハ基板上のキャパシタ層中に形成される。例えば，強誘電体セルキャパシタの製造は、トランジスタ形成後（例えば、「フロントエンド」処理後）で相互接続工程又はメタリゼーションの前（例えば、「バックエンド」処理前）のＣＭＯＳ製造工程フロー中に統合される。しかし、多くのバックエンド処理ステップは、例えば、トレンチ・エッチ・ストップ層の形成、エッチ清浄操作、銅シンタリング、及びメタリゼーション中の他の工程ステップにおいて、水素を含む。この工程の水素は強誘電体キャパシタ中に拡散して、分極スイッチの劣化を含む強誘電体メモリセルの電気的特性の劣化を発生する。さらに、水素は半導体装置内のトランジスタの性能を劣化する。例えば、トランジスタ・ゲート誘電体と下のシリコンの間の境界に固定の酸化物電荷とインターフェイス・トラップを生じ、負バイアス温度不安定性（ＮＢＴＩ）を導く。これは減少したドレイン飽和電流（Ｉｄｓａｔ）及びトランジスタ閾値電圧（Ｖｓａｔ）の上昇を結果する。この結果、強誘電体キャパシタ及びトランジスタをバックエンド及び他の製造処理中の水素に対して保護するための製造技術及び水素障壁の必要性がある。
【課題を解決するための手段】
【０００６】
本発明は、半導体装置内で水素に対して強誘電体キャパシタを保護するための水素拡散障壁に関する。このような障壁の１つは酸化アルミニウム窒化物及び１つ又は複数の上の窒化シリコン層を含む。別の水素障壁は、強誘電体キャパシタ上に形成された酸化アルミニウムと、この酸化アルミニウム上に形成された２つ又はそれ以上の窒化シリコン層とを含み，第２窒化シリコン層は低シリコン−水素ＳｉＮ材料を含む。これらの新しい水素障壁構造は、単一の酸化アルミニウム層が使用される従来の技術と較べてスイッチ分極に関して改良された強誘電体キャパシタ性能を促進することが発見された。
【０００７】
本発明の１つの観点によると、半導体装置及びその水素障壁を製造するための方法が提供される。この方法では、強誘電体キャパシタの側の少なくとも一部に沿って複層水素障壁が形成され、この複層水素障壁は酸化アルミニウム窒化物と窒化シリコンを含む。酸化アルミニウム窒化物はどんな適当なプロセスで形成でき、酸化アルミニウムの形成後に完全又は部分的に窒化物にするか又は最初から酸化アルミニウム窒化物として形成される。堆積された酸化アルミニウムの窒化は、プラズマ窒化、熱窒化、又はその他の窒化処理により達成される。ここで、堆積された酸化アルミニウムの窒化は必ずしも必要ではないが酸化アルミニウム窒化物上の窒化シリコン材料の形成と共にインサイチュで行うことができる。窒化シリコンは、どんな適当な堆積プロセスを使用した酸化アルミニウムの少なくとも一部上に形成された、どんな適当な単一又は複層シリコン及び窒素含有材料であることができる。１つの実現では、高密度プラズマ堆積プロセスが酸化アルミニウム材料の少なくとも一部上に第１窒化シリコン層を形成するために使用され、そしてＰＥＣＶＤ又は他の堆積プロセスが第１窒化シリコン層の少なくとも一部の上に窒化シリコン層を堆積するために実行されて、第２窒化シリコン層が低シリコン−水素ＳｉＮ材料を含む。
【０００８】
本発明の別の観点によると、半導体装置及びその水素障壁を製造する方法が提供される。この方法では、酸化アルミニウム材料が強誘電体キャパシタの側の少なくとも一部に沿って形成され、そして酸化アルミニウム材料の少なくとも一部の上に第１窒化シリコン層が形成される。さらに、この方法では、第１窒化シリコン層の少なくとも一部の上に第２窒化シリコン層が形成されて、第２窒化シリコン層は低シリコン−水素ＳｉＮ材料を含む。
【０００９】
本発明のさらに別の観点によると、半導体装置及びその水素障壁が提供される。水素障壁は、強誘電体キャパシタの側の少なくとも一部に沿って形成された酸化アルミニウム窒化物及び酸化アルミニウム窒化物上に形成された窒化シリコン層を含む。窒化シリコンは、単一又は複層構造でよく、低シリコン−水素ＳｉＮ材料を含んでよい。１つの例では、第１及び第２窒化シリコン層が酸化アルミニウム窒化物上に形成されて、第２窒化シリコン層は低シリコン−水素ＳｉＮ材料を含む。
【００１０】
本発明のさらに別の観点によると、半導体装置及びその水素障壁が提供される。水素障壁は、強誘電体キャパシタの側の少なくとも一部に沿って形成された酸化アルミニウム材料と、酸化アルミニウム材料の少なくとも一部の上に形成された第１窒化シリコン層と、第１窒化シリコン層の少なくとも一部の上に形成された第２窒化シリコン層とを備え、第２窒化シリコン層は低シリコン−水素ＳｉＮ材料を含む。
【００１１】
以下に添付図面を参照して、本発明のある実現及び観点を詳細に説明する。これらは、本発明の原理が使用できるさまざまな態様の内のほんのいくつかを示すものである。
【発明を実施するための最良の形態】
【００１２】
本発明は、酸化アルミニウム窒化物及び複層窒化シリコン構造がバックエンド工程水素拡散について下にあるトランジスタ及び強誘電体キャパシタを保護するために組合わせられて又は別個に使用される、改良された水素拡散障壁を持つ半導体装置及びその製造方法を提供する。本発明者は、多くのＣＭＯＳ集積スキームに見られるバックエンド工程を含む半導体装置の処理の際の水素への露呈は、強誘電体材料及び／又はトランジスタ装置の動作性能を重大に劣化させることを理解した。本発明者は、酸化アルミニウム窒化物及び低シリコン−水素ＳｉＮ膜が水素拡散に対する障壁として作用し、従って、半導体装置製造の際のハイドロジェネテイング工程から強誘電体キャパシタ及び／又はＭＯＳトランジスタを保護するために使用できることを発見した。
【００１３】
図３、図４Ａ乃至図４Ｃ、及び図５Ａ乃至図５Ｑを参照して、本発明のいくつかの例示的な実現を以下に説明する。図３、図４Ａ及び図５Ｉ乃至図５Ｊは、強誘電体キャパシタと酸化アルミニウム窒化物及び低Ｓｉ−Ｈ窒化シリコンを含む複層水素障壁とを持つ、方法５０による製造工程を受けた例示的な装置１０２及び半導体装置を製造するための方法を示す。図４Ｂ、図４Ｃ及び図５Ｋ乃至５Ｑは、後にさらに詳細に説明される本発明の範囲内の方法５０において、さまざまな代替的な水素障壁を形成するための技術を示す。方法５０は一連の動作又はイベントとして後に説明されるが、本発明はこのような動作又はイベントの説明された順番により限定されるものでないことが理解される。例えば、本発明によると、いくつかの動作は、ここで説明されたのとは離れて、異なる順番及び／又は他の動作又はイベントと同時に発生できる。さらに、本発明による方法を実現するためには全ての説明された工程が必要ではない。さらに、本発明による方法は、図５Ａ乃至図５Ｑの例示的な装置などここに説明された装置の製造に関連して実現できる。同じく、本発明の方法は、他の半導体装置及び説明されない水素障壁構造と関連しても実現できる。
【００１４】
本発明は，限定的ではなくＰＺＴを含む、どんな強誘電体材料により製造された強誘電体キャパシタを持つ半導体装置に関連して使用できる。さらに、本発明は、限定的ではなく、１Ｔ−１Ｃ、２Ｔ−２Ｃ、又は、フォルデッド・ビット線、オープン・ビット線、チェーンＦＲＡＭ又は他の配列構成で組織された他のセルタイプを含むどんなセルタイプ及び配列アーキテクチャを使用した強誘電体メモリに関連して使用できる。さらに、誘電体層又はレベル（例えば、キャパシタ・レベル）内にフロントエンド接点形成後で上のメタライゼーション・レベルの形成前に形成された強誘電体キャパシタを持つ１つ又は複数の例示的な半導体装置がここに説明されるが、本発明は強誘電体キャパシタが複レベル半導体装置設計中のいずれのレベルで形成された装置において使用できる。さらに、本発明は、限定的ではなくシリコン基板及びＳＯＩウェハを含む、どんなタイプの半導体本体上又は中に製造された半導体装置に使用できる。この点で、本発明はここに説明された例に限定されるものではなく、酸化アルミニウム窒化物及び／又は低Ｓｉ−Ｈ窒化シリコン材料を持つ複層水素障壁を提供する全ての変形の実現が、本発明及び特許請求の範囲内に入ると考える。
【００１５】
最初に、図３、図４Ａ、及び図５Ａ乃至図５Ｊを参照すると、図３の方法５０が５２で開始される。適当な材料及び処理ステップを使用して、強誘電体メモリセルのためのトランジスタ及び装置内の他の回路のためのトランジスタ及び他の電子部品の形成を含む、フロントエンド処理が５４で行われる。図５Ａは、半導体本体１０４中又は上にセルトランジスタが形成されるフロントエンド工程後で、ポリ金属誘電体（ＰＭＤ）レベルの製造前の例示的な半導体装置１０２を示す。装置１０２は、トランジスタ・ソース／ドレイン１０６がＳＴＩ又はＬＯＣＯＳ隔離構造１０８により分離された能動領域中に形成され、そして強誘電体メモリ配列のための導電性ポリシリコンワード線構造の部分として基板１０４のチャンネル領域上にゲート構造１１０が形成された半導体本体１０４（例えば、シリコン基板、ＳＯＩウェハ等）を含む。ＭＯＳタイプ・セルトランジスタはこのようにゲート１１０及びソース／ドレイン１０６により形成されて、ソース／ドレイン１０６は基板内の能動領域のドーピング部分により形成され、そしてメモリ配列ビット線（例えば、図５Ａ乃至図５Ｊ中の中心ソース／ドレイン１０６）により結合されたソース／ドレイン１０６はこの例では隣接トランジスタ間で共有される。
【００１６】
５６で、最初のレベル間又は層間誘電体（ＩＬＤ）１１４がどんな適当な誘電体材料と堆積工程を使用してセルトランジスタ上に形成される。最初のＩＬＤはここではポリ金属誘電体（ＰＭＤ）と呼ばれる。導電性接点１１６が、５６でＰＭＤを通って形成されて、トランジスタ・ビット線ソース／ドレイン（例えば、上の図１中のソース／ドレイン１２）への電気的接続、及び、後で形成される強誘電体キャパシタと接続するためのソース／ドレイン（例えば、図１のソース／ドレイン１５）への電気的接続を提供する。５６で、どんな適当なエッチング及び接点形成ステップと材料が本発明の範囲内で使用できる。図５Ｂに示すように、ポリ金属誘電体（ＰＭＤ）層１１４が基板１０４及びトランジスタ上に形成されて、これを通じてソース／ドレイン端子１０６の相互接続のために導電性接点１１６が形成される。接点１１６は、タングステン等のどんな導電性材料で形成できる。
【００１７】
そして、５８及び６０（図５Ｃ及び図５Ｄ）で、強誘電体キャパシタがＰＭＤ上に形成される。５８で、どんな適当な導電性及び強誘電体材料と堆積プロセスを使用して、上側及び下側導電性キャパシタ電極又はプレート層及び電極層間の強誘電体材料層の形成を含む、強誘電体キャパシタ層がＰＭＤ誘電体と接点上に形成される。図５Ｃで、電極層１１８間に強誘電体材料層１２０を形成する上側及び下側導電性電極又はプレート層１１８ｂと１１８ａをそれぞれ含むキャパシタ層が堆積される。キャパシタ電極１１８はどんな適当な材料又は材料の複数層の組合わせにより形成できる。１つの例では、最初に生成される拡散障壁は、ＰＭＤ誘電体１１４及びタングステン接点１１６上に、ＴｉＡｌＮ膜による化学蒸着（ＣＶＤ）又は物理的蒸着（ＰＶＤ）又は他のプロセスを使用してその上に堆積されたＴｉＡｌＯＮを介して形成された、ＴｉＮを含くむ。そして、底電極１１８ａが、例えば、Ｐｔ，Ｐｄ，ＰｄＯｘ，ＩｒＰｔ合金，Ａｕ，Ｒｕ，ＲｕＯｘ，（Ｂａ，Ｓｒ，Ｐｂ）ＲｕＯ3，（Ｓｒ，Ｂａ，Ｐｂ）ＩｒＯ3，Ｒｈ，ＲｈＯｘ，ＬａＳｒＣｏＯ3，（Ｂａ，Ｓｒ）ＲｕＯ3，ＬａＮｉＯ3等、又はこれらの組合わせ又は積重ねにより、拡散障壁上に形成される。
【００１８】
そして、下側電極材料１１８ａ上に強誘電体材料１２０が、限定的ではなく、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3ＰＺＴ（チタン酸ジルコン酸鉛）、ドナー（Ｎｂ，Ｌａ，Ｔａ）アクセプター（Ｍｎ，Ｃｏ，Ｆｅ，Ｎｉ，Ａｌ）及び／又は両方でドープされたＰＺＴ、ＳｒＴｉＯ3，ＢａＴｉＯ3又はＣａＴｉＯ3と合金及びドープされたＰＺＴ、ストロンチウムビスマスタンタレート（ＳＢＴ）、ストロンチウムビスマスニオベートタンタレート（ＳＢＮＴ）又はビスマスチタネート、ＢａＴｉＯ3，ＰｂＴｉＯ3，Ｂｉ2ＴｉＯ3などの他の層状ペロフスカイトを含むどんな適当な強誘電体材料を使用した金属有機化学蒸着（ＭＯＣＶＤ）などの適当な堆積技術を使用して、堆積される。そして、上電極１１８ｂは、ＩｒＯｘ，ＲｕＯｘ，ＲｈＯｘ，ＰｄＯｘ，ＰｔＯｘ，ＡｇＯｘ，ＬａＳｒＣｏＯ3，（Ｂａ，Ｓｒ）ＲｕＯ3，ＬａＮｉＯ3、ＹＢａ2Ｃｕ3Ｏ7-xなどの単一層又は複層導電構造とこれらの上の貴金属層である。層１１８と１２０は本発明によるとどんな所望の厚さでよい。
【００１９】
そして、６０で、キャパシタ層は、例えば、電極間に配置された強誘電体材料と第１及び第２導電性電極を有する強誘電体キャパシタ構造を定義するために適当なマスキングとエッチング・ステップを使用して、パターン化される。図５Ｄにおいて、強誘電体キャパシタ材料層１１８と１２０は、所望の大きさ（領域）と形状を持つ強誘電体キャパシタ構造ＣFEを定義するためにマスキングとエッチ工程（図示しない）を使用してパターン化される。装置１０２の例示的配列構成では、第１接点１１６が下側キャパシタ電極１１８ａをセルトランジスタの第１ソース／ドレイン１０６に接続し、そして共有ソース／ドレインがデータの読出し及び書込みのためにその後に形成されるビット線と接続するために別の接点１１６へ接続される。
【００２０】
そして、６２で、複層水素障壁が、水素が強誘電体材料１２０及び／又は下にあるトランジスタ内に装置１０２のその後（バックエンド）の処理において拡散するのを防止又は阻止するために、強誘電体キャパシタ上に形成される。本発明の１つの観点によると、水素障壁は酸化アルミニウム窒化物、及び、１つ又は複数の上側の窒化シリコン層により形成される。図４Ａは、図３中の６２の例示的な水素障壁の製造のための方法６２ａを示す。図５Ｅ乃至図５Ｉは、図４Ａの方法６２ａに一般的に従い複層水素障壁を形成するための工程を受ける例示的な装置１０２を示す。
【００２１】
図４Ａの８０で、第１水素障壁層が、強誘電体キャパシタＣEFの側の少なくとも一部に沿って酸化アルミニウムを形成することを含む、堆積工程１１３を使用して強誘電体キャパシタ上に酸化アルミニウム（図５Ｅ及び図５Ｇ中のＡｌＯｘ）を堆積することにより、パターン化された強誘電体キャパシタ構造上に形成される。１つの例では、工程１１３は、約４００Åの厚さを持つ酸化アルミニウム層ＡｌＯｘを形成する物理的蒸着（ＰＶＤ）工程である。別の実現では、原子層堆積（ＡＬＤ）工程１１３が約１００−２００Åの厚さにＡｌＯｘ層を堆積するために使用される。酸化アルミニウム材料ＡｌＯｘが強誘電体キャパシタＣFEの１つ又は複数の側の少なくとも一部に沿って形成されるような、アルミニウムと酸素の成分を持つ他の酸化アルミニウム材料及び他の堆積工程も本発明の範囲にある。
【００２２】
図４Ａの８２で、堆積された酸化アルミニウムＡｌＯｘが窒化される。図５Ｆ乃至図５Ｈは、堆積された酸化アルミニウムＡｌＯｘの一部又は全部に窒素を導入して、よって酸化アルミニウム窒化物（図５中のＮ−ＡｌＯｘ）を形成する例示的な窒化工程１１５の実行を示す。本発明の範囲内にある酸化アルミニウム窒化物は、酸化アルミニウム材料の少なくとも一部がゼロの窒素成分を持つ酸化アルミニウムを含み、このような材料の全ての化学量の変化は本発明及び特許請求の範囲に入ると考えられる。１つの可能な構造では、図５Ｈに示すように、酸化アルミニウム窒化物の一部は実質的に窒素を含まず、その上側又は外側部分が窒素、例えば、窒素酸化アルミニウム、を含む。窒素が実質的にＡｌＯｘ材料層中に供給されて、そして強誘電体キャパシタ層１１８及び／又は１２０の一部中にさえ導入されるような、他の実現も可能である。このような全ての変形も本発明の範囲内にあると考えられる。
【００２３】
本発明によると、８２では、限定的ではなく、プラズマ窒素化及び／又は窒素ベーク工程１１５を含むどんな適当な窒素化工程１１５が実行できる。１つの実現では、プラズマ窒素化工程１１５は、酸化アルミニウム材料ＡｌＯｘの少なくとも一部を、１５００−３０００ワットＲＦ電力で約４分間の間、約３７５°Ｃの温度で窒素含有プラズマにさらすことにより実行される。特に相対的に高い電力を使用すると、プラズマ窒素化工程１１５は窒素ベーク工程と較べてＡｌＯｘからより多くの湿気を取り去ると考えられ、及び／又は、ＡｌＯｘ材料の少なくとも一部にアルミニウム窒化物構成をより多く形成すると考えられ、このような実現は水素拡散に対して良い障壁として動作することが発見された。限定的ではなく、窒素ベーク実現よりはＡｌＯｘ材料からより多くの水素−酸素（Ｈ−Ｏ）イオンを取り去ると考えられる、窒素プラズマ又は酸化窒素（Ｎ2Ｏ）ベース・プラズマを含む、窒素含有プラズマはプラズマ窒素化工程１１５で使用できる。
【００２４】
また、ウェハをＮ2，Ｎ2Ｏを含んだ雰囲気で、又は、他の窒素含有環境で、例えば、約４００℃で、約３分間，窒素含有雰囲気中で加熱する、窒素ベーク工程１１５も、可能である。代替的な１つの工程では、窒素ベーク１１５は、ＡｌＯｘ又はＮ−ＡｌＯｘ層上の窒化シリコン層のその後の形成（例えば、堆積）と共にインサイチュで実行できる。他の可能な実現も、例えば、酸化アルミニウム窒化物Ｎ−ＡｌＯｘ（例えば、酸化窒化アルミニウム又は非ゼロアルミニウム、酸素及び窒素成分を持つ他の材料など、完全又は部分的酸化アルミニウム窒化物）が単一ステップで形成される、図４Ａ（及び下の図４Ｃ）中のステップ８０及びステップ８２が単一動作であるような実現も、本発明の範囲内である。本発明者は以下に説明するように、ＡｌＯｘ材料の一部又は全部の窒化が、単一のＳｉＮ層と共に又は複層窒化シリコン構造の組合わせのいずれかにより、強誘電体キャパシタスイッチ分極に関する装置性能を改良することを発見した。
【００２５】
さらに、本発明者は、酸化アルミニウム窒化物上の単一又は複層の窒化シリコン（例えば、以降、ＳｉＮと呼ぶ、Ｓｉ3Ｎ4又はその化学量変形物など、シリコン及び窒素の両方を有する材料）の形成が水素拡散の禁止を有利に役立ち、強誘電体装置の性能の改良されたスイッチ分極性能を導くことを理解した。一般に、本発明によると、どんな単一又は複層窒化シリコン材料がどんな適当の工程及び材料を使用して酸化アルミニウム窒化物上に形成できる。この点において、第１障壁層（例えば、Ｎ−ＡｌＯｘ）が下にある強誘電体材料中への水素拡散の禁止を理想的に行うが、本発明者は窒化物ＡｌＯｘ上の低シリコン−水素ＳｉＮ層１１２の形成は、水素に関連した強誘電体キャパシタ及びトランジスタの性能劣化を防止又は緩和に役立つことを知った。
【００２６】
図４Ａ及び図５Ａ乃至図５Ｊの例では、８４で、低Ｓｉ−Ｈ成分を持つＳｉＮ材料１１２が、窒化物ＡｌＯｘ（例えば、図５Ｉ中の堆積工程１１１を介して形成された層１１２）上に形成される。本発明の他の可能な実現では、後で詳細に説明するように、複層ＳｉＮ材料がＡｌＯｘ上に形成される。図５Ｉの例では、低シリコン−水素ＳｉＮ層１１２が、どんな適当な堆積工程１１１を使用してどんな所望の厚さ、２００−１０００Å、好ましくは、約５００Å、に堆積される。工程１１１は、好ましくは、コンフォーマルな低シリコン−水素ＳｉＮ層１１２及びあっても相対的に少ないシリコン水素結合の両方を与えるためにかなり低いアンモニア（ＮＨ3）フロー及び高いＮ2フローを使用したプラズマ増強化学蒸着（ＰＥＣＶＤ）工程であり、これによってその後の製造工程に関連した水素及び熱的に解離した水素から強誘電体トランジスタＣFEを保護する。
【００２７】
１つの例では、図５Ｉ中で、酸化アルミニウム窒化物Ｎ−ＡｌＯｘの少なくとも一部の上に窒化シリコン層１１２を形成するためにＰＥＣＶＤ工程１１１が実行される。層１１２は、フーリエ変換赤外線（ＦＴＩＲ）性能示数が約０．０５又はそれ以下を持つ低シリコン−水素ＳｉＮ材料を含む。ＦＴＩＲ性能示数は、（Ｓｉ−Ｈ吸光度）／（Ｎ−Ｈ吸光度ｘ１．４）として計算される。他の好適な実施の形態では、低シリコン−水素ＳｉＮ材料は、約０．０４又はそれ以下を持つ。別の例では、約０．０３又はそれ以下を持つ。例示の装置１０２では、さらに、低Ｓｉ−ＨＳｉＮ層１１２はその後に堆積されたＩＬＤ材料中に接点開口を形成する際のエッチストップ材料としても働く。
【００２８】
本発明者は、エッチストップ層及び拡散障壁として使用される従来の窒化シリコン材料は典型的にゼロでない水素成分を持つ（例えば、より正確には、ＳｉxＮyＨzとして表現できる）。この水素成分は主としてＳｉ−Ｈ結合中に含有されて、より少ないＮ−Ｈ結合である。従来の高シリコン−水素ＳｉＮ膜中の水素は装置ウェハの熱処理の際にＳｉＮ材料から解離される傾向があり、解離された水素はさらに強誘電体キャパシタ及びトランジスタの劣化をさらに悪化させる。この点に関して、本発明者は、ＳｉＮ材料中のＳｉ−Ｈ結合はＮ−Ｈ結合（例えば、約４．０５ｅＶ）よりも低い結合エネルギー（例えば、３．３４ｅＶ）であることを知った。従って、本発明の低Ｓｉ−ＨＳｉＮ膜（例えば、１１２層）内の水素は、水素成分が主としてシリコンと結合している従来のＳｉＮ（例えば、高シリコン−水素ＳｉＮ）膜内の水素よりも解離しにくい傾向があると信じられる。
【００２９】
本発明は、単体又はトランジスタと強誘電体キャパシタとの間の水素障壁と組合わせて、強誘電体キャパシタ上の１つ又は複数の場所に低シリコン−水素ＳｉＮ障壁を提供する。必要ではないが、この障壁はエッチストップ層として機能してもよい。１つ又は複数の低シリコン−水素ＳｉＮ層の使用は、既存のバックエンド相互接続（例えば、メタライゼーション）工程と関連して強誘電体セル・キャパシタ製造の集積化を容易にして、スタンドアロン・メモリ製品又は埋め込まれた強誘電体メモリを有する装置内の水素関連強誘電体及びトランジスタ劣化を減少又は緩和する。本発明の低シリコン−水素ＳｉＮ材料は、いくらかの水素成分を持つが、図６乃至図８Ｂに関連して以下に詳細に説明する通り、（Ｓｉ−Ｈ吸光度）／（Ｎ−Ｈ吸光度ｘ１．４）として計算されるＦＴＩＲ性能示数が約０．０５又はそれ以下であると表されるので、主として窒素に結合した水素を持ち、シリコンと結合した水素は無いか又はほとんど無いと信じられる。本発明の観点によると、シリコン結合水素と窒素結合水素の相対的量を表す、いずれの性能示数が使用できる。
【００３０】
８４で、低シリコン−水素ＳｉＮ材料１１２が、好ましくは、水素成分を主として窒素−水素結合に閉じ込めた材料１１２を生成するために、相対的に高い窒素（Ｎ2）気体フローと相対的に低いアンモニア（ＮＨ3）フローを持つプラズマ増強化学蒸着（ＰＥＣＶＤ）工程１１１を使用して形成される。１つの例では、工程１１１は、約１０，０００ｓｃｃｍ又はそれ以上、例えば、約１４，０００ｓｃｃｍ又はそれ以上、のＮ2フローと、約１，０００ｓｃｃｍ又はそれ以下、例えば、約７５０ｓｃｃｍ又はそれ以下、のＮＨ3フローとを使用する。次の表１は、本発明の範囲内の低シリコン−水素層１１２（例えば、図４Ａ乃至４Ｃ中での８４で）を形成する際に使用されるいくつかの例示的なＰＥＣＶＤ堆積工程１１１の実現のためのプロセス・パラメータを提供する。
【００３１】
表１
2005268801.tif 000003
【００３２】
低シリコン−水素ＳｉＮ層１１２は、適当なスケーリング（Ｓｉ−Ｈ吸光度／（Ｎ−Ｈ吸光度ｘ１．４））を持つＳｉ−Ｈ及びＮ−ＨについてのＦＴＩＲスペクトル領域の比として計算される、低いＦＴＩＲ性能示数値、例えば、約０．０５又はそれ以下、を持つ。低い性能示数は、ＳｉＮ材料内でＮ−Ｈ結合の量と比較して相対的に低いＳｉ−Ｈ結合の量を示し、窒素結合水素原子は解離し難くて、半導体装置中の強誘電体キャパシタ又はトランジスタの劣化を生じ難い。さらに、低シリコン−水素ＳｉＮ層１１２は、高度にコンフォーマルな堆積厚を与えるために高い窒素フロー及び低いアンモニア・フローを使用したプラズマ増強化学蒸着（ＰＥＣＶＤ）工程を使用して堆積される。コンフォーマルな堆積厚は、強誘電体材料及びトランジスタ・ゲート・インターフェイスを、特に、ほぼ垂直な強誘電体キャパシタ積層の側壁に沿って、保護するために有効な水素障壁としてのＳｉＮ層の働きを促進する。低シリコン−水素ＳｉＮ層１１２は、強誘電体キャパシタ上のどこでも形成できる。例えば、酸化アルミニウム窒化物上に直接、又は、それらの間に１つ又は複数の介在材料層を介して堆積される。この場合では、低シリコン−水素ＳｉＮ１１２はキャパシタ・レベル中のエッチストップ層として働くこともできる。
【００３３】
図５Ｊでは、ＩＬＤ層１２２が強誘電体キャパシタ構造ＣFE、ビット線接点１１６、ＰＭＤ誘電体１１４及び低シリコン−水素ＳｉＮ層１１２上のキャパシタ・レベル内に形成される。ＩＬＤ材料１２２は、二酸化シリコン（ＳｉＯ2）、ＦＳＧ、又は他の適当な誘電体であってよい。開口が低シリコン−水素ＳｉＮ層１１２をエッチストップ層として使用して誘電体層１２２内に食刻される。そして、ＩＬＤ材料１２２中の開口は導電材料（例えば、タングステン、銅等）により充填されて、キャパシタ・レベルのビット線接点１１６と上側キャパシタ・プレート１１８ｂとを接続するためのバイア構造１２４を形成する。その後、ウェハは平坦化されて（例えば、ＣＭＰ又は他の技術を使用して）、よって、図５Ｊに示されるように装置１０２中にキャパシタ層又はレベルを完成する。その後に、追加のＩＬＤ誘電体層（図示しない）が強誘電体キャパシタ・レベル上に形成されて、装置１０２内のメタライゼーションを完了するために金属（例えば、銅）により充填される単一及び／又は二重ダマシーン・タイプ開口を形成するために食刻される。
【００３４】
従来の酸化アルミニウム／窒化シリコン障壁と比較して、本発明者は酸化アルミニウムの部分的又は完全な窒化が強誘電体メモリ装置内の改良されたスイッチ分極性能を促進することを発見した。本発明の別の観点によると、酸化アルミニウム層ＡｌＯｘ（窒化されても良いがされる必要はない）がＡｌＯｘ上の２つ又はそれ以上の窒化シリコン層と共に強誘電体キャパシタＣFE上に少なくとも部分的に形成された、複層水素拡散障壁が提供される。
【００３５】
図４Ｂと図５Ｋ乃至図５Ｍを参照すると、本発明の別の観点が、酸化アルミニウムと、第１窒化シリコン層と、低Ｓｉ−Ｈ窒化シリコン材料を含む第２窒化シリコン層とを持つ複層水素障壁が提供される。少なくとも１つが低Ｓｉ−Ｈ材料を含む複層窒化シリコン層の生成では、図４Ｂ及び図５Ｋ乃至図５Ｍに説明されたいずれかの酸化アルミニウムＡｌＯｘ、又は、図４Ｃ及び図５Ｎ乃至図５Ｑに関して以下に説明する酸化アルミニウム窒化物Ｎ−ＡｌＯｘとの組合わせが使用される。
【００３６】
図４Ｂは図３の方法５０中の６２で複層水素障壁を形成するための動作６２ｂを示し、図５Ｋ乃至図５Ｍは図４Ｂの動作に概して従う水素障壁製造工程を受けた例示的装置１０２を示す。図４Ｂの８０で、酸化アルミニウム層が強誘電体キャパシタの側の少なくとも一部に沿って形成される（例えば、ＡｌＯｘが図５Ｋ中の工程１１３を経て形成される）。上述した同じ体積工程１１３又は他の適当な材料形成工程が使用される。８３で、第１窒化シリコン材料層１１７が、図５Ｌに示される堆積工程１１９を経て酸化アルミニウムＡｌＯｘ上に形成される。１つの実施の形態では、８３での第１窒化シリコン１１７の形成は、ＡｌＯｘ層上に相対的に高いＳｉ−Ｈ量を持つＳｉＮ材料１１７を形成する、高密度プラズマ（ＨＤＰ）堆積工程１１９の実行を含む。説明される例では、工程１１９は、約４０ｓｃｃｍのシラン気体フロー、約２５０ｓｃｃｍのアルゴン（Ａｒ）フロー、約４００ｓｃｃｍのＮ２ＭＦＣフロー、及び約１８５０ワットの低周波数堆積電力設定とを使用するが、どんな適当な堆積工程１１９が使用できる。
【００３７】
図４Ｂの８４で、第２窒化シリコン層１１２が、上述の又は図５Ｍに示されるような他の適当な工程の例示的なＰＥＣＶＤ工程１１１を経て、第１窒化シリコン層１１７の少なくとも一部上に形成される。第２窒化シリコン層１１２は、（Ｓｉ−Ｈ吸光度）／（Ｎ−Ｈ吸光度ｘ１．４）として計算されるＦＴＩＲ性能示数値が約０．０５又はそれ以下、好ましくは、約０．０４又はそれ以下、より好ましくは、約０．０３又はそれ以下、を持つ低シリコン−水素ＳｉＮ材料を含む。本発明者は従来の酸化アルミニウム／窒化シリコン障壁と比較して、図４Ｂ及び図５Ｍに示されるような２つのＳｉＮ層の使用は、下にある強誘電体キャパシタのスイッチ分極特性をさらに改善することを発見した。
【００３８】
本発明のさらに別の観点は、図４Ｃ及び図５Ｎ乃至図５Ｑに示すような、複層ＳｉＮ構造を持つ酸化アルミニウム窒化物Ｎ−ＡｌＯｘを提供する。図４Ｃは、図３の方法５０中の６２での複層水素障壁の形成のための動作６２ｃを示す。図５Ｎ乃至図５Ｑは、図４Ｃの動作に概して従う水素障壁工程を受けた例示的装置１０２を示す。図４Ｃ及び図５Ｎに示すように、８０で、酸化アルミニウム層ＡｌＯｘが、上述した同じ堆積工程１１３（例えば、上の図５Ｆ及び図５Ｈを参照）又は他の適当な材料形成工程が使用できる、工程１１３を経て強誘電体キャパシタの側の少なくとも一部に沿って形成される。図５Ｏ中、８２で、強誘電体キャパシタＣFE上に完全に又は部分的に酸化アルミニウム窒化物Ｎ−ＡｌＯｘを形成するために上述のいずれかの工程を使用して（例えば、プラズマ窒化、窒化ベーク、又はその他）、ＡｌＯｘ材料が窒化される。
【００３９】
８３で、図５Ｐ中に第１窒化シリコン材料層１１７が堆積工程１１９（例えば、上述したようなＨＤＰ工程１１９）を経て酸化アルミニウム窒化物Ｎ−ＡｌＯｘ上に形成される。８４で、図５Ｑに示されるような低Ｓｉ−ＨＳｉＮ材料１１２を提供するために上述の例示的ＰＥＣＶＤ工程１１１又は他の適当な工程を経て第１窒化シリコン層１１７の少なくとも一部上に第２窒化シリコン層１１２が形成される。ＳｉＮ層１１７と１１２の全結合厚さはどんな値でもよく、説明された例では、約５００−１０００Åである。上記例のように、窒化シリコン層１１２は、（Ｓｉ−Ｈ吸光度）／（Ｎ−Ｈ吸光度ｘ１．４）として計算されるＦＴＩＲ性能示数値が約０．０５又はそれ以下、好ましくは、約０．０４又はそれ以下、より好ましくは、約０．０３又はそれ以下、を持つ低シリコン−水素ＳｉＮ材料を含む。本発明者は、水素障壁として酸化アルミニウム窒化物上に形成される２つのＳｉＮ層の使用はスイッチ分極性能を顕著に改善できることを発見した。いくつかの例では、２００％又はそれ以上である。
【００４０】
図６乃至図８Ｂは、本発明の低Ｓｉ−Ｈ窒化シリコン材料１１２を測定する又は特徴付ける例示的技術及び利点を示す。図６は、本発明による低シリコン−水素ＳｉＮ層（例えば、上記装置１０２中の層１１２）についての赤外線吸光度又は吸収スペクトル３０２を示す。図７は、本発明による低シリコン−水素ＳｉＮ層についての性能示数を決定するための１つの可能な技術を示す、図６の曲線３００の一部を示す。図８Ａ及び図８Ｂは、従来の高シリコン−水素ＳｉＮ層（例えば、性能示数が０．０５よりも大きい）についての赤外線吸光度を示すＦＴＩＲスペクトル曲線３１０と３２０を示す。
【００４１】
ここで使用されるように、本発明の低シリコン−水素ＳｉＮ材料についてのＦＴＩＲ性能示数は、堆積されたＳｉＮ中のシリコン−水素（Ｓｉ−Ｈ）と窒素−水素（Ｎ−Ｈ）の相対量を表す。本発明の低シリコン−水素ＳｉＮ材料の水素成分は、Ｓｉ−Ｈ結合の結合エネルギー（例えば、約３．３４ｅＶ）がＮ−Ｈ結合（例えば、約４．０５ｅＶ）よりも低いため、水素成分が主としてシリコンと結合している従来のＳｉＮ材料よりも解離する傾向がより低いと信じられている。
【００４２】
ＦＴＩＲスペクトルは、ＳｉＮ材料中のシリコン−水素（Ｓｉ−Ｈ）と窒素−水素（Ｎ−Ｈ）の相対量を確認するために使用される値又は性能示数（ＦＯＭ）を与えるために使用される。ＦＴＩＲスペクトルは、ＳｉＮ層が堆積されたウェハなどのサンプルと赤外線（ＩＲ）放射との相互作用の研究であり、サンプルがこのような放射を吸収する周波数及び吸収の強さを測定する。測定のこのタイプは、ＳｉＮ，Ｓｉ−Ｈ，Ｎ−Ｈ等の化学官能基が特定の周波数のＩＲ放射を吸収することが知られていて、ある周波数又は周波数帯域での吸収強度は対応する成分の濃度に関係するので、サンプル（例えば、堆積されたＳｉＮ材料の）の化学成分の識別を可能にする。図６及び図７中の例示的な曲線３００などの典型的なＦＴＩＲスペクトル曲線では、周波数（ｘ軸）は、単位ｃｍ-1の波数により一般的に表される。
【００４３】
図６及び図７中の曲線３００に対応する例示的な低水素−シリコンＳｉＮ材料については、ＳｉＮに対応する約９００ｃｍ-1の中心に大きなピークが存在する。吸収スペクトル３０２の円で囲んだ部分で示すように、Ｓｉ−Ｈ吸収は波数２０５０−２３５０ｃｍ-1の範囲で現われ、そして、Ｎ−Ｈ吸収は波数３２００−３４２５ｃｍ-1の範囲で現われる。さらに、ＳｉＮ中のＳｉ−Ｈ結合はＮ−Ｈ結合の特定の吸収の１．４倍であると仮定されている。これは結合エネルギー中の対応する差に起因すると信じられている。興味のあるこれらの帯域での吸収強度はピーク下の面積で表されることができ、これは本発明の範囲内のどんな適当な技術を用いて計算できる。そして、Ｓｉ−ＨとＮ−Ｈの面積の比が決定されて、性能示数を得るためにスケーリング・ファクタ１．４により割られる（例えば、Ｓｉ−Ｈ／１．４Ｎ−Ｈ）。本発明の低シリコン−水素ＳｉＮ材料は、約０．０５又はそれ以下、例えば１つの例では０．０４又はそれ以下、別の例では約０．０３又はそれ以下のＦＴＩＲ性能示数を持つ。
【００４４】
ＦＴＩＲスペクトル３０２から関連面積測定値を得るための１つの可能な技術が図７に示される。線３０４が興味（例えば、図７中のＮ−Ｈ）のあるピーク（例えば、ローカル最大値）の下に引かれる。ピークが発生する波数（例えば、周波数）が、「ν」として識別され、対応する強度値「Ｉ」が識別される（例えば、この例では、Ｉ＝−０．０９２）。対応する強度値Ｉ0が周波数νでの線３０４の強度として決定される（例えば、この例では、Ｉ0＝−０．１１４）。これらの強度値を用いて、第３強度Ｉ’が、ＩとＩ0の積の平方根として求められる（例えば、この例では、Ｉ’はＩとＩ0の積の平方根（（−０．０９２）ｘ（０．１１４））＝０．１０２４）。そして、線３０６が周波数νと強度値Ｉ’を交差して、線３０４と平行に引かれる。値Δνを得るために、この線３０６がスペクトル３０２と交差する周波数値が引算される（例えば、この例では、Δν＝約１１０ｃｍ-1）。Ｎ−Ｈピークに対応する面積は、「Ａ」とΔνの掛算として決定される。Ａ＝ｌｏｇ10Ｉ0／Ｉ＝０．０９３１である。よって、結果として、面積は約１０．２４３である。
【００４５】
同様の技術がＳｉ−Ｈのピークの下の面積を見つけるために使用できる。そして、面積比はＦＴＩＲ性能示数を得るために、１．４により割られる（例えば、Ｓｉ−Ｈ／１．４Ｎ−Ｈ）。図６及び図７中のＦＴＩＲスペクトル３０２に見られるように、低シリコン−水素ＳｉＮ中の大部分の水素はＮ−Ｈ結合に含まれていて、これにより半導体ウェハ装置の熱処理の際に水素が解離し難い。このようにして、低シリコン−水素ＳｉＮは、高シリコン−水素成分を持つＳｉＮ膜よりも強誘電体キャパシタ又はトランジスタへの水素源として作用し難い。さらに、低シリコン−水素ＳｉＮを形成するために高Ｎ2フローと低アンモニア・フローを用いたＰＥＣＶＤ堆積技術を使用するとよりコンフォーマルな被覆を、特に、キャパシタとトランジスタの横側壁に沿って与え、これによって、従来のＨＤＰＳｉＮ堆積技術と較べて水素拡散に対してより良い障壁を与える。上記表１に示されるように、本発明の例示的な低シリコン−水素ＳｉＮ材料の性能示数は、約０．０５又はそれ以下である。これは、曲線３００に例示されている。スペクトル曲線３０２がＳｉ−Ｈ帯域の波数２０５０−２３５０において基本的に滑らかであり、吸収がほとんどない又は全くない。この結果、材料はほとんど又は全くＳｉ−Ｈを有さないが、相対的に高いＮ−Ｈ量を持つ。
【００４６】
図８Ａ及び図８Ｂを参照して、本発明者は従来の高シリコン−水素ＳｉＮ材料は典型的に約０．８又はそれ以上の対応するＦＴＩＲ性能示数を生ずることを発見した。図８Ａは、２０５０−２３５０ｃｍ-1のＳｉ−Ｈ帯域について顕著なピーク吸収を持ち、３２００−３４２５ｃｍ-1のＮ−Ｈ帯域について相対的に小さいピーク吸収を持つＦＴＩＲスペクトル３１２を有する第１曲線３１０を示す。図８Ｂでも同様に真実である。ここでは、曲線３２０がＦＴＩＲスペクトル３２２について与えられる。この例では、スペクトル３２２は同様にＳｉ−Ｈに対して高い吸収を示し、Ｎ−Ｈに対して相対的に低い吸収を示し、大量の水素がより弱いＳｉ−Ｈ結合中に含まれ、このために温度で解離し易く、強誘電体ＰＳＷ劣化及び／又は装置トランジスタについてＮＢＴＩ問題を生じやすい。
【００４７】
以上の記載に関連して、以下の各項を開示する。
１．半導体装置を製造する方法であって、
半導体本体上に強誘電体キャパシタを形成し、
強誘電体キャパシタの側の少なくとも一部に沿って複層の水素障壁を形成し、複層の水素障壁は酸化アルミニウム窒化物と窒化シリコンを含む、
ことを特徴とする方法。
【００４８】
２．複層の水素障壁の形成が、
強誘電体キャパシタの側の少なくとも一部に沿って酸化アルミニウム材料を形成し、
酸化アルミニウム材料の少なくとも一部を窒化することを含む１項に記載の方法。
【００４９】
３．酸化アルミニウム材料の少なくとも一部を窒化することが、酸化アルミニウム材料の少なくとも一部を窒素を含有するプラズマにさらすプラズマ窒化工程を実行することを含む２項に記載の方法。
【００５０】
４．複層の水素障壁の形成が酸化アルミニウム材料の少なくとも一部上に窒化シリコン材料を形成することをさらに含み、酸化アルミニウム材料の少なくとも一部を窒化することが窒素含有雰囲気中で熱的窒化工程を実行することを含み、そして熱的窒化工程がインサイチュで窒化シリコン材料の形成を行うことである２項に記載の方法。
【００５１】
５．複層の水素障壁の形成が酸化アルミニウム材料の少なくとも一部上に窒化シリコン材料を形成することをさらに含み、窒化シリコンの材料の形成が、
酸化アルミニウム材料の少なくとも一部上に第１窒化シリコン層を形成するために高密度プラズマ堆積工程を実行し、
第１窒化シリコン層の少なくとも一部上に第２窒化シリコン層を形成し、第２窒化シリコン層は約０．０５又はそれ以下のＦＴＩＲ性能示数値を持つ低シリコン−水素ＳｉＮ材料を含み、ＦＴＩＲ性能示数は（Ｓｉ−Ｈ吸光度）／（Ｎ−Ｈ吸光度ｘ１．４）として計算される２乃至４項のいずれかに記載の方法。
【００５２】
６．第２窒化シリコン層の形成が、第１窒化シリコン層の少なくとも一部上に低シリコン−水素ＳｉＮ材料を形成するためにプラズマ増強化学蒸着工程を実行することを含む５項に記載の方法。
【００５３】
７．半導体装置であって、
半導体本体上に形成された強誘電体キャパシタと、
強誘電体キャパシタの側の少なくとも一部に沿って形成された水素障壁とを含み、この水素障壁が、
強誘電体キャパシタの側の少なくとも一部に沿って形成された酸化アルミニウム窒化物材料と、
酸化アルミニウム窒化物上に形成された窒化シリコン層とを含む
ことを特徴とする半導体装置。
【００５４】
８．窒化シリコン層が、約０．０５又はそれ以下のＦＴＩＲ性能示数値を持つ低シリコン−水素ＳｉＮ材料を含み、ＦＴＩＲ性能示数は（Ｓｉ−Ｈ吸光度）／（Ｎ−Ｈ吸光度ｘ１．４）として計算される７項に記載の半導体装置。
【００５５】
９．窒化シリコン層が、
酸化アルミニウム窒化物の少なくとも一部上に形成された第１窒化シリコン層と、
第１窒化シリコン層の少なくとも一部上に形成された第２窒化シリコン層とを含み、第２窒化シリコン層が約０．０５又はそれ以下のＦＴＩＲ性能示数値を持つ低シリコン−水素ＳｉＮ材料を含み、ＦＴＩＲ性能示数は（Ｓｉ−Ｈ吸光度）／（Ｎ−Ｈ吸光度ｘ１．４）として計算される７又は８項に記載の半導体装置。
【００５６】
１０．半導体装置１０２内の水素拡散から強誘電体キャパシタＣFEを保護するための水素障壁及びその製造方法が提供される。強誘電体キャパシタＣFE上に酸化アルミニウム窒化物Ｎ−ＡｌＯｘが形成され、そして酸化アルミニウム窒化物Ｎ−ＡｌＯｘ上に１つ又はそれ以上の窒化シリコン層１１２、１１７が形成される。また、水素障壁は強誘電体キャパシタＣFE上に酸化アルミニウムＡｌＯｘ、Ｎ−ＡｌＯｘが形成されて、酸化アルミニウムＡｌＯｘ、Ｎ−ＡｌＯｘ上に２つ又はそれ以上の窒化シリコン層１１２、１１７が形成されることにより提供される。ここで第２窒化シリコン層１１２は低シリコン−水素ＳｉＮ材料を含む。
【図面の簡単な説明】
【００５７】
【図１】従来の例示的な１Ｔ／１Ｃ  ＦＥＲＡＭメモリセルを示す概略図。
【図２】従来の例示的な２Ｔ／２Ｃ  ＦＥＲＡＭメモリセルを示す概略図。
【図３】本発明の１つ又は複数の観点による水素拡散障壁を持つ半導体装置を製造する例示的な方法を示すフロー・チャート。
【図４Ａ】図３の方法での１つの例示的な水素障壁の製造を示す部分的フロー・チャート。
【図４Ｂ】図３の方法での別の例示的な水素障壁の製造を示す部分的フロー・チャート。
【図４Ｃ】図３の方法でのさらに別の例示的な水素障壁の製造を示す部分的フロー・チャート。
【図５Ａ】図３及び図４Ａに一般的に示される本発明の製造方法による酸化アルミニウム窒化物及び低Ｓｉ−Ｈ窒化シリコンの層を持つ複層水素障壁を有する例示的な半導体装置を示す部分的な側面断面図。
【図５Ｂ】図３及び図４Ａに一般的に示される本発明の製造方法による酸化アルミニウム窒化物及び低Ｓｉ−Ｈ窒化シリコンの層を持つ複層水素障壁を有する例示的な半導体装置を示す部分的な側面断面図。
【図５Ｃ】図３及び図４Ａに一般的に示される本発明の製造方法による酸化アルミニウム窒化物及び低Ｓｉ−Ｈ窒化シリコンの層を持つ複層水素障壁を有する例示的な半導体装置を示す部分的な側面断面図。
【図５Ｄ】図３及び図４Ａに一般的に示される本発明の製造方法による酸化アルミニウム窒化物及び低Ｓｉ−Ｈ窒化シリコンの層を持つ複層水素障壁を有する例示的な半導体装置を示す部分的な側面断面図。
【図５Ｅ】図３及び図４Ａに一般的に示される本発明の製造方法による酸化アルミニウム窒化物及び低Ｓｉ−Ｈ窒化シリコンの層を持つ複層水素障壁を有する例示的な半導体装置を示す部分的な側面断面図。
【図５Ｆ】図３及び図４Ａに一般的に示される本発明の製造方法による酸化アルミニウム窒化物及び低Ｓｉ−Ｈ窒化シリコンの層を持つ複層水素障壁を有する例示的な半導体装置を示す部分的な側面断面図。
【図５Ｇ】図３及び図４Ａに一般的に示される本発明の製造方法による酸化アルミニウム窒化物及び低Ｓｉ−Ｈ窒化シリコンの層を持つ複層水素障壁を有する例示的な半導体装置を示す部分的な側面断面図。
【図５Ｈ】図３及び図４Ａに一般的に示される本発明の製造方法による酸化アルミニウム窒化物及び低Ｓｉ−Ｈ窒化シリコンの層を持つ複層水素障壁を有する例示的な半導体装置を示す部分的な側面断面図。
【図５Ｉ】図３及び図４Ａに一般的に示される本発明の製造方法による酸化アルミニウム窒化物及び低Ｓｉ−Ｈ窒化シリコンの層を持つ複層水素障壁を有する例示的な半導体装置を示す部分的な側面断面図。
【図５Ｊ】図３及び図４Ａに一般的に示される本発明の製造方法による酸化アルミニウム窒化物及び低Ｓｉ−Ｈ窒化シリコンの層を持つ複層水素障壁を有する例示的な半導体装置を示す部分的な側面断面図。
【図５Ｋ】図３及び図４Ｂに一般的に示される本発明の製造方法による酸化アルミニウム、第１窒化シリコン層、及び低Ｓｉ−Ｈ窒化シリコン材料を含む第２窒化シリコン層を持つ複層水素障壁を有する別の例示的な半導体装置を示す部分的な側面断面図。
【図５Ｌ】図３及び図４Ｂに一般的に示される本発明の製造方法による酸化アルミニウム、第１窒化シリコン層、及び低Ｓｉ−Ｈ窒化シリコン材料を含む第２窒化シリコン層を持つ複層水素障壁を有する別の例示的な半導体装置を示す部分的な側面断面図。
【図５Ｍ】図３及び図４Ｂに一般的に示される本発明の製造方法による酸化アルミニウム、第１窒化シリコン層、及び低Ｓｉ−Ｈ窒化シリコン材料を含む第２窒化シリコン層を持つ複層水素障壁を有する別の例示的な半導体装置を示す部分的な側面断面図。
【図５Ｎ】図３及び図４Ｃに一般的に示される本発明の製造方法による酸化アルミニウム窒化物、第１窒化シリコン層、及び低Ｓｉ−Ｈ窒化シリコン材料を含む第２窒化シリコン層を持つ複層水素障壁を有する別の例示的な半導体装置を示す部分的な側面断面図。
【図５Ｏ】図３及び図４Ｃに一般的に示される本発明の製造方法による酸化アルミニウム窒化物、第１窒化シリコン層、及び低Ｓｉ−Ｈ窒化シリコン材料を含む第２窒化シリコン層を持つ複層水素障壁を有する別の例示的な半導体装置を示す部分的な側面断面図。
【図５Ｐ】図３及び図４Ｃに一般的に示される本発明の製造方法による酸化アルミニウム窒化物、第１窒化シリコン層、及び低Ｓｉ−Ｈ窒化シリコン材料を含む第２窒化シリコン層を持つ複層水素障壁を有する別の例示的な半導体装置を示す部分的な側面断面図。
【図５Ｑ】図３及び図４Ｃに一般的に示される本発明の製造方法による酸化アルミニウム窒化物、第１窒化シリコン層、及び低Ｓｉ−Ｈ窒化シリコン材料を含む第２窒化シリコン層を持つ複層水素障壁を有する別の例示的な半導体装置を示す部分的な側面断面図。
【図６】本発明による低シリコン−水素ＳｉＮ材料層について赤外線吸光度又は吸収を示す例示的なフーリエ変換赤外線（ＴＩＦＲ）スペクトル曲線。
【図７】本発明による低シリコン−水素ＳｉＮ材料複層について性能示数を決定するための１つの可能な技術を示す図６の例示的ＦＴＩＲ曲線の一部を示す図。
【図８Ａ】従来の高シリコン−水素ＳｉＮ層の赤外線吸光度示すＦＴＩＲスペクトル曲線。
【図８Ｂ】従来の高シリコン−水素ＳｉＮ層の赤外線吸光度示すＦＴＩＲスペクトル曲線。
【符号の説明】
【００５８】
１０２          半導体装置
１０４          半導体本体
１０６          ソース／ドレイン
１１０          ゲート構造
１１２          低シリコン−水素ＳｉＮ層
１１４          ポリ金属誘電体（ＰＭＤ）層
１１６          導電性接点
１１７          第１窒化シリコン層
１１８          キャパシタ電極
１２０          強誘電体材料
１２２          ＩＬＤ層
ＡｌＯｘ        酸化アルミニウム
Ｎ−ＡｌＯｘ    酸化アルミニウム窒化物
ＣFE            強誘電体キャパシタ
【図１】
2005268801.tif 000004
【図２】
2005268801.tif 000005
【図３】
2005268801.tif 000006
【図４Ａ】
2005268801.tif 000007
【図４Ｂ】
2005268801.tif 000008
【図４Ｃ】
2005268801.tif 000009
【図５Ａ】
2005268801.tif 000010
【図５Ｂ】
2005268801.tif 000011
【図５Ｃ】
2005268801.tif 000012
【図５Ｄ】
2005268801.tif 000013
【図５Ｅ】
2005268801.tif 000014
【図５Ｆ】
2005268801.tif 000015
【図５Ｇ】
2005268801.tif 000016
【図５Ｈ】
2005268801.tif 000017
【図５Ｉ】
2005268801.tif 000018
【図５Ｊ】
2005268801.tif 000019
【図５Ｋ】
2005268801.tif 000020
【図５Ｌ】
2005268801.tif 000021
【図５Ｍ】
2005268801.tif 000022
【図５Ｎ】
2005268801.tif 000023
【図５Ｏ】
2005268801.tif 000024
【図５Ｐ】
2005268801.tif 000025
【図５Ｑ】
2005268801.tif 000026
【図６】
2005268801.tif 000027
【図７】
2005268801.tif 000028
【図８Ａ】
2005268801.tif 000029
【図８Ｂ】
2005268801.tif 000030
【手続補正書】
【提出日】平成17年5月16日(2005.5.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体装置を製造する方法であって、
半導体本体上に強誘電体キャパシタを形成し、
強誘電体キャパシタの側の少なくとも一部に沿って複層の水素障壁を形成し、複層の水素障壁は酸化アルミニウム窒化物と窒化シリコンを含む、
ことを特徴とする方法。
【請求項２】
複層の水素障壁の形成が、
強誘電体キャパシタの側の少なくとも一部に沿って酸化アルミニウム材料を形成し、
酸化アルミニウム材料の少なくとも一部を窒化することを含む請求項１に記載の方法。
【請求項３】
酸化アルミニウム材料の少なくとも一部を窒化することが、酸化アルミニウム材料の少なくとも一部を窒素を含有するプラズマにさらすプラズマ窒化工程を実行することを含む請求項２に記載の方法。
【請求項４】
複層の水素障壁の形成が酸化アルミニウム材料の少なくとも一部上に窒化シリコン材料を形成することをさらに含み、酸化アルミニウム材料の少なくとも一部を窒化することが窒素含有雰囲気中で熱的窒化工程を実行することを含み、そして熱的窒化工程がインサイチュで窒化シリコン材料の形成を行うことである請求項２に記載の方法。
【請求項５】
複層の水素障壁の形成が酸化アルミニウム材料の少なくとも一部上に窒化シリコン材料を形成することをさらに含み、窒化シリコンの材料の形成が、
酸化アルミニウム材料の少なくとも一部上に第１窒化シリコン層を形成するために高密度プラズマ堆積工程を実行し、
第１窒化シリコン層の少なくとも一部上に第２窒化シリコン層を形成し、第２窒化シリコン層は約０．０５又はそれ以下のＦＴＩＲ性能示数値を持つ低シリコン−水素ＳｉＮ材料を含み、ＦＴＩＲ性能示数は（Ｓｉ−Ｈ吸光度）／（Ｎ−Ｈ吸光度ｘ１．４）として計算される請求項２乃至４のいずれかに記載の方法。
【請求項６】
第２窒化シリコン層の形成が、第１窒化シリコン層の少なくとも一部上に低シリコン−水素ＳｉＮ材料を形成するためにプラズマ増強化学蒸着工程を実行することを含む請求項５に記載の方法。
【請求項７】
半導体装置であって、
半導体本体上に形成された強誘電体キャパシタと、
強誘電体キャパシタの側の少なくとも一部に沿って形成された水素障壁とを含み、この水素障壁が、
強誘電体キャパシタの側の少なくとも一部に沿って形成された酸化アルミニウム窒化物材料と、
酸化アルミニウム窒化物上に形成された窒化シリコン層とを含む
ことを特徴とする半導体装置。
【請求項８】
窒化シリコン層が、約０．０５又はそれ以下のＦＴＩＲ性能示数値を持つ低シリコン−水素ＳｉＮ材料を含み、ＦＴＩＲ性能示数は（Ｓｉ−Ｈ吸光度）／（Ｎ−Ｈ吸光度ｘ１．４）として計算される請求項７に記載の半導体装置。
【請求項９】
窒化シリコン層が、
酸化アルミニウム窒化物の少なくとも一部上に形成された第１窒化シリコン層と、
第１窒化シリコン層の少なくとも一部上に形成された第２窒化シリコン層とを含み、第２窒化シリコン層が約０．０５又はそれ以下のＦＴＩＲ性能示数値を持つ低シリコン−水素ＳｉＮ材料を含み、ＦＴＩＲ性能示数は（Ｓｉ−Ｈ吸光度）／（Ｎ−Ｈ吸光度ｘ１．４）として計算される請求項７又は８に記載の半導体装置。