(57)【要約】【課題】  低雑音な熱酸化膜素子分離構造を有する固体撮像装置およびその製造方法を提供する。【解決手段】  半導体基板１上に複数の単位画素が配列された撮像領域を備える固体撮像装置であって、単位画素は、入射光を光電変換するフォトダイオード３と、フォトダイオード３で得られた電荷を読み出すトランジスタと、トランジスタを、トランジスタと隣接するトランジスタと分離する、絶縁体から成る素子分離部２とを備え、素子分離部２が半導体基板１を侵食する深さは、半導体基板１を侵食する幅よりも大きいか同等である。素子分離部２は、空洞を有してもよい。素子分離部２の製造方法は、ドライエッチング法によって半導体基板１を侵食して侵食領域を形成するステップと、侵食領域の側壁を、半導体基板１から化学反応によって生成された熱酸化物によって充填するステップとを含む。【選択図】        図1
2005123449.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に複数の単位画素が配列された撮像領域を備える固体撮像装置であって、
前記単位画素は、
入射光を光電変換するフォトダイオードと、
前記フォトダイオードで得られた電荷を読み出すトランジスタと、
前記トランジスタを、前記トランジスタと隣接するトランジスタと分離する、絶縁体から成る素子分離手段とを備え、
前記素子分離手段の前記半導体基板を侵食する深さは、前記半導体基板を侵食する幅よりも大きいか同等である
ことを特徴とする固体撮像装置。
【請求項２】
前記絶縁体は、熱酸化物から成る
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記絶縁体は、熱酸化物と前記熱酸化物以外の酸化物とから成る
ことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記絶縁体は、空洞を有する
ことを特徴とする請求項２または３記載の固体撮像装置。
【請求項５】
前記空洞は、前記熱酸化物の中央部に位置し、幅よりも深さ方向の長さが長い
ことを特徴とする請求項４記載の固体撮像装置。
【請求項６】
前記空洞は、前記素子分離手段の上部の酸化膜と、前記熱酸化物によって囲まれている
ことを特徴とする請求項４または５記載の固体撮像装置。
【請求項７】
前記半導体基板はシリコンで形成され、
前記絶縁体はシリコン酸化物である
ことを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
さらに、前記フォトダイオードの表面層で発生するリーク電流を抑える暗電流抑制手段を備える
ことを特徴とする請求項１〜７のいずれか１項に記載の固体撮像装置。
【請求項９】
前記暗電流抑制手段の前記半導体基板表面からの深さは、１０nm以上２００nm以下である
ことを特徴とする請求項８記載の固体撮像装置。
【請求項１０】
MOS型である
ことを特徴とする請求項１〜９のいずれか１項に記載の固体撮像装置。
【請求項１１】
請求項１〜１０のいずれか１項に記載の固体撮像装置を備えるカメラ。
【請求項１２】
請求項１記載の固体撮像装置の製造方法であって、
前記素子分離手段を形成するために、
化学反応によって前記半導体基板を侵食して侵食領域を形成する侵食ステップと、
前記侵食領域の側壁を、前記半導体基板の化学反応によって生成された絶縁体によって充填する充填ステップとを含む
ことを特徴とする固体撮像装置の製造方法。
【請求項１３】
前記侵食ステップには、ドライエッチング法を用いる
ことを特徴とする請求項１２記載の固体撮像装置の製造方法。
【請求項１４】
前記絶縁体には、前記半導体基板を熱的に酸化することによって生成された熱酸化物を用いる
ことを特徴とする請求項１２または１３記載の固体撮像装置の製造方法。
【請求項１５】
前記絶縁体には、１０００℃以上の高温水蒸気酸化法または１０００℃以上の高温ウェット酸化法で生成された熱酸化物を用いる
ことを特徴とする請求項１２〜１４のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１６】
前記絶縁体には、前記半導体基板を熱的に酸化することによって生成された熱酸化物の他に、CVD法によって埋め込まれた酸化物をも用いる
ことを特徴とする請求項１２〜１５のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１７】
前記充填ステップは、前記侵食領域の底部を除く側壁から成長させた熱酸化膜が最終的に接触せず、前記熱酸化物の中央部に空洞を有する段階で終了する
ことを特徴とする請求項１２〜１５のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１８】
前記空洞は、前記侵食領域の深さ方向よりも幅が狭い
ことを特徴とする請求項１７記載の固体撮像装置の製造方法。
【請求項１９】
さらに、前記侵食領域の上部にCVD法により酸化膜を形成するステップを含む
ことを特徴とする請求項１７または１８記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラなどに使用される固体撮像装置およびその製造方法に関するものである。
【背景技術】
【０００２】
MOS型固体撮像装置は、各画素に形成された絶縁ゲート電極電界効果トランジスタ（以下MOSトランジスタという）を含む増幅回路を用いて、各画素のフォトダイオードに蓄積された光電荷の信号を増幅して読み出すイメージセンサである。特にCMOS(complementary MOS)プロセスで製造されるCMOSイメージセンサは、低電圧・低消費電力であり、周辺回路とワンチップ化ができるという長所を有するため、PC用小型カメラなどの携帯機器の画像入力素子として注目されている。
【０００３】
図６は、従来の撮像領域に用いられるnチャンネルMOSトランジスタおよびその周辺の構造の一例を示す断面図である。シリコン基板８にはｐ型ウェルが形成されている。ｐ型ウェルの領域内にnチャンネルトランジスタが形成されており、前記nチャンネルトランジスタのソース領域がフォトダイオード１０となっている。このフォトダイオード１０の領域において、光子を電荷に変換する。素子分離部９には選択酸化法（LOCOS: local oxidation of silicon）により形成された酸化膜が用いられる。また、さらに微細化が進むと、素子分離部９には、トレンチ素子分離部（STI：shallow trench isolation）により形成された酸化膜が用いられる。
【０００４】
図７は、MOS型固体撮像装置の構成の一例を示す図である。このMOS型固体撮像装置は、同一の半導体基板上に、複数の画素２６が二次元状に配列された撮像領域２７と画素選択のための垂直シフトレジスタ２８および水平シフトレジスタ２９と前記シフトレジスタに必要なパルスを供給するタイミング発生回路３０とを備えている。撮像領域２７においては、各画素２６が、光電変換部３１と、転送用トランジスタ３２、リセット用トランジスタ２３、増幅用トランジスタ２４及び選択用トランジスタ２５の４個のMOSトランジスタとで構成されている。撮像領域２７において、素子分離領域にLOCOS、STIを用いて形成されるMOS型固体撮像装置には、窒化膜などからの膜ストレスや高温での長時間の熱工程により欠陥が発生する。これは、暗電流や白キズの発生原因となる。また、LOCOSを用いると、バーズビーク幅が長くなるため撮像領域２７の微細化が困難である。また、STIを用いると埋め込み酸化膜による応力が発生する。上記の特有の問題を解決する方法は、特開２０００−１９６０５７号公報に開示されている。この従来技術について図８にしたがって説明する。
【０００５】
図８は、素子分離領域の製造工程順の略断面図である。図８（ａ）に示すように、半導体基板６１上に、ゲート絶縁膜５２としてSiO膜を熱酸化により、０．１μｍの厚さで堆積する。次に、この熱酸化膜５２を介してチャンネルストッパ５３、光電変換部５４およびドレイン５５をイオン注入により形成する。次に図８（ｂ）に示すように、CVD(chemical-vapor deposition)酸化膜５６を約０．３μｍの厚さで堆積する。レジストを堆積した後、図８（ｃ）に示すように、ゲートチャンネル５７を開口させるようにマスクを介して、CVD酸化膜５６、ゲート酸化膜５２をRIE（reactive ion etching)法によりエッチングする。図８（ｄ）に示すように、ポリシリコンからなるゲート電極５８を堆積し、再酸化を行って、ゲート酸化膜５２をチャネル領域に形成する。図４（ｄ）に示すように、ポリシリコンからなるゲート電極５８を堆積し、図８（ｅ）に示すように、レジストマスクにて少なくともチャネルよりも大きいパターンでゲート電極５８にRIEを施し、ポリシリコン配線パターンを形成する。さらに図８（ｆ）に示すように、SiO等の層間絶縁膜５９を堆積して、ドレイン５５と通じるようにRIEにより開口して、信号線６０を埋め込む。
【特許文献１】特開２０００−１９６０５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
MOS型固体撮像装置は、各画素内に増幅回路を有しており、少ない電気信号を増幅することにより高感度を実現でいるということを特徴とする固体撮像装置である。そのためフォトダイオードに漏れ込むリーク電流が大きいと、それが増幅されてしまうため大きな雑音が発生していた。この雑音により画像の粗悪化が大きな問題となっている。ここに記すリーク電流とは、フォトダイオード領域において光子が電荷に変換されることによって発生した電流を除く全てのフォトダイオードに漏れ込む電流のことを意味する。
【０００７】
半導体素子の構造の微細化および高密度化は、高度情報処理技術や携帯機器の小型化の要請と相俟って依然精力的に推し進められている。現在では０．１８μm以下の寸法で形成される半導体素子が用いられ、この寸法を設計基準にしたCMOS型固体撮像装置の開発が行われており、画素領域および周辺回路の更なる微細化は現在の固体撮像素子デバイスの目標の一つである。このような微細化による固体撮像素子の高集積化および高密度化は、固体撮像素子の高速化等の高性能化あるいは多機能化にとって最も有効な手段であり、今後の固体撮像装置を製造する上で必要不可欠となっている。しかし、固体撮像装置において前述の微細化に伴う特有の問題は、撮像領域の面積の減少による感度の低下である。フォトダイオード領域における感度とは、光電変換された電荷量がリーク電流に起因するノイズ電荷量を上回る最小の光電荷量であり、感度向上のためには前記ノイズ電荷の低減が必要不可欠となっている。
【０００８】
前述のように微細なMOSトランジスタは、半導体LSIの微細化技術の流れによって開発されたものであり、リーク電流には注意が払われていないのが現状である。たとえば、微細化に適した素子分離構造として前述のSTIが半導体素子には広く使われているが、STIは基板にドライエッチングで溝を掘り、そこに酸化膜を充填した構造であるため、充填された酸化膜とシリコン基板との熱膨張係数の違いから強い応力がシリコン基板内に発生する。また、溝の底端部は急峻な角度を持つため応力の集中が起こる。一般的に結晶に強い応力が存在すると、結晶のエネルギーを安定化させるために結晶欠陥の密度が増加する。この結晶欠陥からの電子がリーク電流の原因の一つである。
【０００９】
また、シリコン基板界面には結合に関与しない界面準位が形成されており、非結合電子が存在する。さらにSTIにおいては、トレンチ部がドライエッチングによって形成されることから、シリコン基板と前記埋め込み酸化膜との界面上および界面近傍の結晶構造は、非常に乱雑になっており、結合に関与しない非結合電子が多数存在する結果となる。以後、界面上および界面近傍の非結合電子を界面準位リークと称す。この界面準位リークによって大きなリーク電流が発生する。
【００１０】
前述のように、半導体LSI技術によって微細化されたMOSトランジスタを有する固体撮像素子は、応力によって誘起された結晶欠陥からのリーク電流およびシリコン表面を含むSTIとの界面準位からのリーク電流のために、雑音が非常に大きくなるという問題がある。また、従来のMOS型固体撮像装置及びその製造方法は、素子分離領域をチャネルストップ注入で行っており、素子分離領域耐圧の十分な確保のためには、素子分離領域幅を広げる必要がある。
【００１１】
本発明は、撮像領域の微細化および素子分離領域耐圧の確保を容易に実現でき、低暗電流及び白キズ数の低減を容易に実現できるMOS型固体撮像装置及びその製造方法を提供することを目的とする。さらに、本発明は、リーク電流に起因する雑音の小さいMOS型固体撮像装置を提供することを第２の目的とする。
【課題を解決するための手段】
【００１２】
上記の目的を達成するために、本発明に係る固体撮像装置は、半導体基板上に複数の単位画素が配列された撮像領域を備える固体撮像装置であって、前記単位画素は、入射光を光電変換するフォトダイオードと、前記フォトダイオードで得られた電荷を読み出すトランジスタと、前記トランジスタを、前記トランジスタと隣接するトランジスタと分離する、絶縁体から成る素子分離手段とを備え、前記素子分離手段の前記半導体基板を侵食する深さは、前記半導体基板を侵食する幅よりも大きいか同等であることを特徴とする。また、前記フォトダイオードの表面層で発生するリーク電流を抑える暗電流抑制手段を備えることを特徴とする。また、前記侵食領域を形成するステップには、ドライエッチング法を用いることを特徴とする。前記侵食領域の界面近傍の結晶構造はドライエッチングの影響により非常に乱雑な状態になっている。このドライエッチングによる結晶ダメージがリーク電流の原因となっている。前記侵食領域内壁を熱酸化することで、ドライエッチングダメージ層をシリコン酸化物に置き換え、正常結晶構造を有する界面を再構成することができ、前記侵食領域側壁の界面準位からのリーク電流を抑制することが可能となる。
【００１３】
前記侵食領域を、前記半導体基板を熱的に酸化することによって生成するシリコン酸化物によって充填するステップを含むことを特徴とする。これにより、シリコン基板表面と前記素子分離手段の表面との段差をなくすことが可能となる。さらに、熱酸化過程によって、前記侵食領域に沿って形成されている角を丸めることができる。この結果、前記侵食領域の角に起こっていた電界の集中が起こらなくなり、歩留まり向上につながる。また、素子分離手段の界面が曲線になるため応力の集中を防ぐことが可能になる。
【００１４】
前記熱酸化物の生成には、１０００℃以上の高温水蒸気酸化法または１０００℃以上の高温ウェット酸化法を用いることを特徴とする。シリコン酸化物の軟化温度は１０００℃であることから、熱酸化過程を１０００℃以上の水蒸気酸化またはウェット酸化によって行うことで、生成したシリコン酸化物の応力を緩和しながら、トレンチ内部をシリコン熱酸化物によって充填した形状を実現することが可能となる。このように素子分離を形成することで、フォトダイオードへ与える応力の影響が小さく、半導体基板表面における段差のない素子分離構造を実現することができる。
【００１５】
前記絶縁体によって充填するステップは、前記侵食領域の底部を除く側壁から成長させた熱酸化膜が最終的に接触せず、前記熱酸化物の中央部に空洞部を有する段階で終了し、前記空洞部は深さ方向よりも幅が狭いことを特徴とする。これにより、素子分離領域が熱膨張および圧縮を繰り返し、シリコン基板に与える応力を激減させることができる。また、極めて耐圧性が高く、段差のないゲート配線が可能となる。
【００１６】
さらに、前記侵食領域の上部にCVD法により酸化膜を形成するステップを含むことを特徴とする。これにより、酸化物で完全に囲まれた空洞を素子分離領域に形成することが可能である。この結果、低応力でかつ耐圧性に優れた素子分離を実現することが可能になる。
また、前記暗電流抑制手段の前記半導体基板表面からの深さは、１０nm以上２００nm以下であることを特徴とする。これにより、暗電流抑制層における光吸収を抑え、感度の低下を防ぐことができる。特に感度を向上させるために、暗電流抑制層の深さは１０nm〜１００nmが好ましい。暗電流抑制層は、イオン注入によって形成されたものであり、アニールによって注入による結晶の損傷を回復することができる。
【００１７】
また、上記の方法により暗電流を抑制することで、雑音が極めて小さい固体撮像装置を作ることができ、低照度条件においても撮像が可能なカメラを実現できる。
【発明の効果】
【００１８】
本発明のMOS型固体撮像装置によれば、MOSトランジスタ間の素子分離手段を特定の構造にすることにより、リーク電流に起因した雑音を低減することができるので、その実用的価値は極めて高い。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を、図面を参照しながら説明する。
（実施の形態１）
図１に本発明のMOS型固体撮像装置における、撮像領域に用いられるnチャンネルMOSトランジスタおよびその周辺の構造を示す断面図である。このトランジスタは隣接するトランジスタとの間で、トレンチ素子分離部２により電気的に分離されている。フォトダイオード３は、p型半導体基板（またはp型ウェル）内に形成されたn型拡散領域である。フォトダイオード３は撮像領域のトランジスタのソースを構成しており、他のMOS型トランジスタと同様に、フォトダイオード３に隣接する領域には素子分離部２が形成されている。更に、フォトダイオードであるn型拡散領域の表面部には、暗電流抑制層６としてp型拡散領域が形成されていることが好ましい。暗電流抑制層６の光吸収による感度の減少を抑えるため、暗電流抑制層６の領域はシリコン基板１の表面から１０nm以上２００nm以下である。特に感度を向上させるためには、暗電流抑制層６はシリコン基板１の表面から１０nm以上１００nm以下に形成される方が好ましい。
【００２０】
なお、前述の説明において例示したMOSトランジスタは、nチャンネル型MOSトランジスタであるが、pチャンネル型MOSトランジスタでMOS型固体撮像装置であってもよい。この場合、MOSトランジスタは、n型半導体基板（または、n型ウェル）内に、p型拡散領域であるソースとドレインが形成された構造となる。また、フォトダイオード３はp型拡散領域で構成され、暗電流抑制層６はn型拡散領域で構成される。
【００２１】
撮像領域および前記周辺の駆動回路を構成するMOS型トランジスタは、全てがnチャンネル型MOSトランジスタであるか、または、全てがpチャンネル型MOSトランジスタであることが好ましい。特に、駆動回路の高速動作を実現できることから、全てのMOSトランジスタが、nチャンネルMOSトランジスタであることが好ましい。
撮像領域および周辺回路は、素子分離部によって電気的に分離された複数のMOS型トランジスタによって構成されている。固体撮像装置の撮像領域を駆動する回路は、複数のMOS型トランジスタを含んでおり、このMOSトランジスタ間は素子分離部で電気的に分離されている。素子分離部の構造としては、前述の撮像領域における素子分離部と同様の構造を採用することができる。
【００２２】
（実施の形態２）
図２は撮像領域内または周辺回路におけるMOS型トランジスタ間の素子分離の構造を示しており、トランジスタ４０とトランジスタ４１が素子分離部４２によって電気的に分離している断面図を示している。半導体基板に素子分離部４２を形成することで、トランジスタ４０とトランジスタ４１のそれぞれの活性領域４３および４４間のリークを抑制する耐圧性に優れた低雑音の固体撮像装置を実現することが可能となる。
【００２３】
（実施の形態３）
図３は、素子分離領域に絶縁体によって充填されていない領域を含む素子分離領域の構造の断面図を示している。素子分離部の形成において、初期形成されるトレンチの溝の深さをトレンチの幅よりも大きくする。
【００２４】
まず、トレンチ内部をシリコン熱酸化物によって充填する際に、熱酸化工程の反応時間を制御することで、トレンチ内部が熱酸化物によって不完全に充填され、図３（a）に示すようなトレンチ内部に空洞を生じさせる。固体撮像素子の製造工程で必要となる様々な熱処理において、素子分離部が熱膨張および圧縮を繰り返し、シリコン基板に応力を残留させる原因となる。素子分離領域内部に空洞が存在することで、熱的な膨張によって発生する応力を緩和することが可能となる。また、空洞の存在は、素子分離部の耐圧性をよりいっそう高めることができる。さらに、素子分離形成において、初期形成されるトレンチの溝の深さをトレンチの幅よりも大きくすることで、トレンチ内部をシリコン熱酸化物によって充填する際に、熱酸化工程の反応時間を制御することで、トレンチ内部が熱酸化物によって不完全に充填され、トレンチ内部に空洞を生じさせることが可能である。
【００２５】
このとき、初期形成したトレンチの寮側壁から成長するシリコン熱酸化物がトレンチ内で全く接触せず、図３（b）に示すような素子分離領域に幅の狭い溝が存在する構造を実現することができる。この結果、素子分離領域がシリコン基板に与える応力を激減させることができる。この溝の横幅を１nm以上５０nm以下とすることにより、ゲート電極形成において、ゲート材料によって素子分離領域の幅の狭い溝は被覆されず、図３（c）に示すように素子分離領域内に空洞を形成することができる。素子分離内の空洞が存在することによって、極めて耐圧性が高く、段差のないゲート配線が可能となる。
【００２６】
一方、前述の素子分離領域に形成した幅の狭い溝の上部にCVDによってシリコン酸化膜を堆積させることで、図３（d）に示すように酸化物で完全に囲まれた空洞を素子分離領域に形成することが可能である。この結果、低応力で且つ耐圧性に優れた素子分離を実現することが可能になる。
【００２７】
（実施の形態４）
以下に、素子分離部の構造および製造方法について詳細に説明する。図４は、素子分離部の製造工程を示している。前述のように、素子分離部は半導体基板内にドライエッチング法によってトレンチを形成した後、熱酸化物を埋め込んだ構造をとる。
【００２８】
図４（a）はシリコン基板1５の表面に保護酸化膜1６として酸化シリコン膜を形成した構造の断面図を示している。図４（b）は、保護酸化膜１６の上にシリコン窒化膜１７を形成した構造の断面図を示している。保護酸化膜１６の厚さは１nm以上２０nm以下が好ましく、シリコン窒化膜１７の厚さは１０nm以上２００nm以下が好ましい。
図４（c）は、フォトリソグラフィーによるレジストマスク形成を行った後に、ドライエッチングによって前述のシリコン窒化膜１７および保護酸化膜１６をパターニングした断面図の一例を示している。エッチングが行われる場所１８は、素子分離部となる領域である。
【００２９】
前述のレジストパターンの除去後、シリコン窒化膜１７をマスクとして、シリコン基板１５のドライエッチングを行った構造の断面図を図４（d）に示す。ドライエッチングによって形成されるトレンチの深さは、トレンチの幅よりも深く、且つトレンチの溝の深さは２００nm以上１０００nm以下が好ましい。
図４（e）は、素子分離部が熱酸化物２０で充填された構造の断面を示している。前述のトレンチのエッチング後、トレンチ側壁を１０００℃以上の水蒸気酸化もしくはウェット酸化を施すことで、トレンチ側壁にシリコン酸化物２０を成長させ、トレンチ内を充填させる。この酸化工程はトレンチ表面に沿って形成された角を丸めて応力の集中を防ぐだけでなく、トレンチの表面層に形成されているエッチングによる結晶欠陥などのダメージ層を酸化によって修復することができる。ダメージ層では、結晶欠陥が多数存在し、結合に関与しない非結合電子が多数発生している。しかし、前述の酸化によって酸素ラジカルとトレンチ表面の非結合電子とが互いに共有結合することにより、結晶欠陥の数が減少し非結合電子密度は減少する。また、酸化によって結晶構造が再構築される。この結果、リーク電流を少なく抑えることができる。
【００３０】
図４（f）は、前述のシリコン窒化物１７をエッチングで除去することによって得られた構造の断面図を示している。シリコン窒化物１７の除去前あるいは除去後において結晶欠陥の回復および応力の緩和を目的としたアニールを行うことが好ましい。
トレンチ内壁酸化の工程において、酸化時間を制御することにより、図３（a）および図３（b）に示すような、前述の空洞を有する素子分離構造を実現することができる。その結果、固体撮像装置の製造工程における熱処理によって発生する応力を緩和できる。応力の低減によって基板内における結晶欠陥の発生を抑さえることができ、結晶欠陥密度を少なくすることが可能である。この結果、リーク電流が減少し、リーク電流に起因する雑音の小さいMOS型固体撮像装置を実現することができる。また、素子分離内に空洞が存在することで、極めて耐圧の高い素子分離部を有するMOS型固体撮像装置を実現することが可能となる。
【００３１】
（実施の形態５）
図５は、前述の素子分離構造を有する固体撮像装置のいずれかを搭載したカメラのブロック図である。カメラ２００は、レンズ１０４、固体撮像装置１００、駆動回路１０１、信号処理部１０２、および外部インターフェイス部１０３を備えている。レンズ１０４を通過した光は、固体撮像装置１００に入る。信号処理部１０２は、駆動回路１０１を通して固体撮像装置１００を駆動し、固体撮像装置１００からの出力信号を取り込む。信号処理部１０２で処理された信号は、外部インターフェイス部１０３を通して外部に出力される。本発明の実施の形態１〜４の固体撮像装置を用いることで、本カメラは、極めて画質がよく、また感度が高くなるため、照明が存在しない状態においても撮像が可能である。
【産業上の利用可能性】
【００３２】
本発明に係る固体撮像装置およびその製造方法は、リーク電流に起因した雑音を低減する効果を有し、デジタルカメラ等に使用されるMOS型固体撮像装置およびその製造方法として有用である。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態１に係るMOS型固体撮像装置の撮像領域を構成するMOSトランジスタおよびトレンチ素子分離部の構造の一例を示す断面図である。
【図２】本発明の実施の形態２に係るMOS型固体撮像装置を構成するMOSトランジスタおよびトレンチ素子分離部の構造の一例を示す断面図である。
【図３】（ａ）〜（ｄ）は、本発明の実施の形態３に係るMOS型固体撮像装置を構成するトランジスタ間を電気的に分離するトレンチ素子分離部の構造の断面図を示す図である。
【図４】（ａ）〜（ｆ）は、本発明の実施の形態４に係るMOS型固体撮像装置の素子分離部の製造工程順断面図である。
【図５】本発明の実施の形態５に係るカメラのブロック図である。
【図６】従来のMOS型固体撮像装置の撮像領域を構成するMOSトランジスタおよびトレンチ素子分離部の構造の一例を示す断面図である。
【図７】従来のMOS型固体撮像装置の構成図である。
【図８】（ａ）〜（ｆ）は、従来のMOS型固体撮像装置の工程順断面図である。
【符号の説明】
【００３４】
１、８    シリコン基板
２、９    トレンチ素子分離部
３、１０    フォトダイオード
４、１１    ドレイン
５、１２    ゲート電極
６、１３    暗電流抑制層
７、１４    ゲート酸化膜
１５    シリコン基板
１６    保護酸化膜
１７    シリコン窒化膜
１８    シリコン窒化膜および保護酸化膜のエッチング領域
１９    トレンチエッチングの領域
２０    シリコン熱酸化物
２１    素子分離部
２３    MOSトランジスタ
２４    MOSトランジスタ
２５    MOSトランジスタ
２６    画素
２７    撮像領域
２８    垂直シフトレジスタ
２９    水平シフトレジスタ
３０    タイミング発生回路
３１    フォトダイオード
３２    MOSトランジスタ
４０、４１    MOSトランジスタ
４２    素子分離部
４３、４４    活性領域
４５    半導体基板
４６    シリコン熱酸化物
４７    空洞
４８    トレンチ内の幅の狭い溝
４９    密閉された溝
５０    ゲート配線
５２    ゲート絶縁膜
５３    チャネルストッパ
５４    光電変換部
５５    ドレイン
５６    CVD酸化膜
５７    ゲートチャネル
５８    ゲート電極
５９    層間絶縁膜
６０    信号線
６１    半導体基板
１００    固体撮像装置
１０１    駆動回路
１０２    信号処理部
１０３    外部インターフェイス部
１０４    レンズ
２００    カメラ
【図１】
2005123449.tif 000003
【図２】
2005123449.tif 000004
【図３】
2005123449.tif 000005
【図４】
2005123449.tif 000006
【図５】
2005123449.tif 000007
【図６】
2005123449.tif 000008
【図７】
2005123449.tif 000009
【図８】
2005123449.tif 000010