(57)【要約】【課題】低製造コストかつ低消費電力の画像表示装置を実現すること。【解決手段】発光時間を変化させることで輝度表示を行う発光素子１１と、発光素子１１の発光時間を制御するドライバ素子１３と、ドライバ素子１３のゲート電極とソース電極との間の駆動閾値電圧を検出する閾値電位検出部１７と、ドライバ素子１３のゲート電極に対して表示輝度に対応した輝度電位および輝度電位よりも低い値から輝度電位よりも高い値まで時間変化する変動電位を供給する輝度電位／変動電位供給部１９とを備える。閾値電位検出部１７によってドライバ素子１３のゲート・ソース間の電位差の絶対値を閾値電圧よりも輝度電位だけ低い値に設定した後に変動電位を供給することで、発光素子１１が表示輝度に応じた時間だけ発光する。【選択図】        図１
2005173142.tif 000002
【特許請求の範囲】
【請求項１】
発光時間を変化させることによって輝度表示を行う画像表示装置であって、
電流注入により発光する発光手段と、
少なくとも第１端子および第２端子を備え、前記第１端子と前記第２端子との間に印加された、所定の駆動閾値よりも高い電位差に応じて前記発光手段に対する電流供給時間を制御するドライバ手段と、
前記第１端子と前記第２端子との間における前記駆動閾値に対応した電位差を検出する閾値電圧検出手段と、
前記第１端子と前記第２端子との間の電位差の絶対値を、前記駆動閾値よりも前記表示輝度に対応した輝度電位だけ低い値に変化させる輝度電位供給手段と、
前記輝度電位供給手段による電位変化の後に、前記第１端子に対して前記輝度電位よりも低い値と前記輝度電位よりも高い値との間で変動する変動電位を供給することによって前記ドライバ手段の駆動状態を制御する変動電位供給手段と、
を備えたことを特徴とする画像表示装置。
【請求項２】
前記ドライバ手段は、前記第１端子に対応したゲート電極と、前記第２端子に対応したソース電極と、ドレイン電極とを備えた薄膜トランジスタを備え、
前記閾値電位検出手段は、前記ゲート電極と前記ドレイン電極との間を短絡することによって前記駆動閾値に対応した電位差を検出する第１スイッチング手段を備えたことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記輝度電位供給手段は、前記ゲート電極と接続した第１電極と、該第１電極と対向する第２電極とからなる静電容量と、該第２電極に対して電位を供給する電位供給源とを備え、
前記第２電極は、前記第１スイッチング手段によって前記ゲート電極と前記ソース電極との間が短絡された際に基準電位から前記輝度電位の分だけ変化し、前記ゲート電極と前記ソース電極との間の短絡の終了後に前記基準電位に再び変化することによって、前記薄膜トランジスタのゲート電極とソース電極との間の電位差を前記輝度電位だけ低い値に変化させることを特徴とする請求項２に記載の画像表示装置。
【請求項４】
前記変動電位供給手段は、前記輝度電位供給手段と一体的に形成され、前記電位供給源は、前記第１スイッチング手段によって前記薄膜トランジスタのゲート電極とドレイン電極との間を断線した状態で前記静電容量を介して前記ゲート電極に対して変動電位を供給することを特徴とする請求項２または３に記載の画像表示装置。
【請求項５】
前記有機ＥＬ素子内を流れる電流を供給する電流源と、
前記閾値電位検出手段および前記輝度電位供給手段の動作時に前記電流源と前記有機ＥＬ素子との間を断線し、前記変動電位供給手段の動作時に前記電流源と前記有機ＥＬ素子との間を電気的に接続する第２スイッチング手段と、
前記電位供給源と前記第２電極との間の導通状態を制御する第３スイッチング手段と、
を備え、前記第１、第２および第３スイッチング手段は、前記ドライバ手段に備わる薄膜トランジスタと同じ導電型の薄膜トランジスタを含んで形成されることを特徴とする請求項２〜４のいずれか一つに記載の画像表示装置。
【請求項６】
前記発光手段は、有機ＥＬ素子によって形成されることを特徴とする請求項１〜５のいずれか一つに記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示輝度に応じて発光時間を変化させることによって画像表示を行う画像表示装置に関するものである。
【背景技術】
【０００２】
有機ＥＬ素子を用いた画像表示装置の駆動回路として、画素ごとにおける表示輝度を実現するために有機ＥＬ素子の発光輝度を変化させるのではなく、有機ＥＬ素子の発光時間を変化させることによって画素ごとの輝度調整を行うものが提案されている。すなわち、任意の画素において、高輝度表示を行う場合には有機ＥＬ素子の発光時間を長くし、低輝度表示を行う場合には発光時間を短くすることによって輝度表示を行うこととしている。
【０００３】
このような従来の画像表示装置は、図９−１に示すように、有機ＥＬ素子１０１と、有機ＥＬ素子のアノード側に出力端が接続されたインバータ部１０２と、インバータ部１０２の入力端と出力端との間を導通させてインバータ部１０２をリセットするスイッチング素子として機能する薄膜トランジスタ１０３と、後述するように表示輝度に応じたデータ電位および発光時に必要となるスイープ電位を供給する信号線１０４と、信号線１０４とインバータ部１０２との間に配置されたコンデンサ１０５とを備える。インバータ部１０２は、ｐ型の薄膜トランジスタ１０６とｎ型の薄膜トランジスタ１０７とによって形成され、具体的には、薄膜トランジスタ１０６、１０７のドレイン電極同士が接続されて出力端を形成し、薄膜トランジスタ１０６、１０７のゲート電極同士が接続されて入力端を形成している。そして、薄膜トランジスタ１０７のソース電極がアースされる一方で、薄膜トランジスタ１０７のソース電極はｎ型の薄膜トランジスタ１０８を介して電源線１０９と接続されている。
【０００４】
図９−２は、図９−１に示す従来の画像表示装置の動作時における電位変動について示すタイムチャートである。図９−２に示すように、従来の画像表示装置の動作は輝度に対応したデータ電位の書き込み等を行うアドレス期間と、書き込まれたデータ電位に基づいて発光を行う発光期間とに別れており、アドレス期間中において、信号線１０４からのデータ電位Ｖdataの書き込みと、インバータ部１０２に対するリセット処理とが同時に行われ、コンデンサ１０５の極板間には、書き込まれたＶdataと、リセット処理によってインバータ部１０２の入力端に与えられた電位Ｖresとの差（Ｖdata−Ｖres）が生じることとなる。
【０００５】
そして、発光期間においては、信号線１０４から三角波状のスイープ電位が供給され、スイープ電位の値がデータ電位Ｖdataの値を下回る期間において、インバータ部１０２の出力端の電位がリセット電位Ｖresを上回ることとなる。かかる期間において有機ＥＬ素子１０１は発光することから、信号線１０４から供給されたデータ電位Ｖdataの値に応じた時間だけ有機ＥＬ素子１０１が発光することとなる。
【０００６】
【非特許文献１】カゲヤマ他、「革新的な画素駆動スキームを備えた４−ＴＦＴ画素回路を用いた３．５インチ有機ＥＬディスプレイ（A 3.5-inch OLED Display using a 4-TFT Pixel Circuit with an Innovative Pixel Driving Scheme）」、ソサイエティ・オブ・インフォメーション・ディスプレイ  ２００３  ダイジェスト（Society of Information Display 2003 Digest）、２００３年、Ｎｏ．９−１、ｐ．９６−９９
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、有機ＥＬ素子を用いた従来の画像表示装置は、インバータ部１０２を備えた構成を有することから、製造が煩雑となるという問題と、消費電力が高くなるという問題を有する。以下、これらの問題について説明する。
【０００８】
図９−１に示したように、インバータ部１０２は、ｐ型の薄膜トランジスタ１０６とｎ型の薄膜トランジスタ１０７とを備えた構成を有する。このように異なる導電型の薄膜トランジスタを同一基板上に形成する場合にはそれぞれ別工程によって製造する必要があることから、製造工程は煩雑化し、製造コストが上昇するという問題を有する。
【０００９】
また、従来の画像表示装置は、上記したように信号線１０４によってデータ電位が書き込まれる際に、薄膜トランジスタ１０３を用いてインバータ部１０２の出力端と入力端とを短絡し、リセット処理を行う必要がある。かかるリセット処理における消費電力は、画像表示装置の駆動に要する全電力の１５％程度に及び、低消費電力化の妨げとなっている。
【００１０】
本発明は、上記に鑑みてなされたものであって、低製造コストかつ低消費電力の画像表示装置を実現することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、請求項１にかかる画像表示装置は、発光時間を変化させることによって輝度表示を行う画像表示装置であって、電流注入により発光する発光手段と、少なくとも第１端子および第２端子を備え、前記第１端子と前記第２端子との間に印加された、所定の駆動閾値よりも高い電位差に応じて前記発光手段に対する電流供給時間を制御するドライバ手段と、前記第１端子と前記第２端子との間における前記駆動閾値に対応した電位差を検出する閾値電圧検出手段と、前記第１端子と前記第２端子との間の電位差の絶対値を、前記駆動閾値よりも前記表示輝度に対応した輝度電位だけ低い値に変化させる輝度電位供給手段と、前記輝度電位供給手段による電位変化の後に、前記第１端子に対して前記輝度電位よりも低い値と前記輝度電位よりも高い値との間で変動する変動電位を供給することによって前記ドライバ手段の駆動状態を制御する変動電位供給手段とを備えたことを特徴とする。
【００１２】
この請求項１の発明によれば、インバータ部を備えることなく発光時間を変化させることによる輝度表示を行う画像表示装置を実現できるため、消費電力を低減した画像表示装置を実現することができる。また、閾値電圧検出手段を備えることとしたため、ドライバ手段の閾値電圧の変動に対応して正確な輝度表示を行う画像表示装置を実現することができる。
【００１３】
また、請求項２にかかる画像表示装置は、上記の発明において、前記ドライバ手段は、前記第１端子に対応したゲート電極と、前記第２端子に対応したソース電極と、ドレイン電極とを備えた薄膜トランジスタを備え、前記閾値電位検出手段は、前記ゲート電極と前記ドレイン電極との間を短絡することによって前記駆動閾値に対応した電位差を検出する第１スイッチング手段を備えたことを特徴とする。
【００１４】
また、請求項３にかかる画像表示装置は、上記の発明において、前記輝度電位供給手段は、前記ゲート電極と接続した第１電極と、該第１電極と対向する第２電極とからなる静電容量と、該第２電極に対して電位を供給する電位供給源とを備え、前記第２電極は、前記第１スイッチング手段によって前記ゲート電極と前記ソース電極との間が短絡された際に基準電位から前記輝度電位の分だけ変化し、前記ゲート電極と前記ソース電極との間の短絡の終了後に前記基準電位に再び変化することによって、前記薄膜トランジスタのゲート電極とソース電極との間の電位差を前記輝度電位だけ低い値に変化させることを特徴とする。
【００１５】
また、請求項４にかかる画像表示装置は、上記の発明において、前記変動電位供給手段は、前記輝度電位供給手段と一体的に形成され、前記電位供給源は、前記第１スイッチング手段によって前記薄膜トランジスタのゲート電極とドレイン電極との間を断線した状態で前記静電容量を介して前記ゲート電極に対して変動電位を供給することを特徴とする。
【００１６】
また、請求項５にかかる画像表示装置は、上記の発明において、前記有機ＥＬ素子内を流れる電流を供給する電流源と、前記閾値電位検出手段および前記輝度電位供給手段の動作時に前記電流源と前記有機ＥＬ素子との間を断線し、前記変動電位供給手段の動作時に前記電流源と前記有機ＥＬ素子との間を電気的に接続する第２スイッチング手段と、前記電位供給源と前記第２電極との間の導通状態を制御する第３スイッチング手段とを備え、前記第１、第２および第３スイッチング手段は、前記ドライバ手段に備わる薄膜トランジスタと同じ導電型の薄膜トランジスタを含んで形成されることを特徴とする。
【００１７】
この請求項５の発明によれば、同じ導電型の薄膜トランジスタを含んで形成されることとしたため、同一工程によって各スイッチング手段およびドライバ手段を作製することが可能であり、製造コストが低減された画像表示装置を実現することができる。
【００１８】
また、請求項６にかかる画像表示装置は、上記の発明において、前記発光手段は、有機ＥＬ素子によって形成されることを特徴とする。
【発明の効果】
【００１９】
本発明にかかる画像表示装置は、インバータ部を備えることなく発光時間を変化させることによる輝度表示を行う画像表示装置を実現できるため、消費電力を低減した画像表示装置を実現できるという効果を奏する。また、閾値電圧検出手段を備えることとしたため、ドライバ手段の閾値電圧の変動に対応して正確な輝度表示を行う画像表示装置を実現できるという効果を奏する。
【００２０】
また、本発明にかかる画像表示装置は、同じ導電型の薄膜トランジスタを含んで形成されることとしたため、同一工程によって各スイッチング手段およびドライバ手段を作製することが可能であり、製造コストが低減された画像表示装置を実現することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２１】
以下に、本発明にかかる画像表示装置を実施するための最良の形態（以下、単に「実施の形態」と称する）について図面を参照しつつ説明を行う。なお、図面は模式的なものであって現実のものとは異なることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００２２】
（実施の形態１）
まず、実施の形態１にかかる画像表示装置について説明する。図１は、本実施の形態１にかかる画像表示装置の全体構成について示す模式図である。図１に示すように、本実施の形態１にかかる画像表示装置は、行列状に複数配置された画素回路１と、画素回路１に対して、信号線２を介して後述する輝度電位および変動電位を供給する信号線駆動回路３（特許請求の範囲における電位供給源に相当）と、画素回路１に対して、走査線４を介して輝度信号を供給する画素回路１を選択するための走査信号を供給する走査線駆動回路５とを備える。また、本実施の形態１にかかる画像表示装置は、画素回路１内に備わる発光素子１１（後述）に対して駆動電力を供給する電源供給回路６と、画素回路１内に備わる第２スイッチング素子１２（後述）の駆動を制御する第１駆動制御回路７と、画素回路１内に備わる閾値電位検出部１７（後述）の駆動を制御する第２駆動制御回路８と、画素回路１に対して基準電位、例えば０電位を供給する定電位供給回路９とを備える。
【００２３】
画素回路１は、アノード側が電源供給回路６と電気的に接続された発光素子１１と、発光素子１１のカソード側に一方の端子が接続された第２スイッチング素子１２と、ｎ型の薄膜トランジスタによって形成され、ドレイン電極が第２スイッチング素子１２の他方の端子に接続され、ソース電極が定電位供給回路９と電気的に接続されたドライバ素子１３とを備える。さらに、画素回路１は、ドライバ素子１３を形成する薄膜トランジスタのゲート電極に一方の極板が接続された静電容量１４と、静電容量１４の他方の極板と信号線２との間に配置された第３スイッチング素子１５と、ドライバ素子１３を形成する薄膜トランジスタのゲート・ドレイン間の導通状態を制御する第１スイッチング素子１６によって形成された閾値電位検出部１７とを備えた構成を有する。
【００２４】
発光素子１１は、電流注入によって発光する機構を有し、例えば有機ＥＬ素子によって形成される。有機ＥＬ素子は、Ａｌ、Ｃｕ、ＩＴＯ（Indium Tin Oxide）等によって形成されたアノード層およびカソード層と、アノード層とカソード層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造を有し、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する。
【００２５】
第２スイッチング素子１２は、発光素子１１とドライバ素子１３との間の導通を制御する機能を有し、本実施の形態１では、ｎ型の薄膜トランジスタによって形成される。すなわち、薄膜トランジスタのドレイン電極とソース電極とがそれぞれ発光素子１１、ドライバ素子１３に接続される一方で、ゲート電極が第１駆動制御回路７と電気的に接続された構成を有し、第１駆動制御回路７から供給される電位に基づいて、発光素子１１とドライバ素子１３との間の導通状態を制御している。
【００２６】
ドライバ素子１３は、発光素子１１に電流が流れる時間を制御するための機能を有する。具体的には、ドライバ素子１３は、第１端子と第２端子との間に印加される駆動閾値以上の電位差に応じて発光素子１１に流れる電流を制御する機能を有し、かかる電位差が印加される間、発光素子１１に対して電流を流し続ける機能を有する。本実施の形態１では、ドライバ素子１３は、ｎ型の薄膜トランジスタによって形成され、第１端子に相当するゲート電極と、第２端子に相当するソース電極との間に印加される電位差に応じて発光素子１１の発光時間を制御している。
【００２７】
静電容量１４は、信号線駆動回路３と組合わさることによって輝度電位／変動電位供給部１９を形成する。本実施の形態１における輝度電位／変動電位供給部１９は、特許請求の範囲における輝度電位供給手段および変動電位供給手段として機能する。すなわち、輝度電位供給手段として、ドライバ素子１３の駆動閾値に対応した電位差（以下、「閾値電圧」と称する）を検出した後に、ドライバ素子１３の第１端子（ゲート電極）と第２端子（ソース電極）との間の電位差を、閾値電圧よりも輝度電位だけ低い値に変化させる機能を有する。また、輝度電位供給手段として動作した後には、変動電位供給手段として、ドライバ素子１３の第１端子に対して、輝度電位よりも低い値と、輝度電位よりも高い値との間で変動する変動電位、例えば、０電位から最大電位まで直線的に増加し、再び０電位に戻る三角波状の変動電位を供給する機能を有する。
【００２８】
第３スイッチング素子１５は、信号線２と静電容量１４との間の導通状態を制御する機能を有する。本実施の形態１において、第３スイッチング素子１５は、ｎ型の薄膜トランジスタによって形成され、一方のソース／ドレイン電極が信号線２に接続され、他方のソース／ドレイン電極が静電容量１４に接続された構成を有する。さらに、ゲート電極が走査線４を介して走査線駆動回路５と電気的に接続された構成を有し、走査線駆動回路５から供給される電位に基づいて、信号線２と静電容量１４との間の導通状態を制御している。
【００２９】
閾値電位検出部１７は、ドライバ素子１３の閾値電圧を検出するためのものである。本実施の形態１では、閾値電位検出部１７は、ｎ型の薄膜トランジスタたる第１スイッチング素子１６によって形成されている。すなわち、スイッチング素子１６は、薄膜トランジスタの一方のソース／ドレイン電極が、ドライバ素子１３のドレイン電極に接続され、他方のソース／ドレイン電極が、ドライバ素子１３のゲート電極に接続され、薄膜トランジスタのゲート電極が第２駆動制御回路８に電気的に接続された構成を有する。従って、閾値電位検出部１７は、第２駆動制御回路８から供給される電位に基づいてドライバ素子１３を構成する薄膜トランジスタのゲート・ドレイン間を導通させる機能を有し、ゲート・ドレイン間を導通させた際に閾値電圧を検出する機能を有する。
【００３０】
次に、本実施の形態１にかかる画像表示装置の動作について説明する。本実施の形態１にかかる画像表示装置は、ドライバ素子１３のゲート・ソース間の電位差を閾値電圧とした後、電位差の絶対値が閾値電圧から輝度電位だけ低い値に変化させる。そして、かかる電位を有するゲート電極に対して、さらに輝度電位よりも低い値から輝度電位よりも高い値へと徐々に変化する変動電位を供給することによって、変動電位が輝度電位よりも高い値となる期間だけ発光素子１１を発光させることとしている。
【００３１】
図２は、動作時における本実施の形態１にかかる画像表示装置の各構成要素の電位変動の態様を示すタイムチャートである。図２において、走査線（ｎ−１）および制御線（ｎ−１）は、前段に位置する画素回路１に対応した走査線および制御線のタイムチャートを参考のために示したものである。図３−１〜図３−５は、図２に示す期間（１）〜期間（５）に対応した画素回路１の状態を示した模式図である。なお、図２および図３−１〜図３−５に示す状態では簡単のため、定電位供給回路９はドライバ素子のソース電極に対して０電位を供給するものとし、ドライバ素子１３のゲート・ソース間の電位差は、ゲート電位の値と等しいものとして取り扱うこととしている。
【００３２】
まず、過去の発光の際にドライバ素子１３のゲート電極に印加された電位をリセットするリセット工程が行われる。具体的には、図２の期間（１）および図３−１に示すように、走査線４、制御線１０および第１駆動制御回路７の電位がオン電位に変化する。すなわち、図３−１に示すように、第２スイッチング素子１２、ドライバ素子１３、第３スイッチング素子１５および第１スイッチング素子１６のすべてがオン状態となっている。従って、静電容量１４を形成する第１電極２１の電位は、電源供給回路６から発光素子１１のアノード側に供給される電位から、発光素子１１内における電圧降下分を差し引いた値となる。一般に電源供給回路６から供給される電位は十分高い値を有することから第１電極２１の電位（すなわち、ドライバ素子１３のゲート電位）は、閾値電圧Ｖthよりも高い値であるＶrに保持されることとなる。
【００３３】
一方で、第３スイッチング素子１５が上述のようにオン状態となっていることに加え、図２に示すように信号線２の電位が０電位となっていることから、静電容量１４を形成する他方の電極である第２電極２２は０電位となる。従って、図２の期間（１）および図３−１に示す工程において、第１電極２１に対してはＶr（＞Ｖth）の電位が供給され、第２電極２２に対しては０電位が供給される。
【００３４】
なお、図２のタイムチャートからも明らかなように、本工程では、前段に位置する走査線（ｎ−１）および制御線（ｎ−１）についてもオン電位を保持しており、前段に位置する画素回路１においても同様の工程が行われ、第１電極の電位がＶr、第２電極の電位が０となっている。このことは他の画素回路１についても同様であって、本工程は、すべての画素回路について同時に行われ、静電容量１４の両極板にはそれぞれ電位Ｖr、０電位が供給されることとなる。
【００３５】
そして、図２の期間（２）および図３−２に示す工程が行われる。本工程では、走査線４、制御線１０および第１駆動制御回路７の電位はオフ電位に変化しており、第２スイッチング素子１２、第３スイッチング素子１５および第１スイッチング素子１６はオフ状態に制御されている。従って、第１電極２１はいわゆるフローティング状態になっており、電荷の移動が生じないことから、前工程で供給された電位Ｖrの値を維持している。
【００３６】
なお、本工程において信号線２の電位は、他の画素回路１に対して輝度に応じた電位を供給するために所定の電位となっている。
【００３７】
その後、静電容量１４の第１電極２１に閾値電圧が供給され、第２電極２２に輝度電圧が供給される。具体的には、図２の期間（３）および図３−３に示すように、第１駆動制御回路７の電位がオフ電位に維持されて第２スイッチング素子１２がオフ状態を維持する一方、制御線１０、走査線４の電位はオン電位に変化し、第１スイッチング素子１６、第３スイッチング素子１５がそれぞれオン状態となる。
【００３８】
まず、第１電極２１の電位の変化について説明する。上述のように第１スイッチング素子１６がオン状態に変化することから、ドライバ素子１３においてゲート電極とドレイン電極とが電気的に接続されることとなる。一方で、既に述べたように前工程までにドライバ素子１３のゲート電極には閾値電圧Ｖthよりも高い値であるＶrが保持されており、ソース電極には定電位供給回路９によって０電位が供給されることから、ゲート・ソース間電位差はＶrとなり、ドライバ素子１３はオン状態となっている。従って、ドライバ素子１３に関して、ゲート電極から第１スイッチング素子１６を介してドレイン電極、ソース電極のそれぞれが導通した状態となり、ゲート電極に保持された電荷に基づいて電流Ｉが流れることとなる。かかる電流Ｉは、ドライバ素子１３がオフ状態になるまで流れることとなるため、最終的には、ドライバ素子１３におけるゲート・ソース間電位差は閾値電圧Ｖthと等しい値となり、ソース電極は０電位を維持することからドライバ素子１３のゲート電極の電位、すなわち第１電極２１の電位はＶthとなる。
【００３９】
一方、第２電極２２の電位は、信号線２を介して供給される輝度電位Ｖdataに変化する。すなわち、本工程では第３スイッチング素子１５はオン状態となっていることから、信号線２と第２電極２２との間は電気的に接続されており、第２電極２２は、信号線２から供給される電位を有することとなる。本工程では、信号線２の電位は、発光素子１１の発光輝度に応じた値であるＶdataになるよう制御されることから、第２電極２２の電位もＶdataに変化する。以上のことから、本工程においては、第１電極２１すなわちドライバ素子１３のゲート電極にはドライバ素子１３の駆動の閾値電圧であるＶthが供給され、第２電極２２には輝度電位Ｖdataが供給されることとなり、静電容量１４の電極間における電位差は（Ｖth−Ｖdata）となる。
【００４０】
なお、図２の期間（２）の開始時から期間（４）の開始前までは、画像表示装置上に複数存在する画素回路１について、期間（３）と同様の電位供給が行われる。従って、期間（４）が開始されるまでには、すべての画素回路１において、静電容量１４の第１電極２１にはドライバ素子１３の駆動閾値電圧に応じた電位Ｖthが供給され、第２電極２２には各画素回路１における表示輝度に対応した輝度電位Ｖdataが供給される。
【００４１】
その後、ドライバ素子１３のゲート電極の電位を、ゲート・ソース間の電位差が閾値電圧Ｖthよりも輝度電位Ｖdataだけ低くなるよう変化させる工程が行われる。具体的には、図２の期間（４）および図３−４に示すように、走査線４、第１駆動制御回路７がオン電位を供給する一方、制御線１０はオフ電位を供給しており、第３スイッチング素子１５および第１スイッチング素子１６はオン状態となり、第２スイッチング素子１２はオフ状態となっている。また、信号線２の電位は０電位に変化している。
【００４２】
ドライバ素子１３（第１電極２１）の電位変化は以下のメカニズムによって生じる。すなわち、第３スイッチング素子１５はオン状態となっているために、第２電極２２は信号線２の電位０が供給され、第２電極２２の電位は、図３−３の工程で供給されたＶdataから０に変化する。一方で、第１スイッチング素子１６はオフ状態となっていることから第１電極２１はフローティング状態となっており、第１電極２１の電位は、第２電極２２との間の電位差を維持しつつ変動することとなる。図３−３の工程における第１電極２１と第２電極２２との間の電位差は上記したように（Ｖth−Ｖdata）であり、第２電極２２の電位は０電位になることから、第１電極２１の電位は、図３−４に示すように、（Ｖth−Ｖdata）に変化する。この結果、ドライバ素子１３のゲート・ソース間電位差は第１電極２１の電位（Ｖth−Ｖdata）と等しい値となり、駆動閾値電圧よりも輝度電圧Ｖdataだけ低い値となる。
【００４３】
最後に、発光素子１１が表示輝度に応じた時間だけ発光する発光工程が行われる。具体的には、図２の期間（５）および図３−５に示すように、第１スイッチング素子１６はオフ状態、第２スイッチング素子１２および第３スイッチング素子１５はオン状態を維持している。そして、信号線２は、図２に示すように、輝度電位よりも低い値、例えば０電位から徐々に増加して、輝度電位よりも高い値である電位Ｖmaxまで直線的に増加した後、再び０電位まで直線的に減少する変動電位Ｖd（ｔ）を第２電極２２に対して供給する。一方で、スイッチング素子１６はオフ状態を維持していることから第１電極２１はフローティング状態となっており、第２電極２２との電位差を維持しつつ、第２電極２２の電位変動に応じて第１電極２１の電位が変動することとなる。具体的には、図３−４の工程における第１電極２１と第２電極との電位差は上記のように（Ｖth−Ｖdata）であることから、第２電極２２に印加される変動電位Ｖd（ｔ）に応じて、第１電極２１の電位は、電位差を維持するために（Ｖth−Ｖdata＋Ｖd（ｔ））となる。
【００４４】
従って、図２の期間（５）および図３−５に示す工程においては、ドライバ素子１３におけるゲート・ソース間の電位差は（Ｖth−Ｖdata＋Ｖd（ｔ））で与えられることとなる。ここで、発光素子１１が発光するためにはドライバ素子１３がオン状態になって電流が流れる必要があることから、発光素子１１の発光には、
Ｖth−Ｖdata＋Ｖd（ｔ）＞Ｖth  ・・・（１）
の条件、すなわち、
Ｖd（ｔ）＞Ｖdata  ・・・（２）
の条件を満たす必要がある。
【００４５】
図４は、変動電位Ｖd（ｔ）と輝度電位Ｖdataの大小関係に基づいて定まる発光素子１１の発光時間について示すグラフである。変動電位Ｖd（ｔ）は、輝度電位Ｖdataよりも低い値と輝度電位Ｖdataよりも高い値との間を変動し、図４に示すように、輝度電位Ｖdataの値に応じて（２）式を満たす時間が変化する。具体的には、図４に示すように、輝度電位の値がＶdata1の場合には、（２）式を満たす時間、すなわち発光素子１１が発光する時間はΔｔ1となり、輝度電位の値がＶdata2の場合には、発光素子１１が発光する時間はΔｔ2となる。画像表示装置のユーザは、発光素子１１の発光時間に応じて異なる輝度を認識することから、輝度電位Ｖdataの値を適切に選択することによって発光素子１１の発光時間を調整することが可能となり、発光時間の調整により所望の輝度の表示が行われる。
【００４６】
次に、本実施の形態１にかかる画像表示装置の利点について説明する。まず、本実施の形態１にかかる画像表示装置は、従来のものと比較して製造コストを低減できるという利点を有する。具体的には、本実施の形態１にかかる画像表示装置は、図１にも示したようにインバータ部を備えずに、ｎ型の薄膜トランジスタを含んで形成される複数のスイッチング素子等によって形成されている。すなわち、本実施の形態１にかかる画像表示装置は、ｐ型の薄膜トランジスタとｎ型の薄膜トランジスタの双方を備える必要が無く、ｎ型の薄膜トランジスタのみによってスイッチング素子等を形成することが可能である。従って、画素回路を形成する薄膜トランジスタを同一工程によって作製することが可能であり、別工程によって異なる導電型の薄膜トランジスタを形成する場合と比較して、製造コストを低減することが可能である。
【００４７】
また、本実施の形態１にかかる画像表示装置は、従来の画像表示装置と比較して消費電力が低減されるという利点を有する。すなわち、本実施の形態１にかかる画像表示装置はインバータ部を備えておらず、従って、インバータ部の入力端と出力端とを短絡してリセット処理を行う必要がない。このため、本実施の形態１にかかる画像表示装置は、かかるリセット処理に伴って生じる電力消費を考慮する必要はなく、リセット処理を行わない分だけ従来の画像表示装置よりも消費電力を低減することが可能である。なお、本実施の形態１にかかる画像表示装置も図２の期間（１）および図３−１においてリセット工程を行うこととしているが、これはインバータ部のリセット処理とは全く異なるものであり、かかる工程を行うことによって消費電力が大幅に増加することはない。
【００４８】
さらに、本実施の形態１にかかる画像表示装置は、発光素子１１の発光時間を制御するドライバ素子１３の駆動閾値電圧を実際に検出する構成を有する。すなわち、本実施の形態１では、個々のドライバ素子１３を駆動させて現実の駆動閾値電圧を検出する構成を有する。従って、例えばチャネル形成層をポリシリコンによって形成した場合のように、粒径の相違等に起因して電気特性にばらつきが生じた場合であっても、現実の駆動閾値電圧に対応した電位供給が可能となる。このため、本実施の形態１にかかる画像表示装置は、表示を欲する輝度に正確に対応した輝度表示を行うことが可能である。
【００４９】
また、本実施の形態１にかかる画像表示装置は、変動電位Ｖd（ｔ）を与えることによって発光素子１１の発光時間を制御している。このことは、換言すれば同一の輝度電位Ｖdataを与えた場合であっても変動電位Ｖd（t）の波形を変えることによって発光時間を変化することができ、ユーザに認識される輝度を変化させることが可能であることを意味している。従って、変動電位Ｖｄ（ｔ）の波形を調整することによって、ガンマ補正等を行うことも可能である。
【００５０】
（実施の形態２）
次に、実施の形態２にかかる画像表示装置について説明する。本実施の形態２にかかる画像表示装置は、画素回路内に備わる薄膜トランジスタについて、導電型がｐ型のもののみを用いた構成を有する。
【００５１】
図５は、本実施の形態２にかかる画像表示装置の全体構成を示す模式図である。図５に示すように、本実施の形態２にかかる画像表示装置は、行列状に複数配置された画素回路３１と、画素回路３１に対して信号線３２を介して輝度電位を供給する信号線駆動回路３３と、走査線３４を介して走査信号を供給する走査線駆動回路３５と、発光素子に対して駆動電力を供給する電源供給回路３６と、発光素子と電源供給回路３６との間の導通状態を制御する電位を供給する第１駆動制御回路３７と、閾値電圧の検出時等に電位を供給する第２駆動制御回路３８と、基準電位を供給する定電位供給回路３９とを備える。
【００５２】
画素回路１は、カソード側が定電位供給回路３９に電気的に接続された発光素子４１と、第１端子と第２端子との間に供給される電位差に基づいて発光素子４１に流れる電流値を制御することによって発光素子４１の発光時間を制御するドライバ素子４３と、発光素子４１とドライバ素子４３との間の導通状態を制御する第２スイッチング素子４２とを備える。また、画素回路１は、ドライバ素子４３の第１端子（ゲート電極）と第２端子（ソース電極）との間の駆動閾値を検出する閾値電位検出部４７として、第１端子と第２端子との間の導通状態を制御する第１スイッチング素子４６を備える。また、画素回路１は、ドライバ素子４３の第１端子と一方の電極（第１電極）が接続された静電容量４４と、静電容量４４の他方の電極（第２電極）と信号線３２との間の導通状態を制御する第３スイッチング素子４５とを備える。なお、静電容量４４と信号線駆動回路３３とによって輝度電位／変動電位供給部４９が構成されている。
【００５３】
第２スイッチング素子４２、ドライバ素子４３、第３スイッチング素子４５および第１スイッチング素子４６は、それぞれｐ型の薄膜トランジスタを含んで形成されており、第２スイッチング素子４２のゲート電極は第１駆動制御回路３７に接続され、第３スイッチング素子４５のゲート電極は、走査線３４に接続され、第１スイッチング素子４６のゲート電極は、制御線４０を介して第２駆動制御回路３８に接続された構造を有する。
【００５４】
本実施の形態２にかかる画像表示装置は、画素回路３１内に備わる薄膜トランジスタについて、導電型がｐ型のものを用いて形成されている。従って、画素回路３１に対して信号線３２、走査線３４、制御線４０および第１駆動制御回路３７によって供給される電位は、図２に示すタイムチャートを反転させたものとなる。具体的には、本実施の形態２にかかる画像表示装置は図５に示すタイムチャートに従って動作し、実施の形態１の場合と同様に、期間（１）にドライバ素子４３のゲート電極に電位Ｖr（＞Ｖth）が供給され、期間（３）に静電容量の第２電極に輝度電位Ｖdataが印加されると共に第１電極に閾値電圧Ｖthが印加される。そして、期間（４）に第１電極の電位が（Ｖth−Ｖdata）に変化し、期間（５）に変動電位Ｖd（ｔ）が与えられると共に輝度に応じた時間に渡って発光素子４１が発光する。
【００５５】
このように、本実施の形態２にかかる画像表示装置は、画素回路３１内に備わる薄膜トランジスタをｐ型のもののみで構成し、画素回路１の構成要素に対して供給する電位を反転させることによって、実施の形態１の場合と同様の機能を有する構成を実現している。すなわち、画素回路３１内の薄膜トランジスタはすべてｐ型の導電性を有することから同一工程によって作製することが可能であり、インバータ部を備えないことから消費電力が低減されるという利点を有する。また、本実施の形態２にかかる画像表示装置は、図６の期間（３）においてドライバ素子４３の閾値電圧を実際に検出する構成を有することから、ドライバ素子４３の電気特性にばらつきが生じた場合であっても表示を欲する輝度に正確に対応した輝度表示を行うことが可能である。
【００５６】
（実施の形態３）
次に、実施の形態３にかかる画像表示装置について説明する。本実施の形態３にかかる画像表示装置は、実施の形態１、２における走査線、走査線駆動回路および第３スイッチング素子を省略した構成を有する。
【００５７】
図７は、本実施の形態３にかかる画像表示装置の全体構成について示す模式図である。図７に示すように、本実施の形態３にかかる画像表示装置は、行列状に複数配置された画素回路５１において、信号線２と静電容量１４との間が電気的に直接接続された構成を有し、第３スイッチング素子に相当する回路素子を省略した構成を有する。そして、本実施の形態３にかかる画像表示装置は、第３スイッチング素子を省略したことに対応して、走査線および走査線駆動回路を省略した構成を有する。
【００５８】
図８は、本実施の形態３にかかる画像表示装置の動作を説明するために、各構成要素の電位変動について示すタイムチャートである。図８を図２と比較すると明らかなように、第３スイッチング素子を省略して信号線２と静電容量１４とを直接的に接続した構成を採用した場合であっても、他の構成要素の電位変動については特に変化を加えることなく画像表示を行うことが可能である。また、本実施の形態３にかかる画像表示装置においても、ドライバ素子１５の駆動閾値電圧の検出を行った後、ドライバ素子１５におけるゲート・ソース間電位差を駆動閾値電圧よりも輝度電位の分だけ低減し、輝度電位よりも低い値から輝度電位よりも高い値まで変化する変動電位を与える構成を採用することは実施の形態１、２と同様である。従って、本実施の形態３においても、実施の形態１、２と同様に低製造コストかつ低消費電力の画像表示装置を実現することが可能である。そして、本実施の形態３では走査線駆動回路、走査線および第３スイッチング素子を省略した構成を採用することから、さらなる製造コストおよび消費電力の低減を実現することが可能である。なお、図７および図８では、画素回路５１内において薄膜トランジスタがｎ型のみの導電型を有するケースについて示しているが、実施の形態２と同様に、薄膜トランジスタをｐ型のもののみを用いて構成することとしても良い。
【図面の簡単な説明】
【００５９】
【図１】実施の形態１にかかる画像表示装置の全体構成を示す模式図である。
【図２】実施の形態１にかかる画像表示装置の動作を説明するために、各構成要素の電位変動の態様を示すタイムチャートである。
【図３−１】実施の形態１にかかる画像表示装置の動作を示す模式図である。
【図３−２】実施の形態１にかかる画像表示装置の動作を示す模式図である。
【図３−３】実施の形態１にかかる画像表示装置の動作を示す模式図である。
【図３−４】実施の形態１にかかる画像表示装置の動作を示す模式図である。
【図３−５】実施の形態１にかかる画像表示装置の動作を示す模式図である。
【図４】変動電位と輝度電位の大小関係に応じた発光時間の違いについて説明するための模式的なグラフである。
【図５】実施の形態２にかかる画像表示装置の全体構成を示す模式図である。
【図６】実施の形態２にかかる画像表示装置の動作を説明するために、各構成要素の電位変動の態様を示すタイムチャートである。
【図７】実施の形態３にかかる画像表示装置の全体構成を示す模式図である。
【図８】実施の形態３にかかる画像表示装置の動作を説明するために、各構成要素の電位変動の態様を示すタイムチャートである。
【図９−１】従来技術にかかる画像表示装置の全体構成を示す模式図である。
【図９−２】従来技術にかかる画像表示装置の動作を説明するために、各構成要素の電位変動の態様を示すタイムチャートである。
【符号の説明】
【００６０】
１      画素回路
２      信号線
３      信号線駆動回路
４      走査線
５      走査線駆動回路
６      電源供給回路
７      第１駆動制御回路
８      第２駆動制御回路
９      定電位供給回路
１０    制御線
１１    発光素子
１２    第２スイッチング素子
１３    ドライバ素子
１４    静電容量
１５    第３スイッチング素子
１６    第１スイッチング素子
１７    閾値電位検出部
１９    輝度電位／変動電位供給部
２１    第１電極
２２    第２電極
３１    画素回路
３２    信号線
３３    信号線駆動回路
３４    走査線
３５    走査線駆動回路
３６    電源供給回路
３７    第１駆動制御回路
３８    第２駆動制御回路
３９    定電位供給回路
４０    制御線
４１    発光素子
４２    第２スイッチング素子
４３    ドライバ素子
４４    静電容量
４５    第３スイッチング素子
４６    第１スイッチング素子
４７    閾値電位検出部
４９    変動電位供給部
１０１  有機ＥＬ素子
１０２  インバータ部
１０３  薄膜トランジスタ
１０４  信号線
１０５  コンデンサ
１０６  薄膜トランジスタ
１０７  薄膜トランジスタ
１０８  薄膜トランジスタ
１０９  電源線
【図１】
2005173142.tif 000003
【図２】
2005173142.tif 000004
【図３−１】
2005173142.tif 000005
【図３−２】
2005173142.tif 000006
【図３−３】
2005173142.tif 000007
【図３−４】
2005173142.tif 000008
【図３−５】
2005173142.tif 000009
【図４】
2005173142.tif 000010
【図５】
2005173142.tif 000011
【図６】
2005173142.tif 000012
【図７】
2005173142.tif 000013
【図８】
2005173142.tif 000014
【図９−１】
2005173142.tif 000015
【図９−２】
2005173142.tif 000016
【手続補正書】
【提出日】平成16年10月13日(2004.10.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
前記発光手段内を流れる電流を供給する電流源と、
前記閾値電位検出手段および前記輝度電位供給手段の動作時に前記電流源と前記発光手段との間を断線し、前記変動電位供給手段の動作時に前記電流源と前記発光手段との間を電気的に接続する第２スイッチング手段と、
前記電位供給源と前記第２電極との間の導通状態を制御する第３スイッチング手段と、
を備え、前記第１、第２および第３スイッチング手段は、前記ドライバ手段に備わる薄膜トランジスタと同じ導電型の薄膜トランジスタを含んで形成されることを特徴とする請求項２〜４のいずれか一つに記載の画像表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
このような従来の画像表示装置は、図９−１に示すように、有機ＥＬ素子１０１と、有機ＥＬ素子のアノード側に出力端が接続されたインバータ部１０２と、インバータ部１０２の入力端と出力端との間を導通させてインバータ部１０２をリセットするスイッチング素子として機能する薄膜トランジスタ１０３と、後述するように表示輝度に応じたデータ電位および発光時に必要となるスイープ電位を供給する信号線１０４と、信号線１０４とインバータ部１０２との間に配置されたコンデンサ１０５とを備える。インバータ部１０２は、ｐ型の薄膜トランジスタ１０６とｎ型の薄膜トランジスタ１０７とによって形成され、具体的には、薄膜トランジスタ１０６、１０７のドレイン電極同士が接続されて出力端を形成し、薄膜トランジスタ１０６、１０７のゲート電極同士が接続されて入力端を形成している。そして、薄膜トランジスタ１０７のソース電極がアースされる一方で、薄膜トランジスタ１０６のソース電極はｎ型の薄膜トランジスタ１０８を介して電源線１０９と接続されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、請求項５にかかる画像表示装置は、上記の発明において、前記発光手段内を流れる電流を供給する電流源と、前記閾値電位検出手段および前記輝度電位供給手段の動作時に前記電流源と前記発光手段との間を断線し、前記変動電位供給手段の動作時に前記電流源と前記発光手段との間を電気的に接続する第２スイッチング手段と、前記電位供給源と前記第２電極との間の導通状態を制御する第３スイッチング手段とを備え、前記第１、第２および第３スイッチング手段は、前記ドライバ手段に備わる薄膜トランジスタと同じ導電型の薄膜トランジスタを含んで形成されることを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
その後、ドライバ素子１３のゲート電極の電位を、ゲート・ソース間の電位差が閾値電圧Ｖthよりも輝度電位Ｖdataだけ低くなるよう変化させる工程が行われる。具体的には、図２の期間（４）および図３−４に示すように、走査線４、第１駆動制御回路７がオン電位を供給する一方、制御線１０はオフ電位を供給しており、第３スイッチング素子１５および第２スイッチング素子１２はオン状態となり、第１スイッチング素子１６はオフ状態となっている。また、信号線２の電位は０電位に変化している。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
本実施の形態２にかかる画像表示装置は、画素回路３１内に備わる薄膜トランジスタについて、導電型がｐ型のものを用いて形成されている。従って、画素回路３１に対して信号線３２、走査線３４、制御線４０および第１駆動制御回路３７によって供給される電位は、図２に示すタイムチャートを反転させたものとなる。具体的には、本実施の形態２にかかる画像表示装置は図６に示すタイムチャートに従って動作し、実施の形態１の場合と同様に、期間（１）にドライバ素子４３のゲート電極に電位Ｖr（＞Ｖth）が供給され、期間（３）に静電容量の第２電極に輝度電位Ｖdataが印加されると共に第１電極に閾値電圧Ｖthが印加される。そして、期間（４）に第１電極の電位が（Ｖth−Ｖdata）に変化し、期間（５）に変動電位Ｖd（ｔ）が与えられると共に輝度に応じた時間に渡って発光素子４１が発光する。