(57)【要約】      （修正有）【課題】ＢＧＡやＣＳＰパッケージの内周部ボールパッドにアサインされた高速信号の、インターポーザ上の長いめっきスタブからの反射に起因する、波形ひずみを低減した半導体装置を提供する。【解決手段】高速な差動信号を伝送する、ＢＧＡに代表される多端子の半導体素子１０のインターポーザ基板１において、高速差動信号を最内周部の隣接するボールパッド８にアサインし、かつ該高速差動信号を各々最外周部のボールパッド１８に再度接続する構成とした上で、最内周ボールパッド８に接続された信号を本線として信号伝送を行い、最外周部の隣接するボールパッド１８に接続された信号は、最内周ボールパッド８と最外周ボールパッド１８の間を接続する信号配線１４の特性インピーダンスに整合した終端抵抗２０によってマザーボード上で終端することで、めっきスタブ６による波形への影響を低減することができる。【選択図】図１
2005328032.tif 000002
【特許請求の範囲】
【請求項１】
インターポーザ基板に半導体素子が搭載され、複数の実装用のパッドを有する半導体装置において、
該インターポーザ基板の表面には、該半導体素子から第１の信号配線により接続され、かつビアを介してインターポーザ基板の裏面の実装用パッドと接続されている第１の電極パッドと、
第１の電極パッドと第２の信号配線により接続され、かつビアを介してインターポーザ基板の裏面の実装用パッドと接続されている、第１の電極パッドよりもインターポーザ基板の外周方向に配置された第２の電極パッドと、
第２の電極パッドからインターポーザ基板の外周縁に向かって延びる第３の信号配線とが設けられている事を特徴とする半導体装置。
【請求項２】
前記第１の電極パッドはインターポーザ基板の最内周に設けられた電極パッドであり、第２の電極パッドはインターポーザ基板の最外周に設けられたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の信号配線、第２の信号配線、第３の信号配線は、２本の信号配線が所定の間隔で平行して配置された差動信号配線であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第３の信号配線の長さは、２ｍｍ以下であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
インターポーザ基板に半導体素子が搭載され、複数の実装用のパッドを有する半導体装置が、マザーボードに実装されたプリント回路板において、
該インターポーザ基板の表面には、該半導体素子から第１の信号配線により接続されている第１の電極パッドと、第１の電極パッドと第２の信号配線により接続され、第１の電極パッドよりもインターポーザ基板の外周方向に配置されている第２の電極パッドと、第２の電極パッドからインターポーザ基板の外周縁に向かって延びる第３の信号配線とが設けられており
前記第１の電極パッドは、ビアとインターポーザ基板の裏面の実装用パッドを介して、マザーボード上の第４の信号配線と接続されており、前記第２の電極パッドは、ビアとインターポーザ基板の裏面の実装用パッドを介して、マザーボード上の第５の信号配線と接続され、終端抵抗により終端されていることを特徴とするプリント回路板。
【請求項６】
インターポーザ基板に半導体素子が搭載され、複数の実装用のパッドを有する半導体装置が、マザーボードに実装されたプリント回路板において、
該インターポーザ基板の表面には、該半導体素子から第１の信号配線により接続されている第１の電極パッドと、第１の電極パッドと第２の信号配線により接続され、第１の電極パッドよりもインターポーザ基板の外周方向に配置されている第２の電極パッドと、第２の電極パッドからインターポーザ基板の外周縁に向かって延びる第３の信号配線とが設けられており
前記第１の電極パッドと前記第２の電極パッドは、それぞれのビアとインターポーザ基板の裏面の実装用パッドを介して、マザーボード上の第４の信号配線により接続されており、前記第２の電極パッドは更に、マザーボード上の第５の信号配線と接続されていることを特徴とするプリント回路板。
【請求項７】
前記第１の電極パッドはインターポーザ基板の最内周に設けられた電極パッドであり、第２の電極パッドはインターポーザ基板の最外周に設けられた電極パッドであることを特徴とする請求項５または６に記載のプリント回路板。
【請求項８】
前記第１の信号配線、第２の信号配線、第３の信号配線、第４の信号配線、第５の信号配線は、２本の信号配線が所定の間隔で平行して配置された差動信号配線であることを特徴とする請求項５または６に記載のプリント回路板。
【請求項９】
前記第３の信号配線の長さは、２ｍｍ以下であることを特徴とする請求項５または６に記載のプリント回路板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載し高速信号を伝送する半導体装置およびプリント回路板に関するものであり、特にＢＧＡやＣＳＰ等の半導体パッケージの樹脂基板（インターポーザ）上の配線に関するものである。
【背景技術】
【０００２】
近年、パーソナルコンピュータに代表される電子機器には、ＵＳＢ、ＩＥＥＥ１３９４といったＩ／Ｆが搭載されている。これらは、周波数に換算して数百メガヘルツに相当するパルス幅の非常に高速な信号を伝送している。また、信号の高速化はさらに進んでおり、ギガヘルツ相当の周波数に相当する信号を伝送する必要が生じてきている。
【０００３】
一方、ＩＣ自体に関しては、システムＬＳＩに代表されるように、多機能化、モジュール化が進み、ＢＧＡやＣＳＰといった多端子のパッケージに収められるようになってきている。すなわち高速信号伝送Ｉ／Ｆを有するＩＣは、ＢＧＡやＣＳＰといった多端子の半導体パッケージに搭載されることが増えてきている。一般に半導体パッケージにおいて、半導体素子と、半導体素子が搭載されている樹脂基板（インターポーザ）上の電極パッドとは、ワイヤボンディングにより接続されている。この電極パッドはインターポーザ上に放射状に延びる信号配線により、電極パッドに接続されている。この電極パッドは、半導体パッケージをマザーボードに実装するための、インターポーザ裏面に設けられた、ボールパッドと、ビアを介して接続されている。
【０００４】
インターポーザ上の電極パッドには、金めっき処理が必要である。電極パッドに金めっき処理するためには、インターポーザの外縁部から電極パッドに通電しなければならない。そのため各電極パッドには、搭載された半導体素子と接続するための配線以外に、インターポーザの外縁部から延びる配線が形成されている。この各電極パッドからインターポーザの外縁部にむかってのびる配線は「めっきスタブ」と呼ばれている。このめっきスタブは、伝送線路上はインターポーザの外縁部において開放端（オープン）を形成しており、その長さは、１ｍｍピッチ４列ペリフェラル型のＢＧＡパッケージで１ｍｍから４ｍｍ程度である。
【０００５】
図８に従来のＢＧＡを使った半導体パッケージの模式図である。尚、説明を容易にするため、一部透視して示してある。１０１はインターポーザ基板である。図８においてインターポーザ基板１０１は、表裏の２層構成となっているが、３層以上の多層板であっても良い。インターポーザ基板１０１に搭載された半導体素子１１０は、ワイヤ１０２によりインターポーザ基板１０１上の電極端子１０３ａ、１０３ｂに接続されている。電極端子１０３ａ、１０３ｂは信号配線１０４ａ、１０４ｂを介して電極パッド１０５ａ、１０５ｂに接続されている。電極パッド１０５ａ、１０５ｂからインターポーザ基板１０１の外縁部に向けてめっきスタブ１０６ａ、１０６ｂが形成されている。電極パッド１０５ａ、１０５ｂはインターポーザ基板１０１に形成されたビア１０７ａ、１０７ｂを介して、インターポーザ基板１０１の裏面のボールパッド１０８ａ、１０８ｂに接続されている。ボールパッド１０８ａ、１０８ｂは、はんだボール１０９ａ、１０９ｂを介してマザー基板（不図示）に接続されている。
【０００６】
一般にオープン状態にある信号配線を信号が往復する時間が、信号の立ち上り時間を越える場合には、信号波形に反射波形が発生し波形ひずみが生じさせてしまう。（「ボード設計者のための分布定数回路のすべて」碓井  有三  ２０００年自費出版））（非特許文献１）通常、信号が台形波の場合、信号の立ち上り時間は、周期の５％程度である。従って、従来から使用されている周波数１ＧＨｚの信号の場合、周期は約１．０ｎｓｅｃとなり、その５％の立ち上り時間は０．０５０ｎｓｅｃとなる。一般のガラスエポキシ基板上での信号伝搬速度を６ｎｓｅｃ／ｍとして換算すると、往復の等価長としては８．３０ｍｍとなり、片道に相当する配線長は４．１５ｍｍとなる。すなわち１ｍｍから４ｍｍ程度の長さのオープン状態のめっきスタブは、波形品位に大きな影響を与えることはなかった。
【０００７】
また特開２００１−１１０９２７（特許文献１）には、半導体素子において使用される伝送信号の１０倍の高調波成分を考慮し、オープン状態のめっきスタブ長を、周波数帯域の上限の波長の１／４未満（１ＧＨｚの場合約３．５ｍｍ未満）とすることが記載されている。
【特許文献１】特開２００１−１１０９２７
【非特許文献１】「ボード設計者のための分布定数回路のすべて」碓井  有三  ２０００年自費出版
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら半導体素子において使用される信号の周波数は益々高くなって来ており、２ＧＨｚを超える周波数の信号も使用されるようになってきている。周波数２ＧＨｚの伝送信号の場合、周期は０．５ｎｓｅｃとなり、その５％の立ち上り時間は０．０２５ｎｓｅｃとなる。信号伝搬速度を６ｎｓｅｃ／ｍとして換算すると、往復の等価長としては４．１５ｍｍとなり、片道に相当する配線長は２．０８ｍｍである。すなわち約２ｍｍ以上の長さのオープン状態のめっきスタブが、伝送信号の波形に大きな影響を与えてしまう。
【０００９】
図８に示す従来の半導体パッケージからわかる様に、外周の電極パッド１０５ａからのめっきスタブ１０６ａの長さは短く、内周の電極パッド１０５ｂからのめっきスタブ１０６ｂの長さは長くなる。従って、高周波の信号が伝送される配線のめっきスタブの長さを、特開２００１−１１０９２７に記載された周波数帯域の上限の波長の１／４未満にするためには、問題となる配線が接続される電極パッドは、外周の電極パッド１０５ａを使用しなければならなくなってしまう。
【００１０】
このような制約を受けると、インターポーザ及びマザーボードの設計の自由度が著しく損なわれてしまい、設計コストが増大するのみでなく、場合によっては設計できない場合も発生してしまう。
【００１１】
更に近年の高速伝送信号は差動伝送を採用する場合が多く、インターポーザ上で差動インピーダンスを整合した差動信号配線で配線しなければならない。差動信号配線の差動インピーダンスを整合するためには、２本の差動信号配線間のクリアランスをある一定の間隔に保たなければならない。この間隔を保ったまま、多くの電極パッド間を通過して、インターポーザ基板の外周部の電極パッドに配線することは非常に困難である。従って差動信号配線において差動インピーダンスを整合するためには、インターポーザの最内周部の電極パッドに接続しなければならず、めっきスタブ長が長くなり、伝送する信号波形ひずみが避けられないという課題ある。
【００１２】
本発明は、ＢＧＡやＣＳＰの半導体パッケージにおいて、インターポーザ上のめっきスタブに起因する、高速信号の波形ひずみを低減した半導体装置および半導体装置を搭載したプリント回路板を提供することを目的としている。
【課題を解決するための手段】
【００１３】
前記課題を解決するために本発明では、該半導体素子を搭載するインターポーザ基板の表面に、半導体素子から第１の信号配線により接続され、かつビアを介してインターポーザ基板の裏面の実装用パッドと接続されている第１の電極パッドと、第１の電極パッドと第２の信号配線により接続され、かつビアを介してインターポーザ基板の裏面の実装用パッドと接続されている、第１の電極パッドよりもインターポーザ基板の外周方向に配置されている第２の電極パッドと、第２の電極パッドからインターポーザ基板の外周縁に向かって延びる第３の信号配線とが設けられている、複数の実装用のパッドを有する半導体装置を提供している。
【００１４】
また本発明では、前記第１の電極パッドはインターポーザ基板の最内周に設けられた電極パッドであり、第２の電極パッドはインターポーザ基板の最外周に設けられた電極パッドである半導体装置を提供している。
【００１５】
また本発明では、前記第１の信号配線、第２の信号配線、第３の信号配線は、２本の信号配線が所定の間隔で平行して配置された差動信号配線である半導体装置を提供している。
【００１６】
また本発明では、前記第３の信号配線の長さは、２ｍｍ以下である半導体装置を提供している。
【００１７】
また本発明では、前記半導体装置が搭載され、前記第１の電極パッドは、ビアとインターポーザ基板の裏面の実装用パッドを介して、マザーボード上の第４の信号配線と接続されており、前記第２の電極パッドは、ビアとインターポーザ基板の裏面の実装用パッドを介して、マザーボード上の第５の信号配線と接続され、終端抵抗により終端されているプリント回路板を提供している。
【００１８】
また本発明では、前記半導体装置が搭載され、前記第１の電極パッドと前記第２の電極パッドは、それぞれのビアとインターポーザ基板の裏面の実装用パッドを介して、マザーボード上の第４の信号配線により接続されており、前記第２の電極パッドは更に、マザーボード上の第５の信号配線と接続されているプリント回路板を提供している。
【発明の効果】
【００１９】
本発明によれば、高速な差動信号を有する、ＢＧＡやＣＳＰ等の多端子の半導体パッケージのインターポーザ基板において、高速信号をインターポーザ基板の最内周部の電極パッドにアサインし、その電極パッドをインターポーザ基板の最外周部のボールパッドに接続する構成とすることで、めっきスタブの長さを非常に短くすることができ、信号波形への影響を極小とする事ができる。
【００２０】
また、最外周の電極パッドからビア、ボールパッド、はんだボールを介して接続されたマザーボード上の信号配線の配線インピーダンスを、整合した終端抵抗によって終端することで、めっきスタブによる波形への影響を更に低減することができる。
【発明を実施するための最良の形態】
【００２１】
以下に実施例を説明する。
【実施例１】
【００２２】
図１は本発明の実施例１における、ＢＧＡを使用した半導体パッケージの模式図である。１はインターポーザ基板である。インターポーザ基板１に搭載された半導体素子１０はボンディングワイヤ２によりインターポーザ基板１上の電極端子３に接続されている。電極端子３は信号配線４を介してインターポーザ基板１の表面の最内周部の電極パッド５に接続されている。電極パッド５はインターポーザ基板１の表面に設けられた信号配線１４により、インターポーザ基板１の表面の最外周部の電極パッド１５に接続されている。電極パッド１５からインターポーザ基板１の外縁部に向けてめっきスタブ６が形成されている。このめっきスタブ６は、インターポーザ基板の最外周部の電極パッド１５から延びているため、非常に短い配線となっている。
【００２３】
電極パッド５はインターポーザ基板１に形成されたビア７を介して、インターポーザ基板１の裏面のボールパッド８に接続されている。ボールパッド８は、はんだボール９を介してマザー基板に実装接続され、信号配線１１を介してマザー基板上のレシーバ素子１３に接続されている。電極パッド１５はインターポーザ基板１に形成されたビア１７を介して、インターポーザ基板１の裏面のボールパッド１８に接続されている。ボールパッド１８は、はんだボール１９を介してマザー基板に実装接続され、配線１２を介してマザー基板上の終端抵抗２０に接続されている。尚、インターポーザ基板１上の信号配線１４とマザーボード上の配線１２の整合を取るためには、信号配線１４と信号配線１２の配線インピーダンスを同じ値としておけば良い。その時の終端抵抗２０は、この配線インピーダンスと等価な抵抗値にすれば信号は終端される。
【００２４】
尚半導体素子１０と電極端子３の接続はフリップチップ法により接続してもかまわない。また本実施例ではインターポーザ１上の半導体素子１０をドライバとし、マザーボード上にレシーバ１２を配置しているが、逆の場合でも本発明の内容は有効である。
【００２５】
また本実施例においては、インターポーザ基板１の表面の最内周部の電極パッド５と、最外周部の電極パッド１５を使用している。しかしながら本発明はこれに限られるものではなく、めっきスタブの長さを所望の長さ以下にできるのであれば、電極パッド５に比べて電極パッド１５が、インターポーザ１の外周方向にあれば良い。
【００２６】
図２は図１に示した構成を模式的に表した線路モデルである。図２において図１と同じ部材には同じ符号が付してある。また比較のため、図８に示す従来の構成を模式的に表した線路モデルを図３に示す。図２のめっきスタブ６の長さは、図３のめっきスタブ１０６長さよりもはるかに短くなっていることがわかる。
【００２７】
このような構成とすることで、問題となる高速信号を伝送するすべてのめっきスタブの長さを２ｍｍ以下にすることができ、信号波形への影響を極小とする事が可能となる。
【実施例２】
【００２８】
図４は本発明の実施例２における、ＢＧＡを使用した半導体パッケージの模式図である。２１はインターポーザ基板である。インターポーザ基板２１に搭載された半導体素子３０はワイヤ２２ａ、２２ｂによりインターポーザ基板２１上の電極端子２３ａ、２３ｂに接続されている。電極端子２３ａ、２３ｂは信号配線２４ａ、２４ｂを介してインターポーザ基板２１の表面の最内周部の電極パッド２５ａ、２５ｂに接続されている。信号配線２４ａ、２４ｂは差動信号配線である。従って電極パッド２５ａ、２５ｂは隣接して設けられており、信号配線２４ａ、２４ｂは、所定の間隔を保った状態で配線されている。
【００２９】
電極パッド２５ａ、２５ｂはインターポーザ基板２１の表面に設けられた信号配線３４ａ、３４ｂにより、インターポーザ基板２１の表面の最外周部の電極パッド３５ａ、３５ｂに接続されている。電極パッド３５ａ、３５ｂからインターポーザ基板２１の外縁部に向けてめっきスタブ２６ａ、２６ｂが形成されている。このめっきスタブ２６ａ、２６ｂは、インターポーザ基板２１の最外周部の電極パッド３５ａ、３５ｂから延びているため、非常に短い配線となっている。電極パッド２５ａ、２５ｂはインターポーザ基板３１に形成されたビア２７ａ、２７ｂを介して、インターポーザ基板２１の裏面のボールパッド２８ａ、２８ｂに接続されている。ボールパッド２８ａ、２８ｂは、はんだボール２９ａ、２９ｂを介してマザー基板に実装接続され、配線３１ａ、３１ｂを介してマザー基板上のレシーバ素子３３に接続されている。電極パッド３５ａ、３５ｂはインターポーザ基板３１に形成されたビア３７ａ、３７ｂを介して、インターポーザ基板３１の裏面のボールパッド３８ａ、３８ｂに接続されている。ボールパッド３８ａ、３８ｂは、はんだボール３９ａ、３９ｂを介してマザー基板に実装接続され、配線３２ａ、３２ｂを介してマザー基板上の終端抵抗４０ａ、４０ｂに接続されている。尚、インターポーザ基板２１上の信号配線３４ａ、３４ｂとマザーボード上の配線３２ａ、３２ｂの整合を取るためには、信号配線３４ａ、３４ｂと信号配線３２ａ、３２ｂの配線インピーダンスを同じ値としておけば良い。その時の終端抵抗４０は、この配線インピーダンスと等価な抵抗値にすれば信号は終端される。
【００３０】
図５は図４の形態を上面から見た模式図であり、図４と同じ部材には同じ符号が付してある。図５からわかるように、信号配線２４ａ、２４ｂは、所定の間隔を保った状態で配線されている。
【００３１】
このような構成とすることで、差動インピーダンスを整合する差動信号配線であっても、問題となる高速信号を伝送するすべてのめっきスタブの長さを２ｍｍ以下することができ、信号波形への影響を極小とする事が可能となる。
【００３２】
尚、図６においては、３列の電極パッドを有するインターポーザ基板について説明しているが、電極パッドの列数が増えても、本発明を適用することが可能である。また本実施例においては、インターポーザ基板２１の表面の最内周部の電極パッド２５ａ、２５ｂと、最外周部の電極パッド３５ａ、３５ｂを使用している。しかしながら本発明はこれに限られるものではなく、めっきスタブの長さを所望の長さ以下にできるのであれば、電極パッド２５ａ、２５ｂに比べて電極パッド３５ａ、３５ｂが、インターポーザ２１の外周方向にあれば良い。
【実施例３】
【００３３】
図６は本発明の実施例３における、ＢＧＡを使用した半導体パッケージの模式図である。２１はインターポーザ基板である。図６は実施例２と同様にＢＧＡを使用した半導体パッケージにおいて、差動信号配線を使用したものである。ここでは４列の電極パッドをもつインターポーザ基板４１が示されている。
【００３４】
図６において、電極端子４３ａは信号配線４４ａを介してインターポーザ基板４１の表面の最内周から２列目の電極パッド２５ａに接続されている。また電極端子４３ｂは信号配線４４ｂを介してインターポーザ基板４１の表面の最内周部の電極パッド２５ｂに接続されている。信号配線４４ａ、４４ｂは差動信号配線である。信号配線２４ａ、２４ｂは、所定の間隔を保った状態で配線されている。
【００３５】
電極パッド４５ａはインターポーザ基板４１の表面に設けられた信号配線５４ａにより、インターポーザ基板４１の表面の最外周部の電極パッド５５ａに接続されている。また電極パッド４５ｂはインターポーザ基板４１の表面に設けられた信号配線５４ｂにより、インターポーザ基板４１の表面の最外周か２列目の電極パッド５５ｂに接続されている。更に電極パッド５５ａからインターポーザ基板４１の外縁部に向けてめっきスタブ４６ａが形成されている。また電極パッド５５ｂからインターポーザ基板４１の外縁部に向けてめっきスタブ４６ｂが形成されている。
【００３６】
このような構成とすることにより、電極パッド４５ａ、４５ｂ、５５ａ、５５ｂの位置に自由度をもたせることができ、インターポーザ基板上の配線密度を低下し、設計、製造を容易としている。
【実施例４】
【００３７】
図７は本発明の実施例４における、ＢＧＡを使用した半導体パッケージの模式図である。２１はインターポーザ基板である。図７においては図１に示す実施例１のマザーボード上の終端抵抗２０を取り除いたものである。図７において図１と同じ部材には同じ符号を付しその説明は省略する。
【００３８】
図７においては、図１の信号配線１１の替わりに、信号配線７２によりハンダボール９とハンダボール１９を接続している。またハンダボール１９は信号配線７３によりレシーバ素子１３に接続されている。
【００３９】
実施例１におけるマザーボード上の終端抵抗を排するために、マザーボード上においても第一のボールパッド９と第二のボールパッド１０からの信号を接続している。このとき、インターポーザ基板６１上の信号配線１４の特性インピーダンスと、マザーボード上の信号配線７２の特性インピーダンスを等しくし、かつ配線長も等しくすることで、見かけ上、所望の特性インピーダンス値をもつ１本の配線として伝送を行なうことができる。従ってボールパッド１９からのマザーボード上での信号を終端する必要が無くなり、終端抵抗部品を配置すること無く、めっきスタブによる反射波の影響も低減する事ができる。
【図面の簡単な説明】
【００４０】
【図１】実施例１における半導体装置の模式図
【図２】実施例１における線路モデルで表した模式図
【図３】従来の線路モデルで表した模式図
【図４】実施例２における半導体装置の斜視模式図
【図５】実施例２における半導体装置の上面から見た模式図
【図６】実施例３における半導体装置の上面から見た模式図
【図７】実施例７における半導体装置の斜視模式図
【図８】従来の半導体装置の斜視模式図
【符号の説明】
【００４１】
１、２１、４１、６１、１０１  インターポーザ基板
２、２２、１０２  ワイヤ
３、２３ａ、２３ｂ、４３ａ、４３ｂ  電極端子
４、１１、１２、１４、２４ａ、２４ｂ、３１ａ、３１ｂ、３２ａ、３２ｂ、３４ａ、３４ｂ、７２、７３、１０４ａ、１０４ｂ  信号配線
５、１５、２５ａ、２５ｂ、３５ａ、３５ｂ  電極パッド
６、２６ａ、２６ｂ、１０６ａ、１０６ｂ  めっきスタブ
７、１７、２７ａ、２７ｂ、１０７ａ、１０７ｂ  ビア
８、１８、２８ａ、２８ｂ、３８ａ、３８ｂ、１０８ａ、１０８ｂ  ボールパッド
９、１９、２９ａ、２９ｂ、３９ａ、３９ｂ、１０９ａ、１０９ｂ  ハンダボール
１０  半導体素子
１３  レシーバ素子
２０  終端抵抗
【図１】
2005328032.tif 000003
【図２】
2005328032.tif 000004
【図３】
2005328032.tif 000005
【図４】
2005328032.tif 000006
【図５】
2005328032.tif 000007
【図６】
2005328032.tif 000008
【図７】
2005328032.tif 000009
【図８】
2005328032.tif 000010