(57)【要約】      （修正有）【課題】走査信号の遅延により表示品質が低下するのを防止可能な発光表示パネルの駆動装置を提供すること。【解決手段】走査ドライバ３に設けられた第１シフトレジスタ３ａと、データラッチ信号（SLAT）に基づいてシフト出力を順に生成する第２シフトレジスタ３ｃからの各シフト出力の論理積出力信号がレベルシフタ３ｄを介して表示パネル１の各走査信号線に供給される。前記した構成によりデータドライバ２に供給される１走査分のデータ信号をラッチするデータラッチ信号に同期して、各走査信号線を走査選択状態に制御すると共に、次のデータラッチ信号が出力されるタイミングの所定時間前に走査信号線を非選択状態に制御することにより、走査信号線上における信号伝搬の遅れにより、次のライン選択時におけるデータ信号の一部を読み込むのを阻止し、走査信号の遅延による表示品質の低下を解消する。【選択図】図６
2005173418.tif 000002
【特許請求の範囲】
【請求項１】
少なくても走査選択用トランジスタと、発光駆動用トランジスタと、前記発光駆動用トランジスタのゲート電位を保持するキャパシタと、前記発光駆動用トランジスタによって発光制御される発光素子とを備えたピクセルを多数配列してなる発光表示パネルを、走査ドライバと、データドライバとによって発光駆動させる発光表示パネルの駆動装置であって、
前記走査ドライバは、前記データドライバに供給される１走査分のデータ信号をラッチするデータラッチ信号に同期して各走査信号線を走査選択状態に制御すると共に、次のデータラッチ信号が出力されるタイミングの所定時間前において、前記走査信号線を非選択状態に制御することを特徴とする発光表示パネルの駆動装置。
【請求項２】
前記各走査信号線を走査選択状態に制御する走査信号が、走査ドライバを構成する第１のシフトレジスタに加わるシフトクロックでシフトされる出力と、走査ドライバを構成する第２のシフトレジスタに加わる前記データラッチ信号でシフトされる出力との論理積によって得られるように構成したことを特徴とする請求項１に記載の発光表示パネルの駆動装置。
【請求項３】
少なくても走査選択用トランジスタと、発光駆動用トランジスタと、前記発光駆動用トランジスタのゲート電位を保持するキャパシタと、前記キャパシタに蓄積したゲート電位に対応する電荷を消去させる消去用トランジスタと、前記発光駆動用トランジスタによって発光制御される発光素子とを備えたピクセルを多数配列してなる発光表示パネルを、走査選択用ドライバと、データ用ドライバおよび消去ドライバとによって発光駆動させる発光表示パネルの駆動装置であって、
前記消去ドライバは、前記データドライバに供給される１走査分のデータ信号をラッチするデータラッチ信号と同期して、一時的に前記消去用トランジスタを消去動作状態に制御すること特徴とする発光表示パネルの駆動装置。
【請求項４】
前記発光素子は、発光層に有機化合物を用いた有機ＥＬ素子により構成されていることを特徴とする請求項１ないし請求項３のいずれかに記載の発光表示パネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画素（ピクセル）を構成する発光素子を例えばＴＦＴ（Thin Film Transistor）により駆動させる発光表示パネルの駆動装置に関し、特に走査信号の遅延により表示品質が低下するのを防止することができる発光表示パネルの駆動装置に関する。
【背景技術】
【０００２】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められており、このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【０００３】
かかる有機ＥＬ素子を用いた表示パネルとして、ＥＬ素子を単にマトリクス状に配列した単純マトリクス型表示パネルと、マトリクス状に配列したＥＬ素子の各々に、例えばＴＦＴからなる駆動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者の単純マトリクス型表示パネルに比べて、低消費電力化を実現することができ、また画素間のクロストークが少ない等の特質を備えており、高精細度のディスプレイに適している。
【０００４】
図１には、前記したアクティブマトリクス型表示パネルの構成が示されている。この表示パネル１にはマトリクス状に多数配列された表示画素（ピクセル）のうち、代表して４組の表示画素ｐ11，ｐ12，ｐ21，ｐ22が示されており、これらの各画素の形態は２つのＴＦＴからなるコンダクタンスコントロール（Conductance Controlled）方式と呼ばれる有機ＥＬ素子を発光素子とした場合の最も基本的な画素構成を示している。
【０００５】
そして、表示パネル１には、データドライバ２からのデータ信号線ｍ1 ，ｍ2 ，……が縦方向（列方向）に配列され、また、同様に走査ドライバ３からの走査信号線ｎ1 ，ｎ2 ，……が横方向（行方向）に配列されている。さらに、表示パネル１には、前記各データ信号線に対応して、電源供給回路４からの電源供給線ｑ1 ，ｑ2 ，……も縦方向に配列されている。
【０００６】
そして、図１に示す表示パネル１における左上の画素ｐ11を構成する各素子に符号を付けたとおり、ｎチャンネル型ＴＦＴで構成された走査選択用トランジスタＱ1 のゲートは、走査信号線ｎ1 に接続され、そのソースはデータ信号線ｍ1 に接続されている。また、走査選択用トランジスタＱ1 のドレインは、ｐチャンネル型ＴＦＴで構成された発光駆動用トランジスタＱ2 のゲートに接続されると共に、電荷保持用のキャパシタＣ1 の一方の端子に接続されている。
【０００７】
また、発光駆動用トランジスタＱ2 のソースは前記コンデンサＣ1 の他方の端子に接続されると共に、電源供給線ｑ1 に接続されている。さらに、発光駆動用トランジスタＱ2 のドレインには、発光素子としての有機ＥＬ素子Ｅ1 の陽極端子が接続されると共に、当該ＥＬ素子Ｅ1 の陰極端子は基準電位点（グランド）に接続されている。斯くして、前記した構成の発光表示画素は、前記したとおり表示パネル１上に、縦横方向にマトリクス状に多数配列されている。
【０００８】
図１に示した構成において、発光表示画素ｐ11における走査選択用トランジスタＱ1 のゲートに、走査信号線ｎ1 を介して走査ドライバ３より走査信号（Select）が供給されると、走査選択用トランジスタＱ1 はオン状態になされ、そのソースに供給されるデータ信号線ｍ1 からのデータ信号（Ｖdata）に対応した電流をソースからドレインに流す。したがって、走査選択用トランジスタＱ1 がオンの期間に、前記コンデンサＣ1 にはデータ信号（Ｖdata）に対応した電圧が充電され、その電圧が発光駆動用トランジスタＱ2 のゲートに供給される。それ故、発光駆動用トランジスタＱ2 は、そのゲート電圧とソース電圧（Ｖgs）に基づいた電流をＥＬ素子Ｅ1 に流し、ＥＬ素子を発光駆動させる。
【０００９】
一方、走査選択用トランジスタＱ1 のゲートに対する走査信号（Select）の供給が停止されると、走査選択用トランジスタＱ1 はいわゆるカットオフとなり、当該トランジスタのドレインは開放状態となるものの、発光駆動用トランジスタＱ2 はコンデンサＣ1 に蓄積された電荷によりゲート電位が保持される。したがって、次の走査まで駆動用トランジスタＱ2 の駆動電流が維持され、これによりＥＬ素子Ｅ1 の発光も維持される。
【００１０】
図２には、前記したデータドライバ２および走査ドライバ３の具体的な構成が示されている。図２に示すように、データドライバ２には、シフトレジスタ２ａが具備されており、このシフトレジスタ２ａには、図示せぬコントローラＩＣよりシフトクロック（SCK ）およびスタートパルス（SSP ）が供給される。前記シフトレジスタ２ａは、これらシフトクロック（SCK ）およびスタートパルス（SSP ）に基づいて、タイミング信号（シフト出力）を順に生成し、このタイミング信号をデータラッチ群２ｂに順に供給するように作用する。
【００１１】
前記データラッチ群２ｂは、各画素に対応する映像データを処理する複数のステージの各ラッチを有している。そして、前記シフトレジスタ２ａより順に供給されるタイミング信号によって、前記したコントローラＩＣよりデータバスを介して供給される各画素に対応する映像データ（DATA）を各ラッチに順に書き込み、保持するように作用する。このデータラッチ群２ｂへの１走査分の映像データの書き込みが終了すると、データラッチ回路２ｃに対してデータラッチ信号（SLAT）が供給される。
【００１２】
これにより、データラッチ群２ｂに書き込まれた１走査分の映像データは、一斉にデータラッチ回路２ｃに伝送される。そして、データラッチ回路２ｃに対して１走査分の映像データを送出し終えたデータラッチ群２ｂには、シフトレジスタ２ａからのタイミング信号を受けて、再び次の１走査分の映像データの書き込みがなされる。
【００１３】
前記データラッチ回路２ｃにおいてラッチされた各画素に対応する映像データは、レベルシフタ２ｄに供給される。そして、このレベルシフタ２ｄによって所定のレベルに変換された映像データは、図１に示した表示パネル１の各データ信号線ｍ1 ，ｍ2 ，……を介して走査状態の各画素に対し、データ信号（Ｖdata）として供給される。
【００１４】
一方、図２に示す走査ドライバ３においては、走査用のシフトレジスタ３ａと、このシフトレジスタから順に出力されるタイミング信号を所定のレベルに変換するレベルシフタ３ｂが具備されている。そして、走査ドライバ３における前記した走査用のシフトレジスタ３ａはアドレス期間中において、走査シフトクロック（GCK ）および走査スタートパルス（GSP ）を図示せぬコントローラＩＣより受けて、タイミング信号（シフト出力）を順に生成する。このタイミング信号は、前記したとおりレベルシフタにより所定のレベルに変換され、図１に示した表示パネル１の各走査信号線ｎ1 ，ｎ2 ，……に対して順次走査信号（Select）を供給するように作用する。
【００１５】
したがってアドレッシンク時において、図１に示した表示パネル１に配列された各走査信号線ｎ1 ，ｎ2 ，……には、前記したように走査信号（Select）が順次供給されると共に、これに同期して各データ信号線ｍ1 ，ｍ2 ，……には１走査ごとの映像データ信号（Ｖdata）が供給される。これにより、表示パネル１における各画素には個々に映像データが書き込まれ、表示パネル１は前記映像データに応じて発光制御を受ける。
【００１６】
なお、発光表示パネルの駆動装置として、図１に示した発光表示パネルの構成および図２に示したデータドライバ２、走査ドライバ３を備えた構成は次に示す特許文献１に開示されている。
【特許文献１】特開２００２−３２０５７号公報（段落０１６９〜０１８１および図３、図９）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
ところで、前記した構成の発光表示パネルにおいては、走査信号線ｎ1 ，ｎ2 ，……およびデータ信号線ｍ1 ，ｍ2 ，……には分布抵抗および分布容量が存在するために、走査ドライバ３およびデータドライバ２からそれぞれ出力される走査信号（Select）およびデータ信号（Ｖdata）が各画素を構成する走査選択用トランジスタＱ1 に到達するのに、時間遅れが生ずるという問題が発生する。この時間遅れは、走査ドライバ３およびデータドライバ２から離れた位置にある画素になるほど大きくなり、発光表示パネルにおける表示品質を低下させるという問題を抱えることになる。
【００１８】
図３〜図５は、前記した信号遅延により生ずる表示品質の低下の問題を説明するものである。ここで、図３は前記した信号遅延が生じない場合の理想的な状態を示している。このような理想的な動作状態においては、データドライバ２側で用いられる（ａ）として示すラッチ信号に同期して、データドライバ２より（ｆ）として示す映像データが発生することになる。なお、（ｆ）として示す映像データは説明の便宜上、走査信号線にそれぞれ対応して、ｎ−１，ｎ，ｎ＋１，ｎ＋２で表示している。要するに、例えばｎ番目の走査信号線の走査選択時に、ｎとして示す映像データがデータドライバ２より供給され、これが走査対象となる画素の走査選択用トランジスタＱ1 に到達することを示している。
【００１９】
図３に示す動作によると、（ｂ）として示すｎ−１番目の走査信号線の走査選択時に（ｆ）に示すｎ−１の映像データが走査対象となる画素に供給される。以下同様に（ｃ），（ｄ），（ｅ）として示すｎ番目、ｎ＋１番目、ｎ＋２番目の各走査信号線の走査選択時に、それぞれ（ｆ）に示すｎ，ｎ＋１，ｎ＋２の映像データが順次走査対象となる画素に供給されることになる。したがって、図３に示す信号遅延が生じない理想的な場合においては、この発明が解決しようとする表示品質の低下という問題は発生しない。
【００２０】
図４は、現実に発生する信号遅延による問題点を説明するものであり、（ａ）〜（ｆ）は、図３に示したそれと同一の各信号を示している。図４（ｂ）〜（ｅ）に矢印および破線で示したように、実際には各走査信号線の走査選択の立上がりおよび立下がりに遅れが発生する。この遅延の程度は、破線の傾斜部で示すように画素の配置位置によってそれぞれ異なる。一方、各データ信号線ｍ1 ，ｍ2 ，……を介してデータドライバ２から供給されるデータ信号（Ｖdata）にも遅延が生じ、この遅延の程度は、図４（ｆ）に実線のクロス状態で示したように画素の配置位置によってそれぞれ異なる。
【００２１】
ここで、走査信号線において最も走査ドライバ３に近い位置における画素に到達する走査信号（Select）と、走査信号線において最も走査ドライバから離れた位置における画素に到達する走査信号との間には、遅延時間ｔd に相当する伝搬時間の差が生ずる。したがって、前記遅延時間ｔd の影響により、走査ドライバから離れた位置における画素において実際に読み込まれるデータ信号（Ｖdata）は、次の走査信号による次のライン選択時におけるデータ信号の一部が読み込まれることになり、表示品質の低下を招くことになる。
【００２２】
前記した技術的な問題を解決するためには、データドライバにおいて利用するラッチ信号の出力タイミングよりも、各走査信号線の走査選択動作のタイミングを早めるように制御することが考えられる。図５はその例を示すものであり、（ａ）〜（ｆ）は、図３および図４に示したそれと同一の各信号を示している。そして、図５に示すように（ｂ）〜（ｅ）で示す各走査信号線の走査選択信号の出力は、（ａ）として示すラッチ信号の出力タイミングよりも若干早いタイミングで切り替わるように調整されている。
【００２３】
しかしながら、このような調整を行なった場合には、例えば（ｃ）として示すｎ番目の走査信号線の走査選択動作に注目した場合、その立上がりにおいて前の走査の対象となるｎ−１として示す映像データの一部を読み込むという問題が発生し、同様に表示品質の低下を招くことになる。したがって、図５に示す手段を採用する場合には、信号遅延を補償するためにきわめて微妙な調整操作が必要となる。しかも、信号遅延の程度は前記したとおり表示パネル上の画素の位置によっても個々に異なるために、信号遅延に対応した図５に示すような対策は、根本的な解決手段にはならない。
【００２４】
この発明は、前記した技術的な問題点に着目してなされたものであり、表示パネル上において特に走査信号の遅延により発生する表示品質の低下を効果的に防止することができる発光表示パネルの駆動装置を提供すること解決課題とするものである。
【課題を解決するための手段】
【００２５】
前記した課題を解決するためになされたこの発明にかかる発光駆動装置の一つの形態は、請求項１に記載のとおり、少なくても走査選択用トランジスタと、発光駆動用トランジスタと、前記発光駆動用トランジスタのゲート電位を保持するキャパシタと、前記発光駆動用トランジスタによって発光制御される発光素子とを備えたピクセルを多数配列してなる発光表示パネルを、走査ドライバと、データドライバとによって発光駆動させる発光表示パネルの駆動装置であって、前記走査ドライバは、前記データドライバに供給される１走査分のデータ信号をラッチするデータラッチ信号に同期して各走査信号線を走査選択状態に制御すると共に、次のデータラッチ信号が出力されるタイミングの所定時間前において、前記走査信号線を非選択状態に制御する点に特徴を有する。
【００２６】
また、この発明にかかる発光駆動装置の他の形態は、請求項３に記載のとおり、少なくても走査選択用トランジスタと、発光駆動用トランジスタと、前記発光駆動用トランジスタのゲート電位を保持するキャパシタと、前記キャパシタに蓄積したゲート電位に対応する電荷を消去させる消去用トランジスタと、前記発光駆動用トランジスタによって発光制御される発光素子とを備えたピクセルを多数配列してなる発光表示パネルを、走査選択用ドライバと、データ用ドライバおよび消去ドライバとによって発光駆動させる発光表示パネルの駆動装置であって、前記消去ドライバは、前記データドライバに供給される１走査分のデータ信号をラッチするデータラッチ信号と同期して、一時的に前記消去用トランジスタを消去動作状態に制御する点に特徴を有する。
【発明を実施するための最良の形態】
【００２７】
以下、この発明にかかる発光表示パネルの駆動装置における好ましい実施の形態を図面に基づいて説明する。図６はその第１の実施の形態を示したものであり、前記した課題を解決するためになされた特に走査ドライバ３の構成を示している。なお、図６に示すデータドライバ２はその構成を省略して描いているが、これは図２に基づいて説明したデータドライバ２の構成がそのまま利用される。また、図６に示す発光表示パネル１においても、例えば図１に示した発光表示パネル１の構成をそのまま利用することができる。
【００２８】
図６に示すように走査ドライバ３には、第１のシフトレジスタ３ａと、第２のシフトレジスタ３ｃが具備されている。第１のシフトレジスタ３ａは図２に基づいて説明したシフトレジスタ３ａと同様の機能を果たすものであり、走査シフトクロック（GCK ）および走査スタートパルス（GSP ）を受けて、タイミング信号（シフト出力）を順に生成するように動作する。また、第２のシフトレジスタ３ｃにはデータドライバ２に供給されるデータラッチ信号（SLAT）と走査スタートパルス（GSP ）が供給されるように構成されており、これによりデータラッチ信号（SLAT）の立上がりに同期したタイミング信号（シフト出力）を順に生成するように動作する。
【００２９】
走査ドライバ３には、さらに第１のシフトレジスタ３ａと、第２のシフトレジスタ３ｃからの各シフト出力を受けて論理積をとるＡＮＤゲート群３ｄが具備されており、このＡＮＤゲート群３ｄによる出力がレベルシフタ３ｄに供給されて所定のレベルに変換される。そして、レベルシフタ３ｄによる出力は、図１に示した表示パネル１の各走査信号線ｎ1 ，ｎ2 ，……に対して走査信号（Select）として供給されるように作用する。
【００３０】
図７は、図６に示した走査ドライバ３における第１のシフトレジスタ３ａ、第２のシフトレジスタ３ｃ、およびＡＮＤゲート群３ｄの作用を説明するものである。図７に（ａ）として示した信号は、第１のシフトレジスタ３ａに加わる走査シフトクロック（GCK ）を示している。また、図７（ｂ）は第２のシフトレジスタ３ｃに加わるデータラッチ信号（SLAT）を示している。
【００３１】
前記第１のシフトレジスタ３ａは、走査シフトクロック（GCK ）を受けて図７（ｃ）に示すシフト出力を発生する。また、第２のシフトレジスタ３ｃは、データラッチ信号（SLAT）を受けて図７（ｄ）に示すシフト出力を発生する。そして、第１と第２のシフトレジスタ３ａ，３ｃからの各シフト出力はＡＮＤゲート群３ｄにおいて論理積がとられ、図７（ｅ）に示す出力がレベルシフタ３ｂに供給され、これがレベルシフトされて表示パネル１の各走査信号線ｎ1 ，ｎ2 ，……に対して走査信号（Select）として供給されるように作用する。
【００３２】
すなわち、図６に示す走査ドライバ３からは、第１のシフトレジスタ３ａに加わるシフトクロックでシフトされる出力と、第２のシフトレジスタ３ｃに加わるデータラッチ信号でシフトされる出力との論理積による出力が生成され、これが走査信号（Select）として各走査信号線ｎ1 ，ｎ2 ，……に供給されるようになされる。この走査信号は図７（ｅ）に示されたとおり、データラッチ信号（SLAT）に同期して立上がり、走査信号線を走査選択状態に制御すると共に、次のデータラッチ信号が出力されるタイミングよりも所定時間ｔ0 前において立下がり、前記走査信号線を非選択状態に制御するようになされる。
【００３３】
図８は、前記した走査信号によって各走査信号線を走査選択する場合の作用を説明するものであり、（ａ）〜（ｆ）はすでに説明した図３〜図５に示したそれと同一の各信号を示している。この図８に示す（ｂ）〜（ｅ）に示した各走査信号は図７（ｅ）に示した走査信号に対応するものであり、これはデータラッチ信号（SLAT）をトリガとして各走査信号線を走査選択状態に制御するようになされる。そして、データラッチ信号が出力されるタイミングよりも所定時間ｔ0 前において各走査信号線を非選択状態になされる。すなわち、データラッチ信号が出力されるタイミングよりも所定時間ｔ0 前の期間は走査されない期間が設定される。
【００３４】
これによると、前記した走査されない期間ｔ0 において、図８（ｆ）として示す映像データの切り換え動作がなされる。したがって、図４に基づいて説明したように特に走査信号線上における信号伝搬の遅れにより、次のライン選択時におけるデータ信号の一部を読み込み、表示品質を低下させるという問題を解消することができる。
【００３５】
次に図９〜図１１は、この発明にかかる発光表示パネルの駆動装置における第２の実施の形態を示したものである。この第２の実施の形態においては図９に示す画素形態による発光表示パネル１が利用される。この図９に示した画素の形態は、時分割階調表現を実現する同時消去法（ＳＥＳ＝Simultaneous Erasing Scan ）と呼ばれる点灯駆動方式を採用した３ＴＦＴからなる画素構成を示している。なお、図９においては、紙面の制約によりマトリクス状に多数配列された表示画素のうち、代表して４組の表示画素ｐ11，ｐ12，ｐ21，ｐ22の構成を示している。
【００３６】
図９に示した画素の回路構成は、図１に基づいてすでに説明した画素の回路構成に加え、ＴＦＴによる消去用トランジスタＱ3 が備えられている。なお、図９においては、図１に基づいて説明した各構成に対応する部分を同一の符号で示しており、したがってその説明は省略する。図９に示すように消去用トランジスタＱ3 のソースおよびドレインは、キャパシタＣ1 の両端部にそれぞれ接続されており、消去用トランジスタＱ3 のゲートは消去信号線ｒ1 ，ｒ2 ，……に接続され、消去ドライバ５より消去信号（Ｅrase）が供給されるように構成されている。
【００３７】
この消去ドライバ５はＥＬ素子Ｅ1 の点灯期間の途中、例えば、１フレーム期間（もしくは１サブフレーム期間）の途中において、前記消去ドライバ５より消去用トランジスタＱ3 をオンさせる消去信号（Ｅrase）を供給するように作用する。
【００３８】
これにより、キャパシタＣ1 にチャージされている電荷は瞬時にして消去（放電）される。この結果、発光駆動用トランジスタＱ2 はカットオフ状態となり、ＥＬ素子Ｅ1 は直ちに消灯される。換言すれば、消去ドライバ５からのゲートオン電圧（消去信号Ｅrase）の出力タイミングを制御することで、ＥＬ素子Ｅ1 の点灯期間が制御され、これにより多階調表現を実現することができる。
【００３９】
この発明にかかる発光駆動装置においては、走査信号線上における信号伝搬の遅れにより、次のライン選択時におけるデータ信号の一部を読み込みむ問題を、前記した消去用トランジスタＱ3 を利用して回避するようになされる。
【００４０】
図１０は前記した作用を実現させる消去ドライバ５の構成を示している。なお、図１０に示すデータドライバ２はその構成を省略して描いているが、これは図２に基づいて説明したデータドライバ２の構成がそのまま利用される。また、この図１０に示す走査ドライバ３は、図２に示した走査ドライバ３と同一構成であり、したがって相当する部分に同一符号を付けてその説明は省略する。さらに、この図１０に示す発光表示パネル１は図９に示したＳＥＳによる画素構成の表示パネルが採用される。
【００４１】
図１０において符号５で示す消去ドライバには、シフトレジスタ５ａが具備されており、このシフトレジスタ５ａには図示せぬコントローラＩＣよりシフトクロック（ECK ）および消去データ信号（EDATA ）が供給される。このシフトレジスタ５ａに供給されるシフトクロック（ECK ）は、走査ドライバ３におけるシフトレジスタ３ａに供給される走査シフトクロック（GCK ）と同期するものである。したがって、走査ドライバ３によって走査選択される画素に対応した消去信号線ｒ1 ，ｒ2 ，……に対して、シフトレジスタ５ａからのシフト出力が供給されるように作用する。
【００４２】
この時、シフトレジスタ５ａからのシフト出力には、前記消去データ信号（EDATA ）がＰＷＭ（パルス幅変調）により重畳されている。すなわち、前記コントローラＩＣよりシフトレジスタ５ａに供給されるシリアルな消去データ信号（EDATA ）は、シフトレジスタ５ａによって消去信号線ｒ1 ，ｒ2 ，……ごとにパラレル変換され、これはＮＯＲゲート群５ｂに供給されて、後述するように走査対象となる画素における消去用トランジスタＱ3 のゲートに供給されることになる。
【００４３】
一方、データドライバ２に供給されるデータラッチ信号（SLAT）は、パルス幅生成回路５ｄに供給される。また、パルス幅生成回路５ｄにはシフトクロック（ECK ）も供給され、これによりパルス幅生成回路５ｄからはデータラッチ信号（SLAT）に同期すると共に、所定のパルス幅になされた書き込み禁止信号が生成される。そして、この書き込み禁止信号は前記したＮＯＲゲート群５ｂに供給される。斯くして、パラレル変換された消去データ信号（EDATA ）および書き込み禁止信号はＮＯＲゲート群５ｂよりレベルシフタ５ｃに供給されて、ここで所定のレベルに変換され図９に示した消去信号線ｒ1 ，ｒ2 ，……に対して消去信号（Ｅrase）として供給される。
【００４４】
図１１は、図１０に示した消去ドライバ５の作用を説明するものである。ここで、図１１（ａ）はｎ番目の消去信号線において出力される消去信号の出力タイミングを示しており、また、図１１（ｂ）はデータドライバ２に供給されるデータラッチ信号（SLAT）の発生タイミングを示している。前記したようにパルス幅生成回路５ｄより、データラッチ信号（SLAT）に同期した書き込み禁止信号が供給され、これはＮＯＲゲート群５ｂを介して出力される。また、前記したシフトレジスタ５ａからの消去データ信号もＮＯＲゲート群５ｂを介して出力される。この結果として図１１（ｄ）に示す消去信号が、ｎ番目の消去信号線にもたらされる。
【００４５】
これによると、１サブフレーム期間の最初において期間ｔ１で示すように、データラッチ信号（SLAT）と同期して一時的に消去用トランジスタＱ3 を消去動作状態（オン状態）に制御するようになされる。この時、図９に示すデータ信号線ｍ1 ，ｍ2 ，……を介してデータドライバ２よりデータ信号（Vdata ）が供給されるものの、消去用トランジスタＱ3 がオン状態であるため、データの書き込みが禁止される。
【００４６】
続いて期間ｔ２においては、消去用トランジスタＱ3 はオフ状態になされるので、この時のデータ信号（Vdata ）に応じて、走査対象となる画素のキャパシタＣ1 にはデータが書き込まれ、当該画素におけるＥＬ素子Ｅ1 は前記データ信号（Vdata ）よって点灯制御を受ける。そして、期間ｔ３においては予め設定された階調制御にしたがって、再び消去用トランジスタＱ3 がオン状態になされ、前記画素のキャパシタＣ1 に蓄積された電荷が放電され、ＥＬ素子Ｅ1 は消灯される。
【００４７】
なお、図１１（ｄ）に示す消去信号（Ｅrase）は、前記したとおりｎ番目の消去信号線に出力される消去信号の出力タイミングを示すものであり、多数配列された各消去信号線には図１１（ｃ）に示すように、列に沿って順に時間をずらせて前記した消去信号（Ｅrase）が供給されることになる。
【００４８】
以上説明した図９〜図１１に示す実施の形態によると、１走査分のデータ信号をラッチするデータラッチ信号と同期して、一時的に消去用トランジスタを消去動作状態に制御するようになされる。したがって、この実施の形態においても、図４に基づいて説明したように走査信号線上における信号伝搬の遅れにより、次のライン選択時におけるデータ信号の一部を読み込むのを効果的に阻止することができ、表示品質を低下させるという問題を解消することができる。
【００４９】
なお、以上説明した実施の形態においては、各画素を構成する発光素子として有機ＥＬ素子を利用しているが、この発光素子は有機ＥＬ素子に限らず、駆動電流に依存して自発光動作を行なう他の発光素子を利用することもできる。
【図面の簡単な説明】
【００５０】
【図１】アクティブマトリクス型表示パネルにおける画素の構成例を示した結線図である。
【図２】図１に示す画素構成を採用した表示パネルを点灯駆動させるドライバのブロック図である。
【図３】表示パネルの走査信号線において信号遅延が発生しない理想的な状態を説明するタイミング図である。
【図４】同じく信号遅延が発生する現実の状態を説明するタイミング図である。
【図５】同じく信号遅延に対する一つの対策例を説明するタイミング図である。
【図６】この発明にかかる発光駆動装置の第１の実施の形態を示すブロック図である。
【図７】図６に示す走査ドライバの作用を説明するタイミング図である。
【図８】図６に示す実施の形態によってなされる映像データの読み込み動作を説明するタイミング図である。
【図９】アクティブマトリクス型表示パネルにおける他の画素の構成例を示した結線図である。
【図１０】この発明にかかる発光駆動装置の第２の実施の形態を示すブロック図である。
【図１１】図１０に示す消去ドライバの作用を説明するタイミング図である。
【符号の説明】
【００５１】
１      発光表示パネル
２      データドライバ
２ａ    シフトレジスタ
２ｂ    データラッチ群
２ｃ    データラッチ回路
２ｄ    レベルシフタ
３      走査ドライバ
３ａ    走査シフトレジスタ
３ｂ    レベルシフタ
３ｃ    シフトレジスタ
３ｄ    ＡＮＤゲート群
４      電源供給回路
５      消去ドライバ
５ａ    シフトレジスタ
５ｂ    ＮＯＲゲート群
５ｃ    レベルシフタ
Ｃ1     キャパシタ
Ｅ1     ＥＬ素子（発光素子）
Ｑ1     走査選択用トランジスタ
Ｑ2     発光駆動用トランジスタ
Ｑ3     消去用トランジスタ
【図１】
2005173418.tif 000003
【図２】
2005173418.tif 000004
【図３】
2005173418.tif 000005
【図４】
2005173418.tif 000006
【図５】
2005173418.tif 000007
【図６】
2005173418.tif 000008
【図７】
2005173418.tif 000009
【図８】
2005173418.tif 000010
【図９】
2005173418.tif 000011
【図１０】
2005173418.tif 000012
【図１１】
2005173418.tif 000013