(57)【要約】【課題】  ヒステリシスおよびシリコン酸化膜換算膜厚をともに小さくすることのできるゲート絶縁膜を有する半導体装置およびその製造方法を提供する。【解決手段】  シリコン基板１の上に形成されたゲート絶縁膜６は、ＳｉＯ２膜１２とＨｉｇｈ−ｋ膜１３とからなる。Ｈｉｇｈ−ｋ膜１３は、遷移金属、アルミニウム、シリコンおよび酸素を含む膜である。また、Ｈｉｇｈ−ｋ膜１３中のシリコンの濃度は、ＳｉＯ２膜１２との界面近傍およびゲート電極７との界面近傍で、遷移金属およびアルミニウムの濃度よりも大きい。さらに、シリコンの濃度は、ＳｉＯ２膜１２との界面近傍およびゲート電極７との界面近傍の少なくとも一方で最大値をとり、これらの界面から離れるにしたがい漸次減少してＨｉｇｈ−ｋ膜１３の中心付近で最小値をとることが好ましい。【選択図】      図１
2005079309.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置において、
前記ゲート絶縁膜はシリコンを含む酸化膜と、
前記シリコンを含む酸化膜の上に形成された高誘電率絶縁膜とからなり、
前記高誘電率絶縁膜は、遷移金属、アルミニウム、シリコンおよび酸素を含む膜であり、
前記高誘電率絶縁膜中の前記シリコンの濃度は、前記シリコンを含む酸化膜との界面近傍および前記ゲート電極との界面近傍で、前記遷移金属および前記アルミニウムの濃度よりも大きいことを特徴とする半導体装置。
【請求項２】
前記シリコンの濃度は、前記シリコンを含む酸化膜との界面近傍および前記ゲート電極との界面近傍の少なくとも一方で最大値をとり、これらの界面から離れるにしたがい漸次減少して前記高誘電率絶縁膜の中心付近で最小値をとる請求項１に記載の半導体装置。
【請求項３】
前記シリコンを含む酸化膜はシリコン酸化膜である請求項１または２に記載の半導体装置。
【請求項４】
シリコン基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置において、
前記ゲート絶縁膜は、遷移金属、アルミニウム、シリコンおよび酸素を含む高誘電率絶縁膜であり、
前記高誘電率絶縁膜中の前記シリコンの濃度は、前記シリコン基板との界面近傍および前記ゲート電極との界面近傍で、前記遷移金属および前記アルミニウムの濃度よりも大きいことを特徴とする半導体装置。
【請求項５】
前記シリコンの濃度は、前記シリコン基板との界面近傍および前記ゲート電極との界面近傍の少なくとも一方で最大値をとり、これらの界面から離れるにしたがい漸次減少して前記高誘電率絶縁膜の中心付近で最小値をとる請求項４に記載の半導体装置。
【請求項６】
前記高誘電率絶縁膜は、遷移金属のアルミネートおよび遷移金属のシリケートの混合物からなる膜である請求項１〜５のいずれか１に記載の半導体装置。
【請求項７】
前記遷移金属は周期律表第４族の元素である請求項１〜６のいずれか１に記載の半導体装置。
【請求項８】
前記高誘電率絶縁膜はＨｆＡｌＳｉＯｘ膜である請求項１〜７のいずれか１に記載の半導体装置。
【請求項９】
前記ＨｆＡｌＳｉＯｘ膜中のＨｆの含有量が２５．０％〜３５．０％であり、Ａｌの含有量が３２．５％〜３７．５％であり、Ｓｉの含有量が３２．５％〜３７．５％である請求項８に記載の半導体装置。
【請求項１０】
前記ゲート電極はポリシリコンからなる請求項１〜９のいずれか１に記載の半導体装置。
【請求項１１】
シリコン基板上にＳｉＯ２膜を形成する工程と、
前記ＳｉＯ２膜の上にＨｆＡｌＳｉＯｘ膜を形成する工程と、
前記ＨｆＡｌＳｉＯｘ膜の上にポリシリコンからなるゲート電極を形成する工程とを有し、
前記ＨｆＡｌＳｉＯｘ膜を形成する工程は、ＨｆＣｌ４、Ａｌ（ＣＨ３）３、Ｓｉ（ＯＣ２Ｈ５）４および酸化性ガスを原料としたＡＬＤ法による工程であって、ＨｆＣｌ４、Ａｌ（ＣＨ３）３およびＳｉ（ＯＣ２Ｈ５）４の各供給時間を変化させることにより、前記ＨｆＡｌＳｉＯｘ膜中のシリコンの濃度が、前記ＳｉＯ２膜との界面近傍および前記ゲート電極との界面近傍で、ハフニウムおよびアルミニウムの濃度より大きくなるようにすることを特徴とする半導体装置の製造方法。
【請求項１２】
シリコン基板上にＨｆＡｌＳｉＯｘ膜を形成する工程と、
前記ＨｆＡｌＳｉＯｘ膜の上にポリシリコンからなるゲート電極を形成する工程とを有し、
前記ＨｆＡｌＳｉＯｘ膜を形成する工程は、ＨｆＣｌ４、Ａｌ（ＣＨ３）３、Ｓｉ（ＯＣ２Ｈ５）４および酸化性ガスを原料としたＡＬＤ法による工程であって、ＨｆＣｌ４、Ａｌ（ＣＨ３）３およびＳｉ（ＯＣ２Ｈ５）４の各供給時間を変化させることにより、前記ＨｆＡｌＳｉＯｘ膜中のシリコンの濃度が、前記シリコン基板との界面近傍および前記ゲート電極との界面近傍で、ハフニウムおよびアルミニウムの濃度より大きくなるようにすることを特徴とする半導体装置の製造方法。
【請求項１３】
前記酸化性ガスはＨ２Ｏである請求項１１または１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、より詳細には、シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置ではトランジスタなどの素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【０００３】
ゲート絶縁膜を構成する材料としては、従来よりＳｉＯ２（酸化ケイ素）膜が用いられてきた。一方、ゲート電極の微細化に伴いゲート絶縁膜の薄膜化が進むと、キャリア（電子および正孔）がゲート絶縁膜を直接トンネリングすることによって生じるトンネル電流、すなわちゲートリーク電流が増大するようになる。例えば、ＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）２００１によれば、６５ｎｍ世代と考えられている２００７年には、シリコン酸化膜換算膜厚（または、等価酸化膜厚（ＥＯＴ，ｅｑｕｉｖａｌｅｎｔ  ｏｘｉｄｅ  ｔｈｉｃｋｎｅｓｓ））で１．２ｎｍ〜１．６ｎｍのゲート絶縁膜が要求されている。しかしながら、ＳｉＯ２膜を用いた場合には、トンネル電流によるゲートリーク電流が許容値を超えてしまうことから、ＳｉＯ２膜に代わる新たな材料の採用が必要とされている。
【０００４】
そこで、ＳｉＯ２膜に代えて、より比誘電率の高い材料をゲート絶縁膜として使用する研究が行われている。高誘電率の絶縁膜（以下、Ｈｉｇｈ−ｋ膜という。）としては、現在、ＨｆＯ２（酸化ハフニウム）膜、ＨｆＡｌＯｘ（ハフニウムアルミネート）膜およびＨｆＳｉＯｘ（ハフニウムシリケート）膜などが注目されている（特許文献１〜２、非特許文献１〜６参照）。
【０００５】
【特許文献１】米国特許第６，２９１，８６７Ｂ１号明細書
【特許文献２】米国特許第６，０２０，２４３号明細書
【非特許文献１】エイチ・ワイ・ユ（Ｈ．Ｙ．Ｙｕ）ら、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、（米国）、２００２年、第８１巻、第２号、ｐ．３７６−３７８
【非特許文献２】ダブリュ・ツ（Ｗ．Ｚｈｕ）ら、国際電子デバイス会議テクノロジーダイジェスト（Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  ＩＥＤＭ）、２００１年、ｐ．４６３−４６６
【非特許文献３】エイ・エル・ピー・ロータンダーロ（Ａ．Ｌ．Ｐ．Ｒｏｔａｎｄａｒｏ）ら、ブイエルエスアイ・テクノロジー・２００２シンポジウム・テクノロジーダイジェスト（Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  ２００２  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ）、２００２年、ｐ．１４８−１４９
【非特許文献４】エス・イヌミヤ（Ｓ．Ｉｎｕｍｉｙａ）ら、ブイエルエスアイ・テクノロジー・２００３シンポジウム・テクノロジーダイジェスト（Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  ２００３  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ）、２００３年、ｐ．１７−１８
【非特許文献５】ティー・ワタナベ（Ｔ．Ｗａｔａｎａｂｅ）ら、ブイエルエスアイ・テクノロジー・２００３シンポジウム・テクノロジーダイジェスト（Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  ２００３  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ）、２００３年、ｐ．１９−２０
【非特許文献６】エイ・モリカワ（Ａ．Ｍｏｒｉｋａｗａ）ら、ブイエルエスアイ・テクノロジー・２００３シンポジウム・テクノロジーダイジェスト（Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  ２００３  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ）、２００３年、ｐ．１６５−１６６
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のＨｉｇｈ−ｋ膜の中ではＨｆＯ２膜の比誘電率が高い。しかしながら、ＨｆＯ２は耐熱性に劣るため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ）を製造する際の加熱工程で結晶化して、リーク電流の増大や素子の信頼性の低下を招く原因になるという問題があった。一方、ＨｆＡｌＯｘおよびＨｆＳｉＯｘは結晶化温度が高く、上述した問題を改善することができる。
【０００７】
ここで、ＳｉＯ２とＡｌ２Ｏ３の比誘電率を比較すると、ＳｉＯ２が約４であるのに対してＡｌ２Ｏ３では約９である。したがって、Ｈｆの含有量を一定にした場合には、ＨｆＡｌＯｘ膜の方がＨｆＳｉＯｘ膜よりも比誘電率は高くなる。このため、物理的膜厚が同じである場合には、ＨｆＡｌＯｘ膜の方がＨｆＳｉＯｘ膜よりもシリコン酸化膜換算膜厚を薄くすることができる。しかしながら、ＨｆＡｌＯｘ膜は、膜厚が薄くなると膜質が低下するという問題があった。
【０００８】
一方、トランジスタでのキャリア移動度やオン時の電流値は、ＨｆＡｌＯｘ膜よりもＨｆＳｉＯｘ膜の方が大きい。また、トランジスタの容量−電圧曲線に見られるヒステリシスは、ＨｆＡｌＯｘ膜よりもＨｆＳｉＯｘ膜の方が小さい。したがって、ＨｆＳｉＯｘ膜の方が界面および膜中での電子のトラップは少ない。しかしながら、上述の通り、ＨｆＳｉＯｘ膜の比誘電率はＨｆＡｌＯｘ膜よりも低く、シリコン酸化膜換算膜厚を薄くすることができないという問題があった。
【０００９】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、ヒステリシスおよびシリコン酸化膜換算膜厚をともに小さくすることのできるゲート絶縁膜を有する半導体装置およびその製造方法を提供することにある。
【００１０】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００１１】
本発明の半導体装置は、シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成されたゲート電極とを有し、ゲート絶縁膜はシリコンを含む酸化膜と、このシリコンを含む酸化膜の上に形成された高誘電率絶縁膜とからなり、高誘電率絶縁膜は、遷移金属、アルミニウム、シリコンおよび酸素を含む膜である。また、高誘電率絶縁膜中のシリコンの濃度は、シリコンを含む酸化膜との界面近傍およびゲート電極との界面近傍で、遷移金属およびアルミニウムの濃度よりも大きい。さらに、シリコンの濃度は、シリコンを含む酸化膜との界面近傍およびゲート電極との界面近傍の少なくとも一方で最大値をとり、これらの界面から離れるにしたがい漸次減少して高誘電率絶縁膜の中心付近で最小値をとることが好ましい。また、シリコンを含む酸化膜はシリコン酸化膜であることが好ましい。
【００１２】
また、本発明の半導体装置は、シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成されたゲート電極とを有し、ゲート絶縁膜は、遷移金属、アルミニウム、シリコンおよび酸素を含む高誘電率絶縁膜である。また、高誘電率絶縁膜中のシリコンの濃度は、シリコン基板との界面近傍およびゲート電極との界面近傍で、遷移金属およびアルミニウムの濃度よりも大きい。さらに、シリコンの濃度は、シリコンを含む酸化膜との界面近傍およびゲート電極との界面近傍の少なくとも一方で最大値をとり、これらの界面から離れるにしたがい漸次減少して高誘電率絶縁膜の中心付近で最小値をとることが好ましい。
【００１３】
本発明の半導体装置において、高誘電率絶縁膜は、遷移金属のアルミネートおよび遷移金属のシリケートの混合物からなる膜であることが好ましい。さらに、遷移金属は周期律表第４族の元素であることが好ましく、例えば、ＨｆＡｌＳｉＯｘ膜であることが好ましい。この場合、ＨｆＡｌＳｉＯｘ膜中のＨｆの含有量が２５．０％〜３５．０％であり、Ａｌの含有量が３２．５％〜３７．５％であり、Ｓｉの含有量が３２．５％〜３７．５％であることが好ましい。
【００１４】
また、本発明の半導体装置において、ゲート電極はポリシリコンからなるものとすることができる。
【００１５】
本発明の半導体装置の製造方法は、シリコン基板上にＳｉＯ２膜を形成する工程と、このＳｉＯ２膜の上にＨｆＡｌＳｉＯｘ膜を形成する工程と、このＨｆＡｌＳｉＯｘ膜の上にポリシリコンからなるゲート電極を形成する工程とを有する。ＨｆＡｌＳｉＯｘ膜を形成する工程は、ＨｆＣｌ４、Ａｌ（ＣＨ３）３、Ｓｉ（ＯＣ２Ｈ５）４および酸化性ガスを原料としたＡＬＤ法による工程であり、ＨｆＣｌ４、Ａｌ（ＣＨ３）３およびＳｉ（ＯＣ２Ｈ５）４の各供給時間を変化させることによって、ＨｆＡｌＳｉＯｘ膜中のシリコンの濃度が、ＳｉＯ２膜との界面近傍およびゲート電極との界面近傍で、ハフニウムおよびアルミニウムの濃度より大きくなるようにする。
【００１６】
また、本発明の半導体装置の製造方法は、シリコン基板上にＨｆＡｌＳｉＯｘ膜を形成する工程と、このＨｆＡｌＳｉＯｘ膜の上にポリシリコンからなるゲート電極を形成する工程とを有する。ＨｆＡｌＳｉＯｘ膜を形成する工程は、ＨｆＣｌ４、Ａｌ（ＣＨ３）３、Ｓｉ（ＯＣ２Ｈ５）４および酸化性ガスを原料としたＡＬＤ法による工程であり、ＨｆＣｌ４、Ａｌ（ＣＨ３）３およびＳｉ（ＯＣ２Ｈ５）４の各供給時間を変化させることによって、ＨｆＡｌＳｉＯｘ膜中のシリコンの濃度が、シリコン基板との界面近傍およびゲート電極との界面近傍で、ハフニウムおよびアルミニウムの濃度より大きくなるようにする。
【００１７】
本発明の半導体装置の製造方法において、酸化性ガスはＨ２Ｏとすることができる。
【発明の効果】
【００１８】
この発明は以上説明したように、遷移金属、アルミニウム、シリコンおよび酸素を含む誘電体膜を高誘電率絶縁膜として用いることにより、ヒステリシスが小さく且つ膜厚の薄いゲート絶縁膜を有する半導体装置を製造することができる。
【００１９】
また、高誘電率絶縁膜中でのシリコンの濃度を、シリコンを含む酸化膜との界面またはシリコン基板との界面近傍およびゲート電極との界面近傍で、それぞれアルミニウムおよび遷移金属の濃度よりも高くなるように分布させることによって、界面準位密度の低減とともにＶｔｈのシフトを抑制することが可能となる。
【発明を実施するための最良の形態】
【００２０】
図１は、本実施の形態にかかる半導体装置の断面図の一例である。
【００２１】
図１に示すように、シリコン基板１には、拡散層２、素子分離領域３、ソース・ドレイン領域４およびエクステンション領域５が形成されている。また、シリコン基板１の上には、ゲート絶縁膜６およびゲート電極７が形成されており、さらにこれらの側壁にはサイドウォール８が形成されている。尚、図１において、９は層間絶縁膜、１０はコンタクト、１１は配線層である。
【００２２】
ゲート絶縁膜６は、ＳｉＯ２膜（シリコン酸化膜）１２とＳｉＯ２膜１２の上に形成されたＨｉｇｈ−ｋ膜（高誘電率絶縁膜）１３とからなる。
【００２３】
本実施の形態においては、Ｈｉｇｈ−ｋ膜１３として、遷移金属、アルミニウム（Ａｌ）、シリコン（Ｓｉ）および酸素（Ｏ）を含む誘電体膜を用いる。特に、遷移金属のアルミネートおよび遷移金属のシリケートの混合物からなる誘電体膜をＨｉｇｈ−ｋ膜１３として用いることが好ましい。遷移金属は、周期律表第４族の元素であることが好ましく、特にＨｆ（ハフニウム）であることが好ましい。例えば、ＨｆＡｌＳｉＯｘ膜をＨｉｇｈ−ｋ膜１３として用いることができる。
【００２４】
また、本実施の形態においては、Ｈｉｇｈ−ｋ膜１３中の前記シリコンの濃度は、ＳｉＯ２膜１２との界面近傍およびゲート電極７との界面近傍で、遷移金属およびアルミニウムの濃度よりも大きいことを特徴とする。特に、シリコンの濃度は、ＳｉＯ２膜１２との界面近傍およびゲート電極７との界面近傍の少なくとも一方で最大値をとり、これらの界面から離れるにしたがい漸次減少してＨｉｇｈ−ｋ膜１３の中心付近で最小値をとるように分布することが好ましい。
【００２５】
図２〜図１０を用いて、本実施の形態にかかる半導体装置の製造方法について説明する。尚、これらの図において、図１と同じ符号を付した部分は同じ部分であることを示している。
【００２６】
まず、図２に示すように、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域３を形成する。
【００２７】
次に、フォトリソグラフィ法を用いて、シリコン基板１に拡散層２を形成する（図２）。例えば、所定領域にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、シリコン基板１内にＮ型またはＰ型の不純物を注入する。その後、熱処理により不純物を拡散させることによって、Ｎ型拡散層またはＰ型拡散層を形成することができる。
【００２８】
次に、図３に示すように、シリコン基板１の表面にＳｉＯ２膜１２を形成する。ＳｉＯ２膜１２は、例えば熱酸化法によって形成することができる。
【００２９】
尚、本実施の形態においては、ＳｉＯ２膜以外の他のシリコンを含む酸化膜を用いてもよい。例えば、ＳｉＯＮ膜（シリコン酸窒化膜）などを用いることができる。さらに、本実施の形態においては、シリコンを含む酸化膜は、２以上の酸化物が積層された膜であってもよい。例えば、ＳｉＯＮ膜とＳｉＯ２膜とからなる積層膜であってもよい。この場合、ＳｉＯＮ膜上にＳｉＯ２膜が形成されていてもよいし、ＳｉＯ２膜上にＳｉＯＮ膜が形成されていてもよい。
【００３０】
次に、ＳｉＯ２膜１２の上にＨｉｇｈ−ｋ膜１３を形成する。Ｈｉｇｈ−ｋ膜１０の形成は、例えば、原子層堆積（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ，以下、ＡＬＤという。）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法またはスパッタリング法などによって行うことができる。特に、ＡＬＤ法は、膜厚および組成が極めて均質な膜を成長させることができ、原子層レベルでの材料設計が容易であることから好ましく用いることができる。以下に、ＡＬＤ法を用いてＨｆＡｌＳｉＯｘ膜を形成する方法について説明する。
【００３１】
まず、ＳｉＯ２膜１２の形成までを終えた基板を成膜装置の真空チャンバ内に載置する。
【００３２】
次に、基板の表面に、原料となるＨｆＣｌ４（四塩化ハフニウム）を間欠的（パルス的）に供給する（ステップ１）。その後、酸化性ガスとしての水蒸気（Ｈ２Ｏ）を間欠的に供給する（ステップ２）。次に、原料としてのＡｌ（ＣＨ３）３（トリメチルアルミニウム）を間欠的に供給する（ステップ３）。再び、水蒸気を間欠的に供給する（ステップ４）。さらに、原料としてのＳｉ（ＯＣ２Ｈ５）４（テトラエトキシシラン）を間欠的に供給する（ステップ５）。最後に、水蒸気を間欠的に供給する（ステップ６）。
【００３３】
以上のステップ１〜ステップ６の過程を１サイクルとし、このサイクルを複数回繰り返すことによって、所望の膜厚を有するＨｆＡｌＳｉＯｘ膜を形成することができる。繰り返すサイクルの回数は、膜厚に応じて適宜設定すればよい。また、上記の工程において、ＨｆＣｌ４の供給時間を一定とし、Ａｌ（ＣＨ３）３とＳｉ（ＯＣ２Ｈ５）４の供給時間を変えることによって、ＨｆＡｌＳｉＯｘ膜中のＡｌとＳｉの含有量を変化させることができる。
【００３４】
１つの例として、ＳｉＯ２膜１２が形成された基板を枚様式のＣＶＤ装置内に入れ、基板の表面温度を３００℃に維持した。続いて、Ｎ２（窒素）ガスを流し、成膜チャンバ内における全圧が０．２ｔｏｒｒになるように制御した。次に、基板の表面に、ＨｆＣｌ４を１．５秒間供給した。その後、５秒間置いてから水蒸気を１秒間供給した。さらに４秒間置いてからＡｌ（ＣＨ３）３を１．２秒間供給した。さらに、６秒間置いてから水蒸気を２秒間供給した後、５秒間置いてからＳｉ（ＯＣ２Ｈ５）４を３秒間供給した。最後に、４秒間置いてから水蒸気を３秒間供給した。以上のガス供給のシーケンスを図１１に示した。
【００３５】
図１２は、ＨｆＡｌＳｉＯｘ膜中のＡｌの量に対する比誘電率とヒステリシスとの関係を示したものである。尚、図１２の例では、ＨｆＡｌＳｉＯｘ膜中の金属元素の内、Ｈｆの量を３０％とし、残りの７０％の範囲でＡｌとＳｉの比率を変えることによって、Ａｌの量を変化させている。また、上記の例に従って形成したＨｆＡｌＳｉＯｘ膜の上に、スパッタリング法によってＡｌ電極を形成することにより作成したキャパシタを試料として用いた。さらに、得られたキャパシタの容量を測定し、その容量−電圧曲線からヒステリシスを求めた。
【００３６】
図１２から分かるように、比誘電率はＡｌの含有量の増加に伴い単調に増大する。したがって、物理的膜厚が同じである場合には、Ａｌの含有量を大きくするほどシリコン酸化膜換算膜厚の薄い膜を形成することができる。一方、ヒステリシスもＡｌの含有量の増加に伴い増大するが、その傾向は単調ではない。すなわち、Ａｌの含有量が５０％程度までは増大量は小さく、５０％を超えると大きく増大するようになる。
【００３７】
Ｈｉｇｈ−ｋ膜としては、シリコン酸化膜換算膜厚が薄くてヒステリシスの小さい膜であることが好ましい。したがって、図１２において、Ａｌの含有量が５０％以下の範囲、特に５０％程度である場合に好ましいＨｉｇｈ−ｋ膜とすることができる。換言すると、ＨｆＡｌＳｉＯｘ膜中のＨｆが３０％程度、Ａｌが３５％程度、Ｓｉが３５％程度であることが好ましい。また、Ｈｆの含有量は３０％に限定されるものではなく、２５％〜３５％の範囲で変化させることができる。したがって、ＨｆＡｌＳｉＯｘ膜中のＨｆの含有量が２５．０％〜３５．０％であり、Ａｌの含有量が３２．５％〜３７．５％であり、Ｓｉの含有量が３２．５％〜３７．５％である場合に、シリコン酸化膜換算膜厚が薄くてヒステリシスの小さい膜とすることができる。
【００３８】
さらに、本実施の形態においては、Ｈｉｇｈ−ｋ膜１３中のＳｉがその膜厚方向に濃度分布を有するようにする。具体的には、膜厚方向に対して、下側界面および上側界面近傍でのＳｉ濃度が高く、中央付近でのＳｉ濃度が低くなるように分布させる。また、このとき、下側界面および上側界面近傍でのＳｉ濃度が、ＨｆやＡｌの濃度に対して高くなるようにする。具体的には、Ｓｉ濃度が界面付近で最大値を有し、界面から離れるにしたがって漸次減少し、中心付近で最小値を有するように分布することが好ましい。
【００３９】
一方、ＨｆおよびＡｌの濃度は、界面近傍での濃度がＳｉの濃度よりも低ければよく、それ以外はどのような分布であってもよい。例えば、ＨｆおよびＡｌが、それぞれ膜全体で一様な濃度を有していてもよい。
【００４０】
ＭＯＳ型半導体素子においては、リーク電流の抑制とともに高い電流駆動力が要求されることから、移動度を大きくすることが必要となる。このため、Ｈｉｇｈ−ｋ膜１３の界面準位密度を低減して移動度の低下を抑制することが好ましい。
【００４１】
Ｈｉｇｈ−ｋ膜１３の下側界面、すなわちＳｉＯ２膜１２との界面近傍において、ＨｆおよびＡｌの濃度が高い場合には界面準位密度は増大する。そこで、この付近でのＳｉ濃度を高くすることによって、界面準位密度を低減させることが可能となる。
【００４２】
また、Ｈｉｇｈ−ｋ膜１３の上側界面、すなわちゲート電極７との界面近傍において、Ｈｆの濃度が高い場合には、ゲート電極７を構成するポリシリコン膜中のドーパントとＨｆが結合することによって、閾値電圧Ｖｔｈの値はその絶対値が大きくなる方向にシフトする。また、Ａｌの濃度が高い場合にも同様にＶｔｈの値はシフトする。そこで、上側界面近傍におけるＳｉ濃度を高くすることによって、Ｖｔｈのシフトを抑制することが可能となる。
【００４３】
以上より、本実施の形態によれば、ＨｆＡｌＳｉＯｘ膜をＨｉｇｈ−ｋ膜１３として用いることによって、シリコン酸化膜換算膜厚が薄くてヒステリシスの小さいゲート絶縁膜を形成することができる。この場合、ＨｆＡｌＳｉＯｘ膜中のＨｆの含有量が２５．０％〜３５．０％であり、Ａｌの含有量が３２．５％〜３７．５％であり、Ｓｉの含有量が３２．５％〜３７．５％であることが好ましい。
【００４４】
また、本実施の形態によれば、Ｈｉｇｈ−ｋ膜１３中でのＳｉの濃度を、ＳｉＯ２膜１２との界面およびゲート電極７との界面近傍でそれぞれＡｌおよびＨｆの濃度よりも高くなるように分布させることによって、界面準位密度の低減とともにＶｔｈのシフトを抑制することが可能となる。このような濃度分布は、例えば、原料であるＨｆＣｌ４、Ａｌ（ＣＨ３）３およびＳｉ（ＯＣ２Ｈ５）４の各供給時間を変化させることによって形成することができる。
【００４５】
Ｈｉｇｈ−ｋ膜１３を形成した後は、ＰＤＡ（Ｐｏｓｔ  Ｄｅｐｏｓｉｔｉｏｎ  Ａｎｎｅａｋｉｎｇ、高温熱処理）を施すことによって、Ｈｉｇｈ−ｋ膜１３の改質処理を行うことが好ましい。これにより、Ｈｉｇｈ−ｋ膜１３に含まれる不純物に起因する水素の量を１０分の１程度にまで減少させることができる。また、一般に、Ｈｉｇｈ−ｋ膜１３の表面には不純物としてのＣ（炭素）が吸着され易い。しかし、ＰＤＡを施すことによって、こうした不純物も除去することができる。
【００４６】
次に、Ｈｉｇｈ−ｋ膜１３の上に、ゲート電極材料としてのポリシリコン膜１４を形成する。ポリシリコン膜１４は、例えばＣＶＤ法によって形成することができる。
【００４７】
ポリシリコン膜１４を形成した後は、この上に、ハードマスク材料としてのＳｉＯ２膜１５を形成する（図４）。
【００４８】
ＳｉＯ２膜１５を形成した後は、この上に反射防止膜（図示せず）を形成してもよい。反射防止膜は、次に形成するレジスト膜をパターニングする際に、レジスト膜を透過した露光光を吸収することによって、レジスト膜と反射防止膜との界面における露光光の反射をなくす役割を果たす。反射防止膜としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。
【００４９】
次に、ＳｉＯ２膜１５の上にレジスト膜（図示せず）を形成し、フォトリソグラフィ法によって所望の線幅を有するレジストパターン１６を形成し、図５の構造とする。
【００５０】
次に、レジストパターン１６をマスクとしてＳｉＯ２膜１５をドライエッチングする。その後、不要となったレジストパターン１６を除去することによって、図６に示すように、ハードマスクとしてのＳｉＯ２膜パターン１７を形成することができる。
【００５１】
次に、ＳｉＯ２膜パターン１７をマスクとして、ポリシリコン膜１４のドライエッチングを行う。エッチングガスとしては、例えば、ＢＣｌ３、Ｃｌ２、ＨＢｒ、ＣＦ４、Ｏ２、Ａｒ、Ｎ２およびＨｅよりなる群から選ばれる少なくとも１種のガスを用いることができる。
【００５２】
図７は、ポリシリコン膜１４をドライエッチングした後の状態を示したものである。図に示すように、ポリシリコン膜１４のドライエッチングによってゲート電極７が形成される。
【００５３】
次に、ＳｉＯ２膜パターン１７をマスクとして、Ｈｉｇｈ−ｋ膜１３およびＳｉＯ２膜１２をエッチングする。これにより、図８に示す構造が得られる。図において、パターニング後のＨｉｇｈ−ｋ膜１３およびＳｉＯ２膜１２はゲート絶縁膜６を構成する。
【００５４】
次に、ゲート電極７をマスクとしてシリコン基板１内の拡散層２に不純物をイオン注入した後、熱処理による活性化を行うことによってエクステンション領域５を形成する。
【００５５】
次に、公知の方法に従ってサイドウォール８の形成を行い、図９に示す構造とする。この際、サイドウォール８は、ゲート電極７およびゲート絶縁膜６の側壁に形成されるようにする。
【００５６】
次に、シリコン基板１内の拡散層２に不純物をイオン注入する。続いて、熱処理による活性化を行うことによって、ソース・ドレイン領域４を形成することができる（図１０）。その後、層間絶縁膜９、コンタクト１０および配線１１を形成することによって、図１に示す構造を得ることができる。
【００５７】
本実施の形態によれば、遷移金属、アルミニウム、シリコンおよび酸素を含む誘電体膜をＨｉｇｈ−ｋ膜として用いることにより、ヒステリシスが小さく且つ膜厚の薄いゲート絶縁膜を有する半導体装置を製造することができる。
【００５８】
また、本実施の形態によれば、Ｈｉｇｈ−ｋ膜中でのシリコンの濃度を、シリコンを含む酸化膜との界面およびゲート電極との界面近傍でそれぞれアルミニウムおよび遷移金属の濃度よりも高くなるように分布させることによって、界面準位密度の低減とともにＶｔｈのシフトを抑制することが可能となる。
【００５９】
本実施の形態においては、シリコンを含む酸化膜と、この上に形成したＨｉｇｈ−ｋ膜とからなる膜をゲート絶縁膜として用いたが、本発明はこれに限られるものではない。例えば、シリコン基板の上に直接Ｈｉｇｈ−ｋ膜を形成し、このＨｉｇｈ−ｋ膜のみからなる膜をゲート絶縁膜として用いてもよい。この場合、Ｈｉｇｈ−ｋ膜中のシリコンの濃度が、シリコン基板との界面近傍およびゲート電極との界面近傍で、遷移金属およびアルミニウムの濃度よりも大きくなるようにする。さらに、シリコンの濃度が、シリコン基板との界面近傍およびゲート電極との界面近傍の少なくとも一方で最大値をとり、これらの界面から離れるにしたがい漸次減少してＨｉｇｈ−ｋ膜の中心付近で最小値をとるようにすることが好ましい。
【００６０】
また、本実施の形態においては、ゲート電極材料としてポリシリコン膜を用いた例について述べたが、本発明はこれに限られるものではない。アモルファスシリコン膜またはシリコンゲルマニウム膜などのシリコンを含む膜であれば、ゲート電極材料として用いることができる。また、多層構造を有するゲート電極であって、その一部にポリシリコン膜、アモルファスシリコン膜またはシリコンゲルマニウム膜などが含まれていてもよい。
【図面の簡単な説明】
【００６１】
【図１】本実施の形態にかかる半導体装置の断面図である。
【図２】本実施の形態にかかる半導体装置の製造工程を示す断面図である。
【図３】本実施の形態にかかる半導体装置の製造工程を示す断面図である。
【図４】本実施の形態にかかる半導体装置の製造工程を示す断面図である。
【図５】本実施の形態にかかる半導体装置の製造工程を示す断面図である。
【図６】本実施の形態にかかる半導体装置の製造工程を示す断面図である。
【図７】本実施の形態にかかる半導体装置の製造工程を示す断面図である。
【図８】本実施の形態にかかる半導体装置の製造工程を示す断面図である。
【図９】本実施の形態にかかる半導体装置の製造工程を示す断面図である。
【図１０】本実施の形態にかかる半導体装置の製造工程を示す断面図である。
【図１１】本実施の形態において、Ｈｉｇｈ−ｋ膜形成の際のガス供給のシーケンスを示す図である。
【図１２】本実施の形態において、ＨｆＡｌＳｉＯｘ膜中のＡｌの量に対する比誘電率とヒステリシスとの関係を示す図である。
【符号の説明】
【００６２】
１  シリコン基板
２  拡散層
３  素子分離領域
４  ソース・ドレイン領域
５  エクステンション領域
６  ゲート絶縁膜
７  ゲート電極
８  サイドウォール
９  層間絶縁膜
１０  コンタクト
１１  配線層
１２，１５  ＳｉＯ２膜
１３  Ｈｉｇｈ−ｋ膜
１４  ポリシリコン膜
１６  レジストパターン
１７  ＳｉＯ２膜パターン
【図１】
2005079309.tif 000003
【図２】
2005079309.tif 000004
【図３】
2005079309.tif 000005
【図４】
2005079309.tif 000006
【図５】
2005079309.tif 000007
【図６】
2005079309.tif 000008
【図７】
2005079309.tif 000009
【図８】
2005079309.tif 000010
【図９】
2005079309.tif 000011
【図１０】
2005079309.tif 000012
【図１１】
2005079309.tif 000013
【図１２】
2005079309.tif 000014