(57)【要約】【課題】  プラズマドライエッチングによりフローティングゲートの近傍の絶縁膜に蓄積された電荷を十分に取り除き、フローティングゲート近傍の絶縁膜の信頼性を向上することができる。【解決手段】  フローティングゲート１３を形成する工程からパッシベーション膜３７をエッチングする工程の間に複数のプラズマドライエッチング工程を有する。そして、この複数のプラズマドライエッチング工程のうち２以上の工程の直後にそれぞれ紫外線照射を行う２以上の紫外線照射工程を有する。【選択図】      図７
2005079510.tif 000002
【特許請求の範囲】
【請求項１】
フローティングゲートを形成する工程からパッシベーション膜をエッチングする工程の間に複数のプラズマドライエッチング工程を有する半導体記憶装置の製造方法であって、
前記複数のプラズマドライエッチング工程のうち２以上の工程の直後にそれぞれ紫外線照射を行う２以上の紫外線照射工程を有することを特徴とする半導体記憶装置の製造方法。
【請求項２】
前記２以上の紫外線照射工程は、後工程のものほど、照射する紫外線のパワーが強い又は紫外線の照射時間が長いことを特徴とする請求項１記載の半導体記憶装置の製造方法。
【請求項３】
前記パッシベーション膜として紫外線を透過しない膜を用いる場合、前記２以上の紫外線照射工程は前記パッシベーション膜の堆積前に行うことを特徴とする請求項１記載の半導体記憶装置の製造方法。
【請求項４】
前記２以上の紫外線照射工程の１つは、プラズマドライエッチングによりドレインコンタクトホールを形成する工程の直後に行うことを特徴とする請求項１記載の半導体記憶装置の製造方法。
【請求項５】
前記２以上の紫外線照射工程の１つは、プラズマドライエッチングによりフローティングゲートを形成する工程の直後に行うことを特徴とする請求項１記載の半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フローティングゲートを形成する工程からパッシベーション膜をエッチングする工程の間に複数のプラズマドライエッチング工程を有する半導体記憶装置の製造方法に関する。
【背景技術】
【０００２】
メモリを記憶保持の点から分類すると、揮発性メモリと不揮発性メモリとに分けられる。このうち、不揮発性メモリに属し、かつ記憶内容を書き換えることが可能な半導体メモリとしてＥＥＰＲＯＭ（Electrically Erasable Programable Read Only Memory）がある。
【０００３】
このＥＥＰＲＯＭは、外部端子を持たないフローティングゲートの上に、書き込み、消去に際して、フローティングゲートへの電荷の出入りを助けるコントロールゲートを有する。そして、フローティングゲートとコントロールゲートを絶縁するために、それらの間に絶縁膜を有する。また、フローティングゲートの下部には、トンネリングによるフローティングゲートへの電子の注入と放出を容易にするために、酸化シリコン膜を薄くしたトンネル絶縁膜を有する。
【０００４】
また、ＥＥＰＲＯＭの製造において、フローティングゲートを形成する工程からパッシベーション膜をエッチングする工程の間に、プラズマドライエッチングが複数回行われる。ところが、このようなプラズマドライエッチングによるプロセスダメージにより、絶縁膜の信頼性が失われるという問題がある。これに対して、従来は、絶縁膜に蓄積された電荷を取り除くために、パッシベーション膜をエッチングした後に一度だけ紫外線照射を行っていた（例えば、特許文献１）。
【０００５】
【特許文献１】特開平９−２５１９３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、従来のように最後に一度だけ紫外線照射を行うのでは、フローティングゲートの近傍の絶縁膜に蓄積された電荷を十分に取り除くことができなかった。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、その目的は、プラズマドライエッチングによりフローティングゲートの近傍の絶縁膜に蓄積された電荷を十分に取り除き、フローティングゲート近傍の絶縁膜の信頼性を向上することができる半導体記憶装置の製造方法を得るものである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体記憶装置の製造方法は、フローティングゲートを形成する工程からパッシベーション膜をエッチングする工程の間に複数のプラズマドライエッチング工程を有する。そして、複数のプラズマドライエッチング工程のうち２以上の工程の直後にそれぞれ紫外線照射を行う２以上の紫外線照射工程を有する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【０００９】
本発明は以上説明したように、プラズマドライエッチングによりフローティングゲートの近傍の絶縁膜に蓄積された電荷を十分に取り除き、フローティングゲート近傍の絶縁膜の信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
以下、本発明の実施の形態１に係る半導体記憶装置の製造方法について図面を用いて説明する。
【００１１】
まず、図１に示すように、半導体基板１１上に、下から順に、トンネル酸化膜１２、フローティングゲート１３、コントロールゲート−フローティングゲート間絶縁膜１４、コントロールゲート１５、ハードマスク１６となる膜を堆積する。そして、その上にパターニングしたフォトレジスト１７を形成する。なお、図示は省略するが、半導体基板１１にはウェル及び素子分離層を形成してある。
【００１２】
次に、図２に示すように、フォトレジスト１７をマスクにしてハードマスク１６をエッチングし、フォトレジスト１７を除去する。
【００１３】
次に、図３に示すように、ハードマスク１６をマスクにして、プラズマドライエッチングにより、コントロールゲート１５、コントロールゲート−フローティングゲート間絶縁膜１４、フローティングゲート１３を形成する。また、その直後に紫外線を照射する。ただし、この紫外線照射は、水銀ランプ又はキセノンランプ等を用い、空気雰囲気中で行う。また、紫外線の波長は２００ｎｍ〜３５０ｎｍ、出力は２５０ｍＷ／ｃｍ２以上、照射時間は３０秒以上とする。
【００１４】
次に、図４に示すように、ハードマスク１６及びフローティングゲート１３に覆われていないトンネル酸化膜１２を除去する。そして、イオン注入により、フローティングゲート１３及びコントロールゲート１５の近傍に、ドレイン領域２０及びソース領域２１を形成する。さらに、ソース領域２１上にソースライン２２を形成する。
【００１５】
次に、図５に示すように、全面に第１の層間絶縁膜２５を形成する。また、第１の層間絶縁膜２５をプラズマドライエッチングして、ドレイン領域２０の一部が露出させ、ドレインコンタクトホール２６を形成する。そして、その直後に同様の照射条件で紫外線を照射する。
【００１６】
次に、タングステンを堆積してドレインコンタクトホール２６を埋め込み、ドライエッチバックによりドレインコンタクトホール２６内以外のタングステンを除去する。これにより、図６に示すように、ドレインコンタクトプラグ２７を形成する。また、アルミスパッタにより第１の層間絶縁膜２５上にアルミ膜を堆積した後、プラズマドライエッチングによるパターニングを行って、ビットライン２８を形成する。そして、その直後に上記と同様の照射条件で紫外線を照射する。
【００１７】
次に、図７に示すように、全面を覆うように第２の層間絶縁膜３０を形成する。その上に金属膜を堆積した後、プラズマドライエッチングによるパターニングを行って、第１の多層配線３１を形成する。そして、その直後に上記と同様の照射条件で紫外線を照射する。
【００１８】
次に、全面を覆うように第３の層間絶縁膜３２を形成する。さらに、この第３の層間絶縁膜３２を選択的にプラズマドライエッチングしてコンタクトホールを形成する。そして、その直後に上記と同様の照射条件で紫外線を照射する。さらに、そのコンタクトホールにタングステンを埋め込んでコンタクトプラグ３３を形成する。
【００１９】
次に、その上に金属膜を堆積した後、プラズマドライエッチングによるパターニングを行って、第２の多層配線３４を形成する。そして、その直後に上記と同様の照射条件で紫外線を照射する。
【００２０】
次に、全面を覆うように第４の層間絶縁膜３５を形成する。そして、その上に金属膜を堆積した後、プラズマドライエッチングによるパターニングを行って、パッド電極３６を形成する。そして、その直後に上記と同様の照射条件で紫外線を照射する。
【００２１】
次に、全面にパッシベーション膜３７を堆積した後、プラズマドライエッチングを行って、パッド電極３６の一部が露出するようにパッシベーション膜３７に開口部３８を形成する。そして、その直後に紫外線を照射する。
【００２２】
以上説明したように、プラズマドライエッチングの直後に紫外線を照射することにより、フローティングゲート１３の近傍の絶縁膜であるトンネル酸化膜１２又はコントロールゲート−フローティングゲート間絶縁膜１４に蓄積された電荷を十分に取り除くことができ、フローティングゲート近傍の絶縁膜の信頼性を向上することができる。
【００２３】
ここで、紫外線の照射は、後工程のものほど、製造中の半導体記憶装置の表面からフローティングゲート１３の近傍の絶縁膜までの膜厚が大きいため、照射する紫外線のパワーを強くするか又は紫外線の照射時間を長くする。特に、後工程では、照射時間を３分以上とするのが望ましい。
【００２４】
また、パッシベーション膜３７として紫外線を透過しない膜を用いる場合は、パッシベーション膜３７形成後に紫外線を照射してもフローティングゲート１３の近傍の絶縁膜まで紫外線が届かない。そのため、パッシベーション膜３７をプラズマドライエッチングした直後の紫外線照射は行わない。即ち、パッシベーション膜３７を形成する前に紫外線照射工程を行う。
【００２５】
実施の形態２．
上記の実施の形態１では、全てのプラズマドライエッチングの直後に紫外線を照射している。しかし、特に枚葉処理で行う場合、紫外線の照射はプロセス時間とコストがかかる。そこで、紫外線を照射する工程を以下の２工程に限定する。
【００２６】
まず、プラズマドライエッチングによりドレインコンタクトホール２６を形成する工程の直後に上記と同様の照射条件で紫外線照射を行う。図５に示すように、ドレインコンタクトホール２６とフローティングゲート１３は近く、ドレインコンタクトホール２６形成時のプラズマドライエッチングがフローティングゲート１３の近傍の絶縁膜に及ぼす影響は強いため、この工程の直後に紫外線を照射すればより高い効果が得られる。
【００２７】
次に、ビットライン２８を形成した後の最終工程における何れか１つのプラズマドライエッチングの直後に上記と同様の照射条件で紫外線照射を行う。このプラズマドライエッチングは、第１の多層配線３１、コンタクトプラグ３３、第２の多層配線３４、パッド電極３６、パッシベーション膜３７の何れかに対するプラズマドライエッチングである。このように最終工程において紫外線照射を行うことにより、より確実にフローティングゲートの近傍の絶縁膜に蓄積された電荷を十分に取り除き、信頼性を向上させることができる。
【００２８】
以上のように実施の形態２は、実施の形態１と同様の効果を有し、更に、紫外線照射工程を限定することで、プロセス時間とコストを削減することができる。
【００２９】
実施の形態３．
実施の形態２と同様の理由から、紫外線を照射する工程を以下の２工程に限定する。
【００３０】
まず、プラズマドライエッチングによりフローティングゲート１３を形成する工程の直後に上記と同様の照射条件で紫外線照射を行う。フローティングゲート１３形成時のプラズマドライエッチングがフローティングゲート１３の近傍の絶縁膜に及ぼす影響は強いため、この工程の直後に紫外線を照射すればより高い効果が得られる。
【００３１】
次に、ビットライン２８を形成した後の最終工程における何れか１つのプラズマドライエッチングの直後に上記と同様の照射条件で紫外線照射を行う。このプラズマドライエッチングは、第１の多層配線３１、コンタクトプラグ３３、第２の多層配線３４、パッド電極３６、パッシベーション膜３７の何れかに対するプラズマドライエッチングである。このように最終工程において紫外線照射を行うことにより、より確実にフローティングゲートの近傍の絶縁膜に蓄積された電荷を十分に取り除き、信頼性を向上させることができる。
【００３２】
以上のように実施の形態３は、実施の形態１と同様の効果を有し、更に、紫外線照射工程を限定することで、プロセス時間とコストを削減することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の半導体記憶装置の製造方法を示す断面図（その１）である。
【図２】本発明の半導体記憶装置の製造方法を示す断面図（その２）である。
【図３】本発明の半導体記憶装置の製造方法を示す断面図（その３）である。
【図４】本発明の半導体記憶装置の製造方法を示す断面図（その４）である。
【図５】本発明の半導体記憶装置の製造方法を示す断面図（その５）である。
【図６】本発明の半導体記憶装置の製造方法を示す断面図（その６）である。
【図７】本発明の半導体記憶装置の製造方法を示す断面図（その７）である。
【符号の説明】
【００３４】
１１  半導体基板
１２  トンネル酸化膜
１３  フローティングゲート
１４  コントロールゲート−フローティングゲート間絶縁膜
１５  コントロールゲート
２７  ドレインコンタクトプラグ
３７  パッシベーション膜
【図１】
2005079510.tif 000003
【図２】
2005079510.tif 000004
【図３】
2005079510.tif 000005
【図４】
2005079510.tif 000006
【図５】
2005079510.tif 000007
【図６】
2005079510.tif 000008
【図７】
2005079510.tif 000009