(57)【要約】【課題】  光電変換膜積層型固体撮像装置の半導体基板側に設ける信号読出回路のトランジスタ数を低減すると共に画像信号読出線数を低減する。【解決手段】  半導体基板と、該半導体基板の上に積層され入射光に含まれる異なる色を夫々検出する複数の光電変換膜と、各光電変換膜に接触して設けられ画素毎に区画された画素電極膜と、前記画素毎に前記半導体基板に形成され当該画素の前記複数の光電変換膜毎に設けられた複数の色選択用トランジスタ１１８ｒ，ｇ，ｂと、画素毎の前記複数の色選択用トランジスタのうちのいずれか１つによって選択された前記複数の光電変換膜のうちの１つで発生した信号電荷に応じた信号を画像信号読出線１１０に読み出す電荷検出セル１０９であって前記画素毎に前記各光電変換膜共通に設けられた電荷検出セル１０９とを備える。【選択図】  図４
2005268479.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板の上に積層され入射光に含まれる異なる色を夫々検出する複数の光電変換膜と、各光電変換膜に接触して設けられ画素毎に区画された画素電極膜と、前記画素毎に前記半導体基板に形成され当該画素の前記複数の光電変換膜毎に設けられた複数の色選択用トランジスタと、該画素毎の前記複数の色選択用トランジスタのうちのいずれか１つによって選択された前記複数の光電変換膜のうちの１つで発生した信号電荷に応じた信号を画像信号読出線に読み出す電荷検出セルであって前記画素毎に前記各光電変換膜共通に設けられた電荷検出セルとを備えることを特徴とする光電変換膜積層型固体撮像装置。
【請求項２】
前記色選択用トランジスタ対応に設けられた電荷排出用トランジスタであって、当該色選択用トランジスタが接続された前記画素電極膜に接続され該画素電極膜が接触する前記光電変換膜で発生した信号電荷を電源線に廃棄する電荷排出用トランジスタが前記半導体基板に形成されていることを特徴とする請求項１に記載の光電変換膜積層型固体撮像装置。
【請求項３】
前記半導体基板には、前記画素電極膜を該半導体基板の表面に配線接続する接続部と、該接続部に近接する電位障壁手段と、該電位障壁手段に近接する電荷蓄積手段とが設けられ、該電荷蓄積手段が前記色選択用トランジスタに接続されことを特徴とする請求項１または請求項２に記載の光電変換膜積層型固体撮像装置。
【請求項４】
前記電位障壁手段および前記電荷蓄積手段は、前記接続部の半導体領域と反対導電型の第１半導体層と、該第１半導体層の下側に設けられ前記接続部と同一導電型の第２半導体層と、該第２半導体層の下側に設けられ前記接続部と反対導電型の第３半導体層とから成る３層半導体構造で構成されることを特徴とする請求項３に記載の光電変換膜積層型固体撮像装置。
【請求項５】
前記電位障壁手段が一定の電位障壁として動作し、且つ、前記電荷蓄積手段が信号電荷を蓄積するように、夫々の前記第１，第２，第３半導体層の厚みと不純物濃度が選択されることを特徴とする請求項４に記載の光電変換膜積層型固体撮像装置。
【請求項６】
前記第３半導体層の内部且つ前記電荷蓄積手段の下側に前記接続部と同一導電型で形成された第４半導体層を電荷排出用ドレインとして備えることを特徴とする請求項４または請求項５に記載の光電変換膜積層型固体撮像装置。
【請求項７】
前記電荷蓄積手段の過剰な電荷が前記電荷排出用ドレインに排出されるように、前記第３半導体層と前記第４半導体層の厚みと不純物濃度が適宜選択されることを特徴とする請求項６に記載の光電変換膜積層型固体撮像装置。
【請求項８】
前記画素が正方格子状に配列され、水平方向に並ぶ画素から同時に同一色の信号が読み出される様に各画素対応の前記色選択用トランジスタが選択信号線に接続されていることを特徴とする請求項１乃至請求項７のいずれかに記載の光電変換膜積層型固体撮像装置。
【請求項９】
前記画素が正方格子状に配列され、水平方向に並ぶ隣接画素から同時に異なる色の信号が読み出される様に各画素対応の前記色選択用トランジスタが選択信号線に接続されていることを特徴とする請求項１乃至請求項７のいずれかに記載の光電変換膜積層型固体撮像装置。
【請求項１０】
前記複数設ける光電変換膜は、赤色に分光感度特性のピークが有る第１の光電変換膜と、緑色に分光感度特性のピークがある第２の光電変換膜と、青色に分光感度特性のピークがある第３の光電変換膜でなることを特徴とする請求項１乃至請求項９のいずれかに記載の光電変換膜積層型固体撮像装置。
【請求項１１】
前記電荷検出セルから前記画像信号読出線に読み出されたアナログの信号を受け取り外部に出力する画像信号出力部が前記半導体基板に形成されていることを特徴とする請求項１乃至請求項１０のいずれかに記載の光電変換膜積層型固体撮像装置。
【請求項１２】
前記画像信号出力部は、前記アナログの信号をデジタル信号に変換して出力するアナログ／デジタル変換部を備えることを特徴とする請求項１１に記載の光電変換膜積層型固体撮像装置。
【請求項１３】
前記電荷検出セルは、前記信号電荷に応じた信号を前記画像信号読出線に出力する出力用トランジスタと、該出力用トランジスタの動作／非動作を選択する選択用トランジスタと、前記出力用トランジスタに溜まった前記信号電荷を廃棄するリセット用トランジスタの３トランジスタ構成でなることを特徴とする請求項１乃至請求項１２のいずれかに記載の光電変換膜積層型固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光量に応じた電荷を発生する光電変換膜を半導体基板上に積層した光電変換膜積層型固体撮像装置に係り、特に、検出波長の異なる複数の光電変換膜を積層し各光電変換膜で発生した信号電荷量に応じた信号を半導体基板上に形成されているＭＯＳトランジスタ回路によって読み出す光電変換膜積層型固体撮像装置に関する。
【背景技術】
【０００２】
デジタルカメラに搭載されているＣＣＤ型固体撮像装置やＣＭＯＳ型固体撮像装置では、半導体基板の表面に、受光部となる多数の光電変換素子（フォトダイオード）と、各光電変換素子で得られた光電変換信号を外部に読み出す信号読出回路が形成されている。信号読出回路は、ＣＣＤ型であれば電荷転送回路と転送電極、ＣＭＯＳ型であればＭＯＳ回路と信号配線で構成される。
【０００３】
従って、従来の固体撮像装置は、多数の受光部と信号読出回路とを同じ半導体基板の表面に形成しなければならず、受光部の面積を広くとることができないという問題がある。
【０００４】
また、従来の単板式の固体撮像装置は、各受光部に、例えば赤色（Ｒ），緑色（Ｇ），青色（Ｂ）のカラーフィルタのうちの１つが積層され、各受光部が夫々１色の光信号を検出する構成になっている。このため、例えば赤色の光を検出する受光部位置における青色光の信号及び緑色光の信号は、周りの青色光，緑色光を検出する各受光部の検出信号を補間演算して求めており、これが偽色の原因となり、また、解像度を低下させている。しかも、赤色のカラーフィルタが形成された受光部に入射した青色光と緑色光は光電変換に寄与することなくカラーフィルタに熱として吸収されてしまい、このため、光利用効率が悪く、感度が低いという問題もある。
【０００５】
従来の固体撮像装置は、上述したように様々な問題を抱えている一方、多画素化が進展して、現在では、数百万画素という多数の受光部を１チップの半導体基板上に集積しており、１つ１つの受光部の開口寸法が波長オーダに近づいている。このため、上述した各問題を解決し画質や感度の点で今以上のイメージセンサをＣＣＤ型やＣＭＯＳ型で期待するのが困難になっている。
【０００６】
そこで、例えば下記特許文献１に記載されている固体撮像装置の構造が見直されている。この固体撮像装置は、信号読出回路を表面に形成した半導体基板上に、赤色検出用の感光層と、緑色検出用の感光層と、青色検出用の感光層を成膜技術によって積層し、これらの感光層を受光部とし、各感光層で得られた光電変換信号を、信号読出回路によって外部に取り出すという構造、即ち、光電変換膜積層型の構造になっている。
【０００７】
斯かる構造にすれば、半導体基板表面に受光部を設ける必要が無くなるため、信号読出回路の設計上の制約が大幅になくなり、また、入射光の光利用効率が向上して感度が向上する。更に、１画素（１受光部）で赤色，緑色，青色の３原色の光を検出できるため、解像度が向上し、偽色もなくなり、上述した従来のＣＣＤ型やＣＭＯＳ型の固体撮像装置が抱えていた問題を解決することが可能となる。
【０００８】
そこで、近年では、下記特許文献２，３，４，５に記載されている光電変換膜積層型固体撮像装置が提案されるようになってきており、上記の感光層として、有機半導体を使用したり、ナノ粒子を使用したりしている。
【０００９】
【特許文献１】特開昭５８―１０３１６５号公報
【特許文献２】特開２００２―８３９４６号公報
【特許文献３】特表２００２―５０２１２０号公報
【特許文献４】特表２００３―５０２８４７号公報
【特許文献５】特許第３４０５０９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
光電変換膜を半導体基板上に積層する固体撮像装置では、赤色（Ｒ）を検出する光電変換膜と、緑色（Ｇ）を検出する光電変換膜と、青色（Ｂ）を検出する光電変換膜を３層積層することで、同一画素（同一受光部）で、赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の３つの色信号を同時に検出することができる。
【００１１】
図１１は、従来のＣＭＯＳ型イメージセンサに設ける信号読出回路の回路構成図であり、１色の光電変換信号を検出するフォトダイオード１０に電荷読出用トランジスタ１４を接続し、このトランジスタ１４に、出力用トランジスタ１１とリセット用トランジスタ１３を接続し、出力用トランジスタ１１に行選択用トランジスタ１２を接続している。即ち、４つのＭＯＳトランジスタを用いている。尚、２０は列信号線（画像信号線）、２１は行選択信号線、２２はリセット信号線、２３は直流電源線、２４は電荷読出信号線である。
【００１２】
上述した３色を一画素で検出する光電変換膜積層型固体撮像装置は、一画素当たり、３色を同時に検出できるため、図１１に示す信号読出回路を３個、計１２個のＭＯＳトランジスタを設ければ、同時に３色の信号を並列に読み出すことが可能である。
【００１３】
光電変換膜積層型固体撮像装置は、半導体基板上に受光部（図１１のフォトダイオード）を設ける必要がないため、半導体基板に多数のトランジスタを形成する余裕がある。しかし、この光電変換膜積層型固体撮像装置で画素の微細化を図るには、半導体基板に余裕があるとはいっても信号読出回路のトランジスタ数は少ないほど有利である。
【００１４】
また、信号読出回路で読み出したアナログの画像信号を外部に出力する前にデジタル信号に変換する固体撮像装置の場合、画像信号出力部にアナログ／デジタル変換部を設ける必要があるが、３色の画像信号をデジタル信号で同時並列に出力するには、アナログ／デジタル変換部の回路構成を微細化して３つのアナログ／デジタル変換部を製造する必要が生じ、コスト高になってしまうという問題がある。
【００１５】
更に、近年では、赤色（Ｒ），緑色（Ｇ），青色（Ｂ）に加え、それ以外の色、例えば緑色（Ｇ）と青色（Ｂ）の中間色（例えばエメラルド色）の信号も検出できる固体撮像装置に対する需要が高い。この場合には、エメラルド色検出用の光電変換膜を更に１層追加することで可能となるが、半導体基板側に設ける信号読出回路のトランジスタ数は一画素当たり計１６個必要となり、アナログ／デジタル変換部も４つ必要になってしまう。これでは製造コストが嵩み、更に、画像信号出力部が各画素から信号を取り込む配線のピッチが狭くなり、製造が困難になってしまうという問題もある。
【００１６】
本発明の目的は、半導体基板側に設ける信号読出回路のトランジスタ数を減らし製造コストの低減を図ることができる光電変換膜積層型固体撮像装置を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の光電変換膜積層型固体撮像装置は、半導体基板と、該半導体基板の上に積層され入射光に含まれる異なる色を夫々検出する複数の光電変換膜と、各光電変換膜に接触して設けられ画素毎に区画された画素電極膜と、前記画素毎に前記半導体基板に形成され当該画素の前記複数の光電変換膜毎に設けられた複数の色選択用トランジスタと、該画素毎の前記複数の色選択用トランジスタのうちのいずれか１つによって選択された前記複数の光電変換膜のうちの１つで発生した信号電荷に応じた信号を画像信号読出線に読み出す電荷検出セルであって前記画素毎に前記各光電変換膜共通に設けられた電荷検出セルとを備えることを特徴とする。
【００１８】
この構成により、色選択用トランジスタ数は増えるが、電荷検出セルを共通化できるため、電荷検出用セルを構成するトランジスタ数と色選択用トランジスタ数との合計が減り、製造コストの低減と、画像信号読出線の数を減らすことが可能となる。
【００１９】
本発明の光電変換膜積層型固体撮像装置は、前記色選択用トランジスタ対応に設けられた電荷排出用トランジスタであって、当該色選択用トランジスタが接続された前記画素電極膜に接続され該画素電極膜が接触する前記光電変換膜で発生した信号電荷を電源線に廃棄する電荷排出用トランジスタが前記半導体基板に形成されていることを特徴とする。
【００２０】
この構成により、電荷排出用トランジスタ数は増えるが、混色と飽和出力低下現象を避けることができる。
【００２１】
本発明の光電変換膜積層型固体撮像装置の前記半導体基板には、前記画素電極膜を該半導体基板の表面に配線接続する接続部と、該接続部に近接する電位障壁手段と、該電位障壁手段に近接する電荷蓄積手段とが設けられ、該電荷蓄積手段が前記色選択用トランジスタに接続されことを特徴とする。
【００２２】
この構成により、信号電荷を速やかに電荷蓄積手段に移動させて蓄積することができるので、信号電荷の読み出しを速やかに行うことが可能となる。
【００２３】
本発明の光電変換膜積層型固体撮像装置の前記電位障壁手段および前記電荷蓄積手段は、前記接続部の半導体領域と反対導電型の第１半導体層と、該第１半導体層の下側に設けられ前記接続部と同一導電型の第２半導体層と、該第２半導体層の下側に設けられ前記接続部と反対導電型の第３半導体層とから成る３層半導体構造で構成されることを特徴とし、また、前記電位障壁手段が一定の電位障壁として動作し、且つ、前記電荷蓄積手段が信号電荷を蓄積するように、夫々の前記第１，第２，第３半導体層の厚みと不純物濃度が選択されることを特徴とする。
【００２４】
この構成により、電位障壁手段や電荷蓄積手段の製造制御が容易となる。
【００２５】
本発明の光電変換膜積層型固体撮像装置は、前記第３半導体層の内部且つ前記電荷蓄積手段の下側に前記接続部と同一導電型で形成された第４半導体層を電荷排出用ドレインとして備えることを特徴とする。
【００２６】
この構成により、電荷蓄積手段に過剰電荷が流入しても直ぐに廃棄されるため、混色と飽和出力低下現象を回避できる。
【００２７】
本発明の光電変換膜積層型固体撮像装置は、前記電荷蓄積手段の過剰な電荷が前記電荷排出用ドレインに排出されるように、前記第３半導体層と前記第４半導体層の厚みと不純物濃度が適宜選択されることを特徴とする。
【００２８】
この構成により、電荷排出用ドレインの製造制御が容易となる。
【００２９】
本発明の光電変換膜積層型固体撮像装置は、前記画素が正方格子状に配列され、水平方向に並ぶ画素から同時に同一色の信号が読み出される様に各画素対応の前記色選択用トランジスタが選択信号線に接続されていることを特徴とする。
【００３０】
この構成により、固体撮像装置から読み出した各色信号の処理が容易となる。
【００３１】
本発明の光電変換膜積層型固体撮像装置は、前記画素が正方格子状に配列され、水平方向に並ぶ隣接画素から同時に異なる色の信号が読み出される様に各画素対応の前記色選択用トランジスタが選択信号線に接続されていることを特徴とする。
【００３２】
この構成により、各画素から間引き読み出しを行って低解像度，高画質，高フレームレートの動画像データの生成が容易となる。
【００３３】
本発明の光電変換膜積層型固体撮像装置の前記複数設ける光電変換膜は、赤色に分光感度特性のピークが有る第１の光電変換膜と、緑色に分光感度特性のピークがある第２の光電変換膜と、青色に分光感度特性のピークがある第３の光電変換膜でなることを特徴とする。
【００３４】
この構成により、３原色によるカラー画像の撮像ができると共に、既存のＲ，Ｇ，Ｂ信号用の信号処理回路を利用可能となる。
【００３５】
本発明の光電変換膜積層型固体撮像装置は、前記電荷検出セルから前記画像信号読出線に読み出されたアナログの信号を受け取り外部に出力する画像信号出力部が前記半導体基板に形成されていることを特徴とする。また、前記画像信号出力部は、前記アナログの信号をデジタル信号に変換して出力するアナログ／デジタル変換部を備えることを特徴とする。
【００３６】
本発明は、アナログ信号の画像信号を出力する固体撮像装置にも、また、デジタル信号の画像信号を出力する固体撮像装置にも適用可能である。
【００３７】
本発明の光電変換膜積層型固体撮像装置の前記電荷検出セルは、前記信号電荷に応じた信号を前記画像信号読出線に出力する出力用トランジスタと、該出力用トランジスタの動作／非動作を選択する選択用トランジスタと、前記出力用トランジスタに溜まった前記信号電荷を廃棄するリセット用トランジスタの３トランジスタ構成でなることを特徴とする。
【００３８】
この構成により、従来の信号読出回路の構成をそのまま利用可能となる。
【発明の効果】
【００３９】
本発明によれば、半導体基板側に設ける信号読出回路のトランジスタ数を減らし製造コストの低減を図ることができる光電変換膜積層型固体撮像装置を提供できる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の一実施形態について、図面を参照して説明する。
【００４１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る光電変換膜積層型固体撮像装置の表面模式図である。光電変換膜積層型固体撮像装置１００には、多数の受光部１０１が、この例では正方格子状に配列されている。光電変換膜積層型固体撮像装置１００の受光部１０１の下側に設けられた半導体基板の表面には、後述するＭＯＳトランジスタ回路で構成された信号読出回路が形成されている。
【００４２】
各受光部１０１毎に設けられた信号読出回路には、行選択走査回路１０２から行選択信号１１１及びリセット信号１１２の他に、色選択信号１１３ｒ，ｇ，ｂが与えられ、信号読出回路から画像信号出力部１０３に、列信号（画像信号）１１０が出力され、画像信号出力部１０３から出力信号１０４が出力される。画像信号出力部１０３は、取り込んだ画像信号１１０をアナログ信号として出力するものでも、また、画像信号１１０をデジタル変換してデジタル信号として出力するものでもよい。
【００４３】
本実施形態の信号読出回路は、画像信号１１０として、色選択信号１１３ｒ，ｇ，ｂによって選択された色の画像信号を画像信号出力部１０３に出力する。尚、ｒ，ｇ，ｂの添え字は、以下も同様であるが、検出する入射光の色である赤色（Ｒ），緑色（Ｇ），青色（Ｂ）に対応する。
【００４４】
図２は、図１に示す受光部１０１の拡大模式図である。各受光部１０１には、受光部１個に対して、この例では３つの接続部１２１ｒ，１２１ｇ，１２１ｂが設けられている。
【００４５】
図３は、図２のIII―III線断面模式図である。半導体基板１２５の上部には、先ず透明絶縁膜１２４が積層され、その上に、受光部１０１毎に区分けされた電極膜（以下、画素電極膜という。）１２０ｒが積層され、その上部に、赤色（Ｒ）を検出する光電変換膜１２３ｒが積層される。この光電変換膜１２３ｒは受光部毎に区分けして設ける必要はなく、各受光部１０１が集合する受光面全面に対し１枚構成で積層される。
【００４６】
光電変換膜１２３ｒの上には、赤色信号を検出する各受光部１０１に共通の共通電極膜１２２ｒがこれも一枚構成で積層され、その上部に、透明の絶縁膜１２４が積層される。
【００４７】
絶縁膜１２４の上部には、受光部１０１毎に区分けされた画素電極膜１２０ｇが積層され、その上に、緑色（Ｇ）を検出する光電変換膜１２３ｇが上記と同様に１枚構成で積層され、更にその上部に、共通電極膜１２２ｇが積層され、その上部に、透明の絶縁膜１２４が積層される。
【００４８】
この絶縁膜１２４の上部には、受光部１０１毎に区分けされた画素電極膜１２０ｂが積層され、その上に、青色（Ｂ）を検出する光電変換膜１２３ｂが上記と同様に１枚構成で積層され、更にその上部に、共通電極膜１２２ｂが積層される。
【００４９】
各受光部毎の画素電極膜１２０ｂ，１２０ｇ，１２０ｒは、入射光方向に整列して設けられる。即ち、本実施形態に係る光電変換膜積層型固体撮像装置１００では、１つの受光部１０１で赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の３色を検出する構成であり、以下、単に「画素」と述べた場合には、３色を検出する受光部１０１を指し、色画素とか赤色画素，緑色画素，青色画素と述べた場合には、夫々の色を検出する部分画素（共通電極膜と１つの画素電極膜とで挟まれた光電変換膜の部分）というものとする。
【００５０】
図２に示す接続部１２１ｂは青色画素電極膜１２０ｂに接続され、接続部１２１ｇは緑色画素電極膜１２０ｇに接続され、接続部１２１ｒは赤色画素電極膜１２０ｒに接続される。
【００５１】
均質な透明の電極膜１２２ｒ，１２２ｇ，１２２ｂ，１２０ｒ，１２０ｇ，１２０ｂとしては、酸化錫（ＳｎＯ２）、酸化チタン（ＴｉＯ２）、酸化インジウム（ＩｎＯ２）、酸化インジウム−錫（ＩＴＯ）薄膜を用いるが、これに限るものではない。
【００５２】
光電変換膜１２３ｒ，１２３ｇ，１２３ｂとしては、単層膜でも多層膜でもよく、膜材料としては、シリコンや化合物半導体等の無機材料，有機半導体，有機色素などを含む有機材料，ナノ粒子で構成した量子ドット堆積膜など種々の材料が使用できる。
【００５３】
図４は、半導体基板１２５上に形成される信号読出回路の回路構成図である。この信号読出回路は、図１１と同じ構成の電荷検出セル１０９を備える。即ち、出力用トランジスタ１１５と行選択用トランジスタ１１６とリセット用トランジスタ１１７を備える。出力用トランジスタ１１５のソースは列信号線１１０に接続され、ゲートは、リセット用トランジスタ１１７のソースに接続され、ドレインは行選択用トランジスタ１１６のソースに接続される。そして、行選択用トランジスタ１１６及びリセット用トランジスタ１１７の各ドレインが直流電源線１１４に接続され、行選択用トランジスタ１１６のゲートが行選択信号線１１１に接続され、リセット用トランジスタ１１７のゲートがリセット信号線１１２に接続される。
【００５４】
本実施形態では、１受光部１０１当たり１個の電荷検出セル１０９を備え、更に、３つの色選択用トランジスタ１１８ｒ，ｇ，ｂを設けている。色選択用トランジスタ１１８ｒ，ｇ，ｂの各ドレインは共通に出力用トランジスタ１１５のゲートに接続され、夫々のソースが、色選択用信号線１１３ｒ，ｇ，ｂに別々に接続されている。即ち、色選択用信号線１１３ｒ，ｇ，ｂのいずれかによって指定されたトランジスタ１１８ｒ，ｇ，ｂが導通され、ソースとドレインとを接続する様になっている。
【００５５】
そして、色選択用トランジスタ１１８ｒのソースに接続された接続部１１９ｒに、赤色画素電極膜１２０ｒの図２に示す接続部１２１ｒが、後述の柱状配線１４４ｒによって接続され、色選択用トランジスタ１１８ｇのソースに接続された接続部１１９ｇに、緑色画素電極膜１２０ｇの図２に示す接続部１２１ｇが、柱状配線（図示省略）によって接続され、色選択用トランジスタ１１８ｂのソースに接続された接続部１１９ｂに、青色画素電極膜１２０ｂの図２に示す接続部１２１ｂが、柱状配線（図示省略）によって接続される。
【００５６】
図５は、図２のＶ―Ｖ線断面模式図であり、図３に示す半導体基板１２５上に積層された部分の断面も含む図である。ｎ型半導体基板１３０の表面部にはＰウェル層１３１が形成され、このＰウェル層１３１の表面に、図示の例では、図４で説明したリセット用トランジスタ１１７のｎ＋層でなるソース１４１が形成されている。このソース１４１は、色選択用トランジスタ１１８ｒのドレインを兼用し、出力用トランジスタ１１５のゲートに接続されている。
【００５７】
Ｐウェル層１３１の表面には、更に、リセット用トランジスタ１１７のｎ＋層でなるドレイン１４２と、上記の接続部１１９ｒが形成される。接続部１１９ｒは、ｎ＋層で成り、色選択用トランジスタ１１８ｒのソースを兼用する。
【００５８】
Ｐウェル層１３１の表面にはゲート絶縁膜１３２が形成され、その上に、リセット用トランジスタ１１７のゲート電極１４０と、色選択用トランジスタ１１８ｒのゲート電極１４５ｒが設けられる。また、接続部１１９ｒの上に、ゲート絶縁膜１３２を貫通し赤色画素電極膜１２０ｒの図２に示す接続部１２１ｒまで達する柱状配線１４４ｒが形成される。
【００５９】
ゲート絶縁膜１３２の上部には、絶縁膜１３３が積層され、この絶縁膜１３３内に光遮蔽膜１３４が埋設され、絶縁膜１３３の上に、図３に示す最下層の絶縁膜１２４が積層される。図３に示す半導体基板１２５は、図４では、ｎ型半導体基板１３０から絶縁膜１３３までに相当する。
【００６０】
図５は、図２のＶ―Ｖ線断面模式図であるため、赤色画素電極膜１２０ｒに接続される柱状配線１４４ｒが示されるが、緑色画素電極膜１２０ｇに達する柱状配線や、青色画素電極膜１２０ｂに達する柱状配線は、図５の紙面の向こう側および手前側に立設される。そして、赤色（Ｒ）用の配線電極１４４ｒ周りの構造は、他色用でも同様である。
【００６１】
図６は、図５に示す構造の電荷移動の説明図である。図６（ａ）は図５中の要部構造を取り出して再掲した図である。図６（ｂ）は、図６（ａ）の構造におけるリセット直後の電位井戸の状態を示した図である。
【００６２】
接続部１１９ｒには、赤色画素電極膜１２０ｒから出力された赤色入射光量に応じた信号電荷Ｑｓｉｇが蓄積している。尚、信号Ｑｓｉｇの下に溜まっているＱＢ１は、接続部１１９ｒと兼用する色選択用トランジスタ１１８ｒのソースに残留する一定のバイアスの電荷である。
【００６３】
ここで、色選択用トランジスタ１１８ｒのゲート電極１４５ｒに所定電圧が印加されて赤色信号が選択された場合には、図６（ｃ）に示す様に、ゲート電極１４５ｒによる電位障壁がＶ１からＶ３に下がり、信号電荷Ｑｓｉｇはトランジスタ１１８ｒのドレイン１４１の電位井戸に移る。この信号電荷Ｑｓｉｇに応じた信号が、出力用トランジスタ１１５のソースから列信号線（画像信号読出線）１１０に出力される。
【００６４】
尚、ドレイン１４１に溜まっているＱＢ２は、出力用トランジスタ１１５のゲート電極及びこれに電気的に接続された部分に残留する一定のバイアス電荷である。
【００６５】
赤色信号の選択がオフとなった場合には、図６（ｄ）に示す様に、ゲート電極１４５ｒによる電位障壁がＶ３からＶ１に戻る。
【００６６】
次に、緑色信号を列信号線１１０に出力する場合には、出力用トランジスタ１１５のゲート電極部分に溜まっている赤色の信号電荷Ｑｓｉｇを廃棄する。これは、リセット用トランジスタ１１７のゲート電極１４１にリセット信号を印加することで行う。リセット信号が印加されると、電位障壁Ｖ２が下がり、出力用トランジスタ１１５のゲート電極部分に溜まっている赤色の信号電荷Ｑｓｉｇが直流電源線１１４に廃棄され、その後、リセット信号をオフにする。
【００６７】
次に、色選択用とトランジスタ１１８ｇのゲート電極に選択信号を印加すると、出力用トランジスタ１１５のゲート電極に、緑色画素電極膜１２０ｇから接続部１１９ｇに流れ込んだ信号電荷が移り、列信号線１１０に緑色の信号電荷量に応じた信号が出力される。
【００６８】
同様にして、次に、緑色の信号電荷をリセット用トランジスタ１１７を用いて廃棄し、色選択用トランジスタ１１８ｂに青色選択信号を印加し、青色の信号電荷量に応じた信号を列信号線１１０に出力する。
【００６９】
この様に、本実施形態では、１受光部で検出した赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の３色の色信号を、３つの色選択用トランジスタ１１８ｒ，ｇ，ｂと電荷検出セル１０９を構成する３つのトランジスタの計６個のトランジスタを用いて順次選択し、１色の信号づつ出力する構成としたため、１受光部に設けるトランジスタ数が減り、また、列信号線の数も減り、製造が容易となる。また、画像信号出力部１０３にアナログ／デジタル変換部を設ける場合、アナログ／デジタル変換部は１個で済む。
【００７０】
尚、行選択走査回路１０２に接続する配線数は、色選択信号線１１３ｒ，ｇ，ｂを色毎に設けるため増えるが、これはメタル配線で済むため、製造は容易である。
【００７１】
（第２の実施形態）
上述した第１の実施形態の場合、次のような不都合が起きることがある。１枚の静止画を撮る場合に、メカニカルシャッタを使用し、撮影後、メカニカルシャッタを閉じてから画像信号を出力すれば、何も問題は起きない。しかし、メカニカルシャッタを使用できない場合、例えば動画を撮影する場合に、問題が起きる。
【００７２】
非常に明るい被写体の場合、ある色の画素で信号電荷が過剰になっている状態では、過剰電荷が色選択用トランジスタを介して出力用トランジスタのゲートに流入する。その過剰電荷が他の色信号に加算されるため、混色が起き、画質劣化が起きる。
【００７３】
また、過剰電荷はリセット直後にも起きる。リセット直後の信号は、ゼロ信号状態の基準信号であり、この基準信号が大きくなる。そのため、飽和出力信号が流入する過剰信号分だけ小さくなるという現象が起きる。非常に明るい丸い電球を撮影すると、非常に明るい中心部が黒くなるとうい不自然な画像となる。
【００７４】
そこで、このような混色と飽和出力低下という画質劣化を避けるようにしたものが第２の実施形態である。第２の実施形態では、共通電極膜に印加する直流電圧が異なるだけで、構造は第１の実施形態と全く同じである。第１の実施形態では、共通電極膜１２２ｒ，ｇ，ｂの電圧をアース電位としたが、第２の実施形態では、この電圧を、図６（ｂ）に示す電位Ｖｌより大きな値に設定する。
【００７５】
これにより、過剰な電荷が発生すると、電界がゼロまたは逆方向となり、各色画素にＶ１以下の電位となるような過剰電荷が蓄積されず、従って、過剰電荷の流入も起きない。
【００７６】
（第３の実施形態）
図７は、本発明の第３の実施形態に係る信号読出回路の回路構成図である。基本構成は、第１，第２の実施形態で用いた図４の回路構成と同じであるが、本実施形態では、電荷排出用トランジスタ１５０ｒ，ｇ，ｂを追加した点が異なる。
【００７７】
電荷排出用トランジスタ１５０ｒのソースは、接続部１１９ｒに接続され、ゲートとドレインは直流電源線１１４に接続されている。電荷排出用トランジスタ１５０ｇ，ｂも同様であり、各ソースが接続部１１９ｇ，ｂに接続され、ゲート及びドレインが直流電源線１１４に接続されている。
【００７８】
電荷排出用トランジスタ１５０ｒ，ｇ，ｂのゲート電極の電位井戸が、図６（ｂ）のＶ１より大きな値になるようにゲート電極の膜厚やゲート電極下の半導体基板表面の不純物分布が選択されている。
【００７９】
斯かる構成とすることで、電荷排出用トランジスタ１５０ｒ，ｇ，ｂの各ゲート電極下の方が、信号電荷に対する電位障壁が低いので、各色画素で発生した過剰な電荷は、電荷排出用トランジスタ１５０ｒ，ｇ，ｂのゲート電極下のチャネルを通って直流電源線１１４に排出される。
【００８０】
この実施形態では、トランジスタ数が３個増加するが、色画素部には常に過剰電荷を掃き出すような電界が存在するため、第２の実施形態と同様に、混色と飽和出力低下現象を避けることができる。
【００８１】
（第４の実施形態）
図８は、本発明の第４の実施形態に係る要部断面模式図であり、第１の実施形態の図５に相当する図である。本実施形態では、高濃度ｎ型不純物領域（ｎ＋領域）でなる接続部１１９ｒに連続して、薄い低濃度ｎ型不純物領域１６１ｒをＰウェル層１３１表面部分に形成し、続けて、厚い高濃度ｎ型不純物領域１６２ｒをゲート電極１４５ｒ下まで形成している。そして、領域１６１ｒ，１６２ｒの表面部に、高濃度ｐ型不純物領域１６３ｒを形成している。この領域１６３ｒは、ゲート電極１４５ｒには重ならず、また、接続部１１９ｒには接触しない位置に設けられる。
【００８２】
厚い高濃度ｎ型不純物領域１６２ｒの下には、該領域１６２ｒとは離間したｎ型半導体層１６４ｒがイオンインプランテーションなどで形成され、このｎ型半導体層１６４ｒは、リセット用トランジスタ１１７のドレイン１４２にｎ層領域にて接続される。
【００８３】
ｎ型半導体領域１６４ｒは、オーバーフロードレインとして機能し、リセット用トランジスタ１１７のドレインを介して直流電源線１１４に電気的に接続されている。
【００８４】
また、薄いｎ型半導体領域１６１ｒとその上に重なる高濃度ｐ型不純物領域１６３ｒとが重なる領域１６５ｒは、電位障壁領域となる。この電位障壁領域１６５ｒの電位井戸Ｖ４は、図６（ｂ）の電位井戸Ｖｌに近い値になるように、ｐ型半導体領域１６３ｒとｎ型半導体領域１６１ｒとｐ型ウエル層１３１の厚みと各不純物濃度が選ばれている。
【００８５】
厚いｎ型半導体領域１６２ｒとその下のｎ型半導体領域１６４ｒとの間の領域１６６ｒは、オーバーフロードレイン１６４ｒ近傍のｐ型ウエル層１３１の部分領域であり、ｎ型半導体領域１６２ｒの過剰電荷が、空乏化したこの部分領域１６６ｒを通って、ｎ型半導体層（オーバーフロードレイン）１６４ｒに排出される。
【００８６】
この部分領域１６６ｒの電位障壁が、図６（ｂ）の電位Ｖ１より大きい値になるように、ｐ型半導体領域１６３ｒ、ｎ型半導体領域１６２ｒ、ｐ型ウエル層１３１の部分領域１６６ｒ、オーバーフロードレイン１６４ｒの夫々の厚みや不純物濃度が選ばれる。
【００８７】
図９は、図８に示す構造の電荷移動の説明図である。図９（ａ）は図８中の要部構造を取り出して再掲した図である。図９（ｂ）は、図９（ａ）の構造におけるリセット直後の電位井戸の状態を示した図であり、図９（ｃ）は、赤色画素の色選択信号が色選択用トランジスタ１１８ｒのゲート電極に印加された時の電位の井戸を示す図であり、図９（ｄ）は、赤色画素の色選択信号がオフになった直後の電位の井戸を示す図である。
【００８８】
図９において、Ｖ４は電位障壁領域１６５ｒの電位井戸、Ｖ５はｎ型半導体領域１６２ｒに信号電荷Ｑｓｉｇが存在しない状態の電位井戸であり、ＱＢ３は、接続部１１９ｒに残留する一定のバイアス電荷である。
【００８９】
赤色画素電極膜１２０ｒから接続部１１９ｒに流れ込んだ信号電荷は、接続部１１９ｒに形成されている電位井戸には蓄積されず、電位障壁領域１６５ｒの電位Ｖ４を超えて、ｎ型半導体領域１６２ｒに蓄積する。そして、ｎ型半導体領域１６２ｒに過剰な電荷が流入すると、過剰な電荷は、オーバーフロードレイン１６４ｒに排出される。従って、本実施形態では、混色と飽和出力低下という画質劣化は起きない。
【００９０】
更に、信号電荷は、色画素部分には蓄積しないで、ｎ型半導体領域１６２ｒに蓄積するため、信号電荷が速やかに出力用トランジスタのゲート部に転送され、残像現象が少なくなるという利点がある。
【００９１】
また、上述した図６（ｃ）の状態では、色選択信号の電圧変動や雑音の重畳によりバイアス電荷が変動し、その変動が信号電荷に雑音として加わった場合、Ｓ／Ｎが低下する。しかし、本実施形態では、図９（ｃ）に示す様に、電荷蓄積領域の電位の井戸に残留電荷が無いため、色選択信号の電圧変動や雑音の重畳によりＳ／Ｎが悪くなることはないという利点がある。
【００９２】
（第５の実施形態）
図１０は、本発明の第５の実施形態に係る信号読出回路の水平方向３画素分の回路構成図である。第１〜第４の実施形態では、各画素における信号読出回路を同一構成としたが、この実施形態では、水平方向に隣接する画素の信号読出回路を構成する色選択用トランジスタ１１８ｒ，ｇ，ｂのゲート電極の接続位置を巡回的に変えていることを特徴とする。
【００９３】
即ち、図１の色選択信号線１１３ｒ，ｇ，ｂの代わりに第１群選択信号線１７１，第２群選択信号線１７２，第３群選択信号線１７３を設け、画素ｉの色選択用トランジスタ１１８ｒ，ｇ，ｂの各ゲートを信号線１７３，１７２，１７１の順に接続した場合、水平方向に隣接する画素ｉ＋１では、信号線１７１，１７３，１７２の順に接続し、次に水平方向に隣接する画素ｉ＋２では、信号線１７２，１７１，１７３の順に接続し、次の水平方向に隣接する画素ｉ＋３では画素ｉと同じ接続にする。
【００９４】
第１の実施形態すなわち各画素における色選択用トランジスタ１１８ｒ，ｇ，ｂの色選択用信号線１１３ｒ，ｇ，ｂが全て共通の場合には、ある行の色選択用信号線１１３ｒの選択信号をオンにすると、その行の画素全てから赤色の信号が列信号線１１０に出力される。全画素の色信号から高解像度のカラー画像を生成する場合には、問題無いが、低解像度で高速フレームレートのカラー動画像を生成する場合には、垂直方向（列方向）の間引き読み出しを行っても、１行で３回読み出しなければ赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の３色の信号が得られないため、信号読出時間が長くなってしまう。
【００９５】
これに対し、図１０に示す接続構成にすると、例えば、第１群選択信号線１７１にオン信号を印加すると、画素ｉからは青色（Ｂ）の信号が列信号線１１０ｉに出力され、画素ｉ＋１からは赤色（Ｒ）の信号が列信号線１１０ｉ＋１から出力され、画素ｉ＋２からは緑色（Ｇ）の信号が列信号線１１０ｉ＋２から出力される。
【００９６】
従って、低解像度で高速フレームレートのカラー動画像を生成する場合には、例えば、第１群選択信号１７１のみの読出し動作を行えば、この動作による読出時間は、全画素読出の場合のおよそ１／３の時間で済むことになる。また、奇数行のみの画素から読み出せば、１／６の時間となる。しかも、同時に各色画素で検出された３色の色信号が隣接する３画素から同時に読み出されるため、これらの信号から生成した高フレームレートのカラー動画像は、色が不自然になることはない。
【００９７】
以上述べた様に、上記各実施形態による光電変換膜積層型固体撮像装置では、同じ画素位置にある画素の信号電荷（３色分）の電荷検出を共通の出力用トランジスタ、共通のリセット用トランジスタ、共通の行選択用トランジスタで行うことにより画素当たりに必要なトランジスタ数を低減でき（第１，第２，第４，第５の実施形態では６個、第３の実施形態では９個）、且つ、画像信号を読み出す列信号線を１本に低減したため、画素の微細化を図るのが容易になる。
【００９８】
また、電荷検出セルを複数の画素（３色分）で共通使用するために起きる混色現象や飽和出力低下等の画質劣化が抑制され、良好な画像信号を得ることができる。
【００９９】
尚、上述した各実施形態では、信号読出回路の回路構成が電源線、行選択トランジスタ、出力用トランジスタ、列信号線の接続順になっているが、電源線、出力用トランジスタ、行選択トランジスタ、列信号線の接続順にしてもよい。
【０１００】
尚、上述した各実施形態では、光電変換膜を３層とし、入射光をＲ，Ｇ，Ｂの３原色に分けて検出したが、例えばＲ，Ｇ，Ｂの他に緑色と青色の中間色を検出する４番目の光電変換膜を設け、入射光を４色に分けて検出する構成でもよい。この場合、各画素毎に色選択用トランジスタを１個だけ増やせば良く、これにより、色分解が細かくなり、色の再現性が向上する。
【０１０１】
また、上述した実施形態では、固体撮像装置の上から順に、入射光の波長が短い青色，緑色，赤色の各色検出用の光電変換膜を設けたが、この順に限るものではない。更に、各光電変換膜を挟むように設けた共通電極膜と画素電極膜とは、必ずしも共通電極膜を光電変換膜の上側に設けなくてもよく、下側に設けることでもよい。
【０１０２】
更にまた、画素電極膜と共通電極膜はすべて透明、または光吸収が少ない材料で形成したが、半導体基板に最も近い電極膜だけは、不透明な材料で形成しても良い。
【０１０３】
尚、上述した各実施形態では、電子シャッタに関しては触れていないが、当然のことながら、本発明に通常のＣＭＯＳ型イメージセンサと同様な電子シャッタ機能を持たすことができる。
【産業上の利用可能性】
【０１０４】
本発明に係る光電変換膜積層型固体撮像装置は、従来のＣＣＤ型やＣＭＯＳ型のイメージセンサの代わりに使用でき、しかも、一画素で赤色，緑色，青色の３色の信号をカラーフィルタを用いることなく得ることができるという利点があるため、デジタルカメラ等に搭載すると有用である。
【図面の簡単な説明】
【０１０５】
【図１】本発明の第１の実施形態に係る光電変換膜積層型固体撮像装置の表面模式図である。
【図２】図１に示す受光部の拡大模式図である。
【図３】図２のIII―III線断面模式図である。
【図４】図３に示す半導体基板の表面に形成する信号読出回路の回路図である。
【図５】図２のＶ―Ｖ線断面模式図である。
【図６】本発明の第１の実施形態に係る光電変換膜積層型固体撮像装置における電荷移動の説明図である。
【図７】本発明の第３の実施形態に係る光電変換膜積層型固体撮像装置の信号読出回路の回路図である。
【図８】本発明の第４の実施形態に係る光電変換膜積層型固体撮像装置の要部断面模式図である。
【図９】本発明の第４の実施形態に係る光電変換膜積層型固体撮像装置における電荷移動の説明図である。
【図１０】本発明の第５の実施形態に係る光電変換膜積層型固体撮像装置の水平方向３画素分の信号読出回路の回路図である。
【図１１】従来のＣＭＯＳ型イメージセンサで用いている信号読出回路の回路図である。
【符号の説明】
【０１０６】
１００  光電変換膜積層型固体撮像装置
１０１  受光部（画素）
１０２  行選択走査部
１０３  画像信号出力部
１０９  電荷検出セル
１１０  列信号線（画像信号読出線）
１１１  行選択信号線
１１２  リセット信号線
１１３ｒ，１１３ｇ，１１３ｂ  色選択信号線
１１４  電源線
１１５ｒ，１１５ｇ，１１５ｂ  出力用トランジスタ
１１６ｒ，１１６ｇ，１１６ｂ  行選択用トランジスタ
１１７ｒ，１１７ｇ，１１７ｂ  リセット用トランジスタ
１１８ｒ，１１８ｇ，１１８ｂ  色選択用トランジスタ
１１９ｒ，１１９ｇ，１１９ｂ  接続部
１２０ｒ，１２０ｇ，１２０ｂ  透明の画素電極膜
１２２ｒ，１２２ｇ，１２２ｂ  透明の共通電極膜
１２３ｒ，１２３ｇ，１２３ｂ  光電変換膜
１２４  透明絶縁膜
１３０  ｎ型半導体基板
１３１  Ｐウェル層
１３２  ゲート絶縁膜
１４４ｒ  柱状配線
１５０ｒ，１５０ｇ，１５０ｂ  電荷排出用トランジスタ
１６２ｒ  電荷蓄積用の領域
１６３ｒ  高濃度ｐ型不純物領域
１６４ｒ  電荷排出用ドレイン
１６５ｒ  電位障壁領域
【図１】
2005268479.tif 000003
【図２】
2005268479.tif 000004
【図３】
2005268479.tif 000005
【図４】
2005268479.tif 000006
【図５】
2005268479.tif 000007
【図６】
2005268479.tif 000008
【図７】
2005268479.tif 000009
【図８】
2005268479.tif 000010
【図９】
2005268479.tif 000011
【図１０】
2005268479.tif 000012
【図１１】
2005268479.tif 000013