(57)【要約】【課題】  過電圧印加に対する保護機能を有するバイポーラトランジスタ及びその製造方法を提供すること。【解決手段】  ＧａＡｓ基板２上に、サブコレクタ層３、コレクタ層４、ベース層５、エミッタ層６から形成されたバイポーラトランジスタ素子１０と、サブコレクタ層３上にショットキー電極７を設けることにより形成されたショットキーダイオード素子２０とを設け、ショットキーダイオード素子２０をバイポーラトランジスタ素子１０のエミッタ−コレクタ間に逆方向に並列接続する。ショットキーダイオード素子２０の逆方向耐圧電圧を、エミッタ−コレクタ間の所与の動作電圧よりは大きくその最大許容電圧よりは小さい値とする。これにより、エミッタ−コレクタ間電圧が最大許容電圧以上となるのを防止することができる。【選択図】      図１
2005123221.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラトランジスタ素子を有し、該バイポーラトランジスタ素子のエミッタ−コレクタ間に、エミッタ−コレクタ間の電圧が所与の動作電圧より大きく最大許容電圧より小さい所定レベルに到達した場合に前記エミッタ−コレクタ間に流れる電流のバイパス路を与えるバイパス素子が並列接続されていることを特徴とするバイポーラトランジスタ。
【請求項２】
前記バイパス素子が、逆方向耐圧電圧が前記所定レベルとなっている一方向性素子である請求項１記載のバイポーラトランジスタ。
【請求項３】
前記一方向性素子が定電圧ダイオード素子又はショットキーダイオード素子である請求項２記載のバイポーラトランジスタ。
【請求項４】
前記バイポーラトランジスタ素子と前記バイパス素子とが同一の化合物半導体基板上に形成されている請求項１記載のバイポーラトランジスタ。
【請求項５】
前記バイポーラトランジスタ素子が前記化合物半導体基板上に少なくともサブコレクタ層、コレクタ層、ベース層、エミッタ層をこの順序でエピタキシャル成長したエピタキシャル基板上に構成されたものであり、前記バイパス素子が前記コレクタ層上に形成されたショットキー電極によって作られるショットキーダイオード素子である請求項４記載のバイポーラトランジスタ。
【請求項６】
請求項１記載のバイポーラトランジスタの製造方法において、
化合物半導体基板を用意するステップと、
該化合物半導体基板上に少なくともサブコレクタ層、コレクタ層、ベース層、エミッタ層をこの順序でエピタキシャル成長することにより前記バイポーラトランジスタ素子を形成するステップと、
前記コレクタ層上にショットキー電極を設けて前記ショットキーダイオード素子を形成するステップと
を有するバイポーラトランジスタの製造方法。
【請求項７】
前記ショットキーダイオード素子の逆方向耐圧電圧を所要の値にするため、前記ショットキー電極の設けられる前記コレクタ層の厚さをエッチングにより調整するためのステップをさらに有する請求項６記載のバイポーラトランジスタの製造方法。
【請求項８】
前記エッチングにより前記コレクタ層の厚さを所要の厚さにするためのエッチングストップ層を前記コレクタ層内に予め挿入しておくようにコレクタ層を形成するステップをさらに有する請求項７記載のバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過大な電圧印加に対する保護機能を備えたバイポーラトランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
例えば、携帯電話の送信出力回路に使用されるバイポーラトランジスタはアンテナ回路が負荷となっているため、携帯電話の使用状況によりアンテナが接地される等してその負荷状態に変動が生じると、バイポーラトランジスタに規定の動作電圧を超える高電圧が瞬間的に印加され、バイポーラトランジスタが破壊されるに至るという事故を引き起こす虞が生じる。このように、高出力を要求される用途に用いるバイポーラトランジスタの場合、どのような用途であれ、使用状況の変化によりバイポーラトランジスタに定格以上の電圧が印加されこれにより破損するという可能性を有している。
【０００３】
このため、従来から、バイポーラトランジスタが過大な電圧の印加によって破損するのを防止するため、種々の保護手段が提案されている。例えば特許文献１には、保護すべきバイポーラトランジスタの出力回路に短絡保護回路を付加した構成が提案されている。また、特に携帯電話の場合には、アンテナ回路と高周波送信出力回路との間にアイソレータを設け、これによりアンテナ回路でアースへの短絡が生じても高周波送信出力回路のバイポーラトランジスタに過大な負荷電流が流れるのを防止するようにした構成も採用されている。
【特許文献１】特開平１１−３５５０６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記従来技術は、いずれも、バイポーラトランジスタの出力回路にトランジスタ保護のための部材を外付けする構成であるから、より一層の小型、軽量化が求められている携帯電話等の携帯用装置の小型化、軽量化の障害となるという問題点を有している。この問題に対処するため、使用するバイポーラトランジスタとして定格出力の大きなものを用い、余裕をもって使用する設計とすることが考えられる。しかし、この場合にはバイポーラトランジスタの能力を充分に利用することができず、より高性能のバイポーラトランジスタを採用しなくてはならないので、コスト高になるという問題を生じる。
【０００５】
本発明の目的は、出力負荷の変動等により生じる過大な電圧の印加に対する外付けの保護回路を必要としないバイポーラトランジスタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明では、バイポーラトランジスタ素子のエミッタ−コレクタ間にバイパス素子を接続し、エミッタ−コレクタ間の電圧が所定レベルに達した場合にバイパス素子によりエミッタ−コレクタ間に流れる電流の少なくとも一部をバイパスし、これによりエミッタ−コレクタ間にバイポーラトランジスタ素子を破壊するような電圧が印加されるのを防止するようにしたものである。バイパス素子としては、定電圧ダイオード素子又はショットキーダイオード素子を用いることができる。
【０００７】
これらのダイオード素子は、エミッタ−コレクタ間の動作電圧が逆バイアス電圧として印加されるような極性で、エミッタ−コレクタ間に並列に接続される。ダイオード素子の逆バイアス電圧の耐圧電圧（逆方向耐圧電圧）を、エミッタ−コレクタ間に与えられる所与の動作電圧よりは大きくエミッタ−コレクタ間の最大許容電圧よりは小さい所定のレベルに調整しておくことにより、エミッタ−コレクタ間の電圧がダイオード素子の逆バイアス耐圧レベルを越えたときにダイオード素子に電流を流し、これによりバイポーラトランジスタ素子のエミッタ−コレクタ間の電圧がその最大許容電圧以上となるのを有効に防止することができる。
【０００８】
上述のような過電圧保護機能を有するダイオード素子がエミッタ−コレクタ間に接続されたバイポーラトランジスタ素子は、化合物半導体基板上に、下から、サブコレクタ層、コレクタ層、ベース層、エミッタ層の順で積層されたエピタキシャル基板を用意し、コレクタ層をエッチングにより剥き出しにし、その上にショットキー電極を形成してショットキーダイオード素子を作製することにより製造することができる。上述の如くしてショットキーダイオード素子を作製することにより、ショットキーダイオード素子の逆方向耐圧電圧が、バイポーラトランジスタ素子のベース−コレクタ間の逆方向耐圧電圧よりも小さくなる。
【０００９】
したがって、上述の如くしてエピタキシャル基板上に作られたショットキーダイオード素子が、同じエピタキシャル基板上に作られたバイポーラトランジスタ素子のエミッタ−コレクタ間に接続されるように配線処理すれば、このエピタキシャル基板を用いて得られたバイポーラトランジスタは、そのバイポーラトランジスタ素子のエミッタ−コレクタ間に印加される電圧が何らかの理由により上昇した場合、エミッタ−コレクタ間にその最大許容電圧以上の電圧が印加される前にショットキーダイオード素子がその逆方向耐圧電圧以上となるために導通し、バイポーラトランジスタ素子が破壊する前にショットキーダイオード素子に電流が流れ、バイポーラトランジスタ素子の破壊を有効に防止することができる。
【００１０】
ショットキーダイオード素子の逆方向耐圧電圧は、コレクタ層の膜厚、キャリア濃度などにより制御できる。このショットキーダイオード素子をバイポーラトランジスタ素子のエミッタ−コレクタ間に逆方向に並列に接続することで、バイポーラトランジスタ素子と同一基板内にバイパス回路を構成し、バイポーラトランジスタ素子の破壊を防ぐことが可能となる。
【００１１】
請求項１の発明によれば、バイポーラトランジスタ素子を有し、該バイポーラトランジスタ素子のエミッタ−コレクタ間に、エミッタ−コレクタ間の電圧が所与の動作電圧より大きく最大許容電圧より小さい所定レベルに到達した場合に前記エミッタ−コレクタ間に流れる電流のバイパス路を与えるバイパス素子が並列接続されていることを特徴とするバイポーラトランジスタが提案される。
【００１２】
請求項２の発明によれば、請求項１の発明において、前記バイパス素子が、逆方向耐圧電圧が前記所定レベルとなっている一方向性素子であるバイポーラトランジスタが提案される。
【００１３】
請求項３の発明によれば、請求項２の発明において、前記一方向性素子が定電圧ダイオード素子又はショットキーダイオード素子であるバイポーラトランジスタが提案される。
【００１４】
請求項４の発明によれば、請求項１の発明において、前記バイポーラトランジスタ素子と前記バイパス素子とが同一の化合物半導体基板上に形成されているバイポーラトランジスタが提案される。
【００１５】
請求項５の発明によれば、請求項４の発明において、前記バイポーラトランジスタ素子が前記化合物半導体基板上に少なくともサブコレクタ層、コレクタ層、ベース層、エミッタ層をこの順序でエピタキシャル成長したエピタキシャル基板上に構成されたものであり、前記バイパス素子が前記コレクタ層上に形成されたショットキー電極によって作られるショットキーダイオード素子であるバイポーラトランジスタが提案される。
【００１６】
請求項６の発明によれば、請求項１記載のバイポーラトランジスタの製造方法において、化合物半導体基板を用意するステップと、該化合物半導体基板上に少なくともサブコレクタ層、コレクタ層、ベース層、エミッタ層をこの順序でエピタキシャル成長することにより前記バイポーラトランジスタ素子を形成するステップと、前記コレクタ層上にショットキー電極を設けて前記ショットキーダイオード素子を形成するステップとを有するバイポーラトランジスタの製造方法が提案される。
【００１７】
請求項７の発明によれば、請求項６の発明において、前記ショットキーダイオード素子の逆方向耐圧電圧を所要の値にするため、前記ショットキー電極の設けられる前記コレクタ層の厚さをエッチングにより調整するためのステップをさらに有するバイポーラトランジスタの製造方法が提案される。
【００１８】
請求項８の発明によれば、請求項７の発明において、前記エッチングにより前記コレクタ層の厚さを所要の厚さにするためのエッチングストップ層を前記コレクタ層内に予め挿入しておくようにコレクタ層を形成するステップをさらに有するバイポーラトランジスタの製造方法が提案される。
【発明の効果】
【００１９】
本発明によれば、バイポーラトランジスタへの過大な電圧印加に対する保護回路を簡単に構成でき、また、同一の化合物半導体基板上にバイポーラトランジスタ素子とバイパス素子とを作製することができるため小型化、低コスト化を実現できる。
【発明を実施するための最良の形態】
【００２０】
図１は、本発明によるバイポーラトランジスタの実施形態の一例を示す構造図である。図１に示されているバイポーラトランジスタ１は、ＧａＡｓ系ＨＢＴ製造用薄膜結晶ウエーハを用いて作製された保護回路付きバイポーラトランジスタである。後述するように、この保護回路が設けられていることにより、エミッタ−コレクタ間に予定した動作電圧以上の過大な電圧が印加されるような事態が生じた場合、バイポーラトランジスタ１がこの過大な電圧によって破損するのを有効に防止できる構成となっている。
【００２１】
バイポーラトランジスタ１はＧａＡｓ基板２を有し、ＧａＡｓ基板２の上にｎ+ −ＧａＡｓ層から成るサブコレクタ層３が設けられている。そして、サブコレクタ層３の上には、ｎ- −ＧａＡｓ層から成るコレクタ層４、ｐ+ −ＧａＡｓ層から成るベース層５、及びｎ−ＩｎＧａＰ層から成るエミッタ層６がこの順序で積層され、これによりヘテロ接合によるバイポーラトランジスタ素子１０がＧａＡｓ基板２上に形成されている。図１において、４Ａはコレクタ電極、５Ａはベース電極、６Ａはエミッタ電極である。なお、図１の例では、エミッタ層６をｎ−ＩｎＧａＰ層としたが、ＩｎＧａＡｓＰ層、ＩｎＰ層、ＧａＡｓ層、ＡｌＧａＡｓ層、ＡｌＧａＡｓＰ層、ＡｌＩｎＧａＰ層、ＩｎＧａＡｓ層又はこれらの組み合わせとしてもよい。
【００２２】
ＧａＡｓ基板２上には、さらに、ショットキーダイオード素子２０が形成されている。ショットキーダイオード素子２０は、コレクタ層４の下からＧａＡｓ基板２に沿って延びているサブコレクタ層３の延長部３１上においてエッチングによって膜厚を調整したコレクタ層７の上に、ショットキー電極８を設けて形成されたものである。ショットキー電極８は、図示しないアルミニウム配線等により、エミッタ電極６Ａと接続され、これにより、ショットキーダイオード素子２０は、バイポーラトランジスタ素子１０のエミッタ−コレクタ間に並列に接続されている。
【００２３】
ここで、ショットキーダイオード素子２０のエミッタ−コレクタ間に対する接続極性は、バイポーラトランジスタ素子１０の動作のためにエミッタ−コレクタ間に印加される電圧がショットキーダイオード素子２０に対して逆方向バイアス電圧として印加されるようになっている。すなわち、ショットキーダイオード素子２０は、バイポーラトランジスタ素子１０のエミッタ−コレクタ間に逆方向に並列接続されている。
【００２４】
図２は、図１に示したバイポーラトランジスタ１の等価回路図である。バイポーラトランジスタ１は、バイポーラトランジスタ素子１０とショットキーダイオード素子２０とが上述の如く接続された回路構成となっており、ショットキーダイオード素子２０の逆方向耐圧電圧は、バイポーラトランジスタ素子１０のエミッタ−コレクタ間に与えられる所与の動作電圧よりは大きく、バイポーラトランジスタ素子１０のエミッタ−コレクタ間の最大許容電圧よりは低い所定のレベルに定められている。ショットキーダイオード素子２０は、エミッタ−コレクタ間の電圧が所定レベルに達した場合にエミッタ−コレクタ間に流れる電流の少なくとも一部をバイパスし、これによりバイポーラトランジスタ素子１０のエミッタ−コレクタ間の電圧が上記所定レベル以上となるのを有効に防止し、エミッタ−コレクタ間にバイポーラトランジスタ素子１０を破壊するような電圧が印加されるのを防止することができる。
【００２５】
以上の構成により、バイポーラトランジスタ素子１０のベース−コレクタ間に印加される電圧が何らかの理由により上昇した場合、ベース−コレクタ間にその最大許容電圧以上の電圧が印加される前に、ショットキーダイオード素子２０がその逆方向耐圧電圧以上となるために導通してしまい、エミッタ−コレクタ間の電圧がその最大許容電圧に達する前にショットキーダイオード素子２０に電流が流れ、エミッタ−コレクタ間の電圧の上昇が抑えられるので、バイポーラトランジスタ素子１０の破壊を有効に防止することができる。
【００２６】
図１に示したバイポーラトランジスタ１は種々のエピタキシャル成長法を用いて次のようにして製造することができる。図３を参照して説明すると、先ず、半絶縁性のＧａＡｓ単結晶から成るＧａＡｓ基板１０１上に有機金属気相成長法（ＭＯＣＶＤ法）を用い、サブコレクタ層１０２としてｎ+ −ＧａＡｓ層及びコレクタ層１０３としてｎ- −ＧａＡｓ層を、順次化合物半導体エピタキシャル成長結晶層として所定の厚さに形成する。そして、コレクタ層１０３の上にベース層１０４としてｐ+ −ＧａＡｓ層を同じく化合物半導体エピタキシャル成長結晶層として形成する。ベース層１０４の上にはエミッタ層１０５としてｎ−ＩｎＧａＰ層を形成する。これにより図３の（Ａ）に示す構造をもつＧａＡｓ系ＨＢＴ製造用薄膜結晶ウエーハを得る。
【００２７】
なお、図３の（Ａ）に示す構成の化合物半導体エピタキシャル基板を作製するための方法は、ＭＯＣＶＤ法に限定されるものではなく、液相エピタキシャル成長法、分子線エピタキシャル法、化学ビームエピタキシャル法、原子層エピタキシャル法等を用いることができる。
【００２８】
次に、エッチングにより、ベース層１０４及びサブコレクタ層１０２を露出させる。そして、サブコレクタ層１０２上にコレクタ電極１０３Ａを形成し、ベース層１０４上にベース電極１０４Ａを形成し、エミッタ層１０５上にエミッタ電極１０５Ａを形成し、ヘテロ接合のバイポーラトランジスタ素子１１０を形成する。このとき、ショットキーダイオード素子形成のためにコレクタ層１０３の一部をサブコレクタ層１０２上にアイランド状に残して電極用コレクタ層１０３’として形成する。（図３の（Ｂ））。
【００２９】
図３の（Ａ）に示すＧａＡｓ系ＨＢＴ製造用薄膜結晶ウエーハから、図３の（Ｂ）の形状を持つバイポーラトランジスタを形成するための方法について詳しく説明する。以下に示す方法は、本発明の形態の１つを作製するにあたって用いられたものであり、本発明をこの手法に限定するものではない。
【００３０】
先ず、レジスト、フォトマスクを用いて、コレクタ電極１０３Ａを形成する部分のみサブコレクタ層１０２までエッチングを行う。エッチング後、コレクタ電極１０３ＡとしてＡｕＧｅ、Ｎｉ、Ａｕをこの順番に其々約２００〜６００Å、５０〜２００Å、５００〜２０００Å程度の膜厚にして蒸着を行い、レジストを除去してリフトオフを行い、水素雰囲気中、約４００℃にて約９０秒のアニールを行うことでコレクタ電極１０３Ａを形成する。このとき同時に、電極用コレクタ層１０３’を形成する。
【００３１】
次にベース電極１０４Ａを、コレクタ電極１０３Ａの形成と同様にレジスト、フォトマスクを用い、ベース電極１０４Ａを蒸着する部分のみをベース層１０４までエッチングし、ベース電極１０４ＡとしてＴｉ、Ａｕをこの順番に其々、１００〜２００Å、５００〜２０００Åの膜厚にて蒸着、リフトオフして形成する。
【００３２】
さらに、エミッタ電極１０５Ａを同様の手段により形成する。エミッタ電極１０５ＡはＡｕＧｅ、Ｎｉ、Ａｕをこの順番に其々約２００〜６００Å、５０〜２００Å、５００〜２０００Å程度の膜厚にして蒸着を行って形成する。
【００３３】
次の工程では、露出している電極用コレクタ層１０３’をエッチングにより厚さ調整する。その後、厚さを調整した電極用コレクタ層１０３’（膜厚を調整したコレクタ層７）の上に、ショットキー電極１０６を形成し、これによりショットキーダイオード素子１２０をＧａＡｓ基板１０１上に形成する。ショットキー電極１０６を厚さを調整した電極用コレクタ層１０３’上に形成するに際しては、これにより得られるショットキーダイオード素子１２０の逆方向耐圧電圧の値が所要の値となるように電極用コレクタ層１０３’の膜厚ｄを調整する。
【００３４】
ショットキー電極１０６はＴｉ、Ａｕをこの順番に其々、１００〜２００Å、５００〜２０００Åの膜厚にて蒸着、リフトオフして形成することができる。最後にダイオード電極１０６Ａを設ける。そして、エミッタ電極１０５Ａと、ダイオード電極１０６Ａとを接続する配線を施す。
【００３５】
図４は、電極用コレクタ層１０３’の膜厚ｄ（Å）とショットキーダイオード素子１２０及びバイポーラトランジスタ素子１１０のベース−コレクタ間の各耐圧（Ｖ）の実測値の一例をグラフにしたものである。
【００３６】
測定に使用したバイポーラトランジスタ素子１１０のコレクタ層１０３の膜厚は約８０００Åであった。ショットキー電極１０６はＴｉ、及びＡｕをこの順番に其々１５０Å、２０００Å蒸着した。図４から、例えば、電極用コレクタ層１０３’の膜厚が約８０００Åの場合（すなわち、厚さ調整しない場合）、ショットキーダイオード素子１２０の耐圧はバイポーラトランジスタ素子１１０のベース−コレクタ耐圧よりも小さくなっている。図４から、膜厚ｄを小さくする程ショットキーダイオード素子１２０の耐圧を小さくできることが判る。
【００３７】
ショットキーダイオード素子１２０とバイポーラトランジスタ素子１１０とを並列接続にすることで、バイポーラトランジスタ素子１１０にかかる電圧がベースーコレクタ間耐圧を超える前に、電流がショットキーダイオード素子１２０に逃れるようになり、耐圧を超えた状態で大電流がバイポーラトランジスタ素子１１０に流れて、バイポーラトランジスタ素子１１０が破壊されるのを免れることができる。
【００３８】
更に、ショットキー電極１０６部分の電極用コレクタ層１０３’の膜厚を調整することで、ショットキー電極１０６に電流を逃がす電圧を調整し、回路動作上から見て必要以上にバイポーラトランジスタ素子１１０に負荷をかけないようにすることができる。
【図面の簡単な説明】
【００３９】
【図１】本発明によるバイポーラトランジスタの層構造を模式的に示す図。
【図２】図１に示したバイポーラトランジスタの等価回路図。
【図３】図１に示したバイポーラトランジスタの製造方法の一実施形態を説明するための工程説明図。
【図４】電極用コレクタ層の膜厚とショットキーダイオード素子の耐圧との関係を示すグラフ。
【符号の説明】
【００４０】
１  バイポーラトランジスタ
２、１０１  ＧａＡｓ基板
３、１０２  サブコレクタ層
４、１０３  コレクタ層
４Ａ、１０３Ａ  コレクタ電極
５、１０４  ベース層
５Ａ、１０４Ａ  ベース電極
６、１０５  エミッタ層
６Ａ、１０５Ａ  エミッタ電極
７  膜厚を調整したコレクタ層
８、１０６  ショットキー電極
１０、１１０  バイポーラトランジスタ素子
２０、１２０  ショットキーダイオード素子
３１  延長部
１０３’電極用コレクタ層
１０６Ａ  ダイオード電極
ｄ  膜厚
【図１】
2005123221.tif 000003
【図２】
2005123221.tif 000004
【図３】
2005123221.tif 000005
【図４】
2005123221.tif 000006