(57)【要約】【課題】  抽選処理ＩＣを用いて抽選を行う遊技機において、ノイズによる誤った当り判定や不正信号の入力による不正当りの発生を防止すると共に、遊技機制御部における処理負担の増加や抽選結果信号の取りこぼしを確実に回避する。【解決手段】  パチンコ遊技機１は、抽選開始信号の入力に応じて、所定の当り確率で抽選処理を行い、ＨＩＴ０、ＨＩＴ１端子から抽選結果信号を出力すると共に、抽選結果に応じて変化する有効判定信号をＥＦＬＡＧ端子から出力する抽選処理ＩＣ３５と、上記の抽選結果信号を取得すると共に、取得した抽選結果信号の有効性を、上記の有効判定信号にもとづいて判定するＣＰＵ３４とを備えて構成され、ＣＰＵ３４は、有効判定信号を割込端子から入力すると共に、有効判定信号の入力に応じて実行される割込処理によって、上記の抽選結果信号を取得する。【選択図】        図６
2005058409.tif 000002
【特許請求の範囲】
【請求項１】
所定の抽選開始条件に応じて抽選を行い、その結果が当りのとき、遊技者に有利な状態を出現させる遊技機であって、
抽選開始信号の入力に応じて、所定の当り確率で抽選処理を行い、抽選結果信号を抽選結果出力端子から出力すると共に、抽選結果に応じて変化する有効判定信号を有効判定出力端子から出力する抽選処理ＩＣと、
前記抽選結果出力端子から前記抽選結果信号を取得すると共に、取得した前記抽選結果信号の有効性を、前記有効判定出力端子が出力する前記有効判定信号にもとづいて判定する遊技機制御部とを備え、
前記遊技機制御部は、前記有効判定信号を割込端子から入力すると共に、前記有効判定信号の入力に応じて実行される割込処理によって、前記抽選結果出力端子から前記抽選結果信号を取得する
ことを特徴とする遊技機。
【請求項２】
前記抽選処理ＩＣは、抽選結果に応じて前記有効判定信号の出力時間を変化させ、
前記遊技機制御部は、前記有効判定信号の入力開始に応じて実行される第一の割込処理と、前記有効判定信号の入力終了に応じて実行される第二の割込処理と、取得した前記抽選結果信号の有効性を判定する判定処理とを備え、
前記第一の割込処理は、前記抽選結果出力端子から抽選結果信号を取得すると共に、前記有効判定信号の出力時間計測タイマをスタートさせ、
前記第二の割込処理は、前記有効判定信号の出力時間計測タイマをストップさせ、
前記判定処理は、取得した前記抽選結果信号の有効性を、出力時間計測タイマ値にもとづいて判定する
ことを特徴とする請求項１記載の遊技機。
【請求項３】
前記抽選処理ＩＣは、前記有効判定信号を出力しているあいだ、前記抽選結果信号の出力を継続し、
前記遊技機制御部は、第一及び第二の割込処理で前記抽選結果信号を取得し、取得した二つの前記抽選結果信号がいずれも当りのとき、遊技者に有利な状態を出現させる
ことを特徴とする請求項２記載の遊技機。
【請求項４】
前記抽選処理ＩＣは、前記抽選結果信号として当り／外れ信号及び／又は乱数信号を出力することを特徴とする請求項１〜３のいずれかに記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パチンコ遊技機、スロットマシン、業務用ゲーム機、家庭用ゲーム機などの遊技機に関し、特に、抽選処理ＩＣを用いて抽選処理を行う遊技機に関する。
【背景技術】
【０００２】
所定の抽選開始条件に応じて抽選を行い、その結果が当りのとき、遊技者に有利な状態を出現させる遊技機が知られている。例えば、パチンコ遊技機は、始動口に対する遊技球の入賞に応じて抽選（特別図柄抽選）を行い、その結果が当たりのとき、多くの賞品球を獲得可能な大当り状態を出現させる。
通常、パチンコ遊技機、スロットマシンなどの遊技機は、上記の抽選処理を主制御基板で行うように定められている。主制御基板は、ＣＰＵ及びＲＯＭを有し、ＣＰＵが、ＲＯＭに書き込まれたプログラムを実行することにより、上記の抽選処理が行われる。
【０００３】
近年、上記の遊技機においては、集客率を向上させるために、遊技の意外性（大当たりの集中的な出現など）や公平性（大損の防止など）を高めることが要望されている。遊技の意外性を高める方法としては、例えば、抽選処理の当り確率を一定とせず、当り確率に適度な揺らぎを与えることが提案される。また、遊技の公平性を高める方法としては、例えば、抽選回数の累積に応じて当り確率を高くすることが提案される。
しかしながら、抽選処理に上記のような機能を付加した場合には、ＣＰＵの処理負担が増加し、処理の遅れや誤動作を招来する可能性がある。
【０００４】
そこで、上記のような抽選処理を、ＣＰＵで行うことなく、ハードウエア（ＩＣ）で実行することが提案される（例えば、特許文献１、２参照。）。例えば、特許文献１に示される抽選処理ＩＣ（確率発生装置）は、当り確率に適度な揺らぎを与える機能を備えており、また、特許文献２に示される抽選処理ＩＣ（確率発生装置）は、抽選回数の累積に応じて当り確率を高くする機能を備えている。このような抽選処理ＩＣを遊技機に採用すれば、ＣＰＵの処理負担を増加させることなく、遊技の意外性や公平性を高めることが可能になる。
【特許文献１】特開２００３−５０６９５号公報（第７頁、第５図）
【特許文献２】特開２００３−６２２２１号公報（第５頁、第５図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のような抽選処理ＩＣをパチンコ遊技機などの遊技機に採用する場合は、主制御基板に抽選処理ＩＣを搭載し、該抽選処理ＩＣの抽選結果出力端子を、主制御基板のＣＰＵ（遊技機制御部）に接続することになる。
しかしながら、遊技機の主制御基板をこのように構成すると、以下のような問題が発生する。
【０００６】
（１）ＣＰＵと抽選処理ＩＣの接続ラインがノズルを拾い、ＣＰＵが誤った当り判定を行う可能性がある。
（２）抽選結果端子の出力信号が単純なＨｉｇｈ／Ｌｏｗ信号である場合、接続ラインから故意に当り信号を入力して、不正な当りを発生させるという行為が行われる可能性がある。
（３）ＣＰＵにおいて、抽選処理ＩＣの抽選結果信号を、周期的に実行されるタイマ割込などで取得するようにした場合、ＣＰＵの処理負担が増加したり、信号の取りこぼしが発生する可能性がある。
【０００７】
本発明の目的は、抽選処理ＩＣを用いて抽選処理を行うことにより、複雑な抽選処理を可能にするものでありながら、ノイズによる誤った当り判定や、不正信号の入力による不正当りの発生を防止できるだけでなく、遊技機制御部（ＣＰＵ）における処理負担の増加や抽選結果信号の取りこぼしを確実に回避することができる遊技機を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、上記の目的を達成するために創作されたものであって、所定の抽選開始条件に応じて抽選を行い、その結果が当りのとき、遊技者に有利な状態を出現させる遊技機であって、抽選開始信号の入力に応じて、所定の当り確率で抽選処理を行い、抽選結果信号を抽選結果出力端子から出力すると共に、抽選結果に応じて変化する有効判定信号を有効判定出力端子から出力する抽選処理ＩＣと、前記抽選結果出力端子から前記抽選結果信号を取得すると共に、取得した前記抽選結果信号の有効性を、前記有効判定出力端子が出力する前記有効判定信号にもとづいて判定する遊技機制御部とを備え、前記遊技機制御部は、前記有効判定信号を割込端子から入力すると共に、前記有効判定信号の入力に応じて実行される割込処理によって、前記抽選結果出力端子から前記抽選結果信号を取得することを特徴とする。
また、前記抽選処理ＩＣは、抽選結果に応じて前記有効判定信号の出力時間を変化させ、前記遊技機制御部は、前記有効判定信号の入力開始に応じて実行される第一の割込処理と、前記有効判定信号の入力終了に応じて実行される第二の割込処理と、取得した前記抽選結果信号の有効性を判定する判定処理とを備え、前記第一の割込処理は、前記抽選結果出力端子から抽選結果信号を取得すると共に、前記有効判定信号の出力時間計測タイマをスタートさせ、前記第二の割込処理は、前記有効判定信号の出力時間計測タイマをストップさせ、前記判定処理は、取得した前記抽選結果信号の有効性を、出力時間計測タイマ値にもとづいて判定することを特徴とする。
また、前記抽選処理ＩＣは、前記有効判定信号を出力しているあいだ、前記抽選結果信号の出力を継続し、前記遊技機制御部は、第一及び第二の割込処理で前記抽選結果信号を取得し、取得した二つの前記抽選結果信号がいずれも当りのとき、遊技者に有利な状態を出現させることを特徴とする。
また、前記抽選処理ＩＣは、前記抽選結果信号として当り／外れ信号及び／又は乱数信号を出力することを特徴とする。
【発明の効果】
【０００９】
請求項１の発明によれば、遊技機の抽選処理を抽選処理ＩＣで行うことにより、複雑な抽選処理を可能にし、遊技の意外性や公平性を高めることができる。また、遊技機制御部は、抽選処理ＩＣから取得した抽選結果信号の有効性を、抽選処理ＩＣの有効判定出力端子から出力される有効判定信号にもとづいて判定するため、ノイズによる誤った当り判定や、不正信号の入力による不正当りの発生を防止することができる。しかも、遊技機制御部は、有効判定信号を割込端子から入力すると共に、有効判定信号の入力に応じて実行される割込処理によって、抽選結果出力端子から抽選結果信号を取得するため、処理負担が軽減されるだけでなく、抽選結果信号の取りこぼしを確実に防止することができる。
また、請求項２の発明によれば、有効判定信号を時間変化のない単純なＨｉｇｈ／Ｌｏｗ信号とする場合に比べ、有効判定信号の不正操作を困難にし、不正当りの防止効果を高めることができる。しかも、遊技機制御部は、有効判定信号の入力開始に応じて実行される第一の割込処理と、有効判定信号の入力終了に応じて実行される第二の割込処理とによって、有効判定信号の出力時間を計測するため、処理負担を増加させることなく、有効判定信号の出力時間を正確に計測することができる。
また、請求項３の発明によれば、抽選結果信号を一回だけ取得する場合に比べ、抽選結果の信頼性が向上するだけでなく、不正当りの防止効果を高めることができる。
また、請求項４の発明によれば、遊技機に、当り／外れ信号を出力する抽選処理ＩＣを採用した場合に限らず、乱数信号を出力する抽選処理ＩＣを採用した場合であっても、本発明の効果が得られる。
【発明を実施するための最良の形態】
【００１０】
次に、本発明の実施形態を図面に沿って説明する。
［パチンコ遊技機の基本構成］
まず、本発明に係るパチンコ遊技機（遊技機）の基本構成について説明する。図１及び図２において、１はパチンコ遊技機であって、該パチンコ遊技機１は、パチンコ島に固定される外枠２に対して、開閉自在に取り付けられる。パチンコ遊技機１の側方隣接位置には、台間玉貸し機３が並設され、この台間玉貸し機３に、現金（紙幣又は硬貨）又はプリペイドカードを投入することにより、台間玉貸し機３又はパチンコ遊技機１から遊技玉が貸し出され、パチンコ遊技が可能になる。
【００１１】
パチンコ遊技機１の正面は、遊技盤４と、その前方を覆う開閉自在なガラス枠５と、遊技球を溜める上皿６と、上皿６の余剰球を溜める下皿７と、遊技球の発射操作を行う発射ハンドル８と、遊技球の貸出操作を行う貸出操作部９と、効果音を発生するスピーカ１０とを備えており、また、パチンコ遊技機１の背面は、払出用の遊技球を溜める遊技球タンク１１と、遊技球タンク１１内の遊技球を上皿６に払い出す賞球払出装置１２と、遊技球を発射する発射モータ（発射装置）１３と、後述する各種の制御基板とを備えている。
【００１２】
図３に示すように、遊技盤４には、始動口１４、入賞口１５、大入賞口１６、ゲート１７、アウト口１８及び遊技釘１９が配置されており、遊技盤４に発射された遊技球は、遊技釘１９によって各口１４〜１８に誘導される。遊技盤４の中央部には、液晶パネルからなる特別図柄表示部２０が設けられ、その周りは、センター飾り２１によって囲まれている。また、センター飾り２１の内側下部には、遊技球を遊動させるステージ２２が設けられている。
【００１３】
［パチンコ遊技機の基本動作］
上皿６に遊技球が溜った状態で発射ハンドル８を回し操作すると、遊技盤４に向けて遊技球が発射される。発射された遊技球が始動口１４又は入賞口１５に入賞した場合は、所定個数の遊技球が賞品球として払い出される。
【００１４】
また、遊技球がゲート１７を通過したときは、普通図柄表示部（本実施形態では特別図柄表示部２０が兼用される。）において普通図柄の変動表示が行われ、その停止図柄が所定の当たり図柄である場合は、始動口１４に設けられる普通電動役物１４ａが所定時間にわたって開放動作される。
【００１５】
また、遊技球が始動口１４に入賞したときは、特別図柄表示部２０において特別図柄の変動表示が行われ、これらの特別図柄が、予め決められた大当りの組み合せで停止すると、後述する大当りモード（特定遊技状態）となる。以下、大当りの開始、終了などを契機として切換えられるパチンコ遊技機１の各種遊技モードについて、図４を参照して説明する。
【００１６】
［パチンコ遊技機の遊技モード］
（１）通常遊技モード
このモードでは、２段階の大当り確率のうち、低確率（例えば、１／３５９）が適用される。また、このモードでは、普通図柄の抽選サイクルが長くなっている。
（２）大当りモード
特別図柄が予め決められた大当りの配列で停止したとき、このモードが実行される。大当りモードでは、大入賞口１６に設けられる特別電動役物１６ａが開放動作され、遊技者に有利な状態となる。この開放動作は、所定時間の経過（例えば、３０秒）または所定個数の入賞（例えば、１０球）を条件として終了するが、開放動作中に入賞した遊技球が大入賞口１６内の特定領域を通過した場合は、上記開放動作が所定のラウンド数（例えば、１５ラウンド）を限度として繰り返される。
【００１７】
（３）確率変動モード
このモードは、大当りモードが終了した後、所定の確率（例えば、１／２）で実行されるものであり、例えば、大当り時の特別図柄が確率変動図柄であったとき、その権利が与えられる。確率変動モードでは、大当り確率が高確率（例えば、１／６５）であり、また、普通図柄の抽選サイクルが短く、しかも、普通電動役物１４ａの開放時間が長いため、持ち玉をほとんど減らすことなく、再び大当りを発生させることができる。
【００１８】
（４）時間短縮モード
このモードは、大当りモードが終了した後に実行される。時間短縮モードでは、通常遊技モードと同じ大当り確率（低確率）が適用されるが、普通図柄の抽選サイクルが短く、しかも、普通電動役物１４ａの開放時間が長いため、持ち玉をほとんど減らすことなく、遊技を継続することができる。ただし、このモードは、大当り終了後、特別図柄の変動回数が所定回数（例えば、１００回）となった時点で終了し、通常遊技モードに切り換えられる。
【００１９】
［パチンコ遊技機の基板構成］
図５に示すように、パチンコ遊技機１は、メイン基板として主制御基板２３を備えると共に、サブ基板として図柄表示制御基板２４、音制御基板２５、ランプ制御基板２６、払出制御基板２７及び発射モータ制御基板２８を備える。払出制御基板２７には、玉切れスイッチ２９、払出センサ３０、払出モータ３１などが接続されており、主制御基板２３からの払出指定コマンドに応じて遊技球の払い出しを行うほか、台間玉貸し機３からの貸出指定コマンドに応じて遊技球の払い出しを行う。また、発射モータ制御基板２８には、発射スイッチ（ハンドル角センサ）３２、タッチセンサ３３、発射モータ１３などが接続されており、発射スイッチ３２及びタッチセンサ３３がＯＮのとき、発射モータ１３を駆動させる。
【００２０】
また、図柄表示制御基板２４は、主制御基板２３からのコマンドに応じて、特別図柄表示部２０の表示制御を行うサブ基板であり、音制御基板２５は、主制御基板２３からのコマンドに応じて、所定の効果音をスピーカ１０から発生させるサブ基板であり、ランプ制御基板２６は、主制御基板２３からのコマンドに応じて、所定のパターンで発光表示ランプＬを点灯制御するサブ基板である。
【００２１】
主制御基板２３には、入賞口１５への入賞を検出する入賞口センサＳ１、始動口１４への入賞を検出する始動口センサＳ２、ゲート１７の通過を検出するゲートセンサＳ３、大入賞口１６への入賞を検出する大入賞口センサＳ４、大入賞口１６のＶゾーン（特定領域）通過を検出するＶセンサＳ５などのセンサ類と、後述する確率変化パターンＰ０〜Ｐ７を選択する設定スイッチＳＷなどのスイッチ類と、特別電動役物１６ａを開閉動作させる特別電動役物ソレノイドＳＯＬ１、普通電動役物１４ａを開閉動作させる普通電動役物ソレノイドＳＯＬ２などのアクチュエータ類と、上記制御基板２３〜２７とが接続されている。つまり、主制御基板２３は、上記各センサＳ１〜Ｓ５の検出信号に応じて、特別図柄抽選処理、普通図柄抽選処理、各サブ基板に対するコマンド送信処理、電動役物動作処理などを行うように構成されており、以下、主制御基板２３の構成及び制御内容を詳細に説明する。
【００２２】
図６に示すように、主制御基板２３は、少なくともＣＰＵ（遊技機制御部）３４及び抽選処理ＩＣ３５を備える。ＣＰＵ３４は、ＲＯＭ（図示せず）に書き込まれた主制御プログラムにしたがって、上記の各種処理を実行するものである。抽選処理ＩＣ３５は、抽選処理を行うために構成されたハードウエアであり、本実施形態では、抽選処理ＩＣ３５を用いて特別図柄抽選を行う。
【００２３】
抽選処理ＩＣ３５は、抽選開始信号（トリガ信号）を入力するＴＲＩＧＧＥＲ端子と、確率変化パターンＰ０〜Ｐ７の選択信号を入力するＡ０〜Ａ２端子と、特別図柄抽選（低確率時）の抽選結果（当り／外れ信号）を出力するＨＩＴ０端子（抽選結果出力端子）と、特別図柄抽選（高確率時）の抽選結果（当り／外れ信号）を出力するＨＩＴ１端子（抽選結果出力端子）と、抽選結果の有効判定信号を出力するＥＦＬＡＧ端子（有効判定出力端子）と、乱数信号及び製品コード信号（認証コード信号）の出力端子を兼ねるＲＮ０〜ＲＮ７端子と、ＲＮ０〜ＲＮ７端子の出力信号種別を切換えるＳＥＬＥＣＴ端子と、製品コードの出力範囲を選択するＡＡ０、ＡＡ１端子とを備える。ＴＲＩＧＧＥＲ端子は、始動口センサＳ２に接続され、始動口センサＳ２の入賞信号に応じて抽選処理が実行される。ＥＦＬＡＧ端子を除く他の端子は、ＣＰＵ３４のデータ端子に接続され、ＣＰＵ３４との間で上記の各種信号が入出力される。また、ＥＦＬＡＧ端子は、ＣＰＵ３４の割込端子に接続され、有効判定信号の出力に応じてＣＰＵ３４が割込処理を行う。
【００２４】
尚、ＴＲＩＧＧＥＲ端子をＣＰＵ３４に接続し、ＣＰＵ３４から抽選開始信号を入力するようにしてもよい。また、本実施形態では、抽選処理ＩＣの乱数信号を利用しないが、当り／外れ信号の代りに乱数信号を取得して当り判定を行うようにしてもよい。この場合、有効判定信号は、乱数信号に応じて生成されるものとする。
【００２５】
［抽選処理ＩＣの構成及び機能］
抽選処理ＩＣ３５は、当り確率に変化を与える複数の確率変化パターンＰ０〜Ｐ７を保持し、パターン選択信号の入力に応じて、適用する確率変化パターンを変更する確率変更回路と、抽選開始信号の入力に応じて、所定の当り確率で抽選処理を行い、ＨＩＴ０、ＨＩＴ１端子から抽選結果信号を出力する抽選処理回路と、抽選結果に応じて変化する有効判定信号を、ＥＦＬＡＧ端子から出力する有効判定信号出力回路と、予め固有の製品コード（認証コード）を保持し、製品コード出力要求信号（認証コード出力要求信号）の入力に応じて、ＲＮ０〜ＲＮ７端子から製品コードを出力する製品コード出力回路とを備えて構成されている。
【００２６】
図７に示すように、抽選処理ＩＣの確率変更回路が保持する確率変化パターンＰ０〜Ｐ７のうち、パターンＰ０は、一定の当り確率を適用する従来と同様のパターンであり、パターンＰ１は、当り確率をサイン波で変化させるパターンであり、パターンＰ２、Ｐ３は、当り確率を方形波で変化させるパターンであり、パターンＰ４は、当り確率を傾斜波で変化させるパターンであり、パターンＰ５、Ｐ６は、当り確率を三角波で変化させるパターンであり、パターンＰ７は、当り確率を台形波で変化させるパターンである。いずれのパターンＰ０〜Ｐ７でも、平均当り確率は同じとなる。これらの確率変化パターンＰ０〜Ｐ７は、Ａ０〜Ａ２端子に入力される３ビット信号により選択される。
【００２７】
図８に示すように、抽選処理ＩＣ３５の抽選処理回路は、抽選開始信号の入力に応じて抽選処理を行い、抽選開始信号の入力から所定時間Ｔ１後に、ＨＩＴ０、ＨＩＴ１端子から抽選結果信号を出力する。抽選結果信号は、Ｈｉｇｈ／Ｌｏｗ信号であり、外れの場合がＨｉｇｈ、当りの場合がＬｏｗとなる。この信号出力は、次回の抽選開始信号が入力されるまで継続させる。抽選処理ＩＣ３５の有効判定信号出力回路は、抽選結果信号の出力から所定時間Ｔ２後に、ＥＦＬＡＧ端子から有効判定信号を出力する。有効判定信号は、Ｈｉｇｈ信号であり、その出力継続時間が抽選結果信号に応じて変化する。例えば、ＨＩＴ０端子及びＨＩＴ１端子の出力が外れ信号の場合は、有効判定信号の出力時間をＴ３とし、ＨＩＴ０端子の出力が当り信号の場合は、有効判定信号の出力時間をＴ４（Ｔ３＜Ｔ４）とし、ＨＩＴ１端子の出力が当り信号の場合は、有効判定信号の出力時間をＴ５（Ｔ３＜Ｔ５＜Ｔ４）とする。これにより、抽選結果信号の有効性を、有効判定信号の出力継続時間にもとづいて判定することが可能になる。
【００２８】
抽選処理ＩＣ３５の製品コード出力回路が保持する製品コードは、例えば、３２ビットであり、出力する際には、８ビットずつＲＮ０〜ＲＮ７端子から出力される。つまり、製品コード出力回路は、ＳＥＬＥＣＴ端子に「１」が入力された後、ＡＡ０、ＡＡ１端子にそれぞれ「０」、「０」が入力されると、製品コードの０〜７ビットをＲＮ０〜ＲＮ７端子から出力し、ＡＡ０、ＡＡ１端子にそれぞれ「１」、「０」が入力されると、製品コードの８〜１５ビットをＲＮ０〜ＲＮ７端子から出力し、ＡＡ０、ＡＡ１端子にそれぞれ「０」、「１」が入力されると、製品コードの１６〜２３ビットをＲＮ０〜ＲＮ７端子から出力し、ＡＡ０、ＡＡ１端子にそれぞれ「１」、「１」が入力されると、製品コードの２４〜３１ビットをＲＮ０〜ＲＮ７端子から出力するように構成されている。
【００２９】
［主制御プログラム］
次に、主制御基板２３（ＣＰＵ３４）の制御内容をフローチャートに沿って説明する。図９に示すように、主制御プログラムは、メイン処理と３つの割込処理で構成されている。メイン処理は、電源投入時に、ＣＰＵ初期設定処理、内蔵デバイス初期設定処理、ＲＡＭ初期設定処理、電源投入時コマンド送信処理、製品コード取得処理などの初期処理を行った後、割込みを許可し、演出用乱数更新処理を繰返し実行する。割込処理には、有効判定信号（以下、ＥＦＬＡＧ信号という）の立上り時に発生するＥＦＬＡＧ割込処理１（第一の割込処理）と、ＥＦＬＡＧ信号の立下がり時に発生するＥＦＬＡＧ割込処理２（第二の割込処理）と、２ｍｓｅｃ周期で発生するタイマ割込処理とがあり、その優先順位は、ＥＦＬＡＧ割込処理１、ＥＦＬＡＧ割込処理２、タイマ割込処理の順となっている。
【００３０】
図１０に示すように、製品コード取得処理は、ＳＥＬＥＣＴ端子に「１」を出力した後、ＡＡ０、ＡＡ１端子にそれぞれ「０」、「０」を出力して、製品コードの０〜７ビットを取得し、次に、ＡＡ０、ＡＡ１端子にそれぞれ「１」、「０」を出力して、製品コードの８〜１５ビットを取得し、次に、ＡＡ０、ＡＡ１端子にそれぞれ「０」、「１」を出力して、製品コードの１６〜２３ビットを取得し、次に、ＡＡ０、ＡＡ１端子にそれぞれ「１」、「１」を出力して、製品コードの２４〜３１ビットを取得する。そして、ＳＥＬＥＣＴ端子に「０」を出力した後、取得した３２ビットの製品コードと、予め記憶している製品コードとを比較し、これらが相違するときは、エラーフラグをセットする。
【００３１】
図１１に示すように、ＥＦＬＡＧ割込処理１は、レジスタを退避させると共に、実行フラグ（ＥＦＬＡＧ信号の出力時間計測タイマをスタートさせるためのフラグ）に「ＦＦ（ｈ）」をセットした後、入力ポートよりＨＩＴ０、ＨＩＴ１端子の値を入力し、これらの値を判定結果１に格納する。その後、レジスタの復帰処理を行うと共に、割込みを許可してメイン処理に復帰する。一方、ＥＦＬＡＧ割込処理２は、図１２に示すように、レジスタを退避させると共に、完了フラグ（ＥＦＬＡＧ信号の出力時間計測タイマをストップさせるためのフラグ）に「ＦＦ（ｈ）」をセットした後、入力ポートよりＨＩＴ０、ＨＩＴ１端子の値を入力し、これらの値を判定結果２に格納する。その後、レジスタの復帰処理を行うと共に、割込みを許可してメイン処理に復帰する。
【００３２】
図１３に示すように、タイマ割込処理は、割込許可、レジスタ退避、ウオッチドッグタイマクリアなどの処理を行った後、設定スイッチ読込処理、出力処理、タイマ更新処理、入力処理、乱数作成処理、判定用タイマ更新処理、判定結果取得処理、特別図柄処理、大入賞口処理、普通図柄処理、普通電動役物処理、エラー管理処理などのサブルーチンを実行し、その後、レジスタの復帰を行ってメイン処理に復帰する。以下、上記サブルーチンのうち、本発明に関連する設定スイッチ読込処理、判定用タイマ更新処理、判定結果取得処理、特別図柄処理及びエラー管理処理について説明する。
【００３３】
図１４に示すように、設定スイッチ読込処理は、特別図柄表示部２０が客待ちデモ表示中か否かを判断し、この判断結果がＮＯである場合は、そのまま上位ルーチンへ復帰する。一方、客待ちデモ表示中である場合は、設定スイッチＳＷの設定値（０〜７）を入力ポートから読み込み、入力した設定値を、抽選処理ＩＣ３５のＡ０〜Ａ３端子に出力して確率変化パターンＰ０〜Ｐ７を変更する。なお、設定スイッチＳＷは、遊技場スタッフ、遊技者のいずれが操作するようにしてもよい。
【００３４】
判定用タイマ更新処理は、ＥＦＬＡＧ信号の出力時間計測タイマ（以下、管理タイマという）を更新するための処理であり、図１５に示すように、まず、実行フラグ（ＥＦＬＡＧ割込処理１でセットされるタイマスタートフラグ）が「０」以外であるか否かを判断する。この判断結果がＮＯである場合は、そのまま上位ルーチンへ復帰する一方、ＹＥＳの場合は、管理タイマをインクリメントする。ただし、管理タイマが「５００」以上、すなわちＥＦＬＡＧ信号の出力時間が所定時間（例えば、１０００ｍｓｅｃ）を越える場合は、タイムオーバーと判定し、エラーフラグをセットする。
【００３５】
図１６に示すように、判定結果取得処理（判定処理）は、まず、完了フラグ（ＥＦＬＡＧ割込処理２でセットされるタイマストップフラグ）が「０」以外であるか否かを判断し、この判断結果がＮＯである場合は、そのまま上位ルーチンへ復帰する。一方、完了フラグが「０」以外である場合は、管理タイマ値を取得した後、判定結果１と判定結果２の論理和をとり、仮の大当り判定値とする。つまり、ＨＩＴ０又はＨＩＴ１が大当りのときは、判定結果１及び判定結果２がいずれも「０」となるはずであるため、論理和が「０」となることを大当りの判定条件としている。これにより、ノイズ、短絡、外部信号などで判定結果１と判定結果２が共に同じ結果でなかった場合、論理和の結果が「１」となって外れと判定することが可能になる。
【００３６】
本実施形態の判定結果１及び判定結果２は、ＨＩＴ０、ＨＩＴ１端子から得られる２ビットデータ（「０１」、「１０」、「１１」）であり、１０進表記では、それぞれ「１」、「２」、「３」となる（ＨＩＴ１当り＝１、ＨＩＴ０当り＝２、外れ＝３）。本実施形態では、上述のように判定結果１と判定結果２の論理和を仮の大当り判定値とした後、仮の大当り判定値に対応した管理タイマの上限値及び下限値を取得する。この上限値及び下限値は、前述したＥＦＬＡＧ信号の出力時間を、多少の誤差範囲を含めて判定するためのものであり、例えば、ＨＩＴ１が当りのときの上限値及び下限値はＴ５±α、ＨＩＴ０が当りのときの上限値及び下限値はＴ４±α、外れのときの上限値及び下限値はＴ３±αとすればよい。そして、管理タイマが下限値以上で、かつ、上限値以下であるか否かを判断し、この判断結果がＮＯである場合は、ＨＩＴ０、ＨＩＴ１信号とＥＦＬＡＧ信号に整合性がないとして、エラーフラグをセットする。一方、管理タイマが上下限値内である場合は、特別図柄の記憶個数が４個以上でないことを確認した後、特別図柄の記憶個数に応じて、所定の大当り判定値記憶領域に大当り判定値を格納する。その後、特別図柄の記憶個数をインクリメントすると共に、実行フラグ、完了フラグ及び管理タイマに「０」をセットし、上位ルーチンへ復帰する。尚、「α」は、予め設定される誤差許容値である。
【００３７】
図１７に示すように、特別図柄処理は、大当り中の判断をし、これがＮＯである場合は、特別図柄変動中であるか否かを判断する。この判断結果がＮＯのときは、特別図柄の保留記憶があるか否かを判断し、これがＹＥＳの場合は、後述する大当り判定処理及び変動パターン選択処理を行った後、特別図柄の保留記憶を１つ減算し、更に、後述する特別図柄記憶シフト処理を行った後、特別図柄変動開始時の初期化処理を行う。また、特別図柄の保留記憶がなく、かつ、客待ちデモ表示中である場合は、客待ちデモ表示の初期化処理を行う。一方、特別図柄が変動中である場合は、特別図柄変動時間の経過に応じて、特別図柄変動停止処理を行うと共に、大当りフラグの有無を判断する。そして、大当りフラグがあるときは、大当り時初期化処理を行う。
【００３８】
図１８に示すように、大当り判定処理は、まず、大当りフラグをクリアした後、現在の確率状態（低確率、高確率）に応じて比較値を取得すると共に、大当り判定記憶１から大当り判定値を取得する。次に、取得した大当り判定値と比較値を比較し、これが一致するときは、大当りフラグをセットする。尚、特別図柄記憶シフト処理は、図１９に示すように、大当り判定記憶を上位の領域に順次シフトする処理である。
【００３９】
図２０に示すように、変動パターン選択処理は、大当りフラグがあるか否かを判断し、この判断結果がＹＥＳのときは、大当り時変動パターンテーブルから、演出用乱数を元に変動パターン及び変動時間を取得する。また、大当りフラグが無いときは、はずれ時変動パターンテーブルから、演出用乱数を元に変動パターン及び変動時間を取得する。
【００４０】
図２１に示すように、エラー管理処理は、まず、エラーフラグかあるか否かを判断し、この判断結果がＮＯである場合は、そのまま上位ルーチンへ復帰する。一方、判断結果がＹＥＳの場合は、エラーを報知するためにＬＥＤの点灯を行う。この処理をサブ基板で行う場合は、そのサブ基板に対してエラーコマンドの送信を行う。その後、実行フラグ、完了フラグ及び管理タイマに「０」をセットすると共に、エラーフラグをクリアして上位ルーチンへ復帰する。尚、本実施形態のエラー条件は、ＥＦＬＡＧ信号のＨ期間が１０００ｍｓｅｃ以上の場合、ＨＩＴ０当りのとき、ＥＦＬＡＧ信号のＨ期間がＴ４±αの範囲から外れている場合、ＨＩＴ１当りのとき、ＥＦＬＡＧ信号のＨ期間がＴ５±αの範囲から外れている場合、外れのとき、ＥＦＬＡＧ信号のＨ期間がＴ３＋αを越えている場合としている。
【００４１】
叙述の如く構成された本実施形態のパチンコ遊技機１によれば、抽選処理を抽選処理ＩＣ３５で行うことにより、複雑な抽選処理を可能にし、遊技の意外性や公平性を高めることができる。また、ＣＰＵ３４は、抽選処理ＩＣ３５から取得した抽選結果信号の有効性を、抽選処理ＩＣ３５のＥＦＬＡＧ信号にもとづいて判定するため、ノイズによる誤った当り判定や、不正信号の入力による不正当りの発生を防止することができる。しかも、ＣＰＵ３４は、ＥＦＬＡＧ信号を割込端子から入力すると共に、ＥＦＬＡＧ信号の入力に応じて実行される割込処理（ＥＦＬＡＧ割込処理１、２）によって、抽選結果信号を取得するため、処理負担が軽減されるだけでなく、抽選結果信号の取りこぼしを確実に防止することができる。
【００４２】
また、抽選処理ＩＣ３５は、抽選結果に応じてＥＦＬＡＧ信号の出力時間を変化させ、ＣＰＵ３４は、ＥＦＬＡＧ信号の立上りに応じて実行されるＥＦＬＡＧ信号割込処理１と、ＥＦＬＡＧ信号の立下がりに応じて実行されるＥＦＬＡＧ割込処理２と、取得した抽選結果信号の有効性を判定する判定結果取得処理とを備え、ＥＦＬＡＧ割込処理１は、抽選結果信号を取得すると共に、ＥＦＬＡＧ信号の管理タイマをスタートさせ、ＥＦＬＡＧ割込処理２は、ＥＦＬＡＧ信号の管理タイマをストップさせ、判定結果取得処理は、取得した抽選結果信号の有効性を、管理タイマ値にもとづいて判定するため、ＥＦＬＡＧ信号の不正操作を困難にし、不正当りの防止効果を高めることができるばかりでなく、ＣＰＵ３４の処理負担を増加させることなく、ＥＦＬＡＧ信号の出力時間を正確に計測することができる。
【００４３】
また、抽選処理ＩＣ３５は、ＥＦＬＡＧ信号を出力しているあいだ、抽選結果信号の出力を継続し、ＣＰＵ３４は、ＥＦＬＡＧ割込処理１、２で抽選結果信号を取得し、取得した二つの抽選結果信号がいずれも当りのとき、遊技者に有利な状態を出現させるため、抽選結果信号を一回だけ取得する場合に比べ、抽選結果の信頼性が向上するだけでなく、不正当りの防止効果を高めることができる。
【００４４】
尚、本発明は、前記実施形態に限定されるものではなく、例えば、スロットマシン、業務用ゲーム機、家庭用ゲーム機などの遊技機にも適用できることはいうまでもない。
【図面の簡単な説明】
【００４５】
【図１】パチンコ遊技機の正面図である。
【図２】パチンコ遊技機の背面図である。
【図３】遊技盤の正面図である。
【図４】遊技モードの切換りを示すフローチャートである。
【図５】パチンコ遊技機の制御系全体を示すブロック図である。
【図６】主制御基板の構成を示すブロック図である。
【図７】確率変化パターンを示す説明図である。
【図８】抽選処理ＩＣの動作を示すタイミングチャートである。
【図９】主制御プログラムのメイン処理を示すフローチャートである。
【図１０】主制御プログラムの製品コード取得処理を示すフローチャートである。
【図１１】主制御プログラムのＥＦＬＡＧ割込処理１を示すフローチャートである。
【図１２】主制御プログラムのＥＦＬＡＧ割込処理２を示すフローチャートである。
【図１３】主制御プログラムのタイマ割込処理を示すフローチャートである。
【図１４】主制御プログラムの設定スイッチ読み込み処理を示すフローチャートである。
【図１５】主制御プログラムの判定用タイマ更新処理を示すフローチャートである。
【図１６】主制御プログラムの判定結果取得処理を示すフローチャートである。
【図１７】主制御プログラムの特別図柄処理を示すフローチャートである。
【図１８】主制御プログラムの大当り判定処理を示すフローチャートである。
【図１９】主制御プログラムの特別図柄記憶シフト処理を示すフローチャートである。
【図２０】主制御プログラムの変動パターン選択処理を示すフローチャートである。
【図２１】主制御プログラムのエラー管理処理を示すフローチャートである。
【符号の説明】
【００４６】
１      パチンコ遊技機
４      遊技盤
１４    始動口
１６    大入賞口
２０    特別図柄表示部
２３    主制御基板
３４    ＣＰＵ
３５    抽選処理ＩＣ
【図１】
2005058409.tif 000003
【図２】
2005058409.tif 000004
【図３】
2005058409.tif 000005
【図４】
2005058409.tif 000006
【図５】
2005058409.tif 000007
【図６】
2005058409.tif 000008
【図７】
2005058409.tif 000009
【図８】
2005058409.tif 000010
【図９】
2005058409.tif 000011
【図１０】
2005058409.tif 000012
【図１１】
2005058409.tif 000013
【図１２】
2005058409.tif 000014
【図１３】
2005058409.tif 000015
【図１４】
2005058409.tif 000016
【図１５】
2005058409.tif 000017
【図１６】
2005058409.tif 000018
【図１７】
2005058409.tif 000019
【図１８】
2005058409.tif 000020
【図１９】
2005058409.tif 000021
【図２０】
2005058409.tif 000022
【図２１】
2005058409.tif 000023