(57)【要約】【課題】  製造が簡単で高速指紋認証が可能な指紋認識センサーおよびその製造方法を提供する。【解決手段】  第１ドーパントでドーピングされた基板２１に形成されたＣＭＯＳ構造体と、前記ＣＭＯＳ構造体上に形成された絶縁層２５ａと、前記絶縁層２５ａ上の中央領域に形成された下部電極３１と、前記下部電極３１上に形成された圧電領域３２と、前記圧電領３２域上に形成された上部電極３３と、前記下部電極３１が形成されない領域上部と前記下部電極３１、圧電領域３２および前記上部電極３３を覆うように形成された指紋接触層３４とを含む指紋認識センサーを製造する。【選択図】      図２
2005144186.tif 000002
【特許請求の範囲】
【請求項１】
超音波を利用した指紋認識センサーにおいて、
第１ドーパントでドーピングされた基板に形成されたＣＭＯＳ構造体と、
前記ＣＭＯＳ構造体上に形成された絶縁層と、
前記絶縁層上の中央領域に形成された下部電極と、
前記下部電極上に形成された圧電領域と、
前記圧電領域上に形成された上部電極と、
前記絶縁層の前記下部電極が形成されていない領域の上部と、前記下部電極、前記圧電領域および前記上部電極とを覆うように形成された指紋接触層と、
を含むことを特徴とする指紋認識センサー。
【請求項２】
前記ＣＭＯＳ構造体は、
前記第１ドーパントでドーピングされた基板の表面の一部位に形成された第２ドーパントでドーピングされた領域と、
前記第２ドーパントでドーピングされた領域の表面に形成された、前記第１ドーパントでドーピングされたソースおよびドレーンと、
前記第１ドーパントでドーピングされた基板の前記表面の他部位に前記第２ドーパントでドーピングされたソースおよびドレーンと、
を含むことを特徴とする請求項１に記載の指紋認識センサー。
【請求項３】
前記下部電極は、前記第１ドーパントでドーピングされたドレーンおよび前記第２ドーパントでドーピングされたソースと電気的に接続されていることを特徴とする請求項２に記載の指紋認識センサー。
【請求項４】
前記下部電極は、前記第１ドーパントでドーピングされたドレーンおよび前記第２ドーパントでドーピングされたソースと、前記絶縁層を貫いて導電性物質が充填されたビアホールによって電気的に接続されていることを特徴とする請求項３に記載の指紋認識センサー。
【請求項５】
前記圧電領域は、
ＰＺＴ、ＰＳＴ、Ｑｕａｒｔｚ、(Ｐｂ、Ｓｍ)ＴｉＯ3、ＰＭＮ(Ｐｂ(ＭｇＮｂ)Ｏ3)−ＰＴ(ＰｂＴｉＯ3)、ＰＶＤＦ、ＰＶＤＦ−ＴｒＦｅの中の少なくともいずれか一つを含んで形成されたことを特徴とする請求項１に記載の指紋認識センサー。
【請求項６】
前記指紋接触層は、
人体の指紋を構成する肌組職とアコースティックインピーダンス値が近い物質を含むことを特徴とする請求項１に記載の指紋認識センサー。
【請求項７】
前記指紋接触層は、ポリウレタン、ポリスチレン、ラバーを含むポリマー材料の内少なくともいずれか一つを含むことを特徴とする請求項６に記載の指紋認識センサー。
【請求項８】
単位素子の集合体であるマトリックス構造のアレイ形態になっていることを特徴とする請求項１に記載の指紋認識センサー。
【請求項９】
超音波を利用した指紋認識センサーの製造方法において、
(イ)第１ドーパントでドーピングされた基板にＣＭＯＳ構造体を形成する段階と、
(ロ)前記第１ドーパントでドーピングされた基板の前記ＣＭＯＳ構造体上に絶縁層を形成し、前記絶縁層上に下部電極、圧電領域および上部電極を順次に形成する段階と、
(ハ)前記絶縁層上に形成された前記下部電極、圧電領域および上部電極の両側部を除去する段階と、
(ニ)前記絶縁層の上部と前記下部電極、圧電領域および上部電極の表面に指紋接触層を形成する段階と、
を含むことを特徴とする指紋認識センサーの製造方法。
【請求項１０】
前記(ロ)段階は、
前記第１ドーパントでドーピングされた基板の前記ＣＭＯＳ構造体上に前記絶縁層を形成する段階と、
前記ＣＭＯＳ構造体内の第１極性を有するドレーン領域および第２極性を有するソース領域に対応する絶縁層領域に第１ビアホールおよび第２ビアホールを形成し、前記第１ビアホールおよび第２ビアホールに導電性物質を充填する段階と、
前記絶縁層、前記第１ビアホールおよび前記第２ビアホールの上部に、前記下部電極、前記圧電領域および前記上部電極を順次に形成する段階と、
を含むことを特徴とする請求項９に記載の指紋認識センサーの製造方法。
【請求項１１】
前記(ロ)段階の前記圧電領域は、
ＰＺＴ、ＰＳＴ、Ｑｕａｒｔｚ、(Ｐｂ、Ｓｍ)ＴｉＯ3、ＰＭＮ(Ｐｂ(ＭｇＮｂ)Ｏ3)−ＰＴ(ＰｂＴｉＯ3)、ＰＶＤＦまたはＰＶＤＦ−ＴｒＦｅの中で少なくともいずれか一つを含んで形成することを特徴とする請求項９に記載の指紋認識センサーの製造方法。
【請求項１２】
前記(ニ)段階の前記指紋接触層は、
人体の指紋を構成する肌組職とアコースティックインピーダンス値が近いポリウレタン、ポリスチレン、ラバーを含むポリマー材料の内少なくともいずれか一つを含んで形成することを特徴とする請求項９に記載の指紋認識センサーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、指紋認識センサーおよびその製造方法に係り、より詳細にはＣＭＯＳ（Complementary Metal-Oxide semiconductor）構造体上に超音波を発生させる圧電領域を形成した、製造工程が簡単で、高速な指紋認証が可能な指紋認識センサーに関する。
【背景技術】
【０００２】
物品の購入および代金決済は、従来、オフラインでの直接取引および現金決済方式によって行われてきた。近年、経済および社会の発展により、このような取引と決済の方式にも変化がみられるようになった。たとえば、クレジットカード決済やオフライン上での電子マネー（e−money）による電子貨幤決済などの新しい取引方式が登場した。これにより、個人情報のセキュリティ管理が社会問題として浮上しているが、ＩＤおよびパスワードを入力する現行方式では不十分である。
【０００３】
したがって、個人情報に対する信頼できる保安手段を構築する必要があり、個人情報を携帯し、必要な場所で提供できるように、固有の信号を検知解読してその場で身元の確認ができるシステムの必要性が叫ばれている。そのようなセキュリティシステムとして、生体認識を利用した個人認証方法が知られており、その中で指紋認識を用いる個人認証方法が実用化されている。指紋認識システムは、指紋入力器（fingerprint scanner）としての指紋認識センサーおよび信号処理アルゴリズムを含む。高い認識率と低いエラー率とを有する信頼性ある指紋認識システムのためには、高品質の指紋イメージの獲得が必須であり、このために、より性能が優れた指紋認識センサーの開発が求められている。
【０００４】
一般に、指紋認識センサーは、オプティカル方式、キャパシティブ方式、超音波方式などに大別される。オプティカル方式は、使用が簡便な点が長所であるが、相対的に高価であり、湿気を含んでいたり乾燥していたりと変動が大きい指の指紋部位の状態の影響を受けやすく、正確な指紋認識が難しいことが欠点である。また、偽造された指紋を区別できないため、偽造が容易となり、信頼性が低いことも問題である。キャパシティブ方式は、その価格がオプティカル方式より安価で、小型であり、安定性も高いという長所がある。しかし、これも指紋部位の状態変化に認識精度を左右されるという欠点がある。これらに比べ、超音波方式は、前記のような指紋部位の状態変化に関係なく信頼性ある結果を得られる点が優れている。
【０００５】
超音波方式の指紋認識システムによる指紋認証は、一般に、図１Ａに示す方法によって行われる。先ず、センサーによって指紋を獲得し、獲得した指紋から特徴部を抽出して、その指紋を他の指紋と区別する際に利用できるように、その特徴部をデータベースに保存する。その後、指紋認証の時に獲得された指紋の特徴部とデータベースに保存された指紋の特徴部とを比較して認証する。
【０００６】
図１Ｂは、特許文献１に開示された従来の技術による超音波方式の指紋認識センサーを示す断面図である。しかし、図１Ｂの形態は、超音波変換器１４０、ミラー１５６、モーター１６０、アクチュエータ１５４、シグナルプロセッサ（図示せず）などをそれぞれ別途に製作し、組立てなければならない。したがって、指紋をスキャンするためのプローブ１０２を別に製作しなければならず、製造単価も比較的高価であり、携帯用端末機に応用しにくいという短所がある。また、指紋イメージを得るためにスキャン方式を使うため認証速度が遅いという問題もある。
【特許文献１】米国特許第５,５８７,５３３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、前記従来技術の問題を解決する超音波方式の指紋認識センサーとして、ＭＥＭＳ(Micro−Electric Mechanical System)工程を利用して薄膜形態で一括に製作できる認証速度が速い指紋認識センサーおよびその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するために、本発明は、超音波を利用した指紋認識センサーにおいて、第１ドーパントでドーピングされた基板に形成されたＣＭＯＳ構造体と、前記ＣＭＯＳ構造体上に形成された絶縁層と、前記絶縁層上の中央領域に形成された下部電極と、前記下部電極上に形成された圧電領域と、前記圧電領域上に形成された上部電極と、前記絶縁層の前記下部電極が形成されていない領域の上部と前記下部電極、前記圧電領域および前記上部電極を覆うように形成された指紋接触層と、を含む指紋認識センサーを提供する。
【０００９】
本発明において、前記ＣＭＯＳ構造体は、第１ドーパントでドーピングされた基板の表面の一部位に形成された第２ドーパントでドーピングされた領域と、前記第２ドーパントでドーピングされた領域の表面に形成された、前記第１ドーパントでドーピングされたソースおよびドレーンと、前記第１ドーパントでドーピングされた基板の前記表面の他部位に前記第２ドーパントでドーピングされたソースおよびドレーンとを含む。
【００１０】
本発明において、前記下部電極は、前記第１ドーパントでドーピングされたドレーンおよび前記第２ドーパントでドーピングされたソースと電気的に接続されている。
【００１１】
本発明において、前記下部電極は、前記第１ドーパントでドーピングされたドレーンおよび前記第２ドーパントでドーピングされたソースと、前記絶縁層を貫いて導電性物質が充填されたビアホールによって電気的に接続されている。
【００１２】
本発明において、前記圧電領域は、ＰＺＴ、ＰＳＴ、Ｑｕａｒｔｚ、(Ｐｂ、Ｓｍ)ＴｉＯ3、ＰＭＮ(Ｐｂ(ＭｇＮｂ)Ｏ3)−ＰＴ(ＰｂＴｉＯ3)、ＰＶＤＦ、ＰＶＤＦ−ＴｒＦｅの中の少なくともいずれか一つを含んで形成されたことを特徴とする。
【００１３】
本発明において、前記指紋接触層は、人体の指紋を構成する肌組職とアコースティックインピーダンス値が近い物質を含み、ポリウレタン、ポリスチレン、ラバーを含むポリマー材料を用いて形成することができる。
【００１４】
本発明において、前記指紋認識センサーは、単位素子の集合体であるマトリックス構造のアレイ形態でとすることができる。
【００１５】
また、本発明では指紋認識センサーの製造方法において、(イ)第１ドーパントでドーピングされた基板にＣＭＯＳ構造体を形成する段階と、(ロ)前記第１ドーパントでドーピングされた基板の前記ＣＭＯＳ構造体上に絶縁層を形成し、前記絶縁層上に下部電極、圧電領域および上部電極を順次に形成する段階と、(ハ)前記絶縁層上に形成された前記下部電極、圧電領域および上部電極の両側部を除去する段階と、(ニ)前記絶縁層の上部と前記下部電極、圧電領域および上部電極の表面に指紋接触層を形成する段階とを含む指紋認識センサー製造方法を提供する。
【００１６】
本発明において、前記(ロ)段階は、前記第１ドーパントでドーピングされた基板の前記ＣＭＯＳ構造体上に絶縁層を形成する段階と、前記ＣＭＯＳ構造体内の第１極性を有するドレーン領域および第２極性を有するソース領域に対応する絶縁層領域に第１ビアホールおよび第２ビアホールを形成し、前記第１ビアホールおよび第２ビアホールに導電性物質を充填する段階と、前記絶縁層、第１ビアホールおよび第２ビアホールの上部に下部電極、圧電領域および上部電極を順次に形成する段階とを含むことを特徴とする。
【００１７】
本発明において、前記(ロ)段階の前記圧電領域は、ＰＺＴ、ＰＳＴ、Ｑｕａｒｔｚ、(Ｐｂ、Ｓｍ)ＴｉＯ3、ＰＭＮ(Ｐｂ(ＭｇＮｂ)Ｏ3)−ＰＴ(ＰｂＴｉＯ3)、ＰＶＤＦまたはＰＶＤＦ−ＴｒＦｅの中で少なくともいずれか一つを含んで形成する。
【００１８】
本発明において、前記(ニ)段階の前記指紋接触層は、人体の指紋を構成する肌組職とアコースティックインピーダンス値が近いポリウレタン、ポリスチレン、ラバーなどのポリマー材料を含んで形成するものとすることができる。
【発明の効果】
【００１９】
本発明によれば、超音波方式の指紋認識センサーで、信号処理にＣＭＯＳ構造体を採用して、超音波発生のための圧電領域を取り入れることにより、その製造が簡単で認識速度も短い指紋認識センサーを提供可能である。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明による指紋認識センサーについてより詳しく説明する。
【００２１】
図２は、本発明による指紋認識センサーの一実施例を示した図面である。ｎ型またはｐ型基板上にＮＭＯＳ（Negative-Channel Metal-Oxide Semiconductor）とＰＭＯＳ（Positive-Channel Metal-Oxide Semiconductor）の構造が形成されたＣＭＯＳ構造が、本発明による指紋認識センサーの下部構造として形成されている。これを簡単に説明すれば次のようである。ここではｎ型基板を使った場合を例としてあげる。ｎ型基板２１の表面の一側の部位には、ｐ型ドーパントがドーピングされてｐ型ドーピング層２３が形成されている。ｐ型ドーピング層２３が形成された部位の表面には、ｎ型ソース２２ａおよびｎ型ドレーン２２ｂが形成されている。そして、ｎ型基板２１の表面の、ｎ型ソース２２ａおよびｎ型ドレーン２２ｂが形成された側とは反対側の部位には、ｐ型ソース２４ａおよびドレーン２４ｂが形成されている。ｎ型基板２１上には薄い第１絶縁層２５ａが形成されている。
【００２２】
前記第１絶縁層２５ａ上には、ｎ型ソース２２ａおよびｎ型ドレーン２２ｂが形成された部位に対応する領域に第１ゲート２７ａが形成され、ｐ型ソース２４ａおよびドレーン２４ｂが形成された部位に対応する領域に第２ゲート２７ｂが形成されている。第１絶縁層２５ａ上にはｎ型ソース２２ａと電気的に接続された第１電極２６ａが形成されており、その電気的接続を確立するために第１絶縁層のｎ型ソース２２ａが形成された部位の一部が除去されている。そして、第１絶縁層２５ａ上にはｐ型ドレーン２４ｂと電気的に接続された第２電極２６ｂが形成されており、その電気的接続を確立するために第１絶縁層のｐ型ドレーン２４ｂが形成された部位の一部が除去されている。
【００２３】
前記のようなＣＭＯＳ構造体の上部（即ち、第１絶縁層２５ａ、第１ゲート２７ａおよび第２ゲート２７ｂ、第１電極２６ａおよび第２電極２６ｂ上）には、第２絶縁層２５ｂが形成されている。そして、ｎ型ドレーン２２ｂおよびｐ型ソース２４ａが形成された部位の第１絶縁層２５ａおよび第２絶縁層２５ｂを貫いて形成された部位には、それぞれ、導電性物質が充填されたビアホール領域２８ａ,２８ｂが形成されている。
【００２４】
前記の内容が本発明による指紋認識センサーの下部構造である。これは一般に使われているＣＭＯＳ構造体のｎ型ドレーン２２ｂおよびｐ型ソース２４ａが形成された部位の絶縁層２５ａ,２５ｂを貫通して導電性物質を充填した第１ビアホール領域２８ａおよび第２ビアホール領域２８ｂを形成した構造を有するものである。
【００２５】
以下、本発明による指紋認識センサーの一実施例の上部構造について説明する。第２絶縁層２５ｂ上の両側面を除いた中央の領域に下部電極３１が形成されており、この下部電極３１は、第１ビアホール領域２８ａおよび第２ビアホール領域２８ｂの導電性物質と電気的に接続されている。そして、下部電極３１上に圧電領域３２が形成され、その圧電領域３２上に上部電極３３が形成されている。最後に、前記第２絶縁層２５ｂの上面と、下部電極３１、圧電領域３２および上部電極３３とを覆うように、指紋接触層３４が形成される。ここで、圧電領域３２は、一般に使われているＰＺＴなどの圧電材料からなっている。そして、指紋接触層３４は、人体の指を構成する人体組職とそのアコースティックインピーダンス値が近い材料を含んで形成されたものである。例えば、ポリウレタン、ポリスチレン、ラバーなどのポリマー材料を使用することができる。
【００２６】
前記のような下部構造および上部構造を含むことが本発明による指紋認識センサーの一実施例である。これは指紋認識センサーの単位素子を示したものである。本発明による指紋認識センサーは、このような単位素子をＭ×Ｎ形態のマトリックス構造に配列したアレイ形態で使用される。
【００２７】
本発明による指紋認識センサーアレイは、下部構造上に、下部電極３１、圧電領域３２および上部電極３３を含む単位素子を配列してなる集合体である。本発明による指紋認識センサーアレイの単位素子の大きさ、すなわち単位素子の上部構造の幅は、約５０μｍ以下である。５００ｄｐｉ以上の指紋イメージを得るためには、指紋認識センサーの単位素子での共振周波数が３０ＭＨｚ以上にならなければならないので、単位素子の大きさは５０μｍ以下が好ましい。
【００２８】
前記の形態の本発明による指紋認識センサーの動作原理について、図３Ａないし図３Ｅを参照してより詳しく説明する。図３Ａは、本発明による指紋認識センサーアレイに、指（より具体的には指端部の肌突出部である指紋）が接触した場合を示した概略断面図である。下部電極３１と上部電極３３とから印加された電力によって圧電領域３２から超音波が発生する。
【００２９】
圧電領域３２で発生した超音波の中で垂直方向に進行するものが本発明による指紋認識過程で使われるものである。図中、指紋認識センサーアレイの各単位素子の上部に示した上下方向の矢印は、それぞれの圧電領域３２から発生して垂直方向に進行する超音波を表す。人体の指紋が指紋接触層３４に接触しない状態では、前記指紋接触層３４の表面部位で超音波がほとんど反射する。これは、指紋接触層３４の表面と大気とのアコースティックインピーダンス値の差が大きいからである。
【００３０】
指紋の突出部が本発明による指紋認識センサーアレイ内の単位素子の表面と対応する指紋接触層３４の表面に接触しない場合を示したのが、図３ＡのＡ領域である。すなわち、Ａは人体指紋の突出部の間の凹部位置を示し、圧電領域３２で発生した超音波は指紋接触層３４表面（インターフェース）で反射して再び本発明による指紋認識センサー内に戻る。これを示したのが図３Ｂである。
【００３１】
そして、Ｂ領域は、本発明による指紋認識センサーの単位素子の表面に一部接触している指紋部位を示したものである。この場合、指紋接触層３４と指紋突出部とが接触している部分（インターフェース）は、アクスティックインピーダンス値に近似しているため、超音波はほとんどそのまま通過する。しかし、指紋接触層３４の一部が指紋突出部と接触していないので、超音波の一部が反射する。これを図３Ｃに示した。そして、本発明による指紋認識センサー単位素子の指紋接触層３４の全表面と指紋の突出部とが接触している場合には、ほとんどの超音波が人体組職に吸収されて反射する超音波はほとんどない。これを示したのが図３ＡのＣ領域であり、図３Ｄには超音波が反射せずに通過する場合を示した。
【００３２】
図３Ｅは、本発明による指紋認識センサーの作動に関する回路図を示した図面である。すなわち、本発明による指紋認識センサーは、ＣＭＯＳ構造により、超音波を発生させる電位を印加して印加部のスイッチを開いておいて、発生した超音波が反射した場合の電位値を測定する。これにより、指紋が接触した部位のセンサーは、反射した超音波により生成した信号を受けて、制御部（図示せず）に送る。したがって、アレイ構造の指紋認識センサーの各単位素子で生成する信号を分析し、人体の指部位の突出部が接触した部位に位置する指紋認識センサーの位置値を計算して、指紋を検出する。このように検出された指紋は、前記図１Ａに示す指紋認証システムによって処理される。
【００３３】
以下、図面を参照して本発明による指紋認識センサーの製造方法の一実施例についてより詳しく説明する。図４Ａないし図４Ｇは、本発明による指紋認識センサーの製造方法に関する図面である。
【００３４】
図４Ａでは、一般的なＣＭＯＳ構造を示している。このようなＣＭＯＳ形態の素子は、従来の技術によって製造できるが、これについての詳細な説明は略する。ただし、ここで基板２１は、第１ドーパントでドーピングされたものを使う。すなわち、ｎ型またはｐ型ドーパントをドーピングしてｎ型基板またはｐ型基板を形成させることができるが、本発明の実施例ではｎ型基板を使ったものを例として説明する。
【００３５】
図４Ａを参照してＣＭＯＳ構造を説明すれば次のようである。ｎ型基板２１の表面の一側の部位には、基板２１とは反対極性の（即ち第２ドーパントでドーピングされた）領域が形成されている。本実施例では、基板２１がｎ型でドーピングされたものなので、ｐ型ドーパントが第２ドーパントとしてドーピングされてｐ型ドーピング層２３が形成されることになる。ｐ型ドーピング層２３が形成された部位の表面には、ｎ型ソース２２ａおよびｎ型ドレーン２２ｂが形成されている。そして、ｎ型基板２１の表面の、ｎ型ソース２２ａおよびｎ型ドレーン２２ｂが形成された側とは反対側の部位には、ｐ型ソース２４ａおよびドレーン２４ｂが形成されている。ｎ型基板２１上には薄い第１絶縁層２５ａが形成されている。
【００３６】
第１絶縁層２５ａ上には、ｎ型ソース２２ａおよびｎ型ドレーン２２ｂが形成された部位に対応する領域に第１ゲート２７ａが形成され、ｐ型ソース２４ａおよびドレーン２４ｂが形成された部位に対応する領域に第２ゲート２７ｂが形成されている。第１絶縁層２５ａ上には、ｎ型ソース２２ａと電気的に接続された第１電極２６ａが形成されており、その電気的接続を確立するために第１絶縁層のｎ型ソース２２ａが形成された部位の一部が除去されている。そして、第１絶縁層２５ａ上には、ｐ型ドレーン２４ｂと電気的に接続された第２電極２６ｂが形成され、その電気的接続を確立するために第１絶縁層のｐ型ドレーン２４ｂが形成された部位の一部が除去されている。
【００３７】
前記のような構造を形成させた後、図４Ｂに示すように、その上部に保護層の役割をする第２絶縁層２５ｂを０.０１ないし０.１μｍの厚さに形成する。この第２絶縁層２５ｂには、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）などによって形成される酸化シリコン膜などである。これにより、前記第１電極２６ａおよび第２電極２６ｂと、第１ゲート２７ａおよび第２ゲート２７ｂと、第１絶縁層２５ａを覆うように第２絶縁層２５ｂが塗布される。
【００３８】
次に、図４Ｃに示すように、ｎ型ドレーン２２ｂおよびｐ型ソース２４ａが形成された部位まで第２絶縁層を湿式エッチングまたは反応性イオンエッチングによって除去する。これにより、第１ビアホール２８ａおよび第２ビアホール２８ｂが形成される。そして、図４Ｄに示すように、前記第１ビアホール２８ａおよび第２ビアホール２８ｂの内部にＣＶＤまたはスパッタリングなどによって導電性物質、例えばタングステンなどの金属を充填する。このような過程を経て、前記図２を参照して上述した本発明による指紋認識センサーの下部構造を形成させる。
【００３９】
次に、本発明による指紋認識センサーの上部構造を形成する。すなわち、図４Ｅに示すように、前記第２絶縁層２５ｂの上部にＰｔ、Ｔｉ、Ｐｄ、ＡｌまたはＣｕのような金属などをスパッタリングまたはＣＶＤなどにより約０.０１ないし１μｍの厚さに成膜し、下部電極３１を形成する。次に、前記下部電極３１上にゾル−ゲル法またはスパッタリングによってＰＺＴなどの圧電材料を塗布し、約０.５ないし２０μｍの厚さの圧電領域３２を形成する。そして、この圧電領域３２の上部にＰｔ、Ｔｉ、Ｐｄ、Ａｌ、Ｃｕなどの金属をスパッタリングまたはＣＶＤなどによって約０.０１ないし１μｍ厚さの上部電極３３を形成する。
【００４０】
次に、図４Ｆに示すように、露光（リソグラフィ）および食刻（湿式エッチングまたは反応性イオンエッチング）で前記下部電極３１、圧電領域３２および上部電極３３の側部を除去する。ここで、前記下部電極３１は、第１ビアホール領域２８ａおよび第２ビアホール領域２８ｂに充填された導電性物質と接続されている。アレイ形態の指紋認識センサー製造の時に、圧電領域３２は四角形で縦横がそれぞれ約５０μｍ以下になるように製造される。したがって、圧電領域３２は、露光および食刻によって所定の大きさの四角形に製造され、上部電極３３はアレイを構成する他の素子の上部電極と接続されるようにストライプ形状に製造される。
【００４１】
圧電領域３２は、一般的な圧電体で使われる材料ならどれも使用可能であり、酸化物およびポリマー系の圧電材料を使用することができる。このような圧電材料の例として代表的なものに、ＰＺＴ、ＰＳＴ、Ｑｕａｒｔｚ、(Ｐｂ、Ｓｍ)ＴｉＯ3、ＰＭＮ(Ｐｂ(ＭｇＮｂ)Ｏ3)−ＰＴ(ＰｂＴｉＯ3)、ＰＶＤＦ、ＰＶＤＦ−ＴｒＦｅなどがある。
【００４２】
次に、図４Ｇに示すように、第２絶縁層２５ｂ上部、下部電極３１、圧電領域３２および上部電極３３の表面に、スピンコーティングまたは電子ビーム（e−beam）などによって、指紋接触層３４を約１０μｍ以上の厚さに形成する。このような指紋接触層３４は、圧電領域３２で発生する超音波の進路を案内するもので、人の指の皮膚組織とアクスティックインピーダンス値が近いものを用いる。例えば、ポリウレタン、ポリスチレン、ラバーなどのポリマー材料を使用することができる。以上により、本発明による指紋認識センサーの単位素子またはＭ×Ｎのマトリックス構造を有するアレイ形態の指紋認識センサーを製造することができる。
【産業上の利用可能性】
【００４３】
本発明は、指紋認識センサーおよびその製造方法に関するもので、製造工程が簡単であり、指紋の高速認証が可能となるので、指紋認識センサー分野ならびにさらに個人認識装置に非常に有用に適用される。
【図面の簡単な説明】
【００４４】
【図１Ａ】従来の指紋認識センサーによる指紋認識方法を示す図面である。
【図１Ｂ】従来の指紋認識センサーを示す断面図である。
【図２】本発明による指紋認識センサーを示す断面図である。
【図３Ａ】本発明による指紋認識センサーの作動原理を示す図面であり、本発明による指紋認識センサーアレイに指紋が接触した場合を示す断面図である。
【図３Ｂ】本発明による指紋認識センサーの作動原理を示す図面であり、図３ＡのＡ領域における超音波の進行を示す図面である。
【図３Ｃ】本発明による指紋認識センサーの作動原理を示す図面であり、図３ＡのＢ領域における超音波の進行を示す図面である。
【図３Ｄ】本発明による指紋認識センサーの作動原理を示す図面であり、図３ＡのＣ領域における超音波の進行を示す図面である。
【図３Ｅ】本発明による指紋認識センサーの作動原理を説明するための回路図である。
【図４Ａ】本発明による指紋認識センサーの製造方法を示す図面である。
【図４Ｂ】本発明による指紋認識センサーの製造方法を示す断面図である。
【図４Ｃ】本発明による指紋認識センサーの製造方法を示す断面図である。
【図４Ｄ】本発明による指紋認識センサーの製造方法を示す断面図である。
【図４Ｅ】本発明による指紋認識センサーの製造方法を示す断面図である。
【図４Ｆ】本発明による指紋認識センサーの製造方法を示す断面図である。
【図４Ｇ】本発明による指紋認識センサーの製造方法を示す断面図である。
【符号の説明】
【００４５】
１０２    プローブ
１４０    超音波変換器
１５４    アクチュエータ
１５６    ミラー
１６０    モーター
２１      ｎ型基板
２２ａ    ｎ型ソース
２２ｂ    ｎ型ドレーン
２３      ｐ型ドーピング領域
２４ａ    ｐ型ソース
２４ｂ    ｐ型ドレーン
２５ａ    第１絶縁層
２５ｂ    第２絶縁層
２６ａ    第１電極
２６ｂ    第２電極
２７ａ    第１ゲート
２７ｂ    第２ゲート
２８ａ    第１ビアホール
２８ｂ    第２ビアホール
３１      下部電極
３２      圧電領域
３３      上部電極
【図１Ａ】
2005144186.tif 000003
【図１Ｂ】
2005144186.tif 000004
【図２】
2005144186.tif 000005
【図３Ａ】
2005144186.tif 000006
【図３Ｂ】
2005144186.tif 000007
【図３Ｃ】
2005144186.tif 000008
【図３Ｄ】
2005144186.tif 000009
【図３Ｅ】
2005144186.tif 000010
【図４Ａ】
2005144186.tif 000011
【図４Ｂ】
2005144186.tif 000012
【図４Ｃ】
2005144186.tif 000013
【図４Ｄ】
2005144186.tif 000014
【図４Ｅ】
2005144186.tif 000015
【図４Ｆ】
2005144186.tif 000016
【図４Ｇ】
2005144186.tif 000017