(57)【要約】【課題】プラズマ表示パネルの消費電力を軽減できるアドレス駆動回路を提供し，その製造経費を軽減する。【解決手段】電力回収回路２１０を有するアドレス駆動部２００において，アドレス電極の電圧を，下降トランジスタＡｅｒｃを通じた放電により減少させた後，下降トランジスタＡｅｒｃのボディーダイオードを流れる充電電流によってアドレス電極の電圧を増加させるアドレス駆動回路を設けた。そして，アドレス電極の電圧を減少させた後，電力回収回路２１０からアドレス電極に接地電圧を印加することがない。その結果，電極電圧の上昇および下降のための共振電流を１つのトランジスタで形成でき，アドレス電極に接地電圧を印加するためのトランジスタを除去できる。【選択図】図４
2005157284.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延びている複数の第１電極および前記第１方向と交差する第２方向に延びている複数の第２電極を有するパネルと；
前記複数の第１電極に順次に第１電圧を印加する第１駆動回路と；
前記複数の第２電極に各々電気的に連結され，前記複数の第２電極のうちで第２電圧が印加される第２電極を選択する複数の選択回路と；
前記複数の選択回路の第１端に電気的に連結され，前記選択回路によって選択される第２電極に前記第２電圧を印加する第２駆動回路とを備え，
前記第２駆動回路は，
少なくとも１つのキャパシタと；
前記選択回路の第１端と前記キャパシタの第１端との間に第１電流通路として連結される第１トランジスタと；
前記選択回路の第１端または前記キャパシタの第１端と，前記第１電流通路との間に電気的に連結される少なくとも１つのインダクタと；
前記選択回路の第１端と前記第２電圧を供給する電源との間に第２電流通路として連結される第２トランジスタと；
を有することを特徴とするプラズマ表示装置。
【請求項２】
前記第１電流通路にはボディーダイオードが並列形成されており，
前記第２駆動回路は，
前記第２電極から前記インダクタおよび前記第１電流通路を通じて前記キャパシタまで至る第１経路方向の第１電流により，前記第２電極の電圧を減少させた後，
前記キャパシタから前記ボディーダイオードおよび前記インダクタを通じて前記第２電極まで至る第２経路方向の第２電流により，前記第２電極の電圧を増加させることを特徴とする，請求項１に記載のプラズマ表示装置。
【請求項３】
前記第２駆動回路は，前記第１電流通路と電気的に並列連結される第１ダイオードをさらに有することを特徴とする，請求項１に記載のプラズマ表示装置。
【請求項４】
前記第２駆動回路は，
前記第２電極から前記インダクタおよび前記第１電流通路および前記キャパシタまで至る第１経路方向の第１電流により，前記第２電極の電圧を減少させた後，
前記キャパシタから前記第１ダイオードおよび前記インダクタを通じて前記第２電極まで至る第２経路方向の第２電流により，前記第２電極の電圧を増加させることを特徴とする，請求項３に記載のプラズマ表示装置。
【請求項５】
前記第２駆動回路は，前記第１電流通路と前記第１ダイオードとの間の連結部に電気的に挿入連結される第２ダイオードを有し，
前記第２ダイオードは，前記第２経路方向の電流を遮断する方向に形成されていることを特徴とする，請求項４に記載のプラズマ表示装置。
【請求項６】
前記第２駆動回路は，前記第２電極の電圧を増加させた後，前記第２電流通路を通じて前記第２電極に前記第２電圧を印加することを特徴とする，請求項２，３，４または５のうちのいずれか１項に記載のプラズマ表示装置。
【請求項７】
前記第１電流によって前記第２電極の電圧が所定電圧まで減少した後，前記インダクタに前記第１経路方向の電流が残っている場合に，前記第１経路方向の電流は，前記キャパシタに回収され，
前記第１経路方向の電流が零アンペアまで減少した後，前記第２経路方向の第２電流が前記キャパシタから前記インダクタに伝達されることを特徴とする，請求項６に記載のプラズマ表示装置。
【請求項８】
前記第２駆動回路は，前記キャパシタの第２端にアノードが電気的に連結され，前記インダクタにカソードが電気的に連結される第３ダイオードをさらに有し，
前記第１経路方向の電流は，前記第３ダイオードを通じて前記キャパシタに回収されることを特徴とする，請求項１，２，３，４，５，６または７のうちいずれか１項に記載のプラズマ表示装置。
【請求項９】
前記選択回路は，前記選択回路の第１端と前記第２電極との間に電気的に連結される第３トランジスタと，前記第２電極と前記所定電圧を供給する電源との間に電気的に連結される第４トランジスタとを有し，
前記第１経路方向の電流は，前記第３および第４トランジスタのボディーダイオードを通じて前記キャパシタに回収されることを特徴とする，請求項７または８のうちいずれか１項に記載のプラズマ表示装置。
【請求項１０】
前記第２駆動回路は，前記第２電極の電圧を減少させる前に前記第２電極の電圧を実質的に前記第２電圧に維持させた状態で，前記第２トランジスタと前記第１トランジスタを通じて前記インダクタおよび前記キャパシタに前記第１経路方向の第３電流を供給することを特徴とする，請求項６，７，８または９のいずれか１項に記載のプラズマ表示装置。
【請求項１１】
前記第２電流によって前記第２電極の電圧が前記第２電圧まで増加した後，前記インダクタに前記第２経路方向の電流が残っている場合に，
前記第２経路方向の電流は，前記インダクタおよび前記第２トランジスタのボディーダイオードを通じて前記電源に回収されることを特徴とする，請求項６，７，８，９または１０のいずれか１項に記載のプラズマ表示装置。
【請求項１２】
前記選択回路は，前記選択回路の第１端と前記第２電極との間に電気的に連結される第３トランジスタおよび前記第２電極と前記所定電圧を供給する電源との間に電気的に連結される第４トランジスタを有し，
前記複数の選択回路のうち，前記第３トランジスタが導通する選択回路に連結された第２電極が選択され，前記第１電流によって前記第２電極の電圧が前記所定電圧より大きい電圧まで減少した場合に，前記第２電極は前記第４トランジスタが導通すると前記所定電圧まで減少することを特徴とする，請求項６，７，８，９，１０，または１１のいずれか１項に記載のプラズマ表示装置。
【請求項１３】
前記第１経路方向の電流によって前記キャパシタに充電される電圧は，前記第２経路方向の電流によって前記キャパシタから放電される電圧より大きいことを特徴とする，請求項６，７，８，９，１０，１１または１２のいずれか１項に記載のプラズマ表示装置。
【請求項１４】
前記キャパシタの電圧は，前記第２電圧の半分に相当する電圧と，前記第２電圧との間の電圧であることを特徴とする，請求項６，７，８，９，１０，１１，１２または１３のいずれか１項に記載のプラズマ表示装置。
【請求項１５】
前記キャパシタの電圧は，前記第１経路方向および第２経路方向の電流によって変化可能であることを特徴とする，請求項６，７，８，９，１０，１１，１２，１３または１４のいずれか１項に記載のプラズマ表示装置。
【請求項１６】
第１方向に延びている複数の第１電極および前記第１方向と交差する第２方向に延びている複数の第２電極を有するパネルと；
前記複数の第１電極に順次に第１電圧を印加する第１駆動回路と；
前記複数の第２電極に各々電気的に連結され，前記複数の第２電極のうちで第２電圧が印加される第２電極を選択する複数の選択回路と；
を備え，
ボディーダイオードが形成されている第１トランジスタと，
少なくとも１つのインダクタおよび少なくとも１つのキャパシタとを有し，
前記選択回路により選択された第２電極に第２電圧を印加する第２駆動回路をさらに備え；
前記第２駆動回路は，前記インダクタを通じて前記キャパシタを放電して前記選択された第２電極と前記第１電極によって形成される容量性負荷とを充電した後，前記第２電圧を前記選択された第２電極に印加し，前記インダクタを通じて前記容量性負荷を放電して前記キャパシタを充電し，
前記容量性負荷を放電する電流は，前記第１トランジスタを通過する電流を含み，前記容量性負荷を充電する電流は，前記第１トランジスタのボディーダイオードを通過する電流を含み，
前記キャパシタと前記インダクタを通じて前記容量性負荷が放電された後，前記容量性負荷に所定電圧以上の残留電圧が存在する場合，前記残留電圧は前記選択回路の動作によって前記所定電圧まで放電されることを特徴とするプラズマ表示装置。
【請求項１７】
前記第２駆動回路は，前記第１トランジスタに並列で連結される第１ダイオードをさらに有し，
前記容量性負荷を充電する電流は，前記第１ダイオードを通過する電流をさらに含むことを特徴とする，請求項１６に記載のプラズマ表示装置。
【請求項１８】
第１方向に延びている複数の第１電極および前記第１方向と交差する第２方向に延びている複数の第２電極を有するパネルと；
前記複数の第１電極に順次に第１電圧を印加する第１駆動回路と；
前記複数の第２電極に各々電気的に連結され，前記複数の第２電極のうちで第２電圧が印加される第２電極を選択する複数の選択回路と；
を備え；
第１トランジスタと，
前記第１トランジスタに並列で連結される第１ダイオードと，
少なくとも１つのインダクタおよび少なくとも１つのキャパシタとを有し，
前記選択回路により選択された第２電極に第２電圧を印加する第２駆動回路をさらに備え；
前記第２駆動回路は，前記インダクタを通じて前記キャパシタを放電して前記選択された第２電極と前記第１電極によって形成される容量性負荷を充電した後，前記第２電圧を前記選択された第２電極に印加し，前記インダクタを通じて前記容量性負荷を放電して前記キャパシタを充電し，
前記容量性負荷を放電する電流は前記第１トランジスタを通過する電流を含み，前記容量性負荷を充電する電流は前記第１ダイオードを通過する電流を含み，
前記キャパシタと前記インダクタを通じて前記容量性負荷が放電された後，前記容量性負荷に所定電圧以上の残留電圧が存在する場合，前記残留電圧は前記選択回路の動作によって前記所定電圧まで放電されることを特徴とするプラズマ表示装置。
【請求項１９】
前記第２駆動回路は，前記容量性負荷を放電する電流が前記第１トランジスタのボディーダイオードを通過する経路を遮断するための第２ダイオードをさらに有することを特徴とする，請求項１６，１７または１８のうちいずれか１項に記載のプラズマ表示装置。
【請求項２０】
前記第２駆動回路は，前記容量性負荷を放電する前に前記インダクタを通じて前記キャパシタに電流を供給することを特徴とする，請求項１６，１７，１８または１９のうちのいずれか１項に記載のプラズマ表示装置。
【請求項２１】
前記各選択回路は，前記選択回路と前記第２駆動回路の接続点と前記第２電極との間に電気的に連結される第３トランジスタと，前記第２電極と所定電圧を供給する電源との間に電気的に連結される第４トランジスタと，を有し，
前記複数の選択回路のうち，前記第３トランジスタが導通する選択回路に連結された前記第２電極が選択されることを特徴とする，請求項１６，１７，１８または１９のうちのいずれか１項に記載のプラズマ表示装置。
【請求項２２】
前記第４トランジスタが導通して，前記容量性負荷の残留電圧が前記所定電圧まで放電されることを特徴とする，請求項２１に記載のプラズマ表示装置。
【請求項２３】
前記第３トランジスタと前記第４トランジスタとは互いに導通および遮断状態が切替えられることを特徴とする，請求項２１または２２のいずれか１項に記載のプラズマ表示装置。
【請求項２４】
前記第２電極の電圧を増加させる場合に前記インダクタに形成される電流の経路方向と同方向の電流によって前記キャパシタから放電される電圧は，前記第２電極の電圧を減少させる場合に前記インダクタに形成される電流の経路方向と同方向の電流によって前記キャパシタに充電される電圧より大きいことを特徴とする，請求項１６，１７，１８または１９のうちのいずれか１項に記載のプラズマ表示装置。
【請求項２５】
複数のアドレス電極と複数の走査電極が形成されており，前記アドレス電極と前記走査電極によって容量性負荷が形成されるプラズマ表示パネルを駆動する装置において，
前記アドレス電極に第１端が電気的に連結される少なくとも１つのインダクタと；
前記インダクタの第２端に第１端が電気的に連結され，第３電圧を供給する第３電源に第２端が電気的に連結される少なくとも１つのキャパシタと；
前記インダクタの第２端と前記キャパシタの第１端との間，または前記アドレス電極と前記インダクタの第１端との間に電気的に挿入連結され，導通時に第１経路方向の電流経路を形成する第１トランジスタと；
前記第１トランジスタと並列に形成され，第２経路方向の電流経路を形成する第１ダイオードと；
前記アドレス電極と第２電圧を供給する第２電源との間に電気的に挿入連結される第２トランジスタと；
を備え，
前記第１トランジスタの導通によって形成される前記第１経路方向の電流によって前記アドレス電極の電圧が減少し，前記第１経路方向の電流の減少後に前記第１ダイオードによって形成される前記第２経路方向の電流によって前記アドレス電極の電圧が増加することを特徴とするプラズマ表示パネルの駆動装置。
【請求項２６】
前記第１ダイオードは，前記第１トランジスタのボディーダイオードであることを特徴とする，請求項２５に記載のプラズマ表示パネルの駆動装置。
【請求項２７】
前記第１ダイオードは，前記第１トランジスタの第１端にカソード，第２端にアノードが各々電気的に連結され，
前記第１トランジスタの第１端と前記第１ダイオードのカソードとの間，または前記第１トランジスタの第２端と前記第１ダイオードのアノードとの間に前記第２経路方向の電流の経路を遮断するように電気的に連結される第２ダイオードをさらに有することを特徴とする，請求項２５に記載のプラズマ表示パネルの駆動装置。
【請求項２８】
前記第１経路方向の電流によって前記アドレス電極の電圧が前記第３電圧より大きい第４電圧まで減少した場合，前記第２経路方向の電流によって前記アドレス電極は前記第４電圧から増加することを特徴とする，請求項２５，２６または２７のうちのいずれか１項に記載のプラズマ表示パネルの駆動装置。
【請求項２９】
前記キャパシタの第２端にアノードが電気的に連結され，前記インダクタの第１端にカソードが電気的に連結される第３ダイオードをさらに有し，
前記第１経路方向の電流によって前記アドレス電極の電圧が前記第３電圧まで減少した後，前記第１経路方向の電流が前記インダクタに残っている場合，前記インダクタに残った前記第１経路方向の電流は，前記第３ダイオードを通じて前記キャパシタに回収されることを特徴とする，請求項２５，２６，２７または２８のうちのいずれか１項に記載のプラズマ表示パネルの駆動装置。
【請求項３０】
前記アドレス電極の電圧を減少させる前に，前記インダクタと前記キャパシタに前記第１経路方向の電流を供給することを特徴とする，請求項２５，２６，２７，２８または２９のいずれか１項に記載のプラズマ表示パネルの駆動装置。
【請求項３１】
前記アドレス電極の電圧を減少させる前に供給される第１経路方向の電流は，前記第１および第２トランジスタの導通によって前記第２電源から供給され，
前記第１トランジスタが導通した状態で前記第２トランジスタの遮断することによって前記アドレス電極の電圧が減少することを特徴とする，請求項２５，２６，２７，２８，２９または３０のいずれか１項に記載のプラズマ表示パネルの駆動装置。
【請求項３２】
前記アドレス電極の電圧が増加した後，前記第２トランジスタが導通して前記アドレス電極に前記第２電圧が印加されることを特徴とする，請求項２５，２６，２７，２８，２９，３０または３１のいずれか１項に記載のプラズマ表示パネルの駆動装置。
【請求項３３】
前記第３電圧は接地電圧であることを特徴とする，請求項２５，２６，２７，２８または２９，３０，３１または３２のうちのいずれか１項に記載のプラズマ表示パネルの駆動装置。
【請求項３４】
複数の第１電極と複数の第２電極が形成されており，前記第１電極と前記第２電極によって容量性負荷が形成され，出力端が前記第２電極に電気的に連結された選択回路の第１端に電気的に連結された少なくとも１つのインダクタを有するプラズマ表示パネルを駆動する方法において，
前記インダクタを通じて第１経路方向に電流を放電させ，前記複数の第２電極のうち前記選択回路によって選択された第２電極の電圧を減少させる段階，
前記選択回路を通じて，前記複数の第２電極のうち前記第２電圧が印加される第２電極を再び選択する段階と，
前記第１経路方向の電流が零アンペアになった後，前記インダクタを通じて形成される前記第１経路方向と反対方向である第２経路方向の電流で，前記選択された第２電極の電圧を増加させる段階と，
前記選択された第２電極に前記第２電圧を印加する段階と，
を含み，
前記第１経路方向の電流はインダクタに電気的に連結されたトランジスタによって形成され，前記第２経路方向の電流は前記トランジスタに並列で形成されたダイオードによって形成されるプラズマ表示パネルの駆動方法。
【請求項３５】
前記選択された第２電極の電圧を減少させる前に，前記インダクタに前記第１経路方向の電流を供給する段階をさらに含むことを特徴とする，請求項３４に記載のプラズマ表示パネルの駆動方法。
【請求項３６】
前記選択回路によって選択されなかった第２電極には第３電圧が印加され，
前記選択回路の第１端電圧は前記選択回路によって選択された第２電極電圧と実質的に同一であり，
前記第１経路方向の電流が零アンペアになる時，前記選択回路の第１端電圧が前記第２電圧より大きい第４電圧まで減少した場合に，前記第２経路方向の電流によって前記選択回路の第１端電圧は前記第４電圧から増加することを特徴とする，請求項３４または３５のいずれか１項に記載のプラズマ表示パネルの駆動方法。
【請求項３７】
前記ダイオードは前記トランジスタのボディーダイオードであることを特徴とする，請求項３４，３５または３６のいずれか１項に記載のプラズマ表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，プラズマ表示パネル（ＰＤＰ  Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）の駆動回路に関し，特にアドレシング電圧を印加するためのアドレス駆動回路に関する。
【背景技術】
【０００２】
プラズマ表示パネルは，気体放電によって生成されたプラズマを利用して文字または映像を表示する平面表示装置であって，そのサイズによって数十から数百万個以上の画素がマトリックス形態で配列されている。このようなプラズマ表示パネルは印加される駆動電圧波形の形態と放電セルの構造によって直流形と交流形に区分される。
【０００３】
直流形プラズマ表示パネルは，電極の放電空間が絶縁されないまま露出されていて，電圧が印加される間は電流が放電空間にそのまま流れ，このために電流制限のための抵抗を挿入しなければならないという短所がある。これに反し，交流型プラズマ表示パネルは電極を誘電体層が覆っていて直列キャパシタンス成分の形成で電流値と放電時間が制限され，放電時イオンの衝撃から電極が保護されるので直流形に比べて寿命が永いという長所がある。
【０００４】
図１は交流型プラズマ表示パネルの一部斜視図である。
【０００５】
図１に示したように，ガラス基板１上の（図１で下側）には誘電体層２および保護膜３で覆われた走査電極４と維持電極５が対をなして平行に設置される。ガラス基板６上には絶縁体層７で覆われた複数のアドレス電極８が設置される。隣接したアドレス電極８の間にある絶縁体層７上にはアドレス電極８と平行に隔壁９が形成されている。また，絶縁体層７の表面および隔壁９の両側面に蛍光体層１０が形成されている。ガラス基板１，６は走査電極４および維持電極５に対してアドレス電極８が直交するように放電空間１１を隔てて対向して配置されている。アドレス電極８と対をなす走査電極４および維持電極５との交差部にある放電空間が放電セル１２を形成する。
【０００６】
図２はプラズマ表示パネルの電極配列図である。
【０００７】
図２に示したように，プラズマ表示パネルの電極（または画素）配列はｎ×ｍのマトリックス形態を有しており，具体的に列方向にはアドレス電極（Ａ１〜Ａｍ）が伸びていて，行方向には走査電極（Ｙ１〜Ｙｎ）および維持電極（Ｘ１〜Ｘｎ）が伸びている。図２に示された放電セル１２は図１に示された放電セル１２に対応する。
【０００８】
一般にこのような交流型プラズマ表示パネルの駆動方法を時間的な動作変化で表現すれば，リセット期間，アドレス期間，維持期間で構成されたサブフレーム期間，サブフレーム期間の集合であるフレーム期間となる。また，前記の維持期間は多数の反復的な単位放電の集合であり，各画素の放電回数が目視における輝度を形成する。
【０００９】
リセット期間は，セルにアドレシング動作が円滑に行なわれるようにするために各セルの状態を初期化する期間であり，アドレス期間は，パネルで点灯されるセルと点灯されないセルを区別するために点灯されるセル（アドレシングされたセル）に壁電荷を積む動作を行う期間である。維持期間は維持放電電圧パルスを印加してアドレシングされたセルに実際に映像を表示するための放電を行なう期間である。
【００１０】
アドレス期間では，アドレス電極が形成された面と走査および維持電極が形成された面の間の放電空間などが容量性負荷（以下，“パネルキャパシタ”と言う。）として作用するためにパネルにはキャパシタンス成分が存在する。したがって，アドレス電極にアドレシングのための波形を印加するためには，アドレス放電のための電力以外にパネルキャパシタに所定の電圧を発生させる無効電力が多く必要である。無効電力による消費電流が多い場合には，アドレス電極駆動ＩＣの負荷電流が増して発熱が増加し，これによって駆動ＩＣが破壊されることがあるので，アドレス駆動ＩＣには無効電力を回収して再使用する電力回収回路が一般に用いられる。このような電力回収回路としてＬ．Ｆ．Ｗｅｂｅｒによって提案された回路（特許文献１および２参照）がある。
【特許文献１】米国特許第４，８６６，３４９号明細書
【特許文献２】米国特許第５，０８１，４００号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし，このような電力回収回路の使用により消費電力が高い（明るい）映像を表示する場合に消費電力を一定水準にまで制限することはできるが，消費電力が低い映像を表示する場合にも電力回収回路が動作し，意に反して，消費電力が高くなるという問題点があった。つまり，全ての放電セルが点灯される表示パターンではアドレス電極にアドレシングに必要な電圧が継続して印加されなければならないが，従来の電力回収回路ではこの場合にも接地線に連結されたスイッチング素子の導通動作によって継続して電力回収動作をし，不必要に消費電力が高くなるという問題点があった。更に，従来の電力回収回路は，トランジスタのスイッチング損失や回路の寄生成分により，パネルキャパシタの電圧を所望の電圧にまで変更できず，これによりスイッチング素子が電圧印加または通電状態でオン・オフするハードスイッチングにより消費電力が高くなるという問題点があった。
【００１２】
また，従来の電力回収回路には，パネルキャパシタの電圧を上昇させるための共振電流を発生させるスイッチ，パネルキャパシタの電圧を下降させるための共振電流を発生させるスイッチ，パネルキャパシタにアドレス電圧を供給するためのスイッチおよびパネルキャパシタに接地電圧を供給するための４個のスイッチと共振経路を形成するための２個のダイオードが必ず必要であるので，電力回収回路の製造経費が高いという問題点があった。
【００１３】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，プラズマ表示パネルの消費電力を減少できる新規かつ改良されたアドレス駆動回路を備えたプラズマ表示装置とプラズマ表示パネルの駆動方法および駆動装置を提供することにある。
また，本発明はアドレス駆動回路の単価を減少することをその技術的課題とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために，本発明は，アドレス電極の電圧を，全面的なＬＣ共振を利用して，減少させた後に増加させるプラズマ表示装置が提供される。
【００１５】
上記課題を解決するために，本発明のある観点によれば，パネル，第１駆動回路，複数の選択回路および第２駆動回路を備えたプラズマ表示装置が提供される。パネルは，第１方向に延びている複数の第１電極および上記第１方向と交差する第２方向に延びている複数の第２電極を有する。第１駆動回路は，複数の第１電極に順次に第１電圧を印加し，複数の選択回路は複数の第２電極に各々電気的に連結され，複数の第２電極のうち第２電圧が印加される第２電極を選択する。第２駆動回路は，複数の選択回路の第１端に電気的に連結され，選択回路によって選択される第２電極に第２電圧を印加する。このような第２駆動回路は少なくとも１つのキャパシタ，第１トランジスタ，少なくとも１つのインダクタおよび第２トランジスタを有する。第１トランジスタは第１電流通路として，その第１端および第２端が選択回路の第１端およびキャパシタの第１端に各々電気的に連結され，第２トランジスタは第２電流経路として選択回路の第１端と第２電圧を供給する電源の間に電気的に連結される。インダクタは選択回路の第１端と第１トランジスタの第１端の間または第１トランジスタの第２端とキャパシタの第１端の間に電気的に連結される。
【００１６】
また，第１トランジスタには第１端にカソード，第２端にアノードが対応されるボディーダイオードが形成されている。この時，第２駆動回路は，インダクタを通じて第２電極，第１トランジスタおよびキャパシタで形成される第１経路方向の第１電流で第２電極の電圧を減少させた後，インダクタを通じてキャパシタから第１トランジスタのボディーダイオードを経て第２電極まで形成される第２経路方向の第２電流で第２電極の電圧を増加させてもよい。
【００１７】
また，第２駆動回路は，第１トランジスタの第１端にカソードが電気的に連結され，第１トランジスタの第２端にアノードが電気的に連結される第１ダイオードをさらに有してもよい。この時，第２駆動回路は，インダクタを通じて第２電極，第１トランジスタおよびキャパシタで形成される第１経路方向の第１電流で第２電極の電圧を減少させた後，インダクタを通じてキャパシタ，第１ダイオードおよび第２電極で形成される第２経路方向の第２電流で第２電極の電圧を増加させてもよい。
【００１８】
ここで，第２駆動回路は，第１トランジスタの第２端と第１ダイオードのアノードとの間，または第１ダイオードのカソードと第１トランジスタの第１端との間に電気的に連結される第２ダイオードを有してもよく，第２ダイオードは第２経路方向の電流を遮断する経路方向に形成されてもよい。
【００１９】
また，第２駆動回路は，第２電極の電圧を増加させた後，第２トランジスタを通じて第２電極に第２電圧を印加してもよい。
【００２０】
また，第１電流によって第２電極の電圧が所定電圧まで減少した後，インダクタに電気エネルギーが存在して第１経路方向に電流が流れている場合に，第１経路方向に電流が流れることにより電荷はキャパシタに回収され，第１経路方向の電流が零アンペアまで減少した後，第２経路方向の第２電流がキャパシタからインダクタに伝えられてもよい。
【００２１】
ここで，第２駆動回路は，キャパシタの第２端にアノードが電気的に連結され，インダクタにカソードが連結される第３ダイオードをさらに有することができ，第１経路方向の電流は第３ダイオードを通じてキャパシタに回収されてもよい。
【００２２】
また，選択回路は，選択回路の第１端と第２電極との間に電気的に連結される第３トランジスタ，および第２電極と所定電圧を供給する電源との間に電気的に連結される第４トランジスタを有してもよい。第１経路方向の電流は第３および第４トランジスタのボディーダイオードを通じてキャパシタに回収されてもよい。
【００２３】
また，第１経路方向の電流によってキャパシタに充電される電圧は第２経路方向の電流によりキャパシタから放電される電圧より大きくてもよい。
【００２４】
また，第２駆動回路は，第２電極の電圧を減少させる前に第２電極の電圧を実質的に第２電圧に維持した状態で第２トランジスタと第１トランジスタを通じてインダクタおよびキャパシタに第１経路方向の第３電流を供給してもよい。
【００２５】
また，第２電流によって第２電極の電圧が第２電圧まで増加した後，インダクタに第２経路方向の電流が残っている場合に，第２経路方向の電流はインダクタおよび第２トランジスタのボディーダイオードを通じて電源に回収されてもよい。
【００２６】
また，選択回路は選択回路の第１端と第２電極に電気的に連結される第３トランジスタおよび第２電極と所定電圧を供給する電源との間に電気的に連結される第４トランジスタを有してもよい。この時，複数の選択回路のうち第３トランジスタが導通する選択回路に連結された第２電極が選択され，第１電流によって第２電極の電圧が所定電圧より大きい電圧まで減少した場合に，第２電極は第４トランジスタの導通により所定電圧まで減少してもよい。
【００２７】
また，キャパシタの電圧は第２電圧の半分に相当する電圧と第２電圧の間の電圧であるプラズマ表示装置であってもよい。
【００２８】
また，キャパシタの電圧は第１経路方向および第２経路方向の電流によって可変されてもよい。
【００２９】
上記課題を解決するために，本発明の別の観点によれば，パネル，第１駆動回路，複数の選択回路および第２駆動回路を備えるプラズマ表示装置が提供される。パネルは一方向に延びている複数の第１電極および上記第１方向と交差する第２方向に延びている複数の第２電極を有している。第１駆動回路は複数の第１電極に順次に第１電圧を印加し，選択回路は複数の第２電極に各々電気的に連結され，複数の第２電極のうちデータが記入される第２電極を選択する。第２駆動回路はボディーダイオードが形成されている第１トランジスタ，インダクタおよびキャパシタを有し，選択回路によって選択された第２電極に第２電圧を印加する。そして，第２駆動回路はインダクタを通じてキャパシタを放電して選択された第２電極と第１電極によって形成される容量性負荷を充電した後，選択された第２電極に第２電圧を印加し，インダクタを通じて容量性負荷を放電してキャパシタを充電する。この時，容量性負荷を放電する電流は第１トランジスタを通過する電流を含み，容量性負荷を充電する電流は第１トランジスタのボディーダイオードを通過する電流を含む。そして，キャパシタとインダクタを通じて容量性負荷が放電された後，容量性負荷に所定電圧以上の残留電圧が存在する場合，残留電圧は選択回路の動作によって所定電圧まで放電される。
【００３０】
また，第２駆動回路は第１トランジスタに並列で連結される第１ダイオードをさらに含み，容量性負荷を充電する電流は第１ダイオードを通過する電流をさらに有してもよい。
【００３１】
上記課題を解決するために，本発明の別の観点によれば，パネル，第１駆動回路，複数の選択回路および第２駆動回路を備えるプラズマ表示装置が提供される。パネルは一方向に延びている複数の第１電極および上記第１方向と交差する第２方向に延びている複数の第２電極を有する。第１駆動回路は複数の第１電極に順次に第１電圧を印加し，選択回路は複数の第２電極に各々電気的に連結され，複数の第２電極のうちデータが記入される第２電極を選択する。第２駆動回路は第１トランジスタ，第１トランジスタに並列で連結される第１ダイオード，少なくとも１つのインダクタおよび少なくとも１つのキャパシタを含み，選択回路によって選択された第２電極に第２電圧を印加する。このような第２駆動回路はインダクタを通じてキャパシタを放電して選択された第２電極と第１電極によって形成される容量性負荷を充電した後，選択された第２電極に第２電圧を印加し，インダクタを通じて容量性負荷を放電してキャパシタを充電する。この時，容量性負荷を放電する電流は第１トランジスタを通過する電流を含み，容量性負荷を充電する電流は第１ダイオードを通過する電流を含む。そして，キャパシタとインダクタを通じて容量性負荷が放電された後，容量性負荷に所定電圧以上の残留電圧が存在する場合残留電圧は選択回路の動作によって所定電圧まで放電される。
【００３２】
また，上記第２駆動回路は，上記容量性負荷を放電する電流が上記第１トランジスタのボディーダイオードを通過する経路を遮断するための第２ダイオードをさらに有してもよい。
【００３３】
また，上記第２駆動回路は，上記容量性負荷を放電する前に上記インダクタを通じて上記キャパシタに電流を供給してもよい。
【００３４】
また，上記各選択回路は，上記選択回路と上記第２駆動回路の接続点と上記第２電極との間に電気的に連結される第３トランジスタと，上記第２電極と所定電圧を供給する電源との間に電気的に連結される第４トランジスタとを有してもよく，上記第２トランジスタが導通して上記第２電極が選択されてもよい。
【００３５】
また，上記第４トランジスタが導通して上記容量性負荷の残留電圧が上記所定電圧まで放電されてもよい。
【００３６】
また，上記第３トランジスタと上記第４トランジスタとは互いに導通および遮断状態が切替えられてもよい。
【００３７】
また，上記第２電極の電圧を増加させる場合に，上記インダクタに形成される電流の経路方向と同方向の電流によって上記キャパシタから放電される電圧が，上記第２電極の電圧を減少させる場合に上記インダクタに形成される電流の経路方向と同方向の電流によって上記キャパシタに充電される電圧より大きくてもよい。
【００３８】
上記課題を解決するために，本発明の別の観点によれば，複数のアドレス電極と複数の走査電極が形成されており，上記アドレス電極と上記走査電極によって容量性負荷が形成されるプラズマ表示パネルを駆動する装置が提供される。この駆動装置はアドレス電極に第１端が電気的に連結される少なくとも１つのインダクタ，インダクタの第２端に第１端が電気的に連結されて第３電圧を供給する第３電源に第２端が電気的に連結される少なくとも１つのキャパシタ，インダクタの第２端とキャパシタの第１端との間またはアドレス電極とインダクタの第１端との間に電気的に連結されて導通の時に第１経路方向の電流経路を形成する第１トランジスタ，第１トランジスタに並列で形成されて第２経路方向の電流経路を形成する第１ダイオード，そしてアドレス電極と第２電圧を供給する第２電源の間に電気的に連結される第２トランジスタを有する。この時，第１トランジスタの導通によって形成される第１経路方向の電流によりアドレス電極の電圧が減少し，第１経路方向の電流の減少後に第１ダイオードによって形成される第２経路方向の電流によりアドレス電極の電圧が増加する。
【００３９】
また，第１ダイオードは第１トランジスタのボディーダイオードであってもよい。
【００４０】
また，第１ダイオードは第１トランジスタの第１端にカソード，第２端にアノードが各々電気的に連結されてもよい。そして，本発明の駆動装置は，第１トランジスタの第１端と第１ダイオードのカソードの間または第１トランジスタの第２端と第１ダイオードのアノードの間に第２経路方向の電流経路を遮断するように電気的に連結される第２ダイオードをさらに有してもよい。
【００４１】
また，上記第１経路方向の電流によって上記アドレス電極の電圧が前記第３電圧より大きい第４電圧まで減少した場合，上記第２経路方向の電流によって前記アドレス電極は前記第４電圧から増加してもよい。
【００４２】
また，上記キャパシタの第２端にアノードが電気的に連結され，上記インダクタの第１端にカソードが電気的に連結される第３ダイオードをさらに有してもよく，上記第１経路方向の電流によって上記アドレス電極の電圧が前記第３電圧まで減少した後，上記第１経路方向の電流が上記インダクタに残っている場合，上記インダクタに残った上記第１経路方向の電流は上記第３ダイオードを通じて上記キャパシタに回収されてもよい。
【００４３】
また，上記アドレス電極の電圧を減少させる前に，上記インダクタと上記キャパシタに上記第１経路方向の電流を供給してもよい。
【００４４】
また，上記アドレス電極の電圧を減少させる前に供給される第１経路方向の電流は，上記第１および第２トランジスタの導通によって上記第２電源から供給されてもよく，上記第１トランジスタが導通した状態で上記第２トランジスタが遮断することにより上記アドレス電極の電圧が減少してもよい。
【００４５】
また，上記アドレス電極の電圧が増加した後，上記第２トランジスタが導通して上記アドレス電極に前記第２電圧が印加されてもよい。
【００４６】
また，上記第３電圧は接地電圧であってもよい。
【００４７】
上記課題を解決するために，本発明の別の観点によれば，複数の第１電極と複数の第２電極が形成されており，第１電極と第２電極によって容量性負荷が形成され，出力端が第２電極に電気的に連結された選択回路の第１端に電気的に連結された少なくとも１つのインダクタを有するプラズマ表示パネルを駆動する方法が提供される。この駆動方法は，インダクタを通じて第１経路方向に電流を放電させて複数の第２電極のうち選択回路によって選択された第２電極の電圧を減少させる段階，選択回路を通じて複数の第２電極のうち第２電圧が印加される第２電極を再び選択する段階，第１経路方向の電流が零アンペアになった後，インダクタを通じて形成される第１経路方向と反対方向である第２経路方向の電流で選択された第２電極の電圧を増加させる段階，そして選択された第２電極に第２電圧を印加する段階を含む。ここで，第１経路方向の電流はインダクタに電気的に連結されたトランジスタによって形成され，第２経路方向の電流はトランジスタに並列で形成されたダイオードによって形成される。
【００４８】
また，この駆動方法は選択された第２電極の電圧を減少させる前に，インダクタに第１経路方向の電流を供給する段階をさらに含んでもよい。また上記選択回路によって選択されなかった第２電極には第３電圧が印加されてもよく，上記選択回路の第１端電圧は前記選択回路によって選択された第２電極電圧と実質的に同一であってもよい。また，上記第１経路方向の電流が零アンペアになる時，前記選択回路の第１端電圧が前記第３電圧より大きい第４電圧まで減少した場合に，前記第２経路方向の電流によって前記選択回路の第１端電圧は前記第４電圧から増加してもよく，上記ダイオードは上記トランジスタのボディーダイオードであってもよい。
【発明の効果】
【００４９】
本発明によれば，アドレス選択回路のスイッチング変化が多いパターンでは電力回収動作を行い，アドレス選択回路のスイッチング変化がないパターンでは電力回収動作が中止されて電力消耗を減らすことが可能なプラズマ表示装置を提供できるものである。そして，外部キャパシタが所定電圧の半分より大きい値で充電されるので，アドレス電圧を印加する場合に零電圧スイッチングできる。また，電力回収回路から接地電圧を印加することはないので接地線と連結されるスイッチング素子を除去でき，パネルキャパシタの電圧を上昇させる場合と下降させる場合に１つのスイッチング素子のみを使用するので，スイッチング素子の個数をさらに１個減らすことができる。
【発明を実施するための最良の形態】
【００５０】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００５１】
ある部分が他の部分と連結されているとする時，これは直接的に連結されている場合だけでなく，その中間に他の素子を隔てて間接的に連結されている場合も含む。
【００５２】
そして，本発明で電圧を維持するという表現は特定２点間の電位差が時間経過によって変化しても，その変化が設計上許容できる範囲内であるか，変化の原因が当業者の設計慣行では無視されている寄生成分による場合を含む。
【００５３】
次に，本発明の実施形態によるプラズマ表示装置およびプラズマ表示パネルの駆動装置と駆動方法について図面を参照して詳細に説明する。
【００５４】
図３は本発明の第１実施形態によるプラズマ表示装置の概略的な概念図である。
【００５５】
図３に示したように，本発明の第１実施形態によるプラズマ表示装置はプラズマ表示パネル１００，アドレス駆動部２００，走査・維持駆動部３００および制御部４００を備える。図３では走査・維持駆動部３００を１つのブロックで示したが，一般に走査駆動部と維持駆動部に分離されて形成されており，１つに統合して形成することもできる。
【００５６】
プラズマ表示パネル１００は列方向に延びている複数のアドレス電極（Ａ１〜Ａｍ），行方向に互いに対をなして延びている複数の走査電極（Ｙ１〜Ｙｎ）および複数の維持電極（Ｘ１〜Ｘｎ）を有する。アドレス駆動部２００は制御部４００からアドレス駆動制御信号を受信して表示しようとする放電セルを選択するためのアドレス信号を各アドレス電極（Ａ１〜Ａｍ）に印加する。また，本実施形態における第１電極（Ｙ１〜Ｙｎ）は，例えば走査電極で構成され，第２電極は，アドレス電極（Ａ１〜Ａｍ）で構成される。走査・維持駆動部３００は制御部４００から維持放電制御信号を受信して走査電極（Ｙ１〜Ｙｎ）と維持電極（Ｘ１〜Ｘｎ）に維持放電パルスを交互に入力することによって選択された放電セルに対して維持放電を行なう。制御部４００は外部から映像信号を受信してアドレス駆動制御信号と維持放電制御信号を生成して，各々アドレス駆動部２００と走査・維持駆動部３００（第１駆動回路）に印加する。
【００５７】
そして，アドレス駆動部２００，走査・維持駆動部３００および制御部４００は一般に印刷回路基板（ＰＣＢ）形態に製作されて，シャーシーベース（図示せず）に装着される。また，シャーシーベースはプラズマ表示パネル１００により映像が表示される面の反対側，つまりパネル後部，に配置されてプラズマ表示パネル１００と結合される。
【００５８】
一般に交流プラズマ表示パネルは，１フレームを複数のサブフィールドに分けて駆動され，各サブフィールドのアドレス期間で複数の放電セルのうち放電される放電セルが選択される。この時，放電セルを選択するために，アドレス期間では，走査電極に順次に走査電圧を印加し，走査電圧（第１電圧）が印加されない走査電極を正の電圧でバイアスする。そして，走査電圧が印加された走査電極によって形成される複数の放電セルの中で選択しようとする放電セルを通過するアドレス電極にアドレシングのための電圧（以下，“アドレス電圧”（第２電圧）と言う）を印加し，選択しないアドレス電極には基準電圧を印加する。一般にアドレス電極に印加する電圧には正の電圧を使用し，走査電圧電極に印加する電圧には接地電圧または負の電圧を使用する。アドレス電圧が印加されたアドレス電極と走査電圧が印加された走査電極の間には放電が起こり，残留電荷による放電容易状態を形成することによって，当該放電セルが選択される。そして，基準電圧として接地電圧が多く用いられる。
【００５９】
以下，選択する走査電極に印加される走査電圧と選択しないアドレス電極に印加される基準電圧を，共に接地電圧と仮定して，アドレス駆動部２００に含まれたアドレス駆動回路について図４を参照して説明する。
【００６０】
図４は本発明の第１実施形態によるアドレス駆動回路を示す図面である。
【００６１】
図４に示したように，本発明の第１実施形態によるアドレス駆動回路は電力回収回路２１０（第２駆動回路）と複数のアドレス選択回路２２０１〜２２０ｍを有する。アドレス選択回路２２０１〜２２０ｍは複数のアドレス電極Ａ１〜Ａｍに各々連結され，各々二つのスイッチング素子ＡＨ，ＡＬを駆動用および接地用として有する。また，本実施形態にかかる選択回路は，例えばアドレス選択回路で構成される。また，第３トランジスタは，スイッチング素子ＡＨで構成されてもよく，第４トランジスタは，スイッチング素子ＡＬで構成されてもよい。スイッチング素子ＡＨ，ＡＬにはボディーダイオードを有する電界効果トランジスタを使用でき，同一または類似な機能を有する他のスイッチング素子を使用することもできる。図４ではスイッチング素子ＡＨ，ＡＬをｎチャネル型ＭＯＳＦＥＴ（つまり，ｐ型ボディー）として示しており，スイッチング素子ＡＨ，ＡＬには，ソース・ボディー接続により，ソースからドレーン方向に流れるボディーダイオードが形成される。駆動スイッチング素子ＡＨの第１端子（ドレーン）は電力回収回路２１０に，第２端子（ソース）はアドレス電極Ａ１〜Ａｍに連結され，駆動スイッチング素子ＡＨが導通すれば電力回収回路２１０から供給されるアドレス電圧Ｖａがアドレス電極Ａ１〜Ａｍに伝達される。接地スイッチング素子ＡＬは第１端子（ドレーン）がアドレス電極Ａ１〜Ａｍに連結され，第２端子（ソース）が基準電圧（図４では接地線）に連結され，接地スイッチング素子ＡＬが導通すれば接地電圧（所定電圧）がアドレス電極Ａ１〜Ａｍに伝達される。そして，原則的に駆動スイッチング素子ＡＨと接地スイッチング素子ＡＬが同時に導通しないので，通常は両者一体の切換えスイッチとして考えられる。また，本実施形態にかかる所定電圧を供給する電源は，例えば接地スイッチング素子ＡＬの第２端子（ソース）が連結される接地線で構成される。
【００６２】
このように，アドレス電極Ａ１〜Ａｍに各々連結されたアドレス選択回路２２０１〜２２０ｍの両スイッチング素子ＡＨ，ＡＬが制御信号によって導通または遮断されて，アドレス電極Ａ１〜Ａｍにアドレス電圧Ｖａまたは接地電圧が印加される。つまり，アドレス期間内に駆動スイッチング素子ＡＨが導通してアドレス電圧Ｖａが印加されたアドレス電極は選択され，接地スイッチング素子ＡＬが導通して接地電圧が印加されたアドレス電極は選択されない。
【００６３】
そして，電力回収回路２１０はスイッチング素子Ａａ（第２トランジスタ），Ａｅｒｃ（第１トランジスタ），インダクタＬ，ダイオードＤｇ（第３ダイオード）およびキャパシタＣ１，Ｃ２を有する。また，本実施形態にかかるキャパシタは，例えばキャパシタＣ２で構成されてもよい。スイッチング素子Ａａ，Ａｅｒｃには，ボディーダイオードを有する電界効果トランジスタを使用でき，ボディーはソースに接続され，ソース・ドレーン間には制御可能な電流通路になるチャネルと制御困難なボディーダイオードが並列に接続された等価構造を有している。このようなスイッチング素子Ａａ，Ａｅｒｃには，同一または類似な機能をする他のスイッチング素子を用いてもよい。図４ではスイッチング素子Ａａ，Ａｅｒｃをｎチャネル型ＭＯＳＦＥＴとして示しており，スイッチング素子Ａａ，Ａｅｒｃには，各々ソースからドレーン方向にボディーダイオードが形成される。スイッチング素子Ａａの第１端子（ドレーン）は，アドレス電圧Ｖａを供給する電源（または電源線）Ｖａに連結され，第２端子（ソース）は，アドレス選択回路２２０１〜２２０ｍの駆動スイッチング素子ＡＨの第１端子に連結されている。また，本実施形態にかかる第２電圧を供給する電源および第２電圧を供給する第２電源は，例えばアドレス電圧Ｖａを供給する電源（または電源線）Ｖａで構成される。
【００６４】
インダクタＬの第１端子は，アドレス選択回路２２０１〜２２０ｍの駆動スイッチング素子ＡＨの第１端子に連結され，スイッチング素子Ａｅｒｃの第１端子（ドレーン）がインダクタＬの第２端子に連結されている。キャパシタＣ１，Ｃ２は電源Ｖａと接地線（第３電圧を供給する第３電源）の間に直列構成で挿入連結されており，スイッチング素子Ａｅｒｃの第２端子（ソース）がキャパシタＣ１，Ｃ２の接続点に連結されている。この時，インダクタＬとスイッチング素子Ａｅｒｃの間の連結順は変わることができる。そして，ダイオードＤｇはカソードがアドレス選択回路２２０１〜２２０ｍの駆動スイッチング素子ＡＨの第１端子に連結され，アノードが接地線に連結されている。
【００６５】
図４ではアドレス選択回路２２０１〜２２０ｍに１つの電力回収回路２１０が連結されている場合を示したが，アドレス選択回路２２０１〜２２０ｍをいくつかの群に分割して各群ごとに電力回収回路２１０を連結できる。また，図４ではキャパシタＣ１，Ｃ２をアドレス電圧Ｖａを供給する電源Ｖａと接地線の間に直列構成で挿入連結したが，キャパシタＣ１を除去することもできる。
【００６６】
次に，図５〜図１２Ｄを参照して本発明の第１実施形態によるアドレス駆動回路の動作について説明する。そして，図５〜図１２ＤではインダクタＬに流れる電流の方向を区分するために，インダクタＬの第１端子（右端）から第２端子（左端）に流れる電流の方向を“正方向”（第１経路方向）と定義し，反対に，インダクタＬの第２端子から第１端子に流れる電流の方向を“負方向”（第２経路方向）と定義する。また，以下では放電電圧に比べて半導体素子（スイッチング素子，ダイオード）のしきい電圧が非常に低いためにしきい電圧を零ボルトと見做して近似処理する。
【００６７】
図５は図４のアドレス駆動回路の選択回路を２個明示した図面である。
【００６８】
図５では説明の便宜上，隣接した二つのアドレス選択回路２２０２ｉ−１，２２０２ｉのみを示しており，アドレス電極と走査電極によって形成される容量性成分をパネルキャパシタＣｐ１，Ｃｐ２として示した。また，前述したようにパネルキャパシタの走査電極側には接地電圧が印加されることとした。
【００６９】
図５に示すように，電力回収回路２１０がアドレス選択回路２２０２ｉ−１，２２０２ｉの駆動スイッチング素子ＡＨ１，ＡＨ２を通じてパネルキャパシタＣｐ１，Ｃｐ２に連結されており，アドレス選択回路２２０２ｉ−１，２２０２ｉの接地スイッチング素子ＡＬ１，ＡＬ２は接地線（所定電源を供給する電源）に連結されている。パネルキャパシタＣｐ１はアドレス電極Ａ２ｉ−１と走査電極によって形成される容量性成分であり，パネルキャパシタＣｐ２はアドレス電極Ａ２ｉと走査電極によって形成される容量性成分である。
【００７０】
以下では１つのサブフィールドにおいて画面に表示される明暗（オン／オフ）パターンとアドレス信号波形の関係を図６〜図８に示した代表的なパターンを例としてアドレス駆動回路の動作と共に説明する。このような代表的なパターンとして，アドレス選択回路２２０１〜２２０ｍスイッチング状態の変化が多いドットオン／オフパターンおよびラインオン／オフパターンやアドレス選択回路２２０１〜２２０ｍスイッチング状態の変化がないフルホワイトパターンがある。
【００７１】
図６〜図８は各々ドットオン／オフパターン，ラインオン／オフパターンおよびフルホワイトパターンの概念図である。
【００７２】
このようなパターンはアドレス選択回路２２０１〜２２０ｍのスイッチングによって決定され，いかなるパターンを実現する場合にも電力回収回路２１０のスイッチング素子Ａａ，Ａｅｒｃの駆動タイミングは同一である。そして，アドレス選択回路のスイッチング状態の変化というのは走査電極が順次に選択される時，アドレス選択回路の両スイッチング素子ＡＨ，ＡＬの導通／遮断動作が繰り返されることを言う。つまり，走査電極が順次に選択される時，アドレス電極にアドレス電圧と接地電圧が交互に印加される場合にアドレス選択回路のスイッチング状態の変化が多く発生する。
【００７３】
まず，図６に示したドットオン／オフパターンは順次に走査電極Ｙ１，Ｙ２，Ｙ３，Ｙ４が選択される時，奇数番目アドレス電極Ａ１，Ａ３と偶数番目アドレス電極Ａ２，Ａ４に交互にアドレス電圧が印加されて発生する明暗表示パターンである。例えば，第１走査電極Ｙ１が選択される時は奇数番目アドレス電極Ａ１，Ａ３のみアドレス電圧が印加されて第１行の奇数番目列が選択され，第２走査電極Ｙ２が選択される時は偶数番目アドレス電極Ａ２，Ａ４にのみアドレス電圧が印加されて第２行の偶数番目列で発光が選択される。つまり，走査電極Ｙ１が選択される時は奇数番目アドレス選択回路の駆動スイッチング素子ＡＨが全て導通すると同時に，偶数番目アドレス選択回路の接地スイッチング素子ＡＬが全て導通し，走査電極Ｙ２が選択される時は偶数番目アドレス選択回路の駆動スイッチング素子ＡＨが導通すると同時に，奇数番目アドレス選択回路の接地スイッチング素子ＡＬが導通する。
【００７４】
次に，図７に示したラインオン／オフパターンは第１走査電極Ｙ１が選択される時，全てのアドレス電極Ａ１〜Ａ４にアドレス電圧が印加されるが，第２走査電極Ｙ２が選択される時は全てのアドレス電極Ａ１〜Ａ４にアドレス電圧が印加されない表示形態が繰り返されて得られる表示パターンである。つまり，走査電極Ｙ１が駆動される時は全てのアドレス選択回路の駆動スイッチング素子ＡＨが導通し，走査電極Ｙ２が駆動される時は全てのアドレス選択回路の接地スイッチング素子ＡＬが導通する。
【００７５】
そして，図８のフルホワイトパターンは順次に走査電極が選択される時，全てのアドレス電極にアドレス電圧が継続して印加されて発生する表示パターンである。つまり，全てのアドレス選択回路の駆動スイッチング素子ＡＨが常に導通している。
【００７６】
このようにドットオン／オフパターンとラインオン／オフパターンではアドレス選択回路の接地スイッチング素子ＡＬが周期的に導通するが，フルホワイトパターンでは接地スイッチング素子ＡＬが導通しない。接地スイッチング素子ＡＬの導通可否によって図５の電力回収回路でキャパシタＣ２の電圧が変わる。
【００７７】
以下ではドットオン／オフパターンとラインオン／オフパターンは接地スイッチング素子ＡＬが周期的に導通するという点で類似の動作をするので，ドットオン／オフパターンとフルホワイトパターンを例として，図５のアドレス駆動回路の動作について詳細に説明する。
【００７８】
１．ドットオン／オフパターン−図９，図１０Ａ〜図１０Ｈ参照
まず，ドットオン／オフパターンを例としてアドレス選択回路２２０１〜２２０ｍのスイッチング変化が多いパターンを表示する場合のアドレス駆動回路の時系列的動作変化について図９，図１０Ａ〜図１０Ｈを参照して説明する。ここで，動作変化は８個のモードＭ１〜Ｍ８で一巡し，モード変化はスイッチング素子の操作によって生じる。そして，ここで共振と称している現象は連続的な発振ではなく，スイッチング素子Ａｅｒｃの導通時に生じるインダクタＬとパネルキャパシタ（Ｃｐ１および／またはＣｐ２）の組み合わせによる電圧および電流の変化現象である。
【００７９】
図９は，ドットオン／オフパターンを示すための図５に示された電力回収回路の駆動タイミング図である。図１０Ａ〜図１０Ｈは図９の駆動タイミングによる図５のアドレス駆動回路の各モードでの電流経路を示す図面である。
【００８０】
図５の回路でドットオン／オフパターンを表示する場合には，１つの走査電極が選択される場合に奇数番目アドレス電極Ａ２ｉ−１に連結されたアドレス選択回路２２０２ｉ−１の駆動スイッチング素子ＡＨ１と偶数番目アドレス電極Ａ２ｉに連結されたアドレス選択回路２２０２ｉの接地スイッチング素子ＡＬ２が導通し，アドレス選択回路２２０２ｉの駆動スイッチング素子ＡＨ２とアドレス選択回路２２０２ｉ−１の接地スイッチング素子ＡＬ１が遮断される。次の走査電極が選択される場合には，駆動スイッチング素子ＡＨ１と接地スイッチング素子ＡＬ２が遮断され，駆動スイッチング素子ＡＨ２と接地スイッチング素子ＡＬ１が導通する。そして，このような動作が繰り返される。このようにドットオン／オフパターンを表示する場合には，走査電極Ｙ１〜Ｙｎに順次に印加される走査タイミングに同期してアドレス選択回路２２０２ｉ−１，２２０２ｉの駆動スイッチング素子ＡＨ１，ＡＨ２と接地スイッチング素子ＡＬ１，ＡＬ２の導通／遮断動作が継続して繰り返される。
【００８１】
図９でモード１（Ｍ１）が始まる前の状態を参照すると，  スイッチング素子ＡＨ１，ＡＬ２およびＡａが導通し，スイッチング素子ＡＨ２，ＡＬ１が遮断されてパネルキャパシタＣｐ１には電圧Ｖａが印加され，パネルキャパシタＣｐ２には接地電圧（零ボルト）が印加されていると仮定する。つまり，奇数番目アドレス電極Ａ２ｉ−１に電圧Ｖａが印加され，偶数番目アドレス電極Ａ２ｉに接地電圧が印加されていると仮定する。
【００８２】
動作が始まると，モード１（Ｍ１）になって，スイッチング素子ＡＨ１，ＡＬ２，Ａａが導通し，スイッチング素子ＡＨ２，ＡＬ１が遮断された状態，つまり，前サイクルの終了状態が一部継続する一方で，スイッチング素子Ａｅｒｃが導通を開始しチャネルが導通する。その結果，図１０Ａに示したように，電源Ｖａからスイッチング素子Ａａ，インダクタＬ，スイッチング素子Ａｅｒｃを経てキャパシタＣ２に至る経路を通じてインダクタＬとキャパシタＣ２に電流（第３電流）が流れ始め，キャパシタＣ２の電圧Ｖ２が増加を始める。ここで，インダクタＬに流れる電流ＩＬは，（Ｖａ−Ｖ２）／Ｌの増加速度で線形的に増加する。そして，パネルキャパシタＣｐ１には電圧Ｖａが印加され，パネルキャパシタＣｐ２には接地電圧が印加されている。ここで本実施形態にかかる第１電流通路は，例えばスイッチング素子Ａｅｒｃで構成され，正方向に流れる電流通路に相当する。また，本実施形態にかかる第２電流通路とは，例えばスイッチング素子Ａａで構成され，電源Ｖａからアドレス電極方向に流れる電流通路に相当する。
【００８３】
モード２（Ｍ２）に進むと，スイッチング素子Ａａが遮断されて図１０Ｂのように，パネルキャパシタＣｐ１から駆動スイッチング素子ＡＨ１のボディーダイオード，インダクタＬ，スイッチング素子Ａｅｒｃを経て，キャパシタＣ２に至る共振経路（１）が形成される。図９に示したように，共振経路で共振電流ＩＬが正弦波状に変化し，正方向の共振電流ＩＬ（第１電流）によってパネルキャパシタＣｐ１が放電してパネルキャパシタＣｐ１の電圧Ｖｐ１が減少する。そして，パネルキャパシタＣｐ１から放電された共振電流はキャパシタＣ２に供給されてキャパシタＣ２の電圧が増加する。この時，接地スイッチング素子ＡＬ２が導通しているので，パネルキャパシタＣｐ２の電圧Ｖｐ２は接地電圧に継続して維持される。そして，パネルキャパシタＣｐ１の電圧Ｖｐ１が接地電圧より低くなろうとしても，パネルキャパシタＣｐ１が連結された接地スイッチング素子ＡＬ１のボディーダイオードまたは接地線に連結されたダイオードＤｇによって，パネルキャパシタＣｐ１の電圧Ｖｐ１は接地電圧に維持される。
【００８４】
ここで，キャパシタＣ２の電圧Ｖ２によって共振電流が零になる時，パネルキャパシタＣｐ１の電圧Ｖｐ１の電圧が変わる。キャパシタＣ２の電圧Ｖ２が高い場合には，正方向の共振電流のみではパネルキャパシタＣｐ１の電圧Ｖｐ１が零になるまでは減少せず，キャパシタＣ２の電圧Ｖ２が低い場合には正方向の共振電流が流れる間にパネルキャパシタＣｐ１の電圧Ｖｐ１が零まで減少できる。もし，パネルキャパシタＣｐ１の電圧Ｖｐ１が零になった後に正方向の共振電流ＩＬが残っていれば，この残留電流ＩＬはダイオードＤｇからインダクタＬ，スイッチング素子Ａｅｒｃを経てキャパシタＣ２に至る経路（２）を通じてキャパシタＣ２に回収される。そして，パネルキャパシタＣｐ１の電圧Ｖｐ１が零まで減少しなかった場合に，パネルキャパシタＣｐ１の残留電圧は以下のモード３（Ｍ３）で接地スイッチング素子ＡＬ１が導通する時に放電される。
【００８５】
次に，モード３（Ｍ３）に進むと，アドレス電極Ａ２ｉを選択するが，アドレス電極Ａ２ｉ−１を選択しないためにスイッチング素子ＡＨ１，ＡＬ２が遮断され，スイッチング素子ＡＨ２，ＡＬ１が導通する。導通したスイッチング素子ＡＬ１によってパネルキャパシタＣｐ１には接地電圧（所定電圧）が印加される。この時，前述したようにパネルキャパシタＣｐ１の電圧Ｖｐ１が接地電圧以上である場合には，パネルキャパシタＣｐ１の残留電圧が接地スイッチング素子ＡＬ１を通じて放電される。そして，モード２（Ｍ２）で共振電流ＩＬが零になれば，共振の原理によってスイッチング素子Ａｅｒｃのボディーダイオードを通じて負方向に再び共振電流が流れる。つまり，図１０Ｃに示したようにキャパシタＣ２からスイッチング素子Ａｅｒｃのボディーダイオード，インダクタＬ，駆動スイッチング素子ＡＨ２を経てパネルキャパシタＣｐ２に至る共振経路が形成される。負方向の共振電流ＩＬ（第２電流）によってパネルキャパシタＣｐ２が充電されてパネルキャパシタＣｐ２の電圧Ｖｐ２が増加する。ここで，パネルキャパシタＣｐ２の電圧Ｖｐ２がＶａを超えると，自動的にスイッチング素子Ａａのボディーダイオードが導通するのでパネルキャパシタＣｐ２の電圧Ｖｐ２はＶａを超えない。
【００８６】
モード４（Ｍ４）ではスイッチング素子Ａａが導通（チャネルが導通）してスイッチング素子Ａｅｒｃが遮断され，図１０ＤのようにパネルキャパシタＣｐ２に電圧Ｖａが印加される。そして，パネルキャパシタＣｐ２が電圧Ｖａになった後，インダクタＬに残っている電流ＩＬはキャパシタＣ２からスイッチング素子Ａｅｒｃのボディーダイオード，インダクタＬおよびスイッチング素子Ａａのボディーダイオードを通じて電源Ｖａに回収される。また，本実施形態にかかる第２電流によって第２電極の電圧が第２電圧まで増加した後，インダクタに第２経路方向の電流が残っている場合に，第２経路方向の電流がインダクタおよび第２トランジスタのボディーダイオードを通じて回収される電源は，例えば電源Ｖａで構成される。
【００８７】
そして，モード３および４（Ｍ３，Ｍ４）でパネルキャパシタＣｐ１に充電される共振電流および電源Ｖａに回収される電流はキャパシタＣ２から放電される電流であるので，キャパシタＣ２の電圧が減少する。
【００８８】
このようにモード１〜４（Ｍ１〜Ｍ４）を通じて電力回収回路２１０は，アドレス選択回路２２０２ｉの駆動スイッチング素子ＡＨ２を通じてアドレス電極Ａ２ｉに電圧Ｖａを印加する。そしてアドレス選択回路２２０２ｉ−１の接地スイッチング素子ＡＬ１を通じてアドレス電極Ａ２ｉ−１に接地電圧が印加される。
【００８９】
次に，モード５（Ｍ５）〜モード８（Ｍ８）ではアドレス選択回路のスイッチング素子動作のみ変わり，電力回収回路のスイッチング素子動作は同一である。
【００９０】
モード５（Ｍ５）ではスイッチング素子ＡＨ２，ＡＬ１，Ａａが導通し，スイッチング素子ＡＨ１，ＡＬ２が遮断された状態でスイッチング素子Ａｅｒｃが導通（チャネルが導通）する。その結果，図１０Ｅに示したように電源線Ｖａからスイッチング素子Ａａ，インダクタＬ，スイッチング素子Ａｅｒｃを経てキャパシタＣ２に至る経路を通じてインダクタＬ２とキャパシタＣ２に電流（第３電流）が流れ，キャパシタＣ２に電圧が充電される。ここで，インダクタＬに流れる電流ＩＬは（Ｖａ−Ｖ２）／Ｌの増加速度で線形的に増加する。そして，パネルキャパシタＣｐ１には接地電圧が印加され，パネルキャパシタＣｐ２には電圧Ｖａが印加されている。
【００９１】
モード６（Ｍ６）ではスイッチング素子Ａａが遮断されて，図１０ＦのようにパネルキャパシタＣｐ２から駆動スイッチング素子ＡＨ２のボディーダイオード，インダクタＬ，スイッチング素子Ａｅｒｃを経てキャパシタＣ２に至る共振経路（１）が形成される。この共振経路での正方向の共振電流ＩＬによってパネルキャパシタＣｐ２が放電されてその電圧Ｖｐ２が減少する。そして，パネルキャパシタＣｐ２から放電された共振電流（第１電流）はキャパシタＣ２に供給されてキャパシタＣ２に電圧が充電される。この時，接地スイッチング素子ＡＬ１が導通しているので，パネルキャパシタＣｐ１の電圧Ｖｐ１は接地電圧に継続して維持される。そして，パネルキャパシタＣｐ２が連結された接地スイッチング素子ＡＬ２のボディーダイオードまたは接地線に連結されたダイオードＤｇによってパネルキャパシタＣｐ２の電圧Ｖｐ２は接地電圧以下には減少しない。
【００９２】
モード６（Ｍ６）でもモード２（Ｍ２）で説明したようにキャパシタＣ２の電圧Ｖ２によって共振電流が零になる時，パネルキャパシタＣｐ２の電圧Ｖｐ２の電圧が変わる。パネルキャパシタＣｐ２の電圧Ｖｐ２が接地電圧になった後に正方向の共振電流ＩＬが残っていれば，この残留電流ＩＬはダイオードＤｇからインダクタＬ，スイッチング素子Ａｅｒｃを経てキャパシタＣ２に至る経路（２）を通じてキャパシタＣ２に回収される。そして，パネルキャパシタＣｐ２の電圧Ｖｐ２が零ボルトまで減少しなかった場合に，パネルキャパシタＣｐ２の残留電圧は，以下のモード７（Ｍ７）で接地スイッチング素子ＡＬ２が導通する時に放電される。
【００９３】
次に，モード７（Ｍ７）ではアドレス電極Ａ２ｉ−１を選択し，アドレス電極Ａ２ｉを選択しないためにスイッチング素子ＡＨ２，ＡＬ１が遮断され，スイッチング素子ＡＨ１，ＡＬ２が導通する。導通したスイッチング素子ＡＬ２によってパネルキャパシタＣｐ２に接地電圧（所定電圧）が印加される。この時，パネルキャパシタＣｐ２の電圧Ｖｐ２が接地電圧以上である場合にはパネルキャパシタＣｐ２の残留電圧が接地スイッチング素子ＡＬ２を通じて放電される。そして，モード３（Ｍ３）で説明したようにキャパシタＣ２からスイッチング素子Ａｅｒｃのボディーダイオード，インダクタＬ，駆動スイッチング素子ＡＨ２を経てパネルキャパシタＣｐ１に至る共振経路が形成される。この共振経路での負方向の電流（第２電流）にキャパシタＣ２からパネルキャパシタＣｐ１に電流が供給されて，パネルキャパシタＣｐ１の電圧Ｖｐ１は増加する。ここで，パネルキャパシタＣｐ１の電圧Ｖｐ１がＶａを超えると自動的にスイッチング素子Ａａのボディーダイオードが導通するので，パネルキャパシタＣｐ１の電圧Ｖｐ１はＶａを超えない。
【００９４】
最後の状態，モード８（Ｍ８）では，スイッチング素子Ａａが導通（チャネルが導通）してスイッチング素子Ａｅｒｃが遮断されて図１０ＨのようにパネルキャパシタＣｐ１に電圧Ｖａが印加される。そして，パネルキャパシタＣｐ１が電圧Ｖａになった後，インダクタＬに残っている電流はキャパシタＣ２からスイッチング素子Ａｅｒｃのボディーダイオード，インダクタＬおよびスイッチング素子Ａａのボディーダイオードを通じて電源Ｖａに回収される。
【００９５】
モード７および８（Ｍ７，Ｍ８）でもパネルキャパシタＣｐ１に充電される共振電流および電源Ｖａに回収される電流はキャパシタＣ２から放電される電流であるので，キャパシタＣ２の電圧が減少する。
【００９６】
このようにモード５〜８（Ｍ５〜Ｍ８）を通じて電力回収回路２１０はアドレス選択回路２２０２ｉ−１の駆動スイッチング素子ＡＨ１を通じてアドレス電極Ａ２ｉ−１に電圧Ｖａを印加する。そして，アドレス選択回路２２０２ｉの接地スイッチング素子ＡＬ２を通じてアドレス電極Ａ２ｉに接地電圧が印加される。このようなモード１〜８（Ｍ１〜Ｍ８）の動作が繰り返されながらドットオン／オフパターンが実現される。
【００９７】
ここで，キャパシタＣ２の蓄積エネルギーの移動状況について説明する。まず，モード１（Ｍ１）を参照すると，電源ＶａからインダクタＬ２を通じてキャパシタＣ２に電流（エネルギー）が供給され，モード２（Ｍ２）ではパネルキャパシタＣｐ１が放電しながらキャパシタＣ２に電流（エネルギー）を供給する。つまり，モード１および２（Ｍ１，Ｍ２）ではキャパシタＣ２にエネルギーが充電されてキャパシタＣ２の電圧がΔＶ１だけ上昇する。次に，モード３（Ｍ３）ではキャパシタＣ２からインダクタＬを通じて電流が供給されてパネルキャパシタＣｐ２の電圧が増加し，残った電流は電源Ｖａに回収されてエネルギー循環する。つまり，モード３（Ｍ３）ではキャパシタＣ２からエネルギーが放電されてキャパシタＣ２の電圧がΔＶ２だけ下降する。しかし，初期にキャパシタＣ２にＶａ／２電圧が充電されていると仮定すれば，キャパシタＣ２の充電時にはモード１（Ｍ１）で電源Ｖａを通じてエネルギーをさらに供給するので，キャパシタＣ２の充電エネルギーがキャパシタＣ２の放電エネルギーより大きい。つまり，ΔＶ１がΔＶ２より大きい。モード５〜８（Ｍ５〜Ｍ８）でキャパシタＣ２に充電および放電されるエネルギーもモード１〜４（Ｍ１〜Ｍ４）と同一である。そして，パネルキャパシタ（Ｃｐ１またはＣｐ２）は零ボルトになった後にモード３または７（Ｍ３，Ｍ７）で再び充電されるので，モード１〜８（Ｍ１〜Ｍ８）が繰り返されてもパネルキャパシタ（Ｃｐ１またはＣｐ２）を充電するためにキャパシタＣ２から放電されるエネルギーは実質的に一定である。
【００９８】
しかし，キャパシタＣ２の充電エネルギーが放電エネルギーより大きくてキャパシタＣ２の電圧が増加すると，モード１および２（Ｍ１，Ｍ２）またはモード５および６（Ｍ５，Ｍ６）でキャパシタＣ２に充電されるエネルギーが減少する。つまり，モード１〜８（Ｍ１〜Ｍ８）の動作が継続して繰り返されれば，キャパシタＣ２の充電エネルギーが減少して，最終的にはキャパシタＣ２の充電エネルギーと放電エネルギーが実質的に同一になる平衡状態となる。そして，平衡状態ではキャパシタＣ２に充電された電圧がＶａ／２よりは大きくてＶａよりは小さくなる。
【００９９】
このようにキャパシタＣ２に充電された電圧がＶａ／２電圧より大きいと，モード３および７（Ｍ３，Ｍ７）で共振の原理によってパネルキャパシタＣｐ１，Ｃｐ２にキャパシタＣ２の電圧の２倍に相当する電圧，つまり，Ｖａより大きい電圧が充電できる。したがって，アドレス駆動回路に寄生成分が存在する場合にも共振によってパネルキャパシタＣｐ１，Ｃｐ２の電圧がＶａまで増加でき，これによりスイッチング素子Ａａが零電圧スイッチングになるので，スイッチング損失を減らすことができる。
【０１００】
２．フルホワイトパターン−図１１，図１２Ａ〜図１２Ｄ参照
次に，フルホワイトパターンを例としてアドレス選択回路２２０１〜２２０ｍのスイッチング変化が少ないパターンを表示する場合のアドレス駆動回路の時系列的動作変化について図１１，図１２Ａ〜図１２Ｄを参照して説明する。ここで，動作変化は４つのモード（Ｍ１〜Ｍ４）で一巡し，モード変化はスイッチング素子の操作によって生じる。
【０１０１】
図１１はフルホワイトパターンを示すための図５の電力回収回路による駆動タイミング図である。図１２Ａ〜図１２Ｄは図１１の駆動タイミングによる図５のアドレス駆動回路の各モードでの電流経路を示す図面である。
【０１０２】
図５の回路でフルホワイトパターンを表示する場合には，走査電極が順次に選択される間にアドレス選択回路２２０２ｉ−１，２２０２ｉの駆動スイッチング素子ＡＨ１，ＡＨ２が常に導通している。
【０１０３】
図１１でモード１（Ｍ１）が始まる前にスイッチング素子ＡＨ１，ＡＨ２，Ａａが導通してパネルキャパシタＣｐ１，Ｃｐ２には電圧Ｖａが印加されていると仮定する。
【０１０４】
まず，モード１（Ｍ１）ではスイッチング素子ＡＨ１，ＡＨ２，Ａａが導通した状態でスイッチング素子Ａｅｒｃが導通（チャネルが導通）する。その結果，図１２Ａに示したように図９のモード１（Ｍ１）のようにインダクタＬに流れる電流ＩＬ（第３電流）が（Ｖａ−Ｖ２）／Ｌの増加速度で線形的に増加し，これによりキャパシタＣ２に電流が流れてキャパシタＣ２の電圧が増加する。そして，パネルキャパシタＣｐ１，Ｃｐ２には電圧Ｖａが印加されている。
【０１０５】
モード２（Ｍ２）ではスイッチング素子Ａａが遮断されて図１２Ｂに示したようにパネルキャパシタＣｐ１およびＣｐ２から駆動スイッチング素子ＡＨ１，ＡＨ２のボディーダイオード，インダクタＬ，スイッチング素子Ａｅｒｃを経てキャパシタＣ２に至る共振経路が形成される。この共振経路での正の共振電流ＩＬ（第１電流）によってパネルキャパシタＣｐ１，Ｃｐ２の電圧Ｖｐ１，Ｖｐ２は減少し，図９のモード２（Ｍ２）のようにキャパシタＣ２に電圧が充電される。図９のモード２（Ｍ２）で説明したように，キャパシタＣ２の電圧が低い場合にはパネルキャパシタＣｐ１，Ｃｐ２の電圧Ｖｐ１，Ｖｐ２が零ボルトまで減少して，残った電流をキャパシタＣ２に回収できる。しかし，フルホワイトパターンの場合にはキャパシタＣ２の電圧Ｖ２が高くなり，正方向の共振電流によってパネルキャパシタＣｐ１，Ｃｐ２の電圧Ｖｐ１，Ｖｐ２が零ボルトまで減少できない。また，本実施形態にかかる第４電圧は，例えば零ボルトまで減少できないパネルキャパシタＣｐ１，Ｃｐ２の電圧Ｖｐ１，Ｖｐ２電圧に相当する。これについては以下で詳細に説明する。
【０１０６】
そして，フルホワイトパターンでは，走査電極Ｙ１〜Ｙｎに走査電圧が順次に印加される時，アドレス電極Ａ２ｉ−１，Ａ２ｉが継続して選択されるので，駆動スイッチング素子ＡＨ１，ＡＨ２が継続して導通している。したがって，モード３（Ｍ３）ではドットオン／オフパターンと異なって，駆動スイッチング素子ＡＨ１，ＡＨ２および接地スイッチング素子ＡＬ１，ＡＬ２の切換えがなく，これによりパネルキャパシタＣｐ１，Ｃｐ２の残留電圧が放電されない。そして，モード２（Ｍ２）で共振電流ＩＬが零アンペアになった後，モード３（Ｍ３）では共振電流ＩＬの方向が負方向に変わる。したがって，図１２Ｃに示したようにキャパシタＣ２からスイッチング素子Ａｅｒｃのボディーダイオード，インダクタＬ，スイッチング素子ＡＨ１，ＡＨ２を経てパネルキャパシタＣｐ１およびＣｐ２に至る共振電流ＩＬ（第２電流）によってパネルキャパシタＣｐ１，Ｃｐ２の電圧Ｖｐ１，Ｖｐ２は増加し，キャパシタＣ２は放電される。ここで，パネルキャパシタＣｐ２の電圧Ｖｐ２がＶａを超えると自動的にスイッチング素子Ａａのボディーダイオードが導通するので，パネルキャパシタＣｐ２の電圧Ｖｐ２はＶａを超えない。
【０１０７】
次に，モード４（Ｍ４）ではスイッチング素子Ａａが導通（チャネルが導通）し，スイッチング素子Ａｅｒｃが遮断されて図１２ＤのようにパネルキャパシタＣｐ１，Ｃｐ２に電圧Ｖａが印加される。そして，パネルキャパシタＣｐ１，Ｃｐ２の電圧がＶａになった後，インダクタＬに残っている電流ＩＬはキャパシタＣ２，スイッチング素子Ａｅｒｃのボディーダイオード，インダクタＬおよびスイッチング素子Ａａのボディーダイオードを通じて電源Ｖａに回収される。
【０１０８】
このようにモード１から４（Ｍ１〜Ｍ４）の間は，電力回収回路２１０はアドレス選択回路２２０２ｉ−１，２２０２ｉの駆動スイッチング素子ＡＨ１，ＡＨ２を経てアドレス電極Ａ２ｉ−１，Ａ２ｉに電圧Ｖａを供給する。そして，図８のフルホワイトパターンを表示する場合には，スイッチング素子ＡＨ１，ＡＨ２が継続して導通状態にあり，  モード１〜４（Ｍ１〜Ｍ４）が繰り返される。
【０１０９】
図８のフルホワイトパターンでもドットオン／オフパターンで説明したようにモード１〜モード４（Ｍ１〜Ｍ４）の反復によりキャパシタＣ２の電圧Ｖ２が増加する。ここで，キャパシタＣ２の電圧Ｖ２が高くて，パネルキャパシタＣｐ１，Ｃｐ２の電圧が零ボルトまで減少しなければ，アドレス選択回路２２０２ｉ−１，２２０２ｉの接地スイッチング素子ＡＬ１，ＡＬ２が導通しないので，パネルキャパシタＣｐ１，Ｃｐ２の残留電圧が放電されない。したがって，モード２（Ｍ２）期間にパネルキャパシタＣｐ１，Ｃｐ２が放電した後，モード３（Ｍ３）期間に，残留電圧が放電されなかった状態でパネルキャパシタＣｐ１，Ｃｐ２に再び充電する。この時，エネルギーが１００％回収されて用いられると仮定すれば，モード２（Ｍ２）でキャパシタＣ２を充電するエネルギーと，モード３（Ｍ３）でキャパシタＣ２から放電されるエネルギーが，実質的に同一になる。しかし，キャパシタＣ２に電流を供給してキャパシタＣ２を充電するモード１（Ｍ１）の過程が更に行われるので，図９のフルホワイトパターンを表示する場合には，キャパシタＣ２に充電される電圧（ΔＶ１）がキャパシタＣ２から放電される電圧（ΔＶ２）より常に大きい。
【０１１０】
キャパシタＣ２に充電される電圧（ΔＶ１）がキャパシタＣ２から放電される電圧（ΔＶ２）より大きい時，モード１〜４（Ｍ１〜Ｍ４）の過程が繰り返されると，キャパシタＣ２の電圧が増加する。その結果，キャパシタＣ２の電圧が増加すれば，モード２（Ｍ２）で，パネルキャパシタＣｐ１，Ｃｐ２からキャパシタＣ２に放電される電流が減って，パネルキャパシタＣｐ１，Ｃｐ２から放電される量（つまり，減少量）が減る。したがって，図１１に示したように，モード１〜４（Ｍ１〜Ｍ４）の過程が繰り返されるとパネルキャパシタＣｐ１，Ｃｐ２の電圧Ｖｐ１，Ｖｐ２が減少する量が減る。
【０１１１】
そして，キャパシタＣ２の電圧が継続的に増加してＶａと実質的に同一なれば，パネルキャパシタＣｐ１，Ｃｐ２の電圧Ｖｐ１，Ｖｐ２がキャパシタＣ２の電圧と同一であるので，モード２（Ｍ２）でパネルキャパシタＣｐ１，Ｃｐ２が放電されない。そして，モード２（Ｍ２）でパネルキャパシタＣｐ１，Ｃｐ２の電圧Ｖｐ１，Ｖｐ２が減少しないので，モード３（Ｍ３）でパネルキャパシタＣｐ１，Ｃｐ２が充電されない。このようにキャパシタＣ２の電圧がＶａまで増加すれば，モード２および３（Ｍ２，Ｍ３）において実質的に電流の移動がほとんどなくなる。つまり，フルホワイトパターンを表示する場合には電力回収回路２１０が実質的に動作しない。
【０１１２】
以上説明したように，本発明の第１実施形態による電力回収回路はアドレス選択回路のスイッチング動作によってキャパシタＣ２の電圧レベルが自動的に変更されて電力回収回路の動作が設定される。この時，キャパシタＣ２の電圧はキャパシタＣ２に充電されるエネルギーとキャパシタＣ２から放電されるエネルギーによって決定される。そして，キャパシタＣ２の充電エネルギーは電源からインダクタを通じて供給されるエネルギーとパネルキャパシタの放電エネルギーからなり，キャパシタＣ２の放電エネルギーはパネルキャパシタの充電エネルギーからなるので，キャパシタＣ２にアドレス電圧の半分（Ｖａ／２）程度の電圧が充電されている場合には，キャパシタＣ２の充電エネルギーがキャパシタＣ２の放電エネルギーより大きい。
【０１１３】
しかし，ドットオン／オフパターンのような場合にはアドレス電圧まで充電されたパネルキャパシタがアドレス選択回路のスイッチング素子ＡＬの導通によって接地電圧まで完全に放電された後，アドレス電圧まで再び充電されるので，動作が繰り返されてもパネルキャパシタの充電エネルギーであるキャパシタＣ２の放電エネルギーはほとんど一定である。反面，キャパシタＣ２に大略Ｖａ／２電圧が充電された状態ではキャパシタＣ２の充電エネルギーが放電エネルギーより大きいのでキャパシタＣ２の電圧が増加し，これによりキャパシタＣ２の１回当たり充電エネルギーが減少する。したがって，動作が繰り返されるとキャパシタＣ２の１回当たり充電エネルギーが減って，キャパシタＣ２の１回当たり放電エネルギーとほとんど同一になる平衡状態になるような電力回収動作が行なわれる。
【０１１４】
つまり，アドレス選択回路２２０１〜２００ｍのスイッチング状態の変化が多くて，アドレス選択回路２２０１〜２００ｍに連結された複数のパネルキャパシタの中で，接地電圧まで完全に放電された後にアドレス電圧まで充電されるパネルキャパシタが多い場合には，キャパシタＣ２の電圧がＶａ／２からＶａの範囲内まで充電されて電力回収動作が行なわれる。
【０１１５】
そして，フルホワイトパターンのような場合にはアドレス電圧まで充電されたパネルキャパシタに連結された接地スイッチング素子ＡＬが導通することはない。しかし，キャパシタＣ２の充電エネルギーが放電エネルギーより大きくてキャパシタＣ２の電圧がＶａ／２より大きければ，インダクタとパネルキャパシタの共振によっては，パネルキャパシタの電圧が接地電圧までは放電することがない。そして，アドレス電圧まで充電されたパネルキャパシタに連結された接地スイッチング素子ＡＬが導通しないので，パネルキャパシタには残留電圧が生じる。このような残留電圧によりパネルキャパシタの充電エネルギーとパネルキャパシタの放電エネルギーが同一に減少し，これによりキャパシタＣ２の電圧は継続して増加する。キャパシタＣ２の電圧が増加すればパネルキャパシタの残留電圧もまた増加して，最終的にパネルキャパシタに充電されるエネルギーと放電されるエネルギーがほとんど無くなって電力回収回路で消耗されるエネルギーがほとんどなくなる。
【０１１６】
そして，フルホワイトパターンだけでなく，全ての画面で一色のみ表示されるパターン，または一定量のアドレス電極にだけ継続してアドレス電圧が印加されるパターンでもフルホワイトパターンのように電力回収動作がほとんど行われない。
【０１１７】
このように本発明の第１実施形態では，アドレス選択回路のスイッチング変化が多く電力回収動作が必要なパターンでは電力回収動作をし，アドレス選択回路のスイッチング変化がほとんどなく電力回収動作が必要でないパターンでは電力回収動作を自動的に行なうことがない。また，本発明の第１実施形態ではスイッチング素子Ａｅｒｃの導通によって発生する共振電流のみでアドレス電極に印加される電圧のレベルを変更するので，走査電極が順次に選択される時，アドレス電極に印加される電圧変更が速くなる。つまり，アドレス電極に印加されるパルスの周期が速い高速アドレシングが可能になる。
【０１１８】
そして，本発明の第１実施形態では，パネルキャパシタの電圧が零ボルトまで減少した後，インダクタＬに残っている正方向の共振電流を回収するためにダイオードＤｇを使用した。しかし，第１実施形態とは異なり，ダイオードＤｇを除去してインダクタＬに残っている正方向の電流をアドレス選択回路２２０２ｉ−１，２２０２ｉを通じて回収することもできる。このような第２実施形態について図１３を参照して説明する。
【０１１９】
図１３は本発明の第２実施形態によるアドレス駆動回路の概略的な図面である。そして，図１３では説明のためにスイッチング素子ＡＨ１，ＡＨ２，ＡＬ１，ＡＬ２のボディーダイオードを示した。
【０１２０】
図１３を参照すると，本発明の第２実施形態によるアドレス駆動回路は図５の回路からダイオードＤｇが除去された。その結果，図９のモード２および６（Ｍ２，Ｍ６）で説明したように正方向の共振電流によってパネルキャパシタ（Ｃｐ１および／またはＣｐ２）の電圧が零ボルトまで減少した後，インダクタＬに正方向の電流が残っていれば，インダクタＬに残っている電流が，選択回路２２０２ｉ−１のスイッチング素子ＡＬ１およびＡＨ１と選択回路２２０２ｉのスイッチング素子ＡＨ２およびＡＬ２のボディーダイオードを通り，インダクタＬ，スイッチング素子Ａｅｒｃを経てキャパシタＣ２に至る経路を通じてキャパシタＣ２に回収される。
【０１２１】
以上，本発明の第１および第２実施形態では電力回収回路２１０において，パネルキャパシタＣｐとインダクタＬの共振によって形成される正方向の共振電流をスイッチング素子Ａｅｒｃを通じて流れるようにした後，負方向の共振電流をスイッチング素子Ａｅｒｃのボディーダイオードを通じて流れるようにした。このようにすると，従来技術で共振経路形成に用いられる２個のスイッチと２個のダイオードを一個のスイッチに減らすことができる。しかし，第１および第２実施形態では，正方向と負方向の共振電流が全てスイッチング素子Ａｅｒｃを通過するので，スイッチング素子Ａｅｒｃで発熱が激しくなることがある。次に，スイッチング素子Ａｅｒｃの発熱を減らすことができる第３および第４実施形態について図１４および図１５を参照して詳細に説明する。
【０１２２】
図１４および図１６は，各々本発明の第３および第４実施形態によるアドレス駆動回路の概略的な図面であり，図１５は図１４の回路で負方向の電流を示す図面である。
【０１２３】
図１４に示すように，本発明の第３実施形態によるアドレス駆動回路は第１実施形態に比べてスイッチング素子Ａｅｒｃに並列で連結されるダイオードＤｒ（第１ダイオード）をさらに有する。ダイオードＤｒはカソードがスイッチング素子Ａｅｒｃのドレーン側に連結され，アノードがスイッチング素子Ａｅｒｃのソース側に連結されている。このようにすると，正方向の共振電流は，図１０Ａ，図１０Ｂ，図１０Ｅ，図１０Ｆ，図１２Ａおよび図１２Ｂで説明したようにスイッチング素子Ａｅｒｃを通じて流れる。そして，図１５に示したようにパネルキャパシタＣｐ１および／またはＣｐ２を充電するための負方向の共振電流はキャパシタＣ２，ダイオードＤｒ，インダクタＬを通じてパネルキャパシタ（Ｃｐ１および／またはＣｐ２）に供給され，パネルキャパシタ（Ｃｐ１および／またはＣｐ２）の充電後，インダクタＬに残っている電流はキャパシタＣ２，ダイオードＤｒ，インダクタＬおよびスイッチング素子Ａａのボディーダイオードを通じて電源Ａａに回収される。
【０１２４】
次に，図１６に示すように，本発明の第４実施形態によるアドレス駆動回路は図１４の回路に比べてダイオードＤｆ（第２ダイオード）をさらに有する。ダイオードＤｆはカソードがスイッチング素子Ａｅｒｃの第１端子（右端）に連結され，アノードがダイオードＤｒのカソードとインダクタＬの接続点に連結されている。図１４の回路では負方向の電流がダイオードＤｒとスイッチング素子Ａｅｒｃのボディーダイオードに分散されて流れることがあるので，図１６のようにすれば，スイッチング素子Ａｅｒｃのボディーダイオードに流れる負方向の電流を遮断できる。
【０１２５】
つまり，図９のモード１，２，５および６（Ｍ１，Ｍ２，Ｍ５，Ｍ６）と図１１のモード１および２（Ｍ１，Ｍ２）で発生する正方向の電流がインダクタＬ，ダイオードＤｆおよびスイッチング素子Ａｅｒｃを通過してキャパシタＣ２に供給され，図９のモード３および７（Ｍ３，Ｍ７）と図１１のモード３（Ｍ３）で発生する負方向の電流がキャパシタＣ２，ダイオードＤｒおよびインダクタＬを通じてパネルキャパシタ（Ｃｐ１および／またはＣｐ２）に供給される。このようにしてスイッチング素子Ａｅｒｃを通過する電流を分散させてスイッチング素子Ａｅｒｃの熱的ストレスを減らすことができる。
【０１２６】
そして，図１６では，ダイオードＤｆがダイオードＤｒとインダクタＬの接続点からスイッチング素子Ａｅｒｃのドレーン（第１端子）に向かって流れるように挿入連結された例を示したが，これとは異なりダイオードＤｆは，カソードがダイオードＤｒのアノードに連結され，アノードがスイッチング素子Ａｅｒｃの第２端子に連結されることもできる。つまり，ダイオードＤｆはスイッチング素子Ａｅｒｃを通じた正方向の電流は遮断せず，スイッチング素子Ａｅｒｃのボディーダイオードを通じた負方向の電流が遮断できる経路に挿入連結できる。
【０１２７】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１２８】
本発明は，プラズマ表示装置に適用可能であり，特にアドレシング電圧を印加するためのアドレス駆動回路を備えたプラズマ表示装置に適用可能である。
【図面の簡単な説明】
【０１２９】
【図１】交流型プラズマ表示パネルの一部斜視図である。
【図２】プラズマ表示パネルの電極配列図である。
【図３】本発明の実施形態によるプラズマ表示装置の概略的な概念図である。
【図４】本発明の第１実施形態によるアドレス駆動回路を示す図面である。
【図５】図４のアドレス駆動回路の選択回路を２個明示した図面である。
【図６】ドットオン／オフパターンの概念図である。
【図７】ラインオン／オフパターンの概念図である。
【図８】フルホワイトパターンの概念図である。
【図９】ドットオン／オフパターンを示すための図５の電力回収回路による駆動タイミング図である。
【図１０Ａ】図９の駆動タイミングによる図５のアドレス駆動回路のモード１での電流経路を示す図面である。
【図１０Ｂ】図９の駆動タイミングによる図５のアドレス駆動回路のモード２での電流経路を示す図面である。
【図１０Ｃ】図９の駆動タイミングによる図５のアドレス駆動回路のモード３での電流経路を示す図面である。
【図１０Ｄ】図９の駆動タイミングによる図５のアドレス駆動回路のモード４での電流経路を示す図面である。
【図１０Ｅ】図９の駆動タイミングによる図５のアドレス駆動回路のモード５での電流経路を示す図面である。
【図１０Ｆ】図９の駆動タイミングによる図５のアドレス駆動回路のモード６での電流経路を示す図面である。
【図１０Ｇ】図９の駆動タイミングによる図５のアドレス駆動回路のモード７での電流経路を示す図面である。
【図１０Ｈ】図９の駆動タイミングによる図５のアドレス駆動回路のモード８での電流経路を示す図面である。
【図１１】フルホワイトパターンを示すための図５の電力回収回路による駆動タイミング図である。
【図１２Ａ】図１１の駆動タイミングによる図５のアドレス駆動回路のモード１での電流経路を示す図面である。
【図１２Ｂ】図１１の駆動タイミングによる図５のアドレス駆動回路のモード２での電流経路を示す図面である。
【図１２Ｃ】図１１の駆動タイミングによる図５のアドレス駆動回路のモード３での電流経路を示す図面である。
【図１２Ｄ】図１１の駆動タイミングによる図５のアドレス駆動回路のモード４での電流経路を示す図面である。
【図１３】本発明の第２実施形態によるアドレス駆動回路の概略的な図面である。
【図１４】本発明の第３実施形態によるアドレス駆動回路の概略的な図面である。
【図１５】図１４の回路で負方向の電流を示す図面である。
【図１６】本発明の第４実施形態によるアドレス駆動回路の概略的な図面である。
【符号の説明】
【０１３０】
１００  プラズマ表示パネル
２００  アドレス駆動部
２１０  電力回収回路
２１０１〜２２０ｍ  アドレス選択回路
３００  走査・維持駆動部
４００  制御部
Ａ１〜Ａｍ  アドレス電極
Ａａ      電源電圧，  電源線，電源線接続用スイッチング素子
Ａｅｒｃ，ＡＨ，ＡＬ  スイッチング素子
Ｃ１，Ｃ２  キャパシタ
Ｃｐ１，Ｃｐ２  パネルキャパシタ
Ｄｇ            ダイオード
Ｌ              インダクタ
Ｖａ            アドレス電圧
Ｖｐ１，Ｖｐ２，Ｖ２  電圧
Ｘ１〜Ｘｎ  維持電極
Ｙ１〜Ｙｎ  走査電極
【図１】
2005157284.tif 000003
【図２】
2005157284.tif 000004
【図３】
2005157284.tif 000005
【図４】
2005157284.tif 000006
【図５】
2005157284.tif 000007
【図６】
2005157284.tif 000008
【図７】
2005157284.tif 000009
【図８】
2005157284.tif 000010
【図９】
2005157284.tif 000011
【図１０Ａ】
2005157284.tif 000012
【図１０Ｂ】
2005157284.tif 000013
【図１０Ｃ】
2005157284.tif 000014
【図１０Ｄ】
2005157284.tif 000015
【図１０Ｅ】
2005157284.tif 000016
【図１０Ｆ】
2005157284.tif 000017
【図１０Ｇ】
2005157284.tif 000018
【図１０Ｈ】
2005157284.tif 000019
【図１１】
2005157284.tif 000020
【図１２Ａ】
2005157284.tif 000021
【図１２Ｂ】
2005157284.tif 000022
【図１２Ｃ】
2005157284.tif 000023
【図１２Ｄ】
2005157284.tif 000024
【図１３】
2005157284.tif 000025
【図１４】
2005157284.tif 000026
【図１５】
2005157284.tif 000027
【図１６】
2005157284.tif 000028