(57)【要約】【課題】プラズマディスプレイ装置の駆動方法において、プラズマディスプレイ装置の表示品位を向上させることを目的とする。【解決手段】走査電極および維持電極が形成された基板とデータ電極が形成された基板とを対向配置してプラズマディスプレイ装置とし、１フィールド期間が書き込み期間および維持期間を有する複数のサブフィールドにより１フィールド期間を構成して発光表示を行うプラズマディスプレイ装置の駆動方法において、前記複数のサブフィールドのうち少なくとも１つのサブフィールドにおける維持期間において、走査電極に最初の正電圧の維持パルスを印加した後、またはほぼ同時に、正電圧に保たれている維持電極の電位を下げる。これによりセルの不灯現象を抑制し、プラズマディスプレイ装置の表示品位を大幅に改善することができる。【選択図】図１
2005055804.tif 000002
【特許請求の範囲】
【請求項１】
走査電極および維持電極が形成された基板とデータ電極が形成された基板とを対向配置してプラズマディスプレイ装置とし、１フィールド期間が書き込み期間および維持期間を有する複数のサブフィールドにより１フィールド期間を構成して発光表示を行うプラズマディスプレイ装置の駆動方法において、前記複数のサブフィールドのうち少なくとも１つのサブフィールドにおける維持期間において、走査電極に最初の正電圧の維持パルスを印加した後、またはほぼ同時に、正電圧に保たれている維持電極の電位を下げることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項２】
走査電極へ最初の正電圧の維持パルスを印加してから、１０μｓ以内に正電圧に保たれている維持電極の電位を下げることを特徴とする請求項１に記載のプラズマディスプレイ装置の駆動方法。
【請求項３】
正電圧に保たれている維持電極の電圧を０Ｖにすることを特徴とする請求項１または２に記載のプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大画面で、薄型、軽量のディスプレイ装置として知られているプラズマディスプレイ装置の駆動方法に関するものである。
【背景技術】
【０００２】
プラズマディスプレイ装置として、図４に示すようなＡＣ型プラズマディスプレイパネル（以下、パネルという）を用いたものが知られている。このパネルは、図４に示すように、第一のガラス基板１上には、誘電体層２および保護膜３で覆われた走査電極４と維持電極５とを対を成して互いに平行に配設している。また、第二のガラス基板６上には、誘電体層７で覆われたデータ電極８が配設されるとともに、データ電極８の間の誘電体層７上にデータ電極８と平行して隔壁９が設けられている。また、誘電体層７の表面から隔壁９の側面にかけて蛍光体１０が設けられている。そして、第一のガラス基板１と第二のガラス基板６とが、走査電極４および維持電極５とデータ電極８とが直交するように放電空間１１を挟んで対向して配置され、放電空間１１には、放電ガスとして、ヘリウム、ネオン、アルゴン、キセノンの内少なくとも１種類の希ガスが封入され、これにより隣接する二つの隔壁９に挟まれ、データ電極８と走査電極４および維持電極５との交差部の放電空間に放電セル１２が構成されている。
【０００３】
このパネルの電極配列は、図５に示すように、ｍ×ｎのマトリックス構成であり、列方向にはｍ列のデータ電極Ｄ１〜Ｄｍが配列され、行方向にはｎ行の走査電極ＳＣＮ１〜ＳＣＮｎおよび維持電極ＳＵＳ１〜ＳＵＳｎが配列されている。
【０００４】
図６にプラズマディスプレイ装置の表示駆動回路の一例を示している。図６に示すように、図３に示す構成のプラズマディスプレイパネル（ＰＤＰ）１３、アドレスドライバ回路１４、スキャンドライバ回路１５、サステインドライバ回路１６、放電制御タイミング発生回路１７、電源回路１８、１９、Ａ／Ｄコンバータ（アナログ・デジタル変換器）２０、走査数変換部２１、及びサブフィールド変換部２２を備えている。
【０００５】
図３の回路において、まず、映像信号ＶＤは、Ａ／Ｄコンバータ２０に入力される。また、水平同期信号Ｈ及び垂直同期信号Ｖは放電制御タイミング発生回路１７、Ａ／Ｄコンバータ２０、走査数変換部２１、サブフィールド変換部２２に与えられる。Ａ／Ｄコンバータ２０は、映像信号ＶＤをデジタル信号に変換し、その画像データを走査数変換部２１に与える。
【０００６】
走査数変換部２１は、画像データをＰＤＰ１３の画素数に応じたライン数の画像データに変換し、各ラインの画像データをサブフィールド変換部２２に与える。サブフィールド変換部２２は、各ラインの画像データの各画素データを複数のサブフィールドに対応する複数のビットに分割し、各サブフィールドに各画素データの各ビットをアドレスドライバ回路１４にシリアルに出力する。アドレスドライバ回路１４は、電源回路１８に接続されており、サブフィールド変換部２２から各サブフィールドにシリアルに与えられるデータをパラレルデータに変換し、そのパラレルデータに基づいて複数のアドレス電極に電圧を供給する。
【０００７】
放電制御タイミング発生回路１７は、水平同期信号Ｈおよび垂直同期信号Ｖを基準として、放電制御タイミング信号ＳＣ、ＳＵを発生し、各々スキャンドライバ回路１５およびサステインドライバ回路１６に与える。スキャンドライバ回路１５は、出力回路１５１及びシフトレジスタ１５２を有する。また、サステインドライバ回路１６は、出力回路１６１及びシフトレジスタ１６２を有する。これらのスキャンドライバ回路１５及びサステインドライバ回路１６は共通の電源回路１９に接続されている。
【０００８】
スキャンドライバ回路１５のシフトレジスタ１５２は、放電制御タイミング発生回路１７から与えられる放電制御タイミング信号ＳＣを垂直走査方向にシフトしつつ出力回路１５１に与える。出力回路１５１は、シフトレジスタ１５２から与えられる放電制御タイミング信号ＳＣに応答して複数のスキャン電極に順に駆動信号電圧を供給する。
【０００９】
サステインドライバ回路１６のシフトレジスタ１６２は、放電制御タイミング発生回路１７から与えられる放電制御タイミング信号ＳＵを垂直走査方向にシフトしつつ出力回路１６１に与える。出力回路１６１は、シフトレジスタ１６２から与えられる放電制御タイミング信号ＳＵに応答して複数のサステイン電極に順に駆動信号電圧を供給する。
【００１０】
このパネルを駆動するための従来の駆動方法として、特許文献１に示すような駆動方法が知られている。
【００１１】
ところで、このようなプラズマディスプレイ装置においては、書き込み放電を起こしてから維持期間初期において、維持電極の電圧が０Ｖとなるまでの時間が短いセル（キセノンイオンの寿命：５０μｓ以内）では、書き込み放電のプライミング効果により、この全ての維持電極ＳＵＳ１〜ＳＵＳｎに印加されている正電圧が０Ｖになる際に、弱い自己消去放電が起き、維持電極５上の保護膜３、走査電極４上の保護膜３およびデータ電極８上の誘電体層７の表面の壁電荷が弱められてしまう。そのため続く維持期間において、この壁電荷の不足により放電が起きにくくなり、画像を表示した際に不灯が発生してしまうという課題がある。
【特許文献１】特開２０００−２４２２２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明はこのような課題を解決し、プラズマディスプレイ装置の表示品位を向上させることを目的とするものである。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明は、複数のサブフィールドのうち少なくとも１つのサブフィールドにおける維持期間において、走査電極に最初の正電圧の維持パルスを印加した後、またはほぼ同時に、正電圧に保たれている維持電極の電位を下げることを特徴とするものである。
【発明の効果】
【００１４】
本発明のプラズマディスプレイ装置の駆動方法によれば、維持電極の自己消去放電を抑えることができ、これにより維持放電を安定に起こし、セルの不灯現象を抑えることで、プラズマディスプレイの表示品位を大幅に改善することができる。
【発明を実施するための最良の形態】
【００１５】
すなわち、本発明においては、走査電極および維持電極が形成された基板とデータ電極が形成された基板とを対向配置してプラズマディスプレイ装置とし、１フィールド期間が書き込み期間および維持期間を有する複数のサブフィールドにより１フィールド期間を構成して発光表示を行うプラズマディスプレイ装置の駆動方法において、前記複数のサブフィールドのうち少なくとも１つのサブフィールドにおける維持期間において、走査電極に最初の正電圧の維持パルスを印加した後、またはほぼ同時に、正電圧に保たれている維持電極の電位を下げることを特徴としている。
【００１６】
また、本発明においては、走査電極へ最初の正電圧の維持パルスを印加してから、１０μｓ以内に正電圧に保たれている維持電極の電位を下げることを特徴とし、さらに正電圧に保たれている維持電極の電位を下げる際には、電圧を０Ｖにするものである。
【００１７】
以下、本発明の一実施の形態によるプラズマディスプレイ装置の駆動方法について、図１〜図３を用いて説明する。
【００１８】
図１に本発明の一実施の形態によるプラズマディスプレイ装置の駆動方法における駆動波形のタイミング図を示しており、この例では２５６階調の階調表示を行うためのものであり、１フィールド期間を８個のサブフィールドで構成している。
【００１９】
図１に示すように、第１ないし第８のサブフィールドはそれぞれ初期化期間、書き込み期間、維持期間および消去期間から構成されている。まず、第１のサブフィールドにおける動作について説明する。
【００２０】
図１に示すように、初期化期間の前半の初期化動作において、全てのデータ電極Ｄ１〜Ｄｍおよび全ての維持電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に保持し、全ての走査電極ＳＣＮ１〜ＳＣＮｎには、全ての維持電極ＳＵＳ１〜ＳＵＳｎに対して放電開始電圧以下となる電圧Ｖｐ（Ｖ）から、放電開始電圧を越える電圧Ｖｒ（Ｖ）に向かって緩やかに上昇するランプ電圧を印加する。このランプ電圧が上昇する間に、全ての放電セル１２において、全ての走査電極ＳＣＮ１〜ＳＣＮｎから全てのデータ電極Ｄ１〜Ｄｍおよび全ての維持電極ＳＵＳ１〜ＳＵＳｎにそれぞれ一回目の微弱な初期化放電が起こり、走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３の表面に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上の誘電体層７の表面および維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３の表面には正の壁電圧が蓄積される。
【００２１】
さらに、初期化期間の後半の初期化動作において、全ての維持電極ＳＵＳ１〜ＳＵＳｎを正電圧Ｖｈ（Ｖ）に保ち、全ての走査電極ＳＣＮ１〜ＳＣＮｎには、全ての維持電極ＳＵＳ１〜ＳＵＳｎに対して放電開始電圧以下となる電圧Ｖｑ（Ｖ）から放電開始電圧を越える０（Ｖ）に向かって緩やかに下降するランプ電圧を印加する。このランプ電圧が下降する間に、再び全ての放電セル１２において、全ての維持電極ＳＵＳ１〜ＳＵＳｎから全ての走査電極ＳＣＮ１〜ＳＣＮｎにそれぞれ二回目の微弱な初期化放電が起こり、走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負の壁電圧および維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正の壁電圧が弱められる。一方、データ電極Ｄ１〜Ｄｍ上の誘電体層７の表面の正の壁電圧はそのまま保たれる。以上により初期化期間の初期化動作が終了する。
【００２２】
次の書き込み期間の書き込み動作において、全ての走査電極ＳＣＮ１〜ＳＣＮｎをＶｓ（Ｖ）に保持し、データ電極Ｄ１〜Ｄｍのうち、第一行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書き込みパルス電圧＋Ｖｗ（Ｖ）を、第一行目の走査電極ＳＣＮ１に走査パルス電圧０（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極と走査電極ＳＣＮ１との交差部における誘電体層７の表面と走査電極ＳＣＮ１上の保護膜３の表面との間の電圧は、書き込みパルス電圧＋Ｖｗ（Ｖ）にデータ電極Ｄ１〜Ｄｍ上の誘電体層７の表面の正の壁電圧が加算されたものとなるため、この交差部において、所定のデータ電極と走査電極ＳＣＮ１との間および維持電極ＳＵＳ１と走査電極ＳＣＮ１との間に書き込み放電が起こり、この交差部の走査電極ＳＣＮ１上の保護膜３表面に正電圧が蓄積され、維持電極ＳＵＳ１上の保護膜３の表面に負電圧が蓄積され、書き込み放電が起こったデータ電極上の誘電体層７の表面に負電圧が蓄積される。
【００２３】
次に、データ電極Ｄ１〜Ｄｍのうち、第二行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書き込みパルス電圧＋Ｖｗ（Ｖ）を、第二行目の走査電極ＳＣＮ２に走査パルス電圧０（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極と走査電極ＳＣＮ２との交差部における誘電体層７の表面と走査電極ＳＣＮ２上の保護膜３の表面との間の電圧は、書き込みパルス電圧＋Ｖｗ（Ｖ）に所定のデータ電極上の誘電体層７の表面の正の壁電圧が加算されたものとなるため、この交差部において、所定のデータ電極と走査電極ＳＣＮ２との間および維持電極ＳＵＳ２と走査電極ＳＣＮ２との間に書き込み放電が起こり、この交差部の走査電極ＳＣＮ２上の保護膜３表面に正電圧が蓄積され、維持電極ＳＵＳ２上の保護膜３表面に負電圧が蓄積され、書込放電が起こったデータ電極上の誘電体層７の表面に負電圧が蓄積される。
【００２４】
同様な動作が引き続いて行われ、最後に、データ電極Ｄ１〜Ｄｍのうち、第ｎ行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書き込みパルス電圧＋Ｖｗ（Ｖ）を、第ｎ行目の走査電極ＳＣＮｎに走査パルス電圧０（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極と走査電極ＳＣＮｎとの交差部において、所定のデータ電極と走査電極ＳＣＮｎとの間および維持電極ＳＵＳｎと走査電極ＳＣＮｎとの間に書き込み放電が起こり、この交差部の走査電極ＳＣＮｎ上の保護膜３表面に正電圧が蓄積され、維持電極ＳＵＳｎ上の保護膜３表面に負電圧が蓄積され、書き込み放電が起こったデータ電極上の誘電体層７の表面に負電圧が蓄積される。以上により書き込み期間における書き込み動作が終了する。
【００２５】
続く維持期間において、先ず、全ての走査電極ＳＣＮ１〜ＳＣＮｎおよび維持電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に一旦戻した後、全ての走査電極群ＳＣＮ１〜ＳＣＮｎに正の維持パルス電圧＋Ｖｍ（Ｖ）を印加すると、書き込み放電を起こした放電セル１２における走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３と維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持パルス電圧＋Ｖｍ（Ｖ）に、書き込み期間において蓄積された走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の正電圧および維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の負電圧が加算されたものとなる。このため、書き込み放電を起こした放電セルにおいて、走査電極ＳＣＮ１〜ＳＣＮｎと維持電極ＳＵＳ１〜ＳＵＳｎとの間に維持放電が起こり、この維持放電を起こした放電セルにおける走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に負電圧が蓄積され、維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に正電圧が蓄積される。その後、維持パルス電圧は０（Ｖ）に戻る。
【００２６】
続いて、全ての維持電極ＳＵＳ１〜ＳＵＳｎに正の維持パルス電圧＋Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２における維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３と走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３との間の電圧は、維持パルス電圧＋Ｖｍ（Ｖ）に、直前の維持放電によって蓄積された走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧および維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧が加算されたものとなる。このため、この維持放電を起こした放電セルにおいて、維持電極ＳＵＳ１〜ＳＵＳｎと走査電極ＳＣＮ１〜ＳＣＮｎとの間に維持放電が起こることにより、その放電セルにおける維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に負電圧が蓄積され、走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に正電圧が蓄積される。その後、前記維持パルス電圧は０（Ｖ）に戻る。
【００２７】
以降同様に、全ての走査電極ＳＣＮ１〜ＳＣＮｎと全ての維持電極ＳＵＳ１〜ＳＵＳｎとに正の維持パルス電圧＋Ｖｍ（Ｖ）を交互に印加することにより、維持放電が継続して行われ、維持期間の最終において、全ての走査電極ＳＣＮ１〜ＳＣＮｎに正の維持パルス電圧＋Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２における走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３と維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持パルス電圧＋Ｖｍ（Ｖ）に、直前の維持放電によって蓄積された走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の正電圧と維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の負電圧が加算されたものとなる。このため、この維持放電を起こした放電セルにおいて、走査電極ＳＣＮ１〜ＳＣＮｎと維持電極ＳＵＳ１〜ＳＵＳｎとの間に維持放電が起こることにより、その放電セルにおける走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に負電圧が蓄積され、維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に正電圧が蓄積される。その後、維持パルス電圧は０（Ｖ）に戻る。以上により維持期間の維持動作が終了する。この維持放電により発生する紫外線で励起された蛍光体１０からの可視発光を表示に用いている。
【００２８】
続く消去期間において、全ての維持電極ＳＵＳ１〜ＳＵＳｎに０（Ｖ）から＋Ｖｅ（Ｖ）に向かって緩やかに上昇するランプ電圧を印加すると、維持放電を起こした放電セル１２において、走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３と維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持期間の最終時点における、走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧および維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧がこのランプ電圧に加算されたものとなる。このため、維持放電を起こした放電セルにおいて、維持電極ＳＵＳ１〜ＳＵＳｎと走査電極ＳＣＮ１〜ＳＣＮｎとの間に微弱な消去放電が起こり、走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧と維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧が弱められて維持放電は停止する。以上により消去期間における消去動作が終了する。
【００２９】
ただし、以上の動作において、表示が行われない放電セルに関しては、初期化期間に初期化放電は起こるが、書き込み放電、維持放電および消去放電は行われず、表示が行われない放電セルの走査電極ＳＣＮ１〜ＳＣＮｎと維持電極ＳＵＳ１〜ＳＵＳｎの保護膜３表面の壁電圧、およびデータ電極Ｄ１〜Ｄｍ上の誘電体層７の表面の壁電圧は、初期化期間終了時の状態のまま保たれる。
【００３０】
ここで、書き込み期間終了時、すべての維持電極は正電圧Ｖｈ（Ｖ）に保たれている。本発明においては、この維持電極の電圧を０（Ｖ）にするタイミングを、図１のＡ部に示すように、維持期間において、走査電極に最初の維持パルスが印加された後のタイミングとするものである。
【００３１】
このようなタイミングとすることで、維持期間初期において維持電極上の保護膜３表面の負電圧を弱めることなく、走査電極に維持電圧が印加され、これにより走査電極とデータ電極間で放電が起こり、そのプライミング効果が持続している状態で、維持電極が０（Ｖ）となるため、放電が維持電極にまで容易に伸び、走査電極、維持電極間での放電を安定に起こすことができる。
【００３２】
なお、このとき走査電極に維持電圧を印加した後、１０μｓ以内に維持電極の電圧を０（Ｖ）とすることで、放電ガスのうちの１つであるネオンの正イオンの寿命が約１０μｓで、ネオンが正イオンとして放電空間１１内に存在させることができるので、よりプライミング効果を大きくすることができ、走査電極に維持パルスを印加した後、１０μｓ以内に維持電極の電圧を０（Ｖ）とすることが望ましい。
【００３３】
また、図２、図３に示すように、維持期間初期の駆動動作において、正電圧に保たれている維持電極の正電圧を０（Ｖ）にするタイミングを、走査電極へ最初の維持パルスを印加するタイミングとほぼ同時にすることが最も望ましい。なお、図３では、走査電極に最初に維持パルスを印加するタイミングを、正電圧に保たれている維持電極の正電圧が０（Ｖ）となるタイミングと同時にした場合の例の波形図を示している。
【００３４】
このように維持期間初期の駆動動作において、走査電極へ最初の維持パルスを印加するタイミングよりも後、もしくはほぼ同時のタイミングで、正電位に保たれている維持電極の電位を下げて電圧を０（Ｖ）とすることで、書き込み放電を起こしてから維持電極の電圧が０（Ｖ）となるまでの時間が短いセルにおいて発生する自己消去放電をなくすことができる。これにより安定に維持放電を起こし、パネル下部のセルの不灯を軽減し、プラズマディスプレイの表示品位を大幅に改善することができる。
【産業上の利用可能性】
【００３５】
以上のように本発明によれば、書き込み放電から維持電極の電圧が０Ｖとなるまでの時間が短いセルで発生する維持電極の自己消去放電を抑えることができ、これにより維持放電を安定に起こし、セルの不灯現象を抑えることができるため、プラズマディスプレイ装置の表示品位を大幅に改善することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施の形態によるプラズマディスプレイ装置の駆動方法における駆動動作タイミング図
【図２】本発明の他の実施の形態によるプラズマディスプレイ装置の駆動方法における駆動動作タイミング図
【図３】本発明の他の実施の形態によるプラズマディスプレイ装置の駆動方法における駆動動作タイミング図
【図４】プラズマディスプレイ装置のパネルの構成を示す斜視図
【図５】同パネルの電極配列を示す説明図
【図６】プラズマディスプレイ装置の表示駆動回路の一例を示すブロック回路図
【符号の説明】
【００３７】
１  第一のガラス基板
２  誘電体層
３  保護膜
４  走査電極
５  維持電極
６  第二のガラス基板
７  誘電体層
８  データ電極
９  隔壁
１０  蛍光体
１１  放電空間
１２  放電セル
【図１】
2005055804.tif 000003
【図２】
2005055804.tif 000004
【図３】
2005055804.tif 000005
【図４】
2005055804.tif 000006
【図５】
2005055804.tif 000007
【図６】
2005055804.tif 000008