(57)【要約】【課題】  半導体素子層中の転位が少ない基板の製造方法の提供。【解決手段】  炭化珪素基板上に、スリットが入ったバッファー層を設け、該基板からの転位を該バッファー層により曲げ、該バッファー層側面のスリット又は／及び半導体素子層側面のスリットにより開放し、かつ、該バッファー層上に半導体素子層を設けることを特徴とする炭化珪素半導体基板の製造方法。【選択図】  図２
2005129629.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素基板上に、スリットが入ったバッファー層を設け、該基板からの転位を該バッファー層により曲げ、該バッファー層側面のスリット又は／及び半導体素子層側面のスリットにより開放し、かつ、該バッファー層上に半導体素子層を設けることを特徴とする炭化珪素半導体基板の製造方法。
【請求項２】
スリットの形成方法が、炭化珪素基板に、溝を掘り、該溝中に成長抑止層を設けた後にバッファー層を形成する方法である請求項１記載の製造方法。
【請求項３】
スリットの形成方法が、炭化珪素基板上に、成長抑止層を設けた後にバッファー層を形成する方法である請求項１記載の製造方法。
【請求項４】
請求項１、２又は３記載の製造方法により得られた炭化珪素半導体基板。
【請求項５】
請求項４記載の炭化珪素半導体基板に電極を設けたことを特徴とする炭化珪素半導体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素（ＳｉＣ）基板及びその製造方法に関し、特に、結晶欠陥である転位を半導体素子層（エピタキシャル層）に伝搬しない製造方法に関する。
【背景技術】
【０００２】
ＳｉＣ単結晶は、一般的には昇華法によって製造されるが、このように製造されたものは、転位（刃状転位、螺旋転位（マイクロパイプも含む））を含む。即ち、ＳｉＣ基板の生成は、昇華したＳｉＣが堆積して進行するが、ＳｉＣの堆積は、壁面に沿って進行するため、両壁面から堆積したＳｉＣが合体した部位には、結晶の不連続部が発生する。これが転位となる。
【０００３】
パワーデバイスや高周波デバイスを作製する場合、このＳｉＣ単結晶を基板として、デバイスを形成する領域であるエピタキシャル層（半導体素子層）をデバイスに適した構造になるように成長させるが、転位が基板中に存在すると、その上に成長させたエピタキシャル層にもその転位が継承され、エピタキシャル層にも転位がほぼ同数形成される。そして、この転位があるエピタキシャル層にデバイス（素子）を作製すると、デバイスの漏れ電流を増加させ、逆方向耐圧を低下させることが報告されている（図１参照）。
【０００４】
このため、デバイスを作製するにはこの転位を低減させることが極めて重要である。
【０００５】
デバイスを作製する領域であるエピタキシャル層のマイクロパイプを低減させる方法として、基板となるＳｉＣ単結晶を高温処理することで、ＳｉＣが昇華し、マイクロパイプに析出、閉塞させることが提案された（特許文献１参照）。また、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＣを成長させ、熱処理によりマイクロパイプの端部を閉塞し、熱エッチングにより閉塞された表面を露出し、これを種結晶としてＳｉＣ単結晶を成長させる方法もある（特許文献２参照）。
【０００６】
しかし、これらの方法では、部分的にマイクロパイプは閉塞されるが、多数の転位に変換され、上記問題点は、解決されない。
【特許文献１】特開２００２−１７９４９８号公報
【特許文献２】特開２０００−５３４９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、本発明の目的は、デバイスを作製する領域であるエピタキシャル層の転位が少ない炭化珪素半導体基板を得、上記欠陥のない半導体を得ることにある。
【課題を解決するための手段】
【０００８】
斯かる実状に鑑み本発明者は鋭意研究を行ったところ、炭化珪素基板上に、バッファー層を設け、転位を曲げ、この転位をスリット（溝）により開放すれば、エピタキシャル層への転位が抑制されることを見出し本発明を完成した。
【０００９】
即ち、本発明は、次の方法等を提供するものである。
【００１０】
＜１＞  炭化珪素基板上に、スリットが入ったバッファー層を設け、該基板からの転位を該バッファー層により曲げ、該バッファー層側面のスリット又は／及び半導体素子層側面のスリットにより開放し、かつ、該バッファー層上に半導体素子層を設けることを特徴とする炭化珪素半導体基板の製造方法。
【００１１】
＜２＞  スリットの形成方法が、炭化珪素基板に、溝を掘り、該溝中に成長抑止層を設けた後にバッファー層を形成する方法である＜１＞記載の製造方法。
【００１２】
＜３＞  スリットの形成方法が、炭化珪素基板上に、成長抑止層を設けた後にバッファー層を形成する方法である＜１＞記載の製造方法。
【００１３】
＜４＞  ＜１＞、＜２＞又は＜３＞記載の製造方法により得られた炭化珪素半導体基板。
【００１４】
＜５＞  ＜４＞記載の炭化珪素半導体基板に電極を設けたことを特徴とする炭化珪素半導体。
【発明の効果】
【００１５】
本発明により得られた半導体は、エピタキシャル層の転位が少なくデバイスの漏れ電流が少なく、逆方向耐圧を低下させることが少ない。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を適用した実施形態を図面を用いて具体的に説明する。本実施形態は、例えば昇華法などにより形成された炭化珪素単結晶基板（ＳｉＣ単結晶基板）に、電界効果トランジスタ（ＭＯＳＦＥＴなど）や接合型電界効果トランジスタ（ＪＦＥＴ）、あるいはショットキーバリアダイオードなどのデバイスを形成するためのエピタキシャル成長基板を製造する方法に適用したものである。
【００１７】
（第１実施形態）
図２に、本発明方法により得られた炭化珪素半導体基板の一態様を示す。
【００１８】
製造工程を次に示す。
まず、ＳｉＣ基板１を取得する。ＳｉＣ基板としては、４Ｈ−ＳｉＣ  ウエーハ表面結晶面方位（０００１）８°オフ［−１−１２０］等が挙げられる。
【００１９】
（１）  本形態では、ＳｉＣ基板１上にまず溝を形成する。
（２）  次いで、この溝に成長抑止層５を設ける。成長抑止層５は、この後形成するバッファー層とエピタキシャル層の成長を抑止し、スリット４を形成させるための層であり、アモルファスＳｉＮが好適である。
【００２０】
（３）  ＣＶＤ法により、バッファー層２をＳｉＣ基板１上に設ける。
バッファー層２は、ＳｉＣ基板１からの転位を曲げるための層である。転位を曲げるためには、熱応力、格子不整による歪み、不純物ドープによる欠陥等があり、具体的には、次の方法が挙げられる。
【００２１】
ア）熱サイクルアニ−ル
ＳｉＣ層を形成し、これをＣ3Ｈ8とＨ2雰囲気中で、１０００℃と１６００℃の温度を数回繰り返す方法である。
【００２２】
イ）熱サイクル成長
バッファー層形成の際、一定温度で一定膜厚成長させた後、異なる温度で一定膜厚成長させ、これを繰り返す方法である。
【００２３】
ウ）３Ｃ−ＳｉＣ
ＣＶＤ法にて、ウエーハ温度１２００℃にて数１０ｎｍ層厚成長させる。これにより３Ｃ−ＳｉＣ層が形成される。
次に、ウエーハ温度１６００℃にて、数１０ｎｍ層厚成長させる。これにより４Ｈ−ＳｉＣが形成される。
これらを数回繰り返すことで、バッファ層を形成しつつ、転位を曲げる方法である。
【００２４】
エ）４Ｈ−ＳｉＣ不純物ドープ
１）ＣＶＤ法にて、ウエーハ温度１５００℃にてキャリア濃度が３×１０18ｃｍ-3以上となるドーピング量のＮ2ガスを導入したＳｉＣ層を数１０ｎｍ層厚成長する。
【００２５】
これにより不純物ドーピング層Ｉが形成される。
２）ＣＶＤ法にて、ウエーハ温度１５００℃にてキャリア濃度が１×１０18ｃｍ-3以下となるドーピング量のＮ2ガスを導入したＳｉＣ層を数１０ｎｍ層厚成長する。
これにより不純物ドーピング層ＩＩが形成される。
３）１）と２）を数回繰り返すことで、バッファ層を形成しつつ、転位を曲げる或いは終端する方法である。
【００２６】
このようにして得られるバッファー層２には、成長抑止層５により、スリット４が形成されている。このようにすることで、バッファー層により曲げられた転位がスリット４により開放され、エピタキシャル層（半導体素子層）３に伝播する転位は少なくなる。
【００２７】
（４）バッファー層２の上にエピタキシャル成長層３をＣＶＤ法で設ける。これは、従来法で行えばよい。この層も成長抑止層５により、スリット４が形成されている。
かようにして、図２に示す炭化珪素半導体基板が得られる。
【００２８】
（第２実施形態）
第２実施形態は、図３に示すような形態である。第1実施形態と異なるところは、ＳｉＣ基板の溝を広くし、成長抑止層を設けないという点である。このようにすると転位は、エピタキシャル層３に達することがあるが、表面に達しなければ実用に供することができる。成長抑止層を設けないため、この工程が無くなり、コストダウンすることができる。
【００２９】
（第３実施形態）
第３実施形態は、図４に示すごとく、ＳｉＣ基板１上に最初に形成する溝を設けずに、ＳｉＣ基板上に成長抑止層５を設け、その後は、第1実施形態と同様にした態様である。この方法によれば、ＳｉＣ基板上に最初に形成する溝の工程を省略でき、コストダウンすることができる。
【００３０】
上記、第１〜３実施形態で得られた炭化珪素半導体基板に、図７の如く、電極を配置すれば、半導体素子が完成する。すなわち、スリット４中にゲート電極１２、エピタキシャル層３上にソース電極１１、ＳｉＣ基板１下にドレイン電極１０を設ければ半導体素子が完成する。なお、第２実施形態では、ゲート電極が転位部分に接触しないように、転位部分には、ＳｉＯ2等の絶縁層を設け、その上部にゲート電極を設けることが好ましい。
【実施例】
【００３１】
実施例１（第１実施形態の炭化珪素半導体基板の製造、図５参照）
（１）ＳｉＣ基板のメサ（スリット用の溝）の形成
基板としては、４Ｈ−ＳｉＣ基板：ウエーハ表面結晶面方位（０００１）８°オフ［−１−１２０］を用いた。
【００３２】
スリット形成方法
１）４Ｈ−ＳｉＣ基板表面にプラズマＣＶＤ法によりＳｉＯ2（膜厚３００ｎｍ）を形成する（図５Ａ）。
２）フォトリソ工程により、スリット部を形成したいところを開口するように、フォトレジストを形成する（図５Ｂ）。
３）フォトレジストをマスクとして、ドライエッチング法により、開口部のＳｉＯ2層をエッチングし、除去する。
４）ＳｉＯ2加工用マスクのフォトレジストをアッシング工程（０2プラズマなど）により、除去する。
【００３３】
５）ＳｉＯ2をエッチング用マスクととて、ドライエッチング法を用いて、ＳｉＯ2開口部のＳｉＣをエッチングする（図５Ｃ）。
６）ドライエッチング又はウエットエッチング（ＨＦ溶液）により、マスク用ＳｉＯ2のみを選択的に除去する（図５Ｄ）。
【００３４】
（２）スリット（溝部）のアモルファスＳｉＮのプラズマＣＶＤ法による形成（図５Ｅ）。
１）４Ｈ−ＳｉＣ基板表面にアモルファスＳｉＮをプラズマＣＶＤ法により、形成する。
２）フォトリソ工程により、スリット部にアモルファスＳｉＮを残すように、フォトレジストを形成する。
３）フォトレジストをマスクとして、ドライエッチング法により、開口部のアモルファスＳｉＮ層をエッチングし、除去する。
４）フォトレジストをアッシング工程（０2プラズマなど）により、除去する。
（３）バッファ層（ＳｉＣ層）のＣＶＤ法による形成（図５Ｆ）。
【００３５】
ＣＶＤ条件は次の通りである。
原料ガス：ＳｉＨ4を１０cc／min、Ｃ3Ｈ8を１０cc／min、キャリアガス：Ｈ2を１０Ｌ／min、導電率制御用ガス：Ｎ2（Ｈ2ガスで５％Ｎ2に希釈）を１００cc／min、ウエーハ温度：１４００〜１６００℃。
次いで、熱サイクルアニールを行う。アニール条件は、Ｃ3Ｈ8＋Ｈ2雰囲気中で、ウエーハ温度１０００℃⇔１６００℃を数回繰り返す。
（４）半導体素子層（ＳｉＣエピタキシャル層）をＣＶＤ法で形成する（図５Ｇ）。ＣＶＤ条件はＮ2１００ｃｃを１ｃｃ／minとした以外は（３）と同様にした。
【００３６】
実施例２（第２実施形態の炭化珪素半導体基板の製造、図３参照）
アモルファスＳｉＮの形成の工程を除いた以外は実施例１と同様に行い、第２実施形態の炭化珪素半導体基板を得た。
【００３７】
実施例３（半導体素子構造：ＳＩＴ（静電誘導トランジスタ）への製造、図６）
（１）実施例１で得られた炭化珪素半導体基板のスリット（溝）部にバッファ層に直接、接しないように絶縁膜（ＳｉＯ2やＳｉＮ）をプラズマＣＶＤ法などで形成する（図６Ａ）。
（２）バッファ層部を絶縁膜（ＳｉＯ2やＳｉＮなど）で覆いつつ、ソース電極を形成したい部分を開口するようにフォトリソ工程により、レジストを形成する（図６Ｂ）。
（３）ドライエッチング又はウエットエッチングにより、ソース電極を形成したい部分の絶縁膜（ＳｉＯ2やＳｉＮなど）を開口する。
（４）オーミック特性が得られる電極材として、Ｎｉをスパッタ蒸着法或いは電子ビーム蒸着法により、ウエーハ表面（ソース電極形成面）に蒸着する。
（５）ソース電極形成領域以外のＮｉの蒸着膜をアセトンなどの有機溶剤でレジストを溶解させることで除去する。（リフトオフプロセス）（図６Ｃ）
（６）オーミック特性が得られる電極材として、Ｎｉをスパッタ蒸着法或いは電子ビーム蒸着法により、ウエーハ裏面（ドレイン電極形成面）に蒸着する（図６Ｄ）。
（７）ＡｒまたはＨ2雰囲気で、１０００℃に数分間加熱することで、ソース、ドレインの各電極のオーミック特性を確保する。
（８）ウエーハ表面側（ソース及びゲート電極側）に、ゲー卜電極（Ｔｉ／ＡｌやＮｉなど）をスパッタ蒸着法或いは電子ビーム蒸着法により形成する。
（９）フォトリソ工程により、ゲー卜電極と共に、引き出し配線を形成するようなパターン形状にフォトレジストを形成し、ドライエッチング又はウエットエッチングにより、（８）で形成したゲー卜電極（Ｔｉ／ＡｌやＮｉなど）膜を加工し、フォトレジストをアッシング工程により、除去する（図６Ｅ）。
【００３８】
以上、工程により、素子構造が形成される、通常は、電極抵抗を下げる為に、更に、電極膜を形成し、加工したり、保護膜（絶縁性被膜）など、形成する。
【００３９】
実施例４  （転位を曲げる方法：イ）熱サイクル成長）
上記実施例１及び２の（３）を以下の工程に変更した以外は実施例１と同様にして炭化珪素半導体基板を得た。
１）ＣＶＤ法にて、ウエーハ温度１４００℃にて数１０ｎｍ層厚成長する。
２）ウエーハ温度１６００℃にて、数１０ｎｍ層厚成長する。
３）１）−２）を数回繰り返すことで、バッファ層を形成しつつ、転位を曲げた。
【００４０】
実施例５  （転位を曲げる方法：  ウ）３Ｃ−ＳｉＣ層）
上記実施例１及び２の（３）を以下の工程に変更した以外は実施例１と同様にして炭化珪素半導体基板を得た。
ｌ）ＣＶＤ法にて、ウエーハ温度１２００℃にて数１０ｎｍ層厚成長する。これにより３Ｃ−ＳｉＣ層が形成される。
２）ウエーハ温度１６００℃にて、数１０ｎｍ層厚成長する。これにより４Ｈ−ＳｉＣが形成される。
３）１）−２）を数回繰り返すことで、バッファ層を形成しつつ、転位を曲げた。
【００４１】
実施例６  （転位を曲げる方法：  エ）４Ｈ−ＳｉＣ不純物ドープ層）
上記実施例１及び２の（３）を以下の工程に変更した以外は実施例１と同様にして炭化珪素半導体基板を得た。
【００４２】
１）ＣＶＤ法にて、ウエーハ温度１５００℃にてキャリア濃度が３×１０18ｃｍ-3以上となるドーピング量のＮ2ガスを導入したＳｉＣ層を数１０ｎｍ層厚成長する。これにより不純物ドーピング層Ｉが形成される。
２）ＣＶＤ法にて、ウエーハ温度１５００℃にてキャリア濃度が１×１０18ｃｍ-3以下となるドーピング量のＮ2ガスを導入したＳｉＣ層を数１０ｎｍ層厚成長する。これにより不純物ドーピング層ＩＩが形成される。
３）１）−２）を数回繰り返すことで、バッファ層を形成しつつ、転位を曲げる或いは終端した。
【００４３】
結果
バッファー層を設けずに成長させた従来の基板の[３エピタキシャル層]の欠陥密度
は1000cm-2以上であったが、本発明(実施例１，２，４，５）によって[３エピタキシャル層]の欠陥密度は100cm-2以下に低減できた。
【００４４】
本発明は、上記実施例以外に、ショットキーバリアダイオード（図８）やＭＯＳＦＥＴ、ＪＦＥＴなど他の素子構造への適用が可能である。
【産業上の利用可能性】
【００４５】
本発明によれば、デバイスの漏れ電流を増加させ、逆方向耐圧を低下させる半導体素子層中の転位が少ない基板が得られる。
【図面の簡単な説明】
【００４６】
【図１】従来の半導体素子の断面を示す図である。
【図２】本発明の炭化珪素半導体基板の断面を示す図である。
【図３】本発明の炭化珪素半導体基板の断面を示す図である。
【図４】本発明の炭化珪素半導体基板の断面を示す図である。
【図５】本発明の炭化珪素半導体基板の製造工程を示す図である。
【図６】本発明の炭化珪素半導体の製造工程を示す図である。
【図７】本発明の炭化珪素半導体の断面を示す図である。
【図８】本発明の炭化珪素半導体の断面を示す図である。
【符号の説明】
【００４７】
１    ＳｉＣ基板
２    バッファー層
３    エピタキシャル層
４    スリット
５    成長抑止層
６    転位
７    ＳｉＯ2
８    フォトレジスト
１０  ドレイン電極
１１  ソース電極
１２  ゲート電極
１３  絶縁層
１４  アノード電極
１５  カソード電極
【図１】
2005129629.tif 000003
【図２】
2005129629.tif 000004
【図３】
2005129629.tif 000005
【図４】
2005129629.tif 000006
【図５】
2005129629.tif 000007
【図６】
2005129629.tif 000008
【図７】
2005129629.tif 000009
【図８】
2005129629.tif 000010