(57)【要約】【課題】低域における伝送効率を高くすると共に、所定レベル以上の高域の場合における結合状態の減衰量を確保し、不要な信号や雑音（ノイズ）を低減する。【解決手段】機械的に隙間なく閉磁路を形成する閉磁路コア３と、この閉磁路コア３を巻軸としてそれぞれ当該閉磁路コア３の離れた位置に巻回された一次巻線４及び二次巻線５と、一次巻線４及び二次巻線５の間に配置され、所定レベル以上の高周波帯域において一次巻線４と二次巻線５との容量結合を低下させるように容量結合を制御する結合制御コア部６とを備えている。【選択図】  図１
2005019766.tif 000002
【特許請求の範囲】
【請求項１】
機械的に隙間なく閉磁路を形成する閉磁路コアと、この閉磁路コアを巻軸としてそれぞれ当該閉磁路コアの離れた位置に巻回された一次巻線及び二次巻線と、上記一次巻線及び上記二次巻線の間に配置され、所定レベル以上の高周波帯域において上記一次巻線と上記二次巻線との容量結合を低下させるように上記容量結合を制御する結合制御コア部とを備えたことを特徴とするパルストランス。
【請求項２】
前記閉磁路コアを、互いに隙間なく突き合わせたＥ型コアの外側部分及びＩ型コアからなるコア組で構成し、前記一次巻線および前記二次巻線を上記Ｅ型コアの外側の突出部にそれぞれ巻回すると共に、前記結合制御コア部を、前記Ｉ型コアとの間にギャップを備えて配置され、かつ前記両突出部の間に配置される前記Ｅ型コアの中脚部で構成したことを特徴とする請求項１記載のパルストランス。
【請求項３】
前記閉磁路コアを、環状のコアで構成すると共に、この環状のコアに直交配置され、上記環状のコアの空間部分に中脚部を挿入配置されたＥ型コアを備え、上記中脚部を前記結合制御コア部としたことを特徴とする請求項１記載のパルストランス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルストランスに関する。
【０００２】
【従来の技術】
特許文献１には、Ｅ型形状を備えたコアおよびＩ型形状を備えたコアを対向配置させて、「日」の字型に配置したコアを有するインバータトランスが記載されている。このインバータトランスは、Ｅ型形状のコアの両外側の突出部とＩ型形状のコアの両端近傍の一側面とが、絶縁材料で形成されたスペーサを介して接着固定されている。この構成によって、当該インバータトランスには、閉磁路が形成される。そして、Ｅ型形状のコアの両外側の突出部には、それぞれ一次巻線及び二次巻線が巻回されている。この一次巻線と二次巻線との間には、Ｅ型形状のコアの中脚部が配置される。中脚部は、一次巻線と二次巻線との間の電磁結合を調節する。
【０００３】
【特許文献１】
特開平８−１２４７７２号（図１など）
【０００４】
【発明が解決しようとする課題】
従来、トランスにおいては、一般的に、電磁結合が大きいことが望まれている。しかし、用途によっては、電磁結合を調節する構成を有するトランスも存在する（特許文献１参照）。
【０００５】
特許文献１記載のインバータトランスは、Ｅ型形状のコアとＩ型形状のコアとが、スペーサを介して接着固定されている。そのため、当該インバータトランスは、スペーサの部分からリーケージ（磁気漏れ）が発生する。
【０００６】
なお、一般に、トランスにおいては、コアによる磁気（電磁）結合と共に、コイル同士の容量結合が発生する。結合状態は、磁気（電磁）結合と容量結合の総和からなるが、伝送帯域が低域の場合には、容量結合の結合状態全体に対する割合が小さいため、容量結合は結合状態にほとんど影響を与えることはない。一方、伝送帯域が高域の場合、コアの透磁率が低下し減衰が大きくなる。そのため、結合状態（磁気結合と容量結合の総和）は大きく低下する。この現象を利用し、低域だけを伝送し、高域では結合状態を減衰させることにより、不要な信号、雑音（ノイズ）等を低減させるフィルタなどもある。
【０００７】
しかし、フィルタのような装置において、所定レベル以上の高域では、上述の容量結合の減衰量が小さくなり、結合状態が大となる。この結果、所定レベル以上の高域では、不要な信号やノイズ等を除去できないという問題が生じる。
【０００８】
加えて、フィルタのような装置においては、低域の部分における磁気結合の状態は高いレベルにしておく必要がある。しかし、上述したように、特許文献１記載のトランスによれば、スペーサ部分からリーケージ（磁気漏れ）が生じるという問題がある。
【０００９】
本発明は、上述の問題に鑑みて、低域における伝送効率を高くすると共に、所定レベル以上の高域の場合における結合状態の減衰量を確保し、不要な信号や雑音（ノイズ）を低減することが可能なパルストランスを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述の問題に鑑み、本発明のパルストランスは、機械的に隙間なく閉磁路を形成する閉磁路コアと、この閉磁路コアを巻軸としてそれぞれ当該閉磁路コアの離れた位置に巻回された一次巻線及び二次巻線と、一次巻線及び二次巻線の間に配置され、所定レベル以上の高周波帯域において一次巻線と二次巻線との容量結合を低下させるように容量結合を制御する結合制御コア部とを備えている。
【００１１】
上述の発明によれば、コアが機械的に隙間なく閉磁路を形成するため、磁気漏れ（リーケージ）が生じにくく、低域における磁気結合が良好となる。一方、容量結合の減衰量が小となる所定の高周波帯域においては、結合制御コア部によって、一次巻線と二次巻線との間の容量結合が低減される。このため、結合状態が低減され、不要な信号や雑音（ノイズ）が除去される。
【００１２】
また、他の発明は、上述のパルストランスにおいて、閉磁路コアを、互いに隙間なく突き合わせたＥ型コアの外側部分及びＩ型コアからなるコア組で構成し、一次巻線および前記二次巻線をＥ型コアの外側の突出部にそれぞれ巻回すると共に、結合制御コア部を、Ｉ型コアとの間にギャップを備えて配置され、かつ両突出部の間に配置されるＥ型コアの中脚部で構成している。
【００１３】
上述の発明によれば、Ｅ型コアの外側部分とＩ型コアとが隙間なく突き合わされているため、両コア間における磁気漏れ（リーケージ）が生じにくい。加えて、上述の発明によれば、Ｅ型コアの中脚部とＩ型コアとの間のギャップを調節することによって、一次巻線と二次巻線との間の容量結合を容易に調節することができる。
【００１４】
また、他の発明は、上述のパルストランスにおいて、閉磁路コアを、環状のコアで構成すると共に、この環状のコアに直交配置され、環状のコアの空間部分に中脚部を挿入配置されたＥ型コアを備え、中脚部を結合制御コア部としている。
【００１５】
上述の発明によれば、環状のコイルで閉磁路を構成しているため、磁気漏れ（リーケージ）が生じにくい。加えて、上述の発明によれば、Ｅ型コアの中脚部が、環状のコイルの空間部分に挿入配置されることにより、一次巻線と二次巻線との間の容量結合を容易に調節することができる。
【００１６】
【発明の実施の形態】
以下、本発明の各実施の形態に係るパルストランスを、図面に基づいて説明する。
【００１７】
第１の実施の形態
図１は、本発明の第１の実施の形態に係るパルストランスを示す平面図である。図２は、本発明の第１の実施の形態に係るパルストランスを示す斜視図である。図３は、図１を矢示ＩＩＩ方向から見た正面図である。図４は、図３を矢示ＩＶ方向から見た側面図である。図５は、第１の実施の形態に係るパルストランスの閉磁路コアを、図１と同じ方向から見た平面図である。
【００１８】
図１，図２，図３および図４に示すように、パルストランス１は、絶縁性のボビン２と、このボビン２に保持された閉磁路コア３と、一次巻線４および二次巻線５と、結合制御コア部６を有している。
【００１９】
ボビン２は、断面Ｌ字状の台座部２３，２４と、両台座部２３，２４を連結すると共に一次巻線４の巻軸となる連結部２５とを備えた第１のボビン組２１と、この第１のボビン組２１と同形状の第２のボビン組２２から構成されている。
【００２０】
台座部２３，２４の各側面には、端子ピン２６，２７が植設されている。台座部２３，２４の対向する各側面には、フランジ部２８，２９がそれぞれ設けられている。上述の連結部２５は、その一端が一方のフランジ部２８に、他端が他方のフランジ部２９にそれぞれ連結されている。連結部２５は、断面四角形でかつ両端部も開口となる筒状で構成されており、その内部にはＥ型コア３２の外側突起部３３が挿通される。
【００２１】
連結部２５の外周には、一次巻線４が巻回される。第１のボビン組２１と同形状の第２のボビン組２２の連結部２５の外周には、二次巻線５が巻回される。
【００２２】
図５に示すように、閉磁路コア３は、互いに隙間なく突き合わせたＥ型コア３２の外側部分及びＩ型コア３１からなるコア組で構成される。このため、第１の実施の形態のパルストランス１は、磁気漏れ（リーケージ）が発生しにくく、低域における伝送効率を高レベルとなる。なお、ここでＥ型コア３２の外側部分とは、ベース部分となる基部３５と、基部３５の両端近傍からそれぞれ基部３５に直交する方向に突出された外側突起部３３，３４とを言う。
【００２３】
Ｉ型コア３１は、各端部側が上述の台座部２３にそれぞれ橋渡しされるように載置される。一方、Ｅ型コア３２は、基部３５の各端部が上述の台座部２４にそれぞれ橋渡しされるように載置される。このとき、Ｅ型コア３２の外側突起３３，３４は、一方のフランジ部２９に形成された挿通孔から連結部２５内に挿通され、他方のフランジ部２８の挿通孔から突出される。
【００２４】
このように突出されたＥ型コア３２の先端部分は、他方の台座部２４に載置されたＩ型コア３１に対して隙間なく突き合わされて、それぞれ接着固定される。この構成により、閉磁路コア３は、機械的に隙間のない状態で閉ループが形成され、漏れ磁束（リーケージ）が発生しにくいものとなる。
【００２５】
Ｅ型コア３２の両外側突起３３，３４の外周には、上述したように当該各外側突起３３，３４の周囲を取り囲むように連結部２５が配置されている。これらの連結部２５には、それぞれ一次巻線４および二次巻線５が巻回されている。すなわち、一次巻線４および二次巻線５は、それぞれＥ型コア３２の離れた位置に巻回される。
【００２６】
基部３５の長手方向中央には、外側突起部３３，３４と同一方向に延出された中脚部３６が設けられている。この中脚部３６は、その先端部分がＩ型コア３１の橋渡しされた部位に対して、ギャップＧが形成されるように対向配置される。
【００２７】
上述の構成により、中脚部３６は、一次巻線４および二次巻線５の間に配置されることとなる。このため、高周波帯域において、中脚部３６は、一次巻線４と二次巻線５との容量結合を低下させるように容量結合を制御する。すなわち、中脚部３６は、一次巻線４と二次巻線５との容量結合を制御する結合制御コア部６となっている。なお、上述のギャップＧの寸法は、所望の容量結合に調節するために、適宜設定される。
【００２８】
上述の第１の実施の形態のパルストランス１は、上述した構成により、所定レベル以上の高域の場合における結合状態の減衰量を確保し、不要な信号や雑音（ノイズ）を低減することが可能となる。
【００２９】
第２の実施の形態
図６は、本発明の第２の実施の形態に係るパルストランスを示す平面図である。なお、第２の実施の形態では、図６において、コアの配置及び組み合わせ、ならびにコアと巻線との配置関係を示し、その他の部位に関する説明を省略するものとする。
【００３０】
図６に示すように、第２の実施の形態のパルストランス１１は、円環状のコア５１と、この円環状のコア５１に直交配置されたＥ型コア５２とを有している。円環状のコア５１は、機械的に隙間なく閉磁路を形成するドーナツ形状の閉磁路コア３となる。このため、第２の実施の形態のパルストランス１１は、磁気漏れ（リーケージ）が発生しにくく、低域における伝送効率を高レベルとなる。円環状のコア５１には、図６における左右離れた位置にそれぞれ一次巻線４および二次巻線５が巻回されている。
【００３１】
Ｅ型コア５２は、基部５３の両端部（図６上下方向の両端部）から図６における紙面奥方向に延出された突出部５４，５５と、基部５３の長手方向中央部から両突出部５４，５５と同方向に延出された中脚部５６とを有している。
【００３２】
両突出部５４，５５は、円環状のコア５１の半径方向外側に配置される。中脚部５６は、円環状のコア５１の空間部に挿入配置される。この構成により、中脚部５６は、円環状のコア５１にそれぞれ巻回された一次巻線４と二次巻線５との間に配置される。この結果、中脚部５６は、一次巻線４と二次巻線５間の容量結合を低下させるように容量結合の制御を行うこととなる。すなわち、中脚部５６は、一次巻線４と二次巻線５との容量結合を制御する結合制御コア部６となる。
【００３３】
上述の第２の実施の形態のパルストランス１１は、上述した構成により、所定レベル以上の高域の場合における結合状態の減衰量を確保し、不要な信号や雑音（ノイズ）を低減することが可能となる。
【００３４】
なお、上述の各実施の形態は、それぞれ本発明の好適な実施の形態の例であるが、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変形実施可能である。たとえば、上述の第１の実施の形態では、Ｉ型コア３１とＥ型コア３２とを接着により固定しているが、両者３１，３２の固定方法は、溶着・融着等、他の方法を用いても良い。
【００３５】
また、上述の第２の実施の形態では、閉磁路コアとして円環状のコア５１を用いたが、環状であれば他の形状、四角形状等の環状コアとしてもよい。
【００３６】
【発明の効果】
本発明のパルストランスによれば、低域における伝送効率を高くすると共に、所定レベル以上の高域の場合における結合状態の減衰量を確保し、不要な信号や雑音（ノイズ）を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るパルストランスを示す平面図である。
【図２】本発明の第１の実施の形態に係るパルストランスを示す斜視図である。
【図３】図１を矢示ＩＩＩ方向から見た正面図である。
【図４】図３を矢示ＩＶ方向から見た側面図である。
【図５】第１の実施の形態に係るパルストランスの閉磁路コアを、図１と同じ方向から見た平面図である。
【図６】本発明の第２の実施の形態に係るパルストランスを説明するための図で、コア及び巻線を示す平面図である。
【符号の説明】
１  パルストランス
３  閉磁路コア
４  一次巻線
５  二次巻線
６  結合制御コア部
３１  Ｉ型コア
３２  Ｅ型コア
３３，３４  外側突起部
３６  中脚部（結合制御コア部）
【図１】
2005019766.tif 000003
【図２】
2005019766.tif 000004
【図３】
2005019766.tif 000005
【図４】
2005019766.tif 000006
【図５】
2005019766.tif 000007
【図６】
2005019766.tif 000008