(57)【要約】【課題】  位相シフトマスクを用いた露光法によりポジ型のフォトレジストにラインパターンを転写する。【解決手段】  転写領域２Ａ，２Ｂを重ね露光することによりウエハ上のポジ型のフォトレジスト膜にラインパターンを転写する。転写領域２Ａ，２Ｂには、光透過領域を背景として、遮光パターン３ｂ（３ｂ１，３ｂ２，３ｂ３），３ｃ（３ｃ１，３ｃ２，３ｃ３）が配置されている。転写領域２Ａ，２Ｂの重ね合わされる遮光パターン３ｂ（３ｂ１，３ｂ２，３ｂ３），３ｃ（３ｃ１，３ｃ２，３ｃ３）の寸法、形状および配置は同じであるが、シフタ７ａ，７ｂは互いに反転するように配置されている。【選択図】  図１
2005129805.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）ウエハの主面上にポジ型のフォトレジスト膜を堆積する工程と、
（ｂ）前記ウエハに対してマスクを用いた縮小投影露光処理を施すことにより、前記ポジ型のフォトレジスト膜に所望のパターンを転写する工程とを有し、
前記（ｂ）工程は、前記マスクの第１転写領域と第２転写領域とを、前記ポジ型のフォトレジスト膜の１つの領域に対して重ねて露光する工程を有しており、
前記第１転写領域および第２転写領域は光透過領域を背景として備え、
前記第１転写領域および第２転写領域の各々には複数の遮光パターンが配置され、
前記第１転写領域および第２転写領域の複数の遮光パターンの隣接位置には、前記光透過領域を透過した光に対して透過光の位相が反転するような位相シフタが配置され、
前記第１転写領域および第２転写領域の遮光パターンの形状、寸法および配置は互いに同一とされ、
前記第１転写領域および第２転写領域の前記位相シフタは互いに反転するように配置されていることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、前記第１転写領域と前記第２転写領域とが同一のマスクの同一の主面に配置されていることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、前記縮小投影露光処理はスキャンニング露光によって行われることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、前記第１転写領域と前記第２転写領域とが同一のマスクの同一の主面に配置されており、前記縮小投影露光処理においては、前記第１転写領域と前記第２転写領域とが前記スキャンニング露光の方向に沿って並んで配置されるようにマスクを設置した状態で、前記スキャンニング露光を施すことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、前記縮小投影露光処理時の露光光としてＡｒＦエキシマレーザを用いることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、前記縮小投影露光処理時の前記ポジ型のフォトレジスト膜の１つの領域への１回の露光量が、必要な露光量を多重露光の回数で割った値であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法において、前記位相シフタはマスク基板に掘られた溝により形成された溝型のシフタであることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、前記位相シフタはマスク基板上に堆積された位相シフタ膜により形成された上置きシフタであることを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、前記位相シフタ膜がレジスト膜であることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１記載の半導体装置の製造方法において、前記位相シフタの位相は１８０度±５度よりも大きいことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１記載の半導体装置の製造方法において、前記ポジ型のフォトレジスト膜に転写される所望のパターンがラインパターン形成用のパターンであることを特徴とする半導体装置の製造方法。
【請求項１２】
（ａ）ウエハの主面上にポジ型のフォトレジスト膜を堆積する工程と、
（ｂ）前記ウエハに対してマスクを用いた縮小投影露光処理を施すことにより、前記ポジ型のフォトレジスト膜に所望のパターンを転写する工程とを有し、
前記（ｂ）工程は、前記マスクの第１転写領域と第２転写領域とを、前記ポジ型のフォトレジスト膜の１つの領域に対して重ねて露光する工程を有しており、
前記第１転写領域および第２転写領域は光透過領域を背景として備え、
前記第１転写領域および第２転写領域の各々には複数の遮光パターンが配置され、
前記第１転写領域および第２転写領域の複数の遮光パターンの中にはその隣接位置に、前記光透過領域を透過した光に対して透過光の位相が反転するような位相シフタが配置された第１遮光パターンと、前記位相シフタが配置されない第２遮光パターンとがあり、
前記第１転写領域および第２転写領域の遮光パターンの形状、寸法および配置は互いに同一とされ、
前記第１転写領域および第２転写領域の前記位相シフタは互いに反転するように配置されていることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、前記第１遮光パターンの短方向の寸法が、前記第２遮光パターンの短方向の寸法よりも小さいことを特徴とする半導体装置の製造方法。
【請求項１４】
（ａ）ウエハの主面上に導体膜を堆積する工程と、
（ｂ）前記導体膜上にポジ型のフォトレジスト膜を堆積する工程と、
（ｃ）前記ウエハに対してマスクを用いた縮小投影露光処理を施すことにより、前記ポジ型のフォトレジスト膜に所望のパターンを転写する工程と、
（ｄ）前記ポジ型のフォトレジストに対して現像処理を施すことによりポジ型のフォトレジスト膜のパターンを形成する工程と、
（ｅ）前記ポジ型のフォトレジスト膜のパターンから露出する前記導体膜をエッチングすることにより、前記ウエハの主面上に前記導体膜からなるラインパターンを形成する工程とを有し、
前記（ｃ）工程は、前記マスクの第１転写領域と第２転写領域とを、前記ポジ型のフォトレジスト膜の１つの領域に対して重ねて露光する工程を有しており、
前記第１転写領域および第２転写領域は光透過領域を背景として備え、
前記第１転写領域および第２転写領域の各々には複数の遮光パターンが配置され、
前記第１転写領域および第２転写領域の複数の遮光パターンの隣接位置には、前記光透過領域を透過した光に対して透過光の位相が反転するような位相シフタが配置され、
前記第１転写領域および第２転写領域の遮光パターンの形状、寸法および配置は互いに同一とされ、
前記第１転写領域および第２転写領域の前記位相シフタは互いに反転するように配置されていることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、前記縮小投影露光処理はスキャンニング露光によって行われることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、前記第１転写領域と前記第２転写領域とが同一のマスクの同一の主面に配置されており、前記縮小投影露光処理においては、前記第１転写領域と前記第２転写領域とが前記スキャンニング露光の方向に沿って並んで配置されるようにマスクを設置した状態で、前記スキャンニング露光を施すことを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１４記載の半導体装置の製造方法において、前記ラインパターンは、ＤＲＡＭのワード線であることを特徴とする半導体装置の製造方法。
【請求項１８】
（ａ）ウエハの主面上に導体膜を堆積する工程と、
（ｂ）前記導体膜上にポジ型のフォトレジスト膜を堆積する工程と、
（ｃ）前記ウエハに対してマスクを用いた縮小投影露光処理を施すことにより、前記ポジ型のフォトレジスト膜に所望のパターンを転写する工程と、
（ｄ）前記ポジ型のフォトレジストに対して現像処理を施すことによりポジ型のフォトレジスト膜のパターンを形成する工程と、
（ｅ）前記ポジ型のフォトレジスト膜のパターンから露出する前記導体膜をエッチングすることにより、前記ウエハの主面上に前記導体膜からなるラインパターンを形成する工程とを有し、
前記（ｃ）工程は、前記マスクの第１転写領域と第２転写領域とを、前記ポジ型のフォトレジスト膜の１つの領域に対して重ねて露光する工程を有しており、
前記第１転写領域および第２転写領域は光透過領域を背景として備え、
前記第１転写領域および第２転写領域の各々には複数の遮光パターンが配置され、
前記第１転写領域および第２転写領域の複数の遮光パターンの中にはその隣接位置に、前記光透過領域を透過した光に対して透過光の位相が反転するような位相シフタが配置された第１遮光パターンと、前記位相シフタが配置されない第２遮光パターンとがあり、
前記第１転写領域および第２転写領域の遮光パターンの形状、寸法および配置は互いに同一とされ、
前記第１転写領域および第２転写領域の前記位相シフタは互いに反転するように配置されていることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１８記載の半導体装置の製造方法において、前記ラインパターンのうち、前記第１遮光パターンが転写された第１ラインパターンが、ＤＲＡＭのワード線であり、前記第２遮光パターンが転写された第２ラインパターンが、前記ＤＲＡＭの周辺回路領域の電界効果トランジスタのゲート電極であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、位相シフトマスクを用いた露光技術に関するものである。
【背景技術】
【０００２】
次世代６５ｎｍノードリソグラフィでは、９０ｎｍノードで導入したＡｒＦスキャナを継続して使用したいという要求が強い。９０ｎｍノードでのロジックＬＳＩの配線の寸法は、例えば１００〜１２０ｎｍ程度であり、解像度Ｒを示すＲ＝Ｋ１×λ／ＮＡのＫ１ファクタは約０．５なので、弱い超解像技術の適用で実現可能である。しかし、６５ｎｍノードの配線の寸法は、例えば７０〜９０ｎｍ程度が必要であり、Ｋ１ファクタは約０．３５となり強い超解像技術の導入が不可欠である。超解像技術を実現するには、高精度なマスク技術が必要であり、特に位相シフトマスクの一つであるレベンソンマスク等では、複雑なマスク構造を高精度に実現する必要がある。
【０００３】
超解像技術である位相シフト技術について、例えば特開平６−８３０３２号公報では、位相シフトマスクのシフタ材に電子線描画用レジストや二酸化シリコンを用いた場合の問題として、シフタ部の透過率に起因した露光光の減衰を挙げている。これを解決する手段としてシフタの配置を反転した２枚のマスクを準備し、それらを重ね露光することにより、シフタでの露光光の減衰を相補する方法が開示されている（特許文献１参照）。
【０００４】
また、例えば特開２００１−２３０１８６号公報には、透明なマスク基板に掘り込みを入れることでシフタを形成する掘り込みシフタ構造で位相反転パターンを２重露光することにより、掘り込み部の光減衰の影響を消去する方法や密パターンを転写する領域と孤立パターンを転写する領域とを有する位相シフトマスクにおいて孤立パターンには補助パターンを用い解像度を確保する方法が開示されている（特許文献２参照）。
【０００５】
また、例えば特開平７−１３０６１５号公報、ＵＳ６２５８４９３ Ｂ１には、位相シフトマスクと、位相シフタの無い通常のマスクとの重ね合わせ露光法について開示されているが、各々のマスクのパターンが異なっており、位相シフトマスクの透過光の位相制御が困難である（特許文献３参照）。
【特許文献１】特開平６−８３０３２号公報
【特許文献２】特開２００１−２３０１８６号公報
【特許文献３】特開平７−１３０６１５号公報、ＵＳ６２５８４９３ Ｂ１
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、１回露光の場合において通常のレベンソン型の位相シフト法により配線パターン等のようなラインパターンを形成するには、光透過部に位相シフタのエッジが露出しないように、ダークフィールド型（ＤＦ）のマスクが用いられている。このマスクは、黒地（遮光領域）に透明な光透過パターンを配置したマスクであり、ラインパターン、すなわち、露光領域にフォトレジストパターンを残す必要があるため、ネガ型のフォトレジストを使用する必要がある。
【０００７】
しかし、ＡｒＦエキシマレーザ等のように短波長の光源を用いたリソグラフィでは、ポジ型のフォトレジストが主流となっており、性能面でもポジ型のフォトレジストを採用することが望ましい。そこで、ポジ型のフォトレジストを採用するには、ブライトフィールド型（ＢＦ）のマスクを採用する必要がある。このマスクは、白地（光透過領域）に遮光パターンを配置したマスクであり、ポジ型のフォトレジストでラインパターンを形成することができる。しかし、ラインパターンを転写するための遮光パターンの横に透明な位相シフタを配置したブライトフィールド型のマスクを用いて通常の１回露光でポジ型のフォトレジストにパターンを転写すると、遮光パターン以外に位相シフタのエッジ部で暗部パターンが形成されてしまう結果、不要なパターンが転写されてしまう問題がある。
【０００８】
本発明の目的は、位相シフトマスクを用いた露光法によりポジ型のフォトレジストにラインパターンを転写することのできる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
すなわち、本発明は、ポジ型のフォトレジスト膜が堆積されたウエハに対してマスクを用いた縮小投影露光処理を施すことにより、前記ポジ型のフォトレジスト膜に所望のパターンを転写する工程を有し、前記縮小投影露光処理では、前記マスクの第１転写領域と第２転写領域とを、前記ポジ型のフォトレジスト膜の１つの領域に対して重ねて露光する工程を有しており、
前記第１転写領域および第２転写領域は光透過領域を背景として備え、
前記第１転写領域および第２転写領域の各々には複数の遮光パターンが配置され、
前記第１転写領域および第２転写領域の複数の遮光パターンの隣接位置には、前記光透過領域を透過した光に対して透過光の位相が反転するような位相シフタが配置され、
前記第１転写領域および第２転写領域の遮光パターンの形状、寸法および配置は互いに同一とされ、
前記第１転写領域および第２転写領域の前記位相シフタは互いに反転するように配置されているものである。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１３】
すなわち、位相シフトマスクを用いた露光法によりポジ型のフォトレジストにラインパターンを転写することができるので、半導体装置の集積度を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１５】
（実施の形態１）
まず、本実施の形態１の半導体装置の製造方法で用いるマスクについて図１〜図４により説明する。図１は本実施の形態１のマスク１Ａの全体平面図、図２は図１のＸＡ−ＸＡ線の断面図、図３は図１のＸＢ−ＸＢ線の断面図、図４は図２の座標ｘ４〜ｘ１４およびその近辺を透過した透過光のウエハ上での光強度分布の一例のグラフ図をそれぞれを示している。なお、図１は平面図であるが図面を見易くするためハッチングを付す。また、図２および図３には説明のため座標ｘ１〜ｘ１８を示す。
【００１６】
本実施の形態１のマスク１Ａは、集積回路パターンとしてラインパターン（ゲート電極や配線等）を転写するためのマスクを例示している。このマスク１Ａの主面には、例えば２つの転写領域（第１転写領域、第２転写領域）２Ａ，２Ｂが遮光パターン３ａに規定された状態で図１の上下方向（露光装置のスキャン方向ＳＣ）に沿って並んで配置されている。各転写領域２Ａ，２Ｂは、例えば半導体チップ（以下、単にチップという）を転写する領域に相当している。本実施の形態１では、この２つの転写領域２Ａ，２Ｂを重ねて露光することにより半導体ウエハ（以下、単にウエハという）の１つのチップ領域内のフォトレジスト膜（ポジ型のフォトレジスト膜）に所望のラインパターンを転写するようなっている。
【００１７】
本実施の形態１のマスク１Ａは、ブライトフィールド型のマスクであり、各転写領域２Ａ，２Ｂには、マスク基板６の主面の光透過領域を背景として、ラインパターン転写用のライン状の複数の遮光パターン３ｂ（３ｂ１，３ｂ２，３ｂ３），３ｃ（３ｃ１，３ｃ２，３ｃ３）が配置されている。各転写領域２Ａ，２Ｂの外周は、上記遮光パターン３ａにより遮光領域とされている。この遮光パターン３ａ，３ｂ，３ｃは、例えばクロム、酸化クロムまたはこれらの積層膜からなる。また、マスク基板６は、例えば透明な合成石英ガラスからなる。
【００１８】
上記遮光パターン３ｂ１，３ｂ２，３ｃ１，３ｃ２は、太線で示す位相シフタ（以下、単にシフタという）７ａ，７ｂを配置しなければ充分に転写できない寸法（幅：短方向寸法）を持つパターンを転写するためのマスクパターンである。遮光パターン３ｂ１，３ｂ２，３ｃ１，３ｃ２のうち、遮光パターン３ｂ１，３ｃ１は、複数の遮光パターン３ｂ１，３ｃ１が繰り返し密集した状態で配置された密領域の遮光パターンを例示し、遮光パターン３ｂ２，３ｃ２は、疎らに孤立した状態で配置された疎領域の遮光パターンを例示している。一方、上記遮光パターン（第２遮光パターン）３ｂ３，３ｃ３は、シフタ７ａ，７ｂを配置しなくても充分にパターンを転写することのできる寸法（幅：短方向寸法）を持つパターンを転写するためのマスクパターンである。遮光パターン３ｂ１，３ｂ２，３ｃ１，３ｃ２の幅（短方向寸法）は、遮光パターン３ｂ３，３ｃ３の幅（短方向寸法）よりも小さい。
【００１９】
シフタ７ａ，７ｂは、遮光パターン３ｂ１，３ｂ２，３ｃ１，３ｃ２の片側に隣接した状態で配置されている。転写領域２Ａの密領域では、互いに隣接する遮光パターン３ｂ１，３ｂ１の間に共有されるようにシフタ７ａが配置され、転写領域２Ｂの密領域では、互いに隣接する遮光パターン３ｃ１，３ｃ１の間に共有されるようにシフタ７ｂが配置されている。密領域では、シフタ７ａ，７ｂの配置された光透過領域とシフタ７ａ，７ｂの配置されていない光透過領域とが図１の左右方向に沿って交互に配置されている。このシフタ７ａ，７ｂを配置することにより、シフタ７ａ，７ｂを透過した光と、シフタ７ａ，７ｂの無い光透過領域を透過した光とで透過光の位相が１８０度反転するようになっている。これにより、遮光パターン３ｂ１，３ｂ，３ｃ１，３ｃ２の投影像のコントラストが明瞭になりパターンの解像度を向上させることが可能となっている。ここでは、シフタ７ａ，７ｂが、例えば溝シフタとされている。すなわち、シフタ７ａ，７ｂは、マスク基板６自体に断面凹状の溝を掘り込むことで形成されている。シフタ７ａ，７ｂの深さＺは、透過光の位相を１８０度反転させるために、Ｚ＝λ／（２（ｎ−１））を満たすように形成されている。上式のｎは所定の露光波長の露光光に対するマスク基板６の屈折率、λは露光波長をそれぞれ示している。
【００２０】
上記マスク１Ａの転写領域２Ａ，２Ｂの遮光パターン３ｂ，３ｃ同士を比較した場合、転写領域２Ａと転写領域２Ｂとで、重ね合わされる遮光パターン３ｂ，３ｃの設計上の形状、寸法および配置は同一である。ただし、転写領域２Ａ，２Ｂを重ね合わせて露光する場合に、転写領域２Ａ，２Ｂの遮光パターン３ｂ，３ｃ同士は重なるのに対して、シフタ７ａ，７ｂは重ならないようになっている。すなわち、転写領域２Ａ，２Ｂのシフタ７ａ，７ｂは、多重露光される部分で透過光の位相が１８０度反転するように（または本実施の形態１では必ずしも１８０度反転しなくても良いので、露光に必要な位相差が生じるように）配置されている。図４に示すように、１回の露光（１回露光という）のみの場合は、転写領域２Ａの背景の光透過領域に配置されたシフタ７ａのエッジＥＧに対応する部分で光強度の小さいピークＰＥＧができる。このため、１回露光ではポジ型のフォトレジスト膜に不要なパターンが転写されてしまう。これに対して、本実施の形態１では、シフタ７ａ，７ｂを反転配置した転写領域２Ａ，２Ｂを重ねて露光することにより、１回目の露光でシフタ７ａ，７ｂのエッジ部により形成される不要な暗部を、２回目の露光で光透過領域が重ね露光されることで消去することができるので、ポジ型のフォトレジスト膜に不要なパターンが転写されるのを防止することができる。すなわち、本実施の形態１では、位相反転多重露光方式を採用することにより、ブライトフィールド型のマスク１Ａでもシフタ７ａ，７ｂの配置が可能となる。また、多重露光を行うことにより、疎領域および密領域の両方で、遮光パターン３ｂ，３ｃの転写パターンを挟む両側部分で位相シフト効果を得ることができるので、高い解像度を得ることができる。これにより、マスク１Ａの密領域および疎領域の遮光パターン３ｂ，３ｃをポジ型のフォトレジスト膜に良好に転写することが可能となっている。
【００２１】
上記光強度の小さいピークＰＥＧの消去効果を図５〜図６により説明する。図５および図６は、重ね合わせが行われる別々の転写領域の各々を透過した光の光強度分布（INTENSITY PROFILE）のシミュレーション結果を示している。図５と図６とではシフタの配置が反転している。図７は図５および図６を重ね露光したときに得られる光強度分布（INTENSITY PROFILE）のシミュレーション結果を示している。図５および図６の不要な光強度の小さいピークＰＥＧ１，ＰＥＧ１は、それぞれ光強度ピークＰＡ２，ＰＡ１が重なるので、図７に示すように、光強度の小さいピークＰＥＧ２，ＰＥＧ２は小さくなり、ポジ型のフォトレジスト膜に転写されなくなる。
【００２２】
また、１回露光の場合、シフタ７ａ，７ｂの深さの誤差の範囲を、例えば位相角度の誤差が±５度以内となるように極めて狭い範囲にしなければならないため、マスクの製造が非常に難しく、マスクの歩留まり低下の原因になっている。例えば露光光に波長１９３ｎｍのＡｒＦエキシマレーザを用いる場合、シフタ形成用の溝の掘り込み深さは、約１９０ｎｍである。要求される位相誤差の許容量を２度とすると、約２ｎｍの精度でシフタ用の溝の掘り込み量を調整しなければならない。また、位相誤差を上記のような狭い範囲で形成するために、マスクの製造工程中に位相を測定し調整する等の工程が必要となる結果、マスクの製造が手間と時間のかかる面倒な作業となっている。これに対して、本実施の形態１においては、多重露光により位相の絶対値精度（誤差精度）が多少悪くても、１８０度位相差の時と同じ解像特性を得ることができる。このため、ウエハに転写されるパターン（転写パターン）の寸法精度を向上させることができる。また、位相誤差の許容量を２０度程度に緩和できる。すなわち、位相角度の誤差を±５度よりも大きくしても良い（１８５度よりも大きくても良く、１７５度よりも小さくても良い）ので、シフタ７ａ，７ｂの深さの誤差の範囲を大幅に緩和できる。このため、マスク１Ａの製造上の容易性を大幅に向上させることができ、マスク１Ａの製造歩留まりを大幅に向上させることができる。したがって、マスクのコストを低減できる。また、重ね合わせる転写領域２Ａ，２Ｂを同一のマスク１Ａの同一平面内の異なる平面位置に形成する本実施の形態１によれば、転写領域２Ａ，２Ｂを別々のマスクに配置する場合に比べて、シフタ７ａ，７ｂの深さおよびその誤差量をマスク基板６の主面内においてほぼ均一にすることができるので、相対的に高い位相の絶対値精度を確保しつつ、容易にマスク１Ａを製造することができる。また、１枚のマスク１Ａで露光するので、転写領域２Ａ，２Ｂを別々のマスクに配置する場合に比べてスループットを向上させることができる。ただし、転写領域２Ａ，２Ｂを別々のマスクに配置し、ウエハ毎に、転写領域２Ａを持つマスクで露光した後、転写領域２Ｂを持つマスクに交換して２重露光しても良い。この方法は、チップサイズが大きく、同一のマスク内に２つの転写領域２Ａ，２Ｂを配置できない場合に有効である。
【００２３】
また、１回露光の場合、溝型のシフタ７ａ，７ｂが配置された光透過領域を透過した光の強度が減衰する結果、シフタ７ａ，７ｂの有無により転写パターンに寸法差が生じる場合がある。この問題を図４２〜図４４により説明した後、その一般的な対策を図４５〜４７により説明する。図４２は、マスク基板５０ａと、その主面上に形成された遮光パターン５０ｂと、光透過パターン５０ｃとを有する位相シフトマスク５０の断面形状を示している。遮光パターン５０ｂは、例えばクロム等からなる。互いに隣接する光透過パターン５０ｃ，５０ｃの一方には、その各々の透過した光の位相を１８０度反転させるため、溝型のシフタ５０ｄが形成されている。ここでは、基板溝シフタであって、庇型溝シフタでない場合を例示している。また、互いに隣接する光透過パターン５０ｃ，５０ｃの平面の形状および寸法は同じである。この位相シフトマスク５０を用いて投影露光すると、被投影基板上で得られる光強度は、図４３に示すように、溝型のシフタ５０ｄが配置された光透過パターン５０ｃを透過した光の強度５１ａは、溝型のシフタ５０ｄの側壁の影響により透過光の強度が減衰するため、溝型のシフタ５０ｄが配置されていない光透過パターン５０ｃを透過した光の強度５１ｂよりも小さくなってしまう。したがって、通常の方法（１回露光）によりフォトレジスト膜にパターンを転写すると、図４４の露光平面に示すように、シフタ５０ｄの配置された光透過パターン５０ｃが転写されたフォトレジストパターン５２ａの幅方向の寸法Ｗ50の方が、溝型のシフタ５０ｄの配置されていない光透過パターン５０ｃが転写されたフォトレジストパターン５２ｂの幅方向の寸法Ｗ5１よりも小さくなってしまう。すなわち、本来同じ平面寸法で転写されるべきフォトレジストパターン５２ａ，５２ｂの平面寸法が溝型のシフタ５０ｄの有無によって異なってしまう。これを防止するため、図４５に示すように、溝型のシフタ５０ｄを庇型溝シフタ構造とすることが採用されている。すなわち、マスク基板５０ａの溝型のシフタ５０ｄの側壁が遮光パターン５０ｂの下に隠れるように調整し、遮光パターン５０ｂの端部が庇長さＰだけ庇状に張り出す構造となっている。この構造にすることによって、図４６に示すように、溝型のシフタ５０ｄが配置された光透過パターン５０ｃを透過した光の強度５３ａは、溝型のシフタ５０ｄが配置されていない光透過パターン５０ｃを透過した光の強度５３ｂとほぼ同じとなる。しかし、完全には等しくならないのが現状である。したがって、図４７の露光平面に示すように、溝型のシフタ５０ｄの配置された光透過パターン５０ｃが転写されたフォトレジストパターン５５ａの幅方向の寸法Ｗ52と、溝型のシフタ５０ｄの配置されていない光透過パターン５０ｃが転写されたフォトレジストパターン５５ｂの幅方向の寸法Ｗ53との寸法差を完全に解消することはできない。また、本発明者によればウエハ上に形成しようとしているパターンの寸法の値に応じて、転写パターンの寸法差が異なるので、ただ単純に溝型のシフタを庇構造としただけでは、転写パターンの寸法差を無くすことが困難であることが判明した。
【００２４】
これに対して、本実施の形態１では、シフタ７ａ，７ｂの配置された光透過領域を透過した光と、シフタ７ａ，７ｂの配置されていない光透過領域を透過した光とを同一領域に重ねて露光することになるので、双方の光強度を平均化することができる。すなわち、光強度のアンバランスをキャンセルすることができるので、光強度分布を均一にすることができる。このため、転写パターンの寸法変動を抑制または防止でき、転写パターンの寸法精度を向上させることができる。しかも、光学レンズの収差を平均化する効果やマスク１Ａ内の寸法分布の平均化効果も加わり、転写パターンの寸法精度をさらに向上させることができる。
【００２５】
上記シフタ起因の不均一な光強度の改善効果を図８〜図１０により説明する。図８〜図１０のシミュレーション結果では、例えばシフタを透過した光の位相はシフタの無い領域を透過した光の位相に対して１６０度の位相差が生じており、理想の１８０度よりも２０度ずれている。また、シフタの光透過率も９０％であり、理想の１００％から１０％ずれている。焦点位置も０．２μｍずれている。遮光パターンは５本である。
【００２６】
図８および図９は重ね合わせが行われる別々の転写領域の各々を透過した光の光強度分布（INTENSITY PROFILE）のシミュレーション結果を示している。図８と図９とではシフタの配置が反転している。図８および図９の各々には、シフタエッジ部による不要な暗部が転写されているために、本来５箇所であるはずが、６箇所に暗部ピークが見られる。また、図８および図９の各々では、シフタの位相ずれや光透過率の影響により、シフタを透過した光の光強度ピークＰＳが、シフタの無い光透過領域を透過した光の光強度ピークＰＢと異なりそれよりも小さくなっている。図１０は図８および図９を重ね露光したときに得られる光強度分布（INTENSITY PROFILE）のシミュレーション結果を示している。シフタの配置を互いに反転させた転写領域を２重露光しているため、双方の光強度を平均化することができるので、隣り合う光強度ピークＰＣで均一な光強度が得られていることが分かる。実際にパターンを転写した結果、例えば１４０ｎｍのパターンをチップ全面で±５ｎｍの精度で良好に形成できた。また、隣り合うパターンの解像寸法に特別な傾向は観測されなかった。また、不要な光強度ピークの転写も観測されなかった。
【００２７】
このように本実施の形態１では、微細な庇を設けなくても、シフタの有無やパターン寸法値による転写パターンの寸法変動を抑え、転写パターンの寸法精度を向上させることができる。すなわち、庇を形成する必要がなくなるので、マスク１Ａの製造上の容易性を大幅に向上させることができる。このため、マスク１Ａの製造工程数を低減できるので、マスク１Ａの製造時間を短縮することができる。また、マスク１Ａの歩留まりを向上させることができるので、マスクのコストを低減できる。特に庇構造は、庇長さが長いほど効果があるが、ウエハ上のパターンの微細化要求に伴いマスク１Ａのパターンも微細化されているので、庇長さの増長には限界がある。したがって、庇構造を採らなくてもパターン寸法精度の向上を図れる本実施の形態１の技術は、パターンの微細化に適した技術である。
【００２８】
また、本実施の形態１によれば、多重露光により、マスク１Ａの転写領域２Ａ，２Ｂにランダムに存在する欠陥を平均化または除去することができるので、マスク１Ａの欠陥の転写を低減または防止できる。また、マスク１Ａの欠陥の転写限界を拡大することができる。すなわち、今まで無視できなかった寸法の欠陥も無視できるようになる。例えば現在は０．２μｍ以上の欠陥が転写されるが、本実施の形態１によれば０．４μｍ以上の欠陥が転写される。すなわち、マスク１Ａ上の０．４μｍ未満の欠陥は無視することができるので、マスク１Ａの欠陥検査の限界寸法を緩和することができる。したがって、マスク１Ａの欠陥検査および欠陥修正を容易にすることができるので、マスク１Ａの製造上の容易性を向上させることができる。
【００２９】
また、半導体装置においては、マスクのパターン数が今後益々増加する傾向にあるので、マスク設計上のパターンデータ数を如何に低減するかが重要な課題となっている。ダークフィールド型のマスクでは、孤立パターンが存在する場合、その孤立パターンの周囲に補助パターンを配置し位相シフト効果を持たせる必要があり、パターンデータ数が増大する上、補助パターン配置のＤＡ（Design Automation）処理が必要になり、実用上問題がある。これに対して、本実施の形態１では孤立パターン（遮光パターン３ｂ２，３ｃ２）に補助パターンを付加する必要が無いので、補助パターンによるパターンデータ数の増加の問題も生じないし、補助パターン配置のＤＡ処理を行う必要も生じない。
【００３０】
なお、１枚のマスク１Ａに配置される転写領域の数は、上記に限定されるものではなく種々変更可能である。また、転写領域２Ａ，２Ｂの外周の遮光パターン３ａで形成される遮光領域には、マスクアライメントマークや計測用マーク等のような他の光透過パターンが形成されている。また、上記転写領域２Ａ，２Ｂ内に、実質的に集積回路を構成するパターンの他、例えば重ね合わせに用いるアライメントマークパターン、重ね合わせ検査に用いるマークパターンまたは電気的特性を検査する際に用いるマークパターン等のような実質的に集積回路を構成しないパターンを形成しても良い。また、本実施の形態１の場合でも一般的に行われているのと同様の光近接効果補正（OPC：Optical Proximity Correction）が必要である。例えば対象パターンに対して隣接パターンまでの距離、隣接パターンの幅、位相シフタの有無等の変数に対してそれぞれ寸法補正を加える必要がある。また、本実施の形態でマスクと言うときはレチクルも含む広い概念を示す。また、本実施の形態で、「遮光領域」、「遮光パターン」、「遮光膜」または「遮光」と言うときは、その領域に照射される露光光のうち、４０％未満を透過させる光学特性を有することを示す。一般に０％から３０％未満のものが使われる。一方、「光透過領域」、「光透過パターン」、「透明領域」、「透明膜」または「透明」と言うときは、その領域に照射される露光光のうち、６０％以上を透過させる光学特性を有することを示す。一般に９０％以上のものが使用される。
【００３１】
図１１および図１２は、実際のデバイスパターンを形成するためのマスク１Ａの重ね合わせ露光が行われる転写領域の各々の遮光パターン３ｂ，３ｃとシフタ７ａ，７ｂとの配置例を示している。図１１および図１２には重ね合わせ露光の位置関係が分かるように座標ｘ２０〜ｘ２６および座標ｙ２０〜ｙ２５を示した。また、図面を見易くするため遮光パターン３ｂ，３ｃにハッチングを付した。図１１および図１２の各領域において、隣り合う遮光パターン３ｂ，３ｂおよび遮光パターン３ｃ，３ｃの長さが異なる場合は、長い方に合わせてシフタ７ａ，７ｂを配置することが必要である。なお、上記のように遮光パターンのサイズが大きい場合（上記遮光パターン３ｂ３，３ｃ３に該当）はシフタの配置は不要である。
【００３２】
次に、本実施の形態１のマスク１Ａの製造方法の一例を図１３〜図１５により説明する。なお、図１３〜図１５は、マスク１Ａの製造工程中の図１のＸＡ−ＸＡ線に相当する箇所の断面図を示している。
【００３３】
まず、図１３に示すように、例えば透明が合成石英ガラス等からなるマスク基板（マスクブランクス）６の主面上に、例えばクロム等からなる遮光膜３を、例えばスパッタリング法により堆積する。続いて、図１４に示すように、遮光膜３上に、レジスト膜の塗布、電子線等による露光および現像等のような一連のリソグラフィ工程（以下、単に電子線リソグラフィ工程という）を経て、遮光パターン形成用のレジストパターンＥＲ１を形成した後、これをエッチングマスクとしてウエットエッチング処理を施し、レジストパターンＥＲ１から露出する遮光膜３をエッチングすることにより、遮光パターン３ａ，３ｂ（３ｃ）を形成する。その後、レジストパターンＥＲ１を除去する。
【００３４】
次いで、図１５に示すように、マスク基板６の主面上に、電子線リソグラフィ工程を経て、溝シフタ形成用のレジストパターンＥＲ２を形成する。この時、レジストパターンＥＲ２の開口部の外周は、溝シフタ形成領域の外周と一致する必要が無く、その開口部から遮光膜３の一部が露出されていて良いので、合わせ余裕を大きくとることができる。続いて、レジストパターンＥＲ２および開口部から露出する遮光膜３をエッチングマスクとして異方性のドライエッチング処理を施し、レジストパターンＥＲ２および遮光膜３から露出するマスク基板６の一部をエッチングすることにより、溝型のシフタ７ａ（７ｂ）を形成する。重ね合わせ露光を行わない場合、光位相の絶対性制御が厳しく、溝シフタの形成途中に透過光の位相を実際に測定し、再度、電子線リソグラフィ工程を経てレジストパターンを形成してからエッチング処理し、上記測定結果に基づいて溝の深さを修正する等、マスクの製造が手間や時間の掛かる面倒な作業となっている。これに対して、本実施の形態１の場合は、上記のように透過光の位相の絶対値制御（誤差許容量）を緩和することができるので、シフタ７ａ（７ｂ）形成のための溝の深さの誤差許容量も比較的大きくとることができる。したがって、溝シフタの形成途中に透過光の位相を実際に測定したり、再び電子線リソグラフィ工程を経てレジストパターンを形成し、測定結果に基づいて溝深さを修正したりする必要も無くなるので、マスク１Ａの製造工程を簡略化することができる。したがって、マスク１Ａの製造時間を大幅に短縮できる。また、マスク１Ａの歩留まりおよび信頼性を向上させることができる。したがって、マスク１Ａのコストを低減できる。その後、レジストパターンＥＲ２を除去し、図１および図２に示したマスク１Ａを製造する。
【００３５】
ただし、シフタの有無により光強度の差が解像特性に極端に悪影響を及ぼす場合は、マスク基板６に対して等方的なウエットエッチングを施し、シフタ７ａ，７ｂ形成用の溝の側面が遮光パターン３ｂ，３ｃの下に若干入り込むようにして、図４５に示したような庇構造とすることが望ましい。これにより、溝型のシフタ７ａ，７ｂの有無による光強度差を軽減することができ、解像特性の低下を防止できる。
【００３６】
次に、本実施の形態１のマスク１Ａを用いた多重露光方法の一例を図１６〜図１８により説明する。図１６〜図１８は、多重露光工程時のウエハ９の全体平面図を模式的に示している。ウエハ９は、例えばシリコンを基板とする円形状の薄板で、その主面（デバイス形成面）上には、例えば厚さ２００ｎｍ程度の酸化シリコン膜が堆積され、そらにその上には、例えば厚さ３００ｎｍ程度のポジ型のフォトレジスト膜が塗布されている。実際の露光条件は、例えば次のとおりである。縮小投影露光装置は、スキャナを使用した。スキャナの光源は、例えば波長が１９３ｎｍのＡｒＦエキシマレーザを使用し、光学レンズの開口数ＮＡは、例えば０．７０である。スキャナの光源の形状は、例えば円形状であり、コヒーレントファクタ（σ値）は、例えば０．３を用いた。フォトレジスト膜への１回の露光量は、例えば１５０Ｊ／ｍ2とし、２重露光により３００Ｊ／ｍ2になるように調整した。すなわち、１回の露光量は、必要な露光量を、多重露光の回数で割った値にされている。マスク１Ａ内の最小パターンは、ウエハ９に転写されるパターン寸法換算で、例えば１４０ｎｍ程度のライン・アンド・スペースのパターンである。
【００３７】
まず、マスク１Ａの転写領域２Ａ，２Ｂがスキャン方向に沿って配置されるようにマスク１Ａを設置した後、図１６に示すように、マスク１Ａの転写領域２Ａ，２Ｂのパターンをスキャナによりスキャンニング露光する。この時の露光量は、必要量の１／２程度とする。続いて、図１７に示すように、ウエハ９をマスク１Ａに対して図１７の上方向に移動しマスク１Ａの転写領域２Ａ，２Ｂのパターンをキャナによりスキャンニング露光する。この時のウエハ９の移動量は、露光領域の１／２とする。これにより、マスク１Ａの転写領域２Ａを、図１６でウエハ９のフォトレジスト膜に転写したマスク１Ａの転写領域２Ｂに重なるようにする。また、この時の露光量も、必要量の１／２程度とする。これにより、転写領域２Ａ，２Ｂが重なったところで露光に必要な露光量が得られるようにする。続いて、図１８に示すように、ウエハ９をマスク１Ａに対して図１８の上方向に移動しマスク１Ａの転写領域２Ａ，２Ｂのパターンを同様にスキャンニング露光する。この時のウエハ９の移動量も露光領域の１／２とすることにより、マスク１Ａの転写領域２Ａを、図１７でウエハ９のフォトレジスト膜に転写したマスク１Ａの転写領域２Ｂに重なるようにする。また、この時の露光量も、必要量の１／２程度として、転写領域２Ａ，２Ｂが重なったところで露光に必要な露光量が得られるようにする。このような多重露光処理動作をウエハ９の主面全面内において繰り返すことにより、ウエハ９の主面に複数のチップ領域のラインパターンを転写する。上記の説明では、２重露光がなされていない領域（例えばウエハ９の主面の最外周に位置するチップ領域）が発生するが、その領域に対しては露光不要な領域をマスキングブレードにより遮光した状態で、上記２重露光処理を施した。
【００３８】
次に、上記スキャナについて説明する。図１９は、そのスキャナ１０の一例を示している。スキャナ１０は、例えば縮小比４：１の走査型縮小投影露光装置である。スキャナ１０の露光条件は、上記図１６〜図１８で説明したとおりである。
【００３９】
露光光源１０ａから発する露光光ＥＸＬは、フライアイレンズ１０ｂ、アパーチャ１０ｃ、コンデンサレンズ１０ｄ１、１０ｄ２およびミラー１０ｅを介してマスク（レチクル）１Ａを照明する。光学条件のうち、コヒーレントファクタはアパーチャ１０ｆの開口部の大きさを変化させることにより調整した。マスク１Ａ上には異物付着によるパターン転写不良等を防止するためのペリクルＰＥが設けられている。マスク１Ａ上に描かれたマスクパターンは、投影レンズ１０ｇを介して試料基板であるウエハ９の主面のフォトレジスト膜に投影される。なお、マスク１Ａは、マスク位置制御手段１０ｈおよびミラー１０ｉ１で制御されたマスクステージ１０ｉ２上に載置され、その中心と投影レンズ１０ｇの光軸とは正確に位置合わせがなされている。
【００４０】
ウエハ９は、試料台１０ｊ上に真空吸着されている。試料台１０ｊは、投影レンズ１０ｇの光軸方向、すなわち、試料台１０ｊのウエハ載置面に垂直な方向（Ｚ方向）に移動可能なＺステージ１０ｋ上に載置され、さらに試料台１０ｊのウエハ載置面に平行な方向に移動可能なＸＹステージ１０ｍ上に搭載されている。Ｚステージ１０ｋ及びＸＹステージ１０ｍは、主制御系１０ｎからの制御命令に応じてそれぞれの駆動手段１０ｐ，１０ｑによって駆動されるので、所望の露光位置に移動可能である。その位置はＺステージ１０ｋに固定されたミラー１０ｒの位置として、レーザ測長機１０ｓで正確にモニタされている。また、ウエハ９の表面位置は、通常の露光装置が有する焦点位置検出手段で計測される。計測結果に応じてＺステージ１０ｋを駆動させることにより、ウエハ９の主面は常に投影レンズ１０ｇの結像面と一致させることができる。
【００４１】
マスク１Ａとウエハ９とは、縮小比に応じて同期して駆動され、露光領域がマスク１Ａの主面を走査しながらマスクパターンをウエハ９の主面のフォトレジスト膜に縮小転写する。このとき、ウエハ９の主面位置も上述の手段によりウエハ９の走査に対して動的に駆動制御される。ウエハ９に形成された回路パターンに対してマスク１Ａ上の回路パターンを重ね合わせ露光する場合、ウエハ９上に形成されたマークパターンの位置をアライメント検出光学系１０ｔを用いて検出し、その検出結果からウエハ９を位置決めして重ね合わせ転写する。主制御系１０ｎはネットワーク装置１０ｕと電気的に接続されており、スキャナ１０の状態の遠隔監視等が可能となっている。
【００４２】
図２０は上記スキャナ１０のスキャンニング露光動作を模式的に示した説明図を示し、図２１はスキャナ１０の露光領域を抜き出して模式的に示した説明図を示している。なお、図２０および図２１では図面を見易くするためハッチングを付す。
【００４３】
スキャナ１０を用いたスキャンニング露光処理では、マスク１Ａとウエハ９とを各々の主面を平行に保ちながら相対的に逆方向に移動させる。すなわち、マスク１Ａと、ウエハ９とは鏡面対称の関係になるので、露光処理に際し、マスク１Ａのスキャン（走査）方向と、ウエハ９のスキャン（走査）方向とは、図１８の矢印で示すステージスキャン方向Ｇ，Ｈに示すように逆向きになる。マスク１Ａは、その転写領域２Ａ，２Ｂがスキャナ１０のスキャン方向に沿って配置されるようにセッティングする。駆動距離は、縮小比４：１の場合、マスク１Ａの移動量の４に対して、ウエハ９の移動量は1になる。このとき、露光光ＥＸＬを、アパーチャ１０ｆの平面長方形状のスリット１０ｆｓを通じてマスク１Ａに照射する。すなわち、投影レンズ１０ｇの有効露光領域１０ｇａ内に含まれるスリット状の露光領域（露光帯）ＳＡ１を実効的な露光領域として用いる。特に限定されないが、そのスリット１０ｆｓの幅（短方向寸法）は、通常、ウエハ９上において、例えば４〜７ｍｍ程度である。そして、そのスリット状の露光領域ＳＡ１を、スリット１０ｆｓの幅（短）方向（すなわち、スリット１０ｆｓの長手方向に対して直交または斜めに交差する方向）に連続移動（走査）させ、さらに結像光学系（投影レンズ１０ｇ）を介してウエハ９の主面に照射する。これにより、マスク１Ａの転写領域２Ａ，２Ｂ内のマスクパターン（集積回路パターン、実施の形態１ではラインパターン）をウエハ９の複数のチップ領域ＣＡの各々に転写する。なお、ここでは、スキャナ１０の機能を説明するために必要な部分のみを示したが、その他の通常のスキャナに必要な部分は通常の範囲で同様である。
【００４４】
図２２に、ステッパを用いた場合の露光領域ＳＡ２（図面を見易くするためハッチングを付す）を示す。ステッパでは、１ショット（１チップまたは複数チップ）の露光が終わるとステージを次のショット位置まで移動させ、同様の露光を繰り返すことでウエハの主面全面を露光するようになっている。ステッパの場合、投影レンズ１０ｇの有効露光領域１０ｇａ内の平面正方形状の露光領域ＳＡ２を実効的な露光領域として用いる。この露光領域ＳＡ２は、その四隅が有効露光領域１０ｇａに内接されている。本実施の形態１の方法は、露光装置としてステッパを使用することもできるが、通常、投影レンズ１０ｇには種々の収差があるため、ステッパを用いて多重露光すると、設計通りのパターンを良好に形成することが困難である。これに対して、スキャナ１０を用いた露光処理においては、スキャン方向に直交する方向においてレンズ収差に起因する位置ずれが生じるが、スキャン方向においてレンズ収差が同一となるため同じ形状が保たれる。本実施の形態１は、このスキャナの持つ特性を利用しているもので、スキャナを用いた場合、転写領域２Ａ，２Ｂで転写される各々のパターンは、スキャン方向に直交する方向においてほぼ同じ変形を持っているが、しかもスキャン方向においてほぼ同じ形状で形成される。重ね合わせ露光を行う転写領域２Ａ，２Ｂをスキャン方向に沿って配置したのもこのためである。したがって、２重露光しても、高い重ね合わせ精度でパターンを形成することができる。
【００４５】
（実施の形態２）
本実施の形態２では、シフタパターン端部の処理について説明する。
【００４６】
図２３および図２４は、マスク１Ａの要部平面図であって、重ね合わせ露光が行われる転写領域の各々に配置された遮光パターン３ｂ，３ｃとシフタ７ａ，７ｂとの端部の様子を示し、図２５は、図２３と図２４とを重ね合わせて露光した場合に得られる光強度の平面の等高線を示している。図２３および図２４には、重ね合わせ露光の位置関係が分かるように座標ｘ３０〜ｘ３４および座標ｙ３０を示し、また、図面を見易くするため遮光パターン３ｂ，３ｃおよびシフタ７ａ，７ｂにハッチングを付した。
【００４７】
図２３および図２４に示すように、シフタ７ａ，７ｂのパターン端部を、遮光パターン３ｂ，３ｃの端部に合わせると、遮光パターン３ｂ，３ｃの端部で光強度が低下する結果、図２５に示すように、遮光パターン３ｂ，３ｃの重ね露光によりフォトレジスト膜に転写された転写パターンの端部に太りが発生する場合がある。この場合は、隣接するシフタの端部が近接しないように配置する必要がある。また、この回避法の一例を図２６〜図２８により説明する。
【００４８】
図２６および図２７は、本実施の形態２のマスク１Ｂの要部平面図であって、重ね合わせ露光が行われる転写領域の各々に配置された遮光パターン３ｂ，３ｃとシフタ７ａ，７ｂとの端部の様子を示している。図２６および図２７には、重ね合わせ露光の位置関係が分かるように座標ｘ３０〜ｘ３４および座標ｙ３０を示し、また、図面を見易くするため遮光パターン３ｂ，３ｃおよびシフタ７ａ，７ｂにハッチングを付した。ここでは、各々の転写領域において、シフタ７ａ，７ｂの端部に、中間シフタ７ａｓ，７ｂｓが配置されている。中間シフタ７ａｓ，７ｂｓは、上記パターン端部の太りを解消するための補助的なシフタであり、中間シフタ７ａｓ，７ｂｓを透過した光の位相は、シフタ７ａ，７ｂを透過した光の位相に対して９０度ずれるようになっている。すなわち、シフタ７ａ，７ｂを透過した光は、シフタ７ａ，７ｂの配置されていない光透過領域を透過した光に対して位相が１８０度ずれているのに対して、中間シフタ７ａｓ，７ｂｓを透過した光は、シフタ７ａ，７ｂの配置されていない光透過領域を透過した光に対して位相が９０度ずれるようになっている。図２８は、上記のような図２６と図２７とを重ね合わせて露光した場合に得られる光強度の平面の等高線を示している。遮光パターン３ｂ，３ｃの重ね露光によりフォトレジスト膜に転写された転写パターンの端部の太りがほぼ解消されることが分かる。
【００４９】
図２９は、図２７のＹＡ−ＹＡ線の断面図の一例を示している。シフタ７ｂ（７ａ）および中間シフタ７ｂｓ（７ａｓ）は、マスク基板６の主面に溝を掘り込むことで形成されている。中間シフタ７ｂｓ（７ａｓ）の溝の深さは、シフタ（７ｂ７ａ）の溝の深さのほぼ半分程度とされている。これにより、シフタ７ｂ（７ａ）を透過した光の位相は、シフタの無い光透過領域を透過した光の位相に対して１８０度ずれるのに対して、中間シフタ７ｂｓ（７ａｓ）を透過した光の位相は、シフタの無い光透過領域を透過した光の位相に対して９０度ずれるようになっている。図３０〜図３２は、図２９のマスク１Ｂの製造工程中の要部断面図の一例を示している。まず、図３０に示すように、前記実施の形態１と同様に、レジストパターンＥＲ１をエッチングマスクとしてマスク基板６の主面上に遮光パターン３ｃ（３ｂ）を形成した後、レジストパターンＥＲ１を除去する。続いて、図３１に示すように、シフタ７ｂ（７ａ）の形成領域が露出され、それ以外が覆われるようなレジストパターンＥＲ２を形成した後、これをエッチングマスクとして前記実施の形態１と同様にマスク基板６にシフタ７ｂ（７ａ）形成用の溝７ｂ１（７ａ１）を形成する。この時の溝７ｂ１（７ａ１）の深さＪは、その溝７ｂ１（７ａ１）を透過した光の位相が、溝７ｂ１（７ａ１）の無い光透過領域を透過した光の位相に対して９０度ずれるような深さにする。その後、レジストパターンＥＲ２を除去した後、電子線リソグラフィ工程を経て、図３２に示すように、中間シフタ７ｂｓ（７ａｓ）およびシフタ７ｂ（７ａ）の形成領域が露出され、それ以外が覆われるようなレジストパターンＥＲ３を形成する。続いて、そのレジストパターンＥＲ３をエッチングマスクとして、中間シフタ７ｂｓ（７ａｓ）およびシフタ７ｂ（７ａ）を形成する。この時、中間シフタ７ｂｓ（７ａｓ）での溝の深さが上記深さＪとなるようにする。これにより、中間シフタ７ｂｓ（７ａｓ）では、透過光の位相を、シフタの無い光透過領域を透過した光の位相に対して９０度ずれるようにすることができる。また、シフタ７ｂ（７ａ）では、溝の深さＫが深さＪの２倍となるので、透過光の位相を、シフタの無い光透過領域を透過した光の位相に対して１８０度ずれるようにすることができる。
【００５０】
図３３は、図２７のＹＡ−ＹＡ線の断面図の他の例を示している。シフタ７ｂ（７ａ）および中間シフタ７ｂｓ（７ａｓ）は、マスク基板６の主面上に膜を堆積することで形成されている（シフタ膜上置き方式または上置きシフタ）。すなわち、シフタ７ｂ（７ａ）は、シフタ膜７ｆ１とその上のシフタ膜７ｆ２との積層膜で形成されている。また、中間シフタ７ｂｓ（７ａｓ）は、シフタ膜７ｆ１の単体膜で形成されている。シフタ膜７ｆ１の厚さＬは、そのシフタ膜７ｆ１の単体膜を透過した光の位相が、シフタ膜７ｆ１の無い光透過領域を透過した光の位相に対して９０度ずれるような厚さになっている。また、シフタ膜７ｆ１とシフタ膜７ｆ２との積層膜の厚さＭは、シフタ膜７ｆ１の厚さＬの２倍であり、その積層膜を透過した光の位相が、その積層膜の無い光透過領域を透過した光の位相に対して１８０度ずれるような厚さになっている。
【００５１】
シフタ膜７ｆ１，７ｂｆ２は、例えばレジスト膜またはＳＯＧ（Spin On Glass）膜からなる。シフタ膜７ｆ１，７ｆ２をレジスト膜で形成した場合、そのまま露光、現像できるので、シフタ７ａ，７ｂを容易に形成でき、また、シフタ７ａ，７ｂのパターン形成精度も向上させることができる。一方、シフタ膜７ｆ１，７ｆ２をＳＯＧ膜で形成した場合、レジスト膜に比べて大幅に耐久性を向上させることができるので、マスク１Ｂの寿命を向上させることができる。
【００５２】
このように本実施の形態２では、前記実施の形態１で得られた効果の他に、以下の効果を得ることができる。すなわち、シフタ７ａ，７ｂのパターン端部に中間シフタ７ａｓ，７ｂｓを設けたことにより、ポジ型のフォトレジスト膜に転写されるパターン端部の太りを低減または解消することができる。
【００５３】
（実施の形態３）
本実施の形態３では、シフタを膜で形成した方式（シフタ膜上置き方式または上置きシフタ）について説明する。
【００５４】
図３４は本実施の形態３のマスク１Ｃの転写領域２Ａの図１のＸＡ−ＸＡ線に相当する箇所の断面図を示し、図３５は図３４と一体のマスク１Ｃの転写領域２Ｂの図１のＸＢ−ＸＢ線に相当する箇所の断面図を示している。
【００５５】
本実施の形態３のマスク１Ｃでは、シフタ７ａ，７ｂが、例えばレジスト膜またはＳＯＧ（Spin On Glass）膜で形成されている。マスク１Ｃの平面形状は、図１と同じである。シフタを膜で形成する場合、マスク基板６の主面内におけるシフタの厚さが下地のパターンの面内位置や形状等により変わり、全体として不均一となる場合がある。シフタ７ａ，７ｂの厚さが異なると透過光の位相も変わるので、１回露光のみでパターンを転写する露光処理では問題である。また、１回露光のみでパターンを転写する場合、シフタ形成用のレジスト膜やＳＯＧ膜の透明性が問題となる場合もある。これに対して、本実施の形態３では、上記のように重ね合わせ露光を行うことにより、透過光の位相の絶対値制御（誤差許容量）を緩和することができるので、各転写領域２Ａ，２Ｂ内でシフタ７ａ，７ｂの厚さが若干変わっても問題なく露光を行うことができる。また、シフタ用のレジスト膜やＳＯＧ膜の透明性が１００％でなくても良い。なお、転写領域２Ａ，２Ｂの重ね合わせ露光が行われる領域では、マスク基板６の主面内位置や形状がほぼ同じなので、重ね合わせ露光が行われる領域のシフタ７ａの厚さＮと、シフタ７ｂの厚さＱとはほぼ等しい。したがって、重ね合わせ部分での透過光の位相の問題は生じない。
【００５６】
このようなマスク１Ｃを製造するには、前記実施の形態１で説明したようにマスク基板６の主面上に遮光パターン３ａ，３ｂを形成した後、そのマスク基板６の主面上に、レジスト膜またはＳＯＧ膜等からなるシフタ膜を堆積し、そのシフタ膜をリソグラフィ工程を経てパターニングすることによりシフタ７ａ，７ｂを形成することで製造すれば良い。シフタ膜をレジスト膜で形成した場合、そのまま露光、現像できるので、シフタ７ａ，７ｂを容易に形成でき、また、シフタ７ａ，７ｂのパターン形成精度も向上させることができる。一方、シフタ膜をＳＯＧ膜で形成した場合、レジスト膜に比べて大幅に耐久性を向上させることができるので、マスク１Ｃの寿命を向上させることができる。
【００５７】
（実施の形態４）
本実施の形態４では、マスクの変形例を説明する。
【００５８】
図３６は、本実施の形態４のマスク１Ｄの要部断面図（図１のＸＡ−ＸＡ線に相当する箇所の断面図）を示している。このマスク１Ｄでは、マスク基板６の主面上にシフタ膜７ｆが堆積され、その上に遮光パターン３ａ，３ｂ，３ｃが形成されている。
【００５９】
シフタ膜７ｆは、位相シフタとして作用する目的に適合した厚さ（＝上記Ｚの式）で形成されている。すなわち、シフタ膜７ｆを透過した光と、シフタ膜７ｆの無い光透過領域を透過した光とで透過光の位相が１８０度反転するようになっている。また、シフタ膜７ｆは、例えばマスク基板６と同等または同程度の光透過率および屈折率のＳＯＧ（Spin On Glass）膜等からなる。
【００６０】
溝型のシフタ７ａ（７ｂ）は、光透過領域のシフタ膜７ｆを除去することで形成されており、シフタ７ａ（７ｂ）の底面からはマスク基板６の主面が露出されている。シフタ７ａ（７ｂ）を形成する際には、マスク基板６とシフタ膜７ｆとのエッチング選択比を高くし、シフタ膜７ｆのエッチング速度の方がマスク基板６のエッチング速度よりも速くなるようにする。すなわち、マスク基板６をエッチングストッパとして溝型のシフタ７ａ（７ｂ）を形成する。これにより、溝型のシフタ７ａ（７ｂ）の深さ（すなわち、シフタ膜７ｆの厚さ）および溝型のシフタ７ａ（７ｂ）の底面の平坦性を極めて高い精度で形成できる。このため、透過光の位相誤差を大幅に低減または無くすことができるので、ウエハ９の主面に転写されるパターンの寸法精度を大幅に向上させることが可能となる。なお、マスク１Ｄの平面図、露光方法および露光条件等については前記実施の形態１〜３と同じなので説明を省略する。
【００６１】
（実施の形態５）
本実施の形態５では、前記実施の形態１〜４のマスクを用いた露光方法を、例えばＤＲＡＭ（（Dynamic Random Access Memory）の製造方法に適用した場合の一例について説明する。
【００６２】
図３７は前記実施の形態１〜４のマスクを用いて製造されたＤＲＡＭのメモリセル領域の要部平面図を示している。また、図３８の左側は図３７のＸＣ−ＸＣ線の断面図、図３８の右側は周辺領域の要部断面図を示している。
【００６３】
まず、メモリ領域について説明する。基板９Ｓは、上記ウエハ９から切り出された平面四角形状のチップを構成する部分であり、例えばｐ型の単結晶シリコンからなる。この基板９Ｓの主面にはｐ型ウエルＰＷＬが形成され、そのｐ型ウエルＰＷＬにＤＲＡＭのメモリセルが形成されている。なお、メモリセルが形成された領域（メモリアレイ）のｐ型ウエルＰＷＬは、基板９Ｓの他の領域に形成された入出力回路などからノイズが侵入するのを防ぐために、その下部に形成された埋込ｎ型ウエルＤＮＷによって基板９Ｓから電気的に分離されている。
【００６４】
メモリセルは、メモリセル選択用ＭＩＳＦＥＴ（単に選択ＭＩＳという）１５の上部に情報蓄積用容量素子（単にキャパシタという）１６を配置したスタックド構造を有している。選択ＭＩＳ１５はｎチャネル型ＭＩＳＦＥＴで構成され、ｐ型ウエルＰＷＬの活性領域ＬＲに形成されている。活性領域ＬＲは、図３７の第１方向ＸＸに沿って真っ直ぐに延在する細長い島状のパターンで構成されており、それぞれの活性領域ＬＲには、ソース、ドレインの一方（ｎ型半導体領域）を互いに共有する選択ＭＩＳ１５が第１方向ＸＸに隣接して２個形成されている。なお、活性領域ＬＲを囲む素子分離領域は、溝型の分離部（トレンチアイソレーション）１７により形成されている。溝型の分離部１７は、ｐ型ウエルＰＷＬに開孔した浅い溝に酸化シリコン等からなる絶縁膜を埋め込むことで形成されている。
【００６５】
選択ＭＩＳ１５は、ゲート絶縁膜１８、ゲート電極１９ｍおよびソース、ドレインを構成する一対のｎ型半導体領域２０、２０を有している。ゲート絶縁膜１８は、例えば酸化シリコンからなる。ゲート電極１９ｍは、ワード線ＷＬの一部（活性領域ＬＲと重なる部分）で形成されており、同一の幅、同一のスペースで第２方向ＹＹに沿って直線的に延在している。ゲート電極１９ｍ（ワード線ＷＬ）は、例えばＰ（リン）などのｎ型不純物がドープされた低抵抗多結晶シリコン膜と、その上部に形成されたＷＮ（タングステンナイトライド）膜などからなるバリアメタル層と、その上部に形成されたＷ（タングステン）膜などの高融点金属膜とで構成されたポリメタル構造を有している。ポリメタル構造のゲート電極１９ｍ（ワード線ＷＬ）は、多結晶シリコン膜やポリサイド膜で構成されたゲート電極に比べて電気抵抗が低いので、ワード線の信号遅延を低減することができる。ただし、ゲート電極１９ｍを、多結晶シリコン膜の単体膜で構成しても良いし、多結晶シリコン膜上にタングステンシリサイド等のようなシリサイド膜を積み重ねてなる上記ポリサイド構造としても良い。このゲート電極１９ｍ（ワード線ＷＬ）の上部には窒化シリコン膜等からなるキャップ絶縁膜２１が形成されており、このキャップ絶縁膜２１の上部および側壁とゲート電極１９ｍ（ワード線ＷＬ）の側壁とには、例えば窒化シリコン膜からなる絶縁膜２２が形成されている。メモリアレイのキャップ絶縁膜２１と絶縁膜２２は、選択ＭＩＳ１５のソース、ドレイン（ｎ型半導体領域２０、２０）の上部にセルフアライン（自己整合）でコンタクトホールを形成する際のエッチングストッパとして機能する。
【００６６】
キャパシタ１６は、下部電極（蓄積電極）１６ａと上部電極（プレート電極）１６ｂとそれらの間に設けられたＴａ2Ｏ5（酸化タンタル）等からなる容量絶縁膜（誘電体膜）１６ｃとを有している。下部電極１６ａは、例えばＰ（リン）がドープされた低抵抗多結晶シリコン膜からなり、上部電極１６ｂは、例えばＴｉＮ膜からなる。キャパシタ１６の下部電極１６ａは、プラグＰＬＧ１，ＰＬＧ２を通じて選択ＭＩＳ１５のソース、ドレインの一方のｎ型半導体領域２０と電気的に接続されている。プラグＰＬＧ１，ＰＬＧ２は、例えばリン（Ｐ）が含有された多結晶シリコンからなる。
【００６７】
選択ＭＩＳ１５のソース、ドレインの他方のｎ型半導体領域２０は、メモリセルの中央のプラグＰＬＧ１を通じてビット線ＢＬと電気的に接続されている。ビット線ＢＬは、例えばタングステン等のような高融点金属膜からなり、溝型の分離部１７の上方に配置され、同一の幅、同一のスペースで第１方向ＸＸに沿って直線的に延在している。このビット線ＢＬと周辺回路の第１層配線ＭＬ１とは同一工程で形成されている。ビット線ＢＬを耐熱性およびエレクトロマイグレーション耐性の高い金属（タングステン）で構成することにより、ビット線ＢＬの幅を微細化した場合でも、断線を確実に防止することができる。
【００６８】
次に周辺回路領域について説明する。周辺回路領域の基板９Ｓには、ｐ型ウエルＰＷＬおよびｎ型ウエルＮＷＬが形成されている。ｐ型ウエルにはｎＭＩＳ２５Ｎが形成され、ｎ型ウエルにはｐＭＩＳ２５Ｐが形成されている。ｎＭＩＳ２５Ｎは、ゲート絶縁膜１８、ゲート電極１９ｐおよびソース、ドレインを構成する一対のｎ型半導体領域２６、２６を有している。ｎ型半導体領域２６には、例えばリンまたはヒ素（Ａｓ）が含有されている。ｎＭＩＳ２５Ｐは、ゲート絶縁膜１８、ゲート電極１９ｐおよびソース、ドレインを構成する一対のｐ型半導体領域２７、２７を有している。ｐ型半導体領域２７には、例えばホウ素（Ｂ）が含有されている。ｎ型半導体領域２６およびｐ型半導体領域２７は、ＬＤＤ（Lightly Doped Drain）構成とされている。周辺回路領域のｎＭＩＳ２５ＮおよびｐＭＩＳ２５Ｐのゲート電極１９ｐは、上記選択ＭＩＳ１５のゲート電極１９ｍと同じ構成とされている。周辺回路領域のゲート電極１９ｐの側面には、例えば酸化シリコンからなるサイドウォール２８が形成されている。周回路領域の第１層配線ＭＬ１は、コンタクトホールＣＨ内のプラグＰＬＧ３を通じてｎ型半導体領域２６およびｐ型半導体領域２７と電気的に接続されている。なお、基板９Ｓ上の符号２９ａ〜２９ｅは、例えば酸化シリコン等からなる絶縁膜を示し、符号３０は、例えば窒化シリコン等からなる絶縁膜を示している。符合ＭＬ２は、第２層配線を示している。第２層配線ＭＬ２は、例えばアルミニウム（Ａｌ）等を主体としてなり、フォトリソグラフィ工程およびドライエッチング工程によりパターニングされている。
【００６９】
次に、本実施の形態５では、メモリ領域および周辺回路領域の上記ゲート電極１９ｍ，１９ｐを前記実施の形態１〜４で説明したマスク１Ａ〜１Ｄを用いて形成する方法を図３９〜図４１により説明する。
【００７０】
まず、図３９に示すように、メモリ領域および周辺回路領域のゲート絶縁膜１８を形成した後の基板９Ｓ（この段階ではウエハ９）の主面（デバイス形成面）上に導体膜１９を堆積する。導体膜１９は、例えば低抵抗な多結晶シリコン膜、窒化タングステン等のようなバリア膜、タングステン等のような金属膜を下層から順にＣＶＤ（Chemical Vapor Deposition）法等によって堆積することで形成する。続いて、導体膜１９上に、例えば窒化シリコンからなるキャップ絶縁膜２１を堆積した後、その上にフォトレジスト膜ＰＲ１を塗布する。その後、基板９Ｓおよび前記マスク１Ａを前記スキャナ１０に載置した後、このスキャナ１０とマスク１Ａを用いて前記したようにスキャンニング露光処理（二重露光処理）を施すことにより、基板９Ｓの主面上のフォトレジスト膜ＰＲ１にゲート電極パターンを転写する。その後、現像処理を施すことにより、図４０に示すように、ゲート電極形成用のフォトレジスト膜ＰＲ１のパターンを形成する。この時、メモリ領域（図４０の左側）のゲート電極形成用のフォトレジスト膜ＰＲ１のパターンは、前記マスク１Ａの微細パターンを転写するための遮光パターン３ｂ１，３ｂ２，３ｃ１，３ｃ２で転写したものである。一方、周辺回路領域（図４０の右側）のゲート電極形成用のフォトレジスト膜ＰＲ１のパターンは、前記マスク１Ａの相対的に幅広のパターンを転写するための遮光パターン３ｂ３，３ｃ３で転写したものである。その後、そのフォトレジスト膜ＰＲ１のパターンをエッチングマスクとして基板９Ｓ（すなわち、ウエハ９）に対してエッチング処理を施すことにより、図４１に示すように、キャップ絶縁膜２１をパターニングした後、フォトレジスト膜ＰＲ１のパターンを除去する。その後、残されたキャップ絶縁膜２１のパターンをエッチングマスクとして、基板９Ｓに対してエッチング処理を施すことにより、メモリ領域にワード線ＷＬおよびゲート電極１９ｍを形成し、周辺回路領域にゲート電極１９ｐを形成する。
【００７１】
このように本実施の形態５によれば、露光光源としてＡｒＦエキシマレーザを用いて、６５ｎｍノードの配線寸法（例えば７０〜９０ｎｍ程度）を持つＤＲＡＭを製造することができる。また、チップ内の欠陥数を低減できるので、ビット救済チップ数を低減できる。
【００７２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７３】
例えば前記実施の形態１〜５では、２重露光について説明したが、これに限定されるものではなく種々変更可能であり、例えば３重露光や４重露光等、２回以上重ねて露光しても良い。本実施の形態では、位相シフトマスクを用いるので、位相反転が生じることを考慮すると重ね合わせ回数は偶数回が好ましい。このように重ね露光回数を増やすことにより、パターン欠陥を低減または無くすことができるので、断線不良、短絡不良等の発生を低減または無くすことができる。また、露光光源として露光波長３６５ｎｍのｉ線、露光波長２４８ｎｍのＫｒＦエキシマレーザまたは露光波長１５７ｎｍのF2エキシマレーザを用いても良い。また、露光光源用の変形照明（中央部の照度を下げた照明）として、例えば斜方照明、４重極照明、５重極照明等の多重極照明を用いても良い。また、変形照明と等価な瞳フィルタによる超解像技術を用いても良い。
【００７４】
また、前記実施の形態１〜５では、ウエハがシリコンを基板として有する半導体ウエハの場合について説明したが、これに限定されるものえはなく、ウエハは、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板の場合もある。また、半導体装置は、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものの他、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin-Film-Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
【００７５】
また、前記実施の形態５では、ＤＲＡＭのワード線およびゲート電極を形成するためのフォトレジストパターンの転写方法に適用した場合について説明したが、これに限定されるものではなく、例えば不純物をウエハに導入する際にマスクとして用いるフォトレジストパターンの転写方法にも適用できる。
【００７６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えば液晶表示装置やマイクロマシン等のような半導体装置以外のものの製造方法にも適用できる。
【産業上の利用可能性】
【００７７】
本発明は、微細加工を必要とする製品の製造業に適用できる。
【図面の簡単な説明】
【００７８】
【図１】本発明の一実施の形態である半導体装置の製造方法で用いるマスクの全体平面図である。
【図２】図１のＸＡ−ＸＡ線の断面図である。
【図３】図１のＸＢ−ＸＢ線の断面図である。
【図４】図２の座標ｘ３〜ｘ１４およびその近辺を透過した露光光のウエハ上での光強度分布の一例のグラフ図である。
【図５】位相シフタエッジに起因する不要パターン消去効果を説明するための説明図であって、図１のマスクの上段の転写領域の一部で得られる光強度分布の説明図である。
【図６】位相シフタエッジに起因する不要パターン消去効果を説明するための説明図であって、図１のマスクの下段の転写領域の一部で得られる光強度分布の説明図である。
【図７】位相シフタエッジに起因する不要パターン消去効果を説明するための説明図であって、図１のマスクの上下段の転写領域を重ね合わせて露光することで得られる光強度分布の説明図である。
【図８】位相シフタに起因するパターン寸法差の改善効果を説明するための説明図であって、重ね合わされる一方の転写領域の一部で得られる光強度分布の説明図である。
【図９】位相シフタに起因するパターン寸法差の改善効果を説明するための説明図であって、重ね合わされる他方の転写領域の一部で得られる光強度分布の説明図である。
【図１０】位相シフタに起因するパターン寸法差の改善効果を説明するための説明図であって、図９および図１０の転写領域を重ね合わせて露光することで得られる光強度分布の説明図である。
【図１１】実際のデバイスパターンを形成するためのマスクの転写領域の遮光パターンと位相シフタとの配置例を示すマスクの要部拡大平面図である。
【図１２】実際のデバイスパターンを形成するためのマスクの転写領域の要部であって、図１１の転写領域と重ね合わされる部分の遮光パターンと位相シフタとの配置例を示すマスクの要部拡大平面図である。
【図１３】図１のマスクの製造工程中におけるマスク基板の断面図である。
【図１４】図１０に続くマスク基板の断面図である。
【図１５】図１１に続くマスク基板の断面図である。
【図１６】多重露光工程時のウエハの全体平面図である。
【図１７】図１６に続く多重露光工程時のウエハの全体平面図である。
【図１８】図１７に続く多重露光工程時のウエハの全体平面図である。
【図１９】本発明の一実施の形態である半導体装置の製造方法で用いた露光装置の一例の説明図である。
【図２０】図１９の露光装置の要部の説明図である。
【図２１】図１９および図２０の露光装置の露光領域の説明図である。
【図２２】図２１とは異なる露光装置の露光領域の説明図である。
【図２３】シフタ配置の仕方による不具合を説明するためのマスクの要部平面図である。
【図２４】位相シフタ配置の仕方による不具合の説明図であって、図２３のマスクの要部と重ね合わせ露光される部分のマスクの要部平面図である。
【図２５】図２３と図２４とを重ね合わせて露光した場合に得られる光強度の平面の等高線の説明図である。
【図２６】本発明の他の実施の形態である半導体装置の製造方法で用いるマスクの要部平面図である。
【図２７】図２６のマスクの要部と重ね合わせ露光される部分のマスクの要部平面図である。
【図２８】図２５と図２６とを重ね合わせて露光した場合に得られる光強度の平面の等高線の説明図である。
【図２９】図２７のＹＡ−ＹＡ線の一例の断面図である。
【図３０】図２９のマスクの製造工程中の要部断面図である。
【図３１】図３０に続くマスクの製造工程中の要部断面図である。
【図３２】図３１に続くマスクの製造工程中の要部断面図である。
【図３３】図２９とは異なるマスクであって、図２７のＹＡ−ＹＡ線の他の例の断面図である。
【図３４】本発明の他の実施の形態である半導体装置の製造方法で用いるマスクの図１のＸＡ−ＸＡ線に相当する箇所の断面図である。
【図３５】図３４と同じマスクであって図１のＸＢ−ＸＢ線に相当する箇所の断面図である。
【図３６】本発明のさらに他の実施の形態である半導体装置の製造方法で用いるマスクの図１のＸＡ−ＸＡ線に相当する箇所の断面図である。
【図３７】本発明の他の実施の形態である半導体装置のメモリ領域の要部平面図である。
【図３８】本発明の他の実施の形態である半導体装置のメモリ領域と周辺回路領域との要部断面図である。
【図３９】図３７および図３８の半導体装置の製造工程中の半導体ウエハの要部断面図である。
【図４０】図３９に続く半導体装置の製造工程中の半導体ウエハの要部断面図である。
【図４１】図４０に続く半導体装置の製造工程中の半導体ウエハの要部断面図である。
【図４２】本発明者が検討した位相シフトマスクの要部断面図である。
【図４３】図４２の位相シフトマスクを透過した光の半導体ウエハ上での強度分布を示すグラフ図である。
【図４４】図４２の位相シフトマスクにより半導体ウエハのフォトレジスト膜に転写されるパターンを示す半導体ウエハの要部平面図である。
【図４５】本発明者が検討した庇型溝位相シフタを有する位相シフトマスクの要部断面図である。
【図４６】図４５の位相シフトマスクを透過した光の半導体ウエハ上での強度分布を示すグラフ図である。
【図４７】図４５の位相シフトマスクにより半導体ウエハのフォトレジスト膜に転写されるパターンを示す半導体ウエハの要部平面図である。
【符号の説明】
【００７９】
１Ａ，１Ｂ，１Ｃ，１Ｄ  マスク
２Ａ，２Ｂ  転写領域
３  遮光膜
３ａ  遮光パターン
３ｂ，３ｂ１，３ｂ２，３ｂ３  遮光パターン
３ｃ，３ｃ１，３ｃ２，３ｃ３  遮光パターン
６  マスク基板
７ａ，７ｂ  位相シフタ
７ｆ，７ｆ１，７ｆ２  シフタ膜
７ａｓ，７ｂｓ  中間シフタ
９  半導体ウエハ
９Ｓ  基板
１０  スキャナ
１０ａ  露光光源
１０ｂ  フライアイレンズ
１０ｃ  アパーチャ
１０ｄ１，１０ｄ２  コンデンサレンズ
１０ｅ  ミラー
１０ｆ  アパーチャ
１０ｆｓ  スリット
１０ｇ  投影レンズ
１０ｇａ  有効露光領域
１０ｈ  マスク位置制御手段
１０ｉ１  ミラー
１０ｉ２  マスクステージ
１０ｊ  試料台
１０ｋ  Ｚステージ
１０ｍ  ＸＹステージ
１０ｎ  主制御系
１０ｐ，１０ｑ  駆動手段
１０ｒ  ミラー
１０ｓ  レーザ測長機
１０ｔ  アライメント検出光学系
１０ｕ  ネットワーク装置
１５  メモリセル選択用ＭＩＳＦＥＴ
１６  情報蓄積用容量素子
１６ａ  下部電極
１６ｂ  上部電極
１６ｃ  容量絶縁膜
１７  分離部
１８  ゲート絶縁膜
１９  導体膜
１９ｍ  ゲート電極
１９ｐ  ゲート電極
２０  ｎ型半導体領域
２１  キャップ絶縁膜
２２  絶縁膜
２５Ｎ  ｎチャネル型のＭＩＳＦＥＴ
２５Ｐ  ｐチャネル型のＭＩＳＦＥＴ
２６  ｎ型半導体領域
２７  ｐ型半導体領域
２８  サイドウォール
２９ａ〜２９ｅ  絶縁膜
３０  絶縁膜
５０  位相シフトマスク
５０ａ  マスク基板
５０ｂ  遮光パターン
５０ｃ  光透過パターン
５０ｄ  位相シフタ
５２ａ，５２ｂ  フォトレジストパターン
５５ａ，５５ｂ  フォトレジストパターン
ＥＲ１〜ＥＲ３  レジストパターン
ＰＲ１  フォトレジスト膜
ＥＸＬ  露光光
ＣＡ  チップ領域
ＳＡ１，ＳＡ２  露光領域
ＰＷＬ  ｐ型ウエル
ＮＷＬ  ｎ型ウエル
ＤＮＷ  埋込ｎ型ウエル
ＬＲ  活性領域
ＰＬＧ１，ＰＬＧ２，ＰＬＧ３  プラグ
ＢＬ  ビット線
ＷＬ  ワード線
ＭＬ１  第１層配線
ＭＬ２  第２層配線
【図１】
2005129805.tif 000003
【図２】
2005129805.tif 000004
【図３】
2005129805.tif 000005
【図４】
2005129805.tif 000006
【図５】
2005129805.tif 000007
【図６】
2005129805.tif 000008
【図７】
2005129805.tif 000009
【図８】
2005129805.tif 000010
【図９】
2005129805.tif 000011
【図１０】
2005129805.tif 000012
【図１１】
2005129805.tif 000013
【図１２】
2005129805.tif 000014
【図１３】
2005129805.tif 000015
【図１４】
2005129805.tif 000016
【図１５】
2005129805.tif 000017
【図１６】
2005129805.tif 000018
【図１７】
2005129805.tif 000019
【図１８】
2005129805.tif 000020
【図１９】
2005129805.tif 000021
【図２０】
2005129805.tif 000022
【図２１】
2005129805.tif 000023
【図２２】
2005129805.tif 000024
【図２３】
2005129805.tif 000025
【図２４】
2005129805.tif 000026
【図２５】
2005129805.tif 000027
【図２６】
2005129805.tif 000028
【図２７】
2005129805.tif 000029
【図２８】
2005129805.tif 000030
【図２９】
2005129805.tif 000031
【図３０】
2005129805.tif 000032
【図３１】
2005129805.tif 000033
【図３２】
2005129805.tif 000034
【図３３】
2005129805.tif 000035
【図３４】
2005129805.tif 000036
【図３５】
2005129805.tif 000037
【図３６】
2005129805.tif 000038
【図３７】
2005129805.tif 000039
【図３８】
2005129805.tif 000040
【図３９】
2005129805.tif 000041
【図４０】
2005129805.tif 000042
【図４１】
2005129805.tif 000043
【図４２】
2005129805.tif 000044
【図４３】
2005129805.tif 000045
【図４４】
2005129805.tif 000046
【図４５】
2005129805.tif 000047
【図４６】
2005129805.tif 000048
【図４７】
2005129805.tif 000049