(57)【要約】【課題】容量膜の下部にあるタングステンシリサイド層を再結晶化させることにより耐圧を向上させる。【解決手段】ポリシリコン膜２とタングステンシリサイド膜３’を下部電極として用いる容量素子の作成において、容量膜として用いるシリコン酸化膜６を成膜する前にＲＴＡ装置を用いた加熱処理を行うことにより、タングステンシリサイド膜３’を再結晶化させる。これにより、シリコン酸化膜６とタングステンシリサイド膜３’の接触が不均一になることを防止することができ、容量膜の耐圧を大幅に向上させることができ、容量素子が蓄積可能な電荷量を増大させること、高耐圧の半導体装置への容量素子の適用することが可能となる。【選択図】    図５
2005019800.tif 000002
【特許請求の範囲】
【請求項１】
多結晶シリコン膜、タングステンシリサイド膜、シリコン酸化膜を積層する工程と、
前記シリコン酸化膜をハードマスクとして利用し、パターニングを行うことで下部電極を形成する工程と、
前記下部電極上のシリコン酸化膜に開口部を形成した後、前記下部電極上に容量膜を形成する工程と、
前記容量膜上に、多結晶シリコン膜を成膜した後、上部電極と容量膜のパターニングを行うことで容量素子を形成する工程を有する半導体装置の製造方法において、
下部電極上のシリコン酸化膜の開口部を形成し、容量膜を成膜する前に、加熱処理を行うことにより、タングステンシリサイドを再結晶化させる工程を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記容量膜を形成する工程は、シリコン窒化膜を形成する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記容量膜を形成する工程は、シリコン窒化膜とシリコン酸化膜を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記加熱処理ではＲＴＡ装置を用い、窒素あるいは酸素を流しながら７５０℃以上の温度に加熱することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は容量素子を持つ半導体装置の製造方法において、容量膜の特性を向上させるために有用な技術に関する。
【０００２】
【従来の技術】
半導体装置の中に容量素子を形成するために、下部電極の構造をゲート電極と同じ構造にし、この上に容量膜、上部電極を形成することで容量素子を作る方法がある。この製造方法では、下部電極の構造を多結晶シリコン膜とタングステンシリサイド膜を積層したポリサイド構造とすることが多い。
【０００３】
この下部電極の上に絶縁材料からなる容量膜を形成し、前記容量膜の上に多結晶シリコン膜による上部電極を形成する。この方法では、下部電極をゲート電極と同じ構造にするため、ゲート電極のパターニングと同時に容量の下部電極を形成できる利点がある。その製造方法を以下に示す。
【０００４】
図６参照：不図示の半導体基板上に、ＬＯＣＯＳ（ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ）法により形成されたシリコン酸化膜１１の上に、多結晶シリコン膜１２を形成する。
【０００５】
なお、ＬＯＣＯＳ法によりシリコン酸化膜を作る作業方法は、当業者においては周知の事項であるので、ここでは省略する。
【０００６】
なお、前記多結晶シリコン膜１２は電極として使用するために、低抵抗化させる必要がある。多結晶シリコン膜を低抵抗化させる方法としては、多結晶シリコン膜の成膜時に、不純物をドープさせながら成膜する方法、多結晶シリコン膜の成膜後に、加熱やイオン注入を行い不純物をドーピングする方法があるが、いずれの方法を用いてもよい。
【０００７】
その後、前記多結晶シリコン膜１２上にタングステンシリサイド膜１３、下部電極のパターニング時にハードマスクとして用いるシリコン酸化膜１４を形成する。
【０００８】
不図示のレジスト膜をパターニングし、ハードマスクとして利用するシリコン酸化膜１４をエッチングし、レジスト膜を除去する。パターニングされたシリコン酸化膜１４をマスクとして、タングステンシリサイド膜１３と多結晶シリコン膜１２をエッチングする。これにより下部電極が形成される。
【０００９】
図７参照：その後、前記下部電極と同時に形成されるゲート電極に隣接するように不純物をイオン注入、熱拡散を行うことで、ソース、ドレイン領域を形成する。その際、ソース、ドレイン領域をＬＤＤ構造にするために、下部電極の側面にサイドウォールとなるシリコン酸化膜１５が形成される。前記ソース、ドレイン領域形成のための熱処理により、図７中の１３’として示したように、タングステンシリサイド膜１３は結晶化する。
【００１０】
図８参照：次に、ハードマスクとして用いたシリコン酸化膜１４に開口部を設けて、タングステンシリサイド膜１３とその後に成膜する容量膜が接触できる領域を形成する。この時、開口部付近の結晶化したタングステンシリサイド膜１３’はプラズマエッチによるダメージを受け、結晶化したタングステンシリサイド膜１３’は、図８に１３’’として示したようにアモルファス化する。
【００１１】
図９参照：容量膜を形成し、その容量膜上に、容量素子の上部電極となる多結晶シリコン膜１８を形成する。このシリコン酸化膜１８についても、前述した方法で低抵抗化させる。
【００１２】
なお、容量膜の材料としては、シリコン窒化膜が最も一般的であるが、シリコン窒化膜の下にシリコン酸化膜を成膜したり、シリコン窒化膜成膜後に、後酸化を行い、シリコン窒化膜上にシリコン酸化膜を成膜してもよい。ここでは、容量膜をシリコン酸化膜１５、シリコン窒化膜１６、後酸化によるシリコン酸化膜１７の３つの絶縁膜による積層構造としている。
【００１３】
その後、不図示のレジスト膜でパターニングを行い、多結晶シリコン膜１８と容量膜のエッチングを行うことで、容量素子が完成する。
【００１４】
【特許文献１】
特許公報  第２７０５４７６号
【００１５】
【発明が解決しようとする課題】
前述した容量素子の製造方法には問題点があった。
【００１６】
それは、容量膜の耐圧が低いことであった。その結果、動作電圧の高い半導体装置に容量素子が使えない、容量素子に蓄積できる電荷を多くすることができなかった。
【００１７】
容量素子の電荷蓄積量は、誘電率と素子にかける電圧の積で表される。さらに、誘電率は、物質固有の値である比誘電率と容量素子の電極面積の積を電極間の距離で割った値として表される。
【００１８】
半導体装置を微細化しながら、電荷蓄積量を増大させるには、容量膜の材料変更で、比誘電率を大きくする方法が考えられる。しかし、容量膜の材料変更は、専用の材料にかかるコスト、成膜用の装置にかかるコスト等を考慮すると、最適な方法であるとはいいがたい。
【００１９】
そこで、本発明者は、容量膜の耐圧を向上させる方法を考えた。容量膜の耐圧を上げることができれば、これまでの耐圧を維持したままで容量膜を薄くすることができる。あるいは、容量膜の厚さを維持すれば、容量素子に印加する電圧を大きくすることができる。さらには、耐圧を大幅に向上させれば、これまでより薄い容量膜の厚さで、かつ印加電圧が大きい容量素子が実現できる。
【００２０】
発明者が容量膜の耐圧が低い原因を調査したところ、図８で示したように、アモルファス化したタングステンシリサイド膜１３’’が、容量素子形成後の熱処理で再結晶化してしまうためであることが判明した。以下に、タングステンシリサイド膜の再結晶化の発生機構について述べる。
【００２１】
図８、９に示すように、アモルファス化したタングステンシリサイド膜１３’’は、容量膜の成膜温度では再結晶化しない。しかし、容量素子形成以降に行う熱処理には、容量膜の成膜温度より高い処理条件を用いるものがあり、そのような熱処理によってタングステンシリサイド膜の再結晶化が起こる。その結果、容量膜とタングステンシリサイド膜の接触状態が不均一になり、容量膜の耐圧の低下につながる。
【００２２】
【課題を解決するための手段】
本発明では、前述したように、タングステンシリサイド膜が半導体装置の容量素子形成以降の製造工程で再結晶化し、容量膜と下部電極の接触が不均一になるのを防止するために、容量膜を成膜する前に加熱処理を行い、再結晶化させる工程を設ける。その結果、容量膜の耐圧を大きく向上させることができ、蓄積電荷容量の増大、高電圧で動作させる半導体装置への適用が可能になる。
【００２３】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法の一実施形態について説明する。
【００２４】
図１参照：不図示の半導体基板上に、ＬＯＣＯＳ法により形成したシリコン酸化膜１の上に、多結晶シリコン膜２を８０〜１２０ｎｍ、タングステンシリサイド膜３を８０〜１２０ｎｍ、エッチング時にハードマスクとして使用するシリコン酸化膜４を１２０〜１８０ｎｍ成膜する。その後、不図示のレジスト膜を塗布し、パターニングを行うことで下部電極を形成する。
【００２５】
なお、多結晶シリコン膜は、従来例の説明で述べたような方法で、低抵抗化させる。
【００２６】
図２参照：従来の技術で述べたように、下部電極と同時に形成するゲート電極に隣接するようにソース、ドレイン領域を形成し、それをＬＤＤ構造にした場合、図２に示すように下部電極の側面にサイドウォールとなるシリコン酸化膜５が形成される。
【００２７】
ただし、本発明はサイドウォールを持たない下部電極構造にすることを制限するものではない。
【００２８】
そして、ソース、ドレイン領域を形成する時に行われる熱処理により、３’として示したように、下部電極のタングステンシリサイドは結晶化する。
【００２９】
図３参照：その後、不図示のレジストパターンを形成し、エッチング処理によりハードマスクとして利用したシリコン酸化膜４に開口部を形成する。このエッチング時のダメージにより、図３の３’’に示したように、開口部付近表面部の結晶化したタングステンシリサイド膜はアモルファス化する。
【００３０】
図４参照：アモルファス化したタングステンシリサイド膜３’’を、容量膜成膜前に再結晶化させるために、窒素あるいは酸素を流しながらＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置による加熱処理を行う。この加熱処理により、図４中のａで示したように、タングステンシリサイド膜のアモルファス化した部分が、再結晶化される。その結果、容量素子形成後の熱処理が行われても、容量膜とタングステンシリサイド膜の接触が不均一になることがなくなり、耐圧が低くなることがない。
【００３１】
なお、加熱処理時に流すガスは、酸素でもよいが、窒素の方が望ましい。また、タングステンシリサイド膜を再結晶化させるためには、７５０℃以上の温度に加熱することが必要である。加熱装置としては、拡散炉を用いても７５０℃以上の加熱は可能であるが、炉内にウエハを搬入する際に、大気の巻き込み等が発生するため、ウエハ周辺部の再結晶化が安定して行われず、ＲＴＡ装置を用いた場合に比べると、表面の凹凸が大きくなる、完成後の耐圧が十分でないといった問題が発生する。
【００３２】
図５参照：容量膜としてシリコン酸化膜６を１５〜２５ｎｍ、シリコン窒化膜７を１０〜２０ｎｍ、シリコン酸化膜８を３０〜４０ｎｍ成膜する。なお、前述したように、容量膜の構造としては、ここで提示した酸化膜、窒化膜、酸化膜の積層構造だけではなく、窒化膜のみ、酸化膜＋窒化膜、窒化膜＋酸化膜という構造でもよい。更に言えば、容量膜の膜厚は、必要とされる容量値によって変化するものであり、本実施例に挙げた膜厚とは異なる膜厚になることもありうる。
【００３３】
その後、上部電極として用いる多結晶シリコン膜９を１２０〜１８０ｎｍ成膜する。さらに、不図示のレジストマスクにより、多結晶シリコン膜９と容量膜をエッチングすることにより容量素子を形成する。
【００３４】
本発明による効果の例を示す。図１０は、横軸に印加電圧、縦軸に平均測定電流値をとり、印加電圧に対する平均測定電流値の変化を示したグラフである。ある電圧を容量素子にかけた時の、ウエハ面内３５点の測定電流値の平均値をプロットしている。印加電圧を高くしていくと、容量膜の静電破壊が生じるため、平均測定電流値が急激に上昇する所がある。この時の印加電圧が大きいほど、耐圧が高いことになる。本発明により、静電破壊が生じる印加電圧の値が約２倍となっていることがわかる。
【００３５】
【発明の効果】
これまでに説明した半導体装置の製造方法により、容量膜の耐圧を大幅に改善できる。その結果、容量素子に蓄積可能な電荷量を増大させることができ、高耐圧で動作する半導体装置への容量素子の適用が可能になる。
【００３６】
しかも、本発明において必要となる装置は、他の作業で使用している加熱装置であり、増える工程も加熱処理工程のみであることより、生産費用、手順の増加を最小限にしつつ、容量膜の大幅な性能向上を図ることができることも本発明の効果と言える。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の製造方法の断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法の断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法の断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法の断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法の断面図である。
【図６】従来の半導体装置の製造方法の断面図である。
【図７】従来の半導体装置の製造方法の断面図である。
【図８】従来の半導体装置の製造方法の断面図である。
【図９】従来の半導体装置の製造方法の断面図である。
【図１０】本発明の実施による効果を示す図である。
【図１】
2005019800.tif 000003
【図２】
2005019800.tif 000004
【図３】
2005019800.tif 000005
【図４】
2005019800.tif 000006
【図５】
2005019800.tif 000007
【図６】
2005019800.tif 000008
【図７】
2005019800.tif 000009
【図８】
2005019800.tif 000010
【図９】
2005019800.tif 000011
【図１０】
2005019800.tif 000012