(57)【要約】【課題】配線間容量を低減するとともに、配線間の研磨残りやディッシングおよびエロージョンを防ぐことが可能な半導体装置の製造方法および半導体装置を提供する。【解決手段】基板２１上の第１の絶縁膜２２に設けられた接続孔２３を埋め込む状態で、第１の絶縁膜２２上にプラグ材料３２を成膜した後、第１の絶縁膜２２の表面が露出するまでプラグ材料３２を除去することにより、接続孔２３にプラグ２５を形成する工程と、プラグ２５上を含む第１の絶縁膜２２上に、プラグ２５からの金属拡散を防止する導電性材料からなる拡散防止膜３３を成膜した後、プラグ２５の表面を覆う形状に、拡散防止膜３３をパターニングする工程と、拡散防止膜３３を覆う状態で、第１の絶縁膜２２上に第２の絶縁膜２７を成膜した後、第２の絶縁膜２７に拡散防止膜３３を介してプラグ２５に達する配線溝２８を形成する工程とを有する半導体装置の製造方法および半導体装置である。【選択図】図３
2005129746.tif 000002
【特許請求の範囲】
【請求項１】
基板上の第１の絶縁膜に設けられた接続孔を埋め込む状態で、当該第１の絶縁膜上にプラグ材料を成膜した後、前記第１の絶縁膜の表面が露出するまで前記プラグ材料を除去することにより、前記接続孔に当該プラグ材料からなるプラグを形成する第１工程と、
前記プラグ上を含む前記第１の絶縁膜上に、当該プラグからの金属拡散を防止する導電性材料からなる拡散防止膜を成膜した後、前記プラグの表面を覆う形状に、前記拡散防止膜をパターニングする第２工程と、
前記拡散防止膜を覆う状態で、前記第１の絶縁膜上に第２の絶縁膜を成膜した後、当該第２の絶縁膜に、前記拡散防止膜を介して前記プラグに達する配線溝を形成する第３工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２工程では、前記プラグの表面を覆うとともに前記配線溝の底部に渡る形状に、前記拡散防止膜をパターニングする
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１工程の前に、前記接続孔の内壁を覆う状態で、前記第１の絶縁膜上に前記プラグからの金属拡散を防止する導電性材料からなるバリア膜を成膜する工程を有し、
前記第１工程では、前記接続孔を埋め込む状態で、前記バリア膜上に前記プラグ材料を成膜した後、前記バリア膜の表面が露出するまで前記プラグ材料を除去することにより、前記接続孔に前記プラグを形成し、
前記第２工程では、前記プラグ上を含む前記バリア膜上に前記拡散防止膜を成膜した後、前記プラグの表面を覆う形状に、前記拡散防止膜をパターニングし、さらに前記バリア膜を当該拡散防止膜と同一形状にパターニングする
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記拡散防止膜と前記バリア膜とを同一の導電性材料で形成する
ことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
基板上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に設けられた第２の絶縁膜と、前記第１の絶縁膜に前記基板に達する状態で設けられたプラグと、前記第２の絶縁膜に前記プラグに連通する状態で設けられた配線とを備えた半導体装置であって、
前記プラグの表面を覆う形状で、当該プラグからの金属拡散を防止する導電性材料からなる拡散防止膜が設けられている
ことを特徴とする半導体装置。
【請求項６】
前記拡散防止膜が、前記プラグの表面を覆うとともに前記配線の底部に渡る形状で設けられている
ことを特徴とする請求項５記載の半導体装置。
【請求項７】
前記接続孔の内部にバリア膜を介して前記プラグが設けられている
ことを特徴とする請求項５記載の半導体装置。
【請求項８】
前記拡散防止膜と前記バリア膜とが同一の導電性材料で形成されている
ことを特徴とする請求項７記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法および半導体装置に関し、特に、埋め込み配線技術を用いて多層配線構造を形成するのに好適な半導体装置の製造方法およびこの製造方法により得られる半導体装置に関する。
【背景技術】
【０００２】
銅（Ｃｕ）配線は、アルミニウム（Ａｌ）系合金配線より低抵抗であり、エレクトロマイグレーション（ＥＭ）耐性にも優れているため高い配線信頼性を与えている。このため、配線の寄生抵抗による回路遅延が支配的になる微細素子において重要性を増してきた。一般には、ＣｕはＡｌ系材料と異なり、ドライエッチングが容易ではないことから、Ｃｕ配線構造はデュアルダマシンプロセス、またはシングルダマシンプロセス等の埋め込み配線技術により製造されている。
【０００３】
埋め込み配線技術とは、基板上に形成された例えばシリコン酸化膜（ＳｉＯ2）からなる絶縁膜に、予め所定の溝を形成し、その溝にＣｕからなる配線材料を埋め込むように成膜した後、化学的機械的研磨（Chemical Mechanical Polishing（ＣＭＰ））法などにより、余剰配線材料を除去することでＣｕ配線を形成するプロセスである。
【０００４】
特に、デュアルダマシンプロセスでは、基板上に形成された例えばＳｉＯ2からなる絶縁膜に、配線溝とこの配線溝の底部に連通する接続孔を形成した後、配線溝および接続孔を一括して埋め込むように、絶縁膜上にＣｕからなる配線材料を成膜する。その後、ＣＭＰ法などにより、絶縁膜の表面が露出するまで余剰配線材料を除去することで、配線溝および接続孔にＣｕからなる配線およびプラグをそれぞれ形成する。このように、デュアルダマシンプロセスは、配線およびプラグを同一工程で形成することから、工程数およびコストの削減に有効である（例えば特許文献１参照）。
【０００５】
【特許文献１】特開２０００−１５０５１９号公報
【０００６】
しかし、ＬＳＩ技術の微細化に伴い、デュアルダマシンプロセスでは、配線材料の埋め込みが非常に困難になってきている。そこで、この埋め込み不良の打開策として、配線とプラグとを別工程で形成するシングルダマシンプロセスが検討されている。
【０００７】
ここで、図７（ａ）を用いて、シングルダマシンプロセスによりＣｕ配線構造を形成する例について説明する。この図に示すように、トランジスタ（図示省略）等が形成された基体１１上のシリコン酸化膜（ＳｉＯ2）からなる絶縁膜１２に配線溝１３が設けられている。そして、この配線溝１３に、バリア膜１４を介してＣｕからなる配線１５が設けられており、配線１５上を含む絶縁膜１２上に窒化シリコン膜（ＳｉＮ）からなる拡散防止膜１６が成膜されている。ここまでの構成を基板２１とする。
【０００８】
この基板２１上、具体的には、拡散防止膜１６上に第１の絶縁膜２２を成膜する。次に、第１の絶縁膜２２上に接続孔パターンが形成された、ハードマスク（図示省略）を形成する。続いて、このハードマスクを用いたエッチングにより、第１の絶縁膜２２に接続孔２３を形成する。その後、ハードマスクとともに、接続孔２３の底部に露出した拡散防止膜１６を除去することで、配線１５の表面を露出する。
【０００９】
次に、この接続孔２３の内壁を覆う状態で、第１の絶縁膜２２上にバリア膜２４を成膜する。このバリア膜２４は、接続孔２３に形成するプラグからの金属拡散を防止する導電性材料で形成される。続いて、接続孔２３を埋め込む状態で、バリア膜２４上に、Ｃｕからなるプラグ材料（図示省略）を成膜する。その後、ＣＭＰ法により、第１の絶縁膜２２の表面が露出するまで、プラグ材料とバリア膜２４とを除去することで、接続孔２３にバリア膜２４を介してプラグ２５を形成する。
【００１０】
次に、プラグ２５上を含む第１の絶縁膜２２上に、ＳｉＮからなる拡散防止膜２６を成膜した後、拡散防止膜２６上に第２の絶縁膜２７を成膜する。ここで、この拡散防止膜２６により、プラグ２５から第２の絶縁膜２７へのＣｕの拡散が防止される。その後、第２の絶縁膜２７上に配線溝パターンが形成されたハードマスク（図示省略）を形成し、このハードマスクを用いたエッチングにより、第２の絶縁膜２７に配線溝２８を形成する。この際、拡散防止膜２６はエッチングストッパー膜として機能する。その後、配線溝２８底部の拡散防止膜２６とともにハードマスクを除去してプラグ２５の表面を露出する。
【００１１】
その後、配線溝２８の内壁を覆うように、第２の絶縁膜２７上にバリア膜２９を成膜する。続いて、配線溝２８を埋め込む状態で、バリア膜２９上にＣｕからなる配線材料（図示省略）を成膜する。その後、ＣＭＰ法により、第２の絶縁膜２７の表面が露出するまで、プラグ材料とバリア膜２９を除去することで、配線溝２８にバリア膜２９を介してプラグ２５に連通する配線３０を形成する。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述したようなシングルダマシンプロセスでは、プラグ２５から第２の絶縁膜２７へのＣｕの拡散を防止するために、プラグ２５上を含む第１の絶縁膜２２上に、ＳｉＮからなる拡散防止膜２６を成膜する。このため、配線とプラグとを同一工程で形成するデュアルダマシンプロセスと比較して、２倍の拡散防止膜が必要となる。また、この拡散防止膜２６を第２の絶縁膜２７に配線溝２８を形成する際のエッチングストッパー膜としても機能させている。
【００１３】
しかし、ＳｉＮは誘電率が高い（ｋ＝７．０）ことから、配線間および層間容量が増大するという問題が生じていた。そこで、配線間および層間容量を低減させるために、ＳｉＯ2よりも誘電率を低くした、多孔質膜からなる低誘電率絶縁膜を絶縁膜に用いる場合には、膜強度が弱いことからＣＭＰに対する耐性が弱い傾向があった。また、比較的膜強度の強い、例えば炭素含有酸化シリコン（ＳｉＯＣ）からなる低誘電率絶縁膜を用いた場合であっても、ＣＭＰに対する耐性は十分ではなく、図７（ｂ）に示すように、低誘電率絶縁膜２２ａ、２７ａ上にＳｉＯ2等の保護膜２２ｂ、２７ｂが必要となり、配線間および層間容量を十分に低減させることが困難であった。
【００１４】
また、上述したようなシングルダマシンプロセスによれば、接続孔２３にプラグ材料を埋め込む状態で、バリア膜２４上にプラグ材料を成膜した後、ＣＭＰ法により第１の絶縁膜２２の表面が露出するまで、プラグ材料とバリア膜２４とを研磨して除去する。このため、研磨不足の場合には、第１の絶縁膜２２上にバリア膜２４の研磨残りが生じ、配線間が短絡して、歩留りを低下させるといった問題があった。
【００１５】
また、配線間に研磨残りが生じないように、プラグ材料およびバリア膜２４を十分に研磨すると、接続孔２３内の比較的軟質な材料のＣｕで形成されたプラグ２５に、過剰研磨によるディッシングやエロージョンが生じ、配線の信頼性が低下するといった問題が生じていた。
【課題を解決するための手段】
【００１６】
上述したような課題を解決するために、本発明の半導体装置の製造方法は、次のような工程を順次行うことを特徴としている。まず、第１工程では、基板上の第１の絶縁膜に設けられた接続孔を埋め込む状態で、第１の絶縁膜上にプラグ材料を成膜した後、第１の絶縁膜の表面が露出するまでプラグ材料を除去することにより、接続孔にプラグ材料からなるプラグを形成する。次に、第２工程では、プラグ上を含む第１の絶縁膜上に、プラグからの金属拡散を防止する導電性材料からなる拡散防止膜を成膜した後、プラグの表面を覆う形状に、拡散防止膜をパターニングする。その後の第３工程では、拡散防止膜を覆う状態で、第１の絶縁膜上に第２の絶縁膜を形成した後、第２の絶縁膜に、拡散防止膜を介してプラグに達する配線溝を形成することを特徴としている。
【００１７】
このような半導体装置の製造方法によれば、第２工程で、プラグ上を含む第１の絶縁膜上に、プラグからの金属拡散を防止する導電性材料からなる拡散防止膜を成膜した後、プラグの表面を覆う形状に、拡散防止膜をパターニングする。これにより、プラグ上に第２の絶縁膜を成膜する際に、プラグから第２の絶縁膜への金属拡散が防止される。また、背景技術で図７（ａ）を用いて説明したように、絶縁膜、例えばＳｉＮ、を用いた拡散防止膜を用いる場合と比較して、導電性材料からなる拡散防止膜を用いることから、系全体の誘電率が低減される。したがって、配線間および層間容量を低減することができる。
【００１８】
また、第１工程の前に接続孔の内壁を覆う状態で、第１の絶縁膜上にバリア膜を成膜した後、拡散防止膜とともにバリア膜をパターニングする場合には、背景技術で図７（ａ）を用いて説明したように、プラグ材料とバリア膜とを研磨により除去してプラグを形成する場合と比較して、バリア膜の研磨残りが防止される。また、過剰研磨によるディッシングやエロージョンを防ぐことができる。
【００１９】
また、本発明の半導体装置によれば、基板上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられた第２の絶縁膜と、第１の絶縁膜に基板に達する状態で設けられたプラグと、第２の絶縁膜にプラグに連通する状態で設けられた配線とを備えた半導体装置であって、プラグの表面を覆う形状で、プラグからの金属拡散を防止する導電性材料からなる拡散防止膜が設けられていることを特徴としている。
【００２０】
このような半導体装置によれば、プラグの表面を覆う拡散防止膜を導電性材料からなるものにしたことにより、背景技術で図７（ａ）を用いて説明した、絶縁膜、例えばＳｉＮ、を用いた拡散防止膜を用いる場合と比較して、系全体の誘電率が低減される。したがって、配線間および層間容量を低減することができる。
【発明の効果】
【００２１】
本発明の半導体装置の製造方法およびこれにより得られる半導体装置によれば、プラグ上および第１の絶縁膜上に導電性材料からなる拡散防止膜を成膜した後、プラグの表面を覆う形状に、拡散防止膜をパターニングする。これにより、プラグ上に第２の絶縁膜を成膜する際に、プラグから第２の絶縁膜への金属拡散が防止される。さらに、背景技術で説明した絶縁膜、例えばＳｉＮ、を用いた拡散防止膜を用いる場合と比較して、系全体の誘電率が低減されるため、配線間および層間容量を低減することができる。したがって、半導体装置の動作速度を向上させることができる。
【００２２】
さらに、接続孔の内壁を覆うように、第１の絶縁膜上にバリア膜を成膜し、拡散防止膜とともにバリア膜をパターニングする場合には、背景技術で説明した、プラグ材料とバリア膜とを研磨により除去してプラグを形成する場合と比較して、バリア膜の研磨残りが防止される。また、過剰研磨によるディッシングやエロージョンを防ぐことができる。したがって、プラグが形成される第１の絶縁膜が平坦な状態まま、その上層の配線を形成することができるため、配線の信頼性を確実に得ることができ、歩留りを向上させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を、各図を用いて詳細に説明する。各実施形態においては、半導体装置の構成を製造工程順に説明する。なお、背景技術で図７（ａ）を用いて説明した半導体装置の製造方法と同様の構成には、同一の番号を付して説明する。
【００２４】
（第１実施形態）
図１〜図４に本発明の半導体装置の製造方法における第１実施形態を説明するための断面工程図を示す。
【００２５】
まず、図１（ａ）に示すように、トランジスタ（図示省略）などが形成された基体１１上に、例えばＳｉＯ2からなる絶縁膜１２を成膜した後、この絶縁膜１２に配線溝１３を形成し、この配線溝１３の内部に、バリア膜１４を介してＣｕからなる配線１５を形成する。この配線１５は例えば配線厚２００ｎｍになるように形成されている。
【００２６】
次に、配線１５上を含む絶縁膜１２上に、例えば、ＳｉＮからなる拡散防止膜１６を例えば５０ｎｍの膜厚で成膜する。この成膜は、例えば、化学的気相成長（Chemical Vapor Deposition（ＣＶＤ））法により、平行平板型のプラズマＣＶＤ装置を用いて行うこととする。成膜条件の一例としては、成膜ガスにモノシラン（ＳｉＨ4）とアンモニア（ＮＨ3）と窒素（Ｎ2）を用い、成膜雰囲気の圧力を５５０Ｐａに設定する。
【００２７】
ここで、拡散防止膜１６は、後工程で拡散防止膜１６上に成膜される第１の絶縁膜への配線１５からのＣｕの拡散を防止するだけでなく、第１の絶縁膜に接続孔を形成する際のエッチングストッパー膜としても用いられる。ここでは、拡散防止膜１６がＳｉＮにより形成されることとしたが、Ｃｕの拡散を防止するとともに、エッチングストッパー膜として機能するものであれば、炭化シリコン膜（ＳｉＣ）、あるいはＳｉＣ中に窒素（Ｎ）等を含有させた膜等を用いてもよい。なお、ここまでの構成を基板２１とする。基板２１は、請求項の基板に相当する。
【００２８】
続いて、図１（ｂ）に示すように、基板２１上、具体的には拡散防止膜１６上に、例えばＳｉＯ2からなる第１の絶縁膜２２を例えば１５０ｎｍの膜厚で成膜する。この成膜は、例えば平行平板型のプラズマＣＶＤ装置を用いたＣＶＤ法により行うこととし、成膜条件の一例としては、成膜ガスに、ＳｉＨ4と一酸化二窒素（Ｎ2Ｏ）を用い、圧力を１０００Ｐａ、基板温度を４００℃に設定する。
【００２９】
その後、第１の絶縁膜２２上に、例えばＳｉＮからなるハードマスク３１を例えば５０ｎｍの膜厚に成膜する。この成膜は、例えば平行平板型のプラズマＣＶＤ装置を用いたＣＶＤ法により行うこととし、成膜条件の一例としては、成膜ガスにＳｉＨ4とＮＨ3とＮ2とを用い、成膜雰囲気の圧力を５５０Ｐａに設定する。
【００３０】
次に、図１（ｃ）に示すように、ハードマスク３１上に接続孔の径が例えば１４０ｎｍになるように、接続孔パターンのレジストマスクを形成する（図示省略）。そして、このレジストマスクを用いて、ドライエッチング法にてハードマスク３１の加工を行うことで、ハードマスク３１に接続孔パターンを形成する。ここでのエッチング条件の一例としては、一般的なマグネトロン方式のエッチング装置を用いて行うこととし、エッチングガスにトリフルオロメタン(ＣＨＦ3)とＡｒとＯ2を用い、ガス流量比(ＣＨＦ3：Ａｒ：Ｏ2)を１：５：１として、バイアスパワーを５００Ｗに、基板温度を２０℃に設定する。続いて、Ｏ2プラズマを用いたアッシング処理を行い、レジストマスクを除去した後、例えば有機系の薬液により洗浄することにより、エッチング処理時の残留堆積物の除去を行う。
【００３１】
その後、図２（ｄ）に示すように、ハードマスク３１（前記図１（ｃ）参照）をマスクに用いたドライエッチングにより、第１の絶縁膜２２に接続孔２３を形成する。この際、拡散防止膜１６は、エッチングストッパー膜として機能する。ここでのエッチング条件の一例としては、マグネトロン方式のエッチング装置を用いることとし、エッチングガスにオクタフルオロブタン（Ｃ4Ｆ8）とＣＯとＡｒを用い、ガス流量比(Ｃ4Ｆ8:ＣＯ:Ａｒ)を１：１０：２０として、バイアスパワーを１５００Ｗに、基板温度を２０℃に設定する。
【００３２】
続いて、ハードマスク３１とともに接続孔２３の底部の拡散防止膜１６をエッチング除去することで、配線１５の表面を露出する。ここでのエッチング条件の一例としては、マグネトロン方式のエッチング装置を用いることとし、エッチングガスにジフルオロメタン（ＣＨ2Ｆ2）とＡｒとＯ2を用い、ガス流量比（ＣＨ2Ｆ2:Ａｒ:Ｏ2）を１：３：２として、バイアスパワーを７００Ｗに、基板温度を３０℃に設定する。続いて、例えば有機系の薬液により洗浄することで、エッチング処理時の残留堆積物の除去を行う。
【００３３】
次に、図２（ｅ）に示すように、例えばスパッタリング法により、接続孔２３の内壁を覆うように、第１の絶縁膜２２上に例えばタンタル（Ｔａ）からなるバリア膜２４を例えば膜厚１０ｎｍで成膜する。この成膜は、一般的なマグネトロンスパッタリング装置を用い、Ｔａターゲットを用いて指向性スパッタリングにより行うこととする。
【００３４】
ここで、バリア膜２４は接続孔２３に形成するプラグからの金属拡散を防止する導電性材料で形成される。本実施形態では、後述するように、プラグがＣｕまたはＣｕを含む合金で形成されることから、Ｃｕの拡散を防止できる導電性材料で形成されることとする。ここでは、バリア膜２４がＴａで形成されることとしたが、Ｃｕの拡散を防止できる導電性材料であればよく、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）で形成されていてもよい。また、これらの積層構造であってもよい。
【００３５】
また、バリア膜２４は、プラグから第１の絶縁膜２２へのＣｕの拡散を防止するため、接続孔２３の内壁にカバレッジよく成膜する必要がある。このため、成膜方法としては、自己放電イオン化スパッタリング法、あるいは遠距離スパッタリング法などの指向性スパッタリング法を用いることが好ましい。
【００３６】
続いて、例えば電界めっき法により、接続孔２３を埋め込むように、バリア膜２４上に例えばＣｕまたはＣｕを含む合金からなるプラグ材料３２を成膜する。なお、ここでは電解めっき法によりプラグ材料３２を成膜することとするが、スパッタリング法、またはＣＶＤ法により成膜してもよい。
【００３７】
次いで、図２（ｆ）に示すように、例えばＣＭＰ法により、バリア膜２４の表面が露出するまでプラグ材料３２（前記図２（ｅ）参照）を研磨して除去する。これにより、接続孔２３にバリア膜２４を介してプラグ材料３２からなるプラグ２５を形成する。
【００３８】
次に、図３（ｇ）に示すように、プラグ２５上を含むバリア膜２４上に、本発明に特徴的な、例えばＴａからなる拡散防止膜３３を例えば１０ｎｍの膜厚で成膜する。ここでの成膜条件の一例としては、一般的なマグネトロンスパッタリング装置を用い、Ｔａターゲットを用いて指向性スパッタリングを行うこととする。
【００３９】
ここで、拡散防止膜３３は、プラグ２５からの金属拡散を防止する導電性材料で形成される。本実施形態では、プラグ２５がＣｕまたはＣｕを含む合金で形成されることから、Ｃｕの拡散を防止できる導電性材料で形成されることとする。ここでは、拡散防止膜３３がＴａで形成されることとしたが、バリア膜２４と同様に、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＷＮで形成されていてもよく、これらの積層構造であってもよい。
【００４０】
次に、図３（ｈ）に示すように、拡散防止膜３３上に、図１（ｃ）を用いて説明したハードマスク３１を加工する際に用いたのと同じ接続孔パターン（反転パターン）のレジストマスクを形成する（図示省略）。そして、このレジストマスクを用いたパターニングにより、プラグ２５の表面を覆う形状に、拡散防止膜３３を加工し、さらに、バリア膜２４を拡散防止膜３３と同一形状に加工する。
【００４１】
ここでは、接続孔パターンのレジストマスクを用いて、拡散防止膜３３とバリア膜２４とを加工することとしたが、プラグ２５から第１の絶縁膜２２の上層に成膜する第２の絶縁膜へのＣｕの拡散を確実に防止するため、拡散防止膜３３とバリア膜２４の加工はマージンをとって行う方が好ましい。
【００４２】
このマージンは、拡散防止膜３３上に接続孔パターンのレジスト露光を行う際の、露光装置の合わせ精度に応じて適宜決定されるものとする。例えば、接続孔２３の径が１４０ｎｍであるのに対し、露光装置の合わせ精度が±３０ｎｍである場合には、例えば２００ｎｍの径で接続孔パターンのレジストマスクを形成し、このレジストマスクを用いて拡散防止膜３３とバリア膜２４を加工することとする。この場合には、第１の絶縁膜２２上にバリア膜２４を介して拡散防止膜３３が形成される。
【００４３】
本実施形態では、拡散防止膜３３とバリア膜２４とは、どちらもＴａにより形成されていることから、同一工程で加工される。しかし、拡散防止膜３３とバリア膜２４とは異なる材料で形成されていてもよく、この場合には、２段階で加工を行う。ただし、拡散防止膜３３とバリア膜２４とが同一の材料で形成されていれば、同一工程での加工が可能であるため、好ましい。
【００４４】
次に、図３（ｉ）に示すように、形成された拡散防止膜３３とバリア膜２４とを覆う状態で、第１の絶縁膜２２上に例えばＳｉＯ2からなる第２の絶縁膜２７を例えば１５０ｎｍの膜厚で成膜する。この成膜は、例えば平行平板型のプラズマＣＶＤ装置を用いたＣＶＤ法により行うこととし、図１（ｂ）を用いて説明した、第１の絶縁膜２２と同一の成膜条件で行うこととする。続いて、第２の絶縁膜２７上に、例えばＳｉＮからなるハードマスク３４を例えば５０ｎｍの膜厚で成膜する。この成膜は、例えば平行平板型のプラズマＣＶＤ装置を用いたＣＶＤ法により行うこととし、図１（ｂ）を用いて説明した、ハードマスク３１と同一の成膜条件で行うこととする。
【００４５】
続いて、図４（ｊ）に示すように、ハードマスク３４上に配線溝パターンのレジストマスク（図示省略）を形成する。そして、このレジストマスクを用いたドライエッチングにより、ハードマスク３４の加工を行うことで、ハードマスク３４に配線溝パターンを形成する。ここでのエッチング条件は、図１（ｃ）を用いて説明した、ハードマスク３１のエッチング条件と同一条件であることとする。続いて、Ｏ2プラズマを用いたアッシング処理を行い、レジストマスクを除去した後、例えば有機系の薬液により洗浄することにより、エッチング処理時の残留堆積物の除去を行う。
【００４６】
次に、図４（ｋ）に示すように、ハードマスク３４（前記図４（ｊ）参照）をマスクに用いたドライエッチングにより、第２の絶縁膜２７に拡散防止膜３３を介してプラグ２５に達する配線溝２８を形成する。ここでのエッチング条件は、図２（ｄ）を用いて説明した、第１の絶縁膜２２に接続孔２３を形成する際のエッチングと同一条件で行うこととする。続いて、例えば有機系の薬液処理を行うことにより、エッチング処理時の残留堆積物の除去を行う。
【００４７】
その後、図４（ｌ）に示すように、配線溝２８の内壁を覆う状態で、第２の絶縁膜２７上にバリア膜２９を成膜する。続いて、配線溝２８を埋め込む状態で、バリア膜２９上にＣｕまたはＣｕを含む合金からなる配線材料（図示省略）を成膜する。その後、ＣＭＰ法により、第２の絶縁膜２７の表面が露出するまで、配線材料とバリア膜２９とを除去することで、配線溝２８にバリア膜２９を介して配線３０を形成する。
【００４８】
その後、配線３０上を含む第２の絶縁膜２７上に、ＳｉＮからなる拡散防止膜３５を成膜し、その後の工程は、図１（ｂ）から図４（ｌ）を用いて説明した工程を繰り返すことで、多層配線構造を形成する。
【００４９】
このような半導体装置の製造方法およびこれにより得られる半導体装置によれば、プラグ２５上およびバリア膜２４上にＴａからなる拡散防止膜３３を成膜した後、プラグ２５の表面を覆う形状に、拡散防止膜３３とバリア膜２４とを加工する。これにより、プラグ２５上に第２の絶縁膜２７を成膜する際に、プラグ２５から第２の絶縁膜２７へのＣｕの拡散を防止することができる。さらに、背景技術で図６（ａ）を用いて説明したように、絶縁膜、例えばＳｉＮ、を用いた拡散防止膜２６を用いる場合と比較して、系全体の誘電率が低減される。このため、配線間および層間容量を低減することができ、半導体装置の動作速度を向上させることができる。
【００５０】
また、プラグ２５の表面を覆う形状に、拡散防止膜３３とバリア膜２４とをパターニングすることから、背景技術で図７（ａ）を用いて説明した、プラグ材料とバリア膜２４とを研磨により除去してプラグ２５を形成する場合と比較して、バリア膜２４の研磨残りが防止される。また、過剰研磨によるプラグ２５のディッシングやエロージョンを防ぐことができる。これにより、プラグ２５が形成される第１の絶縁膜２２が平坦な状態まま、その上層の配線３０を形成することができるため、配線信頼性を確実に得ることができ、歩留りを向上させることができる。
【００５１】
さらに、この加工を、拡散防止膜３３上にレジストマスクを形成する際の、露光装置の合わせ精度に応じたマージンをとって行うことにより、合わせずれが生じたとしても、確実にプラグ２５の表面を覆う形状に、拡散防止膜３３とバリア膜２４とを形成することが可能である。このため、プラグ２５から第２の絶縁膜２７へのＣｕの拡散を確実に防止することができる。
【００５２】
なお、本実施形態では、第１の絶縁膜２２および第２の絶縁膜２７がＳｉＯ2で形成されていることとしたが、本発明はこれに限定されず、あらゆる絶縁膜に適用可能である。また、第１の絶縁膜２２および第２の絶縁膜２７に、ＳｉＯ2よりも誘電率の低い低誘電率絶縁膜を用いた場合には、系全体の誘電率をさらに低減することができ、配線間および層間容量を顕著に低減することができるため、好ましい。ここで、低誘電率絶縁膜は、ＣＭＰ耐性に弱い傾向があるが、本発明の半導体装置の製造方法を適用すれば、プラグ２５を形成する際に第１の絶縁膜２２がＣＭＰ法により研磨されることがないため、低誘電率絶縁膜からなる絶縁膜を用いることが可能である。
【００５３】
このような低誘電率絶縁膜としては、例えばフッ素含有酸化シリコン膜（ＦＳＧ）、メチルシルセスキオキサン（ＭＳＱ）、ハイドロゲンシルセスキオキサン（ＨＳＱ）などの無機系の絶縁膜、ポリアリルエーテル（ＰＡＥ）などの有機系の絶縁膜、あるいは、これらを多孔質化した絶縁膜等がある。
【００５４】
また、本実施形態では、配線３０上を覆う拡散防止膜３５は、ＳｉＮにより形成されることとしたが、プラグ２５上を覆う拡散防止膜３３と同様に、拡散防止膜３５を配線３０からの金属拡散を防止する導電性材料により形成し、配線３０の表面を覆う形状に、拡散防止膜３５をパターニングし、さらに、バリア膜２９を拡散防止膜３５と同一形状にパターニングしてもよい。この場合、ＣＭＰにより、バリア膜２９の表面が露出するまで、配線材料を除去し、配線３０上を含むバリア膜２９上に拡散防止膜３５を成膜する。この場合には、配線３０を覆う拡散防止膜３５が導電性材料により形成されることから、系全体の誘電率がさらに低減される。このため、配線間および層間容量をさらに低減することができ、半導体装置の動作速度を顕著に向上させることができる。ここでは、配線３０上の拡散防止膜３５を例にとり説明したが、基板２１に設けられた配線１５を覆う拡散防止膜１６にも適用可能である。
【００５５】
（第２実施形態）
図５〜図６に本発明の半導体装置の製造方法における第２実施形態を説明するための断面工程図を示す。なお、第１実施形態と同様の構成には同一の番号を付して説明することとし、成膜条件は第１実施形態と同様であることとする。また、バリア膜２４上に拡散防止膜３３を成膜する工程までは、第１実施形態で図１（ａ）〜図３（ｇ）を用いて説明した方法と同様であるため、省略する。
【００５６】
まず、図５（ａ）に示すように、拡散防止膜３３上に、プラグ２５上に形成する配線パターンのレジストマスクを形成する（図示省略）。その後、このレジストマスクを用いたパターニングにより、拡散防止膜３３とバリア膜２４とを加工する。これにより、拡散防止膜３３がプラグ２５の表面を覆うとともに、後工程でプラグ２５上に形成する配線溝の底部に渡る形状に形成され、バリア膜２４が拡散防止膜と同一形状に形成される。この際、拡散防止膜３３は第１の絶縁膜２２上にバリア膜２４を介して設けられる。このように加工することで、第１の絶縁膜２２の上層に形成する第２の絶縁膜に配線溝を形成する際に、拡散防止膜３３とバリア膜２４とがエッチングストッパー膜として機能する。
【００５７】
ここでは、配線溝パターンのレジストマスクを用いて、拡散防止膜３３とバリア膜２４とを加工することとしたが、拡散防止膜３３とバリア膜２４とをエッチングストッパー膜として確実に機能させるため、拡散防止膜３３とバリア膜２４を加工するために用いるレジストマスクの形成はマージンをとって行う方が好ましい。
【００５８】
このマージンは、拡散防止膜３３上に配線溝パターンのレジスト露光を行う際の露光装置の合わせ精度に応じて適宜決定されるものとする。例えば、後工程で形成する配線溝の線幅が１４０ｎｍであるのに対し、露光装置の合わせ精度が±３０ｎｍである場合には、例えば２００ｎｍの幅で配線溝パターンのレジストマスクを形成し、このレジストマスクを用いて拡散防止膜３３とバリア膜２４を加工することとする。
【００５９】
次に、図５（ｂ）に示すように、形成された拡散防止膜３３とバリア膜２４とを覆う状態で、第１の絶縁膜２２上に例えばＳｉＯ2からなる第２の絶縁膜２７を例えば１５０ｎｍの膜厚で成膜する。続いて、第２の絶縁膜２７上に例えばＳｉＮからなるハードマスク３４を例えば５０ｎｍの膜厚で成膜する。
【００６０】
続いて、図５（ｃ）に示すように、ハードマスク３４上に配線溝パターンのレジストマスク（図示省略）を形成する。そして、このレジストマスクを用いたドライエッチングにより、ハードマスク３４の加工を行うことで、ハードマスク３４に配線溝パターンを形成する。続いて、Ｏ2プラズマを用いたアッシング処理を行い、レジストマスクを除去した後、例えば有機系の薬液により洗浄することにより、エッチング処理時の残留堆積物の除去を行う。
【００６１】
次に、図６（ｄ）に示すように、ハードマスク３４をマスクに用いたドライエッチングにより、第２の絶縁膜２７に拡散防止膜３３を介してプラグ２５に達する配線溝２８を形成する。この際、拡散防止膜３３とバリア膜２４はエッチングストッパー膜として機能する。続いて、例えば有機系の薬液処理を行うことにより、エッチング処理時の残留堆積物の除去を行う。
【００６２】
その後の工程は、第１実施形態で図４（ｌ）を用いて説明した工程と同様であり、図６（ｅ）に示すように、配線溝２８にバリア膜２９を介してＣｕからなる配線３０を形成する。
【００６３】
このような半導体装置の製造方法およびこれにより得られる半導体装置によれば、第１実施形態と同様の効果を奏することができる。
【００６４】
さらに、本実施形態では、拡散防止膜３３をプラグ２５の表面を覆うとともに、配線溝２８の底部に渡る形状に加工し、さらに、バリア膜２４を拡散防止膜３３と同一形状に加工する。このため、拡散防止膜３３とバリア膜２４を第２の絶縁膜２７に配線溝２８を形成する際のエッチングストッパー膜として機能させることができる。これにより、第２の絶縁膜２７に配線溝２８を形成する際にオーバーエッチングにより第１の絶縁膜２２が除去されることを防ぐことができる。したがって、オーバーエッチングにより、プラグ２５が配線溝２８の底部から突出するのを防ぐことができるため、配線溝２８にバリア膜２９および配線材料を成膜する際に、プラグ２５の表面を覆う拡散防止膜３３の下方にヴォイドが生じるのを防ぐことができる。
【００６５】
また、この加工を、拡散防止膜３３上にレジストマスクを形成する際の、露光装置の合わせ精度に応じたマージンをとって行うことにより、合わせずれが生じたとしても、確実に配線溝２８の底部に渡るように拡散防止膜３３を形成し、さらにバリア膜２４を拡散防止膜３３と同一形状に形成することが可能である。このため、オーバーエッチングにより、プラグ２５が配線溝２８の底部から突出することを確実に防ぐことができるため、配線溝２８にバリア膜２９および配線材料を成膜する際に、プラグ２５の表面を覆う拡散防止膜３３の下方にヴォイドが生じるのを確実に防ぐことができる。
【図面の簡単な説明】
【００６６】
【図１】第１実施形態における半導体装置の製造方法を説明するための断面工程図（その１）である。
【図２】第１実施形態における半導体装置の製造方法を説明するための断面工程図（その２）である。
【図３】第１実施形態における半導体装置の製造方法を説明するための断面工程図（その３）である。
【図４】第１実施形態における半導体装置の製造方法を説明するための断面工程図（その４）である。
【図５】第２実施形態における半導体装置の製造方法を説明するための断面工程図（その１）である。
【図６】第２実施形態における半導体装置の製造方法を説明するための断面工程図（その２）である。
【図７】背景技術における半導体装置の製造方法を説明するための断面図である。
【符号の説明】
【００６７】
２１…基板、２２…第１の絶縁膜、２３…接続孔、２４，２９…バリア膜、２５…プラグ、２７…第２の絶縁膜、２８…配線溝、３０…配線、３２…プラグ材料、３３，３５…拡散防止膜
【図１】
2005129746.tif 000003
【図２】
2005129746.tif 000004
【図３】
2005129746.tif 000005
【図４】
2005129746.tif 000006
【図５】
2005129746.tif 000007
【図６】
2005129746.tif 000008
【図７】
2005129746.tif 000009