(57)【要約】【課題】  ＰＷＭ制御方式に適用が可能であって、しかも平均輝度を低下させることなしに、発光素子の寄生容量を迅速に充電するようにしたデータ線駆動回路を提供する。【解決手段】  データ線駆動回路は、駆動電流源の基準電流Ｉｒｅｆの値を設定する基準電流生成回路２０と、この基準電流生成回路２０により設定された基準電流Ｉｒｅｆに対して、独立した所定の大きさの充電電流Ｉｃｈｇを重畳する充電電流生成回路５０と、データ線Ｘ１〜Ｘｍに対応するｍ段の出力回路３１〜３ｍとから構成され、充電電流生成回路５０では、充電期間制御回路６０からの電圧信号によってＮチャネルＭＯＳトランジスタＱ７をオンオフして、基準電流Ｉｒｅｆに充電電流Ｉｃｈｇを重畳する充電期間を制御している。【選択図】  図１
2005300990.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に配置したデータ線と走査線との各交点位置に発光素子を接続し、前記走査線を順次走査しながら、この走査に同期して所望のデータ線に駆動電流源を接続することによって前記走査線と前記データ線との交点位置に接続された各発光素子を所望する輝度で発光させる表示装置のデータ線駆動回路において、
前記駆動電流源の基準電流の値を設定する基準電流生成回路と、
前記基準電流生成回路により設定された前記基準電流に対して、独立した所定の大きさの充電電流を重畳する充電電流生成回路と、
を備えたことを特徴とするデータ線駆動回路。
【請求項２】
前記充電電流生成回路は、前記基準電流に重畳する充電電流値を可変としたことを特徴とする請求項１記載のデータ線駆動回路。
【請求項３】
さらに、前記基準電流に前記充電電流を重畳する際に、前記発光素子の寄生容量を充電するための充電期間を制御する充電期間制御回路を備えたことを特徴とする請求項１記載のデータ線駆動回路。
【請求項４】
前記充電期間制御回路は、前記発光素子に対する最小階調データに応じた充電期間設定データが格納される記憶手段と、前記記憶手段に初期設定された充電期間設定データに基づいて計時動作を行うカウンタとを備えていることを特徴とする請求項３記載のデータ線駆動回路。
【請求項５】
前記充電期間制御回路は、
複数の定電流源と、
前記定電流源から任意の個数を選択するスイッチ回路と、
前記スイッチ回路により加算された電流値によって充電されるコンデンサと、
前記コンデンサの積分電圧値に基づいて充電期間を制御するフリップフロップ回路と、
を備えたことを特徴とする請求項３記載のデータ線駆動回路。
【請求項６】
前記発光素子は、有機エレクトロルミネッセンス（ＥＬ）素子によって構成されていることを特徴とする請求項１記載のデータ線駆動回路。
【請求項７】
前記駆動電流源は、前記データ線毎に駆動電流の供給期間を制御するパルス幅制御回路を備えていることを特徴とする請求項１記載のデータ線駆動回路。
【請求項８】
マトリクス状に配置された複数の発光素子、前記発光素子が行方向に配置した発光素子毎に接続された複数の走査線、および前記発光素子が列方向に配置した発光素子毎に接続された複数のデータ線からなる表示装置におけるデータ線駆動方法において、
前記走査線を順次走査する走査に同期して前記データ線に駆動電流を供給するとともに、所定の期間だけ、前記駆動電流に対して独立した所定の大きさの充電電流を重畳することにより、前記発光素子の寄生容量を充電するようにしたことを特徴とするデータ線駆動方法。
【請求項９】
前記駆動電流に重畳する充電電流値を可変としたことを特徴とする請求項８記載のデータ線駆動方法。
【請求項１０】
前記発光素子は、有機エレクトロルミネッセンス（ＥＬ）素子によって構成されていることを特徴とする請求項８記載のデータ線駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、走査線とデータ線との交点位置に接続された発光素子を発光させるようにしたデータ線駆動回路に関し、特に有機エレクトロルミネッセンス素子（有機ＥＬ素子）を発光素子として用いたときの表示コントラストを大きくするようにしたデータ線駆動回路、およびデータ線駆動方法に関する。
【背景技術】
【０００２】
図６は、有機ＥＬ素子によって構成された発光表示装置の一例を示す回路図である。
発光表示装置は、マトリックス状に配置したデータ線Ｘ１〜Ｘｍと走査線Ｙ１〜Ｙｎとの各交点位置に有機ＥＬ素子１１を接続した有機ＥＬパネル１０を備えている。有機ＥＬパネル１０の各交点位置における各有機ＥＬ素子１１は、そのアノード側がデータ線Ｘ１〜Ｘｍのうちの対応するものに接続され、カソード側が走査線Ｙ１〜Ｙｎのうちの対応するものに接続されている。
【０００３】
図７は、有機ＥＬ素子の等価回路を示す図である。有機ＥＬ素子１１は、透明基板上に、陽極、有機膜、及び陰極が順次に形成され、有機膜がエレクトロルミネッセンス現象により発光するものであって、ダイオード特性を有する発光ダイオード１１ａと、これに並列接続された寄生容量１１ｂとによって表すことができる。寄生容量１１ｂは、陽極と陰極との間に形成される容量である。
【０００４】
図６に示す有機ＥＬパネル１０は、データ線駆動回路（カラムドライバ）１２と走査線駆動回路（ロードライバ）１３を備え、有機ＥＬパネル１０の階調表示を制御している。データ線駆動回路１２は、データ線Ｘ１〜Ｘｍの本数と同等の定電流源１２１〜１２ｍとドライブスイッチ１４１〜１４ｍにより構成され、各定電流源１２１〜１２ｍはバイアス電源１５と接続されている。なお、定電流源がデータ線Ｘ１〜Ｘｍより多数個の場合もある。
【０００５】
また、ドライブスイッチ１４１〜１４ｍは、いずれもパルス幅制御回路１６によって切り換えられるものであって、データ線Ｘ１〜Ｘｍ毎に定電流源１２１〜１２ｍからの駆動電流の供給期間（オン期間）が制御され、オフ期間にはデータ線Ｘ１〜Ｘｍを接地している。なお、定電流源１２１〜１２ｍは後述するカレントミラー回路によって構成されている。
【０００６】
走査線駆動回路１３は、走査線Ｙ１〜Ｙｎと同数の走査スイッチ１７１〜１７ｎとバイアス電源１８により構成され、行方向に配列された一連の有機ＥＬ素子１１群を列方向に順次走査する。行方向の有機ＥＬ素子１１は、走査スイッチ１７１〜１７ｎにより接地端子かバイアス電源１８のいずれかに接続され、接地されたときには電流を流すことが可能になるから、データ線駆動回路１２により選択されたものが駆動され発光する。一方、バイアス電源１８に接続された有機ＥＬ素子１１には電流が流れない。すなわち、走査線駆動回路１３により走査されて選択されている行方向の有機ＥＬ素子１１に、データ線駆動回路１２から駆動電流を選択的に供給することによって、有機ＥＬパネル１０が選択的に発光駆動される。このとき、パルス幅制御回路１６からの制御信号により出力パルス幅変調等の変調制御を行って、有機ＥＬパネル１０の階調表示が可能になる。
【０００７】
有機ＥＬ素子１１は、図７に示すように、発光ダイオード１１ａと寄生容量１１ｂとの並列回路として表現される。寄生容量１１ｂは、発光ダイオード１１ａの陽極と陰極との間に形成されるものであって、０．１ｍｍ×０．３ｍｍの有機ＥＬ素子の場合には、その容量値Ｃｐは約４ｐＦになる。ここで、Ａはアノード端子であり、Ｋはカソード端子である。
【０００８】
図８は、有機ＥＬ素子における輝度の駆動電圧依存性を示す図である。有機ＥＬ素子１１には、発光を開始するしきい値電圧Ｖｔｈが存在する。すなわち、発光ダイオード１１ａのアノード端子Ａとカソード端子Ｋの間の印加電圧（駆動電圧Ｖｄ）がこのしきい値電圧Ｖｔｈ以上となって初めて発光を開始し、その後は駆動電圧Ｖｄの増加に従い輝度Ｌ（ｃｄ／ｍｍ2）が上昇する。したがって、データ線駆動回路１２によって選択された有機ＥＬ素子１１を発光させるには、まず初めに寄生容量１１ｂをしきい値電圧Ｖｔｈまで充電する必要がある。しかも有機ＥＬ素子１１が発光するのに要する時間を短縮するには、寄生容量１１ｂを高速に充電する必要がある。しきい値電圧Ｖｔｈは有機ＥＬ素子１１の発光色に依存するが、約５〜１０Ｖ程度である。
【０００９】
図９は、従来のデータ線駆動回路の構成を示す回路図である。
データ線駆動回路１２は、基準電流生成回路２０とデータ線Ｘ１〜Ｘｍに対応するｍ段の出力回路３１〜３ｍとから構成されている。基準電流生成回路２０は、カレントミラーを構成するＰチャネルＭＯＳトランジスタＱ１，Ｑ２と、演算増幅器２１と、抵抗Ｒ１と、バイアス電源２２と、ＮチャネルＭＯＳトランジスタＱ３，Ｑ４とから構成されている。基準電流生成回路２０では、ｍ段の出力回路３１〜３ｍに基準電流Ｉｒｅｆを与えるゲート電圧を供給している。一段目の出力回路３１は、カレントミラーを構成するＰチャネルＭＯＳトランジスタＱ１１，Ｑ１２と、２つのスイッチ回路Ｓ１１，Ｓ１２と、ＮチャネルＭＯＳトランジスタＱ１３とから構成されている。また、２段目からｍ段目までの出力回路３２〜３ｍも、一段目のものと同様に構成されている。パルス幅制御回路４１〜４ｍでは、そこに入力された階調データに応じて、それぞれスイッチ回路Ｓ１１〜Ｓｍ１をオンするとともに、スイッチ回路Ｓ１２〜Ｓｍ２をオフすることにより、出力されるデータ電流Ｉｏｕｔ１〜Ｉｏｕｔｍのパルス幅を決定している。なお、データ電流Ｉｏｕｔ１〜Ｉｏｕｔｍのゲインの大きさは、各段の出力回路３１〜３ｍを構成しているカレントミラー回路のミラー比によって決まる。
【００１０】
図１０は、従来の発光表示装置における有機ＥＬ素子の駆動特性を示す図である。
図１０（ａ）には、従来の方法で有機ＥＬ素子を駆動した場合の出力電流Ｉｏｕｔの波形を示す。また、同図（ｂ）には駆動電圧Ｖｄの波形、同図（ｃ）には入力階調データ（出力パルス幅）に対する輝度特性を示す。
【００１１】
データ線駆動回路１２からは、出力開始命令に基づいて出力電流Ｉｏｕｔが出力され始める（図１０（ａ）の時刻Ｔ０）が、そのときの基準電流Ｉｒｅｆの電流値は発光輝度に応じて決定された値となる。図７に示したように、有機ＥＬ素子１１は寄生容量１１ｂを持っているために、発光ダイオード１１ａのアノード端子Ａとカソード端子Ｋとの間で駆動電圧Ｖｄの立ち上がりが遅れて、図１０（ｂ）に示すように、時刻Ｔ０から時刻Ｔ２の間にゆっくりと立ち上がる鈍い電圧波形となる。そのため、駆動電圧Ｖｄが発光開始に必要なしきい値電圧Ｖｔｈ以上になって、有機ＥＬ素子１１が駆動されるまでに時間がかかってしまう。特に、発光輝度が低い場合は、発光ダイオード１１ａに出力される電流値（Ｉｏｕｔ）はさらに小さくなるため、駆動電圧Ｖｄがしきい値電圧Ｖｔｈ以上の設定電圧値（Ｖｄｒｉｖｅ）になるまでの時間は、さらに長くなってしまう。
【００１２】
図１０（ｃ）は、縦軸に輝度Ｌ（ｃｄ／ｍｍ2）を、横軸に入力階調データ（出力パルス幅）を示すものであって、有機ＥＬ素子１１に寄生容量１１ｂの影響が無い状態で駆動されるとすれば、図中の破線で示す理想的な輝度特性となる。しかし、従来の輝度特性は横軸右方向にずれて、実線で示すように駆動電圧の遅延に対して、寄生容量１１ｂの影響による遅延が原因で、理想的な特性に比べて平均輝度が低くなっている。すなわち、図１０（ａ），（ｂ）の時刻Ｔ３，Ｔ４まで延びるような十分にパルス幅が大きい領域では、階調データに対する平均輝度の線形性は保たれているが、駆動電圧の遅延に対して、図１０（ａ），（ｂ）のＴ２程度のパルス幅であると、遅延の影響が大きくなって、平均輝度が理想特性よりも低くなっているだけでなく、線形性も悪くなる。さらに、駆動電圧の遅延よりもパルス幅が狭くなってくる領域（図１０（ａ），（ｂ）のＴ１）では、駆動電圧が発光開始に必要なしきい値電圧Ｖｔｈまで上昇する前にドライブスイッチ１４１〜１４ｍがオフに変化するために、有機ＥＬ素子１１は発光すらしなくなる。
【００１３】
このように、従来のデータ線駆動回路１２では、定電流源１２１〜１２ｍから出力される定電流が、有機ＥＬパネル１０の階調表示に必要な輝度に応じた電流値に設定されているだけでは、有機ＥＬ素子１１の寄生容量１１ｂを迅速に充電するだけの電流が供給できないという問題があった。
【００１４】
そこで、有機ＥＬパネル１０の点灯動作に際して、最初に有機ＥＬの寄生容量を大電流で迅速に充電することが考えられる。特許文献１では、発光するまでに要する時間が短縮され、コントラストが大きいエレクトロルミネセンス（ＥＬ）ディスプレイが提案されている。すなわち、特許文献１で提案されているＥＬディスプレイは、エレクトロルミネセンス発光素子と、駆動回路とを具備し、その駆動回路は、エレクトロルミネセンス発光素子に第１駆動電流（充電時駆動電流Ｉｏｕｔ１）を供給した後、第２駆動電流（発光時駆動電流Ｉｏｕｔ２）を供給するように構成されている。
【特許文献１】特開２００２−５５６５４号公報（段落番号〔００３４〕，〔００４９〕〜〔００７０〕，図２）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上述した特許文献１において提案された表示装置では、充電時駆動電流Ｉｏｕｔ１を供給している「所定の時間τ」について、有機ＥＬ画素２の端子間の電圧が発光開始電圧ＶＴを越えるまで流しつづけられることが望ましいとされてはいる。ところが、実際には抵抗Ｒ２２の抵抗値と、キャパシタＣ２１の容量値とによって固定した値に決められている（特許文献１の図７など参照）。したがって、このキャパシタＣ２１を取り替えない限りにおいては時定数の変更は不可能であった。そのため、発光素子のサイズや個数に応じて設計された表示装置の動作条件ごとに、複数のコンデンサを用意しなければならず、また製造時のばらつきに対処することが容易ではない。
【００１６】
また、特許文献１の駆動回路では、充電時駆動電流Ｉｏｕｔ１は、発光時駆動電流Ｉｏｕｔ２の大きさに依存し、発光時駆動電流Ｉｏｕｔ２が大きいほど充電時駆動電流Ｉｏｕｔ１も大きくなる。しかし、発光時駆動電流Ｉｏｕｔ２を大きくすることは、有機ＥＬ素子の劣化の原因にもなるため、パネルの寿命を短くしてしまう。また、輝度の階調は発光時駆動電流Ｉｏｕｔ２の大きさを変えて制御していることから、初期の急速充電のための充電時駆動電流Ｉｏｕｔ１の大きさが、この発光時駆動電流Ｉｏｕｔ２の電流値に比例させることで、所望するコントラストを得ることが困難となり、また全体的な平均輝度の低下を補うためにさらに大きな駆動電流（定電流値）が必要となるため、効率の悪い駆動を行わなければならないという問題があった。
【００１７】
さらに、特許文献１に示されているような電流値を変えるタイプの表示装置には、電流を流す時間幅を制御するＰＷＭ制御方式に比較した場合に、トランジスタのばらつきの影響によって階調の再現性が低下するという問題があった。しかも、特許文献１に示された方式をＰＷＭ制御方式には適用することができない。
【００１８】
本発明はこのような点に鑑みてなされたものであり、ＰＷＭ制御方式に適用が可能であって、しかも平均輝度を低下させることなしに、発光素子の寄生容量を迅速に充電するようにしたデータ線駆動回路、およびデータ線駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明では上記課題を解決するために、マトリックス状に配置したデータ線と走査線との各交点位置に発光素子を接続し、前記走査線を順次走査しながら、この走査に同期して所望のデータ線に駆動電流源を接続することによって前記走査線と前記データ線との交点位置に接続された各発光素子を所望する輝度で発光させる表示装置のデータ線駆動回が提供される。
【００２０】
このデータ線駆動回路は、前記駆動電流源の基準電流の値を設定する基準電流生成回路と、前記基準電流生成回路により設定された前記基準電流に対して、独立した所定の大きさの充電電流を重畳する充電電流生成回路と、を備えたことを特徴とする。
【００２１】
また、本発明のデータ線駆動方法では、マトリクス状に配置された複数の発光素子、前記発光素子が行方向に配置した発光素子毎に接続された複数の走査線、および前記発光素子が列方向に配置した発光素子毎に接続された複数のデータ線からなる表示装置において、前記走査線を順次走査する走査に同期して前記データ線に駆動電流を供給するとともに、所定の期間だけ、前記駆動電流に対して独立した所定の大きさの充電電流を重畳することにより、前記発光素子の寄生容量を充電するようにしたことを特徴とする。
【発明の効果】
【００２２】
本発明のデータ線駆動回路、およびデータ線駆動方法では、出力開始時において、全階調データ範囲において線形性が保たれるのに十分な大電流を流すことで発光素子の寄生容量を高速に充電できるから、有機ＥＬパネルなどの表示装置のコントラストを大きくすることが可能であり、その充電電流値や大電流を流す期間を外部から調整可能とすることによって、様々なサイズの有機ＥＬパネルを様々な条件で駆動したときでも、寄生容量を最適にかつ迅速に充電することができ、コントラストを大きくすることが可能である。また、全領域の平均輝度が上がるので、平均出力電流値を低減することができ、長寿命化が可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を、図面を参照して説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係るデータ線駆動回路の構成を示すブロック図である。
【００２４】
データ線駆動回路は、駆動電流源の基準電流Ｉｒｅｆの値を設定する基準電流生成回路２０と、この基準電流生成回路２０により設定された基準電流Ｉｒｅｆに対して、独立した所定の大きさの充電電流Ｉｃｈｇを重畳する充電電流生成回路５０と、データ線Ｘ１〜Ｘｍに対応するｍ段の出力回路３１〜３ｍとから構成されている。
【００２５】
基準電流生成回路２０は、カレントミラーを構成するＰチャネルＭＯＳトランジスタＱ１，Ｑ２と、演算増幅器２１と、抵抗Ｒ１と、バイアス電源２２と、ＮチャネルＭＯＳトランジスタＱ３，Ｑ４とから構成されている。また、充電電流生成回路５０は、カレントミラーを構成するＰチャネルＭＯＳトランジスタＱ５，Ｑ６と、基準側のＰチャネルＭＯＳトランジスタＱ６と互いにドレイン端子が接続されたＮチャネルＭＯＳトランジスタＱ７と、このＮチャネルＭＯＳトランジスタＱ７のゲート電圧を制御する充電期間制御回路６０とから構成され、ミラー側のＰチャネルＭＯＳトランジスタＱ５のドレイン端子から充電電流Ｉｃｈｇを基準電流生成回路２０に出力している。このとき、基準電流生成回路２０では、基準電流Ｉｒｅｆに充電電流Ｉｃｈｇが重畳された出力電流Ｉｏｕｔを与えるゲート電圧が、ＮチャネルＭＯＳトランジスタＱ４からｍ段の出力回路３１〜３ｍにそれぞれ供給されている。
【００２６】
出力回路３１〜３ｍは、図６に示す有機ＥＬパネル１０のデータ線Ｘ１〜Ｘｍの本数と同等の定電流源（１２１〜１２ｍ）とドライブスイッチ（１４１〜１４ｍ）を構成するものであって、一段目の出力回路３１は、カレントミラーを構成するＰチャネルＭＯＳトランジスタＱ１１，Ｑ１２と、２つのスイッチ回路Ｓ１１，Ｓ１２と、ＮチャネルＭＯＳトランジスタＱ１３とから構成されている。また、２段目からｍ段目までの出力回路３２〜３ｍも、一段目のものと同様に構成されている。パルス幅制御回路４１〜４ｍでは、そこに入力された階調データに応じて、それぞれスイッチ回路Ｓ１１〜Ｓｍ１をオンするとともに、スイッチ回路Ｓ１２〜Ｓｍ２をオフすることにより、各データ線Ｘ１〜Ｘｍに出力されるデータ電流Ｉｏｕｔ１〜Ｉｏｕｔｍのパルス幅を決定している。また、データ電流Ｉｏｕｔ１〜Ｉｏｕｔｍのゲインの大きさは、各段の出力回路３１〜３ｍを構成しているカレントミラー回路のミラー比によって決まる。
【００２７】
このデータ線駆動回路は、図９の従来回路と同様に、充電電流Ｉｃｈｇが重畳された基準電流を、さらに出力回路においてパルス幅制御回路４１〜４ｍで制御し、ゲイン倍して出力する構成となっている。そして、従来回路と異なる点は、ここでは基準電流Ｉｒｅｆに充電電流Ｉｃｈｇが重畳される構成となっていることである。充電電流生成回路５０は、充電期間制御回路６０からの電圧信号を受け取るＮチャネルＭＯＳトランジスタＱ７と、一対のＰチャネルＭＯＳトランジスタＱ５，Ｑ６のカレントミラー回路で構成されており、充電期間制御回路６０の電圧信号がＨ（ハイ）レベルの時に、充電電流Ｉｃｈｇが重畳される。充電電流Ｉｃｈｇの大きさは、ＮチャネルＭＯＳトランジスタＱ７のサイズとカレントミラー回路のミラー比によって決まるが、その大きさは入力階調データに対する輝度が線形性を保つように、各有機ＥＬ素子１１の寄生容量１１ｂを速やかに充電するだけの十分な電流値に設定する。
【００２８】
充電電流生成回路５０では、充電期間制御回路６０からの電圧信号によってＮチャネルＭＯＳトランジスタＱ７をオンオフして、基準電流Ｉｒｅｆに充電電流Ｉｃｈｇを重畳する充電期間を制御するように構成されている。すなわち、充電期間制御回路６０は各有機ＥＬ素子１１に対する最小階調データに応じた充電期間設定データが格納される記憶手段と、この記憶手段に初期設定された充電期間設定データに基づいて計時動作を行うカウンタ回路等によって構成され、カウンタ回路は充電期間の最小刻みの大きさでそのビット数を決定し、つぎに説明するようなデジタル回路として実現することができる。
【００２９】
図２は、図１に示す充電期間制御回路の構成を示すブロック図である。
デジタル回路として構成された充電期間制御回路６０は、出荷時や調整時など、あらかじめ充電期間設定データが書き込まれるＰＲＯＭ６１と、スタート信号を受け取るトリガー端子を備えたダウンカウンタ６２と、このダウンカウンタ６２の（ｎ＋１）ビットデータが入力されるオアゲート６３とを含んでいる。ＰＲＯＭ６１は、ダウンカウンタ６２のプリセット用入力ポート６２ａに接続され、そこに書き込まれている充電期間設定データをダウンカウンタ６２のプリセットデータとして読み込むように構成されている。
【００３０】
このダウンカウンタ６２は、各有機ＥＬパネル１０へのデータ電流Ｉｏｕｔ１〜Ｉｏｕｔｍの出力開始信号に基づいて生成されるスタート信号を受けて、そのダウンカウントが開始され、ダウンカウンタ６２でのカウント動作が終了するまで、充電電流Ｉｃｈｇを基準電流Ｉｒｅｆに重畳するように動作する。このようなダウンカウンタ６２では、最初にスタート信号が入力されると、それがトリガーとなってＰＲＯＭ６１に格納されている充電期間設定データが初期値として読み込まれ、同時にダウンカウントが開始される。ダウンカウンタ６２から（ｎ＋１）ビットの出力Ｄ０〜Ｄｎがオアゲート６３に入力され、このオアゲート６３の出力が充電期間制御回路６０の出力信号としてＮＭＯＳのゲートに接続されている。したがって、ダウンカウンタ６２のダウンカウント中には、オアゲート６３の出力がＨ（ハイ）となっており、ＮチャネルＭＯＳトランジスタＱ７を導通状態に保持しているが、カウントが終了して（ｎ＋１）ビットの出力Ｄ０〜Ｄｎがオールゼロになると、オアゲート６３の出力がＬ（ロウ）となり、充電電流生成回路５０からの充電電流Ｉｃｈｇを遮断することができる。
【００３１】
このように充電期間制御回路６０では外部からの充電期間設定データに応じて充電期間制御信号を出力することで、充電期間を制御している。このとき、最長の充電期間は最短階調パルス以下に設定することが望ましい。
【００３２】
図３は、別の充電期間制御回路の構成を示すブロック図である。
図２では、充電期間制御回路６０をデジタル回路として構成したが、ここではアナログ回路によって構成されている。ＰＲＯＭ７１は、出荷時など最初に充電期間設定データが書き込まれる記憶手段である。ＰＲＯＭ７１の各出力Ｄ０〜Ｄｎは、アンドゲートＡＮＤ０〜ＡＮＤｎの一方入力側に供給され、他方の入力側はセットリセット型のフリップフロップ（ＦＦ）７２の反転出力端子ＱＢと接続されている。ｉ０〜ｉｎは（ｎ＋１）個の定電流源であって、それぞれスイッチｓｗ０〜ｓｗｎを介して、一つのコンデンサＣ１に接続され、アンドゲートＡＮＤ０〜ＡＮＤｎからの制御出力によってこれらのスイッチｓｗ０〜ｓｗｎのオンオフを制御するように構成されている。
【００３３】
このＦＦ７２のセット入力端子（Ｓ）は、基準電源７３の電圧Ｖｒｅｆが反転入力端子に供給されているコンパレータ７４と接続されており、このコンパレータ７４の非反転入力端子は、コンデンサＣ１とスイッチｓｗ０〜ｓｗｎとの接続点に接続されている。また、ＦＦ７２のリセット入力端子（Ｒ）には、外部からスタート信号が供給されている。そして、ＦＦ７２の反転出力端子ＱＢは、インバータ７５を介してリセットスイッチＲＳＷに接続され、その非反転出力端子Ｑは、インバータ７６を介してＮチャネルＭＯＳトランジスタＱ７のゲートに接続されている。
【００３４】
ここで、（ｎ＋１）個の定電流源ｉ０〜ｉｎについては、全て同じものでもよく、あるいはそれぞれの出力電流に所定の重み付けをしたものであってもよい。重み付けをする場合には、例えばｊ番目の定電流源ｉｊの大きさを、ｉｊ＝ｉ０×２(j-1)のように設定することができる。また、各スイッチｓｗ０〜ｓｗｎはアンドゲートＡＮＤ０〜ＡＮＤｎからの制御信号がＨのときにオン（導通）し、Ｌのときにオフ（遮断）するものとする。
【００３５】
つぎに、このアナログ回路構成の充電期間制御回路６０の動作について説明する。
ここでは、スタート信号によりＦＦ７２がリセットされると、その反転出力端子ＱＢがＨになり、アンドゲートＡＮＤ０〜ＡＮＤｎの出力がＰＲＯＭ７１の出力Ｄ０〜Ｄｎと同じになる。各アンドゲートＡＮＤ０〜ＡＮＤｎの出力信号に制御されてスイッチｓｗ０〜ｓｗｎのオンオフが選択され、オンされたスイッチｓｗｊに対応した定電流源ｉｊの電流だけが加算されてコンデンサＣ１に積分される。その後、コンデンサＣ１の積分電圧が基準電源７３の電圧Ｖｒｅｆに達すると、ＦＦ７２がセットされることで反転出力ＱＢがＬとなるから、各スイッチｓｗ０〜ｓｗｎがすべてオフされる。そこで、同時にリセットスイッチＲＳＷがオンすることによってコンデンサＣ１に充電されていた電荷が放電される。したがって、この制御出力がＨとなっている期間ｔは、
ｔ＝Ｃ・Ｖｒｅｆ／（選択された定電流源ｉｊからの電流値の総和）
と表すことができる（ＣはコンデンサＣ１の容量値）。このように、ＰＲＯＭ７１に読み込まれた充電期間設定データに応じて、インバータ７６のＨの期間ｔを決定することによって、充電期間制御回路６０の制御出力としてＮチャネルＭＯＳトランジスタＱ７をオンオフ制御できる。
【００３６】
図４は、実施の形態１に係るデータ線駆動回路の駆動特性を示す図である。図４（ａ）には、本発明のデータ線駆動方法による出力電流の時間変化を示しており、また同図（ｂ）には駆動電圧の時間変化を示している。図４（ｃ）には、入力階調データに対する改善された輝度特性を示す。
【００３７】
本発明のデータ線駆動方法では、基準電流Ｉｒｅｆに充電電流Ｉｃｈｇを重畳するようにしたので、有機ＥＬパネル１０の発光初期から、出力電流ＩｏｕｔとしてＩｒｅｆ＋Ｉｃｈｇに相当するだけの電流値が出力され、各有機ＥＬ素子１１の寄生容量１１ｂを充電することができる。したがって、寄生容量１１ｂは迅速に充電されるから駆動電圧（Ｖｄｒｉｖｅ）の立ち上がりも早くなる。重畳期間がすぎるとＩｏｕｔ＝Ｉｒｅｆとなって、有機ＥＬ素子１１は所定の輝度で発光を開始する。駆動電圧の立ち上がりが早くなったことにより輝度特性が改善されて、入力階調データのうち、そのパルス幅の狭い領域においても確実に発光するようになる。また、輝度特性が改善されることで、有機ＥＬパネル１０のコントラストを大きくすることができる。さらに、充電電流Ｉｃｈｇの重畳がない従来方式に比べて全領域の平均輝度が上がるため、同じ輝度で発光させるためには、従来方法によって駆動する場合の出力電流Ｉｏｕｔよりも、本発明の出力電流Ｉｏｕｔのほうが小さくできるから、有機ＥＬパネル１０の劣化についても、低減することが可能となる。
【００３８】
このように動作する実施の形態１のデータ線駆動回路では、有機ＥＬパネル１０のコントラストを大きくすることが可能であって、また充電電流値や充電期間を外部からの制御によって可変とすることができる。したがって、様々なサイズの有機ＥＬパネルを様々な条件で駆動したときでも、寄生容量を最適にかつ迅速に充電することができ、コントラストを大きくすることが可能である。また、入力階調データの全領域で、その平均輝度を上げることができるので、有機ＥＬパネル１０の平均出力電流値を低減することができ、長寿命化が可能となる。
【００３９】
（実施の形態２）
つぎに、実施の形態２のデータ線駆動回路について説明する。
図５は、本発明の実施の形態２に係るデータ線駆動回路の構成を示すブロック図であって、この実施の形態２のデータ線駆動回路は、充電電流生成回路５０における充電電流Ｉｃｈｇの定電流性を厳密に保証するように改良を施したものである。
【００４０】
このデータ線駆動回路では、図１に示す実施の形態１とは充電電流生成回路５０の構成が異なっている。図１のものでは、充電期間制御回路６０の出力電圧が電源電圧変動によって変化し、それによって、充電電流Ｉｃｈｇの大きさも変動してしまうおそれがあった。そこで、ＮチャネルＭＯＳトランジスタＱ８を、充電期間制御回路６０の制御出力によってオンオフ制御されるＮチャネルＭＯＳトランジスタＱ７と直列に接続し、さらにこのＮチャネルＭＯＳトランジスタＱ８のゲート端子を演算増幅器８０と接続している。この演算増幅器８０には、ＮチャネルＭＯＳトランジスタＱ８のソース側で抵抗Ｒ２により形成された基準電圧が反転入力端子に供給され、その非反転入力端子を基準電流生成回路２０のバイアス電源２２と接続して、ＮチャネルＭＯＳトランジスタＱ８を制御するように構成している。
【００４１】
このＮチャネルＭＯＳトランジスタＱ８により、充電電流生成回路５０における充電電流Ｉｃｈｇの定電流性が確保できる。したがって、充電期間制御回路６０の電源電圧が有機ＥＬパネル１０の表示品質に見合うほど安定したものであれば実施の形態１のものでもよいが、電源電圧の品質に問題がある場合に、上述した実施の形態１と同様な効果を奏するうえで有効なものとなる。なお、データ線駆動回路の他の構成については、実施の形態１で説明したものと対応する参照符号を付けてあり、ここでは説明を省略する。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態１に係るデータ線駆動回路の構成を示すブロック図である。
【図２】図１に示す充電期間制御回路の構成を示すブロック図である。
【図３】別の充電期間制御回路の構成を示すブロック図である。
【図４】実施の形態１に係るデータ線駆動回路の駆動特性を示す図である。
【図５】本発明の実施の形態２に係るデータ線駆動回路の構成を示すブロック図である。
【図６】有機ＥＬ素子によって構成された発光表示装置の一例を示す回路図である。
【図７】有機ＥＬ素子の等価回路を示す図である。
【図８】有機ＥＬ素子における輝度の駆動電圧依存性を示す図である。
【図９】従来のデータ線駆動回路の構成を示す回路図である。
【図１０】従来の発光表示装置における有機ＥＬ素子の駆動特性を示す図である。
【符号の説明】
【００４３】
２０  基準電流生成回路
３１〜３ｍ  出力回路
４１〜４ｍ  パルス幅制御回路
５０  充電電流生成回路
６０  充電期間制御回路
Ｉｏｕｔ１〜Ｉｏｕｔｍ  データ電流
Ｉｃｈｇ  充電電流
Ｉｒｅｆ  基準電流
【図１】
2005300990.tif 000003
【図２】
2005300990.tif 000004
【図３】
2005300990.tif 000005
【図４】
2005300990.tif 000006
【図５】
2005300990.tif 000007
【図６】
2005300990.tif 000008
【図７】
2005300990.tif 000009
【図８】
2005300990.tif 000010
【図９】
2005300990.tif 000011
【図１０】
2005300990.tif 000012