(57)【要約】【課題】  低消費電力を実現しつつ、異なるメモリバンクに対するアクセスを連続的に行うことで、高速アクセスを実現する不揮発性メモリ制御方法および装置を提供すること。【解決手段】  一方のメモリバンクの読み出し動作のビジーサイクル期間中、そのメモリバンクのチップイネーブル信号ＸＣＥをデセーブルにすることで、そのメモリバンクにおける消費電力を抑制するとともに他方のメモリバンクに対する読み出しのためのコマンドサイクルを発行する。そして、前記一方のメモリバンクのビジーサイクル期間経過後のデータサイクル期間が、前記他方のメモリバンクに対する読み出し動作のビジーサイクル期間となるようにし、かつ、その他方のメモリバンクに対するチップイネーブル信号ＸＣＥをデセーブルにし、そのメモリバンクにおける消費電力を抑制しつつ、複数バンクに対し連続かつ高速な読み出しを行う。【選択図】      図４
2005222315.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリバンクに対し連続的にアクセスを行うための不揮発性メモリ制御方法であって、
前記複数のメモリバンクをそれぞれ独立にアクセス可能に構成し、
前記複数のメモリバンクのうちのいずれかのメモリバンクのアクセスタイムのビジーサイクル期間中に他のメモリバンクに対しアクセスのためのアクセス情報を発行し、
前記各メモリバンクの選択、非選択を制御する選択信号により、前記他のメモリバンクに対し前記アクセス情報が発行されるアクセス情報発行期間、前記他のメモリバンクを選択状態に制御し、
前記ビジーサイクル期間中にある前記メモリバンクに対しては、前記アクセス情報発行期間、非選択状態に制御し、
メモリバンクのアクセスタイムのビジーサイクル期間に他のメモリバンクに対し発行される前記アクセス情報と、前記メモリバンクおよび前記他のメモリバンクを制御する前記選択信号とをもとに複数のメモリバンクを連続的にアクセスする、
ことを特徴とする不揮発性メモリ制御方法。
【請求項２】
複数のメモリバンクに対し連続的にアクセスを行うための不揮発性メモリ制御装置であって、
それぞれ独立にアクセス可能に構成した前記メモリバンクに対しアクセスするためのアクセス情報を生成するアクセス情報生成手段と、
前記複数のメモリバンクのうちのいずれかのメモリバンクをアクセスしたときのビジーサイクル期間中に、他のメモリバンクへアクセスするための前記アクセス情報を前記他のメモリバンクへ発行させる切替手段と、
前記各メモリバンクの選択、非選択を制御する選択信号により、前記他のメモリバンクに対し前記アクセス情報が発行されるアクセス情報発行期間、前記他のメモリバンクを選択状態に制御し、前記ビジーサイクル期間中の前記メモリバンクに対しては、前記アクセス情報発行期間、非選択状態に制御するメモリバンク選択手段と、
を備えたことを特徴とする不揮発性メモリ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリのメモリアクセス制御方法および装置に関し、効率の良い高速アクセスを実現する不揮発性メモリ制御方法および装置に関する。
【背景技術】
【０００２】
従来、不揮発性メモリは通信機器分野などで記録保持媒体として使用されている。一方、近年の通信機器においては、メモリデータへのアクセス高速化の必要性が高まってきている。
図１は、不揮発性メモリ２００に対する情報の書き込み、および記憶情報の読み出しが可能な従来の不揮発性メモリ制御装置の構成を示すブロック図である。
この不揮発性メモリ制御装置１００は、複数のメモリバンク（バンク０、バンク１、バンク２、バンク３）を備えた不揮発性メモリ２００に対する情報の書き込み、および記憶情報の読み出しが可能であり、メモリ制御レジスタ部１０１、入出力データ制御部１０２、制御信号生成部１０３およびチップイネーブル制御部１０４を備えている。
メモリ制御レジスタ部１０１は、不揮発性メモリ２００の書き込み、読み出しを含む制御に必要な各種レジスタを備えている。
入出力データ制御部１０２は、不揮発性メモリ２００へ書き込むライトデータ、不揮発性メモリ２００から読み出したリードデータを含むこの不揮発性メモリ制御装置１００の入出力データを制御する。
制御信号生成部１０３は、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、書き込みイネーブル信号ＸＷＥ、読み出しイネーブル信号ＸＲＥ、ビジー信号ＸＢＳＹを含む各種制御信号を生成する。
チップイネーブル制御部１０４は、前記バンク０、バンク１、バンク２、バンク３に対するチップイネーブル信号ＸＣＥ０、ＸＣＥ１、ＸＣＥ２、ＸＣＥ３を制御する。
【０００３】
次に動作について説明する。
この不揮発性メモリ制御装置では、従来のページアクセスが適用され、このページアクセスによる１ページアクセスのみで書き込み、読み出しが行なわれており、図示していないＩ／Ｏ端子より不揮発性メモリ２００へコマンドを発行し、不揮発性メモリ２００のマッピングエリアにヒットしていれば、規定アクセスサイクルを待ち、その不揮発性メモリ２００に対し書き込み、または読み出しが可能になる。
【０００４】
図２は、不揮発性メモリ２００の記憶情報に対する従来の不揮発性メモリ制御装置の読み出し動作を示すタイミングチャートである。
このタイミングチャートに示すように、不揮発性メモリ２００に対し読み出し、または書き込みを行う際には一定時間のアクセスサイクルが必要となる。一般的な不揮発性メモリにおいてはそのアクセスサイクルは、コマンドサイクル→アドレスサイクル→ビジーサイクル→データサイクルとなる。
このように従来の不揮発性メモリ２００に対するアクセスでは、１回のリード、またはライトサイクルにおいて規定のアクセスタイムが必要となり、このアクセスタイムにはビジー待ち時間が含まれ、不揮発性メモリ２００に対する情報の書き込み、不揮発性メモリ２００に書き込まれている記憶情報の読み出しに要する時間は前記アクセスタイム、特にビジー待ち時間に左右される。
【０００５】
このような不揮発性メモリのアクセスタイムのビジー待ち時間を短縮し、効率的なアクセスを実現するものとして、それぞれ独立にメモリ動作可能な複数個のメモリバンクと、メモリバンクのメモリ動作を制御する制御部を有し、前記制御部が、一つのメモリバンクを指定した動作指示に応答するメモリ動作中であっても他のメモリバンクを指定した動作指示に応答し、メモリ動作を開始させるインタリーブ動作と、一つのメモリバンクを指定した動作指示に応答するメモリ動作の開始前に続けて他のメモリバンクを指定したメモリ動作の指示があるとき双方のメモリバンクのメモリ動作を並列に開始させる並列動作とを制御可能にしたものがある。すなわち、この従来の不揮発性メモリ制御装置では、例えばその書き込み動作は、一つのメモリバンクを指定した動作指示に応答するメモリ動作中であっても他のメモリバンクを指定した動作指示に応答し、メモリ動作を可能とする動作を意味し、インタリーブ書き込み動作に要する時間は最短で２Ｔ１+Ｔ２となるものである。この場合、Ｔ１は、バンク０およびバンク１に対するコマンド入力時間であり、また、Ｔ２は、バンク０およびバンク１の２つのメモリバンクの動作時間である。（例えば、特許文献１参照）。
【特許文献１】特開２００３−３６６８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
かかる従来の不揮発性メモリ制御装置では、以下の短所が付随している。すなわち、従来の不揮発性メモリに対するアクセスでは、１回のリード、またはライトサイクルにおいて規定のアクセスタイムが必要となり、情報の書き込み、記憶情報の読み出しに要する時間はアクセスタイム、特にビジー待ち時間に左右されるという課題があった。
また、従来の不揮発性メモリ制御装置では、２つのメモリバンクの動作を並列動作させることによりビジー状態の期間を短縮可能にするものであり、相応の回路構成が必要となる課題があった。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、低消費電力を実現しつつ、異なるメモリバンクに対するアクセスを連続的に行うことで、高速アクセスを実現する不揮発性メモリ制御方法および装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述の目的を達成するため、本発明にかかる不揮発性メモリ制御方法は、複数のメモリバンクに対し連続的にアクセスを行うための不揮発性メモリ制御方法であって、前記複数のメモリバンクをそれぞれ独立にアクセス可能に構成し、前記複数のメモリバンクのうちのいずれかのメモリバンクのアクセスタイムのビジーサイクル期間中に他のメモリバンクに対しアクセスのためのアクセス情報を発行し、前記各メモリバンクの選択、非選択を制御する選択信号により、前記他のメモリバンクに対し前記アクセス情報が発行されるアクセス情報発行期間、前記他のメモリバンクを選択状態に制御し、前記ビジーサイクル期間中にある前記メモリバンクに対しては、前記アクセス情報発行期間、非選択状態に制御し、メモリバンクのアクセスタイムのビジーサイクル期間に他のメモリバンクに対し発行される前記アクセス情報と、前記メモリバンクおよび前記他のメモリバンクを制御する前記選択信号とをもとに複数のメモリバンクを連続的にアクセスすることを特徴とする。
【０００９】
また、本発明にかかる不揮発性メモリ制御装置は、複数のメモリバンクに対し連続的にアクセスを行うための不揮発性メモリ制御装置であって、それぞれ独立にアクセス可能に構成した前記メモリバンクに対しアクセスするためのアクセス情報を生成するアクセス情報生成手段と、前記複数のメモリバンクのうちのいずれかのメモリバンクをアクセスしたときのビジーサイクル期間中に、他のメモリバンクへアクセスするための前記アクセス情報を前記他のメモリバンクへ発行させる切替手段と、前記各メモリバンクの選択、非選択を制御する選択信号により、前記他のメモリバンクに対し前記アクセス情報が発行されるアクセス情報発行期間、前記他のメモリバンクを選択状態に制御し、前記ビジーサイクル期間中の前記メモリバンクに対しては、前記アクセス情報発行期間、非選択状態に制御するメモリバンク選択手段とを備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、低消費電力を実現しつつ、複数のバンクへの連続かつ高速なアクセスが実現できる不揮発性メモリ制御方法および装置を提供できる効果がある。
【発明を実施するための最良の形態】
【００１１】
低消費電力を実現しつつ、異なるメモリバンクに対するアクセスを連続的に行うことで、高速アクセスを実現する不揮発性メモリ制御方法を提供するという目的を、複数のメモリバンクをそれぞれ独立にアクセス可能に構成し、前記複数のメモリバンクのうちのいずれかのメモリバンクのアクセスタイムのビジーサイクル期間中に他のメモリバンクに対しアクセスのためのアクセス情報を発行し、前記各メモリバンクの選択、非選択を制御する選択信号により、前記他のメモリバンクに対し前記アクセス情報が発行されるアクセス情報発行期間、前記他のメモリバンクを選択状態に制御し、前記ビジーサイクル期間中にある前記メモリバンクに対しては、前記アクセス情報発行期間、非選択状態に制御し、メモリバンクのアクセスタイムのビジーサイクル期間に他のメモリバンクに対し発行される前記アクセス情報と、前記メモリバンクおよび前記他のメモリバンクを制御する前記選択信号とをもとに複数のメモリバンクを連続的にアクセスすることで実現した。
【００１２】
また、低消費電力を実現しつつ、異なるメモリバンクに対するアクセスを連続的に行うことで、高速アクセスを実現する不揮発性メモリ制御装置を提供するという目的を、それぞれ独立にアクセス可能に構成したメモリバンクに対しアクセスするためのアクセス情報をアクセス情報生成手段により生成し、複数のメモリバンクのうちのいずれかのメモリバンクをアクセスしたときのビジーサイクル期間中に、他のメモリバンクへアクセスするための前記アクセス情報を切替手段により前記他のメモリバンクへ発行させ、前記各メモリバンクの選択、非選択を制御する選択信号により、メモリバンク選択手段が、前記他のメモリバンクに対し前記アクセス情報が発行されるアクセス情報発行期間、前記他のメモリバンクを選択状態に制御し、前記ビジーサイクル期間中の前記メモリバンクに対しては、前記アクセス情報発行期間、非選択状態に制御することで実現した。
【実施例１】
【００１３】
図３は、この実施例１の不揮発性メモリ制御方法が適用される不揮発性メモリ制御装置の構成を示すブロック図である。
この不揮発性メモリ制御装置１０は、複数のメモリバンク（バンク０、バンク１、バンク２、バンク３）を備えた不揮発性メモリ３０に対する記憶情報の消去、情報の書き込み、および記憶情報の読み出しが可能である。
そして、不揮発性メモリ３０は、メモリバンク（バンク０）２１とメモリバンク（バンク２）２２とが組にされ、Ｉ／Ｏデータ１と制御信号１とによりメモリ動作可能に構成されており、また、メモリバンク（バンク１）２３とメモリバンク（バンク３）２４とが組にされ、Ｉ／Ｏデータ２と制御信号２とによりメモリ動作可能に構成されている。
すなわち、不揮発性メモリ３０は、メモリバンク（バンク０）２１とメモリバンク（バンク２）２２との組がＩ／Ｏデータ１と制御信号１とにより、またメモリバンク（バンク１）２３とメモリバンク（バンク３）２４との組がＩ／Ｏデータ２と制御信号２とによりそれぞれ独立してアクセス可能に構成されている。
【００１４】
また、この不揮発性メモリ制御装置１０は、メモリ制御レジスタ部１、入出力データ制御部２、制御信号生成部（アクセス情報生成手段）３、チップイネーブル制御部（メモリバンク選択手段）４および切替手段５を備えている。
メモリ制御レジスタ部１は、不揮発性メモリ３０の消去、書き込み、読み出しを含む制御に必要な各種レジスタを備えている。
入出力データ制御部２は、不揮発性メモリ３０へ書き込むライトデータ、不揮発性メモリ３０から読み出したリードデータを含む、この不揮発性メモリ制御装置１０と外部との間のデータの入出力を制御する。
制御信号生成部３は、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、書き込みイネーブル信号ＸＷＥ、読み出しイネーブル信号ＸＲＥ、ビジー信号ＸＢＳＹを含む制御信号１および制御信号２を生成する。
【００１５】
チップイネーブル制御部４は、前記バンク０、バンク１、バンク２、バンク３に対するチップイネーブル信号ＸＣＥ０、ＸＣＥ１、ＸＣＥ２、ＸＣＥ３を制御する。
切替手段５は、前記各メモリバンクに対するＩ／Ｏデータおよび制御信号と、それらＩ／Ｏデータおよび制御信号を前記各メモリバンクへ発行するタイミングを切り替えるものである。この切替手段５によるＩ／Ｏデータ、制御信号を前記各メモリバンクへ発行するタイミングの切り替えは、後述する図４のタイミングチャートに示されている。
【００１６】
Ｉ／Ｏデータ１およびＩ／Ｏデータ２には、共にファイルデータや画像データなどの記録データ、さらに、これら記録データを管理するためのデータ、その他のプログラムデータなども含まれる。また、Ｉ／Ｏデータ１は制御信号１との組み合わせにより、Ｉ／Ｏデータ２は制御信号２との組み合わせにより、情報の書き込み、記憶情報の読み出し、記憶情報の消去などのコマンド、アドレスとして用いられる。
【００１７】
次に動作について説明する。
図４は、この不揮発性メモリ制御装置による不揮発性メモリ３０に対する記憶情報の読み出し動作を示すタイミングチャートである。
この実施例１の不揮発性メモリ制御装置では、例えば不揮発性メモリ３０に対し異なるメモリバンクの記憶情報の読み出しを行う場合、従来では図２のタイミングチャートに示したようにコマンドサイクル→アドレスサイクル→ビジーサイクル→データサイクルとなるアクセスサイクルを必要としたのに対し、図３に示す構成にし、前記異なるメモリバンクのそれぞれに対する制御信号を複数組持つようにすることで、ビジーサイクル中にチップイネーブル信号を一度デセーブルし、異なるバンクへのコマンドサイクルを発行させ、連続的に複数バンクアクセスさせることで、不揮発性メモリ３０に対する高速アクセスと低消費電力アクセスとを実現する。
【００１８】
図４のコマンドラッチイネーブル信号ＣＬＥ１、アドレスラッチイネーブル信号ＡＬＥ１、書き込みイネーブル信号ＸＷＥ１、読み出しイネーブル信号ＸＲＥ１、ビジー信号ＸＢＳＹ１は、メモリバンク（バンク０）２１とメモリバンク（バンク２）２２の組のメモリ動作を制御するための制御信号１、コマンドラッチイネーブル信号ＣＬＥ２、アドレスラッチイネーブル信号ＡＬＥ２、書き込みイネーブル信号ＸＷＥ２、読み出しイネーブル信号ＸＲＥ２、ビジー信号ＸＢＳＹ２は、メモリバンク（バンク１）２３とメモリバンク（バンク３）２４の組のメモリ動作を制御するための制御信号２である。
また、チップイネーブル信号ＸＣＥ−（１）はメモリバンク（バンク０）２１とメモリバンク（バンク２）２２の組に対するチップイネーブル信号、チップイネーブル信号ＸＣＥ−（２）はメモリバンク（バンク１）２３とメモリバンク（バンク３）２４の組に対するチップイネーブル信号である。
【００１９】
図４の上側のタイミングチャートは、図３に示すメモリバンク（バンク０）２１とメモリバンク（バンク２）２２の組に対する記憶情報の読み出し動作を示し、また下側のタイミングチャートは、メモリバンク（バンク１）２３とメモリバンク（バンク３）２４の組
に対する記憶情報の読み出し動作を示している。図４のタイミングチャートに示すように、メモリバンク（バンク０）２１とメモリバンク（バンク２）２２の組に対する記憶情報の読み出し動作のビジーサイクル期間（または、制御信号２が発行されている期間）、チップイネーブル信号ＸＣＥ−（１）をデセーブルにする一方、メモリバンク（バンク１）２３とメモリバンク（バンク３）２４の組に対する記憶情報の読み出しのための制御信号２を発行する。そして、この制御信号２が発行されている期間、チップイネーブル信号ＸＣＥ−（２）をエネーブルにする。
メモリバンク（バンク０）２１とメモリバンク（バンク２）２２の組に対する読み出し動作では、そのビジーサイクル期間経過後に続くデータサイクルにおいてリードデータがＩ／Ｏデータ１として出力される。
そして、このＩ／Ｏデータ１が出力されるデータサイクル期間は、メモリバンク（バンク１）２３とメモリバンク（バンク３）２４の組に対する読み出し動作のビジーサイクル期間となっている。
また、このビジーサイクル期間中、メモリバンク（バンク１）２３とメモリバンク（バンク３）２４の組に対するチップイネーブル信号ＸＣＥ−（２）はデセーブルにし、メモリバンク（バンク１）２３とメモリバンク（バンク３）２４における消費電力を抑制する。メモリバンク（バンク１）２３とメモリバンク（バンク３）２４の組に対する読み出し動作では、そのビジーサイクル期間経過後に続くデータサイクルにおいてリードデータがＩ／Ｏデータ２として出力される。
【００２０】
このように、記憶情報の読み出し動作においては、一方のメモリバンクの読み出し動作のビジーサイクル期間中、そのメモリバンクのチップイネーブル信号ＸＣＥをデセーブルにすることで、そのメモリバンクにおける消費電力を抑制するとともに他方のメモリバンクに対する読み出しのための制御信号を発行する。
そして、前記一方のメモリバンクのビジーサイクル期間経過後のデータサイクル期間が、前記他方のメモリバンクに対する読み出し動作のビジーサイクル期間となるようにし、かつ、その他方のメモリバンクに対するチップイネーブル信号ＸＣＥをデセーブルにし、そのメモリバンクにおける消費電力を抑制する。
【００２１】
なお、以上の説明は、２バンク構成、かつ記憶情報の読み出しを行う場合を例に説明したが、情報の書き込みにおいては、アクセスサイクルがコマンドサイクル→アドレスサイクル→データサイクル→ビジーサイクルとなるが、記憶情報の読み出しと同様の連続したアクセスを行うことで低消費電力を実現しつつ、高速なアクセスが実現する。
また、ビジーサイクル期間中に次に使用するバンクのコマンドサイクルを順次、発行することで、ページに対する記憶情報の読み出し、情報の書き込みを連続的に行い高速化できる。
【００２２】
また、メモリバンク（バンク０）２１とメモリバンク（バンク２）２２の組に対するアクセスと、メモリバンク（バンク１）２３とメモリバンク（バンク３）２４の組に対する
アクセスとを連続的に行うインタリーブアクセスを行うか否かを、ファームウェーアからの内蔵レジスタ制御で行うことが出来る。
【００２３】
以上のように、この実施例１によれば、図２のタイミングチャートと比較しても明らかなように、不揮発性メモリ２００の複数のメモリバンクに対するアクセス時間を短縮できる不揮発性メモリ制御方法および装置を提供できる効果がある。
また、１つのバンクのアクセスタイムのビジーサイクル期間中に他のバンクへのアクセスコマンドを発行することが出来るため、低消費電力を実現しつつ複数のバンクへの連続かつ高速なアクセスが可能になる不揮発性メモリ制御方法および装置を提供できる効果がある。
【図面の簡単な説明】
【００２４】
【図１】従来の不揮発性メモリ制御装置の構成を示すブロック図である。
【図２】従来の不揮発性メモリ制御装置の読み出し動作を示すタイミングチャートである。
【図３】本発明の実施例１の不揮発性メモリ制御方法が適用される不揮発性メモリ制御装置の構成を示すブロック図である。
【図４】本発明の実施例１の不揮発性メモリ制御装置による不揮発性メモリに対する記憶情報の読み出し動作を示すタイミングチャートである。
【符号の説明】
【００２５】
３……制御信号生成部（アクセス情報生成手段）、４……チップイネーブル制御部（メモリバンク選択手段）、５……切替手段、１０……メモリ制御装置、２１，２２，２３，２４……メモリバンク、３０……不揮発性メモリ。
【図１】
2005222315.tif 000003
【図２】
2005222315.tif 000004
【図３】
2005222315.tif 000005
【図４】
2005222315.tif 000006