(57)【要約】【課題】  光電変換膜積層型固体撮像素子の共通電極膜へ均一なバイアス電位を印加する配線を容易に製造可能とする。【解決手段】  共通電極膜１１ｒ，１１ｇ，１１ｂと画素対応の画素電極膜８ｒ，８ｇ，８ｂとによって挟まれた光電変換膜１０ｒ，１０ｇ，１０ｂが絶縁層１２，１３を介して半導体基板１の上に複数層積層される光電変換膜積層型固体撮像素子１００において、光電変換膜積層型固体撮像素子の周辺部にて共通電極膜１１ｒ，１１ｇ，１１ｂを前記周辺部に沿うフラット状の配線５１ｒ，５１ｇ，５１ｂにより半導体基板１に形成されている配線用高濃度不純物領域５２ｒ，５２ｇ，５２ｂに接続する。【選択図】  図２
2005353626.tif 000002
【特許請求の範囲】
【請求項１】
共通電極膜と画素対応の画素電極膜とによって挟まれた光電変換膜が絶縁層を介して半導体基板の上に複数層積層される光電変換膜積層型固体撮像素子において、該光電変換膜積層型固体撮像素子の周辺部にて前記共通電極膜を前記周辺部に沿うフラット状の配線により前記半導体基板に形成されている配線用高濃度不純物領域に接続したことを特徴とする光電変換膜積層型固体撮像素子。
【請求項２】
赤色検出用，緑色検出用，青色検出用の３つ光電変換膜を検出波長の短い順に上から順に備え、３つの光電変換膜のうち２つの光電変換膜に設ける前記共通電極膜を共用したことを特徴とする請求項１に記載の光電変換膜積層型固体撮像素子。
【請求項３】
赤色検出用，緑色検出用，青色検出用，エメラルド色検出用の４つの光電変換膜を検出波長の短い順に上から備え、４つの光電変換膜のうちの隣接する２つの光電変換膜に設ける前記共通電極膜を共用したことを特徴とする請求項１に記載の光電変換膜積層型固体撮像素子。
【請求項４】
前記光電変換膜の材料として無機材料を用いたことを特徴とする請求項１乃至請求項３のいずれかに記載の光電変換膜積層型固体撮像素子。
【請求項５】
前記光電変換膜の材料として有機材料を用いたことを特徴とする請求項１乃至請求項３のいずれかに記載の光電変換膜積層型固体撮像素子。
【請求項６】
請求項１乃至請求項５のいずれかに記載の光電変換膜積層型固体撮像素子の製造方法において、前記画素電極膜及び前記光電変換膜を積層し前記共通電極膜を積層する前または前記共通電極膜を積層した後に、前記周辺部において前記フラット状の配線を蒸着して前記共通電極膜を前記配線用高濃度不純物領域に接続することを特徴とする光電変換膜積層型固体撮像素子の製造方法。
【請求項７】
前記フラット状の配線の蒸着によって前記共通電極膜上または前記光電変換膜上に前記配線材料が盛り上がって形成された場合には、該盛り上がり部分をポリッシングして平坦化することを特徴とする請求項６に記載の光電変換膜積層型固体撮像素子の製造方法。
【請求項８】
前記共通電極膜が複数存在し各共通電極膜に接続される前記フラット状の配線を複数重ねて設ける場合には各フラット状の配線間に絶縁材を形成して電気的に分離することを特徴とする請求項６または請求項７に記載の光電変換膜積層型固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号読出回路が表面に形成された半導体基板の上に光電変換膜を積層して構成される光電変換膜積層型固体撮像素子及びその製造方法に関する。
【背景技術】
【０００２】
光電変換膜積層型固体撮像素子の原型的な素子として、例えば下記特許文献１記載のものがある。この固体撮像素子は、半導体基板の上に感光層を３層積層し、各感光層で検出された赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の夫々の電気信号を、半導体基板表面に形成されているＭＯＳ回路で読み出すという構成になっている。
【０００３】
斯かる構成の固体撮像素子が過去に提案されたが、その後、半導体基板表面部に多数の受光部（フォトダイオード）を集積すると共に各受光部上に赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の各色カラーフィルタを積層したＣＣＤ型イメージセンサやＣＭＯＳ型イメージセンサが著しく進歩し、現在では、数百万もの受光部（画素）を１チップ上に集積したイメージセンサがデジタルスチルカメラに搭載される様になっている。
【０００４】
しかしながら、ＣＣＤ型イメージセンサやＣＭＯＳ型イメージセンサは、その技術進歩が限界近くまで進み、１つの受光部の開口の大きさが２μｍ程度と、入射光の波長オーダに近づいており、製造歩留まりが悪いという問題に直面している。
【０００５】
また、微細化された１つの受光部に蓄積される光電荷量の上限は、電子３０００個程度と少なく、これで２５６階調を奇麗に表現するのが困難にもなってきている。このため、画質や感度の点で今以上のイメージセンサをＣＣＤ型やＣＭＯＳ型で期待するのは困難になっている。
【０００６】
そこで、これらの問題を解決する固体撮像素子として、特許文献１で提案された固体撮像素子の構造が見直されるようになり、特許文献２や特許文献３に記載されているイメージセンサが新たに提案される様になってきている。その他にも、特許文献４，５に記載されたものもある。
【０００７】
特許文献２に記載されたイメージセンサは、シリコンの超微粒子を媒質内に分散して光電変換層とし、超微粒子の粒径を変えた複数の光電変換層を半導体基板の上に３層積層し、夫々の光電変換層で、赤色，緑色，青色の夫々の受光量に応じた電気信号を発生させる様になっている。
【０００８】
特許文献３に記載されたイメージセンサも同様であり、粒径の異なるナノシリコン層を半導体基板の上に３層積層し、夫々のナノシリコン層で検出された赤色，緑色，青色の各電気信号を、半導体基板の表面部に形成されている蓄積ダイオードに読み出すようになっている。
【０００９】
図２６は、この従来の光電変換膜積層型固体撮像素子の２画素分の断面模式図である。  図２６において、ｎ型シリコン基板に形成されたＰウェル層１の表面部には、赤色信号電荷蓄積用の高濃度不純物領域２ｒと、赤色信号読出用のＭＯＳ回路３ｒと、緑色信号電荷蓄積用の高濃度不純物領域２ｇと、緑色信号読出用のＭＯＳ回路３ｇと、青色信号電荷蓄積用の高濃度不純物領域２ｂと、青色信号読出用のＭＯＳ回路３ｂとが形成されている。尚、ｒ，ｇ，ｂの添え字は、以下も同様であるが、夫々、３原色の赤色（Ｒ），緑色（Ｇ），青色（Ｂ）に対応する。
【００１０】
各ＭＯＳ回路３ｒ，３ｇ，３ｂは、半導体基板表面に形成されたソース用，ドレイン用の不純物領域と、ゲート絶縁膜４を介して形成されたゲート電極とから成る。これらのゲート絶縁膜４及びゲート電極の上部には絶縁膜５が積層されて平坦化され、その上に、遮光膜６が積層される。遮光膜６は、多くの場合、金属薄膜で形成されるため、更にその上に絶縁膜７を形成する。
【００１１】
上述した色信号電荷蓄積用の高濃度不純物領域２ｒ，２ｇ，２ｂに蓄積された信号電荷量に応じた信号は、ＭＯＳ回路３ｒ，３ｇ，３ｂによって外部に読み出される。
【００１２】
図２６に示す絶縁膜７の上に、画素毎に区分けされた画素電極膜８ｒが形成される。各画素毎の画素電極膜８ｒは、夫々各画素用の赤色信号電荷蓄積用高濃度不純物領域２ｒに柱状電極９ｒによって導通される。この柱状電極９ｒは、画素電極膜８ｒ及び高濃度不純物領域２ｒ以外とは電気的に絶縁される。
【００１３】
各画素電極膜８ｒの上部には、赤色検出用の光電変換膜１０ｒが形成され、更にその上部に透明の共通電極膜１１ｒが形成される。これらの光電変換膜１０ｒ及び共通電極膜１１ｒは、画素毎に区分して設ける必要はなく、半導体基板上の全面に夫々一枚構成で形成される。
【００１４】
同様に、共通電極膜１１ｒの上部には例えばＳｉＯ２等の透明の絶縁膜１２が形成され、その上部に、各画素毎に区分けされた透明の画素電極膜８ｇが形成される。各画素毎の画素電極膜８ｇと対応する各画素毎の緑色信号電荷蓄積用高濃度不純物領域２ｇとは柱状電極９ｇによって導通される。この柱状電極９ｇは、画素電極膜８ｇ及び高濃度不純物領域２ｇ以外とは電気的に絶縁される。各画素電極膜８ｇの上部には緑色検出用の光電変換膜１０ｇが光電変換膜１０ｒと同様に一枚構成で形成され、その上部に、透明の共通電極膜１１ｇが形成される。
【００１５】
共通電極膜１１ｇの上部には透明の絶縁膜１３が形成され、その上部に、各画素毎に区分けされた画素電極膜８ｂが形成される。各画素毎の画素電極膜８ｂは、対応する各画素毎の青色信号電荷蓄積用高濃度不純物領域２ｂに柱状電極９ｂによって導通される。この柱状電極９ｂは、画素電極膜８ｂ及び高濃度不純物領域２ｂ以外とは電気的に絶縁される。画素電極膜８ｂの上部には青色検出用の光電変換膜１０ｂが形成され、その上部に、透明の共通電極膜１１ｂが形成され、最上層には透明の保護膜１４が形成される。
【００１６】
入射光がこの固体撮像素子に入射すると、青色光，緑色光，赤色光の各入射光量に応じた光電荷が各光電変換膜１０ｂ，１０ｇ，１０ｒにおいて励起され、共通電極膜１１ｂ，１１ｇ，１１ｒと画素電極膜８ｂ，８ｇ，８ｒとの間に電圧が印加されることで、夫々の光電荷が高濃度不純物領域２ｂ，２ｇ，２ｒに流れ、ＭＯＳ回路３ｂ，３ｇ，３ｒによって外部に青色信号，緑色信号，赤色信号として読み出される。
【００１７】
尚、図２６に示す光電変換膜積層型固体撮像素子は、信号読出回路をＭＯＳ回路で構成しているが、ＣＣＤ型イメージセンサと同様に、電荷結合素子による垂直転送路，水平転送路で信号読出回路を構成する場合もある。
【００１８】
【特許文献１】特開昭５８―１０３１６５号公報
【特許文献２】特許第３４０５０９９号公報
【特許文献３】特開２００２―８３９４６号公報
【特許文献４】特表２００３―５０２１２０号公報
【特許文献５】特表２００３―５０２８４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
光電変換膜積層型固体撮像素子を製造する場合、半導体基板側の信号読出回路の製造は、従来のＣＣＤ型やＣＭＯＳ型のイメージセンサと同じであり、半導体装置の製造技術をそのまま利用することができる。また、半導体基板の上に積層する光電変換膜１０ｒ，１０ｇ，１０ｂや光電変換膜を挟む電極膜１１ｒ，１１ｇ，１１ｂ，８ｒ，８ｇ，８ｂ及び絶縁膜７，１２，１３も、印刷技術を用いた成膜方法やスプレー法、真空蒸着法，スパッタ法，ＣＶＤ法等を利用することで容易に製造することができる。
【００２０】
しかし、光電変換膜積層型固体撮像素子の本体部分を製造しても、本体部分に接続する配線の製造を安価且つ確実に行う必要が生じる。光電変換膜積層型固体撮像素子は、半導体ウェハ上に集積回路技術を用いて各光電変換膜積層型固体撮像素子毎の信号読出回路を形成し、その上に、画素毎の柱状電極９ｒ，９ｇ，９ｂを信号読出回路に接続しながら各光電変換膜１０ｒ，１０ｇ，１０ｂ，電極膜１１ｒ，１１ｇ，１１ｂ，８ｒ，８ｇ，８ｂ，絶縁膜７，１２，１３を積層していくことになる。
【００２１】
このうち、共通電極膜１１ｒ，１１ｇ，１１ｂには、画素位置にかかわらず均一なバイアス電位Ｖｂを印加する必要があるため、バイアス電位を共通電極膜に印加する配線の形状や設ける場所、設ける工程などを工夫する必要がある。
【００２２】
本発明の目的は、共通電極膜に均一なバイアス電位を印加する配線を安価且つ確実に製造することができる光電変換膜積層型固体撮像素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２３】
本発明の光電変換膜積層型固体撮像素子は、共通電極膜と画素対応の画素電極膜とによって挟まれた光電変換膜が絶縁層を介して半導体基板の上に複数層積層される光電変換膜積層型固体撮像素子において、該光電変換膜積層型固体撮像素子の周辺部にて前記共通電極膜を前記周辺部に沿うフラット状の配線により前記半導体基板に形成されている配線用高濃度不純物領域に接続したことを特徴とする。
【００２４】
この構成により、共通電極膜に印加するバイアス電位を所定電位に均一にすることが可能となる。
【００２５】
本発明の光電変換膜積層型固体撮像素子は、赤色検出用，緑色検出用，青色検出用の３つ光電変換膜を検出波長の短い順に上から順に備え、３つの光電変換膜のうち２つの光電変換膜に設ける前記共通電極膜を共用したことを特徴とする。
【００２６】
この構成により、３原色の色信号を検出することが可能になると共に共通電極膜数を低減でき、これにより共通電極膜への配線数も減らすことが可能となる。
【００２７】
本発明の光電変換膜積層型固体撮像素子は、赤色検出用，緑色検出用，青色検出用，エメラルド色検出用の４つの光電変換膜を検出波長の短い順に上から備え、４つの光電変換膜のうちの隣接する２つの光電変換膜に設ける前記共通電極膜を共用したことを特徴とする。
【００２８】
この構成により、人間の視感度に応じた色信号を検出することが可能になると共に共通電極膜数を低減でき、これにより共通電極膜への配線数も減らすことが可能となる。
【００２９】
本発明の光電変換膜積層型固体撮像素子は、前記光電変換膜の材料として無機材料を用いたことを特徴とし、あるいは、前記光電変換膜の材料として有機材料を用いたことを特徴とする。
【００３０】
本発明の光電変換膜積層型固体撮像素子の構造は、光電変換膜の材料に依存せず、どのような材料でも使用可能である。
【００３１】
本発明の光電変換膜積層型固体撮像素子の製造方法は、上記の光電変換膜積層型固体撮像素子において、前記画素電極膜及び前記光電変換膜を積層し前記共通電極膜を積層する前または前記共通電極膜を積層した後に、前記周辺部において前記フラット状の配線を蒸着して前記共通電極膜を前記配線用高濃度不純物領域に接続することを特徴とする。
【００３２】
この構成により、フラット状の配線を蒸着によって形成するため、製造が容易で安価に形成可能となる。
【００３３】
本発明の光電変換膜積層型固体撮像素子の製造方法は、前記フラット状の配線の蒸着によって前記共通電極膜上または前記光電変換膜上に前記配線材料が盛り上がって形成された場合には、該盛り上がり部分をポリッシングして平坦化することを特徴とする。
【００３４】
この構成により、不要部分をポリッシングで除去するため、製造が容易且つ安価となる。
【００３５】
本発明の光電変換膜積層型固体撮像素子の製造方法は、前記共通電極膜が複数存在し各共通電極膜に接続される前記フラット状の配線を複数重ねて設ける場合には各フラット状の配線間に絶縁材を形成して電気的に分離することを特徴とする。
【００３６】
この構成により、個々の共通電極膜のバイアス電位を夫々制御可能となる。尚、複数の共通電極膜を同一バイアス電位にする場合には、各フラット状配線を同一の配線用高濃度不純物領域に接続する構成でもよく、各フラット状配線を電気的に絶縁する必要はない。
【発明の効果】
【００３７】
本発明によれば、光電変換膜積層型固体撮像素子の共通電極膜に均一なバイアス電位を印加する配線を容易且つ確実に製造することが可能となる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の一実施形態について、図面を参照して説明する。
【００３９】
図１は、本発明の一実施形態に係る光電変換膜積層型固体撮像素子の平面模式図であり、図２は、図１のII―II線断面模式図である。光電変換膜積層型固体撮像素子１００は、本体部１００―１と、本体部１００―１の左側に沿って設けられた共通電極膜配線部１００―２と、本体部１００―１の右側に沿って設けられた行選択走査部１００―３と、本体部１００―１の下辺側に設けられた画像信号出力部１００―４とを備える。行選択走査部１００―３と画像信号出力部１００―４とは、ＣＭＯＳ型イメージセンサに設けられるものと同じである。
【００４０】
本体部１００―１には多数の画素１０１がアレイ状に配列形成されており、その積層構造は、図２６に示す構造と同一であるため、同一部材には同一符号を付してその説明は省略する。
【００４１】
共通電極膜配線部１００―２には、本体部１００―１の３枚の共通電極膜１１ｒ，１１ｇ，１１ｂに夫々接続される配線５１ｒ，５１ｂ，５１ｂが設けられる。各配線５１ｒ，５１ｇ，５１ｂは、本体部１００―１と同一幅に設けられるため、フラット状（布状）となっている。そして、半導体基板の表面部には、各配線５１ｒ，５１ｇ，５１ｂとオーミックコンタクトされる配線用高濃度不純物領域５２ｒ，５２ｇ，５２ｂが設けられ、各配線５１ｒ，５１ｇ，５１ｂの周りはＳｉＯ２等の絶縁物５３で埋められる。
【００４２】
図３は、本発明の別実施形態に係る光電変換膜積層型固体撮像素子１１０の断面模式図である。本実施形態の構成は、図２に示す構成と殆ど同じであり、同一部材には同一符号を付してその説明は省略する。
【００４３】
本実施形態では、青色光電変換膜１０ｂの下側、この例では、緑色用の共通電極膜１１ｇの上に、イエロ（Ｙｅ）色のカラーフィルタ１５を積層し、緑色光電変換膜１０ｇの下側、この例では、赤色用の共通電極膜１１ｒの上に、赤色（Ｒ）カラーフィルタ１６を積層し、図２に示す遮光膜６の代わりにＩＲ（赤外線）カットフィルタを積層し、最上層１４の代わりに、あるいは最上層１４と図示しないレンズとの間に、紫外線カットフィルタを積層した点が異なる。
【００４４】
入射光中に含まれる紫外線が青色光電変換膜１０ｂに入射すると、紫外線量に応じた光電荷が青色光電変換膜１０ｂで発生し、青色光の光量に応じた光電荷が増量してしまう虞がある。そこで、本実施形態では、紫外線カットフィルタを設ける。
【００４５】
イエロカラーフィルタ１５は、３原色のうち、緑色（Ｇ）と赤色（Ｒ）を透過し、青色（Ｂ）の透過を遮断するカラーフィルタである。入射光のうち青色光の殆どは青色光電変換膜１０ｂによって吸収され光電変換されるが、緑色に近い青色部分が透過してしまう虞がある。また、製造上、青色光電変換膜１０ｂの膜厚を十分にとれない場合にも青色光の一部が透過してしまう虞がある。
【００４６】
青色光電変換膜１０ｂを透過した青色光は、緑色光電変換膜１０ｇで光電変換される虞があるため、色分離を劣化させる原因となる。そこで、本実施形態では、青色光電変換膜１０ｂの下層にイエロカラーフィルタ１５を挿入することで青色光の緑色光電変換膜１０ｇへの入射を阻止し、青色と緑色との色分離を良好にしている。イエロカラーフィルタ１５に入射する青色光の光量は少ないため、カラーフィルタを使うことによる光利用効率の低下は小さい。
【００４７】
赤色カラーフィルタ１６は、赤色光を透過し、緑色光の透過を遮断する。この赤色カラーフィルタ１６を設ける理由はイエロカラーフィルタ１５を設ける理由と同じであり、緑色光電変換膜１０ｇを透過する虞のある赤に近い緑色を遮断して緑色と赤色の色分離を良好にするためである。
【００４８】
ＩＲカットフィルタ１７は、半導体基板中に赤外線が入射しない様にするために設ける。シリコン半導体に形成した信号読出回路には部分的にＰＮ接合が形成され、ここに赤外線が入射すると光電荷が発生し、これがノイズ成分となってしまう。これを阻止するために、ＩＲカットフィルタ１７を設ける。
【００４９】
図２の遮光膜６であっても、赤外線の半導体基板側への入射を阻止できるが、遮光膜６は金属膜を使用することが多く、遮光膜６で反射した赤外線が再び赤色光電変換膜１０ｒに入射して赤色の光電荷量を増量させてしまう虞がある。そこで、本実施形態では、ＩＲカットフィルタ１７を用い、ＩＲカットフィルタ１７で赤外線を吸収してしまう構成にする。尚、ＩＲカットフィルタを設ける場所は、この実施形態の様に半導体基板表面直近でなくても、光路中のどこでもよい。
【００５０】
図４は、本発明の更に別実施形態に係る光電変換膜積層型固体撮像素子１１１の断面模式図である。基本構成は図２，図３の光電変換膜積層型固体撮像素子１００，１１０と同じであり、同一部材に同一符号を付けてその説明は省略する。
【００５１】
本実施形態は、赤色光電変換膜１０ｒに設ける共通電極膜と、緑色光電変換膜１０ｇに設ける共通電極膜と共用して共通電極膜１１ｒｇとし、更に、共通電極膜１１ｒｇを共用した関係で、緑色光電変換膜１０ｇの上側に緑色用の画素電極膜８ｇを設けた点が異なる。
【００５２】
これにより、共通電極膜が全体として２枚で済み、図４の左側に示す様に、共通電極膜１１ｒに接続する配線５２ｂと、共通電極膜１１ｒｇに接続する配線５２ｒｇの２つの配線でバイアス電位を印加できるという利点がある。
【００５３】
図５は、本発明の更に別実施形態に係る光電変換膜積層型固体撮像素子１１２の断面模式図である。図２，図３，図４に示した実施形態は、赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の３原色を検出する光電変換膜積層型固体撮像素子の例であるが、本実施形態の光電変換膜積層型固体撮像素子１１２では、４色を検出できる構成にしている。
【００５４】
即ち、本実施形態では、図４の構成に対し、緑色（Ｇ）と青色（Ｂ）の中間色（Ｅ：エメラルド色）を検出する光電変換膜１０ｅを積層している点が異なる。また、エメラルド色光電変換膜１０ｅと青色光電変換膜１０ｂとで共通電極膜１１ｅｂを共用している関係で、４色を検出する構成にも関わらず、２枚の共通電極膜で済み、図５の左側に示す様に、共通電極膜１１ｅｂに接続する配線５１ｅｂと、共通電極膜ｒｇに接続する配線５１ｒｇの２つで済むという利点がある。
【００５５】
本実施形態では、エメラルド色光電変換膜１０ｅに設ける画素画素電極膜８ｅに、柱状電極９ｅを立設し、この柱状電極９ｅを接続する色信号電荷を蓄積する高濃度不純物領域２ｅと、信号読出用のＭＯＳ回路３ｅとを設けている。その他の構成部材は図４の光電変換膜積層型固体撮像素子１１１と同じであるので、同一部材には同一符号を付してその説明を省略する。
【００５６】
例えば、波長４８０〜５２０ｎｍのエメラルド（Ｅ）色を検出する利点は、人間の視感度に応じて赤色を補正するためである。人間の視感度は、図６にα，β，γとして示す様に、緑色（Ｇ），赤色（Ｒ），青色（Ｂ）で負の感度を持っている。このため、固体撮像素子でＲ，Ｇ，Ｂの正の感度のみ検出して色再現を行っても、人間の見た画像を再現することはできない。そこで、負感度の一番大きいβすなわち赤の負感度を光電変換膜１０ｒによって検出し、光電変換膜１０ｒで検出した赤の感度から、この負感度分を差し引くことで、人間の赤色に対する感度を再現することができる。
【００５７】
尚、上述した各実施形態において、透明な電極膜の材料としては、酸化錫（ＳｎＯ２）、酸化チタン（ＴｉＯ２）、酸化インジウム（ＩｎＯ２）、酸化インジウム−錫（ＩＴＯ）薄膜を用いるが、これに限るものではない。例えば、高濃度不純物を注入したポリシリコンを柱状電極や電極膜材料としてもよい。電極膜の形成方法としては、レーザアブレーション法やスパッタ法など、従来の成膜技術を使用して製造する。
【００５８】
また、光電変換膜１０ｒ，１０ｇ，１０ｂ，１０ｅの積層方法は特に限定するものではなく、スパッタ法やレーザアブレーション法，印刷技術，スプレー法等で積層する。材料としては、無機材料でも有機材料でよく、無機材料の場合は、例えば、ＧａＡｌＡｓ，Ｓｉ，ＩｎＧａＡｌＰ，ＧａＰＡｓ，ＩｎＡｌＰを用いることができる。また、有機材料の場合には、例えば、ＺｎＰｃ（亜鉛フタロシアニン）／Ａｌｑ３（キノリノールアルミ錯体），Ｒ６Ｇ／ＰＭＰＳ（rhodamine 6G (R6G)-doped polymethylphenylsilane），Ｃ６／ＰＨＰＰＳ（coumarin 6 (C6)-doped poly(m-hexoxyphenyl)phenylsilane）等を用いることができる。
【００５９】
次に、図７〜図１４を使い、図４に示す光電変換膜積層型固体撮像素子１１１における共通電極膜の配線５１ｒｇ及び配線５１ｂの製造方法を説明する。尚、図２，図３，図５の光電変換膜積層型固体撮像素子１００，１１０，１１２における共通電極膜の配線の製造方法も同様である。
【００６０】
図７に示す様に、光電変換膜積層型固体撮像素子１１１の画素部分が形成された本体部分１１１―１の赤色光電変換膜１０ｒまでの積層を行う。この積層方法は特に限定されるものではないが、本体部分以外の、高濃度不純物領域５２ｂ，５２ｒｇが形成された領域をマスクして行うのが良い。
【００６１】
赤色光電変換膜１０ｒまでの積層が終了した後は、高濃度不純物領域５２ｒｇの表面をエッチングにより綺麗にし、その上に、図７に示す様に、マスク穴を通して金属たとえばアルミニウムによる配線５１ｒｇを蒸着によって高く形成する。そして、図８に示す様に、配線５１ｒｇをエッチングによって所定厚に削り、その後、低温ＣＶＤ等によって、配線５１ｒｇと本体部分１１１―１の側面との間の空間をＳｉＯ２等の絶縁材５３で埋める。
【００６２】
次に、図９に示す様に、配線５１ｒｇ及び絶縁材５３の頭頂部分をポリッシングしてこれらの高さを赤色光電変換膜１０ｒの高さに合わせ、図１０に示す様に、共通電極膜１１ｒｇを積層する。これにより、高濃度不純物領域５２ｒｇと共通電極膜１１ｒｇとがフラット状の配線５１ｒｇによって電気的に接続される。
【００６３】
次に、本体部分１１１―１の青色光電変換膜１０ｂまでの積層を行い、また、高濃度不純物領域５２ｂの表面をエッチングにより綺麗にする。そして、図１１に示す様に、高濃度不純物領域５２ｂの上にマスク穴を通してアルミニウムによる配線５１ｂを蒸着して高く形成する。次に、図１２に示す様に、配線５１ｂをエッチングによって所定厚に削った後、低温ＣＶＤ等によって、配線５１ｂと本体部分１１１―１の側面との間の空間をＳｉＯ２等の絶縁材５３で埋める。
【００６４】
次に、図１３に示す様に、配線５１ｂ及び絶縁材５３の頭頂部分をポリッシングしてこれらの高さを青色光電変換膜１０ｂの高さに合わせ、図１４に示す様に、共通電極膜１１ｂを積層する。これにより、高濃度不純物領域５２ｂと共通電極膜１１ｂとがフラット状の配線５１ｂによって電気的に接続される。その後、配線５１ｂの左側の空間を絶縁材で埋める。
【００６５】
この様に、フラット状の配線５１ｂ，５１ｒｇによって共通電極膜１１ｒ，１１ｒｇを半導体基板の配線用高濃度不純物領域５２ｂ，５２ｒｇに接続したため、この光電変換膜積層型固体撮像素子１１１を検査する場合に、この検査を半導体ウェハ上で行うことが可能となる。
【００６６】
尚、本実施形態では、配線５１ｂと配線５１ｒｇとを電気的に分離して共通電極膜１１ｒ，１１ｒｇのバイアス電位を別々に制御する構成としたが、２枚の共通電極膜１１ｒ，１１ｒｇに同一バイアス電位を印加する場合には、配線用高濃度不純物領域を１つとし、これに配線５１ｂ，５１ｒｇを共通に接続する構成としてもよい。これは、他の光電変換膜積層型固体撮像素子１００，１１０，１１２でも同様である。
【００６７】
図１５〜図２２は、図４に示す光電変換膜積層型固体撮像素子１１１における共通電極膜の配線５１ｒｇ及び配線５１ｂの製造方法の別実施形態を説明する図である。
【００６８】
本実施形態では、本体部分１１１―１の共通電極膜１１ｒｇまでの積層が終了した後、図１５に示す様に、高濃度不純物領域５２ｒｇの端部分から赤色光電変換膜１０ｒの上縁まで達する例えばＳｉＯ２でなる絶縁材５３を低温ＣＶＤ等で形成する。次に、高濃度不純物領域５２ｒｇ表面をエッチングして綺麗にした後、図１６に示す様に、金属材例えばアルミニウムを蒸着し、高濃度不純物領域５２ｒｇと共通電極膜１１ｒｇを電気的に接続する配線５１ｒｇを形成する。
【００６９】
次に、図１７に示す様に、配線５１ｒｇの頭頂部をポリッシングして共通電極膜１１ｒｇの高さに合わせる。そして、図１８に示す様に、絶縁材５３を低温ＣＶＤ等で形成して配線５１ｒｇを覆う。このとき、本体部分１１１―１をマスクで覆い、絶縁材５３が共通電極膜１１ｒｇの上にかからないようにする。
【００７０】
次に、本体部分１１１―１の共通電極膜１１ｂまでの積層を行った後、図１９に示す様に、高濃度不純物領域５２ｂの端から青色光電変換膜１０ｂの上端まで達する絶縁材５３を形成し、この絶縁材５３の上にアルミニウムを蒸着することで、図２０に示す様に、高濃度不純物領域５２ｂと共通電極膜１１ｂとを電気的に接続する配線５１ｂを形成する。  そして、図２１に示す様に、配線５１ｂの頭頂部をポリッシングし、図２２に示す様に、配線５１ｂを絶縁材５３で覆う。
【００７１】
上述した実施形態では、２つの配線５１ｂ，５１ｒｇを本体部分１１１―１の左側に並列に並べて設けたが、例えば、図２３に示す様に、配線５１ｂと配線５１ｒｇの幅を夫々半分にし、本体部分１１１―１の左側に一列に設けることでもよい。或いは、図２４に示す様に、配線５１ｂ，５１ｒｇの一方を本体部分１１１―１の上辺に沿って設け、他方を本体部分１１１―１の左辺に沿って設けても良い。
【００７２】
以上は、共通電極膜を２枚設けた光電変換膜積層型固体撮像素子１１１，１１２の例であるが、共通電極膜を３枚設けた光電変換膜積層型固体撮像素子１００，１１０の場合には、共通電極膜に接続する配線５１ｒ，５１ｇ，５１ｂの３つが必要となる。この場合には、図２３と図２４の構成を組み合わせて３つの配線５１ｒ，５１ｇ，５１ｂを配置しても良い。
【００７３】
また、図２５に示す様に、各配線５１ｒ，５１ｇ，５１ｂを本体部分１００―１の右辺，上辺，左辺に沿って設けることも可能である。しかし、右辺に配線５１ｒを設ける場合、この例では右辺に設けた行選択走査部１００―３を本体部分１００―１との間に挟む位置に設ける必要がある。行選択走査部１００―３は、各画素１０１直下に設けた各画素用信号読出回路と多数のメタル配線で接続されるため、このメタル配線とフラット状配線５１ｒとが交差しない様にするためである。
【００７４】
尚、図１，図２３〜図２５の配線５１ｒ，５１ｇ，５１ｂ，５１ｒｇの配置例は、信号読出回路がＭＯＳトランジスタ回路の場合であり、信号読出回路がＣＣＤ型の場合には転送電極に転送パルスを印加する端子があれば良く行選択走査部１００―３は存在しないため、各配線５１ｒ，５１ｇ，５１ｂ，５１ｒｇの配置位置の制約はなくなる。
【００７５】
また、上述した実施形態では、例えば、配線５１ｂ，５１ｇ，５１ｒを夫々本体部の１辺にのみ設けたが、夫々の配線５１ｂ，５１ｇ，５１ｒを本体部の２辺，３辺あるいは４辺全てに設け、各配線にバイアス電位を印加する構成にしてもよい。これにより、共通電極膜のバイアス電位が画素の位置にかかわらず更に均一となり、各画素の駆動条件を同一にすることが可能となる。
【産業上の利用可能性】
【００７６】
本発明による共通電極膜への配線構造によれば、製造が容易且つ確実となり、品質の高い光電変換膜積層型固体撮像素子を安価に製造可能となり、従来のＣＣＤ型イメージセンサやＣＭＯＳ型イメージセンサに代わる固体撮像素子を安価に提供できる。
【図面の簡単な説明】
【００７７】
【図１】本発明の一実施形態に係る光電変換膜積層型固体撮像素子の平面模式図である。
【図２】図１に示す光電変換膜積層型固体撮像素子のII―II線断面模式図である。
【図３】本発明の別実施形態に係る３層構造の光電変換膜積層型固体撮像素子の２画素分の断面模式図である。
【図４】本発明の更に別実施形態に係る３層構造の光電変換膜積層型固体撮像素子の２画素分の断面模式図である。
【図５】本発明の更に別実施形態に係る４層構造の光電変換膜積層型固体撮像素子の２画素分の断面模式図である。
【図６】人間の視感度を示すグラフである。
【図７】図４に示す光電変換膜積層型固体撮像素子の製造手順の説明図である。
【図８】図４に示す光電変換膜積層型固体撮像素子の製造手順のうち図７の次の手順説明図である。
【図９】図４に示す光電変換膜積層型固体撮像素子の製造手順のうち図８の次の手順説明図である。
【図１０】図４に示す光電変換膜積層型固体撮像素子の製造手順のうち図９の次の手順説明図である。
【図１１】図４に示す光電変換膜積層型固体撮像素子の製造手順のうち図１０の次の手順説明図である。
【図１２】図４に示す光電変換膜積層型固体撮像素子の製造手順のうち図１１の次の手順説明図である。
【図１３】図４に示す光電変換膜積層型固体撮像素子の製造手順のうち図１２の次の手順説明図である。
【図１４】図４に示す光電変換膜積層型固体撮像素子の製造手順のうち図１３の次の手順説明図である。
【図１５】図４に示す光電変換膜積層型固体撮像素子の別実施形態に係る製造手順の説明図である。
【図１６】図４に示す光電変換膜積層型固体撮像素子の製造手順のうち図１５の次の手順説明図である。
【図１７】図４に示す光電変換膜積層型固体撮像素子の製造手順のうち図１６の次の手順説明図である。
【図１８】図４に示す光電変換膜積層型固体撮像素子の製造手順のうち図１７の次の手順説明図である。
【図１９】図４に示す光電変換膜積層型固体撮像素子の製造手順のうち図１８の次の手順説明図である。
【図２０】図４に示す光電変換膜積層型固体撮像素子の製造手順のうち図１９の次の手順説明図である。
【図２１】図４に示す光電変換膜積層型固体撮像素子の製造手順のうち図２０の次の手順説明図である。
【図２２】図４に示す光電変換膜積層型固体撮像素子の製造手順のうち図２１の次の手順説明図である。
【図２３】図４に示す光電変換膜積層型固体撮像素子の変形例の平面模式図である。
【図２４】図４に示す光電変換膜積層型固体撮像素子の更に別変形例の平面模式図である。
【図２５】図１に示す光電変換膜積層型固体撮像素子の変形例の平面模式図である。
【図２６】従来の３層構造の光電変換膜積層型固体撮像素子の２画素分の断面模式図である。
【符号の説明】
【００７８】
１  Ｐウェル層（半導体基板）
２ｒ，２ｇ，２ｂ，２ｅ  高濃度不純物領域
３ｒ，３ｇ，３ｂ，３ｅ  ＭＯＳ回路
７，１２，１３  絶縁膜
８ｒ，８ｇ，８ｂ，８ｅ  画素電極膜
１１ｒ，１１ｇ，１１ｂ，１１ｒｇ，１１ｅｂ  共通電極膜
１０ｒ，１０ｇ，１０ｂ，１０ｅ  光電変換膜
５１ｒ，５１ｇ，５１ｂ，５１ｒｇ  共通電極膜への配線
５２ｒ，５２ｇ，５２ｂ，５２ｒｇ，５２ｅｂ  高濃度不純物領域
５３  絶縁材
１００，１１０，１１１，１１２  光電変換膜積層型固体撮像素子
１００―１，１１１―１  本体部分
１００―３，１１１―３  行選択走査部
１００―４，１１１―４  画像信号出力部
【図１】
2005353626.tif 000003
【図２】
2005353626.tif 000004
【図３】
2005353626.tif 000005
【図４】
2005353626.tif 000006
【図５】
2005353626.tif 000007
【図６】
2005353626.tif 000008
【図７】
2005353626.tif 000009
【図８】
2005353626.tif 000010
【図９】
2005353626.tif 000011
【図１０】
2005353626.tif 000012
【図１１】
2005353626.tif 000013
【図１２】
2005353626.tif 000014
【図１３】
2005353626.tif 000015
【図１４】
2005353626.tif 000016
【図１５】
2005353626.tif 000017
【図１６】
2005353626.tif 000018
【図１７】
2005353626.tif 000019
【図１８】
2005353626.tif 000020
【図１９】
2005353626.tif 000021
【図２０】
2005353626.tif 000022
【図２１】
2005353626.tif 000023
【図２２】
2005353626.tif 000024
【図２３】
2005353626.tif 000025
【図２４】
2005353626.tif 000026
【図２５】
2005353626.tif 000027
【図２６】
2005353626.tif 000028