(57)【要約】【課題】電流駆動能力の犠牲を抑え、かつラッチアップが発生しにくいマルチチャネルの横型絶縁ゲートバイポーラトランジスタを提供すること。【解決手段】ｐ形ベース領域２の表面層に２本の第１、第２ｎ形エミッタ領域４ａ、４ｂを形成し、第１、第２ｎ形エミッタ領域４ａ、４ｂと重複するようにｐ形コンタクト領域３を形成し、ｐ形ベース領域２と一定の距離を離してｎ形半導体基板１の表面に選択的にｎ形バッファ領域９を形成し、ｎ形バッファ領域９の表面層にｐ形コレクタ領域１０を形成し、ｎ形ドリフト領域１ａと第１、第２ｎ形エミッタ領域４ａ、４ｂに挟まれたｐ形ベース領域２の表面層に第１、第２チャネル領域Ａ、Ｂが形成されるように、ゲート酸化膜５ａ、５ｂを介してゲート電極６ａ、６ｂを配置し、第１、第２チャネル領域Ａ、Ｂのチャネル長をＬｃｈＡ、ＬｃｈＢとしたとき、ＬｃｈＡ＞ＬｃｈＢとすることで、正孔電流Ｉｈ１を減少させ、第１チャネル領域Ａ付近でのラッチアップの発生を抑える。【選択図】        図１
2005019505.tif 000002
【特許請求の範囲】
【請求項１】
第１導電形の半導体領域の表面層にそれぞれ離して選択的に形成された第２導電形のベース領域と、第２導電形のコレクタ領域と、前記ベース領域の表面層にそれぞれ形成された第１導電形の第１、第２エミッタ領域と、該第１、第２エミッタ領域と前記半導体領域に挟まれた前記ベース領域上に絶縁膜を介してそれぞれ形成された第１、第２ゲート電極とを具備する横型絶縁ゲートバイポーラトランジスタにおいて、
前記第１エミッタ領域が前記コレクタ領域と対向して隣接して配設され、前記第２エミッタ領域が前記第１エミッタ領域を挟んで前記コレクタ領域と反対側に配設され、前記第１、第２ゲート電極に同一のゲート電圧を印加したとき、前記第１エミッタ領域と前記半導体領域に挟まれた前記ベース領域の表面に形成される第１チャネル領域のチャネル抵抗が、前記第２エミッタ領域と前記半導体領域に挟まれた前記ベース領域の表面に形成される第２チャネル領域のチャネル抵抗より大きいことを特徴とする横型絶縁ゲートバイポーラトランジスタ。
【請求項２】
第１導電形の半導体領域の表面層にそれぞれ離して選択的に形成された第２導電形のベース領域と、第１導電形のバッファ領域と、前記ベース領域の表面層にそれぞれ形成された第１導電形の第１、第２エミッタ領域と、該第１、第２エミッタ領域と前記半導体領域に挟まれた前記ベース領域上に絶縁膜を介してそれぞれ形成された第１、第２ゲート電極と、前記バッファ領域の表面層に形成された第２導電形のコレクタ領域とを具備する横型絶縁ゲートバイポーラトランジスタにおいて、
前記第１エミッタ領域が前記バッファ領域と対向して隣接して配設され、前記第２エミッタ領域が前記第１エミッタ領域を挟んで前記バッファ領域と反対側に配設され、前記第１エミッタ領域と前記半導体領域に挟まれた前記ベース領域の表面に形成された第１チャネル領域のチャネル抵抗が、前記第２エミッタ領域と前記半導体領域に挟まれた前記ベース領域の表面に形成された第２チャネル領域のチャネル抵抗より大きいことを特徴とする横型絶縁ゲートバイポーラトランジスタ。
【請求項３】
前記第１チャネル領域の長さが、前記第２チャネル領域の長さより長いことを特徴とする請求項１または２に記載の横型絶縁ゲートバイポーラトランジスタ。
【請求項４】
前記第１チャネル領域の不純物濃度が、第２チャネル領域の不純物濃度より高いことを特徴とする請求項１〜３のいずれか一項に記載の横型絶縁ゲートバイポーラトランジスタ。
【請求項５】
第１エミッタ領域を島状に形成することを特徴とする請求項１〜４のいずれか一項に記載の横型絶縁ゲートバイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マルチチャネルの横型の絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと記す）に関する。
【０００２】
【従来の技術】
近年スイッチング素子としてＭＯＳＦＥＴのゲート絶縁性と高速スイッチング特性およびバイポーラトランジスタの高耐圧大電流特性を合わせ持つＩＧＢＴが注目されている。ＩＧＢＴはＭＯＳＦＥＴと同様に入力インピーダンスが高く、しかもバイポーラトランジスタと同様にオン電圧を低くできるという特長を持つ。ＩＧＢＴは当初、半導体基板の主表面に対して電流が直角方向に流れる縦形素子として開発が進められてきた。
しかし近年、パワーデバイスのインテリジェント化動向に伴い、半導体基板の主表面に対して電流が水平方向に流れ、半導体基板の表面層に形成される横型ＩＧＢＴの開発が活発化してきている。これは、縦形ＩＧＢＴが半導体基板の両主面を使用するのに対し、横型ＩＧＢＴは主電極およびゲート電極が半導体基板の一方の主面のみに形成されるため、制御回路などと一緒に同一の半導体基板に作り込むことが容易であることによる。
【０００３】
図４は、単一チャネルの横型ＩＧＢＴにおける素子内部を流れる電流の経路も示している。以下の説明で電子電流Ｉｅ、正孔電流Ｉｈの電流は単位面積当たりの電流（電流密度）である。
ｎチャネル型の横型ＩＧＢＴの場合、多数キャリアによる電流は電子電流Ｉｅであり、少数キャリアによる電流は正孔電流Ｉｈとなる。以下に素子動作について説明する。
エミッタ端子Ｅに対してコレクタ端子Ｃに正の電圧を印加した状態で、ゲート端子Ｇに閾値以上の正の電圧を印加すると、ゲート電極直下に反転層が形成されてチャネル領域ａが形成される。この反転層であるチャネル領域ａを通してｐ形ベース領域２の表面層に形成されたｎ形エミッタ領域４からｎ形ドリフト領域１ａに電子が注入される。そして、この電子電流Ｉｅによりｐ形コレクタ領域１０、ｎ形バッファ領域９、ｎ形ドリフト領域１ａおよびｐ形ベース領域２からなるｐｎｐのバイポーラトランジスタがオンし、ｐ形コレクタ領域１０から正孔電流Ｉｈがｎ形ドリフト領域１ａに流れ込む。その結果、ｎ形ドリフト領域１ａに伝導度変調が起こる。これがＩＧＢＴのオン状態である。
【０００４】
ＩＧＢＴをオフする場合はゲート端子Ｇとエミッタ端子Ｅを同電位にして反転層を消滅させる。そして、ｎ形エミッタ領域４からの電子の注入を停止することによって達成できる。
ＩＧＢＴには、高耐圧仕様のｎ型ドリフト領域１ａが長い場合であっても伝導度変調により低いオン電圧を実現できるという利点がある。一方、オフ状態に移行するためには、オン状態の時にｎ形ドリフト領域１ａに充満していた多数キャリアと少数キャリアを再結合で取り除いてしまわなければならない。この取り除くのに時間がかかるため、スイッチング速度が遅くなるという欠点がある。この欠点を克服するためにコレクタショート構造にしてキャリアを引き抜く方法などが採用されている。
【０００５】
横型ＩＧＢＴではエミッタ・ゲート領域８とコレクタ領域１２が同一平面上に形成されるため、実質的に通電できる面積が減少する。そのため、単位面積当たりの電流容量が小さいという問題がある。また、素子の横方向に流れる電流成分が大きいため、ラッチアップが発生しやすく、素子の安全動作領域が狭いという問題がある。これらの問題を克服する目的から、多数のチャネル領域を備え、電子電流の注入を増加させたマルチチャネルの横型ＩＧＢＴが報告されている（例えば、特許文献１、特許文献２など参照）。
図５は、従来のマルチチャネルの横型ＩＧＢＴの一般的な構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。尚、同図（ａ）は同図（ｂ）の半導体基板の表面での各拡散領域を示している。また、ここではｎチャネル形について説明する。尚、ｐチャネル型のＩＧＢＴに関しては、以下の導電形を逆転することにより説明できる。
【０００６】
ｎ形半導体基板１の表面層に選択的にｐ形ベース領域２、２ａを形成し、ｐ形ベース領域２の表面層に２本の第１、第２ｎ形エミッタ領域４ａ、４ｂを形成し、ｐ形ベース領域２ａの表面層に１本の第３ｎ形エミッタ領域４ｃを形成する。
これらのｎ形エミッタ領域４ａ、４ｂ、４ｃの１部と重複するようにｐ形コンタクト領域３、３ａを形成する。ｐ形ベース領域２と一定の距離を離してｎ形半導体基板１の表面層に選択的にｎ形バッファ領域９を形成し、ｎ形バッファ領域９の表面層にｐ形コレクタ領域１０を形成する。ｎ形半導体基板１の内、ｎ形バッファ領域９からｐ形ベース領域２までの領域がｎ形ドリフト領域１ａになる。ｎ形ドリフト領域１ａと第１、第２ｎ形エミッタ領域４ａ、４ｂ、第３ｎ形エミッタ領域４ｃに挟まれたｐ形ベース領域２、２ａの表面層にチャネル領域ａ、ｂ、ｃを形成するために、ゲート酸化膜５ａ、５ｂを介してゲート電極６ａ、６ｂを配置する。これらのチャネル領域ａ、ｂ、ｃのチャネル長Ｌｃｈａ、Ｌｃｈｂ、Ｌｃｈｃはそれぞれ等しい長さである。
【０００７】
また、第１、第２ｎ形エミッタ領域４ａ、４ｂとｐ形コンタクト領域３に接触するエミッタ電極７と、第３ｎ形エミッタ領域４ｃとｐ形コンタクト領域３ａに接触するエミッタ電極７ａと、ｐ形コレクタ領域１０に接触するコレクタ電極１１とを配置する。エミッタ電極７、７ａはエミッタ端子Ｅと接続し、ゲート電極６ａ、６ｂはゲート端子Ｇに、そしてコレクタ電極１１はコレクタ端子Ｃに接続する。
尚、前記のｎ形バッファ領域９が形成されない場合もある。この場合はｐ形コレクタ領域１０からの正孔の注入効率が高まり、ｎ形ドリフト領域１ａに蓄積される過剰キャリアが多くなり、この過剰キャリアの取り除きに時間がかかるので、ｐ形コレクタ領域１０の不純物濃度を低く抑えるなどの工夫が必要になる。また、空乏層の伸びを抑えるｎ形バッファ領域９がないために、ｎ形ドリフト領域１ａの長さを長くする必要があり、オン電圧が上昇する。そのため、ｎ形バッファ領域９が形成されないのは低耐圧素子の場合である。
【０００８】
図６は、従来のマルチチャネルの横型ＩＧＢＴの要部断面図であり、図５（ｂ）のＤ部に示した要部断面図に電流経路を追加したものである。
マルチチャネルの横型ＩＧＢＴでは、第１チャネル領域ａから電子電流Ｉｅａが流れ、第２チャネル領域ｂからＩｅｂが流れる。そして、ｐ形コレクタ領域１０からは第１チャネル領域ａに向かう正孔電流Ｉｈａと第２チャネル領域ｂに向かう正孔電流Ｉｈｂが流れる。このマルチチャネルの横型ＩＧＢＴはエミッタ・ゲート領域８を最適設計することにより、単一チャネルの横型ＩＧＢＴよりも単位表面積あたりのチャネル幅Ｗを増加させることができて、単位表面積当たりの電流駆動能力を向上させることができる。
【０００９】
【特許文献１】
特開平８−３２０５９号公報
【特許文献２】
特開平９−１２１０４６号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、マルチチャネルの横型ＩＧＢＴでは、コレクタ領域側と最接する第１チャネル領域ａ付近に少数キャリアである正孔電流Ｉｈ１が集中する。これは、第１チャネル領域ａとｐ形コレクタ領域１０までの距離が、第２チャネル領域ｂとｐ形コレクタ領域１０までの距離より短いために、第１チャネル領域ａからｎ形ドリフト領域１ａに注入される電子量が、第２チャネル領域ｂからｎ形ドリフト領域１ａに注入される電子量より多くなる。つまり、Ｉｅａ＞Ｉｅｂとなる。
【００１１】
その結果、第１チャネル領域ａから注入される電子にクーロン力で引きつけられて流れる正孔電流Ｉｈ１が、第２チャネル領域ｂから注入される電子にクーロン力で引きつけられて流れる正孔電流Ｉｈ２よりも多くなり、第１チャネル領域ａ付近に集中することになる。そのため、この箇所でラッチアップが発生しやすくなる。
このラッチアップを防止するためにコレクタ領域側最接チャネル領域ａを削除した構造が提案されている。その一例を図７に示す。図７は図６に相当する要部断面図である。
【００１２】
図７のマルチチャネルの横型ＩＧＢＴでは、コレクタ領域側に位置するｎ形エミッタ領域４ａおよびゲート電極６ａを形成しないため、図６で形成される第１チャネル領域ａは形成されない。そのため、図６のマルチチャネルの横型ＩＧＢＴと比べてラッチアップが発生しにくい。しかし、第１チャネル領域ａを削除するために電流密度が低下し、電流駆動能力が犠牲になるという課題を持っている。
この発明の目的は、前記の課題を解決して、電流駆動能力の犠牲を抑え、かつラッチアップが発生しにくいマルチチャネルの横型絶縁ゲートバイポーラトランジスタを提供することにある。
【００１３】
【課題を解決するための手段】
前記の目的を達成するために、第１導電形の半導体領域の表面層にそれぞれ離して選択的に形成された第２導電形のベース領域と、第２導電形のコレクタ領域と、前記ベース領域の表面層にそれぞれ形成された第１導電形の第１、第２エミッタ領域と、該第１、第２エミッタ領域と前記半導体領域に挟まれた前記ベース領域上に絶縁膜を介してそれぞれ形成された第１、第２ゲート電極とを具備する横型絶縁ゲートバイポーラトランジスタにおいて、前記第１エミッタ領域が前記コレクタ領域と対向して隣接して配設され、前記第２エミッタ領域が前記第１エミッタ領域を挟んで前記コレクタ領域と反対側に配設され、前記第１、第２ゲート電極に同一のゲート電圧を印加したとき、前記第１エミッタ領域と前記半導体領域に挟まれた前記ベース領域の表面に形成される第１チャネル領域のチャネル抵抗が、前記第２エミッタ領域と前記半導体領域に挟まれた前記ベース領域の表面に形成される第２チャネル領域のチャネル抵抗より大きい構成とする。
【００１４】
また、第１導電形の半導体領域の表面層にそれぞれ離して選択的に形成された第２導電形のベース領域と、第１導電形のバッファ領域と、前記ベース領域の表面層にそれぞれ形成された第１導電形の第１、第２エミッタ領域と、該第１、第２エミッタ領域と前記半導体領域に挟まれた前記ベース領域上に絶縁膜を介してそれぞれ形成された第１、第２ゲート電極と、前記バッファ領域の表面層に形成された第２導電形のコレクタ領域とを具備する横型絶縁ゲートバイポーラトランジスタにおいて、前記第１エミッタ領域が前記バッファ領域と対向して隣接して配設され、前記第２エミッタ領域が前記第１エミッタ領域を挟んで前記バッファ領域と反対側に配設され、前記第１エミッタ領域と前記半導体領域に挟まれた前記ベース領域の表面に形成された第１チャネル領域のチャネル抵抗が、前記第２エミッタ領域と前記半導体領域に挟まれた前記ベース領域の表面に形成された第２チャネル領域のチャネル抵抗より大きい構成とする。
【００１５】
また、前記第１チャネル領域の長さが前記第２チャネル領域の長さより長いとよい。
また、前記第１チャネル領域（チャネルが形成される領域）の不純物濃度が第２チャネル領域（チャネルが形成される領域）の不純物濃度より高いとよい。
また、第１エミッタ領域を島状に形成するとよい。
〔作用〕
マルチチャネルＩＧＢＴに対してコレクタ領域側に最接するチャネルのチャネル抵抗を他のチャネルよりも高くすることで、このチャネルからの電子の注入量を他のチャネルよりも少なくすることができる。その結果、コレクタ領域から注入された正孔が他のチャネルから注入される電子にクーロン力によって引き付けられ、コレクタ領域側に最接するチャネルに流れる正孔電流は少なくなる。つまり、このチャネル付近に正孔電流が集中することはなく、ラッチアップの発生を防止することができる。
【００１６】
その結果、電流駆動能力の犠牲を抑え、かつラッチアップが発生しにくいマルチチャネルの横型ＩＧＢＴを形成することができる。
【００１７】
【発明の実施の形態】
以下の説明では従来技術で説明した図と同一部位には同一符号を記した。また第１導電形をｎ形とし、第２導電形をｐ形として説明したが逆にしても構わない。
図１は、この発明の第１実施例の横型絶縁ゲートバイポーラトランジスタの構成図であり、同図（ａ）は要部断面図、同図（ｂ）は要部平面図である。同図（ｂ）は同図（ａ）の半導体基板の主面表面の平面図で、Ｘ−Ｘ線で切断した断面図が同図（ａ）である。また、これらの図は図５（ｂ）のＤ部に相当する箇所の図である。
【００１８】
図１において、ｎ形半導体基板１の表面層に選択的にｐ形ベース領域２を形成し、ｐ形ベース領域２の表面層に２本の第１、第２ｎ形エミッタ領域４ａ、４ｂを形成する。これらの第１、第２ｎ形エミッタ領域４ａ、４ｂと重複するようにｐ形コンタクト領域３を形成する。ｐ形ベース領域２と一定の距離を離してｎ形半導体基板１の表面層に選択的にｎ形バッファ領域９を形成し、そのｎ形バッファ領域９の表面層にｐ形コレクタ領域１０を形成する。ｎ形半導体基板１の内、ｎ形バッファ領域９からｐ形ベース領域２までの領域がｎ形ドリフト領域１ａになる。ｎ形ドリフト領域１ａと第１、第２ｎ形エミッタ領域４ａ、４ｂに挟まれたｐ形ベース領域２の表面層に第１、第２チャネル領域Ａ、Ｂを形成するために、ゲート酸化膜５ａ、５ｂを介してゲート電極６ａ、６ｂを配置する。
【００１９】
また、第１、第２ｎ形エミッタ領域４ａ、４ｂとｐ形コンタクト領域３に接触するエミッタ電極７と、ｐ形コレクタ領域１０に接触するコレクタ電極１１とを形成する。エミッタ電極７はエミッタ端子Ｅに、ゲート電極６ａ、６ｂはゲート端子Ｇに、コレクタ電極１１はコレクタ端子Ｃに接続する。
前記の第１、第２チャネル領域Ａ、Ｂのチャネル長をそれぞれＬｃｈＡ、ＬｃｈＢとしたとき、ＬｃｈＡ＞ＬｃｈＢとする。また、第１、第２チャネル領域Ａ、Ｂのチャネル幅Ｗは等しい。
このように、ＬｃｈＡ＞ＬｃｈＢとすることで、第１チャネル領域Ａのチャネル抵抗を第２チャネル領域Ｂよりも高くすることができる。これによって、第１チャネル領域Ａから供給される電子電流ＩｅＡを減少させ、この電子にクーロン力で引き寄せられて流れる正孔電流Ｉｈ１を減少させることができる。
【００２０】
その結果、第１チャネル領域Ａ付近のｐ形ベース領域２への正孔電流Ｉｈ１の集中を回避することができる。よって、第１チャネル領域Ａ付近でのラッチアップの発生が抑えられる。
このように第１チャネル領域Ａのチャネル抵抗を高くすると、ＩＧＢＴとしての電流駆動能力は減少する。しかし、第１チャネル領域Ａ（図７では完全に削除）を削除しないので、第１チャネル領域Ａからの電流寄与分は存在する。したがって、図７のマルチチャネルの横型ＩＧＢＴの場合と比べて、電流駆動能力の犠牲を抑えることができる。
【００２１】
前記のＬｃｈＢを５μｍ以下とした場合、ＬｃｈＡを１０μｍ以下とするとよい。
尚、このマルチチャネルの横型ＩＧＢＴのｎ形エミッタ領域を図５（ａ）の円弧部にも追加形成しても構わない。
図２は、この発明の第２実施例の横型絶縁ゲートバイポーラトランジスタの要部断面図である。
図６の従来のマルチチャネルの横型ＩＧＢＴに対し、コレクタ領域と最接する第１チャネル領域Ａにｐ形拡散領域２ｂを追加して、第１チャネル領域Ａの不純物濃度（第１ｎ形エミッタ領域４ａとｎ形ドリフト領域１ａ（ｎ形半導体基板１）に挟まれたｐ形ベース領域２の表面層の不純物濃度）を高めたものである。この拡散領域２ｂの追加により、第１チャネル領域Ａの閾値電圧が第２チャネル領域Ｂよりも高くなり、結果としてチャネル抵抗を増加させることができる。そして、第１チャネル領域Ａから供給される電子電流ＩｅＡが減少し、図１と同等の効果を得ることができる。
【００２２】
尚、本実施例の場合ではＬｃｈＡはＬｃｈＢと同じでよい。また、追加する拡散領域２ｂの不純物濃度は、所望の閾値電圧に応じてイオン注入ドーズ量や熱処理時間で調整することができる。
図３は、この発明の第３実施例の横型絶縁ゲートバイポーラトランジスタの要部平面図である。
図６の従来のマルチチャネルの横型ＩＧＢＴに対し、第１ｎ形エミッタ領域４ａを島状に複数個形成し、チャネル幅Ｗを減じてチャネル抵抗を上げた例である。
【００２３】
正孔電流Ｉｈ１の一部（ロの正孔電流）は、第１ｎ形エミッタ領域４ａが形成されていないｐ形ベース領域２を流れるため、第１ｎ形エミッタ領域４ａの底部と接するｐ形ベース領域２およびｐ形コンタクト領域３に流れる正孔電流Ｉｈ１の内のイの正孔電流が少なくなり、この箇所で発生する電圧降下が小さくなるため、ラッチアップを防止することができる。尚、図３の斜線（ハッチング）で示した領域にのみゲート電極を形成しても構わない。
前記したように、マルチチャネルの横型ＩＧＢＴに対してコレクタ領域側に最接する第１チャネル領域Ａのチャネル抵抗を第２チャネル領域Ｂよりも高くすることで、この第１チャネル領域Ａからの電子の注入量を第２チャネル領域Ｂからの注入量よりも少なくすることができる。その結果、コレクタ領域から注入された正孔が第２チャネル領域Ｂから注入される電子にクーロン力によって、より多く引き付けられるため、正孔電流がコレクタ領域側最接チャネル領域に集中することはない。よって、この第１チャネル領域Ａ近傍でのラッチアップ発生を防止することができる。
【００２４】
また、本発明のマルチチャネルの横型ＩＧＢＴを製作する場合の半導体基板の形態には制約はない。即ち、単結晶基板、接合分離基板および誘電体分離基板などを用いて構わない。
【００２５】
【発明の効果】
本発明によれば、マルチチャネルの横型ＩＧＢＴに対してコレクタ領域側に最接するチャネル領域のチャネル抵抗を他のチャネル領域よりも高くすることにより、最接するチャネル領域近傍でのラッチアップ発生を防止することができる。これにより、オン電圧の増大（電流駆動能力の犠牲）を抑え、かつラッチアップが発生しにくいマルチチャネルの横型ＩＧＢＴを製作することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の横型絶縁ゲートバイポーラトランジスタの構成図であり、（ａ）は要部断面図、（ｂ）は要部平面図
【図２】この発明の第２実施例の横型絶縁ゲートバイポーラトランジスタの要部断面図
【図３】この発明の第３実施例の横型絶縁ゲートバイポーラトランジスタの要部平面図
【図４】従来の単一チャネルの横型ＩＧＢＴにおける素子内部を流れる電流の経路も示した図
【図５】従来のマルチチャネルの横型ＩＧＢＴの一般的な構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図６】図５（ｂ）のＤ部を示した要部断面図に電流経路を示した図
【図７】従来のマルチチャネルの横型ＩＧＢＴの要部断面図
【符号の説明】
１    ｎ形半導体基板
１ａ  ｎ形ドリフト領域
２    ｐ形ベース領域
３    ｐ形コンタクト領域
４ａ  第１ｎ形エミッタ領域
４ｂ  第２ｎ形エミッタ領域
５ａ、５ｂ  ゲート絶縁膜
６ａ、６ｂ  ゲート電極
７    エミッタ電極
８    ゲート・エミッタ領域
９    ｎ形バッファ領域
１０    ｎ形コレクタ領域
１１    コレクタ電極
１２    コレクタ領域
Ａ    第１チャネル領域
Ｂ    第２チャネル領域
Ｅ    エミッタ端子
Ｇ    ゲート端子
Ｃ    コレクタ端子
ＬｃｈＡ  第１チャネル領域のチャネル長
ＬｃｈＢ  第２チャネル領域のチャネル長
ＩｈＡ    正孔電流（チャネルＡ成分）
ＩｈＢ    正孔電流（チャネルＢ成分）
ＩｅＡ    電子電流（チャネルＡ成分）
ＩｅＢ    電子電流（チャネルＢ成分）
Ｉｈ１    正孔電流（クーロン力で引きつけられたチャネルＡ成分）
Ｉｈ２    正孔電流（クーロン力で引きつけられたチャネルＢ成分）
Ｗ    チャネル幅
【図１】
2005019505.tif 000003
【図２】
2005019505.tif 000004
【図３】
2005019505.tif 000005
【図４】
2005019505.tif 000006
【図５】
2005019505.tif 000007
【図６】
2005019505.tif 000008
【図７】
2005019505.tif 000009