(57)【要約】【課題】応答遅延時間を短縮するバスシステムを提供する。【解決手段】バスネットワークを介して連結されたマスタ装置とスレーブ装置とを含むバスシステムで、マスタ装置がバスネットワークを介してスレーブ装置からの応答を要請するとき、スレーブ装置からの応答信号はバスネットワークと独立的なバスを介してマスタ装置に提供される。スレーブ装置からの応答信号がバスネットワークを介することなく、別途に具備されたバスを介してマスタ装置に提供されるので、応答遅延時間が短縮される。【選択図】図３
2005222543.tif 000002
【特許請求の範囲】
【請求項１】
マスタ装置とスレーブ装置とを連結するバスネットワークと、
前記スレーブ装置から前記バスネットワーク内に含まれない第１バス上に応答信号を受ける応答デコーダとを含むことを特徴とするバス装置。
【請求項２】
前記バスネットワークはシリコンバックプレーン（ＳＢ）マイクロネットワークであることを特徴とする請求項１に記載のバス装置。
【請求項３】
前記応答デコーダは前記マスタ装置に応答信号を伝送することを特徴とする請求項１に記載のバス装置。
【請求項４】
前記マスク装置と前記応答デコーダとは第２バスによって連結され、前記第２バスは前記マスタ装置と前記応答デコーダとの間を連結した装置に含まれないバスであることを特徴とする請求項３に記載のバス装置。
【請求項５】
前記第２バスは前記バスネットワーク内に含まれないことを特徴とする請求項４に記載のバス装置。
【請求項６】
前記スレーブ装置は前記メモリ装置を含むことを特徴とする請求項１に記載のバス装置。
【請求項７】
多数のマスタ装置と多数のスレーブ装置とを連結するバスネットワークと、
前記多数のマスタ装置と応答デコーダとが連結される多数のバスは前記バスネットワーク内に含まれず、前記応答デコーダは前記多数のスレーブ装置のうちの少なくとも一つから応答信号を受け入れ、前記多数のマスタ装置のうちの少なくとも一つに前記応答信号が伝送されることを特徴とするバス装置。
【請求項８】
前記応答信号は目的地情報を含むことを特徴とする請求項７に記載のバス装置。
【請求項９】
前記多数のマスタ装置のうちの少なくとも一つは前記目的地情報と関連することを特徴とする請求項８に記載のバス装置。
【請求項１０】
前記バスネットワークはシリコンバックプレーン（ＳＢ）マイクロネットワークであることを特徴とする請求項７に記載のバス装置。
【請求項１１】
前記多数のスレーブ装置のうちの少なくとも一つはメモリ装置を含むことを特徴とする請求項７に記載のバス装置。
【請求項１２】
前記応答信号は前記メモリ装置から出たデータを含むことを特徴とする請求項１１に記載のバス装置。
【請求項１３】
データ読み出し方法において、
マスタ装置で読み出し命令を発生する段階と、
前記読み出し命令を書き込み命令に変換する段階と、
バスネットワークを介してスレーブ装置に変換された前記書き込み命令を伝送する段階と、
前記書き込み命令に応答して前記スレーブ装置から出たデータを前記バスネットワーク内に含まれないバスを介して前記マスタ装置に伝送する段階とを含むことを特徴とするデータ読み出し方法。
【請求項１４】
スレーブ装置とマスタ装置とがバスネットワークを通じて連結され、
前記スレーブ装置と前記マスタ装置とが連結されるバスは前記バスネットワーク内に含まれないことを特徴とするバス装置。
【請求項１５】
データ読み出し方法において、
第１装置で読み出し命令を発生する段階と、
前記読み出し命令を書き込み命令に変換する段階とを含むことを特徴とするデータ読み出し方法。
【請求項１６】
前記書き込み命令を第２装置に伝送する段階をさらに含むことを特徴とする請求項１５に記載の方法。
【請求項１７】
前記第２装置で前記書き込み命令を読み出し命令に変換する段階をさらに含むことを特徴とする請求項１６に記載の方法。
【請求項１８】
前記読み出し命令を実行する段階をさらに含むことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記第１装置にデータを伝送する段階をさらに含むことを特徴とする請求項１８に記載の方法。
【請求項２０】
データ伝送方法において、
バスネットワークを介して書き込み命令を受ける段階と、
前記書き込み命令に応答して読み出し動作を実行する段階とを含むことを特徴とする方法。
【請求項２１】
前記読み出し動作に応答して前記バスネットワーク内に含まれないバスを介してデータが伝送される段階をさらに含むことを特徴とする請求項２０に記載の方法。
【請求項２２】
データ伝送方法において、
バスネットワークを介して書き込み命令を伝送する段階と、
前記書き込み命令に応答して前記バスネットワーク内に含まれないバスを介してデータを受ける段階と含むことを特徴とする方法。
【請求項２３】
バスネットワークを介してスレーブ装置に連結される第１連結と、
前記スレーブ装置と前記バスネットワーク内に含まれない第２連結に連結されることを特徴とするマスタ装置。
【請求項２４】
バスネットワークを介してマスタ装置に連結される第１連結と、
前記マスタ装置と前記バスネットワーク内に含まれない第２連結に連結されることを特徴とするスレーブ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシステムオンチップ(ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐ；ＳＯＣ)に係り、さらに具体的には応答速度を向上させるためのバスシステムに関するものである。
【背景技術】
【０００２】
今日、システムオンチップ(Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ、以下ＳＯＣという)の集積度が高くなることによってＳＯＣがしだいに複雑になりつつある。そこで、市場先進入(ｔｉｍｅ−ｔｏ−ｍａｒｋｅｔ)に対応するための迅速な開発が必要であるので、ＳＯＣは大部分プラットホームを基盤として設計されている。このような場合、ＳＯＣを構成する大部分のサブシステムはバスを使用してシステムメモリを共有するようになる。したがって、ＳＯＣ内のサブシステムは大部分バスに連結され、バスはサブシステムの間のデータ伝送を担当する。しかし、このような構造は、バスという媒介を介してすべてのデータが動くので、バスバンド幅(ｂｕｓ ｂａｎｄ ｗｉｄｔｈ)に影響を受け、高性能ＳＯＣの場合、多くのデータトラフィックによって性能向上の限界にぶつかるようになる。言い換えれば、サブシステムが現在バスバンド幅と関係なく、メモリをアクセスするので、バストラフィックが大きくなる区間が頻繁に発生し、全体性能が低下する結果となる。
【０００３】
ソニックスマイクロネットワーク(Ｓｏｎｉｃｓ μＮｅｔｗｏｒｋｓ)はＣＰＵ独立、ＩＰコアの充実したミックスアンドマッチ(ｍｉｘ−ａｎｄ−ｍａｔｃｈ)、統合された通信媒体、そしてＳＯＣの分割、分析、設計、検証及びテストを簡単化させる構造を提供する。本明細書は“Ｓｏｎｉｃｓ μＮｅｔｗｏｒｋｓ Ｔｅｃｈｎｉｃａｌ Ｏｖｅｒｖｉｅｗ(２００２年 １月)”の内容を参照する。
【０００４】
ソニックスマイクロネットワークを図１に示す。コア１０−１８はシリコンバックプレーンマイクロネットワーク(ＳｉｌｉｃｏｎＢａｃｋｐｌａｎｅ μＮｅｔｗｏｒｋｓ、３０)を介して他のコアと通信する。
【０００５】
各ＩＰコアはオープンコアプロトコルインターフェース(Ｏｐｅｎ Ｃｏｒｅ Ｐｒｏｔｏｃｏｌ ｉｎｔｅｒｆａｃｅ; ＯＣＰ)を利用してポートを介して連結されたエージェント(ａｇｅｎｔ)と通信する。エージェント２０−２８はＩＰコア１０−１８に一対一対応する。エージェント２０−２８はシリコンバックプレーンプロトコルで実現したネットワークを利用して互いに通信する。
【０００６】
図２はＩＰコア間の通信の一例として、ＣＰＵ１０がメモリ１５に貯蔵されたデータを読み出すとき、図１に示した構成要素の動作タイミングを示す図である。先に、ＣＰＵ１０が読み出し命令(ｒｅａｄ ｃｏｍｍａｎｄ)を発生すれば、読み出し命令とメモリ１５の読み出されるデータのアドレスとはエージェント２０に伝達される。命令を受信したイニシエータエージェント(ＩｎｉｔｉａｔｏｒＡｇｅｎｔ、２０)はマイクロネットワーク３０に対する接近を仲裁(ａｒｂｉｔｒａｔｉｏｎ)する。エージェント２０の仲裁によって読み出し命令と読み出しアドレスとはターゲットエージェント(ＴａｒｇｅｔＡｇｅｎｔ、２５)に伝達される。メモリ１５から読み出されたデータと応答信号とはターゲットエージェント２５を介してイニシエータエージェント２０に伝達される。エージェント２０は読み出されたデータと応答信号とをＣＰＵ１０に伝達する。
【０００７】
図２に示したように、読み出し命令が発生してから応答信号Ｒｅｓｐ１が発生するまで仲裁時間(ａｒｂｉｔｒａｔｉｏｎ ｔｉｍｅ)とスレーブ処理時間(ｓｌａｖｅ ｐｒｏｃｅｓｓｉｎｇ ｔｉｍｅ)とがかかる。特に、読み出し命令がバースト読み出し(ｂｕｒｓｔ ｒｅａｄ)命令である場合、バースト単位でエージェント２０の仲裁が必要である。多数のマスタが同時にマイクロネットワークに接近してデータを要請する場合、読み出された全体データがＣＰＵ１０に伝達されるのに多くの時間がかかる。
【０００８】
シリコンバックプレーンマイクロネットワークはリングまたはツリー形態の構造を有し、このような構造はリソースを分散させてルーティングを効果的に行うようにする。しかし、多数のマスタが同時にマイクロネットワークに接近してデータを要請する場合、先の説明のように個々のマスタに対する応答遅延時間が長くなるという短所がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、本発明の目的は応答時間を短縮させることができるバスシステムを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の望ましい実施形態において、バス装置は、マスタ装置とスレーブ装置とを連結するバスネットワークと、前記スレーブ装置から前記バスネットワーク内に含まれない第１バス上に応答信号を受ける応答デコーダとを含むことを特徴とする。
【００１１】
本発明の望ましい他の実施形態において、バス装置は、多数のマスタ装置と多数のスレーブ装置とを連結するバスネットワークと、前記多数のマスタ装置と応答デコーダとが連結される多数のバスは前記バスネットワーク内に含まれず、前記応答デコーダは前記多数のスレーブ装置のうちの少なくとも一つから応答信号を受け入れ、前記多数のマスタ装置のうちの少なくとも一つに前記応答信号が伝送されることを特徴とする。
【００１２】
本発明の望ましい実施形態において、データ読み出し方法は、マスタ装置で読み出し命令を発生する段階と、前記読み出し命令を書き込み命令に変換する段階と、バスネットワークを介してスレーブ装置に変換された前記書き込み命令を伝送する段階と、前記書き込み命令に応答して前記スレーブ装置から出たデータを前記バスネットワーク内に含まれないバスを介して前記マスタ装置に伝送する段階とを含むことを特徴とする。
【００１３】
本発明の望ましい他の実施形態において、バス装置は、スレーブ装置とマスタ装置とがバスネットワークを通じて連結され、前記スレーブ装置と前記マスタ装置とが連結されるバスは前記バスネットワーク内に含まれないことを特徴とする。
【００１４】
本発明の望ましい他の実施形態において、データ読み出し方法は、第１装置で読み出し命令を発生する段階と、前記読み出し命令を書き込み命令に変換する段階とを含むことを特徴とする。
【００１５】
本発明の望ましい他の実施形態において、データ伝送方法は、バスネットワークを介して書き込み命令を受ける段階と、前記書き込み命令に応答して読み出し動作を実行する段階とを含むことを特徴とする。
【００１６】
本発明の望ましい他の実施形態において、データ伝送方法は、バスネットワークを介して書き込み命令を伝送する段階と、前記書き込み命令に応答して前記バスネットワーク内に含まれないバスを介してデータを受ける段階とを含むことを特徴とする。
【００１７】
本発明の望ましい他の実施形態において、マスタ装置はバスネットワークを介してスレーブ装置に連結される第１連結と、前記スレーブ装置と前記バスネットワーク内に含まれない第２連結に連結されることを特徴とする。
【００１８】
本発明の望ましい他の実施形態において、スレーブ装置はバスネットワークを介してマスタ装置に連結される第１連結と、前記マスタ装置と前記バスネットワーク内に含まれない第２連結に連結されることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、シリコンバックプレーンマイクロネットワーク基盤システムで部分的に一対一通信を取り入れることによってマスタの要請に対するスレーブの応答遅延時間を短縮させることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。
【００２１】
図３は本発明の望ましい実施形態によるオンチップバス構造を示している。マスタ装置１１０−１１２とスレーブ装置１３０−１３２とはシリコンバックプレーンマイクロネットワーク１２０を介して通信する。マスタ装置１１０−１１２はＣＰＵ(Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ)、ＨＤＤ(Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ) コントローラ、オーディオＤＳＰ(Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ)及びＭＰＥＧ(Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔ Ｇｒｏｕｐ)などであり、スレーブ装置１３０−１３２は入／出力装置及びメモリなどである。シリコンバックプレーンであるマイクロネットワーク１２０に連結されるマスタ装置及びスレーブ装置の数はシステムの要求にしたがってさまざまに変更することができる。
【００２２】
シリコンバックプレーンマイクロネットワーク１２０はマスタ装置１１０−１１２とスレーブ１３０−１３２とに各々対応するエージェント１２１−１２６を含む。マスタ装置１１０とエージェント１２１−１２３、およびスレーブ装置１３０−１３２とエージェント１２４−１２６の間の通信はＯＣＰ(Ｏｐｅｎ Ｃｏｒｅ Ｐｒｏｔｏｃｏｌ)インターフェースによって実行される。隣接したエージェントはシリコンバックプレーンであるバス１２７によって互いに連結される。シリコンバックプレーンマイクロネットワーク１２０はリングまたはツリー形態の構造を有する。このような構造はリソースを分散させてルーティングを効果的に行うようにする。
【００２３】
マスタ装置の一例であるＣＰＵがスレーブ装置であるメモリ装置に貯蔵されたデータを読み出す過程を図４で示している。
【００２４】
ＣＰＵ１１０はＣＰＵコア２１０と命令語パッケト化器(ｃｏｍｍａｎｄ ｐａｃｋｅｔｉｚｅｒ、２２０)とを含む。 ＣＰＵ コア２１０で発生された読み出し命令ＲｅａｄとアドレスＡｄｄｒとは命令語パッケト化器２２０に伝達される。バースト読み出し命令である場合、一連の読み出し命令Ｒｅａｄ(１)・・・Ｒｅａｄ(ｎ)と一連のアドレスＡｄｄｒ(１)・・・Ａｄｄｒ(ｎ)とが命令語パッケト化器２２０に伝達される。
【００２５】
命令語パッケト化器２２０は読み出し命令を書き込み命令に変換し、変換された書き込み命令、アドレス及びデータをパケット化してシリコンバックプレーンマイクロネットワーク１２０に伝達する。命令語パッケト化器２２０が読み出し命令を書き込み命令に変換する理由はＣＰＵ１１０に対応するエージェント１２１が読み出し命令に対するメモリ１３２の応答を待たないようにするためである。この場合、データＤａｔａ(１)…Ｄａｔａ(ｎ)は無効な（ｎｕｌｌ）データである。
【００２６】
メモリ装置１３２はメモリ３１０と命令語ディパッケジ化器(ｄｅ−ｐａｃｋｅｔｉｚｅｒ、３２０)とを含む。パケット化された書き込み命令、アドレス及びデータはマイクロネットワーク１２０を介してディパッケト化器３２０に伝達する。ディパッケト化器３２０は書き込み命令を読み出し命令に復元し、復元された読み出し命令とアドレスとをメモリ３１０に伝達する。メモリ３１０は入力されたアドレスに貯蔵されたデータと応答信号とを命令語ディパッケト化器 ３２０に出力する。
【００２７】
命令語ディパッケト化器３２０はメモリ３１からのデータと応答信号ＲｅｓｐとにアドレスＡｄｄｒを付加して応答デコーダ１４０に伝達する。応答デコーダ１４０に伝達されるアドレスＡｄｄｒはデータ読み出しを要求したマスタ装置に対する情報を含む。
【００２８】
応答デコーダ１４０はメモリ装置１３２のディパッケト化器３２０から受信されたアドレスを参照してＣＰＵ１１０に応答信号と読み出しデータとを伝達する。
【００２９】
再び、図３を参照すれば、応答デコーダ１４０とマスタ装置１１０−１１２とはバス１５１、１５２、１５３を介して各々直接連結される。したがって、スレーブ装置１３２から出力される応答信号と応答データとは応答デコーダ１４０を介してマスタ装置１１０−１１２のうちの応答を要請したマスタ装置に直接伝達される。
【００３０】
このように、本発明のバスシステム１００はマスタ装置によって要請された応答データをマイクロネットワーク１２０を介すことなく、別途に具備されたバスを介して直接マスタ装置に伝達することができるので、応答時間が短縮される。
【００３１】
図５はマスタ装置がバースト読み出し命令を発生してから応答信号がマスタ装置に提供される時までの時間遅延を示している。前の説明の図２ではバーストごとにマイクロネットワーク１２０の仲裁が必要であったが、本発明ではマイクロネットワーク１２０を経ず、直接マスタ装置に応答信号を伝達するので、応答時間が短縮される。
【００３２】
図６は本発明の望ましい実施形態によるバスシステムのレイアウトを示している。リング構造のシリコンバックプレーンマイクロネットワーク１２０はリソースを分散させてルーティング効率を高める。マスタ装置と特定スレーブ装置(例えば、メモリ)との間にバスを各々連結することによって応答遅延時間が短縮される。
【００３３】
本明細書ではバスを通じてマスタ装置と直接連結されたスレーブ装置の一例としてメモリを図示して説明したが、メモリだけではなく、他のスレーブ装置もマスタ装置とバスを介して各々直接連結することができる。また、応答デコーダ１４０はマスタ装置１１０−１１２のうちスレーブ装置１３２から出力されるマスタ装置情報(アドレス)に対応するマスタ装置に応答信号と応答データとを伝達し、マルチプレクサなどで実現することができる。マスタ装置１１０−１１２と応答デコーダ１４０との間に連結されるバス１５０−１５２のビット幅は応答データの大きさ、システム特性などによって多様に変更することができる。
【図面の簡単な説明】
【００３４】
【図１】ソニックスマイクロネットワークを示す図である。
【図２】ＩＰコアの間の通信の一例として、ＣＰＵがメモリに貯蔵されたデータを読み出すとき、図１に示した構成要素の動作タイミングを示す図である。
【図３】本発明の望ましい実施形態によるオンチップバス構造を示す図である。
【図４】マスタ装置の一例であるＣＰＵがスレーブ装置であるメモリ装置に貯蔵されたデータを読み出す過程を例示的に示す図である。
【図５】マスタ装置がバースト読み出し命令を発生してから応答信号がマスタ装置に提供される時までの時間遅延を示す図である。
【図６】本発明の望ましい実施形態によるバスシステムのレイアウトを示す。
【符号の説明】
【００３５】
１００    バスシステム
１１０，１１１，１１２    マスタ装置
１２０    マイクロネットワーク
１２１，１２２，１２３，１２４，１２５，１２６    エージェント
１２７    バス
１３０，１３１，１３２    スレーブ装置
１４０    応答デコーダ
１５１，１５２，１５３    バス
【図１】
2005222543.tif 000003
【図２】
2005222543.tif 000004
【図３】
2005222543.tif 000005
【図４】
2005222543.tif 000006
【図５】
2005222543.tif 000007
【図６】
2005222543.tif 000008