(57)【要約】    【課題】  ＳｉＣ結晶中のチャネル移動度を大幅に向上させることができるＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置を提供する。    【解決手段】  ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、酸素と希ガスからなる混合ガスをプラズマ励起し、酸素励起活性種として酸素ラジカルを用い、基板温度を５００〜１２５０℃に設定することにより、シリコン酸化膜を形成し、引き続き酸窒化処理し、ラジカル化した酸素分子及び酸素原子によりカーボンを除去する。これによって、６２ｃｍ2 ／Ｖｓのチャネル移動度を得た。【選択図】    図１０
2005019951.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、酸素と希ガスからなる混合ガスをプラズマ励起し、酸素励起活性種として酸素ラジカルを用い、基板温度を５００〜１２５０℃に設定することにより、シリコン酸化膜を形成することを特徴とするＳｉＣ半導体装置の製造方法。
【請求項２】
請求項１記載のＳｉＣ半導体装置の製造方法において、前記基板温度を７００〜１１００℃とするＳｉＣ半導体装置の製造方法。
【請求項３】
請求項１記載のＳｉＣ半導体装置の製造方法において、Ｎ2 Ｏと希ガス、あるいはＮ2 とＯ2 と希ガスの混合ガスをプラズマ励起した活性種によりシリコン酸窒化膜を形成することを特徴とするＳｉＣ半導体装置の製造方法。
【請求項４】
請求項１記載のＳｉＣ半導体装置の製造方法において、前記希ガスはクリプトン、ヘリウム、アルゴン、ネオン又はキセノンであることを特徴とするＳｉＣ半導体装置の製造方法。
【請求項５】
請求項１記載のＳｉＣ半導体装置の製造方法において、前記プラズマ励起はＲＦ、マイクロ波又はＤＣプラズマであることを特徴とするＳｉＣ半導体装置の製造方法。
【請求項６】
請求項１記載のＳｉＣ半導体装置の製造方法において、シリコン酸化膜がトランジスタのゲート酸化膜であることを特徴とするＳｉＣ半導体装置の製造方法。
【請求項７】
請求項１記載のＳｉＣ半導体装置の製造方法において、エピタキシャル層付きのＳｉＣの｛０００１｝面±１０°あるいは｛１１−２０｝面±１０°を用いて、酸素／クリプトン混合ガスをマイクロ波で励起し、シリコン酸化膜を形成し、引き続きＮ2 Ｏでの酸窒化処理を行い、トランジスタのゲート酸化膜を得ることを特徴とするＳｉＣ半導体装置の製造方法。
【請求項８】
請求項１から７の何れか１項記載のＳｉＣ半導体装置の製造方法によって得られるＳｉＣ半導体装置。
【請求項９】
ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、プラズマ酸化を行った後に、引き続いて窒素ガス、あるいは窒素ガスと希ガスの混合ガスのプラズマ処理によって窒化を行ってトランジスタのゲート絶縁膜を得ることを特徴とするＳｉＣ半導体装置の製造方法。
【請求項１０】
ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、酸素あるいはＮ2 Ｏを用いた熱酸化を行った後に、窒素ガス、あるいは窒素ガスと希ガスの混合ガスのプラズマ処理によって窒化を行ってトランジスタのゲート絶縁膜を得ることを特徴とするＳｉＣ半導体装置の製造方法。
【請求項１１】
請求項９又は１０記載のＳｉＣ半導体装置の製造方法によって得られるＳｉＣ半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置に関するものである。
【背景技術】
【０００２】
従来、半導体デバイスはＳｉやＧａＡｓが中核となって大いに発展してきた。しかし、これらのバンドギャップは１．１２ｅＶ，１．４２ｅＶと中庸であるため、これがデバイスの動作温度や耐圧に限界をもたらし、近年の微細加工技術では性能的に理論限界値に近づいている。
【０００３】
これに対し、バンドギャップが大きい半導体材料は高い絶縁破壊特性を有するため、低損失パワーデバイスへの適用が期待されている。特に、炭化珪素（ＳｉＣ）は、バンドギャップが３．０２ｅＶ（６Ｈ−ＳｉＣ），３．２６ｅＶ（４Ｈ−ＳｉＣ）とＳｉに較べて３倍程度大きく、絶縁破壊電界、飽和電子速度、熱伝導度の特性も従来のシリコンデバイスに比して格段に向上する。このため、高耐圧・低損失・高温動作可能なパワーデバイスとしてＳｉＣが注目されている。中でもＳｉＣダイオードは既に実用化されている。
【０００４】
以下、先行技術の概要について説明する。
【０００５】
（１）ＳｉＣＭＯＳＦＥＴ特性の典型例（下記非特許文献１参照）
最も有望な４Ｈ型ＳｉＣ（４Ｈ−ＳｉＣ）のＭＯＳＦＥＴを通常の熱酸化（１１５０℃、ドライあるいはウェットＯ2 ）で作製した場合は、チャネル移動度は５〜６ｃｍ2 ／Ｖｓと極めて小さい。４Ｈ−ＳｉＣ結晶中のチャネル移動度は５００〜９００ｃｍ2 ／Ｖｓであるから、２００〜３００ｃｍ2 ／Ｖｓの値が出てもおかしくない。実用面から考えると、少なくとも５０〜１００ｃｍ2 ／Ｖｓ以上の値が必要である。
【０００６】
（２）ＳｉＣＭＯＳＦＥＴ特性改善例（Ａ）（下記非特許文献２参照）
１２００℃のＯ2 による熱酸化後、９５０℃、３時間のウェットＯ2 による再酸化アニールを行うと、チャネル移動度が１５〜２５ｃｍ2 ／Ｖｓまで向上する。
【０００７】
（３）ＳｉＣＭＯＳＦＥＴ特性改善例（Ｂ）（下記非特許文献３参照）
現在のベストと認識されているものであり、１１００〜１２００℃のＯ2 による熱酸化後、１１７５℃、２時間のＮＯガス雰囲気アニールを行うと、チャネル移動度が最高３７ｃｍ2 ／Ｖｓまで向上する。これが現在の世界標準とされているが、高温プロセスとＮＯガスの毒性が懸念されている。
【０００８】
（４）ＳｉＣのオゾン（Ｏ3 ）酸化の試み（下記非特許文献４参照）
オゾンあるいはオゾン分子の熱分解により生じた原子状酸素によりＳｉＣを酸化する。酸化温度は１２００℃の高温であり、酸化できることは分かったが、膜質やＭＯＳＦＥＴ特性は報告がない。
【０００９】
（５）Ｓｉのプラズマ酸化（下記非特許文献５、６、７参照）
Ｓｉの分野では、１９９６年頃から、プラズマ酸化が研究されている。ただし、いずれも超ＬＳＩ用の１〜３ｎｍの極薄酸化膜を制御性よく形成することが目的であり、パワーデバイスで用いられる３０ｎｍ以上の酸化膜の形成や、ＳｉＣへの適用例は見当たらない。ＳｉＣの酸化では、「界面からのＣ原子の除去による急峻なＳｉＯ2 ／ＳｉＣ界面形成」という材料特有の問題があり、Ｓｉの熱酸化技術とは本質的に問題の起源が異なる。
【００１０】
（６）ＳｉＣ基板を用いた半導体装置（下記特許文献１参照）
ゲート絶縁膜を形成後、そのゲート絶縁膜を水蒸気を含んだ５００℃以上の雰囲気に曝すようにする。また、ゲート絶縁膜を乾燥酸素を用いた熱酸化法で形成するようにしたＳｉＣ基板を用いた半導体装置が開示されている。
【００１１】
（７）酸化膜／ＳｉＣ界面の作製（下記特許文献２参照）
ＳｉＣ半導体基板上に、ゲート酸化膜を形成する前の基板処理工程において、基板の温度を室温から１２００℃の範囲に保ち、紫外線を照射しつつオゾン暴露を行って酸化膜／ＳｉＣ界面の作製をするようにしたものが開示されている。
【特許文献１】特開２００２−２２２９４３号公報（第５−７頁  図１）
【特許文献２】特開２００１−２４４２６０号公報（第２−３頁  図２）
【非特許文献１】Ｈ．Ｙａｎｏ，Ｔ．Ｋｉｍｏｔｏ，Ｈ．Ｍａｔｓｕｎａｍｉ，Ｍ．Ｂａｓｓｌｅｒ  ａｎｄ  Ｇ．Ｐｅｎｓｌ，「ＭＯＳＦＥＴ  Ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  ４Ｈ−，６Ｈ−，ａｎｄ  １５Ｒ−ＳｉＣ  Ｐｒｏｃｅｓｓｅｄ  ｂｙ  Ｄｒｙ  ａｎｄ  Ｗｅｔ  Ｏｘｉｄａｔｉｏｎ」，Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  Ｆｏｒｕｍ  Ｖｏｌｓ．３３８−３４２（２０００）ｐｐ．１１０９−１１１２
【非特許文献２】Ｓ．Ｓｕｚｕｋｉ  ｅｔ  ａｌ．，「Ｃｏｒｒｅｌａｔｉｏｎ  ｂｅｔｗｅｅｎ  ｃｈａｎｎｅｌ  ｍｏｂｉｌｉｔｙ  ａｎｄ  ｓｈａｌｌｏｗ  ｉｎｔｅｒｆａｃｅ  ｔｒａｐｓ  ｉｎ  ＳｉＣ  ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒｓ」，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｖｏｌ．９２，Ｎｏ．１０，１５  Ｎｏｖｅｍｂｅｒ  ２００２，ｐｐ．６２３０−６２３４
【非特許文献３】Ｇ．Ｙ．Ｃｈｕｎｇ  ｅｔ  ａｌ．，「Ｉｍｐｒｏｖｅｄ  Ｉｎｖｅｒｓｉｏｎ  Ｃｈａｎｎｅｌ  Ｍｏｂｉｌｉｔｙ  ｆｏｒ  ４Ｈ−ＳｉＣ  ＭＯＳＦＥＴｓ  Ｆｏｌｌｏｗｉｎｇ  Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ａｎｎｅａｌｓ  ｉｎ  Ｎｉｔｒｉｃ  Ｏｘｉｄｅ」，ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．２２，Ｎｏ．４，Ａｐｒｉｌ  ２００１，ｐｐ．１７６−１７８
【非特許文献４】小杉亮治、福田憲司、荒井和雄、「原子状酸素による４Ｈ−ＳｉＣ酸化」、応用物理学会、ＳｉＣ及び関連ワイドギャップ半導体研究会、第１１回講演会予稿集、２００２年１１月２０日〜２２日，ｐｐ．６６
【非特許文献５】伊藤仁、長嶺真、佐竹秀喜、鳥海明、「Ｓｉのラジカル酸化技術とそのゲート絶縁膜への応用」、応用物理学会  薄膜・表面物理分科会主催特別研究会研究報告、極薄シリコン酸化膜の形成・評価・信頼性（第４回研究会）、１９９９年１月２２・２３日，ｐｐ．１２１−１２６
【非特許文献６】森岡あゆ香、近村伸悟、岩崎好孝、上野智雄、「原子状酸素の高効率生成とそのＳｉ（１００）基板の低温酸化への応用」、応用物理学会  薄膜・表面物理分科会主催特別研究会研究報告、極薄シリコン酸化膜の形成・評価・信頼性（第４回研究会）、１９９９年１月２２・２３日，ｐｐ．１７３−１７８
【非特許文献７】臼田宏治、長嶺真、伊藤仁、鳥海明、「ｎｍラジカル酸化によるＳｉＯ2 ／Ｓｉ界面の平坦性向上の確認」、応用物理学会  薄膜・表面物理分科会／シリコンテクノロジー分科会共催特別研究会研究報告、極薄シリコン酸化膜の形成・評価・信頼性（第５回研究会）、２０００年１月２１・２２日，ｐｐ．２７７−２８１
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記した従来の技術では、酸化膜の形成後に十分なＳｉＣの残渣除去が行われておらず、チャネル移動度の向上に難があった。
【００１３】
本発明は、上記状況に鑑みて、ＳｉＣ結晶中のチャネル移動度を大幅に向上させることができるＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、上記目的を達成するために、
〔１〕ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、酸素と希ガスからなる混合ガスをプラズマ励起し、酸素励起活性種として酸素ラジカルを用い、基板温度を５００〜１２５０℃に設定することにより、シリコン酸化膜を形成することを特徴とする。
【００１５】
〔２〕上記〔１〕記載のＳｉＣ半導体装置の製造方法において、前記基板温度を７００〜１１００℃とする。
【００１６】
〔３〕上記〔１〕記載のＳｉＣ半導体装置の製造方法において、Ｎ2 Ｏと希ガス、あるいはＮ2 とＯ2 と希ガスの混合ガスをプラズマ励起した活性種によりシリコン酸窒化膜を形成することを特徴とする。
【００１７】
〔４〕上記〔１〕記載のＳｉＣ半導体装置の製造方法において、前記希ガスはクリプトン、ヘリウム、アルゴン、ネオン又はキセノンであることを特徴とする。
【００１８】
〔５〕上記〔１〕記載のＳｉＣ半導体装置の製造方法において、前記プラズマ励起はＲＦ、マイクロ波又はＤＣプラズマであることを特徴とする。
【００１９】
〔６〕上記〔１〕記載のＳｉＣ半導体装置の製造方法において、シリコン酸化膜がトランジスタのゲート酸化膜であることを特徴とする。
【００２０】
〔７〕上記〔１〕記載のＳｉＣ半導体装置の製造方法において、エピタキシャル層付きのＳｉＣの｛０００１｝面±１０°あるいは｛１１−２０｝面±１０°を用いて、酸素／クリプトン混合ガスをマイクロ波で励起し、シリコン酸化膜を形成し、引き続きＮ2 Ｏでの酸窒化処理を行い、トランジスタのゲート酸化膜を得ることを特徴とする。
【００２１】
〔８〕ＳｉＣ半導体装置であって、上記〔１〕から〔７〕の何れか１項記載のＳｉＣ半導体装置の製造方法によって得られる。
【００２２】
〔９〕ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、プラズマ酸化を行った後に、引き続いて窒素ガス、あるいは窒素ガスと希ガスの混合ガスのプラズマ処理によって窒化を行ってトランジスタのゲート絶縁膜を得ることを特徴とする。
【００２３】
〔１０〕ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、酸素あるいはＮ2 Ｏを用いた熱酸化を行った後に、窒素ガス、あるいは窒素ガスと希ガスの混合ガスのプラズマ処理によって窒化を行ってトランジスタのゲート絶縁膜を得ることを特徴とする。
【００２４】
〔１１〕ＳｉＣ半導体装置であって、上記〔９〕又は〔１０〕記載のＳｉＣ半導体装置の製造方法によって得られる。
【発明の効果】
【００２５】
本発明によれば、以下のような効果を奏することができる。
【００２６】
（Ａ）本発明のＳｉＣ半導体装置のチャネル移動度を、従来の５〜６ｃｍ2 ／Ｖｓに対して、６２ｃｍ2 ／Ｖｓに向上させることができる。
【００２７】
（Ｂ）また、本発明のＳｉＣ半導体装置の閾値電圧を、従来の５〜８Ｖに対して、２．４８Ｖに低減させることができた。
【００２８】
（Ｃ）更に、絶縁破壊電圧は、９ＭＶ／ｃｍ（最高１２ＭＶ／ｃｍ）と、良好である。
【００２９】
（Ｄ）また、ドレイン電流が大きなトランジスタのゲート絶縁膜を得ることができる。
【発明を実施するための最良の形態】
【００３０】
ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、酸素と希ガスからなる混合ガスをプラズマ励起し、酸素励起活性種として酸素ラジカルを用い、基板温度を５００〜１２５０℃に設定することにより、シリコン酸化膜を形成し、引き続き窒化処理し、ラジカル化した活性種により界面のカーボンを除去する。よって、ＳｉＣ結晶中のチャネル移動度を大幅に向上させることができる。
【実施例】
【００３１】
本発明の実施の形態について図面を参照して詳細に説明する。
【００３２】
図１は本発明の実施例を示すＳｉＣ半導体装置のプラズマ酸化膜の製造装置の構成図であり、図１（ａ）はその製造装置の模式図、図１（ｂ）はその製造装置を示す代用図面に代わる写真である。
【００３３】
これらの図において、１はマイクロ波導波管、２はプラズマ発光装置、３は石英チャンバー、４は赤外線ランプ、５は基板（試料）、６は観察窓、７はガス供給口、８はガス排出口である。
【００３４】
本発明におけるＳｉＣ半導体装置は、酸素と希ガスからなる混合ガスをプラズマ励起し、酸素励起活性種として酸素ラジカルを用い、基板５の温度を５００〜１２５０℃に設定することにより、シリコン酸化膜を形成し、ラジカル化した酸素分子及び酸素原子によりカーボンを除去することにより製造する。更に、基板温度は望ましくは、７００〜１１００℃とする。
【００３５】
また、酸窒化処理はＮ2 又はＮ2 Ｏガスにて行う。
【００３６】
そして、希ガスとしては、クリプトン、ヘリウム、アルゴン、ネオン又はキセノンを用いる。
【００３７】
更に、プラズマ励起は、ＲＦ、マイクロ波又はＤＣプラズマにより行う。
【００３８】
また、酸化膜を形成するＳｉＣの結晶面は、４Ｈ−ＳｉＣ（０００１）、４Ｈ−ＳｉＣ（０００−１）、４Ｈ−ＳｉＣ（１１−２０）、４Ｈ−ＳｉＣ（０３−３８）、６Ｈ−ＳｉＣ（０００１）、６Ｈ−ＳｉＣ（０００−１）、６Ｈ−ＳｉＣ（１１−２０）、６Ｈ−ＳｉＣ（０１−１４）のいずれかを用いる。面は±１０°の範囲とする。なお、結晶学では数字の上に−を付けるのが通例であるが、ここでは負の表示とした。
【００３９】
図２は本発明の実施例を示すＳｉＣ酸化膜の膜厚の酸化時間依存性を示す図であり、図２（ａ）は線形の目盛りの場合、図２（ｂ）は両対数の目盛りの場合を示している。これらの図において、横軸は酸化時間（ｈ）、縦軸は酸化膜厚（ｎｍ）を示している。
【００４０】
これらの図から明らかなように、９００℃の低温でも、５時間のプラズマ酸化により３０ｎｍ以上の酸化膜を形成可能である。温度を１０００℃に上げれば、酸化速度は２〜３倍となる。因みに、１０００℃の通常の熱酸化では、ＳｉＣはほとんど酸化されない（３０ｎｍの酸化膜を形成するには３０時間以上必要である）。なお、ここでの、典型的な酸化条件は、Ｏ2 流量２ｓｃｃｍ、Ｋｒガス流量７０ｓｃｃｍ、圧力１Ｔｏｒｒ、温度９００℃、マイクロ波パワー２３０Ｗ、時間約５時間、２．４５ＧＨｚである。
【００４１】
図３は本発明の実施例を示すＳｉＣＭＯＳキャパシタの断面図である。
【００４２】
この図において、１１は底部のＡｌ電極膜、１２はｎ+ −ＳｉＣ基板、１３はその基板１２上に形成されるｎ−ＳｉＣエピタキシャル膜、１４はそのエピタキシャル膜１３上に形成されるシリコン酸化（ＳｉＯ2 ）膜、１５はそのシリコン酸化（ＳｉＯ2 ）膜１４上に形成されるＡｌ電極膜である。
【００４３】
図４は本発明の実施例を示すＳｉＣ酸化膜の電流−電圧特性図であり、図４（ａ）はその典型的なＩ−Ｖ特性図であり、横軸は電界（ＭＶ／ｃｍ）、縦軸は電流密度（Ａ／ｃｍ2 ）を示している。図４（ｂ）はその絶縁耐圧分布を示す図であり、横軸は絶縁破壊電界ＥB （ＭＶ／ｃｍ）、縦軸は降伏率（％）を示している。
【００４４】
ここで、低電界での抵抗率は５×１０15Ωｃｍ以上であり十分高い。高電界ではＦ−Ｎトンネル電流が観測され、良質の酸化膜が形成されていることが分かる。なお、絶縁破壊電界ＥB は９ＭＶ／ｃｍ（最高１２ＭＶ／ｃｍ）であり、良好である。
【００４５】
図５は本発明の実施例を示すｎチャネルＳｉＣＭＯＳＦＥＴの断面図、図６は本発明の実施例を示すｎチャネルＳｉＣＭＯＳＦＥＴの代用図面としての上面写真である。
【００４６】
これらの図において、２１は底部のＴｉ／Ａｌ電極膜、２２はｐ+ −ＳｉＣ基板、２３はそのＳｉＣ基板２２上に形成されるｐ−ＳｉＣエピタキシャル層、２４，２５はそのエピタキシャル層２３に形成されるｎ+ 拡散層、２６は表面に形成されるシリコン酸化（ＳｉＯ2 ）膜（ゲート酸化膜）、２７はｎ+ 拡散層２４に接続されるソース電極、２８はｎ+ 拡散層２５に接続されるドレイン電極、２９はシリコン酸化（ＳｉＯ2 ）膜２６上に形成されるゲート電極である。
【００４７】
この実施例において、良好なトランジスタ動作を確認することができた。
【００４８】
図７は本発明の実施例を示すＳｉＣＭＯＳＦＥＴのドレイン電流−ドレイン電圧特性図であり、横軸はドレイン電圧（Ｖ）、縦軸はドレイン電流（ｍＡ）を示している。図７（ａ）はチャネル長さが３０μｍ、図７（ｂ）はチャネル長さが５０μｍ、図７（ｃ）はチャネル長さが１００μｍの場合をそれぞれ示している。
【００４９】
これらの図から、いずれのＭＯＳＦＥＴも良好な動作特性を示すということが分かる。
【００５０】
図８は本発明の実施例を示すＳｉＣＭＯＳＦＥＴのドレイン電流−ゲート電圧特性図であり、横軸はゲート電圧（Ｖ）、縦軸はドレイン電流（ｍＡ）を示している。
【００５１】
この実施例では、閾値電圧（ＶT ）が２．４８Ｖと小さく、良好であることが分かる。これに対して、従来技術による通常の熱酸化で作製すると、閾値電圧は５〜８Ｖと高くなる。
【００５２】
図９は本発明の実施例を示すＳｉＣＭＯＳＦＥＴのチャネル移動度の実効電圧依存性特性図であり、横軸はゲート電圧ＶG −閾値電圧ＶT （Ｖ）、縦軸はチャネル移動度（ｃｍ2 ／Ｖｓ）を示している。
【００５３】
この図から明らかなように、最高値３６ｃｍ2 ／Ｖｓのチャネル移動度を示している。その後の実験でＮ2 Ｏ処理により６２ｃｍ2 ／Ｖｓも達成された。低温で形成したにも関わらず、このチャネル移動度の値は世界で最も高い値であるといえる。
【００５４】
〔実施例〕
以下、本発明のＳｉＣ半導体装置の製造方法について説明する。
【００５５】
まず、ＳｉＣ基板の洗浄方法について説明する。ここでは、４Ｈ−ＳｉＣ（０００１）エピタキシャル基板を用いる。
【００５６】
ＳｉＣ基板の洗浄については、次のような手順で予備洗浄を行う。
【００５７】
（１）９０℃に加熱したＳＰＭ洗浄液（Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝５：１）にＳｉＣ基板を３０分間浸し、基板表面の有機物を除去する。
【００５８】
（２）脱イオン水で十分にリンスした後、塩酸（ＨＣｌ）、王水（ＨＣｌ：ＨＮＯ3 ＝３：１）の順にそれぞれ約１０分、３０分間ＳｉＣ基板を浸し、金属類を除去する。
【００５９】
（３）脱イオン水で再度十分にリンスした後、フッ酸（ＨＦ）に数分間浸し、基板表面の酸化膜を除去する。
【００６０】
（４）脱イオン水で十分リンスを行う。
【００６１】
次に、ＳｉＣのＭＯＳ界面準位密度を減少させるためのＲＣＡ洗浄の手順について説明する。
【００６２】
（１）９０℃に加熱したＳＰＭ洗浄液（Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝５：１）にＳｉＣ基板を１０分間浸し、強力な酸化力で有機物を除去する。
【００６３】
（２）次に、脱イオン水で十分にリンスした後、８０℃に加熱したＡＰＭ洗浄液（ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５）にＳｉＣ基板を１０分間浸し、基板表面のパーティクルを除去する。
【００６４】
（３）次いで、脱イオン水で十分にリンスした後、希フッ酸（０．５％、ＤＨＦ）に１分間浸し、酸化膜を除去する。
【００６５】
（４）次いで、再び脱イオン水で十分にリンスを行う。
【００６６】
（５）次に、８０℃に加熱したＨＰＭ洗浄液（ＨＣｌ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：６）に１０分間浸し、基板表面の金属汚染を除去する。
【００６７】
（６）再度、上記（２）、（３）、（４）を繰り返す。
【００６８】
上記したような手順でＳｉＣ基板をＲＣＡ洗浄後、大気中に曝すと、基板上に自然酸化膜が形成されてしまう。その自然酸化膜中には、ピンホール、サブオキサイド（ｓｕｂ  ｏｘｉｄｅ）などの欠陥が多く含まれており、膜の品質を悪化させると推測される。また、酸化膜形成前の表面の平坦性は、酸化膜形成後の界面の平坦性に大きく影響を及ぼし、平坦性が低下するにつれてＳｉＯ2 膜の絶縁耐圧やＭＯＳＦＥＴのチャネル移動度が低下することが明らかになっている。
【００６９】
そこで、本発明では酸化膜形成前に均一な化学酸化膜を形成することにより、膜質の改善を図った。
【００７０】
本発明では、上記したＲＣＡ洗浄後に基板を８０℃に加熱した過酸化水素水（３０％）に３０分間浸し、液相において均一な化学酸化膜を形成した。このプロセスはＳｉ基板、ＳｉＣ基板両方について採用した。
【００７１】
次に、洗浄後のＳｉＣ基板への膜の形成方法について説明する。
【００７２】
図１０は本発明にかかるＳｉＣ半導体装置のプラズマ酸化の工程図である。
【００７３】
（１）サンプルとしてのＳｉＣ基板を膜形成室に導入し、０．７〜１．１Ｔｏｒｒの条件下で、保護酸化膜を形成するためのＯ2 （２ｓｃｃｍ）を供給しながら４０℃／ｍｉｎの温度勾配で昇温を行う。
【００７４】
（２）測定温度が設定値で安定した後、所望の流量のＯ2 （例えば、６ｓｃｃｍ）とＫｒガス（例えば、６０ｓｃｃｍ）を導入し、マイクロ波電力を印加してプラズマを点灯させ膜形成を開始する。
【００７５】
（３）所定時間酸化を行った後、マイクロ波電力の供給を停止し、導入ガスをＮ2 ガス（例えば、１０ｓｃｃｍ）に切り替え、−３０℃／ｍｉｎの温度勾配で降温する。
【００７６】
なお、上記処理において、マイクロ波は、２．４５ＧＨｚ、マイクロ波パワーは２００〜２５０Ｗ、Ｏ2 流量は２〜８ｓｃｃｍ、Ｋｒガス流量は６０〜８０ｓｃｃｍである。
【００７７】
ここで、Ｏ2 の希釈ガスとしてＫｒガスを使用しているがその理由を以下に述べる。
【００７８】
図１１は本発明のＳｉＣ半導体装置の処理中における酸素分子と希ガスのエネルギー図である。
【００７９】
この図に示すように、酸素分子は基底状態より数ｅＶ程度高いエネルギー状態に複数の分子励起状態（Ｏ2 * ）が存在する。Ｈｅ以外の希ガスはイオン化エネルギーが比較的低く、放電しやすい。また、寿命の長い準安定状態が存在するので、このエネルギーを混合ガス種の励起に活用できる。分子状の酸素活性種は原子状の酸素活性種と比較して酸化膜中を拡散し難いため、酸化の進行を活発にするためには原子状酸素を励起することが望ましい。
【００８０】
次に、ＳｉＣＭＯＳＦＥＴの製造方法について説明する。
【００８１】
以下に、ＳｉＣＭＯＳＦＥＴの作製プロセスを図１２〜図１６を参照しながら順に説明する。
【００８２】
図１２は各プロセスのフォトリソグラフィ用マスクパターン（ＳｉＣＭＯＳＦＥＴ）を示す図であり、図１２（ａ）はマーカ形成用、図１２（ｂ）はソースおよびドレイン領域用、図１２（ｃ）はコンタクトホール形成用、図１２（ｄ）はゲート電極形成用のそれぞれのマスクパターンを示している。ここで、マーカ、ソース・ドレイン等のパターンの形成はフォトリソグラフィ（リフトオフ用レジスト使用）によって行った。
【００８３】
〔Ａ〕マーカ形成工程
図１３は本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のマーカ形成工程を示す図である。
【００８４】
（１）まず、図１３（ａ）に示すように、基板３１、エピタキシャル層３２、Ａｌ膜３３を順次形成する。
【００８５】
（２）次に、図１３（ｂ）に示すように、Ａｌ膜３３上にレジスト３４を塗布してフォトリソグラフィによりレジスト３４にエッチング部３５を形成する。
【００８６】
（３）次いで、レジスト３４をマスクにして、図１３（ｃ）に示すように、Ａｌ膜３３の部位にエッチング部３６を形成する。
【００８７】
（４）次に、図１３（ｄ）に示すように、レジスト３４を除去する。
【００８８】
（５）次に、図１３（ｅ）に示すように、反応性イオンエッチング（ＲＩＥ）により、ＳｉＣエピタキシャル層３２にエッチング部（マーカ）３７をエッチングする。
【００８９】
このように、基板全面にＡｌ（厚さ：０．３μｍ）膜３３を真空蒸着した後、レジスト３４を塗布し、フォトリソグラフィ〔図１２（ａ）参照〕によってパターニングし、Ａｌ膜３３を６０℃のリン酸（Ｈ3 ＰＯ4 ）：酢酸（ＣＨ3 ＣＯＯＨ）：硝酸（ＨＮＯ3 ）＝２５０：２０：３混合液に浸し、開口部のＡｌ膜３３をエッチングする。レジスト３４を除去した後、ＲＩＥにより、ＳｉＣエピタキシャル層３２をエッチングしてマーカ３７を形成する。なお、ＲＩＥの条件を表１に示す。
【００９０】
【表１】
2005019951.tif 000003
〔Ｂ〕ソース・ドレイン領域の形成工程
図１４は本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のソース・ドレイン領域の形成工程を示す図である。以降の処理工程においては、上記したマーカが基準となって処理が行われていく。
【００９１】
（１）まず、図１４（ａ）に示すように、基板３１、エピタキシャル層３２、Ａｌ膜３３を形成し、そのＡｌ膜３３上にレジストを塗布し、露光、現像を行い、レジストのパターニング３８を行う。
【００９２】
（２）次いで、図１４（ｂ）に示すように、そのパターニングされたレジスト３８をマスクにして、Ａｌ膜３３のエッチングを行い、パターニングされたＡｌ膜３３Ａを形成する。なお、３９はＡｌ膜３３のエッチング部である。
【００９３】
（３）次に、図１４（ｃ）に示すように、そのパターニングされたレジスト３８及びパターニングされたＡｌ膜３３ＡをマスクにしてＰ（リン）イオン（Ｐ+ ）の注入を行う。
【００９４】
（４）次に、図１４（ｄ）に示すように、パターニングされたＡｌ膜３３Ａ及びパターニングされたレジスト３８をリフトオフして除去した後、アニールし、ｎ+ 拡散層４０，４１を形成する。
【００９５】
すなわち、上記（１）でフォトリソグラフィによってソース・ドレイン用の窓を開け〔図１２（ｂ）参照〕、Ａｌ膜をエッチングし、Ｐ+ を注入する。なお、表２にそのイオン注入条件を、図１５に注入プロファイルを示す。
【００９６】
【表２】
2005019951.tif 000004
図１５において、横軸は深さ（μｍ）、縦軸は濃度（ｃｍ-3）を示し、ここでは、Ｐ+ を１０ｋｅＶ〜１１０ｋｅＶで４段階注入（３００℃）し、トータル・ドースは１．４×１０15ｃｍ-2である。そして、注入深さは約０．２μｍである。Ａｌ膜、レジストを除去した後、注入したＰ+ を活性化させるためにアニールを行う。アニールはＳｉＣ  ＣＶＤ装置を用いて行い、Ａｒ雰囲気（流量：１ｓｌｍ）、常圧、１６００℃、２０分間の条件で行った。高温でのアニール中に、ＳｉＣ最表面からＳｉ原子が蒸発して最表面がグラファイト化している可能性があるため、アニール後に１１００℃、２０分間の犠牲酸化を施して表面層を除去した。なお、図１５において、実線の曲線は、点線で示された複数の分布の和である。
【００９７】
〔Ｃ〕ゲート絶縁膜の形成工程
図１６は本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のゲート絶縁膜の形成工程を示す図である。
【００９８】
ここでは、図１６における表面にシリコン酸化（ＳｉＯ2 ）膜からなるゲート絶縁膜４２を表３に示す条件で、リモートプラズマ酸化法により形成する。
【００９９】
【表３】
2005019951.tif 000005
すなわち、基板温度は８８０℃、Ｏ2 流量は２ｓｃｃｍ、Ｋｒ流量は７０ｓｃｃｍ、酸化圧力は０．７〜１．１Ｔｏｒｒ、マイクロ波電力は２１５Ｗ、酸化時間は７時間、降温速度は３℃／ｍｉｎ、酸化膜厚は２７．０ｎｍである。
【０１００】
〔Ｄ〕コンタクトホールの形成工程
図１７は本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のコンタクトホールの形成工程を示す図である。
【０１０１】
（１）まず、図１７（ａ）に示すように、ゲート酸化膜４２上にフォトリソグラフィによってコンタクトホール形成用のレジストパターン４３を形成する。
【０１０２】
（２）次いで、図１７（ｂ）に示すように、レジストパターン４３をマスクにして、ゲート酸化膜４２をエッチングして、パターニングされたゲート酸化膜４２′を形成する。
【０１０３】
（３）次に、図１７（ｃ）に示すように、Ａｌ膜４４を蒸着する。
【０１０４】
（４）次に、図１７（ｄ）に示すように、レジストパターン４３及びＡｌ膜４４をリフトオフして除去して、ソース・ドレイン電極４５，４６を形成するとともに、基板３１の裏面にＴｉ／Ａｌ電極膜４７を蒸着する。
【０１０５】
このように、コンタクトホールのマスク〔図１２（ｃ）参照〕を形成し、パターン開口部のゲート酸化（ＳｉＯ2 ）膜４２をＢＨＦによりエッチングする。その後、ソース・ドレイン電極４５，４６用のＡｌ膜（０．１μｍ）４４を全面蒸着し、９０℃のレジスト剥離液によってリフトオフする。基板３１の裏面にＴｉ（１０ｎｍ）／Ａｌ電極膜（１００ｎｍ）４７を蒸着し、Ａｒ雰囲気、６００℃で１０分間、電極のＰＭＡを行う。
【０１０６】
〔Ｅ〕ゲート電極の形成工程
図１８は本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のゲート電極の形成工程を示す図である。
【０１０７】
（１）まず、図１８（ａ）に示すように、表面にレジストを塗布して、露光、現像を行い、レジストのパターニング４８を行う。
【０１０８】
（２）次いで、図１８（ｂ）に示すように、パターニングされたレジスト４８上にＡｌ膜（０．１μｍ）４９を蒸着する。
【０１０９】
（３）次に、図１８（ｃ）に示すように、パターニングされたレジスト４８及びＡｌ膜４９をリフトオフして除去して、ゲート電極５０を形成する。
【０１１０】
最後に、フォーミングガス雰囲気中において４５０℃、１０分間のＰＭＡを行う。
【０１１１】
図１９は本発明の実施例のトランジスタのゲート絶縁膜の形成の模式図である。ここでは、ワイドバンドギャップを有し、超低損失パワーデバイスに有用なＳｉＣのゲート絶縁膜の製造方法について説明する。
【０１１２】
ここでは、ＳｉＣからなる基板６１上にＳｉＣエピタキシャル層６２を形成し、そのＳｉＣエピタキシャル層６２にｎ+ 拡散層６３，６４を形成し、その上にトランジスタのゲート絶縁膜６５を形成する。
【０１１３】
その製造方法としては、例えば、熱酸化を行った後に、引き続いて窒素ガス、あるいは窒素ガスと希ガスの混合ガスでのプラズマ処理によって窒化を行って、トランジスタのゲート絶縁膜６５を得るようにしている。
【０１１４】
すなわち、Ｏ2 流量２ｓｌｍ、常圧、温度１１５０℃の条件で２時間、熱酸化（乾燥酸素）によって酸化膜（膜厚４２ｎｍ）を形成した後、引き続いて、Ｎ2 流量３０ｓｃｃｍ、Ｋｒ流量７０ｓｃｃｍ、圧力１．５Ｔｏｒｒ、マイクロ波電力２００Ｗ、温度８５０℃の条件で３０分間、プラズマ窒化を行ってゲート絶縁膜６５を有するＭＯＳＦＥＴを作製する。
【０１１５】
また、その他の製造方法としては、酸素あるいはＮ2 Ｏを用いた熱酸化を行った後に、窒素ガス、あるいは窒素ガスと希ガスの混合ガスでのプラズマ処理によって窒化を行ってトランジスタのゲート絶縁膜６５を得る。すなわち、Ｎ2 Ｏ流量０．２ｓｌｍ、Ｎ2 流量２ｓｌｍ、常圧、温度１２８０℃の条件で７時間、Ｎ2 Ｏによる高温酸化によって酸化膜（膜厚４６ｎｍ）を形成した後、引き続いて、Ｎ2 流量３０ｓｃｃｍ、Ｋｒ流量７０ｓｃｃｍ、圧力１．５Ｔｏｒｒ、マイクロ波電力２００Ｗ、温度８５０℃の条件で３０分間、プラズマ窒化を行って同様のＭＯＳＦＥＴを作製する。
【０１１６】
このように、ＳｉＣからなる半導体基板上にシリコン酸化膜を形成する方法において、酸化膜形成後、窒素ガス又は窒素ガスと希ガスからなる混合ガスをプラズマ励起し、基板をプラズマ窒化処理する。希ガスはＫｒ又はＡｒが好ましく、処理温度は７００〜１３００℃である。第１ステップの酸化膜形成はプラズマ酸化処理、酸素による通常の熱酸化処理又はＮ2 Ｏによる熱酸化処理により行われる。４Ｈ−ＳｉＣの（０００１）面を用いて、ソース・ドレイン領域形成後、Ｎ2 ／Ｋｒ流量３０／７０ｓｃｃｍ、圧力１．５Ｔｏｒｒ、温度８５０℃、３０分間のプラズマ処理を行い、チャネル移動度は、酸化膜形成がプラズマ酸化処理の場合で５８ｃｍ2 ／Ｖｓ、熱酸化処理の場合で５６ｃｍ2 ／Ｖｓ、Ｎ2 Ｏ熱酸化処理の場合で７１ｃｍ2 ／Ｖｓと高い値を得た。閾値電圧は３Ｖ以下である。
【０１１７】
以下、実験例について説明する。
（サンプルＡ：プラズマ酸化）（比較例）
Ｏ2 流量６ｓｃｃｍ、Ｋｒ流量６０ｓｃｃｍ、圧力１．２Ｔｏｒｒ、マイクロ波電力２３０Ｗ、温度９００℃の条件で５時間プラズマ酸化を行い、厚さ３５ｎｍの酸化膜を形成し、ｎチャネル反転ＭＯＳＦＥＴを作製した。基板は４Ｈ−ＳｉＣ（０００１）面８°オフ上のｐ型エピタキシャル成長層で、成長層のアクセプタ密度は２×１０16ｃｍ-3である。
（サンプルＢ：プラズマ酸化＋プラズマ窒化）
サンプルＡと同様のプラズマ酸化を行った後、引き続いてＮ2 流量３０ｓｃｃｍ、Ｋｒ流量７０ｓｃｃｍ、圧力１．５Ｔｏｒｒ、マイクロ波電力２００Ｗ、温度８５０℃の条件で３０分間、「プラズマ窒化」を行って同様のＭＯＳＦＥＴを作製した。
（サンプルＣ：酸素による熱酸化）
通常の熱酸化（乾燥酸素）によって酸化膜を形成し、ＭＯＳＦＥＴを作製した。熱酸化の条件は、Ｏ2 流量２ｓｌｍ、常圧、温度１１５０℃、２時間であり、酸化膜厚は４２ｎｍである。
（サンプルＤ：酸素による熱酸化＋プラズマ窒化）
サンプルＣと同様の熱酸化を行った後、引き続いて、Ｎ2 流量３０ｓｃｃｍ、Ｋｒ流量７０ｓｃｃｍ、圧力１．５Ｔｏｒｒ、マイクロ波電力２００Ｗ、温度８５０℃の条件で３０分間、「プラズマ窒化」を行って同様のＭＯＳＦＥＴを作製した。
（サンプルＥ：Ｎ2 Ｏによる熱酸化）（比較例）
Ｎ2 Ｏによる高温酸化によって酸化膜を形成し、ＭＯＳＦＥＴを作製した。熱酸化の条件は、Ｎ2 Ｏ流量０．２ｓｌｍ、Ｎ2 流量２ｓｌｍ、常圧、温度１２８０℃、７時間であり、酸化膜厚は４６ｎｍである。
（サンプルＦ：Ｎ2 Ｏによる熱酸化＋プラズマ窒化）
サンプルＥと同様の熱酸化を行った後、引き続いて、Ｎ2 流量３０ｓｃｃｍ、Ｋｒ流量７０ｓｃｃｍ、圧力１．５Ｔｏｒｒ、マイクロ波電力２００Ｗ、温度８５０℃の条件で３０分間、プラズマ窒化を行って同様のＭＯＳＦＥＴを作製した。
【０１１８】
一例として、サンプルＣ（比較例）とサンプルＤの４Ｈ−ＳｉＣ  ＭＯＳＦＥＴ（本発明）のドレイン特性を示す。
【０１１９】
図２０は比較例としてのサンプルＣのドレイン特性図、図２１は本発明のサンプルＤのドレイン特性図であり、図２０の横軸はドレイン電圧ＶD （Ｖ）、縦軸はドレイン電流ＩD （μＡ）、図２１の横軸はドレイン電圧ＶD （Ｖ）、縦軸はドレイン電流ＩD （ｍＡ）を示している。なお、ここで、ゲートのＬ／Ｗは１０／１５０μｍである。
【０１２０】
これらの図から明らかなように、サンプルＤの方が高いドレイン電流が得られている。
【０１２１】
なお、各サンプルの実効チャネル移動度（ゲート電圧１５Ｖ時）と閾値電圧を表４に示す。
【０１２２】
【表４】
2005019951.tif 000006
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【産業上の利用可能性】
【０１２３】
本発明のＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置は、ワイドバンドギャップを有し、超低損失パワーデバイスに利用可能である。
【図面の簡単な説明】
【０１２４】
【図１】本発明の実施例を示すＳｉＣ半導体装置のプラズマ酸化膜の製造装置の構成図である。
【図２】本発明の実施例を示すＳｉＣ酸化膜の膜厚の酸化時間依存性を示す図である。
【図３】本発明の実施例を示すＳｉＣＭＯＳキャパシタの断面図である。
【図４】本発明の実施例を示すＳｉＣ酸化膜の電流−電圧特性図である。
【図５】本発明の実施例を示すｎチャネルＳｉＣＭＯＳＦＥＴの断面図である。
【図６】本発明の実施例を示すｎチャネルＳｉＣＭＯＳＦＥＴの代用図面としての上面写真である。
【図７】本発明の実施例を示すＳｉＣＭＯＳＦＥＴのドレイン電流−ドレイン電圧特性図である。
【図８】本発明の実施例を示すＳｉＣＭＯＳＦＥＴのドレイン電流−ゲート電圧特性図である。
【図９】本発明の実施例を示すＳｉＣＭＯＳＦＥＴのチャネル移動度の実効電圧依存性特性図である。
【図１０】本発明にかかるＳｉＣ半導体装置のプラズマ酸化の工程図である。
【図１１】本発明のＳｉＣ半導体装置の処理中における酸素分子と希ガスのエネルギー図である。
【図１２】本発明のＳｉＣ半導体装置の製造プロセスにおけるフォトリソグラフィ用マスクパターン（ＳｉＣＭＯＳＦＥＴ）を示す図である。
【図１３】本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のマーカ形成工程を示す図である。
【図１４】本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のソース・ドレイン領域の形成工程を示す図である。
【図１５】本発明のＳｉＣ半導体装置の製造プロセスにおけるＰ+ 注入プロファイル（ＭＯＳＦＥＴのソース・ドレイン領域）を示す図である。
【図１６】本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のゲート絶縁膜の形成工程を示す図である。
【図１７】本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のコンタクトホールの形成工程を示す図である。
【図１８】本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のゲート電極の形成工程を示す図である。
【図１９】本発明の実施例のトランジスタのゲート絶縁膜の形成の模式図である。
【図２０】比較例としてのサンプルＣのドレイン特性図である。
【図２１】本発明のサンプルＤのドレイン特性図である。
【符号の説明】
【０１２５】
１    マイクロ波導波管
２    プラズマ発光装置
３    石英チャンバー
４    赤外線ランプ
５    基板（試料）
６    観察窓
７    ガス供給口
８    ガス排出口
１１    底部のＡｌ電極膜
１２    ｎ+ −ＳｉＣ基板
１３    ｎ−ＳｉＣエピタキシャル膜
１４    シリコン酸化（ＳｉＯ2 ）膜
１５    Ａｌ電極膜
２１    Ｔｉ／Ａｌ電極膜
２２    ｐ+ −ＳｉＣ基板
２３    ｐ−ＳｉＣエピタキシャル層
２４，２５，４０，４１，６３，６４    ｎ+ 拡散層
２６    シリコン酸化（ＳｉＯ2 ）膜（ゲート酸化膜）
２７，４５    ソース電極
２８，４６    ドレイン電極
２９，５０    ゲート電極
３１    基板
３２    エピタキシャル層
３３，４４，４９    Ａｌ膜
３３Ａ    パターニングされたＡｌ膜
３４    レジスト
３５    レジストのエッチング部
３６，３９    Ａｌ膜のエッチング部
３７    エッチング部（マーカ）
３８，４８    パターニングされたレジスト
４２    ゲート絶縁膜
４２′    パターニングされたゲート酸化膜
４３    コンタクトホール形成用のレジストパターン
４７    Ｔｉ／Ａｌ電極膜
６１    ＳｉＣからなる基板
６２    ＳｉＣエピタキシャル層
６５    トランジスタのゲート絶縁膜
【図１】
2005019951.tif 000007
【図２】
2005019951.tif 000008
【図３】
2005019951.tif 000009
【図４】
2005019951.tif 000010
【図５】
2005019951.tif 000011
【図６】
2005019951.tif 000012
【図７】
2005019951.tif 000013
【図８】
2005019951.tif 000014
【図９】
2005019951.tif 000015
【図１０】
2005019951.tif 000016
【図１１】
2005019951.tif 000017
【図１２】
2005019951.tif 000018
【図１３】
2005019951.tif 000019
【図１４】
2005019951.tif 000020
【図１５】
2005019951.tif 000021
【図１６】
2005019951.tif 000022
【図１７】
2005019951.tif 000023
【図１８】
2005019951.tif 000024
【図１９】
2005019951.tif 000025
【図２０】
2005019951.tif 000026
【図２１】
2005019951.tif 000027