(57)【要約】【課題】ＭＲＡＭにおいて、書き込み電流値の低減とビット情報の熱擾乱耐性の確保を両立させ、高い熱擾乱耐性と高い書き込み効率を実現する。【解決手段】非磁性層を狭持した二層の磁性層を有するＭＴＪ  素子の二層の磁性層の磁化配列状態により変化する抵抗値に”０”、”１”の情報に対応させ、ＭＴＪ素子で近接配置した書き込み配線に電流を流して誘導磁束を発生させ、ＭＴＪ  素子の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込むＭＲＡＭにおいて、ＭＴＪ  素子１０は、磁性層１１、１２の磁化方向が膜面垂直方向を向く垂直型のＭＴＪ  素子であり、書き込み配線３０は、ＭＴＪ  素子の厚さ方向に垂な方向に配設されており、発生する磁界をＭＴＪ  素子の磁性層の磁化方向に印加し、磁性ヨーク２０は、ＭＴＪ  素子を厚さ方向から狭持し、書き込み配線による発生磁界をＭＴＪ  素子の磁性層に印加する。【選択図】    図１
2005019464.tif 000002
【特許請求の範囲】
【請求項１】
非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子と、
前記磁気抵抗素子の厚さ方向に垂直な方向に配設され、書き込み電流を流して発生する磁界を前記磁気抵抗素子の磁性層の磁化方向に印加し、前記磁気抵抗素子の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む書き込み配線
とを具備することを特徴とする磁気ランダムアクセスメモリ。
【請求項２】
前記磁気抵抗素子を厚さ方向から狭持し、前記書き込み配線による発生磁界を前記磁気抵抗素子の磁性層に印加する磁性ヨークをさらに具備することを特徴とする請求項１記載の磁気ランダムアクセスメモリ。
【請求項３】
前記磁性ヨークは、前記書き込み配線を周回するように配設された周回閉磁路を有する周回ヨークの一部であることを特徴とする請求項２記載の磁気ランダムアクセスメモリ。
【請求項４】
前記周回ヨークの周回閉磁路の一部に電気的絶縁膜が介挿されており、前記周回ヨークと前記書き込み配線との間に電気的絶縁膜が介挿されており、前記磁性ヨークは、前記磁気抵抗素子の記憶データの読み出し時に前記磁気抵抗素子に電流を流す電流経路の一部を形成することを特徴とする請求項３記載の磁気ランダムアクセスメモリ。
【請求項５】
前記磁気抵抗素子の２つの磁性層のうちの一方の固定層は、高保磁力を有する高Ｈｃ磁性材料が用いられ、他方の記録層は前記固定層よりも保磁力の小さい低保磁力を有する低Ｈｃ磁性材料が用いられていることを特徴とする請求項１記載の磁気ランダムアクセスメモリ。
【請求項６】
前記磁気抵抗素子の磁性層は、Ｆｅ、Ｃｏ、Ｎｉのうち少なくとも１つの元素、あるいは、Ｆｅ、Ｃｏ、Ｎｉのうち少なくとも１つの元素とＣｒ、Ｐｔ、Ｐｄのうち少なくとも１つの元素が含まれる合金からなることを特徴とする請求項５記載の磁気ランダムアクセスメモリ。
【請求項７】
前記磁気抵抗素子の磁性層は、Ｆｅ、Ｃｏ、Ｎｉのうち少なくとも１つの元素あるいはこの１つの元素を含む合金と、Ｃｒ、Ｐｔ、Ｐｄのうち１つの元素あるいはこの１つの元素を含む合金とが交互に積層された構造からなることを特徴とする請求項５記載の磁気ランダムアクセスメモリ。
【請求項８】
前記磁気抵抗素子の磁性層はフェリ磁性体からなることを特徴とする請求項１記載の磁気ランダムアクセスメモリ。
【請求項９】
前記磁気抵抗素子の磁性層は積層フェリ構造を有することを特徴とする請求項１記載の磁気ランダムアクセスメモリ。
【請求項１０】
前記磁気抵抗素子の非磁性層に接する磁性層の界面には、Ｆｅ、Ｃｏ、Ｎｉのうち少なくとも１つの元素あるいはこの１つの元素を含む合金からなる磁性層を有することを特徴とする請求項１乃至９のいずれか１項に記載の磁気ランダムアクセスメモリ。
【請求項１１】
前記磁性ヨークは、前記磁気抵抗素子の磁性層に隣接する軟磁性ティップと軟磁性体本体とからなることを特徴とする請求項２乃至４のいずれか１項に記載の磁気ランダムアクセスメモリ。
【請求項１２】
前記軟磁性ティップは、前記軟磁性体本体よりも高飽和磁束密度を有することを特徴とする請求項１１記載の磁気ランダムアクセスメモリ。
【請求項１３】
前記軟磁性ティップと前記磁気抵抗素子の磁性層とは自己整合状態で接していることを特徴とする請求項１２記載の磁気ランダムアクセスメモリ。
【請求項１４】
前記書き込み配線に直列に接続された書き込みセル選択用トランジスタを有することを特徴とする請求項１乃至１３のいずれか１項に記載の磁気ランダムアクセスメモリ。
【請求項１５】
非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子と、
前記磁気抵抗素子の厚さ方向に垂直な方向の両側に並んで配設され、書き込み電流を流して発生する磁界を前記磁気抵抗素子の磁性層の磁化方向に印加し、前記磁気抵抗素子の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む２つの書き込み配線と、
前記２つの書き込み配線をそれぞれ周回する完全閉磁路を有し、前記２つの書き込み配線の中間の閉磁路で前記磁気抵抗素子を厚さ方向から挟持し、前記書き込み配線による発生磁界を前記磁気抵抗素子の磁性層に印加する磁性ヨーク
とを具備することを特徴とする磁気ランダムアクセスメモリ。
【請求項１６】
前記磁気抵抗素子は、前記２つの書き込み配線のうちの一方に書き込み電流が流れた場合に発生する磁界、あるいは、前記２つの書き込み配線に互いに逆方向に電流が流れた場合にそれぞれ発生する磁界が選択的に印加されることを特徴とする請求項１５記載の磁気ランダムアクセスメモリ。
【請求項１７】
書き込み配線と、
前記書き込み配線の両側面にそれぞれ側面が対向するように配設され、それぞれ非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の２つの磁気抵抗素子と、
前記書き込み配線を周回する完全閉磁路を有し、前記書き込み配線の両側で前記２つの磁気抵抗素子をそれぞれ厚さ方向から挟持し、前記書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する磁性ヨーク
とを具備することを特徴とする磁気ランダムアクセスメモリ。
【請求項１８】
非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子が半導体層上に行列状に配置されて構成されたセルアレイと、
前記セルアレイの同一行の磁気抵抗素子の厚さ方向に垂直な方向で近接して行方向に配設された第１の書き込み配線と、
前記セルアレイの同一列の磁気抵抗素子の厚さ方向に垂直な方向で近接して列方向に配設された第２の書き込み配線と、
前記第１の書き込み配線を周回する完全閉磁路を有し、前記第１の書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する第１の磁性ヨークと、
前記第２の書き込み配線を周回する完全閉磁路を有し、前記第１の磁性ヨークとは互いに直交する方向に設けられ、前記第２の書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する第２の磁性ヨークとを具備し、
前記第１の磁性ヨークおよび第２の磁性ヨークは、その一方の磁性ヨークが近傍の前記磁気抵抗素子を厚さ方向から挟持し、その他方の磁性ヨークが前記一方の磁性ヨークの一部を介して前記磁気抵抗素子を厚さ方向から挟持していることを特徴とする磁気ランダムアクセスメモリ。
【請求項１９】
前記磁気抵抗素子は、近傍の前記第１の磁性ヨークによる磁界のみ、あるいは、近傍の前記第２の磁性ヨークによる磁界のみ、あるいは、近傍の第１の磁性ヨークによる磁界と第２の磁性ヨークによる磁界が加算された磁界が選択的に印加されることを特徴とする請求項１８記載の磁気ランダムアクセスメモリ。
【請求項２０】
非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子が半導体層上に行列状に配置されて構成されたセルアレイと、
前記セルアレイの同一行の磁気抵抗素子の厚さ方向に垂直な方向で近接して行方向に配設された第１の書き込み配線と、
前記セルアレイの同一列の磁気抵抗素子の厚さ方向に垂直な方向で近接して列方向に、かつ、前記第１の書き込み配線とは異なる平面上に配設され、前記第１の書き込み配線と交差する位置で第１の書き込み配線に接続された第２の書き込み配線
とを具備することを特徴とする磁気ランダムアクセスメモリ。
【請求項２１】
非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子と、
前記磁気抵抗素子の厚さ方向に垂直な方向に配設され、書き込み電流を流して発生する磁界を前記磁気抵抗素子の磁性層の磁化方向に印加し、前記磁気抵抗素子の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む書き込み配線
とを具備し、前記書き込み配線に流れる記録電流Ｉｗ、前記記録電流の１ｍＡ  当りで発生する磁場ＨＩ、反磁界係数Ｎ  、記録層の飽和磁化Ｍ  がＩｗ×ＨＩ＞４  πＮＭの関係を満たすことを特徴とする磁気ランダムアクセスメモリ。
【請求項２２】
請求項１乃至２１のいずれか１項に記載の磁気ランダムアクセスメモリが形成された半導体チップと、
前記半導体チップを収納し、半導体チップの片面側に窓を有するカード本体と、
前記カード本体の窓を開閉可能であって磁気遮蔽効果を有するシャッタと、
前記カード本体の少なくとも一端部に設けられ、前記半導体チップをカード本体外部に電気的に接続する外部端子
とを具備することを特徴とする電子カード。
【請求項２３】
請求項２２記載の電子カードを収納自在なカードスロットと、
前記カードスロットに電気的に接続されたカードインターフェースと、
前記電子カードとの間でデータを転送する記憶装置
とを具備することを特徴とする電子装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気ランダムアクセスメモリ（ＭＲＡＭ：  Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ  ）と、それを用いた電子カードおよび電子装置に係り、特にトンネル型磁気抵抗効果により”１”／”０”情報の記憶を行う素子を利用して構成した磁気メモリセルを用いるＭＲＡＭにおけるメモリセルの構造に関する。
【０００２】
【従来の技術】
近年、新たな原理により情報を記憶するメモリが数多く提案されているが、そのうちの一つに、トンネル型磁気抵抗（Ｔｕｎｎｅｌｉｎｇ  Ｍａｇｎｅｔｏ  Ｒｅｓｉｓｔｉｖｅ）  効果を用いて”１”／”０”情報の記憶を行う強磁性トンネル接合（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ：  以後、ＭＴＪ  と表記する）素子を利用して構成した磁気メモリセルを行列状に配置した不揮発性、高速性を併せ持つＭＲＡＭが提案されている（例えば、非特許文献１参照）。
【０００３】
図２３は、ＭＲＡＭで用いられるＭＴＪ  素子の断面構造を概略的に示す。
【０００４】
このＭＴＪ  素子は、２つの磁性層（強磁性層、強磁性体膜）７１、７２で１つの非磁性層（トンネルバリア膜）７３を挟んだ構造を有し、２つの磁性層７１、７２の磁化の向きが平行であるか反平行であるかによって”１”／”０”情報を記憶する。
【０００５】
通常、２つの磁性層７１、７２の一方側には反強磁性層７４が配置される。反強磁性層７４は、一方側の磁性層７２の磁化の向きを固定することによって、他方側の磁性層２１の磁化の向きのみを変えることにより情報を容易に書き換えるための部材である。ここで、磁化の向きが可変の磁性層７１は自由層、または記録層、磁化の向きが固定の磁性層７２は固定層、またはピン層と呼ばれる。
【０００６】
図２４（ａ）および（ｂ）は、図２３に示したＭＴＪ  素子の２つの磁性層７１、７２の磁化の向きの２つの状態を示している。
【０００７】
図２４（ａ）に示すように、２つの磁性層７１、７２の磁化の向き（図示矢印の向き）が平行（同じ）である場合は、２つの磁性層７１、７２に挟まれたトンネルバリア膜７３のトンネル抵抗は最も低くなる（トンネル電流が最も大きくなる）。
【０００８】
図２４（ｂ）に示すように、２つの磁性層７１、７２の磁化の向きが反平行である場合は、２つの磁性層７１、７２に挟まれたトンネルバリア膜７３のトンネル抵抗は最も高くなる（トンネル電流が最も小さくなる）。
【０００９】
ＭＲＡＭでは、ＭＴＪ  素子の抵抗値が異なる２つの状態を、”１”情報の記憶状態（”１”状態）および”０”情報の記憶状態（”０”状態）に対応させている。
【００１０】
図２５は、ＭＲＡＭのセルアレイの平面レイアウトの一例を模式的に示す。
【００１１】
複数の書き込み／読み出し用のビット線ＢＬと複数の書き込みワード線ＷＷＬ  が直交方向に配設され、その各交叉部に対応してＭＴＪ  素子が配設される。このＭＴＪ  素子は、長方形の長辺が書き込みワード線ＷＷＬ  に沿い、短辺がビット線ＢＬに沿い、長辺方向に沿うように磁化の向きが付与されている。各ビット線ＢＬは、同一行（または列）の複数のＭＴＪ  素子の各固定層に接続されており、各書き込みワード線ＷＷＬ  は同一列（または行）の複数のＭＴＪ  素子の各自由層に近接して対向するように配置されている。
【００１２】
ところで、ＭＲＡＭにおける最大の課題は書き込み電流の低減である。本願発明者は、ＭＴＪ  素子の信頼性保持実験の結果、ビット情報の熱擾乱耐性の確保も重要な課題であることを掴んだ。この経緯について以下に説明する。
【００１３】
現状のセル幅Ｆが０．４  μｍ  程度のＭＴＪ  素子の書き込み電流値は８  〜１０ｍＡと大きく、実用化のためには、書き込み電流値を許容可能なレベルに低下させることが必須である。本願発明者が試作した１ＫビットレベルのＭＲＡＭのテストチッブでも、やはり、書き込み電流値は８  〜１０ｍＡであった。
【００１４】
また、ＭＲＡＭは、通常、ビット線とワード線に流す書き込み電流により発生する合成磁界によって選択ビット線と選択ワード線の交叉部のＭＴＪ  素子の記録層の磁化を反転させるが、選択ビット線もしくは選択ワード線の一方の磁界を感じる半選択セルの情報が熱擾乱により変化した。
【００１５】
そこで、ＭＴＪ  素子のビット情報の保持特性を調べたところ、通常、ハードディスク記憶装置の磁気媒体で考えられている熱擾乱耐性のクライテリアＫｕ＊Ｖ／ｋＢ＊Ｔを８０以上に設定しているにも拘らず、ビット情報が反転するものが生じた。ここで、Ｋｕは磁気異方性エネルギー密度、Ｖ  はＭＴＪ  素子の記録層の体積、ｋＢはボルツマン定数、Ｔ  は絶対温度である。ＭＲＡＭの場合は、Ｋｕは主に形状磁気異方性により付与することが通例であり、実際は、形状による異方性エネルギーと誘導磁気異方性の和となる。
【００１６】
ビット情報の反転を防止するためにビット情報の熱擾乱耐性を向上させるには、Ｋｕ＊Ｖを大きくすることが定石だが、そうすると、後述するように書き込み電流の増加をまねいてしまう。
【００１７】
上記したように従来のＭＲＡＭは、書き込み電流の低減とビット情報の熱擾乱耐性の確保を両立させることが望ましいが、その具体的な設計案は提案されていないという問題があった。この問題点を見出した経緯について、以下に詳しく説明する。
【００１８】
２５６Ｍｂｉｔ  クラスの大容量のＭＲＡＭを実現するには、セル面積を１μｍ２  程度以下とし、セルの周辺回路も小さくする必要がある。セル面積を１μｍ２  程度以下にするためには、セルの設計ルールＦを０．１３μｍ程度に微細化することが必要である。セルの周辺回路も小さくし、セルの占有率を０．６  程度にするためには、セルの書きこみ電流値を１ｍＡ  程度以下にすることが必須である。しかし、現在報告されているＭＴＪ  素子の書き込み電流値は、セル幅Ｆが０．４  μｍ  程度の場合に、小さいもので８  〜１０ｍＡ程度である。
【００１９】
通常、ＭＴＪ  素子の平面形状を長方形や楕円形状として、ＭＴＪ  素子に形状磁気異方性を付与し、ＭＴＪ  素子の磁化の方向を規定し、熱擾乱耐性も付与する。ＭＴＪ  素子の形状磁気異方性と誘導磁気異方性の和とＭＴＪ  素子の記録層のボリュームとの積がＫｕ＊Ｖである。ここで、ＭＴＪ  素子の記録層の誘導磁気異方性も形状による異方性の方向と同方向に付与し、異方性の分散などが起きないようにする。但し、通常、記録層に使用されるＮｉＦｅは誘導磁気異方性の大きさ（数Ｏｅ）が、形状による異方性磁界の大きさ（数十Ｏｅ）に比べて１桁小さく、熱擾乱耐性、反転磁界もほぼ形状磁気異方性で決まると考えられている。
【００２０】
記録層の磁化情報を書き替えるために必要な反転磁界Ｈｓｗ  は、概略、次式（１）で与えられる。
【００２１】
Ｈｓｗ＝４  π＊Ｍｓ＊ｔ／Ｆ  （Ｏｅ）    …（１）
ここで、Ｍｓは記録層の飽和磁化、ｔ  は記録層の厚さ、Ｆ  は記録層の幅である。また、形状による異方性エネルギーと誘導磁気異方性の和Ｋｕは、概略、次式（２）で与えられる。
【００２２】
Ｋｕ＝Ｈｓｗ＊Ｍｓ／２      …（２）
書き込み電流を低減する方法として、通常の書き込み配線（例えばＣｕ）にＮｉＦｅ等の軟磁性材料を被覆したヨーク（Ｙｏｋｅ）付きの書き込み配線が提案され、２倍程度の高効率化効果（書き込み電流値は１／２  ）が得られることが報告されている（非特許文献２参照）。しかし、書き込み電流の目標値である１  〜２ｍＡ  には程遠い。
【００２３】
図２６および図２７は、非特許文献２に記載のヨーク付き書き込み配線の構造の一例と、それを用いた書き込み特性を検討した結果を示している。
【００２４】
図２７において、特性Ａは、ＭＴＪ  素子の記録層に２ｎｍ  の膜厚のＣｏＦｅＮｉ薄膜を用いた場合について、ＭＴＪ  素子の微細化に伴ってスイッチング磁界Ｈｓｗ  が増大する様子を示している。
【００２５】
通常の書き込み配線を用いる場合には、１／Ｆ  が７程度までは発生磁界の方がスイッチング磁界よりも大きいので書き込み可能である。これに対して、従来の技術により形成されたヨーク付き書き込み配線を用いる場合には、１／Ｆ  が７程度を越えても、発生磁界の方がスイッチング磁界よりも大きいので書き込み可能であるが、１／Ｆ  が１０程度を越えると発生磁界の方がスイッチング磁界よりも小さくなる。
【００２６】
従来の技術により形成されたヨーク付き書き込み配線を用いた場合について、実験と計算機シミュレーションにより検討した結果、２倍程度の高効率化効果を確認でき、書き込み電流を５ｍＡ  に低減できたが、これが限界であり、実用化のために必要な目標値である１  〜２ｍＡ  には程遠い。
【００２７】
一方、非特許文献３には、ＴＭＲ  膜にＧｄＦｅ合金垂直磁化膜を用いた場合の磁気抵抗効果の測定結果が報告されている。
【００２８】
また、非特許文献４には、垂直磁化膜を用いたＭＴＪ  素子の積層構造の一例として、磁性層（ＧｄＦｅＣｏ）（５０ｎｍ）／界面層（ＣｏＦｅ）／トンネルバリア膜（Ａｌ２Ｏ３（２．２ｎｍ）／界面層（ＣｏＦｅ）／磁性層（ＴｂＦｅＣｏ）（３０ｎｍ）が開示されている。
【００２９】
【非特許文献１】
Ｒｏｙ  Ｓｃｈｅｕｅｒｌｅｉｎ  ｅｔ．ａｌ．”Ａ  １０ｎｓ  Ｒｅａｄ  ａｎｄ  Ｗｒｉｔｅ  Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ  Ａｒｒａｙ  Ｕｓｉｎｇ  ａ  Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ  ａｎｄ  ＦＥＴ  Ｓｗｉｔｃｈ  ｉｎ  ｅａｃｈ  Ｃｅｌｌ”，ＩＳＳＣＣ２０００  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ  ｐｐ．１２８〜ｐｐ．１２９
【００３０】
【非特許文献２】
Ｓａｉｅｄ  Ｔｅｈｒａｎｉ，”Ｍａｇｎｅｔｏ  ｒｅｓｉｓｔｉｖｅ  ＲＡＭ”，  ２００１  ＩＥＤＭ  ｓｈｏｒｔ  ｃｏｕｒｓｅ
【００３１】
【非特許文献３】
池田ほか、「ＧｄＦｅ合金垂直磁化膜を用いたＧＭＲ  膜およびＴＭＲ  膜」、日本応用磁気学会誌  Ｖｏｌ．２４，Ｎｏ．４−２，２０００  ｐ．５６３−５６６
【００３２】
【非特許文献４】
Ｎ．Ｎｉｓｉｍｕｒａ，ｅｔ．ａｌ．，  ”  Ｍａｇｎｅｔｉｃ  ｔｕｎｎｅｌ  ｊｕｎｃｔｉｏｎ  ｄｅｖｉｃｅ  ｗｉｔｈ  ｐｅｒｐｅｎｄｉｃｕｌａｒ  ｍａｇｎｅｔｉｚａｔｉｏｎ  ｆｉｌｍｓ  ｆｏｒ  ｈｉｇｈ−ｄｅｎｓｉｔｙ  ｍａｇｎｅｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ  ”，ＪＯＵＲＮＡＬ  ＯＦ  ＡＰＰＬＩＥＤ  ＰＨＹＳＩＣＳ，  ＶＯＬＵＭＥ  ９１，ＮＵＭＢＥＲ  ８，  １５  ＡＰＲＩＬ  ２００２
【００３３】
【発明が解決しようとする課題】
上記したように従来のＭＲＡＭは、書き込み電流の低減とビット情報の熱擾乱耐性の確保を両立させることが望ましいが、そのための具体的な設計案は提案されていないという問題があった。また、従来のＭＲＡＭは、ＭＴＪ  素子の微細化に伴って書きこみ電流がさらに増大するので、ＭＲＡＭの大容量化のために必要な書きこみ電流を１ｍＡ程度以下にするための具体的な手段は提案されていなかった。
【００３４】
本発明は上記の問題点を解決すべくなされたもので、メモリセルを微細化してもビット情報の高い熱擾乱耐性と高い書き込み効率を併せ持ち、大容量化を実現し得る磁気ランダムアクセスメモリとそれを用いた電子カードおよび電子装置を提供することを目的とする。
【００３５】
【課題を解決するための手段】
本発明の磁気ランダムアクセスメモリの第１の態様は、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子と、前記磁気抵抗素子の厚さ方向に垂直な方向に配設され、書き込み電流を流して発生する磁界を前記磁気抵抗素子の磁性層の磁化方向に印加し、前記磁気抵抗素子の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む書き込み配線とを具備することを特徴とする。
【００３６】
本発明の磁気ランダムアクセスメモリの第２の態様は、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子と、前記磁気抵抗素子の厚さ方向に垂直な方向の両側に並んで配設され、書き込み電流を流して発生する磁界を前記磁気抵抗素子の磁性層の磁化方向に印加し、前記磁気抵抗素子の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む２つの書き込み配線と、前記２つの書き込み配線をそれぞれ周回する完全閉磁路を有し、前記２つの書き込み配線の中間の閉磁路で前記磁気抵抗素子を厚さ方向から挟持し、前記書き込み配線による発生磁界を前記磁気抵抗素子の磁性層に印加する磁性ヨークとを具備することを特徴とする。
【００３７】
本発明の磁気ランダムアクセスメモリの第３の態様は、書き込み配線と、前記書き込み配線の両側面にそれぞれ側面が対向するように配設され、それぞれ非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の２つの磁気抵抗素子と、前記書き込み配線を周回する完全閉磁路を有し、前記書き込み配線の両側で前記２つの磁気抵抗素子をそれぞれ厚さ方向から挟持し、前記書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する磁性ヨークとを具備することを特徴とする。
【００３８】
本発明の磁気ランダムアクセスメモリの第４の態様は、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子が半導体層上に行列状に配置されて構成されたセルアレイと、前記セルアレイの同一行の磁気抵抗素子の厚さ方向に垂直な方向で近接して行方向に配設された第１の書き込み配線と、前記セルアレイの同一列の磁気抵抗素子の厚さ方向に垂直な方向で近接して列方向に配設された第２の書き込み配線と、前記第１の書き込み配線を周回する完全閉磁路を有し、前記第１の書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する第１の磁性ヨークと、前記第２の書き込み配線を周回する完全閉磁路を有し、前記第１の磁性ヨークとは互いに直交する方向に設けられ、前記第２の書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する第２の磁性ヨークとを具備し、前記第１の磁性ヨークおよび第２の磁性ヨークは、その一方の磁性ヨークが近傍の前記磁気抵抗素子を厚さ方向から挟持し、その他方の磁性ヨークが前記一方の磁性ヨークの一部を介して前記磁気抵抗素子を厚さ方向から挟持していることを特徴とする。
【００３９】
本発明の磁気ランダムアクセスメモリの第５の態様は、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子が半導体層上に行列状に配置されて構成されたセルアレイと、前記セルアレイの同一行の磁気抵抗素子の厚さ方向に垂直な方向で近接して行方向に配設された第１の書き込み配線と、前記セルアレイの同一列の磁気抵抗素子の厚さ方向に垂直な方向で近接して列方向に、かつ、前記第１の書き込み配線とは異なる平面上に配設され、前記第１の書き込み配線と交差する位置で第１の書き込み配線に接続された第２の書き込み配線とを具備することを特徴とする。
【００４０】
本発明の磁気ランダムアクセスメモリの第６の態様は、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子と、前記磁気抵抗素子の厚さ方向に垂直な方向に配設され、書き込み電流を流して発生する磁界を前記磁気抵抗素子の磁性層の磁化方向に印加し、前記磁気抵抗素子の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む書き込み配線とを具備し、前記書き込み配線に流れる記録電流Ｉｗ、前記記録電流の１ｍＡ  当りで発生する磁場ＨＩ、反磁界係数Ｎ  、飽和磁化Ｍ  がＩｗ×ＨＩ＞４πＮＭの関係を満たすことを特徴とする。
【００４１】
本発明の電子カードは、本発明の磁気ランダムアクセスメモリが形成された半導体チップと、前記半導体チップを収納し、半導体チップの片面側に窓を有するカード本体と、前記カード本体の窓を開閉可能であって磁気遮蔽効果を有するシャッタと、前記カード本体の少なくとも一端部に設けられ、前記半導体チップをカード本体外部に電気的に接続する外部端子とを具備することを特徴とする。
【００４２】
本発明の電子装置は、本発明の電子カードを収納自在なカードスロットと、前記カードスロットに電気的に接続されたカードインターフェースと、前記電子カードとの間でデータを転送する記憶装置とを具備することを特徴とする。
【００４３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００４４】
＜ＭＲＡＭの第１の実施形態＞
図１は、第１の実施形態に係るＭＲＡＭの半導体基板（例えばシリコン基板）に形成されるメモリセル（ＭＲＡＭセル）として用いられるＭＴＪ  素子の基本構成と磁性ヨークと書き込み配線の配置関係を模式的に示す側面図である。
【００４５】
図１において、ＭＴＪ  素子１０は、それぞれ磁性層からなる記録層（自由層、フリー層）１１と固定層（固定磁化層、ピン層）１２との間にトンネルバリア層１３が挟まれた積層構造によってＴＭＲ  効果を有し、磁性層１１、１２の磁化方向が膜面垂直方向を有する垂直型ＭＴＪ  素子である。ここで、トンネルバリア層１３は、ＡｌＯ  （酸化アルミニウム、例えばＡｌ２Ｏ３）等が用いられている。
【００４６】
磁性ヨーク２０は、ＭＴＪ  素子１０を厚さ方向から狭持し、後述する書き込み配線３０による発生磁界をＭＴＪ  素子１０の磁性層１１、１２に厚さ方向から印加する役割を有するものであり、軟磁性体が用いられている。本実施形態ではＭＴＪ  素子１０とヨーク２０が接しているが、界面に例えばＴａ等の金属、ＭｇＯ  等の絶縁体が挿入されていても良い。
【００４７】
書き込み配線３０は、ＭＴＪ  素子１０の厚さ方向に垂直な方向に（本例ではＭＴＪ  素子１０の厚さ方向の側面に沿って近接して）配設されており、発生する磁界をＭＴＪ  素子１０の磁性層１１、１２の膜面垂直方向（磁化方向）と平行に印加するものであり、例えばＣｕあるいはＡｌなどからなる。
【００４８】
即ち、第１の実施形態に係るＭＲＡＭは、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型のＭＴＪ  素子１０の二層の磁性層の磁化配列状態により変化する抵抗値に”０”、”１”の情報に対応させている。そして、ＭＴＪ  素子１０に近接配置した書き込み配線３０に電流を流して発生させた磁界をＭＴＪ  素子１０の磁性層の磁化方向に印加し、ＭＴＪ  素子１０の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む。
【００４９】
＜磁性ヨークの具体例＞
図２は、図１中の磁性ヨーク２０の一具体例を示す。
【００５０】
書き込み配線３０を周回する完全閉磁路構造を有する周回ヨーク２０ａ  を設け、その周回方向の途中の一部で垂直型ＭＴＪ  素子１０の両側の磁性層を狭持している。この場合、周回ヨーク２０ａ  の周回閉磁路の一部に電気的絶縁物（膜）２１が介挿されており、周回ヨーク２０ａ  と書き込み配線３０との間にも電気的絶縁膜（図示せず）が介挿されており、周回ヨーク２０ａ  は、ＭＴＪ  素子１０の記憶データの読み出し時にＭＴＪ  素子１０に電流を流す電流経路の一部となっている。
【００５１】
次に、図１および図２に示したＭＴＪ  素子１０に対する書き込み動作の原理を説明する。
【００５２】
ＭＴＪ  素子１０に対する書き込みは、書き込みデータに応じて書き込み配線３０に第１の方向またはそれとは逆の第２の方向に向かう電流をパルス状に流し、この電流により作られる磁界を用いてＭＴＪ  素子１０の記録層１１の膜面垂直方向の磁化の向きを平行または反平行にすることにより達成される。上記書き込み時の動作に際して、磁性ヨーク２０の磁束はＭＴＪ  素子１０の記録層１１に収束されるので、書き込み電流が大きく低減した。
【００５３】
ＭＴＪ  素子１０から情報を読み出す時には、ＭＴＪ  素子１０に電流を流す電流経路を形成し、ＭＴＪ  素子１０の両端間に所定の読み出し電圧Ｖを印加することによってＭＴＪ素子１０の抵抗値に応じた電流を電流経路に流し、この電流値をセンスアンプ（図示せず）で検出して情報を読み出すことができる。
【００５４】
ところで、本願発明者らの実験によれば、垂直型ＭＴＪ  素子１０にデータを書き込む場合、従来例のＭＴＪ  素子に書き込む場合と同じ電流値を書き込み配線３０に流した場合にＭＴＪ  素子１０に発生する磁界（および磁界の発生効率）は従来の１００  倍以上になった。換言すれば、従来例と同じ磁界を発生させるために必要な書き込み電流値を１／１００  以下に低減することができる。
【００５５】
しかし、このように書き込み磁界が大きくなっても、薄膜磁性層の磁化を膜面垂直方向に向けるには、通常、その静磁エネルギー〜２πＭｓ２  より大きな垂直磁気異方性エネルギーを持たせなければならないので、反転磁界が数千Ｏｅと大きくなり、結果として書きこみ電流値は低減しない。
【００５６】
そこで、図１に示したように、ＭＴＪ  素子１０を磁性ヨーク２０により厚さ方向に狭持することにより、静磁エネルギーを大幅に低減でき、垂直磁気異方性エネルギーＫｕを下げて、反転磁界を１００（Ｏｅ）  以下にしても磁性層の磁化を膜面垂直方向に向けることができた。
【００５７】
これにより、本発明に係るＭＲＡＭセルは、従来のＭＲＡＭセルの反転磁界である約３０（Ｏｅ）の３倍程度の反転磁界を持ち、結果として、書き込み電流値を従来例の書き込み電流値の１／３０、即ち、０．３ｍＡ  程度に低減することができた。
【００５８】
上述したように磁気異方性として形状磁気異方性および誘導磁気異方性がドミナントであり、単磁区を仮定して磁化が一斉に反転するとした場合、反転磁界Ｈｓｗ  は前式（１）のように記述できる。
【００５９】
本発明において、磁性膜の磁化方向を膜面垂直方向に向けるためには、垂直方向の磁気異方性が必要となる。この磁気異方性を結晶磁気異方性に頼る場合は形状には左右されないので、磁性膜のパターンサイズが小さくなっても原理的に反転磁界Ｈｓｗ  は変わらない。したがって、磁性膜を垂直磁化膜とすることで初めて反転磁界Ｈｓｗ  を増加させることなく微細化が可能になる。
【００６０】
また、上記したようにＭＴＪ  素子１０を微細化しても反転磁界が増加しないため、従来のＭＲＡＭでは実現できなかった９０ｎｍ以下の微細なＭＴＪ  素子を有する大容量（例えば２５６Ｍビット以上）のＭＲＡＭを具現化することができる。
【００６１】
即ち、上記したような第１の実施形態によれば、ＭＴＪ  素子１０に対するデータの書き込みは、ＭＴＪ  素子１０の磁性層の膜面垂直方向に書き込み磁界を印加すればよく、ＭＴＪ  素子１０を厚さ方向から磁性ヨーク２０で狭持することが可能になる。しかも、磁性ヨーク２０のＭＴＪ  素子狭持ギャップは、ＭＴＪ  素子１０の厚さにほぼ相当する程度であって狭いので、磁界の発生効率が大幅に向上する。
【００６２】
また、従来例のＭＴＪ  素子で必要とされていた反強磁性体が不要となり、ＭＴＪ  素子１０の膜厚を低減し、書き込み磁界の発生効率などを向上させることが可能になる。この場合、従来例のＭＴＪ  素子の反強磁性層はＭｎ系合金が用いられており、３００  ℃程度の温度からＭｎが拡散し、抵抗変化率（ＭＲ比）を劣化させることが問題となっていたが、本例のように反強磁性層を用いる必要がなくなると、Ｍｎ拡散によるＭＲの劣化を低減させることができる。
【００６３】
また、反転磁界Ｈｓｗ  がＭＴＪ  素子１０の平面幅に依存しないので、ＭＴＪ  素子１０のスケーリングに伴う心配が不要になる。また、磁性ヨーク２０のＭＴＪ  素子磁性層の膜面垂直方向の反磁界による静磁エネルギーが低減されるので、小さな反転磁界を持つものでも磁性層の磁化を膜面垂直方向に向けることが可能になる。
【００６４】
したがって、ＭＲＡＭセルの書き込み電流値を実用レベルに小さくでき、かつ、形状ばらつきに伴う反転電流値のばらつきを解消でき、十分な熱擾乱耐性を確保し、かつ、書き込み電流値を低減し得るＭＲＡＭを実現することができる。
【００６５】
＜ＭＲＡＭセルの選択トランジスタ＞
例えば図２中に破線で示したように、書き込み配線３０に直列に書き込みセル選択用のＭＯＳ  トランジスタ３１を接続することにより、選択対象のＭＲＡＭセルのＭＴＪ  素子１０に対する選択と非選択対象の他のＭＲＡＭセルからの分離を共用することができる。この場合、前述した本発明の効果により書き込み電流値がサブｍＡとなると、書き込みセル選択用トランジスタ３１をＭＴＪ  素子１０と同等程度に小さく実現することができ、メモリセルアレイの中に組み込むことが可能となる。
【００６６】
これにより、半選択状態のセルが無くなり、誤書き込みを皆無とすることができ、また、半選択状態のセルの熱擾乱の問題も解消できた。さらには、書き込みに際して選択したセルを書き込み電流などで加熱しながら書き込みを行う熱アシスト記録方式を採用することができる。これにより、ＭＴＪ  素子１０を５０ｎｍオーダーに微細化することが可能になり、本発明に係るＭＲＡＭをＤＲＡＭに置き換える可能性が高くなった。
【００６７】
これに対して、従来の熱アシスト記録方式の概念では、書き込みに際してセルの選択性がなかったので、選択セル以外にもある程度の熱が加わり、熱擾乱による記録層の磁化反転を起こす一因となっていた。
【００６８】
ところで、図１に基本構成を示したＭＴＪ  素子１０において、固定層１２として高保磁力を有する高Ｈｃ磁性材料を用い、記録層１１として固定層１２よりも保磁力の小さい低保磁力を有する低Ｈｃ磁性材料を用いることによって、高性能なＭＴＪ  素子１０を実現することができる。この場合、高Ｈｃ磁性材料と低Ｈｃ磁性材料を適切に選定してＨｃを適切に調整することができる。
【００６９】
前記高Ｈｃ磁性材料としては、１  ×１０６  ｅｒｇ／ｃｃ以上の高い結晶磁気異方性エネルギー密度をもつ材料が望ましく、その具体例を以下に挙げる。
【００７０】
（１）Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）のうち少なくとも１つの元素、あるいは、Ｆｅ、Ｃｏ、Ｎｉのうち少なくとも１つの元素とＣｒ（クロム）、Ｐｔ（白金）、Ｐｄ（パラジウム）のうち少なくとも１つの元素が含まれる合金。この合金は、規則合金、不規則合金を含む。規則合金として、Ｆｅ（５０）Ｐｔ（５０）、Ｆｅ（５０）Ｐｄ（５０）、Ｃｏ（５０）Ｐｔ（５０）等が挙げられ、不規則合金として、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、ＣｏＣｒＮｂ合金等が挙げられる。
【００７１】
（２）Ｆｅ、Ｃｏ、Ｎｉのうち少なくとも１つの元素あるいはこの１つの元素を含む合金と、Ｐｄ、Ｐｔのうち１つの元素あるいはこの１つの元素を含む合金とが交互に積層された構造のもの。例えばＣｏ／Ｐｔ  人工格子、Ｃｏ／Ｐｄ  人工格子、ＣｏＣｒ／Ｐｔ  人工格子。上記Ｃｏ／Ｐｔ  人工格子、Ｃｏ／Ｐｄ  人工格子などを用いた場合、抵抗変化率（ＭＲ比）として４０％程度の大きな値を持たせることができた。
【００７２】
（３）非特許文献４に開示されているような希土類金属のうちの少なくとも１つの元素、例えばＴｂ（テルビウム）、Ｄｙ（ジスプロシウム）、Ｇｄ（ガドリニウム）と、遷移金属のうちの少なくとも１つの元素とからなるアモルファス合金。例えばＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏ等、さらに補償点近傍に組成を調整したものが望ましい。
【００７３】
一方、前記低Ｈｃ磁性材料は、組成比の調整、不純物の添加、膜厚の調整等により高Ｈｃ磁性材料よりも磁気異方性エネルギー密度を低下させたものである。この材料の具体例を以下に挙げる。
【００７４】
（１）Ｆｅ、Ｃｏ、Ｎｉのうち少なくとも１つの元素、あるいは、Ｆｅ、Ｃｏ、Ｎｉのうち少なくとも１つの元素とＣｒ、Ｐｔ、Ｐｄのうち少なくとも１つの元素が含まれる合金。この合金が規則合金の場合には、Ｆｅ（５０）Ｐｔ（５０）およびＣｏ（５０）Ｐｔ（５０）等にＣｕ（銅）、Ｃｒ、Ａｇ（銀）等の不純物元素あるいはその合金、絶縁物を加えて磁気異方性エネルギー密度を低下させたもの。前記合金が不規則合金の場合には、非磁性元素の割合を増加させて磁気異方性エネルギー密度を低下させたもの。
【００７５】
（２）Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つの元素と、Ｐｄ、Ｐｔのうちの１つの元素とが交互に積層された構造であって、Ｆｅ、Ｃｏ、Ｎｉを含む層の膜厚あるいはＰｄ、Ｐｔを含む層の膜厚が厚い構造のもの。実際には、Ｆｅ、Ｃｏ、Ｎｉを含む層の膜厚とＰｄ、Ｐｔを含む層の膜厚の最適値があり、最適値を外れると磁気異方性エネルギー密度が低下していく。つまり、上記膜厚が最適値より薄い構造のものもある。
【００７６】
（３）非特許文献４に開示されているような希土類金属のうちの少なくとも１つの元素、例えばＴｂ（テルビウム）、Ｄｙ（ジスプロシウム）、Ｇｄ（ガドリニウム）と、遷移金属のうちの少なくとも１つの元素とからなるアモルファス合金。
【００７７】
＜ＭＴＪ  素子１０の具体例１＞
図３は、図１中のＭＴＪ  素子１０の具体例１を示す側面図である。
【００７８】
ＭＴＪ  素子１０をヨーク用磁性材料上に積層する場合、拡散防止や交換結合を切るために、磁性ヨーク用材料上に適当な材質、例えばＴａ（タンタル）、ＴｉＮ  、ＴａＮ等からなる下地層を設けても良い。
【００７９】
高保磁力を有する固定層１２としてＦｅＰｔ、ＣｏＰｔ規則合金を用いる場合は、垂直磁気異方性を発現させるにはｆｃｔ（００１）面を配向させる必要がある。そのためには、結晶配向用下地として、数ｎｍ程度のＭｇＯ  （酸化マグネシウム）からなる極薄下地を用いれば良い。他にも、格子定数が２．８  Å、４  Å、５．６  Å程度のｆｃｃ  、ｂｃｃ  構造を持つ元素、化合物、例えば、Ｐｔ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｃｒ等を用いることができる。
【００８０】
低保磁力を有する記録層１１として例えばＣｏ／Ｐｔ  人工格子を用いる場合は、ＣｏとＰｔの膜厚を調整することにより保磁力を調整することが可能となる。
【００８１】
ＭＴＪ  素子１０の具体例１の積層構成は以下のようなものである。
【００８２】
下部ヨーク２０はＮｉＦｅからなる。下地層１４は膜厚が２ｎｍ  のＴａからなる。結晶配向用下地１５は膜厚が１ｎｍ  のＭｇＯ  からなる。固定層１２は膜厚が５ｎｍ  のＦｅＰｔからなる。トンネルバリア膜１３は膜厚が１．２ｎｍ  のＡｌＯ  からなる。記録層１１は、膜厚が０．５ｎｍのＣｏと、膜厚が１．５ｎｍ  のＰｔとの積層膜からなる。下地層１４は膜厚が２ｎｍ  のＴａからなる。さらに、上部ヨーク２０はＮｉＦｅからなる。
【００８３】
ここで、トンネルバリア膜１３と記録層１１のＣｏの界面に、ＭＲ比を損なわない程度にＰｔ層を挿入してもよい。また、固定層１２として、上述したＦｅＰｔ規則層の代わりにＣｏＰｔ規則層を用いてもよい。また、記録層１１として、Ｃｏ／Ｐｔ  人工格子の代わりにＣｏ／Ｐｄ  人工格子を用いてもよい。
【００８４】
＜ＭＴＪ  素子１０の具体例２＞
図４は、図１中のＭＴＪ  素子１０の具体例２を示す側面図である。
【００８５】
ＭＴＪ  素子１０の固定層１２および記録層１１として、それぞれ人工格子で構成してもよい。この場合のＭＴＪ  素子１０の積層構成の一例は以下のようなものである。
【００８６】
下部ヨーク２０はＮｉＦｅからなる。下地層１４は膜厚が２ｎｍ  のＴａからなる。固定層１２は、膜厚が０．８ｎｍ  のＰｔと、膜厚が０．３ｎｍ  のＣｏとの積層膜からなる。トンネルバリア膜１３は膜厚が１．２ｎｍ  のＡｌＯ  からなる。記録層１１は、膜厚が０．５ｎｍ  のＣｏと、膜厚が１．５ｎｍ  のＰｄとの積層膜からなる。下地層１４は膜厚が２ｎｍ  のＴａからなる。さらに、上部ヨーク２０はＮｉＦｅからなる。
【００８７】
この場合にも、トンネルバリア膜１３と記録層１１のＣｏの界面に、ＭＲ比を損なわない程度にＰｔ、Ｐｄを挿入してもよい。
【００８８】
＜ＭＴＪ  素子１０の具体例３＞
ＭＴＪ  素子１０の固定層１２あるいは記録層１１として、希土類金属と遷移金属とからなるアモルファス合金を用いてもよい。この場合のＭＴＪ  素子の積層構成の一例は以下のようなものであり、図４に示した積層構成と同様である。
【００８９】
下部ヨークはＮｉＦｅからなる。下地層は膜厚が２ｎｍ  のＴａからなる。固定層は膜厚が２０ｎｍのＴｂ（２２）（Ｆｅ（７１）Ｃｏ（２９））（７８）からなる。トンネルバリア膜は膜厚が１．２ｎｍのＡｌＯ  からなる。記録層は、膜厚が０．５ｎｍ  のＣｏと、膜厚が１．５ｎｍ  のＰｄとの積層膜からなる。下地層は膜厚が２ｎｍ  のＴａからなる。さらに、上部ヨークはＮｉＦｅからなる。
【００９０】
ここで、（固定層）Ｔｂ（２２）（Ｆｅ（７１）Ｃｏ（２９））（７８）と（トンネルバリア膜）ＡｌＯ  の界面にＣｏ等を挿入して交換結合させてもよい。また、固定層あるいは記録層に、例えば、ＴｂＦｅＣｏ／Ｐｔ／Ｃｏのように希土類金属と遷移金属とからなるアモルファス合金と、Ｐｔ、Ｐｄ等の非磁性金属とＣｏを積層した構造にしてもよい。
【００９１】
＜ＭＴＪ  素子の具体例４＞
ＭＴＪ  素子１０の記録層１１が下部ヨーク側に位置してよい。この場合のＭＴＪ  素子の積層構成の一例は以下のようなものである。
【００９２】
下部ヨークはＮｉＦｅからなる。下地層は膜厚が２ｎｍ  のＴａからなる。記録層は、膜厚が１０ｎｍのＣｒＴｉと、膜厚が１０ｎｍのＣｏ（７４）Ｃｒ（１６）Ｎｂ（１０）との積層膜からなる。トンネルバリア膜は膜厚が１．２ｎｍ  のＡｌＯ  からなる。固定層は、膜厚が０．３ｎｍ  のＣｏと、膜厚が０．８ｎｍ  との積層膜からなる。下地層は膜厚が２ｎｍ  のＴａからなる。上部ヨークはＮｉＦｅからなる。
【００９３】
＜ＭＴＪ  素子の具体例５＞
ＭＴＪ  素子１０の固定層１２に積層フェリ構造（ｍａｇ．／ｍｅｔａｌが交互に積層された構造）を用いてもよい。上記ｍａｇ．としてＦｅ、Ｃｏ、Ｎｉ、それらの合金等が挙げられ、上記ｍｅｔａｌ  としてＲｕ、Ｉｒ、Ｒｈ、Ｒｅ、Ｏｓ等が挙げられる。積層フェリの具体例として、Ｃｏ／Ｒｕ  、Ｃｏ／Ｉｒ  、Ｃｏ／Ｒｈ  などがある。この場合のＭＴＪ  素子の積層構成の一例は以下のようなものである。
【００９４】
下部ヨークはＮｉＦｅからなる。下地層は膜厚が２ｎｍ  のＴａからなる。記録層は膜厚が１０ｎｍのＣｒＴｉと、膜厚が１０ｎｍのＣｏ（７４）Ｃｒ（１６）Ｎｂ（１０）との積層膜からなる。トンネルバリア膜は膜厚が１．２ｎｍ  のＡｌＯ  からなる。固定層は膜厚が０．３ｎｍ  のＣｏと、膜厚が０．８ｎｍ  のＲｕとの積層膜からなる。下地層は膜厚が２ｎｍ  のＴａからなる。上部ヨークはＮｉＦｅからなる。
【００９５】
＜ＭＴＪ  素子の具体例６＞
ＭＴＪ  素子１０の磁性層１１、１２にフェリ磁性体あるいは積層フェリ構造を用いてもよい。ここで、フェリ磁性体には、希土類金属のうちの少なくとも１つの元素（例えばＧｄ、Ｔｂ）と、遷移金属のうちの少なくとも１つの元素とからなるアモルファス合金を用いたもの（例えばＧｄＣｏ、ＴｂＦｅＣｏ  、ＧｄＴｂＦｅ等）、Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つの元素と、Ｖ  （バナジウム）、Ｃｒ、Ｃｕ、Ｎｂ（ニオブ）、Ｍｏ（モリブデン）、Ｒｕ（ルテニウム）、Ｒｈ（ロジウム）、Ｐｄ、Ｔａ、Ｗ  （タングステン）、Ｒｅ（レニウム）、Ｏｓ（オスミウム）、Ｉｒ（イリジウム）、Ｐｔ、Ａｕのうちの１つの元素とが交互に積層された構造のもの、Ｍｎ（マンガン）、Ｃｕ、Ａｌ、Ｇｅ（ゲルマニウム）、Ｂｉ（ビスマス）を用いたもの（例えばＭｎＢｉ、ＭｎＡｌＧｅ、ＭｎＣｕＢｉ等）がある。
【００９６】
ＭＴＪ  素子の記録層にフェリ磁性層を用いると、垂直方向の静磁エネルギーを低減し、小さな反転磁界を有する垂直記録層を実現し、かつ、磁性ヨークにかかる自己バイアス磁界を低減できるので、オーバーライト時に必要な電流値を低減することができる。
【００９７】
ＭＴＪ  素子の固定層にフェリ磁性体を用いると、記録層１１にかかるバイアス磁界を低減できるので、オフセットを低減することができる。
【００９８】
＜ＭＴＪ  素子の具体例７＞
図５は、図１中のＭＴＪ  素子１０の具体例７を示す側面図である。
【００９９】
このＭＴＪ  素子１０は、磁性層１１，１２  とトンネルバリア膜１３の界面（バリア界面）にＣｏ、Ｎｉ、Ｆｅあるいはこれらの合金（ＣｏＦｅ  、ＮｉＦｅ、ＮｉＣｏ、ＦｅＣｏＮｉ）１６  が介在しており、その他は図１に示したＭＴＪ  素子１０と同様の構造を有するものであり、図１中と同一符号を付している。
【０１００】
この構成によると、ＭＴＪ  素子の抵抗変化率ＭＲを向上させることができる。
【０１０１】
＜磁性ヨークの具体例１＞
図６は、図１中の磁性ヨーク２０の具体例１を示す側面図である。
【０１０２】
この磁性ヨークは、ヨーク本体（軟磁性体本体）２０１  のＭＴＪ  素子界面側の磁性層挟持部（ヨークティップ２０２  ）に高い高飽和磁束密度（Ｂｓ）を有する材料（ＦｅＣｏ、ＣｏＦｅ、Ｆｅ（１−ｘ）Ｎｘ  など）を用いている。
【０１０３】
このような構成によると、書き込み磁界を増加させ、書き込み効率を向上させることができる。なお、図６中のＭＴＪ  素子の一例は、例えば図５中に示したＭＴＪ素子と同様の構造を有するものであり、図５中と同一符号を付している。
【０１０４】
＜磁性ヨークの具体例２＞
第１の実施形態における磁性ヨーク２０の断面形状を、ＭＴＪ  素子１０に向かって磁束が収束する構造にすると、書き込み効率を向上させるだけでなく、ヨークの屈曲部からの磁界の漏洩がなくなり、隣接した別のＭＴＪ  素子にかかる磁界を低減することができ、誤書き込みのおそれを解消することができる。
【０１０５】
図７は、図１中の磁性ヨーク２０の具体例２を示す側面図である。
【０１０６】
ＭＴＪ  素子１０の固定層１２側のヨークティップ２０２ａの面積は固定層１２の面積と同じであるが、記録層１１側のヨークティップ２０２ｂの面積を記録層１１の面積よりも大きく設定している。また、ピン層側のヨーク面積よりも記録層側のヨーク面積を大きく設定している。なお、図７中のＭＴＪ  素子の一例は、例えば図６中に示したＭＴＪ  素子と同様の構造を有するものであり、図６中と同一符号を付している。
【０１０７】
このような構成によると、書き込み効率を向上させ、例えば図６中に示した磁性ヨーク２０と比べて書き込み電流を低減、例えば半減させることが可能になる。
【０１０８】
＜磁性ヨークの具体例３＞
図８は、図１中の磁性ヨークの具体例３を示す側面図である。
【０１０９】
ＭＴＪ  素子１０の固定層１２側のヨークティップ２０２ａの面積はＭＴＪ  素子の固定層１２の面積と同じであり、記録層１１側のヨークティップ２０２ｂの面積は記録層１１の面積と同じであるが、固定層１２側のヨーク本体、つまり軟磁性体本体２０１ａの面積よりも記録層１１側のヨーク本体２０１ｂの面積を大きく設定している。なお、図８中のＭＴＪ素子の一例は、例えば図６中に示したＭＴＪ  素子と同様の構造を有するものであり、図６中と同一符号を付している。
【０１１０】
このような構成によると、書き込み効率を向上させ、例えば図６中に示した磁性ヨークと比べて書き込み電流を低減、例えば半減させることが可能になる。
【０１１１】
＜ＭＲＡＭセルの第２の実施形態＞
図９は、ＭＲＡＭセルの第２の実施形態を示す側面図である。
【０１１２】
このＭＲＡＭセルは、１つの垂直型ＭＴＪ  素子１０の両側方に２つの書き込み配線３０１  、３０２  を並べて設け、この２つの書き込み配線３０１  、３０２  を周回する例えばメガネ型の完全閉磁路構造を有する磁性ヨーク２０ｂ  を設け、この磁性ヨーク２０ｂ  のうち２つの書き込み配線３０１  、３０２  の中間の閉磁路でＭ  ＴＪ素子１０を厚さ方向から挟持している。なお、図９中のＭＴＪ  素子は、一例として図１中に示したＭＴＪ  素子と同様の構造を有するものを示しており、図１中と同一符号を付している。
【０１１３】
このようにＭＴＪ  素子１０に対して２つの書き込み配線３０１  、３０２  から磁力を発生する構成にすると、例えば図１中に示したＭＲＡＭセルと比べて、１配線当りの書き込み電流が等しい場合にでも発生磁界を増加させることができる。換言すれば、図１中に示したＭＲＡＭセルと比べて、１つのＭＴＪ  素子に対する発生磁界を同一にした場合には１配線当りの書き込み電流を低減、例えば半減することができる。
【０１１４】
この場合、２つの書き込み配線３０１  、３０２  のうちの一方に書き込み電流が流れた場合に発生する磁界、あるいは、２つの書き込み配線３０１  、３０２  に互いに逆方向に電流が流れた場合にそれぞれ発生する磁界をＭＴＪ  素子に選択的に印加することが可能である。
【０１１５】
＜ＭＲＡＭセルの第３の実施形態＞
図１０は、ＭＲＡＭセルの第３の実施形態を示している。
【０１１６】
このＭＲＡＭセルは、書き込み配線３０の両側にそれぞれ垂直型ＭＴＪ  素子１０が配置されており、書き込み配線３０を周回する完全閉磁路構造を有する磁性ヨーク２０ａ  のうち書き込み配線３０の両側の二カ所でそれぞれＭＴＪ  素子１０を厚さ方向から挟持させている。なお、図１０中のＭＴＪ  素子１０は一例を示すものであり、例えば図１に示したＭＴＪ  素子と同様の構造を有するものとして図１中と同一符号を付している。
【０１１７】
このように構成すると、２つのＭＴＪ  はそれぞれ常に平行、反平行の磁化配置をとる。
【０１１８】
＜ＭＲＡＭセルの第４の実施形態＞
図１１および図１２は、ＭＲＡＭセルの第４の実施形態を示しており、図１１はメモリセルアレイの一部、図１２は図１１中のメモリセルアレイ内の１個のＭＲＡＭセルを取り出して書き込み配線、磁性ヨークとの配置関係の一例を示している。
【０１１９】
第４の実施形態では、第１の実施形態で前述したような垂直型ＭＴＪ  素子１０を半導体層（例えばＳｉ基板）上に行列状に配置してセルアレイを構成する。この場合、同一行のＭＴＪ  素子１０の厚さ方向に垂直な方向でＭＴＪ  素子１０の側面に近接するように第１の書き込み配線（ワード線）ＷＬを行方向に配設し、同一列のＭＴＪ  素子１０の厚さ方向に垂直な方向でＭＴＪ  素子１０の側面に近接するように第２の書き込み配線（ビット線）ＢＬを列方向に配設している。これにより、ワード線ＷＬとビット線ＢＬの交叉部付近に対応してＭＴＪ  素子１０が存在する。
【０１２０】
そして、ＭＴＪ  素子１０に対して、ビット線ＢＬを周回する完全閉磁路構造を有する第１の磁性ヨーク２０Ｂ  と、ワード線ＷＬを周回する完全閉磁路構造を有する第２の磁性ヨーク２０Ｗ  を設けている。この場合、１つのＭＴＪ  素子１０に対して、第１の磁性ヨーク２０Ｂ  と第２の磁性ヨーク２０Ｗ  が直交する方向に共通に設けられており、ＭＴＪ  素子１０を厚さ方向から第１の磁性ヨーク２０Ｂ  で挟持し、この第１の磁性ヨーク２０Ｂ  をＭＴＪ  素子１０を厚さ方向から第２の磁性ヨーク２０Ｗ  で挟持している。
【０１２１】
つまり、１つのＭＴＪ  素子１０は、第１の磁性ヨーク２０Ｂ  による磁界のみ、あるいは、第２の磁性ヨーク２０Ｗ  による磁界のみ、あるいは、第１の磁性ヨーク２０Ｂ  による磁界と第２の磁性ヨーク２０Ｗ  による磁界が加算された状態で選択的に印加される。
【０１２２】
なお、図１２中のＭＴＪ  素子１０は、一例として図１中に示したＭＴＪ  素子と同様の構造を有するものを示しており、図１中と同一符号を付している。
【０１２３】
このようにＭＴＪ  素子１０に対して直交する方向に配設された２つの書き込み配線ＷＬ、ＢＬからそれぞれ磁力を選択的に発生する構成にすると、例えば図１中に示したＭＲＡＭセルと比べて、１配線当りの書き込み電流が等しい場合にでも発生磁界を増加させることができる。換言すれば、図１中に示したＭＲＡＭセルと比べて、１つのＭＴＪ  素子に対する発生磁界を同一にした場合には１配線当りの書き込み電流を低減、例えば半減することができる。この場合、ワード線ＷＬとビット線ＢＬに同時に書き込み電流を流す時のみ、このワード線ＷＬとビット線ＢＬの交叉部近傍に位置する所望のＭＴＪ  素子１０に対して所要の書き込みを行うことができるので、書き込みセル選択用トランジスタをＭＴＪ  素子毎に設ける必要はない。
【０１２４】
＜ＭＲＡＭセルの第５の実施形態＞
図１３は、ＭＲＡＭセルの第５の実施形態を示す側面図である。
【０１２５】
このＭＲＡＭセルは、磁性ヨーク２０と垂直型ＭＴＪ  素子１０の両側の磁性層１１、１２との間にそれぞれ導電性の一対の読み出し配線１７、１８の一部が介挿されている。
【０１２６】
ＭＴＪ  素子１０の記憶データの読み出し時に、一対の読み出し配線１７、１８からＭＴＪ素子１０の両端間に所定の読み出し電圧Ｖを印加することによってＭＴＪ  素子１０に記憶データに応じた電流を流すものであり、その電流経路の一部を形成する。
【０１２７】
＜ＭＲＡＭセルの第６の実施形態＞
第６の実施形態では、図１あるいは図２に示した構成と比べて、磁性ヨークが省略されている点が異なり、その他は同じである。
【０１２８】
非特許文献４に開示されているＭＴＪ  素子の積層構造において、磁性層のＲＥ−ＴＭ系材料の垂直磁気異方性エネルギーＫｕは、一般的に１０５  〜１０６  ｅｒｇ／ｃｃ程度であり、その飽和磁化Ｍｓは０  〜１５０ｅｍｕ／ｃｃ  と調整されているとの記載がある。また、Ｃｏの飽和磁化Ｍｓは１４２０ｅｍｕ／ｃｃ、一軸磁気異方性エネルギーは４．５  ×１０６  ｅｒｇ／ｃｃである。また、磁性層のＲＥ−ＴＭ  材料（３０ｎｍ）と界面層のＣｏが強磁性的に交換結合していると記載されており、Ｃｏ膜厚が例えばＲＥ−ＴＭ  材料の１／１０とし、実効的な異方性エネルギーＫｅｆｆ、飽和磁化Ｍｅｆｆがそれぞれの体積率で寄与するものと仮定すると、Ｋｅｆｆは１０５  〜１０６  ｅｒｇ／ｃｃ台であり、Ｍｅｆｆは０  〜２７０ｅｍｕ／ｃｃ  程度と見積もることができる。
【０１２９】
磁性層が単一磁区構造を保ちながら磁化回転により磁化方向が反転した場合、磁性層の保磁力は２Ｋｕ／Ｍｓであると予想され、７００  〜１０ｋ（Ｏｅ）  程度と見積もることができる。非特許文献４では保磁力は２５０（Ｏｅ）  程度である。この理由は、セルサイズが８５μｍ角と大きく、磁壁移動で磁化反転が起きていると考えられ、前記２Ｋｕ／Ｍｓで予想される保磁力よりも小さくなっている。実際に直径０．３  μｍサイズのＭＴＪ  素子を試作したところ、保磁力は１．５ｋ（Ｏｅ）となった。
【０１３０】
ヨークなしの構成、つまりヨークで被覆しない書き込み配線の場合、書き込み配線に１ｍＡ  の電流を流して発生できる磁場は高々１０（Ｏｅ）程度であり、非特許文献４の構成では、微細なセルサイズにおいて数ｍＡの記録電流で記録動作を行うことは困難である。
【０１３１】
ところが、第６の実施形態では、垂直型ＭＴＪ  素子の記録層の膜厚ｔ  とセル面積（記録層の面積）Ｓ  の平方根√Ｓ  の比ｔ／√Ｓ  （アスペクト比）が例えば２程度以上に大きく設定されている。因みに、記録層の膜厚ｔ  は１００ｎｍ  、記録層のサイズは０．０５μｍ×０．０５μｍである。
【０１３２】
このようにアスペクト比を大きく設定すると、反磁界係数が低減され、比較的小さな異方性エネルギーで垂直磁化を実現できる。換言すれば、高アスペクト比にすることで、保磁力が小さな垂直磁化膜を実現できる。
【０１３３】
図１４は、第６の実施形態においてアスペクト比を規定する基準について示している。
【０１３４】
図１４中、横軸はＭＴＪ  素子１０の磁性層の飽和磁化Ｍｓ（ｅｍｕ／ｃｃ）あるいは書き込み配線・ＭＴＪ  素子間距離（δｎｍ）を示しており、縦軸は書き込み配線の書き込み電流（記録電流）による発生磁場の強さＨｇ（Ｏｅ）、磁化を膜面垂直方向に保つための異方性磁界Ｈｇを示している。
【０１３５】
図１４から、１ｍＡ  当りで発生する磁場ＨＩと記録電流Ｉｗの積ＨＩ×Ｉｗと反磁界係数Ｎ  、記録層の飽和磁化Ｍ  の関係がＨＩ×Ｉｗ＞４  πＮＭを満たすようにすれば書き込む可能な垂直磁化膜が実現できることが分かる。ここで、磁性ヨークが付いていない書き込み配線の書き込み電流が１ｍＡ  の場合に発生できる磁場は高々１０（Ｏｅ）程度であり、書き込み電流は１０ｍＡ以下であることが好ましい。さらに５ｍＡ  以下であることが好ましい。
【０１３６】
＜ＭＲＡＭセルの第７の実施形態＞
図１５は、ＭＲＡＭセルの第７の実施形態を配列したメモリセルアレイの一部を示している。
【０１３７】
図１５に示すように、第１の実施形態で前述したような垂直型ＭＴＪ  素子１０が半導体層（例えばＳｉ基板）上に行列状に配置されてセルアレイが構成されている。行列状の配線は、同一平面上にはなく、行方向の配線（行線ＷＬ）と列方向の配線（列線ＢＬ）が薄い絶縁膜（図示せず）を介して配置され、行列の交差位置で接続されている。この行列状の配線に囲まれた領域に垂直型ＭＴＪ  素子１０が配置されている。
【０１３８】
セルの選択およびそれに対する書き込みは、選択したいＭＴＪ  素子１０の直交する二側面に隣接する行線と列線を選択して電流を流すことにより行う。本例では、図中斜線で示すセルを選択する行線ｂから列線ｃに点線で示すように電流を流し、その他の選択しない配線には、バイアス電圧を印加して電流が回り込まないように調整する。
【０１３９】
上記したように行線ｂから列線ｃへ電流が流れると、行線ｂと列線ｃの交点部近傍で電流方向が行方向から列方向に変化し、交点部近傍の選択セルに対して、行方向からの電流で発生する磁場と列方向からの電流で発生する磁場の和が印加される。このため、選択セルのみ反転し、選択された行、列に隣接する他のセルは半選択の状態となり、磁化反転を起こさない。
【０１４０】
なお、図１５中のＭＴＪ  素子１０は、図１中に示したようにヨークで挟持した構成にしてもよいし、図２に示したように完全閉磁路型の構造にしてもよく、ヨークがない構造にしてもよい。
【０１４１】
次に、前述した本発明に係るＭＲＡＭセルを用いたＭＲＡＭの適用例のいくつかを示す。
【０１４２】
（適用例１）
図１６は、本発明に係るＭＲＡＭの適用例１としてデジタル加入者線（ＤＳＬ）用モデムのＤＳＬデータパス部分を示す。
【０１４３】
このモデムは、プログラマブルデジタルシグナルプロセッサ（ＤＳＰ）１００  、アナログ−デジタルコンバータ（Ａ／Ｄ）及びデジタル−アナログコンバータ（Ｄ／Ａ）１１０  と、送信ドライバ１５０  と、受信機増幅器１６０  を含む。図１６では、バンドパスフィルタを省略しており、代わりに回線コードプログラムをホールドできる種々のタイプのオプションのメモリとして、本発明のＭＲＡＭ  １７０とＥＥＰＲＯＭ  １８０を示している。
【０１４４】
なお、本適用例１では、回線コードプログラムをホールドするためのメモリとしてＭＲＡＭとＥＥＰＲＯＭの二種類のメモリを用いているが、ＥＥＰＲＯＭをＭＲＡＭに置き換えてもよく、二種類のメモリを用いずにＭＲＡＭのみを用いるようにしてもよい。
【０１４５】
（適用例２）
図１７は、本発明に係るＭＲＡＭの適用例２として携帯電話端末３００  における通信機能を実現する部分を示す。
【０１４６】
図１７に示すように、通信機能を実現する部分は、送受信アンテナ２１０  、アンテナ共用器２０２  、受信部２０３  、ベースバンド処理部２０４  、音声コーデックとして用いられるＤＳＰ  （Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）２０５  、スピーカ（受話器）２０６  、マイクロホン（送話器）２０７  、送信部２０８  、周波数シンセサイザ２０９  を備えている。
【０１４７】
また、携帯電話端末３００  の各部を制御する制御部２００  が設けられている。制御部２００  は、マイクロコンピュータからなり、ＣＰＵ２２１と、ＲＯＭ２２２と、本発明のＭＲＡＭ２２３  と、フラッシュメモリ２２４  とがＣＰＵ  バス２２５  を通じて接続されている。
【０１４８】
ここで、ＲＯＭ２２２は、ＣＰＵ２２１において実行されるプログラムや、表示用のフォント等の必要となるデータが予め記憶されたものである。また、ＭＲＡＭ２２３  は、主に作業領域として用いられるものであり、ＣＰＵ２２１がプログラム実行中において必要に応じて計算途中のデータなどを記憶したり、制御部２００  と各部との間でやり取りするデータを一時記憶したりするなどの場合に用いられる。また、フラッシュメモリ２２４  は、携帯電話端末３００  の電源がオフされた場合でも、例えば直前の設定条件などのデータを不揮発的に記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、記憶している設定パラメータを使用可能とするものである。
【０１４９】
また、本適用例では、ＲＯＭ２２２、ＭＲＡＭ２２３  、フラッシュメモリ２２４  を用いているが、フラッシュメモリ２２４  を本発明のＭＲＡＭに置き換えたり、さらに、ＲＯＭ２２２も本発明のＭＲＡＭに置き換えることも可能である。
【０１５０】
なお、図１７において、２１１  は音声データ再生処理部、２１２  は音声データ再生処理部２１１  に接続された外部端子、２１３  はＬＣＤ  コントローラ、２１４  はＬＣＤ  コントローラ２１３  に接続されたＬＣＤ  、２１５  はリンガ、２３１  はＣＰＵ  バス２２５  と外部メモリスロット２３２  との間に設けられたインターフェース（Ｉ／Ｆ  ）、２３３  はＣＰＵ  バス２２５  とキー操作部２３４  との間に設けられたインターフェース（Ｉ／Ｆ  ）、２３５  はＣＰＵバス２２５  と外部端子２３６  との間のインターフェース（Ｉ／Ｆ  ）であり、外部メモリスロット２３２  には外部メモリ２４０  が挿入される。
【０１５１】
（適用例３）
図１８は、本発明に係るＭＲＡＭをスマートメディア等のメディアコンテンツを収納するカード（ＭＲＡＭカード）に適用した例を示す。
【０１５２】
図１８において、４００  はＭＲＡＭカード本体、４０１  はＭＲＡＭチップ、４０２  は開口部、４０３  はシャッタ、４０４  は外部端子である。ＭＲＡＭチップ４０１  はカード本体４００  内部に収納されており、開口部４０２  により、外部に露出している。ＭＲＡＭカード携帯時には、ＭＲＡＭチップ４０１  はシャッタ４０３  で覆われている。シャッタ４０３  は外部磁場を遮蔽する効果のある材料、例えばセラミックからなる。データを転写する場合には、シャッタ４０３  を開放してＭＲＡＭチップ４０１  を露出させて行う。外部端子４０４  はＭＲＡＭカードに記憶されたコンテンツデータを外部に取り出すためのものである。
【０１５３】
図１９及び図２０は、本発明に係るＭＲＡＭカードを使用する電子装置の一例として、ＭＲＡＭカードにデータを転写するための挿入型のデータ転写装置の上面図及び断面図を示す。
【０１５４】
エンドユーザの使用する第２ＭＲＡＭカード４５０  をデータ転写装置５００  の挿入部５１０  より挿入し、ストッパ５２０  で止まるまで押し込む。ストッパ５２０  は、第２ＭＲＡＭカード４５０  をデータ転写装置５００  内の第１ＭＲＡＭカード５５０  と位置合わせするための部材としても用いられる。第２ＭＲＡＭカード４５０  が所定位置に配置されると同時に第１ＭＲＡＭカード５５０  に記憶されたデータが第２ＭＲＡＭカード４５０  に転写される。
【０１５５】
図２１は、本発明に係る電子装置の他の例として、嵌め込み型のデータ転写装置を示す。
【０１５６】
このデータ転写装置は、図の矢印で示すように、ストッパ５２０  を目標に、第１ＭＲＡＭカード５５０  上に第２ＭＲＡＭカード４５０  を嵌め込みように載置するタイプである。転写方法については、前述した挿入型のデータ転写装置と同一であるので、説明を省略する。
【０１５７】
図２２は、本発明に係る電子装置のさらに他の例として、スライド型のデータ転写装置を示す。
【０１５８】
このデータ転写装置は、ＣＤ−ＲＯＭドライブ、ＤＶＤ  ドライブと同様、データ転写装置５００  に受け皿スライド５６０  が設けられており、この受け皿スライド５６０  が図中矢印で示すように動作する。受け皿スライド５６０  が図中破線で示す状態に移動した時に第２ＭＲＡＭカード４５０  を受け皿スライド５６０  に載置し、第２ＭＲＡＭカード４５０をデータ転写装置５００  内部へ搬送する。ストッパ５２０  に第２ＭＲＡＭカード先端部が当接するように搬送される点および転写方法については前述した挿入型のデータ転写装置と同一であるので、説明を省略する。
【０１５９】
【発明の効果】
上述したように本発明の磁気ランダムアクセスメモリによれば、メモリセルを微細化してもビット情報の高い熱擾乱耐性と高い書き込み効率を併せ持ち、例えば２５６Ｍビット以上の大容量化を実現することができる。
【図面の簡単な説明】
【図１】本発明のＭＲＡＭにおいてＭＲＡＭセルとして用いられるＭＴＪ  素子の基本構成と磁性ヨークと書き込み配線の配置関係を模式的に示す側面図。
【図２】図１の一具体例を示す側面図。
【図３】図１中のＭＴＪ  素子の具体例１を示す断面図。
【図４】図１中のＭＴＪ  素子の具体例２を示す側面図。
【図５】図１中のＭＴＪ  素子の具体例７を示す側面図。
【図６】図１中の磁性ヨークの具体例１を示す側面図。
【図７】図１中の磁性ヨークの具体例２を示す側面図。
【図８】図１中の磁性ヨークの具体例３を示す側面図。
【図９】本発明のＭＲＡＭのＭＲＡＭセルの第２実施形態を示す側面図。
【図１０】本発明のＭＲＡＭのＭＲＡＭセルの第３実施形態を示す側面図。
【図１１】本発明のＭＲＡＭの第４の実施形態に係るメモリセルアレイの回路図。
【図１２】図１１のメモリセルアレイ内の１個のＭＲＡＭセルを取り出して書き込み配線、磁性ヨークとの配置関係の一例を示す側面図。
【図１３】本発明のＭＲＡＭのＭＲＡＭセルの第５の実施形態を示す側面図。
【図１４】本発明のＭＲＡＭのＭＲＡＭセルの第６の実施形態において、アスペクト比を規定する基準について示す図。
【図１５】本発明のＭＲＡＭのＭＲＡＭセルの第７の実施形態を示す側面図。
【図１６】本発明に係るＭＲＡＭの適用例１としてデジタル加入者線用モデムのＤＬＳ  データパス部分を示すブロック図。
【図１７】本発明に係るＭＲＡＭの適用例２として携帯電話端末における通信機能を実現する部分を示すブロック図。
【図１８】本発明に係るＭＲＡＭをスマートメディア等のメディアコンテンツを収納するＭＲＡＭカードに適用した例を示す上面図。
【図１９】本発明に係るＭＲＡＭカードを使用する電子装置の一例として挿入型のデータ転写装置を示す上面図。
【図２０】図１９に対応する断面図。
【図２１】本発明に係る電子装置の他の例として嵌め込み型のデータ転写装置を示す断面図。
【図２２】本発明に係る電子装置のさらに他の例としてスライド型のデータ転写装置を示す断面図。
【図２３】ＭＲＡＭで用いられるＭＴＪ  素子の一般的な構造を概略的に示す断面図。
【図２４】図２３中のＭＴＪ  素子の２つの磁性層の磁化の向きを示す図。
【図２５】ＭＲＡＭのセルアレイの平面レイアウトの一例を模式的に示す図。
【図２６】ヨーク付き書き込み配線の構造の一例を示す斜視図。
【図２７】図２６のヨーク付き書き込み配線を用いた書き込み特性を検討した結果を示す特性図。
【符号の説明】
１０…ＭＴＪ  素子、１１…記録層、１２…固定層、１３…トンネルバリア層、２０…磁性ヨーク、３０…書き込み配線。
【図１】
2005019464.tif 000003
【図２】
2005019464.tif 000004
【図３】
2005019464.tif 000005
【図４】
2005019464.tif 000006
【図５】
2005019464.tif 000007
【図６】
2005019464.tif 000008
【図７】
2005019464.tif 000009
【図８】
2005019464.tif 000010
【図９】
2005019464.tif 000011
【図１０】
2005019464.tif 000012
【図１１】
2005019464.tif 000013
【図１２】
2005019464.tif 000014
【図１３】
2005019464.tif 000015
【図１４】
2005019464.tif 000016
【図１５】
2005019464.tif 000017
【図１６】
2005019464.tif 000018
【図１７】
2005019464.tif 000019
【図１８】
2005019464.tif 000020
【図１９】
2005019464.tif 000021
【図２０】
2005019464.tif 000022
【図２１】
2005019464.tif 000023
【図２２】
2005019464.tif 000024
【図２３】
2005019464.tif 000025
【図２４】
2005019464.tif 000026
【図２５】
2005019464.tif 000027
【図２６】
2005019464.tif 000028
【図２７】
2005019464.tif 000029