(57)【要約】【課題】  テストパターン信号に同期して電子負荷部をオンオフ制御することにより高速直流測定が実現でき、必要に応じてフラットトップパルスを発生させることができるＩＣテスタを提供すること。【解決手段】  ダイオードブリッジの両端に電流源を接続した電子負荷部を含むＩＣテスタにおいて、  これらダイオードブリッジと電流源とを、テストパターン信号に同期してオンオフ制御するスイッチを介して接続したことを特徴とするもの。【選択図】                    図１
2005265756.tif 000002
【特許請求の範囲】
【請求項１】
ダイオードブリッジの両端に電流源を接続した電子負荷部を含むＩＣテスタにおいて、
これらダイオードブリッジと電流源とを、テストパターン信号に同期してオンオフ制御するスイッチを介して接続したことを特徴とするＩＣテスタ。
【請求項２】
測定対象ＩＣの各測定ピン毎に、それぞれスイッチを介して前記電子負荷部を接続したことを特徴とする請求項１記載のＩＣテスタ。
【請求項３】
測定対象ＩＣの各測定ピン毎に、それぞれスイッチを介して、抵抗とコンデンサで構成されたアッテネータと前記電子負荷部を接続したことを特徴とする請求項１記載のＩＣテスタ。
【請求項４】
前記電子負荷部のダイオードブリッジと電流源を接続するスイッチをオンオフ制御してフラットトップパルスを発生させることを特徴とする請求項１から３のいずれかに記載のＩＣテスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＩＣテスタに関するものであり、詳しくは、例えば液晶ドライバＩＣを検査するＩＣテスタの高速性の改善に関するものである。
【背景技術】
【０００２】
液晶ドライバＩＣのテスト項目には、出力電圧が所定範囲の値になっているか、出力インピーダンスが所定範囲の値になっているか、測定対象とテスタを含むシステム各部の接続点のコンタクト状態は正常か、出力電圧の高速切換は所定の時間内に行われているかなどが含まれている。
【０００３】
特許文献１には、容量補正を行う必要がなく、高精度の試験が行えるＩＣテスタの構成が記載されている。しかし、特許文献１には、本発明が目的とするテストパターン信号に同期して電子負荷をオンオフ制御する機能や、テストパターン信号に同期してフラットトップパルスを発生する機能に関する言及はない。
【０００４】
【特許文献１】特開平０７−３１１２４４
【０００５】
図３は、従来のＩＣテスタの回路例図である。測定対象である液晶ドライバＩＣ（以下ＤＵＴという）10の各測定ピン毎に、電圧測定部と電子負荷部よりなる直流測定系統が設けられている。
【０００６】
図３において、ＤＵＴ10の出力ピンには、スイッチ20の可動接点が接続されている。スイッチ20の固定接点には、スイッチ30の可動接点およびスイッチ110の固定接点が接続されている。
【０００７】
スイッチ30の固定接点には、電圧測定部を構成するアッテネータ40の入力端子が接続され、アッテネータ40の出力端子はバッファアンプ50を介して図示しないＡ／Ｄ変換器に接続されている。
【０００８】
アッテネータ40は、一端がスイッチ30の固定接点に接続されて他端がバッファアンプ50に接続された抵抗41とコンデンサ42との並列回路と、一端が抵抗41とコンデンサ42との並列回路とバッファアンプ50との接続点に接続され他端が共通電位点に接続された抵抗43と、一端が抵抗41とコンデンサ42との並列回路とバッファアンプ50との接続点に接続され他端が共通電位点に接続された可変コンデンサ44とで構成されている。
【０００９】
スイッチ110の可動接点には、電子負荷部を構成するダイオードブリッジ80の一端が接続され、ダイオードブリッジ80の他端にはバッファアンプ70を介して電子負荷電圧端子60が接続されている。
【００１０】
ダイオードブリッジ80は、2個のダイオード81と82および83と84の直列回路が、同一極性方向に並列接続されたものである。ダイオード81と83の各アノードには電子負荷部を構成する一方の電流源90が接続され、ダイオード82と84の各カソードには電子負荷部を構成する他方の電流源100が接続されている。ダイオード81のカソードとダイオード82のアノードとの接続点にはバッファアンプ70の出力端子が接続され、ダイオード83のカソードとダイオード84のアノードとの接続点にはスイッチ110の可動接点が接続されている。
【００１１】
このような構成において、ＤＵＴ10の出力電圧特性の測定にあたっては、電子負荷電圧端子60に印加する電圧を制御することにより、ダイオードブリッジ80および電流源90・100で構成される電子負荷はＤＵＴ10の出力ピンに対して電流の吸い込みまたは吐き出しを行い、適切な電子負荷を与える。このようにして電子負荷により適切な負荷を与えた状態におけるＤＵＴ10の出力電圧を、アッテネータ40およびバッファアンプ50を介して図示しないＡ／Ｄ変換器やコンパレータなどの電圧測定手段で測定する。
【００１２】
ＤＵＴ10の出力インピーダンスの測定にあたっては、電子負荷電圧端子60に印加する電圧を制御することによって電子負荷からＤＵＴ10の出力ピンに出力インピーダンス測定用の所定の電流を供給し、その状態におけるＤＵＴ10の出力ピンの電圧をアッテネータ40およびバッファアンプ50を介して図示しないＡ／Ｄ変換器やコンパレータなどの電圧測定手段で測定する。
【００１３】
ＤＵＴ10とテスタを含むシステム各部の接続点のコンタクト試験は、ＤＵＴ10の出力インピーダンス測定と同様に接続した状態で、電流の値を異ならせて行う。
【００１４】
さらに、ＤＵＴ10の大振幅出力電圧を減衰させるアッテネータ40については、電圧切換後は短時間で所定値に整定収束するように、高周波特性を最適に調整維持しておかなければならない。例えば15Ｖの電圧変化を与えた場合、１μsec後の目標電圧に対する誤差電圧は0.01％以下であることが求められる。そこで、適宜の校正周期で、高周波特性の優れたフラットトップ標準パルス信号をアッテネータ40に入力し、アッテネータ40の出力パルス波形の高周波特性が維持されるように可変コンデンサ44の容量値を最適値に調整することが行われている。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ところで、図３に示す従来の構成によれば、電子負荷部はダイオードブリッジ80と電流源90・100とが直接接続されている。このために、電子負荷部の機能を、テストパターン信号に基づいてオンオフ制御することはできない。
【００１６】
また、各スイッチ20・30・110としては、メカリレーやフォトモスリレーを用いるのが一般的であり、高精度のタイミングでオンオフ制御することができず、テストパターン信号に基づいてオンオフ制御することもできない。
【００１７】
また、ＤＵＴ10の出力インピーダンスやＤＵＴ10とテスタを含むシステム各部の接続点のコンタクト試験にあたり、ＤＵＴ10の出力駆動電流容量の制限やＤＵＴ10の発熱は極力抑制しなければならないことなどから、大規模のＤＵＴの場合には1000本前後にもなる全ピンの同時測定は困難である。そこで、例えば数10本単位でピン群を切り替えながら測定することになる。
【００１８】
しかし、図３に示す従来の構成では、ピン毎のテストパターン信号に同期した電子負荷部のオンオフ制御機能がない。そこで、測定対象ピン群の切り換えにあたっては、テストパターン信号を一旦停止ささせて電子負荷部を使うピンと使わないピンを選別する作業をしなければならず、全体のＤＵＴ試験工程の流れにおける効率化を低下させてしまう大きな阻害要因になっている。
【００１９】
さらに、アッテネータ40の可変コンデンサ44の容量値を高周波特性が維持されるように最適値に調整するのにあたり、別途、高周波特性の優れたフラットトップ標準パルス信号発生器を準備しなければならない。
【００２０】
本発明は、これらの従来の問題点を解決するものであり、その目的は、テストパターン信号に同期して電子負荷部をオンオフ制御することにより高速直流測定が実現でき、必要に応じてフラットトップパルスを発生させることができるＩＣテスタを提供することにある。
【課題を解決するための手段】
【００２１】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
ダイオードブリッジの両端に電流源を接続した電子負荷部を含むＩＣテスタにおいて、
これらダイオードブリッジと電流源とを、テストパターン信号に同期してオンオフ制御するスイッチを介して接続したことを特徴とする。
【００２２】
請求項２記載の発明は、請求項１記載のＩＣテスタにおいて、
測定対象ＩＣの各測定ピン毎に、それぞれスイッチを介して前記電子負荷部を接続したことを特徴とする。
【００２３】
請求項３記載の発明は、請求項１記載のＩＣテスタにおいて、
測定対象ＩＣの各測定ピン毎に、それぞれスイッチを介して、抵抗とコンデンサで構成されたアッテネータと前記電子負荷部を接続したことを特徴とする。
【００２４】
請求項４記載の発明は、請求項１から３のいずれかに記載のＩＣテスタにおいて、
前記電子負荷部のダイオードブリッジと電流源を接続するスイッチをオンオフ制御してフラットトップパルスを発生させることを特徴とする。
【発明の効果】
【００２５】
本発明によれば、電子負荷部のダイオードブリッジと電流源とを接続するスイッチをテストパターン信号に同期してオンオフ制御することにより、高速直流測定が実現できる。      
【００２６】
また、電子負荷部のダイオードブリッジと電流源とを接続するスイッチをオンオフ制御することにより、フラットトップパルスを発生させることができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明について図面を用いて詳細に説明する。図１は本発明の一実施例を示す回路図であり、図３と共通する部分には同一の符号を付けている。図３と図１の回路との違いは、電子負荷部を構成するダイオードブリッジ80と一方の電流源90との間にスイッチ120を接続し、ダイオードブリッジ80と他方の電流源100との間にスイッチ130を接続している点である。
【００２８】
すなわち、ダイオードブリッジ80を構成するダイオード81と83の各アノードにはスイッチ120の固定接点が接続され、スイッチ120の可動接点は電流源90に接続されている。ダイオードブリッジ80を構成するダイオード82と84の各カソードにはスイッチ130の可動接点が接続され、スイッチ130の固定接点は電流源100に接続されている。
【００２９】
ここで、これらダイオードブリッジ80の両端に接続されたスイッチ120・130は、テストパターン信号に同期して高速でオンオフ駆動される。このような構成により、電子負荷部の機能を、テストパターン信号に基づいて、ＤＵＴ10の各ピン系統毎に個別にオンオフ制御できる。
【００３０】
この結果、例えば大規模ＤＵＴの試験を例えば数10本単位でピン群を切り替えながら測定するのにあたっては、テストパターン信号により各ピン毎に電子負荷部をオンオフ制御すればよく、従来のような使うピンと使わないピンの選別作業が不要になり、ＤＵＴ試験工程全体を効率よく進めることができる。
【００３１】
そして、アッテネータ40の可変コンデンサ44の容量値を高周波特性が維持されるように最適値に調整するのにあたっては、これらダイオードブリッジ80の両端に接続されたスイッチ120・130をオンオフ制御することにより、高周波特性の優れたフラットトップパルスを発生させることができ、従来のようにフラットトップ標準パルス信号発生器を準備しなくてもよい。
【００３２】
図１の回路構成でフラットトップパルスを発生させる動作について、図２を用いて説明する。アッテネータ40の可変コンデンサ44の容量値を高周波特性が維持されるように最適値に調整するのにあたっては、スイッチ20をオフにしてスイッチ30・110をオンにする。アッテネータ40には、ＤＵＴ10の測定ピンの代わりに電子負荷部が接続されることになる。ここで、ダイオードブリッジ80におけるダイオード83のアノードとダイオード84のカソードとの接続点を“DUT点”とし、ダイオード81のアノードとダイオード82のカソードとの接続点を“VCT点”とする。
【００３３】
初めに、ダイオードブリッジ80の両端に接続されたスイッチ120・130がオフの状態から考える。この場合、電子負荷部は開放状態となっているが、DUT点の電位はアッテネータ40によって共通電位点レベルに電位が固定される。
【００３４】
次に、電子負荷電圧端子60に印加する電圧をセトリングさせたい電圧に設定し、スイッチ120・130をオンにする。具体的な例として電子負荷電圧端子60に印加する電圧を+20Vとして動作説明を行う。
【００３５】
スイッチ120・130をオンにした瞬間、ダイオード82と83がオンになり、ダイオード81と84がオフになる。これにより、ＤＵＴ10側の浮遊容量は、ダイオード83を通して電流源90の出力電流で充電され、電位が上昇する。この動作はDUT点とVCT点の電位が同じになるまで（本実施例では+20Vになるまで）続く。そして、DUT点とVCT点の電位が同じになると、ダイオードブリッジ80を構成する全ダイオード81〜84がオンになり、ＤＵＴ10側の浮遊容量の充電が終了する。
【００３６】
このように図２の回路構成において、スイッチ120・130をオンにすることにより、立上りが急峻で立ち上がった後のレベルが一定な、いわゆる「フラットパルス」を発生させることができる。
【００３７】
スイッチ120・130がオフになると電子負荷部がオフになり、ＤＵＴ10側の浮遊容量に充電された電荷はアッテネータ40を通して放電され、最終的に共通電位点になる。この放電動作は、アッテネータ40の入力インピーダンスが一般的に高いことから、電子負荷部を用いて強制的に充電するよりも時間がかかる。そこで、立下りの急峻なパルス波形が欲しい場合には、VCT電位がGND電位よりも低くなるように電子負荷電圧端子60に印加する電圧を設定した状態で、スイッチ120・130をオンにする。これにより、高速な立下り波形を生成出力することができる。
【００３８】
なお、上記実施例では、ＤＵＴ10の出力インピーダンスを測定する場合に適用する例について説明したが、電流を印加した状態で電圧を測定する測定項目であれば同様な効果が得られるものであり、これに限定するものではない。
【００３９】
また、電子負荷部から生成出力するフラットトップパルスを用いて、アッテネータ40の容量値を高周波特性が維持されるように最適値に調整する例を説明したが、各種のタイミング関係の校正や診断等にも同様の応用が可能である。
【００４０】
さらに、アッテネータ40の容量値の最適調整に限るものではなく、電子負荷部から生成出力するフラットトップパルスを測定対象に入力した場合に得られる出力波形の変化に基づき、高精度セトリングの診断等も行うことができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施例を示す回路図である。
【図２】図１の動作を示す回路図である。
【図３】従来のＩＣテスタの回路例図である。
【符号の説明】
【００４２】
10  ＤＵＴ
20,30,110,120,130  スイッチ
40  アッテネータ
41,43  抵抗
42,44  コンデンサ
50,70  バッファアンプ
60  電子負荷電圧端子
80  ダイオードブリッジ
81〜84  ダイオード
90,100  電流源
【図１】
2005265756.tif 000003
【図２】
2005265756.tif 000004
【図３】
2005265756.tif 000005