(57)【要約】      （修正有）【課題】  低ドロップアウト（ＬＤＯ）レギュレータは、入力電源における入力電圧から、出力への出力電圧を生成する。【解決手段】ＬＤＯレギュレータは、出力電圧を生成する為のスイッチモジュールを有する。スイッチモジュールは、対応したスイッチ制御信号に応答して、入力電源から出力へのエネルギーの流れを調整するための、少なくとも２つの並列接続されたスイッチを有する。スイッチのそれぞれは、オン状態およびオフ状態を有する。デジタルコントローラは、出力電圧を検出し、出力電圧が、所定の振幅に調整されるように、スイッチ制御信号を応答生成する。【選択図】図２ｂ
2005168277.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧の電源から、出力へ印加される出力電圧を生成するためのデジタル低ドロップアウトレギュレータであって、
前記出力電流を生成するスイッチモジュールであって、対応する複数のスイッチ制御信号に応答して前記入力電圧電源からのエネルギーの流れを調整する少なくとも２つの並列接続されたスイッチを有し、前記スイッチのそれぞれはオン状態とオフ状態とを有する、スイッチモジュールと、
前記出力電圧を検出し、前記出力電圧が予め定められた振幅に調整されるように複数の前記スイッチ制御信号を応答生成するデジタルコントローラと、
を備えるデジタル低ドロップアウトレギュレータ。
【請求項２】
前記スイッチモジュールは、連結コイルレギュレータであり、
前記少なくとも２つの並列接続されたスイッチは、複数の前記スイッチ制御信号に応答して前記出力電圧を生成する導通スイッチアレイであり、
複数の前記スイッチ制御信号のそれぞれは、約５０％のデューティーサイクルを有する請求項１に記載のデジタル低ドロップアウトレギュレータ。
【請求項３】
前記スイッチモジュールはデジタルレジスタであり、前記少なくとも２つの並列接続されたスイッチはスイッチアレイである請求項１に記載のデジタル低ドロップアウトレギュレータ。
【請求項４】
前記デジタルコントローラは、
前記出力電圧のデジタル信号を生成するＡ／Ｄコンバータと、
前記デジタル信号に応答して、複数の前記スイッチ制御信号を生成するデジタル回路と
を有する請求項１に記載のデジタル低ドロップアウトレギュレータ。
【請求項５】
前記デジタル回路は、デジタルシグナルプロセッサ（ＤＳＰ）である請求項４に記載のデジタル低ドロップアウトレギュレータ。
【請求項６】
前記デジタル回路は、低出力電流で前記スイッチモジュールを動作させるバーストモードを有し、当該バーストモードは、前記出力電圧を調節するために前記少なくとも２つの並列接続されたスイッチのデューティーサイクル制御を含む請求項５に記載のデジタル低ドロップアウトレギュレータ。
【請求項７】
前記少なくとも２つの並列接続されたスイッチは、
複数の前記スイッチ制御信号の中の１つである第１のスイッチ制御信号に応答する並列スイッチのグループと、
複数の前記スイッチ制御信号の中の１つである第２のスイッチ制御信号に応答する信号スイッチと
を有する請求項１に記載のデジタル低ドロップアウトレギュレータ。
【請求項８】
前記連結コイルレギュレータは、
前記入力電圧の前記電源から前記出力へエネルギーを伝達する少なくとも２つの導通スイッチと、
前記少なくとも２つの導通スイッチと通じた少なくとも２つのコイルであって、共通のコアに巻かれ、それぞれに生じる直流電流を打ち消すように極性を有し、略１に等しい結合係数をもった少なくとも２つのコイルと、
前記少なくとも２つの導通スイッチと通じて、非導通期間に電流のための経路を提供する少なくとも２つのフリーホイーリングスイッチと
を備え、
複数の前記スイッチ制御信号は、略５０％のデューティーサイクルを持ち、
前記少なくとも２つの導通スイッチを制御するために、前記少なくとも２つの導通スイッチは、導通スイッチアレイを含む
請求項２に記載のデジタル低ドロップアウトレギュレータ。
【請求項９】
前記結合係数は、少なくとも、略０．９９である請求項８に記載のデジタル低ドロップアウトレギュレータ。
【請求項１０】
前記少なくとも２つの導通スイッチ、前記少なくとも２つのコイル、および前記少なくとも２つのフリーホイーリングスイッチのそれぞれは、前記出力電圧が、前記入力電圧の振幅の略半分となるような降圧型の構成に接続される請求項８に記載のデジタル低ドロップアウトレギュレータ。
【請求項１１】
前記降圧型の構成は、略５０％のデューティーサイクルで動作する２つの降圧型レギュレータを有し、当該降圧型レギュレータのそれぞれは、
フリーホイーリングスイッチとコイルとに通じた導通スイッチを有しており、
当該導通スイッチは、導通期間において入力電圧の前記電源から前記コイルを介して前記出力へと電流を伝達し、当該フリーホイーリングスイッチは、前記非導通時間において、前記コイルを介して前記出力へ電流が流れる為の導通パスを提供する請求項１０に記載のデジタル低ドロップアウトレギュレータ。
【請求項１２】
前記少なくとも２つの導通スイッチ、前記少なくとも２つのコイル、および前記少なくとも２つのフリーホイーリングスイッチのそれぞれは、前記出力電圧が、前記入力電圧の振幅の略２倍となるような昇圧型の構成に接続される請求項８に記載のデジタル低ドロップアウトレギュレータ。
【請求項１３】
前記昇圧型の構成は、略５０％のデューティーサイクルで動作する２つの昇圧型レギュレータを有しており、当該昇圧型レギュレータのそれぞれは、
フリーホイーリングスイッチとコイルとに通じた導通スイッチを有しており、
当該導通スイッチは、導通期間において、入力電圧の前記電源の高位側から前記コイルを介して入力電圧の前記電源の低位側へと電流を伝達し、当該フリーホイーリングスイッチは、前記非導通時間において、前記コイルを介して入力電圧の前記電源の高位側から前記出力へ電流が流れる為の導通パスを提供する請求項１０に記載のデジタル低ドロップアウトレギュレータ。
【請求項１４】
前記少なくとも２つの導通スイッチ、前記少なくとも２つのコイル、および前記少なくとも２つのフリーホイーリングスイッチのそれぞれは、前記出力電圧が、前記入力電圧を反転した電圧となるような１対−１型の構成に接続される請求項８のデジタル低ドロップアウトレギュレータ。
【請求項１５】
前記１対−１の構成は、それぞれが約５０％のデューティーサイクルで動作する２つのフライバック型レギュレータを有し、
それぞれのフライバック型レギュレータは、フリーホイーリングスイッチおよびコイルと通じた導通スイッチを有しており、当該導通スイッチは、導通期間において、入力電圧の前記電源の高位側から、前記コイルを経由して、入力電圧の前記電源の低位側へと電流を伝達し、当該フリーホイーリングスイッチは、非導通期間において前記出力から前記コイルを経由して出力電圧の前記電源の低位側へ電流が流れる為の導通パスを提供する請求項１４に記載の連結コイルレギュレータ。
【請求項１６】
前記スイッチモジュールは、連結コイルレギュレータであり、
前記少なくとも２つの並列接続されたスイッチは、導通スイッチアレイかフリーホイーリングスイッチアレイの少なくとも一方であり、前記出力電圧を生成するために、前記スイッチ制御信号に応答し、
複数の前記スイッチ制御信号のそれぞれは、約５０％のデューティーサイクルを有する
請求項１に記載の項８のデジタル低ドロップアウトレギュレータ。
【請求項１７】
前記スイッチモジュールは、対応する連結コイルを介して互いに接続された第１のスイッチペアおよび第２のスイッチペアを少なくとも有する連結コイルレギュレータであり、
前記第１のスイッチペアおよび第２のスイッチペアのそれぞれは、フリーホイーリングスイッチアレイと通じた導通スイッチアレイを有し、
前記少なくとも第１のスイッチペアにおける前記導通スイッチアレイは、個数Ｘが１以上の並列接続されたスイッチを含み、
前記少なくとも第２のスイッチペアにおける前記導通スイッチアレイは、個数Ｎが１以上の並列接続されたスイッチを含み、
前記少なくとも第１のスイッチペアにおける前記フリーホイーリングスイッチアレイは、個数Ｙが１以上の並列接続されたスイッチを含み、
前記少なくとも第２のスイッチペアにおける前記フリーホイーリングスイッチアレイは、個数Ｍが１以上の並列接続されたスイッチを含む
請求項１に記載のデジタル低ドロップアウトレギュレータ。
【請求項１８】
複数の前記導通スイッチの１つにおける第１の導通時間は、複数の前記導通スイッチの他のスイッチにおける第２の導通時間とは非導通時間によって分離されており、前記非導通時間の継続時間は、前記第１の導通時間および前記第２の導通時間の両方の継続時間よりも実質的に短い請求項８に記載のデジタル低ドロップアウトレギュレータ。
【請求項１９】
前記少なくとも２つの導通スイッチにおいて合成された導通時間は、ほぼ１００％に近づいた請求項８に記載のデジタル低ドロップアウトレギュレータ。
【請求項２０】
前記少なくとも２つの導通スイッチは、第１の駆動信号を受け取る第１の導通スイッチと、第２の駆動信号を受け取る第２の導通スイッチとを有し、
前記少なくとも２つのフリーホイーリングスイッチは、前記第２の駆動信号を受け取る第１のフリーホイーリングスイッチと、前記第１の駆動信号を受け取る第２のフリーホイーリングスイッチとを有し、
前記第１および第２の駆動信号のそれぞれは、複数の前記導通スイッチの個数で３６０度を割った値に等しい位相ずれを持った同一の信号である請求項８に記載のレギュレータシステム。
【請求項２１】
請求項１に記載のデジタル低ドロップアウトレギュレータを備えた、電力デジタルロジックへの出力電圧を生成するための電力システムであって、
前記出力電圧を生成するためのＤＣ／ＤＣコンバータを更に備え、
前記デジタル低ドロップアウトレギュレータは、前記入力電圧から前記出力電圧を生成する電力システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路のための電力システムに関する。
【背景技術】
【０００２】
低ドロップアウト電圧レギュレータは、エレクトロニクスのサブシステムにおいては、電圧調整を提供するために広く使用されている。ＬＤＯは、入力の供給電圧、および調節された出力電圧の間の電位差が非常に小さい場合に、最も効率的に使用されてよい。電位差が小さければ小さいほど、ＬＤＯにおける電力効率は高くなる。例えば、３．３Ｖ供給で動作する２．５ＶのＬＤＯの効率は、約７５％である。ＬＤＯの効率は、従来の高効率のＤＣ／ＤＣコンバータと比較して相対的には劣っているが、これは、ＬＤＯが低コストであることで相殺されてよい。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、ＬＤＯにかかる電位差が増加するにつれて、ＬＤＯの効率は、非常に悪くなる。例えば、３．３Ｖの供給電圧から、調整された１．２Ｖの供給電圧を生成した場合、ＬＤＯの効率は、実に、わずか３６％にまで減少する。不幸なことに、現在のデジタル集積回路は、約１．２Ｖかそれ以下の供給電圧で動作するが、一方で、典型的なＤＣ／ＤＣコンバータにおける最も低い出力電圧は、約３．３Ｖであり、このことは、従来のＬＤＯレギュレータにおける、必要以上の損失につながっている。
【課題を解決するための手段】
【０００４】
本発明に係る実施形態によれば、請求項１で特徴づけられたレギュレータシステムが提供される。
【０００５】
本発明に係る実施形態の詳細は、添付された図面と、下記に記載される詳細な説明の中で説明される。本発明における、その他の特徴や対象や効果は、詳細な説明および図面と、特許請求の範囲から明らかにされる。
【発明を実施するための最良の形態】
【０００６】
図１は、例えば高速ドライバや他の電子デバイス等のデバイスに電力を供給するための、連結コイルレギュレータ１０の一例を示す構成図である。連結コイルレギュレータ１０は、入力電圧ＶＤＤを、絶縁された出力電圧ＶＯＵＴへと変換するために、開ループとして動作してよい。出力電圧の振幅は、実質的には、入力電圧の整数倍または整数分の１であって、連結コイルレギュレータ１０の構成および連結コイルレギュレータ１０内で連結されたコイルの個数により定まる。例えば、２つの連結コイルを備えた降圧型の構成においては、連結コイルレギュレータ１０は、入力電圧の約２分の１の出力電圧を生成する。
【０００７】
連結コイルレギュレータ１０、導通スイッチ１１、フリーホイーリングスイッチ１２、および昇圧型または降圧型の構成に配置された２つ以上の連結コイル１３含んでよい。駆動信号生成器１４は、導通スイッチ１１を制御するために駆動信号を生成してよい。駆動信号はトータルとしての導通時間が１００％に到達するように制御され、導通スイッチ１１およびフリーホイーリングスイッチ１２の相互誘導を減少させるために、出力信号に対する微小な応答時間（ｄｅａｄｔｉｍｅ）を打ち消している。
【０００８】
周波数生成器１５は、動作周波数を有するクロック信号を生成してよい。駆動信号は、動作周波数で動作するように同期させられてよい。ある形態においては、動作周波数は予め定められた周波数に固定されてよい。別の形態においては、動作周波数は、出力電流や出力電圧等の負荷の状況の変化に応じて制御されてよい。例えば負荷電流の増加など、出力電流における変化が検出された場合には、出力の過渡応答を増すために、動作周波数が増加させられてよい。連結コイルレギュレータ１０が負荷状況の変化に応答し、その後、再び定常的な動作状況に到達すると、動作周波数は、連結コイルレギュレータ１０の電力損失を減らすために減少させられてよい。
【０００９】
連結コイル１３は、好ましくは、ほぼ１に等しい結合係数Ｋで、互いに密接に結合してよく、ここでは１が、理想値である。複数の連結コイル１３は、好ましくは、最大の結合係数を提供するように、共通の１つの磁気コアに、互いに巻かれる。結合係数は約１であり、少なくとも０．９、好ましくは０．９９よりも大きい。複数の連結コイル１３のための各巻線における極性は、連結コイル１３を流れる直流電流が実質的に打ち消され、コイルアセンブリーの磁気コアを流れる直流電流がほぼ零になるように、選択される。仮想的には、コイルアセンブリーに直流電流は流れないので、その結果、より小型のサイズで、かつ、低コストの連結コイルを、コイルアセンブリーに用いることができる。更に、ビーズ状や環状の形状をしたフェライト等の、高い透磁率を持つ材料が、磁気コアに使用されてよい。また、例えばＭＰＰコア、フェライトＰＱコア、およびその他の分割コア形状のコアなど、より低い透磁率を持つ材料を使用してもよい。
【００１０】
複数の連結コイル間の結合係数を最大にすることで定常状態が得られるという利点に加え、連結コイルレギュレータ１０の過渡応答を改良してもよい。過渡状態においては、過渡状態の負荷電流が関係している限りにおいては、複数の連結コイル間で相互に高く結合することで、個別のコイルのインダクタンスを効果的に打ち消すことができる。
【００１１】
図１（ｂ）は、連結コイルレギュレータ１０に含まれる複数の導通スイッチ１１の一例を示す。導通スイッチ１１のそれぞれ、１つ以上の並列接続された並列スイッチ１６ａ〜ｃから構成され、それぞれのスイッチは、独立に制御可能である。並列スイッチ１６ａ〜ｃのそれぞれはイネーブル信号ＥＮＢ１〜ＥＮＢ３により制御され、並列スイッチ１６ａ〜ｃの全て、或いは、それらのいずれかの組み合わせが、イネーブルにセットされる。イネーブルにセットされた並列スイッチ１６ａ〜ｃは、同一の駆動信号Φ１により制御されてよい。
【００１２】
また導通スイッチ１１は、スイッチングの損失を減らすためにマルチレベルゲート電圧を使用することによって駆動されてもよい。例えば、オン電圧の振幅は、導通スイッチでのスイッチング損失を減少させるために、導通スイッチを流れる電流などの要因に依存したそれぞれ異なった所定のレベルへと調整されてよい。
【００１３】
図２（ａ）は、２対１レギュレータ２０（２：１レギュレータ、又は０．５倍レギュレータ）の一例であって、連結コイルレギュレータ１０の一つの実施形態であってよい。２対１レギュレータ２０は、入力電圧ＶＤＤを入力電圧の振幅の約２分の１の大きさの絶縁された出力電圧ＶＯＵＴへと変換するために、開ループとして動作してよい。
【００１４】
図２（ｂ）は、一実施形態に係る２対１レギュレータ２０の回路図の一例を示す。２対１レギュレータ２０は、入力電圧から、出力電圧Ｖｏｕｔを、位相を１８０度、変えて生成する２つの降圧型コンバータを含んでよい。入力電圧は、例えばグランドや、低位側の電圧ＶＬ等の他の電圧を基準にして、高位側の電圧ＶＨであってもよい。各降圧型コンバータは、導通スイッチ２２ａ、２２ｂ、フリーホイーリングスイッチ２４ａ、２４ｂ、およびコイル２６ａ、２６ｂを含む。出力コンデンサ２８は、各降圧型コンバータのために出力電圧にフィルタをかけてよい。リップル電流が小さいので、出力コンデンサ２８の値は小さいものであってよい。更に、２対１レギュレータ２０の入出力間の結合は緊密であるので、入力におけるいかなるキャパシタンスも、並列なキャパシタンスを、出力における負荷へ効果的に与えるように、出力コンデンサ２８と呼応して動作する。
【００１５】
コイル２６ａおよび２６ｂは、互いに密接に結合してよく、ここでは、１が理想値である。コイル２６ａおよび２６ｂは、好ましくは、コイル２６ａと２６ｂの間において高い結合係数を提供するコイルアセンブリー２７を形成するために、共通の１つの磁気コアに互いに巻かれる。巻かれたコイルの極性は、コイル２６ａおよび２６ｂを流れる直流電流が実質的に打ち消され、コイルアセンブリー２７の磁気コアを流れる直流電流がほぼ零になるように、選択される。したがって、低透磁率材料のより小型のコアサイズが、コイル２６ａおよび２６ｂに使用することができ、その結果、コイルアセンブリー２７は、より小型のサイズで、かつ、より低コストとなる。また、過渡的な負荷電流が関連している場合には、個々のインダクタンスは打ち消されるので、２対１レギュレータ２０の過渡応答は改良される。
【００１６】
例えば同期調整器や離散的な調整器等、あらゆる型のスイッチが、フリーホイーリングスイッチ２４ａおよび２４ｂとして使用されてよい。
【００１７】
出力電圧ＶＤＤ／２は、導通スイッチを駆動するための中間のレベル電圧として使用されてもよいので、２対１レギュレータ２０と共に、導通スイッチ２２ａおよび２２ｂに２つのレベルのゲート電圧を用いることは、特に効果的である。
【００１８】
図２（ｃ）は、２対１レギュレータ２０の一例に関する波形を示す。導通スイッチ２２ａおよび２２ｂのそれぞれは、ほぼ１８０度、位相がずれた駆動信号によって制御される。第一の導通スイッチ２２ａは、ほぼ方形波の信号３０によって駆動されてよい。第二の導通スイッチ２２ｂは、信号３０のほぼ反対の波形である第二の信号３２によって駆動されてよい。微小な応答時間の総時間は、信号３０と信号３２との間に含まれてよく、スイッチング転移の間にフリーホイーリングスイッチ２４ａおよび２４ｂを通って導通コイル２２ａおよび２２ｂから流れる可能性のある、シュートスルー電流を減少させてよい。総応答時間は、リップル電流を減少させるため、そして、出力におけるエネルギー転送を改良するために、最小化されてよい。第１の導通スイッチ２２ａが通じている場合、出力側コイル２６ａを通って流れるコイル電流ｌ１（３４）は、直線的な割合で増加する。同様に、第２導通スイッチ２２ｂが通じた場合、出力側コイル２６ｂを通って流れるコイル電流ｌ２（３６）は、直線的な割合で増加する。導通スイッチ２２ａおよび２２ｂでの合成された導通時間は、ほぼ１００％にまで近づいているので、出力コンデンサ２８へ流れるリップル電流の振幅は無視できる程度となり、出力にフィルタリングをかける出力コンデンサ２８はより小さくて済む。
【数１】
2005168277.tif 000003
【数２】
2005168277.tif 000004
【００１９】
図３（ａ）は、連結コイルレギュレータ１０の一つの実施形態であってもよい１対２レギュレータ５０の一例を示す。１対２レギュレータ５０は、入力電圧ＶＤＤを入力電圧の振幅の約２倍の絶縁された出力電圧ＶＯＵＴへと変換するために、開ループとして動作してよい。
【００２０】
図３（ｂ）は、一実施形態に係る１対２レギュレータ５０の回路図の一例を示す。１対２レギュレータ５０は、入力電圧から、出力電圧Ｖｏｕｔを、位相を１８０度変えて生成する２つの昇圧型コンバータを含んでよい。入力電圧は、例えばグランドや、低位側の電圧ＶＬ等の他の電圧を基準にして、高位側の電圧ＶＨであってもよい。各昇圧型コンバータは、導通スイッチ５２ａ、５２ｂ、フリーホイーリングスイッチ５４ａ、５４ｂ、およびコイル５６ａ、５６ｂを含む。出力コンデンサ５８は、各昇圧型コンバータのために出力電圧にフィルタをかけてもよい。２対１レギュレータ２０と同様に、リップル電流が微小であるので、出力コンデンサ５８の値を小さくしてもよい。また、１対２レギュレータ５０における入出力が緊密に結合しているので、入力におけるいかなるキャパシタンスも、並列なキャパシタンスを、出力における負荷へ効果的に与えるように、出力コンデンサ５８と呼応して動作する。
【００２１】
導通スイッチ５２ａおよび５２ｂのそれぞれは、ほぼ１８０度、位相がずれた駆動信号によって制御される。第一の導通スイッチ５２ａは、ほぼ方形波の信号によって駆動されてよい。第二の導通スイッチ５２ｂは、上記の信号のほぼ反対の波形を持つ信号によって駆動されてよい。微小なる応答時間の総量は、方形波の信号と、反対の波形を持つ信号との間に含まれてよく、スイッチング転移の間にフリーホイーリングスイッチ５４ａおよび５４ｂを通って導通コイル５２ａおよび５２ｂから流れる可能性のある、シュートスルー電流を減少させてよい。応答時間の総時間は、リップル電流を減少させるため、また、出力におけるエネルギー転送を改良するために、最小化されてよい。導通スイッチ５２ａおよび５２ｂの、結合された導通時間は、ほぼ１００％にまで近づいているので、出力コンデンサ５８へ流れるリップル電流の振幅は無視できる程度となり、出力にフィルタリングをかける出力コンデンサ５８はより小さくて済む。
【数３】
2005168277.tif 000005
【数４】
2005168277.tif 000006
【００２２】
昇圧型コンバータのためのコイル５６ａおよび５６ｂは、密接に結合しており、好ましくは、ほぼ１の結合係数Ｋを有してよい。コイル５６ａおよび５６ｂは、単一の磁気コアに共に巻回され、高い値の結合係数を与えるコイルアセンブリー５７を形成してよい。高い結合係数であることの利点は、２対１レギュレータ２０および連結コイルレギュレータ１０において、高い結合係数である場合に利点があることと同様である。
【００２３】
例えば同期調整器や離散的な調整器等、あらゆる型のスイッチが、フリーホイーリングスイッチ５４ａおよび５４ｂとして使用されてよい。
【００２４】
図４（ａ）は、連結コイルレギュレータ１０の一実施形態である１対−１レギュレータ６０の一例を示す。１対−１レギュレータ６０は、入力電圧ＶＤＤを入力電圧の振幅を反転した絶縁された出力電圧ＶＯＵＴへと変換するために、開ループとして動作してよい。
【００２５】
図４（ｂ）は、一実施形態の１対−１レギュレータ６０の一例の回路図を示す。１対−１レギュレータ６０は、入力電圧を反転した電圧を生成するために、およそ５０％のデューティーサイクルで動作する２つのフライバックレギュレータを有するという点を除いて、１対−１レギュレータ６０は２対１レギュレータ２０と同様であり、対応する番号６０〜６８の部材は、２対１レギュレータ２０と同様に機能する。
【００２６】
図５は、連結コイルレギュレータ７０の一例を示しており、連結コイルレギュレータ７０は、導通スイッチ７２ａおよび７２ｂからの出力信号を調整するための同期調整器７４ａおよび７４ｂを有するという点を除いて、１対２レギュレータ５０と同様であり、対応する番号７０から〜７８の部材は、１対２レギュレータ５０と同様に機能する。同期調整器７４ａおよび７４ｂは、出力信号に関連した損失を効果的に減らすことができ、これにより、連結コイルレギュレータ７０のエネルギー効率を増加させてよい。複数の同期調整器が、連結コイルレギュレータにおける昇圧型の構成に例示されているが、これらの同期調整器は、連結コイルレギュレータ１０のあらゆる実施形態において、フリーホイーリング調整器として使用されてよい。
【００２７】
図６(ａ)は、入力電圧を出力電圧Ｖｏｕｔへと変換するための他の一例である連結コイルレギュレータ１２０を示す。連結コイルレギュレータ１２０は、結合係数がほぼ１である４つの連結されたコイル１２６ａ〜１２６ｄを有するという点を除いて、２対１レギュレータ２０と同様であり、対応する番号１２０から〜１２８の部材は、２対１レギュレータ２０と同様に機能する。連結コイル１２６ａ〜１２６ｄのそれぞれは、各コイルはそれぞれが個別に制御可能であるような巻数を有しており、所定回数Ｎ１〜Ｎ４だけ巻かれてよい。各コイルにおける他のコイルに対する巻数の比率は、出力電圧Ｖｏｕｔの振幅を制御するために変化させられてよい。例えば、ある形態において、巻数は、Ｎ１＝Ｎ２＝Ｎ３＝Ｎ４が成立するように設定されてよく、この場合、出力電圧の振幅は、実質的に、入力電圧の４分の１に等しい。他の形態においては、巻数は、Ｎ１＝Ｎ２、Ｎ３＝Ｎ４、かつＮ１＝２＊Ｎ３、が成立するように設定されてよく、この場合、出力電圧の振幅は、入力電圧の３分の１にほぼ等しい。
【００２８】
図６（ｂ）は、入力電圧を出力電圧Ｖｏｕｔへ変換するための他の一例である連結コイルレギュレータ１３０を示す。連結コイルレギュレータ１３０は、結合係数がほぼ１である４つの連結されたコイル１３６ａ〜１３６ｄを有するという点を除いて、１対２レギュレータ５０と同様であり、対応する番号１３０から１３８の部材は、１対２レギュレータ５０と同様に機能する。連結コイル１３６ａ〜１３６ｄのそれぞれは、各コイルはそれぞれが個別に制御可能であるような巻数を有しており、所定回数Ｎ１〜Ｎ４だけ巻かれてよい。各コイルにおける、他のコイルに対する巻数の比率は、出力電圧Ｖｏｕｔの振幅を制御するために変化させてよい。
【００２９】
図６（ｃ）は、入力電圧を出力電圧Ｖｏｕｔへと変換するための他の一例である連結コイルレギュレータ１４０を示す。連結コイルレギュレータ１４０は、結合係数がほぼ１である４つの連結されたコイル１４６ａ〜１４６ｄを有するという点を除いて、１対−１レギュレータ６０と同様であり、対応する番号１４０から〜１４８の部材は、１対−１レギュレータ６０と同様に機能する。連結コイル１４６ａ〜１４６ｄのそれぞれは、各コイルはそれぞれが個別に制御可能であるような巻数を有しており、所定回数Ｎ１〜Ｎ４だけ巻かれてよい。各コイルにおける、他のコイルに対する巻数の比率は、出力電圧Ｖｏｕｔの振幅を制御するために変化させられてよい。
【００３０】
図１６（ａ）は、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成する４対１レギュレータ１５０の一例を示す。４対１レギュレータ１５０は、Ｖｉｎの振幅の約４分の１の絶縁された電圧として、Ｖｏｕｔを生成するために開ループとして動作してよい。４対１レギュレータ１５０は、位相信号φ１〜φ４をバッファリングするための４つのドライバ１５２ａ〜１５２ｄを有してよく、これらの位相信号は、それそれのドライバ１５２ａ〜１５２ｄに対応している。ドライバ１５２ａ〜１５２ｄは、格子ネットワーク状に配置される６つの連結コイル１５６ａ〜１５６ｆと接続されてよい。
【００３１】
好ましくは、連結コイル１５６ａ〜ｂ、１５６ｃ〜ｄ、および１５６ｅ〜ｆのそれぞれのペアは、互いが約１の結合係数（Ｋ）を有する、密接な結合であってよい。好ましくは、結コイル１５６ａ〜ｂ、１５６ｃ〜ｄ、および１５６ｅ〜ｆのそれぞれのペアは、対応する共通の磁気コアに巻かれ、１５６ａ〜ｂ、１５６ｃ〜ｄ、および１５６ｅ〜ｆの間で高い結合係数を与えるコイルアセンブリーを形成してよい。各巻線における極性は、それぞれペアとなったコイル１５６ａ〜ｂ、１５６ｃ〜ｄ、および１５６ｅ〜ｆを流れる直流電流が実質的に打ち消され、対応するコイルアセンブリーの磁気コアを流れる直流電流がほぼ零になるように、選択される。別の形態において、全てのコイル１５６ａ〜ｆは、単一の磁気コアに巻かれてもよい。
【００３２】
コストを低減するため、或いは、４対１レギュレータ１５０の体積を減らすために、ドライバ１５２ａ〜ｄは、単一の半導体チップに有利に含まれて良い。各位相信号は、オン状態およびオフ状態を有し、デューティーサイクルはおよそ２５％であってよい。各位相信号は、ある形態においては、交互的なタイミングシーケンスＰＳ１で配列されてよく、他の形態では、逐次的なタイミングシーケンスＰＳ２で配列されてもよい。交互タイミングシーケンスＰＳ１においては、位相信号φ１、φ３、φ２、φ４が、それぞれ、ドライバ１５２ａ、１５２ｂ、１５２ｃ、１５２ｄへ印加される（図１６Ｂ参照）。逐次タイミングシーケンスＰＳ２においては、位相信号φ１、φ２、φ３、φ４が、それぞれ、ドライバ１５２ａ、１５２ｂ、１５２ｃ、１５２ｄへ印加される。連結コイル１５６ａ〜ｆは、好ましくは、約１の結合係数を有しており、同等な構造の磁気コアに、実質的に同じ回数の巻数で巻かれてよい。出力コンデンサ１５８は、ノイズとリップル電圧とを低減するために、出力電圧にフィルタをかけてよい。２対１レギュレータ２０と同様に、リップル電流は微小であり、また入力におけるキャパシタンスは、出力キャパシタンスと共に作用するので、コンデンサ１５８の値を、低減させることができる。
【００３３】
図１６（ｂ）は、４対１レギュレータ１５０の一例に関する波形を示す。図の位相信号φ１〜φ４は、各位相信号φ１〜φ４におけるタイミングの関係を示している。各位相信号φ１〜φ４は、実質的には、デューティーサイクル２５％であり、Ｖｉｎの振幅を有してよい。信号ＰＳ２−Ａは、φ１〜φ４の位相信号ＰＳ２がドライバ１５２ａ〜１５２ｄへ印加された場合における、図１６ＡのノードＡでの波形を示す。信号ＰＳ２−Ｂは、φ１〜φ４の位相信号ＰＳ２がドライバ１５２ａ〜１５２ｄへ印加された場合における、図１６ＡのノードＢでの波形を示す。シグナルＰＳ２−ＡおよびＰＳ２−Ｂの各振幅は、およそＶｉｎ／２であってよい。
【００３４】
信号ＰＳ１−Ａは、φ１〜φ４の位相信号ＰＳ１がドライバ１５２ａ〜１５２ｄへ印加された場合における、図１６ＡのノードＡでの波形を示す。信号ＰＳ１−Ｂは、φ１〜φ４の位相信号ＰＳ２がドライバ１５２ａ〜１５２ｄへ印加された場合における、図１６ＡのノードＢでの波形を示す。シグナルＰＳ１−ＡおよびＰＳ１−Ｂの各振幅は、およそＶｉｎ／２であってよい。信号ＰＳ１−ＡおよびＰＳ１−Ｂの信号周波数は、ＰＳ２ーＡおよびＰＳ２−Ｂの周波数信号の略２倍の周波数となり、ＰＳ１のタイミングシーケンスが、ＰＳ２のタイミングシーケンスと対に用いられる場合に、より小さなインダクタンス値につながる。
【００３５】
図１６（ｃ）は、入力電圧Ｖｉｎから、出力電圧Ｖｏｕｔを生成する連結コイルレギュレータ１６０の一例を示す。連結コイルレギュレータ１６０は、降圧型の構成であり、格子回路状に配置された多段のコイル１６６を有してよく、1段からＮ段まで、いくつ段数を有してもよい。連結コイルレギュレータ１６０は、Ｖｉｎ／（２Ｎ）に略等しい絶縁された電圧として、Ｖｏｕｔを生成するために、開ループとして動作してよい。連結コイルレギュレータ１６０は、位相信号φ１〜φ２Ｎをバッファリングするために、複数のドライバ１６２を有してよく、これらの位相信号は、各ドライバ１６２に対応している。各位相信号φ１〜φ２Ｎは、実質的に、（１００／２Ｎ）％のデューティーサイクルと、振幅Ｖｉｎとを有してよい。位相信号は、４対１レギュレータ１５０と共に示したＰＳ１やＰＳ２のように、いかようなタイミングシーケンスで配列されてもよい。
【００３６】
各ステージにおけるペアのコイル１６７は、好ましくは、互いに、ほぼ1の結合係数（Ｋ）を有する密接な結合であってよい。好ましくは、複数のコイル１６７の各ペアは、共通の磁気コアに巻かれ、対応する各ペア１６６の間で高い結合係数を与える複数のコイルアセンブリーを形成してよい。例えば、第２ステージは、２つのコイルアセンブリーを有し、第３ステージは、４つのコイルアセンブリーを有してよい。各巻線における極性は、コイル１６７の各ペアを流れる直流電流が実質的に打ち消され、対応するコイルアセンブリーの磁気コアを流れる直流電流がほぼ零になるように、選択される。他の形態においては、コイル１６６の全てが、単一の磁気コアに巻かれてよい。
【００３７】
図７（ａ）は、入力電圧Ｖｉｎから、調整された出力電圧Ｖｏｕｔを生成するレギュレータシステム２００の一例を示す。レギュレータシステム２００は、低ドロップアウトレギュレータ、ＬＤＯ（Ｌｏｗ  Ｄｒｏｐｏｕｔ  Ｒｅｇｕｌａｔｏｒ）、２０２と、このＬＤＯ２０２と直列に接続された連結コイルレギュレータ２０４と含む。ＬＤＯ２０２は、そのＬＤＯの出力であるＶｘを、一つ以上のフィードバック信号の関数として制御してよい。ある形態において、連結コイルレギュレータ２０４の出力からのフィードバック信号２０６は、Ｖｏｕｔのサンプルを、基準電圧と比較するためにＬＤＯ２０２へと伝達してよい。ＬＤＯ２０２は、Ｖｏｕｔを基準電圧と比較する機能として、ＬＤＯ電圧Ｖｘを調整してよい。連結コイルレギュレータ２０４は、Ｖｘの固定された比率の関数として、Ｖｏｕｔを生成してもよい。例えば、２対１レギュレータが連結コイルレギュレータ２０４に使用されている場合、Ｖｏｕｔの振幅はは、Ｖｘのほぼ半分の振幅に等しい。他の例において、１対２レギュレータが連結コイルレギュレータ２０４に使用されている場合、Ｖｏｕｔの振幅は、Ｖｘのほぼ２倍の振幅に等しい。他の形態においては、多重のフィードバック信号が、レギュレータシステム２００における多重ループ制御に用いられてもよい。例えば一つのフィードバック信号を、多重のフィードバック信号から選択しながら、各フィードバックループの応答時間を変化させる加重フィードバック信号など、いかなる多重ループ制御技法も使用してもよい。例えば、ＶｘからＬＤＯ２０２への内側のフィードバックループは、ＶｏｕｔからＬＤＯ２０２への外側のループよりも遅く設定されてよい。全ての型のリニアーレギュレータが、低ドロップアウトレギュレータとして使用されてよい。ある形態においては、ＬＤＯ２０２と連結コイルレギュレータ２０４とは、単一の集積回路２０１内に、出力コイルおよび連結コイルの為の分離されたそれぞれのコイルアセンブリーとして製造されてもよい。他の形態においては、連結コイルレギュレータ２０４が入力電圧Ｖｉｎから中間電圧Ｖｘを生成し、ＬＤＯ２０２が、出力電圧Ｖｏｕｔを生成するように、連結コイルレギュレータ２０４とＬＤＯ２０２との順番を逆転させてもよい。低ドロップアウトレギュレータ２０２は、Ｖｏｕｔからフィードバック信号を受信し、中間電圧からはフィードフォワード信号を受信してよい。
【００３８】
図７（ｂ）は、出力ＶｘのＬＤＯを形成するために、基準アンプ２１４と、ＦＥＴ２１６とを組み合わせたレギュレータシステム２１０の好ましい一形態を示す。２対１レギュレータ２１２は、Ｖｘから出力電圧Ｖｏｕｔを生成し、この場合、Ｖｏｕｔの振幅は、Ｖｘのほぼ半分の振幅に等しい。出力コンデンサ２１４は、２対１レギュレータ２１２からの出力にフィルタをかけてよい。レギュレータシステム２１０は、ＬＤＯには、電流Ｉｘの供給を要求するだけであって、この電流Ｉｘは、出力電流Ｉｏｕｔの半分の振幅であり、これにより、ＦＥＴ２０４のコストを低減すると共に、ＬＤＯに必要とされるヒートシンクの容量を低減する。コンデンサ２１８は、おそらくはＬＤＯの安定性を改良するために、ＦＥＴ２１６の出力箇所に含まれていてもよい。ある典型的なレギュレータシステム２１０では、Ｖｉｎは、３．３Ｖであり、Ｖｏｕｔは、１．２〜１．５Ｖの範囲であってよい。他の典型的な他レギュレータシステム２１０では、Ｖｉｎは、２．５Ｖであり、Ｖｏｕｔは、０．８〜１．２Ｖの範囲であってよい。
【００３９】
図８は、入力電圧Ｖｉｎのほぼ４分の１の振幅に等しい出力電圧Ｖｏｕｔを生成する、２つのステージレギュレータシステム３００の一例を示す。第１ステージ２対１レギュレータ３０２は、第２ステージ２対１レギュレータ３０４と直列に接続される。第１ステージ２対１レギュレータ３０２は、第２ステージ２対１レギュレータ３０４の２倍の電圧、および２分の１の電流で動作してよい。２つのステージ３０２および３０４は、異なる電圧で動作するので、ステージ３０２および３０４のそれぞれで使用される半導体プロセスは、動作電圧に合わせて最適化されてよい。例えば、第１ステージ２対１レギュレータ３０２は、０．５μｍの論理トランジスタプロセスを使用して作成され、一方で、第２ステージ２対１レギュレータ３０４は、０．２５μｍの論理トランジスタプロセスで作成されてよい。レギュレータの各ステージで使用されるプロセスをそのステージにおける電圧に基づいて選択するというやり方は、例えば直列型や並列型やタップ型の組み合わせなどいかなる構成の連結コイルレギュレータに対して適用されてよく、これと同様に、いずれの形態の連結コイルレギュレータに対しても適用されてよい。各連結コイルレギュレータのために使用されるプロセスを最適化することによって、ダイサイズは減少し、コストの実質的な削減へとつながる。
【００４０】
図９（ａ）は、低電圧出力を生成する低電圧高電流レギュレータ３２０（ＶＬＶＨＣレギュレータ）の一例を示す。降圧型レギュレータ３２２は、降圧型レギュレータ３２２と、それに続く２対１レギュレータ３２４とを含む。ある形態においては、降圧型レギュレータ３２２と２対１レギュレータ３２４とは、単一の集積回路２０１内に、出力コイルおよび連結コイルの為の分離されたそれぞれのコイルアセンブリーとして製造されてもよい。降圧型レギュレータ３２２は、例えば一つ以上の出力相を持った従来の降圧型コンバータ等、いずれの型の降圧型コンバータであってもよい。降圧型レギュレータ３２２の出力を制御するための一つ以上のフィードバック信号は、例えば２対１レギュレータ３２４の出力および降圧型レギュレータ３２２の出力のように、降圧型レギュレータ３２２における様々な箇所から降圧型レギュレータ３２２へと伝達されてよい。降圧型レギュレータ３２２の出力電流は、単一の降圧コンバータがＶｉｎを直接Ｖｏｕｔへと変換したと仮定した場合の電流の振幅の半分になるので、降圧型レギュレータ３２２の出力デバイスは、単一の降圧コンバータのみでＶｏｕｔを生成する場合と比較して、少なくとも約２分の１へ大きさへと有利に減少させることができる。ここで、出力デバイスは、例えば出力コンデンサや出力コイルなどを含んでよい。２対１レギュレータ３２４におけるリップル電圧は、降圧型レギュレータ３２２におけるルップル電圧から、約２分の１に減少させられてよく、これにより、より小さな出力デバイスが、降圧型レギュレータ３２２の為に使用されてよい。更に、コンデンサの体積効率は、一般的には、コンデンサの電圧定格と直接関係があるので、通常は、コンデンサの電圧定格が増加するにつれて、コンデンサの体積は、（ＶＨ／ＶＬ）の２乗で減少する。ここでＶＨは、高い側の電圧定格であり、ＶＬは低い側の電圧定格である。更にコイルの体積は、そのコイルの中を直接流れる電流の２乗に関連があるので、コイルの最大定格電流が減少するにつれて、コイルの体積は減少する。ある例においては、多重のフィードバック信号が、ＶＬＶＨＣレギュレータ３２０の制御に使われてよい。例えば多重のフィードバック信号から一つのフィードバック信号を選択し、各フィードバックループの応答時間を変化させるといった加重フィードバック信号など、いかなる多重ループ制御技法も使用してもよい。例えば、降圧型コンバータから出力された降圧型レギュレータ３２２への内側のフィードバックループは、Ｖｏｕｔから降圧型レギュレータ３２２への外側のループよりも遅く設定されてよい。
【００４１】
更に、ＶＬＶＨＣレギュレータ３２０の全体的な出力効率は、ＶｉｎをＶｏｕｔへと変換するために１つの非絶縁型の降圧型コンバータが用いられたと仮定した場合より低くてよい。図９（ｂ）は、ＶｉｎからＶｏｕｔを生成する非絶縁型の降圧型コンバータにおいて導通スイッチを通って流れる電流Ｉｄｓの波形３２６を示す。降圧コンバータのデューティーサイクルは、ＶＬＶＨＣレギュレータ３２０のデューティーサイクルのほぼ４分の１であってよい。デューティーサイクルがより小さいので、導通スイッチを流れるピーク電流Ｉｄｓは、ＶＬＶＨＣレギュレータ３２０の導通スイッチを流れるピーク電流のほぼ４倍となり、これにより、ＶＬＶＨＣレギュレータ３２０における降圧型コンバータのスイッチング損失の約４倍の損失となる。非絶縁型の降圧コンバータの導通スイッチにおける消費電力の波形３２８、Ｐｄは、導通スイッチのスイッチングの間に、高いスイッチング損失が発生していることを示している。
【００４２】
図１０(ａ)は、低電圧を生成するための低電圧高電流レギュレータ３４０（ＶＬＶＨＣレギュレータ）の他の例を示す。２つ以上の連結コイルレギュレータ３４２および３４４を有するという点を除いて、ＶＬＶＨＣレギュレータ３４０は、ＶＬＶＨＣレギュレータ３２０と同様である。連結コイルレギュレータ３４２および３４４は、好ましくは、電源３４６における出力デバイスのサイズを有利に縮小するために降圧型であるが（例えば、２対１レギュレータ、３対１レギュレータ、４対１レギュレータなど）、しかしながら、本発明の範囲は、例えば２倍の昇圧比を有する連結コイルレギュレータの形態を含んでよい。
【００４３】
図１０（ｂ）は、低電圧高圧レギュレータ３７０（ＶＬＶＨＣレギュレータ）の他の例を示す。２つ以上の連結コイルレギュレータ３７２および３７４を電源３７６の前段に有するという点を除き、ＶＬＶＨＣレギュレータ３７０は、ＶＬＶＨＣレギュレータ３４０と同様である。連結コイルレギュレータ３７２および３７４は、例えば、降圧型の構成（２対１レギュレータ、３対１レギュレータ、および４対１レギュレータ等）、昇圧型の構成（１対２レギュレータ等）、或いはフライバック型の構成（１対ー１レギュレータ）であってよい。
【００４４】
図１１は、入力電圧Ｖｉｎを、いくつかの出力電圧Ｖｏｕｔ１〜Ｖｏｕｔ３へと変換するためのマルチステージ・レギュレータシステム３５０の一例を示す。マルチステージ・レギュレータシステム３５０は、２つ以上の連結コイルレギュレータ３５４〜３６０と接続された、例えば降圧型コンバータなどの電源３５２を含む。マルチステージ・レギュレータシステム３５０は、Ｖｏｕｔ１〜Ｖｏｕｔ３等の幾つかの中間的な電圧を有利に生成し、一方で、電源３５２の出力デバイスのコストを減らすことにより、全体的な実装コストを最小化する。
【００４５】
図１２(ａ)および１２（ｂ）は、パワーアンプ４０４から、例えばスピーカ４０２のような負荷へ電力を供給するための、単一の供給アンプシステム４００および４１０をそれぞれ示す。従来の単一の供給アンプシステムは、負荷を駆動する信号から生じる信号の直流成分を削除するために、負荷とパワーアンプとに直列に接続された大きな、直流阻止用のコンデンサを含む。単一の供給アンプシステム４００は、第２の供給電圧Ｖｏ２を、第一の供給電圧ＶＤＤから生成するために、連結コイルレギュレータを有利に使用してよい。第２の供給電圧は、負荷４０２の両端に直流電圧が生じるのを排除するために用いられてよい。
【００４６】
ある例において、２対１レギュレータ４０６は、電圧Ｖｏ２を生成してもよく、Ｖｏ２は、ＶＤＤの振幅の約２分の１である。直流電圧が負荷４０２の両端に発生しないようにするために、負荷４０２をバイアスするためにＶｏ２の一端に、電圧Ｖｏ２が印加されてよく、これにより、直流阻止用コンデンサを設置する必要性が無くなる。ある例においては、２対１レギュレータ４０６と、パワーアンプ４０４は、単一の集積回路４０１に製造されてよい。
【００４７】
他の例において、１対ー２レギュレータ４０８は、−ＶＤＤの電圧を生成してもよく、ここで、−ＶＤＤの電圧は、高圧側の供給電圧ＶＤＤとは逆電圧であって、パワーアンプ４０４のために生成される。−ＶＤＤの電圧は、パワーアンプ４０４にとって、パワーアンプ４０４を、電源供給用のデュアルアンプにするために、低圧側の供給電圧として利用されてもよい。この場合、パワーアンプ４０４は、中央でほぼ零ボルトであって直流成分が含まれない出力を生成してもよく、これにより、直流阻止用コンデンサを設置する必要性はなくなる。ある例においては、１対−１レギュレータ４０８とパワーアンプ４０４とは、単一の集積回路４１１に製造されてもよい。
【００４８】
図１３は、２４ボルトバッテリー５０２により電力を供給される車両用電気システム５００を示す。１対２レギュレータ５００は、２４Ｖ（ボルト）負荷５０２と１２Ｖ負荷５０６の両者を混合して有する。例えば、エンジン、コンプレッサ、ファン、ライトおよびエアーコンディショニングのような自動車における基礎的な電気系統は、全て２４Ｖバッテリー５０２により駆動される。ところが、例えばステレオ、コンピュータ、タバコ充電器、およびカーナビゲーションシステム（グローバル・ポジショニング・システム）のような自動車のためのアクセサリーは、１２Ｖ自動車システムで設計されているので、電源供給には１２Ｖを与える必要がある。２対１レギュレータ５０８は、１２Ｖを必要とする従来の自動者アクセサリー用品力が、１対２レギュレータ５００において使用することができるように、２４Ｖバッテリー５０２に由来する１２Ｖ電力を低いコストで供給してよい。
【００４９】
図１７（ａ）は、入力電圧Ｖｉｎからの出力電圧Ｖｏｕｔを生成するためのオートセンシングレギュレータ５１０の一例を示す。オートセンシングレギュレータ５１０は、１対２レギュレータ５００において、２対１レギュレータ５０８として使われることに特に適している。オートセンシングレギュレータ５１０は、入力電圧を検出し、２対１レギュレータ５２０を制御するためのオートセンサ５３０を有する。２対１レギュレータは、２対１レギュレータ２０と同様であって、対応する番号５２０〜５２８の部材は２対１レギュレータ２０と同様に機能する。オートセンサ５３０は、入力電圧の振幅の関数として、２対１レギュレータ５２０を自動的に制御してよい。例えば、Ｖｉｎが予め定められた電圧レベルより大きい場合、２対１レギュレータ５２０がＶｉｎの約２分の１の出力電圧を生成するように、オートセンサ５３０は、導通スイッチ５２２ａおよび５２２ｂのデューティーサイクルをそれぞれ５０％にセットしてよく、或いは、Ｖｉｎが予め定められた電圧レベルよりも小さい場合、ＶｏｕｔがＶｉｎと略同じになるように、オートセンサ５３０は、導通スイッチ５２２ａおよび５２２ｂをオン状態にセットしてもよい。
【００５０】
図１７（ｂ）は、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成するためのオートセンシングレギュレータ５４０の一例を示す。オートセンシングレギュレータ５４０は、入力電圧の振幅の関数として、入力電圧を検知する共に従来の降圧型コンバータ５５０制御するためのオートセンサ５６０を含む。ここで、いかなる型の降圧型コンバータであっても使用することができる。降圧型コンバータ５５０は、導通スイッチ５５２、フリーホイーリングダイオード５５４、出力コイル５５６、および出力コンデンサ５５８を有する。ある例においては、Ｖｉｎが所定の電圧レベルよりも小さい場合、オートセンサは、導通スイッチ５５２を連続的にオン状態としてよく、Ｖｉｎが所定の電圧レベルよりも大きい場合には、オートセンサ５６０は、一定の出力電圧を維持するように、様々なデューティーサイクルで導通スイッチが駆動されることを可能にしてもよい。
【００５１】
図１４は、高速ラインドライバアセンブリ６０２（ＤＤＲ）電力を供給するためのドライバ電源システム６００を示す。２対１レギュレータ６０４は、ＶＤＤＱ電圧から、ＶＴＴ電圧を生成してよい。ＶＴＴ電圧は、ＶＤＤＱ電圧の約２分の１である。２対１レギュレータ６０４は、従来のレギュレータが必要するものよりもずっと小さな出力用フィルタコンデンサを、有利に利用してよい。ＶＴＴ電圧は、ターミネータ６０６ａおよび６０６ｂ、そしてＤＤＲ６０２に、電力を供給してよい。ＶＤＤＱ電圧の正確に２分の１の大きさの電圧ではないＶＴＴ電圧を補償するために、ＤＤＲ６０２のための基準電圧ＶＲＥＦ６０８をＶＴＴ電圧から取ってよい。更に、ノイズ成分を減衰させるために、フィルタ６１０は、基準電圧６０８にフィルタをかけてもよい。
【００５２】
図１５(ａ)は、トロイドに巻かれた連結コイル７００の一例を示す。連結コイルレギュレータ７００の巻線は、巻線中を流れる直流電流が打ち消されるように配置される。連結コイルレギュレータ７００内を流れる、重なりあった直流電流を最小化するために、トロイドでの飽和が防止され、フェライトのような高い透磁率を持つ材料が、コアでの損失を減らすために使用されてよい。
【００５３】
図１５（ｂ）は、平面的なアセンブリに巻かれた連結コイル７１０の一例を示す。連結コイル７１０は、機能的には連結コイルレギュレータ７００と同等であって巻線中を流れる直流電流が打ち消されるように巻線が配置され、またフェライトのような高透磁率の材料がコアに使用されてよい。
【００５４】
図１８（ａ）は、入力電圧Ｖｉｎから、調整された出力電圧Ｖｏｕｔを生成する為の、デジタル低ドロップアウト（ＬＤＯ）レギュレータ９００の一形態を示す。デジタルＬＤＯレギュレータ９００は、デジタルコントローラ９０４によって制御される制御されるスイッチモジュール９０２を含んでよい。スイッチモジュール９０２は、連結コイルレギュレータとして、或いは、デジタルレジスタとして、実装されてよい。連結コイルレギュレータは、本明細書に記載された、降圧型、昇圧型、およびフライバック型など、いずれの構成であってもよい。デジタルレジスタは、連結コイルを有さないスイッチアレイを備える。いずれの場合においても、スイッチモジュール９０２に含まれるスイッチアレイ９０６は、調節された出力電圧を制御する為に、デジタルコントローラ９０４によって制御される。図１８（ｃ）は、スイッチアレイ９５０の一形態を示す。制御信号であるＣＮＴＬ１−ＣＮＴＬＸは、複数のスイッチ９５２を、サイクル・バイ・サイクルに、独立に制御してよい。スイッチ９５２は、グループで制御されてもよいし、個別に制御されてもよい。ある形態においては、スイッチアレイ９０６は、図１８（ｄ）に示されたスイッチアレイ１００６として実装されてよい。
【００５５】
図１８（ｂ）は、入力電圧Ｖｉｎから、調整された出力電圧Ｖｏｕｔを生成する為の、デジタルＬＤＯレギュレータ１０００の一形態を示す。デジタルＬＤＯレギュレータ１０００は、デジタルコントローラ１００４によって制御される連結コイルレギュレータ１００２を含んでよい。連結コイルレギュレータ１００２は、降圧型、昇圧型、およびフライバック型等、いずれの構成であってもよい。連結コイルレギュレータ１００２における導通スイッチおよびフライバックスイッチアレイの少なくとも１つは、例えば、導通スイッチアレイや、フライバックスイッチアレイや、その組み合わせなどのスイッチアレイ１００６として実装される。スイッチアレイ１００６は、１つ以上のスイッチのグループにおいて、サイクル・バイ・サイクルに制御可能な複数のスイッチのアレイを有してよい。単一の集積回路上においてはＭＯＳＦＥＴのアレイが好ましいが、例えば、ＭＯＳＦＥＴｓ、ＮＭＯＳ、ＰＭＯＳ、ＢＪＴｓなどの導通スイッチアレイ１００６が用いられてよい。ある導通サイクルの間に、エネルギーを伝達するスイッチの個数を制御することによって、導通スイッチアレイにおける電力損失は制御されてよい。例えば、導通スイッチアレイ１００６が、ＭＯＳＦＥＴｓのアレイとして実装されている場合、導通スイッチアレイ１００６における電圧降下は、１サイクルの間にエネルギーを伝達するＭＯＳＦＥＴｓの個数の関数として、制御されてよい。
【００５６】
図１８（ｄ）は、２対１の降圧型の構成を有する連結コイルレギュレータ１００２の一実施形態における一例を示す。降圧型構成の連結コイルレギュレータ１０２０は、本明細書の先の部分で述べた導通スイッチと置き換えられた、１つ以上の導通スイッチアレイ１０２２ａおよび１０２２ｂを有してよい。降圧型の構成において、導通スイッチアレイ１０２２ａおよび１０２２ｂは、ＶＤＤのような高位側の電圧を受け取ってよい。好ましくは、連結コイルレギュレータ１００２のそれぞれの導通スイッチは、導通スイッチアレイ１０２２によって置き換えられるが、しかしながら、複数の導通スイッチの一部を、複数の導通スイッチアレイ１０２２と単に置き換えることも、その範囲内である。例えば、連結コイルレギュレータ１００２における１対４の昇圧型の構成において、１つの導通スイッチは、１つの導通スイッチアレイに置き換えられ、これに対して、他の３つの導通スイッチは、導通スイッチアレイに置き換えられないままであってもよい。制御信号ＣＮＴＬｘｘは、導通スイッチアレイ１０２２ａおよび１０２２ｂのそれぞれを構成する、スイッチ１０３０ａおよび１０３０ｂを独立に制御してよい。フリーホイーリングスイッチ１０２４ａおよび１０２４ｂは、導通スイッチアレイ１０２２ａおよび１０２２ｂのそれぞれと連結してよい。降圧型の構成におけるフリーホイーリングスイッチ１０２４ａおよび１０２４ｂのそれぞれは、例えばＶＬのような低位側の電圧を受け取ってよい。連結コイル１０２８ａおよび１０２８ｂは、導通スイッチアレイ１０２２ａおよび１０２２ｂと出力との間に連結してよい。出力コンデンサ１０２９は、出力と連結する。
【００５７】
図１８（ｅ）は、連結コイルレギュレータ１００２の他の形態における一例を示す。ここで、降圧型構成の連結コイルレギュレータ１０４０は、本明細書の先の部分で述べたフリーホイーリングスイッチに置き換えて、１つ以上のフリーホイーリングスイッチアレイ１０４４ａおよび１０４４ｂを有してよい。降圧型の構成において、フリーホイーリングスイッチアレイ１０４４ａおよび１０４４ｂのそれぞれは、例えばＶＬのような低位側の電圧を受け取ってよい。好ましくは、連結コイルレギュレータ１００２における各フリーホイーリングスイッチは、フリーホイーリングスイッチアレイ１０４４によって置き換えられるが、しかしながら、複数のフリーホイーリングスイッチの一部を、複数のフリーホイーリングスイッチアレイ１０４４と置き換えることも、その範囲内である。例えば、連結コイルレギュレータ１００２における１対４の昇圧型の構成において、１つのフリーホイーリングスイッチは、１つのフリーホイーリングスイッチアレイに置き換えられ、これに対して、他の３つの導通スイッチは、導通スイッチアレイに置き換えられないままであってよい。制御信号ＣＮＴＬｘｘは、フリーホイーリングスイッチアレイ１０４４ａおよび１０４ｂのそれぞれを構成する、スイッチ１０５０ａおよび１０５０ｂを独立に制御してもよい。導通スイッチ１０４２ａおよび１０４２ｂは、フリーホイーリングアレイ１０４４ａおよび１０４４ｂと、それぞれ連結してよい。降圧型の構成における導通スイッチ１０４２ａおよび１０４２ｂのそれぞれは、例えばＶＤＤのような高位側の電圧を受け取ってよい。連結コイル１０４８ａおよび１０４８ｂは、フリーホイーリングアレイ１０４４ａおよび１０４４ｂと出力との間に連結してよい。出力コンデンサ１０４９は、出力と連結する。
【００５８】
図１８（ｆ）は、連結コイルレギュレータ１００２の更に他の形態における一例を示す。ここで、降圧型構成の連結コイルレギュレータ１０６０は、本明細書の先の部分で述べた導通スイッチおよびフリーホイーリングスイッチに置き換えて、１つ以上の導通スイッチアレイ１０６２ａおよび１０６２ｂと、フリーホイーリングスイッチアレイ１０６４ａおよび１０６４ｂとを有してよい。降圧型の構成において、導通スイッチアレイ１０６２ａおよび１０６２ｂは、例えばＶＤＤのような高位側の電圧を受け取ってよく、フリーホイーリングスイッチアレイ１０６４ａおよび１０６４ｂのそれぞれは、例えばＶLのような低位側の電圧を受け取ってよい。連結コイルレギュレータ１００２における各導通スイッチおよび各フリーホイーリングスイッチは、好ましくは、導通スイッチアレイ１０６２およびフリーホイーリングスイッチアレイ１０６４によってそれぞれ置き換えられるが、しかしながら、複数の導通スイッチおよびフリーホイーリングスイッチの一部を、複数の導通スイッチアレイ１０６２、或いは、フリーホイーリングスイッチアレイ１０６４と置き換えることも、その範囲内である。例えば、連結コイルレギュレータ１００２における１対４の昇圧型の構成において、１つの導通スイッチは、１つの導通スイッチアレイに置き換えられ、これに対して、残る導通スイッチおよびフリーホイーリングスイッチは、それらのスイッチアレイと置き換えられないままであってよい。制御信号ＣＮＴＬｘｘは、導通スイッチアレイ１０６２ａよおび１０６２ｂのそれぞれ、および、フリーホイーリングスイッチアレイ１０６４ａおよび１０６４ｂのそれぞれを構成する、スイッチ１０７０ａ、１０７０ｂ、１０７１ａ、および１０７１ｂを、独立に制御してよい。連結コイル１０６８ａおよび１０６８ｂは、スイッチアレイ１０６２ａ、１０６２ｂ、１０６４ａ、１０６４ｂと出力Ｖｏｕｔとの間で連結してよい。出力コンデンサ１０６９は、出力へ連結する。
【００５９】
少なくとも一つの導通スイッチまたはフリーホイーリングスイッチがスイッチアレイと置き換えられる限りにおいて、連結コイルレギュレータ１００２では、いかなるスイッチアレイの組み合わせも用いることができる。例えば、図１８（ｄ）、（ｅ）および（ｆ）に示した、降圧型の構成の連結コイルレギュレータ1１０２０、１０４０、および１０６０は、２対１の降圧型構成の為のスイッチアレイにおける、１５個の可能な組み合わせのうちの３つを示したにすぎない。構成の段数を増やすことと同様に、フライバック型や昇圧型の構成のための更なる組み合わせが可能である。
【００６０】
図１８（ｂ）を参照すると、出力電圧の関数として機能するデジタルコントローラ１００４は、導通スイッチアレイ１００６を制御するための制御信号を生成してよい。Ａ／Ｄコンバータ（ＡＤＣ）１０１０は、出力電圧に対応するデジタル信号を生成してよい。いかなる型のＡＤＣが採用されてもよい。デジタル信号処理装置のようなデジタル回路１０１２は、予め定められたレベルに出力電圧を調整する為に、制御信号の状態を決定するためのデジタル信号を処理してよい。制御信号は、導通スイッチアレイ１００６における電圧降下を制御するために、導通スイッチアレイ１００６における導通スイッチの個数を制御してよく、これにより出力電圧を制御する。
【００６１】
３．３Ｖの入力電圧を有するデジタル式のＬＤＯレギュレータの一例において、連結コイルレギュレータ１００２が、オープンループで動作する場合、連結コイルレギュレータ１００２は、出力電圧が約１．６５Ｖ（つまりは、入力電圧の半分）と等しくなるような降圧型の構成であってよい。しかしながら、デジタルコントローラ１００４は、導通スイッチアレイ１００６を制御しているので、出力電圧は約１．６５Ｖか、それ以下の電圧に調整されてよい。
【００６２】
他の形態においては、デジタル回路１０１２は、導通スイッチアレイ１００６のスイッチのディーティーサイクルを制御するためのバーストモード１０１２を有してよい。バーストモード１０１２は、出力電流Ｉｏｕｔが少ない場合、例えば、Ｉｏｕｔのレベルが低すぎて、導通スイッチの個数を制御することでは出力電圧を調整するのに十分ではないような場合に、改良された電圧調整を有利に提供してよい。バーストモードは、導通スイッチアレイ１００６における導通スイッチの個数の制御と組み合わせて、動作されてよい。
【００６３】
図１９（ａ）は、中央処理装置（ＣＰＵ）のようなデジタルロジック１１０２に、調整された供給電圧を供給するための電力システム１１００の一例を示す。電力システム１１００は、ＤＣ／ＤＣコンバータ１１０４を有してよく、その後には、調節された供給電圧を生成するためのデジタルＬＤＯレギュレータ１１０６が続いている。単相出力や多相出力として、いずれの型のＤＣ／ＤＣコンバータ１１０４が使用されてもよい。応答時間を早くすることによって、デジタルＬＤＯレギュレータ１１０６は、直接的にデジタルロジック１１０２へ電力を供給できるように適合させられてよい。
【００６４】
デジタルＬＤＯレギュレータ１１０６は、本明細書の前の部分で述べた連結コイルレギュレータ１１０８およびデジタルコントローラ１１１０を有してよい。デジタルＬＤＯレギュレータ１１０６は、連結コイルレギュレータ１１０８の入力電圧が最小となるようにＤＣ／ＤＣコンバータ１１０４の出力電圧を制御するために、制御ループ１１１２ａおよび１１１２ｂを有してよく、これにより、電力損失を制限すると共に、過渡的な負荷変化の最中に、電圧調整の低下を招くことなく連結コイルレギュレータ１１０８が供給する出力電流を増加させる。ＤＣ／ＤＣコンバータ１１０４の制御ループが、遅いループ１１１２ｂであるのに対して、連結コイルレギュレータ１１０８の制御ループが速いループ１１１２ａとなるように、デジタルコントローラ１１１０の制御ループは構成されてよい。ＤＣ／ＤＣコンバータ１１０４は速い応答時間を必要としないので、ＤＣ／ＤＣコンバータ１１０４は低い動作周波数で有利に動作させることができ、より高い電力効率につながる。本形態におけるＤＣ／ＤＣコンバータの出力電流は、従来の電力システムにおけるＤＣ／ＤＣコンバータの出力電流の半分よりも小さいので、伝達損失が減少し、ＤＣ／ＤＣコンバータ１１０４の効率は、更に増加する。その上、本形態の電力システムは出力電圧の電圧ポジショニングを必要としない。ＣＰＵへ電力を供給する従来のＤＣ／ＤＣコンバータは、通常、過渡的な負荷電流が流れている最中にＣＰＵへかかる電圧ストレスを低減する為の、電圧ポジショニングを有する。電圧ポジショニングとは、出力電圧の振幅が出力電流の振幅の関数として変化するようにプログラムされた技術である。
【００６５】
図１９（ｂ）は、ある形態におけるＤＣ／ＤＣコンバータ１１０４のブロック図の一例を示す。パワーステージ１１２０は、入力電圧Ｖｉｎから、変調された（チョップされた：ｃｈｏｐｐｅｄ）出力を生成してよい。出力フィルタ１１２２は、直流出力Ｖｏｕｔを生成するために、変調された出力にフィルタをかけてよい。制御回路１１２４は、直流出力の関数として、パワーステージを制御してよい。
【００６６】
図２０（ａ）は、ある出力電圧の電圧ポジショニングを示す。第１の波形１１５０は、出力電流の増加につれて負の傾きを有するようにプログラムされた従来のコンバータの出力電圧を示す。第２の波形１１５２は、出力電流の全ての値に対して、出力電圧が平坦な傾きを有するデジタル式ＬＤＯレギュレータの一形態を示す。第３の波形１１５４は、出力電流の増加と共に出力電圧が正の傾きを有するデジタル式ＬＤＯレギュレータの他の形態を示す。
【００６７】
図２０（ｂ）は、電圧ポジショニングを行わない従来のＤＣ／ＤＣコンバータの出力電圧Ｖｏｕｔ１１６０の波形、および出力電流Ｉｏｕｔ１１６２の波形を示す。出力電流の過渡期において、従来のＤＣ／ＤＣコンバータは応答が相対的に遅いが為に、出力電圧が変動する場合がある。出力電流がハイからローへ移行する間におけるＶｏｕｔの変動は、ＣＰＵに対する過負荷な電圧となる可能性があり、特に問題となる場合がある。
【００６８】
図２０（ｃ）は、電圧ポジショニングを有する従来のＤＣ／ＤＣコンバータの出力電圧Ｖｏｕｔ１１７０の波形、および出力電流Ｉｏｕｔ１１７２の波形を示す。高出力電流における出力電圧の振幅は、低出力電流における出力電流の振幅よりも低くなるようにプログラムされていてよい。出力電流が高い振幅である場合に、出力電圧の振幅は、電圧ポジショニングが無い場合の安定状態での電圧値よりも低くなるようにプログラムされる。ハイからローへの出力電流の過渡期において、オーバーシュートが出力電圧の振幅における安定状態よりも低い位置から始まるので、出力電圧の最大オーバーシュートは、低くなる。最大オーバーシュートが低くなることにより、電力を受け取るデジタル回路へかかる電圧負荷が低減される。しかしながら、低い出力電流レベルにおいては、電圧ポジショニングには不利が生じる場合があり、この場合、前よりも高くなった出力電圧レベルが、デジタル回路におけるリーク電流の増加につながる場合がある。ＣＭＯＳデバイスの幾何構造が０．１３μｍ以下へスケールダウンされるにつれて、供給電圧のわずかな増加が、デジタル回路のリーク電流の指数関数的な増加を引き起こす場合がある。それでも、デジタルチップがより低い速度（低い供給電流）で動作する場合、電圧ポジショニングは、結果としてより高い供給電圧をもたらし、デジタル回路が相対的に非アクティブであるとされるときに、高いリーク電流が生じてしまう。更に、電圧ポジショニングは、供給電流が最も高い場合に、最も低い供給電圧をデジタル回路に印加させるので、デジタル回路の最高クロック周波数が制限される場合がある。
【００６９】
図２０（ｄ）は、デジタルＬＤＯレギュレータの一形態における、出力電圧Ｖｏｕｔ１１８０の波形、および出力電流Ｉｏｕｔ１１８２の波形を示す。負荷電流が変化する最中における電圧の過渡的な変化が無視できる程度であるため、ＬＤＯレギュレータの素早い応答時間のおかげで、電圧ポジショニングの必要性が否定される。高い供給電流の動作中において、デジタル回路への出力電圧は、電圧ポジショニングの制御下における出力電圧よりも高い電圧へと制御されるので、デジタル回路は、より高い値の最高クロック周波数で動作してよい。
【００７０】
図２１（ａ）は、入力電圧Ｖｉｎから、調整された出力電圧Ｖｏｕｔを生成する為の、デジタルＬＤＯレギュレータ１２００の一形態を示す。デジタルＬＤＯレギュレータ１２００は、出力電圧を調整するために連結コイルレギュレータの代わりに、スイッチアレイ１２０２を有するという点を除いてデジタルＬＤＯレギュレータ１０００と同様であり、対応する番号１２００〜１２０８の部材は、デジタルＬＤＯレギュレータ１０００と同様に機能する。デジタルＬＤＯレギュレータ１２００は、出力電圧を入力電圧よりも小さなレベルであれば、いかなるレベルに調整してもよい。デジタルコントローラ１２０４は、スイッチアレイ１２０２を制御するために、デジタルＬＤＯレギュレータ１０００におけるデジタルコントローラ１００４と同様に動作してよい。出力コンデンサ１２２０は、エネルギーを蓄積すると共にノイズを抑制する機能を提供するために、出力電圧にフィルタをかけてよい。
【００７１】
図２１（ｂ）は、デジタルＬＤＯレギュレータ１２００のためのスイッチアレイ１２０２の一形態を示す。単一の集積回路上においてはＭＯＳＦＥＴｓのアレイが好ましいが、例えば、ＭＯＳＦＥＴｓ、ＮＭＯＳ、ＰＭＯＳ、ＢＪＴｓなどのスイッチアレイ１２０２が用いられてよい。導通サイクルの最中にエネルギーを伝達するスイッチの個数を制御することによって、スイッチアレイ１２０２における電力損失は制御されてよい。例えば、スイッチアレイ１２０２が、ＭＯＳＦＥＴｓのアレイとして実装されている場合、スイッチアレイ１２０２における電圧降下は、１サイクルの間にエネルギーを伝達するＭＯＳＦＥＴの個数の関数として制御されてよい。制御信号であるＣＮＴＬ１−ＣＮＴＬＸは、複数のスイッチ１２０８を、サイクル・バイ・サイクルに、独立に制御してよい。
【００７２】
図２２は、ＣＰＵ１３０２に電力を供給するための電力システム１３００の一形態を示す。電力システム１３００は、デジタルレジスタの典型として構成された、デジタルＬＤＯレギュレータ１３０４を含んでよい。デジタルＬＤＯレギュレータ１３０４は、入力電圧Ｖｉｎから、調整された出力電圧Ｖｏｕｔを生成してよい。ＤＣ／ＤＣコンバータ１３０６は、デジタルＬＤＯレギュレータ１３０４のための入力電圧を生成してもよい。この入力電圧は好ましくは、である。デジタルＬＤＯレギュレータ１３０４は、デジタルＬＤＯレギュレータ１２００と同等の機能を有する。
【００７３】
図２３は、ＣＰＵ１４０２に電力を供給するための電力システム１４００の一形態を示す。電力システム１４００は、ＣＰＵ１４０２への電力を調整する為に、連結コイルの典型として構成されたデジタルＬＤＯレギュレータ１４０４を含んでよい。デジタルＬＤＯレギュレータ１４０４は、入力電圧Ｖｉｎから、出力電圧Ｖｏｕｔを生成するために、２つ以上の連結コイルレギュレータを直列に有してよい。ＤＣ／ＤＣコンバータ１４０８は、デジタルＬＤＯレギュレータ１４０４のための入力電圧を生成してもよい。デジタルＬＤＯレギュレータ１４０４は、連結コイルレギュレータ１４０６ａおよび１４０６ｂと、ＤＣ／ＤＣコンバータ１４０８を制御するためのデジタルコントローラ１４１０を有してよい。デジタルコントローラ１４１０は、ＤＣ／ＤＣコンバータ１４０８の出力電圧を制御するという付加的な機能を有しつつ、デジタルＬＤＯレギュレータ１０００におけるデジタルコントローラ１００４と同じように機能してよい。デジタルコントローラ１４１０は、ＤＣ／ＤＣコンバータ１４０８の出力電圧を、ＤＣ／ＤＣコンバータ１４０８の出力からのフィードバック信号を介して直接的に制御してよく、或いは、ＣＰＵへ流れる電流や、連結コイルレギュレータの出力電圧等の、他の回路特性を介して間接的に制御してもよい。
【００７４】
図２４は、ＣＰＵ１５０２に電力を供給するための電力システム１５００の一形態を示す。電力システム１５００は、入力電圧Ｖｉｎから、調整された出力電圧Ｖｏｕｔを生成するために、デジタルＬＤＯレギュレータ１５０４を有してよい。ＤＣ／ＤＣコンバータ１５０８は、デジタルＬＤＯレギュレータ１５０４のための入力電圧を生成してよい。デジタルＬＤＯレギュレータ１５０４は、連結コイルレギュレータの典型として、或いはデジタルレジスタの典型として動作するように構成された、スイッチモジュール１５０６を有してよい。連結コイルの動作をする場合には、スイッチモジュール１５０６は、連結コイルレギュレータ１００６と同じ機能を持つ連結コイルレギュレータである。デジタルレジスタの動作をする場合には、スイッチモジュール１５０６は、スイッチアレイ１２０２と同様の機能を持つスイッチアレイである。デジタルＬＤＯレギュレータ１５０４は、出力電圧や、例えばＣＰＵ制御信号や他の回路信号等のような外部入力の関数としてスイッチモジュール１５０６を制御するために、ＡＤＣ１５１０およびＤＳＰ１５１２を有してよい。ＣＰＵ制御信号は、他のＣＰＵ制御信号と同様に、ウェイク信号、バースト信号、およびスリープ信号などを有してもよい。
【００７５】
図２５（ａ）は、マルチチップモジュール１６００の一形態を示す。マルチチップモジュール１６００は、いかなる種類の機能も提供できるデジタルロジック１６０２を有してよい。デジタルロジック１６０２は、ＰｏｗｅｒＰＣやＸ８６チップのような、複合的なロジック回路やプロセッサ等、いかなる種類のロジック回路であってもよい。本明細書が教示する内容に従って、ＬＤＯレギュレータ１６０４は、入力電圧を受け取り、調整された出力電圧を生成してよく、この生成した電圧からデジタルロジック１６０２へ電力を供給してよい。
【００７６】
図２５（ｂ）は、マルチチップモジュール１６００のある形態の平面側面図を示す。マルチチップモジュール１６００には、いかなる物理的な構成が用いられてもよい。ヒートシンク１６０６は、デジタルロジック１６０２およびＬＤＯレギュレータ１６０４から発生する熱のためのサーマルパスを提供してよい。パッケージ基盤１６１２は、デジタルロジック１６０２とＬＤＯレギュレータ１６０４とを相互に連結してよい。１つ以上のピン１６０８は、マルチチップモジュール１６００から、例えばマザーボードのような他のアセンブリへの相互の接続を提供するために、パッケージ基盤１６１２と接続していてよい。ＬＤＯレギュレータ１６０４における連結コイルの構成のために、ＬＤＯレギュレータ１６０４に関連した１つ以上の連結コイル１６１０が、パッケージ基盤１６１２にマウントされてよい。
【００７７】
図２６（ａ）は、単一の半導体ダイ１７０１の上に製造された半導体デバイス１７００の一形態を示す。半導体デバイスは、デジタルロジック１７０２およびデジタル回路１７０４を有する。半導体デバイス１７００は、デジタルロジック１７０２を有しており、いかなる機能を提供してもよい。デジタルロジック１７０２は、ＰｏｗｅｒＰＣやＸ８６チップのような、複合的なロジック回路やプロセッサ等、いかなる種類のロジック回路であってもよい。本明細書が教示する内容に従って、ＬＤＯレギュレータ１７０４は、入力電圧を受け取り、調整された出力電圧を生成してよく、この生成した電圧からデジタルロジック１７０２へ電力を供給してよい。
【００７８】
図２６（ｂ）は、半導体デバイス１７００の一形態の平面側面図を示す。ヒートシンク１７０６は、単一の半導体ダイ１７０１で発生した熱を散らすためのサーマルパスを提供する。例えばマザーボード等、いかなる種類の相互接続アセンブリ１７１２を用いてもよい。１つ以上のピン１７０８は、相互接続アセンブリ１７１２と接続してよい。ＬＤＯレギュレータ１７０４における連結コイルの構成のために、ＬＤＯレギュレータ１７０４に関連した１つ以上の連結コイル１７１０が、相互接続アセンブリ１７１２の上にマウントされてよい。
【００７９】
本発明の多くの実施例が、記載された。しかしながら、本発明の思想と範囲から逸脱することない範囲において、様々な変更がなされてよいと理解されるべきである。したがって、他の実施形態は、特許請求の範囲の範囲内にある。
【図面の簡単な説明】
【００８０】
【図１ａ】ある形態における連結コイルレギュレータのブロック図の一例である。
【図１ｂ】は、ある形態における導通スイッチの概略図の一例である
【図２ａ】ある形態における２対１降圧型レギュレータのブロック図の一例である。
【図２ｂ】ある形態における２対１降圧型レギュレータの回路図の一例である。
【図２ｃ】ある形態における２対１降圧型レギュレータに関連する複数の波形を示す。
【図３ａ】ある形態における１対２昇圧型レギュレータのブロック図の一例である。
【図３ｂ】ある形態における１対２昇圧型レギュレータの回路図の一例である。
【図４ａ】ある形態における２対−１降圧型レギュレータのブロック図の一例である
【図４ｂ】ある形態における２対−１１降圧型レギュレータの回路図の一例である
【図５】ある形態における、同期調整器を有した１対２昇圧型レギュレータの回路図の一例である。
【図６ａ】ある形態における、４つの連結コイルを有した、降圧型の構成をした連結型コイルレギュレータの概略図の一例である。
【図６ｂ】ある形態における、４つの連結コイルを有した、昇圧型の構成をした連結型コイルレギュレータの概略図の一例である。
【図６ｃ】ある形態における、４つの連結コイルを有した、フライバック型の構成をした連結型コイルレギュレータの概略図の一例である。
【図７ａ】ある形態における、２対１レギュレータと組み合された低ドロップデバイスのブロック図の一例である。
【図７ｂ】ある形態における、２対１レギュレータと組み合された低ドロップデバイスの概略図の一例である。
【図８】ある形態における、マルチステージ・システムのブロック図の一例を示す。
【図９ａ】ある形態における、２対１レギュレータと組み合された、降圧型レギュレータのブロック図の一例である。
【図９ｂ】ある形態における、降圧型コンバータの導通スイッチにおける電流損失および電力損失を図示したものである。
【図１０ａ】ある形態における、降圧型レギュレータと直列に接続されたマルチステージの２対１レギュレータのブロック図の一例である。
【図１０ｂ】他の形態における、降圧型レギュレータと直列に接続されたマルチステージの２対１レギュレータのブロック図の一例である。
【図１１】ある形態における、多段連結コイルレギュレータを有したレギュレータシステムのブロック図の一例である。
【図１２ａ】ある形態におけるアンプシステムのブロック図の一例である。
【図１２ｂ】他の形態におけるアンプシステムのブロック図の一例である。
【図１３】ある形態における車両用電気システムのブロック図の一例である。
【図１４】ある形態における高速ドライバの為の電力システムのブロック図の一例である。
【図１５ａ】ある形態における連結コイルを図示したものである。
【図１５ｂ】ある形態における連結コイルを図示したものである。
【図１６ａ】ある形態における、入力電圧の約４分の１の出力電圧を生成する降圧型の構成の連結コイルレギュレータの概略図の一例である。
【図１６ｂ】ある形態における、降圧型の構成の連結コイルレギュレータに対応する複数の信号の、タイミング図の一例である。
【図１６ｃ】他の形態における、連結コイルを有する降圧型の構成の連結コイルレギュレータの概略図の一例である。
【図１７ａ】ある形態における、入力電圧の関数として出力電圧の振幅を自動的に制御する、オートセンシングな連結コイルレギュレータの概略図の一例である。
【図１７ｂ】ある形態における、入力電圧の関数として出力電圧の振幅を自動的に制御する、オートセンシングな降圧型コンバータの概略図の一例である。
【図１８ａ】ある形態におけるＬＤＯレギュレータのブロック図の一例である。
【図１８ｂ】ある形態におけるＬＤＯレギュレータのブロック図の一例である。
【図１８ｃ】ある形態におけるスイッチアレイの概略図の一例である。
【図１８ｄ】ある形態における導通スイッチアレイの概略図の一例である。
【図１８ｅ】ある形態における導通スイッチアレイの概略図の一例である。
【図１８ｆ】ある形態における導通スイッチアレイの概略図の一例である。
【図１９ａ】ある形態における、デジタルロジックへ電力を供給する為の電力システムのブロック図の一例である。
【図１９ｂ】ある形態にける、出力電圧を生成する為の従来のＤＣ／ＤＣコンバータのブロック図の一例である。
【図２０ａ】電圧ポジショニングを図示したものである。
【図２０ｂ】出力電流の過渡期における、従来のＤＣ／ＤＣコンバータの出力電圧および出力電流の一例を図示したものである。
【図２０ｃ】電圧ポジショニングを伴う、従来のＤＣ／ＤＣコンバータの出力電圧および出力電流の一例を図示したものである。
【図２０ｄ】ある形態におけるＬＤＯレギュレータの出力電圧および出力電流の一例を図示したものである。
【図２１ａ】ある形態におけるＬＤＯレギュレータのブロック図の一例である。
【図２１ｂ】ある形態におけるスイッチアレイの概略図の一例である。
【図２２】ある形態における、デジタルロジックへ電力を供給する為のＬＤＯレギュレータを有した電力システムのブロック図の一例である。
【図２３】ある形態における、デジタルロジックへ電力を供給する為のＬＤＯレギュレータを有した電力システムのブロック図の一例である。
【図２４】ある形態における、デジタルロジックへ電力を供給する為のＬＤＯレギュレータを有した電力システムのブロック図の一例である。
【図２５ａ】ある形態における、ＬＤＯレギュレータとデジタルロジックとを有するマルチチップモジュールのブロック図の一例である。
【図２５ｂ】ある形態における、ＬＤＯレギュレータとデジタルロジックとを有するマルチチップモジュールの平面図の一例である。
【図２６ａ】ある形態における、単一の半導体ダイ上に製造されたデジタルロジックシステムのブロック図の一例である。
【図２６ｂ】単一の半導体ダイ上に製造され、ＬＤＯレギュレータとデジタルロジックとを有するデジタルロジックシステムの平面図の一例である。
【図１ａ】
2005168277.tif 000007
【図１ｂ】
2005168277.tif 000008
【図２ａ】
2005168277.tif 000009
【図２ｂ】
2005168277.tif 000010
【図２ｃ】
2005168277.tif 000011
【図３ａ】
2005168277.tif 000012
【図３ｂ】
2005168277.tif 000013
【図４ａ】
2005168277.tif 000014
【図４ｂ】
2005168277.tif 000015
【図５】
2005168277.tif 000016
【図６ａ】
2005168277.tif 000017
【図６ｂ】
2005168277.tif 000018
【図６ｃ】
2005168277.tif 000019
【図７ａ】
2005168277.tif 000020
【図７ｂ】
2005168277.tif 000021
【図８】
2005168277.tif 000022
【図９ａ】
2005168277.tif 000023
【図９ｂ】
2005168277.tif 000024
【図１０ａ】
2005168277.tif 000025
【図１０ｂ】
2005168277.tif 000026
【図１１】
2005168277.tif 000027
【図１２ａ】
2005168277.tif 000028
【図１２ｂ】
2005168277.tif 000029
【図１３】
2005168277.tif 000030
【図１４】
2005168277.tif 000031
【図１５ａ】
2005168277.tif 000032
【図１５ｂ】
2005168277.tif 000033
【図１６ａ】
2005168277.tif 000034
【図１６ｂ】
2005168277.tif 000035
【図１６ｃ】
2005168277.tif 000036
【図１７ａ】
2005168277.tif 000037
【図１７ｂ】
2005168277.tif 000038
【図１８ａ】
2005168277.tif 000039
【図１８ｂ】
2005168277.tif 000040
【図１８ｃ】
2005168277.tif 000041
【図１８ｄ】
2005168277.tif 000042
【図１８ｅ】
2005168277.tif 000043
【図１８ｆ】
2005168277.tif 000044
【図１９ａ】
2005168277.tif 000045
【図１９ｂ】
2005168277.tif 000046
【図２０ａ】
2005168277.tif 000047
【図２０ｂ】
2005168277.tif 000048
【図２０ｃ】
2005168277.tif 000049
【図２０ｄ】
2005168277.tif 000050
【図２１ａ】
2005168277.tif 000051
【図２１ｂ】
2005168277.tif 000052
【図２２】
2005168277.tif 000053
【図２３】
2005168277.tif 000054
【図２４】
2005168277.tif 000055
【図２５ａ】
2005168277.tif 000056
【図２５ｂ】
2005168277.tif 000057
【図２６ａ】
2005168277.tif 000058
【図２６ｂ】
2005168277.tif 000059
【外国語明細書】
2005168277.tif 000060
2005168277.tif 000061
2005168277.tif 000062
2005168277.tif 000063
2005168277.tif 000064
2005168277.tif 000065
2005168277.tif 000066
2005168277.tif 000067
2005168277.tif 000068
2005168277.tif 000069
2005168277.tif 000070
2005168277.tif 000071
2005168277.tif 000072
2005168277.tif 000073
2005168277.tif 000074
2005168277.tif 000075
2005168277.tif 000076
2005168277.tif 000077
2005168277.tif 000078
2005168277.tif 000079
2005168277.tif 000080
2005168277.tif 000081
2005168277.tif 000082
2005168277.tif 000083
2005168277.tif 000084
2005168277.tif 000085
2005168277.tif 000086
2005168277.tif 000087
2005168277.tif 000088
2005168277.tif 000089
2005168277.tif 000090
2005168277.tif 000091
2005168277.tif 000092
2005168277.tif 000093
2005168277.tif 000094
2005168277.tif 000095
2005168277.tif 000096
2005168277.tif 000097
2005168277.tif 000098
2005168277.tif 000099
2005168277.tif 000100
2005168277.tif 000101
2005168277.tif 000102
2005168277.tif 000103
2005168277.tif 000104
2005168277.tif 000105
2005168277.tif 000106
2005168277.tif 000107
2005168277.tif 000108
2005168277.tif 000109
2005168277.tif 000110
2005168277.tif 000111
2005168277.tif 000112
2005168277.tif 000113
2005168277.tif 000114
2005168277.tif 000115
2005168277.tif 000116
2005168277.tif 000117
2005168277.tif 000118
2005168277.tif 000119
2005168277.tif 000120
2005168277.tif 000121
2005168277.tif 000122
2005168277.tif 000123
2005168277.tif 000124
2005168277.tif 000125
2005168277.tif 000126