(57)【要約】【課題】  バイポーラトランジスタを並列接続した配列を大信号動作させた際などに素子列内に生じる温度の不均一を低減することのできる半導体装置を実現する。【解決手段】  半導体装置は、複数のバイポーラトランジスタ２〜９を並列接続した構造を含んでなる少なくとも１つの素子列を有する。複数のバイポーラトランジスタ２〜９はエミッタ層１８の形状がほぼ等しく、素子列の最外側以外に位置するバイポーラトランジスタ３〜８のコレクタ層１６の幅が素子列の最外側に位置するバイポーラトランジスタ２，９のコレクタ層１６の幅より大きい。素子列の最外側以外のバイポーラトランジスタ３〜８の基板１への放熱抵抗を小さくして、温度の不均一を低減することができる。【選択図】      図１
2005353843.tif 000002
【特許請求の範囲】
【請求項１】
電気的に並列に接続される複数のバイポーラトランジスタが少なくとも一方向に配列されて素子列を形成する半導体装置であって、
該複数のバイポーラトランジスタは、エミッタの形状がほぼ等しく、素子列の最外側以外に位置するバイポーラトランジスタのコレクタ層の幅が該素子列の最外側に位置するバイポーラトランジスタのコレクタ層の幅より大きいことを特徴とする半導体装置。
【請求項２】
前記複数のバイポーラトランジスタのコレクタ層の幅は、前記素子列のいずれか一方の最外側から素子列中央に向かうにつれて徐々に大きくなり、途中から順次減少していることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記複数のバイポーラトランジスタは、エミッタとベース電極との距離が等しいことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記複数のバイポーラトランジスタは、ベース層の幅が等しく、コレクタ層の幅が前記ベース層の幅以上であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のバイポーラトランジスタを並列に接続した構造を含む半導体装置に関し、特に複数のバイポーラトランジスタを一方向に配列させる構造を含んで構成される半導体装置に関する。
【背景技術】
【０００２】
従来から、複数のバイポーラトランジスタを並列接続した素子列を有する高出力増幅器などの半導体装置では、大電力密度の条件下で動作させたとき、素子列の中心側に配置されたトランジスタの温度が、各トランジスタで発生する熱が互いに影響を及ぼすことによって、周辺部に配置されたトランジスタの温度よりも高くなることが知られている。このようにトランジスタなどの素子列内に温度の不均一が発生すると、特性の劣化および熱暴走による破局的な故障を起こす原因となるため、バイポーラトランジスタを並列接続した素子列を有する半導体装置では、素子列内に生じる温度の不均一を低減することが課題とされている。
【０００３】
従来、このような温度の不均一を低減するための技術として、たとえば、素子列を同じエミッタ面積を有する複数のバイポーラトランジスタにより構成し、エミッタの形状を中央部に行くほど細長く、中央部のトランジスタのエミッタの周辺長を長くする方法が開示されている（たとえば、特許文献１参照。）。図７は、従来技術による、素子列内に生じる温度の不均一の低減を図った半導体装置を示し、特許文献１の図１に基づく。ただし、説明の便宜上、参照番号等は変更している。図において、５１〜５５はエミッタ、５６はエミッタ電極、５７はベース電極、５８はコレクタ電極、５９はエミッタ引き出し電極、６０はベース引き出し電極、６１はコレクタ引き出し電極である。５１〜５５の各エミッタは、面積は等しいが、素子列の周辺部から中心部へ向かうほどエミッタの周辺長が長く、その形状が細長くなっている。
【０００４】
この従来技術によると、素子列の中央に位置するエミッタの周辺長を長くすることによって放熱能力を増加させ、中心部のトランジスタの温度上昇を抑制することができる。その結果、素子列内の温度の不均一を低減することが可能となる。
【０００５】
また、他の従来技術として、エミッタ面積が素子列の中央部側に位置するほど小さく、周辺部側に位置するほど大きくなるように形成している例もある（たとえば、特許文献２参照）。図８は、特許文献２の図１を、説明の便宜上、参照番号等を変更して示す。図８では、素子列内に生じる温度の不均一の低減を図っている。図において、７１〜７５はエミッタ、７７はベース電極、７８はコレクタ電極、７９はエミッタ引き出し電極、８０はベース引き出し電極、８１はコレクタ引き出し電極である。７１〜７５の各エミッタは、長さは等しいが、素子列の周辺部から中心部へ向かうほどエミッタの幅が狭く形成されている。
【０００６】
この従来技術によると、素子列の中央に位置するトランジスタで消費される電力量を周辺部側に位置するトランジスタで消費される電力量よりも小さくすることによって、中心部のトランジスタの温度上昇を抑制することができる。その結果、素子列内の温度の不均一を低減することが可能となる。
【０００７】
【特許文献１】特開平７−１７６５３８号公報
【特許文献２】特開平８−９７２３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来技術では、各トランジスタのエミッタの形状が異なるために各素子の高周波特性が大きく異なり、素子列内に高周波電力利得の異なる素子が存在することとなる。そのため、上記従来技術による半導体装置では、直流動作時の温度の不均一を低減することはできるものの、高周波で大信号動作をさせた場合には、各トランジスタの高周波電力利得の違いによって動作の不均一が発生し、その不均一動作に伴って素子列内に温度の不均一が生じるという問題がある。
【０００９】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、素子列内におけるバイポーラトランジスタに高周波電力利得の違いが発生することを抑制しつつ、大信号動作時などにおける素子列内での温度の不均一を低減することのできる半導体装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明は、電気的に並列に接続される複数のバイポーラトランジスタが少なくとも一方向に配列されて素子列を形成する半導体装置であって、
該複数のバイポーラトランジスタは、エミッタの形状がほぼ等しく、素子列の最外側以外に位置するバイポーラトランジスタのコレクタ層の幅が該素子列の最外側に位置するバイポーラトランジスタのコレクタ層の幅より大きいことを特徴とする半導体装置である。
【００１１】
本発明に従えば、エミッタの形状がほぼ等しいバイポーラトランジスタを、並列動作させ、各バイポーラトランジスタにおけるエミッタ抵抗、エミッタ−ベース接合容量、真性領域のベース抵抗、真性領域のベース−コレクタ接合容量を等しくすることができるため、これらの抵抗および容量成分の影響による高周波特性の差をなくすことができ、高周波電力利得の違いに伴う大信号動作時における動作の不均一を抑制することが可能となる。さらに、素子列の最外側以外に位置するバイポーラトランジスタのコレクタ層の幅を、素子列の最外側に位置するバイポーラトランジスタのコレクタ層の幅より大きくすることによって、最外側以外に位置するバイポーラトランジスタの基板への熱抵抗を最外側に位置するバイポーラトランジスタの熱抵抗より小さくすることができるため、素子列の中心側に配置されたバイポーラトランジスタの温度上昇を抑制することができ、素子列内に生じる温度の不均一を低減することが可能となる。
【００１２】
ここで、エミッタの形状がほぼ等しいとは、抵抗および容量成分の影響による高周波特性の差が生じない範囲で異なっても良いことを意味しており、エミッタ幅およびエミッタ長においてそのプラスマイナス５％程度以内の範囲で異なっていても良い。また、素子列の最外側のバイポーラトランジスタとは、隣り合うバイポーラトランジスタがいずれか一方の隣にのみ存在するバイポーラトランジスタか、もしくは、両隣に存在しても、そのいずれか一方との距離が発熱の影響を及ぼさない程度に十分離れている状態にあるバイポーラトランジスタのことを示しており、隣り合う素子の中心間の距離が半導体素子を搭載している基板の厚さの２倍以上離れていれば、そのバイポーラトランジスタは素子列の最外側のバイポーラトランジスタであるといえる。
【００１３】
また本発明で、前記複数のバイポーラトランジスタのコレクタ層の幅は、前記素子列のいずれか一方の最外側から素子列中央に向かうにつれて徐々に大きくなり、途中から順次減少していることを特徴とする。
【００１４】
本発明に従えば、複数のバイポーラトランジスタのコレクタ層の幅は素子列のいずれか一方の最外側から素子列中央に向かうにつれて徐々に大きくなり、途中から順次減少することが特に好ましい。これは、素子列の最外側から内側に行くほど各バイポーラトランジスタで発生する熱が互いに及ぼす影響が大きくなるからである。素子列の最外側から中央に向かうにつれて温度上昇が最も大きくなるため、コレクタ層の幅を最外側から素子列中央に向かうにつれて徐々に大きくし途中から順次減少することによって、バイポーラトランジスタの熱抵抗を最外側から素子列中央に向かうにつれて徐々に小さく、途中から最外側に向かうにつれて順次大きくすることができ、素子列内に生じる温度の不均一をさらに抑制することができる。
【００１５】
また本発明で、前記複数のバイポーラトランジスタは、エミッタとベース電極との距離が等しいことを特徴とする。
【００１６】
本発明に従えば、複数のバイポーラトランジスタのエミッタとベース電極との距離が等しい場合に、より効果が発揮される。これはエミッタとベース電極との距離を等しくすることによって、素子列に配置されたバイポーラトランジスタのベース抵抗を真性領域だけでなく外部領域も含めて等しくすることができるため、ベース抵抗の違いに伴う各バイポーラトランジスタの高周波特性の差の発生をなくすことができ、高周波電力利得の違いに伴う大信号動作時における動作の不均一をさらに抑制することができるためである。
【００１７】
また本発明で、前記複数のバイポーラトランジスタは、ベース層の幅が等しく、コレクタ層の幅が前記ベース層の幅以上であることを特徴とする。
【００１８】
本発明に従えば、複数のバイポーラトランジスタはベース層の幅が等しく、コレクタ層の幅が前記ベース層の幅以上である場合において、その効果が特に顕著となる。これは、ベース層の幅を等しくし、コレクタ層の幅をベース層の幅以上にすることによって、各バイポーラトランジスタのベース−コレクタ接合の大きさを等しくすることができるためである。これによって、コレクタ層の幅が異なってもベース−コレクタ接合容量を等しくすることができ、その結果、ベース−コレクタ接合容量の違いに伴う各バイポーラトランジスタの高周波特性の差の発生をなくすことができるので、高周波電力利得の違いに伴う大信号動作時における動作の不均一をさらに抑制することができる。
【発明の効果】
【００１９】
以上のように、エミッタの形状がほぼ等しいバイポーラトランジスタを用い、素子列の最外側以外に位置するバイポーラトランジスタの熱抵抗を低減することによって、素子列内におけるバイポーラトランジスタの高周波電力利得の違いが発生することを抑制しつつ、大信号動作時における素子列内での温度の不均一を低減することのできる半導体装置が得られる。
【００２０】
また本発明によれば、コレクタ層の幅を最外側から素子列中央に向かうにつれて徐々に大きくし途中から順次減少することによって、バイポーラトランジスタ素子列内に生じる温度の不均一をさらに抑制することができる。
【００２１】
また本発明によれば、複数のバイポーラトランジスタのエミッタとベース電極との距離を等しくすることによって、ベース抵抗を真性領域だけでなく外部領域も含めて等しくすることができ、高周波電力利得の違いに伴う大信号動作時における動作の不均一をさらに抑制することができるためである。
【００２２】
また本発明によれば、各バイポーラトランジスタのベース−コレクタ接合の大きさを等しくすることができ、ベース−コレクタ接合容量の違いに伴う各バイポーラトランジスタの高周波特性の差の発生をなくすことができるので、高周波電力利得の違いに伴う大信号動作時における動作の不均一をさらに抑制することができる。
【発明を実施するための最良の形態】
【００２３】
図１は、本発明の実施の第１形態である半導体装置の概略的な平面構成を示す。図２は、図１の切断面線Ｘ１−Ｘ１’から見た断面を示す。この半導体装置では、基板１上にエミッタ層の幅が等しくコレクタ層の幅が異なる複数のバイポーラトランジスタ２〜９が１列に配置される。この１列の各バイポーラトランジスタ２〜９は、エミッタ引き出し電極１０、ベース引き出し電極１１、およびコレクタ引き出し電極１２よって電気的に並列に接続され、素子列を構成している。バイポーラトランジスタ５とバイポーラトランジスタ６との間には、基板１の裏面に設けられた接地導体面１３とエミッタ引き出し電極１０とを接続するためのヴィアホール１４が配置されている。
【００２４】
各バイポーラトランジスタ２〜９は、図２に示すように、基板１の上に積層されたコレクタコンタクト層１５、コレクタ層１６、ベース層１７、エミッタ層１８、エミッタコンタクト層１９により形成されたメサ型構造のヘテロ接合バイポーラトランジスタ（略称：ＨＢＴ）である。コレクタコンタクト層１５の上にはコレクタ電極２０、ベース層１７の上にはベース電極２１、エミッタコンタクト層１９の上にはエミッタ電極２２およびエミッタ引き出し電極１０がそれぞれ設けられている。コレクタ電極２０はコレクタ引き出し電極１２と、ベース電極２１はベース引き出し電極１１と、それぞれ接続される。
【００２５】
本実施形態において、基板１は、半絶縁性ＧａＡｓ半導体基板であり、その厚さは７０μｍである。バイポーラトランジスタ２〜９は、ＧａＡｓ  ＨＢＴである。バイポーラトランジスタ２〜５およびバイポーラトランジスタ６〜９の各ＨＢＴは、５０μｍの間隔で配置される。バイポーラトランジスタ５とバイポーラトランジスタ６とは、１００μｍの間隔で配置される。ことによって、バイポーラトランジスタ２〜９は１つの素子列を構成しており、素子列の最外側に位置する半導体素子はバイポーラトランジスタ２およびバイポーラトランジスタ９である。
【００２６】
本実施形態の半導体装置におけるＨＢＴのコレクタ層１６の幅は、図２に示すように素子列の最外側に位置するバイポーラトランジスタ２，９が最も小さく、次にバイポーラトランジスタ３，８，５，６、そしてバイポーラトランジスタ７，８の順に大きくなっている。本実施形態におけるコレクタ層１６の幅の具体的な例は、バイポーラトランジスタ２，９が７．０μｍ、バイポーラトランジスタ３，５，６，８が８．０μｍ、バイポーラトランジスタ４および７は９．０μｍである。また、バイポーラトランジスタ２〜９のエミッタ層１８の幅は５μｍ、長さは６０μｍ、エミッタ層１８とベース電極２１との距離は０．２μｍである。また、各バイポーラトランジスタ２〜９のベース層１７の幅は、ＨＢＴである各バイポーラトランジスタ２〜８のコレクタ層１６の幅に等しい。
【００２７】
図３は、実施の第１形態に対する比較例として、バイポーラトランジスタ２と同じＨＢＴのみを用いて素子列を構成した半導体装置（比較例１）と、本実施形態の実施例としての半導体装置（実施例１）とを、９００ＭＨｚで大信号動作させた場合の温度分布を示す。この温度分布は、半導体装置の動作時に赤外線の放射率を測定することによって求めた結果である。図３から明らかなように、本実施形態では、比較例に比べて素子列中央での温度上昇が抑制され、大信号動作時における温度の不均一を低減することができることが判る。
【００２８】
このように、本実施形態による半導体装置によれば、エミッタ層１８の形状の等しいバイポーラトランジスタ２〜９を用いることで、半導体素子列内のトランジスタにおける高周波電力利得の違いの発生を抑制するとともに、各トランジスタから発生する熱が互いに与える影響が大きい素子列中央に熱抵抗の小さい素子を用いることで大信号動作時における素子列中央付近での温度上昇を抑制することができ、大信号動作時における動作の不均一を抑制しつつ、素子列内の温度の不均一を低減することのできる半導体装置を提供することができる効果がある。
【００２９】
なお、本実施形態では接地導体面１３とエミッタ引き出し電極１０とを接続するための手段としてヴィアホール１４を用いているが、エミッタ引き出し電極１０と接続されたワイヤボンディング用のパッドを半導体装置上に設け、ボンディングワイヤを用いて半導体装置外の接地導体面と接続するなどの他の接続手段を用いても同様に実施できるのはもちろんである。
【００３０】
また、本実施形態ではバイポーラトランジスタ２〜９として、ＧａＡｓ  ＨＢＴを用いたが、シリコンバイポーラトランジスタやＳｉＧｅ  ＨＢＴ、ＩｎＰ  ＨＢＴなどの他のバイポーラトランジスタであっても、同様に構成することができる。
【００３１】
また、本実施形態ではエミッタ層が表面側に設けられている所謂エミッタトップ型のバイポーラトランジスタ２〜９を用いて説明したが、本発明は所謂コレクタトップ型のバイポーラトランジスタに適用しても同様の効果が得られる。
【００３２】
また、本実施形態ではメサ型のバイポーラトランジスタを用いたが、プレーナ型などの他の構造によるバイポーラトランジスタを用いても同様に実施できるのはもちろんである。
【００３３】
また、基板１として半絶縁性ＧａＡｓ基板を用いたが、Ｓｉ基板やＩｎＰ基板、ＳｉＣ基板、ＧａＮ基板、サファイア基板、石英基板などの他の基板を用いてもよい。
【００３４】
また、８個のバイポーラトランジスタ２〜９を並列接続した１列の素子列により半導体装置が構成されているが、並列接続するバイポーラトランジスタ２〜９の数は８個に限定されるものではなく、また、複数に配置した素子列、すなわち半導体素子をマトリクス状に配置する半導体装置であっても、各素子列について本発明を適用し、さらに素子列間でも本発明を適用して、同様の効果が得られる。
【００３５】
図４は、本発明の実施の第２形態である半導体装置の概略的な平面構成を示す。図５、図４の切断面線Ｘ２−Ｘ２'から見た断面構成を示す。半導体装置では、基板２３上にエミッタ層の幅が等しくコレクタ層の幅が異なる複数のバイポーラトランジスタ２４〜２９が１列に配置される。この１列の各バイポーラトランジスタ２４〜２９は、エミッタ引き出し電極３０、ベース引き出し電極３１、およびコレクタ引き出し電極３２よって、電気的には並列に接続され、素子列を構成している。素子列の両端には、基板２３の裏面に設けられた接地導体面３３とエミッタ引き出し電極３０とを接続するためのヴィアホール３４が配置されている。
【００３６】
バイポーラトランジスタ２４〜２９は、図５に示すように、基板２３の上に積層されたコレクタコンタクト層３５、コレクタ層３６、ベース層３７、エミッタ層３８、エミッタコンタクト層３９により形成されたメサ型構造のＨＢＴであり、コレクタコンタクト層３５の上にはコレクタ電極４０、ベース層３７の上にはベース電極４１、エミッタコンタクト層３９の上にはエミッタ電極４２およびエミッタ引き出し電極３０が設けられている。コレクタ電極４０はコレクタ引き出し電極３２と、ベース電極４１はベース引き出し電極３１と、それぞれ接続される。
【００３７】
本実施形態において、基板２３は半絶縁性ＧａＡｓ半導体基板であり、その厚さは７０μｍである。バイポーラトランジスタ２４〜２９はＧａＡｓ  ＨＢＴである。バイポーラトランジスタ２４〜２９の各ＨＢＴは、５０μｍの間隔で配置されることによって１つの素子列を構成しており、素子列の最外側に位置するトランジスタはバイポーラトランジスタ２４およびバイポーラトランジスタ２９である。
【００３８】
本実施形態の半導体装置におけるＨＢＴのコレクタ層３６の幅は、図５に示すように素子列の最外側に位置するバイポーラトランジスタ２４およびバイポーラトランジスタ２９が最も小さく、次にバイポーラトランジスタ２５，２８、続いてバイポーラトランジスタ２６，２７の順に大きくなっている。本実施形態におけるコレクタ層３６の幅は、バイポーラトランジスタ２４，２９は７．０μｍ、バイポーラトランジスタ２５，２８は８．０μｍ、バイポーラトランジスタ２６，２７は９．０μｍである。バイポーラトランジスタ２４〜２９のエミッタ層３８の幅は５．０μｍ、長さは６０μｍ、エミッタ層３８とベース電極４１との距離は０．２μｍ、ベース層３７の幅は７．０μｍである。 
【００３９】
図６は、実施の第２形態に対する比較例として、バイポーラトランジスタ２４と同じＨＢＴのみを用いて素子列を構成した半導体装置（比較例２）と、本実施形態の実施例としての半導体装置（実施例２）とを、９００ＭＨｚで大信号動作させた場合のトランジスタの温度分布を、動作時の赤外線の放射率を測定することによって求めた結果で比較して示す。図６から明らかなように、本実施形態では、比較例に比べて素子列中央での温度上昇が抑制され、大信号動作時における温度の不均一を低減することが確認されている。
【００４０】
このように、本実施形態による半導体装置によれば、エミッタの形状の等しいバイポーラトランジスタ２４〜２９を用いることで素子列内のトランジスタにおける高周波電力利得の違いの発生を抑制するとともに、各トランジスタの発生する熱が互いに与える影響が大きい素子列中央に熱抵抗の小さい素子を用いることで大信号動作時における素子列中央付近での温度上昇を抑制することができ、大信号動作時における動作の不均一を抑制しつつ、素子列内の温度の不均一を低減することのできる半導体装置を提供することができる効果がある。
【００４１】
なお、本実施形態では接地導体面３３とエミッタ引き出し電極３０とを接続するための手段としてヴィアホール３４を用いているが、エミッタ引き出し電極３０と接続されたワイヤボンディング用のパッドを半導体装置上に設け、ボンディングワイヤを用いて半導体装置外の接地導体面と接続するなどの他の接続手段を用いても同様に実施できるのはもちろんである。
【００４２】
また、本実施形態ではバイポーラトランジスタ２４〜２９として、ＧａＡｓ  ＨＢＴを用いたが、シリコンバイポーラトランジスタやＳｉＧｅ  ＨＢＴ、ＩｎＰ  ＨＢＴなどの他のバイポーラトランジスタであっても、同様に構成することができる。
【００４３】
また、本実施形態ではエミッタ層が表面側に設けられている所謂エミッタトップ型のバイポーラトランジスタ２４〜２９を用いて説明したが、本発明は所謂コレクタトップ型のバイポーラトランジスタに適用しても同様の効果が得られる。
【００４４】
また、本実施形態ではメサ型のバイポーラトランジスタを用いたが、プレーナ型などの他の構造によるバイポーラトランジスタを用いても同様に実施できるのはもちろんである。
【００４５】
また、基板１として半絶縁性ＧａＡｓ基板を用いたが、Ｓｉ基板やＩｎＰ基板、ＳｉＣ基板、ＧａＮ基板、サファイア基板、石英基板などの他の基板を用いてもよい。
【００４６】
また、６個のバイポーラトランジスタ２４〜２９を並列接続した１列の素子列により半導体装置が構成されているが、並列接続するバイポーラトランジスタ２４〜２９の数は６個に限定されるものではなく、また、複数に配置した素子列、すなわち半導体素子をマトリクス状に配置する半導体装置であっても、各素子列について本発明を適用し、さらに素子列間でも本発明を適用して、同様の効果が得られる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の第１形態である半導体装置の概略的な構成を示す平面図である。
【図２】図１の切断面線Ｘ１−Ｘ'１から見た断面図である。
【図３】本発明の実施の第１形態である半導体装置（実施例１）と、比較例としての半導体装置（比較例１）とを、素子列を構成するトランジスタ上の温度で比較したグラフである。
【図４】本発明の実施の第２形態である半導体装置の概略的な構成を示す平面図である。
【図５】図４の切断面線Ｘ２−Ｘ２'から見た断面図である。
【図６】本発明の実施の第２形態である半導体装置（実施例２）と、比較例としての半導体装置（比較例２）とを、素子列を構成するトランジスタ上の温度で比較したグラフである。
【図７】一つの従来技術である半導体装置を示す平面図である。
【図８】他の従来技術である半導体装置を示す平面図である。
【符号の説明】
【００４８】
１，２３  基板
２〜９，２４〜２９  バイポーラトランジスタ
１０，３０  エミッタ引き出し電極
１１，３１  ベース引き出し電極
１２，３２  コレクタ引き出し電極
１３，３３  接地導体面
１４，３４  ヴィアホール
１５，３５  コレクタコンタクト層
１６，３６  コレクタ層
１７，３７  ベース層
１８，３８  エミッタ層
１９，３９  エミッタコンタクト層
２０，４０  コレクタ電極
２１，４１  ベース電極
２２，４２  エミッタ電極
【図１】
2005353843.tif 000003
【図２】
2005353843.tif 000004
【図３】
2005353843.tif 000005
【図４】
2005353843.tif 000006
【図５】
2005353843.tif 000007
【図６】
2005353843.tif 000008
【図７】
2005353843.tif 000009
【図８】
2005353843.tif 000010