(57)【要約】【課題】  動作速度が異なる複数のＣＰＵを有している場合に、これらのＣＰＵ間で互いに非同期式通信による通信を行なうことができるように、その通信を自動的に確立することができる電子機器及びその非同期式通信方法を提供する。【解決手段】  初期状態で通信可能な通信最高速度を検出する検出手段８と、検出手段で検出した通信最高速度を記憶する記憶手段１０と、非初期状態で記憶手段に記憶した通信最高速度に基づいて非同期式通信を行なう通信制御手段６とを備えるようにした。【効果】  動作速度が異なる複数のＣＰＵを有している場合に、これらのＣＰＵ間で互いに非同期式通信による通信を行なうことができるように、その通信を自動的に確立することができる。【選択図】      図１
2005135195.tif 000002
【特許請求の範囲】
【請求項１】
初期状態で通信可能な通信最高速度を検出する検出手段と、
検出手段で検出した通信最高速度を記憶する記憶手段と、
非初期状態で記憶手段に記憶した通信最高速度に基づいて非同期式通信を行なう通信制御手段と
を備えたことを特徴とする電子機器。
【請求項２】
第１制御系ＣＰＵと第２制御系ＣＰＵを有し、
前記第１制御系ＣＰＵに接続される第１制御系通信制御手段と、前記第２制御系ＣＰＵに接続される第２制御系通信制御手段が互いに非同期式通信を行なう電子機器であって、
不揮発性であって前記第２制御系ＣＰＵに接続され、前記第１制御系通信制御手段と前記第２制御系通信制御手段との通信が確立しているかどうかについての通信確立情報、及び第２制御系通信制御手段に設定する通信速度を記憶する第２制御系記憶手段と、
通信が確立していない旨の前記通信確立情報に基づいて前記第２制御系通信制御手段が前記第２制御系記憶手段に記憶される通信速度で送信した通信確立要求信号を第１制御系通信制御手段が受信した場合に、これを検出してその旨の検出信号を第１制御系ＣＰＵに出力する第１制御系通信確立検出手段と、
前記第１制御系ＣＰＵが前記検出信号を受信したときに前記第１制御系通信制御手段が送信する通信確立応答信号を前記第２制御系通信制御手段が受信した場合に、前記第２制御系記憶手段に通信が確立した旨の前記通信確立情報及びこのときの通信速度を記憶させる第２制御系通信速度設定手段と
を備えたことを特徴とする電子機器。
【請求項３】
第１制御系ＣＰＵと第２制御系ＣＰＵを有し、
前記第１制御系ＣＰＵに接続される第１制御系通信制御手段と、前記第２制御系ＣＰＵに接続される第２制御系通信制御手段が互いに非同期式通信を行なう電子機器であって、
前記第１制御系ＣＰＵを起動する第１起動手段と、
前記第１制御系ＣＰＵの起動後にこの第１制御系ＣＰＵの指令により第２制御系ＣＰＵを起動する第２起動手段と、
記憶内容が変更可能であると共に不揮発性であって前記第２制御系ＣＰＵに接続され、前記第１制御系通信制御手段と前記第２制御系通信制御手段との通信が確立しているかどうかについての通信確立情報、及び第２制御系通信制御手段に設定する通信速度を記憶する第２制御系記憶手段と、
通信が確立していない旨の前記通信確立情報に基づいて前記第２制御系通信制御手段が前記第２制御系記憶手段に記憶される通信速度で送信した通信確立要求信号を第１制御系通信制御手段が受信した場合に、これを検出してその旨の検出信号を第１制御系ＣＰＵに出力する第１制御系通信確立検出手段と、
前記第２制御系通信制御手段の通信速度が前記第２制御系記憶手段に記憶されている通信速度に設定された後に第２制御系記憶手段に記憶されている通信速度を異なる通信速度に書き換える第２制御系書換手段と、
前記第１制御系ＣＰＵが前記検出信号を受信したときに前記第１制御系通信制御手段が送信する通信確立応答信号を前記第２制御系通信制御手段が受信した場合に、前記第２制御系記憶手段に通信が確立した旨の前記通信確立情報及びこのときの通信速度を記憶させる第２制御系通信速度設定手段と、
前記第１制御系ＣＰＵが前記検出信号を受信しない場合に、この第１制御系ＣＰＵの指令により前記第２制御系ＣＰＵを再起動する再起動手段と
を備えたことを特徴とする電子機器。
【請求項４】
前記第２制御系記憶手段に記憶する通信速度の初期値を前記第２制御系通信制御手段の通信可能な最高通信速度とする請求項３に記載の電子機器。
【請求項５】
前記第１制御系ＣＰＵに接続される不揮発性の第１制御系記憶手段を備え、
前記第１制御系ＣＰＵが前記検出信号を受信した場合に、このときの通信速度を前記第１制御系記憶手段が記憶するようにした請求項３又は請求項４に記載の電子機器。
【請求項６】
前記第１制御系ＣＰＵが異なる発振周波数の発振器を選択的に備えると共に、
前記第２制御系通信制御手段が前記異なる発振周波数に対応する全ての通信速度で通信可能である請求項３ないし請求項５のいずれか一に記載の電子機器。
【請求項７】
前記第１制御系ＣＰＵと前記第２制御系ＣＰＵを有し、
前記第１制御系ＣＰＵに接続される第１制御系通信制御手段と、前記第２制御系ＣＰＵに接続される第２制御系通信制御手段が互いに非同期式通信を行なう電子機器であって、
前記第１制御系ＣＰＵを起動する第１起動手段と、
前記第１制御系ＣＰＵの起動後にこの第１制御系ＣＰＵの指令により第２制御系ＣＰＵを起動する第２起動手段と、
記憶内容が変更可能であると共に不揮発性であって前記第１制御系ＣＰＵに接続され、前記第１制御系通信制御手段と前記第２制御系通信制御手段との通信が確立しているかどうかについての通信確立情報、及び第１制御系通信制御手段に設定する通信速度を記憶する第１制御系記憶手段と、
通信が確立していない旨の前記通信確立情報に基づいて前記第１制御系通信制御手段が前記第１制御系記憶手段に記憶される通信速度で送信した通信確立要求信号を第２制御系通信制御手段が受信した場合に、これを検出してその旨の検出信号を前記第１制御系ＣＰＵに出力する第２制御系通信確立検出手段と、
前記第１制御系通信制御手段の通信速度が前記第１制御系記憶手段に記憶されている通信速度に設定された後に第１制御系記憶手段に記憶されている通信速度を異なる通信速度に書き換える第１制御系書換手段と、
前記第１制御系ＣＰＵが前記検出信号を受信した場合に、前記第１制御系記憶手段に通信が確立した旨の前記通信確立情報及びこのときの通信速度を記憶させる第１制御系通信速度設定手段と
を備えたことを特徴とする電子機器。
【請求項８】
前記第１制御系記憶手段に記憶する通信速度の初期値を前記第１制御系通信制御手段の通信可能な最高通信速度とする請求項７に記載の電子機器。
【請求項９】
前記第２制御系通信確立検出手段は前記第１制御系ＣＰＵ及び前記第２制御系ＣＰＵの両方に前記検出信号を出力し、
前記第２制御系ＣＰＵに接続される不揮発性の第２制御系記憶手段を備え、
前記第２制御系ＣＰＵが前記検出信号を受信した場合に、このときの通信速度を前記第２制御系記憶手段が記憶するようにした請求項７又は請求項８に記載の電子機器。
【請求項１０】
前記第２制御系ＣＰＵが異なる発振周波数の発振器を選択的に備えると共に、
前記第１制御系通信制御手段が前記異なる発振周波数に対応した全ての通信速度で通信可能である請求項７ないし請求項９のいずれか一に記載の電子機器。
【請求項１１】
前記第１制御系ＣＰＵと前記第１制御系記憶手段との間で行なわれる通信が同期式通信である請求項７ないし請求項１０のいずれか一に記載の電子機器。
【請求項１２】
第１制御系ＣＰＵと前記第２制御系ＣＰＵを有し、
前記第１制御系ＣＰＵに接続される第１制御系通信制御手段と、前記第２制御系ＣＰＵに接続される第２制御系通信制御手段が互いに非同期式通信を行なう電子機器であって、
前記第１制御系ＣＰＵを起動する第１起動手段と、
前記第１制御系ＣＰＵの起動後にこの第１制御系ＣＰＵの指令により第２制御系ＣＰＵを起動する第２起動手段と、
記憶内容が変更可能であると共に不揮発性であって前記第１制御系ＣＰＵに接続され、前記第１制御系通信制御手段と前記第２制御系通信制御手段との通信が確立しているかどうかについての第１制御系通信確立情報、及び第１制御系通信制御手段に設定する通信速度を記憶する第１制御系記憶手段と、
通信が確立していない旨の前記第１制御系通信確立情報に基づいて前記第１制御系通信制御手段が前記第１制御系記憶手段に記憶される通信速度に設定されて前記第２制御系通信制御手段からの通信確立要求信号を受信した場合に、これを検出してその旨の第１検出信号を前記第１制御系ＣＰＵに出力する第１制御系通信確立検出手段と、
前記第１制御系通信制御手段の通信速度が前記第１制御系記憶手段に記憶されている通信速度に設定された後に第１制御系記憶手段に記憶されている通信速度を異なる通信速度に書き換える第１制御系書換手段と、
前記第１制御系ＣＰＵが前記第１検出信号を受信した場合に、前記第１制御系記憶手段に通信が確立した旨の前記通信確立情報及びこのときの通信速度を記憶させる第１制御系通信速度設定手段と、
前記第１制御系ＣＰＵが前記第１検出信号を受信しない場合に、この第１制御系ＣＰＵの指令により前記第２制御系ＣＰＵを再起動する第１再起動手段と、
記憶内容が変更可能であると共に不揮発性であって前記第２制御系ＣＰＵに接続され、前記第１制御系通信制御手段と前記第２制御系通信制御手段との通信が確立しているかどうかについての第２制御系通信確立情報、及び第２制御系通信制御手段に設定する通信速度を記憶する第２制御系記憶手段と、
通信が確立していない旨の前記第２制御系通信確立情報に基づいて前記第２制御系通信制御手段が前記第２制御系記憶手段に記憶される通信速度の設定で通信確立要求信号を前記第１制御系制御系通信制御手段に送信した後にこの第１制御系制御系通信制御手段から通信確立応答信号を受信した場合に、これを検出してその旨の第２検出信号を前記第２制御系ＣＰＵに出力する第２制御系通信確立検出手段と、
前記第２制御系通信制御手段の通信速度が前記第２制御系記憶手段に記憶されている通信速度に設定された後に第２制御系記憶手段に記憶されている通信速度を異なる通信速度に書き換える第２制御系書換手段と、
前記第２制御系ＣＰＵが前記第２検出信号を受信した場合に、前記第２制御系記憶手段に通信が確立した旨の前記第２制御系通信確立情報及びこのときの通信速度を記憶させる第２制御系通信速度設定手段と、
前記第２制御系ＣＰＵが前記第２検出信号を受信しない場合に、この第２制御系ＣＰＵの指令により前記第１制御系ＣＰＵを再起動する第２制御系再起動手段と
を備えたことを特徴とする電子機器。
【請求項１３】
前記第１記憶手段に記憶する通信速度の初期値を前記第１通信制御手段の通信可能な最高通信速度とすると共に、
前記第２記憶手段に記憶する通信速度の初期値を前記第２通信制御手段の通信可能な最高通信速度とする請求項１２に記載の電子機器。
【請求項１４】
撮像装置本体及びこの撮像装置本体に着脱自在の周辺装置を備え、
前記撮像装置本体が前記第１制御系ＣＰＵを有し、前記周辺装置が前記第２制御系ＣＰＵを有するようにした請求項２ないし請求項１３のいずれか一に記載の電子機器。
【請求項１５】
撮像装置本体及びこの撮像装置本体に着脱自在の周辺装置を備え、
前記撮像装置本体が前記第２制御系ＣＰＵを有し、前記周辺装置が前記第１制御系ＣＰＵを有するようにした請求項２ないし請求項１３のいずれか一に記載の電子機器。
【請求項１６】
第１制御系と第２制御系の間の非同期式通信方法であって、
第１制御系により起動された第２制御系が、第１制御系が通信を行なうことができる複数の通信速度のうちのいずれかにより通信確立要求信号を第１制御系に送信することにより、
第１制御系が通信確立要求信号を検出して、この通信確立要求信号に対応する通信確立応答信号を第２制御系に送信した場合には、第２制御系は通信が確立した旨の通信確立情報及びこのときの通信速度を保持し、
第１制御系が通信確立要求信号を検出しない場合には、第２制御系を再起動させてその通信速度を前記複数の通信速度のうちのいずれかに変更させると共に通信確立要求信号を再送信させることにより第１制御系が通信確立要求信号を検出するまで、第１制御系が第２制御系を再起動させるようにした非同期式通信方法。
【請求項１７】
第１制御系と第２制御系の間の非同期式通信方法であって、
第１制御系第２制御系を起動させると共に、第２制御系が通信を行なうことができる複数の通信速度のうちのいずれかにより通信確立要求信号を第２制御系に送信することにより、
第２制御系が通信確立要求信号を検出して、その旨の検出信号を第１制御系に出力した場合には、第１制御系は通信が確立した旨の通信確立情報及びこのときの通信速度を保持し、
第２制御系が通信確立要求信号を検出せず、検出信号を第１制御系に出力しない場合には、第１制御系は前記複数の通信速度のうちのいずれかに通信速度を変更して通信確立要求信号を再送信することにより第２制御系が通信確立要求信号を検出するまで、第１制御系が通信速度を変更するようにしたことを特徴とする非同期式通信方法。
【請求項１８】
第１制御系と第２制御系の間の非同期式通信方法であって、
第１制御系により起動された第２制御系が、第１制御系が通信を行なうことができる複数の通信速度のうちのいずれかにより通信確立要求信号を第１制御系に送信することにより、
第１制御系が通信確立要求信号を検出して、この通信確立要求信号に対応する通信確立応答信号を第２制御系に送信した場合には、第２制御系は通信が確立した旨の通信確立情報及びこのときの通信速度を保持し、
第１制御系が通信確立要求信号を検出しない場合には、第２制御系を再起動させてその通信速度を前記複数の通信速度のうちのいずれかに変更させると共に通信確立要求信号を再送信させることにより第１制御系が通信確立要求信号を検出するまで、第２制御系の再起動を行ない、
前記第２制御系の再起動により通信確立要求信号の送信が複数の通信速度の全てについて行なわれ場合には、第２制御系は、第１制御系を再起動してその通信速度を切り換えさせてから、前記複数の通信速度による通信確立要求信号の送信を繰り返して行なうようにしたことを特徴とする非同期式通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つ以上のＣＰＵを備えて、このＣＰＵ間で非同期式通信を行なう電子機器及びその非同期式通信方法に関するものである。
【背景技術】
【０００２】
近時における様々な電子機器は、多機能化及び処理速度の向上のために、２つ以上のＣＰＵ（中央処理装置）を組み合わせて構成することが多い。例えばこのような電子機器として、複数のＣＰＵを備えることにより、撮影や再生等の処理動作を高速化した撮像装置があった（例えば、特許文献１）。
【０００３】
このように、２つ以上のＣＰＵを組み合わせているような場合には、互いのＣＰＵ間で通信を行う必要がある。このような２つ以上のＣＰＵ間で行われる通信方法としては、シリアルクロックを用いる同期式通信方法と、シリアルクロックを用いない非同期式通信方法がある。非同期式通信方法は、制御用の配線数を減らすことができるため、電子機器を小型化し易く、コスト的にも優れている。
【０００４】
また、ＣＰＵ間の通信を非同期式通信方法で行なう場合には、それぞれのＣＰＵが異なる通信速度に設定されていると正常な通信が行なわれないため、それぞれのＣＰＵの通信速度を同一に設定する必要がある。
【特許文献１】特開２００３−２４４２７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＣＰＵ間の通信を非同期式通信方法で行なう場合に、これらのＣＰＵのうちのいずれかに接続される周辺機器の仕様が変更して、このＣＰＵと周辺機器との間の通信が当初予定していた通信速度で行なうことができなくなったようなときには、このＣＰＵの通信速度を変更しなければならない。そのため、このＣＰＵと他のＣＰＵとの間の通信速度の整合性が失われてしまうという問題があった。
【０００６】
また、当初において使用予定であった発振器を入手することができなくなったような場合には、ＣＰＵに接続する発振器を周波数の異なる他の発振器に変更しなければならないこともある。このような場合には、発振器の周波数の変更によりＣＰＵの動作速度が変わることにより通信速度も変わってしまうため、このＣＰＵと通信を行なう他のＣＰＵの通信速度との整合性についても見直す必要が生じてしまうという問題があった。
【０００７】
そこで本発明は、上記問題点に鑑みて、動作速度が異なる複数のＣＰＵを有している場合に、これらのＣＰＵ間で互いに非同期式通信による通信を行なうことができるように、その通信を自動的に確立することができる電子機器及びその非同期式通信方法を提供することを課題とするものである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明による電子機器は、
初期状態で通信可能な通信最高速度を検出する検出手段と、
検出手段で検出した通信最高速度を記憶する記憶手段と、
非初期状態で記憶手段に記憶した通信最高速度に基づいて非同期式通信を行なう通信制御手段とを備えたことを特徴とするものである。
【０００９】
また、本発明は、
第１制御系ＣＰＵと第２制御系ＣＰＵを有し、
前記第１制御系ＣＰＵに接続される第１制御系通信制御手段と、前記第２制御系ＣＰＵに接続される第２制御系通信制御手段が互いに非同期式通信を行なう電子機器であって、
不揮発性であって前記第２制御系ＣＰＵに接続され、前記第１制御系通信制御手段と前記第２制御系通信制御手段との通信が確立しているかどうかについての通信確立情報、及び第２制御系通信制御手段に設定する通信速度を記憶する第２制御系記憶手段と、
通信が確立していない旨の前記通信確立情報に基づいて前記第２制御系通信制御手段が前記第２制御系記憶手段に記憶される通信速度で送信した通信確立要求信号を第１制御系通信制御手段が受信した場合に、これを検出してその旨の検出信号を第１制御系ＣＰＵに出力する第１制御系通信確立検出手段と、
前記第１制御系ＣＰＵが前記検出信号を受信したときに前記第１制御系通信制御手段が送信する通信確立応答信号を前記第２制御系通信制御手段が受信した場合に、前記第２制御系記憶手段に通信が確立した旨の前記通信確立情報及びこのときの通信速度を記憶させる第２制御系通信速度設定手段とを備えたことを特徴とするものである。
【００１０】
また、本発明は、
第１制御系ＣＰＵと第２制御系ＣＰＵを有し、
前記第１制御系ＣＰＵに接続される第１制御系通信制御手段と、前記第２制御系ＣＰＵに接続される第２制御系通信制御手段が互いに非同期式通信を行なう電子機器であって、
前記第１制御系ＣＰＵを起動する第１起動手段と、
前記第１制御系ＣＰＵの起動後にこの第１制御系ＣＰＵの指令により第２制御系ＣＰＵを起動する第２起動手段と、
記憶内容が変更可能であると共に不揮発性であって前記第２制御系ＣＰＵに接続され、前記第１制御系通信制御手段と前記第２制御系通信制御手段との通信が確立しているかどうかについての通信確立情報、及び第２制御系通信制御手段に設定する通信速度を記憶する第２制御系記憶手段と、
通信が確立していない旨の前記通信確立情報に基づいて前記第２制御系通信制御手段が前記第２制御系記憶手段に記憶される通信速度で送信した通信確立要求信号を第１制御系通信制御手段が受信した場合に、これを検出してその旨の検出信号を第１制御系ＣＰＵに出力する第１制御系通信確立検出手段と、
前記第２制御系通信制御手段の通信速度が前記第２制御系記憶手段に記憶されている通信速度に設定された後に第２制御系記憶手段に記憶されている通信速度を異なる通信速度に書き換える第２制御系書換手段と、
前記第１制御系ＣＰＵが前記検出信号を受信したときに前記第１制御系通信制御手段が送信する通信確立応答信号を前記第２制御系通信制御手段が受信した場合に、前記第２制御系記憶手段に通信が確立した旨の前記通信確立情報及びこのときの通信速度を記憶させる第２制御系通信速度設定手段と、
前記第１制御系ＣＰＵが前記検出信号を受信しない場合に、この第１制御系ＣＰＵの指令により前記第２制御系ＣＰＵを再起動する再起動手段とを備えたことを特徴とするものである。
【００１１】
また、本発明は、
前記第１制御系ＣＰＵと前記第２制御系ＣＰＵを有し、
前記第１制御系ＣＰＵに接続される第１制御系通信制御手段と、前記第２制御系ＣＰＵに接続される第２制御系通信制御手段が互いに非同期式通信を行なう電子機器であって、
前記第１制御系ＣＰＵを起動する第１起動手段と、
前記第１制御系ＣＰＵの起動後にこの第１制御系ＣＰＵの指令により第２制御系ＣＰＵを起動する第２起動手段と、
記憶内容が変更可能であると共に不揮発性であって前記第１制御系ＣＰＵに接続され、前記第１制御系通信制御手段と前記第２制御系通信制御手段との通信が確立しているかどうかについての通信確立情報、及び第１制御系通信制御手段に設定する通信速度を記憶する第１制御系記憶手段と、
通信が確立していない旨の前記通信確立情報に基づいて前記第１制御系通信制御手段が前記第１制御系記憶手段に記憶される通信速度で送信した通信確立要求信号を第２制御系通信制御手段が受信した場合に、これを検出してその旨の検出信号を前記第１制御系ＣＰＵに出力する第２制御系通信確立検出手段と、
前記第１制御系通信制御手段の通信速度が前記第１制御系記憶手段に記憶されている通信速度に設定された後に第１制御系記憶手段に記憶されている通信速度を異なる通信速度に書き換える第１制御系書換手段と、
前記第１制御系ＣＰＵが前記検出信号を受信した場合に、前記第１制御系記憶手段に通信が確立した旨の前記通信確立情報及びこのときの通信速度を記憶させる第１制御系通信速度設定手段とを備えたことを特徴とするものである。
【００１２】
また、本発明は、
第１制御系ＣＰＵと前記第２制御系ＣＰＵを有し、
前記第１制御系ＣＰＵに接続される第１制御系通信制御手段と、前記第２制御系ＣＰＵに接続される第２制御系通信制御手段が互いに非同期式通信を行なう電子機器であって、
前記第１制御系ＣＰＵを起動する第１起動手段と、
前記第１制御系ＣＰＵの起動後にこの第１制御系ＣＰＵの指令により第２制御系ＣＰＵを起動する第２起動手段と、
記憶内容が変更可能であると共に不揮発性であって前記第１制御系ＣＰＵに接続され、前記第１制御系通信制御手段と前記第２制御系通信制御手段との通信が確立しているかどうかについての第１制御系通信確立情報、及び第１制御系通信制御手段に設定する通信速度を記憶する第１制御系記憶手段と、
通信が確立していない旨の前記第１制御系通信確立情報に基づいて前記第１制御系通信制御手段が前記第１制御系記憶手段に記憶される通信速度に設定されて前記第２制御系通信制御手段からの通信確立要求信号を受信した場合に、これを検出してその旨の第１検出信号を前記第１制御系ＣＰＵに出力する第１制御系通信確立検出手段と、
前記第１制御系通信制御手段の通信速度が前記第１制御系記憶手段に記憶されている通信速度に設定された後に第１制御系記憶手段に記憶されている通信速度を異なる通信速度に書き換える第１制御系書換手段と、
前記第１制御系ＣＰＵが前記第１検出信号を受信した場合に、前記第１制御系記憶手段に通信が確立した旨の前記通信確立情報及びこのときの通信速度を記憶させる第１制御系通信速度設定手段と、
前記第１制御系ＣＰＵが前記第１検出信号を受信しない場合に、この第１制御系ＣＰＵの指令により前記第２制御系ＣＰＵを再起動する第１再起動手段と、
記憶内容が変更可能であると共に不揮発性であって前記第２制御系ＣＰＵに接続され、前記第１制御系通信制御手段と前記第２制御系通信制御手段との通信が確立しているかどうかについての第２制御系通信確立情報、及び第２制御系通信制御手段に設定する通信速度を記憶する第２制御系記憶手段と、
通信が確立していない旨の前記第２制御系通信確立情報に基づいて前記第２制御系通信制御手段が前記第２制御系記憶手段に記憶される通信速度の設定で通信確立要求信号を前記第１制御系制御系通信制御手段に送信した後にこの第１制御系制御系通信制御手段から通信確立応答信号を受信した場合に、これを検出してその旨の第２検出信号を前記第２制御系ＣＰＵに出力する第２制御系通信確立検出手段と、
前記第２制御系通信制御手段の通信速度が前記第２制御系記憶手段に記憶されている通信速度に設定された後に第２制御系記憶手段に記憶されている通信速度を異なる通信速度に書き換える第２制御系書換手段と、
前記第２制御系ＣＰＵが前記第２検出信号を受信した場合に、前記第２制御系記憶手段に通信が確立した旨の前記第２制御系通信確立情報及びこのときの通信速度を記憶させる第２制御系通信速度設定手段と、
前記第２制御系ＣＰＵが前記第２検出信号を受信しない場合に、この第２制御系ＣＰＵの指令により前記第１制御系ＣＰＵを再起動する第２制御系再起動手段とを備えたことを特徴とするものである。
【００１３】
また、本発明は、
第１制御系と第２制御系の間の非同期式通信方法であって、
第１制御系により起動された第２制御系が、第１制御系が通信を行なうことができる複数の通信速度のうちのいずれかにより通信確立要求信号を第１制御系に送信することにより、
第１制御系が通信確立要求信号を検出して、この通信確立要求信号に対応する通信確立応答信号を第２制御系に送信した場合には、第２制御系は通信が確立した旨の通信確立情報及びこのときの通信速度を保持し、
第１制御系が通信確立要求信号を検出しない場合には、第２制御系を再起動させてその通信速度を前記複数の通信速度のうちのいずれかに変更させると共に通信確立要求信号を再送信させることにより第１制御系が通信確立要求信号を検出するまで、第１制御系が第２制御系を再起動させるようにしたことを特徴とするものである。
【００１４】
また、本発明は、
第１制御系と第２制御系の間の非同期式通信方法であって、
第１制御系第２制御系を起動させると共に、第２制御系が通信を行なうことができる複数の通信速度のうちのいずれかにより通信確立要求信号を第２制御系に送信することにより、
第２制御系が通信確立要求信号を検出して、その旨の検出信号を第１制御系に出力した場合には、第１制御系は通信が確立した旨の通信確立情報及びこのときの通信速度を保持し、
第２制御系が通信確立要求信号を検出せず、検出信号を第１制御系に出力しない場合には、第１制御系は前記複数の通信速度のうちのいずれかに通信速度を変更して通信確立要求信号を再送信することにより第２制御系が通信確立要求信号を検出するまで、第１制御系が通信速度を変更するようにしたことを特徴とするものである。
【００１５】
また、本発明は、
第１制御系と第２制御系の間の非同期式通信方法であって、
第１制御系により起動された第２制御系が、第１制御系が通信を行なうことができる複数の通信速度のうちのいずれかにより通信確立要求信号を第１制御系に送信することにより、
第１制御系が通信確立要求信号を検出して、この通信確立要求信号に対応する通信確立応答信号を第２制御系に送信した場合には、第２制御系は通信が確立した旨の通信確立情報及びこのときの通信速度を保持し、
第１制御系が通信確立要求信号を検出しない場合には、第２制御系を再起動させてその通信速度を前記複数の通信速度のうちのいずれかに変更させると共に通信確立要求信号を再送信させることにより第１制御系が通信確立要求信号を検出するまで、第２制御系の再起動を行ない、
前記第２制御系の再起動により通信確立要求信号の送信が複数の通信速度の全てについて行なわれ場合には、第２制御系は、第１制御系を再起動してその通信速度を切り換えさせてから、前記複数の通信速度による通信確立要求信号の送信を繰り返して行なうようにしたことを特徴とするものである。
【発明の効果】
【００１６】
このような本発明による電子機器及びその非同期式通信方法によれば、動作速度が異なる複数のＣＰＵを有している場合に、これらのＣＰＵ間で互いに非同期式通信による通信を行なうことができるように、その通信を自動的に確立することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明による電子機器及びその非同期式通信方法の実施の形態について、図面に基づいて具体的に説明する。
【００１８】
図１及び図２は、本発明の第１の実施の形態に係る電子機器２及びその非同期式通信方法について説明するために参照する図である。
【００１９】
図１に示すブロック図は、本実施の形態に係る電子機器２の回路構成の一部を示す図である。電子機器２は、ＣＰＵ４、通信制御手段６、検出手段８及び記憶手段１０を有する制御系１２を備えている。
【００２０】
図示しないが、ＣＰＵ４は、動作のタイミングをとるために、一定時間間隔の周期的な信号を発する発振器を有しており、通信制御手段６、検出手段８及び記憶手段１０のそれぞれは、ＣＰＵ４に同期して動作するようになっている。
【００２１】
また、電子機器２は、図示しないが、制御系１２以外にも、この制御系１２と同様に構成されている他の制御系を有していて、制御系１２と互いに通信を行なうようになっている。制御系１２と、図示しない他の制御系との間の通信は、非同期式通信により行なわれるため、互いの通信速度を一致させて通信を確立する必要がある。
【００２２】
しかし、図示しない他の制御系は、制御系１２のＣＰＵ４に用いられている発振器と同じものが用いられて同一周期で動作しているとは限らず、所定の複数の種類の発振器の中からそのいずれかが組み込まれることにより、これに対応する複数の所定の周期のいずれかで動作するようになっている。
【００２３】
そのため、制御系１２からは、図示しない他の制御系が、複数の所定の周期のうちのいずれかの周期に基づいて、いずれの所定の通信速度で通信を行なうのかについて、当初認識することができない。
【００２４】
そのため、制御系１２の通信制御手段６は、この通信制御手段６が通信する際の通信速度について、他の制御系に設定され得るような複数の所定の通信速度のうちのいずれについても設定することができるようになっている。
【００２５】
また、検出手段８は、通信制御手段６が他の制御系からの通信を受信したときに、これを検出するようになっている。記憶手段１０は、電気的にその記憶内容を変更することができるようになっていると共に、電源を切ったり初期化の処理動作が行なわれても記憶内容が消えないような不揮発性のものが用いられるようになっている。このような記憶手段１０としては、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やフラッシュメモリ等が用いられる。
【００２６】
制御系１２は、図示しない他の制御系との通信を確立させるために、図２のフローチャートに示すように動作する。
【００２７】
制御系１２が他の制御系との通信を確立していない初期状態の段階において、主電源をＯＮにするなどの起動要因により制御系１２を起動すると、ＣＰＵ４は、周辺装置である通信制御手段６、検出手段８を初期化した後（ステップＳ１０１）、記憶手段１０に通信速度が記憶されているかどうかについて確認するようになっている（ステップＳ１０２）。
【００２８】
記憶されていない場合には（ステップＳ１０２のＮＯ）、通信制御手段６は、設定し得る複数の所定の通信速度のうち、その最高速度を仮の通信速度として設定する（ステップＳ１０３）。
【００２９】
ＣＰＵ４が所定時間の計測を開始してから（ステップＳ１０４）、計測終了となる（ステップＳ１０６のＹＥＳ）までの間に、通信制御手段６が他の制御系から通信を受信しなかった場合には、通信制御手段６は、現在設定している通信速度の次に速い通信速度に切り換えて（ステップ１０７）、再びＣＰＵ４が計測する所定時間の間（ステップＳ１０４からステップＳ１０６の間）、他の制御系からの通信を待ち受ける状態になる。
【００３０】
また、ＣＰＵ４が所定時間の計測を開始してから（ステップＳ１０４）、計測終了となるまでの間に（ステップＳ１０６のＹＥＳ）、通信制御手段６が設定中の通信速度で他の制御系から通信を受信して、検出手段６がこれを検出た場合には（ステップＳ１０５のＹＥＳ）、記憶手段１０がこのときの通信速度を記憶するようになっている（ステップＳ１０８）。
【００３１】
また、制御系１２が他の制御系との通信を既に確立した非初期状態の段階において起動すると、ＣＰＵ４は、初期化の後に（ステップＳ１０１）、記憶手段１０に通信速度が記憶されていることを確認して（ステップＳ１０２のＹＥＳ）、この通信速度に固定して通信制御手段６に通信を行なわせるようになっている（ステップＳ１０９）。
【００３２】
このように、本実施の形態に係る電子機器２によれば、この電子機器２の制御系１２が、通信を確立していないような初期状態の段階で、他の制御系との間で通信可能な通信最高速度で通信を確立すると共に、このときの通信速度を記憶手段１０に記憶するようにしたため、非初期状態で起動させたときには、制御系１２の通信を通信最高速度で直ぐに開始させることができる。
【００３３】
次に、図３ないし図５に基づいて、本発明の第２の実施の形態に係る電子機器２０及びその非同期式通信方法について説明する。
【００３４】
図３に示すブロック図は、本実施の形態に係る電子機器２０の回路構成を示す図である。電子機器２０は、第１制御系２２及び第２制御系５２を備えるようになっている。第１制御系２２は、第１制御系ＣＰＵ２４、第１制御系通信制御手段２６、第１制御系通信確立検出手段２８を有しており、第２制御系５２は、第２制御系ＣＰＵ５４、第２制御系通信制御手段５６、第２制御系記憶手段６０及び第２制御系通信速度設定手段６２を有している。
【００３５】
第１制御系２２における第１制御系通信制御手段２６は、第１制御系ＣＰＵ２４に接続されて、第２制御系５２との間で非同期式通信を行なうようになっているが、その通信速度は、第１制御系ＣＰＵ２４の動作速度に対応するようになっている。
【００３６】
ここで、第１制御系ＣＰＵ２４には、不図示の発振器が接続されているが、この第１制御系ＣＰＵ２４に接続することができる所定の複数の発振器の中から、いずれの発振器が接続されているかによって、第１制御系ＣＰＵ２４の動作速度も変わる。そのため、この第１制御系ＣＰＵ２４の動作速度に基づいて設定される第１制御系通信制御手段２６の通信速度は、通信が確立していない当初の状態で、第２制御系５２から認識することができない。
【００３７】
そのため、第２制御系通信制御手段５６は、第１制御系通信制御手段２６に設定され得るような複数の所定の通信速度のうちのいずれについても設定することができるようになっている。
【００３８】
第１制御系通信確立検出手段２８は、第１制御系通信制御手段２６が、後述する通信確立要求信号を第２制御系５２から受信した場合に、これを検出してその旨の検出信号を第１制御系ＣＰＵ２４に出力するようになっている。
【００３９】
また、第２制御系５２における第２制御系通信制御手段５６は、第１制御系通信制御手段２６に設定され得る複数の所定の通信速度のうちの、いずれについても設定することができるようになっている。
【００４０】
第２制御系記憶手段６０は、第１の実施の形態における記憶手段１０と同様に、電気的にその記憶内容を変更することができるようになっていると共に、電源を切ったり初期化の処理動作が行なわれても記憶内容が消えないような不揮発性のものが用いられている。
【００４１】
第２制御系記憶手段６０には、第１制御系２２と第２制御系５２との間で通信が確立しているかどうかについての情報である通信確立フラグ（通信確立情報）、及び確立した通信の通信速度が記憶されるようになっている。通信確立フラグは、セットされているときは通信が確立されている状態であって、クリアされているときは通信が確立されていない状態を表すようにいなっている。
【００４２】
また、第２制御系通信速度設定手段６２は、第２制御系通信制御手段５６が、後述する通信確立応答信号を第１制御系２２から受信した場合に、第２制御系記憶手段６０の通信確立フラグをセットするようになっていると共に、このときの通信速度を第２制御系記憶手段６０に記憶させるようになっている。
【００４３】
また、第１制御系２２は第１起動手段３６により起動されるようになっており、第２制御系５２は第２起動手段６６により起動されるようになっている。
【００４４】
第１制御系２２と第２制御系５２のそれぞれは、互いの通信が確立していない初期状態において、この第２制御系５２が第１制御系通信制御手段２６の通信速度を認識していないような場合であっても、図４及び図５のフローチャートに示すような動作を行なって、互いの通信を確立させるようになっている。
【００４５】
第１制御系２２は、図４に示すように、起動してからステップＳ２０１において自己の初期化を行なった後に、直ちに第２制御系５２からの通信確立要求信号を待ちうける状態に入る（ステップＳ２０２）。
【００４６】
一方、第２制御系５２は、図５に示すように、起動してからステップＳ３０１において自己の初期化を行なった後に、第２制御系ＣＰＵ５４が第２制御系記憶手段６０から通信確立フラグを読み込むと共に、通信確立フラグがセットされている場合には通信速度も読み込む（ステップＳ３０２）。第１制御系２２との通信が確立されていない初期状態では、通信確立フラグはクリアされており、第２制御系記憶手段６０に通信速度は記憶されていない。
【００４７】
第２制御系ＣＰＵ５４が、第２制御系記憶手段６０から読み込んだ通信確立フラグを確認して（ステップＳ３０３）、この通信確立フラグがクリアされている場合には（ステップＳ３０３のＮＯ）、第２制御系通信制御手段５６は、その通信速度を通信相手の第１制御系通信制御手段２６に設定され得る最高速度に設定するようになっている（ステップＳ３０４）。
【００４８】
そして、第２制御系通信制御手段５６は、設定された通信速度で通信確立要求信号を第１制御系２２に送信すると共に（ステップＳ３０５）、エラータイマーによる所定時間の計測を開始する（ステップＳ３０６）。
【００４９】
ここで、このような通信確立要求信号は、少ないバイト数のデータであると、通信を確立できなかった場合でも、第１制御系通信確立検出手段２８が、第１制御系通信制御手段２６により通信確立要求信号を受信することができたものと誤って検出するおそれがあるため、バイト数の多いデータが好ましい。
【００５０】
図４のステップＳ２０２において、第１制御系２２が通信確立要求信号の受信待ちの状態であるときに、第２制御系５２からの通信確立要求信号が、第１制御系通信制御手段２６に設定されている通信速度で送信されてきた場合には、第１制御系通信確立検出手段２８がこれを検出するようになっている（ステップＳ２０２のＹＥＳ）。
【００５１】
そして、第１制御系２２は、通信が確立することができたものとして、受信した通信確立要求信号に対応する通信確立応答信号を第２制御系５２に送信して（ステップＳ２０３）、その動作を終了する。
【００５２】
第２制御系５２は、ステップＳ３０６において所定時間の計測を開始した後、ステップＳ３０８の計測終了までの間に、第１制御系２２から通信確立応答信号を受信した場合には（ステップＳ３０７のＹＥＳ）、通信が確立したものと判断して、第２制御系通信速度設定手段６２が、第２制御系記憶手段６０に通信確立フラグをセットすると共に、このときの通信速度を記憶させるようになっている（ステップＳ３１０）。
【００５３】
また、ステップＳ３０８の計測終了までの間に、第１制御系２２から通信確立応答信号を受信しなかった場合には（ステップＳ３０７のＮＯ、ステップＳ３０８のＹＥＳ）、第２制御系通信制御手段５６は、複数の所定の通信速度のうちから、現在の通信速度の次に速い通信速度に切換えて（ステップＳ３０９）、この切換え後の通信速度で通信確立要求信号を送信するようになっている（ステップＳ３０５）。このように、通信速度を変更して通信確立要求信号を送信する動作は、通信が確立するまで行なわれる。
【００５４】
第２制御系５２は、以上のような動作により、初期状態において第１制御系２２との通信を確立すると、２回目以降の起動を行なったときには、第２制御系記憶手段６０の通信確立フラグを確認した後（ステップＳ３０３のＹＥＳ）、通信を確立したときの通信速度で通信確立要求信号と通信確立応答信号の送受信を行なって（ステップＳ３１２、ステップＳ３１４のＹＥＳ）、直ちに第１制御系２２との通信を開始することができる。
【００５５】
また、第２制御系５２は、所定時間内に第１制御系２２から通信確立応答信号を受信しなかったときには（ステップＳ３１５のＹＥＳ）、何等かの異常があったものとしてエラー処理を行なうようになっている（ステップＳ３１６）。
【００５６】
このように、本実施の形態に係る電子機器２０及びその非同期式通信方法によれば、第１制御系ＣＰＵ２４と第２制御系ＣＰＵ５４の動作速度が異なって、第１制御系ＣＰＵ２４の動作速度を認識することができないような場合でも、第１制御系２２と第２制御系５２の通信を確立することができる。
【００５７】
次に、図６ないし図８に基づいて、本発明の第３の実施の形態に係る電子機器７０及びその非同期式通信方法について説明する。
【００５８】
図６に示すブロック図は、本実施の形態に係る電子機器２０の回路構成を示す図である。電子機器７０は、第１の実施の形態に係る電子機器２０と同様に、第１制御系２２及び第２制御系５２を備えるようになっている。
【００５９】
ここで、本実施の形態に係る第２制御系５２は、第１の実施の形態と異なり、、第２制御系記憶手段６０が第２制御系通信制御手段５６に設定される通信速度を記憶するようになっている。
【００６０】
また、第２制御系５２は書換手段６４を有していて、この書換手段６４は、第２制御系通信制御手段５６の通信速度の設定が変更された場合に、この通信速度に変更した後に、第２制御系記憶手段６０に記憶されている通信速度を次回の通信速度の変更のときに設定する通信速度に書き換えるようになっている。
【００６１】
また、第２起動手段６６は、第１制御系ＣＰＵ２４の指令により動作するようになっており、また、第２制御系５２を再起動する再起動手段としても機能するようになっている。
【００６２】
第１制御系２２と第２制御系５２のそれぞれは、互いの通信が確立していない初期状態において、この第２制御系５２が第１制御系通信制御手段２６の通信速度を認識していないような場合であっても、図７及び図８のフローチャートに示すような動作を行なって、互いの通信を確立させるようになっている。
【００６３】
第１制御系２２は、図７に示すように、起動してからステップＳ４０１において自己の初期化を行なった後に、第２起動手段６６に指令して第２制御系５２を起動させる（ステップＳ４０２）。そして、所定時間の計測を行なっている間（ステップＳ４０３、ステップＳ４０５）、第２制御系５２からの通信確立要求信号を待ち受ける状態になる（ステップＳ４０４）。
【００６４】
また、第１制御系２２は、所定時間内に、第２制御系５２からの通信確立要求信号を受信しなかった場合や（ステップＳ４０５のＹＥＳ）、通信フレーミングエラーを生じた場合には（ステップＳ４０６のＹＥＳ）、第２制御系５２を再起動させるようになっている（ステップＳ４０８のＹＥＳ、ステップＳ４０２）。
【００６５】
規定回数以上、第２制御系５２を起動させても、通信確立要求信号を受信することができずに連続エラーを生じる場合には（ステップＳ４０８）、エラー処理を行なうようになっている（ステップＳ４０９）。
【００６６】
一方、第２制御系５２は、図８に示すように、第１制御系ＣＰＵ２４の指令により起動した後に、通信確立フラグがセットされていないことを確認すると（ステップＳ５０３のＮＯ）、第２制御系記憶手段６０に記憶されている通信速度を確認するようになっている（ステップＳ５０４、Ｓ５０５）。
【００６７】
第１制御系２２と第２制御系５２の間の通信が確立していない初期状態において、第２制御系記憶手段６０には通信速度が２５０ｋｂｐｓとして記憶されているので、第２制御系通信制御手段５６に２５０ｋｂｐｓの通信速度が設定される（ステップＳ５０７）。また、第２制御系通信制御手段５６に通信速度が設定された後に、第２制御系書き換え手段６４により、第２制御系記憶手段６０の通信速度は１６０ｋｂｐｓに書き換えられる（ステップＳ５０７）
【００６８】
第２制御系通信制御手段５６は通信確立要求信号を送信すると（ステップＳ５０９）、通信確立応答信号の待ち受ける状態になる（ステップＳ５１０）。通信確立応答信号を受信した場合には、第１の実施の形態と同様に、通信が確立したものと判断して、第２制御系記憶手段６０に通信確立フラグをセットすると共に、このときの通信速度を記憶するようになっている（ステップＳ５１４）。
【００６９】
また、ステップＳ５１０の通信確立応答信号の待ち受けの状態のときに、第１制御系２２において所定時間の計測が終了した場合には（図７のステップＳ４０５のＹＥＳ）、第２制御系５２は再起動するようになっている（ステップＳ４０８のＹＥＳ、ステップＳ４０２）。そして、第２制御系５２は再起動すると、その通信速度を１６０ｋｂｐｓに変更して通信確率要求信号を送信するように動作する（ステップＳ５０４のＮＯ、ステップＳ５０５０のＹＥＳ、ステップＳ５０８ないしステップＳ５１０）。
【００７０】
このように、本実施の形態に係る電子機器７０及びその非同期式通信方法によれば、第１制御系ＣＰＵ２４と第２制御系ＣＰＵ５４の動作速度が異なって、第１制御系ＣＰＵ２４の動作速度を認識することができないような場合でも、第１制御系２２と第２制御系５２の通信を確立することができる。
【００７１】
次に、図９ないし図１１に基づいて、本発明の第４の実施の形態に係る電子機器８０及びその非同期式通信方法について説明する。
【００７２】
図９に示すブロック図は、本実施の形態に係る電子機器８０の回路構成を示す図である。電子機器８０は、上記第２及び第３の実施の形態と同様に、第１制御系２２及び第２制御系５２を備えるようになっている。
【００７３】
本実施の形態に係る電子機器８０は上記第２及び第３の実施の形態と異なり、第１制御系２２と第２制御系５２の互いの通信が確立していない初期状態において、この第１制御系２２が第２制御系通信制御手段５６の通信速度を認識していない場合である。
【００７４】
電子機器８０の第１制御系２２は、第１制御系ＣＰＵ２４、第１制御系通信制御手段２６、第１制御系記憶手段３０、第１制御系通信速度設定手段３２、及び第１制御系書換手段３４を有しており、第２制御系５２は、第２制御系ＣＰＵ５４、第２制御系通信制御手段５６、及び第２制御系通信確立検出手段５８を有している。
【００７５】
ここで、第２制御系通信確立検出手段５８は、第２制御系通信制御手段５６が第１制御系２２からの通信確立要求信号を受信した場合に、これを検出してその旨の検出信号を第１制御系ＣＰＵ２４に出力するようになっている。
【００７６】
この検出信号は、第１制御系２２と第２制御系５２の間で通信が確立していなくて、第１制御系ＣＰＵ２４が認識することができるように、第２制御系通信確立検出手段５８が通信確立要求信号の受信を検出していない場合には、出力電圧が「Ｌｏｗ」の状態になっており、通信確立要求信号の受信を検出した場合に「Ｈｉｇｈ」に切換わるようになっている。
【００７７】
第１制御系２２と第２制御系５２のそれぞれは、互いの通信が確立していない初期状態において、この第１制御系２２が第２制御系通信制御手段５６の通信速度を認識していないような場合であっても、図１０及び図１１のフローチャートに示すような動作を行なって、互いの通信を確立させるようになっている。
【００７８】
図１０に示すように、第１制御系２２は、起動してからステップＳ６０１において自己の初期化を行なった後に、第２起動手段６６に指令して第２制御系５２を起動させるようになっている（ステップＳ６０２）。
【００７９】
図１１に示すように、第２制御系５２は起動すると、ステップＳ７０１において自己の初期化を行ない、直ちに第１制御系２２からの通信確立要求信号を待ち受ける状態になる（ステップＳ７０２）。第２制御系通信制御手段５６が、第１制御系２２からの通信確立要求信号を受信した場合には（ステップＳ７０２のＹＥＳ）、通信が確立したものと判断して、第２制御系通信確立検出手段５８は検出信号を第１制御系ＣＰＵ２４に出力するようになっている（ステップＳ７０３）。
【００８０】
図１０に示すように、第１制御系２２は、上記第３の実施の形態における第２制御系と同様に、第１制御系記憶手段３０に記憶されている通信確立フラグ及び通信速度に基づいて、第１制御系通信制御手段２６の通信速度を最初に２５０ｋｂｐｓに設定して通信確立要求信号を送信する（ステップＳ６０２ないしステップＳ６１０）。
【００８１】
そして、ステップＳ６１１からステップＳ６１３の所定時間内に第２制御系通信確立検出手段５８から検出信号を受信した場合には（ステップＳ６１２のＹＥＳ）、第１制御系記憶手段３０に通信確立フラグ及び通信速度を記憶するようになっている（ステップＳ６１５）。
【００８２】
また、ステップＳ６１１からステップＳ６１３の所定時間内に第２制御系通信確立検出手段５８から検出信号を受信しなかった場合には（ステップＳ６１２のＮＯ）、通信速度の設定を１６０ｋｂｐｓに変更して通信確立要求信号を送信するようになっている（ステップＳ６０５のＮＯ、ステップＳ６０６のＹＥＳ、ステップＳ６０９、ステップＳ６１０）。
【００８３】
このように、本実施の形態に係る電子機器８０及びその非同期式通信方法によれば、第１制御系ＣＰＵ２４と第２制御系ＣＰＵ５４の動作速度が異なって、第２制御系ＣＰＵ５４の動作速度を認識することができないような場合でも、第１制御系２２と第２制御系５２の通信を確立することができる。
【００８４】
次に、図１２ないし図１６に基づいて、本発明の第５の実施の形態に係る電子機器９０及びその非同期式通信方法について説明する。
【００８５】
図１２に示すブロック図は、本実施の形態に係る電子機器９０の回路構成を示す図である。電子機器９０は、上記第２ないし第４の実施の形態と同様に、第１制御系２２及び第２制御系５２を備えるようになっている。
【００８６】
本実施の形態に係る電子機器９０は、上記第２ないし第４の実施の形態のいずれとも異なり、第１制御系ＣＰＵ２４が、所定の通信速度として２５０ｋｂｐｓ、１６０ｋｂｐｓ又は８０ｋｂｐｓのいずれかで動作するようになっており、第２制御系ＣＰＵ５４は、所定の通信速度として８０ｋｂｐｓまたは４０ｋｂｐｓのいずれかで動作するようになっている。
【００８７】
そして、第１制御系２２と第２制御系５２の互いの通信が確立していない初期状態において、この第１制御系２２と第２制御系５２は、互いの通信速度を認識していない。
【００８８】
電子機器９０の第１制御系２２は、第１制御系ＣＰＵ２４、第１制御系通信制御手段２６、第１制御系通信確立検出手段２８、第１制御系記憶手段３０、第１制御系通信速度設定手段３２、及び第１制御系書換手段３４を有している。
【００８９】
第１制御系記憶手段３０は、通信確立フラグ及び通信速度を記憶すると共に、状態フラグも記憶するようになっている。この第１制御系記憶手段３０に記憶される状態フラグは、第１制御系２２が第２制御系５２との間で通信を確立するための動作を行なっているかどうかを表していて、通信を確立するための動作を行なっている場合にはセットされた状態になり、通信を確立するための動作を行なっていない場合は、クリアされた状態になる。
【００９０】
そして、第２制御系５２は、第２制御系ＣＰＵ５４、第２制御系通信制御手段５６、第２制御系通信確立検出手段５８、第２制御系記憶手段６０、第２制御系通信速度設定手段６２、及び第２制御系書換手段６４を有している。
【００９１】
第２制御系記憶手段６０は、第１制御系記憶手段３０と同様に、通信確立フラグ、通信速度、及び状態フラグを記憶するようになっている。この第２制御系記憶手段６０に記憶される状態フラグは、第１制御系記憶手段３０の状態フラグと異なり、第２制御系通信制御手段５６に対して複数の所定の通信速度の中における最低通信速度が設定されたかどうかを表していて、最低速度に設定された場合に、この状態フラグはセットされた状態になる。
【００９２】
また、電子機器９０は、第２制御系５２を起動する第２起動手段６６を備えており、この第２起動手段６６は、第１制御系ＣＰＵ２４の指令により動作するようになっていて、第２制御系５２を再起動する再起動手段としても機能するようになっている。
【００９３】
また、電子機器９０は、第１制御系５２を起動する第２起動手段６６を備えており、この第１起動手段６６は、外部からの起動要因により動作するようになっていて、第２制御系ＣＰＵ５４の指令により第１制御系５２を再起動する再起動手段としても機能するようになっている。
【００９４】
第１制御系２２と第２制御系５２のそれぞれは、互いの通信が確立していない初期状態において、互いの通信速度を認識していないような場合であっても、以下に説明する動作を行なって、互いの通信を確立させるようになっている。第１制御系２２は、図１３および図１４のフローチャートに基づいて動作し、第２制御系５２は、図１５及び図１６に基づいて動作するようになっている。
【００９５】
図１３に示すように、第１制御系２２は、起動してからステップＳ８０１において自己の初期化を行なった後に、第１制御系記憶手段３０から通信確立フラグ、通信速度、及び状態フラグを読み出すようになっている（ステップＳ８０２）。
【００９６】
通信が確立していない初期状態においては、状態フラグはクリアされており
（ステップＳ８０３のＹＥＳ）、第２起動手段６６に指令して第２制御系５２を起動させる（ステップＳ８０４）。
【００９７】
また、通信確立フラグはセットされておらず（ステップＳ８０５のＮＯ）、第１制御系通信制御手段２６には、設定することができる通信速度の中で最速の２５０ｋｂｐｓが最初に設定されると共に（ステップＳ８０６のＹＥＳ、ステップＳ８０９）、第１制御系記憶手段３０の通信速度は１６０ｋｂｐｓに書き換えられる（ステップＳ８１０）。
【００９８】
そして、図１４のステップＳ８１５において、第１制御系記憶手段３０の状態フラグがセットされる。このように第１制御系記憶手段３０の状態フラグがセットされている状態のときに、後述するような第２制御系５２による第１制御系２２の再起動が行われた場合には、図１３のステップＳ８０３及びステップＳ８０４において、第２制御系５２が再起動されないようになっている。
【００９９】
第１制御系２２は、図１４におけるステップＳ８１５の動作の後に、所定の時間の計測を開始して、フレームエラーの検出を行ないながら、第２制御系５２からの通信確立要求信号を待ち受ける状態になる（ステップＳ８１６ないしステップＳ８１９）。
【０１００】
一方、第２制御系５２は、図１５に示すように、第１制御系ＣＰＵ２４の指令により起動して、ステップＳ９０１において自己を初期化した後に、第２制御系記憶手段６０から通信確立フラグ、通信速度、及び状態フラグを読み出すようになっている（ステップＳ９０２）。
【０１０１】
初期状態において通信確立フラグはセットされておらず（ステップＳ９０３のＮＯ）、第２制御系通信制御手段５６には、設定することができる通信速度の中で最速の８０ｋｂｐｓが最初に設定されると共に（ステップＳ９０６）、第２制御系記憶手段６０の通信速度は４０ｋｂｐｓに書き換えられる（ステップＳ９０７）。
【０１０２】
第２制御系５２は、ステップＳ９１０において通信確立信号を送信すると、所定の時間の計測を開始して、第１制御系２２からの通信確立応答信号を待ち受ける状態になる（図１６のステップＳ９１１ないしステップＳ９１３）。
【０１０３】
ここで、ステップＳ９１１ないしステップＳ９１３において計測する所定の時間は、図１４のステップＳ８１６ないしステップＳ８１９において、第１制御系２２が通信確立要求信号を待ち受ける時間よりも十分に短くなっている。
【０１０４】
第１制御系２２と第２制御系５２の間で通信が確立されなければ、図１６における第２制御系の時間の計測の方が早く終了するが（ステップＳ９１３のＹＥＳ）、通信確立フラグ及び状態フラグがセットされていないため（ステップＳ９１４のＮＯ、ステップＳ９１５のＮＯ）、通信確立応答信号を待ち受ける動作を終了しないようになっている。
【０１０５】
一方、第１制御系２２は、所定時間の計測を終了すると（図１４のステップＳ８１８のＹＥＳ）、第２制御系５２を再起動させるようになっている（ステップＳ８２０のＹＥＳ、ステップＳ８２２のＮＯ、ステップＳ８２３）。
【０１０６】
第２制御系５２は再起動すると、第２制御系記憶手段６０に記憶されている通信速度に基づいて、今度は、第２制御系通信制御手段の通信速度を４０ｋｂｐｓに設定すると共に、状態フラグをセットの状態にするようになっている（ステップＳ９０８）。
【０１０７】
このように、第２制御系５２は、その通信速度を４０ｋｂｐｓに設定しているときに、第１制御系２２との間で通信が確立することができなければ、通信確立応答信号を待ち受ける所定時間の計測を終了するが（図１６のステップＳ９１３）、通信速度が８０ｋｂｐｓに設定されていたときと異なり、状態フラグがセットされている状態であるため、状態フラグをクリアすると共に、第１制御系を再起動させるようになっている（ステップＳ９１４のＮＯ、ステップＳ９１５のＹＥＳ、ステップＳ９１７、ステップＳ９１８）。
【０１０８】
このように、第１制御系２２による第２制御系５２の再起動、及び第２制御系５２による第１制御系２２の再起動が繰り返して行なわれることにより、第１制御系２２と第２制御系５２は、互いに通信速度を８０ｋｂｐｓに設定して通信を確立することができるようになっている。
【０１０９】
このように、本実施の形態に係る電子機器９０及びその非同期式通信方法によれば、第１制御系ＣＰＵ２４と第２制御系ＣＰＵ５４の動作速度が異なって、互いの動作速度を認識することができないような場合でも、第１制御系２２と第２制御系５２の通信を確立することができる。
【０１１０】
なお、上記第３の実施の形態において、第１制御系２２と第２制御系５２の間の通信を確立した場合に、第２制御系記憶手段６０にのみ通信確立フラグ及び通信速度を記憶させるようにしたが、第１制御系２２に第１制御系記憶手段を設けて、通信確立フラグ及び通信速度を記憶させるようにしてもよい。
【０１１１】
また、上記第４の実施の形態において、第１制御系２２と第２制御系５２の間の通信を確立した場合に、第１制御系記憶手段６０にのみ通信確立フラグ及び通信速度を記憶させるようにしたが、第２制御系通信確立手段５８が第１制御系ＣＰＵ２４だけでなく第２制御系ＣＰＵ５４にも検出信号を出力するようにすると共に、第２制御系５２に第２制御系記憶手段を設けて、第２制御系ＣＰＵ５４が検出信号を受信したときに通信確立フラグ及び通信速度を記憶させるようにしてもよい。
【０１１２】
また、上記第１の実施の形態におけるＣＰＵ４と記憶手段１０との間の通信、並びに、上記第２ないし第５の実施の形態における第１制御系ＣＰＵ２４と第１制御系記憶手段３０との間の通信、及び第２制御系ＣＰＵ５４と記憶手段６０との間の通信は、同期式通信又は非同期式通信のいずれであってもよい。
【０１１３】
同期式通信により行なうようにした場合には、このようなＣＰＵ４と記憶手段１０との間の通信、第１制御系ＣＰＵ２４と第１制御系記憶手段３０との間の通信、及び第２制御系ＣＰＵ５４と記憶手段６０との間の通信は、組み込まれる発振器の種類やクロック数が変更されたような場合でも、影響を受けずに通信を確立させておくことができる。
【０１１４】
また、上記第１ないし第５の実施の形態に係る電子機器２，２０，７０，８０，９０は、撮像装置本体及びこの撮像装置本体に着脱自在の周辺装置であってもよい。この場合において、第１制御系２２又は第２制御系５２は、撮像装置本体又は周辺装置のいずれに備えられるようになっていてもよいことはいうまでもない。
【図面の簡単な説明】
【０１１５】
【図１】本発明の第１の実施の形態に係る電子機器２のブロック図である。
【図２】図１に示す制御系１２の動作手順を示すフローチャートである。
【図３】本発明の第２の実施の形態に係る電子機器２０のブロック図である。
【図４】図３に示す電子機器２０の第１制御系２２の動作手順を示すフローチャートである。
【図５】図３に示す電子機器２０の第２制御系５２の動作手順を示すフローチャートである。
【図６】本発明の第３の実施の形態に係る電子機器７０のブロック図である。
【図７】図６に示す電子機器７０の第１制御系２２の動作手順を示すフローチャートである。
【図８】図６に示す電子機器７０の第２制御系５２の動作手順を示すフローチャートである。
【図９】本発明の第４の実施の形態に係る電子機器８０のブロック図である。
【図１０】図９に示す電子機器８０の第１制御系２２の動作手順を示すフローチャートである。
【図１１】図９に示す電子機器８０の第２制御系５２の動作手順を示すフローチャートである。
【図１２】本発明の第５の実施の形態に係る電子機器９０のブロック図である。
【図１３】図１２に示す電子機器９０の第１制御系２２の動作手順を示すフローチャートである。
【図１４】図１２に示す電子機器９０の第１制御系２２の動作手順を示すフローチャートである。
【図１５】図１２に示す電子機器９０の第２制御系５２の動作手順を示すフローチャートである。
【図１６】図１２に示す電子機器９０の第２制御系５２の動作手順を示すフローチャートである。
【符号の説明】
【０１１６】
２  電子機器
４  ＣＰＵ
６  通信制御手段
８  検出手段
１０  記憶手段
１２  制御系
２０  電子機器
２２  第１制御系
２４  第１制御系ＣＰＵ
２６  第１制御系通信制御手段
２８  第１制御系通信確立検出手段
３０  第１制御系記憶手段
３２  第１制御系通信速度設定手段
３４  第１制御系書換手段
３６  第１起動手段
５２  第２制御系
５４  第２制御系ＣＰＵ
５６  第２制御系通信制御手段
５８  第２制御系通信確立検出手段
６０  第２制御系記憶手段
６２  第２制御系通信速度設定手段
６４  第２制御系書換手段
６６  第２起動手段
７０，８０，９０  電子機器
【図１】
2005135195.tif 000003
【図２】
2005135195.tif 000004
【図３】
2005135195.tif 000005
【図４】
2005135195.tif 000006
【図５】
2005135195.tif 000007
【図６】
2005135195.tif 000008
【図７】
2005135195.tif 000009
【図８】
2005135195.tif 000010
【図９】
2005135195.tif 000011
【図１０】
2005135195.tif 000012
【図１１】
2005135195.tif 000013
【図１２】
2005135195.tif 000014
【図１３】
2005135195.tif 000015
【図１４】
2005135195.tif 000016
【図１５】
2005135195.tif 000017
【図１６】
2005135195.tif 000018