(57)【要約】【課題】  従来のプラズマディスプレイ装置は、表示画像に応じてＰＤＰの負荷が高くなることがあるが、そのような高負荷時のＰＤＰを有効に駆動するものとはいえなかった。【解決手段】  ２電極間で繰り返し放電を行う交流駆動型のプラズマディスプレイ装置の駆動方法であって、繰り返し放電パルスの印加回数を制御する機能を有し、該繰り返し放電パルスの印加回数を最大パルス数より減らして、繰り返し放電期間ＴＳ中に、前記２電極間の電界を放電時より弱く保つブランク期間ＴＢ１，ＴＢ２を設けるように構成する。【選択図】      図８
2005300762.tif 000002
【特許請求の範囲】
【請求項１】
２電極間で繰り返し放電を行う交流駆動型のプラズマディスプレイ装置の駆動方法であって、
繰り返し放電パルスの印加回数を制御する機能を有し、該繰り返し放電パルスの印加回数を最大パルス数より減らして、繰り返し放電期間中に、前記２電極間の電界を放電時より弱く保つブランク期間を設けたことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項２】
請求項１に記載のプラズマディスプレイ装置の駆動方法において、
表示負荷を検出して電力が所定値以下になるように繰り返し放電パルスの印加回数を制御する機能を有し、該繰り返し放電パルスの印加回数が減った際、繰り返し放電期間中に、前記２電極間の電界を放電時より弱く保つ前記ブランク期間を設けたことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項３】
請求項１に記載のプラズマディスプレイ装置の駆動方法において、
表示負荷を検出して電力が所定値以下になるように繰り返し放電パルスの印加回数を制御する機能を有し、該繰り返し放電パルスの印加回数が減った際、繰り返し放電期間中に、前記２電極の電位を略等しくする前記ブランク期間を設けたことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項４】
請求項１に記載のプラズマディスプレイ装置の駆動方法において、
表示負荷を検出して電力が所定値以下になるように繰り返し放電パルスの印加回数を制御する機能を有し、該繰り返し放電パルスの印加回数が減った際、繰り返し放電期間中に、前記２電極に電圧を印加しない前記ブランク期間を設けたことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項５】
請求項２〜４のいずれか１項に記載のプラズマディスプレイ装置の駆動方法において、
前記ブランク期間に前記２電極をグランド電位としたことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項６】
請求項２または３に記載のプラズマディスプレイ装置の駆動方法において、
前記ブランク期間における前記２電極を、グランド電位から前記繰り返し放電時の陰極電位までの間の電位としたことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項７】
請求項２または３に記載のプラズマディスプレイ装置の駆動方法において、
前記ブランク期間における前記２電極を、グランド電位から前記繰り返し放電時の陽極電位までの間の電位としたことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項８】
平行に配置された第１および第２の電極間で繰り返し放電を行い、該第１および第２の電極に略垂直に配置された第３の電極を有する交流駆動型のプラズマディスプレイ装置の駆動方法であって、
表示負荷を検出して電力が所定値以下になるように繰り返し放電パルスの印加回数を制御する機能を有し、該繰り返し放電パルスの印加回数が減った際、繰り返し放電期間中に、セル内の電界を弱く保つブランク期間を設けたことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項９】
平行に配置された第１および第２の電極間で繰り返し放電を行い、該第１および第２の電極に略垂直に配置された第３の電極を有する交流駆動型のプラズマディスプレイ装置の駆動方法であって、
表示負荷を検出して電力が所定値以下になるように繰り返し放電パルスの印加回数を制御する機能を有し、該繰り返し放電パルスの印加回数が減った際に繰り返し放電期間中に、セル内の全ての電極に電圧を印加しないブランク期間を設けたことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項１０】
平行に配置された第１および第２の電極間で繰り返し放電を行い、該第１および第２の電極に略垂直に配置された第３の電極を有する交流駆動型のプラズマディスプレイ装置の駆動方法であって、
表示負荷を検出して電力が所定値以下になるように繰り返し放電パルスの印加回数を制御する機能を有し、該繰り返し放電パルスの印加回数が減った際、繰り返し放電期間中に、セル内の全ての電極の電位を略等しくするブランク期間を設けたことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項１１】
請求項８〜１０のいずれか１項に記載のプラズマディスプレイ装置の駆動方法において、
前記ブランク期間に前記セル内の全ての電極をグランド電位としたことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項１２】
請求項１〜１１のいずれか１項に記載のプラズマディスプレイ装置の駆動方法を適用したことを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置およびその駆動方法に関し、特に、高負荷時のプラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）を駆動するのに適したプラズマディスプレイ装置およびその駆動方法に関する。
【０００２】
近年、平面型の画像表示装置として面放電を行う交流型プラズマディスプレイ装置が実用化され、パーソナルコンピュータやワークステーション等の画像表示装置、平面型の壁掛けテレビジョン、或いは、広告や情報等を表示するための装置として広く使用されて来ている。ところで、例えば、プラズマディスプレイ装置において、表示画像（映像信号）に応じてＰＤＰの負荷が高くなることがあるが、そのような高負荷時のＰＤＰを有効に駆動することのできるプラズマディスプレイ装置およびその駆動方法の提供が要望されている。
【背景技術】
【０００３】
従来、平面型の画像表示装置として面放電を行うプラズマディスプレイ装置が実用化され、画面上の全画素を表示データに応じて同時に発光させるようになっている。面放電を行うプラズマディスプレイ装置は、前面ガラス基板の内面に１対の電極が形成され、内部に希ガスが封入された構造となっている。電極間に電圧を印加すると、電極面上に形成された誘電体層および保護層の表面で面放電が起こり、紫外線が発生する。背面ガラス基板の内面には、３原色である赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の蛍光体が塗布されており、紫外線によりこれらの蛍光体を励起発光させることによってカラー表示を行うようになっている。
【０００４】
図１はプラズマディスプレイパネルの一例を模式的に示す図であり、三電極面放電ＡＣ型プラズマディスプレイパネルを示すものである。
【０００５】
図１において、参照符号１０はプラズマディスプレイパネル（ＰＤＰ）、１１は前面側の基板、１２はＸ電極用の透明電極、１３はＸ電極用のバス電極、１４はＹ電極用の透明電極、１５はＹ電極用のバス電極、１６は背面側の基板、１７はアドレス電極、１８は隔壁（リブ）、そして、１９Ｒ，１９Ｇ，１９Ｂは蛍光体層を示している。なお、実際のＰＤＰ１０は、Ｘ電極およびＹ電極上に誘電体層並びにＭｇＯ等の保護膜が設けられ、また、アドレス電極上に誘電体層が設けられている。さらに、Ｘ電極（１２，１３）およびＹ電極（１４，１５）が設けられた前面側の基板１１とアドレス電極１７が設けられた背面側の基板１６との間には、ネオンとキセノンの混合ガスなどの放電ガスが充填され、Ｘ電極およびＹ電極とアドレス電極との交差部の放電空間が１つの放電セルを構成することになる。
【０００６】
ここで、ＰＤＰ１０の構造は、従来例でも本発明に係るプラズマディスプレイ装置の表示パネルでも同様である。なお、サステイン放電（繰り返し放電）は、通常、一方側の基板（前面側の基板１１）に設けられた隣接する電極間（Ｘ電極とＹ電極との間）で行うものであるが、例えば、前面側および背面側の両方の基板に設けられた電極間でサステイン放電を行うようなＰＤＰに対しても本発明は適用することができるが、本明細書では、一例として図１に示す電極構造に従って説明する。
【０００７】
図２はプラズマディスプレイ装置における階調駆動シーケンスの一例を示す図である。
【０００８】
図２に示されるように、プラズマディスプレイ装置における階調駆動シーケンスは、１フィールド（フレーム）をそれぞれ所定の輝度の重みを有する複数のサブフィールド（サブフレーム）ＳＦ１〜ＳＦｎで構成し、各サブフィールドの組み合わせにより所望の階調表示を行うようになっている。具体的に、複数のサブフィールドとしては、例えば、２の巾乗の輝度重みを有する８つのサブフィールドＳＦ１〜ＳＦ８（サステイン放電の回数の比が１：２：４：８：１６：３２：６４：１２８）により２５６階調の表示を行うようになっている。
【０００９】
図３は従来のプラズマディスプレイ装置の駆動方法を説明するための図である。
【００１０】
図２および図３に示されるように、各サブフィールドＳＦは、それぞれ表示領域における全てのセルの壁電荷を均一にするリセット期間（初期化過程）ＴＲ、点灯セルを選択するアドレス期間（アドレス過程）ＴＡ、および、選択されたセルを輝度に応じた回数だけ放電（点灯）させるサステイン期間（表示過程）ＴＳで構成され、各サブフィールドの表示毎に輝度に応じてセルを点灯させ、ｎ個のサブフィールドを表示することで１フィールドの表示を行うようになっている。
【００１１】
すなわち、リセット期間ＴＲのＸ電極およびＹ電極に対するパルスＰ１１（リセット電圧）およびＰ１２（書き込み鈍波）により、先ず、全てのセルに壁電荷を書き込む。次に、リセット期間ＴＲのＸ電極およびＹ電極に対するパルスＰ２１（調整電圧）およびＰ２２（調整鈍波）により、全てのセルで壁電荷を消去しながら壁電圧を調整する。
【００１２】
さらに、続くアドレス期間ＴＡにおいて、行方向の表示するセルを決める放電を行うために、Ｙ電極に対して順次スキャンパルスＰＳを印加すると共に、Ｘ電極にパルスＰ３０（ＸＹ放電を行うためのＸ電圧）を印加し、同時に、表示データに基づいて点灯させるべきセルに対してアドレスパルスＰＡを印加してアドレス放電を起こし、壁電荷を蓄積する。ここで、スキャンパルスＰＳは、行毎にタイミングをずらして印加される。なお、アドレス期間ＴＡにおいて、アドレス電極（Ａ電極）に印加される電圧波形は列方向の表示するセルを決める放電を行うアドレスパルスＰＡであり、このアドレスパルスＰＡは行毎に印加されるスキャンパルスＰＳに合わせてＹ電極とＡ電極の交点に位置する表示させたいセルに放電を起こすタイミングで印加される。
【００１３】
また、続くサステイン期間ＴＳにおいて、Ｘ電極およびＹ電極に第１のサステインパルスＰＳＤ１１およびＰＳＤ１２、並びに、繰り返し放電パルス（サステインパルス）ＰＳＤ２１，ＰＳＤ２２；ＰＳＤ３１，ＰＳＤ３２、ＰＳＤ４１，ＰＳＤ４２；ＰＳＤ５１，ＰＳＤ５２；…が印加され、アドレス放電により壁電荷が蓄積されていたセルのみ点灯する。このサステインパルスの回数により、セルの輝度が制御される。ここで、サステインパルスは、ＸおよびＹの２電極間で極性を入れ替えて繰り返し印加される。なお、第１のサステインパルスＰＳＤ１１およびＰＳＤ１２は、その後のサステインパルスＰＳＤ２１，ＰＳＤ２２；ＰＳＤ３１，ＰＳＤ３２、ＰＳＤ４１，ＰＳＤ４２；ＰＳＤ５１，ＰＳＤ５２；…とは電圧の大きさやパルス幅の長さが異なる値とされることが多いが、本発明はどのようなものに対しても適用することができる。
【００１４】
さらに、サステイン期間ＴＳの最後には、サステイン放電が行われたセルでのみ、壁電荷を消去または減少させるオンセル消去パルスＰＳＤ０１，ＰＳＤ０２が印加される。このオンセル消去パルスＰＳＤ０１，ＰＳＤ０２では２電極間の電位差がサステイン時より小さく、主に壁電荷により放電するが、放電により壁電荷量が減少すると放電が止まり、放電後に壁電荷を形成する量も少なくなる。これにより、サステインで形成された壁電荷を消去または減少させることができる。
【００１５】
図４はプラズマディスプレイ装置の一例の全体構成を概略的に示すブロック図であり、例えば、前述した図１に示すようなＰＤＰ１０を使用したプラズマディスプレイ装置１００の一例を概略的に示すものである。
【００１６】
プラズマディスプレイ装置１００は、ＰＤＰ１０と、該ＰＤＰ１０の各セルを駆動するためのＸ側ドライバ３２，Ｙ側ドライバ３３およびアドレスドライバ３４と、これら各ドライバを制御する制御回路３１とを備えている。制御回路３１には、ＴＶチューナやコンピュータ等の外部装置からＲ，Ｇ，Ｂの３色の輝度レベルを示す多値画像データであるフィールドデータＤｆ、および、各種の同期信号（クロック信号ＣＬＫ，水平同期信号Ｈsync，垂直同期信号Ｖsync）が入力される。そして、制御回路３１は、上記フィールドデータＤｆおよび各種の同期信号からそれぞれのドライバ３２〜３４に適した制御信号を出力して所定の画像表示を行うようになっている。
【００１７】
Ｙ側ドライバ３３はＹ電極を制御するもので、スキャンドライバ３３１および共通ドライバ３３２を備え、また、Ｘ側ドライバ３２はＸ電極を制御するもので、共通ドライバ３２０を備えている。
【００１８】
なお、図４に示すプラズマディスプレイ装置は、単なる一例であり、後述する本発明は図４に示すようなプラズマディスプレイ装置以外にも様々な構成のプラズマディスプレイ装置に対して幅広く適用することができる。
【００１９】
従来、ＡＣ型カラープラズマディスプレイにおいて、サステイン期間の過剰荷電粒子を中和消去するために、サステイン期間中に放電を発生させない期間を設けるものが提案されている（例えば、特許文献１参照）。
【００２０】
【特許文献１】特開平１１−１４３４２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
図５は放電する２電極間（Ｘ電極およびＹ電極間）の電位差と１組の電極（Ｘ電極およびＹ電極）により放電する全セルの放電のバラツキを概念的に示す図である。ここで、図５（ａ）は２電極間の電位差（陽極−陰極）を示し、図５（ｂ）は放電のバラツキを示している。
【００２２】
図５（ａ）および図５（ｂ）において、実線で示す放電は、各セルの放電遅れのバラツキが小さく、電圧が印加されてから実際に放電が生じるまでの時間が短い方に集中する場合である。この際、各電極（Ｘ電極およびＹ電極）に流れる電流も集中するため、電極の抵抗によりセルに印加される電圧が降下する。
【００２３】
また、図５（ａ）および図５（ｂ）において、点線で示す放電は各セルの放電遅れのバラツキが大きく、電圧が印加されてから実際に放電が生じるまでの時間が分散する場合である。この際、各電極（Ｘ電極およびＹ電極）に流れる電流も分散し、電圧降下も小さくなる。
【００２４】
図６は一般的な放電遅れを概念的に示す図である。ここで、図６（ａ）は２電極間の電位差（陽極−陰極）を示し、図６（ｂ）は１つのセルにおける１回の放電を示している。
【００２５】
一般に、２電極間に電圧が印加されてから、放電が開始するまでには遅れ（放電開始遅れ）Ｔｄが生じる。この放電開始遅れＴｄは、例えば、セル内の電界によって空間の電荷が加速されてプラスの電荷が陰極側の保護膜（ＭｇＯ等）に衝突し、それにより十分な量の電子をたたき出すまでに時間が掛かるために生じる遅延である。このプラスの電荷が陰極側の保護膜に衝突して電子をたたき出すという現象は空間内に電荷が多いほど早く起こる確率が高くなるため、空間内に電荷が多い場合には放電開始遅れＴｄは短くなる。
【００２６】
一方、放電が始まってからその放電が増加し、最大値を取るまでにも時間的な遅れ（最大放電遅れ）Ｔｐが存在する。この最大放電遅れＴｐは、例えば、電子がガス分子を電離し、プラスの電荷は陰極へ向かい、また、電子はさらにガス分子を電離することによって放電が増加するために生じる遅延である。この場合も、空間内に電荷が多いほど、最大放電遅れＴｐは短くなる。すなわち、放電空間に電荷が多いほど、放電時間のバラツキは小さく、逆に、電荷が少ないほどバラツキは大きくなる。
【００２７】
前述した従来技術では、プラズマディスプレイパネルの駆動には所定の長さの時間を要することになっているが、近年の画面の高精細化による表示ライン数の増加、輝度向上のためのサステインパルス数の増加、並びに、階調表示を改善するためにサブフィールド数の増加といった駆動時間に対する制限が益々厳しくなっている現在では、十分なブランク期間を設ける駆動時間は確保し難くなってきている。
【００２８】
本発明は、上述した従来のプラズマディスプレイ装置が有する課題に鑑み、サステイン放電で形成された空間電荷を効率的に減少させて駆動の安定性を改善することができるプラズマディスプレイ装置およびその駆動方法の提供を目的とする。
【課題を解決するための手段】
【００２９】
本発明の第１の形態によれば、２電極間で繰り返し放電を行う交流駆動型のプラズマディスプレイ装置の駆動方法であって、繰り返し放電パルスの印加回数を制御する機能を有し、該繰り返し放電パルスの印加回数を最大パルス数より減らして、繰り返し放電期間中に、前記２電極間の電界を放電時より弱く保つブランク期間を設けたことを特徴とするプラズマディスプレイ装置の駆動方法が提供される。
【００３０】
本発明の第２の形態によれば、平行に配置された第１および第２の電極間で繰り返し放電を行い、該第１および第２の電極に略垂直に配置された第３の電極を有する交流駆動型のプラズマディスプレイ装置の駆動方法であって、表示負荷を検出して電力が所定値以下になるように繰り返し放電パルスの印加回数を制御する機能を有し、該繰り返し放電パルスの印加回数が減った際、繰り返し放電期間中に、セル内の電界を弱く保つブランク期間を設けたことを特徴とするプラズマディスプレイ装置の駆動方法が提供される。
【００３１】
本発明の第３の形態によれば、平行に配置された第１および第２の電極間で繰り返し放電を行い、該第１および第２の電極に略垂直に配置された第３の電極を有する交流駆動型のプラズマディスプレイ装置の駆動方法であって、表示負荷を検出して電力が所定値以下になるように繰り返し放電パルスの印加回数を制御する機能を有し、該繰り返し放電パルスの印加回数が減った際に繰り返し放電期間中に、セル内の全ての電極に電圧を印加しないブランク期間を設けたことを特徴とするプラズマディスプレイ装置の駆動方法が提供される。
【００３２】
本発明の第４の形態によれば、平行に配置された第１および第２の電極間で繰り返し放電を行い、該第１および第２の電極に略垂直に配置された第３の電極を有する交流駆動型のプラズマディスプレイ装置の駆動方法であって、表示負荷を検出して電力が所定値以下になるように繰り返し放電パルスの印加回数を制御する機能を有し、該繰り返し放電パルスの印加回数が減った際、繰り返し放電期間中に、セル内の全ての電極の電位を略等しくするブランク期間を設けたことを特徴とするプラズマディスプレイ装置の駆動方法が提供される。
【００３３】
上記本発明に係る第１の形態〜第４の形態の駆動方法を適用してプラズマディスプレイ装置としても構成することができる。
【００３４】
本発明は、放電タイミングの集中を防止するために繰り返し放電期間（サステイン期間）にブランクを設ける際、特に表示負荷が大きい時に、サステイン期間中にブランク期間を設けるようにしたものである。
【００３５】
サステイン期間（サステイン放電）においては、セル内の電荷が増加するので放電が印加パルスの早い方に集中し、その結果、放電電流の集中による放電強度の低下が起こる。そこで、高負荷時のプラズマディスプレイパネル（ＰＤＰ）を駆動する際、サステイン期間中に電荷を減少させる期間を設ける。
【００３６】
本発明では、多くのＰＤＰが有する表示負荷を検出して電力が所定値以下になるように繰り返し放電（サステイン放電）パルスの印加回数を制御する機能を利用し、繰り返し放電パルスの印加回数が減った際にはそれによって生じた駆動時間をサステイン期間のブランク時間に割り振るように構成する。すなわち、放電タイミングの集中の問題は、特に表示負荷が大きくなった時に顕著になるため、このように表示負荷が高くなったときだけ、サステイン期間中にブランクを入れることでも十分に大きな効果を得ることができる。
【発明の効果】
【００３７】
本発明によれば、サステイン放電で形成された空間電荷を効率的に減少させて駆動の安定性を改善することができるプラズマディスプレイ装置およびその駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００３８】
図７はプラズマディスプレイ装置における表示負荷とサステイン放電との関係を説明するための図であり、１つの画像（１フィールド：１／６０ｓｅｃ）を表示するときの、駆動シーケンスを模式的に示す図である。
【００３９】
図７は、図２を参照して説明した現行のプラズマディスプレイ装置に広く採用されているアドレス・表示分離方式の例であり、図７（ａ）に示されるように、１フィールドは、１０個のサブフィールドＳＦ１〜ＳＦ１０で構成されている。そして、図７（ｂ）に示されるように、各サブフィールドＳＦは、前述したリセット期間ＴＲ，アドレス期間ＴＡおよびサステイン期間ＴＳで構成される。ここで、図７（ｂ）〜図７（ｄ）において、サステイン期間ＴＳを示す帯の長さはサステインパルス数を概念的に示している。
【００４０】
リセット期間ＴＲは、後に続くアドレス期間ＴＡの放電を援助する目的でセル内の電荷の再配置を行うための期間であり、また、アドレス期間ＴＡは、発光（点灯）させるセルを決定する放電を行う。このアドレス期間（アドレス放電）ＴＡは、発光セル内に電荷を形成する方式と非発光セルの電荷を消去する方式とがあるが、ここでは、発光セル内に電荷を形成する方式として説明する。さらに、続くサステイン期間ＴＳ（ＴＳ１）では各サブフィールドの重みに応じた回数のサステイン放電を行ってセルを発光させる。なお、サステイン期間ＴＳは、サステイン放電で形成された電荷を消去する（または、減少させる）工程も含む。
【００４１】
図７（ｃ）は表示負荷が増大してサステインパルス数が減少した場合のサブフィールドを示し、また、図７（ｄ）は表示負荷が増大してサステインパルス数が減少した場合の本発明に係るプラズマディスプレイ装置の駆動方法を概略的に示す図である。
【００４２】
図７（ｂ）と図７（ｃ）との比較から明らかなように、表示負荷が増大してサステインパルス数が減少した場合、リセット期間ＴＲおよびアドレス期間ＴＡは同じであるが、サステイン期間ＴＳ２は、図７（ｂ）に示す表示負荷が高くない場合（通常の場合）のサステイン期間ＴＳ１よりも短い。
【００４３】
図７（ｄ）は、本発明に係るプラズマディスプレイ装置の駆動方法の特徴を模式的に示す図であり、サステイン期間ＴＳ３の中にブランク期間ＴＢを設けるようになっている。ここで、図７（ｄ）におけるリセット期間ＴＲおよびアドレス期間ＴＡは、前述した図７（ｂ）および図７（ｃ）におけるリセット期間ＴＲおよびアドレス期間ＴＡと同様である。なお、図７（ｄ）におけるブランク期間ＴＢは、放電を行う２電極（例えば、Ｘ電極およびＹ電極）或いはセル内における全ての電極（例えば、Ｘ電極，Ｙ電極およびＡ電極）の電位を略等しくして、２電極間或いはセル内に電界を生じさせない期間のことであり、このブランク期間ＴＢは数回のサステインパルス毎に、或いは、１パルス毎に設けるようになっている。詳細は、図８以降を参照して説明する。
【００４４】
ブランク期間ＴＢは、通常の駆動パルスの間隔よりは明らかに広い期間であり、少なくとも約１０μｓｅｃ以上、好ましくは、２００μｓｅｃ程度必要である。また、ブランク期間ＴＢを挿入する周期は、サステイン放電（繰り返し放電）の５〜１０回よりも少ない回数であることが好ましい。これは、サステイン放電が５〜１０回程度繰り返されると、セル内の電荷が多くなり、放電タイミングの集中を起こしやすくなるためである。従って、ブランク期間ＴＢを挿入するサステイン放電の回数が多いほど、ブランク期間ＴＢを長くすることが好ましい。なお、サステイン放電の数が少ないほど、ブランク期間ＴＢは短くてもよいが、少なくとも１０μｓｅｃ以上であることが好ましい。
【００４５】
しかしながら、全てのサステイン期間ＴＳに１回ずつブランク期間ＴＢを入れたとすると、２００μｓｅｃ〜２ｍｓｅｃの時間が必要になるため駆動時間の問題が生じる。そこで、ＰＤＰの消費電力が所定値を越えないように表示負荷に応じてサステインパルス数を変える機能を利用し、高負荷でサステインパルス数が少なくなった時にブランク期間ＴＢを加えるようにする。
【００４６】
すなわち、図７（ｄ）に示されるように、各サブフィールドにおいてサステイン期間が短くなった時間だけ、ブランク期間ＴＢを入れることができる。具体的に、例えば。サステインパルス数が１／４程度に減少した場合には、１パルス置きにブランク期間ＴＢを入れたとしても、サステインパルスの３倍の長さを有するブランク（サステインパルスの幅が３μｓｅｃとすると、９μｓｅｃのブランク）を入れることができる。また、サステインパルスの２パルス置きにブランク（ブランク期間ＴＢ）を入れるならばブランクの長さはその２倍、さらに、サステインパルスの１０パルス置きにブランクを入れるならばブランクの長さはその１０倍とすることができる。なお、ＡＣ型（交流駆動型）のプラズマディスプレイ装置では、通常、２パルスで１周期を形成しているので高負荷時には１０周期（２０パルス）置きに約２００μｓｅｃのブランクを入れることができる。
【００４７】
各サブフィールドのサステインパルス数の比は、全体のサステインパルス数が変わっても階調表示を行うために略一定に保たれる。従って、所定のパルス数毎に、挿入可能な最大の長さのブランク期間を入れると、結果的に、図７（ｂ）および図７（ｄ）に示されるように、サステイン期間ＴＳ１およびＴＳ３の長さは略同じになる。
【実施例】
【００４８】
以下、本発明に係るプラズマディスプレイ装置およびその駆動方法の各実施例を、添付図面を参照して詳述する。
【００４９】
図８は本発明に係るプラズマディスプレイ装置の駆動方法の第１実施例を説明するための波形図である。
【００５０】
図８と前述した図３との比較から明らかなように、本第１実施例のプラズマディスプレイ装置の駆動方法において、リセット期間ＴＲおよびアドレス期間ＴＡの駆動波形は、従来と同様である。
【００５１】
図８に示されるように、各サブフィールドＳＦは、それぞれ表示領域における全てのセルの壁電荷を均一にするリセット期間ＴＲ、点灯セルを選択するアドレス期間ＴＡ、および、選択されたセルを輝度に応じた回数だけ放電させるサステイン期間ＴＳで構成され、各サブフィールドの表示毎に輝度に応じてセルを点灯させ、ｎ個のサブフィールドを表示することで１フィールドの表示を行うようになっている。
【００５２】
すなわち、リセット期間ＴＲのＸ電極およびＹ電極に対するパルスＰ１１（リセット電圧）およびＰ１２（書き込み鈍波）により、先ず、全てのセルに壁電荷を書き込む。次に、リセット期間ＴＲのＸ電極およびＹ電極に対するパルスＰ２１（調整電圧）およびＰ２２（調整鈍波）により、全てのセルで壁電荷を消去しながら壁電圧を調整する。
【００５３】
さらに、続くアドレス期間ＴＡにおいて、行方向の表示するセルを決める放電を行うために、Ｙ電極に対して順次スキャンパルスＰＳを印加すると共に、Ｘ電極にパルスＰ３０（ＸＹ放電を行うためのＸ電圧）を印加し、同時に、表示データに基づいて点灯させるべきセルに対してアドレスパルスＰＡを印加してアドレス放電を起こし、壁電荷を蓄積する。ここで、スキャンパルスＰＳは、行毎にタイミングをずらして印加される。なお、アドレス期間ＴＡにおいて、アドレス電極（Ａ電極）に印加される電圧波形は列方向の表示するセルを決める放電を行うアドレスパルスＰＡであり、このアドレスパルスＰＡは行毎に印加されるスキャンパルスＰＳに合わせてＹ電極とＡ電極の交点に位置する表示させたいセルに放電を起こすタイミングで印加される。
【００５４】
また、続くサステイン期間ＴＳにおいて、Ｘ電極およびＹ電極に第１のサステインパルスＰＳＤ１１およびＰＳＤ１２、並びに、繰り返し放電パルス（サステインパルス）ＰＳＤ２１，ＰＳＤ２２；ＰＳＤ３１，ＰＳＤ３２が印加され、アドレス放電により壁電荷が蓄積されていたセルのみ点灯する。
【００５５】
さらに、本発明の特徴であるブランク期間ＴＢ１において、Ｘ電極およびＹ電極に電圧を印加せずに略グランド電位とする。これにより、セル外部から印加される電圧による電界は生じることがなく、ガス分子の電離が少ない上に、極性の異なる荷電粒子が相互に引き合って中和消去が行われる。ここで、Ａ電極も略グランド電位となるようになっている。なお、ブランク期間におけるＸ電極およびＹ電極に印加する電圧に関しては、後述するように、電圧を印加しない、或いは、グランド電位にする以外にも、様々な電圧とすることができる。
【００５６】
図８に示されるように、ブランク期間ＴＢ１の後、さらにＸ電極およびＹ電極に繰り返し放電パルス（サステインパルス）ＰＳＤ４１，ＰＳＤ４２；ＰＳＤ５１，ＰＳＤ５２が印加され、その後、ブランク期間ＴＢ２において、上述したブランク期間ＴＢ１と同様に、Ｘ電極およびＹ電極が略グランドとされて、中和消去が行われる。そして、サステインパルスの回数の総和により、セルの輝度が制御される。
【００５７】
ここで、図８に示す第１実施例のプラズマディスプレイ装置の駆動方法では、繰り返しサステインパルスの１周期（２パルス：ＰＳＤ２１，ＰＳＤ２２；ＰＳＤ３１，ＰＳＤ３２、および、ＰＳＤ４１，ＰＳＤ４２；ＰＳＤ５１，ＰＳＤ５２）毎に、ブランク期間（ＴＢ１、および、ＴＢ２）を設けるようになっているが、サステインパルスの複数周期毎、或いは、サステインパルスの１パルス毎にブランク期間を設けるようにしてもよい。
【００５８】
なお、サステイン期間ＴＳの最後には、サステイン放電が行われたセルでのみ、壁電荷を消去または減少させるオンセル消去パルスＰＳＤ０１，ＰＳＤ０２が印加される。このオンセル消去パルスＰＳＤ０１，ＰＳＤ０２では２電極間の電位差がサステイン時より小さく、主に壁電荷により放電するが、放電により壁電荷量が減少すると放電が止まり、放電後に壁電荷を形成する量も少なくなる。これにより、サステインで形成された壁電荷を消去または減少させることができる。図８に示す本第１実施例のプラズマディスプレイ装置の駆動方法において、オンセル消去パルスＰＳＤ０１，ＰＳＤ０２は、矩形波とされているが、例えば、電圧が徐々に変化する鈍波と呼ばれる波形の消去パルスであってもよい。この場合も、オンセル消去パルスは、サステイン放電で形成された壁電荷の量を減らすためのものであり、完全に消すものではない。
【００５９】
次に、本第１実施例のプラズマディスプレイ装置の駆動方法における放電を説明する。
【００６０】
まず、アドレス期間ＴＡにおいて、Ｙ電極に印加されるスキャンパルスＰＳに合わせてアドレス電極（Ａ電極）にアドレスパルスＰＡが印加されたセルでは、Ｙ電極とＡ電極の間で放電（アドレス放電）が発生する。この時、Ｙ電極とＸ電極との間にも大きな電界ができており、Ｙ電極とＸ電極との間でも放電（アドレス放電）が発生する。このアドレス放電により、Ｙ電極およびＸ電極の近傍には、それぞれの電極に印加されている電圧と逆の極性の電荷が蓄積される。
【００６１】
本第１実施例のプラズマディスプレイ装置の駆動方法において、Ｙ電極の近傍に正（＋）の極性の電荷、Ｘ電極の近傍に負（−）の極性の壁電荷が形成される。一般に、これを壁電荷と呼んでいる。ここで、アドレス放電を起こす際に各電極近傍に印加される電圧と同じ極性の壁電荷を予め形成しておくとアドレス放電を確実に起こすことができるので、リセット期間ＴＲにおいて、Ｙ電極近傍に負（−）の極性の壁電荷を形成し、且つ、Ｘ電極近傍とＡ電極近傍に正（＋）の極性の電荷を形成しておくことがある。なお、アドレス放電を起こさなかったセルでは、次に放電が発生するまでこの壁電荷が保持される。
【００６２】
サステイン期間（表示期間）ＴＳにおいては、まず、アドレス放電が発生したセルで形成された壁電荷を利用して、第１のサステインパルスＰＳＤ１１，ＰＳＤ１２により第１のサステイン放電が発生する。この第１のサステイン放電により、放電したセルのＹ電極近傍に負（−）の極性の壁電荷が形成され、且つ、Ｘ電極近傍に正（＋）の極性の電荷が形成される。次に、繰り返しサステインパルスＰＳＤ２１，ＰＳＤ３１およびＰＳＤ２２，ＰＳＤ３２を、極性を入れ替えて繰り返すことにより、繰り返し放電（サステイン放電）を行う。
【００６３】
これにより、放電したセルの全てのＸ電極およびＹ電極近傍にはそれぞれ同じ極性の壁電荷が形成されるため、続くオンセル消去パルスＰＳＤ０１，ＰＳＤ０２並びにリセット期間ＴＲには、全てのＸ電極およびＹ電極にそれぞれ共通のパルスを印加して駆動することができる。
【００６４】
図９は本発明に係るプラズマディスプレイ装置における電荷モデルの一例を概念的に示す図であり、前述したブランク期間（ＴＢ：ＴＢ１，ＴＢ２）における電荷状態を説明するためのものである。すなわち、図９は、サステイン放電の直後で電極近傍に壁電荷が形成されており、放電空間にも電荷が残留している状態を示している。なお、放電空間２００には、プラスイオン１０１、電子１０２およびガス分子２０３が存在する。
【００６５】
図９に示されるように、サステイン期間ＴＳの最後でＸ電極（１２，１３）側が陽極だった場合、Ｘ電極１２側には電子２０２が集まり、負（−）の壁電荷を形成する。一方、Ｙ電極１４（１４，１５）側にはプラスイオン２０１が集まり、プラスの壁電荷を形成する。これにより、電極に電圧が印加されていなくても放電空間には電界が生じ、空間にあるプラスイオン２０１および電子２０２は電界により加速される。
【００６６】
すなわち、図９において、参照符号ＡＡで示されるように、電子２０２がガス分子２０３に衝突すると、ガス分子を電離して新たなプラスイオン２０１および電子２０２を発生させる。電子２０２は電界により加速されているため、ＡＡで示す衝突は発生し易い。また、参照符号ＢＢで示されるように、プラスイオン２０１がＭｇＯ膜２１に衝突すると、新たに電子２０２を発生させる。プラスイオン２０１は電界により加速されているため、運動エネルギーが大きく、発生させる電子２０２の数も多くなる。
【００６７】
一方、図９において、参照符号ＣＣで示されるように、マイナスの壁電荷に引かれて中和消去されるプラスイオン２０１がある。同様に、参照符号ＤＤに示されるように、プラスの壁電荷に引かれて中和消去される電子２０２もある。さらに、参照符号ＥＥに示されるように、放電空間２００での中和消去もある。以上のように、放電空間２００に電界が発生している場合には、プラスイオン２０１および電子２０２は、共に電界で加速されるため、放電空間２００内の電荷量を増やす作用がある。
【００６８】
また、壁電荷が無くてもいずれかの電極に電圧が印加されている場合、放電空間２００には電界が生じ、放電空間２００内の電荷量を増やす作用がある。
【００６９】
図１０は本発明に係るプラズマディスプレイ装置の駆動方法の第２実施例を説明するための波形図である。
【００７０】
図１０と図８との比較から明らかなように、本第２実施例のプラズマディスプレイ装置の駆動方法において、ブランク期間ＴＢ１，ＴＢ２における電圧波形以外は図８に示す第１実施例と同様であり、ここではブランク期間ＴＢ１，ＴＢ２における電圧波形以外はその説明を省略する。
【００７１】
図１０に示されるように、本第２実施例のプラズマディスプレイ装置の駆動方法では、ブランク期間ＴＢ１，ＴＢ２において、Ｘ電極およびＹ電極に対して沈静化パルスＰ４１およびＰ４２を印加するようになっており、Ｘ電極およびＹ電極を陰極電位で略等しい電圧としている。これにより、２電極間（Ｘ電極およびＹ電極）には電界が発生せず、放電空間内の電荷量を増やす作用はない。ここで、図１０に示す例では、Ａ電極（アドレス電極）は略グランド電位とされているが、例えば、Ｘ電極およびＹ電極と同じ陰極電位とすることもできる。
【００７２】
図１１は本発明に係るプラズマディスプレイ装置の駆動方法の第３実施例を説明するための波形図である。
【００７３】
図１１と図８との比較から明らかなように、本第３実施例のプラズマディスプレイ装置の駆動方法において、ブランク期間ＴＢ１，ＴＢ２における電圧波形以外は図８に示す第１実施例と同様であり、ここではブランク期間ＴＢ１，ＴＢ２における電圧波形以外はその説明を省略する。
【００７４】
図１１に示されるように、本第３実施例のプラズマディスプレイ装置の駆動方法では、ブランク期間ＴＢ１，ＴＢ２において、Ｘ電極およびＹ電極に対して沈静化パルスＰ５１およびＰ５２を印加するようになっており、Ｘ電極およびＹ電極を陽極電位で略等しい電圧としている。これにより、２電極間（Ｘ電極およびＹ電極）には電界が発生せず、放電空間内の電荷量を増やす作用はない。ここで、図１１に示す例では、Ａ電極は略グランド電位とされているが、例えば、Ｘ電極およびＹ電極と同じ陽極電位とすることもできる。
【００７５】
以上のように、本発明に係るプラズマディスプレイ装置の各実施例によれば、サステイン期間ＴＳ中に放電空間２００内に電界を発生させないブランク期間ＴＢを設けることにより、サステイン放電で形成された空間電荷を減少させて、その後の駆動に対する悪影響を低減することができる。
【００７６】
図１２は本発明に係るプラズマディスプレイ装置の駆動方法の変形例を説明するための図であり、サステイン放電で形成された壁電荷を考慮したブランク期間による駆動を説明するためのものである。
【００７７】
図１２に示されるように、交流駆動型のプラズマディスプレイパネル（ＡＣ型ＰＤＰ）では、２電極間（Ｘ電極およびＹ電極間）に電圧が印加された直後に放電が発生し、陽極側にはマイナスの壁電荷が形成されると共に陰極側にはプラスの壁電荷が形成され、印加電圧にこの壁電荷が加えられてセル内に印加される電圧が放電電圧より低くなると放電が停止する。
【００７８】
ここで、サステインパルスの幅が十分に長いと、印加電圧に壁電荷が加えられてセル内に印加される電圧が概略０Ｖになって平衡に達するが、通常、駆動時間の制約等によりサステインパルスの幅を十分に長くすることはできず、壁電荷は印加電圧を打ち消すほど多くは形成されていない。
【００７９】
そこで、本変形例では、壁電荷を考慮してセル内に生じる電圧を小さくするために、サステインパルス（ＰＳＤ）の後に該サステイン時Ｔspよりもやや電圧を下げた電圧を印加する期間Ｔsaを設けるようになっている。ここで、サステイン時よりもやや電圧を下げた電圧を印加する期間Ｔsaにおける印加電圧としては、サステイン時の電圧の５０〜９０％程度にするのが好ましい。これにより、ブランク期間ＴＢでは、サステイン放電で形成された壁電荷も含めたセル内に生じる空間電荷（電界）を減少させることができ、その後の駆動に対する悪影響をより一層低減することが可能になる。
【００８０】
なお、以上の各実施の説明では、電極の片側で放電を行う構造のプラズマディスプレイ装置を例として説明したが、本発明はこの構造に制約されるものではなく、電極の両側で放電を行う、いわゆるＡＬＩＳ（Alternate Lighting of Surfaces）構造のプラズマディスプレイ装置に対しても適用することができるのはいうまでもない。
【産業上の利用可能性】
【００８１】
本発明は、プラズマディスプレイ装置に幅広く適用することができ、例えば、パーソナルコンピュータやワークステーション等のディスプレイ装置、平面型の壁掛けテレビジョン、或いは、広告や情報等を表示するための装置として利用されるプラズマディスプレイ装置に対して適用することができる。
【図面の簡単な説明】
【００８２】
【図１】プラズマディスプレイパネルの一例を模式的に示す図である。
【図２】プラズマディスプレイ装置における階調駆動シーケンスの一例を示す図である。
【図３】従来のプラズマディスプレイ装置の駆動方法を説明するための図である。
【図４】プラズマディスプレイ装置の一例の全体構成を概略的に示すブロック図である。
【図５】放電する２電極間の電位差および１組の電極により放電する全セルの放電のバラツキを概念的に示す図である。
【図６】一般的な放電遅れを概念的に示す図である。
【図７】プラズマディスプレイ装置における表示負荷とサステイン放電との関係を説明するための図である。
【図８】本発明に係るプラズマディスプレイ装置の駆動方法の第１実施例を説明するための波形図である。
【図９】本発明に係るプラズマディスプレイ装置における電荷モデルの一例を概念的に示す図である。
【図１０】本発明に係るプラズマディスプレイ装置の駆動方法の第２実施例を説明するための波形図である。
【図１１】本発明に係るプラズマディスプレイ装置の駆動方法の第３実施例を説明するための波形図である。
【図１２】本発明に係るプラズマディスプレイ装置の駆動方法の変形例を説明するための図である。
【符号の説明】
【００８３】
１０…ＰＤＰ（プラズマディスプレイパネル）
１１…前面側の基板
１２…Ｘ電極用の透明電極
１３…Ｘ電極用のバス電極
１４…Ｙ電極用の透明電極
１５…Ｙ電極用のバス電極
１６…背面側の基板
１７…アドレス電極
１８…隔壁（リブ）
１９Ｒ，１９Ｇ，１９Ｂ…蛍光体層
２０…誘電体層
３１…制御回路
３２…Ｘ側ドライバ
３３…Ｙ側ドライバ
３４…アドレスドライバ
１００…プラズマディスプレイ装置
３２０…Ｘ側ドライバの共通ドライバ
３３１…スキャンドライバ
３３２…Ｙ側ドライバの共通ドライバ
２００…ガス分子
２０１…プラスイオン
２０２…電子
【図１】
2005300762.tif 000003
【図２】
2005300762.tif 000004
【図３】
2005300762.tif 000005
【図４】
2005300762.tif 000006
【図５】
2005300762.tif 000007
【図６】
2005300762.tif 000008
【図７】
2005300762.tif 000009
【図８】
2005300762.tif 000010
【図９】
2005300762.tif 000011
【図１０】
2005300762.tif 000012
【図１１】
2005300762.tif 000013
【図１２】
2005300762.tif 000014