(57)【要約】【課題】  外部電極の表面にめっき層をさらに形成させた場合であってもバリスタ電圧の低下が少ない積層型チップバリスタ及びその製造方法を提供すること。【解決手段】  積層型チップバリスタ１は、複数のバリスタ層２、及び、当該各バリスタ層を挟むように配置された第１及び第２の内部電極４ａ，４ｂを有するバリスタ素子５と、このバリスタ素子５の端部に設けられ、第１及び第２の内部電極４ａ，４ｂにそれぞれ接続された外部電極６とから構成されるものである。また、外部電極６表面には、Ｎｉめっき層８及びＳｎめっき層１０が順に形成されている。そして、この積層型チップバリスタ１における内部電極４ａ，４ｂ中の水素含有量は、１．１×１０−２ｇ未満となっている。【選択図】  図１
2005129651.tif 000002
【特許請求の範囲】
【請求項１】
複数のバリスタ層と、当該各バリスタ層を挟むように配置された第１及び第２の内部電極と、を有するバリスタ素子と、
前記バリスタ素子の端部に設けられ、前記第１及び第２の内部電極にそれぞれ接続された外部電極と、を備え、
前記内部電極１ｃｍ３あたりの水素含有量が、１．１×１０−２ｇ未満である積層型チップバリスタ。
【請求項２】
前記内部電極１ｃｍ３あたりの水素含有量が、１．０×１０−２ｇ以下である請求項１記載の積層型チップバリスタ。
【請求項３】
前記外部電極における前記バリスタ素子に対して反対側の表面にめっき層を更に備える請求項１又は２記載の積層型チップバリスタ。
【請求項４】
前記第１及び第２の内部電極は、Ｐｄからなる請求項１〜３のいずれか一項に記載の積層型チップバリスタ。
【請求項５】
前記バリスタ層は、金属酸化物系の材料からなる請求項１〜４のいずれか一項に記載の積層型チップバリスタ。
【請求項６】
複数のバリスタ層と、当該各バリスタ層を挟むように配置された第１及び第２の内部電極と、を有するバリスタ素子と、
前記バリスタ素子の端部に設けられ、前記第１及び第２の内部電極にそれぞれ接続された外部電極と、を備え、
前記外部電極の空隙率をａ（％）、該外部電極の厚さをｂ（μｍ）としたときに、前記外部電極は、下記（i）又は（ii）の条件を満たす積層型チップバリスタ。
（i）ｂは２０以上２５未満であり、ａ≦１．６ｂ−２５である。
（ii）ｂは２５以上であり、ａ≦１５である。
【請求項７】
前記外部電極は、下記（iii）又は（iv）の条件を満たす請求項６記載の積層型チップバリスタ。
（iii）ｂは２０以上２５未満であり、ａ≦０．８ｂ−１３である。
（iv）ｂは２５以上３０以下であり、ａ≦１．６ｂ−３３である。
【請求項８】
前記外部電極における前記バリスタ素子に対して反対側の表面にめっき層を更に備える請求項６又は７記載の積層型チップバリスタ。
【請求項９】
前記第１及び第２の内部電極は、Ｐｄからなる請求項６〜８のいずれか一項に記載の積層型チップバリスタ。
【請求項１０】
前記バリスタ層は、金属酸化物系の材料からなる請求項６〜９のいずれか一項に記載の積層型チップバリスタ。
【請求項１１】
前記内部電極１ｃｍ３あたりの水素含有量は、１．１×１０−２ｇ未満である請求項６〜１０のいずれか一項に記載の積層型チップバリスタ。
【請求項１２】
複数のバリスタ層と、当該各バリスタ層を挟むように配置された第１及び第２の内部電極と、を有するバリスタ素子を形成する工程と、
前記バリスタ素子の端部に前記第１及び第２の内部電極にそれぞれ接続する外部電極を形成する工程と、を有しており、
前記外部電極の空隙率をａ（％）、該外部電極の厚さをｂ（μｍ）としたときに、前記外部電極を、下記（i）又は（ii）の条件を満たすように形成する積層型チップバリスタの製造方法。
（i）ｂは２０以上２５未満であり、ａ≦１．６ｂ−２５である。
（ii）ｂは２５以上であり、ａ≦１５である。
【請求項１３】
前記外部電極を、下記（iii）又は（iv）の条件を満たすように形成する請求項１２記載の積層型チップバリスタの製造方法。
（iii）ｂは２０以上２５未満であり、ａ≦０．８ｂ−１３である。
（iv）ｂは２５以上３０以下であり、ａ≦１．６ｂ−３３である。
【請求項１４】
前記外部電極を形成する工程を実施した後に、前記外部電極における前記バリスタ素子に対して反対側の表面にめっき層を形成する工程を更に有する請求項１２又は１３記載の積層型チップバリスタの製造方法。
【請求項１５】
複数の金属酸化物層と、当該各金属酸化物層を挟むように配置された第１及び第２の内部電極とを備え、
前記内部電極１ｃｍ３あたりの水素含有量が、１．１×１０−２ｇ未満である積層型素子。
【請求項１６】
前記内部電極１ｃｍ３あたりの水素含有量が、１．０×１０−２ｇ以下である請求項１５記載の積層型素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型チップバリスタ及びその製造方法、並びに積層型素子に関する。
【背景技術】
【０００２】
バリスタは、電圧によって抵抗値が非直線的に変化する素子であり、例えば、所定の電圧値（バリスタ電圧）を超える電圧が印加されると素子の抵抗が大きく減少し、それまでほとんど流れなかった電流が急激に流れ始めるといった特性を有している。このような特性を有するバリスタは、電子機器に搭載されて、静電気や落雷等による異常電圧から回路を保護するための素子として多く用いられている。
【０００３】
回路保護用のバリスタは、例えば、電子機器における電源回路等に並列に組み込まれ、通常の動作時には絶縁素子として機能する。そして、サージやノイズと呼ばれる異常電圧が電子機器内に進入した場合には、バリスタは、この異常電圧によって抵抗値が急激に小さくなるため、サージやノイズに基づく異常電流を通すためのバイパスとして機能する。このようにして電源回路への異常電流の進入が防止され、これによりサージやノイズ等による電子機器の破壊を抑止できるようになる。
【０００４】
ところで、近年の電子機器の小型化に伴って、これらに搭載されるバリスタにも小型化が求められている。かかる小型化を達成し得るバリスタとしては、内部電極とバリスタ層とを交互に積層させ、得られた積層体の端部に外部電極を形成させた積層型のチップバリスタが知られている。
【０００５】
このような積層型チップバリスタは、はんだリフローによって電子機器等の基板上の回路と接続されることが一般的である。この場合、はんだリフローによるバリスタの特性低下を防ぐことや、はんだとの接触性を良好にすること等を目的として、外部電極の表面に、はんだ耐熱性やはんだに対する濡れ性の高いＮｉやＳｎ等の金属からなる層を電気めっきにより形成させる方法が知られている（例えば、特許文献１参照。）。
【特許文献１】特開２０００−３８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上記従来技術のような外部電極表面に更にめっき層を有する積層型チップバリスタは、めっき層を形成させなかったものに比してバリスタ電圧の値が小さくなる場合があった。こうなると、積層型チップバリスタは、比較的低い動作電圧であってもある程度の電流を通すようになり、これが漏れ電流となって、このバリスタを搭載している電子機器の動作効率が低下する傾向にあった。
【０００７】
本発明はこのような事情に鑑みてなされたものであり、外部電極の表面にめっき層をさらに形成させた場合であってもバリスタ電圧の低下が少ない積層型チップバリスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明者らは、外部電極表面にめっき層を形成させた場合に、積層型チップバリスタにバリスタ特性の低下が見られる原因について研究を行ったところ、以下に示す知見を得た。すなわち、上記従来の積層型チップバリスタの製造においては、外部電極表面にＮｉ及びＳｎの電気めっきを行う際に水素が発生する。また、積層型チップバリスタの内部電極に用いられる金属の多くは、内部に水素を吸蔵しやすい特性を有している。このため、外部電極表面に更に電気めっきが施された積層型チップバリスタは、めっき時に生じた水素を内部電極に取り込んだ状態となりやすい。
【０００９】
こうして内部電極中に取り込まれた水素は、積層型チップバリスタを基板上に設置する際のはんだリフロー等による高温条件によって内部電極から放出される。ここで、上記従来の積層型チップバリスタにおいては、バリスタ層がＺｎＯという酸化物系の材料から主として構成されているため、かかるバリスタ層は内部電極から放出された水素原子によって還元され易いものである。よって、上記従来の積層型チップバリスタにおいては、このようにしてバリスタ層が還元され、これによりはんだリフロー等の処理後におけるバリスタ特性の低下が生じているものと考えられる。
【００１０】
なお、積層型チップバリスタは、バリスタ層を構成している材料の結晶粒子同士の接触界面（結晶粒界）における特定のエネルギー障壁（二重ショットキー障壁）によってバリスタ特性を発現するものと考えられている。従って、かかる積層型チップバリスタの有するバリスタ特性は、この結晶粒界の状態に大きく依存している。上記従来の積層型チップバリスタにおいては、内部電極に吸蔵された後に放出された水素が、特にバリスタ層を構成しているＺｎＯの結晶粒界を還元するものと考えられ、これにより二重ショットキー障壁が良好に形成されなくなって、バリスタ電圧の低下や漏れ電流の増大を招いていると推測される。
【００１１】
本発明はこのような知見に基づいてなされたものであり、複数のバリスタ層と、当該各バリスタ層を挟むように配置された第１及び第２の内部電極とを有するバリスタ素子と、このバリスタ素子の端部に設けられ、第１及び第２の内部電極にそれぞれ接続された外部電極とを備えており、上記第１及び第２の内部電極１ｃｍ３あたりの水素含有量が、１．１×１０−２ｇ未満である積層型チップバリスタを提供する。
【００１２】
本発明の積層型チップバリスタにおいては、内部電極の水素含有量が上述のような低いレベルで調整されている。このため、この積層型チップバリスタ素子をはんだリフロー等により電子機器に用いる基板上に設置した場合であっても、内部電極から放出された水素が、バリスタ層を構成しているバリスタ材料の結晶粒界を過度に還元することがない。その結果、はんだリフロー等の高温処理によって積層型チップバリスタに生じるバリスタ電圧の低下が抑制される。
【００１３】
上記内部電極としては、内部電極１ｃｍ３あたりの水素含有量が、１．０×１０−２ｇ以下であるものがより好ましく、こうすることで、高温処理後のバリスタ電圧の低下が、バリスタとしての動作にほとんど影響を与えないレベルである１０％以下に抑制され得る。
【００１４】
この積層型チップバリスタは、外部電極におけるバリスタ素子に対して反対側の表面にめっき層を更に備えるものであると好適である。こうすることで、バリスタ素子のはんだに対する耐熱性や濡れ性が向上し、基板等に搭載するためのはんだリフロー等の処理が行いやすくなる。
【００１５】
より具体的には、積層型チップバリスタにおける内部電極はＰｄからなると好ましい。Ｐｄは、バリスタの内部電極として好適な特性を有している反面、多量の水素を吸蔵する性質を有している。このため、Ｐｄからなる内部電極を用いた場合に水素含有量を上述のように低減できると、積層型チップバリスタの実用性が更に向上する。
【００１６】
さらに、バリスタ層を構成しているバリスタ材料は、金属酸化物系の材料であるとより好ましい。金属酸化物は、内部電極から放出される水素に特に還元されやすく、これによりバリスタ特性の低下を引き起こしやすい。従って、このような金属酸化物系のバリスタ材料を用いた場合において、本発明は極めて有効となる。
【００１７】
また、本発明による他の積層型チップバリスタは、複数のバリスタ層と、当該各バリスタ層を挟むように配置された第１及び第２の内部電極とを有するバリスタ素子と、このバリスタ素子の端部に設けられ、第１及び第２の内部電極にそれぞれ接続された外部電極とを備え、外部電極の空隙率をａ（％）、外部電極の厚さをｂ（μｍ）としたときに、この外部電極は、下記（i）又は（ii）の条件を満たすことを特徴とする。
（i）ｂは２０以上２５未満であり、ａ≦１．６ｂ−２５である。
（ii）ｂは２５以上であり、ａ≦１５である。
【００１８】
ここで、外部電極の空隙率とは、以下のようにして得られる値をいうものとする。すなわち、まず外部電極を電子顕微鏡により観察して電子顕微鏡写真を得る。次に、得られた外部電極の電子顕微鏡写真に１０×１０本のメッシュを作成する。そして、この電子顕微鏡写真を目視により観察してメッシュの交点に存在する空隙の数を数え、メッシュにおける全ての交点の数に対する空隙を有していた交点の数の割合（％）を算出し、この交点の数の割合を空隙率とする。また、外部電極の厚さとは、外部電極における最大の厚さをいうものとする。
【００１９】
上述したように、積層型チップバリスタの製造においては、外部電極表面にめっきを施す際に水素が発生する。そして、このめっき時に生じた水素が、外部電極における電極材料の空隙を通過してバリスタ素子内に進入し、これにより内部電極に水素が蓄積される。ところが、上述した積層型チップバリスタにおいては、外部電極の厚さと空隙率とが一定の関係を満たすように形成されている。例えば、外部電極の厚さが比較的薄い場合には、電極材料の空隙率が小さくなっており、また電極材料の空隙率が大きい場合には、外部電極の厚さが厚くなっている。従って、このように形成された外部電極は、水素が通過できる程の孔を有していない状態となっている。このため、上述の構成を有する積層型チップバリスタにおいては、めっき処理時に生じた水素がバリスタ素子内部に進入することが極めて少ない。この結果、内部電極に吸蔵される水素の含有量は、後にはんだリフローを行った場合でもバリスタの特性を低下させない程度の量となる。
【００２０】
このような構成を有する積層型チップバリスタにおいては、外部電極としては、下記（iii）又は（iv）の条件を満たすものがより好ましい。
（iii）ｂは２０以上２５未満であり、ａ≦０．８ｂ−１３である。
（iv）ｂは２５以上３０以下であり、ａ≦１．６ｂ−３３である。
【００２１】
これらの積層型チップバリスタにおける外部電極の表面にめっき処理を施すと、外部電極におけるバリスタ素子に対して反対側の表面に、めっきにより形成されためっき層を更に備える積層型チップバリスタが得られる。こうしてめっき層が更に形成された積層型チップバリスタは、上記理由に基づいて内部電極の水素含有量が極めて少ないものとなる。
【００２２】
これらの形態の積層型チップバリスタにおいては、内部電極としてはＰｄから構成される電極が好ましく、バリスタ層としては、金属酸化物系のバリスタ材料からなる層が好ましい。
【００２３】
そして、これらの構成を有する積層型チップバリスタにおいては、好適な場合、内部電極１ｃｍ３あたりの水素含有量は、１．１×１０−２ｇ未満となる。
【００２４】
また、本発明による積層型チップバリスタの製造方法は、バリスタ素子内、特に内部電極中の水素含有量を低減させ得る製造方法であって、複数のバリスタ層と、当該各バリスタ層を挟むように配置された第１及び第２の内部電極とを有するバリスタ素子を形成する工程、及びバリスタ素子の端部に第１及び第２の内部電極にそれぞれ接続する外部電極を形成する工程を有しており、外部電極の空隙率をａ（％）、外部電極の厚さをｂ（μｍ）としたときに、この外部電極を、下記（i）又は（ii）の条件を満たすように形成することを特徴とする。
（i）ｂは２０以上２５未満であり、ａ≦１．６ｂ−２５である。
（ii）ｂは２５以上であり、ａ≦１５である。
【００２５】
この製造方法においては、外部電極を、下記（iii）又は（iv）の条件を満たすように形成するとより好適である。
（iii）ｂは２０以上２５未満であり、ａ≦０．８ｂ−１３である。
（iv）ｂは２５以上３０以下であり、ａ≦１．６ｂ−３３である。
【００２６】
また、このような積層型チップバリスタの製造方法においては、外部電極を形成する工程を実施した後に、外部電極におけるバリスタ素子に対して反対側の表面に、めっきによりめっき層を形成する工程を更に有していてもよい。
【００２７】
これらの製造方法によれば、外部電極表面に更にめっきを施した場合であっても、めっき時に生じた水素が外部電極を通過してバリスタ素子内部に侵入することが極めて少なく、これにより内部電極中の水素含有量が極めて少ない積層型チップバリスタを製造することが可能となる。
【００２８】
本発明はまた、素子内の水素含有量が好適な範囲に保たれたその他の積層型素子を提供する。このような積層型素子は、複数の金属酸化物層と、当該各金属酸化物層を挟むように配置された第１及び第２の内部電極とを備え、内部電極１ｃｍ３あたりの水素含有量が１．１×１０−２ｇ未満であることを特徴とする。かかる積層型素子における内部電極１ｃｍ３あたりの水素含有量は、１．０×１０−２ｇ以下であるとより好ましい。
【発明の効果】
【００２９】
本発明によれば、外部電極の表面に更にめっき層を形成させ、その後、はんだリフロー等による高温条件下で基板上への設置を行った場合であっても、バリスタ電圧の低下が極めて少ない積層型チップバリスタ及びその製造方法が提供される。また本発明よれば、素子内の水素含有量が好適な範囲とされた積層型素子が提供される。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の好適な実施形態について図面を参照して詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、図面の位置関係に基づくものとする。
【００３１】
まず、図１を参照して本実施形態に係る積層型チップバリスタについて説明する。図１は、好適な実施形態に係る積層型チップバリスタを模式的に示す断面図である。積層型チップバリスタ１は、複数のバリスタ層２とこの各バリスタ層２を挟むように配置された内部電極４ａ（第１の内部電極）及び内部電極４ｂ（第２の内部電極）とから構成されるバリスタ素子５を有している。また、このバリスタ素子５の両端部に、内部電極４ａ及び内部電極４ｂのぞれぞれと電気的に接続するように一対の外部電極６が設けられている。さらに、外部電極６の外側には、外部電極６を覆うようにＮｉめっき層８及びＳｎめっき層１０が順に形成されている。
【００３２】
このように、積層型チップバリスタ１においては、外部電極６の外側にＮｉめっき層８やＳｎめっき層１０が形成されている。これらのめっき層は、外部電極６に更に電気めっきを施すことによって形成されることが一般的である。通常、このように電気めっきによりめっき層が形成された積層型チップバリスタは、めっき時に生じた水素をバリスタ素子内、特に、Ｐｄ等から構成される内部電極に吸蔵した状態となり易い。そして、このような積層型チップバリスタにおいては、内部電極中に吸蔵された水素がはんだリフロー等の高温処理時に放出され、これによりバリスタ材料の結晶粒界が還元されてバリスタ電圧が低くなる傾向にある。これに対して、上述の構成を有する積層型チップバリスタ１は、内部電極４ａ，４ｂが含有している水素量が極めて少ないという特性を有している。具体的には、内部電極４ａ，４ｂの１ｃｍ３あたりの水素含有量は、１．１×１０−２ｇ未満であり、より好適な場合には、内部電極１ｃｍ３あたり１．０×１０−２ｇ以下となっている。
【００３３】
バリスタ層２は、通常５〜６０μｍ程度の厚さである。また、バリスタ層２を構成するバリスタ材料としては、金属酸化物系のバリスタ材料が好適である。この金属酸化物系のバリスタ材料としては、Ｃｕ２Ｏに代表される酸化銅や、ＺｎＯに代表される酸化亜鉛系のバリスタ材料が挙げられる。なかでも、ＺｎＯはバリスタ電圧前後における抵抗値の変化が大きく、これによりサージ等から電子機器を保護する能力が高いことから極めて好適である。
【００３４】
バリスタ層２は、このようなバリスタ材料を主成分として含む他、その他の微量添加物を更に含有していると好ましい。微量添加物としては、上記主成分以外の金属酸化物が挙げられ、例えば、Ｐｒ、Ｃｏ、Ａｌ、Ｋ、Ｌａ、Ｓｉ、Ｃａ等の金属やこれらの酸化物を任意に組み合わせて含有させると好ましい。
【００３５】
内部電極４ａ，４ｂは、通常０．５〜５μｍ程度の厚さで形成される。この内部電極４ａ，４ｂを構成する電極材料としては、通常バリスタの内部電極として用いられるものが特に制限なく適用される。具体的には、例えば、Ａｇ−Ｐｄ合金や、Ｐｄ単体が挙げられ、なかでも、良好なバリスタ電圧が得られることからＰｄが好ましい。
【００３６】
バリスタ素子５は、バリスタ層２及び内部電極４ａ、４ｂが交互に積層されたものである。このような構成を有するバリスタ素子５は、バリスタ層２及び内部電極４ａ、４ｂからなる積層体の最外層に、素子を保護するための保護層を有していてもよい。このような保護層としては、バリスタ層２を構成しているバリスタ材料と同一の材料からなる層や、それ以外のセラミック材料からなる層が挙げられる。また、こうして形成されたバリスタ素子５の表面には、後述するめっき処理から素子を保護するためのガラスコート層が更に形成されていてもよい。
【００３７】
バリスタ素子５の両端部に取り付けられる外部電極６は、通常１０〜５０μｍ程度の厚さとされる。この外部電極６としては、Ｐｄ等の内部電極４ａ，４ｂとの電気的な接続性が良好な金属材料等からなるものが好ましい。例えば、Ａｇは、バリスタ素子５に簡易に取り付けられ、また内部電極４ａ，４ｂとの接続性が良好であるという特性を有していることから、外部電極６用の材料として好適である。
【００３８】
さらに、外部電極６の表面には、この外部電極６を覆うように、厚さ０．５〜２μｍ程度のＮｉめっき層８、及び厚さ２〜６μｍ程度のＳｎめっき層１０が順に形成されている。これらのめっき層は、主として積層型チップバリスタ１をはんだリフローにより基板等に搭載する際のはんだ耐熱性やはんだ濡れ性を向上することを目的として形成されるものである。よって、このような目的が達成される限り、外部電極６表面に形成させるめっき層は、必ずしも上述した組み合わせに限定されない。めっき層を構成するその他の材料としてはＳｎ−Ｐｂ合金等が挙げられ、上述のＮｉやＳｎと組み合わせて用いても好適である。また、かかるめっき層は、一層のみから構成される層であってもよい。
【００３９】
上述の構成を有する積層型チップバリスタ１において、外部電極６は、厚さ及び空隙率が以下に示すような所定の関係を満たすように形成されている。例えば、外部電極６の空隙率をａ（％）、外部電極６の厚さをｂ（μｍ）としたときに、外部電極６は、下記（i）又は（ii）の条件を満たすように形成されたものが好ましい。
（i）ｂは２０以上２５未満であり、ａ≦１．６ｂ−２５である。
（ii）ｂは２５以上であり、ａ≦１５である。
【００４０】
この条件を満たす外部電極６としては、上記（ii）で示される条件においてｂが２５以上３０以下であるものがより好ましい。さらに、下部電極６が下記式（iii）又は（iv）の条件を満たすように形成されていると、後述するバリスタ素子５内部への水素の侵入を抑止する効果に特に優れるようになるため一層好ましい。
（iii）ｂは２０以上２５未満であり、ａ≦０．８ｂ−１３である。
（iv）ｂは２５以上３０以下であり、ａ≦１．６ｂ−３３である。
【００４１】
外部電極６の厚さ及び空隙率が上記いずれかの関係を満たす積層型チップバリスタにおいては、外部電極６は、当該電極の外部からバリスタ素子５内部まで水素を通過できるほどの孔を有していない状態となっている。このため、積層型チップバリスタ１の製造時に、Ｎｉめっき層８及びＳｎめっき層１０を電気めっきにより形成させたとしても、かかるめっき時に生じた水素がバリスタ素子５内に進入することが極めて少ない。このため、積層型チップバリスタ１における内部電極４ａ，４ｂの含有している水素量は、上述した好適な範囲の量となり、この水素がはんだリフロー時に放出されたとしても、バリスタ特性にはほとんど影響を与えないようになる。
【００４２】
次に、図２を参照して構成された積層型チップバリスタ１の製造方法の一例について説明する。図２は、実施形態に係る積層型チップバリスタの製造方法を示すフロー図である。
【００４３】
まず、バリスタ層２を構成する主成分であるＺｎＯ、及びＰｒ、Ｃｏ、Ａｌ及びＫの金属又は酸化物等の微量添加物を所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する（ステップＳ１１）。この場合、微量添加物は、主成分であるＺｎＯに対してｐｐｍ単位の量となるように混合させることが好ましい。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて２０時間程度混合・粉砕を行ってスラリーを得る。
【００４４】
このスラリーを、ドクターブレード法等の公知の方法によりポリエチレンテレフタレート（ＰＥＴ）フィルム上に塗布した後、乾燥して厚さ３０μｍ程度の膜を形成し、得られた膜をＰＥＴフィルムから剥離してグリーンシートを得る（ステップＳ１２）。
【００４５】
次に、グリーンシート上に、内部電極４ａ，４ｂ用の材料であるペースト状のＰｄをスクリーン印刷法等により所定のパターンで印刷した後、Ｐｄペーストを乾燥させて所定のパターンを有するＰｄ層を形成する（ステップＳ１３）。
【００４６】
このＰｄ層が表面に形成されたグリーンシートを複数枚作成した後、これらをグリーンシートとＰｄ層とが交互となるように積層して積層体を形成する（ステップＳ１４）。こうして得られた積層体に、必要に応じて上述のグリーンシートのみを積層して得られた保護層用のグリーンシートを更に積層した後、所望のサイズに切断してグリーンチップを得る。
【００４７】
その後、このグリーンチップに、１８０〜４００℃、０．５〜２４時間程度の加熱処理を実施して脱バインダを行った後、さらに、１０００〜１４００℃、０．５〜８時間程度の焼成を行い（ステップＳ１５）、バリスタ素子５を得る。かかる焼成によって、グリーンチップにおけるグリーンシートはバリスタ層２となり、Ｐｄ層は内部電極４ａ及び４ｂとなる。こうして得られたバリスタ素子５には、次の外部電極６を形成する工程を実施する前に、研磨材等とともに研磨容器に入れるなどして素子表面の平滑処理を施してもよい。
【００４８】
次に、バリスタ素子５の両端部に、内部電極４ａ及び４ｂのそれぞれに接するように、主としてＡｇを含むペーストを塗布した後、このペーストに５５０〜８５０℃程度で加熱（焼付け）処理を行い、Ａｇからなる一対の外部電極６を形成する（ステップＳ１６）。
【００４９】
この外部電極６は、後述するＮｉめっき層８及びＳｎめっき層１０の形成工程において生じる水素を、バリスタ素子５に進入させないために、外部電極の厚さ及び空隙率が、好ましくは上記（i）及び（ii）、より好ましくは上記（iii）及び（iv）で示される外部電極６の条件を満たすように形成する。このとき、外部電極６の空隙率は、Ａｇを含むペーストを焼き付ける際の温度を５５０〜８５０℃の間で変化させ、またその温度における保持時間を１分〜１時間の間で適宜調整することにより制御することができる。また、外部電極６の厚さは、Ａｇを含むペーストの粘度、及び、ペーストを塗布するためのペースト中へのバリスタ素子５の浸漬時間を適宜調整することによって制御することができる。
【００５０】
その後、外部電極６表面に、電解めっき等によりＮｉめっき層８及びＳｎめっき層１０を順次形成して、積層型チップバリスタ１を得る（ステップＳ１７）。
【００５１】
このように構成された積層型チップバリスタ１は、上述の如く、外部電極６の外側にＮｉめっき層８及びＳｎめっき層１０という２つのめっき層を有しているにもかかわらず、バリスタ素子５、特に内部電極４ａ，４ｂ中の水素含有量が少ない状態となっている。このため、この積層型チップバリスタ１を、はんだリフロー等の高温条件が必要とされる手段によって電子機器等の基板上に設置した場合であっても、リフロー時の高温によって内部電極４ａ，４ｂから放出される水素量が極めて少なく、これにより、この水素によるバリスタ層２におけるバリスタ材料の結晶粒界の還元反応も最小限となる。その結果、積層型チップバリスタ１は、はんだリフロー処理前後におけるバリスタ特性の低下が極めて少ないため、電子機器等への搭載が容易となる。
【００５２】
また、積層型の電気素子における水素含有量を低減することは、上述した積層型チップバリスタだけでなく、その他の種々の積層型素子に対しても有効である。このような積層型素子としては、複数の金属酸化物層と、当該各金属酸化物層を挟むように配置された第１及び第２の内部電極とを備えるものが挙げられる。そして、これらの素子における内部電極（第１及び第２の内部電極）は、その体積１ｃｍ３あたりの水素含有量が１．１×１０−２ｇ未満であると好ましく、１．０×１０−２ｇ以下であるとより好ましい。このような積層型素子としては、コンデンサ、インダクタ、サーミスタ等が例示できる。
【実施例】
【００５３】
以下、本発明を実施例により更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【００５４】
［積層型チップバリスタの製造］
まず、純度９９．９％のＺｎＯ（９７．７２５ｍｏｌ％）に、Ｐｒ（０．５ｍｏｌ％）、Ｃｏ（１．５ｍｏｌ％）、Ａｌ（０．００５ｍｏｌ％）、Ｋ（０．０５ｍｏｌ％）、Ｃｒ（０．１ｍｏｌ％）、Ｃａ（０．１ｍｏｌ％）及びＳｉ（０．０２ｍｏｌ％）を添加してバリスタ材料を調製した。このバリスタ材料を用い、図２に示す手順に従って、バリスタ材料からなるバリスタ層２、Ｐｄからなる内部電極４ａ及び４ｂ、Ａｇからなる外部電極６、Ｎｉめっき層８、並びに、Ｓｎめっき層１０から構成され、幅０．６ｍｍ、長さ０．３ｍｍのサイズを有する図１に示す積層型チップバリスタを製造した。なお、以下に示す評価においては、全て同様の製造手順によって製造された積層型チップバリスタを用いた。
【００５５】
［内部電極の水素含有量による影響の評価］
積層型チップバリスタの製造に際して、内部電極４ａ，４ｂの１ｃｍ３あたりの水素含有量（ｇ／ｃｍ３）が、それぞれ（１）０、（２）５．８×１０−３、（３）６．７×１０−３、（４）７．６×１０−３、（５）８．５×１０−３、（６）９．３×１０−３、（７）１．０×１０−２及び（８）１．１×１０−２となる積層型チップバリスタのサンプルを作製した。
【００５６】
なお、内部電極４ａ，４ｂに含まれる水素量は、昇温・脱離分析（ＴＤＳ分析）により以下のようにして分析した。すなわち、真空中、室温から３００℃の昇温条件で積層型チップバリスタを加熱し、これによりバリスタ（内部電極）から発生したガス成分を採取し、これを質量分析計により分析して、ガス成分の種類及び量を検出した。
【００５７】
得られた（１）〜（８）の各サンプルを用い、まず、各バリスタにはんだリフローを実施する前のバリスタ電圧を測定した。なお、バリスタ電圧は、積層型チップバリスタに印加する電圧を徐々に大きくしていき、１ｍＡの電流が流れ始めた時の電圧とした。
【００５８】
次に、それぞれの積層型チップバリスタを、配線パターンが形成された基板上にクリームはんだにより取り付けた後、これを、２６０℃の空気雰囲気下にあるリフロー炉に入れはんだをリフローさせて、積層型チップバリスタと配線パターンとの接続を行った。こうして得られた基板上の積層型チップバリスタに電圧を印加して、はんだリフロー後における積層型チップバリスタのバリスタ電圧を測定した。
【００５９】
このような測定により得られた、各積層型チップバリスタのはんだリフロー前後のバリスタ電圧を比較することにより、リフロー前のバリスタ電圧に対するリフロー後のバリスタ電圧の変化率（％）を算出した。得られた結果をまとめて表１に示す。
【００６０】
【表１】
2005129651.tif 000003
【００６１】
表１より、内部電極４ａ，４ｂ中の水素含有量が本発明の積層型チップバリスタの範囲内であった（１）〜（７）のサンプルでは、はんだリフロー前後のバリスタ電圧の変化率が１０％未満であったのに対し、水素量が本発明の積層型チップバリスタの範囲外であった（８）のサンプルでは、バリスタ電圧の変化率が３０％となることが確認された。
【００６２】
［外部電極６の厚さによる影響の評価］
積層型チップバリスタの製造に際して、外部電極６の厚さ及び空隙率が表２に示す組み合わせとなるように変化させながら、（１１）〜（３０）の各積層型チップバリスタのサンプルを作製した。
【００６３】
得られた積層型チップバリスタを用い、上記「内部電極中の水素含有量による影響の評価」の試験において実施した方法と同様にして、はんだリフロー前後のバリスタ電圧の変化率を測定した。各積層型チップバリスタについて得られた結果を表２にまとめて示す。なお、表２中、外部電極６の厚さ及び空隙率の関係が本発明の条件を満たしているサンプルには※印を付した。よって、※が付されたサンプルは本発明の実施例に該当し、それ以外のサンプルは比較例に該当する。
【００６４】
【表２】
2005129651.tif 000004
【００６５】
表２より、外部電極６の厚さ及び空隙率が本発明の関係を満たしていた（１６）〜（１８）及び（２１）〜（３０）のサンプルでは、はんだリフロー前後のバリスタ電圧の変化率が全て６％以下であったのに対し、厚さ及び空隙率が本発明の関係を満たしていなかった（１１）〜（１５）、（１９）及び（２０）のサンプルでは、バリスタ電圧の変化率が全て１０％を超えており、はんだリフローによるバリスタ特性の低下が顕著に生じていることが確認された。
【図面の簡単な説明】
【００６６】
【図１】実施形態に係る積層型チップバリスタを模式的に示す断面図である。
【図２】実施形態に係る積層型チップバリスタの製造方法を示すフロー図である。
【符号の説明】
【００６７】
２…バリスタ層、４ａ，４ｂ…内部電極、５…バリスタ素子、６…外部電極、８…Ｎｉめっき層、１０…Ｓｎめっき層。
【図１】
2005129651.tif 000005
【図２】
2005129651.tif 000006