(57)【要約】【課題】液晶表示装置の駆動回路において、プロトコルを用いたデータ伝送を通じてタイミングコントローラーと各ドライバＩＣとの間に連結されている配線を効率的に使用して、タイミングコントローラーと各ドライバＩＣとの間に連結されている配線数を最小化する。【解決手段】液晶表示装置へのデータ入力区間ではタイミングコントローラーから出力されるデータパケットを各ドライバＩＣに伝達し、ブランク区間では制御パケットを各ドライバＩＣに伝達するデータおよび制御信号バスと、前記各ゲート、およびソースドライバＩＣと前記タイミングコントローラーとの間に連結し、前記タイミングコントローラーから出力されるクロック信号を前記各ドライバＩＣに伝達するクロック配線を含んで構成される。【選択図】図４
2005222018.tif 000002
【特許請求の範囲】
【請求項１】
液晶パネルに印加されるゲート電圧、およびデータ電圧により画面を表示する液晶表示装置の駆動回路において、
前記液晶パネルにゲート電圧を印加する複数のゲートドライバＩＣと、
前記液晶パネルにデータ電圧を印加する複数のソースドライバＩＣと、
前記各ゲート、およびソースドライバＩＣとに各種制御信号、およびデータ信号を印加するタイミングコントローラーと、
前記各ゲート、ソースドライバＩＣ、および前記タイミングコントローラーとの間に連結され、データ入力区間では前記タイミングコントローラーから出力されるデータパケットを各ドライバＩＣに伝達し、ブランク（Ｂｌａｎｋ）区間では制御パケットを各ドライバＩＣに伝達するデータおよび制御信号バスと、
前記各ゲート、ソースドライバＩＣ、および前記タイミングコントローラーとの間に連結され、前記タイミングコントローラーから出力されるクロック信号を前記各ドライバＩＣに伝達するクロック配線を含んで構成されることを特徴とする液晶表示装置の駆動回路。
【請求項２】
前記データおよび制御信号バスは、デバイスＩＤとデータとを伝送する第１配線と、ＳＴＨ信号の可否とデータとを伝送する第２配線と、データを伝送する第３配線とを含んで構成されたデータパケットを伝送することを特徴とする請求項１記載の液晶表示装置の駆動回路。
【請求項３】
前記データおよび制御信号バスは、デバイスＩＤと制御信号とを伝送する第１配線と、制御信号を伝送する第２配線とからなり、制御パケットを伝送することを含むことを特徴とする請求項１記載の液晶表示装置の駆動回路。
【請求項４】
前記データおよび制御信号バスは、デバイスＩＤとレジスタ設定値とを伝送する第１配線と、レジスタ設定値を伝送する第２配線とからなり、ドライバＩＣの初期設定値を伝送することを含むことを特徴とする請求項１記載の液晶表示装置の駆動回路。
【請求項５】
前記各ドライバＩＣは、前記タイミングコントローラーから入力される信号をドライバＩＣ内部で使用される信号に変換する受信機と、
前記受信機から入力された信号を液晶パネルに表示されるデータに処理するデータ処理機と、
入力されるパケットに含まれたデバイスＩＤとドライバＩＣの初期設定時に与えられたＩＤとを比較するＩＤ比較機と、
ＳＴＨまたは制御パケットの要請がある時、それに合う制御信号を生じる制御信号発生器と、
ドライバＩＣの初期設定値が格納された制御レジスタを含んで構成されることを特徴とする請求項１記載の液晶表示装置の駆動回路。
【請求項６】
各ドライバＩＣは、前記ＩＤ比較機においてデバイスＩＤを比較した結果、互いに異なると、更に前記データ処理機からデバイスＩＤ、ＳＴＨ、およびデータを含んだ全ての信号を次のＩＣに伝送する送信機を含むことを特徴とする請求項１または５記載の液晶表示装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特にタイミングコントローラーから各ドライバＩＣに出力される各種データ、および制御信号とをプロトコルを用いて伝送することにより、配線数を低減させ、バスの運用効率を増加させることに適当な液晶表示装置の駆動回路に関する。
【背景技術】
【０００２】
一般に、ディスプレイ装置の１つであるＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）はテレビを始めとして各種計測機器、情報端末機等のモニタに主に用いられて来たが、ＣＲＴ自分の重量や大きさにより電子製品のコンパクト化、軽量化の要求に積極対応することができなかった。
【０００３】
ここで、ＣＲＴに取り替えるために、軽薄、短小化の長所を有している液晶表示装置が活発に開発されて来て、近来は平板型表示装置としての役目を十分遂行することができる程度に開発され、その需要が格段に増加している傾向にある。
【０００４】
このような液晶表示装置は、２枚のガラス基板とその間に封入された液晶層とからなる平板型ディスプレイ装置であって、下部基板には画素領域を定義するゲートラインとデータラインとが相互交叉配置され、各画素領域には画素電極と前記ゲートラインの駆動信号によりスイッチングされ、データラインの信号を画素電極に印加する薄膜トランジスタが配置され、上部基板には画素電極を除いた領域に光が透過されることを遮断するためのブラックマトリックスが形成され、前記ブラックマトリックスを間に置いて各画素領域毎にカラーフィルタ層が形成され、全面には共通電極が形成される（特許文献１）。
【０００５】
図１は、液晶表示装置の基本的な構成を示す構成図であって、複数のゲートラインとデータラインとが交叉配置され、各ゲートラインとデータラインとが交叉する部位に薄膜トランジスタが配置され、画像をディスプレイする液晶パネル（１１）と、前記液晶パネル（１１）のデータラインを駆動するための駆動電圧を印加するソースドライバＩＣ（１３）と、前記液晶パネル（１１）のゲートラインを駆動するための駆動電圧を印加するゲートドライバＩＣ（１５）とからなる。
そして、前記ソースドライバＩＣ（１３）、およびゲートドライバＩＣ（１５）とで各種コントロール信号を提供する周辺回路等が備えられるが、前記周辺回路にはＬＶＤＳ部、タイミングコントローラー等がある。
【０００６】
ここで、前記タイミングコントローラー（２１）は、図２に示すように、ドライバＩＣ（２３）に各種制御信号を出力するが、前記信号等は各々異なる配線、即ちクロック信号を印加するクロック配線（２５）、データを印加するデータバス（２７）、制御信号を印加する制御信号バス（２９）等を通じて該ドライバＩＣに伝送される。
【０００７】
図３は、従来技術に係る液晶表示装置の駆動回路において、タイミングコントローラー（２１）から伝送される信号等を示すものであって、データバス（２７）は、液晶パネルにディスプレイされるべきデータ信号を伝送する配線であり、ＳＴＨ、ＬＯＡＤ、ＰＯＬ配線は各々制御信号バス（２９）であって、ＳＴＨはＳＴＨ配線を通じてドライバＩＣに伝送され、ＬＯＡＤ、およびＰＯＬ信号も各々のＬＯＡＤ配線、およびＰＯＬ配線を通じてドライバＩＣに伝送される。
【０００８】
しかし、上記のような従来の液晶表示装置の駆動回路は次のような問題があった。
全ての制御信号等がタイミングコントローラーから作られ、各制御信号毎に別途の別の配線を通じて該ドライバＩＣに伝送されるが、前記制御信号等は図３に示すように、データ入力区間でないＢｌａｎｋ区間のみに伝送され、データ信号はＢｌａｎｋ区間を除いたデータ入力区間のみで伝送されるので、各配線の運用効率が格段に低減する問題があった。
【０００９】
【特許文献１】特開２００１−４２８３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上記の従来技術の問題を解決するために案出したものであって、プロトコルを用いたデータ伝送を通じてタイミングコントローラーと各ドライバＩＣとの間に連結されている配線を効率的に使用することに適当な液晶表示装置の駆動回路を提供することを目的とする。
【００１１】
本発明の別の目的は、プロトコルを用いたデータ伝送を通じて前記タイミングコントローラーと各ドライバＩＣとの間に連結されている配線の数を最小化することに適当な液晶表示装置の駆動回路を提供することにある。
【課題を解決するための手段】
【００１２】
上記の目的を達成するための本発明に係る液晶表示装置の駆動回路は、
液晶パネルに印加されるゲート電圧、およびデータ電圧により画面を表示する液晶表示装置の駆動回路において、前記液晶パネルにゲート電圧を印加する複数のゲートドライバＩＣと、前記液晶パネルにデータ電圧を印加する複数のソースドライバＩＣと、前記各ゲート、およびソースドライバＩＣとに各種制御信号、およびデータ信号を印加するタイミングコントローラーと、前記各ゲート、ソースドライバＩＣ、および前記タイミングコントローラーとの間に連結され、データ入力区間では前記タイミングコントローラーから出力されるデータパケットを各ドライバＩＣに伝達し、ブランク（Ｂｌａｎｋ）区間では制御パケットを各ドライバＩＣに伝達するデータおよび制御信号バスと、前記各ゲート、ソースドライバＩＣ、および前記タイミングコントローラーとの間に連結され、前記タイミングコントローラーから出力されるクロック信号を前記各ドライバＩＣに伝達するクロック配線を含んで構成されることを特徴とする。
【００１３】
前記データおよび制御信号バスは、デバイスＩＤとデータとを伝送する第１配線と、ＳＴＨ信号の可否とデータとを伝送する第２配線と、データを伝送する第３配線とを含んで構成されたデータパケットを伝送することを特徴とする。
前記データを伝送する配線は第４配線、および第５配線のように、必要によってその以上に拡張可能である。
【００１４】
前記データおよび制御信号バスは、デバイスＩＤと制御信号とを伝送する第１配線と、制御信号を伝送する第２配線とからなり、制御パケットを伝送することを含むことを特徴とする。
前記制御信号を伝送する配線は、第３配線、および第４配線のように、必要によってその以上に拡張可能である。
【００１５】
前記データおよび制御信号バスは、デバイスＩＤとレジスタ設定値とを伝送する第１配線と、レジスタ設定値を伝送する第２配線とからなり、ドライバＩＣの初期設定値を伝送することを含むことを特徴とする。
前記レジスタ設定値を伝送する配線は、第３配線、および第４配線のように、必要によってその以上に拡張可能である。
【００１６】
前記各ドライバＩＣは、前記タイミングコントローラーから入力される信号をドライバＩＣ内部で使用される信号に変換する受信機と、前記受信機から入力された信号を液晶パネルに表示されるデータに処理するデータ処理機と、入力されるパケットに含まれたデバイスＩＤとドライバＩＣの初期設定時に与えられたＩＤとを比較するＩＤ比較機と、ＳＴＨまたは制御パケットの要請がある時、それに合う制御信号を生じる制御信号発生器と、ドライバＩＣの初期設定値が格納された制御レジスタを含んで構成されることを特徴とする。
【００１７】
各ドライバＩＣは、前記ＩＤ比較機においてデバイスＩＤを比較した結果、互いに異なると、更に前記データ処理機からデバイスＩＤ、ＳＴＨ、およびデータを含んだ全ての信号を次のＩＣに伝送する送信機を含むことを特徴とする。
【発明の効果】
【００１８】
本発明によれば、液晶表示装置の駆動回路は次の効果が得られる。
プロトコルを用いてタイミングコントローラーからドライバＩＣにパケットを伝送することにより、配線数を低減させることができ、それによってバス運用効率を高めることができる。
【００１９】
また、別の制御信号が追加されても、このような方式で配線数をそのまま維持しながら新たな機能を追加させることができるので、ドライバＩＣに一層多い機能を有するようにし、かつ、配線数の増加を防止することができる。
【００２０】
このように、配線数の低減はソースＰＣＢｌｅｓｓのようなＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）技術を使用する時、パネル上の配線数を低減させることにより配線幅を大きくすることができるので、電圧降下によるドライバＩＣの誤動作を防止することができる効果が得られる。
【発明を実施するための最良の形態】
【００２１】
以下、添付の図面を参照しながら本発明に係る液晶表示装置の駆動回路を説明する。
図４は、本発明に係る液晶表示装置の駆動回路を示すものであって、タイミングコントローラー（３１）とドライバＩＣ３３との間はクロック配線（３５）と、データおよび制御信号バス（３７）とにより接続されている。
【００２２】
本発明はデータ入力のないＢｌａｎｋ区間に、データおよび制御信号バス（３７）を通じて各ドライバＩＣに制御信号を伝送することにより既存に比べて配線数を大幅減らすことにより、バス（Ｂｕｓ）をより効果的に使用することに技術的特徴があるものであって、タイミングコントローラーとドライバＩＣとの間にはデータ、および各種制御信号を伝送するためのデータおよび制御信号バス（３７）と、クロック信号の伝送のためのクロック配線（３５）のみを構成して、前記データ、および制御信号をバスの区分なしに１つのバスを用いて伝送する。
【００２３】
このためには、図５のようなパケットを用いる。
即ち、図５は、本発明に係るデータおよび制御信号バスを通じて伝送されるパケットを示すものであって、前記データ、および制御信号配線（３７）を通じてＢｌａｎｋ区間には、制御パケットを伝送し、データ入力区間にはデータパケットを伝送する。
【００２４】
図６Ａは、本発明に係るデータパケットを示すものであり、図６Ｂは、制御パケットを示すものであり、図６Ｃは、ドライバＩＣの初期設定のためのパケットを示すものであって、図６Ａによると、バス中の１つの配線はデバイスＩＤとデータを、別の配線はＳＴＨ信号の可否とデータとを、残りの配線を用いてデータを伝送していることを示す。
【００２５】
図６Ｂは、制御パケットを示すものであって、バス中の１つの配線はデバイスＩＤと制御信号とを伝送し、残りの配線により等を用いて制御信号を伝送していることを示す。
【００２６】
図６Ｃは、ドライバＩＣの初期設定のためのパケットを示すものであって、バス中の１つの配線はデバイスＩＤとレジスタ設定値とを伝送し、残りの配線を用いてレジスタ設定値を伝送していることを示す。
【００２７】
図７は、本発明の液晶表示装置の駆動回路に係るドライバＩＣの内部構成ブロック図であって、受信機（７１）、データ処理機（７３）、ＩＤ比較機（７５）、制御信号発生器（７７）、制御レジスタ（７９）、および従来のドライバＩＣの内部ブロック部（８１）から構成されている。
本発明に係るドライバＩＣは、前記受信機（７１）がバスを通じて入力されるパケットを受け取って、ＩＣの内部で使用される信号に変換し、データ処理機（７３）は液晶表示装置の画面にディスプレイされるデータを処理し、ＩＤ比較機（７５）はドライバＩＣの初期設定時に与えられた値とパケットのデバイスＩＤとを比較する。
【００２８】
そして、前記制御信号発生器（７７）は、ＳＴＨまたは制御パケットの要請がある時に、それに合う制御信号を発生させ、前記制御レジスタ（７９）はドライバＩＣの初期設定値が格納される。
【００２９】
最終に、前記従来のドライバＩＣの内部ブロック部（８１）は、従来のドライバＩＣと同様に信号等を受け取って、液晶表示装置の画面にデータを出力する役目をする。
このように構成されたドライバＩＣの動作を図６Ａないし６Ｃのパケットと共に説明すると次の通りである。
【００３０】
先ず、図６Ａのようなデータパケットが受信機（７１）を通じて入力されると、ＩＤ比較機（７５）は入力されるパケットのデバイスＩＤとドライバＩＣの初期設定時に与えられたＩＤとを比較する。その際、ドライバＩＣに設定されたデバイスＩＤと不一致するとドライバＩＣはデータを処理しなく、電力消耗を減らすためにデータ処理機（７３）と制御信号発生器（７７）を待機（Ｓｔａｎｄｂｙ）状態にする。
【００３１】
若し、パケットのドライバＩＣとドライバＩＣに設定されたＩＤとが互いに一致すると、データ処理機（７３）は受信機（７１）を通じて入力されたデータを受け取って従来のドライブＩＣの内部ブロック部（８１）にデータを伝送する。その際、パケットからＳＴＨ信号を発生させる要請があると、前記の制御信号発生器（７７）はＳＴＨ信号を発生させ、若し、ＳＴＨ信号発生の要請がなければ、制御信号発生器（７７）は待機状態となる。
【００３２】
図６Ｂのような制御パケットが受信機（７１）を通じて入力されると、ＩＤ比較機（７５）はデバイスＩＤを比較して制御パケットが入力されたことを認識する。
その際、前記ＩＤ比較機（７５）において、制御パケットが入力されたことを認識する方法は次の通りである。
【００３３】
例えば、ドライバＩＣ１ないしドライバＩＣ８に与えられたデバイスＩＤが０００１ないし１０００と仮定すると、制御信号はドライバＩＣ毎に入力されるデータとは異に、全てのドライバＩＣに同時に入力されるので、デバイスＩＤが１００１の場合は、制御パケットと認識する。
これは実際に、ドライバＩＣに与えられたデバイスＩＤと重ならないように設定しさえすればよい。
【００３４】
前記制御パケットが入力されると、データ処理機は使用されないので、待機状態にし、制御信号発生器（７７）から制御信号の要請による信号を発生させて従来のドライバＩＣの内部ブロック部（８１）に入力する。その際、制御レジスタ（７９）に設定された値により制御信号の発生タイミングを調節することになる。
【００３５】
一方、図６ＣのようなドライバＩＣの初期設定のためのパケットが受信機（７１）を通じて入力されると、ＩＤ比較機（７５）でデバイスＩＤを比較して、ドライバＩＣの初期設定のためのパケットが入力されたことを認識する。このパケットはドライバＩＣにパワーが入力された後、正常動作する前に初期設定を行うものであるので、全てのドライバＩＣが同時に設定される。
【００３６】
従って、００００のような値を使用して初期設定のためのパケットと認識するようにすればよい。このパケットが入力されると、データ処理機（７３）、制御信号発生器（７７）、従来のドライバＩＣの内部ブロック部（８１）のようなブロックは動作しなくても良いので、待機状態とし、各レジスタは入力されるセッティング値によりセッティングされることになる。
その際、セッティングされる値は、各ドライバＩＣのデバイスＩＤ、ＳＴＨ、ＰＯＬ、ＬＯＡＤ等の制御信号発生要請がある時、各制御信号の発生タイミングに対する設定値である。
【００３７】
勿論、前記図６Ｂおよび６Ｃの場合、各ドライバＩＣ毎に制御信号の発生や初期設定値を異なりにすることができるが、これは各々の場合にも前記図６Ａのデータパケットと同様に、デバイスＩＤをドライバＩＣ毎に区分できるように設定しさえすればよい。
【００３８】
図８および図９は、図７のようなブロックを有するドライバＩＣを使用して構成することができるタイミングコントローラーとドライバＩＣとの間の連結方式を示すものである。
【００３９】
図８は、各ドライバＩＣに連結されるバスが個別的な場合であって、ポイントツウポイント（Ｐｏｉｎｔ  ｔｏ  Ｐｏｉｎｔ）方式であり、図９は、１つのバスで各ドライバＩＣに分配されて連結される場合であって、マルチドロップ（Ｍｕｌｔｉｄｒｏｐ）方式に該当する。
【００４０】
図１０は、本発明によるドライバＩＣの内部ブロック図であって、図７の構成に送信機を追加した場合であり、これは図１１のような連結方式であるＣＡＳＣＡＤＥを具現するためのものである。
【００４１】
ここで、図１０の動作は、図７の動作と略同一であり、単に、送信機（８３）が追加されることによる動作だけ追加される。例えば、図６Ａのようなデータパケットが入力される場合、デバイスＩＤが異なるとデータ処理機（７３）ではデバイスＩＤ、ＳＴＨ、およびデータを含んだ全ての信号を送信機（８３）に送り、次のドライバＩＣに渡すことになる。
デバイスＩＤが同一であれば、送信機（８３）は動作する必要がないので、待機状態になる。
【００４２】
同様に、図６Ｂおよび６Ｃのようなパケットが入力される場合にも全てのドライバＩＣが動作しなければならないので、各ドライバＩＣは与えられた動作を遂行することと共に、送信機（８３）を次のドライバＩＣにパケットを伝送することになる。
【００４３】
このように、本発明は多様な変化、変更、および均等物を使用することができ、前記の実施に形態等を適切に変形して同様に応用することができることは明確である。従って、前記記載内容は下記の特許請求範囲の限界により定まる本発明の範囲を限定するのではない。
【図面の簡単な説明】
【００４４】
【図１】一般の液晶表示装置の基本構成図である。
【図２】従来の技術に係る液晶表示装置の駆動回路の構成ブロック図である。
【図３】図２に係るタイミングコントローラーから出力される各種信号を示す概念図である。
【図４】本発明に係る液晶表示装置の駆動回路の構成ブロック図である。
【図５】本発明に係るデータおよび制御信号バスを通じて伝送されるパケットを示す図面である。
【図６】Ａは本発明に係るデータパケットの構成図であり、Ｂは本発明に係る制御パケットの構成図であり、Ｃは本発明に係るドライバＩＣの初期設定のためのパケットの構成図である。
【図７】本発明の液晶表示装置の駆動回路に係るドライバＩＣの内部構成ブロック図である。
【図８】図７のようなブロックを有するドライバＩＣを使用して構成することができるタイミングコントローラーとドライバＩＣとの間の連結方式でバスが個別的な場合を示す図面である。
【図９】図７のようなブロックを有するドライバＩＣを使用して構成することができるタイミングコントローラーとドライバＩＣとの間の連結方式でマルチドロップ方式の場合を示す図面である。
【図１０】本発明の別の実施の形態に係るドライバＩＣの内部ブロック図である。
【図１１】本発明の別の実施の形態に係るタイミングコントローラーとドライバＩＣとの間の連結方式を示す図面である。
【符号の説明】
【００４５】
２７  データバス
３１  タイミングコントローラー
３３  ドライバＩＣ
３５  クロック配線
３７  データおよび制御信号バス
７１  受信機
７３  データ処理機
７５  ＩＤ比較機
７７  制御信号発生器
７９  制御レジスタ
８１  従来のドライバＩＣの内部ブロック部
８３  送信機
【図１】
2005222018.tif 000003
【図２】
2005222018.tif 000004
【図３】
2005222018.tif 000005
【図４】
2005222018.tif 000006
【図５】
2005222018.tif 000007
【図６】
2005222018.tif 000008
【図７】
2005222018.tif 000009
【図８】
2005222018.tif 000010
【図９】
2005222018.tif 000011
【図１０】
2005222018.tif 000012
【図１１】
2005222018.tif 000013