(57)【要約】【課題】プレーナ構造の半導体素子の湾曲するＰＮ接合に生じ易い電界集中を緩和する。【解決手段】第１の半導体領域（１）の主面（１ａ）及び第２の半導体領域（２）の主面（２ａ）を被覆する保護膜（３）は、凹部（１２）と共に凹部（１２）の周囲に環状露出面（２ｂ）を形成する開口部（３ａ）を有し、第２の半導体領域（２）は、第２導電型の不純物を凹部（１２）の内面に加えて環状露出面（２ｂ）からも導入して第１の半導体領域（１）内に形成されるので、第１の半導体領域（１）の主面（１ａ）に対して略並行な方向により広く、凹部（１２）の周面側から底面側にかけて形成される第１の半導体領域（１）と第２の半導体領域（２）とのＰＮ接合（４）の界面は大きい曲率を有する。よって、半導体素子の湾曲するＰＮ接合に生じ易い電界集中を緩和でき、高耐圧化を良好に達成することができる。【選択図】  図１
2005019602.tif 000002
【特許請求の範囲】
【請求項１】
プレ−ナ型のＰＮ接合を形成する第１導電型の第１の半導体領域と、該第１の半導体領域の内側に形成され且つ前記第１の半導体領域の主面と連続する主面を有する第２の半導体領域と、該第２の半導体領域の主面の内側に形成された凹部と、前記第１の半導体領域の主面及び第２の半導体領域の主面を被覆する保護膜とを備え、
前記保護膜は、前記凹部と共に該凹部の周囲に前記第２の半導体領域の主面を環状に露出させる開口部を有し、
前記第２の半導体領域は、前記開口部内の前記凹部の内面及び前記凹部の周囲に環状に露出した前記第２の半導体領域の主面から第１導電型とは反対の第２導電型の不純物を前記第１の半導体領域内に導入して形成されており、前記ＰＮ接合が前記凹部の下側から前記開口部の外側まで延びていることを特徴とする半導体素子。
【請求項２】
前記凹部は、前記第１の半導体領域の主面と略並行に形成された底壁と、該底壁の外周部に形成された側壁とを有し、
前記凹部の周囲に環状に露出した前記第２の半導体領域は、前記保護膜から前記側壁までの幅方向の寸法が前記第１の半導体領域の主面から前記底壁までの深さ方向の寸法と略同一に形成される請求項１に記載の半導体素子。
【請求項３】
前記凹部の周面側から底面側にかけて形成される前記第１の半導体領域と第２の半導体領域とのＰＮ接合は、前記第２の半導体領域側から前記第１の半導体領域側に突出して湾曲する２つの湾曲断面部を有する請求項１又は２に記載の半導体素子。
【請求項４】
前記第２の半導体領域に電気的に接続された第１の電極と、前記第１の半導体領域に電気的に接続された第２の電極とを備える請求項１〜３の何れか１項に記載の半導体素子。
【請求項５】
第１導電型の第１の半導体領域を有する半導体基板を用意する工程と、
前記半導体基板の主面を被覆し且つ該主面の内側に第１開口部を有する第１保護膜を形成する工程と、
前記第１保護膜の第１開口部により露出される前記半導体基板の主面に凹部を形成する工程と、
前記第１保護膜の第１開口部よりも拡張した第２開口部を有する第２保護膜を形成し、前記凹部の周囲に前記第１の半導体領域を環状に露出させる工程と、
前記第２開口部内の前記凹部の内面及び前記凹部の周囲に環状に露出した前記第１の半導体領域の主面から第１導電型とは反対の第２導電型の不純物を前記第１の半導体領域内に導入して前記半導体基板の主面側に第２の半導体領域を形成する工程とを含むことを特徴とする半導体素子の製法。
【請求項６】
前記凹部は、前記半導体基板の主面と略並行に形成された底壁と、該底壁の外周部に形成された側壁とを有し、
前記第２開口部を形成する工程は、前記凹部の周囲に環状に露出した前記第１の半導体領域の前記第２保護膜から前記側壁までの幅方向の寸法を前記半導体基板の主面から前記底壁までの深さ方向の寸法と略同一に形成する工程を含む請求項５に記載の半導体素子の製法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子及びその製法、特に、プレーナ構造の半導体素子の湾曲するＰＮ接合の界面が大きい曲率を有し、湾曲するＰＮ接合に生じ易い電界集中を緩和できる半導体素子及びその製法に関する。
【０００２】
【従来の技術】
図７に示すように、ＰＮ接合の界面を半導体基板（３０）の上面（３０ａ）に露出し、この露出部がシリコン酸化膜などから成る絶縁膜（２３）により被覆されたプレーナ構造の半導体素子は公知である。プレーナ構造の半導体素子の製法は、まず、例えばＮ型から成る第１の半導体領域（２１）を備えた半導体基板（３０）を用意し、半導体基板（３０）の上面（３０ａ）に開口部（２３ａ）を内側に有する絶縁膜（２３）を形成する。次に、絶縁膜（２３）を拡散マスクとして、開口部（２３ａ）から第１の半導体領域（２１）内に例えばＰ型から成る第２の不純物を導入する。この工程により、第１の半導体領域（２１）の上面（２１ａ）側に第２の半導体領域（２２）が隣接して形成される。第１の半導体領域（２１）と第２の半導体領域（２２）とのＰＮ接合（２４）の界面は、半導体基板（３０）の上面（３０ａ）に露出する。半導体基板（３０）の上面（３０ａ）に露出したＰＮ接合（２４）の界面は、Ｐ型の不純物を導入する際に拡散マスクとして使用された絶縁膜（２３）又は新たに形成された別の絶縁膜により被覆される。
【０００３】
プレーナ構造の半導体素子は、半導体基板（３０）の上面（３０ａ）に露出したＰＮ接合（２４）の界面が半導体基板（３０）に密着した絶縁膜（２３）により被覆されるため、ＰＮ接合（２４）の界面が半導体基板の側面に露出するメサ構造の半導体素子に比較して一般的に信頼性が高い。しかしながら、プレーナ構造の半導体素子では、上述のように絶縁膜（２３）の開口部（２３ａ）を通じて不純物を導入するため、ＰＮ接合（２４）が半導体基板（３０）内に湾曲して形成される。
【０００４】
図７に示すように、第２の半導体領域（２２）は、絶縁膜（２３）の開口部（２３ａ）から半導体基板（３０）の厚さ方向に拡散された半導体領域に加え、半導体基板（３０）の上面（３０ａ）に対して略並行な方向に半導体基板（３０）内に拡散された半導体領域を有し、半導体基板（３０）の上面（３０ａ）側から半導体基板（３０）の厚さ方向に湾曲したＰＮ接合（２４）の界面を第２の半導体領域（２２）の側面側に形成する。この湾曲したＰＮ接合（２４）の界面には、半導体素子に逆方向電圧を印加した際に、電界集中が起こり易く、結果としてメサ構造の半導体素子に比較して高耐圧化が難しいという問題がある。よって、プレーナ構造の半導体素子の耐圧を向上するためには、ＰＮ接合（２４）の湾曲した界面の曲率を極力大きく緩やかに形成し、電界集中を緩和する必要がある。湾曲したＰＮ接合の界面の曲率を大きくするためには、半導体領域を深く形成すればよい。しかしながら、半導体領域を深く形成すると、不純物拡散によって形成された半導体領域の占有面積が大きくなり、素子の小型化又は高集積化に不利となる欠点を有する。
【０００５】
そこで、半導体領域の拡散深さを深くしないで、湾曲した界面の曲率を大きくする試みがされている。下記特許文献１は、例えばＮ型の第１の半導体領域を有する半導体基板の上面に凹部を形成し、凹部からＮ型とは反対のＰ型の導電型を有する不純物を導入して第２の半導体領域を第１の半導体領域に隣接して形成する半導体素子の製法を開示する。この製法によれば、図８に示すように、凹部（４２）の底壁（４２ａ）及び側壁（４２ｂ）から半導体基板（４０）内に不純物が拡散される。よって、導入された不純物が半導体基板（４０）の主面（４０ａ）に対して略並行な方向に外側にも比較的広く拡散するため、凹部（４２）の周面側から底面側にかけて形成される第１の半導体領域（３１）と第２の半導体領域（３２）とのＰＮ接合（３４）の界面の曲率を大きくできる。
【０００６】
詳述すると、図７に示すように、半導体基板（３０）の上面（３０ａ）に凹部を形成しないで不純物を導入すると、半導体基板（３０）の上面（３０ａ）から半導体素子の厚さ方向に拡散した不純物の拡散距離に対し、半導体基板（３０）の上面（３０ａ）から半導体基板（３０）の上面（３０ａ）に対して略並行な方向に拡散した不純物の拡散距離は、８０％程度となり、湾曲するＰＮ接合（３４）の界面の曲率が比較的小さくなる。一方、図８に示すように、半導体基板（４０）の上面（４０ａ）に凹部（４２）を形成して不純物を導入すると、凹部（４２）の底壁（４２ａ）から半導体基板（４０）の厚さ方向に拡散した不純物と、凹部（４２）の側壁（４２ｂ）から半導体基板（４０）の上面（４０ａ）に対して略並行な方向に拡散した不純物とが実質的に同一の拡散距離となる。よって、凹部（４２）の周面側から底面側にかけて形成されるＰＮ接合（３４）の界面の曲率を大きくできる。
【０００７】
【特許文献１】
特開昭４９−７７５８１号公報（図１）
【０００８】
【発明が解決しようとする課題】
電力用半導体素子では、更なる高耐圧化が要求されている。しかしながら、プレーナ構造の半導体素子は、更なる高耐圧化の要求に応えられるレベルには至っていないのが実情であり、より高い耐圧を得るためには、湾曲するＰＮ接合の界面の改良が更に必要である。
よって、本発明は、プレーナ構造の半導体素子に形成される湾曲するＰＮ接合の界面がより大きい曲率を有し、湾曲するＰＮ接合に生じ易い電界集中を緩和できる半導体素子及びその製法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明による半導体素子は、プレ−ナ型のＰＮ接合（４）を形成する第１導電型の第１の半導体領域（１）と、第１の半導体領域（１）の内側に形成され且つ第１の半導体領域（１）の主面（１ａ）と連続する主面（２ａ）を有する第２の半導体領域（２）と、第２の半導体領域（２）の主面（２ａ）の内側に形成された凹部（１２）と、第１の半導体領域（１）の主面（１ａ）及び第２の半導体領域（２）の主面（２ａ）を被覆する保護膜（３）とを備え、保護膜（３）は、凹部（１２）と共に凹部（１２）の周囲に第２の半導体領域（２）の主面（２ａ）を環状に露出させる開口部（３ａ）を有し、第２の半導体領域（２）は、開口部（３ａ）内の凹部（１２）の内面及び凹部（１２）の周囲に環状に露出した第２の半導体領域（２）の主面（２ａ）から第１導電型とは反対の第２導電型の不純物を第１の半導体領域（１）内に導入して形成されており、ＰＮ接合（４）が凹部（１２）の下側から開口部（３ａ）の外側まで延びている。第２導電型の不純物を凹部（１２）の内面に加えて凹部（１２）の周囲の露出面からも導入して第１の半導体領域（１）内に形成される第２の半導体領域（２）は、第１の半導体領域（１）の主面（１ａ）に対して略並行な方向により広く、凹部（１２）の周面側から底面側にかけて形成される第１の半導体領域（１）と第２の半導体領域（２）とのＰＮ接合（４）の界面は大きい曲率を有する。よって、半導体素子の湾曲するＰＮ接合に生じ易い電界集中を緩和でき、高耐圧化を良好に達成することができる。
【００１０】
本発明による半導体素子の製法は、第１導電型の第１の半導体領域（１）を有する半導体基板（１０）を用意する工程と、半導体基板（１０）の主面（１０ａ）を被覆し且つ主面（１０ａ）の内側に第１開口部（１３ａ）を有する第１保護膜（１３）を形成する工程と、第１保護膜（１３）の第１開口部（１３ａ）により露出される半導体基板（１０）の主面（１０ａ）に凹部（１２）を形成する工程と、第１保護膜（１３）の第１開口部（１３ａ）よりも拡張した第２開口部（３ａ）を有する第２保護膜（３）を形成し、凹部（１２）の周囲に第１の半導体領域（１）を環状に露出させる工程と、第２開口部（３ａ）内の凹部（１２）の内面及び凹部（１２）の周囲に環状に露出した第１の半導体領域（１）の主面（１ａ）から第１導電型とは反対の第２導電型の不純物を第１の半導体領域（１）内に導入して半導体基板（１０）の主面（１０ａ）側に第２の半導体領域（２）を形成する工程とを含む。第２導電型の不純物を凹部（１２）の内面に加えて凹部（１２）の周囲の露出面からも半導体基板（１０）内に導入して、半導体基板（１０）の主面（１０ａ）に対して略並行な方向により広く不純物を拡散させて第２の半導体領域（２）を第１の半導体領域（１）に隣接して形成することができる。よって、凹部（１２）の周面側から底面側にかけて形成される第１の半導体領域（１）と第２の半導体領域（２）とのＰＮ接合（４）の界面に大きな曲率を形成して、湾曲するＰＮ接合に生じ易い電界集中を緩和でき、高耐圧化を良好に達成することができる。また、高耐圧化のために第２の半導体領域（２）の拡散深さを必要以上に増大する必要がないので、半導体素子の小型化又は高集積化も良好に達成できる。
【００１１】
【発明の実施の形態】
以下、本発明による半導体素子及びその製法の実施の形態を図１〜図６について説明する。
本実施の形態の半導体素子は、図１に示すように、主面（１ａ）の内側にプレ−ナ構造のＰＮ接合を形成する第１導電型の第１の半導体領域（１）と、第１の半導体領域（１）の内側に形成され且つ第１の半導体領域（１）の主面（１ａ）と連続する主面（２ａ）を有する第２の半導体領域（２）と、第２の半導体領域（２）の主面（２ａ）の内側に形成された凹部（１２）と、第１の半導体領域（１）の主面（１ａ）及び第２の半導体領域（２）の主面（２ａ）を被覆する保護膜（３）とを備える。本実施の形態では、Ｎ型の導電型を有する第１の半導体領域（１）と、Ｐ型の導電型を有する第２の半導体領域（２）とを備え、図１に示すように、第２の半導体領域（２）に電気的に接続された第１の電極（５）と、第１の半導体領域（１）に電気的に接続された第２の電極（６）とを有するプレーナ構造のダイオード素子を例示する。保護膜（３）は、例えば熱酸化により第１の半導体領域（１）の主面（１ａ）及び第２の半導体領域（２）の主面（２ａ）に形成されたシリコン酸化膜から成り、凹部（１２）と共に凹部（１２）の周囲に第２の半導体領域（２）の主面（２ａ）を環状に露出させる開口部（３ａ）を有する。よって、保護膜（３）は、第２の半導体領域（２）の環状露出面（２ｂ）を介して凹部（１２）より外側に位置して形成される。
【００１２】
本発明の半導体素子の従来の半導体素子と異なる点は、第２の半導体領域（２）が開口部（３ａ）内の凹部（１２）の内面及び環状露出面（２ｂ）から第１導電型とは反対の第２導電型の不純物を第１の半導体領域（１）内に導入して形成されたことにある。第２導電型の不純物を凹部（１２）の内面に加えて環状露出面（２ｂ）からも導入して第１の半導体領域（１）内に形成される第２の半導体領域（２）は、第１の半導体領域（１）の主面（１ａ）に対して略並行な方向により広く、凹部（１２）の周面側から底面側にかけて形成される第１の半導体領域（１）と第２の半導体領域（２）とのＰＮ接合（４）の界面は大きい曲率を有する。よって、半導体素子の第１の電極（５）と第２の電極（６）との間に逆方向電圧が印加された際に、半導体素子の湾曲するＰＮ接合に生じ易い電界集中を緩和でき、高耐圧化を良好に達成することができる。また、図１の半導体素子は、プレーナ構造を有するので、耐圧変動が生じ難く信頼性が高い。
【００１３】
図１に示すように、凹部（１２）は、第１の半導体領域（１）の主面（１ａ）と略並行に形成された底壁（１２ａ）と、底壁（１２ａ）の外周部に形成された側壁（１２ｂ）とを有し、環状露出面（２ｂ）は、保護膜（３）から側壁（４ｂ）までの幅方向の寸法（Ｗ）が第２の半導体領域（２）の主面（２ａ）から底壁（４ａ）までの深さ方向の寸法（ｄ）と略同一に形成される。図２に示すように、第２の半導体領域（２）の側面側は、凹部（１２）の底壁（１２ａ）から半導体素子の厚さ方向に拡散した不純物と、凹部（１２）の側壁（１２ｂ）から第１の半導体領域（１）の主面（１ａ）に対して略並行な方向に拡散した不純物と、環状露出面（２ｂ）から半導体素子の厚さ方向及び第１の半導体領域（１）の主面（１ａ）に対して略並行な方向にそれぞれ拡散した不純物とから形成される。また、環状露出面（２ｂ）から半導体基板（３０）の上面（３０ａ）に対して略並行な方向に拡散した不純物の拡散距離は、凹部（１２）の底壁（１２ａ）又は環状露出面（２ｂ）から半導体基板（３０）の厚さ方向に拡散した不純物の拡散距離に対して、従来技術と同様に８０％程度となる。一方、凹部（１２）の側壁（１２ｂ）から半導体基板（３０）の上面（３０ａ）に対して略並行な方向に拡散した不純物の拡散距離は、凹部（１２）の底壁（１２ａ）又は環状露出面（２ｂ）から半導体基板（３０）の厚さ方向に拡散した不純物の拡散距離と実質的に同一となる。更に、第２導電型の不純物が凹部（１２）の底壁（１２ａ）及び側壁（１２ｂ）から導入されると共に、凹部（１２）の周囲に形成された環状露出面（２ｂ）からも導入されるため、凹部（１２）の周面側では、凹部の側壁（１２ｂ）と環状露出面（２ｂ）との両方から不純物が導入されて、この領域の不純物濃度が高くなる。
【００１４】
この結果、半導体基板（１０）の中央側に形成される第１の半導体領域（１）と第２の半導体領域（２）とのＰＮ接合（４）は、図８に示す従来の半導体素子の構造と同程度の深さに形成されるが、凹部（１２）の周面側から底面側にかけて形成される第１の半導体領域（１）と第２の半導体領域（２）とのＰＮ接合（４）は、導入された不純物が半導体基板（１０）の主面（１０ａ）に対して略並行な方向に外側により広く拡散され、拡張された大きな曲率となる。また、第２の半導体領域（２）の環状露出面（２ｂ）の幅方向の寸法（Ｗ）と凹部（１２）の深さ方向の寸法（ｄ）とを略同一にすることにより、凹部（１２）の側壁（１２ｂ）と環状露出面（２ｂ）との両方から導入された不純物を半導体基板（１０）内の凹部（１２）からより離間した位置に拡散してＰＮ接合（４）の界面の曲率を大きくすることができる。即ち、環状露出面（２ｂ）から導入された不純物が、半導体基板（１０）の主面（１０ａ）に対して略並行な方向と半導体基板（１０）の厚み方向に拡散することにより、湾曲するＰＮ接合（４）の界面は、第２の半導体領域（２）側から第１の半導体領域（１）側に突出して湾曲する２つの湾曲断面部（８）を有する。
【００１５】
半導体素子の製法では、図３に示すように、まず、第１導電型の第１の半導体領域（１）を有し、シリコンウエハから成る半導体基板（１０）を用意する。第１導電型は、例えばＮ型とする。次に、半導体基板（１０）の主面（１０ａ）を被覆し且つ主面（１０ａ）の内側に第１開口部（１３ａ）を有する第１保護膜（１３）を形成する。詳細に図示しないが、半導体基板（１０）の主面（１０ａ）には、例えば熱酸化により形成されたシリコン酸化膜が第１保護膜（１３）として被覆される。シリコン酸化膜は、周知のリソグラフィ技術により所望の位置に第１開口部（１３ａ）を形成でき、エッチングマスクとして良好に使用できる。第１保護膜（１３）は、半導体基板（１０）の主面（１０ａ）の凹部（１２）を形成する位置に第１開口部（１３ａ）が形成され、第１開口部（１３ａ）は、上面から見て略円形状に形成される。
【００１６】
続いて、第１保護膜（１３）の第１開口部（１３ａ）により露出される半導体基板（１０）の主面（１０ａ）に凹部（１２）を形成する。図４に示すように、凹部（１２）は、第１保護膜（１３）の第１開口部（１３ａ）を利用して、周知のドライエッチング又はウェットエッチング技術により露出する半導体基板（１０）の主面（１０ａ）を除去して形成され、半導体基板（１０）の主面（１０ａ）と略並行に形成された底壁（１２ａ）と、底壁（１２ａ）の外周部に形成された側壁（１２ｂ）とを有する。凹部（１２）は、半導体基板（１０）の主面（１０ａ）に略垂直な側壁（１２ｂ）を形成するためにドライエッチングにより形成されることが望ましいが、凹部（１２）の深さが比較的浅いときにはウェットエッチングにより形成してもよい。また、凹部（１２）は、第１保護膜（１３）の第１開口部（１３ａ）の内側に且つ第１開口部（１３ａ）の縁部と隣接し、第１開口部（１３ａ）と同様に、上面から見て略円形状に形成される。
【００１７】
次に、第１保護膜（１３）の第１開口部（１３ａ）よりも拡張した第２開口部（３ａ）を有する第２保護膜（３）を形成し、凹部（１２）の周囲に環状露出面（２ｂ）を形成する。即ち、第１保護膜（１３）は、再びリソグラフィ技術により部分的に除去され、凹部（１２）の周囲に環状露出面（２ｂ）を形成する第２開口部（３ａ）を有する拡散マスクとしての第２保護膜（３）となる。図５に示すように、第２保護膜（３）の第２開口部（３ａ）は、凹部（１２）の側壁（１２ｂ）よりも半導体基板（１０）の外側に位置し、第２保護膜（３）と凹部（１２）の側壁（１２ｂ）との間には、半導体基板（１０）の主面（１０ａ）が環状に露出する。図示しないが、半導体基板（１０）の主面（１０ａ）は、上面から見て、凹部（１２）の略円形状の底壁（１２ａ）と、底壁（１２ａ）の周囲に環状に備えられた環状露出面（２ｂ）と、環状露出面（２ｂ）の周囲に環状に備えられた第２保護膜（３）とを有する。第２保護膜（３）及び第２開口部（３ａ）と前述した保護膜（３）及び開口部（３ａ）とは、本実施の形態の半導体素子を形成する同一の構成要素である。
【００１８】
続いて、凹部（１２）及び環状露出面（２ｂ）から第１導電型とは反対の第２導電型の不純物を導入して半導体基板（１０）の主面（１０ａ）側に第２の半導体領域（２）を形成する。第１の半導体領域（１）の導電型をＮ型としたとき、第１の半導体領域（１）に導入される不純物の導電型はＰ型となる。半導体の性質をＰ型に制御する不純物には、例えばホウ素が挙げられ、Ｎ型に制御する不純物には、例えばリン、ヒ素又はアンチモンが挙げられる。第２導電型の不純物は、例えば周知の熱拡散法により第２保護膜（３）の第２開口部（３ａ）を通じて、半導体基板（１０）内、即ち第１の半導体領域（１）内に導入される。この結果、図５に示すように、半導体基板（１０）の主面（１０ａ）側に第２の半導体領域（２）が形成され、第２の半導体領域（２）は、上面から見て第１の半導体領域（１）によって包囲されて形成される。また、第２の半導体領域（２）は、凹部（１２）の底壁（１２ａ）及び側壁（１２ｂ）と、凹部（１２）の周囲に形成された環状露出面（２ｂ）とに露出する。第２の半導体領域（２）の側面側、即ち第１の半導体領域（１）と第２の半導体領域（２）との間に形成される湾曲するＰＮ接合（４）は、第２保護膜（３）の下側且つ環状露出面（２ｂ）の外側まで延伸して形成される。
【００１９】
第２導電型の不純物を凹部（１２）の内面に加えて環状露出面（２ｂ）からも半導体基板（１０）内に導入して、半導体基板（１０）の主面（１０ａ）に対して略並行な方向により広く不純物を拡散させて第２の半導体領域（２）を第１の半導体領域（１）に隣接して形成することができる。よって、凹部（１２）の周面側から底面側にかけて形成される第１の半導体領域（１）と第２の半導体領域（２）との界面に大きな曲率を有するＰＮ接合（４）を形成して、湾曲するＰＮ接合に生じ易い電界集中を緩和でき、高耐圧化を良好に達成することができる。また、高耐圧化のために第２の半導体領域（２）の拡散深さを必要以上に増大する必要がないので、半導体素子の小型化又は高集積化も良好に達成できる。
【００２０】
図２に示すように、環状露出面（２ｂ）を形成する際に、環状露出面（２ｂ）の第２保護膜（３）から側壁（１２ｂ）までの幅方向の寸法（Ｗ）を半導体基板（１０）の主面（１０ａ）から凹部（１２）の底壁（１２ａ）までの深さ方向の寸法（ｄ）と略同一に形成する。この構成により、前述したように、第１の半導体領域（１）と第２の半導体領域（２）との湾曲するＰＮ接合（４）の界面が拡張されて大きな曲率となる。本発明者の実験によれば、環状露出面（２ｂ）の幅方向の寸法（Ｗ）と凹部（１２）の深さ方向の寸法（ｄ）とを略同一にすると、半導体素子の湾曲するＰＮ接合に生じ易い電界集中を良好に緩和できることが分かった。
【００２１】
この後、例えば周知の金属蒸着法により、図１に示すように、半導体基板（１０）の主面（１０ａ）及び他面（１０ｂ）に第２の半導体領域（２）に電気的に接続された第１の電極（５）と、第１の半導体領域（１）に電気的に接続された第２の電極（６）とを形成し、図１に示す半導体素子が完成する。
【００２２】
本発明は、図１〜図５に示す本実施の形態に限定されず、他の形態又は他の方法により実施可能であり、特許請求の範囲に該当する全ての変更を包含する。例えば、第１の半導体領域（１）をＰ型の導電型に形成して、第２の半導体領域（２）をＮ型の導電型に形成してもよい。エッチングマスクとして使用された第１保護膜（１３）の第１開口部（１３ａ）の周囲を除去して第２開口部（３ａ）を形成し、拡散マスクとして使用する第２保護膜（３）としたが、第１保護膜（１３）と第２保護膜（３）とを別の絶縁膜で形成してもよい。この場合、例えば第１保護膜（１３）をエッチングマスクとして使用した後に半導体基板（１０）の主面（１０ａ）から除去し、新たに第２保護膜（３）を形成する。
【００２３】
更に、第２導電型の不純物は、熱拡散法により第１の半導体領域（１）内に導入されたが、周知のイオン注入法等の異なるドーピング法により導入してもよい。凹部（１２）の形状は、図１に示すように、底壁（１２ａ）に対して垂直に形成された側壁（１２ｂ）に限定されず、例えば図６に示すように、底壁（１２ａ）に対して傾斜して形成された側壁（１２ｃ）でもよく、湾曲したＰＮ接合（４）の界面に、湾曲する１つの湾曲断面部（９）が形成された半導体素子も本発明の範囲に含まれる。また、本実施の形態の半導体素子は、プレーナ構造のダイオードを示したが、本発明をトランジスタ等の異なる形態の半導体素子に適用してもよい。
【００２４】
【実施例】
本発明の半導体素子と従来技術の半導体素子との耐圧に関する比較実験の結果を下記表１に示す。半導体素子として、Ｎ型の導電型を有する半導体基板にＰ型の導電型を有する不純物を導入して形成されたプレーナ構造のダイオードを形成した。
【００２５】
本発明の実施例１〜３は、半導体基板（１０）の主面（１０ａ）の内側に凹部（１２）を形成し、凹部（１２）の周囲に環状露出面（２ｂ）を形成する開口部（３ａ）を有する保護膜（３）を半導体基板（１０）の主面（１０ａ）に被覆した。その後、不純物を凹部（１２）の内面に加えて環状露出面（２ｂ）からも半導体基板（１０）内に導入し、図１に示す半導体素子と同様の構造を備えたダイオードを作成した。実施例１〜３の凹部（１２）の深さｄは、それぞれ５μｍとし、環状露出面（２ｂ）の幅Ｗは、実施例１を５μｍ、実施例２を１０μｍ、実施例３を１５μｍとした。
【００２６】
これに対し、従来技術として比較例１は、開口部（２３ａ）を有する保護膜（２３）を半導体基板（３０）の主面（３０ａ）に被覆した。その後、不純物を開口部（２３ａ）から半導体基板（３０）内に導入し、図７に示す半導体素子と同様の構造を備えたダイオードを作成した。従来技術として比較例２は、開口部（３３ａ）を有する保護膜（３３）により半導体基板（４０）の主面（４０ａ）を被覆し、開口部（３３ａ）の内側に凹部（４２）を形成した。凹部（４２）の周囲には環状露出面を形成しない。その後、不純物を凹部（４２）の内面から半導体基板（４０）内に導入し、図８に示す半導体素子と同様の構造を備えたダイオードを作成した。
【００２７】
実験の結果、下記表１の半導体素子の耐圧（Ｖ）の項目に示すように、各ダイオードの耐圧は、比較例１及び２に対して、実施例１〜３が高く、中でも凹部（１２）の深さｄと環状露出面（２ｂ）の幅Ｗとを同一の５μｍとした実施例１の耐圧が良好となった。この結果は、下記表１の最下段に示す比較例１に対する耐圧の向上率（％）の項目によっても明らかである。また、表示しないが、実施例のダイオードにおいて、凹部（１２）の深さｄをそれぞれ１０μｍに形成し、環状露出面（２ｂ）の幅Ｗを５μｍ、１０μｍ及び１５μｍに形成して同様の実験をしたところ、凹部（１２）の深さｄと環状露出面（２ｂ）の幅Ｗとを同一の１０μｍとしたダイオードの耐圧が良好となった。凹部（１２）の深さｄ及び環状露出面（２ｂ）の幅Ｗは、製造する半導体素子の仕様等の条件により適宜設定してよいが、本実験により、環状露出面（２ｂ）の幅方向の寸法（Ｗ）と凹部（１２）の深さ方向の寸法（ｄ）とを略同一にすることによって、半導体素子の湾曲するＰＮ接合に生じ易い電界集中を良好に緩和できることが分かった。
【００２８】
【表１】
2005019602.tif 000003
【００２９】
【発明の効果】
以上のように本発明では、プレーナ構造の半導体素子の湾曲するＰＮ接合の界面が大きい曲率を有し、湾曲するＰＮ接合に生じ易い電界集中を緩和できる。よって、高耐圧化を良好に達成できる。
【図面の簡単な説明】
【図１】本発明が適用された半導体素子の断面図
【図２】半導体基板に導入された不純物の拡散状態を示す部分拡大断面図
【図３】図１の半導体素子を形成する半導体基板の断面図
【図４】凹部を形成した図３の半導体基板の断面図
【図５】不純物を導入した図４の半導体基板の断面図
【図６】本発明の他の実施形態を示す半導体素子の断面図
【図７】従来の半導体素子の断面図
【図８】凹部を有する従来の半導体素子の断面図
【符号の説明】
（１）・・第１の半導体領域、  （１ａ）・・主面、  （２）・・第２の半導体領域、  （２ａ）・・主面、  （２ｂ）・・環状露出面、  （３）・・保護膜（第２保護膜）、  （３ａ）・・開口部（第２開口部）、  （４）・・ＰＮ接合、  （５）・・第１の電極、  （６）・・第２の電極、  （８）・・湾曲断面部、  （１０）・・半導体基板、  （１０ａ）・・主面、  （１２）・・凹部、  （１２ａ）・・底壁、  （１２ｂ）・・側壁、  （１３）・・第１保護膜、  （１３ａ）・・第１開口部、
【図１】
2005019602.tif 000004
【図２】
2005019602.tif 000005
【図３】
2005019602.tif 000006
【図４】
2005019602.tif 000007
【図５】
2005019602.tif 000008
【図６】
2005019602.tif 000009
【図７】
2005019602.tif 000010
【図８】
2005019602.tif 000011