(57)【要約】【課題】  はんだバンプにおけるボイド形成を抑制することができる半導体装置および電子機器、ならびに前記半導体装置を容易に製造できる製造方法を提供する。【解決手段】  半導体基板２と、半導体基板２上に形成された導電層３と、導電層３上に形成されたはんだバンプ５とを備え、はんだバンプ５が形成される導電層３表面に、凸部６が形成されている。【選択図】  図１
2005353915.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板上に形成された導電層と、該導電層に設けられた電極の上に形成されたはんだバンプとを備えた半導体装置であって、
前記はんだバンプが形成される電極表面に、凸部が形成されていることを特徴とする半導体装置。
【請求項２】
前記凸部は複数形成され、これらのうち互いに隣接する２つの間隔が、１５〜１４０μｍの範囲にあることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記凸部の形成数が、電極の表面積に対して５５〜３１００個／ｍｍ２であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記凸部は、平均高さが５μｍ以上であることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。
【請求項５】
前記凸部は、外面の少なくとも一部が前記半導体基板に対し傾斜していることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置。
【請求項６】
前記凸部は、略円錐形、略円錐台形、または少なくとも一部が断面略円弧形とされていることを特徴とする請求項１〜５のうちいずれか１項に記載の半導体装置。
【請求項７】
半導体基板と、該半導体基板上に形成された導電層と、該導電層に設けられた電極の上に形成されたはんだバンプとを備え、前記はんだバンプが形成される電極表面に、凸部が形成された半導体装置を製造する方法であって、
半導体基板上に金属膜を形成し、前記凸部に相当する位置の該金属膜上にレジストを形成した後、該金属膜に、エッチングにより凹部を形成することによって、前記金属膜を、凸部を有する電極とすることを特徴とする半導体装置の製造方法。
【請求項８】
半導体基板と、該半導体基板上に形成された導電層と、該導電層に設けられた電極の上に形成されたはんだバンプとを備え、前記はんだバンプが形成される電極表面に、凸部が形成された半導体装置を製造する方法であって、
半導体基板上に金属膜を形成し、該金属膜上に、前記凸部に相当する位置に開口部を有するレジストを形成した後、メッキ法により前記開口部に相当する位置の金属膜上に前記凸部を形成することによって、前記電極を得ることを特徴とする半導体装置の製造方法。
【請求項９】
半導体装置を備えた電子機器であって、該半導体装置は、半導体基板と、該半導体基板上に形成された導電層と、該導電層に設けられた電極の上に形成されたはんだバンプとを備え、前記はんだバンプが形成される電極表面に、凸部が形成されていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、およびその製造方法、ならびにこの半導体装置を用いた電子機器に関し、特に、ウエハレベル（ＷＬ）のＣＳＰ（Chip Size/Scale Package）等の半導体装置に好適に用いられる技術に関する。
【背景技術】
【０００２】
従来、半導体パッケージ、例えばデュアル・インライン・パッケージ（Dual Inline Package）やクァド・フラット・パッケージ（Quad Flat Package）では、側面部や周辺部に金属リードを配置した周辺端子配置型が主流である。この半導体パッケージでは、端子数が増加するとサイズが大きくなるという問題がある。
これに対し、チップ・サイズ／スケール・パッケージ（ＣＳＰ：Chip Size/Scale Package）、特に、「ウエハレベル（ＷＬ）ＣＳＰ」と称される半導体パッケージでは、その占有面積を狭くすることができ、高密度実装が可能である（例えば特許文献１、２を参照）。
ＷＬＣＳＰは、半導体基板上に、絶縁層、再配線層、封止樹脂層等を形成し、再配線層上にはんだバンプを形成し、これを所定の寸法に切断することにより、パッケージ構造の半導体チップとしたものである。
ＷＬＣＳＰは、はんだバンプを介して外部の回路基板に実装される。
【０００３】
図１１は、ＷＬＣＳＰの一例の要部を示すもので、このＷＬＣＳＰ５１は、ウェハ４２上に再配線層４３が設けられ、再配線層４３の一部である電極４４上に、はんだバンプ４５が設けられている。
ＷＬＣＳＰ５１を製造するにあたり、はんだバンプ４５を形成するには、はんだ材料を電極４４上に配置した後、リフロー工程において、はんだ材料を加熱し溶融させる。
はんだ材料を電極４４上に配置する方法としては、電解はんだめっき法、はんだボール搭載法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法がある。
はんだペーストは、はんだ粒子をフラックス成分に混合して得られたものである。
溶融したはんだ材料（以下、溶融はんだという）は、表面張力により略球状となり、はんだバンプ４５が形成される。
【特許文献１】特開２００３−１２４２４４号公報
【特許文献２】国際公開第００／７７８４３号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記半導体パッケージでは、はんだバンプ４５の内部にボイド４６（空隙）が形成されることがあった。
ボイド４６は、はんだ材料に含まれる気体からなる気泡がはんだバンプ４５内に残留することによって形成される。はんだ材料に含まれる気体とは、例えばはんだペーストのはんだ粒子間の空隙に存在する空気や、フラックス成分の加熱によって発生した気体などである。
ボイド４６は、はんだバンプ４５と電極４４との界面に形成されやすい。
特に、ＣＳＰのように、比較的大きなはんだバンプ４５を有する半導体パッケージでは、リフロー工程において溶融はんだ内の気泡が外部に放出されにくくなるため、ボイド４６が形成されやすい。なかでも、ＷＬＣＳＰでは、電子機器の回路基板に実装されて再度リフロー工程が施された場合でも、ボイド４６が除去されにくい。
【０００５】
ボイドは、次に示す問題の原因となるおそれがある。
（１）ボイドの有無や大きさによって、はんだバンプの高さにばらつきが生じる。
（２）ボイドが形成されるとその部分ではんだバンプの強度が低くなる。このため、半導体チップを外部の回路基板に実装した状態において、半導体チップと回路基板との熱膨張係数の差異に起因する応力によってはんだバンプが破損しやすくなる。
これらの問題は、電子機器の製造工程における工程不良の発生頻度の増大、電子機器の使用時の信頼性の低下等を招くおそれがある。
本発明は、上記事情に鑑みてなされたものであって、はんだバンプでのボイド形成を抑制することができる半導体装置および電子機器、ならびに前記半導体装置を容易に製造できる製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一般に、はんだバンプを形成する際には、溶融はんだ内に、はんだペーストのはんだ粒子間の空隙に存在する空気などからなる気泡が生じることがある。
溶融はんだ内に生じた気泡は、溶融はんだと電極との界面から離れにくいため、はんだバンプと電極との界面付近にボイドが形成されやすい。
本発明者は、電極の表面に凸部を形成することによって、前記気泡を溶融はんだから効率よく除去し、ボイド形成を抑制できることを見出し、この知見に基づいて本発明を完成した。
本発明の半導体装置は、半導体基板と、該半導体基板上に形成された導電層と、該導電層に設けられた電極の上に形成されたはんだバンプとを備え、前記はんだバンプが形成される電極表面に、凸部が形成されていることを特徴とする。
本発明の半導体装置では、電極の表面に凸部が形成されているので、リフロー工程において溶融はんだと電極との界面に生成した気泡は、浮力によって凸部の側面に沿って上昇し、溶融はんだから放出される。
このため、はんだバンプと電極との界面からの気泡が離れるのを促進し、この気泡を溶融はんだから効率よく除去することができる。
従って、はんだバンプ内にボイドが形成されるのを抑制することができる。
【０００７】
前記凸部は、複数形成され、これらのうち互いに隣接する２つの間隔が、１５〜１４０μｍの範囲にあることが望ましい。
前記凸部の形成数は、電極の表面積に対して５５〜３１００個／ｍｍ２であることが望ましい。
前記凸部は、平均高さが５μｍ以上であることが望ましい。
前記凸部は、外面の少なくとも一部が前記半導体基板に対し傾斜していることが好ましい。
前記凸部の形状としては、略円錐形、略円錐台形、または少なくとも一部が断面略円弧形とされた形状を挙げることができる。
【０００８】
本発明の半導体装置の製造方法は、半導体基板と、該半導体基板上に形成された導電層と、該導電層に設けられた電極の上に形成されたはんだバンプとを備え、前記はんだバンプが形成される電極表面に、凸部が形成された半導体装置を製造する方法であって、半導体基板上に金属膜を形成し、前記凸部に相当する位置の該金属膜上にレジストを形成した後、該金属膜に、エッチングにより凹部を形成することによって、前記金属膜を、凸部を有する電極とすることを特徴とする。
本発明の製造方法では、凸部を有する電極を容易に形成することができる。
【０００９】
本発明の半導体装置の製造方法は、半導体基板と、該半導体基板上に形成された導電層と、該導電層に設けられた電極の上に形成されたはんだバンプとを備え、前記はんだバンプが形成される電極表面に、凸部が形成された半導体装置を製造する方法であって、半導体基板上に金属膜を形成し、該金属膜上に、前記凸部に相当する位置に開口部を有するレジストを形成した後、メッキ法により前記開口部に相当する位置の金属膜上に前記凸部を形成することによって、前記電極を得ることを特徴とする。
本発明の製造方法では、凸部を有する電極を容易に形成することができる。
【００１０】
本発明の電子機器は、半導体装置を備え、該半導体装置が、半導体基板と、該半導体基板上に形成された導電層と、該導電層に設けられた電極の上に形成されたはんだバンプとを備え、前記はんだバンプが形成される電極表面に、凸部が形成されていることを特徴とする。
【発明の効果】
【００１１】
本発明の半導体装置は、次に示す効果を奏する。
（１）電極の表面に凸部が形成されているので、リフロー工程において溶融はんだと電極との界面に生成した気泡は、浮力によって凸部の側面に沿って上昇し、溶融はんだから放出される。
このため、はんだバンプと電極との界面からの気泡が離れるのを促進し、この気泡を溶融はんだから効率よく除去することができる。
よって、はんだバンプ内にボイドが形成されるのを抑制することができる。特に、大型のボイド（例えば直径がはんだバンプの直径に対して２０％以上であるもの）が形成されるのを防ぐことができる。
従って、平坦な電極を備えた従来品に比べ、はんだバンプの高さにばらつきが生じるのを防ぐことができる。
よって、外部の回路基板に実装した状態における接続信頼性を高めるとともに、この半導体装置を実装した電子機器の製造における歩留まり向上を図ることができる。
（２）はんだバンプ内にボイドが形成されるのを抑制することができるため、はんだバンプの強度が低下するのを防ぐことができる。
このため、実装した状態で、この半導体装置と前記回路基板との熱膨張係数の差異に起因する応力などによってはんだバンプが破損するのを防ぐことができる。
従って、外部の回路基板に実装した状態における接続信頼性を高めるとともに、電子機器の製造における歩留まり向上を図ることができる。
（３）電極に凸部が形成されているので、電極とはんだバンプとの間の接触面積を大きくし、その接合強度を高めることができる。
従って、実装した状態において、はんだバンプに応力が加えられても、はんだバンプが電極から剥離するのを防ぐことができる。
【００１２】
本発明の半導体装置の製造方法では、エッチングによって金属膜に凹部を形成することによって凸部を形成するので、凸部を有する電極を容易に形成することができる。
【００１３】
本発明の半導体装置の製造方法では、メッキ法によって金属膜に凸部を形成するので、凸部を有する電極を容易に形成することができる。
【００１４】
本発明の電子機器は、前記半導体装置を備えているので、接続信頼性を高めるとともに、製造における歩留まり向上を図ることができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の半導体装置の第１の例を詳細に説明する。
図１は本発明の半導体装置の第１の例であるＷＬＣＳＰ１の要部を示す断面図である。図２は、このＷＬＣＳＰ１の電極４を示す断面図である。図３は、電極４の平面図である。
図１に示すように、ＷＬＣＳＰ１は、半導体基板であるウェハ２上に、導電層である再配線層３が設けられ、この再配線層３の一部である電極４の上に、はんだバンプ５が設けられている。
ウェハ２としては、シリコンウエハが使用できる。
再配線層３の材料としては、銅、クロム、アルミニウム、チタン、チタン−タングステン合金、金等が好適に用いられる。
再配線層３の厚さは、電極４の直径の５〜２０％とすることができる。
【００１６】
電極４の表面には、複数の凸部６が形成されている。
凸部６は、略円錐形とされ、その側部は水平面（ウェハ２に平行な面）に対し傾斜しており、上方から下方にかけて傾斜角度が徐々に小さくなるように形成されている。
凸部６は、電極４表面のほぼ全領域にわたって所定の間隔ごとに形成されている。このため、電極４は、ほぼ全表面が傾斜面となっている。
互いに隣接する凸部６の間は、断面略円弧状の凹部７となっている。
なお、本発明において傾斜するとは、基準面に対し交差する方向に沿うことをいい、基準面に対し垂直であることも含む。
【００１７】
凸部６の平均高さは、５μｍ以上（好ましくは１０μｍ以上）とするのが好ましい。凸部６の平均高さをこの範囲とすることによって、リフロー工程において、溶融はんだ内で気泡浮上を起こりやすくすることができる。
凸部６の平均高さは、７０μｍ以下（好ましくは５０μｍ以下）とすることができる。
【００１８】
凸部６とこれに隣接する凸部６との間隔が狭すぎる場合には、リフロー工程において、溶融はんだ内で気泡浮上が起こりにくくなるため、ボイドが形成されやすくなる。
また、前記間隔が広すぎる場合には、リフロー工程において凸部６の間に大きな気泡が残留しやすくなる。
このため、互いに隣接する２つの凸部６の間隔（図２に示す間隔Ｌ１）は、１５〜１４０μｍ（好ましくは２０〜１００μｍ）の範囲にあることが好ましい。
ＷＬＣＳＰ１では、互いに隣接する２つの凸部６の間隔の平均値が上記範囲であることが好ましい。
なお、互いに隣接する２つの凸部６とは、１つの凸部６とこれに対し最も近い位置にある凸部６とをいう。
【００１９】
凸部６は、その数が少なすぎる場合には、リフロー工程において凸部６の間に大きな気泡が残留しやすくなる。また、数が多すぎる場合には、リフロー工程において、溶融はんだ内で気泡浮上が起こりにくくなる。
このため、凸部６の形成数は、５５〜３１００個／ｍｍ２（好ましくは１００〜１４００個／ｍｍ２）とするのが好ましい。
【００２０】
はんだバンプ５には、共晶タイプのはんだ、鉛を含まないタイプのはんだ等を用いることができる。
【００２１】
次に、ＷＬＣＳＰ１の製造方法の一例を説明する。
図４に示すように、ウェハ２上に、メッキ法などにより、Ｃｕなどからなる平坦な金属膜８を形成し、この金属膜８上にレジスト９を形成する。レジスト９は、凸部６に相当する位置にのみ形成する。
次いで、金属膜８に等方性エッチングを施す。エッチングはレジスト９が形成されていない部分（レジスト非形成部分）から進行し、金属膜８に断面略円弧形の凹部７が形成される。これによって、略円錐形の凸部６が形成される。
レジスト９を除去することによって、図１〜図３に示す電極４が得られる。
【００２２】
次いで、はんだ材料を電極４上に配置した後、リフロー工程において、はんだ材料を加熱し溶融させる。
はんだ材料を電極４上に配置する方法としては、電解はんだめっき法、はんだボール搭載法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法がある。
溶融したはんだ材料（溶融はんだ）は、表面張力により略球状となり、はんだバンプ５が形成され、図１に示すＷＬＣＳＰ１が得られる。
【００２３】
ＷＬＣＳＰ１は、次に示す効果を奏する。
（１）はんだバンプ５を形成する際には、溶融はんだ内に、はんだペーストのはんだ粒子間の空隙に存在する空気などからなる気泡が生じることがある。
ＷＬＣＳＰ１では、電極４の表面に凸部６が形成されているので、リフロー工程において溶融はんだと電極４との界面に生成した気泡は、浮力によって凸部６の側面に沿って上昇し、凸部６の頂部を経て溶融はんだから放出される。
このため、はんだバンプ５と電極４との界面からの気泡が離れるのを促進し、この気泡を溶融はんだから効率よく除去することができる。
よって、はんだバンプ５内にボイドが形成されるのを抑制することができる。特に、大型のボイド（例えば直径がはんだバンプ５の直径に対して２０％以上であるもの）が形成されるのを防ぐことができる。
従って、平坦な電極を備えた従来品に比べ、はんだバンプ５の高さにばらつきが生じるのを防ぐことができる。
よって、ＷＬＣＳＰ１では、外部の回路基板に実装した状態における接続信頼性を高めるとともに、このＷＬＣＳＰ１を実装した電子機器の製造における歩留まり向上を図ることができる。
（２）はんだバンプ５内にボイドが形成されるのを抑制することができるため、はんだバンプ５の強度が低下するのを防ぐことができる。
このため、このＷＬＣＳＰ１を外部の回路基板に実装した際に、ＷＬＣＳＰ１と前記回路基板との熱膨張係数の差異に起因する応力などによってはんだバンプ５が破損するのを防ぐことができる。
従って、外部の回路基板に実装した状態における接続信頼性を高めるとともに、電子機器の製造における歩留まり向上を図ることができる。
（３）電極４に凸部６が形成されているので、電極４とはんだバンプ５との間の接触面積を大きくし、その接合強度を高めることができる。
従って、このＷＬＣＳＰ１を実装した状態において、はんだバンプ５に応力が加えられても、はんだバンプ５が電極４から剥離するのを防ぐことができる。
（４）凸部６を略円錐形に形成することによって、溶融はんだ内において、凸部６の側面に沿って上昇し凸部６の頂部に達した気泡が、この頂部から容易に離れるようになる。
従って、気泡が電極４から離れるのを促進し、ボイド形成をさらに抑制することができる。
（５）凸部６間の凹部７を、断面略円弧状に形成することによって、電極４の表面の広い領域を傾斜面とすることができる。
このため、溶融はんだと電極４との界面に生成した気泡が、その生成位置によらず、排出されやすくなる。従って、ボイド形成をさらに抑制することができる。
【００２４】
また、上記ＷＬＣＳＰ１の製造方法では、金属膜８に、等方性エッチングによって凹部７を形成することによって凸部６を形成するので、簡単な操作で凸部６を形成することができる。
従って、凸部６を有する電極４を容易に形成することができる。
【００２５】
次に、本発明の半導体装置の他の例を説明する。
図５に示すＷＬＣＳＰは、図１〜図３に示す第１の例のＷＬＣＳＰ１と同様に、略円錐形の凸部１６を有する電極１４を備えている。凸部１６の形成数は、第１の例のＷＬＣＳＰ１における凸部６に比べて少なくされている。
凸部１６を形成するには、第１の例のＷＬＣＳＰ１と同様に、凸部１６に相当する位置にレジストを形成し、金属膜に等方性エッチングを施す。
【００２６】
図６に示すＷＬＣＳＰは、略円錐台形の凸部２６を有する電極２４を備えている。
互いに隣接する２つの凸部２６の間隔（図６に示す間隔Ｌ２）は、前記第１の例のＷＬＣＳＰ１における凸部６の間隔と同様とすることができる。
電極２４を形成するには、第１の例のＷＬＣＳＰ１と同様に、凸部２６に相当する位置にレジストを形成し、金属膜に等方性エッチングを施す。
前記第１の例のＷＬＣＳＰ１の製造方法では、凸部６が略円錐形となるまでエッチングを進行させたが、図６に示す凸部２６を形成するには、凸部２６が略円錐台形となった時点でエッチングを終了する。
【００２７】
図７および図８に示すＷＬＣＳＰは、凸部３６を有する電極３４を備えている。凸部３６は、円柱状の基部３６ａと、その上端に形成されたドーム状の頭部３６ｂとからなる。
頭部３６ｂは、断面略円弧形とされ、基部３６ａよりも直径が大きくされている。頭部３６ｂの高さ（厚さ）は、１３〜２０μｍとすることができる。
互いに隣接する２つの凸部３６の間隔（図７に示す間隔Ｌ３）は、前記第１の例のＷＬＣＳＰ１における凸部６の間隔と同様とすることができる。
【００２８】
図９に示すように、電極３４を形成するには、金属膜３８上にレジスト３９を形成する。このレジスト３９は、凸部３６の基部３６ａに相当する位置に開口部４０を有する。レジスト３９の厚さは１〜５μｍとすることができる。
次いで、無電解メッキなどのメッキ法によって、開口部４０にＣｕなどの金属を供給することによって円柱状の基部３６ａを形成する。
金属が開口部４０を満たした後も金属の供給を継続することによって、レジスト３９の表面からドーム状に突出した頭部３６ｂが形成される。
レジスト３９を除去することによって、図７に示す凸部３６を有する電極３４が得られる。
この製造方法では、メッキ法によって凸部３６を形成するので、簡単な操作で凸部３６を形成することができる。
従って、凸部３６を有する電極３４を容易に形成することができる。
【００２９】
図１０に示すＷＬＣＳＰ４１は、ウェハ２と再配線層３との間に絶縁層１０が形成され、電極４を除く再配線層３および絶縁層１０の上に封止樹脂層１１が形成されていること以外は図１に示すＷＬＣＳＰ１と同様の構成とされている。
絶縁層１０は、ポリイミド系樹脂、エポキシ系樹脂、シリコーン系樹脂などで構成することができ、スピンコート法、キャスティング法、ディスペンス法などによって形成することができる。
封止樹脂層１１は、ポリイミド系樹脂、エポキシ系樹脂、シリコーン系樹脂などで構成することができ、厚さは５〜５０μｍとすることができる。
封止樹脂層１１は、スピンコート法、キャスティング法、ディスペンス法、印刷法（スクリーン印刷法等）などによって形成することができる。
【実施例】
【００３０】
（実施例１）
図１０に示すＷＬＣＳＰ４１を次のようにして製造した。
ウェハ２上に、ポリイミド系樹脂からなる絶縁層１０を形成した。
次いで、絶縁層１０上に、Ｃｕからなる再配線層３を形成した。
図４に示すように、再配線層３の一部である金属膜８上に複数の円形のレジスト９を形成した。レジスト９は、凸部６に相当する位置にのみ形成した。
次いで、金属膜８に等方性エッチングを施し、断面略半円形の凹部７を形成することによって、略円錐形の凸部６を有する電極４を形成した。
凸部６の高さは５０μｍとした。凸部６の平均間隔は１００μｍとした。凸部６の形成数は１００個／ｍｍ２とした。
レジスト９を除去したのち、電極４を除く領域の再配線層３および絶縁層１０の上に、ポリイミド系樹脂からなる封止樹脂層１１を形成した。
次いで、はんだペースト印刷法によってはんだ材料を電極４上に配置した後、リフロー工程において、はんだ材料を加熱し溶融させ、はんだバンプ５を形成した。
これによって、図１０に示すＷＬＣＳＰ４１を得た。
【００３１】
（実施例２）
図７および図８に示す電極３４を備えたＷＬＣＳＰを次のようにして製造した。
図９に示すように、実施例１と同様にして再配線層３を形成し、この再配線層３の一部である金属膜３８上に、開口部４０を有するレジスト３９を形成した。
次いで、無電解メッキ法によって開口部４０に円柱状の基部３６ａを形成し、さらにメッキを継続することによって、レジスト３９の表面からドーム状に突出した頭部３６ｂを形成し、凸部３６を有する電極３４を得た。
凸部３６の高さは４０μｍとした。凸部３６の平均間隔は９０μｍとした。凸部３６の形成数は１２０個／ｍｍ２とした。
レジスト３９を除去し、電極３４上にはんだバンプ５を形成した。
その他の条件は実施例１に準じた。
【００３２】
（比較例）
図１１に示すように、平坦な電極４４を有すること以外は実施例１と同様の構成のＷＬＣＳＰを製造した。
【００３３】
（１）はんだバンプ内部構造の観察
実施例１、２および比較例のＷＬＣＳＰのはんだバンプの内部構造をＸ線顕微鏡により観察した。
比較例のＷＬＣＳＰでは、はんだバンプ４５内に、直径比（はんだバンプの直径に対するボイドの直径の比）が１５％以上のボイドが観察された。
これに対し、実施例１、２のＷＬＣＳＰでは、はんだバンプ５内に、直径比５％以上のボイドは形成されていなかった。
【００３４】
（２）ヒートサイクル試験
実施例１、２および比較例のＷＬＣＳＰを、外部の回路基板に実装した後、ＢＬＲ試験に供した。
ＢＬＲ試験では、３０分間の低温条件（−４０℃）と、３０分間の高温条件（１２５℃）とを１サイクルとする処理を繰り返し、電気抵抗増大などの異常が発生した時点での前記処理の回数を記録した。
この試験の結果、比較例のＷＬＣＳＰでは、平均１２００回の処理で異常が見られたのに対し、実施例１、２のＷＬＣＳＰでは、処理回数が１３００回を越えても異常が見られなかった。
【産業上の利用可能性】
【００３５】
本発明の半導体装置は、フレキシブルプリント基板（Flexible Printed Circit）などの回路基板に実装できる。
このため、例えばＰＤＡ（Personal Digital Assistants）、携帯電話機、パーソナルコンピュータ、光送受信機器などのように、半導体装置が実装された回路基板を備えた各種電子機器に適用できる。
【図面の簡単な説明】
【００３６】
【図１】本発明の半導体装置の第１の例を示す断面図である。
【図２】図１に示す半導体装置の電極を示す断面図である。
【図３】図１に示す半導体装置の電極を示す平面図である。
【図４】図１に示す半導体装置の製造方法を説明する説明図である。
【図５】本発明の半導体装置の他の例における電極を示す断面図である。
【図６】本発明の半導体装置の他の例における電極を示す断面図である。
【図７】本発明の半導体装置の他の例における電極を示す断面図である。
【図８】図７に示す半導体装置の電極を示す平面図である。
【図９】図７に示す半導体装置の製造方法を説明する説明図である。
【図１０】本発明の半導体装置の他の例を示す断面図である。
【図１１】従来の半導体装置の一例を示す断面図である。
【符号の説明】
【００３７】
１…ＷＬＣＳＰ（半導体装置）、２…ウェハ（半導体基板）、３…再配線層（導電層）、４、１４、２４、３４…電極、５…はんだバンプ、６、１６、２６、３６…凸部、７…凹部、８…金属膜、９、３９…レジスト、４０…開口部、Ｌ１、Ｌ２、Ｌ３…凸部の間隔
【図１】
2005353915.tif 000003
【図２】
2005353915.tif 000004
【図３】
2005353915.tif 000005
【図４】
2005353915.tif 000006
【図５】
2005353915.tif 000007
【図６】
2005353915.tif 000008
【図７】
2005353915.tif 000009
【図８】
2005353915.tif 000010
【図９】
2005353915.tif 000011
【図１０】
2005353915.tif 000012
【図１１】
2005353915.tif 000013