(57)【要約】【課題】ＣＰＵ内部ソフトウェアによる判断を不要とし、ロータリスイッチの有効な設定範囲に応じて、ＣＰＵの入力ポート占有数を削減することができるロータリスイッチ設定識別回路を提供する。【解決手段】ロータリスイッチ１０の無効な設定に係る接点１３、１４がアノード側、有効な設定に係る接点１１、１２およびＣＰＵ２０の有効な設定に係る入力ポートＰ４、Ｐ３がカソード側となるように電気接続され、ロータリスイッチ１０の有効な設定に係る接点１１、１２またはロータリスイッチ１０の無効な設定に係る接点１３、１４の何れか一方がＯＮの場合に、他方の接点の状態によらずＣＰＵ２０の入力ポートＰ４、Ｐ３の電圧をＬｏｗレベルとするダイオード４１、４２、４３、４４を備える。【選択図】    図１
2005353312.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵ（２０）の複数の入力ポートに、内部接点のＯＮ／ＯＦＦを設定するロータリスイッチ（１０）が接続され、該ロータリスイッチ（１０）に設定された内部接点の状態を該ＣＰＵ（２０）で識別するロータリスイッチ設定識別回路において、
前記ロータリスイッチ設定識別回路は、電流を一方向のみに流すのためのダイオード（４１、４２、４３、４４）を備え、
前記ダイオード（４１、４２、４３、４４）は、前記ロータリスイッチ（１０）の無効な設定に係る接点（１３、１４）がアノード側、有効な設定に係る接点（１１、１２）および前記ＣＰＵ（２０）の有効な設定に係る入力ポート（Ｐ４、Ｐ３）がカソード側となるように電気接続され、
前記ロータリスイッチ（１０）の有効な設定に係る接点（１１、１２）または前記ロータリスイッチ（１０）の無効な設定に係る接点（１３、１４）の何れか一方がＯＮの場合に、他方の接点の状態によらず前記ＣＰＵ（２０）の入力ポート（Ｐ４、Ｐ３）の電圧をＬｏｗレベルとするものであることを特徴とするロータリスイッチ設定識別回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ロータリスイッチの設定をＣＰＵで識別するロータリスイッチ設定識別回路に関する。
【背景技術】
【０００２】
従来のロータリスイッチ設定識別回路は、ロータリスイッチの各接点をＣＰＵの入力ポートに接続し、ＣＰＵでロータリスイッチの設定を識別していた（例えば、特許文献１参照）。
図２は従来技術のロータリスイッチ設定識別回路の構成を示す説明図である。
図２において、１０はロータリスイッチ、１１、１２、１３、１４はロータリスイッチ１０の接点、２０はＣＰＵ、３１、３２、３３、３４はプルアップ抵抗、Ｐ１、Ｐ２、Ｐ３、Ｐ４はＣＰＵ２０のポート、ＶＣＣは直流電源電圧、ＶＳＳはグラウンド電圧である。
以下、図２を用いて従来技術のロータリスイッチ設定識別回路の機能を説明する。
ロータリスイッチ１０は、ロータリスイッチの設定値に応じＯＮ／ＯＦＦする接点１１、１２、１３、１４を内部に有している。ＣＰＵ２０は、入力ポートＰ１、Ｐ２、Ｐ３、Ｐ４を有している。接点１１、１２、１３、１４がＯＦＦの時、入力ポートＰ４、Ｐ３、Ｐ２、Ｐ１は、それぞれプルアップ抵抗３１、３２、３３、３４を介して電位ＶＣＣに接続される。一方、接点１１、１２、１３、１４がＯＮの時、入力ポートＰ４、Ｐ３、Ｐ２、Ｐ１はロータリスイッチ１０の共通端子Ｃを介し、電位ＶＳＳに接続される。ＣＰＵ２０は入力ポートＰ１、Ｐ２、Ｐ３、Ｐ４それぞれの電位がＶＣＣか、ＶＳＳかを判別し、ロータリスイッチ１０の設定値を認識する。
図３はロータリスイッチの設定位置と内部接点の状態との関係を示す説明図である。
図３を用いて、１０進１桁のロータリスイッチの場合を例に、設定位置と内部接点１１、１２、１３、１４との関係を説明する。
図３において、黒丸はロータリスイッチ１０の接点がＯＮすることを示しており、空欄は接点がＯＦＦすることを示している。
このようにロータリスイッチ１０は、「０〜９」の１０通りの設定位置に対応し、２進数で内部接点１１、１２、１３、１４がＯＮ／ＯＦＦするように構成される。
【特許文献１】特開平９−２８２０７２号公報（第５頁、第５図（Ａ））
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、ロータリスイッチ１０の設定範囲の一部が無効な場合、従来技術のロータリスイッチ設定識別回路は、ＣＰＵ２０の入力ポートＰ１、Ｐ２、Ｐ３、Ｐ４に入力された設定位置を内部のソフトウェアで判断し、無効な設定位置を切り捨てていた。従って、有効な設定位置がいくつであってもＣＰＵ２０が占有される入力ポートの数は４つであり、入力ポートを無駄に使用するという問題があった。
本発明は、このような問題点に鑑みてなされたものであり、ＣＰＵ内部ソフトウェアによる判断を不要とし、ロータリスイッチの有効な設定範囲に応じて、ＣＰＵの入力ポート占有数を削減することができるロータリスイッチ設定識別回路を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記問題を解決するために本発明は、ＣＰＵの複数の入力ポートに、内部接点のＯＮ／ＯＦＦを設定するロータリスイッチが接続され、該ロータリスイッチに設定された内部接点の状態を該ＣＰＵで識別するロータリスイッチ設定識別回路において、前記ロータリスイッチ設定識別回路は、電流を一方向のみに流すのためのダイオードを備え、前記ダイオードは、前記ロータリスイッチの無効な設定に係る接点がアノード側、有効な設定に係る接点および前記ＣＰＵの有効な設定に係る入力ポートがカソード側となるように電気接続され、前記ロータリスイッチの有効な設定に係る接点または前記ロータリスイッチの無効な設定に係る接点の何れか一方がＯＮの場合に、他方の接点の状態によらず前記ＣＰＵの入力ポートの電圧をＬｏｗレベルとするものであることを特徴とするものである。
【発明の効果】
【０００５】
本発明のロータリスイッチ設定識別回路によれば、ＣＰＵ内部ソフトウェアによる判断を不要とすることができ、ロータリスイッチの有効な設定範囲に応じてＣＰＵの入力ポート占有数を削減することができる。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の具体的実施例について、図に基づいて説明する。
【実施例１】
【０００７】
図１は、本発明のロータリスイッチ設定識別回路の構成を示す説明図であり、ロータリスイッチ１０の設定位置が「０〜２」の範囲で有効であり、「３〜９」の範囲で無効であるロータリスイッチ設定識別回路を示している。
図１において、１０はロータリスイッチ、１１、１２、１３、１４はロータリスイッチ１０の接点、２０はＣＰＵ、３１、３２はプルアップ抵抗、４１、４２、４３、４４はダイオード、Ｐ１、Ｐ２、Ｐ３、Ｐ４はＣＰＵ２０のポート、ＶＣＣは直流電源電圧、ＶＳＳはグラウンド電圧、１、２、４、８、Ｃはロータリスイッチ１０の端子番号である。
本発明に係るロータリスイッチ設定識別回路が、従来技術と相違する点は以下のとおりである。
すなわち、本実施例は、ロータリスイッチ１０の端子４と端子２の間にダイオード４１を、端子４と端子１の間にダイオード４２を備え、また端子８と端子２の間にダイオード４３を、端子８と端子１の間にダイオード４４を備えた構成とすることにより、ＣＰＵ２０の入力ポート占有数を削減している点である。
さらに具体的に説明すると、１０進１桁のロータリスイッチ１０は「０〜９」の１０通りの設定が可能であり、内部接点１１、１２、１３、１４は前述の図３に示すように、設定位置に応じＯＮ／ＯＦＦする構造となっている。
ロータリスイッチ１０の共通端子Ｃは電位ＶＳＳに接続されている。また、ＣＰＵ２０は入力ポートＰ１、Ｐ２、Ｐ３、Ｐ４を有しており、入力ポートＰ３と入力ポートＰ４はそれぞれロータリスイッチ１０の端子２と端子１に接続され、さらにプルアップ抵抗３２とプルアップ抵抗３１を介して電位ＶＣＣに接続されている。
ロータリスイッチ設定識別回路は、電流を一方向のみに流すのためのダイオード４１、４２、４３、４４を備え、ダイオード４１、４２、４３、４４は、ロータリスイッチ１０の無効な設定に係る接点１３、１４がアノード側、有効な設定に係る接点１１、１２およびＣＰＵ２０の有効な設定に係る入力ポートＰ４、Ｐ３がカソード側となるように電気接続されている。
また、ロータリスイッチ１０の有効な設定に係る接点１１、１２またはロータリスイッチ１０の無効な設定に係る接点１３、１４の何れか一方がＯＮの場合に、他方の接点の状態によらずＣＰＵ２０の入力ポートＰ４、Ｐ３の電圧をＬｏｗレベルとするようになっている。
【０００８】
次に、本発明のロータリスイッチ設定識別回路の動作を説明する。
例えばロータリスイッチ１０の設定位置を「３」にしたと仮定する。このときロータリスイッチ１０の内部接点１１、１２がＯＮ、内部接点１３、１４がＯＦＦとなる。ロータリスイッチ１０の端子１、２は共に電位ＶＳＳに等しくなり、ＣＰＵ２０の入力ポートＰ３、Ｐ４には共にＬｏｗレベルが入力される。
次に、ロータリスイッチ１０の設定位置を「４」にしたと仮定する。このときロータリスイッチ１０の内部接点１１、１２、１４がＯＦＦ、内部接点１３がＯＮとなる。内部接点１３がＯＮになることにより、ダイオード４１はＯＮ状態となり、ロータリスイッチ１０の端子２は電位ＶＳＳに等しくなる。ロータリスイッチ１０の端子１についても同様に、ダイオード４２がＯＮ状態になることにより電位ＶＳＳに等しくなる。ＣＰＵ２０の入力ポートＰ３、Ｐ４には共にＬｏｗレベルが入力される。
すなわち、ロータリスイッチ１０の設定位置を「４」にした場合、ＣＰＵ２０にはロータリスイッチ１０の設定位置を「３」にしたときと同じ状態が入力される。ロータリスイッチ１０の設定位置が「５〜９」の場合についても同様に、ＣＰＵ２０にはロータリスイッチ１０の設定位置を「３」にしたときと同じ状態が入力される。
ロータリスイッチ１０の設定位置が「０〜２」の範囲で有効であり、「３〜９」の範囲で無効である場合、ＣＰＵ２０はロータリスイッチ１０の設定範囲を「０〜３」として取り扱い、「０〜２」は有効な設定値、「３」は無効な設定値として処理すれば、実際のロータリスイッチ１０の設定位置が「３〜９」の範囲の状態をすべて無効として扱うことができる。
【０００９】
以上述べたように、本発明の実施例に係るロータリスイッチ設定識別回路は、ロータリスイッチ１０の無効な設定に係る接点１３、１４がアノード側、有効な設定に係る接点１１、１２およびＣＰＵ２０の有効な設定に係る入力ポートＰ４、Ｐ３がカソード側となるように電気接続され、ロータリスイッチ１０の有効な設定に係る接点１１、１２またはロータリスイッチ１０の無効な設定に係る接点１３、１４の何れか一方がＯＮの場合に、他方の接点の状態によらずＣＰＵ２０の入力ポートＰ４、Ｐ３の電圧をＬｏｗレベルとするダイオード４１、４２、４３、４４を備えるようにしたので、ＣＰＵ内部ソフトウェアによる判断を不要とすることができ、ロータリスイッチ１０の有効な設定範囲に応じてＣＰＵ２０の入力ポート占有数を削減することができるのである。
【産業上の利用可能性】
【００１０】
用途を限らず、設定範囲の一部が無効なロータリスイッチをＣＰＵの入力ポートに接続し、ロータリスイッチの設定を識別しているロータリスイッチ設定識別回路を有する装置に広く適用可能である。
【図面の簡単な説明】
【００１１】
【図１】本発明のロータリスイッチ設定識別回路の構成を示す説明図
【図２】従来技術のロータリスイッチ設定識別回路の構成を示す説明図
【図３】ロータリスイッチの設定位置と内部接点の状態との関係を示す説明図
【符号の説明】
【００１２】
１、２、４、８、Ｃ  ロータリスイッチ１０の端子番号
１０  ロータリスイッチ
１１、１２、１３、１４  ロータリスイッチ１０の接点
２０  ＣＰＵ
３１、３２  プルアップ抵抗
４１、４２、４３、４４  ダイオード
Ｐ１、Ｐ２、Ｐ３、Ｐ４  ＣＰＵ２０のポート
ＶＣＣ  直流電源電圧
ＶＳＳ  グラウンド電圧
【図１】
2005353312.tif 000003
【図２】
2005353312.tif 000004
【図３】
2005353312.tif 000005