(57)【要約】【課題】熱ストレスによって生じる応力によって半導体素子が素子破壊されることを防止する。【解決手段】ＩＧＢＴが形成された半導体チップ１の表面に、Ａｌ合金からなる第１金属層１３ａ、Ｎｉからなる第２金属層１３ｂ、Ａｕからなる第３金属層１３ｃを形成することでエミッタ電極１３を形成し、エミッタ電極１３の上にはんだ１４を形成してなるモールド型パワーデバイスにおいて、はんだ１４の降伏応力が少なくとも第１金属層１３ａの降伏応力よりも小さくなるようにする。【選択図】        図１
2005019447.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が形成された半導体チップ（１）の表面に金属層（１３）およびはんだ（１４）を介して金属部材（２４）が接合されてなるモールド型半導体装置において、
前記はんだは、前記金属層よりも降伏応力が小さいはんだ材料で構成されていることを特徴とするモールド型半導体装置。
【請求項２】
前記金属層は、前記半導体素子の表面に形成され、前記半導体素子と電気的接続がなされる第１金属層（１３ａ）を有しており、
前記はんだは、前記第１金属層よりも降伏応力が小さいはんだ材料で構成されていることを特徴とする請求項１に記載のモールド型半導体装置。
【請求項３】
前記金属層は、前記第１金属層の上に、該第１金属層と異なる金属材料で構成された第２金属層（１３ｂ）を有した多層金属層であることを特徴とする請求項２に記載のモールド型半導体装置。
【請求項４】
前記第１金属層はＡｌを含む金属材料で構成され、
前記第２金属層はＮｉを含む金属材料で構成されていることを特徴とする請求項３に記載のモールド型半導体装置。
【請求項５】
前記Ａｌ層の厚みは、少なくとも２μｍとされていることを特徴とする請求項４に記載のモールド型半導体装置。
【請求項６】
前記第１金属層はＣｕを含む金属材料で構成され、
前記第２金属層はＮｉを含む金属材料で構成されていることを特徴とする請求項３に記載のモールド型半導体装置。
【請求項７】
前記第２金属層は、湿式プロセスによって形成されていることを特徴とする請求項４または６に記載のモールド型半導体装置。
【請求項８】
前記湿式プロセスが無電解メッキ法であることを特徴とする請求項７に記載のモールド型半導体装置。
【請求項９】
前記はんだは、Ｓｎ−Ｃｕ−Ｎｉの３元系のはんだ材料で構成されていることを特徴とする請求項１ないし８のいずれか１つに記載のモールド型半導体装置。
【請求項１０】
前記はんだは、Ｓｎ−Ａｇ−Ｃｕの３元系のはんだ材料で構成されていることを特徴とする請求項６に記載のモールド型半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴと記す）などの半導体素子を備える半導体チップを樹脂モールドしたモールド型半導体装置に関するものである。
【０００２】
【従来の技術】
従来、半導体素子が形成された半導体チップを樹脂にて封止した半導体パッケージが提案されている（特許文献１参照）。図５に、この従来の半導体パッケージ３６を示す。
【０００３】
半導体パッケージ３６は、半導体基板上にＩＧＢＴを備えた半導体チップ３７と、ＩＧＢＴのコレクタ電極に接続される下側ヒートシンク３８と、ＩＧＢＴのエミッタ電極に接続される上側ヒートシンク３９と、半導体装置３７の上面に設置された内部ヒートシンク４０とを備えて構成されている。各部材は、はんだ４１を介して電気的に接続されている。また、半導体チップ３７のゲート電極とリードフレーム４２とが、ゲートワイヤ４３を介して接続されている。そして、下側および上側ヒートシンク３８、３９のそれぞれの片面とリードフレーム４２の一部が露出するように樹脂４４にて封止され、半導体パッケージ３６が形成されている。
【０００４】
【特許文献１】
特開２００３−１１００６４号公報
【０００５】
【発明が解決しようとする課題】
上述した半導体パッケージ３６は、各部材を型内に設置したのち、溶かした樹脂４４をその型に流し込むことで形成される。このとき、樹脂４４が１８０℃とされることから、樹脂４４の熱により、半導体パッケージ３６を構成する各部材が高温になる。このとき、各部材の線膨張係数の差によって応力が発生するが、各部材を接合しているはんだ４１によりその応力が吸収される。
【０００６】
しかしながら、線膨張係数の差によって発生した応力が大きい場合、はんだ４１がその応力を吸収しきれなくなり、この応力がＩＧＢＴのエミッタ電極やＩＧＢＴが形成された半導体基板に印加されることになる。そして、エミッタ電極や半導体基板がこの応力を受けると、エミッタ電極の電極材料となるＡｌ層にクラックが入り、エミッタ電極が半導体基板からはく離するという問題が生じる。このような場合、ＩＧＢＴが動作しなくなったり、動作したとしても、剥離箇所でのギャップにより熱伝導が良好に行われなくなり、放出されるはずの熱がＩＧＢＴから放出されず、ＩＧＢＴが破壊されたりするという問題も生じる。
【０００７】
また、当該半導体パッケージ３６の実際の使用時においては、半導体素子の動作によって高温になったり、使用雰囲気の温度変動によって低温にさらされたりするため、当該半導体パッケージ３６には大きな熱サイクルが印加される。この熱サイクルによっても同様に電極部には応力、あるいは歪みが生じ、前述と同様、電極の剥離、ひいてはＩＧＢＴの動作不良や破壊に至るという問題も懸念される。
【０００８】
また、近年では、鉛フリーはんだなどの硬い材質のはんだが用いられるようになっている。このような硬いはんだを使用した場合、上記した問題がより生じ易くなる。
【０００９】
本発明は上記点に鑑みて、さまざまな熱変化によって生じる応力により半導体素子が破壊されることを防止できるモールド型半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するべく、本発明者らは、モールド型パワーデバイス（モールド型半導体装置）における半導体チップの電極材料と、この電極材料に接続されるはんだの材料との関係に着目した。その結果、半導体チップの電極材料とはんだの材料それぞれの降伏応力の関係において、はんだの材料の方が半導体チップの電極材料よりも降伏応力が小さくなるようにすることで、熱サイクルによって生じる応力をはんだによって吸収でき、電極材料にクラックが生じることを防止できるという効果を得られることが確認された。
【００１１】
より詳しくは、半導体チップの電極材料が多層構造で構成される場合、はんだの材料の降伏応力が好ましくは多層構造を構成する各層の電極材料よりも小さく、少なくともの半導体チップに接続される下層側の電極材料よりも小さくなっていれば、上記した効果を得られることが分かった。
【００１２】
また、半導体チップの電極材料には様々な種類があり、その種類毎に降伏応力が異なるが、半導体チップの電極材料として選択されたものの降伏応力に対して、はんだの材料の降伏応力が小さければ、上記した効果が得られることも確認している。すなわち、半導体チップの電極材料として、例えばＡｌ層とＮｉ層とＡｕ層という３層構造が採用された場合、半導体チップに直接接続される最下層がＡｌ層となる。このため、比較的降伏応力が小さいＡｌ層よりも更にはんだの材料の降伏応力が小さくなっていることが要求される。また、半導体チップの電極材料として、例えばＣｕ層とＮｉ層とＡｕ層という３層構造とされた場合、半導体チップに直接接続される最下層がＣｕ層となる。この場合、比較的降伏応力が大きなＣｕ層よりもはんだの材料の降伏応力が小さくなっていれば良いため、はんだの材料の選択肢が広がることになる。
【００１３】
なお、ここでいう降伏応力とは、降伏現象、つまり、材料に負荷される応力が弾性限界を超えてある値に達すると応力の増加がほとんどないまま急激に塑性歪みが発生するという現象を引き起こすのに必要な応力を指す。一般的に、降伏に伴い応力が極大を示す場合には、極大点の応力が降伏応力とされるが、極大が明瞭に現われないような場合、０．２％の永久歪みを生じる応力（０．２％耐力）が実用的に降伏応力として扱われる。本明細書中においては、はんだや電極材料等の金属が明瞭に極大が現われない場合の一例であることから、０．２％耐力が降伏応力と定義されるものとして説明している。
【００１４】
以上のような検討結果に基づき、請求項１から１０に記載の発明では、半導体素子が形成された半導体チップ（１）の表面に金属層（１３）およびはんだ（１４）を介して金属部材（２４）が接合されてなるモールド型半導体装置において、はんだは、金属層よりも降伏応力が小さいはんだ材料で構成されていることを特徴としている。
【００１５】
このように、金属層よりも降伏応力が小さいはんだ材料で金属層に接続されるはんだを構成することで、熱サイクルによって生じる応力をはんだによって吸収でき、電極材料にクラックが生じることを防止できる。例えば、請求項９に示すように、はんだをＳｎ−Ｃｕ−Ｎｉの３元系のはんだ材料で構成すれば、金属層よりも降伏応力を小さくすることが可能となる。
【００１６】
請求項２に記載の発明では、金属層は、半導体素子の表面に形成され、半導体素子と電気的接続がなされる第１金属層（１３ａ）を有しており、はんだは、少なくとも第１金属層よりも降伏応力が小さいはんだ材料で構成されることを特徴としている。このように、はんだを構成するはんだ材料が半導体素子と電気的接続がなされる第１金属層の金属材料よりも降伏応力が小さくなっていれば、上記の効果を得ることができる。
【００１７】
例えば、請求項３に示すように、金属層は、第１、第２金属層を含む多層金属層で構成され、請求項４に示すように、第１金属層はＡｌを含む金属材料で、第２金属層はＮｉを含む金属材料で構成される場合がある。この場合にも、はんだの降伏応力が第１金属層よりも小さければ良い。
【００１８】
請求項５に記載の発明では、Ａｌ層の厚みは、少なくとも２μｍとされていることを特徴としている。このように、Ａｌ層の厚みを２μｍ以上とすることにより、応力による歪みの影響により半導体基板自体に亀裂が生じることを防止することができる。
【００１９】
また、請求項６に示すように、第１金属層はＣｕを含む金属材料で構成され、第２金属層はＮｉを含む金属材料で構成される場合もある。この場合、請求項１０に示されるように、はんだをＳｎ−Ａｇ−Ｃｕの３元系のはんだ材料で構成することも可能である。
【００２０】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２１】
【発明の実施の形態】
（第１実施形態）
図１は、本発明の一実施形態が適用された半導体チップ１の断面構造を示す図である。また、図２は、半導体チップ１が樹脂モールドされたモールド型パワーデバイスの断面構造を示す図である。以下、これらの図に基づいて半導体チップ１およびモールド型パワーデバイスの構成について説明する。
【００２２】
半導体チップ１は、ｐ＋型基板２の主表面上にｎ−型ドリフト層３を形成した半導体基板を用いて形成されたものであり、半導体チップ１は、セル部と、セル部の外周に形成された外周耐圧部とが備えられた構成となっている。
【００２３】
セル部には、多数のＩＧＢＴが形成されている。ｎ−型ドリフト層３の表層部にはｐ型ベース層４が形成され、ｐ型ベース層４の表層部にはｎ＋型ソース層６が形成されている。これら、ｎ＋型ソース層６とｐ型ベース層４とを貫通してｎ−型ドリフト層３に達するようにトレンチ７が形成され、このトレンチ７の内壁表面にゲート絶縁膜８とゲート層９とが順に形成され、これらトレンチ７、ゲート絶縁膜８、ゲート層９からなるトレンチゲート構造が構成されている。また、ｎ＋型ソース層６の一部とトレンチゲート構造とが絶縁膜１２ａにて覆われている。ｐ＋型基板２の裏面には、当該裏面と接するようにコレクタ電極１８が形成されている。
【００２４】
さらに、ＩＧＢＴの表面にエミッタ電極１３が形成されている。このエミッタ電極１３は、例えばＡｌ−Ｓｉ−Ｃｕ等のＡｌを主成分とするＡｌ合金からなる第１金属層１３ａと、Ｎｉからなる第２金属層１３ｂと、Ａｕからなる第３金属層１３ｃとを有した多層金属層から構成されている。このエミッタ電極１３における第３金属層１３ｃの表面にはんだ１４が接続された構成となっている。なお、図１においてエミッタ電極１３は、便宜上はんだ１４を溶融する前の状態で示している。
【００２５】
第１金属層１３ａは、複数のトレンチゲート構造上にまたがるように形成され、ｐ型ベース層４とｎ＋型ソース層６に接するように形成され、多数のＩＧＢＴを共通に接続している。この第１金属層１３ａは、例えばスパッタリングにより形成され、膜厚が約２μｍ以上とされている。これは、第１金属層１３ａが２μｍ未満になると、応力による歪みの影響が第１金属層１３ａではなく半導体基板そのものに作用してしまうからである。このため、応力による歪みの影響によって半導体基板自体に亀裂が生じたりすることを防止するために、第１金属膜１３ａを上記の膜厚に設定している。第１金属層１３ａは、上述したようにＡｌ合金で構成されており、材質としての降伏応力がはんだ１４よりも高いものとなっている。
【００２６】
第２金属層１３ｂは、第１金属層１３ａを構成する金属と第３金属層１３ｃの双方と接合性が良好なＮｉで構成され、例えば、湿式プロセス、具体的には湿式無電解メッキにより５μｍ程度の膜厚で形成されている。この第２金属層１３ｂを構成するＮｉは、はんだ１４と比べて硬い材料であり、その降伏応力もはんだ１４よりも高いものとなっている。
【００２７】
第３金属層１３ｃは、Ｎｉの酸化を抑制してはんだ１４の濡れ性が良好となるように、例えばめっき形成されたＡｕで構成されている。この第３金属層１３ｃは、例えば０．１μｍ程度の膜厚とされているが、はんだ１４が溶融してはんだのＳｎと第２金属層１３ｂのＮｉが合金層を形成する際に散逸してしまい、ほとんど厚みが残らない場合もある。この第３金属層１３ｃを構成するＡｕは、柔らかい材料であるが、第１、第２金属層１３ａ、１３ｂと比べて非常に薄く、またはんだ溶融後にはほとんど層状に存在していないため、線膨張係数の相違に基づいて生じる応力による歪みの影響を考える上では、考慮に入れる必要はない。
【００２８】
はんだ１４は、Ｓｎ−Ｃｕ−Ｎｉの３元系はんだ材で構成されており、その組成は、例えば、Ｃｕが０．５〜２．０重量％程度、Ｎｉが０．０５〜０．１重量％程度、Ｓｎが残部、および微量な混入成分からなっている。このような組成比で構成されたはんだ１４は、降伏応力が小さく、具体的には第１金属層１３ａよりも小さくなる。
【００２９】
図３に、素子電極材となる第１金属層１３ａの材料と本実施形態に示されるはんだ１４および従来の代表的なＰｂフリーはんだ材それぞれの温度（℃）と降伏応力［ＭＰａ］との関係を示す。ただし、この図は、各材料を同一の形態で、−４０〜１５０℃の温度域において、比較評価した一例である。サンプル形状は一般的な引張試験やねじり試験に用いられる形状等を参照すればよい。なお、ここでいう従来の代表的なＰｂフリーはんだ材とは、Ｓｎ−Ａｇ−Ｃｕの３元系はんだ材を指している。
【００３０】
この図から分かるように、第１金属層１３ａの材料とはんだ１４の材料それぞれの降伏応力の関係は、モールド型パワーデバイスが使用され得るあらゆる温度域において、第１金属層１３ａの方がはんだ１４よりも大きくなっている。本実施形態では、このような材質を用いてはんだ１４を形成している。
【００３１】
このような材質を用いてはんだ１４を形成した場合に、半導体基板表面近傍でどの程度の大きさのせん断応力が発生するかを調べてみた。具体的には、第１金属層１３ａとしてＡｌ−Ｓｉ−Ｃｕを用い、モールド型パワーデバイスが使用され得る温度域において第１金属層１３ａよりも降伏応力が小さくなるＳｎ−Ｃｕ−Ｎｉの３元系はんだ材ではんだ１４を形成した場合と、モールド型パワーデバイスが使用され得る温度域の一部において第１金属層１３ａよりも降伏応力が小さくなるＳｎ−Ａｇ−Ｃｕの３元系はんだ材ではんだ１４を形成した場合、それぞれで半導体基板表面近傍で生じるせん断応力を比較してみた。その結果を図４に示す。
【００３２】
この図に示されるように、Ｓｎ−Ｃｕ−Ｎｉの３元系はんだ材ではんだ１４を形成した場合には、Ｓｎ−Ａｇ−Ｃｕの３元系はんだ材を用いた場合と比べて、せん断応力が小さくなっていることが分かる。このように、本実施形態では、第１金属層１３ａとしてＡｌ合金を用いた場合において、モールド型デバイスが使用され得る温度域において第１金属層１３ａよりも降伏応力が小さくなるＳｎ−Ｃｕ−Ｎｉの３元系はんだ材ではんだ１４を形成している。このため、半導体基板表面近傍に生じるせん断応力も小さなものとなっている。
【００３３】
一方、外周耐圧部には、ｎ−型ドリフト層３の表層部に形成されたｐ型層５と、ＬＯＣＯＳ酸化膜１１および絶縁膜１２ｂを介して、ｐ型層５の上に形成されたフィールドプレートとしての第１の電極１５とが備えられている。また、ｎ−型ドリフト層３の表層部に形成されたｎ＋型層１０と、このｎ＋型１０と接するように形成された最外周リングとしての第２の電極１６が備えられている。これら第１、第２の電極１５、１６により、半導体チップ１にサージが印加されたときにＩＧＢＴ内部に発生する電界集中を緩和させ、電界強度を低下させられるようになっている。そして、第１、第２の電極１５、１６を覆うパッシベーション膜１７が形成され、外周耐圧部の表面が保護されている。
【００３４】
このように構成された半導体チップ１が樹脂部２０にて封止されて、図２に示す半導体パッケージ２１が形成されている。
【００３５】
図２に示されるように、半導体パッケージ２１は、半導体チップ１と共に、下側ヒートシンク２２、上側ヒートシンク２３、内部ヒートシンク２４、ゲートワイヤ２５およびリード端子２６が樹脂部２０に封止された構成となっている。半導体チップ１に形成されたＩＧＢＴのゲート電極パッドとリード端子２６とがゲートワイヤ２５を介してワイヤボンディングされ、リード端子２６の一部が樹脂部２０から露出させられている。これにより、リード端子２６を介して、外部からＩＧＢＴにゲート駆動電圧を印加できるようになっている。なお、ゲート電極パッドも、エミッタ電極部１３と同様、下層側からＡｌ合金層、Ｎｉメッキ層、Ａｕメッキ層からなり、各トレンチゲート構造のゲート層９に接続している。Ａｕ層は上記の如く約０．１μｍ（０．２μｍ以下）であり、Ａｌワイヤからなるゲートワイヤ２５とのボンディング性も良好である。
【００３６】
また、下側ヒートシンク２２の上面と半導体チップ１の下面との間がはんだ２７により、半導体チップ１の上面と内部ヒートシンク２４の下面との間がはんだ１４により、さらに、内部ヒートシンク２４の上面と上側ヒートシンク２３の下面との間がはんだ２８により、それぞれ電気的に接続されている。このため、半導体チップ１に形成されたＩＧＢＴのエミッタ電極１６は内部ヒートシンク２４および上側ヒートシンク２３を介して、また、ＩＧＢＴのコレクタ電極１８は下側ヒートシンク２２を介して外部と電気的に接続できるようになっている。
【００３７】
下側および上側ヒートシンク２２、２３は、それぞれＩＧＢＴのコレクタ電極１８およびエミッタ電極１３を通じて伝わってくる熱を逃がすと共に、ＩＧＢＴの電流経路を構成するものであり、熱伝導性が良く、電気抵抗が低いＣｕなどで構成されている。これら下側および上側ヒートシンク２２、２３は共に、一面が樹脂部２０から露出させられ、半導体チップ１から発せられる熱を放出し易くした構成とされている。
【００３８】
内部ヒートシンク２４は半導体チップ１のエミッタ電極１６から伝わってくる熱を上側ヒートシンク２３側へ逃がすと共に、エミッタ電極１３と上側ヒートシンク２３との電気的接続を図るものであり、例えばＣｕなどで構成される。
【００３９】
このように構成されたモールド型パワーデバイスにおいては、上述したように、半導体チップ１に形成されたＩＧＢＴとの電気的接合を行うためのはんだ１４が第１金属層１３ａよりも降伏応力が小さなＳｎ−Ｃｕ−Ｎｉの３元系はんだ材で構成されている。このため、半導体基板表面近傍に発生し得るせん断応力も小さなものとなり、半導体チップ１を樹脂部２０にて封止したとしても、第１金属層１３ａにクラックが発生することを防止することができる。したがって、エミッタ電極１３の剥離やＩＧＢＴの破壊を防止することができる。また、ＩＧＢＴの表面が破壊されることによって引き起こされる不具合、例えば電流が流れなくなったり、熱の流れが止まるなどによって素子そのものが破壊されたりすることも防止することができる。
【００４０】
参考として、−４０℃〜１２５℃の加熱冷却を３０００サイクル繰り返すという液相冷熱サイクル試験により、本実施形態のようにＳｎ−Ｃｕ−Ｎｉの３元系はんだ材ではんだ１４を形成した場合とＳｎ−Ａｇ−Ｃｕの３元系はんだ材を用いた場合、それぞれの場合における半導体基板表面近傍の様子を調べた。その結果、Ｓｎ−Ａｇ−Ｃｕの３元系はんだ材を用いた場合には、ＩＧＢＴの表面に形成される電極層にクラックが発生してＩＧＢＴが破壊されていた。これに対し、本実施形態のようにＳｎ−Ｃｕ−Ｎｉの３元系はんだ材を用いた場合には、ＩＧＢＴの表面に形成される第１電極層１３ａにクラックが発生せず、ＩＧＢＴも全く破壊されていなかった。この結果からも、本実施形態の構成を採用することで、エミッタ電極１３の剥離やＩＧＢＴの破壊を防止できるといえる。
【００４１】
（他の実施形態）
上記第１実施形態では、第１金属層１３ａをＡｌ−Ｓｉ−ＣｕからなるＡｌを主成分とするＡｌ合金で構成した場合において、それよりも降伏応力が小さくなる材質であるＳｎ−Ｃｕ−Ｎｉではんだ１４を形成する場合について説明している。Ａｌ合金としてはＡｌ−Ｃｕ、Ａｌ−Ｓｉもしくは他の添加元素を含むものが採用可能である。また純Ａｌを採用してもよい。要は、はんだ１４の材質の降伏応力が半導体素子と電気的に接続される第１金属層１３ａの材質よりも小さくなればよく、第１金属層１３ａとはんだ１４とは他の組み合わせも適用可能である。
【００４２】
例えば、第１金属層１３ａがＡｌを主成分とする金属材料で構成される場合、はんだ１４をＳｎ−ＣｕやＳｎ−Ｎｉの２元系の金属材料またはＳｎ−Ｃｕ−Ｎｉの３元系の金属材料で構成することが可能である。
【００４３】
また、上記実施例では、第１金属層１３ａを直接半導体基板（Ｓｉ）に接触する電極層として説明するものであったが、バリアメタルをＡｌ合金とＳｉとの間に挿入してエミッタ電極を構成する場合もある。その場合も本発明は適用可能である。すなわち、エミッタ電極を構成する全ての積層金属膜の何れよりも降伏応力が小さくなる材質をはんだ材料に選ぶようにすればよい。
【００４４】
また、第１金属層１３ａはＡｌを主成分とする金属材料に限定されるものでもない。第１金属層１３ａがＣｕを主成分とする金属材料で構成される場合には、はんだ１４をＳｎ−Ａｇの２元系の金属材料またはＳｎ−Ａｇ−Ｃｕの３元系の金属材料で構成することも可能である。
【００４５】
また、半導体素子としてＩＧＢＴを例に挙げて説明したが、他の半導体素子についても適用可能である。例えば、縦型ＭＯＳＦＥＴ、ダイオードやバイポーラトランジスタに対しても本発明を適用可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態が適用された半導体チップの断面構成を示す図である。
【図２】図１に示す半導体チップを樹脂封止したモールド型パワーデバイスの断面構成を示す図である。
【図３】第１電極層を構成する金属材料とＳｎ−Ａｇ−Ｃｕのはんだ材およびＳｎ−Ｃｕ−Ｎｉのはんだ材との温度と降伏応力の関係を示した図である。
【図４】Ｓｎ−Ａｇ−Ｃｕのはんだ材とＳｎ−Ｃｕ−Ｎｉのはんだ材それぞれにおける半導体基板表面近傍に発生するせん断応力を調べた結果を示す図である。
【図５】従来のモールド型パッケージの断面構成を示した図である。
【符号の説明】
１…半導体チップ、２…ｐ＋型基板、３…ｎ−型ドリフト層、
１３…エミッタ電極、１３ａ…第１金属層、１３ｂ…第２金属層、
１３ｃ…第３金属層、１４…はんだ、２０…樹脂部、
２１…モールド型パワーデバイス、２２…下側ヒートシンク、
２３…上側ヒートシンク、２４…内部ヒートシンク。
【図１】
2005019447.tif 000003
【図２】
2005019447.tif 000004
【図３】
2005019447.tif 000005
【図４】
2005019447.tif 000006
【図５】
2005019447.tif 000007