(57)【要約】【課題】時分割駆動における非表示領域の駆動制御に関して、一層の低消費電力化を実現する。【解決手段】画素を表示させない非表示領域１ａ，１ｃでは、第１の動作プロセスと、第１の動作プロセスに続く第２の動作プロセスとが周期的に実行される。第１の動作プロセスは、走査線駆動回路における走査モードと、時分割回路における時分割出力モードおよび同時出力モードのいずれかとの組み合わせである。第２の動作プロセスは、走査線駆動回路における非走査モードと、時分割回路における非出力モードとの組み合わせである。【選択図】図８
2005300898.tif 000002
【特許請求の範囲】
【請求項１】
電気光学装置において、
複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差に位置的に対応付けられた複数の画素によって構成された表示部と、
それぞれがｋ（ｋは２以上の整数）本の前記データ線のグループに対応して設けられた複数の出力線と、
前記複数の走査線を所定の選択順序で順次選択する走査モード、または、前記複数の走査線を選択しない非走査モードを実行する走査線駆動回路と、
前記出力線に対応した前記グループに属する前記ｋ本のデータ線に対して、前記出力線に供給された電圧を時分割して出力する時分割出力モード、前記ｋ本のデータ線に対して、前記出力線に供給された電圧を同時に出力する同時出力モード、または、前記ｋ本のデータ線に対して、電圧を出力しない非出力モードを実行する時分割回路とを有し、
前記表示部の少なくとも一部であって、画像を表示させない非表示領域においては、第１の動作プロセスと、当該第１の動作プロセスに続く第２の動作プロセスとが周期的に実行され、
前記第１の動作プロセスは、前記走査線駆動回路における前記走査モードと、前記時分割回路における前記時分割出力モードおよび前記同時出力モードのいずれかとの組み合わせであり、
前記第２の動作プロセスは、前記走査線駆動回路における前記非走査モードと、前記時分割回路における前記非出力モードとの組み合わせであることを特徴とする電気光学装置。
【請求項２】
前記非表示領域の前記第１の動作プロセスにおいて、前記出力線に供給される電圧は、前記非表示領域を同一階調に設定する非表示電圧であることを特徴とする請求項１に記載された電気光学装置。
【請求項３】
前記第１の動作プロセスから前記第２の動作プロセスに移行する場合、前記第２の動作プロセスに先立ち、第３の動作プロセスが実行され、
前記第３の動作プロセスは、前記走査線駆動回路における前記非走査モードと、前記時分割回路における前記時分割出力モードおよび前記同時出力モードのいずれかとの組み合わせであることを特徴とする請求項１に記載された電気光学装置。
【請求項４】
前記表示部の少なくとも一部であって、画像を表示させる表示領域においては、前記第１の動作プロセスが繰り返されることを特徴とする請求項１に記載された電気光学装置。
【請求項５】
前記表示領域の前記第１の動作プロセスにおいて、前記出力線に供給される電圧は、前記表示領域に含まれる前記画素のそれぞれの階調を規定する時系列的な表示電圧であることを特徴とする請求項４に記載された電気光学装置。
【請求項６】
前記動作プロセスの切り替えは、１画像の表示期間であるフレーム単位で行なわれることを特徴とする請求項１から５のいずれかに記載された電気光学装置。
【請求項７】
請求項１から６のいずれかに記載された電気光学装置を実装したことを特徴とする電子機器。
【請求項８】
複数の走査線と複数のデータ線との交差に位置的に対応付けられた複数の画素によって構成された表示部と、それぞれがｋ（ｋは２以上の整数）本の前記データ線のグループに対応して設けられた複数の出力線とを有する電気光学装置の駆動方法において、
前記表示部の少なくとも一部であって、画像を表示させない非表示領域において、前記複数の走査線を所定の選択順序で順次選択する走査モードと、前記出力線に供給された電圧を当該出力線に対応した前記グループに属する前記ｋ本のデータ線に時分割して出力する時分割出力モード、および、前記出力線に供給された電圧を前記ｋ本のデータ線に同時に出力する同時出力モードのいずれかとの組み合わせである第１の動作プロセスを実行する第１のステップと、
前記非表示領域において、前記第１の動作プロセスに続いて、前記複数の走査線を選択しない非走査モードと、前記ｋ本のデータ線に電圧を出力しない非出力モードとの組み合わせである第２の動作プロセスを実行する第２のステップと
を有することを特徴とする電気光学装置の駆動方法。
【請求項９】
前記非表示領域の前記第１の動作プロセスにおいて、前記出力線に供給される電圧は、前記非表示領域を同一階調に設定する非表示電圧であることを特徴とする請求項８に記載された電気光学装置の駆動方法。
【請求項１０】
前記第１の動作プロセスから前記第２の動作プロセスに移行する場合、前記第２の動作プロセスに先立ち、第３の動作プロセスを実行する第３のステップをさらに有し、
前記第３の動作プロセスは、前記非走査モードと、前記時分割出力モードおよび前記同時出力モードのいずれかとの組み合わせであることを特徴とする請求項８に記載された電気光学装置の駆動方法。
【請求項１１】
前記表示部の少なくとも一部であって、画像を表示させる表示領域においては、前記第１の動作プロセスが繰り返されることを特徴とする請求項８に記載された電気光学装置の駆動方法。
【請求項１２】
前記表示領域の前記第１の動作プロセスにおいて、前記出力線に供給される電圧は、前記表示領域に含まれる前記画素のそれぞれの階調を規定する時系列的な表示電圧であることを特徴とする請求項１１に記載された電気光学装置の駆動方法。
【請求項１３】
前記動作プロセスの切り替えは、１画像の表示期間であるフレーム単位で行なわれることを特徴とする請求項８から１２のいずれかに記載された電気光学装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の駆動方法および電子機器に係り、特に、時分割駆動における非表示領域の駆動制御に関する。
【背景技術】
【０００２】
表示パネルの多階調化・高精細化に伴い、パネルの消費電力も増大し、特にパッテリー駆動による電子機器では、駆動時間の問題が顕在化する。特許文献１には、待受画面を表示する際、画面上に表示領域を部分的に設定し、この表示領域に、時刻、受信感度、バッテリ残量といった必要情報を表示する部分駆動法が開示されている。部分的な表示領域では、スイッチ群で構成された時分割回路の時分割駆動によって、時系列的なデータ電圧（表示電圧）がデータ線に振り分けられるとともに、これと同期して走査線が順次選択される。また、表示領域を除く非表示領域では、すべてのスイッチ群が一斉にオンすることによって、所定の電圧（例えば白表示電圧）がデータ線に同時出力され、この状態で走査線が順次選択される。これにより、スイッチ群のオン/オフの切り替えが不要になるので、その分だけ消費電力が低減される。
【特許文献１】特開２００３−２９７１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述した部分駆動法では、時分割回路での消費電力は低減されるものの、非表示領域でも走査線の順次選択が行われるので、走査線駆動回路での消費電力は低減されない。
【０００４】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、時分割駆動における非表示領域の駆動制御に関して、一層の低消費電力化を実現することである。
【課題を解決するための手段】
【０００５】
かかる課題を解決するために、第１の発明は、複数の走査線と、複数のデータ線と、複数の走査線と複数のデータ線との交差に位置的に対応付けられた複数の画素によって構成された表示部と、それぞれがｋ（ｋは２以上の整数）本のデータ線のグループに対応して設けられた複数の出力線と、走査線駆動回路と、自分かつ回路とを有する電気光学装置を提供する。走査線駆動回路は、複数の走査線を所定の選択順序で順次選択する走査モード、または、複数の走査線を選択しない非走査モードを実行する。時分割回路は、時分割出力モード、同時出力モードまたは非出力モードを実行する。時分割出力モードは、出力線に対応したグループに属するｋ本のデータ線に対して、出力線に供給された電圧を時分割して出力するモードである。同時出力モードは、ｋ本のデータ線に対して、出力線に供給された電圧を同時に出力するモードである。非出力モードは、ｋ本のデータ線に対して、電圧を出力しないモードである。表示部の少なくとも一部であって、画像を表示させない非表示領域においては、第１の動作プロセスと、第１の動作プロセスに続く第２の動作プロセスとが周期的に実行される。第１の動作プロセスは、走査線駆動回路における走査モードと、時分割回路における時分割出力モードおよび同時出力モードのいずれかとの組み合わせである。第２の動作プロセスは、走査線駆動回路における非走査モードと、時分割回路における非出力モードとの組み合わせである。
【０００６】
第１の発明において、非表示領域の第１の動作プロセスで、出力線に供給される電圧は、非表示領域を同一階調に設定する非表示電圧であることが好ましい。また、第１の動作プロセスから第２の動作プロセスに移行する場合、第２の動作プロセスに先立ち、第３の動作プロセスを実行してもよい。この第３の動作プロセスは、走査線駆動回路における非走査モードと、時分割回路における時分割出力モードおよび同時出力モードのいずれかとの組み合わせである。
【０００７】
第１の発明において、表示部の少なくとも一部であって、画像を表示させる表示領域では、第１の動作プロセスが繰り返されることが好ましい。ここで、表示領域の第１の動作プロセスにおいて、出力線に供給される電圧は、表示領域に含まれる画素のそれぞれの階調を規定する時系列的な表示電圧であることが望ましい。
【０００８】
第１の発明において、動作プロセスの切り替えは、１画像の表示期間であるフレーム単位で行なわれることが好ましい。
【０００９】
第２の発明は、上述した第１の発明にかかる電気光学装置を実装した電子機器を提供する。
【００１０】
第３の発明は、複数の走査線と複数のデータ線との交差に位置的に対応付けられた複数の画素によって構成された表示部と、それぞれがｋ（ｋは２以上の整数）本のデータ線のグループに対応して設けられた複数の出力線とを有する電気光学装置の駆動方法を提供する。この駆動方法は、表示部の少なくとも一部であって、画像を表示させない非表示領域では、複数の走査線を所定の選択順序で順次選択する走査モードと、時分割出力モードおよび同時出力モードのいずれかとの組み合わせである第１の動作プロセスを実行する第１のステップと、上記非表示領域において、第１の動作プロセスに続いて、複数の走査線を選択しない非走査モードと、非出力モードとの組み合わせである第２の動作プロセスを実行する第２のステップとを有する。ここで、時分割出力モードは、出力線に供給された電圧をこの出力線に対応したグループに属するｋ本のデータ線に時分割して出力するモードである。同時出力モードは、出力線に供給された電圧をｋ本のデータ線に同時に出力するモードである。また、非出力モードは、ｋ本のデータ線に電圧を出力しないモードである。
【００１１】
第３の発明において、非表示領域の第１の動作プロセスで、出力線に供給される電圧は、非表示領域を同一階調に設定する非表示電圧であることが好ましい。また、第１の動作プロセスから第２の動作プロセスに移行する場合、第２の動作プロセスに先立ち、第３の動作プロセスを実行する第３のステップをさらに設けてもよい。この第３の動作プロセスは、非走査モードと、時分割出力モードおよび同時出力モードのいずれかとの組み合わせである。
【００１２】
第３の発明において、表示部の少なくとも一部であって、画像を表示させる表示領域では、第１の動作プロセスが繰り返されることが好ましい。ここで、表示領域の第１の動作プロセスにおいて、出力線に供給される電圧は、表示領域に含まれる画素のそれぞれの階調を規定する時系列的な表示電圧であることが望ましい。
【００１３】
第３の発明において、動作プロセスの切り替えは、１画像の表示期間であるフレーム単位で行なわれることが好ましい。
【発明の効果】
【００１４】
画素を表示させない非表示領域では、第１の動作プロセスに続く第２の動作プロセスとして、走査線駆動回路による走査線の選択が行われず、かつ、時分割回路によるデータ線への電圧出力も行われない。これにより、時分割回路における非表示領域の駆動制御に関して、走査線駆動回路および時分割回路の双方における消費電力を低減できる。
【発明を実施するための最良の形態】
【００１５】
（第１の実施形態）
図１は、本実施形態にかかる電気光学装置のブロック構成図である。表示部１は、例えば、ＴＦＴ（薄膜トランジスタ）等のスイッチング素子によって液晶素子を駆動するアクティブマトリクス型の表示パネルである。この表示部１には、ｍドット×ｎライン分の画素２がマトリクス状（二次元平面的）に並んでいる。また、表示部１には、それぞれが行方向（Ｘ方向）に延在しているｎ本の走査線Ｙ1〜Ｙnと、それぞれが列方向（Ｙ方向）に延在しているｍ本のデータ線Ｘ1〜Ｘmとが設けられており、これらの交差に位置的に対応して複数の画素２が配置されている。なお、表示部１がモノクロパネルの場合、画像の最小表示単位である一画素は、同図に示した１つの画素２に相当する。これに対して、画像上の一画素が３つのサブ画素（ＲＧＢ）で構成されたカラーパネルの場合、１つのサブ画素が同図に示した１つの画素２相当する。また、以下の説明において、表示部１における特定の画素２（およびこの画素２に供給すべきデータ）を指す場合、データ線Ｘの添字1〜mと走査線Ｙの添字1〜nとを用い、これらの交差（1〜m,1〜n）として表現するものとする。例えば、最も左上の画素２は（1,1)で表され、最も右下の画素２は(m,n)で表される。
【００１６】
図２は、液晶を用いた画素２の等価回路図である。１つの画素２は、スイッチング素子であるＴＦＴ２１、液晶容量２２および蓄積容量２３によって構成されている。ＴＦＴ２１のソースは１本のデータ線Ｘに接続され、そのゲートは１本の走査線Ｙに接続されている。同一列に並んだ画素２に関しては、それぞれのＴＦＴ２１のソースが同じデータ線Ｘに接続されている。また、同一行に並んだ画素２に関しては、それぞれのＴＦＴ２１のゲートが同じ走査線Ｙに接続されている。ＴＦＴ２１のドレインは、並列に設けられた液晶容量２２と蓄積容量２３とに共通接続されている。液晶容量２２は、画素電極２２ａと、電圧Ｖcomが印加された対向電極２２ｂと、これらの電極２２ａ，２２ｂ間に挟持された液晶層とによって構成されている。蓄積容量２３は、画素電極２２ａと、図示しない共通容量電極との間に形成されており、電圧Ｖcsが供給される。この蓄積容量２３によって、液晶に蓄積される電荷のリークの影響が抑制される。一方、画素電極２２ａ側には、ＴＦＴ２１を介して、データ電圧Ｖ等が印加され、この電圧レベルに応じて、液晶容量２２と蓄積容量２３とが充放電される。これにより、画素電極２２ａと対向電極２２ｂとの間の電位差（液晶の印加電圧）に応じて、液晶層の透過率が設定され、画素２の階調が設定される。
【００１７】
また、画素２の駆動は、液晶の長寿命化を図るべく、所定の期間毎に電圧極性を反転させる交流化駆動によって行われる。電圧極性は、液晶層に作用する電界の向き、換言すれば、液晶層の印加電圧の正逆に基づいて定義される。本実施形態では、交流化駆動の一方式であるコモンＤＣ駆動、すなわち、対向電極２２ｂに印加される電圧Ｖcomと、蓄積容量２３の一方の電極印加される電圧Ｖcsとを一定に維持し、画素電極２２ａ側の極性を反転させる駆動方式を採用している。
【００１８】
制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖs、水平同期信号Ｈs、ドットクロック信号ＤＣＬＫ等の外部信号から各種の内部信号を生成し、これらの内部信号に基づいて、走査線駆動回路３、データ線駆動回路４およびフレームメモリ６を同期制御する。この同期制御の下、走査線駆動回路３およびデータ線駆動回路４は、互いに協働して表示部１の表示制御を行う。また、制御回路５は、走査線駆動回路３の動作モードを指定するモード信号と、データ線駆動回路４（時分割回路４２を含む）の動作モードを指定するモード信号とを出力する。
【００１９】
走査線駆動回路３は、制御回路５の指示にしたがい、走査線Ｙ1〜Ｙnの少なくとも一部を所定の順序で順次選択する走査モード、および、これを選択しない非走査モードのいずれかを実行する。この走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されている。走査モードでは、各走査線Ｙ1〜Ｙnに走査信号ＳＥＬが出力され、１本の走査線Ｙが選択される期間に相当する１水平走査期間（１Ｈ）毎に、走査線Ｙ1〜Ｙnが順次選択されていく。走査信号ＳＥＬは、高電位レベル（以下「Ｈレベル」という）または低電位レベル（以下「Ｌレベル」という）の２値的なレベルをとり、データの書込対象となる画素行に対応する走査線ＹはＨレベル、これ以外の走査線ＹはＬレベルにそれぞれ設定される。この走査信号ＳＥＬにより、データの書込対象となる画素行が順次選択され、画素２に書き込まれたデータは１Ｆに亘って保持される。
【００２０】
フレームメモリ６は、表示部１の解像度に相当するｍ×ｎビットのメモリ空間を少なくとも有し、上位装置から入力されるデータをフレーム単位で格納・保持する。フレームメモリ６へのデータの書き込み、および、フレームメモリ６からのデータの読み出しは、制御回路５によって制御される。ここで、画素２の階調を規定するデータＤは、一例として、Ｄ0〜Ｄ5の６ビットで構成される６４階調データである。フレームメモリ６より読み出されたデータＤは、６ビットのバスを介して、データ線駆動回路４にシリアルに転送される。
【００２１】
フレームメモリ６の後段に設けられたデータ線駆動回路４は、走査線駆動回路３と協働して、データの書込対象となる画素行に供給すべきデータをデータ線Ｘ1〜Ｘmに一斉に出力する。図１に示したように、データ線駆動回路４は、ドライバＩＣ４１および時分割回路４２で構成されている。ドライバＩＣ４１は、画素２がマトリクス状に形成された表示部１とは別体で設けられており、ｉ個の出力ピンＰＩＮ1〜ＰＩＮiには、ｉ本の出力線ＤＯ1〜ＤＯiが接続されている。本実施形態において、時分割回路４２は、製造コストの低減を図るべく、ポリシリコンＴＦＴ等によって表示パネルに一体形成されている。
【００２２】
ドライバＩＣ４１は、今回の１Ｈでデータを書き込む画素行に対するデータの出力と、次の１Ｈでデータを書き込む画素行に関するデータの点順次的なラッチとを同時に行う。図３は、ドライバＩＣ４１のブロック構成図である。このドライバＩＣ４１には、Ｘシフトレジスタ４１ａ、第１のラッチ回路４１ｂ、第２のラッチ回路４１ｃ、切替スイッチ群４１ｄおよびＤ／Ａ変換回路４１ｅといった主要な回路が内蔵されている。Ｘシフトレジスタ４１ａは、１Ｈの最初に供給されるスタート信号ＳＴをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,ＳmのいずれかをＨレベル、それ以外をＬレベルに設定する。第１のラッチ回路４１ｂは、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,Ｓmの立ち下がり時において、シリアルデータとして供給されたｍ個の６ビットデータＤを順次ラッチする。第２のラッチ回路４１ｃは、第１のラッチ回路４１ｂにおいてラッチされたデータＤをラッチパルスＬＰの立ち下がり時において同時にラッチする。ラッチされたｍ個のデータＤは、次の１Ｈにおいて、デジタルデータであるデータｄ1〜ｄmとして、第２のラッチ回路４１ｃよりパラレルに出力される。
【００２３】
データｄ1〜ｄmは、ｋ（ｋは２以上の整数）本のデータ線単位で設けられたｍ／ｋ個（＝ｉ個）の切替スイッチ群４１ｄによって、ｋ画素分の時系列的なデータとしてグループ化される。本実施形態では一例としてｋ＝３であり、同図において、単一の切替スイッチ群４１ｄは、３つのスイッチのセットとして示されているが、実際には、６ビット分のスイッチ群を３系統有している。同一系統中の６個のスイッチは同時並行的に動作するので、以下、６個のスイッチを１つのスイッチとみなして説明する。それぞれの切替スイッチ群４１ｄには、第２のラッチ回路４１ｃより出力された３画素分のデータ（例えば、ｄ1〜ｄ3）が入力される。切替スイッチ群４１ｄを構成する３つのスイッチは、３つの制御信号ＣＮＴ1〜ＣＮＴ3のいずれかによって導通制御され、オフセットしたタイミングで択一的に順次オンしていく。これによって、１Ｈにおいて、３画素分のデータｄ1〜ｄ3は、この順序（ｄ1，ｄ2，ｄ3の順）で時系列化され、切替スイッチ群４１ｄより時系列的に出力される。
【００２４】
Ｄ／Ａ変換回路４１ｅは、それぞれの切替スイッチ群４１ｄから出力された一連のデジタルデータｄ1〜ｄmをＤ／Ａ変換し、アナログデータである電圧を生成する。これにより、３画素単位で時系列化されたデータ信号ｄ1〜ｄmはデータ電圧Ｖに変換された上で、出力ピンＰＩＮ1〜ＰＩＮiより時系列的に出力される。なお、制御回路５からのモード信号MODEによって、後述する同時出力モードが指定されている場合、Ｄ／Ａ変換回路４１ｅは、切替スイッチ群４１ｄからのデータに関わりなく、所定の一定電圧を強制的に出力する。
【００２５】
図１に示したように、ドライバＩＣ４１の出力ピンＰＩＮ1〜ＰＩＮiには、出力線ＤＯ1〜ＤＯiのいずれかが接続されている。１本の出力線ＤＯには、互いに隣接したｋ本（例えば３本）のデータ線Ｘがグループ化されて対応付けられており、１本の出力線ＤＯとグループ化された３本のデータ線Ｘとの間には、時分割回路４２が出力線単位で設けられている。それぞれの時分割回路４２は、グループ化されたデータ線Ｘの本数に相当する３個の選択スイッチを有しており、それぞれの選択スイッチは、制御回路５からの選択信号ＳＳ1〜ＳＳ3のいずれかによって導通制御される。選択信号ＳＳ1〜ＳＳ3は、同一のグループ内における選択スイッチのオン期間を規定しており、ドライバＩＣ４１からの時系列的な信号出力と同期している。この時分割回路４２は、時分割出力モード、同時出力モード、および非出力モードの３つのモードを実行する。なお、ｉ個の時分割回路４２は、同様の構成を有しており、かつ、すべてが同時並行的に動作するので、以下の説明では、データ電圧Ｖ1〜Ｖ3が出力される出力線ＤＯ1系のみに着目して説明する。
【００２６】
まず、時分割回路４２における時分割出力モードについて説明する。図４は、時分割出力モードのタイミングチャートである。出力線ＤＯ1に接続された最左の時分割回路４２は、出力線ＤＯ1に出力された時系列的な３画素分のデータ電圧Ｖ1〜Ｖ3（表示電圧）を、出力線ＤＯ1に対応したデータ線のグループに属するデータ線Ｘ1〜Ｘ3に時分割して出力する。具体的には、最初の１Ｈにおいて、走査信号ＳＥＬ1がＨレベルになって、最上の走査線Ｙ1が選択される。この１Ｈにおいて、出力線ＤＯ1には、データ線Ｘ1〜Ｘ3と走査線Ｙ1との各交差に対応する３画素分のデータ電圧Ｖ1〜Ｖ3（Ｖ(1,1)，Ｖ(2,1)，Ｖ(3,1)に相当）が表示電圧として順次出力される。
【００２７】
出力線ＤＯ1にデータ電圧Ｖ(1,1)が出力されている状態では、選択信号ＳＳ1のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、データ線Ｘ1に対応するスイッチのみがオンする。これにより、出力線ＤＯ1に出力されたデータ電圧Ｖ(1,1)がデータ線Ｘ1に供給され、このデータ電圧Ｖ(1,1)に応じて、画素(1,1)に対するデータの書き込みが行われる。つぎに、出力線ＤＯ1にデータ電圧Ｖ(2,1)が出力されている状態では、選択信号ＳＳ2のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、データ線Ｘ2に対応するスイッチのみがオンする。これにより、出力線ＤＯ1に出力されたデータ電圧Ｖ(2,1)がデータ線Ｘ2に供給され、このデータ電圧Ｖ(2,1)に応じて、画素(2,1)に対するデータの書き込みが行われる。出力線ＤＯ1にデータ電圧Ｖ(2,1)が出力されている間は、データ線Ｘ1，Ｘ3に対応するスイッチはオフのままなので、データ線Ｘ1はデータ電圧Ｖ(1,1)、データ線Ｘ3は直前の１Ｈで書き込まれた電圧にそれぞれ維持される。最後に、出力線ＤＯ1にデータ電圧Ｖ(3,1)が出力されている状態では、選択信号ＳＳ3のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、データ線Ｘ3に対応するスイッチのみがオンする。これにより、出力線ＤＯ1に出力されたデータ電圧Ｖ(3,1)がデータ線Ｘ3に供給され、このデータ電圧Ｖ(3,1)に応じて、画素(3,1)に対するデータの書き込みが行われる。出力線ＤＯ1にデータ電圧Ｖ(3,1)が出力されている間は、データ線Ｘ1，Ｘ2に対応するスイッチはオフのままなので、データ線Ｘ1はデータ電圧Ｖ(1,1)、データ線Ｘ2はデータ電圧Ｖ(2,1)にそれぞれ維持される。
【００２８】
次の１Ｈでは、走査信号ＳＥＬ2がＨレベルになって、上から２番目の走査線Ｙ2が選択される。この１Ｈにおいて、出力線ＤＯ1には、データ線Ｘ1〜Ｘ3と走査線Ｙ2との各交差に対応する３画素分のデータ電圧Ｖ1〜Ｖ3（今回の１ＨではＶ(1,2)，Ｖ(2,2)，Ｖ(3,2)に相当）が順次出力される。この１Ｈにおけるプロセスは、出力線ＤＯ1に出力される電圧の極性が反転している点を除けば、先の１Ｈと同様のプロセスで、時系列的なデータ電圧Ｖ(1,2)，Ｖ(2,2)，Ｖ(3,2)の振り分けが行われる。これ以降についても同様であり、制御回路５によって指定された範囲内において、１Ｈ毎に極性反転を行いながら、それぞれの画素行に対するデータ電圧Ｖ1〜Ｖ3の振り分けが線順次的に行われていく。
【００２９】
つぎに、時分割回路４２における同時出力モードについて説明する。図５は、同時出力モードのタイミングチャートである。同時出力モードにおいて、時分割回路４２は、出力線ＤＯ1に出力された単一のデータ電圧Ｖs（非表示電圧））を、出力線ＤＯ1に対応したデータ線のグループに属するデータ線Ｘ1〜Ｘ3に同時に出力する。具体的には、１Ｈにおいて、走査信号ＳＥＬ1がＨレベルになって、最上の走査線Ｙ1が選択される。この１Ｈにおいて、出力線ＤＯ1には、データ線Ｘ1〜Ｘ3と走査線Ｙ1との各交差に対応する３画素に印加される単一のデータ電圧Ｖsが出力される。この状態で、選択信号ＳＳ1〜ＳＳ3のそれぞれがＨレベルになって、時分割回路４２を構成するすべてのスイッチ、つまり、データ線Ｘ1〜Ｘ3に対応する各スイッチが一斉にオンする。これにより、出力線ＤＯ1に出力されたデータ電圧Ｖsがデータ線Ｘ1〜Ｘ3のそれぞれに供給され、このデータ電圧Ｖsに応じて、画素(1,1)、画素(2,1)、および画素(3,1)に対するデータの書き込みが行われる。次の１Ｈでは、走査信号ＳＥＬ2がＨレベルになって、上から２番目の走査線Ｙ2が選択される。この１Ｈにおいて、出力線ＤＯ1には、データ線Ｘ1〜Ｘ3と走査線Ｙ2との各交差に対応する３画素に印加されるデータ電圧Ｖsが出力される。この１Ｈにおけるプロセスは、出力線ＤＯ1に出力されるデータ電圧Ｖsの極性が反転している点を除けば、先の１Ｈと同様であり、データ電圧Ｖsがデータ線Ｘ1〜Ｘ3のそれぞれに供給される。これ以降についても同様であり、制御回路５によって指定された範囲内において、それぞれの画素行に対するデータ電圧Ｖsの供給が線順次的に行われていく。
【００３０】
最後に、時分割回路４２における非出力モードについて説明する。図６は、非出力モードのタイミングチャートである。非出力モードでは、選択信号ＳＳ1〜ＳＳ3が共にＬレベルになって、データ線Ｘ1〜Ｘ3に対応するスイッチがすべてオフする。したがって、時分割回路４２を経由したデータ線Ｘ1〜Ｘ3への電圧供給は行われない。
【００３１】
図７は、表示部１における表示形態の説明図である。表示形態には、画面全体に画像を表示させる全画面表示と、画面の一部にのみ画像を表示させる部分表示とがある。図７（ａ）に示された全画面表示では、時分割回路４２が、全領域、つまり、ｍ本のデータ線Ｘ1〜Ｘmとｎ本の走査線Ｙ1〜Ｙnとの交差に対応するすべての画素２に対して、上述した時分割出力モードが実行される。これにより、表示電圧がデータ線Ｘ1〜Ｘmに対して出力される。それとともに、走査線駆動回路３が走査モードを実行し、走査線Ｙ1〜Ｙnを順次選択することによって、全領域に含まれるすべての画素２に表示電圧が印加される。
【００３２】
一方、部分表示において、時分割回路４２および走査線駆動回路３は、表示部１の一部であって、画像を表示させる表示領域と、同じく表示部１の一部であって，画像を表示させない非表示領域とにおいて、それぞれ異なるモードを実行する。図７（ｂ）に示された表示部１は、一例として、第１の非表示領域１ａ、表示領域１ｂ、および第２の非表示領域１ｃの３つの領域に区分されている。第１の非表示領域１ａは、ｍ本のデータ線Ｘ1〜Ｘmとｐ本の走査線Ｙ1〜Ｙpとの交差に位置的に対応して配置された画素２の集合である。また、表示領域１ｂは、データ線Ｘ1〜Ｘmと走査線Ｙp+1〜Ｙqとの交差に位置的に対応して配置された画素２の集合である。さらに、第２の非表示領域１ｃは、データ線Ｘ1〜Ｘmと走査線Ｙq+1〜Ｙnとの交差に位置的に対応して配置された画素２の集合である。（1＜p＜q＜n）ここで、表示領域１ｂには、バッテリ残量、受信感度、時刻といった必要情報が表示される。これらの表示に対応する表示領域１ｂに含まれる画素２のそれぞれの階調は、上述した表示電圧によって規定される。これに対して、第１の非表示領域１ａおよび第２の非表示領域１ｃに含まれるすべての画素２には、各画素２を同一階調に設定する所定のデータ電圧Ｖである非表示電圧が印加される。この非表示電圧は、一定の電圧であり、例えば、白を表示する電圧、黒を表示電圧、或いは、対向電極２２ｂに印加される電圧Ｖcomと同一電圧等を用いることができる。これにより、第１の非表示領域１ａおよび第２の非表示領域１ｃでは、均一表示（例えば白表示）が行なわれる。なお、これらの表示領域および非表示領域は、第１の非表示領域１ａ、表示領域１ｂ、および第２の非表示領域１ｃに限らず、表示部１において、それぞれ少なくとも一領域ずつ設けられていればよい。
【００３３】
図８は、本実施形態にかかる部分表示のタイミングチャートである。同図において、最初の１Ｆ（第１フレーム）に相当する期間ｔ0〜ｔ3は、第１の非表示領域１ａに対応する期間ｔ0〜ｔ1と、表示領域１ｂに対応する期間ｔ1〜ｔ2と、第２の非表示領域１ｃに対応する期間ｔ2〜ｔ3とに大別される。
【００３４】
まず、期間ｔ0〜ｔ1で実行される動作プロセスによって、第１の非表示領域１ａは、非表示電圧に対応する同一階調に設定される。この期間ｔ0〜ｔ1では、走査線駆動回路３における走査モードと、時分割回路４２における時分割出力モードおよび同時出力モードのいずれかとの組み合わせである動作プロセスが実行される。上述した時分割出力モードが時分割回路４２によって実行された場合、選択信号ＳＳ1〜ＳＳ3に応じて、それぞれの出力線ＤＯに対応したデータ線のグループに属するデータ線Ｘi，Ｘi+1，Ｘi+2が順次選択される。これにより、ドライバＩＣ４１から出力線ＤＯに出力された非表示電圧は、時分割回路４２を介して、データ線Ｘ1〜Ｘmのそれぞれに時分割出力される。これに対して、上述した同時出力モードが実行された場合、同時にＨレベルに立ち上がる選択信号ＳＳ1〜ＳＳ3に応じて、それぞれの出力線ＤＯに対応したデータ線のグループに属するデータ線Ｘi，Ｘi+1，Ｘi+2が同時選択される。その結果、非表示電圧は、時分割回路４２からデータ線Ｘ1〜Ｘmのそれぞれに同時出力される。一方、走査線駆動回路３は、非表示電圧がデータ線Ｘ1〜Ｘmに出力されている状態で、走査モードを実行し、第１の非表示領域１ａにおいて、非表示電圧の書込対象となる画素行に対応する走査線Ｙ1〜Ｙpを１Ｈ毎に順次選択する。したがって、非表示電圧が第１の非表示領域１ａ内のすべての画素２に印加される。このような動作プロセスが実行されることにより、部分表示が開始される前に第１の非表示領域１ａに表示されていた画像は、均一表示（例えば白表示）にリセット（消去）される。なお、同時出力モードが実行される場合、選択信号ＳＳ1〜ＳＳ3のそれぞれに対応する選択スイッチはオン状態が維持される。したがって、選択スイッチにおけるオン/オフの切り替え制御に伴う消費電力を削減することができる。
【００３５】
つぎに、期間ｔ1〜ｔ2で実行される動作プロセスによって、表示領域１ｂには、表示電圧に対応した画像が表示される。この期間ｔ1〜ｔ2では、出力線ＤＯには表示電圧が時系列的に出力されるとともに、期間ｔ0〜ｔ1と同様の動作プロセスが実行される。この動作プロセスにおいて、走査線駆動回路３は、走査モードを実行し、表示電圧の書込対象となる画素行に対応する走査線Ｙp+1〜Ｙqを順次選択する。ここで、時分割出力モードが実行される場合、表示領域１ｂに含まれる画素２のそれぞれの階調は、データ線Ｘ1〜Ｘmに時分割出力された表示電圧によって規定される。これに対して、同時出力モードが実行される場合、表示電圧は、データ線Ｘ1〜Ｘmに対して、それぞれの出力線ＤＯに対応したデータ線のグループ毎に同時出力される。したがって、各グループが一画素に対応する場合、各グループに属するデータ線Ｘi，Ｘi+1，Ｘi+2には、単一の表示電圧が印加され、モノクロ表示が行なわれる。このような時分割回路４２における同時出力モードの実行により、表示領域１ｂの画像表示を簡素化することができる。
【００３６】
続く期間ｔ2〜ｔ3で実行される動作プロセスによって、第２の非表示領域１ｃは、第１の非表示領域１ａと同様に、非表示電圧に対応する同一階調に設定される。走査線駆動回路３は、走査モードを実行して、非表示電圧の書込対象となる画素行に対応する走査線Ｙq+1〜nを順次選択する。
【００３７】
このように、部分表示が行われる第１フレームでは、第１の非表示領域１ａ、表示領域１ｂ、および第２の非表示領域１ｃのそれぞれにおいて、上述した動作プロセスが実行される。これにより、表示領域１ｂでは、画素２の階調を規定する表示電圧に基づいて、画像が表示され、第１の非表示領域１ａおよび第２の非表示領域１ｃでは、非表示電圧によって画像表示がリセットされ、均一表示となる。
【００３８】
第１フレームに続く第２フレームである期間ｔ3〜ｔ6は、第１の非表示領域１ａに対応する期間ｔ3〜ｔ4と、表示領域１ｂに対応する期間ｔ4〜ｔ5と、第２の非表示領域１ｃに対応する期間ｔ5〜ｔ6とに大別される。
【００３９】
期間ｔ3〜ｔ4では、走査線駆動回路３における非走査モードと、時分割回路４２における非出力モードとの組み合わせである動作プロセスが実行される。この動作プロセスにおいて、時分割回路４２は、上述した非出力モードを実行し、選択スイッチの切り替え制御を行わない。これにより、時分割回路４２における消費電力の低減を図る。この場合、先のフレームでデータ線Ｘ1〜Ｘmに供給された電圧のリークが生じるが、極短時間（数フレーム程度以下）であれば、電圧供給をスキップしても、リークが表示品質に与える影響は少ない。また、消費電力の低減を図る観点より、走査線駆動回路３は、走査線Ｙ1〜Ｙpを選択しない非走査モードを実行する。その結果、時分割回路４２における選択スイッチの切り替え、および、走査信号ＳＥＬの切り替えの双方に関して、消費電力の低減を図ることができる。
【００４０】
期間ｔ4〜ｔ5では、第１のフレームの期間ｔ1〜ｔ2と同様の動作プロセスが実行され、表示領域１ｂには、表示電圧に対応した画像が表示され続ける。また、期間ｔ5〜ｔ6では、期間ｔ3〜ｔ4と同様の動作プロセスが実行され、第２の非表示領域１ｃの均一表示が維持される。
【００４１】
このように、本実施形態では、表示領域１ｂと非表示領域１ａ，１ｃとが混在する部分表示時において、表示領域１ｂに関しては、走査線駆動回路３における走査モードと、時分割回路４２における時分割出力モードおよび同時出力モードのいずれかとの組み合わせが繰り返し実行される。これに対して、非表示領域１ａ，１ｃに関しては、第１の動作プロセスおよび第２の動作プロセスが周期的に繰り返される。第１の動作プロセスでは、走査線駆動回路３における走査モードと、時分割回路４２における時分割出力モードおよび同時出力モードのいずれかとの組み合わせが実行される。第２の動作プロセスでは、走査線駆動回路３における非走査モードと、時分割回路４２における非出力モードとの組み合わせが実行される。これにより、非表示領域１ａ，１ｃの表示制御に関して、時分割回路４２および走査線駆動回路３の双方における消費電力を軽減することが可能となる。なお、第２の動作プロセスを継続するフレーム回数は、消費電力と表示品質とのバランスを考慮した上で、実験やシミュレーション等を通じて、適宜設定すべきである。
【００４２】
（第２の実施形態）
一般に、画素２とデータ線Ｘとの間には容量結合が存在し、かつ、両者間にリーク電流も流れるため、画素２に書き込まれた電圧（液晶の印加電圧）は、データ線Ｘの出力される電圧の変化に伴い変動する。加えて、画素２毎にその特性が異なるため、表示部１全体には、画像表示のばらつきが発生してしまう。このような画質劣化を抑制する為、本実施形態では、上述した第１の動作プロセスから第２の動作プロセスに移行する場合、第２の動作プロセスに先立ち、第３の動作プロセスが実行される。この第３の動作プロセスは、走査線駆動回路３における非走査モードと、時分割回路４２における時分割出力モードおよび同時出力モードのいずれかとの組み合わせである。
【００４３】
図９は、第２の実施形態にかかる部分表示のタイミングチャートである。同図に示した期間ｔ2〜ｔ3における第１の動作プロセスの終了後、タイミングｔ3から所定の期間、時分割回路４２における時分割出力モードまたは同時出力モードの実行により、非表示電圧が各データ線Ｘ1〜Ｘmに出力される。この第３の動作プロセスにおいて、走査線駆動回路３は、非走査モードを実行し、走査線Ｙを一切選択しない。このような第３の動作プロセスに続いて、第２の動作プロセスが期間ｔ3〜ｔ4の残りの期間、実行される。このようにして、データ線Ｘ1〜Ｘmに対して非表示電圧を出力することによって、第１の動作プロセスで第１の非表示領域１ａ内の各画素２に書き込まれた非表示電圧の変動を抑制することができる。ここで、非表示電圧は、画質劣化の抑制という観点からすれば、期間ｔ3〜ｔ4において継続的にデータ線Ｘ1〜Ｘmに出力されることが好ましいが、期間ｔ3〜ｔ4内であれば、所望の抑制効果を得られる範囲で出力期間を変更可能である。よって、時分割回路４２の駆動期間を短縮することができ、それに伴い、時分割回路４２の消費電力を削減することができる。同様にして、期間ｔ4〜t5における第１の動作プロセス終了後のタイミングt5から所定の期間、第３の動作プロセスが実行され、非表示電圧が各データ線Ｘ1〜Ｘmに出力され、続いて、第２の動作プロセスが期間t5〜t6の残りの期間、実行される。
【００４４】
本実施形態では、第１の実施形態と同様の効果を有するほか、第３の動作プロセスを実行することにより、階調のばらつきに起因した表示品質の低下を抑制できる。
【００４５】
なお、上述した各実施形態において、携帯電話機などのバッテリ残量をモニタすることによって、非表示電圧に対応した階調のばらつきを抑制できる範囲で、第２の動作プロセスおよび第３の動作プロセスを実行する期間（フレーム回数）を任意に調整することができる。
【００４６】
また、上述した各実施形態では、液晶素子を用いた場合を例に説明したが、本発明はこれに限定されるものではなく、有機ＥＬ素子、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、ＦＥＤ（Field  Emission  Display）やＳＥＤ（Surface-Conduction Electron-Emitter Display）等にも適用可能である。
【００４７】
さらに、上述した各実施形態にかかる電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。図１０は、一例として、上述した各実施形態にかかる電気光学装置を実装した携帯電話１０の外観斜視図である。この携帯電話１０は、複数の操作ボタン１１のほか、受話口１２、送話口１３とともに、上述した表示部１を備えている。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【図面の簡単な説明】
【００４８】
【図１】電気光学装置のブロック構成図
【図２】液晶を用いた画素の等価回路図
【図３】ドライバＩＣのブロック構成図
【図４】時分割出力モードのタイミングチャート
【図５】同時出力モードのタイミングチャート
【図６】非出力モードのタイミングチャート
【図７】表示部における表示形態の説明図
【図８】第１の実施形態にかかる部分表示のタイミングチャート
【図９】第２の実施形態にかかる部分表示のタイミングチャート
【図１０】電気光学装置を実装した携帯電話の外観斜視図
【符号の説明】
【００４９】
１  表示部
２  画素
３  走査線駆動回路
４  データ線駆動回路
５  制御回路
６  フレームメモリ
４１  ドライバＩＣ
４１ａ  Ｘシフトレジスタ
４１ｂ  第１のラッチ回路
４１ｃ  第２のラッチ回路
４１ｄ  切替スイッチ群
４１ｅ  Ｄ／Ａ変換回路
４２  時分割回路
【図１】
2005300898.tif 000003
【図２】
2005300898.tif 000004
【図３】
2005300898.tif 000005
【図４】
2005300898.tif 000006
【図５】
2005300898.tif 000007
【図６】
2005300898.tif 000008
【図７】
2005300898.tif 000009
【図８】
2005300898.tif 000010
【図９】
2005300898.tif 000011
【図１０】
2005300898.tif 000012