(57)【要約】【課題】  超高速周期のデータが連続的に入力されても、規定時間内に確実に処理することができ、信頼性を高めること。【解決手段】  第１バスＢ１には第１〜第４演算処理部１１〜１４が直列に接続され、第４演算処理部１４の出力側が第２バスＢ２に接続され、第２バスＢ２に対して第５及び第６演算処理部１５、１６が接続される。第６演算処理部１６の出力側には第７演算処理部１７及び第８演算処理部１８が直列接続され、第８演算処理部１８の出力側が第３バスＢ３に接続される。第１〜第６演算処理部１１〜１６は、データが入力されると、それぞれが入力データを取り込むことで、予め個々に割り当てられている内容のデータを同期して独立的に処理するようになっている。【選択図】  図２
2005135359.tif 000002
【特許請求の範囲】
【請求項１】
入力データを演算処理部により処理して後段に出力するデータ処理装置であって、
前記演算処理部は、複数が互いに直列接続され、データが入力されたとき、それぞれが個々に割り当てられたデータを取り込んで同期して独立的に処理することを特徴とするデータ処理装置。
【請求項２】
請求項１記載のデータ処理装置において、
前記第１の演算部によってそれぞれ独立的に処理されたデータをパケットデータとしてパケット化すると共に、該パケット化したパケットデータを後段に出力する総括演算部を備えることを特徴とするデータ処理装置。
【請求項３】
請求項１または２記載のデータ処理装置において、
前記複数の演算処理部は、所望の数でパケット化されていることを特徴とするデータ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、データ処理装置に係り、特に、入力データを可及的速やかに解析するのに好適なデータ処理装置に関する。
【背景技術】
【０００２】  超高速周期のデータを取り扱うデータ処理装置、例えば５０６μｓの周期で受け取る２ｋバイトのデータが入力されると、その入力データを処理した後、その処理結果を後段に出力し、以下これを連続的に繰り返し行うようにしたデータ処理装置がある。このようなデータ処理装置にあっては、超高速周期でデータが連続的に入力されることから、データが入力された時間で、それを規定時間内で処理することが要請されている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】  ところで、従来のデータ処理装置においては、各々が一元化されており、データが第１の演算部に入力されると、第１の演算部がそれを処理した後、その処理内容を後段の演算部に受け渡し、後段の演算部がその後の処理を継続的に行うようにした一面構成であるので、５０６μｓ周期の超高速データが入力すると、規定時間内に処理を完了しない場合もあり、対処しきれない問題があった。
しかも、規定時間に処理を完了できないと、後段の演算部は、前段からのデータを取りこぼすこととなり、データ処理装置としての信頼性に劣る問題があった。【０００４】  本発明の目的は、上記従来の事情に鑑み、超高速周期のデータが連続的に入力されても、規定時間内に確実に処理することができ、信頼性を高めることができるデータ処理装置を提供することにある。
【課題を解決するための手段】
【０００５】  上記目的を達成するために、本発明は以下の構成となっている。
請求項１に係る発明は、入力データを演算処理部により処理して後段に出力するデータ処理装置であって、前記演算処理部は、複数が互いに直列接続され、データが入力されたとき、それぞれが個々に割り当てられたデータを取り込んで同期して独立的に処理することを特徴とする。
請求項２に係る発明は、請求項１記載のデータ処理装置において、前記第１の演算部によってそれぞれ独立的に処理されたデータをパケットデータとしてパケット化すると共に、該パケット化したパケットデータを後段に出力する総括演算部を備えることを特徴とする。
請求項３に係る発明は、請求項１または２記載のデータ処理装置において、前記複数の演算処理部は、所望の数でパケット化されていることを特徴とする。
【発明の効果】
【０００６】  請求項１に係る本発明によれば、データが入力されると、そのデータに基づき複数の演算処理部が、予め割り当てられているデータをそれぞれ独立的に処理するので、それぞれの処理を短時間で行うことができるばかりでなく、入力データ全体の処理をそれだけ高速に行うことができる。しかも、複数の演算処理部が同期していることで互いの処理時間が一定となり、処理時間にバラツキが発生するのを防ぐことができ、従って、一方に処理遅れが生じたりすることがないので、処理時間をいっそう短縮させることができる。その結果、５０６μｓなどの周期からなる超高速のデータが連続的に入力されても、規定時間内に確実に処理することができ、超高速データに対する信頼性を高めることができる効果がある。【０００７】  請求項２に係る発明によれば、総括処理部が、複数の演算処理部によってそれぞれ独立的に処理されたデータを取り込み、パケットデータとして総括して出力するので、複数の演算処理部によって処理されたデータを速やかに後段に出力することができ、従って、超高速周期のデータが連続的に入力されても、それに対して十分対処できる効果がある。【０００８】  請求項３に係る発明によれば、演算処理部が所望の数でパケット化されているので、汎用性を持たせることができるばかりでなく、限られた空間上でのスペースが徒らに増大するのを防ぐことができ、実装上の有利性が大となる効果がある。
【発明を実施するための最良の形態】
【０００９】  以下、本発明の実施例について説明する。図１は本発明のデータ処理装置を示す原理説明図である。
図１に示す本発明のデータ処理装置１０は、入力データを処理する演算処理部Ａ〜Ｄが複数設けられ、それら複数の演算処理部Ａ〜Ｄが互いに直列接続され、最後の演算処理部Ｄには図示していない後段の処理部が接続される。【００１０】  これら複数の演算処理部Ａ〜Ｄは、それぞれが処理すべきデータを予め個々に割り当てられており、例えばａ〜ｄを有するデータが入力されると、演算処理部Ａがデータａ〜ｄの中からデータａのみを処理し、演算処理部Ｂがデータａ〜ｄの中からデータｂのみを処理し、演算処理部Ｃがデータｃのみを処理し、演算処理部Ｄがデータｄのみを処理するようになっており、しかもそれぞれの演算処理部Ａ〜Ｄが同じタイミングで処理するようになっている。そのため、演算処理部Ａ〜Ｄには、入力データａ〜ｄがそれぞれ入力されると共に、それぞれが同期して処理できるようになっている。
従って、データが入力されると、複数の演算処理部Ａ〜Ｄが、割り当てられている内容のデータのみをそれぞれ同期して独立的に処理し、その処理結果を後段に出力するようになっている。【００１１】  このように、データ（ａ〜ｄ）が入力されたとき、各々の演算処理部Ａ〜Ｄが割り当てられているデータをそれぞれ独立的に処理するので、それぞれの処理を短時間で行うことができるばかりでなく、入力データ（ａ〜ｄ）全体の処理を高速に行うことができ、これにより入力データに対する処理を可及的速やかに行うことができるようになっている。
以下、図２及び図３にその具体例を用いて説明する。【００１２】  図２及び図３は本発明の一実施の形態に係るデータ処理装置を示し、図２はデータ処理装置を示すブロック図、図３は図２のデータ処理装置の処理結果を示すパケットデータの説明図である。
図２におけるデータ処理装置１０は、データが入力される第１バスＢ１には、例えば第１〜第４演算処理部（ＣＰＵ１〜４）１１〜１４が直列に接続され、第４演算処理部１４の出力側が第２バスＢ２に接続されると共に、その第２バスＢ２に対して第５及び第６演算処理部（ＣＰＵ５及びＣＰＵ６）１５、１６が接続されている。また、第６演算処理部１６の出力側には第７演算処理部１７及び第８演算処理部１８が直列接続され、第８演算処理部１８の出力側が第３バスＢ３に接続されている。第３バスＢ３には図示しない後段の処理部が接続されている。第１バスＢ１には、例えば５０６μｓの周期からなる２ｋバイトのデータが入力される。【００１３】  第１〜第４演算処理部１１〜１４は、共に同一基板２１に実装されてパッケージ化されており、また、第５演算処理部１５、第６演算処理部１６、第７演算処理部１７及び第８演算処理部１８も共に同一基板２２に実装されてパッケージ化されている。【００１４】  第１〜第６演算処理部１１〜１６は、第１バスＢ１にデータが入力されると、それぞれが入力データを取り込むことで、予め割り当てられている内容のデータを同期して独立的に処理するようになっている。そして、第１〜第６演算処理部１１〜１６は、処理結果をそれぞれ所定のアドレスに格納すると共に、第７演算処理部１７及び第８演算処理部１８に出力する。【００１５】  第７演算処理部１７及び第８演算処理部１８は、総括処理部を構成しており、第１〜第６演算処理部１１〜１６からの処理結果をデータ処理する。この場合、第７演算処理部１７及び第８演算処理部１８は、例えば図３に示すように、結果１のアドレスに第１〜第４演算処理部１１〜１４の処理データを格納すると共に、結果２のアドレスに第５演算処理部１５及び第６演算処理部１６の処理データを格納する他、第１〜第６演算処理部１１〜１６の個々の処理データをデータ１〜６のアドレスにそれぞれ格納することでパケットデータＰとしてパケット化する。
そして、そのパケットデータＰとされたデータが第８演算処理部１８によって第３バスＢ３を介して後段の処理部に出力され、これによってデータ処理装置１０が構成されている。
なお、図２において、Ｘは、第１演算処理部１１及び第５演算処理部１５の処理データがバスＸ１及びＸ２を介して入力される上位処理部である。【００１６】  本実施形態のデータ処理装置１０は、第１バスＢ１にデータが入力されると、そのデータに基づき第１〜第６演算処理部１１〜１６が、予め個々に割り当てられているデータをそれぞれ独立的に処理するので、それぞれの処理を短時間で行うことができるばかりでなく、入力データ全体の処理を高速に行うことができる。しかも第１〜第６演算処理部１１〜１６が同期していることで、各々の処理時間が一定となり、処理時間にバラツキが発生するのを防ぐことができ、従って、一方に処理遅れが生じたりすることがないので、処理時間をいっそう短縮させることができる。【００１７】  その結果、このデータ処理装置１０によれば、従来技術のように一元化されたものと異なり、５０６μｓの周期からなる超高速データが連続的に入力されても、規定時間内に確実に処理することができ、超高速データに対する信頼性を高めることができる。このようなデータ処理装置１０にあっては、入力されるデータ量が増大しても、容易に対処することができる。【００１８】  また、第７演算処理部１７及び第８演算処理部１８が、第１〜第６演算処理部１１〜１６によってそれぞれ独立的に処理されたデータを取り込み、パケットデータＰとしてパケット化して総括するので、つまり、専用となる総括処理部を構成しているので、処理されたデータを速やかに後段に出力することができ、従って、超高速周期のデータが連続的に入力されても、それに十分間に合うことができ、確実に対処することができる。【００１９】  そして、第１〜第４演算処理部１１〜１４が同一基板に対して共に実装されると共に、第５〜第８演算処理部１５〜１８が同一基板に対して共に実装されているので、つまり、互いに所望の数でパケット化されているので、汎用性を持たせることができるばかりでなく、限られた空間上でスペースが徒らに増大するのを防ぐことができ、実装上の有利性が大となる。【００２０】  なお、図示実施形態では、第７演算処理部１７及び第８演算処理部１８が共にデータをパケット化すると共に、第８演算処理部１８が第３バスＢ３に出力するように構成した例を示したが、いずれか一方の演算処理部によってそれを全て実行できるようにすればよく、また、第１バスＢ１と第２バスＢ２とがそれぞれ分岐された例を示したが、直接接続されていてもよく、図示実施形態に限られるものではない。
【図面の簡単な説明】
【００２１】
【図１】本発明のデータ処理装置を示す原理説明図である。
【図２】本発明の一実施の形態に係るデータ処理装置を示すブロック図である。
【図３】図２のデータ処理装置の処理結果を示すパケットデータの説明図である。
【符号の説明】
【００２２】１０…データ処理装置
ａ〜ｄ…入力データ
Ａ〜Ｄ…演算処理部
１１〜１６…第１〜第６演算処理部
１７…第７演算処理部（総括処理部）
１８…第８演算処理部（総括処理部）
Ｐ…パケットデータ
２１、２２…基板
【図１】
2005135359.tif 000003
【図２】
2005135359.tif 000004
【図３】
2005135359.tif 000005