(57)【要約】【課題】  Ｈｉｇｈ−ｋゲート酸化物上にＣ軸ＰＧＯ薄膜を選択的に堆積する方法を提供すること。【解決手段】  Ｈｉｇｈ−ｋ誘電体上にＰＧＯ薄膜を形成する方法は、シリコン基板を用意するステップであって、Ｈｉｇｈ−ｋゲート酸化物層をシリコン基板上に形成するステップを含む、ステップと、Ｈｉｇｈ−ｋゲート酸化物をパターニングするステップと、基板を第１のアニーリングステップにおいてアニーリングするステップと、基板をＭＯＣＶＤチャンバ中に配置するステップと、ＰＧＯ前駆体をＭＯＣＶＤチャンバ中に注入することによってＰＧＯ薄膜を堆積するステップと、Ｈｉｇｈ−ｋゲート酸化物上にＰＧＯ薄膜を有する構造体を第２のアニーリングステップにおいてアニーリングするステップとを含む。【選択図】  図１
2005019976.tif 000002
【特許請求の範囲】
【請求項１】
Ｈｉｇｈ−ｋ誘電体上にＰＧＯ薄膜を形成する方法であって、
シリコン基板を用意するステップであって、Ｈｉｇｈ−ｋゲート酸化物層を該シリコン基板上に形成するステップを含む、ステップと、
該Ｈｉｇｈ−ｋゲート酸化物をパターニングするステップと、
該基板を第１のアニーリングステップにおいてアニーリングするステップと、
該基板をＭＯＣＶＤチャンバ中に配置するステップと、
ＰＧＯ前駆体を該ＭＯＣＶＤチャンバ中に注入することによってＰＧＯ薄膜を堆積するステップと、
該Ｈｉｇｈ−ｋゲート酸化物上にＰＧＯ薄膜を有する構造体を第２のアニーリングステップにおいてアニーリングするステップと
を包含する、方法。
【請求項２】
［Ｐｂ（ｔｈｄ）２］（ｔｈｄはＣ１１Ｈ１９Ｏ２）および［Ｇｅ（ＥＴＯ）４］（ＥＴＯはＯＣ２Ｈ５）を約５〜５．５：３のモル比で混合することによって前駆体溶液を用意するステップと、
該混合物を、ブチルエーテルおよびテトラヒドロフランからなる溶媒の群から選択される溶媒とイソプロパノールとテトラグリムとのモル比約８：２：１の混合溶媒中に溶解し、該前駆体溶液が０．１モル／リットル濃度のＰＧＯを有するようにするステップと
を包含する、請求項１に記載の方法。
【請求項３】
前記注入するステップは、前記前駆体溶液を前記ＭＯＣＶＤチャンバに付随する蒸発器に、該蒸発器へのフィードラインを約１５０℃〜２４５℃の温度に維持しながら、約１５０℃〜２４０℃の範囲の温度、０．０２ｍｌ／分〜０．２ｍｌ／分の速度で注入され、前駆体ガスを形成するステップを包含する、請求項２に記載の方法。
【請求項４】
前記パターニングするステップは、化学機械研磨（ＣＭＰ）およびエッチングからなる手法の群から選択される手法によってパターニングするステップを包含する、請求項１に記載の方法。
【請求項５】
前記ＰＧＯ薄膜を堆積するステップは、
ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の温度範囲に維持するステップと、該ＭＯＣＶＤチャンバ中の圧力を約１トル〜１０トルに維持するステップと、該ＭＯＣＶＤチャンバ中の酸素分圧を約３０％〜５０％に維持するステップと、前記蒸発器の温度を約１８０℃〜２００℃の温度範囲に保持するステップと、該蒸発器の圧力を約３０トル〜５０トルの圧力に保持するステップと、約０．０２ｍｌ／分〜０．２ｍｌ／分の前駆体溶液送達速度を提供するステップと、該ＭＯＣＶＤチャンバパラメータを約１時間〜３時間の堆積時間のあいだ維持するステップとを含む、ステップと、
該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップと
を包含する、請求項１に記載の方法。
【請求項６】
前記ＰＧＯ薄膜を堆積するステップは、
ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の堆積温度、約１トル〜１０トルの圧力で、約２０％〜５０％の酸素分圧を有する雰囲気下で維持するステップを含み、蒸発器温度は約１８０℃〜２００℃、該蒸発器の圧力は約３０トル〜５０トル、前駆体溶液送達速度は約０．０２ｍｌ／分〜０．１ｍｌ／分、堆積時間は約５分〜２０分である、ステップと、
該ＰＧＯ上にＰＧＯの別の層を堆積するステップであって、堆積温度は約３８０℃〜４２０℃、チャンバ圧力は約５トル〜１０トル、該チャンバは、約３０％〜４０％の酸素分圧、約２００℃〜２４０℃の蒸発器温度、約０．１ｍｌ／分〜０．２ｍｌ／分の溶液送達速度、約１時間〜３時間の堆積時間で維持するステップと、
該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップと
を包含する、請求項１に記載の方法。
【請求項７】
Ｈｉｇｈ−ｋ誘電体上にＰＧＯ薄膜を形成する方法であって、
シリコン基板を用意するステップであって、該シリコン基板上にシリコン二酸化物層を形成するステップとＨｉｇｈ−ｋゲート酸化物層を該シリコン二酸化物上に形成するステップを含む、ステップと、
該Ｈｉｇｈ−ｋゲート酸化物をパターニングするステップと、
該基板を第１のアニーリングステップにおいて約４００℃〜４５０℃の範囲の温度で約０分〜４０分のあいだアニーリングするステップと、
該基板をＭＯＣＶＤチャンバ中に配置するステップと、
ＰＧＯ前駆体を用意するステップと、
該ＰＧＯ前駆体を該ＭＯＣＶＤチャンバ中に注入することによってＰＧＯ薄膜を堆積するステップと、
該Ｈｉｇｈ−ｋゲート酸化物上にＰＧＯ薄膜を有する構造体を第２のアニーリングステップにおいてアニーリングするステップと
を包含する、方法。
【請求項８】
前記前駆体溶液を用意するステップは、
［Ｐｂ（ｔｈｄ）２］（ｔｈｄはＣ１１Ｈ１９Ｏ２）および［Ｇｅ（ＥＴＯ）４］（ＥＴＯはＯＣ２Ｈ５）を約５〜５．５：３のモル比で混合するステップと、
該混合物を、ブチルエーテルおよびテトラヒドロフランからなる溶媒の群から選択される溶媒とイソプロパノールとテトラグリムとのモル比約８：２：１の混合溶媒中に溶解し、該前駆体溶液が０．１モル／リットル濃度のＰＧＯを有するようにするステップと
を包含する、請求項７に記載の方法。
【請求項９】
前記注入するステップは、前記前駆体溶液を前記ＭＯＣＶＤチャンバに付随する蒸発器に、該蒸発器へのフィードラインを約１５０℃〜２４５℃の温度に維持しながら、約１５０℃〜２４０℃の範囲の温度、０．０２ｍｌ／分〜０．２ｍｌ／分の速度で注入され、前駆体ガスを形成するステップを包含する、請求項８に記載の方法。
【請求項１０】
前記パターニングするステップは、化学機械研磨（ＣＭＰ）およびエッチングからなる手法の群から選択される手法によってパターニングするステップを包含する、請求項７に記載の方法。
【請求項１１】
前記ＰＧＯ薄膜を堆積するステップは、
ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の温度範囲に維持するステップと、該ＭＯＣＶＤチャンバ中の圧力を約１トル〜１０トルに維持するステップと、該ＭＯＣＶＤチャンバ中の酸素分圧を約３０％〜５０％に維持するステップと、前記蒸発器の温度を約１８０℃〜２００℃の温度範囲に保持するステップと、該蒸発器の圧力を約３０トル〜５０トルの圧力に保持するステップと、約０．０２ｍｌ／分〜０．２ｍｌ／分の前駆体溶液送達速度を提供するステップと、該ＭＯＣＶＤチャンバパラメータを約１時間〜３時間の堆積時間のあいだ維持するステップとを含む、ステップと、
該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップと
を包含する、請求項７に記載の方法。
【請求項１２】
前記ＰＧＯ薄膜を堆積するステップは、
ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の堆積温度、約１トル〜１０トルの圧力で、約２０％〜５０％の酸素分圧を有する雰囲気下で維持するステップを含み、蒸発器温度は約１８０℃〜２００℃、該蒸発器の圧力は約３０トル〜５０トル、前駆体溶液送達速度は約０．０２ｍｌ／分〜０．１ｍｌ／分、堆積時間は約５分〜２０分である、ステップと、
該ＰＧＯ上にＰＧＯの別の層を堆積するステップであって、堆積温度は約３８０℃〜４２０℃、チャンバ圧力は約５トル〜１０トル、該チャンバは、約３０％〜４０％の酸素分圧、約２００℃〜２４０℃の蒸発器温度、約０．１ｍｌ／分〜０．２ｍｌ／分の溶液送達速度、約１時間〜３時間の堆積時間で維持するステップと、
該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップと
を包含する、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体不揮発性メモリデバイスのための強誘電体薄膜プロセス、強誘電体メモリデバイス構造および集積プロセスに関する。特に、本発明は、Ｈｉｇｈ−ｋ酸化物上にＣ軸方向ＰＧＯ薄膜を形成する方法に関する。
【背景技術】
【０００２】
金属、強誘電体、絶縁体、およびシリコン（ＭＦＩＳ）トランジスタ強誘電体メモリデバイスが提案されてきた。Ｃ軸方向Ｐｂ５Ｇｅ３Ｏ１１（ＰＧＯ）薄膜は、１トランジスタ（１Ｔ）メモリデバイス用途に対して良好な強誘電および電気特性を有する。極度に高いＣ軸方向性を有するＰＧＯ薄膜をＨｉｇｈ−ｋゲート酸化物上に堆積できる。ＰＧＯ  ＭＦＩＳメモリセルを有する実用可能な１Ｔ−メモリデバイスが製造されてきた。しかし、集積プロセスは、エッチング破損などの破損を誘発し、強誘電体ＲＡＭ（ＦＲＡＭ）デバイスの特性を低減し、アライメントを困難にするような高度な表面粗さを発生させる。これらの問題を解決するために、集積プロセスを簡略にし、ＭＦＩＳトランジスタ強誘電体メモリデバイスの特性を改善するような選択的堆積プロセスが開発されてきた。
【０００３】
強誘電体膜をＭＯＣＶＤで製造するためのシード層の形成は、特許文献１に記載される。
【特許文献１】米国特許出願公開第１０／０２０，８６８号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
集積プロセスは、エッチング破損などの破損を誘発し、強誘電体ＲＡＭ（ＦＲＡＭ）デバイスの特性を低減し、アライメントを困難にするような高度な表面粗さを発生させる。
【課題を解決するための手段】
【０００５】
Ｈｉｇｈ−ｋ誘電体上にＰＧＯ薄膜を形成する方法は、シリコン基板を用意するステップであって、Ｈｉｇｈ−ｋゲート酸化物層をシリコン基板上に形成するステップを含む、ステップと、Ｈｉｇｈ−ｋゲート酸化物をパターニングするステップと、基板を第１のアニーリングステップにおいてアニーリングするステップと、基板をＭＯＣＶＤチャンバ中に配置するステップと、ＰＧＯ前駆体をＭＯＣＶＤチャンバ中に注入することによってＰＧＯ薄膜を堆積するステップと、Ｈｉｇｈ−ｋゲート酸化物上にＰＧＯ薄膜を有する構造体を第２のアニーリングステップにおいてアニーリングするステップとを含む。
【０００６】
本発明の目的は、ＺｒＯｘ（Ｘ＝０〜２）、ＨｆＯｘ（Ｘ＝０〜２）、ＴｉＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、およびこれらの混合物を含むＨｉｇｈ−ｋゲート酸化物上にＣ軸ＰＧＯ薄膜を選択的に堆積する方法を提供することである。
【０００７】
本発明の別の目的は、Ｃ軸ＰＧＯ薄膜のための簡略化された集積プロセスを提供することである。
【０００８】
本発明のさらなる目的は、改善された電気特性を有するＰＧＯ  ＭＦＩＳトランジスタを提供することである。
【０００９】
本発明の要旨および目的は、本発明の性質を素早く理解できるように提供される。本発明のより完全な理解は、図面とともに以下の本発明の好ましい実施形態の詳細な記載を参照することによって得ることができる。
【００１０】
本発明による方法は、Ｈｉｇｈ−ｋ誘電体上にＰＧＯ薄膜を形成する方法であって、シリコン基板を用意するステップであって、Ｈｉｇｈ−ｋゲート酸化物層を該シリコン基板上に形成するステップを含む、ステップと、該Ｈｉｇｈ−ｋゲート酸化物をパターニングするステップと、該基板を第１のアニーリングステップにおいてアニーリングするステップと、該基板をＭＯＣＶＤチャンバ中に配置するステップと、ＰＧＯ前駆体を該ＭＯＣＶＤチャンバ中に注入することによってＰＧＯ薄膜を堆積するステップと、該Ｈｉｇｈ−ｋゲート酸化物上にＰＧＯ薄膜を有する構造体を第２のアニーリングステップにおいてアニーリングするステップとを包含し、これにより上記目的を達成する。
【００１１】
［Ｐｂ（ｔｈｄ）２］（ｔｈｄはＣ１１Ｈ１９Ｏ２）および［Ｇｅ（ＥＴＯ）４］（ＥＴＯはＯＣ２Ｈ５）を約５〜５．５：３のモル比で混合することによって前駆体溶液を用意するステップと、該混合物を、ブチルエーテルおよびテトラヒドロフランからなる溶媒の群から選択される溶媒とイソプロパノールとテトラグリムとのモル比約８：２：１の混合溶媒中に溶解し、該前駆体溶液が０．１モル／リットル濃度のＰＧＯを有するようにするステップとを包含してもよい。
【００１２】
前記注入するステップは、前記前駆体溶液を前記ＭＯＣＶＤチャンバに付随する蒸発器に、該蒸発器へのフィードラインを約１５０℃〜２４５℃の温度に維持しながら、約１５０℃〜２４０℃の範囲の温度、０．０２ｍｌ／分〜０．２ｍｌ／分の速度で注入され、前駆体ガスを形成するステップを包含してもよい。
【００１３】
前記パターニングするステップは、化学機械研磨（ＣＭＰ）およびエッチングからなる手法の群から選択される手法によってパターニングするステップを包含してもよい。
【００１４】
前記ＰＧＯ薄膜を堆積するステップは、ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の温度範囲に維持するステップと、該ＭＯＣＶＤチャンバ中の圧力を約１トル〜１０トルに維持するステップと、該ＭＯＣＶＤチャンバ中の酸素分圧を約３０％〜５０％に維持するステップと、前記蒸発器の温度を約１８０℃〜２００℃の温度範囲に保持するステップと、該蒸発器の圧力を約３０トル〜５０トルの圧力に保持するステップと、約０．０２ｍｌ／分〜０．２ｍｌ／分の前駆体溶液送達速度を提供するステップと、該ＭＯＣＶＤチャンバパラメータを約１時間〜３時間の堆積時間のあいだ維持するステップとを含む、ステップと、該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップとを包含してもよい。
【００１５】
前記ＰＧＯ薄膜を堆積するステップは、ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の堆積温度、約１トル〜１０トルの圧力で、約２０％〜５０％の酸素分圧を有する雰囲気下で維持するステップを含み、蒸発器温度は約１８０℃〜２００℃、該蒸発器の圧力は約３０トル〜５０トル、前駆体溶液送達速度は約０．０２ｍｌ／分〜０．１ｍｌ／分、堆積時間は約５分〜２０分である、ステップと、該ＰＧＯ上にＰＧＯの別の層を堆積するステップであって、堆積温度は約３８０℃〜４２０℃、チャンバ圧力は約５トル〜１０トル、該チャンバは、約３０％〜４０％の酸素分圧、約２００℃〜２４０℃の蒸発器温度、約０．１ｍｌ／分〜０．２ｍｌ／分の溶液送達速度、約１時間〜３時間の堆積時間で維持するステップと、該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップとを包含してもよい。
【００１６】
本発明による方法は、Ｈｉｇｈ−ｋ誘電体上にＰＧＯ薄膜形成する方法であって、シリコン基板を用意するステップであって、該シリコン基板上にシリコン二酸化物層を形成するステップとＨｉｇｈ−ｋゲート酸化物層を該シリコン二酸化物上に形成するステップを含む、ステップと、該Ｈｉｇｈ−ｋゲート酸化物をパターニングするステップと、該基板を第１のアニーリングステップにおいて約４００℃〜４５０℃の範囲の温度で約０分〜４０分のあいだアニーリングするステップと、該基板をＭＯＣＶＤチャンバ中に配置するステップと、ＰＧＯ前駆体を用意するステップと、該ＰＧＯ前駆体を該ＭＯＣＶＤチャンバ中に注入することによってＰＧＯ薄膜を堆積するステップと、該Ｈｉｇｈ−ｋゲート酸化物上にＰＧＯ薄膜を有する構造体を第２のアニーリングステップにおいてアニーリングするステップとを包含し、これにより上記目的を達成する。
【００１７】
前記前駆体溶液を用意するステップは、［Ｐｂ（ｔｈｄ）２］（ｔｈｄはＣ１１Ｈ１９Ｏ２）および［Ｇｅ（ＥＴＯ）４］（ＥＴＯはＯＣ２Ｈ５）を約５〜５．５：３のモル比で混合するステップと、該混合物を、ブチルエーテルおよびテトラヒドロフランからなる溶媒の群から選択される溶媒とイソプロパノールとテトラグリムとのモル比約８：２：１の混合溶媒中に溶解し、該前駆体溶液が０．１モル／リットル濃度のＰＧＯを有するようにするステップとを包含してもよい。
【００１８】
前記注入するステップは、前記前駆体溶液を前記ＭＯＣＶＤチャンバに付随する蒸発器に、該蒸発器へのフィードラインを約１５０℃〜２４５℃の温度に維持しながら、約１５０℃〜２４０℃の範囲の温度、０．０２ｍｌ／分〜０．２ｍｌ／分の速度で注入され、前駆体ガスを形成するステップを包含してもよい。
【００１９】
前記パターニングするステップは、化学機械研磨（ＣＭＰ）およびエッチングからなる手法の群から選択される手法によってパターニングするステップを包含してもよい。
【００２０】
前記ＰＧＯ薄膜を堆積するステップは、ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の温度範囲に維持するステップと、該ＭＯＣＶＤチャンバ中の圧力を約１トル〜１０トルに維持するステップと、該ＭＯＣＶＤチャンバ中の酸素分圧を約３０％〜５０％に維持するステップと、前記蒸発器の温度を約１８０℃〜２００℃の温度範囲に保持するステップと、該蒸発器の圧力を約３０トル〜５０トルの圧力に保持するステップと、約０．０２ｍｌ／分〜０．２ｍｌ／分の前駆体溶液送達速度を提供するステップと、該ＭＯＣＶＤチャンバパラメータを約１時間〜３時間の堆積時間のあいだ維持するステップとを含む、ステップと、該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップとを包含してもよい。
【００２１】
前記ＰＧＯ薄膜を堆積するステップは、ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の堆積温度、約１トル〜１０トルの圧力で、約２０％〜５０％の酸素分圧を有する雰囲気下で維持するステップを含み、蒸発器温度は約１８０℃〜２００℃、該蒸発器の圧力は約３０トル〜５０トル、前駆体溶液送達速度は約０．０２ｍｌ／分〜０．１ｍｌ／分、堆積時間は約５分〜２０分である、ステップと、該ＰＧＯ上にＰＧＯの別の層を堆積するステップであって、堆積温度は約３８０℃〜４２０℃、チャンバ圧力は約５トル〜１０トル、該チャンバは、約３０％〜４０％の酸素分圧、約２００℃〜２４０℃の蒸発器温度、約０．１ｍｌ／分〜０．２ｍｌ／分の溶液送達速度、約１時間〜３時間の堆積時間で維持するステップと、該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップとを包含してもよい。
【発明の効果】
【００２２】
本発明による方法は、ＰＧＯ薄膜のエッチングが必要ないという点で格別の効果を有する。
【００２３】
本発明による方法は、強誘電体層がエッチングによる損傷を避けることができる。フィールド酸化物以外のパターニングされたＨｉｇｈ−ｋゲート酸化物上にＰＧＯが選択的に堆積されるので、アライメント問題もまた解決される。
【発明を実施するための最良の形態】
【００２４】
本発明の方法は、集積プロセスを簡略化し、かつＰＧＯ  ＭＦＩＳトランジスタ強誘電体メモリデバイスの特性を改善するために、ＺｒＯｘ（Ｘ＝０〜２）、ＨｆＯｘ（Ｘ＝０〜２）、ＴｉＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、およびその混合物を含むＨｉｇｈ−ｋゲート酸化物上にＣ軸Ｐｂ５Ｇｅ３Ｏ１１（ＰＧＯ）薄膜を選択的に堆積する手段を提供する。
【００２５】
本発明の方法は、金属、強誘電体、絶縁体、およびシリコン（ＭＦＩＳ）メモリデバイス製造のためにＨｉｇｈ−ｋゲート酸化物上に強誘電体ＰＧＯ薄膜を選択的に成長させる手段を提供する。本発明の方法を使用すると、強誘電体材料をエッチングする必要がない。その結果、強誘電体層がエッチングによって損傷することが避けられる。フィールド酸化物以外のパターニングされたＨｉｇｈ−ｋゲート酸化物上にＰＧＯが選択的に堆積されるので、アライメント問題もまた解決される。
【００２６】
Ｐ型シリコンウェハがＰＧＯ  ＭＦＩＳデバイスのための基板として使用される。本発明の方法は、ＳｉＯ２膜を上に堆積されるシリコンウェハ（好ましくは、Ｓｉ（１００）ウェハ）を提供するステップを含む。約３．５ｎｍ〜１０ｎｍの厚さを有するＨｆまたはＨｆＯ２／Ｈｆの層などのＨｉｇｈ−ｋ材料のゲート酸化物がＳｉＯ２膜上に堆積される。ＨｆまたはＨｆＯ２／Ｈｆ膜は、化学機械研磨（ＣＭＰ）またはエッチングを使用してパターニングされる。得られた構造体は、第１のアニーリングステップにおいて、形成ガス中約４００℃〜４５０℃で約１分〜４０分のあいだアニーリングされる。
【００２７】
金属酸化物有機化学気相堆積（ＭＯＣＶＤ）チャンバが、Ｈｉｇｈ−ｋ酸化物上にＣ軸方向Ｐｂ５Ｇｅ３Ｏ１１薄膜を選択的に堆積するために使用される。ここでその構造体はいくらか露出したＳｉＯ２上にＰＧＯが堆積しないようにマスキングされる。再度、構造体は、第２のアニーリングステップにおいて、約５００℃〜５６０℃の温度で５分〜３０分のあいだアニーリングされる。
【００２８】
選択的ＭＯＣＶＤプロセスは、約５〜５．５：３のモル比で［Ｐｂ（ｔｈｄ）２］および［Ｇｅ（ＥＴＯ）４］を用意するステップを含む。［Ｐｂ（ｔｈｄ）２］および［Ｇｅ（ＥＴＯ）４］は、モル比約８：２：１のブチルエーテルまたはテトラヒドロフラン、イソプロパノールおよびテトラグリムの混合溶媒中に溶解される。ｔｈｄはＣ１１Ｈ１９Ｏ２であり、ＥＴＯはＯＣ２Ｈ５である。前駆体溶液は、０．１モル／リットル濃度のＰＧＯを有する。溶液は、約１５０℃〜２４０℃の範囲の温度でポンプによって０．０２ｍｌ／分〜０．２ｍｌ／分の速度で蒸発器に注入され、前駆体ガスを形成する。フィードラインは約１５０℃〜２４５℃の温度に維持された。Ｈｉｇｈ−ｋ誘電体材料上にＰＧＯ薄膜を形成するために以下の２つのプロセスが使用され得る。
【００２９】
プロセス１：Ｈｆ／ＨｆＯ２またはＨｆの基板を用意し、その後ＰＧＯの堆積を行う。ＭＯＣＶＤチャンバパラメータは、堆積プロセス中維持される。そのパラメータは、本発明の方法のこの実施形態において、約５００℃〜５６０℃の堆積温度および約１トル〜１０トルの堆積圧力であり、堆積チャンバ中で維持される。チャンバは、約３０％〜５０％の酸素分圧、約１８０℃〜２００℃の蒸発器温度、約３０トル〜５０トルの蒸発器圧力、および約０．０２ｍｌ／分〜０．２ｍｌ／分の前駆体溶液送達速度を有する。これらは、所望の膜厚に依存して、約１時間〜３時間の堆積時間のあいだ維持される。得られた構造体は、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングされる。この結果、約５０ｎｍ〜１０００ｎｍの厚さを有するＰＧＯ薄膜が生成される。
【００３０】
プロセス２：２ステップ堆積プロセスが本発明の方法のこの実施形態に対して使用される。第１のステップにおいて、ＰＧＯの選択的シード層が、約５００℃〜５６０℃の堆積温度、約１トル〜１０トルの圧力、約２０％〜５０％の酸素分圧を有する雰囲気下でＨｆまたはＨｆＯｘ（ｘ＝０〜２）／Ｈｆ層上に堆積される。蒸発器温度は約１８０℃〜２００℃であり、圧力は約３０トル〜５０トルである。前駆体溶液送達速度は約０．０２ｍｌ／分〜０．１ｍｌ／分であり、堆積時間は約５分〜２０分の範囲である。この結果、約１０ｎｍ〜３０ｎｍの厚さを有するＰＧＯ膜が生成される。
【００３１】
堆積プロセスの第２のステップは、このプロセスの第１のステップにおいて形成されたＰＧＯシード層上にＰＧＯを選択的に堆積するステップを含む。ここで、堆積温度は３８０℃〜４２０℃であり、チャンバ圧力は約５トル〜１０トルである。チャンバは、所望の膜圧に依存して、酸素分圧が約３０％〜４０％、蒸発器温度が約２００℃〜２４０℃、および溶液送達速度が約０．１ｍｌ／分〜０．２ｍｌ／分、堆積時間が約１時間〜３時間で維持される。構造体は、第２のアニーリングステップにおいて、酸素雰囲気下、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだアニーリングされる。この結果、約５０ｎｍ〜１０００ｎｍの厚さを有するＰＧＯ薄膜が生成される。
【００３２】
（実験結果）
膜の位相をＸ線回折を使用して同定した。微細構造を顕微鏡によって測定した。
【００３３】
図１は、テストウェハのＨｆＯ２ゲート酸化物上に堆積されたＰＧＯ薄膜のＸ線パターンを図示し、極度に高いＣ軸方向性を有するＰＧＯ薄膜が存在することを実証する。図２は、パターニングされたＨｆＯｘ（ｘ＝０〜２）デバイスウェハ上に選択的に堆積されたＰＧＯ薄膜のＸ線パターンを図示し、パターニングされたＨｆＯｘ（ｘ＝０〜２）デバイスウェハ上に選択的に堆積された薄膜がＣ軸方向ＰＧＯ薄膜であることを確認する。
【００３４】
図３および４は、ＨｆＯ２上のＰＧＯ薄膜の選択的堆積を示すマイクロ写真を図示する。これらの図は、ＰＧＯ薄膜がＳｉＯ２以外のＨｆＯｘ（ｘ＝０〜２）ゲート酸化物上に選択的に堆積されたことを確認する。
【００３５】
このように、Ｈｉｇｈ−ｋゲート酸化物上のＣ軸方向Ｐｂ５Ｇｅ３Ｏ１１薄膜のＭＯＣＶＤ選択的堆積のための方法が開示された。本発明の方法は、ＰＧＯ薄膜のエッチングが必要ないという点で格別の効果を有する。
【００３６】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【００３７】
（要約）
Ｈｉｇｈ−ｋ誘電体上にＰＧＯ薄膜を形成する方法は、シリコン基板を用意するステップであって、Ｈｉｇｈ−ｋゲート酸化物層をシリコン基板上に形成するステップを含む、ステップと、Ｈｉｇｈ−ｋゲート酸化物をパターニングするステップと、基板を第１のアニーリングステップにおいてアニーリングするステップと、基板をＭＯＣＶＤチャンバ中に配置するステップと、ＰＧＯ前駆体をＭＯＣＶＤチャンバ中に注入することによってＰＧＯ薄膜を堆積するステップと、Ｈｉｇｈ−ｋゲート酸化物上にＰＧＯ薄膜を有する構造体を第２のアニーリングステップにおいてアニーリングするステップとを含む。
【図面の簡単な説明】
【００３８】
【図１】本発明の方法によるテストウェハのＨｆＯ２ゲート酸化物上に堆積されたＰＧＯ薄膜のＸ線パターンを示す図である。
【図２】パターンニングされたＨｆＯ２デバイスウェハ上に選択的に堆積されたＰＧＯ薄膜のＸ線パターンを示す図である。
【図３】ＨｆＯ２上に堆積された第１のＰＧＯ薄膜の選択的堆積のマイクロ写真である。
【図４】ＨｆＯ２上に堆積された第２のＰＧＯ薄膜の選択的堆積のマイクロ写真である。
【図１】
2005019976.tif 000003
【図２】
2005019976.tif 000004
【図３】
2005019976.tif 000005
【図４】
2005019976.tif 000006