(57)【要約】【課題】  小型化が可能となるスタック実装構造を提供する。【解決手段】  本発明に係るスタック実装構造２０は、実装基板２４上に、電子デバイスが複数段積み重ねられて実装されたスタック実装構造において、最下段の電子デバイス２１が、バンプ２２を介してはんだ２３により実装基板２４上にフリップチップ実装され、２段目以降の電子デバイス２５、２８が、各下段側の電子デバイスを覆うようにして、各電子デバイス２５、２８に複数段に形成されたバンプ２６、２９を介してはんだ２３により実装基板２４上にフリップチップ実装されていることを特徴とする。【選択図】  図１
2005353908.tif 000002
【特許請求の範囲】
【請求項１】
実装基板上に、電子デバイスが複数段積み重ねられて実装されたスタック実装構造において、
最下段の電子デバイスが、バンプを介してはんだにより実装基板上にフリップチップ実装され、
２段目以降の電子デバイスが、各下段側の電子デバイスを覆うようにして、各電子デバイスに複数段に形成されたバンプを介してはんだにより実装基板上にフリップチップ実装されていることを特徴とするスタック実装構造。
【請求項２】
バンプが各電子デバイスの下面側の周縁部に設けられていることを特徴とする請求項１記載のスタック実装構造。
【請求項３】
バンプが金バンプであることを特徴とする請求項１または２記載のスタック実装構造。
【請求項４】
フリップチップ実装された最上段の電子デバイス上に、さらに電子デバイスが１または複数段積層され、この積層された電子デバイスが、実装基板上にボンディングワイヤにより電気的に接続されていることを特徴とする請求項１〜３いずれか１項記載のスタック実装構造。
【請求項５】
フリップチップ実装された電子デバイスの実装基板との間の間隙および各電子デバイス間の間隙にアンダーフィル樹脂が充填されると共に、電子デバイスが封止樹脂により封止されていることを特徴とする請求項１〜４いずれか１項記載のスタック実装構造。                                            
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ等の電子デバイスを実装基板上に多段に搭載できるスタック実装構造に関する。
【背景技術】
【０００２】
図３は、従来の一般的なスタック実装構造１０の説明断面図である。
実装基板１２上に、最下段の電子デバイス（半導体チップ）１３がフェイスアップの状態で接着剤によって固定され、この電子デバイス１３の電極と実装基板１２上の電極（パッド）とが、ボンディングワイヤ１４によって電気的に接続されている。この電子デバイス１３上にスペーサ１５が接着剤によって固定され、スペーサ１５上に２段目の電子デバイス１６がフェイスアップ状態で接着剤によって固定され、この電子デバイス１６がボンディングワイヤ１７によって実装基板１２に電気的に接続される。上記と同様にして、３段目以降の電子デバイス１８がスペーサ１５を介して搭載され、ボンディングワイヤ１９によって実装基板１２に電気的に接続され、このようにして多層のスタック実装構造１０が形成される。
スペーサ１５は、電子デバイス１６、１７とボンディングワイヤ１４、１７との干渉を避けるため、電子デバイス１３、１６、１７間に所要の間隙を確保するために必要となる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来の上記スタック実装構造１０のものでは、各段の電子デバイスをボンディングワイヤにより実装基板１２に電気的に接続する構造のものとなっているので、実装基板１２にボンディングワイヤを張るスペースが必要となり、全体のサイズが大きくなってしまうという課題がある。
また、ボンディングワイヤとの干渉をさけるためのスペーサ１５が必須となり、やはり大型化すると共に、製造工数も増加し、コストアップの要因となっていた。
そこで、本発明は上記課題を解決すべくなされたもので、その目的とするところは、小型化が可能となるスタック実装構造を提供するにある。
【課題を解決するための手段】
【０００４】
本発明に係るスタック実装構造は、実装基板上に、電子デバイスが複数段積み重ねられて実装されたスタック実装構造において、最下段の電子デバイスが、バンプを介してはんだにより実装基板上にフリップチップ実装され、２段目以降の電子デバイスが、各下段側の電子デバイスを覆うようにして、各電子デバイスに複数段に形成されたバンプを介してはんだにより実装基板上にフリップチップ実装されていることを特徴とする。
【０００５】
また、バンプが各電子デバイスの下面側の周縁部に設けられていることを特徴とする。
また、バンプが金バンプであることを特徴とする。
また、フリップチップ実装された最上段の電子デバイス上に、さらに電子デバイスが１または複数段積層され、この積層された電子デバイスが、実装基板上にボンディングワイヤにより電気的に接続されていることを特徴とする。
【０００６】
また、フリップチップ実装された電子デバイスの実装基板との間の間隙および各電子デバイス間の間隙にアンダーフィル樹脂が充填されると共に、電子デバイスが封止樹脂により封止されていることを特徴とする。
【発明の効果】
【０００７】
本発明に係るスタック実装構造によれば、ボンディングワイヤを張るための広いスペースが必要なく、またスペーサを介在させなくともよいので、より小型化できるという効果がある。
【発明を実施するための最良の形態】
【０００８】
以下本発明における最良の実施の形態を添付図面と共に詳細に説明する。
図１はスタック実装構造２０の第１の実施の形態を示す説明断面図であり、以下製造方法と共に説明する。
まず、最下段の電子デバイス（本実施の形態では半導体チップ）２１を、バンプ２２を介してはんだ２３により実装基板２４上にフリップチップ実装して搭載する。
【０００９】
バンプ２２は、金バンプが好適であり、公知のバンプボンダーにより、キャピラリから金線を引き出し、金線先端を加熱して金ボールに形成し、この金ボールを電子デバイスのパッドに接合し、金線を金ボールの直近で切断することによって形成できる。    バンプ２２は、電子デバイス２１の下面側（回路が形成されている側）の所要周縁部に回路を囲むようにして形成される。
また、はんだ２３は、あらかじめ実装基板２４上に公知の方法により形成しておく。
【００１０】
バンプ２２が形成された電子デバイス２１を、回路側を下向きにして、すなわちフェイスダウンの状態で、実装基板２４上に位置決めして配置し、電子デバイス２１の上面にボンディングツール（図示せず）を押し当て、ボンディングツールによりバンプ２２を介してはんだ２３を加熱して、はんだ２３を溶融することによって、電子デバイス２１を実装基板２３上にフリップチップ接続することができる。
【００１１】
２段目の電子デバイス２５は最下段の電子デバイス２１よりも大きなサイズに形成されている。そして、その下面側（回路が形成されている側）の所要周縁部に、回路を囲むようにして、複数段（図示の例では３段）の金ボールからなるバンプ（複数段のバンプ）２６が形成されている。バンプ２６は、まず１つの金ボールからなるバンプを形成し、このバンプ上に同様にして金ボールからなるバンプを次々団子状に積み重ねるようにして形成することによって作成できる。
【００１２】
用いる金線の太さ等によって、金ボールの大きさを調整できる。したがって、金ボールの大きさや、積み重ねる金ボールの数によって、バンプ２６の高さを自在に調整できる。
上記のようにしてバンプ２６を形成した電子デバイス２５を、下段側の電子デバイス２１を覆うようにして、上記と同様にボンディングツールを用い、バンプ２６を介してはんだ２３を溶融して実装基板２４上にフリップチップ実装する。
【００１３】
３段目の電子デバイス２８も同様にして、下面側の回路を囲むようにして複数段（図示の例では４段）の金ボールからなるバンプ２９を形成し、下段側の電子デバイス２５を覆うようにして、上記と同様にボンディングツールを用い、バンプ２９を介してはんだ２３を溶融して実装基板２４上にフリップチップ実装する。
このようにして、適宜複数段の電子デバイスをフリップチップ実装できる。
【００１４】
フリップチップ実装された電子デバイス２１、２５、２８の実装基板２４との間の間隙、および各電子デバイス２１、２５、２８間の間隙にアンダーフィル樹脂を充填すると共に、電子デバイス２１、２５、２８を封止樹脂３０により封止することによって、樹脂封止されたスタック実装構造２０を形成できる。
なお、３１は実装基板２４の下面側に設けられた外部接続用のバンプである。実装基板２４は公知の単層または多層の配線パターン（図示せず）を有する。
【００１５】
上記のように、本実施の形態に係るスタック実装構造２０では、バンプ２６の高さを調整することによって、下段側の電子デバイスとの間に僅かの隙間が生じるようにして上段側の電子デバイスを実装、搭載できるので、従来のようにスペーサが必要でなく、高さの低いスタック実装構造を形成できる。
また、実装基板２４にワイヤボンディングのためのスペースが必要でないので、小型のスタック実装構造となる。
【００１６】
図２はスタック実装構造２０の他の実施の形態を示す説明断面図である。
本実施の形態でも、上記実施の形態と同様にして、実装基板２４上に多段（図示の例では２段）の電子デバイス２１、２５をバンプ２２、２６を介してはんだ２３によりフリップチップ実装する。
【００１７】
本実施の形態では、さらに、フリップチップ実装された最上段の電子デバイス２５上に、さらに電子デバイス３２を接着剤等によってフェイスアップ状態で固定、積層し、この積層された電子デバイス３２の電極と、実装基板２４上のパッドとをボンディングワイヤ３３により電気的に接続している。
【００１８】
そして、これら電子デバイス２１、２５、３２を封止樹脂３０で封止して、樹脂封止されたスタック実装構造２０を形成している。電子デバイス３２上にさらにスペーサを介して多段に電子デバイスを積層し、これら電子デバイスと実装基板２４との間をボンディングワイヤによって電気的に接続するようにしてもよい。
【図面の簡単な説明】
【００１９】
【図１】スタック実装構造の第１の実施の形態を示す説明断面図である。
【図２】スタック実装構造の第２の実施の形態を示す説明断面図である。
【図３】従来のスタック実装構造を示す説明断面図である。
【符号の説明】
【００２０】
２０  スタック実装構造
２１、２５、２８、３２  電子デバイス
２２、２６、２９  バンプ
２３  はんだ
２４  実装基板
３０  封止樹脂
３１  バンプ
３３  ボンディングワイヤ                                                
【図１】
2005353908.tif 000003
【図２】
2005353908.tif 000004
【図３】
2005353908.tif 000005