(57)【要約】【課題】パルス圧縮処理レーダ装置に関し、パルス圧縮係数との畳み込み積分のための乗算・加算の演算回数を減少させ、パルス圧縮性能の劣化を生じることなく処理負荷を軽減する。【解決手段】パルス圧縮係数を、時間サンプル点のパルス圧縮処理方向の係数Ｋｉ１，Ｋｉ２，・・・，Ｋｉｎと、パルス積分方向の係数Ｋ１ｊ，Ｋ２ｊ，・・・，Ｋｍｊとの２次元行列の係数として構成し、該２次元行列の係数Ｋｉｊを‘０’、‘１’のバイナリコード値とする。バイナリコード‘０’、‘１’の割当ては、時間サンプル方向には乱数分布に、パルス積分方向には元々の１次元のパルス圧縮係数の値に相当する個数分の‘１’を、時間サンプル点毎にガウス分布等の確率密度関数分布に従って割当てる。‘０’の係数に対しては乗算・加算の演算を行わず、‘１’の係数に対してのみ乗算・加算の演算を行えばよいので、乗算・加算の演算回数を減少させることができる。【選択図】      図１
2005265500.tif 000002
【特許請求の範囲】
【請求項１】
時間軸上で直線的に変化する周波数変調を加えたチャープパルス信号を送信波パルスとし送信し、該送信波パルスが目標物に反射して戻ってくる反射波パルスの信号にパルス圧縮係数を乗じてパルス圧縮処理を行うレーダ装置において、
前記パルス圧縮係数として、送信波パルスの複素共役の成分に、圧縮後パルス幅及び第一サイドローブレベルのパルス圧縮性能を変化させるウェイト係数を乗じた係数であって、パルス圧縮処理の各時間サンプル点の畳み込み積分方向の係数と、複数の反射波パルスに対するパルス圧縮後信号の積分処理のためのパルス積分方向の係数との２次元行列係数により構成し、かつ該２次元行列の各係数の値を‘０’及び‘１’から成るバイナリコードとした２次元バイナリコードパルス圧縮係数を格納するパルス圧縮係数格納手段と、
前記２次元バイナリコードパルス圧縮係数を用いて反射波パルスに対する畳み込み積分を行うパルス圧縮処理手段と、
前記畳み込み積分によるパルス圧縮後信号を、複数の反射波パルスに対して積分するパルス積分手段と、
を備えたことを特徴とするパルス圧縮処理レーダ装置。
【請求項２】
前記２次元バイナリコードパルス圧縮係数の各行列要素を、パルス圧縮処理方向の時間サンプル点毎に、前記パルス積分方向へ積分して時間サンプル方向のみの１次元係数とした場合のパルス圧縮係数が、送信波パルスの複素共役成分に前記ウェイト係数を乗じた元々のパルス圧縮係数の近似値となるように、前記２次元バイナリコードパルス圧縮係数の各バイナリコードの値を選定し、該バイナリコードの値の各行列要素への割当てを、時間サンプル方向には乱数分布、パルス積分方向にはウェイト係数の確率密度関数分布に従うように割り当てたことを特徴とする請求項１に記載のパルス圧縮処理レーダ装置。
【請求項３】
前記畳み込み積分を行うパルス圧縮処理手段において、前記２次元バイナリコードパルス圧縮係数との演算に際し、該バイナリコードの‘０’の係数に対して演算処理を行うことなく、該バイナリコードの‘１’の係数に対してのみ演算処理を行う手段を備えたことを特徴とする請求項１又は２に記載のパルス圧縮処理レーダ装置。
【請求項４】
前記２次元バイナリコードパルス圧縮係数として、種類の異なる複数のウェイト係数毎の複数種類の２次元バイナリコードパルス圧縮係数を記憶保持する記憶装置と、
該記憶装置に記憶保持された複数種類の２次元バイナリコードパルス圧縮係数の中から１つの種類の２次元バイナリコードパルス圧縮係数を読み出してリアルタイムにウェイト係数を切替える手段と、
を備えたことを特徴とする請求項１乃至３の何れかに記載のパルス圧縮処理レーダ装置。
【請求項５】
前記パルス圧縮係数格納手段から２次元バイナリコードパルス圧縮係数を順次読み出して、前記パルス圧縮処理手段に対して畳み込み積分の演算を行うタイミングを制御するタイミング制御手段を備え、
該タイミング制御手段は、畳み込み積分におけるハードウェア又はソフトウェアによる加算及び乗算の演算を、前記バイナリコードの‘０’の係数に対して不実行とし、バイナリコードの‘１’の係数に対してのみ実行させる手段を備えたことを特徴とする請求項３に記載のパルス圧縮処理レーダ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信波パルス内において時間軸上で送信波の周波数を直線的に変化させたチャープパルス信号を送信波パルスとし送信し、目標物から反射して戻ってくる反射波パルスにパルス圧縮係数を乗じてパルス圧縮処理を行うパルス圧縮処理レーダ装置に関する。
【背景技術】
【０００２】
近年、レーダ装置は航空管制用レーダ、警戒管制用レーダ、気象レーダ、追尾レーダなど種々の用途に使用され、各用途に適した様々なレーダ技術が提案され、適用されている。その中にパルス圧縮処理と呼ばれる技術がある。パルス圧縮処理は、探知距離増大のために送信パルス幅を長くし且つ距離分解能も向上させることができる技術である。
【０００３】
図１４にパルス圧縮処理の原理説明図を示す。図１４（ａ）に示すようにパルス幅Ｔの送信波パルス内において、時間軸上で送信波の周波数を直線的に変化させる周波数変調（周波数変化Δｆ）を加えたチャープパルス信号を生成し、該チャープパルス信号を送信波パルスとする。
【０００４】
この送信波パルスが目標物に反射して戻ってくる反射波パルスに対して、送信波パルスの複素共役をパルス圧縮係数とし、反射波パルスと該パルス圧縮係数との畳み込み積分処理つまり自己相関演算処理を行うことにより、反射波パルス内に分散していた目標物からの反射情報成分が、図１４（ｂ）に示すようにインパルス状となり、このインパルス状の波形成分を目標物情報とする。パルス圧縮処理後の尖頭レベルは√（ＴΔｆ）、パルス幅は１／Δｆとなる。
【０００５】
遠距離の目標物を探知するために幅の長い送信波パルスを用いて送信電力を増大させ、かつパルス圧縮処理により反射波パルスからインパルス状の波形成分を抽出するにより、本来相反する探知距離増大と距離分解能性能向上とを両者両立させることが可能となる。
【０００６】
パルス圧縮処理の単位は、時間軸方向への反射波パルスの有効なサンプル点数分となる。パルス圧縮処理は、送信波パルスの複素共役成分に、パルス圧縮後のパルス幅及び第一サイドローブレベルについてのパルス圧縮性能を変化させるウェイト係数を乗じたパルス圧縮係数と反射波パルスの畳み込み積分を行う。
【０００７】
図１５に従来のパルス圧縮処理装置の構成を示す。パルス圧縮係数と反射波パルスとの畳み込み積分は、反射波パルスの時間軸上のサンプル点数分のパルス圧縮係数を格納するデータバッファ１５−１と、畳み込み積分を行うためのサンプル点数分の乗算器１５−２及び加算器１５−３とが必要となる。図１５において、Ａ１，Ａ２，・・・，Ａｎは反射波パルスの各サンプル点の信号、Ｋ１，Ｋ２，・・・，Ｋｎは各サンプル点のパルス圧縮係数、Ｂ１，Ｂ２，・・・，Ｂｎはパルス圧縮後の各サンプル点の信号である。
【０００８】
本発明に関連するパルス圧縮処理の先行技術文献として下記の特許文献に記載されている。
【特許文献１】特許第３００３７０１号公報
【特許文献１】特開平９−２６４９５０号公報
【特許文献１】特公平６−９０２７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前述のパルス圧縮処理において、時間軸上のサンプル点数が増加した場合は、乗算器・加算器の動作回数つまり演算量が増加するため、このパルス圧縮処理を含む信号処理装置及びレーダ装置全体の処理負荷が重くなる。処理負荷が重くなることは、その他の必要な処理負荷を組み込めなくなることになり、また処理装置の予期せぬ動作不具合を招く可能性が高くなる。
【００１０】
この処理負荷を単純に克服しようとすると、大規模な処理装置を構築しなければならず、開発・製造コストが増大する。それと同時に、処理装置の物理的なサイズが大きくなり、駆動電力及び発熱等の増加を招き、小型化・軽量化・省電力化の面で不利なものとなる。
【００１１】
本発明は、パルス圧縮処理の処理要素である畳み込み積分のための乗算・加算の演算回数を減少させ、大規模な処理装置を構成することなく、処理負荷を軽減してパルス圧縮処理を行い、且つパルス圧縮性能としても劣化のないパルス圧縮処理レーダ装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明のパルス圧縮処理レーダ装置は、（１）時間軸上で直線的に変化する周波数変調を加えたチャープパルス信号を送信波パルスとし送信し、該送信波パルスが目標物に反射して戻ってくる反射波パルスの信号にパルス圧縮係数を乗じてパルス圧縮処理を行うレーダ装置において、前記パルス圧縮係数として、送信波パルスの複素共役の成分に、圧縮後パルス幅及び第一サイドローブレベルのパルス圧縮性能を変化させるウェイト係数を乗じた係数であって、パルス圧縮処理の各時間サンプル点の畳み込み積分方向の係数と、複数の反射波パルスに対するパルス圧縮後信号の積分処理のためのパルス積分方向の係数との２次元行列係数により構成し、かつ該２次元行列の各係数の値を‘０’及び‘１’から成るバイナリコードとした２次元バイナリコードパルス圧縮係数を格納するパルス圧縮係数格納手段と、前記２次元バイナリコードパルス圧縮係数を用いて反射波パルスに対する畳み込み積分を行うパルス圧縮処理手段と、前記畳み込み積分によるパルス圧縮後信号を、複数の反射波パルスに対して積分するパルス積分手段と、を備えたものである。
【００１３】
また、（２）前記２次元バイナリコードパルス圧縮係数の各行列要素を、パルス圧縮処理方向の時間サンプル点毎に、前記パルス積分方向へ積分して時間サンプル方向のみの１次元係数とした場合のパルス圧縮係数が、送信波パルスの複素共役成分に前記ウェイト係数を乗じた元々のパルス圧縮係数の近似値となるように、前記２次元バイナリコードパルス圧縮係数の各バイナリコードの値を選定し、該バイナリコードの値の各行列要素への割当てを、時間サンプル方向には乱数分布、パルス積分方向にはウェイト係数の確率密度関数分布に従うように割り当てたものである。
【００１４】
また、（３）前記畳み込み積分を行うパルス圧縮処理手段において、前記２次元バイナリコードパルス圧縮係数との演算に際し、該バイナリコードの‘０’の係数に対して演算処理を行うことなく、該バイナリコードの‘１’の係数に対してのみ演算処理を行う手段を備えたものである。
【００１５】
また、（４）前記２次元バイナリコードパルス圧縮係数として、種類の異なる複数のウェイト係数毎の複数種類の２次元バイナリコードパルス圧縮係数を記憶保持する記憶装置と、該記憶装置に記憶保持された複数種類の２次元バイナリコードパルス圧縮係数の中から１つの種類の２次元バイナリコードパルス圧縮係数を読み出してリアルタイムにウェイト係数を切替える手段と、を備えたものでる。
【００１６】
また、（５）前記パルス圧縮係数格納手段から２次元バイナリコードパルス圧縮係数を順次読み出して、前記パルス圧縮処理手段に対して畳み込み積分の演算を行うタイミングを制御するタイミング制御手段を備え、該タイミング制御手段は、畳み込み積分におけるハードウェア又はソフトウェアによる加算及び乗算の演算を、前記バイナリコードの‘０’の係数に対して不実行とし、バイナリコードの‘１’の係数に対してのみ実行させる手段を備えたものである。
【発明の効果】
【００１７】
本発明は、パルス圧縮係数を、パルス圧縮処理の各時間サンプル点の畳み込み積分方向の係数と、複数の反射波パルスに対するパルス圧縮後信号の積分処理のためのパルス積分方向の係数との２次元行列係数により構成し、かつ該２次元行列の各係数の値を‘０’及び‘１’から成るバイナリコードとし、該２次元バイナリコードパルス圧縮係数を用いて反射波パルスに対する畳み込み積分を行い、そして、該畳み込み積分によるパルス圧縮後信号を、複数の反射波パルスに対して積分することにより、バイナリコードの‘０’の係数に対しては乗算・加減の演算を行わなくてよく、バイナリコードの‘１’の係数に対してのみ乗算・加減の演算を行えばよいので、加算・乗算の演算回数を低減することができ、且つ元々のパルス圧縮係数を用いた場合と比べて殆どパルス圧縮性能の劣化がないパルス圧縮を行うことができる。
【発明を実施するための最良の形態】
【００１８】
パルス圧縮処理は、図１５を参照して説明したように、送信波パルスの複素共役成分にウェイト係数を乗じた時間サンプル毎のパルス圧縮係数Ｋ１，Ｋ２，・・・，Ｋｎと反射波パルスのサンプル信号Ａ１，Ａ２，・・・，Ａｎとの畳み込み積分処理を行うことにより、反射波パルス内に分散していた反射波信号成分をインパルス状に圧縮するものである。上記のウェイト係数としては、圧縮後のパルス幅及び第一サイドローブレベルについてのパルス圧縮性能を変化させる種々のウェイト係数の中から所望のウェイト係数を適宜選択して用いることができる。このパルス圧縮係数Ｋ１，Ｋ２，・・・，Ｋｎは、パルス圧縮処理方向の時間サンプル点の１次元の係数データである。
【００１９】
パルス圧縮処理は、１つの反射波パルスに対して上述の畳み込み積分を行ってパルス圧縮後信号Ｂ１，Ｂ２，・・・，Ｂｎが得られるが、該パルス圧縮処理を後続の反射波パルス列に対して同様に行い、複数の反射波パルスのパルス圧縮後信号を積分したものを最終的なパルス圧縮後信号として用いる。上述の反射波パルス列に対する積分処理は、パルス繰返し周期（ＰＲＩ：Pulse Repetition Interval）を処理単位とし、１命令当たりの処理サイクル数（ＣＰＩ：Cycle Per Instruction）に亙って積分される。
【００２０】
本発明は、上述したパルス圧縮処理方向のみの時間サンプル点の１次元のパルス圧縮係数Ｋ１，Ｋ２，・・・，Ｋｎを、図１に示すように、時間サンプル点のパルス圧縮処理方向の係数Ｋｉ１，Ｋｉ２，・・・，Ｋｉｎ（ｉはパルス番号で１≦ｉ≦ｍ）と、パルス積分方向の係数Ｋ１ｊ，Ｋ２ｊ，・・・，Ｋｍｊ（ｊはサンプル点番号で１≦ｊ≦ｎ）との２次元行列の係数として構成し、該２次元行列の係数値Ｋｉｊを‘０’又は‘１’のバイナリコード値としたものである。
【００２１】
２次元行列の要素である係数値を‘０’又は‘１’としたパルス圧縮係数は、２次元行列の‘０’又は‘１’の要素を時間サンプル点毎にパルス積分方向へ積分して時間サンプル方向のみの１次元のパルス圧縮係数として表した値が、元々の１次元のパルス圧縮係数Ｋ１，Ｋ２，・・・，Ｋｎの値と一致するように、バイナリコードの係数値を選定する。バイナリコード行列の‘０’又は‘１’の値の割当ては、時間サンプル方向には乱数分布に従い、パルス積分方向には元々の１次元のパルス圧縮係数の値に相当する個数分の‘１’を、時間サンプル点毎にガウス分布等の確率密度関数分布に従って割当てる。
【００２２】
図１は本発明のパルス圧縮処理レーダ装置の構成を示し、同図のデータバッファ１−１は上述の２次元行列のバイナリコードのパルス圧縮係数値Ｋｉｊ（１≦ｉ≦ｍ，１≦ｊ≦ｎ）を格納する。該データバッファ１−１から、タイミング制御器１−４のタイミング制御に従って、各反射波パルスの番号ｉに対応した圧縮係数Ｋｉ１，Ｋｉ２，・・・，Ｋｉｎを読み出し、乗算器１−２及び加算器１−３により、反射波パルスの番号ｉの反射パルスの各サンプル点信号Ａ１，Ａ２，・・・，Ａｎに対してパルス圧縮処理を行い、各反射波パルスのパルス圧縮後信号を図示省略の積分器により積分する。
【００２３】
このバイナリコード行列のパルス圧縮係数を用いて、乗算器１−２及び加算器１−３によるパルス圧縮処理を行う際に、バイナリコード行列中で‘０’の係数に対しては加算・乗算処理を行うことなく、‘１’の係数に対してのみ加算・乗算処理を行えばよい。これにより、乗算器１−２及び加算器１−３の動作回数を大幅に減らすことができ、このパルス圧縮処理の演算回数を低減することが可能になる。
【００２４】
通常、１つの反射波パルスに対して、バイナリコードで表現されたパルス圧縮係数との畳み込み積分を行っても、パルス圧縮係数の情報が‘０’又は‘１’の単純な値であるため、反射波パルスとパルス圧縮係数との間の相関を算出する上で情報不足であり、処理結果として非相関となり目標物からの反射情報が得られない。
【００２５】
しかし、本発明のように、本来の１次元のパルス圧縮係数の全ての情報を含むパルス圧縮係数情報を、パルス列方向の積分処理（ＣＰＩ）単位内で、各パルスに対して‘０’又は‘１’の情報として分散させることにより、２次元行列バイナリコードのパルス圧縮係数マップによりパルス圧縮係数を表現し、これを用いてパルス圧縮性能に劣化のないパルス圧縮処理を行うことができる。
【００２６】
図２に２次元行列バイナリコードのパルス圧縮係数の具体例を示す。同図の（ａ）は１次元のパルス圧縮係数を示し、一例として、各サンプル点に対応する各係数の値が２，１０，３０，・・・，１であるとする。このような１次元のパルス圧縮係数の各サンプル点の値と等しい個数分の‘１’を、該サンプル点のパルス積分方向（ＣＰＩ方向）に分散させて配置し、‘１’を配置した行列要素以外の要素を‘０’とすることにより、同図の（ｂ）に示すように‘０’及び‘１’を行列要素とする２次元行列のパルス圧縮係数マップを作成する。
【００２７】
図２の（ｃ）は各サンプル点の１次元パルス圧縮係数の値を示し、同図の（ｄ）は該１次元パルス圧縮係数の値を‘０’及び‘１’の２次元行列のパルス圧縮係数マップで表したときの様相を、‘０’を黒点、‘１’を白点として示した図である。また、図３の（ａ）は、２次元のバイナリコードパルス圧縮係数をパルス積分方向（ＣＰＩ方向）へ積分して１次元のパルス圧縮係数として表現したときの図であり、図３の（ｂ）に示す元々の１次元のパルス圧縮係数の値とほぼ等価である。
【００２８】
従って、この２次元のパルス圧縮係数マップのパルス番号と反射波パルスのパルス番号を対応させ、パルス毎にそのパルス番号に対応したパルス圧縮係数でパルス圧縮処理を施し、１命令当たりの処理サイクル数（ＣＰＩ）分のパルス圧縮処理後信号をパルス積分方向（ＣＰＩ方向）へ積分することにより、パルス毎に分散していたパルス圧縮後の反射情報を集約することができ、従来のパルス圧縮処理を施したものと同等のパルス圧縮後信号を得ることができる。
【００２９】
更に、本発明は前述のように、反射波パルスとバイナリコード表現のパルス圧縮係数の畳み込み積分を行うとき、畳み込み積分を構成する加算器・乗算器をパルス圧縮係数が‘０’で表現されている場合に動作させず、‘１’の場合に加算器・乗算器を動作させる。これに対して、従来のパルス圧縮処理では、各反射波パルスのサンプル点信号の全てに対してパルス圧縮係数との畳み込み積分を行うための加算器・乗算器を動作させていた。従って、本発明は従来例に比べて、加算器・乗算器の動作回数つまり処理演算量を大幅に低減させることができることになる。
【００３０】
次に図４及び図５を参照して本発明と従来技術のパルス圧縮処理つまり畳み込み積分処理の演算回数の違いを具体的に説明する。図４の（ａ）は従来のパルス圧縮処理による演算を示し、図４の（ｂ）は本発明のパルス圧縮処理による演算を示している。また、図５の（ａ）は従来のパルス圧縮処理の演算回数を示し、図５の（ｂ）は本発明のパルス圧縮処理の演算回数を示している。
【００３１】
図４及び図５に示す例では説明を簡単にするため、パルス圧縮処理対象の時間サンプル数を３、パルス積分対象のパルス数を１６としている。２次元のバイナリコードのパルス圧縮係数は、パルス圧縮処理サンプル点方向に‘１’を１個だけ割当て、パルス積分処理方向にも同様に割当てられているとする。
【００３２】
このような例でパルス圧縮処理を行うと、従来のパルス圧縮処理では、パルス圧縮処理方向に反射波パルスとパルス圧縮係数との通常の畳み込み積分を行うため、１パルス当りの乗算が９回、加算が４回で、パルス積分処理を行った場合の乗算が１４４（＝９×１６）回、加算が６４（＝４×１６）回となる。
【００３３】
一方、本発明のパルス圧縮処理では、１パルス当り乗算が３回、加算が０回となり、パルス積分処理を行った場合の乗算が４８（＝３×１６）回、加算が０回となり、約８０％の演算量が低減されることとなる。なお、この時間サンプル方向のパルス圧縮係数にバイナリコード‘１’を割当てたときの割当て個数により、１パルス当りの乗算・加算の演算数は変化する。最悪の場合は、パルス圧縮係数の時間サンプル点の全てにバイナリコード‘１’を割当てた場合で、この場合は、従来のパルス圧縮処理の演算量と等しくなる。
【００３４】
図６に本発明と従来のパルス圧縮処理の結果を示す。同図はパルス積分処理のパルス数が６４、ウェイト係数としてハミングのウェイト係数を用いた場合の例を、本発明の結果を実線で従来の結果を点線で示している。本発明と従来のパルス圧縮性能を比較すると、圧縮後パルス幅及び第一サイドローブレベルにおいて殆ど差異の無い結果が得られる。なお、メインローブは本発明と従来の結果が重なってしまうため、図では従来例も実線で表している。
【００３５】
処理結果の差異は、元々の１次元のパルス圧縮係数を２次元のバイナリコード表現のパルス圧縮係数に表現した場合に、パルス積分処理のパルス数が理論的な理想値より少ないためである。従来のパルス圧縮性能と完全に一致する結果を得るためには、パルス積分処理のパルス数を無限大にする必要がある。
【００３６】
図７にパルス積分処理のパルス数を変化させた場合のパルス圧縮処理の結果を示す。同図の（ａ）はパルス数を８、同図の（ｂ）はパルス数を６４、同図の（ｃ）はパルス数を１０２４とした場合の例を示している。同図の各（ａ），（ｂ），（ｃ）の左側は、２次元のバイナリコードパルス圧縮係数をパルス積分方向へ積分して１次元のパルス圧縮係数として表現したときの図であり、同図（ａ），（ｂ），（ｃ）の右側は、それぞれのパルス圧縮処理結果を示している。
【００３７】
パルス数が６４個程度以上になると、本発明と従来のパルス圧縮処理の結果に殆ど差異の無い特性が得られる。以上のことから、本発明のパルス圧縮処理を行うことにより、従来技術に比べてパルス圧縮処理の演算回数を低減させながら、パルス圧縮性能の面で殆ど劣化の無いパルス圧縮処理結果が得られることが分かる。
【００３８】
また、２次元行列のバイナリコードは、時間サンプル方向へは乱数分布、パルス積分方向へは確率密度関数分布に従って分布していれば、パルス圧縮係数に用いるウェイト係数は１つに限られず、多様なウェイト係数を用いることができる。図８に種々のウェイト係数に従うパルス圧縮係数の２次元のバイナリコードマップを示す。
【００３９】
同図の（ａ）はハミングのウェイト係数、同図（ｂ）はハニングのウェイト係数、同図（ｃ）はブラックマンのウェイト係数によるものを示し、それぞれ左側に２次元のバイナリコードパルス圧縮係数マップ、右側に該２次元のバイナリコードパルス圧縮係数をパルス積分方向へ積分して１次元のパルス圧縮係数として表現した図を示している。また、図９に上述の各ウェイト係数に従う２次元バイナリコードパルス圧縮係数マップを用いて、パルス圧縮処理を施した結果を示す。どのウェイト係数を用いた場合でも、本発明と従来技術とでパルス圧縮処理結果に殆ど差異の無いことが確認されている。
【００４０】
図１０は本発明を適用したレーダ装置の機能ブロック構成を示す。レーダ装置は、チャープパルスの送信波パルスを送信する送信装置１０−１、送信波パルスを放射し且つ目標物から反射して戻ってくる反射波パルスを受ける空中線１０−２、受けた反射波パルスを受信する受信装置１０−３、受信された信号を処理する信号処理装置１０−４、信号処理結果を表示する表示装置１０−５、上記の各装置を制御する制御装置１０−６を備える。
【００４１】
信号処理装置１０−４は、パルス圧縮処理を行うパルス圧縮器１０−４１を備え、該パルス圧縮器１０−４１内には、前述のウェイト係数毎のバイナリコードで表現されたパルス圧縮係数を格納するパルス圧縮係数格納器１０−４２と、該パルス圧縮係数格納器１０−４２からパルス圧縮係数を読み出してパルス圧縮処理を行うパルス圧縮処理器１０−４３とを備える。
【００４２】
信号処理装置１０−４内には、パルス圧縮処理を行うパルス圧縮器１０−４１のほかに、反射波パルスの時間サンプリング点の信号を抽出するなど受信信号に対してパルス圧縮処理以外の処理を行う処理器１０−４４、パルス圧縮処理後の信号を表示するための信号に変換するなどの処理を行う処理器１０−４５を備える。
【００４３】
パルス圧縮器１０−４１は、ウェイト係数毎の２次元バイナリコードパルス圧縮係数マップを記憶保持し、パルス圧縮係数格納器１０−４２に格納する２次元バイナリコードパルス圧縮係数マップを、制御装置１０−６からの制御信号により、別のウェイト係数のパルス圧縮係数にリアルタイムに切替えることにより、パルス圧縮処理の演算回数の低減とともに簡単にパルス圧縮性能の変更が可能となる。
【００４４】
これにより、レーダ装置のパルス圧縮処理器１０−４１の構成規模を縮小化することができ、レーダ装置を小型・軽量化、省電力化することができる。また、パルス圧縮処理の処理演算量を低減した分、その処理資源を他のレーダ機能向上に割当てることでレーダ装置全体としての機能向上を図ることができる。
【００４５】
図１１に別のウェイト係数のパルス圧縮係数にリアルタイムに切替える制御フローを示す。該制御フローは、制御信号を基に別のウェイト係数のパルス圧縮係数マップに切替えるか否かを判定し（ステップ１１−１）、別のパルス圧縮係数マップに切替える場合、記憶装置にウェイト係数毎に分けて記憶保持されている２次元バイナリコードパルス圧縮係数マップから、新たに使用するウェイト係数のパルス圧縮係数マップを読み出してパルス圧縮係数格納器の格納バッファを書替える（ステップ１１−２）。
【００４６】
そして、書替えられたパルス圧縮係数マップを用いてパルス圧縮処理を行う（ステップ１１−３）。なお、前述の判定（ステップ１１−１）で別のパルス圧縮係数マップには切替えないと判定した場合は、上述のステップ１１−２の処理を行うことなく、元のパルス圧縮係数マップを用いてパルス圧縮処理を行う（ステップ１１−３）。
【００４７】
本発明のパルス圧縮処理は、ハードウェア及びソフトウェアの何れの構成でも実施可能である。図１２はハードウェアによるパルス圧縮処理の構成を示す。ハードウェアにより構成する場合、パルス圧縮処理に必要な処理器は、加算器及び乗算器から成る演算器１２−１と、バイナリコードのパルス圧縮係数が‘０’か‘１’に応じて演算動作の実行／不実行を制御するタイミング制御器（又はＣＰＵ）１２−２である。
【００４８】
図１３はソフトウェアによるパルス圧縮処理の構成を示す。ソフトウェアにより構成する場合、ハードウェア構成における加算器及び乗算器の機能をソフトウェアコードにより記述し、プロセッサ（ＣＰＵ）により該ソフトウェアコードの機能を実行させる構成とすることができる。なお、ハードウェア構成におけるタイミング制御器１２−２は、プロセッサ（ＣＰＵ）で代用することができる。
【００４９】
本発明は、パルス圧縮係数を２次元バイナリコードで表現してパルス圧縮処理を行うものであるが、このように係数を２次元バイナリコードで表現することによる演算量の低減の効果は、ある処理ブロック内で、時間サンプル方向へ同様の係数値を乗算し、該乗算結果を複数の処理ブロックに亙って積分する演算処理に対して、その係数値を確率密度関数に従うように複数の処理ブロック方向へバイナリコードで分散させることにより、同様の演算量の低減効果が得られる。
【００５０】
例えば、レーダ技術で知られているマルチドップラフィルタバンク処理に使用するウェイト係数を処理するパルス積分単位でウェイト係数をバイナリコードで分散させて積分処理を行うことにより、演算回数を低減することができ、処理結果も従来のマルチドップラフィルタバンク処理結果に近似した結果が得られる。
【図面の簡単な説明】
【００５１】
【図１】本発明のパルス圧縮処理装置の構成を示す図である。
【図２】２次元行列バイナリコードのパルス圧縮係数の具体例を示す図である。
【図３】２次元のバイナリコードパルス圧縮係数をパルス積分方向（ＣＰＩ方向）へ積分した１次元のパルス圧縮係数を示す図である。
【図４】本発明と従来技術のパルス圧縮処理における演算の具体例を示す図である。
【図５】本発明と従来技術のパルス圧縮処理における演算回数を示す図である。
【図６】本発明と従来技術のパルス圧縮処理の結果を示す図である。
【図７】パルス積分処理のパルス数を変化させた場合のパルス圧縮処理の結果を示す図である。
【図８】種々のウェイト係数に従うパルス圧縮係数の２次元のバイナリコードマップを示す図である。
【図９】各ウェイト係数に従う２次元バイナリコードパルス圧縮係数マップを用いてパルス圧縮処理を施した結果を示す図である。
【図１０】発明を適用したレーダ装置の機能ブロック構成を示す図である。
【図１１】別のウェイト係数のパルス圧縮係数にリアルタイムに切替える制御フローを示す図である。
【図１２】ハードウェアによる本発明のパルス圧縮処理の構成を示す図である。
【図１３】ソフトウェアによる本発明のパルス圧縮処理の構成を示す図である。
【図１４】パルス圧縮処理の原理説明図である。
【図１５】従来のパルス圧縮処理装置の構成を示す図である。
【符号の説明】
【００５２】
１−１  データバッファ
１−２  乗算器
１−３  加算器
１−４  タイミング制御器
【図１】
2005265500.tif 000003
【図２】
2005265500.tif 000004
【図３】
2005265500.tif 000005
【図４】
2005265500.tif 000006
【図５】
2005265500.tif 000007
【図６】
2005265500.tif 000008
【図７】
2005265500.tif 000009
【図８】
2005265500.tif 000010
【図９】
2005265500.tif 000011
【図１０】
2005265500.tif 000012
【図１１】
2005265500.tif 000013
【図１２】
2005265500.tif 000014
【図１３】
2005265500.tif 000015
【図１４】
2005265500.tif 000016
【図１５】
2005265500.tif 000017