(57)【要約】【課題】本発明は、回路ＴＦＴと画素ＴＦＴそれぞれの電気的特性が最適化された有機電界発光表示装置を提供する。【解決手段】有機電界発光表示装置及びその製造方法を提供する。有機電界発光表示装置は回路領域及び画素領域を具備する基板と；基板の回路領域及び画素領域上にそれぞれ位置して、半導体層、ゲート電極及び一対のソース／ドレイン電極を具備する少なくとも一つの回路ＴＦＴ及び少なくとも一つの画素ＴＦＴと；画素ＴＦＴのソース／ドレイン電極と電気的に連結された画素電極；及びソース／ドレイン電極と基板間に位置して、全画素領域でオープンされた少なくとも一層のシリコン窒化膜を含む。【選択図】図１Ｄ
2005222068.tif 000002
【特許請求の範囲】
【請求項１】
回路領域及び画素領域を具備する基板と；
前記基板の回路領域及び画素領域上にそれぞれ位置して、半導体層、ゲート電極及び一対のソース／ドレイン電極を具備する少なくとも一つの回路ＴＦＴ及び少なくとも一つの画素ＴＦＴと；
前記画素ＴＦＴのソース／ドレイン電極と電気的に連結された画素電極；及び
前記ソース／ドレイン電極と前記基板間に位置して、前記全画素領域でオープンされた少なくとも一層のシリコン窒化膜を含むことを特徴とする有機電界発光表示装置。
【請求項２】
前記ソース／ドレイン電極と前記基板間に位置する少なくとも一層のシリコン酸化膜をさらに含むことを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項３】
前記シリコン窒化膜はＳｉＮｘまたはＳｉＯＮを含むことを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項４】
前記シリコン窒化膜は前記基板と前記回路ＴＦＴの半導体層間に位置するバッファー窒化膜であることを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項５】
前記基板と前記バッファー窒化膜間または前記バッファー窒化膜と前記回路ＴＦＴの半導体層間；及び前記基板と前記画素ＴＦＴの半導体層間に位置するバッファーシリコン酸化膜をさらに含むことを特徴とする請求項４に記載の有機電界発光表示装置。
【請求項６】
前記シリコン窒化膜は前記回路ＴＦＴの半導体層と前記回路ＴＦＴのゲート電極間に位置するゲート絶縁窒化膜であることを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項７】
前記回路ＴＦＴの半導体層と前記ゲート絶縁窒化膜間または前記ゲート絶縁窒化膜と前記回路ＴＦＴのゲート電極間；及び前記画素ＴＦＴの半導体層と前記画素ＴＦＴのゲート電極間に位置するゲート絶縁シリコン酸化膜をさらに含むことを特徴とする請求項６に記載の有機電界発光表示装置。
【請求項８】
前記シリコン窒化膜は前記回路ＴＦＴのゲート電極と前記回路ＴＦＴのソース／ドレイン電極間に位置する層間窒化膜であることを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項９】
前記回路ＴＦＴのゲート電極と前記層間窒化膜間または前記層間窒化膜と前記回路ＴＦＴのソース／ドレイン電極間；及び前記画素ＴＦＴのゲート電極と前記画素ＴＦＴのソース／ドレイン電極間に位置する層間シリコン酸化膜をさらに含むことを特徴とする請求項８に記載の有機電界発光表示装置。
【請求項１０】
前記半導体層は多結晶シリコン膜であることを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項１１】
前記画素電極は透明電極であることを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項１２】
前記画素電極上に位置する発光層及び前記発光層上に位置する対向電極をさらに含むことを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項１３】
回路領域及び画素領域を具備する基板を提供して；
前記基板の回路領域及び画素領域上に半導体層、ゲート電極及び一対のソース／ドレイン電極を具備する少なくとも一つの回路ＴＦＴ及び少なくとも一つの画素ＴＦＴをそれぞれ形成して；
前記画素ＴＦＴのソース／ドレイン電極と電気的に連結された画素電極を形成して；
前記ソース／ドレイン電極を形成する前に、前記基板上に前記全画素領域でオープンされた少なくとも一層のシリコン窒化膜を形成することを含むことを特徴とする有機電界発光表示装置の製造方法。
【請求項１４】
前記ソース／ドレイン電極を形成する前に、前記基板上に少なくとも一層のシリコン酸化膜を形成することをさらに含むことを特徴とする請求項１３に記載の有機電界発光表示装置の製造方法。
【請求項１５】
前記シリコン窒化膜はＳｉＮｘまたはＳｉＯＮを含むことを特徴とする請求項１３に記載の有機電界発光素子の製造方法。
【請求項１６】
前記シリコン窒化膜は前記半導体層を形成する前に前記基板上に形成するバッファー窒化膜であって、
前記バッファー窒化膜を形成する前または前記バッファー窒化膜を形成した後、前記基板全面にバッファーシリコン酸化膜を形成することをさらに含むことを特徴とする請求項１３に記載の有機電界発光素子の製造方法。
【請求項１７】
前記シリコン窒化膜は前記ゲート電極を形成する前に前記半導体層上に形成するゲート絶縁窒化膜であって、
前記ゲート絶縁窒化膜を形成する前または前記ゲート絶縁窒化膜を形成した後、前記基板全面にゲート絶縁シリコン酸化膜を形成することをさらに含むことを特徴とする請求項１３に記載の有機電界発光素子の製造方法。
【請求項１８】
前記シリコン窒化膜は前記ソース／ドレイン電極を形成する前に前記ゲート電極上に形成する層間窒化膜であって、
前記層間窒化膜を形成することは前記ゲート電極上に層間シリコン酸化膜とシリコン窒化膜を順に形成して、ハーフトーンマスクを用いて前記シリコン窒化膜及び前記層間シリコン酸化膜内にソース／ドレインコンタクトホールを形成すると同時に形成することを特徴とする請求項１３に記載の有機電界発光素子製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置及びその製造方法に係り、さらに詳細には有機電界発光表示装置及びその製造方法に関する。
【背景技術】
【０００２】
有機電界発光表示装置はマトリックス状に配置したＮｘＭ個の単位画素（ｓｕｂ−ｐｉｘｅｌ）を具備するが、前記ＮｘＭ個の単位画素を駆動する方式によってパッシブマトリックス（ｐａｓｓｉｖｅ  ｍａｔｒｉｘ）方式とアクティブマトリックス（ａｃｔｉｖｅ  ｍａｔｒｉｘ）方式に分けられる。
【０００３】
前記アクティブマトリックス方式の有機電界発光表示装置の単位画素は画素電極と前記画素電極に電気的信号を印加するための少なくとも一つの薄膜トランジスタを具備する。さらにひいては、前記アクティブマトリックス方式の有機電界発光表示装置は単位画素がマトリックス状に配置した画素部と前記画素部を制御するための回路を有する回路部を一つの基板上に具備することができる。前記回路部は前記画素部の周辺部に位置して、前記画素部を制御するための回路は薄膜トランジスタで構成される。結論的にアクティブマトリックス方式の有機電界発光表示装置は画素部と回路部にそれぞれ薄膜トランジスタすなわち、画素ＴＦＴと回路ＴＦＴを具備することができる。
【０００４】
このような薄膜トランジスタが日本公開特許特開平５−５５５８２号に開示されたことがある。前記日本公開特許に開示された薄膜トランジスタは絶縁性基板上に位置する窒化ケイ素で形成された第１ブロッキング膜、前記第１ブロッキング膜上に位置する酸化ケイ素で形成された絶縁性被膜、前記絶縁性被膜上に位置する半導体層、前記半導体層上に位置するゲート電極、前記ゲート電極上に位置する窒化ケイ素で形成された第２ブロッキング膜、前記第２ブロッキング膜上に位置するＰＳＧで形成された層間絶縁膜を具備する。しかし、このような薄膜トランジスタを回路ＴＦＴと画素ＴＦＴに共通で適用することは相異なる電気的特性を必要とする前記回路ＴＦＴと前記画素ＴＦＴの電気的特性を最適化させることを阻害することができる。
【特許文献１】特開平５−５５５８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は前記従来技術の問題点を解決するためのことであって、回路ＴＦＴと画素ＴＦＴそれぞれの電気的特性が最適化された有機電界発光表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
前記技術的課題を達成するために本発明は有機電界発光表示装置を提供する。前記有機電界発光表示装置は回路領域及び画素領域を具備する基板と；前記基板の回路領域及び画素領域上にそれぞれ位置して、半導体層、ゲート電極及び一対のソース／ドレイン電極を具備する少なくとも一つの回路ＴＦＴ及び少なくとも一つの画素ＴＦＴと；前記画素ＴＦＴのソース／ドレイン電極と電気的に連結された画素電極；及び前記ソース／ドレイン電極と前記基板間に位置して、前記全画素領域でオープンされた少なくとも一層のシリコン窒化膜を含む。
【０００７】
前記有機電界発光表示装置は前記ソース／ドレイン電極と前記基板間に位置する少なくとも一層のシリコン酸化膜をさらに含むことができる。
【０００８】
前記シリコン窒化膜はＳｉＮｘまたはＳｉＯＮを含むことをができる。
【０００９】
前記シリコン窒化膜は前記基板と前記回路ＴＦＴの半導体層間に位置するバッファー窒化膜であることがある。さらにひいては、前記有機電界発光表示装置は前記基板と前記バッファー窒化膜間または前記バッファー窒化膜と前記回路ＴＦＴの半導体層間；及び前記基板と前記画素ＴＦＴの半導体層間に位置するバッファーシリコン酸化膜をさらに含むことができる。
【００１０】
前記シリコン窒化膜は前記回路ＴＦＴの半導体層と前記回路ＴＦＴのゲート電極間に位置するゲート絶縁窒化膜であることがある。さらにひいては、前記有機電界発光表示装置は前記回路ＴＦＴの半導体層と前記ゲート絶縁窒化膜間または前記ゲート絶縁窒化膜と前記回路ＴＦＴのゲート電極間；及び前記画素ＴＦＴの半導体層と前記画素ＴＦＴのゲート電極間に位置するゲート絶縁シリコン酸化膜をさらに含むことができる。
【００１１】
前記シリコン窒化膜は前記回路ＴＦＴのゲート電極と前記回路ＴＦＴのソース／ドレイン電極間に位置する層間窒化膜であることがある。さらにひいては、前記有機電界発光表示装置は前記回路ＴＦＴのゲート電極と前記層間窒化膜間または前記層間窒化膜と前記回路ＴＦＴのソース／ドレイン電極間；及び前記画素ＴＦＴのゲート電極と前記画素ＴＦＴのソース／ドレイン電極間に位置する層間シリコン酸化膜をさらに含むことができる。
【００１２】
前記半導体層は多結晶シリコン膜であることが望ましい。また、前記画素電極は透明電極であることが望ましい。
【００１３】
前記有機電界発光表示装置は前記画素電極上に位置する発光層及び前記発光層上に位置する対向電極をさらに含むことができる。
【００１４】
前記技術的課題を達成するために本発明は有機電界発光表示装置の製造方法を提供する。前記製造方法は回路領域及び画素領域を具備する基板を提供して；前記基板の回路領域及び画素領域上に半導体層、ゲート電極及び一対のソース／ドレイン電極を具備する少なくとも一つの回路ＴＦＴ及び少なくとも一つの画素ＴＦＴをそれぞれ形成して；前記画素ＴＦＴのソース／ドレイン電極と電気的に連結された画素電極を形成して；前記ソース／ドレイン電極を形成する前に、前記基板上に前記全画素領域でオープンされた少なくとも一層のシリコン窒化膜を形成することを含む。
【００１５】
前記製造方法は前記ソース／ドレイン電極を形成する前に、前記基板上に少なくとも一層のシリコン酸化膜を形成することをさらに含むことができる。
【００１６】
前記シリコン窒化膜はＳｉＮｘまたはＳｉＯＮを含むことをができる。
【００１７】
前記シリコン窒化膜は前記半導体層を形成する前に前記基板上に形成するバッファー窒化膜であることがある。この場合、前記製造方法は前記バッファー窒化膜を形成する前または前記バッファー窒化膜を形成した後、前記基板全面にバッファーシリコン酸化膜を形成することをさらに含む。
【００１８】
前記シリコン窒化膜は前記ゲート電極を形成する前に前記半導体層上に形成するゲート絶縁窒化膜であることがある。この場合、前記製造方法は前記ゲート絶縁窒化膜を形成する前または前記ゲート絶縁窒化膜を形成した後、前記基板全面にゲート絶縁シリコン酸化膜を形成することをさらに含むことができる。
【００１９】
前記シリコン窒化膜は前記ソース／ドレイン電極を形成する前に前記ゲート電極上に形成する層間窒化膜であることがある。この場合、前記層間窒化膜を形成することは前記ゲート電極上に層間シリコン酸化膜とシリコン窒化膜を順に形成して、ハーフトーンマスクを用いて前記シリコン窒化膜及び前記層間シリコン酸化膜内にソース／ドレインコンタクトホールを形成すると同時に形成することが望ましい。
【発明の効果】
【００２０】
上述したように本発明によると、全画素領域でオープンされたシリコン窒化膜を形成することによって、画素ＴＦＴと回路ＴＦＴの最適化された電気的特性を得ることができるだけでなく、有機電界発光素子の輝度低下を防止することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明をさらに具体的に説明するために本発明による望ましい実施形態を添付した図面を参照してさらに詳細に説明する。しかし、本発明はここで説明される実施形態に限定されなくて他の形態に具体化されることができる。むしろここで紹介される実施形態は開示された内容が徹底して完全になることができるようにそして当業者に本発明の思想が十分に伝えられることができるようにするために提供されることである。図面において、層が他の層または基板“上”にあると言及される場合にそれは他の層または基板上に直接形成されることができたりまたはそれら間に第３の層が介在することもできる。明細書全体にかけて同一な参照番号は同一な構成要素を示す。
【００２２】
図１Ｄは本発明の実施形態による有機電界発光素子を説明するための断面図である。
【００２３】
図１Ｄを参照すると、本発明の実施形態による有機電界発光素子は回路領域Ａ及び画素領域Ｂを具備する基板１０を含む。前記画素領域Ｂは単位画素がマトリックス状に配置する領域であって、前記回路領域Ａは前記単位画素を電気的に制御するための回路が位置する領域であって、図面には前記各領域の一部が図示された。
【００２４】
前記基板の回路領域Ａ上に回路薄膜トランジスタ（以下、回路ＴＦＴという）が位置する。前記回路薄膜トランジスタは半導体層２０Ａ、前記半導体層２０Ａと一部重なるゲート電極３０Ａ及び前記半導体層２０Ａの両端部に電気的に接する一対のソース／ドレイン電極４０Ａを具備する。一方、前記基板の画素領域Ｂ上に画素薄膜トランジスタ（以下、画素ＴＦＴという）が位置する。前記画素薄膜トランジスタも半導体層２０Ｂ、前記半導体層２０Ｂと一部重なるゲート電極３０Ｂ及び前記半導体層２０Ｂの両端部に電気的に接する一対のソース／ドレイン電極４０Ｂを具備する。前記半導体層２０Ａ、２０Ｂは非晶質シリコンに比べてキャリア移動度が高い多結晶シリコン膜であることが望ましい。
【００２５】
前記画素ＴＦＴのソース／ドレイン電極４０Ｂのうち一つに電気的に接する画素電極４３が位置する。前記画素電極４３は前記基板１０方向に光を放出することができる透明電極であることが望ましい。前記透明電極である画素電極４３はアノードまたはカソードであることができる。前記アノードでありながら透明電極である画素電極４３はＩＴＯ膜またはＩＺＯ膜であることが望ましくて、前記カソードでありながら透明電極である画素電極４３はＭｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａ及びこれらの合金で構成された群から選択される一つの膜であるが光を透過させることができる程度に薄い厚さを有することが望ましい。
【００２６】
前記画素電極４３及び前記ソース／ドレイン電極４０Ａ、４０Ｂ上に画素画定膜（ｐｉｘｅｌ  ｄｅｆｉｎｉｎｇ  ｌａｙｅｒ）４５が位置する。前記画素画定膜４５は前記画素電極４３の表面一部を露出させる開口部４６を具備して、前記開口部４６内に露出した画素電極４３は単位画素の発光領域を画定する。前記露出した画素電極４３上に発光層５０が位置して、前記発光層５０上に対向電極６０が位置する。前記発光層５０は単位画素別にパターニングできる。また、前記発光層５０と前記画素電極４３間または前記発光層５０と前記対向電極６０間にはそれぞれ電荷注入層（図示せず）及び／または電荷輸送層（図示せず）が位置することができる。前記対向電極６０は透明電極または反射電極であることができ、前記画素電極４３がアノードである場合カソードであって、前記画素電極４３がカソードである場合アノードである。
前記ソース／ドレイン電極４０Ａ、４０Ｂと前記基板１０間には前記全画素領域Ｂでオープンされた少なくとも一層のシリコン窒化膜１３、２５、３５が位置する。言い換えると、前記シリコン窒化膜１３、２５、３５は前記画素領域Ｂには位置しないし、前記回路領域Ａには位置する。前記シリコン窒化膜はＳｉＮｘまたはＳｉＯＮを含む膜であることができる。このようなシリコン窒化膜は水素を豊富に含有している膜であって、前記水素は前記シリコン窒化膜に隣接した多結晶半導体層の結晶粒子境界に存在するダングリング結合（ｄａｎｇｌｉｎｇ  ｂｏｎｄ）のような欠陥を治癒することができる。これで、薄膜トランジスタの電気的特性例えば、キャリア移動度とＳ−ファクター（ｓ−ｆａｃｔｏｒ）を変化させることができる。さらに詳細には前記シリコン窒化膜１３、２５、３５が位置する回路領域Ａの回路ＴＦＴは高いキャリア移動度及び小さいＳ−ファクター値を示して、前記回路ＴＦＴで構成する回路は迅速なデータ伝達速度を有することができて、また前記回路ＴＦＴはスイッチング動作を良好に具現することができる。反面、前記シリコン窒化膜１３、２５、３５が位置しない画素領域Ｂの画素ＴＦＴは前記回路ＴＦＴに比べて低いキャリア移動度及び大きいＳ−ファクター値を示す。前記大きいＳ−ファクター値を示す画素ＴＦＴは階調を容易に表示することができ、低いキャリア移動度は画素ＴＦＴの特性上大きい問題にならない。結果的に、前記全画素領域Ｂでオープンされた少なくとも一層のシリコン窒化膜１３、２５、３５を形成することによって、画素ＴＦＴと回路ＴＦＴの最適化された電気的特性を具現することができる。
【００２７】
一方、シリコン窒化膜は光透過率が低い特性を持っている。したがって、前記画素領域Ｂにはシリコン窒化膜が位置しないようにすることで、前記発光層４６から前記基板１０に放出される光の損失を防止して有機電界発光素子の輝度を向上させることができる。
【００２８】
前記シリコン窒化膜は前記基板１０と前記回路ＴＦＴの半導体層２０Ａ間に位置するバッファー窒化膜１３であることがある。これに加えて、前記基板１０と前記バッファー窒化膜１３間にバッファーシリコン酸化膜１５が位置することができる。望ましくは前記バッファーシリコン酸化膜１５は図面に示したように前記バッファー窒化膜１３と前記回路ＴＦＴの半導体層２０Ａ間に位置する。その理由はシリコン酸化膜はシリコン窒化膜に比べて半導体層と付着（ａｄｈｅｓｉｏｎ）特性が良好であるためだ。また、前記バッファーシリコン酸化膜１５は前記基板１０と前記画素ＴＦＴの半導体層２０Ｂ間にも位置する。前記バッファー窒化膜１３及び前記バッファーシリコン酸化膜１５は前記基板から流出される不純物により前記半導体層２０Ａ、２０Ｂが劣化されることを防止する役割をする。
【００２９】
前記シリコン窒化膜は前記回路ＴＦＴの半導体層２０Ａと前記回路ＴＦＴのゲート電極３０Ａ間に位置するゲート絶縁窒化膜２５であることがある。これに加えて、前記回路ＴＦＴの半導体層２０Ａと前記ゲート絶縁窒化膜２５間または前記ゲート絶縁窒化膜２５と前記回路ＴＦＴのゲート電極３０Ａ間にゲート絶縁シリコン酸化膜２３が位置することができる。また、前記ゲート絶縁シリコン酸化膜２３は前記画素ＴＦＴの半導体層２０Ｂと前記画素ＴＦＴのゲート電極３０Ｂ間にも位置する。
【００３０】
また、前記シリコン窒化膜は前記回路ＴＦＴのゲート電極３０Ａと前記回路ＴＦＴのソース／ドレイン電極４０Ａ間に位置する層間窒化膜３５であることがある。これに加えて、前記回路ＴＦＴのゲート電極３０Ａと前記層間窒化膜３５間または前記層間窒化膜３５と前記回路ＴＦＴのソース／ドレイン電極４０Ａ間に層間シリコン酸化膜３３が位置することができる。前記層間シリコン酸化膜３３は前記画素ＴＦＴのゲート電極３０Ｂと前記画素ＴＦＴのソース／ドレイン電極４０Ｂ間にも位置する。望ましくは前記層間シリコン酸化膜３３は回路ＴＦＴのゲート電極３０Ａと前記層間窒化膜３５間に位置する。
【００３１】
図１Ａないし図１Ｄは本発明の実施形態による有機電界発光素子の製造方法を説明するための断面図である。
【００３２】
図１Ａを参照すると、回路領域Ａ及び画素領域Ｂを具備する基板１０を提供する。前記基板１０上にシリコン窒化膜を形成して、これをパターニングして前記全画素領域Ｂでオープンされたバッファー窒化膜１３を形成する。前記バッファー窒化膜１３を形成する前に前記基板全面にバッファーシリコン酸化膜１５を形成することができる。望ましくは前記バッファー窒化膜１３を形成した後、前記基板全面にバッファーシリコン酸化膜１５を形成する。前記バッファーシリコン酸化膜１５は前記回路領域Ａ及び前記画素領域Ｂ上に位置する。
【００３３】
前記回路領域Ａ及び前記画素領域Ｂのバッファーシリコン酸化膜１５上に半導体層２０Ａ、２０Ｂをそれぞれ形成する。前記半導体層２０Ａ、２０Ｂは多結晶シリコン半導体層で形成することが望ましい。前記多結晶シリコン半導体層２０Ａ、２０Ｂを形成することは前記バッファーシリコン酸化膜１５上に非晶質シリコン膜を形成して、これを結晶化した後パターニングすることによって遂行するが、前記結晶化方法には固相結晶化（ｓｏｌｉｄ  ｐｈａｓｅ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ；ＳＰＣ）法、エキシマレーザーアニーリング（ｅｘｉｍｅｒ  ｌａｓｅｒ  ａｎｎｅａｌｉｎｇ；ＥＬＡ）法、連続側面固相化（ｓｅｑｕｅｎｔｉａｌ  ｌａｔｅｒａｌ  ｓｏｌｉｄｉｆｉｃａｔｉｏｎ；ＳＬＳ）法、金属誘導結晶化法（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ；以下ＭＩＣという）、金属誘導側面結晶化法（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｌａｔｅｒａｌ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ；以下ＭＩＬＣという）等がある。
【００３４】
前記半導体層２０Ａ、２０Ｂ上にシリコン窒化膜を形成した後、これをパターニングして前記全画素領域Ｂでオープンされたゲート絶縁窒化膜２５を形成する。前記ゲート絶縁窒化膜２５を形成する前または前記ゲート絶縁窒化膜２５を形成した後、前記基板全面にゲート絶縁シリコン酸化膜２３を形成することができる。前記ゲート絶縁シリコン酸化膜２３は前記回路領域Ａ及び前記画素領域Ｂ上に位置する。
【００３５】
前記回路領域Ａ及び前記画素領域Ｂのゲート絶縁シリコン酸化膜２３上に前記半導体層２０Ａ、２０Ｂと一部重なるゲート電極３０Ａ、３０Ｂをそれぞれ形成する。
【００３６】
図１Ｂを参照すると、前記ゲート電極３０Ａ、３０Ｂ上に層間シリコン酸化膜３３とシリコン窒化膜３４を順に形成して、前記シリコン窒化膜３４上にハーフトーンマスクを用いてフォトレジストパターン９９を形成する。前記フォトレジストパターン９９は前記回路領域Ａでのパターン高さが前記画素領域Ｂでのパターン高さに比べて高くて、ソース／ドレインコンタクトホールが形成される領域がオープンされている。
【００３７】
図１Ｃを参照すると、前記フォトレジストパターン９９をマスクにして前記シリコン窒化膜３４、前記層間シリコン酸化膜３３、前記ゲート絶縁窒化膜２５及び前記ゲート絶縁シリコン酸化膜２３をエッチングすることによって、前記半導体層２０Ａ、２０Ｂの両端部を露出させるソース／ドレインコンタクトホール３６を形成する。これと同時に前記回路領域Ａに比べてパターン高さが低い前記画素領域Ｂのフォトレジストはエッチングされて、またその下部のシリコン窒化膜３４もエッチングされて、前記全画素領域Ｂでオープンされた層間窒化膜３５が形成される。
【００３８】
これとは異なり、前記シリコン窒化膜３４を前記ゲート電極３０Ａ、３０Ｂ上に積層して、これをパターニングして前記全画素領域Ｂでオープンされた層間窒化膜３５を形成した後、前記層間窒化膜３５上に前記層間シリコン酸化膜３３を形成することも可能である。この場合、前記ソース／ドレインコンタクトホール３６は前記層間シリコン酸化膜３３を形成した後形成する。
【００３９】
前記バッファー窒化膜１３、前記ゲート絶縁窒化膜２５及び前記層間窒化膜３５のうちから少なくとも一つのシリコン窒化膜を形成して、残りは形成しない場合がある。例えば、前記バッファー窒化膜１３だけを形成することができ (図２を参照)、前記ゲート絶縁窒化膜２５だけを形成することができ (図３を参照)、前記層間窒化膜３５だけを形成することができる(図４を参照)。前記シリコン窒化膜はＳｉＮｘまたはＳｉＯＮを用いて形成する。
【００４０】
図１Ｄを参照すると、前記ソース／ドレインコンタクトホール３６を具備する基板全面にソース／ドレイン電極物質を積層してこれをパターニングして、前記回路領域Ａと前記画素領域Ｂ上にそれぞれソース／ドレイン電極４０Ａ、４０Ｂを形成する。前記回路領域Ａに形成された前記半導体層２０Ａ、前記ゲート電極３０Ａ及び前記一対のソース／ドレイン電極４０Ａは回路ＴＦＴを形成して、前記画素領域Ｂに形成された前記半導体層２０Ｂ、前記ゲート電極３０Ｂ及び前記一対のソース／ドレイン電極４０Ｂは画素ＴＦＴを形成する。
【００４１】
続いて、前記画素ＴＦＴのソース／ドレイン電極４０Ｂのうちいずれか一つに接する画素電極４３を形成する。前記画素電極４３を形成することはシャドーマスクを用いて画素電極物質を真空蒸着することで形成することができる。前記画素電極４３は透明電極で形成することが望ましい。前記透明電極である画素電極４３を形成することにおいて、前記画素電極物質はＩＴＯまたはＩＺＯであることがある。この場合、前記画素電極４３はアノードである。これとは違って、前記透明電極である画素電極４３を形成することにおいて、前記画素電極物質はＭｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａ及びこれらの合金で構成された群から選択される一つであることができ、光を透過させることができる程度に薄い厚さに形成する。この場合、前記画素電極４３はカソードである。
【００４２】
前記画素電極４３及び前記ソース／ドレイン電極４０Ａ、４０Ｂ上に画素画定膜（ｐｉｘｅｌ  ｄｅｆｉｎｉｎｇ  ｌａｙｅｒ）４５を形成する。前記画素画定膜４５内に前記画素電極４３の表面一部を露出させる開口部４６を形成する。前記開口部４６内に露出した画素電極４３は単位画素の発光領域を画定する。前記露出した画素電極４３上に発光層５０を形成して、前記発光層５０上に対向電極６０を形成する。前記発光層５０は単位画素別にパターニングして形成することができる。また、前記発光層５０と前記画素電極４３間または前記発光層５０と前記対向電極６０間にはそれぞれ電荷注入層（図示せず）及び／または電荷輸送層（図示せず）を形成することができる。前記対向電極６０は透明電極または反射電極で形成することができ、前記画素電極４３がアノードである場合カソードで形成して、前記画素電極４３がカソードである場合アノードで形成する。
【００４３】
図５Ａは本発明の実施形態によって製造された画素ＴＦＴと回路ＴＦＴのキャリア移動度を見せてくれるグラフであって、図５Ｂは本発明の実施形態によって製造された画素ＴＦＴと回路ＴＦＴのＳ−ファクター値を見せてくれるグラフである。
【００４４】
図５Ａ及び図５Ｂを参照すると、回路ＴＦＴのキャリア移動度は画素ＴＦＴのキャリア移動度に比べて優秀であって、小さいＳ−ファクター値を有する。したがって、前記回路ＴＦＴで構成する回路は迅速なデータ伝達速度を有することができて、また前記回路ＴＦＴスイッチング動作を良好に具現することができる。反面、前記画素ＴＦＴは階調を容易に表示することができる。結果的に、回路ＴＦＴと画素ＴＦＴの電気的特性を最適化することができる。
【００４５】
図６はシリコン窒化膜の厚さによる輝度の変化を示したグラフである。
【００４６】
図６を参照すると、シリコン窒化膜の厚さが増加するほど輝度は低下することが分かる。したがって、シリコン窒化膜を画素領域全体にかけてオープンさせることによって、有機電界発光素子の輝度低下を防止することができる。
【図面の簡単な説明】
【００４７】
【図１Ａ】本発明の実施形態による有機電界発光素子及びその製造方法を説明するための断面図である。
【図１Ｂ】本発明の実施形態による有機電界発光素子及びその製造方法を説明するための断面図である。
【図１Ｃ】本発明の実施形態による有機電界発光素子及びその製造方法を説明するための断面図である。
【図１Ｄ】本発明の実施形態による有機電界発光素子及びその製造方法を説明するための断面図である。
【図２】本発明の実施形態による有機電界発光素子を説明するための断面図である。
【図３】本発明の実施形態による有機電界発光素子を説明するための断面図である。
【図４】本発明の実施形態による有機電界発光素子を説明するための断面図である。
【図５Ａ】本発明の実施形態によって製造された画素ＴＦＴと回路ＴＦＴのキャリア移動度を見せてくれるグラフである。
【図５Ｂ】本発明の実施形態によって製造された画素ＴＦＴと回路ＴＦＴのＳ−ファクター値を見せてくれるグラフである。
【図６】シリコン窒化膜の厚さによる輝度の変化を示したグラフである。
【符号の説明】
【００４８】
１０：基板
１３、２５、３４：シリコン窒化膜
２０Ａ、２０Ｂ：半導体層
３０Ａ、３０Ｂ：ゲート電極
４０Ａ、４０Ｂ：ソース／ドレイン電極
４３：画素電極
【図１Ａ】
2005222068.tif 000003
【図１Ｂ】
2005222068.tif 000004
【図１Ｃ】
2005222068.tif 000005
【図１Ｄ】
2005222068.tif 000006
【図２】
2005222068.tif 000007
【図３】
2005222068.tif 000008
【図４】
2005222068.tif 000009
【図５Ａ】
2005222068.tif 000010
【図５Ｂ】
2005222068.tif 000011
【図６】
2005222068.tif 000012