(57)【要約】【課題】  入出力の競合のチェックを行えるＩＣテスタを実現することを目的にする。【解決手段】  本発明は、被試験対象の同一ピンにドライバとコンパレータとを接続し、入出力を行い、イネーブル信号によりドライバが動作可能となり、被試験対象に信号を与え、ストローブ信号によりコンパレータが被試験対象の出力と期待値との比較を行うＩＣテスタに改良を加えたものである。本装置は、イネーブル信号とストローブ信号とを入力し、入出力の競合を検出する競合検出部を設けたことを特徴とする装置である。【選択図】      図１
2005147876.tif 000002
【特許請求の範囲】
【請求項１】
被試験対象の同一ピンにドライバとコンパレータとを接続し、入出力を行い、イネーブル信号によりドライバが動作可能となり、被試験対象に信号を与え、ストローブ信号によりコンパレータが被試験対象の出力と期待値との比較を行うＩＣテスタにおいて、
前記イネーブル信号と前記ストローブ信号とを入力し、入出力の競合を検出する競合検出部を設けたことを特徴とするＩＣテスタ。
【請求項２】
競合検出部は、イネーブル信号を入力時に、ストローブ信号の立ち上がりによりエラー信号を出力することを特徴とする請求項１記載のＩＣテスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験対象、例えばＩＣ，ＬＳＩ等を試験するＩＣテスタに関し、入出力の競合のチェックを行えるＩＣテスタに関するものである。
【背景技術】
【０００２】
ＩＣテスタは、テストプログラムに基づいて、被試験対象（以下ＤＵＴと略す）に入力パターンを与え、ＤＵＴの出力と期待値とを比較し、良否の判定を行うものである。このような装置は例えば特許文献１等に記載されている。以下図面を用いて説明する。
【０００３】
【特許文献１】特開２００３−７５５１３号公報
【０００４】
図２において、ＤＵＴ１は例えばＩＣ、ＬＳＩ等で、入出力ピン１１を有している。ドライバ２は、入力パターン、イネーブル信号を入力し、ＤＵＴ１の入出力ピン１１に出力する。コンパレータ３は、ＤＵＴ１の入出力ピン１１に接続し、ＤＵＴ１の出力を入力し、ストローブ信号のタイミングで、期待値と比較し、パス／フェイルを出力する。なお、ドライバ２、コンパレータ３を一組のピンエレクトロニクスとして、ＩＣテスタは複数組設けられている。
【０００５】
このような装置の動作を、図３，４を用いて説明する。図３は図２に示す装置の動作を説明する図で、図４は図２に示す装置の動作を示したタイミングチャートである。図３で、ＤＵＴ１とＩＣテスタの配線による遅延が、入出力ピン１１ａ〜１１ｃでは、それぞれ２００［ｐｓ］、３００［ｐｓ］、１００［ｐｓ］とする。なお、図３において、入出力ピン１１が３ピンの場合を示している。入出力ピン１１ａ〜１１ｃは同じピンを示しているが、動作説明のため、入力と出力とを分けて示している。また、入出力ピン１１ａ〜１１ｃに対して、それぞれドライバ２ａ〜２ｃ、コンパレータ３ａ〜３ｃのピンが接続される。
【０００６】
ドライバ２ａ〜２ｃからＤＵＴ１の入出力ピン１１ａ〜１１ｃに出力する場合、ドライバ２ａ〜２ｃが発生した信号は、各配線による遅延時間後、ＤＵＴ１の入出力ピン１１ａ〜１１ｃに到達する。これでは、ＤＵＴ１の入出力ピン１１ａ〜１１ｃに到着するタイミングがバラバラとなってしまうので、最大遅延時間を持つピンよりも短い遅延のピンに対して、最大遅延ピンと同じ遅延となるように、不足する時間分だけ多めにドライバ２のタイミングを遅くしてやることで、ＤＵＴ１の全ピン１１ａ〜１１ｃのドライバ信号が同じタイミングでＤＵＴ１の入出力ピン１１ａ〜１１ｃに到達するようになる。つまり、入出力ピン１１ｂが最大の遅延時間で、入出力ピン１１ａ，１１ｂに対して、それぞれ１００［ｐｓ］、２００［ｐｓ］遅くする。ドライバ２の出力する信号の遅延は、ドライバ２の後段に設けられるプログラマブルディレーライン等（図示せず）により遅延を行う。
【０００７】
ＤＵＴ１の入出力ピン１１ａ〜１１ｃから出力される信号も同様の遅延時間を経てからＩＣテスタに到達する。従って、コンパレータ３ａ〜３ｃで信号比較するタイミングを各ピン１１ａ〜１１ｃの遅延時間分遅くしてやることになる。ところが、ＤＵＴ１に対して、信号が与えられる時刻がＩＣテスタのピン端からみた場合に、最大遅延時間、つまり、３００［ｐｓ］遅くなっているので、（（最大遅延時間）＋（各ピンの遅延時間））遅くする必要がある。つまり、入出力ピン１１ａ〜１１ｃに対して、それぞれ５００［ｐｓ］、６００［ｐｓ］、４００［ｐｓ］遅くする必要がある。ここで、コンパレータ３ではストローブ信号をプログラマブルディレーライン等（図示せず）で遅延させることにより遅延を行う。
【０００８】
次に、図４に示すタイミングチャートにより、競合（衝突）について説明する。図４で（ａ）はドライバ２ａの出力、（ｂ）は入出力ピン１１ａ、（ｃ）はストローブ信号（遅延前）、（ｄ）はストローブ信号（遅延後）である。
【０００９】
第１サイクルがドライバ２ａの出力、第２サイクルがコンパレータ３ａの比較、第３サイクルがドライバ２ａの出力を示している。第２サイクルでコンパレータ３ａが比較を行うのであるが、配線長補正により５００［ｐｓ］遅延させ、ストローブ信号のタイミングが第３サイクルに突入し、ドライバ２ａの出力と重なり、ドライバ２ａの出力がコンパレータ３ａに入力される。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このように、コンパレータ３がＤＵＴ１の出力により比較せずに、ドライブ２の出力を比較し、判定することになり、場合によっては、不良ＤＵＴからの信号でもパスとして判定してしまう可能性もでてくる。これは、良否判定を行うための試験としては許されない。しかし、このような状況に到っても、タイミング設定ミスをしているかをチェックすることができない。
【００１１】
そこで、本発明の目的は、入出力の競合のチェックを行えるＩＣテスタを実現することにある。
【課題を解決するための手段】
【００１２】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
被試験対象の同一ピンにドライバとコンパレータとを接続し、入出力を行い、イネーブル信号によりドライバが動作可能となり、被試験対象に信号を与え、ストローブ信号によりコンパレータが被試験対象の出力と期待値との比較を行うＩＣテスタにおいて、
前記イネーブル信号と前記ストローブ信号とを入力し、入出力の競合を検出する競合検出部を設けたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
競合検出部は、イネーブル信号を入力時に、ストローブ信号の立ち上がりによりエラー信号を出力することを特徴とするものである。
【発明の効果】
【００１３】
本発明によれば、競合検出部がイネーブル信号とストローブ信号とにより、入出力の競合を検出するので、ドライバとコンパレータとの競合がわかり、競合のチェックを行うことができる。これにより、テストプログラムの品質を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
以下本発明を図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。ここで、図２と同一のものは同一符号を付し説明を省略する。
【００１５】
図１において、競合検出部４は、イネーブル信号とストローブ信号とを入力し、入出力の競合を検出し、エラー信号を出力する。
【００１６】
このような装置の動作を以下に説明する。テストプログラムに基づいて、図示しない制御部より、イネーブル信号、入力パターン、ストローブ信号、期待値が出力される。ドライバ２がイネーブル信号を入力し、動作可能となり、入力パターンを入力して、ＤＵＴ１の入出力ピン１１に出力する。そして、ＤＵＴ１が入出力ピン１１よりコンパレータ３に出力を行い、コンパレータ３がストローブ信号のタイミングで期待値と比較を行い、パス／フェイルを制御部に出力する。このとき、競合検出部４は、イネーブル信号がイネーブル期間中にストローブ信号が立ち上がった場合、エラー信号を制御部に出力する。このエラー信号により、制御部がエラーメッセージを出すことにより、テストタイミングが不適切であることを警告する。
【００１７】
このように、競合検出部４がイネーブル信号とストローブ信号とにより、入出力の競合を検出するので、ドライバ２とコンパレータ３との競合がわかり、競合のチェックを行うことができる。これにより、テストプログラムの品質を向上させることができる。
【００１８】
なお、本発明はこれに限定されるものではなく、イネーブル信号、ストローブ信号の遅延を図る構成を示したが、配線長補正として、イネーブル信号、ストローブ信号を早める構成、つまり、出力を早くする構成にしてもよい。
【００１９】
また、ＩＣテスタのモデルを作成し、ＤＵＴのモデルと共にテストのシミュレーションを行うシミュレーション装置において、ＩＣテスタのモデル内に競合検出部４を作成して、シミュレーションを行う構成でもよい。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施例を示した構成図である。
【図２】従来のＩＣテスタの構成を示した図である。
【図３】図２に示す装置の動作を説明する図である。
【図４】図２に示す装置の動作を示したタイミングチャートである。
【符号の説明】
【００２１】
１  ＤＵＴ
１１  入出力ピン
２  ドライバ
３  コンパレータ
４  競合検出部
【図１】
2005147876.tif 000003
【図２】
2005147876.tif 000004
【図３】
2005147876.tif 000005
【図４】
2005147876.tif 000006