(57)【要約】【課題】可変長経路を有する低スキュークロック分配構成。【解決手段】クロック分配回路（２００）は、出力クロック信号の位相進みを出力する第１位相検波器（２０４）と、返信クロック信号の位相遅れを出力する第２位相検波器（２０６）と、前記第１位相検波器及び前記第２位相検波器の出力の平均値に基づいて、送信線路上に前記出力クロック信号を伝播させる回路（２０８，２１０，２１２）と、を有する。宛先装置（２５０）における位相オフセットはゼロとなる。【選択図】図２
2005135419.tif 000002
【特許請求の範囲】
【請求項１】
送信線路上に出力クロック信号を生成する段階と、
返信クロック信号を検出する段階と、
基準クロック信号と前記出力クロック信号間における第１位相差を検出する段階と、
基準クロック信号と前記返信クロック信号間における第２位相差を検出する段階と、
前記第１及び第２位相差の平均値に基づいて、前記出力クロック信号の位相を制御する段階と、
を有することを特徴とするクロック分配方法。
【発明の詳細な説明】
【背景技術】
【０００１】
最近の高性能システムにおいては、スキューを極小化するクロック生成システムが必要とされている。実際に、スキューは、システムクロック周波数の上限を決定する主な制約要素となっている。尚、スキューとは、１つのシステム内の同時クロック信号間における時間差として定義されるものである。
【０００２】
システムクロックのスキューを減少させれば、複雑なアーキテクチャや高速のロジック部品に対する必要性が回避され、費用を削減することができる。又、スキューの減少に伴って、高速のクロックレートと優れたタイミング分析も可能となる。従って、フリップフロップやラッチなどの刻時を必要とするすべての部品に対して、それぞれのクロック周期内の同一時点においてクロックのエッジを提供することが望ましい。従って、現在のシステム設計においては、システム全体におけるスキューを極小化するクロック分配システム及び方法を実現するために、広範（且つ、高価）な資源が投入されているのである。
【０００３】
既存のクロック分配法においては、クロックツリーと呼ばれる幾何学的に類似したクロック分配回路の生成がその中心をなしている。即ち、クロック信号を受信するそれぞれの部品を同一の電気的特性を有する同一の長さのトレースによって基準クロックに接続するのである。このようなツリーのノードにバッファを提供し、クロック信号を分配する方法も周知である。又、（通常は、バッファと協働して）ツリーにおける複数の地点（「ノード」）に配置された単一の位相ロックループによってクロック信号の複製を提供し、この複製クロック信号を（この場合にも、長さの等しいトレースを使用して）チップの小さな区画にのみ分配する分散型クロックネットワークも周知である。
【０００４】
しかしながら、クロックツリー及び分散型クロックネットワークを使用するには、同期したクロック入力を必要とするすべての部品をクロックツリー上に配置するために、チップ又はボード上の大量の場所と、同じく大量の設計時間が必要となる。クロックツリーのレイアウトの最適化を支援するいくつかのソフトウェアプログラムが提供されてはいるが、当然のことながら、この種の最適化では、しばしば、距離に基づかない部品レイアウトの大きな設計自由度すなわち利益をもたらすであろう代替レイアウトが犠牲となる。
【０００５】
又、クロックツリーを使用するには、固定した既知の長さですべての送信線路を構成することが必要である。設計段階において（又は、実際の製品において）信号経路が可変であることが望ましい状況においては、この種の固定長の信号経路に依存した解決策は不適であることが証明されている。例えば、ＳＣＳＩ、ＡＧＰ、又はＰＣＩなどのデータバス上における同期クロック信号の送信は困難である。バスの長さが、設計段階及び据付段階において、しばしば変化すると共に、ユーザーが、ライザーブロックやバスエキスパンダによって頻繁にバスを拡張するからである（これらは、いずれも送信線路の長さを増大させ、結果的にスキューが発生することになる）。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以上のことから、本発明者らは、クロックトレースを可変長で構成可能な、分散した場所に同期したクロックを提供する能力を有するクロック分配装置及び方法に対するニーズを認識するに至ったものである。従って本発明の目的は、可変長経路を有するクロック分配構成での低スキュー技術の提供にある。
【発明を実施するための最良の形態】
【０００７】
本発明については、添付の図面との関連で、本発明に関する以下の詳細な説明を参照することにより、理解することができよう。
【０００８】
以下、本発明を詳細に参照するが、本発明の例は、添付の図面に示されており、これらの図面においては、類似の参照符号によって類似の要素が示されている。
【０００９】
図１は、本発明の好適な第１実施例によるクロック分配回路１００のブロックダイアグラムである。尚、当業者あれば、この図１に示されているクロック分配回路１００及び後述するその動作が、この種のシステムを一般的に表すことを意図したものに過ぎず、個々のシステムは、特に、この種のシステムの構造及び動作の詳細において、この図１に示されているものから大きく異なる可能性があり、且つ、それらは依然として本発明及び添付の請求項の範囲内に包含されることを理解するはずである。従って、このクロック分配回路１００は、本明細書又は添付の請求項に記述されている本発明の例示及び模範的なものととして見なすべきであって、限定を意図するものと見なすべきではない。又、図１に示されているブロックダイアグラムは、本発明をわかりにくくすることを回避するべく、単純化されていることについても留意されたい。更には、図１には、省略されたり、或いはその他の機能部品と便宜的に組み合わせられた機能部品が存在している。
【００１０】
図１は、信号源終端された宛先装置（直列終端又はポイントツーポイントアーキテクチャとも呼ばれる）に適用された本発明の実施例を示している。図１においては、基準クロック１０２が、第１位相検波器１０４の第１入力と第２位相検波器１０６の第１入力に供給されている。これら第１及び第２位相検波器１０４及び１０６は、好ましくは、タイプＩＩの位相検波器であるが、費用が問題であり、且つ遅延が±Π／２に制限されている場合には、タイプＩによって構成することも可能である。尚、±Π／２を上回る遅れの場合には、更なる回路が必現要となろう。一般に、第１位相検波器１０４は、出力クロック信号の位相進みを検出し、第２位相検波器１０６は、返信クロック信号の位相遅れを検出する。本発明の第１実施例によれば、返信クロック信号は、反射されたクロック信号から構成されている。このクロック分配回路１００は、これら位相進み及び位相遅れの平均値に基づいて信号を出力する。
【００１１】
尚、この図１に示されている例においては、単一の宛先装置に送信される単一のクロック信号が示されているが、当業者であれば、本発明の実施例によるクロック送信システムの大部分の実装が、複数の送信線路と関係することを認識するであろう。この場合には、それぞれの送信線路は、同一の基準クロックの供給を受けるクロック分配回路１００の事例を有することになろう。そして、それぞれの事例は、好ましくは、同一の長さ及び電気的特性のトレースによって基準クロック１０２に接続されることになろう。分散型クロックネットワークと略同じ構成において、１つのクロック分配回路１００の出力からその他のクロック分配回路の複数の事例に供給することができる。
【００１２】
加算回路１０８は、位相検波器１０４及び位相検波器１０６の出力を平均する。この加算回路は、例えば、２つの等価な値の抵抗器から構成することができよう（これらは、通常、位相検波器１０４及び１０６からの共通低域通過フィルタの一部を構成することになる）。或いは、この代わりに、デジタルロジック回路を使用することも可能であり、この場合には、ロジックを追加することにより、遅延が１８０度を上回る状況をも補償可能であることから、実際には、こちらのほうが好ましい場合もある。この加算回路１０８の出力を使用して電圧制御発振器（Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）１１０を駆動する。そして、この結果生成された信号（本明細書においては、これを出力クロック信号と呼ぶ）が、バッファ１１２及び整合抵抗器１１４を介して送信線路１１６に供給される。バッファ１１２は、後続段における負荷インピーダンスの変動の影響からＶＣＯ１１０を隔離するべく機能する。整合抵抗器１１４は、反射信号を遮断するべく、送信線路１１６の特性インピーダンスと整合するためのものである。この整合抵抗器１１４は、バッファ１１２と送信線路１１６のインピーダンスの差に基づいて選択可能である。
【００１３】
基本的に、第１位相検波器１０４の第２入力は、バッファ１１２の後及び抵抗器１１４の前において検出される出力クロック信号である。この出力クロック信号の検出は、例えば、ＶＣＯ１１０の直後などの別の場所においても実行可能であろうが、可能な限り、送信線路１１６の開始点に近いところで信号を検出することが好ましい。
【００１４】
第２位相検波器１０６の第２入力は、宛先装置１５０からのクロック信号の反射の表現（例：反射クロック信号）である。増幅器１２６は、例えば、減算することにより、バッファ１１２から出力された信号と、整合抵抗器１１４の後において検出された（出力クロック信号と反射クロック信号を含む）信号とを比較する。この増幅器１２６の出力は、宛先装置から反射された信号の表現である。
【００１５】
基本的に、増幅器１２６は、整合抵抗器における電流の極性と大きさを計測する。抵抗器１２０及び１２２は、バッファ１１２から出力される信号の振幅を減少させ、抵抗器１１４と送信線路のインピーダンスに起因する減衰量を整合させる。従って、抵抗器１２０及び１２２の値は、整合抵抗器１１４と送信線路１１６に基づいて設定可能である。増幅器１２６並びに抵抗器１２０、１２２、及び１１４は、通常、ハイブリッド回路と呼ばれるものを形成している。ハイブリッド回路は、双方向送信線路上において搬送されている信号からローカルに生成された信号成分を減算し、送信線路の他端に由来する信号部分を効果的に抽出する。従って、増幅器１２６から出力される信号は、送信線路１１６の長さだけの伝播と、終端されていない宛先装置１５０からの反射によって遅延したクロック信号である（本明細書においては、一般的にこれを遅延クロック信号と呼ぶ）。
【００１６】
図３は、本発明の好適な実施例によるクロック分配回路の動作の説明に有用なタイミング図である。基準信号３０２は、クロック１０２から出力されたクロック信号である。信号３０４は、バッファ１１２と整合抵抗器１１４間において観測される信号の表現である（例：出力クロック信号）。この信号は、第１位相検波器１０４への帰還としても供給されている。信号３０６は、位相検波器１０４の出力を表している（例：出力クロック信号の進み）。信号３０８は、整合抵抗器１１４の後における信号の表現である。従って、信号３０８は、（バッファ１１２からの）整合抵抗器１１４の出力と送信線路１１６から戻ってくる反射信号の合計となっている。信号３１０は、第２位相検波器１０６に帰還として供給されている増幅器１２６からの出力信号の表現である。信号３１２は、位相検波器１０６の出力を表している（例：反射返信遅れ）。信号３１４は、ＶＣＯ１１０に対するろ波されていない入力信号を表している。信号３１６は、ろ波されたＶＣＯ入力を表している（例：加算／平均回路１０８の出力）。信号３２０は、宛先装置１５０において観測される信号の表現である。
【００１７】
図３において、信号３０４〜３１４は、開始時点、或いは送信線路１１６の長さ又は電気的特性の変化によって発生するシフトの際に現れる一時的なシフトを示す破線で示された代替トレースを有している。このような変化に対しては、信号３１６によって表されているＶＣＯ１１０への供給電圧が一時的に上昇又は下降し、その出力の位相（並びに、従って、周波数）を調節することになろう。
【００１８】
基準信号３０２は、様々な宛先装置（図示されているのは、これらの中の１つの装置１５０のみである）に伝播することになるクロック信号である。宛先装置１５０が受信する信号が、時間的に基準信号３０２と一致するように、通常、出力クロック信号３０４をある程度進ませなければならない。このような進みの表現は、信号３０６内において観察することができる。この進みの量は、送信線路１１６の長さと、介在する部品の影響に基づいて装置ごとに異なるものになろう。本発明の好適な実施例によれば、導入する進みの量は、遅延の割合に基づいたものになっている（例：リターン信号３１０内において検知される遅延）。このリターン信号内において検出される遅延の表現は、信号３１２内において観察することができる。
【００１９】
利得の等しい位相検波器（例：１０４及び１０６）の場合には、それぞれの位相検波器からの合計における割合は５０％となろう。目標とするところは、送信される位相進みが、受信される位相遅れと等しい場合に、ＤＣ帰還のヌル（零）点が発生するようにすることである。それぞれの位相検波器１０４及び１０６からの入力部分は、宛先装置への／からの伝播時間と相似性を有している。送信線路１１６の長さを伝播する時間がいずれの方向においても同一であるとすれば、両方の位相検波器１０４及び１０６からの入力部分は、大きさが等しく、ＤＣ基準に対して極性が反対となる。従って、帰還の零点では、合計の往復伝播の中間点であって、基準からゼロ位相だけオフセットされた位置である送信線路１１１６の遠端における位相を表している。いずれかの位相検波器１０４又は１０６からの帰還の割合を変化させて、２つの帰還経路内に存在する不均衡を補償することができる。この割合は、２つの帰還経路に存在する不均衡に応じて異なるものになる。
【００２０】
信号３０８は、送信線路１１６の開始点において検出される送信信号と反射信号の表現である。信号が宛先装置１５０に近いサンプルになればなるほど、反射信号の影響は漸進的にゼロに減少することになろう。増幅器１２６は、ハイブリッド回路の一部として機能して送信信号をろ波によって除去し、信号３１０によって表されている反射信号が残ることになる。前述のように、これは、バッファ１１２の出力と、整合バッファ１１４の後の信号の割合を比較することによって実現される。この比較に使用するバッファ１１２の信号出力の割合は、例えば、５０％であってよいが、バッファ１１２と整合抵抗器１１４が表す送信線路のインピーダンス部分に応じて異なるものになろう。信号源における第２の信号反射を防止するために、バッファ１２２及び整合抵抗器１１４の出力インピーダンスの合計を送信線路１１６のインピーダンスと整合させる必要がある。
【００２１】
信号３０６及び３１２の平均値を表す信号３１６をＶＣＯ１１０に供給することにより、送信線路１１６を伝播した際の宛先装置１５０における基準信号の正確な表現を提示する出力クロック信号３０４の基礎が提供される。
【００２２】
図２は、本発明の好適な第２の実施例によるクロック分配回路２００のブロックダイアグラムである。尚、当業者あれば、この図２に示されているクロック分配回路２００及び後述するその動作は、この種のシステムを一般的に表すことを意図するものであって、個々のシステムは、特に、この種のシステムの構造及び動作の詳細において、この図２に示されているものから大きく異なる可能性があり、且つ、それらは依然として本発明及び添付の請求項の範囲に包含されることを理解するであろう。従って、このクロック分配回路２００は、本明細書又は添付の請求項に記述されている本発明の例示及び模範的なものとして見なすべきであって、限定を意図するものとして見なすべきではない。又、図２に示されているブロックダイアグラムは、本発明をわかりにくくすることを回避するべく、単純化されていることについても留意されたい。更には、図２には、省略されたり、或いはその他の機能部品と便宜的に組み合わされた機能部品が存在している。
【００２３】
図２は、並列終端に関連する本発明の実施例を示している。基準クロック２０２が、第１位相検波器２０４の第１入力と第２位相検波器２０６の第１入力に供給されている。通常、第１位相検波器２０４は、出力クロック信号の位相進みを検出し、第２位相検波器２０６は、返信クロック信号の位相遅れを検出する。このクロック分配回路２００は、これら位相進み及び位相遅れの平均値に基づいて信号を出力する。
【００２４】
尚、この図２に示されている例においては、単一の宛先装置に送信される単一のクロック信号が示されていが、当業者であれば、このクロック送信システムの大部分の実装が、複数の送信及び信号返信線路２１６及び２１８を有するクロック送信回路２００の複数の事例と関係することになるであろうことを認識するであろう。それぞれの送信及び信号返信線路は、同一の基準クロックからすべて供給を受けるクロック分配回路２００の事例を有することになろう。そして、それぞれの事例は、好ましくは、同一の長さ及び電気的特性のトレースによって基準クロック２０２に接続されることになろう。分散型クロックネットワークと略同じ構成において、１つのクロック分配回路２００の出力からその他のクロック分配回路の複数の事例に供給することが可能である。
【００２５】
この本発明の第２実施例によれば、クロック分配回路２００は、返信クロック信号を信号源において提供するべく、送信線路２１６と整合された信号返信線路２１８を使用している。好適な第１の実施例と同様に、往復伝播による送信遅延時間をクロックバッファ（例：バッファ２１２）の出力と比較し、リターン信号遅延の中間点を判定する。この場合には、返信クロック信号が出力クロック信号と隔離されていることから、信号返信線路２１８を送信線路２１６に幾何学的に整合させなければならないという代償を払うことにより、追加回路が除去されている。
【００２６】
加算回路２０８は、位相検波器２０４及び位相検波器２０６の出力を平均する。この加算回路２０８の出力を使用して電圧制御発振器（ＶＣＯ）２１０を駆動する。そして、この結果生成されたクロック信号が、バッファ２１２を介して送信線路２１６に供給される。このバッファ２１２は、後続段の負荷インピーダンスの変動の影響からＶＣＯ２１０を隔離するべく機能する。第１位相検波器２０４の第２入力は、送信線路２１６の開始点で、バッファ２１２の後において取得されている。そして、第２位相検波器２０６の第２入力は、信号返信線路２１８に接続されている。接地２２４に短絡されている抵抗器２１４は、信号返信線路２１８を終端しており、従って、これは、反射信号を除去又は削減するべく信号返信線路２１８の特性インピーダンスと整合するように選択する必要がある。
【００２７】
図３に示されている代表的な信号を使用し、このクロック分配回路２００の機能を示すことも可能である。基準信号３０２は、クロック２０２から出力されるクロック信号である。信号３０４は、第１位相検波器２０４への帰還として供給される信号の表現である。信号３１０は、第２位相検波器２０６への帰還として供給される信号の表現である。信号３２０は、宛先装置２５０が受信する信号の表現である。そして、この場合には、戻ってきた信号を別個の信号返信線路２１８から取得しているため、信号３０８は適用されない。第１実施例と同様に、信号３０６及び３１２の平均値を取得することにより、送信線路２１６を伝播した際の宛先装置２５０における基準信号の正確な表現を提示する出力信号の基礎が提供されている。
【００２８】
以上、本発明の２つの実施例について図示及び説明したが、当業者であれば、本発明の原理と精神を逸脱することなく、これらの実施例に変更を加えることが可能であることを理解するであろう。従って、本発明の範囲は、請求項及びその等価物に定義されているとおりである。なお、本発明の実施者の参考に供するため、本発明の実施態様の一部を下記に記す。
【００２９】
（実施態様１）：送信線路上に出力クロック信号を生成する段階と、返信クロック信号を検出する段階と、基準クロック信号と前記出力クロック信号間における第１位相差を検出する段階と、基準クロック信号と前記返信クロック信号間における第２位相差を検出する段階と、前記第１及び第２位相差の平均値に基づいて、前記出力クロック信号の位相を制御する段階と、を有するクロック分配方法。
【００３０】
（実施態様２）：前記送信線路上における前記出力クロック信号の反射を検知することにより、前記返信クロック信号を取得する段階を更に有する実施態様１記載の方法。
【００３１】
（実施態様３）：前記送信線路に整合された返信線路から前記返信クロック信号を取得する段階を更に有する実施態様１記載のクロック分配方法。
【００３２】
（実施態様４）：前記反射信号は、前記出力クロック信号を前記送信線路からの複合信号と比較することによって検知され、前記複合信号は、前記出力クロック信号と前記宛先からの前記出力クロック信号の反射を含んでいることを特徴とする実施態様２記載のクロック分配方法。
【００３３】
（実施態様５）：前記出力クロック信号の位相を制御する段階は、前記第１及び第２位相差の平均値を使用して電圧制御発振器を駆動する段階を有することを特徴とする実施態様１記載のクロック分配方法。
【００３４】
（実施態様６）：前記電圧制御発振器の出力を緩衝する段階を更に有する実施態様５記載のクロック分配方法。
【００３５】
（実施態様７）：前記電圧制御発振器の出力を緩衝する段階と、前記送信線路のインピーダンスと整合する整合インピーダンスを提供する段階と、を更に有する実施態様５記載のクロック分配方法。
【００３６】
（実施態様８）：出力クロック信号の位相進みを出力する第１位相検波器と、返信クロック信号の位相遅れを出力する第２位相検波器と、前記第１位相検波器及び前記第２位相検波器の出力の平均値に基づいて、送信線路上に前記出力クロック信号を伝播させる回路と、を有するクロック分配回路。
【００３７】
（実施態様９：前記送信線路上の反射クロック信号として、前記返信クロック信号を検出する回路を更に有する実施態様８記載のクロック分配回路。
【００３８】
（実施態様１０）：前記送信線路とは別個の信号返信線路を更に有し、前記返信クロック信号は、前記信号返信線路から検知される実施態様８記載のクロック分配回路。
【００３９】
（実施態様１１）：前記信号返信線路は、前記送信線路と整合されていることを特徴とする実施態様１０記載のクロック分配回路。
【００４０】
（実施態様１２）：（ア）クロック信号を出力する基準クロックと、（イ）第１出力クロック信号の位相進みを出力する第１位相検波器と、第１返信クロック信号の位相遅れを出力する第２位相検波器と、前記第１位相検波器及び前記第２位相検波器の出力の平均値に基づいて、第１送信線路上に前記第１出力クロック信号を伝播させる第１回路とを有する第１クロック分配回路と、（ウ）第２出力クロック信号の位相進みを出力する第３位相検波器と、第２返信クロック信号の位相遅れを出力する第４位相検波器と、前記第３位相検波器及び前記第４位相検波器の出力の平均値に基づいて、第２送信線路上に前記第２出力クロック信号を伝播させる第２回路とを有する第２クロック分配回路と、を有し、（エ）前記第１送信線路は、前記第２送信線路とは長さが異なり、前記第１及び第２出力クロック信号は、前記第１及び第２送信線路の端部において一致することを特徴とするクロック分配システム。
【００４１】
（実施態様１３）：基準クロック信号を分配する方法であって、送信線路上において送信される出力クロック信号を検知する段階と、前記送信線路の開始点において、反射クロック信号を検知する段階と、前記出力クロック信号と前記基準クロック信号間における第１位相差と前記反射クロック信号と前記基準クロック信号間における第２位相差の平均値に基づいて前記出力クロック信号を調節する段階とを有する。
【００４２】
（実施態様１４）：基準クロック信号を分配する方法であって、送信線路上において送信される出力クロック信号を検知する段階と、前記送信線路に整合された信号返信線路の端部において、返信クロック信号を検知する段階と、前記出力クロック信号と前記基準クロック信号間における第１位相差と前記返信クロック信号と前記基準クロック信号間における第２位相差の平均値に基づいて前記出力クロック信号を調節する段階とを有する。
【図面の簡単な説明】
【００４３】
【図１】本発明の好適な第１実施例によるクロック分配回路のブロック図である。
【図２】本発明の好適な第２実施例によるクロック分配回路のブロック図である。
【図３】本発明の好適な実施例によるクロック分配システムの動作の説明に有用なタイミング図である。
【符号の説明】
【００４４】
１００、２００  クロック分配回路
１０２、２０２  基準クロック
１０４、２０４  第１位相検波器
１０６、２０６  第２位相検波器
１１６、２１６  送信線路
２１８  返信線路
【図１】
2005135419.tif 000003
【図２】
2005135419.tif 000004
【図３】
2005135419.tif 000005