(57)【要約】【課題】  外乱ノイズの影響を低下させることで、Ｓ／Ｎ比を向上させて、列配線と行配線とが交差する交差部（センサ素子）の微少な容量値Ｃs及びこの容量値Ｃsの容量変化値ΔＣsを十分な感度で検出することができる容量検出回路および検出方法並びに指紋センサを提供する。【解決手段】  本発明の容量検出回路は、複数の行配線に対して列配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であり、列配線を駆動する列配線駆動手段と、時系列に直交性を有する符号を発生する符号発生手段と、行配線における複数の行配線を、符号により選択して、駆動された列配線に対応する交差部の測定電圧を合成して合成測定電圧として出力する選択合成手段と、時系列に出力された合成測定電圧と、符号との積和演算により各交差部の容量に対応する測定電圧を分離する分離演算手段とを有する。【選択図】    図１
2005157643.tif 000002
【特許請求の範囲】
【請求項１】
複数の行配線に対して列配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であり、
前記列配線を駆動する列配線駆動手段と、
時系列に直交性を有する符号を発生する符号発生手段と、
前記行配線における複数の行配線を、前記符号により選択して、駆動された列配線に対応する交差部の測定電圧を合成して合成測定電圧として出力する選択合成手段と、
時系列に出力された合成測定電圧と、前記符号との積和演算により各交差部の容量に対応する測定電圧を分離する分離演算手段と
を有することを特徴とする容量検出回路。
【請求項２】
前記選択合成手段が、
前記符号に基づいて、前記複数の行配線を、第１の配線群と第２の配線群とに分割し、第１及び第２の配線群毎に測定電圧を合成して、各々第１の合成測定電圧と第２の合成測定電圧として出力する行配線選択手段と、
この第１の合成測定電圧と第２の合成測定電圧との差動増幅により、第１の配線群と第２の配線群との各々に接続された容量に対応する合成測定電圧の差電圧を測定電圧として出力する差動増幅手段と
を有することを特徴とする請求項１記載の容量検出回路。
【請求項３】
前記符号発生手段が、自己相関性を有するＰＮ符号を発生し、このＰＮ符号のビット配列を順次シフトさせ、時系列に位相の異なるＰＮ符号として、前記符号を出力することを特徴とする請求項１または請求項２記載の容量検出回路。
【請求項４】
前記符号発生手段が、時系列に、異なるビット配列のウォルシュ直交符号を生成して、前記符号として出力することを特徴とする請求項１または請求項２記載の容量検出回路。
【請求項５】
前記複数の行配線に対し、前記列配線が複数形成され、マトリクス状に交差部を有するエリア型のセンサとして構成されていることを特徴とする請求項１から請求項４のいずれかに記載の容量検出回路。
【請求項６】
前記複数の行配線が所定の数の行配線からなる複数の行配線グループに分割されており、
前記選択合成手段が、前記複数の行配線グループから検出対象となる行配線グループを、所定期間毎に時系列に切り替えて選択し、選択された行配線グループにおいて、前記符号に基づき前記第１の配線群と前記第２の配線群とに振り分けて駆動し、選択されない行配線グループの列配線の駆動を行わないことを特徴とする請求項１から請求項５のいずれかに記載の容量検出回路。
【請求項７】
前記行配線グループが、符号のビット数より少ない数の行配線で構成されており、
前記復号演算手段が、前記行配線グループの各行配線を、符号のビット列における所定の位置のビットに対応させ、かつ、この符号において余るビットを架空の行配線に対応させて積和演算を行い、前記交差部の容量に対応する電圧値の復号処理を行うことを特徴とする請求項６のいずれかに記載の容量検出回路。
【請求項８】
請求項１から請求項７のいずれかに記載の容量検出回路を有することを特徴とする指紋センサ。
【請求項９】
複数の行配線に対して列配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出方法であり、
前記列配線を駆動する列配線駆動過程と、
時系列に直交性を有する符号を発生する符号発生過程と、
前記行配線における複数の行配線を、前記符号により選択して、駆動された列配線に対応する交差部の測定電圧を合成して合成測定電圧として出力する選択合成過程と、
時系列に出力された合成測定電圧と、前記符号との積和演算により各交差部の容量に対応する測定電圧を分離する分離演算過程と
を有することを特徴とする容量検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微小容量を検出する容量検出回路および検出方法並びにそれを用いた指紋センサに関する。
【背景技術】
【０００２】
従来、バイオメトリクス（生体認証技術）の中で最も有望とされる指紋センサとして、所定の間隔で列配線と行配線を２枚のフィルムの表面にそれぞれ形成し、このフィルムを絶縁膜等を介して所定の間隔をおいて対向して配置した感圧式容量センサが開発されている。この感圧式容量センサでは、指を置いたときに指紋の凹凸に対応してフィルム形状が変形し、列配線と行配線の間隔が場所によって変化して、指紋の形状が列配線および行配線の交差部の容量として検出される。この感圧式容量センサにおいて、数百ｆＦ（フェムトファラッド）に満たない容量を検出するのに応用できる従来技術としては、容量をスイッチドキャパシタ回路により、電気信号に変換する検出回路が挙げられる。これは、第１のセンサ駆動信号で駆動され、検出対象の容量を検出するセンサ容量素子と、第２のセンサ駆動信号で駆動され検出回路基準容量となる参照容量素子とが共通のスイッチドキャパシタ回路に接続され、交互に動作する第１および第２のサンプルホールド部がそれぞれの出力信号をサンプリングした後に、サンプリング結果の差を求めることにより、検出信号を得るものである。
【０００３】
この検出回路は、共通のスイッチドキャパシタ回路において、検出対象となる容量値Ｃsに比例し帰還容量Ｃfに反比例した信号を、安定して検出することができ、且つ、スイッチドキャパシタ回路のリセットスイッチ（帰還制御スイッチ）のゲート電極と他電極間の寄生容量に蓄積された電荷Ｑdが他の電極に漏れ出る影響（フィードスルー）が相殺される。また、スイッチドキャパシタ回路の基準電位のオフセット成分や入力信号などに含まれる低周波のノイズに対しては、２つのサンプリング結果の差を求めることによりある程度除去できる効果も期待される（例えば、特許文献１）。
【特許文献１】特開平８−１４５７１７号公報（段落００１８−００５２、図１〜図４）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、指紋センサ等の容量検出回路は、容量変化が微小であるために、高感度であることが要求されるが、人体から伝達されるノイズ（高周波ノイズを含む）や回路系のノイズに対しての耐性を有している必要がある。
また、容量変化を検出するため、列配線間や行配線間などにおいて、隣接する線などからのクロストークノイズの影響が無いことなどの要求がある。
【０００５】
上述した要求に対応して、列配線の立ち上がりの時点に、交差部の容量に充電される電荷に対応する充電電圧を検出し、次に、列配線の立ち下がりの時点に、交差部の容量から放電される電荷に対応する放電電圧を検出し、この充電電圧及び放電電圧を用いて、容量変化を検出する容量検出回路も考えられる。
すなわち、この容量検出回路は、充電電圧から放電電圧を、差し引いた差電圧を求めて、この差電圧を容量変化に対応した電圧とすることで、同一極性で生じる、増幅回路のフィードスルーの影響による電圧オフセットやその他の回路で生じるオフセット成分を除去し、サンプリング周波数に比較して十分に低い周波数のノイズを除去することが可能である。
【０００６】
上述した容量検出回路を含めて通常の検出回路は、容量センサの各センサ素子の容量変化を検出するとき、単一の列配線のみを駆動して、検出ラインとなる複数の行配線との交差部（センサ素子）の容量値Ｃsの変化を検出する構成となっている。
しかしながら、すでに述べたように、センサ素子一つ（１つの交差部）当たりの容量変化は、数百ｆＦ程度のごく僅かな値である。
【０００７】
このため、従来の容量検出回路は、増幅回路を含んだ回路におけるオフセット成分を除去したとしても、もともと容量センサに重畳されるノイズの影響を受けることとなる。
すなわち、上記容量検出回路は、電源ノイズや人体を介して容量センサに伝達される伝導ノイズが、列配線及び行配線の信号に重畳されることにより、このような外乱ノイズの影響により正確な容量変化の検出が行えなくなる欠点を有している。
【０００８】
特に、最近の蛍光灯の主流であるインバータ蛍光灯は、半導体によって、高周波を発生させて蛍光ランプを点灯させるため、数十ＫＨｚレベルの基本周波数のノイズ源となっている。
しかしながら、上記容量検出回路においては、充電電圧及び放電電圧の差分を求めるときの、容量変化のサンプリング周波数と、上記ノイズ源の基本周波数とが近い周期となる。
【０００９】
このため、この容量検出回路においては、充電電圧及び放電電圧の差分を求めたとしても、周波数差に起因するうなり成分、すなわち、周波数がわずかに異なる２つの波を重ね合わせた場合に、その周波数の差に等しい「うなり（ビート周波数）」が残り、外乱のノイズ成分を完全に除去することができない。
したがって、利用者が指紋センサなどを用いようとするとき、この利用者の人体の近傍に容量検出回路のサンプリング周波数に近い周波数のノイズ源を有する機器、例えば、上述したインバータ蛍光灯の近傍で用いられる場合や、液晶表示素子のバックライトに用いられるインバータ回路を有する機器などにセンサを接続して利用する場合に、上記うなりに起因する外乱ノイズを完全に除去することができず、容量変化を検出する信号のＳ／Ｎ比が低下して、正確に利用者の指紋を読みとることができない。
【００１０】
本発明は、上記事情を考慮してなされたもので、その目的は、外乱ノイズの影響を低下させることで、Ｓ／Ｎ比を向上させて、列配線と行配線とが交差する交差部（センサ素子）の微少な容量値Ｃs及びこの容量値Ｃsの容量変化値ΔＣsを十分な感度で検出することができる容量検出回路および検出方法並びに指紋センサを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の容量検出回路は、複数の行配線に対して列配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であり、前記列配線を駆動する列配線駆動手段と、時系列に直交性を有する符号を発生する符号発生手段と、前記行配線における複数の行配線を、前記符号により選択して、駆動された列配線に対応する交差部の測定電圧を合成して合成測定電圧として出力する選択合成手段と、時系列に出力された合成測定電圧と、前記符号との積和演算により各交差部の容量に対応する測定電圧を分離する分離演算手段とを有している。
【００１２】
この構成により、本発明の容量検出回路は、直交性のある符号（後述するＰＮ符号または直交符号）により、駆動された列配線に対して交差している複数の行配線からの信号を合成して検出し、すなわち、列配線単位に複数のセンサ素子を同時に検出して、検出対象の容量値Ｃs及び容量変化値ΔＣsを多重化し、容量値Ｎ・Ｃs及び容量変化値Ｎ・ΔＣsとして増加させて（Ｎは同時に検出される行配線の数、すなわち多重化される交差部の数）、容量／電圧変換を行って検出信号とすることで、実質的に大きな容量値及び容量変化の測定を行うことになり、相対的にうなり等の外乱ノイズを低下させて、Ｓ／Ｎ比を向上させ、自己相関性に優れる直交符号を用いることにより、行配線間のクロストークの影響を排除することが可能となる。
また、本発明の容量検出回路は、復号演算部が時系列に検出される多重化された検出信号を、多重化に用いた符号と同一の符号により、積和演算（所定の演算）を用いて、多重化された検出値を、行配線に対応するセンサ素子各々の容量値Ｃs及び容量変化値ΔＣsとして復号するため、１本の行配線を検出した場合と同様の分解能で検出結果を得ることができる。
【００１３】
また、本発明の容量検出回路は、前記選択合成手段が、前記符号に基づいて、前記複数の行配線を、第１の配線群と第２の配線群とに分割し、第１及び第２の配線群毎に測定電圧を合成して、各々第１の合成測定電圧と第２の合成測定電圧とする行配線選択手段と、この第１の合成測定電圧と第２の合成測定電圧との差動増幅により、第１の配線群と第２の配線群との各々に接続された容量に対応する合成測定電圧の差電圧を測定電圧として出力する差動増幅手段とを有している。
この構成により、本発明の容量検出回路は、第１の合成測定電圧と第２の合成測定電圧との差動増幅を行うことにより、外来ノイズの同相成分をキャンセルすることができ、上記測定電圧における外来ノイズの影響を低減させることができ、かつ差分を増幅することにより、容量の変化分を得ることができ、測定電圧のダイナミックレンジを広げることが可能となる。
【００１４】
本発明の容量検出回路は、前記符号発生手段が、自己相関性を有するＰＮ符号を発生し、このＰＮ符号のビット配列を順次シフトさせ、時系列に位相の異なるＰＮ符号として、前記符号を出力している。
この構成により、本発明の容量検出回路は、各行配線の多重化を行う符号に、自己相関性の高いＭ系列のＰＮ符号（疑似ランダム符号）を用いているため、多重化による複数信号の加算により、ランダムな外来ノイズを互いに相殺することでキャンセルし、復号時においては、多重化された測定データと多重化に用いた符号とによる積和演算のみで、各交差の容量に対応する電圧値を復号することができ、簡易な回路構成により容量検出値ΔＣsに対応した電圧を得ることが可能である。
【００１５】
本発明の容量検出回路は、前記符号発生手段が、時系列に、異なるビット配列のウォルシュ直交符号を生成して、前記符号として出力している。
この構成により、本発明の容量検出回路は、各行配線の多重化を行う符号に、直交性に優れる直交符号（ウォルシュ符号）を用いており、隣接する行配線が駆動されることが少ないため、隣接する行配線の影響を低減することができ、復号時において、クロストークの少ない状態で、検出値ΔＣsに対応した電圧を得ることが可能である。
【００１６】
本発明の容量検出回路は、前記複数の列配線に対して、１本の前記行配線が対応して形成されたライン型の容量センサの前記交差部の容量を検出する構成の場合にも、適用することができ、表面の凹凸の有無または粗さを検出するセンサなどに用いることで、上述した効果により高い精度で、表面の状態を検出することができる。
【００１７】
本発明の容量検出回路は、前記複数の行配線が所定の数の行配線からなる複数の行配線グループに分割されており、前記選択合成手段が、前記複数の行配線グループから検出対象となる行配線グループを、所定期間毎に時系列に切り替えて選択し、選択された行配線グループにおいて、前記符号に基づき前記第１の配線群と前記第２の配線群とに振り分けて駆動し、選択されない行配線グループの列配線の駆動を行わない。
このため、本願発明の容量検出回路は、積和演算の対象となる行配線の本数を、任意に設定して、演算処理の負荷を調整することができるため、使用するシステムの演算能力に対応させた処理を行うことが可能となる。
また、本願発明の容量検出回路は、活性化する列配線数を任意に設定することが可能であり、活性化可能な行配線数の行配線グループを構成することができ、装置の使用可能な消費電力に合わせて動作を行わせることが可能となる。
【００１８】
本発明の容量検出回路は、前記行配線グループが、符号のビット数より少ない数の行配線で構成されており、前記復号演算手段が、前記行配線グループの各行配線を、符号のビット列における所定の位置のビットに対応させ、かつ、この符号において余るビットを架空の行配線に対応させて積和演算を行い、前記交差部の容量に対応する電圧値の復号処理を行う
この構成により、本発明の容量検出回路は、架空の配線の検出値、すなわち基準値を用いて測定データの補正が行えるため、行配線グループ毎の測定において、相補的な駆動で消失したＤＣ成分の情報を補完して、行配線グループ毎の測定データのばらつきを調整して、マトリクス全体の交差部における一様性を確保することができる。
【００１９】
本発明の指紋センサは、上記容量検出回路を用いて、外来ノイズを除去しつつ、交差部（センサ素子）の容量変化を検出することが可能なため、高い精度で指紋を採取することができる。
【００２０】
本発明の容量検出方法は、複数の行配線に対して列配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出方法であり、前記列配線を駆動する列配線駆動過程と、時系列に直交性を有する符号を発生する符号発生過程と、前記行配線における複数の行配線を、前記符号により選択して、駆動された列配線に対応する交差部の測定電圧を合成して合成測定電圧として出力する選択合成過程と、時系列に出力された合成測定電圧と、前記符号との積和演算により各交差部の容量に対応する測定電圧を分離する分離演算過程とを有している。
【００２１】
本発明の容量検出方法は、前記列配線駆動手段が、前記列配線へ第１の電圧に立ち上がる信号を出力し、前記行電圧出力手段により前記列配線が前記第１の電圧によって駆動されたとき、複数の前記交差部の容量を充電する電流に対応する第３の電圧を出力し、前記列配線が前記第２の電圧によって駆動されたとき、複数の前記交差部の容量を放電する電流に対応する第４の電圧を出力して、容量変化値を求めている。
この構成により、本発明の容量検出方法は、前記交差部の容量への充放電電流に対して常に一定方向に重畳するフィードスルーによる放電電流の影響を、前記充電時の出力電圧と前記放電時の出力電圧の差を取る構成としたため、チャージアンプ回路６における増幅回路のフィードスルーによる放電電流の影響を相殺することができ、高い精度により交差部の容量変化値を検出することができる。
【発明の効果】
【００２２】
以上説明したように、本発明の容量検出回路によれば、ＰＮ符号または直交符号により多重化して、一度に複数の行配線から出力される信号を合成して検出することにより、複数の交差部の容量変化が加算された容量値を検出することとなり、行配線等に重畳される外乱ノイズの影響を相対的に低下させ、検出感度を向上させるとともに、多重化に用いたＰＮ符号を用いて復号し、各交差部ごとにおける対応する電圧値として容量変化値を求めるため、各交差部の容量変化値を、実質的に単一の行配線から出力される信号を検出した場合と変わらない分解能で検出することができるという効果が得られる。
【発明を実施するための最良の形態】
【００２３】
本発明の容量検出回路は、複数の列配線に対して行配線が交差され構成される容量センサに用いられ、列配線と行配線との交差部（センサ素子）の容量変化を検出する容量検出回路であって、列配線駆動手段が列配線を時系列に順に駆動させ、符号発生手段が直交性を有する符号を生成し、選択合成手段が上記行配線において、該符号により複数の行配線を選択し、駆動された列配線に対する交差部の測定電圧を合成して合成測定電圧として出力し、分離演算手段が、時系列に出力される合成測定電圧と、前記符号との積和演算により各交差部の容量に対応する測定電圧を分離するものである。
【００２４】
なお、第１，第２及び第３の実施形態のそれぞれにおいて、図１における復号演算回路１０の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより多重化された測定データｄiのデータ列から、各センサ素子の容量に対応した電圧データｄsjの復号のための演算処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境（あるいは表示環境）を備えたＷＷＷシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。
【００２５】
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【実施例１】
【００２６】
本発明の第１の実施形態による容量検出回路を図１を参照して説明する。図１は、第１の実施形態による容量検出回路の一構成例を示すブロック図である。
符号発生部１は、センサ部４の行配線群３（例えば、１５本の行配線から構成されている）の各行配線を選択する制御信号の生成に用いるＰＮ符号を生成する。このＰＮ符号は、自己相関性の高いＭ系列のＰＮ符号が用いられる。
また、符号発生部１は、上記ＰＮ符号に基づいて、行配線群３を２つの配線群に分割するため、行配線群３の各行配線の切り替えを行う行配線スイッチ回路８へ、このＰＮ符号のビット配列に対応した制御信号を出力する。
行配線スイッチ回路８は、上記制御信号により、行配線群３の各行配線を、ＰＮ符号のビット配列におけるビットのデータが「１」のとき正値行配線群とし、ビットのデータが「０」のとき負値行配線群として選択、すなわちセンサ部４に対して、上記選択された複数の行配線各々における容量に流れる電流値を合成（多重化）している。
【００２７】
センサ部４は、列配線群２の複数の列配線と、行配線群３の複数の行配線とがマトリクス状に交差し、各々の交差部がセンサ素子（図４のセンサ素子５５）を形成している。
図２（ａ）は、センサ部４の平面図、図２（ｂ）は断面図である。図２（ａ）に示すように、例えば、５０μｍピッチで配列された列配線群２の各列配線と、行配線群３の各行配線とが、交差している。図２（ｂ）に示すように、基板５０の上に複数の行配線よりなる行配線群３が配置され、その表面上に絶縁膜５１が積層され、絶縁膜５１の表面上に空隙５２だけ間隔がおかれてフィルム５４が配置され、フィルム５４の下面に複数の列配線からなる列配線群２が取付けられている。この行配線群３の行配線と列配線群２の列配線との交差部において、空隙５２と絶縁膜５１を介在して所定の容量を有する容量素子としてセンサ素子５５が形成される。
【００２８】
上述したセンサ部４の上に指５６を当てると、図３に示すように、指５６の凹凸によって、フィルム５４と列配線群２の列配線が変形し、空隙５２が変化し、それにより、列配線群２と行配線群３との交差部に形成されるセンサ素子５５の容量が変化する。
また、図４は、センサ部４の列配線および行配線間の容量素子（センサ素子）のマトリクスを示す概念図である。センサ部４は、マトリクス状のセンサ素子５５，５５・・・から構成され、列配線駆動部５と容量検出回路１００とが接続される。列配線駆動部５は、列配線群２における列配線を、所定のパルス幅の駆動パルスにより、１本ずつ時系列に順次駆動する。容量検出回路１００は、符号発生部１，差動検出回路６，サンプルホールド回路７，行配線スイッチ回路８，Ａ／Ｄ変換器９，復号演算回路１０及びタイミング制御回路１１を有している。
【００２９】
次に、図１に戻り、容量検出回路１００の説明を行う。行配線スイッチ回路８は、上記制御信号におけるパルス列により、行配線群３における複数の行配線を選択する。すなわち、行配線スイッチ回路８は、ＰＮ符号のビット列に対応したパルス列の制御信号により、ビット列におけるデータ「１」及びデータ「０」に対応する行配線を各々選択して、行配線群３を正値行配線群（データ「１」に対応）と負値行配線群（データ「０」に対応）との２つの行配線群に分割し、正値／負値行配線群各々における行配線と、列配線とで形成される（各行配線に対応する）各交差部（センサ素子）の容量を多重化する。
【００３０】
行配線スイッチ回路８は、図５に示すように行配線毎に対応して、スイッチが接続されており、制御信号のパルス列のデータ、すなわちＰＮ符号のビット列における各ビットのデータにより、各行配線を（＋）端子または（−）端子のいずれかに接続するかの切り替えを行う。ここで、行配線スイッチ回路８は、ＰＮ符号のビット列のデータにより、ビット列のビットのデータが「１」である場合、配線は（−）端子に接続し、ビット列のビットのデータが「０」である場合、配線は（＋）端子に接続する。
【００３１】
図５に示すように、行配線Ｒ1がスイッチＳＷ1に接続され、行配線Ｒ2がスイッチＳＷ2に接続され、…、と言うように、各行配線に切り替えのためのスイッチが１つずつ接続されており、行配線スイッチ回路８が上記ＰＮ符号により、各行配線を（＋）端子または（−）端子のいずれに接続するかの制御を行う。
また、スイッチＳＷ1はＰＮ符号のビット列のＬＳＢ（１ビット目）に対応して行配線Ｒ１に接続され、スイッチＳＷ2はＬＳＢから２ビット目に対応して行配線Ｒ2に接続され、…、スイッチＳＷ15はビット列のＭＳＢに対応して行配線Ｒ15に接続されており、各々のスイッチＳＷはＰＮ符号のビット列における対応するビットのデータに基づいて制御される。
【００３２】
スイッチＳＷ1からスイッチＳＷ15にはビット単位でデータを記憶するレジスタがそれぞれレジスタ２３1，２３2，…，２３15が設けられており、スイッチＳＷ1からスイッチＳＷ15までの上記レジスタにより格納シフトレジスタ２３が構成されている。
符号発生部１は、生成する上記ＰＮ符号のビット列を、例えばシリアルデータとして、行配線スイッチ回路８へ、すなわち上記格納レジスタへ出力する。
差動検出回路６は、センサ部４の行配線群３において、列配線により駆動された正値及び負値行配線群各々の各行配線の交差部（センサ素子）の容量に応じて出入りする電荷の移動量（電流差）を、電圧信号差として求める。
【００３３】
ここで、上記正値及び負値行配線群各々における行配線は、行配線スイッチ回路８において、内部の格納シフトレジスタ２３に記憶されているＰＮ符号により、それぞれ接続されて多重化されている。
すなわち、行配線スイッチ回路８は、駆動された列配線と、行配線との交差する交差部の容量に対応した充放電電流（微小な電荷の移動量）を、正値及び負値行配線群各々に選択的に振り分けて多重化し、各交差部の電流量を積算して、この積算した電流を増幅して電圧に変換して検出信号（測定電圧）として出力する。
【００３４】
サンプルホールド回路７は、上記差動検出回路６から、順次出力される上記検出信号の測定電圧を、サンプリングホールド信号（Ｓ／Ｈ信号）の入力によりサンプリングして、電圧情報として一時的に保持する。ここで、サンプルホールド回路７には、行配線スイッチ回路８の格納シフトレジスタ２３にデータが入力され、格納されるＰＮ符号が変更されるタイミング毎に、サンプルホールド信号が入力され、新たなビット配列で生成される検出信号を一時的に格納する。
Ａ／Ｄ変換器９は、時系列に入力される、アナログの電圧情報である測定電圧を、復号演算回路部１０から入力されるＡ／Ｄクロックのタイミングにより、デジタル値の測定データに変換して復号演算回路部１０へ出力する。
【００３５】
復号演算回路部１０は、デジタル化された測定データにおいて、交差部のセンサ素子に対する充電時における測定データと、放電時における測定データとの差分演算により、フィードスルーによるオフセット成分を除去する演算処理、およびＰＮ符号により符号多重化された信号を、符号化を行ったＰＮ符号と同一のＰＮ符号を用いて積和演算により復号して、センサ素子ごとの変化容量値を示す電圧データ成分に分離する演算処理などを行う。
タイミング制御回路１１は、復号演算回路１０から、容量検出を開始することを示す開始信号が入力されると、符号発生部１，列配線駆動部５，差動検出回路６，サンプルホールド回路７及び行配線スイッチ回路８等へ、クロック及び制御信号を出力し、容量検出回路１００全体の動作タイミングの制御を行う。
【００３６】
次に、図６を参照して差動検出回路６の構成を説明する。図６は差動検出回路６の構成例を示す概念図である、この図に示すように、差動検出回路６はオペアンプ１２１，１２２及び１２３から構成されている。オペアンプ１２１及び１２２には、反転入力端子と出力端子の間に接続された帰還容量Ｃfと、帰還容量Ｃfの電荷を放電するためのアナログスイッチＳＷとから構成されている。そして、オペアンプ１２１及び１２２の非反転入力端子が基準電位に接続されている。
また、オペアンプ１２１の反転入力端子には正値行配線群として選択された行配線が接続されている。オペアンプ１２２の反転入力端子には負値行配線群として選択された行配線が接続されている。
【００３７】
なお、図において、Ｃｓは前述した交差部におけるセンサ素子の容量、Ｃｙは検出対象外の列配線に対するセンサ素子の容量の総和である。
オペアンプ１２３は、反転入力端子に対して、抵抗１２４を介してオペアンプ１２１の出力端子が接続され、非反転入力端子に対して、抵抗１２５を介してオペアンプ１２２の出力端子が接続されている。また、オペアンプ１２３は、非反転入力端子が抵抗１２７を介して基準電位に接続されており、反転入力端子が抵抗１２６を介して出力端子に接続されている。これにより、オペアンプ１２３は、抵抗１２４，１２５，１２６，１２７により設定された増幅度により、オペアンプ１２１とオペアンプ１２２との出力電流の差動増幅を行う。
【００３８】
次に、上記構成からなる、本発明の第１の実施形態に係る容量検出回路の動作例を、図１を参照して説明する。ここでは、説明を簡略化するため、後述するＰＮ符号発生回路２０から生成される１５ビット長のＰＮ符号を例として説明する。
復号演算回路１０が外部から容量検出の開始、すなわち指紋センサ（センサ部４）での指紋の採取を行う信号が入力されたとする。
これにより、復号演算回路１０は、タイミング制御回路１１に対して、検出開始を指示する開始信号を出力する。次に、タイミング制御回路１１は、符号発生部１へクロック信号及びリセット信号を出力する。
そして、符号発生部１は、上記リセット信号により、内部の４段のＬＦＳＲ（線形帰還シフトレジスタ）を初期化して、上記クロック信号に同期させて、Ｍ系列のＰＮ符号を生成し、順次出力する。
【００３９】
ここで、符号発生部１は、例えば、図７（ａ）に示すＰＮ符号発生回路２０を有しており、クロックに同期してＭ系列のＰＮ符号を出力する。すなわち、上記ＰＮ符号発生回路２０（ＬＦＳＲと呼ばれる）は、Ｍ系列の１５ビットのＰＮ符号を発生するものであり、４ビットのシフトレジスタ２１とイクスクルーシブオア（以下、ＥＸＯＲ）２２とから構成されている。このＥＸＯＲ２２は、このシフトレジスタ２１のタップ１（シフトレジスタ２１の１ビット目の出力）と、タップ４（シフトレジスタ２１の４ビット目の出力）との出力に接続され、入力される数値の排他的論理和の演算を行い、この演算結果をシフトレジスタ２１の入力に出力する。
【００４０】
そして、ＰＮ符号発生回路２０は、シフトレジスタ２１の各ビットのデータをクロック信号に同期してシフトさせることにより、ＰＮ符号のビット列のデータをクロック信号に同期して、時系列に順次生成する。そして、ＰＮ符号発生回路２０は、図７（ｂ）に示すように、このビット列のデータをクロック信号に同期して、｛１（ＬＳＢ），１，１，１，０，１，０，１，１，０，０，１，０，０，０（ＭＳＢ）｝の順に（図７（ｂ）において、左から右へ時刻が進んでいる）、行配線スイッチ回路８内部の格納用シフトレジスタに時系列に書き込む。ここで、ＰＮ符号発生回路２０は、ＬＳＢのビットからＭＳＢのビットの順に、ＰＮ符号を時系列に出力する。
【００４１】
また、図８（ａ）に示すように、１５ビットシフトする一周期毎、すなわちＰＮ符号のビット列を１５ビットとすると、１ビットずつシフトされて、同一のビット配列となる（位相があう）周期毎に、自己相関のビット数が最大（＋１５）となり、周期の途中では自己相関のビット数が最低（−１）となる。図７（ａ）において、縦軸は自己相関（一致ビット数）であり、横軸はシフトのビット数（１５ビットシフトで１周期）である。位相のシフトとは、ＰＮ符号における初期のビット配列に対して、ビットのデータの並びは変えずに、ビットシフトのみを行うことを示している。
【００４２】
そして、図８（ｂ）に示すように、ＰＮ符号の性質としては、ＰＮ符号のビット列と、このＰＮ符号と同一のビット列を有するＰＮ符号のビット列を巡回させた結果のビット列と、を比較したとき、位相が同期した場合、符号が一致するため、積和演算の結果は最大（＋１５）となるが、位相が異なる場合、符号が一致するビット数が一致しないビット数より１ビット少なくなり、積和演算の結果においてほぼ平均化され最小（−１）となるため、復号時に多重化された情報を、積和演算を用いることにより分離することができる（携帯電話のＣＤＭＡ(Code Division Multiple Access)方式における多重化及び分離の原理に近い）。
【００４３】
次に、列配線駆動部５は、列配線を順次、駆動させる。このとき、１本の列配線が駆動されているときに以下の処理が行われる。行配線スイッチ回路８は、図５（ａ）に示すように、ＰＮ符号発生部１から出力されるＰＮ符号に対応して、行配線群３における複数の行配線を、正値行配線群と負値行配線群とに選択して分割し、各々の行配線の測定電圧を多重化させる。
すなわち、図５（ａ）にあるように、ＰＮ符号が{１（ＬＳＢ），１，１，１，０，１，０，１，１，０，０，１，０，０，０（ＭＳＢ）}の１５ビットであれば、ＰＮ符号のビット列の生成周期としての１周期が、これらのビットを時系列にシフトさせる一定の間隔からなる時刻ｔ1〜ｔ15で形成されている。そして、ＰＮ符号発生回路２０が生成するＰＮ符号のビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}が、順次、行配線スイッチ回路８の格納用シフトレジスタ２３においてシフトされる。
【００４４】
この格納用シフトレジスタ２３は、すでに述べたように、１ビットのデータを記憶するレジスタ２３1からレジスタ２３15の１５のレジスタで形成され、上部（レジスタ２３1方向）から下部（レジスタ２３15方向）にデータがシフトされる。すなわち、時刻ｔ1において、格納用シフトレジスタ２３の左端のレジスタ２３1にＰＮ符号のビット列の１ビット目（ＬＳＢ）の「１」が入力される。そして、時刻ｔ2において、レジスタ２３1に記憶されていた上記１ビット目の「１」が、レジスタ２３2へシフトされるとともに、レジスタ２３1へＰＮ符号のビット列の２ビット目の「１」が入力される。
【００４５】
以下、上述した操作を、時刻ｔ1,ｔ2，…，ｔ14，ｔ15において行うことにより、レジスタ２３15，２３14，２３13，２３12，２３11，２３10，２３9，２３8，２３7，２３6，２３5，２３4，２３3，２３2，２３1各々に、ＰＮ符号のビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}の各ビットのデータを循環させることになる。ここで、格納用シフトレジスタ２３の各レジスタ２３15，２３14，２３13，２３12，２３11，２３10，２３9，２３8，２３7，２３6，２３5，２３4，２３3，２３2，２３1各々に記憶されているデータは、行配線群３における行配線Ｒ1〜Ｒ15に各々対応したスイッチＳＷ1，ＳＷ2，…，ＳＷ15それぞれの切り替え制御を行う。測定期間における時刻ｔ1〜ｔ15が開始される初期状態の時点、及び時刻ｔ1〜ｔ15までのシフト処理が終了した時点において、格納用シフトレジスタ２３において、レジスタ２３15，２３14，…，２３1各々に対応して、ＰＮ符号のビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}が記憶されている。上記時刻ｔ1〜時刻ｔ15間での操作が、本発明における指紋採取処理において、列配線の駆動毎に行われる行配線の多重化処理の一周期となる。
【００４６】
次に、実際の動作時における格納用シフトレジスタ２３の動作を見てみる。指紋の取得開始の信号が入力されると、タイミング制御回路１１からクロック信号が１５発入力され、符号発生部１からＰＮ符号に基づく制御信号が入力されることにより、初期状態として、格納用シフトレジスタ２３の各レジスタ２３15，２３14，…，２３1はデータ列｛１，１，１，１，０，１，０，１，１，０，０，１，０，０，０｝と設定される。
そして、列配線の駆動毎に行われる行配線の多重化処理における一周期の最初の時刻ｔ1において、タイミング制御回路１１からクロックが入力され、格納用シフトレジスタ２３の各レジスタ２３15，２３14，…，２３1は、１ビット分シフトされ、データ列｛１，１，１，０，１，０，１，１，０，０，１，０，０，０，１｝となる（図５（ａ））。
【００４７】
そして、列配線駆動部５は、列配線毎に設けられたドライバ回路により、列配線Ｃ1を、タイミング制御回路１１から出力されるクロック信号に基づいて、所定の一定幅の駆動パルスからなる駆動パルスＰ１（時刻ｔ1に同期）により駆動する（図９（ｃ）参照）。
このとき、行配線スイッチ回路８は、ＰＮ符号のビット列（データ列）に対応しし、駆動パルスＰ１の期間、行配線群３において、ビットのデータが「１」に対応している行配線を正値行配線群として多重化し、ビットのデータが「０」に対応している行配線を負値行配線群として多重化している。
【００４８】
したがって、時刻ｔ1の時点においては、駆動パルスＰ１が印加される所定の期間に同期して、行配線Ｒ1，Ｒ5，Ｒ8，Ｒ9，Ｒ11，Ｒ13，Ｒ14，Ｒ15が正値行配線群として多重化されて、オペアンプ１２１の反転入力端子へ接続され、行配線Ｒ2，Ｒ3，Ｒ4，Ｒ6，Ｒ7，Ｒ10，Ｒ12が負値行配線群として多重化され、オペアンプ１２２の反転入力へ接続される。
このとき、タイミング制御回路１１は、図９（ｂ）および図１０（ａ）に示すように、列配線を駆動する駆動パルスの立ち上がりのわずか前の時点、および、立ち下がりのわずか前の時点においてリセット信号を差動検出回路６へ出力し、また、図９（ｄ）、図１０（ｂ）に示すように、上記リセット信号のわずか前の時点において、サンプルホールド信号をサンプルホールド回路７へ出力する。
【００４９】
また、このタイミング制御回路１１は、順次、行配線スイッチ回路８の格納用レジスタ２３のデータ配列が変更され、駆動パルスが入力されるタイミングに同期して、サンプルホールド信号を、サンプルホールド回路７へ出力する。これにより、図１０（ｃ）に示すように、１つのサンプルホールド信号によってサンプルホールド回路７にホールドされた測定電圧は、次のサンプルホールド信号までの間、順次、Ａ／Ｄ変換器９へ供給される。これにより、Ａ／Ｄ変換器９は、復号演算回路１０から入力されるＡ／Ｄクロックのタイミングにより、順次各駆動パルス毎における測定電圧を、ディジタルデータに変換し、測定データｄ1として、各行線毎に復号演算回路１０に出力する。そして、復号演算回路１０は、順次入力される測定データにおけるデータ列のデータを、時系列に入力される測定データ毎に内部のメモリに書き込む。
各列配線毎に、行配線スイッチ回路８の格納用シフトレジスタ２３のデータ配列が変化する一周期において、データ配列が変化するとき、列配線駆動部５から駆動パルスがセンサ部４に供給される。
【００５０】
ここで、差動検出回路６の動作を詳細に説明する。まず、図９に示す時刻ｔ1より少し前の時刻ｔd1において、タイミング制御回路１１からリセット信号が出力されると、アナログスイッチＳＷ（ＭＯＳトランジスタ、図６）がオンとなり、帰還容量Ｃfが放電され、オペアンプ１２１及び１２２の出力端子が反転入力端子と短絡状態となり基準電位となる。また、オペアンプ１２１及び１２２の反転入力端子に接続された正値行配線群，負値行配線群における各行配線も基準電位となる。
次に、このリセット信号がオフになると、アナログスイッチＳＷのゲート寄生容量によるフィードスルーにより、オペアンプ１２１及び１２２の出力電圧がわずかに上昇する（図９（ａ）における時刻ｔd1後の符号Ｆｄ参照）。
【００５１】
そして、時刻ｔ1において、列配線Ｃ１に対してパルスＰ１が立ち上がる（入力される）と、同駆動パルスが列配線と、正値行配線群または負値行配線群における行配線との交差部のセンサ素子（容量Ｃｓ）を介してオペアンプ１２１または１２２の反転入力端へ加えられ、この駆動パルスの電圧値に基づき流れる電流により、オペアンプ１２１及び１２２各々の出力端子の電圧値が図９（ａ）に示すように、徐々に下降する。
このとき、オペアンプ１２３は、オペアンプ１２１及び１２２各々の出力端子からの電流（すなわち電圧）を差動増幅し、測定電圧として出力端子から出力する。
【００５２】
次に、時刻ｔd2において、タイミング制御回路１１は、サンプルホールド回路７へサンプルホールド信号（Ｓ／Ｈ信号）を出力する。これにより、サンプルホールド回路７は、サンプルホールド信号が入力された時点において、差動検出回路６におけるオペアンプ１２３の出力端子から出力される測定電圧Ｖａ（オペアンプ１２１及び１２２の出力電圧の差動増幅された電圧値）をホールドする。
ここで、測定電圧Ｖａは、オペアンプ１２１の出力電圧Ｖ121と、オペアンプ１２２の出力電圧Ｖ122との差動増幅の結果である
次に、時刻ｔd3において、タイミング制御回路１１は、再びリセット信号を差動検出回路６へ出力する。これにより、オペアンプ１２１及び１２２の各々の出力端子と反転入力端子とが短絡状態となり、帰還容量Ｃfが放電されて、オペアンプ１２１及び１２２の出力端子が基準電位に戻る。そして、リセット信号がオフになると、前述した場合と同様にアナログスイッチＳＷのゲート寄生容量によるフィードスルーにより、オペアンプ１２１及び１２２の出力電圧がわずかに上昇し、このオフセット電圧の差動増幅分も測定電圧Ｖａに含まれる（図９（ａ）における時刻ｔd3後の符号Ｆｄ参照）。
【００５３】
次に、時刻ｔd4において、駆動パルスＰ１における駆動パルスが立ち下がることにより、同駆動パルスにより駆動された列配線と、行配線の交差部のセンサ素子（容量Ｃｓ）とが駆動パルスの電圧に基づく電流により放電され、これに伴い、オペアンプ１２１の出力ＯＵＴが徐々に上昇する。
次に、時刻ｔd5において、タイミング制御回路１１は、サンプルホールド回路７に対してサンプルホールド信号を出力する。これにより、サンプルホールド回路７は、サンプルホールド信号が入力さた時点において、オペアンプ１２３の出力端子から出力される測定電圧Ｖｂをホールドする（保持する）。
次に、時刻ｔd6（次の時刻ｔ2のｔd1）において、タイミング制御回路１１は、差動検出回路６に対してリセット信号を出力する。これにより、差動検出回路６におけるオペアンプ１２１及び１２２各々の出力端子と反転入力端子とが短絡状態となり、帰還容量Ｃfが放電され、オペアンプ１２１及び１２２の出力端子が基準電位に戻ることにより、オペアンプ１２３の出力も基準電位に戻ることになる。以下、上記の動作が繰り返される。
【００５４】
上述した測定においては、オペアンプ１２１及び１２２各々の出力端子が基準電位から下降する場合も、または、上昇する場合も、アナログスイッチＳＷのフィードスルー電流によるオフセットＶｋが＋方向に発生する。これにより、このオペアンプ１２１及び１２２のオフセット電圧に基づくオフセット成分Ｖokとして測定電圧Ｖａ及びＶｂに含まれることになる。この実施形態のように、検出対象の容量Ｃｓが数十から数百フェムトファラッドの場合はこのフィードスルーによるオフセットを無視できない。上記の測定において、オペアンプ１２１について説明すると（Ｖ121a及びV122aが立ち上がり時、Ｖ121b及びＶ122bが立ち下がり時に測定される電圧）、
−Ｖ121a0＝−Ｖ121a＋Ｖ121ｋ
が検出対象容量Ｃｓに比例する電圧となるが、測定される電圧はＶ121aであり、この電圧Ｖ121aにはオフセットによる誤差Ｖ121ｋ（オフセット）が含まれてしまう。
Ｖ121a＝Ｖ121a0＋Ｖ121ｋ
【００５５】
そこで、この実施形態においては、検出対象容量Ｃｓの放電時の電圧Ｖｂも測定する。ここで、電圧
Ｖ121b0＝Ｖ121b−Ｖ121ｋ
が容量Ｃｓに比例する電圧であり、測定される電圧は、
Ｖ121b＝Ｖ121b0＋Ｖ121ｋ
となる。
オペアンプ１２２でも同様に、電圧Ｖ122a及びＶ122bにはオフセットによる誤差Ｖ122ｋ（オフセット）が含まれ、
Ｖ122a＝Ｖ122a0＋Ｖ122ｋ
Ｖ122b＝Ｖ122b0＋Ｖ122ｋ
これらの測定電圧Ｖ121a及びＶ122aの差動増幅された測定電圧Ｖａと、測定電圧Ｖ121b及びＶ122bの差動増幅された測定電圧Ｖｂをサンプルホールド回路７によって、順次ホールドし、次いでホールドした電圧を、Ａ／Ｄ変換器９によって、駆動パルスの上昇及び下降の測定時に、オペアンプ１２３から出力される測定電圧Ｖａ及びＶｂ毎にＡ／Ｄ変換し、復号演算回路１０内のメモリに記憶させる。そして、復号演算回路１０において、
ｄ＝Ｖｂ−Ｖａ＝（Ｖｂ0＋Ｖｋ）−（Ｖａ0＋Ｖｋ）＝Ｖｂ0−Ｖａ0
に対応する演算を行い、これにより、オフセット誤差を含まない測定値、すなわち多重化された容量値に対応する測定データｄを得る。
ここで、
Ｖａ＝α（Ｖ121a−Ｖ122a）
Ｖｂ＝α（Ｖ121b−Ｖ122b）
であり、誤差ＶｋはオフセットＶ121ｋ及びＶ122ｋに基づいている。
【００５６】
以上のように、復号演算回路１０は、駆動パルスの立ち上がり及び立ち下がりにおいて、列配線の電位を立ち上げたときと立ち下げたときとの差動検出回路６の出力信号の差を取ることにより、フィードスルーの影響を有さない状態において、センサ素子（交差部）の容量値を測定できる。
また、差動検出回路６は、オペアンプ１２１及び１２２各々により、行配線スイッチ回路８から出力される正値行配線群と、負値行配線群とに流れる電流を電圧に変換し、オペアンプ１２３により、オペアンプ１２１及び１２２各々の出力電圧の差動増幅を行っている。
このため、本発明の容量検出回路は、指紋センサなどに適用する場合、人体などから伝搬する外来ノイズの大半が同相成分として入力されるため、オペアンプ１２３の差動増幅時において、オペアンプ１２１及び１２２各々の出力電圧の差動によりキャンセルされて、上記外来ノイズの影響を削減することができる。
【００５７】
次に、時刻ｔ2において（図１０の１ビットシフト後の駆動パルスＰ２における測定に対応；（ｄ）の駆動パルスＰ２の立ち上がりより前の時刻）、タイミング制御回路１１は、符号発生部１に対してクロックを出力する。これにより、符号発生部１において、シフトレジスタ２１が１ビット分シフトして「１」を発生し、格納用シフトレジスタ２３へ出力する。そして、格納用シフトレジスタ２３は、上記クロックに同期して、記憶されているＰＮ符号のビット列{１，１，１，０，１，０，１，１，０，０，１，０，０，０，１}の各ビットを、１ビット分シフトさせるとともに、シフトレジスタ２１から入力されるデータ「１」を、レジスタ２３1へ書き込む。これにより、レジスタ２３15に記憶されていたデータ「１」は格納用シフトレジスタ２３からはみ出して消滅し、レジスタ２３15にはレジスタ２３14に記憶されていたデータ「１」が新たに書き込まれる。
【００５８】
このため、図５（ｂ）に示すように、格納用シフトレジスタ２３の各レジスタ２３15，２３14，２３13，２３12，２３11，２３10，２３9，２３8，２３7，２３6，２３5，２３4，２３3，２３2，２３1各々に記憶されているデータは、ビット列｛１，１，０，１，０，１，１，０，０，１，０，０，０，１，１｝となる。そして、格納用シフトレジスタ２３の各レジスタ２３15，…，２３1の各出力は、行配線スイッチ回路８におけるスイッチ回路ＳＷ15，ＳＷ14，ＳＷ13，ＳＷ12，ＳＷ11，ＳＷ10，ＳＷ9，ＳＷ8，ＳＷ7，ＳＷ6，ＳＷ5，ＳＷ4，ＳＷ3，ＳＷ2，ＳＷ1それぞれに供給される。したがって、時刻ｔ2が終了した時点において、格納用シフトレジスタ２３におけるＰＮ符号のビット列{１，１，０，１，０，１，１，０，０，１，０，０，０，１，１}は、時刻ｔ1の時点、すなわち前回の駆動パルス列Ｐ１により、複数のセンサ素子の容量値の多重化が行われた時点に対して、位相が１ビットずれた（時刻ｔ1時のＰＮ符号のビット配列が１ビットずれた）ＰＮ符号として、行配線スイッチ回路８におけるスイッチ回路ＳＷ15，…，ＳＷ3，ＳＷ2，ＳＷ1それぞれに供給されている。
【００５９】
次に、時刻ｔ2において、列配線Ｃ1に対して、駆動パルスＰ2が印加される所定の期間に同期して、行配線Ｒ1，Ｒ2，Ｒ6，Ｒ9，Ｒ10，Ｒ12，Ｒ14，Ｒ15が正値行配線群として多重化されて、オペアンプ１２１の反転入力端子へ接続され、行配線Ｒ3，Ｒ4，Ｒ5，Ｒ7，Ｒ8，Ｒ11，Ｒ13が負値行配線群として多重化され、オペアンプ１２２の反転入力端子へ接続される。
このとき、時刻ｔ1のときと同様に、タイミング制御回路１１は、図９（ｂ）および図１０（ａ）に示すように、列配線を駆動する駆動パルスの立ち上がりのわずか前の時点、および、立ち下がりのわずか前の時点においてリセット信号を差動検出回路６へ出力し、また、図９（ｄ）、図１０（ｂ）に示すように、上記リセット信号のわずか前の時点において、サンプルホールド信号をサンプルホールド回路７へ出力する。この時刻ｔ2における状態は、すでに述べた時刻ｔ1に対応している。
【００６０】
これにより、時刻ｔ2において（すなわち、時刻ｔ2近傍において）、すでに図９において述べた、時刻ｔd1から時刻ｔd5の動作を繰り返し、ＰＮ符号のビット列を１ビットシフトさせた状態において、複数の列配線を駆動して、複数のセンサ素子の容量値を多重化して、この多重化された容量を電圧値に変換した測定電圧が得られる。
上述した時刻ｔ1及びｔ2で説明した処理を、時刻ｔ3〜時刻ｔ15に対応する各タイミングにおいて、図９に示す時刻ｔd1から時刻ｔd5までの処理を繰り返して（図１１に、各時刻における格納用レジスタ２３のＰＮ符号のビット配列が示されている、図１１のＬＳＢ及びＭＳＢはＰＮ符号の各時刻におけるビット配列のビットの並びを示している）、一周期に渡って、ＰＮ符号のビットシフト、列配線の駆動、測定電圧の取得を繰り返して、指紋の取得処理が行われる。
【００６１】
そして、容量検出回路１００は、駆動パルス列Ｐ各々により、列配線群２の中の所定の列配線を駆動し、上述した測定処理を１５ビットのＰＮ符号を、順次１ビット分シフトさせる毎に行い、位相が１ビットずつずれた１５個の測定電圧Ｖｄを、時系列に各列配線毎に得る。この測定電圧ＶｄがＡ／Ｄ変換器９により、測定データＶdに時系列に変換され、ＰＮ符号により、正値行配線群及び負値行配線群各々として多重化された、それぞれの電圧値の差分の測定データであるデータ列｛ｄ1，ｄ2，…，ｄ15｝が得られる。
各行配線毎に、ＰＮ符号の位相が１ビットずつ異なる測定データとして、以下に示すデータとして、復号演算回路１０内部のメモリに記憶されている。
【００６２】
ｄ1  ＝＋Ｖs1−Ｖs2−Ｖs3−Ｖs4＋Ｖs5−Ｖs6−Ｖs7＋Ｖs8
＋Ｖs9−Ｖs10＋Ｖs11−Ｖs12＋Ｖs13＋Ｖs14＋Ｖs15
ｄ2  ＝＋Ｖs1＋Ｖs2−Ｖs3−Ｖs4−Ｖs5＋Ｖs6−Ｖs7−Ｖs8
＋Ｖs9＋Ｖs10−Ｖs11＋Ｖs12−Ｖs13＋Ｖs14＋Ｖs15
ｄ3  ＝＋Ｖs1＋Ｖs2＋Ｖs3−Ｖs4−Ｖs5−Ｖs6＋Ｖs7−Ｖs8
−Ｖs9＋Ｖs10＋Ｖs11−Ｖs12＋Ｖs13−Ｖs14＋Ｖs15
ｄ4  ＝＋Ｖs1＋Ｖs2＋Ｖs3＋Ｖs4−Ｖs5−Ｖs6−Ｖs7＋Ｖs8
−Ｖs9−Ｖs10＋Ｖs11＋Ｖs12−Ｖs13＋Ｖs14−Ｖs15
・
・
・
ｄ15 ＝−Ｖs1−Ｖs2−Ｖs3＋Ｖs4−Ｖs5−Ｖs6＋Ｖs7＋Ｖs8
−Ｖs9＋Ｖs10−Ｖs11＋Ｖs12＋Ｖs13＋Ｖs14＋Ｖs15
ここで、Ｖsは駆動された各列配線と行配線との交差部のセンサ素子の各容量が電圧に変換された電圧データ（デジタル値）であり、各測定データｄはＰＮ符号に基づいて駆動された列配線に対応するセンサ素子の容量値により多重化されている。
一般式として考えると、以下の（１）式となる。
【００６３】
【数１】
2005157643.tif 000003
【００６４】
この式において、ＰＮ符号のビットのデータがＰＮi＝１のとき、極性符号ＰＮs(i)＝＋１であり、ＰＮi＝０のとき、極性符号ＰＮs(i)＝−１とする。よって各交差部のセンサ素子の容量Ｃsjに対応した極性符号ＰＮs(i)を乗じた電圧データＶsjの積算された値が測定データｄiとして求められる。ここで「ｊ」は行配線Ｒの番号であり、「ｉ」は測定データの番号（位相を１ビットずつずらされた順番に対応）であり、i＝１，２，３，…、ｊ＝１，２，３，…とする。
そして、復号演算回路１０は、上記多重化されている測定データと、多重化に用いたＰＮ符号とにより、各センサ素子の電圧データＶsを以下の（２）式により求める。
【００６５】
【数２】
2005157643.tif 000004
【００６６】
すでに述べたように、ＰＮ符号を順次ビット単位でシフトし、求められた時系列な測定データｄは、上記（２）式により、ＰＮ符号と測定データｄとの積和演算により、正値行配線群及び負値行配線群と、駆動された列配線との交差部のセンサ素子の容量に対応する電圧データｄs、すなわち電圧データＶsに分離することができる。
ここで、この（２）式において、ＰＮ符号のビットのデータがＰＮi＝１のとき、極性符号ＰＮs(i)＝＋１であり、ＰＮi＝０のとき、極性符号ＰＮs(i)＝−１とする。
復号演算回路１０は、この（２）式を用いて測定データｄから電圧データｄsへの分離の演算を行う。
【００６７】
すなわち、センサ素子毎の電圧データｄs、すなわち電圧データ｛ｄs1，ｄs2，ｄs3，…，ｄs14，ｄs15｝において、行配線単位でこれら電圧データｄsを、ＰＮ符号により多重化して、測定データのデータ列｛ｄ1，ｄ2，ｄ3，…，ｄ14，ｄ15｝が求められている。このため、復号処理として、まず測定データｄi毎にＰＮ符号のビット列｛１（LSB），１，１，１，０，１，０，１，１，０，０，１，０，０，０（MSB）｝から、各行配線に対応するデータＰＮi各々を、上述した極性符号に変換して乗算する。
ここで、復号に用いるＰＮ符号のビット配列の順番は、各行配線の順番（復号演算回路１０内に記憶されている図１１のテーブルの最上行の番号、ビット配列のビットの並びは行配線の順番）に順次対応している。例えば、各時刻におけるＬＳＢのビットのデータを時刻順に並べてみると、測定開始前の初期状態におけるＰＮ符号のビット配列｛１（LSB；ｔ１），１，１，１，０，１，０，１，１，０，０，１，０，０，０（MSB；ｔ15）｝となり、このＰＮ符号のビット配列の各データが行配線Ｒ１の各時刻における正値行配線群と負値行配線群との分割に用いたデータと同一であることが判る。
【００６８】
また、同様に、各時刻におけるＭＳＢのビットのデータを時刻順に並べてみると、上記ＰＮ符号のビット配列を循環させて、一周期の最後のＰＮ符号のビット配列｛１（LSB；ｔ1），１，１，０，１，０，１，１，０，０，１，０，０，０，１（MSB，ｔ15）｝となり、このＰＮ符号のビット配列の各データが行配線Ｒ15の各時刻における正値行配線群と負値行配線群との分割に用いたデータと同一であることが判る。
したがって、行配線Ｒ1の交差部に対応する電圧データｄs1はＰＮ符号のビット列（シフトなし）｛１（LSB），１，１，１，０，１，０，１，１，０，０，１，０，０，０（MSB）｝を用い、このビット配列の各ビットのデータＰＮiに対応する極性符号を、各時刻の測定データｄi毎に乗算し一周期に渡って積算する。
【００６９】
すなわち、行配線Ｒ1は、時刻ｔ1にＰＮ符号のLSBのビット列のデータに対応して駆動され、時刻ｔ2に２ビット目，…，時刻ｔ15にＭＳＢのビットのデータに対応して駆動されているため（図１１のテーブル参照）、積和演算においても、対応したＰＮ符号、つまり、時刻ｔ1〜ｔ15（一周期）各々におけるＰＮ符号のデータに対応する極性符号を、対応する時刻の測定データに乗算して積算することとなる。同様に行配線Ｒ2の交差部に対応する電圧データｄS2は、ＰＮ符号のビット列を１ビット分シフトさせ、ビット列｛０（LSB；ｔ1），１，１，１，１，０，１，０，１，１，０，０，１，０，０（MSB：ｔ15）｝として（図１１の列２に対応）、このビット列の各ビットのデータＰＮiに対応する極性符号を、測定データｄi毎に乗算し、１周期に渡って積算する。
【００７０】
この処理は、ＰＮ符号に対する積和演算に相当し、以下に示すように、各交差部に対応する電圧データｄSjは、ＰＮ符号のビット列を所定ビット列分をシフトされたビット列との積和演算により求められる。この場合、復号時の積和演算においては、行配線Ｒ1に対して初期状態のＰＮ符号を用い、測定する順番の列配線毎に１ビットずつシフトさせたＰＮ符号が用いられる。
すなわち、復号時の積和演算においては、各時刻に測定された測定データ毎に、求める交差部の行配線の番号の測定データと、この番号に対応する、上記時刻に用いられたＰＮ符号のビット配列における番号（順番）のビットのデータに対応する極性符号とを各々乗じて、積算していくこととなる（つまり、測定時に各時刻において、対応する行配線を分割するときに用いられたＰＮ符号のビットのデータと、同様の値のデータに対応する極性符号が乗じられる）。
【００７１】
本実施形態における１５本の列配線に対応した、ＰＮ符号がビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}である場合、復号演算回路１０は、（２）式に基づいて、
ｄs1  ＝＋ｄ1＋ｄ2＋ｄ3＋ｄ4−ｄ5＋ｄ6−ｄ7＋ｄ8＋ｄ9−ｄ10−ｄ11＋ｄ12−ｄ13−ｄ14−ｄ15
ｄs2  ＝−ｄ1＋ｄ2＋ｄ3＋ｄ4＋ｄ5−ｄ6＋ｄ7−ｄ8＋ｄ9＋ｄ10−ｄ11−ｄ12＋ｄ13−ｄ14−ｄ15
ｄs3  ＝−ｄ1−ｄ2＋ｄ3＋ｄ4＋ｄ5＋ｄ6−ｄ7＋ｄ8−ｄ9＋ｄ10＋ｄ11−ｄ12−ｄ13＋ｄ14−ｄ15
ｄs4  ＝−ｄ1−ｄ2−ｄ3＋ｄ4＋ｄ5＋ｄ6＋ｄ7−ｄ8＋ｄ9−ｄ10＋ｄ11＋ｄ12−ｄ13−ｄ14＋ｄ15
・
・
・
ｄs15 ＝＋ｄ1＋ｄ2＋ｄ3−ｄ4＋ｄ5−ｄ6＋ｄ7＋ｄ8−ｄ9−ｄ10＋ｄ11−ｄ12−ｄ13−ｄ14＋ｄ15
の演算を行い、測定データｄiのデータ列から各センサ素子の容量値に対応する電圧データｄsjに分離（すなわち、復号）する。
そして、上述してきた列配線Ｃ1と行配線群３との交差部の容量の検出と同様に、順次、列配線Ｃ2〜Ｃ15各々と行配線群３との交差部の容量の検出を行う。
【００７２】
上述したように、第１の実施形態においては、行配線スイッチ回路がＰＮ符号に基づいて、行配線群３の各行配線を、複数行配線からなる正値行配線群と負値行配線群とに分割して、測定電圧を合成して合成測定電圧として出力し、次のタイミングにおいて、ＰＮ符号の位相を変えるという操作を繰り返し、一方、検出側で時系列に得られたデータをＰＮ符号との積和演算処理を施すことで、他の列配線との交差部容量からの影響をほぼ平均化すると同時に、対象となる行配線と、列配線との交差部のセンサ素子（容量センサ）に充放電される電荷の情報のみを抽出することができる。
【００７３】
また、第１の実施形態においては、ＰＮ符号として、Ｍ系列の他にもいくつか種類があるが、自己相関に優れるＭ系列が検出側での復号時に、隣接する行配線に対する影響が一様となるため、行配線間のクロストークの影響を小さくさせる効果がある。
また、上記Ｍ系列の長さとしては、行配線の数に対応し、例えば行配線数を２５５本とすると、図１３に示すように、Ｍ系列を生成するＬＦＳＲ（線形帰還シフトレジスタ）１２０は８段となり、１周期の長さは２５５ビット（CDMA通信では一般的にチップと表現するが、ここではビットと呼ぶことにする）となる。
【実施例２】
【００７４】
本発明の第２の実施形態による容量検出回路を図１を参照して説明する。第１の実施形態と同様の構成については同一の符号を付して説明を省略する。
第１の実施形態と異なる構成は、ＰＮ符号を発生する符号発生部１が、直交符号を発生する符号発生部１Ｂに置き換わった点である。
符号発生部１Ｂは、センサ部４の行配線群３の各行配線を選択する制御信号の生成に用いる直交符号を生成する。この直交符号は、直交性の高い直交符号、例えばウォルシュ符号が用いられる。
【００７５】
また、符号発生部１Ｂは、上記直交符号に基づいて、行配線群３を２つの配線群に分割するため、行配線群３の各行配線の切り替えを行う行配線スイッチ回路８へ、このＰＮ符号のビット配列に対応した制御信号を出力する。
行配線スイッチ回路８は、上記制御信号により、行配線群３の各行配線を、ＰＮ符号のビット配列におけるビットのデータが「１」のとき正値行配線群とし、ビットのデータが「０」のとき負値行配線群として選択、すなわちセンサ部４に対して、上記選択された複数の行配線各々における容量に流れる電流値を合成（多重化）している。ここで、タイミング制御回路１１，符号発生部１Ｂ，列配線駆動部５，差動検出回路６，サンプルホールド回路７及び行配線スイッチ回路８の動作についての説明は、第１の実施形態と同様のため省略する。
【００７６】
次に、上記構成からなる、本発明の第２の実施形態に係る容量検出回路１００の動作例を、図１を参照して説明する。この第２の実施形態は、測定データの多重化に対して、第１の実施形態におけるＰＮ符号に換え、直交符号を用いている以外に、第１の実施形態との動作の違いはない。ここでは、説明を簡略化するため、後述する直交符号読み出し回路２２０から生成される１５ビット長の直交符号を例とし、第１の実施形態と異なる動作のみの説明を行う。
復号演算回路１０が外部から容量検出の開始、すなわち指紋センサ（センサ部４）での指紋の採取を行う信号が入力されたとする。
これにより、復号演算回路１０は、タイミング制御回路１１に対して、検出開始を指示する開始信号を出力する。次に、タイミング制御回路１１は、符号発生部１Ｂへクロック信号及びリセット信号を出力する。
そして、符号発生部１Ｂは、上記リセット信号により、直交符号読み出し回路２２０を介して、内部のアドレスカウンタ２２２及び直交符号読み出し回路２２０（図１２）の各レジスタを初期化して、上記クロックに同期させて、順次、直交符号をコードメモリ２２１から読み出し、出力する。
【００７７】
ここで、符号発生部１Ｂは、内部のコードメモリ２２１に、予め作成された直交符号が記憶されており、順次、クロックが入力される毎に、直交性を有するデータ列を行配線スイッチ回路８へ出力する。
代表的な上記直交符号であるウォルシュ符号は、図１４に示す順序により生成される。基本的な構造として、２（行）×２（列）の基本単位を作るが、右上、左上及び左下のビットは同一であり、右下はこれらのビット反転となっている。
次に、上述した２×２の基本単位を、右上、左上、右下及び左下にブロックとして４つ合成して、４（行）×４（列）のビット配列の符号を作る。ここで、２×２の基本単位の作成と同様に、右下のブロックはビット反転となる。同様な手順で、８（行）×８（列）、１６（行）×１６（列）のように、符号のビット配列のビット数（列数に対応）と、符号の数（行数に対応）とすることができる。
【００７８】
この実施形態２においては、全てが論理「０」、すなわち全てのビットのデータが「０」である、１行目と１列目とを、行が検出されずに測定データの多重化が行えないために符号から除外した。図１４においては、例えば、１５×１５のビットの行列を直交符号としてある。
上述したように、符号長が長い符号についても同様にウォルシュ符号を生成することができ、この様に生成したウォルシュ符号を、以下に述べる容量の測定における多重化に適用できる。
本実施例においては、例えば、列配線群２が配線Ｃ1〜Ｃ15の１５本で構成されており、１５×１５のビットの行列で表される直交符号を、容量測定時の多重化に用いる。
【００７９】
符号発生部１Ｂ内のコードメモリ（図１２のコードメモリ２２１）には、上記１５×１５の行列で表される直交符号のデータが、図１５のテーブルに示すデータ形式において記憶されている。各行がアドレスｔ1〜ｔ15に対応づけられて順番に記憶されている。
ここで、例えば、アドレスｔ1の行のウォルシュ符号は｛１(LSB)，０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝となっており、アドレスｔ15の行のウォルシュ符号は｛１(LSB)，１，０，１，０，０，１，１，０，０，１，０，１，１，０（MSB）｝となっている。
【００８０】
タイミング制御回路１１は、開始信号が入力されると、直交符号発生部１に対して測定開始信号を出力する。
図１２において、直交符号読み出し回路２２０は、上記測定開始信号が入力されると、アドレスカウンタ２２２及び格納用レジスタ２３のリセットを行い、アドレスカウンタ２２２の計数値を「０」とする。
【００８１】
次に、上記初期状態とした後、交差部の容量の測定時において、直交符号読み出し回路２２０は、タイミング制御回路１１から時系列に出力されるクロックが入力される毎に、カウント信号をアドレスカウンタ２２２へ出力する。
そして、アドレスカウンタ２２２は、入力されるカウント信号を計数して、計数値に対応してアドレスｔ1，ｔ2，…，ｔ15をコードメモリ２２１に出力する。
これにより、コードメモリ２２１は、入力されるアドレスｔ1，ｔ2，…，ｔ15に対応したウォルシュ符号のデータ（行のビット配列）を直交符号読み出し回路２２０に出力する。
【００８２】
この直交符号読み出し回路２２０は、タイミング制御回路１１のシフトクロックにより、ウォルシュ符号のビット列のＬＳＢからＭＳＢのビット配列順に、直列に直交符号を制御信号として、行配線スイッチ回路８へ出力する。
行配線スイッチ回路８に入力されると、格納用レジスタ２３のレジスタ２３1，２３2，２３3，２３4，２３5，…，２３14，２３15各々に、データ配列｛１(LSB)，０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝の各ビットのデータが入力される。
これにより、行配線スイッチ回路８は、入力される直交符号のビット配列の各ビットのデータにより、対応するスイッチのオン／オフ制御し、行配線群３を正値行配線群及び負値行配線群に分割する。
【００８３】
第１の実施形態により説明した容量検出の処理と同様に、時刻ｔ1〜時刻ｔ15に対応する各タイミングにおいて、図１０に示す時刻ｔd1から時刻ｔd5までの処理を繰り返して（図１５に、各時刻における格納用レジスタ２３の直交符号のビット配列が示されている）、メモリアドレスｔ1〜ｔ15までの一周期に渡って、直交符号のコードメモリ２２１からの読み出し、列配線の駆動、測定電圧の取得を繰り返して、指紋の取得処理が行われる。
【００８４】
そして、容量検出回路１００は、各時刻における駆動パルスＰの駆動時において、時刻に対応する上述した測定処理における１５ビットの直交符号を、順次、コードメモリ２２１から読み出し、行配線スイッチ回路８により、行配線群３を正値行配線群と負値行配線群とに分け、各々の時刻において列配線群２の所定の列配線を駆動する。
これにより、容量検出回路１００は、各時刻に対応するアドレスｔ1〜ｔ15毎に異なる１５個の測定電圧Ｖｄを、時系列に各行配線毎に得る。この測定電圧ＶｄがＡ／Ｄ変換器９により、測定データｄに時系列に変換され、直交符号により多重化された測定データのデータ列｛ｄ1，ｄ2，…，ｄ15｝が得られる。
各行配線毎に、１５個の直交符号毎に異なる測定データとして、以下に示すデータとして（図１５のテーブルの直交符号を用いて測定）、復号演算回路１０内部のメモリに記憶されている。
ｄ1  ＝＋Ｖs1−Ｖs2＋Ｖs3−Ｖs4＋Ｖs5−Ｖs6＋Ｖs7−Ｖs8
＋Ｖs9−Ｖs10＋Ｖs11−Ｖs12＋Ｖs13−Ｖs14＋Ｖs15
ｄ2  ＝−Ｖs1＋Ｖs2＋Ｖs3−Ｖs4−Ｖs5＋Ｖs6＋Ｖs7−Ｖs8
−Ｖs9＋Ｖs10＋Ｖs11−Ｖs12−Ｖs13＋Ｖs14＋Ｖs15
ｄ3  ＝＋Ｖs1＋Ｖs2−Ｖs3−Ｖs4＋Ｖs5＋Ｖs6−Ｖs7−Ｖs8
＋Ｖs9＋Ｖs10−Ｖs11−Ｖs12＋Ｖs13＋Ｖs14−Ｖs15
ｄ4  ＝−Ｖs1−Ｖs2−Ｖs3＋Ｖs4＋Ｖs5＋Ｖs6＋Ｖs7−Ｖs8
−Ｖs9−Ｖs10−Ｖs11＋Ｖs12＋Ｖs13＋Ｖs14＋Ｖs15
・
・
・
ｄ15 ＝＋Ｖs1＋Ｖs2−Ｖs3＋Ｖs4−Ｖs5−Ｖs6＋Ｖs7＋Ｖs8
−Ｖs9−Ｖs10＋Ｖs11−Ｖs12＋Ｖs13＋Ｖs14−Ｖs15
【００８５】
ここで、Ｖsは駆動された各列配線と行配線との交差部のセンサ素子の各容量が電圧に変換された電圧データ（デジタル値）であり、各測定データｄは直交符号に基づいて駆動された列配線に対応するセンサ素子の容量により多重化されている。
一般式として考えると、以下の（３）式となる。
【００８６】
【数３】
2005157643.tif 000005
【００８７】
この（３）式において、直交符号のビットのデータがＣＤ(i,j)＝１のとき極性符号ＣＤs(i,j)＝＋１であり。ＣＤ(i,j)＝０のとき、極性符号ＣＤs(i,j)＝−１とする。また行配線群３において約半数（８本）が、直交符号に基づいて正値行配線群とされ、約半数（７本）が負値行配線群とされるため、各交差部のセンサ素子の容量Ｃsjに対応した極性符号ＣＤs(i,j)を乗じた電圧データＶsjの積算された値が測定データｄiとして求められる。ここで「ｊ」は行配線Ｒの番号であり、「ｉ」は測定データの番号（アドレスｔiの順番各々に対応）であり、i＝１，２，３，…，Ｎ、ｊ＝１，２，３，…，Ｎとする。すなわち、（３）式の符号ＣＤ（i，j）は、時刻tiにおいて用いられるｉ番目の符号において、j番目の要素の極性符号を示す。
そして、復号演算回路１０は、上記多重化されている測定データと、多重化に用いた直交符号とにより、各センサ素子の電圧データＶsを以下の（４）式により求める。
【００８８】
【数４】
2005157643.tif 000006
【００８９】
すでに述べたように、直交符号を順次、コードメモリ２２１から読み出し、求められた時系列な測定データｄは、上記（４）式により、直交符号と測定データｄとの積和演算により、行配線と駆動された列配線との交差部のセンサ素子の容量に対応する電圧データｄs、すなわち電圧データＶsに分離することができる。
ここで、この（５）式において、直交符号のビットのデータがＣＤ(i,j)＝１のとき、極性符号ＣＤs(i,j)＝＋１であり、ＣＤ(i,j)＝０のとき、極性符号ＣＤs(i,j)＝−１とする。
復号演算回路１０は、この（５）式を用いて測定データｄから電圧データｄsへの分離の演算を行う。
【００９０】
すなわち、センサ素子毎の電圧データｄs、すなわち電圧データ｛ｄs1，ｄs2，ｄs3，…，ｄs14，ｄs15｝を求めるとき、行配線単位で電圧データｄsを、直交符号により多重化して、測定データのデータ列｛ｄ1，ｄ2，ｄ3，…，ｄ14，ｄ15｝が求められているので、まず測定データｄi毎に直交符号のビット列｛１（LSB），０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝の各ビットのデータＣＤ(i,j)に対応する極性符号ＣＤs(i,j)を乗算する。
【００９１】
ここで、ビット列の順番は各行配線の順番に順次対応しており、例えば、ＬＳＢのビットは行配線Ｒ1に対応し、ＭＳＢのビットは行配線Ｒ15に対応している。次に、行配線Ｒ1の交差部に対応する電圧データｄs1は、アドレスｔ1〜ｔ15の各直交符号のビット配列のＬＳＢのビット列｛１（t1），０（ｔ2），１（ｔ3），０（ｔ4），１（ｔ5），０（ｔ6），１（ｔ7），０（ｔ8），１（ｔ9），０（ｔ10），１（ｔ11），０（ｔ12），１（ｔ13），０（ｔ14），１（ｔ15）｝として、このビット列の各ビットのデータＣＤ(i,j)に対応する極性符号ＣＤs(i,j)を、測定データｄi毎に乗算し一周期に渡って積算する。
【００９２】
すなわち、行配線Ｒ1は、時刻ｔ1にアドレスｔ1における直交符号のLSB（１ビット目）のビットのデータにより正／負値行配線群のいずれかに分類され、時刻ｔ2にアドレスｔ2における直交符号のLSBのデータにより正／負値行配線群のいずれかに分類され，…，時刻ｔ15にアドレスｔ15における直交符号のLSBのビットのデータにより正／負値行配線群のいずれかに分類されているため、積和演算においても、使用した直交符号のビットのデータに対応する極性符号を乗算して加算することとなる。
【００９３】
同様に、行配線Ｒ2の交差部に対応する電圧データｄs2は、時刻ｔ1にアドレスｔ1における直交符号の２ビット目のデータに対応して正／負値行配線群のいずれかに分類され、時刻ｔ2にアドレスｔ2における直交符号の２ビット目のデータに対応して正／負値行配線群のいずれかに分類され，…，時刻ｔ15にアドレスｔ15における直交符号の２ビット目のデータに対応して正／負値行配線群のいずれかに分類されているため、積和演算においても、対応した直交符号のビットのデータに対応する極性符号を乗算して加算することとなる。
すなわち、電圧データｄs2は、アドレスｔ1〜ｔ15の各直交符号のビット配列の２ビット目からなるビット列｛０（t1），１（ｔ2），１（ｔ3），０（ｔ4），０（ｔ5），１（ｔ6），１（ｔ7），０（ｔ8），０（ｔ9），１（ｔ10），１（ｔ11），０（ｔ12），０（ｔ13），１（ｔ14），１（ｔ15）｝として、このビット列の各ビットのデータＣＤ(i,j)に対応する極性符号を、測定データｄi毎に乗算し一周期に渡って積算する。
【００９４】
上述したように、各交差部各々の容量に対応する電圧は、容量の測定時において、時刻ｔ1〜ｔ15毎に駆動パルスＰが印加されるとき、行配線群３を正値行配線群と負値行配線群との分割に用いた、直交符号におけるビット列の各ビットのデータＣＤ(i,j)に対応する極性符号ＣＤs（i,j）を、測定データｄi毎に乗算し、１周期に渡って積算する。この処理は、直交符号に対する積和演算に相当し、以下に示すように、各交差部に対応する電圧データｄsjは、測定データｄiと、コードメモリ２２１に記憶されている直交符号の各ビット配列のデータに対応する極性符号との積和演算により求められる。
すなわち、復号時の積和演算においては、各時刻に測定された測定データ毎に、求める交差部の行配線の番号と、この番号に対応する、上記時刻に用いられた直交符号のビット配列における番号（順番）のビットのデータに対応する極性符号とを各々乗じて、積算していくこととなる（つまり、測定時に各時刻において、対応する行配線を正値行配線群または負値配線群のいずれかに分類ために用いられた直交符号のビットのデータと、同様の値のデータに対応する極性符号が乗じられる）。
【００９５】
本実施形態における１５本の列配線に対応した、コードメモリ２２１に記憶された図８に示す直交符号において、各アドレスｔ1〜ｔ15の直交符号のビット配列により、復号演算回路１０は、（２）式に基づいて、
ｄs1  ＝＋ｄ1−ｄ2＋ｄ3−ｄ4＋ｄ5−ｄ6＋ｄ7−ｄ8＋ｄ9−ｄ10＋ｄ11−ｄ12＋ｄ13−ｄ14＋ｄ15
ｄs2  ＝−ｄ1＋ｄ2＋ｄ3−ｄ4−ｄ5＋ｄ6＋ｄ7−ｄ8−ｄ9＋ｄ10＋ｄ11−ｄ12−ｄ13＋ｄ14＋ｄ15
ｄs3  ＝＋ｄ1＋ｄ2−ｄ3−ｄ4＋ｄ5＋ｄ6−ｄ7−ｄ8＋ｄ9＋ｄ10−ｄ11−ｄ12＋ｄ13＋ｄ14−ｄ15
ｄs4  ＝−ｄ1−ｄ2−ｄ3＋ｄ4＋ｄ5＋ｄ6＋ｄ7−ｄ8−ｄ9−ｄ10−ｄ11＋ｄ12＋ｄ13＋ｄ14＋ｄ15
・
・
・
ｄs15 ＝＋ｄ1＋ｄ2−ｄ3＋ｄ4−ｄ5−ｄ6＋ｄ7＋ｄ8−ｄ9−ｄ10＋ｄ11−ｄ12＋ｄ13＋ｄ14−ｄ15
の演算を行い、測定データｄiのデータ列から各センサ素子の容量値に対応する電圧データｄsjに分離する。
【００９６】
上述したように、第２の実施形態においては、直交符号の各ビットのデータにより、行配線群３の各行配線を正／負値行配線群のいずれかに分類し、各配線群の測定値を多重化して測定データを得、次のタイミングにおいて、コードメモリ２２１から時刻に対応したアドレスの直交符号を読み出して上述した測定を行うという操作を繰り返し、一方、検出側で時系列に得られた測定データを直交符号との積和演算処理を施すことで、他の列配線との交差部容量からの影響をほぼ平均化すると同時に、対象となる列配線との交差部のセンサ素子（容量センサ）に充放電される電荷の情報のみを抽出することができる。
【実施例３】
【００９７】
次に、本発明の第３の実施形態による容量検出回路を図１６を参照して説明する。第１及び第２の実施形態と同様の構成については同一の符号を付して説明を省略する。
第１及び第２の実施形態と異なる構成は、行配線群３を複数の行配線グループに分割（例えば、Ｍ個の行配線グループに分割）して、分割された行配線グループ毎に、同様のＰＮ符号または直交符号により、各行配線グループが並行して行配線の多重化を行う点である。
すなわち、第１及び第２の実施形態において、ＰＮ符号及び直交符号により、行配線全体に対する多重化を行っていたのに対して、第３の実施形態は上記行配線グループ単位において、ＰＮ符号または直交符号により測定電圧の多重化を行う点である。
【００９８】
このため、第３の実施形態による容量検出回路には、図１６に示すように、行配線群３を複数の行配線グループに分割し、各列配線グループに対して、Ｍ個に分割したとすると、列配線グループ３1，３2，…，３M各々に行配線スイッチ回路８1，８2，…，８Mが一対一に対応して接続されている。行配線スイッチ回路８1，８2，…，８Mは、各々図５に示す行配線スイッチ回路８と同様な構成である。
また、行配線スイッチ回路８1，８2，…，８M各々には、符号発生部１（１Ｂ）から同一のＰＮ符号（または直交符号）が供給され、差動検出回路６が設けられている。
【００９９】
差動検出回路６各々にはサンプルホールド回路７が設けられ、第１及び第２の実施形態と同様に、多重化された測定電圧がサンプルホールド回路７に、サンプルホールド信号に同期して、保持されることになる。
この構成により、第１及び第２の実施形態と同様に、行配線群３における全ての行配線が並列に測定されることになる。
そして、各サンプルホールド回路７に保持された測定電圧は、タイミング制御回路からの切り替え信号により、順次、Ａ／Ｄ変換器９に出力される。
【０１００】
これにより、Ａ／Ｄ変換器９は、時系列に入力される、各サンプルホールド回路７からの測定電圧を、復号演算回路１０から入力されるＡ／Ｄクロックによりサンプリングし、デジタルデータに変換して、復号演算回路１０へ出力する。
そして、行配線群３が複数の行配線グループに分割されたことにより、多重化に用いる符号のビット数が少なくて済み、第１及び第２の実施形態に比較して、復号演算時の演算時間を短縮することができる。
各行配線グループにおける容量の測定動作については、第１及び第２の実施形態と同様のため、詳細な説明を省略する。
【実施例４】
【０１０１】
次に、本発明の第４の実施形態による容量検出回路を図１７を参照して説明する。第１，第２及び第３の実施形態と同様の構成については同一の符号を付して説明を省略する。
第３の実施形態と異なる構成は、行配線群３を複数の行配線グループに分割するが、分割された行配線グループを順に測定対象として選択し、行配線の多重化を行う測定を行い、選択されない他の行配線グループの測定を行わない点である。
すなわち、第３の実施形態において、ＰＮ符号及び直交符号により、各行配線グループが並列に、測定電圧を多重化する測定を行っていたのに対して、第４の実施形態は上記行配線グループ単位において、ＰＮ符号または直交符号により測定電圧の多重化を行う点である。
【０１０２】
このため、第４の実施形態による容量検出回路には、図１７に示すように、行配線群３を複数の行配線グループに分割し、各列配線グループに対して、Ｍ個に分割したとすると、列配線グループ３1，３2，…，３M各々に行配線スイッチ回路８1，８2，…，８Mが一対一に対応して接続されている。行配線スイッチ回路８1，８2，…，８Mは、各々図５に示す行配線スイッチ回路８と同様な構成である。
ここで、タイミング制御回路１１は、行配線スイッチ回路８1，８2，…，８Mのいずれか一つを、順次、所定期間毎に時系列に切り替えて、測定対象として選択し活性化（動作がイネーブル状態）する。
また、行配線スイッチ回路８1，８2，…，８M各々には、符号発生部１（１Ｂ）から同一のＰＮ符号（または直交符号）が供給されている。
【０１０３】
しかしながら、タイミング制御回路１１に選択されない行配線スイッチ回路は、非活性（動作がディセーブル状態）となっており、差動検出回路６に対する出力がフローティング状態となっている。
したがって、差動検出回路６には、行配線スイッチ回路８1，８2，…，８Mのいずれかの出力、すなわち、行配線スイッチ回路に対応する行配線グループの行配線がＰＮ符号（または直交符号）により正／負値行配線群に分割され各々多重化されて入力されている。
ここで、オペアンプ１２１の反転入力端子には正値行配線群として選択された行配線が接続されている。オペアンプ１２２の反転入力端子には負値行配線群として選択された行配線が接続されている。
【０１０４】
そして、タイミング制御回路１１は、各行配線スイッチを選択、すなわち測定対象の行配線グループを選択し、この選択された行配線グループ毎に、すでに述べた第１及び第２の実施形態と同様に、行配線グループの行配線をＰＮ符号（または直交符号）により多重化して、各行配線に対応する交差部の容量値の測定を行う。
列配線駆動部５は、タイミング制御回路１１からのクロックに同期して、駆動パルスを、列配線群２の列配線に順次出力する。
ここで、タイミング制御回路１１は、行配線スイッチ回路８1，８2，…，８Mの選択に対応させ、各行配線グループの測定が終了すると、次の行配線スイッチを選択し、同様に、列配線駆動部５に駆動パルスを出力させるよう制御する。
【０１０５】
ここで、行配線ブロックの行配線数は、符号発生部１（１Ｂ）が発生するＰＮ符号（または直交符号）のビット列のビット数と同一の数である。
第３及び第４の実施形態において、例えば、ＰＮ符号（または直交符号）のビット数を１５ビットとすると、行配線グループ３1〜３Mの各行配線ブロックの行配線の本数は１５本である。
そして、第１及び第２の実施形態においては、隣り合い連続した列配線を束ねてブロックとしており、ＰＮ符号（または直交符号）が１５ビットの場合（Ｎ＝１５）、１５本ごとの列配線を束ねて１行配線グループとし、全体を１７ブロックとする（Ｍ＝１７）ことで、２５５本の行配線を制御することができる。
【０１０６】
第３及び第４の実施形態においては、隣接する列配線を所定の本数としてまとめて、行配線グループとしている。
また、この第４の実施形態においては、タイミング制御回路１１が行配線スイッチ回路８1，８2，…，８Mの選択による各行配線グループの選択を、ＰＮ符号（または直交符号）が１周期分巡回（各行配線グループにおいて）するまで変更せず、ＰＮ符号の周期ごとに列配線ブロックを切り替える動作が行われる。
すなわち、各行配線グループ単位で、一周期にわたって列配線及び行配線の交差部の容量測定が終了すると、順次、次の行配線グループが選択される。行配線グループの選択される順番は、行配線ブロック３1〜３Mの順番でも良いし、位置にこだわらずにランダムな位置順に選択するようにしても良い。
各行配線グループにおける容量の測定動作については、第１，第２及び第３の実施形態と同様のため、詳細な説明を省略する。
【実施例５】
【０１０７】
第５の実施形態は、第３及び第４の実施形態における、行配線群３を複数の行配線グループに分割して、行配線グループ毎に測定を行う容量測定方法において、容量検出回路の測定精度を向上させる構成について記載されている。また、この構成は、第１及び第２の実施形態に適用しても、測定精度の向上に有効である。
第１〜第４の実施形態において、各行配線の相補的な駆動制御により、基本的なＤＣ成分の情報が欠落し、各行配線において、ＰＮ符号（または直交符号）により多重化された行配線グループと、駆動されている列配線との交差部の容量が、センサ部４の全面に渡って一定でないことにより、復号化される測定電圧にオフセットが生じる。
【０１０８】
さらに、このオフセットが行配線グループ毎にばらつくため、行配線グループ毎に生じるオフセットレベルが安定せず、各行配線からの測定データにより構成される２次元の指紋画像において、上記行配線グループ毎に異なるオフセットレベルにより濃淡のムラ生じ場合がある。
また、行配線スイッチ及び行配線の容量によっても、ＤＣ成分の情報が消失してしまい、各行配線における容量負荷の値が均一でないため、行配線群３における行配線毎に、視認される濃淡のムラ生じ場合がある。
本第５の実施形態の容量検出回路においては、そのムラの発生の抑止対策を行うため、各行配線グループにおける行配線の数を、ＰＮ符号（または直交符号）のビット配列のビットの数に対応させずに設定、すなわち、行配線グループにおける行配線数を、ＰＮ符号（直交符号）のビット数に対して、少なくとも１ビット少なく設定している（第１及び第２の実施形態に適用する場合には、ＰＮ符号または直交符号のビット数に対して、行配線群３の行配線数を少なくとも１本少なく設定する）。
【０１０９】
例えば、１５ビット長のＰＮ符号（または直交符号）に対して、１ビットを未使用状態（未結線状態）とし、１５ビットのＰＮ符号（または直交符号）に対して、行配線グループあたり１４本の行配線を割り当てて結線する。
これにより、ＰＮ符号（または直交符号）のビット配列において、実際の行配線に対応させず、架空の行配線（実際には存在しない行配線）に１ビット対応させることにより、この架空の行配線が実際には活性化されないため、常に容量が変化しない基準値として使用できる。
図１８に示す復号演算回路１０の復号演算において、電圧データｄs1〜ｄs14の数値は各々交差部の容量に対応した出力を示し、電圧データｄs15は本来結線されていないため、無信号に対応した基準値としての出力となる。
【０１１０】
そこで、復号演算回路１０により電圧データｄs15の値を、測定における所定の基準値ｄrefに対応させるオフセット演算を、各行配線グループ毎に行えばよい。
例えば、
Ｏfs  ＝ ｄs15 − dref
ｄsaj ＝ ｄsj − Ｏfs（１≦ｊ≦１４）
という計算を行えばよい。
ここで、基準値ｄrefは、全ての行配線グループ及び列配線に対して、全ての基準となるように共通に設定された数値である。
また、オフセット値Ｏfsは、列配線単位において、行配線グループ毎に得られる、修正に用いるオフセット量である。
各行配線グループのオフセット値Ｏfsを求めた後、同一の行配線グループに含まれる他の行配線に対応する電圧データｄsj（１≦ｊ≦１４）から、各々オフセット値Ｏfsを減算することにより、全ての行配線グループにおいて上記基準値ｄrefに対応した修正電圧データｄsaj（１≦ｊ≦１４）を得ることができ、２次元画像における濃度のムラを抑止することができる。
【図面の簡単な説明】
【０１１１】
【図１】本発明の第１及び第２の実施形態による容量検出回路を用いた指紋センサの構成を示すブロック図である。
【図２】図１におけるセンサ部４の構成例を示す概念図である。
【図３】図１におけるセンサ部４を用いた指紋データの測定を説明する概念図である。
【図４】エリアセンサ型であるセンサ部４において、列配線群２の列配線と、行配線群３の行配線との各々の交差部で形成されるセンサ素子５５の構成例を説明する概念図である。
【図５】符号により行配線の多重化を行う行配線スイッチ回路８の動作例を説明するための概念図である。
【図６】図１の差動検出回路６の一構成例を示すブロック図である。
【図７】図１の符号発生部１における符号発生回路２０の構成例を示す概念図である。
【図８】ＰＮ符号におけるビット列のビットシフトによる位相変化において、ビット列の並びの一周期毎の自己相関を説明する概念図である。
【図９】図１の差動検出回路６の動作例を説明するタイミングチャートである。
【図１０】本発明の実施形態におけるセレクタ及び列配線の制御の動作を説明するタイミングチャートである。
【図１１】格納用シフトレジスタ２３が１ビット分のシフト毎に格納するＰＮ符号のビット列における各ビットのデータを示すテーブルである。
【図１２】図１の符号発生部１Ｂの構成例を示す概念図である。
【図１３】列配線が２５５本存在するときのＰＮ符号を発生するＰＮ符号発生回路１２０の構成を示す概念図である。
【図１４】直交符号であるウォルシュ符号を生成する手順を説明する概念図である。
【図１５】図１４におけるコードメモリ２１に記憶されているウォルシュ符号のテーブルを示す図である。
【図１６】本発明の第３の実施形態による容量検出回路を用いた指紋センサの構成を示すブロック図である。
【図１７】本発明の第４の実施形態による容量検出回路を用いた指紋センサの構成を示すブロック図である。
【図１８】第５の実施形態における復号演算回路１０の復号演算としての積和演算の演算式を示す概念図である。
【符号の説明】
【０１１２】
１，１Ｂ…符号発生部
２…列配線群
３…行配線群
３1，３2，３M…行配線グループ
４…センサ部
５…列配線駆動部
６…差動検出回路
７…サンプルホールド回路
８，８1，８2，８M…行配線スイッチ回路
９…Ａ／Ｄ変換器
１０…復号演算回路
１１…タイミング制御回路
１２…後段セレクタ回路
２０…ＰＮ符号発生回路
２１…シフトレジスタ
２２…ＥＸＯＲ（イクスクルーシブオア）
２３…格納用レジスタ
５０…基板
５１…絶縁膜
５２…空隙
５４…フィルム
１００…容量検出回路
２２０…直交符号読み出し回路
２２１…コードメモリ
２２２…アドレスカウンタ
【図１】
2005157643.tif 000007
【図２】
2005157643.tif 000008
【図３】
2005157643.tif 000009
【図４】
2005157643.tif 000010
【図５】
2005157643.tif 000011
【図６】
2005157643.tif 000012
【図７】
2005157643.tif 000013
【図８】
2005157643.tif 000014
【図９】
2005157643.tif 000015
【図１０】
2005157643.tif 000016
【図１１】
2005157643.tif 000017
【図１２】
2005157643.tif 000018
【図１３】
2005157643.tif 000019
【図１４】
2005157643.tif 000020
【図１５】
2005157643.tif 000021
【図１６】
2005157643.tif 000022
【図１７】
2005157643.tif 000023
【図１８】
2005157643.tif 000024