(57)【要約】【課題】トリミング検査工程において未書き込み及び誤書き込みを防止することが出来るトリミング回路の構成と検査方法を提供することを目的とする。【解決手段】トリミング素子に対して並列になるように付加容量を設置することにより、従来と比較して、印加電圧信号のオーバーシュートやリンギングを抑えることが可能となり、トリミング素子に印加される外部電圧源の出力電圧のパルスが安定し、一定時間に一定電圧を与えることが出来るため、トリミング素子に対して正確に書き込みを行うことが出来る。【選択図】図１
2005353866.tif 000002
【特許請求の範囲】
【請求項１】
トリミング素子の書き込みを行う外部電圧源回路に、トリミング素子に対して並列接続された容量と、トリミング素子に対して並列接続されたリレーを有することを特徴とする回路。
【請求項２】
前記請求項１記載の回路を使用して、トリミング検査を行う方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトリミング検査を行う回路の構成及びトリミング検査の方法に関するものである。
【背景技術】
【０００２】
近年、セットメーカーの部品点数の削減により無調整かつ高精度な半導体デバイスが求められている。この無調整化技術としてPSヒューズ技法が行なわれており、半導体の製造工程の一部である検査工程にてトリミングを行ない、求める出力特性を得ている。
【０００３】
PSヒューズはトリミング素子の一つであり、PSヒューズ技法とは、電圧の無印加状態では短絡状態にあるPSヒューズに対して外部より過電圧（トリミング素子を開放する電圧。以下、開放電圧）を印加し、PSヒューズを開放することで電流の流れていた部分に電流を流さないようにしたものである。このようなPSヒューズをいくつか回路内に配置し、適切な出力特性が得られるように調整することを目的としている。
【０００４】
まず従来の半導体のPSヒューズの書き込み方法について説明する。図４は従来のPSヒューズの書き込み回路の構成図である。図４において、１は外部電圧源回路、２は外部電圧源回路の入力端子、３はオペアンプ、４はチップ、５はPSヒューズ、６はテストパッドもしくはPE端子、７は仮想開放用リレー（通常は短絡状態）、８はリーク電流測定用電圧源、また、Rin、R1、R2、R3、R4は抵抗、Cinは容量、点Bは外部電圧源の出力である。
【０００５】
外部電圧源回路の入力端子２から入力された電圧は、抵抗Rin、R１、R２、R３、容量Cin、オペアンプ３で構成された負帰還増幅回路により、抵抗R２、R３の抵抗比からオペアンプの出力電圧が決まる。この電圧値から抵抗R４で起こる電圧降下を引いた電圧が外部電圧源回路の出力１（点B）であり、チップ４におけるテストパッドもしくはPE端子６に対する入力電圧である。これより、外部電圧源の出力から開放電圧を印加するような電圧を外部電圧源回路の入力端子に与えると、PSヒューズ５が溶断されてこのPSヒューズを開放することができる。
【０００６】
次に、PSヒューズを用いた出力特性の調整方法について説明する。図７は一般的なPSヒューズのトリミング回路の一例であり、１は外部電圧源回路、５のF１、F２、F３はPSヒューズ、７のS１、S２、S３は仮想開放用リレー、１１は入力端子、１２は出力端子、Q１、Q２、Q３、Q４、Q５は同一特性のNPN型トランジスタ、R１１、R１２、R１３、R１４、R１５は抵抗である。この回路のNPN型トランジスタQ１、Q２、Q３は、NPN型トランジスタQ４、Q５とベースが共通となり、NPN型トランジスタQ４とコレクタが共通となる構成で、エミッタには個々に抵抗R１１、R１２、R１３とPSヒューズを直列に配置しPSヒューズF１、F２、F３の片側は接地、他方は外部電圧源回路に接続されている。
【０００７】
仮想開放用リレー７は仮想的に開放させる時以外短絡状態なので、入力端子１１から入力された電流は、PSヒューズF１、F２、F３が開放状態でないとき、NPN型トランジスタQ１、Q２、Q３、Q４、Q５、抵抗R１１、R１２、R１３、R１４、R１５により構成されたカレントミラー回路により決まった電流比となる出力電流を出力端子１２から得ることができる。しかし外部電圧源より開放電圧を印加し、PSヒューズを開放したとき、出力電流は開放したPSヒューズに直列に接続された抵抗の影響をなくすことにより、PSヒューズの開放状態によって出力電流を可変することができる。この特性を利用して求める出力特性を得る。
【０００８】
検査工程は図５に示すようなプログラムフローで、まず、仮想開放用リレー７を使用して、外部電圧源によりPSヒューズを仮想的に開放させ、求める出力特性に調整する。その後、選択された開放すべきPSヒューズに対して、リーク電流測定用電圧源８により電圧を印加し、電流を測定することでPSヒューズの初期抵抗値を導出する。このようにしてPSヒューズが、開放しているのか、開放していないのかを調べ、開放していれば不良品である。次に、選択された開放すべきPSヒューズに対して、外部電圧源回路より開放電圧を印加し書き込みを行う。さらに、書き込み後にPSヒューズが正確に開放されていることを確認するため、外部電圧源回路によりテストパッドもしくはPE端子に電圧を印加し、リーク電流値を測定する。以上の工程を選択された全ての開放すべきPSヒューズに対して行い、PSヒューズのトリミングを完了する。
【０００９】
なお、この出願の発明に関する先行技術文献情報としては、例えば特許文献１が知られている。
【特許文献１】特開２００２−２６１３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来のトリミング素子の書き込みを行う外部電圧源回路では、トリミング素子に印加される開放電圧の立ち上がりが、リンギングなどによって不安定になることがある（図６）。このような場合、一定時間に一定電圧を加えることが出来ないことから、トリミング素子を正確に溶断出来ないことがある。そのため、正確に溶断するためには電圧レベル及び印加時間（期間）を制御する必要がある。
【００１１】
そこで本発明は、トリミング素子に対して正確に書き込みが行えるよう、トリミング素子に対してコンデンサを並列に接続して、印加される外部電圧源の出力電圧のリンギングを除去することでレベルと時間を安定して得る（図３）こと、また、トリミング素子に対してリレーを並列に接続して、そのリレーを適時使用することで上記のコンデンサに充電された電荷によるトリミング素子の誤書き込みを防ぐことを目的とする。
【課題を解決するための手段】
【００１２】
上記従来の課題を解決するため、本発明は以下の構成を有する。
【００１３】
請求項１に記載の発明は、トリミング素子に対して並列接続された容量（以下、付加容量）と、さらにトリミング素子に対して並列接続されたリレー（以下、放電用リレー）と、を有することを特徴とした電圧源回路である。
【００１４】
請求項２に記載の発明は、前記請求項１記載の回路を使用して、トリミング検査を行う方法である。
【発明の効果】
【００１５】
本発明によれば、トリミング素子に対して並列になるように付加容量を設置することにより、従来と比較して、印加電圧信号のオーバーシュートやリンギングを抑えることが可能となり、トリミング素子に印加される外部電圧源の出力電圧のパルスが安定し、一定時間に一定電圧を与えることが出来るため、トリミング素子に対して正確に書き込みを行うことが出来る。また、トリミング素子に対して並列になるように放電用リレーを設置することにより、トリミング素子を溶断前及び溶断後に、付加容量に充電された電圧を放電できるので、付加容量に充電された電荷によるトリミング素子の誤書き込みを防ぐことが出来る。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。
【００１７】
（実施の形態）
図１、２を用いて本発明の実施の形態のPSヒューズを書き込むための回路構成及び書き込み方法を説明する。
【００１８】
図１は本発明の実施の形態のPSヒューズの書き込み回路の構成図である。図1において、１は外部電圧源回路、２は外部電圧源回路の入力端子、３はオペアンプ、４はチップ、５はPSヒューズ、６はテストパッドもしくはPE端子、７は仮想開放用リレー（通常は短絡状態）、８はリーク電流測定用電圧源、９は付加容量、１０は放電用リレー（通常は開放状態）、また、Rin、R1、R2、R3、R4は抵抗、Cinは容量である。
【００１９】
外部電圧源回路の入力端子２から入力された電圧は、抵抗Rin、R１、R２、R３、容量Cin、オペアンプ３で構成された負帰還増幅回路により、抵抗R１、R２の抵抗比からオペアンプの出力電圧が決まる。この電圧値から抵抗R４で起こる電圧降下を引いた電圧が外部電圧源回路の出力１（点A）であり、チップ４におけるテストパッドもしくはPE端子６に対する入力電圧である。これより、外部電圧源の出力から開放電圧を印加するような電圧を外部電圧源回路の入力端子に与えると、PSヒューズが溶断されて、このPSヒューズを開放することができる。また、テストパッドもしくはPE端子に付加容量９が並列に接続されていることで、外部電圧源回路の出力電圧の立ち上がりがオーバーシュートやリンギングの影響を受けないので波形が安定する。PSヒューズを溶断後、放電用リレー１０を使用することで、付加容量に充電された電圧も放電することが出来るため、付加容量に充電された電荷によるトリミング素子の誤書き込みを防ぐことが出来る。
【００２０】
本実施形態における検査工程は図２に示すようなプログラムフローである。PSヒューズを用いた出力特性の調整方法は背景技術で述べた方法と同じなので省略する。
【００２１】
まず、仮想開放用リレー７を使用することで、外部電圧源によりPSヒューズを仮想的に開放させ、求める出力特性に調整する。その後、選択された開放すべきPSヒューズに対して、リーク電流測定用電圧源回路８により電圧を印加し、電流を測定することでPSヒューズの初期抵抗値を導出する。このとき、PSヒューズに対して書き込む前に放電用リレーを使用して、トリミング素子端子、付加容量に充電されている電荷の放電を行う。このようにしてPSヒューズが、開放しているのか、開放していないのかを調べ、開放していれば不良品である。次に、選択された開放すべきPSヒューズに対して、外部電圧源回路より開放電圧を印加し書き込みを行う。さらに書き込み後にPSヒューズが正確に開放されていることを確認するため、テストパッドもしくはPE端子に接続した外部電圧源回路により電圧を印加し、リーク電流値を測定する。最後に、書き込み後に放電用リレーを使用して、トリミング素子端子、付加容量に充電されている電荷の放電を行う。このように放電用リレーをプログラムフローに沿って使用することで、付加容量に充電された電荷によるトリミング素子の誤書き込みを防ぐことが出来る。以上の工程を選択された全ての開放すべきPSヒューズに対して行い、PSヒューズのトリミングを完了する。
【産業上の利用可能性】
【００２２】
本発明のトリミング素子の書き込み回路の構成及び書き込み方法は、トリミング検査におけるトリミング素子の書き込み方法として有用である。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態におけるトリミング素子の書き込み回路の構成図
【図２】本発明の実施の形態におけるトリミング検査のプログラムフロー図
【図３】図１の回路における点Aの電圧のパルス波形図
【図４】従来のトリミング素子の書き込み回路の構成図
【図５】従来のトリミング検査のプログラムフロー図
【図６】図４の回路における点Bの電圧のパルス波形図
【図７】一般的なPSヒューズのトリミング回路図
【符号の説明】
【００２４】
１  外部電圧源回路
２  外部電圧源回路の入力端子
３  オペアンプ
４  チップ
５  PSヒューズ
６  テストパッドもしくはPE端子
７  仮想開放用リレー
８  リーク電流測定用電圧源
９  付加容量
１０  放電用リレー
１１  入力端子
１２  出力端子
【図１】
2005353866.tif 000003
【図２】
2005353866.tif 000004
【図３】
2005353866.tif 000005
【図４】
2005353866.tif 000006
【図５】
2005353866.tif 000007
【図６】
2005353866.tif 000008
【図７】
2005353866.tif 000009