(57)【要約】【課題】  複数の電源装置を備えたプラズマ処理装置において、電源装置相互の位相のずれを無くすことができ、安定的なプラズマを得ることができるようにする。【解決手段】  プラズマ処理装置の電界印加電極１０は２つに分割されている。これら分割電極部材１１Ｌ．１１Ｒごとに電源装置３０Ｘ，３０Ｙが接続されている。各電源装置は、直流を交流に変換するインバータ３２Ｘ，３２Ｙを有している。これらインバータ３２Ｘ，３２Ｙは、同期手段４０のゲート信号出力部４１に接続されている。このゲート信号出力部からのゲート信号が各インバータのスイッチング素子３２ａ〜３２ｄのゲートに並列入力され、スイッチング動作が同期される。【選択図】  図２
2005168275.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向して間に処理ガスの通路を形成する電界印加電極及び接地電極と、これら電極間に前記処理ガスをプラズマ化するための電界を印加する複数の電源装置と、これら電源装置を同期させる同期手段とを備えたことを特徴とするプラズマ処理装置。
【請求項２】
前記複数の電源装置の各々が、商用交流電圧を直流に整流する整流部と、整流後の直流をスイッチングして交流電圧に変換するインバータを有し、前記同期手段が、各電源装置のインバータのスイッチング動作を互いに同期するように制御することを特徴とする請求項１に記載のプラズマ処理装置。
【請求項３】
前記同期手段が、前記複数の電源装置のインバータのための共通のゲート信号出力部を有し、このゲート信号出力部からのゲート信号を各インバータのスイッチング素子のゲートに並列に入力することを特徴とする請求項２に記載のプラズマ処理装置。
【請求項４】
前記同期手段が、各電源装置のインバータごとに設けられた複数のゲート信号出力部と、これらゲート信号出力部のための共通の同期信号供給部を有し、この同期信号供給部からの同期信号を各ゲート信号出力部に並列に入力し、これに応じて各ゲート信号出力部が、対応するインバータのスイッチング素子のゲートにゲート信号を入力することを特徴とする請求項２に記載のプラズマ処理装置。
【請求項５】
第１、第２の分割電極部材を有する電界印加電極と、
この電界印加電極との間に処理ガスの通路を形成する接地電極と、
前記第１分割電極部材と接地電極の間に前記処理ガスをプラズマ化するための電界を印加する第１電源装置と、
前記第２分割電極部材と接地電極の間に前記処理ガスをプラズマ化するための電界を印加する第２電源装置と、
前記第１電源装置と第２電源装置を同期させる同期手段と、を備えたことを特徴とするプラズマ処理装置。
【請求項６】
前記第１電源装置が、商用交流電圧を直流に整流する第１整流部と、整流後の直流をスイッチングして交流電圧に変換する第１インバータと、変換後の交流電圧を昇圧する第１出力トランスを有し、この第１出力トランスの二次コイルと前記第１分割電極部材とで構成された第１ＬＣ共振回路の共振周波数で駆動される共振形高周波電源であり、
前記第２電源装置が、商用交流電圧を直流に整流する第２整流部と、整流後の直流をスイッチングして交流電圧に変換する第２インバータと、変換後の交流電圧を昇圧する第２出力トランスを有し、この第２出力トランスの二次コイルと前記第２分割電極部材とで構成された第２ＬＣ共振回路の共振周波数で駆動される共振形高周波電源であり、
前記同期手段が、
前記第１インバータのスイッチング素子のゲートにゲート信号を入力する第１ゲート信号出力部と、
前記第２インバータのスイッチング素子のゲートにゲート信号を入力する第２ゲート信号出力部と、
これら第１、第２ゲート信号出力部のための共通の同期信号供給部と、
前記第１インバータから第１出力トランスの一次コイルへの出力波形を検出する検出部と、
この検出信号に基づいて発振周波数を前記第１ＬＣ共振回路の共振周波数に合うように補正する補正部と、
この補正後の発振周波数に基づく同期信号を前記第１、第２ゲート信号出力部に並列に入力してこれらゲート信号出力部から前記ゲート信号をそれぞれ出力させる共通同期信号供給部と、を有していることを特徴とする請求項５に記載のプラズマ処理装置。
【請求項７】
前記第１分割電極部材と接地電極との静電容量が、前記第２分割電極部材と接地電極との静電容量より大きく、
前記第２電源装置が、前記第１電源装置より印加電圧の立ち上り及び／又は立ち下り時間が長いことを特徴とする請求項５に記載のプラズマ処理装置。
【請求項８】
前記第１分割電極部材と接地電極との静電容量が、前記第２分割電極部材と接地電極との静電容量より大きく、
前記第２分割電極部材にコンデンサが並列接続されていることを特徴とする請求項５に記載のプラズマ処理装置。
【請求項９】
前記第１分割電極部材と第２分割電極部材が、一列に並んでおり、この第１、第２分割電極部材の列と平行に前記接地電極が配されていることを特徴とする請求項５〜８の何れかに記載のプラズマ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、プラズマ処理装置に関し、特に電源装置を複数備えたプラズマ処理装置に関する。
【背景技術】
【０００２】
例えば、特許文献１には、直流をインバータで連続波に変換し、一対の電極間に印加することにより、プラズマ表面処理を行なう装置が記載されている。
【０００３】
【特許文献１】特開２００３−２０３８００号公報（第１頁）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
大面積の被処理物を一度に処理するには、電極を大型化すればよい。しかし、そうすると電源からの単位面積あたりの供給電力が小さくなる。電源を大容量のものに替えればよいが、製造コスト等の面で容易でない。そこで、例えば、電極を複数に分割し、電界印加側の各分割電極に別々の電源を接続することが考えられる。しかし、電源相互の位相がずれていると、隣接する分割電極間に電位差が生じ、アークが発生するおそれがある。そのため、分割電極どうしの間に間隔を確保しなければならず、この間隔の部分で処理ムラが出来てしまう。
【課題を解決するための手段】
【０００５】
本発明は、互いに対向して間に処理ガスの通路を形成する電界印加電極及び接地電極と、これら電極間に前記処理ガスをプラズマ化するための電界を印加する複数の電源装置と、これら電源装置を同期させる同期手段とを備えたプラズマ処理装置を特徴とする。これによって、各電源装置の容量が小さくても電極の単位面積あたりの供給電力を十分に大きくすることができ、処理能力を確保できるだけでなく、電源装置相互の位相のずれを無くすことができ、安定的なプラズマを得ることができる。これによって、良好なプラズマ表面処理を行なうことができる。
【０００６】
ここで、前記複数の電源装置の各々が、商用交流電圧を直流に整流する整流部と、整流後の直流をスイッチングして交流電圧に変換するインバータを有し、前記同期手段が、各電源装置のインバータのスイッチング動作を互いに同期するように制御することが望ましい。これによって、複数の電源を確実に同期させることができる。インバータからの出力は、正弦波交流でもよく、パルス波交流や方形波交流等であってもよい。
【０００７】
前記同期手段が、前記複数の電源装置のインバータのための共通のゲート信号出力部を有し、このゲート信号出力部からのゲート信号を各インバータのスイッチング素子のゲートに並列に入力するようになっていてもよく、或いは、各電源装置のインバータごとに設けられた複数のゲート信号出力部と、これらゲート信号出力部のための共通の同期信号供給部を有し、この同期信号供給部からの同期信号を各ゲート信号出力部に並列に入力し、これに応じて各ゲート信号出力部が、対応するインバータのスイッチング素子のゲートにゲート信号を入力するようになっていてもよい。
【０００８】
前記電界印加電極と接地電極のうち少なくとも電界印加電極が複数の電極部材に分割され、各電極部材に電源装置が１つずつ接続されていてもよい。
すなわち、
第１、第２の分割電極部材を有する電界印加電極と、
この電界印加電極との間に処理ガスの通路を形成する接地電極と、
前記第１分割電極部材と接地電極の間に前記処理ガスをプラズマ化するための電界を印加する第１電源装置と、
前記第２分割電極部材と接地電極の間に前記処理ガスをプラズマ化するための電界を印加する第２電源装置と、
前記第１電源装置と第２電源装置を同期させる同期手段と、を備えていてもよい。
これによって、各分割電極部材を小型にすることができ、自重や対向電極間に生じるクーロン力等による撓みを小さくすることができる。
【０００９】
前記第１電源装置が、商用交流電圧を直流に整流する第１整流部と、整流後の直流をスイッチングして交流電圧に変換する第１インバータを有し、前記第２電源装置が、商用交流電圧を直流に整流する第２整流部と、整流後の直流をスイッチングして交流電圧に変換する第２インバータを有し、前記同期手段が、第１インバータと第２インバータのスイッチング動作を互いに同期するように制御することが望ましい。
【００１０】
前記同期手段が、前記第１、第２インバータのための共通のゲート信号出力部を有し、このゲート信号出力部からのゲート信号を第１、第２インバータのスイッチング素子のゲートに並列に入力するようになっていてもよい。或いは、前記同期手段が、第１ゲート信号出力部と、第２ゲート信号出力部と、これら第１、第２ゲート信号出力部のための共通の同期信号供給部を有し、この同期信号供給部からの同期信号を第１、第２ゲート信号出力部に並列に入力し、これに応じて、第１ゲート信号出力部が、第１インバータのスイッチング素子のゲートにゲート信号を入力するとともに、第２ゲート信号出力部が、第２インバータのスイッチング素子のゲートにゲート信号を入力するようになっていてもよい。
【００１１】
前記第１電源装置が、第１分割電極部材と第１電源装置の出力トランスの二次コイルとで構成された第１ＬＣ共振回路の共振周波数で駆動される共振形高周波電源であってもよく、前記第２電源装置が、第２分割電極部材と第２電源装置の出力トランスの二次コイルとで構成された第２ＬＣ共振回路の共振周波数で駆動される共振形高周波電源であってもよい。この場合、前記同期手段が、
前記第１電源装置のインバータのスイッチング素子のゲートにゲート信号を入力する第１ゲート信号出力部と、
前記第２電源装置のインバータのスイッチング素子のゲートにゲート信号を入力する第２ゲート信号出力部と、
これら第１、第２ゲート信号出力部のための共通の同期信号供給部と、
前記第１インバータから第１出力トランスの一次コイルへの出力波形を検出する検出部と、
この検出信号に基づいて発振周波数を前記第１ＬＣ共振回路の共振周波数に合うように補正する補正部と、
この補正後の発振周波数に基づく同期信号を前記第１、第２ゲート信号出力部に並列に入力してこれらゲート信号出力部から前記ゲート信号をそれぞれ出力させる共通同期信号供給部と、
を有していることが望ましい。これによって、共振形の第１、第２電源装置を確実に同期させることができる。
【００１２】
前記第１分割電極部材と接地電極との静電容量が、前記第２分割電極部材と接地電極との静電容量より大きい場合には、前記第２電源装置の出力電圧の立ち上り及び／又は立ち下り時間を前記第１電源装置より長くしたり（図６参照）、前記第２分割電極部材にコンデンサを並列接続したりしてもよい（図８参照）。これによって、第１分割電極部材と第２分割電極部材に印加される電圧波形を互いに合致させることができる。
【００１３】
前記第１分割電極部材と第２分割電極部材が、一列に並んでおり、この列と平行に接地電極が配されていてもよい。この場合でも、前記同期手段によって、分割電極部材間に電位差が生じるのを防止でき、これら分割電極部材間にアークが発生するのを防止できる。これによって、分割電極部材どうしの間隔を狭くすることができる。当接することもできる。よって、これら分割電極部材間に対応する部分の処理ムラを防止することができ、良好なプラズマ表面処理を確実に行なうことができる。
接地電極は、一体物でもよく、電界印加電極と同様に第１分割電極部材と第２分割電極部材に分割されていてもよい。
電界印加電極の第１分割電極と第２分割電極が一列に並べられるとともに、接地電極の第１分割電極と第２分割電極が一列に並べられ、電界印加電極と接地電極の第１分割電極部材どうしが対向し、第２分割電極部材どうしが対向するように配置されていてもよい。
【００１４】
電界印加電極の第１、第２分割電極部材と接地電極の第１、第２分割電極部材が、互い違いに配置されていてもよい。すなわち、電界印加電極の第１分割電極部材と接地電極の第２分割電極部材が一列に並べられ、接地電極の第１分割電極部材と電界印加電極の第２分割電極部材が一列に並べられ、電界印加電極と接地電極の第１分割電極部材どうしが対向し、第２分割電極部材どうしが対向するように配置されていてもよい。これによって、電界印加電極の第１分割電極部材と接地電極の第２分割電極部材の間、及び接地電極の第１分割電極部材と電界印加電極の第２分割電極部材の間でも放電を起こすことができ、プラズマ処理空間にすることができる。
電界印加の分割電極部材と接地電極の分割電極部材は、並び方向の同位置に配置されたものどうしが正対していてもよく、並び方向にずれて配置されていてもよい。
電界印加電極が複数の電極部材に分割されておらず一体物であり、この１つの電界印加電極に前記複数の電源装置が接続されていてもよい。この場合でも、複数の電源装置が同期しているので、電界が不安定になるのを防止できる。
【発明の効果】
【００１５】
本発明によれば、各電源装置の容量が小さくても電極の単位面積あたりの供給電力を十分に大きくすることができ、処理能力を確保できるだけでなく、電源装置相互の位相のずれを無くすことができ、アークの発生等を防止して安定的なプラズマを得ることができる。これによって、良好なプラズマ表面処理を行なうことができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態を説明する。
図１は、本発明に係る常圧プラズマ処理装置の基本構成例を示したものである。プラズマ処理装置は、一対をなす電界印加電極１０及び接地電極２０と、第１、第２の２つ（複数）の電源装置３０Ｘ，３０Ｙと、これら第１、第２電源装置３０Ｘ，３０Ｙの同期手段４０を備えている。
【００１７】
電界印加電極１０は、第１、第２の２つ（複数）の電極部材１１Ｌ，１１Ｒに分割されている。分割電極部材１１Ｌ，１１Ｒは、それぞれ平板状をなし、一直線をなすように左右に並べられている。同様に、接地電極２０は、第１、第２の２つ（複数）の平板状の電極部材２１Ｌ，２１Ｒに分割され、これら分割電極部材２１Ｌ，２１Ｒが一直線をなすように左右に並べられている。
左側の分割電極部材１１Ｌ，２１Ｌどうしは、互いに正対している。右側の分割電極部材１１Ｒ，２１Ｒどうしは、互いに正対している。
図示は省略するが、左側の分割電極部材１１Ｌ，２１Ｌの少なくとも一方の対向面、及び右側の分割電極１１Ｒ，２１Ｒの少なくとも一方の対向面には、アーク放電の防止のためにアルミナ等のセラミックからなる固体誘電体層が設けられている。
【００１８】
電界印加電極１０における左側の第１分割電極部材１１Ｌは、第１電源装置３０Ｘに接続され、右側の第２分割電極部材１１Ｒは、第２電源装置３０Ｙに接続されている。各電源装置３０Ｘ，３０Ｙは、例えば正弦波状の高周波交流電圧を出力するようになっている。
接地電極２０の２つの分割接地電極部材２１Ｌ，２１Ｒは、共に接地線２９を介して接地されている。
【００１９】
電界印加電極１０と接地電極２０どうしの間にプラズマ放電空間となるとともに処理ガスを通す通路ともなる隙間１が形成されている。すなわち、左側の分割電極部材１１Ｌ，２１Ｌどうし間に左右に細長い第１部分隙間１ａが形成され、右側の分割電極１１Ｒ，２１Ｒどうし間に左右に細長い第２部分隙間１ｂが形成されている。これら第１、第２部分隙間１ａ，１ｂどうしが一列に並べられることにより、左右に細長く延びる隙間１が構成されている。
図示は省略するが、常圧プラズマ処理装置は、プラズマ処理の目的に応じた処理ガスの供給源を備えている。この供給源からの処理ガスが、処理ガス通路としての隙間１に導入され、電源装置３０Ｘ，３０Ｙによる印加電界によってプラズマ化されるようになっている。このプラズマ化された処理ガスが、被処理物に吹付けられることによって、所望のプラズマ表面処理が行なわれるようになっている。
【００２０】
なお、本実施形態におけるプラズマ表面処理は、略常圧下で実行される。本発明における略常圧（大気圧近傍の圧力）とは、１．０１３×１０4〜５０．６６３×１０4Ｐａの範囲を言い、圧力調整の容易化や装置構成の簡便化を考慮すると、１．３３３×１０4〜１０．６６４×１０4Ｐａ（１００〜８００Ｔｏｒｒ）が好ましく、９．３３１×１０4〜１０．３９７×１０4Ｐａ（７００〜７８０Ｔｏｒｒ）がより好ましい。
【００２１】
２つの電源装置３０Ｘ，３０Ｙは、同期手段４０に接続されている。同期手段４０は、電源装置３０Ｘ，３０Ｙの出力位相を同期させるようになっている。
【００２２】
上記構成によれば、分割電極部材１１Ｌ，１１Ｒごとに電源装置３０Ｘ，３０Ｙが接続されているので、各電源装置３０Ｘ，３０Ｙの容量が大きくなくても、電極１０，２０の単位面積あたりの供給電力を十分に大きくすることができる。したがって、処理能力を確保できる。
それに加えて、同期手段４０によって２つの電源装置３０Ｘ，３０Ｙ相互の位相のずれを無くすことができる。したがって、分割電極部材１１Ｌ，１１Ｒ間に電位差が生じるのを防止でき、ひいてはこれら分割電極部材１１Ｌ，１１Ｒ間にアークが発生するのを防止できる。これによって、分割電極部材１１Ｌ，１１Ｒどうしの間隔を狭くでき、或いは当接することもできる。よって、これら分割電極部材１１Ｌ，１１Ｒ間に対応する部分の処理ムラを防止することができる。この結果、良好なプラズマ表面処理を行なうことができる。
また、電極１０，２０を分割することにより各分割電極の長さを短くでき、クーロン力や自重等による撓みを小さくすることができる。
【００２３】
図２は、本発明に係る常圧プラズマ処理装置の具体構成例を示したものである。第１電源装置３０Ｘは、商用交流電源３に接続された第１直流整流部３１Ｘと、この第１直流整流部３１Ｘに接続された第１インバータ３２Ｘと、この第１インバータ３２Ｘに接続された第１出力トランス３３Ｘを有している。
第１直流整流部３１Ｘは、例えばダイオードブリッジや平滑回路を有し、商用電源３の商用交流電圧を直流に整流する。
第１インバータ３２Ｘは、トランジスタからなる第１スイッチング素子３２ａｘ，３２ｂｘ，３２ｃｘ，３２ｄｘのブリッジ回路を有し、整流後の直流をスイッチングして所定波形の交流電圧に変換するようになっている。
第１出力トランス３３Ｘは、第１インバータ３２Ｘに接続された一次コイル３３１ｘと、第１分割電極部材１１Ｌに接続された二次コイル３３２ｘとを有し、第１インバータ３２Ｘからの出力電圧を昇圧し、第１分割電極部材１１Ｌに供給するようになっている。
【００２４】
第２電源装置３０Ｙは、第１電源装置３０Ｘと同一構成をなしている。すなわち、第２電源装置３０Ｙは、商用交流電源３に接続された第２直流整流部３１Ｙと、この第２直流整流部３１Ｙに接続された第２インバータ３２Ｙと、この第２インバータ３２Ｙに接続された第２出力トランス３３Ｙを有している。
第２直流整流部３１Ｙは、例えばダイオードブリッジや平滑回路を有し、商用電源３の商用交流電圧を直流に整流する。
第２インバータ３２Ｙは、トランジスタからなる第２スイッチング素子３２ａｙ，３２ｂｙ，３２ｃｙ，３２ｄｙのブリッジ回路を有し、整流後の直流をスイッチングして所定波形の交流電圧に変換するようになっている。
第２出力トランス３３Ｙは、第２インバータ３２Ｙに接続された一次コイル３３１ｙと、第２分割電極部材１１Ｒに接続された二次コイル３３２ｙとを有し、第２インバータ３２Ｙからの出力電圧を昇圧し、第２分割電極部材１１Ｒに供給するようになっている。
【００２５】
同期手段４０は、第１，第２インバータ３２Ｘ，３２Ｙの制御手段によって構成されている。すなわち、同期手段（インバータ制御手段）４０は、２つ（複数）のインバータ３２Ｘ，３２Ｙのスイッチング素子３２ａｘ〜３２ｄｘ，３２ａｙ〜３２ｄｙのための共通（単一）のゲート信号出力部４１を有している。共通ゲート信号出力部４１には、４つの端子４１ａ，４１ｂ，４１ｃ，４１ｄが設けられている、端子４１ａからゲート信号線４２ａが延びている。ゲート信号線４２ａは、２つの線４２ａｘ，４２ａｙに分岐している。一方の分岐線４２ａｘは、パルストランス４３ａｘを介して第１電源装置３０Ｘのスイッチング素子３２ａｘのゲートに接続されている。他方の分岐線４２ａｙは、パルストランス４３ａｙを介して第２電源装置３０Ｙのスイッチング素子３２ａｙのゲートに接続されている。
【００２６】
同様に、端子４１ｂからのゲート信号線４２ｂは、２手に分岐し、一方の分岐線４２ｂｘは、パルストランス４３ｂｘを介して第１電源装置３０Ｘのスイッチング素子３２ｂｘのゲートに接続され、他方の分岐線４２ｂｙは、パルストランス４３ｂｙを介して第２電源装置３０Ｙのスイッチング素子３２ｂｙのゲートに接続されている。
【００２７】
端子４１ｃからのゲート信号線４２ｃは、２手に分岐し、一方の分岐線４２ｃｘは、パルストランス４３ｃｘを介して第１電源装置３０Ｘのスイッチング素子３２ｃｘのゲートに接続され、他方の分岐線４２ｃｙは、パルストランス４３ｃｙを介して第２電源装置３０Ｙのスイッチング素子３２ｃｙのゲートに接続されている。
【００２８】
端子４１ｄからのゲート信号線４２ｄは、２手に分岐し、一方の分岐線４２ｄｘは、パルストランス４３ｄｘを介して第１電源装置３０Ｘのスイッチング素子３２ｄｘのゲートに接続され、他方の分岐線４２ｄｙは、パルストランス４３ｄｙを介して第２電源装置３０Ｙのスイッチング素子３２ｄｙのゲートに接続されている。
【００２９】
上記構成によれば、第１電源装置３０Ｘのインバータ３２Ｘのスイッチング素子３２ａｘと、第２電源装置３０Ｙのインバータ３２Ｙのスイッチング素子３２ａｙとに、同一のゲート信号を並列入力することができる。これによって、これらスイッチング素子３２ａｘ，３２ａｙを同時にオンオフすることができる。同様にして、スイッチング素子３２ｂｘ，３２ｂｙどうしを同時にオンオフでき、スイッチング素子３２ｃｘ，３２ｃｙどうしを同時にオンオフでき、スイッチング素子３２ｄｘ，３２ｄｙどうしを同時にオンオフできる。
【００３０】
これによって、２つの電源装置３０Ｘ，３０Ｙのインバータ３２Ｘ，３２Ｙのスイッチング動作を確実に同期させることができ、電源装置３０Ｘ，３０Ｙの出力位相を確実に同期させることができる。したがって、２つの分割電極部材１１Ｌ，１１Ｒに同位相の電圧を印加することができる。よって、分割電極部材１１Ｌ，１１Ｒ間に電位差が生じるのを確実に防止でき、アーク発生を確実に防止できる。これによって、安定的で良好なプラズマ表面処理を確実に行なうことができる。
【００３１】
図３は、図１の他の具体構成例を示したものである。この装置は、同期手段（インバータ制御手段）の構成が図２の装置と異なっている。すなわち、同期手段４０には、ゲート信号出力部が電源装置３０Ｘ，３０Ｙごとに設けられている。すなわち、同期手段４０には、第１電源装置３０Ｘのための第１ゲート信号出力部４１Ｘと、第２電源装置３０Ｙのための第２ゲート信号出力部４１Ｙが設けられ、これらゲート信号出力部４１Ｘ，４１Ｙが共通の同期信号供給部４５にて同期制御されるようになっている。
【００３２】
第１ゲート信号出力部４１Ｘには、４つの端子４１ａｘ，４１ｂｘ，４１ｃｘ，４１ｄｘが設けられている。端子４１ａｘからゲート信号線４２ａｘが延びている。ゲート信号線４２ａｘは、パルストランス４３ａｘを介して第１電源装置３０Ｘのスイッチング素子３２ａｘのゲートに接続されている。同様に、端子４１ｂｘからゲート信号線４２ｂｘが延び、パルストランス４３ｂｘを介してスイッチング素子３２ｂｘのゲートに接続されている。端子４１ｃｘからゲート信号線４２ｃｘが延び、パルストランス４３ｃｘを介してスイッチング素子３２ｃｘのゲートに接続されている。端子４１ｄｘからゲート信号線４２ｄｘが延び、パルストランス４３ｄｘを介してスイッチング素子３２ｄｘのゲートに接続されている。
【００３３】
第２ゲート信号出力部４１Ｙには、４つの端子４１ａｙ，４１ｂｙ，４１ｃｙ，４１ｄｙが設けられている、端子４１ａｙからゲート信号線４２ａｙが延びている。ゲート信号線４２ａｙは、パルストランス４３ａｙを介して第２電源装置３０Ｙのスイッチング素子３２ａｙのゲートに接続されている。同様に、端子４１ｂｙからゲート信号線４２ｂｙが延び、パルストランス４３ｂｙを介してスイッチング素子３２ｂｙのゲートに接続されている。端子４１ｃｙからゲート信号線４２ｃｙが延び、パルストランス４３ｃｙを介してスイッチング素子３２ｃｙのゲートに接続されている。端子４１ｄｙからゲート信号線４２ｄｙが延び、パルストランス４３ｄｙを介してスイッチング素子３２ｄｙのゲートに接続されている。
【００３４】
同期信号供給部４５は、２つのゲート信号出力部４１Ｘ，４１Ｙに共通の同期信号を供給するようになっている。すなわち、同期信号供給部４５の出力端子から同期信号線４６が延びている。同期信号線４６は、２つの線４６ｘ，４６ｙに分岐している。一方の分岐線４６ｘは、第１ゲート信号出力部４１Ｘに接続され、他方の分岐線４６ｙは、第２ゲート信号出力部４１Ｙに接続されている。
【００３５】
上記構成によれば、同期信号供給部４５からの同一の同期信号が２つのゲート信号出力部４１Ｘ，４１Ｙに並列入力され、この同期信号に基づいてゲート信号出力部４１Ｘ，４１Ｙがゲート信号をそれぞれ出力する。これによって、２つの電源装置３０Ｘ，３０Ｙのインバータ３２Ｘ，３２Ｙのスイッチング動作を確実に同期させることができ、電源装置３０Ｘ，３０Ｙの出力位相を確実に同期させることができる。よって、２つの分割電極部材１１Ｌ，１１Ｒに同位相の電圧を印加することができ、分割電極部材１１Ｌ，１１Ｒ間に電位差が生じてアークが発生するのを確実に防止できる。これによって、安定的で良好なプラズマ表面処理を確実に行なうことができる。
【００３６】
図４は、図３の変形態様を示したものである。この態様の同期手段４０には、第１電源装置３０Ｘのための第１コントロールＩＣ４１３と第２電源装置３０Ｙのための第２コントロールＩＣ４１４が設けられている。第１コントロールＩＣ４１３は、図３の同期信号供給部４５と第１ゲート信号出力部４１Ｘに相当する機能を含んでいる。すなわち、第１コントロールＩＣ４１３には、発振回路が内臓されており、この発振回路の発振信号（同期信号）に基づいて端子４１ａｘ，４１ｂｘ，４１ｃｘ，４１ｄｘからゲート信号が第１インバータ３２Ｘへ出力される。しかも、第１コントロールＩＣ４１３の発振回路は、発振信号線４６３を介して第２コントロールＩＣ４１４に接続されている。これにより、第１コントロールＩＣ４１３の発振信号が、第２コントロールＩＣ４１４にも入力されるようになっている。
【００３７】
第２コントロールＩＣ４１４は、図３の第２ゲート信号出力部４１Ｙに相当する機能を含んでおり、上記第１コントロールＩＣ４１３からの発振信号に基づいて端子４１ａｙ，４１ｂｙ，４１ｃｙ，４１ｄｙからゲート信号を第２インバータ３２Ｙへ出力するようになっている。
これによって、２つのインバータ３２Ｘ，３２Ｙのスイッチング動作を確実に同期させることができ、電源装置３０Ｘ，３０Ｙの出力位相を確実に同期させることができる。
【００３８】
図５は、図３の他の変形態様を示したものである。
第１分割電極部材１１Ｌ，２１Ｌと第１出力トランス３３Ｘの二次コイル３３２ｘとにより第１ＬＣ共振回路３５１が構成され、第２分割電極部材１１Ｒ，２１Ｒと第２出力トランス３３Ｙの二次コイル３３２ｙとにより第２ＬＣ共振回路３５２が構成されている。電源装置３０Ｘ，３０Ｙは、これらＬＣ共振回路３５１，３５２を共振させる共振形高周波電源が用いられている。
【００３９】
第１電源装置３０Ｘのインバータ３２Ｘの出力側（トランス３３Ｘの一次側）からフィードバック信号線４５９が延びている。このフィードバック信号線４５９が、同期手段４０に格納された検出回路４５２（検出部）に接続されている。検出回路４５２は、同期信号供給部４５に格納された補正回路４５３（補正部）に接続されている。
【００４０】
検出回路４５２は、フィードバック信号線４５９を介して第１インバータ３２Ｘから第１出力トランス３３Ｘの一次コイル３３１ｘへの出力電流又は出力電圧を検出し、補正回路４５３に出力する。補正回路４５３は、検出回路４５２からの入力に基づいて発振周波数を補正する。すなわち、フィードバックループで生じる信号の遅れを調整する。具体的には、第１インバータ３２Ｘの出力周波数が、所定の周波数より低いときは、発振周波数を高くする。一方、第１インバータ３２Ｘの出力周波数が、所定の周波数より高いときは、発振周波数を低くする。同期信号供給部４５は、この補正後の発振周波数の同期信号を第１ゲート信号出力部４１Ｘと第２ゲート信号出力部４１Ｙに並列入力する。これによって、２つの電源装置３０Ｘ，３０Ｙを同期させることができる。
【００４１】
第１電極部材と第２電極部材のサイズひいては静電容量は、図１〜図５の態様のように同じであるのが好ましいが、互いに異なっていてもよい。例えば、図６に示す装置では、第１分割電極部材１１Ｌ，２１Ｌが第２分割電極部材１１Ｒ，２１Ｒより、長さ方向の寸法が大きく、ひいては静電容量が大きい。この場合、図７に示すように、第２電源装置３０Ｙから第２分割電極部材１１Ｒへの出力パルス電圧の立ち上り及び／又は立ち下り時間ｔ２を第１電源装置３０Ｘから第１分割電極部材１１Ｌへの出力パルス電圧の立ち上り及び／又は立ち下り時間ｔ１より長くするのが好ましい。或いは、図８に示すように、小サイズのほうの分割電極部材１１Ｒにコンデンサ１１３を並列接続することにしてもよい。これによって、大サイズの分割電極部材１１Ｌと小サイズの分割電極部材１１Ｒに印加される電圧波形を互いに合致させることができる。
【００４２】
本発明は、上記実施形態に限定されるものではなく、種々の改変をなすことができる。
例えば、電界印加電極１０は、２つの分割電極部材１１Ｌ，１１Ｒに限らず、３つ以上の電極部材に分割されていてもよい。この場合、これら３つの分割電極部材の何れか１つを第１分割電極部材とし、他の何れか１つを第２分割電極部材とする。
電界印加電極１０が３つ以上の電極部材に分割されている場合には、電源装置もそれら分割電極部材と同数設け、各分割電極部材に１つずつ接続するのが望ましい。この場合、これら３つの分割電極部材のうちの第１分割電極部材に接続された電源装置が「第１電極装置」となり、第２分割電極部材に接続された電源装置が「第２電極装置」となる。
接地電極２０も３つ以上の電極部材に分割されていてもよい。
電界印加電極１０の第２分割電極部材１１Ｒと接地電極２０の第２分割電極部材２１Ｒの位置が互いに入れ替わり、互い違いの極性配置になっていてもよい。
電界印加電極１０が、複数の分割電極部材に分割される一方、接地電極２０は、分割されず、一本物になっていてもよい。
電界印加電極１０が分割されず一本物になっており、この一本物の電界印加電極１０に複数の電源装置が接続されていてもよい。
電極構造は、平行平板構造に限られず、二重環状構造でもよく、一方が円筒状（ロール状）をなし他方が円筒凹面を有する構造であっていてもよい。
本発明は、成膜、洗浄、エッチング、アッシング、表面改質等の種々のプラズマ表面処理に遍く適用できる。
略常圧環境でプラズマ処理だけでなく、減圧環境でのプラズマ処理にも適用できる。
【実施例１】
【００４３】
実施例を説明する。
図２の常圧プラズマ処理装置を用いてプラズマ処理を行なった。スイッチング周波数は３０ｋＨｚとし、電極１０，２０間のピーク電圧は、Ｖpp＝１５ｋＶとした。
その結果、隣り合う分割電極部材１１Ｌ，１１Ｒ間にアーク放電等の異常放電は生じないことが確認された。
【図面の簡単な説明】
【００４４】
【図１】本発明に係る常圧プラズマ処理装置の基本構成例を示す回路図である。
【図２】図１の具体構成例を示す回路図である。
【図３】図１の具体構成の他の実施形態を示す回路図である。
【図４】図３の変形例を示す回路図である。
【図５】図３の他の変形例を示す回路図である。
【図６】図１において第１分割電極部材と第２分割電極部材のサイズが異なる態様を示す回路図である。
【図７】図６の第１電源装置と第２電源装置の出力電圧波形を示すグラフであり、横軸は時間であり、縦軸は電圧である。
【図８】図６において他の解決手段を適用した態様を示す回路図である。
【符号の説明】
【００４５】
１０  電界印加電極
１１Ｌ  第１分割電極部材
１１Ｒ  第２分割電極部材
１１３  コンデンサ
２０  接地電極
３  商用交流電源
３０Ｘ  第１電源装置
３０Ｙ  第２電源装置
３１Ｘ  第１整流部
３１Ｙ  第２整流部
３２Ｘ  第１インバータ
３２Ｙ  第２インバータ
３２ａｘ，３２ｂｘ，３２ｃｘ，３２ｄｘ  第１インバータのスイッチング素子
３２ａｙ，３２ｂｙ，３２ｃｙ，３２ｄｙ  第２インバータのスイッチング素子
３３Ｘ  第１出力トランス
３３１ｘ  一次コイル
３３２ｘ  二次コイル
３３Ｙ  第２出力トランス
３３２ｙ  二次コイル
３５１  第１ＬＣ共振回路
３５２  第２ＬＣ共振回路
４１  共通ゲート信号出力部
４１Ｘ，第１ゲート信号出力部
４１Ｙ  第２ゲート信号出力部
４５  共通同期信号供給部
４５２  検出回路（検出部）
４５３  補正回路（補正部）
【図１】
2005168275.tif 000003
【図２】
2005168275.tif 000004
【図３】
2005168275.tif 000005
【図４】
2005168275.tif 000006
【図５】
2005168275.tif 000007
【図６】
2005168275.tif 000008
【図７】
2005168275.tif 000009
【図８】
2005168275.tif 000010