(57)【要約】【課題】半導体ウェハに整然と規則的配列で製造された多数の半導体デバイスを、そのままの位置関係でばらけること無く効率良く分断して微小チップ化し、転写先基板へ選択転写する。【解決手段】表面に集積回路を形成した半導体基板をチップに加工するに際し、表面の集積回路を形成していない部分を除去して集積回路部を凸設し、この凸部に係合する凹部に吸引用の貫通孔を配設した治具と前記凸型半導体基板を嵌合させ、次いで凸部以外の半導体基板を裏面から除去しチップ化する。このチップの転写位置に接着剤層を形成した他の基板に治具を位置合わせして選択転写する。【選択図】図４
2005353707.tif 000002
【特許請求の範囲】
【請求項１】
表面に集積回路を形成した半導体基板の分断方法であって、基板表面の集積回路を形成していない部分を除去して集積回路部を凸設し、この凸部に係合する凹部に吸引用の貫通孔を配設した治具と、前記凸型半導体基板を嵌合させ、次いで凸部以外の半導体基板を裏面から除去して半導体チップを製造することを特徴とする半導体基板の分断方法。
【請求項２】
半導体基板が絶縁酸化膜上にシンリコン結晶膜を形成したＳＯＩ基板であることを特徴とする請求項１記載の半導体基板の分断方法。
【請求項３】
半導体チップを他の基板に転写する選択転写方法において、絶縁酸化膜上にシンリコン結晶膜を形成して集積回路を形成したＳＯＩ基板の表面を、集積回路を形成していない部分を除去して集積回路部を凸設させ、次いでこの凸部に係合する凹部に吸引用の貫通孔を配設した治具と、上記凸型ＳＯＩ基板を嵌合させ、その後凸部以外のＳＯＩ基板を裏面からエッチングで除去してチップに分断し、治具の貫通孔から負圧でチップを把持し、このチップの転写位置に接着剤層を形成した他の基板へ、治具を位置合わせして転写することを特徴とする半導体チップの選択転写方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、小型携帯機器に使用される半導体デバイスや、微小メモリーチップや、液晶ディスプレイ、有機ELディスプレイ等で使用される画素制御素子など、超小型薄型半導体チップの製造方法に関するものである。
【背景技術】
【０００２】
現在、携帯電話、ＰＤＡなど小型携帯機器に使用される電子部品は、より軽く、持ち運びを容易にするために、小型、軽量化が進んでいる。現在のところ、携帯機器では、もっともサイズの小さなもので、200μm×200μm×400μmサイズの微小チップが使用され始めている。
さらに、微小なもので、400μm×400μm×50μmといったタグチップ（ＩＣチップ）も使用され始めている。
これら微小チップの加工方法は、直径８インチ、厚さ0.7mmといった単結晶シリコン基板に集積回路などのデバイスを形成した後、研磨、切断されて、チップ化されている。
通常、単結晶シリコン基板に回路形成し、次いでダイシング後、粘着テープに固定され、単結晶シリコン基板の裏面を研磨してチップ化している。すなわち、加工されたチップは、粘着テープ上に固定された状態で仕上がる。
この粘着テープからのチップの剥離は、裏面からピンで押し上げ、チップをピックアップする方法が採用されたり、粘着テープ自身に粘着力を変化する特性を持たせ、特定条件（熱、光など）を粘着テープに与えることで、チップを剥離させる方法（自己剥離機能）が採用されている。
【０００３】
しかし、チップが薄くなった場合、裏面からピンで押し上げる方法は、チップを損傷するため、薄さが70μm以下といった薄型チップでは採用できない。さらに、自己剥離タイプの粘着テープを使用する方法では、チップが1mm×1mm程度よりも小さくなった場合、低粘着化しても剥離できないという問題が生じる。あるいは、溶液に浸すことで粘着剤を溶解させて、チップのみを回収するという方法も考えられる。また、特開平８−３２３７３７号では軟質粘着シートを半導体ウェハ裏面に貼付し、治具の凹面に沿って吸引湾曲させて複数のチップに分割する装置が開示されている。しかし画素制御素子では配線を行う必要が有るため、裏表及び上下左右が定められた特定の一方向のみの状態のチップを、他の基板に多数ピックアップして規則正しく転写する必要がある。上記の方法ではもともと整然と配列された状態で加工されたチップがばらばらになってしまい、次工程でチップの配置や検査などを行なう場合、その工程の前に、チップを再度配列しなおす、あるいは、チップを個別に位置合わせした後、ピックアップする、という工程が増える結果となってしまう。
また、特開平８−２５０４５４号公報には３つの実施例が開示されているが、いずれも半導体ウェハに粘着シートを貼り付ける工程が含まれている。
また、通常、１枚の結晶シリコン基板から数１０万個のチップを加工できるが、一旦ばらばらになった数１０万個のチップを再配列しなおすことは、生産効率を悪化させている。
また、結晶シリコン基板をドライエッチングする場合、エッチングの面内均一性が問題となる場合がある。これは、主にドライエッチング装置のガス流路や電極といった装置に起因する問題である。特に、本発明のようなダイシング基板の裏面全面エッチングによるチップ加工の場合では、エッチング量が多いため、面内の不均一が顕著となる。このように面内不均一の状態で、ドライエッチングをすると、加工したチップ形状が不均一になるという問題が生じる。
【特許文献１】特開平８−３２３７３７号公報
【特許文献２】特開平８−２５０４５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述のように、超小型薄型チップの製造方法において、チップ加工に粘着テープを用いる場合は、その粘着テープから、チップを剥離できない、あるいは剥離できたとしても、ばらけてしまったり、半導体ウェハからチップへの分割工程時には、粘着テープを貼付する工程と剥離する工程が必ず含まれてしまい、生産効率が悪いという問題がある。また、画素制御素子に使用されるチップは配線を行う必要が有るため、裏表及び上下左右が定められた特定の一方向のみの状態のチップを、他の基板に多数ピックアップして規則正しく転写する必要がある。そこで、半導体ウェハに整然と規則的配列で製造された多数の半導体デバイスを、そのままの位置関係でばらけること無く効率良く分断して微小チップ化する方法が求められている。また、規則的配列のままの状態で分断された微小チップを規則的配列で転写したり、他の規則性に並び替えて他の基板に選択転写する方法が要求されている。加えて、ドライエッチングによってチップ加工を行なう際の均一性を確保することも必要とされている。
本願発明は、上記の問題点を克服した半導体基板の分断方法および半導体チップの選択転写方法を提供することである。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、請求項１に係る発明は、表面に集積回路を形成した半導体基板の分断方法であって、基板表面の集積回路を形成していない部分を除去して集積回路部を凸設し、この凸部に係合する凹部に吸引用の貫通孔を配設した治具と、前記凸型半導体基板を嵌合させ、次いで凸部以外の半導体基板を裏面から除去して半導体チップを製造することを特徴とする半導体基板の分断方法である。
上記方法によれば、粘着テープを用いないために、まず、粘着テープの貼付及び剥離工程を省くことができ生産が効率的に行うことができる。また、粘着テープを使用することによって生じる欠点であるチップが剥離しない、チップが剥離するが規則的配列を保持できないといった問題が生じない。なお、本願発明では、複数のチップ間の規則的配列は、治具によって保持される。また、治具には真空吸引用貫通孔が配設されているため、吸引のオン・オフによって半導体チップの保持と分離の制御は容易となる。
【０００６】
請求項２に係る発明は半導体基板が絶縁酸化膜上にシンリコン結晶膜を形成したＳＯＩ基板であることを特徴とする請求項１記載の半導体基板の分断方法である。
この請求項２記載の方法では、請求項１記載の方法によって加工される微小チップの均一性を良くすることができる。すなわち、半導体基板として、ＳＯＩ基板を使用することで、凸型半導体基板の裏面エッチングの際に、酸化シリコン層がエッチングストッパーとして機能し、凸型半導体基板裏面の全面を均一にエッチングして
寸法が均一なチップを得ることが可能となる。
【０００７】
請求項３に係る発明は半導体チップを他の基板に転写する選択転写方法において、絶縁酸化膜上にシンリコン結晶膜を形成して集積回路を形成したＳＯＩ基板の表面を、集積回路を形成していない部分を除去して集積回路部を凸設させ、次いでこの凸部に係合する凹部に吸引用の貫通孔を配設した治具と、上記凸型ＳＯＩ基板を嵌合させ、その後凸部以外のＳＯＩ基板を裏面からエッチングで除去してチップに分断し、治具の貫通孔から負圧でチップを把持し、このチップの転写位置に接着剤層を形成した他の基板へ、治具を位置合わせして転写することを特徴とする半導体チップの選択転写方法である。
この請求項３記載の方法では、規則的配列で、かつ、分離容易な状態で加工した微小チップを、転写される側の基板（チップ転写先基板）の微小チップ転写位置に形成された接着剤層に貼りつけて転写するため、微小チップの選択転写が容易となる。特に、治具側の微小チップ保持方法が真空吸引であるため、チップ転写先基板の接着剤層の接着力よりも保持力を小さく設定することにより、確実にチップ転写先基板に、微小チップを転写することができる。
【発明の効果】
【０００８】
本願請求項１の発明によりチップを製造した場合、粘着テープに起因する問題は生じない。また、治具にはめ込んだ状態でチップ化するため、完成したチップは、治具の規則的配列のままの状態で加工される。このことにより、次の工程にて、再度チップを並べ直す必要はなく、生産効率がよいという利点がある。また、画素制御素子に使用されるチップは配線を行う必要が有るため、裏表及び上下左右が定められた特定の一方向のみの状態のチップを、他の基板に多数ピックアップして規則正しく転写する必要がある。そして、半導体ウェハに整然と規則的配列で製造された多数の半導体デバイスを、そのままの位置関係でばらけること無く効率良く分断して微小チップ化し転写することができる。さらにチップの欠けや内部回路の破断が生じない。
また、請求項２の発明では、ＳＯＩ基板をドライエッチングでのストッパーとして使用するために、均一な形状の微小チップを加工することが可能となる。
請求項３の発明では、微小チップは、容易に脱着可能な状態で治具にはめ込まれているため、チップ転写先基板の微小チップ転写位置に接着層を形成し、型枠基板を位置合わせすることで、容易に微小チップを転写することが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の実施の形態を、図面を引用しながら説明する。
【００１０】
（１．治具１の構造）
本発明で使用する治具１の構造を図１に示す。治具１には、微小チップ５を吸引固定するための真空吸着する貫通孔３が穿設され、その表面には、凸型基板２０の凸部１１と整合する凹部２が加工されている。微小チップ５を吸引する場合は、この治具１の裏面から、真空引きを行なう。
【００１１】
（２．半導体基板１０）
ＳＯＩ基板を図２に示す。ＳＯＩ基板１０は、酸化シリコン層８上に結晶シリコン層６を形成したものである。ＳＯＩ基板１０の表面には、電子素子を形成しておく。この電子素子は、本例のように、液晶ディスプレイ用画素制御基板を形成する場合は、トランジスタなどの画素制御素子７を形成しておく。この電子素子は、通常の半導体製造プロセスで形成できる。
【００１２】
（３．凸型基板２０）
図３に示すようにＳＯＩ基板１０表面の集積回路を形成していない部分を除去して集積回路部を凸設させて凸型の基板とする。（以下凸型基板２０と呼ぶ。）この溝加工は、ブレードダイシング、レーザーダイシング、あるいはフォトリソグラフィーとエッチングを組み合わせたフォトエッチングのいずれかによって行なうことができる。また、この溝加工は、ＳＯＩ基板１０の酸化シリコン層８までおこなう。
【００１３】
（４．凸型基板２０の治具１へのはめ合わせ）
図４に示すように、上記の凸型基板２０を裏返して治具１にはめ込む。これは、治具の微小チップがはまり込む凹部２に凸型基板２０の凸部１１を整合させる。この凸型基板２０をはめ込んだ状態で、治具１の真空チャックで真空吸引し、凸型基板２０を治具に仮固定する。
【００１４】
（５．凸型基板２０の裏面エッチィング）
次に、凸型基板２０の裏面エッチングを行ない、チップ化を行う。先述の治具１にはめ込んだ凸型基板２０をドライエッチング装置に設置し、凸型基板裏面のドライエッチングを行なう。この状態を図５に示す。結晶シリコンをエッチングする場合は、SF6、CF4といったガスを使用することでエッチングは可能である。
この基板裏面のエッチングでは、ＳＯＩ基板の酸化シリコン層８がストッパーとなり、エッチングが終端するため、基板の裏全面を均一にエッチングすることができる。
【００１５】
（６．チップ加工後）
凸型基板２０の裏面エッチング後の状態を図６に示す。裏面エッチング後、治具１に規制された配列状態で微小チップ５に加工される。微小チップ５は、治具の貫通孔３にて吸引されて固定し、その状態でドライエッチング装置から取り出し、搬送する。
【００１６】
（７．チップ転写先基板１２）
図７に示すようにチップ転写先基板１２の微小チップが配置される場所に接着剤層１３を形成する。また、本例ではチップ転写先基板１２は透明有機基板１４、もしくは透明有機膜のラミネート基板である。
【００１７】
（８．微小チップの選択転写）
加工した微小チップ５とチップ転写先基板１２とを位置合わせして、微小チップ５をチップ転写先基板１２に転写する。治具１の微小チップ５は真空吸着しているため、この吸引力の強弱を設定すれば、接着剤層１３へ容易に転写することができる。
【００１８】
（９．微小チップの埋め込み）
図９に示すように、チップ転写先基板１２に転写した微小チップ５をホットプレスして、埋め込む。
【００１９】
（１０．電極、配線形成）
画素制御素子７（微小チップ）に透明電極１６及び配線１５の形成をおこない、画素制御基板２２を完成させる。
【図面の簡単な説明】
【００２０】
【図１】治具を示す平面図及び断面図である。
【図２】ＳＯＩ基板の断面図である。
【図３】凸型基板を示す平面図及び断面図である。
【図４】治具に凸型基板をはめ合わす状態を示す断面図である。
【図５】凸型基板を裏面からドライエッティングをおこなっている状態を示す断面図である。
【図６】ドライエッチングによりチップに分断された状態を示す断面図である。
【図７】接着剤層が形成されたチップ転写先基板を示す平面図及び断面図である。
【図８】チップ転写先基板にチップを転写した状態を示す断面図である。
【図９】チップ転写先基板に転写した微小チップをホットプレスした状態を示す図である。
【図１０】微小チップに配線及び透明電極が形成された状態を示す断面図である。
【図１】
2005353707.tif 000003
【図２】
2005353707.tif 000004
【図３】
2005353707.tif 000005
【図４】
2005353707.tif 000006
【図５】
2005353707.tif 000007
【図６】
2005353707.tif 000008
【図７】
2005353707.tif 000009
【図８】
2005353707.tif 000010
【図９】
2005353707.tif 000011
【図１０】
2005353707.tif 000012
【手続補正書】
【提出日】平成16年6月10日(2004.6.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表面に集積回路を形成した半導体基板の分断方法であって、基板表面の集積回路を形成していない部分を除去して集積回路部を凸設し、この凸部に係合する凹部に吸引用の貫通孔を配設した治具と、前記凸型半導体基板を嵌合させ、次いで凸部以外の半導体基板を裏面から除去して半導体チップを製造することを特徴とする半導体基板の分断方法。
【請求項２】
半導体基板が絶縁酸化膜上にシリコン結晶膜を形成したＳＯＩ基板であることを特徴とする請求項１記載の半導体基板の分断方法。
【請求項３】
半導体チップを他の基板に転写する選択転写方法において、絶縁酸化膜上にシリコン結晶膜を形成して集積回路を形成したＳＯＩ基板の表面を、集積回路を形成していない部分を除去して集積回路部を凸設させ、次いでこの凸部に係合する凹部に吸引用の貫通孔を配設した治具と、上記凸型ＳＯＩ基板を嵌合させ、その後凸部以外のＳＯＩ基板を裏面からエッチングで除去してチップに分断し、治具の貫通孔から負圧でチップを把持し、このチップの転写位置に接着剤層を形成した他の基板へ、治具を位置合わせして転写することを特徴とする半導体チップの選択転写方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
請求項２に係る発明は半導体基板が絶縁酸化膜上にシリコン結晶膜を形成したＳＯＩ基板であることを特徴とする請求項１記載の半導体基板の分断方法である。
この請求項２記載の方法では、請求項１記載の方法によって加工される微小チップの均一性を良くすることができる。すなわち、半導体基板として、ＳＯＩ基板を使用することで、凸型半導体基板の裏面エッチングの際に、酸化シリコン層がエッチングストッパーとして機能し、凸型半導体基板裏面の全面を均一にエッチングして寸法が均一なチップを得ることが可能となる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
請求項３に係る発明は半導体チップを他の基板に転写する選択転写方法において、絶縁酸化膜上にシリコン結晶膜を形成して集積回路を形成したＳＯＩ基板の表面を、集積回路を形成していない部分を除去して集積回路部を凸設させ、次いでこの凸部に係合する凹部に吸引用の貫通孔を配設した治具と、上記凸型ＳＯＩ基板を嵌合させ、その後凸部以外のＳＯＩ基板を裏面からエッチングで除去してチップに分断し、治具の貫通孔から負圧でチップを把持し、このチップの転写位置に接着剤層を形成した他の基板へ、治具を位置合わせして転写することを特徴とする半導体チップの選択転写方法である。
この請求項３記載の方法では、規則的配列で、かつ、分離容易な状態で加工した微小チップを、転写される側の基板（チップ転写先基板）の微小チップ転写位置に形成された接着剤層に貼りつけて転写するため、微小チップの選択転写が容易となる。特に、治具側の微小チップ保持方法が真空吸引であるため、チップ転写先基板の接着剤層の接着力よりも保持力を小さく設定することにより、確実にチップ転写先基板に、微小チップを転写することができる。