(57)【要約】【課題】温度などの変動にかかわらず一定の電圧を出力する基準電圧発生回路において、より低消費電力で動作しかつ安定性の優れた基準電圧発生回路を提供すること。【解決手段】ツリーと、ツリーに電流が流れることにより発生するツリー上の電圧により駆動される電流源の出力電流が入力されて基準電圧を発生するバンドギャップ型基準電圧源とを有し、かつ発生した基準電圧によりツリーを駆動する構成であるバンドギャップレギュレータと、基準電圧によってツリーを駆動する代わりにツリーを駆動する機能を有する始動回路と、始動回路の機能を有効にするため出力電流を始動回路に供給し、かつバンドギャップレギュレータの出力電圧によりアナログ的に出力電流が制御される制御電流源とを具備する。【選択図】図１
2005157616.tif 000002
【特許請求の範囲】
【請求項１】
ツリーと、前記ツリーに電流が流れることにより発生する前記ツリー上の電圧により駆動される電流源の出力電流が入力されて基準電圧を発生するバンドギャップ型基準電圧源とを有し、かつ前記発生した基準電圧により前記ツリーを駆動する構成であるバンドギャップレギュレータと、
前記基準電圧によって前記ツリーを駆動する代わりに前記ツリーを駆動する機能を有する始動回路と、
前記始動回路の前記機能を有効にするため出力電流を前記始動回路に供給し、かつ前記バンドギャップレギュレータの出力電圧によりアナログ的に前記出力電流が制御される制御電流源と
を具備することを特徴とする基準電圧発生回路。
【請求項２】
前記制御電流源が、ソースがグラウンドレベルからみて正側の電圧に接続されたｐチャネルＭＯＳトランジスタであり、
前記制御電流源の前記出力電流が、前記ｐチャネルＭＯＳトランジスタのドレイン電流であり、
前記制御電流源の前記出力電流を制御するため、前記バンドギャップレギュレータの前記基準電圧が発生されるノードが前記ｐチャネルＭＯＳトランジスタのゲートに接続され、
前記バンドギャップレギュレータの発生する前記バンドギャップレギュレータの出力電圧が、安定時に前記グラウンドレベルからみてほぼ１．２Ｖであること
を特徴とする請求項１記載の基準電圧発生回路。
【請求項３】
前記制御電流源が、ソースがグラウンドレベルからみて負側の電圧に接続されたｎチャネルＭＯＳトランジスタであり、
前記制御電流源の前記出力電流が、前記ｎチャネルＭＯＳトランジスタのドレイン電流であり、
前記制御電流源の前記出力電流を制御するため、前記バンドギャップレギュレータの前記基準電圧が発生されるノードが前記ｎチャネルＭＯＳトランジスタのゲートに接続され、
前記バンドギャップレギュレータの発生する前記基準電圧が、安定時に前記グラウンドレベルからみてほぼ−１．２Ｖであること
を特徴とする請求項１記載の基準電圧発生回路。
【請求項４】
前記バンドギャップレギュレータの発生する前記基準電圧が前記安定時に前記ｐチャネルＭＯＳトランジスタのゲートに供給されているとき、前記ｐチャネルＭＯＳトランジスタのドレイン電流がほぼゼロとなるように前記ｐチャネルＭＯＳトランジスタのしきい電圧が設定されていることを特徴とする請求項２記載の基準電圧発生回路。
【請求項５】
前記バンドギャップレギュレータの発生する前記基準電圧が前記安定時に前記ｎチャネルＭＯＳトランジスタのゲートに供給されているとき、前記ｎチャネルＭＯＳトランジスタのドレイン電流がほぼゼロとなるように前記ｎチャネルＭＯＳトランジスタのしきい電圧が設定されていることを特徴とする請求項３記載の基準電圧発生回路。
【請求項６】
前記バンドギャップレギュレータと前記始動回路と前記制御電流源とが同一の半導体チップ上に集積されて作り込まれていることを特徴とする請求項１記載の基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度などの変動にかかわらず一定の電圧を出力する基準電圧発生回路に係り、特に、より低消費電力で動作する基準電圧発生回路に関する。
【背景技術】
【０００２】
温度などの変動にかかわらず一定の電圧を出力する基準電圧発生回路には、バンドギャップ型基準電圧源やバンドギャップリファレンスが多用されている。これらの回路の動作原理は、温度特性が負のバイポーラトランジスタのベースエミッタ間電圧と温度特性が正の電圧Ｖｔ（＝ｋＴ／ｑ：ｋ，ｑは常数、Ｔは絶対温度）の合成により温度特性がゼロの電圧を出力するというものである。バンドギャップリファレンスの例として特開平１０−１４３２６５号公報記載のものがある。
【特許文献１】特開平１０−１４３２６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
バンドギャップ型基準電圧源では、電源投入時などに速やかに正常動作状態に移行させるため、いわゆる始動回路が付加されて使用される場合が多い。始動回路により初期的な電圧を発生させると、以降、電圧による駆動が内部で連鎖して安定状態に至る。安定状態に至ると始動回路による駆動は動作上必要なくなる。よって、このような動作後の始動電流は省電力の意味では削減すべきものと言える。
【０００４】
なお、上記文献には始動後の始動回路の電流を削減して省電力を図るというバンドギャップレファレンスが開示されている。しかしながら、始動電流を始動時／動作時でオンオフ制御する構成なので、基準電圧発生回路としての出力電圧が何らかの原因で乱れた場合の復帰動作が始動回路からは必ずしも生じないことも考えられ、そのような場合の基準電圧発生回路としての安定性の面で課題があるものと考えられる。
【０００５】
本発明は、上記の事情を考慮してなされたもので、温度などの変動にかかわらず一定の電圧を出力する基準電圧発生回路において、より低消費電力で動作しかつ安定性の優れた基準電圧発生回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するため、本発明に係る基準電圧発生回路は、ツリーと、前記ツリーに電流が流れることにより発生する前記ツリー上の電圧により駆動される電流源の出力電流が入力されて基準電圧を発生するバンドギャップ型基準電圧源とを有し、かつ前記発生した基準電圧により前記ツリーを駆動する構成であるバンドギャップレギュレータと、前記基準電圧によって前記ツリーを駆動する代わりに前記ツリーを駆動する機能を有する始動回路と、前記始動回路の前記機能を有効にするため出力電流を前記始動回路に供給し、かつ前記バンドギャップレギュレータの出力電圧によりアナログ的に前記出力電流が制御される制御電流源とを具備することを特徴とする。
【０００７】
すなわち、始動回路がバンドギャップレギュレータを構成するツリーを駆動する機能を有しており、この駆動のための電流が制御電流源から与えられる。制御電流源はバンドギャップレギュレータの出力電圧によりアナログ的に出力電流が制御される。このような構成により、当初は、始動回路がバンドギャップレギュレータのツリーを駆動して発生させた電圧によりバンドギャップレギュレータが立ち上がる。また、その安定状態に至る途上で、バンドギャップレギュレータの出力電圧によりアナログ的に制御電流源の出力電流が減少する。
【０００８】
したがって、安定化後の動作時の消費電力を制御電流源の出力の減少分だけ減少させることができる。また、バンドギャップレギュレータの出力電圧によりアナログ的に制御電流源の出力電流が制御されるので、バンドギャップレギュレータが出力する電圧に何らかの要因により変動が生じた場合には、その程度に応じて始動回路が再びはたらき始めて加勢するので、より速やかな安定出力への復帰を図ることができる。
【発明の効果】
【０００９】
本発明に係る基準電圧発生回路によれば、バンドギャップレギュレータを構成するツリーを始動時に駆動する始動回路への電流が制御電流源から与えられ、この制御電流源はバンドギャップレギュレータの出力電圧によりアナログ的にその出力電流が制御されているので、より低消費電力となりかつ安定性に優れた動作が得られる。
【発明を実施するための最良の形態】
【００１０】
本発明の実施態様として、前記制御電流源は、ソースがグラウンドレベルからみて正側の電圧に接続されたｐチャネルＭＯＳトランジスタであり、前記制御電流源の前記出力電流は、前記ｐチャネルＭＯＳトランジスタのドレイン電流であり、前記制御電流源の前記出力電流を制御するため、前記バンドギャップレギュレータの前記基準電圧が発生されるノードが前記ｐチャネルＭＯＳトランジスタのゲートに接続され、前記バンドギャップレギュレータの発生する前記基準電圧は、安定時に前記グラウンドレベルからみてほぼ１．２Ｖである、とすることができる。
【００１１】
基準電圧（安定化電圧）出力として正値の電圧を出力するための構成例である。ほぼ１．２Ｖは、シリコンのいわゆるバンドギャップ電圧に相当する電圧であるが、安定時にはこの電圧をｐチャネルＭＯＳトランジスタのゲートに供給する。このゲートにはときにより０Ｖから１．２Ｖの電圧が印加されることになる。
【００１２】
ここで、前記バンドギャップレギュレータの発生する前記基準電圧が前記安定時に前記ｐチャネルＭＯＳトランジスタのゲートに供給されているとき、前記ｐチャネルＭＯＳトランジスタのドレイン電流がほぼゼロとなるように前記ｐチャネルＭＯＳトランジスタのしきい電圧が設定されているようにすることができる。このようにすれば、安定時のｐチャネルＭＯＳトランジスタのドレイン電流はほぼゼロであり、省電力上もっとも好ましい。
【００１３】
また、実施態様として、前記制御電流源は、ソースがグラウンドレベルからみて負側の電圧に接続されたｎチャネルＭＯＳトランジスタであり、前記制御電流源の前記出力電流は、前記ｎチャネルＭＯＳトランジスタのドレイン電流であり、前記制御電流源の前記出力電流を制御するため、前記バンドギャップレギュレータの前記基準電圧が発生されるノードが前記ｎチャネルＭＯＳトランジスタのゲートに接続され、前記バンドギャップレギュレータの発生する前記基準電圧は、安定時に前記グラウンドレベルからみてほぼ−１．２Ｖである、とすることができる。これは、基準電圧（安定化電圧）出力として負値の電圧を出力するための構成例である。電圧がマイナスになることを除けば上記と同様に考えることができる。
【００１４】
この場合も、前記バンドギャップレギュレータの発生する前記基準電圧が前記安定時に前記ｎチャネルＭＯＳトランジスタのゲートに供給されているとき、前記ｎチャネルＭＯＳトランジスタのドレイン電流がほぼゼロとなるように前記ｎチャネルＭＯＳトランジスタのしきい電圧が設定されているようにすることができる。このようにすれば省電力上もっとも好ましい。
【００１５】
また、実施態様として、前記バンドギャップレギュレータと前記始動回路と前記制御電流源とが同一の半導体チップ上に集積されて作り込まれるようにしてもよい。このような構成によれば、機能性の優る回路を単一チップで提供できる。
【００１６】
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る基準電圧発生回路の構成を示すブロック図である。同図に示すように、この基準電圧発生回路は、バンドギャップレギュレータ１１、出力端子１２、始動回路１３、制御電流源１４を有する。
【００１７】
バンドギャップレギュレータ１１は、ひとつのツリーと、このツリーに発生する電圧により駆動される電流源と、この電流源の出力電流が流し込まれるバンドギャップ型基準電圧源とを有し、これらによりバンドギャップ型基準電圧源に発生した基準電圧を出力端子１２に出力する。また、発生した基準電圧により上記ツリーが駆動されツリーに電流が流れるように内部で接続されている。バンドギャップレギュレータ１１は電源ＶＣＣとグラウンド間に電流が流れることにより動作する。
【００１８】
始動回路１３は、電源ＶＣＣが立ち上がるとき（始動時）にバンドギャップレギュレータ１１内の上記ツリーに電流が流れるように上記ツリーを一時的に駆動する回路である。始動回路１３のこの機能を有効にするため制御電流源１４の電流出力が始動回路１３に供給される。制御電流源１４は、電源ＶＣＣが立ち上がると電流を始動回路１３に向けて出力する。制御電流源１４の制御入力には、バンドギャップレギュレータ１１の電圧出力が供給される。
【００１９】
このような構成による基準電圧発生回路によると、制御電流源１４はバンドギャップレギュレータ１１が発生する出力電圧によりアナログ的に出力電流が制御される。よって、当初は始動回路１３がバンドギャップレギュレータ１１内のツリーを駆動して発生させたバンドギャップレギュレータ１１内の電圧によりバンドギャップレギュレータ１１が立ち上がり始めるが、さらに安定状態に至る途上では、バンドギャップレギュレータ１１が発生する電圧が基準電圧に達するにつれて、アナログ的に制御電流源１４の出力電流が減少する。したがって、安定化後の動作時の消費電力を制御電流源１４の出力の減少分だけ減少させることができる。また、バンドギャップレギュレータ１１が出力する電圧が何らかの外部的要因により低下した場合には、その程度に応じて制御電流源１４および始動回路１３が再びはたらき始めて加勢するので、より速やかな安定出力への復帰を図ることができる。
【００２０】
図２は、図１に示した構成の具体的な回路図の例を示す図である。図２において、図１に示した構成要素に相当する構成要素には同一符号を付してある。すなわち、制御電流源１４にはｐチャネルＭＯＳトランジスタＱ９を用い、始動回路１３はバイポーラトランジスタＱ１、Ｑ４、抵抗Ｒ２から構成している。バンドギャップレギュレータ１１は、バンドギャップ型基準電圧源１１ａとツリー１１ｂとからなる。バンドギャップ型基準電圧源１１ａは、電流源としてのバイポーラトランジスタＱ３と、この電流源から電流を供給されて基準電圧を発生するバイポーラトランジスタＱ６、Ｑ７、Ｑ８、抵抗Ｒ５、Ｒ６、Ｒ８で構成される回路とからなる。ツリー１１ｂは、上記バイポーラトランジスタＱ３とカレントミラー回路を構成するバイポーラトランジスタＱ２と、これに接続されたバイポーラトランジスタＱ５および抵抗Ｒ３とを有する。
【００２１】
始動回路１３のトランジスタＱ１はダイオード接続されこれに直列に抵抗Ｒ２が接続される。電源ＶＣＣが立ち上がり、ＭＯＳトランジスタＱ９のドレインからトランジスタＱ１および抵抗Ｒ２に電流Ｉｄが供給されると、トランジスタＱ１のベース・コレクタに電圧が生じこの電圧によりトランジスタＱ４がオン状態となる。これによりツリー１１ｂが駆動されるがこのときツリー１１ｂの電流経路は、Ｑ２→Ｑ４→Ｒ３である。このツリー１１ｂの駆動によりＱ２のベース・コレクタに電圧が発生し、これによりカレントミラー回路の一方のトランジスタでありかつバンドギャップ型基準電圧源１１ａの電流源であるＱ３ではそのコレクタから電流が出力される。
【００２２】
Ｑ３のコレクタからの電流によりＱ６、Ｑ７、Ｑ８、Ｒ５、Ｒ６、Ｒ８で構成される回路では基準電圧を発生する。ここで、Ｑ７のエミッタサイズはＮ倍とされている。出力端子１２の電圧は当初０Ｖであるが、Ｑ３からの上記電流によりＶｂｅＱ８＋Ｒ５・ＩｃＱ７の電圧が発生する。この電圧は、Ｒ５とＲ６が等しく、ＶｂｅＱ６とＶｂｅＱ８が等しく、かつトランジスタのコレクタ電流とエミッタ電流が等しいという条件のもとで計算するとＶｂｅＱ８＋Ｖｔ（ｌｎＮ・Ｒ５／Ｒ８）と算出することができる。なお、Ｖｔ＝ｋＴ／ｑ（ｋはボルツマン定数、ｑは電子の電荷、Ｔは絶対温度）、Ｖｂｅはベースエミッタ間電圧、Ｉｃはコレクタ電流である。ＶｂｅＱ８＋Ｖｔ（ｌｎＮ・Ｒ５／Ｒ８）の形から、この電圧は、温度特性が負のものと正のものとの和であり、ＮおよびＲ５／Ｒ８を適当に設定することで温度変化などで変動しない高精度のものとなることがわかる。具体的にはこの電圧は例えばほぼ１．２Ｖと設定することができる。
【００２３】
出力端子１２にこのような基準電圧が発生すると、この基準電圧にベースが接続されたＱ５がオンし、さらにＱ５に差動接続しているＱ４がオフする。以降は、Ｑ５のオンによるツリー１１ｂの電流経路の確立により、以上説明したような出力端子１２での電圧出力が継続する。出力端子１２に発生する電圧は、すなわち始動時には、０Ｖから例えば１．２Ｖに上昇して安定する。
【００２４】
制御電流源１４であるＭＯＳトランジスタＱ９は、このような出力端子１２の電圧変化により、当初はソース・ドレイン間へのＶＣＣの印加でオン状態となり、出力端子１２の出力安定時に至って最初のオン状態よりはドレイン電流Ｉｄが減少する。これは、ゲート・ソース間電圧Ｖｇｓが減少することによるＭＯＳトランジスタとしての特性である。このようにＭＯＳトランジスタＱ９のドレイン電流Ｉｄは基準電圧発生回路としての安定時（通常動作時）には減少する。その際に、安定時の出力端子１２の電圧がＭＯＳトランジスタＱ９にゲートに供給されるときほぼこれをオフ状態にするようにＭＯＳトランジスタＱ９のしきい電圧が設定されていると、電力削減上はもっとも好ましいことになる。ＭＯＳトランジスタのしきい電圧の設定は一般に製造プロセスを制御することにより可能である。
【００２５】
参考までに、一般に飽和領域で動作するＭＯＳトランジスタのドレイン電流Ｉｄは、Ｉｄ＝（１／２）×μ×Ｃｏｘ×（Ｗ／Ｌ）×（Ｖｇｓ−Ｖｔｈ）２と表わすことができる。ここで、μはキャリア移動度、Ｃｏｘは単位面積あたりのゲート容量、Ｗはゲート幅、Ｌはチャネル長、Ｖｔｈはしきい電圧である。安定時の出力端子１２の電圧が１．２Ｖでありかつ電源電圧ＶＣＣ＝５Ｖであることを想定すると、安定時にＭＯＳトランジスタＱ９をほぼオフ状態にするためのＭＯＳトランジスタＱ９のしきい電圧Ｖｔｈは３．８Ｖとなる。実際にはＶＣＣがばらつくことを考慮し余裕をみて設定することが好ましい。
【００２６】
また、ＭＯＳトランジスタＱ９のインピーダンスの変化という観点から以下のことが言える。一般にＭＯＳトランジスタのソース・ドレイン間のインピーダンスｚは、ｚ＝１／ｇｍ＝１／（∂Ｉｄ／∂Ｖｇｓ）＝Ｌ／（μ×Ｃｏｘ×Ｗ×（Ｖｇｓ−Ｖｔｈ））と表わすことができる。ここでｇｍは相互コンダクタンスである。よって、出力電圧の安定化以降のインピーダンスを大きくしてドレイン電流を小さくするためには、Ｗを小またはＬを大とするように素子（デバイス）設計しておくことが考えられる。
【００２７】
図２の回路図における各トランジスタの具体的な動作時電流値は、応用する機器に応じて各様に決めることができる。最近では携帯機器を中心にごく少ない消費電力で基準電圧を発生させる回路のニーズがあり、その場合には図２に示す回路全体で例えば数μＡとなるような設計もあり得る。いずれにしても、ＭＯＳトランジスタＱ９が安定時にはほぼ電流を出力しないようになっていると、全体としての電力削減量は２０％程度にはなり得る。
【００２８】
なお、以上説明した図２の構成では、トランジスタＱ１、Ｑ４、Ｑ５、Ｑ２、Ｑ３にＮＰＮ型またはＰＮＰ型のバイポーラトランジスタを使用しているが、それぞれ、代わりにｎチャネルＭＯＳトランジスタまたはｐチャネルＭＯＳトランジスタを使用することもできる。このような変形がされた場合、図２に示す回路の場合いずれも、例えばＢｉＣＭＯＳプロセスを使用すれば単一のチップ上にこの基準電圧発生回路全体を集積して作り込むことが可能である。
【００２９】
図５、図６は、それぞれ図１、図２に示した構成または回路に対する比較例を示す図である。図５、図６において図１、図２に示した構成要素と同一相当のものには同一符号を付してある。上記の図１、図２における説明からわかるように、図５、図６に示すよう構成では、制御電流源１４の代わりに単なる電流源１４Ａが設けられることにより、電源ＶＣＣが立ち上がれば常時、電流源１４Ａからの電流が流れる。よって図１、図２に示した本発明の実施形態に比較して消費電力が大きい。
【００３０】
図３は、図１に示した実施形態とは異なる本発明の実施形態に係る基準電圧発生回路の構成を示すブロック図である。同図に示すように、この基準電圧発生回路は、バンドギャップレギュレータ２１、出力端子２２、始動回路２３、制御電流源２４を有する。図１に示したものとの違いは、電源電圧（＝ＶＥＥ）が負である場合に対応したことである。バンドギャップレギュレータ２１、始動回路２３、および制御電流源２４の機能および動作については、電源電圧が負であることを除けばそれぞれ図１に示したバンドギャップレギュレータ１１、始動回路１３、制御電流源１４と同様である。したがって、図１に示した実施形態と同様の効果が得られる。
【００３１】
図４は、図３に示した構成の具体的な回路図の例を示す図である。図４において、図３に示した構成要素に相当する構成要素には同一符号を付してある。ここでバンドギャップレギュレータ２１は、バンドギャップ型基準電圧源２１ａとツリー２１ｂとからなる。素子レベルでは、図２に示した素子に相当する素子には同文字の小文字の符号を与えてある。すなわち、ｐチャネルＭＯＳトランジスタＱ９がｎチャネルＭＯＳトランジスタｑ９に、各ＮＰＮトランジスタが各ＰＮＰトランジスタに、各ＰＮＰトランジスタが各ＮＰＮトランジスタにそれぞれ置き換わっている。図４に示す構成は、図２における正電源ＶＣＣを負電源ＶＥＥに置き換えて動作として同様である。出力端子２２に出力される安定時の電圧は例えば−１．２Ｖと設定することができる。また、図２で説明したその他の特徴、変形、説明なども同様である。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態に係る基準電圧発生回路の構成を示すブロック図。
【図２】図１に示した構成の具体的な回路図の例を示す図。
【図３】図１に示した実施形態とは異なる本発明の実施形態に係る基準電圧発生回路の構成を示すブロック図。
【図４】図３に示した構成の具体的な回路図の例を示す図。
【図５】図１に示した構成に対する比較例を示す図。
【図６】図２に示した回路に対する比較例を示す図。
【符号の説明】
【００３３】
１１，２１…バンドギャップレギュレータ、１１ａ，２１ａ…バンドギャップ型基準電圧源、１１ｂ，２１ｂ…ツリー、１２，２２…出力端子、１３，２３…始動回路、１４，２４…制御電流源、１４Ａ…電流源。
【図１】
2005157616.tif 000003
【図２】
2005157616.tif 000004
【図３】
2005157616.tif 000005
【図４】
2005157616.tif 000006
【図５】
2005157616.tif 000007
【図６】
2005157616.tif 000008