(57)【要約】【課題】絶縁膜中のピンホールに起因するリーク電流の発生が抑制された薄膜トランジスタを容易に製造できるようにする。【解決手段】ガラス基板１０にゲート電極２ａを形成する第１電極形成工程と、ゲート電極２ａを覆うと共に複数層の絶縁膜８ａ〜８ｅにより構成された絶縁積層膜８を、処理室の内部で形成する絶縁積層膜形成工程と、ゲート電極２ａの少なくとも一部に絶縁積層膜８を介して重なるソース電極３ａ及びドレイン電極６を形成する第２電極形成工程とを備える薄膜トランジスタの製造方法であって、絶縁積層膜形成工程は、各絶縁膜８ａ〜８ｅをＣＶＤ法により成膜する複数の成膜工程と、各成膜工程の間に行われ、処理室の内部を真空引きする真空引き工程を備えている。【選択図】図４
2005353806.tif 000002
【特許請求の範囲】
【請求項１】
基板にゲート電極を形成する第１電極形成工程と、
上記ゲート電極を覆うと共に複数層の絶縁膜により構成された絶縁積層膜を、処理室の内部で形成する絶縁積層膜形成工程と、
上記ゲート電極の少なくとも一部に上記絶縁積層膜を介して重なるソース電極及びドレイン電極を形成する第２電極形成工程とを備える薄膜トランジスタの製造方法であって、
上記絶縁積層膜形成工程は、上記各絶縁膜を成膜する複数の成膜工程と、上記各成膜工程の間に行われ、上記処理室の内部を真空引きする真空引き工程を備えていることを特徴とする薄膜トランジスタの製造方法。
【請求項２】
請求項１に記載された薄膜トランジスタの製造方法において、
上記成膜工程では、上記処理室の内部に原料ガスを導入し、ＣＶＤ法により成膜を行うことを特徴とする薄膜トランジスタの製造方法。
【請求項３】
請求項１に記載された薄膜トランジスタの製造方法において、
上記原料ガスは、シランガスとアンモニアガスとにより構成されていることを特徴とする薄膜トランジスタの製造方法。
【請求項４】
請求項１に記載された薄膜トランジスタの製造方法において、
上記原料ガスは、テトラエトキシシランガスと酸素ガスとにより構成されていることを特徴とする薄膜トランジスタの製造方法。
【請求項５】
請求項１に記載された薄膜トランジスタの製造方法において、
上記原料ガスは、シランガスと一酸化二窒素ガスとにより、又は、シランガスと酸素ガスとにより、構成されていることを特徴とする薄膜トランジスタの製造方法。
【請求項６】
請求項１乃至５のいずれかに記載された薄膜トランジスタの製造方法により製造された薄膜トランジスタであって、
上記絶縁積層膜は、３層以上の絶縁膜により形成されていることを特徴とする薄膜トランジスタ。
【請求項７】
請求項６に記載された薄膜トランジスタを有するアクティブマトリクス基板と、該アクティブマトリクス基板に対向配置された対向基板と、上記アクティブマトリクス基板と対向基板との間に挟持された表示媒体層とを備えていることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法、薄膜トランジスタ、及びそれを備えた表示装置に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置は、画像の最小単位である画素毎に薄膜トランジスタ（以下、ＴＦＴと略する）等のスイッチング素子を有しており、個々の画素を確実に点灯することができるため、精細な動画表示が可能であり、種々のディスプレイにおいて利用されている。
【０００３】
このアクティブマトリクス型の液晶表示装置は、アクティブマトリクス基板と、それに対向するように設けられた対向基板と、それら両基板の間に挟持されるように設けられた液晶層と、を備えている。
【０００４】
このアクティブマトリクス基板は、相互に平行に延びる複数のゲート線と、それらゲート線に直交して相互に平行に延びる複数のソース線と、それらゲート線及びソース線の各交差部分に設けられたＴＦＴと、各ＴＦＴに対応して一対のゲート線及び一対のソース線により囲われる表示領域に設けられた画素電極と、を有している。
【０００５】
ここで、上記ＴＦＴとしてボトムゲート型のＴＦＴがよく用いられている。このボトムゲート型のＴＦＴは、ガラス基板等の絶縁基板上に設けられたゲート電極と、そのゲート電極を覆うように設けられたゲート絶縁膜と、そのゲート絶縁膜上に上記ゲート電極に対応して島状に設けられた半導体層と、その半導体層上に上記ゲート電極に対応して互いに対峙するように設けられたソース電極及びドレイン電極とにより構成されている。
【０００６】
そして、画像を表示する際には、所定のゲート線にゲート信号を送り、そのゲート線に接続されているＴＦＴをオン状態にし、同時にソース線からソース信号を送り、ソース電極及びドレイン電極を介して、画素電極に所定の電荷を書き込むことになる。
【０００７】
このＴＦＴを構成するゲート絶縁膜は、例えば、ＣＶＤ（Chemical Vapor Deposition）法を用いて窒化シリコン膜、酸化シリコン膜等の無機絶縁膜を成膜することにより、形成される。
【０００８】
ところで、ゲート絶縁膜を構成する無機絶縁膜において、ピンホールと呼ばれる膜欠陥が存在すると、ゲート電極を構成するゲート層とソース電極を構成するソース層との間において短絡が発生する恐れがある。そして、無機絶縁膜中のピンホールの数が多くなると、ゲート層とソース層との間において、例えば、上記ゲート線及びソース線の交差部分において、リーク電流が増大して、液晶表示装置の製造歩留まりを低下させる。
【０００９】
そこで、このリーク電流を抑止するために、例えば、酸化タンタル膜と窒化シリコン膜とを積層してゲート絶縁膜を２層構造とする方法がよく知られている。また、特許文献１には、無機絶縁膜に代えて、有機樹脂膜を複数回塗布することにより、複数層の有機絶縁膜により構成されたゲート絶縁膜を形成する方法が開示されている。
【特許文献１】特開昭５８−２２３３４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記従来の方法では、ゲート絶縁膜を２層構造とするために、酸化タンタル膜をスパッタリング法により成膜した後、窒化シリコン膜をＣＶＤ法により成膜したり、又は、有機樹脂膜をスピンコート法等を用いて成膜したりするような手段を別途追加する必要がある。
【００１１】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、絶縁膜中のピンホールに起因するリーク電流の発生が抑制された薄膜トランジスタを容易に製造できるようにすることにある。
【課題を解決するための手段】
【００１２】
本発明は、薄膜トランジスタを構成するゲート絶縁膜（絶縁積層膜）を、複数の成膜工程の間に真空引き工程を行って形成するようにしたものである。
【００１３】
具体的に、本発明の薄膜トランジスタの製造方法は、基板にゲート電極を形成する第１電極形成工程と、上記ゲート電極を覆うと共に複数層の絶縁膜により構成された絶縁積層膜を、処理室の内部で形成する絶縁積層膜形成工程と、上記ゲート電極の少なくとも一部に上記絶縁積層膜を介して重なるソース電極及びドレイン電極を形成する第２電極形成工程とを備える薄膜トランジスタの製造方法であって、上記絶縁積層膜形成工程が、上記各絶縁膜を成膜する複数の成膜工程と、上記各成膜工程の間に行われ、上記処理室の内部を真空引きする真空引き工程を備えていることを特徴とする。
【００１４】
上記の方法によれば、複数の成膜工程の間に処理室の内部を真空引きする真空引き工程を備えているので、絶縁積層膜形成工程では、その途中で処理室の内部の成膜用の原料ガスが一旦排出されることになる。そのため、絶縁積層膜の形成が一旦中断されることにより、下層の絶縁膜が形成され、その後に絶縁積層膜の形成が再開されることにより、上層の絶縁膜が形成される。これにより、絶縁積層膜は、それぞれ独立に形成された上層及び下層の絶縁膜により構成されることになる。従って、上層及び下層の各絶縁膜中にピンホールが存在したとしても、各絶縁膜中のピンホールが重なってゲート電極を構成するゲート層とソース電極を構成するソース層との間でリーク電流が発生する可能性が低くなる。そして、処理室の内部を真空引きするという簡単な手段を導入することにより、ゲート層及びソース層の間のリーク電流の発生が抑止されるので、絶縁膜中のピンホールに起因するリーク電流の発生が抑制された薄膜トランジスタが容易に製造される。
【００１５】
本発明の薄膜トランジスタの製造方法は、上記成膜工程では、上記処理室の内部に原料ガスを導入し、ＣＶＤ法により成膜を行ってもよい。
【００１６】
上記の方法によれば、絶縁積層膜を構成する各絶縁膜がＣＶＤ法により形成される。具体的には、ＣＶＤ装置の処理室の内部に原料ガスを導入する工程と、その処理室の内部を真空引きする工程とを複数回繰り返すことにより絶縁積層膜が形成される。
【００１７】
本発明の薄膜トランジスタの製造方法は、上記原料ガスが、シランガスとアンモニアガスとにより構成されていてもよい。
【００１８】
上記の製造方法によれば、絶縁積層膜を構成する絶縁膜が窒化シリコン膜となる。一般に、窒化シリコン膜は、例えば、酸化シリコン膜よりもピンホールが発生しやすいので、本発明の作用効果が有効に奏されることになる。
【００１９】
本発明の薄膜トランジスタの製造方法は、上記原料ガスが、テトラエトキシシランガスと酸素ガスとにより構成されていてもよい。
【００２０】
上記の方法によれば、絶縁積層膜を構成する絶縁膜がテトラエトキシシランにより形成された酸化シリコン膜となる。一般に、テトラエトキシシランによる酸化シリコン膜は、被覆対象物に対してコンフォーマルに（被覆対象物の形状通りに）成長して、ピンホールの発生が少ない。そのため、絶縁積層膜を構成する絶縁膜では、ピンホールの発生が少なくなる。しかも、絶縁積層膜は、上記ピンホールの発生が少ない絶縁膜を積層して形成されるため、絶縁膜中のピンホールに起因するリーク電流の発生がより一層抑止される。
【００２１】
本発明の薄膜トランジスタの製造方法は、上記原料ガスが、シランガスと一酸化二窒素ガスとにより、又は、シランガスと酸素ガスとにより、構成されていてもよい。
【００２２】
上記の方法によれば、一般的な原料ガスを用いて、酸化シリコン膜により構成されたゲート絶縁膜を形成される。
【００２３】
本発明の薄膜トランジスタは、本発明の薄膜トランジスタの製造方法により製造された薄膜トランジスタであって、上記絶縁積層膜が、３層以上の絶縁膜により形成されていることを特徴とする。
【００２４】
上記の構成によれば、複数の成膜工程の間に真空引き工程が行われることにより、ゲート電極とソース電極及びドレイン電極との間の積層絶縁膜が３層以上の絶縁膜により構成されていることになる。そのため、各絶縁膜中にピンホールが存在したとしても、各絶縁膜中のピンホールが重なって、各ピンホールが繋がる可能性が低くなる。これにより、ゲート層及びソース層の間の絶縁膜中のピンホールに起因するリーク電流の発生が抑止される。
【００２５】
以上のような薄膜トランジスタは、例えば、液晶表示装置等の表示装置において、特にその効果が有効に発揮できる。
【発明の効果】
【００２６】
本発明の薄膜トランジスタの製造方法は、絶縁積層膜形成工程が、各絶縁膜を成膜する複数の成膜工程と、上記各成膜工程の間に行われ、処理室の内部を真空引きする真空引き工程を備えているので、絶縁積層膜の形成が一旦中断されることにより、下層の絶縁膜が形成され、その後に絶縁積層膜の形成が再開されることにより、上層の絶縁膜が形成される。そのため、上層及び下層の各絶縁膜中にピンホールが存在したとしても、各絶縁膜中のピンホールが重なってゲート層及びソース層の間でリーク電流が発生する可能性が低くなる。これにより、処理室の内部を真空引きするという簡単な手段を導入することによって、ゲート層及びソース層の間のリーク電流の発生が抑止されるので、絶縁膜中のピンホールに起因するリーク電流の発生が抑制された薄膜トランジスタを容易に製造することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の実施形態では、液晶表示装置を例にして、本発明の表示装置を説明する。しかし、本発明の表示装置は、液晶表示装置のみならず種々の表示装置、例えば、有機エレクトロルミネッセンス（ＥＬ）表示装置、無機ＥＬ表示装置等の各種表示装置に適用することができる。
【００２８】
以下に本発明の実施形態に係る液晶表示装置５０について、図１及び図２を用いて説明を行う。ここで、図１は、本発明の液晶表示装置５０を構成するアクティブマトリクス基板２０の平面模式図であり、図２は、図１中のＡ−Ａ’断面における液晶表示装置５０の断面模式図である。
【００２９】
液晶表示装置５０は、アクティブマトリクス基板２０と、それに対向するように設けられた対向基板３０と、両基板２０及び３０との間に挟持されるように設けられ、表示媒体層として機能する液晶層４０と、を備えている。
【００３０】
アクティブマトリクス基板２０は、相互に平行に延びるように設けられた複数のゲート線２と、それらのゲート線２と直交する方向に相互に平行に延びるように設けられた複数のソース線３と、各ゲート線２の間に各ゲート線２に沿って相互に平行に延びるように設けられた複数の容量線４と、ゲート線２及びソース線３の各交差部分に設けられたＴＦＴ１と、各ＴＦＴ１に対応して一対のゲート線２及び一対のソース線３で囲われる領域に設けられ、１つの画素を構成する画素電極５と、を備えている。
【００３１】
また、アクティブマトリクス基板２０は、ガラス基板１０上に、積層絶縁膜としてゲート絶縁膜８、及び層間絶縁膜１１が順に積層されて構成されている。
【００３２】
ガラス基板１０とゲート絶縁膜８との層間には、ゲート線２及び容量線４が設けられている。このゲート線２は、各ＴＦＴ１に対応してその側方に突出したゲート電極２ａを有している。
【００３３】
ゲート絶縁膜８と層間絶縁膜１１との層間には、ＴＦＴ１を構成する半導体層９が設けられ、その半導体層９の上層には、各ＴＦＴ１に対応してソース線３から側方に突出したソース電極３ａ、そのソース電極３ａと対峙するドレイン電極６が設けられている。
【００３４】
ここで、ゲート絶縁膜８は、図３に示すように、第１絶縁膜８ａ、第２絶縁膜８ｂ、第３絶縁膜８ｃ、第４絶縁膜８ｄ及び第５絶縁膜８ｅを積層して構成されている。なお、本実施形態では、５層の積層構造を例示しているが、３層以上の積層構造であればよい。このゲート絶縁膜８では、各絶縁膜８ａ〜８ｅ中のピンホール１５が互いに重なり合ってゲート電極２ａを構成するゲート層２ｂ及びソース電極３ａを構成するソース層３ｂの間を貫通するピンホール１５、すなわち、図５に示すようなピンホール１５を形成する可能性が低くなるので、ゲート層２ｂ及びソース層３ｂの間の絶縁膜中のピンホール１５に起因するリーク電流の発生を抑止することができる。
【００３５】
層間絶縁膜１１上には、ドレイン電極６にコンタクトホール５ａを介して接続された画素電極５が設けられている。そして、画素電極５上には、配向膜（不図示）が設けられている。
【００３６】
また、ドレイン電極６の延設された部分のうち容量線４と対向する部分は、補助容量電極となっており、ゲート絶縁膜８を介して容量線４と共に、補助容量を構成している。
【００３７】
対向基板３０は、ガラス基板１０’上に、カラーフィルター層（不図示）、オーバーコート層（不図示）及び共通電極１２が順に積層された積層構造になっている。
【００３８】
カラーフィルター層には、各画素に対応して赤、緑及び青のうちの１色の着色層が設けられ、各着色層の間にはブラックマトリクスが設けられている。
【００３９】
液晶層４０は、電気光学特性を有するネマチック液晶材料からなる液晶分子により構成されている。
【００４０】
このような構成の液晶表示装置５０は、各画素電極５ごとに１つの画素が構成されており、各画素において、ゲート線２からゲート信号がゲート電極２ａを介して送られてＴＦＴ１がオン状態になったときに、ソース線３からソース信号が送られてソース電極３ａ及びドレイン電極６を介して、画素電極５に所定の電荷が書き込まれ、画素電極５と共通電極１２との間で電位差が生じることになり、液晶層４０からなる液晶容量、及び補助容量に所定の電圧が印加されるように構成されている。そして、液晶表示装置５０では、その印加電圧の大きさに応じて液晶分子の配向状態が変わることを利用して、外部から入射する光の透過率を調整することにより、画像が表示される。
【００４１】
次に、液晶表示装置５０の製造方法について説明する。
【００４２】
＜＜アクティブマトリクス基板作製工程＞＞
＜第１電極（ゲート層）形成工程＞
ガラス基板１０上の基板全体に、チタン、アルミニウム及びタンタル等から選ばれる金属膜（厚さ５０〜１５０ｎｍ）をスパッタリング法により成膜し、その後、フォトリソグラフィー技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称する）によりパターン形成して、ゲート線２、ゲート電極２ａ及び容量線４を形成する。
【００４３】
＜絶縁積層膜形成工程＞
ゲート線２、ゲート電極２ａ及び容量線４上の基板全体に、プラズマＣＶＤ法により窒化シリコン膜（厚さ２５０〜４５０ｎｍ程度）等を成膜し、ゲート絶縁膜８を形成する。
【００４４】
図４は、ゲート絶縁膜８の成膜条件を示すステップチャート図である。図４中の実線はプラズマ発生用の高周波（ＲＦ：Radio Frequency）電源の出力を、同破線は、ＣＶＤ装置の処理室の内部圧力を、同一点鎖線は、原料ガスのアンモニアガスの流量を、同二点鎖線は、原料ガスのシランガスの流量を、それぞれ示している。
【００４５】
具体的に成膜の際には、（ａ）原料ガス供給工程と、（ｂ）真空引き工程とを複数回（例えば、５回）繰り返すことによりゲート絶縁膜８を形成する。なお、図６は、従来のゲート絶縁膜８の成膜条件を示すステップチャート図であり、この方法によると、ゲート絶縁膜８中に図５に示すようなゲート層２ｂ及びソース層３ｂの間を貫通するピンホール１５が形成される恐れがある。
【００４６】
（ａ）成膜工程
例えば、プラズマＣＶＤ装置を用いて、高周波（１３．５６ＭＨｚ）の印加電力（２．０〜４．５ｋＷ）、処置室の内部圧力（１３３〜２６６Ｐａ）、成膜温度（３００〜３８０℃）、アンモニアガスの流量（１０００〜３０００ｓｃｃｍ）、シランガスの流量（５００〜１０００ｓｃｃｍ）、及び窒素ガスの流量（５〜１０ｓｌｍ）という成膜条件により、窒化シリコン膜からなる各絶縁膜８ａ〜８ｅを膜厚（５０〜９０ｎｍ）で成膜する。
【００４７】
ここで、ｓｃｃｍとは、毎分流れる立方センチメートル単位のガス流量である。また、ｓｌｍとは毎分流れるリットル単位のガス流量である。
【００４８】
（ｂ）真空引き工程
上記原料ガス供給工程の後に、上記印加電力、アンモニアガス、シランガス及び窒素ガスの導入を一旦止め、処理室の内部を真空引きして、処理室の内部に残留している原料ガスを排出する。
【００４９】
これにより、例えば、第１絶縁膜８ａを形成する際に発生するピンホールの成長が、その第１絶縁膜８ａの表面で、一旦終結する。続いて、真空引き工程の後、成膜工程が再開され、第２絶縁膜８ｂが形成される。このとき、第２絶縁膜８ｂに発生するピンホールの位置と、第１絶縁膜８ａ中に発生したピンホールの位置とが一致する可能性は低い。そのため、各絶縁膜８ａ〜８ｅが積層して構成されたゲート絶縁膜８では、各絶縁膜８ａ〜８ｅ中のピンホールが重なることにより、垂直方向に貫通したピンホールが発生する可能性は極めて低いものになる。
【００５０】
上記実施形態では、原料ガスとして、シランガス及びアンモニアガスにより構成されたものを例示したが、例えば、テトラエトキシシランガス及び酸素ガス、シランガス及び一酸化二窒素ガス、又は、シランガス及び酸素ガスにより構成されたものであってもよい。
【００５１】
また、原料ガスが、シランガス及びアンモニアガスにより構成された場合には、ゲート絶縁膜８を構成する絶縁膜が窒化シリコン膜となる。一般に、窒化シリコン膜は、例えば、酸化シリコン膜よりもピンホールが発生しやすいので、本発明の作用効果が有効に奏することになる。
【００５２】
さらに、原料ガスが、テトラエトキシシランガスと酸素ガスとにより構成された場合には、ゲート絶縁膜８を構成する絶縁膜がテトラエトキシシランにより形成された酸化シリコン膜となる。一般に、テトラエトキシシランによる酸化シリコン膜は、被覆対象物に対してコンフォーマルに（被覆対象物の形状通りに）成長して、ピンホールの発生が少ない。そのため、各絶縁膜８ａ〜８ｅにおいて、ピンホールの発生が抑止されるので、各絶縁膜８ａ〜８ｅ中のピンホールに起因するリーク電流の発生がより一層抑止される。
【００５３】
＜半導体層形成工程＞
ゲート絶縁膜８上の基板全体に、プラズマＣＶＤ法により真性アモルファスシリコン膜（厚さ１５０ｎｍ程度）と、リンがドープされたｎ＋アモルファスシリコン膜（厚さ５０ｎｍ程度）とを連続して成膜し、その後、ＰＥＰ技術によりゲート電極２ａ上に島状にパターン形成して、真性アモルファスシリコン層とｎ＋アモルファスシリコン層からなる半導体層９を形成する。
【００５４】
ここで、半導体層９は、上記のようにアモルファスシリコン膜から形成させてもよいが、直接、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜及びポリシリコン膜にレーザーアニール処理を行って結晶性を向上させてもよい。
【００５５】
＜第２電極（ソース層）形成工程＞
半導体層９が形成されたゲート絶縁膜８上の基板全体に、チタン、アルミニウム及びタンタル等から選ばれる金属膜（厚さ１００〜２００ｎｍ程度）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターン形成して、ソース線３、ソース電極３ａ及びドレイン電極６を形成する。
【００５６】
次いで、ソース電極３ａ及びドレイン電極６をマスクとして半導体層９のｎ＋アモルファスシリコン層をエッチング除去することにより、チャネル部を形成する。
【００５７】
次いで、ソース電極３ａ及びドレイン電極６上の基板全体に、プラズマＣＶＤ法を用いて、パッシベーション（保護）膜として、窒化シリコン膜（厚さ３００ｎｍ程度）等を成膜し、層間絶縁膜１１を形成する。
【００５８】
次いで、層間絶縁膜１１のドレイン電極６に対応する部分をエッチング除去して、コンタクトホール５ａを形成する。
【００５９】
次いで、層間絶縁膜１１上の基板全体に、ＩＴＯ（Indium Tin Oxide）膜からなる透明導電膜（厚さ１０ｎｍ程度）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターン形成して、画素電極５を形成する。
【００６０】
次いで、画素電極５上の基板全体に、印刷法によりポリイミド系樹脂の薄膜を成膜した後、ラビング法により、その表面に配向処理を施し配向膜を形成する。
【００６１】
上記のようにしてアクティブマトリクス基板２０を作製することができる。
【００６２】
＜＜対向基板作製工程＞＞
まず、ガラス基板１０’上の基板全体に、クロム薄膜を厚さ１００ｎｍ程度で成膜した後、ＰＥＰ技術によりパターン形成してブラックマトリクスを形成する。
【００６３】
次いで、ブラックマトリクス間のそれぞれに、２μｍ程度の厚さで、赤、緑及び青の何れかの着色層をパターン形成してカラーフィルター層を形成する。
【００６４】
次いで、カラーフィルター層上の基板全体に、１μｍ程度の厚さでアクリル樹脂を塗布してオーバーコート層を形成する。
【００６５】
次いで、オーバーコート層上の基板全体に、ＩＴＯ膜を厚さ１００ｎｍ程度で成膜して共通電極１２を形成する。
【００６６】
次いで、印刷法により、ポリイミド系樹脂の薄膜を成膜した後、ラビング法により、その表面に配向処理を施し配向膜を形成する。
【００６７】
以上のようにして、本発明を構成する対向基板３０を作製することができる。
【００６８】
＜＜液晶表示装置作製工程＞＞
まず、アクティブマトリクス基板２０及び対向基板３０うちの一方にスクリーン印刷により、熱硬化性エポキシ樹脂等からなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、樹脂又はシリカからなる球状のスペーサーを散布する。
【００６９】
次いで、アクティブマトリクス基板２０と対向基板３０とを貼り合わせ、シール材料を硬化させ、空セルを形成する。
【００７０】
次いで、空セルのアクティブマトリクス基板２０及び対向基板３０の基板間に、減圧法により液晶材料を注入し液晶層４０を形成する。その後、液晶注入口にＵＶ硬化樹脂を塗布し、ＵＶ照射によりＵＶ硬化樹脂を硬化し、注入口を封止する。
【００７１】
以上のようにして、本発明の液晶表示装置５０を製造することができる。
【００７２】
本発明の液晶表示装置５０は、ゲート絶縁膜８が絶縁膜８ａ〜８ｅから構成されて５層構造となっているので、各絶縁膜８ａ〜８ｅ中にピンホールが存在したとしても、各絶縁膜８ａ〜８ｅ中のピンホール１５が重なってゲート層及びソース層の間でリーク電流が発生する可能性が低くなっている。
【００７３】
以上説明したように、本発明の薄膜トランジスタの製造方法によれば、複数の成膜工程の間に処理室の内部を真空引きする真空引き工程を備えているので、絶縁積層膜形成工程では、その途中で処理室の内部にある成膜用の原料ガスが一旦排出されることになる。そのため、絶縁積層膜の形成が一旦中断されることにより、下層の絶縁膜（例えば、第１絶縁膜８ａ）が形成され、その後に絶縁積層膜の形成が再開されることにより、上層の絶縁膜（第２絶縁膜８ｂ）が形成される。これにより、絶縁積層膜は、それぞれ独立に形成された絶縁膜８ａ〜８ｅにより構成されることになる。従って、各絶縁膜８ａ〜８ｅ中にピンホールが存在したとしても、各絶縁膜８ａ〜８ｅ中のピンホールが重なってゲート層とソース層との間でリーク電流が発生する可能性が低くなる。そして、処理室の内部を真空引きするという簡単な手段を導入することにより、ゲート層及びソース層の間のリーク電流の発生が抑止されるので、絶縁膜中のピンホールに起因するリーク電流の発生が抑制された薄膜トランジスタを容易に製造することができる。
【００７４】
また、上記実施形態では、ボトム型のＴＦＴについて例示したが、本発明の薄膜トランジスタの製造方法は、トップゲート型のＴＦＴについても適用できる。
【００７５】
なお、本発明は、上記実施形態に限定されるものではなく、他の構成であってもよい。
【産業上の利用可能性】
【００７６】
以上説明したように、本発明は、絶縁膜中のピンホールに起因するリーク電流の発生が抑制された薄膜トランジスタを容易に製造することができるので、アクティブマトリクス駆動型の液晶表示装置の製造において有用である。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の平面模式図である。
【図２】本発明の実施形態に係る液晶表示装置の図１中のＡ−Ａ’断面における断面模式図である。
【図３】本発明の実施形態に係るＴＦＴの製造方法で形成されたゲート絶縁膜の断面模式図である。
【図４】本発明の実施形態に係るＴＦＴの製造方法におけるゲート絶縁膜の成膜工程のステップチャートである。
【図５】従来のＴＦＴの製造方法で形成されたゲート絶縁膜の断面模式図である。
【図６】従来のＴＦＴの製造方法におけるゲート絶縁膜の成膜工程のステップチャートである。
【符号の説明】
【００７８】
１    ＴＦＴ
２    ゲート線
２ａ  ゲート電極
２ｂ  ゲート層
３    ソース線
３ａ  ソース電極
３ｂ  ソース層
４    容量線
５    画素電極
５ａ  コンタクトホール
６    ドレイン電極
８    ゲート絶縁膜
８ａ  第１絶縁膜
８ｂ  第２絶縁膜
８ｃ  第３絶縁膜
８ｄ  第４絶縁膜
８ｅ  第５絶縁膜
９    半導体層
１０，１０’  ガラス基板
１１  層間絶縁膜
１２  共通電極
２０  アクティブマトリクス基板
３０  対向基板
４０  液晶層
５０  液晶表示装置
【図１】
2005353806.tif 000003
【図２】
2005353806.tif 000004
【図３】
2005353806.tif 000005
【図４】
2005353806.tif 000006
【図５】
2005353806.tif 000007
【図６】
2005353806.tif 000008