(57)【要約】【課題】イメージセンサーの蓄積電荷の飽和を回避しながらダイナミックレンジを十分活用できるイメージセンサー利用機器を提供する。【解決手段】イメージセンサーは、受光量に応じた電荷を生成する電荷生成部PD0,PD1,…と生成された電荷を蓄積する電荷蓄積部C0,C1,…とを有する複数の画素構成部と、複数の画素構成部における電荷の蓄積開始及び蓄積停止を同時に制御するシャッター手段TR20,TR21,…と、各画素構成部における蓄積電荷を基準値と個別に比較する複数の比較器CMP0,CMP1,…と、シャッター手段の制御入力端子と、複数の比較器の出力信号の論理和信号を出力する端子とを備え、制御部は、イメージセンサーの複数の比較器の出力の少なくとも１つが、基準値より蓄積電荷が大きくなったことを示したときに、イメージセンサーのシャッター手段を制御して各画素構成部における電荷の蓄積停止を実行するように構成されている。【選択図】図５
2005326340.tif 000002
【特許請求の範囲】
【請求項１】
対象物からの光を受光して画像信号を生成するためのイメージセンサーと、当該イメージセンサーからの信号を処理する制御部とを有するイメージセンサー利用機器であって、
前記イメージセンサーは、受光量に応じた電荷を生成する電荷生成部と生成された電荷を蓄積する電荷蓄積部とを有するアレイ状に配列された複数の画素構成部と、
前記複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するシャッター手段と、
前記複数の画素構成部における蓄積電荷に相当する値を共通の基準値と個別に比較する複数の比較器と、
前記シャッター手段の制御入力端子と、前記複数の比較器の出力信号の論理和信号を出力するための端子とを備え、
前記制御部は、前記イメージセンサーの複数の比較器の出力の少なくとも１つが、前記基準値より前記蓄積電荷が大きくなったことを示したときに、前記イメージセンサーのシャッター手段を制御して各画素構成部における電荷の蓄積停止を実行するように構成されていることを特徴とするイメージセンサー利用機器。
【請求項２】
前記制御部は、前記イメージセンサーの各画素構成部における電荷の蓄積開始からの経過時間が所定の上限時間を経過したときに前記シャッター手段を制御して各画素構成部における電荷の蓄積停止を実行するように構成されていることを特徴とする
請求項１記載のイメージセンサー利用機器。
【請求項３】
前記イメージセンサーからのアナログ電圧信号をディジタル信号に変換して前記制御部に与えるＡＤコンバータと、前記複数の画素構成部における蓄積電荷の最大値に相当する電圧を取得する最大値取得部とを更に備え、前記ＡＤコンバータの変換電圧範囲を決める基準電圧が前記最大値取得部の出力に応じて変更設定可能であることを特徴とする
請求項２記載のイメージセンサー利用機器。
【請求項４】
前記イメージセンサーからのアナログ電圧信号をしきい値電圧と比較することによって二値化して制御部に与える二値化回路と、前記複数の画素構成部における蓄積電荷の最大値に相当する電圧を取得する最大値取得部と、当該最大値取得部の出力に応じて前記二値化回路のしきい値電圧を変更設定するしきい値設定回路とを更に備えていることを特徴とする
請求項２記載のイメージセンサー利用機器。
【請求項５】
対象物に光を照射するための発光量可変の発光素子を更に備え、前記制御部は、前記イメージセンサーの各画素構成部における電荷の蓄積開始から蓄積停止までの時間が所定の下限時間より短い場合に前記発光素子の発光量を低減する制御を実行することを特徴とする
請求項１から４のいずれか１項記載のイメージセンサー利用機器。
【請求項６】
対象物に光を照射するための発光量可変の発光素子と、対象物からの光を受光して画像信号を生成するためのイメージセンサーと、当該イメージセンサーからの信号を処理する制御部とを有するイメージセンサー利用機器であって、
前記イメージセンサーは、受光量に応じた電荷を生成する電荷生成部と生成された電荷を蓄積する電荷蓄積部とを有するアレイ状に配列された複数の画素構成部と、
前記複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するシャッター手段と、
前記複数の画素構成部における蓄積電荷に相当する値を共通の基準値と個別に比較する複数の比較器と、
前記複数の比較器の出力信号の論理和信号を出力するための端子とを備え、
前記制御部は、前記イメージセンサーの複数の比較器の出力の少なくとも１つが、前記基準値より前記蓄積電荷が大きくなったことを示したときに、前記発光素子の発光量を低減するように制御することを特徴とするイメージセンサー利用機器。
【請求項７】
前記複数の画素構成部のそれぞれの有効又は無効を設定する選択手段が設けられ、前記選択手段によって有効とされた複数の画素構成部について前記比較器の動作が有効となることを特徴とする
請求項１から６のいずれか１項記載のイメージセンサー利用機器。
【請求項８】
前記複数の画素構成部のそれぞれの有効又は無効を設定する選択手段が設けられ、前記選択手段によって有効とされた複数の画素構成部について前記最大値取得部が機能することを特徴とする
請求項３又は４記載のイメージセンサー利用機器。
【請求項９】
対象物に光を照射するための投光部と、前記対象物からの反射光を受光してサンプリング毎に画像信号を生成するイメージセンサーと、当該イメージセンサーからの信号のピーク位置又は重心位置に基づいて前記対象物までの変位を算出する制御部とを有する光学式変位計において、
前記イメージセンサーは、受光量に応じた電荷を生成する電荷生成部と生成された電荷を蓄積する電荷蓄積部とを有するアレイ状に配列された複数の画素構成部と、
前記複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するシャッター手段と、
前記複数の画素構成部における蓄積電荷に相当する値を共通の基準値と個別に比較する複数の比較器と、
前記シャッター手段の制御入力端子と、前記複数の比較器の出力信号の論理和信号を出力するための端子とを備え、
前記制御部は、前記イメージセンサーの複数の比較器の出力の少なくとも１つが、前記基準値より前記蓄積電荷が大きくなったことを示したときに、前記イメージセンサーのシャッター手段を制御して各画素構成部における電荷の蓄積停止を実行するように構成されていることを特徴とする光学式変位計。
【請求項１０】
前記イメージセンサーは、複数の画素構成部が一次元又は二次元に配列されたＣＭＯＳイメージセンサーであることを特徴とする
請求項９記載の光学式変位計。
【請求項１１】
対象物からの光を受光してサンプリング毎に画像信号を生成するイメージセンサーと、当該イメージセンサーからの信号を二値化する二値化回路と、前記二値化された信号をデコードするデコーダとを有する光学情報読取装置において、
前記イメージセンサーは、受光量に応じた電荷を生成する電荷生成部と生成された電荷を蓄積する電荷蓄積部とを有するアレイ状に配列された複数の画素構成部と、
前記複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するシャッター手段と、
前記複数の画素構成部における蓄積電荷に相当する値を共通の基準値と個別に比較する複数の比較器と、
前記シャッター手段の制御入力端子と、前記複数の比較器の出力信号の論理和信号を出力するための端子とを備え、
前記制御部は、前記イメージセンサーの複数の比較器の出力の少なくとも１つが、前記基準値より前記蓄積電荷が大きくなったことを示したときに、前記イメージセンサーのシャッター手段を制御して各画素構成部における電荷の蓄積停止を実行するように構成されていることを特徴とする光学情報読取装置。
【請求項１２】
サンプリングを開始するためのタイミングを入力するトリガ入力手段と、前記光学情報読取装置に電源を供給するためのバッテリーとを更に有することを特徴とする
請求項１１記載の光学情報読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各画素の飽和を回避するために電荷蓄積時間の自動制御機能を付加したイメージセンサー利用機器に関する。
【背景技術】
【０００２】
この種のイメージセンサー利用機器として、イメージセンサーを用いて対象物の変位を測定する光学式変位計、イメージセンサーを用いて画像パターンを読み取るバーコードリーダのような光学式読取装置、その他の光学式電子機器が含まれる。これらのイメージセンサー利用機器では、イメージセンサーの各画素構成部における電荷蓄積時間を適切に調整することが重要である。電荷蓄積時間（単に蓄積時間ということもある）は露光時間（シャッター時間）に相当し、これが適切でなければ対象物の画像が暗すぎたり、逆に明るすぎたりする結果となり、対象物の変位測定や画像パターンの認識を正確に行うことが困難になる。また、照明光の強さや対象物の反射率によってイメージセンサーの受光量が変化するので、それらに応じて適切な電荷蓄積時間を設定する必要がある。
【０００３】
一般に最大受光量が多いほどイメージセンサーのダイナミックレンジを十分に活用できるので、変位測定や画像パターンの認識の精度が良くなる。しかし、最大受光量を大きく設定すると画素ごとの受光量の飽和（蓄積電荷の飽和）が起こりやすくなる。飽和が起こると、例えば三角測量の原理を用いた光学式変位計の場合に、リニアイメージセンサーから得られる光量分布波形のピーク位置が不明瞭になり、対象物の変位を正しく検出することができなくなる。光学式読取装置でも同様に、飽和によって画像パターンの誤認識を招くおそれがある。
【０００４】
上記のような蓄積電荷の飽和を回避するための従来の方法として、例えば特許文献１に記載されている光学式変位計では、リニアイメージセンサーから得られる受光量データに基づいてレーザダイオードの発光量の制御を行っている。つまり、リニアイメージセンサーの出力信号をＡＤ変換して得られるディジタルデータに基づいて、レーザダイオードのピーク出力又は発光時間（パルス幅）を制御することによって飽和を防止している。あるいは、蓄積時間（露光時間又はシャッター時間）を制御することによって飽和を防止している。
【特許文献１】特開平１０−２６７６４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のような従来の光学式変位計における飽和回避のための発光量又は蓄積時間の制御は、正確に言えば、リニアイメージセンサーから得られる受光波形に基づいて行われる。一次元の受光量分布である受光波形は、リニアイメージセンサーから得られる受光量データの演算処理によって得られる。この受光波形を１フレーム分読み出してから、次のフレーム以降で飽和しているか否かの判定を行い、その判定結果に基づいて発光量又は蓄積時間の制御を行うことになるので、フィードバック制御の遅れが発生する。具体的には、転送と波形演算が同時に行われる場合は２フレームの遅れで済む場合もあるが、転送と波形演算が同時でない場合は３フレーム以上の遅れとなる。
【０００６】
このフィードバック制御の遅れのために、サンプリング周期が短くなると（高速サンプリングになると）、飽和の回避が的確に行われなくなることがある。例えば、受光量が十分多いときのデータ（受光波形）に基づいて発光量又は蓄積時間を減少させる制御が実行されたときには既に対象物の反射率の変化等によって実際の受光量が大きく低下していることがある。逆に、受光量が僅かであるときのデータ（受光波形）に基づいて発光量又は蓄積時間を増加させる制御が実行されたときには既に対象物の反射率の変化等によって実際の受光量が大きく増加している場合がある。この場合は飽和が発生し、正しい測定値が得られなくなる。
【０００７】
また、飽和が発生しているときの受光波形ではピーク位置が判別できないと共に、飽和の程度を判別することも困難である。このために、段階的に発光量又は蓄積時間を減少させる制御が実行された場合に、飽和状態が数フレーム続くことがある。
【０００８】
更に、レーザダイオードの発光時間（パルス幅）によって発光量を制御する場合に、通常はクロック単位でパルス幅の制御を行うために、最小パルス幅まで発光量を下げても飽和状態が回避できないことがある。例えば対象物の表面が反射率の高い鏡面であるような場合にそのような状況が発生しやすい。
【０００９】
上記のような課題は、イメージセンサーとしてＣＭＯＳイメージセンサーを用いた場合に特に顕著になる。ＣＭＯＳイメージセンサーは、オンチップ機能を付加してシステム化できるメリットがあるが、ＣＣＤに比べてダイナミックレンジが狭く飽和が生じやすいからである。また、上記のような飽和に関する課題は、光学式変位計に限らず、光学式読取装置や撮像装置等、種々のイメージセンサー利用機器に共通する課題である。
【００１０】
本発明は、上記のような従来の問題に鑑み、画素ごとの蓄積電荷の飽和を回避するための蓄積時間自動制御機能を付加したイメージセンサー利用機器を提供することを目的とする。また、逆に蓄積電荷が少ない場合に、その信号処理回路の動作を最適化することも本発明の目的である。
【課題を解決するための手段】
【００１１】
本発明によるイメージセンサー利用機器の第１の構成は、対象物からの光を受光して画像信号を生成するためのイメージセンサーと、当該イメージセンサーからの信号を処理する制御部とを有するイメージセンサー利用機器において、イメージセンサーは、受光量に応じた電荷を生成する電荷生成部と生成された電荷を蓄積する電荷蓄積部とを有するアレイ状に配列された複数の画素構成部と、複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するシャッター手段と、複数の画素構成部における蓄積電荷に相当する値を共通の基準値と個別に比較する複数の比較器と、シャッター手段の制御入力端子と、複数の比較器の出力信号の論理和信号を出力するための端子とを備え、制御部は、イメージセンサーの複数の比較器の出力の少なくとも１つが、基準値より蓄積電荷が大きくなったことを示したときに、イメージセンサーのシャッター手段を制御して各画素構成部における電荷の蓄積停止を実行するように構成されていることを特徴とする。
【００１２】
このような構成によれば、基準値を飽和直前の値に設定することにより、いずれかの画素構成部の蓄積電荷が飽和する直前で各画素構成部の電荷蓄積を停止することができる。したがって、イメージセンサーのダイナミックレンジを十分に活用しながら飽和を回避することができる。
【００１３】
本発明によるイメージセンサー利用機器の第２の構成は、上記第１の構成において、制御部は、イメージセンサーの各画素構成部における電荷の蓄積開始からの経過時間が所定の上限時間を経過したときにシャッター手段を制御して各画素構成部における電荷の蓄積停止を実行するように構成されていることを特徴とする。
【００１４】
このような構成によれば、何らかの理由で受光量が少なく蓄積開始からの経過時間が異常に長くなる場合は、強制的に各画素構成部における電荷の蓄積停止を実行するので、電荷の蓄積完了と読み出しを無駄に長時間待つ必要がなくなる。なお、経過時間が所定の上限時間を経過したか否かは、制御部がソフトウェアによって判断してもよいし、別途設けたタイマー回路の出力信号で判断してもよい。
【００１５】
本発明によるイメージセンサーの第３の構成は、上記第２の構成において、イメージセンサーからのアナログ電圧信号をディジタル信号に変換して制御部に与えるＡＤコンバータと、複数の画素構成部における蓄積電荷の最大値に相当する電圧を取得する最大値取得部とを更に備え、ＡＤコンバータの変換電圧範囲を決める基準電圧が最大値取得部の出力に応じて変更設定可能であることを特徴とする。
【００１６】
このような構成によれば、いずれかの画素構成部における蓄積電荷が飽和する前に上限時間の経過に伴って各画素構成部における電荷の蓄積停止が実行された場合に、複数の画素構成部における蓄積電荷の最大値に応じてＡＤコンバータの変換電圧範囲（基準電圧）を変更設定することができる。例えば、蓄積電荷の飽和電圧５Ｖに対して最大値に相当する電圧が３Ｖであった場合に、ＡＤコンバータの変換電圧範囲を最大の０〜５Ｖ（基準電圧５Ｖ）から０〜３Ｖ（基準電圧３Ｖ）に変更する。こうすることにより、イメージセンサーから得られる信号の処理回路のダイナミックレンジを最適化することができる。なお、最大値取得部はイメージセンサーの外部に設けてもよいしイメージセンサーに内蔵してもよい。ＣＭＯＳイメージセンサーの場合は、最大値取得部に相当する回路をオンチップ機能としてイメージセンサーに内蔵することが比較的容易である。
【００１７】
本発明によるイメージセンサーの第４の構成は、上記第２の構成において、イメージセンサーからのアナログ電圧信号をしきい値電圧と比較することによって二値化して制御部に与える二値化回路と、複数の画素構成部における蓄積電荷の最大値に相当する電圧を取得する最大値取得部と、当該最大値取得部の出力に応じて二値化回路のしきい値電圧を変更設定するしきい値設定回路とを更に備えていることを特徴とする。
【００１８】
このような構成によれば、例えばバーコードリーダのような光学式読取装置において、イメージセンサーからのアナログ電圧信号が二値化されて制御部に入力され、制御部で二値化画像（白黒画像）のパターンを判別するような場合に、二値化のためのしきい値を最適に設定することが可能になる。これによってバーコード等の読み取り精度（パターン判別精度）が向上する。なお、第３の構成と同様に、最大値取得部はイメージセンサーの外部に設けてもよいしイメージセンサーに内蔵してもよい。
【００１９】
本発明によるイメージセンサーの第５の構成は、上記いずれかの構成において、対象物に光を照射するための発光量可変の発光素子を更に備え、制御部は、イメージセンサーの各画素構成部における電荷の蓄積開始から蓄積停止までの時間が所定の下限時間より短い場合に発光素子の発光量を低減する制御を実行することを特徴とする。
【００２０】
このような構成によれば、上記のような制御部によるイメージセンサーの各画素構成部における電荷蓄積時間の自動制御の結果、蓄積時間が下限時間より短くなった場合は発光量が多すぎると考えられるので、制御部が発光量を低減する制御を行うことにより消費電力の低減に寄与することができる。
【００２１】
本発明によるイメージセンサーの第６の構成は、対象物に光を照射するための発光量可変の発光素子と、対象物からの光を受光して画像信号を生成するためのイメージセンサーと、当該イメージセンサーからの信号を処理する制御部とを有するイメージセンサー利用機器において、イメージセンサーは、受光量に応じた電荷を生成する電荷生成部と生成された電荷を蓄積する電荷蓄積部とを有するアレイ状に配列された複数の画素構成部と、複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するシャッター手段と、複数の画素構成部における蓄積電荷に相当する値を共通の基準値と個別に比較する複数の比較器と、複数の比較器の出力信号の論理和信号を出力するための端子とを備え、制御部は、イメージセンサーの複数の比較器の出力の少なくとも１つが、基準値より蓄積電荷が大きくなったことを示したときに、発光素子の発光量を低減するように制御することを特徴とする。
【００２２】
このような構成によれば、制御部は、上述の各構成における電荷蓄積時間の自動制御に代えて（又は電荷蓄積時間の自動制御と共に）、発光素子の発光量の自動制御を行う。基準値を飽和直前の値に設定することにより、いずれかの画素構成部の蓄積電荷が飽和する直前で発光素子の発光量を低減し、イメージセンサーのダイナミックレンジを十分に活用しながら飽和を回避することができる。また、この構成によれば、シャッター手段による電荷蓄積時間の自動制御がＳ／Ｎ比の観点から困難な場合であっても、発光素子の発光量の制御によって効果的に飽和を回避することが可能になる。発光量は、例えば発光素子をパルス駆動する場合に、そのパルス幅又はデューティ比を変えることによって、あるいはピーク電圧を変えることによって制御することができる。
【００２３】
本発明によるイメージセンサーの第７の構成は、上記いずれかの構成において、複数の画素構成部のそれぞれの有効又は無効を設定する選択手段が設けられ、選択手段によって有効とされた複数の画素構成部について比較器の動作が有効となることを特徴とする。
【００２４】
このような構成によれば、例えばイメージセンサーの全画素範囲の画素構成部ではなく、周辺部を除いた有効画素範囲内の画素構成部について比較器による共通の基準値との比較を有効とすることができる。更に、有効画素範囲内であっても、すべての画素構成部ではなく例えば１つ置きに比較器による共通の基準値との比較を有効とすることができる。
【００２５】
本発明によるイメージセンサーの第８の構成は、上記第３又は第４の構成において、複数の画素構成部のそれぞれの有効又は無効を設定する選択手段が設けられ、選択手段によって有効とされた複数の画素構成部について最大値取得部が機能することを特徴とする。
【００２６】
このような構成によれば、例えば二次元イメージセンサーの全画素範囲の画素構成部ではなく、周辺部を除いた有効画素範囲内の画素構成部のみを最大値取得の対象とすることができる。更に、有効画素範囲内であっても、すべての画素構成部ではなく例えば１つ置きに最大値取得の対象とすることができる。
【００２７】
本発明による光学式変位計の第１の構成は、対象物に光を照射するための投光部と、対象物からの反射光を受光してサンプリング毎に画像信号を生成するイメージセンサーと、当該イメージセンサーからの信号のピーク位置又は重心位置に基づいて対象物までの変位を算出する制御部とを有する光学式変位計において、イメージセンサーは、受光量に応じた電荷を生成する電荷生成部と生成された電荷を蓄積する電荷蓄積部とを有するアレイ状に配列された複数の画素構成部と、複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するシャッター手段と、複数の画素構成部における蓄積電荷に相当する値を共通の基準値と個別に比較する複数の比較器と、シャッター手段の制御入力端子と、複数の比較器の出力信号の論理和信号を出力するための端子とを備え、制御部は、イメージセンサーの複数の比較器の出力の少なくとも１つが、基準値より蓄積電荷が大きくなったことを示したときに、イメージセンサーのシャッター手段を制御して各画素構成部における電荷の蓄積停止を実行するように構成されていることを特徴とする。
【００２８】
このような構成によれば、基準値を飽和直前の値に設定することにより、いずれかの画素構成部の蓄積電荷が飽和する直前で各画素構成部の電荷蓄積を停止することができる。したがって、イメージセンサーのダイナミックレンジを十分に活用しながら飽和を回避することができる。
【００２９】
本発明による光学式変位計の第２の構成は、上記第１の構成において、イメージセンサーは、複数の画素構成部が一次元又は二次元に配列されたＣＭＯＳイメージセンサーであることを特徴とする。前述のようにＣＭＯＳイメージセンサーはダイナミックレンジが狭く飽和が生じやすいので、上記のような本発明の構成による効果が高くなる。
【００３０】
本発明による光学情報読取装置の第１の構成は、対象物からの光を受光してサンプリング毎に画像信号を生成するイメージセンサーと、当該イメージセンサーからの信号を二値化する二値化回路と、二値化された信号をデコードするデコーダとを有する光学情報読取装置において、イメージセンサーは、受光量に応じた電荷を生成する電荷生成部と生成された電荷を蓄積する電荷蓄積部とを有するアレイ状に配列された複数の画素構成部と、複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するシャッター手段と、複数の画素構成部における蓄積電荷に相当する値を共通の基準値と個別に比較する複数の比較器と、シャッター手段の制御入力端子と、複数の比較器の出力信号の論理和信号を出力するための端子とを備え、制御部は、イメージセンサーの複数の比較器の出力の少なくとも１つが、基準値より蓄積電荷が大きくなったことを示したときに、イメージセンサーのシャッター手段を制御して各画素構成部における電荷の蓄積停止を実行するように構成されていることを特徴とする。
【００３１】
このような構成によれば、基準値を飽和直前の値に設定することにより、いずれかの画素構成部の蓄積電荷が飽和する直前で各画素構成部の電荷蓄積を停止することができる。したがって、イメージセンサーのダイナミックレンジを十分に活用しながら飽和を回避することができる。
【００３２】
本発明による光学情報読取装置の第２の構成は、上記第１の構成において、サンプリングを開始するためのタイミングを入力するトリガ入力手段と、光学情報読取装置に電源を供給するためのバッテリーとを更に有することを特徴とする。このような構成を有する光学情報読取装置として、例えばハンディタイプのバーコードリーダがあり、このような装置において本発明によるダイナミックレンジの活用と飽和の回避を両立させる効果が特に有効になる。
【発明を実施するための最良の形態】
【００３３】
以下、図面を参照しながら本発明の実施例について説明する。
【００３４】
図１は、本発明のイメージセンサー利用機器の一例である光学式変位計の測定原理を示す図である。この光学式変位計はレーザ変位計ともいわれ、三角測量の原理を用いて測定対象物の変位を非接触で測定するのに用いられる。ＬＤドライバ１１の制御によってレーザダイオード１２から発せられたレーザ光は、投光レンズ１３を通り測定対象物ＷＫを照射する。測定対象物ＷＫで反射したレーザ光の一部は、受光レンズ１４を通ってリニアイメージセンサー１５により受光される。
【００３５】
測定対象物ＷＫが図１に破線で示すように変位すると、測定対象物ＷＫで反射してリニアイメージセンサー１５に達するレーザ光の光路が破線のように変化する。その結果、リニアイメージセンサー１５の受光面における受光スポットの位置が移動する。
【００３６】
リニアイメージセンサー１５は、複数の画素構成部が一列に配列された構造を有し、各画素構成部は受光量に応じた電荷を生成する電荷生成部と生成された電荷を蓄積する電荷蓄積部とを有する。リニアイメージセンサー１５の各画素構成部における受光量に応じた蓄積電荷が読み出し回路１６によって読み出され、信号処理によって一次元の受光量分布である受光波形が得られる。この受光波形のピーク位置又は重心位置から測定対象物ＷＫの変位が求まる。
【００３７】
図２は、光学式変位計の外観を示し、図２（ａ）は平面図、（ｂ）は側面図である。この光学式変位計は、センサーヘッド部２１とコントローラ部２２からなる。センサーヘッド部２１は、上記のＬＤドライバ１１、レーザダイオード１２、投光レンズ１３、受光レンズ１４、リニアイメージセンサー１５及び読み出し回路１６を内蔵している。コントローラ部２２は、マイクロプロセッサ（制御部）を有し、センサーヘッド部２１のＬＤドライバを介してレーザダイオード１２の出力（発光量）を制御すると共に、リニアイメージセンサー１５から読み出された信号から測定対象物ＷＫの変位を求める処理を実行する。
【００３８】
センサーヘッド部２１とコントローラ部２２は電気ケーブル２３で接続され、相互に電気信号がやりとりされると共に、電源電圧がコントローラ部２２からセンサーヘッド部２１に供給される。また、センサーヘッド部２１は、２本のボルト２４を用いて所定の取付け台２５に固定される。ボルト２４が挿通される２箇所の取付け孔はセンサーヘッド部２１の基準面２６に沿って設けられている。この基準面２６は、測定用のレーザ光が出射すると共に測定対象物ＷＫからの反射光が入射する面である。
【００３９】
図３は、光学式変位計の主な回路構成を示すブロック図である。センサーヘッド部２１は、レーザダイオード１２とそのドライブ回路（ＬＤドライバ）１１、リニアイメージセンサー１５とその読み出し回路１６、投光レンズ１３及び受光レンズ１４を含む。コントローラ部２２はローパスフィルタ（ＬＰＦ）４１、ピークホールド回路４２、ＡＤコンバータ（Ａ／Ｄ）４３，４７、マイクロプロセッサ（ＭＰＵ）４４、ＤＡコンバータ（Ｄ／Ａ）４５、ＡＧＣ（自動利得制御）増幅器４６及びリセット・制御回路４８を含む。
【００４０】
レーザダイオード１２から発せられたレーザ光は、投光レンズ１３を通り測定対象物ＷＫを照射する。測定対象物ＷＫで反射したレーザ光の一部は、受光レンズ１４を通ってリニアイメージセンサー１５に入射する。リニアイメージセンサー１５の各画素構成部に蓄積された電荷は、読み出し回路１６によって読み出される。読み出し回路１６は、読み出し用パルス信号である画素選択信号をリニアイメージセンサー１５に与えて各画素構成部を順次走査することによって、一次元の受光量分布に相当する時系列の電圧信号を得る。例えば、リニアイメージセンサー１５が２５６画素からなり、画素ごとの転送レートが１マイクロ秒の場合は、２５６マイクロ秒かかって全画素構成部の蓄積電荷が読み出され、読み出し回路１６から時系列の電圧信号として出力される。この全画素の蓄積電荷を読み出すのに要する時間がサンプリング周期である。読み出し回路１６の出力信号は、コントローラ部２２に渡され、まずローパスフィルタ４１によって高周波成分を除かれる。この高周波成分には、リニアイメージセンサー１５に与えられる画素選択信号の周波数成分が含まれる。
【００４１】
図４は、読み出し回路１６から出力された電圧信号がローパスフィルタ４１及びピークホールド回路４２を経て変化していく様子を模式的に描いた図である。読み出し回路１６の出力信号３１は、図４に示すように、矩形波の連続であり、この矩形波の周波数が画素選択信号の周波数に相当する。この出力信号３１がローパスフィルタ４１を通過すると、画素選択信号の周波数に相当する高周波成分が除かれ、その包絡線に相当する低周波成分のみの電圧信号３２となる。この電圧信号３２は、リニアイメージセンサー１５における画素位置に関する受光量の分布の情報を含んでいる。電圧値が高いほど、その画素位置における受光量が多いことを意味する。したがって、この電圧信号３２のピーク位置は測定対象物ＷＫの変位に応じて変化する受光量の最も多い画素位置に対応している。
【００４２】
ローパスフィルタ４１から出力される電圧信号３２はピークホールド回路４２に与えられる。ピークホールド回路４２は電圧信号３２のピーク値Ｖｐを保持し、第１のＡＤコンバータ４３に出力する。ＡＤコンバータ４３はピーク値Ｖｐをディジタル値に変換してマイクロプロセッサ４４に与える。また、図３に示すように、ローパスフィルタ４１から出力される電圧信号３２はＡＧＣ増幅器４６にも与えられる。ＡＧＣ増幅器４６で増幅された電圧信号は第２のＡＤコンバータ４７でディジタル値に変換され、そのディジタル値がマイクロプロセッサ４４に逐次与えられる。ＡＧＣ増幅器４６の利得は、増幅後の電圧値が所定の範囲内に入るように自動制御される。
【００４３】
マイクロプロセッサ４４は、第１のＡＤコンバータ４３を経て入力されるピークデータと第２のＡＤコンバータ４７を経て入力される逐次データとに基づいて、受光量の重心値の位置を判定する。受光量の重心値の位置が求まると、前述の三角測量の原理から、測定対象物ＷＫまでの距離又は変位が求まる。このようにして求められた測定対象物ＷＫまでの距離又は変位は、マイクロプロセッサ４４からＤＡコンバータ４５に与えられ、アナログ電圧に変換されて出力される。
【００４４】
図３において、レーザダイオード１２から発せられるレーザ光の強さ（発光量）はＬＤドライバ１１を介してマイクロプロセッサ４４によって制御される。レーザ光の強さが変われば、測定対象物ＷＫで反射され、リニアイメージセンサー１５に入射する光量（受光量）も変化する。そこで、測定対象物ＷＫの光反射率（明るさ）に応じてレーザダイオード１２から発せられるレーザ光の強さを調節することにより、リニアイメージセンサー１５の受光量のダイナミックレンジを十分に活用できるようにしている。具体的には、レーザダイオード１２を駆動するパルスのパルス幅又はデューティ比を変えることによってレーザ光の強さを調節する。もちろん、パルス電圧（ピーク値）を変えることによって、レーザ光の強さを調節してもよい。
【００４５】
次に、本実施例の光学式変位計におけるリニアイメージセンサー１５の蓄積時間自動制御について説明する。本実施例ではリニアイメージセンサー１５としてＣＭＯＳイメージセンサーが使用されている。ＣＭＯＳイメージセンサーは、オンチップ機能を付加してシステム化できるメリットがあるが、ＣＣＤに比べてダイナミックレンジが狭く蓄積電荷の飽和が生じやすいデメリットを有する。飽和が発生すると、リニアイメージセンサーから得られる受光量のピーク位置（又は重心位置）が不明瞭になり、対象物の変位を正しく検出することができなくなる。
【００４６】
図５は、本発明の第１実施例に係る光学式変位計に使用されるリニアイメージセンサー１５の回路構成図である。このリニアイメージセンサー１５は、各画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するグローバルシャッター（シャッター手段）、各画素構成部における蓄積電荷に相当する値を共通の基準値と個別に比較する複数の比較器、それらの出力信号の論理和信号を出力するための端子等を備えている。光学式変位計のマイクロプロセッサ（制御部）４４は、イメージセンサー１５の複数の比較器の出力の少なくとも１つが、基準値より蓄積電荷が大きくなったことを示したときに、リニアイメージセンサー１５のグローバルシャッターを制御して各画素構成部における電荷の蓄積停止を実行する。これにより、各画素構成部における蓄積電荷の飽和を回避しながらダイナミックレンジを十分に活用できる。
【００４７】
図５に示すリニアイメージセンサー１５は、受光量に応じた電荷を生成する電荷生成部であるフォトダイオードＰＤ０，ＰＤ１，・・・と、生成された電荷を蓄積する電荷蓄積部であるコンデンサＣ０，Ｃ１，・・・とを有する複数の画素構成部が一列に配列されている。図５では２つの画素構成部のみを描いているが、実際のリニアイメージセンサーでは画素数分（例えば２５６個）の画素構成部が設けられている。
【００４８】
フォトダイオードＰＤ０，ＰＤ１，・・・が受光量に応じて生成した電荷は、トランジスタＴＲ２０，２１，・・・を通ってコンデンサＣ０，Ｃ１，・・・に蓄積される。トランジスタＴＲ２０，２１，・・・は、共通のグローバルシャッター信号ＧＳによって同時にオン・オフ制御される。これにより、複数の画素構成部における受光量に応じた電荷の蓄積開始及び蓄積停止をすべての画素構成部について略同時に制御するグローバルシャッターの機能が実現している。
【００４９】
コンデンサＣ０，Ｃ１，・・・に蓄積された電荷はバッファＢＦ２０，２１，・・・とトランジスタＴＲ３０，ＴＲ３１，・・・を通り、共通の出力バッファＢＦ３を通って出力電圧Ｖｏｕｔとして読み出される。読み出し用パルス信号である画素選択信号Ａｄｄ０，Ａｄｄ１，・・・が順番に与えられることにより、トランジスタＴＲ３０，ＴＲ３１，・・・が順番にオンになり、各コンデンサＣ０，Ｃ１，・・・の蓄積電荷が時系列の電圧信号Ｖｏｕｔとして読み出される。
【００５０】
また、バッファＢＦ２０，２１，・・・の出力にはトランジスタＴＲ３０，ＴＲ３１，・・・と並列に接続されたトランジスタＴＲ４０，ＴＲ４１，・・・を介してコンパレータ（比較器）ＣＭＰ０，ＣＭＰ１，・・・がそれぞれ接続されている。コンデンサＣ０，Ｃ１，・・・に電荷が蓄積される過程において、トランジスタＴＲ４０，ＴＲ４１，・・・は共通のコンパレータ切替入力（ＣＭＰ切替入力）信号によってオンにされている。各コンパレータＣＭＰ０，ＣＭＰ１，・・・の他方の入力には共通の基準電圧Ｖｒｅｆが入力されている。各コンパレータＣＭＰ０，ＣＭＰ１，・・・はオープンドレイン出力であり、共通接続されてワイヤードオア出力（ＷＯＲ）ラインとなっている。ワイヤードオア出力ラインＷＯＲにはプルアップ抵抗Ｒｕｐが接続されている。
【００５１】
上記のような回路構成によって、複数の比較器の出力の少なくとも１つが、基準値より蓄積電荷が大きくなったことを示したときに、マイクロプロセッサ４４がグローバルシャッターを制御して各画素構成部における電荷の蓄積停止を実行する蓄積時間自動制御を実現している。以下に、図５の回路の動作を順番に説明する。なお、図５におけるリセット（ＲＥＳＥＴ）入力信号、グローバルシャッター（ＧＳ）入力信号、画素選択入力信号（Ａｄｄ０，Ａｄｄ１，・・・）及びコンパレータ切替（ＣＭＰ切替）入力信号は、図３に示したコントローラ部２２のマイクロプロセッサ４４がリセット・制御回路４８を介してセンサーヘッド部２１に与える信号に含まれている。
【００５２】
まず、コンパレータ切替（ＣＭＰ切替）入力がＬレベルにされ、トランジスタＴＲ４０，ＴＲ４１，・・・がオンとなる。また、画素選択信号入力（Ａｄｄ０，Ａｄｄ１，・・・）はすべてＨレベルにされ、トランジスタＴＲ３０，ＴＲ３１，・・・はすべてオフになっている。この状態でリセット入力信号がＬレベルにされると共に、グローバルシャッター入力信号がＬレベルにされる。トランジスタＴＲ２０，２１，・・・が同時にオンになるので、各画素構成部のコンデンサＣ０，Ｃ１，・・・において電源電圧Ｖｃｃに対応する電荷が蓄積される。その結果、すべてのコンパレータＣＭＰ０，ＣＭＰ１，・・・の出力はＨレベルとなる。
【００５３】
リセット入力信号がＨレベルにされる（リセット状態が解除される）と、トランジスタＴＲ１０，１１，・・・がオンになり、各画素構成部のフォトダイオードＰＤ０，ＰＤ１，・・・が受光量に応じた電荷の生成を開始する。このとき、すべてのコンパレータＣＭＰ０，ＣＭＰ１，・・・の出力はＨレベルのままであり、グローバルシャッター信号ＧＳはＬレベルに維持され、トランジスタＴＲ２０，２１，・・・のオン状態が維持される。したがって、各画素構成部のコンデンサＣ０，Ｃ１，・・・における電荷の蓄積が同時に開始する。
【００５４】
各コンデンサＣ０，Ｃ１，・・・における電荷の蓄積が進むにしたがって、各コンパレータＣＭＰ０，ＣＭＰ１，・・・の入力電圧が下降する。やがて、いずれかの（受光量の最も多い）画素構成部のコンデンサの蓄積電荷が基準値より大きくなると、そのコンパレータの入力電圧が基準電圧Ｖｒｅｆより小さくなり、そのコンパレータの出力がＬレベルに反転する。その結果、ワイヤードオア出力（ＷＯＲ）がＬレベルとなり、このワイヤードオア出力の反転にしたがって、マイクロプロセッサ４４はグローバルシャッター信号ＧＳをＨレベルに反転させる。その結果、トランジスタＴＲ２０，２１，・・・が同時にオフになり、各コンデンサＣ０，Ｃ１，・・・における電荷の蓄積停止が実行され、そのときの各画素構成部の蓄積電荷がコンデンサＣ０，Ｃ１，・・・に保存される。
【００５５】
続いて、各画素構成部における蓄積電荷が読み出される。まず、コンパレータ切替入力がＨレベルにされ、トランジスタＴＲ４０，ＴＲ４１，・・・がオフになる。そして、画素選択信号入力（Ａｄｄ０，Ａｄｄ１，・・・）を順番にＬレベルにする順次走査によって、各画素構成部における各コンデンサＣ０，Ｃ１，・・・の蓄積電荷が時系列の電圧信号Ｖｏｕｔとして読み出される。すべてのコンデンサＣ０，Ｃ１，・・・の蓄積電荷が読み出された後に、再びコンパレータ切替入力をＬレベルとし、画素選択信号入力（Ａｄｄ０，Ａｄｄ１，・・・）をすべてＨレベルとして初期状態に戻す。
【００５６】
以上のような動作により、本実施例の光学式変位計では、リニアイメージセンサー１５のいずれかの画素構成部の蓄積電荷が基準値を超えた時点ですべての画素構成部における電荷蓄積が停止し、その時点の蓄積電荷が保存される。したがって、基準値（基準電圧Ｖｒｅｆ）を飽和直前の値に設定することにより、いずれかの画素構成部の蓄積電荷が飽和する直前で各画素構成部の電荷蓄積を停止することができる。こうして、イメージセンサーのダイナミックレンジを十分に活用しながら飽和を回避することができる。
【００５７】
なお、上記のような蓄積時間自動制御は、各画素構成部が一列に配置されたリニアイメージセンサー（一次元イメージセンサー）を利用する機器に限らず、各画素構成部がマトリックス状に配置されたエリアイメージセンサー（二次元イメージセンサー）を利用する機器にも適用できる。また、光学式変位計に限らず、光学式読取装置や撮像装置等、種々のイメージセンサー利用機器に応用することができる。
【００５８】
図６は、本発明の第２実施例に係る光学式変位計に使用されるリニアイメージセンサー１５とその周辺の回路構成図である。この実施例では、第１実施例におけるマイクロプロセッサ４４が実行する蓄積時間自動制御がリニアイメージセンサー１５に内蔵された回路によって実現されている。つまり、蓄積時間自動制御を行う制御部（の一部）がリニアイメージセンサー１５に内蔵されている。ＣＭＯＳイメージセンサーのオンチップ付加回路として、そのような蓄積時間自動制御のための回路の他に、以下に述べるような付加機能のための回路が構成されている。但し、これらの回路の一部又は全部をリニアイメージセンサー１５に内蔵するか、あるいはマイクロプロセッサ４４を含む外部の回路によって実現するかは適宜変更可能である。
【００５９】
図６において、電荷生成部ＰＤ０，ＰＤ１，・・・は図５におけるフォトダイオードＰＤ０，ＰＤ１，・・・及びトランジスタＴＲ１０，１１，・・・に相当する。電荷蓄積部Ｃ０，Ｃ１，・・・は図５におけるコンデンサＣ０，Ｃ１，・・・に相当する。シャッター手段５０は図５におけるトランジスタＴＲ２０，２１，・・・に相当する。また、アドレス手段５２は図５におけるトランジスタＴＲ３０，３１，・・・に相当する。
【００６０】
各電荷蓄積部Ｃ０，Ｃ１，・・・の蓄積電荷に相当する電圧はコンパレータ（比較器）ＣＭＰ０，ＣＭＰ１，・・・によって個別に基準電圧Ｖｒｅｆと比較される。それらコンパレータＣＭＰ０，ＣＭＰ１，・・・の出力のワイヤードオア信号ＷＯＲがバッファＢＦ５を通ってグローバルシャッター信号ＧＳとなり、シャッター手段５０に与えられている。したがって、リニアイメージセンサー１５のいずれかの画素構成部の蓄積電荷が基準値を超えた時点でシャッター手段５０を制御してすべての画素構成部における電荷蓄積を停止する機能がマイクロプロセッサ４４を介さずに実現している。もちろん、第１実施例と同様に、ワイヤードオア信号ＷＯＲをマイクロプロセッサ４４に入力し、マイクロプロセッサ４４がグローバルシャッター信号ＧＳを出力するように構成してもよい。なお、リセット信号ＲＥＳＴもバッファＢＦ４を通ってグローバルシャッター信号ＧＳとなる。
【００６１】
また、本実施例では図６に示すように、コンパレータＣＭＰ０，ＣＭＰ１，・・・の出力のワイヤードオア信号ＷＯＲのラインに、外部からタイムアウト信号ＴｏｕｔがバッファＢＦ６を介して接続されている。このタイムアウト信号Ｔｏｕｔは、各電荷の蓄積開始からの経過時間（電荷蓄積時間）が所定の上限時間を経過したときにシャッター手段５０を制御して各画素構成部における電荷の蓄積停止を実行するための信号である。この実施例では、マイクロプロセッサ４４がタイムアウト信号Ｔｏｕｔを出力する。これにより、受光量が少なく蓄積開始からの経過時間が異常に長くなる場合は、強制的に各画素構成部における電荷の蓄積停止が実行されるので、電荷の蓄積完了と読み出しを無駄に長時間待つ必要がなくなる。なお、経過時間が所定の上限時間を経過したか否かは、マイクロプロセッサ４４がソフトウェアによって判断してもよいし、別途設けたタイマー回路の出力信号で判断してもよい。
【００６２】
また、タイムアウト信号Ｔｏｕｔによって各画素構成部における電荷の蓄積停止を実行した場合は、いずれの画素構成部においても蓄積電荷が飽和に達しておらず、各画素構成部から読み出した蓄積電荷に相当する電圧の最大値がかなり低い可能性がある。そのような場合に本実施例では、電圧の最大値に応じてＡＤコンバータ４７の変換電圧範囲を変更する（狭める）ことによって信号処理に関するダイナミックレンジを適正化している。
【００６３】
すなわち、図６に示すように、各画素構成部から得られる蓄積電荷に相当する電圧をバッファＢＦ７０，ＢＦ７１，・・・を介して最大値取得部５３に入力している。なお、各画素構成部の電荷蓄積部Ｃ０，Ｃ１，・・・とバッファＢＦ７０，ＢＦ７１，・・・との間にはＣＤＳ回路ＣＤ０、ＣＤ１，・・・が接続されている。ＣＤＳ（Ｃｏｌｌｅｃｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）回路は、リセット時に各画素構成部の電荷蓄積部Ｃ０，Ｃ１，・・・の蓄積電荷がクリアされたときの残留電荷（電圧）のばらつきを補償するための回路である。このＣＤＳ回路の詳細については後述する。図６に示すように、各ＣＤＳ回路ＣＤ０、ＣＤ１，・・・には、リセット信号ＲＥＳＥＴと、タイミング生成部５１がワイヤードオア信号ＷＯＲから生成したサンプルホールド信号Ｓ＆Ｈが与えられている。
【００６４】
最大値取得部５３は、各画素構成部における蓄積電荷の最大値に相当する電圧を取得し、その電圧をＡＤコンバータ４７の変換電圧範囲を決める基準電圧ＡＶｒｅｆとして出力する。例えば、いずれかの画素構成部において蓄積電荷が飽和に達した場合は、その画素構成部から出力される電圧が最大電圧であり、これはＡＤコンバータ４７の変換電圧範囲を決める基準電圧ＡＶｒｅｆの最大値（例えば５Ｖ）に等しい。このとき、ＡＤコンバータ４７は、入力電圧を０〜５Ｖの変換電圧範囲に対応するディジタル値（例えば８ビットＡＤコンバータの場合は０〜２５５の値）に変換する。
【００６５】
これに対して、タイムアウト信号Ｔｏｕｔによって各画素構成部における電荷の蓄積停止が実行され、このときの最大値取得部で得られた最大電圧が３Ｖであるとすれば、ＡＤコンバータ４７の基準電圧ＡＶｒｅｆが３Ｖに設定される。その結果、ＡＤコンバータ４７の入力電圧は０〜３Ｖの変換電圧範囲に対応するディジタル値に変換されることになる。つまり、１ステップあたりの電圧幅が小さくなり、ＡＤコンバータ４７からの出力値はフルスケールの範囲内の値をとり得る。例えば８ビットＡＤコンバータの場合は、やはり０〜２５５の値に変換される。こうして、各画素構成部の蓄積電荷が全体的に少ない場合であっても、ＡＤコンバータ４７以降の処理回路のダイナミックレンジを最大限活用することができる。なお、最大値取得部で得られた最大電圧をそのままＡＤコンバータ４７の基準電圧ＡＶｒｅｆとする必要は必ずしも無い。上記の説明における各電圧はあくまで例示に過ぎない。
【００６６】
図７は、図６におけるＣＤＳ回路ＣＤ０、ＣＤ１，・・・の構成例を示す回路図である。ＣＤＳ回路ＣＤ０、ＣＤ１，・・・は、リセット時の蓄積電荷を記憶するためのトランジスタＴＲ４０，ＴＲ４１，・・・及びコンデンサＣ１０，Ｃ１１，・・・、その電荷をサンプルホールド信号Ｓ＆Ｈにしたがって転送するためのトランジスタＴＲ５０，ＴＲ５１，・・・及びコンデンサＣ２０，Ｃ２１，・・・、そして蓄積停止時の蓄積電荷をサンプルホールド信号Ｓ＆Ｈにしたがって転送するためのトランジスタＴＲ６０，ＴＲ６１，・・・及びコンデンサＣ３０，Ｃ３１，・・・を備えている。また、リセット時の蓄積電荷に相当するコンデンサＣ２０，Ｃ２１，・・・の電圧と蓄積停止時の蓄積電荷に相当するコンデンサＣ３０，Ｃ３１，・・・の電圧との差電圧を増幅する差動増幅器ＡＭＰ１０，ＡＭＰ１１，・・・を備えている。リセット時の電荷蓄積部Ｃ０，Ｃ１，・・・の残留電荷（電圧）のばらつきを補償した後の各画素構成部における蓄積停止時の蓄積電荷に相当する電圧は、差動増幅器ＡＭＰ１０，ＡＭＰ１１，・・・の出力電圧として得られる。
【００６７】
図６に戻って、各画素構成部における蓄積停止時の蓄積電荷に相当する電圧は、それぞれのＣＤＳ回路ＣＤ０、ＣＤ１，・・・を経て、アドレス手段５２によって順次読み取られ、ＡＤコンバータ４７のアナログ値ＡＶ入力となる。つまり図５の第１実施例における画素選択信号入力（Ａｄｄ０，Ａｄｄ１，・・・）に相当するタイミング信号ＴＩＭ１がマイクロプロセッサ（又はゲートアレイ）４４からアドレス手段５２に与えられ、選択された画素構成部の蓄積電荷に相当する電圧（アナログ値ＡＶ）が順次読み取られる。読み取られたアナログ値ＡＶはＡＤコンバータ４７に与えられ、マイクロプロセッサ４４からＡＤコンバータ４７に与えられるタイミング信号ＴＩＭ２にしたがって変換後のディジタル値ＤＶがマイクロプロセッサ４４に入力される。
【００６８】
図８は、図６及び図７に示した回路の動作例を示すタイミングチャートである。この動作例において、時刻ｔ１ではいずれかの画素構成部の蓄積電荷が飽和に達して、そのコンパレータの入力電圧が基準電圧Ｖｒｅｆより大きくなり、出力がＬレベルに反転した時点で電荷蓄積が停止している。これに対して、時刻ｔ２では、いずれかの画素構成部の蓄積電荷が飽和に達する前に時間切れを示すタイムアウト信号Ｔｏｕｔによって電荷蓄積が停止している。したがって、時刻ｔ１から時刻ｔ２までの第（ｎ−１）フレームの読出し期間では、ＡＤコンバータ４７の基準電圧ＡＶｒｅｆがフルスケールに設定され、時刻ｔ２から始まる第ｎフレームの読出し期間では、ＡＤコンバータ４７の基準電圧ＡＶｒｅｆがフルスケールより低い値に設定されている。
【００６９】
各画素構成部における蓄積電荷の飽和を回避するための別の方法として、図６に示すように、マイクロプロセッサ４４がワイヤードオア信号ＷＯＲに基づいて、ＬＤドライバ１１を介してレーザダイオード１２の出力（発光量）を低減する制御を行うようにしてもよい。この場合も、各画素構成部のコンパレータＣＭＰ０，ＣＭＰ１，・・・に与えられる基準電圧Ｖｒｅｆを飽和直前の電圧に設定すれば、いずれかの画素構成部で飽和が発生する前にレーザダイオード１２の出力が低減されるので、飽和を回避しながら、リニアイメージセンサー１５のダイナミックレンジを十分に活用することができる。
【００７０】
あるいは、ワイヤードオア信号ＷＯＲに基づいて電荷蓄積時間の自動制御が行われた結果、リニアイメージセンサー１５の各画素構成部における電荷蓄積時間が所定の下限時間より短くなった場合に、マイクロプロセッサ４４がＬＤドライバ１１を介してレーザダイオード１２の出力（発光量）を低減する制御を行うようにしてもよい。下限時間を適切な値に設定することにより、電荷蓄積時間が下限時間より短くなった場合は発光量が多すぎると判断し、発光量を低減する制御を行うことによって消費電力の低減に寄与することができる。なお、本実施例では電荷が蓄積されるとコンパレータの入力電圧が上昇する例を示したが、第１実施例のように電荷が蓄積されるとコンパレータの入力電圧が下降するように構成してもよい。その場合は、ＣＤＳ回路で信号波形を反転することが好ましい。
【００７１】
図９は、本発明の第３実施例に係る光学式変位計に使用されるリニアイメージセンサー１５とその周辺の回路構成図である。この実施例が図６に示した第２実施例と異なる点は、各画素構成部のコンパレータＣＭＰ０，ＣＭＰ１，・・・の入力信号の有効又は無効を選択する選択手段６１が設けられ、更に最大値取得部５３の入力信号の有効又は無効を画素構成部ごとに選択する選択手段６２が設けられていることである。
【００７２】
これらの選択手段６１，６２の働きにより、全部の画素構成部ではなく、選択された画素構成部の蓄積電荷に関して飽和の有無を判断し、あるいは選択された画素構成部の中で蓄積電荷の最大値を取得してＡＤコンバータ４７の変換電圧範囲（基準電圧ＡＶｒｅｆ）を設定することができる。例えば、イメージセンサーの全画素範囲の画素構成部ではなく、周辺部を除いた有効画素範囲内の画素構成部を選択して飽和の有無を判断すると共にＡＤコンバータ４７の変換電圧範囲を設定することが可能になる。例えば測定対象物がガラス板であり、取得したい表面からの反射光だけでなく裏面からの反射光もイメージセンサーに入射するような場合に、有効画素範囲を絞ることによって裏面からの反射光による影響（第２の電圧ピーク）を除去することが可能になる。これにより、測定対象物の変位測定精度が向上する。
【００７３】
図１０は、本発明の第４実施例に係るバーコードリーダに使用されるイメージセンサーとその周辺の回路構成図である。イメージセンサーに内蔵された回路によって蓄積時間自動制御の機能を実現している点は図６に示した第２実施例の光学式変位計の場合と同様である。この実施例でも蓄積時間自動制御及び以下に述べる付加機能のための回路をイメージセンサーに内蔵するか、あるいは外部の回路によって実現するかは適宜変更可能である。
【００７４】
図１０において、図５に示した光学式変位計の回路の構成要素と同じ機能を有する要素には同じ参照符号を付している。図５に示した光学式変位計の回路と異なる点に絞って図１０の回路の動作を説明する。図１０に示すバーコードリーダでは、アドレス手段５２を介して読み出された各画素構成部の蓄積電荷に相当する電圧ＡＶは、二値化回路５４に入力される。二値化回路５４は入力電圧ＡＶをしきい値電圧ＡＶｔｈと比較して、得られた０又は１のディジタル値ＤＶをマイクロプロセッサ４４に入力する。マイクロプロセッサ４４は、入力された時系列の二値化データから読み取ったバーコードの二値パターンを認識する。
【００７５】
マイクロプロセッサ４４には、バーコードの読み取り開始を指示するトリガー信号がトリガー入力手段５６から入力されている。また、図５に示した光学式変位計の回路と同様の制御を行うためにワイヤードオア信号ＷＯＲがマイクロプロセッサ４４に入力されると共に、ＬＤドライバ１１の制御用信号がマイクロプロセッサ４４から出力されている。マイクロプロセッサ４４は、バーコードに光を照射するレーザダイオード又はＬＥＤの出力（発光量）をＬＤドライバ１１を介して制御することができる。
【００７６】
図１０の回路において、各画素構成部から得られる蓄積電荷に相当する電圧の最大値を取得する最大値取得部５３と、二値化回路５４のしきい値電圧ＡＶｔｈを設定するしきい値設定回路５５とが設けられている。最大値取得部５３は、取得した電圧の最大値をしきい値設定回路５５に与える。しきい値設定回路５５は、与えられた各画素構成部の蓄積電荷の最大値に相当する電圧に基づいて適切なしきい値電圧ＡＶｔｈを設定し、これを二値化回路５４に与える。
【００７７】
このような構成によれば、読み取り対象のバーコード印刷面の光反射率等に起因して、各画素構成部から得られるアナログ値ＡＶが変化する場合であっても、その変化に追随して二値化回路５４のしきい値電圧ＡＶｔｈが適切に変更設定されるので、二値化処理の最適化が行われる。これによってバーコードの読み取り精度（パターン判別精度）が向上する。なお、図１０に示したバーコードリーダの回路構成例は、他の光学式読取装置にも適用可能である。
【００７８】
以上に説明したように、本発明の構成は光学式変位計、バーコードリーダ及び他の光学式読取装置等のイメージセンサー利用機器に広く適用することができ、イメージセンサーの各画素構成部における蓄積電荷の飽和を回避しながらダイナミックレンジを十分に活用することができる効果が得られる。なお、各図面に示した具体的な回路はあくまで構成例に過ぎない。具体的な回路構成は適宜変更又は再構成可能である。本発明は、上記のような実施例に限らず、種々の形態で実施することが可能である。
【図面の簡単な説明】
【００７９】
【図１】本発明のイメージセンサー利用機器の一例である光学式変位計の測定原理を示す図である。
【図２】光学式変位計の外観を示す図である。
【図３】光学式変位計の主な回路構成を示すブロック図である。
【図４】読み出し回路から出力された電圧信号がローパスフィルタ及びピークホールド回路を経て変化していく様子を模式的に描いた図である。
【図５】本発明の第１実施例に係る光学式変位計に使用されるリニアイメージセンサーの回路構成図である。
【図６】本発明の第２実施例に係る光学式変位計に使用されるリニアイメージセンサーとその周辺の回路構成図である。
【図７】図６におけるＣＤＳ回路の構成例を示す回路図である。
【図８】図６及び図７に示した回路の動作例を示すタイミングチャートである。
【図９】本発明の第３実施例に係る光学式変位計に使用されるリニアイメージセンサーとその周辺の回路構成図である。
【図１０】本発明の第４実施例に係るバーコードリーダに使用されるイメージセンサーとその周辺の回路構成図である。
【符号の説明】
【００８０】
１２  レーザダイオード（発光素子）
１５  イメージセンサー
４４  マイクロプロセッサ（制御部）
４７  ＡＤコンバータ
５０  シャッター手段
５３  最大値取得部
５４  二値化回路
５５  しきい値設定回路
Ｃ０，Ｃ１，・・・  コンデンサ（電荷蓄積部）
ＣＭＰ０，ＣＭＰ１，・・・  コンパレータ（比較器）
ＰＤ０，ＰＤ１，・・・  フォトダイオード（電荷生成部）
ＴＲ２０，ＴＲ２１，・・・  トランジスタ（シャッター手段）
【図１】
2005326340.tif 000003
【図２】
2005326340.tif 000004
【図３】
2005326340.tif 000005
【図４】
2005326340.tif 000006
【図５】
2005326340.tif 000007
【図６】
2005326340.tif 000008
【図７】
2005326340.tif 000009
【図８】
2005326340.tif 000010
【図９】
2005326340.tif 000011
【図１０】
2005326340.tif 000012