(57)【要約】【課題】 画素間および画面全体の輝度ムラを生じない表示装置の回路配置や製造方法を提供する。【解決手段】 電界発光層の電源となる給電配線２０３と電界発光層に電流を供給するための画素電極２０５との間に薄膜トランジスタ１２を備える。薄膜トランジスタ１２は、ゲート電極２０２が長手に形成されている。また、画素電極２０５と接続するための第１のコンタクトホール３０３が長手に形成され、給電配線２０３と接続するための第２のコンタクトホール３０４が長手に形成されている。これらゲート電極２０２とコンタクトホール３０３および３０４は、長手方向が平行になっており、キャリアの流れる方向と長手方向と直角をなしている。このため引出配線無しで最短距離で均一に電流を電界発光素子１０に供給可能になっている。【選択図】  図１
2005326866.tif 000002
【特許請求の範囲】
【請求項１】
電流が供給されることによって発光する電界発光層を備える表示装置において、発光層の電源となる配線と発光層に電流を供給するための画素電極との間に能動素子を備え、前記能動素子と前記画素電極とを接続する第１のコンタクトホールが長手に形成されていることを特徴とする表示装置。
【請求項２】
電流が供給されることによって発光する発光層を備える表示装置において、発光層の電源となる配線と発光層に電流を供給するための画素電極との間に能動素子を備え、前記能動素子と前記配線とを接続する第２のコンタクトホールが長手に形成されていることを特徴とする表示装置。
【請求項３】
前記能動素子は、長手に形成されたゲート電極を備えていることを特徴とする請求項１または請求項２のいずれか一項に記載の表示装置。  
【請求項４】
前記第１のコンタクトホールにおける長手方向、前記ゲート電極における長手方向または前記第２のコンタクトホールにおける長手方向のうちいずれか二以上が平行に形成されている請求項３に記載の電界発光表示装置。
【請求項５】
複数の導電体層が絶縁層を介して積層されている回路基板であって、第１の導電体層によって形成されている第１の配線パターンとは異なる第２の導電体層によって、当該第１の配線パターンに沿った第２の配線パターンが形成されており、前記第１の配線パターンと前記第２の配線パターンとが少なくとも一部でコンタクトホールにより電気的に接続されていることを特徴とする回路基板。
【請求項６】
前記第１の導電体層または第２の導電体層のいずれか一方は、複数の導電体層のうち最も抵抗率の低い材料で形成された導電体層である請求項５に記載の回路基板。
【請求項７】
請求項５に記載の回路基板における配線パターンを、発光層に電源を供給するための電源配線に適用したことを特徴とする表示装置。
【請求項８】
エネルギーを供給することによって半導体を結晶化させる工程を備える回路基板の製造方法において、線状にエネルギーを供給して半導体層を結晶化させる場合に、当該半導体層においてキャリアが流れる方向と略平行な方向に当該線状に供給されるエネルギーの長手方向を一致させて当該半導体層全体を結晶化させることを特徴とする回路基板の製造方法。
【請求項９】
エネルギーを供給することによって半導体を結晶化させる工程を備える回路基板の製造方法において、線状にエネルギーを供給して半導体層を結晶化させる場合に、当該半導体層に形成するゲート電極における長手方向と略直角な方向に当該線状に供給されるエネルギーの長手方向を一致させて当該半導体層全体を結晶化させることを特徴とする回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いわゆる電界発光（以下「ＥＬ」（Electro-Luminescence）という。）素子を備えた表示装置に係り、特にＥＬ素子を駆動する駆動回路の配置や製造方法の改良に関する。
【背景技術】
【０００２】
ＥＬ素子を用いた表示装置における基板配置に関する公知技術としては、本願出願人の発明に係る特開平１１−２４６０４号公報に記載されるようなものがあった。このような回路では、回路の寄生容量を下げることができていた。  
【０００３】
ＥＬ素子を駆動するための能動素子に関しては、論文"High  Resolution  Light  Emitting  Polymer  Display  Driven  by  Low  Temperature  Polysilicon  Thin  Film  Transistor  with  Integrated  Driver",  Asia  Display  98,  pp217-220,に記載されているように、ポリシリコンを利用した薄膜トランジスタが適している。これらＥＬ素子と薄膜トランジスタとの組み合わせを用いることにより、軽量化、薄形化、低消費電力化、広い視角および高速応答が可能になっていた。
【非特許文献１】"High  Resolution  Light  Emitting  Polymer  Display  Driven  by  Low  Temperature Polysilicon  Thin  Film  Transistor  with  Integrated  Driver", Asia  Display  98,  pp217-220
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記公知技術を利用した表示装置であっても画素間における明るさの斑（ムラ）、画面全体の輝度傾斜、筋上の斑などが生じるという問題点があった。
【０００５】
画素間における明るさの斑は、ＥＬ素子は電流駆動形であるため、能動素子であるＴＦＴを介してＥＬ薄膜に流れる電流量に差が生じ、電流量の差がそのまま輝度の差に繋がることが原因であった。
【０００６】
画面全体の輝度傾斜は、駆動回路から各ＥＬ素子に対して電圧降下が生じ、駆動回路から遠いＥＬ素子である程暗くなることが原因であった。
【０００７】
筋状の斑は、給電配線ごとにその電圧降下が異なることが原因であった。
【課題を解決するための手段】
【０００８】
この問題点に鑑み、本発明の第1の課題は、画素間の輝度斑を排除可能な回路配置を提供することにより、画素間において均一な明るさが得られる表示装置を提供することである。
【０００９】
本発明の第２の課題は、給電配線における電圧降下を防止可能な回路配置を提供することにより、表示装置においては画面全体において均一な明るさが得られ、筋状の斑などが発生しない回路基板を提供することである。
【００１０】
本発明の第３の課題は、画素間の輝度斑を防止するのに適する結晶化方法を提供することにより、電界発光素子においては画素間において均一な明るさが得られるような回路基板の製造方法を提供することである。
【００１１】
本発明の第１の課題を解決する発明は、電流が供給されることによって発光する発光層を備える表示装置において、発光層の電源となる配線と発光層に電流を供給するための画素電極との間に能動素子を備え、能動素子と画素電極とを接続する第１のコンタクトホールが長手に形成されていることを特徴とする表示装置である。
【００１２】
本発明の他の態様は、電流が供給されることによって発光する発光層を備える表示装置において、発光層の電源となる配線と発光層に電流を供給するための画素電極との間に能動素子を備え、能動素子と配線とを接続する第２のコンタクトホールが長手に形成されていることを特徴とする表示装置である。
【００１３】
上記能動素子は、長手に形成されたゲート電極を備えていることを特徴とする。
【００１４】
上記能動素子において、第１のコンタクトホールにおける長手方向、ゲート電極における長手方向または第２のコンタクトホールにおける長手方向のうちいずれか二以上が平行に形成されている。
【００１５】
本発明の第２の課題を解決する発明は、複数の導電体層が絶縁層を介して積層されている回路基板であって、第１の導電体層によって形成されている第１の配線パターンとは異なる第２の導電体層によって、当該第１の配線パターンに沿った第２の配線パターンが形成されており、第１の配線パターンと第２の配線パターンとが少なくとも一部でコンタクトホールにより電気的に接続されていることを特徴とする回路基板である。
【００１６】
ここで、上記第１の導電体層または第２の導電体層のいずれか一方は、複数の導電体層のうち最も抵抗率の低い材料で形成された導電体層である。
【００１７】
本発明は、例えば、上記回路基板における配線パターンを、発光層に電源を供給するための電源配線に適用したことを特徴とする表示装置である。
【００１８】
本発明の第3の課題を解決する発明は、エネルギーを供給することによって半導体を結晶化させる工程を備える回路基板の製造方法において、線状にエネルギーを供給して半導体層を結晶化させる場合に、当該半導体層においてキャリアが流れる方向と略平行な方向に当該線状に供給されるエネルギーの長手方向を一致させて当該半導体層全体を結晶化させることを特徴とする回路基板の製造方法である。
【００１９】
本発明の他の態様は、エネルギーを供給することによって半導体を結晶化させる工程を備える回路基板の製造方法において、線状にエネルギーを供給して半導体層を結晶化させる場合に、当該半導体層に形成するゲート電極における長手方向と略直角な方向に当該線状に供給されるエネルギーの長手方向を一致させて当該半導体層全体を結晶化させることを特徴とする回路基板の製造方法である。
【発明の効果】
【００２０】
第１の課題を解決する発明によれば、画素間の輝度斑を排除可能な回路配置を備えたので、画素間において均一な明るさが得られる表示装置を提供することが可能である。
【００２１】
第２の課題を解決する発明によれば、給電配線における電圧降下を防止可能な回路配置を備えたので、電界発光素子を用いた表示装置においては画面全体において均一な明るさが得られ、筋状の斑が発生しない回路基板を提供することが可能である。
【００２２】
第３の課題を解決する発明によれば、画素間の輝度斑を防止するのに適する結晶化方法を備えたので、電界発光素子においては画素間において均一な明るさが得られるような回路基板の製造方法を提供することが可能である。
【発明を実施するための最良の形態】
【００２３】
次に本発明の好適な実施の形態を、図面を参照して説明する。
（実施形態1）
本発明の実施形態１は、画素間の輝度斑を解消可能な表示装置の回路配置に関する。
【００２４】
図１に本実施形態の表示装置における画素構造の平面図、 図２に図１におけるＡ−Ａ切断面の断面図を示す。これらの図は一つの画素領域について拡大して示したものである。 図１は、配線層上の層構造を削除して示している。
【００２５】
表示装置は、図１に示すように、画素領域１ごとに、電界発光素子１０、制御トランジスタ１１および駆動トランジスタ１２が形成されて構成される。
【００２６】
制御トランジスタ１１および駆動トランジスタ１２は、薄膜トランジスタ（ＴＦＴ）としての構造を備えている。
【００２７】
制御トランジスタ１１において、第１の半導体層１０１ａのソース側はコンタクトホール３０１を介して信号配線２０４（ｓｉｇ）に電気的に接続されている。第１の半導体層１０１ａのドレイン側は、電極２０７が設けられ、１つのコンタクトホール３０２を介し、当該コンタクトホール３０２内で駆動トランジスタ１２のゲート電極２０２に電気的に接続されている。
【００２８】
駆動トランジスタ１２においては、図２に示すように、第２の半導体層１０１ｂのソース側は、コンタクトホール３０４を介して給電配線２０３（ｃｏｍ）に電気的に接続されている。第２の半導体層１０１ｂのドレイン側は、コンタクトホール３０３を介して画素電極２０５に電気的に接続されている。
【００２９】
また駆動トランジスタ１２部分では、図２に示すように、基板上に第２の半導体層１０１ｂが形成され、当該半導体層１０１ｂ上にゲート絶縁膜１０２を介してゲート電極２０２が形成されている。ゲート絶縁膜１０２上には層間絶縁膜１０３が形成されている。第２の半導体層１０１ｂのドレイン側には、層間絶縁膜１０３上で、かつ、層間絶縁膜１０３に貫通されたコンタクトホール３０３を介して画素電極２０５が電気的に接続して設けられ、当該画素電極の領域に対応して電界発光素子が設けられる。電界発光素子１０の断面構造は、図２に示すように、画素電極２０５上に発光層１０５および共通電極２０６が積層された構造となっている。特にインクジェット法等により画素電極２０５上に選択的に発光層１０５を形成することができる。発光層１０５には、後述するような電流で発光する有機発光材料を使用する。画素電極２０５を陽極、共通電極２０６を陰極として駆動させる場合、発光層１０５と画素電極２０５間に必要に応じて正孔注入層を、発光層１０５と画素電極２０５間に電子輸送層を設けてもよい。層間絶縁膜上の画素電極の領域以外の駆動トランジスタに対応する領域に、画素を区画するバンク層１０７を設ける。  
【００３０】
上記の構造の他に、図９で後述するように、半導体層１０１ｂのドレイン側にドレイン電極を、層間絶縁膜１０３上に第２の層間絶縁膜（１０４）を、当該第２の層間絶縁膜（１０４）上に画素電極２０５を各々設け、当該第２の層間絶縁膜（１０４）に設けたコンタクトホール３０５Ａを介して画素電極２０５とドレイン電極とを電気的に接続し、当該画素電極領域において発光層１０５を形成し、第２の層間絶縁膜（１０４）上の画素電極の領域以外の駆動トランジスタに対応する領域にバンク層（１０７）を設けることもできる。
【００３１】
本実施形態では、特に、能動素子である駆動トランジスタ１２と画素電極２０５とを接続する第１のコンタクトホール３０３が長手に形成されている点、駆動トランジスタ１２と給電配線２０３とを接続する第２のコンタクトホール３０４が長手に形成されている点、および駆動トランジスタ１２が長手に形成されたゲート電極を備えている点に特徴を有する。第１のコンタクトホール３０４における長手方向、ゲート電極２０２における長手方向および第２のコンタクトホール３０３における長手方向が、互いに実質的に平行に形成されている点にも特徴がある。
【００３２】
材料に関し、透明基板１００は、光透過性があり、一定の機械的強度を有するガラス、石英などが使用される。第１および第２の半導体層１０１ａ，ｂは、例えば実施形態３で説明するように、パターン化されたアモルファスシリコンにレーザ光を照射して重合化したポリシリコンで形成され、ソース・ドレインに不純物がドーピングされている。ゲート絶縁膜１０２、層間絶縁膜１０３、バンク層１０４は、酸化珪素、窒化珪素、ポリイミドなどの絶縁材料で形成されている。ゲート電極２０１，２０２、給電配線２０３、信号配線２０４、電極層２０７としては、アルミニウム、タンタル、モリブデン、チタン、タングステン、銅などを使用可能である。ゲート電極２０１・２０２は、ゲート絶縁膜１０２上で同時にパターン形成が可能である。共通電極２０６には、電界発光素子における陰極としてアルミニウムまたはアルミニウムと他の元素（リチウムやカルシウムなど）の合金を使用可能である。画素電極２０５には、電界発光素子の陽極として、ＩＴＯなど光透過性と導電性を有する材料を使用可能である。発光層１０５には、低分子または高分子の有機発光材料が用いられる。有機発光材料としては公知技術の種々の材料を適用可能である。
【００３３】
ここで給電配線２０３や信号配線２０４は、当該回路基板上に使用する金属層のうち最も抵抗率の小さい材料（例えばアルミニウム）の層で形成することが好ましい。給電配線や信号配線は、特に電界発光素子を用いた表示装置では多くの電流が流れるため、抵抗率が小さいほど電圧降下を少なくすることができるからである。電圧降下が少なければ、配線の末端にある画素領域にも所定の電圧が供給でき、駆動回路に近い画素領域と同様の明るさで電界発光素子を発光させることが可能だからである。
【００３４】
図３に画素領域１における等価回路を示す。
【００３５】
上記回路基板の配置により、制御トランジスタ１１のソースが信号配線２０４、ゲートがゲート電極２０１（走査配線ｇａｔｅ）、ドレインが駆動トランジスタ１２のゲート電極２０２に接続されている。このゲート電極２０２の配線は、 図１に示すように給電配線２０３と重なる延設部を備えることにより電位を保持するための保持容量１４を形成している。駆動トランジスタ１２のソースは給電配線２０３に接続され、ドレインは電界発光素子１０のアノード（陽極）に接続されている。電界発光素子１０のカソード（陰極）は共通電極２０６となり、一定の電位に接地されている。
【００３６】
図４に上記画素領域１の集合である表示装置の全体回路図を示す。  
【００３７】
当該表示装置は、信号配線ｓｉｇに信号側駆動回路２および検出回路４が接続され、画像信号を信号配線ｓｉｇに供給するようになっている。給電配線ｃｏｍには、一定電圧に電流を供給可能に維持されている。走査配線ｇａｔｅには走査側駆動回路３が接続され、走査信号を走査配線ｇａｔｅに供給するようになっている。信号側駆動回路２および走査側駆動回路３は、Ｎ型のトランジスタとＰ型のトランジスタとで相補型トランジスタ回路が形成されている。相補型トランジスタによって、駆動回路として機能させるためのシフトレジスタ、レベルシフタ、アナログスイッチ、ラッチなどの基本回路が構成されている。
【００３８】
上記構成において、走査配線ｇａｔｅを介して走査信号が制御トランジスタ１１のゲート電極２０１に供給されると、制御トランジスタ１１がオン状態になり、信号配線ｓｉｇを介して画像信号の電位がドレインに供給される。この電位は保持容量１４において保持される。画像信号として画素を点灯させる電位が供給されていると、駆動トランジスタ１２がオン状態になり、ソースを介して画素電極２０５に電源電流が供給されるようになる。発光層１０５では、画素電極２０５から輸送された正孔と共通電極２０６から輸送された電子とが結合して電界発光現象を生じ発光する。発光層１０５からの光は透明電極である画素電極２０５を介して透明基板１００より射出される。
【００３９】
このとき、駆動トランジスタ１２のソースと給電電極２０３を直接コンタクトホールで接続したり、ドレインと画素電極２０５とを直接コンタクトホールで接続したりしてあるので、能動素子から配線までの引出配線が無く、給電配線２０３を介して最短距離で画素電極２０５に電流を供給できる。また第１コンタクトホール３０４や第２コンタクトホール３０３が長手に形成されているので、接触抵抗が少ない。このため電圧降下を最小限に押さえることができる。コンタクトホールはゲート電極や給電配線と長手方向が平行に形成されており、引出配線のための面積が不要なので、抵抗をさらに下げることが可能となり、面積効率がよい。すなわち画素間、さらには画素内における輝度斑を少なくし、明るい表示を可能にすることができる。
【００４０】
さらに引出配線による電力消費も無くすことができ、発熱を抑制できる。これらの作用により、表示装置としての画質を向上させることができる。
（実施形態２）
本発明の実施形態２は、画素間の輝度斑をさらに低減可能な電界発光素子を用いた表示装置の回路配置に関する。
【００４１】
図５に本実施形態の表示装置における画素構造の平面図、 図６に 、図５におけるＡ−Ａ切断面の断面図を示す。これらの図は一つの画素領域について拡大して示したものである。図５は、配線層の上の層構造を削除して示している。
【００４２】
当該表示装置は、これらの図に示すように、ほぼ実施形態１と同様の回路配置および層構造を備えている。ただし、給電配線２０３と駆動トランジスタ１２とのコンタクトホール部分の構成が異なる。他の構成は実施形態１と同様であるため同一の符号を付し、その説明を省略する。
【００４３】
駆動トランジスタ１２は、 図５に示すように、コンタクトホール３０６を介して給電配線２０３に電気的に接続されている。特に本実施形態では、第１の導電体層によって形成されている第１の配線パターンとは異なる第２の導電体層によって、当該第１の配線パターンに沿った第２の配線パターンが形成されており、第１の配線パターンと第２の配線パターンとが少なくとも一部でコンタクトホールにより電気的に接続されている点に特徴がある。具体的には、第１の導電体層はアルミニウムで形成された給電配線２０３であり、第２の導電体層は例えばタンタルなどで形成された電極層２０８である。電極層２０８は、薄膜トランジスタのゲート電極層２０２を形成する際に、全体に形成され、パターニングされた電極層である。つまり、上層に形成される給電配線２０３の部分と平行して、ゲート電極層２０２と同一の層がパターニングされたものである。コンタクトホール３０５により電極層２０８と給電配線２０３とが電気的に接続され、コンタクトホール３０６により給電配線２０３と第２の半導体層１０１ｂとが電気的に接続されている。
【００４４】
このような構成では、複数の導電体層が電気的に接続されることにより、結果的に配線パターンの断面積を大きくしていることになる。二つの導電体層を併せた低効率は両者の抵抗率の並列接続に等価なものとなり、いずれか単独で配線した場合より明らかに抵抗率が下がる。
【００４５】
したがって、このような回路配置および層構造を備えることによって、当該回路基板は配線における抵抗値を下げることができる。このため電界発光素子に多量の電流を流す場合でも給電配線の下流における電圧降下を最小限に押さえることができ、画素間の輝度斑を少なくすることができる。
【００４６】
また給電配線間の電圧降下の差を低減することにより、筋状の斑を抑制できる。
【００４７】
このような作用効果は、その回路基板に形成されている複数の導電性層を配線のために相互に連結した回路配置を備えた回路基板で達成される。このような複数の導電体層を並行させる配線は、電流量の多いあらゆる配線に適用可能である。例え複数の導電体層を連結できる領域が断続的であっても、配線の長手方向における抵抗率を下げることができるため、効果的である。
（実施形態３）
本発明の実施形態３は、上記実施形態のような能動素子に適する回路基板の製造方法に関する。
【００４８】
本実施形態は、特に線状にエネルギーを供給して半導体層を結晶化させる工程において、当該半導体層に形成するゲート電極における長手方向と略直角な方向に当該線状に供給されるエネルギーの長手方向を一致させて当該半導体層全体を結晶化させる点に特徴がある。
【００４９】
以下、実施形態１に示した表示装置の製造工程においてこの特徴点について説明する。
【００５０】
図７に本実施形態の回路基板の製造方法における特徴を説明する平面図を示す。
【００５１】
まず、透明基板１００に対してＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法を適用し、約２０００〜５０００オングストロームの下地保護層（図示せず）を形成する。次いで透明基板１００の温度を一定に保持し、下地保護層上にプラズマＣＶＤ法を適用し、約１００〜１０００オングストロームのアモルファスシリコン層１０１を形成する。この層は、薄膜トランジスタの半導体層を構成するものである。次いでこのアモルファスシリコン層１０１に線状エネルギーを供給する。例えばレーザアニール法では、例えば出力強度２００ｍＪ／ｃｍ２程度のエキシマレーザを線状に照射し、図７に示すような方向でアモルファスシリコン層上にレーザ光を照射していく。
【００５２】
このとき、レーザ光の照射パターンの長手方向が配線の長手方向と直角、すなわち配線の幅方向に平行になるようにし、配線の長手方向にレーザ光を走査する点が重要である。言い換えれば、当該アモルファスシリコン層においてキャリアが流れる方向と略平行な方向に当該線状に供給されるエネルギーの長手方向を一致させて当該半導体層全体を結晶化させるのである。
【００５３】
レーザの出力強度がばらつくことは避けられないため、このような走査方向を採ることで、製造段階において結晶化が不十分なレーザ光の照射部が生じたとしても、他のレーザ光の照射部で補償され、寄生抵抗が均一化され動作不具合を発生する可能性を極めて低くすることができる。その結果として、画素間において均一な明るさで電界発光素子を発光させることができる。
【００５４】
なお、キャリアの流れの方向と必ずしも平行でなくとも、レーザ光の照射パターンが薄膜トランジスタにおけるキャリアの流れを完全に分断しないように走査していけばよい。線状の走査によりアモルファス状態のシリコンを結晶化させることが可能な方法であれば、レーザ光に限らず他のエネルギー供給手段を使用してもよい。
【００５５】
なお、エネルギーが点状に供給されるレーザ光を用いることもできる。この場合には、レーザ光の照射点をキャリアの流れる方向に平行な方向に走査し、走査ラインを徐々に下げながら全体を走査する。そのとき上下の走査ラインが一部で重なるように走査する。すなわち、レーザの照射点におけるレーザ強度のピーク値の９０％に相当する部分が走査ライン間で重なるようにして走査していく。
【００５６】
適正なレーザ光の照射により、アモルファス状態のシリコンが重合し、ポリシリコン層１０５が形成される。その後は公知技術を適用して表示素子としての層構造を形成していく。
【００５７】
まず半導体層１０１ａ、ｂの形成後、ゲート酸化膜１０２を形成する。次いでアルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属をスパッタ法等で蒸着し、ゲート電極２０１、２０２を形成し、パターニングを行う。この状態でイオンを打ち込んで自己整合的に駆動トランジスタ１２や制御トランジスタ１１にソース・ドレイン領域を形成する。層間絶縁膜１０３を酸化膜や窒化膜で形成してからコンタクトホールを形成し、配線２０３，２０４、画素電極２０５をパターン形成する。バンク層１０７を形成した後、電界発光素子１０を形成する画素領域のみバンク層を除去する。蒸着法、スパッタ法、スピンコートなどの塗布法、スキージ法、インクジェット法等を利用して画素領域に半導体材料を充填し発光層１０５を形成する。最後に共通電極２０６を全体的に形成して、回路配線を行えば表示装置が完成する。
（実施例）
上記実施形態を実施して電界発光素子を用いた表示装置を製造した。図８に実施例の表示装置における一部の画素配置の平面図、図９にそのＡＡ切断面の断面図、図１０にそのＢＢ切断面の断面図、図１１にＣＣ切断面の断面図、図１２にそのＤＤ切断面の断面図を示す。実施形態１と同等な構成には、同様の符号を付してある。
【００５８】
実施例の表示装置は、図８から判るように、３つの発光素子１０Ａ，１０Ｂおよび１０Ｃで、一つの画素を表示するように構成されている。このように複数の発光素子で一つの画素を構成する技術は、輝度の階調を上げるために採用される。
【００５９】
給電配線２０３（ｃｏｍ）、一組の信号配線２０４Ａ（ｓｉｇＡ）およびＢ（ｓｉｇＢ）並びに走査配線２０１（ｇａｔｅ）が各画素領域に配線されている。給電配線２０３の近傍には、駆動トランジスタ１２Ａと１２Ｂとが設けられている。走査配線２０１は複数のゲート電極２０２ａＡや２０２ａＢがパターニングされ、制御トランジスタ１１Ａと１１Ｂとが設けられている。
【００６０】
制御トランジスタ１１Ａと駆動トランジスタ１２Ａとは発光素子１０Ａおよび１０Ｂを駆動するものである。制御トランジスタ１１Ａは、第１の半導体層１０１ａＡのソースがコンタクトホール３０６Ａを介して信号配線２０４Ａに電気的に接続されている。ドレインが１つのコンタクトホール３０２Ａ内で電極層２０７Ａを介して駆動トランジスタ１２Ａのゲート電極２０２ｂＡに接続されている。ゲート電極２０２ｂＡは給電配線２０３と重なる延設部が設けられており、保持容量を形成している。駆動トランジスタ１２Ａは、第２の半導体層１０１ｂＡのソースが給電配線２０３とコンタクトホール３０４Ａで電気的に接続され、ドレインが電極層２０８Ａとコンタクトホール３０３Ａで電気的に接続されている。電極層２０８Ａは、コンタクトホール３０５Ａで発光素子１０Ａの画素電極２０５Ａと、コンタクトホール３０５Ｂで発光素子１０Ｂの画素電極２０５Ｂとそれぞれ電気的に接続されている。
【００６１】
制御トランジスタ１１Ｂと駆動トランジスタ１２Ｂとは発光素子１０Ｃを駆動するものである。制御トランジスタ１１Ｂは、第１の半導体層１０１ａＢのソースがコンタクトホール３０６Ｂを介して信号配線２０４Ｂに電気的に接続されている。ドレインが１つのコンタクトホール３０２Ｂ内で電極層２０７Ｂを介して駆動トランジスタ１２Ｂのゲート電極２０２ｂＢに接続されている。ゲート電極２０２ｂＢは給電配線２０３と重なる延設部が設けられており、保持容量を形成している。駆動トランジスタ１２Ｂは、第２の半導体層１０１ｂＢのソースが給電配線２０３とコンタクトホール３０４Ｂで電気的に接続され、ドレインが電極層２０８Ｂとコンタクトホール３０３Ｂで電気的に接続されている。電極層２０８Ｂは、コンタクトホール３０５Ｂで発光素子１０Ｃの画素電極２０５Ｃと電気的に接続されている。
【００６２】
本実施例の層構造としては、図９乃至図１２に示すように、ゲート絶縁膜１０２上に、走査配線２０１やゲート電極２０２ａや２０２ｂを形成する電極層がパターニングされて設けられている。その上には、第１の層間絶縁膜１０３が設けられ、第１の層間絶縁膜１０３上に配線２０３、２０４Ａ、２０４Ｂ、２０８Ａ、２０８Ｂ、２０４Ａ、２０４Ｂ、電極層２０７Ａ、２０７Ｂが設けられている。第2の層間絶縁膜１０４には、画素電極２０５Ａ、２０５Ｂや画素間を区画するバンク層１０６，１０７が形成されている。画素電極２０５Ａ上には発光層１０５Ａが、画素電極２０５Ｂ上には発光層１０５Ｂが設けられている。なお、本実施例の表示装置は、例えば発光層１０５Ａや１０５Ｂをスピンコートにより塗布することで、画素領域のみならずバンク上にも延設されている。
【００６３】
上記構成において、発光素子１０Ａおよび１０Ｂからなる組と発光素子１０Ｃとの発光の有無を制御することで、４階調を表示可能になっている。すなわち、信号配線２０４ＡおよびＢに画像信号の輝度の階調に応じた電圧を供給することにより、どの発光素子を点灯させるかを制御するようになっている。駆動トランジスタ１２ＡおよびＢのゲート電極２０２ｂＡ、２０２ｂＢ、コンタクトホール３０４Ａ、３０３Ａ、３０４Ｂ、３０３Ｂは、実施形態で説明したような回路配置を備えている。このため画素間で輝度斑の無い表示が可能になっている。
【００６４】
すなわち、本実施例では、実施形態と同様の作用効果が得られる他、電界発光領域が円形に形成されている点でも特徴がある。
（その他の変形例）
本発明は、上記実施形態に限定されることなく種々に変形して適用することが可能である。
【００６５】
例えば、実施形態１における上記駆動トランジスタにおいて説明したような、ゲート電極、コンタクトホール、配線などの回路配置は、比較的大きな電流を消費するあらゆる回路のための能動素子に適用可能である。
【００６６】
同様に、実施形態２における複数の導電体層による配線は、電界発光素子を利用した表示装置に限ること無く、比較的大きな電流を消費する回路の配線に適用可能である。
【００６７】
実施形態３における回路基板の製造方法は、レーザアニールなどを行って半導体層を結晶化させるようなあらゆる製造の局面で適用可能である。すなわち半導体などにおけるキャリアの流れる方向を横切らないように、キャリアの流れに平行に線状エネルギーの長手方向を一致させて照射すれば、例え不十分なエネルギー照査の部分が生じても、素子自体が動作不良になることが少ないからである。
【図面の簡単な説明】
【００６８】
【図１】実施形態1の表示装置の画素構造を説明する平面図。
【図２】実施形態1の表示装置の画素構造を説明する断面図。
【図３】画素の等価回路を説明する回路図。
【図４】表示装置の全体回路を説明する回路図。
【図５】実施形態２の表示装置の画素構造を説明する平面図。
【図６】実施形態２の表示装置の画素構造を説明する断面図。
【図７】実施形態３の回路基板の製造方法を説明する平面図。
【図８】実施例の表示素子の画素構造を説明する平面図。
【図９】Ａ−Ａ切断面における断面図。
【図１０】Ｂ−Ｂ切断面における断面図。
【図１１】Ｃ−Ｃ切断面における断面図。
【図１２】Ｄ−Ｄ切断面における断面図。
【符号の説明】
【００６９】
１０  電界発光素子
１１  制御トランジスタ
１２  駆動トランジスタ（能動素子）
１４  キャパシタ（ｃａｐ）
１０１  ポリシリコン層（ｐ−Ｓｉ）
１０２  ゲート絶縁膜
１０３  第１層間絶縁膜
１０４  第２層間絶縁膜
１０６、１０７  バンク層
１０５  発光層（必要に応じてキャリア輸送層含む）
２０１  走査配線（ｇａｔｅ、Ａｌ）
２０２  ゲート電極（Ｔａ）
２０３  給電配線（ｃｏｍ、Ａｌ）
２０４  信号配線（ｓｉｇ）
２０５  画素電極（アノード、ＩＴＯ）
２０６  共通電極（カソード、Ａｌ：Ｌｉ）
３０３、３０４  コンタクトホール
【図１】
2005326866.tif 000003
【図２】
2005326866.tif 000004
【図３】
2005326866.tif 000005
【図４】
2005326866.tif 000006
【図５】
2005326866.tif 000007
【図６】
2005326866.tif 000008
【図７】
2005326866.tif 000009
【図８】
2005326866.tif 000010
【図９】
2005326866.tif 000011
【図１０】
2005326866.tif 000012
【図１１】
2005326866.tif 000013
【図１２】
2005326866.tif 000014