(57)【要約】【課題】  半導体装置の信頼性を向上することのできる半導体装置およびその製造方法を提供する。【解決手段】  本発明の半導体装置１の製造方法は以下の工程を備えている。Ｃｕ膜９よりなる配線６が形成される。配線６上を覆うように拡散防止膜１１が形成される。拡散防止膜１１上に層間絶縁膜１３が形成される。層間絶縁膜１３に拡散防止膜１１に達する接続孔１５が形成される。接続孔１５から露出する部分を除去することにより、配線６のＣｕ膜９に達する接続孔１５が拡散防止膜１１に形成されるとともに、拡散防止膜１１における接続孔１５の壁面が層間絶縁膜１３における接続孔１５の壁面よりも外周側に削られ、凹部２６が形成される。接続孔１５から露出した配線６のＣｕ膜９表面をスパッタにより部分的に除去され、凹部２６全面に配線６の表面のＣｕ膜９から除去されたＣｕが付着する。接続孔１５内が拡散防止膜１７およびＣｕ膜１９で埋められる。【選択図】        図１
2005129677.tif 000002
【特許請求の範囲】
【請求項１】
銅を含む導電体よりなる配線を形成する工程と、
前記配線上を覆うように第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に前記第１の絶縁膜に達する第１の孔を形成する工程と、
前記第１の絶縁膜の前記第１の孔から露出する部分を除去することにより、前記配線に達する第２の孔を前記第１の絶縁膜に形成するとともに、前記第２の孔の壁面を前記第１の孔の壁面よりも外周側に削る工程と、
前記第１および第２の孔から露出した前記配線表面をスパッタにより部分的に除去し、前記第２の孔の前記壁面全面に前記配線表面から除去された除去物を付着させる工程と、
前記第１および第２の孔内を導電膜で埋める工程とを備える、半導体装置の製造方法。
【請求項２】
前記スパッタは、アルゴンを用いて行なわれ、０℃以上１００℃以下の温度で行なわれることを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記スパッタは、０℃以上５０℃以下の温度で行なわれることを特徴とする、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１および第２の孔内を洗浄する工程をさらに備えることを特徴とする、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記スパッタは、アルゴンおよび水素を用いて行なわれることを特徴とする、請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
銅を含む導電体よりなる配線と、
前記配線上を覆うように形成された第１の絶縁膜と、
前記第１の絶縁膜上を覆うように形成された第２の絶縁膜とを備え、
前記第１の絶縁膜および前記第２の絶縁膜には前記配線に達する接続孔が形成されており、前記第１の絶縁膜における前記接続孔の口径は前記第２の絶縁膜における前記接続孔の口径よりも大きくなっており、さらに
前記第１の絶縁膜における前記接続孔の壁面全面に付着した銅を含む物質を備えた、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、銅を含む導電体よりなる配線を備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Large‐Scale Integrated circuit）の微細化、高速化に伴ない、ＬＳＩの配線材料として従来用いられていたアルミニウムに代わり、電気抵抗の低い銅が用いられようとしている。ＬＳＩの配線材料として銅を用いることにより、電気抵抗を低く抑えながら配線を微細化することができ、また、ＬＳＩの動作速度を向上することができる。しかしながら、銅は絶縁膜中に拡散しやすい性質を有している。銅が絶縁膜中に拡散すれば配線の信頼性が低くなってしまう。また、銅はプラズマイオンとの反応速度が非常に遅いという性質を有している。このため、エッチングにより配線を形成しようとすると十分な生産性が得られない。
【０００３】
そこで、これらの問題を解決することのできる銅配線の形成方法として、近年、ダマシン法が採用されている。通常のダマシン法を用いた場合、銅よりなる配線は以下のように形成される。
【０００４】
まず、銅よりなる下部配線を覆うように、第１の拡散防止膜（絶縁体）と、層間絶縁膜とが積層して形成される。次に、通常の写真製版技術およびエッチング技術により、層間絶縁膜および第１の拡散防止膜に接続孔が開口される。これにより、接続孔の底面には下部配線が露出する。そして、開口された接続孔内が洗浄される。続いて、層間絶縁膜に形成された接続孔の上部をエッチングすることにより、接続孔の上部に溝が形成される。次に、溝の側面および底面と、接続孔の側面および底面と、層間絶縁膜の上面とを覆うように、第２の拡散防止膜（導電体）が形成され、溝および接続孔を埋めるように、第２の拡散防止膜の上に銅膜が形成される。第２の拡散防止膜は、銅膜との間に隙間が生じないように、銅との密着性が良好な材料で形成される。そして、層間絶縁膜上の第２の拡散防止膜および銅膜が除去される。これにより、溝および接続孔内にのみ第２の拡散防止膜と銅膜とが残存されて、銅よりなる上部配線部分およびコンタクト部が形成される。その後、上部配線部分を覆うように層間絶縁膜上に第３の拡散防止膜（絶縁体）が形成される。
【０００５】
なお、ダマシン法を開示する文献として、たとえば特開平１０−３４０８６５号公報（特許文献１）、特開２００１−１１８８４６号公報（特許文献２）、特開平５−２３４９７３号公報（特許文献３）、特開平１１−３３０２４６号公報（特許文献４）、特開平９−８２７９８号公報（特許文献５）、特開２０００−１６４７１２号公報（特許文献６）などがある。
【特許文献１】特開平１０−３４０８６５号公報
【特許文献２】特開２００１−１１８８４６号公報
【特許文献３】特開平５−２３４９７３号公報
【特許文献４】特開平１１−３３０２４６号公報
【特許文献５】特開平９−８２７９８号公報
【特許文献６】特開２０００−１６４７１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
通常、層間絶縁膜および第１の拡散防止膜に接続孔が開口される際には、はじめに層間絶縁膜をエッチングすることにより層間絶縁膜の部分に接続孔が開口され、次にエッチングガスなどのエッチング条件を変えて第１の拡散防止膜をエッチングすることにより第１の拡散防止膜の部分に接続孔が開口される。このうち、第１の拡散防止膜に接続孔を開口する際には、層間絶縁膜よりも第１の拡散防止膜の方がエッチングされやすくなる条件で、第１の拡散防止膜がエッチングされる。このため、第１の拡散防止膜に接続孔を開口する際には、層間絶縁膜の側面に比べて第１の拡散防止膜の側面がより大きくエッチングされるので、第１の拡散防止膜にサイドエッチングが生じやすい。さらに、接続孔が開口された後で接続孔内が洗浄される際にも、下部配線の表面にサイドエッチングが生じやすい。このように第１の拡散防止膜や下部配線においてサイドエッチングが生じた部分には、第２の拡散防止膜が形成されにくく（途切れやすく）、銅膜も形成されにくい（途切れやすい）。これにより、第１の拡散防止膜や下部配線においてサイドエッチングが生じた部分にボイドが生成し、電気抵抗の増加や断線などが起こりやすくなる。その結果、半導体装置の信頼性が低下するという問題があった。
【０００７】
したがって、本発明の目的は、半導体装置の信頼性を向上することのできる半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の半導体装置の製造方法は以下の工程を備えている。銅を含む導電体よりなる配線が形成される。配線上を覆うように第１の絶縁膜が形成される。第１の絶縁膜上に第２の絶縁膜が形成される。第２の絶縁膜に第１の絶縁膜に達する第１の孔が形成される。第１の孔から露出する部分を除去することにより、配線に達する第２の孔が第１の絶縁膜に形成されるとともに、第２の孔の壁面が第１の孔の壁面よりも外周側に削られる。第１および第２の孔から露出した配線表面をスパッタにより部分的に除去し、第２の孔の壁面全面に配線表面から除去された除去物が付着される。第１および第２の孔内が導電膜で埋められる。
【発明の効果】
【０００９】
本発明の半導体装置の製造方法によれば、第１の孔の壁面よりも外周側に削られた第２の孔が除去物で埋められるので、第２の孔内に導電膜が途切れずに形成されやすくなり、第２の孔内へのボイドの生成が抑止される。また、除去物が第２の孔内を埋める分だけ、第２の絶縁膜における第１の孔の側面に付着する除去物の量は少なくなるので、除去物が第２の絶縁膜中に拡散することにより配線間リークを引き起こすという問題を抑止することができる。したがって、半導体装置の信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の一実施の形態について図に基づいて説明する。
【００１１】
図１は、本発明の一実施の形態における半導体装置の構成を示す断面図である。
【００１２】
図１を参照して、本実施の形態の半導体装置１は、以下のような構成を有している。
【００１３】
層間絶縁膜３には溝５が形成されており、拡散防止膜７が溝５の側面および底面を覆うように形成されている。そして、溝５を埋めるように拡散防止膜７の上にＣｕ（銅）膜９が形成されている。これにより、下部配線６（配線）が構成されている。さらに、Ｃｕ膜９を覆うように層間絶縁膜３の上に拡散防止膜１１（第１の絶縁膜）が形成されており、拡散防止膜１１の上には層間絶縁膜１３（第２の絶縁膜）が形成されている。
【００１４】
層間絶縁膜１３および拡散防止膜１１には、下部配線６のＣｕ膜９に達する接続孔１５（接続孔）が開口されている。さらに、層間絶縁膜１３の接続孔１５の上部には溝１８が形成されている。拡散防止膜１１に生じるサイドエッチングに起因して、拡散防止膜１１における接続孔１５の側面には凹部２６が形成されている。これにより、拡散防止膜１１における接続孔１５の口径（図１中横方向の長さ）は層間絶縁膜１３における接続孔１５の口径よりも大きくなっている。また、接続孔１５の底部のＣｕ膜９には凹部１６が形成されている。接続孔１５の側面にはＣｕが付着しており、Ｃｕ膜９ａが形成されている。Ｃｕ膜９ａは層間絶縁膜１３における接続孔１５の側面および凹部２６および凹部１６の側部に連続膜となって形成されており、凹凸の少ない均一な膜の状態となっている。また、層間絶縁膜１３における接続孔１５の側面のＣｕ膜９ａの膜厚は薄くなっており、Ｃｕ膜９ａの長さも短くなっている。Ｃｕ膜９ａにより、凹部２６と、凹部１６の側部とが埋められており、ボイドは生成していない。
【００１５】
溝１８の側面および底面と、接続孔１５の側面および底面（凹部１６の底面）と、Ｃｕ膜９ａとを覆うように、拡散防止膜１７が形成されている。そして、溝１８および接続孔１５を埋めるように、拡散防止膜１７上にＣｕ膜１９（導電膜）が形成されている。Ｃｕ膜１９を覆うように層間絶縁膜１３の上に拡散防止膜２１が形成されている。溝１８内における拡散防止膜１７とＣｕ膜１９とにより上部配線４が構成されており、接続孔１５内における拡散防止膜１７とＣｕ膜１９とによりコンタクト部８が構成されている。
【００１６】
続いて、本実施の形態の半導体装置の製造方法について説明する。
【００１７】
図２〜６は、本発明の一実施の形態における半導体装置の製造方法を工程順に示す断面図である。
【００１８】
図２を参照して、従来のダマシン法により、拡散防止膜７とＣｕ膜９とにより構成される下部配線６が層間絶縁膜３の溝５に形成されている。この層間絶縁膜３の上に、拡散防止膜１１と、層間絶縁膜１３とが積層して形成される。層間絶縁膜３および層間絶縁膜１３は、たとえばＰＴＥＯＳ（Phospho Tetra Ethyl Ortho Silicate）よりなっている。また、拡散防止膜１１は、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）法により形成されたシリコン窒化膜よりなっている。
【００１９】
図３を参照して、通常の写真製版技術およびエッチング技術により、層間絶縁膜１３に接続孔１５（第１の孔）が開口される。これにより、接続孔１５の底部に拡散防止膜１１が露出する。次に、層間絶縁膜１３に開口された接続孔１５を介して接続孔１５から露出する拡散防止膜１１をエッチングすることにより、拡散防止膜１１に接続孔１５（第２の孔）が開口される。これにより、接続孔１５の底部にＣｕ膜９が露出する。ここで、拡散防止膜１１をエッチングする際には、層間絶縁膜１３よりも拡散防止膜１１の方がエッチングされやすくなるような条件でエッチングが行なわれる。このため、拡散防止膜１１をエッチングする際に、層間絶縁膜１３はエッチングされずに拡散防止膜１１のみがエッチングされる。その結果、拡散防止膜１１にサイドエッチングが生じ、拡散防止膜１１における接続孔１５の壁面が層間絶縁膜１３における接続孔１５の壁面よりも外周側（図３中横方向）に削られる。つまり、拡散防止膜１１における接続孔１５の側面に凹部２６が形成される。続いて、接続孔１５内が洗浄され、接続孔１５内に残った残渣などが除去される。ここで、接続孔１５の開口の際には、接続孔１５の底部およびその付近のＣｕ膜９の表面には結晶性の乱れた銅結晶、酸化銅、および不純物を含んだＣｕ膜（以下、ダメージ層）などが局所的に形成されている。Ｃｕ膜９の表面に形成されたこのようなダメージ層が、開口後に洗浄液により除去される。その結果、Ｃｕ膜９の表面には凹部１６が形成される。凹部１６は、接続孔１５の底部から拡散防止膜１１との界面にまで広がっている。
【００２０】
図４を参照して、接続孔１５から露出した下部配線６のＣｕ膜９表面がスパッタにより部分的に除去される。Ｃｕ膜９表面から除去されたＣｕは、凹部２６の全面と、凹部１６の側部とに付着する。具体的には、Ａｒ（アルゴン）を用いて０℃以上１００℃以下、好ましくは５０℃以下の温度でＣｕ膜９のスパッタが行なわれる。また、好ましくはＡｒおよびＨ（水素）を用いてスパッタが行なわれる。これにより、スパッタにより除去されたＣｕ膜９が、凹部２６の全面と、凹部１６の側部とに再付着する。その結果、凹部２６と、凹部１６の側部とを埋めるように、接続孔１５の側面にＣｕ膜９ａが形成される。続いて、通常の写真製版技術およびエッチング技術により、層間絶縁膜１３が一定の深さまでエッチングされ、溝１８が形成される。
【００２１】
図５を参照して、溝１８の側面および底面と、接続孔１５の側面および底面（凹部１６の底面）と、Ｃｕ膜９ａとを覆うように、層間絶縁膜１３の上に拡散防止膜１７が形成される。拡散防止膜１７は、たとえばスパッタ法を用いて、Ｔａ（タンタル）を２５ｎｍの厚さで成膜し、その上にＴａＮ（窒化タンタル）を１０ｎｍの厚さで成膜することにより形成される。このとき、凹部２６と、凹部１６の側部とはＣｕ膜９ａにより埋められているので、ボイドが生成することなく、拡散防止膜１７は均一な連続膜で形成される。次に、溝１８および接続孔１５を埋めるように、拡散防止膜１７上にＣｕ膜１９が形成される。Ｃｕ膜１９は、たとえばメッキ法により０．６μｍの厚さで形成される。ここで、拡散防止膜１７が均一な連続膜で形成されているので、拡散防止膜１７によりＣｕメッキ液中におけるＣｕイオンと電子とのやり取りが促進され、その結果、拡散防止膜１７上には均一なＣｕ膜１９が形成される。
【００２２】
図６を参照して、たとえばＣＭＰ（Chemical mechanical Polish）法により、層間絶縁膜１３上の余分な拡散防止膜１７およびＣｕ膜１９が除去される。これにより、溝１８に
上部配線４が形成され、接続孔１５にコンタクト部８が形成される。
【００２３】
図１を参照して、たとえばプラズマＣＶＤ法により形成されたシリコン窒化膜よりなる拡散防止膜２１が、Ｃｕ膜１９を覆うように層間絶縁膜１３の上に形成される。以上の工程により、本実施の形態における半導体装置１が完成する。
【００２４】
本実施の形態における半導体装置およびその製造方法によれば、接続孔１５内の凹部２６と、凹部１６の側部とがＣｕ膜９ａにより埋められるので、接続孔１５内に拡散防止膜１７およびＣｕ膜１９が途切れずに形成されやすくなり、接続孔１５内へのボイドの生成が抑止される。また、Ｃｕ膜９ａが接続孔１５内の凹部２６と、凹部１６の側部とを埋める分だけ、層間絶縁膜１３における接続孔１５の側面に付着するＣｕの量は少なくなるので、Ｃｕが層間絶縁膜１３中に拡散することにより配線間リークを引き起こすという問題を抑止することができる。したがって、半導体装置１の信頼性を向上することができる。
【００２５】
上記製造方法において好ましくは、スパッタは、Ａｒを用いて行われ、０℃以上１００℃以下の温度で行なわれる。
【００２６】
本願発明者らは、鋭意検討し、Ａｒを用いて０℃以上１００℃以下の温度でスパッタを行なうことにより、スパッタにより除去されたＣｕ膜９が、凹部２６の全面と、凹部１６の側部とに再付着することを見出した。この効果は以下の理由によるものと考えられる。
【００２７】
図７は、Ａｒを用いて１６０℃の温度でスパッタした場合の半導体装置の構成を示す断面図である。
【００２８】
図７を参照して、半導体装置１０１において、Ｃｕ膜９ａは、接続孔１５における凹部２６の上部の側壁に厚く付着している。また、Ｃｕ膜９ｂは凹部２６の一部を埋めるように形成されている。すなわち、凹部２６および凹部１６はＣｕ膜９ａ、９ｂによって完全に埋められておらず、凹部２６にはボイド２７が形成されており、凹部１６の側部にはボイド２５が生成している。Ｃｕ膜９ａ、９ｂは表面の凹凸が大きく、不均一な膜の状態となっている。
【００２９】
なお、これ以外の構成については、図１に示す本実施の形態における半導体装置１の構成とほぼ同じであるため、同一の構成要素には同一の符号を付し、その説明を省略する。
【００３０】
図７に示すように、１００℃より高い温度（たとえば１６０℃）でＣｕ膜９をスパッタする場合には、Ａｒのエネルギが大きいため、接続孔１５の底部に露出しているＣｕ膜９が除去される際にＣｕが遠くへ飛び散る。このため、除去されたＣｕ膜９ａ、９ｂにより凹部２６や、凹部１６の側部を埋めることができず、Ｃｕ膜９ａ、９ｂが接続孔１５の側面に不均一に再付着してしまう。
【００３１】
一方、本実施の形態における半導体装置の製造方法のように、１００℃以下の低温でＡｒを用いてスパッタする場合には、Ａｒのエネルギが小さいため、接続孔１５の底部に露出しているＣｕ膜９が除去される際に遠くへ飛び散ることが抑止される。このため、凹部２６や、凹部１６の側部といった接続孔１５の底部から比較的近い部分に、除去されたＣｕ膜９は再付着しやすくなる。これにより、凹部２６および凹部１６の側部がＣｕ膜９ａで埋められ、ボイドの生成が抑止される。一方、０℃以上の温度でＣｕ膜９がスパッタされるので、異物が付着することなくＣｕ膜９をスパッタすることができる。
【００３２】
また、層間絶縁膜１３における接続孔１５の側面は、接続孔１５の底部から比較的遠い部分に存在しているので、除去されたＣｕ膜９は層間絶縁膜１３における接続孔１５の側面に再付着しにくくなる。したがって、層間絶縁膜１３における接続孔１５の側面のＣｕ膜９ａの膜厚は薄くなり、Ｃｕ膜９ａの長さも短くなるので、層間絶縁膜１３における接続孔１５の側面のＣｕ膜９ａの量は少なくなる。これにより、接続孔１５の側面に付着したＣｕ膜９ａが層間絶縁膜１３中に拡散することにより配線間リークを引き起こすという問題を抑止することができる。
【００３３】
さらに、１００℃以下という低温でスパッタするので、非常に小さな粒径の結晶粒のＣｕ膜９ａが形成され、また、付着したＣｕ膜９ａはマイグレートしないので、Ｃｕ膜９ａの表面が平坦になる。さらに、接続孔１５の側面に再付着するＣｕ膜９ａの量が少ないことから、Ｃｕ膜９ａの結晶粒が成長しにくく、Ｃｕ膜９ａの表面の凹凸が大きくなることが抑止される。これにより、Ｃｕ膜９ａが均一な膜になる。したがって、Ｃｕ膜９ａの上に形成される拡散防止膜１７およびＣｕ膜１９が良質な膜質で形成される。以上の理由により、半導体装置１の信頼性を向上することができる。
【００３４】
上記製造方法において好ましくは、Ｃｕ膜９のスパッタは、０℃以上５０℃以下の温度で行なわれる。
【００３５】
これにより、さらに低温でＣｕ膜９がスパッタされるので、Ｃｕ膜９が除去される際に一層遠くへ飛び散らなくなり、凹部２６および凹部１６の側部がＣｕ膜９ａで一層埋められやすくなる。また、層間絶縁膜１３における接続孔１５の側面に付着するＣｕ膜９ａの量が一層少なくなるので、配線間リークを引き起こすという問題を一層抑止することができる。さらに、Ｃｕ膜９ａが一層均一な膜になるので、Ｃｕ膜９ａの上に形成される拡散防止膜１７が一層良質な膜質で形成される。したがって、半導体装置の信頼性を一層向上することができる。
【００３６】
本願発明者らは、上記効果を確認するために、以下の実験を行なった。
【００３７】
Ａｒを用いて５０℃の温度で下部配線のＣｕ膜のスパッタを行ない、半導体装置を製造した。また、比較のために、Ａｒを用いて１６０℃の温度で下部配線のＣｕ膜のスパッタを行ない、配線を備える半導体装置１を同様の方法で製造した。その結果、Ａｒを用いて５０℃の温度でスパッタした場合における１０％ＴＴＦ（半導体装置の故障率が１０％に至るまでの時間）は２２７８８時間であり、５０％ＴＴＦ（半導体装置の故障率が５０％に至るまでの時間）は、２６９００時間であった。一方、Ａｒを用いて１６０℃の温度でスパッタした場合における１０％ＴＴＦは８２００時間であり、５０％ＴＴＦは１１２１１時間であった。以上の結果により、５０℃の温度で下部配線のＣｕ膜のスパッタを行なった場合には、１６０℃の温度で下部配線のＣｕ膜のスパッタを行なった場合よりも半導体装置の寿命が約２．４倍に伸びており、半導体装置の信頼性が向上していることがわかる。
【００３８】
さらに、本願発明者らは、上記効果を確認するために、ストレスマイグレーション試験を行なった。具体的には、Ａｒを用いて５０℃の温度で下部配線のＣｕ膜のスパッタを行ない、半導体装置を製造した。また、比較のために、Ａｒを用いて１６０℃の温度で下部配線のＣｕ膜のスパッタを行ない、配線を備える半導体装置１を同様の方法で製造した。次に、それぞれの半導体装置を高温で一定時間保持し、その後、コンタクト部の電気抵抗の増加率を測定した。
【００３９】
図８は、コンタクト部の電気抵抗の増加率と半導体装置の累積度数との関係を示す図である。
【００４０】
図８を参照して、５０℃の温度でスパッタを行なった半導体装置は、コンタクト部の電気抵抗の増加率が約６％以下となっている。一方、１６０℃の温度でスパッタを行なった半導体装置は、コンタクト部の電気抵抗の増加率が約４％〜２６％となっている。この結果から、Ａｒを用いて５０℃の温度で下部配線のＣｕ膜のスパッタを行なった場合には、高温で保持されてもコンタクト部の膜質の劣化が起こりにくく、半導体装置の信頼性が向上していることがわかる。
【００４１】
上記製造方法において好ましくは、接続孔１５内が洗浄される。
【００４２】
これにより、接続孔１５内に残った残渣などが除去されるので、コンタクト部８内に異物が混入することが抑制される。また、接続孔１５の洗浄によりＣｕ膜９の表面に凹部１６が形成されても、凹部１６の側部がＣｕ膜９ａで埋められるので、ボイドの生成が抑止される。したがって、ボイドの生成およびコンタクト部８内に異物が混入することが抑制される。
【００４３】
上記製造方法において好ましくは、Ｃｕ膜９のスパッタは、ＡｒおよびＨを用いて行なわれる。
【００４４】
これにより、Ｈに電圧を印加することにより、Ｃｕ膜９の表面の酸化銅、フッ化銅、炭化銅などのダメージ層がＨにより還元される。したがって、Ｃｕ膜９の表面のダメージ層を改善することができる。
【００４５】
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施の形態における半導体装置の構成を示す断面図である。
【図２】本発明の一実施の形態における半導体装置の製造方法の第１工程を示す断面図である。
【図３】本発明の一実施の形態における半導体装置の製造方法の第２工程を示す断面図である。
【図４】本発明の一実施の形態における半導体装置の製造方法の第３工程を示す断面図である。
【図５】本発明の一実施の形態における半導体装置の製造方法の第４工程を示す断面図である。
【図６】本発明の一実施の形態における半導体装置の製造方法の第５工程を示す断面図である。
【図７】Ａｒを用いて１６０℃の温度でスパッタした場合の半導体装置の構成を示す断面図である。
【図８】コンタクト部の電気抵抗の増加率と半導体装置の累積度数との関係を示す図である。
【符号の説明】
【００４７】
１，１０１  半導体装置、３，１３  層間絶縁膜、４  上部配線、５，１８  溝、６  下部配線、７，１１，１７，２１  拡散防止膜、８  コンタクト部、９，９ａ，９ｂ，１９  Ｃｕ膜、１５  接続孔、１６，２６  凹部、２５，２７  ボイド。
【図１】
2005129677.tif 000003
【図２】
2005129677.tif 000004
【図３】
2005129677.tif 000005
【図４】
2005129677.tif 000006
【図５】
2005129677.tif 000007
【図６】
2005129677.tif 000008
【図７】
2005129677.tif 000009
【図８】
2005129677.tif 000010