(57)【要約】【課題】  エンハンスメント型出力トランジスタで構成しているボルテージレギュレータのフの字型過電流保護回路では、過電流保護回路の検出値にはＶＤＤ−ＧＮＤ間の出力動作範囲を利用するため、デプレション型ボルテージレギュレータの出力電流−出力電圧特性をフの字型に制御することが困難であるという欠点があった。【解決手段】  過電流検出時において、負電圧発生回路を動作させることにより、デプレション型出力トランジスタで構成しているボルテージレギュレータの出力電流−出力電圧特性をフの字型に制御するようにした。【選択図】    図１
2005157604.tif 000002
【特許請求の範囲】
【請求項１】
デプレション型の出力トランジスタで構成しているボルテージレギュレータにおいて、出力トランジスタに流れる過電流を検出した信号と過電流検出後の出力電圧低下の信号を入力としたロジック回路により、負電圧発生回路を動作させ、出力電圧の降下に伴い出力電流が徐々に小さくなるフの字型をした出力電流−出力電圧特性を特徴とする過電流保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路装置の過電流保護回路による出力電流を制御したボルテージレギュレータに関する。
【背景技術】
【０００２】
図２は従来のエンハンスメント型出力トランジスタで構成しているボルテージレギュレータに対応したフの字型過電流保護回路の構成図である。デプレション型出力トランジスタ４に出力電流が流れた場合、フの字型過電流保護回路８にも検出電流が流れる。
【０００３】
フの字型過電流保護回路８の内部で設定されている特定の検出電流に達した時、フの字型過電流保護回路８が動作し、デプレション型出力トランジスタ４に流れる出力電流の制御を開始する。この場合、デプレション型出力トランジスタ４はソースフォロワとして使用しているため、ソース電圧は出力電圧となる。出力電流−出力電圧特性をフの字型に制御するにはデプレション型出力トランジスタ４のゲート電圧を出力電圧に対して負方向の電圧を印加しなければならない。また、出力電圧がＧＮＤレベル時、出力電流をより小さくするにはゲート電圧を負電圧にする必要がある。しかし、従来のフの字型過電流保護回路ではＶＤＤ入力電圧とＧＮＤ基準で動作する回路によりＶＤＤ−ＧＮＤ間の出力動作範囲の検出値で出力トランジスタを制御するため、デプレション型出力トランジスタに流れる出力電流を小さくすることは難しい。
【０００４】
図３の実線はエンハンスメント型出力トランジスタのボルテージレギュレータに対応したフの字型過電流保護回路における、過電流検出の出力電流−出力電圧特性を示しており、過電流検出前のｖ点から過電流検出開始後、出力電流はｂ点からｃ点へというように減少しなくなっている（例えば、特許文献１参照。）。
【特許文献１】特公平７−７４９７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、エンハンスメント型出力トランジスタで構成しているボルテージレギュレータのフの字型過電流保護回路において、過電流保護回路の検出値にはＶＤＤ−ＧＮＤ間の出力動作範囲を利用するため、デプレション型ボルテージレギュレータの出力電流−出力電圧特性をフの字型に制御することが困難であるという欠点があった。この発明は、従来のこのような欠点を解決するために、過電流検出時において、負電圧発生回路を動作させることにより、デプレション型出力トランジスタで構成しているボルテージレギュレータの出力電流−出力電圧特性をフの字型に制御しようとするものである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、この発明はデプレション型出力トランジスタで構成しているボルテージレギュレータにおいて、負電圧発生回路の動作により、フの字型をした出力電流−出力電圧特性に制御するようにした。
【発明の効果】
【０００７】
デプレション型の出力トランジスタで構成しているボルテージレギュレータに負電圧発生回路を内蔵させる。出力トランジスタに流れる過電流を検出した時の信号と出力電圧低下の信号により負電圧発生回路を動作させ、フの字型をした出力電流−出力電圧特性の制御を行う。そして、負電圧発生回路の動作によりデプレション型出力トランジスタを制御するため、フの字型をした出力電流−出力電圧特性の制御を行う効果がある。
【発明を実施するための最良の形態】
【０００８】
以下に、本発明の過電流保護回路の実施例を図面に基づいて説明する。図１は本発明の前記請求項１の実施形態の過電流保護回路の構成図を示す。デプレション型出力トランジスタのボルテージレギュレータ部分は基準電圧１、増幅回路２、帰還抵抗３、デプレション型出力トランジスタ４のブロックからなる。また、フの字型の出力電流−出力電圧特性に制御する過電流保護回路部分は出力電圧検出抵抗５、過電流検出信号を入力とするロジック生成回路６、出力電圧低下の検出信号を入力とするロジック生成回路７、フの字型過電流保護回路８、負電圧発生回路９、 ＡＮＤ回路１０のブロックからなる。
【０００９】
最初に、図１において動作を説明する。デプレション型出力トランジスタ４に出力電流が流れた場合、フの字型過電流保護回路８にも検出電流が流れる。フの字型過電流保護回路８の内部で設定されている特定の検出電流に達した時、フの字型過電流保護回路８が動作し、デプレション型出力トランジスタ４に流れる出力電流の制御を開始する。また、フの字型過電流保護回路８から検出信号１１も出力される。出力電流の制御開始後、デプレション型出力トランジスタ４に流れる出力電流が過渡的な電流ではなく定常的に流れる過電流を検出するため、ロジック生成回路６により検出信号１１に特定の遅延期間を持たせた過電流遅延信号１２を生成するようにする。
【００１０】
同時に、出力電圧が出力電流の制御により基準電圧１と出力電圧検出抵抗５で設定された電圧に低下した時、抵抗分圧出力１３、基準電圧１、ロジック生成回路７によって電圧検出信号１４を生成する。これら２つの検出信号をＡＮＤ回路１０で処理することにより、負電圧発生回路９が動作し、負電圧出力がデプレション型出力トランジスタ４のゲートを制御する。つまり、過電流検出直後のデプレション型出力トランジスタ４に定常的な過電流が流れた時に出力電圧の低下が起きた場合、フの字型をした出力電流−出力電圧特性の制御を行うことになる。図３はその時の出力電流−出力電圧特性を示している。過電流検出前のｖ点から過電流検出した後の負電圧出力がデプレション型出力トランジスタ４のゲートを制御するｂ点を通り、そして点線の軌跡をたどり最終のａ点となり、フの字型の出力電流−出力電圧特性を得られる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態の前記請求項１の過電流保護回路を示す構成図である。
【図２】従来の過電流保護回路の構成図である。
【図３】本実施例、及び従来の過電流検出時における出力電流−出力電圧特性図である。
【符号の説明】
【００１２】
1：基準電圧
2：増幅回路
3：帰還抵抗
4：デプレション型出力トランジスタ
5：出力電圧分圧抵抗
6,7：ロジック生成回路
8：フの字型過電流保護回路
9：負電圧発生回路
10：ＡＮＤ回路
11：検出信号
12：過電流遅延信号
13：抵抗分圧出力
14：電圧検出信号
15：電源端子
16：出力端子
【図１】
2005157604.tif 000003
【図２】
2005157604.tif 000004
【図３】
2005157604.tif 000005