(57)【要約】【課題】従来のプレーナ構造又はメサ構造の半導体素子よりも耐圧が高く且つ信頼性も高い半導体素子の構造を得る。【解決手段】比較的高濃度に不純物を導入した第１導電型の第１の半導体領域（１）と、比較的低濃度に不純物を導入した第１導電型とは反対の第２導電型の第２の半導体領域（２）との間に形成されるＰＮ接合（１１）は、半導体素子の主面（８）と略並行に形成された底部接合面（１１ａ）と、底部接合面（１１ａ）に接続され且つ底部接合面（１１ａ）から主面（８）に向って末広がりに拡径して主面（８）に達するポジティブベベルの側部接合面（１１ｂ）とを有する。ＰＮ接合（１１）に沿って形成される空乏層が、比較的低濃度の第２の半導体領域（２）内に向かって幅広に形成され、底部接合面（１１ａ）から主面（８）まで側部接合面（１１ｂ）側での電界集中を良好に緩和することができる。【選択図】  図１
2005019612.tif 000002
【特許請求の範囲】
【請求項１】
比較的高濃度に不純物を導入した第１導電型を有する第１の半導体領域と、該第１の半導体領域に包囲されて該半導体領域の内側に配置され且つ比較的低濃度に不純物を導入した前記第１導電型とは反対の第２導電型を有する第２の半導体領域と、前記第１の半導体領域及び第２の半導体領域の連続する主面を被覆する絶縁膜とを備え、
前記第１の半導体領域と前記第２の半導体領域との間に形成されるＰＮ接合は、前記主面と略並行に形成された底部接合面と、該底部接合面に接続され且つ該底部接合面から前記主面に向って末広がりに拡径して前記主面に達する側部接合面とを有することを特徴とする半導体素子。
【請求項２】
前記第２の半導体領域に包囲されて該第２の半導体領域の内側に配置され且つ比較的高濃度に不純物を導入した前記第２導電型を有する第３の半導体領域を有し、前記絶縁膜は前記第１の半導体領域、第２の半導体領域及び第３の半導体領域の連続する主面を被覆する請求項１に記載の半導体素子。
【請求項３】
前記第１の半導体領域は、主面と外側面との隅部に比較的高濃度に不純物を導入して形成された第１導電型を有するチャネルストッパを備える請求項１又は２に記載の半導体素子。
【請求項４】
比較的低濃度に不純物を導入した第２導電型を有する第２の半導体領域を含む半導体基板の他面から前記半導体基板の外側面に沿って比較的高濃度に不純物を導入して前記第２導電型とは反対の第１導電型を有する側面領域を環状に形成する工程と、
前記半導体基板の他面から比較的高濃度に不純物を導入して前記側面領域と底面領域とから成る第１導電型を有する第１の半導体領域を形成する工程と、
前記半導体基板の主面側に露出する前記第１の半導体領域及び第２の半導体領域の連続する主面を被覆する絶縁膜を形成する工程とを含むことを特徴とする半導体素子の製法。
【請求項５】
前記側面領域を形成した前記半導体基板の主面から一定厚さの表面を除去して、前記第２の半導体領域の主面と前記側面領域の主面とを形成する工程を含む請求項４に記載の半導体素子の製法。
【請求項６】
前記第２の半導体領域の主面から比較的高濃度に不純物を導入して、第２導電型を有する第３の半導体領域を形成する工程を含む請求項４又は５に記載の半導体素子の製法。
【請求項７】
前記第１の半導体領域の主面と外側面との隅部に比較的高濃度に不純物を導入して第１導電型を有するチャネルストッパを形成する工程を含む請求項４〜６の何れか１項に記載の半導体素子の製法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子及びその製法、特に耐圧が高く且つ信頼性も高い構造を有する半導体素子及びその製法に関する。
【０００２】
【従来の技術】
ＰＮ接合が半導体基板の上面に露出し、その露出面がシリコン酸化膜等から成る絶縁膜により被覆されたプレーナ構造の半導体素子は公知である。例えば下記特許文献１には、プレーナ構造の半導体素子として電力用ダイオードが記載されている。一方、ＰＮ接合を半導体基板の側面に露出し、半導体基板の側面に傾斜面を形成して空乏層を広がりやすくしたメサ構造又はベベル構造の半導体素子が公知である。例えば下記特許文献２には、メサ構造の半導体素子として電力用ダイオードが記載されている。
【０００３】
【特許文献１】
特開平１０−１３５４８９号公報（図１）
【特許文献２】
特開２００１−１１０７９９公報（図１）
【０００４】
【発明が解決しようとする課題】
プレーナ構造の半導体素子は、上面に露出するＰＮ接合の界面が半導体基板に密着形成された絶縁膜によって被覆されるため信頼性が高い。しかしながら、ＰＮ接合の周辺部分での耐圧（周辺耐圧）が、中央部での耐圧（バルク耐圧）に比べて低下する傾向が著しく、高耐圧化が困難となる問題が発生する。図８に示すように、ＰＮ接合（２１）に不可避的に電界集中の生じやすい湾曲した界面（２２）が形成されるため、高耐圧化の点では不利である。一方、メサ構造の半導体素子は平坦なＰＮ接合が得られるため、電界集中の生じやすい湾曲した界面が形成されず、プレーナ構造と比較して高耐圧化の点では有利である。しかしながら、図９に示すように、ＰＮ接合（２３）が半導体素子（２０）の側面（２０ａ）に露出するため、信頼性の点ではプレーナ構造と比較して不利である。このように、従来の構造では、耐圧が高く且つ信頼性も高い半導体素子を得ることは困難であった。
よって、本発明は、耐圧が高く且つ信頼性も高い半導体素子を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明による半導体素子は、比較的高濃度に不純物を導入した第１導電型を有する第１の半導体領域（１）と、第１の半導体領域（１）に包囲されて半導体領域（１）の内側に配置され且つ比較的低濃度に不純物を導入した第１導電型とは反対の第２導電型を有する第２の半導体領域（２）と、第１の半導体領域（１）及び第２の半導体領域（２）の連続する主面（８）を被覆する絶縁膜（７）とを備え、第１の半導体領域（１）と第２の半導体領域（２）との間に形成されるＰＮ接合（１１）は、主面（８）と略並行に形成された底部接合面（１１ａ）と、底部接合面（１１ａ）に接続され且つ底部接合面（１１ａ）から主面（８）に向って末広がりに拡径して主面（８）に達する側部接合面（１１ｂ）とを有する。本発明の半導体素子では、半導体素子に逆方向電圧が印加されるとき、ＰＮ接合（１１）の側部接合面（１１ｂ）に沿って空乏層が形成されるが、側部接合面（１１ｂ）は、底部接合面（１１ａ）から主面（８）に向って末広がりに拡径して主面（８）に達する形状（ポジティブベベルのＰＮ接合）を有するので、比較的低濃度の第２の半導体領域（２）内に向かって幅広に空乏層が形成され、底部接合面（１１ａ）から主面（８）まで側部接合面（１１ｂ）側での電界集中を良好に緩和することができる。また、底部接合面（１１ａ）と側部接合面（１１ｂ）とが小さい曲率に交差しても、交差部ではより大きい曲率に湾曲又は折曲する幅広の空乏層が形成されて、電界集中を抑制して、従来のプレーナ構造よりも高耐圧化された構造に形成できる。
【０００６】
本発明による半導体素子の製法は、比較的低濃度に不純物を導入した第２導電型を有する第２の半導体領域（２）を含む半導体基板（１０）の他面（１０ｂ）から半導体基板（１０）の外側面（１０ｃ）に沿って比較的高濃度に不純物を導入して第２導電型とは反対の第１導電型を有する側面領域（１３）を環状に形成する工程と、半導体基板（１０）の他面（１０ｂ）から比較的高濃度に不純物を導入して側面領域（１３）と底面領域（１４）とから成る第１導電型を有する第１の半導体領域（１）を形成する工程と、半導体基板（１０）の主面（１０ａ）側に露出する第１の半導体領域（１）及び第２の半導体領域（２）の連続する主面（８）を被覆する絶縁膜（７）を形成する工程とを含む。
【０００７】
【発明の実施の形態】
以下、本発明による半導体素子及びその製法を電力用ダイオードに適用した実施の形態を図１〜図７について説明する。
本実施の形態の半導体素子は、図１に示すように、比較的高濃度に不純物を導入した第１導電型を有する第１の半導体領域（１）と、第１の半導体領域（１）に包囲されて第１の半導体領域（１）の内側に配置され且つ比較的低濃度に不純物を導入した第１導電型とは反対の第２導電型を有する第２の半導体領域（２）と、第２の半導体領域（２）に包囲されて第２の半導体領域（２）の内側に配置され且つ比較的高濃度に不純物を導入した第２導電型を有する第３の半導体領域（３）と、第１の半導体領域（１）、第２の半導体領域（２）及び第３の半導体領域（３）の連続する主面（８）を被覆する絶縁膜（７）と、第３の半導体領域（３）に電気的に接続された第１の電極（５）と、第１の半導体領域（１）に電気的に接続された第２の電極（６）とを備える。図１に例示する半導体素子では、第１の半導体領域（１）は、Ｐ＋型の導電型を有し、第２の半導体領域（２）は、Ｎ−型の導電型を有し、第３の半導体領域（３）は、Ｎ＋型の導電型を有する。また、第１の半導体領域（１）は、ダイオードのアノード領域を構成し、第２の半導体領域（２）は、第３の半導体領域（３）と共にダイオードのカソード領域を構成する。
【０００８】
保護膜（７）は、例えば熱酸化により第１の半導体領域（１）、第２の半導体領域（２）及び第３の半導体領域（３）の連続する主面（８）に形成されたシリコン酸化膜から成り、保護膜（７）を介して第３の半導体領域（３）の主面（３ａ）上に形成された第１の電極（５）と第３の半導体領域（３）とを電気的に接続する開口部（７ａ）を有する。第１の半導体領域（１）、第２の半導体領域（２）及び第３の半導体領域（３）の連続する主面（８）は、第１の半導体領域（１）の主面（１ａ）、第２の半導体領域（２）の主面（２ａ）及び第３の半導体領域（３）の主面（３ａ）が露出する半導体素子の一面を示す。保護膜（７）は、主面（８）に露出する第１の半導体領域（１）及び第２の半導体領域（２）と、第２の半導体領域（２）及び第３の半導体領域（３）の接合面を被覆する。
【０００９】
図１に示すように、第１の半導体領域（１）と第２の半導体領域（２）との間に形成されるＰＮ接合（１１）は、主面（８）と略並行に形成された底部接合面（１１ａ）と、底部接合面（１１ａ）に接続され且つ底部接合面（１１ａ）から主面（８）に向って末広がりに拡径して主面（８）に達する側部接合面（１１ｂ）とを有する。よって、図２に示すように、本実施の形態の半導体素子に逆方向電圧（逆方向バイアス）が印加されるとき、ＰＮ接合（１１）の側部接合面（１１ｂ）に沿って空乏層が形成されるが、側部接合面（１１ｂ）は、底部接合面（１１ａ）から主面（８）に向って末広がりに拡径して主面（８）に達するポジティブベベルの形状を有するので、比較的低濃度であるＮ−型の第２の半導体領域（２）内に向かって幅広に空乏層が形成され、底部接合面（１１ａ）から主面（８）まで側部接合面（１１ｂ）側での電界集中を良好に緩和することができる。また、底部接合面（１１ａ）と側部接合面（１１ｂ）とが小さい曲率に交差しても、交差部ではより大きい曲率に湾曲又は折曲する幅広の空乏層が形成されて、電界集中を抑制して、図８に示す従来のプレーナ構造の半導体素子よりも高耐圧化された構造に形成できる。更に、主面（８）に露出するＰＮ接合（１１）の側部接合面（１１ｂ）は、半導体基板に密着して形成された絶縁膜（７）により被覆されるので、ＰＮ接合を半導体基板の側面に露出する図９に示すメサ構造の半導体素子よりも耐圧変動等の不具合が生じ難い信頼性の高い半導体素子が得られる。ここで、図２に記載された底部接合面（１１ａ）及び側部接合面（１１ｂ）に沿って示される二点鎖線は、半導体素子に逆方向電圧が印加されるときに形成される空乏層を表す。
【００１０】
図１０に示す半導体素子は、Ｐ＋型半導体領域（２５）と、Ｐ＋型半導体領域（２５）に包囲されてＰ＋型半導体領域（２５）の内側に配置されたＮ−型半導体領域（２６）と、Ｎ−型半導体領域（２６）に包囲されて第２の半導体領域（２６）の内側に配置されたＮ＋型半導体領域（２７）とを備え、半導体基板（２４）の主面（２４ａ）からＰ型の不純物を導入して側面（２４ｂ）に沿って形成された分離領域（２９）を有する従来のプレーナ構造の半導体素子を示す。図１０の半導体素子は、分離領域（２９）によりＰ＋型半導体領域（２５）とＮ−型半導体領域（２６）との間に形成されるＰＮ接合（２８）が半導体基板（２４）の側面（２４ｂ）に露出するのを防止する。よって、図１０に示す半導体素子の構造では、ＰＮ接合が半導体素子の側面に露出しないため、図９に示すメサ構造の半導体素子と比較して信頼性を向上できる。
【００１１】
しかしながら、図１０に示すように、分離領域（２９）は、ＰＮ接合（２８）から半導体素子（２４）の主面（２４ａ）に向って縮径して主面（２４ａ）に達するネガティブベベルのＰＮ接合を形成する。従って、半導体素子に逆方向電圧が印加された際に、Ｎ−型半導体領域（２６）とＰ＋型の分離領域（２９）とのＰＮ接合（２８）の界面に沿って形成される空乏層は、本実施の形態の半導体素子と比較して幅狭となり、半導体基板（２４）の主面（２４ａ）の近傍に発生する電界集中を良好に緩和することができない。これに対し、本実施の形態の半導体素子では、ＰＮ接合（１１）がポジティブベベルに形成され、比較的低濃度であるＮ−型の第２の半導体領域（２）内に向かって幅広に空乏層が形成されるので、電界集中を良好に緩和して半導体素子の高耐圧化を図ることができる。
【００１２】
更に、本実施の形態の半導体素子では、第１の半導体領域（１）は、主面（１ａ）と外側面（１ｃ）との隅部に比較的高濃度に不純物を導入して形成された第１導電型を有するチャネルストッパ（４）を備える。よって、チャネルストッパ（４）により側部接合面（１１ｂ）に沿って形成される空乏層が半導体基板の側面に露出するのを防止できる。
【００１３】
半導体素子の製法では、図３に示すように、まず、シリコンウエハから成る半導体基板（１０）を用意する。半導体基板（１０）は、比較的低濃度に不純物を導入して形成された第２導電型を有する第２の半導体領域（２）を含む。次に、図４に示すように、半導体基板（１０）の他面（１０ｂ）から半導体基板（１０）の外側面（１０ｃ）に沿って比較的高濃度に不純物を導入して第２導電型とは反対の第１導電型を有する側面領域（１３）を環状に形成する。不純物は、熱拡散法又はイオン注入法等の周知のドーピング法により導入される。半導体の性質をＰ型に制御する不純物には、例えばホウ素が挙げられ、Ｎ型に制御する不純物には、例えばリン、ヒ素又はアンチモンが挙げられる。
【００１４】
本実施の形態の半導体素子では、側面領域（１３）を形成した後に、図５に示すように、側面領域（１３）を形成した半導体基板（１０）の主面（１０ａ）から一定厚さの表面を除去して、第２の半導体領域（２）の主面（２ａ）と側面領域（１３）の主面（１ａ）とを形成する。半導体基板（１０）は、例えば研削装置により研削加工されて主面（１０ａ）から一定厚さが除去される。本工程により、半導体基板（１０）に新しい主面（１０ａ）が形成され、第２の半導体領域（２）と側面領域（１３）とのＰＮ接合が主面（１０ａ）に露出し、後にＰＮ接合（１１）を構成する側部接合面（１１ｂ）となる。また、図５に示すように、本工程により側部接合面（１１ｂ）は、半導体基板（１０）の他面（１０ｂ）から主面（１０ａ）に向って末広がりに拡径し、側面領域（１３）側の半導体基板（１０）の主面（１０ａ）と側部接合面（１１ｂ）との間の角度θ１が鈍角に形成され、第２の半導体領域（２）側の半導体基板（１０）の主面（１０ａ）と側部接合面（１１ｂ）との間の角度θ２が鋭角に形成されたポジティブベベルの形状となる。
【００１５】
次に、図６に示すように、半導体基板（１０）の他面（１０ｂ）から比較的高濃度に不純物を導入して側面領域（１３）と底面領域（１４）とから成る第１導電型を有する第１の半導体領域（１）を形成する。第１の半導体領域（１）は、半導体基板（１０）の他面（１０ｂ）に露出し、ＰＮ接合（１１）の底部接合面（１１ａ）及び側部接合面（１１ｂ）により半導体基板（１０）の他面（１０ｂ）に沿って形成された底面領域（１４）と、底面領域（１４）と接続して半導体基板（１０）の外側面（１０ｃ）に沿って形成された側面領域（１３）とを有する。
【００１６】
底面領域（１４）は、半導体基板（１０）の他面（１０ｂ）全体に比較的高濃度にＰ型の不純物を拡散して形成され、半導体基板（１０）の他面（１０ｂ）からの拡散深さは、半導体基板（１０）の中央側から側面側まで略一定である。また、底面領域（１４）は、半導体基板（１０）の他面（１０ｂ）から不純物を拡散して形成されるので、半導体基板（１０）の他面（１０ｂ）側で相対的に不純物濃度（アクセプタ濃度）が高く、半導体基板（１０）の他面（１０ｂ）から離間するに従い不純物濃度が低くなる不純物濃度分布（プロファイル）を有する。底面領域（１４）は、第２の半導体領域（２）に接触し、界面にＰＮ接合（１１）を形成する。
【００１７】
側面領域（１３）は、半導体基板（１０）の他面（１０ｂ）から外側面（１０ｃ）に沿って比較的高濃度にＰ型の不純物を深く拡散して形成され、底面領域（１４）の外周部に沿って環状に形成される。図７に示すように、側面領域（１３）は、底面領域（１４）に連続且つ一体化して成り、底面領域（１４）よりも深く形成される。即ち、側面領域（１３）の底面は、底面領域（１４）と一体化して半導体基板（１０）の他面（１０ｂ）に露出され、上面は、第１の半導体領域（１）の主面（１ａ）として半導体基板（１０）の主面（１０ａ）に露出する。側面領域（１３）は、第２の半導体領域（２）に接触し、底面領域（１４）と共に、界面にＰＮ接合（１１）を形成する。側面領域（１３）の形成するＰＮ接合（１１）は、末広がりに拡径して形成され、半導体基板（１０）の主面（１０ａ）に露出する。また、側面領域（１３）は、半導体基板（１０）の外側面（１０ｃ）に沿って環状に不純物を拡散して形成されるので、半導体基板（１０）の他面（１０ｂ）側で相対的に不純物濃度（アクセプタ濃度）が高く、半導体基板（１０）の他面（１０ｂ）から離間するにつれて不純物濃度が低くなる不純物濃度分布を有する。また、半導体基板（１０）の主面（１０ａ）に向かうにつれて形成される面積が小さくなる。よって、ＰＮ接合（１１）の側部接合面（１１ｂ）は、底部接合面（１１ａ）から主面（８）に向って末広がりに拡径する形状となる。
【００１８】
本発明では、比較的不純物濃度の低い第２の半導体領域（２）に対し、側面領域（１３）及び底面領域（１４）を半導体基板（１０）の他面（１０ｂ）から比較的高濃度に不純物を導入して形成するので、底部接合面（１１ａ）及び側部接合面（１１ｂ）に沿って形成される空乏層は、比較的不純物濃度の低い第２の半導体領域（２）側に幅広く形成される。よって、底部接合面（１１ａ）と側部接合面（１１ｂ）とが小さい曲率に交差しても、底部接合面（１１ａ）と側部接合面（１１ｂ）との交差部ではより大きい曲率に湾曲又は折曲する幅広の空乏層が形成されて、電界集中を抑制することができる。更に、前述した側面領域（１３）を形成した後に半導体基板（１０）の表面を一定厚さで除去する工程では、側面領域（１３）の相対的に不純物濃度が低い半導体基板（１０）の主面（１０ａ）側が除去されるので、側面領域（１３）の不純物濃度を低下させず、半導体素子に幅広の空乏層を形成することができる。
【００１９】
本実施の形態では、更に、第２の半導体領域（２）の主面（２ａ）から比較的高濃度に不純物を導入して、図７に示すように、第２導電型を有する第３の半導体領域（３）を形成する。第２の半導体領域（２）は、半導体素子を形成する半導体基板（１０）の母材、即ち第１の半導体領域（１）と第３の半導体領域（３）とを形成するための出発材料を構成し、半導体基板（１０）中に実質的に均一な不純物濃度分布を有する。第２の半導体領域（２）の主面（２ａ）は、半導体基板（１０）の主面（１０ａ）に露出し、外周部は、第１の半導体領域（１）の側面領域（１３）に包囲される。第３の半導体領域（３）は、第２の半導体領域（２）内に半導体基板（１０）の主面（１０ａ）からＮ型の不純物を導入して形成され、半導体基板（１０）の主面（１０ａ）で不純物濃度（ドナー濃度）が高く、半導体基板（１０）の他方（１０ｂ）側に向かうに連れて不純物濃度が低くなる濃度分布を有する。第３の半導体領域（３）の主面（３ａ）は、半導体基板（１０）の主面（１０ａ）に露出し、側面及び底面は、第２の半導体領域（２）に隣接して包囲される。
【００２０】
また、本実施の形態では、第３の半導体領域（３）を形成する工程の前又は後に、図７に示すように、第１の半導体領域（１）の主面（１ａ）と外側面（１ｃ）との隅部に比較的高濃度に不純物を導入して第１導電型を有するチャネルストッパ（４）を形成する。次に、半導体基板（１０）の主面（１０ａ）側に露出する第１の半導体領域（１）、第２の半導体領域（２）及び第３の半導体領域（３）の連続する主面（８）を被覆する絶縁膜（７）を形成する。前述したように、保護膜（７）は、例えばシリコン酸化膜により形成され、例えば周知のリソグラフィ技術により所望の位置に開口部（７ａ）が形成される。この後、例えば周知の金属蒸着法により、絶縁膜（７）の開口部（７ａ）から露出する第３の半導体領域（３）の主面（３ａ）にカソード電極としての第１の電極（５）を形成し、半導体基板（１０）の他面（１０ｂ）にアノード電極としての第２の電極（６）を形成する。この工程により、第１の電極（５）は、第３の半導体領域（３）に電気的に接続され、第２の電極（６）は、第１の半導体領域（１）に電気的に接続され、図１に示す半導体素子が完成する。
【００２１】
本発明は、図１〜図７に示す本実施の形態に限定されず、他の形態又は他の方法により実施可能であり、特許請求の範囲に該当する全ての変更を包含する。本実施の形態では、第１導電型をＰ型とし、第２導電型をＮ型としたが、第１導電型をＮ型とし、第２導電型をＰ型としてもよい。保護膜（７）は、第３の半導体領域（３）を導入する工程の後に形成してもよいが、第３の半導体領域（３）を導入する工程の前に形成してもよい。保護膜（７）を拡散マスクとして開口部（７ａ）から比較的高濃度に不純物を拡散して、第３の半導体領域（３）を形成できる。また、本実施の形態の半導体素子では、プレーナ構造の電力用ダイオードを示したが、本発明をトランジスタ等の異なる形態の半導体素子に適用してもよい。
【００２２】
【発明の効果】
以上のように本発明では、半導体素子の湾曲するＰＮ接合がポジティブベベルに形成され、耐圧が高く且つ信頼性も高い半導体素子の構造を得ることができる。
【図面の簡単な説明】
【図１】本発明が適用された半導体素子の断面図
【図２】ＰＮ接合に沿って形成される空乏層を示す部分断面図
【図３】図１の半導体素子を形成する半導体基板の断面図
【図４】側面領域を形成した図３の半導体基板の断面図
【図５】一定厚さで表面を除去した図４の半導体基板の断面図
【図６】底面領域を形成した図５の半導体基板の断面図
【図７】第３の半導体領域を形成した図６の半導体基板の断面図
【図８】プレーナ構造に形成された従来の半導体素子の部分断面図
【図９】メサ構造に形成された従来の半導体素子の部分断面図
【図１０】分離領域を有するプレーナ構造に形成された従来の半導体素子の部分断面図
【符号の説明】
（１）・・第１の半導体領域、  （１ａ）・・主面、  （１ｃ）・・外側面、  （２）・・第２の半導体領域、  （２ａ）・・主面、  （３）・・第３の半導体領域、  （３ａ）・・主面、  （４）・・チャネルストッパ、  （７）・・絶縁膜、  （８）・・主面、  （１０）・・半導体基板、  （１０ａ）・・主面、  （１０ｂ）・・他面、  （１０ｃ）・・外側面、  （１１）・・ＰＮ接合、  （１１ａ）・・底部接合面、  （１１ｂ）・・側部接合面、  （１３）・・側面領域、  （１４）・・底面領域、
【図１】
2005019612.tif 000003
【図２】
2005019612.tif 000004
【図３】
2005019612.tif 000005
【図４】
2005019612.tif 000006
【図５】
2005019612.tif 000007
【図６】
2005019612.tif 000008
【図７】
2005019612.tif 000009
【図８】
2005019612.tif 000010
【図９】
2005019612.tif 000011
【図１０】
2005019612.tif 000012