(57)【要約】【課題】  ＣＰＵにて各波形毎に割り込み処理を行わなくても断線検出できるようにする。【解決手段】  駆動回路４から負荷２に流す電流の変動を電流検出回路５にて電圧に変換する。さらに、変換された電圧と基準電圧とを比較回路６にて大小比較し、その結果をＤ型フリップフロップ６に入力する。そして、ＰＷＭ信号発生回路３からのＰＷＭ信号の立下りをＤ型フリップフロップ６のクロックとして、Ｄ型フリップフロップ６の出力に基づいて断線検出を行う。【選択図】        図１
2005121433.tif 000002
【特許請求の範囲】
【請求項１】
負荷（２）に対する電源供給を制御する駆動回路（４）と、
前記駆動回路（４）に対して前記電源供給のオンオフを制御するためのオンオフ信号を発生するオンオフ信号発生回路（３）と、
前記駆動回路（４）から前記負荷（２）に流される電流を電圧に変換する第１電流検出回路部（５）と、
前記第１電流検出回路部（５）によって変換された電圧を基準電圧と比較し、前記変換された電圧が前記基準電圧よりも大きい場合と小さい場合とで異なる出力を発生する第１比較回路（６）と、
前記第１比較回路（６）からの出力を、前記オンオフ信号発生回路（３）による前記オンオフ信号の立下りタイミングまで維持する第１記憶回路（７）と、を有していることを特徴とする断線検出回路。
【請求項２】
前記第１記憶回路（７）は、前記第１比較回路（６）からの出力を入力すると共に、前記オンオフ信号発生回路（３）による立下りをクロックとするＤ型フリップフロップであることを特徴とする請求項１に記載の断線検出回路。
【請求項３】
前記駆動回路（４）は、電源と前記負荷との間に備えられたスイッチであり、
前記第１電流検出回路（５）は、前記電源が発生する電圧から前記駆動回路（４）での電圧降下分を差し引いた電圧値を前記変換された電圧として前記第１比較回路（６）に出力するものであることを特徴とする請求項１または２に記載の断線検出回路。
【請求項４】
前記負荷（２）は、ＬＥＤを備えた複数のＬＥＤラインが並列接続されているＬＥＤ表示灯装置であり、
前記基準電圧は、前記変換された電圧に対し、前記複数のＬＥＤラインのうちの所定数が断線したときに変動する前記駆動回路での電圧降下分を加えた電圧値に設定されていることを特徴とする請求項３に記載の断線検出回路。
【請求項５】
前記駆動回路（４）は、半導体スイッチング素子であることを特徴とする請求項１ないし４のいずれか１つに記載の断線検出回路。
【請求項６】
前記駆動回路（４）から前記負荷（２）に流される電流を電圧に変換する第２電流検出回路（１５）と、
前記第２電流検出回路（１５）によって変換された電圧を基準電圧と比較し、前記変換された電圧が前記基準電圧よりも大きい場合と小さい場合とで異なる出力を発生する第２比較回路と、
前記第２比較回路（１６）からの出力を、前記オンオフ信号発生回路（３）による前記オンオフ信号の立上りタイミングまで維持する第２記憶回路（１７）とを有してなり、前記負荷（２）のショート検出機能を備えていることを特徴とする請求項１ないし５のいずれか１つに記載の断線検出回路。
【請求項７】
負荷（２）に対する電源供給を制御する駆動回路（４）と、
前記駆動回路（４）に対して前記電源供給のオンオフを制御するためのオンオフ信号を発生するオンオフ信号発生回路（３）と、
前記駆動回路（４）から前記負荷（２）に流される電流を電圧に変換する電流検出回路部（１５）と、
前記電流検出回路部（１５）によって変換された電圧を基準電圧と比較し、前記変換された電圧が前記基準電圧よりも大きい場合と小さい場合とで異なる出力を発生する比較回路（１６）と、
前記比較回路（１６）からの出力を、前記オンオフ信号発生回路（３）による前記オンオフ信号の立上りタイミングまで維持する記憶回路（１７）と、を有していることを特徴とする負荷ショート検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷の断線判定を簡単に行える断線検出回路に関するものである。
【背景技術】
【０００２】
負荷への電源供給のオンオフを繰り返し行うような制御、例えばＰＷＭ制御により負荷を作動させた場合、ＰＷＭ信号がハイレベルである場合には負荷がオンになり負荷に電流が流れるが、ＰＷＭ信号がローレベルである場合には負荷がオフになり負荷に電流が流れない。そのため、断線検出を負荷に電流が流れているか否かによって行うようにした場合、ＰＷＭ信号がローレベルの間に断線検出が行われると、負荷に電流が流れていないため、負荷が断線していると誤判定されてしまう。
【０００３】
このため、特許文献１では、ＰＷＭ信号の立上りと立下りで故障検出を行う回路が示されている。
【０００４】
また、駆動素子としてＭＯＳＦＥＴを使用した場合、その特性によりＰＷＭ信号がローレベルからハイレベルになってから出力が完全にオンになるまでターンオン遅延時間がかかり、同様にハイレベルからローレベルになってから出力が完全にオフになるまでターンオフ遅延時間がかかる。そのため、ＰＷＭ信号がハイレベルの時のみ出力電流を比較し、断線検出を行うようにすると、ターンオン遅延時間の間は、出力がまだオンになっていないので、断線していると誤判定してしまう。
【０００５】
このため、特許文献２では、ＣＰＵのプログラムにより遅延時間だけ待機して遅延時間中に故障検出を行わないようにするＰＷＭ制御装置が開示されている。
【特許文献１】特開平９−８９９６６号公報
【特許文献２】特許第３２３０４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に示された回路では、ＣＰＵで各波形に同期して断線検出を行っているため、各波形毎に割り込み処理が必要になり、ＣＰＵでの処理が複雑になり処理時間が増大する。さらに、この回路では、負荷にかかる電圧で断線検出を行っているため、例えば負荷がＬＥＤを備えた複数のライン（以下、ＬＥＤラインという）が並列的に並べられた表示灯装置であった場合、複数のＬＥＤラインのうちの一部が断線してしまったような場合には断線を検出することができない。
【０００７】
一方、特許文献２に示されたＰＷＭ制御装置では、ＣＰＵにより待機のための無駄な処理を行わなければならず、ＣＰＵでの負荷が大きくなる。また、ＣＰＵを使わずに遅延回路によって遅延時間分の待機が行えるようにすることも可能であるが、遅延回路が必要となり、ＰＷＭ制御装置を構成する回路や素子数が増加してしまう。
【０００８】
なお、これらの問題は、断線検出の場合だけでなく、負荷ショート検出についても同様のことが言える。
【０００９】
本発明は上記点に鑑みて、ＣＰＵにて各波形毎に割り込み処理を行わなくても断線検出もしくは負荷ショート検出が行えるようにすることを第１の目的とする。
【００１０】
また、負荷が並列接続された複数のラインを有している場合に、そのラインのうち一部が断線したこと、もしくは負荷ショートしたことを検出できるようにすることを第２の目的とする。
【００１１】
さらに、ＣＰＵにより遅延時間分を待機するための無駄な処理を行わなくても、また、遅延回路を別途設けなくても、断線検出または負荷ショートが行えるようにすることを第３の目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、請求項１に記載の発明では、負荷（２）に対する電源供給を制御する駆動回路（４）と、駆動回路（４）に対して電源供給のオンオフを制御するためのオンオフ信号を発生するオンオフ信号発生回路（３）と、駆動回路（４）から負荷（２）に流される電流を電圧に変換する第１電流検出回路部（５）と、第１電流検出回路部（５）によって変換された電圧を基準電圧と比較し、変換された電圧が基準電圧よりも大きい場合と小さい場合とで異なる出力を発生する第１比較回路（６）と、第１比較回路（６）からの出力を、オンオフ信号発生回路（３）によるオンオフ信号の立下りタイミングまで維持する第１記憶回路（７）と、を有していることを特徴としている。
【００１３】
このような構成とすれば、負荷（２）がオンしているときに断線検出が行われるようにできる。そして、負荷（２）をオンさせるときのタイミング、つまりオンオフ信号の立上りタイミングで断線検出を行わないようになっていることから、負荷（２）が完全にオンしていないときに断線検出が行われることを防止することができる。
【００１４】
また、ＣＰＵにて各波形毎に割り込み処理を行わなくても断線検出を行うことができるし、オンオフ信号が変化してから判定命令を実行するまでの命令数分の処理時間の遅れも生じないようにできる。また、ＣＰＵによって遅延時間分を待機させるような処理を行っていないため、そのような無駄な処理をなくすことができる。さらに、遅延回路を別途設けなくても断線検出を行うことができる。
【００１５】
例えば、請求項２に示すように、第１記憶回路（７）は、第１比較回路（６）からの出力を入力すると共に、オンオフ信号発生回路（３）による立下りをクロックとするＤ型フリップフロップで構成される。
【００１６】
また、請求項３に示されるように、例えば、駆動回路（４）は、電源と負荷との間に備えられたスイッチであり、第１電流検出回路（５）は、電源が発生する電圧から駆動回路（４）での電圧降下分を差し引いた電圧値を変換された電圧として第１比較回路（６）に出力する。例えば、駆動回路（４）としては、請求項５に示されるように、半導体スイッチング素子を適用できる。
【００１７】
請求項４に記載の発明では、負荷（２）は、ＬＥＤを備えた複数のＬＥＤラインが並列接続されているＬＥＤ表示灯装置であり、基準電圧は、変換された電圧に対し、複数のＬＥＤラインのうちの所定数が断線したときに変動する駆動回路での電圧降下分を加えた電圧値に設定されていることを特徴としている。
【００１８】
このようにすれば、複数のＬＥＤラインの一部が断線したような場合にも、断線検出を行うことが可能となる。
【００１９】
請求項６に記載の発明では、駆動回路（４）から負荷（２）に流される電流を電圧に変換する第２電流検出回路と、第２電流検出回路によって変換された電圧を基準電圧と比較し、変換された電圧が基準電圧よりも大きい場合と小さい場合とで異なる出力を発生する第２比較回路と、第２比較回路からの出力を、オンオフ信号発生回路（３）によるオンオフ信号の立上りタイミングまで維持する第２記憶回路とを有してなり、負荷（２）のショート検出機能を備えていることを特徴としている。
【００２０】
このように、断線検出機能と同様に、負荷ショート検出機能を持たせることも可能である。この場合には、断線検出機能とは逆に、オンオフ信号発生回路（３）での立上りタイミングによって負荷ショートの検出を行うことが可能となる。
【００２１】
請求項７に記載の発明は、請求項６に示す負荷ショート機能を有する負荷ショート検出装置に関するものであり、請求項６と同様の効果を得ることができる。
【００２２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００２３】
（第１実施形態）
本発明の一実施形態を適用した断線検出回路１の全体構成を図１に示す。以下、図１に基づき断線検出回路１の構成について説明する。
【００２４】
断線検出回路１は、負荷２に対して電源供給を行うに際し、負荷２への電源供給ラインもしくは負荷２自身が断線したことを検出するものである。具体的には、断線検出回路１は、ＰＷＭ信号発生回路３と、駆動回路４、電流検出回路５、比較回路６およびＤ型フリップフロップ７を備えて構成されている。
【００２５】
ＰＷＭ信号発生回路３は、オンオフ信号発生回路に相当するもので、負荷２に対して電源供給を行うタイミングをパルス信号（オンオフ信号）で構成されるＰＷＭ信号として出力する。この出力されたＰＷＭ信号が駆動回路４に入力されるようになっている。
【００２６】
駆動回路４は、ＰＷＭ信号発生回路３から受け取ったＰＷＭ信号に基づいて、負荷２に対しての電源供給を制御するスイッチとして機能するものである。この駆動回路４は、ターンオン遅延時間およびターンオフ遅延時間があるもの、例えば、電源と負荷２との間に接続されるパワーＭＯＳＦＥＴなどの半導体スイッチング素子によって構成される。この場合、ＰＷＭ信号発生回路３からのＰＷＭ信号がオンのときに半導体スイッチング素子が導通し、電源から負荷２へ電流が供給され、ＰＷＭ信号がオフのときに半導体スイッチング素子が非道通となり、電源から負荷２への電流が供給されなくなる。
【００２７】
電流検出回路５は、第１電流検出回路に相当するもので、駆動回路４を介して負荷２に流される電流量の大きさを検出する伝達回路であり、負荷２に流される電流を電圧に変換し、その変換された電圧を電流信号として比較回路６に向けて出力する役割を果たす。
【００２８】
例えば、電流検出回路５は、駆動回路４での電圧降下分（駆動回路４が半導体スイッチング素子で構成される場合には、半導体スイッチング素子での電圧降下分）を検出するように構成される。この場合、電流検出回路５は単なる配線で構成され、駆動回路４と負荷２との間の電位が直接比較回路６に入力される。したがって、この場合には、電源が発生する電圧から駆動回路４での電圧降下分を差し引いた電圧値が変換された電圧になる。
【００２９】
また、駆動回路４と負荷２との間に流れる電流を所定の比率の電流に変換するカレントミラー回路によって電流検出回路５を構成することも可能である。この場合、カレントミラー比に応じた電流が流される抵抗等での電圧降下分が比較回路６に入力される。
【００３０】
比較回路６は、第１比較回路６に相当するもので、電流検出回路５で変換された電圧と、基準電圧とを入力するようになっており、コンパレータで構成されている。具体的には、電流検出回路５で変換された電圧がコンパレータの反転入力端子、基準電圧がコンパレータの非反転入力端子に入力され、これら変換された電圧と基準電圧とが大小比較され、いずれが大きいかによって異なる出力を電流比較信号として発生するようになっている。つまり、変換された電圧の方が基準電圧よりも大きい場合には、比較回路６からローレベルが出力され、基準電圧の方が変換された電圧よりも大きい場合には、比較回路６からハイレベルが出力されるようになっている。
【００３１】
Ｄ型フリップフロップ７は、第１記憶回路に相当するもので、比較回路６からの出力をＰＷＭ信号発生回路３によるＰＷＭ信号の立下りタイミングまで維持する。すなわち、Ｄ型フリップフロップ７には比較回路６からの出力が入力されるようになっていると共に、ＰＷＭ信号発生回路３におけるＰＷＭ信号の出力が反転されたものがクロックとして入力されるようになっている。このため、ＰＷＭ信号発生回路３によるＰＷＭ信号の立下りタイミングにおける比較回路６の出力がＤ型フリップフロップ７の出力となり、次にＰＷＭ信号発生回路３によるＰＷＭ信号の立下りタイミングがくるまでその出力が維持されるようになっている。
【００３２】
次に、このように構成された断線検出回路１の作動について、図２に示す断線検出回路１の作動を示したタイミングチャートに従って説明する。なお、この図は、負荷２が複数のＬＥＤラインを並列接続した表示灯装置であった場合のタイミングチャートである。
【００３３】
ＰＷＭ信号発生回路３からのＰＷＭ信号がオンになると、それに従って駆動回路４から負荷２へ電流が流される。このとき、ＰＷＭ信号の立ち上がりのタイミング（時点ｔ１）では、駆動回路４にターンオン遅延時間が存在することから、ＰＷＭ信号の立上りのタイミングよりもターンオン遅延時間分遅れたタイミング（時点ｔ２）で電流が流されることになる。このため、電流検出回路５が出力する電流信号（変換された電圧）もそのタイミングで立上がる。
【００３４】
また、電流検出回路５から電流信号が出力されると、比較回路６では、その電流信号（変換された電圧）が基準電圧と比較される。そして、断線が生じておらず、負荷２に正常に電流が流れている場合には、基準電圧よりも電流検出回路５で変換された電圧の方が大きいため、比較回路６からローレベルが出力される。この比較回路６の出力がＤ型フリップフロップ７に入力されることになるが、このときにはＰＷＭ信号の立下りのタイミングではないため、Ｄ型フリップフロップ７の出力は、それ以前に記憶した比較回路６の出力となる。なお、図中では、まだ断線が生じていないものとして、Ｄ型フリップフロップ７の出力がローレベルとして記してある。
【００３５】
その後、ＰＷＭ信号発生回路３からのＰＷＭ信号の立下りのタイミング（時点ｔ３）でも、駆動回路４にターンオフ遅延時間が存在することから、ＰＷＭ信号の立下りのタイミングよりもターンオン遅延時間分遅れたタイミング（時点ｔ４）で電流が流されることになる。このため、電流検出回路５が出力する電流信号（変換された電圧）もそのタイミングで立下がる。
【００３６】
したがって、ＰＷＭ信号の立下りのタイミング（時点ｔ３）の際には、まだ電流検出回路５が出力する電流信号が立下がっておらず、比較回路６からの出力も、そのときの電流信号に基づくものとなる。つまり、駆動回路４から負荷２に電流が流されている状態のまま、電流検出回路５で変換された電圧が基準電圧と大小比較され、比較回路６からその比較結果に応じた出力がなされることになる。
【００３７】
このため、断線が生じていなければ、比較回路６からローレベルが出力されたままの状態となり、その出力がＤ型フリップフロップ７に入力される。このとき、ＰＷＭ信号の立下りがＤ型フリップフロップ７のクロックとして入力されることになるため、Ｄ型フリップフロップ７からそのときの比較回路６の出力が出力される。
【００３８】
そして、同様の作動が繰り返されるうちに、例えばＬＥＤラインのうちの一部が断線したとすると、それに応じて駆動回路４から流される電流量が減るため、電流検出回路５が出力する電流信号（変換された電圧）が変化する。例えば、図２に示されるように、電流信号が断線したＬＥＤラインの数が増えるほど小さくなり、その数が所定数に達すると、電流信号が判定基準となる基準電圧よりも小さくなる。
【００３９】
このため、断線していないときと比較回路６が出力する電圧レベルが変化し、比較回路６からハイレベルが出力される。これにより、負荷２への電源供給ラインもしくは負荷２自身が断線したことを検出することができる。
【００４０】
なお、図２に示されたタイミングチャートでは、電流信号が断線したＬＥＤラインの数が増えるほど小さくなっているように示されているが、上述したように、駆動回路４が半導体スイッチング素子などで構成され、電源が発生する電圧から駆動回路４での電圧降下分を差し引いた電圧値が電流信号となる場合には、逆に断線したＬＥＤラインの数が増えるほど電流信号が大きくなる。
【００４１】
以上説明したように、本実施形態では、電流検出回路５からの電流信号と基準電圧との大小比較結果をＤ型フリップフロップ７に入力し、ＰＷＭ信号の立下りをクロックとして、そのときにＤ型フリップフロップ７に入力されている電流比較信号の電圧レベルをＤ型フリップフロップ７の出力としている。
【００４２】
このため、負荷２がオンしているときに断線検出が行われるようにできる。そして、負荷２をオンさせるときのタイミング、つまりＰＷＭ信号の立上りタイミングで断線検出を行わないようになっていることから、負荷２が完全にオンしていないときに断線検出が行われることを防止することができる。
【００４３】
そして、このようにＤ型フリップフロップ７という簡易な構成で行っていることから、ＣＰＵにて各波形毎に割り込み処理を行わなくても断線検出を行うことができるし、ＰＷＭ信号が変化してから判定命令を実行するまでの命令数分の処理時間の遅れも生じないようにできる。また、ＣＰＵによって遅延時間分を待機させるような処理を行っていないため、そのような無駄な処理をなくすことができる。さらに、遅延回路を別途設けなくても断線検出を行うことができる。
【００４４】
また、本実施形態によれば、ＰＷＭ信号の周期やデューティ比が変更されたとしても、また、ＰＷＭ信号ではなく、単なるパルス状の駆動波形である場合であっても、断線検出を行うことが可能である。
【００４５】
さらに、断線検出を行うための基準電圧を調整することにより、負荷２の一部が断線したことを検出することができる。すなわち、電流検出回路５で変換された電圧に対し、複数のＬＥＤラインのうちの所定数が断線したときに変動する駆動回路４での電圧降下分を加えた電圧値に基準電圧を設定すればよい。
【００４６】
これにより、負荷２が並列接続された複数のラインを有している場合に、そのラインのうち一部が断線したことも検出することができる。
【００４７】
なお、負荷２がＬＥＤを複数個並べた表示灯装置とされる場合において、その表示灯装置が車両用の方向指示表示などに適用される場合がある。この場合、ＬＥＤが瞬時に明るくなり、また、瞬時に暗くなってしまうという特性となっていて、現在一般的に使用されている白熱灯のように徐々に明るくなって徐々に暗くなるという特性となっていないため、違和感を与えてしまうという問題がある。
【００４８】
この違和感をなくすために、ＰＷＭ信号発生回路３により、ＬＥＤの点灯初期や点灯後期の段階でパルス幅を短くし、ＬＥＤに対して単位時間あたりに流す電流量を少なくすることで、白熱灯のように徐々に明るくなって徐々に暗くなるような特性が得られるようにすることが考えられる。このような場合、表示灯装置をオンさせるタイミングであってもＰＷＭ信号がオフになることがあるため、ＣＰＵによる遅延処理が複雑になるなどの問題が発生する。
【００４９】
しかしながら、本実施形態のように、駆動回路４のターンオフ遅延時間を利用すれば、ＣＰＵに複雑な処理を行わせないで済ませることが可能となる。
【００５０】
（第２実施形態）
図３に、本発明の第２実施形態における断線検出回路１を示す。本実施形態は、断線検出回路１に負荷ショート検出機能を持たせたものである。この断線検出回路１は、断線検出を行う部分に関しては、図１に示す断線検出回路１と全く同じであり、また、負荷ショート検出を行う部分に関しても、断線検出を行う部分とほぼ同様であるため、異なる部分についてのみ説明する。
【００５１】
本実施形態の断線検出回路１は、負荷ショート検出用に、電流検出回路１５、比較回路１６、Ｄ型フリップフロップ１７をそれぞれ有している。これらはそれぞれ、本発明における第２電流検出回路、第２比較回路、第２記憶部に相当する。そして、これら電流検出回路１５、比較回路１６、Ｄ型フリップフロップ１７とＰＷＭ信号発生回路３および駆動回路によって負荷ショート検出機能が実現されるようになっている。
【００５２】
すなわち、駆動回路４から負荷２に流される電流が電流検出回路１５によって電圧に変換されると、その電圧が比較回路１６によって基準電圧と比較される。そして、その比較回路１６の出力がＤ型フリップフロップ１７に入力される。
【００５３】
一方、Ｄ型フリップフロップ１７のクロックとしてＰＷＭ信号発生回路３が発生するＰＷＭ信号の立上りが用いられる。すなわち、Ｄ型フリップフロップ１７は、比較回路６からの出力をＰＷＭ信号発生回路３によるＰＷＭ信号の立上りタイミングまで維持する。
【００５４】
このため、図２に示したタイミングチャートにおけるＰＷＭ信号の立上りタイミングの際に負荷ショートの検出が行われることになる。この場合、駆動回路４でのターンオン遅延時間により、負荷ショートが発生していなければ、まだ負荷２に電流が流されていない状況となる。しかしながら、負荷ショートが発生した場合には、負荷２に電流が流れることになり、電流検出回路が出力する電流信号（変換された電圧）がゼロにならない。したがって、比較回路１６の出力がハイレベルとなり、Ｄ型フリップフロップ１７からそれが出力されることになるため、負荷ショートを検出することができる。
【００５５】
なお、ここでは負荷ショートが発生したときに負荷２に電流が流れるような回路構成である場合について説明したが、例えば駆動回路４が半導体スイッチング回路のようなスイッチである場合には負荷２には電流が流れないことになる。しかしながら、負荷２がショートした場合には、駆動回路４と負荷２との間の電位がＧＮＤになることから、その電位が比較回路に直接入力されるようにして基準電圧と大小比較させることで、負荷ショートを検出することが可能となる。
【００５６】
（他の実施形態）
上記第２実施形態では、断線検出回路１に負荷ショート検出機能を持たせるようにしたが、断線検出は行わずに、負荷ショート検出機能だけを持った負荷ショート検出回路とすることも可能である。
【００５７】
また、上記各実施形態では、オンオフ信号を発生するものとしてＰＷＭ信号発生回路３を例に挙げて説明したが、他のものであっても良い。例えば、オンオフ信号の周波数を適宜調整する回路であっても良い。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１実施形態における断線検出回路の概略構成を示す図である。
【図２】図１に示す断線検出回路の作動時におけるタイミングチャートである。
【図３】本発明の第２実施形態における断線検出回路の概略構成を示す図である。
【符号の説明】
【００５９】
１…断線検出回路、２…負荷、３…ＰＷＭ信号発生回路、４…駆動回路、
５、１５…電流検出回路、６、１６…比較回路、７、１７…Ｄ型フリップフロップ。
【図１】
2005121433.tif 000003
【図２】
2005121433.tif 000004
【図３】
2005121433.tif 000005