(57)【要約】【課題】半導体チップ同士を容易に精度良く貼り合せる。【解決手段】半導体チップ１０１には、四角錐状の複数の凹部１０３が形成され、凹部１０３内に電極層１０４が形成されている。半導体チップ１０１に貼り合わされる半導体チップ１０２には、貼り合わせられる部分に、凹部１０３の配置パターンと同一の配置パターンで四角柱状の凸状電極１０５が形成されている。半導体チップ１０１と１０２を貼り合せる際には、各凸状電極１０５を各凹部１０３内に落とし込ませて嵌合させ、その後、凸状電極１０５と電極層１０４を接合させる。【選択図】図１
2005129626.tif 000002
【特許請求の範囲】
【請求項１】
互いに異なる機能を有する複数の半導体チップ同士の貼り合せ構造であって、
土台となる前記半導体チップに凹部が形成され、該凹部の内面に電極層が形成され、前記土台となる半導体チップに貼り合わされる前記半導体チップに、前記凹部に嵌合する形状を有する凸状電極が形成され、前記電極層と前記凸状電極とが接合されて形成されていることを特徴とする貼り合わせ構造。
【請求項２】
半導体チップと電気部品との貼り合わせ構造であって、
土台となる前記半導体チップに凹部が形成され、該凹部の内面に電極層が形成され、前記電気部品に前記凹部に嵌合する形状を有する凸状電極が形成され、前記電極層と前記凸状電極とが接合されて形成されていることを特徴とする貼り合わせ構造。
【請求項３】
マイクロマシニングチップとそれを電気的に駆動するための半導体チップとの貼り合せ構造であって、
土台となる前記マイクロマシニングチップに凹部が形成され、該凹部の内面に電極層が形成され、前記半導体チップに、前記凹部に嵌合する形状を有する凸状電極が形成され、前記電極層と前記凸状電極とが接合されて形成されていることを特徴とする貼り合わせ構造。
【請求項４】
前記マイクロマシニングチップはインクジェットヘッド用基板であることを特徴とする請求項３に記載の貼り合せ構造。
【請求項５】
前記凹部はＳｉ基板の異方性エッチングによって形成されていることを特徴とする請求項１から４のいずれか１項に記載の貼り合わせ構造。
【請求項６】
前記凸状電極および／または前記電極層は金メッキによって形成されていることを特徴とする請求項１から５のいずれか１項に記載の貼り合わせ構造。
【請求項７】
請求項１乃至６のいずれか１項に記載の張り合わせ構造を備えていることを特徴とするインクジェット記録へッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異なる機能を有し、同一のチップ上に作り込むことが困難な素子をそれぞれが含む複数の半導体チップ同士、半導体チップと電気部品、または、微細な３次元構造部を有し、それを利用して所定の機能を果たすマイクロマシニングチップ、特にインクジェットヘッド用基板と、それを駆動するための半導体チップとの貼り合わせ構造およびこの張り合わせ構造を備えるインクジェット記録ヘッドに関する。
【背景技術】
【０００２】
近年、半導体技術においては、ますます高集積化、および多機能化が進んでいる。それに伴い、所定の機能を有するチップはめざましく小型化されてきている。一方、１つの半導体チップの中には、互いに異なる機能を有する素子が作り込まれているが、多機能化が進んでくるのに伴い、同一のチップに作り込まれる素子の種類が増え、そのために問題が生じるケースが出てきた。
【０００３】
例えば、同一チップの中にメモリーと論理回路素子を同時に作りこむことには、大きな問題が生じることはなく、一般的に行なわれている。これに対して、同一チップの中に、メモリーと並んで、例えばサイリスタのような高耐圧のパワーデバイスを同時に作りこむ場合、１つのチップの製造において、メモリー製造プロセスとサイリスタ製造プロセスを実施する必要が生じる。その場合、両プロセスを整合させるために困難な検討が必要となり、また、整合させることができたとしても、工程そのものも長くなってしまい、結果としてチップコストが高くなったり開発期間が長くなったりしてしまうという問題が生じる。
【０００４】
そのため、単一のチップ内に、異なる機能を有する素子を作り込むのではなく、むしろ、ハイブリッドＩＣのように、それぞれの機能を有する半導体チップをつなぎ合わせて目的の複合機能を有する複合チップを構成する方法が考え出されている。このような複合チップとして、現在、図３（ａ）に示すように、土台となる半導体チップ２０１上に、別の異なる機能を有する半導体チップ２０２を搭載して一体化した構成のものが市場に出回っている。
【特許文献１】特開平９−１１４７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、異なる機能を有する複数の半導体チップを、片方を土台として貼り合わせる場合、貼り合わせ精度、貼り合わせコスト、および貼り合わせの信頼性に関して課題が生じる。
【０００６】
すなわち、１つの半導体チップに半導体回路、素子を形成する場合、これらをサブミクロンの精度で配設することが可能となってきているのに対して、貼り合わせを実施してチップを構成する場合、半導体製造技術におけるこのような精度に比べて粗いメカ精度を有するロボットを用いる必要がある。そして、貼り合わせは、従来技術においては、図３（ｂ）に示すように、貼り合わせる半導体チップ２０２を、ロボットを用いて土台となる半導チップ２０１上の所定位置に運び、貼り合わせる半導体チップ２０２の貼り合わせ面に形成された凸状電極２０５と、土台となる半導体チップ２０１上に形成された電極パッド２０６とを圧着して実施されている。この際、半導体チップ２０１と２０２との位置合わせは、それらに予め形成された位置合わせマークを画像処理によって認識し、それに基づいてロボットを制御することによって実施されている。したがって、従来技術においては、ロボットの制御精度が、そのまま貼り合わせの位置精度に影響し、このため、通常、１０ミクロン程度のマージンが必要になってくる。
【０００７】
このような従来技術において、半導体チップ同士の位置合わせ精度を高くしようとした場合、ロボットの精度を高める必要があり、精度を要求するほど設備コストが高くなり、また、位置合わせにかかる時間が長くなって、スループットが低下してしまい、結果として製造コストが高くなってしまう。一方、貼り合わせのための精度マージンを大きくすれば、このマージンがチップ内で占める部分の割合が大きくなり、結果として、チップの小型化を阻害してしまう。
【０００８】
本発明は、上述した従来技術における課題を解決するために提案されるものであり、本発明の目的は、異なる機能を有する半導体チップを貼り合わせて構成される複合チップにおいて、貼り合わせコストあるいはチップコストの増大を招くことなく、異なる半導体チップを精度よく貼り合わせ、したがって、チップサイズの増加を抑え、かつ低コストで複合チップを構成することを可能とする、半導体チップの貼り合わせ構造およびこの張り合わせ構造を備えるインクジェット記録ヘッドを提供することにある。
【課題を解決するための手段】
【０００９】
上述の目的を達成するため、本発明の貼り合せ構造は、互いに異なる機能を有する複数の半導体チップ同士の貼り合せ構造であって、土台となる半導体チップに凹部が形成され、該凹部の内面に電極層が形成され、土台となる半導体チップに貼り合わされる半導体チップに、凹部に嵌合する形状を有する凸状電極が形成され、電極層と凸状電極とが接合されて形成されていることを特徴とする。
【００１０】
この構成によれば、貼り合せの際、土台となる半導体チップの凹部に、貼り合わされる半導体チップの凸状電極を落とし込んで嵌合させることによって、凸状電極の中心が凹部の中心へとずれながら移動し、最終的に凸状電極の中心と凹部の中心が一致する。この状態で、凸状電極と凹部内に形成された電極層を接合することによって、半導体チップ同士を、貼り合わせの手間をかけずに容易に、かつ精度良く貼り合せることができる。
【００１１】
本発明の貼り合せ構造は、半導体チップ同士の貼り合せに限られることはなく、半導体チップと電気部品との貼り合せ、マイクロマシニングチップ、特にインクジェットヘッド用基板とそれを電気的に駆動するための半導体チップとの貼り合せに用いることができる。
【００１２】
土台となる半導体チップ、マイクロマシニングチップ、またはインクジェットヘッド用基板への凹部の形成は、Ｓｉ基板の異方性エッチングによって実施するのが好ましく、それによって、位置合わせするのに有利な四角錐状の凹部を精度良く形成することができる。特に、マイクロマシニングチップやインクジェットヘッド用基板では、それらに必要な３次元構造を形成するのに異方性エッチングを利用することが知られている。そこで、このような３次元構造を形成する際の異方性エッチング時に、同時に凹部を形成することができ、それによって効率的な製造を行なうことができる。
【００１３】
本発明のインクジェット記録ヘッドは、以上のような張り合わせ構造を備えていることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、異なる機能を有する半導体チップ同士の貼り合せ、半導体チップと電気部品の貼り合せ、またはマイクロマシニングチップとそれを電気的に駆動する半導体チップとの貼りあわせを、高精度に、かつ容易に実施することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施の形態について説明する。
＜第１の実施形態＞
図１および２に、本実施形態の貼り合わせ構造を備える複合チップの模式図を示す。図1（ａ）は、半導体チップ同士を貼り合わせた状態の斜視図、図１（ｂ）、２は、図１（ａ）のＸ１−Ｘ２線に沿って切断した断面図であり、図１（ｂ）は、半導体チップ同士を貼り合わせる寸前の状態、図２は貼り合わせた状態を示している。
【００１６】
これらの図に示すように、この複合チップは、土台となる半導体チップ１０１上の所定位置に半導体チップ１０２を貼り合わせて構成されている。各半導体チップ１０１、１０２には、図示していないが、それぞれ所定の半導体回路や素子が形成され、それによって互いに異なる機能を果たすことができる。そして、両者が電気的に接続されることによって、この複合チップは、半導体チップ１０１、１０２の各機能を複合した所定の機能を果たすことができる。
【００１７】
この際、各半導体チップ１０１，１０２に形成される素子としては、例えば、一方に形成されたものはメモリー素子と論理回路素子、他方に形成された素子は、サイリスタのようなパワーデバイスというように、互いに異なる製造プロセスを必要とする素子であってよい。このような場合でも、半導体チップ１０１と１０２とは、別々に形成されるので、異なる製造プロセスの整合の困難を生じることなく形成可能である。
【００１８】
接合前の状態において、図１（ｂ）に示すように、半導体チップ１０１には、半導体チップ１０２が接合される部分に複数の凹部１０３が形成され、凹部１０３内にＡｕメッキによって電極層１０４が形成されている。一方、半導体チップ１０２には、半導体チップ１０１に貼り合わせられる面に、Ａｕメッキによって、凹部１０３に嵌合する形状、配置パターンの複数の凸状電極１０５が形成されている。そして、接合後の状態では、図２に示すように、各凹部１０３内の電極層１０４と各凸状電極１０５とが接合されて接合電極１０６が形成され、これらの接合電極１０６によって、半導体チップ１０１と半導体チップ１０２との電気接続と、物理的な接合が同時に行なわれている。
【００１９】
次に、この複合チップの製造手順について詳細に説明する。
【００２０】
まず、土台となる半導体チップ１０１を形成するに当たっては、Ｓｉ＜100＞面の基板を用意し、所定の半導体素子、回路を一般的な半導体製造プロセスによって作り込む。次に、フォトリソグラフィーを用いて、凹部１０３の部分を開口したレジストを基板上に形成する。続いて、表面の酸化膜あるいは酸化ケイ素膜等を、ＣＦ4ガスを用いたドライエッチング法によって除去する。続いて、開口部において剥き出しになったＳｉ表面の異方性エッチングを行い、これによって凹部１０３を形成する。この際、エッチング液としては、一般的にTMAH（テトラメチルアンモニウムハイドロオキサイド）が用いられる。この異方性エッチングによって、四角錐状の凹部１０３を形成することができ、その深さは、例えば、約３０μｍとする。
【００２１】
続いて、この凹部１０３内にＡｕメッキを成長させて、例えば約５μｍの厚みの電極層１０４を形成する。各電極層１０４は、不図示の配線パターンを介して、半導体チップ１０１上に作り込まれた半導体素子と接続されている。また、凹部１０３は、電極層１０４を形成しても、その表面が四角錐状の形状を維持し、後述するように、圧着前に、半導体チップ１０２の凸状電極１０５と嵌合して、半導体チップ１０２を位置合わせする機能を果たす。
【００２２】
次に、もう一方の、貼り合わされる側の半導体チップ１０２の形成について述べる。こちらも半導体素子、回路を一般的な半導体製造プロセスによって作り込む。続いて、半導体チップ１０１と貼り合わされる部分に、Ａｕメッキを例えば約３０μｍの厚さに形成する。この際、Ａｕメッキは、半導体チップ１０１上の凹部の配置パターンに整合した位置に複数形成し、それによって、各Ａｕメッキが、凹部１０３に嵌合可能な四角柱状の凸状電極１０５となる。各凸状電極１０５は、不図示の配線パターンを介して、半導体チップ１０２上に作り込まれた半導体素子と接続されている。
【００２３】
次に、この２つの半導体チップ１０１と１０２とを向かい合わせて配置する。この際、半導体チップ１０１と１０２とを高精度に位置合わせする必要はなく、貼り合わせる半導体チップ１０２を、その凸状電極１０５を下に向け、各凸状電極１０５が、土台となる半導体チップ１０１の各凹部１０３内に位置する程度の精度で配置する。すると、土台となる半導体チップ１０１の凹部１０３内の電極層１０４の、四角錐状の表面に沿って、各凸状電極１０５が滑り、結果として、各凸状電極１０５の中心が各凹部１０３の中心に一致する。
【００２４】
その後、所定の熱と加重を与えることによって、図２に示すように、凸状電極１０５を形成するＡｕメッキが潰され、かつ、凹部１０３内のＡｕメッキ１０４と合金化されて接合電極１０６が形成され、物理的な接合と電気的な接続が同時に行なわれる。
【００２５】
以上のように、本実施形態によれば、半導体チップ１０２は、半導体チップ１０４に対して、ロボットを用いて高精度に位置決めして配置しなくても、凸状電極１０５が凹部１０３に嵌合することによって、適正な位置に導かれる。そこで、このように凸状電極１０５を凹部１０３に嵌合させた後、接合工程を実施することによって、半導体チップ１０２を土台となる半導体チップ１０１に対して容易に精度良く位置決めして貼り合わせることができる。このように、本実施形態によれば、貼り合わせに、高精度のロボットを必要とせず、したがって、貼り合わせに手間やコストをかけることなく、複数の半導体チップ同士を容易に精度良く位置合わせして貼り合わせることができ、このため、低コストで複合チップを製造することができる。さらに、貼り合わせのためのマージンは小さくて済むので、複合チップの小型化にも寄与することができる。
【００２６】
なお、本実施形態では、半導体チップ同士の貼り合わせ構造について説明したが、片方を、例えばコンデンサ等の電気部品としてもよい。この場合でも、ベースとなる半導体チップに対して、電気部品を容易に精度良く位置決めして貼り合わせることができるという同様の効果が得られる。また、凹部の形成方法は、Ｓｉ基板の異方性エッチングに限られることはないが、異方性エッチングを用いれば、上述のように位置合わせするのに有利な四角錐状の凹部を精度よく形成でき、好ましい。
＜第２の実施形態＞
第１の実施形態においては、半導体チップ同士を貼り合わせる例を示したが、同様の手法は、微細な３次元構造を有し、それを利用して所定の機能を果たすマイクロマシニングチップとそれを駆動するための半導体チップとを貼り合わる方法としても用いることが可能である。本実施形態では、このような例を示す。
【００２７】
マイクロマシニングチップは、例えば、Ｓｉ基板を用い、それに電気的な接続配線を作りこんだ後、続いて一般的なＳｉの異方性エッチング剤のＴＭＡＨを用いて３次元構造部を形成して製造される。３次元構造部には、圧電デバイスなどの、形状の変化によって所定の機能を果たすアクチュエーター部を含むことができる。
【００２８】
このようなマイクロマシニングチップの製造において、３次元構造部を形成する際、同時に嵌合用の凹部を基板表面に形成し、その後、金メッキ等により、電気的な接続、および物理的な接合の両方の働きをする電極層を凹部に、例えば約５μｍ程度の厚さに形成する。一方、マイクロマシニングチップを駆動するための半導体チップには、マイクロマシニングチップに形成された凹部に対応した配置パターンで、凸状電極を形成する。
【００２９】
このようにすることによって、第１の実施形態と同様に、マイクロマシニングチップに対して、その駆動用の素子や回路を有する半導体チップを容易に精度良く位置合わせして貼り合せることができる。また、本実施形態では、マイクロマシニングチップの嵌合用の凹部は、マイクロマシニングチップに必要とされる３次元構造部を形成する際に、同時に形成できるので、効率的である。
＜第３の実施形態＞
第２の実施形態においては、マイクロマシニングチップと、それを駆動するための半導体チップとを貼り合わせる例を示したが、マイクロマシニングチップとしては、特に、インクジェットヘッド用基板を用いることもできる。本実施形態では、このような例について説明する。
【００３０】
インクジェットヘッド用基板の製造においては、インクの供給口を強アルカリによるＳｉ基板の異方性エッチングにより形成する方法が知られている（例えば特開平９−１１４７９号公報参照）。そこで、インク供給口の形成時に、同時に、駆動用の半導体チップとの嵌合用の凹部を形成すれば、第２の実施形態と同様、効率的な生産が可能である。
【００３１】
より具体的には、インクジェットヘッド用基板の基体として、Ｓｉ基板を用い、まず、このＳｉ基板上に、インクを吐出するための発熱抵抗体、それに電気的な接続をするための配線、および、配線を介して発熱抵抗体を駆動するための半導体素子を作り込む。その後、インクジェットヘッドの、流路などの、３次元構造を有する機能部分を形成し、さらに流路に連通する供給口を一般的なＳｉの異方性エッチング剤のＴＭＡＨを用いて形成する。この異方性エッチング時に、同時に嵌合用の凹部を基板表面に形成し、その後、金メッキ等により、電気的な接続、および物理的な接合の両方の働きをする電極層を凹部内に、例えば約５μｍ程度の厚さに形成する。一方、インクジェットヘッド用基板の駆動用の半導体チップには、インクジェットヘッド用基板に形成した凹部の配置パターンと同一の配置パターンで、凸状電極を形成する。
【００３２】
このようにすることによって、第１の実施形態と同様に、インクジェットヘッド用基板に対して、その駆動用の素子や回路を有する半導体チップを容易に精度良く位置合わせして貼り合せることができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態の貼り合わせ構造を備える複合チップの模式図であり、図１（ａ）は斜視図、図１（ｂ）は、図１（ａ）のＸ１−Ｘ２線に沿って切断した断面図であり、半導体チップ同士を貼り合せる前の状態を示している。
【図２】図１（ａ）のＸ１−Ｘ２線に沿って切断した断面図であり、半導体チップ同士を貼り合せた後の状態を示している。
【図３】従来例の複合チップの模式図であり、図３（ａ）は斜視図、図３（ｂ）は図３（ａ）のＸ３−Ｘ３線に沿って切断した断面図であり、半導体チップ同士を貼り合せる前の状態を示している。
【符号の説明】
【００３４】
１０１，１０２，２０１，２０２    半導体チップ
１０３    凹部
１０４    Ａｕメッキ
１０５，２０５    凸状電極
１０６    接合電極
２０１    半導体チップ
２０６    電極パッド
【図１】
2005129626.tif 000003
【図２】
2005129626.tif 000004
【図３】
2005129626.tif 000005