(57)【要約】【課題】非書き込み動作時の自由強磁性層の磁化の向きを安定化しつつ、素子特性のばらつきを小さくする。【解決手段】自由強磁性層８に配線層１７を挟んで対向する強磁性層４を設ける。非書き込み動作時において、自由強磁性層８と強磁性層４とは静磁的に結合し、磁化の方向が安定化する。自由強磁性層８は、強磁性層４と相似形であり、かつ異なる面積で形成される。これにより、自由強磁性層８の中心位置が強磁性層４の中心位置からずれた場合に、書き込みに必要とされる電流に大きなばらつきが生じることが防止される。特に、基板に近い強磁性層４が自由強磁性層８よりも大きいと、製造プロセスにおいて平坦化することなく、自由強磁性層８を安定的に強磁性層４の上方に形成することが可能となる。【選択図】図１
2005019457.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
第１強磁性層と、
前記基板に対して前記第１強磁性層と同じ側に設けられたＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）素子と、
前記第１強磁性層と前記ＭＴＪ素子との間に設けられた配線層とを具備し、
前記ＭＴＪ素子は、前記配線層に対向する第２強磁性層を備え、
前記第１強磁性層を前記基板の表面に垂直な方向に投影した第１射影と前記第２強磁性層を前記表面に垂直な方向に投影した第２射影とは面積が異なり、前記第１射影と前記第２射影とのうちの一方は他方を含む
磁気ランダム・アクセス・メモリ。
【請求項２】
請求項１において、
基板と、
第１強磁性層と、
前記基板に対して前記第１強磁性層と同じ側に設けられたＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）素子と、
前記第１強磁性層と前記ＭＴＪ素子との間に設けられた配線層とを具備し、
前記ＭＴＪ素子は、前記配線層に対向する第２強磁性層を備え、
前記第１強磁性層と前記第２強磁性層とは、前記第１強磁性層を前記表面に垂直な方向に投影した第１射影と前記第２強磁性層を前記表面に垂直な方向に投影した第２射影とが実質的に同一となる場合よりも静磁結合力が小さくなるように設けられている
磁気ランダム・アクセス・メモリ。
【請求項３】
請求項１または２において、
前記第１射影の面積が前記第２射影の面積よりも小さいとき、前記第１強磁性層の厚さと飽和磁化との積は前記第２強磁性層の厚さと飽和磁化との積よりも大きく、
前記第１射影の面積が前記第２射影の面積よりも大きいとき、前記第１強磁性層の厚さと飽和磁化との積は前記第２強磁性層の厚さと飽和磁化との積よりも小さい
磁気ランダム・アクセス・メモリ。
【請求項４】
請求項１から３のうちのいずれか１項において、
前記第１強磁性層は、前記基板と前記ＭＴＪ素子との間に配置されている
磁気ランダム・アクセス・メモリ。
【請求項５】
請求項４において、
前記第１射影の面積は前記第２射影よりも大きい
磁気ランダム・アクセス・メモリ。
【請求項６】
請求項５において、
前記第２強磁性層の前記基板に近い側に隣接する層は、前記第１強磁性層の上部において前記第１強磁性層の厚さと実質的に同じだけ盛り上がっている
磁気ランダム・アクセス・メモリ。
【請求項７】
請求項１から３のうちのいずれか１項において、
前記第２強磁性層は前記基板と前記第１強磁性層との間に配置され、
前記第２射影の面積は前記第１射影の面積よりも大きい
磁気ランダム・アクセス・メモリ。
【請求項８】
請求項１から７のうちのいずれか１項において、
前記第１強磁性層と前記第２強磁性層とのうちの少なくとも一方は、前記表面の法線に垂直な方向に直接に隣接する非磁性層と共に実質的に平坦な層を形成している
磁気ランダム・アクセス・メモリ。
【請求項９】
請求項８において、
前記平坦な層を前記表面に垂直な方向に投影した射影と、前記配線層を前記表面に垂直な方向に投影した射影とは、実質的に同一である
磁気ランダム・アクセス・メモリ。
【請求項１０】
前記第１強磁性層と前記第２強磁性層との少なくとも一方は、
強磁性層を形成する形成ステップと、
前記強磁性層の所定領域を非磁性化するステップ
とを含む方法によって形成される
請求項１から５のうちのいずれか１項に記載された磁気ランダム・アクセス・メモリの製造方法。
【請求項１１】
請求項１０において、
前記形成ステップにおいて形成された前記強磁性層を前記基板に垂直な方向に投影した射影は、前記配線層を前記基板の表面に垂直な方向に投影した射影と実質的に同じである
磁気ランダム・アクセス・メモリの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気ランダムアクセスメモリに関し、特に、トンネル磁気抵抗効果（ＴＭＲ効果）を示す磁気トンネル接合（ＭＴＪ）をメモリセルとして利用する磁気ランダムアクセスメモリに関する。
【０００２】
【従来の技術】
２つの強磁性体層と、これらの強磁性体層に挟まれたトンネル障壁層（トンネル絶縁層）とで構成される磁気トンネル接合（ＭＴＪ）は、該強磁性体層の磁化の相対方向に依存して、その抵抗が大きく変化する。このような現象は、トンネル磁気抵抗効果（ＴＭＲ効果）と呼ばれる。磁気トンネル接合の抵抗を検出することにより、強磁性体層の磁化の方向を判別することが可能である。
【０００３】
このような磁気トンネル接合の性質を利用して、磁気トンネル接合を含む磁気抵抗デバイスは、不揮発的にデータを保持する磁気ランダムアクセスメモリ（ＭＲＡＭ）に適用される。このようなＭＲＡＭは、それぞれにＭＴＪを含むメモリセルが行列に配置されて構成される。ＭＴＪに含まれる２つの強磁性体層のうちの一方の強磁性層（固定強磁性層と呼ばれる）の磁化は固定され、他方の強磁性層（自由強磁性層と呼ばれる）は、その磁化が反転可能に設けられる。データは、自由強磁性層の磁化の方向として記憶される。データの書き込みは、磁気トンネル接合の近傍に電流を流し、該電流が発生する磁界によって自由強磁性層の磁化を反転することによって行われる。データの読み出しは、ＴＭＲ効果を利用して自由強磁性層の磁化の向きを検出することによって行われる。
【０００４】
ＭＲＡＭは、データの書き込み（即ち、磁化の反転）を小さな電流で実現することが望まれる一方、データ保持を安定化するためには、自由強磁性層の磁化の方向が熱的外乱に対して安定であることが望まれる。しかし、一般には、これらは互いに相反する。例えば、自由強磁性層の保磁力を小さくする、即ち、自由強磁性層の異方性磁界を小さくすれば、小さな電流で磁化を反転することができる。しかし、異方性磁界の減少は、一般には、自由強磁性層の磁化を反転させるエネルギーバリアの低減を伴う。したがって、異方性磁界を減少すると、ＭＲＡＭデータ保持の安定性が悪くなる。
【０００５】
特許文献１は、書き込み電流の低減とデータ保持の安定化とを同時に実現するＭＲＡＭを開示している。公知のそのＭＲＡＭは、図１８に示されているように、磁気メモリ素子１０１ａを備えている。磁気メモリ素子１０１ａは、第２配線層１２８と、絶縁層１２７と、反強磁性層１１１と、第１強磁性層（固定強磁性層）１１２と、絶縁層１１３と、第２強磁性層（自由強磁性層）１１４と、配線層１１５と、第３強磁性層１１６とを備えている。固定強磁性層１１２は、強磁性層１２０、１２２と、それらに挟まれた金属層１２１とで構成されている。図１８に示されているように、配線層１１５は、基板と平行に延設されている。
【０００６】
図１８に示されたＭＲＡＭは、データの書き込みを、配線層１１５に基板と平行な方向に書き込み電流を流すことによって行う。配線層１１５に書き込み電流が流されると、第２強磁性層１１４と第３強磁性層１１６とに磁界が印加され、第２強磁性層１１４と第３強磁性層１１６との磁化が反転される。第２強磁性層１１４と第３強磁性層１１６とに印加される磁界の向きは逆であるため、第２強磁性層１１４と第３強磁性層１１６との磁化の向きは逆である。第２強磁性層１１４及び第３強磁性層１１６と、書き込み電流が流される配線層１１５との距離が近いため、少ない電流で磁化の反転が可能である。一方、書き込み電流が流されていないときにも、第２強磁性層１１４と第３強磁性層１１６とは、磁化の向きが逆であるために静磁的に結合されるため、第２強磁性層１１４と第３強磁性層１１６との磁化の向きは外乱に対して安定化される。特許文献１に開示された技術と同様の技術が、特許文献２に開示されている。
【０００７】
このような、第２強磁性層と第３強磁性層に挟まれた配線層に電流を流して書き込みを行う場合、配線層を延設して書き込み電流を供給する配線に接続する方法が問題である。なぜならば、第２強磁性層と第３強磁性層を静磁的に結合するためには、磁極の発生する第２強磁性層と第３強磁性層の端部の距離を近づける必要がある。従って、第２強磁性層と第３強磁性層の端部がそろうようにほぼ同一の形にパターニングする必要がある。この際、書き込み電流を供給する配線は、電流を供給する配線層に接続するため第２強磁性層や第３強磁性層の外側に引き出される必要がある。従って、第２強磁性層、第３強磁性層および非磁性伝導層はそれぞれ、別々にパターニングする必要が生じるため、工程数が増える。
【０００８】
また、この際にアラインメントずれによって第２強磁性層と第３強磁性層の端部が交差する。強磁性層の端部が交差すると磁化の反転がスムーズに行われないという問題が発生する。
【０００９】
そこで、例えば図１９のように第３強磁性体１１５をパターニングした後に酸化膜１２４で埋め込み、平坦化を行うことが開示されている。この方法を用いれば、第３強磁性体１１５が酸化膜に埋め込まれているため、アラインメントずれが起きた場合にも、第３強磁性体１１５に第２強磁性体１１４の端部が覆いかぶさるという問題は発生しないという効果を奏している。
【００１０】
【特許文献１】
米国特許第６、３９６、７３５号明細書
【特許文献２】
米国特許第６、２５２、７９６号明細書
【００１１】
【発明が解決しようとする課題】
しかしながら、この方法では、逆に平坦化プロセスが第３強磁性へのダメージを与えるという問題をもたらしている。しかも、平坦化プロセス時に第３強磁性層上に平坦化のストッパ層を設ける必要が生じるため、第２強磁性層と第３強磁性層の距離が離れると、静磁結合や交換結合が弱まり、非書き込み時の第２強磁性層と第３強磁性層の磁化の向きの安定性が低下する。さらに、平坦化プロセスを用いることで工程数が増え、製造コストが増大するという問題がある。
【００１２】
さらに、第２強磁性層と第３強磁性層を別々にパターニングするためアラインメントずれが生じる。その結果、これらの間の静磁結合力がばらつくため自由強磁性層のスイッチング磁界の大きさがばらつくという問題がある。そのため、必要な書込み電流の値も素子ごとにばらつく。
【００１３】
本発明の目的は、非書き込み動作時の自由強磁性層の磁化の向きを安定化しつつ、素子特性のばらつきを小さくすることを可能にするＭＲＡＭとその製造方法を提供することである。
【００１４】
本発明の他の目的は、小さい書き込み電流で書き込みが可能であり、かつ、低コストなＭＲＡＭとその製造方法を提供することである。
【００１５】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号を括弧付きで用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明の実施の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１６】
本発明による磁気ランダム・アクセス・メモリは、基板（１）と、第１強磁性層（４）と、基板（１）に対して第１強磁性層（４）と同じ側に設けられたＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）素子（１６）と、第１強磁性層（４）とＭＴＪ素子（１６）との間に設けられた配線層（１７）とを具備している。ＭＴＪ素子（１６）は、配線層（１７）に対向する第２強磁性層（８）を備えている。第１強磁性層（４）を基板（１）の表面に垂直な方向に投影した第１射影と第２強磁性層（８）を表面に垂直な方向に投影した第２射影とは面積が異なり、第１射影と第２射影とのうちの一方は他方を含んでいる。
【００１７】
ＭＴＪ素子（１６）に加えて第１強磁性層（４）を備えたＭＲＡＭは、第１強磁性層（４）と第２強磁性層（８）（自由強磁性層）との間に静磁結合力が働くことにより、書き込み電流を低減しつつデータ保持を安定化する。こうしたＭＲＡＭにおいて、第１射影と第２射影との面積が異なることにより、第１強磁性層（４）の中心と第２強磁性層（８）の中心とのずれに起因する素子特性のばらつきが著しく抑制される。そのため歩留まりが向上し、製造コストが低下する。
【００１８】
本発明による磁気ランダム・アクセス・メモリは、基板（１）と、第１強磁性層（４）と、基板（１）に対して第１強磁性層（４）と同じ側に設けられたＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）素子（１６）と、第１強磁性層（４）とＭＴＪ素子（１６）との間に設けられた配線層（１７）とを具備している。ＭＴＪ素子（１６）は、配線層（１７）に対向する第２強磁性層（８）を備えている。第１強磁性層（４）と第２強磁性層（８）とは、第１強磁性層（４）を表面に垂直な方向に投影した第１射影と第２強磁性層（８）を表面に垂直な方向に投影した第２射影とが実質的に同一となる場合よりも静磁結合力が小さくなるように設けられている。
【００１９】
こうしたＭＲＡＭは、第１射影と第２射影が実質的に同一である場合よりも、第１強磁性層（４）と第２強磁性層（８）との相対的な位置のずれによる素子の特性の変化が小さい。
【００２０】
本発明による磁気ランダム・アクセス・メモリにおいて、第１射影の面積が第２射影の面積よりも小さいとき、第１強磁性層（４）の厚さ（ｔ１）と飽和磁化（Ｍｓ１）との積は第２強磁性層（８）の厚さ（ｔ２）と飽和磁化（Ｍｓ２）との積よりも大きい。第１射影の面積が第２射影の面積よりも大きいとき、第１強磁性層（４）の厚さ（ｔ１）と飽和磁化（Ｍｓ１）との積は第２強磁性層（８）の厚さ（ｔ２）と飽和磁化（Ｍｓ２）との積よりも小さい。
【００２１】
強磁性体の端部から発生する磁気フラックスは、強磁性体の面積が大きいと大きく、膜厚と飽和磁化の積に比例する。そのため、面積が異なる第１強磁性体（４）と第２強磁性体（８）とは、膜厚と飽和磁化との積を調節することで端部から発生する磁気フラックスを実質的に等しくすることが可能である。こうしたＭＲＡＭは、自由強磁性層の磁化が更に安定化される。
【００２２】
本発明による磁気ランダム・アクセス・メモリにおいて、第１強磁性層（４）は、基板（１）とＭＴＪ素子（１６）との間に配置されている。
【００２３】
本発明による磁気ランダム・アクセス・メモリにおいて、第１射影の面積は第２射影の面積よりも大きい。
【００２４】
こうしたＭＲＡＭが製造されるとき、第１強磁性層（４）の面積は第２強磁性層（８）の面積よりも大きいため、第２強磁性層（８）を第１強磁性層（４）の上方に位置合わせして形成することが容易になる。
【００２５】
本発明による磁気ランダム・アクセス・メモリにおいて、第２強磁性層（８）の基板（１）に近い側に隣接する層は、第１強磁性層（４）の上部において第１強磁性層（４）の厚さと実質的に同じだけ盛り上がっている。
【００２６】
こうしたＭＲＡＭは、第１強磁性層（４）が設けられている部分とそれ以外の部分との段差を平坦化する平坦化プロセスを行わずに製造することが可能である。第１強磁性層（４）は、第２強磁性層（８）に比べて面積が大きいため、第２強磁性層（８）は平坦化を行わずに第１強磁性層（４）の上部に配置することが容易である。こうしたＭＲＡＭは、製造工程が少なく製造コストが低減される。更に、平坦化によって強磁性層に加えられるダメージが無い。
【００２７】
本発明による磁気ランダム・アクセス・メモリにおいて、第２強磁性層（８）は基板（１）と第１強磁性層（４）との間に配置されている。第２射影の面積は第１射影の面積よりも大きい。
【００２８】
こうしたＭＲＡＭが製造されるとき、第２強磁性層（８）の面積は第１強磁性層（４）の面積よりも大きいため、第１強磁性層（４）を第２強磁性層（８）の上方に位置合わせして形成することが容易になる。
【００２９】
本発明による磁気ランダム・アクセス・メモリにおいて、第１強磁性層（４）と第２強磁性層（８）とのうちの少なくとも一方は、表面の法線に垂直な方向に直接に隣接する非磁性層（９ａ、２２）と共に実質的に平坦な層を形成している。
【００３０】
こうしたＭＲＡＭによれば、面積が小さい方を面積が大きい方の上方に位置合わせして形成する際に平坦化が不要になる。その結果、平坦化によって強磁性層に加えられるダメージが無い。
【００３１】
本発明による磁気ランダム・アクセス・メモリにおいて、平坦な層を基板（１）に垂直な方向に投影した射影と、配線層（１７）を基板（１）に垂直な方向に投影した射影とは、実質的に同一である。
【００３２】
本発明による磁気ランダム・アクセス・メモリは、第１強磁性層（４）と第２強磁性層（８）との少なくとも一方が、強磁性層を形成する形成ステップと、強磁性層の所定領域を非磁性化するステップとを含む方法によって形成される
【００３３】
こうした製造方法で製造されたＭＲＡＭは、基板１ａの上に第１強磁性層４ａと酸化第１強磁性層２２とが段差なく形成されることにより、ＭＴＪ素子を形成するフォトリソグラフィにおける製造条件のプロセスウインドが広がる。
【００３４】
本発明による磁気ランダム・アクセス・メモリにおいて、形成ステップにおいて形成された強磁性層（４ａ）を基板（１）の表面に垂直な方向に投影した射影は、配線層（１７）を基板（１）の表面に垂直な方向に投影した射影と実質的に同じである。
【００３５】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明によるＭＲＡＭとその製造方法の実施の形態を説明する。
【００３６】
（実施の第１形態）
図１を参照して、実施の第１形態におけるＭＲＡＭは、基板１を備えている。基板１には、図示しないトランジスタが設けられている。基板１には更に、ｙ軸方向に間隔を挟んで配線層２と配線層３とが図示しないトランジスタと接続されて設けられている。
【００３７】
基板１に垂直なｚ軸の正方向を上とすると、基板１の上側に、第１強磁性層４が形成されている。第１強磁性層の上を横断して、引き出し配線１７が設けられている。引き出し配線１７は、基板１の２箇所に設けられた配線層２、３に接続されている。
【００３８】
引き出し配線１７は、基板に近い方から順に、シード層５、非磁性導電層６、及びシード層７を含む。シード層５とシード層７は、非磁性導電膜６と上下の層との密着力向上及び拡散バリアとして設けられる層であり、Ｔａ、Ｔｉ、ＴｉＷに例示される高融点金属が好適に用いられる。シード層５とシード層７は、非磁性導電膜６に使用される材料によっては不要なことがある。
【００３９】
非磁性導電層６から第１強磁性層４及び第２強磁性層８に分流した記録電流は、これらの強磁性体層の磁化の反転に寄与しないため無駄となる。従って、第１強磁性層４及び第２強磁性層８への分流電流が抑制されることが望ましい。そのためには、非磁性導電層６の配線抵抗値を低減することが望まれる。配線の抵抗値は、配線の膜厚に反比例し、配線に用いられている材料の比抵抗に比例する。従って、非磁性導電層６を比抵抗の小さい材料を用いて形成することにより、あるいは比磁性導電層６の膜厚を厚くすることにより、比磁性導電層６の配線抵抗値が低減される。
【００４０】
しかし、比磁性導電層の膜厚を厚くすると第１強磁性層４と第２強磁性層８の距離が離れ、磁気的なカップリングが弱くなるため望ましくない。そこで、電気抵抗の低い材料、例えば、Ａｌ、Ｃｕ、Ｐｔ、Ａｕ、Ｒｕが比磁性導電層６の材料として好適である。
【００４１】
非磁性導電層６は、第１強磁性層４と第２強磁性層８との間に介設される。非磁性導電層６の厚さは小さく、第１強磁性層４と第２強磁性層８とは静磁的に結合する。第１強磁性層４と第２強磁性層８との磁化の方向の安定化の観点からは、非磁性導電層６が、第１強磁性層４と第２強磁性層８とが交換相互作用によって結合される程度に極めて薄く形成されることが好ましい。しかし、非磁性導電層６がかかる程度に薄いことは、必ずしも必要とされない。
【００４２】
引き出し配線１７の上には、ＭＴＪ素子１６が形成されている。ＭＴＪ素子１６は、第１強磁性層４に比較して面積が一回り小さく形成されている。ＭＪＴ素子１６は、ＭＲＡＭのメモリセルのデータ保持担体として機能する。ＭＴＪ素子１６の側面は、層間絶縁層１４によって被覆されて素子分離されている。
【００４３】
但し、ここである層の「面積」という表現は、該層が基板に垂直な方向に投影されたときの射影の面積を示している。以下においても「面積」という表現はすべて同じ意味で用いられる。
【００４４】
ＭＴＪ素子１６は、基板に近い方から順に、第２強磁性層８、トンネル障壁層１０、固定強磁性層１１、反強磁性層１２を含む。
【００４５】
第１強磁性層４と第２強磁性層８とは、比較的に磁気的にソフトな強磁性体、典型的には、ＮｉＦｅ、ＮｉＦｅＣｏで形成される。第１強磁性層４及び第２強磁性層８の磁化の方向は、互いに逆である。第１強磁性層４及び第２強磁性層８の磁化は、ＭＴＪ素子１６に記憶されるデータに応じた方向に向けられる。
【００４６】
書き込み動作が行われていないときの第１強磁性層４と第２強磁性層８との磁化の方向を安定化するためには、第１強磁性層４の端部から発生する磁気フラックスと第２強磁性層８の端部から発生する磁気フラックスの量が実質的に同一になることが望ましい。磁気フラックスの量は、磁性体の面積が大きいほうが多くなる。磁気フラックスの量は、強磁性体の膜厚と飽和磁化の積に比例して大きくなる。従って、第１強磁性層４と第２強磁性層８とのうち、面積が小さい方の膜厚と飽和磁化の積を大きくするように設定することが好ましい。
【００４７】
すなわち、第１強磁性層４の膜厚をｔ１、飽和磁化をＭｓ１、第２強磁性層８の膜厚をｔ２、飽和磁化をＭｓ２として、第１強磁性層４の方が第２強磁性層８よりも面積が大きいとき、次式が満たされるように設計されることが好ましい。
Ｍｓ２ｔ２＞Ｍｓ１ｔ１
第１強磁性層４の方が第２強磁性層８よりも面積が大きいときは、次式が満たされることが好ましい。
Ｍｓ１ｔ１＞Ｍｓ２ｔ２
【００４８】
トンネル障壁層１０は、アルミニウム酸化膜のような、非磁性の絶縁体で形成される。トンネル障壁層１０は、膜厚方向に（即ち、トンネル障壁層１０の表面に垂直な方向に）トンネル電流が流れる程度に薄く、その厚さは、典型的には、１．２−２．０ｎｍである。固定強磁性層１１は、ＮｉＦｅ、ＣｏＦｅ、ＮｉＦｅＣｏの単層膜あるいはこれらの材料からなる積層膜である。固定強磁性層１１の磁化は、反強磁性層１２から受ける交換相互作用によって固定される。反強磁性層１２は、ＮｉＭｎ、ＦｅＭｎ、ＩｒＭｎ、あるいはＰｔＭｎのような反強磁性体で形成される。
【００４９】
第２強磁性層８、トンネル障壁層１０、及び固定強磁性層１１は、磁気トンネル接合（ＭＴＪ）を構成する。第２強磁性層８の磁化と、固定強磁性層１１の磁化との相対方向に応じて、ＭＴＪの抵抗が変化する。ＭＴＪの抵抗の変化に基づいて、ＭＴＪ素子１６に記憶されるデータが判定される。
【００５０】
ＭＴＪ素子１６の上には、キャップ層１３が形成されている。キャップ層１３は、その下に設けられる層、即ち、第１強磁性層４、シード層５、非磁性導電層６、シード層７、第２強磁性層８、トンネル障壁層１０、固定強磁性層１１、及び反強磁性層１２を、製造工程の間に加えられるダメージから保護するために設けられる。キャップ層１３は、典型的には、Ｔａで形成される。キャップ層１３の上面は、スルーホール１９によって配線層１５と接合されている。配線層１５は接地される。
【００５１】
図２を参照すると、本発明によるＭＲＡＭのメモリセルをｚ軸正方向から見たときの第１強磁性層４とＭＴＪ素子１６の位置関係が示されている。図１は、図２のＡ−Ａ´線に沿った断面図である。図２に示されているように、第１強磁性層４は、ｘｙ平面内でｙ軸を４５度傾けた方向である磁化方向１８に細長く形成され、磁化方向１８に磁気異方性を有している。
【００５２】
ＭＴＪ素子１６は、引き出し配線１７を挟んで第１強磁性層４に対向している。ＭＴＪ素子１６は、ｚ軸正方向から見て、第１強磁性層４と重なる位置に配置され、第１強磁性層４と実質的に相似形であり、第１強磁性層４よりも一回り小さい。すなわち、第１強磁性層４を基板１に垂直な方向に投影した第１射影は、第２強磁性層８を基板１に垂直な方向に投影した第２射影を含む。ＭＴＪ素子１６に含まれる第２強磁性層８は、磁化方向１８に磁気異方性を有している。固定強磁性層１１の磁化は、反強磁性層１２から受ける交換相互作用によって固定される。
【００５３】
ｚ軸方向から見て、ＭＴＪ素子１６の中心は第１強磁性層４の中心と一致する必要はないが、ＭＴＪ素子１６の端部（輪郭）は、第１強磁性層４の端部（輪郭）の内側に収まることが好ましい。ＭＴＪ素子１６の長辺の長さをａ、第１強磁性層４の長辺の長さをｂとし、ＭＴＪ素子１６の中心と第１強磁性層４の中心がｚ軸方向から見て重なるように配置されたとき、第１強磁性層４の端とＭＴＪ素子１６の端の間の距離はｃは、次式で与えられる。
ｃ＝（ｂ−ａ）／２
ＭＴＪ素子１６の端が第１強磁性層４の端の内側に収まるためには、ｃはフォトリソグラフィのアラインメント精度ｄよりも大きい必要がある。従って、フォトリソグラフィのアラインメント精度ｄに応じて、ｃの値が
ｃ＞ｄ
を満たすように、ａとｂの値が決められる。ｄの大きさは露光機の性能に依存する。例としてｉ−ｌｉｎｅステッパにおいては０．０５μｍ〜０．１μｍ程度である。
【００５４】
第１強磁性層４の面積と第２強磁性層８の面積とが異なることにより、製造工程において生じ得るアラインメントずれに起因する書き込み電流のばらつきが小さく抑えられる。図３に示されるように、第２強磁性層８を含むＭＴＪ素子１６と第１強磁性層４とがｚ軸方向から見て相似形であり、ＭＴＪ素子１６の中心と第１強磁性層４の中心とがｙ軸方向にΔｙだけずれている場合の、Δｙと書き込み電流（規格化反転電流で表される）との相関関係が図４に示されている。
【００５５】
図４の上側の線は、第１強磁性層４と第２強磁性層８とが共に０．６μｍ×０．６μｍで同じサイズの場合におけるΔｙと反転電流との相関関係を示している。この場合、第１強磁性層４の中心と第２強磁性層８の中心とが一致している場合と比較して、中心が０．０３μｍずれると書き込み電流の値は３倍、０．０６μｍずれると書き込み電流の値は５倍となっている。
【００５６】
図４の下側の線は、第１強磁性層４のサイズが０．８μｍ×０．８μｍであり、第２強磁性層８のサイズが０．６μｍ×０．６μｍである場合におけるΔｙと反転電流との相関関係を示している。この場合、中心からのずれの変化に対する反転電流の変化率は小さい。従って、第１強磁性層４の面積が第２強磁性層８の面積よりも大きく形成されていると、素子間の書き込みに必要な電流のばらつきが効果的に抑制される。
【００５７】
本実施の形態のＭＲＡＭは、メモリセル（ＭＴＪ素子１６）のそれぞれに対して書き込み電流を供給するＭＯＳトランジスタが少なくとも一つずつ設けられ、書き込まれるメモリセルのみに一の書き込み電流が供給される構成（以下、一軸書き込み構成という。）が採用されるときに特に好適である。「一の書き込み電流が供給される」とは、従来のメモリセルアレイのように、書き込まれるメモリセルを選択するために方向の異なる２つの書き込み電流が流されるのではないことを意味している。一軸書き込み構成は、書き込みが行われるメモリセルのみに磁場が印加されるため、選択性が極めて高い。更に一軸書き込み構成は、大きな磁場をメモリセルに印加することが可能であるため、データの書き込みの確実性が高い。しかし、一軸書き込み構成は、ＭＯＳトランジスタをメモリセルアレイに多数組み込む必要があるため、ＭＯＳトランジスタのゲート幅の大きさが制限される。ＭＯＳトランジスタのゲート幅の制限は、大きな書き込み電流をメモリセルに供給することを困難にする。したがって、一軸書き込み構成は、書き込み電流の減少を強く要求する。本発明によるＭＴＪ素子１６は、書き込み電流を小さくすることが可能であり、一軸書き込み構成を採用するＭＲＡＭに特に好適に用いられる。
【００５８】
図５は、一軸書き込み構成を採用するＭＲＡＭの一例を示す。ＭＯＳトランジスタ３６が、ＭＴＪ素子１６のそれぞれに対して一つずつ設けられている。配線層２は、第１ビット線３４に接続され、配線層３は、ＭＯＳトランジスタ３６を介して第２ビット線３５に接続されている。ＭＯＳトランジスタ３６のゲートには、それらをオンオフするワード線３７が接続されている。
【００５９】
図５のＭＲＡＭの書き込み動作は、以下の過程で行われる。まず、メモリセルのうちの一が選択される。以下では、図５のＭＴＪ素子１６ａを含むメモリセルが選択されたとする。ＭＴＪ素子１６ａに接続されているＭＯＳトランジスタ３６ａに接続されているワード線３７がＨｉｇｈ電位にされ、ＭＯＳトランジスタ３６ａがオンされる。更に、第１ビット線３４のうち、ＭＴＪ素子１６ａに接続される第１ビット線３４ａに電位Ｖ１が供給され、第２ビット線３５のうち、ＭＴＪ素子１６ａに接続される第２ビット線３５ａに電位Ｖ２（≠Ｖ１）が供給される。他の第１ビット線３４、第２ビット線３５、及びワード線３７はＬｏｗ電位にされる。これにより、ＭＴＪ素子１６ａに接続された配線層２及び配線層３を介して書き込み電流が流れ、ＭＴＪ素子１６ａが備える第１強磁性層４の磁化と、第２強磁性層８の磁化とが所望の方向に反転される。
【００６０】
一方、図５に示されたＭＲＡＭの読み出し動作は、以下の過程で行われる。まず、メモリセル（ＭＴＪ素子１６）のうちの一が選択される。以下では、図５のＭＴＪ素子１６ａが選択されたとする。ＭＴＪ素子１６ａに接続されているＭＯＳトランジスタ３６ａに接続されているワード線３７がＨｉｇｈ電位にされ、ＭＯＳトランジスタ３６ａがオンされる。更に、第２ビット線３５のうち、ＭＴＪ素子１６ａに接続される第２ビット線３５ａに電位Ｖｂが供給される。全ての第１ビット線３４は、ハイインピーダンス状態にされる。既述のように、配線層１５は接地されているから、第２ビット線３５ａからＭＴＪ素子１６ａを介して、ＭＴＪ素子１６ａに接続された配線層１５に読み出し電流が流れる。読み出し電流の大きさから、ＭＴＪ素子１６ａに記憶されているデータが判別される。
【００６１】
本実施の形態において、図６に示されているように、書き込み電流が流される方向が、基板１に垂直な方向から見て第１強磁性層４及び第２強磁性層８の容易軸の方向に対して斜めであることは、書き込み電流の低減に有効である。図２に示されているように、書き込み電流が流される方向が、第１強磁性層４及び第２強磁性層８の磁化容易軸の方向である磁化方向１８に対して斜めであることにより、第１強磁性層４及び第２強磁性層８には、容易軸に対して斜めの方向に磁場が印加される。当業者にとって広く知られているように、強磁性体のアステロイド特性により、容易軸に対して斜めの方向に磁場を印加することにより、より小さい磁場で第１強磁性層４及び第２強磁性層８の磁化を反転可能である。したがって、書き込み電流が流される方向が、第１強磁性層４及び第２強磁性層８の容易軸の方向に対して斜めであることにより、書き込み電流を小さくすることができる。
【００６２】
上述の一軸書き込み構成が採用される場合、書き込み電流が流される方向は、第１強磁性層４及び第２強磁性層８の面内において、第１強磁性層４及び第２強磁性層８の保磁力が最も小さくなる方向と垂直な方向に実質的に一致することが好適である。これにより、書き込み電流が発生する磁場の方向は、第１強磁性層４及び第２強磁性層８の面内において、第１強磁性層４及び第２強磁性層８の保磁力が最も小さくなる方向と一致し、より小さな書き込み電流でデータの書き込みを行うことが可能になる。
【００６３】
一軸書き込み構成の採用は、書き込み電流が発生する磁場の方向と、第１強磁性層４及び第２強磁性層８の保磁力が最も小さくなる方向とを一致させることが容易である点でも好適である。一般に、ＭＴＪ素子へのデータの書き込みは、直交する２つの配線にそれぞれ書き込み電流を流し、自由強磁性層の容易軸の方向に対して斜めの方向に、合成磁界を発生するすることで行われる。しかし、公知のこの方法では、自由強磁性層の保磁力が最も小さくなる方向と合成磁界の方向とを一致させるためには、自由強磁性層と配線との距離、及び書き込み電流の大きさを最適化する必要がある。これは、書き込み電流の大きさに重大な制限を課す。一方、本実施の形態の一軸書き込み構成は、配線層２及び配線層３を適切な位置に配置することにより、書き込み電流が発生する磁場の方向と第１強磁性層４及び第２強磁性層８の保磁力が最も小さくなる方向とを一致させることができ、書き込み電流の大きさの最適化は要求されない。
【００６４】
次に、図面を参照しながら本実施の形態におけるＭＲＡＭの製造方法について説明する。
【００６５】
図７（ａ）を参照して、トランジスタ（図示されない）が形成された基板１に配線２及び配線３が形成される。配線２と配線３とは、基板１に形成されたトランジスタに接続されている。
【００６６】
図７（ｂ）を参照して、基板１の上に第１強磁性層４がパターニングされる。図７（ｃ）を参照して、第１強磁性層４の上面、第１強磁性層の側面、及び基板１の上面において第１強磁性層４が形成されていない部分を被覆して、シード層５が形成される。シード層５の上に、順に非磁性導電層６、シード層７、第２強磁性層８、トンネル障壁層１０、固定強磁性層１１、反強磁性層１２及びキャップ層１３が形成される。
【００６７】
図８（ａ）を参照して、ＭＴＪ素子１６を構成するトンネル障壁層１０、固定強磁性層１１、反強磁性層１２及びキャップ層１３の基板と平行な断面積が、第１磁性層４の基板と平行な断面積よりも小さくなるようにパターニングが行われる。
【００６８】
ＭＴＪ素子１６の面積は第１強磁性層の面積よりも小さいため、ＭＴＪ素子１６が引き出し配線１７のうちの第１強磁性層４によって盛り上がった部分からはみ出さないようにするために求められるパターニングの精度の余裕が広くなる。そのため、ＭＴＪ素子１６が第１強磁性層４の上方から外れることを防止するための技術として従来知られていた平坦化プロセスが不要となる。その結果、第１強磁性層に加えられるダメージが低減し、更に製造工程数が減少する。
【００６９】
イオンミリングに例示される物理的なエッチングが行われる場合、被加工物質がトンネル障壁層１０の側壁に再付着して第２強磁性層８と固定強磁性層１１とがショートすることを防ぐために、エッチングはトンネル障壁層１０がちょうどなくなったところで止められることが好ましい。ＲＩＥ（リアクティブイオンエッチング）に例示される化学的エッチングが行われる場合、被加工物の再付着をなくすことができるため、エッチングをトンネル障壁層１０までで止める必要はなく、第２強磁性層８までエッチングしてよい。
【００７０】
イオンミリングによってトンネル障壁層１０までエッチングが行われた場合、図８（ｂ）を参照して、第２強磁性層８のうちのトンネル障壁層１０に被覆されていない部分が、酸素プラズマあるいは酸素ラジカルを基板に照射することにより酸化されることにより、酸化第２強磁性層９が形成される。
【００７１】
第２強磁性層８は、Ｎｉ、Ｆｅ、Ｃｏなどの元素を含む膜である。これらの元素の酸化物であるＮｉＯ、Ｆｅ２Ｏ３、ＣｏＯなどは反強磁性体であり、磁気フラックスを放出しないため、ＭＴＪ素子の近傍に残しても機能上問題はない。更に、これらの酸化物は室温では半導体の特性をもつため、比較的電気抵抗が低い。例えば、Ｎｉ８０Ｆｅ２０膜の厚さ１０ｎｍにおける比抵抗は約２０μΩ・ｃｍであり、これを酸化した後でも比抵抗は約４０μΩ・ｃｍと低い値である。酸化第２強磁性層９がエッチングせずに残されると、酸化第２強磁性層９が引き出し配線１７の一部として利用されることにより、配線抵抗の上昇を抑制しながら非磁性導電層６の膜厚を薄くすることが可能になるという技術的効果が得られる。
【００７２】
図８（ｃ）を参照して、引き出し配線１７が所定の形にパターニングされる。引き出し配線１７は、ＭＴＪ素子１６の反転磁界が最も小さい向きにパターニングされる。すなわち、引き出し配線１７はＭＴＪ素子の磁化容易軸方向（磁化方向１８）に対して斜め４５度の方向に形成されることが望ましい。
【００７３】
図９（ａ）を参照して、層間絶縁膜１４が積層される。図９（ｂ）を参照して、ＭＴＪ素子１６のキャップ層１３が層間絶縁膜１４の外側から直接的に接触が可能であるように、層間絶縁膜１４にスルーホール１９が設けられる。図９（ｃ）を参照して、キャップ層１３の上に配線層１５が形成される。
【００７４】
こうした製造方法により、書き込みに必要とされる電流のばらつきが少ないＭＲＡＭの素子が形成される。
【００７５】
本実施の形態の変形例として、本発明におけるＭＲＡＭは、方向の異なる２つの書き込み電流が流されるメモリセルに適用される。その場合、断面図は図１に示される断面図と同一である。上面図は、図２に示される上面図と同一になるとは限らない。第１強磁性層４とＭＴＪ素子１６との磁化方向１８は、２つの書き込み電流の各々が発生する磁場を合成した合成磁場の方向に対して斜め（例示：相対的な角度が４５度）になるように形成されることが好ましい。
【００７６】
こうしたＭＲＡＭは、一軸書き込み構成の場合と同じく、第１強磁性層４の面積と第２強磁性層８の面積とが異なることにより、素子間の書き込みに必要な電流のばらつきが効果的に抑制される。更に、製造方法に関して一軸書き込み構成の場合と同じ効果を奏する。
【００７７】
（実施の第２形態）
図１０を参照して、実施の第２形態におけるＭＲＡＭは、基板１ａを備えている。基板１ａには、図示しないトランジスタが設けられている。基板１ａには更に、ｙ軸方向に間隔を挟んで配線層２ａと配線層３ａとが図示しないトランジスタと接続されて設けられている。
【００７８】
基板１ａに垂直なｚ軸の正方向を上とすると、基板１ａの上側に、第１強磁性層４ａと、酸化第１強磁性層２２とが形成されている。第１強磁性層４ａと酸化第１強磁性層２２とは、一体をなして実質的に平坦な層を形成している。
【００７９】
第１強磁性層の上に、引き出し配線１７ａが形成されている。引き出し配線１７ａは、配線層２ａと、配線層３ａとに接続されている。
【００８０】
引き出し配線１７ａは、基板１ａに近い方から順に、シード層５ａ、非磁性導電層６ａ、及びシード層７ａを含む。
【００８１】
引き出し配線１７ａの上には、ＭＴＪ素子１６ａが形成されている。ＭＴＪ素子１６ａは、ｚ軸に垂直な方向の断面積が第１強磁性層４ａに比較して一回り小さく形成されている。
【００８２】
ＭＴＪ素子１６ａは、基板に近い方から順に、第２強磁性層８ａ、トンネル障壁層１０ａ、固定強磁性層１１ａ、反強磁性層１２ａを含む。
【００８３】
第２強磁性層８ａの側面は、ｚ軸方向に第２強磁性層８ａと対応する位置に形成されている酸化第２強磁性層９ａによって被覆されている。第２強磁性層８ａと酸化第２強磁性層９ａとは、一体をなして実質的に平坦な層を形成している。
【００８４】
トンネル障壁層１０ａ、固定強磁性層１１ａ及び反強磁性層１２ａの側面は、層間絶縁膜１４ａによって被覆されている。ＭＴＪ素子１６ａの上には、キャップ層１３ａが形成されている。キャップ層１３ａの上面は、スルーホール１９ａによって配線層１５ａと接合されている。配線層１５ａは接地される。
【００８５】
このＭＲＡＭをｚ軸正方向から見ると、第１強磁性層４ａとＭＴＪ素子１６ａとの位置関係は、図２に示される実施の第１形態と同一である。
【００８６】
こうした構成を有するＭＲＡＭは、実施の第１形態と同じ図５に示される回路に使用され、実施の第１形態と同じ書き込み動作と読み出し動作とを行う。
【００８７】
次に、図面を参照しながら本実施の形態におけるＭＲＡＭの製造方法について説明する。
【００８８】
図１１（ａ）を参照して、トランジスタ（図示されない）が形成された基板１ａに配線２ａ及び配線３ａが形成される。配線２ａと配線３ａとは、基板１ａに形成されたトランジスタに接続されている。
【００８９】
図１１（ｂ）を参照して、基板１ａの上に第１強磁性層４ａがパターニングされる。図１１（ｃ）を参照して、第１強磁性層４ａの上にマスク２１が所定の形状に形成される。図１２（ａ）を参照して、マスク２１をマスクとして第１強磁性層４の一部分が酸化されて非磁性化され、酸化第１強磁性層２２となる。その後、マスク２１が除去される。
【００９０】
図１２（ｂ）を参照して、第１強磁性層４ａと酸化第１強磁性層２２との上に、順にシード層５ａ、非磁性導電層６ａ、シード層７ａ、第２強磁性層８ａ、トンネル障壁層１０ａ、固定強磁性層１１ａ、反強磁性層１２ａ及びキャップ層１３ａが形成される。
【００９１】
図１２（ｃ）を参照して、ＭＴＪ素子１６ａを構成するトンネル障壁層１０ａ、固定強磁性層１１ａ、反強磁性層１２ａ及びキャップ層１３ａの基板と平行な断面積が、第１磁性層４ａの基板と平行な断面積よりも小さくなるようにパターニングが行われる。
【００９２】
ＭＴＪ素子１６ａをパターニングするとき、第１強磁性層４ａが酸化第１強磁性層２２と共に実質的に平坦な層をなしていることにより、ＭＴＪ素子１６が第１強磁性層４の上方から外れることを防止するための技術として従来知られていた平坦化プロセスが不要となる。その結果、第１強磁性層に加えられるダメージが低減する。
【００９３】
図１３（ａ）を参照して、第２強磁性層８ａのうちのトンネル障壁層１０ａに被覆されていない部分が、酸素プラズマあるいは酸素ラジカルを照射されて酸化されることにより、酸化第２強磁性層９ａが形成される。
【００９４】
図１３（ｂ）を参照して、引き出し配線１７ａが所定の形にパターニングされる。
【００９５】
図１３（ｃ）を参照して、層間絶縁膜１４ａが積層される。図１４（ａ）を参照して、ＭＴＪ素子１６ａのキャップ層１３ａが層間絶縁膜１４ａの外側から直接的に接触が可能であるように、層間絶縁膜１４ａにスルーホール１９ａが設けられる。図１４（ｂ）を参照して、キャップ層１９ａの上に配線層１５ａが形成される。
【００９６】
こうしたＭＲＡＭの製造方法によれば、第１強磁性層４ａと第２強磁性層８ａとのアラインメントのずれに起因する素子特性のばらつきを効果的に抑制するという実施の第１形態と同じ効果が達成される。かつ、こうした製造方法で製造されたＭＲＡＭは、基板１ａの上に第１強磁性層４ａと酸化第１強磁性層２２とが段差なく形成されることにより、ＭＴＪ素子を形成するフォトリソグラフィにおける製造条件のプロセスウインドが広がるという相乗的な効果が奏される。
【００９７】
（実施の第３形態）
実施の第３形態におけるＭＲＡＭは、実施の第１形態におけるＭＲＡＭが基板の上に第１強磁性体、その上にＭＴＪ素子という順に積層されていたのに対して、基板の上にＭＴＪ素子、その上に第１強磁性体という順に積層されている。
【００９８】
図１５を参照して、実施の第３形態におけるＭＲＡＭは、基板１ｂを具備している。基板１ｂには、図示しないトランジスタが設けられている。
【００９９】
基板１ｂの上には、順にシード層２４、反強磁性層１２ｂ、固定強磁性層１１ｂ、トンネル障壁層１０ｂ、第２強磁性層８ｂ、引き出し配線１７ｂ、第１強磁性層４ｂ、キャップ層２５、及び層間絶縁膜２６が形成されている。
【０１００】
トンネル障壁層１０ｂの側面と第２強磁性層８ｂの側面とは、層間絶縁膜１４ｂによって覆われている。第１強磁性層４ｂの側面、キャップ層２５の側面、及びキャップ層の上面は、層間絶縁膜１４ｂによって覆われている。引き出し配線１７ｂは、基板に近い方から順にシード層７ｂ、非磁性導電層６ｂ、及びシード層５ｂを備えている。
【０１０１】
第１強磁性層４ｂの基板１ｂに実質的に平行な面の面積は、第２強磁性層８ｂの基板１ｂに実質的に平行な面の面積よりも小さい。
【０１０２】
こうした構成を備えたＭＲＡＭは、基板１ｂ、第１強磁性層４ｂ、シード層５ｂ、非磁性導電層６ｂ、シード層７ｂ、第２強磁性層８ｂ、トンネル障壁層１０ｂ、固定強磁性層１１ｂ、反強磁性層１２ｂ、及び配線層１５ｂの各々を、図１においてそれらの番号に付いているｂを外した番号に対応させると（例：図１５における第１強磁性４ｂを図１における第１強磁性層４に対応させる）、実施の第１形態と同じ動作をする。
【０１０３】
図１６と図１７には、こうしたＭＲＡＭの製造方法が示されている。図１６（ａ）を参照して、トランジスタ（図示されない）が形成された基板１ｂに配線層１５が設けられる。基板１ｂの上に、シード層２４、反強磁性層１２ｂ、固定強磁性層１１ｂ、トンネル障壁層１０ｂ、及び第２強磁性層８ｂが、この順に積層される。
【０１０４】
図１６（ｂ）を参照して、トンネル障壁層１０ｂと第２強磁性層８ｂとが、所定の形状にパターニングされる。図１６（ｃ）を参照して、第２強磁性層８ｂの上面及び側面、トンネル障壁層１０ｂの側面、及び固定強磁性層１１ｂの上面においてトンネル障壁層１０ｂが形成されていない部分の面を被覆して、層間絶縁膜１４ｂが形成される。
【０１０５】
図１６（ｃ）を参照して、層間絶縁膜１４ｂの一部をリフトオフ、エッチバック、エッチングなどの方法により取り除き、第２強磁性層８ｂの上部にスルーホールを形成する。
【０１０６】
図１７（ａ）を参照して、層間絶縁膜１４ｂの上面と第２強磁性層８ｂの上面とを被覆して、シード層７ｂ、非磁性導電層６ｂ、シード層５ｂ、第１強磁性層４ｂ、及びキャップ層２５が、この順に形成される。
【０１０７】
図１７（ｂ）を参照して、第１強磁性層４ｂとキャップ層２５とが、所定の形状にパターニングされる。第１強磁性層４ｂの基板１ｂに平行な断面は、第２強磁性層８ｂの基板１ｂに並行な断面よりも少し小さい相似形であることが好ましい。
【０１０８】
図１７（ｃ）を参照して、キャップ層２５の上面及び側面、第１強磁性層４ｂの側面、及びシード層５ｂの上面において第１強磁性層４ｂが形成されていない部分の面とを被覆して、層間絶縁膜２６が形成される。
【０１０９】
こうした構成を有するＭＲＡＭは、固定強磁性層１１ｂがＭＴＪ素子の下側（基板１ｂに近い側）にあるため、固定強磁性層１１ｂの膜特性を制御することが容易である。
【０１１０】
第１強磁性層４ｂと第２強磁性層８ｂとの面積が異なることからは、実施の第１形態及び実施の第２形態と同じく、素子の特性のばらつきが低減するという技術的効果が奏される。
【０１１１】
【発明の効果】
本発明によれば、非書き込み動作時の自由強磁性層の磁化の向きを安定化しつつ、素子特性のばらつきを小さくすることを可能にするＭＲＡＭとその製造方法が提供される。
【０１１２】
更に本発明によれば、小さい書き込み電流で書き込みが可能であり、かつ、低コストなＭＲＡＭとその製造方法が提供される。
【図面の簡単な説明】
【図１】図１は、実施の第１形態におけるＭＲＡＭの構成を示す断面図である。
【図２】図２は、本発明によるＭＲＡＭの構成を示す上面図である。
【図３】図３は、ＭＲＡＭの第１強磁性層とＭＴＪ素子との位置関係を示す上面図である。
【図４】図４は、第１強磁性層とＭＴＪ素子の位置ずれと反転電流の関係を示すグラフである。
【図５】図５は、本発明によるＭＲＡＭの回路図である。
【図６】図６は、第２強磁性体に印加される磁界の方向を示す。
【図７】図７は、実施の第１形態におけるＭＲＡＭのプロセスフローを示す断面図である。
【図８】図８は、実施の第１形態におけるＭＲＡＭのプロセスフローを示す断面図である。
【図９】図９は、実施の第１形態におけるＭＲＡＭのプロセスフローを示す断面図である。
【図１０】図１０は、実施の第２形態におけるＭＲＡＭの構成を示す断面図である。
【図１１】図１１は、実施の第２形態におけるＭＲＡＭのプロセスフローを示す断面図である。
【図１２】図１２は、実施の第２形態におけるＭＲＡＭのプロセスフローを示す断面図である。
【図１３】図１３は、実施の第２形態におけるＭＲＡＭのプロセスフローを示す断面図である。
【図１４】図１４は、実施の第２形態におけるＭＲＡＭのプロセスフローを示す断面図である。
【図１５】図１５は、実施の第３形態におけるＭＲＡＭの構成を示す断面図である。
【図１６】図１６は、実施の第３形態におけるＭＲＡＭのプロセスフローを示す断面図である。
【図１７】図１７は、実施の第３形態におけるＭＲＡＭのプロセスフローを示す断面図である。
【図１８】図１８は、以前の発明によるＭＲＡＭの断面図である。
【図１９】図１９は、以前の発明によるＭＲＡＭの断面図である。
【符号の説明】
１…基板
２…配線層
３…配線層
４…第１強磁性層
５…シード層
６…非磁性導電層
７…シード層
８…第２強磁性層
９…酸化第２強磁性層
１０…トンネル障壁層
１１…固定強磁性層
１２…反強磁性層
１３…キャップ層
１４…層間絶縁膜
１５…配線層
１６…ＭＴＪ素子
１７…引き出し配線
１８…磁化方向
１９…スルーホール
２１…マスク
２２…酸化第１強磁性層
３４…第１ビット線
３５…第２ビット線
３６…ＭＯＳトランジスタ
３７…ワード線
【図１】
2005019457.tif 000003
【図２】
2005019457.tif 000004
【図３】
2005019457.tif 000005
【図４】
2005019457.tif 000006
【図５】
2005019457.tif 000007
【図６】
2005019457.tif 000008
【図７】
2005019457.tif 000009
【図８】
2005019457.tif 000010
【図９】
2005019457.tif 000011
【図１０】
2005019457.tif 000012
【図１１】
2005019457.tif 000013
【図１２】
2005019457.tif 000014
【図１３】
2005019457.tif 000015
【図１４】
2005019457.tif 000016
【図１５】
2005019457.tif 000017
【図１６】
2005019457.tif 000018
【図１７】
2005019457.tif 000019
【図１８】
2005019457.tif 000020
【図１９】
2005019457.tif 000021