(57)【要約】  【課題】  マクロセルを用いて信号を分配する場合、分配された信号間での信号到達時刻差を抑える為に、従来は、信号使用数の少ない場所ではダミーセルを接続して等負荷構造としていた。このダミーセルと駆動回路で無駄に電力が消費されていた。  【解決手段】  出力端子数が最大数となるマクロセルの信号伝搬時間に合うように、駆動回路と負荷調整用回路を構成して出力端子数の異なるマクロセルを複数用意する。出力端子数が最大数ではないマクロセルは、出力端子数が最大数となるマクロセルより少ない駆動回路で構成できる為、消費電力を少なくできる。また、従来技術で用いていたダミーセルを用いる必要が無いので、半導体装置全体の消費電力を低減することができる。  出力端子数が異なるマクロセルで配線の接続が完了した後であっても、出力端子数の少ないマクロセルに切り替えることができる。【選択図】  図１
2005129749.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を複数の出力端子に分配するためのマクロセルを有する半導体装置において、
前記入力信号を入力する入力端子と、前記入力信号を所定の出力数に分配する論理回路を複数備えるとともに、前記論理回路を介して出力された信号を出力する複数の端子からなる第１の出力端子とを含む第１のマクロセルと、
前記第１の出力端子から所定の数の出力端子を取り除いた第２の出力端子を有する第２のマクロセルとをそれぞれ少なくとも１つ備え、
前記第２のマクロセルは、前記所定の数の出力端子にそれぞれ接続された論理回路とを取り除いてなるセル構造を有することを特徴とする半導体装置。
【請求項２】
入力信号を複数の出力端子に分配するためのマクロセルを有する半導体装置において、
前記入力信号を入力する入力端子と、前記入力信号を所定の出力数に分配する論理回路を複数備えるとともに、前記論理回路を介して出力された信号を出力する第１の出力端子とを含む第１のマクロセルと、
前記第１の出力端子から所定の数の出力端子を取り除いた第２の出力端子を有する第２のマクロセルとをそれぞれ少なくとも１つ備え、
前記第２のマクロセルは、前記所定の数の出力端子にそれぞれ接続された論理回路とを取り除き、前記取り除いた論理回路の入力端子が接続されていた接続先の論理回路を負荷調整用回路に置き換えてなるセル構造を有することを特徴とする半導体装置。
【請求項３】
前記負荷調整用回路は、前記第１または第２のマクロセルを構成する論理回路からなることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記負荷調整用回路は、容量性負荷を用いたことを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記論理回路は、所望の出力負荷を有する駆動回路からなることを特徴とする請求項１又は２に記載の半導体装置。
【請求項６】
前記第１のマクロセルと前記第２のマクロセルのそれぞれのレイアウト形状は、互いのセル形状および出力端子の配置形状が揃っていることを特徴とする請求１又は２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号分配に用いられるマクロセルを有する半導体装置に係り、特に、分配された信号間での信号到達時刻差であるスキューを変えることなくマクロセルの消費電力を削減する技術に関する。
【背景技術】
【０００２】
クロック信号の様に信号を多数の使用箇所に分配する場合、分配径路の各段毎に使用するマクロセルを同一種類とし、マクロセル搭載位置調整とマクロセル間配線の等長化によってスキューの低減を図るＨツリー構造が広く知られている。
【０００３】
このＨツリー構造を用いて、多相クロックに対応できると共に回路間のクロックスキューを低減し、消費電力を低減できる半導体集積回路が、特許文献１に示されている。
【０００４】
さらに、クロック信号発生器に近い上位の段ではＨツリー構造とし、上位の段以外の部分ではクロック・ツリー・シンセシスにより決定した構造として、クロック分配におけるスキュー低減、回路規模及び消費電力を削減したクロック分配回路が、特許文献２に示されている。
【０００５】
また、特許文献３では、クロック分配径路各段のクロックバッファを調整してスキューを大きくすることなく電源ノイズを低減した半導体集積回路が示されている。
【０００６】
【特許文献１】特開2003-152082号公報
【０００７】
【特許文献２】特開2003-78014号公報
【特許文献３】特開2000-29562号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記従来技術では、スキューを低減する為に分配している信号が未使用であってもダミーセルを接続して等負荷構造を保つ必要があり、このダミーセルで無駄に電力が消費されるという問題があった。
【０００９】
本発明では、分配された信号間での信号到達時刻差を抑え、消費電力を低減することを目的とする。
【課題を解決するための手段】
【００１０】
出力端子数が最大数となるマクロセルの信号伝搬時間に合うように、駆動回路と負荷調整用回路を構成して出力端子数の異なるマクロセルを複数用意する。出力端子数が最大数ではないマクロセルは、出力端子数が最大数となるマクロセルより少ない駆動回路で構成できる為、消費電力を少なくできる。また、従来技術で用いていたダミーセルを用いる必要が無いので、半導体装置全体の消費電力を低減することができる。
【００１１】
出力端子数が異なるマクロセルであっても、存在する端子の位置や大きさをそろえることにより、マクロセルの搭載位置を決めマクロセルに接続される配線の接続が完了した後であっても、出力端子数の少ないマクロセルに切り替えることができる。
【発明の効果】
【００１２】
本発明によれば、未使用となる出力端子及び駆動回路を減らすことができるので消費電力の削減に効果がある。また、マクロセル形状が統一されている為に配線形状決定後にマクロセルの入れ替えが可能となり、設計変更があっても分配する信号の配線形状を変える必要が無いので開発期間を短縮することができる。
【発明を実施するための最良の形態】
【００１３】
図１(a)に出力端子数が最大数となるマクロセルを示す。図１(a)のマクロセルは信号を入力端子111aから入力し、これを出力端子121a,122a,123a及び124aに分配して出力する。また、入力端子111aから出力端子への構造が出力端子121a,122a,123a及び124a間で等しいので、入力端子から出力端子への信号伝搬時間が出力端子121a,122a,123a及び124a間で等しくなる。このマクロセルを用いて信号分配を行うことにより、信号到達時刻差を小さくすることができる。
【００１４】
図１(b)に本発明の実施例である低消費電力構造マクロセルを示す。図１(a)のマクロセルから出力端子123a及び124aとその駆動回路103を削除し、出力端子数を減らした例である。このとき、入力端子111bから出力端子121b及び122bへの信号伝搬時間が、出力端子数が最大数となるマクロセル100の信号伝搬時間と合うように、負荷調整用回路102を追加する。これにより、出力端子数が最大数となるマクロセル100と低消費電力構造マクロセル101を混在使用して信号分配を行っても、信号到達時刻差を小さくすることができる。
【００１５】
負荷調整用回路102は、信号伝搬時間を出力端子数が最大数数となるマクロセル100と合わせる為に追加される回路であり、駆動回路や容量性負荷を用いることもできる。
【００１６】
低消費電力構造マクロセル101は出力端子数が最大数となるマクロセル100から駆動回路103を削除したので、消費電力を減らすことができる。さらに、従来の技術では等負荷構造を保つ為に必要であったダミーセルが低消費電力構造マクロセル101では不要なので、半導体装置全体の消費電力を減らすことができる。
【００１７】
図２に図１(a)及び図１(b)を用いた本発明の適用例を示す。広範囲に信号使用箇所がある場合、その範囲を信号分配領域境界200で分割しその領域内にマクロセルを置いて使用箇所に信号を供給する。信号使用数の多い信号分配領域201では出力端子数が最大数となるマクロセル100を用いて分配を行う。信号使用数の少ない信号分配領域202では低消費電力構造マクロセル101を用いて分配を行う。これにより、分配された信号間での信号到達時刻差を増加させることなく消費電力を減らすことができる。
【００１８】
図３に本発明による消費電力低減の例を示す。従来技術では、図３(a)に示す様に出力端子数が最大数となるマクロセル100を用いて信号使用箇所300に信号を供給していた。この為、信号使用数が少ない場合ダミーセル301を接続し等負荷構造を保つ必要があった。本発明では、図３(b)に示す様に低消費電力構造マクロセル101を用いて信号使用箇所300のみに信号を供給する。これにより、駆動回路103とダミーセル301が不要となり消費電力を減らすことができる。
【００１９】
図４(a)に出力端子数が最大となるマクロセル100の形状例を、図４(b)に低消費電力構造マクロセル101の形状例を示す。図４(b)に示す低消費電力構造マクロセル101の形状は、出力端子数が最大となるマクロセル100の形状に合わせて決定される。つまり、両方に存在する入力端子111aと111b、出力端子121aと121b、122aと122bの端子位置を等しくし、マクロセルの形状も等しい形状にする。これにより、半導体装置に搭載される部品の搭載位置を決定し部品間の配線形状が決定した後であっても、配線形状を変更することなく出力端子数が最大数となるマクロセル100と低消費電力構造マクロセル101を入れ替えることができる。
【００２０】
なお、本発明の実施例では駆動回路として反転論理回路を用いたが、非反転論理回路や論理積，論理和等の論理演算回路を用いた場合であっても実施できる。
【図面の簡単な説明】
【００２１】
【図１】(a)は、出力端子数が最大数となるマクロセル。(b)は、本発明の第１の実施例を示すマクロセル。
【図２】本発明の適用例を示す図。
【図３】(a)は、出力端子数が最大数となるマクロセルを用いた信号分配の例を示す図。(b)は、低消費電力構造マクロセルを用いた信号分配の例を示す図。
【図４】(a)は、出力端子数が最大となるマクロセル形状例。(b)は、低消費電力構造マクロセルのマクロセル形状例。
【符号の説明】
【００２２】
100…出力端子数が最大数となるマクロセル、
101…低消費電力構造マクロセル、
102…負荷調整用回路、
103…未使用の駆動回路（論理回路）、
104…駆動回路（論理回路）、
111a …出力端子数が最大数となるマクロセル入力端子、
111b …低消費電力構造マクロセル入力端子、
121a …出力端子数が最大数となるマクロセル出力端子1、
121b …低消費電力構造マクロセル出力端子1、
122a …出力端子数が最大数となるマクロセル出力端子2、
122b …低消費電力構造マクロセル出力端子2、
123a …出力端子数が最大数となるマクロセル出力端子3、
124a …出力端子数が最大数となるマクロセル出力端子4、
200 …信号分配領域境界、
201 …信号使用数の多い信号分配領域、
202 …信号使用数の少ない信号分配領域、
300 …信号使用箇所、
301 …ダミーセル。
【図１】
2005129749.tif 000003
【図２】
2005129749.tif 000004
【図３】
2005129749.tif 000005
【図４】
2005129749.tif 000006