(57)【要約】【課題】  ＤＣ−ＤＣコンバータの出力電圧を目標電圧に正確に一致させる。【解決手段】  インダクタ６は、主スイッチ素子１０のオン／オフ制御に従い、エネルギーの蓄積および放出を行う。インダクタ６がエネルギーを放出するときに、副スイッチ素子１２がオン状態であれば、副スイッチ素子１２の後段回路に電流が流れ、出力電圧ＶＯ１は上昇する。副スイッチ素子１２は、ＰチャンネルＭＯＳトランジスタによって構成され、副スイッチ制御回路１８は、副スイッチ素子１２に対する制御信号ＶＣＴ１を出力する。レベルシフト回路１９は、インダクタ６の出力側電位ＶＰの供給を受け、副スイッチ素子１２のゲートに印加する制御信号ＶＧ１として、制御信号ＶＣＴ１がＬレベルのときは電位ＶＰを、制御信号ＶＣＴ１がＨレベルのときは電位ＶＰよりも低い電位（ＶＰ−ＶＭ）を出力する。【選択図】  図１
2005168285.tif 000002
【特許請求の範囲】
【請求項１】
電源から供給された電圧を昇圧するＤＣ−ＤＣコンバータであって、
前記電源から電力供給を受けてエネルギーを蓄積し、供給された電圧よりも高い誘起電圧を発生させると共に、蓄積したエネルギーを放出するインダクタと、
前記インダクタの一端に接続され、前記インダクタにおけるエネルギーの蓄積および放出を切り替える主スイッチと、
前記主スイッチをオン状態とオフ状態とに切り替える主スイッチ制御信号を出力する主スイッチ制御回路と、
前記インダクタがエネルギーを放出するときに電流を通過させ、昇圧された電圧を出力する出力端子と、
前記インダクタがエネルギーを放出するときに、前記出力端子に電流を通過させる否かを切り替える副スイッチと、
前記出力端子から出力される電圧と目標電圧との差電圧を検出する誤差検出回路と、
前記差電圧に応じたパルス幅を有するＰＷＭ信号を出力する誤差／パルス変換回路と、
前記ＰＷＭ信号に基づき、前記副スイッチをオン状態とオフ状態とに切り替える副スイッチ制御信号を出力する副スイッチ制御回路と、
前記副スイッチ制御回路と前記副スイッチとの間に設けられ、前記副スイッチ制御信号に応じて、前記副スイッチの制御端子に印加される電位を制御する電圧制御回路とを備えた、ＤＣ−ＤＣコンバータ。
【請求項２】
前記電圧制御回路は、前記インダクタの出力側電位の電源供給を受け、前記副スイッチ制御信号に応じて、前記インダクタの出力側電位と、当該出力側電位よりも接地電位に近い所定の電位のいずれかを、前記副スイッチの制御端子に印加することを特徴とする、請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記電圧制御回路は、前記副スイッチ制御信号がオフ状態を示すときには、前記インダクタの出力側電位を、前記副スイッチ制御信号がオン状態を示すときには、前記インダクタの出力側電位よりも接地電位に近い所定の電位を、前記副スイッチの制御端子に印加することを特徴とする、請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記副スイッチは、ＰチャネルＭＯＳトランジスタによって構成され、
前記電圧制御回路は、前記副スイッチ制御信号がオフ状態を示すときには、前記インダクタの出力側電位を、前記副スイッチ制御信号がオン状態を示すときには、前記インダクタの出力側電位よりも前記ＰチャネルＭＯＳトランジスタの閾値電圧以上低い電位を、前記ＰチャネルＭＯＳトランジスタのゲートに印加することを特徴とする、請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記副スイッチは、ＮチャネルＭＯＳトランジスタによって構成され、
前記電圧制御回路は、前記副スイッチ制御信号がオフ状態を示すときには、前記インダクタの出力側電位を、前記副スイッチ制御信号がオン状態を示すときには、前記インダクタの出力側電位よりも前記ＮチャネルＭＯＳトランジスタの閾値電圧以上高い電位を、前記ＮチャネルＭＯＳトランジスタのゲートに印加することを特徴とする、請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記主スイッチは、第１極性のトランジスタによって構成され、
前記副スイッチは、前記第１極性の反対極性となる第２極性のトランジスタによって構成されていることを特徴とする、請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記副スイッチ、前記出力端子、前記誤差検出回路、前記誤差／パルス変換回路、および、前記電圧制御回路を複数個備えることを特徴とする、請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記副スイッチ制御回路は、前記インダクタがエネルギーを放出するときに、同時に出力する副スイッチ制御信号の数を高々１つに制限していることを特徴とする、請求項７に記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記副スイッチ制御回路は、１回の昇圧動作において、複数の前記誤差／パルス変換回路から出力された複数のＰＷＭ信号のうちから高々１つのＰＷＭ信号を選択し、選択したＰＷＭ信号のみを有効な副スイッチ制御信号として出力することを特徴とする、請求項７に記載のＤＣ−ＤＣコンバータ。
【請求項１０】
前記副スイッチ制御回路は、１回の昇圧動作において、複数の前記誤差／パルス変換回路から出力された複数のＰＷＭ信号のうちから複数のＰＷＭ信号を選択し、選択した複数のＰＷＭ信号を有効な副スイッチ制御信号として排他的に出力することを特徴とする、請求項７に記載のＤＣ−ＤＣコンバータ。
【請求項１１】
前記インダクタの入力側に接続され、前記インダクタがエネルギーを放出するときに電流を通過させ、前記出力端子から出力される電圧とは逆方向に昇圧された電圧を出力する逆電圧出力端子と、
前記電源と前記インダクタとの間に設けられ、前記インダクタがエネルギーを放出するときに、前記逆電圧出力端子に電流を通過させる否かを切り替える逆電圧スイッチとをさらに備え、
前記主スイッチ制御回路は、前記主スイッチ制御信号に加えて、前記逆電圧スイッチに対する制御信号を出力することを特徴とする、請求項１に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関し、より特定的には、インダクタおよびスイッチ素子を用いて、電源から供給された直流電圧を所望のレベルに昇圧するＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
従来から、多出力ＤＣ−ＤＣコンバータとして、昇圧を行う１個のインダクタを複数の昇圧コンバータで共有する構造を有するものが知られている。図１１は、特許文献１に記載された、従来の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。図１１に示すＤＣ−ＤＣコンバータ１００は、入力端子１０５、インダクタ１０６、主スイッチ素子１１０、制御回路１１１、副スイッチ素子１２２、整流回路１１３、１２３、平滑回路１１４、１２４、および、出力端子１１５、１２５を備えている。ＤＣ−ＤＣコンバータ１００は、入力端子１０５に直流電源６０が接続され、出力端子１１５、１２５にそれぞれ負荷６１、６２が接続された状態で動作する。
【０００３】
図１１において、整流回路１１３、平滑回路１１４、および、出力端子１１５は、第１の出力回路として機能し、副スイッチ素子１２２、整流回路１２３、平滑回路１２４、および、出力端子１２５は、第２の出力回路として機能する。ＤＣ−ＤＣコンバータ１００は、直流電源６０から供給された直流電圧を１個のインダクタを用いて昇圧し、出力端子１１５から第１の出力電圧ＶＯ１を出力すると共に、出力端子１２５から第２の出力電圧ＶＯ２を出力する。
【０００４】
直流電源６０は、ＤＣ−ＤＣコンバータ１００に直流の電源入力電位ＶＩＮを供給する。インダクタ１０６は、直流電源６０から電力供給を受けてエネルギーを蓄積し、蓄積したエネルギーに基づき、電源入力電位ＶＩＮよりも高い誘起電圧を発生させる。主スイッチ素子１１０は、ＮチャネルＭＯＳトランジスタによって構成される。主スイッチ素子１１０は、ゲートに印加される制御信号ＶＧ０によってオン／オフ制御され、インダクタ１０６へのエネルギーの蓄積とインダクタ１０６における誘起電圧の発生を制御する。
【０００５】
整流回路１１３は、例えばダイオードによって構成され、流入電流を整流する。平滑回路１１４は、整流回路１１３を通過した電流からリプルを除去する。平滑回路１１４を通過した電流は、出力端子１１５を介して負荷６１に流れ込む。整流回路１２３、平滑回路１２４、および、出力端子１２５についても、これと同様である。負荷６１、６２は、ＤＣ−ＤＣコンバータ１００から電源供給を受ける任意の回路（例えば、液晶ディスプレイ）である。負荷６１は、出力端子１１５から出力される第１の出力電圧ＶＯ１によって駆動され、負荷６２は、出力端子１２５から出力される第２の出力電圧ＶＯ２によって駆動される。
【０００６】
整流回路１２３と出力端子１２５の間には、ＮチャネルＭＯＳトランジスタによって構成された副スイッチ素子１２２が設けられる。副スイッチ素子１２２は、ゲートに印加される制御信号ＶＧ２によってオン／オフ制御され、負荷６２に電流を流すか否かを切り替える。
【０００７】
制御回路１１１は、直流電源６０から電源供給を受けて、主スイッチ素子１１０のゲートに印加される制御信号ＶＧ０と、副スイッチ素子１２２のゲートに印加される制御信号ＶＧ２とを出力する。制御信号ＶＧ０は、所定の周期でハイレベル（以下、Ｈレベルという）とローレベル（以下、Ｌレベルという）とに切り替わり、制御信号ＶＧ２は、第２の出力電圧ＶＯ２を上昇させるために負荷６２に電流を流す期間に限り、Ｈレベルとなる。
【０００８】
図１２は、ＤＣ−ＤＣコンバータ１００における電流と電圧とスイッチ素子の状態の変化を示す図である。図１２において、ＩＭＳ１は主スイッチ素子１１０を流れる電流を表し、ＩＬＸはインダクタ１０６を流れる電流を表す。ＶＰはインダクタ１０６の出力側電位（すなわち、インダクタ１０６と主スイッチ素子１１０との接続点の電位）を表す。ＩＳＷ１は整流回路１１３の出力電流を表し、ＩＳＷ２は副スイッチ素子１２２の出力電流を表す。以下では、ＶＩＮ＜ＶＯ１＜ＶＯ２（例えば、ＶＩＮは３Ｖ、ＶＯ１は４Ｖ、ＶＯ２は８Ｖ）であるとする。
【０００９】
ＤＣ−ＤＣコンバータ１００の動作の概要は、以下のとおりである。図１２に示すように、主スイッチ素子１１０のゲートには、所定の周期でＨレベルとＬレベルとに切り替わる制御信号ＶＧ０が印加される。このため、主スイッチ素子１１０は、所定の周期でオン状態とオフ状態とに切り替わる。主スイッチ素子１１０がオン状態である間、インダクタ１０６は、直流電源６０から電力供給を受けてエネルギーを蓄積する。以下、このようにインダクタがエネルギーを蓄積する動作を充電といい、充電が行われている期間を充電期間という。充電期間では、電位ＶＰは０Ｖのままである。
【００１０】
主スイッチ素子１１０がオン状態からオフ状態に変化した瞬間に、インダクタ１０６に蓄積されたエネルギーによって、インダクタ１０６の両端に誘起電圧が発生し、電位ＶＰは大きく上昇する。その後、インダクタ１０６は、蓄積したエネルギーを放出する。以下、このようにインダクタがエネルギーを放出する動作を放電といい、放電が行われている期間を放電期間という。
【００１１】
放電期間では、副スイッチ素子１２２のゲートに印加される制御信号ＶＧ２は、ＬレベルまたはＨレベルに制御される。放電期間において制御信号ＶＧ２がＬレベルである場合には、インダクタ１０６から放出されるエネルギーによって、第１の出力回路に電流が流れ、第１の出力電圧ＶＯ１が上昇する。一方、放電期間において制御信号ＶＧ２がＨレベルである場合には、インダクタ１０６から放出されるエネルギーによって、第１の出力回路に加えて、第２の出力回路にも電流が流れ、第１および第２の出力電圧ＶＯ１、ＶＯ２が共に上昇する。第１の出力回路を流れる電流ＩＳＷ１は、整流回路１１３で整流され、平滑回路１１４で平滑化されるので、第１の出力電圧ＶＯ１は、放電期間において滑らかに上昇する。第２の出力回路を流れる電流ＩＳＷ２、および、第２の出力電圧ＶＯ２についても、これと同様である。
【００１２】
インダクタ１０６がエネルギーの放出を完了したときに、電位ＶＰは、電源入力電位ＶＩＮまで低下する。その後、制御信号ＶＧ０が再びＨレベルとなるまで、ＤＣ−ＤＣコンバータ１００における電流および電圧は変化しない。以下、この状態におけるインダクタの動作を待機といい、待機が行われている期間を待機期間という。
【００１３】
インダクタ１０６が充電、放電および待機を繰り返すことにより、第１および第２の出力電圧ＶＯ１、ＶＯ２は、段階的に上昇する。放電期間において制御信号ＶＧ２をＬレベルに制御すれば、第１の出力電圧ＶＯ１のみが上昇し、放電期間において制御信号ＶＧ２をＨレベルに制御すれば、第１および第２の出力電圧ＶＯ１、ＶＯ２が共に上昇する。以下、１つの充電期間と、それに続く放電期間と、それに続く待機期間とを合わせて、昇圧期間という。
【００１４】
図１２を参照して具体例を説明すると、昇圧期間ＴＸ１は、充電期間ｔ１と放電期間ｔ２と待機期間ｔ３とからなり、昇圧期間ＴＸ２は、充電期間ｔ４と放電期間ｔ５と待機期間ｔ６とからなる。昇圧期間ＴＸ１では、第１の出力電圧ＶＯ１のみが上昇し、昇圧期間ＴＸ２では、第１および第２の出力電圧ＶＯ１、ＶＯ２が共に上昇するものとする。充電期間ｔ１では、インダクタ１０６にエネルギーが蓄積されるだけで、第１および第２の出力電圧ＶＯ１、ＶＯ２は、いずれも上昇しない。充電期間ｔ１が終わり、放電期間ｔ２が始まるときに、インダクタ１０６の両端に発生した誘起電圧により、電位ＶＰは大きく上昇する。放電期間ｔ２では、制御信号ＶＧ２がＬレベルに制御される。このため、放電期間ｔ２では、インダクタ１０６から放出されるエネルギーによって、第１の出力回路に電流が流れ、第１の出力電圧ＶＯ１は上昇する。一方、第２の出力回路には電流は流れず、第２の出力電圧ＶＯ２は上昇しない。放電期間ｔ２が終わり、待機期間ｔ３が始まるときに、電位ＶＰは電源入力電位ＶＩＮまで低下する。待機期間ｔ３では、第１および第２の出力電圧ＶＯ１、ＶＯ２は、いずれも上昇しない。このように昇圧期間ＴＸ１では、第１の出力電圧ＶＯ１のみが上昇する。
【００１５】
昇圧期間ＴＸ２におけるＤＣ−ＤＣコンバータ１００の動作は、以下の点を除き、昇圧期間ＴＸ１における動作と同じである。昇圧期間ＴＸ２の放電期間ｔ５では、制御信号ＶＧ２はＨレベルに制御される。このため、放電期間ｔ５では、インダクタ１０６から放出されるエネルギーによって、第１の出力回路に加えて、第２の出力回路にも電流が流れ、第１および第２の出力電圧ＶＯ１、ＶＯ２が共に上昇する。
【００１６】
しかしながら、以下に示すように、ＤＣ−ＤＣコンバータ１００には、第２の出力電圧ＶＯ２を電源入力電位ＶＩＮよりも高いレベルに昇圧できないという問題がある。例えば、図１２に示す昇圧期間ＴＸ３において、ＤＣ−ＤＣコンバータ１００が、電源入力電位ＶＩＮにほぼ等しい第２の出力電圧ＶＯ２をさらに上昇させる場合を考える。この場合、充電期間ｔ７が終わり、放電期間ｔ８が始まるときに、制御信号ＶＧ０はＨレベルからＬレベルに変化し、制御信号ＶＧ２はＬレベルからＨレベルに変化する。ＮチャネルＭＯＳトランジスタによって構成された副スイッチ素子１２２をオン状態にするためには、ゲート電位をソース電位よりも高くする必要がある。ところが、第２の出力電圧ＶＯ２が電源入力電位ＶＩＮにほぼ等しい状態では、制御信号ＶＧ２をＨレベルに切り替えても、副スイッチ素子１２２のゲート電位はソース電位にほぼ等しいので、副スイッチ素子１２２はオフ状態のままとなる。このため、インダクタ１０６から放出されるエネルギーによって、第２の出力回路に電流は流れず、第２の出力電圧ＶＯ２は上昇しない。このように、ＤＣ−ＤＣコンバータ１００は、第２の出力電圧ＶＯ２を電源入力電位ＶＩＮよりも高いレベルに昇圧できない。
【００１７】
上記問題を解決する１つの方法として、図１３に示すＤＣ−ＤＣコンバータ１５０を考えることができる。ＤＣ−ＤＣコンバータ１５０は、副スイッチ素子１５２がＰチャネルＭＯＳトランジスタによって構成され、制御回路１５１が制御回路１１１とは逆極性の制御信号ＶＧ２を出力する点で、ＤＣ−ＤＣコンバータ１００と相違する。
【００１８】
図１４は、ＤＣ−ＤＣコンバータ１５０における電流と電圧とスイッチ素子の状態の変化を示す図である。図１４において、昇圧期間ＴＹ１では、第１の出力電圧ＶＯ１のみが上昇し、昇圧期間ＴＹ２では、第１および第２の出力電圧ＶＯ１、ＶＯ２が共に上昇するものとする。昇圧期間ＴＹ２の放電期間ｔ５では、制御信号ＶＧ２はＬレベルに制御される。このため、副スイッチ素子１５２のゲート電位はソース電位よりも低くなり、ＰチャネルＭＯＳトランジスタによって構成された副スイッチ素子１５２はオン状態となる。したがって、放電期間ｔ５では、インダクタ１０６から放出されるエネルギーによって、第１の出力回路に加えて、第２の出力回路にも電流が流れ、第１および第２の出力電圧ＶＯ１、ＶＯ２が共に上昇する。
【００１９】
第２の出力電圧ＶＯ２が電源入力電位ＶＩＮにほぼ等しい場合でも、制御信号ＶＧ２をＬレベルにすれば、副スイッチ素子１５２はオン状態となり、第２の出力電圧ＶＯ２は上昇する。この理由は、ＰチャネルＭＯＳトランジスタによって構成された副スイッチ素子１５２をオン状態にするためには、ゲート電位をソース電位よりも低くする必要があるが、放電期間では、ゲート電位はＬレベルで、ソース電位は電源入力電位ＶＩＮよりも高いからである。このように、ＤＣ−ＤＣコンバータ１５０は、第２の出力電圧ＶＯ２を電源入力電位ＶＩＮよりも高いレベルに昇圧することができる。
【特許文献１】特開２００３−１６４１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、ＤＣ−ＤＣコンバータ１５０には、副スイッチ素子１５２を正確にオン／オフ制御できないために、第２の出力電圧ＶＯ２を所望の値（以下、目標電圧という）に一致させることができないという問題がある。図１４に示す昇圧期間ＴＹ１を例として、この問題を説明する。昇圧期間ＴＹ１では第１の出力電圧ＶＯ１のみを上昇させるために、昇圧期間ＴＹ１の放電期間ｔ２では、副スイッチ素子１５２をオフ状態にする必要がある。ＰチャネルＭＯＳトランジスタによって構成された副スイッチ素子１５２をオフ状態にするためには、ゲート電位をソース電位以上にする必要がある。
【００２１】
ところが、放電期間ｔ２では、インダクタ１０６の両端に発生した誘起電圧のために、電位ＶＰは、電源入力電位ＶＩＮよりもはるかに高くなっている。このため、副スイッチ素子１５２をオフ状態にするために制御信号ＶＧ２をＨレベルに維持しても（図１４の楕円Ｅ１内を参照）、副スイッチ素子１５２は、放電期間ｔ２ではオン状態となる（図１４の楕円Ｅ２内を参照）。したがって、放電期間ｔ２では、本来は第１の出力電圧ＶＯ１のみが上昇すべきであるにもかかわらず、副スイッチ素子１５２を介して電流ＩＳＷ２が流れるために（図１４の楕円Ｅ３内を参照）、第２の出力電圧ＶＯ２も上昇する。このように、ＤＣ−ＤＣコンバータ１５０は、ＰチャネルＭＯＳトランジスタによって構成された副スイッチ素子１５２を正確にオン／オフ制御できないために、第２の出力電圧ＶＯ２を目標電圧に一致させることができない。
【００２２】
同様の問題は、副スイッチ素子１５２がオン状態となる時間を制御して、第２の出力電圧ＶＯ２の上昇幅を調整する場合にも発生する。図１５は、図１４と同様に、ＤＣ−ＤＣコンバータ１５０における電流と電圧とスイッチ素子の状態の変化を示す図である。図１５に示す昇圧期間ＴＺ２では、第１および第２の出力電圧ＶＯ１、ＶＯ２が共に上昇し、昇圧期間ＴＺ２の開始時点における第２の出力電圧ＶＯ２と目標電圧との差は、第２の出力電圧ＶＯ２の１回分の上昇幅よりも小さいものとする。
【００２３】
この場合、ＤＣ−ＤＣコンバータ１５０は、第２の出力電圧ＶＯ２を目標電圧に一致させるために、制御信号ＶＧ０を所定の周期で変化させた上で、制御信号ＶＧ２のパルス幅を変化させるフィードバック制御を行う。より詳細には、制御回路１５１は、図示しない手段で第２の出力電圧ＶＯ２のレベルを検出し、検出したレベルが目標電圧に近い場合には、制御信号ＶＧ２のパルス幅を狭くする（図１５の楕円Ｅ４内を参照）。このフィードバック制御によれば、第２の出力電圧ＶＯ２が目標電圧に近い場合には、副スイッチ素子１５２がオン状態となる時間を短縮し、第２の出力回路に流れる電流を減らすことにより、第２の出力電圧ＶＯ２を通常よりも小さい上昇幅で上昇させることができる。
【００２４】
ところが、昇圧期間ＴＺ２の放電期間ｔ５でも、副スイッチ素子１５２のソース電位は、電源入力電位ＶＩＮよりもはるかに高くなっている。このため、制御信号ＶＧ２をＨレベルに変化させても、副スイッチ素子１５２のゲート電位はソース電位よりも高いままである。したがって、放電期間ｔ５では副スイッチ素子１５２は常にオン状態となるので、制御信号ＶＧ２のパルス幅を狭くしても、第２の出力電圧ＶＯ２の上昇幅は変化しない。このように、ＤＣ−ＤＣコンバータ１５０は、副スイッチ素子１５２がオン状態となる時間を１回の放電期間よりも短く制御できないために、第２の出力電圧ＶＯ２を目標電圧に一致させることができない。
【００２５】
それ故に、本発明は、副スイッチ素子を正確にオン／オフ制御することにより、目標電圧に正確に一致した電圧を出力するＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００２６】
本発明のＤＣ−ＤＣコンバータは、以下の要素を備え、電源から供給された電圧を昇圧する。インダクタは、電源から電力供給を受けてエネルギーを蓄積し、供給された電圧よりも高い誘起電圧を発生させると共に、蓄積したエネルギーを放出する。主スイッチは、インダクタの一端に接続され、インダクタにおけるエネルギーの蓄積および放出を切り替える。主スイッチ制御回路は、主スイッチをオン状態とオフ状態とに切り替える主スイッチ制御信号を出力する。出力端子は、インダクタがエネルギーを放出するときに電流を通過させ、昇圧された電圧を出力する。副スイッチは、インダクタがエネルギーを放出するときに、出力端子に電流を通過させる否かを切り替える。誤差検出回路は、出力端子から出力される電圧と目標電圧との差電圧を検出する。誤差／パルス変換回路は、差電圧に応じたパルス幅を有するＰＷＭ信号を出力する。副スイッチ制御回路は、ＰＷＭ信号に基づき、副スイッチをオン状態とオフ状態とに切り替える副スイッチ制御信号を出力する。そして、電圧制御回路は、副スイッチ制御回路と副スイッチとの間に設けられ、副スイッチ制御信号に応じて、副スイッチの制御端子に印加される電圧を制御する。
【００２７】
電圧制御回路は、インダクタの出力側電位の電源供給を受け、副スイッチ制御信号に応じて、インダクタの出力側電位と、当該出力側電位よりも接地電位に近い所定の電位とのいずれかを、副スイッチの制御端子に印加してもよい。より好ましくは、電圧制御回路は、副スイッチ制御信号がオフ状態を示すときには、インダクタの出力側電位を、副スイッチ制御信号がオン状態を示すときには、インダクタの出力側電位よりも接地電位に近い所定の電位を、副スイッチの制御端子に印加してもよい。
【００２８】
特に、副スイッチがＰチャネルＭＯＳトランジスタによって構成されている場合には、電圧制御回路は、副スイッチ制御信号がオフ状態を示すときには、インダクタの出力側電位を、副スイッチ制御信号がオン状態を示すときには、インダクタの出力側電位よりもＰチャネルＭＯＳトランジスタの閾値電圧以上低い電位を、ＰチャネルＭＯＳトランジスタのゲートに印加することが好ましい。また、副スイッチがＮチャネルＭＯＳトランジスタによって構成されている場合には、電圧制御回路は、副スイッチ制御信号がオフ状態を示すときには、インダクタの出力側電位を、副スイッチ制御信号がオン状態を示すときには、インダクタの出力側電位よりもＮチャネルＭＯＳトランジスタの閾値電圧以上高い電位を、ＮチャネルＭＯＳトランジスタのゲートに印加することが好ましい。
【００２９】
また、主スイッチは、第１極性のトランジスタによって構成され、副スイッチは、第１極性の反対極性となる第２極性のトランジスタによって構成されていてもよい。
【００３０】
あるいは、ＤＣ−ＤＣコンバータは、副スイッチ、出力端子、誤差検出回路、誤差／パルス変換回路、および、電圧制御回路を複数個備えていてもよい。この場合、副スイッチ制御回路は、インダクタがエネルギーを放出するときに、同時に出力する副スイッチ制御信号の数を高々１つに制限してもよい。また、副スイッチ制御回路は、１回の昇圧動作において、複数の誤差／パルス変換回路から出力された複数のＰＷＭ信号のうちから高々１つのＰＷＭ信号を選択し、選択したＰＷＭ信号のみを有効な副スイッチ制御信号として出力してもよい。また、副スイッチ制御回路は、１回の昇圧動作において、複数の誤差／パルス変換回路から出力された複数のＰＷＭ信号のうちから複数のＰＷＭ信号を選択し、選択した複数のＰＷＭ信号を有効な副スイッチ制御信号として排他的に出力してもよい。
【００３１】
あるいは、ＤＣ−ＤＣコンバータは、インダクタの入力側に接続され、インダクタがエネルギーを放出するときに電流を通過させ、出力端子から出力される電圧とは逆方向に昇圧された電圧を出力する逆電圧出力端子と、電源とインダクタとの間に設けられ、インダクタがエネルギーを放出するときに、逆電圧出力端子に電流を通過させる否かを切り替える逆電圧スイッチとをさらに備え、主スイッチ制御回路は、主スイッチ制御信号に加えて、逆電圧スイッチに対する制御信号を出力してもよい。
【発明の効果】
【００３２】
本発明のＤＣ−ＤＣコンバータによれば、副スイッチ制御信号に応じて、副スイッチの制御端子に印加される電位を制御することにより、インダクタの出力側電位が電源電圧よりも高い（あるいは低い）ときでも、副スイッチのオン／オフ制御を正確に行い、出力電圧を目標電圧に正確に一致させることができる。また、出力電圧と目標電圧との差電圧に基づき生成された副スイッチ制御信号を用いて副スイッチのオン／オフ制御を行うことにより、出力電圧を目標電圧に一致させることができる。
【００３３】
インダクタの出力側電位とそれよりも接地電位に近い所定の電位とに切り替わる制御信号を副スイッチの制御端子に印加すれば、副スイッチの入力端子と制御端子との間に印加される制御信号に所望の大小関係を与えて、副スイッチのオン／オフ制御を正確に行うことができる。
【００３４】
また、ＤＣ−ＤＣコンバータが副スイッチなどを複数個備えることとすれば、多出力ＤＣ−ＤＣコンバータについても、複数の副スイッチのオン／オフ制御を正確に行い、複数の出力電圧をそれぞれの目標電圧に正確に一致させることができる。この場合、同時にオン状態となる副スイッチの数を高々１つに制限すれば、所望の出力電圧だけを上昇（あるいは下降）させることができる。また、１回の昇圧動作で高々１つの副スイッチ制御信号をオン状態にすれば、１回の昇圧動作で所望の出力電圧だけを上昇（あるいは下降）させることができる。したがって、このような昇圧動作を繰り返すことにより、複数の出力電圧を所望の順序で目標電圧に一致させることができる。また、１回の昇圧動作で複数の副スイッチ制御信号をオン状態にすれば、複数の出力電圧を短時間で目標電圧に一致させることができる。
【００３５】
また、ＤＣ−ＤＣコンバータが逆電圧出力端子と逆電圧スイッチとを備えることとすれば、逆方向に昇圧された出力電圧を得ることができる。
【発明を実施するための最良の形態】
【００３６】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。図１に示すＤＣ−ＤＣコンバータ１は、入力端子５、インダクタ６、主スイッチ素子１０、主スイッチ制御回路１１、副スイッチ素子１２、整流回路１３、平滑回路１４、出力端子１５、誤差検出回路１６、誤差／パルス変換回路１７、副スイッチ制御回路１８、および、レベルシフト回路１９を備えている。ＤＣ−ＤＣコンバータ１は、入力端子５に直流電源６０が接続され、出力端子１５に負荷６１が接続された状態で動作する。
【００３７】
直流電源６０は、ＤＣ−ＤＣコンバータ１に直流の電源入力電位ＶＩＮを供給する。ＤＣ−ＤＣコンバータ１は、直流電源６０から供給された電源入力電位ＶＩＮを所定のレベル（目標電圧）に昇圧し、出力端子１５から出力電圧ＶＯ１を出力する。負荷６１は、出力端子１５に接続され、出力電圧ＶＯ１によって駆動される任意の回路（例えば、液晶ディスプレイ）である。
【００３８】
ＤＣ−ＤＣコンバータ１の動作の概要は、以下のとおりである。主スイッチ素子１０は、所定の周期でオン状態とオフ状態とに切り換わる。主スイッチ素子１０がオン状態である間、インダクタ６は、直流電源６０から電力供給を受けてエネルギーを蓄積する（充電動作）。主スイッチ素子１０がオン状態からオフ状態に変化すると、インダクタ６は、蓄積したエネルギーを放出する（放電動作）。放電期間において副スイッチ素子１２がオン状態であれば、インダクタ６から放電されるエネルギーによって、副スイッチ素子１２より後段の回路（以下、出力回路という）に電流が流れ、出力電圧ＶＯ１が上昇する。誤差検出回路１６は、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１を検出し、誤差／パルス変換回路１７は、検出された差電圧ＶＥ１に応じたパルス幅を有するＰＷＭ（Pulse Width Modulation）信号ＶＣＰ１を出力する。ＰＷＭ信号ＶＣＰ１は副スイッチ制御回路１８で制御信号ＶＣＴ１に変換され、制御信号ＶＣＴ１はレベルシフト回路１９で制御信号ＶＧ１に変換される。副スイッチ素子１２は、得られた制御信号ＶＧ１によってオン／オフ制御される。インダクタ６は充電および放電を繰り返し、副スイッチ素子１２は放電期間において必要に応じてオン状態に制御される。これにより、出力電圧ＶＯ１は、目標電圧ＶＲＥＦ１まで段階的に上昇する。ＤＣ−ＤＣコンバータ１は、選択的にレベルシフト動作を行うレベルシフト回路１９を備え、副スイッチ制御回路１８から出力された制御信号ＶＣＴ１に応じて、副スイッチ素子１２のソース電位、または、当該ソース電位よりも所定量だけ低い電位のいずれかを副スイッチ素子１２のゲートに印加することにより、副スイッチ素子１２のオン／オフ制御を行うことを特徴とする。
【００３９】
図１において、インダクタ６は、直流電源６０から電力供給を受けてエネルギーを蓄積し、蓄積したエネルギーに基づき、電源入力電位ＶＩＮよりも高い誘起電圧を発生させる。主スイッチ素子１０は、ＮチャネルＭＯＳトランジスタによって構成される。主スイッチ素子１０は、ゲートに印加される制御信号ＶＧ０によってオン／オフ制御され、インダクタ６へのエネルギーの蓄積とインダクタ６における誘起電圧の発生とを制御する。
【００４０】
副スイッチ素子１２は、ＰチャネルＭＯＳトランジスタによって構成される。副スイッチ素子１２は、ゲートに印加される制御信号ＶＧ１によってオン／オフ制御され、出力回路に電流を流すか否かを切り替える。整流回路１３は、例えばダイオードによって構成され、流入電流を整流する。平滑回路１４は、整流回路１３を通過した電流からリプルを除去する。平滑回路１４を通過した電流は、出力端子１５を介して負荷６１に流れ込む。
【００４１】
主スイッチ制御回路１１は、主スイッチ素子１０をオン／オフ制御し、副スイッチ制御回路１８は、レベルシフト回路１９を介して、副スイッチ素子１２をオン／オフ制御する。より詳細には、主スイッチ制御回路１１は、直流電源６０から電源供給を受け、主スイッチ素子１０に対して、所定の周期でＨレベルとＬレベルとに切り替わる制御信号ＶＧ０を出力する。主スイッチ素子１０は、制御信号ＶＧ０がＨレベルのときはオン状態になり、制御信号ＶＧ０がＬレベルのときはオフ状態になる。副スイッチ制御回路１８は、直流電源６０から電源供給を受け、誤差／パルス変換回路１７から出力されたＰＷＭ信号ＶＣＰ１に基づき、制御信号ＶＣＴ１を出力する。
【００４２】
レベルシフト回路１９は、インダクタ６の出力側電位ＶＰ（インダクタ６と主スイッチ素子１０のとの接続点の電位）を電源として使用し、副スイッチ制御回路１８から出力された制御信号ＶＣＴ１に基づき、副スイッチ素子１２のゲートに印加される制御信号ＶＧ１を求める。より詳細には、レベルシフト回路１９は、制御信号ＶＣＴ１がＬレベルのときは、インダクタ６の出力側電位ＶＰを制御信号ＶＧ１のＨレベルとして出力し、制御信号ＶＣＴ１がＨレベルのときは、電位ＶＰよりも所定の電圧ＶＭだけ低い電位（ＶＰ−ＶＭ）を制御信号ＶＧ１のＬレベルとして出力する。したがって、電圧ＶＭを副スイッチ素子１２の閾値電圧以上の値に設定すれば、副スイッチ素子１２は、制御信号ＶＣＴ１がＬレベルのときは、ゲート電位がソース電位に一致するためにオフ状態となり、制御信号ＶＣＴ１がＨレベルのときは、ゲート電位がソース電位よりも低くなるためにオン状態となる。
【００４３】
図２は、レベルシフト回路１９の詳細な構成を示す回路図である。図２に示すレベルシフト回路１９は、定電圧電源５１、抵抗器５２、バッファ５３、ダイオード５４、および、バイポーラトランジスタ５５を備えている。図２に示すように、インダクタ６の出力側端子は、定電圧電源５１のプラス側端子と、抵抗器５２の一端と、バッファ５３の高い方の電源端子とに接続されている。定電圧電源５１のマイナス側端子は、バッファ５３の低い方の電源端子と、ダイオード５４のアノードに接続されている。抵抗器５２の他端は、バッファ５３の入力端子と、ダイオード５４のカソードと、バイポーラトランジスタ５５のコレクタとに接続されている。バイポーラトランジスタ５５のエミッタは接地され、バイポーラトランジスタ５５のベースには、副スイッチ制御回路１８から出力された制御信号ＶＣＴ１が印加される。
【００４４】
定電圧電源５１は、所定の電圧ＶＭを発生させる定電圧回路である。定電圧電源５１は、複数のトランジスタによって構成され、定電流源（図示せず）から出力された電流によって所定の電圧ＶＭを発生させる。バッファ５３の電源端子間には、電源電圧として所定の電圧ＶＭが供給される。バイポーラトランジスタ５５は、制御信号ＶＣＴ１に基づきオン／オフ制御されるスイッチとして機能する。
【００４５】
制御信号ＶＣＴ１がＬレベルのときには、バイポーラトランジスタ５５はオフ状態となるので、抵抗器５２には電流が流れない。このため、抵抗器５２における電圧降下は発生せず、抵抗器５２とバイポーラトランジスタ５５のコレクタとの接続点の電位は電位ＶＰに一致する。したがって、電位ＶＰが電源入力電位ＶＩＮよりも高い場合には、バッファ５３の出力はＨレベルとなるので、制御信号ＶＧ１のＨレベルは、バッファ５３の高い方の電源端子から供給された電位ＶＰになる。
【００４６】
これに対して、制御信号ＶＣＴ１がＨレベルのときには、バイポーラトランジスタ５５はオン状態となるので、抵抗器５２には電流が流れる。このため、抵抗器５２における電圧降下が発生し、抵抗器５２とバイポーラトランジスタ５５のコレクタとの接続点の電位は、電位ＶＰよりも低く、０Ｖに近いレベルになる。したがって、電位ＶＰが電源入力電位ＶＩＮよりも高い場合でも、バッファ５３の出力はＬレベルとなるので、制御信号ＶＧ１のＬレベルは、バッファ５３の低い方の電源端子から供給された電位（ＶＰ−ＶＭ）になる。
【００４７】
このようにレベルシフト回路１９は、制御信号ＶＣＴ１がＬレベルのときは、インダクタ６の出力側電位ＶＰをそのまま出力し、制御信号ＶＣＴ１がＨレベルのときは、レベルシフト動作を行い、電位ＶＰよりも所定量ＶＭだけ低い電位（ＶＰ−ＶＭ）を出力する。このため、制御信号ＶＧ１のＬレベルは、制御信号ＶＣＴ１がＬレベルのときは電位ＶＰに一致し、制御信号ＶＣＴ１がＨレベルのときは電位ＶＰよりも所定量ＶＭだけ低くなる。
【００４８】
レベルシフト回路１９が、直流電源６０から供給された電源入力電位ＶＩＮではなく、インダクタ６の出力側電位ＶＰを電源として使用する理由は、以下のとおりである。ＰチャネルＭＯＳトランジスタによって構成された副スイッチ素子１２をオン／オフ制御するためには、ゲート電位を、ソース電位にほぼ一致する状態（このとき、副スイッチ素子１２はオフ状態になる）と、ソース電位よりも閾値電圧以上低くなる状態（このとき、副スイッチ素子１２はオン状態になる）とに切り替えればよい。
【００４９】
ここで仮に、レベルシフト回路１９が、他の回路と同じく、直流電源６０から供給された電源入力電位ＶＩＮと電源として使用する場合を考える。一般に、制御信号ＶＧ１のＨレベルはレベルシフト回路１９に供給される電源によって決定されるので、レベルシフト回路１９が電源入力電位ＶＩＮを電源として使用する場合、制御信号ＶＧ１のＨレベルは電源入力電位ＶＩＮになる。このため、インダクタ６の出力側電位ＶＰが電源入力電位ＶＩＮよりも高い場合には、副スイッチ素子１２のゲート電位はソース電位よりも低くなるので、副スイッチ素子１２はオフ状態にならない。
【００５０】
これに対して、レベルシフト回路１９が、インダクタ６の出力側電位ＶＰを電源として使用する場合、制御信号ＶＧ１のＨレベルは、インダクタ６の出力側電位ＶＰになる。このため、インダクタ６の出力側電位ＶＰが電源入力電位ＶＩＮよりも高い場合でも、制御信号ＶＣＴ１がＬレベルであれば、副スイッチ素子１２のゲート電位はソース電位にほぼ一致するので、副スイッチ素子１２はオフ状態になる。このように、レベルシフト回路１９がインダクタ６の出力側電位ＶＰを電源として使用すれば、インダクタ６の出力側電位ＶＰが電源入力電位ＶＩＮよりも高い場合でも、必要に応じて、副スイッチ素子１２をオフ状態にすることができる。
【００５１】
図３は、ＤＣ−ＤＣコンバータ１における電流と電圧とスイッチ素子の状態の変化を示す図である。図３において、ＩＭＳ１は主スイッチ素子１０を流れる電流を表し、ＩＬＸはインダクタ６を流れる電流を表し、ＩＳＷ１は整流回路１３の出力電流を表す。以下では、ＶＩＮ＜ＶＯ１（例えば、ＶＩＮは３Ｖ、ＶＯ１は８Ｖ）であるとして、昇圧期間ＴＡ１、ＴＡ２におけるＤＣ−ＤＣコンバータ１の動作を説明する。
【００５２】
＜昇圧期間ＴＡ１の充電期間ｔ１＞
充電期間では、主スイッチ制御回路１１は、Ｈレベルの制御信号ＶＧ１を出力する。このため、主スイッチ素子１０はオン状態となる。したがって充電期間では、インダクタ６を流れる電流ＩＬＸが増加し、インダクタ６にエネルギーが蓄積される。なお、充電期間では、電位ＶＰは０Ｖのままである。また、充電期間では、副スイッチ制御回路１８は、Ｌレベルの制御信号ＶＣＴ１を出力する。このため、レベルシフト回路１９はレベルシフト動作を行わず、副スイッチ素子１２のゲート電位とソース電位は一致するので、副スイッチ素子１２はオフ状態となる。
【００５３】
これに加えて、充電期間では、誤差検出回路１６は出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１を検出し、誤差／パルス変換回路１７は差電圧ＶＥ１に応じたパルス幅を有するＰＷＭ信号ＶＣＰ１を生成する。ただし、ＰＷＭ信号ＶＣＰ１のパルス幅は、放電期間の長さ以下に制限される。図３に示す充電期間ｔ１では、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１の差電圧ＶＥ１が十分に大きいために、ＰＷＭ信号ＶＣＰ１のパルス幅は、放電期間ｔ２の長さに一致している。
【００５４】
＜昇圧期間ＴＡ１の放電期間ｔ２＞
主スイッチ素子１０がオン状態からオフ状態に変化した瞬間に、インダクタ６に蓄積されたエネルギーによって、インダクタ６の両端に誘起電圧が発生し、電位ＶＰが大きく上昇する。その後の放電期間では、インダクタ６は蓄積したエネルギーを放出する。また、副スイッチ制御回路１８は、主スイッチ素子１０に対する制御信号ＶＧ０の立ち下がりをトリガとして（すなわち、放電期間ｔ２の開始時点から）、ＰＷＭ信号ＶＣＰ１のパルス幅と同じ時間だけＨレベルの制御信号ＶＣＴ１を出力する。
【００５５】
レベルシフト回路１９の作用により、制御信号ＶＧ１のレベルは、制御信号ＶＣＴ１がＬレベルのときは電位ＶＰとなり、制御信号ＶＣＴ１がＨレベルのときは電位（ＶＰ−ＶＭ）となる。ＰチャネルＭＯＳトランジスタによって構成された副スイッチ素子１２は、ゲート電位がソース電位よりも閾値電圧以上低いときに、オン状態になる。したがって、制御信号ＶＣＴ１がＬレベルのときは、副スイッチ素子１２は、ゲート電位とソース電位がいずれも電位ＶＰとなるので、オフ状態になる。これに対して、制御信号ＶＣＴ１がＨレベルのときは、副スイッチ素子１２は、ソース電位が電位ＶＰ、ゲート電位がソース電位よりも低い電位（ＶＰ−ＶＭ）となるので、オン状態になる。
【００５６】
このため、放電期間では制御信号ＶＣＴ１がＨレベルである間、インダクタ６から放出されるエネルギーによって、出力回路に電流が流れ、出力電圧ＶＯ１は上昇する。副スイッチ素子１２を通過した電流ＩＳＷ１は、整流回路１３で整流され、平滑回路１４で平滑化されるので、出力電圧ＶＯ１は放電期間では滑らかに上昇する。
【００５７】
上述したように、図３に示す充電期間ｔ１で求めたＰＷＭ信号ＶＣＰ１のパルス幅は、放電期間ｔ２の長さに一致している。このため、放電期間ｔ２の全体において、制御信号ＶＣＴ１はＨレベルとなり、副スイッチ素子１２はオン状態となる。したがって、インダクタ６から放出されるエネルギーによって出力回路に所定量の電流が流れ、出力電圧ＶＯ１は所定の上昇幅Ｖｄ１だけ上昇する。
【００５８】
＜昇圧期間ＴＡ１の待機期間ｔ３＞
インダクタ６がエネルギーの放出を完了したときに、電位ＶＰは、電源入力電位ＶＩＮまで低下する。その後、制御信号ＶＧ０が再びＨレベルになるまで、ＤＣ−ＤＣコンバータ１における電流および電圧は変化しない。待機期間では、主スイッチ制御回路１１はＬレベルの制御信号ＶＧ０を出力し、副スイッチ制御回路１８はＬレベルの制御信号ＶＣＴ１を出力する。このため、主スイッチ素子１０も副スイッチ素子１２もオフ状態となる。このように昇圧期間ＴＡ１では、出力電圧ＶＯ１は、上昇幅Ｖｄ１だけ上昇する。
【００５９】
＜昇圧期間ＴＡ２の充電期間ｔ４＞
充電期間ｔ４では、ＤＣ−ＤＣコンバータ１は、充電期間ｔ１と同じ動作を行う。ただし、充電期間ｔ４では、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１は、出力電圧ＶＯ１の１回分の上昇幅Ｖｄ１よりも小さいとものとする。この場合、ＰＷＭ信号ＶＣＰ１のパルス幅は、放電期間ｔ５の長さよりも短くなる。
【００６０】
＜昇圧期間ＴＡ２の放電期間ｔ５＞
ＰＷＭ信号ＶＣＰ１のパルス幅が放電期間ｔ５の長さよりも短いために、放電期間ｔ５では、副スイッチ制御回路１８は、主スイッチ素子１０に対する制御信号ＶＧ０の立ち下がりをトリガとして、ＰＷＭ信号ＶＣＰ１のパルス幅の時間だけＨレベルの制御信号ＶＣＴ１を出力し、その後はＬレベルの制御信号ＶＣＴ１を出力する。以下、放電期間ｔ５のうち、制御信号ＶＣＴ１がＨレベルの期間を前半部といい、残りの期間を後半部という。
【００６１】
ＤＣ−ＤＣコンバータ１は、放電期間ｔ５の前半部では、放電期間ｔ２と同じ動作を行う。このため、前半部では、副スイッチ素子１２はオン状態となり、インダクタ６から放出されるエネルギーによって出力回路に所定量の電流が流れ、出力電圧ＶＯ１は所定量Ｖｄ２だけ上昇する。ただし、前半部において出力回路に流れる電流量は、放電期間ｔ２において出力回路に流れる電流量よりも少ないので、前半部における出力電圧ＶＯ１の上昇幅Ｖｄ２は、放電期間ｔ２における出力電圧ＶＯ１の上昇幅Ｖｄ１よりも小さい。
【００６２】
制御信号ＶＣＴ１がＨレベルからＬレベルに変化すると、レベルシフト回路１９は、レベルシフト動作を停止する。このため、制御信号ＶＣＴ１がＨレベルからＬレベルに変化したときに、制御信号ＶＧ１のレベルは電位（ＶＰ−ＶＭ）から電位ＶＰに変化する。したがって、放電期間ｔ５の後半部では、副スイッチ素子１２はゲート電位とソース電位とが一致するためにオフ状態となるので、出力電圧ＶＯ１は変化しない。その後、インダクタ６がエネルギーの放出を完了したときに、電位ＶＰは電源入力電位ＶＩＮまで低下する。
【００６３】
＜昇圧期間ＴＡ２の待機期間ｔ６＞
待機期間ｔ６では、ＤＣ−ＤＣコンバータ１は、待機期間ｔ３と同じ動作を行う。このように昇圧期間ＴＡ２では、出力電圧ＶＯ１は、昇圧期間ＴＡ１における上昇幅Ｖｄ１よりも小さい上昇幅Ｖｄ２で上昇する。したがって、ＤＣ−ＤＣコンバータ１によれば、出力電圧ＶＯ１の上昇幅を調整することにより、出力電圧ＶＯ１を目標電圧に正確に一致させることができる。
【００６４】
以下、ＤＣ−ＤＣコンバータ１の効果を、従来のＤＣ−ＤＣコンバータ１５０（図１３）と対比して説明する。ＤＣ−ＤＣコンバータ１５０では、図１５に示す昇圧期間ＴＺ２の放電期間ｔ５の後半部において、副スイッチ素子１５２をオフ状態にするために、副スイッチ素子１５２のゲートに印加される制御信号ＶＧ２は、Ｈレベル（電源入力電位ＶＩＮ）に制御される。ところが、放電期間では、副スイッチ素子１５２のソース電位は、インダクタ６の誘起電圧によって、電源入力電位ＶＩＮよりもはるかに高くなっている。このため、制御信号ＶＧ２をＨレベルに制御しても、副スイッチ素子１５２のゲート電位はソース電位よりも低いために、副スイッチ素子１２２は、放電期間では常にオン状態となる。このように、従来のＤＣ−ＤＣコンバータ１５０では、副スイッチ素子１５２のオン／オフ機能が不能になるため、出力電圧ＶＯ１を目標電圧に一致させることができない。
【００６５】
これに対して、ＤＣ−ＤＣコンバータ１は、選択的にレベルシフト動作を行うレベルシフト回路１９を備え、副スイッチ制御回路１８から出力された制御信号ＶＣＴ１に応じて、副スイッチ素子１２のソース電位ＶＰ、または、当該ソース電位よりも低い電位（ＶＰ−ＶＭ）のいずれかを副スイッチ素子１２のゲートに印加する。このため、放電期間の後半部において制御信号ＶＣＴ１をＬレベルに制御すれば、副スイッチ素子１２のソース電位が電源入力電位ＶＩＮよりもはるかに高い状態でも、副スイッチ素子１２のゲート電位とソース電位とは一致する。したがって、放電期間の後半部では、副スイッチ素子１２はオフ状態となり、出力電圧ＶＯ１は上昇しない。したがって、ＤＣ−ＤＣコンバータ１によれば、副スイッチ素子１２のオン／オフ制御を正確に行い、出力電圧ＶＯ１を目標電圧に正確に一致させることができる。
【００６６】
（第２の実施形態）
図４は、本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。図４に示すＤＣ−ＤＣコンバータ２は、入力端子５、インダクタ６、主スイッチ素子１０、主スイッチ制御回路１１、副スイッチ素子１２、２２、整流回路１３、２３、平滑回路１４、２４、出力端子１５、２５、誤差検出回路１６、２６、誤差／パルス変換回路１７、２７、副スイッチ制御回路２８、および、レベルシフト回路１９、２９を備えている。ＤＣ−ＤＣコンバータ２は、入力端子５に直流電源６０が接続され、出力端子１５、２５にそれぞれ負荷６１、６２が接続された状態で動作する。本実施形態の構成要素のうち、第１の実施形態と同一の構成要素については、同一の参照符号を付して説明を省略する。
【００６７】
図４において、副スイッチ素子１２、整流回路１３、平滑回路１４、出力端子１５、および、レベルシフト回路１９は、第１の出力回路として機能し、副スイッチ素子２２、整流回路２３、平滑回路２４、出力端子２５、および、レベルシフト回路２９は、第２の出力回路として機能する。第２の出力回路は、第１の出力回路と同じ構成および同じ機能を有する。ＤＣ−ＤＣコンバータ２は、直流電源６０から供給された電源入力電位ＶＩＮを１個のインダクタ６を用いて昇圧し、出力端子１５から第１の出力電圧ＶＯ１を出力すると共に、出力端子２５から第２の出力電圧ＶＯ２を出力する。
【００６８】
誤差検出回路２６および誤差／パルス変換回路２７は、それぞれ、誤差検出回路１６および誤差／パルス変換回路１７と同様に動作する。すなわち、誤差検出回路２６は、出力端子２５から出力された第２の出力電圧ＶＯ２と目標電圧ＶＲＥＦ２との差電圧ＶＥ２を検出し、誤差／パルス変換回路２７は、差電圧ＶＥ２に応じたパルス幅を有するＰＷＭ信号ＶＣＰ２を出力する。負荷６２は、出力端子２５に接続され、第２の出力電圧ＶＯ２によって駆動される任意の回路である。
【００６９】
副スイッチ制御回路２８は、直流電源６０から電源供給を受け、ＰＷＭ信号ＶＣＰ１、ＶＣＰ２、および、主スイッチ制御回路１１から出力された制御信号ＶＧ０に基づき、制御信号ＶＣＴ１、ＶＣＴ２を出力する。ただし、副スイッチ制御回路２８は、制御信号ＶＣＴ１、ＶＣＴ２のうちで同時にＨレベルにする制御信号の数を、高々１つに制限するものとする。すなわち、制御信号ＶＣＴ１がＨレベルである間、制御信号ＶＣＴ２はＬレベルに制御され、制御信号ＶＣＴ２がＨレベルである間、制御信号ＶＣＴ１はＬレベルに制御される。
【００７０】
レベルシフト回路２９は、レベルシフト回路１９と同様に動作する。すなわち、レベルシフト回路２９は、制御信号ＶＣＴ２がＬレベルのときは、電位ＶＰを制御信号ＶＧ２として出力し、制御信号ＶＣＴ２がＨレベルのときは、電位（ＶＰ−ＶＭ）を制御信号ＶＧ２として出力する。このため、副スイッチ素子２２は、制御信号ＶＣＴ２がＬレベルのときはオフ状態となり、制御信号ＶＣＴ２がＨレベルのときはオン状態となる。
【００７１】
ＤＣ−ＤＣコンバータ２は、第１の実施形態に係るＤＣ−ＤＣコンバータ１と同様の原理により、第１および第２の出力電圧ＶＯ１、ＶＯ２を上昇させる。ただし、ＤＣ−ＤＣコンバータ２は、各昇圧期間において、第１および第２の出力電圧ＶＯ１、ＶＯ２のいずれかを優先的に上昇させる。本実施形態では、第１の出力電圧ＶＯ１を優先的に上昇させる昇圧期間をタイプ１の昇圧期間、第２の出力電圧ＶＯ２を優先的に上昇させる期間をタイプ２の昇圧期間という。ＤＣ−ＤＣコンバータ２では、タイプ１の昇圧期間とタイプ２の昇圧期間とは、例えば交互に現れる。
【００７２】
タイプ１の昇圧期間に含まれる放電期間では、副スイッチ制御回路１８は、主スイッチ素子１０に対する制御信号ＶＧ０の立ち下がりをトリガとして、ＰＷＭ信号ＶＣＰ１に基づきＨレベルの制御信号ＶＣＴ１を出力し、放電期間の残りの時間で、ＰＷＭ信号ＶＣＰ２に基づきＨレベルの制御信号ＶＣＴ２を出力する。このため、タイプ１の昇圧期間に含まれる放電期間において、ＰＷＭ信号ＶＣＰ１のパルス幅が放電期間の長さに一致する場合には、制御信号ＶＣＴ１はＨレベルとなり、制御信号ＶＣＴ２はＬレベルとなる。これに対して、ＰＷＭ信号ＶＣＰ１のパルス幅が放電期間の長さよりも短い場合には、放電期間では、まず制御信号ＶＣＴ１がＨレベル、制御信号ＶＣＴ２がＬレベルとなり、制御信号ＶＣＴ１がＬレベルに変化した後に、制御信号ＶＣＴ２がＨレベルとなる。
【００７３】
タイプ２の昇圧期間に含まれる放電期間では、これと逆になる。すなわち、副スイッチ制御回路１８は、主スイッチ素子１０に対する制御信号ＶＧ０の立ち下がりをトリガとして、ＰＷＭ信号ＶＣＰ２に基づきＨレベルの制御信号ＶＣＴ２を出力し、放電期間の残りの時間で、ＰＷＭ信号ＶＣＰ１に基づきＨレベルの制御信号ＶＣＴ１を出力する。このため、タイプ２の昇圧期間に含まれる放電期間において、ＰＷＭ信号ＶＣＰ２のパルス幅が放電期間の長さに一致する場合には、制御信号ＶＣＴ２はＨレベルとなり、制御信号ＶＣＴ１はＬレベルとなる。これに対して、ＰＷＭ信号ＶＣＰ２のパルス幅が放電期間の長さよりも短い場合には、まず制御信号ＶＣＴ２がＨレベル、制御信号ＶＣＴ１がＬレベルとなり、制御信号ＶＣＴ２がＬレベルに変化した後に、制御信号ＶＣＴ１がＨレベルとなる。なお、いずれの場合でも、制御信号ＶＣＴ１がＨレベルである時間と制御信号ＶＣＴ２がＨレベルである時間との和は、放電期間の長さ以下である。
【００７４】
図５は、ＤＣ−ＤＣコンバータ２における電流と電圧とスイッチ素子の状態の変化を示す図である。図５において、ＩＳＷ２は、整流回路２３からの出力電流を表す。以下では、ＶＩＮ＜ＶＯ１＜ＶＯ２（例えば、ＶＩＮは３Ｖ、ＶＯ１は４Ｖ、ＶＯ２は８Ｖ）であり、昇圧期間ＴＢ１、ＴＢ３はタイプ１の昇圧期間、昇圧期間ＴＢ２、ＴＢ４はタイプ２の昇圧期間であるとして、昇圧期間ＴＢ１〜４におけるＤＣ−ＤＣコンバータ２の動作を説明する。
【００７５】
＜昇圧期間ＴＢ１の充電期間ｔ１＞
充電期間では、ＤＣ−ＤＣコンバータ２は、以下の点を除き、第１の実施形態に係るＤＣ−ＤＣコンバータ１と同じ動作を行う。ＤＣ−ＤＣコンバータ２では、誤差検出回路１６および誤差／パルス変換回路１７によって、第１の出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１に応じたパルス幅を有するＰＷＭ信号ＶＣＰ１が生成されると共に、誤差検出回路２６および誤差／パルス変換回路２７によって、第２の出力電圧ＶＯ２と目標電圧ＶＲＥＦ２との差電圧ＶＥ２に応じたパルス幅を有するＰＷＭ信号ＶＣＰ２が生成される。
【００７６】
充電期間ｔ１では、差電圧ＶＥ１、ＶＥ２はいずれも十分に大きく、ＰＷＭ信号ＶＣＰ１、ＶＣＰ２のパルス幅は、いずれも放電期間ｔ２の長さに一致するものとする。
【００７７】
＜昇圧期間ＴＢ１の放電期間ｔ２＞
放電期間では、ＤＣ−ＤＣコンバータ２は、以下の点を除き、第１の実施形態に係るＤＣ−ＤＣコンバータ１と同じ動作を行う。ＤＣ−ＤＣコンバータ２では、タイプ１の昇圧期間に含まれる放電期間では、主スイッチ素子１０に対する制御信号ＶＧ０の立ち下がりをトリガとして、ＰＷＭ信号ＶＣＰ１に基づきＨレベルの制御信号ＶＣＴ１が出力され、残りの時間で、ＰＷＭ信号ＶＣＰ２に基づきＨレベルの制御信号ＶＣＴ２が出力される。これに対して、タイプ２の昇圧期間に含まれる放電期間では、主スイッチ素子１０に対する制御信号ＶＧ０の立ち下がりをトリガとして、ＰＷＭ信号ＶＣＰ２に基づきＨレベルの制御信号ＶＣＴ２が出力され、残りの時間で、ＰＷＭ信号ＶＣＰ１に基づきＨレベルの制御信号ＶＣＴ１が出力される。
【００７８】
昇圧期間ＴＢ１はタイプ１の昇圧期間であり、充電期間ｔ１で求めたＰＷＭ信号ＶＣＰ１のパルス幅は、放電期間ｔ２の長さに一致している。したがって、放電期間ｔ２の全体において、制御信号ＶＣＴ１はＨレベル、制御信号ＶＣＴ２はＬレベルとなり、副スイッチ素子１２はオン状態、副スイッチ素子２２はオフ状態となる。このため、インダクタ６から放出されるエネルギーによって、第１の出力回路に電流が流れ、第１の出力電圧ＶＯ１は所定の上昇幅だけ上昇する。これに対して、第２の出力回路には電流は流れず、第２の出力電圧ＶＯ２は上昇しない。
【００７９】
＜昇圧期間ＴＢ１の待機期間ｔ３＞
待機期間では、ＤＣ−ＤＣコンバータ２は、第１の実施形態に係るＤＣ−ＤＣコンバータ１と同じ動作を行う。このように昇圧期間ＴＢ１では、第１の出力電圧ＶＯ１のみが上昇する。なお、待機期間におけるＤＣ−ＤＣコンバータ２の動作はいずれも同じであるので、以下では説明を省略する。
【００８０】
＜昇圧期間ＴＢ２の充電期間ｔ４＞
充電期間ｔ４では、差電圧ＶＥ２は十分に大きいが、差電圧ＶＥ１は０Ｖであるとする。この場合、ＰＷＭ信号ＶＣＰ２のパルス幅は放電期間ｔ５の長さに一致するが、ＰＷＭ信号ＶＣＰ１にはパルスが現れない。
【００８１】
＜昇圧期間ＴＢ２の放電期間ｔ５＞
昇圧期間ＴＢ２はタイプ２の昇圧期間であり、充電期間ｔ４で求めたＰＷＭ信号ＶＣＰ２のパルス幅は、放電期間ｔ５の長さに一致している。したがって、放電期間ｔ５の全体において、制御信号ＶＣＴ１はＬレベル、制御信号ＶＣＴ２はＨレベルとなり、副スイッチ素子１２はオフ状態、副スイッチ素子２２はオン状態となる。このため、インダクタ６から放出されるエネルギーによって、第２の出力回路に電流が流れ、第２の出力電圧ＶＯ２は所定の上昇幅だけ上昇する。これに対して、第１の出力回路には電流は流れず、第１の出力電圧ＶＯ１は上昇しない。このように昇圧期間ＴＢ２では、第２の出力電圧ＶＯ２のみが上昇する。
【００８２】
＜昇圧期間ＴＢ３の充電期間ｔ７＞
昇圧期間ＴＢ３の開始時点では、第１および第２の出力電圧は、それぞれの目標電圧よりもわずかに低下しており、充電期間ｔ７で求めた差電圧ＶＥ１は、第１の出力電圧ＶＯ１の１回分の上昇幅よりも小さいものとする。この場合、ＰＷＭ信号ＶＣＰ１のパルス幅は、放電期間ｔ８の長さよりも短くなる。
【００８３】
＜昇圧期間ＴＢ３の放電期間ｔ８＞
昇圧期間ＴＢ３はタイプ１の昇圧期間であり、充電期間ｔ７で求めたＰＷＭ信号ＶＣＰ１のパルス幅は、放電期間ｔ８の長さよりも短い。したがって、放電期間ｔ８では、まず、ＰＷＭ信号ＶＣＰ１のパルス幅の時間だけ、制御信号ＶＣＴ１はＨレベルとなり、副スイッチ素子１２はオン状態となる。次に、制御信号ＶＣＴ１がＬレベルに変化したときから、ＰＷＭ信号ＶＣＰ２のパルス幅の時間だけ、制御信号ＶＣＴ２はＨレベルになり、副スイッチ素子２２はオン状態となる。これにより放電期間ｔ８では、まず、ＰＷＭ信号ＶＣＰ１のパルス幅に応じた分だけ、第１の出力電圧ＶＯ１が上昇し、次に、ＰＷＭ信号ＶＣＰ２のパルス幅に応じた分だけ、第２の出力電圧ＶＯ２が上昇する。このように昇圧期間ＴＢ３では、第１および第２の出力電圧ＶＯ１、ＶＯ２が共に上昇する。
【００８４】
＜昇圧期間ＴＢ４の充電期間ｔ１０＞
昇圧期間ＴＢ４の開始時点では、第１および第２の出力電圧は、それぞれの目標電圧よりもわずかに低下しており、充電期間ｔ１０で求めた差電圧ＶＥ２は、第２の出力電圧ＶＯ２の１回分の上昇幅よりも小さいものとする。この場合、ＰＷＭ信号ＶＣＰ２のパルス幅は、放電期間ｔ１１の長さよりも短くなる。
【００８５】
＜昇圧期間ＴＢ４の放電期間ｔ１１＞
放電期間ｔ１１におけるＤＣ−ＤＣコンバータ２の動作は、放電期間ｔ８における動作と逆になる。すなわち、放電期間ｔ１１では、まず、ＰＷＭ信号ＶＣＰ２のパルス幅の時間だけ、制御信号ＶＣＴ２はＨレベルとなり、副スイッチ素子２２はオン状態となる。次に、制御信号ＶＣＴ２はＬレベルに変化したときから、ＰＷＭ信号ＶＣＰ１のパルス幅の時間だけ、制御信号ＶＣＴ１はＨレベルになり、副スイッチ素子１２はオン状態となる。これにより放電期間ｔ１１では、まず、ＰＷＭ信号ＶＣＰ２のパルス幅に応じた分だけ、第２の出力電圧ＶＯ２が上昇し、次に、ＰＷＭ信号ＶＣＰ１のパルス幅に応じた分だけ、第１の出力電圧ＶＯ１が上昇する。このように昇圧期間ＴＢ４では、第１および第２の出力電圧ＶＯ１、ＶＯ２が共に上昇する。
【００８６】
以上に示すように、ＤＣ−ＤＣコンバータ２によれば、第１および第２の出力電圧ＶＯ１、ＶＯ２の上昇幅を独立して調整することにより、第１および第２の出力電圧ＶＯ１、ＶＯ２をそれぞれの目標電圧に正確に一致させることができる。このように、多出力ＤＣ−ＤＣコンバータについても、第１の実施形態に係るＤＣ−ＤＣコンバータと同様の効果を奏することができる。
【００８７】
なお、ＤＣ−ＤＣコンバータ２では、２つのタイプの昇圧期間が交互に現れることとしたが、第１および第２の出力電圧ＶＯ１、ＶＯ２を所定の時間内に目標電圧まで上昇させることができる限り、２つのタイプの昇圧期間は任意の順序で現れてもよい。例えば、タイプ１の昇圧期間が１回現れた後に、タイプ２の昇圧期間が２回現れることとしてもよく、タイプ１の昇圧期間のみが連続して現れた後に、タイプ２の昇圧期間のみが連続して現れることとしてもよい。
【００８８】
また、ＤＣ−ＤＣコンバータ２は、タイプ１の昇圧期間の残り時間で第２の出力電圧ＶＯ２を上昇させ、タイプ２の昇圧期間の残り時間で第１の出力電圧ＶＯ１を上昇させることとしたが、タイプ１の昇圧期間では第１の出力電圧ＶＯ１のみを上昇させ、タイプ２の昇圧期間では第２の出力電圧ＶＯ２のみを上昇させてもよい。
【００８９】
また、ＤＣ−ＤＣコンバータ２は、２系統の電圧を出力することとしたが、副スイッチ素子と出力回路を必要な個数だけ備え、３つ以上の副スイッチ素子のうち１つを選択して３系統以上の電圧を出力してもよい。
【００９０】
（第３の実施形態）
図６は、本発明の第３の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。図６に示すＤＣ−ＤＣコンバータ３は、入力端子５、インダクタ６、主スイッチ素子１０、３０、主スイッチ制御回路３１、副スイッチ素子１２、２２、整流回路１３、２３、３３、平滑回路１４、２４、３４、出力端子１５、２５、３５、誤差検出回路１６、２６、誤差／パルス変換回路１７、２７、副スイッチ制御回路２８、および、レベルシフト回路１９、２９を備えている。ＤＣ−ＤＣコンバータ３は、入力端子５に直流電源６０が接続され、出力端子１５、２５、３５にそれぞれ負荷６１〜６３が接続された状態で動作する。本実施形態の構成要素のうち、第１および第２の実施形態と同一の構成要素については、同一の参照符号を付して説明を省略する。
【００９１】
ＤＣ−ＤＣコンバータ３においても、第２の実施形態に係るＤＣ−ＤＣコンバータ２と同じ構成要素が、第１および第２の出力回路として機能する。これに加えて、整流回路３３、平滑回路３４、および、出力端子３５は、第３の出力回路として機能する。ＤＣ−ＤＣコンバータ３は、直流電源６０から供給された電源入力電位ＶＩＮを１個のインダクタを用いて昇圧し、第１〜第３の出力回路から、それぞれ、第１〜第３の出力電圧ＶＯ１〜ＶＯ３を出力する。ただし、第１および第２の出力電圧ＶＯ１、ＶＯ２は正の電圧であるのに対して、第３の出力電圧ＶＯ３は負の電圧である。
【００９２】
主スイッチ素子３０は、入力端子５とインダクタ６との間に設けられ、第２の主スイッチ素子として機能する。主スイッチ素子３０は、ＰチャネルＭＯＳトランジスタによって構成される。主スイッチ素子３０は、ゲートに印加される制御信号ＶＧ３によってオン／オフ制御され、後段の回路に電力を供給するか否かを切り替えると共に、第３の出力回路に電流を流すか否かを切り替える。
【００９３】
第３の出力回路は、第１および第２の出力回路とは異なり、インダクタ６の主スイッチ素子３０側に設けられる。整流回路３３、平滑回路３４および出力端子３５は、整流回路１３、平滑回路１４および出力端子１５と同様の機能を有する。ただし、整流回路３３は、出力端子３５からインダクタ６と主スイッチ素子３０との接続点に向かう方向（図６に示す矢印の方向）にのみ電流ＩＳＷ３を流す。負荷６３は、出力端子３５に接続され、第３の出力電圧ＶＯ３によって駆動される任意の回路である。
【００９４】
主スイッチ制御回路３１は、主スイッチ素子１０、３０のオン／オフ制御を行う。より詳細には、主スイッチ制御回路３１は、直流電源６０から電源供給を受け、所定の周期でＨレベルとＬレベルとに切り替わる２本の制御信号ＶＧ０、ＶＧ３を出力する。主スイッチ素子１０は、制御信号ＶＧ０がＨレベルのときはオン状態になり、制御信号ＶＧ０がＬレベルのときはオフ状態になる。主スイッチ素子３０は、制御信号ＶＧ３がＨレベルのときにオフ状態になり、制御信号ＶＧ３がＬレベルのときはオン状態になる。
【００９５】
ＤＣ−ＤＣコンバータ３は、第２の実施形態に係るＤＣ−ＤＣコンバータ２と同様の原理により、第１および第２の出力電圧ＶＯ１、ＶＯ２を段階的に上昇させる。これに加えて、ＤＣ−ＤＣコンバータ３は、第３の出力電圧ＶＯ３を段階的に下降させる。本実施形態では、第１の出力電圧ＶＯ１を優先的に上昇させる昇圧期間をタイプ１の昇圧期間、第２の出力電圧ＶＯ２を優先的に上昇させる昇圧期間をタイプ２の昇圧期間、第３の出力電圧ＶＯ３のみを下降させる昇圧期間をタイプ３の昇圧期間という。ＤＣ−ＤＣコンバータ３では、タイプ１〜３の昇圧期間は、例えば順に繰り返し現れる。
【００９６】
図７は、ＤＣ−ＤＣコンバータ３における電流と電圧とスイッチ素子の状態の変化を示す図である。図７において、ＩＭＳ２は、主スイッチ素子３０への流入電流を表し、ＩＳＷ３は、整流回路３３からの出力電流を表す。ＶＱは、インダクタ６の入力側電位（すなわち、インダクタ６と主スイッチ素子３０との接続点の電位）を表す。以下では、ＶＯ３＜０Ｖ＜ＶＩＮ＜ＶＯ１＜ＶＯ２（例えば、ＶＩＮは３Ｖ、ＶＯ１は４Ｖ、ＶＯ２は８Ｖ、ＶＯ３は−２Ｖ）であり、昇圧期間ＴＣ１〜ＴＣ３はそれぞれタイプ１〜３の昇圧期間であるとして、昇圧期間ＴＣ１〜ＴＣ３におけるＤＣ−ＤＣコンバータ３の動作を説明する。
【００９７】
＜昇圧期間ＴＣ１およびＴＣ２＞
タイプ１または２の昇圧期間では、主スイッチ制御回路３１は、Ｌレベルの制御信号ＶＧ３を出力する。このため、タイプ１または２の昇圧期間では、主スイッチ素子３０はオン状態になり、ＤＣ−ＤＣコンバータ３は、第２の実施形態に係るＤＣ−ＤＣコンバータ２と同じ動作を行う。したがって、タイプ１の昇圧期間の放電期間では、まずＰＷＭ信号ＶＣＰ１のパルス幅に応じた分だけ、第１の出力電圧ＶＯ１が上昇し、次に残りの時間で、ＰＷＭ信号ＶＣＰ２のパルス幅に応じた分だけ、第２の出力電圧ＶＯ２が上昇する。また、タイプ２の昇圧期間の放電期間では、まずＰＷＭ信号ＶＣＰ２のパルス幅に応じた分だけ、第２の出力電圧ＶＯ２が上昇し、次に残りの時間で、ＰＷＭ信号ＶＣＰ１のパルス幅に応じた分だけ、第１の出力電圧ＶＯ１が上昇する。
【００９８】
なお、タイプ１または２の昇圧期間では、電位ＶＱは、直流電源６０から供給される電源入力電位ＶＩＮに一致し、第３の出力電圧ＶＯ３よりも高い。また、上述したように、整流回路３３は、出力端子３５からインダクタ６および主スイッチ素子３０の接続点に向かう方向にのみ電流を流す。したがって、タイプ１または２の昇圧期間では、インダクタ６にエネルギーが蓄積されても、第３の出力回路には電流は流れないので、第３の出力電圧ＶＯ３は下降しない。
【００９９】
＜昇圧期間ＴＣ３の充電期間ｔ７＞
タイプ３の昇圧期間の充電期間でも、主スイッチ制御回路３１はＬレベルの制御信号ＶＧ３を出力するので、主スイッチ素子３０はオン状態になる。したがって、タイプ３の昇圧期間の充電期間でも、ＤＣ−ＤＣコンバータ３は、第２の実施形態に係るＤＣ−ＤＣコンバータ２と同じ動作を行う。このため、充電期間ｔ７でも、インダクタ６にエネルギーが蓄積される。
【０１００】
＜昇圧期間ＴＣ３の放電期間ｔ８＞
タイプ３の昇圧期間の放電期間では、主スイッチ制御回路３１はＨレベルの制御信号ＶＧ０、ＶＧ３を出力し、副スイッチ制御回路２８はＬレベルの制御信号ＶＣＴ１、ＶＣＴ２を出力する。このため、主スイッチ素子１０はオン状態を保ち、副スイッチ素子１２、２２はオフ状態を保つ一方で、主スイッチ素子３０はオン状態からオフ状態に変化する。
【０１０１】
主スイッチ素子３０がオン状態からオフ状態に変化した瞬間に、インダクタ６に蓄積されたエネルギーによって、インダクタ６の両端に誘起電圧が発生し、電位ＶＱが大きく低下する。その後の放電期間では、インダクタ６は、蓄積したエネルギーを放出する。このとき電位ＶＱは第３の出力電圧ＶＯ３よりも低いので、第３の出力回路からインダクタ６および主スイッチ素子１０を経由して、主スイッチ素子１０のソース側接地に電流が流れる（図７に示す放電期間ｔ８の電流ＩＳＷ３、電流ＩＬＸおよび電流ＩＭＳ１を参照）。電流ＩＳＷ３は、整流回路３３で整流され、平滑回路３４でて平滑化されるので、第３の出力電圧ＶＯ３は、タイプ３の昇圧期間の放電期間では滑らかに下降する。
【０１０２】
なお、タイプ３の昇圧期間では、副スイッチ制御回路２８は、Ｌレベルの制御信号ＶＣＴ１を出力する。レベルシフト回路１９は、制御信号ＶＣＴ１がＬレベルのときは、インダクタ６の出力側電位ＶＰを制御信号ＶＧ１として出力する。このため、副スイッチ素子１２は、ゲート電位とソース電位とが一致するためにオフ状態となる。したがって、タイプ３の昇圧期間の放電期間では、インダクタ６に蓄積されたエネルギーによって第１の出力回路に電流は流れず、第１の出力電圧ＶＯ１は上昇しない。同様の理由により、タイプ３の昇圧期間の放電期間では、第２の出力電圧ＶＯ２も上昇しない。
【０１０３】
＜昇圧期間ＴＣ３の待機期間ｔ９＞
インダクタ６がエネルギーの放出を完了したときに、電位ＶＱは０Ｖまで上昇する。その後、制御信号ＶＧ０が再びＨレベルとなるまで、ＤＣ−ＤＣコンバータ３における電流および電圧は変化しない。待機期間では、主スイッチ制御回路３１はＨレベルの制御信号ＶＧ０、ＶＧ３を出力し、副スイッチ制御回路２８はＬレベルの制御信号ＶＣＴ１、ＶＣＴ２を出力する。このため、主スイッチ素子１０はオン状態を保ち、主スイッチ素子３０および副スイッチ素子１２、２２はオフ状態を保つ。このように昇圧期間ＴＣ３では、第３の出力電圧ＶＯ３は、所定の下降幅だけ下降する。
【０１０４】
ＤＣ−ＤＣコンバータ３では、以上に述べたタイプ１〜３の昇圧期間が順に繰り返し現れる。これにより、第１および第２の出力電圧ＶＯ１、ＶＯ２は段階的に上昇し、第３の出力電圧ＶＯ３は段階的に下降する。したがって、ＤＣ−ＤＣコンバータ３によれば、第１および第２の出力電圧ＶＯ１、ＶＯ２の上昇幅を独立して調整することにより、第１および第２の出力電圧ＶＯ１、ＶＯ２をそれぞれの目標電圧に正確に一致させると共に、負の電圧である第３の出力電圧ＶＯ３を求めることができる。
【０１０５】
なお、ＤＣ−ＤＣコンバータ３についても、第２の実施形態に係るＤＣ−ＤＣコンバータ２と同様に、各種の変形例を構成することができる。具体的には、ＤＣ−ＤＣコンバータ３においても、３つのタイプの昇圧期間は、任意の順序で現れてもよい。また、ＤＣ−ＤＣコンバータ３は、副スイッチ制御回路２８から出力される制御信号ＶＣＴ１、ＶＣＴ２、および、主スイッチ制御回路３１から出力される制御信号ＶＧ３のパルス幅を制御することにより、第１〜第３の出力電圧ＶＯ１〜ＶＯ３の上昇幅（あるいは下降幅）を調整してもよく、あるいは、パルス幅の制御を行わなくてもよい。また、ＤＣ−ＤＣコンバータ３は、各タイプの昇圧期間の放電期間の残り時間で、当該昇圧期間で上昇または下降させるべき出力電圧以外の出力電圧を上昇または下降させてもよい。また、ＤＣ−ＤＣコンバータ３は、正の電圧を３系統以上出力してもよく、負の電圧を２系統以上出力してもよい。
【０１０６】
以下、図８を参照して、３つのタイプの昇圧期間が現れる順序を変更することによる効果を説明する。図８は、ＤＣ−ＤＣコンバータ３において、３つのタイプの昇圧期間が現れる順序を変更した場合の出力電圧の変化を示す図である。上述したように、タイプ１〜３の昇圧期間が順に繰り返し現れる場合には、第１〜第３の出力電圧ＶＯ１〜ＶＯ３は、図８（ａ）に示すように、並列に上昇（下降）する。また、最初にタイプ１の昇圧期間のみが繰り返し現れ、次にタイプ２の昇圧期間のみが繰り返し現れ、最後にタイプ３の昇圧期間のみが繰り返し現れる場合には、図８（ｂ）に示すように、最初に第１の出力電圧ＶＯ１が、次に第２の出力電圧ＶＯ２が、最後に第３の出力電圧ＶＯ３がそれぞれの目標電圧に到達する。以下、同様に、最初にあるタイプの昇圧期間のみが繰り返し現れ、次に別のタイプの昇圧期間のみが繰り返し現れ、最後に残りのタイプの昇圧期間のみが繰り返し現れる場合には、図８（ｃ）〜（ｇ）に示すように、第１〜第３の出力電圧ＶＯ１〜ＶＯ３を所望の順序で目標電圧に到達させることができる。
【０１０７】
このようにＤＣ−ＤＣコンバータ３によれば、３つのタイプの昇圧期間が現れる順序を変更することにより、第１〜第３の出力電圧ＶＯ１〜ＶＯ３を任意の順序でそれぞれの目標電圧に到達させることができる。したがって、複数レベルの電源電圧を必要とし、電源電圧の印加順序に制約を有する回路や電子機器に対しても、正しい順序で電源電圧を供給することができる。
【０１０８】
（第４の実施形態）
図９は、本発明の第４の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。図９に示すＤＣ−ＤＣコンバータ４は、第１の実施形態に係るＤＣ−ＤＣコンバータ１を負の出力電圧ＶＯ１を出力するように変形したものである。ＤＣ−ＤＣコンバータ４の構成および動作は、信号が逆特性である点を除き、ＤＣ−ＤＣコンバータ１と同じであるので、ここでは両者の相違点のみを説明する。
【０１０９】
ＤＣ−ＤＣコンバータ４は、ＤＣ−ＤＣコンバータ１と同じ構成要素を備えている。ただし、ＤＣ−ＤＣコンバータ４では、主スイッチ素子４０は、ＰチャネルＭＯＳトランジスタによって構成され、副スイッチ素子４２は、ＮチャネルＭＯＳトランジスタによって構成される。これに伴い、主スイッチ制御回路４１、誤差検出回路４６、誤差／パルス変換回路４７、副スイッチ制御回路４８、および、レベルシフト回路４９にも、ＤＣ−ＤＣコンバータ１とは逆特性の回路が使用される。レベルシフト回路４９は、制御信号ＶＣＴ１がＨレベルのときは、インダクタ６の出力側電位ＶＰを制御信号ＶＧ１として出力し、制御信号ＶＣＴ１がＬレベルのときは、インダクタ６の出力側電位ＶＰよりも所定の電圧ＶＭだけ高い電位（ＶＰ＋ＶＭ）を制御信号ＶＧ１として出力する。電圧ＶＭは、副スイッチ素子４２を構成するＮチャネルＭＯＳトランジスタの閾値電圧以上の電圧値に設定される。
【０１１０】
入力端子５には直流電源６０がＤＣ−ＤＣコンバータ１とは逆向きに接続され、整流回路１３は、ＤＣ−ＤＣコンバータ１とは逆方向に電流を流すように配置される。ＤＣ−ＤＣコンバータ４では、インダクタ６を流れる電流ＩＬＸ、および、主スイッチ素子４０を流れる電流ＩＭＳ１は、ＤＣ−ＤＣコンバータ１とは逆方向に流れる。
【０１１１】
図１０は、ＤＣ−ＤＣコンバータ４における電流と電圧とスイッチ素子の状態の変化を示す図である。図１０に示すように、制御信号ＶＧ０、ＶＧ１、ＶＣＴ１、および、電位ＶＰは、図３とは逆特性になる。より詳細には、直流電源６０が逆向きに接続されるために、インダクタ６における誘起電圧も逆向きなり、電位ＶＰは負の値になり、制御信号ＶＧ０、ＶＧ１、ＶＣＴ１は、いずれも、接地電位０Ｖと電源入力電位（−ＶＩＮ）との間で変化する。
【０１１２】
以上に示すように、ＤＣ−ＤＣコンバータ４によれば、副スイッチ素子４２のオン／オフ制御を正確に行い、負の出力電圧ＶＯ１を目標電圧に正確に一致させることができる。また、上記と同じ変形を第２および第３の実施形態に係るＤＣ−ＤＣコンバータ２、３に施すことにより、負の電圧を出力する多出力ＤＣ−ＤＣコンバータを構成することができる。
【０１１３】
なお、上記各実施形態に係るＤＣ−ＤＣコンバータでは、主スイッチ素子および副スイッチ素子としてＭＯＳトランジスタを用いることとしたが、これに代えて、例えばバイポーラトランジスタなどを用いてもよい。
【産業上の利用可能性】
【０１１４】
本発明のＤＣ−ＤＣコンバータは、目標電圧に正確に一致した電圧を出力できるという効果を奏するので、液晶ディスプレイやフラッシュメモリ等に電源を供給するＤＣ−ＤＣコンバータ等として利用することができる。
【図面の簡単な説明】
【０１１５】
【図１】本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図
【図２】図１に示すＤＣ−ＤＣコンバータに含まれるレベルシフト回路の詳細な構成を示す回路図
【図３】図１に示すＤＣ−ＤＣコンバータにおける電流と電圧とスイッチ素子の状態の変化を示す図
【図４】本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図
【図５】図４に示すＤＣ−ＤＣコンバータにおける電流と電圧とスイッチ素子の状態の変化を示す図
【図６】本発明の第３の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図
【図７】図６に示すＤＣ−ＤＣコンバータにおける電流と電圧とスイッチ素子の状態の変化を示す図
【図８】図６に示すＤＣ−ＤＣコンバータの出力電圧の変化を示す図
【図９】本発明の第４の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図
【図１０】図９に示すＤＣ−ＤＣコンバータにおける電流と電圧とスイッチ素子の状態の変化を示す図
【図１１】従来のＤＣ−ＤＣコンバータの第１の構成を示す図
【図１２】図１１に示すＤＣ−ＤＣコンバータにおける電流と電圧とスイッチ素子の状態の変化を示す図
【図１３】従来のＤＣ−ＤＣコンバータの第２の構成を示す図
【図１４】図１３に示すＤＣ−ＤＣコンバータにおける電流と電圧とスイッチ素子の状態の変化を示す図
【図１５】図１３に示すＤＣ−ＤＣコンバータにおける電流と電圧とスイッチ素子の状態の変化を示す図
【符号の説明】
【０１１６】
１、２、３、４…ＤＣ−ＤＣコンバータ
５…入力端子
６…インダクタ
１０、３０、４０…主スイッチ素子
１１、３１、４１…主スイッチ制御回路
１２、２２、４２…副スイッチ素子
１３、２３、３３…整流回路
１４、２４、３４…平滑回路
１５、２５、３５…出力端子
１６、２６、４６…誤差検出回路
１７、２７、４７…誤差／パルス変換回路
１８、２８、４８…副スイッチ制御回路
１９、２９、４９…レベルシフト回路
５１…定電圧電源
５２…抵抗器
５３…バッファ
５４…ダイオード
５５…バイポーラトランジスタ
６０…直流電源
６１、６２、６３…負荷
【図１】
2005168285.tif 000003
【図２】
2005168285.tif 000004
【図３】
2005168285.tif 000005
【図４】
2005168285.tif 000006
【図５】
2005168285.tif 000007
【図６】
2005168285.tif 000008
【図７】
2005168285.tif 000009
【図８】
2005168285.tif 000010
【図９】
2005168285.tif 000011
【図１０】
2005168285.tif 000012
【図１１】
2005168285.tif 000013
【図１２】
2005168285.tif 000014
【図１３】
2005168285.tif 000015
【図１４】
2005168285.tif 000016
【図１５】
2005168285.tif 000017