(57)【要約】【課題】  本発明は、絶縁ゲート型バイポーラトランジスタ及びその製造方法において、比較的簡便な方法で非常に薄いコレクタ層を形成することが可能なものを提供することを目的とする。【解決手段】  Ｐ＋型ベース領域１０４及びＮ＋型エミッタ領域１０５の表面上に、Ｔｉバリアメタル下地膜１１０とＴｉＮバリアメタル膜１１１を形成し、これらの上にエミッタ電極膜１１２をＡｌ−Ｓｉで形成する。Ｎ＋型バッファ層１０３の表面には、Ｐ−型コレクタ層１０９を積層形成している。Ｐ−型コレクタ層１０９は、コレクタ電極膜１１３となるＡｌ膜を６００℃から７００℃の範囲の温度で加熱することによって、Ｎ＋型バッファ層１０３の表層に非常に薄く形成される。このとき、エミッタ電極膜１１２からのＡｌの拡散は、Ｔｉバリアメタル下地膜１１０及びＴｉＮバリアメタル膜１１１によって阻止される。【選択図】  図１
2005135979.tif 000002
【特許請求の範囲】
【請求項１】
Ａｌをシリコン中に拡散することによって形成されたＰ型のコレクタ層と、
前記コレクタ層に積層して形成されたＮ型のバッファ層と、
前記バッファ層上に積層して形成されたＮ型のドリフト層と、
前記ドリフト層の表面に露出するように、かつ、前記ドリフト層の内部に選択的に形成されたＰ型のベース領域と、
前記ベース領域の表面に露出するように、かつ、前記ベース領域の内部に選択的に形成されたＮ型のエミッタ領域と、
前記ドリフト層、前記ベース領域及び前記エミッタ領域の表面を選択的に覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に積層して形成されたゲート電極膜と、
前記ゲート絶縁膜及び前記ゲート電極膜を覆うように形成された層間絶縁膜と、
前記第１の導電領域、前記第２の導電領域及び前記層間絶縁膜上に形成されると共に、Ｔｉからなるバリアメタル下地膜と、
前記バリアメタル下地膜上に積層して形成されると共に、ＴｉＮからなるバリアメタル膜と、
前記バリアメタル膜上に積層して形成させると共に、Ａｌ−ＳｉまたはＡｌ−Ｓｉ−Ｃｕからなるエミッタ電極膜と、
前記コレクタ層の表面上に形成されると共に、Ａｌからなるコレクタ電極膜と、
を有することを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項２】
前記コレクタ層は、前記コレクタ電極膜を加熱してＡｌをバッファ層内に拡散することにより形成されたことを特徴とする請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項３】
Ｎ型の半導体基板のトランジスタ形成面側に電解効果トランジスタ構造を形成する第１の工程と、
前記半導体基板のトランジスタ形成面の所定領域上にＴｉ膜とＴｉＮ膜を積層形成する第２の工程と、
前記ゲート電極及び前記ＴｉＮ膜上にＡｌ−Ｓｉ膜またはＡｌ−Ｓｉ−Ｃｕ膜を形成する第３の工程と、
前記半導体基板のコレクタ電極膜形成面側を研削または研磨して前記半導体基板を所定の厚さにする第４の工程と、
前記コレクタ電極膜形成面上にＡｌ膜を形成する第５の工程と、
前記Ａｌ膜を加熱して前記半導体基板の表層に拡散させ、前記半導体基板のコレクタ電極膜形成面側の表層にＰ型のコレクタ層を形成する第６の工程と、
を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項４】
前記第６の工程は、前記Ａｌ膜を６００℃から７００℃の範囲の温度で加熱するものであることを特徴とする請求項３に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型バイポーラトランジスタ及びその製造方法に係り、特にコレクタ層を薄く形成する製造方法に関する。
【背景技術】
【０００２】
近年、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）においても薄型化が図られるようになっている。絶縁ゲート型バイポーラトランジスタの薄型化を進めるためには、コレクタ層を数μｍ程度あるいはそれ以下の薄さにする必要がある。そこで、本件の発明者は、コレクタ層を非常に薄く形成征するために、以下に述べる方法を発明した。図５は、従来技術に係る絶縁ゲート型バイポーラトランジスタの製造方法を示す断面図である。図３の符号において、２０１は注入基板、２０２はＮ＋型バッファ層、２０３はＮ−型ドリフト層、２０４はＰ＋型ベース領域、２０５はＮ＋型エミッタ領域、２０６はゲート絶縁膜、２０７はゲート電極膜、２０８は層間絶縁膜、２２０は支持基板、２２１はＮ型層、２２２はＰ＋層、２２３はシリコン酸化膜を示す。
【０００３】
この製造方法では、図５（ａ）に示すように、まず注入基板２０１と支持基板２２０とを貼り合わせる。注入基板２０１は、絶縁ゲート型バイポーラトランジスタを形成するためのものであり、支持基板２２０は、注入基板２０１にコレクタ層を形成するためのものであり、同時に注入基板２０１の補強材としての役割も果たす。なお、注入基板２０１と支持基板２２０とを貼り合わせる前に、注入基板２０１には、Ｎ＋型バッファ層２０２、Ｎ−型ドリフト層２０３、Ｐ＋型ベース領域２０４、Ｎ＋型エミッタ領域２０５、ゲート絶縁膜２０６、ゲート電極膜２０７、層間絶縁膜２０８及びエミッタ電極膜２１０、すわなち、ＭＯＳ型電解効果トランジスタ（ＭＯＳＦＥＴ）の構造を形成しておく。また、支持基板２２０には、Ｎ型層２２１、ボロンをドープしたＰ＋層２２２と、これらを包むシリコン酸化膜２２３を形成しておく。
【０００４】
次に、図５（ｂ）に示すように、支持基板２２０を加熱する。支持基板２２０の加熱によって、Ｐ＋層２２２に含まれるボロンイオンを、シリコン酸化膜２２３を介して注入基板２０１に浸透させる、いわゆる熱抜けを行う。これによって、支持基板２２０にＰ＋型コレクタ層１０２が形成される。このような熱抜けにおいては、相当長時間に渡って加熱しない限り、ボロンイオンが１０μｍあるいはそれ以上深く浸透することはない。したがって、以上の方法によれば、非常に高価なＲＴＡ（ラピッド・サーマル・アニール）装置を使用せずに、数μｍ程度の薄さのＰ＋型コレクタ層１０２を形成することが容易に実現できる。
【０００５】
しかし、この方法は、非常に薄いＰ＋型コレクタ層１０２を確実に形成できる反面、Ｎ型層２２１、Ｐ＋層２２２及びシリコン酸化膜２２３を形成した支持基板２２０を準備し、さらに注入基板２０１と支持基板２２０とを貼り合わせる必要があり、従来型の絶縁ゲート型バイポーラトランジスタの製造工程よりも工程数が多くなり、工程管理もより複雑になる。
【特許文献１】先行出願：特願２００３−１１２５５６号  第７頁ないし第９頁、及び図１ないし図４に記載
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、以上の課題に鑑みて、絶縁ゲート型バイポーラトランジスタ及びその製造方法において、比較的簡便な方法で非常に薄いコレクタ層を形成することが可能なものを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するための手段として、本発明は、絶縁ゲート型バイポーラトランジスタにおいて、Ａｌをシリコン中に拡散することによって形成されたＰ型のコレクタ層と、  前記コレクタ層に積層して形成されたＮ型のバッファ層と、  前記バッファ層上に積層して形成されたＮ型のドリフト層と、前記ドリフト層の表面に露出するように、かつ、前記ドリフト層の内部に選択的に形成されたＰ型のベース領域と、前記ベース領域の表面に露出するように、かつ、前記ベース領域の内部に選択的に形成されたＮ型のエミッタ領域と、  前記ドリフト層、前記ベース領域及び前記エミッタ領域の表面を選択的に覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に積層して形成されたゲート電極膜と、前記ゲート絶縁膜及び前記ゲート電極膜を覆うように形成された層間絶縁膜と、前記第１の導電領域、前記第２の導電領域及び前記層間絶縁膜上に形成されると共に、Ｔｉからなるバリアメタル下地膜と、前記バリアメタル下地膜上に積層して形成されると共に、ＴｉＮからなるバリアメタル膜と、前記バリアメタル膜上に積層して形成させると共に、Ａｌ−Ｓｉからなるエミッタ電極膜と、前記コレクタ層の表面上に形成されると共に、Ａｌからなるコレクタ電極膜と、を有することを特徴とするものである。
【０００８】
したがって、上記の手段によれば、ベース領域及びエミッタ領域をバリアメタル下地膜及びバリアメタル膜で覆うようにしたので、エミッタ電極膜のＡｌがベース領域及びエミッタ領域へ拡散することを防止しつつ、コレクタ電極膜のＡｌを加熱して拡散させてコレクタ層を形成することができる。
【０００９】
なお、上記の絶縁ゲート型バイポーラトランジスタにおいて、前記コレクタ層は、前記コレクタ電極膜を加熱してＡｌをバッファ層内に拡散することにより形成されているものにできる。
【００１０】
また、本発明は、絶縁ゲート型バイポーラトランジスタの製造方法において、Ｎ型の半導体基板のトランジスタ形成面側に電解効果トランジスタ構造を形成する第１の工程と、  前記半導体基板のトランジスタ形成面の所定領域上にＴｉ膜とＴｉＮ膜を積層形成する第２の工程と、前記ゲート電極及び前記ＴｉＮ膜上にＡｌ−Ｓｉ膜またはＡｌ−Ｓｉ−Ｃｕ膜を形成する第３の工程と、  前記半導体基板のコレクタ電極膜形成面側を研削または研磨して前記半導体基板を所定の厚さにする第４の工程と、前記コレクタ電極膜形成面上にＡｌ膜を形成する第５の工程と、  前記Ａｌ膜を加熱して前記半導体基板の表層に拡散させ、前記半導体基板のコレクタ電極膜形成面
側の表層にＰ型のコレクタ層を形成する第６の工程と、を有することを特徴とするものとした。
【００１１】
したがって、上記の手段によれば、コレクタ電極膜を加熱するベース領域及びエミッタ領域を第１のバリアメタル膜及び第２のバリアメタル膜で覆うようにしたので、Ａｌ膜を半導体基板へ拡散させるときに、Ａｌ−Ｓｉ膜からのＡｌがベース領域及びエミッタ領域へ拡散することを防止することができる。
【００１２】
なお、上記の絶縁ゲート型バイポーラトランジスタの製造方法において、前記第７の工程は、前記Ａｌ膜を６００℃から７００℃の範囲の温度で加熱するものにできる。
【発明の効果】
【００１３】
本発明は、ベース領域及びエミッタ領域をバリアメタル下地膜及びバリアメタル膜で覆うようにしたので、Ａｌの拡散でコレクタ層を形成することができ、支持基板等を用いない比較的簡便な方法で非常に薄いコレクタ層を形成することができる。
【発明を実施するための最良の形態】
【００１４】
本発明は、絶縁ゲート型バイポーラトランジスタ（これ以降の説明では「ＩＧＢＴ」とする）において、コレクタ電極膜を加熱し、コレクタ電極のＡｌを半導体基板の表層に拡散させてコレクタ層を形成したところに最も大きな特徴がある。以下に、この特徴を有する実施例について図面を参照しながら詳しく説明する。
【実施例１】
【００１５】
本発明の実施例１について、図面に基づいて詳しく説明する。図１は、本発明の実施例に係るＩＧＢＴを示す断面図である。図１において、１００はＩＧＢＴ、１０１はシリコン積層部、１０２はＮ＋型バッファ層、１０３はＮ−型ドリフト層、１０４はＰ＋型ベース領域、１０５はＮ＋型エミッタ領域、１０６はゲート絶縁膜、１０７はゲート電極膜、１０８は層間絶縁膜、１０９はＰ−型コレクタ層、１１０はＴｉバリアメタル下地膜、１１１はＴｉＮバリアメタル膜、１１２はエミッタ電極膜、１１３はコレクタ電極膜である。
【００１６】
図１に示すように、ＩＧＢＴ１００は、パンチスルー型の絶縁ゲート型バイポーラトランジスタである。Ｎ＋型バッファ層１０２は、Ｎ＋型のシリコン基板であり、その上にエピタキシャル成長によってＮ−型ドリフト層１０３を積層形成している。また、Ｎ−型ドリフト層１０３の表面付近には、Ｐ＋型ベース領域１０４と、Ｐ＋型ベース領域１０４に内包される２つのＮ＋型エミッタ領域１０５を形成している。Ｐ＋型ベース領域１０４及びＮ＋型エミッタ領域１０５は、Ｎ＋型エミッタ領域１０５の表面からＰ型及びＮ型の不純物を注入し、さらにこれらの不純物を高温で拡散させることによって形成する。
【００１７】
また、隣り合うＰ＋型ベース領域１０４の間を覆うようにゲート絶縁膜１０６を形成している。ゲート絶縁膜１０６は、Ｎ−型ドリフト層１０３上に成膜したシリコン酸化膜を写真工程及びエッチング工程によって所定のパターンとなるように形成したものである。さらに、ゲート絶縁膜１０６上にはゲート電極膜１０７を形成している。ゲート電極膜１０７は、ゲート絶縁膜１０６上に堆積したポリシリコンを写真工程及びエッチング工程によって所定のパターンとなるように形成したものである。なお、ゲート電極膜１０６は、Ｍｏなどの金属やシリサイドなどで形成することも可能である。くわえて、ゲート絶縁膜１０６及びゲート電極膜１０７を覆うように層間絶縁膜１０９を形成している。層間絶縁膜１０８は、ゲート電極膜１０７などの上に成膜したシリコン酸化膜を写真工程及びエッチング工程によって所定のパターンとなるように形成したものである。
【００１８】
また、露出しているＰ＋型ベース領域１０４及びＮ＋型エミッタ領域１０５、並びに、層間絶縁膜１０９上には、Ｔｉバリアメタル下地膜１１０とＴｉＮバリアメタル膜１１１をスパッタリングで形成している。くわえて、ＴｉＮバリアメタル膜１１１及び層間絶縁膜１０８の上には、エミッタ電極膜１１２を形成している。ＴｉＮバリアメタル膜１１１は、後述するＰ−型コレクタ層１０９の形成時に、エミッタ電極膜１１２のＡｌがシリコン積層部１０１への拡散することを抑える障壁として形成している。なお、Ｔｉバリアメタル下地膜１１０上にＴｉＮバリアメタル膜１１１を積層している理由は、Ｔｉバリアメタル下地膜１１０は、ＴｉＮバリアメタル膜１１１をＰ＋型ベース領域１０４及びＮ＋型エミッタ領域１０５の表面上に直接形成すると両者の間の抵抗が大きくなるので、この抵抗を押さえるために形成される。また、エミッタ電極膜１１２は、Ａｌ−Ｓｉ膜であり、スパッタリングで形成されている。なお、エミッタ電極膜１０６は、Ａｌ−Ｓｉ−Ｃｕ膜で形成することも可能である。
【００１９】
また、Ｎ＋型バッファ層１０３のＮ−型ドリフト層１０４と反対側には、Ｐ−型コレクタ層１０９を積層形成している。Ｐ−型コレクタ層１０９は、後述する方法によって、Ｎ＋型バッファ層１０３の表層に数μｍと浅く、かつ、低濃度のＰ型層として形成されたものである。さらに、Ｐ−型コレクタ層１０９の表面には、コレクタ電極膜１１３を形成している。コレクタ電極膜１１３は、Ａｌ膜であり、スパッタリングによって形成される。なお、コレクタ電極膜１１３については、Ａｌ膜上に別種の金属膜を積層して多層金属膜からなるものとしても良い。
【００２０】
以上の構成において、ゲート電極膜１０７とエミッタ電極膜１１２との間に閾値以上の電圧を印加すると、Ｐ＋型ベース領域１０４の表層にチャネルが現れて、Ｎ−型ドリフト層１０３で伝導度変調を生じながらコレクタ電極膜１１３からエミッタ電極膜１１２へ電流が流れる。
【００２１】
ところで、コレクタ電極膜１１３からエミッタ電極膜１１２へ電流が流れるとき、Ｐ−型コレクタ層１０９からＮ＋型バッファ層１０３へ正孔が注入される。しかし、Ｐ−型コレクタ層１０９は浅くかつ低濃度に形成されているので、一般的なＩＧＢＴよりも正孔の注入量が非常に少なくなる。したがって、一般的なＰ型コレクタ層を形成したＩＧＢＴよりもスイッチング特性は相当に良くなる。
【００２２】
なお、以上の説明において、シリコン酸化膜によって形成した絶縁膜は、シリコンチッ化膜によって形成することも可能である。また、ＩＧＢＴ１００は、パンチスルー型のものとして説明したが、本発明はノンパンチスルー型のＩＧＢＴ、すなわちシリコン積層部１０１がＮ−型単層のものにも好ましく適用できる。
【００２３】
続けて、図１に示したＩＧＢＴの製造方法について説明する。図２ないし図４は、本発明の実施例に係るＩＧＢＴを示す断面図（１）ないし（３）である。図２ないし図４において用いた符号は、すべて図１と同じものを示す。
【００２４】
まず、図２（ａ）に示すように、Ｎ＋型バッファ層１０２上にＮ−型ドリフト層１０３とを形成した後、Ｐ＋型ベース領域１０４、Ｎ＋型エミッタ領域１０５、ゲート絶縁膜１０６、ゲート電極膜１０７及び層間絶縁膜１０８からなる電解効果トランジスタの構造を形成する。なお、これらの部分の形成は、上述の方法によって行う。
【００２５】
次に、図２（ｂ）に示すように、露出しているＰ＋型ベース領域１０４及びＮ＋型エミッタ領域１０５、並びに、層間絶縁膜１０９上には、Ｔｉバリアメタル下地膜１１０とＴｉＮバリアメタル膜１１１を連続したスパッタリングで形成する。そして、図３（ｃ）に示すように、エミッタ電極膜１１２となるＡｌ−Ｓｉ膜をスパッタリングで形成し、さらに、図３（ｄ）に示すように、Ｎ＋型バッファ層１０２の表面を研削及び研磨して、シリコン積層部１０１を所定の膜厚にする。なお、研磨に代えてウェットエッチングを行うことも可能である。また、エミッタ電極膜は、Ａｌ−Ｓｉ−Ｃｕ膜をスパッタリングすることによって形成しても良い。さらに、Ｎ＋型バッファ層１０２の表層には、研削によって結晶欠陥が発生するが、この結晶欠陥を意図的に残すことにより、ライフタイムキラーとして利用することも可能である。
【００２６】
さらに、図４（ｅ）に示すように、Ｎ＋型バッファ層１０２の表面に、コレクタ電極膜１１３となるＡｌ膜をスパッタリングによって形成する。なお、このスパッタリングに代えて真空蒸着によって形成することも可能である。次に、図４（ｆ）に示すように、形成したＡｌ膜を６００℃から７００℃の範囲の温度で加熱する。この範囲の温度で加熱することにより、Ａｌ膜からの拡散でＮ＋型バッファ層１０２の表面に低濃度のＰ型層、すなわち図１に示したＰ−型コレクタ層１０９を形成することができる。また、この範囲の温度であれば、エミッタ電極膜１１２からのＡｌの無用な拡散をＴｉＮバリアメタル膜１１１によって確実に阻止することができる。
【００２７】
以上の製造方法によれば、支持基板を使用せずに非常に薄いコレクタ層を形成することができる。なお、Ｎ＋型バッファ層１０２の表面を研削及び研磨した結果、シリコン積層部１０１が反るなどの問題が発生する場合には、あらかじめＡｌ膜を形成した支持基板をシリコン積層部１０１に貼り付け、その後にＡｌ膜を加熱することによってＰ−型コレクタ層１０９を形成することも可能である。このようにすれば、支持基板で反りを防止しつつコレクタ層を形成することが可能になる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施例に係るＩＧＢＴを示す断面図である。
【図２】本発明の実施例に係るＩＧＢＴを示す断面図（１）である。
【図３】本発明の実施例に係るＩＧＢＴを示す断面図（２）である。
【図４】本発明の実施例に係るＩＧＢＴを示す断面図（３）である。
【図５】従来技術に係る絶縁ゲート型バイポーラトランジスタの製造方法を示す断面図である。
【符号の説明】
【００２９】
１００：ＩＧＢＴ
１０１：シリコン積層部
１０２：Ｎ＋型バッファ層
１０３：Ｎ−型ドリフト層
１０４：Ｐ＋型ベース領域
１０５：Ｎ＋型エミッタ領域
１０６：ゲート絶縁膜
１０７：ゲート電極膜
１０８：層間絶縁膜
１０９：Ｐ−型コレクタ層
１１０：Ｔｉバリアメタル下地膜
１１１：ＴｉＮバリアメタル膜
１１２：エミッタ電極膜
１１３：コレクタ電極膜
２０１：注入基板
２０２：Ｎ＋型バッファ層
２０３：Ｎ−型ドリフト層
２０４：Ｐ＋型ベース領域
２０５：Ｎ＋型エミッタ領域
２０６：ゲート絶縁膜
２０７：ゲート電極膜
２０８：層間絶縁膜
２２０：支持基板
２２１：Ｎ型層
２２２：Ｐ＋層
２２３：シリコン酸化膜
【図１】
2005135979.tif 000003
【図２】
2005135979.tif 000004
【図３】
2005135979.tif 000005
【図４】
2005135979.tif 000006
【図５】
2005135979.tif 000007