(57)【要約】【課題】  ＴＦＴを用いた駆動回路を備えた表示装置において、十分な輝度のＤレンジを確保し、良好な階調性、高コントラストの画像表示を実現する。【解決手段】  データ線１１毎に電流設定回路１を配置し、ブランキング期間において、非表示の映像電流より補正電流を設定し、該補正電流により表示にかかる映像電流を補正し、黒表示におけるＥＬ素子への電流の供給を０とし、また、電圧電流変換回路のトランジスタの自己放電によって該トランジスタのしきい値リセットを行った後に印加する黒表示に対応する映像信号の電位とトランジスタのソース電位との電位差の絶対値を、しきい値リセット時の映像信号の電位とトランジスタのソース電位との電位差の絶対値よりも小さくする。【選択図】      図１
2005157322.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素をマトリクス配置し、各行の画素を共通に走査線に接続し、各列の画素を共通にデータ線に接続してなる画像表示部を備え、走査線を順次選択すると同時に、選択した行の各画素の表示に応じたレベルの映像電流を当該画素が接続されたデータ線に印加して表示を行う表示装置において、上記各画素を駆動するための駆動回路であって、
データ線毎に少なくとも一つの電流設定回路を接続し、該電流設定回路において、表示に関与しない期間においてデータ線に流れる電流を検出し、該検出した電流を補正電流として、表示にかかる電流がデータ線に印加されるべき期間において、上記補正電流によって補正した映像電流をデータ線に印加することを特徴とする駆動回路。
【請求項２】
上記補正電流を流すためのトランジスタを有しており、上記表示に関与しない期間において上記データ線に流れる電流によって上記補正電流を流すための上記トランジスタのゲート電圧を設定し、上記表示にかかる電流がデータ線に印加されるべき期間において、補正前の映像電流から上記トランジスタが流す補正電流を引いた電流を映像電流として流すことを特徴とする請求項１に記載の駆動回路。
【請求項３】
請求項１もしくは２に記載の駆動回路を備えた表示装置であって、各画素が、注入電流に対応して発光動作する素子を備えていることを特徴とする表示装置。
【請求項４】
前記素子がエレクトロルミネッセンス素子である請求項３に記載の表示装置。
【請求項５】
制御電極と第１及び第２の主電極とを有するトランジスタを含む回路において、前記第１の主電極に流れる電流を制御する制御方法であって、
前記制御電極の電位を前記第２の主電極に印加される電位に近づけて、前記制御電極の電位と前記第２の主電極に印加される電位との電位差を前記トランジスタのしきい値電圧に接近させる第１のステップと、
前記第１のステップで設定された前記制御電極の電位に、映像信号の電位振幅に対応した電圧を加えた電位を前記制御電極の電位として設定する第２のステップと、
を有しており、
前記第２のステップにおいて前記映像信号が最低レベルである場合に前記制御電極の電位として設定される電位と、前記第２のステップにおいて前記第２の主電極に与えられる電位との差の絶対値は、前記第１のステップで設定された前記制御電極の電位と、前記第２のステップにおいて前記第２の主電極に与えられる電位との差の絶対値よりも小さいことを特徴とする制御方法。
【請求項６】
前記第１のステップでは、前記第１の主電極と前記制御電極とを接続状態にすることで、前記制御電極の電位を前記第２の主電極に印加される電位に近づける請求項５に記載の制御方法。
【請求項７】
制御電極と第１及び第２の主電極とを有するトランジスタを含む回路において、前記第１の主電極に流れる電流を制御する制御方法であって、
前記制御電極と前記第１の主電極とを接続状態にすることで、前記制御電極の電位を前記第２の主電極に印加される電位に近づける第１のステップと、
前記第１のステップで設定された前記制御電極の電位に、映像信号の電位振幅に対応した電圧を加えた電位を前記制御電極の電位として設定する第２のステップと、
を有しており、
前記第２のステップにおいて前記映像信号が最低レベルである場合に前記制御電極の電位として設定される電位と、前記第２のステップにおいて前記第２の主電極に与えられる電位との差の絶対値は、前記第１のステップで設定された前記制御電極の電位と、前記第２のステップにおいて前記第２の主電極に与えられる電位との差の絶対値よりも小さいことを特徴とする制御方法。
【請求項８】
前記第１のステップの前に、前記制御電極の電位を前記第１のステップで設定される前記制御電極の電位よりも前記第２の主電極に印加される電位との間の電位差が大きい電位に設定するステップを有する請求項５乃至７のいずれかに記載の制御方法。
【請求項９】
前記第１の主電極には、前記電流を流す対象物が接続される請求項５乃至８のいずれかに記載の制御方法。
【請求項１０】
前記第１のステップにおいては、前記制御電極には容量を介して前記映像信号の入力部が接続される請求項５乃至９のいずれかに記載の制御方法。
【請求項１１】
前記第２のステップにおいては、前記制御電極には容量を介して前記映像信号の入力部が接続され、
前記最低レベルの前記映像信号の電位は、前記第１のステップにおける前記映像信号の電位よりも前記第２のステップにおける前記第２の主電極に与えられる電位に近い請求項１０に記載の制御方法。
【請求項１２】
前記トランジスタがＦＥＴであり、前記制御電極は該ＦＥＴのゲートである請求項５乃至１１のいずれかに記載の制御方法。
【請求項１３】
表示素子が配線に接続された表示装置を駆動する駆動方法であって、
請求項５乃至１２のいずれかに記載の制御方法によって制御された電流を前記配線に流すステップを有することを特徴とする表示装置の駆動方法。
【請求項１４】
制御電極と第１及び第２の主電極とを有するトランジスタ、
前記制御電極と前記第１の主電極との間の接続を制御する第１のスイッチ、及び、
前記制御電極に接続される容量、
を有しており、映像信号の電位に応じた大きさの電流を前記トランジスタの前記第１の主電極に流す電流信号出力回路と、
前記映像信号を供給する映像信号供給回路と、
前記第１のスイッチを制御する制御信号を供給する制御回路と、
を有しており、
前記制御電極には前記容量を介して前記制御回路が供給する前記映像信号の入力部が接続され、前記第２の主電極には所定の電位が供給されるように構成されており、
前記制御回路は、前記制御電極と前記第１の主電極との間を接続している状態から遮断している状態に切り替えるように前記第１のスイッチを制御する制御信号を、基準となる電位の前記映像信号が前記入力部に供給されている期間に前記第１のスイッチに供給するものであり、
前記映像信号供給回路は、前記第１のスイッチが前記制御電極と前記第１の主電極との間を遮断している状態のときに、映像表示に係わる変調電位を有する映像信号を供給するものであり、かつ、前記映像表示にかかわる変調電位の最低レベルの電位と前記第２の主電極に供給される前記所定の電位との電位差の絶対値は、前記基準となる電位と前記第２の主電極に供給される前記所定の電位との電位差の絶対値よりも小さいものである、
ことを特徴とする駆動装置。
【請求項１５】
更に、前記容量を介さずに前記制御電極の電位を前記第２の主電極に供給される電位から遠ざけるための充電経路を有する請求項１４に記載の駆動装置。
【請求項１６】
前記第１の主電極には、前記電流を流す対象物が接続される請求項１４もしくは１５に記載の駆動装置。
【請求項１７】
表示装置であって、
請求項１４乃至１６のいずれかに記載された駆動装置と、
前記第１の主電極に接続される配線と、
該配線に接続される表示素子と、
を有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号に基づいて、画像を表示する表示装置及びその駆動回路に関し、特に、該駆動回路を備え、画素が電流を注入して発光するエレクトロルミネッセンス（ＥＬ）素子を用いて構成された表示装置に関する。
【背景技術】
【０００２】
ＥＬ素子や液晶素子などを用いて構成されたフラットな表示装置においては、複数行、複数列に配置した画素を、行毎に垂直走査線に、列毎にデータ線に共通に接続し、垂直走査回路より各垂直走査線を選択すると同時に、水平走査回路より各データ線に所定の表示信号を印加して、選択された該当行の画素に所定の表示を行わせるマトリクス駆動が一般的である。
【０００３】
例えば、特許文献１には、アクティブマトリクス駆動によるＥＬ表示装置が開示されている。
【０００４】
ＥＬ素子の発光輝度は、該素子を流れる電流量によって制御される。従って、各データ線に印加される表示信号は、各画素の表示レベル（階調）に応じた正確な電流値でなければならず、また、高いコントラストを実現するためには、黒表示においてＥＬ素子に流れる電流を０とすることが理想的である。
【０００５】
特許文献２には、各画素行にＡ、Ｂ２本の走査線を接続し、走査線Ａの選択によってデータ線から取り込んだ信号電流レベルを、一端電圧レベルに変換して保持し、保持された電圧レベルに応じた電流レベルを駆動電流としてＥＬ発光素子に供給して発光させることにより、画素毎のＴＦＴのばらつきやリーク電流による発光輝度のばらつきを解消した表示装置が開示されている。
【０００６】
【特許文献１】米国特許第６３７３４５４号明細書
【特許文献２】特開２００１−１４７６５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
映像信号のレベルに応じた電流を供給対象に供給する回路において、最低レベルの映像信号が入力された場合に供給される電流の大きさを制御することが本願に係わる発明の課題である。
【課題を解決するための手段】
【０００８】
本願にかかわる第１の発明は、複数の画素をマトリクス配置し、各行の画素を共通に走査線に接続し、各列の画素を共通にデータ線に接続してなる画像表示部を備え、走査線を順次選択すると同時に、選択した行の各画素の表示に応じたレベルの映像電流を当該画素が接続されたデータ線に印加して表示を行う表示装置において、上記各画素を駆動するための駆動回路であって、
データ線毎に少なくとも一つの電流設定回路を接続し、該電流設定回路において、表示に関与しない期間においてデータ線に流れる電流を検出し、該検出した電流を補正電流として、表示にかかる電流がデータ線に印加されるべき期間において、上記補正電流によって補正した映像電流をデータ線に印加することを特徴とする駆動回路である。
【０００９】
第２の発明は、上記第１の発明において、上記補正電流を流すためのトランジスタを有しており、上記表示に関与しない期間において上記データ線に流れる電流によって上記補正電流を流すための上記トランジスタのゲート電圧を設定し、上記表示にかかる電流がデータ線に印加されるべき期間において、補正前の映像電流から上記トランジスタが流す補正電流を引いた電流を映像電流として流すことを特徴とする発明である。
【００１０】
本願に係る第３の発明は、上記第１もしくは第２の発明の駆動回路を備えた表示装置であって、各画素が、注入電流に対応して発光動作する素子を備えていることを特徴とする表示装置である。
【００１１】
本願に係る第４の発明は、上記第３の発明において、前記素子がエレクトロルミネッセンス素子であることを特徴とする表示装置である。
【００１２】
また本願に係わる第５の発明は、
制御電極と第１及び第２の主電極とを有するトランジスタを含む回路において、前記第１の主電極に流れる電流を制御する制御方法であって、
前記制御電極の電位を前記第２の主電極に印加される電位に近づけて、前記制御電極の電位と前記第２の主電極に印加される電位との電位差を前記トランジスタのしきい値電圧に接近させる第１のステップと、
前記第１のステップで設定された前記制御電極の電位に、映像信号の電位振幅に対応した電圧を加えた電位を前記制御電極の電位として設定する第２のステップと、
を有しており、
前記第２のステップにおいて前記映像信号が最低レベルである場合に前記制御電極の電位として設定される電位と、前記第２のステップにおいて前記第２の主電極に与えられる電位との差の絶対値は、前記第１のステップで設定された前記制御電極の電位と、前記第２のステップにおいて前記第２の主電極に与えられる電位との差の絶対値よりも小さいことを特徴とする制御方法の発明である。
【００１３】
また第６の発明は、上記第５の発明において、前記第１のステップでは、前記第１の主電極と前記制御電極とを接続状態にすることで、前記制御電極の電位を前記第２の主電極に印加される電位に近づけることを要件とする発明である。
【００１４】
また第７の発明は、
制御電極と第１及び第２の主電極とを有するトランジスタを含む回路において、前記第１の主電極に流れる電流を制御する制御方法であって、
前記制御電極と前記第１の主電極とを接続状態にすることで、前記制御電極の電位を前記第２の主電極に印加される電位に近づける第１のステップと、
前記第１のステップで設定された前記制御電極の電位に、映像信号の電位振幅に対応した電圧を加えた電位を前記制御電極の電位として設定する第２のステップと、
を有しており、
前記第２のステップにおいて前記映像信号が最低レベルである場合に前記制御電極の電位として設定される電位と、前記第２のステップにおいて前記第２の主電極に与えられる電位との差の絶対値は、前記第１のステップで設定された前記制御電極の電位と、前記第２のステップにおいて前記第２の主電極に与えられる電位との差の絶対値よりも小さいことを特徴とする制御方法の発明である。
【００１５】
なお、本願において、映像信号の電位振幅とは、映像信号の基準電位と変調電位との間の電位差のことを言う。変調電位は最低レベルから最高レベルまでの範囲の電位に設定された電位である。最低レベルの方が最高レベルよりも低電位である場合もあり、また逆の場合もある。最低レベルは以下の詳細な説明でいういわゆる黒レベルに相当する。黒レベルといっても、本願発明の適用対象がモノクロ表示のための映像信号を用いる構成に限られることを意味するものではない。映像信号が最低レベルである、とは、映像信号の変調電位が、該変調電位がとり得る最低の電位であることをいう。以下の詳細な説明ではブランキングレベルが映像信号の基準電位に相当する。
【００１６】
また第８の発明は、上記第５乃至第７のいずれかにおいて、前記第１のステップの前に、前記制御電極の電位を前記第１のステップで設定される前記制御電極の電位よりも前記第２の主電極に印加される電位との間の電位差が大きい電位に設定するステップを有することを要件とする発明である。
【００１７】
また第９の発明は、上記第５乃至第８の発明のいずれかにおいて、前記第１の主電極には、前記電流を流す対象物が接続されることを要件とする発明である。具体的には電流を流す対象物とは、駆動対象の素子が接続される配線を挙げることができる。更に前記トランジスタと該対象物との間に、該トランジスタと該対象物との間の接続関係を制御するためのスイッチを設けてもよい。前記第１のステップ及びもしくは第２のステップを実行している間は、前記トランジスタと前記対象物の間を非接続状態にしておくことで適切な設定がされていない状態で対象物に電流が流れることを抑制することができる。
【００１８】
また第１０の発明は、上記第５乃至第９の発明において、前記第１のステップにおいては、前記制御電極には容量を介して前記映像信号の入力部が接続されることを要件とする発明である。容量を介していることで、映像信号の電位がそのまま制御電極の電位として設定されることを回避することができる。また、第１のステップで設定された制御電極の電位と映像信号の電位との相対的な電位差を、容量によって保持することが可能となる。第１のステップにおいては前記映像信号は基準電位としておく構成を特に好適に採用できる。
【００１９】
また第１１の発明は、上記第１０の発明において、前記第２のステップにおいては、前記制御電極には容量を介して前記映像信号の入力部が接続され、
前記最低レベルの前記映像信号の電位は、前記第１のステップにおける前記映像信号の電位よりも前記第２のステップにおける前記第２の主電極に与えられる電位に近いことを要件とする発明である。
【００２０】
特に好適には、第１のステップにおいては映像信号を基準電位としておき、第２のステップにおける映像信号の変調電位と基準電位との電位差（映像信号の電位振幅に相当）に対応した電圧（容量を介して映像信号の入力部が制御電極に接続されるため、変調電位と基準電位との電位差と同じ電圧になるわけではない）が第１のステップにおいて設定された制御電極の電位に加えられるようにするとよい。
【００２１】
また第１２の発明は、上記第５乃至第１１の発明において、前記トランジスタがＦＥＴであり、前記制御電極は該ＦＥＴのゲートであることを要件とする発明である。また前記トランジスタが薄膜トランジスタ（ＴＦＴ）である構成を好適に採用できる。
【００２２】
また第１３の発明は、
表示素子が配線に接続された表示装置を駆動する駆動方法であって、
上記第５乃至第１２のいずれかの発明の制御方法によって制御された電流を前記配線に流すステップを有することを特徴とする表示装置の駆動方法の発明である。
【００２３】
また第１４の発明は、
制御電極と第１及び第２の主電極とを有するトランジスタ、
前記制御電極と前記第１の主電極との間の接続を制御する第１のスイッチ、及び、
前記制御電極に接続される容量、
を有しており、映像信号の電位に応じた大きさの電流を前記トランジスタの前記第１の主電極に流す電流信号出力回路と、
前記映像信号を供給する映像信号供給回路と、
前記第１のスイッチを制御する制御信号を供給する制御回路と、
を有しており、
前記制御電極には前記容量を介して前記制御回路が供給する前記映像信号の入力部が接続され、前記第２の主電極には所定の電位が供給されるように構成されており、
前記制御回路は、前記制御電極と前記第１の主電極との間を接続している状態から遮断している状態に切り替えるように前記第１のスイッチを制御する制御信号を、基準となる電位の前記映像信号が前記入力部に供給されている期間に前記第１のスイッチに供給するものであり、
前記映像信号供給回路は、前記第１のスイッチが前記制御電極と前記第１の主電極との間を遮断している状態のときに、映像表示に係わる変調電位を有する映像信号を供給するものであり、かつ、前記映像表示にかかわる変調電位の最低レベルの電位と前記第２の主電極に供給される前記所定の電位との電位差の絶対値は、前記基準となる電位と前記第２の主電極に供給される前記所定の電位との電位差の絶対値よりも小さいものである、
ことを特徴とする駆動装置の発明である。
【００２４】
また第１５の発明は、上記第１４の発明において、更に、前記容量を介さずに前記制御電極の電位を前記第２の主電極に供給される電位から遠ざけるための充電経路を有することを要件とする発明である。具体的には、この充電経路は、電源電位（以下の詳細な説明におけるＶｃｃ）を供給する経路と、その経路上に設けられたスイッチ（以下の詳細な説明におけるトランジスタＭ４，Ｍ１０）に相当する。
【００２５】
また第１６の発明は、上記第１４もしくは第１５の発明において、前記第１の主電極には、前記電流を流す対象物が接続されることを要件とする発明である。
【００２６】
また第１７の発明は、
表示装置であって、
上記第１４乃至第１６のいずれかの発明の駆動装置と、
前記第１の主電極に接続される配線と、
該配線に接続される表示素子と、
を有する表示装置の発明である。
【発明の効果】
【００２７】
本発明の駆動回路によれば、表示装置において、良好な階調表示が実現する。
【発明を実施するための最良の形態】
【００２８】
図１に、本発明の駆動回路を用いたＥＬ表示装置の一実施形態の表示パネルのブロック図を示す。本表示装置は、該表示パネルの外部に、該表示パネルに入力する、列走査制御信号、行走査制御信号、水平同期信号といった駆動回路の各スイッチを制御するための制御信号を供給する制御回路と、映像信号Ｖｉｄｅｏを供給する供給回路を含む制御装置１００１を備えている。尚、前記したように、当該制御装置は駆動電圧が低く、安価な回路から構成されている。
【００２９】
図中、１は電流設定回路、２は画素、３は列制御回路、４はシフトレジスタ、４ａはレジスタ、４ｂはサンプリング信号発生回路、５、５’はシフトレジスタ、６、７はゲート回路、８〜１０は入力回路、１１はデータ線、１２、１２’は走査線、２１は画像表示部、２２は駆動回路である。
【００３０】
本願に係わる発明の一つの実施形態は、電流信号を出力する回路である列制御回路３が発生した電流信号の大きさと、表示素子であるＥＬ素子及び画素回路が接続される配線であるデータ配線１１に流れる電流の大きさとを、電流設定回路１を用いて異ならしめ、それによって表示素子であるＥＬ素子及び画素回路が接続される配線であるデータ配線１１に流れる電流の大きさが適切な値になるようにする形態である。
【００３１】
本願に係わる他の発明の一つの実施形態は、電流信号を出力する回路である列制御回路３が発生する電流信号そのものの大きさを、映像信号の基準電位と映像信号の黒レベルとを異ならせることで適切な値にする形態である。この形態においては電流設定回路１は必要としない。
【００３２】
なおこれらの形態は組み合わせて用いることもできる。
【００３３】
まずは、電流設定回路１を用いる形態について説明する。
【００３４】
図１の表示パネルにおいて、画像表示部２１は複数の画素２を複数行、複数列に配置し、各行の画素２を共通に走査線１２に接続し、各列の画素２を共通にデータ線１１に接続している。尚、行方向にＲ（赤）、Ｇ（緑）、Ｂ（青）をそれぞれ発光するＥＬ素子を備えた３個の画素２を一組として、画像の最小表示単位とする。
【００３５】
入力された映像情報ＶＩＤは、映像信号Ｖｉｄｅｏと基準信号ＲＥＦからなり、ＲＧＢの情報を備えており、画素列の表示色に応じた色の情報が列制御回路３に入力される。映像信号Ｖｉｄｅｏはブランキングレベルを基準電位とし、最低レベルに対応する輝度０から最高レベルまでの範囲で所望の階調を実現するための変調電位を有している。列制御信号ＨＳはクロック信号と走査開始信号からなり、入力回路８においてレベル変換された後、各画素列に対応して配置されたシフトレジスタ４のレジスタ４ａに入力される。
【００３６】
水平同期信号ＨＤは、入力回路１０においてレベル変換された後、ゲート回路６、７に入力され、各ゲート回路６、７よりそれぞれ制御信号が出力され、列制御回路３とサンプリング信号発生回路４ｂに入力される。
【００３７】
レジスタ４ａは、入力された列制御信号ＨＳによりシフトパルスを出力し、後段のサンプリング信号発生回路４ｂは入力されたシフトパルスと制御信号によりサンプリング信号を発生する。サンプリング信号発生回路４ｂから出力されたサンプリング信号は、各画素列に対応して配置された列制御回路３に入力される。
【００３８】
列制御回路３においては、入力された制御信号及びサンプリング信号により、映像情報ＶＩＤより所定の画素２の映像電流ｉ（ｄａｔａ）をサンプルホールドし、データ線１１毎に配置させた電流設定回路１に供給する。
【００３９】
行制御信号ＶＳはクロック信号と行走査開始信号とからなり、入力回路９においてレベル変換された後、シフトレジスタ群の１段目に送られるが、本実施形態においては、電流設定回路１に行制御信号ＶＳを送るためのシフトレジスタ５’が、１行目の画素行に対応するシフトレジスタ５の前段に配置されているため、レベル変換された行制御信号ＶＳはシフトレジスタ５’に入力される。行制御信号ＶＳが入力されたシフトレジスタ群においては、シフトレジスタ５’より走査線１２’に電流設定制御信号が出力され、次いで後段以降のシフトレジスタ５より順次走査信号が走査線１２に出力される。
【００４０】
本実施形態の特徴は、データ線１１毎に電流設定回路１を配置し、各データ線１１に印加される映像電流ｉ（ｄａｔａ）を補正することにある。図２、図３に本発明で用いられる電流設定回路１の構成例を示す。図中、Ｐ１、Ｐ２、及び、Ｚはシフトレジスタ５’より出力された電流設定制御信号に含まれる制御信号である。また、ｉ（ｄａｔａ）１は前段の列制御回路３において映像信号Ｖｉｄｅｏよりサンプルホールドされた映像電流であり、ｉ（ｄａｔａ）２は当該回路から出力される映像電流である。ｉ（Ｚ）は補正電流である。Ｍ１〜Ｍ５はトランジスタであり、図２において、Ｍ１〜Ｍ３はｐ型、Ｍ４、Ｍ５はｎ型、図３において、Ｍ１、Ｍ２、Ｍ４がｐ型、Ｍ３、Ｍ５がｎ型である。Ｃ１は容量、ＶＣＣは電源である。
【００４１】
図４に上記回路の動作のタイミングチャートを示す。
【００４２】
図２の回路において、時刻ｔ０において、Ｐ１＝Ｈ、Ｐ２＝Ｌ、Ｚ＝Ｌとなると、Ｍ３、Ｍ４が同時にオンとなり、Ｍ５はオフとなる。Ｍ４、Ｍ３には当該時刻における映像電流ｉ（ｄａｔａ）１としてＩ（Ｚ）が流れ、Ｍ１、Ｍ２のゲート容量、容量Ｃ１が該Ｉ（Ｚ）のレベルに応じて充電され、所定の電圧となる。時刻ｔ１になる前に、Ｐ２＝Ｈとなり、Ｍ３がオフとなると、Ｍ１、Ｍ２のゲート電圧が固定され、時刻ｔ１おいて、Ｐ１＝Ｌ、Ｚ＝Ｈとなると、Ｍ４がオフ、Ｍ５がオンとなり、時刻ｔ１以降保持されるＭ１のゲート電圧によって、補正電流ｉ（Ｚ）としてプルアップ電流Ｉ（Ｚ）がデータ線１１に供給される。
【００４３】
図３の回路においても、基本的な動作は図２と同様であり、時刻ｔ０において、Ｐ１＝Ｈ、Ｐ２＝Ｌ、Ｚ＝Ｌとなると、Ｍ２、Ｍ３が同時にオンとなり、Ｍ４、Ｍ５はオフとなる。Ｍ４、Ｍ３にはＩ（Ｚ）が流れ、Ｍ１のゲート容量、容量Ｃ１が該Ｉ（Ｚ）のレベルに応じて充電され、所定の電圧となる。時刻ｔ１になる前に、Ｐ２＝Ｈとなり、Ｍ２がオフとなると、Ｍ１のゲート電圧が固定され、時刻ｔ１おいて、Ｐ１＝Ｌ、Ｚ＝Ｈとなると、Ｍ３がオフ、Ｍ４、Ｍ５がオンとなり、時刻ｔ１以降保持されるＭ１のゲート電圧によって、プルアップ電流Ｉ（Ｚ）がデータ線１１に供給される。
【００４４】
映像信号Ｖｉｄｅｏには、表示に関与する非表示データと、表示に関与する表示データとが含まれる。図４において、〜ｔ１はブランキング期間であり、当該期間に列制御回路３より出力される映像電流ｉ（ｄａｔａ）１は、表示にかかわらない電流Ｉ（Ｚ）である。時刻ｔ１以降は、各行の画素の表示データに対応した値を有する電流が出力される。ｔ１〜ｔ２、ｔ２〜ｔ３、ｔ３〜ｔ４…においてはそれぞれ、１行目、２行目、３行目…の画素２１に対応する表示データに対応する電流Ｉ（１）、Ｉ（２）、Ｉ（３）…が出力される。尚、Ｉ（３）は黒表示の表示データに対応する電流である。
【００４５】
図４（ａ）において、黒レベルに相当する電流Ｉ（３）は０にすることが望ましく、後述する他の実施形態によるとこれを０にすることが可能であるが、この実施形態においては、列制御回路３に含まれる電圧電流変換回路の特性上、０にできない。そのため、列制御回路３から出力される映像電流ｉ（ｄａｔａ）１をそのままデータ線１１に印加すると、期間ｔ３〜ｔ４の黒表示のＩ（３）を０とすることができず、該当画素のＥＬ素子を完全に消灯することができない。そのため、表示画像の黒レベルの輝度が上昇してしまい、表示画像のＤレンジが確保できない。
【００４６】
本実施形態においては、図２、図３に例示したような電流設定回路１を配置させ、図４（ａ）に示すように、ブランキング期間中のｔ０〜ｔ１において、該電流設定回路１において非表示データに対応する電流Ｉ（Ｚ）を電流プログラミングすることにより、補正電流ｉ（Ｚ）がＩ（Ｚ）に設定され、時刻ｔ１以降、該補正電流Ｉ（Ｚ）がデータ線１１に供給される。その結果、該電流設定回路１からデータ線１１に出力される映像電流ｉ（ｄａｔａ）２は、ｔ０〜ｔ１の期間を除いて、列制御回路３から出力された映像電流ｉ（ｄａｔａ）１からＩ（Ｚ）を差し引いた電流となる。そのため、ｔ３〜ｔ４期間の黒表示の映像電流ｉ（ｄａｔａ）２を０、或いは著しく０に近づけることができ、表示画像のＤレンジを向上させることができる。
【００４７】
図４（ｂ）は、予め、ブランキング期間における非表示データのレベルを黒表示の表示データのレベルよりも高く設定した場合であり、この場合、ｔ０〜ｔ１で設定される補正電流Ｉ（Ｚ）も同様に高くなり、黒表示の映像電流Ｉ（３）よりも高くなるため、ｔ３〜ｔ４期間の映像電流ｉ（ｄａｔａ）２はプルアップ電流となる。その結果、黒表示の画素２のＥＬ素子への電流の供給を確実に遮断することができる。電流設定回路１における電流プログラミング動作は、補正電流Ｉ（Ｚ）を正確に駆動電流として取り出す事ができない場合があり、補正電流Ｉ（Ｚ）が誤差を生じる場合がある。図４（ｂ）の如く、Ｉ（Ｚ）を高く設定することにより、誤差が生じた場合でも黒表示の画素２のＥＬ素子への電流の供給を０とすることができる。
【００４８】
この実施形態では以上の電流設定回路１を用いており、映像信号のレベルに応じた値の電流を出力する回路である列制御回路からの出力そのものを調整する必要はないため、映像信号Ｖｉｄｅｏの振幅を黒表示実現のため増加させる必要はない。また、電流設定回路１は、後述する画素２の回路構成とほぼ等しい、簡単且つ小規模な構成であるため、表示パネルの大型化は軽微である。
【００４９】
列制御回路３としては、従来用いられていた回路構成では、当該回路に含まれる電圧電流回路が、トランジスタのしきい値電圧Ｖｔｈのばらつきが大きいＴＦＴで構成されているため、安定な電流変換動作が困難である。本発明においては、列制御回路３として、図５に示す回路構成が好ましく用いられる。
【００５０】
図５において、Ｐ３〜Ｐ８は制御信号であり、ＳＰａ、ＳＰｂはサンプリング信号、Ｍ１〜Ｍ１２はトランジスタであり、Ｍ５とＭ１１はｐ型、これら以外はｎ型である。また、Ｃ１〜Ｃ４は容量、ＶＣＣは電源である。尚、以下の説明において、トランジスタの２つの主電極であるソース、ドレイン、及び制御電極であるゲートをそれぞれ、／Ｓ、／Ｄ、／Ｇと記載する。
【００５１】
各データ配線に対応する列制御回路３は、それぞれ点順次の入力映像信号を電流信号に変換し各列制御回路３から同時に出力する構成を採用しているため、２系統の電圧電流変換回路を有している。具体的には図５の回路においては、トランジスタＭ１からＭ６及び容量Ｃ１，Ｃ２で構成される第１の電圧電流変換回路と、トランジスタＭ７からＭ１２及び容量Ｃ３，Ｃ４で構成される第２の電圧電流変換回路を有している。
【００５２】
図５の回路においては、映像信号ＶｉｄｅｏはＭ１／Ｓ及びＭ７／Ｓに入力され、サンプリング信号ＳＰａ、ＳＰｂはそれぞれＭ１／Ｇ、Ｍ７／Ｇに入力される。Ｍ１／Ｄは容量Ｃ１の一端に接続され、容量Ｃ１の他端は一端が接地された容量Ｃ２の他端とＭ３／Ｇに接続され、Ｍ３／Ｓは接地されている。Ｍ３／Ｄ及びＭ３／ＧはＭ２／Ｄ及びＭ２／Ｓに接続され、Ｍ２／ＧにはＰ３が入力される。Ｍ３／ＤはＭ４／Ｓと接続され、Ｍ４／ＤはＭ５／Ｄに接続され、Ｍ５／ＳはＶＣＣに接続され、Ｍ５／ＤとＭ５／Ｇは短絡されている。Ｍ４／ＧにはＰ４が入力される。さらに、Ｍ３／ＤにはＭ６／Ｓが接続され、Ｍ６／Ｄは映像電流ｉ（ｄａｔａ）端子に接続され、Ｍ６／ＧにはＰ５が入力される。
【００５３】
一方、Ｍ７／Ｄは容量Ｃ３の一端に接続され、容量Ｃ３の他端は一端が接地されたＣ４の他端とＭ９／Ｇに接続され、Ｍ９／Ｓは接地されている。Ｍ９／Ｄ及びＭ９／ＧはＭ８／Ｄ及びＭ８／Ｓに接続され、Ｍ８／ＧにはＰ６が入力される。Ｍ９／ＤはＭ１０／Ｓと接続され、Ｍ１０／ＤはＭ１１／Ｄに接続され、Ｍ１１／ＳはＶＣＣに接続され、Ｍ１１／ＤとＭ１１／Ｇは短絡されている。Ｍ１０／ＧにはＰ７が入力される。さらに、Ｍ９／ＤはＭ１２／Ｓに接続され、Ｍ１２／Ｄは映像電流ｉ（ｄａｔａ）端子に接続され、Ｍ１２／ＧにはＰ８が入力される。また、各トランジスタのゲートサイズ（幅：Ｗ、長さ：Ｌ）及び容量は、Ｍ１＝Ｍ７、Ｍ２＝Ｍ８、Ｍ３＝Ｍ９、Ｍ４＝Ｍ１０、Ｍ５＝Ｍ１１、Ｍ６＝Ｍ１２、Ｃ１＝Ｃ３、Ｃ２＝Ｃ４の関係にある。
【００５４】
第１の電圧電流変換回路と第２の電圧電流変換回路は交互に動作させることを除くと共通の動作を行うので、第１の電圧電流変換回路を例に挙げて各構成要素の主要な機能について説明する。
【００５５】
トランジスタＭ３はその制御電極であるゲートに設定された電位に応じた電流を第１の主電極であるドレインに流すトランジスタである。第１の主電極には、スイッチであるトランジスタＭ６を介してデータ線が接続されており、トランジスタＭ３のゲート電位に応じた電流がデータ線に流れる。
【００５６】
トランジスタＭ２はトランジスタＭ３の制御電極であるゲートと第１の主電極であるドレインとの接続関係を制御するスイッチであり、ＶＣＣからの充電経路であるトランジスタＭ４、Ｍ５を介して充電されたトランジスタＭ３のゲート電位を、トランジスタＭ３のゲートとドレインとを接続することで、トランジスタＭ３の第２の主電極であるソースに供給される電位（ここではグランド）に近づける。これによってＭ３のゲート電位とソース電位とがトランジスタＭ３のしきい値電圧に近づいていく。その後、トランジスタＭ２を非接続状態にする。
【００５７】
このとき、映像信号Ｖｉｄｅｏの入力部とトランジスタＭ３の制御電極との接続関係を制御するスイッチであるトランジスタＭ１は接続状態になっており、映像信号は基準電位であるブランキングレベルになっている。
【００５８】
その後、必要な変調電位を有する映像信号が入力されると、基準電位であるブランキングレベルと変調電位との電位差に対応する電圧が、トランジスタＭ３のゲート電位に加えられる。これによって変調電位に対応するトランジスタＭ３のゲート電位が設定される。
【００５９】
図５の回路の動作のタイミングチャートを図６に示す。図中、Ｍ３／Ｇ、Ｍ９／Ｇはそれぞれ、Ｍ３、Ｍ９のゲート電圧を示す。図６は、２行分の映像信号にかかる動作を示したものである。
【００６０】
時刻ｔ１直前
ＳＰａ＝Ｌ、ＳＰｂ＝Ｌ、
Ｐ３＝Ｌ、Ｐ４＝Ｌ、Ｐ５＝Ｈ、Ｐ６＝Ｌ、Ｐ７＝Ｈ、Ｐ８＝Ｌ
である。従って、各トランジスタは、
Ｍ１：オフ、Ｍ２：オフ、Ｍ４：オフ、Ｍ６：オン、
Ｍ７：オフ、Ｍ８：オフ、Ｍ１０：オン、Ｍ１２：オフ
となる。この時、Ｍ３とＭ９はそれぞれのゲートに付随する容量に充電された保持電圧Ｖａ１、Ｖｂ１によって電流駆動され、Ｍ３／Ｄ電流Ｉａ１が映像電流ｉ（ｄａｔａ）として出力される。Ｍ９／Ｄ電流はＭ１１／ＤとＭ１１／Ｇに供給され、一定値になる。
【００６１】
時刻ｔ１
ＳＰａ＝Ｈ、Ｐ４＝Ｈ、Ｐ５＝Ｌ、Ｐ７＝Ｌ、Ｐ８＝Ｈに変化し、映像信号Ｖｉｄｅｏはブランキング期間におけるブランキング信号ＶＢＬとなっている。従って、各トランジスタは、
Ｍ１：オン、Ｍ２：オフ、Ｍ４：オン、Ｍ６：オフ、
Ｍ７：オフ、Ｍ８：オフ、Ｍ１０：オフ、Ｍ１２：オン
となる。この時、Ｍ９／Ｇ電圧のＶｂ１によって駆動されたＭ９／Ｄ電流Ｉｂ１がＭ３／Ｄ電流Ｉａ１に代わって映像電流ｉ（ｄａｔａ）として出力されるようになる。映像電流ｉ（ｄａｔａ）は画像表示部２１の列長を通過し、各列の多数の画素に対応するＥＬ素子に接続するため、大きな寄生容量を駆動しなければならないため、有効電流供給遷移Ｉａ１→Ｉｂ１に時間を要する。時刻ｔ２になる前にＰ３＝Ｈになり、Ｍ２：オンとなり、この時点から時刻ｔ２までの短時間において、Ｍ３／ＧはＭ５によって充電される。
【００６２】
時刻ｔ２
Ｐ４＝Ｌとなり、Ｍ４がオフとなるため、Ｍ３／ＧのＭ５による充電動作が停止し、このときＭ２は接続状態になっており、Ｍ３／Ｇは自身のしきい値電圧Ｖｔｈに漸近するように自己放電動作を行う。
【００６３】
時刻ｔ３
ＳＰａ＝Ｌとなり、Ｍ１がオフとなる。時刻ｔ４になる前にＰ３＝Ｌとなり、Ｍ２＝オフとなって、この時点でＭ３の自己放電動作が終了する。この時点から時刻ｔ４までの期間、Ｍ２及びＭ４はともにオフとなり、Ｍ３／Ｄ電流は急速にＬレベルに変化するため、ドレイン−ゲート容量などによって、Ｍ３／Ｇは図６に示すように多少電圧降下を生じる。
【００６４】
時刻ｔ４
Ｐ４＝Ｈで、Ｍ４：オンとなるため、再びＭ３／Ｄ電流は上昇し、Ｍ３／Ｇは再び上昇してほぼ元の状態（Ｖｒｓａ）に戻る。この時点でＭ３／Ｇは自身のしきい値電圧Ｖｔｈ近傍であるので、Ｍ３／Ｄはほとんど０である。
【００６５】
〜時刻ｔ７
時刻ｔ４〜ｔ７の期間中、各列に対応するサンプリング信号ＳＰａが発生する。ＳＰｂは発生しない。時刻ｔ５〜ｔ６において、該当する画素列のサンプリング信号が発生して自身のしきい値電圧Ｖｔｈ近傍に保持されているＭ３／Ｇ電圧を、この時点でブランキングレベル（ＶＢＬ）を基準とする映像信号レベルｄ１によって遷移電圧ΔＶ１変化させる。ΔＶ１は下式で概略示される。
【００６６】
ΔＶ１＝ｄ１×Ｃ１／（Ｃ１＋Ｃ２＋Ｃ（Ｍ３））
【００６７】
尚、Ｃ（Ｍ３）はＭ３／Ｇの入力容量を示す。
【００６８】
該当するＳＰａがＬに変化すると、Ｍ１：オフとなり、Ｍ１の寄生容量動作によって多少電圧降下したＶａ２に変化して再びＭ３／Ｇ電圧は保持状態となる。
【００６９】
時刻ｔ７
ＳＰｂ＝Ｈ、Ｐ４＝Ｌ、Ｐ５＝Ｈ、Ｐ７＝Ｈ、Ｐ８＝Ｌに変化し、映像信号Ｖｉｄｅｏはブランキング期間におけるブランキング信号ＶＢＬとなっている。従って、各トランジスタは、
Ｍ１：オフ、Ｍ２：オフ、Ｍ４：オフ、Ｍ６：オン
Ｍ７：オン、Ｍ８：オフ、Ｍ１０：オン、Ｍ１２：オフ、
となる。この時、Ｍ３／Ｇ電圧のＶａ２によって駆動されたＭ３／Ｄ電流Ｉａ２がＭ９／Ｄ電流Ｉｂ１に代わって映像電流ｉ（ｄａｔａ）として出力されるようになる。映像電流ｉ（ｄａｔａ）は画像表示部２１の列長を通過し、各列の多数の画素に対応するＥＬ素子に接続するため、大きな寄生容量を駆動しなければならないため、有効電流供給遷移Ｉｂ１→Ｉａ２に時間を要する。時刻ｔ８になる前にＰ６＝Ｈになり、Ｍ８：オンとなり、この時点から時刻ｔ８までの短時間において、Ｍ９／ＧはＭ１１によって充電される。
【００７０】
時刻ｔ８
Ｐ７＝Ｌとなり、Ｍ１０がオフとなるため、Ｍ９／ＧのＭ１１による充電動作が停止し、Ｍ９／Ｇは自身のしきい値電圧Ｖｔｈに漸近するように自己放電動作を行う。
【００７１】
時刻ｔ９
ＳＰｂ＝Ｌとなり、Ｍ７がオフとなる。時刻ｔ１０になる前にＰ６＝Ｌとなり、Ｍ８＝オフとなって、この時点でＭ９の自己放電動作が終了する。この時点から時刻ｔ１０までの期間、Ｍ８及びＭ１０はともにオフとなり、Ｍ９／Ｄ電流は急速にＬレベルに変化するため、ドレイン−ゲート容量などによって、Ｍ９／Ｇは図６に示すように多少電圧降下を生じる。
【００７２】
時刻ｔ１０
Ｐ５＝Ｈで、Ｍ１０：オンとなるため、再びＭ９／Ｄ電流は上昇し、Ｍ９／Ｇは再び上昇してほぼ元の状態（Ｖｒｓｂ）に戻る。この時点でＭ９／Ｇは自身のしきい値電圧Ｖｔｈ近傍であるので、Ｍ９／Ｄはほとんど０である。
【００７３】
〜時刻ｔ１３
時刻ｔ１０〜ｔ１３の期間中、各列に対応するサンプリング信号ＳＰｂが発生する。ＳＰａは発生しない。時刻ｔ１１〜ｔ１２において、該当する画素列のサンプリング信号が発生して自身のしきい値電圧Ｖｔｈ近傍に保持されているＭ９／Ｇ電圧を、この時点でブランキングレベル（ＶＢＬ）を基準とする映像信号レベルｄ２によって遷移電圧ΔＶ２変化させる。ΔＶ２は下式で概略示される。
【００７４】
ΔＶ２＝ｄ２×Ｃ３／（Ｃ３＋Ｃ４＋Ｃ（Ｍ９））
【００７５】
尚、Ｃ（Ｍ９）はＭ９／Ｇの入力容量を示す。
【００７６】
該当するＳＰｂがＬに変化すると、Ｍ７：オフとなり、Ｍ７の寄生容量動作によって多少電圧降下したＶｂ２に変化して再びＭ９／Ｇ電圧は保持状態となる。また、時刻ｔ１３直前に、映像信号ＶｉｄｅｏはブランキングレベルＶＢＬに戻る。
【００７７】
以降、ｔ１３が新たなｔ１として、ｔ１〜ｔ１２の動作を繰り返す。
【００７８】
図５の回路においては、容量Ｃ２及びＣ４は、Ｍ３及びＭ９のゲート入力容量（チャネル容量）のみで実現しても良く、この場合、容量Ｃ２及びＣ４は付設しなくても良い。また、図６において、Ｐ３及びＰ４の変化タイミングは、時刻ｔ１、ｔ３として、ＳＰａと等しくしても良い。また、Ｐ６及びＰ７の変化タイミングは、時刻ｔ８、ｔ１１としてＳＰｂと等しくしても良い。図５において、Ｐ４、Ｍ４、Ｍ５及びＰ７、Ｍ１０、Ｍ１１から構成される、Ｍ３／Ｄ及びＭ９／Ｄのバイアス回路及びＭ３／Ｇ及びＭ９／Ｇの充電回路は無くてもかまわない。
【００７９】
上記回路及び動作により、映像信号Ｖｉｄｅｏを線順次の映像電流ｉ（ｄａｔａ）に変換することができる。
【００８０】
図５の回路構成においては、トランジスタＭ１〜Ｍ１２をＴＦＴで構成した場合には、ＴＦＴのしきい値電圧Ｖｔｈのばらつきにより、黒表示する際の電流を０とすることは従来困難であった。
【００８１】
図７に、ｎ型トランジスタのＶｇｓ（ゲート−ソース間電圧）−Ｉｄ（ドレイン電圧）特性を示した。図中、縦軸は対数軸で示されている。
【００８２】
図５のＭ３及びＭ９が、図６の時刻ｔ３、ｔ９で示されるしきい値電圧Ｖｔｈリセット完了タイミングにおけるＭ３／Ｇ、Ｍ９／Ｇ電圧をＶ０とし、この時の出力電流をＩ０とすると、電流Ｉ０はゼロになることはできない。その理由は、Ｍ３、Ｍ９は図７中の破線で示される特性の理想トランジスタではないので、しきい値電圧Ｖｔｈは明確なものではなく、サブスレッシュホールド領域〔２〕の特性を有しているからである。
【００８３】
本実施形態においては、電流設定回路１を用いて映像電流ｉ（ｄａｔａ）を補正することにより、ブランキングレベルＶＢＬに対して映像信号Ｖｉｄｅｏの最小レベルを低くしなくても、黒表示に対してデータ線１１への供給電流を０或いは０近くに抑えることが可能となる。（図８（ｂ））。また、図８（ｃ）に示すように、電流プログラミング期間に電流設定回路１に入力される信号をブランキング信号ＶＢＬよりも大きくしておくことにより、黒表示時のデータ線１１への供給電流がプルアップ電流（負電流）となり、該当画素において、ＥＬ素子への電流供給は確実に０となり、消灯される。
【００８４】
尚、上記実施形態においては、各データ線毎に一つの電流設定回路１を配置した構成を示したが、本発明においてはこれに限定されるものではなく、所定の補正を行うことができれば、２以上の回路を配置しても良い。また、電流設定回路１は垂直走査方向において、画像表示部２１の下方外側に設置しても良く、垂直走査方向が選択可能な装置においては、画像表示部２１の上下の外側に設置しても良い。
【００８５】
上記したように、補正された映像電流ｉ（ｄａｔａ）２が各データ線１１に供給され、選択された画素行の画素に入力されて、各画素のＥＬ素子が所定のレベルで発光する。
次に他の発明の実施形態を説明する。
【００８６】
具体的には冒頭で述べたように上記実施形態で採用した電流設定回路１を用いなくても黒レベルの発光を抑制できる構成である。
【００８７】
この形態で用いる電圧電流変換回路である列制御回路３の構成は上記実施形態と同じである。違うのは、映像信号の黒レベルを基準電位であるブランキングレベルと異ならせることで、電圧電流変換回路が黒レベルの変調電位に対応して出力する電流を０に近づけている点である。具体的には、映像信号の黒レベルの電位と電圧電流変換を行うトランジスタＭ３、Ｍ９のソース電位との電位差の絶対値が、ブランキングレベルの電位と電圧電流変換を行うトランジスタＭ３、Ｍ９のソース電位との電位差の絶対値よりも小さくしている。ここでは特に、映像信号の変調電位の最低レベルを電圧電流変換回路のトランジスタＭ３、Ｍ９のしきい値リセット時の映像信号のレベル（基準電位であり、ここではブランキングレベルである）よりも低くすることで、映像信号の変調電位が最低レベルであったときに設定されるトランジスタＭ３、Ｍ９のソース−ゲート間の電圧を、しきい値リセット終了時のソース−ゲート間の電圧よりも小さくしている。
【００８８】
図８（ａ）にこの時の映像信号Ｖｉｄｅｏの信号波形を示す。図中のΔＶは映像信号Ｖｉｄｅｏの振幅である。
【００８９】
以下では、上記実施形態（電流設定回路１を用いる形態、及び、映像信号の最低レベルを基準レベルよりも低くする形態）のいずれにおいても採用できる画素回路の構成を説明する。
【００９０】
図９、図１０に画素の回路構成例を、図１１に該回路の動作のタイミングチャートを示す。図中、Ｍ１〜Ｍ４はトランジスタであり、図９においてＭ１〜Ｍ３はｐ型、Ｍ４はｎ型である。尚、以下の説明においても、トランジスタのソース、ドレイン、ゲートはそれぞれ、／Ｓ、／Ｄ、／Ｇと記載する。また、図１０においては、Ｍ１、Ｍ２、Ｍ４がｐ型、Ｍ３がｎ型である。さらに、Ｃ１は容量、ＶＣＣは電源、９１はＥＬ素子、Ｐ９、Ｐ１０は走査信号である。当該画素はｍ行目の画素に相当する。
【００９１】
図９の回路において、時刻ｔ０において、Ｐ９＝Ｈ、Ｐ１０＝Ｌとなり、Ｍ３及びＭ４が共にオンとなり、データ線１１に供給されたｉ（ｍ）がＭ２に流れ、Ｍ２／Ｇがｉ（ｍ）のレベルに応じた電圧に設定される。時刻ｔ１において、Ｐ１０＝Ｈとなり、Ｍ３がオフとなってＭ２／Ｇ電圧は容量Ｃ１によって保持される。時刻ｔ２において、Ｐ９＝Ｌとなり、Ｍ４がオフとなってデータ線１１から当該回路への電流の供給はなくなり、ｍ＋１行の画素への供給に切り換わる。同時に、Ｍ１／Ｇ電圧はＣ１に保持されており、ＶＣＣよりｉ（ｍ）レベルの電流がＥＬ素子９１に供給され、発光を継続する。
【００９２】
図１０の回路においては、時刻ｔ０において、Ｐ９＝Ｈ、Ｐ１０＝Ｌとなり、Ｍ２及びＭ３が共にオンとなり、データ線１１に供給されたｉ（ｍ）がＭ２に流れ、Ｍ１／Ｇがｉ（ｍ）のレベルに応じた電圧に設定される。時刻ｔ１において、Ｐ１０＝Ｈとなり、Ｍ２がオフとなってＭ１／Ｇ電圧は容量Ｃ１によって保持される。時刻ｔ２において、Ｐ９＝Ｌとなり、Ｍ３がオフとなってデータ線１１から当該回路への電流の供給はなくなり、ｍ＋１行の画素への供給に切り換わる。同時に、Ｍ４がオンとなり、また、Ｍ１／Ｇ電圧はＣ１に保持されているため、ＶＣＣよりｉ（ｍ）レベルの電流がＥＬ素子９１に供給され、発光を継続する。
【００９３】
本発明の駆動回路を構成するトランジスタは、通常ＴＦＴであり、上記実施形態で示したトランジスタについても、一般的にはＴＦＴが用いられるが、ＴＦＴ以外の電界効果型トランジスタを用いて構成することも可能である。
【図面の簡単な説明】
【００９４】
【図１】本発明のＥＬ表示装置の一実施形態の表示パネルのブロック図である。
【図２】本発明の駆動回路に用いられる電流設定回路の構成例である。
【図３】本発明の駆動回路に用いられる電流設定回路の他の構成例である。
【図４】図２、図３の電流設定回路の動作のタイミングチャートである。
【図５】本発明の駆動回路に用いられる列制御回路の構成例である。
【図６】図５の列制御回路の動作のタイミングチャートである。
【図７】ｎ型トランジスタのＶｇｓ−Ｉｄ特性を示す図である。
【図８】本発明及び従来の装置における、映像信号Ｖｉｄｅｏの信号波形を示す図である。
【図９】本発明のＥＬ表示装置に用いられる画素の回路構成例である。
【図１０】本発明のＥＬ表示装置に用いられる画素の他の回路構成例である。
【図１１】図９、図１１の画素回路の動作のタイミングチャートである。
【符号の説明】
【００９５】
１  電流設定回路
２  画素
３  列制御回路
４  シフトレジスタ
４ａ  レジスタ
４ｂ  サンプリング信号発生回路
５、５’  シフトレジスタ
６、７  ゲート回路
８〜１０  入力回路
１１  データ線
１２、１２’  走査線
２１  画像表示部
２２  駆動回路部
９１  ＥＬ素子
１００１  制御装置
ＨＤ  水平同期信号
ＨＳ  列制御信号
ｉ（ｄａｔａ）  映像電流
Ｍ１〜Ｍ１２  トランジスタ
Ｐ１〜Ｐ８  制御信号
Ｐ９、Ｐ１０  走査信号
ＲＥＦ  基準信号
ＳＰａ、ＳＰｂ  サンプリング信号
ＶＢ  基準電流設定バイアス
ＶＣＣ  電源
ＶＩＤ  映像情報
Ｖｉｄｅｏ  映像信号
ＶＳ  行制御信号
Ｚ  制御信号
【図１】
2005157322.tif 000003
【図２】
2005157322.tif 000004
【図３】
2005157322.tif 000005
【図４】
2005157322.tif 000006
【図５】
2005157322.tif 000007
【図６】
2005157322.tif 000008
【図７】
2005157322.tif 000009
【図８】
2005157322.tif 000010
【図９】
2005157322.tif 000011
【図１０】
2005157322.tif 000012
【図１１】
2005157322.tif 000013