(57)【要約】    【課題】パッドエッチングを２回行い、パッドレイアウトを変更してＬＴＯ膜の剥離を防止したＣＭＯＳイメージセンサの製造方法を提供すること。    【解決手段】パッドメタル（３１）上にパッシべーション膜（３２）を形成するステップと、第１パッドマスクを用いてパッシべーション膜（３２）をパターニングし、パッドメタル（３１）を露出させるステップと、パッドメタル（３１）の露出された所定部分及びパッシべーション膜（３２）の上に酸化膜（３３）を蒸着するステップと、カラーフィルタ、平坦化膜及びマイクロレンズを形成するステップと、マイクロレンズを保護する低温酸化膜（３５）を構造全体の上に塗布するステップと、第１パッドマスクよりも面積が小さい第２パッドマスクを用いて、低温酸化膜（３５）及び酸化膜（３３）を選択的にエッチングしてパッドメタル（３１）をオープンさせてパッドオープン部を形成するステップとを含む。【選択図】図２Ｅ
2005129952.tif 000002
【特許請求の範囲】
【請求項１】
パッドオープン部を備えるＣＭＯＳイメージセンサの製造方法であって、
パッドメタル上にパッシべーション膜を形成するステップと、
第１パッドマスクを用いて前記パッシべーション膜をエッチングすることによりパターニングし、前記パッドメタルの所定部分を露出させるステップと、
前記パッドメタルの露出された前記所定部分及び前記パッシべーション膜の上に酸化膜を蒸着するステップと、
カラーフィルタ、平坦化膜及びマイクロレンズを順に形成するステップと、
前記マイクロレンズを保護する低温酸化膜を、以上のステップによって形成された構造全体の上に塗布するステップと、
前記第１パッドマスクよりも面積が小さい第２パッドマスクを用いて、前記低温酸化膜及び前記酸化膜を選択的にエッチングすることにより、前記パッドメタルの一部をオープンさせて前記パッドオープン部を形成するステップと
を含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
【請求項２】
前記第１パッドマスクを用いて前記パッシべーション膜をパターニングする前記ステップが、
露出した前記パッドメタルの周囲を取り囲む複数のホールを形成するように、前記パッシべーション膜をパターニングするステップを含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
【請求項３】
前記第１パッドマスクを用いて前記パッシべーション膜をパターニングする前記ステップが、
露出した前記パッドメタルの周囲を取り囲むストリングを形成するように、前記パッシべーション膜をパターニングするステップを含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
【請求項４】
パッドオープン部を備えるＣＭＯＳイメージセンサの製造方法であって、
パッドメタル上にパッシべーション膜を形成するステップと、
前記パッシべーション膜上に酸化膜を蒸着するステップと、
第１パッドマスクを用いて前記パッシべーション膜及び前記酸化膜をエッチングすることによりパターニングし、前記パッドメタルの所定部分を露出させるステップと、
カラーフィルタ、平坦化膜及びマイクロレンズを順に形成するステップと、
前記マイクロレンズを保護する低温酸化膜を、以上のステップによって形成された構造全体の上に塗布するステップと、
前記第１パッドマスクよりも面積が小さい第２パッドマスクを用いて、前記低温酸化膜及び前記酸化膜を選択的にエッチングすることにより、前記パッドメタルの一部をオープンさせて前記パッドオープン部を形成するステップと
を含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
【請求項５】
前記第１パッドマスクを用いて前記パッシべーション膜をパターニングするステップが、
露出した前記パッドメタルの周囲を取り囲む複数のホールを形成するように、前記パッシべーション膜をパターニングするステップを含むことを特徴とする請求項４に記載のＣＭＯＳイメージセンサの製造方法。
【請求項６】
前記第１パッドマスクを用いて前記パッシべーション膜をパタニングするステップが、
露出した前記パッドメタルの周囲を取り囲むストリングを形成するように、前記パッシべーション膜をパターニングするステップを含むことを特徴とする請求項４に記載のＣＭＯＳイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＯＳイメージセンサの製造方法に関し、特に、パッドエッチング工程を２回行い、パッドレイアウトを変更することによってパッド周辺部で低温酸化膜が剥離（ｄｅｌａｍｉｎａｔｉｏｎ）する現象を抑制したＣＭＯＳイメージセンサの製造方法に関する。
【背景技術】
【０００２】
一般に、イメージセンサとは、光学映像を電気信号に変換する半導体素子であり、イメージセンサには、電荷結合素子（ＣＣＤ）及びＣＭＯＳイメージセンサがある。これらのうち、ＣＣＤは、個々のＭＯＳキャパシタが相互に非常に近接して配置され、電荷キャリアがキャパシタに格納されて伝送される素子である。また、ＣＭＯＳイメージセンサは、制御回路及び信号処理回路を周辺回路として利用するＣＭＯＳ技術を利用して、画素数と同じ数だけのＭＯＳトランジスタが配列され、これらのＭＯＳトランジスタを使用して、順に出力を検出するスイッチング方式が採用された素子である。
【０００３】
周知の如く、カラーイメージをセンシングするためのイメージセンサは、外部からの光が入射され、光電荷を生成及び蓄積する光感知部の上にカラーフィルタがアレイ状に配置されている。カラーフィルタアレイ（ＣＦＡ:Ｃｏｌｏｒ Ｆｉｌｔｅｒ Ａｒｒａｙ）は、レッド、グリーン及びブルーの３色から、若しくはイエロー、マゼンタ及びシアンの３色から構成されている。
【０００４】
また、イメージセンサは、光を感知する光感知部と、感知した光を電気的信号に変換してディジタルデータにするロジック回路部とから構成されており、光感度を上げるために、イメージセンサ素子全体における光感知部の面積が占める割合を大きくする試みがなされている。しかしながら、根本的にロジック回路部を除去することができないため、制限された面積下におけるこのような試みには限界がある。したがって、光感度を上げるために、光感知部以外の領域に入射する光の経路を変えて光感知部に集める集光技術が開発された。この集光のために、イメージセンサでは、カラーフィルタ上にマイクロレンズを設けている。
【０００５】
図１Ａは、通常のＣＭＯＳイメージセンサにおける、１つのフォトダイオード及び４つのＭＯＳトランジスタから構成された単位画素を示す回路図であり、受光して光電荷を生成するフォトダイオード１００と、フォトダイオード１００で集められた光電荷をフローティング拡散領域１０２に伝送するためのトランスファートランジスタ１０１と、所望の値にフローティング拡散領域１０２の電位をセットし、電荷を排出してフローティング拡散領域１０２をリセットするためのリセットトランジスタ１０３と、ソースフォロアバッファ増幅器の役割をするドライブトランジスタ１０４、及びスイッチの役割を担いアドレッシング可能にするセレクトトランジスタ１０５とから構成されている。単位画素の外には出力信号を読み取ることができるように、ロードトランジスタ１０６が設けられている。
【０００６】
図１Ｂは、このような単位画素とカラーフィルタ及びマイクロレンズを備えて構成されたＣＭＯＳイメージセンサの断面構造を示す断面図である。
【０００７】
図１Ｂに示されているように、従来の通常のＣＭＯＳイメージセンサは、基板１０上に形成された素子分離膜１１と、基板１０内の所定領域に形成されたＰ型ウェル及びＮ型ウェルと、基板１０上に形成されスペーサ１３を備えたゲート電極１２と、フォトダイオードを含む単位画素１４と、Ｎ型イオン注入領域１５と、Ｐ型イオン注入領域１６と、ゲート電極１２を含む基板上に形成された層間絶縁膜１７と、層間絶縁膜１７上に形成された第１金属配線１８と、第１金属配線１８を覆う第１金属層間絶縁膜１９と、第１金属層間絶縁膜１９上に形成された第２金属配線２０と、第２金属配線２０を覆う第２金属層間絶縁膜２１と、第２金属層間絶縁膜２１上に形成された第３金属配線２２と、第３金属配線２２を覆い素子保護のためのパッシべーション膜２３と、パッシべーション膜２３上の単位画素１４領域に形成されたカラーフィルタ２４と、カラーフィルタ２４による段差を補償するオーバーコーティング層２５と、オーバーコーティング層２５上に形成されたマイクロレンズ２６と、マイクロレンズ２６を保護するための低温酸化（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＬＴＯ）膜２７とを備えて構成されている。
【０００８】
ここで、低温酸化膜２７は、単位画素１４が形成された受光領域では主にマイクロレンズ２６とオーバーコーティング層２５上に形成されているが、パッドオープン部の周辺領域（第３金属配線２２が露出している部分の周辺領域）ではパッシべーション膜２３上に直接形成されている。
【０００９】
図１Ｃは、図１Ｂに示す構造の中でパッド周辺部を拡大して示す断面図である。図１Ｃに示したように、第３金属配線２２付近のパッド周辺部ではパッシべーション膜２３、オーバーコーティング層２５、低温酸化膜２７が不安定な接着状態であるため、後続の工程を実行する過程で低温酸化膜２７が剥離する現象が頻繁に発生した。
【００１０】
図１Ｃに示されているように、パッドオープン領域ではパッシべーション膜２３と低温酸化膜２７とが厚さ方向に略一直線にエッチングされているため、不純物が浸透しやすい構造を有することが分かる。
【００１１】
すなわち、従来では、パッドをオープンするために用いられるパッドフォトレジスト（図１Ｃには図示せず）を除去するフォトレジスト除去工程（ＰＲ Ｓｔｒｉｐ）中に、パッシべーション膜２３とＬＴＯ膜２７との間に不純物が浸透し、パッド周辺部が少し浮いたようになる。この状態でウェーハの裏面の研磨や切断工程を行えば、この時加えられる物理的な力によってＬＴＯ膜２７が剥がれ落ちる現象（ＬＴＯクラック）が発生していた。
【００１２】
このようなＬＴＯクラックが画素領域まで広がると、画質に深刻な不良を引き起こし、プローブの収率が顕著に低下する。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は上述した従来技術の問題を解決するためになされたものであって、その目的は、パッドエッチング工程を２回に分けて行い、且つ、パッドレイアウトを変更してＬＴＯ膜の剥離を防止することができるＣＭＯＳイメージセンサの製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明の第１のＣＭＯＳイメージセンサの製造方法は、パッドオープン部を備えるＣＭＯＳイメージセンサの製造方法であって、パッドメタル上にパッシべーション膜を形成するステップと、第１パッドマスクを用いて前記パッシべーション膜をパターニングし、前記パッドメタルの所定部分を露出させるステップと、前記パッドメタルの露出された前記所定部分及び前記パッシべーション膜の上に酸化膜を蒸着するステップと、カラーフィルタ、平坦化膜及びマイクロレンズを順に形成するステップと、前記マイクロレンズを保護する低温酸化膜を、以上のステップによって形成された構造全体の上に塗布するステップと、前記第１パッドマスクよりも面積が小さい第２パッドマスクを用いて、前記低温酸化膜及び前記酸化膜を選択的にエッチングすることにより、前記パッドメタルの一部をオープンさせて前記パッドオープン部を形成するステップとを含むことを特徴としている。
【００１５】
また、本発明の第２のイメージセンサの製造方法は、パッドオープン部を備えるＣＭＯＳイメージセンサの製造方法であって、パッドメタル上にパッシべーション膜を形成するステップと、前記パッシべーション膜上に酸化膜を蒸着するステップと、第１パッドマスクを用いて前記パッシべーション膜及び前記酸化膜をエッチングすることによりパターニングし、前記パッドメタルの所定部分を露出させるステップと、カラーフィルタ、平坦化膜及びマイクロレンズを順に形成するステップと、前記マイクロレンズを保護する低温酸化膜を、以上のステップによって形成された構造全体の上に塗布するステップと、前記第１パッドマスクよりも面積が小さい第２パッドマスクを用いて、前記低温酸化膜及び前記酸化膜を選択的にエッチングすることにより、前記パッドメタルの一部をオープンさせて前記パッドオープン部を形成するステップとを含むことを特徴としている。
【００１６】
従来技術ではパッドをオープンさせるパッドエッチング工程を１回だけ行うことによってパッシべーション膜とＬＴＯ膜とが一直線にエッチングされているため、不純物が容易に侵入し得た。しかし、本発明ではパッドエッチング工程を２回に分けて行い、また、パッドレイアウトを変更することによってＬＴＯ膜が剥離することを防止する。
【発明の効果】
【００１７】
本発明によれば、２回のパッドエッチング工程、パッシべーション膜とＬＴＯ膜との間の接着力を向上させるための酸化膜の導入、及びパッドメタルを取り囲んでホールまたはストリング形状を有するようにパッシべーション膜をパターニングする工程を、ＣＭＯＳイメージセンサの製造工程に適用することができ、ＬＴＯ膜の剥離を防止することができ、ＬＴＯ膜の剥離が全く発生しないようにできる。従って、製品の生産収率を大きく向上させることができる効果を奏する。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の最も好ましい実施の形態を添付する図面を参照して説明する。
【００１９】
図２Ａ〜図２Ｅは、本発明の実施の形態に係るＣＭＯＳイメージセンサの製造方法を説明する各工程における断面図でる。パッシべーション膜３２を形成するまでの工程は従来技術と同じであるため、これに関する説明は省略する。
【００２０】
図２Ａには、金属層間絶縁膜３０上にパッドメタル３１が形成され、パッドメタル３１を覆うパッシべーション膜３２が示されている。ここで、金属層間絶縁膜３０は、図１Ｂに示した第２金属層間絶縁膜２１に相当している。また、図２Ａ〜２Ｆにおいて、金属層間絶縁膜３０の下側に存在する、第２金属層間絶縁膜２１より下側の構造は省略している。
【００２１】
図２Ａに示されているようにパッシべーション膜３２まで形成した後に、図２Ｂに示したように、第１パッドマスク（図示せず）を用いて最初のパッドエッチングを行う（第１パッドエッチング工程）。
【００２２】
従来技術では、パッドエッチング工程を１回だけ行うが、本発明ではパッドエッチング工程を２回行う点が従来の技術と異なる。本発明において、最初の第１パッドエッチング工程で用いられるマスクを第１パッドマスクと言い、２回目の第２パッドエッチング工程で用いられるマスクを第２パッドマスクと言う。
【００２３】
後述するように、第１パッドマスクは、第２パッドマスクに比べてパッドメタル３１をより広く露出させる。そして、本発明の実施の形態に係るＣＭＯＳイメージセンサの製造方法では、第１パッドマスクとして２種類のマスクが用いられるが、パッドメタルの周辺部に位置するエッチングされる領域の平面形状の違いに応じて、即ち、ホール形状またはストリング形状（幅を持った線状）に応じて各々第１マスク、第２マスクと言う。
【００２４】
図２Ｂは、第１パッドマスクによりパッシべーション膜３２が選択的にエッチングされ、パッドメタル３１が露出された状態を示す断面図である。これに対応する平面図は、図３Ａまたは図３Ｂに示す平面図である。
【００２５】
このように第１パッドエッチング工程の後、図２Ｃに示したように、パッドオープン部及びその周辺領域の上に酸化膜３３を蒸着する。ここで、酸化膜３３は、後続して蒸着されるＬＴＯ膜３５とパッシべーション膜３２との間の接着力を増大させる役割をする。酸化膜３３は、パッドオープン部の周辺領域の上にだけ、即ち、パッドオープン部の周辺に形成され、露出されたパッドメタル及びパッシべーション膜の上に選択的に形成され、カラーフィルタやマイクロレンズが形成される領域の上には形成されないことが好ましい。
【００２６】
本発明の実施の形態では第１パッドエッチング工程の後に酸化膜３３を蒸着したが、その順序を変えてもよい。すなわち、先ずパッシべーション膜３２上に酸化膜３３を蒸着し、その後に第１パッドエッチング処理を行ってもよい。
【００２７】
このように酸化膜３３を蒸着した後、カラーフィルタ（図示せず）形成工程を実行する。その後、カラーフィルタ上に、平坦化のためにオーバーコーティング層３４を蒸着し、続いてオーバーコーティング層３４上にマイクロレンズ（図示せず）を形成する。その後に続く工程で低温酸化膜３５を、以上の工程で形成された構造全体の上に蒸着する。
【００２８】
上述の工程により形成されたＣＭＯＳイメージセンサの断面が図２Ｄに示されている。図２Ｄに示されているように、パッドメタル３１の上には、ＬＴＯ膜３５が蒸着されており、パッドメタル３１はオープンされていない状態になっている。
【００２９】
したがって、パッドメタル３１を実質的にオープンさせるために、第２パッドエッチング工程が続いて実行される。これを図２Ｅを参照して説明する。
【００３０】
第２パッドエッチング工程に用いられるマスクは、上述したように第２パッドマスクと言い、図２Ｅに示されているように、第２パッドマスク（図示せず）は、第１パッドマスクに比べてパッドメタル３１を露出させる面積が小さい。
【００３１】
図２Ｅに示されているように、第２パッドエッチングにより、その断面が露出される層は、ＬＴＯ膜３５及び酸化膜３３のみであり、パッシべーション膜３２が露出されないために、不純物が侵入することを防止でき、従来技術において発生していた剥離現象を防止することができる。
【００３２】
また、図２Ｅに示されているように、パッシべーション膜３２とＬＴＯ膜３５とは凹凸を有して相互に接触しており、その接触面積が従来に比べて広いため、本発明によってＬＴＯ膜の剥離を防止することができる。
【００３３】
また、本発明ではＬＴＯ膜３５とパッシべーション膜３２との間の接着力を増大させる酸化膜３３を有し、パッシべーション膜３２自体もパッドメタル３１の周辺を覆ってホール形状またはストリング形状を有するようにパターニングされている。このため、パッシべーション膜３２とＬＴＯ膜３５との間の接着面積がより一層広くなるだけではなく、パッシべーション膜３２に開けられたホールまたはストリングが、ＬＴＯ膜の剥離をそれ以上進まないようにする剥離止めの役割をすることができる。
【００３４】
図３Ａには、パッドメタルの周辺部に位置するエッチング領域の平面形状がホール形状になる第１マスクを用いてパターニングされたパッシべーション膜３２が示されている。第１マスクは、上述したように本発明で用いられる第１パッドマスクの１種類であり、これを利用すると、パッドメタルの周辺部においてホール状にパッシべーション膜を選択的にエッチングし、パッドメタルを露出させることができる。
【００３５】
図３Ｂには、パッドメタルの周辺部に位置するエッチング領域の平面形状がストリング形状になる第２マスクを用いてパターニングされたパッシべーション膜３２が示されている。第２マスクは、上述したように本発明で用いられる第１パッドマスクの１種類であり、これを利用すればパッドメタルの周辺部においてストリング状にパッシべーション膜を選択的にエッチングし、パッドメタルを露出させることができる。
【００３６】
次に、図４Ａ〜図４Ｂを用いて説明する。図４Ａ〜図４Ｂは、図２Ｅに示された第２パッドエッチング工程が完了した状態を示す平面図である。これらは、図２Ｅに示された状態を正確に示しているわけでは無く、説明の便宜上、ＬＴＯ膜３５の下側のパッシべーション膜３２も見えているように示した平面図である。
【００３７】
すなわち、図２Ｅに示した状態を平面図で正確に表現するには、最上部のＬＴＯ膜３５及び露出されたパッドメタル３１のみを示さなければならないが、説明の便宜上、ＬＴＯ膜３５の下側のパッシべーション膜３２も実線で示している。
【００３８】
従って、図４Ａには、第２パッドエッチング工程により露出されたパッドメタル（パッドオープン部）が示されており、パッドオープン部を取り囲んで、ホールを有するようにパターニングされたパッシべーション膜が示されている。そして、パッドオープン部とパッシべーション膜との間にはＬＴＯ膜が示されている。
【００３９】
同様に、図４Ｂには、パッドメタル３１のパッドオープン部の周辺を取り囲んでストリング形状にパターニングされたパッシべーション膜３２が示されており、残りの構成要素は図４Ａに関する説明と同様である。
【００４０】
上記のように本発明に係る実施の形態を説明したが、本発明は、上記の実施の形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で種々の変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００４１】
【図１Ａ】通常のＣＭＯＳイメージセンサの単位画素構造を示す回路図である。
【図１Ｂ】従来技術に係るＣＭＯＳイメージセンサの断面構造を示した断面図である。
【図１Ｃ】図１Ｂに示したパッドオープン部の周辺領域で低温酸化膜が剥離される原因を示す断面図である。
【図２Ａ】本発明の一実施の形態に係るＣＭＯＳイメージセンサの製造工程を説明するための断面図である。
【図２Ｂ】本発明の一実施の形態に係るＣＭＯＳイメージセンサの製造工程を説明するための断面図である。
【図２Ｃ】本発明の一実施の形態に係るＣＭＯＳイメージセンサの製造工程を説明するための断面図である。
【図２Ｄ】本発明の一実施の形態に係るＣＭＯＳイメージセンサの製造工程を説明するための断面図である。
【図２Ｅ】本発明の一実施の形態に係るＣＭＯＳイメージセンサの製造工程を説明するための断面図である。
【図３Ａ】第１パッドマスクを用いた第１パッドエッチング工程によってパターニングされたパッシべーション膜とパッドメタルとを示す平面図である。
【図３Ｂ】第２パッドマスクを用いた第１パッドエッチング工程によってパターニングされたパッシべーション膜とパッドメタルとを示す平面図である。
【図４Ａ】本発明の一実施の形態によって最終的にパッドメタルがオープンされた状態を示す平面図である。
【図４Ｂ】本発明の一実施の形態によって最終的にパッドメタルがオープンされた状態を示す平面図である。
【符号の説明】
【００４２】
１０      基板
１１      素子分離膜
１２      ゲート電極
１３      スペーサ
１４      単位画素
１５      Ｎ型イオン注入領域
１６      Ｐ型イオン注入領域
１７      層間絶縁膜
１８      第１金属配線
１９      第１金属層間絶縁膜
２０      第２金属配線
２１      第２金属層間絶縁膜
２２      第３金属配線
２３、３２      パッシべーション膜
２４      カラーフィルタ
２５、３４      オーバーコーティング層
２６      マイクロレンズ
２７、３５      低温酸化膜（ＬＴＯ）
３０      金属層間絶縁膜
３１      パッドメタル
３３      酸化膜
【図１Ａ】
2005129952.tif 000003
【図１Ｂ】
2005129952.tif 000004
【図１Ｃ】
2005129952.tif 000005
【図２Ａ】
2005129952.tif 000006
【図２Ｂ】
2005129952.tif 000007
【図２Ｃ】
2005129952.tif 000008
【図２Ｄ】
2005129952.tif 000009
【図２Ｅ】
2005129952.tif 000010
【図３Ａ】
2005129952.tif 000011
【図３Ｂ】
2005129952.tif 000012
【図４Ａ】
2005129952.tif 000013
【図４Ｂ】
2005129952.tif 000014