(57)【要約】【課題】  問題発生時のエラー情報の精度を向上させ、装置の信頼性を向上させることのできる情報処理装置を提供する。【解決手段】  装置内部の状態を検出する複数のセンサと、複数のセンサで検出された情報に基づいて、装置内部の異常状態を判断する制御コントローラａ１および制御コントローラｂ２と、複数のセンサで検出された情報を制御コントローラａ１および制御コントローラｂ２に伝送する２重化された制御バス３，４とを備えた。これにより、エラー情報の信頼性が向上され、誤判断の確率を低下させることができる。【選択図】  図１
2005157940.tif 000002
【特許請求の範囲】
【請求項１】
装置内部の状態を検出する複数のセンサと、
前記複数のセンサで検出された情報に基づいて、前記装置内部の異常状態を判断する制御コントローラと、
前記複数のセンサで検出された情報を前記制御コントローラに伝送する多重化されたバスとを備えたことを特徴とする情報処理装置。
【請求項２】
装置内部の状態を検出するそれぞれが多重化された複数のセンサと、
前記複数のセンサで検出された情報に基づいて、前記装置内部の異常状態を判断する多重化された制御コントローラと、
前記複数の多重化されたセンサで検出された情報を前記多重化された制御コントローラに伝送する多重化されたバスとを備えたことを特徴とする情報処理装置。
【請求項３】
請求項１または２記載の情報処理装置において、
前記多重化されたバス内のそれぞれの情報の伝送制御に時間差を付けることを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種デバイスや温度、電圧の異常を検出するためのエラー検出制御機能を有する情報処理装置に関し、特に、検知したエラー情報の信頼性を高める技術に関するものである。
【背景技術】
【０００２】
従来、情報処理装置では、各種デバイスや温度、電圧などのエラー情報を、エラー検出制御用の専用バスや制御コントローラを用いて採取していた。
【０００３】
また、従来、ＥＣＣエラー発生と判断を複数個のエラー発生回路にて実現するものがあった（例えば、特許文献１参照）。
【特許文献１】特開平６−１４９６０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の情報処理装置では、エラー検出制御機能としては、エラー検出制御用のバスにてエラー情報を採取するものであり、その情報自身の信頼性については考慮されていないので、その精度が低く、問題がないデバイスに対してもエラー情報をあげてしまうことや、センサ部分やバスのノイズによって、エラー情報を誤検知してしまうことがあった。この問題により、正常に動作している情報処理装置においても、警告やアラームを過剰に発生させ、問題箇所の解析などにより継続動作そのものを停止させてしまい、情報処理装置の連続動作および信頼性を損ねることがあった。
【０００５】
また、引用文献１に記載のものは、ＥＣＣエラー発生と判断を複数個のエラー発生回路にて実現しているが、エラー検出制御用の専用バスの信頼性を高めるためのバス多重化に適用できるものではなかった。また、エラー発生情報を時間差を設けて確認することも行われていなかった。
【０００６】
本発明の目的は、エラー情報検出のためのバス、センサや制御コントローラを多重化することにより、問題発生時のエラー情報の精度を向上させ、装置の信頼性を向上させることのできる情報処理装置を提供することである。
【０００７】
本発明の他の目的は、多重化したエラー情報検出のためのバスでの制御を、時間差を付けることによって、瞬間的な誤検知を避けることによりエラー情報の信頼性を高めることのできる情報処理装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明による情報処理装置は、装置内部の状態を検出する複数のセンサと、複数のセンサで検出された情報に基づいて、装置内部の異常状態を判断する制御コントローラと、複数のセンサで検出された情報を制御コントローラに伝送する多重化されたバスとを備えたものである。
【発明の効果】
【０００９】
本発明によれば、物理的に複数の制御コントローラ、エラー情報検出のためのバス、センサを持つことにより、エラー情報の品質を向上させることができる。
【００１０】
また、本発明によれば、多重化したエラー情報検出のためのバスでの制御を、時間的に差を設けることにより、エラー情報の精度をさらに向上させ、誤判断の確率を低下させることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１２】
（実施の形態１）
まず、図１により、本発明の実施の形態１による情報処理装置におけるエラー検出制御部の構成について説明する。図１は本発明の実施の形態１による情報処理装置におけるエラー検出制御部の構成を示すブロック図であり、多重化の一例としてバスを２重化した例を示している。
【００１３】
図１において、情報処理装置におけるエラー検出制御部は、制御コントローラａ１、制御コントローラｂ２、制御コントローラａ１に接続された制御バスａ３、制御コントローラｂ２に接続された制御バスｂ４、複数個のＣＰＵ（ＣＰＵ１（１３−１）〜ＣＰＵｎ（１３−ｎ））や複数個のＦＡＮ（ＦＡＮ１（１４−１）〜ＦＡＮｎ（１４−ｎ））などの各デバイスの状態やＳｙｓｔｅｍの温度などを検出するセンサから構成されている。
【００１４】
各デバイスのセンサは同じセンサが２個対になっており、別々の制御バスに接続されている。また、制御コントローラａ１と制御コントローラｂ２は独立して動作し、各デバイスの状況をセンサを通してチェックしている。
【００１５】
各センサは、例えば、ＣＰＵ１（１３−１）〜ＣＰＵｎ（１３−ｎ）の電圧を検出する電圧センサａ（５−１〜５−ｎ）、電圧センサｂ（６−１〜６−ｎ）、ＣＰＵ１（１３−１）〜ＣＰＵｎ（１３−ｎ）の温度を検出する温度センサａ（７−１〜７−ｎ）、温度センサｂ（８−１〜８−ｎ）、Ｓｙｓｔｅｍ内の複数箇所の温度を検出する温度センサａ（９−１〜９−ｎ）、温度センサｂ（１０−１〜１０−ｎ）、ＦＡＮ１（１４−１）〜ＦＡＮｎ（１４−ｎ）の回転を検出する回転センサａ（１１−１〜１１−ｎ）、回転センサｂ（１２−１〜１２−ｎ）が設けられている。なお、これらのセンサは、これに限らず、各種デバイスなどの状況を検出するためのセンサが設けられてもよい。
【００１６】
次に、ＣＰＵ１（１３−１）の電圧センサａ５および電圧センサｂ６を一例にして、その動作の詳細を説明する。その他のセンサについても、同様の動作である。
【００１７】
ＣＰＵ１電圧センサａ５は、制御バスａ３を通して制御コントローラａ１に接続され監視されている。同様に、ＣＰＵ１電圧センサｂ６は、制御バスｂ４を通して制御コントローラｂ２に接続され監視されている。各制御コントローラは、定期的に制御バスに接続されている各センサの状況をチェックし、正常に動作しているか確認する。
【００１８】
ＣＰＵ１（１３−１）の電圧に異常が発生すると、ＣＰＵ１電圧センサａ５およびＣＰＵ１電圧センサｂ６にその情報が検出され、それぞれが接続されている制御コントローラへ応答する。制御コントローラａ１、制御コントローラｂ２は、コントローラ間バス１５を通して相互のエラー情報をチェックし、双方にてエラーが発生している場合に、ＣＰＵ１（１３−１）の電圧に異常が発生したことを共有メモリ１６にログし、ＣＰＵ１（１３−１）やその他のＣＰＵと通信可能である上位制御コントローラに接続している上位制御コントローラ接続バス１７から、ＣＰＵに通知する。制御コントローラａ１が直接ＣＰＵに通知することも可能である。
【００１９】
また、ＣＰＵ１電圧センサａ５のみにエラーが検出されると、制御コントローラ間での相互エラーチェック時に、ＣＰＵ１電圧センサｂ６ではエラーが検出されていないことがわかり、ノイズなどが原因による誤検出の可能性もあると判断する。
【００２０】
次に、図２により実施の形態１のエラーの通知パターンについて説明する。図２はセンサのエラー情報の検出によるエラー通知のパターンを示す図である。
【００２１】
例えば、対になっているセンサが、共にエラー情報が検出されなくても、１つのセンサにて複数回エラーが発生する場合は、そのデバイスに問題が発生している可能性があるため、エラーメッセージを通知するようにする。
【００２２】
図２の２０１に示す例では、対になっているセンサの片側のセンサのみで３回以上エラーを検出した場合は、検出不可の制御バスに問題がある可能性があるため、対のセンサにてエラーが発生しなくてもエラーを通知する。
【００２３】
図２の２０２に示す例では、対になっているセンサの両方でエラーを検出した場合は、整合性がとれエラー発生の可能性が大のため、エラーを通知する。
【００２４】
図２の２０３に示す例では、対になっているセンサの片側のセンサのみで２回以内エラーを検出した場合は、誤検知の可能性があるため、エラーを通知しない。
【００２５】
このエラーの回数は、センサにより検出されたデータに基づいて、共有メモリ１６に何回エラーが発生したかを保存し、その回数を確認することにて実施する。
【００２６】
なお、図２に示すエラー通知パターンに限らず、その他、複数のエラー情報の組合せを設定することにより、その機種に最適なエラー検出値を設定でき、精度を高めることができる。
【００２７】
次に、図３により、制御コントローラの動作について説明する。図３は制御コントローラの動作を示すフローチャートであり、制御コントローラａ１の動作の例を示している。
【００２８】
また、図３においては、制御コントローラａ１に接続されている各センサの全個数をｍ個として、各センサをセンサ１，ａ〜センサｍ，ａとしている。
【００２９】
まず、Ｓ３０２にて情報処理装置を起動した後にエラ−情報を初期化する。これはセンサ自身と、センサ状況を一時的に保管してある共有メモリ１６の一部をクリアすることを示している。既にログされているエラー情報は継続して保存される。ログされているエラー情報は、ＣＰＵ１（１３−１）〜ＣＰＵｎ（１３−ｎ）からの要求時には随時参照することができる。
【００３０】
Ｓ３０２によるエラー情報初期化後に、Ｓ３０３にて制御コントローラｂ２との同期をとり、その応答があるかを判断し、制御コントローラｂ２が正しく動作しているか確認する。このとき、制御コントローラｂ２から応答がない場合は、制御コントローラｂ２に異常が発生したとみなし、Ｓ３１１にて共有メモリ１６に制御コントローラｂ２のエラー情報をログし、その動作を停止させ、制御コントローラａ１のみでエラー監視を継続して行う。
【００３１】
この場合は、Ｓ３１２にて各センサ（センサ１，ａ〜センサｍ，ａ）にエラーが発生しているかを確認する。
【００３２】
そして、Ｓ３１３にてエラーが発生しているかを判断し、エラーが発生していなかったら、Ｓ３１２に戻り、エラーが発生していたら、Ｓ３１４にてエラー情報を共有メモリ１６にログする。
【００３３】
そして、Ｓ３１５にて、例えば図２に示すようなエラーの通知パターンに基づいて、制御コントローラａ１でのエラー回数が閾値を超えているかなどを判断し、閾値を超えていない場合は、Ｓ３１２に戻り、閾値を超えている場合は、Ｓ３１６にて上位ＣＰＵにエラーを通知する。
【００３４】
また、Ｓ３０３にて制御コントローラｂ２から応答がある場合は、Ｓ３０４にて各センサ（センサ１，ａ〜センサｍ，ａ）にエラーが発生しているかを確認する。
【００３５】
そして、Ｓ３０５にてエラーが発生しているかを判断し、エラーが発生していなかったら、Ｓ３０３に戻り、エラーが発生していたら、Ｓ３０６にてエラー情報を共有メモリ１６にログする。
【００３６】
そして、Ｓ３０７にて制御コントローラｂ２に同一エラーが発生しているかを判断し、同一のエラーが発生していない場合は、Ｓ３０９にて、例えば共有メモリ１６にログされた制御コントローラのエラーの情報や今までのエラー回数などを確認し、図２に示すようなエラーの通知パターンに基づいて、制御コントローラａ１でのエラー回数が閾値を超えているかを判断し、閾値を超えていない場合は、Ｓ３０３に戻り、閾値を超えている場合は、Ｓ３１０にて上位ＣＰＵにエラーを通知する。
【００３７】
また、Ｓ３０７で同一のエラーが発生している場合は、Ｓ３０８にて、例えば共有メモリ１６にログされた制御コントローラのエラーの情報や今までのエラー回数などを確認し、図２に示すようなエラーの通知パターンに基づいて、制御コントローラａ１と制御コントローラｂ２でのエラー回数が閾値を超えているかを判断し、閾値を超えていない場合は、Ｓ３０３に戻り、閾値を超えている場合は、Ｓ３１０にて上位ＣＰＵにエラーを通知する。
【００３８】
なお、制御コントローラｂ２も制御コントローラａ１と同様な動作を行っているが、ＣＰＵに対して、両方の制御コントローラからエラーを通知することがないように、例えば、制御コントローラａ１と制御コントローラｂ２で制御コントローラａ１の方が優先順位を高くして、ＣＰＵへのエラーの通知は制御コントローラａ１および制御コントローラｂ２が共に動作している場合には、優先順位の高い制御コントローラａ１でエラーの判断を行い、ＣＰＵに対するエラーの通知も制御コントローラａ１からのみ行うようになっている。また、上位制御コントローラを接続している場合は、その制御コントローラによって、ＣＰＵに通知するべきエラーを判断させることもできる。
【００３９】
次に、図４および図５により制御コントローラａ１と制御コントローラｂ２の検出動作のタイミングについて説明する。図４および図５は制御コントローラａ１と制御コントローラｂ２の検出動作のタイミングを示すタイムチャートであり、図４は対になっているセンサの両方でエラーが検出されたときの動作、図５は対になっている片方のセンサでエラーが検出されたときの動作を示している。
【００４０】
まず、対になっているセンサの両方でエラーが検出されたときは、図４に示すように、Ｓ４１１，Ｓ４２１で制御コントローラａ１と制御コントローラｂ２が相互に正常動作しているか確認し同期をとった後、制御コントローラｂ２のみ図４の４３１に示すように最初のセンサ１，ｂのチェックをする前に、待ち時間を追加する。
【００４１】
そして、Ｓ４１２からＳ４１３で制御コントローラａ１に接続されているセンサ１，ａ〜センサｍ，ａのエラーを確認し、Ｓ４２２からＳ４２３で制御コントローラｂ２に接続されているセンサ１，ｂ〜センサｍ，ｂのエラーを確認する。
【００４２】
そして、センサのエラー確認の結果、制御コントローラａ１と制御コントローラｂ２が共に、ｉ番目のセンサ（センサｉ，ａ、センサｉ，ｂ）でエラーを確認し、Ｓ４１４，Ｓ４２４でそれぞれのセンサのエラーを共有メモリ１６にログし、Ｓ４１５，Ｓ４２５でエラー情報を交換する。
【００４３】
そして、Ｓ４１６で図２に示すようなエラーの通知パターンに基づいて、制御コントローラａ１と制御コントローラｂ２でのエラー回数が閾値を超えているかを判断し、その判断結果により上位ＣＰＵにエラーを通知する。
【００４４】
そして、Ｓ４１７，Ｓ４２６で再度、制御コントローラａ１と制御コントローラｂ２が相互に正常動作しているか確認し同期をとった後、制御コントローラｂ２のみ図４の４３２に示すように最初のセンサ１，ｂのチェックをする前に、待ち時間を追加し、Ｓ４１８でセンサ１，ａからセンサのエラー確認を再スタートし、Ｓ４２７でセンサ１，ｂからセンサのエラー確認を再スタートして同様の動作を繰り返す。
【００４５】
また、対になっているセンサの片方でエラーが検出されたときは、図５に示すように、Ｓ５１１，Ｓ５２１で制御コントローラａ１と制御コントローラｂ２が相互に正常動作しているか確認し同期をとった後、制御コントローラｂ２のみ図４の５３１に示すように最初のセンサ１，ｂのチェックをする前に、待ち時間を追加する。
【００４６】
そして、Ｓ５１２からＳ５１３で制御コントローラａ１に接続されているセンサ１，ａ〜センサｍ，ａのエラーを確認し、Ｓ５２２からＳ５２３で制御コントローラｂ２に接続されているセンサ１，ｂ〜センサｍ，ｂのエラーを確認する。
【００４７】
そして、センサのエラー確認の結果、制御コントローラａ１のみ、ｉ番目のセンサ（センサｉ，ａ）でエラーを確認し、Ｓ５１４でセンサのエラーを共有メモリ１６にログし、Ｓ５１５，Ｓ５２４でエラー情報を交換する。
【００４８】
そして、Ｓ５１６で図２に示すようなエラーの通知パターンに基づいて、制御コントローラａ１でのエラー回数が閾値を超えているかを判断し、その判断結果により上位ＣＰＵにエラーを通知する。
【００４９】
そして、Ｓ５１７，Ｓ５２５で再度、制御コントローラａ１と制御コントローラｂ２が相互に正常動作しているか確認し同期をとった後、制御コントローラｂ２のみ図４の５３２に示すように最初のセンサ１，ｂのチェックをする前に、待ち時間を追加し、Ｓ５１８でセンサ１，ａからセンサのエラー確認を再スタートし、Ｓ５２６でセンサ１，ｂからセンサのエラー確認を再スタートして同様の動作を繰り返す。
【００５０】
図４および図５の４３１，４３２，５３１，５３２に示すように、制御コントローラｂ２のみ最初のセンサ１，ｂのチェックをする前に、待ち時間を追加することによって、対になっているセンサのエラー状況チェックに常に時間差を持つことができ、突発的なノイズを対のセンサが同時に検出してしまう問題を解決することが可能である。
【００５１】
なお、待ち時間を追加するのではなく、センサ状況を確認する順番を、制御コントローラａ１と制御コントローラｂ２で変更することにより、突発的なノイズを対のセンサが同時に検出してしまう問題を解決することも可能である。
【００５２】
（実施の形態２）
本発明の実施の形態２は、実施の形態１において、制御コントローラ、制御バス、センサを３重化したものである。
【００５３】
図６により本発明の実施の形態２による情報処理装置におけるエラー検出制御部の構成について説明する。図６は本発明の実施の形態２による情報処理装置におけるエラー検出制御部の構成を示すブロック図である。
【００５４】
図６において、情報処理装置におけるエラー検出制御部は、制御コントローラｃ２１、制御コントローラｃ２１に接続された制御バスｃ２６、制御バスｃ２６に接続されるセンサから構成され、他の構成は図１に示す実施の形態１の構成と同様である。
【００５５】
各センサは、例えば、ＣＰＵ１（１３−１）の電圧を検出する電圧センサｃ２２−１、ＣＰＵ１（１３−１）の温度を検出する温度センサｃ２３−１、Ｓｙｓｔｅｍ内の温度を検出する温度センサｃ２４−１、ＦＡＮ１（１４−１）の回転を検出する回転センサｃ２５−１が設けられており、それぞれ、実施の形態１と同様に、複数個のＣＰＵ（ＣＰＵ１（１３−１）〜ＣＰＵｎ（１３−ｎ））や複数個のＦＡＮ（ＦＡＮ１（１４−１）〜ＦＡＮｎ（１４−ｎ））などの各デバイスの状態や複数箇所のＳｙｓｔｅｍの温度などを検出するセンサも設けられている。
【００５６】
実施の形態２の各制御コントローラの動作は、図３に示すＳ３０３での動作で、制御コントローラｂ２と制御コントローラｃ２１との同期をとり、その後の処理において、図７に示すようなエラーの通知パターンに基づいて、制御コントローラａ１、制御コントローラｂ２、制御コントローラｃ２１でのエラー検出状態に基づいて、エラーを通知する以外は、実施の形態１と同様の動作である。
【００５７】
また、応答のない制御コントローラがあった場合には、その制御コントローラの動作を停止させ、例えば、実施の形態１と同様に、２重化の状態で、実行可能な残りの制御コントローラにて継続してエラー監視を実施する。
【００５８】
次に、図７により実施の形態２のエラーの通知パターンについて説明する。図７はセンサのエラー情報の検出によるエラー通知のパターンを示す図である。
【００５９】
例えば、３重化されているセンサの全てでエラー情報が検出されなくても、２つのセンサにてエラーが発生する場合は、そのデバイスに問題が発生している可能性があるため、エラーメッセージを通知するようにする。
【００６０】
図７の２１１に示す例では、３重化されているセンサの１つのセンサのみで、エラーを検出した場合は、誤検知の可能性があるため、エラーを通知しない。
【００６１】
図７の２１２に示す例では、３重化されている３つのセンサの全てでエラーを検出した場合は、整合性がとれエラー発生の可能性が大のため、エラーを通知する。
【００６２】
図７の２１３に示す例では、３重化されている３つのセンサの内、２つのセンサでエラーを検出した場合は、整合性がとれエラー発生の可能性が大のため、エラーを通知する。
【００６３】
なお、図７に示すエラー通知パターンに限らず、３重化した場合には、エラー通知パターンの設定が、より詳細に設定できるので、複数のエラー情報の組合せを設定することにより、その機種に最適なエラー検出値を設定でき、精度を高めることができる。
【００６４】
実施の形態２では、制御コントローラ、制御バス、センサを３重化することにより、エラーの誤検出の可能性をさらに低くし、信頼性をより高めることが可能である。
【００６５】
なお、実施の形態２では、３重化の例で説明したが、制御コントローラおよび制御バスを増やすことにより、３重化以上の多重化を実施することも可能である。
【００６６】
（実施の形態３）
本発明の実施の形態３は、実施の形態１において、２重化された制御バスをＣＰＵ関連のセンサが接続される制御バスと、Ｓｙｓｔｅｍ情報関連のセンサが接続される制御バスに分けたものである。
【００６７】
図８により本発明の実施の形態３による情報処理装置におけるエラー検出制御部の構成について説明する。図８は本発明の実施の形態３による情報処理装置におけるエラー検出制御部の構成を示すブロック図である。
【００６８】
図８において、情報処理装置におけるエラー検出制御部は、制御バスａ３および制御バズｂ４には、ＣＰＵ関連のセンサ（電圧センサａ５−１〜電圧センサａ５−ｎ、温度センサａ７−１〜温度センサａ７−ｎ、電圧センサｂ６−１〜電圧センサｂ６−ｎ、温度センサｂ８−１〜温度センサｂ８−ｎ）が接続され、制御コントローラｃ２１に接続された制御バスｃ２６および制御コントローラｄ３１に接続された制御バスｄ４１には、Ｓｙｓｔｅｍ情報関連のセンサ（温度センサａ９−１〜温度センサａ９−ｎ、回転センサａ１１−１〜回転センサａ１１−ｎ、温度センサｂ１０−１〜温度センサｂ１０−ｎ、回転センサｂ１２−１〜回転センサｂ１２−ｎ）が接続されており、他の構成は図１に示す実施の形態１の構成と同様である。
【００６９】
実施の形態３の各制御コントローラの動作は、制御コントローラａ１および制御コントローラｂ２により、ＣＰＵ関連のセンサのエラーを検出し、制御コントローラｃ２１および制御コントローラｄ３１によりＳｙｓｔｅｍ情報関連のセンサのエラーを検出する以外は、実施の形態１での２重化の動作と同様である。
【００７０】
また、エラーの通知パターンについても、図２に示す実施の形態１のエラーの通知パターンに基づいて、エラーの通知を判断する。
【００７１】
実施の形態３では、多くのセンサが繋がる場合は、制御バスを分けることによって、コンフリクトを避けレスポンスを向上させることが可能である。
【００７２】
（実施の形態４）
本発明の実施の形態４は、実施の形態１において、センサは２重化のままで、制御コントローラおよび制御バスを４重化したものである。
【００７３】
図９により本発明の実施の形態４による情報処理装置におけるエラー検出制御部の構成について説明する。図９は本発明の実施の形態４による情報処理装置におけるエラー検出制御部の構成を示すブロック図である。
【００７４】
図９において、情報処理装置におけるエラー検出制御部は、制御コントローラｃ２１、制御コントローラｃ２１に接続された制御バスｃ２６、制御コントローラｄ３１、制御コントローラｄ３１に接続された制御バスｄ４１から構成され、制御コントローラｃ２１および制御コントローラｄ３１により、制御コントローラａ１および制御コントローラｂ２でエラーを検出しているセンサと同じセンサのエラーを検出しており、他の構成は図１に示す実施の形態１の構成と同様である。
【００７５】
実施の形態４の各制御コントローラの動作は、図３に示すＳ３０３での動作で、制御コントローラｂ２、制御コントローラｃ２１、制御コントローラｄ３１との同期をとり、その後の処理において、図１０に示すようなエラーの通知パターンに基づいて、制御コントローラａ１、制御コントローラｂ２、制御コントローラｃ２１、制御コントローラｄ３１でのエラー検出状態に基づいて、エラーを通知する以外は、実施の形態１と同様の動作である。
【００７６】
また、応答のない制御コントローラがあった場合には、その制御コントローラの動作を停止させ、例えば、実施の形態１または実施の形態２と同様に、２重化または３重化の状態で、実行可能な残りの制御コントローラにて継続してエラー監視を実施する。
【００７７】
次に、図１０により実施の形態４のエラーの通知パターンについて説明する。図１０はセンサのエラー情報の検出によるエラー通知のパターンを示す図である。
【００７８】
例えば、４重化されている全てのバスで、センサからのエラー情報が検出されなくても、４重化されている３つのバスでエラーが発生する場合は、そのエラーが検出されたデバイスに問題が発生している可能性があるため、エラーメッセージを通知するようにする。
【００７９】
図１０の２３１に示す例では、４重化されている４つのバスでエラーを検出した場合は、整合性がとれエラー発生の可能性が大のため、エラーを通知する。
【００８０】
図１０の２３２で示す例では、４重化されている３つのバスでエラーを検出した場合は、整合性がとれエラー発生の可能性が大のため、エラーを通知する。
【００８１】
図１０の２３３で示す例では、４重化されている２つのバスの同一センサで２回以内エラーを検出した場合は、誤検知の可能性があるため、エラーを通知しない。
【００８２】
図１０の２３４に示す例では、４重化されている２つのバスの同一センサで３回以上エラーを検出した場合は、検出不可の制御バスに問題がある可能性があるため、対のセンサにてエラーが発生しなくてもエラーを通知する。
【００８３】
図１０の２３５に示す例では、４重化されている２つのバスの異なるセンサでエラーを検出した場合は、誤検知の可能性が低いので、エラーを通知する。
【００８４】
図１０の２３６に示す例では、４重化されている１つのバスのみでエラーを検出した場合は、誤検知の可能性があるため、エラーを通知しない。
【００８５】
なお、図１０に示すエラー通知パターンに限らず、４重化した場合には、エラー通知パターンの設定が、より詳細に設定できるので、複数のエラー情報の組合せを設定することにより、その機種に最適なエラー検出値を設定でき、精度を高めることができる。
【００８６】
実施の形態４では、センサは２重化のままで、制御コントローラ、制御バスを４重化することにより、エラーの誤検出の可能性をさらに低くし、信頼性をより高めることが可能であり、センサは２重化のままなので、全てを４重化した場合と比較するとコストダウンが可能となる。
【００８７】
なお、実施の形態４では、制御コントローラを４重化しているが、制御コントローラも２重化のみとし、制御バスのみ４重化して、信頼性を高めながらコストを押さえることも可能である。
【００８８】
なお、上記実施の形態１〜４では、同一ボード上でのシステム構成図の例で説明したが、制御バスを延長することによって外部デバイスのエラー制御を実施することも可能である。論理的には、バスが接続されていれば、内部デバイスと外部デバイスのエラー検出方法に差異はない。
【００８９】
また、上記実施の形態１〜４では、複数個のＣＰＵ（ＣＰＵ１（１３−１）〜ＣＰＵｎ（１３−ｎ））や複数個のＦＡＮ（ＦＡＮ１（１４−１）〜ＦＡＮｎ（１４−ｎ））の状態を各センサで検出する例で説明したが、１つのＣＰＵや１つのＦＡＮのみの状態を各センサで検出してもよい。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施の形態１による情報処理装置におけるエラー検出制御部の構成を示すブロック図である。
【図２】本発明の実施の形態１によるセンサのエラー情報の検出によるエラー通知のパターンを示す図である。
【図３】本発明の実施の形態１による情報処理装置における制御コントローラの動作を示すフローチャートである。
【図４】本発明の実施の形態１による情報処理装置における制御コントローラａと制御コントローラｂの検出動作のタイミングを示すタイムチャートである。
【図５】本発明の実施の形態１による情報処理装置における制御コントローラａと制御コントローラｂの検出動作のタイミングを示すタイムチャートである。
【図６】本発明の実施の形態２による情報処理装置におけるエラー検出制御部の構成を示すブロック図である。
【図７】本発明の実施の形態２によるセンサのエラー情報の検出によるエラー通知のパターンを示す図である。
【図８】本発明の実施の形態３による情報処理装置におけるエラー検出制御部の構成を示すブロック図である。
【図９】本発明の実施の形態４による情報処理装置におけるエラー検出制御部の構成を示すブロック図である。
【図１０】本発明の実施の形態４による情報処理装置におけるセンサのエラー情報の検出によるエラー通知のパターンを示す図である。
【符号の説明】
【００９１】
１…制御コントローラａ、２…制御コントローラｂ、３…制御バスａ、４…制御バスｂ、５−１〜５−ｎ…電圧センサａ、６−１〜６−ｎ…電圧センサｂ、７−１〜７−ｎ…温度センサａ、８−１〜８−ｎ…温度センサｂ、９−１〜９−ｎ…温度センサａ、１０−１〜１０−ｎ…温度センサｂ、１１−１〜１１−ｎ…回転センサａ、１２−１〜１２−ｎ…回転センサｂ、１３−１〜１３−ｎ…ＣＰＵ、１４−１〜１４−ｎ…ＦＡＮ、１５…コントローラ間バス、１６…共有メモリ、１７…上位制御コントローラ接続バス、２１…制御コントローラｃ、２２−１…電圧センサｃ、２３−１…温度センサｃ、２４−１…温度センサｃ、２５−１…回転センサｃ、２６…制御バスｃ、３１…制御コントローラｄ、４１…制御バスｄ。
【図１】
2005157940.tif 000003
【図２】
2005157940.tif 000004
【図３】
2005157940.tif 000005
【図４】
2005157940.tif 000006
【図５】
2005157940.tif 000007
【図６】
2005157940.tif 000008
【図７】
2005157940.tif 000009
【図８】
2005157940.tif 000010
【図９】
2005157940.tif 000011
【図１０】
2005157940.tif 000012