(57)【要約】【課題】  単純な構成の光配線で論理演算を行えるようにする。【解決手段】  光配線１Ａは、二股に分岐する第１のコア５ａおよび第２のコア５ｂと、第１のコア５ａと第２のコア５ｂを１本に集結させた第３のコア５ｃからなるＹ字型のコア２を備える。コア２は対象形状を有し、第１のコア５ａから第３のコア５ｃへ至る光路と第２のコア５ｂから第３のコア５ｃへ至る光路が等しくなっている。これにより、第１のコアに入力する光信号の有無と第２のコアに入力する光信号の有無の組み合わせで、第３のコアから出力される光信号の有無および大きさが異なり、この第３のコアの出力から論理演算を行う。【選択図】        図１
2005055809.tif 000002
【特許請求の範囲】
【請求項１】
光を導波するコアおよび前記コアより屈折率が低いクラッドより構成される光配線において、
前記コアは二股に分岐する第１のコアおよび第２のコアと、前記第１のコアと前記第２のコアを１本に集結させた第３のコアとを備え、前記第１のコアから前記第３のコアへ至る光路と前記第２のコアから前記第３のコアへ至る光路を等しくした
ことを特徴とする光配線。
【請求項２】
前記第１のコアおよび前記第２のコアの側から光信号が入力され、前記第３のコアの側から光信号が出力される
ことを特徴とする請求項１記載の光配線。
【請求項３】
前記コアは、光信号の１クロック当たりの進行距離に応じた長さを有する
ことを特徴とする請求項１記載の光配線。
【請求項４】
前記コアの端面を傾斜させて反射面を形成した
ことを特徴とする請求項１記載の光配線。
【請求項５】
前記コアおよびクラッドは、ポリマー系樹脂材料で構成される
ことを特徴とする請求項１記載の光配線。
【請求項６】
光を導波するコアおよび前記コアより屈折率が低いクラッドより構成される光配線と、
光素子が実装された実装基板とを備え、
前記光配線は、前記コアとして二股に分岐する第１のコアおよび第２のコアと、前記第１のコアと前記第２のコアを１本に集結させた第３のコアとを備え、前記第１のコアから前記第３のコアへ至る光路と前記第２のコアから前記第３のコアへ至る光路を等しくし、
前記光配線の端部に傾斜端面を備えるとともに、前記コアの端面が前記傾斜端面と同一面に露出して反射面が形成され、
前記反射面が前記光素子と対向する位置で、前記実装基板の一の面に前記光配線が取り付けられた
ことを特徴とする光集積回路。
【請求項７】
前記光素子は面発光素子と受光素子で、前記第１のコアの前記反射面と前記第２のコアの前記反射面に対向してそれぞれ前記面発光素子が配置され、前記第３のコアの前記反射面に対向して前記受光素子が配置される
ことを特徴とする請求項６記載の光集積回路。
【請求項８】
前記一方の面発光素子の出力の有無と前記他方の面発光素子の出力の有無の組み合わせにより論理演算を行う
ことを特徴とする請求項７記載の光集積回路。
【請求項９】
少なくとも一方の前記面発光素子からの出力が有る場合に、前記受光素子の出力が有りとなる論理和演算を行う
ことを特徴とする請求項８記載の光集積回路。
【請求項１０】
前記２個の面発光素子からの出力が有る場合と、少なくとも一方の前記面発光素子からの出力が有る場合の前記第３のコアから出力される信号の大きさの差から、前記２個の面発光素子からの出力が有る場合に、前記受光素子の出力が有りとなる論理積演算を行う
ことを特徴とする請求項８記載の光集積回路。
【請求項１１】
前記光素子は面発光素子と受光素子で、前記第１のコアの前記反射面と前記第２のコアの前記反射面に対向してそれぞれ前記受光素子が配置され、前記第３のコアの前記反射面に対向して前記面発光素子が配置される
ことを特徴とする請求項６記載の光集積回路。
【請求項１２】
前記コアは、光信号の１クロック当たりの進行距離に応じた長さを有する
ことを特徴とする請求項６記載の光集積回路。
【請求項１３】
前記コアおよびクラッドは、ポリマー系樹脂材料で構成される
ことを特徴とする請求項６記載の光集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コアおよびクラッドから構成される平面型の光配線およびこの光配線を用いた光集積回路に関する。詳しくは、コアの形状をＹ字型として論理演算を行えるようにしたものである。
【背景技術】
【０００２】
コンピュータの性能向上に伴い、ＣＰＵ（central processing unit）やメモリ等の間のチップ間電気配線の大容量化および高速化が要求されている。しかし、従来からバスとして用いられている電気配線は、システムの高速化に伴い高周波応答に限界が生じてくる。そこで、電気配線に代わり、大容量かつ高速の通信方式で用いられる次世代光インタコネクションとして、光信号を伝達する光配線が脚光を浴びている。
【０００３】
光配線の特徴として、１０Ｇｂｐｓ以上の伝送速度を有する。電気信号に代わり光信号を使うことで高速性が特徴であるが、他に光スイッチング素子という特徴もある。従来の光制御の光スイッチングは、１．３μｍ〜１．５μｍの超波長帯域の光通信システムや光計測システム等に使われている技術である。屈折率変化により光を制御するもの、光信号を一旦電気信号に変換し、電気信号と電圧または電流駆動の光変調器を組み合わせるものがある。前者のタイプでは、高速変調器として、４０Ｇｂｐｓ以上のニオブ酸リチウム光変調器や半導体電界吸収型光変調器等がある。従来の通信用高速変調器は、光の透過特性を制御するスイッチング素子であり、論理演算機能までは考慮されていない。
【０００４】
後者の例では、光信号にて論理和の否定（ＮＯＲ）を求めることができるデバイスが開示されている（例えば、特許文献１参照。）。図１３にこの従来の光集積回路の構成例を示す。従来の光集積回路は、複数の受光ダイオード１０１、光変調器１０２、電気インターフェース回路１０３等を備えて、光信号を電気信号に変換して論理演算を行い、論理和の否定を光信号として出力できるようにしたものである。
【０００５】
【特許文献１】特開平１１−３１１７６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、従来の光集積回路による光ＮＯＲ論理デバイスは、複数の受光ダイオード、光変調器、電気インターフェース回路等を複雑に構成したものであり、低コストで提供できないという問題がある。
【０００７】
このように、従来の光通信用の光スイッチング素子は高速性に優れているが光論理回路ではなく、光ＮＯＲ論理デバイスは電気回路と光デバイスを複雑に組み合わせた構造である。
【０００８】
そこで、論理演算ができる光配線を低コストで実現するためには、最低限の光デバイスにて単純な構成が必要とされている。光インタコネクションに適した構造にて、光演算器を実現することが課題である。
【０００９】
本発明は、このような課題を解決するためになされたもので、単純な構成で論理演算が行える光配線および光集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決するため、本発明に係る光配線は、光を導波するコアおよびコアより屈折率が低いクラッドより構成される光配線において、コアは二股に分岐する第１のコアおよび第２のコアと、第１のコアと第２のコアを１本に集結させた第３のコアとを備え、第１のコアから第３のコアへ至る光路と第２のコアから第３のコアへ至る光路を等しくしたものである。
【００１１】
本発明に係る光配線は、第１のコアに入力された光信号は第３のコアから出力され、第２のコアに入力された光信号は第３のコアから出力される。また、第３のコアに入力された光信号は第１のコアおよび第２のコアから出力される。
【００１２】
そして、第１のコアから第３のコアへ至る光路と第２のコアから第３のコアへ至る光路を等しくすることで、第１のコアおよび第２のコアから選択的に光信号を入力すると、第３のコアの出力から論理演算が行える。
【００１３】
本発明に係る光集積回路は、上述した光配線を用いたものであり、光を導波するコアおよびコアより屈折率が低いクラッドより構成される光配線と、光素子が実装された実装基板とを備え、光配線は前記コアとして二股に分岐する第１のコアおよび第２のコアと、第１のコアと第２のコアを１本に集結させた第３のコアとを備え、第１のコアから第３のコアへ至る光路と第２のコアから第３のコアへ至る光路を等しくし、光配線の端部に傾斜端面を備えるとともに、コアの端面が傾斜端面と同一面に露出して反射面が形成され、反射面が光素子と対向する位置で、実装基板の一の面に前記光配線が取り付けられたものである。
【００１４】
本発明に係る光集積回路では、実装基板の面に対して垂直方向に出射された光信号を反射面で反射して、実装基板の面に対して水平な光へと光路変換する。よって、光素子として面発光素子を用いて、実装基板の面に対して水平方向に延在するコアで光信号を伝搬することができる。また、コアを伝搬された光信号を反射面で反射して、実装基板の面に対して垂直な光へと光路変換する。よって、実装基板に実装された受光素子で光信号を受光することができる。
【００１５】
これにより、第１のコアに入力された光信号は第３のコアから出力され、第２のコアに入力された光信号は第３のコアから出力される。さて、第１のコアと第２のコアの双方に光信号の入力があった場合は、第３のコアから光信号が出力される。これに対して、第１のコアと第２のコアのどちらか一方に光信号の入力があった場合は、第３のコアから光信号が出力されるが、出力される信号は小さくなる。また、第１のコアと第２のコアの双方に光信号の入力がない場合は、第３のコアから光信号が出力されない。
【００１６】
このように、第１のコアに入力する光信号の有無と第２のコアに入力する光信号の有無の組み合わせで、第３のコアから出力される光信号の有無および大きさが異なり、この第３のコアの出力から論理演算を行う。
【発明の効果】
【００１７】
以上説明したように、本発明に係る光配線は、第１のコアに入力された光信号を第３のコアから出力し、第２のコアに入力された光信号を第３のコアから出力することができる。また、第３のコアに入力された光信号を第１のコアおよび第２のコアから出力することができる。
【００１８】
そして、第１のコアおよび第２のコアへの光信号の入力の有無の組み合わせにより、第３のコアの出力から論理演算が行える。この光配線を用いた光集積回路では、インピーダンス整合が無いこと、チップ間での電位差の制約が無いこと等、電気配線による回路と比較して設計が容易であり、高速かつ大容量でデータの授受が行える。そして、簡単な構成で論理演算が可能であり、低コストで論理回路を提供できる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の光配線および光集積回路の実施の形態について説明する。図１は本実施の形態の光配線の構成例を示す斜視図であり、図１（ａ）は第１の構成例、図１（ｂ）は第２の構成例を示す。まず、図１（ａ）に示す光配線１Ａについて説明すると、光配線１Ａは光信号を導波するコア２とコア２に光信号を閉じ込めるクラッド３から構成される平面型の光導波路である。コア２とクラッド３はポリマー系樹脂材料あるいは石英系材料等から構成され、コア２はクラッド３より屈折率が高い材質で構成される。
【００２０】
コア２は第１のコア２ａと第２のコア２ｂを第３のコア２ｃに集結させたＹ字型で、光配線１Ａの一方の端部から他方の端部へと延在し、第３のコア２ｃを中心に左右対称な形状を有する。
【００２１】
光配線１Ａの一方の端部および他方の端部には、光配線１Ａの平面に対して直交する垂直端面４が形成される。第１のコア２ａの端面５ａは一方の垂直端面４と同一面に露出する。同様に、第２のコア２ｂの端面５ｂは一方の垂直端面４と同一面に露出する。第３のコア２ｃの端面５ｃは他方の垂直端面４と同一面に露出する。
【００２２】
図１（ｂ）に示す光配線１Ｂは、光配線１Ａと同様にクラッド３の内部にＹ字型のコア２を備えた平面型の光導波路であって、一方の端部および他方の端部に光配線１Ｂの平面に対して傾斜した傾斜端面６が形成される。この傾斜端面６は例えば４５度の傾斜角を有する。
【００２３】
第１のコア２ａの端面は一方の傾斜端面６と同一面に露出して反射面７ａが形成される。同様に、第２のコア２ｂの端面は一方の傾斜端面６と同一面に露出して反射面７ｂが形成される。第３のコア２ｃの端面は他方の傾斜端面６と同一面に露出して反射面７ｃが形成される。
【００２４】
Ｙ字型の対称形状を有するコア２を備えた光配線１Ａでは、第１のコア２ａおよび第２のコア２ｂの側から光信号を入力し、第３のコア５ｃから光信号を出力することで論理演算が行える。以下の説明では、図１（ａ）に示す光配線１Ａを例に、端面５ａおよび端面５ｂをそれぞれ入射面５ａ，５ｂとし、端面５ｃを出射面５ｃとする。
【００２５】
図２（ａ）は論理和のブロック図、図２（ｂ）は論理和の真理値表、図３（ａ）は論理積のブロック図、図３（ｂ）は論理積の真理値表である。２つの入力側Ａ，Ｂと出力側Ｃは、入力信号があるときを「１」、ないときを「０」とする。
【００２６】
Ａ，Ｂ，Ｃの関係は、図２（ａ）に示す論理和ブロックではＡ＋Ｂ＝Ｃで表され、図２（ｂ）に示すように０＋０＝０、０＋１＝１、１＋０＝１、１＋１＝１となる。図３（ａ）に示す論理積ブロックではＡ×Ｂ＝Ｃで表され、図３（ｂ）に示すように０×０＝０、０×１＝０、１×０＝０、１×１＝１となる。なお、Ａ×Ｂ＝ＣはＡ・Ｂ＝Ｃとも表記され、以後の説明では後者の表記を用いる。
【００２７】
図４は光配線の具体例を示す説明図で、論理演算を行う光配線の具体例としては、コア２の幅を５０μｍとした長さ２ｃｍのマルチモード光導波路を考える。第１のコア２ａおよび第２のコア２ｂは長さ１．５ｃｍ、第３のコア２ｃは長さ０．５ｃｍとする。第１のコア２ａは、端面５ａから長さ０．０５ｃｍの直線部と、この直線部に続く長さ１．４５ｃｍの曲線部から構成される。同様に第２のコア２ｂは、端面５ｂから長さ０．０５ｃｍの直線部と、この直線部に続く長さ１．４５ｃｍの曲線部から構成される。第３のコア２ｃは長さ０．５ｃの直線部から構成される。そして、第１のコア２ａの曲線部と第２のコア２ｂの曲線部が結合して第３のコア２ｃとつながる。また、第１のコア２ａと第２のコア２ｂの間隔は２５０μｍとした。さらに、コア２の屈折率を１．５、クラッド３の屈折率を１．４８５、比屈折率を１．０％とした。
【００２８】
図５〜図７は論理和演算を行った際のシミュレーション結果を示す。図５は入射端５ａ（Ａ）と入射端５ｂ（Ｂ）の双方に光信号を入力した例を示す。入射端２ａと入射端２ｂの双方から光信号を入力すると、図２に示すＡ＋Ｂ＝Ｃの関係式において、１＋１＝１となる演算が実現できることがシミュレーション結果から判る。
【００２９】
図６は入射端５ａから光信号が入力され、入射端５ｂからは光信号がない場合である。Ａ＋Ｂ＝Ｃの関係式において、１＋０＝１となる演算が実現できることがシミュレーション結果から判る。このときの伝搬損失は、−１．１ｄＢである。同様に、図７は入射端５ｂから光信号が入力され、入射端５ａからは光信号がない場合である。Ａ＋Ｂ＝Ｃの関係式において、０＋１＝１となる演算が実現できることがシミュレーション結果から判る。なお、入射端５ａと入射端５ｂがともに光信号の入力がない場合は、出射端５ｃには光信号の出力はなく、Ａ＋Ｂ＝Ｃの関係式において０＋０＝０となる演算が実現できる。
【００３０】
上述した図５と図６および図７のシミュレーション結果を比較すると、入射端５ａと入射端５ｂの双方から光信号が入力される場合と、入射端５ａと入射端５ｂのどちらか一方から光信号が入力される場合とでは、出力端５ｃへ出力される光信号のレベルが異なることが判る。この出力レベルの差を利用して、光配線１Ａを用いて論理積演算を行うことができる。
【００３１】
入射端５ａと入射端５ｂの双方から光信号を入力した場合、出射端５ｃの出力は＋１．８８ｄＢであった。これに対して、入射端５ａと入射端５ｂのどちらか一方から光信号を入力した場合は、出力端５ｃの出力は−１．１ｄＢであった。後述するように、出射端５ｃにフォトダイオードを設けて、光信号の検出の有無で「１」か「０」を出力する構成とした場合、入射端５ａと入射端５ｂの双方から光信号を入力した場合の光信号の出力レベルと、入射端５ａと入射端５ｂのどちらか一方から光信号を入力した場合の光信号の出力レベルの差に応じた閾値を設定する。これにより、入射端５ａと入射端５ｂの双方から光信号が入力された場合と、入射端５ａと入射端５ｂのどちらか一方から光信号が入力された場合を判断できることになる。
【００３２】
図８は論理積演算を行った際のシミュレーション結果を示す。図８（ａ）は入射端５ａ（Ａ）と入射端５ｂ（Ｂ）の双方に光信号を入力した例を示す。入射端５ａと入射端５ｂの双方から光信号を入力すると、出射端５ｃでの出力レベルが閾値より高くなることから、出射端５ｃに設けたフォトダイオードの出力（Ｃ）は「１」となる。よって、図３に示すＡ・Ｂ＝Ｃの関係式において、１・１＝１となる演算が実現できることがシミュレーション結果から判る。
【００３３】
図８（ｂ）は入射端５ａから光信号が入力され、入射端５ｂからは光信号がない場合である。入射端５ａのみから光信号を入力すると、出射端５ｃでの出力レベルが閾値より低くなることから、出力端５ｃに設けたフォトダイオードの出力は「０」となる。よって、Ａ・Ｂ＝Ｃの関係式において、１・０＝０となる演算が実現できることがシミュレーション結果から判る。
【００３４】
図８（ｃ）は入射端５ｂから光信号が入力され、入射端５ａからは光信号がない場合である。入射端５ｂのみから光信号を入力すると、出射端５ｃでの出力レベルが閾値より低くなることから、出力端５ｃに設けたフォトダイオードの出力は「０」となる。よって、Ａ・Ｂ＝Ｃの関係式において、０・１＝０となる演算が実現できることがシミュレーション結果から判る。
【００３５】
図８（ｄ）は、入射端５ａと入射端５ｂがともに光信号の入力がない場合で、この場合、出射端５ｃからの光信号の出力はなく、出力レベルは閾値以下なので、Ａ・Ｂ＝Ｃの関係式において０・０＝０となる。
【００３６】
以上説明した光配線では、光信号の伝送周波数が高くなると、入射端５ａおよび入射端５ｂに同じ位相のクロック信号で光信号送信部を駆動しても、２つの光信号の光路差が無視できなくなる。
【００３７】
例えば、周波数１０ＧＨｚのクロック信号にて光信号を生成したとする。このとき、光信号は０．１ｎｓ毎に伝送される。光伝送媒体中の光の屈折率を１．５とし、真空中の光の速度を３．０×１０8（ｍ／ｓ）とすると、光信号は１クロックで約２ｃｍしか進行しない。周波数３ＧＨｚのクロック信号で光信号を生成すると、光信号は１クロックで６．６ｃｍ進行することになる。ここで、１クロック毎の光信号が導波路中を進む長さＬは、真空中の光の速さＣ、クロック信号の周波数Ｆ（Ｈｚ）、光導波路のコアの屈折率をｎとすると、Ｌ＝（Ｃ／ｎ）×（１／Ｆ）の関係式にて表される。
【００３８】
よって、１０Ｇｂｐｓの伝送速度で光通信を行う場合は、Ｙ字形のコア２の全長を２ｃｍとした。この伝送速度ではクロック信号は１クロック毎に２ｃｍしか進まないので、ある時点でのコア２に存在する信号は、１クロック分しか存在しない。よって、クロック信号の混在は起こらない。
【００３９】
そして、第１のコア２ａから第３のコア２ｃへ至る入射端５ａから出射端５ｃへの光路と第２のコア２ｂから第３のコア２ｃに至る入射端５ｂから出射端５ｃへの光路は対称形をしており、まったく同じ形状と長さを有している。よって、２つの信号の位相差は存在せずに論理和および論理積を演算することができる。もし、２つの信号の光路差があれば、出射端５ｃで光信号の位相がずれる。よって、本例のＹ字形のコア２を有する光配線１Ａは、１０Ｇｂｐｓの高速光信号においても光論理和演算および論理積演算を行うことができる。
【００４０】
以上の説明では、図１（ａ）に示す光配線１Ａを用いて論理和演算および論理積演算を行う例について説明したが、図１（ｂ）に示す光配線１Ｂを用いても、論理和演算および論理積演算を行うことができる。
【００４１】
次に、この光配線１Ｂを利用した光集積回路について説明する。図９は本実施の形態の光集積回路の構成例を示し、図９（ａ）は上面図、図９（ｂ）は側面図である。
【００４２】
本実施の形態の光集積回路１１は、実装基板１２と図１（ｂ）３で説明した光配線１Ｂを備える。光配線１Ｂは光信号を導波するコア２とコア２に光信号を閉じ込めるクラッド３から構成される平面型の光導波路である。コア２とクラッド３はポリマー系樹脂材料あるいは石英系材料等から構成され、コア２はクラッド３より屈折率が高い材質で構成される。
【００４３】
コア２は第１のコア２ａと第２のコア２ｂを第３のコア２ｃに集結させたＹ字型で、光配線１Ｂの一方の端部から他方の端部へと延在し、第３のコア２ｃを中心に左右対称な形状を有する。
【００４４】
光配線１Ｂの一方の端部および他方の端部には、光配線１Ｂの平面に対して傾斜した傾斜端面６が形成される。この傾斜端面６は例えば４５度の傾斜角を有する。
【００４５】
第１のコア２ａの端面は一方の傾斜端面６と同一面に露出して反射面７ａが形成される。同様に、第２のコア２ｂの端面は一方の傾斜端面６と同一面に露出して反射面７ｂが形成される。第３のコア２ｃの端面は他方の傾斜端面６と同一面に露出して反射面７ｃが形成される。図示しないが、反射面７ａが形成された傾斜端面６に例えばアルミニウムを蒸着して、傾斜端面６の表面を光学反射膜で被覆してもよい。これにより、傾斜端面６での光反射効率を高めることができる。
【００４６】
実装基板１２は、光素子として２個の面発光レーザ１３ａ，１３ｂと１個のフォトダイオード１４を備える。面発光レーザ１３ａ，１３ｂは発光面が実装基板１２の一方の面側となるように実装される。そして、面発光レーザ１３ａと面発光レーザ１３ｂは、例えば２５０μｍピッチで配置される。フォトダイオード１４は受光面が実装基板１２の一方の面側となるように実装される。
【００４７】
この実装基板１２の一方の面に光配線１Ｂが取り付けられる。光配線１Ｂは、一方の傾斜端面６の直下に面発光半導体レーザ素子１３ａが位置し、他方の傾斜端面６の直下にフォトダイオード１４が位置する大きさで構成される。そして、一方の傾斜端面６に露出する第１のコア２ａの反射面７ａに面発光レーザ１３ａが対向し、第２のコア２ｂの反射面７ｂに面発光レーザ１３ｂが対向し、他方の傾斜端面６に露出する第３のコア５ｃの反射面７ｃにフォトダイオード１４が対向する。
【００４８】
光集積回路１１の動作を説明すると、面発光レーザ１３ａ，１３ｂは、図９（ａ）に実線の矢印で示すように、実装基板１２の面に対して垂直方向にレーザ光を出射する。面発光レーザ素子１３ａから出射した光信号は光配線１Ｂに入射し、第１のコア２ａの反射面７ａで反射することで、光路が実装基板１２の面と平行な方向に変換され、第１のコア２ａおよび第３のコア２ｃの内部を全反射しながら伝搬される。第３のコア２ｃを伝搬された光信号は、反射面７ｃで反射することで、光路が実装基板１２の面に垂直な方向に変換され、フォトダイオード１４に入射する。
【００４９】
面発光レーザ素子１３ｂから出射した光信号は光配線１Ｂに入射し、第２のコア２ｂの反射面７ｂで反射することで、光路が実装基板１２の面と平行な方向に変換され、第２のコア２ｂおよび第３のコア２ｃの内部を全反射しながら伝搬される。第３のコア２ｃを伝搬された光信号は、反射面７ｃで反射することで、光路が実装基板１２の面に垂直な方向に変換され、フォトダイオード１４に入射する。
【００５０】
なお、本例では実装基板１２に面発光レーザ１３ａ，１３ｂとフォトダイオード１４が直接実装される構成について説明したが、面発光レーザ１３ａ，１３ｂとフォトダイオード１４が独立した基板（チップ）に実装され、各基板が１枚の基板に実装されるような構成であってもよい。
【００５１】
上述した構成の光集積回路１１では、図５〜図８で説明したシミュレーション結果から、論理和演算および論理積演算が行える。すなわち、論理和演算回路として用いる場合は、面発光レーザ１３ａと面発光レーザ１３ｂの双方を同期させて光信号を出力すると、図５に示すシミュレーションから、フォトダイオード１４の出力は「１」となる。よって、図２に示すＡ＋Ｂ＝Ｃの関係式において、１＋１＝１となる演算が実現できる。
【００５２】
面発光レーザ１３ａからは光信号を出力し、面発光レーザ１３ｂからは光信号を出力しないと、図６に示すシミュレーションから、フォトダイオード１４の出力は「１」となる。よって、Ａ＋Ｂ＝Ｃの関係式において、１＋０＝１となる演算が実現できる。同様に、面発光レーザ１３ａからは光信号を出力せず、面発光レーザ１３ｂからは光信号を出力すると、図７に示すシミュレーションから、フォトダイオード１４の出力は「１」となる。よって、Ａ＋Ｂ＝Ｃの関係式において、０＋１＝１となる演算が実現できる。
【００５３】
なお、面発光レーザ１３ａと面発光レーザ１３ｂともに光信号の出力がない場合は、フォトダイオード１４への光信号の入力は無く、フォトダイオード１４の出力は「０」となるので、Ａ＋Ｂ＝Ｃの関係式において０＋０＝０となる演算が実現できる。
【００５４】
光集積回路１１を論理積演算回路として用いる場合は、面発光レーザ１３ａと面発光レーザ１３ｂの双方から光信号を出力した場合の光信号の出力レベルと、面発光レーザ１３ａと面発光レーザ１３ｂのどちらか一方から光信号を出力した場合の光信号の出力レベルの差に応じた閾値をフォトダイオード１４に設定する。これにより、面発光レーザ１３ａと面発光レーザ１３ｂの双方から光信号が出力された場合のみ、フォトダイオード１４の出力を「１」とすることができる。
【００５５】
すなわち、面発光レーザ１３ａと面発光レーザ１３ｂの双方を同期させて光信号を出力すると、図８（ａ）に示すシミュレーションから、光信号の出力レベルが閾値より高くなってフォトダイオード１４の出力は「１」となる。よって、図３に示すＡ・Ｂ＝Ｃの関係式において、１・１＝１となる演算が実現できる。
【００５６】
面発光レーザ１３ａからは光信号を出力し、面発光レーザ１３ｂからは光信号を出力しないと、図８（ｂ）に示すシミュレーションから、光信号の出力レベルが閾値より低くなってフォトダイオード１４の出力は「０」となる。よって、Ａ・Ｂ＝Ｃの関係式において、１・０＝０となる演算が実現できる。同様に、面発光レーザ１３ａからは光信号を出力せず、面発光レーザ１３ｂからは光信号を出力すると、図８（ｃ）に示すシミュレーションから、光信号の出力レベルが閾値より低くなってフォトダイオード１４の出力は「０」となる。よって、Ａ・Ｂ＝Ｃの関係式において、０・１＝０となる演算が実現できる。
【００５７】
面発光レーザ１３ａと面発光レーザ１３ｂともに光信号の出力がない場合は、図８（ｄ）に示すシミュレーションからフォトダイオード１４への光信号の入力は無く、フォトダイオード１４の出力は「０」となるので、Ａ・Ｂ＝Ｃの関係式において０・０＝０となる演算が実現できる。
【００５８】
次に、本例の光配線を用いた回路例を説明する。図１０は光配線を用いた第１の回路例を示す説明図である。図１０に示す回路は、制御装置２１と主記憶装置２２を光配線１（Ａ，Ｂ）で接続する構成である。なお、光配線１Ａと光配線１Ｂのどちらを用いるかは、光素子としての発光素子および受光素子の構成等によって決定する。
【００５９】
制御装置２１は、例えば演算実行部２１ａと命令実行部２１ｂと制御部２１ｃとを備える。この制御装置２１と主記憶装置２２の間を複数の光配線１で接続する。図１０（ａ）では、制御部２１ｃの２信号を主記憶装置２２の１信号に接続する。図１０（ｂ）では、主記憶装置２２の２信号を制御部２１ｃの１信号に接続する。
【００６０】
図１１は光配線を用いた第２の回路例を示す説明図である。図１１に示す回路は、制御装置２１と主記憶装置２２とクロック信号２３を複数本の光配線１（Ａ，Ｂ）で接続する構成である。図１１（ａ）では、制御部２１ｃの１信号とクロック信号２３を主記憶装置２２の１信号に接続する。図１１（ｂ）では、主記憶装置２２の１信号とクロック信号２３を制御部２１ｃの１信号に接続する。
【００６１】
図１２は光配線を用いた第３の回路例を示す説明図である。図１２に示す回路は、制御装置２１と主記憶装置２２とシステムバス２４を複数本の光配線１（Ａ，Ｂ）で接続する構成である。図１２（ａ）では、制御部２１ｃの１信号とシステムバス２４を主記憶装置２２の１信号に接続する。図１２（ｂ）では、主記憶装置２２の１信号とシステムバス２４を制御部２１ｃの１信号に接続する。
【００６２】
上述した図１０〜図１２では、光配線１の分岐している側を光信号の入力側とすれば、論理和演算および論理積演算が可能となる。これにより、例えば、主記憶装置２２等のメモリのクロック同期に用いることで、読み書き速度を向上させることができる。また、本例の光配線１は、１本の側を光信号の入力端とすれば、１つの光信号を２つに分けることができる。
【００６３】
なお、光配線１を模式的に図示しているため、図１１および図１２では光配線１のＹ字型のコアが対称形状となっていないが、論理和演算あるいは論理積演算を行う回路構成とする場合は、コアは対称形状とする必要がある。
【産業上の利用可能性】
【００６４】
本発明は、１０Ｇｂｐｓの高速通信を行うチップ間光インタコネクションに適用できる。
【図面の簡単な説明】
【００６５】
【図１】本実施の形態の光配線の構成例を示す斜視図である。
【図２】図２（ａ）は論理和のブロック図、図２（ｂ）は論理和の真理値表である。
【図３】図３（ａ）は論理積のブロック図、図３（ｂ）は論理積の真理値表である。
【図４】光配線の具体例を示す説明図である。
【図５】論理和演算を行った際のシミュレーション結果を示す説明図である。
【図６】論理和演算を行った際のシミュレーション結果を示す説明図である。
【図７】論理和演算を行った際のシミュレーション結果を示す説明図である。
【図８】論理積演算を行った際のシミュレーション結果を示す説明図である。
【図９】本実施の形態の光集積回路の構成例を示し、図９（ａ）は上面図、図９（ｂ）は側面図である。
【図１０】光配線を用いた第１の回路例を示す説明図である。
【図１１】光配線を用いた第２の回路例を示す説明図である。
【図１２】光配線を用いた第３の回路例を示す説明図である。
【図１３】従来の光集積回路の構成例を示すブロック図である。
【符号の説明】
【００６６】
１Ａ，１Ｂ・・・光配線、２，２ａ・・・第１のコア，２ｂ・・・第２のコア，２ｃ・・・第３のコア、３・・・クラッド、４・・・垂直端面、５ａ，５ｂ，・・・端面（入射面）、５ｃ・・・端面（出射面）、６・・・傾斜端面、７ａ，７ｂ，７ｃ・・・・反射面、１１・・・光集積回路、１２・・・実装基板、１３ａ，１３ｂ・・・面発光レーザ、１４・・・フォトダイオード、２１・・・制御装置、２１ａ・・・演算実行部、２１ｂ・・・命令実行部、２１ｃ・・・制御部、２２・・・主記憶装置、２３・・・クロック信号、２４・・・システムバス
【図１】
2005055809.tif 000003
【図２】
2005055809.tif 000004
【図３】
2005055809.tif 000005
【図４】
2005055809.tif 000006
【図５】
2005055809.tif 000007
【図６】
2005055809.tif 000008
【図７】
2005055809.tif 000009
【図８】
2005055809.tif 000010
【図９】
2005055809.tif 000011
【図１０】
2005055809.tif 000012
【図１１】
2005055809.tif 000013
【図１２】
2005055809.tif 000014
【図１３】
2005055809.tif 000015