(57)【要約】【課題】本発明の目的は、電気的な接続を図る部分の被覆を省略することができる半導体装置を提供することにある。【解決手段】集積回路１２及び複数の電極１４が形成されてなる半導体チップ１０を、基板２０に、電極１４が基板２０に対向するように取り付ける。基板２０の、半導体チップ１０とは反対側の面に、配線パターン３０を形成する。配線パターン３０を形成するときに、基板２０には、それぞれの電極１４に対応する領域内に貫通穴２２が形成されている。配線パターン３０を、貫通穴２２を通して、電極１４上から形成する。【選択図】        図４
2005019817.tif 000002
【特許請求の範囲】
【請求項１】
集積回路及び複数の電極が形成されてなる半導体チップを、基板に、前記電極が前記基板に対向するように取り付けること、及び、その後、
前記基板の、前記半導体チップとは反対側の面に、配線パターンを形成すること、
を含み、
前記配線パターンを形成するときに、前記基板には、それぞれの前記電極に対応する領域内に貫通穴が形成されており、
前記配線パターンを、前記貫通穴を通して、前記電極上から形成する半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記半導体チップを前記基板に取り付けた後であって、前記配線パターンを形成する前に、前記基板に前記貫通穴を形成することをさらに含む半導体装置の製造方法。
【請求項３】
請求項１又は請求項２記載の半導体装置の製造方法において、
導電性微粒子を含む分散液を吐出して前記配線パターンを形成する半導体装置の製造方法。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記配線パターンを、前記半導体チップの前記電極が形成された面とオーバーラップする領域を通るように形成する半導体装置の製造方法。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記配線パターンを、複数の配線からなるように形成し、
隣同士の前記配線を、前記複数の電極よりもピッチが広くなる部分を有するように形成する半導体装置の製造方法。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記基板を第１の基板とし、前記配線パターンを第１の配線パターンとして、
前記第１の配線パターンを形成した後に、前記第１の基板を、第２の配線パターンが形成された第２の基板に、前記第１及び第２の配線パターンがオーバーラップする部分を有するように取り付けることをさらに含む半導体装置の製造方法。
【請求項７】
請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記配線パターンを形成した後に、前記基板を、リードを有するリードフレームに、前記配線パターンと前記リードがオーバーラップする部分を有するように取り付けることをさらに含む半導体装置の製造方法。
【請求項８】
集積回路及び複数の電極が形成されてなる半導体チップと、
前記半導体チップが搭載され、それぞれの前記電極に対応する領域内に貫通穴が形成され、前記貫通穴を通して前記電極上から前記半導体チップとは反対側の面に配線パターンが形成されてなる基板と、
を有する半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記配線パターンは、前記半導体チップの前記電極が形成された面とオーバーラップする領域を通るように形成されてなる半導体装置。
【請求項１０】
請求項８又は請求項９記載の半導体装置において、
前記配線パターンは、複数の配線からなり、
隣同士の前記配線は、前記複数の電極よりもピッチが広くなる部分を有する半導体装置。
【請求項１１】
請求項８から請求項１０のいずれかに記載の半導体装置において、
前記基板を第１の基板とし、前記配線パターンを第１の配線パターンとして、
第２の配線パターンが形成され、前記第１及び第２の配線パターンがオーバーラップする部分を有するように、前記第１の基板に取り付けられてなる第２の基板をさらに有する半導体装置。
【請求項１２】
請求項８から請求項１０のいずれかに記載の半導体装置において、
前記配線パターンに対向するように取り付けられてなるリードをさらに有する半導体装置。
【請求項１３】
請求項８から請求項１２のいずれかに記載の半導体装置が実装されてなる回路基板。
【請求項１４】
請求項８から請求項１２のいずれかに記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特表平１１−５０３５６５号公報
【０００４】
【発明の背景】
半導体チップの実装形態として、ワイヤボンディングによれば、ワイヤを被覆するために樹脂等でこれを封止することが必要であった。また、従来のフェースダウンボンディングによれば、配線基板の半導体チップが搭載される面に配線パターンが形成されていたので、配線パターンを被覆するソルダレジストが必要であった。
【０００５】
本発明の目的は、電気的な接続を図る部分の被覆を省略することができる半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、集積回路及び複数の電極が形成されてなる半導体チップを、基板に、前記電極が前記基板に対向するように取り付けること、及び、その後、
前記基板の、前記半導体チップとは反対側の面に、配線パターンを形成すること、
を含み、
前記配線パターンを形成するときに、前記基板には、それぞれの前記電極に対応する領域内に貫通穴が形成されており、
前記配線パターンを、前記貫通穴を通して、前記電極上から形成する。本発明によれば、貫通穴は電極に対応する領域内に形成されているので、基板に半導体チップが取り付けられると、貫通穴は半導体チップによって覆われて露出しない。したがって、配線パターンの貫通穴内の部分が、半導体チップが取り付けられる面からは露出しないので、配線パターンの被覆を省略することができる。なお、半導体チップとは反対側の面では、配線パターンは、電極として使用することができる。
（２）この半導体装置の製造方法は、
前記半導体チップを前記基板に取り付けた後であって、前記配線パターンを形成する前に、前記基板に前記貫通穴を形成することをさらに含んでもよい。
（３）この半導体装置の製造方法において、
導電性微粒子を含む分散液を吐出して前記配線パターンを形成してもよい。
（４）この半導体装置の製造方法において、
前記配線パターンを、前記半導体チップの前記電極が形成された面とオーバーラップする領域を通るように形成してもよい。
（５）この半導体装置の製造方法において、
前記配線パターンを、複数の配線からなるように形成し、
隣同士の前記配線を、前記複数の電極よりもピッチが広くなる部分を有するように形成してもよい。
（６）この半導体装置の製造方法は、
前記基板を第１の基板とし、前記配線パターンを第１の配線パターンとして、
前記第１の配線パターンを形成した後に、前記第１の基板を、第２の配線パターンが形成された第２の基板に、前記第１及び第２の配線パターンがオーバーラップする部分を有するように取り付けることをさらに含んでもよい。
（７）この半導体装置の製造方法は、
前記配線パターンを形成した後に、前記基板を、リードを有するリードフレームに、前記配線パターンと前記リードがオーバーラップする部分を有するように取り付けることをさらに含んでもよい。
（８）本発明に係る半導体装置は、集積回路及び複数の電極が形成されてなる半導体チップと、
前記半導体チップが搭載され、それぞれの前記電極に対応する領域内に貫通穴が形成され、前記貫通穴を通して前記電極上から前記半導体チップとは反対側の面に配線パターンが形成されてなる基板と、
を有する。本発明によれば、貫通穴は電極に対応する領域内に形成されているので、基板に半導体チップが取り付けられると、貫通穴は半導体チップによって覆われて露出しない。したがって、配線パターンの貫通穴内の部分が、半導体チップが取り付けられる面からは露出しないので、配線パターンの被覆を省略することができる。なお、半導体チップとは反対側の面では、配線パターンは、電極として使用することができる。
（９）この半導体装置において、
前記配線パターンは、前記半導体チップの前記電極が形成された面とオーバーラップする領域を通るように形成されていてもよい。
（１０）この半導体装置において、
前記配線パターンは、複数の配線からなり、
隣同士の前記配線は、前記複数の電極よりもピッチが広くなる部分を有してもよい。
（１１）この半導体装置は、
前記基板を第１の基板とし、前記配線パターンを第１の配線パターンとして、
第２の配線パターンが形成され、前記第１及び第２の配線パターンがオーバーラップする部分を有するように、前記第１の基板に取り付けられてなる第２の基板をさらに有してもよい。
（１２）この半導体装置は、
前記配線パターンに対向するように取り付けられてなるリードをさらに有してもよい。
（１３）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（１４）本発明に係る電子機器は、上記半導体装置を有する。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【０００８】
（第１の実施の形態）
図１〜図７は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【０００９】
本実施の形態では、半導体チップ１０を使用する。半導体チップ１０には、集積回路１２が形成されている。集積回路１２は、半導体チップ１０の表層部に作り込まれている。半導体チップ１０には、図３に拡大して示すように、複数の電極（又はパッド）１４が形成されている。電極１４は、半導体チップ１０の内部に電気的に接続されている。電極１４は、集積回路１２に電気的に接続された配線の一部（端部）であってもよい。複数の電極１４は、半導体チップ１０の表面の周縁部（端部）に形成されていてもよい。複数の電極１４は、半導体チップ１０の表面の四辺に沿って配列されていてもよいし、二辺に沿って配列されていてもよい。電極１４は、例えばＡｌで形成されている。電極１４は、集積回路１２が作り込まれた側の面上に形成されている。本実施の形態では、電極１４に熱や力を加えないことができ、その場合、電極１４を集積回路１２の上方に形成してもよい。
【００１０】
なお、電極１４が形成された面には、少なくとも１層からなるパッシベーション膜（図示せず）が形成されていてもよい。パッシベーション膜は電気的絶縁膜である。パッシベーション膜は、樹脂でない材料（例えばＳｉＯ２又はＳｉＮ）のみで形成してもよいし、その上に樹脂（例えばポリイミド樹脂）からなる膜をさらに含んでもよい。パッシベーション膜には、電極１４の少なくとも一部（例えば中央部）を露出させる開口が形成されている。すなわち、パッシベーション膜は、電極１４の少なくとも中央部を避けて形成されている。電極１４の端部にパッシベーション膜が載っていてもよい。パッシベーション膜は、電極１４が形成された面の全周縁部を覆っていてもよい。
【００１１】
また、電極１４は、半導体チップ１０の表面（例えばパッシベーション膜の表面）から突出しないようになっていてもよい。例えば、電極１４は、バンプを有しない形状（例えば、パッドのみからなる形状）であってもよい。
【００１２】
本実施の形態では、基板２０を使用する。基板２０は、可撓性基板であってもよく、リジット基板であってもよい。基板２０は、有機系又は無機系のいずれの材料で形成されていてもよく、これらの複合構造からなるものであってもよい。基板２０として、例えば、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、基板２０としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）あるいはＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）で使用されるテープを使用してもよい。また、無機系の材料から形成された基板２０として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。基板２０は、半導体チップ１０よりも大きい。例えば、基板２０の中央部に半導体チップ１０を重ねたときに、半導体チップ１０を囲むように基板２０の端部（周縁部）が位置してもよい。基板２０は、光透過性を有していてもよい。
【００１３】
図１に示すように、半導体チップ１０を基板２０に貼り付ける。詳しくは、電極１４（又はそれが形成された面）が基板２０に対向するように、半導体チップ１０を基板２０に貼り付ける。貼り付けには、図示しない接着剤や粘着剤を使用してもよいし、基板２０を溶融させて、これを半導体チップ１０に密着させることで両者を貼り付けてもよい。半導体チップ１０と基板２０との界面は、少なくとも電極１４の周囲では、液密状態あるいは気密状態が維持される程度に密着していてもよい。
【００１４】
図２に示すように、半導体チップ１０が貼り付けられた基板２０には、貫通穴２２が形成されている。貫通穴２２は、電極１４に対応する領域に形成されている。すなわち、貫通穴２２から電極１４（その一部）が露出するようになっている。貫通穴２２は、半導体チップ１０が貼り付けられた後に基板２０に形成してもよい。その場合、基板２０の、電極１４に対向する領域に貫通穴２２を形成する。その形成には、エッチング（ウェットエッチング又はドライエッチング）を適用してもよいし、レーザ（ＹＡＧレーザ又はＣＯ２レーザ）を使用してもよい。貫通穴２２は、半導体チップ１０を基板２０に貼り付ける前に、予め基板２０に形成しておいてもよい。その場合、貫通穴２２と電極１４を、両者がオーバーラップするように（例えば、電極１４の領域内に貫通穴２２が位置するように）位置合わせする。
【００１５】
次に、基板２０の、半導体チップ１０とは反対側の面に配線パターン３０（図５（Ａ）参照）を形成する。配線パターン３０を形成するときには、基板２０には貫通穴２２が形成されている。配線パターン３０は、貫通穴２２を通して電極１４上から形成する。
【００１６】
例えば、図３に示すように、インクジェット法やバブルジェット（登録商標）法等を適用して、導電性微粒子を含む分散液（例えば、金属インク）３２の吐出（例えば、その液滴の吐出）により配線パターン３０を形成してもよい。導電性微粒子は、金や銀等の酸化しにくく、電気抵抗の低い材料から形成されていてもよい。導電性微粒子は、反応を抑制するために、コート材によって被覆されていてもよい。導電性微粒子は、分散媒中に均一に分散していてもよい。分散媒は、乾燥しにくく再溶解性のあるものであってもよい。金の微粒子を含む分散液として、真空冶金株式会社の「パーフェクトゴールド」、銀の微粒子を含む分散液として、同社の「パーフェクトシルバー」を使用してもよい。なお、微粒子とは、特に大きさを限定したものではなく、分散媒とともに吐出できる粒子である。なお、導電性微粒子を含む分散液３２の吐出の代わりに、マスク印刷やスクリーン印刷を適用してもよい。こうして、貫通穴２２内に、導電性微粒子を含む分散液３２を充填する。
【００１７】
図４に示すように、導電性微粒子を含む分散液３２を、基板２０上に設ける。こうして、図５（Ａ）に示すように、配線パターン３０を形成する。なお、図５（Ｂ）は、図５（Ａ）のＶＢ−ＶＢ線断面図である。なお、基板２０上に設けられた分散液３２から、分散媒を揮発させ、導電性微粒子（あるいは導電性微粒子及びコート材）を残してもよい。乾燥は、加熱せずに行ってもよいし、室温以上１００℃以下の温度で行ってもよい。または、例えば２００℃程度で分散液３２を加熱してもよい。これにより、導電性微粒子を被覆するコート材を分解してもよい。本実施の形態によれば、電極１４にバンプを形成する工程を省略することができる。
【００１８】
配線パターン３０は、複数の配線３４からなるように形成されている。隣同士の配線３４は、複数の電極１４よりもピッチが広くなる部分を有するように形成してもよい。例えば、隣り合って配置された一対の配線３４は、複数の電極１４に接続（接合）された第１の部分３６と、第１の部分３６から引き出された第２の部分（例えば端部）３８と、を有する。第２の部分３８は、基板２０の端部に配列されていてもよい。第１の部分３６は、複数の電極１４に対応した（あるいは複数の電極１４と同じ）ピッチで形成されている。第２の部分３８は、複数の電極１４よりもピッチが広くなるように形成されている。本実施の形態によれば、配線パターン３０が、ピッチ変換を行うように形成されているので、配線パターン３０の一部（第２の部分３８）と、他の配線との位置合わせを容易に行うことができる。
【００１９】
以上の工程により、半導体装置を製造することができる。半導体装置の詳細は、上述した内容から導き出すことができる。本実施の形態によれば、貫通穴２２は電極１４に対応する領域内に形成されているので、基板２０に半導体チップ１０が取り付けられると、貫通穴２２の一方の開口は半導体チップ１０によって覆われて露出しない。したがって、配線パターン３０の貫通穴２２内の部分が、半導体チップ１０が取り付けられる面からは露出しないので、配線パターン３０の被覆を省略することができる。なお、半導体チップ１０とは反対側の面では、配線パターン３０は、電極として使用することができる。
【００２０】
図６に示すように、さらに、配線パターン（第１の配線パターン）３０が形成された基板（第１の基板）２０を、第２の配線パターン４２が形成された第２の基板４０に取り付けてもよい。詳しくは、第１及び第２の配線パターン３２，４２がオーバーラップする部分を有するように、第１及び第２の基板３０，４０を取り付ける。上述したように、第１の配線パターン３０がピッチ変換されているので、第１及び第２の配線パターン３２，４２は、オーバーラップするように位置合わせしやすい。
【００２１】
第２の基板４０には、第１の基板２０の内容を適用してもよい。第２の配線パターン４２は、銅箔などの金属箔をエッチングして形成してもよいし、スパッタリングや蒸着等によって成膜して形成してもよい。第２の配線パターン４２は、第２の基板４０の一方の面にのみ形成してもよいし、両面に形成してもよい。第２の配線パターン４２が第２の基板４０の両面に形成される場合、両面の第２の配線パターン４２を、スルーホールを介して電気的に接続してもよい。第２の配線パターン４２は、図示しない複数のランドを含んでもよい。第２の配線パターン４２が形成された第２の基板４０は、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）用のテープであってもよいし、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）用のフィルムであってもよい。
【００２２】
第１及び第２の基板３０，４０は、接着剤４４によって接着してもよい。接着剤４４は、異方性導電材料（例えば異方性導電膜又は異方性導電ペースト）であってもよい。その場合、導電性粒子によって第１及び第２の配線パターン３２，４２の電気的接続を図ってもよい。接着剤４４は、絶縁性であってもよい。その場合、第１及び第２の配線パターン３２，４２を圧接させ、接着剤４４の収縮力で、第１及び第２の配線パターン３２，４２の圧接状態を保持してもよい。
【００２３】
図７に示すように、接着剤４４を、第１の基板２０からはみ出させ、第２の基板４０において第１の基板２０の周囲領域と、第１の基板２０の端面と、に至るように形成してもよい。こうすることで、第１及び第２の基板２０，４０の界面を、接着剤４４によって覆うことができ、水分の進入を防止することができる。あるいは、第１の基板２０の周囲に樹脂を設けて、第１及び第２の基板２０，４０の取り付け部を封止してもよい。以上の工程により、半導体装置１を製造することができる。半導体装置１の詳細は、上述した内容から導き出すことができる。
【００２４】
図８は、本発明の実施の形態に係る半導体装置の応用例を説明する図である。図８には、表示モジュールが示されている。表示モジュールは、表示パネル（液晶パネル又は有機エレクトロルミネセンスパネル等）５０を有し、これに、図７に示す半導体装置１が取り付けられ、電気的に接続されている。
【００２５】
（第２の実施の形態）
図９は、本発明の第２の実施の形態に係る半導体装置を示す図である。本実施の形態では、配線パターン６０が、半導体チップ１０の電極１４が形成された面とオーバーラップする領域（基板２０の領域）を通るように形成されてなる。製造方法では、そのように配線パターン６０を形成する。こうすることで、基板２０の表面を有効的に使用することができ、配線パターン６０を比較的自由に延設することができる。その他の内容について、本実施の形態には、第１の実施の形態で説明した内容を適用することができる。
【００２６】
（第３の実施の形態）
図１０は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、第１の実施の形態で説明したように、基板２０に配線パターン３０を形成した後に、基板２０をリードフレーム７０に取り付ける。リードフレーム７０は、リード（例えば、インナーリード及びアウターリード）７２を有しており、配線パターン３０とリード（例えばインナーリード）７２を電気的に接続する。例えば、配線パターン３０とリード７２がオーバーラップする部分を有するように、両者の電気的接続を図る。電気的接続は、金属接合を適用してもよい。これによれば、ワイヤボンディングを行わないので、半導体チップ１０に衝撃を加えないようになっている。その後、リードフレームを使用した半導体装置の製造方法で一般に行われる工程（例えば、樹脂封止工程、トリミング工程、フォーミング工程、メッキ工程等）を行う。製造方法について、その他の内容について、本実施の形態には、第１及び第２の実施の形態で説明した内容を適用することができる。
【００２７】
図１１は、本発明の第３の実施の形態に係る半導体装置を示す図である。本実施の形態では、配線パターン３０に対向するようにリード７２が取り付けられている。また、半導体チップ１０、基板２０、配線パターン３０及びリード７２の一部（インナーリード）は、樹脂部７４によって封止されている。半導体装置についても、その他の内容について、本実施の形態には、第１及び第２の実施の形態で説明した内容を適用することができる。
【００２８】
図１２には、図１１に示す半導体装置２が実装された回路基板１０００が示されている。本発明の実施の形態に係る半導体装置を有する電子機器として、図１３にはノート型パーソナルコンピュータ２０００、図１４には携帯電話３０００が示されている。
【００２９】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】図４は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】図５（Ａ）及び図５（Ｂ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】図６は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図７】図７は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図８】図８は、本発明の実施の形態に係る半導体装置の応用例を説明する図である。
【図９】図９は、本発明の第２の実施の形態に係る半導体装置を示す図である。
【図１０】図１０は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１１】図１１は、本発明の第３の実施の形態に係る半導体装置を示す図である。
【図１２】図１２は、本発明の実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１３】図１３は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１４】図１４は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１…半導体装置  ２…半導体装置  １０…半導体チップ  １２…集積回路  １４…電極  ２０…基板  ２２…貫通穴  ３０…配線パターン  ３２…分散液  ３４…配線  ３６…第１の部分  ３８…第２の部分  ４０…第２の基板  ４２…第２の配線パターン  ４４…接着剤  ６０…配線パターン  ７０…リードフレーム
７２…リード  ７４…樹脂部
【図１】
2005019817.tif 000003
【図２】
2005019817.tif 000004
【図３】
2005019817.tif 000005
【図４】
2005019817.tif 000006
【図５】
2005019817.tif 000007
【図６】
2005019817.tif 000008
【図７】
2005019817.tif 000009
【図８】
2005019817.tif 000010
【図９】
2005019817.tif 000011
【図１０】
2005019817.tif 000012
【図１１】
2005019817.tif 000013
【図１２】
2005019817.tif 000014
【図１３】
2005019817.tif 000015
【図１４】
2005019817.tif 000016