(57)【要約】  【課題】  制限された書換回数の下で，順次加算或いは減算されるデータを不揮発性メモリに書き込む場合に，メモリの書換回数を略均一化して，メモリの記憶領域の利用効率を高めること。  【解決手段】  入力データ記憶領域に書き込まれた入力データを構成する２個のワードのうち最も下位に位置づけされた下位桁ワード（最下位ワードＷ1）を記憶する最下位ワード記憶領域が所定回数書き換えられたことを条件に，上記入力データを構成する２個のワードのうち最も上位に位置づけされた上位桁ワード（最上位ワードＷa）をその一つ下位の上記下位桁ワードが記憶されていた記憶領域に書き込み，上記下位桁ワードを更にその下位のワード記憶領域に書き込み，かかる書き込み処理を，上記下位桁ワードが上記下位桁ワード記憶領域の１つ下位のアドレスに設けられた記憶領域に書き込まれるまで繰り返し実行する。【選択図】図３
2005135292.tif 000002
【特許請求の範囲】
【請求項１】
１ワードＮビット（但し，Ｎは１以上の整数）単位でアクセス可能な不揮発性メモリと，
順次１ずつ加算又は減算されるａワード（但し，ａは２以上の整数）の入力データを予め指定されたアドレス情報を参照して上記不揮発性メモリ内の入力データ記憶領域に書き込むことにより該入力データ記憶領域内のデータを書き換える制御装置と，
を備えたカウンタ装置において，
上記不揮発性メモリとして，上記入力データ記憶領域が少なくとも（ａ＋１）ワードに相当する記憶領域を備えたものを用い，
上記制御装置が，上記入力データ記憶領域に書き込まれた上記入力データを構成するａ個のワードのうち最も下位に位置づけされた最下位ワードＷ1が記憶された最下位ワード記憶領域が上記制御装置により所定回数書き換えられたことを条件に，
上記入力データを構成するａ個のワードのうち最も上位に位置づけされた最上位ワードＷaをその一つ下位のワードＷa-1が記憶されていた記憶領域に書き込み，
上記ワードＷa-1を更にその下位のワードＷa-2が記憶されていた記憶領域に書き込み，
このような書き込みを，上記最下位ワードＷ1が上記最下位ワード記憶領域の１つ下位のアドレスに設けられた記憶領域に書き込まれるまで繰り返し実行することを特徴とするカウンタ装置。
【請求項２】
上記制御装置により実行される書き込みは，上記入力データ記憶領域内において上記入力データを構成する所定のワードが記憶されたワード記憶領域の１つ下位のアドレスに記憶領域が存在しない場合は，当該ワードを上記入力データ記憶領域内の最上位のアドレスに位置する記憶領域に書き込むものである請求項１に記載のカウンタ装置。
【請求項３】
上記制御装置は，該制御装置により上記入力データが書き込まれる記憶領域が変更された場合は，上記アドレス情報を変更された記憶領域を示すアドレス情報に更新するものである請求項１又は２に記載のカウンタ装置。
【請求項４】
上記アドレス情報は，上記最上位ワードＷaが記憶される記憶領域のアドレス，上記入力データを構成するワードと該ワードの１つ下位のワードとを関連づける情報，上記最下位ワードＷ1を上記最上位ワードＷaに関連づける情報により構成されるものである請求項１〜３に記載のカウンタ装置。
【請求項５】
上記入力データが，時刻を示すデータ，日付を示すデータ，或いは所定のイベント発生回数を示すデータである請求項１〜４に記載のカウンタ装置。
【請求項６】
上記請求項１〜５に記載のカウンタ装置を備えてなる画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，書き換え回数に制限がある不揮発性メモリに順次加算或いは減算されるデータを書き込むカウンタ装置に関し，特に，制限された書き換え回数の下で上記不揮発性メモリの利用効率を高めることが可能なカウンタ装置及びこれを備えた画像形成装置に関するものである。
【背景技術】
【０００２】
フラッシュメモリやＥＥＰＲＯＭ等の不揮発性メモリ（以下単に「メモリ」という）は，データの書き換えが可能であり，メモリへの供給電源が遮断されても書き込まれたデータが消滅しないという特徴を有し，現在広く利用されている。しかし，ある書き換え回数を超えると，メモリの記憶特性が劣化し，メモリの信頼性が低下するため，メモリの種類に応じて書換回数に制限（寿命）が設けられている。尚，一般に，ＥＰＲＯＭでは約１００回の書き換え，フラッシュメモリ及びＥＥＰＲＯＭでは約１０5回の書き換え，ＦｅＲＡＭ（Ferroelectric Random Access Memory）では約１０8回の書き換えが可能である。従来，メモリの書換回数が制限を超えた場合は，メモリへのアクセスを禁止し，メモリを使用不能状態としていた。この場合，他に使用可能な領域が残っていてもメモリの一部の領域において上記書換回数が制限を超えたことによりメモリ全体が使用不能とされていたため，メモリ全体が有効利用されないという問題がある。
【０００３】
このような問題を解決する手法に，メモリの特定領域の書換回数が寿命回数に達した場合に，メモリへの書き込み領域を他の未使用領域にシフトするという周知の書換方法がある。具体的には，例えば制限回数が１０5回（１０万回）のメモリに３×１０5回（３０万回）の書き換えを行う場合は，０〜１０5回まではアドレス０番地からデータが書き込まれ，１０5回〜２×１０5回まではアドレス４番地から新たな未使用領域にデータが書き込まれ，２×１０5〜３×１０5回まではアドレス８番地から新たな未使用領域にデータが書き込まれる。
また，特許文献１には，メモリ全領域に対する全消去コマンドが入力されると，メモリアドレスを反転させるメモリ制御装置が開示されている。これは，メモリが書き換えられる際にメモリデータが一旦消去されることを利用して，メモリアドレスを反転させることにより，同一のメモリアドレスの記憶領域へのデータの書き換えの発生確率を低減させて，書き換え先を適宜分散させることでメモリの書換回数を増加させて，メモリの有効利用が図られている。
【特許文献１】特開２００１−５６７８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし，上記周知の書換方法では，例えば４ｂｙｔｅ（３２ｂｉｔ）で表現されるデータを１６ｂｉｔ（１ｗｏｒｄ）幅のメモリに書き込む場合は，メモリの記憶領域が充分に活用されないため，データを書き込むために多くのメモリ容量を必要とするという問題がある。即ち，複写機等でカウントされる印字枚数等のカウント値（最大カウント数を３×１０5回と仮定する。尚，３×１０5は４ｂｙｔｅで表される。）を順次１つずつ１６ｂｉｔ幅のメモリに書き込む場合は，上記カウント値は，０〜１０5回まではアドレス０番地から４ｂｙｔｅの領域に書き込まれ，１０5回〜２×１０5回まではアドレス４番地から４ｂｙｔｅの領域に書き込まれ，２×１０5〜３×１０5回まではアドレス８番地から４ｂｙｔｅの領域に書き込まれることになる。これにより，４ｂｙｔｅ×３＝１２ｂｙｔｅ（６ｗｏｒｄ）のメモリ容量が必要となる。１０5は１６進数で［０００１＿８６Ａ０］（２ワード（４ｂｙｔｅ））と表されるところ，上記の従来周知の書換方法では，上位のｗｏｒｄ領域（２ｂｙｔｅ，［０００１］が書き込まれる領域）では１回の書き換えしか行われていないにもかかわらず，下位のｗｏｒｄ領域（２ｂｙｔｅ，［８６Ａ０］が書き換えられる領域）で１０5回の書き換えが行われたため，書き込み領域が次の未使用領域（アドレス４番地から４ｂｙｔｅ）にシフトされる。そのため，上位のｗｏｒｄ領域の有効利用が図れず，その分，メモリ容量を多く必要としていた。これは，書き込み領域のシフトが，書き込むデータサイズ相当分の記憶領域を１単位としてなされることに起因する。
また，上記特許文献１のメモリ制御装置では，メモリアドレス切り替えが全消去コマンドの入力により開始されるため，一部の領域のデータのみを書き換える場合には適用することができない。
従って，本発明は上記事情に鑑みてなされたものであり，その目的とするところは，制限された書換回数の下で，順次加算或いは減算されるデータを不揮発性メモリに書き込む場合に，メモリの書換回数を略均一化して，メモリの記憶領域の利用効率を高めることが可能なカウンタ装置及びこれを備えた画像形成装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明は，１ワードＮビット（但し，Ｎは１以上の整数）単位でアクセス可能な不揮発性メモリと，順次１ずつ加算又は減算されるａワード（但し，ａは２以上の整数）の入力データを予め指定されたアドレス情報を参照して上記不揮発性メモリ内の入力データ記憶領域に書き込むことにより該入力データ記憶領域内のデータを書き換える制御装置と，を備えたカウンタ装置において，上記不揮発性メモリとして，上記入力データ記憶領域が少なくとも（ａ＋１）ワードに相当する記憶領域を備えたものを用い，上記制御装置が，上記入力データ記憶領域に書き込まれた上記入力データを構成するａ個のワードのうち最も下位に位置づけされた最下位ワードＷ1が記憶された最下位ワード記憶領域が上記制御装置により所定回数書き換えられたことを条件に，上記入力データを構成するａ個のワードのうち最も上位に位置づけされた最上位ワードＷaをその一つ下位のワードＷa-1が記憶されていた記憶領域に書き込み，上記ワードＷa-1を更にその下位のワードＷa-2が記憶されていた記憶領域に書き込み，このような書き込みを，上記最下位ワードＷ1が上記最下位ワード記憶領域の１つ下位のアドレスに設けられた記憶領域に書き込まれるまで繰り返し実行することを特徴とするカウンタ装置として構成されるものである。
これにより，記憶領域の書換回数が略均一化されるため，メモリの利用効率を向上させることが可能となる。
【０００６】
この場合，上記制御装置により実行される書き込みは，上記入力データ記憶領域内において上記入力データを構成する所定のワードが記憶されたワード記憶領域の１つ下位のアドレスに記憶領域が存在しない場合は，当該ワードを上記入力データ記憶領域内の最上位のアドレスに位置する記憶領域に書き込むものであることが望ましい。
これにより，最下位ワードＷ1の記憶領域が上記入力データ記憶領域内の最下位アドレスに位置する記憶領域にある場合は，最下位ワードＷ1の記憶領域が最上位アドレスに位置する記憶領域にシフトされるため，上記制御装置による書き込み処理が継続して繰り返し実行され，その結果，記憶領域全域の書換回数を略均一化することが可能となる。
【０００７】
また，上記制御装置による書込処理がなされた後は，入力データをシフト後の記憶領域に書き込む必要があるため，上記制御装置は，該制御装置により上記入力データが書き込まれる記憶領域が変更された場合は，上記アドレス情報を変更された記憶領域を示すアドレス情報に更新するものであることが望ましい。
【０００８】
また，上記アドレス情報は，上記最上位ワードＷaが記憶される記憶領域のアドレス，上記入力データを構成するワードと該ワードの１つ下位のワードとを関連づける情報，上記最下位ワードＷ1を上記最上位ワードＷaに関連づける情報により構成されるものであれば，最上位ワードが記憶される記憶領域のアドレスを参照するだけで，ａ個のワードからなる入力データを記憶する記憶領域を特定することが可能となる。
【０００９】
また，上記入力データが，時刻を示すデータ，日付を示すデータ，或いは所定のイベント発生回数を示すデータであってもよい。
更にまた，上記カウンタ装置を備えてなる画像形成装置であっても，前記課題を解決することが可能である。
【発明の効果】
【００１０】
以上説明したように，本発明によれば，カウンタ装置に，１ワードＮビット（但し，Ｎは１以上の整数）単位でアクセス可能な不揮発性メモリと，順次１ずつ加算又は減算されるａワード（但し，ａは２以上の整数）の入力データを予め指定されたアドレス情報を参照して上記不揮発性メモリ内の入力データ記憶領域に書き込むことにより該入力データ記憶領域内のデータを書き換える制御装置と，が設けられ，上記不揮発性メモリとして，上記入力データ記憶領域が少なくとも（ａ＋１）ワードに相当する記憶領域を備えたものが用いられ，上記制御装置によって，上記入力データ記憶領域に書き込まれた上記入力データを構成するａ個のワードのうち最も下位に位置づけされた最下位ワードＷ1が記憶された最下位ワード記憶領域が上記制御装置により所定回数書き換えられたことを条件に，上記入力データを構成するａ個のワードのうち最も上位に位置づけされた最上位ワードＷaをその一つ下位のワードＷa-1が記憶されていた記憶領域に書き込まれ，上記ワードＷa-1を更にその下位のワードＷa-2が記憶されていた記憶領域に書き込まれ，このような書き込み処理が，上記最下位ワードＷ1が上記最下位ワード記憶領域の１つ下位のアドレスに設けられた記憶領域に書き込まれるまで繰り返し実行される。そのため，上記不揮発性メモリの記憶領域の書換回数が略均一化され，メモリの利用効率を高めることが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下添付図面を参照しながら，本発明の実施の形態及び実施例について説明し，本発明の理解に供する。尚，以下の実施の形態及び実施例は，本発明を具体化した一例であって，本発明の技術的範囲を限定する性格のものではない。
ここに，図１は本発明の実施の形態に係るカウンタ装置Ａの概略構成を示すブロック図，図２はフラッシュメモリ３０に設けられた入力データ記憶領域の構成を示す模式図，図３はＣＰＵ１０により実行されるデータ書換処理の手順を示すフローチャート，図４は４ワードで構成される入力データ記憶領域の印字枚数に応じた記憶状態を示す模式図，図５は３ワードで構成される入力データ記憶領域の印字枚数に応じた記憶状態を示す模式図である。
【００１２】
ここで，図１のブロック図を用いて，本発明の実施の形態に係るカウンタ装置Ａの概略構成について説明する。尚，本実施形態例では，上記カウンタ装置Ａをプリンタ装置や複写機等の画像形成装置において印字出力される用紙の枚数を１枚ずつカウント（計数）するための装置として説明するが，特にこれに限定されることはなく，例えば，時刻や日付をカウントする装置，或いは感光体の回転回数やコピー使用回数等のような所定のイベントの発生回数をカウントする装置であってもかまわない。もちろん，本カウンタ装置Ａは画像形成装置以外の装置にも適用され得るものである。
図１に示されるように，本カウンタ装置Ａは，ＣＰＵ１０（制御装置）と，バッファメモリ２０と，プログラムメモリ３０と，フラッシュメモリ４０（不揮発性メモリ）と，外部インターフェース（Ｉ／Ｆ）６０とがそれぞれデータバス７０に接続されて構成されている。また，上記カウンタ装置Ａは，上記Ｉ／Ｆ６０を介して印字枚数を示すデータ（以下「印字枚数データ」という。）を受信するべく複写機１とデータ通信可能に接続されている。
【００１３】
ここで，上記カウンタ装置Ａを構成する各構成部分について説明する。
上記バッファメモリ２０は，上記複写機１から上記Ｉ／Ｆ６０に入力された印字枚数データを効率的に処理するために一時的に読み込んでおく作業領域であって，ＲＡＭ，ＤＲＡＭ，ＳＤＲＡＭ等の半導体メモリである。
上記プログラムメモリ３０は，上記ＣＰＵ１０により実行されるデータ書換処理，シフト書込処理，アドレス情報更新処理を実現するためのプログラムを記憶するＲＯＭ等の半導体メモリである。尚，上記データ書換処理，上記シフト書込処理，上記アドレス情報更新処理の詳細については後段においてフローチャートを用いて詳説する。
【００１４】
上記フラッシュメモリ４０は，１ワードＮビット（但し，Ｎは１以上の整数）単位でアクセス可能な不揮発性の半導体メモリの一例である。この不揮発性半導体メモリの他の例としては，ＥＥＰＲＯＭ，ＦｅＲＡＭ等が該当する。尚，本実施形態例では，上記フラッシュメモリ４０を１ワード１６ビット（２バイト）単位でアクセス可能なメモリ，即ち１６ビット幅のフラッシュメモリとして説明するが，これは一例であって，１ワードＮビット単位でアクセス可能な不揮発性メモリであってもよい。
上記フラッシュメモリ４０内には，上記印字枚数データが書き込まれる印字枚数データ記憶領域（入力データ記憶領域に相当）が設けられている。この印字枚数データは，順次１ずつ加算又は減算されるａワード（但し，ａは２以上の整数）の入力データの一例であって，例えば，２ワード（４バイト）で表現される印字枚数データである。また，上記印字枚数データ記憶領域は，少なくとも（ａ＋１）ワードに相当する記憶領域により構成され，例えば上記印字枚数データが最大２ワードで表現されるものであれば，上記印字枚数データ記憶領域は，３ワード以上の記憶領域により構成されることになる。
上記ＣＰＵ１０は，上記カウンタ装置Ａの各構成部分を統括制御する中央演算処理装置，即ち制御装置の一例である。このＣＰＵ１０により上記プログラムメモリ３０に格納されプログラムが読み込まれて所定の演算処理が行われることにより，上記データ書換処理，上記シフト書込処理，上記アドレス情報更新処理が実行される。尚，ＣＰＵ１０は制御装置の一例であり，ＡＳＩＣやメモリコントローラ等のようにＣＰＵが搭載されたＩＣ等の制御装置，或いは制御回路であってもかまわない。
【００１５】
ここで，図２の模式図を用いて，上記印字枚数データ記憶領域５０の構成について簡単に説明する。尚，図２は４ワードの記憶領域からなる上記印字枚数データ記憶領域５０の概略構成を示す模式図である。
この上記印字枚数データ記憶領域５０は，最も上位のアドレスＡ０に位置する１ワードの記憶領域５１と，次順のアドレスＡ２に位置する１ワードの記憶領域５２と，更に次順のアドレスＡ４に位置する１ワードの記憶領域５３と，最下位のアドレスＡ６に位置する１ワードの記憶領域５４の合わせて４ワードに相当する記憶領域により構成されている。尚，上記アドレスは上記アドレスＡ０を先頭に１６ビットごとに割り当てられている。図２に示す印字枚数データ記憶領域５０は，初期化された状態（データが書き込まれていない状態）を示し，即ち，いずれの記憶領域５１〜５４においてデータがない状態を示す［００００］（１６ビット表記）が書き込まれている。
【００１６】
続いて，図３のフローチャート及び図４の模式図を用いて，２ワード（４バイト）で表現される印字枚数データを４ワード（８バイト）の記憶領域を有する印刷枚数データ記憶領域５０に書き込む場合に，本カウンタ装置ＡのＣＰＵ１０により実行されるデータ書換処理の手順について説明する。図３中のＳ１０，Ｓ２０…は処理手順（ステップ）の番号を示す。処理は，上記印刷枚数データ記憶領域５０が初期化された状態（データが書き込まれていない状態（図２に示す状態））において，ステップＳ１０より開始される。尚，以下の説明において，上記２ワードの印字枚数データのうち最も下位に位置づけられたワード部分を下位桁ワード（最下位ワードＷ1に相当），最も上位に位置づけられたワード部分を上位桁ワード（最上位ワードＷaに相当）と称し，例えば，［０００１＿２４Ｆ８］で表される２ワードの印字枚数データであれば，［０００１］の部分を上位桁ワード，［２４Ｆ８］の部分を下位桁ワードと称す。
【００１７】
複写機１において初めて印字出力がなされて，該複写機１から出力された印字枚数データが上記Ｉ／Ｆ６０に入力されると，該Ｉ／Ｆ６０では印字枚数データが入力されたことを示すフラグがアサートされる。上記ＣＰＵ１０はこのアサートされたフラグを検出することにより，印字枚数データが入力されたかどうかを判断する（Ｓ１０）。かかる判断処理はデータが入力されるまで繰り返し行われる。このとき入力される印字枚数データは，「印字枚数１枚」を示すデータ（４バイト表記で［００００＿０００１］）である。尚，入力された印字枚数データは一時的に前記バッファメモリ２０（図１）に格納される。
ステップＳ１０において印字枚数データが入力されたと判断されると，続いて，上記ＣＰＵ１０は，上記フラッシュメモリ４０内の不図示のアドレス情報記憶領域に予め記憶（指定）されたアドレス情報を参照する（読み出す）（Ｓ２０）。即ち，上記ＣＰＵ１０により入力されたデータの書込先のアドレスが参照される。この不図示のアドレス情報記憶領域には，データを上記印字枚数データ記憶領域５０の最上位アドレスに位置する記憶領域５１に書き込むため，上記上位桁ワードの書込先アドレスＡ０（図４），及び，上記印字枚数データを構成する上記上位桁ワードと該ワードの１つ下位のワードである上記下位桁ワードとを関連づける情報が記憶されている。このような上記書込先アドレスや上記関連づける情報を上記ＣＰＵ１０が参照することにより，上記ＣＰＵ１０は上記上位桁ワードの記憶領域だけでなく上記下位桁ワードの記憶領域にアクセスすることが可能となる。
続いて，ステップＳ３０では，ＣＰＵ１０により，上記印字枚数データ記憶領域５０に書き込まれた上記印字枚数データを構成する２個のワード（上位桁ワードと下位桁ワード）のうち最も下位に位置づけされた下位桁ワードが記憶された記憶領域５２（図４）が所定回数（本実施形態例では７５０００回）書き換えられたかどうかが判断される。具体的には，上記アドレス情報を参照してアクセスされた記憶領域５１，５２（図４）に書き込まれた印字枚数データに基づき求められた印字枚数を書換回数とみなし，この印字枚数が「７５０００枚」であるかどうかが判断される。現時点では上記印字枚数データ記憶領域５０には何も書き込まれていないため，処理はステップＳ３０のＮｏ側に進む。
次に，ステップＳ５０において，入力された印字枚数データ，即ち，「印字枚数１枚」を示すデータ［００００＿０００１］が上記アドレス情報（書込アドレスＡ０）を参照してアクセスされた上記印字枚数データ記憶領域５０の記憶領域５１，５２に書き込まれることにより，該印字枚数データ記憶領域５０内のデータが書き換えられる。これによりデータの書換処理が終了する。
【００１８】
その後，上記複写機１から印字枚数データが入力されるたびに，上記ステップＳ３０において，書換回数が「７５０００」であると判断されるまで，即ち，上記記憶領域５１，５２に書き込まれた印字枚数データが「７５０００枚」であると判断されるまで，上述のステップＳ１０→Ｓ２０→Ｓ３０→Ｓ５０の手順でデータの書換処理が行われる。
次に，上記複写機１から，「印字枚数７５００１枚」を示す印字枚数データ［０００１＿２４Ｆ９］が入力されると，ステップＳ３０のおける判断処理はステップＳ３０のＹｅｓ側に進む。即ち，「印字枚数７５００１枚」を示す印字枚数データが入力された時点では，上記記憶領域５１，５２には７５０００枚を示す印字枚数データ［０００１＿２４Ｆ８］が書き込まれている。従って，上記ＣＰＵ１０は上記記憶領域５１，５２に書き込まれた印字枚数データが示す印字枚数７５０００枚を書換回数とみなして上記ステップＳ３０の判断を行う。
続いてステップＳ４０において，上記ＣＰＵ１０によりシフト書込処理が実行される。即ち，上記入力された印字枚数データ［０００１＿２４Ｆ８］を構成する２個のワードのうち最も上位に位置づけされた上位桁ワード（［０００１］の部分）をその一つ下位の下位桁ワードが記憶されていた記憶領域５２（図４）に書き込み，上記下位桁ワード（［２４Ｆ８］の部分）は更にその１つ下位に設けられた未書込記憶領域５３に書き込む処理が実行される（図４（ａ）参照）。但し，上記印字枚数データ記憶領域５０内において上記下位桁ワードが記憶された記憶領域より１つ下位のアドレスに記憶領域が存在しない場合（図４（ｃ）参照）は，上記下位桁ワードが上記印字枚数データ記憶領域５０内の最上位のアドレスに位置する記憶領域５１に書き込まれる。
その後，ステップＳ６０において，ＣＰＵ１０によりアドレス情報更新処理が実行される。かかる処理が実行されることにより，ステップＳ４０のシフト書込処理によって，入力された印字枚数データが書き込まれる記憶領域が変更されたこと，つまり，これまで上記上位桁ワードが記憶されていた記憶領域５１が記憶領域５２に変更されたことを条件に，上記アドレス情報記憶領域（不図示）に記憶されたアドレス情報（記憶領域５１を示すアドレスＡ０）が，変更された後の記憶領域５２を示すアドレス情報（記憶領域５２を示すアドレスＡ２）に更新（変更）される。
【００１９】
また，「印字枚数１５０００１枚」を示す印字枚数データ［０００２＿４９Ｆ１］が入力された場合，及び，「印字枚数２２５０００１枚」を示す印字枚数データ［０００３＿６ＥＥ９］が入力された場合も，上述の処理手順と同様にして，上記ＣＰＵ１０により書換回数の判断がなされ（Ｓ３０），その後，上記シフト書込処理がなされる（Ｓ４０）。尚，この場合，上記ステップＳ３０の書換回数の判断処理は，いずれの場合も，印字枚数データの記憶領域が変更された後からの印字枚数が７５０００枚であるかどうかを判断することにより書換回数が判断される。
このように，４ワードの記憶領域を備えた印字枚数データ記憶領域５０の，上記下位桁ワード記憶領域が所定回数（７５０００回）書き換えられたことを条件に，上記上位桁ワードがその一つ下位の下位桁ワードが記憶されていた記憶領域に書き込まれ，下位桁ワードが更にその下位の設けられた未書込記憶領域に書き込まれ，これが繰り返し行われることにより，上記印字枚数データ記憶領域５０における書換回数が略均一化される。即ち，上記記憶領域５１及び５２の書換回数は共に７５００２回，また，記憶領域５３，５４の書換回数は共に７５００５回となる。これにより，メモリの記憶領域を効率よく利用することが可能となり，その結果，上記従来周知のデータ書換方法では３×１０5回書き換えを行うために１２バイトのメモリ容量を必要としていたが，本発明に係るカウンタ装置Ａによれば８バイトのメモリ容量で書き換えを行うことが可能となる。
【実施例】
【００２０】
上述の実施形態例の説明では，２ワード（４バイト）で表現される印字枚数データを４ワード（８バイト）の記憶領域を有する印刷枚数データ記憶領域５０に書き込む場合にＣＰＵ１０により行われるシフト書込処理について説明した。しかし，上記印字枚数データを３ワード（６バイト），或いはそれ以上のワードの記憶領域を有する印刷枚数データ記憶領域に書き込む場合も，上述と同様の処理手順によりシフト書込処理（図３のＳ４０）を行うことにより，メモリの書換回数が略均一化され，メモリの記憶領域を効率よく利用することが可能となる。尚，２ワードの印字枚数データが３ワードで構成される印字枚数データ記憶領域に書き込まれたときの該印字枚数データ記憶領域の記憶状態を図５に示す。
また，上記印字枚数データが３ワード（６バイト）のワードで表現される印字枚数データを，その３ワードを超える４ワード（８バイト），或いはそれ以上ののワードの記憶領域を有する印刷枚数データ記憶領域に書き込む場合も，上記シフト書込処理（図３のＳ４０）を適用させることが可能である。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態に係るカウンタ装置Ａの概略構成を示すブロック図。
【図２】フラッシュメモリ３０に設けられた入力データ記憶領域の構成を示す模式図。
【図３】ＣＰＵ１０により実行されるデータ書換処理の手順を示すフローチャート。
【図４】４ワードで構成される入力データ記憶領域の印字枚数に応じた記憶状態を示す模式図。
【図５】３ワードで構成される入力データ記憶領域の印字枚数に応じた記憶状態を示す模式図。
【符号の説明】
【００２２】
１…複写機
１０…ＣＰＵ（制御装置）
２０…バッファメモリ
３０…プログラムメモリ
４０…フラッシュメモリ（不揮発性メモリ）
５０…印字枚数データ記憶領域
６０…外部インターフェース
７０…データバス
【図１】
2005135292.tif 000003
【図２】
2005135292.tif 000004
【図３】
2005135292.tif 000005
【図４】
2005135292.tif 000006
【図５】
2005135292.tif 000007