(57)【要約】  【課題】  半導体基板を負極出力端子の電位とせずに接地電位にできるチャージポンプ回路を提供することを目的とする。  【解決手段】  電源電圧ＶＤＤの２倍の正電圧＋２ＶＤＤが生成される正電圧生成回路２１０と、電源電圧ＶＤＤの２倍の負電圧−２ＶＤＤが生成される負電圧生成回路２２０とを有している。正電圧生成回路２１０は、ＭＯＳトランジスタＴ２１〜Ｔ２４とコンデンサＣ２１，Ｃ２２とを有して電源電圧ＶＤＤの供給により正電圧＋２ＶＤＤを生成する第１昇圧部２１１で構成され、負電圧生成回路２２０は、ＭＯＳトランジスタＴ３１〜Ｔ３４とコンデンサＣ３１，Ｃ３２とを有して電源電圧ＶＤＤの供給により負電圧−ＶＤＤを生成する反転部２２１と、ＭＯＳトランジスタＴ５１〜Ｔ５４とコンデンサＣ５１，Ｃ５２とを有して反転部２２１からの負電圧−ＶＤＤの供給により負電圧−２ＶＤＤを生成する第２昇圧部２２２とで構成されている。Ｔ３１，Ｔ３３，Ｔ３４，Ｔ４１はＰチャネル型であり、Ｔ３２，Ｔ４２〜Ｔ４４，Ｔ５１〜Ｔ５４はＮチャネル型である。【選択図】  図２
2005129815.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧の２倍の正電圧が生成される正電圧生成回路と、電源電圧の２倍の負電圧が生成される負電圧生成回路とを、複数のスイッチ素子とコンデンサとで構成したチャージポンプ回路において、
前記正電圧生成回路が、前記電源電圧の供給により前記正電圧を生成する第１昇圧部で構成され、
前記負電圧生成回路が、前記電源電圧の供給により前記電源電圧と同圧の負電圧を生成する反転部と、反転部からの前記負電圧の供給により前記負電圧の２倍の負電圧を生成する第２昇圧部とで構成されたことを特徴とするチャージポンプ回路。
【請求項２】
前記第１昇圧部および第２昇圧部はそれぞれ、入力端と接地端間に直列接続された第１スイッチ素子、第１コンデンサおよび第２スイッチ素子と、入力端と第１コンデンサおよび第２スイッチ素子の直列接続点間に接続された第３スイッチ素子と、第１スイッチ素子および第１コンデンサの直列接続点と出力端間に接続された第４スイッチ素子と、出力端と接地端間に接続された第２コンデンサとを有し、
前記反転部は、入力端と接地端間に直列接続された第１スイッチ素子、第１コンデンサおよび第２スイッチ素子と、第１スイッチ素子および第１コンデンサの直列接続点と接地端間に接続された第３スイッチ素子と、第１コンデンサおよび第２スイッチ素子の直列接続点と出力端間に接続された第４スイッチ素子と、出力端と接地端間に接続された第２コンデンサとを有することを特徴とする請求項１記載のチャージポンプ回路。
【請求項３】
前記各スイッチ素子がＭＯＳトランジスタからなることを特徴とする請求項１または請求項２記載のチャージポンプ回路。
【請求項４】
前記各ＭＯＳトランジスタが半導体基板に形成された２重ウェルをバックゲートとすることを特徴とする請求項３記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単一供給電源から、電源電圧の２倍の正電圧と電源電圧の２倍の負電圧を得ることができるチャージポンプ回路に関する。
【背景技術】
【０００２】
単一供給電源から、電源電圧の２倍の正電圧と電源電圧の２倍の負電圧を得ることができるチャージポンプ回路が使用されている（例えば、特許文献１を参照。）。以下、特許文献１を参考にして、従来のチャージポンプ回路１００について図６を参照して説明する。チャージポンプ回路１００は、正電圧生成回路１１０と負電圧生成回路１２０とを有している。電源ＶＤＤを入力端子１と接地端子２間に接続して電源電圧ＶＤＤを供給することにより、正電圧生成回路１１０で電源電圧ＶＤＤの２倍の正電圧＋２ＶＤＤが生成され、この正電圧＋２ＶＤＤが負電圧生成回路１２０に供給され、負電圧生成回路１２０で電源電圧ＶＤＤの２倍の負電圧−２ＶＤＤが生成される。そして、正極出力端子３と接地端子２間に正電圧＋２ＶＤＤが出力され、負極出力端子４と接地端子２間に負電圧−２ＶＤＤが出力される。
【０００３】
正電圧生成回路１１０において、Ｓ１１〜Ｓ１４はスイッチ、Ｃ１１，Ｃ１２はコンデンサである。先ず、電源電圧ＶＤＤが入力端子１に供給され、スイッチＳ１１，Ｓ１２がオン制御、およびスイッチＳ１３，Ｓ１４がオフ制御されたとき、コンデンサＣ１１が充電される。次に、スイッチＳ１１，Ｓ１２がオフ制御、およびスイッチＳ１３，Ｓ１４がオン制御されたとき、コンデンサＣ１１は放電し、コンデンサＣ１１に充電された電圧に電源電圧VDDが重畳された電圧でコンデンサＣ１２が充電される。以下、スイッチＳ１１，Ｓ１２とＳ１３，Ｓ１４を交互に切替えることにより、コンデンサＣ１２に電荷が蓄積され、正電圧生成回路１１０から負電圧生成回路１２０および正極出力端子３に電源電圧ＶＤＤの２倍の正電圧＋２ＶＤＤが出力される。
【０００４】
負電圧生成回路１２０において、Ｓ２１〜Ｓ２４はスイッチ、Ｃ２１，Ｃ２２はコンデンサである。先ず、正電圧生成回路１１０から正電圧＋２ＶＤＤが供給され、スイッチＳ２１，Ｓ２２がオン制御、およびスイッチＳ２３，Ｓ２４がオフ制御されたとき、コンデンサＣ２１が充電される。次に、スイッチＳ２１，Ｓ２２がオフ制御、およびスイッチＳ２３，Ｓ２４がオン制御されたとき、コンデンサＣ２１に充電された電荷が放電してコンデンサＣ２２が充電される。以下、スイッチＳ２１，Ｓ２２とＳ２３，Ｓ２４を交互に切替えることにより、コンデンサＣ２２に電荷が蓄積され、負電圧生成回路１２０から負極出力端子４に電源電圧ＶＤＤの２倍の負電圧−２ＶＤＤが出力される。
【０００５】
上記のチャージポンプ回路１００のスイッチＳ１１〜Ｓ１４およびＳ２１〜Ｓ２４をＭＯＳトランジスタで構成した例を図７に示す。図において、Ｔ１１，Ｔ１３，Ｔ１４，Ｔ２１はそれぞれスイッチＳ１１，Ｓ１３，Ｓ１４，Ｓ２１としてのエンハンスメント型ＰチャネルＭＯＳトランジスタ、Ｔ１２，Ｔ２２〜Ｔ２４はスイッチＳ１２，Ｓ２２〜Ｓ２４としてのエンハンスメント型ＮチャネルＭＯＳトランジスタである。従って、正電圧生成回路１１０においては、ＭＯＳトランジスタＴ１１，Ｔ１２がオン制御、およびＭＯＳトランジスタＴ１３，Ｔ１４がオフ制御されることにより電源電圧ＶＤＤによりコンデンサＣ１１が充電される。また、ＭＯＳトランジスタＴ１３，Ｔ１４がオン制御、およびＭＯＳトランジスタＴ１１，Ｔ１２がオフ制御されることによりコンデンサＣ１１に充電された電荷が放電し、コンデンサＣ１１に充電された電圧に電源電圧VDDが重畳された電圧でコンデンサＣ１２が充電される。また、負電圧生成回路１２０においては、ＭＯＳトランジスタＴ２１，Ｔ２２がオン制御、およびＭＯＳトランジスタＴ２３，Ｔ２４がオフ制御されることによりコンデンサＣ２１が充電され、また、ＭＯＳトランジスタＴ２３，Ｔ２４がオン制御、およびＭＯＳトランジスタＴ２１，Ｔ２２がオフ制御されることによりコンデンサＣ２１に充電された電荷が放電してコンデンサＣ２２に充電される。尚、後述するがＭＯＳトランジスタＴ１２，Ｔ２２〜Ｔ２４は、Ｐ型半導体基板をバックゲートとする構造で形成した場合を例としており、ＭＯＳトランジスタＴ１２，Ｔ２２〜Ｔ２４のバックゲートは負極出力端子４に共通接続されている。また、入力端子１と正極出力端子３間には、静電気保護用ダイオードＤｉが接続されている。
【０００６】
次に、図７に示したチャージポンプ回路１００の定常状態における動作について、電源電圧ＶＤＤ＝３ｖを入力端子１に供給して、正極出力端子３から電源電圧ＶＤＤ＝３ｖの２倍の正電圧＋２ＶＤＤ＝６ｖが出力され、負極出力端子４から電源電圧ＶＤＤ＝３ｖの２倍の負電圧−２ＶＤＤ＝−６ｖが出力される場合を例に図８〜図１０を参照して説明する。ＭＯＳトランジスタＴ１１〜Ｔ１４およびＴ２１〜Ｔ２４の各ゲートＧ１１〜Ｇ１４およびＧ２１〜Ｇ２４の電位Ｖg11〜Ｖg14およびＶg21〜Ｖg24は、図８に示すように制御される。また、それにより、ＭＯＳトランジスタＴ１１〜Ｔ１４およびＴ２１〜Ｔ２４の各ゲート・ソース間電圧Ｖgs11〜Ｖgs14およびＶgs21〜Ｖgs24（絶対値）およびゲート・バックゲート間電圧Ｖgb11〜Ｖgb14およびＶgb21〜Ｖgb24（絶対値）は、図９および図１０に示すようになる。チャージポンプ回路１００の各ＭＯＳトランジスタＴ１１〜Ｔ１４およびＴ２１〜Ｔ２４には、図９および図１０に示したように、最大で１２ｖの電圧が印加されるため、各ＭＯＳトランジスタＴ１１〜Ｔ１４およびＴ２１〜Ｔ２４は、耐圧１２ｖ以上が必要で、例えば、耐圧７ｖの低圧トランジスタは用いることができず、例えば、耐圧４２ｖの高圧トランジスタが用いられる。
【０００７】
先ず、時刻ｔ１において、ＭＯＳトランジスタＴ１１，Ｔ１２，Ｔ２１，Ｔ２２がオン制御、およびＭＯＳトランジスタＴ１３，Ｔ１４，Ｔ２３，Ｔ２４がオフ制御されている。  時刻ｔ２になると、ＭＯＳトランジスタＴ１１，Ｔ１２，Ｔ２１，Ｔ２２がオフ制御され、時刻ｔ２から時間Δt後に、ＭＯＳトランジスタＴ１３，Ｔ１４，Ｔ２３，Ｔ２４がオン制御される。時刻ｔ３になると、ＭＯＳトランジスタＴ１３，Ｔ１４，Ｔ２３，Ｔ２４がオフ制御され、時刻ｔ３から時間Δt後に、ＭＯＳトランジスタＴ１１，Ｔ１２，Ｔ２１，Ｔ２２がオン制御される。
【０００８】
以下、ＭＯＳトランジスタＴ１１〜Ｔ１４およびＴ２１〜Ｔ２４の各ゲートに上述の電位を繰り返して印加することにより、コンデンサＣ１２，Ｃ２２に電荷が蓄積され、正極出力端子３に電源電圧ＶＤＤ＝３ｖの２倍の正電圧＋２ＶＤＤ＝６ｖが出力され、負極出力端子４に電源電圧ＶＤＤ＝３ｖの２倍の負電圧−２ＶＤＤ＝−６ｖが出力される。
【０００９】
上述の各スイッチが高圧トランジスタからなるＭＯＳトランジスタで構成されたチャージポンプ回路１００を半導体集積回路として構成した例を図１１に示す。ＰチャネルＭＯＳトランジスタＴ１１，Ｔ１３，Ｔ１４，Ｔ２１は、Ｐ型半導体基板１１に形成された深いＮウェル１２上に高圧トランジスタとして形成されている。これに対して、ＮチャネルＭＯＳトランジスタＴ１２，Ｔ２２〜Ｔ２４は、Ｐ型半導体基板１１上に高圧トランジスタとして形成されている。従って、ＭＯＳトランジスタＴ１２，Ｔ２２〜Ｔ２４のバックゲートはＰ型半導体基板１１となり、Ｐ型半導体基板１１の電位は、電源電圧ＶＤＤ＝３ｖの２倍の負電圧−２ＶＤＤ＝−６ｖとなる最低電位としなければならない。また、静電保護用ダイオードＤｉは、Ｐ型半導体基板１１に形成されたＮウェル１３上に形成されている。
【特許文献１】特開平６−１６５４８２号公報（第２頁−第３頁、図１３）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、上記の半導体集積化されたチャージポンプ回路１００において、入力端子１に電源電圧ＶＤＤを印加した瞬間に静電気保護用ダイオードＤｉに順方向電流が流れ、正極出力端子３の電位がＶＤＤ方向に持ち上げられる。このとき、Ｐ型半導体基板１１の電位はフローテイングのため、このダイオードＤｉとＰ型半導体基板１１からなる寄生ＰＮＰトランジスタＴ１がオンし、Ｐ型半導体基板１１の電位がＶＤＤ方向に持ち上げられる。この持ち上がりにより、静電気保護用ダイオードＤｉを形成しているＮウェル１３と、Ｐ型半導体基板１１と、Ｐ型半導体基板１１に形成された接地電位のＮ領域とからなる寄生ＮＰＮトランジスタＴ２がオンする。その結果、寄生トランジスタＴ１とＴ２とでサイリスタ動作になり入力端子１と接地端子２間に大電流が流れ、チャージポンプ回路１００が起動しない。このチャージポンプ回路１００を正常に起動させるためには、寄生トランジスタＴ１がオンしないように、入力端子１と正極出力端子３間に静電気保護用ダイオードＤｉの順方向電圧Ｖｆより小さいＶｆを有するショットキーダイオードを接続しなければならない。そのため、ショットキーダイオードを接続すると、外付け部品が多くなり、実装面積が増大するなどの問題がある。また、半導体基板の電位がフローテイングになることによる基板電位の変動によりノイズが生じる虞がある。
本発明は、上記問題を解決するためになされたもので、半導体基板を負極出力端子の電位とせずに接地電位にできるチャージポンプ回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明のチャージポンプ回路は、電源電圧の２倍の正電圧が生成される正電圧生成回路と、電源電圧の２倍の負電圧が生成される負電圧生成回路とを、複数のスイッチ素子とコンデンサとで構成したチャージポンプ回路において、前記正電圧生成回路が、前記電源電圧の供給により前記正電圧を生成する第１昇圧部で構成され、前記負電圧生成回路が、前記電源電圧の供給により前記電源電圧と同圧の負電圧を生成する反転部と、反転部からの前記負電圧の供給により前記負電圧の２倍の負電圧を生成する第２昇圧部とで構成されたことを特徴とする。
上記のチャージポンプ回路において、前記第１昇圧部および第２昇圧部はそれぞれ、入力端と接地端間に直列接続された第１スイッチ素子、第１コンデンサおよび第２スイッチ素子と、入力端と第１コンデンサおよび第２スイッチ素子の直列接続点間に接続された第３スイッチ素子と、第１スイッチ素子および第１コンデンサの直列接続点と出力端間に接続された第４スイッチ素子と、出力端と接地端間に接続された第２コンデンサとを有し、前記反転部は、入力端と接地端間に直列接続された第１スイッチ素子、第１コンデンサおよび第２スイッチ素子と、第１スイッチ素子および第１コンデンサの直列接続点と接地端間に接続された第３スイッチ素子と、第１コンデンサおよび第２スイッチ素子の直列接続点と出力端間に接続された第４スイッチ素子と、出力端と接地端間に接続された第２コンデンサとを有することを特徴とする。
また、上記のチャージポンプ回路において、前記各スイッチ素子がＭＯＳトランジスタからなることを特徴とする。
また、上記のチャージポンプ回路において、前記各ＭＯＳトランジスタが半導体基板に形成された２重ウェルをバックゲートとすることを特徴とする。
本手段によれば、チャージポンプ回路のスイッチ素子をＭＯＳトランジスタで構成したとき、半導体基板に形成された２重ウェルをバックゲートとすることができるので、負極出力端子の電位を半導体基板の電位にする必要がなくなり、半導体基板は接地電位にできる。その結果、ショットキーダイオードを入力端子と正極出力端子間に接続しなくても、起動時の寄生トランジスタによるサイリスタ動作が生じなくなる。
【発明の効果】
【００１２】
本発明によれば、半導体基板を負極出力端子の電位としなくてもよく、接地電位にできるため、ショットキーダイオードを接続する必要がなくなる。また、半導体基板の電位がフローテイングになることによる基板電位の変動によるノイズを低減できる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明の一実施形態のチャージポンプ回路２００について図１を参照して説明する。チャージポンプ回路２００は、正電圧生成回路２１０と負電圧生成回路２２０とを有している。電源ＶＤＤを入力端子１と接地端子２間に接続して電源電圧ＶＤＤを供給することにより、この電源電圧ＶＤＤが正電圧生成回路２１０および負電圧生成回路２２０に供給され、正電圧生成回路２１０で電源電圧ＶＤＤの２倍の正電圧＋２ＶＤＤが生成されるとともに、負電圧生成回路２２０で電源電圧ＶＤＤの２倍の負電圧−２ＶＤＤが生成される。そして、正極出力端子３と接地端子２間に正電圧＋２ＶＤＤが出力され、負極出力端子４と接地端子２間に負電圧−２ＶＤＤが出力される。
【００１４】
正電圧生成回路２１０は、第１昇圧部２１１で構成されている。第１昇圧部２１１において、Ｓ３１〜Ｓ３４はスイッチ、Ｃ３１，Ｃ３２はコンデンサである。入力端子１と接地端子２間にスイッチＳ３１とコンデンサＣ３１とスイッチＳ３２とが直列接続されている。そして、入力端子１とコンデンサＣ３１およびスイッチＳ３２の直列接続点間にスイッチＳ３３が接続されているとともに、スイッチＳ３１およびコンデンサＣ３１の直列接続点と正極出力端子３間にスイッチＳ３４が接続され、正極出力端子３と接地端子２間にコンデンサＣ３２が接続されている。先ず、電源電圧ＶＤＤが入力端子１に供給され、スイッチＳ３１，Ｓ３２がオン制御、およびスイッチＳ３３，Ｓ３４がオフ制御されたとき、コンデンサＣ３１が充電される。次に、スイッチＳ３１，Ｓ３２がオフ制御、およびスイッチＳ３３，Ｓ３４がオン制御されたとき、コンデンサＣ３１は放電し、コンデンサＣ３１に充電された電圧に電源電圧VDDが重畳された電圧でコンデンサＣ３２が充電される。以下、スイッチＳ３１，Ｓ３２とＳ３３，Ｓ３４を交互に切替えることにより、コンデンサＣ３２に電荷が蓄積され、第１昇圧部２１１から正極出力端子３に電源電圧ＶＤＤの２倍の正電圧＋２ＶＤＤが出力される。
【００１５】
負電圧生成回路２２０は、反転部２２１と第２昇圧部２２２とで構成されている。反転部２２１において、Ｓ４１〜Ｓ４４はスイッチ、Ｃ４１〜Ｃ４２はコンデンサである。入力端子１と接地端子２間にスイッチＳ４１とコンデンサＣ４１とスイッチＳ４２とが直列接続されている。そして、スイッチＳ４１およびコンデンサＣ４１の直列接続点と接地端子２間にスイッチＳ４３が接続されているとともに、コンデンサＣ４１およびスイッチＳ４２の直列接続点と反転部２２１の出力端間にスイッチＳ４４が接続され、反転部２２１の出力端と接地端子２間にコンデンサＣ４２が接続されている。先ず、電源電圧ＶＤＤが入力端子１に供給され、スイッチＳ４１，Ｓ４２がオン制御、およびスイッチＳ４３，Ｓ４４がオフ制御されたとき、電源電圧ＶＤＤによりコンデンサＣ４１が充電される。次に、スイッチＳ４１，Ｓ４２がオフ制御、およびスイッチＳ４３，Ｓ４４がオン制御されたとき、コンデンサＣ４１に充電された電荷が放電してコンデンサＣ４２が充電される。以下、スイッチＳ４１，Ｓ４２とＳ４３，Ｓ４４を交互に切替えることにより、コンデンサＣ４２に電荷が蓄積され、反転部２２１から第２昇圧部２２２に電源電圧ＶＤＤと同圧の負電圧−ＶＤＤが出力される。
【００１６】
第２昇圧部２２２において、Ｓ５１〜Ｓ５４はスイッチ、Ｃ５１，Ｃ５２はコンデンサである。第２昇圧部２２２の入力端と接地端子２間にスイッチＳ５１とコンデンサＣ５１とスイッチＳ５２とが直列接続されている。そして、第２昇圧部２２２の入力端とコンデンサＣ５１およびスイッチＳ５２の直列接続点間にスイッチＳ５３が接続されているとともに、スイッチＳ５１およびコンデンサＣ５１の直列接続点と負極出力端子４間にスイッチＳ５４が接続され、負極出力端子４と接地端子２間にコンデンサＣ５２が接続されている。先ず、反転部２２１から負電圧−ＶＤＤが供給され、スイッチＳ５１，Ｓ５２がオン制御、およびスイッチＳ５３，Ｓ５４がオフ制御されたとき、コンデンサＣ５１が充電される。次に、スイッチＳ５１，Ｓ５２がオフ制御、およびスイッチＳ５３，Ｓ５４がオン制御されたとき、コンデンサＣ５１は放電し、コンデンサＣ５１に充電された電圧に負電圧−VDDが重畳された電圧でコンデンサＣ５２が充電される。以下、スイッチＳ５１，Ｓ５２とＳ５３，Ｓ５４を交互に切替えることにより、コンデンサＣ５２に電荷が蓄積され、第２昇圧部２２２から負極出力端子４に負電圧−ＶＤＤの２倍の負電圧−２ＶＤＤが出力される。
【００１７】
上記のチャージポンプ回路２００のスイッチＳ３１〜Ｓ３４、Ｓ４１〜Ｓ４４およびＳ５１〜Ｓ５４をＭＯＳトランジスタで構成した例を図２に示す。図において、Ｔ３１，Ｔ３３，Ｔ３４，Ｔ４１はそれぞれスイッチＳ３１，Ｓ３３，Ｓ３４，Ｓ４１としてのエンハンスメント型ＰチャネルＭＯＳトランジスタ、Ｔ３２，Ｔ４２〜Ｔ４４，Ｔ５１〜Ｔ５４はスイッチＳ３２，Ｓ４２〜Ｓ４４，Ｓ５１〜５４としてのエンハンスメント型ＮチャネルＭＯＳトランジスタである。従って、正電圧生成回路２１０の第１昇圧部２１１においては、ＭＯＳトランジスタＴ３１，Ｔ３２がオン制御、およびＭＯＳトランジスタＴ３３，Ｔ３４がオフ制御されることにより電源電圧ＶＤＤによりコンデンサＣ３１が充電される。また、ＭＯＳトランジスタＴ３３，Ｔ３４がオン制御、およびＭＯＳトランジスタＴ３１，Ｔ３２がオフ制御されることによりコンデンサＣ３１に充電された電荷が放電し、コンデンサＣ３１に充電された電圧に電源電圧VDDが重畳された電圧でコンデンサＣ３２が充電される。
【００１８】
負電圧生成回路２２０の反転部２２１においては、ＭＯＳトランジスタＴ４１，Ｔ４２がオン制御、およびＭＯＳトランジスタＴ４３，Ｔ４４がオフ制御されることにより電源電圧ＶＤＤによりコンデンサＣ４１が充電される。また、ＭＯＳトランジスタＴ４３，Ｔ４４がオン制御、およびＭＯＳトランジスタＴ４１，Ｔ４２がオフ制御されることによりコンデンサＣ４１に充電された電荷が放電してコンデンサＣ４２に充電される。また、負電圧生成回路２２０の第２昇圧部２２２においては、ＭＯＳトランジスタＴ５１，Ｔ５２がオン制御、およびＭＯＳトランジスタＴ５３，Ｔ５４がオフ制御されることにより反転部２２１からの負電圧−ＶＤＤによりコンデンサＣ５１が充電される。また、ＭＯＳトランジスタＴ５３，Ｔ５４がオン制御、およびＭＯＳトランジスタＴ５１，Ｔ５２がオフ制御されることによりコンデンサＣ５１に充電された電荷が放電し、コンデンサＣ５１に充電された電圧に反転部２２１からの負電圧−ＶＤＤが重畳された電圧でコンデンサＣ５２が充電される。尚、ＭＯＳトランジスタＴ３１のバックゲートはＭＯＳトランジスタＴ３４のバックゲートに共通接続され、ＭＯＳトランジスタＴ３２〜Ｔ３４，Ｔ４１〜Ｔ４４，Ｔ５１〜Ｔ５４のバックゲートはそれぞれのソースに接続されている。また、入力端子１と正極出力端子３間には、静電気保護用ダイオードＤｉが接続されている。
【００１９】
次に、図２に示したチャージポンプ回路２００の定常状態における動作について、電源電圧ＶＤＤ＝３ｖを入力端子１に供給して、正極出力端子３から電源電圧ＶＤＤ＝３ｖの２倍の正電圧＋２ＶＤＤ＝６ｖが出力され、負極出力端子４から電源電圧ＶＤＤ＝３ｖの２倍の負電圧−２ＶＤＤ＝−６ｖが出力される場合を例に図３〜図４を参照して説明する。ＭＯＳトランジスタＴ３１〜Ｔ３４、Ｔ４１〜Ｔ４４およびＴ５１〜Ｔ５４の各ゲートＧ３１〜Ｇ３４、Ｇ４１〜Ｇ４４およびＧ５１〜Ｇ５４の電位Ｖg31〜Ｖg34、Ｖg41〜Ｖg44およびＶg51〜Ｖg54は、図３に示すように制御される。また、それにより、ＭＯＳトランジスタＴ３１〜Ｔ３４、Ｔ４１〜Ｔ４４およびＴ５１〜Ｔ５４の各ゲート・ソース（バックゲート）間電圧Ｖgs(b)31〜Ｖgs(b)34、Ｖgs(b)41〜Ｖgs(b)44およびＶgs(b)51〜Ｖgs(b)54（絶対値）は、図４に示すようになる。チャージポンプ回路２００の各ＭＯＳトランジスタＴ３１〜Ｔ３４、Ｔ４１〜Ｔ４４およびＴ５１〜Ｔ５４には、図４に示したように、最大で６ｖの電圧しか印加されないため、例えば、耐圧７ｖの低圧トランジスタを用いることができる。
【００２０】
先ず、時刻ｔ１において、ＭＯＳトランジスタＴ３１，Ｔ３２，Ｔ４１，Ｔ４２，Ｔ５３，Ｔ５４がオン制御、およびＭＯＳトランジスタＴ３３，Ｔ３４，Ｔ４３，Ｔ４４，Ｔ５１，Ｔ５２がオフ制御されている。時刻ｔ２になると、ＭＯＳトランジスタＴ３１，Ｔ３２，Ｔ４１，Ｔ４２，Ｔ５３，Ｔ５４がオフ制御され、時刻ｔ２から時間Δt後に、ＭＯＳトランジスタＴ３３，Ｔ３４，Ｔ４３，Ｔ４４，Ｔ５１，Ｔ５２がオン制御される。時刻ｔ３になると、ＭＯＳトランジスタＴ３３，Ｔ３４，Ｔ４３，Ｔ４４，Ｔ５１，Ｔ５２がオフ制御され、時刻ｔ３から時間Δt後に、ＭＯＳトランジスタＴ３１，Ｔ３２，Ｔ４１，Ｔ４２，Ｔ５３，Ｔ５４がオン制御される。
【００２１】
以下、ＭＯＳトランジスタＴ３１〜Ｔ３４、Ｔ４１〜Ｔ４４およびＴ５１〜Ｔ５４の各ゲートに上述の電位を繰り返して印加することにより、コンデンサＣ３２，Ｃ５２に電荷が蓄積され、正極出力端子３に電源電圧ＶＤＤ＝３ｖの２倍の正電圧＋２ＶＤＤ＝６ｖが出力され、負極出力端子４に電源電圧ＶＤＤ＝３ｖの２倍の負電圧−２ＶＤＤ＝−６ｖが出力される。
【００２２】
上述の各スイッチがＭＯＳトランジスタで構成されたチャージポンプ回路２００を半導体集積回路として構成した例を図５に示す。チャージポンプ回路２００の各ＭＯＳトランジスタＴ３１〜Ｔ３４、Ｔ４１〜Ｔ４４およびＴ５１〜Ｔ５４は、上述したように、例えば、耐圧７ｖの低圧トランジスタで構成することができる。従って、ＰチャネルＭＯＳトランジスタＴ３１，Ｔ３３，Ｔ３４，Ｔ４１は、図５に示すように、Ｐ型半導体基板２１に形成された深いＮウェル２２内にＮウェル２３を設け、Ｎウェル２３上に低圧トランジスタとして形成されている。これに対して、ＮチャネルＭＯＳトランジスタＴ３２，Ｔ４２〜Ｔ４４，Ｔ５１〜Ｔ５４は、図５に示すように、Ｐ型半導体基板２１上に形成された深いＮウェル２２内にＰウェル２４を設け、Ｐウェル２４上に低圧トランジスタとして形成されている。従って、ＭＯＳトランジスタＴ３２，Ｔ４２〜Ｔ４４，Ｔ５１〜Ｔ５４のバックゲートはＰウェル２４となり、Ｐ型半導体基板２１の電位は、接地電位とすることができる。また、静電保護用ダイオードＤｉは、Ｐ型半導体基板２１に形成されたＮウェル２５上に形成されている。
【００２３】
以上のように、チャージポンプ回路２００の負電圧生成回路２２０を反転部２２１と第２昇圧部２２２とで構成しているので、各スイッチをＭＯＳトランジスタで構成した場合、ＭＯＳトランジスタには絶対値で２ＶＤＤより大きい電圧が印加されない。そのため、チャージポンプ回路２００を用いて、例えば、電源電圧ＶＤＤ＝３Ｖから正電圧＋２ＶＤＤ＝６Ｖ、負電圧−２ＶＤＤ＝−６ｖを生成する場合、各ＭＯＳトランジスタを２重ウェルで形成する低圧トランジスタプロセスで形成できる。その結果、Ｐ型半導体基板２１を負極出力端子４の電位としなくてもよく、接地電位にできるため、寄生トランジスタによるサイリスタ動作が発生せす、ショットキーダイオードを接続する必要がなくなる。また、Ｐ型半導体基板２１の電位を接地電位にできるため、半導体基板の電位がフローテイングになることによる基板電位の変動によるノイズを低減できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態のチャージポンプ回路２００の回路図。
【図２】図１に示すチャージポンプ回路２００のスイッチとしてＭＯＳトランジスタを使用した回路図。
【図３】図２に示すチャージポンプ回路２００のＭＯＳトランジスタのゲート電位を示すタイミングチャート。
【図４】図２に示すチャージポンプ回路２００のＭＯＳトランジスタのゲート・ソース（バックゲート）間電圧を示すタイミングチャート。
【図５】図２に示すチャージポンプ回路２００を半導体集積回路として半導体基板に形成したときの概略断面図。
【図６】従来のチャージポンプ回路１００の回路図。
【図７】図６に示すチャージポンプ回路１００のスイッチとしてＭＯＳトランジスタを使用した回路図。
【図８】図６に示すチャージポンプ回路１００のＭＯＳトランジスタのゲート電位を示すタイミングチャート。
【図９】図６に示すチャージポンプ回路１００のＭＯＳトランジスタのゲート・ソース間電圧を示すタイミングチャート。
【図１０】図６に示すチャージポンプ回路１００のＭＯＳトランジスタのゲート・バックゲート間電圧を示すタイミングチャート。
【図１１】図６に示すチャージポンプ回路１００を半導体集積回路として半導体基板に形成したときの概略断面図。
【符号の説明】
【００２５】
１  入力端子
２  接地端子
３  正極出力端子
４  負極出力端子
２１  Ｐ型半導体基板
２２  深いＮウェル
２３  Ｎウェル
２４  Ｐウェル
２５  Ｎウェル
２００  チャージポンプ回路
２１０  正電圧生成回路
２１１  第１昇圧部
２２０  負電圧生成回路
２２１  反転部
２２２  第２昇圧部
Ｓ３１〜３４、Ｓ４１〜Ｓ４４，Ｓ５１〜Ｓ５４  スイッチ
Ｃ３１、Ｃ３２、Ｃ４１，Ｃ４２，Ｃ５１，Ｃ５２  コンデンサ
Ｔ３１、Ｔ３３、Ｔ３４、Ｔ４１  ＰチャネルＭＯＳトランジスタ
Ｔ３２、Ｔ４２〜Ｔ４４，Ｔ５１〜Ｔ５４  ＮチャネルＭＯＳトランジスタ
Ｄｉ  静電気保護用ダイオード
【図１】
2005129815.tif 000003
【図２】
2005129815.tif 000004
【図３】
2005129815.tif 000005
【図４】
2005129815.tif 000006
【図５】
2005129815.tif 000007
【図６】
2005129815.tif 000008
【図７】
2005129815.tif 000009
【図８】
2005129815.tif 000010
【図９】
2005129815.tif 000011
【図１０】
2005129815.tif 000012
【図１１】
2005129815.tif 000013