(57)【要約】【課題】  半導体装置の放熱性および高周波特性を向上させる。【解決手段】  半導体装置１００は、絶縁樹脂膜１０６の両面に設けられた第一の導電性膜１０２および第二の導電性膜１０４を含む。第二の導電性膜１０４の上には、回路素子１２０が載置され、回路素子１２０は第二の導電性膜１０４と電気的に接続される。第二の導電性膜１０４は、ビアプラグ１１０を覆うように設けられる。また、ビアプラグ１１０は、第一の導電性膜１０２から第二の導電性膜１０４の方向に径が縮小するテーパ状に形成される。【選択図】  図１
2005129904.tif 000002
【特許請求の範囲】
【請求項１】
第一の導電性膜と、
前記第一の導電性膜上に設けられた絶縁樹脂膜と、
前記第一の導電性膜および前記絶縁樹脂膜に設けられたプラグと、
前記絶縁樹脂膜上に設けられ、前記プラグを覆うように形成された第二の導電性膜と、
前記第二の導電性膜上に設けられた素子と、
を含むことを特徴とする半導体装置。
【請求項２】
前記プラグは、前記第一の導電性膜から前記第二の導電性膜の方向に径が縮小するテーパ状に形成された側壁を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
第一の導電性膜と、
前記第一の導電性膜上に設けられた絶縁樹脂膜と、
前記絶縁樹脂膜上に設けられた第二の導電性膜と、
前記第二の導電性膜上に設けられた素子と、
前記絶縁樹脂膜に設けられたプラグと、
を含み、
前記プラグは、前記第一の導電性膜から前記第二の導電性膜の方向に径が縮小するテーパ状に形成された側壁を有することを特徴とする半導体装置。
【請求項４】
前記素子は、前記プラグが形成された領域の上に設けられたことを特徴とする請求項１乃至３いずれか１項に記載の半導体装置。
【請求項５】
前記第二の導電性膜上の任意の位置に、ワイヤボンディング用の接点が設けられたことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記第一の導電性膜および前記プラグの一部が外部引出電極として用いられることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記プラグによって形成される空間に絶縁性または導電性の材料が充填されたことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
前記プラグによって形成される空間を充填するとともに、前記第一の導電性膜より外側に突出する導電性の突起電極が設けられたことを特徴とする請求項項６に記載の半導体装置。
【請求項９】
絶縁樹脂膜を挟んで設けられた第一の導電性膜および第二の導電性膜を含む構造体に、前記第二の導電性膜をストッパ層として、前記第一の導電性膜が形成された方向からレーザを照射してプラグを形成する工程と、
前記第二の導電性膜上に素子を配置する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記プラグにより形成される空間に絶縁性または導電性の材料を充填する工程をさらに備えることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記プラグによって形成される空間を充填するとともに、前記第一の導電性膜より外側に突出する導電性の突起電極を形成する工程をさらに備えることを特徴とする請求項９または１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラグが形成された半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、ＣＳＰ（Chip Size Package）と呼ばれるパッケージ技術が種々開発されている。
【０００３】
たとえば、特許文献１には、このようなＣＳＰが記載されている。図８は、従来のビアプラグの形状を示す図である。特許文献２にも、図８に示すような形状のビアが記載されている。
【０００４】
図８において、絶縁樹脂膜６の両面には第一の導電性膜２および第二の導電性膜４が形成されている。第二の導電性膜４の上にはペースト１８を介して回路素子２０が載置されており、回路素子２０は、ボンディングワイヤ２２により第二の導電性膜４と電気的に接続される。第一の導電性膜２および第二の導電性膜４は所定形状にパターニングされており、その間にフォトソルダレジスト１４が埋め込まれている。第一の導電性膜２および第二の導電性膜４は、ビアプラグ１０を介して電気的に接続される。第一の導電性膜２はバンプ１６と電気的に接続される。
【０００５】
このように、従来、ビアプラグ１０は、回路素子２０が載置される面に開口するように設けられたビアホールに形成される。そのため、ビアプラグ１０は、回路素子２０が載置される面から下方に向かって径が縮小するようなテーパ状に形成される。
【特許文献１】特開２００２−９４２４７号公報（段落００４６、図１、１１等）
【特許文献２】特開２００２−１１０７１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、このように、回路素子２０が載置される面が開口した構成とすると、回路素子２０の載置面を平坦化することが困難となる。そのため、回路素子２０が設けられた領域の下方にビアプラグ１０を形成すると、図８に示すような空孔２４が発生し、後工程の加熱処理において、不具合が生じ、半導体装置の信頼性が低下するという問題があった。
【０００７】
このような問題があるため、通常、回路素子２０が設けられた領域の下にはビアプラグ１０を設けることができなかった。そのため、回路素子の放熱に限界があった。
【０００８】
また、ビアプラグ１０が回路素子２０の載置面に開口するように設けられていると、回路素子２０の載置面におけるボンディングワイヤ２２の設置位置が限定されてしまう。そのため、ボンディングワイヤ２２の長さが長くなってしまっていた。これにより、半導体装置の高周波特性の改善が困難だという問題もあった。
【０００９】
本発明は上記事情を踏まえてなされたものであり、本発明の目的は、半導体装置の放熱性および高周波特性を向上させる技術を提供することにある。
【課題を解決するための手段】
【００１０】
本発明によれば、第一の導電性膜と、第一の導電性膜上に設けられた絶縁樹脂膜と、第一の導電性膜および絶縁樹脂膜に設けられたプラグと、絶縁樹脂膜上に設けられ、プラグを覆うように形成された第二の導電性膜と、第二の導電性膜上に設けられた素子と、を含むことを特徴とする半導体装置が提供される。
【００１１】
ここで、素子とは、半導体素子や受動素子等の回路素子のことである。プラグとしては、ビアプラグ、コンタクトプラグが例示される。このように、第二の導電性膜を絶縁樹脂膜およびプラグ上に設けることにより、素子を設ける面を平坦にすることができる。絶縁膜の上面およびプラグの上面は略同一平面となるように形成することができる。これにより、素子を配置した領域の下にもプラグを形成することができ、半導体装置の放熱性を良好にすることができる。
【００１２】
本発明によれば、第一の導電性膜と、第一の導電性膜上に設けられた絶縁樹脂膜と、絶縁樹脂膜上に設けられた第二の導電性膜と、第二の導電性膜上に設けられた素子と、絶縁樹脂膜に設けられたプラグと、を含み、プラグは、第一の導電性膜から第二の導電性膜の方向に径が縮小するテーパ状に形成された側壁を有することを特徴とする半導体装置が提供される。
【００１３】
このように、プラグが、素子が設けられる面の方向に径が縮小するテーパ状に形成された側壁を有することにより、素子が設けられる面の方向に径が拡大するテーパ状の側壁を有する従来のプラグに比べて、素子が設けられる面におけるプラグの面積を、小さくすることができる。素子等との電気的接続をとるために、プラグ上には配線パターンを形成する必要があるが、熱応力の分散を行うために、配線パターンの端部とプラグの端部との間にはある程度の距離を設ける必要がある。そのため、素子が設けられる面におけるプラグの面積を小さくすることにより、上層の配線層において、一つのプラグ毎に必要な領域を従来よりも狭くなるように設計することができ、半導体装置を小型化することができる。また、一つのプラグ毎に必要な領域を狭くすることにより、素子とたとえば第二の導電性膜とを接続するボンディングワイヤが短くなるように設計することができる。これにより、寄生インダクタンスを低減することができ、高周波性能を良好にすることができる。
【００１４】
本発明の半導体装置において、素子は、プラグが形成された領域の上に設けることができる。
【００１５】
本発明によれば、プラグ上に第二の導電性膜が配置され、素子を設ける領域を平坦にすることができるので、プラグが形成された領域の上に素子を設けることができる。プラグが形成された領域の上に素子を設けることにより、多数のプラグを設けることができる。これにより、半導体装置の放熱性を良好にすることができる。
【００１６】
本発明の半導体装置において、第二の導電性膜上の任意の位置に、ワイヤボンディング用の接点を設けることができる。これによれば、配線の長さを短くできるので、半導体装置の小型化が図られるとともに、寄生インダクタンスの低減により、高周波における影響を軽減し、設計性と動作性能を良好にすることができる。ワイヤボンディング用の接点の接続先としては、半導体素子や第二の導電性膜上に設けられた他の接点が挙げられる。なお、本発明の半導体装置はプラグの直上部分が平坦であるため、第二の導電性膜上の任意の位置には、当該プラグの直上部分が含まれる。
【００１７】
本発明の半導体装置において、第一の導電性膜およびプラグの一部を外部引出電極として用いることができる。これによれば、コア構造を介さずに、半導体装置をマザーボードに実装することができるので、配線経路を短縮できる。配線経路の短縮により、放熱経路が短縮されるので、半導体装置の放熱性が良好となる。その結果、半導体素子の動作温度が低下し、半導体装置の動作性能と信頼性の向上が図られる。また、寄生インダクタンスの低減により、高周波における影響を軽減し、半導体装置の設計性と動作性能を良好にすることができる。
【００１８】
本発明の半導体装置において、プラグによって形成される空間に絶縁性または導電性の材料を充填することができる。プラグによって形成される空間に導電性の材料を充填することにより、半導体素子で発生する熱が伝わる方向に垂直な導体の断面積が増加し、熱抵抗が下がり、放熱性が良好となる。その結果、半導体素子の動作温度が低下し、半導体装置の動作性能と信頼性の向上が図られる。また、寄生インダクタンスの低減により、高周波における影響を軽減し、半導体装置の設計性と動作性能を良好にすることができる。寄生インダクタンスの絶縁性の材料としては、フォトソルダレジストやトランスファーモールド樹脂を用いることができる。導電性の材料としては、銅とすず等の金属を用いることができる。すずは、半田に含まれるものとすることができる。なお、プラグによって形成される空間に、充填材料が埋め込まれていない構成とすることもできる。
【００１９】
また、プラグによって形成される空間に導電性、絶縁性いずれかの材料を充填することにより、基板の機械的強度が強化される。このほか、プラグの内壁（メッキ導体層）にクラックがあった場合においても、水分等の侵入を防ぐことができ、信頼性の向上が図られる。
【００２０】
本発明の半導体装置において、プラグによって形成される空間を充填するとともに、第一の導電性膜より外側に突出する導電性の突起電極を設けることができる。これによれば、導電性の材料を別途用いることなく、プラグによって形成される空間が突起電極により充填されるので、上述したようなプラグによって形成される空間に導電性の材料を充填した場合の効果を、低コストで実現することができる。
【００２１】
本発明の半導体装置において、プラグは、第二の導電性膜をストッパとして、第一の導電性膜が形成された方向からレーザを照射することにより形成することができる。従来のように、プラグが素子の載置面に開口するように設けられている場合、レーザでビアホールを形成する際には、レーザ照射のアライメントずれを吸収できるように、配線パターンの幅をある程度広くする必要がある。本発明の半導体装置のように、素子が設けられる面とは反対の面からレーザでビアホールを形成する場合、このようなアライメントずれのための配線幅を小さくすることができるため、上層の配線層において、一つのプラグ毎に必要な領域を従来よりも狭くなるように設計することができ、半導体装置を小型化することができる。また、一つのプラグ毎に必要な領域を狭くすることにより、素子とたとえば第二の導電性膜とを接続する配線が短くなるように設計することができる。これにより、寄生インダクタンスを低減することができ、高周波性能を良好にすることができる。
【００２２】
本発明の半導体装置において、複数のプラグを設けることができる。この場合、少なくとも一つのプラグを請求項７または８に記載の構成とすることができる。
【００２３】
本発明によれば、絶縁樹脂膜を挟んで設けられた第一の導電性膜および第二の導電性膜を含む構造体に、第二の導電性膜をストッパ層として、第一の導電性膜が形成された方向からレーザを照射してプラグを形成する工程と、第二の導電性膜上に素子を配置する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００２４】
このような方法により、上述したような構成の半導体装置を得ることができる。これにより、半導体装置の高周波性能を良好にすることができる。また、半導体装置の放熱性を良好にすることができる。さらに、半導体装置を小型化することができる。本発明の方法によれば、このような半導体装置を低コストで製造することができる。
【００２５】
本発明の半導体装置の製造方法において、プラグにより形成される空間に絶縁性または導電性の材料を充填する工程をさらに備えることができる。プラグによって形成される空間に導電性の材料を充填することにより、半導体装置の動作性能と信頼性の向上が図られる。また、プラグによって形成される空間に導電性、絶縁性いずれかの材料を充填することにより、基板の機械的強度が強化される。このほか、プラグの内壁（メッキ導体層）にクラックがあった場合においても、水分等の侵入を防ぐことができ、信頼性の向上が図られる。
【００２６】
本発明の半導体装置の製造方法において、前記プラグによって形成される空間を充填するとともに、前記第一の導電性膜より外側に突出する導電性の突起電極を形成する工程をさらに備えることができる。これによれば、導電性の材料を別途用いることなく、上述突起電極によりプラグによって形成される空間に充填されるので、上述したようなプラグによって形成される空間に導電性の材料を充填した場合の効果を、低コストで実現することができる。
【００２７】
以上、本発明の構成について説明したが、これらの構成を任意に組み合わせたものも本発明の態様として有効である。また、本発明の表現を他のカテゴリーに変換したものもまた本発明の態様として有効である。
【発明の効果】
【００２８】
本発明によれば、半導体装置の放熱性および高周波特性を向上させることができる。
【発明を実施するための最良の形態】
【００２９】
図１は、本発明の実施の形態における半導体装置の構成を示す断面図である。
【００３０】
本実施の形態において、半導体装置１００は、第一の導電性膜１０２と、第一の導電性膜１０２上に形成された絶縁樹脂膜１０６と、絶縁樹脂膜１０６上に形成された第二の導電性膜１０４と、第二の導電性膜１０４上に載置された回路素子１２０と、回路素子１２０を封止する封止樹脂１２４と、回路素子１２０と第二の導電性膜１０４とを電気的に接続するボンディングワイヤ１２２と、第一の導電性膜１０２および第二の導電性膜１０４を電気的に接続するビアプラグ１１０と、ビアプラグ１１０に電気的に接続されたバンプ１１６とを含む。回路素子１２０は、たとえば銀ペースト等の導電性ペースト１１８により第二の導電性膜１０４上に固定される。また、第一の導電性膜１０２および第二の導電性膜１０４は、所定形状の配線にパターニングされており、パターニングされた配線の間にはフォトソルダレジスト１１４が埋め込まれている。
【００３１】
回路素子１２０は、たとえば、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、または、たとえば、チップコンデンサ、チップ抵抗等の受動素子である。
【００３２】
絶縁樹脂膜１０６には、第一の導電性膜１０２側に開口するビアホールが形成され、ビアプラグ１１０は、そのビアホールに形成される。第二の導電性膜１０４は、ビアプラグ１１０の上面に形成される。ビアプラグ１１０は、第二の導電性膜１０４側には開口しておらず、第二の導電性膜１０４は、ビアプラグ１１０を覆うように形成される。ここで、ビアプラグ１１０の上面と絶縁樹脂膜１０６の上面とは略同一平面となるように形成される。これにより、第二の導電性膜１０４を平坦にすることができる。また、ビアプラグ１１０は、第一の導電性膜１０２から第二の導電性膜１０４の方向に径が縮小するテーパ形状に形成された側壁を有する。
【００３３】
本実施の形態において、ビアプラグ１１０が形成されたビアホール内には、充填材料１１２が埋め込まれる。
【００３４】
図２は、図１に示した半導体装置１００の製造工程を示す工程断面図である。まず、絶縁樹脂膜１０６の両面に第一の導電性膜１０２および第二の導電性膜１０４が形成されたシートを準備する。つづいて、第一の導電性膜１０２が形成された面にレジストを配置し、ビアホールを形成するための開口を形成する。このレジストをマスクとして、ウェットエッチングにより第一の導電性膜１０２を選択的に除去する。これにより、ビアホールが形成される領域において、第一の導電性膜１０２を除去することができる。つづいて、第一の導電性膜１０２が形成された面から炭酸ガスレーザを照射する（図２（ａ））。ここで、第二の導電性膜１０４は、ストッパ層として機能する。
【００３５】
炭酸ガスレーザは、第一条件およびパルス幅を変更させた第二条件の２段階で照射する。０．２５ｍｓのパルス周期で、１．０Ｗの出力のレーザを用い、第一条件としては、たとえばパルス幅が８〜１０μｓ、ショット数が１とすることができる。また、第二条件としては、たとえばパルス幅が３〜５μｓ、パルス間隔が２５ｍｓ以上、ショット数が３とすることができる。これにより、第一の導電性膜１０２から第二の導電性膜１０４の方向に行くにつれて径が縮小するテーパ形状の側壁を有するビアホール１０８が形成される（図２（ｂ））。
【００３６】
第一の導電性膜１０２および第二の導電性膜１０４は、たとえば圧延銅箔等の圧延金属である。絶縁樹脂膜１０６としては、たとえばエポキシ樹脂、ＢＴレジン等のメラミン誘導体、液晶ポリマー、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等を用いることができる。
【００３７】
エポキシ樹脂としては、ビスフェノールＡ型樹脂、ビスフェノールＦ型樹脂、ビスフェノールＳ型樹脂、フェノールノボラック樹脂、クレゾールノボラック型エポキシ樹脂、トリスフェノールメタン型エポキシ樹脂、脂環式エポキシ樹脂等が挙げられる。
【００３８】
メラミン誘導体としては、メラミン、メラミンシアヌレート、メチロール化メラミン、（イソ）シアヌール酸、メラム、メレム、メロン、サクシノグアミン、硫酸メラミン、硫酸アセトグアナミン、硫酸メラム、硫酸グアニルメラミン、メラミン樹脂、ＢＴレジン、シアヌール酸、イソシアヌール酸、イソシアヌール酸誘導体、メラミンイソシアヌレート、ベンゾグアナミン、アセトグアナミン等のメラミン誘導体、グアニジン系化合物等が例示される。
【００３９】
液晶ポリマーとしては、芳香族系液晶ポリエステル、ポリイミド、ポリエステルアミドや、それらを含有する樹脂組成物が例示される。このうち、耐熱性、加工性および吸湿性のバランスに優れる液晶ポリエステルまたは液晶ポリエステルを含有する組成物が好ましい。
【００４０】
液晶ポリエステルとしては、たとえば、(１)芳香族ジカルボン酸と芳香族ジオールと芳香族ヒドロキシカルボン酸とを反応させて得られるもの、(２)異種の芳香族ヒドロキシカルボン酸の組み合わせを反応させて得られるもの、(３)芳香族ジカルボン酸と芳香族ジオールとを反応させて得られるもの、(４)ポリエチレンテレフタレート等のポリエステルに芳香族ヒドロキシカルボン酸を反応させて得られるもの、等が挙げられる。なお、これらの芳香族ジカルボン酸、芳香族ジオール及び芳香族ヒドロキシカルボン酸の代わりに、それらのエステル誘導体が使用されることもある。さらに、これらの芳香族ジカルボン酸、芳香族ジオール及び芳香族ヒドロキシカルボン酸は、芳香族部分がハロゲン原子、アルキル基、アリール基等で置換されたものが使用されることもある。
【００４１】
液晶ポリエステルの繰返し構造単位としては、芳香族ジカルボン酸に由来する繰返し構造単位（下記式(i)）、芳香族ジオールに由来する繰返し構造単位（下記式(ii)）、芳香族ヒドロキシカルボン酸に由来する繰返し構造単位（下記式(iii)）を例示することができる。
【００４２】
(i)−ＣＯ−Ａ１−ＣＯ−
（但しＡ１は、芳香環を含有する２価の結合基を示す。）
(ii)−Ｏ−Ａ２−Ｏ−
（但しＡ２は、芳香環を含有する２価の結合基を示す。）
(iii)−ＣＯ−Ａ３−Ｏ−
（但しＡ３は、芳香環を含有する２価の結合基を示す。）
また、絶縁樹脂膜１０６を構成する材料としては、アラミド不織布が好ましく用いられる。これにより、加工性を良好にすることができる。アラミド繊維としては、パラアラミド繊維またはメタアラミド繊維を用いることができる。パラアラミド繊維としては、たとえば、ポリ（ｐ−フェニレンテレフタルアミド）（ＰＰＤ−Ｔ）、メタアラミドとしては、たとえば、ポリ（ｍ−フェニレンイソフタルアミド）（ＭＰＤ−Ｉ）を用いることができる。
【００４３】
ビアホール１０８を形成した後、ビアホール１０８内をウェット処理により粗化および洗浄する。つづいて、ビアホール１０８内に導電性材料を埋め込み、ビアプラグ１１０を形成する（図２（ｃ））。ビアプラグ１１０は、たとえば無電解めっきにより形成することもでき、電解めっき法により形成することもできる。ビアプラグ１１０は、たとえば、以下のようにして形成することができる。まず、無電解銅めっきにより全面に０．５〜１μｍ程度の薄膜を形成した後、電解めっきにより約２０μｍ程度の膜を形成する。無電解めっき用触媒は、通常パラジウムを用いることが多く、可とう性の絶縁基材に無電解用めっき用触媒を付着させるには、パラジウムを錯体の状態で水溶液に含ませ、可とう性の絶縁基材を浸漬して表面にパラジウム錯体を付着させ、そのまま、還元剤を用いて、金属パラジウムに還元することによって可とう性の絶縁基材表面にめっきを開始するための核を形成することができる。
【００４４】
その後、ビアプラグ１１０によって形成される空間に充填材料１１２を埋め込む（図２（ｄ））。充填材料１１２としては、絶縁性材料や導電性材料等種々のものを用いることができる。絶縁性材料としては、フォトソルダレジストやトランスファーモールド樹脂を用いることができる。また、導電性材料としては、すずを含む半田を用いることができる。また、めっき等により、銅を充填材料１１２として埋め込むこともできる。本実施の形態においては、ビアプラグ１１０によって形成される空間に、めっきにより銅が埋め込まれる。
【００４５】
つづいて、第一の導電性膜１０２および第二の導電性膜１０４を所定形状にパターニングして配線を形成する（図２（ｅ））。配線は、フォトレジストをマスクとして、たとえば、レジストから露出した箇所に、化学エッチング液をスプレー噴霧して不要な導電性膜をエッチング除去することにより形成することができる。エッチングレジストは、通常のプリント配線板に用いることのできるエッチングレジスト材料を用いることができる。この場合、配線は、レジストインクをシルクスクリーン印刷して形成したり、エッチングレジスト用感光性ドライフィルムを導電性膜の上にラミネートして、その上に配線導体の形状に光を透過するフォトマスクを重ね、紫外線を露光し、露光しなかった箇所を現像液で除去して形成することができる。第一の導電性膜１０２または第二の導電性膜１０４として銅箔を用いる場合、化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常のプリント配線板に用いる化学エッチング液を用いることができる。
【００４６】
その後、第二の導電性膜１０４により構成された配線パターンの間にフォトソルダレジスト１１４（図１参照）を埋め込む。
【００４７】
また、配線を形成した後に、密着性を良好にするために、回路素子１２０を配置する領域を粗化することができる。その後、回路素子１２０を配置する領域に導電性ペースト１１８を形成する。つづいて、導電性ペースト１１８上に回路素子１２０を載置する。回路素子１２０は、半田等のロウ材や接着剤等により導電性ペースト１１８上に固着される。回路素子１２０は、ボンディングワイヤ１２２を介して第二の導電性膜１０４に接続される。ボンディングワイヤ１２２との接点は、第二の導電性膜１０４上の任意の位置に設けることができる。ビアプラグ１１０の直上部分が平坦であるため、ビアプラグ１１０の直上の第二の導電性膜１０４の上にも接点を設けることが可能である。接点を回路素子１２０の電極に近接させることにより、ボンディングワイヤ１２２の長さを短縮することができる。なお、第二の導電性膜１０４上のビアプラグ１１０から離れた位置に設けられた接点と第二の導電性膜１０４上の他の接点とをボンディングワイヤ１２２により接続する形態も可能である。
【００４８】
本実施の形態において、第二の導電性膜１０４がビアプラグ１１０を覆うように形成されているので、回路素子１２０が配置される面を平坦にすることができる。これにより、ビアプラグ１１０が形成された領域の上に回路素子１２０を配置することができる。そのため、半導体装置１００に多数のビアプラグ１１０を形成することができ、半導体装置１００の放熱性を良好にすることができる。
【００４９】
次いで、回路素子１２０を封止樹脂１２４で封止する。回路素子１２０の封止は、金型を用いて行うことができる。ここでは、一つの回路素子１２０しか示していないが、より多くの回路素子に対して同時に封止を行うことができる。封止樹脂１２４は、トランスファーモールド、インジェクションモールド、ポッティングまたはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドまたはポッティングで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。また、封止樹脂膜を回路素子１２０上に固着することにより回路素子１２０の封止をおこなうこともできる。
【００５０】
その後、第一の導電性膜１０２と電気的に接続するバンプ１１６を形成する。これにより、図１に示した構成の半導体装置１００を形成することができる。
【００５１】
また、図１および図２においては、ビアホール１０８内に充填材料１１２を埋め込む形態を説明したが、ビアホール１０８内に充填材料１１２を埋め込まない構成とすることもできる。図３は、ビアホール１０８内が充填材料１１２により埋め込まれていない半導体装置１００の構成を示す図である。
【００５２】
半導体装置１００では、第一の導電性膜１０２およびビアプラグ１１０の一部が外部引出電極として用いられる。これにより、コア構造を介さずに、半導体装置１００をマザーボードに実装することができるので、配線経路を短縮できる。配線経路の短縮により、放熱経路が短縮されるので、半導体装置１００の放熱性が良好となる。その結果、回路素子１２０の動作温度が低下し、半導体装置１００の動作性能と信頼性の向上が図られる。また、寄生インダクタンスの低減により、高周波における影響を軽減し、半導体装置の設計性と動作性能を良好にすることができる。
【００５３】
なお、図４に示すように、ビアホール１０８内に充填材料１１２があらかじめ埋め込まれていない半導体装置１００において、第一の導電性膜１０２より外側に突出する導電性のバンプ１１６を設けると同時に、ビアプラグ１１０によって形成される空間を充填することができる。これによれば、導電性の材料を別途用いることなく、ビアプラグ１１０によって形成される空間がバンプ１１６により充填されるので、半導体素子で発生する熱が伝わる方向に垂直な導体の断面積が増加し、熱抵抗が下がり、放熱性が良好となる。その結果、半導体素子の動作温度が低下し、半導体装置の動作性能と信頼性の向上が図られる。また、寄生インダクタンスの低減により、高周波における影響を軽減し、半導体装置の設計性と動作性能を良好にすることができる。
【００５４】
図５は、本実施の形態におけるビアプラグ１１０の形状と、従来のビアプラグ１０の形状を示す図である。図５（ａ）は、回路素子１２０の搭載面１２６とは反対側の面に開口して形成された本実施の形態におけるビアプラグ１１０の構成を示す。図５（ｂ）は、回路素子１２０の搭載面１２６側に開口して形成された従来のビアプラグ１０の構成を示す。
【００５５】
本実施の形態においては、ビアプラグ１１０が、第一の導電性膜１０２から第二の導電性膜１０４の方向に径が縮小するように形成された側壁を有するので、ビアプラグ１１０の上に形成される第二の導電性膜１０４の配線パターンの幅を狭くすることができる。図５（ａ）および図５（ｂ）に示すように、熱応力の分散を行うために、配線パターンの端部とビアプラグ１１０の端部との間にはある程度の距離を設ける必要がある。また、従来のように、第二の導電性膜４側に開口するビアホールを形成する場合、レーザ照射のアライメントずれを考慮して配線幅を広くする必要もある。したがって、従来は、一つのビアプラグ１０につき、配線パターンの幅Ｌ２が必要であったのに対し、本実施の形態における半導体装置１００においては、一つのビアプラグ１１０につき、配線パターンの幅をＬ１（Ｌ２＞Ｌ１）とすることができる。このように、一つのビアプラグ１１０毎に必要な領域を狭くすることができるので、従来と同数のビアプラグを設けた場合、半導体装置１００を小型化することができる。
【００５６】
さらに、一つのビアプラグ１１０毎の配線パターンの幅を狭くすることができるので、回路素子１２０と第二の導電性膜１０４を接続するボンディングワイヤ１２２の長さを短くすることができる。これにより、寄生インダクタンスを低減することができ、高周波性能を良好にすることができる。
【００５７】
また、本実施の形態における半導体装置１００は、図６に示すように、複数の層を重ねた構成とすることもできる。
【００５８】
以上で説明した半導体装置は、ＩＳＢ（Ｉｎｔｅｇｒａｔｅｄ  Ｓｙｓｔｅｍ  ｉｎ  Ｂｏａｒｄ；登録商標）パッケージに適用することができる。以下、ＩＳＢパッケージについて説明する。
【００５９】
ＩＳＢとは、半導体ベアチップを中心とする電子回路のパッケージングにおいて、銅による配線パターンを持ちながら回路部品を支持するためのコア（基材）を用いない独自のコアレスシステム・イン・パッケージである。特開２００２−１１０７１７号公報には、こうしたシステム・イン・パッケージが記載されている。
【００６０】
ここで、従来、ＩＳＢパッケージは、支持基板としても機能する導電箔上に複数層の導電パターンを形成して多層配線構造を作り、さらに回路素子を実装し、絶縁樹脂でモールドし、導電箔を除去することにより得られる。この場合、導電箔は裏面が露出した構成とすることができる。
【００６１】
このパッケージによれば、以下の利点が得られる。
【００６２】
（ｉ）コアレスで実装できるため、トランジスタ、ＩＣ、ＬＳＩの小型・薄型化を実現できる。
【００６３】
（ｉｉ）トランジスタからシステムＬＳＩ、さらにチップタイプのコンデンサや抵抗を回路形成し、パッケージングすることができるため、高度なＳＩＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）を実現できる。
【００６４】
（ｉｉｉ）現有の半導体チップを組み合わせできるため、システムＬＳＩを短期間に開発できる。
【００６５】
（ｉｖ）半導体ベアチップの下にコア材がないため、良好な放熱性を得ることができる。
【００６６】
（ｖ）回路配線が銅材でありコア材がないため、低誘電率の回路配線となり、高速データ転送や高周波回路で優れた特性を発揮する。
【００６７】
（ｖｉ）電極がパッケージの内部に埋め込まれる構造のため、電極材料のパーティクルコンタミの発生を抑制できる。
【００６８】
（ｖｉｉ）パッケージサイズはフリーであり、１個あたりの廃材を６４ピンのＳＱＦＰパッケージと比較すると、約１／１０の量となるため、環境負荷を低減できる。
【００６９】
（ｖｉｉｉ）部品を載せるプリント回路基板から、機能の入った回路基板へと、新しい概念のシステム構成を実現できる。
【００７０】
（ｉｘ）ＩＳＢのパターン設計は、プリント回路基板のパターン設計と同じように容易であり、セットメーカーのエンジニアが自ら設計できる。
【００７１】
本実施の形態において説明したビアプラグ１１０を、複数層の絶縁樹脂膜および導電性膜を積層して形成された多層配線構造に形成することができる。これにより、上述の利点を得ることができる。このようなＩＳＢによる利点と、本実施の形態におけるビアプラグ１１０による、放熱性の改善、寄生インダクタンスの低減、半導体装置の小型化等の利点をあわせて得ることができる。
【実施例】
【００７２】
図２を参照して説明したのと同様にして、絶縁樹脂膜１０６の両面に第一の導電性膜１０２および第二の導電性膜１０４（いずれも銅箔）が形成されたシートを用い、第一の導電性膜１０２が形成された面から炭酸ガスレーザを照射してビアホール１０８を形成し、ビアホール１０８内にビアプラグ１１０を形成した。ここで、炭酸ガスレーザの条件は、０．２５ｍｓのパルス周期で、１．０Ｗの出力のレーザを用い、第一条件として、パルス幅を８μｓ、ショット数を１とした。また、第二条件として、パルス幅を３μｓ、パルス間隔を２５ｍｓ、ショット数を３とした。
【００７３】
このようにして得られた半導体装置１００の断面構造を図７に示す。図示したように、本実施例において、ビアプラグ１１０は、第一の導電性膜１０２から第二の導電性膜１０４（回路素子１２０が形成された面）の方向に行くにつれて径が縮小するテーパ形状の側壁を有することが確認された。ここで、ビアホールの径は、底部が１００μｍφ、上部が８０μｍφであった。
【００７４】
また、炭酸ガスレーザの条件を、０．２５ｍｓのパルス周期で、１．０Ｗの出力のレーザを用い、第一条件として、パルス幅を１０μｓ、ショット数を１とし、第二条件として、パルス幅を５μｓ、パルス間隔を２５ｍｓ、ショット数を３とした場合も、同様の形状の側壁を有するビアプラグが形成された。
【００７５】
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００７６】
回路素子１２０は、第一の素子の上に第二の素子が配置された構成のように、複数の素子が積層した構成とすることもできる。この場合、第一の素子と第二の素子の組み合わせとしては、たとえばＳＲＡＭとＦｌａｓｈメモリ、ＳＲＡＭとＰＲＡＭとすることができる。
【００７７】
また、以上の実施の形態においては、ビアホール１０８を炭酸ガスレーザを用いて形成する例を説明したが、これ以外にも、機械加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などを用いることもできる。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施の形態における半導体装置の構成を示す断面図である。
【図２】本発明の実施の形態における半導体装置の製造工程を示す断面図である。
【図３】図１に示した半導体装置の他の例を示す断面図である。
【図４】図１に示した半導体装置のさらに他の例を示す断面図である。
【図５】本発明の実施の形態におけるビアプラグの形状と従来のビアプラグの形状をそれぞれ示す断面図である。
【図６】図１に示した半導体装置の他の例を示す断面図である。
【図７】実施例で作製した半導体装置の断面構造を示す図である。
【図８】従来の半導体装置の構成を示す断面図である。
【符号の説明】
【００７９】
１００  半導体装置
１０２  第一の導電性膜
１０４  第二の導電性膜
１０６  絶縁樹脂膜
１０８  ビアホール
１１０  ビアプラグ
１１２  充填材料
１１４  フォトソルダレジスト
１１６  バンプ
１１８  導電性ペースト
１２０  回路素子
１２２  ボンディングワイヤ
１２４  封止樹脂
【図１】
2005129904.tif 000003
【図２】
2005129904.tif 000004
【図３】
2005129904.tif 000005
【図４】
2005129904.tif 000006
【図５】
2005129904.tif 000007
【図６】
2005129904.tif 000008
【図７】
2005129904.tif 000009
【図８】
2005129904.tif 000010