(57)【要約】【課題】  電流駆動型の画素回路に含まれている駆動トランジスタの閾値電圧にばらつきがある状況下で、プリチャージの効果にばらつきが生じないようにすること。【解決手段】  複数のデータ線と複数の走査線との交差に対応して配設された電流駆動型の画素回路に発光階調に応じた内部状態を書き込むことに先立って、該データ線に印加しておくべき電圧であるプリチャージ電圧を以下のようにして特定する。まず、上記データ線を介して所定の電流を上記画素回路へ供給しその供給後に上記データ線に現れる電圧に応じて上記プリチャージ電圧を特定する。【選択図】      図３
2005157217.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ線と、複数の走査線と、前記複数のデータ線と前記複数の走査線との交差
に対応して設けられた電流駆動型の複数の画素と、
所定の電流を前記複数のデータ線を介して対応する前記画素へ供給する供給手段と、
前記画素へ発光階調に応じた内部状態を設定する際に前記画素が接続されている前記デ
ータ線へ予め印加しておくべき電圧であるプリチャージ電圧を、前記供給手段により前記
所定の電流を供給した後に前記データ線に現れる電圧に応じて特定する特定手段と
を備えたことを特徴とする表示装置。
【請求項２】
前記特定手段により特定されたプリチャージ電圧を前記画素と対応付けて記憶する記憶
手段を有する
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記供給手段により前記所定の電流が供給された後に、前記データ線に現れる電圧を測
定する測定手段を有し、
前記特定手段は、前記測定手段により測定された電圧を前記プリチャージ電圧として特
定する
ことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記供給手段は、少なくとも電源投入時に前記所定の電流を前記画素へ供給する
ことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記供給手段により前記画素へ供給される前記所定の電流は、前記画素を低階調で発光
させる場合に対応する電流である
ことを特徴とする請求項１に記載の表示装置。
【請求項６】
前記複数の画素がマトリクス状に配列されている表示領域を有し、
前記供給手段は、前記表示領域に配列されている全ての前記画素へ前記所定の電流を供
給し、
前記特定手段は、前記表示領域に配列されている全ての前記画素毎に前記プリチャージ
電圧を特定する
ことを特徴とする請求項１に記載の表示装置。
【請求項７】
前記複数の画素がマトリクス状に配列されている表示領域を有し、
前記供給手段は、前記表示領域における選択された１行に属する前記画素へ前記所定の
電流を供給し、
前記特定手段は、前記供給手段により前記所定の電流を供給された前記画素毎に前記プ
リチャージ電圧を特定し、その平均を前記１行に属する前記画素についての前記プリチャ
ージ電圧として特定する
ことを特徴とする請求項１に記載の表示装置。
【請求項８】
前記複数の画素がマトリクス状に配列されている表示領域を有し、
前記供給手段は、前記表示領域の予め定められた１または複数の行（または列）に属す
る前記画素に前記所定の電流を供給し、
前記特定手段は、前記供給手段により前記所定の電流が供給された前記画素毎に前記プ
リチャージ電圧を特定し、前記表示領域における該プリチャージ電圧の分布に基づいて、
前記表示領域に配列されている前記画素の各々について前記プリチャージ電圧を最適化す
る
ことを特徴とする請求項１に記載の表示装置。
【請求項９】
前記複数の画素がマトリクス状に配列されている表示領域を有し、
前記供給手段は、前記表示領域の辺に沿ってその外側に設けられているキャリブレーシ
ョン用の画素に前記所定の電流を供給し、
前記特定手段は、前記キャリブレーション用の画素毎に前記プリチャージ電圧を特定し
、該プリチャージ電圧の分布に基づいて、前記表示領域に配列されている前記複数の画素
の各々について前記プリチャージ電圧を最適化する
ことを特徴とする請求項１に記載の表示装置。
【請求項１０】
前記キャリブレーション用の画素は、発光素子を有していないダミー画素である
ことを特徴とする請求項９に記載の表示装置。
【請求項１１】
画像を表示するために前記表示領域に配列されている画素が接続されている第１のデー
タ線と、前記キャリブレーション用の画素が接続されている第２のデータ線とを切り替え
て前記供給手段に接続する切り替え手段を有し、
前記第２のデータ線の長さが前記第１のデータ線の長さよりも短くなるように前記キャ
リブレーション用の画素が配置されている
ことを特徴とする請求項９または１０に記載の表示装置。
【請求項１２】
前記画素の温度を検出する温度検出手段を有し、
前記特定手段は、前記データ線に現れる電圧と前記温度検出手段により検出された温度
とに基づいて、前記プリチャージ電圧を特定する
ことを特徴とする請求項１に記載の表示装置。
【請求項１３】
複数のデータ線と複数の走査線との交差に対応して設けられた電流駆動型の複数の画素
に、該複数のデータ線を介して所定の電流を供給する第１のステップと、
前記画素へ発光階調に応じた内部状態を設定する際に前記画素が接続されている前記デ
ータ線へ予め印加しておくべき電圧であるプリチャージ電圧を、前記所定の電流の供給後
に前記データ線に現れる電圧に応じて特定する第２のステップと
を有する表示装置の駆動方法。
【請求項１４】
前記第１のステップでは、前記複数の画素がマトリクス状に配列されている表示領域の
予め定められた１または複数の行（または列）に属する前記画素に前記所定の電流を供給
し、
前記第２のステップでは、前記所定の電流が供給された前記画素毎に前記プリチャージ
電圧を特定し、該プリチャージ電圧の前記表示領域における分布に基づいて、前記表示領
域に配列されている前記画素の各々について前記プリチャージ電圧を最適化する
ことを特徴とする請求項１３に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電流駆動型の画素回路の発光階調に応じた内部状態の設定を高速化する技
術に関する。
【背景技術】
【０００２】
近年、有機ＥＬ素子（Organic Electro Luminescent element）を用いた電気光学装置
が開発されている。有機ＥＬ素子は自発光素子であり、バックライトが不要である。この
ため、有機ＥＬ素子を用いた表示装置は、低消費電力、広視野角、高コントラスト比を達
成することができるものと期待されている。なお、本明細書において、「電気光学装置」
とは、電気信号を光に変換する装置を意味している。電気光学装置の最も普通の形態は、
画像を表す電気信号を画像を表す光に変換する装置であり、特に表示装置として好適であ
る。
【０００３】
図１３は、有機ＥＬ素子を用いた表示装置の一般的な構成を示すブロック図である。こ
の表示装置は、表示マトリクス部（以下、「表示領域」とも呼ぶ）１２０と、走査線ドラ
イバ１３０と、データ線ドライバ１４０とを有している。表示マトリクス部１２０は、マ
トリクス状に配列された複数の画素回路１１０を有しており、各画素回路１１０には、有
機ＥＬ素子２２０がそれぞれ設けられている。このようにマトリクス状に配列された画素
回路１１０の各々には、その列方向に沿って伸びる複数のデータ線Ｘｍ（ｍ＝１、２…Ｍ
）と、行方向に沿って伸びる複数の走査線Ｙｎ（ｎ＝１、２…Ｎ）とがそれぞれ接続され
ている。
【０００４】
図１４は、画素回路１１０の内部構成の一例を示す回路図である。この画素回路１１０
は、ｍ番目のデータ線Ｘｍとｎ番目の走査線Ｙｎとの交差に配置されている回路である。
なお、走査線Ｙｎは２本のサブ走査線Ｖ１とＶ２とを含んでいる。この画素回路１１０は
、データ線Ｘｍに流れる電流に応じて有機ＥＬ素子２２０の発光階調を調整する電流駆動
型の回路である。具体的には、画素回路１１０は、有機ＥＬ素子２２０の他に、４つのト
ランジスタ２１１〜２１４と、保持キャパシタ２３０とを有している。保持キャパシタ２
３０は、データ線Ｘｍを介して供給されたデータ信号に応じた電荷を保持し、これによっ
て有機ＥＬ素子２２０の発光を調節するためのものである。すなわち、保持キャパシタ２
３０は、データ線Ｘｍに流れる電流に応じた電圧を保持する電圧保持手段に相当する。第
１ないし第３のトランジスタ２１１〜２１３は、ｎチャンネル型ＦＥＴ（Field Effect T
ransistor）であり、第４のトランジスタ２１４はｐチャンネル型ＦＥＴである。有機Ｅ
Ｌ素子２２０は、フォトダイオードと同様の電流注入型（電流駆動型）の発光素子なので
、ここでは、ダイオードの記号で描かれている。
【０００５】
第１のトランジスタ２１１のソースは、第２のトランジスタ２１２のドレインと、第３
のトランジスタ２１３のドレインと、第４のトランジスタ２１４のドレインと、にそれぞ
れ接続されている。第１のトランジスタ２１１のドレインは、第４のトランジスタ２１４
のゲートに接続されている。保持キャパシタ２３０は、第４のトランジスタ２１４のソー
スとゲートとの間に接続されている。また、第４のトランジスタ２１４のソースは、電源
電位Ｖｄｄにも接続されている。
【０００６】
第２のトランジスタ２１２のソースは、データ線Ｘｍを介してデータ線ドライバ１４０
に接続されている。有機ＥＬ素子２２０は、第３のトランジスタ２１３のソースと接地電
位との間に接続されている。第１のトランジスタ２１１のゲートと第２のトランジスタ２
１２のゲートは、第１のサブ走査線Ｖ１に共通に接続されている。また、第３のトランジ
スタ２１３のゲートは、第２のサブ走査線Ｖ２に接続されている。
【０００７】
第１のトランジスタ２１１と第２のトランジスタ２１２は、保持キャパシタ２３０に電
荷を蓄積する際に利用されるスイッチングトランジスタである。第３のトランジスタ２１
３は、有機ＥＬ素子２２０の発光期間においてオン状態に保たれるスイッチングトランジ
スタである。また、第４のトランジスタ２１４は、有機ＥＬ素子２２０に流れる電流値を
制御するための駆動トランジスタである。この第４のトランジスタの電流値は保持キャパ
シタ２３０に保持される電荷量（蓄積電荷量）によって制御される。
【０００８】
図１５は、画素回路１１０の通常の動作を示すタイミングチャートである。図１５には
、第１のサブ走査線Ｖ１の電圧値（以下、「第１のゲート信号Ｖ１」）と、第２のサブ走
査線Ｖ２の電圧値（以下、「第２のゲート信号Ｖ２」）と、データ線Ｘｍの電流値Ｉｏｕ
ｔ（以下、「データ信号Ｉｏｕｔ」）と、有機ＥＬ素子２２０に流れる電流値ＩＥＬとが
示されている。
【０００９】
駆動周期Ｔｃは、プログラミング期間Ｔｐｒと発光期間Ｔｅｌとに分かれている。ここ
で、「駆動周期Ｔｃ」とは、表示マトリクス部１２０内の全ての有機ＥＬ素子２２０の発
光階調が１回づつ更新される周期を意味しており、いわゆるフレーム周期と同じものであ
る。階調の更新は、１行分の画素回路群毎に行われ、駆動周期Ｔｃの間にＮ行分の画素回
路の階調が順次更新される。例えば、３０Ｈｚで全画素回路の更新が行われる場合には、
駆動周期Ｔｃは約３３ｍｓである。
【００１０】
プログラミング期間Ｔｐｒは、有機ＥＬ素子２２０の発光階調を画素回路１１０内に設
定する期間である。本明細書では、画素回路１１０への階調の設定を「プログラミング」
と呼んでいる。例えば、駆動周期Ｔｃが約３３ｍｓであり、走査線Ｙｎの総数Ｎが４８０
本である場合には、プログラミング周期Ｔｐｒは約６９μｓ以下になる。
【００１１】
プログラミング期間Ｔｐでは、まず、第２のゲート信号Ｖ２をＬレベルに設定して第３
のトランジスタ２１３をオフ状態に保つ。次に、データ線に発光階調に応じた電流値Ｉｍ
を流しながら、第１のゲート信号Ｖ１をＨレベルに設定して第１のトランジスタ２１１と
第２のトランジスタ２１２とをオン状態にする。このとき、データ線ドライバ１４０は、
発光階調に応じた一定の電流値Ｉｍを流す定電流源として機能する。
【００１２】
保持キャパシタ２３０には、第４のトランジスタ２１４（駆動トランジスタ）を流れる
電流値Ｉｍに応じた電荷が保持され、この結果、第４のトランジスタ２１４のソース／ゲ
ート間には、保持キャパシタ２３０に記憶された電圧が印加される。なお、本明細書では
、プログラミングに用いられるデータ信号の電流値Ｉｍを「プログラミング電流Ｉｍ」と
呼ぶ。プログラミングが終了すると、走査線ドライバ１３０が第１のゲート信号Ｖ１をＬ
レベルに設定して第１のトランジスタ２１１と第２のトランジスタ２１２とをオフ状態と
し、また、データ線ドライバ１４０はデータ信号Ｉｏｕｔの出力を停止する。
【００１３】
発光期間Ｔｅｌでは、第１のゲート信号Ｖ１をＬレベルに維持して第１のトランジスタ
２１１と第２のトランジスタ２１２とをオフ状態に保ったまま、第２のゲート信号Ｖ２を
Ｈレベルに設定して第３のトランジスタ２１３をオン状態に設定する。保持キャパシタ２
３０には、プログラミング電流値Ｉｍに対応した電圧が予め記憶されているので、第４の
トランジスタ２１４にはプログラミング電流値Ｉｍと略同じ電流が流れる。このため、有
機ＥＬ素子２２０にもプログラミング電流値Ｉｍと略同じ電流が流れ、この電流値Ｉｍに
応じた階調で発光する。
【００１４】
図１３に示す表示装置では、以上に説明した手順で各画素回路１１０に含まれている有
機ＥＬ素子２２０の発光を制御している。しかしながら、このような構成で大型表示パネ
ルを構成しようとすると、各データ線の静電容量Ｃｄが大きくなってしまい、データ線の
駆動に多大な時間を要してしまうといった問題点がある。このような問題点を解決するた
めの技術としては、特許文献１に開示された技術が挙げられる。特許文献１には、画素回
路１１０に発光階調に応じた電流を書き込むこと（以下、「内部状態の設定」という）に
先立って、画素回路１１０が接続されているデータ線に電源電位Ｖｄｄを書き込んで充電
または放電の加速を行う技術が開示されている。以下では、電流駆動型の画素回路に発光
階調に応じた内部状態の設定に先立って、その画素回路が接続されているデータ線に所定
の電圧を書き込んで充電または放電を加速させることを「プリチャージ」と呼び、このよ
うにしてデータ線に書き込まれる電圧を「プリチャージ電圧」と呼ぶ。
【特許文献１】国際公開第０１／００６４８４号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ところで、上記画素回路において駆動トランジスタが飽和領域で動作するものとすると
、駆動トランジスタのドレイン／ソース間に流れる電流（すなわち、有機ＥＬ素子に流れ
る電流：以下、Ｉｄｓ）は以下の式で与えられる。
［数１］
Ｉｄｓ＝（μp・ε・Ｗp）／（２・ｔｏｘ・Ｌp）（Ｖｇｓ−Ｖｔｈ）2
ただし、Ｖｇｓはゲート／ソース間電圧、Ｖｔｈは閾値電圧、Ｗpはチャネル幅、Ｌｐ
はチャネル長、μｐは正孔移動度、ｔｏｘはゲート絶縁膜厚、εはゲート絶縁体誘電率で
ある。
【００１６】
ここで、上記駆動トランジスタの閾値電圧Ｖｔｈが各画素回路１１０毎に異なっている
場合には、有機ＥＬ素子２２０を同一階調で発光させる場合であっても保持キャパシタ２
３０へ書き込まれるべき電圧も各画素回路毎に異なってしまう。このように保持キャパシ
タ２３０へ書き込まれるべき電圧が各画素回路毎に異なっている場合には、その電圧の書
き込みに先立って予めデータ線に印加されるべきプリチャージ電圧の最適値も各画素回路
毎に異なるものになってしまう。これに対して、特許文献１に開示されている技術では、
プリチャージ電圧Ｖｐとして常に電源電位Ｖｄｄを用いている。このため、特許文献１に
開示された技術では、プリチャージの効果を充分に得られない事態が起こり得る。具体的
には、図１６に示されているように、プリチャージ電圧Ｖｐがその最適値であるＶｏｐｔ
に比較して大きすぎる場合や、小さすぎる場合には、プログラミング期間が経過した時点
でも、保持キャパシタ２３０に記憶されている電圧（すなわち、駆動トランジスタのゲー
ト電圧）にばらつきが生じてしまう。駆動トランジスタのゲート電圧にばらつきが生じて
しまうと、有機ＥＬ素子２２０に流れる電流にばらつきが生じて、各有機ＥＬ素子２２０
の発光階調にばらつきが生じてしまう。つまり、表示画質が劣化してしまう。このことは
、低階調で有機ＥＬ素子２２０を発光させる際に特に顕著に現れる。その理由は、有機Ｅ
Ｌ素子２２０を低階調で発光させる場合に対応する電流はその電流値が小さいため、その
電流に応じた電圧を保持キャパシタ２３０に書き込むことに要する時間が長くなってしま
い、上記プログラミング期間の間に充分な書き込みが行えない場合があるからである（以
下、「書き込み不足」と呼ぶ）。
【００１７】
本発明は、上記課題に鑑みて為されたものであり、電流駆動型の画素回路に含まれてい
る駆動トランジスタの閾値電圧にばらつきがある状況下で、プリチャージの効果にばらつ
きが生じないようにする技術を提供することを目的としている。
【課題を解決するための手段】
【００１８】
本発明は、上記課題を解決するために、複数のデータ線と、複数の走査線と、前記複数
のデータ線と前記複数の走査線との交差に対応して設けられた電流駆動型の複数の画素と
、  所定の電流を前記複数のデータ線を介して対応する前記画素へ供給する供給手段と、
前記画素へ発光階調に応じた内部状態を設定する際に前記画素が接続されている前記デー
タ線へ予め印加しておくべき電圧であるプリチャージ電圧を、前記供給手段により前記所
定の電流を供給した後に前記データ線に現れる電圧に応じて特定する特定手段とを備えた
ことを特徴とする表示装置を提供する。
このような表示装置によれば、上記所定の電流で上記画素の内部状態を設定することに
よって上記データ線に現れる電圧の応じて上記プリチャージ電圧が特定される。このよう
にして特定されるプリチャージ電圧は、各画素を実際に駆動させて特定されるものである
。このため、係るプリチャージ電圧でプリチャージを行えば、各画素に含まれている駆動
トランジスタの閾値電圧にばらつきがある場合であっても、プリチャージによる効果にば
らつきが発生しないといった効果を奏する。
【００１９】
より好ましい態様においては、上記表示装置は、上記特定手段により特定されたプリチ
ャージ電圧と上記画素と対応付けて記憶する記憶手段を有している。このような態様にお
いては、各画素毎に特定されたプリチャージ電圧がその画素に対応付けて上記記憶手段に
記憶される。一般に、プリチャージ電圧の最適値を正確に特定するためには、書き込み時
間を充分に長くする必要があり、実際の画像表示時に比較して所要時間が長くなる。しか
しながら、このような態様によれば、例えば、工場出荷時などに１回だけプリチャージ電
圧の特定を行い上記記憶手段に記憶させておくことが可能になり、プリチャージ電圧の特
定をその都度行う場合に比較して、その特定に要する所要時間を節約することが可能にな
るといった効果を奏する。
【００２０】
より好ましい態様においては、上記表示装置は、上記供給手段により所定の電流が供給
された後に、データ線に現れる電圧を測定する測定手段を有し、上記特定手段は、該測定
手段により測定された電圧をプリチャージ電圧として特定する。このようにして特定され
るプリチャージ電圧は、上記画素を実際に駆動させることによって上記データ線に現れた
ものであるから、上記画素に含まれている駆動トランジスタの閾値にばらつきがある場合
であっても、プリチャージによる効果にばらつきが発生しないといった効果を奏する。
【００２１】
より好ましい態様においては、上記表示装置は、少なくとも電源投入時に上記所定の電
流を上記供給手段により画素へ供給する。このような態様においては、少なくとも表示装
置の電源が投入された時に各画素毎に上記プリチャージ電圧が特定される。これにより、
経年劣化により駆動トランジスタの閾値電圧が変化した場合などであっても、その時点の
閾値電圧に応じてプリチャージ電圧が特定されるといった効果を奏する。
【００２２】
より好ましい態様においては、上記供給手段により各画素へ供給される所定の電流は、
その画素を低階調で発光させる際に要する電流である。一般に、低階調に対応するプログ
ラミング電流はその電流値が小さくなってしまい、前述した書き込み不足が顕著に現れる
傾向がある。しかしながら、低階調に対応する電流で内部状態の設定を行ったことに起因
してデータ線に現れる電圧に応じて特定されたプリチャージ電圧でプリチャージを行うこ
とにより、上記書き込み不足を回避することが可能になるといった効果を奏する。
【００２３】
より好ましい態様においては、上記表示装置は、複数の画素がマトリクス状に配列され
た表示領域を有し、上記供給手段は、その表示領域に配列されている全ての画素へ所定の
電流を供給し、上記特定手段は、各画素毎にプリチャージ電圧を特定する。このような態
様においては、表示領域に配列されている全ての画素について、その画素を実際に駆動さ
せることによってプリチャージ電圧が特定されることになる、このため、各画素に含まれ
ている駆動トランジスタの閾値電圧にばらつきがある場合であっても、プリチャージによ
る効果にばらつきが発生しないといった効果を奏する。
【００２４】
より好ましい態様においては、上記表示装置は、複数の画素がマトリクス状に配列され
ている表示領域を有し、上記供給手段は、上記表示領域における選択された１行に属する
画素へ上記所定の電流を供給する。そして、上記特定手段は、上記供給手段により所定の
電流を供給された画素毎にプリチャージ電圧を特定し、その平均を上記１行に属する画素
についてのプリチャージ電圧として特定する。このような態様においては、上記選択され
た１行に属する画素について特定されたプリチャージ電圧がその行単位で平均化され、キ
ャリブレーションによる誤差が低減されるといった効果を奏する。
【００２５】
より好ましい態様においては、上記表示装置は、複数の画素がマトリクス状に配列され
た表示領域を有し、上記供給手段は、その表示領域の予め定められた１または複数の行（
または列）に属する画素に上記所定の電流を供給する。そして、上記特定手段は、上記所
定の電流が供給された画素毎にプリチャージ電圧を特定する一方、そのプリチャージ電圧
の上記表示領域内における分布に基づいて、その表示領域に配列されている画素の各々に
ついてプリチャージ電圧を最適化する。このような態様においては、表示領域に含まれる
全ての画素を実際に駆動させて各画素毎にプリチャージ電圧を特定する場合に比較して、
最適なプリチャージ電圧の特定に要する所要時間が短縮されるとともに、その特定結果を
記憶するための記憶容量を削減することが可能になるといった効果を奏する。
【００２６】
より好ましい態様においては、上記表示装置は、複数の画素がマトリクス状に配列され
た表示領域を有し、前記供給手段は、その表示領域の辺に沿ってその外側に設けられてい
るキャリブレーション用の画素に所定の電流を供給する。そして、上記特定手段は、上記
キャリブレーション用の画素毎にプリチャージ電圧を特定し、そのプリチャージ電圧の分
布に基づいて、表示領域に配列されている画素の各々についてプリチャージ電圧を最適化
する。このような態様においては、上記キャリブレーション用の画素は表示領域の辺に沿
ってその外側に設けられているため、表示領域の表示品質に大きな影響を与えることなく
、最適なプリチャージ電圧の特定と実際の画像表示とを同時に行うことが可能になるとい
った効果を奏する。
更に別の好ましい態様においては、上記キャリブレーション用の画素は、発光素子を有
していないダミー画素である。このような態様によれば、係るダミー画素を用いてプリチ
ャージ電圧の特定を行っても、実際に発光することがないため、表示領域の表示品質に与
える影響が更に小さくなるといった効果を奏する。
更に別の好ましい態様においては、上記表示装置は、画像を表示するために前記表示領
域に配列されている画素が接続されている第１のデータ線と、上記キャリブレーション用
の画素が接続されている第２のデータ線とを切り替えて供給手段に接続する切り替え手段
を有し、第２のデータ線の長さが第１のデータ線の長さよりも短くなるように上記キャリ
ブレーション用の画素が配置されている。このような態様によれば、上記キャリブレーシ
ョン用の画素は、画像表示用の画素が接続されているデータ線とは異なるデータ線に接続
されているため、前者の浮遊容量による影響が緩和され、プリチャージ電圧の特定に要す
る時間を短くすることが可能になるといった効果を奏する。
【００２７】
より好ましい態様においては、上記表示装置は、画素の温度を検出する温度検出手段を
有し、上記特定手段は、データ線に現れた電圧と該温度検出手段により検出された温度と
に基づいて、上記プリチャージ電圧を特定する。このような態様においては、実際の画像
表示時に画素回路に含まれている駆動トランジスタの閾値電圧がその駆動トランジスタの
温度が上昇したことに起因して変化した場合であっても、その時点の閾値電圧に応じてプ
リチャージ電圧が特定されるといった効果を奏する。
【００２８】
また、本発明は、上記課題を解決するために、複数のデータ線と複数の走査線との交差
に対応して設けられた電流駆動型の複数の画素に、該複数のデータ線を介して所定の電流
を供給する第１のステップと、上記画素に発光階調に応じた内部状態を設定する際に、そ
の画素が接続されているデータ線に予め印加しておくべきプリチャージ電圧を、上記所定
の電流の供給後にそのデータ線に現れる電圧に応じて特定する第２のステップとを有する
表示装置の駆動方法を提供する。
このような駆動方法によれば、上記画素に含まれている駆動トランジスタの閾値電圧に
ばらつきがある場合であっても、各画素毎にプリチャージ電圧がその画素を実際に駆動さ
せることによって特定される。このようにして特定されたプリチャージ電圧でプリチャー
ジを行うことにより、プリチャージによる効果を均一にすることが可能になるといった効
果を奏する。
【００２９】
より好ましい態様においては、上記第１のステップでは、複数の画素がマトリクス状に
配列されている表示領域の予め定められた１または複数の行（または列）に属する画素に
上記所定の電流が供給され、上記第２のステップでは、上記所定の電流が供給された画素
毎にプリチャージ電圧を特定し、該プリチャージ電圧の上記表示領域における分布に基づ
いて、その表示領域に配列されている画素の各々についてプリチャージ電圧が最適化され
る。
このような態様においては、上記表示領域に含まれる全ての画素を実際に駆動させて各
画素毎にプリチャージ電圧を特定する場合に比較して、最適なプリチャージ電圧の特定に
要する所要時間が短縮されるとともに、その特定結果を記憶するための記憶容量を削減す
ることが可能になるといった効果を奏する。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照しつつ本発明を実施するための最良の形態について説明する。
［Ａ．構成］
図１は、本発明の一実施形態に係る表示装置の概略構成の一例を示すブロック図である
。図１に示されているように、この表示装置は、コントローラ１００と、表示マトリクス
部２００と、走査線ドライバ３００と、データ線ドライバ４００とを有している。コント
ローラ１００は、表示マトリクス部２００に表示を行わせるための走査線駆動信号とデー
タ線駆動信号とを生成して、走査線ドライバ３００とデータ線ドライバ４００にそれぞれ
供給する。
【００３１】
図２は、表示マトリクス部２００とデータ線ドライバ４００の内部構成を示す図である
。図２に示されているように、表示マトリクス部２００には、マトリクス状に配列された
複数の画素回路１１０（図１４参照）が含まれている。この画素回路１１０のマトリクス
には、その列方向に向かって伸びる複数のデータ線Ｘｍ（ｍ＝１〜Ｍ）と、行方向に向か
って伸びる複数の走査線Ｙｎ（ｎ＝１〜Ｎ）とがそれぞれ接続されている。本明細書では
、画素回路１１０を「単位回路」あるいは「画素」とも呼ぶ。なお、本実施形態では、図
１４に示す画素回路１１０が表示マトリクス部２００にマトリクス状に配列されている場
合について説明するが、表示マトリクス部２００に配列される画素回路は、前述した電流
駆動型の画素回路であれば他の回路構成であっても良いことは勿論である。また、本実施
形態では、画素回路１１０に含まれている全てのトランジスタがＦＥＴで構成されている
ものとしたが、一部または全部のトランジスタをバイポーラトンジスタや他の種類のスイ
ッチング素子で置き換えることも可能である。また、この種のトランジスタとしては、薄
膜トランジスタ（TFT：Thin Film Transistor）に加えて、シリコンベースのトランジス
タも採用可能である。
【００３２】
コントローラ１００（図１参照）は、表示マトリクス部２００の表示状態を表す表示デ
ータ（画像データ）を各有機ＥＬ素子２２０の発光の階調を表すマトリクスデータに変換
する。マトリクスデータは、１行分の画素回路群を順次選択するための走査線駆動信号と
、選択された画素回路群の有機ＥＬ素子２２０に供給するデータ信号のレベルを示すデー
タ線駆動信号とを含んでいる。走査線駆動信号は走査線ドライバ３００に供給され、デー
タ線駆動信号はデータ線ドライバ４００に供給される。また、コントローラ１００は、走
査線とデータ線の駆動タイミングのタイミング制御を行う。
【００３３】
走査線ドライバ３００は、複数の走査線Ｙｎの中の一本を選択的に駆動して１行分の画
素回路群を選択する。データ線ドライバ４００は、各データ線Ｘｍをそれぞれ駆動するた
めの複数の単一ラインドライバ４１０を有している。これらの単一ラインドライバ４１０
は、各データ線Ｘｍを介して画素回路１１０にデータ信号を供給する。このデータ信号に
応じて画素回路１１０の内部状態がプログラミングされると、これに応じて有機ＥＬ２２
０に流れる電流値が制御され、その結果、有機ＥＬ素子２２０の発光の階調が制御される
。
【００３４】
前述したように、画素回路１１０の内部状態の設定が完了した時点では、その画素回路
１１０が接続されているデータ線Ｘｍには、その画素回路１１０に含まれている駆動トラ
ンジスタのゲート電圧が現れる。本実施形態では、上記プログラミングが完了した後にデ
ータ線に現れる電圧を測定するための仕組みが単一ラインドライバ４１０に設けられてお
り、その仕組みにより測定された電圧に基づいてプリチャージ電圧が特定される。このよ
うに、本実施形態に係る単一ラインドライバ４１０により特定されるプリチャージ電圧は
、画素回路１１０を実際に駆動させて得られたものであるから、その画素回路１１０に含
まれている駆動トランジスタの閾値電圧にばらつきがある場合であっても、プリチャージ
による効果にばらつきが発生することはない。以下では、単一ラインドライバ４１０を中
心に説明する。
【００３５】
図３は、単一ラインドライバ４１０の基本構成の一例を示す図である。本実施形態では
、この単一ラインドライバ４１０は１つのＩＣチップとして構成されており、書き込み電
流供給手段４１０ａと、プリチャージ電圧発生手段４１０ｂと、電圧測定手段４１０ｃと
、これら各構成要素を制御する制御手段４１０ｄとを含んでいる。
【００３６】
書き込み電流供給手段４１０ａは、画素回路１１０へ書き込むべき電流を発生してデー
タ線Ｘｍへ出力するためのものである。具体的には、この書き込み電流供給手段４１０ａ
は、プリチャージ電圧を特定するために画素回路１１０へ書き込む電流（以下、「キャリ
ブレーション電流」）や、画素回路１１０の内部状態を設定するための電流を発生しデー
タ線Ｘｍへ出力するためのものである。本実施形態では、上記キャリブレーション電流と
して、画素回路１１０に含まれている有機ＥＬ素子２２０を低階調（例えば、全階調範囲
が０〜２５５の場合には、階調値が１〜１０程度の範囲の階調）で発光させる場合に対応
する電流を用いる場合について説明する。これは、上記低階調に対応する電流で画素回路
１１０の内部状態を設定する際に、前述した書き込み不足が顕著になるので、このような
低階調に対応する電流を用いて実際に画素回路１１０を駆動させ、プリチャージ電圧を特
定しそのプリチャージ電圧でプリチャージを行うことによって、係る書き込み不足を回避
するためである。このように、本実施形態では、上記キャリブレーション電流として、有
機ＥＬ素子２２０を低階調で発光させる場合に対応する電流を用いる場合について説明す
るが、より高諧調に対応する電流を用いても良いことは勿論である。以下では、上記キャ
リブレーション電流で画素回路１１０の内部状態を設定しプリチャージ電圧を特定するこ
とを「キャリブレーション」と呼ぶ。
【００３７】
電圧測定手段４１０ｃは、上記キャリブレーション電流を画素回路１１０へ供給した後
、データ線Ｘｍに現れる電圧を測定し該画素回路１１０についてのプリチャージ電圧を特
定するためのものである。プリチャージ電圧発生手段４１０ｂは、電圧測定手段４１０ｃ
により測定されたプリチャージ電圧をデータ線Ｘｍに印加して前述したプリチャージを行
うためのものである。
【００３８】
そして、制御手段４１０ｄは、書き込み電流供給手段４１０ａ、プリチャージ電圧発生
手段４１０ｂおよび電圧測定手段４１０ｃを以下に説明する手順で順次作動させ、本発明
に係るプリチャージ電圧の特定方法を実現するものである。すなわち、制御手段４１０ｄ
は、第１のステップとして、上記キャリブレーション電流を書き込み電流供給手段４１０
ａに発生させデータ線Ｘｍを介して画素回路１１０へ供給させる。次いで、制御手段４１
０ｄは、第２のステップとして、上記キャリブレーション電流による書き込みが充分に行
われるまで待機し、その書き込みによってデータ線Ｘｍに現れた電圧を上記電圧測定手段
４１０ｃにより測定し、測定された電圧をプリチャージ電圧として特定する。
【００３９】
以降、実際の画像表示を行う際には、制御手段４１０ｄは、以上のようにして特定され
たプリチャージ電圧を上記プリチャージ電圧発生手段４１０ｂによりデータ線Ｘｍに印加
した後に、上記書き込み電流供給手段４１０ａにより表示データに応じた電流をデータ線
Ｘｍに出力させる。なお、本実施形態では、書き込み電流供給手段４１０ａ、プリチャー
ジ電圧発生手段４１０ｂおよび電圧測定手段４１０ｃを単一ラインドライバ４１０に組み
込んでおく場合について説明したが、これら各手段を表示マトリクス部２００に組み込ん
でおくとしても良いことは勿論である。
【００４０】
以上、本実施形態に係る単一ラインドライバ４１０の基本構成を説明したが、係る単一
ラインドライバ４１０の具体的な構成例としては、図４に示すような構成が挙げられる。
図４の電流ＤＡＣ５１０は、上述した書き込み電流供給手段４１０ａ（図３参照）に相当
し、スイッチＳ１を介してデータ線Ｘｍに接続されている。また、ＶｐＤＡＣ５２０とＶ
ｐデータ生成手段５３０とは、上述したプリチャージ電圧発生手段４１０ｂ（図３参照）
に相当し、スイッチＳ２を介してデータ線Ｘｍに接続されている。このＶｐＤＡＣ５２０
とＶｐデータ生成手段５３０とは、スイッチＳ３を介してそのマイナス端子がデータ線に
接続されているコンパレータ５４０とともに電圧測定手段４１０ｃ（図３参照）としても
機能する。このコンパレータ５４０のプラス端子は上記ＶｐＤＡＣ５２０に接続されてお
り、その出力端子は、Ｖｐデータ生成手段５３０に接続されている。そして、図４の記憶
手段５５０は、上述した制御手段４１０ｄの内部に設けられたメモリであり、本発明に係
るプリチャージ電圧の特定方法を実行することにより特定されたプリチャージ電圧を画素
回路１１０毎に記憶するためのものである。
【００４１】
［Ｂ．動作］
次いで、図４に示す単一ラインドライバ４１０が行う動作について図面を参照しつつ説
明する。なお、以下に説明する動作例では、データ線を介して単一ラインドライバ４１０
に接続されて全ての画素回路が順次選択され、各画素回路毎にプリチャージ電圧の特定が
行われるものとする。なお、以下に説明する動作例の前提として、プリチャージ電圧を特
定するべき画素回路が既に選択済みであるものとする。
【００４２】
図５は、キャリブレーション動作時におけるスイッチＳ１、Ｓ２およびＳ３の動作を示
すタイミングチャートである。図５に示されているように、キャリブレーション動作時に
は、スイッチオＳ２は開状態のまま保持される。制御手段４１０ｄは、まず、上述したキ
ャリブレーション電流に応じたデータ１を電流ＤＡＣ５１０へ入力する。次いで、制御手
段４１０ｄは、スイッチＳ１を閉じる。これにより、電流ＤＡＣ５１０から上記キャリブ
レーション電流Ｉｄａｔａがデータ線へ出力される。
【００４３】
次いで、制御手段４１０ｄは、上記キャリブレーション電流による画素回路１１０への
書き込みが充分に行われるまで待機した後に、スイッチＳ３を閉じる（図５参照）。これ
により、データ線に現れた電圧がコンパレータ５４０のマイナス端子へ入力される。そし
て、制御手段４１０ｄは、ＶｐＤＡＣ５２０に電圧Ｖｐを出力させるためのデータ２をＶ
ｐデータ生成手段５３０に生成させ、そのデータ２をＶｐＤＡＣ５２０へ入力させる。こ
のようにしてデータ２を入力されたＶｐＤＡＣ５２０は、電圧Ｖｐを出力するが、スイッ
チＳ２が開いているため（図５参照）、ＶｐＤＡＣ５２０から出力された電圧Ｖｐはコン
パレータ５４０のプラス端子へ印加される。
【００４４】
一方、制御手段４１０ｄは、コンパレータ５４０の出力端子からＨレベルの信号が出力
されるまで、Ｖｐデータ生成手段５３０を制御してＶｐＤＡＣ５２０の出力電圧Ｖｐを変
化させて行く。図６は、コンパレータ５４０のマイナス端子への入力信号（ｉｎ１）と、
プラス端子への入力信号（ｉｎ２）と、コンパレータ５４０の出力端子から出力される出
力信号（ｏｕｔ３）との関係を表す図である。図６に示されているように、コンパレータ
５４０は、マイナス端子への入力信号（ｉｎ１）よりもプラス端子への入力信号（ｉｎ２
）が大きくなった時点でＨレベルの出力信号（ｏｕｔ３）を出力する。前述したように、
コンパレータ５４０のマイナス端子にはデータ線に現れている電圧が印加されており、プ
ラス端子にはＶｐＤＡＣ５２０の出力電圧Ｖｐが印加されている。このため、コンパレー
タの出力信号がＨレベルになった時点の上記電圧Ｖｐは、データ線に現れている電圧と一
致する。制御手段４１０ｄは、このようにして測定された電圧Ｖｐをプリチャージ電圧と
して特定し画素回路１１０と対応付けて記憶手段５５０へ書き込む。その後、制御手段４
１０ｄは、スイッチＳ１およびＳ３を開き、画素回路１１０に対するキャリブレーション
を完了する。
【００４５】
以降、制御手段４１０ｄは、上記記憶手段に格納したプリチャージ電圧Ｖｐを用いてプ
リチャージを行う。具体的には、制御手段４１０ｄは、図７に示されているようにスイッ
チＳ１およびＳ２を動作させ、スイッチＳ２を閉じている期間においては、上記プリチャ
ージ電圧に応じたデータ２をＶｐデータ生成手段５３０に出力させる。その結果、データ
線には電圧Ｖｐが印加されることになる。
【００４６】
以上に説明したように、本実施形態に係る表示装置では、各画素回路毎に特定されたプ
リチャージ電圧がその画素回路に対応付けて記憶手段に記憶されるため、例えば工場出荷
時に全ての画素回路を駆動させて各画素回路毎にプリチャージ電圧を特定し記憶手段に格
納しておくことが可能である。プリチャージ電圧を正確に特定するためには、通常の画像
表示時よりも長い書き込み時間を要するが、このような態様によれば、表示装置の動作段
階でその都度プリチャージ電圧を特定する必要がなく、プリチャージ電圧の特定に要する
時間を節約することが可能になるといった効果を奏する。なお、上記記憶手段の記憶内容
に基づいて各画素回路についてのプリチャージ電圧の分布（例えば、各画素回路毎のプリ
チャージ電圧の行方向または列方向の勾配）を検出し、その分布に基づいて各画素回路に
ついてのプリチャージ電圧を段階的に変えるとしても勿論良い。
【００４７】
［Ｃ．変形］
以上、本発明を実施するための最良の形態について説明した。しかしながら、以上に説
明した実施形態を以下のように変形しても良いことは勿論である。
【００４８】
（Ｃ−１：変形例１）
上述した実施形態では、表示装置の工場出荷時に各画素回路を駆動させプリチャージ電
圧を特定しておく態様について説明した。しかしながら、工場出荷以降に任意のタイミン
グで上述したプリチャージ電圧の特定を表示装置に行わせるようにしても良いことは勿論
である。その一例としては、表示装置の電源が投入された時に各画素回路を駆動しプリチ
ャージ電圧を特定することが挙げられる。このようにすると画素回路に含まれている駆動
トランジスタが経年劣化しその閾値電圧が工場出荷時点から変化した場合であっても、そ
の時点の閾値電圧に応じたプリチャージ電圧を特定することができるといった効果を奏す
る。
【００４９】
また、実際に画像表示を行っている状況下で、各画素回路について随時上記キャリブレ
ーションを行い、その都度プリチャージ電圧を特定するとしても勿論良い。その一例とし
ては、図８に示すように、表示マトリクス部２００の温度を検出する温度検出手段４１０
ｅを設け、この温度検出手段４１０ｅにより所定の幅を超える温度変化が検出された場合
には、上記キャリブレーションを行い、その時点の閾値電圧に応じたプリチャージ電圧を
特定することが挙げられる。一般に、画素回路の駆動時には、その画素回路の温度が上昇
し、駆動トランジスタの閾値電圧が変化してしまう（図９参照）。このように、駆動トラ
ンジスタの温度の上昇に付随して閾値電圧が変化した場合であっても、上記温度検出手段
４１０ｅを設けておくことによって、その時点の閾値電圧に応じたプリチャージ電圧を特
定することができるといった効果を奏する。
【００５０】
（Ｃ−２：変形例２）
上述した実施形態では、全ての画素回路の各々を駆動させて各画素回路毎に固有なプリ
チャージ電圧を特定する場合と、全ての画素回路についてのプリチャージ電圧の分布に基
づいてプリチャージ電圧を段階的に変化させてプリチャージを行う場合について説明した
。しかしながら、表示マトリクス部２００に含まれている全ての画素回路についてキャリ
ブレーションを行うのではなく、その一部についてキャリブレーションを行い、上記分布
を求めるとしても良い。その一例としては、表示マトリクス部２００内である１行を選び
、その行に属する画素回路についてのみキャリブレーションを行って各データ線に現れた
電圧の平均（例えば、相加平均）をその行に属する全ての画素回路についてのプリチャー
ジ電圧として特定する態様が挙げられる。このようにすると、各データ線に現れた電圧に
含まれているキャリブレーション誤差が低減するといった効果が得られる。
【００５１】
また、図１０に示されているように、表示マトリクス部２００内で１または複数の行（
または列）を選び、その行（または列）に属する画素回路についてのみ上記キャリブレー
ションを行って、その画素回路の各々についてプリチャージ電圧を特定し、その電圧分布
に基づいて上記プリチャージ電圧を最適化するとしても勿論良い。このようにすると、表
示マトリクス部２００内の全ての画素回路についてキャリブレーションを行う場合に比較
して、その所要時間を短縮するとともに、その特定結果の記憶に要する記憶容量を削減す
ることができるといった効果を奏する。また、上記表示マトリクス部２００の行方向につ
いてキャリブレーションを行う場合（図１０のａ、ｂおよびｃの各行に属する画素回路に
ついてキャリブレーションを行う場合）には、上記表示マトリクス２００内におけるプリ
チャージ電圧の行方向の勾配を把握することが可能になることに加え、全データ列を一度
にキャリブレーションすることが可能になるといった効果を奏する。一方、上記表示領域
の列方向についてキャリブレーションを行う場合（図１０のｄ、ｅおよびｆの各列に属す
る画素回路についてキャリブレーションを行う場合）には、上記表示マトリクス部２００
内におけるプリチャージ電圧の列方向の勾配を把握することが可能になることに加え、キ
ャリブレーションする列が予め定められているので、ドライバＩＣにかかる負荷が小さく
なるといった効果を奏する。なお、上記行方向のキャリブレーションと列方向のキャリブ
レーションとを組み合わせて行い、表示マトリクス部２００全体におけるプリチャージ電
圧の分布を求めるとしても良いことは勿論である。
【００５２】
（Ｃ−３：変形例３）
上述した実施形態では、表示マトリクス部２００内に配列されている画素回路１１０を
各々駆動させてプリチャージ電圧を特定する場合について説明した。しかしながら、表示
マトリクス部２００に配列されている画素回路１１０とは別にキャリブレーション用の画
素回路を上記表示マトリクス部２００の外に別途設けておくとしても勿論良い。このよう
にすると、表示マトリクス部２００に配列されている画素回路１１０がキャリブレーショ
ン時にそのキャリブレーション電流に応じた階調で発光することが回避される。これによ
り、表示品質に影響を与えることなく実際の画像表示とキャリブレーションとを同時に行
うことが可能になるといった効果を奏する。具体的には、表示マトリクス部２００の外に
左右両側またはどちらか片方にキャリブレーション用の画素回路を含んでいるキャリブレ
ーション用領域を設けておくことや、表示マトリクス部２００の外に上下両側またはその
片方にキャリブレーション用領域を設けておくことが挙げられる。図１１には、表示マト
リクス部２００の左側と下側にキャリブレーション領域を設けておく態様について例示さ
れている。表示領域の外に左右両側またはどちらか片方にキャリブレーション用領域を設
けておく態様では、キャリブレーション用の画素回路は全て１本のデータ線を介して１つ
の単一ラインドライバに接続されているため、キャリブレーション時には、この単一ライ
ンドライバのみを動作させれば良く、ドライバＩＣへかかる負荷を軽減することができる
といった効果を奏する。
【００５３】
また、表示マトリクス部２００の外に上下両側またはどちらか片方にキャリブレーショ
ン用領域を設けておく態様の場合、特にその下側に設けておく態様では、以下に述べるよ
うな効果も奏する。図１２は、表示マトリクス部２００の下側にキャリブレーション領域
を設けた場合の構成例を示すブロック図である。ここで注目すべき点は、キャリブレーシ
ョン用の画素回路はデータ線Ｘｍ（ｍ＝１、２…Ｍ）に接続されていない点である。図１
２に示す表示装置は、データ線ドライバ４００からの出力線Ｌｍ（ｍ＝１、２…Ｍ）をデ
ータ線Ｘｍとキャリブレーション用画素回路とに接続を切り替えるスイッチＳＷｍ（ｍ＝
１、２…Ｍ）を有している。このスイッチＳＷｍにより出力線Ｌｍは、キャリブレーショ
ン時にはキャリブレーション用画素回路に接続され、画像表示時にはデータ線Ｘｍに接続
される。ここで注目すべき点は、図１２に示す表示装置においては、データ線ドライバか
らキャリブレーション用画素回路へ至る経路が短くなっている点である。このため、デー
タ線の浮遊容量によって電流書き込みに要する時間が長くなる現象が緩和され、キャリブ
レーションに要する時間を短縮することが可能になるといった効果を奏する。
【００５４】
更に、以上に説明したキャリブレーション領域を設けておく態様においては、そのキャ
リブレーション領域に属する画素回路は、発光素子を有しないダミー画素回路であっても
良い。これは、上記キャリブレーション領域はプリチャージ電圧の特定のみに用いられ、
画像表示には用いられないものであるからである。また、このような態様においては、キ
ャリブレーション時に上記キャリブレーション領域がそのキャリブレーション電流に応じ
て発光することが回避されるといった効果も奏する。
【００５５】
（Ｃ−４：変形例４）
上述した実施形態では、表示パネルなどの表示装置に本発明を適用する場合について説
明した。これは、本発明を大型表示パネルなどに適用し、その結果特定されたプリチャー
ジ電圧でプリチャージを行うことによって、前述した書き込み不足による表示画質の劣化
が回避されるとともに、書き込み時間が短縮化して高速駆動を実現することが可能になる
といった顕著な効果を奏するからである。しかしながら、本発明は、大型表示パネルのみ
ならず、例えば携帯電話機やモバイル型のパーソナルコンピュータ、デジタルスチルカメ
ラ等の種々の電子装置に適用することができる。
【図面の簡単な説明】
【００５６】
【図１】本発明に係る表示装置の構成例を示すブロック図である。
【図２】同表示マトリクス部とデータ線ドライバの内部構成を示すブロック図である。
【図３】同単一ラインドライバ４１０の基本構成を示すブロック図である。
【図４】同単一ラインドライバ４１０の具体的な構成を示すブロック図である。
【図５】同単一ラインドライバ４１０の動作を示すタイミングチャートである。
【図６】同コンパレータへの入力信号と出力信号との関係を示す図である。
【図７】同単一ラインドライバ４１０の動作を示すタイミングチャートである。
【図８】変形例１に係る単一ラインドライバの構成例を示す図である。
【図９】駆動トランジスタの温度―閾値電圧特性の一例を示す図である。
【図１０】変形例２に係るプリチャージ電圧の特定方法を説明するための図である。
【図１１】変形例３に係るプリチャージ電圧の特定方法を説明するための図である。
【図１２】変形例３に係る表示装置の構成を説明するための図である。
【図１３】有機ＥＬ素子を用いた表示装置の一般的な構成を示すブロック図である。
【図１４】同画素回路１１０の回路構成の一例を示す回路図である。
【図１５】同画素回路１１０の通常の動作を示すタイミングチャートである。
【図１６】プリチャージ電圧のずれによる影響を説明するための図である。
【符号の説明】
【００５７】
１００…コントローラ、１１０…画素回路、１２０、２００…表示マトリクス部、１３０
、３００…走査線ドライバ、１４０、４００…データ線ドライバ、２１１…第１のトラン
ジスタ、２１２…第２のトランジスタ、２１３…第３のトランジスタ、２１４…第４のト
ランジスタ（駆動トランジスタ）、２２０…有機ＥＬ素子、２３０…保持キャパシタ、４
１０…単一ラインドライバ、４１０ａ…書き込み電流供給手段、４１０ｂ…プリチャージ
電圧発生手段、４１０ｃ…電圧測定手段、４１０ｄ…制御手段、４１０ｅ…温度検出手段
。
【図１】
2005157217.tif 000003
【図２】
2005157217.tif 000004
【図３】
2005157217.tif 000005
【図４】
2005157217.tif 000006
【図５】
2005157217.tif 000007
【図６】
2005157217.tif 000008
【図７】
2005157217.tif 000009
【図８】
2005157217.tif 000010
【図９】
2005157217.tif 000011
【図１０】
2005157217.tif 000012
【図１１】
2005157217.tif 000013
【図１２】
2005157217.tif 000014
【図１３】
2005157217.tif 000015
【図１４】
2005157217.tif 000016
【図１５】
2005157217.tif 000017
【図１６】
2005157217.tif 000018