(57)【要約】【課題】スペーサの表面に炭素を成膜して帯電防止膜を形成する場合は膜厚管理が面倒で製造が困難になる。【解決手段】アノード電極を有するアノード基板とカソード電極を有するカソード基板とを、板状のスペーサ２１を介して貼り合わせた構成の表示パネルを備える表示装置に対し、スペーサ２１の表面に帯電防止膜２３を形成するとともに、この帯電防止膜２３を炭化珪素等の炭化物によって構成することにより、スペーサ２１の帯電防止効果を得るのと合わせて、帯電防止膜２３の成膜を容易なものとする。【選択図】        図４
2005019215.tif 000002
【特許請求の範囲】
【請求項１】
２枚のパネル基板をスペーサを介して貼り合わせた構成の表示パネルを備える表示装置であって、
前記スペーサの表面に炭化物からなる帯電防止膜を形成してなる
ことを特徴とする表示装置。
【請求項２】
前記炭化物は金属元素と炭素からなる炭化物である
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記炭化物は珪素元素と炭素からなる炭化物である
ことを特徴とする請求項１記載の表示装置。
【請求項４】
２枚のパネル基板をスペーサを介して貼り合わせた構成の表示パネルを備える表示装置の製造方法であって、
前記スペーサの表面に炭化物からなる帯電防止膜を形成する工程を有する
ことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２枚のパネル基板をスペーサを介して貼り合わせた構成の表示パネルを備える表示装置とその製造方法に関する。
【０００２】
【従来の技術】
真空中におかれた金属等の導体あるいは半導体の表面に、ある閾値以上の電界を与えると、トンネル効果によって電子が障壁を通過し、常温時においても真空中に電子が放出される。この現象は電界放出（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ）と呼ばれ、これによって電子を放出する素子は電界放出型素子（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｅｖｉｃｅ）と呼ばれている。近年では、電界放出型の電子放出素子をエミッタとして用いたＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）が注目されている。ＦＥＤは、多数の電子放出素子がカソード基板上に半導体加工技術等を駆使して形成された表示パネルを備えるフラットディスプレイ装置（平面型の表示装置）である。このＦＥＤでは、電気的に選択（アドレッシング）された電子放出素子から電界の集中によって電子を放出させるとともに、この電子をアノード基板側の蛍光体に衝突させて、蛍光体の励起・発光により画像を表示している。
【０００３】
ＦＥＤの表示パネルは、その構造上、カソード基板とアノード基板とを微小なギャップを介して対向状態に配置し、その間のギャップ空間部を真空状態に封止している。そのため、カソード基板やアノード基板が大気圧に耐えられるよう、それらの基板の間にスペーサを介装し、このスペーサで両基板を支持している。ＦＥＤに用いられるスペーサとしては、長尺の薄板状に形成されたものが知られている。スペーサはアノード基板に組み付けられる。スペーサの寸法は、例えば、高さ寸法が１〜２ｍｍで、厚み寸法が０．０５〜０．１ｍｍといった具合に非常にアスペクト比が高いものとなる。したがって、アノード基板上にはスペーサを起立状態に支持するための支持体が形成されている。アノード基板へのスペーサの組み付け技術に関しては、例えば下記特許文献１に記載された技術が知られている。
【０００４】
一般に、ＦＥＤは、アノード電極に印加されるアノード電圧の違いによって高圧型と低圧型に大別される。高圧型ＦＥＤでは、実動作時に高圧のアノード電圧（数ｋＶ程度）が加えられるため、アノード電極とカソード電極との間の電位差が大きくなる。その際、アノード電極とカソード電極との間に介在するスペーサには、電極間の電位差にしたがって電流が流れる。このとき、スペーサに流れる電流量が多いと、その分だけＦＥＤの消費電力が増える。そのため、スペーサの材料（スペーサ基材）には、十分に大きな抵抗率を有するアルミナ等のセラミックス材料やソーダガラス等のガラス材料が用いられている。
【０００５】
一方、図７に示すように、カソード基板（カソード電極）５１上の電子放出素子５２から放出された電子は、アノード基板５３のアノード電極に引き寄せられて蛍光体に照射されるが、この照射によって電子の一部が後方（電子ビームの進行方向と反対側）に弾き返されて散乱し、スペーサ５４の表面（側面）に衝突することがある。スペーサ５４の表面に電子が衝突すると、その衝突箇所から二次電子が発生する。アルミナ製のスペーサ５４の場合は、衝突電子数と二次電子数の比を表す二次電子放出係数が２〜３程度である。そのため、アノード基板５３の蛍光体から後方に散乱した電子（後方散乱電子とも記す）がスペーサ５４の表面に衝突すると、そこから過剰に二次電子が放出されるため、電子の不足によってスペーサ５４の表面がプラスに帯電する。
【０００６】
こうしたスペーサ５４の帯電については、スペーサ５４自体の抵抗率が非常に大きいために、短時間で中和することができない。したがって、上述のようにスペーサ５４の表面がプラスに帯電した状態では、スペーサ５４の近傍を通過する電子ビームが、図８（Ａ）に示すようにスペーサ５４表面のプラス（＋）電荷に引き寄せられる。その結果、電子ビームの軌道がスペーサ５４に近づく方向に曲げられて表示画像に悪影響を与える。また、二次電子係数が１よりも小さい材料でスペーサ５４を構成した場合は、上述のように後方散乱した電子の衝突によってスペーサ５４の表面がマイナスに帯電する。そのため、スペーサ５４の近傍を通過する電子ビームは、図８（Ｂ）に示すようにスペーサ５４表面のマイナス（−）電荷と反発し合ってスペーサ５４から離れる方向に軌道が曲げられる。こうした現象に関しては下記特許文献２にも記載されている。以上のことから、理想的には二次電子放出係数が１（衝突電子１個に対して放出二次電子が１個の関係）となる材料でスペーサを構成することが望ましい。
【０００７】
そこで従来においては、スペーサの表面に帯電防止膜を形成する技術、並びに帯電防止膜の形成材料に炭素を用いる技術が知られている（例えば、特許文献３〜５参照）。
【０００８】
【特許文献１】
特開２０００−１５６１８１号公報
【特許文献２】
特開２００２−１０８２７１号公報（段落００３７、図４）
【特許文献３】
特表平８−５０８８４６号公報（請求項２、３）
【特許文献４】
特開２０００−８２４２６号公報（段落００８４，００８５）
【特許文献５】
特開２００１−５７１６５号公報（段落００３８）
【０００９】
【発明が解決しようとする課題】
しかしながら、一般に炭素は非常に高い導電性を示すため、スペーサに適切かつ十分な抵抗率をもたせるには、スペーサの表面にきわめて薄く均一に炭素の膜を形成する必要がある。そのため、スペーサの表面に炭素を用いて帯電防止膜を形成する場合は、膜厚を厳密に管理しなければならず、製造が困難なものとなっていた。
【００１０】
【課題を解決するための手段】
本発明に係る表示装置は、２枚のパネル基板をスペーサを介して貼り合わせた構成の表示パネルを備える表示装置であって、スペーサの表面に炭化物からなる帯電防止膜を形成したものである。
【００１１】
この表示装置においては、スペーサの表面に炭化物からなる帯電防止膜を形成することにより、後方散乱電子がスペーサの表面に衝突した際の帯電が防止されるとともに、帯電防止膜を炭素で形成する場合よりも膜自体の導電性が低く抑えられる。そのため、帯電防止膜の膜厚を厳密に管理しなくても、スペーサに適切かつ十分な抵抗率をもたせることが可能となる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００１３】
図１は本発明が適用される表示装置の一例としてＦＥＤの表示パネルの構成を示す断面図であり、図２はその表示パネルの構成を示す斜視図である。図１及び図２においては、平板状のカソード基板（カソードパネル）１と、同じく平板状のアノード基板（アノードパネル）２とを、所定の間隙を介して対向状態に配置するとともに、それら２つの基板１，２の間に長方形の枠体３を介装して一体的に組み付けることにより、画像表示のための一つのパネル構体（表示パネル）が構成されている。このうち、カソード基板１及びアノード基板２は、それぞれ本発明におけるパネル基板に相当する。
【００１４】
カソード基板１上には複数の電子放出部が形成されている。これら複数の電子放出部は、カソード基板１の有効領域（実際に表示部分として機能する領域）に２次元マトリックス状に多数形成されている。各々の電子放出部は、カソード基板１のベースとなる絶縁性の支持基板（例えば、ガラス基板）４と、この支持基板４上に積層状態で順に形成されたカソード電極５、絶縁層６及びゲート電極７と、ゲート電極７及び絶縁層６に形成されたゲートホール８と、このゲートホール８の底部に形成された電子放出素子９とによって構成されている。
【００１５】
カソード電極５は、複数のカソードラインを形成するようにストライプ状に形成されている。ゲート電極７は、各々のカソードラインと交差（直交）する複数のゲートラインを形成するようにストライプ状に形成されている。ゲートホール８は、ゲート電極７に形成された第１の開口部８Ａと、この第１の開口部８Ａに連通する状態で絶縁層６に形成された第２の開口部８Ｂとから構成されている。電子放出素子９は、電子の放出源（エミッタ）となるもので、モリブデン（Ｍｏ）等の高融点金属を円錐状に形成した、いわゆるスピント型のエミッタ構造を有する。この電子放出素子９は、先ず、絶縁層６及びゲート電極７にそれぞれ開口部８Ａ，８Ｂを形成した状態でゲート電極７上に例えばアルミニウムの斜め蒸着によって剥離層（不図示）を形成し、次いで、エミッタ材料となる高融点金属（Ｍｏ等）を垂直に蒸着することでホール開口径を徐々に縮めてゲートホール８の底部にエミッタ材料を円錐状に堆積させ、その後、不要なエミッタ材料を剥離層と一緒に取り除くことにより得られる。
【００１６】
一方、アノード基板２は、ベースとなる透明基板（例えば、ガラス基板）１２と、この透明基板１２上に形成された蛍光体層１３及びブラックマトリックス１４と、これら蛍光体層１３及びブラックマトリックス１４を覆う状態で透明基板１２上に形成されたアノード電極１５とを備えて構成されている。蛍光体層１３は、赤色発光用の蛍光体層１３Ｒと、緑色発光用の蛍光体層１３Ｇと、青色発光用の蛍光体層１３Ｂとから構成されている。ブラックマトリックス１４は、各色発光用の蛍光体層１３Ｒ，１３Ｇ，１３Ｂの間に形成されている。アノード電極１５は、カソード基板１の電子放出素子と対向するように、アノード基板２の有効領域の全域に積層状態で形成されている。
【００１７】
これらのカソード基板１とアノード基板２とは、それぞれの外周部（周縁部）で枠体３を介して接合されている。また、カソード基板１の無効領域（有効領域の外側の領域で、実際に表示部分として機能しない領域）には真空排気用の貫通孔１６が設けられている。貫通孔１６には、真空排気後に封じ切られるチップ管１７が接続されている。ただし、図１は表示装置の組み立て完了状態を示しているため、チップ管１７は既に封じ切られた状態となっている。また、図１及び図２においては、各々の基板１，２間のギャップ部分に介装される真空耐圧用のスペーサの表示を省略している。
【００１８】
上記構成のパネル構造を有する表示装置においては、カソード電極５に相対的な負電圧が走査回路１８から印加され、ゲート電極７には相対的な正電圧が制御回路１９から印加され、アノード電極１５にはゲート電極７よりも更に高い正電圧が加速電源２０から印加される。かかる表示装置において、実際に画像の表示を行う場合は、カソード電極５に走査回路１８から走査信号を入力し、ゲート電極７に制御回路１９からビデオ信号を入力する。
【００１９】
これにより、カソード電極５とゲート電極７との間に電圧が印加され、これによって電子放出素子９の先鋭部に電界が集中することにより、量子トンネル効果によって電子がエネルギー障壁を突き抜けて電子放出素子９から真空中へと放出される。こうして放出された電子はアノード電極１５に引き付けられてアノード基板２側に移動し、透明基板１２上の蛍光体層１３（１３Ｒ，１３Ｇ，１３Ｂ）に衝突する。その結果、蛍光体層１３が電子の衝突により励起されて発光するため、この発光位置を画素単位で制御することにより、表示パネル上に所望の画像を表示することができる。
【００２０】
図３はスペーサの取付状態を示す一部破断部分を含む斜視図である。図においては、カソード基板１とアノード基板２との対向部分（ギャップ空間部）に複数のスペーサ２１が介装されている。スペーサ２１は、真空容器を構成する表示パネルが大気圧の影響で変形したり破壊したりしないように支える真空耐圧用の支持部材となるもので、例えばセラミックス、ガラス等の絶縁材料を用いて長尺の薄板状に形成されている。このスペーサ２１は、ＦＥＤの一連の製造プロセスのなかで、アノード基板２上に予め所定数のスペーサ２１を組み付けて、カソード基板１とアノード基板２とをスペーサ２１を介して貼り合わせることにより、それらの基板１，２間に介装されるものである。
【００２１】
スペーサ２１の材料（スペーサ基材）に用いられるセラミックスとしては、ムライトやアルミナ、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミックス材料、これらに、酸化チタンや酸化クロム、酸化鉄、酸化バナジウム、酸化ニッケルを添加したもの等を例示することができる。この場合、所謂グリーンシートを成形して、グリーンシートを焼成し、かかるグリーンシート焼成品を切断することによってスペーサを製造することができる。また、スペーサ２１の材料に用いられるガラスとしては、石英ガラス、Ｎａ等の不純物含有量を減じたガラス、ソーダライムガラス等を例示することができる。
【００２２】
図４はスペーサの全体構造を示す斜視図である。図示のようにスペーサ２１は、例えば厚み寸法が０．０５〜０．１ｍｍの薄板状をなすもので、側面から見ると横長の長方形に形成されている。スペーサ２１の長辺側の端面には導電膜２２が形成されている。導電膜２２は、例えば白金（Ｐｔ）等の金属材料を成膜することにより形成されたもので、スペーサ２１の長手方向の一端から他端（スペーサ長手方向の全域）にわたって一様な厚みで連続的に形成されている。この導電膜２２は、カソード基板１とスペーサ２１の突き合わせ部分、及び、アノード基板２とスペーサ２１の突き合わせ部分で、それぞれスペーサ長手方向の電位分布を均一化し、その部分の電界を安定化させるために設けられたものである。
【００２３】
また、スペーサ２１の表面（両側面）には、これ全体を被覆する状態で帯電防止膜２３が形成されている。この帯電防止膜２３は、スペーサ２１の表面が電子の衝突によって帯電することを防止するためのもので、炭素と炭素以外の他の元素との結合物である炭化物によって形成されている。より具体的に記述すると、帯電防止膜２３は、珪素元素と炭素からなる炭化物である炭化珪素（ＳｉＣ）、或いは金属元素と炭素からなる炭化物であるＴｉＣ（炭化チタン）、ＨｆＣ（炭化ハフニウム）等を用いて、スペーサ２１の表面に一様な厚さで形成されている。帯電防止膜２３を炭化物で形成する場合は、スペーサ２１表面への成膜処理（炭化物コーティング処理）が容易になる。また、帯電防止膜２３を炭化物で構成する場合は、炭化物における炭素の比率を炭素以外の元素の比率以上とすることが望ましい。この理由は、炭化物の炭素の比率を相対的に多くすると、スペーサ２１表面の二次電子放出係数が理想値の“１”に近づき、帯電防止効果が高まるためである。
【００２４】
ただし、炭化物に占める炭素の比率を多くすると、同じ膜厚条件で比較したときに帯電防止膜２３の導電性が高くなる。そのため、帯電防止膜２３を有するスペーサ２１に適切かつ十分な抵抗率をもたせるには、帯電防止膜２３を非常に薄く形成する必要が生じる。したがって、帯電防止膜２３を例えば炭化珪素で形成する場合は、珪素元素と炭素の比率をＳｉ：Ｃ＝１：１〜４程度とすることが望ましい。
【００２５】
また、一連のＦＥＤの製造プロセスの中では、カソード基板１の作成やアノード基板２の作成と別工程で、スペーサ２１の作成を行う。スペーサ作成工程では、先ず、板状のスペーサ材料（例えば、セラミックス、ガラス等）から所望の縦横寸法でスペーサ２１を切り出すとともに、このスペーサ２１の表面を研磨して所望の厚さに調整することにより、長尺薄板状のスペーサ２１を得る。次いで、スペーサ２１の長辺側の端面に白金等を用いて導電膜２２を形成するとともに、スペーサ２１の表面に炭化物からなる帯電防止膜２３を形成する。導電膜２２と帯電防止膜２３の形成はどちらを先に行ってもよい。また、スペーサ２１の表面に帯電防止膜２３を形成する際の成膜方法としてはスパッタ法を採用し、その膜厚は数ナノメートル程度に設定することが望ましい。
【００２６】
このようにスペーサ２１の表面に炭化物からなる帯電防止膜２３を形成することにより、アノード基板２の蛍光体からの後方散乱電子がスペーサ２１の表面に衝突した場合でも、元々のスペーサ２１の基材（セラミックス等）に比較して、スペーサ２１表面の二次電子放出係数が低く、かつ理想値である“１”に近いものとなる。そのため、スペーサ２１表面の帯電を有効に防止することができる。また、帯電防止膜２３を炭化物で形成することにより、従来のように炭素を用いる場合よりも膜自体の導電性が低く抑えられる。そのため、スペーサ２１の表面にある程度の厚みをもって帯電防止膜２３を形成しても、スペーサ２１自体に適切かつ十分な抵抗率をもたせることができる。したがって、スペーサ２１の表面に帯電防止膜２３を形成する際の膜厚管理が容易になる。
【００２７】
ここで、帯電防止膜２３の有無によるスペーサの二次電子放出係数の差異について説明する。先ず、二次電子放出係数の測定は、図５（Ａ）に示すように、真空チャンバー２４内にコレクタ電極２５と試料台２６を配置するとともに、コレクタ電極２６にビーム通過孔２７を設け、このビーム通過孔２７を通過した電子ビームが、試料台２６に置かれたスペーサ２１の表面に入射する構成の測定装置を用いて行った。その際、コレクタ電極２５に可変電源２８によって正の電圧を印加し、これによって引き寄せられた電子ビームが、コレクタ電極２５のビーム通過孔２７を通して試料台２６上のスペーサ２１に入射したときの電流量を電流計２９で測定した。
【００２８】
また、スペーサ２１には電流量で２０ｐＡ（ピコアンペア）という非常に微弱な電子ビームを入射した。そして、図５（Ｂ）に示すように、スペーサ２１に入射した電子ビームの電流量をＩ０、スペーサ２１に吸収された電子ビームの電流量をＩ１としたときに、スペーサ２１の表面から飛び出した二次電子の電流量Ｉ２をＩ２＝Ｉ０−Ｉ１の計算式によって算出した。さらに、入射電子ビームの電流量Ｉ０と二次電子の電流量Ｉ２との相対比（Ｉ２／Ｉ０）によって二次電子放出係数を求めた。
【００２９】
このような測定原理にしたがって図６（Ａ）に示すようにアノード基板２のアノード電極に９ｋＶのアノード電圧（ＨＶ）を印加し、アルミナ製のスペーサ２１の二次電子放出係数を測定したところ、図６（Ｂ）のような結果が得られた。すなわち、スペーサ２１の表面に帯電防止膜２３が形成されていないものでは、後方散乱電子の入射エネルギーの推移に対してスペーサ２１の二次電子放出係数が理想値の“１”から大きく離れた高い値を示した。これに対して、スペーサ２１の表面に炭化珪素からなる帯電防止膜２３を形成したものでは、後方散乱電子の入射エネルギーの推移に対してスペーサ２１の二次電子放出係数が理想値の“１”に近い値を示した。この測定結果からも、スペーサ２１の表面に炭化物を用いて帯電防止膜２３を形成することが、帯電防止の観点から好ましいことが容易に理解できる。
【００３０】
なお、上記実施形態においては、カソード基板１のエミッタ構造として、スピント型のエミッタ構造を示したが、これ以外にも、例えば、複数のカーボンナノチューブを用いて形成される平面型のエミッタ構造など、他のエミッタ構造を採用したものでもよい。
【００３１】
【発明の効果】
以上説明したように本発明によれば、２枚のパネル基板の間に介装されるスペーサの表面に炭化物からなる帯電防止膜を形成するものとしたので、後方散乱電子がスペーサの表面に衝突した際の帯電を有効に防止できるとともに、帯電防止膜を炭素で形成する場合よりも膜自体の導電性を低く抑えることができる。これにより、スペーサの表面で帯電防止膜の膜厚を厳密に管理しなくても、スペーサに適切かつ十分な抵抗率をもたせることができる。したがって、帯電防止膜を有するスペーサの製造（特に成膜処理）を容易に行うことが可能となる。
【図面の簡単な説明】
【図１】本発明が適用される表示装置の一例としてＦＥＤの表示パネルの構成を示す断面図図である。
【図２】本発明が適用される表示装置の一例としてＦＥＤの表示パネルの構成を示す斜視図である。
【図３】スペーサの取付状態を示す一部破断部分を含む斜視図である。
【図４】スペーサの全体構造を示す斜視図である。
【図５】二次電子放出係数の測定原理を説明する図である。
【図６】二次電子放出係数の測定結果を説明する図である。
【図７】二次電子の発生メカニズムを説明する図である。
【図８】二次電子の発生によるスペーサの帯電とその影響を説明する図である。
【符号の説明】
１…カソード基板、２…アノード基板、２１…スペーサ、２３…帯電防止膜
【図１】
2005019215.tif 000003
【図２】
2005019215.tif 000004
【図３】
2005019215.tif 000005
【図４】
2005019215.tif 000006
【図５】
2005019215.tif 000007
【図６】
2005019215.tif 000008
【図７】
2005019215.tif 000009
【図８】
2005019215.tif 000010