(57)【要約】【課題】電界効果トランジスタにおいて、チャネルのキャリア（２次元電子ガス）の移動度を向上させ、これにより素子特性の改善を図る。【解決手段】次の条件設定により界面荒れが防止でき、キャリアの移動度が向上する。（１）半導体層Ａの構成  ：  厚さ約２μｍのノンドープのＧａＮ結晶（２）半導体層Ｂの構成  ：  厚さ約３５ｎｍのノンドープのＡｌ0.25Ｇａ0.75Ｎ結晶（３）半導体層Ａの結晶成長温度ＴA   ：  １１００〔℃〕（４）半導体層Ａの結晶成長気圧ＰA   ：  １０１３〔ｈＰａ〕（５）半導体層Ｂの結晶成長温度ＴB   ：  １０００〔℃〕      （ＴB ≦ＴA ）（６）半導体層Ｂの結晶成長気圧ＰB   ：  １０１３〔ｈＰａ〕  （ＰB ≒ＰA ）【選択図】図１
2005353817.tif 000002
【特許請求の範囲】
【請求項１】
III族窒化物系化合物半導体より成る半導体層を結晶成長によって複数層積層することにより形成される電界効果トランジスタの製造方法であって、
上側の界面またはその近傍にチャネル層が生成消滅される第１の半導体層Ａを積層する第１の結晶成長工程と、
前記第１の半導体層Ａの上に直接第２の半導体層Ｂを積層する第２の結晶成長工程と
を有し、
前記第２の半導体層ＢのバンドギャップエネルギーＥB は、
前記第１の半導体層ＡのバンドギャップエネルギーＥA よりも大きく、
前記第２の結晶成長工程における前記第２の半導体層Ｂの少なくとも成長初期段階における結晶成長条件は、
前記第１の半導体層Ａの表面近傍を形成している原子の昇華作用を抑制する結晶成長条件に設定されている
ことを特徴とする電界効果トランジスタの製造方法。
【請求項２】
前記第２の半導体層Ｂの結晶成長温度ＴB は、
前記第１の半導体層Ａの結晶成長温度ＴA よりも低い
ことを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
【請求項３】
前記第２の半導体層Ｂの結晶成長気圧ＰB は、
前記第１の半導体層Ａの結晶成長気圧ＰA と略一致している
ことを特徴とする請求項１または請求項２に記載の電界効果トランジスタの製造方法。
【請求項４】
前記第１の半導体層Ａは、
２元または３元のノンドープのＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）から成り、
前記第２の半導体層Ｂは、
３元のノンドープのＡｌy Ｇａ1-y Ｎ（ｘ＜ｙ≦１）から成る
ことを特徴とする請求項１乃至請求項３の何れか１項に記載の電界効果トランジスタの製造方法。
【請求項５】
前記アルミニウム組成比ｘは、
略０であり、
前記アルミニウム組成比ｙは、
０．１５以上、０．３０以下であり、
前記第１の半導体層Ａの結晶成長気圧ＰA 、及び
前記第２の半導体層Ｂの結晶成長気圧ＰB は何れも、
略常圧であり、
前記第１の半導体層Ａの結晶成長温度ＴA 、及び
前記第２の半導体層Ｂの結晶成長温度ＴB は何れも、
条件式「９５０℃≦ＴB ＜ＴA 」を満たす
ことを特徴とする請求項４に記載の電界効果トランジスタの製造方法。
【請求項６】
前記第１の半導体層Ａの結晶成長温度ＴA は、
１２００℃以下である
ことを特徴とする請求項１乃至請求項５の何れか１項に記載の電界効果トランジスタの製造方法。
【請求項７】
前記第１の半導体層Ａの結晶成長温度ＴA は、
前記第２の半導体層Ｂの結晶成長温度ＴB よりも５０℃以上高い
ことを特徴とする請求項１乃至請求項６の何れか１項に記載の電界効果トランジスタの製造方法。
【請求項８】
前記第２の半導体層Ｂの結晶成長温度ＴB は、
条件式「９５０℃≦ＴB ＜１０５０℃」を満たす
ことを特徴とする請求項５乃至請求項７の何れか１項に記載の電界効果トランジスタの製造方法。
【請求項９】
前記第１の半導体層Ａの結晶成長温度ＴA は、
条件式「１０５０℃＜ＴA ≦１１５０℃」を満たす
ことを特徴とする請求項８に記載の電界効果トランジスタの製造方法。
【請求項１０】
III族窒化物系化合物半導体より成る半導体層を複数層有する電界効果トランジスタにおいて、
上側の界面またはその近傍にチャネル層が生成消滅される第１の半導体層Ａと、
前記第１の半導体層Ａの上に直接積層された第２の半導体層Ｂと
を有し、
前記第２の半導体層ＢのバンドギャップエネルギーＥB は、
前記第１の半導体層ＡのバンドギャップエネルギーＥA よりも大きく、
前記第１の半導体層Ａの上面は、
前記上面の近傍を形成している前記第１の半導体層Ａの原子の昇華作用を抑制することにより略平坦に形成されている
ことを特徴とする電界効果トランジスタ。
【請求項１１】
前記第１の半導体層Ａは、
２元または３元のノンドープのＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）から成り、
前記第２の半導体層Ｂは、
３元のノンドープのＡｌy Ｇａ1-y Ｎ（ｘ＜ｙ≦１）から成る
ことを特徴とする請求項１０に記載の電界効果トランジスタ。
【請求項１２】
前記アルミニウム組成比ｘは、
略０であり、
前記アルミニウム組成比ｙは、
０．１５以上、０．３０以下である
ことを特徴とする請求項１１に記載の電界効果トランジスタ。
【請求項１３】
前記第２の半導体層Ｂの厚さは、
１ｎｍ以上である
ことを特徴とする請求項１０乃至請求項１２の何れか１項に記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、 III族窒化物系化合物半導体の結晶成長によって製造可能な電界効果トランジスタ（各種のＦＥＴやＨＥＭＴ等）の構成とその製造方法に関する。
【背景技術】
【０００２】
図３に従来の電界効果トランジスタ１０の断面図を例示する。この電界効果トランジスタ１０は、結晶成長によって III族窒化物系化合物半導体を順次積層することにより形成した半導体素子であり、厚さ約５００μｍの炭化シリコン（ＳｉＣ）から成る結晶成長基板１の上には、厚さ約０．３μｍのＡｌＮから成るバッファ層２が形成されている。
そして、このバッファ層２の上には厚さ約２μｍのノンドープのＧａＮから成る半導体層３が形成されており、その上には厚さ約３５ｎｍのノンドープのＡｌ0.25Ｇａ0.75Ｎから成る半導体層４が積層されている。符号５，６，７はそれぞれ、ソース電極、ゲート電極、ドレイン電極を示している。
【０００３】
上記の半導体層３と半導体層４とでは、半導体結晶の組成が異なるため、当然ながら最適な結晶品質を与える結晶成長条件も異なっている。中でも特に、結晶成長温度や気圧（即ち、各ガスの分圧や全圧）などの成長条件は重要である。例えば、ＡｌＧａＮを結晶成長させる場合、最適な結晶品質を与える結晶成長温度は、通常、アルミニウム組成比が大きく成る程高くなる。
したがって、例えば、上記の半導体層３の場合、最適な結晶成長温度は約１０５０℃などとされ、また、上記の半導体層４では、それよりも約１００℃程も高い約１１５０℃が最適な結晶成長温度とされている。
また、ＡｌＧａＮから成る半導体層４の結晶成長気圧（全圧）は通常、半導体層４中のＡｌ組成比を均一化するために、ＧａＮから成る半導体層３を結晶成長させる時よりも減圧設定されていた。
【０００４】
その他の従来の電界効果トランジスタとしては、例えば次の特許文献１〜特許文献４などにも、具体的な構成事例が開示されている。
【特許文献１】特開２００２−５７１５８
【特許文献２】特開２００３−４５８９９
【特許文献３】特開２００２−１６０８７
【特許文献４】特開２００３−２７７１９６
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の様な個々の半導体層（３，４）の各結晶品質を個別に重視する結晶成長条件を採用した場合、確かに各半導体層中の結晶品質は各々高く確保できるが、この様な結晶成長の条件設定によれば、この２層の半導体層（３，４）の界面付近の積層状態が乱れることがある。即ち、この２層間に界面荒れが生じる。これは、この２層間での結晶成長条件の変更に伴って、一旦は半導体層３の上面を形成していた原子が昇華してしまうためだと考えられる。
この様な結晶性の劣化は、キャリアガスなどによるエッチング作用に基づく所が大きい。これらの事情については、例えば次の文献等からも容易に理解することができる。
【０００６】
（１）公開特許公報：特開平１１−０６８１５９
（２）公開特許公報：特開平９−１３９５４３
（３）公開特許公報：特開平８−８８４３２
また、この様な界面荒れは、チャネルに平面的に拘束される所謂擬似的な２次元電子ガスを構成するキャリアの移動度を低下させる原因になるので、オン電流の低下を招き、これにより素子特性が劣化する。
【０００７】
本発明は、上記の課題を解決するために成されたものであり、その目的は、電界効果トランジスタにおいて、チャネルを通過するキャリアの移動度を向上させ、これにより素子特性の改善を図ることである。
【課題を解決するための手段】
【０００８】
上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第１の手段は、 III族窒化物系化合物半導体より成る半導体層を結晶成長によって複数層積層することにより形成される電界効果トランジスタの製造工程において、上側の界面またはその近傍にチャネル層が生成消滅される第１の半導体層Ａを積層する第１の結晶成長工程と、第１の半導体層Ａの上に直接第２の半導体層Ｂを積層する第２の結晶成長工程とを設け、第２の半導体層ＢのバンドギャップエネルギーＥB を第１の半導体層ＡのバンドギャップエネルギーＥA よりも大きくし、かつ、第２の結晶成長工程における第２の半導体層Ｂの少なくとも成長初期段階における結晶成長条件を、第１の半導体層Ａの表面近傍を形成している原子の昇華作用を抑制する結晶成長条件に設定することである。
【０００９】
ただし、上記のチャネル層（の電子ガス層）は、所定のゲート電極に印加されるゲート電圧のＯＮ／ＯＦＦに対応して生成消滅するものであるから、上記のチャネル層は、勿論、上記の製造工程中において直接取り扱うべき目的対象となるものではない。このチャネル層（の電子ガス層）は、ゲートをＯＮ状態とした際に、通常、およそ１００Å程度の厚さの電子ガス層として第１の半導体層Ａと第２の半導体層Ｂとの界面近傍に現れるものである。
【００１０】
また、第１の半導体層Ａの表面近傍を形成している原子の昇華作用を抑制する結晶成長条件を左右する重要なパラメータとしては、例えば結晶成長温度、各種材料ガスの分圧、キャリアガスの種類、キャリアガスの分圧、或いはＶ／III 比や結晶成長速度などが考えられる。したがって、例えばＧａＮ結晶のＧａ原子が特に昇華し易い場合などには、ほんの一例として、例えばトリメチルガリウム（ＴＭＧ）の分圧を相対的若しくは絶対的に高く設定するなどの処置を考えることができる。
【００１１】
また、本発明の第２の手段は、上記の第１の手段において、上記の第２の半導体層Ｂの結晶成長温度ＴB を、上記の第１の半導体層Ａの結晶成長温度ＴA よりも低くすることである。
【００１２】
また、本発明の第３の手段は、上記の第１又は第２の手段において、上記の第２の半導体層Ｂの結晶成長気圧ＰB を、第１の半導体層Ａの結晶成長気圧ＰA と略一致させることである。
【００１３】
また、本発明の第４の手段は、上記の第１乃至第３の何れか１つの手段において、第１の半導体層Ａを２元または３元のノンドープのＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）から形成し、第２の半導体層Ｂを３元のノンドープのＡｌy Ｇａ1-y Ｎ（ｘ＜ｙ≦１）から形成することである。
【００１４】
また、本発明の第５の手段は、上記の第４の手段において、アルミニウム組成比ｘを略０とし、アルミニウム組成比ｙを０．１５以上、０．３０以下とし、各結晶成長気圧ＰA ，ＰB を何れも略常圧とし、各結晶成長温度ＴA ，ＴB を何れも条件式「９５０℃≦ＴB ＜ＴA 」が成立する様に設定することである。
【００１５】
また、本発明の第６の手段は、上記の第１乃至第５の何れか一つの手段において、上記の第１の半導体層Ａの結晶成長温度ＴA を１２００℃以下にすることである。
【００１６】
また、本発明の第７の手段は、上記の第１乃至第６の何れか一つの手段において、第１の半導体層Ａの結晶成長温度ＴA を、第２の半導体層Ｂの結晶成長温度ＴB よりも５０℃以上高くすることである。この温度差のより望ましいと思われる適正範囲は、５０℃以上１５０℃以内である。
【００１７】
また、本発明の第８の手段は、上記の第５乃至第７の何れか一つの手段において、第２の半導体層Ｂの結晶成長温度ＴB を、条件式「９５０℃≦ＴB ＜１０５０℃」を満たす様に設定することである。
【００１８】
また、本発明の第９の手段は、上記の第８の手段において、第１の半導体層Ａの結晶成長温度ＴA を、条件式「１０５０℃＜ＴA ≦１１５０℃」を満たす様に設定することである。
【００１９】
また、本発明の第１０の手段は、 III族窒化物系化合物半導体より成る半導体層を複数層有する電界効果トランジスタにおいて、上側の界面またはその近傍にチャネル層が生成消滅される第１の半導体層Ａと、この第１の半導体層Ａの上に直接積層された第２の半導体層Ｂとを備え、第２の半導体層ＢのバンドギャップエネルギーＥB を第１の半導体層ＡのバンドギャップエネルギーＥA よりも大きくし、第１の半導体層Ａの上面の近傍を形成している第１の半導体層Ａの原子の昇華作用を抑制することにより、第１の半導体層Ａの上面を略平坦に形成することである。
【００２０】
また、本発明の第１１の手段は、上記の第１０の手段において、第１の半導体層Ａを２元または３元のノンドープのＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）から形成し、第２の半導体層Ｂを３元のノンドープのＡｌy Ｇａ1-y Ｎ（ｘ＜ｙ≦１）から形成することである。
【００２１】
また、本発明の第１２の手段は、上記の第１１の手段において、上記のアルミニウム組成比ｘを略０とし、上記のアルミニウム組成比ｙを０．１５以上、０．３０以下にすることである。
【００２２】
また、本発明の第１３の手段は、上記の第１０乃至第１２の何れか一つの手段において、上記の第２の半導体層Ｂの厚さを１ｎｍ以上にすることである。第２の半導体層Ｂの更に望ましい厚さは、５ｎｍ以上である。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
【発明の効果】
【００２３】
以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第１の手段によれば、第２の結晶成長工程における第２の半導体層Ｂの結晶成長条件が、第１の半導体層Ａの表面近傍を形成している原子の昇華作用を抑制する結晶成長条件に設定されるので、第１の半導体層Ａの上側の表面近傍を形成している原子の昇華による第１の半導体層Ａの界面荒れが良好に防止される。したがって、第１の半導体層Ａの上面（よって、第２の半導体層Ｂの下面）は、少なくともミクロ的には略平坦な面となり、これによって、上記のチャネル層中を移動するキャリアの移動度が向上するため、オン電流が増大するなどして、素子特性が改善される。
【００２４】
また、本発明の第２の手段によれば、第２の半導体層Ｂの結晶成長温度ＴB が、第１の半導体層Ａの結晶成長温度ＴA よりも低く設定されるため、第１の半導体層Ａの表面近傍を形成している原子の昇華作用を、非常に簡単かつ効果的に抑制することができる。
【００２５】
また、本発明の第３の手段によれば、上記の第２の半導体層Ｂの結晶成長気圧ＰB が、第１の半導体層Ａの結晶成長気圧ＰA と略一致するので、第１の半導体層Ａの表面近傍を形成している原子の昇華作用を、非常に簡単かつ効果的に抑制することができる。
【００２６】
また、本発明の第４の手段によれば、上記の第２の半導体層ＢのバンドギャップエネルギーＥB を第１の半導体層ＡのバンドギャップエネルギーＥA よりも必要かつ十分に大きくすることが必然的に達成され、なおかつ、両層Ａ，Ｂの結晶品質や、或いは界面平坦性などの界面状態が安定した積層構成を得ることができる。
したがって、本発明の第４の手段によれば、作動特性が良好な電界効果トランジスタを容易かつ確実に製造することができる。
【００２７】
より一般には、半導体層Ａを形成する III族窒化物系化合物半導体には、インジウム（Ｉｎ）が含まれていても構わない。その様な積層構成は、半導体層Ａ，Ｂ間のバンドギャップエネルギーの差を大きく確保する上では、必ずしも不利とは言い切れない。しかしながら、上記の公開特許公報（１）〜（３）などからも判る様に、平坦で安定した界面を容易かつ確実に形成するためには、半導体層Ａ，Ｂの何れにもインジウム（Ｉｎ）は含めない方が良い。
【００２８】
また、本発明の第５の手段によれば、上記のバンドギャップエネルギーの差分（ＥB −ＥA ）を必要かつ十分な大きさに確保することが容易かつ確実になると同時に、なおかつ、両層Ａ，Ｂの結晶品質や、或いは界面平坦性などの界面状態が安定した積層構成を得ることができる。したがって、この様な条件に従えば、電気特性の極めて良好な電界効果トランジスタを得ることができる。
【００２９】
なお、更に望ましくは、本発明の第６乃至第９の少なくとも何れか一つの手段に従うと良い。これらの適正範囲は、我々の試行錯誤の結果、経験的に判明したものであり、これらの手段に従えば、チャネルを中心とするバンドギャップの設計や、チャネル中を移動するキャリアの移動度や、チャネルの生成／消滅に関する制御性や、或いは各半導体層の結晶品質などの種種の観点より、総合的に優れた半導体素子を製造することができる。
【００３０】
また、本発明の第１０の手段によれば、電界効果トランジスタにおいて、上記の本発明の第１の手段に基づいて、作動特性が良好な電界効果トランジスタを容易かつ確実に製造することができる。
【００３１】
また、本発明の第１１の手段によれば、電界効果トランジスタにおいて、上記の本発明の第４の手段に基づいて、作動特性が良好な電界効果トランジスタを容易かつ確実に製造することができる。より望ましくは、第１の半導体層Ａのアルミニウム組成比ｘは略０が良く、第２の半導体層Ｂのアルミニウム組成比ｙは０．１５以上０．３０以下の範囲内に設定することがより望ましい。また、上記の第２の半導体層Ｂの厚さは、１ｎｍ以上が望ましく、この第２の半導体層Ｂの更に望ましい厚さは、５ｎｍ以上である。
これらの条件に従えば、電気特性の極めて良好な電界効果トランジスタを得ることができる。
【発明を実施するための最良の形態】
【００３２】
本発明の電界効果トランジスタを構成する結晶成長基板の材料としては、耐熱性や放熱性の点で炭化シリコン（ＳｉＣ）が最も適しているが、サファイアやシリコン（Ｓｉ）や、或いはＧａＮ基板などを用いても良い。
また、オーミック電極やショットキー電極の形成形態としては、周知の任意の形態を採用することができる。
【００３３】
以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
【実施例１】
【００３４】
図１は、本実施例１の電界効果トランジスタ１００の断面図である。この電界効果トランジスタ１００は、結晶成長によって III族窒化物系化合物半導体を順次積層することにより形成した半導体素子であり、その結晶成長基板１０１は、厚さ約５００μｍの炭化シリコン（ＳｉＣ）から形成されている。この結晶成長基板１０１の上には、厚さ約０．３μｍのＡｌＮから成るバッファ層１０２が形成されている。
【００３５】
そして、このバッファ層１０２の上には厚さ約２μｍのノンドープのＧａＮから成る半導体層１０３が形成されている。そして、この半導体層１０３が本発明の第１の半導体層Ａに相当する。また、この半導体層１０３（第１の半導体層Ａ）の上には、本発明の第２の半導体層Ｂに相当する厚さ約３５ｎｍのノンドープのＡｌ0.25Ｇａ0.75Ｎから成る半導体層１０４が積層されている。この半導体層１０４（本発明の第２の半導体層Ｂ）の膜厚は、ゲートＯＮ時に両半導体層Ａ，Ｂの界面近傍に生成されるチャネル層と、下記の個々のオーミック電極（１０５，１０７）との間におけるキャリア（電子）のトンネル効果が、それぞれ確実かつ良好に発現する様に設定されている。
【００３６】
また、符号１０５，１０６，１０７はそれぞれ、ソース電極（オーミック電極）、ゲート電極（ショットキー電極）、ドレイン電極（オーミック電極）を示している。各オーミック電極（ソース電極１０５とドレイン電極１０７）は、何れもチタン（Ｔｉ）から成る膜厚約１００Åの薄い金属層を蒸着によって積層し、その上にアルミニウム（Ａｌ）から成る膜厚約３０００Åの金属層を更に蒸着にて積層したものである。これらのオーミック電極は、１秒未満のフラッシュアニール処理による約７００℃〜９００℃の熱処理によって、良好に密着及び合金化されている。他方、ゲート電極１０６は、約１００Åのニッケル（Ｎｉ）から成る金属層を蒸着によって積層し、その上に、金（Ａｕ）から成る金属層を更に約３０００Å蒸着して形成したショットキー電極である。
【００３７】
以下、上記の電界効果トランジスタ１００の製造方法を、本発明の特徴部分（半導体層１０３，１０４）を中心に説明する。
上記の電界効果トランジスタ１００の各半導体層（半導体層１０２，１０３，１０４）は何れも、有機金属化合物気相成長法（ＭＯＶＰＥ）による気相成長により結晶成長されたものである。ここで用いられたガスは、キャリアガス（Ｈ2 又はＮ2 ）と、アンモニアガス（ＮＨ3 ）と、トリメチルガリウム（Ｇａ(CH3)3) と、トリメチルアルミニウム（Ａｌ(CH3)3) などである。
ただし、これらの半導体層を結晶成長させる方法としては、上記の有機金属化合物気相成長法（ＭＯＶＰＥ）の他にも、分子線気相成長法（ＭＢＥ）、ハライド気相成長法（ＨＶＰＥ）等が有効である。
【００３８】
図２に、本実施例１の電界効果トランジスタ１００の各半導体層Ａ，Ｂの結晶成長条件を示す。本図２から判る通り、電界効果トランジスタ１００を構成する厚さ約２μｍのノンドープのＧａＮ結晶から成る上記の半導体層１０３（即ち、本発明の第１の半導体層Ａ）の結晶成長は、次の結晶成長条件にしたがって実施した。
（半導体層Ａの結晶成長条件）
（１）結晶成長温度ＴA   ：  １１００〔℃〕
（２）結晶成長気圧ＰA   ：  １０１３〔ｈＰａ〕
【００３９】
次に、厚さ約３５ｎｍのノンドープのＡｌ0.25Ｇａ0.75Ｎ結晶から成る上記の半導体層１０４（即ち、本発明の第２の半導体層Ｂ）の結晶成長は、次の結晶成長条件にしたがって実施した。
（半導体層Ｂの結晶成長条件）
（１）結晶成長温度ＴB   ：  １０００〔℃〕
（２）結晶成長気圧ＰB   ：  １０１３〔ｈＰａ〕
【００４０】
本実施例１の最も大きな特徴は、第１及び第２の各半導体層Ａ，Ｂ（半導体層１０３，１０４）の各結晶成長温度ＴA ，ＴB と、各結晶成長気圧ＰA ，ＰB が、それぞれ何れも下記の式（２）を満たしている点にある。なお、次式（１）は、本実施例１と対照、比較するために、従来のトランジスタ１０の製造工程における結晶成長条件の代表的な設定例について付記したものである。
【００４１】
（従来の結晶成長条件）
ＴB ＞ＴA ，
ＰB ＜ＰA                                               …（１）
（本実施例１の結晶成長条件）
１０００℃＝ＴB ＜ＴA ＝１１００℃，
ＰB ＝ＰA ＝（常圧）                                    …（２）
【００４２】
この様な結晶成長の実施条件に従えば、半導体層１０３（第１の半導体層Ａ）を２μｍ積層した後には、結晶成長炉内の結晶成長温度は降温され、結晶成長気圧はそのまま略常圧に維持される。このため、半導体層１０３（第１の半導体層Ａ）の上面を形成する原子の昇華を効果的に抑制することができる。したがって、上記の結晶成長条件によれば、半導体層１０３，１０４の界面の荒れを効果的に防止することができる。
【００４３】
その結果、本実施例１の電界効果トランジスタ１００では、図２の特性の欄にも記載した様に、オン電流Ｉは０．７〔Ａ／ｍｍ〕から１．０〔Ａ／ｍｍ〕にまで向上し、シート抵抗ρは６５０〔Ω／□〕から４５０〔Ω／□〕にまで低減でき、かつ、チャネルの移動度μは１０００〔ｃｍ2 ／Ｖｓｅｃ〕程度だったものが、１５００〔ｃｍ2 ／Ｖｓｅｃ〕程度にまで大幅に改善された。
【００４４】
そして、これらの電気的特性は、チャネル層（二次元電子ガス）のシートキャリア濃度に換算して、およそ１×１０13〔ｃｍ-2〕程度にも匹敵する程の極めて高性能なものである。即ち、上記の本実施例１の電界効果トランジスタ１００の構成及び製法に従えば、上記の様に従来に比べて素子の電気的特性を大幅に改善することができる。
【００４５】
〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
（変形例１）
例えば、上記の実施例１では、半導体層Ａ（半導体層１０３）と半導体層Ｂ（半導体層１０４）との界面を略平坦な略平面としたが、この界面の形状は、ミクロ的にはできるだけ平坦であることが望ましいが、マクロ的には必ずしも平面形状である必要はない。例えば、曲率半径が比較的大きな略球面の一部分から成る曲面で、この２層の界面を形成しても良いし、適当な傾斜角や壁面設置間隔や或いは繰り返し周期等を有する凹凸形状の非平面などで、この２層の界面を形成しても良い。これらの形状設計は、各電界効果トランジスタにおける任意の設計事項であって、何れの形状を選択する場合においても、本発明の手段によれば、半導体層Ａの上面の表面荒れが防止されるので、その平滑化効果によって、本発明の作用・効果を得ることができる。
【産業上の利用可能性】
【００４６】
本発明は、結晶成長によって積層される半導体層間の界面近傍に、略平面状に生成されるチャネル層若しくは２次元電子ガスの移動度に関し、その移動度を効果的に向上させるものであるので、 III族窒化物系化合物半導体の結晶成長によって製造可能な電界効果トランジスタ（各種のＦＥＴやＨＥＭＴ等）の設計や製造に大いに有用なものである。
【図面の簡単な説明】
【００４７】
【図１】実施例１の電界効果トランジスタ１００の断面図
【図２】電界効果トランジスタ１００の各半導体層Ａ，Ｂの結晶成長条件を示す表
【図３】従来の電界効果トランジスタ１０の断面図
【符号の説明】
【００４８】
１００  ：  電界効果トランジスタ（実施例１）
１０１  ：  結晶成長基板（ＳｉＣ）
１０２  ：  バッファ層（ＡｌＮ）
１０３  ：  ＧａＮから成る半導体層（第１の半導体層Ａ）
１０４  ：  ＡｌＧａＮから成る半導体層（第２の半導体層Ｂ）
１０５  ：  ソース電極（オーミック電極）
１０６  ：  ゲート電極（ショットキー電極）
１０７  ：  ドレイン電極（オーミック電極）
【図１】
2005353817.tif 000003
【図２】
2005353817.tif 000004
【図３】
2005353817.tif 000005