(57)【要約】【課題】  設計変更にも素早く対応できるとともに、撮像素子を傾くことなく安定的に実装でき、画像不鮮明等の不具合が生じにくいセラミックパッケージを提供する。【解決手段】  本発明のセラミックパッケージ１は、ＣＣＤまたはＣＭＯＳといった撮像素子２３を実装するためのものである。撮像素子２３を収容するキャビティＣＡの底面３ｐ上には、撮像素子２３の外周縁がちょうど重なる位置に枠状のスペーサ部１９が設けられている。【選択図】  図２
2005353826.tif 000002
【特許請求の範囲】
【請求項１】
撮像素子を実装するためのセラミックパッケージであって、前記撮像素子を収容するキャビティを備え、そのキャビティの底面上には、前記撮像素子の外周縁が重なる位置に枠状のスペーサ部が設けられていることを特徴とするセラミックパッケージ。
【請求項２】
前記スペーサ部は、セラミック材料または金属材料で構成されている請求項１記載のセラミックパッケージ。
【請求項３】
前記スペーサ部は、当該スペーサ部の外周縁と前記キャビティの内周縁とが離間する位置に設けられている請求項１または２記載のセラミックパッケージ。
【請求項４】
前記キャビティの底面の反りが２０μｍ以下、前記スペーサ部の厚さが１０μｍ以上１５μｍ以下である請求項１ないし３のいずれか１項に記載のセラミックパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子を搭載するためのセラミックパッケージに関する。
【背景技術】
【０００２】
昨今、デジタルカメラやカメラ付き携帯電話が急速に普及してきた。こうした電気製品には、一般に、ＣＣＤ（電荷結合素子）またはＣＭＯＳが撮像素子として使用される。撮像素子自体は、キャビティを有するセラミックパッケージに実装して用いられる。
【０００３】
ところで、セラミック基板に焼成収縮率差等に基づく反りが発生することは周知である。上記した撮像素子搭載用のセラミックパッケージも例外なく、焼成時に凹状または凸状の反りが発生する。反りが大きいと、実装した撮像素子にぐらつきや傾きが生じる場合がある。撮像素子が傾いて実装されているような場合、画像が不鮮明になったりするので好ましくない。こうした問題を解消するべく、素子よりも小さい台座をキャビティの底面上に設け、この台座に撮像素子を実装する技術の提案がある（下記特許文献１）。
【特許文献１】特開平１０−４１０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
たしかに、セラミックパッケージが凹状に反るときは、撮像素子よりも小さい台座に載せる方法が有効である。しかしながら、セラミックパッケージの反り方向、つまり凸に反らせるか凹に反らせるかを意図的に制御することは必ずしも簡単ではない。規定された電気特性等を満足しつつ反り方向を制御するには、ある程度の試行錯誤が必要とされるからである。このような試行錯誤を繰り返すことは無駄であり、設計時間の増大を招く。そのため、設計変更にも素早く対応でき、安定的した実装を行なえるセラミックパッケージの開発が望まれている。
【０００５】
本発明の課題は、設計変更にも素早く対応できるとともに、撮像素子を傾くことなく安定的に実装でき、画像不鮮明等の不具合が生じにくいセラミックパッケージを提供することにある。
【課題を解決するための手段および発明の効果】
【０００６】
上記課題を解決するために本発明は、撮像素子を実装するためのセラミックパッケージであって、撮像素子を収容するキャビティを備え、そのキャビティの底面上には、撮像素子の外周縁が重なる位置に枠状のスペーサ部が設けられていることを主要な特徴とする。
【０００７】
上記のごときセラミックパッケージに対しては、撮像素子をスペーサ部に着座させる形で実装することになる。このとき、撮像素子とキャビティの底面との間には適度な隙間が生じる。すなわち、反り方向が凸か凹かという点は、撮像素子にとってあまり関係無いことになる。本発明のセラミックパッケージを用いれば、撮像素子が傾いて実装されることが防止され、常に安定的な実装を行なえるようになる。したがって、画像不鮮明が生じたりするような不具合も起こりにくい。また、基板の反り方向を制御せずに済むのも大きな特徴であり、設計変更にも素早く対応できる。
【０００８】
上記スペーサ部は、セラミック材料または金属材料で構成することができる。このような材料でスペーサ部を形成すれば、コスト増を抑制できる。
【０００９】
また、スペーサ部は、当該スペーサ部の外周縁とキャビティの内周縁とが一定幅以上離間する位置に設けるようにするとよい。なぜならば、キャビティの内周縁にスペーサ部の外周縁を一致させることは困難だからである。仮に、そうした設計を試みると、製造時の不可避的な位置ずれにより、キャビティを形成するセラミック層が部分的にスペーサ部に乗り上げたりする。この場合、上下のセラミック層にデラミネーションが発生する恐れがある。
【００１０】
また、キャビティの底面の反りを２０μｍ以下、スペーサ部の厚さを１０μｍ以上１５μｍ以下であることが望ましい。セラミックパッケージの反りを無くすることが難しいことは先に説明したが、ある程度のレベルよりも小さくすることは、焼成方法の工夫等によって可能である。それでも尚足りない平坦性を、スペーサ部によって補うようにすればよい。ただし、スペーサ部の厚さがある程度確保されていない場合には、撮像素子がキャビティの底面に接触するようなケースも生じ、撮像素子が傾いて実装されることを防止する効果を十分に得られなくなる。他方、不必要にスペーサ部を厚くすると、その分キャビティを深くする必要性が生じ、パッケージ全体としての厚みが増すので好ましくない。したがって、キャビティの底面の反り、スペーサ部の厚さを上記範囲内に調整するべきである。
【発明を実施するための最良の形態】
【００１１】
以下、添付の図面を参照しつつ本発明の実施形態について説明する。
図１は、本発明のセラミックパッケージ１の断面模式図である。図２は、そのセラミックパッケージ１に撮像素子２３（ＣＣＤまたはＣＭＯＳ）を実装した半導体装置１００の断面模式図である。図３に示すのは、図１のセラミックパッケージ１の上面図である。
【００１２】
セラミックパッケージ１は、セラミック層３，５，７と、導体層９，１１，１７とを交互に積層した構造を有するとともに、撮像素子２３を収容するためのキャビティＣＡを備える。キャビティＣＡの底面３ｐは、セラミック層３によって形成されており、そのセラミック層３に対し、開口を持つ他の２層のセラミック層５，７が積層されることによりキャビティＣＡが形成されている。本実施形態は３層のセラミック層３，５，７を有するセラミックパッケージ１を示しているが、セラミック層の層数がこれに限定されるわけではない。
【００１３】
導体層９，１１，１７のうち、キャビティＣＡ内に露出する形で設けられている導体層１７は、ボンディングワイヤ２７と直接接続される電極１７として機能する。キャビティＣＡは、セラミック層５の開口の大きさと、その上に配置されるセラミック層７の開口の大きさが相違することによって、段付部７ｒを有する段付キャビティとして構成されており、その段付部７ｒに、上記電極１７が設けられている。また、電極１７は、隣接する直下のセラミック層５を厚さ方向に貫通する形で設けられたビア導体１３を介し、一層下の導体層１１に導通している。導体層１１は、キャビティＣＡの外側に延びる配線によって構成されるものであり、基板側面に形成された端面電極１５に導通する形となっている。そして、端面電極１５は、基板裏面３ｑに形成された裏面電極としての導体層９に接続している。
【００１４】
セラミック層３，５，７は、アルミナを主成分とするセラミックで構成されており、導体層９，１１，１７およびビア導体１３はＷ（タングステン）を主成分とする金属で構成されている。ただし、この形態に限定されるわけではなく、たとえばガラスセラミック（低温焼成セラミック）で構成してもよい。低温焼成が可能なガラスセラミックを用いると、導体層９，１１，１７およびビア導体１３の材料として高融点の金属（Ｗ、Ｍｏ等）以外に、Ｃｕ、Ａｇ、Ｃｕ合金、Ａｇ合金（Ａｇ−Ｐｄなど）といった良導性金属を使用しつつ、セラミックとの同時焼成が可能になる。なお、主成分とは、質量％で最も多く含有するという意味である。
【００１５】
一方、キャビティＣＡの底面３ｐ上には、撮像素子２３の外周縁２３ｋがちょうど重なる位置に枠状のスペーサ部１９が設けられている。キャビティＣＡの底面３ｐ上には、電極や配線は形成されておらず、スペーサ部１９のみが配置されている。本実施形態においてスペーサ部１９は、パッケージ本体と同じセラミック材料、すなわちアルミナセラミックにて構成されており、同時焼成によりキャビティＣＡの底面３ｐをなすセラミック層３と一体化している。なお、スペーサ部１９は、これを金属材料にて構成することもできるが、その場合には導体層９，１１，１７と同じ材料を用い、同時焼成により構成するとよい。
【００１６】
図４は、スペーサ部１９の詳細な配置を示す拡大断面図である。スペーサ部１９は、キャビティＣＡの内周縁５ｒから一定距離Ｄ１だけ離れて形成されている。上記したように、スペーサ部１９は、焼成によりセラミック層３となるべきセラミックグリーンシートの上に印刷法等により形成する。したがって、上記一定距離Ｄ１があまり小さいと、積層時の不可避的な位置ずれにより、セラミック層５とスペーサ部１９とが重なり合うケースも考え得る。その場合、上下のセラミック層３，５にデラミネーションが発生したりするので好ましくない。
【００１７】
また、図３の上面図から分かるように、スペーサ部１９は正方形の形態を有し、当該スペーサ部１９の幅方向のちょうど中間付近に撮像素子２３の外周縁２３ｋが位置する大きさに調整されている。
【００１８】
キャビティＣＡの底面３ｑの反りは、レーザ変位センサを用いて測定することができる。反りの方向は、図５（ａ）に示すように凸状となる場合と、図５（ｂ）に示すように凹状となる場合とが考えられる。本発明のごとく、スペーサ部１９を設け、そのスペーサ部１９に着座する形で撮像素子２３を実装できるようにすれば、反りの方向が凹であっても凸であっても、撮像素子２３とキャビティの底面３ｐとの間に隙間ができる。そして、その隙間に接着剤２１を充填するようにすれば、撮像素子２３が傾くことなく実装を行なえる。  特に、キャビティの底面３ｐの反りＤ０が２０μｍ以下、スペーサ部１９の厚さＤ２が１０μｍ以上１５μｍ以下に調整されていると、撮像素子２３に傾きを生じさせること無く実装できるようになる。
【００１９】
次に、セラミックパッケージ１の製造方法について説明する。まず、セラミック層３，５，７となるべきセラミックグリーンシートを用意する。該セラミックグリーンシートは、具体的には、アルミナを主体とするセラミック原料粉末をアセトンなどの有機溶剤、必要に応じて結合剤、可塑剤、解膠剤、界面活性剤、湿潤剤などの添加剤を配合して混練し、周知のドクターブレード法等によりシート状に成形したものである。
【００２０】
上記のようにして成形した各セラミックグリーンシート上に、導体層９，１１，１７となるべき金属粉末パターンを形成する。配線層金属粉末パターンは、Ｗを主成分とする金属粉末のペーストを用いて公知の印刷法により形成される。金属粉末のペーストは、金属粉末に、エチルセルロース等の有機バインダと、ブチルカルビトール等の有機溶剤を適度な粘度が得られるように配合・調整したものである。また、ビア導体１３を形成するために、セラミックグリーンシートのビア形成位置にドリル等を用いて穿孔しておき、そこに金属ペーストを充填する。
【００２１】
また、キャビティＣＡの底面３ｐを形成するセラミック層３となるべきセラミックグリーンシート上に、スペーサ部１９となるべき部分を、セラミックグリーンシートを作製したものと同じ組成のアルミナセラミックペーストを用い、印刷形成する。
【００２２】
そして、ビアに金属ペーストが充填されるとともに金属粉末パターンが形成された複数のセラミックグリーンシートを重ね合わせて圧着し、グリーン積層体を得る。このグリーン積層体を焼成し、ボンディングワイヤ接続用の電極１７、端面電極１５、裏面電極９に電解Ｎｉ／Ａｕメッキを施すことにより、本発明のセラミックパッケージ１が得られる。
【００２３】
そして、このセラミックパッケージ１のキャビティＣＡ内に撮像素子２３を固定する。具体的には、スペーサ部１９に囲まれた底面３ｐ上およびスペーサ部１９上にエポキシ系樹脂を主体（質量％で最も多く含む）とする接着剤を塗布し、撮像素子２３を配置したのち、接着材２１を硬化させる。接着剤２１を塗布するとき、スペーサ部１９が接着剤２１のダムとして働くのでよい。最後に、ガラスカバー２５を接着剤で上端面７ｐに固定してキャビティＣＡを封止することにより、図２の半導体装置１００が得られる。
【００２４】
なお、本発明はＣＣＤやＣＭＯＳを用いたイメージセンサ以外にも、車両用の加速度センサなど、種々の半導体装置に適用可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明のセラミックパッケージの断面模式図。
【図２】図１のセラミックパッケージに撮像素子を搭載してなる半導体装置の断面模式図。
【図３】図１のセラミックパッケージの上面図。
【図４】スペーサ部の詳細な配置を示す拡大断面図。
【図５】枠状のスペーサ部の作用を説明する模式図。
【符号の説明】
【００２６】
１  セラミックパッケージ
３，５，７  セラミック層
３ｐ  キャビティの底面
９，１１，１７  導体層
１９  スペーサ部
２３  撮像素子
ＣＡ  キャビティ
１００  半導体装置
【図１】
2005353826.tif 000003
【図２】
2005353826.tif 000004
【図３】
2005353826.tif 000005
【図４】
2005353826.tif 000006
【図５】
2005353826.tif 000007