(57)【要約】【課題】露光装置の解像度と同程度以下の間隔で複数のホールの配列を形成するホールパターン形成方法を提供する。【解決手段】下地膜に塗布した第１のレジスト膜に、解像度以上の開口部の幅と隣接する開口部相互の間隔で配列された複数の第１のレジスト開口パターンを形成し、第１のレジスト開口パターンに第１のスペースシュリンクプロセスを適用して下地膜に解像度以下の寸法の複数のホール９４ａ〜９４ｆを有する第１のホールパターン９４を形成し、第１のレジスト膜を除去後下地膜上に新たに塗付した第２のレジスト膜に、解像度以上の開口部の幅を有する第２のレジスト開口パターンを第１のレジスト開口パターン相互の間の第２のレジスト膜に形成し、第２のレジスト開口パターンに第２のスペースシュリンクプロセスを適用して下地膜８０ｂに解像度以下の寸法の複数の新たなホール１０２ａ〜１０２ｆを有する第２のホールパターン１０２を形成する。【選択図】図１９
2005129761.tif 000002
【特許請求の範囲】
【請求項１】
露光装置の解像度と同程度以下の間隔で複数のホールの配列を形成する方法であって、
第１のレジスト膜を下地膜に塗布し、
前記解像度以上の開口部の幅と隣接する開口部相互の間隔で配列された複数の第１のレジスト開口パターンを前記第１のレジスト膜に形成し、
前記第１のレジスト開口パターンに第１のスペースシュリンクプロセスを適用して前記下地膜に前記解像度以下の寸法の複数のホールを有する第１のホールパターンを形成し、
前記第１のレジスト膜を除去後前記下地膜上に新たに第２のレジスト膜を塗付し、
前記解像度以上の開口部の幅を有する第２のレジスト開口パターンを、前記第１のレジスト開口パターン相互の間の前記第２のレジスト膜に形成し、
前記第２のレジスト開口パターンに第２のスペースシュリンクプロセスを適用して前記下地膜に前記解像度以下の寸法の複数の新たなホールを有する第２のホールパターンを形成する
ことを含むことを特徴とするホールパターン形成方法。
【請求項２】
前記第１のスペースシュリンクプロセスが、前記第１のレジスト開口パターンのレジスト開口部の幅を縮小した縮小レジスト開口部から前記下地膜をエッチングすることを特徴とする請求項１に記載のホールパターン形成方法。
【請求項３】
前記レジスト開口部の幅の縮小が、熱処理による前記第１のレジスト膜のリフローによることを特徴とする請求項２に記載のホールパターン形成方法。
【請求項４】
前記レジスト開口部の幅の縮小は、光酸発生剤を含む前記第１のレジスト膜を用いて、酸と反応する架橋剤を含む第１の枠付けレジスト膜を塗付して加熱処理により前記第１のレジスト膜を第１の架橋層で覆うことによることを特徴とする請求項２に記載のホールパターン形成方法。
【請求項５】
前記第１のスペースシュリンクプロセスが、前記第１のレジスト開口パターンのレジスト開口部から加工変換差が生じる加工条件で前記下地膜をエッチングすることを特徴とする請求項１に記載のホールパターン形成方法。
【請求項６】
前記第２のスペースシュリンクプロセスが、前記第２のレジスト開口パターンの他のレジスト開口部の幅を縮小した縮小レジスト開口部から前記下地膜をエッチングすることを特徴とする請求項１〜５のいずれか１項に記載のホールパターン形成方法。
【請求項７】
前記他のレジスト開口部の幅の縮小が、熱処理による前記第２のレジスト膜のリフローによることを特徴とする請求項６に記載のホールパターン形成方法。
【請求項８】
前記他のレジスト開口部の幅の縮小は、光酸発生剤を含む前記第２のレジスト膜を用いて、酸と反応する架橋剤を含む第２の枠付けレジスト膜を塗付して加熱処理により前記第２のレジスト膜を第２の架橋層で覆うことによることを特徴とする請求項６に記載のホールパターン形成方法。
【請求項９】
前記第２のスペースシュリンクプロセスが、前記第２のレジスト開口パターンのレジスト開口部から加工変換差が生じる加工条件で前記下地膜をエッチングすることを特徴とする請求項１〜５のいずれか１項に記載のホールパターン形成方法。
【請求項１０】
前記第１及び第２の透光パターンが、前記透光部の周囲の近傍に前記解像度以下の幅の補助パターンを有することを特徴とする請求項１〜９のいずれか１項に記載のホールパターン形成方法。
【請求項１１】
前記補助パターンが、前記透光部を透過する露光光に対して位相を１８０度シフトさせることを特徴とする請求項１０に記載のホールパターン形成方法。
【請求項１２】
半導体基板の表面に下地膜を堆積し、
露光装置の解像度と同程度以下の間隔で複数のホールの配列を形成する方法であって、第１のレジスト膜を前記下地膜上に塗布するステップ、前記解像度以上の開口部の幅と隣接する開口部相互の間隔で配列された複数の第１のレジスト開口パターンを前記第１のレジスト膜に形成するステップ、前記第１のレジスト開口パターンに第１のスペースシュリンクプロセスを適用して前記下地膜に前記解像度以下の寸法の複数のホールを有する第１のホールパターンを形成するステップ、前記第１のレジスト膜を除去後前記下地膜上に新たに第２のレジスト膜を塗付するステップ、前記解像度以上の開口部の幅を有する第２のレジスト開口パターンを、前記第１のレジスト開口パターン相互の間の前記第２のレジスト膜に形成するステップ、前記第２のレジスト開口パターンに第２のスペースシュリンクプロセスを適用して前記下地膜に前記解像度以下の寸法の複数の新たなホールを有する第２のホールパターンを形成するステップよりホールパターンを形成する
ことを含むことを特徴とする半導体装置の製造方法。
【請求項１３】
前記第１のスペースシュリンクプロセスが、前記第１のレジスト開口パターンのレジスト開口部の幅を縮小した縮小レジスト開口部から前記下地膜をエッチングすることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記レジスト開口部の幅の縮小が、熱処理による前記第１のレジスト膜のリフローによることを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記レジスト開口部の幅の縮小は、光酸発生剤を含む前記第１のレジスト膜を用いて、酸と反応する架橋剤を含む第１の枠付けレジスト膜を塗付して加熱処理により前記第１のレジスト膜を第１の架橋層で覆うことによることを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１６】
前記第１のスペースシュリンクプロセスが、前記第１のレジスト開口パターンのレジスト開口部から加工変換差が生じる加工条件で前記下地膜をエッチングすることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１７】
前記第２のスペースシュリンクプロセスが、前記第２のレジスト開口パターンの他のレジスト開口部の幅を縮小した縮小レジスト開口部から前記下地膜をエッチングすることを特徴とする請求項１２〜１６のいずれか１項に記載の半導体装置の製造方法。
【請求項１８】
前記他のレジスト開口部の幅の縮小が、熱処理による前記第２のレジスト膜のリフローによることを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記レジスト開口部の幅の縮小は、光酸発生剤を含む前記第２のレジスト膜を用いて、酸と反応する架橋剤を含む第２の枠付けレジスト膜を塗付して加熱処理により前記第２のレジスト膜を第２の架橋層で覆うことによることを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項２０】
前記第２のスペースシュリンクプロセスが、前記第２のレジスト開口パターンのレジスト開口部から加工変換差が生じる加工条件で前記下地膜をエッチングすることを特徴とする請求項１２〜１６のいずれか１項に記載の半導体装置の製造方法。
【請求項２１】
前記第１及び第２の透光パターンが、前記透光部の周囲の近傍に前記解像度以下の幅の補助パターンを有することを特徴とする請求項１２〜２０のいずれか１項に記載の半導体装置の製造方法。
【請求項２２】
前記補助パターンが、前記透光部を透過する露光光に対して位相を１８０度シフトさせることを特徴とする請求項２１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置製造プロセスにおけるパターン形成方法に関し、特に、露光装置の解像度以下の微細パターンのホールパターン形成方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
現在、半導体プロセスの微細化が年々進行している。半導体装置製造用の層膜をパターンニングする微細加工技術の一つとしてフォトリソグラフィがある。
【０００３】
微細加工においては、フォトリソグラフィにより形成したレジストパターンをマスクとして、絶縁膜あるいは導電膜等の下地膜をエッチング加工する。フォトリソグラフィプロセスでは、露光装置を用いて、感光剤であるレジスト膜を塗布した半導体基板上に半導体装置パターンが転写される。具体的には、光源から出た露光光が、半導体装置の転写対象パターンが描画されたフォトマスクを透過し、光学系で縮小された後、半導体基板へ投影されレジストパターンが形成される
例えば、半導体基板上に堆積された絶縁膜にコンタクトホールを形成する場合、処理対象である絶縁膜の表面にレジストを塗布し、複数の透光部が形成されているフォトマスクを用いてレジスト膜を露光する。次に、レジスト膜を現像して、露光された部分に開口部を有するレジスト開口パターンを形成する。その後、レジスト開口パターンをマスクとして絶縁膜をエッチングし、コンタクトホールを形成する。なお、フォトリソグラフィ技術は、上述したコンタクトホールの形成だけでなく、半導体基板への不純物の導入や配線のパターン形成など各種の半導体装置製造プロセスで用いられている。
【０００４】
しかしながら、フォトリソグラフィでは光学的な解像度により形成できる微細なホールパターンには限界がある。これに対して、フォトリソグラフィで形成できる限界以下のホールパターンを実現する手法としてサーマルフロープロセス、架橋層形成プロセスあるいは加工条件によるスペースシュリンクプロセス等がある。
【０００５】
サーマルフロープロセスでは、まずフォトリソグラフィで可能な解像度Ｒ付近の開口パターンをレジスト膜上に形成する。その後、レジスト開口パターンに熱処理を施し、レジスト膜を軟化させ、リフローさせることでレジスト開口パターンのスペース幅を解像度以下に縮小させている（例えば、特許文献１参照）。
【０００６】
また、架橋層形成プロセスでは、光酸発生剤を含むレジスト膜にフォトリソグラフィで可能な解像度付近のレジスト開口パターンを形成する。次に、レジスト開口パターンを、酸の供給を受けて架橋する枠付けレジスト膜で覆う。加熱によりレジスト開口パターン中から枠付けレジスト膜中に酸を移動させ、界面に生じた架橋層をレジスト開口パターンの被覆層として形成する。その結果、レジスト開口パターンが縮小し、レジスト開口パターンのスペース幅を解像度以下に縮小させている（例えば、特許文献２参照）。
【０００７】
加工条件によるスペースシュリンクプロセスでは、フォトリソグラフィーで形成した解像度Ｒ付近のレジスト開口パターンをマスクとして、被加工材料膜をエッチングする。レジスト開口パターンを被加工材料膜の開口パターンに転写する際に、被加工材料膜開口パターンがレジスト開口パターン寸法よりも縮小するような加工変換差が生じる加工条件を選択し、被加工材料膜開口パターンのスペース幅を縮小させている。
【特許文献１】特開２００１−１９４７６９号公報（第６−７頁、図１）
【特許文献２】特開２００２−１３４３７９号公報（第３−４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、フォトリソグラフィでは、解像度以下の狭い間隔で解像度以下の微細な密集パターンを形成することが極めて難しいため、上述のスペースシュリンクプロセスはいずれも、適用が困難となる。更に、サーマルフロープロセスを密集したコンタクトホールパターンに対して適用する場合、コンタクトホール周辺のレジスト量が少ないためにリフローが不十分となる。そのため、解像度以下の寸法の微小なコンタクトホールパターンを形成することは困難である。
【０００９】
本発明は、このような課題を解決し、フォトリソグラフィの解像度以下の狭い間隔で解像度以下の微細な密集パターンを形成するホールパターン形成方法及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明の第１の態様は、露光装置の解像度と同程度以下の間隔で複数のホールの配列を形成する方法であって、（イ）第１のレジスト膜を下地膜に塗布し、（ロ）解像度以上の開口部の幅と隣接する開口部相互の間隔で配列された複数の第１のレジスト開口パターンを第１のレジスト膜に形成し、（ハ）第１のレジスト開口パターンに第１のスペースシュリンクプロセスを適用して下地膜に解像度以下の寸法の複数のホールを有する第１のホールパターンを形成し、（ニ）第１のレジスト膜を除去後下地膜上に新たに第２のレジスト膜を塗付し、（ホ）解像度以上の開口部の幅を有する第２のレジスト開口パターンを、第１のレジスト開口パターン相互の間の第２のレジスト膜に形成し、（ヘ）第２のレジスト開口パターンに第２のスペースシュリンクプロセスを適用して下地膜に解像度以下の寸法の複数の新たなホールを有する第２のホールパターンを形成することを含むホールパターン形成方法であることを要旨とする。
【００１１】
本発明の第２の態様は、（イ）半導体基板の表面に下地膜を堆積し、（ロ）露光装置の解像度と同程度以下の間隔で複数のホールの配列を形成する方法であって、第１のレジスト膜を下地膜上に塗布するステップ、解像度以上の開口部の幅と隣接する開口部相互の間隔で配列された複数の第１のレジスト開口パターンを第１のレジスト膜に形成するステップ、第１のレジスト開口パターンに第１のスペースシュリンクプロセスを適用して下地膜に解像度以下の寸法の複数のホールを有する第１のホールパターンを形成するステップ、第１のレジスト膜を除去後下地膜上に新たに第２のレジスト膜を塗付するステップ、解像度以上の開口部の幅を有する第２のレジスト開口パターンを、第１のレジスト開口パターン相互の間の第２のレジスト膜に形成するステップ、第２のレジスト開口パターンに第２のスペースシュリンクプロセスを適用して下地膜に解像度以下の寸法の複数の新たなホールを有する第２のホールパターンを形成するステップよりホールパターンを形成することを含む半導体装置の製造方法であることを要旨とする。
【発明の効果】
【００１２】
本発明によれば、フォトリソグラフィの解像度以下の狭い間隔で解像度以下の微細な密集パターンを形成するホールパターン形成方法及び半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下図面を参照して、本発明の実施の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１４】
本発明の実施の形態を説明する前に、先ず、パターン形成方法の説明に用いる露光装置６０について説明する。露光装置６０は、図１に示すように、縮小投影露光装置（ステッパ）で、縮小比は１／４としている。光源６２として、例えば波長λ：１９３ｎｍのアルゴンフロライド（ＡｒＦ）エキシマレーザが用いられている。照明光学系６４には、フライアイレンズ及びコンデンサレンズが含まれる。投影光学系６６は、投影レンズと開口絞り等により構成されている。露光光は、ステージ６８上の半導体基板７０上に、照明光学系６４と投影光学系６６との間に設置されたフォトマスク６５のパターンを縮小投影する。露光装置６０により半導体基板７０の表面に投影されるパターンの解像度Ｒは、約７０ｎｍである。
【００１５】
なお、説明の便宜上、露光装置６０として、ステッパを示しているが、ステッパの他にも、スキャナ等が使用可能である。また、縮小比を1／４としているが、任意の縮小比でもよいことは勿論である。また、光源６２として、ＡｒＦエキシマレーザを用いているが、他のクリプトンフロライド（ＫｒＦ）等のエキシマレーザ、あるいは、ｉ線やｇ線等の紫外線等を用いてもよいことは勿論である。以下の説明において、フォトマスク６５上のパターンの寸法としては、断りのない限り半導体基板７０上に縮小投影された寸法に換算して記述する。
【００１６】
図２は、半導体基板上の下地膜に設けられるコンタクトホール等の複数の開口部７３が直線状に密集周期Ｐｏで配列された密集パターンのレイアウトパターン７１の一例である。ここで、「密集パターン」及び「密集周期」とは、露光装置６０の解像度Ｒ程度あるいは解像度Ｒ以下の寸法の幅Ｗｏを有する開口部７３が解像度Ｒ程度あるいは解像度Ｒ以下の寸法の間隔Ｌｏで密集して配列されたパターン及び密集したパターン配列の周期である。一例として、幅Ｗｏ及び間隔Ｌｏが７０ｎｍで、密集周期Ｐｏは１４０ｎｍとして説明するが、幅Ｗｏ、間隔Ｌｏ及び密集周期Ｐｏは、露光装置の解像度Ｒ程度以下であれば、特に限定されるものではない。
【００１７】
（第１の実施の形態）
本発明の第１の実施の形態に係るパターン形成方法では、密集周期Ｐｏで解像度Ｒ以下の幅Ｗｏの複数の開口部７３を有するレイアウトパターン７１を、密集周期Ｐｏより大きい周期となるように複数のパターンに分割した複数のフォトマスク６５による分割露光が用いられる。また、フォトリソグラフィのパターン転写マージンを確保するため、分割されたフォトマスクの各パターンの幅は解像度Ｒ以上に拡大される。第１の実施の形態では、例えば図３及び図４に示すように、レイアウトパターン７１を２分割した第１のフォトマスク６５ａ及び第２のフォトマスク６５ｂが用いられる。
【００１８】
第１のフォトマスク６５ａは、図３（ａ）及び（ｂ）に示すように、透明基板７４ａの表面に設けられた遮光膜７２ａに、幅がＷの正方形の複数の透光部７６ａ〜７６ｆを周期Ｐで直線状に配列した第１の透光パターン７６を有する。第１の透光パターン７６の透光部７６ａ~７６ｆは、図２に示したレイアウトパターン７１において一つ置きに選択した複数の開口部７３に対応している。したがって、透光部７６ａ~７６ｆの周期Ｐは、２８０ｎｍとなる。透光部７６ａ〜７６ｆそれぞれの幅Ｗは、例えば図１の露光装置６０の解像度Ｒ以上の１００ｎｍとすれば、フォトリソグラフィのパターン転写マージンを十分に確保することができる。また、隣接する透光部７６ａ~７６ｆそれぞれの間隔Ｌは１８０ｎｍとなり、露光装置６０の解像度Ｒに対して十分に大きい値となる。
【００１９】
第２のフォトマスク６５ｂも、図４（ａ）及び（ｂ）に示すように、透明基板７４ｂの表面に設けられた遮光膜７２ｂに、幅がＷの正方形の複数の透光部７８ａ〜７８ｆを周期Ｐで直線状に配列した第２の透光パターン７８を有する。第２の透光パターン７８の透光部７８ａ〜７８ｆは、図２に示したレイアウトパターン７１において第１の透光パターン７６で一つ置きに選択された残りの複数の開口部７３に対応している。したがって、透光部７８ａ〜７８ｆの周期Ｐは、２８０ｎｍとなる。また、透光部７８ａ〜７８ｆそれぞれの幅Ｗを露光装置６０の解像度Ｒ以上の１００ｎｍとすることで、間隔Ｌも同様に解像度Ｒ以上の１８０ｎｍとなる。
【００２０】
第１及び第２のフォトマスク６５ａ、６５ｂの重ね合わせパターンは、図５に示すように、第１及び第２の透光パターン７６、７８の透光部７６ａ〜７６ｆ、７８ａ〜７８ｆのそれぞれが、レイアウトパターン７１と同様に密集周期Ｐｏで交互に直線状に配列されたパターンとなる。レイアウトパターン７１の開口部７３の幅Ｗｏが解像度Ｒ程度の７０ｎｍであるのに対し、透光部７６ａ〜７６ｆ、７８ａ〜７８ｆの幅Ｗは１００ｎｍと解像度Ｒ以上にしてある。その結果、図５の重ね合わせパタンでは、隣接する透光部７６ａ〜７６ｆ、７８ａ〜７８ｆの間隔Ｌａは４０ｎｍと短かくなる。なお、第１及び第２のフォトマスク６５ａ、６５ｂを用いてホールパターンを形成する分割露光では、ポジ型のレジストを用いる。
【００２１】
第１の実施の形態では、まず第１のフォトマスク６５ａの第１の透光パターン７６を半導体基板７０上の下地膜に塗布されたレジスト膜に転写する。第１の透光パターン７６の透光部７６ａ〜７６ｆの幅Ｗ及び間隔Ｌは、それぞれ１００ｎｍ及び１８０ｎｍと、露光装置６０の解像度Ｒより十分大きな値を有するため、透光部７６ａ〜７６ｆのそれぞれが転写されたレジスト開口部は、透光部７６ａ〜７６ｆとほぼ同様の幅Ｗ及び間隔Ｌで形成される。転写されたレジスト開口部に対して、スペースシュリンクプロセスを適用して、例えば、透光部７６ａ〜７６ｆとほぼ同じ周期Ｐで解像度Ｒ程度の寸法の複数のホールを下地膜に形成する。
【００２２】
その後、第２のフォトマスク６５ｂの第２の透光パターン７８を、第１の透光パターン７６からホールパタンが形成された下地膜に新たに塗布されたレジスト膜に転写する。第２の透光パターン７８の透光部７８ａ〜７８ｆは、図５に示したように、第１の透光パターン７６の透光部７６ａ〜７６ｆのそれぞれが転写されたホールのそれぞれの間の下地膜上に転写される。透光部７８ａ〜７８ｆのそれぞれが転写されたレジスト開口部に対して、再度スペースシュリンクプロセスを適用して、例えば光部７８ａ〜７８ｆとほぼ同じ周期Ｐで解像度Ｒ程度の寸法の複数のホールを新たに下地膜に形成する。
【００２３】
その結果、第１及び第２の透光パターン７６、７８から形成された複数のホールのそれぞれを交互に配列したホールパターンが形成される。したがって、ホールパターンの周期は、レイアウトパターン７１の周期Ｐｏとほぼ同様の約１４０ｎｍとなる。このようにして、第１の実施の形態では、露光装置６０の解像度Ｒより大きい幅Ｗ及び間隔Ｌを有する第１及び第２のフォトマスク６５ａ、６５ｂを用いた分割露光により、密集周期で解像度Ｒ程度の幅を有するホールパターンを形成することができる。
【００２４】
以下に、第１及び第２のフォトマスク６５ａ、６５ｂを用いて形成したレジスト開口パターンに対してスペースシュリンクプロセスを適用する第１の実施の形態に係るパターン形成方法を、実施例１〜３により詳細に説明する。
【実施例１】
【００２５】
本発明の第１の実施の形態の実施例１では、スペースシュリンクプロセスとして、サーマルフロープロセスを用いる。サーマルフロープロセスでは、まず図６（ａ）及び（ｂ）に示すように、半導体基板７０上に塗布したレジスト膜８２に、露光装置６０により第１あるいは第２のフォトマスク６５ａ、６５ｂの第１あるいは第２の透光パターン７６、７８を転写して、複数のレジスト開口部８４を形成する。
【００２６】
その後、半導体基板７０を、例えば１００℃〜１５０℃の範囲の温度で加熱してサーマルフロープロセスを行う。サーマルフロープロセスにより、図７（ａ）及び（ｂ）に示すように、図６のレジスト開口部８４周辺のレジスト膜８２が熱流動（リフロー）するため、リフローレジスト膜８２ａに形成される縮小レジスト開口部８６の幅ＷＲｓの寸法は狭くなり、縮小レジスト開口部８６の形状は丸くなる。レジスト膜８２はほぼ均等にリフローするため、縮小レジスト開口部８６の周期ＰＲは、レジスト開口部８４の周期ＰＲとほぼ同様の寸法である。
【００２７】
第１あるいは第２の透光パターン７６、７８の透光部７６ａ〜７６ｆ、７８ａ〜７８ｆの幅Ｗ及び間隔Ｌは解像度Ｒより大きく、周期Ｐも密集周期Ｐｏより広くしてある。図８（ａ）には、透光部の幅を１００ｎｍ、間隔を１８０ｎｍとして、露光裕度と焦点深度（ＤＯＦ）の関係をリソグラフィシミュレーションにより求めたマージン曲線が実線で示されている。また、図８（ａ）には、半導体装置で最低限必要とされる露光裕度及びＤＯＦが点線で示されている。例えば、マージン曲線が点線と交差する場合は、露光量及びフォーカスのばらつきに対して露光裕度あるいはＤＯＦが不十分となり、透光部の転写が忠実にできなくなる。実施例１では、透光部７６ａ〜７６ｆ、７８ａ〜７８ｆの幅Ｗ及び間隔Ｌの寸法は１００ｎｍ及び１８０ｎｍであり、十分な露光裕度を有している。したがって、転写されるレジスト開口部８４の幅Ｗ及び間隔Ｌは、１００ｎｍ及び１８０ｎｍとなる。
【００２８】
図８（ｂ）に、例えばサーマルフロープロセスの加熱温度を１３５℃とした場合のレジスト開口部のスペースシュリンク量とレジストパターン間隔との関係を示す。図８（a）から明らかなように、スペースシュリンク量は、レジストパターン間隔の増加に伴い増加する。レジストパターン間隔を１８０ｎｍとすれば、スペースシュリンク量は３０ｎｍとなる。また、レジストパターン間隔が、解像度Ｒ以下の範囲では、レジスト開口部周辺のレジスト膜のリフロー量が不十分となるためスペースシュリンク量は大きく減少している。したがって、サーマルフロープロセスの加熱温度を、例えば１３５℃とすれば、縮小レジスト開口部８６の幅ＷＲｓは、７０ｎｍとなる。
【００２９】
このように、実施例１によれば、解像度Ｒ程度の微細な縮小レジスト開口部８６が形成できる。また、縮小レジスト開口部８６の幅ＷＲｓは、サーマルフロープロセスの加熱温度やレジスト開口部８４の間隔Ｌにより解像度Ｒ以下に形成することも可能である。
【００３０】
次に、第１及び第２のフォトマスク６５ａ、６５ｂから転写されるレジスト開口パターンに、スペースシュリンクプロセスとしてサーマルフロープロセスを適用して、半導体装置の製造に用いるパターン形成方法を、図９〜図１８により説明する。なお、図２に示した密集周期Ｐｏで配列された密集パターンのレイアウトパターン７１は、例えば絶縁膜等の下地膜に形成されるコンタクトホールパターンとしている。しかし、密集パターンとしては、コンタクトホールに限らず、例えば、ビアホール等の半導体装置に形成される他のパターンであってもよい。
【００３１】
（イ）まず、図９に示すように、半導体基板７０の表面に堆積した下地膜８０上に第１のレジスト膜８８を塗布する。半導体基板７０及び第１のフォトマスクを図１の露光装置６０に搭載し、第１の透光パターン７６を転写して、図１０に示すように、第１のレジスト膜８８ａにレジスト開口部９０ａ〜９０ｆを有する第１のレジスト開口パターン９０を形成する。例えば、レジスト開口部９０ａ〜９０ｆの周期ＰＲ及び幅ＷＲは、それぞれ約２８０ｎｍ及び１００ｎｍである。
【００３２】
（ロ）第１のレジスト開口パターン９０が形成された半導体基板７０を、例えば１３５℃で加熱しサーマルフロープロセスを行う。その結果、図１１に示すように、第１のリフローレジスト膜８８ｂに、レジスト開口部９０ａ〜９０ｆの幅ＷＲが縮小した縮小レジスト開口部９２ａ〜９２ｆを有する第１の縮小レジスト開口パターン９２が形成される。縮小レジスト開口部９２ａ〜９２ｆの幅ＷＲｓは、約７０ｎｍと解像度Ｒ程度に縮小される。
【００３３】
（ハ）第１のリフローレジスト膜８８ｂをマスクとして、例えば反応性イオンエッチング（ＲＩＥ）法等により縮小レジスト開口部９２ａ〜９２ｆの下地膜８０を選択的にエッチングする。その結果、図１２に示すように、下地膜８０ａにホール９４ａ〜９４ｆを有する第１のホールパターン９４が形成される。第１のリフローレジスト膜８８ｂをアッシング等により除去すると、図１３に示すように、半導体基板７０の表面に、周期ＰＩが約２８０ｎｍで幅ＷＩが約７０ｎｍのホール９４ａ〜９４ｆを有する第１のホールパターン９４が形成された下地膜８０ａが得られる。
【００３４】
（ニ）次に、図１４に示すように、半導体基板７０の表面に第１のホールパターン９４が設けられた下地膜８０ａ上に第２のレジスト膜９６を塗布する。半導体基板７０及び第２のフォトマスクを露光装置６０に搭載する。ここで、第２の透光パターン７８の透光部７８ａ〜７８ｆは、第１のホールパターン９４のホール９４ａ〜９４ｆそれぞれの間の下地膜８０ａの中央部に転写されるように位置合わせされる。第２の透光パターン７８を転写して、図１５に示すように、第２のレジスト膜９６ａにレジスト開口部９８ａ〜９８ｆを有する第２のレジスト開口パターン９８が形成される。レジスト開口部９８ａ〜９８ｆの周期ＰＲ及び幅ＷＲは、それぞれ約２８０ｎｍ及び１００ｎｍである。
【００３５】
（ホ）第２のレジスト開口パターン９８が形成された半導体基板７０を、例えば１３５℃で加熱しサーマルフロープロセスを行う。その結果、図１６に示すように、第２のリフローレジスト膜９６ｂに、レジスト開口部９８ａ〜９８ｆの幅ＷＲが縮小した縮小レジスト開口部１００ａ〜１００ｆを有する第２の縮小レジスト開口パターン１００が形成される。縮小レジスト開口部１００ａ〜１００ｆの幅ＷＲｓは、約７０ｎｍと解像度Ｒ程度に縮小される。
【００３６】
（ヘ）第２のリフローレジスト膜９６ｂをマスクとして、例えばＲＩＥ法等により縮小レジスト開口部１００ａ〜１００ｆの下地膜８０ａを選択的にエッチングする。その結果、図１７に示すように、下地膜８０ｂにホール１０２ａ〜１０２ｆを有する第２のホールパターン１０２が形成される。第２のリフローレジスト膜９６ｂをアッシング等により除去すると、図１８に示すように、半導体基板７０の表面の第１のホールパターン９４のホール９４ａ〜９４ｆそれぞれの間に、周期ＰＩが約２８０ｎｍで幅ＷＩが約７０ｎｍのホール１０２ａ〜１０２ｆを有する第２のホールパターン１０２が形成され、下地膜８０ｂにホールパターン１０３が得られる。
【００３７】
第１及び第２のホールパターン９４、１０２からなるホールパターン１０３は、図１９に示すように、周期ＰＩｏが約１４０ｎｍで、幅ＷＩが約７０ｎｍのホール９４ａ〜９４ｆ及び１０２ａ〜１０２ｆがそれぞれ交互に配列されている。このように、第１の実施の形態の実施例１に係るパターン形成方法によれば、第１及び第２のフォトマスク６５ａ、６５ｂを用いた分割露光により、密集周期ＰＩｏで解像度Ｒ程度の幅ＷＩを有するホールパターン１０３を形成することができる。
【００３８】
第１の実施の形態の実施例１では、レイアウトパターン７１を２分割している。しかし、更にレイアウトパターン７１の密集周期Ｐｏが小さくなり、ホールパターン寸法が解像度Ｒ以下と微細になる場合、レジスト膜のリフロー特性を考慮して、レイアウトパターン７１を３分割以上にしてもよいことは勿論である。
【実施例２】
【００３９】
本発明の第１の実施の形態の実施例２では、スペースシュリンクプロセスとして架橋層形成プロセスを用いる。架橋層形成プロセスでは、まず図２０（ａ）及び（ｂ）に示すように、半導体基板７０上に塗布した光酸発生剤を含むレジスト膜１０４に、露光装置６０により第１あるいは第２のフォトマスク６５ａ、６５ｂの第１あるいは第２の透光パターン７６、７８を露光して、複数のレジスト開口部１０６を転写する。レジスト開口部１０６は、第１あるいは第２の透光パターン７６、７８の透光部７６ａ〜７６ｆ、７８ａ〜７８ｆの幅Ｗ、間隔Ｌ及び周期Ｐとほぼ同様の、幅ＷＲ、間隔ＬＲ及び周期ＰＲの寸法で転写される。レジスト膜１０４に含まれる光酸発生剤としては、例えば、スルホニウム塩や尿素等が用いられる。
【００４０】
その後、図２１に示すように、レジスト膜１０４を有する半導体基板７０に架橋剤を含む枠付けレジスト膜１１０を塗布する。架橋剤としては、酸により熱硬化する尿素系やメラミン系等の水溶性架橋剤が用いられる。枠付けレジスト膜１１０の塗布後に、例えば１００℃〜１２０℃で加熱してミキシングベークを行うと、露光の際に発生したレジスト膜１０４中の酸が枠付けレジスト膜１１０に拡散し、図２２に示すように、レジスト膜１０４の側面及び表面を覆って酸により熱硬化した架橋層１１２が成長し、縮小レジスト開口部１０８が形成される。その後、未架橋の枠付けレジスト膜１１０を除去すると、図２３に示すように、レジスト膜１０４上に成長した架橋層１１２の厚さにより縮小レジスト開口部１０８が形成される。縮小レジスト開口部１０８の幅ＷＲｓは、レジスト開口部１０６の幅ＷＲに比べ小さくなる。一方、架橋層１１２は等方的に成長するので、縮小レジスト開口部１０８の周期ＰＲは、変化しない。縮小レジスト開口部１０８の幅ＷＲｓは、ミキシングベーク温度に依存する。例えば１１０℃でミキシングベークを行うと、縮小レジスト開口部１０８の幅ＷＲｓは、ほぼ７０ｎｍとなり、解像度Ｒ程度に縮小することができる。ミキシングベーク条件を適宜設定すれば、縮小レジスト開口部１０８の幅ＷＲｓを解像度Ｒ以下にすることができることは、勿論である。
【００４１】
次に、第１及び第２のフォトマスク６５ａ、６５ｂから転写されるレジスト開口パターンに、スペースシュリンクプロセスとして架橋層形成プロセスを適用して、半導体装置の製造に用いるパターン形成方法を、図２４〜図３１により説明する。
【００４２】
（イ）まず、半導体基板７０の表面に堆積した下地膜８０上に光酸発生剤を含むレジスト膜を塗布する。半導体基板７０及び第１のフォトマスク６５ａを図１の露光装置６０に搭載し、第１の透光パターン７６を転写して、図２４に示すように、第１のレジスト膜１１４にレジスト開口部１１６ａ〜１１６ｆを有する第１のレジスト開口パターン１１６を形成する。例えば、レジスト開口部１１６ａ〜１１６ｆの周期ＰＲ及び幅ＷＲは、それぞれ約２８０ｎｍ及び１００ｎｍである。
【００４３】
（ロ）第１のレジスト開口パターン１１６が形成された半導体基板７０上に、図２５に示すように、架橋剤を含む第１の枠付けレジスト膜１１８を塗布し、例えば１１０℃で加熱してミキシングベークを行う。その結果、第１のレジスト膜１１４の側面及び表面を覆って第１の架橋層１２０が成長し、縮小レジスト開口部１２２ａ〜１２２ｆを有する第１の縮小レジスト開口パターン１２２が形成される。その後、未架橋の第１の枠付けレジスト膜１１８を除去し、図２６に示すように、下地膜８０が露出した第１の縮小レジスト開口パターン１２２の縮小レジスト開口部１２２ａ〜１２２ｆが得られる。第１のレジスト膜１１４と同じ周期Ｐの縮小レジスト開口部１２２ａ〜１２２ｆの幅ＷＲｓは、約７０ｎｍと解像度Ｒ程度に縮小される。
【００４４】
（ハ）第１の架橋層１２０で覆われた第１のレジスト膜１１４をマスクとして、例えばＲＩＥ法等により縮小レジスト開口部１２２ａ〜１２２ｆの下地膜８０を選択的にエッチングする。そして、第１の架橋層１２０で覆われた第１のレジスト膜１１４をアッシング等により除去すると、図２７に示すように、半導体基板７０の表面に、周期ＰＩが約２８０ｎｍで幅ＷＩが約７０ｎｍのホール１２４ａ〜１２４ｆを有する第１のホールパターン１２４が設けられた下地膜８０ａが得られる。
【００４５】
（ニ）次に、半導体基板７０の表面に第１のホールパターン１２４が設けられた下地膜８０ａ上に新たに光酸発生剤を含むレジスト膜を新たに塗布する。半導体基板７０及び第２のフォトマスクを露光装置６０に搭載する。ここで、第２の透光パターン７８の透光部７８ａ〜７８ｆは、第１のホールパターン１２４のホール１２４ａ〜１２４ｆそれぞれの間の下地膜８０ａの中央部に転写されるように位置合わせされる。第２の透光パターン７８を転写して、図２８に示すように、第２のレジスト膜１２６にレジスト開口部１２８ａ〜１２８ｆを有する第２のレジスト開口パターン１２８を形成する。レジスト開口部１２８ａ〜１２８ｆの周期ＰＲ及び幅ＷＲは、それぞれ約２８０ｎｍ及び１００ｎｍである。
【００４６】
（ホ）第２のレジスト開口パターン１２８が形成された半導体基板７０上に、図２９に示すように、架橋剤を含む第２の枠付けレジスト膜１３０を塗布し、例えば１１０℃で加熱してミキシングベークを行う。その結果、第２のレジスト膜１２６の側面及び表面を覆って第２の架橋層１３２が成長し、縮小レジスト開口部１３４ａ〜１３４ｆを有する第２の縮小レジスト開口パターン１３４が形成される。その後、未架橋の第２の枠付けレジスト膜１３０を除去し、図３０に示すように、下地膜８０ａが露出した第２の縮小レジスト開口パターン１３４の縮小レジスト開口部１３４ａ〜１３４ｆが得られる。第２のレジスト膜１２６と同じ周期ＰＲの縮小レジスト開口部１３４ａ〜１３４ｆの幅ＷＲｓは、約７０ｎｍと解像度Ｒ程度に縮小される。
【００４７】
（ヘ）第２の架橋層１３２で覆われた第２のレジスト膜１２６をマスクとして、例えばＲＩＥ法等により縮小レジスト開口部１３４ａ〜１３４ｆの下地膜８０ａを選択的にエッチングする。そして、第２の架橋層１３２で覆われた第２のレジスト膜１２６をアッシング等により除去すると、図３１に示すように、半導体基板７０の表面の第１のホールパターン１２４のホール１２４ａ〜１２４ｆそれぞれの間に、ホール１３６ａ〜１３６ｆを有する第２のホールパターン１３６が形成される。その結果、下地膜８０ｂに、周期ＰＩｏが約１４０ｎｍで幅ＷＩが約７０ｎｍのホールパターン１３７が得られる。
【００４８】
このように、第１の実施の形態の実施例２に係るパターン形成方法によれば、第１及び第２のフォトマスク６５ａ、６５ｂを用いた分割露光により、密集周期ＰＩｏで解像度Ｒ程度の幅ＷＩを有するホールパターン１３７を形成することができる。
【実施例３】
【００４９】
本発明の第１の実施の形態の実施例３では、スペースシュリンクプロセスとして、加工条件により加工変換差が生じるプロセスを用いる。加工変換差によるスペースシュリンクプロセスでは、まず図３２（ａ）及び（ｂ）に示すように、半導体基板７０上に塗布したレジスト膜８２に、露光装置６０により第１あるいは第２のフォトマスク６５ａ、６５ｂの第１あるいは第２の透光パターン７６、７８を転写して、複数のレジスト開口部１３８を形成する。レジスト開口部１３８は、透光部７６ａ〜７６ｆ、７８ａ〜７８ｆとほぼ同様の寸法の幅ＷＲ、間隔ＬＲ及び周期ＰＲで転写される。
【００５０】
その後、ＲＩＥ法等により、加工変換差が生じるエッチング条件でスペースシュリンクプロセスを行う。エッチング条件として、例えば、パーフルオロシクロブタン（Ｃ4Ｆ8）と酸素（Ｏ2）の混合ガスを約１０Ｐａとし、エッチングチャンバ底部の温度をエッチングチャンバ上部及び半導体基板７０の温度より約２０℃低くする。更に、Ｏ2の流量を下げて、印加高周波電力を４００Ｗでエッチングを行う。Ｃ4Ｆ8／Ｏ2混合ガスの導入圧力は、通常より約２倍高くしているため、異方性エッチングとなる。また、エッチングチャンバ底部が低温に保持されているため、エッチングされたホールの側壁に反応生成物が堆積しやすくなる。更に、Ｏ2の流量を下げて、堆積物の除去を防止している。その結果、レジスト膜８２の近傍領域がエッチングされないような加工変換差が生じるエッチング条件のスペースシュリンクプロセスが実現でき、図３３に示すように、下地膜８０ｃに形成されるホール１４０の幅ＷＩが、レジスト開口部１３８より縮小する。また、半導体基板７０を、例えば−１０℃〜−５０℃以下の低温にしてエッチングを行うと、反応生成物である重合膜による側壁保護効果のため順メサ形状のエッチング側壁が得られる。このように、レジスト膜８２のエッジより順メサ形状に傾斜が生じるエッチング条件でスペースシュリンクプロセスを行うと、図３４に示すように、下地膜８０ｄに形成されるホール１４２の底部の幅ＷＩが、レジスト開口部１３８より縮小する。図３３及び図３４のスペースシュリンクプロセスでは、ホール１４０、１４２の周期ＰＩは、レジスト開口部１３８の周期ＷＲとほぼ同じ寸法である。
【００５１】
次に、第１及び第２のフォトマスク６５ａ、６５ｂから転写されるレジスト開口パターンに、図３３に示した加工変換差によるスペースシュリンクプロセスを適用して、半導体装置の製造に用いるパターン形成方法を、図３５〜図３９により説明する。
【００５２】
（イ）まず、半導体基板７０の表面に堆積した下地膜８０上にレジスト膜を塗布する。半導体基板７０及び第１のフォトマスク６５ａを図１の露光装置６０に搭載し、第１の透光パターン７６を転写して、図３５に示すように、第１のレジスト膜１４４にレジスト開口部１４６ａ〜１４６ｆを有する第１のレジスト開口パターン１１６を形成する。例えば、レジスト開口部１４６ａ〜１４６ｆの周期ＰＲ及び幅ＷＲは、それぞれ約２８０ｎｍ及び１００ｎｍである。
【００５３】
（ロ）第１のレジスト開口パターン１４６が形成された半導体基板７０上に、図３６に示すように、加工変換差が生じるスペースシュリンクプロセスを行い、下地膜８０ａにホール１４８ａ〜１４８ｆを有する第１のホールパターン１４８が形成される。第１のレジスト膜１４４の周期ＰＲと同じ周期ＰＩのホール１４８ａ〜１４８ｆの幅ＷＩは、約７０ｎｍと解像度Ｒ程度に縮小される。
【００５４】
（ハ）次に、第１のレジスト膜１４４をアッシング等により除去し、半導体基板７０の表面に第１のホールパターン１２４が設けられた下地膜８０ａ上に新たにレジスト膜を塗布する。半導体基板７０及び第２のフォトマスクを露光装置６０に搭載する。ここで、第２の透光パターン７８の透光部７８ａ〜７８ｆは、第１のホールパターン１４８のホール１４８ａ〜１４８ｆそれぞれの間の下地膜８０ａ上の中央部に転写されるように位置合わせされる。第２の透光パターン７８を転写して、図３７に示すように、第２のレジスト膜１５０にレジスト開口部１５２ａ〜１５２ｆを有する第２のレジスト開口パターン１５２を形成する。レジスト開口部１５２ａ〜１５２ｆの周期ＰＲ及び幅ＷＲは、それぞれ約２８０ｎｍ及び１００ｎｍである。
【００５５】
（ニ）第２のレジスト開口パターン１５２が形成された半導体基板７０上に、図３８６に示すように、加工変換差が生じるスペースシュリンクプロセスを行い、下地膜８０ｂにホール１５４ａ〜１５４ｆを有する第２のホールパターン１５４が形成される。第２のレジスト膜１５０の周期ＰＲと同じ周期ＰＩのホール１５４ａ〜１５４ｆの幅ＷＩは、約７０ｎｍと解像度Ｒ程度に縮小される。
【００５６】
（ホ）第２のレジスト膜１５０をアッシング等により除去すると、図３９に示すように、半導体基板７０の表面の第１のホールパターン１４８のホール１４８ａ〜１４８ｆそれぞれの間に、ホール１５４ａ〜１５４ｆを有する第２のホールパターン１５４が得られる。その結果、下地膜８０ｂに周期ＰＩｏが１４０ｎｍで幅ＷＩが７０ｎｍのホールパターン１５５が得られる。
【００５７】
このように、第１の実施の形態の実施例２に係るパターン形成方法によれば、第１及び第２のフォトマスク６５ａ、６５ｂを用いた分割露光により、密集周期ＰＩｏで解像度Ｒ程度の幅ＷＩを有するホールパターン１５５を形成することができる。
【００５８】
（第２の実施の形態）
本発明の第２の実施の形態に係るパターン形成方法で用いる第１及び第２のフォトマスク６５ｃ、６５ｄは、図４０及び図４１に示すように、図３及び図４に示した第１の実施の形態に係る第１及び第２のフォトマスク６５ａ、６５ｂの透光部７６ａ~７６ｆ、７８ａ~７８ｆの近傍に、解像度以下補助形状（ＳＲＡＦ）透光部（補助パターン）１５６を配置したものである。ＳＲＡＦ透光部１５６は、ホールパターンを転写する際、投影像の解像度を向上させる働きをする。ＳＲＡＦ透光部１５６は、例えば、図２に示したレイアウトパターン７１のような密集周期Ｐｏを有する密集パターンでは、開口部７３間の間隔Ｌｏに配置することは寸法上困難である。第１及び第２のフォトマスク６５ｃ、６５ｄでは、密集周期Ｐｏより大きい周期となるようにレイアウトパターン７１を複数のパターンに分割している。したがって、透光部７６ａ~７６ｆ、７８ａ~７８ｆそれぞれのパターンの間は、ＳＲＡＦ透光部１５６の配置に十分な間隔Ｌが確保されている。
【００５９】
第１のフォトマスク６５ｃは、図４０（ａ）及び（ｂ）に示すように、透明基板７４の表面に設けられた遮光膜７２に、幅がＷの正方形の複数の透光部７６ａ〜７６ｆを周期Ｐで直線状に配列した第１の透光パターン７６と、透光部７６ａ〜７６ｆの４辺の近傍に配置されたＳＲＡＦ透光部１５６を有する。ＳＲＡＦ透光部１５６は、長手方向が透光部７６ａ〜７６ｆの４辺に平行にほぼ同じ長さであり、短手方向の幅ＷＳは解像度以下の寸法である。第１の透光パターン７６の透光部７６ａ~７６ｆは、図２に示したレイアウトパターン７１において一つ置きに選択した複数の開口部７３に対応している。したがって、透光部７６ａ~７６ｆの周期Ｐは、２８０ｎｍとなる。また、透光部７６ａ〜７６ｆの幅Ｗは、例えば図１の露光装置６０の解像度Ｒ以上の１００ｎｍとしいる。隣接する透光部７６ａ~７６ｆの間隔Ｌは、１８０ｎｍと露光装置の解像度Ｒに対して十分に大きい値となる。
【００６０】
第２のフォトマスク６５ｄも、図４１に示すように、遮光膜７２に幅がＷの正方形の複数の透光部７８ａ〜７８ｆを周期Ｐで直線状に配列した第２の透光パターン７８と、透光部７８ａ〜７８ｆの４辺の近傍に配置されたＳＲＡＦ透光部１５６を有する。ＳＲＡＦ透光部１５６は、長手方向が透光部７８ａ〜７８ｆの４辺に平行にほぼ同じ長さであり、短手方向の幅ＷＳは解像度以下の寸法である。第２の透光パターン７８の透光部７８ａ〜７８ｆは、図２に示したレイアウトパターン７１において第１の透光パターン７６で一つ置きに選択された残りの複数の開口部７３に対応している。したがって、透光部７８ａ〜７８ｆの周期Ｐも、２８０ｎｍとなる。また、透光部７８ａ〜７８ｆの幅Ｗ及び間隔Ｌも、露光装置６０の解像度Ｒ以上の１００ｎｍ及び１８０ｎｍである。
【００６１】
第２の実施の形態では、第１及び第２のフォトマスク６５ｃ、６５ｄにＳＲＡＦ透光部１５６が配置されている点が、第１の実施の形態と相違している。他は第１の実施の形態と同様であるので、重複した記載は省略する。
【００６２】
次に、第１及び第２のフォトマスク６５ｃ、６５ｄから転写されるレジスト開口パターンに、スペースシュリンクプロセスとしてサーマルフロープロセスを適用して、半導体装置の製造に用いるパターン形成方法を、図４２〜図４７により説明する。なお、スペースシュリンクプロセスとしては、サーマルフロープロセスに限定されず、例えば、架橋層形成プロセスあるいは加工変換差によるスペースシュリンクプロセスが適用できることは、勿論である。
【００６３】
（イ）まず、半導体基板７０の表面に堆積した下地膜８０上にレジスト膜を塗布する。半導体基板７０及び第１のフォトマスク６５ｃを図１の露光装置６０に搭載し、第１の透光パターン７６を転写して、図４２に示すように、第１のレジスト膜１５８にレジスト開口部１６２ａ〜１６２ｆを有する第１のレジスト開口パターン１６２を形成する。例えば、レジスト開口部１６２ａ〜１６２ｆの周期ＰＲ及び幅ＷＲは、それぞれ約２８０ｎｍ及び１００ｎｍである。なお、レジスト開口部１６２ａ〜１６２ｆの周囲の第１のレジスト膜１５８の端部には、ＳＲＡＦ透光部１５６に対応して窪み１６０が発生している。
【００６４】
（ロ）第１のレジスト開口パターン９０が形成された半導体基板７０を、例えば１３５℃で加熱しサーマルフロープロセスを行う。その結果、図４３に示すように、第１のリフローレジスト膜１５８ａに、レジスト開口部１６２ａ〜１６２ｆのスペースが縮小した縮小レジスト開口部１６４ａ〜１６４ｆを有する第１の縮小レジスト開口パターン１６４が形成される。縮小レジスト開口部１６４ａ〜１６４ｆの幅ＷＲｓは、約７０ｎｍと解像度Ｒ程度に縮小される。また、縮小レジスト開口部１６４ａ〜１６４ｆの周囲の第１のリフローレジスト膜１５８ａには窪み１６０ａが残存している。
【００６５】
（ハ）第１のリフローレジスト膜１５８ａをマスクとして、例えば反応性イオンエッチング（ＲＩＥ）法等により縮小レジスト開口部１６４ａ〜１６４ｆの下地膜８０を選択的にエッチングする。その後、第１のリフローレジスト膜１５８ａをアッシング等により除去して、図４４に示すように、半導体基板７０の表面に、周期ＰＩが約２８０ｎｍで幅ＷＩが約７０ｎｍのホール１６６ａ〜１６６ｆを有する第１のホールパターン１６６が形成された下地膜８０ａが得られる。
【００６６】
（ニ）次に、半導体基板７０の表面に第１のホールパターン１６６が設けられた下地膜８０ａ上にレジスト膜を塗布する。半導体基板７０及び第２のフォトマスクを露光装置６０に搭載する。ここで、第２の透光パターン７８の透光部７８ａ〜７８ｆは、第１のホールパターン１６６のホール１６６ａ〜１６６ｆ間の下地膜８０ａそれぞれの中央部に転写されるように位置合わせされる。第２の透光パターン７８を転写して、図４５に示すように、第２のレジスト膜１６７にレジスト開口部１７０ａ〜１７０ｆを有する第２のレジスト開口パターン１７０が形成される。レジスト開口部１７０ａ〜１７０ｆの周期ＰＲ及び幅ＷＲは、それぞれ約２８０ｎｍ及び１００ｎｍである。なお、レジスト開口部１７０ａ〜１７０ｆの周囲の第２のレジスト膜１６７の端部には、ＳＲＡＦ透光部１５６に対応して窪み１６８が発生している。
【００６７】
（ホ）第２のレジスト開口パターン１７０が形成された半導体基板７０を、例えば１３５℃で加熱しサーマルフロープロセスを行う。その結果、図４６に示すように、第２のリフローレジスト膜１６７ａに、レジスト開口部１７０ａ〜１７０ｆのスペースが縮小した縮小レジスト開口部１７２ａ〜１７２ｆを有する第２の縮小レジスト開口パターン１７２が形成される。縮小レジスト開口部１７２ａ〜１７２ｆの幅ＷＲｓは、約７０ｎｍと解像度Ｒ程度に縮小される。また、縮小レジスト開口部１７２ａ〜１７２ｆの周囲の第２のリフローレジスト膜１６７ａには窪み１６８ａが残存している。
【００６８】
（ヘ）第２のリフローレジスト膜１６７ａをマスクとして、例えばＲＩＥ法等により縮小レジスト開口部１７２ａ〜１７２ｆの下地膜８０ａを選択的にエッチングする。その後、第２のリフローレジスト膜１６７ａをアッシング等により除去して、図４７に示すように、下地膜８０ｂにホール１７４ａ〜１７４ｆを有する第２のホールパターン１７４が形成される。その結果、半導体基板７０の表面の第１のホールパターン１６６のホール１６６ａ〜１６６ｆそれぞれの間に、周期ＰＩｏが約１４０ｎｍで幅ＷＩが約７０ｎｍのホールパターン１７５が得られる。
【００６９】
このように、第２の実施の形態に係るパターン形成方法によれば、第１及び第２のフォトマスク６５ｃ、６５ｄを用いた分割露光により、密集周期ＰＩｏで解像度Ｒ程度の幅ＷＩを有するホールパターン１７５を形成することができる。
【００７０】
また、上述の第２の実施の形態の説明では、透明基板７４上の遮光膜７２を除去したＳＲＡＦ透光部１５６を用いている。更に解像度を向上させるために、位相シフト技術により露光光の位相を１８０度反転させるレベンソン型のＳＲＡＦを用いてもよい。例えば、第１のフォトマスク６５ｅのＳＲＡＦ透光部１７６は、図４８（ａ）及び（ｂ）に示すように、透明基板７４に掘り込みを設けて、露光光の位相を１８０度反転させている。図示しない第２のフォトマスクも、同様にレベンソン型のＳＲＡＦ透光部１７６を配置する。なお、図４８に示したレベンソン型のＳＲＡＦ透光部１７６は、透明基板７４に掘り込みを設けた構造としている。しかし、透明基板７４に掘り込みを設けず、露光光の位相を１８０度反転させる位相シフタをＳＲＡＦ透光部に堆積した構造でもよい。
【００７１】
（その他の実施の形態）
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施の形態及び運用技術が明らかとなろう。
【００７２】
例えば、本発明の第１及び第２の実施の形態においては、図２に示したように、複数のホールが１次元で直線状に密集周期Ｐｏで配列された密集パターンのレイアウトパターン７１を例として説明したが、密集パターンとしては、２次元に平面上に配列されていてもよい。複数のホールが平面的に配列された密集パターンのレイアウトパターンを分割してフォトマスクを作製する場合、ホールに対応する透光部のスペース幅を解像度Ｒ以上に広げ、且つ、各透光部間の平面上での距離を解像度Ｒより十分に大きくすればよい。
【００７３】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施の形態に係るホールパターン形成方法の説明に用いる露光装置の概略構成図である。
【図２】本発明の実施の形態に係るホールパターン形成方法の説明に用いるレイアウトパターンの一例を示す概略図である。
【図３】本発明の第１の実施の形態に係るホールパターン形成方法で用いる第１のフォトマスクの一例を示す図である。
【図４】本発明の第１の実施の形態に係るホールパターン形成方法で用いる第２のフォトマスクの一例を示す図である。
【図５】本発明の第１の実施の形態に係るホールパターン形成方法で用いる第１及び第２のフォトマスクの重ね合わせの一例を示す図である。
【図６】本発明の第１の実施の形態の実施例１に係るスペースシュリンクプロセスを適用するパターンの一例を説明する図である。
【図７】本発明の第１の実施の形態の実施例１に係るスペースシュリンクプロセスを適用したパターンの一例を示す図である。
【図８】本発明の第１の実施の形態の実施例１に係るスペースシュリンクプロセスの（ａ）露光裕度に対する焦点深度の関係、及び（ｂ）レジストパタン間隔に対するスペースシュリンク量の関係の一例を示す図である。
【図９】本発明の第１の実施の形態の実施例１に係るパターン形成方法を説明する工程断面図（その１）である。
【図１０】本発明の第１の実施の形態の実施例１に係るホールパターン形成方法を説明する工程断面図（その２）である。
【図１１】本発明の第１の実施の形態の実施例１に係るホールパターン形成方法を説明する工程断面図（その３）である。
【図１２】本発明の第１の実施の形態の実施例１に係るホールパターン形成方法を説明する工程断面図（その４）である。
【図１３】本発明の第１の実施の形態の実施例１に係るホールパターン形成方法を説明する工程断面図（その５）である。
【図１４】本発明の第１の実施の形態の実施例１に係るホールパターン形成方法を説明する工程断面図（その６）である。
【図１５】本発明の第１の実施の形態の実施例１に係るホールパターン形成方法を説明する工程断面図（その７）である。
【図１６】本発明の第１の実施の形態の実施例１に係るホールパターン形成方法を説明する工程断面図（その８）である。
【図１７】本発明の第１の実施の形態の実施例１に係るホールパターン形成方法を説明する工程断面図（その９）である。
【図１８】本発明の第１の実施の形態の実施例１に係るホールパターン形成方法を説明する工程断面図（その１０）である。
【図１９】本発明の第１の実施の形態の実施例１に係るホールパターン形成方法により形成されたホールパターンの一例を示す平面図である。
【図２０】本発明の第１の実施の形態の実施例２に係るスペースシュリンクプロセスを適用するパターンの一例を示す（ａ）平面図、及び工程断面図（その１）である。
【図２１】本発明の第１の実施の形態の実施例２に係るスペースシュリンクプロセスを説明する工程断面図（その２）である。
【図２２】本発明の第１の実施の形態の実施例２に係るスペースシュリンクプロセスを説明する工程断面図（その３）である。
【図２３】本発明の第１の実施の形態の実施例２に係るスペースシュリンクプロセスを説明する工程断面図（その４）である。
【図２４】本発明の第１の実施の形態の実施例２に係るホールパターン形成方法を説明する工程断面図（その１）である。
【図２５】本発明の第１の実施の形態の実施例２に係るホールパターン形成方法を説明する工程断面図（その２）である。
【図２６】本発明の第１の実施の形態の実施例２に係るホールパターン形成方法を説明する工程断面図（その３）である。
【図２７】本発明の第１の実施の形態の実施例２に係るホールパターン形成方法を説明する工程断面図（その４）である。
【図２８】本発明の第１の実施の形態の実施例２に係るホールパターン形成方法を説明する工程断面図（その５）である。
【図２９】本発明の第１の実施の形態の実施例２に係るホールパターン形成方法を説明する工程断面図（その６）である。
【図３０】本発明の第１の実施の形態の実施例２に係るホールパターン形成方法を説明する工程断面図（その７）である。
【図３１】本発明の第１の実施の形態の実施例２に係るホールパターン形成方法を説明する工程断面図（その８）である。
【図３２】本発明の第１の実施の形態の実施例３に係るスペースシュリンクプロセスを適用するパターンの一例を説明する図である。
【図３３】本発明の第１の実施の形態の実施例３に係るスペースシュリンクプロセスを適用したパターンの一例を説明する図である。
【図３４】本発明の第１の実施の形態の実施例３に係るスペースシュリンクプロセスを適用したパターンの他の例を説明する図である。
【図３５】本発明の第１の実施の形態の実施例３に係るホールパターン形成方法を説明する工程断面図（その１）である。
【図３６】本発明の第１の実施の形態の実施例３に係るホールパターン形成方法を説明する工程断面図（その２）である。
【図３７】本発明の第１の実施の形態の実施例３に係るホールパターン形成方法を説明する工程断面図（その３）である。
【図３８】本発明の第１の実施の形態の実施例３に係るホールパターン形成方法を説明する工程断面図（その４）である。
【図３９】本発明の第１の実施の形態の実施例３に係るホールパターン形成方法を説明する工程断面図（その５）である。
【図４０】本発明の第２の実施の形態に係るホールパターン形成方法で用いる第１のフォトマスクの一例を示す図である。
【図４１】本発明の第２の実施の形態に係るホールパターン形成方法で用いる第２のフォトマスクの一例を示す図である。
【図４２】本発明の第２の実施の形態に係るパターン形成方法を説明する工程断面図（その１）である。
【図４３】本発明の第２の実施の形態に係るホールパターン形成方法を説明する工程断面図（その２）である。
【図４４】本発明の第２の実施の形態に係るホールパターン形成方法を説明する工程断面図（その３）である。
【図４５】本発明の第２の実施の形態に係るホールパターン形成方法を説明する工程断面図（その４）である。
【図４６】本発明の第２の実施の形態に係るホールパターン形成方法を説明する工程断面図（その５）である。
【図４７】本発明の第２の実施の形態に係るホールパターン形成方法を説明する工程断面図（その６）である。
【図４８】本発明の第２の実施の形態に係るホールパターン形成方法で用いる第１のフォトマスクの他の例を示す図である。
【符号の説明】
【００７５】
６０  露光装置
６２  光源
６４  照明光学系
６５  フォトマスク
６５ａ、６５ｃ、６５ｅ  第１のフォトマスク
６５ｂ、６５ｄ  第２のフォトマスク
６６  投影光学系
６８  ステージ
７０  半導体基板
７１  レイアウトパターン
７２、７２ａ、７２ｂ  遮光膜
７３  開口部
７４、７４ａ、７４ｂ  透明基板
７６  第１の透光パターン
７６ａ〜７６ｆ、７８ａ〜７８ｆ  透光部
８０、８０ａ〜８０ｄ  下地膜
８２、１０４  レジスト膜
８２ａ  リフローレジスト膜
８４、９０ａ〜９０ｆ、９８ａ〜９８ｆ、１０６、１１６ａ〜１１６ｆ、１２８ａ〜１２８ｆ、１３８、１４６ａ〜１４６ｆ、１５２ａ〜１５２ｆ、１６２ａ〜１６２ｆ、１７０ａ〜１７０ｆ  レジスト開口部
８６、９２ａ〜９２ｆ、１００ａ〜１００ｆ、１０８、１２２ａ〜１２２ｆ、１３４ａ〜１３４ｆ、１６４ａ〜１６４ｆ、１７２ａ〜１７２ｆ  縮小レジスト開口部
８８、８８ａ、１１４、１４４、１５８  第１のレジスト膜
８８ｂ、１５８ａ  第１のリフローレジスト膜
９０、１１６、１４６、１６２  第１のレジスト開口パターン
９２、１２２、１６４  第１の縮小レジスト開口パターン
９４、１２４、１４８、１６６  第１のホールパターン
９４ａ〜９４ｆ、１０２ａ〜１０２ｆ、１２４ａ〜１２４ｆ、１３６ａ〜１３６ｆ、１４０、１４２、１４８ａ〜１４８ｆ、１５４ａ〜１５４ｆ、１６６ａ〜１６６ｆ、１７４ａ〜１７４ｆ  ホール
９６、９６ａ、１２６、１５０、１６７  第２のレジスト膜
９６ｂ、１６７ａ  第２のリフローレジスト膜
９８、１２８、１５２、１７０  第２のレジスト開口パターン
１００、１３４、１７２  第２の縮小レジスト開口パターン
１０２、１３６、１５４、１７４  第２のホールパターン
１０３、１３７、１５５、１７５  ホールパターン
１１０  枠付けレジスト膜
１１２  架橋層
１１８  第１の枠付けレジスト膜
１２０  第１の架橋層
１３０  第２の枠付けレジスト膜
１３２  第２の架橋層
１５６、１７６  ＳＲＡＦ透光部
１６０、１６０ａ  窪み
【図１】
2005129761.tif 000003
【図２】
2005129761.tif 000004
【図３】
2005129761.tif 000005
【図４】
2005129761.tif 000006
【図５】
2005129761.tif 000007
【図６】
2005129761.tif 000008
【図７】
2005129761.tif 000009
【図８】
2005129761.tif 000010
【図９】
2005129761.tif 000011
【図１０】
2005129761.tif 000012
【図１１】
2005129761.tif 000013
【図１２】
2005129761.tif 000014
【図１３】
2005129761.tif 000015
【図１４】
2005129761.tif 000016
【図１５】
2005129761.tif 000017
【図１６】
2005129761.tif 000018
【図１７】
2005129761.tif 000019
【図１８】
2005129761.tif 000020
【図１９】
2005129761.tif 000021
【図２０】
2005129761.tif 000022
【図２１】
2005129761.tif 000023
【図２２】
2005129761.tif 000024
【図２３】
2005129761.tif 000025
【図２４】
2005129761.tif 000026
【図２５】
2005129761.tif 000027
【図２６】
2005129761.tif 000028
【図２７】
2005129761.tif 000029
【図２８】
2005129761.tif 000030
【図２９】
2005129761.tif 000031
【図３０】
2005129761.tif 000032
【図３１】
2005129761.tif 000033
【図３２】
2005129761.tif 000034
【図３３】
2005129761.tif 000035
【図３４】
2005129761.tif 000036
【図３５】
2005129761.tif 000037
【図３６】
2005129761.tif 000038
【図３７】
2005129761.tif 000039
【図３８】
2005129761.tif 000040
【図３９】
2005129761.tif 000041
【図４０】
2005129761.tif 000042
【図４１】
2005129761.tif 000043
【図４２】
2005129761.tif 000044
【図４３】
2005129761.tif 000045
【図４４】
2005129761.tif 000046
【図４５】
2005129761.tif 000047
【図４６】
2005129761.tif 000048
【図４７】
2005129761.tif 000049
【図４８】
2005129761.tif 000050