(57)【要約】【課題】溝ゲート構造において位置精度良好にエクステンション領域を設けることが可能な半導体装置およびその製造方法を提供する。【解決手段】半導体基板３に形成された溝３ａの側壁にサイドウォール５が設けられ、サイドウォール５から露出する溝３ａの底部にゲート絶縁膜９が設けられた状態で、当該溝３ａ内にゲート電極１１が埋め込み形成されている。そして、半導体基板３の表面層には、サイドウォール５を介してゲート電極１１と対向配置されたソースＳ／ドレインＤが設けられ、さらにソースＳ／ドレインＤとゲート絶縁膜９下方のチャネル形成部Ａとの間には、サイドウォール５から半導体基板３への不純物拡散によって形成された低濃度拡散層１５が設けられている。【選択図】        図１
2005019584.tif 000002
【特許請求の範囲】
【請求項１】
溝が形成された半導体基板と、
前記溝の側壁に設けられたサイドウォールと、
前記サイドウォールから露出する前記溝の底部に設けられたゲート絶縁膜と、前記サイドウォールおよびゲート絶縁膜を介して前記溝内に埋め込み形成されたゲート電極と、
前記半導体基板の表面層に前記サイドウォールを介して前記ゲート電極と対向配置されたソース／ドレインと、
前記ソース／ドレインと前記ゲート絶縁膜下方におけるチャネル形成部との間に設けられた低濃度拡散層とを備え、
前記低濃度拡散層が前記サイドウォールから前記半導体基板への不純物拡散によって形成されたものであることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記サイドウォールは導電性材料からなり、
前記溝の側壁には、前記サイドウォールを介して絶縁性サイドウォールが設けられていることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記低濃度拡散層が前記サイドウォールおよび前記絶縁性サイドウォールから前記半導体基板への不純物拡散によって形成されたものであることを特徴とする半導体装置。
【請求項４】
半導体基板の表面層に溝を形成する第１工程と、
前記溝の側壁に不純物を含有するサイドウォールを形成する第２工程と、
前記サイドウォールが形成された溝の底部にゲート絶縁膜を形成する第３工程と、
前記ゲート絶縁膜が形成された前記溝内にゲート電極を埋め込み形成する第４工程と、
前記第１工程の前または前記第４工程の後に、前記半導体基板の表面層に前記ゲート絶縁膜の形成位置よりも浅くなるようにソース／ドレインとなる第１拡散層を形成する第５工程と、
前記第２工程の後に、前記第１拡散層よりも深くなる位置まで前記サイドウォール中の不純物を前記半導体基板中に拡散させて第２拡散層を形成する第６工程とを行うことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記サイドウォールは導電性材料からなり、
前記第２工程の後で前記第４工程の前に、前記溝の側壁に前記サイドウォールを介して絶縁性サイドウォールを形成する工程を行うことを特徴とする半導体装置の製造方法。
【請求項６】
請求項４記載の半導体装置の製造方法において、
前記第２工程と第３工程との間に、前記溝の側壁に前記サイドウォールを介して絶縁性サイドウォールを形成する工程を行い、
前記第３工程の後に、前記第１拡散層よりも深くなる位置まで前記サイドウォールおよび前記絶縁性サイドウォール中の不純物を前記半導体基板中に拡散させて第２拡散層を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特には基板表面の溝内に埋込ゲート電極を設けてなる溝ゲート型のＭＯＳトランジスタを有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化および高機能化の要求にともない、素子構造の微細化が進んでいる。このようななか、半導体基板上にゲート絶縁膜を介してゲート電極を設けてなる従来構成の半導体装置（いわゆるＭＯＳトランジスタ）においては、微細化によって顕著になる短チャネル効果（例えばパンチスルー現象）を、不純物濃度の増加やゲート絶縁膜の薄膜化によって抑制することが限界となってきている。
【０００３】
そこで、半導体基板の表面層に形成した溝内にゲート電極を埋め込んで溝ゲート型とする構成の半導体装置が提案されている。以下、図５に基づき、溝ゲート型の半導体装置の製造方法の一例を説明する。先ず、図５（１）に示すように、半導体基板１０１の表面層にソース・ドレインとなる第１拡散層１０２を形成した後、第１拡散層１０２の表面側に溝１０３を形成する。次いで、図５（２）に示すように、溝１０３の内壁に酸化シリコンからなるスルー膜１０４を形成した後、イオン注入によって溝１０３の底部にエクステンション領域となる第２拡散層１０５を、第１拡散層１０２よりも深い位置に第１拡散層１０２に連続させて形成する。この第２拡散層１０５は、第１拡散層１０２と同じ導電型で、かつ第１拡散層１０２よりも低濃度であることとする。また、第２拡散層１０５形成後には、スルー膜１０４を除去する。次に、図５（３）に示すように、溝１０３の側壁に絶縁性のサイドウォール１０６を形成し、次いでサイドウォール１０６から露出している溝１０３の底部を第２拡散層１０５と同程度まで掘り下げる。これにより第１拡散層１０２および第２拡散層１０５を分離してソースＳ／ドレインＤを形成すると共に、ソースＳ／ドレインＤに連続するエクステンション領域１０５ａを形成する。その後、図５（４）に示すように、掘り下げた溝１０３の露出面を覆う状態でゲート絶縁膜１０７を形成し、次いで溝１０３内に導電膜を埋め込んでゲート電極１０８を形成する。
【０００４】
以上により、ソースＳ／ドレインＤとゲート絶縁膜１０７下のチャネル形成部Ａとの間に、ソースＳ／ドレインＤよりも低濃度のエクステンション領域１０５ａを設けた半導体装置が得られる。この半導体装置は、エクステンション領域１０５ａによって短チャネル効果が抑制されたものになる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した構成の半導体装置においては、エクステンション領域となる第２拡散層が、スルー膜を介してのイオン注入によって形成されたものとなる。このため、エクステンション領域の形成位置および深さは、スルー膜の膜厚とイオン注入のエネルギーに影響され、設計値に対して正確な位置および深さでの形成が困難であった。これは、溝ゲート型の半導体装置の高集積化、高速化を妨げる要因になっている。
【０００６】
そこで本発明は、溝ゲート構造において位置精度良好にエクステンション領域を設けることが可能な半導体装置およびその製造方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
このような目的を達成するための本発明の半導体装置は、半導体基板に形成された溝の側壁にサイドウォールが設けられ、サイドウォールから露出する前記溝の底部にゲート絶縁膜が設けられた状態で、当該溝内にゲート電極が埋め込み形成されている。そして、半導体基板の表面層には、サイドウォールを介してゲート電極と対向配置されたソース／ドレインが設けられ、さらにソース／ドレインとゲート絶縁膜下方におけるチャネル形成部との間には、サイドウォールから半導体基板への不純物拡散によって形成された低濃度拡散層が設けられている。
【０００８】
以上の半導体装置において、サイドウォールは導電性材料であっても良く、この場合、溝の側壁には、サイドウォールを介して絶縁性サイドウォールが設けられていることとする。
【０００９】
このような構成の半導体装置では、低濃度拡散層を、サイドウォールから半導体基板への不純物拡散によって形成されたものとしたことで、当該低濃度拡散層は、サイドウォールからの不純物の拡散の程度のみを因子とした位置および深さで形成されたものとなる。
【００１０】
半導体装置の製造方法は、次のように行われる。先ず、半導体基板の表面層に溝を形成し、溝の側壁に不純物を含有するサイドウォールを形成した後、溝の底部にゲート絶縁膜を形成し、さらに溝内にゲート電極を埋め込み形成する。このような工程において、溝を形成する前またはゲート電極を埋め込み形成した後に、半導体基板の表面層にゲート絶縁膜の形成位置よりも浅くなるようにソース／ドレインとなる第１拡散層を形成する。また、サイドウォールを形成した後には、第１拡散層よりも深くなる位置までサイドウォール中の不純物を半導体基板中に拡散させて第２拡散層を形成する工程を行う。
【００１１】
以上の製造方法において、サイドウォールは導電性材料であっても良く、この場合、溝の側壁にサイドウォール形成した後、ゲート電極を埋め込み形成する前に、溝の側壁にサイドウォールを介して絶縁性サイドウォールを形成する工程を行う。
【００１２】
このような製造方法では、溝の側壁に形成したサイドウォールからの不純物拡散によって、第１拡散層よりも深い第２拡散層を形成している。ここで、第１拡散層は、溝の底部のゲート絶縁膜を超えない深さで形成されているため、第２拡散層は第１拡散層とゲート絶縁膜との間に位置するように形成されることになる。そして、その深さは、サイドウォールからの不純物拡散の程度のみによって調整される。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１４】
＜半導体装置＞
図１は、本発明の半導体装置の一例を示す断面図である。この図に示す半導体装置１は、溝ゲート型の半導体装置であり、例えばｐ型の単結晶シリコンからなる半導体基板３の表面層に溝３ａが設けられている。この溝３ａは、ゲート長に相当する２０ｎｍ〜１００ｎｍ程度の幅で、かつソース・ドレインのジャンクション深さである５０ｎｍ〜１５０ｎｍ程度の深さで設けられていることとする。尚、ここでの図示を省略したが、この半導体装置１がｐチャンネル型である場合には、半導体基板３の表面層には、ｎウェル拡散層が設けられており、溝３ａおよび以下に説明する各部材はこのｎウェル拡散層中に設けられることとする。
【００１５】
溝３ａの内壁には、サイドウォール５が設けられている。このサイドウォール５は、半導体基板３中に拡散可能な不純物が含有されていれば、導電性であっても絶縁性であっても良い。サイドウォール５中に含有される不純物は、この半導体装置１がｎチャンネル型であればリン（Ｐ）やヒ素（Ａｓ）などのｎ型不純物であり、ｐチャンネル型であればホウ素（Ｂ）のようなｐ型不純物であることとする。
【００１６】
そして、サイドウォール５が絶縁性である場合には、ｎ型不純物を含有する材料としてＰＳＧ（リンシリケートガラス）、ＡｓＳＧ（ヒ素ガラス）が用いられる。また、ｎ型不純物であるリン（Ｐ）の含有量がｐ型不純物であるボロン（Ｂ）の含有量よりも多いことを条件としてＢＰＳＧ（ボロン・リンシリケートガラス）を用いても良い。同様にサイドウォール５が絶縁性である場合に、ｐ型不純物を含有する材料としては、ＢＳＧ（ボロンシリケートガラス）が用いられ、ｐ型不純物であるボロン（Ｂ）の含有量がｎ型不純物であるリン（Ｐ）の含有量よりも多いことを条件としてＢＰＳＧ（ボロン・リンシリケートガラス）を用いても良い。
【００１７】
一方、サイドウォール５が導電性である場合には、上述したｐ型不純物またはｎ型不純物を含有するシリコン膜や金属膜が用いられる。
【００１８】
そして、サイドウォール５が導電性材料からなる場合には、さらにこのサイドウォール５を覆う状態で絶縁性サイドウォール７が設けられていることとする。絶縁性サイドウォール７を設ける場合には、この絶縁性サイドウォール７も、半導体基板３中に拡散可能な不純物が含有されていることが好ましい。これにより、絶縁性サイドウォール７の膜厚ばらつきによって、次に説明する低濃度拡散層１５の形成位置がばらつくことを防止する。この場合、上述したサイドウォール５が絶縁性である場合と同様の材料で絶縁性サイドウォール７が形成される。また、絶縁性サイドウォール７には、不純物が含有されていなくても良い。この場合、絶縁性サイドウォール７は、酸化シリコン膜、酸窒化シリコン膜、窒化シリコン膜のいずれかの絶縁膜で構成される。
【００１９】
尚、図面においては、絶縁性サイドウォール７を設けた場合を図示したが、サイドウォール５が絶縁性である場合、この絶縁性サイドウォール７を設ける必要がないことは、上述したとおりである。また、以上のサイドウォール５，７は、１層または２層構造であることに限定されず、溝３ａの最も中央に位置するサイドウォールが絶縁性であれば３層以上の多層構造であっても良い。３層以上の多層構造である場合、各層に不純物が含有されていることが好ましい。
【００２０】
そして、以上のサイドウォール５，７から露出する溝３ａの底面には、ゲート絶縁膜９が設けられている。このゲート絶縁膜９は、酸化シリコン膜、酸窒化シリコン膜、窒化シリコン膜、高誘電率絶縁膜（いわゆるＨｉｇｈ−ｋ膜）等のいずれかを用いることができる。高誘電率絶縁膜としては、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物かもしくはそれらの合金の酸化物、あるいはそれらの積層膜、もしくはそれらの合金にシリコンを加えたものの酸化物等が用いられる。
【００２１】
そして、これらのサイドウォール５，７およびゲート絶縁膜９で内壁が覆われた溝３ａ内に、ゲート電極１１が埋め込み形成されている。このゲート電極１１は、ポリシリコン膜、ポリシリコン膜とシリサイド膜との積層膜、ポリシリコン膜と金属膜の積層膜、または金属膜の埋込によって形成されている。
【００２２】
また、半導体基板３の表面層には、サイドウォール５，７を介してゲート電極と対向配置されたソースＳ／ドレインＤが設けられている。これらのソースＳ／ドレインＤは、この半導体装置１がｎチャンネル型であればｎ型不純物、ｐチャンネル型であればｐ型不純物が拡散された層であり、ゲート絶縁膜９を越えることのない深さ、すなわちここでは溝３ａの深さよりも浅い深さで設けられていることとする。
【００２３】
そして、このようなソースＳ／ドレインＤと、ゲート絶縁膜９下方に形成される当該半導体装置１のチャネル形成部Ａとの間には、サイドウォール５からの不純物拡散によって形成された低濃度拡散層１５が設けられている。この低濃度拡散層１５は、いわゆるエクステンション領域であり、ソースＳ／ドレインＤと同一の導電型の不純物が低濃度で拡散されていることとする。尚、絶縁性サイドウォール７が設けられている場合であって、この絶縁性サイドウォール７が不純物を含有するものである場合、低濃度拡散層１５は、サイドウォール５，７からの不純物拡散によって形成されたものとしても良い。これにより、絶縁性サイドウォール７の膜厚ばらつきによって、低濃度拡散層１５のゲート絶縁膜９に対する形成位置がばらつくことが防止される。
【００２４】
尚、絶縁性サイドウォール７が設けられている場合であって、この絶縁性サイドウォール７が不純物を含有しないものである場合、ゲート絶縁膜９は、絶縁性サイドウォール７と半導体基板３との間にまで縁設されていても良い。ただし、実際にゲート絶縁膜９として機能する部分は、ゲート電極１１と半導体基板３十で狭持された部分となる。
【００２５】
このような構成の半導体装置１では、ゲート電極１１に電圧を印加することにより、ゲート絶縁膜９下のチャネル形成部Ａに反転層領域（いわゆるチャネル）が形成される。このチャネルは、エクステンション領域として形成された低濃度拡散層１５に接するため、従来のトランジスタと全く同じ動作をする。そして、電流の経路は、ソースＤ→ソースＤの低濃度拡散層１５→チャネル形成部Ａ→ドレインＤの低濃度拡散層１５→ドレインＤとなる。この場合、サイドウォール５が導電性を有していれば、ソースＳ→ソースＳ側のサイドウォール５→ソースＳ側の低濃度拡散層１５→チャネル形成部Ａ→ドレインＤの低濃度拡散層１５→ドレインＤ側のサイドウォール５→ドレインＤという電流経路も生まれる。
【００２６】
そして、以上説明した構成の半導体装置１では、低濃度拡散層１５を、サイドウォール５，７から半導体基板３への不純物拡散によって形成されたものとしたことで、当該低濃度拡散層１５を、サイドウォール５，７からの不純物の拡散の程度のみを因子とした位置および深さで形成されたものとすることが可能になる。したがって、より位置精度の良好な低濃度拡散層１５を備えた半導体装置１とすることができる。
【００２７】
＜半導体装置−２＞
図２には、本発明の半導体装置の変形例を示す。この図に示す半導体装置２０と、図１に示した半導体装置１との異なることころは、サイドウォール５，７が設けられた溝３ａの底部をさらに深く削った凹部２１が設けられ、この凹部２１の内壁を覆う状態でゲート絶縁膜９が設けられている点であり、他の構成は同様であることとする。
【００２８】
このような構成の半導体装置２０であっても、ソースＳ／ドレインＤとチャネル形成部Ａとの間の低濃度拡散層１５が、サイドウォール５，７から半導体基板３への不純物拡散によって形成されたものであるため、先の図１に示した半導体装置１と同様に、より位置精度の良好な低濃度拡散層１５を備えた半導体装置１とすることができる。
【００２９】
尚、このような構成の半導体装置２０であっても、ソースＳ／ドレインＤの深さは、ゲート絶縁膜９を越えない深さで有れば良く、例えば図中２点鎖線で示したようにサイドウォール５，７よりも深い位置にまでソースＳ／ドレインＤが達していても良い。
【００３０】
＜半導体装置の製造方法−１＞
次に、本発明の半導体装置の製造方法を、図１を用いて説明した構成の半導体装置の製造を例にとって説明する。
【００３１】
先ず、図３（１）に示すように、例えばｐ型の単結晶シリコンからなる半導体基板３の表面層に溝３ａを形成する。この溝３ａは、リソグラフィー技術及び異方性エッチング技術を用いて上述した所定形状で形成することとする。
【００３２】
次に、図３（２）に示すように、溝３ａの側壁に上述した不純物を含有するサイドウォール５を形成する。この際、先ず、溝３ａの内壁を覆う状態で膜厚５ｎｍ〜３０ｎｍ程度の不純物を含有する材料膜を形成した後、この材料膜をエッチバックすることにより、溝３ａの側壁のみに材料膜を残して半導体基板３の表面および溝３ａの底面上の材料膜を除去する。これにより、当該材料膜からなるサイドウォール５を形成する。尚、サイドウォール５に含有される不純物は、材料膜の成膜ガスに不純物を含有させておくことにより、成膜と同時に材料膜に含有されるようにしても良く、成膜した材料膜に対して後から不純物を拡散させる手順であっても良い。材料膜に対して後から不純物を拡散させる場合には、材料膜をエッチバックする前に不純物の拡散を行うことにより、半導体基板３への不純物の拡散を防止することが好ましい。
【００３３】
次いで、必要に応じて絶縁性サイドウォール７を形成する工程を行う。この絶縁性サイドウォール７の形成は、サイドウォール５の形成と同様に行われる。
【００３４】
続いて、図３（３）に示すように、サイドウォール５，７が形成された溝３ａの低部を覆う状態で、例えば膜厚１ｎｍ程度のゲート絶縁膜９を形成する。ここでは、熱酸化によって溝３ａの底面にゲート絶縁膜９を形成するようにしても良く、溝３ａの内壁全体を覆う形状に一体化したゲート絶縁膜９が成膜されても良い。
【００３５】
次いで、溝３ａの内部にゲート電極１１を埋め込み形成する。この際、先ず、溝３ａの内部が埋め込まれるまで半導体基板３上に単層または多層のゲート電極材料膜を形成し、次いでＣＭＰ、ドライエッチング、ウェットエッチング等により溝３ａ内のみにゲート電極材料膜を残して半導体基板３上のゲート電極材料膜を除去する。これにより、溝３ａ内にゲート電極材料膜を残してなるゲート電極１１を形成する。
【００３６】
その後、図３（４）に示すように、半導体基板３の表面層に所定の導電型の不純物を導入してソースＳ／ドレインＤとなる第１拡散層１３を形成する。ここでは、ゲート絶縁膜９の深さを越えない深さで不純物が導入されて第１拡散層１３が形成されるように、加速電圧を調整したイオン注入を行うこととする。
【００３７】
しかる後、図３（５）に示すように、１０００℃程度の高温熱処理により、熱処理を行うことにより、サイドウォール５中の不純物を半導体基板３中に拡散させて低濃度拡散層（いわゆるエクステンション領域）となる第２拡散層１５を形成する。この際、絶縁性サイドウォール７が設けられている場合であって、この絶縁性サイドウォール７中に不純物を含有させている場合には、この絶縁性サイドウォール７からも不純物を拡散させて第２拡散層１５を形成する。この際、ソースＳ／ドレインＤ中の不純物が、サイドウォール５，７中を介してサイドウォール５，７の下方に拡散しても良い。
【００３８】
また、この熱処理により、第１拡散層１３中の第２拡散層１５中の不純物が活性化され、第１拡散層１３からなるソースＳ／ドレインＤおよび低濃度拡散層１５が形成される。
【００３９】
以上により、図１を用いて説明した構成の半導体装置１を得ることができる。
【００４０】
このような製造方法では、溝３ａの側壁に形成したサイドウォール５，７からの不純物拡散によって、ソースＳ／ドレインＤとチャネル形成部Ａとの間の低濃度拡散層１５が形成される。このため、サイドウォール５，７からの不純物拡散の程度によって、この低濃度拡散層１５を所定の深さに制御良く形成することが可能である。また、絶縁性サイドウォール７を設けた場合に、この絶縁性サイドウォール７が不純物を含有するものである場合、低濃度拡散層１５は、サイドウォール５，７からの不純物拡散によって形成されたものとなる。これにより、絶縁性サイドウォール７を設けた場合であっても、その膜厚ばらつきによって低濃度拡散層１５のゲート絶縁膜９に対する形成位置がばらつくことを防止できる。
【００４１】
尚、以上説明した製造方法において、低濃度拡散層１５を形成するための不純物拡散は、図３（２）を用いて説明したようにサイドウォール５（場合によってはさらに絶縁性サイドウォール７）を形成した後であれば、ゲート絶縁膜９を形成する前、ゲート電極１１を形成する前であっても良い。
【００４２】
また、絶縁性サイドウォール７が設けられている場合であって、この絶縁性サイドウォール７から半導体基板３への不純物拡散を行う必要がない場合には、サイドウォール５を形成した後、上述したゲート絶縁膜９を形成し、次いで絶縁性サイドウォール７を形成する手順であっても良い。
【００４３】
また、図２を用いて説明した構成の半導体装置を形成する場合には、図３（２）を用いて説明したようにサイドウォール５を形成した後で、ゲート絶縁膜９を形成する前に、溝３ａの露出底部を更に掘り下げて凹部を形成する工程を追加する。また、第１拡散層１３を形成する場合には、凹部の底部に形成されるゲート絶縁膜９よりも浅ければ、溝１３ａよりも深く第１拡散層１３を形成しても良い。ただし、この場合、第１拡散層１３を形成するためのイオン注入を行う前に、サイドウォール５からの不純物拡散による低濃度拡散層（第２拡散層）１５の形成を行うことにより、第１拡散層１３よりも深い低濃度拡散層１５を形成することが重要である。
【００４４】
＜半導体装置の製造方法−２＞
次に、本発明の半導体装置の製造方法の第２例を、図１を用いて説明した構成の半導体装置の製造を例にとって説明する。
【００４５】
先ず、図４（１）に示すように、例えばｐ型の単結晶シリコンからなる半導体基板３の表面層の全面に、所定の導電型の不純物を導入してソースＳ／ドレインＤとなる第１拡散層１３を形成する。ここでは、後に形成するゲート絶縁膜の深さを越えない深さで不純物が導入されて第１拡散層１３が形成されるように、加速電圧を調整したイオン注入を行うこととする。
【００４６】
次に、図４（２）に示すように、半導体基板３に溝３ａを形成する。この溝３ａは、リソグラフィー技術及び異方性エッチング技術を用いて上述した所定形状で形成することとする。また、少なくとも第１拡散層１３と同一深さかそれ以上の深さ溝３ａを形成することとする。
【００４７】
次に、図４（３）に示すように、溝３ａの側壁に上述した不純物を含有するサイドウォール５を形成し、さらに必要に応じて絶縁性サイドウォール７を形成する。この工程は、先の製造方法の第１例で図３（２）を用いて説明したと同様に行う。
【００４８】
続いて、図４（４）に示すように、ゲート絶縁膜９およびゲート電極１１を形成する。この工程は、先の製造方法の第１例で図３（３）を用いて説明したと同様に行う。
【００４９】
しかる後、図４（５）に示すように、サイドウォール５、さらには絶縁性サイドウォール中の不純物を半導体基板３中に拡散させて低濃度拡散層１５となる第２拡散層を形成し、第１拡散層１３内の不純物を活性化させたソースＳ／ドレインＤを形成する。この工程は、この工程は、先の製造方法の第１例で図３（３）を用いて説明したと同様に行う。
【００５０】
以上により、図１を用いて説明した構成の半導体装置１を得ることができる。
【００５１】
このような製造方法であっても、溝３ａの側壁に形成したサイドウォール５，７からの不純物拡散によって、ソースＳ／ドレインＤとチャネル形成部Ａとの間の低濃度拡散層１５が形成される。このため、サイドウォール５，７からの不純物拡散の程度によって、この低濃度拡散層１５を所定の深さに制御良く形成することが可能である。
【００５２】
尚、以上説明した製造方法において、低濃度拡散層１５を形成するための不純物拡散は、図４（３）を用いて説明したようにサイドウォール５（場合によってはさらに絶縁性サイドウォール７）を形成した後であれば、ゲート絶縁膜９を形成する前、ゲート電極１１を形成する前であっても良い。
【００５３】
また、絶縁性サイドウォール７が設けられている場合であって、この絶縁性サイドウォール７から半導体基板３への不純物拡散を行う必要がない場合には、サイドウォール５を形成した後、上述したゲート絶縁膜９を形成し、次いで絶縁性サイドウォール７を形成する手順であっても良い。
【００５４】
また、図２を用いて説明した構成の半導体装置を形成する場合には、図４（３）を用いて説明したようにサイドウォール５を形成した後で、ゲート絶縁膜９を形成する前に、溝３ａの露出底部を更に掘り下げて凹部を形成する工程を追加する。ただし、この場合であっても、第１拡散層１３を溝３ａよりも浅くなるように形成することで、溝３ａの側壁に形成されるサイドウォール５，７を第１拡散層１３よりも深くにまで配置し、サイドウォール５からの不純物拡散による低濃度拡散層１５が第１拡散層１３よりも深くなるようにすることが重要である。
【００５５】
【発明の効果】
以上説明したように本発明の半導体装置および半導体装置の製造方法によれば、溝ゲート構造の半導体装置において、ソース／ドレインとチャネル形成部との間に配置される低濃度拡散層を溝の側壁に設けたサイドウォールからの不純物拡散によって形成されたものとすることで、溝ゲート構造において位置精度良好にエクステンション領域となる低濃度拡散層を設けることが可能となる。この結果、溝ゲート型の半導体装置の高集積化、高速化の達成が可能になる。
【図面の簡単な説明】
【図１】本発明の半導体装置の構成を示す断面図である。
【図２】本発明の半導体装置の他の構成を示す断面図である。
【図３】本発明の半導体装置の製造方法の第１例を示す断面工程図である。
【図４】本発明の半導体装置の製造方法の第２例を示す断面工程図である。
【図５】従来の溝ゲート構造の半導体装置の製造工程図である。
【符号の説明】
１，２０…半導体装置、３…半導体基板、３ａ…溝、５…サイドウォール、７…絶縁性サイドウォール、９…ゲート絶縁膜、１１…ゲート電極、１３…第１拡散層、１５…低濃度拡散層（第２拡散層）、Ａ…チャネル形成部、Ｓ…ソース、Ｄ…ドレイン
【図１】
2005019584.tif 000003
【図２】
2005019584.tif 000004
【図３】
2005019584.tif 000005
【図４】
2005019584.tif 000006
【図５】
2005019584.tif 000007