(57)【要約】【課題】  外部回路を含めたシステム全体のテストを実施する半導体集積回路の検査装置であって、ソケットを通して半導体集積回路と外部回路とを接続する配線と外部回路に接続される半導体集積回路の外部接続端子間の接続状態を検査できる半導体集積回路の検査装置を提供する。【解決手段】  外部回路３と半導体集積回路１との間にリレー５を設け、システムテストを実施する際に、第１の配線６の接続先を第３の配線８に切り換えて半導体集積回路１とＬＳＩテスタ４を接続することで、半導体集積回路１の外部接続端子と第１の配線６間の接続状態の良否を判定する。【選択図】    図１
2005055236.tif 000002
【特許請求の範囲】
【請求項１】
外部回路と、ソケットを通して前記外部回路に接続される外部接続端子を少なくとも１つ有する半導体集積回路と、前記外部回路と前記半導体集積回路とからなるシステムの検査を行う検査手段と、前記外部回路と前記検査手段との間で前記外部接続端子の接続先を切り換える切換手段と、を含み、
前記切換手段は、第１の配線により前記ソケットを通して前記外部接続端子と接続され、かつ第２の配線により前記外部回路と接続され、かつ第３の配線および制御線により前記検査手段と接続され、
前記検査手段によるシステムの検査前に、前記検査手段が前記切換手段を制御して前記第１の配線と第３の配線を接続し、前記外部接続端子と前記第１の配線間の接続状態を検査するようにしたことを特徴とする半導体集積回路の検査装置。
【請求項２】
ソケットを通して外部回路に接続される少なくとも１つの外部接続端子と、
前記外部接続端子の電位を保持する電位保持手段と、
前記外部接続端子の電位を第１の電位と第２の電位間で遷移させる開閉手段と、
前記電位保持手段が保持する電位を外部へ導出する出力端子と、
前記開閉手段を外部より制御可能にする制御端子と
を有する半導体集積回路を検査するための検査装置であって、
前記外部回路と、前記半導体集積回路と、前記外部接続端子と前記外部回路間を接続する配線に所定の電位を供給する電位供給手段と、前記外部回路と前記半導体集積回路とからなるシステムの検査を行う検査手段と、を含み、
前記検査手段によるシステムの検査前に、前記出力端子および前記制御端子に接続された前記検査手段が前記開閉手段を制御して前記電位保持手段が保持する電位を測定し、前記外部接続端子と前記配線間の接続状態を検査するようにしたことを特徴とする半導体集積回路の検査装置。
【請求項３】
ソケットを通して外部回路に接続される少なくとも１つの外部接続端子と、
前記外部接続端子の電位を保持する電位保持手段と、
前記外部接続端子の電位を第１の電位と第２の電位間で遷移させる開閉手段と、
前記電位保持手段が保持する電位を外部へ導出する出力端子と、
前記開閉手段を外部より制御可能にする制御端子と
を有する半導体集積回路を検査するための検査装置であって、
前記外部回路と、前記半導体集積回路と、前記外部接続端子と前記外部回路間を接続する配線に所定の電位を供給する電位供給手段と、前記外部接続端子と前記外部回路間を遮断する遮断手段と、前記外部回路と前記半導体集積回路とからなるシステムの検査を行う検査手段と、を含み、
前記遮断手段は制御線により前記検査手段と接続され、
前記検査手段によるシステムの検査前に、前記出力端子および前記制御端子に接続された前記検査手段が前記遮断手段を制御して前記外部接続端子と前記外部回路間を遮断し、前記開閉手段を制御して前記電位保持手段が保持する電位を測定し、前記外部接続端子と前記配線間の接続状態を検査するようにしたことを特徴とする半導体集積回路の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路単体だけでなく外部回路を含めたシステム全体のシステムテストを実施する際に、外部回路と接続される半導体集積回路の外部接続端子と検査基板上の配線との接続状態を検査することができる半導体集積回路の検査装置に関する。
【背景技術】
【０００２】
従来の半導体集積回路の検査装置には、パッケージングされたＤＵＴの１本のアースピンを検査装置の回路アースに接続し、他のＩＣピンに対して個別に微小電流を印加し、上記１本のアースピンと各検査対象のＩＣピン間の検出電圧値から、ＤＵＴ内部のＩＣチップとＩＣリードフレームとの電気的接続状態の良否を検査するものがあった（例えば、特許文献１参照。）。
【０００３】
また、半導体集積回路内部に通常動作回路とは別に、テストパターン信号発生回路と比較手段を設け、テストパターン信号発生回路から出力されるテストパターン信号を半導体集積回路外部に導出した後再び内部へ導入して比較手段に与えるとともに、外部に導出した信号と同じ信号を直接比較手段に与え、これらの信号の一致・不一致を検出することで、半導体集積回路と外部回路とを接続するリードのオープン／ショート状態の異常、およびリードと基板との間におけるオープン／ショート状態の異常を検出し、半導体装置に関わる導通状態の良否の判定を行うものがあった（例えば、特許文献２参照）。
【０００４】
一方、近年、製造プロセス技術の進展にともない半導体集積回路の微細化、集積化が急激に進み、半導体集積回路の多機能化、複雑化が顕著になってきた。そのため、半導体集積回路単体だけでなく外部回路を含めたシステム全体を対象に実際の機能動作を想定したシステムテストを行う必要が生じてきた。
【０００５】
しかしながら、ＤＵＴ（半導体集積回路）の１本のアースピンを検査装置の回路アースに接続する手法では、ＬＳＩテスタなどの検査手段に接続されるＩＣピン（外部接続端子）については接続状態の良否を検査できるが、システム全体のシステムテストを実施するために外部回路に直接接続されるＩＣピンについては、システムテストを実施する際に検査手段と信号の授受が必要でない場合や、システムの構成上、検査手段と直接接続できない場合に、接続状態を検査できないという問題があった。
【０００６】
また、半導体集積回路内部に通常動作回路とは別に、テストパターン信号発生回路と比較手段を設ける手法では、その分半導体集積回路のチップ面積が増加するという問題があった。
【特許文献１】特開平１１−２６４８５３号公報
【特許文献２】特開平６−１８６３０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記問題点を解決するもので、ＬＳＩテスタなどの検査手段と外部回路との間で半導体集積回路の外部接続端子の接続先を切り換える切換手段を設けることにより、半導体集積回路内部に検査用の素子や配線などを設けることなく、ソケットを通して半導体集積回路と外部回路とを接続する配線と外部回路に接続される外部接続端子との間の接続状態を検査できる半導体集積回路の検査装置を提供することを目的とする。
【０００８】
また、半導体集積回路内部に、外部接続端子の電位を保持するフリップフロップ回路などの電位保持手段と、外部接続端子の電位を第１の電位と第２の電位との間で遷移させるＭＯＳトランジスタなどの開閉手段と、電位保持手段が保持する電位レベルの信号をＬＳＩテスタなどの検査手段へ導出する出力端子と、開閉手段を検査手段が制御するための制御端子および配線とを設け、開閉手段により外部接続端子の電位を第１の電位と第２の電位との間で遷移させて、電位保持手段が保持する電位を測定することにより、半導体集積回路のチップ面積を大幅に増加させることなく、素子や配線などを最小限追加するだけで、ソケットを通して半導体集積回路と外部回路とを接続する配線と外部回路に接続される外部接続端子との間の接続状態を検査できる半導体集積回路の検査装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の請求項１記載の半導体集積回路の検査装置は、外部回路と、ソケットを通して前記外部回路に接続される外部接続端子を少なくとも１つ有する半導体集積回路と、前記外部回路と前記半導体集積回路とからなるシステムの検査を行う検査手段と、前記外部回路と前記検査手段との間で前記外部接続端子の接続先を切り換える切換手段と、を含み、前記切換手段は、第１の配線により前記ソケットを通して前記外部接続端子と接続され、かつ第２の配線により前記外部回路と接続され、かつ第３の配線および制御線により前記検査手段と接続され、前記検査手段によるシステムの検査前に、前記検査手段が前記切換手段を制御して前記第１の配線と第３の配線を接続し、前記外部接続端子と前記第１の配線間の接続状態を検査するようにしたことを特徴とする。
【００１０】
本発明の請求項２記載の半導体集積回路の検査装置は、ソケットを通して外部回路に接続される少なくとも１つの外部接続端子と、前記外部接続端子の電位を保持する電位保持手段と、前記外部接続端子の電位を第１の電位と第２の電位間で遷移させる開閉手段と、前記電位保持手段が保持する電位を外部へ導出する出力端子と、前記開閉手段を外部より制御可能にする制御端子とを有する半導体集積回路を検査するための検査装置であって、前記外部回路と、前記半導体集積回路と、前記外部接続端子と前記外部回路間を接続する配線に所定の電位を供給する電位供給手段と、前記外部回路と前記半導体集積回路とからなるシステムの検査を行う検査手段と、を含み、前記検査手段によるシステムの検査前に、前記出力端子および前記制御端子に接続された前記検査手段が前記開閉手段を制御して前記電位保持手段が保持する電位を測定し、前記外部接続端子と前記配線間の接続状態を検査するようにしたことを特徴とする。
【００１１】
本発明の請求項３記載の半導体集積回路の検査装置は、ソケットを通して外部回路に接続される少なくとも１つの外部接続端子と、前記外部接続端子の電位を保持する電位保持手段と、前記外部接続端子の電位を第１の電位と第２の電位間で遷移させる開閉手段と、前記電位保持手段が保持する電位を外部へ導出する出力端子と、前記開閉手段を外部より制御可能にする制御端子とを有する半導体集積回路を検査するための検査装置であって、前記外部回路と、前記半導体集積回路と、前記外部接続端子と前記外部回路間を接続する配線に所定の電位を供給する電位供給手段と、前記外部接続端子と前記外部回路間を遮断する遮断手段と、前記外部回路と前記半導体集積回路とからなるシステムの検査を行う検査手段と、を含み、前記遮断手段は制御線により前記検査手段と接続され、前記検査手段によるシステムの検査前に、前記出力端子および前記制御端子に接続された前記検査手段が前記遮断手段を制御して前記外部接続端子と前記外部回路間を遮断し、前記開閉手段を制御して前記電位保持手段が保持する電位を測定し、前記外部接続端子と前記配線間の接続状態を検査するようにしたことを特徴とする。
【発明の効果】
【００１２】
以上のように、本発明によれば、システムテストを実施する際に、ソケットを通して半導体集積回路と外部回路とを接続する配線と外部回路に接続される外部接続端子との間の接続状態を検査することができるようになる。
【００１３】
また、半導体集積回路のチップ面積を大幅に増加させることなく、素子や配線などを最小限追加するだけで、システムテストを実施する際に、ソケットを通して半導体集積回路と外部回路とを接続する配線と外部回路に接続される外部接続端子との間の接続状態を検査することができるようになる。
【００１４】
また、半導体集積回路の外部接続端子と外部回路間を遮断することで、接続状態の検査時に外部回路が動作する場合においても、ソケットを通して半導体集積回路と外部回路とを接続する配線と外部回路に接続される外部接続端子との間の接続状態を検査することができるようになる。
【００１５】
また、配線との接続が切れている端子を特定できるので、ソケットのピンの入れ替えや洗浄などのメンテナンスにかかる時間を大幅に短縮でき、その効果は絶大のものである。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を交えて説明する。
（実施の形態１）
図１は本実施の形態１における半導体集積回路の検査装置を示す構成図である。
【００１７】
図１において、１は半導体集積回路、２は半導体集積回路１を検査基板と接続するためのソケット、３はシステムテストに用いる外部回路である。半導体集積回路１は、外部回路３に接続される外部接続端子を少なくとも１つ有する。
【００１８】
４は検査手段としてのＬＳＩテスタ、５は切換手段としてのリレーであり、リレー５は第１の配線６によりソケット２を通して上記外部接続端子と接続され、かつ第２の配線７により外部回路３と接続され、かつ第３の配線８および制御線９によりＬＳＩテスタ４と接続される。
【００１９】
また、ＬＳＩテスタ４は制御線９を介してリレー５を制御することにより、上記外部接続端子の接続先を外部回路３とＬＳＩテスタ４との間で切り換えることができる。
本実施の形態１における半導体集積回路の検査装置は、ソケットと、リレーと、第１、第２、第３の配線と、ＬＳＩテスタと、ＬＳＩテスタがリレーを制御するための制御線とで構成される。
【００２０】
なお、本実施の形態１においては、リレー５、第１の配線６、第２の配線７、第３の配線８、および制御線９はそれぞれ１つづつであるが、無論、複数ある場合でも実現可能である。
【００２１】
以下、この検査装置における検査動作について説明する。
まず外部回路３に接続される半導体集積回路１の外部接続端子と第１の配線６間の接続状態をＬＳＩテスタ４により検査するために、リレー５により第１の配線６と第３の配線８を接続する。その結果、異常がなければ、ＬＳＩテスタ４は上記外部接続端子と第１の配線６間の接続状態を“良”と判定して、外部回路３を含めたシステム全体のシステムテストを実施する。異常を検出したときには、“否”と判定する。
【００２２】
このようにすれば、第１の配線との接続が切れている外部接続端子を特定することができる。この場合、この外部接続端子に接続されるソケット２のピンの入れ替えや洗浄などのメンテナンスを行い、再度接続状態の検査を行うことで、外部接続端子に異常があるのか、ソケットに異常があるのかが判定できる。また、ソケットに関しては、メンテナンスを行う箇所を特定することができるので、メンテナンスにかかる時間を大幅に短縮することができる。
【００２３】
ＬＳＩテスタ４によりシステムテストを実施するときには、リレー５により第１の配線６と第２の配線７を接続する。
以上のように、本実施の形態１によれば、外部回路に接続するための第１の配線とＬＳＩテスタに直接接続されない外部接続端子間の接続状態を検査することができる。
【００２４】
（実施の形態２）
図２は本実施の形態２における半導体集積回路の検査装置を示す構成図である。
図２において、１は半導体集積回路、２は半導体集積回路１を検査基板と接続するためのソケット、３はシステムテストに用いる外部回路、４は検査手段としてのＬＳＩテスタである。半導体集積回路１は、外部回路３と接続される外部接続端子を少なくとも１つ有する。
【００２５】
１０は半導体集積回路１に設けられた開閉手段としてのｎチャンネル型ＭＯＳトランジスタ、１１は外部回路３に接続される外部接続端子である。この外部接続端子は、本実施の形態２においてはｎチャンネル型ＭＯＳトランジスタ１０のオープンドレイン端子となっており、配線１６によりソケット２を通して外部回路３と接続される。
【００２６】
また、１２は半導体集積回路１に設けられた電位保持手段としてのフリップフロップ回路であり、オープンドレイン端子１１の電位を保持する。
１３はフリップフロップ回路１２が保持する電位レベルの信号を外部へ導出する出力端子であり、ＬＳＩテスタ４に接続される。
【００２７】
１４はｎチャンネル型ＭＯＳトランジスタ１０を外部より制御可能にする制御端子であり、ＬＳＩテスタ４に接続される。ＬＳＩテスタ４はこの制御端子１４と制御線１５を介してｎチャンネル型ＭＯＳトランジスタ１０のオン、オフを制御する。
【００２８】
また、半導体集積回路１と外部回路間を接続する配線１６は電位供給手段としてのプルアップ抵抗１６を有する。プルアップ抵抗１６は所定の電位を配線１６供給する。
以下、この検査装置における検査動作について説明する。
【００２９】
ＬＳＩテスタ４と端子１３、１４との接続検査を実施した後、オープンドレイン端子１１と配線１６間の接続状態をＬＳＩテスタ４により検査するために、まずオープンドレイン端子１１の電位を初期化する。すなわち、ｎチャンネル型ＭＯＳトランジスタ１０をオンする。このときのオープンドレイン端子１１の電位は、配線１６との接続状態にかかわらずローレベルとなる。次に、ｎチャンネル型ＭＯＳトランジスタ１０をオフする。その結果、異常がなければ、プルアップ抵抗１６によりオープンドレイン端子１１の電位はハイレベルとなり、異常が存在するときには、ローレベルが維持される。このように、本実施の形態２では、ｎチャンネル型ＭＯＳトランジスタ１０をオン、オフすることにより、オープンドレイン端子１１の電位を第１の電位（ローレベル）と第２の電位（ハイレベル）間で遷移させる。
【００３０】
オープンドレイン端子１１の電位はフリップフロップ回路１２に保持され、出力端子１３からＬＳＩテスタ４へ導出される。ＬＳＩテスタ４は、ｎチャンネル型ＭＯＳトランジスタ１０をオフした結果、出力端子１３からの信号の電位がハイレベルとなったときには、端子１１と配線１６間の接続状態を“良”と判定して、外部回路３を含めたシステム全体のシステムテストを実施する。ローレベルのときには“否”と判定する。
【００３１】
このようにすれば、半導体集積回路と外部回路とを接続する配線１６との接続が切れている外部接続端子を特定することができる。この場合、この外部接続端子に接続されるソケット２のピンの入れ替えや洗浄などのメンテナンスを行い、再度接続状態の検査を行うことで、外部接続端子に異常があるのか、ソケットに異常があるのかが判定できる。また、ソケットに関しては、メンテナンスを行う箇所を特定することができるので、メンテナンスにかかる時間を大幅に短縮することができる。
【００３２】
なお、本実施の形態２では、ｎチャンネル型ＭＯＳトランジスタ１０、オープンドレイン端子１１、フリップフロップ回路１２、出力端子１３、制御端子１４、制御線１５、配線１６、プルアップ抵抗１７はそれぞれ１つづつであるが、複数ある場合でも実現可能である。
【００３３】
また、ｎチャンネル型ＭＯＳトランジスタ１０、オープンドレイン端子１１、フリップフロップ回路１２、出力端子１３、制御端子１４、制御線１５は、半導体集積回路１の回路構成を合理化することで個数を減らすことが可能となる。
【００３４】
また、ｎチャネル型ＭＯＳトランジスタとプルアップ抵抗の組み合わせを使用しているが、ｐチャネル型ＭＯＳトランジスタとプルダウン抵抗の組み合わせでも同様に実現可能である。なお、ここではプルアップ抵抗を含めてシステムテストを実施する構成とするが、無論、システムテストを実施する際にプルアップ抵抗を配線１６と切り離す構成としてもよい。
【００３５】
また、ＭＯＳトランジスタを使用しているが、バイポーラトランジスタでも実現可能である。
以上のように、本実施の形態２によれば、外部回路に接続するための配線とＬＳＩテスタに直接接続されない外部接続端子間の接続状態を検査することができる。
【００３６】
（実施の形態３）
図３は本実施の形態３における半導体集積回路の検査装置を示す構成図である。なお、図２に基いて説明した部材に対応する部材には同一符号を付して説明を省略する。
【００３７】
本実施の形態３における検査装置は、半導体集積回路１と外部回路３とを接続する配線１６にリレー１８を設け、配線１６と外部回路３とを遮断できるようにした点が実施の形態２の検査装置と異なる。
【００３８】
図３において、１８は遮断手段としてのリレーであり、１９はＬＳＩテスタ４がリレー１８を制御するための制御線である。
このようにリレーを設けることで、接続状態の検査時に外部回路３が動作する場合においても、端子１１と配線１６間の接続状態の検査を実施することができる。
【産業上の利用可能性】
【００３９】
本発明にかかる半導体集積回路の検査装置は、システムテストを実施する際に、外部回路と接続される半導体集積回路の外部接続端子と検査基板上の配線との接続状態を検査することができ、半導体集積回路を検査する装置において有用である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態１における半導体集積回路の検査装置を示す構成図
【図２】本発明の実施の形態２における半導体集積回路の検査装置を示す構成図
【図３】本発明の実施の形態３における半導体集積回路の検査装置を示す構成図
【符号の説明】
【００４１】
１  半導体集積回路
２  ソケット
３  外部回路
４  ＬＳＩテスタ（検査手段）
５  リレー（切換手段）
６  第１の配線
７  第２の配線
８  第３の配線
９  制御線
１０  ｎチャンネル型ＭＯＳトランジスタ（開閉手段）
１１  オープンドレイン端子（外部接続端子）
１２  フリップフロップ回路（電位保持手段）
１３  出力端子
１４  制御端子
１５  制御線
１６  配線
１７  プルアップ抵抗（電位供給手段）
１８  リレー
１９  制御線
【図１】
2005055236.tif 000003
【図２】
2005055236.tif 000004
【図３】
2005055236.tif 000005