(57)【要約】【課題】スキャン駆動回路規模の簡素化あるいはソフトウェア制御の最適化を図り、多サブフィールド数による擬似輪郭レベルの低減、維持発光期間延長により高輝度化が可能な維持ブロック駆動方式のＡＣ型プラズマディスプレイ装置およびその駆動方法を提供することを目的とする。【解決手段】複数のサステイン電極５を共通接続した結線群を１単位とする維持ブロック群２１Ａ〜２１Ｄと、各維持ブロック２１Ａ〜２１Ｄでのスキャン電極４に放電電圧を印加するためのスキャンドライバ群１１１Ａ〜１１１Ｈを有するＡＣ型プラズマディスプレイ装置１００において、スキャンドライバ１１１Ａ〜１１１Ｈの個数を維持ブロック２１Ａ〜２１Ｄの個数の整数倍に設定する。【選択図】図１
2005055807.tif 000002
【特許請求の範囲】
【請求項１】
複数のスキャン電極と複数のサステイン電極と複数のアドレス電極とを備えるプラズマディスプレイパネルと、Ｓ個のスキャンドライバとＮ個のサステインドライバとを備える駆動回路とを有し、複数のサステイン電極は、Ｎ個の維持ブロックに分けられてサステインドライバと接続され、また、複数のスキャン電極は、Ｓ個のブロックに分けられてスキャンドライバと接続されており、スキャンドライバ数Ｓが、維持ブロック数Ｎの整数倍であることを特徴とするＡＣ型プラズマディスプレイ装置。
【請求項２】
維持ブロックにおけるサステイン電極は、全ての維持ブロックにおいて同一本数であることを特徴とする請求項１に記載のＡＣ型プラズマディスプレイ装置。
【請求項３】
維持ブロックにおけるサステイン電極は、プラズマディスプレイパネルにおいて隣り合わないように選択したことを特徴とする請求項１または２に記載のＡＣ型プラズマディスプレイ装置。
【請求項４】
維持ブロック数Ｎが２の累乗であることを特徴とする請求項１に記載のＡＣ型プラズマディスプレイ装置。
【請求項５】
請求項１から４のいずれかに記載のＡＣ型プラズマディスプレイ装置の駆動方法であって、映像信号の各フィールドを複数個に分割したサブフィールド駆動を用い、各サブフィールドでは、（１）放電セルの初期化工程、（２）各維持ブロック内の複数のスキャン電極に対してそれぞれ位相のシフトしたスキャンパルスを含むスキャン電圧波形を順に印加し、また、スキャンパルスを印加するタイミングで、アドレス電極に対して映像信号に対応した書き込みパルスを印加する選択的書き込み工程、（３）交互に反転した周期的電圧パルスをスキャン電極およびサステイン電極に対して印加する維持発光工程、の順に設定し、かつ、スキャン電極、サステイン電極およびアドレス電極へ印加する駆動電圧パルスのタイミングを、維持ブロックごとに一定の時間間隔をおいて順にシフトさせることを特徴とするＡＣ型プラズマディスプレイ装置の駆動方法。
【請求項６】
初期化工程は第１サブフィールドのみに設定され、選択的書き込み工程における、前のサブフィールドから継続する維持発光工程を停止するための消去書き込みであることを特徴とする請求項５に記載のＡＣ型プラズマディスプレイ装置の駆動方法。
【請求項７】
選択的書き込み工程の期間を、サブフィールドの順に短くすることを特徴とする請求項５に記載のＡＣ型プラズマディスプレイ装置の駆動方法。
【請求項８】
スキャンパルスの時間幅に応じて、維持ブロックを構成するサステイン電極の本数を変化させたことを特徴とする請求項５に記載のＡＣ型プラズマディスプレイ装置の駆動方法。
【請求項９】
スキャンする順に、スキャンパルスの時間幅を広くし、かつ維持ブロック当りのサスティン電極の本数を減少させたことを特徴とする請求項８に記載のＡＣ型プラズマディスプレイ装置の駆動方法。
【請求項１０】
各維持ブロックに対して印加する駆動電圧パルスのタイミングをシフトさせる時間間隔は、スキャンする維持ブロックの選択的書き込み工程が、次にスキャンする維持ブロックの選択的書き込み工程が開始する以前に完了するような時間間隔であることを特徴とする請求項５に記載のＡＣ型プラズマディスプレイ装置の駆動方法。
【請求項１１】
維持発光工程を発光期間と休止期間に分け、各サブフィールドで維持発光工程の所要時間を一定とすることを特徴とする請求項５に記載のＡＣ型プラズマディスプレイ装置の駆動方法。
【請求項１２】
請求項５から１１に記載のＡＣ型プラズマディスプレイ装置の駆動方法のうち、少なくとも１つ以上の駆動方法を併用したことを特徴とするＡＣ型プラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（ＰＤＰ）を用いた、電極結線（マトリクス）構造によるＡＣ駆動型のプラズマディスプレイ装置およびその駆動方法に関する。
【背景技術】
【０００２】
大画面化・薄型化が可能なＰＤＰは、ガス放電に伴う発光および紫外線による蛍光体の励起発光を利用した表示パネルのモジュールであり、１セル当り３本の電極が設けられた３電極放電構造を持つ形が主に用いられる。
【０００３】
そしてこのＰＤＰに対して、駆動のための駆動回路を設けることでプラズマディスプレイ装置を構成している。
【０００４】
図７に、ＰＤＰの放電セルにおける３電極放電構造を模式的に断面図で示す。放電セル２００では、前面側の基板２０１上に、対になるスキャン電極２０２とサステイン電極２０３とが略平行に形成され、スキャン電極２０２およびサステイン電極２０３は誘電体層２０４および保護層２０５で覆われている。また、前面側の基板２０１に対向配置される背面側の基板２０６上にはアドレス電極２０７がスキャン電極２０２およびサステイン電極２０３に対し直交して形成され、その上には誘電体層２０８が形成されている。さらに誘電体層２０８の上には蛍光体層２０９が形成されている。
【０００５】
このような放電セル２００においてスキャン電極２０２とアドレス電極２０７との間に放電開始電圧Ｖｆよりも高いパルス電圧（書き込みパルス）を印加すると放電が発生する。その時、正電圧を印加しているアドレス電極２０７上の蛍光体層２０９の表面には負電荷が蓄積され、負電圧を印加しているスキャン電極２０２側の保護層２０５付近の表面には正電荷が蓄積される。また、同時に正電圧を印加しているサステイン電極２０３側の保護層２０５付近の表面にも、アドレス電極２０７と同じく負電荷が蓄積する。
【０００６】
ここで、この保護層２０５、蛍光体層２０９の表面に蓄積された電荷を壁電荷といい、この壁電荷によって誘起された電圧を壁電圧Ｖｗという。また、書き込みパルスを印加することで放電を発生させ壁電荷を生成させることをアドレス放電といい、ある単位ライン分のアドレス放電する期間をアドレス期間という。
【０００７】
スキャン電極２０２側に正電荷、サステイン電極２０３およびアドレス電極２０７側に負電荷を蓄積させた状態で、スキャン電極２０２とサステイン電極２０３間にパルス状の高電圧Ｖｉを印加し、壁電圧Ｖｗと印加電圧Ｖｉとの和（＝セル電圧Ｖｃ）が放電開始電圧Ｖｆを超えた場合、放電が発生する。そして、一旦、放電が開始されると、前に放電した際とは正負逆極性の壁電荷が電極に常に再蓄積されるので、スキャン電極２０２およびサステイン電極２０３に交互に反転する周期的パルス電圧を印加し続ける間、放電は維持される。この放電を維持放電といい、維持放電している期間を維持期間と呼ぶ。
【０００８】
印加電圧Ｖｉが放電開始電圧Ｖｆよりも低く設定され、かつ壁電圧（壁電荷）が無い場合には、セル電圧Ｖｃ＝Ｖｗ＋Ｖｉ＝Ｖｉ＜Ｖｆとなり、維持放電が発生しないようになる。このように、アドレス放電によって発生する壁電圧Ｖｗの有無により、次に続く維持放電の有無が決定されることで選択的放電が実現できる。
【０００９】
図８は、従来のプラズマディスプレイ装置の構成を模式的に示すブロック図である。ＰＤＰ２１０は、複数のスキャン電極２０２、複数のサステイン電極２０３および複数のアドレス電極２０７を備え、複数のアドレス電極２０７は画面垂直方向に配列され、複数のスキャン電極２０２および複数のサステイン電極２０３は画面水平方向に対になって配列されている。また、複数のサステイン電極２０３はすべて同電位になるよう共通化されている。そして、スキャン電極２０２、サステイン電極２０３およびアドレス電極２０７の交点に放電セル２００が形成され、表示画面上の画素として機能する。
【００１０】
また、ＰＤＰ２１０を駆動するための駆動回路２２０におけるスキャン回路２３０は、複数のスキャン電極２０２を順に駆動し、サステイン回路２４０は複数のサステイン電極２０３を共通に駆動し、アドレス回路２５０は映像データに応じて複数のアドレス電極２０７を１ライン分同時に駆動する。
【００１１】
そして、ＰＤＰ２１０とその駆動回路２２０とによりＡＣ型のプラズマディスプレイ装置２６０が構成されている。
【００１２】
ここで、ＡＣ型のプラズマディスプレイ装置を駆動する際の駆動方式である、アドレス・発光分離（Ａｄｄｒｅｓｓ・Ｄｉｓｐｌａｙ−ｐｅｒｉｏｄ・Ｓｅｐａｒａｔｅｄ、ＡＤＳ）駆動方式について図９を用いて説明する。
【００１３】
ＴＶ信号は、一般に１秒間に６０枚の画像を重ね合わせて映像を表示しており、約１６．６ｍｓｅｃに１回の割合で画像を形成することになる。その１６．６ｍｓｅｃに相当する時間を１ＴＶフィールドとする。
【００１４】
図９に示すように、その１ＴＶフィールドは、複数のサブフィールドＳＦ１、ＳＦ２〜ＳＦＮに分割されており、各サブフィールドはアドレス期間Ｔａｄｒと維持放電期間Ｔｓｕｓ１、Ｔｓｕｓ２〜ＴｓｕｓＮから構成される。アドレス期間Ｔａｄｒでは、表示させるライン数分に相当する個数のスキャンパルスを順にスキャンする。
【００１５】
図１０は、ＡＤＳ駆動方式における電極に対するアドレス期間Ｔａｄｒでの動作波形の一例である。図１０に示すように、アドレス電極２０７は、アドレス期間Ｔａｄｒにおいて、各ラインに表示するデータを各ラインのスキャンパルス幅Ｔｓｃ内でＨレベルもしくはＬレベルを設定する。Ｈ／Ｌレベルに対応するアドレス電圧は、それぞれ約６０／０Ｖである。アドレス電極２０７にＨレベルの電圧を印加された各ライン上の各画素空間には、壁電荷が蓄積されている。Ｌレベルの場合には壁電荷は蓄積されていない。壁電荷が蓄積されている画素では、その後の維持期間Ｔｓｕｓｉ（ｉ＝１〜Ｎ）において放電が開始、維持されることとなる。
【００１６】
各サブフィールドの維持放電期間Ｔｓｕｓ１、Ｔｓｕｓ２〜ＴｓｕｓＮは、それぞれの重み付け比率が２の累乗（１（＝２0）：２（＝２1）：４（＝２2）：〜：２(N-1)）になるよう設定されている。各サブフィールドの発光時間を選択的に組み合わせることで、１〜２N段階の多階調表示をしている。例えば、Ｎ＝８の場合、１ＴＶフィールドは８個のサブフィールドで構成され、２8＝２５６階調表示が可能となる。
【００１７】
しかしＡＤＳ駆動方式では、一定期間のアドレス期間Ｔａｄｒを各サブフィールドにて確保する必要があり、少なくとも（サブフィールド数×Ｔａｄｒ）期間は非発光となる。
【００１８】
階調数を多くするためにサブフィールドを増やすほど、また、ＨＤなどの高解像度表示にするほど、非発光期間は多くなり、１ＴＶフィールドに対する発光時間は減り、輝度を確保できないという課題が発生する。例えば、ＮＴＳＣ信号で画面上下２分割する駆動する場合、走査パルスＴｓｃ＝８μｓｅｃ程度に設定され、アドレス期間Ｔａｄｒ＝８×４８０／２＝１．９２（ｍｓｅｃ）となる。６ｂｉｔで多階調表示する際には、全アドレス期間は１．９２×６＝１１．５２（ｍｓｅｃ）となり、１ＴＶフィールド１６．６（ｍｓｅｃ）に対する発光時間の比率は（１６．６−１１．５２）／１６．６＝３０．６％である。
【００１９】
そこで、高輝度を確保するための手段の一つとして、特許文献１に示すような維持ブロック駆動方式が提案されている。これは、全ラインをスキャン・維持する維持ブロック毎に分割し、維持ブロック毎にアドレスおよび維持発光させるタイミングをシフトさせる方式である。以下、維持ブロック分割したＡＤＳ駆動方式の一例について説明する。
【００２０】
図１１は、このプラズマディスプレイ装置の構成を模式的に示すブロック図である。ＰＤＰ２１０は、複数のスキャン電極２０２、複数のサステイン電極２０３および複数のアドレス電極２０７を備え、複数のアドレス電極２０７は画面垂直方向に配列され、複数のスキャン電極２０２および複数のサステイン電極２０３は画面水平方向に対になって配列されている。そして、スキャン電極２０２およびサステイン電極２０３とアドレス電極２０７との交点に放電セル２００が形成され、表示画面上の画素として機能する。
【００２１】
また、スキャン電極２０２、サステイン電極２０３の全ラインを、例えば第１維持ブロックから第４維持ブロックの４つの維持ブロックに分け、維持ブロック毎の駆動が可能なように、駆動回路２７０におけるスキャン回路２８０は維持ブロック毎のスキャン回路２８１ａ〜２８１ｄを、また、サステイン回路２９０は、維持ブロック毎のサステイン回路２９１ａ〜２９１ｄを備える。そしてアドレス回路３００は、映像データに応じて複数のアドレス電極２０７を１ライン分同時に駆動する。
【００２２】
以上述べたＰＤＰ２１０とその駆動回路２７０とによりＡＣ型のプラズマディスプレイ装置３１０が構成されている。
【００２３】
図１２は、図１１に示すプラズマディスプレイ装置におけるスキャン電極２０２、サステイン電極２０３およびアドレス電極２０７の駆動電圧を動作させるタイミングの一例を示す図である。
【００２４】
まず、第１サブフィールドＳＦ１では、第１維持ブロック〜第４維持ブロックの各維持ブロックに対して、初期化Ｉｎｉｔを行った後、第１ブロックのアドレス期間Ｔａｄｒが開始され、維持期間Ｔｓｕｓへと続く。次に、第１維持ブロックの維持期間Ｔｓｕｓの約半分が終了した時点で第２維持ブロックの維持期間Ｔｓｕｓが開始されるように、第１維持ブロックの維持期間Ｔｓｕｓの開始から所定時間経過後に第２維持ブロックのアドレス期間Ｔａｄｒが開始される。そして、第２維持ブロックのアドレス期間Ｔａｄｒが終了した後、第２維持ブロックの維持期間Ｔｓｕｓが開始される。以降、第２維持ブロックと同様に、第３および第４の維持ブロックのアドレス期間Ｔａｄｒおよび維持期間Ｔｓｕｓが開始される。第２サブフィールドＳＦ２以降も同様に、維持ブロック毎にタイミングがシフトされた形で初期化Ｉｎｉｔ、アドレス期間Ｔａｄｒ、維持期間Ｔｓｕｓが逐次実行される。
【００２５】
ここで、上述の維持ブロック駆動においては、維持ブロック毎のアドレス期間Ｔａｄｒは、全ラインをアドレスするに要する時間を、分割する維持ブロック数で割った値となり、例えば図１２の例では、アドレス期間Ｔａｄｒは全ライン分の時間の１／４となる。そして、維持ブロック毎におけるＡＤＳ動作でアドレス時間を短縮し、維持期間を前倒しにしてサブフィールド数を多くし、あるいは維持期間を延長することで高輝度化を図ることが可能となる。
【００２６】
なお、上記の例では４つに分割した維持ブロック駆動を説明したが、維持ブロック分割数は４に限定されるものではない。
【特許文献１】特開２００１−２６５２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
しかしながら図１１および図１２で示した構成においては、アドレス電極２０７を共用している以上、第１サブフィールドＳＦ１での最終ラインＭがアドレスを完了しなければ、第２サブフィールドでのライン１がアドレスを開始することはできない。つまり、前のサブフィールドでの最終ラインをアドレスするタイミングより先んじて、次のサブフィールドでの最初のラインのアドレスを開始するというような維持ブロックの駆動を行うことは、ＡＤＳ駆動方式では不可能である。
【００２８】
また、ＡＤＳ駆動方式に維持ブロック分割駆動を用いて、維持ブロック単位におけるアドレス期間を短縮した場合には、サブフィールド数を増やして擬似輪郭レベルを低減したり、あるいは維持発光期間を増やして輝度向上に割り当てたりしようとすると、回路規模、ライン数、サブフィールド数や輝度仕様によって、単位維持ブロック当りのライン数とスキャンドライバ出力数の使用個数とは必ずしも一致するとは限らない。一致しなくても不使用の出力段を設けてスキャンドライバを駆動すればよいが、そのような場合、必要なスキャンドライバの個数が多くなりコスト高の原因となってしまう。
【００２９】
また、スキャンドライバが、異なる維持ブロック間を跨いでスキャン動作を行う場合、位相の異なるクロックやシフトパルス等のスキャン動作パルス信号をある時点で切り替える必要が生じる。そのための調停回路を追加することで回路構成が複雑になり、回路規模の増大もしくはソフトウェア処理の負担が大きくなってしまう。また、維持ブロック内で出力元の異なるラインが混在することになり、表示ムラやノイズとなり見える可能性がある。
【００３０】
本発明は上記課題に鑑みてなされたものであり、複数の維持ブロックと、各維持ブロックのスキャン電極に放電電圧を印加するスキャンドライバを有するマトリクス構造のＡＣ型プラズマディスプレイ装置において、スキャン回路構成の簡素化によるコスト削減あるいはソフトウェア制御の最適化を図ることが可能なＡＣ型プラズマディスプレイ装置を実現することを目的とする。
【課題を解決するための手段】
【００３１】
上記目的を実現するために本発明のＡＣ型プラズマディスプレイ装置は、複数のスキャン電極と複数のサステイン電極と複数のアドレス電極とを備えるプラズマディスプレイパネルと、Ｓ個のスキャンドライバとＮ個のサステインドライバとを備える駆動回路とを有し、複数のサステイン電極は、Ｎ個の維持ブロックに分けられてサステインドライバと接続され、また、複数のスキャン電極は、Ｓ個のブロックに分けられてスキャンドライバと接続されており、スキャンドライバ数Ｓが、維持ブロック数Ｎの整数倍であることを特徴とするものである。
【００３２】
また、上記目的を実現するために、本発明のＡＣ型プラズマディスプレイ装置の駆動方法は、本発明のＡＣ型プラズマディスプレイ装置の駆動方法であって、映像信号の各フィールドを複数個に分割したサブフィールド駆動を用い、各サブフィールドでは、（１）放電セルの初期化工程、（２）各維持ブロック内の複数のスキャン電極に対してそれぞれ位相のシフトしたスキャンパルスを含むスキャン電圧波形を順に印加し、また、スキャンパルスを印加するタイミングで、アドレス電極に対して映像信号に対応した書き込みパルスを印加する選択的書き込み工程、（３）交互に反転した周期的電圧パルスをスキャン電極およびサステイン電極に対して印加する維持発光工程、の順に設定し、かつ、スキャン電極、サステイン電極およびアドレス電極へ印加する駆動電圧パルスのタイミングを、維持ブロックごとに一定の時間間隔をおいて順にシフトさせることを特徴とするものである。
【発明の効果】
【００３３】
本発明に係るＡＣ型プラズマディスプレイ装置およびその駆動方法によれば、複数のサステイン電極を共通接続した結線群を１単位とする複数の維持ブロックと、各維持ブロック別のスキャン電極に放電電圧を印加するスキャンドライバを有するマトリクス構造のＡＣ型プラズマディスプレイ装置において、スキャンドライバの個数を維持ブロック数の整数倍にすることでスキャンドライバのシフト動作が維持ブロック内で完結させることができ、スキャン回路構成の簡素化によるコスト削減あるいはソフトウェア制御の最適化を図ることができる。
【００３４】
さらに、現在技術革新が著しいプラズマディスプレイを含む映像表示装置に関して、消費電力を低減する本発明を用いれば、地球環境にも優しいこととなる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の一実施の形態によるＡＣ型プラズマディスプレイ装置およびその駆動方法について説明する。
【００３６】
（実施の形態１）
図１は、本発明の実施の形態１によるＡＣ型プラズマディスプレイ装置の一例の構成を模式的に示すブロック図であり、また、図２は、図１に示すＡＣ型プラズマディスプレイ装置に用いられるＰＤＰの概略構成を示す断面斜視図である。
【００３７】
ＡＣ型プラズマディスプレイ装置１００は、ＰＤＰ１とＰＤＰ１を駆動するための駆動回路１０１とを有する構成である。
【００３８】
ＰＤＰ１の前面板２は、前面側の、例えばガラスのような透明且つ絶縁性の基板３の一主面上に形成した、スキャン電極４とサステイン電極５とからなる表示電極６と、その表示電極６を覆う誘電体層７と、さらにその誘電体層７を覆う、例えばＭｇＯによる保護層８とを有する構造である。スキャン電極４とサステイン電極５は、電気抵抗の低減を目的として、透明電極４ａ、５ａに金属材料、例えばＡｇからなるバス電極４ｂ、５ｂを積層した構造としている。
【００３９】
また背面板９は、背面側の、例えばガラスのような絶縁性の基板１０の一主面上に形成したアドレス電極１１と、そのアドレス電極１１を覆う誘電体層１２と、誘電体層１２上の、隣り合うアドレス電極１１の間に相当する場所に位置する隔壁１３と、隔壁１３間の蛍光体層１４Ｒ、１４Ｇ、１４Ｂとを有する構造である。
【００４０】
そして、前面板２と背面板９とは、隔壁１３を挟んで、表示電極６とアドレス電極１１とが直交するように対向し、画像表示領域外の周囲を封着部材により封止した構成であり、前面板２と背面板９との間に形成された放電空間１５には、例えばＮｅ−Ｘｅ５％の放電ガスを６６．５ｋＰａ（５００Ｔｏｒｒ）の圧力で封入している。そして、放電空間１５の表示電極６とアドレス電極１１との交差部が放電セル１６（単位発光領域）として動作する。
【００４１】
また、駆動回路１０１は、スキャン回路１１０とサステイン回路１２０とアドレス回路１３０とを備え、そしてスキャン回路１１０は、スキャンドライバ１１１Ａ〜１１１Ｈを有するスキャンドライバ群１１１と、維持ブロック駆動を制御するタイミング調停回路１１２とを備えている。また、サステイン回路１２０は、Ｍ本のサステイン電極５を例えばＮ個の維持ブロック毎に共通化し、各サステインドライバ１２１Ａ〜１２１Ｄにより駆動する。アドレス回路１３０は、Ｌ本のアドレス電極１１を駆動するドライバ回路であり、スキャン電極４に印加されるスキャンパルスに合わせて、サブフィールド毎に変換された映像データを書き込みパルスとして１ライン毎に同時出力する。
【００４２】
ライン１からラインＭ１までのスキャン電極４、ライン（Ｍ１＋１）からラインＭ２までのスキャン電極４、ライン（Ｍ２＋１）からラインＭ３までのスキャン電極４、ライン（Ｍ３＋１）からラインＭ４までのスキャン電極４は、それぞれスキャンドライバ（１１１Ａ＋１１１Ｂ）、（１１１Ｃ＋１１１Ｄ）、（１１１Ｅ＋１１１Ｆ）、（１１１Ｇ＋１１１Ｈ）に接続されている。スキャンドライバ１１１Ａとスキャンドライバ１１１Ｂ、スキャンドライバ１１１Ｃとスキャンドライバ１１１Ｄ、スキャンドライバ１１１Ｅとスキャンドライバ１１１Ｆ、およびスキャンドライバ１１１Ｇとスキャンドライバ１１１Ｈはそれぞれカスケード接続されている。それに対し、ライン１からラインＭ１までのサステイン電極５、ライン（Ｍ１＋１）からラインＭ２までのサステイン電極５、ライン（Ｍ２＋１）からラインＭ３までのサステイン電極５、ライン（Ｍ３＋１）からラインＭ４までのサステイン電極５は、それぞれサステインドライバ１２１Ａ、１２１Ｂ、１２１Ｃ、１２１Ｄに接続されており、サステインドライバ内でそれぞれ共通に結線されている。
【００４３】
すなわち、サステインドライバの数だけ維持ブロック駆動単位が形成されていることになり、サステインドライバ１２１Ａを含む駆動単位が第１維持ブロック２１Ａ、サステインドライバ１２１Ｂを含む駆動単位が第２維持ブロック２１Ｂ、サステインドライバ１２１Ｃを含む駆動単位が第３維持ブロック２１Ｃ、サステインドライバ１２１Ｄを含む駆動単位が第４維持ブロック２１Ｄである。そして、各維持ブロックのスキャン電極には放電電圧を印加するスキャンドライバ、つまり、第１維持ブロック２１Ａにはスキャンドライバ（１１１Ａ＋１１１Ｂ）が、第２維持ブロック２１Ｂにはスキャンドライバ（１１１Ｃ＋１１１Ｄ）が、第３維持ブロック２１Ｃにはスキャンドライバ（１１１Ｅ＋１１１Ｆ）が、そして第４維持ブロック２１Ｄにはスキャンドライバ（１１１Ｇ＋１１１Ｈ）が接続されている。
【００４４】
アドレス回路１３０は、サブフィールド毎にシリアルに与えられるデータをパラレルデータに変換し、そのパラレルデータに基づいて複数のアドレス電極１１を駆動する。
【００４５】
スキャン回路１１０は、第１維持ブロック２１Ａにおいて、タイミング調停回路１１２から出力される放電制御タイミング信号に応じて初期化パルス、書き込みパルス、維持パルスをライン１からラインＭ１までのスキャン電極４に印加する。第２維持ブロック２１Ｂ、第３維持ブロック２１Ｃ、第４維持ブロック２１Ｄにおいても同様のパルスをそれぞれ印加する。
【００４６】
また、上記第１維持ブロック２１Ａの各々において、サステインドライバ１２１Ａは、放電制御タイミング信号に応じてライン１からラインＭ１のサステイン電極５を駆動する。第２維持ブロック２１Ｂ、第３維持ブロック２１Ｃ、第４維持ブロック２１Ｄにおいても同様のパルスをそれぞれ印加する。
【００４７】
ここで、スキャンドライバ構成と維持ブロック構成との関係について説明する。画面全体の総ライン数Ｍ（定数）、スキャンドライバ出力数ＳＯ（定数）とすると、スキャンドライバの個数Ｓは、「Ｓ＝Ｍ／ＳＯ」となる。また、駆動する維持ブロック数ＮＢに対し、単位維持ブロック当りのライン数ＮＢＬは、「ＮＢＬ＝Ｍ／ＮＢ」となる。そして、スキャンドライバの総出力数＝総ライン数となるように構成すると、「Ｓ×ＳＯ＝ＮＢ×ＮＢＬ」が成り立つ。維持ブロックの最少駆動ラインをスキャンドライバ出力数ＳＯと設定すると、「ＮＢＬ＝ａ×ＳＯ＋ｂ」と表現できる。但し、ａは整数、０≦ｂ＜ＳＯである。すると、全ラインＭ本を駆動するのに必要なスキャンドライバ数Ｓは、上述した関係式より、「Ｓ＝ＮＢ×ＮＢＬ／ＳＯ＝ＮＢ×（ａ＋ｂ／ＳＯ）」と表すことができる。
【００４８】
ここで上記の式において、以下の２通りの場合が考えられる。
【００４９】
（１）ｂ≠０の場合、Ｓは実数となり、スキャンドライバ出力が異なる維持ブロック間を跨ぐ可能性が生じ、例えばスキャン回路１１０でのスキャンパルスのシフト動作にインターバルを置くような新たなタイミング調停回路が必要となって回路構成が複雑になったり、あるいはスキャンドライバ１１１Ａ〜１１１Ｈを各々に駆動させるスキャン動作パルスの制御が複雑になるといったソフトウェア処理の負担が増大したりする。
【００５０】
（２）ｂ＝０の場合、ＳとＮＢは正比例しＳは整数となる。すなわち、スキャンドライバ数が維持ブロック数の整数倍となり、維持ブロック駆動において維持ブロック内のスキャンパルスシフトを完結することでスキャンドライバ数を必要最小限に抑え、スキャン回路１１０の構成およびソフトウェアによるタイミング制御を簡素化しコストを削減できる。また、スキャンドライバ１１１Ａ〜１１１Ｈの跨りスキャン動作による表示ばらつき等の画面不具合の可能性を払拭することができる。
【００５１】
図３は、上記（１）、（２）の場合について、構成の相違を説明するための図であり、ラインの数を１９とした例である。図３において、スキャンドライバ１１１Ａ〜１１１Ｈから成る構成Ａと、スキャンドライバ１１１Ａ'〜１１１Ｊ'から成る構成Ｂについて考える。維持ブロック２１Ａ〜２１Ｄの４つの維持ブロックで駆動するとき、例えば第１維持ブロック２１Ａと第２維持ブロック２１Ｂではアドレスおよび維持発光しているタイミングが異なる。構成Ｂの場合、スキャンドライバ１１１Ｃ'は第１維持ブロック２１Ａと第２維持ブロック２１Ｂに跨ってスキャンしている。この時、スキャンドライバ１１１Ｃ'が一連のスキャン動作期間に、位相の異なるクロックやシフトパルス等のスキャン動作パルス信号をある時点で切り替える必要がある。そのためのタイミング調停回路を追加することで回路構成が複雑になり、回路規模の増大もしくはソフトウェア処理の負担が大きくなってしまう。また、維持ブロック内で出力元の異なるラインが混在することになり、表示ムラやノイズとなって見える可能性がある。構成Ａのように、維持ブロック駆動するライン単位とスキャンドライバ出力段の数が比例すなわち駆動する維持ブロック数とスキャンドライバの個数が整数倍にすると、維持ブロック２１Ａ〜２１Ｄの各維持ブロック内においてスキャンシフト動作が完結し、スキャン回路１１０の構成の簡素化、制御の最適化およびコスト削減が実現できる。
【００５２】
（実施の形態２）
本発明の実施の形態２について、図４を用いて説明する。図４は、図１に示すプラズマディスプレイ装置におけるスキャン電極４、サステイン電極５およびアドレス電極１１の駆動方法の一例を示すタイミング図であり、ラインの数を２１とした例である。
【００５３】
図４に示すように、各フィールドは複数のサブフィールドに分割される。各サブフィールドでは、壁電荷を調整するセットアップ動作を行う初期化期間３１、アドレス放電を行うアドレス期間３２および維持放電を行う維持期間３３により構成される。そして各サブフィールドは維持期間３３の長さが異なり、各サブフィールドの点灯期間を変えることにより、例えば２５６階調の階調表示が行われる。
【００５４】
初期化期間３１では、微弱な初期化放電が起こり、放電セル１６の各壁面には微弱な壁電圧が蓄積される。アドレス期間３２において、映像信号に応じてオンまたはオフする書き込みパルスがアドレス回路１３０により各アドレス電極１１に印加され、この書き込みパルスと同期して、図３に示す構成Ａのスキャンドライバ１１１Ａ〜１１１Ｈもしくは構成Ｂのスキャンドライバ１１１Ａ'〜１１１Ｊ'によりスキャン電極４にスキャンパルスが順に印加される。
【００５５】
この時、表示すべき放電セル１６に対応するアドレス電極１１とスキャン電極４との間の電圧は、書き込みパルス電圧とスキャンパルス電圧とを加算した電圧に、初期化期間３１にスキャン電極４とアドレス電極１１のそれぞれに蓄積された壁電圧がさらに加算されたものとなる。したがって、アドレス電極１１とスキャン電極４との間にアドレス放電が起こり、各電極には選択的に壁電圧が蓄積される。
【００５６】
次に、維持期間３３において、スキャンドライバ１１１Ａ〜１１１Ｈもしくはスキャンドライバ１１１Ａ'〜１１１Ｊ'により維持パルスがスキャン電極４に印加される。この時、アドレス放電を起こした放電セル１６におけるスキャン電極４とサステイン電極５との間の電圧は、維持パルス電圧Ｖｓｕｓに、アドレス期間３２において蓄積されたスキャン電極４とサステイン電極５との間の壁電圧が加算されたものとなる。このため、アドレス放電を起こした放電セル１６において、スキャン電極４とサステイン電極５との間に維持放電が起こり、この維持放電を起こした放電セル１６では、前の放電の際とは正負逆極性の壁電圧が蓄積される。この後、スキャン電極４とサステイン電極５には交互に反転した維持パルスが周期的に印加されている間、維持放電が行われる。第２のサブフィールド以降も同様に選択的にアドレス放電が行われ維持放電する。
【００５７】
次に、図３に示す構成Ａのスキャンドライバ１１１Ａ〜１１１Ｈあるいは構成Ｂのスキャンドライバ１１１Ａ'〜１１１Ｊ'からなるスキャン回路１１０、サステインドライバ１２１Ａ〜１２１Ｄからなるサステイン回路１２０、およびアドレス回路１３０により、維持ブロック毎に放電タイミングが以下のように制御される。
【００５８】
すなわち、まず、第１サブフィールドＳＦ１では、維持ブロック２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ各々に対して初期化期間３１が開始される。その後、第１の維持ブロック２１Ａのアドレス期間３２が開始され、その後、維持期間３３が開始される。第１維持ブロック２１Ａから一定時間間隔をおいて、第２維持ブロック２１Ｂの初期化期間３１が開始される。第３維持ブロック２１Ｃ、第４維持ブロック２１Ｄの場合も同様に、それぞれ一定時間間隔をおいて初期化期間３１が開始される。
【００５９】
次に、第１維持ブロック２１Ａの維持期間３３の半分以上が終了した時点で第２維持ブロック２１Ｂの維持期間３３が開始されるように、第１維持ブロック２１Ａの維持期間３３の開始から所定時間経過後に第２維持ブロック２１Ｂのアドレス期間３２が開始され、第２維持ブロック２１Ｂのアドレス期間３２が終了した後、第２維持ブロック２１Ｂの維持期間３３が開始される。以降、第２維持ブロック２１Ｂと同様に第３維持ブロック２１Ｃ、第４維持ブロック２１Ｄの初期化期間３１、アドレス期間３２および維持期間３３が順に開始される。
【００６０】
第２サブフィールドＳＦ２では、第２維持ブロック２１Ｂの第１サブフィールドＳＦ１の維持期間３３が終了した後、第１維持ブロック２１Ａの初期化期間３１が開始される。その後、第１維持ブロック２１Ａのアドレス期間３２が開始され、第１維持ブロック２１Ａのアドレス期間３２が終了した後、第１維持ブロック２１Ａの維持期間３３が開始される。第１維持ブロック２１Ａのアドレス期間３２が終了した時点で第２維持ブロック２１Ｂの初期化期間３１が開始される。第２維持ブロック２１Ｂの初期化期間３１の終了後、第２維持ブロック２１Ｂのアドレス期間３２が開始され、第２維持ブロック２１Ｂのアドレス期間３２が終了した後、第２維持ブロック２１Ｂの維持期間３３が開始される。以降、第２維持ブロック２１Ｂと同様に第３および第４の維持ブロック２１Ｃ、２１Ｄの初期化期間３１、アドレス期間３２および維持期間３３が開始される。
【００６１】
ここで、ある維持ブロックの維持期間中に他の維持ブロックがアドレス放電を行う場合において、アドレス電極１１、スキャン電極４およびサステイン電極５の駆動電圧の印加するタイミングの一例を図４で説明する。例えば、第１サブフィールドＳＦ１では、第１維持ブロック２１Ａの維持期間３３に第２維持ブロック２１Ｂのアドレス期間３２が設定されている。この時、第１維持ブロック２１Ａの維持期間３３では、スキャン電極４およびサステイン電極５にはそれぞれ、維持パルスが印加されている。一方、第１維持ブロック２１Ａの維持期間３３中のスキャン電極４が０Ｖで、サステイン電極５が維持パルスの波高値電圧の期間に、個々のスキャン電極４に印加されるスキャンパルスに対応して、第２維持ブロック２１Ｂのアドレス電極１１には書き込みパルスが印加される。
【００６２】
これにより、各維持ブロック２１Ａ、２１Ｂ、２１Ｃ、２１Ｄに対してアドレス電極１１が共通に使用されるような構成でも、各電極に印加される駆動パルスの維持ブロック間干渉を無くし、維持放電およびアドレス放電を平行して安定に行うことができることになる。また、第２サブフィールド以降も同様な駆動パルスの加え方の工夫により時間を有効に活用することができる。ここで、単位維持ブロック当りのライン数とスキャンドライバ出力段の数が比例すなわち駆動する維持ブロック数とスキャンドライバ数が整数倍になっていると、維持ブロック２１Ａ〜２１Ｄの各維持ブロック内においてスキャンシフト動作が完結し、回路規模やソフトウェア処理が簡素化されるほか、スキャン動作が跨ることに起因する維持ブロック間干渉を無くすことができる。このような維持ブロック駆動方法では１フィールド中の維持期間３３の割合を大きくして高輝度化を図り、あるいは時間短縮によりサブフィールド数を増やし、階調数の向上や擬似輪郭低減にも効果を発揮する。
【００６３】
（実施の形態３）
本発明の実施の形態３について図５を用いて説明する。図５は、スキャンパルスの時間幅に応じて各維持ブロックのライン数を分布させる方法を示したものである。
【００６４】
以下に述べる書き込み特性とは、スキャン電極４に印加されているスキャンパルスに対し、然るべきタイミングでアドレス電極１１に印加された書き込みパルスによって、スキャン電極４とアドレス電極１１の間でアドレス放電が生じ、スキャン電極４、サスティン電極５、およびアドレス電極１１の相互間の壁電荷が所定の電荷量をもって蓄積されるかどうかを意味する。書き込み特性が良いとは、ある時間内でアドレス放電が確実に生じ壁電荷が所定の蓄積量を保持し所定の壁電圧を有している状態を指し、書き込み特性が悪いとは、アドレス放電の発生する時間のばらつきが大きく、また所定の壁電荷を保持できない状態を指す。
【００６５】
維持ブロック駆動は、同時にＡＤＳ駆動する各維持ブロックのライン数が、全ライン数に対し小さい値となっており、各維持ブロック内でその構成ラインに対し初期化を行っているため、通常では、表示画面内で書き込み特性が分布することは少ないが、書き込み特性が非常に悪いＰＤＰの場合、スキャンする順番が遅い維持ブロックほど書き込み難くなる傾向がある。その要因の一つとして、フィールド開始時の初期化により生じるスキャン電極４、サスティン電極５およびアドレス電極１１間の壁電荷とは別に、放電空間に浮遊する空間電荷（プライミング粒子）が時間と共に減少し、書き込み、すなわちアドレス放電の発生する確率を下げていることが考えられる。
【００６６】
このような場合、本発明の実施の形態１、２における第１維持ブロック２１Ａ〜第４維持ブロック２１Ｄの各ラインにおいて、スキャンする順番の早い第１維持ブロック２１Ａでは比較的書き込み特性が良く、スキャンパルス４１Ａの幅でアドレス放電が一定時間内で確実に発生する。それに対し、スキャンする順番の遅い第４維持ブロック２１Ｄのライン（Ｍ３＋１）〜ラインＭ４では、上記スキャンパルス４１Ａの幅では上記一定時間内にアドレス放電が発生する確率は低くなるため、スキャンパルス４１Ｄのようにパルス幅を広くしてアドレス放電を確実に発生させる必要がある。つまり、第１維持ブロック２１Ａにおけるスキャンパルス４１Ａはアドレス放電が確実な時間幅に設定し、第４維持ブロック４１Ｄでは、アドレス放電の発生が確実になるような、スキャンパルス１４１Ａよりも広い時間幅に設定することで、書き込み特性のばらつきを吸収することができる。
【００６７】
各維持ブロック２１Ａ〜２１Ｄでのライン数が同じ場合、例えば第１維持ブロック２１Ａのアドレス期間４２Ａと第４維持ブロック２１Ｄのアドレス期間４２Ｄとでは、アドレス期間自体の長さが異なることになる。一方、維持ブロック駆動方式は、アドレス期間はなるべく一定でしかも短いとサブフィールドの数あるいは維持期間を増やすことができるというものであるため、相反することになる。そこで、各維持ブロック２１Ａ〜２１Ｄにおいて、例えばアドレス期間が同じになるように各々の構成ライン数を設定することで維持ブロック駆動の利点を生かすことができる。なお、各維持ブロック２１Ａ〜２１Ｄに対する個々のスキャンドライバ数は１つであってもよい。
【００６８】
また、アドレス期間を多少変化させてもいいようなサブフィールド数を設定する場合、サブフィールドを重ねる毎に、維持放電によるプライミング効果で良化する書き込み特性に応じて、維持ブロック内のサブフィールド順番が高くなる程アドレス期間を短くしてもよい。
【００６９】
（実施の形態４）
本発明の実施の形態４について図６を用いて説明する。図６は、本発明の実施の形態４に係る、前述の４つの維持ブロックで駆動する場合の全アドレス時間とサブフィールド期間との関係を示した図である。
【００７０】
本発明の実施の形態１〜３で示したように、第１維持ブロック２１Ａ、第２維持ブロック２１Ｂ、第３維持ブロック２１Ｃ、第４維持ブロック２１Ｄの各維持ブロックが個々にＡＤＳ駆動する場合において、全ラインＭの全画素に映像データを選択的に書き込む全アドレス期間５１は、図６では初期化期間３１とアドレス期間３２（（１ライン分のアドレス期間５２）×（維持ブロック当りのライン数））とを維持ブロック数分だけ合計した期間となる。
【００７１】
ここで、第１サブフィールドの第４維持ブロック２１Ｄのアドレス期間５１と第２サブフィールドの第１維持ブロック２１Ａにアドレス期間５１との時間関係について言及する。第１サブフィールドの第４維持ブロック２１Ｄの最終ラインＭ４を書き込みするタイミングが、第２サブフィールドの第１維持ブロック２１Ａの初期化期間３１が開始される前に完了すると、全ラインＭを書き込む為のアドレス期間５２が時間軸上で重複しない。つまり、第１サブフィールド期間５３より前述の全アドレス期間５１が短ければ、第１維持ブロック２１Ａ、第２維持ブロック２１Ｂ、第３維持ブロック２１Ｃ、第４維持ブロック２１Ｄ毎にＡＤＳ駆動が可能となる。
【００７２】
万一、第１サブフィールドの第４維持ブロック２１Ｄの最終ラインＭ４に書き込むアドレス期間５１と、第２サブフィールドの第１維持ブロック２１Ａの初期化期間３１が重複したとしても、互いの初期化パルス、書き込みパルスが重複しないようタイミングを調停することで回避できる。また、維持期間３３と維持休止期間５４を合計した維持割り当て期間５５を各サブフィールドで一定にすることで、上記効果を高めることができる。各サブフィールドの維持期間３３をそれぞれ重み付けした場合でも休止期間５４を調整して維持割り当て期間５５を一定することで上記効果を維持できる。
【００７３】
たとえ、維持割り当て期間５５が各サブフィールドで一定でなく、各サブフィールドの維持期間３３が例えば２の累乗の重み付けを有したとしても、本発明が示す条件を満たしていれば各維持ブロックで独立したＡＤＳ駆動を行うことが可能である。
【００７４】
またこの例のみならず、スキャンする順に隣り合う維持ブロック間のアドレス期間５１同士に関しても同様な効果を得ることができる。
【００７５】
それに対し、本発明が示す条件を満たさない場合、例えば、第２サブフィールドの第１維持ブロック２１Ａの初期化期間３１が、開始後、もしくはライン１のアドレス期間５２以降に、第１サブフィールドの第４維持ブロック２１Ｄの最終ラインＭ４を書き込みするタイミングが完了した場合、アドレス電極１３をサブフィールド内で時分割駆動しなければいけない。
【００７６】
そこで、本発明の実施の形態４においては、維持ブロック間で各パルスの印加タイミングをシフトする所定時間間隔を短くして初期化期間３１分の重複時間分を無くし、各維持ブロック２１Ａ、２１Ｂ、２１Ｃ、２１Ｄで各アドレス期間３２を連続して設定する場合、初期化期間３１とアドレス期間３２が時間軸上で重複することになるが、重複期間内で互いのパルスの印加タイミングを調停することで互いの干渉を回避する。
【００７７】
また、映像データに対応した書き込みパルスをアドレス電極１１に書き込むことで維持発光を停止する消去書き込み駆動の場合は、１フィールドの最初の初期化以外は設定されないので、サブフィールド数を増やす点とアドレス期間３２と初期化期間３１の重複期間が存在しない点で有利である。
【００７８】
なお、本発明の実施の形態１〜４では、複数のスキャン電極４およびサステイン電極５を４つのグループに分割した例を示したが、分割数はこの例に特に限定されず、２分割、６分割、８分割等の他の分割数であってもよい。また、一つのグループに含まれるスキャン電極４およびサステイン電極５の最小ライン数は、回路構成等の観点から、例えば１６本以上であることが好ましい。また、例えば、４８０ラインのＶＧＡ（Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）仕様のＡＣ型プラズマディスプレイ装置の場合、６分割して１グループのラインの本数を３０本にすることが好ましい。この場合、同じような画像が各グループ内に入る確率が高く、各グループ内の駆動パターンが同様になり、駆動回路の寿命を長くすることができる。
【００７９】
また、以上の例ではスキャンドライバの個数を維持ブロック数の２倍にしたが、維持ブロック数の整数倍であれば同様の効果を得ることができる。
【００８０】
本発明の実施の形態１〜４での、第１サブフィールドおよび第２サブフィールドにおける各説明は、それらのサブフィールドに対し限定されるものではなく、第３サブフィールド以降にも同様に適用することができる。また、本発明の実施の形態２〜４に示す駆動方法を組み合わせて用いてもよい。
【００８１】
その他、例示はしないが、実施の形態１〜４に示す本発明は、その主旨を逸脱しない範囲で種々変更を加え得るものである。
【産業上の利用可能性】
【００８２】
以上のように本発明は、複数のサステイン電極を共通接続した結線群を１単位とする複数の維持ブロックと、各維持ブロック別のスキャン電極に放電電圧を印加するスキャンドライバを有するマトリクス構造のＡＣ型プラズマディスプレイ装置に対して、スキャンドライバの個数を維持ブロック数の整数倍にすることでスキャンドライバのシフト動作が維持ブロック内で完結させることで、スキャン回路構成の簡素化によるコスト削減あるいはソフトウェア制御の最適化を図ることができるプラズマディスプレイ装置を提供できる。
【００８３】
さらに、消費電力を低減させることで、地球環境にも優しいプラズマディスプレイ装置を提供できる。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施の形態１によるＡＣ型プラズマディスプレイ装置の概略構成を示すブロック図
【図２】プラズマディスプレイパネルの概略構成を示す断面斜視図
【図３】維持ブロック群に対するスキャンドライバ構成の相違を説明するための図
【図４】本発明の実施の形態２によるＡＣ型プラズマディスプレイ装置のスキャン電極、サステイン電極およびアドレス電極の駆動方法の一例を示すタイミング図
【図５】本発明の実施の形態３によるＡＣ型プラズマディスプレイ装置のスキャンパルスの時間幅に対応した各維持ブロックのライン数の分布を示す図
【図６】本発明の実施の形態４によるＡＣ型プラズマディスプレイ装置の維持ブロック駆動時の全アドレス時間とサブフィールド期間との相関図
【図７】プラズマディスプレイパネルの放電セルにおける３電極放電構造を模式的に示す断面図
【図８】従来のプラズマディスプレイ装置の概略構成を示すブロック図
【図９】ＡＤＳ駆動方式を説明するための図
【図１０】ＡＤＳ駆動方式における各電極に対する動作波形の一例を示す図
【図１１】維持ブロック分割をしたＡＤＳ駆動方式でのプラズマディスプレイ装置の概略構成を示すブロック図
【図１２】維持ブロック分割をしたＡＤＳ駆動方式のタイミングチャートの一例を示す図
【符号の説明】
【００８５】
１  プラズマディスプレイパネル（ＰＤＰ）
４  スキャン電極
５  サステイン電極
１１  アドレス電極
２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ  維持ブロック
１１１Ａ、１１１Ｂ、１１１Ｃ、１１１Ｄ、１１１Ｅ、１１１Ｆ、１１１Ｇ、１１１Ｈ  スキャンドライバ
１２１Ａ、１２１Ｂ、１２１Ｃ、１２１Ｄ  サステインドライバ
【図１】
2005055807.tif 000003
【図２】
2005055807.tif 000004
【図３】
2005055807.tif 000005
【図４】
2005055807.tif 000006
【図５】
2005055807.tif 000007
【図６】
2005055807.tif 000008
【図７】
2005055807.tif 000009
【図８】
2005055807.tif 000010
【図９】
2005055807.tif 000011
【図１０】
2005055807.tif 000012
【図１１】
2005055807.tif 000013
【図１２】
2005055807.tif 000014