(57)【要約】【課題】半導体チップを効果的に実装すること。【解決手段】回路１０２が形成された基板１００に第１接着部材１０３を貼り付けた後に、第１接着部材１０３が貼り付けられた基板１００を複数のチップ１００’’に分離する。次いで、第１接着部材１０３のうち所望のチップが貼り付けられた部分の接着力を低下させて、前記所望のチップを第１接着部材１０３から選択的に取り外す。【選択図】  図１
2005019571.tif 000002
【特許請求の範囲】
【請求項１】
回路が形成された基板に第１接着部材を貼り付ける工程と、前記第１接着部材が貼り付けられた前記基板を複数のチップに分離する工程と、
前記第１接着部材のうち所望のチップが貼り付けられた部分の接着力を低下させて、前記所望のチップを前記第１接着部材から選択的に取り外す工程と、を含むことを特徴とするチップの実装方法。
【請求項２】
前記分離する工程では、前記回路が形成された基板を２次元に配列されたチップに分離することを特徴とする請求項１に記載のチップの実装方法。
【請求項３】
前記取り外す工程では、前記２次元に配列されたチップのうち１又は複数の列を単位として接着力を低下させることを特徴とする請求項２に記載のチップの実装方法。
【請求項４】
前記取り外す工程では、前記第１接着部材の前記部分を前記所定温度まで加熱することによって接着力を低下させることを特徴とする請求項１乃至請求項３のいずれか１項に記載のチップの実装方法。
【請求項５】
前記取り外す工程では、前記第１接着部材の前記部分に光を照射することによって接着力を低下させることを特徴とする請求項１乃至請求項３のいずれか１項に記載のチップの実装方法。
【請求項６】
前記取り外す工程では、前記所望のチップを第２接着部材に密着させ、前記所望のチップを前記第１接着部材から前記第２接着部材に移す工程を含むことを特徴とする請求項１乃至請求項５のいずれか１項に記載のチップの実装方法。
【請求項７】
前記取り外す工程の後に、前記チップを他の基板に実装する工程を更に含み、前記第２接着部材に移す工程では、前記所望のチップを前記他の基板に実装するときの間隔に適合するように、前記第２接着部材上に該間隔で並列に配置することを特徴とする請求項６に記載のチップの実装方法。
【請求項８】
前記実装する工程では、前記第２接着部材上に並列に配置されたチップ列に垂直な複数の行を少なくとも１つの行を単位として接着力を低下させ、該単位内のチップを一括して前記他の基板の所定位置に実装することを特徴とする請求項７に記載のチップの実装方法。
【請求項９】
前記第１、２接着部材は、それぞれ所定温度まで変化すると、前記第２接着部材の接着力が前記第１接着部材の接着力よりも強くなることを特徴とする請求項６乃至請求項８のいずれか１項に記載のチップの実装方法。
【請求項１０】
前記貼り付ける工程の前に、前記回路が形成される基板を薄膜化する工程を含むことを特徴とする請求項１乃至請求項９のいずれか１項に記載のチップの実装方法。
【請求項１１】
回路が形成された基板を２次元に配列されたチップに分離する工程と、
前記２次元に配列されたチップのうち少なくとも１つの列を単位として第１部材上に１次元に配列する工程と、
前記１次元に配列されたチップ列に垂直な複数の行のうち少なくとも１つの行を単位として他の基板上に実装する工程と、を含むことを特徴とするチップの実装方法。
【請求項１２】
請求項１乃至請求項１１のいずれか１項に記載の実装方法を用いて作製された基板を搭載したことを特徴とするタグ。
【請求項１３】
請求項１乃至請求項１１のいずれか１項に記載の実装方法を用いて作製された基板を搭載したことを特徴とするカード。
【請求項１４】
複数のチップが貼り付けられた第１接着部材のうち所望のチップが貼り付けられた部分の接着力を低下させる装置と、
前記所望のチップを前記第１接着部材から選択的に取り外す装置と、を備えることを特徴とする実装基板の製造装置。
【請求項１５】
前記選択的に取り外す装置は、前記第１接着部材を第２接着部材に密着させて、前記所望のチップを前記第１接着部材から前記第２接着部材に移すことを特徴とする請求項１４に記載の実装基板の製造装置。
【請求項１６】
前記接着力を低下させる装置は、前記第１接着部材の前記部分を加熱することを特徴とする請求項１４又は請求項１５に記載の実装基板の製造装置。
【請求項１７】
前記接着力を低下させる装置は、前記第１接着部材の前記部分に光を照射すること特徴とする請求項１４又は請求項１５に記載の実装基板の製造装置。
【請求項１８】
前記第２接着部材が所定温度まで加熱されたときの接着力は、前記第１接着部材が所定温度まで加熱されたときの接着力よりも強いことを特徴とする請求項１４乃至請求項１７のいずれか１項に記載の実装基板の製造装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チップの実装方法及び実装基板の製造装置に関するものである。
【０００２】
【従来の技術】
半導体装置の製品は、ウエハに回路パターンを形成するプロセスが終了した後に、このウエハを展性のある接着テープに貼り付けて、ダイシングによって個々の半導体チップに切り離し、この半導体チップを所望の基板に接着することによって作り出される。この半導体チップを所望の基板に接着する工程では、個々の半導体チップが貼り付けられた接着テープを引き伸ばし、半導体チップ間の間隔を広げて、半導体チップを個別にハンドリングできるようにしている。この状態で半導体チップを一個づつ真空ピンセットで吸着し、実装基板の所望の位置に接着材等により実装する（例えば、特許文献１参照）。
【０００３】
ＲＦタグに使用される半導体チップのように、高機能化よりもむしろ低価格化が求められているデバイスでは、半導体チップサイズを小型化し、１ウエハ当たりの半導体チップの収率を上げることによって低価格化を図っている。
【０００４】
【特許文献１】
特開２００３−６８８３２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、半導体チップサイズを小型化すると、ＲＦアンテナが形成されたアンテナ基板へＲＦタグを実装するためには、使用する真空ピンセットの先端を細くする必要があるため、吸着面積が小さくなって、吸着力が低下し、半導体チップの吸着が困難になる。
【０００６】
また、携帯機器等へ搭載される半導体装置は、特に、容積の小型化が求められているため、半導体チップを薄く研磨した後に、半導体チップを積層実装するスタックドパッケージが用いられている。しかし、半導体チップを極端に薄くすると、真空ピンセットで半導体チップを吸着するときやボンディングするとき等に、半導体チップにストレスがかかり、半導体チップにダメージが生じてしまうという問題がある。
【０００７】
本発明は、上記の問題点に鑑みてなされたものであり、例えば、半導体チップを効果的に実装することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の第１の側面は、チップの実装方法に係り、回路が形成された基板に第１接着部材を貼り付ける工程と、前記第１接着部材が貼り付けられた前記基板を複数のチップに分離する工程と、前記第１接着部材のうち所望のチップが貼り付けられた部分の接着力を低下させて、前記所望のチップを前記第１接着部材から選択的に取り外す工程と、を含むことを特徴とする。
【０００９】
本発明の好適な実施の形態によれば、前記分離する工程では、前記回路が形成された基板を２次元に配列されたチップに分離することが望ましい。
【００１０】
本発明の好適な実施の形態によれば、前記取り外す工程では、前記２次元に配列されたチップのうち１又は複数の列を単位として接着力を低下させることが望ましい。
【００１１】
本発明の好適な実施の形態によれば、前記取り外す工程では、前記第１接着部材の前記部分を前記所定温度まで加熱することによって接着力を低下させることが望ましい。
【００１２】
本発明の好適な実施の形態によれば、前記取り外す工程では、前記第１接着部材の前記部分に光を照射することによって接着力を低下させることが望ましい。
【００１３】
本発明の好適な実施の形態によれば、前記取り外す工程では、前記所望のチップを第２接着部材に密着させ、前記所望のチップを前記第１接着部材から前記第２接着部材に移す工程を含むことが望ましい。
【００１４】
本発明の好適な実施の形態によれば、前記取り外す工程の後に、前記チップを他の基板に実装する工程を更に含み、前記第２接着部材に移す工程では、前記所望のチップを前記他の基板に実装するときの間隔に適合するように、前記第２接着部材上に該間隔で並列に配置することが望ましい。
【００１５】
本発明の好適な実施の形態によれば、前記実装する工程では、前記第２接着部材上に並列に配置されたチップ列に垂直な複数の行を少なくとも１つの行を単位として接着力を低下させ、該単位内のチップを一括して前記他の基板の所定位置に実装することが望ましい。
【００１６】
本発明の好適な実施の形態によれば、前記第１、２接着部材は、それぞれ所定温度まで変化すると、前記第２接着部材の接着力が前記第１接着部材の接着力よりも強くなることが望ましい。
【００１７】
本発明の好適な実施の形態によれば、前記貼り付ける工程の前に、前記回路が形成される基板を薄膜化する工程を含むことが望ましい。
【００１８】
本発明の第２の側面は、チップの実装方法に係り、回路が形成された基板を２次元に配列されたチップに分離する工程と、前記２次元に配列されたチップのうち少なくとも１つの列を単位として第１部材上に１次元に配列する工程と、前記１次元に配列されたチップ列に垂直な複数の行のうち少なくとも１つの行を単位として他の基板上に実装する工程と、を含むことを特徴とする。
【００１９】
本発明の第３の側面は、タグに係り、上記の実装方法を用いて作製された基板を搭載したことを特徴とするタグ。
【００２０】
本発明の第４の側面は、カードに係り、上記の実装方法を用いて作製された基板を搭載したことを特徴とするカード。
【００２１】
本発明の第５の側面は、実装基板の製造装置に係り、複数のチップが貼り付けられた第１接着部材のうち所望のチップが貼り付けられた部分の接着力を低下させる装置と、前記所望のチップを前記第１接着部材から選択的に取り外す装置と、を備えることを特徴とする。
【００２２】
本発明の好適な実施の形態によれば、前記選択的に取り外す装置は、前記第１接着部材を第２接着部材に密着させて、前記所望のチップを前記第１接着部材から前記第２接着部材に移すことが望ましい。
【００２３】
本発明の好適な実施の形態によれば、前記接着力を低下させる装置は、前記第１接着部材の前記部分を加熱することが望ましい。
【００２４】
本発明の好適な実施の形態によれば、前記接着力を低下させる装置は、前記第１接着部材の前記部分に光を照射することが望ましい。
【００２５】
本発明の好適な実施の形態によれば、前記第２接着部材が所定温度まで加熱されたときの接着力は、前記第１接着部材が所定温度まで加熱されたときの接着力よりも強いことが望ましい。
【００２６】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
【００２７】
（第１の実施形態）
図１（ａ）〜（ｄ）は、本発明の好適な第１の実施の形態に係る実装基板の製造方法を説明するための図である。
【００２８】
図１（ａ）に示す工程では、半導体層１０１上に回路１０２が形成された基板１００を準備する。半導体層１０１としては、例えば、Ｓｉ、Ｇｅ、Ｃ等の元素半導体を用いてもよいし、ＳｉＧｅ混晶半導体、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＡｌＮ、ＳｉＣ等の２元化合物半導体や各元素を構成元素とする３元、４元等の多元化合物半導体を用いることができる。
【００２９】
図１（ｂ）に示す工程では、回路形成領域１０２に特殊接着テープ１０３を貼り付けて、その上にハンドル基板１０４を貼り付ける。特殊接着テープ１０３は、所定温度まで加熱すると接着力が低下する材料で構成される。このような材料としては、例えば、所定の温度で結晶状態と非晶質状態とが変化する有機材料がある。このような材料を用いることによって、３０℃から６０℃の間で、１０℃程度の温度変化を与えることで、粘着力を大きく変化させることができる。
【００３０】
また、紫外線照射によって、粘着材料の結合を変化させることによって、粘着力を変えることも可能である。
【００３１】
このように所定温度まで加熱すると接着力が低下する（または、所定温度まで冷却すると接着力が低下する）特殊粘着テープ又は接着剤としては、特に限定しないが、例えば、ニッタ株式会社の「インテリマーテープ」を採用することができる。
【００３２】
また、紫外線を照射すると自己剥離する粘着テープとしては、特に限定しないが、例えば、積水化学工業（株）の「セルファ」を採用することができる。
【００３３】
図１（ｃ）に示す工程では、基板１００の裏面を研磨又はエッチングして半導体層１０１’とし、より薄型化した基板１００’を形成する。基板を薄膜化する方法は、これに限定されず、例えば、回路１０２が形成された半導体層１０１を基板１００から分離して、他のウエハ、ガラス基板、プラスチック基板などに転写するデバイスレイヤートランスファー（ＤＬＴ：ＤｅｖｉｃｅＬａｙｅｒ  Ｔｒａｎｓｆｅｒ）技術を利用して、半導体チップの厚さを薄くしてもよい。半導体チップサイズの縮小に対応させて、研磨等により半導体チップの厚さを薄くすることは、半導体チップのハンドリングを容易にするとともに、半導体チップを搭載した半導体装置の体積を小さくすることができるという利点がある。
【００３４】
このようなデバイスレイヤートランスファー技術としては、例えば、以下の（１）〜（３）に示す方法を採用することができる（例えば、特開平５−２１８３６５号公報を参照）。
【００３５】
（１）  シリコン単結晶基板を陽極化成してその表面に多孔質シリコンを形成し、この多孔質シリコン上にシリコン単結晶薄膜をエピタキシャル成長させ、このエピタキシャル層に素子を形成する。
【００３６】
（２）  そして、この素子形成面を支持基板とワックス等で張り合わせて、多孔質シリコン部分を選択的にエッチングする。
【００３７】
（３）  次に、素子が形成されたエピタキシャル層を、ＳｉＯ２を主成分とする透明絶縁性基板と接着剤により接着した後に、ワックスを過熱軟化させて、支持基板と素子が形成されたエピタキシャル層とを分離して、ＳｉＯ２上のエピタキシャル層にデバイスを作製する。
【００３８】
このデバイスレイヤートランスファー技術を採用すれば、基板１００の裏面研磨等が不要になるとともに、分離した基板を再利用して、他の半導体チップを製造することができる。
【００３９】
図１（ｄ）に示す工程では、特殊接着テープ１０３上に貼り付けられた基板１００’をダイシング（「スクライビング」ともいう。）によって、２次元に配列された複数のチップ１０１’’に分離する。チップ１０１’’は、ダイシング装置の設定により種々な形状に分離することが可能であるが、典型的には略四角形（典型的には正方形）となるように分離する。したがって、チップ１０１’’は、典型的には図４（ａ）に示すように格子状に配列される。
【００４０】
図２（ａ）〜（ｃ）は、上記の方法によって製造されたチップ１０１’’を他の基板上に実装する方法を示す図である。
【００４１】
図２（ａ）に示す工程では、上記の図１（ｄ）に示す工程で形成された複数のチップ１０１’’のうち取り出したいチップ１０１’’の列を選択的に特殊接着テープ２０１上に移動させる。具体的には、まず、特殊接着テープ１０３のうち取り出したいチップ１０１’’の列が貼り付けられた部分を加熱して接着力を低下させた後に、加熱された部分のチップ１０１’’  の列を取り外して、特殊接着テープ２０１上に移動させる。特殊接着テープ１０３を加熱する方法としては、例えば、取り出したいチップ１０１’’の列にヒータブロックを押し付ける方法や、チップ１０１’’  の列に吸収されやすい光を照射することによって特殊接着テープ１０３を加熱する方法等を採用することができる。
【００４２】
図２（ｂ）に示す工程では、基板３０１上に配線／ＲＦアンテナ３０２が形成されたアンテナ基板３００を準備する。基板３０１の電極パッド３０３には導電ペーストが描画塗布されている。このようなアンテナ基板３００としては、例えば、誘電体基板等を用いることができる。また、アンテナ基板３００に形成されるＲＦアンテナ３０２としては、電波の送信及び受信の少なくとも一方を行う部材として用いられる任意の材料を採用することができるが、例えば、銅等の金属材料を用いるのが望ましい。
【００４３】
図２（ｃ）に示す工程では、図２（ａ）のチップ列１００’’から各チップを取り外して、アンテナ基板３００の電極パッド３０３にアンテナ基板３００の配線／ＲＦアンテナ３０２のピッチでフェイスダウン実装する。
【００４４】
図５は、図２（ｃ）に示す方法を用いて実装基板を製造する製造装置５００の構成を例示的に示した概念図である。図５に示すように、半導体チップ列１００’’が配列された特殊接着テープ２００は、回転ドラム５０２に面接触される。配線／ＲＦアンテナ３０２が印刷されたアンテナ基板３００は、先端がチップ１０１’’略同サイズであり上下方向に動作可能なヒータブロック５０１によって裏面から押し付けられる。ヒータブロック５０１によって押し付けられたアンテナ基板３００は、特殊接着テープ２００に貼り付けられたチップ１０１’’のうちヒータブロック５０１の先端と回転ドラム５０２との間に位置したチップ１０１’’と密着する。
【００４５】
このように、アンテナ基板３００の裏面がヒータブロック５０１に押し付けれらた状態で、ヒータブロック５０１からアンテナ基板３００に熱が加えられると、ヒータブロック５０１の先端に接触したチップ１００’’が加熱されて、特殊接着テープ２００のうち加熱されたチップ１００’’が貼り付けられた部分の接着力が低下する。そして、加熱されたチップ１００’’は、特殊接着テープ２００から外れ、アンテナ基板３００の電極パッド３０３に描画塗布された導電ペーストに貼り付いて、アンテナ基板３００上に実装される。
【００４６】
なお、ヒータブロック５０１を用いて特殊接着テープ１０３を加熱する代わりに、光照射によって特殊接着テープ１０３を加熱してもよい。図６は、光照射による方法を用いて実装基板を製造する製造装置６００の構成を示す概念図である。図６は、上記のヒータブロック５０１に代えて、上下方向に動作可能な圧着ブロック５０３を用いて、アンテナ基板３００を裏面から押し付ける。この状態で、圧着ブロック５０３の先端に接触したチップ１００’’に特殊接着テープ２００の上面から光を照射して、チップ１００’’を加熱すると、特殊接着テープ２００のうち加熱したチップ１００’’が貼り付けられた部分の接着力が低下して、容易に半導体チップ列１００’’をアンテナ基板３００に実装することができる。光照射によって特殊接着テープ１０３を加熱する方法は、１００’’の接着面を短時間で加熱することができ、かつ、周囲の半導体チップが加熱されにくいという利点がある。
【００４７】
以上説明したように、本実施形態によれば、加熱よって接着力が低下する特殊接着テープを用いて、ダイシング用の特殊接着テープに２次元に配列された半導体チップを、チップ列毎に加熱して、この特殊接着テープからチップ列を取り外すことができる。取り外されたチップ列は、別のワーク台となる特殊接着テープに移動させ、取り出したいチップの接着力を低下させてワーク台から取り外した後に、配線／ＲＦアンテナが印刷されたテープ状のアンテナ基板の電極パッドに実装することができる。
【００４８】
また、本実施形態によれば、取り出したいチップ又はチップ列の接着力を選択的に低下させて、特定のチップ又はチップ列をハンドリングすることができるため、個々のチップをハンドリングしなくても、アンテナ基板へ実装させることが可能になり、低コストで実装することができる。また、真空ピンセットを用いてハンドリングする場合とは異なり、チップサイズに制限されないため、チップサイズを更に小型化することができ、低価格化を図ることができる。これによって、小型化された半導体チップ及びこれを搭載した電子タグ、ＲＦタグ、ＩＣカード等の半導体装置を低コストで製造することができる。
【００４９】
（第２の実施形態）
以下、本発明の好適な第２の実施形態に係る基板製造方法を説明について説明する。本実施形態に係る基板製造方法は、概略的には、第１の実施形態に係る図２（ａ）〜図２（ｃ）の実装基板の製造方法の一部の工程を変更したものである。
【００５０】
図４（ａ）は、図１（ａ）〜図１（ｄ）に示す工程を適用して、ダイシングによりチップ化された複数のチップが２次元に配列されたウエハ４００である。
【００５１】
図４（ｂ）に示す工程で、複数のチップ列を一列ずつワークシート２００（特殊粘着テープ）上に並列に配列させる。この配列の間隔ｄは、ＲＦアンテナ列が複数列形成されたアンテナ基板３００のＲＦアンテナ３０１の列間隔ｄに一致させる。具体的には、取り出したいチップ列を貼り付けている特殊接着テープを加熱して、特殊接着テープの接着力を低下させると同時に、ワークシート２００を取り出したいチップ列に密着させることで、チップ列を一列ずつワークシート２００に移動させる。この工程を繰り返すことにより、複数のチップ列が並列に配列した形態が実現される。図３（ａ）は、この形態の部分斜視図である。この際、チップ列の長さができるだけ同じになるように配列させるのが望ましいが、部分的な歯抜けによる歩留の低下は、低コスト化のため許容されうる。
【００５２】
図３（ｂ）に示す工程では、基板３０１’の電極パッド３０３’に導電ペーストが描画塗布された、配線／アンテナ３０２’が形成されたアンテナ基板３００’を準備する。
【００５３】
図４（ｃ）に示す工程では、アンテナ基板３００（図３（ｂ）のアンテナ基板３００’と同じ）に、ワークシート２００上のチップ１００’’をチップ列に垂直な方向である行方向において行単位で、アンテナ基板３００の実装位置に押し付けた後に、加熱することによってワークシート２００とチップ１００’’との間の接着力を低下させて、ワークシート２００からアンテナ基板３００へチップ１００’’を行単位で一括でフェイスダウン実装する。例えば、ワークシート２００上の１行目のチップ列２０１は、アンテナ基板３００の１行目のアンテナ列３０２上の実装位置に押し付けられた後に、加熱されることによって、アンテナ列３０２上に一括でフェイスダウン実装される。このような工程により、図３（ｃ）の実装形態が形成される。
【００５４】
この後、必要に応じて、導電性ペーストの電気的特性を改善するために加熱をしたり、アンテナ基板３００を保護するためにモールド、補強、保護フィルム等をしたりした後に、シート状のアンテナ基板３００を個々の基板に切断することによって、図４（ｄ）に示すＲＦタグ４００が完成する。
【００５５】
以上説明したように、本実施形態によれば、複数列のチップ列を行単位で一括してアンテナ基板実装することができるため、実装工程の自由度が増すとともに、スループットを向上させることができる。
【００５６】
【実施例】
以下、本発明の好適な実施例を挙げる。
【００５７】
本実施例は、ＲＦ−ＩＤチップをＲＦアンテナ基板に実装する例である。プロセスが終了し、ＲＦタグ用の半導体チップのための回路１０２が表面に形成された半導体ウエハ１００を準備する（図１（ａ）に対応）。次に、半導体ウエハ１００の回路形成面に、加熱により接着力が低下する特殊接着テープ１０３を介して、基台１０４を貼り付けた（図１（ｂ）に対応）。次に、半導体ウエハ１００の裏面を研磨して５０μｍまで薄くした（図１（ｃ）に対応）。半導体ウエハ１００の裏面の研磨面から、赤外線によりスクライブ位置を確認して、ダイシングによって半導体チップ１００’に分離した（図１（ｄ））。
【００５８】
次に、温度が上昇すると接着力が低下する他の特殊接着テープ（ワーク）２０１を半導体チップ１００’の研磨面に押し付けて、所望のチップ列を加熱することによって接着力を低下させ、基台１０４からワーク２０１へ半導体チップ１００’を列ごと移動させた（図２（ａ））。他の特殊接着テープ２０１の接着力が低下する温度をスクライブの際に使用した特殊接着テープ１０３より高くすることによって、半導体チップ１００’を列ごと受け渡すことが可能になった。
【００５９】
一方、ＲＦアンテナ３０２が多数印刷されたシート状のアンテナ基板３００のチップ実装位置３０３に、熱硬化性の導電性ペーストを塗布した（図２（ｂ））、ワーク２０１に移されたチップ列から各チップを順次、ＲＦアンテナが印刷されたシート状のアンテナ基板３００の実装位置３０３に押し付けて、加熱することにより接着力を低下させ、ワーク２０１からアンテナ基板３００へフェイスダウン実装が完了した（図２（ｃ））。この際、図５、６に示すように、ＲＦアンテナが印刷されたアンテナ基板３００と半導体チップ列が配列された特殊接着テープ２００とを密着させて、アンテナ基板３００の裏面からチップを行単位で加熱することによって、容易にチップ実装が実現することができた。
【００６０】
この後、必要に応じて、導電性ペーストの電気的特性を改善するために加熱をしたり、アンテナ基板３００を保護するためにモールド、補強、保護フィルム等をしたりした後に、シート状のアンテナ基板３００を個々の基板に切断することによって、図４（ｄ）に示すＲＦタグ４００が完成した。以上のように、小型化された半導体チップ及びこれを搭載したＲＦタグを低コストで製造することができた。
【００６１】
【発明の効果】
本発明によれば、例えば、半導体チップを効果的に実装することができる。
【図面の簡単な説明】
【図１】本発明の好適な第１の実施の形態に係る実装基板の製造方法を説明するための図である。
【図２】本発明の好適な第１の実施の形態に係る実装基板の製造方法を説明するための図である。
【図３】本発明の好適な第２の実施の形態に係る実装基板の製造方法を説明するための図である。
【図４】本発明の好適な第２の実施の形態に係る実装基板の製造方法を説明するための図である。
【図５】本発明の好適な実施の形態に係る実装基板を製造する製造装置の構成を示す概念図である。
【図６】本発明の好適な実施の形態に係る実装基板を製造する製造装置の構成を示す概念図である。
【図１】
2005019571.tif 000003
【図２】
2005019571.tif 000004
【図３】
2005019571.tif 000005
【図４】
2005019571.tif 000006
【図５】
2005019571.tif 000007
【図６】
2005019571.tif 000008