(57)【要約】【課題】電源効率が良く、且つ部品点数も少なくて済む２電源ポートを備えるＩＣチップの電源回路を提供する。【解決手段】インターフェイス用電源回路３の入力電源はインターフェイス回路１２及びＰＷＭ回路１３に供給される。ＰＷＭ回路１３では、レジスタ１３１に設定されている設定値に基づいてＰＷＭ制御回路１３０がＰＷＭ制御したＰＷＭ信号を平滑回路５に出力し、ここで平滑した信号を入力電源としてコア用電源ポート１１に出力する。【選択図】  図１
2005135026.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源ポートからの入力電源で駆動される第１の回路と、第２の電源ポートからの入力電源で駆動される第２の回路とを備える電源回路において、
前記第１の回路中に設けられ、予め設定された設定値に対応したパルス幅又は周波数のパルス信号を電源電圧形成用パルス信号として形成する電源電圧形成用パルス信号回路と、
前記電源電圧形成用パルス信号回路で形成された電源電圧形成用パルス信号を平滑して入力電源として前記第２の電源ポートに供給する平滑回路と、
を備えたことを特徴とする電源回路。  
【請求項２】
前記電源電圧形成用パルス信号回路は、予め設定された設定値に対応したＰＷＭ信号を電源電圧形成用パルス信号として形成する、請求項１記載の電源回路。
【請求項３】
前記電源電圧形成用パルス信号回路は、外部回路によって前記設定値を設定可能なレジスタを備える請求項２に記載の電源回路。  
【請求項４】
前記電源電圧形成用パルス信号回路は、クロックをカウントするカウンタと、
前記レジスタに設定された設定値を一定期間毎にプリセットし、その値と前記カウンタのカウント値とを比較するコンパレータと、
前記コンパレータの出力を前記ＰＷＭ信号とする請求項３記載の電源回路。
【請求項５】
前記レジスタを、ビット長の異なる複数個のレジスタで構成した請求項４記載の電源回路。
【請求項６】
前記第１の回路は、外部回路との信号インターフェイスを行うインターフェイス回路であり、前記第２の回路は、該インターフェイス回路からの入力信号及び外部回路からの制御信号によって作動するＤＳＰロジック回路である請求項１〜５のいずれかに記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２電源ポートを備える例えば、ＤＳＰチップやその他のＩＣチップ等の電源回路に関する。
【背景技術】
【０００２】
従来から、内部回路として、第１の電源ポートからの入力電源で駆動される第１の回路と、第２の電源ポートからの入力電源で駆動される第２の回路とを備える２電源ポートを備えるＩＣチップがある（例えば、特許文献１参照）。
【特許文献１】特開平７−６８３８号公報（請求項１）。
【０００３】
２電源ポートを備えるＩＣチップとして、たとえば、ＤＳＰでは、インターフェイス回路に電源を供給するインターフェイス用電源ポートと、コア回路に電源を供給するコア用電源ポートとを備え、それらの２つの電源ポートに対してそれぞれ電源回路を接続している。
【０００４】
図５は、上記ＤＳＰに対して２つの電源回路を接続する時のブロック図を示している。
【０００５】
ＤＳＰ１は、インターフェイス用電源ポート１０とコア用電源ポート１１とを備え、インターフェイス用電源ポート１０には、インターフェイス用電源回路３が接続され、コア用電源ポート１１にはコア用電源回路４が接続されている。ＤＳＰ１には、マイコン２が接続されており、ＤＳＰ１の動作の制御をこのマイコン２で行うようにしている。
【０００６】
通常、図５に示すような従来の構成では、低消費電力設計のために、コア用電源回路４の電源電圧をインターフェイス用電源回路３の電源電圧よりも低く設定し、コア用電源回路４には、低電圧の電源電圧を形成するためのレギュレータＩＣを使用するようにしている。コア用電源回路４にレギュレータＩＣを使用することにより、インターフェイス用電源回路３からの電源入力を受けて電圧を所定の電圧まで降下させた状態で電源ポート１１に出力することができるようになる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図５に示す構成では、インターフェイス用電源回路３からの電源入力を受けて、コア用電源回路４でコア用電源電圧を形成するようにしているために、電源効率が悪いという問題があり、また、コア用電源電圧を形成するためにレギュレータＩＣを用意しなくてはならない不都合があった。
【０００８】
本発明の目的は、電源効率が良く、且つ部品点数も少なくて済む２電源ポートを備えるＩＣチップの電源回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の電源回路は、第１の電源ポートからの入力電源で駆動される第１の回路と、第２の電源ポートからの入力電源で駆動される第２の回路とを備える２電源ポートを備える電源回路において、
前記第１の回路中に設けられ、予め設定された設定値に対応したパルス幅又は周波数のパルス信号を電源電圧形成用パルス信号として形成する電源電圧形成用パルス信号回路と、
前記電源電圧形成用パルス信号回路で形成された電源電圧形成用パルス信号を平滑して入力電源として前記第２の電源ポートに供給する平滑回路と、
を備えたことを特徴とする。
【００１０】
本発明の電源回路では、電源電圧形成用パルス信号回路において電源電圧形成用パルス信号を形成する。この電源電圧形成用パルス信号回路は、第１の電源ポートからの入力電源で駆動される第１の回路内に含まれている。そして、上記電源電圧形成用パルス信号回路で形成された電源電圧形成用パルス信号を平滑回路によって平滑し、この平滑した出力を電源電圧として第２の電源ポートに供給する。
【００１１】
これにより、図５に示すようなコア用電源回路４としてレギュレータＩＣを用いる必要がなくなる。すなわち、ＩＣチップ内で形成された電源電圧形成用パルス信号を平滑回路で平滑した出力を再びＩＣチップに第２の回路の入力電源として使用する。したがって、高効率で電源供給を行うことができるとともに、レギュレータＩＣとを不要とするために回路構成が簡単となる。
【００１２】
前記電源電圧形成用パルス信号回路は、予め設定された設定値に対応したＰＷＭ信号を電源電圧形成用パルス信号として形成することが可能である。すなわち、設定値を変えることによってそれに対応したＰＷＭ信号を形成する。これにより、設定値に対応した電源電圧を第２の回路に供給することができる。なお、ＰＷＭ信号を使用することによって制御が容易になるが、設定値に対応して周波数を変えるようにしてもよい。
【００１３】
前記レジスタの値は、たとえば外部回路として接続されるマイコンによって設定することが可能である。この場合、マイコンによって設定値を直接セットすることのできるレジスタをＩＣチップ内に設けることが好ましい。
【００１４】
また、このレジスタを、ビット数の異なる複数個のレジスタで構成することもできる。このようにすると、レジスタに設定する設定値のビット数を選択できるようになる。ビット数の異なる複数のレジスタを使用する場合には、具体的には、コンパレータを使用する。このコンパレータは、一定期間ごとにレジスタに設定値をプリセットし、その値とクロックに同期したカウント値とを比較する機能を持つ。そして、コンパレータの出力をＰＷＭ信号として出力する。これにより、ビット数の長いレジスタを選択すると、ＰＷＭ信号の周波数が変わってくる。たとえば、ビット数が１つ多いレジスタを選択すると、ＰＷＭ信号の周波数は２分の１となる。このように、レジスタに設定する設定値と使用するレジスタの選択とによって、ＰＷＭ信号のパルス幅と周波数とを設定することが可能になる。  
【発明の効果】
【００１５】
本発明によれば、従来のようなパワーロスのあるレギュレータＩＣを使用することなく、パルス信号を平滑して第２の回路の電源電圧を形成しているために、電源効率が上がり、レギュレータＩＣ等を使用しない分コストダウンと部品点数の減少に繋がる。
【発明を実施するための最良の形態】
【００１６】
図１は、本発明の実施形態であるＤＳＰ及びその電源回路を示している。
【００１７】
ＤＳＰ１は、第１の電源ポートであるインターフェイス用電源ポート１０と、第２の電源ポートであるコア用電源ポート１１とを備えている。また、ＤＳＰ１は、インターフェイス回路１２、電源電圧形成用パルス信号回路であるＰＷＭ回路１３、及びコア回路１４とを備えている。
【００１８】
前記インターフェイス用電源ポート１０は、インターフェイス回路１２及びＰＷＭ回路１３に接続され、このインターフェイス用電源ポートからの入力電源をこれらのインターフェイス回路１２とＰＷＭ回路１３とに供給する。また、コア用電源ポート１１は、コア回路１４に接続され、このコア用電源ポート１１からの入力電源をコア回路１４に供給する。
【００１９】
前記ＰＷＭ回路１３は、ＰＷＭ制御回路１３０とレジスタ１３１とを備えている。ＰＷＭ制御回路１３０は、レジスタ１３１に設定された設定値に対応したパルス幅のＰＷＭ信号を形成する。レジスタ１３１は、ＰＷＭ信号のパルス幅を決めるための設定値を記憶する。この設定値は、マイコン２により設定される。
【００２０】
前記インターフェイス用電源ポート１０には、２．５Ｖの電源電圧を出力するインターフェイス用電源回路３が接続され、また、コア用電源ポート１１には、平滑回路５が接続されている。この平滑回路５の入力には、上記ＰＷＭ制御回路１３０の出力が供給される。
【００２１】
マイコン２は、ＤＳＰ１の動作を制御するものであって、ＤＳＰ動作をするための起動信号や各種係数の設定等とともに、上記レジスタ１３１に対して上記設定値を設定する。
【００２２】
平滑回路５は、インダクタＬとコンデンサＣとで構成され、ＤＳＰ１から出力されるＰＷＭ信号を平滑して、これをコア用電源ポート１１に入力電源として供給する。
【００２３】
図２は、上記ＰＷＭ回路１３の詳細なブロック図を示している。
【００２４】
レジスタ６０、６１は、図１のレジスタ１３１を構成し、図２に示す例ではこの２つのレジスタのそれぞれにマイコン２より値が設定可能になっている。レジスタ６０は５ビット長であり、レジスタ６１は６ビット長である。また、レジスタ６０の初期値は「１００００」（バイナリ）に設定され、レジスタ６１の初期値は「１００００」（バイナリ）に設定される。
【００２５】
セレクタ６２は、コントロール端子に入力される信号に応じて、レジスタ６０又はレジスタ６１を選択する。選択されたレジスタの値がセレクタ６２の出力端子から出力される。
【００２６】
ラッチ６３には、マイコン２に接続される入力端子Ａが接続されている。この入力端子Ａは周波数をコントロールするものであって、ＰＷＭ制御部１３０は、入力端子ＡがＬの時のＰＷＭ信号周波数をＦ、入力端子ＡがＨの時のＰＷＭ信号周波数を１／２Ｆとするように制御する。
【００２７】
入力端子Ｂはリセット端子である。
【００２８】
上記入力端子Ａ及び入力端子Ｂはマイコン２によって制御される。
【００２９】
前記セレクタ６２の出力は、６ビット長であり、５ビット長のレジスタ６０が選択された時には、６ビット目を０にする。
【００３０】
セレクタ６２の６ビット長の出力は、ラッチ６４において、ＥＮＶ（イネーブル）がＨで且つクロックの立ち上がりでラッチされる。ラッチされた６ビットデータはコンパレータ６５の入力Ａに入力する。
【００３１】
バイナリカウンタ６６は、クロックＭＣＫの立ち上がりでカウントアップする６ビットバイナリカウンタで構成されている。このカウンタ６６の６ビット目と下位５ビットとをＡＮＤゲート６７で論理積することで、イネーブル信号を作成  したがって、ラッチ６４は、カウンタ６６が６４ビットを計数するごとにＥＮＶがＨとなる。この結果、ラッチ６４は、入力端子ＡがＬの時には６４ビットごとにレジスタ６０の設定値をラッチし、入力端子ＡがＨの時には、６４ビットごとにレジスタ６１の設定値をラッチする。
【００３２】
前記カウンタ６６の６ビット目は、ＡＮＤゲート６８を介して下位５ビットとともに６ビットにされてコンパレータ６５の入力Ｂに入力する。ＡＮＤゲート６８には、ラッチ６９の出力が入力している。したがって、このＡＮＤゲート６８は、入力端子ＡがＬの時、すなわち、ビット長が５ビットであるレジスタ６０が選択された時に、６ビット目を０に固定したカウンタ６６の６ビット出力をコンパレータ６５の入力Ｂに入力する。
【００３３】
コンパレータ６５は、Ａ＞＝Ｂの時にＨを出力し、ラッチ７０、バッファ７１を介してＰＷＭ信号として出力する。
【００３４】
以上の構成で、ＰＷＭ制御回路１３０は、マイコン２によって入力端子ＡがＨ又はＬに設定されると次のように動作する。
【００３５】
（１）入力端子ＡがＬに設定された時。
【００３６】
セレクタ６２は５ビット長のレジスタ６０を選択し、レジスタ６０の設定値（５ビット長）に６ビット目の０を加えた値をラッチ６４に出力する。ラッチ６４は、カウンタ６６がクロックＭＣＫを６４ビット計数するごとに、上記セレクタ６２の出力をラッチしてコンパレータ６５の入力Ａに入力する。コンパレータ６５は、入力Ａに入力された値をプリセットし、この値と、入力Ｂに入力されている値とを比較し、Ａ＞＝Ｂの時にＨを出力する。したがって、レジスタ６０に設定される設定値に応じたＰＷＭ信号波形は、図３（Ａ）に示すようになる。同図（Ａ）では、クロックＭＣＫを３３．８６８８ＭＨｚとしている。したがって、ＰＷＭ信号の出力周波数は、１．０５８４ＭＨｚ（＝３３．８６８８ＭＨｚ／３２）となる。
【００３７】
なお、前記レジスタ６０は５ビット長であるために、３２パターンの設定値を設定することができ、ＰＷＭ信号波形は、設定されたパターンに応じたパルス幅の波形となる。ＰＷＭ信号は、平滑回路で平滑されてコア用電源ポート１１に出力されるため、パルス幅の長いＰＷＭ信号ほど、平滑出力、すなわち、コア用電源ポート１１に入力する電源電圧が高くなる。
【００３８】
（２）入力端子ＡがＨに設された時。
【００３９】
セレクタ６２は６ビット長のレジスタ６１を選択し、レジスタ６１の設定値（６ビット長）をラッチ６４に出力する。カウンタ６６は、ＭＣＫを６４ビット計数するごとにラッチ６４のＥＮＶをＨにするため、ラッチ６４は、６４ビットごとにレジスタ６１の設定値をラッチする。コンパレータ６５の入力Ｂには、カウンタ６６の６ビット長のカウント値がそのまま入力するため、このコンパレータ６５では、入力Ａに入力してプリセットされるレジスタ６１の６ビット長の値と入力Ｂに入力するカウンタ６６の６ビット長の計数値とを比較し、Ａ＞＝Ｂの時にＨを出力する。したがって、レジスタ６１に設定される設定値に応じたＰＷＭ信号波形は、図３（Ｂ）に示すようになる。図示のように、ＰＷＭ信号の出力周波数は、５２９．２ｋＨｚ（＝３３．８６８８ＭＨｚ／６４）となる。また、レジスタ６１は６ビット長であるために、ＰＷＭ信号の出力パターンは、全部で６４種類となる。
【００４０】
以上のようにして、ＰＷＭ制御回路１３０で形成されたＰＷＭ信号は、平滑回路５に入力し、ここで平滑されてコア用電源ポート１１に入力する。ＰＷＭ信号のパターンが変わると、当然平滑回路５の平滑出力、すなわち電圧レベルは変動するために、結局、レジスタ６０又は６１に設定する設定値の大きさによってコア用電源ポート１１に入力する入力電源電圧の大きさを設定することができる。いま、インターフェイス用電源回路３の電源電圧を２．５Ｖとすると、レジスタ６０を選択してＰＷＭ信号の出力周波数を１．０５８４ＭＨｚとした場合、電圧分解能は２．５／３２＝７８ｍＶとなる。また、レジスタ６１を選択してＰＷＭ信号周波数を５２９．２ｋＨｚとした場合、電圧分解能は２．５／６４＝３９ｍＶとなる。
【００４１】
なお、ＤＳＰ１の電源立ち上がり時においては、レジスタ６０又はレジスタ６１の初期値を、ＤＳＰ１が起動できる値にすることが必要である。そこで、ＤＳＰ１の電源立ち上がり時には、マイコン２によってレジスタ６０又は６１に設定する初期値を比較的高い値に設定し、ＤＳＰ１の電源が完全に立ち上がった後に、目標のコア用電源電圧になるよう各レジスタの値を設定する。
【００４２】
本実施形態では、図２に示すように２つのレジスタ６０及び６１を設けて、使用するレジスタによってＰＷＭ信号周波数を選択できるようにしている。したがって、レジスタを１つだけ用いる場合に比べて電圧分解能を高くすることができる。電圧分解能を高くすることによって、平滑回路５に使用されるインダクタＬの大きさや残留ノイズ等を考慮してより最適な電圧となるような微調整が可能となる。
【００４３】
また、本実施形態では、ＰＷＭ制御によって電圧制御を行うようにしているが、レジスタに設定される設定値に応じて平滑回路５に出力されるパルス信号の周波数を変えるようにしてもよい。すなわち、図４に示すように、図１のＰＷＭ制御回路１３０に代えて、周波数制御１３２を設けてもよい。このように構成するには、たとえば、レジスタに設定される値に応じてカウンタ出力のマスクビットを増減し、このカウンタの計数値によりパルス信号を形成する。
【００４４】
また、本実施形態ではレジスタを２個使用したが、これ以上であってもよいし、レジスタが１個であっても勿論かまわない。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態であるＤＳＰ及びその電源回路のブロック図
【図２】ＰＷＭ回路の詳細なブロック図
【図３】動作波形図
【図４】本発明の他の実施形態であるＤＳＰ及びその電源回路のブロック図
【図５】従来のＤＳＰ及びその電源回路のブロック図
【図１】
2005135026.tif 000003
【図２】
2005135026.tif 000004
【図３】
2005135026.tif 000005
【図４】
2005135026.tif 000006
【図５】
2005135026.tif 000007