(57)【要約】【課題】  複数の半導体パッケージ基板及び抵抗器・コンデンサーを内蔵する半導体パッケージの製造に最適化された抵抗器・コンデンサーの供給方法【解決手段】  厚みの制御されたセラミック基板もしくはシリコン基板上に形成された抵抗器・コンデンサーの集合体を必要によっては抵抗器コンデンサー非形成面を研削し薄肉化し、ダイシングフィルムに貼り付けて個片化した状態で供給することにより、半導体パッケージ設計及び製造上の制約の少ない抵抗器・コンデンサーを供給する。【選択図】  図１
2005129912.tif 000002
【特許請求の範囲】
【請求項１】
受動素子が整列した集合体を薄肉化処理し、薄肉化後の集合体を個片化処理し、個片化された受動素子を半導体パッケージ製造装置に供給する受動素子の供給方法。
【請求項２】
請求項１に記載の受動素子の供給方法において、
前記個片化処理は、フィルム状接着材が貼付された接着性基材上に貼付された集合体をダイシング処理して、受動素子にわける操作であることを特徴とする受動素子の供給方法。
【請求項３】
請求項２に記載の受動素子の供給方法において、
前記フィルム状接着材は、集合体が薄肉化処理された後に、当該集合体に貼付されることを特徴とする受動素子の供給方法。
【請求項４】
請求項２に記載の受動素子の供給方法において、
前記個片化された受動素子が、フィルム状接着材が貼付されてなる状態で、受動素子の位置決め搭載装置に供給されることを特徴とする受動素子の供給方法。
【請求項５】
請求項１に記載の受動素子の供給方法において、
前記薄肉化処理は、受動素子の素子形成面の裏面の研削処理であることを特徴とする受動素子の供給方法。
【請求項６】
請求項１〜５のいずれかに記載の受動素子の供給方法において、
前記受動素子の端子表面が、はんだ若しくは錫によって被覆されていることを特徴とする受動素子の供給方法。
【請求項７】
請求項１〜５のいずれかに記載の受動素子の供給方法において、
前記受動素子の端子表面が、金によって被覆されていることを特徴とする受動素子の供給方法。
【請求項８】
請求項１〜５のいずれかに記載の受動素子の供給方法において、
前記受動素子が、抵抗器またはコンデンサーであることを特徴とする受動素子の供給方法。
【請求項９】
請求項１〜５のいずれかに記載の受動素子の供給方法において、
前記受動素子の厚みが５０μｍ以上１５０μｍ以下であることを特徴とする受動素子の供給方法。
【請求項１０】
受動素子が整列した集合体を薄肉化処理して得られる半導体パッケージ製造用受動素子。
【請求項１１】
請求項１０に記載の半導体パッケージ製造用受動素子において、
フィルム状接着材が貼付された接着性基材上に貼付されたことを特徴とする半導体パッケージ製造用受動素子。
【請求項１２】
請求項１０または１１に記載の半導体パッケージ製造用受動素子において、
前記集合体は、同一種類の受動素子からなることを特徴とする半導体パッケージ製造用受動素子。
【請求項１３】
請求項１０または１１に記載の半導体パッケージ製造用受動素子において、
前記集合体は、異種類の受動素子からなることを特徴とする半導体パッケージ製造用受動素子。
【請求項１４】
請求項１０または１１に記載の半導体パッケージ製造用受動素子において、
各受動素子の端子表面が、はんだまたは錫により被覆されていることを特徴とする半導体パッケージ製造用受動素子。
【請求項１５】
請求項１０または１１に記載の半導体パッケージ製造用受動素子において、
各受動素子の端子表面が、金により被覆されていることを特徴とする半導体パッケージ製造用受動素子。
【請求項１６】
請求項１０または１１に記載の半導体パッケージ製造用受動素子において、
受動素子が、抵抗器またはコンデンサーであることを特徴とする半導体パッケージ製造用受動素子。
【請求項１７】
請求項１０または１１に記載の半導体パッケージ製造用受動素子において、
各受動素子の厚みが５０μｍ以上１５０μｍ以下であることを特徴とする半導体パッケージ製造用受動素子。
【請求項１８】
請求項１０から１７のいずれかに記載の半導体パッケージ製造用受動素子を個片化処理して得られる受動素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子回路を構成する抵抗器、コンデンサーなどの受動素子の半導体パッケージの製造における供給方法に関するものである。また、本発明は、このような供給方法に供する半導体パッケージ製造用受動素子に関し、特に個片化処理して半導体パッケージ内に配置される用途で使用される半導体パッケージ製造用受動素子に関する。また、本発明は、この半導体パッケージ製造用受動素子を個片化処理して得られる受動素子に関する。
【背景技術】
【０００２】
最近の携帯電話や携帯型パソコンなど情報通信機器の小型化・高機能化に伴い、その内部に用いられる半導体も、従来のリードフレームパッケージから、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）といった非リードフレームパッケージへ、更には複数の半導体チップを一つの半導体パッケージの中に集積したＭＣＰ(マルチチップパッケージ)へと小型化高機能化が進んでいる。また、小型化の潮流は抵抗器及びコンデンサーにも及び１６０８サイズから１００５サイズへ更には０６０３サイズへと小型化が進み、試験的には０４０２サイズのような極めて小型な物も製造されている。しかしながら、ナノレベルの配線によるチップサイズの小型化や半導体パッケージ内部での複数チップの積層が可能な半導体と比較して、抵抗器及びコンデンサーの占有面積の縮小スピードは緩やかであり、今後の電子機器の小型化の阻害要因になると予想されている。
【０００３】
しかしながら、抵抗器及びコンデンサーの更なる小型化は、製造歩留まりやハンドリングの面から現実的ではないと考えられ、プリント配線板内部に抵抗器及びコンデンサーを作りこむ方法（特許文献１）や半導体パッケージ内部に抵抗器及びコンデンサーを内蔵する方法（特許文献２）などが提案されてきた。特に半導体パッケージ内部に内蔵する方式では、すでに確立された技術で製造され、品質保証された抵抗器およびコンデンサーを用いることができるため、優位性のある技術として注目されているが、一部を除いた抵抗器及びコンデンサーの供給形態はＳＭＴ（表面実装技術）に適した形に最適化されており、半導体パッケージ製造プロセスとの親和性が低いと言う問題も指摘されている。
【特許文献１】特開平９−２１４０９０号公報
【特許文献２】特開平１０−１７６７５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的とするところは、電子機器の小型化高機能化に最適化された半導体パッケージ用の受動素子およびこの受動素子を半導体パッケージに配置するときの受動素子の供給方法、ならびにこの供給方法に好適な半導体パッケージ製造用受動素子を提供するものである。
【課題を解決するための手段】
【０００５】
本発明者らは、同一の抵抗器及びコンデンサーを粘着テープ上に整列配置させた状態で、位置決め搭載装置に供給することにより、半導体パッケージ製造プロセスとの親和性が高くなると共に、薄肉化された抵抗器及びコンデンサーを容易に取り扱うことができることを見出し、本発明を完成するに至った。
【０００６】
すなわち本発明は、
［１］  電子回路を構成する抵抗器及び／又はコンデンサーの供給方法であって、粘着テープ上に複数の抵抗器及び／又はコンデンサーが整列配置された状態で、位置決め搭載装置に供給されることを特徴とする抵抗器及び／又はコンデンサーの供給方法、
［２］  複数の同一抵抗器及び／又は同一コンデンサーを整列配置した状態の集合体として粘着テープ上に貼り付けた後、粘着テープ上で裁断し、抵抗器及び／又はコンデンサーに個片化する［１］項記載の抵抗器及び／又はコンデンサーの供給方法、
［３］  個片化された抵抗器及び／又はコンデンサーが、単独の抵抗器及び／又はコンデンサーである［２］項記載の抵抗器及び／又はコンデンサーの供給方法、
［４］  個片化された抵抗器及び／又はコンデンサーが、複数の同一抵抗器及び／又は同一コンデンサーである［２］項記載の抵抗器及び／又はコンデンサーの供給方法、
［５］  抵抗器及び／又はコンデンサーの厚みが５０μｍ以上１５０μm以下である［１］〜［４］項のいずれか１項に記載の抵抗器及び／又はコンデンサーの供給方法、
［６］  抵抗器及び／又はコンデンサーの端子表面が半田若しくは錫によって被覆されているものである［１］〜［５］項のいずれか１項に記載の抵抗器及び／又はコンデンサーの供給方法、
［７］  抵抗器及び／又はコンデンサーの端子表面が金によって被覆されているものである［１］〜［５］項のいずれか１項に記載の抵抗器及び／又はコンデンサーの供給方法、
［８］  ［１］〜［７］項のいずれか１項に記載の供給方法で供給された抵抗器及び／又はコンデンサーを用いて製造された半導体装置である。
【０００７】
具体的には、本発明に係る受動素子の供給方法は、受動素子が整列した集合体を薄肉化処理し、薄肉化後の集合体を個片化処理し、個片化された受動素子を半導体パッケージ製造装置に供給するものである。
【０００８】
このような構成により、受動素子の半導体パッケージ製造プロセスに対する親和性が高くなるように受動素子の取り扱いを設計することができ、電子機器の小型化高機能化に最適化される受動素子の供給方法を提供することができるようになる。
また、受動素子を薄肉化してから半導体パッケージ製造装置に導入することで、受動素子をより容易に取り扱うことができるようになる。さらに、複数の受動素子を集合体として保持して一度に運搬、処理などすることが可能になり、半導体パッケージ製造プロセスプロセスにおける受動素子の供給に際し、この受動素子をより容易に取り扱うことができるようになる。
【０００９】
この受動素子の供給方法において、個片化処理は、フィルム状接着材が貼付された接着性基材上に貼付された集合体をダイシング処理して、受動素子にわける操作とすることができる。さらに、フィルム状接着材は、集合体が薄肉化処理された後に、当該集合体に貼付することができる。また、個片化された受動素子が、フィルム状接着材が貼付されてなる状態で、受動素子の位置決め搭載装置に供給されるようにしてもよい。
【００１０】
このような構成により、フィルム状接着材は受動素子の通常の工程での処理で行われる高熱処理により硬化して、受動素子を強固に接着させることができる一方で、受動素子を集合体として扱うため、受動素子の半導体パッケージ製造プロセスに対する親和性が高くなるように設計することができ、電子機器の小型化高機能化に最適化される受動素子の供給方法を提供することができるようになる。
【００１１】
また、受動素子の供給方法において、受動素子の端子表面が、はんだ若しくは錫によって被覆されていてもよい。
これにより、半導体パッケージを形成するときに、受動素子の端子が、半導体装置を構成する基板とはんだ付けによって電気的に接合することができるようになる。
【００１２】
また、受動素子の供給方法において、受動素子の端子表面が、金によって被覆されていてもよい。
これにより、半導体パッケージを形成するときに、受動素子の端子が、半導体装置を構成する基板とワイヤーボンディング法またはスタッドバンプボンディング法などの手法により電気的に接合することができるようになる。
【００１３】
本発明に係る半導体パッケージ製造用受動素子は、受動素子が整列した集合体を薄肉化処理して得られるものである。
【００１４】
この半導体パッケージ製造用受動素子は、フィルム状接着材が貼付された接着性基材上に貼付されていてもよい。
【００１５】
半導体パッケージ製造用受動素子において、各受動素子の端子表面が、はんだまたは錫により被覆されていてもよく、また、金により被覆されていてもよい。
【００１６】
本発明に係る受動素子は、上述のいずれかの半導体パッケージ製造用受動素子を個片化処理して得られるものである。
【発明の効果】
【００１７】
本発明によれば、抵抗器およびコンデンサーならびに複数の半導体パッケージ基板を内蔵した半導体パッケージを効率よく製造することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に係る受動素子および半導体パッケージへの受動素子の供給方法の実施形態について、図面を参照しながら詳細に説明する。
なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１９】
（受動素子の供給方法）
図１，図２は、本発明の半導体パッケージ製造用受動素子を用いて半導体パッケージに供給する受動素子の供給方法の実施形態を示す工程図である。
【００２０】
本発明は、粘着テープに同一または異種の受動素子、例えば抵抗器及び／又はコンデンサーを整列配置した状態で、半導体パッケージ製造プロセスに用いられる位置決め搭載装置に供給するものである。
【００２１】
図１（ａ）に示したように、複数の受動素子１０が、支持体となるセラミック基板若しくはシリコン基板などの基板１９上に整列配置され、この基板１９は受動素子１０の配置面が研削時保持用粘着テープ６０に貼り付けられる。続いて、図１（ｂ）に示したように、基板１９が所定の厚みになるまで回転砥石６２で研削処理され、図１（ｃ）に示したように、複数の受動素子が整列配置されてなる半導体パッケージ製造用受動素子である集合体２０が得られる。
【００２２】
また、図２（ａ）に示した受動素子の集合体２０は、図２（ｂ）に示したように、半導体パッケージ製造工程との親和性を高めるために、リング状冶具６６に貼り付けられることにより適切なテンションが付与された接着性基材である粘着テープ６４の上に貼りつけられる。なお、粘着テープ６４としては、ダイシングフィルム、ダイシングダイアタッチフィルムなどが挙げられる。
【００２３】
従来、個片化された受動素子を取り扱っており、半導体パッケージ製造プロセスに適用することが困難であったため、受動素子の配置などのプロセスで効率が悪いことがあったが、このように、受動素子の集合体をダイシングフィルム、ダイシングダイアタッチフィルムなどの半導体パッケージ製造プロセスに通常に用いる手段に適用することで、半導体装置の製造と同じプロセスで受動素子を扱うことができる。
【００２４】
すなわち、図２（ｃ）に示したように、受動素子１８の間の切断線６８に沿って、ダイシングマシンを用いてこの集合体２０が切断されて、受動素子１０や、複数の受動素子を有するアレイ２１などが得られる（図２（ｄ））。
【００２５】
さらに、このような方法により得られる受動素子１０、集合体２０、アレイ２１は、半導体パッケージ製造プロセスで用いられるダイボンダーやフリップチップダイボンダーなどの位置決め搭載装置に供給することができ、これにより半導体パッケージのサブストレート若しくはサブストレート上に搭載された半導体パッケージ基板の上に、受動素子を供給して位置決め固定をすることができるようになる。
【００２６】
半導体パッケージに位置決め固定するに際し、半導体パッケージ製造プロセスで通常用いられるダイアタッチペーストやダイアタッチフィルムを用いることができるが、通常の接着剤で抵抗器及び／又はコンデンサーなどの受動素子を固定してもよく、また接着層を介さずにはんだで固定してもよい。
【００２７】
また、本実施形態の受動素子にダイシングダイアタッチフィルムを用いることは、この位置決め搭載の際に、新たに接着剤を供給する必要はないため好ましい。しかしながら、接着剤を用いて固定する場合には、ペースト状、フィルム状のどちらのタイプも用いることができ、位置決め搭載装置の吸着ツールの汚染や染み出しによるサブストレートや半導体チップの汚染の危険性を減らすという観点からは、フィルム状接着材を用いることが望ましい。また、サブストレート上に搭載する場合は、接続方法に応じて種々の接着剤を用いることができる。
【００２８】
また、本実施形態では、粘着テープ（接着性基材）上に複数の抵抗器及び／又はコンデンサーなどの受動素子が直接整列配置された状態で、位置決め搭載装置に供給されてもよいが、粘着テープ上に複数の抵抗器及び／又はコンデンサーを整列配置するためには、抵抗器及び／又はコンデンサーなどの受動素子を、後述する中間製品の形で供給を受けることが好ましい。
【００２９】
通常チップ抵抗器若しくはチップコンデンサーはセラミック基板若しくはシリコン基板の上に複数個の同一抵抗器若しくはコンデンサーを整列配置させて、一括して多数の抵抗器及びコンデンサーを製造した後、個片化して端面端子を形成し供給される。
【００３０】
本実施形態では、抵抗器及びコンデンサーなどの受動素子の整列配置済み集合体２０である中間製品(以下集合体と呼称)の形で受動素子の供給を受けることができる。この場合、この集合体２０を粘着テープ６４に貼り付け、リング状冶具６６に貼り付けて、通常の半導体パッケージ製造プロセスで用いられるダイシングマシンを用いて集合体２０をカットすることにより、個片化された抵抗器若しくはコンデンサーなどの受動素子が整列配置された状態で、かつ、粘着テープが貼付された受動素子を得ることができる。なお、このようなフィルム状接着材は、高度に薄化された受動素子を用いる場合に好適に用いることができる。
【００３１】
また、前述したように、個片化された抵抗器若しくはコンデンサーに含まれる抵抗器若しくはコンデンサーの数は、個片あたり１個でも複数でもよく、また複数の場合同一種類でも異種類であってもよく、複数の抵抗器若しくはコンデンサーなどの受動素子が一つの個片となるようにカットした場合は、抵抗器若しくはコンデンサーなどの受動素子の集積度アップを図ることができる。
【００３２】
一方で、このような工法を取ると、積層セラミックコンデンサーにおいては、端面端子が形成されないため、所定の容量を得ることができない。このため、集合体の製造工程中にスルーホールを形成し、内部電極と表面電極とを導通させる必要がある。
【００３３】
また、前述のように、半導体パッケージ内に配置させる受動素子は一定の薄さであることが好ましいが、このように薄い抵抗器、コンデンサーなどの受動素子を得るためには、例えば前記集合体２０（図２参照）の製造プロセスにおいて、通常、薄いセラミック基板若しくはシリコン基板を用いる必要がある。しかしながらこれら基板が薄すぎる場合には、受動素子１０またはその集合体２０のハンドリングが困難となるため、前述のように、所定厚みより厚いセラミック基板若しくはシリコン基板を用いて受動素子を整列配置させた後、このセラミック基板若しくはシリコン基板の裏面を砥石により所定の厚みまで研削処理しても良い。この研削処理の際に集合体２０の保持用に粘着テープを用いれば、受動素子を薄くしても集合体２０の破損などハンドリグ上の問題が発生しない。さらに、この粘着テープを前述の粘着テープに張り替えることにより容易に薄肉化され、粘着テープ上に整列配置された抵抗器及びコンデンサーなどの受動素子を得ることができる。
【００３４】
（受動素子）
図３は、上述の集合体２０を個片化して得られる本実施形態の受動素子の概略図であり、図４はこの受動素子の上面図である。なお、本実施形態では、受動素子にフィルム状接着材が貼付された例を示す。
【００３５】
実施形態に係る受動素子１０は、図３および図４に示したように、受動素子１８に、後述する半導体パッケージ内で位置決め固定するためのフィルム状接着材１６が貼付されてなるものである。
【００３６】
このような構成により、フィルム状接着材１６は受動素子１０の通常の工程での処理で行われる高熱処理により硬化して、受動素子１０を強固に接着させることができ、受動素子１０の半導体パッケージ製造プロセスとの親和性が高くなるように設計することができ、電子機器の小型化高機能化に最適化されるようになる。
【００３７】
フィルム状接着材１６としては、定常状態では弱い接着性を示し、加熱すると硬化するフィルムが好適に用いられ、具体的にはリンテック社製のLE-5000（商品名）を用いることができる。
【００３８】
受動素子１８としては、抵抗器、コンデンサーが挙げられる。この受動素子１８は、素子部１２と配線のために設けられる端子１４とから構成される。また、端子１４の表面は、はんだまたは錫により被覆されていてもよい。これにより、半導体パッケージを形成するときに、受動素子１８の端子１４が、半導体パッケージを構成する基板とはんだ付けによって電気的に接合することができるようになる。
【００３９】
また、受動素子１８の端子１４の表面は、金により被覆されていてもよい。これにより、半導体パッケージを形成するときに、受動素子１８の端子１４が、半導体パッケージを構成する基板とワイヤーボンディング法またはスタッドバンプボンディング法などの手法により電気的に接合することができるようになる。
【００４０】
（半導体パッケージ製造用受動素子）
図５は、本発明の実施形態に係る半導体パッケージ製造用受動素子の形態の一例を示す図である。
図５では、受動素子１０は、シート２２上で整列配置されている。このシート２２は、フィルム状接着材１６を貼り合わせて受動素子１０を運搬、処理などするために保持する接着性基材であり、具体的には、前述のように、半導体パッケージなどの半導体装置の製造工程で用いられるダイシングフィルム及びダイシングダイアタッチフィルムを選択することができる。これにより、複数の受動素子１０をシート２２で保持して集合体２０という形態で、一度に運搬、処理などすることが可能になり、かつ、受動素子１０を半導体パッケージ製造プロセスにおいて用いられる装置に適用することができるようになるため、この半導体パッケージ製造プロセスとの親和性がより高くなる。また、この複数の受動素子１８は、同一種類のものであっても、異種類のものであってもよい。
【００４１】
さらに、抵抗素子、コンデンサーなどの各受動素子１８の厚みを５０μｍ以上１５０μｍ以下、望ましくは７５μｍ以上１２０μｍ以下にすることが好ましい。このように受動素子１８の厚みを制限することにより、半導体パッケージの厚みを増やすことなく、半導体パッケージ内部に抵抗器、コンデンサーなどの受動素子を内蔵することが可能となる。
【００４２】
また、この厚みが１５０μｍを越える場合には、半導体チップの厚みを越えることもあるため、この場合には半導体パッケージの厚みを大きくする要因となる。また５０μｍよりも薄い場合には、薄すぎるために受動素子のハンドリングが事実上不可能となる。したがって、後述するような方法により受動素子を得ることが好ましい。
【００４３】
以上により、受動素子の半導体パッケージ製造プロセスとの親和性がより高くなると共に、薄肉化することで受動素子をより容易に取り扱うことができるようになる。
【００４４】
（半導体パッケージ）
前述の受動素子を適用した半導体パッケージは、上述の受動素子が粘着テープを介して内部に固定されてなるものであり、具体的には、半導体パッケージ基板と、この半導体パッケージ基板の上に設けられた回路素子とを含んで、半導体パッケージ基板または回路素子の少なくも一方に、上述の受動素子が粘着テープを介して固定されているものである。また、半導体パッケージがスペーサを含む場合には、このスペーサにも上述の受動素子が粘着テープを介して固定されていてもよい。
【００４５】
ここで、半導体パッケージ基板とは、半導体パッケージを構成する各回路素子および前記実施形態の受動素子を搭載するための基板のことを指す。回路素子とは、半導体素子（チップ）のほかに、能動素子、受動素子のことも指す。受動素子とは、本実施形態においては、上述したフィルム状接着材が貼付された受動素子のことを指す。また、スペーサとは、例えばシリコンスペーサなど半導体パッケージにおける各回路素子および受動素子の積層に際して空間を提供するものを指し、単に空間を設けるためだけのものではなく、回路内臓のものも含まれる。
【００４６】
図６は、本発明の第一の適用例に係る半導体パッケージを示す概略図である。
この半導体パッケージ２６では、前記半導体パッケージ基板である、裏面にはんだボール４２が形成されたインターポーザー３１の表面中央にて、一つの受動素子３６、および裏面には二つの受動素子３６が配置され、フィルム状接着材により接着されている。
【００４７】
インターポーザー３１の表面に配置された受動素子３６を挟むようにして、二つの回路素子である第１の半導体チップ４６と第２の半導体チップ４８とが配置され、それぞれワイヤー５０，５１を介してインターポーザー３１と電気的に接続されている。
【００４８】
さらに、第１の半導体チップ４６および第２の半導体チップ４８の上に、これら半導体チップ４６，４８と電気的に接続されている回路素子としての第３の半導体チップ３２が積層され、さらに第３の半導体チップ３２と電気的に接続されている回路素子としての第４の半導体チップ３４が積層されて構成されている。
【００４９】
第３の半導体チップ３２は、インターポーザー３１とワイヤー４０を介して電気的に接続されている。一方、第４の半導体チップ３４も、インターポーザー３１とワイヤー（金線）４０を介して電気的に接合されている。これにより、インターポーザー３１の配線およびワイヤー５０，５１を介して、第３の半導体チップ３２と、第４の半導体チップ３４とが電気的に接続されるようになっている。
【００５０】
また、受動素子３６は、導電ペースト４４（またははんだなど）によりインターポーザー３１に接合され、さらにインターポーザー３１の図示されない配線、ワイヤー４０，５０，５１などを介して、第１〜第４の半導体チップ４６，４８，３２，３４のそれぞれと電気的に接合されるようになっている。
【００５１】
さらに、半導体パッケージ２６の半導体チップ、受動素子などは、樹脂３８で封止されている。また、第１および第２の半導体チップ４６，４８の間の受動素子３６が設けられたところ以外の空間にも樹脂３８が充填されるようになっている。
【００５２】
図７は、本発明の第二の適用例に係る半導体パッケージを示す概略図である。
この半導体パッケージ２８は、受動素子がインターポーザー３１の表裏面ではなくて、当該インターポーザー３１の側面にて、受動素子３６として埋設配置されている以外は、半導体パッケージの第一の実施形態と同様の構成を含む。また、受動素子３６は、インターポーザー３１の図示されない配線、ワイヤー４０，５０，５１を介して、第１〜第４の半導体チップ４６，４８，３２，３４のそれぞれと電気的に接合されるようになっている。
【００５３】
図８は、本発明の第三の適用例に係る半導体パッケージを示す概略図である。
この半導体パッケージ３０は、受動素子がインターポーザー３１の表裏面ではなくて、第３の半導体チップ３２の表面の受動素子３７として配置され、フィルム状接着材により接着されている以外は、半導体パッケージの第一の実施形態と同様の構成を含む。また、受動素子３７は、ワイヤー４１，５２を介してインターポーザー３１と電気的に接続されている。さらに、受動素子３７は、インターポーザー３１の図示されない配線、ワイヤー４０，５０，５１を介して、第１〜第４の半導体チップ４６，４８，３２，３４のそれぞれと電気的に接合されるようになっている。
【００５４】
このような構成により、電子機器の小型化高機能化に最適化された半導体パッケージを提供することが可能になる。
【００５５】
また、第一〜第三の適用例を任意に組み合せて、半導体パッケージを形成してもよく、例えば図９には全実施形態を組み合わせた半導体パッケージを示す。
【００５６】
なお、本発明の受動素子は、前述の構造以外の構造を有する半導体パッケージにも適用可能であり、また通常のＳＭＴプロセスへの適用も可能である。
【実施例１】
【００５７】
以下に、本発明の実施形態の一例を詳細に説明する。なお、本発明は、これにより限定されるものではない。
【００５８】
２００μｍ厚で１００ｍｍ角のアルミナ基板上の所定位置に、導体ペーストからなる端子を印刷し、抵抗ペーストを印刷することにより、０．６ｍｍ×０．３ｍｍのエリアに一つの抵抗器が１つ配置され、この抵抗素子が２００列×１１０行のアレイ状に配置された抵抗器集合体を得た。この抵抗器集合体はメッキにより端子部をニッケル、次に金で被覆された。
次に、抵抗器集合体の抵抗器形成面に粘着テープを貼り付け保持した上で、抵抗器非形成面を回転砥石により厚み１００μｍとなるよう研削した。
【００５９】
更に、研削済み抵抗器集合体を半導体チップ個片化用のダイシングフィルムに貼り付け、各抵抗素子を個片化することにより、リングに貼り付けられたダイシングフィルム上に整列配置された薄肉抵抗素子を得た。
【００６０】
この際、第３の半導体チップ３２上に搭載する予定の抵抗器については抵抗器集合体の研削面を、インターポーザー３１上に搭載する部品については抵抗器集合体の抵抗器形成面をダイシングフィルムと接するように貼り付けた。
【００６１】
このようにして得られた、抵抗素子はリング及びダイシングフィルムと共にマルチダイボンダーに装着されることにより、第３の半導体チップ３２と共にＦＲ−５材からなるインターポーザー３１上に抵抗器形成面がインターポーザーと正対するように、精密に位置あわせされて搭載された。この際に半導体チップは絶縁性のペ−スト状接着剤によりインターポーザー３１上に搭載・固定された。一方で抵抗器は、インターポーザー３１上の抵抗器端子が接触するランドに予め導電性ペーストをスクリーン印刷により印刷塗布しておくことにより抵抗器を保持すると共に、半導体搭載用の接着剤を硬化する際に同時に導電性接着剤が硬化し、抵抗器とインターポーザー３１上の電気回路が電気的に接続された。
【００６２】
また一部の抵抗器は第３の半導体チップ３２の上に、絶縁性のペ−スト状接着剤により抵抗器形成面が上面となるように搭載・固定された。  このようにして搭載された半導体チップ及び半導体チップ上の抵抗器はワイヤーボンダーを用いて金線によりインターポーザー上の電気回路と電気的に接合された。
【００６３】
次に、インターポーザー上に搭載・固定化された半導体チップ及び抵抗器をトランスファー成型機を用いて封止樹脂により封止し、半導体パッケージとして完成された。このようにして得られた半導体パッケージは、プリント配線板上に実装され半導体パッケージとしての動作確認に供せられたが、何ら問題なく動作した。
【産業上の利用可能性】
【００６４】
本発明によれば、抵抗器・コンデンサー及び複数の半導体チップを内蔵した半導体パッケージを効率よく製造することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の抵抗器又はコンデンサー集合体の研削方法を示す概略図の一例を示す。
【図２】本発明の抵抗器又はコンデンサーの供給方法を示す概略図の一例を示す。
【図３】本発明の実施形態に係る受動素子の構成を示す概略図である。
【図４】前記受動素子の上面図である。
【図５】複数の受動素子が整列配置された受動素子の実施形態を示す図である。
【図６】本発明の第一の適用例に係る半導体パッケージを示す概略図である。
【図７】本発明の第二の適用例に係る半導体パッケージを示す概略図である。
【図８】本発明の第三の適用例に係る半導体パッケージを示す概略図である。
【図９】本発明の適用例の変形例としての半導体パッケージを示す概略図である。
【符号の説明】
【００６６】
１０  受動素子（個片化された抵抗器又はコンデンサー）
１２  素子部
１４  端子
１６  フィルム状接着材
１８  受動素子
１９  基板（抵抗器又はコンデンサー集合体）
２０  集合体（研削済み抵抗器又はコンデンサー集合体）
２１  アレイ（複数個の抵抗器又はコンデンサーからなる抵抗器又はコンデンサーアレイ）
２６，２８，３０  半導体パッケージ
３１  インターポーザー
３２  第３の半導体チップ
３４  第４の半導体チップ
３６  受動素子
３８  樹脂（封止剤）
４０  金線（ワイヤー）
４２  はんだボール
４４  導電ペースト（またははんだ）
４６  第１の半導体チップ
４８  第２の半導体チップ
６０  粘着テープ（研削時保持用粘着テープ）
６２  回転砥石
６４  粘着テープ（ダイシングフィルム）
６６  リング状冶具（ダイシングフィルム固定用リング）
６８  切断線
【図１】
2005129912.tif 000003
【図２】
2005129912.tif 000004
【図３】
2005129912.tif 000005
【図４】
2005129912.tif 000006
【図５】
2005129912.tif 000007
【図６】
2005129912.tif 000008
【図７】
2005129912.tif 000009
【図８】
2005129912.tif 000010
【図９】
2005129912.tif 000011