(57)【要約】【課題】  検査基板の製造ばらつきや温度などの検査条件の変動により検査基板上の伝送路の特性インピーダンスが変動した場合であっても、安定してＬＳＩなどの半導体集積回路の高速テストを実施することができるインピーダンス制御装置を提供する。【解決手段】  半導体集積回路の検査装置において、ＬＳＩ１からのＬＳＩ出力信号２を伝播する検査基板３上の伝送路４の終端に接続される終端抵抗５のインピーダンスを制御可能にし、伝送路４を伝播するＬＳＩ出力信号と振幅比較用基準信号９の電圧レベルを比較した結果、および伝送路４を伝播するＬＳＩ出力信号と位相比較基準信号２０の位相を比較した結果より、伝送路４との整合の程度が所定の範囲内に収まるように終端抵抗５のインピーダンスを制御する。【選択図】  図１
2005061976.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路の検査装置において半導体集積回路からの出力信号を伝播する伝送路の終端に接続される整合手段のインピーダンスを制御し、前記伝送路との整合の程度が所定の範囲内に収まるようにするインピーダンス制御機構を備えることを特徴とするインピーダンス制御装置。
【請求項２】
前記インピーダンス制御機構は、前記反射波を含んだ信号と基準信号を比較する比較部と、その比較結果を基にして、前記伝送路との整合の程度が所定の範囲内に収まるように前記整合手段のインピーダンスを制御する制御信号を発生する制御信号発生部と、を備えることを特徴とする請求項１記載のインピーダンス制御装置。
【請求項３】
前記インピーダンス制御機構は、前記反射波を含んだ信号の電圧と振幅比較用基準信号の電圧を比較して振幅比較信号を出力する振幅比較部と、前記振幅比較信号を基にして、前記伝送路の特性インピーダンスと前記整合手段のインピーダンスの抵抗成分の差分が所定の範囲内に収まるように前記整合手段のインピーダンスの抵抗成分を制御する抵抗制御信号を発生する抵抗制御信号発生部と、を備えることを特徴とする請求項１記載のインピーダンス制御装置。
【請求項４】
前記抵抗制御信号発生部は、前記振幅比較信号の振幅値に応じて前記整合手段のインピーダンスの抵抗成分を制御する抵抗制御信号を発生することを特徴とする請求項３記載のインピーダンス制御装置。
【請求項５】
請求項３もしくは４のいずれかに記載のインピーダンス制御装置であって、前記インピーダンス制御機構は、前記反射波を含んだ信号の位相と位相比較用基準信号の位相を比較して位相比較信号を出力する位相比較部と、前記位相比較信号を基にして、前記伝送路の特性インピーダンスと前記整合手段のインピーダンスのリアクタンス成分の差分が所定の範囲内に収まるように前記整合手段のインピーダンスのリアクタンス成分を制御するリアクタンス制御信号を発生するリアクタンス制御信号発生部と、を備え、抵抗成分とリアクタンス成分を個別に制御できることを特徴とするインピーダンス制御装置。
【請求項６】
前記位相比較信号は、前記反射波を含んだ信号の位相が前記位相比較用基準信号の位相に対して進んでいるのか、同相であるのか、遅れているのかを表す信号であり、前記リアクタンス制御信号発生部は、前記位相比較信号に応じて前記整合手段のインピーダンスのリアクタンス成分を制御するリアクタンス制御信号を発生することを特徴とする請求項５記載のインピーダンス制御装置。
【請求項７】
前記インピーダンス制御機構は、予め設定された時間ごとに前記抵抗制御信号を発生することを特徴とする請求項３乃至６のいずれかに記載のインピーダンス制御装置。
【請求項８】
前記インピーダンス制御機構は、予め設定された時間ごとに前記リアクタンス制御信号を発生することを特徴とする請求項５もしくは６のいずれかに記載のインピーダンス制御装置。
【請求項９】
前記インピーダンス制御機構は、予め設定された時間ごとに前記抵抗制御信号と前記リアクタンス制御信号を発生することを特徴とする請求項５もしくは６のいずれかに記載のインピーダンス制御装置。
【請求項１０】
前記インピーダンス制御機構は、それぞれ独立して設定された時間ごとに前記抵抗制御信号と前記リアクタンス制御信号を発生することを特徴とする請求項５もしくは６のいずれかに記載のインピーダンス制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整合をとるために伝送路の終端に接続される終端抵抗（整合手段）のインピーダンスを制御するインピーダンス制御装置に関する。
【背景技術】
【０００２】
近年、半導体集積回路の動作速度が益々高速化してきているが、このように高速動作する半導体集積回路ではその内部線路を高い周波数の信号が伝播することになるので、線路を分布定数回路（伝送路）として取り扱う必要がある。
【０００３】
理論的に無限長の伝送路は線路の終端が存在しないために反射波が存在しないが、有限長の伝送路では線路の終端で信号の反射が起こり、伝送路を伝播する信号の波形が歪むおそれがある。
【０００４】
そこで、従来は、高速動作する半導体集積回路の内部に、出力インピーダンス値が制御可能な複数の出力バッファと、この出力バッファと同一の構成を有する制御用出力バッファと、実際の伝送路と同一の特性インピーダンスを有するフィードバック用伝送路と、制御用出力バッファがフィードバック用伝送路を駆動したときに得られる信号から反射ノイズが検出されると、反射ノイズが消去されるように出力インピーダンス値を所望の値に制御する制御回路と、を設けて、反射波の影響を減少させていた（例えば、特許文献１参照。）。
【０００５】
一方、半導体集積回路の動作速度の高速化にともない、ＬＳＩテスタなどの半導体集積回路の検査装置での検査も高速化が必須になりつつある。このように高速テストを実施する場合には、検査基板上の線路も分布定数回路（伝送路）として取り扱う必要がある。
【０００６】
ＬＳＩテスタの検査基板は有限長であるので、高速テスト実施時には、反射波の影響によりＬＳＩからの出力信号が歪んでしまい正確な検査が実施できなくなるおそれがある。そこで、従来は、検査基板上の伝送路の終端に終端抵抗を設け、その抵抗値に等しい特性インピーダンスとなるように検査基板上の伝送路を設計することにより、等価的に無限長線路と等しい伝送路にして反射波の影響を減少させていた。
【０００７】
しかしながら、このように検査基板上の伝送路の終端に終端抵抗を設け、その抵抗値に等しい特性インピーダンスとなるように検査基板上の伝送路を設計するだけでは、検査基板の製造ばらつきや温度などの検査条件の変動により伝送路の特性インピーダンスが変化した場合、整合がとれなくなるという問題があった。
【０００８】
また、上述した半導体集積回路の内部に出力インピーダンスを制御する機構を設ける手法は、ＬＳＩ実装基板上の伝送路を伝播する信号に反射波が含まれないようにするものであり、検査基板上の伝送路を伝播する信号に反射波が含まれないようにすることはできない。
【特許文献１】特開２００１−１２７６１４号公報（第４−６頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上記問題点に鑑み、ＬＳＩテスタなどの半導体集積回路の検査装置において、半導体集積回路からの出力信号を伝播する検査基板上の伝送路の終端に接続される終端抵抗（整合手段）のインピーダンスを制御可能にし、伝送路との整合の程度が所定の範囲内に収まるようにすることにより、検査基板の製造ばらつきや温度などの検査条件の変動により検査基板上の伝送路の特性インピーダンスが変動した場合であっても、安定して半導体集積回路の高速テストを実施することができるインピーダンス制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の請求項１記載のインピーダンス制御装置は、半導体集積回路の検査装置において半導体集積回路からの出力信号を伝播する伝送路の終端に接続される整合手段のインピーダンスを制御し、前記伝送路との整合の程度が所定の範囲内に収まるようにするインピーダンス制御機構を備えることを特徴とする。
【００１１】
本発明の請求項２記載のインピーダンス制御装置は、請求項１記載のインピーダンス制御装置であって、前記インピーダンス制御機構は、前記反射波を含んだ信号と基準信号を比較する比較部と、その比較結果を基にして、前記伝送路との整合の程度が所定の範囲内に収まるように前記整合手段のインピーダンスを制御する制御信号を発生する制御信号発生部と、を備えることを特徴とする。
【００１２】
本発明の請求項３記載のインピーダンス制御装置は、請求項１記載のインピーダンス制御装置であって、前記インピーダンス制御機構は、前記反射波を含んだ信号の電圧と振幅比較用基準信号の電圧を比較して振幅比較信号を出力する振幅比較部と、前記振幅比較信号を基にして、前記伝送路の特性インピーダンスと前記整合手段のインピーダンスの抵抗成分の差分が所定の範囲内に収まるように前記整合手段のインピーダンスの抵抗成分を制御する抵抗制御信号を発生する抵抗制御信号発生部と、を備えることを特徴とする。
【００１３】
本発明の請求項４記載のインピーダンス制御装置は、請求項３記載のインピーダンス制御装置であって、前記抵抗制御信号発生部は、前記振幅比較信号の振幅値に応じて前記整合手段のインピーダンスの抵抗成分を制御する抵抗制御信号を発生することを特徴とする。
【００１４】
本発明の請求項５記載のインピーダンス制御装置は、請求項３もしくは４のいずれかに記載のインピーダンス制御装置であって、前記インピーダンス制御機構は、前記反射波を含んだ信号の位相と位相比較用基準信号の位相を比較して位相比較信号を出力する位相比較部と、前記位相比較信号を基にして、前記伝送路の特性インピーダンスと前記整合手段のインピーダンスのリアクタンス成分の差分が所定の範囲内に収まるように前記整合手段のインピーダンスのリアクタンス成分を制御するリアクタンス制御信号を発生するリアクタンス制御信号発生部と、を備え、抵抗成分とリアクタンス成分を個別に制御できることを特徴とする。
【００１５】
本発明の請求項６記載のインピーダンス制御装置は、請求項５記載のインピーダンス制御装置であって、前記位相比較信号は、前記反射波を含んだ信号の位相が前記位相比較用基準信号の位相に対して進んでいるのか、同相であるのか、遅れているのかを表す信号であり、前記リアクタンス制御信号発生部は、前記位相比較信号に応じて前記整合手段のインピーダンスのリアクタンス成分を制御するリアクタンス制御信号を発生することを特徴とする。
【００１６】
本発明の請求項７記載のインピーダンス制御装置は、請求項３乃至６のいずれかに記載のインピーダンス制御装置であって、前記インピーダンス制御機構は、予め設定された時間ごとに前記抵抗制御信号を発生することを特徴とする。
【００１７】
本発明の請求項８記載のインピーダンス制御装置は、請求項５もしくは６のいずれかに記載のインピーダンス制御装置であって、前記インピーダンス制御機構は、予め設定された時間ごとに前記リアクタンス制御信号を発生することを特徴とする。
【００１８】
本発明の請求項９記載のインピーダンス制御装置は、請求項５もしくは６のいずれかに記載のインピーダンス制御装置であって、前記インピーダンス制御機構は、予め設定された時間ごとに前記抵抗制御信号と前記リアクタンス制御信号を発生することを特徴とする。
【００１９】
本発明の請求項１０記載のインピーダンス制御装置は、請求項５もしくは６のいずれかに記載のインピーダンス制御装置であって、前記インピーダンス制御機構は、それぞれ独立して設定された時間ごとに前記抵抗制御信号と前記リアクタンス制御信号を発生することを特徴とする。
【発明の効果】
【００２０】
以上のように、本発明によれば、検査基板の製造ばらつきや温度などの検査条件の変動により検査基板上の伝送路の特性インピーダンスが変動した場合であっても、安定して半導体集積回路の高速テストを実施することができるようなる。
【発明を実施するための最良の形態】
【００２１】
以下に、本発明の実施の形態におけるインピーダンス制御装置について、図１〜１１を用いて説明する。
図１は、本実施の形態におけるインピーダンス制御装置の構成の一例を示す図である。
【００２２】
図１において、１は検査対象の半導体集積回路であるＬＳＩ、２はＬＳＩ出力信号である。ＬＳＩ出力信号２は、ＬＳＩ１から出力される。
３はＬＳＩテスタなどの半導体集積回路の検査装置の検査基板、４はＬＳＩ出力信号２が伝播する検査基板３上の伝送路である。この伝送路４は特性インピーダンスＺ０を有する。
【００２３】
５は伝送路４の終端に接続される終端抵抗（整合手段）である。この終端抵抗５はそのインピーダンスが可変な構成となっている。
６は反射波を含んだＬＳＩ出力信号、７は振幅比較用スイッチ（以下、スイッチ７と呼ぶ。）である。反射波を含んだＬＳＩ出力信号６は伝送路４の送信端近傍から取り出され、振幅比較動作を開始するためのスイッチ７に接続される。スイッチ７は振幅比較動作を開始するときにＯＮ（スイッチが閉じた状態）となる。
【００２４】
８は振幅比較用出力信号であり、ここでは反射波を含んだＬＳＩ出力信号６である。９は外部より入力される振幅比較用基準信号である。
１０は振幅比較部であり、振幅比較用出力信号８の電圧レベルと振幅比較用基準信号９の電圧レベルを比較し、その比較結果を表す振幅比較信号１１を出力する。
【００２５】
１２は外部より入力される抵抗制御用クロック信号（ＣＬＫ１）、１３は抵抗制御信号発生部である。抵抗制御信号発生部１３は振幅比較信号１１と抵抗制御用クロック信号１２を基に、伝送路４の特性インピーダンスと終端抵抗５のインピーダンスの抵抗成分の差分が所定の範囲内に収まるように終端抵抗５のインピーダンスの抵抗成分を制御する抵抗制御信号１４を発生する。
【００２６】
１５は位相比較用出力信号である。この位相比較用出力信号１５は振幅比較用出力信号８から分岐された信号であり、ここでは反射波を含んだＬＳＩ出力信号６である。１６は位相比較用スイッチ（以下、スイッチ１６と呼ぶ。）であり、位相比較用出力信号１５はこのスイッチ１６に接続される。スイッチ１６は位相比較動作を開始するときにＯＮとなる。
【００２７】
１７は抵抗、１８は抵抗１７を通った位相比較用出力信号である。１９は抵抗、２０は外部より入力され抵抗１９を通った位相比較用基準信号である。
２１は位相比較部であり、抵抗１７を通った位相比較用出力信号１８の位相と抵抗１９を通った位相比較用基準信号２０の位相を比較し、その比較結果を表す位相比較信号２２を出力する。
【００２８】
２３は外部より入力されるリアクタンス制御用クロック信号（ＣＬＫ２）、２４はリアクタンス制御信号発生部である。リアクタンス制御信号発生部２４は位相比較信号２２とリアクタンス制御用クロック信号２３を基に、伝送路４の特性インピーダンスと終端抵抗５のインピーダンスのリアクタンス成分の差分が所定の範囲内に収まるように終端抵抗５のインピーダンスのリアクタンス成分を制御するリアクタンス制御信号を発生する。
【００２９】
また、２６は該インピーダンス制御装置のインピーダンス制御機構を示している。
図２は本実施の形態における終端抵抗（整合手段）５の構成の一例である。図２において、２７は終端抵抗５の抵抗値を変更するためのシフトレジスタ、２８はシフトレジスタ２７のリセット信号、２９はシフトレジスタ２７の出力信号である。ここではシフトレジスタ２７から出力信号ＱＲ０、ＱＲ１、ＱＲ２が出力される。３０は出力信号２９に従って開閉するスイッチである。
【００３０】
また、３１は終端抵抗５の容量値を変更するためのシフトレジスタ、３２はシフトレジスタ３１のリセット信号、３３はシフトレジスタ３１の出力信号である。ここではシフトレジスタ３１から出力信号ＱＸ０、ＱＸ１、ＱＸ２が出力される。３４は出力信号３３に従って開閉するスイッチである。
【００３１】
また、３５はインバータである。
本実施の形態において、終端抵抗５の抵抗値を変更するためのスイッチ３０は、入力信号の電位レベルがＬｏｗ状態の場合には端子ａに接続され、Ｈｉｇｈ状態の場合には端子ｂに接続される。つまり、出力信号ＱＲ０、ＱＲ１、ＱＲ２の電位レベルがＬｏｗ状態の場合は端子ａに接続され、Ｈｉｇｈ状態の場合は端子ｂに接続される。
【００３２】
また、本実施の形態において、終端抵抗５の容量値を変更するためのスイッチ３４は、入力信号の電位レベルがＬｏｗ状態の場合はＯＦＦ（スイッチが開いた状態）となり、Ｈｉｇｈ状態の場合はＯＮとなる。つまり、出力信号ＱＸ０、ＱＸ１、ＱＸ２の電位レベルがＬｏｗ状態の場合、容量Ｃ０、Ｃ１に接続されるスイッチはＯＦＦとなり、容量Ｃ２に接続されるスイッチはインバータ３５を介して出力信号ＱＸ２が入力されるのでＯＮとなる。逆にＨｉｇｈ状態の場合には、容量Ｃ０、Ｃ１に接続されるスイッチはＯＮとなり、容量Ｃ２に接続されるスイッチはＯＦＦとなる。
【００３３】
なお、図２は、終端抵抗５の初期状態を示している。図２に示すように、初期状態においては、終端抵抗５の抵抗値はＲ２となり、容量値はＣ２となる。
本実施の形態において抵抗値Ｒ２、Ｒ１、Ｒ０の関係はＲ２＞Ｒ１＞Ｒ０である。また、容量値Ｃ２、Ｃ１、Ｃ０の関係はＣ２＞Ｃ１＞Ｃ０である。
【００３４】
本実施の形態におけるインピーダンス制御機構は、反射波を含んだＬＳＩ出力信号と振幅比較用基準信号の振幅比較を行い、その振幅比較結果を基にして、伝送路の特性インピーダンスと終端抵抗（整合手段）のインピーダンスの抵抗成分の差分が所定の範囲内に収まるように終端抵抗のインピーダンスの抵抗成分（実数部）を制御する機構と、反射波を含んだＬＳＩ出力信号と位相比較用基準信号の位相比較を行い、その位相比較結果を基にして、伝送路の特性インピーダンスと終端抵抗のインピーダンスのリアクタンス成分の差分が所定の範囲内に収まるように終端抵抗のインピーダンスのリアクタンス成分（虚数部）を制御する機構から構成されている。
【００３５】
以下、該インピーダンス制御装置の動作について説明する。
まず、終端抵抗５にリセット信号２８、３２を入力し、その抵抗値と容量値をそれぞれ初期状態に設定する。
【００３６】
このリセット動作について、図２、図６および図１１を用いて説明する。図６は、振幅比較部１０による比較結果を基に抵抗制御信号発生部１３が出力する抵抗制御信号１４と終端抵抗５の抵抗値の対応を表す図である。また、図１１は、リアクタンス制御信号２５と終端抵抗５の容量値の対応を表す図である。
【００３７】
終端抵抗５の抵抗値を初期値に設定する場合、シフトレジスタ２７のリセット信号２８の電位レベルをＨｉｇｈ状態からＬｏｗ状態に遷移させ、出力信号ＱＲ０、ＱＲ１、ＱＲ２の電位レベルをすべてＬｏｗ状態として、終端抵抗５の抵抗値をＲ２に設定する。
【００３８】
また、終端抵抗５の容量値を初期値に設定する場合、シフトレジスタ３１のリセット信号３２の電位レベルをＨｉｇｈ状態からＬｏｗ状態に遷移させ、出力信号ＱＸ０、ＱＸ１、ＱＸ２の電位レベルをすべてＬｏｗ状態として、終端抵抗５の容量値をＣ２に設定する。
【００３９】
終端抵抗５を初期値に設定した後、ＬＳＩ１を検査モードで動作させ、ＬＳＩ出力信号２を伝送路４上に伝播させる。伝送路４との整合がとれている場合、伝送路４の終端でＬＳＩ出力信号２は反射されない。整合がとれていない場合は終端で反射が起こり、ＬＳＩ１の方向に向かってその反射波が伝播する。
【００４０】
以下、伝送路４との整合がとれていない場合の動作について、まず振幅比較により終端抵抗５のインピーダンスの抵抗成分を制御する機構から説明する。なお本実施の形態のＬＳＩ出力信号２の電圧振幅は０Ｖ〜３．３Ｖとする。
【００４１】
まず、スイッチ７を閉じる。これにより反射波を含んだＬＳＩ出力信号が振幅比較部１０に入力される。振幅比較部１０には、電圧が一定の振幅比較用基準信号９も入力されている。振幅比較用基準信号９の電圧は、ＬＳＩ出力信号２の電圧振幅の１／２倍、すなわち１．６５Ｖである。なお振幅比較部１０は一般的な差動増幅回路で構成される既知の回路である。
【００４２】
以下、振幅比較部１０の動作について図３、図４、図５を用いて説明する。図３、図４、図５は本実施の形態における振幅比較部１０の動作を説明するための図である。
振幅比較部１０は、振幅比較用出力信号（反射波を含んだＬＳＩ出力信号）８の電圧レベルと振幅比較用基準信号９の電圧レベルの差を検出し、その差分を振幅比較信号１１として出力する。
【００４３】
図３には、ＬＳＩ出力信号に反射波が含まれない場合の振幅比較信号１１を示している。この場合、振幅比較部１０へ入力される振幅比較用出力信号は０Ｖ〜３．３Ｖの範囲で振幅を繰り返す。振幅比較用基準信号９の電圧が１．６５Ｖであるので、差分信号である振幅比較信号１１は−１．６５Ｖ〜１．６５Ｖの範囲で振幅を繰り返す信号となる。
【００４４】
図４には、反射波によりＬＳＩ出力信号の最大電圧値が３．４Ｖになった場合の振幅比較信号１１を示している。この場合、振幅比較部１０へ入力される振幅比較用出力信号は０Ｖ〜３．４Ｖの範囲で振幅を繰り返すので、振幅比較信号１１は−１．６５Ｖ〜１．７５Ｖの範囲で振幅を繰り返す信号となる。つまり、図３に示す反射波を含まない場合の振幅比較信号に対して最大電圧値が０．１Ｖ高い信号が出力される。
【００４５】
図５には、反射波によりＬＳＩ出力信号の最大電圧値が３．０Ｖになった場合の振幅比較信号１１を示している。この場合、振幅比較部１０へ入力される振幅比較用出力信号は０Ｖ〜３．０Ｖの範囲で振幅を繰り返すので、振幅比較信号１１は−１．６５Ｖ〜１．３５Ｖの範囲で振幅を繰り返す信号となる。つまり、図３に示す反射波を含まない場合の振幅比較信号に対して最大電圧値が０．３Ｖ低い信号が出力される。
【００４６】
反射波を含まない場合の振幅比較信号と反射波を含む場合の振幅比較信号の電圧振幅の最大値の差を
ΔＶ  ＝  １．６５Ｖ−（反射波を含んだＬＳＩ出力信号６の最大電圧値）
とすると、図４と図５に示す場合では、ΔＶはそれぞれ０．１Ｖと−０．３Ｖになる。
【００４７】
このΔＶは、伝送路４の特性インピーダンスと終端抵抗５のインピーダンスの抵抗成分の差分を表しており、本実施の形態では、終端抵抗５の抵抗値を変更してこの差分を“０”に近づけることで、反射波の影響を減少させる。すなわち、
（抵抗値の大きさ）≫（容量値の大きさ）
であり、終端抵抗のインピーダンスの抵抗成分（実数部）は抵抗値で近似することができるので、本実施の形態では、終端抵抗の抵抗値を変更することで抵抗成分を制御し、反射波の影響を無視できる程度にΔＶを小さくする。
【００４８】
振幅比較信号１１は抵抗制御信号発生部１３へ入力される。抵抗制御信号発生部１３には、抵抗制御用クロック信号１２も入力される。
抵抗制御信号発生部１３は、上述したΔＶを求め、このアナログ値であるΔＶに対応して予め定められている抵抗値となるように終端抵抗５の抵抗値を変化させる抵抗制御信号Ｄｉｎを発生するアナログ−デジタル変換機構である。アナログ−デジタル変換機構は既知の装置であるので本実施の形態ではその機能のみを説明する。
【００４９】
抵抗制御信号Ｄｉｎはシリアル出力であり、抵抗制御用クロック信号ＣＬＫ１とイネーブル信号ＥＮＢ１とともにパラレル出力される。つまり、抵抗制御信号発生部１３と終端抵抗５とを接続するバスの構成は
［ＣＬＫ１、ＥＮＢ１、Ｄｉｎ］
となる。
【００５０】
抵抗制御用クロック信号１２は常に終端抵抗５へ出力される。またイネーブル信号ＥＮＢ１は、抵抗制御信号発生部１３が抵抗制御信号Ｄｉｎを出力している期間中、その電位がＨｉｇｈ状態に遷移し、出力期間が終了するとＬｏｗ状態へ遷移する信号である。
【００５１】
以下、終端抵抗５の動作について図６、７を用いて説明する。図７は本実施の形態におけるシフトレジスタ２７およびシフトレジスタ３１の動作を説明するためのタイミング図であり、シフトレジスタ２７については、ΔＶが−０．３Ｖの場合の動作を示している。
【００５２】
まず時刻Ｔ１においては、リセット信号（ＲＳＴ）２８の電位レベルがＨｉｇｈ状態に設定される。
時刻Ｔ２〜Ｔ４にかけて、抵抗制御信号発生部１３で発生した抵抗制御信号Ｄｉｎが入力される。図６に示すように、ΔＶが−０．３Ｖの場合は、抵抗制御信号Ｄｉｎとして（１０１）がシリアル入力される。
【００５３】
シフトレジスタ２７はイネーブル信号ＥＮＢ１の電位レベルがＨｉｇｈ状態においてシフト動作を行い、Ｌｏｗ状態において出力動作を行う。時刻Ｔ２〜Ｔ４の期間は、イネーブル信号ＥＮＢ１の電位レベルがＨｉｇｈ状態となるレジスタ設定期間３６であるので、シフトレジスタ２７はシリアル入力である抵抗制御信号Ｄｉｎの値（１０１）をクロック信号１２に同期して各レジスタへ入力する。
【００５４】
時刻Ｔ５以降はイネーブル信号ＥＮＢ１の電位レベルがＬｏｗ状態となるレジスタ出力期間３７であり、シフトレジスタ２７は時刻Ｔ４の時点でレジスタに設定されている値（１、０、１）を出力する。
【００５５】
この出力に従ってスイッチ３０が動作する。ここでは出力信号（ＱＲ０、ＱＲ１、ＱＲ２）は（１、０、１）となり、終端抵抗５の抵抗値はＲ０となる。
以上のように、該インピーダンス制御装置は、終端抵抗５の抵抗値がΔＶの値に対応して予め定められている値となるように抵抗制御信号Ｄｉｎを発生して、反射波の影響を打ち消している。
【００５６】
続いて、位相比較により終端抵抗５のインピーダンスのリアクタンス成分を制御する機構について説明する。
まず、スイッチ１６を閉じる。これにより反射波を含んだＬＳＩ出力信号が抵抗１７を介して位相比較部２１に入力される。位相比較部２１には、抵抗１９を介した位相比較用基準信号も入力されている。なお、位相比較部２１は、一般的な位相比較回路で実現可能である。
【００５７】
以下、位相比較部２１の動作について図８、図９、図１０を用いて説明する。図８には、位相比較用出力信号１８と位相比較用基準信号２０が同相の場合の位相比較信号２２を示している。また、図９には、位相比較用出力信号１８が位相比較用基準信号２０に対して遅れている場合の位相比較信号２２を示している。また、図１０には、位相比較用出力信号１８が位相比較用基準信号２０に対して進んでいる場合の位相比較信号２２を示している。
【００５８】
位相比較部２１は、位相比較用出力信号１８と位相比較用基準信号２０が同相の場合、位相比較信号として電位レベルがハイ・インピーダンスの信号（Ｚ）を出力し、位相比較用出力信号１８が位相比較用基準信号２０に対して遅れ位相の場合、電位レベルがＨｉｇｈ状態の信号（Ｈ）を出力し、進み位相の場合、電位レベルがＬｏｗ状態の信号（Ｌ）を出力する構成になっている。すなわち位相比較部２１は、同相、遅れ位相、進み位相の情報のみをリアクタンス制御信号発生部２４へ与える。
【００５９】
位相比較用出力信号１８と位相比較用基準信号２０との位相差は、伝送路４の特性インピーダンスと終端抵抗５のインピーダンスのリアクタンス成分の差分を表しており、本実施の形態では、終端抵抗５の容量値を変更して位相差を“０”に近づけることで、反射波の影響を減少させる。
【００６０】
リアクタンス制御信号発生部２４は位相比較部２１の位相比較結果に対応して、予め定められている容量値の間で終端抵抗５の容量値を変化させるためのリアクタンス制御信号Ｄｉｎを発生する機構である。
【００６１】
リアクタンス制御信号Ｄｉｎはシリアル出力であり、リアクタンス制御用クロック信号ＣＬＫ２とイネーブル信号ＥＮＢ２とともにパラレル出力される。つまりリアクタンス制御信号発生部２４と終端抵抗５とを接続するバスの構成は、
［ＣＬＫ２、ＥＮＢ２、Ｄｉｎ］
となる。
【００６２】
リアクタンス制御用クロック信号２３は常に終端抵抗５へ出力される。またイネーブル信号ＥＮＢ２は、リアクタンス制御信号発生部２４がリアクタンス制御信号Ｄｉｎを出力している期間中、その電位がＨｉｇｈ状態に遷移し、出力期間が終了するとＬｏｗ状態へ遷移する信号である。
【００６３】
以下、終端抵抗５の動作について、図７、図１１を用いて説明する。図７は、シフトレジスタ３１については、リアクタンス制御信号Ｄｉｎとして（１０１）がシリアル入力される場合の動作を示している。
【００６４】
まず時刻Ｔ１において、リセット信号（ＲＳＴ）３２の電位レベルがＨｉｇｈ状態に設定される。
時刻Ｔ２〜Ｔ４にかけて、リアクタンス制御信号発生部２４で発生したリアクタンス制御信号Ｄｉｎが入力される。ここでは、リアクタンス制御信号Ｄｉｎとして（１０１）がシリアル入力される。
【００６５】
シフトレジスタ３１はイネーブル信号ＥＮＢ２の電位レベルがＨｉｇｈ状態においてシフト動作を行い、Ｌｏｗ状態において出力動作を行う。時刻Ｔ２〜Ｔ４の期間は、イネーブル信号ＥＮＢ２の電位レベルがＨｉｇｈ状態となるレジスタ設定期間３６であるので、シフトレジスタ３１はシリアル入力であるリアクタンス制御信号Ｄｉｎの値（１０１）をクロック信号２３に同期して各レジスタへ入力する。
【００６６】
時刻Ｔ５以降はイネーブル信号ＥＮＢ２の電位レベルがＬｏｗ状態となるレジスタ出力期間３７であり、シフトレジスタ３１は時刻Ｔ４の時点でレジスタに設定されている値（１、０、１）を出力する。
【００６７】
この出力に従ってスイッチ３４が動作する。ここでは出力信号（ＱＸ０、ＱＸ１、ＱＸ２）は（１、０、１）となり、終端抵抗５の容量値はＣ０となる。
以下、リアクタンス制御信号発生部２４の状態遷移について一例を挙げて説明する。
【００６８】
始め、リアクタンス制御信号発生部２４は初期状態として、リアクタンス制御信号Ｄｉｎ（０００）を出力する状態となっている。
位相比較部２１による位相比較の結果、例えば位相比較信号２２の電位レベルがＨｉｇｈ状態の場合、つまり位相比較用出力信号１８が位相比較用基準信号２０に対して遅れ位相の場合には、位相を進めるためにリアクタンス制御信号Ｄｉｎ（１１１）を出力し、終端抵抗５の容量値を（Ｃ１＋Ｃ０）にする。但し、
Ｃ２＞（Ｃ１＋Ｃ０）
である。
【００６９】
次に、ＬＳＩ１を検査モードで動作させ、ＬＳＩ出力信号２を伝送路４上に伝播させる。その結果、未だに位相比較信号２２の電位レベルがＨｉｇｈ状態の場合には、位相をさらに進めるためにリアクタンス制御信号Ｄｉｎ（１１０）を出力し、終端抵抗５の容量値をＣ１にする。
【００７０】
以上の動作を、位相比較信号２２の電位レベルがハイ・インピーダンスとなるまで繰り返す。なお、位相比較信号２２の電位レベルがＨｉｇｈ状態とＬｏｗ状態を繰り返す場合には、この容量値の制御動作を所定回数繰り返して処理を終了する。
【００７１】
このように、リアクタンス制御信号発生部２４は、位相比較の結果が同相となるように終端抵抗５の容量値を段階的に小さくしたり、大きくしたりする。
以上のように、該インピーダンス制御装置は、位相比較の結果に対応して、予め定められている容量値の間で終端抵抗５の容量値を変化させるリアクタンス制御信号Ｄｉｎを発生し、反射波の影響を打ち消している。
【００７２】
以上のように、本実施の形態によれば、終端抵抗５のインピーダンスを伝送路４の特性インピーダンスに近い値にし、伝送路との整合の程度を所定の範囲内に収めることで、ＬＳＩの高速検査を実施可能にする。
【００７３】
なお、本実施の形態では、終端抵抗（整合手段）５の容量値Ｃ（キャパシタンス）を変更することで、終端抵抗５のインピーダンスのリアクタンス成分を制御したが、リアクタンス値Ｌ（コイル）を変更することで、終端抵抗５のインピーダンスのリアクタンス成分を制御するようにしてもよい。また、無論、容量値Ｃ（キャパシタンス）とリアクタンス値Ｌ（コイル）を両方用いるようにしてもよい。
【００７４】
また、終端抵抗（整合手段）５の抵抗値と容量値（抵抗成分とリアクタンス成分）を各々排他的に制御可能な構成であるので、検査基板の製造ばらつきや温度などの検査条件の変動により検査基板上の伝送路の特性インピーダンスが変動した場合であっても、終端抵抗５のインピーダンスを柔軟に制御することが可能である。
【００７５】
なお、本実施の形態では説明の簡単化のために終端抵抗（整合手段）５の抵抗をＲ２、Ｒ１、Ｒ０の３種類とし制御可能な抵抗値を図６に示した７種類としたが、抵抗をＮ種類とすることにより制御可能な抵抗値（抵抗成分）を（２Ｎ−１）種類として高分解能に制御することも可能である。同様に、容量をＮ種類とすることにより制御可能な容量値（リアクタンス成分）を（２Ｎ−１）種類として高分解能に制御することも可能である。
【００７６】
また、本実施の形態において、終端抵抗（整合手段）５の抵抗値と容量値（抵抗成分とリアクタンス成分）を手動により直接変更できるようにすることも可能である。
また、本実施の形態では反射波を含んだＬＳＩ出力信号６を振幅比較用スイッチ７を介して位相比較部２１へ入力する構成としたが、無論、振幅比較用スイッチ７を介することなく位相比較部２１へ入力する構成とすることも可能である。
【００７７】
また、本実施の形態において、スイッチ７とスイッチ１６をタイマーなどにより制御し、終端抵抗（整合手段）５の抵抗値と容量値（抵抗成分とリアクタンス成分）の制御を一定期間ごとに実施することも可能である。
【００７８】
また、スイッチ７とスイッチ１６をタイマーなどにより制御し、終端抵抗（整合手段）５の抵抗値と容量値（抵抗成分とリアクタンス成分）の制御をそれぞれ設定した時間毎に実施することも可能である。
【００７９】
また、リアクタンス制御機構を削除し、回路の小型化を実現することも可能である。
【産業上の利用可能性】
【００８０】
本発明のインピーダンス制御装置は、整合をとるために伝送路などの終端に接続される終端抵抗（整合手段）のインピーダンスを制御することができるので、反射波の影響を打ち消す必要がある回路などに有用である。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施の形態におけるインピーダンス制御装置の構成の一例を示す図
【図２】本発明の実施の形態における終端抵抗（整合手段）５の構成の一例を示す図
【図３】本発明の実施の形態における振幅比較部１０の動作を説明するための図（反射なし）
【図４】本発明の実施の形態における振幅比較部１０の動作を説明するための図（反射あり）
【図５】本発明の実施の形態における振幅比較部１０の動作を説明するための図（反射あり）
【図６】本発明の実施の形態におけるΔＶと抵抗制御信号、および終端抵抗（整合手段）５の抵抗値の対応を表す図
【図７】本発明の実施の形態におけるシフトレジスタ２７およびシフトレジスタ３１の動作を説明するためのタイミング図
【図８】本発明の実施の形態における位相比較部２１の動作を説明するための図（同相）
【図９】本発明の実施の形態における位相比較部２１の動作を説明するための図（遅れ位相）
【図１０】本発明の実施の形態における位相比較部２１の動作を説明するための図（進み位相）
【図１１】本発明の実施の形態におけるリアクタンス制御信号と終端抵抗（整合手段）５の容量値の対応を表す図
【符号の説明】
【００８２】
１    ＬＳＩ
２    ＬＳＩ出力信号
３    検査基板
４    伝送路
５    終端抵抗（整合手段）
６    反射波を含んだＬＳＩ出力信号
７    振幅比較用スイッチ
８    振幅比較用出力信号
９    振幅比較用基準信号
１０  振幅比較部
１１  振幅比較信号
１２  抵抗制御用クロック信号（ＣＬＫ１）
１３  抵抗制御信号発生部
１４  抵抗制御信号
１５  位相比較用出力信号
１６  位相比較用スイッチ
１７  抵抗
１８  抵抗１７を通った位相比較用出力信号
１９  抵抗
２０  抵抗１９を通った位相比較用基準信号
２１  位相比較部
２２  位相比較信号
２３  リアクタンス制御用クロック信号（ＣＬＫ２）
２４  リアクタンス制御信号発生部
２５  リアクタンス制御信号
２６  インピーダンス制御機構
２７  シフトレジスタ
２８  リセット信号
２９  出力信号
３０  スイッチ
３１  シフトレジスタ
３２  リセット信号
３３  出力信号
３４  スイッチ
３５  インバータ
【図１】
2005061976.tif 000003
【図２】
2005061976.tif 000004
【図３】
2005061976.tif 000005
【図４】
2005061976.tif 000006
【図５】
2005061976.tif 000007
【図６】
2005061976.tif 000008
【図７】
2005061976.tif 000009
【図８】
2005061976.tif 000010
【図９】
2005061976.tif 000011
【図１０】
2005061976.tif 000012
【図１１】
2005061976.tif 000013