(57)【要約】【課題】流動性を有する接着剤を用いて配線基板に集積回路チップを実装する際に、接着剤を実装領域に対し、容易に且つ均一に供給することにより、集積回路チップと配線基板との接続を確実にする。【解決手段】ＦＰＣ５にベアチップ１０が実装された電子回路素子２０を製造する方法であって、ＦＰＣ５の実装領域８に接着層９ｃを形成する接着層形成工程と、実装領域８に接着層９ｃを介してベアチップ１０を圧着するチップ圧着工程とを備え、接着層形成工程は、ＦＰＣ５の実装領域８に対し、非導電ペースト４を供給して、互いに離間する位置に複数の接着部９ａを形成する接着部形成工程と、複数の接着部９ａを加熱して、接着部９ａの粘度を低下させることにより、各接着部９ａを実装領域８内で拡げる加熱工程とを備える。【選択図】図２
2005353803.tif 000002
【特許請求の範囲】
【請求項１】
配線基板に集積回路チップが実装された電子回路素子を製造する方法であって、
上記配線基板の実装領域に接着層を形成する接着層形成工程と、
上記実装領域に上記接着層を介して上記集積回路チップを圧着するチップ圧着工程とを備え、
上記接着層形成工程は、上記配線基板の実装領域に対し、流動性を有する接着剤を供給して、互いに離間する位置に複数の接着部を形成する接着部形成工程と、上記複数の接着部を加熱して、該接着部の粘度を低下させることにより、上記各接着部を上記実装領域内で拡げる加熱工程とを備えることを特徴とする電子回路素子の製造方法。
【請求項２】
請求項１に記載された電子回路素子の製造方法において、
上記加熱工程では、隣接する上記各接着部同士を接触させ、上記実装領域の全面を覆うことを特徴とする電子回路素子の製造方法。
【請求項３】
請求項１に記載された電子回路素子の製造方法において、
上記接着部は、熱硬化性樹脂により構成され、
上記加熱工程における加熱温度は、上記接着部の硬化開始温度以上であり、
上記加熱工程における上記接着部の粘度は、上記接着部形成工程における上記接着部の粘度よりも低くなることを特徴とする電子回路素子の製造方法。
【請求項４】
請求項１に記載された電子回路素子の製造方法において、
上記接着部形成工程では、複数の接着剤供給口を有する接着剤供給手段を介して、上記接着剤を上記実装領域に供給することを特徴とする電子回路素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路素子の製造方法に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型化、高密度化に伴って、フィルム基板（以下、「ＦＰＣ：Flexible Printed Circuit」と略する）等の配線基板上に集積回路（ＩＣ）チップが実装された電子回路素子は、広く利用されている。
【０００３】
ＦＰＣへのＩＣチップの実装技術では、裸のＩＣチップ（以下、「ベアチップ」と略する）を直接、ＦＰＣに実装することにより、実装密度を最大限に高めたフリップチップという実装技術が主流である。
【０００４】
このフリップチップ実装技術では、例えば、ＡＣＦ（Anisotropic Conductive Film：異方性導電フィルム）法、ＡＣＰ（Anisotropic Conductive Paste：異方性導電ペースト）法、ＮＣＰ（Non Conductive Paste:非導電ペースト）法によって、ベアチップとＦＰＣとを接続している。
【０００５】
ここで、ベアチップをＮＣＰ法により実装する工程について、説明する。
【０００６】
図５は、ベアチップをＮＣＰ法により実装する工程を示した断面模式図である。
【０００７】
まず、図５（ａ）に示すように、ポリイミドフィルム１上にＦＰＣ端子２が形成されたＦＰＣ５を準備する。
【０００８】
次いで、図５（ｂ）に示すように、例えば、ディスペンサー３を用いてＦＰＣ５上に非導電ペースト４を塗布する。
【０００９】
次いで、図５（ｃ）に示すように、ベアチップ１０の裏面にあるバンプ６と、ＦＰＣ５３の表面にあるＦＰＣ端子２とを位置合わせした後に、圧着ツール（不図示）を用いてベアチップ１０を加圧及び加熱して、圧着を行う。
【００１０】
これによって、図５（ｄ）に示すように、非導電ペースト４が熱硬化してアンダーフィル層４ａとなり、ベアチップ１０がＦＰＣ５上に実装され、電子回路素子２０’が作製される。なお、アンダーフィル層４ａの周端には、フィレット４ｂが形成される。
【００１１】
また、ＦＰＣ５は、図６に示すように、ポリイミドフィルム１上に形成された配線パターン等の導電層を保護するために、ベアチップ１０が実装される実装領域８を除いて、ソルダーレジスト、カバーレイ等の絶縁層７によって被覆されている。
【００１２】
ここで、バンプ６の高さは、通常、１０〜２０μｍであり、絶縁層７の膜厚が１０〜５０μｍであるので、絶縁層７の内側周端７ａがベアチップ１０の配置される領域に入り込むと、バンプ６とＦＰＣ端子２が十分に接触できなくなる。そのため、絶縁層７とベアチップ１０との間の間隔ｄは、０．２ｍｍ以上に設定されている。
【００１３】
ところで、ＦＰＣ５の絶縁層７の開口部、すなわち、実装領域８に、非導電ペースト４や異方性導電ペースト等の流動性を有する接着剤を塗布する際には、図５（ｂ）に示すように、ディスペンサー３等を用いて、実装領域８に非導電ペースト４を注入させることが多い。そのため、液状の接着剤を実装領域８の全面に塗布するには、上記圧着工程と比較して長い作業時間が必要である。
【００１４】
さらに、液状の接着剤が実装領域８の全面に塗布されたとしても、その接着剤の量が過剰になり、上記圧着工程において、圧着ツールの先端部分にその過剰の接着剤が付着する恐れもある。
【００１５】
そうなると、その圧着ツールを用いて、次に処理されるベアチップ１０を圧着するときに、その圧着ツールは、接着剤の付着した部分が凸となった状態で、ベアチップ１０の表面に当たってしまう。そのため、ベアチップ１０の各バンプ６がＦＰＣ５に対して偏った荷重で押さえ付けられ、ベアチップ１０の各バンプ６とＦＰＣ５のＦＰＣ端子２とが確実に接続されなくなる。
【００１６】
そこで、実装領域８に接着剤を、１点状、Ｘ字状、Ｉライン状等に塗布しておいて、圧着の際に接着剤が外側に押し出され、実装領域８の全面を覆うようにする方法も検討されている。
【００１７】
また、実装領域８に塗布される接着剤の量が不足すると、ベアチップ１０の配線面において、アンダーフィル層４ａが欠如して、バンプ６、ＦＰＣ端子２等の金属部分が露出した状態になってしまう恐れもある。そして、その電子回路素子を有する電子機器では、長期の使用によって、その露出した金属部分から腐食が進行して、不良が発生する可能性がある。また、連続した２端子以上の金属部分が露出すると、端子と端子との間に金属異物等の導電性物質が付着した場合に、それら端子間で電流リークが起こる恐れがある。
【００１８】
さらに、特許文献１には、接着剤の外側への流動を規制するために、圧着工程において接着剤が流出する部分に、ダミー電極を形成する技術が開示されている。
【００１９】
また、特許文献２には、接着剤の分布を均一化し、接合及び封止の信頼性を高めるために、実装領域の中央部にダミーパターンを形成し、そのダミーパターン上にバンプまで広がらない程度の第１の接着剤を塗布した後、ベアチップの側面に第２の接着剤を塗布し硬化させる技術が開示されている。
【特許文献１】特開２００２−１３４５５９号公報
【特許文献２】特許第３０２６２０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、上記のような接着剤の塗布形状を改良する方法では、接着剤がＦＰＣ５の実装領域８の全面を確実に覆うとは限らないので、バンプ６、ＦＰＣ端子２等の金属部分が腐食する恐れや、端子間に金属異物等の導電性物質が付着した場合には、端子間で電流リークが発生する恐れがある。
【００２１】
また、特許文献１及び２の塗布方法では、接着剤の外側への流動を規制するため、又は、接着剤の分布を均一にするために、ダミー電極やダミーパターンを形成する必要がある。特に、特許文献２の方法では、第１及び第２の接着剤をそれぞれ別に塗布するので、少なくとも２回の塗布作業が必要である。
【００２２】
このように、従来の接着剤の塗布方法では、接着剤を実装領域に対して均一に供給することは難しく、それに伴って、上記金属部分の腐食や端子間での電流リークの問題を含めて、ベアチップとＦＰＣとの接続が不安定になる恐れがある。
【００２３】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、流動性を有する接着剤を用いて配線基板に集積回路チップを実装する際に、接着剤を実装領域に対し、容易に且つ均一に供給することにより、集積回路チップと配線基板との接続を確実にすることになる。
【課題を解決するための手段】
【００２４】
本発明は、実装領域の互いに離間する位置に複数の接着部を形成して、その接着部を加熱することにより、実装領域を覆う接着層を形成するようにしたものである。
【００２５】
具体的に、本発明の電子回路素子の製造方法は、配線基板に集積回路チップが実装された電子回路素子を製造する方法であって、上記配線基板の実装領域に接着層を形成する接着層形成工程と、上記実装領域に上記接着層を介して上記集積回路チップを圧着するチップ圧着工程とを備え、上記接着層形成工程が、上記配線基板の実装領域に対し、流動性を有する接着剤を供給して、互いに離間する位置に複数の接着部を形成する接着部形成工程と、上記複数の接着部を加熱して、該接着部の粘度を低下させることにより、上記各接着部を上記実装領域内で拡げる加熱工程とを備えることを特徴とする。
【００２６】
上記の方法によれば、実装領域上の互いに離間する位置に複数の接着部を形成した後に、各接着部を加熱することにより、各接着部の粘度が低下する。そして、その接着部の粘度の低下に起因して、各接着部が実装領域上に拡がることにより接着層が形成される。そのため、接着層は、実装領域内に接着部の膜厚よりも薄く且つ均一に形成される。これにより、配線基板の実装領域に集積回路チップが圧着されても、接着層を構成する接着剤が実装領域外へ流出することが抑止される。
【００２７】
また、集積回路チップを圧着する際の圧着ツールに接着剤が付着することが少なくなり、集積回路チップと配線基板との接続が確実になる。
【００２８】
さらに、接着層が実装領域の全面を覆う場合には、圧着工程において集積回路チップと配線基板との間に接着層からなるアンダーフィル層が形成される。そのため、集積回路チップと配線基板との間の金属部分がアンダーフィル層によって被覆されることになる。これにより、集積回路チップと配線基板との間の金属部分の腐食や端子間での電流リークが抑止される。
【００２９】
これらのことにより、接着剤を実装領域に対し、容易に且つ均一に塗布することが可能になり、集積回路チップと配線基板との接続が確実になる。
【００３０】
本発明の電子回路素子製造方法は、上記加熱工程では、隣接する上記各接着部同士を接触させ、上記実装領域の全面を覆ってもよい。
【００３１】
上記の方法によれば、各接着部を加熱することにより、各接着部の粘度が低下する。そして、その接着部の粘度の低下に起因して、各接着部が実装領域内で拡がると共に、隣接する各接着部同士が接触して、実装領域の全面を覆う接着層が形成される。そのため、接着層は、実装領域の全面に接着部の膜厚よりも薄く均一に形成される。
【００３２】
本発明の電子回路素子製造方法は、上記接着部が、熱硬化性樹脂により構成され、上記加熱工程における加熱温度が、上記接着部の硬化開始温度以上であり、上記加熱工程における上記接着部の粘度が、上記接着部形成工程における上記接着部の粘度よりも低くなってもよい。
【００３３】
一般に、樹脂は加熱により粘度が低下するものである。しかし、熱硬化性樹脂では、ある一定の温度を超えると、硬化反応が始まり、粘度が逆に高くなる。ここで、硬化反応が始まる温度は、例えば、６０℃である。そして、熱硬化性樹脂は、温度上昇と共に粘度が低下する性質と、一定以上の温度で硬化反応が起こり粘度が高くなる性質とを合わせ持つため、温度に対する粘度の様子は図４のようになる。本発明では、上記のような性質により、接着部を構成する熱硬化性樹脂を、加熱工程において硬化開始温度以上で加熱するものの、その加熱工程における接着部の粘度が、接着部形成工程における接着部の粘度よりも低くなるように加熱することが可能となる。そのため、各接着部を加熱することより、各接着部が実装領域内で拡がって、実装領域内に接着層が形成される。
【００３４】
本発明の電子回路素子の製造方法は、上記接着部形成工程では、複数の接着剤供給口を有する接着剤供給手段を介して、上記接着剤を上記実装領域に供給してもよい。
【００３５】
上記の方法によれば、接着剤供給手段によって、配線基板の実装領域に複数の接着部を一度に形成されるので、接着部の形成にかかる時間が短縮される。
【発明の効果】
【００３６】
本発明の電子回路素子の製造方法は、実装領域の互いに離間する位置に複数の接着部を形成した後、その接着部を加熱することにより、実装領域を覆う接着層を形成するので、接着剤を配線基板の実装領域に対し、容易に且つ均一に塗布することができ、集積回路チップと配線基板との接続を確実にすることができる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の実施形態では、ＮＣＰ法によるフリップチップ実装を例に説明するが、ＡＣＰ法によるフリップチップ実装であってもよい。なお、本発明は、以下の実施形態に限定されるものではなく、他の構成であってもよい。
【００３８】
以下に、本発明の実施形態に係る電子回路素子について、説明する。
【００３９】
図１は、本発明の電子回路素子２０の断面模式図である。
【００４０】
電子回路素子２０は、ベアチップ１０とＦＰＣ５とにより構成されている。
【００４１】
ベアチップ１０は、裸の集積回路（ＩＣ）チップであり、その配線面に、複数のバンプ６を有している。
【００４２】
ＦＰＣ５は、ポリイミドフィルム１と、ポリイミドフィルム１上に形成されたＦＰＣ端子２及び配線層２’と、配線層２’を覆うように形成された絶縁層７とにより構成されている。
【００４３】
ＦＰＣ端子２は、ベアチップ１０のバンプと対応する位置に配置され、ベアチップ１０のバンプ６とＦＰＣ５とを電気的に接続するものである。
【００４４】
配線層２’は、コントロール基板回路等、他の回路と電気的に接続するものである。
【００４５】
ポリイミドフィルム１とベアチップ１０との間にはアンダーフィル層４ａが設けられている。
【００４６】
このように、電子回路素子２０では、ベアチップ１０のバンプ６とＦＰＣ５のＦＰＣ端子２とが電気的に接続された状態で、ベアチップ１０がＦＰＣ５にアンダーフィル層４ａ介して固定（実装）されている。
【００４７】
なお、上記実施形態では、配線基板として、可撓性を有するポリイミドフィルム１を例示しているが、ガラス基板等の絶縁基板であってもよい。
【００４８】
次に、本発明の電子回路素子２０を製造する方法について、図２及び図３を用いて説明する。
【００４９】
＜準備工程＞
図２（ａ）に示すように、ポリイミドフィルム１上にＦＰＣ端子２と配線層２’及び絶縁層７の積層体とが形成されたＦＰＣ５を準備する。
【００５０】
ここで、絶縁層７の形成されていない領域（開口部）が実装領域８となる。
【００５１】
また、絶縁層７は、熱硬化性樹脂や感光性樹脂により形成されたソルダーレジストや、ポリイミドフィルムにより形成されたカバーレイである。
【００５２】
＜接着層形成工程＞
（接着部形成工程）
図２（ｂ）に示すように、非導電ペースト４が充填された接着剤供給手段３’を用いて、ＦＰＣ５の実装領域８上に、互いに離間した状態で非導電ペースト４を供給する。
【００５３】
ここで、接着剤供給手段３’は、その先端に複数の接着剤供給口を有しており、その複数の接着剤供給口を介して、その内部に充填された非導電ペースト４を、その下側のＦＰＣ５の実装領域８に対し、互いに離間する位置に供給するものである。
【００５４】
また、非導電ペースト４は、例えば、流動性を有するエポキシ樹脂等の熱硬化性樹脂である。
【００５５】
これによって、図３（ａ）に示すように、実装領域８ａには、互いに離間する位置に複数の接着部９ａが形成される。
【００５６】
具体的に、例えば、縦５ｍｍ×横５ｍｍの大きさのベアチップ１０を実装する場合には、縦５．４ｍｍ×横５．４ｍｍの実装領域８に対して、直径０．９ｍｍの半球状の接着部９ａを、縦４列×横４列で等間隔に１６個形成する。
【００５７】
（加熱工程）
ＦＰＣ５の裏面から基板ごと加熱したり、ＦＰＣ５の表面からホットエアーを吹き付けたりすることにより、接着部９ａの温度が６０〜９０℃程度になるように加熱して、図２（ｃ）に示すように、実装領域８ｃの全面に均一に設けられた接着層９ｃを形成する。
【００５８】
ここで、この加熱により、接着部９ａの粘度は、図４に示すように低下し、接着部９ａが実装領域８ａ上で拡がることになる。
【００５９】
一般に、樹脂は図４中の１点鎖線の左側の実線の曲線部と、その右側の破線の曲線部とを結んだ曲線のように、加熱により粘度が低下するものである。一方、熱硬化性樹脂は、図４中の一点鎖線の左側の破線の曲線部とその右側の実線の曲線部とを結んだ曲線のように、ある一定温度以上の加熱により硬化して粘度が上がるものであるので、実線の曲線のように粘度が変化する。本発明では、この加熱工程において硬化開始温度以上で加熱するものの、その際の接着部９ａの粘度が、接着部形成工程における接着部９ａの粘度よりも低くなるように、例えば、図４中の実線の曲線の最下部の位置で接着部９ａを加熱するので、各接着部９ａが実装領域８ａ内で拡がることになる。
【００６０】
具体的には、実装領域８ａは、図３（ｂ）に示すように、接着部９ａは、その直径が大きくなり、隣接する接着部９ａ同士が接触した接着部９ｂとなる実装領域８ｂを経て、図３（ｃ）に示すような、接着部９ｂの直径が一層大きくなり、全面を覆う接着層９ｃが形成された実装領域８ｃとなる。
【００６１】
＜圧着工程＞
図２（ｄ）に示すように、接着層９ｃが形成された実装領域８ｃを有するＦＰＣ５のＦＰＣ端子２と、ベアチップ１０のバンプ６とを位置合わせして、ベアチップ１０の背面（配線面とは逆側の面）に圧着ツール（不図示）をあてがって、接着層９ｃの温度が２４０℃になるように、圧力９０ＭＰａで３〜５秒間、ベアチップ１０を加熱及び加圧する。
【００６２】
これによって、接着層９ｃが硬化してアンダーフィル層４ａとなり、アンダーフィル層４ａの周端にはフィレット４ｂが形成され、図１に示すような電子回路素子２０が製造される。
【００６３】
以上説明したように、本発明の電子回路素子２０の製造方法によれば、実装領域８上の互いに離間する位置に複数の接着部９ａを形成した後に、各接着部９ａを加熱することにより、各接着部９ａの粘度が低下する。そして、接着部９ａの粘度の低下に起因して、各接着部９ａが実装領域８内で拡がると共に、隣接する各接着部９ａ同士が接触して、実装領域８の全面を覆う接着層９ｃを形成することができる。
【００６４】
そのため、接着層９ｃは、実装領域８の全面に接着部９ａの膜厚よりも薄く均一に形成されるので、ベアチップ１０がＦＰＣ５の実装領域８に圧着されても、接着層９ｃを構成する非導電ペースト４が実装領域８外へ流出することを抑止することができる。
【００６５】
また、ベアチップ１０を圧着する際の圧着ツールに非導電ペースト４が付着することが少なくなり、量産時のように、例えば１つの圧着ツールを用いてベアチップ１０を連続的に圧着する場合、ベアチップ１０とＦＰＣ５との接続が確実になる。
【００６６】
さらに、圧着工程においてベアチップ１０とＦＰＣ５との間にアンダーフィル層４ａが形成されるので、ベアチップ１０とＦＰＣ５との間にあるバンプ６及びＦＰＣ端子２がアンダーフィル層４ａによって被覆されることになる。そのため、バンプ６及びＦＰＣ端子２等の金属部分の腐食や端子間での電流リークを抑止することができる。
【００６７】
以上のことにより、非導電ペースト４をＦＰＣ５の実装領域８に対し、容易に且つ均一に供給することができ、ベアチップ１０とＦＰＣ５との接続を確実にすることができる。
【産業上の利用可能性】
【００６８】
以上説明したように、本発明は、ベアチップとＦＰＣとの接続を確実にすることができるので、液晶表示装置等の電子機器の電子回路素子について有用である。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施形態に係る電子回路素子２０を模式的に示す断面図である。
【図２】本発明の実施形態に係る電子回路素子２０の製造方法を模式的に示す断面図である。
【図３】本発明の実施形態に係る実装領域における接着部の形態変化を模式的に示す平面図である。
【図４】本発明の実施形態に係る非導電ペーストの温度と粘度との関係を示すグラフである。
【図５】従来のベアチップ１０の実装方法を模式的に示す断面図である。
【図６】従来のＦＰＣ５の実装領域８を模式的に示す平面図である。
【符号の説明】
【００７０】
１    ポリイミド
２    ＦＰＣ端子
２’  配線層
３    ディスペンサー
３’  接着剤供給手段
４    非導電ペースト
４ａ  アンダーフィル層
４ｂ  フィレット
５    ＦＰＣ
６    バンプ
７    絶縁層
７ａ  内側周端
８，８ａ，８ｂ，８ｃ  実装領域
９ａ，９ｂ  接着部
９ｃ  接着層
１０  ベアチップ
２０，２０’  電子回路素子
【図１】
2005353803.tif 000003
【図２】
2005353803.tif 000004
【図３】
2005353803.tif 000005
【図４】
2005353803.tif 000006
【図５】
2005353803.tif 000007
【図６】
2005353803.tif 000008