(57)【要約】【課題】省エネ効率を高めることができる画像形成装置を提供する。【解決手段】複写動作を制御する制御板４と、トランス２次側の制御用出力電圧、駆動用出力電圧を制御する第１、第２のスイッチング素子ＦＥＴ１１、２１と、第１、第２のスイッチング素子ＦＥＴ１１、２１を制御する電源制御部２とを有する画像形成装置において、電源制御部２は、制御板４からの信号が待機状態となった時、第２のスイッチング素子ＦＥＴ２１のオン時間を短くし駆動用出力電圧を降下させる制御を行う。【選択図】        図１
2005035093.tif 000002
【特許請求の範囲】
【請求項１】
複写動作を制御する制御板と、トランス２次側の制御用出力電圧、駆動用出力電圧を制御する第１、第２のスイッチング素子と、前記第１、第２のスイッチング素子を制御する電源制御部とを有する画像形成装置において、前記電源制御部は、制御板からの信号が待機状態となった時、前記第２のスイッチング素子のオン時間を短くし駆動用出力電圧を降下させる制御を行うことを特徴とする画像形成装置。
【請求項２】
複写動作を制御する制御板と、トランス２次側の制御用出力電圧、駆動用出力電圧を制御する第１、第２のスイッチング素子と、前記第１、第２のスイッチング素子を制御する電源制御部とを有する画像形成装置において、前記電源制御部は、制御板からの信号が待機状態となった時、前記第２のスイッチング素子のスイッチング動作を止め、駆動用出力電圧を０Ｖにする制御を行うことを特徴とする画像形成装置。
【請求項３】
請求項２記載の画像形成装置において、さらに前記電源制御部は、第１のスイッチング素子のオン時間を短くし、制御用出力電圧を公差範囲の下限にする制御を行うことを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複写機、プリンタ等の画像形成装置に関し、特に電源部の省エネ制御技術に関するものである。
【０００２】
【従来の技術】
画像形成装置においては、商用電源を整流してトランスの一次側に印加し、トランスの二次側から制御用出力電圧（例えば５Ｖ）と駆動用出力電圧（例えば２４Ｖ）を得るようにしている。画像形成装置の電源部の省エネ制御技術に関連して、負荷に直流電圧を供給する状態と直流電圧を供給しない状態を周期的に繰り返すようにしたものがある（例えば、特許文献１参照）
【特許文献１】特開２０００−３２４８３３公報
【０００３】
【発明が解決しようとする課題】
上記従来技術では、負荷に直流電圧を供給する状態と直流電圧を供給しない状態を周期的に繰り返すことにより消費電力の低減を行っているが省エネ効率という点で改善の余地があった。
本発明は省エネ効率を高めることができる画像形成装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、複写動作を制御する制御板と、トランス２次側の制御用出力電圧、駆動用出力電圧を制御する第１、第２のスイッチング素子と、第１、第２のスイッチング素子を制御する電源制御部とを有する画像形成装置において、電源制御部は、制御板からの信号が待機状態となった時、第２のスイッチング素子のオン時間を短くし駆動用出力電圧を降下させる制御を行う画像形成装置を最も主要な特徴とする。
請求項１記載の発明によれば、画像形成装置が待機時に駆動用出力電圧を降下させることにより、待機時の消費電力を低減することができる。
請求項２記載の発明は、複写動作を制御する制御板と、トランス２次側の制御用出力電圧、駆動用出力電圧を制御する第１、第２のスイッチング素子と、第１、第２のスイッチング素子を制御する電源制御部とを有する画像形成装置において、電源制御部は、制御板からの信号が待機状態となった時、第２のスイッチング素子のスイッチング動作を止め、駆動用出力電圧を０Ｖにする制御を行う画像形成装置を最も主要な特徴とする。
請求項２記載の発明によれば、画像形成装置が待機時に駆動用出力電圧を止めることにより、待機時の消費電力を低減することができる。
請求項３記載の発明は、請求項２記載の画像形成装置において、さらに電源制御部は、第１のスイッチング素子のオン時間を短くし、制御用出力電圧を公差範囲の下限にする制御を行う画像形成装置を主要な特徴とする。
請求項３記載の発明によれば、請求項２の制御に加え画像形成装置が待機時に制御用出力電圧を降下させることにより、待機時の消費電力を低減することができる。
【０００５】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。
図１は本発明の実施の形態に係る画像形成装置の電源回路図である。整流器１のＩＮ１−ＩＮ２間に商用電源（例：ＡＣ１００Ｖ）が印加される。ＦＥＴ１１、ＦＥＴ２１はスイッチング素子である。ＰＳＵ制御部２のＰＷＭ１１、ＰＷＭ２１はＦＥＴ１１、ＦＥＴ２１をオン／オフするための信号である。画像形成装置本体３の制御板４内のＳ１は画像形成装置がコピー時かまたは待機時かをＰＳＵ制御部２に伝える信号である。Ｔ１１、Ｔ２１はトランスである、Ｖｏｕｔ１１、Ｖｏｕｔ２１はそれぞれ制御用電圧（例：５Ｖ）、駆動用電圧（例：２４）の出力端である。
図２の説明を行う。ＴはＦＥＴ１１、ＦＥＴ２１をオンするためのＰＷＭ信号の周期である、Ｔ１は画像形成装置がコピー時等にＦＥＴ１１、ＦＥＴ２１をオンしている時間である。Ｔ２は画像形成装置が省エネモードになった時のＦＥＴ１１、ＦＥＴ２１をオンしている時間である（Ｔ１＞Ｔ２）。
【０００６】
第１の実施例の説明を行う。画像形成装置がコピー時には、ＰＳＵ制御部２は信号ＰＷＭ１１、ＰＷＭ２１により周期Ｔに対しＴ１の時間ＦＥＴ１１、ＦＥＴ２１をオンし、Ｔ１１、Ｔ２１により商用電源は制御用出力電圧（例：５Ｖ）、駆動用出力電圧（例：２４Ｖ）に変換されてＶｏｕｔ１１、Ｖｏｕｔ２１に出力され、画像形成装置本体３へ供給される。画像形成装置のコピーが終了し、制御板４の信号Ｓ１が待機状態の信号を送ると、ＰＳＵ制御部２は信号ＰＷＭ２１を周期Ｔに対しＴ１より短いオン時間Ｔ２にして、ＦＥＴ２１をオンし駆動用出力電圧を降下させる。
例えば、ＦＥＴ２１のオン時間をＴ２と短かくして駆動用出力電圧を２４Ｖ→２１．６Ｖにした場合、画像形成装置（待機時）の駆動用出力電圧が２４Ｖの時の負荷電流＝Ｉ１、画像形成装置（待機時）の駆動用出力電圧が２１．６Ｖの時の負荷電流＝Ｉ２とすると、消費低減電力＝２４×Ｉ１−２１．６×Ｉ２となり、消費電力が低減する。
【０００７】
第２の実施例の説明を行う。画像形成装置がコピー時には、ＰＳＵ制御部２は信号ＰＷＭ１１、ＰＷＭ２１により周期Ｔに対しＴ１の時間ＦＥＴ１１、ＦＥＴ２１をオンし、Ｔ１１、Ｔ２１により商用電源は制御用出力電圧（例：５Ｖ）、駆動用出力電圧（例：２４Ｖ）に変換されてＶｏｕｔ１１、Ｖｏｕｔ２１に出力され、画像形成装置本体３へ供給される。画像形成装置のコピーが終了し、制御板４の信号Ｓ１が待機状態の信号を送ると、ＰＳＵ制御部２は信号ＰＷＭ２１を止めＦＥＴ２１をオフさせ駆動用出力電圧を０Ｖにする。
ここで駆動用出力電圧を２４Ｖ→０Ｖにすると、消費低減電力＝２４Ｖ×画像形成装置待機時電流となり、消費電力が低減する。
【０００８】
第３の実施例の説明を行う。第２の実施例の制御に加え、制御板４の信号Ｓ１が待機状態の信号を送ると、ＰＳＵ制御部２は、数十秒後信号ＰＷＭ１１により周期Ｔに対しＴ１より短いオン時間Ｔ２にてＦＥＴ１１をオンし、制御用出力電圧を公差範囲の下限値に降下させる
例えば、ＦＥＴ１１のオン時間をＴ２と短くして制御用出力電圧を５Ｖ→４．５Ｖにした場合、画像形成装置が待機時に制御用出力電圧が５Ｖの時の負荷電流＝Ｉ１、画像形成装置が待機時に制御用出力電圧が４．５Ｖの時の負荷電流＝Ｉ２とすると、消費低減電力＝５×Ｉ１−４．５×Ｉ２となり、消費電力が低減する。
【０００９】
【発明の効果】
以上説明したように、請求項１記載の発明によれば、画像形成装置が待機時に駆動用出力電圧を降下させることにより、待機時の消費電力を低減することができる。
請求項２記載の発明によれば、画像形成装置が待機時に駆動用出力電圧を止めることにより、待機時の消費電力を低減することができる。
請求項３記載の発明によれば、請求項２の制御に加え画像形成装置が待機時に制御用出力電圧を降下させることにより、待機時の消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る画像形成装置の電源回路図である。
【図２】図１に示すＰＳＵ制御部の制御信号を示す図である。
【符号の説明】
ＦＥＴ１１、２１  スイッチング素子、Ｔ１１、２１  トランス、２  ＰＳＵ制御部（電源制御部）、４  制御板
【図１】
2005035093.tif 000003
【図２】
2005035093.tif 000004