(57)【要約】【課題】  液晶駆動回路の高階調化ならびに出力端子数の増加に対しても、さらなる階調電圧試験時間の短縮を実現し、試験の高速化、さらには低コスト化を実現することができる液晶駆動回路を有する半導体装置およびその試験方法を提供する。【解決手段】  液晶駆動回路を有する半導体装置であって、半導体装置の階調電圧試験時に、半導体装置の階調電圧生成回路１６で生成された階調電圧（Ｖｘ）と階調電圧を試験するために生成された比較電圧（例えばＶｘ＋ΔＶ）とを比較し、試験結果を２値電圧として半導体装置の外部端子から出力することを特徴とする。【選択図】  図２
2005157321.tif 000002
【特許請求の範囲】
【請求項１】
液晶駆動回路を有する半導体装置であって、
前記半導体装置の階調電圧試験時に、前記半導体装置の階調電圧生成回路で生成された階調電圧と前記階調電圧を試験するために生成された比較電圧とを比較し、前記試験結果を２値電圧として前記半導体装置の外部端子から出力することを特徴とする半導体装置。
【請求項２】
液晶駆動回路を有する半導体装置であって、
前記液晶駆動回路は、階調電圧生成回路と、前記階調電圧生成回路で生成された階調電圧を受け取って階調に対応する階調電圧を選択する階調電圧選択回路とを有し、
前記半導体装置の階調電圧試験時に、前記階調電圧選択回路において、前記階調電圧生成回路で生成された階調電圧と前記階調電圧を試験するために生成された比較電圧とを比較し、前記試験結果を２値電圧として前記半導体装置の外部端子から出力することを特徴とする半導体装置。
【請求項３】
液晶駆動回路を有する半導体装置であって、
前記液晶駆動回路は、階調電圧生成回路と、前記階調電圧生成回路で生成された階調電圧を受け取って階調に対応する階調電圧を選択する階調電圧選択回路と、前記階調電圧選択回路で選択される階調電圧に関する情報を一時保持し、前記保持した情報を前記階調電圧選択回路に与えるバッファとを有し、
さらに、前記階調電圧選択回路は、前記バッファの出力に基づいて前記階調電圧生成回路で生成された階調電圧を選択するセレクタ回路と、
前記半導体装置の階調電圧試験時に、前記セレクタ回路で選択された階調電圧と前記階調電圧を試験するために生成された比較電圧とを比較してそれらの電圧の差電圧を増幅し、前記比較結果を２値電圧として外部端子から出力する増幅回路と、
前記増幅回路に入力する情報として、前記比較電圧または前記増幅回路の出力のどちらかを選択する選択手段とを有することを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置であって、
さらに、前記バッファに接続され、前記半導体装置の外部インタフェースを介して前記バッファに与える情報を記憶保持する記憶手段を有することを特徴とする半導体装置。
【請求項５】
請求項１から４のいずれか１項に記載の半導体装置であって、
前記階調電圧の試験電圧は、前記半導体装置の外部で設定された電圧であることを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置であって、
前記半導体装置の外部で設定された電圧を入力するための端子を有することを特徴とする半導体装置。
【請求項７】
請求項５に記載の半導体装置であって、
前記半導体装置の出力端子のいずれかを、前記半導体装置の外部で設定された電圧を入力するための端子として用いることを特徴とする半導体装置。
【請求項８】
請求項１から３のいずれか１項に記載の半導体装置であって、
前記階調電圧の試験電圧は、前記半導体装置の内部に形成された比較電圧生成回路で生成された電圧であることを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
前記比較電圧生成回路は電圧分圧手段を備え、前記電圧分圧手段を介して前記階調電圧生成回路で生成された階調電圧を分圧して前記試験電圧を生成することを特徴とする半導体装置。
【請求項１０】
請求項１から９のいずれか１項に記載の半導体装置であって、
前記階調電圧の試験は、前記階調電圧Ｖｘと第一の比較電圧（Ｖｘ＋△Ｖ）とを比較した結果および前記階調電圧Ｖｘと第二の比較電圧（Ｖｘ−△Ｖ）とを比較した結果の両方を用いて行われることを特徴とする半導体装置。
【請求項１１】
請求項２または３に記載の半導体装置であって、
前記階調電圧選択回路は複数のスイッチ回路を有し、前記階調電圧試験時に、第一のスイッチ回路と第二のスイッチ回路とに異なる電圧値の比較電圧が与えられることを特徴とする半導体装置。
【請求項１２】
請求項１から１１のいずれか１項に記載の半導体装置であって、
前記半導体装置はソースドライバであることを特徴とする半導体装置。
【請求項１３】
請求項１２に記載の半導体装置であって、
前記半導体装置は、さらに、ゲートドライバおよび液晶駆動電圧発生回路を有することを特徴とする半導体装置。
【請求項１４】
液晶駆動回路を有する半導体装置の試験方法であって、
前記半導体装置の階調電圧試験時に、前記半導体装置の階調電圧生成回路で生成された階調電圧と前記階調電圧を試験するために生成された比較電圧とを比較し、前記試験結果として前記半導体装置の外部端子から出力された２値電圧を用いて前記半導体装置の階調電圧の試験を行うことを特徴とする半導体装置の試験方法。
【請求項１５】
液晶駆動回路を有する半導体装置の試験方法であって、
前記液晶駆動回路は、階調電圧生成回路と、前記階調電圧生成回路で生成された階調電圧を受け取る階調電圧選択回路とを有し、
前記階調電圧生成回路で生成された階調電圧と前記階調電圧を試験するために生成された比較電圧とを前記階調電圧選択回路で比較し、前記試験結果として前記半導体装置から出力された２値電圧を用いて前記半導体装置の階調電圧の試験を行うことを特徴とする半導体装置の試験方法。
【請求項１６】
請求項１４または１５に記載の半導体装置の試験方法であって、
前記階調電圧の試験時に、前記半導体装置の外部端子とテスタのコンパレータは電気的に接続されており、前記外部端子から出力された２値電圧を用いて前記テスタのコンパレータで一括して階調試験することを特徴とする半導体装置の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイの駆動回路を備える半導体装置およびその試験方法に関し、特に、多数の外部端子（出力端子）を有する半導体装置およびその出力電圧を試験する試験方法に関する。
【背景技術】
【０００２】
液晶ディスプレイの駆動回路（液晶駆動回路、ＬＣＤドライバと言うこともある）を備える半導体装置は、多数の外部端子（出力ピン）から多段階（多階調）電圧を出力して液晶ディスプレイ（液晶パネル）を駆動する。
【０００３】
従来、液晶駆動回路を備えた半導体装置の階調電圧試験は、テスタを用いた電圧測定（アナログ電圧測定）により行われていた。
【０００４】
しかし、近年の液晶ディスプレイの高精度化に伴う半導体装置の出力端子の増加、及び液晶ディスプレイの高階調度化に伴い、階調電圧試験に要する時間が増加し、当該半導体装置（液晶駆動回路）の試験や製造に係るコストが増大するという問題が生じてきた。
【０００５】
特許文献１には、階調電圧試験の高速化を図る手段として、液晶駆動回路の出力端子電圧とテスタの基準電圧との差分電圧を検出し、液晶駆動回路の各出力端子における階調電圧の端子間バラツキを試験する技術が記載されている。
【特許文献１】特開２００２−１５６４１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、前記特許文献１に記載の技術では、次のような問題がある。
【０００７】
（１）テスタにより出力電圧の測定（アナログ電圧測定）を行っているため、出力電圧が安定するまでに時間がかかり、試験時間が増加してしまう。
【０００８】
（２）液晶ディスプレイの高階調化による階調電圧ステップの微細化に伴って、出力電圧の判定範囲が非常に狭くなった場合に、液晶駆動回路の出力端子電圧とテスタの基準電圧との差分電圧を細分化する必要があり、そのために試験時間が増加してしまう。
【０００９】
（３）特許文献１に記載の技術を実現するためには、テスタに対し階調電圧測定回路を新たに追加する必要があり、既存のテスタを用いることができない。
【００１０】
本発明の目的は、上記のような問題を解決し、液晶ディスプレイの駆動回路を備える半導体装置の階調電圧試験に要する時間を短縮する技術を提供することにある。また、液晶ディスプレイの駆動回路を備える半導体装置の試験・製造コストを低減させることのできる技術を提供することにある。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
前記目的を達成するために、本発明による液晶駆動回路を有する半導体装置は、階調電圧試験時に２値化された階調電圧試験信号を出力することを特徴とする。
【００１３】
例えば、液晶駆動回路を有する半導体装置であって、前記半導体装置の階調電圧試験時に、前記半導体装置の階調電圧生成回路で生成された階調電圧と前記階調電圧を試験するために生成された比較電圧とを比較し、前記試験結果を２値電圧として前記半導体装置の外部端子から出力することを特徴とする半導体装置である。
【００１４】
また、液晶駆動回路を有する半導体装置であって、前記液晶駆動回路は、階調電圧生成回路と、前記階調電圧生成回路で生成された階調電圧を受け取って階調に対応する階調電圧を選択する階調電圧選択回路とを有し、前記半導体装置の階調電圧試験時に、前記階調電圧選択回路において、前記階調電圧生成回路で生成された階調電圧と前記階調電圧を試験するために生成された比較電圧とを比較し、前記試験結果を２値電圧として前記半導体装置の外部端子から出力することを特徴とする半導体装置である。
【００１５】
また、液晶駆動回路を有する半導体装置であって、前記液晶駆動回路は、階調電圧生成回路と、前記階調電圧生成回路で生成された階調電圧を受け取って階調に対応する階調電圧を選択する階調電圧選択回路と、前記階調電圧選択回路で選択される階調電圧に関する情報を一時保持し、前記保持した情報を前記階調電圧選択回路に与えるバッファとを有し、さらに、前記階調電圧選択回路は、前記バッファの出力に基づいて前記階調電圧生成回路で生成された階調電圧を選択するセレクタ回路と、前記半導体装置の階調電圧試験時に、前記セレクタ回路で選択された階調電圧と前記階調電圧を試験するために生成された比較電圧を比較してそれらの電圧の差電圧を増幅し、前記比較した結果を２値電圧として外部端子から出力する増幅回路と、前記増幅回路に入力する情報として、前記比較電圧または前記増幅回路の出力のどちらかを選択する選択手段とを有することを特徴とする半導体装置である。
【００１６】
また、液晶駆動回路を有する半導体装置の試験方法であって、前記半導体装置の階調電圧試験時に、前記半導体装置の階調電圧生成回路で生成された階調電圧と前記階調電圧を試験するために生成された比較電圧とを比較し、前記試験結果として前記半導体装置の外部端子から出力された２値電圧を用いて前記半導体装置の階調電圧の試験を行うことを特徴とする半導体装置の試験方法である。
【００１７】
また、液晶駆動回路を有する半導体装置の試験方法であって、前記液晶駆動回路は、階調電圧生成回路と前記階調電圧生成回路で生成された階調電圧を受け取る階調電圧選択回路とを有し、前記階調電圧生成回路で生成された階調電圧と前記階調電圧を試験するために生成された比較電圧とを前記階調電圧選択回路で比較し、前記試験結果として前記半導体装置から出力された２値電圧を用いて前記半導体装置の階調電圧の試験を行うことを特徴とする半導体装置の試験方法である。
【００１８】
また、前記階調電圧の試験時に、前記半導体装置の外部端子とテスタのコンパレータは電気的に接続されており、前記外部端子から出力された２値電圧を用いて前記テスタのコンパレータで一括して階調試験することを特徴とする半導体装置の試験方法である。
【発明の効果】
【００１９】
本発明によれば、液晶ディスプレイの駆動回路（液晶駆動回路）を備える半導体装置の階調電圧試験時間を短縮できる。
【００２０】
また、液晶ディスプレイの駆動回路を備える半導体装置の試験・製造コストを低減できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
図１は、本発明の実施の形態における液晶駆動回路を有する半導体装置の構成の一例を示す図である。この半導体装置の構成例では、ゲートドライバ１、ソースドライバ２、液晶駆動電圧発生回路３、液晶パネル５、ＭＰＵ６などを備える。
【００２３】
ゲートドライバ１は、液晶パネル５に対してゲート信号を印加する。ソースドライバ２は、液晶パネル５に対して階調出力電圧を印加する。液晶駆動発生回路３は、液晶パネル５の駆動電圧を発生する。液晶パネル５は、例えばＴＦＴがマトリクス状に配置された構造を持ち、各画素の保持容量の充電によって輝度が制御される。ＭＰＵ６は、ゲートドライバ１及びソースドライバ２の動作の演算・処理を制御する。
【００２４】
以下に述べる本発明の実施の形態で説明する「液晶ディスプレイの駆動回路（液晶駆動回路）を備えた半導体装置」は、（１）ソースドライバ２で構成される場合と、（２）ゲートドライバ１と、ソースドライバ２と、液晶駆動電圧発生回路３とを有して構成される場合とがある。
【００２５】
上記（２）の構成の半導体装置の場合、ゲートドライバ１と、ソースドライバ２と、液晶駆動電圧発生回路３とを含む部分を液晶表示コントローラ４と呼ぶこともある。さらに、上記各部に加えてＭＰＵ６も含めて１個の半導体装置として構成することも可能である。
【００２６】
上記（１）の場合の構成の半導体装置は主に大型の液晶ディスプレイを駆動させる場合などに用いられ、上記（２）の場合の構成の半導体装置は例えば携帯電話機などに備えられた小型のカラーＴＦＴ液晶ディスプレイを駆動させる場合などに用いられる。
【００２７】
図１において、液晶表示コントローラ４は、ＴＦＴがマトリクス状に配置された液晶パネル５に接続されている。そして、液晶表示コントローラ４は、この液晶パネル５に対して、任意の表示ラインを選択するゲート信号をゲートドライバ１から印加し、この選択された表示ラインの各画素に対してソースドライバ２から階調出力電圧を印加することにより、目標とする画素の保持容量の充電を行って各画素の輝度を制御する。また、液晶表示コントローラ４は、ゲートドライバ１及びソースドライバ２の動作の演算・処理を制御するＭＰＵ６に接続されている。
【００２８】
本発明の実施の形態による液晶駆動回路を備える半導体装置およびその試験方法について、以下、図１〜図７を参照しながら順に説明する。
【００２９】
（実施の形態１）
図２は、本発明の実施の形態１における液晶駆動回路を有する半導体装置の構成を示す。図２は、本発明の実施の形態１として、液晶駆動回路を有する半導体装置がソースドライバで構成されている様子を示している（前述（１）の構成に対応）。すなわち、実施の形態１の半導体装置における液晶駆動回路は、図１に示したソースドライバ２である。
【００３０】
図２において、このソースドライバ２は、外部インタフェースを介したデータの書き込みまたは読み出しのデータを記憶する表示データＲＡＭ１２と、この表示データＲＡＭ１２に書き込まれたデータを保持するラインバッファ１３と、所定のレベルの階調電圧を生成する階調電圧生成回路１６と、この階調電圧生成回路１６で生成された所定の階調電圧をもとにラインバッファ１３に保持された階調設定データに従って階調電圧を出力する階調電圧選択回路１４と、通常動作時と階調試験時の動作モードを切り替えるテストモード切り替え回路２１とを有して構成される。
【００３１】
また図２中に示すＳ１〜Ｓｎは、実施の形態１による半導体装置の有する多数の出力端子（出力ピン）であり、通常動作時、階調電圧を出力するものである。また同図中に示すＶＴＥＳＴは、階調試験時における階調電圧の試験のために生成する比較電圧の入力（印加）のために設けられた端子である。テスタ３５は、本半導体装置についての階調試験を行うための装置であり、比較電圧設定部、複数のコンパレータＣＭＰ１〜ＣＭＰｎなどを備え、本半導体装置の出力端子に電気的に接続可能である。
【００３２】
階調電圧選択回路１４は、セレクタ回路１８と、増幅回路２０と、動作切り替えスイッチ１９とを有して構成されるスイッチ回路１５を複数含んで構成される。
【００３３】
なお、表示データＲＡＭ１２については、必要がない場合は省略して半導体装置を構成することもできる。
【００３４】
このソースドライバ２は、通常動作時において、増幅回路２０の出力端子を“−”記号で示す反転入力端子と接続する様に、動作切り替えスイッチ１９をテストモード切り替え回路２１により制御する。これにより、増幅回路２０はバッファ回路と同等の動作状態となり、セレクタ回路１８を介して選択された階調電圧を出力端子に出力する。
【００３５】
一方、このソースドライバ２は、階調試験時において、図示しない表示コントローラの外部インタフェース、階調電圧選択回路１４（スイッチ回路１５）の出力端子及びＶＴＥＳＴ端子がそれぞれテスタ３５に接続され、このテスタ３５からの試験信号により階調試験が実行される。
【００３６】
具体的には、階調試験時（階調試験モード、テストモード）に、ソースドライバ２は、テスタ３５からテストモード切り替え回路２１を介してＶＴＥＳＴ端子と増幅回路２０の“−”記号で示す反転入力端子とを接続する様に動作切り替えスイッチ１９を切り替える。そして、増幅回路２０においてセレクタ回路１８を介して選択された階調電圧とＶＴＥＳＴ端子を介して印加された比較電圧とを比較して比較結果を出力端子に出力する。
【００３７】
通常、増幅回路２０は高増幅率であるため、階調試験時に増幅回路２０は階調電圧と比較電圧の差電圧を増幅することにより、出力端子電圧としてバッファ回路の正側（Ｈ）あるいは負側（Ｌ）の電源電圧近傍の電圧値を出力する。
【００３８】
従って、階調試験時に、テスタ３５から表示データＲＡＭ１２とラインバッファ１３とを介して任意の階調データを設定し、かつテスタ３５において比較電圧をＶＴＥＳＴ端子に印加することで、ソースドライバ２の出力電圧は所定の２値電圧（「Ｈ」ｏｒ「Ｌ」）の何れかとなる。階調試験信号の出力が２値電圧であるため、テスタ３５において複数配設されているコンパレータＣＭＰ１〜ＣＭＰｎにおいて、同時にソースドライバ２の複数の出力端子（出力ピン）の階調電圧を試験することができる。
【００３９】
図３は、上述の階調電圧選択回路１４に設けられた複数のスイッチ回路１５の一つの構成例を示す。図３において、スイッチ回路１５は、トランジスタ１０１ａ〜１０１ｉを有する増幅回路２０、トランジスタ１０２ａ，１０２ｂ、並びにトランジスタ１０３ａ，１０３ｂを有するトランスペアレントスイッチで構成された動作切り替えスイッチ１９、及び階調電圧生成回路１６（図３には示されず）で生成した階調電圧を選択するセレクタ回路１８を含む。
【００４０】
また、スイッチ回路１５には、増幅回路２０の動作に必要な電圧レベルを生成するバイアス電圧生成回路１０５、及びテストモード切替回路２１が夫々接続される。このテストモード切替回路２１は、動作電圧の高い上記動作切り替えスイッチ１９をこれよりも動作電圧の低い論理回路（例えば、内部論理回路、図３には示されず）で制御するため、レベルシフト機能を有する反転ゲート回路１０４ａと、動作切り替えスイッチ１９の動作電圧（高電圧）で動作する反転ゲート回路１０４ｂとを備える。
【００４１】
増幅回路２０の出力端子Ｖｏｕｔは、本発明に係る半導体装置の出力端子（図２に示す出力端子Ｓ１〜Ｓｎのいずれか）と動作切り替えスイッチ１９の端子Ａに接続される。また、端子ＶＴＥＳＴ（図２参照）を通してテスタ３５から供給され、又は図６を参照して実施の形態２にて後述する比較電圧生成回路２２から供給される電圧を比較電圧Ｖｃｏｍｐとして動作切り替えスイッチ１９の端子Ｂに印加する。
【００４２】
以下に、図３に示したスイッチ回路１５の動作の概略を説明する。テストモード切替回路２１の論理状態を、その通常の動作において“０”とすることで、トランジスタ１０２ａ，１０２ｂで構成されたトランスペアレントスイッチはＯＦＦ状態となり、トランジスタ１０３ａ，１０３ｂで構成されたトランスペアレントスイッチはＯＮ状態となる。これにより、増幅回路２０の出力端子Ｖｏｕｔは動作切り替えスイッチ１９を通して当該増幅回路２０の反転入力となるトランジスタ１０１ｄ（そのゲート）に接続される。その結果、増幅回路２０は、電圧増幅率が約１倍であるバッファ回路として動作し、セレクタ回路１８で選択された階調電圧に等しい電圧が、当該増幅回路２０の出力端子Ｖｏｕｔを通して上述した本発明による半導体装置の出力端子から出力される。
【００４３】
一方、この半導体装置の階調試験時の間は、テストモード切替回路２１の論理状態を“１”にする。これにより、トランジスタ１０２ａ，１０２ｂで構成されたトランスペアレントスイッチはＯＮ状態に、トランジスタ１０３ａ，１０３ｂで構成されたトランスペアレントスイッチはＯＦＦ状態に夫々切り替わり、テスタ３５や比較電圧生成回路２２から供給される上記比較電圧Ｖｃｏｍｐが動作切り替えスイッチ１９を通して上述のトランジスタ１０１ｄのゲートに印加される。その結果、増幅回路２０の電圧増幅率は、テストモード切替回路２１を通常動作させたときに比べて高くなり、言わば高増幅率の増幅回路として動作する。
【００４４】
従って、増幅回路２０はセレクタ回路１８で選択された階調電圧と比較電圧Ｖｃｏｍｐとの差分（差電圧）を上述の電圧増幅率にて増幅し、当該階調電圧のレベルが比較電圧Ｖｃｏｍｐより高いときには、増幅回路２０の電源電圧の一方Ｖｄｄ又はその近傍の電圧をその出力端子Ｖｏｕｔから出力する。また、上記階調電圧のレベルが比較電圧Ｖｃｏｍｐより低いときには、増幅回路２０の電源電圧の他方Ｖｓｓ又はその近傍の電圧が増幅回路２０の出力端子Ｖｏｕｔから出力される。
【００４５】
以上、スイッチ回路１５の一例について、図３を参照して説明したが、本発明による半導体装置の実施において、スイッチ回路１５又はその均等物は上述した構成に限定されないことは明らかである。例えば、図３に電界効果型トランジスタとして例示されたトランジスタ１０１ａ〜１０１ｉ，１０２ａ，１０２ｂ，１０３ａ，１０３ｂの一部又はその全てをバイポーラ型のトランジスタに置き換えてもよく（この場合、上述したトランジスタ１０１ｄのゲートはベースに替わる）、テストモード切替回路２１に内蔵された上記論理回路を動作切り替えスイッチ１９と同等又はこれに近い動作電圧で動作するように構成してもよい。従って、本発明による半導体装置の試験方法や製造方法の実施に際しても、上述したスイッチ回路１５の構成に拘束されないことは言うまでもなく明らかである。
【００４６】
次に、本発明の実施の形態における液晶駆動回路を有する半導体装置およびその試験方法に関する処理のフローについて図４に示す。まず、ソースドライバ２を、前述した階調試験モードに設定し（Ｓ２）、次に、セレクタ回路１８で階調電圧Ｖｘを選択するように、階調設定データをラインバッファ１３に設定する（Ｓ３）。次に、テスタ３５から電圧値が（Ｖｘ−△Ｖ）である比較電圧をＶＴＥＳＴ端子に印加し（Ｓ４）、ソースドライバ２の出力端子電圧についてテスタ３５で期待値との比較判定を行う（Ｓ５）。
【００４７】
この出力電圧判定において、ソースドライバ２が正常であれば、増幅回路２０の入力端子間の電位差は＋△Ｖでソースドライバ２の出力端子電圧には“Ｈ”に相当する電圧が出力され、これがテスタ３５で期待値と比較判定される（Ｓ５―出力電圧“Ｈ”）。出力電圧が“Ｌ”の場合、該当の出力端子に対する結果はＦＡＩＬ（否）となる（Ｓ１０）。
【００４８】
次に、テスタ３５から電圧値が（Ｖｘ＋△Ｖ）である比較電圧をＶＴＥＳＴ端子に印加し（Ｓ６）、ソースドライバ２の出力端子電圧についてテスタ３５で期待値との比較判定を行う（Ｓ７）。
【００４９】
この出力電圧判定において、ソースドライバ２が正常であれば、増幅回路２０の入力端子間の電位差は−△Ｖでソースドライバ２の出力端子電圧には“Ｌ”に相当する電圧が出力され、これがテスタ３５で期待値と比較判定される（Ｓ７―出力電圧“Ｌ”）。出力電圧が“Ｈ”の場合、該当の出力端子に対する結果はＦＡＩＬ（否）となる（Ｓ１０）。
【００５０】
Ｓ３〜Ｓ７の処理ステップを通じて、ソースドライバ２が内部で選択した階調電圧Ｖｘに対して比較電圧を（Ｖｘ±△Ｖ）とすることで、階調電圧が所定の電圧範囲にあることを試験することになる。正常であれば出力端子に対する結果はＰＡＳＳ（良）となる（Ｓ９）。
【００５１】
さらに別の階調電圧値Ｖｘ’について試験を実行する場合は、その階調電圧値を用いて同様にＳ３〜Ｓ７の処理ステップを繰り返せばよいことは明らかである（Ｓ８）。また、ここでは説明のため比較電圧を（Ｖｘ±△Ｖ）としたが、任意の電圧範囲を設定して試験できることはいうまでもない。
【００５２】
また、液晶ディスプレイは入力電圧の上昇に対して表示輝度が曲線的に上昇する特性を有しており、これに対して液晶駆動回路で階調電圧Ｖｘと階調設定値との関係を図７に示すような非線形な特性に設定する場合、本実施の形態では、階調電圧Ｖｘと階調設定値との関係に合わせて、選択された階調電圧Ｖｘに対する△Ｖの大きさを、階調設定値に合わせて変化させることが可能である。すなわち、図７においてＡまたはＣで示す領域では階調設定値に対する階調電圧Ｖｘの変化（傾き）が大きいため△Ｖも大まかに設定し、Ｂで示す領域では階調設定値に対する階調電圧Ｖｘの変化（傾き）が小さいため△Ｖも細かく設定する。これにより、液晶ディスプレイの特性にあわせた階調電圧試験が可能となり、階調電圧試験の精度を向上させることができる。
【００５３】
また図２は、本発明に係る階調試験の原理を示すものであり、説明のため比較電圧入力用のＶＴＥＳＴ端子を設けた構成を図示したが、これについては例えば階調試験時に未使用となる他の端子と切り替えて使用する構成も可能である。
【００５４】
また、テスタ３５内に比較電圧設定部を複数配設した構成にしたり、また、ＶＴＥＳＴ端子に相当する比較電圧入力端子を複数配設した構成にすることにより、複数のスイッチ回路１５毎に異なる比較電圧を印加できるようにすることで、スイッチ回路毎（出力端子毎）に異なる階調電圧試験が可能となる。
【００５５】
例えば、ある出力端子のグループに（Ｖｘ＋△Ｖ）を、他の出力端子のグループに（Ｖｘ−△Ｖ）を印加した場合、ソースドライバ２からの出力は“Ｈ”と“Ｌ”が混在することになる。これを応用すると、奇数番号の出力端子に（Ｖｘ＋△Ｖ）を印加し、偶数番号の出力端子に（Ｖｘ−△Ｖ）を印加した場合、出力端子からは（正常であれば）“Ｈ”と“Ｌ”が交互に出力されることになる。これにより、出力端子間のショート検出が可能になり、階調試験の信頼性を向上させることができる。
【００５６】
また、ある出力端子のグループに（Ｖｘ＋△Ｖ１）を印加し、他の出力端子のグループに（Ｖｘ＋△Ｖ２）を印加すること、あるいは、ある出力端子のグループに（Ｖｘ１＋△Ｖ）を印加し、他の出力端子のグループに（Ｖｘ２＋△Ｖ）を印加することなど、異なる電圧値の比較電圧を印加する試験方法および構成も可能である。
【００５７】
また、本発明は上述したような階調試験のみに限定せず、階調設定データと比較電圧の組合せにより、例えば液晶表示コントローラの機能試験に用いることが可能であることは明らかである。
【００５８】
（実施の形態２）
続いて、本発明の実施の形態２における液晶駆動回路を有する半導体装置として、表示コントローラの内部に比較電圧生成回路を配設した場合の構成および動作の一例について説明する。図５は、本発明の実施の形態２として、ソースドライバ内部に比較電圧生成回路（図中の比較電圧生成回路２２）を配設した半導体装置の構成を示す図である。
【００５９】
実施の形態２の半導体装置における液晶駆動回路は、例えば図１に示したソースドライバ２に対して適用される。
【００６０】
このソースドライバ２を含む液晶表示コントローラ４は、外部インタフェースを介したデータの書き込みまたは読み出しのデータを記憶する表示データＲＡＭ１２と、この表示データＲＡＭ１２に書き込まれたデータを保持するラインバッファ１３と、所定のレベルの階調電圧を生成する階調電圧生成回路１６と、この階調電圧生成回路１６で生成された所定の階調電圧をもとにラインバッファ１３に保持された階調設定データに従って階調電圧を出力する階調電圧選択回路１４と、通常動作時と階調試験時の動作モードを切り替えるテストモード切り替え回路２１と、階調電圧生成回路１６で生成した階調電圧に基づき比較電圧を生成する比較電圧生成回路２２とを有して構成される。
【００６１】
階調電圧選択回路１４には、セレクタ回路１８と、増幅回路２０と、動作切り替えスイッチ１９とで構成した複数のスイッチ回路１５が含まれる。
【００６２】
このソースドライバ２は、通常動作時において、図２を参照して説明した実施の形態１のソースドライバと同等の動作を行う。一方、このソースドライバ２は、階調試験時においては、動作切り替えスイッチ１９を切り替えて比較電圧生成回路２２で生成した比較電圧を増幅回路２０の“−”記号で示す反転入力端子に印加し、増幅回路２０においてセレクタ回路１８を介して選択された階調電圧と比較電圧とを比較して比較結果を出力端子に出力する。
【００６３】
通常、増幅回路２０は高増幅率であるため、階調試験時には、増幅回路２０は階調電圧と比較電圧の差電圧を増幅し、出力端子電圧はバッファ回路の正側（Ｈ）あるいは負側（Ｌ）の電源電圧近傍の電圧値が出力される。
【００６４】
実施の形態２では、階調試験における比較電圧をソースドライバ２の回路内部で生成することから、階調試験を回路内部で相対的に実施でき、より試験時間を短縮することができる。すなわち、実施の形態２では、図１のような構成の半導体装置の外部から比較電圧を印加した場合に発生する比較電圧の立ち上がりが問題にならないので、より試験時間を短縮することができる。
【００６５】
また、ソースドライバ２の階調電圧試験の精度を向上させるために、図５では図示していないが、ソースドライバ２で生成した比較電圧をＶＴＥＳＴ端子を介してテスタ３５で電圧測定することのできる構成してもよい。
【００６６】
次に、本実施の形態２における半導体装置の比較電圧生成回路２２の回路構成および動作の一例について、図６を用いて説明する。図６は、比較電圧生成回路２２の詳しい構成を示したものである。
【００６７】
本実施の形態２における比較電圧生成回路２２は、階調電圧生成回路１６で生成した階調電圧をもとに、各階調電圧に対する比較電圧を生成する比較電圧抵抗２３と、比較電圧抵抗２３による各分圧電圧を増幅率１倍で増幅する複数のバッファ回路２４と、バッファ回路２４の出力を切り替えて比較電圧として階調電圧選択回路１４に接続する複数のスイッチ２５と、階調設定データと比較電圧切り替え信号をもとに複数のスイッチ２５のＯＮ／ＯＦＦ制御を行うデコーダ回路２６とで構成される。
【００６８】
デコーダ回路２６の制御入力である階調設定データには、階調電圧選択回路１４に設定する階調設定データと同一データを設定し、図６に示すように、階調電圧がＶ（ｘ）である場合において比較電圧切り替え信号に基づいて比較電圧としてＶ（ｘ）±△Ｖの何れかを出力する。図６の下表に、比較電圧生成回路２２の動作をまとめている。ここで、比較電圧切り替え信号の１／０切り替えは、図４に示す階調試験の処理フローにおいてＳ４あるいはＳ６の比較電圧設定のステップに相当する。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施の形態における液晶駆動回路を有する半導体装置の一例を示す構成図である。
【図２】本発明の実施の形態１における液晶駆動回路を有する半導体装置の構成を示す図である。
【図３】本発明の実施の形態１における半導体装置に設けられたスイッチ回路の構成例を示す図である。
【図４】本発明の実施の形態における液晶駆動回路を有する半導体装置の試験方法の処理フローを示す図である。
【図５】本発明の実施の形態２における液晶駆動回路を有する半導体装置の構成を示す図である。
【図６】本発明の実施の形態２における半導体装置の比較電圧生成回路の回路構成および動作の一例について示す図である。
【図７】本発明の実施の形態における階調電圧と階調との関係の一例を示す図である。
【符号の説明】
【００７０】
１…ゲートドライバ、２…ソースドライバ、３…液晶駆動電圧発生回路、４…液晶表示コントローラ、５…液晶パネル、６…ＭＰＵ、１２…表示データＲＡＭ、１３…ラインバッファ、１４…階調電圧選択回路、１５…スイッチ回路、１６…階調電圧生成回路、１８…セレクタ回路、１９…動作切り替えスイッチ、２０…増幅回路、２１…テストモード切り替え回路、２２…比較電圧生成回路、２３…比較電圧抵抗、２４…バッファ回路、２５…スイッチ、２６…デコーダ回路、３５…テスタ、１０１ａ〜１０１ｉ，１０２ａ，１０２ｂ，１０３ａ，１０３ｂ…トランジスタ、１０４ａ，１０４ｂ…反転ゲート回路、１０５…バイアス電圧生成回路。
【図１】
2005157321.tif 000003
【図２】
2005157321.tif 000004
【図３】
2005157321.tif 000005
【図４】
2005157321.tif 000006
【図５】
2005157321.tif 000007
【図６】
2005157321.tif 000008
【図７】
2005157321.tif 000009