(57)【要約】【課題】  低電流で高速に駆動する小型の集積回路を提供する。【解決手段】  複数のＩＣチップと、その間で信号を伝送するインターフェース回路とを有する集積回路装置であって、複数のＩＣチップそれぞれと、インターフェース回路によって接続される複数のＩＣチップ以外の回路構成要素と接続する複数の電極との間に第１の静電保護容量が設けられており、インターフェース回路に第２の静電保護容量が設けられており、第２の静電保護容量の容量が、第１の静電保護容量の容量より小さく、且つ、少なくとも複数のＩＣチップとインターフェース回路とがモールド樹脂によって被覆されている。【選択図】図１
2005157631.tif 000002
【特許請求の範囲】
【請求項１】
複数のＩＣチップと、
複数のＩＣチップの間で信号を伝送するインターフェース回路とを有する集積回路装置であって、
上記複数のＩＣチップそれぞれと、上記インターフェース回路によって接続される上記複数のＩＣチップ以外の回路構成要素と接続する複数の電極との間に第１の静電保護容量が設けられており、
上記インターフェース回路に第２の静電保護容量が設けられており、
上記第２の静電保護容量の容量が、上記第１の静電保護容量の容量より小さく、且つ、少なくとも上記複数のＩＣチップとインターフェース回路とがモールド樹脂によって被覆されていることを特徴とする集積回路装置。
【請求項２】
複数のＩＣチップと
複数のＩＣチップの間で信号を伝送するインターフェース回路とを有する集積回路装置であって、
上記複数のＩＣチップそれぞれと、上記インターフェース回路によって接続される上記複数のＩＣチップ以外の回路構成要素と接続する複数の電極との間に静電保護容量が設けられており、
少なくとも上記複数のＩＣチップとインターフェース回路がモールド樹脂によって被覆されていることを特徴とする集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のＩＣチップ（以下、「チップ」と称する。）と、その間で信号伝送を行うインターフェース回路とを有する集積回路装置に関するものであり、特に、信号を高速伝送するインターフェース回路を有する集積回路装置に関する。
【０００２】
従来、チップ間の信号を高速伝送するためには、差動方式で小振幅信号を用いる入出力インターフェース、例えば、ＬＶＤＳ（低電圧差動信号）インターフェース回路が用いられる。
【０００３】
ところが、入出力インターフェース回路には、ドライバ部、レシーバ部、これらに接続される回路構成要素を過電圧から保護するために、ドライバ部とレシーバ部との間の信号線に大きな実装面積を有する静電保護容量が接続されている。そして、この静電保護容量によってインターフェース回路に負荷容量が付加されるため、高速な信号伝送を行うために余分な駆動電流が必要とされる。
【０００４】
これらの問題を解決するために、インターフェース回路の静電負荷容量を減少した集積回路装置が知られている（特許文献１参照。）。これは、集積回路装置の複数（Ｎ個）のチップ（ＬＳＩ）それぞれに設けられたインターフェース回路を、１つのインターフェース回路に置き換えることによって、実装面積を減少させるとともに、静電保護容量を１/Ｎに減少させている。
【特許文献１】特開平７−４９７３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の発明は、多数のチップを有する大規模集積回路装置に有効であり、少数のチップ、例えば、２つのチップを有する小規模集積回路装置には適さない。
【０００６】
そこで、本発明は、集積規模に関わらず、チップ間の信号伝送を低電流で高速に行える、実装面積が小さいインターフェース回路を有する集積回路装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の集積回路は、
複数のＩＣチップと、
その間で信号を伝送するインターフェース回路とを有する集積回路装置であって、
上記複数のＩＣチップそれぞれと、上記インターフェース回路によって接続される上記複数のＩＣチップ以外の回路構成要素と接続する電極との間に第１の静電保護容量が設けられており、
上記インターフェース回路に第２の静電保護容量が設けられており、
上記第２の静電保護容量の容量が、上記第１の静電保護容量の容量より小さく、且つ、少なくとも上記複数のＩＣチップとインターフェース回路とがモールド樹脂によって被覆されていることを特徴とする。
【０００８】
また、他の形態の本発明の集積回路は、
複数のＩＣチップと
その間で信号を伝送するインターフェース回路とを有する集積回路装置であって、
上記複数のＩＣチップそれぞれと、上記インターフェース回路によって接続される上記複数のＩＣチップ以外の回路構成要素と接続する電極との間に静電保護容量が設けられており、
少なくとも上記複数のＩＣチップとインターフェース回路がモールド樹脂によって被覆されていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、チップ間の信号伝送が低電流で高速に行うことが可能となるとともに、小型の集積回路の作成が可能になる。
【発明を実施するための最良の形態】
【００１０】
図１に概略的に示すように、本発明に係る集積回路装置１０は、配線基板１２上に実装された２つのチップ１４、１６を有するモジュール形態で構成される。これらのチップ１４、１６はベアチップであり、そのチップの間にチップ１４からチップ１６に信号を伝送するインターフェース回路１８が配置されている。また、それぞれのチップ１４、１６は、他の集積回路と接続される電極であるＩ/Ｏパッド２０、２２に接続されている。Ｉ/Ｏパッド２０とチップ１４との間、また、Ｉ/Ｏパッド２２とチップ１６との間には、集積回路装置１０の外部からチップ１４、１６に過電圧が印加されないように静電保護容量（第１の静電保護容量部）２４、２６が設けられている。さらに、集積回路装置１０は、モールド樹脂２８によってその全体がパッケージされている。
【００１１】
図２に示すように、インターフェース回路１８は２本の信号線３０、３２を有する差動信号伝達回路であり、ドライバ部３４、レシーバ部３６、ドライバ駆動源部３８、電流―電圧変換部４０、静電保護容量部（第２の静電保護容量部）４２、４４から構成される。
【００１２】
ドライバ部３４は、定電流発生回路から構成されるドライバ駆動源部３８によって駆動され、チップ１４から入力された電圧振幅の高速デジタル信号を電流の吐き出しや吸込みに変換するように回路構成されている。例えば、本発明に係るインターフェース回路１８のドライバ部３４は、チップ１４からハイレベル信号（以下、「”Ｈ”」と称する。）が入力されると、出力ＯＵＴ２から電流を引き込み、出力ＯＵＴ１をＯＦＦ状態にする。一方、ローレベル信号（以下、「”Ｌ”」と称する。）が入力されると、出力ＯＵＴ１から電流を引き込み、出力ＯＵＴ２をＯＦＦ状態にする。
【００１３】
電流―電圧変換部４０は、信号線３０，３２のドライバ部３４からの電流の差動信号を電圧の差動信号に変換するように回路構成されている。例えば、本発明に係るインターフェース回路１８の電流―電圧変換部４０は、電流源Ｖccと３つの抵抗Ｒ１、Ｒ２、Ｒ３とを有する。抵抗Ｒ２は、一端が抵抗Ｒ１を介して電流源Ｖccと、一方、他端が信号線３２と接続されている。抵抗Ｒ３は、一端が抵抗Ｒ１を介して電流源Ｖccと、一方、他端が信号線３０と接続されている。
【００１４】
レシーバ部３６は、電流―電圧変換部４０によって変換された電圧の差動信号を検知し、これを電圧振幅の高速デジタル信号に変換してチップ１６に出力するように回路構成されている。例えば、本発明に係るインターフェース回路１８のレシーバ部３６は、ドライバ部３４に”Ｈ”が入力されている場合、入力ＩＮ１に入力される電圧が入力ＩＮ２に入力される電圧より高い状態であることを検知して”Ｈ”をチップ１６に出力する。一方、ドライバ部３４に”Ｌ”が入力されている場合、入力ＩＮ１に入力される電圧が入力ＩＮ２に入力される電圧より低い状態であることを検知して”Ｌ”をチップ１６に出力する。
【００１５】
信号線３０、３２はそれぞれ、チップ１４、１６を動作テストする際に使用されるＩ/Ｏパッド４６、４８を有する。例えば、チップ１４の動作テストは、Ｉ/Ｏパッド２０と４６との間で信号を伝送して行う。また、Ｉ/Ｏパッド４６とドライバ部３４との間、また、Ｉ/Ｏパッド４８とレシーバ部３６との間に、複数のＮチャンネルトランジスタ５０から構成される保護回路を有する静電保護容量部４２、４４が配置されている（図３参照。）。図に示すように、静電保護容量部４２、４４は複数のトランジスタから構成されているが、他の保護回路構成でも可能である。この保護回路は、例えば、ドライバ部３４とＩ/Ｏパッド４６の間に印加された過電圧を、ドライバ部３４やチップ１４が静電破壊されないように、複数のトランジスタ５０を介してグラウンド（ＧＮＤ０、ＧＮＤ１、ＧＮＤ２）や電源（Ｖcc０、Ｖcc１）に逃がす構成にされている。
【００１６】
また、この静電保護容量部４２、４４の容量は、静電保護容量２４、２６の容量に比べて小さくされている。理由は、インターフェース回路１８の静電保護容量部４２、４４は、動作テストやワイヤボンディング時の過電圧に対してのみ備えており、また、最終的にモールド樹脂によってパッケージされる。動作テストやワイヤボンディングを行う装置は通常、例えば、アースによって十分に静電対策されており、そのため過電圧も小さく、その発生率も低い。一方、静電保護容量２４、２６は、Ｉ/Ｏパッド２０、２２が他の集積回路と接続できるようにモールド樹脂に覆われないため、該他の集積回路以外からの過電圧（例えば、静電気）の流入を防止する必要がある。そのため、静電保護容量２４，２６の容量は余裕をもって大きくしなければならない。したがって、本発明に係る集積回路１０、特にチップ１４、１６は、外部からの過電圧に対し、実質的に２つの静電保護容量２４、２６によって保護される。
【００１７】
さらに、インターフェース回路１８の静電保護容量部４２、４４は、動作テストやワイヤボンディングを行う装置が十分に静電対策されており、また、過電圧が発生しても歩留まりにほとんど影響しなければ、省略することができる。その結果、集積回路１０を更に小型化できる。
【００１８】
本形態の集積回路は、大規模集積回路にも使用できる。例えば、多数のチップを有する大規模集積回路において、高速で信号を伝送し合うチップの組（群）を選択し、これを本発明のモジュール形態の小規模集積回路とすることにより、大規模集積回路全体の実装面積の減少および駆動電流の削減が可能になる。また、大規模集積回路を、複数の本発明に係る集積回路を組合せて構成することによっても同様の効果が得られる。さらに、本発明は、単方向伝送用インターフェース回路を有する集積回路のみならず、双方向伝送用インターフェース回路を有する集積回路でも実施可能である。
【図面の簡単な説明】
【００１９】
【図１】本発明に係る集積回路を概略的に示す図である。
【図２】図１のインターフェース回路１８を示す図である。
【図３】静電保護容量を構成する保護回路の一例を示す図である。
【符号の説明】
【００２０】
１０  集積回路、  １２  配線基板、  １４  チップ、  １６  チップ、  １８  インターフェース回路、  ２０  Ｉ/Ｏパッド、  ２２  Ｉ/Ｏパッド、  ２４  静電保護容量、  ２６  静電保護容量、  ２８  モールド樹脂、  ３０  信号線、  ３２  信号線、  ３４  ドライバ部、  ３６  レシーバ部、  ３８  ドライバ駆動源部、  ４０  電流―電圧変換部、  ４２  静電保護容量部、  ４４  静電保護容量部、  ４６  Ｉ/Ｏパッド、  ４８  Ｉ/Ｏパッド、  ５０  トランジスタ
【図１】
2005157631.tif 000003
【図２】
2005157631.tif 000004
【図３】
2005157631.tif 000005