(57)【要約】     【課題】  総面積が小さく、かつ全体としての接地インダクタンスが大きく、しかも各半導体素子の接地インダクタンスが略均一な半導体装置を提供する。    【解決手段】  この半導体装置では、隣り合う２つの単位トランジスタ１０１間の第１の部分１０３にバイアホール１０２が形成されている一方、隣り合う２つの単位トランジスタ１０１間の第２の部分１０４にバイアホール１０２が形成されていない。この第１の部分１０３と第２の部分１０４とは、配列の方向に向かって交互に存在している。各単位トランジスタ１０１のエミッタインダクタンスがほぼ均一になるように、各バイアホール１０２が配置されている。さらに、各バイアホール１０２は、各単位トランジスタ１０１のＲＦ動作時の熱分布がほぼ均一になるように配置されている。【選択図】  図１
2005353936.tif 000002
【特許請求の範囲】
【請求項１】
所定の方向に並んで配置されると共に並列に接続された複数の半導体素子と、
上記複数の半導体素子間の所定の箇所に配置されたバイアホールとを備え、
隣り合う２つの上記半導体素子間に上記バイアホールが形成された第１の部分と、隣り合う２つの上記半導体素子間にバイアホールが形成されていない第２の部分とを、上記複数の半導体素子の各接地インダクタンスが略均一になるように配置したことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記第１の部分と第２の部分とを上記所定の方向に沿って交互に配置したことを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
上記半導体素子とこの半導体素子に最も近いバイアホールとの間の距離が、上記複数の半導体素子について略等しくなっていることを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
上記複数の半導体素子のＲＦ動作時の熱分布が略均一になるように、上記バイアホールを配置したことを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
上記所定の方向における中央部で隣り合う２つの半導体素子間の距離が、上記所定の方向における端部で隣り合う２つの半導体素子間の距離よりも長く、
かつ、上記中央部に形成されたバイアホールの面積が、上記端部に形成されたバイアホールの面積よりも大きいことを特徴とする半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
上記所定の方向における中央部でのバイアホール密度が上記所定の方向における端部でのバイアホール密度よりも高いことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の半導体素子とバイアホールを備えた半導体装置に関する。
【背景技術】
【０００２】
マイクロ波およびミリ波帯域での電力増幅器として、基板とこの基板の表面上に設けられた半導体素子と、この基板の裏面側に設けられた金属層と、上記半導体素子と上記金属層とを電気的に接続するバイアホールとを備えた半導体装置の開発が続けられている。
【０００３】
例えば、特許文献１(特開平８−２７９５６２号公報)には、複数のＨＢＴ素子から構成されるＨＢＴ(ヘテロ接合バイポーラトランジスタ)装置において、各素子に隣接してバイアホールを設け、各素子のエミッタ電極とバイアホールをエアブリッジで接続することにより、上記素子で発生した熱を上記エアブリッジとバイアホールを介して、半導体基板裏面に設けられた金属層に放熱する技術が開示されている。
【０００４】
さらに、特許文献２(特開２００３−５１５０２号公報)には、複数のＨＢＴが並列に配置された半導体装置において、バイアホールを等ピッチまたは不等ピッチで設けることにより、均一な温度分布を得る技術が開示されている。
【０００５】
図１２に、上記特許文献２(特開２００３−５１５０２号公報)に開示されている半導体装置を示す。この従来例の半導体装置では、単位トランジスタ１２０１が複数個並列に接続されている。この半導体装置では、各単位トランジスタ１２０１間にバイアホール１２０２を配置しているので、放熱効果が大きくなり、しかも均一な温度分布を得ることができる。
【０００６】
しかし、上記半導体装置では、全体としての接地インダクタンスが低下するので、振幅歪みや位相歪みが大きくなるという欠点がある。
【０００７】
一方、この全体としての接地インダクタンスの低下を防ぐために、各単位トランジスタとバイアホールとの間の距離を長くして、全体としての接地インダクタンスを大きくすると、半導体装置の総面積が大きくなるので、コストが増大するという問題がある。
【０００８】
そこで、例えば、図１３に示す参考例の半導体装置では、単位トランジスタ１３０１ａ〜１３０１ｃ間の一部にバイアホール１３０２を配置している。この場合、任意の接地インダクタンスを挿入することが可能となる。
【０００９】
しかし、この参考例の半導体装置の場合、バイアホール１３０２からの距離が短い単位トランジスタ１３０１ａと、バイアホール１３０２からの距離が長い単位トランジスタ１３０１ｂ,１３０１ｃとでは、それぞれの接地インダクタンスが異なる。このように、各単位トランジスタ１３０１ａ〜１３０１ｃの接地インダクタンスが不均一だと、半導体装置が全体として均一に動作せず、所望の性能が得られないという問題がある。
【００１０】
さらに、上記参考例の半導体装置では、バイアホール１３０２からの距離が短い単位トランジスタ１３０１ａと、バイアホール１３０２からの距離が長い単位トランジスタ１３０１ｂ,ｃとでは、熱分布も不均一になる。特に、両隣の単位トランジスタ１３０１ａと熱干渉を起こす単位トランジスタ１３０１ｃの温度が上昇する。このため、性能が低下するばかりでなく、単位トランジスタ１３０１ｃの破壊にもつながりかねない。
【特許文献１】特開平８−２７９５６２号公報
【特許文献２】特開２００３−０５１５０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そこで、この発明の目的は、総面積が小さく、かつ全体としての接地インダクタンスが大きく、しかも各半導体素子の接地インダクタンスが略均一な半導体装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、この発明の半導体装置は、所定の方向に並んで配置されると共に並列に接続された複数の半導体素子と、
上記複数の半導体素子間の所定の箇所に配置されたバイアホールとを備え、
隣り合う２つの上記半導体素子間に上記バイアホールが形成された第１の部分と、隣り合う２つの上記半導体素子間に上記バイアホールが形成されていない第２の部分とを、上記複数の半導体素子の各接地インダクタンスが略均一になるように配置したことを特徴としている。
【００１３】
この発明の半導体装置によれば、全体としての接地インダクタンスを最適な値に設定でき、半導体装置の総面積を縮小できる。よって、この発明によれば、より低コストで、低歪な増幅器を実現することが可能となる。
【００１４】
なお、上記各接地インダクタンスが略均一とは、例えば、上記各接地インダクタンスのうちの最大値が上記各接地インダクタンスのうちの最小値の１.５倍以内であり、より好ましくは上記最大値が上記最小値の１.１倍以内であることをいう。
【００１５】
また、一実施形態の半導体装置では、上記第１の部分と第２の部分とを上記所定の方向に沿って交互に配置した。
【００１６】
この実施形態の半導体装置によれば、バイアホールが形成された第１の部分と、バイアホールが形成されていない第２の部分とを交互に配置したことで、バイアホールの個数の低減を図れる。したがって、半導体装置の総面積を縮小できる。
【００１７】
また、一実施形態の半導体装置は、上記半導体素子とこの半導体素子に最も近いバイアホールとの間の距離が、上記複数の半導体素子について略等しくなっている。
【００１８】
この実施形態の半導体装置によれば、上記複数の半導体素子について、上記バイアホールとの間の距離が略等しくなっているので、上記バイアホールとの間の距離が不均一である場合に比べて、半導体装置の総面積をさらに小さくできる。
【００１９】
また、一実施形態の半導体装置は、上記複数の半導体素子のＲＦ動作時の熱分布が略均一になるように、上記バイアホールを配置した。
【００２０】
この半導体装置によれば、各半導体素子の動作の均一化を図れる。したがって、この半導体装置によれば、一層高性能な電力増幅器を実現することが可能となる。
【００２１】
また、一実施形態の半導体装置は、上記所定の方向における中央部で隣り合う２つの半導体素子間の距離が、上記所定の方向における端部で隣り合う２つの半導体素子間の距離よりも長く、
かつ、上記中央部に形成されたバイアホールの面積が、上記端部に形成されたバイアホールの面積よりも大きい。
【００２２】
この実施形態の半導体装置によれば、特に大電力密度で動作する場合において、各半導体素子の温度を均一にすることができる。
【００２３】
また、一実施形態の半導体装置は、上記所定の方向における中央部でのバイアホール密度が上記所定の方向における端部でのバイアホール密度よりも高い。
【００２４】
この実施形態の半導体装置によれば、特に大電力密度で動作する場合において、各半導体素子の温度を均一にすることができる。
【００２５】
なお、ここで、バイアホール密度とは、半導体素子間の隙間のうちバイアホールを設けた箇所の割合のことをいう。
【発明の効果】
【００２６】
この発明の半導体装置によれば、全体としての接地インダクタンスを最適な値に設定でき、半導体装置の総面積を縮小できる。よって、一例として、より低コストで、低歪みな増幅器を得ることができる。したがって、ＲＦ大電力動作時のバックオフ量を低減できるため、高効率(低消費電力)の電力増幅器を低コストで実現できる。さらに、半導体素子の接地インダクタンスが略均一になるので、半導体装置における各半導体素子が均一に動作し、小信号利得を向上できる。
【発明を実施するための最良の形態】
【００２７】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２８】
(第１の実施の形態)
図１に、この発明の半導体装置の第１実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面を示し、図２に、この第１実施形態の要部の概略断面を示す。
【００２９】
図１に示すように、この第１実施形態のトランジスタ装置は、半導体基板１００の表面上に、所定の方向に並んで設けられた複数の半導体素子としての単位トランジスタ１０１を備える。この第１実施形態では、上記単位トランジスタ１０１をヘテロ接合バイポーラトランジスタ(ＨＢＴ)としたが、単位トランジスタ１０１としては、電界効果トランジスタ(ＦＥＴ)、高電子移動度トランジスタ(ＨＥＭＴ)等、他の増幅用素子を採用してもよい。
【００３０】
図１,図２に示すように、この第１実施形態では、隣り合う２つの単位トランジスタ１０１間の第１の部分１０３にバイアホール１０２が形成されている一方、隣り合う２つの単位トランジスタ１０１間の第２の部分１０４にバイアホール１０２が形成されていない。この第１の部分１０３と第２の部分１０４とは、上記所定の方向に向かって交互に存在している。
【００３１】
図１に示すように、この第１実施形態では、バイアホール１０２は、第１の部分１０３の略中央に配置されている。また、この第１実施形態では、各単位トランジスタ１０１は同じ形状,寸法とし、各バイアホール１０２は同じ形状,寸法とした。
【００３２】
図２に示すように、上記半導体基板１００の裏面には、金属層からなる裏面金属層２０１が設けられている。単位トランジスタ１０１のエミッタ電極２０２と裏面金属層２０１とは、各バイアホール１０２内の金属層および金属配線２０３を経由して、電気的に接続されている。
【００３３】
図２に示すように、各単位トランジスタ１０１は、コレクタ電極２０５、ベース電極２０４、エミッタ電極２０２が順に積層されている。各単位トランジスタ１０１は、各電極が、上記金属配線２０３によって電気的に並列接続されている。
【００３４】
また、この第１実施形態では、各単位トランジスタ１０１のエミッタインダクタンスがほぼ均一になるように、各バイアホール１０２が配置されている。さらに、この第１実施形態では、各バイアホール１０２は、各単位トランジスタ１０１のＲＦ動作時の熱分布がほぼ均一になるように配置されている。
【００３５】
すなわち、この第１実施形態は、上記第１の部分１０３では、隣り合う２つの単位トランジスタ１０１に対して、１つのバイアホール１０２が配置されており、上記第２の部分１０４では、隣り合う２つの単位トランジスタ１０１に対して、バイアホール１０２が配置されていない。
【００３６】
また、この第１実施形態では、各単位トランジスタ１０１と該単位トランジスタ１０１に最も近いバイアホール１０２との間の距離が全て等しくなるようにバイアホール１０２が配置されている。
【００３７】
なお、この実施形態では、バイアホール１０２を経由して、エミッタ電極２０２と裏面金属層２０１とが接続されているが、ベース電極２０４あるいはコレクタ電極２０５が裏面金属層２０１と接続されていてもよい。この場合、ベースインダクタンスあるいはコレクタインダクタンスが略均一になるように、バイアホール１０２が配置される。
【００３８】
また、例えば、単位トランジスタ１０１としてＦＥＴ(電界効果トランジスタ)を用いた場合、ソース電極、ゲート電極あるいはドレイン電極と裏面電極とがバイアホールを経由して接続される。この場合、ソースインダクタンス、ゲートインダクタンスあるいはドレインインダクタンスが略均一になるように、バイアホール１０２が配置される。
【００３９】
次に、この第１実施形態のマルチフィンガータイプのトランジスタ装置の作製方法について説明する。
【００４０】
まず、半絶縁性ＧａＡｓ基板１００上に、ｎ型ＧａＡｓコレクタコンタクト層、ｎ型ＧａＩｎＰエッチング停止層、ｎ型ＧａＡｓコレクタ層、ｐ型ＧａＡｓベース層、ｎ型ＧａＩｎＰ半導体保護層、ｎ型ＡｌＧａＡｓエミッタ層、ｎ型ＧａＡｓエミッタコンタクト層およびｎ型ＧａＩｎＡｓエミッタコンタクト層を順次、ＭＯＣＶＤ法によりエピタキシャル成長させる。 
ただし、上記半絶縁性ＧａＡｓ基板１００に替えて、Ｓｉ基板、ＩｎＰ基板、ＳｉＣ基板、サファイヤ基板等、他の基板を用いてもよい。また、上記コレクタ層、上記ベース層、上記エミッタ層の材質の組み合わせは、上記に限定されるものではない。すなわち、上記材質としては、Ｓｉ、ＳｉＧｅ、ＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＧａＰ、ＡｌＰ、ＩｎＰ、ＧａＮ、ＡｌＮ、ＩｎＮ、または、これらの混晶を適宜用いればよい。また、各層の半導体の導電型も適宜選択可能である。さらに、上記コレクタコンタクト層、上記エッチング停止層、上記エミッタコンタクト層、上記保護層およびバラスト抵抗層等を必要に応じて用いることができる。
【００４１】
次に、エミッタメサ、ベースメサおよびコレクタメサをフォトリソグラフィ法およびウェットエッチング法により順次形成する。続いて、エミッタ電極２０２、ベース電極２０４およびコレクタ電極２０５をフォトリソグラフィ法および蒸着・リフトオフ法を用いて順次形成する。こうして、各単位トランジスタ１０１が作製される。なお、この作製の際に、半導体表面および電極表面の一部が窒化シリコン等の無機絶縁膜で適宜被覆されていてもよい。
【００４２】
次いで、単位トランジスタ１０１が電気的に並列に接続されるように、単位トランジスタ１０１のベース電極２０４あるいはコレクタ電極２０５同士を、例えば、蒸着・リフトオフ法やメッキ法によって接続する。このとき、各単位トランジスタ１０１を接続する金属と半導体基板との間に、適宜、ポリイミド等の樹脂や窒化シリコン等の無機絶縁膜を形成してもよい。さらに、マルチフィンガータイプのＨＢＴを用いた集積回路を作製する場合には、上記ＨＢＴを作製するときに、抵抗、キャパシタ、インダクタおよびこれらを接続する金属配線を同時に形成することができる。
【００４３】
引き続いて、フォトリソグラフィ法によって、レジストマスクを形成した後、高真空状態で高密度プラズマが得られるドライエッチング装置、例えばＩＣＰ(Inductively Coupled Plasma)エッチング装置を用いて、上記バイアホール１０２を形成する。ここで、エッチングガスとしては、例えば、Ｃｌ２とＳｉＣｌ４の混合ガスを用いる。そして、メッキ法によって、バイアホール１０２内の金属層と各単位トランジスタ１０１のエミッタ電極２０２を接続するための金属配線２０３を同時に形成する。
【００４４】
その後、半絶縁性ＧａＡｓ基板１００の裏面を研削または研磨し、ＧａＡｓ基板１００を貫通するバイアホール１０２を形成する。引き続いて、メッキ法によりＧａＡｓ基板１００の裏面に裏面金属層２０１を形成する。これにより、マルチフィンガータイプのＨＢＴからなる単位トランジスタ１０１のエミッタ層と裏面金属層２０１がバイアホール１０２内に形成した金属層を介して接続される。その後、任意のチップサイズに分離し、実装基板へ接続して半導体装置を完成させる。 
次に、このマルチフィンガータイプのＨＢＴで構成した第１実施形態のトランジスタ装置の特性について説明する。
【００４５】
この第１実施形態では、一例として、単位トランジスタ１０１のエミッタサイズは、幅４μｍとし、長さ６０μｍとした。また、バイアホール１０２のサイズは、幅１５μｍとし、長さはエミッタ長さと同じ６０μｍとした。なお、バイアホール１０２の幅を１５μｍよりも小さくすると充分な深さが得られなかった。
【００４６】
８個の上記単位トランジスタ１０１、および４個の上記バイアホール１０２を用いて、この第１実施形態のマルチフィンガータイプのトランジスタ装置を構成したところ、このトランジスタ装置の最適なインダクタンスは、各単位トランジスタ１０１の接地インダクタンスが２５ｐＨのときであった。このとき、このマルチフィンガータイプのトランジスタ装置の総面積は、７２０００μｍ２であった。一方、先に、図１２に示した従来例のマルチフィンガータイプのトランジスタ装置を用いた場合、上記最適なインダクタンス値を有するときのマルチフィンガータイプのトランジスタ装置の総面積は、１３６０００μｍ２であった。したがって、この実施形態によれば、全体としての接地インダクタンスを最適な値に設定した場合のマルチフィンガータイプのトランジスタ装置の総面積を、縮小することができた。
【００４７】
次に、図３に、この第１実施形態のトランジスタ装置の振幅歪み(利得偏差)の特性を曲線Ｖ１で示す。なお、曲線Ｖ２は、図１２に示した従来例のトランジスタ装置の振幅歪み(利得偏差)の特性を示す。また、図４に、この第１実施形態のトランジスタ装置の位相偏差の特性を曲線Ｖ３で示し、曲線Ｖ４で上記従来例のトランジスタ装置の位相偏差の特性を示す。
【００４８】
図３および図４を参照すれば、この第１実施形態のトランジスタ装置によれば、振幅歪みおよび位相歪みがともに、従来例のマルチフィンガータイプのトランジスタ装置の振幅歪みおよび位相歪みよりも小さくなっていることがわかる。これは、本実施形態のマルチフィンガータイプのＨＢＴからなるトランジスタ装置では、エミッタインダクタンスを最適な値にできたからであると考えられる。
【００４９】
また、図５に、この第１実施形態における小信号利得特性を曲線Ｖ５で示し、図１３に示した参考例の小信号利得特性を曲線Ｖ６で示す。この第１実施形態によれば、上記参考例に比べて、小信号利得も向上している。これは、この実施形態のマルチフィンガータイプのＨＢＴからなるトランジスタ装置では、各単位トランジスタ１０１の接地インダクタンスが均一に２５ｐＨになるように、バイアホール１０２を配置したことによって、各単位トランジスタ１０１が均一に動作したからであると考えられる。
【００５０】
一方、上記参考例によるマルチフィンガータイプＨＢＴの場合には、バイアホール１３０２からの距離が短い単位トランジスタ１３０１ａの接地インダクタンスが２５ｐＨであるのに対し、バイアホール１３０２からの距離が長い単位トランジスタ１３０１ｂおよび１３０１ｃの接地インダクタンスは４０ｐＨであった。このように、上記参考例では、個々の単位トランジスタの接地インダクタンスの値が異なるために、各単位トランジスタ１３０１ａ〜１３０１ｃが均一に動作しなかったからであると考えられる。
【００５１】
実験結果によれば、単位トランジスタの接地インダクタンスの最大値が、単位トランジスタの接地インダクタンスの最小値の１.５倍以内であると、マルチフィンガータイプのトランジスタ装置が均一に動作することによって、小信号利得の向上が顕著になる。さらに、上記単位トランジスタの接地インダクタンスの最大値が最小値の１.１倍以内であれば、より好ましい。
【００５２】
また、図６に、マルチフィンガータイプのＨＢＴで構成された第１実施形態のトランジスタ装置のＲＦ動作時における熱分布を特性Ｖ７で示す。併せて、図６には、マルチフィンガータイプのＨＢＴで構成された上記参考例のＲＦ動作時における熱分布を特性Ｖ８で示す。なお、図６において、横軸の数字は、単位トランジスタの所定の方向への配列順番を示している。
【００５３】
図６に示す特性Ｖ７と特性Ｖ８とを比較すれば、この第１実施形態のトランジスタ装置では、ＲＦ(高周波)動作時における熱分布が、上記参考例のトランジスタ装置(マルチフィンガーＨＢＴ)のＲＦ動作時における熱分布よりも均一になっていることが分かる。この第１実施形態では、各単位トランジスタ１０１の熱分布がほぼ均一になるようバイアホール１０２を配置したのである。
【００５４】
(第２の実施の形態)
次に、図７に、この発明の半導体装置の第２実施形態としてのマルチフィンガータイプのトランジスタ装置の要部の概略上面を示す。
【００５５】
この第２実施形態は、半導体素子としての単位トランジスタ７０１ａ,７０１ｂおよびバイアホール７０２の配置の仕方が前述の第１実施形態と異なっている。この他の点では、この第２実施形態は、前述の第１実施形態と同様の構成であり、前述の第１実施形態と同様の製造方法で作製されている。
【００５６】
この第２実施形態は、第１部分Ｐ１にバイアホール７０２が形成されている。また、第２部分Ｐ２にはバイアホールが形成されていない。
【００５７】
図７に示すように、この第２実施形態では、配列方向の両側にバイアホール７０２が配置された単位トランジスタ７０１ａと、配列方向の片側だけにバイアホール７０２が配置された単位トランジスタ７０１ｂとを有する。
【００５８】
すなわち、この第２実施形態では、図７において、配列方向の端から２番目に配置された単位トランジスタ７０１ｂと３番目に配置された単位トランジスタ７０１ｂとの間の部分には、バイアホール７０２が形成されていない。この部分が第２部分Ｐ２である。また、図７において、符号Ｐ１は第１部分を示す。
【００５９】
また、この第２実施形態では、上記配列方向の両端の部分において隣り合う２つの単位トランジスタ７０１ｂの略中央にバイアホール７０２が形成されている。また、この第２実施形態では、中央部分で隣り合う２つの単位トランジスタ７０１ｂと７０１ａとの間には、それぞれ、バイアホール７０２が形成されている。この中央部分に形成された２つのバイアホール７０２は、それぞれ、単位トランジスタ７０１ａよりも単位トランジスタ７０１ｂ側に片寄って配置されている。
【００６０】
すなわち、両側にバイアホール７０２が存在する単位トランジスタ７０１ａとバイアホール７０２との間の距離７０３が、片側のみにバイアホール７０２が存在する単位トランジスタ７０１ｂとバイアホール７０２との間の距離７０４よりも長くなるように、各バイアホール７０２を配置している。これにより、各単位トランジスタ７０１ａ,７０１ｂのエミッタインダクタンスを略均一にすることができる。
【００６１】
さらに、この実施形態では、両側にバイアホール７０２が存在する単位トランジスタ７０１ａと片側のみにバイアホール７０２が存在する単位トランジスタ７０１ｂとの間の距離７０５を、片側のみにバイアホール７０２が存在する単位トランジスタ７０１ｂ同士との間の距離７０６よりも長くした。これにより、両側にバイアホール７０２が存在する単位トランジスタ７０１ａと片側のみにバイアホール７０２が存在する単位トランジスタ７０１ｂとを含む複数の単位トランジスタ７０１ａ,７０１ｂを備えるマルチフィンガータイプのトランジスタ装置を均一に動作させることができる。
【００６２】
また、前述の第１実施形態と同様に、この第２実施形態のマルチフィンガータイプのトランジスタ装置においても、トランジスタ装置の総面積を小さくすることができた。また、この第２実施形態においても、ＲＦ動作時のマルチフィンガータイプのトランジスタ装置の熱分布を均一にすることもできた。さらに、この第２実施形態においても、歪みを小さく保持しながら、小信号利得を向上できた。この効果は、各単位トランジスタのエミッタインダクタンスおよびＲＦ動作時の熱分布が均一になったことにより、マルチフィンガータイプのトランジスタ装置が均一に動作したことに起因すると考えられる。
【００６３】
(第３の実施の形態)
次に、図８に、この発明の半導体装置の第３実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面図を示す。
【００６４】
この第３実施形態は、半導体素子である単位トランジスタとバイアホールの配置の仕方、およびバイアホールの大きさだけが前述の第１実施形態と異なっている。この他の点は、この第３実施形態は、前述の第１実施形態と同様の構成であり、前述の第１実施形態と同様の製造方法でもって作製されている。
【００６５】
この第３実施形態では、第１部分Ｑ１にはバイアホール８０２ａまたは８０２ｂが形成されている。また、第２部分Ｑ２にはバイアホールが形成されていない。つまり、図８において、配列方向の端から２番目に配置された単位トランジスタ８０１ｂと３番目に配置された単位トランジスタ８０１ｂとの間には、バイアホールが形成されていない。
【００６６】
図８に示すように、この第３実施形態は、配列方向の両側にバイアホール８０２ａが存在する単位トランジスタ８０１ａと、片側のみにバイアホール８０２ａ(または８０２ｂ)が存在する単位トランジスタ８０１ｂとを有する。そして、両側にバイアホール８０２ａが存在する単位トランジスタ８０１ａとバイアホール８０２ａとの間の距離８０５が、片側のみにバイアホール８０２ａ(または８０２ｂ)が存在する単位トランジスタ８０１ｂとバイアホール８０２ａ(または８０２ｂ)との間の距離８０４よりも長くなるように、バイアホール８０２ａおよび８０２ｂを配置している。これにより、各単位トランジスタ８０１ａ,８０１ｂのエミッタインダクタンスをほぼ均一にすることができる。
【００６７】
さらに、この第３実施形態では、単位トランジスタ８０１ａとの間の距離８０５が長いバイアホール８０２ａの面積を、単位トランジスタ８０１ｂとの間の距離８０４が短いバイアホール８０１ｂの面積よりも小さくした。これにより、各単位トランジスタ８０１ａ,８０１ｂ間の距離８０３を等しくでき、単位トランジスタ８０１ａと単位トランジスタ８０１ｂとの間の距離８０３を、単位トランジスタ８０１ｂ間の距離８０３よりも長くする必要が無くなる。これにより、この第３実施形態によれば、マルチフィンガータイプのトランジスタ装置の総面積をさらに小さくすることができる。
【００６８】
したがって、この第３実施形態においても、マルチフィンガータイプのトランジスタ装置の総面積を小さくすることができた。また、この第３実施形態によれば、ＲＦ動作時の熱分布を均一にすることもできた。さらに、歪みを小さく保持しながら、小信号利得を向上できた。この効果は、各単位トランジスタ８０１ａ,８０１ｂのエミッタインダクタンスおよびＲＦ動作時の熱分布が均一になったことにより、マルチフィンガータイプのトランジスタ装置が均一に動作したことに起因すると考えられる。
【００６９】
(第４の実施の形態)
次に、図９に、この発明の半導体装置の第４実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面を示す。
【００７０】
この第４実施形態は、半導体素子としての単位トランジスタ９０１とバイアホール９０２,９０３の配置の仕方およびバイアホール９０２,９０３のサイズが第１実施形態と異なっている。この他の点は、この第４実施形態は、前述の第１実施形態と同様の構成であり、前述の第１実施形態と同様の製造方法で作製されている。
【００７１】
この第４実施形態は、第１部分Ｒ１にバイアホール９０２または９０３が形成されている。また、第２部分Ｒ２にはバイアホールが形成されていない。
【００７２】
図９に示すように、この第４実施形態では、バイアホール９０２は、端部Ｃにおける端側で隣り合う２つの単位トランジスタ９０１の間に配置され、端部Ｃにおける中央側で隣り合う２つの単位トランジスタ９０１間には配置されていない。また、中央部Ａで隣り合う２つの単位トランジスタ９０１の間には、バイアホールは配置されていない。
【００７３】
また、この第４実施形態では、複数の単位トランジスタ９０１の配列方向における中央部Ａで隣り合う２つの単位トランジスタ９０１間の距離９０７は、上記中央部Ａよりも端部Ｃ側の中間部Ｂで隣り合う２つの単位トランジスタ９０１間の距離９０６よりも長い。また、上記距離９０６は、端部Ｃで隣り合う２つの単位トランジスタ９０１間の距離９０５よりも長い。また、上記中間部Ｂに配置されたバイアホール９０３の面積は、上記端部Ｃに配置されたバイアホール９０２の面積よりも大きい。
【００７４】
つまり、この第４実施形態では、端部から中央部に向かって、単位トランジスタ９０１間の距離が長くなっていて、この単位トランジスタ９０１間の距離が長くなるにしたがって、単位トランジスタ９０１間に設けたバイアホール９０２,９０３の面積が大きくなっている。この構成によって、大電力密度で動作する場合においても、各単位トランジスタ９０１の温度を略均一にすることができた。
【００７５】
また、この第４実施形態においても、従来に比べて、マルチフィンガータイプのトランジスタ装置の総面積を小さくすることができた。また、ＲＦ動作時の単位トランジスタの熱分布を均一にすることもできた。さらに、歪みを小さく保持しながら、小信号利得を向上できた。この効果は、各単位トランジスタのエミッタインダクタンスおよびＲＦ動作時の熱分布が均一になったため、マルチフィンガータイプのトランジスタ装置が均一に動作したことによると考えられる。
【００７６】
(第５の実施の形態)
次に、図１０に、この発明の半導体装置の第５実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面を示す。
【００７７】
この第５実施形態は、半導体素子としての単位トランジスタ、およびバイアホールの配置の仕方が、前述の第１実施形態と異なっている。その他の点では、この第５実施形態は、前述の第１実施形態と同様の構成であり、前述の第１実施形態と同様の製造方法でもって、作製される。
【００７８】
この第５実施形態では、第１部分Ｓ１にはバイアホール１００２が形成されており、第２部分Ｓ２にはバイアホールが形成されていない。
【００７９】
この第５実施形態では、図１０に示すように、半導体素子としての各単位トランジスタ１００１の形状と大きさは同じであり、各バイアホール１００２の形状と大きさは同じである。また、バイアホール１００２は、端部Ｆにおける端側で隣り合う２つの単位トランジスタ１００１の間に配置され、端部Ｆにおける中央側で隣り合う２つの単位トランジスタ１００１間には配置されていない。また、中央部Ｅで隣り合う２つの単位トランジスタ１００１の間には、バイアホール１００２が配置されている。
【００８０】
すなわち、この第５実施形態では、図１０に示すように、マルチフィンガータイプのトランジスタ装置の中央部Ｅでは、端部Ｆに比べて、バイアホール密度が高くなっている。さらに、端部Ｆから中央部Ｅに向かって、バイアホール密度が増加するにつれて、単位トランジスタ１００１とバイアホール１００２との間の距離が距離１００６から距離１００８へと長くなっている。また、端部Ｆから中央部Ｅに向かって、バイアホール密度が増加するにつれて、単位トランジスタ１００１間の距離が、距離１００５から距離１００７さらには距離１００９へと長くなっている。これにより、この第５実施形態では、大電力密度で動作する場合においても、各単位トランジスタ１００１の温度を均一にすることができる。
【００８１】
また、この第５実施形態においても、マルチフィンガータイプのトランジスタ装置の総面積を小さくすることができた。また、ＲＦ動作時の各単位トランジスタの熱分布を均一にすることもできた。さらに、歪みを小さく保持しながら、小信号利得を向上できた。この効果は、各単位トランジスタ１００１のエミッタインダクタンスおよびＲＦ動作時の熱分布が均一になったため、各単位トランジスタ１００１が均一に動作したことによると考えられる。
【００８２】
(第６の実施の形態)
次に、図１１に、この発明の半導体装置の第６実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面を示す。
【００８３】
この第６実施形態は、各バイアホールの配置の仕方と、各バイアホールの大きさが、前述の第１実施形態と異なっている。そのほかの点は、この第６実施形態は、第１実施形態と同様の構成であり、第１実施形態と同様の製造方法で作製される。
【００８４】
この第６実施形態では、第１部分Ｔ１にはバイアホール１００２ａまたは１００２ｂが形成されており、第２部分Ｔ２にはバイアホールが形成されていない。
【００８５】
この第６実施形態では、図１１に示すように、半導体素子としての各単位トランジスタ１１０１の形状と大きさは同じである。また、バイアホール１１０２ｂは、端部Ｈにおける端側で隣り合う２つの単位トランジスタ１１０１の間に配置され、端部Ｈにおける中央側で隣り合う２つの単位トランジスタ１１０１間には配置されていない。また、中央部Ｇで隣り合う２つの単位トランジスタ１１０１の間には、それぞれ、バイアホール１１０２ａが配置されている。また、上記バイアホール１１０２ａの面積は、上記バイアホール１１０２ｂの面積よりも小さい。
【００８６】
すなわち、この第６実施形態では、図１１に示すように、中央部Ｇのバイアホール密度が端部Ｈのバイアホール密度よりも高くなっている。さらに、端部Ｈから中央部Ｇに向かって、バイアホール密度が増加するにつれて、単位トランジスタ１１０１とバイアホール間の距離が距離１１０５から距離１１０６へと長くなっている。また、端部Ｈにおけるバイアホール１１０２ｂの面積よりも、中央部Ｇにおけるバイアホール１１０２ａの面積が小さくなっている。
【００８７】
このような構成によって、単位トランジスタ１１０１間の距離１１０７を一定にしており、この距離１１０７を端部Ｈから中央部Ｇに向かって、長くする必要が無くなるので、マルチフィンガータイプのトランジスタ装置の総面積をさらに小さくすることができる。
【００８８】
そして、この第６実施形態では、従来に比べて、マルチフィンガータイプのトランジスタ装置の総面積を小さくすることができた。また、この第６実施形態では、ＲＦ動作時のマルチフィンガータイプのトランジスタ装置の熱分布を均一にすることもできた。さらに、この第６実施形態では、歪みを小さく保持しながら、小信号利得を向上できた。この効果は、各単位トランジスタのエミッタインダクタンスおよびＲＦ動作時の熱分布が均一になったことによって、各単位トランジスタが均一に動作したことによると考えられる。
【００８９】
尚、上記第１〜第６実施形態では、半導体素子を、ＨＢＴ,ＦＥＴ,ＨＥＭＴ等の増幅用素子としたが、増幅用以外の他の半導体素子であってもよい。
【図面の簡単な説明】
【００９０】
【図１】この発明の半導体装置の第１実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面図である。
【図２】上記第１実施形態の要部の概略断面図である。
【図３】上記第１実施形態のトランジスタ装置の振幅歪み(利得偏差)と従来例のトランジスタ装置の振幅歪みを示す特性図である。
【図４】上記第１実施形態の位相歪み(位相偏差)と従来例の位相歪みとを示す特性図である。
【図５】上記第１実施形態と参考例の小信号利得を示す特性図である。
【図６】上記第１実施形態と参考例のＲＦ(高周波)動作時における熱分布を示す特性図である。
【図７】この発明の半導体装置の第２実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面図である。
【図８】この発明の半導体装置の第３実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面図である。
【図９】この発明の半導体装置の第４実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面図である。
【図１０】この発明の第５実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面図である。
【図１１】この発明の第６実施形態のマルチフィンガータイプのトランジスタ装置の要部の概略上面図である。
【図１２】従来例のマルチフィンガータイプのトランジスタ装置の要部の概略上面図である。
【図１３】参考例のマルチフィンガータイプのトランジスタ装置の要部の概略上面図である。
【符号の説明】
【００９１】
１００  半絶縁性ＧａＡｓ基板
１０１，７０１ａ,７０１ｂ,８０１ａ,８０１ｂ,９０１,１００１,１１０１  単位トランジスタ
１０２,７０２ａ,７０２ｂ,８０２ａ,８０２ｂ,９０２,９０３,１００２,１１０２ａ,１１０２ｂ  バイアホール
１０３,Ｐ１,Ｑ１,Ｒ１,Ｓ１  第１の部分
１０４,Ｐ２,Ｑ２,Ｒ２,Ｓ２  第２の部分
２０１  裏面金属層
２０２  エミッタ電極
２０３  金属配線
２０４  ベース電極
２０５  コレクタ電極
【図１】
2005353936.tif 000003
【図２】
2005353936.tif 000004
【図３】
2005353936.tif 000005
【図４】
2005353936.tif 000006
【図５】
2005353936.tif 000007
【図６】
2005353936.tif 000008
【図７】
2005353936.tif 000009
【図８】
2005353936.tif 000010
【図９】
2005353936.tif 000011
【図１０】
2005353936.tif 000012
【図１１】
2005353936.tif 000013
【図１２】
2005353936.tif 000014
【図１３】
2005353936.tif 000015