(57)【要約】【課題】ブートストラップコンデンサの両端間電圧が低下したときの誤動作の発生を防止することができる駆動回路を提供する。【解決手段】駆動制御回路２の出力電圧が、スイッチング素子ＦＥＴ１のスレッショルド電圧とツェナーダイオードＺＤ１のツェナー電圧の和Ｖｔ以上の値を有する場合には、スイッチング素子ＦＥＴ１が導通状態となり、駆動制御回路２から出力された駆動信号が高圧側ドライブ回路１に伝達され、高圧側ドライブ回路１によって上アームの主回路素子Ｑ１がターンオンする。ブートストラップコンデンサＣ１が放電してその両端間電圧が低下し、駆動制御回路２の出力電圧がスイッチング素子ＦＥＴ１のスレッショルド電圧とツェナーダイオードＺＤ１のツェナー電圧の和Ｖｔ未満にまで低下すると、スイッチング素子ＦＥＴ１が遮断状態となり、駆動制御回路２から出力された駆動信号が高圧側ドライブ回路１に伝達されなくなる。【選択図】図１
2005168234.tif 000002
【特許請求の範囲】
【請求項１】
ブートストラップコンデンサの蓄積電荷を電源として作動する駆動制御回路から出力された駆動信号によりドライブ回路を駆動し、このドライブ回路により主回路素子をオン／オフ制御する駆動回路において、
駆動制御回路とドライブ回路との間に接続されると共に駆動制御回路の出力電圧により駆動され、駆動制御回路の出力電圧が設定値以上のときには導通状態となり、設定値より低いときには遮断状態となるスイッチ回路を備えたことを特徴とする駆動回路。
【請求項２】
前記スイッチ回路は、駆動制御回路とドライブ回路との間に接続されたスイッチング素子と、前記スイッチング素子の制御端子とブートストラップコンデンサの負電極との間に接続されたツェナーダイオードとを有する請求項１に記載の駆動回路。
【請求項３】
前記スイッチ回路は、駆動制御回路の出力端子とブートストラップコンデンサの負電極との間に直列に接続された一対の分圧抵抗と、駆動制御回路とドライブ回路との間に接続されると共にその制御端子が前記分圧抵抗の接続点に接続されたスイッチング素子とを有する請求項１に記載の駆動回路。
【請求項４】
前記スイッチ回路は、駆動制御回路とドライブ回路との間に接続されたスイッチング素子と、前記スイッチング素子の制御端子とブートストラップコンデンサの負電極との間に接続されたトランジスタと、駆動制御回路の出力端子と前記トランジスタの制御端子との間に接続された抵抗とを有する請求項１に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、駆動回路に係り、特にブートストラップ方式の駆動回路に関するものである。
【背景技術】
【０００２】
一般に、インバータ等においては、２つの主回路素子をアーム接続し、上アームの主回路素子と下アームの主回路素子を交互にオン／オフ制御して使用している。このような主回路素子を駆動する回路として、コストや体格等の観点から、例えば特許文献１に記載されているようなブートストラップ方式の駆動回路が多く採用されている。
【０００３】
【特許文献１】特開２００３−７９１３１号公報
【０００４】
この種の駆動回路の構成を図４に示す。高圧電源Ｅとグランドとの間に２つのＭＯＳＦＥＴからなる主回路素子Ｑ１及びＱ２が直列に接続されている。上アームの主回路素子Ｑ１のゲートに高圧側ドライブ回路１を介して駆動制御回路２が接続されている。１５ｖの制御電源にダイオードＤ１を介して接続された電源ラインＬ１と主回路素子Ｑ１のソース端子が接続される基準ラインＬ０との間にブートストラップコンデンサＣ１が接続されている。また、下アームの主回路素子Ｑ２のゲートには低圧側ドライブ回路３が接続されている。
【０００５】
低圧側ドライブ回路３は例えば１５ｖの制御電源からの電源供給を受け、外部からの入力信号に基づいて下アームの主回路素子Ｑ２をオン／オフ制御する。主回路素子Ｑ２のオン時には、制御電源によりブートストラップコンデンサＣ１に充電がなされる。そして、下アームの主回路素子Ｑ２がオフすると、ブートストラップコンデンサＣ１に蓄積された電荷を電源として駆動制御回路２が作動し、外部からの入力信号に基づいて高圧側ドライブ回路１に駆動信号を出力し、高圧側ドライブ回路１によって上アームの主回路素子Ｑ１がターンオンする。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ここで、ブートストラップコンデンサＣ１が放電してその両端間電圧が低下すると、上アームの主回路素子Ｑ１のオン／オフ制御が困難となるため、駆動制御回路２に内蔵されている検出回路によりブートストラップコンデンサＣ１の両端間電圧を検出し、この検出値が所定値以下になると高圧側ドライブ回路１に駆動信号を出力しないように駆動制御回路２が設定されていた。
しかしながら、ブートストラップコンデンサＣ１の両端間電圧がさらに低くなると、駆動制御回路２自体の動作が不定状態となり、このため駆動制御回路２から誤って高圧側ドライブ回路１に駆動信号が出力されてしまう虞があった。その結果、主回路素子Ｑ１が誤オンしてアーム短絡により回路が破損する虞も生じてしまう。
【０００７】
この発明は、このような従来の問題点を解消するためになされたもので、ブートストラップコンデンサの両端間電圧が低下したときの誤動作の発生を防止することができる駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る駆動回路は、ブートストラップコンデンサの蓄積電荷を電源として作動する駆動制御回路から出力された駆動信号によりドライブ回路を駆動し、このドライブ回路により主回路素子をオン／オフ制御する駆動回路において、駆動制御回路とドライブ回路との間に接続されると共に駆動制御回路の出力電圧により駆動され、駆動制御回路の出力電圧が設定値以上のときには導通状態となり、設定値より低いときには遮断状態となるスイッチ回路を備えたものである。
駆動制御回路はブートストラップコンデンサの蓄積電荷を電源として作動するため、駆動制御回路の出力電圧はブートストラップコンデンサの両端間電圧を超えることはない。そこで、駆動制御回路の出力電圧を監視し、駆動制御回路の出力電圧が設定値より低いときにスイッチ回路が遮断状態となるように構成することにより、ブートストラップコンデンサの両端間電圧が低下したときに駆動制御回路からドライブ回路に駆動信号が出力されることが防止され、誤動作が未然に回避される。
【０００９】
なお、スイッチ回路は、駆動制御回路とドライブ回路との間に接続されたスイッチング素子と、このスイッチング素子の制御端子とブートストラップコンデンサの負電極との間に接続されたツェナーダイオードとから構成することができる。
あるいは、スイッチ回路は、駆動制御回路の出力端子とブートストラップコンデンサの負電極との間に直列に接続された一対の分圧抵抗と、駆動制御回路とドライブ回路との間に接続されると共にその制御端子が分圧抵抗の接続点に接続されたスイッチング素子とから構成することもできる。
さらに、スイッチ回路は、駆動制御回路とドライブ回路との間に接続されたスイッチング素子と、このスイッチング素子の制御端子とブートストラップコンデンサの負電極との間に接続されたトランジスタと、駆動制御回路の出力端子とトランジスタの制御端子との間に接続された抵抗とから構成してもよい。
【発明の効果】
【００１０】
この発明によれば、駆動制御回路の出力電圧により駆動されるスイッチ回路を駆動制御回路とドライブ回路との間に接続し、駆動制御回路の出力電圧が設定値より低いときにスイッチ回路を遮断状態となるように構成したので、ブートストラップコンデンサの両端間電圧が低下したときに駆動制御回路からドライブ回路に駆動信号が出力されることを防止することができ、誤動作の発生が回避される。
【発明を実施するための最良の形態】
【００１１】
以下、この発明の実施の形態を添付図面に基づいて説明する。
図１に実施の形態に係る駆動回路の構成を示す。この駆動回路は、図４に示した従来の回路において、高圧側ドライブ回路１と駆動制御回路２との間にｐチャネルＭＯＳＦＥＴからなるスイッチング素子ＦＥＴ１を接続すると共に、このスイッチング素子ＦＥＴ１のゲート端子とブートストラップコンデンサＣ１の負電極との間にツェナーダイオードＺＤ１を接続したものである。
【００１２】
すなわち、高圧電源Ｅとグランドとの間に２つのＭＯＳＦＥＴからなる主回路素子Ｑ１及びＱ２が直列に接続され、上アームの主回路素子Ｑ１のゲートに高圧側ドライブ回路１が接続されている。さらに、高圧側ドライブ回路１にスイッチング素子ＦＥＴ１を介して駆動制御回路２が接続されている。１５ｖの制御電源にダイオードＤ１を介して接続された電源ラインＬ１と主回路素子Ｑ１のソース端子が接続される基準ラインＬ０との間にブートストラップコンデンサＣ１が接続され、スイッチング素子ＦＥＴ１のゲート端子と基準ラインＬ０すなわちブートストラップコンデンサＣ１の負電極との間にツェナーダイオードＺＤ１が接続されている。そして、スイッチング素子ＦＥＴ１とツェナーダイオードＺＤ１によりこの発明のスイッチ回路が形成されている。
また、下アームの主回路素子Ｑ２のゲートには低圧側ドライブ回路３が接続されている。
【００１３】
次に、この実施の形態の動作について説明する。まず、低圧側ドライブ回路３は１５ｖの制御電源からの電源供給を受け、外部からの入力信号に基づいて下アームの主回路素子Ｑ２をオン／オフ制御する。主回路素子Ｑ２のオン時には、制御電源によりブートストラップコンデンサＣ１に充電がなされる。そして、下アームの主回路素子Ｑ２がオフすると、ブートストラップコンデンサＣ１に蓄積された電荷を電源として駆動制御回路２が作動し、外部からの入力信号に基づいて駆動信号を出力する。
【００１４】
このとき、駆動制御回路２の出力電圧が、スイッチング素子ＦＥＴ１のスレッショルド電圧とツェナーダイオードＺＤ１のツェナー電圧の和Ｖｔ以上の値を有する場合には、ツェナーダイオードＺＤ１のツェナー効果によってスイッチング素子ＦＥＴ１のゲート端子が基準ラインＬ０に接続されてスイッチング素子ＦＥＴ１が導通状態となる。従って、駆動制御回路２から出力された駆動信号が高圧側ドライブ回路１に伝達され、高圧側ドライブ回路１によって上アームの主回路素子Ｑ１がターンオンする。
【００１５】
ここで、ブートストラップコンデンサＣ１が放電してその両端間電圧が低下し、その結果、駆動制御回路２の出力電圧が低下してスイッチング素子ＦＥＴ１のスレッショルド電圧とツェナーダイオードＺＤ１のツェナー電圧の和Ｖｔ未満の値になると、スイッチング素子ＦＥＴ１が遮断状態となり、駆動制御回路２から出力された駆動信号が高圧側ドライブ回路１に伝達されることはなくなる。従って、高圧側ドライブ回路１により上アームの主回路素子Ｑ１が誤ってターンオンする虞はない。その結果、主回路素子Ｑ１が誤オンしてアーム短絡により回路が破損するような事態が未然に回避される。
【００１６】
このように、駆動制御回路２の出力電圧に基づいてスイッチング素子ＦＥＴ１の導通／遮断状態が決定されるが、駆動制御回路２はブートストラップコンデンサＣ１の蓄積電荷を電源として作動するため、駆動制御回路２の出力電圧はブートストラップコンデンサＣ１の両端間電圧を超えることはない。従って、ブートストラップコンデンサＣ１の両端間電圧がスイッチング素子ＦＥＴ１のスレッショルド電圧とツェナーダイオードＺＤ１のツェナー電圧の和Ｖｔ以上でなければ駆動制御回路２からの駆動信号を高圧側ドライブ回路１に伝えることができず、ブートストラップコンデンサＣ１の両端間電圧が低下したときの誤動作の発生を防止することが可能となる。
【００１７】
なお、通常時、駆動制御回路２は外部からの入力信号に基づいてハイレベル及びローレベルの駆動信号を交互に出力するため、ブートストラップコンデンサＣ１の両端間電圧が充分に高い場合でも、駆動制御回路２からの駆動信号がローレベルすなわち主回路素子Ｑ１をオフさせる信号を出力したときにはツェナーダイオードＺＤ１の存在によりスイッチング素子ＦＥＴ１は遮断状態となる。ただし、スイッチング素子ＦＥＴ１のドレインとソースとの間にダイオードが接続されているので、高圧側ドライブ回路１の入力の電圧を速やかに下げることができる。このダイオードとしては、スイッチング素子ＦＥＴ１の寄生ダイオードを利用することもできる。
【００１８】
なお、ブートストラップコンデンサＣ１の両端間電圧がスイッチング素子ＦＥＴ１のスレッショルド電圧とツェナーダイオードＺＤ１のツェナー電圧の和Ｖｔ以上のときに駆動制御回路２が不定状態となることなく安定した動作を行うことができるように、スイッチング素子ＦＥＴ１のスレッショルド電圧及びツェナーダイオードＺＤ１のツェナー電圧を予め設定する必要がある。
【００１９】
ツェナーダイオードＺＤ１の代わりに、図２に示されるように、駆動制御回路２の出力端子と基準ラインＬ０との間に一対の分圧抵抗Ｒ２及びＲ３を直列に接続し、これら分圧抵抗Ｒ２及びＲ３の接続点をスイッチング素子ＦＥＴ１のゲート端子に接続しても、同様の効果が得られる。この場合、駆動制御回路２の出力電圧が、分圧抵抗Ｒ２及びＲ３により分圧された電圧値とスイッチング素子ＦＥＴ１のスレッショルド電圧との和未満にまで低下すると、スイッチング素子ＦＥＴ１が遮断状態となり、駆動制御回路２から出力された駆動信号は高圧側ドライブ回路１に伝えられなくなる。従って、高圧側ドライブ回路１により上アームの主回路素子Ｑ１が誤オンすることが防止される。
【００２０】
また、図３に示されるように、スイッチング素子ＦＥＴ１のゲート端子と基準ラインＬ０との間にトランジスタＴＲ１を接続し、このトランジスタＴＲ１の制御端子と駆動制御回路２の出力端子との間に抵抗Ｒ４を接続しても、同様の効果が得られる。駆動制御回路２の出力電圧が所定値未満の場合に、トランジスタＴＲ１がオフ状態となり、スイッチング素子ＦＥＴ１が遮断状態となって駆動制御回路２から出力された駆動信号が高圧側ドライブ回路１に伝えられなくなる。従って、高圧側ドライブ回路１により上アームの主回路素子Ｑ１が誤オンすることが防止される。トランジスタＴＲ１は、バイポーラトランジスタに限定されるものではなく、例えばＭＯＳＦＥＴ等を用いてもよい。
【００２１】
なお、この発明は、インバータを構成する主回路素子をオン／オフ制御する駆動回路に限らず、ブートストラップコンデンサを電源として回路素子をオン／オフする各種の回路に適用することができる。
【図面の簡単な説明】
【００２２】
【図１】この発明の実施の形態に係る駆動回路の構成を示す図である。
【図２】他の実施の形態に係る駆動回路のスイッチ回路を示す図である。
【図３】さらに他の実施の形態に係る駆動回路のスイッチ回路を示す図である。
【図４】従来の駆動回路の構成を示す図である。
【符号の説明】
【００２３】
１  高圧側ドライブ回路、２  駆動制御回路、３  低圧側ドライブ回路、Ｅ  高圧電源、Ｑ１，Ｑ２  主回路素子、ＦＥＴ１  スイッチング素子、ＺＤ１  ツェナーダイオード、Ｃ１  ブートストラップコンデンサ、Ｒ２，Ｒ３  分圧抵抗、Ｒ４  抵抗、ＴＲ１  トランジスタ、Ｌ０  基準ライン、Ｌ１  電源ライン。
【図１】
2005168234.tif 000003
【図２】
2005168234.tif 000004
【図３】
2005168234.tif 000005
【図４】
2005168234.tif 000006