(57)【要約】【課題】配線間寄生容量の増大を招くことなく低誘電率膜の表面を保護し、その膜特性を安定的に発揮させる。配線材料の埋込不良を防止し、配線抵抗やＲＣ時定数のばらつきを抑制する技術を提供する。【解決手段】配線間絶縁膜であるラダーオキサイド膜１１２中に上部銅配線１２２が埋設された配線構造とする。ラダーオキサイド膜１１２と上部銅配線１２２の上面は同一レベルにあって同一平面をなしている。ラダーオキサイド膜１１２の上面近傍および上部銅配線１２２の側面部には、ラダーオキサイド膜１１２の改質層１２０が形成されている。【選択図】  図４
2005019585.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
該半導体基板上に形成され、シリコン、酸素および水素を必須成分とする絶縁材料からなる絶縁膜と、
前記絶縁膜中に埋設された金属配線とを有し、
前記絶縁膜の上面と前記金属配線の上面とが同一平面をなし、
前記絶縁膜の上面近傍に、前記絶縁膜の改質層が形成されたことを特徴とする半導体装置。
【請求項２】
半導体基板と、
該半導体基板上に形成され、シリコン、酸素および水素を必須成分とする絶縁材料からなる絶縁膜と、
前記絶縁膜中に埋設された金属配線とを有し、
前記金属配線の側面に前記絶縁膜の改質部が設けられたことを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記絶縁膜の上面と前記金属配線の上面とが同一平面をなし、
前記絶縁膜の上面近傍に、前記絶縁膜の改質層が形成されたことを特徴とする半導体装置。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置において、前記絶縁膜は比誘電率３以下の低誘電率膜であって、該低誘電率膜の上面近傍に前記改質層が形成されたことを特徴とする半導体装置。
【請求項５】
請求項１乃至４いずれかに記載の半導体装置において、前記低誘電率膜は、ラダーオキサイド膜であることを特徴とする半導体装置。
【請求項６】
半導体基板の上部に、エッチング阻止膜、絶縁膜および犠牲膜をこの順で形成する工程と、
前記犠牲膜および絶縁膜を、順次、選択的にエッチングして凹部を形成し、前記エッチング阻止膜を露出させる工程と、
前記凹部内に露出した前記エッチング阻止膜と、前記凹部の外部にある前記犠牲膜とを同時にエッチングして除去するとともに、前記犠牲膜が除去されて露出した前記絶縁膜表面を改質し、改質層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項７】
半導体基板の上部に、エッチング阻止膜、絶縁膜および犠牲膜をこの順で形成する工程と、
前記犠牲膜上に、開口部を有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして、前記犠牲膜および絶縁膜を、順次、選択的にエッチングして凹部を形成し、前記エッチング阻止膜を露出させる工程と、
前記凹部内に露出した前記エッチング阻止膜と、前記凹部の外部にある前記犠牲膜とを同時にエッチングして除去するとともに、前記犠牲膜が除去されて露出した前記絶縁膜表面を改質し、改質層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項８】
請求項６または７に記載の半導体装置の製造方法において、前記エッチング阻止膜と前記犠牲膜とをプラズマに曝して同時にエッチングし、前記プラズマの作用により前記絶縁膜表面を改質し、前記改質層を形成することを特徴とする半導体装置の製造方法。
【請求項９】
請求項６乃至８いずれかに記載の半導体装置の製造方法において、前記レジスト膜を除去する工程は、レジスト膜をプラズマ雰囲気中に曝し除去するとともに、前記凹部の側面に露出する前記絶縁膜を前記プラズマ雰囲気に接触させて改質する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項６乃至９いずれかに記載の半導体装置の製造方法において、
前記改質層を形成する前記工程の後、
前記凹部を埋め込むように金属膜を形成する工程と、
スラリーを用いて前記金属膜を化学的機械的研磨し、前記凹部外の領域における前記金属膜を除去して前記絶縁膜を露出させる工程と、
を含み、
前記金属膜を化学的機械的研磨する工程において、露出した絶縁膜の表面を前記スラリーにより改質することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項６乃至１０いずれかに記載の半導体装置の製造方法において、前記絶縁膜は、シリコン、酸素および水素を必須成分とする絶縁材料からなることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項６乃至１１いずれかに記載の半導体装置の製造方法において、前記絶縁膜は比誘電率３以下の低誘電率膜であって、該低誘電率膜の上面近傍に前記改質層を形成することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、前記低誘電率膜は、ラダーオキサイド膜であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、金属配線を含む半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、素子の高集積化および高速動作化の要請から、金属配線の材料として銅が広く用いられるようになってきた。銅は、従来用いられてきたアルミニウムに比べ、抵抗が低く、エレクトロマイグレション耐性にも優れるという特徴を有している。
【０００３】
こうした銅を用いた配線構造は、特許文献１および特許文献２に記載されているように、銅膜形成後、ＣＭＰ（化学的機械的研磨）を行う、いわゆるダマシンプロセスにより形成される。以下、ダマシンプロセスによる従来の銅配線構造の形成工程について説明する。以下では、配線間絶縁膜として、梯子型水素化シロキサン構造を有するラダーオキサイド膜（特許文献３）を採用した例について説明する。
【０００４】
はじめに図５（ａ）に示すような配線構造を形成する。この配線構造は、不図示のシリコン基板上に積層された絶縁膜中に、下部銅配線１１１およびその上部に接続するビアプラグ１１８が形成された構造となっている。図示したように、シリコン酸化膜１００上に、ＳｉＣＮ膜１０２（膜厚３０〜１００ｎｍ）、ラダーオキサイド膜１０４（膜厚１５０〜３００ｎｍ）からなる配線間絶縁膜が形成され、その上に、ＳｉＣＮからなる拡散防止膜１０６（膜厚３０〜１００ｎｍ）が形成されている。そして、その上部にＳｉＯ２からなる層間絶縁膜１０８（膜厚２００〜４００ｎｍ）が形成されている。層間絶縁膜１０８およびビアプラグ１１８の上部には、拡散防止膜１１０（膜厚３０〜１００ｎｍ）、ラダーオキサイド膜１１２（膜厚１５０〜３００ｎｍ）および保護膜１１３（膜厚５０〜１００ｎｍ）がこの順で積層している。
【０００５】
図５（ａ）の状態から、保護膜１１３上に所定の開口部を有するレジスト膜１２１を形成する（図５（ｂ））。つづいて図６（ａ）に示すように、レジスト膜１２１をマスクとして、保護膜１１３およびラダーオキサイド膜１１２を順次ドライエッチングし、配線溝１１９を形成する。このとき拡散防止膜１１０が溝形成のためのドライエッチングのストッパー膜となる。その後、レジスト膜１２１をアッシングし、剥離液による処理後、純水リンスを行い、図６（ｂ）の状態とする。このとき、配線溝側面のラダーオキサイド膜１１２がアッシングガスと反応して改質層１２０が形成される。
【０００６】
次に、拡散防止膜１１０をドライエッチングによりエッチバックしてビアプラグ１１８の上面を露出させる。このとき、配線溝側面のラダーオキサイド膜１１２がエッチングガスと反応し、改質層１２０の形成が進行する（図７（ａ））。次いで、配線溝内に堆積したエッチング残渣等を除去するため、洗浄処理を行う。洗浄処理は、有機アミンやフッ化アンモニウム等の薬液による処理の後、純水リンスにより残存薬液を除去することにより行われる。このとき、図７（ｂ）に示すように、ラダーオキサイド膜１１２の側面がサイドエッチングされる。
【０００７】
次に、全面に銅膜を成膜した後、ＣＭＰにより配線溝外部に形成された不要な銅膜を除去し、図８（ａ）に示すように上部銅配線１２２を形成する。なお、銅膜は、シード銅膜の形成後、めっき処理を行うことにより成膜される。
【０００８】
その後、図８（ｂ）に示すように、上部銅配線１２２の上部に拡散防止膜１２４を形成する。こうして、上部配線および下部配線がビアプラグで接続されたダマシン銅配線構造が形成される。
【０００９】
一方、上述したプロセスに変更を加え、図９〜図１０のようにしてダマシン銅配線構造が形成する例もある。図９は、レジスト膜１２１をマスクとして保護膜１１３、ラダーオキサイド膜１１２および拡散防止膜１１０をドライエッチングし配線溝１１９を形成した状態を示す。上述のプロセスでは、図６（ａ）において、拡散防止膜１１０をエッチングストッパーとして利用したが、ここではそのようにせず、上部の膜と一連の工程でラダーオキサイド膜１１２をエッチングする。拡散防止膜１１０の膜厚は、上記の従来例よりも薄くし、たとえば５０ｎｍ程度とする。エッチング後、レジスト膜１２１をアッシングにより除去する。このとき、図９（ｂ）に示すように配線溝側面に改質層１２０が形成されるとともに、ビアプラグ１１８表面が酸化されて銅損傷部１３０が形成される。
【００１０】
次いで、配線溝内に堆積したエッチング残渣等を除去するため、洗浄処理を行う。洗浄処理は、有機アミンやフッ化アンモニウム等の薬液による処理の後、純水リンスにより残存薬液を除去することにより行われる。このとき、図１０（ａ）に示すように、ラダーオキサイド膜１１２の側面がサイドエッチングされるとともに、銅損傷部１３０が除去されビアプラグ１１８表面に凹部が形成される。その後、前述した銅成膜、ＣＭＰ工程を経て、図１０（ｂ）に示すように上部銅配線１２２を形成する。
【００１１】
【特許文献１】
米国特許６，４４４，５６８号
【００１２】
【特許文献２】
米国特許６，１７４，８１０号
【特許文献３】
特開２００２−３７３９３６（段落０００３）
【００１３】
【発明が解決しようとする課題】
しかし、図５〜図８に示したプロセスでは、図７（ｂ）におけるサイドエッチング量が各配線溝によって相違し、この結果、図８における上部銅配線１２２の幅がばらつくこととなる。また、図７（ａ）におけるドライエッチングや図８（ａ）におけるＣＭＰにより保護膜１１３の膜厚が減少するが、この減少量がばらつく結果、できあがりの保護膜１１３膜厚にばらつきが生じる。このため、配線自体の抵抗にばらつきが生じる上、隣接配線間の寄生容量が変動し、各配線のＲＣ時定数にばらつきが生じることとなる。
【００１４】
また、図９〜図１０に示したプロセスでは、上記課題にくわえ、埋込不良の問題が生じることがある。このプロセスでは、銅膜表面がプラズマに曝されるため、図１０（ａ）のようにビアプラグ１１８表面に凹部が生じ、その後の銅成膜工程で銅の埋込不良が生じやすくなる。
【００１５】
さらに、低誘電率膜上にＳｉＯ２等の保護膜を設ける構成では、配線間寄生容量が増大する。
【００１６】
本発明は、上記事情に鑑みなされたものであって、その目的とするところは、配線間寄生容量の増大を招くことなく低誘電率膜の表面を保護し、その膜特性を安定的に発揮させることにある。また、本発明の他の目的は、配線材料の埋込不良を防止し、配線抵抗やＲＣ時定数のばらつきを抑制する技術を提供することにある。
【００１７】
【課題を解決するための手段】
本発明によれば、半導体基板と、該半導体基板上に形成され、シリコン、酸素および水素を必須成分とする絶縁材料からなる絶縁膜と、前記絶縁膜中に埋設された金属配線とを有し、前記絶縁膜の上面と前記金属配線の上面とが同一平面をなし、前記絶縁膜の上面近傍に、前記絶縁膜の改質層が形成されたことを特徴とする半導体装置が提供される。
【００１８】
この半導体装置は、絶縁膜の上面近傍に改質層が形成されている。この改質層は、シリコン、酸素および水素を必須成分とする絶縁膜が改質したものであり、保護膜としての機能を有する。すなわち、製造プロセス中に絶縁膜の膜質が変化し、当該絶縁膜が本来有する特性を充分に発揮させることができる。また、改質層の上部に形成される膜の成膜性を向上させ、高い信頼性の半導体装置を実現することができる。
【００１９】
本発明によれば、半導体基板と、該半導体基板上に形成され、シリコン、酸素および水素を必須成分とする絶縁材料からなる絶縁膜と、前記絶縁膜中に埋設された金属配線とを有し、前記金属配線の側面に前記絶縁膜の改質部が設けられたことを特徴とする半導体装置が提供される。
【００２０】
この半導体装置では、金属配線の側面に絶縁膜の改質層が形成されている。この改質層は、金属配線を構成する金属が絶縁膜中へ拡散することを抑制する役割を果たす。これにより、信頼性の高い配線構造を安定的に実現することができる。
【００２１】
本発明に係る半導体装置において、絶縁膜の上面近傍に絶縁膜の改質層を設けるとともに、金属配線の側面に絶縁膜の改質部を設けた構成としてもよい。こうすることにより、さらに高い信頼性の配線構造を得ることができる。
【００２２】
さらに本発明によれば、半導体基板の上部に、エッチング阻止膜、絶縁膜および犠牲膜をこの順で形成する工程と、前記犠牲膜および絶縁膜を、順次、選択的にエッチングして凹部を形成し、前記エッチング阻止膜を露出させる工程と、前記凹部内に露出した前記エッチング阻止膜と、前記凹部の外部にある前記犠牲膜とを同時にエッチングして除去するとともに、前記犠牲膜が除去されて露出した前記絶縁膜表面を改質し、改質層を形成する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００２３】
また本発明によれば、半導体基板の上部に、エッチング阻止膜、絶縁膜および犠牲膜をこの順で形成する工程と、前記犠牲膜上に、開口部を有するレジスト膜を形成する工程と、前記レジスト膜をマスクとして、前記犠牲膜および絶縁膜を、順次、選択的にエッチングして凹部を形成し、前記エッチング阻止膜を露出させる工程と、前記凹部内に露出した前記エッチング阻止膜と、前記凹部の外部にある前記犠牲膜とを同時にエッチングして除去するとともに、前記犠牲膜が除去されて露出した前記絶縁膜表面を改質し、改質層を形成する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００２４】
本発明の半導体装置の製造方法において、前記エッチング阻止膜と前記絶縁膜とをプラズマに曝して同時にエッチングし、前記プラズマの作用により前記絶縁膜表面を改質し、前記改質層を形成する構成とすることができる。
【００２５】
上記製造方法によれば、エッチング阻止膜と、凹部の外部にある犠牲膜とを同時にエッチングして除去するとともに、犠牲膜が除去されて露出した絶縁膜表面を改質し、改質層を形成する。この改質層は、プラズマの作用が及ぶ範囲内で形成されるため、従来技術の項で示した保護膜（図８，１０中の保護膜１１３）に比べ、低誘電率かつ薄膜に形成することができる。また、保護膜としての機能も優れている。このため、寄生容量の増大を招くことなく、下地となる膜の表面を保護し、その膜特性を安定的に発揮させることができる。また、上記改質層は、エッチング阻止膜のエッチング除去工程と同時に自己整合的に形成されるため、プロセス効率の点でも優れている。
【００２６】
本発明の半導体装置の製造方法において、前記レジスト膜を除去する工程は、レジスト膜をプラズマ雰囲気中に曝して除去するとともに、前記凹部の側面に露出する前記絶縁膜を前記プラズマ雰囲気に接触させて改質する工程を含む構成とすることができる。
【００２７】
この構成によれば、絶縁膜の上部だけでなく、凹部の側面にも改質部が形成される。すなわち、金属配線の側面部にも絶縁膜改質部が形成される。このため、金属配線を構成する金属が絶縁膜中に拡散することを効果的に抑制することができる。
【００２８】
本発明の半導体装置の製造方法において、前記改質層を形成する前記工程の後、前記凹部を埋め込むように金属膜を形成する工程と、スラリーを用いて前記金属膜を化学的機械的研磨し、前記凹部外の領域における前記金属膜を除去して前記絶縁膜を露出させる工程とを含み、前記金属膜を化学的機械的研磨する工程において、露出した絶縁膜の表面を前記スラリーにより改質する構成とすることができる。
【００２９】
この構成によれば、金属膜の研磨工程において、絶縁膜上部を自己整合的に改質することができる。すなわち、前工程までで形成された、絶縁膜上部の改質層が研磨により除去されても、その後、再度、改質部が形成されることとなる。このため、保護膜が改質部により確実に保護され、絶縁膜の比誘電率の増大を抑制し、寄生容量の低減を図るとともに、改質層上部に形成される膜を安定的に形成することができる。
【００３０】
【発明の実施の形態】
本発明において、前絶縁膜は、前記絶縁膜は、シリコン、酸素および水素を必須成分とする絶縁材料からなるものとすることができ、比誘電率３以下の低誘電率膜であって、この低誘電率膜の上面近傍や構成配線側面に改質層や改質部を形成した構成としてもよい。
【００３１】
低誘電率膜としては、ＨＳＱ膜、ＭＳＱ膜、ＭＨＳＱ膜、梯子型水素化シロキサン膜、ＳｉＬＫ（登録商標）膜、ＳｉＯＦ膜、ＳｉＯＣ膜、ＳｉＯＮ膜、ベンゾシクロブテン膜が挙げられ、これらをポーラス化処理したもの等も好ましく用いられる。
この構成によれば、配線間絶縁膜の誘電率を低く抑えつつ製造安定性の良好な配線構造を実現できる。低誘電率膜を用いた配線構造では、従来、図８や図１０に示すように低誘電率膜上に保護膜を形成していた（図８，１０中の保護膜１１３）。こうすることにより、リソグラフィ工程においてレジスト形成不良を防止し、また、レジスト剥離時のアッシングによる低誘電率膜の誘電率上昇を抑制していた。しかし、こうした保護膜は低誘電率膜よりも誘電率が一般に高いため、配線間の寄生容量増大をもたらす。これに対して本発明は、こうした保護膜を設ける代わりに改質層を形成している。これにより、寄生容量の増大を招くことなく低誘電率膜の表面を保護し、その膜特性を安定的に発揮させることができる。
また、比誘電率３以下の低誘電率膜は、たとえばＳｉＯ２膜に代表されるデンスな膜に比べてミクロなポーラスな構造を有しており、窒素化合物や水分等を膜中に吸蔵しやすい。こうした物質が吸蔵されるとレジストの解像不良を引き起こす要因となる。こうした傾向は、化学増幅型レジストにおいて特に顕著である。このように比誘電率３以下の低誘電率膜は、配線間容量を低減できる一方、レジスト解像不良を引き起こしやすいという課題を有しているところ、本発明によれば、かかる課題を効果的に解決することができる。
【００３２】
本発明において、改質部、改質層を形成する対象となる絶縁膜は、プラズマとの接触、あるいは、ＣＭＰスラリーとの接触等により、安定的に改質層を生成する特性を有することが好ましい。また、生成した改質層が、化学的安定性や機械的安定性に優れることが好ましい。こうした絶縁膜の例として、梯子型水素化シロキサンが挙げられる。
【００３３】
梯子型水素化シロキサンとは梯子型の分子構造を有するポリマーであり、配線遅延防止の観点から誘電率２．９以下のものが好ましく、また膜密度が低いものが好ましい。たとえば、膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下、波長６３３ｎｍにおける屈折率が１．３８以上１．４０以下であることが好ましい。こうした膜材料の具体例としてラダーオキサイド膜（以下、適宜Ｌ−Ｏｘ（商標）という。）等を例示することができる。
【００３４】
図１１に梯子型水素化シロキサン構造を有するＬ−Ｏｘ（商標）の構造を示す。図中、ｎは１以上の正の数である。このような構造を有するＬ−Ｏｘの物性データを図１２に示す。
【００３５】
Ｌ−Ｏｘが図１１の構造を有することは、図１３に示すＦＴ−ＩＲの観測結果により確認されている。図１３のチャートで特徴的なのは、約８３０ｃｍ−１に現れるシャープなＳｉ−Ｈ結合であり、このスペクトルの急峻さが、Ｌ−Ｏｘが２次元構造を有することを示唆している。また２２５０ｃｍ−１付近の高波数側にもうひとつのＳｉ−Ｈ結合のピークと想定されるものが極端に小さくなっており、このことも測定対象物質が２次元構造を有していることを示すものと考えられる。
【００３６】
Ｌ−Ｏｘは焼成条件によっても物性が変動する。このことを図１４に基づいて説明する。
【００３７】
窒素等の不活性ガス雰囲気で２００℃以上４００℃以下で焼成したＬ−Ｏｘは、以下のような特性を有している。図１４中、Ｒ．Ｉ．は６３３ｎｍの波長での屈折率を示す。屈折率は誘電率に直接影響するパラメータであり、この値は、１．３８〜１．４０の間で推移する。２００℃未満の温度および４００℃よりも高い温度では１．４０を超える値を示した。
【００３８】
また、密度は、２００℃以上４００℃以下で焼成したＬ−Ｏｘは１．５０〜１．５８ｇ／ｃｍ３を示した。４００℃を超える温度では、１．６０ｇ／ｃｍ３を超える値を示した。２００℃未満では測定できなかった。
【００３９】
また２００℃未満では、ＦＴＩＲスペクトルより、約３６５０ｃｍ−１に現れるＳｉ−ＯＨ（シラノール）と想定される結合が観測された。４００℃をこえる焼成温度では、密度の上昇が顕著となる。
【００４０】
以上のことから、Ｌ−Ｏｘを含む絶縁膜の成膜の際、２００℃以上４００℃以下の雰囲気温度で焼成することにより、低誘電率の優れた特性のＬ−Ｏｘが安定的に得られることがわかる。
【００４１】
図１５は、従来知られている３次元的な構造をもつ水素化シルセスキオキサン構造のＨＳＱ（Ｈｙｄｒｏｇｅｎ  Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）の分子骨格を示す（「ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｔｅｃｈｎｏｌｏｇｙ  ｏｕｔｌｏｏｋ  １９９８年：ｐ．４３１−４３５」より引用。）。ｎは１以上の正の数である。
【００４２】
上記した２つの構造の材料は、製造プロセスにおける膜安定性が大きく相違し、Ｌ−Ｏｘの方が顕著に優れた膜安定性を示す。これは、ＨＳＱに比べてＬ−Ｏｘの方が、Ｓｉ−Ｈ減少量が少ないことによるものと考えられる。また、水素原子の結合の態様が異なることも原因となっているものと考えられる。すなわち、ＨＳＱにおいては、その立方体構造の角部分に水素原子が結合しているのに対し、Ｌ−Ｏｘでは、梯子構造の側面に水素原子が結合している。したがって、ＨＳＱの方が水素原子の周りの密度が低く、ＨＳＱの水素結合はＬ−Ｏｘに比較し反応性に富む構造となっているものと考えられる。
【００４３】
以下、本発明の好ましい実施形態について、図面を参照して説明する。この例では、上述の比誘電率２．８のラダーオキサイド膜（ＬＯｘ）を配線間絶縁膜として用いる。
【００４４】
はじめに図１（ａ）に示すような配線構造を形成する。この配線構造は、不図示のシリコン基板上に積層された絶縁膜中に、下部銅配線１１１およびその上部に接続するビアプラグ１１８が形成された構造となっている。図示したように、シリコン酸化膜１００上に、ＳｉＣＮ膜１０２（膜厚３０〜１００ｎｍ）、ラダーオキサイド膜１０４（膜厚１５０〜３００ｎｍ）からなる配線間絶縁膜が形成され、その上に、ＳｉＣＮからなる拡散防止膜１０６（膜厚３０〜１００ｎｍ）が形成されている。そして、その上部にＳｉＯ２からなる層間絶縁膜１０８（膜厚２００〜４００ｎｍ）が形成されている。ビアプラグ１１８上には、拡散防止膜１１０（膜厚３０〜１００ｎｍ）、塗布法により形成されたラダーオキサイド膜１１２（膜厚１５０〜３００ｎｍ）およびプラズマＣＶＤ法により形成されたＳｉＯ２からなる犠牲膜１１４（膜厚２０〜５０ｎｍ）がこの順で積層している。ＳｉＣＮ膜１０２は、下部銅配線１１１を形成する際のストッパー膜として機能する。また、拡散防止膜１０６は、ビアプラグ１１８を形成する際のストッパー膜となる。犠牲膜１１４は後の工程で除去される。
【００４５】
本実施形態では、シングルダマシンプロセスにより下層配線および上層配線がビアプラグにより接続された構造を形成する例を示す。
【００４６】
図１（ａ）の状態から、犠牲膜１１４上に所定の開口部を有するレジスト膜１１６を形成する（図１（ｂ））。つづいて図２（ａ）に示すように、レジスト膜１１６をマスクとして、犠牲膜１１４およびラダーオキサイド膜１１２を溝状にドライエッチングする。このとき拡散防止膜１１０が溝形成のためのドライエッチングのストッパー膜となる。その後、レジスト膜１１６をアッシングし、剥離液による処理後、純水リンスを行い、図２（ｂ）の状態とする。このとき、アッシング時の酸素プラズマの作用により、配線溝側面のラダーオキサイド膜１１２が改質し、改質層１２０が形成される。
【００４７】
次に、拡散防止膜１１０をドライエッチングしてビアプラグ１１８の上面を露出させるとともに、ラダーオキサイド膜１１２上の犠牲膜１１４を除去する。このプロセスにより、図３（ａ）に示すように、ラダーオキサイド膜１１２上に改質層１２０が形成される。これは、図２（ｂ）の犠牲膜１１４がエッチングにより除去されてラダーオキサイド膜１１２の表面が露出されると、露出したラダーオキサイド膜１１２がプラズマ化したエッチングガスと反応して改質層１２０が形成されるためである。すなわち、このエッチング工程で改質層１２０が自己整合的に形成される。
【００４８】
このような改質層１２０の形成は、絶縁膜材料とエッチングガスの組合せにより実現される。この例では、絶縁膜としてラダーオキサイド膜１１２を用いるとともに、エッチングガスとしてフルオロカーボン系のガスを用いているため、改質層１２０が安定的に形成される。
【００４９】
上記工程で、図３（ａ）に示すように、配線溝内にエッチング残渣１２９が堆積する。次に、配線溝内のエッチング残渣１２９などを除去して清浄化するとともに、改質層１２０の表面を洗浄する。この工程は、コリンを用いた有機アミンによる洗浄およびその後のリンス工程により行う。洗浄後の状態を図３（ｂ）に示す。
【００５０】
ここで、有機剥離のプロセスに用いる剥離液は、アミン水溶液が好ましく用いられ、コリンやアルカノールアミンの水溶液などが用いられる。フッ化アンモニウムなどのフッ酸系の薬液は改質層１２０を溶解させるため好ましくない。リンス液は、非水系のリンス液が好ましく用いられる。こうすることにより、残留アミン水溶液による改質層１２０の除去を抑制することができ、配線溝のサイドエッチングを抑制できる。ここでは、イソプロパノールを用いるが、その他、イソプロパノールの水溶液やエタノールまたはエタノール水溶液などを用いることも可能である。また、水系のリンス液であっても、オゾン溶存水等、純水よりも酸化還元電位の低いものであれば、改質層１２０の溶解を抑制できる。
【００５１】
次に、図４（ａ）に示すように、シード銅膜の形成後、めっき処理を行うことにより銅膜レジスト膜１２１を形成する。つづいて、ＣＭＰにより配線溝外部に形成された不要な銅膜を除去し、図４（ｂ）に示すように上部銅配線１２２を形成する。ＣＭＰで使用するスラリーは、研磨剤、酸化剤等含んでいる。改質層１２０は研磨され除去されるが、これにより露出したフレッシュなラダーオキサイド膜１１２表面がＣＭＰスラリーによって酸化され、再び改質層１２０が形成される。すなわち、このＣＭＰ工程において、改質層１２０が自己整合的に形成される。
【００５２】
次に、図４（ｃ）に示すように、上部銅配線１２２および改質層１２０の上部に拡散防止膜１２４を形成する。こうして、上部配線および下部配線がビアプラグで接続されたダマシン銅配線構造が形成される。この配線構造は、配線間絶縁膜であるラダーオキサイド膜１１２中に上部銅配線１２２が埋設された構造を有している。ラダーオキサイド膜１１２と上部銅配線１２２の上面は同一レベルにあって同一平面をなしている。ラダーオキサイド膜１１２の上面近傍および上部銅配線１２２の側面部には、ラダーオキサイド膜１１２の改質層１２０が形成されている。このため、高い信頼性を有し製造安定性にも優れた配線構造となっている。
【００５３】
本実施形態では、ＳｉＯ２からなる膜厚の薄い犠牲膜１１４を形成し、これを図３（ａ）の工程で除去している。この膜を設ける理由は、図１（ｂ）の工程を安定的に行うことにある。すなわち、犠牲膜１１４を設けずにラダーオキサイド膜１１２上に直接レジスト膜１１６を設けると、スカムが発生し、レジスト開口部を所望の形状に制御することが困難となる。こうした現象は、梯子型水素化シロキサン等の低誘電率膜上に化学増幅型のレジストを形成した場合、特に顕著となる。また、図１（ｂ）のフォトリソグラフ工程では、しばしば、一旦形成したレジスト膜１１６を除去し、再度レジスト膜１１６を形成する場合がある。これは、レジスト膜１１６の開口部を設計どおりに形成することができなかった場合に、再度レジストパターンを形成する場合にこのような工程が行われる。この場合、レジスト膜１１６をアッシングにより除去することとなるが、この時、ラダーオキサイド膜１１２の上に直接レジスト膜１１６が形成されていると、アッシングした際、酸素プラズマの作用によりラダーオキサイド膜１１２の表面が改質して、層間絶縁膜の誘電率上昇を招くなどの不具合が生じる。また、ラダーオキサイド膜１１２上に直接レジスト膜１１６を形成しようとすると、レジスト密着性が不良となり、リソグラフ不良を招く原因ともなる。こうしたトラブルを防止するため、ラダーオキサイド膜１１２上に犠牲膜１１４を犠牲膜として設けているのである。
【００５４】
一方、このような犠牲膜１１４を配線構造に残存させると、その膜厚がウェハー面内においてばらつく結果となり、ＲＣ時定数のばらつきを生ずる原因となる。特に、上層配線形成時のＣＭＰ工程においてこのような膜厚のばらつきが生じやすく、配線の信頼性を低下させる要因となる。
【００５５】
本実施形態では犠牲膜として犠牲膜１１４を形成しているため、上記のような問題点を有効に解決することができる。
【００５６】
また、本実施形態では、図３（ｂ）に示す有機剥離およびリンス工程において、剥離液としてアミン水溶液を用いるとともにリンス工程では非水系のリンス液を用いる。このため、梯子型水素化シロキサンの改質を防ぎ、配線溝のサイドエッチングを抑制することによりＲＣ時定数のばらつきを抑制することができる。
【００５７】
また、配線間絶縁膜としてラダーオキサイド膜１１２を用いるため、以下の効果が得られる。ラダーオキサイド膜１１２は、プラズマに曝されたりＣＭＰのスラリーに接触することにより改質層１２０を形成する。この改質層１２０は、銅の拡散防止能力に優れ、銅配線のリークを効果的に防止することができる。また、この改質層１２０は、従来技術における保護膜１１３（図８、図１０）よりも誘電率が低く、厚みも薄いため、寄生容量の上昇は最小限に抑えられる。また、改質層１２０が形成されるため、図４（ｂ）における拡散防止膜１２４の成膜時に、下地表面へのごみの付着等を抑えることができ良好な成膜を行うことが可能となる。
【００５８】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、様々な変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５９】
たとえば上記実施の形態ではシングルダマシン法の例を挙げて説明したが、本発明はデュアルダマシン法にも適用できる。この場合、ビアを先に形成するビアファースト法、トレンチを先に形成するトレンチファースト法のいずれを用いることもできる。
【００６０】
【実施例】
実施例１
実施の形態において図１〜図４で示したプロセスと同様のプロセスにより、多層ダマシン銅配線構造を形成した。配線間絶縁膜としては、ラダーオキサイド膜を用い、配線溝エッチングには、フルオロカーボン系のエッチングガスを用いた。図３（ａ）の段階で実施する配線溝形成後の洗浄は、アミン系剥離液による処理後、ＩＰＡ（イソプロピルアルコール）リンスを行った。形成した配線構造を図１７に示す。図１７（ａ）は狭ピッチ領域の配線を示し、図１７（ｂ）は広ピッチ領域の配線を示す。これらの断面にはビアホールが形成されていないが、他の箇所において下層配線および上層配線がビアホールにより接続されている。これらは、いずれも、シングルダマシン法により形成されたものである。
【００６１】
図１７に示す配線構造では、各配線の側面部および配線間絶縁膜の上面近傍に改質層が形成されていることがわかる。
【００６２】
実施例２
酸素プラズマ処理により形成したラダーオキサイド膜の改質層について赤外吸収スペクトルを観察したところ、図１６のチャートが得られた。図中、「ｒｅｆ」とは改質前のラダーオキサイド膜の赤外吸収スペクトルである。改質によりＳｉ−Ｏ結合のピークが増大すること、Ｓｉ−Ｈのピークが減少することが明らかになった。
【００６３】
【発明の効果】
以上説明したように本発明によれば、金属配線を設けた絶縁膜に改質層や改質部を形成しているため、比誘電率の増大を抑制しつつ絶縁膜の表面を保護することができる。従来設けていた保護膜が不要となるため、ＲＣ時定数のばらつきを抑制することも可能である。
【図面の簡単な説明】
【図１】実施の形態に係る半導体装置の製造方法を説明する工程断面図である。
【図２】実施の形態に係る半導体装置の製造方法を説明する工程断面図である。
【図３】実施の形態に係る半導体装置の製造方法を説明する工程断面図である。
【図４】実施の形態に係る半導体装置の製造方法を説明する工程断面図である。
【図５】従来技術に係る半導体装置の製造方法を説明する工程断面図である。
【図６】従来技術に係る半導体装置の製造方法を説明する工程断面図である。
【図７】従来技術に係る半導体装置の製造方法を説明する工程断面図である。
【図８】従来技術に係る半導体装置の製造方法を説明する工程断面図である。
【図９】従来技術に係る半導体装置の製造方法を説明する工程断面図である。
【図１０】従来技術に係る半導体装置の製造方法を説明する工程断面図である。
【図１１】ラダーオキサイドの構造を示す図である。
【図１２】ラダーオキサイド膜の物性を示す図である。
【図１３】ラダーオキサイドのＩＲスペクトルである。
【図１４】ラダーオキサイド膜の物性の焼成条件依存性を示す図である。
【図１５】ＨＳＱの分子骨格を示す図である。
【図１６】改質ラダーオキサイド膜のＩＲスペクトルである。
【図１７】実施例で評価・作成した配線構造を示す図である。
【符号の説明】
１００  シリコン酸化膜
１０２  ＳｉＣＮ膜
１０４  ラダーオキサイド膜
１０６  拡散防止膜
１０８  層間絶縁膜
１１０  拡散防止膜
１１１  下部銅配線
１１２  ラダーオキサイド膜
１１３  保護膜
１１４  犠牲膜
１１６  レジスト膜
１１８  ビアプラグ
１１９  配線溝
１２０  改質層
１２１  レジスト膜
１２２  上部銅配線
１２４  拡散防止膜
１２９  エッチング残渣
１３０  銅損傷部
【図１】
2005019585.tif 000003
【図２】
2005019585.tif 000004
【図３】
2005019585.tif 000005
【図４】
2005019585.tif 000006
【図５】
2005019585.tif 000007
【図６】
2005019585.tif 000008
【図７】
2005019585.tif 000009
【図８】
2005019585.tif 000010
【図９】
2005019585.tif 000011
【図１０】
2005019585.tif 000012
【図１１】
2005019585.tif 000013
【図１２】
2005019585.tif 000014
【図１３】
2005019585.tif 000015
【図１４】
2005019585.tif 000016
【図１５】
2005019585.tif 000017
【図１６】
2005019585.tif 000018
【図１７】
2005019585.tif 000019