(57)【要約】【課題】  ブラウン管並の視野角を実現できる、基板面に略平行な電界で表示を制御するアクティブマトリクス型液晶表示装置において、明るく、かつ、低消費電力のアクティブマトリクス型液晶表示装置を提供する。【解決手段】  走査信号線ＧＬと、対向電圧信号線ＣＬと、隣接する２本の映像信号線ＤＬとの交差領域内に画素が配置される。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃｓｔｇ、画素電極ＰＸおよび対向電極ＣＴを含む。走査信号線ＧＬ、対向電圧信号線ＣＬは図の左右方向に延在し、上下方向に複数本配置されている。映像信号線ＤＬは上下方向に延在し、左右方向に複数本配置されている。画素電極ＰＸはソース電極ＳＤ１を介して薄膜トランジスタＴＦＴと接続され、対向電極ＣＴは対向電圧信号線ＣＬと一体になっている。映像信号線ＤＬに沿って上下に隣接する２画素では、図１のＡ線で折曲げたとき、平面構成が重なり合う構成となっている。これにより、外部回路から左右方向の各画素の対向電極ＣＴへ対向電圧を十分に供給するためことが容易になる。【選択図】  図１
2005157404.tif 000002
【特許請求の範囲】
【請求項１】
同一基板上に画素電極と対向電極を有し、前記画素電極と前記対向電極の聞に電界を形成し液晶層の液晶分子を制御し表示を行うアクティブマトリクス型液晶表示装置において、
前記対向電極と電気的に接続された対向電圧信号線を有し、前記対向電圧信号線の形成部で金属と透明導電体が重畳していることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項２】
前記対向電圧信号線に対し、前記透明導電体の幅が前記金属の幅より広いことを特徴とする請求項１記載のアクティブマトリクス型液晶表示装置。
【請求項３】
前記透明導電体はインジウム‐チン‐オキサイド（ＩＴＯ）であることを特徴とする請求項１又は２に記載のアクティブマトリクス型液晶表示装置。
【請求項４】
前記金属はＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ａ１またはそれらの合金、もしくは、それらを積層したクラッド構造で形成されていることを特徴とする請求項１又は２に記載のアクティブマトリクス型液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス方式の液晶表示装置に係り、特に、開口率向上に適する広視角特性を有する横電界方式液晶表示装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）に代表されるアクティブ素子を用いたアクティブマトリクス型液晶表示装置は薄い、軽量という特徴とブラウン管に匹敵する高画質という点から、ＯＡ機器等の表示端末として広く普及し始めている。この液晶表示装置の表示方式には、大別して、次の２通りがある。
【０００３】
１つは、透明電極が構成された２つの基板により液晶を挾み込み、透明電極に印加された電圧で動作させ、透明電極を透過し液晶に入射した光を変調して表示する方式であり、現在、普及している製品が全てこの方式を採用している。
【０００４】
また、もう１つは、同一基板上に構成した２つの電極の間の基板面にほぼ平行な電界により液晶を動作させ、２つの電極の隙間から液晶に入射した光を変調して表示する方式であり、視野角が著しく広いという特徴を持ち、アクティブマトリクス型液晶表示装置に関して有望な技術で横電界方式、あるいは、イン−プレーン−スイッチング方式と称する。後者の方式の特徴に関しては、特許文献１、特許文献２、特許文献３に記載されている。
【特許文献１】特許出願公表平５−５０５２４７号公報
【特許文献２】特公昭６３−２１９０７号公報
【特許文献３】特開平６−１６０８７８号公報
【非特許文献１】Ｒｉｃｈａｒｄ  Ａ．Ｓｏｒｅｆ（リチャード エー ソーレフ）、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ  ＩＥＥＥ（プロシーディング オブ ジ アイトリプルイー）、１２月号１９７４年、頁１７１０−１７１１
【非特許文献２】岡野  光治、小林  駿介共編  液晶・基礎編ｐ２１６〜２２０（培風館、１９８５年）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、前記後者の従来方式では、不透明な金属電極を櫛歯状に構成しているため、光を透過する開口領域の割合（開口率）が著しく低く、後者の従来方式のアクティブマトリクス型液晶表示装置は、表示画面が暗い、または、表示画面を明るくするために消費電力の大きい明るいバックライトを用いなければならないため、装置の消費電力が増大するという問題があった。
【０００６】
また、別の課題として、後者の従来方式では、金属電極を用いているため、電極での反射率が高く、電極での反射で画面に顔等が写り込み、見づらいという問題もある。
【０００７】
本発明は上記の課題を解決するもので、本発明の目的は、ブラウン管並の視野角を実現できる前記後者の表示方式を用いたアクティブマトリクス型液晶表示装置において、高開口率で明るく、低消費電力で、かつ、低反射で見易いアクティブマトリクス型液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明では、第１の構成として、少なくとも画素電極あるいは対向電極の一方が透明電極であり、電界無印加時に暗表示をするノーマリブラックモードにし、電界無印加時の前記ツイスト可能な液晶層の初期配向状態がホモジニアス配向状態であり、電界印加時の前記電極間及び電極上の液晶分子が基板面に略平行に支配的に回転し、液晶表示パネルの光透過率の最大値が４．０％以上であり、コントラスト比１０対１以上の視野角範囲が、表示面に対して垂直方向から４０度以上傾斜した全方位の範囲内であることを特徴とする。
【０００９】
第２の構成として、少なくとも画素電極あるいは対向電極の一方が透明電極であり、電界無印加時に暗表示をするノーマリブラックモードにし、かつ、電界無印加時のツイスト可能な液晶層の初期配向状態がホモジニアス配向状態であり、ツイスト弾性定数が１０×１０-12Ｎ（ニュートン）以下であることを特徴とする。
【００１０】
第３の構成として、少なくとも画素電極あるいは対向電極の一方が透明電極であり、電界無印加時に暗表示をするノーマリブラックモードにし、かつ、電界無印加時のツイスト可能な液晶層の初期配向状態がホモジニアス配向状態であり、液晶層の上下界面の液晶分子の初期プレチルト角が１０度以下で、液晶層内の液晶分子の初期チルト状態がスプレイ状態であることを特徴とする。
【００１１】
第４の構成として、少なくとも画素電極あるいは対向電極の一方が透明電極であり、電界無印加時に暗表示をするノーマリブラックモードにし、かつ、電界無印加時のツイスト可能な液晶層の初期配向状態がホモジニアス配向状態であり、透明電極上の液晶層の液晶分子の平均のチルト角が、電界印加時でも４５度未満であることを特徴とする。
【００１２】
第５の構成として、第１ないし第４のいずれかの構成において、少なくとも、画素電極あるいは対向電極に透明電極と不透明金属電極の２重構造を用いる。
【００１３】
第６の構成として、第１ないし第４のいずれかの構成において、隣接する対向電圧信号線が画素内の対向電極によってスルーホールを介して接続される構造を用いる。
【００１４】
第７の構成として、第１ないし第４のいずれかの構成において、更に、アクティブマトリクス素子を被覆する保護膜を有し、少なくとも前記画素電極あるいは前記対向電極の一方は、前記保護膜の上に形成され、前記保護膜に形成されたスルーホールを介して、アクティブマトリクス素子あるいは対向電圧信号線と電気的に接続されることを特徴とする。
【００１５】
第８の構成として、第１ないし第４のいずれかの構成において、対向電極が透明電極からなり、更に、遮光パターンを対向電極と映像信号線間に有する構造を用いる。
【００１６】
第９の構成として、第１、２、３、４、ないし５のいずれかの構成において、対向電極間を電気的に接続する対向電圧信号線は金属である。
【００１７】
第１０の構成として、第１ないし第４のいずれかの構成において、３本以上の対向電極が形成され、その内２本の対向電極が映像信号線に隣接して形成され、映像信号線に隣接して形成された対向電極は不透明である。
【００１８】
第１１の構成として、第１ないし第４のいずれかの構成において、透明電極に用いる透明導電膜は、インジウム−チン−オキサイド（ＩＴＯ）である。
【００１９】
第１２の構成として、第９の構成において、対向電圧信号線は、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ａｌまたはそれらの合金、もしくは、それらを積層したクラッド構造である。
【００２０】
第１３の構成として、第９の構成において、対向電圧信号線は、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ａｌまたはそれらの合金の上にインジウム−チン−オキサイド（ＩＴＯ）等透明導電膜を積層したクラッド構造である。
【００２１】
第１４の構成として、第１ないし第４のいずれかの構成において、前記液晶層の初期ツイツト角がほぼ零で、初期配向角は、液晶材料の誘電率異方性Δεが正であれば、４５度以上９０度未満、誘電率異方性Δεが負であれば、０度を超え４５度以下であることを特徴とする。
【００２２】
第１の製造方法として、少なくとも走査信号線端子部、映像信号線端子部、あるいは対向電極端子部の最上層の導電層のいずれかと、少なくとも画素電極あるいは対向電極の一方とを透明な導電層で形成し、更に、同一工程で形成することを特徴とする。
【００２３】
本発明の作用を以下に示す。
【発明の効果】
【００２４】
まず、第１の構成の作用として、少なくとも画素電極あるいは対向電極の一方を透明にすることにより、その部分の透過光により、明（白）表示を行う時の最大透過率が向上するため、電極が不透明な場合よりも、より明るい表示を行うことができ、液晶表示パネルの光透過率が、後者の従来方式の不透明電極採用の場合の３．０〜３．８％から本発明では、最大透過率値が４．０％以上を達成できる。つまり、バックライト入射光の輝度を３０００ｃｄ／ｍ2とすると、明表示輝度の最大輝度値は、１２０ｃｄ／ｍ2以上を達成できる。
【００２５】
更に、電圧無印加時には、液晶分子は初期のホモジニアス配向状態を保っているので、その状態で暗（黒）表示をするように偏光板の配置を構成する（ノーマリブラックモードにする）と、電極を透明にしても、その部分の光を透過することがないので、良質な暗表示をすることができ、コントラストが向上する。
【００２６】
一方、ノーマリホワイトモードにすると、電圧印加時に暗表示しなければならず、電圧印加時には、電極上部分は光を完全に遮断できないので、その部分の透過光が、暗表示の透過率を押し上げ、良質な暗表示ができない。そのため、十分なコントラスト比を達成することができない。
【００２７】
更に、電界印加時の前記電極間及び電極上の液晶分子が基板面に平行に支配的に回転するため、広い視野角特性が得られる。
【００２８】
したがって、コントラスト比１０対１以上の視野角範囲が、表示面に対して垂直方向から４０度以上傾斜した全方位の範囲内と広視野角特性が得られる。
【００２９】
また、第２の構成の作用として、画素電極と対向電極間に電圧を印加する時は、ツイスト可能な液晶層のツイスト弾性定数が１０×１０-12Ｎ（ニュートン）以下であるため、透明導電膜の電極上では、初期配向方向から回転する角度αが増加し、電極上の透過率が、電極間の透過率と相補的に作用して、実質的に開口率を向上させる。このツイスト弾性定数Ｋ２は、小さい方が好ましい。
【００３０】
また、第３の構成の作用として、液晶層の上下界面の液晶分子の初期プレチルト角が１０度以下で、液晶層内の液晶分子の初期チルト状態がスプレイ状態であるため、液晶層の中央部の液晶分子のチルト角はほぼ零度となり、表示に寄与する液晶層の平均チルト角を低くできるため、電圧印加時でも、電極間および透明電極上での液晶分子のチルト角を低く設定でき、開口率向上と広い視野角を実現できる。
【００３１】
また、第４の構成の作用として、透明電極上の液晶層の液晶分子の平均のチルト角が、電界印加時でも４５度未満であるため、開口率向上と広い視野角を実現できる。
【００３２】
更に、第５の構成の作用として、画素電極あるいは対向電極に透明電極と不透明金属電極の２重構造を用いることで、この電極の断線不良を大幅に防止でき、大画面化に有利である。
【００３３】
更に、第６の構成の作用として、隣接する対向電圧信号線が画素内の対向電極によってスルーホールを介して接続される構造を用いることで、各対向電圧信号線が網目状に電気接続されるため、対向電圧信号線の抵抗を低減でき、断線不良が生じても重大欠陥とならない。
【００３４】
更に、第７の構成の作用として、液晶分子に作用する電界が保護膜により低減されることが抑制され、駆動電圧を低減することができる。
【００３５】
更に、第８の構成の作用として、対向電極が透明電極からなり、遮光パターンを対向電極と映像信号線間に有する構造を用いることで、開口率が向上する。
【００３６】
更に、第９の構成の作用として、対向電圧信号線の抵抗を低減することにより、対向電極間の電圧の伝わりを円滑にし、電圧の歪みを低減することにより、水平方向のクロストークを抑制できる。
【００３７】
更に、第１０の構成の作用として、映像信号線に隣接した対向電極を不透明にすることにより、映像信号に伴うクロストークを抑制する。以下にその理由を示す。
【００３８】
透明対向電極を映像信号線に隣接して形成することにより、映像信号線からの電界（電気力線）は、対向電極に吸収され、映像信号線からの電界が画素電極と対向電極の間の電界に影響を及ぼすことがないので、映像信号に伴うクロストーク、特に基板の上下方向のクロストークの発生が著しく抑制される。しかし、映像信号線に隣接した対向電極上の液晶分子の挙動は、映像信号の変動により、不安定であり、映像信号線に隣接した対向電極を透明にすると、その電極部分の透過光により、クロストークが観測される。したがって、映像信号線に隣接した対向電極を不透明にすることにより、映像信号に伴うクロストークを抑制できる。
【００３９】
更に、第１１の構成の作用として、透明導電膜はインジウム−チン−オキサイド（ＩＴＯ）であり、透過率の向上に適する。
【００４０】
更に、第１２、１３の構成の作用として、対向電圧信号線は、積層したクラッド構造であるため、抵抗値が減少し、断線不良の低減ができる。
【００４１】
更に、第１４の構成の作用として、液晶層の初期ツイツト角がほぼ零で,初期配向角は,液晶材料の誘電率異方性Δεが正であれば,４５℃以上９０℃未満、誘電率異方性Δεが負であれば、０゜を超え４５゜以下でなあるため、ドメインの抑制や最大印加電圧の範囲を最適化しコントラストを向上でき、また、応答速度の最適化も行える。
【００４２】
また、第１の製造方法の作用として、走査信号線端子部、映像信号線端子部、あるいは対向電極端子部の最上層の透明導電層と画素電極あるいは対向電極の透明導電膜を同時形成することにより、工程を増加させることなく、画素電極と対向電極を透明導電膜で形成することができる。
【００４３】
なお、本発明の液晶表示装置は、画素電極と対向電極のうち少なくともいずれかが透明導電膜で構成されているが、例えば、非特許文献１に記載がある液晶表示素子の構成とは以下の点で異なる。
【００４４】
非特許文献１では、画素電極と対向電極とに対応する櫛歯電極が透明導電膜で構成されている。
【００４５】
しかし、液晶分子の初期配向状態を形成する際、ＳｉＯ（シリコンモノオキサイド）を約８５度で斜方蒸着し、各電極と液晶層との界面では、液晶分子にかなり高いプレチルト角を故意に形成させている。このため、非特許文献１のＦｉｇ．１（ｂ）に示すように、初期配向状態で９０度ツイストしたホモジニアス配向から、櫛歯電極間に電圧を印加することで、再配向状態として、電極間は基板面に略平行なホモジニアス配向状態と、電極上は基板面に垂直なホメオトロピック配向状態とを形成させる。
【００４６】
しかし、この構成では、電界を増加するにつれ２種類の液晶分子の再配向状態が相補的に作用し、より明るい表示が可能となるが、液晶分子のチルト角を平均的に高くする必要があるため、視野角特性が狭くなるという欠点があった。
【００４７】
一方、本発明の横電界方式の液晶表示装置では、広視野角特性と良好な開口率とを得るため、画素電極と対向電極との間に電圧を印加した場合でも、表示像に寄与する液晶分子の再配向する部分は、できる限り基板面に平行なホモジニアス配向状態を保持させ、透明導電膜の電極上では、初期配向方向から回転する角度αに対応して、電極上の透過率が、電極間の透過率と相補的に作用して、実質的に開口率を向上させる構成とする。
【００４８】
なお、本明細書では、ホモジニアス配向状態とは、液晶層内の液晶分子が、できる限り基板面あるいは液晶層の界面に平行なチルト（起き上がり）角を有する状態で、より具体的には、基板面あるいは液晶層の界面からのチルト角が４５度未満の配向状態とする。したがって、ホメオトロピック配向状態とは、基板面あるいは液晶層の界面からのチルト角が４５度を越える場合とする。
【００４９】
図４１Ａ（Ｆｉｇ．４１Ａ、以下同様）に、基板面に略平行方向の電界を発生させる電極構成における液晶層内の電位分布の例を示す。
【００５０】
図中の実線は、等電位線であり、電界ベクトルは等電位線に垂直な方向に与えられる。電界ベクトルＥは、電極の中心上では基板面に垂直方向の成分Ｅｙしか発生しないが、中心部以外は基板面に水平方向の成分Ｅｘも発生する。この水平成分、すなわち横電界成分Ｅｘが発生している領域では、図４１Ｂ及び４１Ｃに示すように、電極間の液晶分子は、初期配向方向ＲＤＲから横電界Ｅｘ方向に回転角αだけ回転する。
【００５１】
一方、電極上の液晶分子は、液晶中の弾性場により、電極間の液晶分子の回転につられて回転する。したがって、電極上の中心の液晶分子は横電界は印加されていないが、弾性場により、まわりの液晶分子と同方向に回転する。つまり、回転角αは、電極間では大きく、電極上では減少し、電極中央部上で最小となる。
【００５２】
この様子をシミュレーションした結果を図４２Ａ〜Ｃに示す。
【００５３】
なお、本例のシミュレーションは、液晶分子の初期ホモジニアス配向状態として、液晶層の初期ツイスト角がほぼ零で、初期配向方向ＲＤＲと印加電界Ｅｘとのなす初期配向角φＬＣ＝７５度とし、液晶層の上下界面付近の液晶分子の初期プレチルト角を零度に設定し、更に、偏光板の一方の透過軸を前記初期配向方向ＲＤＲと一致させ、他方の偏光板の透過軸を直交させるクロスニコル配置し、複屈折モードで表示をする構成例で行った。
【００５４】
この時の光透過率Ｔ／Ｔ0は、次式で表される。
【００５５】
Ｔ／Ｔ0＝ｓｉｎ2(２αeff)・ｓｉｎ2(πｄeff・Δｎ／λ)…（１）
ここで、αeffは、液晶層の実効的な光軸と偏光透過軸とのなす角で、本例では、液晶分子の回転角αの液晶層厚み方向の実効値であり、一様な回転を想定した場合の平均値として扱える見かけの値である。
【００５６】
また、ｄeffは、複屈折性を有する実効的な液晶層の厚み、Δｎは、屈折率異方性、λは、光の波長を示す。
【００５７】
（１）式において、印加電界Ｅｘ時には、その強度に応じてαeffの値が増大し、４５度の時最大になる。
【００５８】
更に、本例のシミュレーションでは、液晶層のリタデーションΔｎ・ｄeffを光の波長λの２分の１に選定し複屈折零次モードを実現し、誘電率異方性Δεは正に設定している。
【００５９】
図４２Ａは、最大付近の明表示がえられる電圧を透明なＩＴＯ電極に印加した場合の等電位線の状態を示す特性図で、縦軸に液晶層の厚み（厚み４．０μｍ）を、横軸に電極の相対的位置関係を示す。なお、図中の数値は、規格化された電位強度を示す。
【００６０】
また、図４２Ｂおよび図４２Ｃは、この等電位線の状態から形成される横電界成分Ｅｘを印加した時の液晶層内の液晶分子の回転角αおよびチルト（起き上がり）角を示す。
【００６１】
図４２Ｃに示すように、電圧印加時でも、電極上液晶分子はほとんど起き上がることなく、本例では、液晶層の厚み方向全てにおいて、チルト角は８°以下であり、更に、図４２Ｂに示すように、電極上の液晶分子も、液晶層の中央付近では、約１５〜３５゜回転している。
【００６２】
なお、図４２Ｃに示すチルト角の符号は、便宜上、図面において、右上がりの起き上がりを正に、左上がりの起き上がりを負としている。したがって、本発明の方式では，電極上でも液晶分子の回転角αが変化し透過率を変化させることができるのである。
【００６３】
この動作と最も関係があるのが、液晶のツイスト弾性定数Ｋ２であり、このツイスト弾性定数Ｋ２は、小さいほうが好ましく、小さいほど電極上の液晶分子は、電極間の液晶分子の影響を受け、電極間の液晶分子の回転角αに近づくように回転する。
【００６４】
図４１Ｄに、ツイスト弾性定数Ｋ２を約１０×１０-12Ｎ（ニュートン）とする場合の電極上および電極間の透過率の分布を摸式的に示す。
【００６５】
電極が透明である場合は、前述した電極上の液晶分子の再配向動作により、電極間のＡ部分の透過率の平均透過率の５〜３０％が、電極上でのＢ部分の透過率の平均値透過率となる。
【００６６】
また、後述するように、ツイスト弾性定数Ｋ２を２．０×１０-12Ｎ（ニュートン）以下にすれば、電極間のＡ部分の透過率の平均透過率の５０％以上が、電極上でのＢ部分の透過率の平均値透過率となることが分かった。したがって、全体部分の平均透過率は、Ａ＋Ｂ部分の透過率の平均値透過率となり、引き上げられる。
【００６７】
つまり、従来全く光を透過させない金属層で構成されたものと比べて各画素当りの開口率を実質的に向上させることができるようになる。
【００６８】
本例のシミュレーションでは、初期プレチルト角を零度に設定して計算しているが、実際は、液晶層の配向膜との界面付近の初期プレチルト角が約１０度以下、好ましくは６度以下にラビング処理にて設定することが必要である。また、後述する実施例では、約５度に設定している。
【００６９】
このような範囲に初期プレチルト角を設定することで、液晶層界面の液晶分子を基板面内方向に規制することができ、電界印加時でも電極上の液晶層の平均チルト角は、４５度未満を維持できることになる。つまり、電界印加時でも、電極上の液晶が、いわゆるホメオトロピック配向となることを防止できる。
【００７０】
図４４は、横電界方式の液晶表示装置において、液晶層内の液晶分子のチルト角と、全方位でコントラスト比が１０以上となる視野角範囲を示すシミュレーション結果の特性図の一例である。
【００７１】
すなわち、チルト角が、３０度程度であれば、表示面に対して垂直方向から約４０度傾斜した視野角範囲内の全方位でコントラスト比が１０以上となり、ほぼ、従来の縦電界方式の液晶表示装置と同等の特性が得られる。更に、チルト角を小さくするにつれ、視野角範囲は拡大し、１０度程度であれば、約８０度傾斜した視野角範囲内まで、５度以下であれば、ほぼ全域まで広がり、広視野角特性が得られる。
【００７２】
本実施例では、電界無印加時および電界印加時の電極間および透明電極上の液晶層内の液晶分子の平均チルト角を常に低減するため、後述する配向膜ＯＲＩ１、ＯＲＩ２のラビング方向は、２枚の基板ＳＵＢ１、ＳＵＢ２側の液晶層の界面の液晶分子の初期プレチルト角がスプレイ状態となる様に初期配向状態を設定し、液晶層の中央部付近の液晶分子ができるかぎり界面と平行になるようにする。
【発明を実施するための最良の形態】
【００７３】
本発明、本発明の更に他の目的及び本発明の更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。
【実施例１】
【００７４】
《アクティブマトリクス液晶表示装置》
以下、アクティブマトリクス方式のカラー液晶表示装置に本発明を適用した実施例を説明する。なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
《マトリクス部（画素部）の平面構成》
図１は本発明のアクティブマトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図である。（図の斜線部分は透明導電膜ｇ２を示す。）
図１に示すように、各画素は走査信号線（ゲート信号線または水平信号線）ＧＬと、対向電圧信号線（対向電極配線）ＣＬと、隣接する２本の映像信号線（ドレイン信号線または垂直信号線）ＤＬとの交差領域内（４本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃｓｔｇ、画素電極ＰＸおよび対向電極ＣＴを含む。走査信号線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線ＤＬは上下方向に延在し、左右方向に複数本配置されている。画素電極ＰＸはソース電極ＳＤ１を介して薄膜トランジスタＴＦＴと接続され、対向電極ＣＴは対向電圧信号線ＣＬと一体になっている。
【００７５】
映像信号線ＤＬに沿って上下に隣接する２画素では、図１のＡ線で折曲げたとき、平面構成が重なり合う構成となっている。これは、対向電圧信号線ＣＬを映像信号線ＤＬに沿って上下に隣接する２画素で共通化し、対向電圧信号線ＣＬの電極幅を拡大することにより、対向電圧信号線ＣＬの抵抗を低減するためである。これにより、外部回路から左右方向の各画素の対向電極ＣＴへ対向電圧を十分に供給するためことが容易になる。
【００７６】
画素電極ＰＸと対向電極ＣＴは互いに対向し、各画素電極ＰＸと対向電極ＣＴとの間の電界により液晶ＬＣの光学的な状態を制御し、表示を制御する。画素電極ＰＸと対向電極ＣＴは櫛歯状に構成され、それぞれ、図の上下方向に長細い電極となっている。
【００７７】
１画素内の対向電極ＣＴの本数Ｏ（櫛歯の本数）は、画素電極ＰＸの本数（櫛歯の本数）ＰとＯ＝Ｐ＋１の関係を必ず持つように構成する（本実施例では、Ｏ＝３、Ｐ＝２）。これは、対向電極ＣＴと画素電極ＰＸを交互に配置し、かつ、対向電極ＣＴを映像信号線ＤＬに必ず隣接させるためである。これにより、対向電極ＣＴと画素電極ＰＸの間の電界が、映像信号線ＤＬから発生する電界から影響を受けないように、対向電極ＣＴで映像信号線ＤＬからの電気力線をシールドすることができる。対向電極ＣＴは、後述の対向電圧信号線ＣＬにより常に外部から電位を供給されているため、電位は安定している。そのため、映像信号線ＤＬに隣接しても、電位が変動がほとんどない。また、これにより、画素電極ＰＸの映像信号線ＤＬからの幾何学的な位置が遠くなるので、画素電極ＰＸと映像信号線ＤＬの間の寄生容量が大幅に減少し、画素電極電位Ｖｓの映像信号電圧による変動も抑制できる。これらにより、上下方向に発生するクロストーク（縦スミアと呼ばれる画質不良）を抑制することができる。
【００７８】
画素電極ＰＸと対向電極ＣＴの電極幅はそれぞれ６μｍとする。これは、液晶層の厚み方向に対して、液晶層全体に十分な電界を印加するために、後述の液晶層の厚み３．９μｍよりも十分大きく設定し、かつ開口率を大きくするためにできるだけ細くする。また、映像信号線ＤＬの電極幅は断線を防止するために、画素電極ＰＸと対向電極ＣＴに比較して若干広く８μｍとする。ここで、映像信号線ＤＬの電極幅が、隣接する対向電極ＣＴの電極幅の２倍以下になるように設定する。または、映像信号線ＤＬの電極幅が歩留りの生産性から決まっている場合には、映像信号線ＤＬに隣接する対向電極ＣＴの電極幅を映像信号線ＤＬの電極幅の１／２以上にする。これは、映像信号線ＤＬから発生する電気力線をそれぞれ両脇の対向電極ＣＴで吸収するためであり、ある電極幅から発生する電気力線を吸収するには、それと同一幅以上の電極幅を持つ電極が必要である。したがって、映像信号線ＤＬの電極の半分（４μｍずつ）から発生する電気力線をそれぞれ両脇の対向電極ＣＴが吸収しればよいため、映像信号線ＤＬに隣接する対向電極ＣＴの電極幅が１／２以上とする。これにより、映像信号の影響により、クロストークが発生する、特に上下方向（縦方向のクロストーク）を防止する。
【００７９】
走査信号線ＧＬは末端側の画素（後述の走査電極端子ＧＴＭの反対側）のゲート電極ＧＴに十分に走査電圧が印加するだけの抵抗値を満足するように電極幅を設定する。また、対向電圧信号線ＣＬも末端側の画素（後述の共通バスラインＣＢの反対側）の対向電極ＣＴに十分に対向電圧が印加できるだけの抵抗値を満足するように電極幅を設定する。
【００８０】
一方、画素電極ＰＸと対向電極ＣＴの間の電極間隔は、用いる液晶材料によって変える。これは、液晶材料によって最大透過率を達成する電界強度が異なるため、電極間隔を液晶材料に応じて設定し、用いる映像信号駆動回路（信号側ドライバ）の耐圧で設定される信号電圧の最大振幅の範囲で、最大透過率が得られるようにするためである。後述の液晶材料を用いると電極間隔は、１６μｍとなる。
《マトリクス部（画素部）の断面構成》
図２は図１の３−３切断線における断面を示す図、図３は図１の４−４切断線における薄膜トランジスタＴＦＴの断面図、図４は図１の５−５切断線における蓄積容量Ｃｓｔｇの断面を示す図である。図２〜図４に示すように、液晶層ＬＣを基準にして下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタＴＦＴ、蓄積容量Ｃｓｔｇおよび電極群が形成され、上部透明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮光用ブラックマトリクスパターンＢＭが形成されている。
【００８１】
また、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの内側（液晶ＬＣ側）の表面には、液晶の初期配向を制御する配向膜ＯＲＩ１、ＯＲＩ２が設けられており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの外側の表面には、偏光軸が直交して配置された（クロスニコル配置）偏光板が設けられている。
《ＴＦＴ基板》
まず、下側透明ガラス基板ＳＵＢ１側（ＴＦＴ基板）の構成を詳しく説明する。
《薄膜トランジスタＴＦＴ》
薄膜トランジスタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加すると、ソース−ドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。
【００８２】
薄膜トランジスタＴＦＴは、図３に示すように、ゲート電極ＧＴ、ゲート絶縁膜ＧＬ、ｉ型（真性、ｉｎｔｒｉｎｓｉｃ、導電型決定不純物がドープされていない）非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。
《ゲート電極ＧＴ》
ゲート電極ＧＴは走査信号線ＧＬと連続して形成されており、走査信号線ＧＬの一部の領域がゲート電極ＧＴとなるように構成されている。ゲート電極ＧＴは薄膜トランジスタＴＦＴの能動領域を超える部分であり、ｉ型半導体層ＡＳを完全に覆うよう（下方からみて）それより大き目に形成されている。これにより、ゲート電極ＧＴの役割のほかに、ｉ型半導体層ＡＳに外光やバックライト光が当たらないように工夫されている。本例では、ゲート電極ＧＴは、単層の導電膜ｇ１で形成されている。導電膜ｇ１としては例えばスパッタで形成されたアルミニウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極酸化膜ＡＯＦが設けられている。
《走査信号線ＧＬ》
走査信号線ＧＬは導電膜ｇ１で構成されている。この走査信号線ＧＬの導電膜ｇ１はゲート電極ＧＴの導電膜ｇ１と同一製造工程で形成され、かつ一体に構成されている。この走査信号線ＧＬにより、外部回路からゲート電圧Ｖｇをゲート電極ＧＴに供給する。また、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設けられている。なお、映像信号線ＤＬと交差する部分は映像信号線ＤＬとの短絡の確率を小さくするため細くし、また、短絡しても、レーザートリミングで切り離すことができるように二股にしている。
《対向電極ＣＴ》
対向電極ＣＴはゲート電極ＧＴおよび走査信号線ＧＬと同層の導電膜ｇ１で構成されている。また、対向電極ＣＴ上にもＡｌの陽極酸化膜ＡＯＦが設けられている。対向電極ＣＴには対向電圧Ｖｃｏｍが印加されるように構成されている。本実施例では、対向電圧Ｖｃｏｍは映像信号線ＤＬに印加される最小レベルの駆動電圧Ｖｄｍｉｎと最大レベルの駆動電圧Ｖｄｍａｘとの中間直流電位から、薄膜トランジスタ素子ＴＦＴをオフ状態にするときに発生するフィードスルー電圧ΔＶｓ分だけ低い電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。
《対向電圧信号線ＣＬ》
対向電圧信号線ＣＬは導電膜ｇ１で構成されている。この対向電圧信号線ＣＬの導電膜ｇ１はゲート電極ＧＴ、走査信号線ＧＬおよび対向電極ＣＴの導電膜ｇ１と同一製造工程で形成され、かつ対向電極ＣＴと一体に構成されている。この対向電圧信号線ＣＬにより、外部回路から対向電圧Ｖｃｏｍを対向電極ＣＴに供給する。また、対向電圧信号線ＣＬ上にもＡｌの陽極酸化膜ＡＯＦが設けられている。なお、映像信号線ＤＬと交差する部分は、走査信号線ＧＬと同様に映像信号線ＤＬとの短絡の確率を小さくするため細くし、また、短絡しても、レーザートリミングで切り離すことができるように二股にしている。
《絶縁膜ＧＩ》
絶縁膜ＧＩは、薄膜トランジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層ＡＳに電界を与えるためのゲート絶縁膜として使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとしては例えばプラズマＣＶＤで形成された窒化シリコン膜が選ばれ、１２００〜２７００Åの厚さに（本実施例では、２４００Å程度）形成される。ゲート絶縁膜ＧＩは、マトリクス部ＡＲの全体を囲むように形成され、周辺部は外部接続端子ＤＴＭ、ＧＴＭを露出するよう除去されている。絶縁膜ＧＩは走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬの電気的絶縁にも寄与している。
《ｉ型半導体層ＡＳ》
ｉ型半導体層ＡＳは、非晶質シリコンで、２００〜２２００Åの厚さに（本実施例では、２０００Å程度の膜厚）で形成される。層ｄ０はオーミックコンタクト用のリン（Ｐ）をドープしたＮ(＋)型非晶質シリコン半導体層であり、下側にｉ型半導体層ＡＳが存在し、上側に導電層ｄ１（ｄ２）が存在するところのみに残されている。
【００８３】
ｉ型半導体層ＡＳは走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬとの交差部（クロスオーバ部）の両者間にも設けられている。この交差部のｉ型半導体層ＡＳは交差部における走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬとの短絡を低減する。
《ソース電極ＳＤ１、ドレイン電極ＳＤ２》
ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれは、Ｎ(＋)型半導体層ｄ０に接触する導電膜ｄ１とその上に形成された導電膜ｄ２とから構成されている。
【００８４】
導電膜ｄ１はスパッタで形成したクロム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本実施例では、６００Å程度）で形成される。Ｃｒ膜は膜厚を厚く形成するとストレスが大きくなるので、２０００Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ(＋)型半導体層ｄ０との接着性を良好にし、導電膜ｄ２のＡｌがＮ(＋)型半導体層ｄ０に拡散することを防止する（いわゆるバリア層の）目的で使用される。導電膜ｄ１として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＷＳｉ2）膜を用いてもよい。
【００８５】
導電膜ｄ２はＡｌのスパッタリングで３０００〜５０００Åの厚さに（本実施例では、４０００Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗値を低減したり、ゲート電極ＧＴやｉ型半導体層ＡＳに起因する段差乗り越えを確実にする（ステップカバーレッジを良くする）働きがある。
【００８６】
導電膜ｄ１、導電膜ｄ２を同じマスクパターンでパターニングした後、同じマスクを用いて、あるいは導電膜ｄ１、導電膜ｄ２をマスクとして、Ｎ(＋)型半導体層ｄ０が除去される。つまり、ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０は導電膜ｄ１、導電膜ｄ２以外の部分がセルフアラインで除去される。このとき、Ｎ(＋)型半導体層ｄ０はその厚さ分は全て除去されるようエッチングされるので、ｉ型半導体層ＡＳも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。
《映像信号線ＤＬ》
映像信号線ＤＬはソース電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜ｄ２、第３導電膜ｄ３で構成されている。また、映像信号線ＤＬはドレイン電極ＳＤ２と一体に形成されている。
《画素電極ＰＸ》
画素電極ＰＸは、透明導電層ｇ２で形成されている。この透明導電膜ｇ２はスパッタリングで形成された透明導電膜（Ｉｎｄｉｕｍ-Ｔｉｎ−Ｏｘｉｄｅ・・ＩＴＯ：ネサ膜）からなり、１００〜２０００Åの厚さに（本実施例では、１４００Å程度の膜厚）形成される。
【００８７】
画素電極が本実施例のように透明になることにより、その部分の透過光により、白表示を行う時の最大透過率が向上するため、画素電極が不透明な場合よりも、より明るい表示を行うことができる。この時、後述するように、電圧無印加時には、液晶分子は初期の配向状態を保ち、その状態で黒表示をするように偏光板の配置を構成する（ノーマリブラックモードにする）にしているので、画素電極を透明にしても、その部分の光を透過することがなく、良質な黒を表示することができる。これにより、最大透過率が向上させ、かつ十分なコントラスト比を達成することができる。
《蓄積容量Ｃｓｔｇ》
画素電極ＰＸは、薄膜トランジスタＴＦＴと接続される端部と反対側の端部において、対向電圧信号線ＣＬと重なるように形成されている。この重ね合わせは、図４からも明らかなように、画素電極ＰＸを一方の電極ＰＬ２とし、対向電圧信号ＣＬを他方の電極ＰＬ１とする蓄積容量（静電容量素子）Ｃｓｔｇを構成する。この蓄積容量Ｃｓｔｇの誘電体膜は、薄膜トランジスタＴＦＴのゲート絶縁膜として使用される絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。
【００８８】
図１に示すように平面的には蓄積容量Ｃｓｔｇは対向電圧信号線ＣＬの導電膜ｇ１の幅を広げた部分に形成されている。
《保護膜ＰＳＶ１》
薄膜トランジスタＴＦＴ上には保護膜ＰＳＶ１が設けられている。保護膜ＰＳＶ１は主に薄膜トランジスタＴＦＴを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸化シリコン膜や窒化シリコン膜で形成されており、１μｍ程度の膜厚で形成する。
【００８９】
保護膜ＰＳＶ１は、マトリクス部ＡＲの全体を囲むように形成され、周辺部は外部接続端子ＤＴＭ、ＧＴＭを露出するよう除去されている。保護膜ＰＳＶ１とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスｇｍを薄くされる。従って、保護効果の高い保護膜ＰＳＶ１は周辺部もできるだけ広い範囲に亘って保護するようゲート絶縁膜ＧＩよりも大きく形
成されている。
《カラーフィルタ基板》
次に、図１、図２に戻り、上側透明ガラス基板ＳＵＢ２側（カラーフィルタ基板）の構成を詳しく説明する。
《遮光膜ＢＭ》
上部透明ガラス基板ＳＵＢ２側には、不要な間隙部（画素電極ＰＸと対向電極ＣＴの間以外の隙間）からの透過光が表示面側に出射して、コントラスト比等を低下させないように遮光膜ＢＭ（いわゆるブラックマトリクス）を形成している。遮光膜ＢＭは、外部光またはバックライト光がｉ型半導体層ＡＳに入射しないようにする役割も果たしている。すなわち、薄膜トランジスタＴＦＴのｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび大き目のゲート電極ＧＴによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。
【００９０】
図１に示す遮光膜ＢＭの閉じた多角形の輪郭線は、その内側が遮光膜ＢＭが形成されない開口を示している。この輪郭線のパターンは１例であり、より開口部分を大きくする場合には、図１の点線の遮光膜ＢＭ１の様にすることもできる。図１中の拡大された領域は電界方向が乱れるが、その部分の表示は、画素内の映像情報に１対１で対応し、かつ、黒の場合には黒、白の場合には白になるため、表示の一部として利用することが可能である。また、図の上下方向の境界線は上下基板の合わせ精度によって決まり、合わせ精度が映像信号線ＤＬに隣接する対向電極ＣＴの電極幅よりも良い場合には、対向電極の幅の間に設定れば、より開口部を拡大することができる。
【００９１】
遮光膜ＢＭは光に対する遮蔽性を有し、かつ、画素電極ＰＸと対向電極ＣＴの間の電界に影響を与えないように絶縁性の高い膜で形成されており、本実施例では黒色の顔料をレジスト材に混入し、１.２μｍ程度の厚さで形成している。
【００９２】
遮光膜ＢＭは各画素の周囲に格子状に形成され、この格子で１画素の有効表示領域が仕切られている。従って、各画素の輸郭が遮光膜ＢＭによってはっきりとする。つまり、遮光膜ＢＭは、ブラックマトリクスとｉ型半導体層ＡＳに対する遮光との２つの機能をもつ。
【００９３】
遮光膜ＢＭは周辺部にも額縁状に形成され、そのパターンはドット状に複数の開口を設けた図１に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜ＢＭは、シール部ＳＬの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。他方、この遮光膜ＢＭは基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に留められ、基板ＳＵＢ２の切断領域を避けて形成されている。
《カラーフィルタＦＩＬ》
カラーフィルタＦＩＬは画素に対向する位置に赤、緑、青の繰り返しでストライプ状に形成される。カラーフィルタＦＩＬは遮光膜ＢＭのエッジ部分と重なるように形成されている。
【００９４】
カラーフィルタＦＩＬは次のように形成することができる。まず、上部透明ガラス基板ＳＵＢ２の表面にアクリル系樹脂等の染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタＲを形成する。つぎに、同様な工程を施すことによって、緑色フィルタＧ、青色フィルタＢを順次形成する。
《オーバーコート膜ＯＣ》
オーバーコート膜ＯＣはカラーフィルタＦＩＬの染料の液晶ＬＣへの漏洩の防止、および、カラーフィルタＦＩＬ、遮光膜ＢＭによる段差の平坦化のために設けられている。オーバーコート膜ＯＣはたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。
《液晶層および偏向板》
次に、液晶層、配向膜、偏光板等について説明する。
《液晶層》
液晶材料ＬＣとしては、誘電率異方性Δεが正でその値が１３．２、屈折率異方性Δｎが０．０８１（５８９ｎｍ、２０℃）のネマティック液晶を用いる。液晶層の厚み（ギャップ）は、３．９μｍとし、リタデーションΔｎ・ｄは０．３１６とする。このリタデーションΔｎ・ｄの値により、後述の配向膜と偏光板と組み合わせ、液晶分子がラビング方向から電界方向に４５゜回転したとき最大透過率を得ることができ、可視光の範囲ないで波長依存性がほとんどない透過光を得ることができる。なお、液晶層の厚み（ギャップ）は、ポリマビーズで制御している。
【００９５】
なお、液晶材料ＬＣは、特に限定したものではなく、誘電率異方性Δεは負でもよい。また、誘電率異方性Δεは、その値が大きいほうが、駆動電圧が低減できる。また、屈折率異方性Δｎは小さいほうが、液晶層の厚み（ギャップ）を厚くでき、液晶の封入時間が短縮され、かつギャップばらつきを少なくすることができる。
【００９６】
また、液晶材料の材料物性と透明導電膜の対向電極部分あるいは画素電極部分での透過光強度の関係を調べると、液晶材料のツイスト弾性定数Ｋ２に大きく依存することが分かった。これは電極間の開口部において光透過をもたらす横電界による面内ツイスト変形の、透明導電膜の電極上部での減衰が、上記の液晶材料のツイスト弾性定数Ｋ２に応じた固有の曲率で生じるためである。したがって、透明導電膜の電極部分での光透過をより大きくして、この透明導電膜の電極を含んだ開口部全体の輝度を向上させるには、ツイスト弾性定数Ｋ２の小さな液晶材料を用いて、上記の減衰曲率を小さくすればよい。ツイスト弾性定数Ｋ２の効果については、実施例１１で更に記載する。
【００９７】
本実施例１では、ツイスト弾性定数Ｋ２として、室温で、５．１×１Ｏ-12Ｎ（ニュートン）を使用している。
【００９８】
なお、ツイスト弾性定数Ｋ２の測定方法は、例えば、非特許文献２に記載があり、ツイストした液晶セルのしきい値電圧測定から求めることができる。
《配向膜》
配向膜ＯＲＩとしては、ポリイミドを用いる。ラビング方向は上下基板で互いに平行にし、初期配向方向ＲＤＲと印加電界方向ＥＤＲ（Ｅｘ）とのなす初期配向角φＬＣは７５°とする。図１９にその関係を示す。
【００９９】
なお、初期配向方向ＲＤＲと印加電界方向ＥＤＲとのなす初期配向角φＬＣは、液晶材料の誘電率異方性Δεが正であれば、４５℃以上９０℃未満、誘電率異方性Δεが負であれば、００を超え４５°以下でなければならない。
【０１００】
さらに、本実施例では、ラビング方向を配向膜ＯＲＩ１、ＯＲＩ２で互いに平行することで、電極間及び電極上の表示に寄与する液晶層の上下界面の液晶分子の初期プレチルト角が、スプレイ状態となり、液晶分子が互いに光学特性を補償する効果を出し、広い視野角特性が得られる。
【０１０１】
また、ラビング方向を配向膜ＯＲＩ１、ＯＲＩ２で互いに反平行することで、液晶層の上下界面の液晶分子のプレチルト角がパラレル状態となり、平均の液晶層内のチルト角は、より増加するが、１０度以下にプレチルト角を設定することで、本発明の同様な効果が得られる。
《偏光板》
偏光板ＰＯＬとしては、日東電工社製Ｇ１２２０ＤＵを用い、下側の偏光板ＰＯＬ１の偏光透過軸ＭＡＸ１をラビング方向ＲＤＲと一致させ、上側の偏向板ＰＯＬ２の偏光透過軸ＭＡＸ２を、それに直交させる。図１９にその関係を示す。これにより、本発明の画素に印加される電圧（画素電極ＰＸと対向電極ＣＴの間の電圧）を増加させるに伴い、透過率が上昇するノーマリクローズ特性を得ることができ、また、電圧無印加時には、良質な黒表示ができる。
【０１０２】
また、偏光板ＰＯＬ２自体には、外部からの静電気の影響を防止するため、その比抵抗値を低減する目的で、透明導電膜が一面に形成されている。この透明導電膜は、上基板ＳＵＢ２と上偏光板ＰＯＬ２との間に形成しても良い。
《マトリクス周辺の構成》
図５は上下のガラス基板ＳＵＢ１、ＳＵＢ２を含む表示パネルＰＮＬのマトリクス（ＡＲ）周辺の要部平面を示す図である。また、図６は、左側に走査回路が接続されるべき外部接続端子ＧＴＭ付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。
【０１０３】
このパネルの製造では、小さいサイズであればスループット向上のため１枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。図５、図６は後者の例を示すもので、図５、図６の両図とも上下基板ＳＵＢ１、ＳＵＢ２の切断後を表しており、ＬＮは両基板の切断前の縁を示す。いずれの場合も、完成状態では外部接続端子群Ｔｇ、Ｔｄおよび端子ＣＯＴ（添字略）が存在する（図で上辺と左辺の）部分はそれらを露出するように上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ１よりも内側に制限されている。端子群Ｔｇ、Ｔｄはそれぞれ後述する走査回路接続用端子ＧＴＭ、映像信号回路接続用端子ＤＴＭとそれらの引出配線部を集積回路チップＣＨＩが搭載されたテープキャリアパッケージＴＣＰ（図１６、図１７）の単位に複数本まとめて名付けたものである。各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。これは、パッケージＴＣＰの配列ピッチ及び各パッケージＴＣＰにおける接続端子ピッチに表示パネルＰＮＬの端子ＤＴＭ、ＧＴＭを合わせるためである。また、対向電極端子ＣＴＭは、対向電極ＣＴに対向電圧を外部回路から与えるための端子である。マトリクス部の対向電圧信号線ＣＬは、走査回路用端子ＧＴＭの反対側（図では右側）に引き出し、各対向電圧信号線を共通バスラインＣＢで一纏めにして、対向電極端子ＣＴＭに接続している。
【０１０４】
透明ガラス基板ＳＵＢ１、ＬＳＵＢ２の間にはその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣを封止するようにシールパターンＳＬが形成される。シール材は例えばエポキシ樹脂から成る。
【０１０５】
配向膜ＯＲＩ１、ＯＲＩ２の層は、シールパターンＳＬの内側に形成される。偏光板ＰＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透明ガラス基板ＳＵＢ２の外側の表面に構成されている。液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパターンＳＬで仕切られた領域に封入されている。下部配向膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成される。
【０１０６】
この液晶表示装置は、下部透明ガラス基板ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。
《ゲート端子部》
図７Ａは表示マトリクスの走査信号線ＧＬからその外部接続端子ＧＴＭまでの接続構造を示す平面図であり、図７Ｂは、図７ＡのＢ−Ｂ切断線における断面を示している。なお、同図は図５右中央付近に対応し、斜め配線の部分は便宜状一直線状で表した。
【０１０７】
ＡＯはホトレジスト直接描画の境界線、言い換えれば選択的陽極酸化のホトレジストパターンである。従って、このホトレジストは陽極酸化後除去され、図に示すパターンＡＯは完成品としては残らないが、ゲート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選択的に形成されるのでその軌跡が残る。平面図において、ホトレジストの境界線ＡＯを基準にして左側はレジストで覆い陽極酸化をしない領域、右側はレジストから露出され陽極酸化される領域である。陽極酸化されたＡｌ層ｇ１は表面にその酸化物Ａｌ2Ｏ3膜ＡＯＦが形成され下方の導電部は体積が減少する。勿論、陽極酸化はその導電部が残るように適切な時間、電圧などを設定して行われる。
【０１０８】
図中Ａｌ層ｇ１は、判り易くするためハッチを施してあるが、陽極化成されない領域は櫛状にパターニングされている。これは、Ａｌ層の幅が広いと表面にホイスカが発生するので、１本１本の幅は狭くし、それらを複数本並列に束ねた構成とすることにより、ホイスカの発生を防ぎつつ、断線の確率や導電率の犠牲を最低限に押さえる狙いである。
【０１０９】
ゲート端子ＧＴＭはＡｌ層ｇ１と、更にその表面を保護し、かつ、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋｅｇｅ）との接続の信頼性を向上させるための透明導電層ｇ２とで構成されている。この透明導電膜ｇ２は画素電極ＰＸと同一工程で形成された透明導電膜ＩＴＯを用いている。またＡｌ層ｇ１上及びその側面部に形成された導電層ｄ１及びｄ２は、Ａｌ層と透明導電層ｇ２との接続不良を補うために、Ａｌ層と透明導電層ｇ２の両方に接続性の良いＣｒ層ｄ１を接続し、接続抵抗の低減を図るためのものであり、導電層ｄ２は導電層ｄ１と同一マスク形成しているために残っているものである。
【０１１０】
平面図において、ゲート絶縁膜ＧＩはその境界線よりも右側に、保護膜ＰＳＶ１もその境界線よりも右側に形成されており、左端に位置する端子部ＧＴＭはそれらから露出し外部回路との電気的接触ができるようになっている。図では、ゲート線ＧＬとゲート端子の一つの対のみが示されているが、実際はこのような対が図７Ａ、Ｂに示すように上下に複数本並べられ端子群Ｔｇ（図５）が構成され、ゲート端子の左端は、製造過程では、基板の切断領域を越えて延長され配線ＳＨｇ（図示せず）によって短絡される。製造過程におけるこのような短絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲＩ１のラビング時等の静電破壊防止に役立つ。
《ドレイン端子ＤＴＭ》
図８Ａは映像信号線ＤＬからその外部接続端子ＤＴＭまでの接続を示す平面図を示し、図８Ｂは、図８ＡのＢ−Ｂ切断線における断面を示す。なお、同図は図５右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板ＳＵＢ１の上端部に該当する。
【０１１１】
ＴＳＴｄは検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるよう配線部より幅が広げられている。同様に、ドレイン端子ＤＴＭも外部回路との接続ができるよう配線部より幅が広げられている。外部接続ドレイン端子ＤＴＭは上下方向に配列され、ドレイン端子ＤＴＭは、図５に示すように端子群Ｔｄ（添字省略）を構成し基板ＳＵＢ１の切断線を越えて更に延長され、製造過程中は静電破壊防止のためその全てが互いに配線ＳＨｄ（図示せず）によって短絡される。検査端子ＴＳＴｄは図８Ａに示すように一本置きの映像信号線ＤＬに形成される。
【０１１２】
ドレイン接続端子ＤＴＭは透明導電層ｇ２単層で形成されており、ゲート絶縁膜ＧＩを除去した部分で映像信号線ＤＬと接続されている。この透明導電膜ｇ２はゲート端子ＧＴＭの時と同様に画素電極ＰＸと同一工程で形成された透明導電膜ＩＴＯを用いている。ゲート絶縁膜ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁膜ＧＩの縁をテーパ状にエッチングするためのものである。ドレイン端子ＤＴＭ上では外部回路との接続を行うため保護膜ＰＳＶ１は勿論のこと取り除かれている。
【０１１３】
マトリクス部からドレイン端子部ＤＴＭまでの引出配線は、映像信号線ＤＬと同じレベルの層ｄ１、ｄ２が保護膜ＰＳＶ１の途中まで構成されており、保護膜ＰＳＶ１の中で透明導電膜ｇ２と接続されている。これは、電触し易いＡｌ層ｄ２を保護膜ＰＳＶ１やシールパターンＳＬでできるだけ保護する狙いである。
《対向電極端子ＣＴＭ》
図９Ａは対向電圧信号線ＣＬからその外部接続端子ＣＴＭまでの接続を示す平面図を示し、図９Ｂは、図９ＡのＢ−Ｂ切断線における断面を示す。なお、同図は図５左上付近に対応する。
【０１１４】
各対向電圧信号線ＣＬは共通バスラインＣＢで一纏めして対向電極端子ＣＴＭに引き出されている。共通バスラインＣＢは導電層ｇ１の上に導電層ｄ１、導電層ｄ２を積層した構造となっている。これは、共通バスラインＣＢの抵抗を低減し、対向電圧が外部回路から各対向電圧信号線ＣＬに十分に供給されるようにするためである。本構造では、特に新たに導電層を負荷することなく、共通バスラインの抵抗を下げられるのが特徴である。共通バスラインＣＢの導電層ｇ１は導電層ｄ１、導電層ｄ２と電気的に接続されるように、陽極化成はされていない。また、ゲート絶縁膜ＧＩからも露出している。
【０１１５】
対向電極端子ＣＴＭは、導電層ｇ１の上に透明導電層ｇ２が積層された構造になっている。この透明導電膜ｇ２は他の端子の時と同様に画素電極ＰＸと同一工程で形成された透明導電膜ＩＴＯを用いている。透明導電層ｇ２により、その表面を保護し、電食等を防ぐために耐久性のよい透明導電層ｇ２で、導電層ｇ１を覆っている。
《表示装置全体等価回路》
表示マトリクス部の等価回路とその周辺回路の結線図を図１０に示す。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。ＡＲは複数の画素を二次元状に配列したマトリクス・アレイである。
【０１１６】
図中、Ｘは映像信号線ＤＬを意味し、添字Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応して付加されている。Ｙは走査信号線ＧＬを意味し、添字１、２、３、…、ｅｎｄは走査タイミングの順序に従って付加されている。
【０１１７】
走査信号線Ｙ（添字省略）は垂直走査回路Ｖに接続されており、映像信号線Ｘ（添字省略）は映像信号駆動回路Ｈに接続されている。
【０１１８】
ＳＵＰは１つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト（上位演算処理装置）からのＣＲＴ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報に交換する回路を含む回路である。
《駆動方法》
図１１に本発明の液晶表示装置の駆動波形を示す。
【０１１９】
実施例１では、対向電圧信号線ＣＬが、アルミニウムという低抵抗金属の導電膜ｇ１から形成されているため、負荷インピーダンスが少なく、対向電圧の波形変形が少なくなる。このため、対向電圧を交流化でき、信号線電圧を低減できる利点がある。
【０１２０】
すなわち、対向電圧をＶｃｈとＶｃｌの２値の交流矩型波にし、それに同期させて走査信号Ｖｇ（ｉ−１）、Ｖｇ（ｉ）の非選択電圧を１走査期間ごとに、ＶｇｌｈとＶｇｌｌの２値で変化させる。対向電圧の振幅値と非選択電圧の振幅値は同一にする。映像信号電圧は、液晶層に印加したい電圧から、対向電圧の振幅の１／２を差し引いた電圧である。
【０１２１】
対向電圧は直流でもよいが、交流化することで映像信号電圧の最大振幅を低減でき、映像信号駆動回路（信号側ドライバ）に耐圧の低いものを用いることが可能になる。後述する実施例２、３では、対向電圧信号線ＣＬが、透明導電膜ｇ２から形成されているため、比較的抵抗が高くなり、対向電圧は直流方式が好ましい。
《蓄積容量Ｃｓｔｇの働き》
蓄積容量Ｃｓｔｇは、画素に書き込まれた（薄膜トランジスタＴＦＴがオフした後の）映像情報を、長く蓄積するために設ける。本発明で用いている電界を基板面と平行に印加する方式では、電界を基板面に垂直に印加する方式と異なり、画素電極と対向電極で構成される容量（いわゆる液晶容量）がほとんど無いため、蓄積容量Ｃｓｔｇが映像情報を画素に蓄積することができない。したがって、電界を基板面と平行に印加する方式では、蓄積容量Ｃｓｔｇは必須の構成要素である。
【０１２２】
また、蓄積容量Ｃｓｔｇは、薄膜トランジスタＴＦＴがスイッチングするとき、画素電極電位Ｖｓに対するゲート電位変化ΔＶｇの影響を低減するようにも働く。この様子を式で表すと、次のようになる。
【０１２３】
ΔＶｓ＝[Ｃｇｓ/（Ｃｇｓ＋Ｃｓｔｇ＋Ｃｐｉｘ）]×ΔＶｇ
ここで、Ｃｇｓは薄膜トランジスタＴＦＴのゲート電極ＧＴとソース電極ＳＤ１との間に形成される寄生容量、Ｃｐｉｘは画素電極ＰＸと対向電極ＣＴとの間に形成される容量、ΔＶｓはΔＶｇによる画素電極電位の変化分いわゆるフィードスルー電圧を表わす。この変化分ΔＶｓは液晶ＬＣに加わる直流成分の原因となるが、保持容量Ｃｓｔｇを大きくすればする程、その値を小さくすることができる。液晶ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。
【０１２４】
前述したように、ゲート電極ＧＴはｉ型半導体層ＡＳを完全に覆うよう大きくされている分、ソース電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面積が増え、従って寄生容量Ｃｇｓが大きくなり、画素電極電位Ｖｓはゲート（走査）信号Ｖｇの影響を受け易くなるという逆効果が生じる。しかし、蓄積容量Ｃｓｔｇを設けることによりこのデメリットも解消することができる。
《製造方法》
つぎに、上述した液晶表示装置の基板ＳＵＢ１側の製造方法について図１２〜図１４を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は図３に示す薄膜トランジスタＴＦＴ部分、右側は図７に示すゲート端子付近の断面形状でみた加工の流れを示す。工程Ｂ、工程Ｄを除き工程Ａ〜工程Ｉは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりホトレジストを除去した段階を示している。なお、写真処理とは本説明ではホトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。
【０１２５】
工程Ａ、図１２
ＡＮ６３５ガラス（商品名）からなる下部透明ガラス基板ＳＵＢ１上に膜厚が３０００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａ１−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等からなる導電膜ｇ１をスパッタリングにより設ける。写真処理後、リン酸と硝酸と氷酢酸との混酸液で導電膜ｇ１を選択的にエッチングする。それによって、ゲート電極ＧＴ、走査信号線ＧＬ、対向電極ＣＴ、対向電圧信号線ＣＬ、電極ＰＬ１、ゲート端子ＧＴＭ、共通バスラインＣＢの第１導電層、対向電極端子ＣＴＭの第１導電層、ゲート端子ＧＴＭを接続する陽極酸化バスラインＳＨｇ（図示せず）および陽極酸化バスラインＳＨｇに接続された陽極酸化パッド（図示せず）を形成する。
【０１２６】
工程Ｂ、図１２
直接描画による陽極酸化マスクＡＯの形成後、３％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調整した溶液をエチレングリコール液で１：９に稀釈した液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成電流密度が０.５ｍＡ／ｃｍ2になるように調整する（定電流化成）。次に所定のＡｌ2Ｏ3膜厚が得られるのに必要な化成電圧１２５Ｖに達するまで陽極酸化を行う。その後この状態で数１０分保持することが望ましい（定電圧化成）。これは均一なＡｌ2Ｏ3膜を得る上で大事なことである。それによって、導電膜ｇ１を陽極酸化され、ゲート電極ＧＴ、走査信号線ＧＬ、対向電極ＣＴ、対向電圧信号線ＣＬおよび電極ＰＬ１上に膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される。
【０１２７】
工程Ｃ、図１２
プラズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が２２００Åの窒化Ｓｉ膜を設け、プラズマＣＶＤ装置にシランガス、水素ガスを導入して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたのち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設ける。
【０１２８】
工程Ｄ、図１３
写真処理後、ドライエッチングガスとしてＳＦ6、ＣＣｌ4を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜を選択的にエッチングすることにより、ｉ型半導体層ＡＳの島を形成する。
【０１２９】
工程Ｅ、図１３
写真処理後、ドライエッチングガスとしてＳＦ6を使用して、窒化Ｓｉ膜を選択的にエッチングする。
【０１３０】
工程Ｆ、図１３
膜厚が１４００ÅのＩＴＯ膜からなる透明導電膜ｇ２をスパッタリングにより設ける。写真処理後、エッチング液として塩酸と硝酸との混酸液で透明導電膜ｇ２を選択的にエッチングすることにより、ゲート端子ＧＴＭの最上層、ドレイン端子ＤＴＭおよび対向電極端子ＣＴＭの第２導電層を形成する。
【０１３１】
工程Ｇ、図１４
膜厚が６００ÅのＣｒからなる導電膜ｄ１をスパッタリングにより設け、さらに膜厚が４０００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等からなる導電膜ｄ２をスパッタリングにより設ける。写真処理後、導電膜ｄ２を工程Ｂと同様な液でエッチングし、導電膜ｄ１を工程Ａと同様な液でエッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ドレイン電極ＳＤ２、画素電極ＰＸ、電極ＰＬ２、共通バスラインＣＢの第２導電層、第３導電層およびドレイン端子ＤＴＭを短絡するバスラインＳＨｄ（図示せず）を形成する。つぎに、ドライエッチング装置にＣＣｌ4、ＳＦ6を導入して、Ｎ(＋)型非晶質Ｓｉ膜をエッチングすることにより、ソースとドレイン間のＮ(＋)型半導体層ｄ０を選択的に除去する。
【０１３２】
工程Ｈ、図１４
プラズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設ける。写真処理後、ドライエッチングガスとしてＳＦ6を使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチングすることによって、保護膜ＰＳＶ１を形成する。
《表示パネルＰＮＬと駆動回路基板ＰＣＢ１》
図１５は、図５等に示した表示パネルＰＮＬに映像信号駆動回路Ｈと垂直走査回路Ｖを接続した状態を示す上面図である。
【０１３３】
ＣＨＩは表示パネルＰＮＬを駆動させる駆動ＩＣチップ（下側の５個は垂直走査回路側の駆動ＩＣチップ、左の１０個ずつは映像信号駆動回路側の駆動ＩＣチップ）である。ＴＣＰは図１６、図１７で後述するように駆動用ＩＣチップＣＨＩがテープ・オートメイティド・ボンディング法（ＴＡＢ）により実装されたテープキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデンサ等が実装された駆動回路基板で、映像信号駆動回路用と走査信号駆動回路用の２つに分割されている。ＦＧＰはフレームグランドパッドであり、シールドケースＳＨＤに切り込んで設けられたバネ状の破片が半田付けされる。ＦＣは下側の駆動回路基板ＰＣＢ１と左側の駆動回路基板ＰＣＢ１を電気的に接続するフラットケーブルである。フラットケーブルＦＣとしては図に示すように、複数のリード線（りん青銅の素材にＳｎ鍍金を施したもの）をストライプ状のポリエチレン層とポリビニルアルコール層とでサンドイッチして支持したものを使用する。
《ＴＣＰの接続構造》
図１６は走査信号駆動回路Ｖや映像信号駆動回路Ｈを構成する、集積回路チップＣＨＩがフレキシブル配線基板に搭載されたテープキャリアパッケージＴＣＰの断面構造を示す図であり、図１７はそれを液晶表示パネルの、本例では走査信号回路用端子ＧＴＭに接続した状態を示す要部断面図である。
【０１３４】
同図において、ＴＴＢは集積回路ＣＨＩの入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出力端子・配線部であり、例えばＣｕから成り、それぞれの内側の先端部（通称インナーリード）には集積回路ＣＨＩのボンディングパッドＰＡＤがいわゆるフェースダウンボンディング法により接続される。端子ＴＴＢ、ＴＴＭの外側の先端部（通称アウターリード）はそれぞれ半導体集積回路チッブＣＨＩの入力及び出力に対応し、半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路ＳＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰＮＬに接続される。パッケージＴＣＰは、その先端部がパネルＰＮＬ側の接続端子ＧＴＭを露出した保護膜ＰＳＶ１を覆うようにパネルに接続されており、従って、外部接続端子ＧＴＭ（ＤＴＭ）は保護膜ＰＳＶ１かパッケージＴＣＰの少なくとも一方で覆われるので電触に対して強くなる。
【０１３５】
ＢＦ１はポリイミド等からなるベースフィルムであり、ＳＲＳは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。シールパターンＳＬの外側の上下ガラス基板の隙間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコーン樹脂ＳＩＬが充填され保護が多重化されている。
《駆動回路基板ＰＣＢ２》
駆動回路基板ＰＣＢ２は、ＩＣ、コンデンサ、抵抗等の電子部品が搭載されている。この駆動回路基板ＰＣＢ２には、１つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路や、ホスト（上位演算処理装置）からのＣＲＴ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報に変換する回路を含む回路ＳＵＰが搭載されている。ＣＪは外部と接続される図示しないコネクタが接続されるコネクタ接続部である。
【０１３６】
駆動回路基板ＰＣＢ１と駆動回路基板ＰＣＢ２とはフラットケーブルＦＣにより電気的に接続されている。
《液晶表示モジュールの全体構成》
図１８は、液晶表示モジュールＭＤＬの各構成部品を示す分解斜視図である。
【０１３７】
ＳＨＤは金属板から成る枠状のシールドケース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬは液晶表示パネル、ＳＰＢは光拡散板、ＬＣＢは導光体、ＲＭは反射板、ＢＬはバックライト蛍光管、ＬＣＡはバックライトケースであり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールＭＤＬが組み立てられる。
【０１３８】
モジュールＭＤＬは、シールドケースＳＨＤに設けられた爪とフックによって全体が固定されるようになっている。
【０１３９】
バックライトケースＬＣＡはバックライト蛍光管ＢＬ、光拡散板ＳＰＢ光拡散板、導光体ＬＣＢ、反射板ＲＭを収納する形状になっており、導光体ＬＣＢの側面に配置されたバックライト蛍光管ＢＬの光を、導光体ＬＣＢ、反射板ＲＭ、光拡散板ＳＰＢにより表示面で一様なバックライトにし、液晶表示パネルＰＮＬ側に出射する。
【０１４０】
バックライト蛍光管ＢＬにはインバータ回路基板ＰＣＢ３が接続されており、バックライト蛍光管ＢＬの電源となっている。
【０１４１】
以上、本実施例では、画素電極を透明にすることにより、白表示を行うときの最大透過率が約３０％（本実施例では３１．８％）向上できる。
【０１４２】
具体的には、本実施例では、不透明な画素電極を採用した場合の約３．８％から透明な画素電極を採用した場合の約５．０％に透過率が向上した。
【０１４３】
また、端子の信頼性を向上するためのＩＴＯ膜も同時に形成することができ、信頼性と生産性を両立することができる。
【実施例２】
【０１４４】
本実施例は下記の要件を除けば、実施例１と同一である。図２０に画素の平面図を示す。図の斜線部分は透明導電膜ｇ２を示す。
《画素電極ＰＸ》
本実施例では、画素電極ＰＸはソース電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜ｄ２、第３導電膜ｄ３で構成されている。また、画素電極ＰＸはソース電極ＳＤ１と一体に形成されている。
《対向電極ＣＴ》
本実施例では、対向電極ＣＴを透明導電膜ｇ２で構成する。この透明導電膜ｇ２は実施例１と同様、スパッタリングで形成された透明導電膜（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ・・ＩＴＯ：ネサ膜）からなり、１００〜２０００Åの厚さに（本実施例では、１４００Å程度の膜厚）形成される。
《対向電圧信号線ＣＬ》
対向電圧信号線ＣＬは透明導電膜ｇ２で構成されて、かつ対向電極ＣＴと一体に構成されている。
《ゲート端子部》
本実施例では、ゲート端子ＧＴＭのＡ１層ｇ１の表面を保護し、かつ、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋｅｇｅ）との接続の信頼性を向上させるための透明導電層ｇ２を対向電極ＣＴと同一工程で形成する。構成は実施例１と何ら変わりはなく、図７Ａ、Ｂに示す通りである。
《ドレイン端子ＤＴＭ》
本実施例では、ドレイン接続端子ＤＴＭの透明導電層ｇ２にゲート端子ＧＴＭの時と同様に対向電極ＣＴと同一工程で形成された透明導電膜ＩＴＯを用いている。構成は層の上下関係が実施例１と少し異なるが、本質的ではないので図は省略する。
《対向電極端子ＣＴＭ》
対向電極端子ＣＴＭの導電層ｇ１の上の透明導電層ｇ２は他の端子の時と同様に対向電極ＣＴと同一工程で形成された透明導電膜ＩＴＯを用いている。構成は実施例１と何ら変わりはなく、図９Ａ、Ｂに示す通りである。
《製造方法》
本実施例では、実施例１の工程Ｂと工程Ｃの間に工程Ｆが入る順番になる。工程の順序としては図１２から図１５の工程順序が、Ａ→Ｂ→Ｆ→Ｃ→Ｄ→Ｅ→Ｇ→Ｈの順になる。マスクパターンは、走査信号線ＧＬ、走査電極ＧＴと対向電圧信号線ＣＬが分離し、各端子の透明導電層ｇ２と対向電圧信号線ＣＬのパターンが同一マスクに形成される。
【０１４５】
以上により、対向電極を透明にすることにより、最大透過率を約１６％（本実施例では１５．９％）向上させることができ、液晶表示パネルＰＮＬの透過率が約４．４％になる。
【実施例３】
【０１４６】
本実施例は下記の要件を除けば、実施例１および実施例２と同一である。図２１に画素の平面図を示す。図の斜線部分は透明導電膜g２を示す。
《対向電極ＣＴ》
本実施例では、対向電極ＣＴを透明導電膜ｇ２で構成する。この透明導電膜ｇ２は実施例１と同様にスパッタリングで形成された透明導電膜（Ｉｎｄｉｕｍ−Ｔ１Ｎ−Ｏｘｉｄｅ・・ＩＴＯ：ネサ膜）からなり、１００〜２０００Åの厚さに（本実施例では、１４００Å程度の膜厚）形成される。
《対向電圧信号線ＣＬ》
対向電圧信号線ＣＬは透明導電膜ｇ２で構成されて、かつ対向電極ＣＴと一体に構成されている。
《製造方法》
本実施例では、実施例１の工程Ｂと工程Ｃの間に工程Ｆが追加される順番になる。工程の順序としては図１２から図１５の工程順序が、Ａ→Ｂ→Ｆ→Ｃ→Ｄ→Ｅ→Ｆ→Ｇ→Ｈの順になる。マスクパターンは、走査信号線ＧＬ、走査電極ＧＴと対向電圧信号線ＣＬのパターンが独立したマスクに形成される。
【０１４７】
本実施例では、画素電極と対向電極の両方を透明にすることにより、実施例１または実施例２以上に、白表示を行うときの最大透過率を約５０％（本実施例では４７．７％）向上させることができ、液晶表示パネルＰＮＬの透過率が約５．６％になる。
【実施例４】
【０１４８】
本実施例は下記の要件を除けば、実施例１および実施例３と同一である。図２２に画素の平面図を示す。図の斜線部分は透明導電膜ｇ２を示す。
《対向電圧信号線ＣＬ》
対向電圧信号線ＣＬは導電膜ｇ１で構成する。本実施例では、導電膜ｇ１にＣｒを用いる。また、対向電圧信号線ＣＬと対向電極ＣＴとを接続するために、陽極化成を行わない。また、ゲート絶縁膜ＧＩにスルーホールＰＨを形成する。また、導電膜ｇ１はＣｒ以外にも、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ａｌまたはそれらの合金、もしくは、それらを積層したクラッド構造で形成してもよい。
《製造方法》
本実施例では、実施例１の工程Ｂが削除される。また、工程Ｅ時にスルーホールＰＨを形成し、工程Ｆ時に画素電極ＰＸと対向電極ＣＴを同一マスクで同時に形成する。
【０１４９】
本実施例では、実施例１および実施例３の効果に加え、対向電圧信号線ＣＬの抵抗を低減することにより、対向電極間の電圧の伝わりを円滑にし、電圧の歪みを低減することにより、水平方向に発生するクロストーク  （横スミア）を低減できる。
【０１５０】
また、画素電極ＰＸと対向電極ＣＴを同一マスクで同時に形成することにより、実施例４で２回行っている工程Ｆが１回になり、生産性も向上する。
【実施例５】
【０１５１】
本実施例は下記の要件を除けば、実施例１および実施例４と同一である。図２３に画素の平面図を示す。図の斜線部分は透明導電膜ｇ２を示す。
《対向電極ＣＴ》
本実施例では、中央の対向電極ＣＴだけを透明導電膜ｇ２で構成する。映像信号線に隣接した対向電極は対向電圧信号線と一体に金属膜で形成する。
【０１５２】
本実施例では、実施例１から実施例４の効果に加え、映像信号線に隣接した対向電極を不透明にすることにより、映像信号に伴うクロストークを抑制することができる。その理由は作用の項で示したとおりである。
【実施例６】
【０１５３】
上述した実施例２および３は、そのいずれにおいても対向電極ＣＴとともに対向電極信号線ＣＬが透明導電層ｇ２で構成されたものである。
【０１５４】
この場合において、本実施例は図２４Ａ〜Ｃに示す構成によって該対向電極信号線ＣＬの抵抗値を大幅に低減させるようにしたものである。
【０１５５】
図２４Ａは、図２０の対向電極信号線ＣＬの１部分を示す平面図であり、図２４Ｂは同図２４Ａのｂ−ｂ線における断面図である。
【０１５６】
同図において、図２０と異なる点は、対向電極信号線ＣＬは２層構造からなり、その下層として抵抗値が小さいＡｌ層１０が形成され、このＡｌ層１０の上面に該Ａｌ層１０を完全に被覆してＩＴＯ膜１１が形成されている。そして、対向電極ＣＴは前記ＩＴＯ膜１１の一部を延在させた延在部で構成したものとなっている。
【０１５７】
このようにした場合、対向電極信号線ＣＬの低抵抗化を図れるともに、Ａｌ層１０に発生するいわゆるホイスカと称されるひげ状の突起による層間絶縁膜を介した他の導電層と（たとえば映像信号線ＤＬ）の電気的短絡を防止できるようになる。
【０１５８】
即ち、Ａｌ層１０はその上層に映像信号線ＤＬに対する層間絶縁膜を形成する際にホイスカが発生し上述した弊害をもたらすことが知られているが、このＡｌ層１０を完全に被覆するようにしてＩＴＯ膜を形成することによって該ホイスカが発生しないことが確かめられている。
【０１５９】
更に、図２４Ｃは、対向電極ＣＴを２重配線で構成したもので、本例では、Ａｌ層１０の配線を被覆するようにしてＩＴＯ膜１１の配線を形成する。配線の中心線付近は、電極間に電圧を印加した場合でも低透過率であるため、本例のように、不透明な金属配線を配置しても、ほとんど開口率の減少は無い。
【０１６０】
対向電極あるいは画素電極に２重配線を採用することで、大画面で問題となる電極の断線不良を大幅に低減できる。
【実施例７】
【０１６１】
《アクティブマトリクス液晶表示装置》
以下、アクティブマトリクス方式のカラー液晶表示装置に本発明を適用した実施例を説明する。なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
《マトリクス部（画素部）の平面構成》
図２５は本発明のアクティブマトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図である。（図の斜線部分は透明導電膜ｉ１を示す。）
図２５に示すように、各画素は、走査信号線（ゲート信号線または水平信号線）ＧＬと、対向電圧信号線（対向電極配線）ＣＬと、隣接する２本の映像信号線（ドレイン信号線または垂直信号線）ＤＬとの交差領域内（４本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃｓｔｇ、画素電極ＰＸおよび対向電極ＣＴを含む。走査信号線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線ＤＬは上下方向に延在し、左右方向に複数本配置されている。画素電極ＰＸは透明導電膜ｉ１で形成され、ソース電極ＳＤ１を介して薄膜トランジスタＴＦＴと電気的に接続され、対向電極ＣＴも透明導電膜ｉ１で形成され、対向電圧信号線ＣＬと電気的に接続されている。
【０１６２】
画素電極ＰＸと対向電極ＣＴは互いに対向し、各画素電極ＰＸと対向電極ＣＴとの間の電界により液晶ＬＣの光学的な状態を制御し、表示を制御する。画素電極ＰＸと対向電極ＣＴは櫛歯状に構成され、それぞれ、図の上下方向に長細い電極となっている。
【０１６３】
１画素内の対向電極ＣＴの本数Ｏ（櫛歯の本数）は、画素電極ＰＸの本数（櫛歯の本数）ＰとＯ＝Ｐ＋１の関係を必ず持つように構成する（本実施例では、Ｏ＝３、Ｐ＝２）。これは、対向電極ＣＴと画素電極ＰＸを交互に配置し、かつ、対向電極ＣＴを映像信号線ＤＬに必ず隣接させるためである。これにより、対向電極ＣＴと画素電極ＰＸの間の電界が、映像信号線ＤＬから発生する電界から影響を受けないように、対向電極ＣＴで映像信号線ＤＬからの電気力線をシールドすることができる。対向電極ＣＴは、後述の対向電圧信号線ＣＬにより常に外部から電位を供給されているため、電位は安定している。そのため、映像信号線ＤＬに隣接しても、電位が変動がほとんどない。また、これにより、画素電極ＰＸの映像信号線ＤＬからの幾何学的な位置が遠くなるので、画素電極ＰＸと映像信号線ＤＬの間の寄生容量が大幅に減少し、画素電極電位Ｖｓの映像信号電圧による変動も抑制できる。これらにより、上下方向に発生するクロストーク（縦スミアと呼ばれる画質不良）を抑制することができる。
【０１６４】
画素電極ＰＸと対向電極ＣＴの電極幅はそれぞれ６μｍとする。これは、液晶層の厚み方向に対して、液晶層全体に十分な電界を印加するために、後述の液晶層の厚み３.９μｍよりも十分大きく設定し、かつ開口率を大きくするためにできるだけ細くする。また、映像信号線ＤＬの電極幅は断線を防止するために、画素電極ＰＸと対向電極ＣＴに比較して若干広く８μｍとする。ここで、映像信号線ＤＬの電極幅が、隣接する対向電極ＣＴの電極幅の２倍以下になるように設定する。または、映像信号線ＤＬの電極幅が歩留りの生産性から決まっている場合には、映像信号線ＤＬに隣接する対向電極ＣＴの電極幅を映像信号線ＤＬの電極幅の１／２以上にする。これは、映像信号線ＤＬから発生する電気力線をそれぞれ両脇の対向電極ＣＴで吸収するためであり、ある電極幅から発生する電気力線を吸収するには、それと同一幅以上の電極幅を持つ電極が必要である。したがって、映像信号線ＤＬの電極の半分（４μｍずつ）から発生する電気力線をそれぞれ両脇の対向電極ＣＴが吸収しればよいため、映像信号線ＤＬに隣接する対向電極ＣＴの電極幅が１／２以上とする。これにより、映像信号の影響により、クロストークが発生する、特に上下方向（縦方向のクロストーク）を防止する。
【０１６５】
走査信号線ＧＬは末端側の画素（後述の走査電極端子ＧＴＭの反対側）のゲート電極ＧＴに十分に走査電圧が印加するだけの抵抗値を満足するように電極幅を設定する。また、対向電圧信号線ＣＬも末端側の画素（後述の共通バスラインＣＢ１およびＣＢ２から最も遠い画素すなわちＣＢ１とＣＢ２の中間の画素）の対向電極ＣＴに十分に対向電圧が印加できるだけの抵抗値を満足するように電極幅を設定する。
【０１６６】
一方、画素電極ＰＸと対向電極ＣＴの間の電極間隔は、用いる液晶材料によって変える。これは、液晶材料によって最大透過率を達成する電界強度が異なるため、電極間隔を液晶材料に応じて設定し、用いる映像信号駆動回路（信号側ドライバ）の耐圧で設定される信号電圧の最大振幅の範囲で、最大透過率が得られるようにするためである。後述の液晶材料を用いると電極間隔は、１６μｍとなる。
《マトリクス部（画素部）の断面構成》
図２６は図２５の６−６切断線における断面図、図２７は図２５の７−７切断線における薄膜トランジスタＴＦＴの断面図、図２８は図２５の８−８切断線における蓄積容量Ｃｓｔｇの断面図である。
【０１６７】
図２６〜図２８に示すように、液晶層ＬＣを基準にして下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタＴＦＴ、蓄積容量Ｃｓｔｇおよび電極群が形成され、上部透明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮光用ブラックマトリクスパターンＢＭが形成されている。
【０１６８】
また、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの内側（液晶ＬＣ側）の表面には、液晶の初期配向を制御する配向膜ＯＲＩ、ＯＲＩ２が設けられており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの外側の表面には、偏光軸が直交して配置された（クロスニコル配置）偏光板が設けられている。
《ＴＦＴ基板》
まず、下側透明ガラス基板ＳＵＢ１側（ＴＦＴ基板）の構成を詳しく説明する。
《薄膜トランジスタＴＦＴ》
薄膜トランジスタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加すると、ソース−ドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。
【０１６９】
薄膜トランジスタＴＦＴは、図２７に示すように、ゲート電極ＧＴ、絶縁膜ＧＩ、ｉ型（真性、ｉｎｔｒｉｎｓｉｃ、導電型決定不純物がドープされていない）非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。
《ゲート電極ＧＴ》
ゲート電極ＧＴは走査信号線ＧＬと連続して形成されており、走査信号線ＧＬの一部の領域がゲート電極ＧＴとなるように構成されている。ゲート電極ＧＴは薄膜トランジスタＴＦＴの能動領域を超える部分である。本例では、ゲート電極ＧＴは、単層の導電膜ｇ３で形成されている。導電膜ｇ３としては例えばスパッタで形成されたクロム−モリブデン合金（Ｃｒ−Ｍｏ）膜が用いられるがそれに限ったものではない。
《走査信号線ＧＬ》
走査信号線ＧＬは導電膜ｇ３で構成されている。この走査信号線ＧＬの導電膜ｇ３はゲート電極ＧＴの導電膜ｇ３と同一製造工程で形成され、かつ一体に構成されている。この走査信号線ＧＬにより、外部回路からゲート電圧Ｖｇをゲート電極ＧＴに供給する。本例では、導電膜ｇ３としては例えばスパッタで形成されたクロム−モリブデン合金（Ｃｒ−Ｍｏ）膜が用いられる。また、走査信号線ＧＬおよびはゲート電極ＧＴは、クロム−モリブデン合金のみに限られたものではなく、たとえば、低抵抗化のためにアルミニウムまたはアルミニウム合金をクロム−モリブデンで包み込んだ２層構造としてもよい。さらに、映像信号線ＤＬと交差する部分は映像信号線ＤＬとの短絡の確率を小さくするため細くし、また、短絡しても、レーザートリミングで切り離すことができるように二股にしても良い。
《対向電圧信号線ＣＬ》
対向電圧信号線ＣＬは導電膜ｇ３で構成されている。この対向電圧信号線ＣＬの導電膜ｇ３はゲート電極ＧＴ、走査信号線ＧＬおよび対向電極ＣＴの導電膜ｇ３と同一製造工程で形成され、かつ対向電極ＣＴと電気的に接続できるように構成されている。この対向電圧信号線ＣＬにより、外部回路から対向電圧Ｖｃｏｍを対向電極ＣＴに供給する。
【０１７０】
また、対向電圧信号線ＣＬは、クロム−モリブデン合金のみに限られたものではなく、たとえば、低抵抗化のためにアルミニウムまたはアルミニウム合金をクロム−モリブデンで包み込んだ２層構造としてもよい。
【０１７１】
さらに、映像信号線ＤＬと交差する部分は映像信号線ＤＬとの短絡の確率を小さくするため細くし、また、短絡しても、レーザ−トリミングで切り離すことができるように二股にしても良い。
《絶縁膜ＧＩ》
絶縁膜ＧＩは、薄膜トランジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層ＡＳに電界を与えるためのゲート絶縁膜として使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとしては例えばプラズマＣＶＤで形成された窒化シリコン膜が選ばれ、２５００〜４５００Åの厚さに（本実施例では、３５００Å程度）形成される。また、絶縁膜ＧＩは走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬの層間絶縁膜としても働き、それらの電気的絶縁にも寄与している。また、絶縁膜ＧＩは後述の保護膜ＰＳＶ１と同一のホトマスクでパターニングされ、一括で加工される。
《ｉ型半導体層ＡＳ》
ｉ型半導体層ＡＳは、非晶質シリコンで、２００〜２５００Åの厚さに（本実施例では、１２００Å程度の膜厚）で形成される。
【０１７２】
層ｄ０はオーミックコンタクト用のリン（Ｐ）をドープしたＮ(＋)型非晶質シリコン半導体層であり、下側にｉ型半導体層ＡＳが存在し、上側に導電層ｄ３が存在するところのみに残されている。
【０１７３】
ｉ型半導体層ＡＳおよび層ｄ０は、走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬとの交差部（クロスオーバ部）の両者間にも設けられている。この交差部のｉ型半導体層ＡＳは交差部における走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬとの短絡を低減する。
《ソース電極ＳＤ１、ドレイン電極ＳＤ２》
ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれは、Ｎ(＋)型半導体層ｄ０に接触する導電膜ｄ３から構成されている。
【０１７４】
導電膜ｄ３はスパッタで形成したクロム−モリブデン合金（Ｃｒ−Ｍｏ）膜を用い、５００〜３０００Åの厚さに（本実施例では、２５００Å程度）で形成される。Ｃｒ−Ｍｏ膜は低応力であるので、比較的膜厚を厚く形成することができ配線の低抵抗化に寄与する。また、Ｃｒ−Ｍｏ膜はＮ(＋)型半導体層ｄ０との接着性も良好である。導電膜ｄ３として、Ｃｒ−Ｍｏ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＷＳｉ2）膜を用いてもよく、また、アルミニウム等との積層構造にしてもよい。
【０１７５】
導電膜ｄ３をマスクパターンでパターニングした後、導電膜ｄ３をマスクとして、Ｎ(＋)型半導体層ｄ０が除去される。つまり、ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０は導電膜ｄ１、導電膜ｄ２以外の部分がセルフアラインで除去される。このとき、Ｎ(＋)型半導体層ｄ０はその厚さ分は全て除去されるようエッチングされるので、ｉ型半導体層ＡＳも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。
《映像信号線ＤＬ》
映像信号線ＤＬはソース電極ＳＤ１、ドレイン電極ＳＤ２と同層の導電膜ｄ３で構成されている。また、映像信号線ＤＬはドレイン電極ＳＤ２と一体に形成されている。本例では、導電膜ｄ３はスパッタで形成したクロム−モリブデン合金（Ｃｒ−Ｍｏ）膜を用い、５００〜３０００Åの厚さに（本実施例では、２５００Å程度）で形成される。Ｃｒ−Ｍｏ膜は低応力であるので、比較的膜厚を厚く形成することができ配線の低抵抗化に寄与する。また、Ｃｒ−Ｍｏ膜はＮ(＋)型半導体層ｄ０との接着性も良好である。導電膜ｄ３として、Ｃｒ−Ｍｏ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＷＳｉ2）膜を用いてもよく、また、アルミニウム等との積層構造にしてもよい。
《蓄積容量Ｃｓｔｇ》
導電膜ｄ３は、薄膜トランジスタＴＦＴのソース電極ＳＤ２部分において、対向電圧信号線ＣＬと重なるように形成されている。この重ね合わせは、図２８からも明らかなように、ソース電極ＳＤ２（ｄ３）を一方の電極とし、対向電圧信号ＣＬを他方の電極とする蓄積容量（静電容量素子）Ｃｓｔｇを構成する。この蓄積容量Ｃｓｔｇの誘電体膜は、薄膜トランジスタＴＦＴのゲート絶縁膜として使用される絶縁膜ＧＩで構成されている。
【０１７６】
図２５に示すように平面的には蓄積容量Ｃｓｔｇは対向電圧信号線ＣＬの一部分に形成されている。
《保護膜ＰＳＶ１》
薄膜トランジスタＴＦＴ上には保護膜ＰＳＶ１が設けられている。保護膜ＰＳＶ１は主に薄膜トランジスタＴＦＴを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸化シリコ
ン膜や窒化シリコン膜で形成されており、０.３〜１μｍ程度の膜厚で形成する。
【０１７７】
保護膜ＰＳＶ１は、外部接続端子ＤＴＭ、ＧＴＭを露出するよう除去されている。保護膜ＰＳＶ１と絶縁膜ＧＩの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスｇｍを薄くされる。また、保護膜ＰＳＶ１は絶縁膜ＧＩと同一ホトマスクでパターニングし、一括で加工する。また、画素部では、対向電圧信号線ＣＬと後述の対向電極ＣＴとの電気的接続、および、ソース電極ＳＤ２と画素電極ＰＸとの電気的接続のために、スルーホールＴＨ２およびＴＨ１を設けている。スルーホールＴＨ２では、保護膜ＰＳＶ１と絶縁膜ＧＩが一括で加工されるのでｇ３層までの孔があき、スルーホールＴＨ１ではｄ３でブロッキングされるのでｄ３層までの孔があく。
《画素電極ＰＸ》
画素電極ＰＸは、透明導電層ｉ１で形成されている。この透明導電膜ｉ１はスパッタリングで形成された透明導電膜（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ・・ＩＴＯ：ネサ膜）からなり、１００〜２０００Åの厚さに（本実施例では、１４００Å程度の膜厚）形成される。また、画素電極ＰＸはスルーホールＴＨ１を介して、ソース電極ＳＤ２に接続されている。
【０１７８】
画素電極が本実施例のように透明になることにより、その部分の透過光により、白表示を行う時の最大透過率が向上するため、画素電極が不透明な場合よりも、より明るい表示を行うことができる。この時、後述するように、電圧無印加時には、液晶分子は初期の配向状態を保ち、その状態で黒表示をするように偏光板の配置を構成する（ノーマリブラックモードにする）にしているので、画素電極を透明にしても、その部分の光を透過することがなく、良質な黒を表示することができる。これにより、最大透過率が向上させ、かつ十分なコントラスト比を達成することができる。
《対向電極ＣＴ》
対向電極ＣＴは透明導電層ｉ１で形成されている。この透明導電膜ｉ１はスパッタリングで形成された透明導電膜（Ｉｎｄｉｕｍ−Ｔｉｎ−０ｘｉｄｅ・・ＩＴＯ：ネサ膜）からなり、１００〜２０００Åの厚さに（本実施例では、１４００Å程度の膜厚）形成される。また、対向電極ＣＴはスルーホールＴＨ２を介して、対向電圧信号線ＣＬに接続されている。
【０１７９】
対向電極ＣＴには対向電圧Ｖｃｏｍが印加されるように構成されている。本実施例では、対向電圧Ｖｃｏｍは映像信号線ＤＬに印加される最小レベルの駆動電圧Ｖｄｍｉｎと最大レベルの駆動電圧Ｖｄｍａｘとの中間直流電位から、薄膜トランジスタ素子ＴＦＴをオフ状態にするときに発生するフィードスルー電圧ΔＶｓ分だけ低い電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。
《カラーフィルタ基板》
次に、図２５、図２６に戻り、上側透明ガラス基板ＳＵＢ２側（カラーフィルタ基板）の構成を詳しく説明する。
《遮光膜ＢＭ》
上部透明ガラス基板ＳＵＢ２側には、不要な間隙部（画素電極ＰＸと対向電極ＣＴの間以外の隙間）からの透過光が表示面側に出射して、コントラスト比等を低下させないように遮光膜ＢＭ（いわゆるブラックマトリクス）を形成している。遮光膜ＢＭは、外部光またはバックライト光がｉ型半導体層ＡＳに入射しないようにする役割も果たしている。すなわち、薄膜トランジスタＴＦＴのｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび大き目のゲート電極ＧＴによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。
【０１８０】
図２５に示す遮光膜ＢＭは、薄膜トランジスタ素子ＴＦＴ上部に左右方向に線状に延在した構成である。このパターンは、１例であり、開口部を孔状にあけたマトリクス状の様にすることもできる。櫛歯電極端部等の電界方向が乱れる部分においては、その部分の表示は、画素内の映像情報に１対１で対応し、かつ、黒の場合には黒、白の場合には白になるため、表示の一部として利用することが可能である。また、図の上下方向における対向電極ＣＴと映像信号線ＤＬとの間隙部は、ゲート電極ＧＴと同一工程で形成した遮光層ＳＨで遮光する。これにより左右方向の上下方向の遮光は、ＴＦＴ工程のアライメント精度で高精度に遮光できるので、映像信号線ＤＬに隣接する対向電極ＣＴの電極間に遮光層ＳＨの境界を設定でき、上下基板のあわせ精度に依存する遮光膜ＢＭによる遮光よりも、より開口部を拡大することができる。
【０１８１】
遮光膜ＢＭは光に対する遮蔽性を有し、かつ、画素電極ＰＸと対向電極ＣＴの間の電界に影響を与えないように絶縁性の高い膜で形成されており、本実施例では黒色の顔料をレジスト材に混入し、１.２μｍ程度の厚さで形成している。
【０１８２】
遮光膜ＢＭは各行の画素に左右方向に線状に形成され、この線で各行の有効表示領域が仕切られている。従って、各行の画素の輸郭が遮光膜ＢＭによってはっきりとする。つまり、遮光膜ＢＭは、ブラックマトリクスとｉ型半導体層ＡＳに対する遮光との２つの機能をもつ。
【０１８３】
遮光膜ＢＭは周辺部にも額縁状に形成され、そのパターンは図２５に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜ＢＭは、シール部ＳＬの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防ぐと共に、バックライト等の光が表示エリア外に漏れるのも防いでいる。他方、この遮光膜ＢＭは基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に留められ、基板ＳＵＢ２の切断領域を避けて形成されている。
《カラーフィルタＦＩＬ》
実施例１と同じ。
《オーバーコート膜ＯＣ》
実施例１と同じ。
《液晶層、配向膜および偏向板》
実施例１と同じ。
《マトリクス周辺の構成》
実施例１と同じ。
【０１８４】
《ゲート端子部》
図２９Ａは表示マトリクスの走査信号線ＧＬからその外部接続端子ＧＴＭまでの接続構造を示す平面図であり、図２９Ｂは、図２９ＡのＢ−Ｂ切断線における断面図を示している。なお、同図は、図５右中央付近に対応し、斜め配線の部分は便宜状一直線状で示した。
【０１８５】
図中Ｃｒ−Ｍｏ層ｇ３は、分かり易くするためハッチを施してある。
【０１８６】
ゲート端子ＧＴＭは、Ｃｒ−Ｍｏ層ｇ３と、更にその表面を保護し、かつ、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）との接続の信頼性を向上させるための透明導電層ｉ１で構成されている。この透明導電層ｉ１は画素電極ＰＸと同一工程で形成された透明導電膜ＩＴＯを用いている。
【０１８７】
平面図において、絶縁膜ＧＩおよび保護膜ＰＳＶ１はその境界線よりも右側に形成されており、左端に位置する端子部ＧＴＭはそれらから露出し外部回路との電気的接触ができるようになっている。図では、ゲート線ＧＬとゲート端子の一つの対のみが示されているが、実際はこのような対が図２９Ａに示すように上下に複数本並べられ端子群Ｔｇ（図５）が構成され、ゲート端子の左端は、製造過程では、基板の切断領域を越えて延長され配線ＳＨｇ（図示せず）によって短絡される。製造過程における配向膜ＯＲＩ１のラビング時等の静電破壊防止に役立つ。
《ドレイン端子ＤＴＭ》
図３０Ａは映像信号線ＤＬからその外部接続端子ＤＴＭまでの接続を示す平面図を示し、図３０Ｂは、図３０ＡのＢ−Ｂ切断線における断面を示す。なお、同図は図５右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板ＳＵＢ１の上端部に該当する。
【０１８８】
ＴＳＴｄは検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるよう配線部より幅が広げられている。同様に、ドレイン端子ＤＴＭも外部回路との接続ができるよう配線部より幅が広げられている。外部接続ドレイン端子ＤＴＭは上下方向に配列され、ドレイン端子ＤＴＭは、図５に示すように端子群Ｔｄ（添字省略）を構成し基板ＳＵＢ１の切断線を越えて更に延長され、製造過程中は静電破壊防止のためその全てが互いに配線ＳＨｄ（図示せず）によって短絡される。検査端子ＴＳＴｄは図８に示すように一本置きの映像信号線ＤＬに形成される。
【０１８９】
ドレイン接続端子ＤＴＭは透明導電層ｉ１で形成されており、保護膜ＰＳＶ１を除去した部分で映像信号線ＤＬと接続されている。この透明導電膜ｉ１はゲート端子ＧＴＭの時と同様に画素電極ＰＸと同一工程で形成された透明導電膜ＩＴＯを用いている。
【０１９０】
マトリクス部からドレイン端子部ＤＴＭまでの引出配線は、映像信号線ＤＬと同じレベルの層ｄ３が構成されている。
《対向電極端子ＣＴＭ》
図３１Ａは対向電圧信号線ＣＬからその外部接続端子ＣＴＭまでの接続を示す平面図を示し、図３１Ｂは、図３１ＡのＢ−Ｂ切断線における断面図を示す。なお、同図は図５左上付近に対応する。
【０１９１】
各対向電圧信号線ＣＬは、共通バスラインＣＢ１で一纏めして対向電極端子ＣＴＭに引き出されている。共通バスラインＣＢは導電層ｇ３の上に導電層３を積層し、透明導電層ｉ１でそれらを電気的に接続した構造となっている。これは、共通バスラインＣＢの抵抗を低減し、対向電圧が外部回路から各対向電圧信号線ＣＬに十分に供給されるようにするためである。本構造では、特に新たに導電層を負荷することなく、共通バスラインの抵抗を下げられるのが特徴である。
【０１９２】
対向電極端子ＣＴＭは、導電層ｇ３の上に透明導電層ｉ１が積層された構造になっている。この透明導電膜ｉ１は他の端子の時と同様に画素電極ＰＸと同一工程で形成された透明導電膜ＩＴＯを用いている。透明導電層ｉ１により、その表面を保護し、電食等を防ぐために耐久性のよい透明導電層ｉ１で、導電層ｇ３を覆っている。また透明導電層ｉ１と導電層ｇ３および導電層ｄ３との接続は保護膜ＰＳＶ１および絶縁膜ＧＩにスルーホールを形成し導通を取っている。
【０１９３】
一方、図３２Ａは対向電圧信号線ＣＬのもう一方の端からその外部接続端子ＣＴＭ２までの接続を示す平面図を示し、図３２Ｂは、図３２ＡのＢ−Ｂ切断線における断面図を示す。なお、同図は図５右上付近に対応する。ここで、共通バスラインＣＢ２では各対向電圧信号線ＣＬのもう一方の端（ゲート端子ＧＴＭ側）を一纏めして対向電極端子ＣＴＭ２に引き出されている。共通バスラインＣＢ１と異なる点は、走査信号線ＧＬとは絶縁されるように、導電層ｄ３と透明導電層ｉ１で形成していることである。また、走査信号線ＧＬとの絶縁は絶縁膜ＧＩで行っている。
《表示装置全体等価回路》
表示マトリクス部の等価回路とその周辺回路の結線図を図３３に示す。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。ＡＲは複数の画素を二次元状に配列したマトリクス・アレイである。
【０１９４】
図中、Ｘは映像信号線ＤＬを意味し、添字Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応して付加されている。Ｙは走査信号線ＧＬを意味し、添字１、２、３、…、ｅｎｄは走査タイミングの順序に従って付加されている。
【０１９５】
走査信号線Ｙ（添字省略）は垂直走査回路Ｖに接続されており、映像信号線Ｘ（添字省略）は映像信号駆動回路Ｈに接続されている。
【０１９６】
ＳＵＰは１つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト（上位演算処理装置）からのＣＲＴ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報に交換する回路を含む回路である。
《駆動方法》
図３４に本実施例の液晶表示装置の駆動波形を示す。対向電圧Ｖｃは一定電圧とする。走査信号Ｖｇは１走査期間ごとに、オンレベルをとり、その他はオフレベルをとる。映像信号電圧は、液晶層に印加したい電圧の２倍の振幅で正極と負極を１フレーム毎に反転して１つの画素に伝えるように印加する。ここで、映像信号電圧Ｖｄは１列毎に極性を反転し、１行毎にも極性を反転する。これにより、極性が反転した画素が上下左右にとなりあう構成となり、フリッカ、クロストーク（スミア）を発生しにくくすることができる。また、対向電圧Ｖｃは映像信号電圧の極性反転のセンター電圧から、一定量さげた電圧に設定する。これは、薄膜トランジスタ素子がオンからオフに変わるときに発生するフィードスルー電圧を補正するものであり、液晶に直流成分の少ない交流電圧を印加するために行う。これは、液晶は直流が印加されると、残像、劣化等が激しくなるためである。
【０１９７】
また、この他に、対向電圧は交流化することで映像信号電圧の最大振幅を低減でき、映像信号駆動回路（信号側ドライバ）に耐圧の低いものを用いることも可能である。
《蓄積容量Ｃｓｔｇの働き》
実施例１と同じ。
《製造方法》
つぎに、上述した液晶表示装置の基板ＳＵＢ１側の製造方法について図３５〜図３７を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は図２７に示す薄膜トランジスタＴＦＴ部分、右側は図２９に示すゲート端子付近の断面形状でみた加工の流れを示す。工程Ｂ、工程Ｄを除き工程Ａ〜工程Ｉは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりホトレジストを除去した段階を示している。なお、写真処理とは本説明ではホトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って、説明する。
【０１９８】
工程Ａ、図３５
ＡＮ６３５ガラス（商品名）からなる下部透明ガラス基板ＳＵＢ１上に膜厚が２０００ÅのＣｒ−Ｍｏ等からなる導電膜ｇ３をスパッタリングにより設ける。写真処理後、硝酸第２セリウムアンモンで導電膜ｇ３を選択的にエッチングする。それによって、ゲート電極ＧＴ、走査信号線ＧＬ、対向電圧信号線ＣＬゲート端子ＧＴＭ、共通バスラインＣＢ１の第１導電層、対向電極端子ＣＴＭ１の第１導電層、ゲート端子ＧＴＭを接続するバスラインＳＨｇ（図示せず）を形成する。
【０１９９】
工程Ｂ、図３５
プラズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が３５００Åの窒化Ｓｉ膜を設け、プラズマＣＶＤ装置にシランガス、水素ガスを導入して、膜厚が１２００Åのｉ型非晶質Ｓｉ膜を設けたのち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設ける。
【０２００】
工程Ｃ、図３５
写真処理後、ドライエッチングガスとしてＳＦ6、ＣＣｌ4を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜を選択的にエッチングすることにより、ｉ型半導体層ＡＳの島を形成する。
【０２０１】
工程Ｄ、図３６
膜厚が３００ÅのＣｒからなる導電膜ｄ３をスパッタリングにより設ける。写真処理後、導電膜ｄ３を工程Ａと同様な液でエッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ドレイン電極ＳＤ２、共通バスラインＣＢ２の第１導電層、およびドレイン端子ＤＴＭを短絡するバスラインＳＨｄ（図示せず）を形成する。つぎに、ドライエッチング装置にＣＣｌ4、ＳＦ6を導入して、Ｎ(＋)型非晶質Ｓｉ膜をエッチングすることにより、ソースとドレイン間のＮ(＋)型半導体層ｄ０を選択的に除去する。
【０２０２】
工程Ｅ、図３６
プラズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が０.４μｍの窒化Ｓｉ膜を設ける。写真処理後、ドライエッチングガスとしてＳＦ6を使用して窒化Ｓｉ膜を選択的にエッチングすることによって、保護膜ＰＳＶ１および絶縁膜ＧＩをパターニングする。
【０２０３】
工程Ｆ、図３７
膜厚が１４００ÅのＩＴＯ膜からなる透明導電膜ｉ１をスパッタリングにより設ける。写真処理後、エッチング液として塩酸と硝酸との混酸液で透明導電膜ｉ１を選択的にエッチングすることにより、ゲート端子ＧＴＭの最上層、ドレイン端子ＤＴＭおよび対向電極端子ＣＴＭ１およびＣＴＭ２の第２導電層を形成する。
《表示パネルＰＮＬと駆動回路基板ＰＣＢ１》
実施例１と同じ。
《ＴＣＰの接続構造》
実施例１と同じ。
《駆動回路基板ＰＣＢ２》
実施例１と同じ。
《液晶表示モジュールの全体構成》
実施例１と同じ。
【０２０４】
以上、本実施例では、実施例３同様に櫛歯電極を透明にすることにより、白表示を行うときの最大透過率が約５０％向上させることができ、液晶表示パネルＰＮＬの透過率が約５．７％になる。
【０２０５】
また、端子の信頼性を向上するためのＩＴＯ膜も同時に形成することができ、信頼性と生産性を両立することができる。
【０２０６】
また、本実施例では、実施例１〜６と異なり、ＩＴＯを保護膜ＰＳＶの上層に形成するプロセスを用いているので、対向電極を最上層に持ってくることができ、映像信号線からの漏洩電界のシールド効率も良好であり、クロストークを低減できる。
【０２０７】
更に、電極間の液晶を駆動する電気力線の経路に保護膜ＰＳＶが介在しないため、保護膜ＰＳＶでの電圧低減が無く、液晶を駆動するための最大駆動電圧値を実施例１の７．５Ｖｏｌｔから本例では５．０Ｖｏｌｔに低減できた。
【０２０８】
本方式のような基板面に略平行な電界を印加して液晶を駆動する方式では、電極間の電気力線の経路に２回保護膜が入るため、また、プロセスを簡略化することができ、生産性も向上する。
【実施例８】
【０２０９】
本実施例は下記の要件を除けば、実施例７と同一である。図３８に画素の平面図を示す。図の斜線部分は透明導電膜ｉ１を示す。
《画素電極ＰＸ》
本実施例では、画素電極ＰＸはソース電極ＳＤ１、ドレイン電極ＳＤ２と同層の導電膜ｄ３で構成されている。また、画素電極ＰＸはソース電極ＳＤ１と一体に形成されている。
【０２１０】
本実施例では、実施例１の効果に加え、透過率は犠牲になるが、画素電極ＰＸとソース電極ＳＤ１とのコンタクト不良が回避できる。また、電極の一方が絶縁膜（保護膜ＰＳＶ１）で覆われているため、配向膜欠陥があった場合に液晶を直流電流が流れる可能性減り、液晶劣化等がなくなり、信頼性が向上する。
【実施例９】
【０２１１】
本実施例は下記の要件を除けば、実施例７と同一である。図３９に画素の平面図を示す。図の斜線部分は透明導電膜ｉ１を示す。
《対向電極ＣＴ》
本実施例では、対向電極ＣＴを導電膜ｇ３で対向電圧信号線ＣＬと一体に構成する。
【０２１２】
本実施例では、実施例１の効果に加え、透過率は犠牲になるが、対向電極ＣＴと対向電圧信号線ＣＬとのコンタクト不良が回避できる。また、電極の一方が絶縁膜（保護膜ＰＳＶ１）で覆われているため、配向膜欠陥があった場合に液晶を直流電流が流れる可能性減り、液晶劣化等がなくなり、信頼性が向上する。
【実施例１０】
【０２１３】
本実施例は下記の要件を除けば、実施例７と同一である。図４０に画素の平面図を示す。図の斜線部分は透明導電膜ｉ１を示す。
《遮光膜ＢＭ》
上部透明ガラス基板ＳＵＢ２側には、不要な間隙部（画素電極ＰＸと対向電極ＣＴの間以外の隙間）からの透過光が表示面側に出射して、コントラスト比等を低下させないように遮光膜ＢＭ（いわゆるブラックマトリクス）を形成している。遮光膜ＢＭは、外部光またはバックライト光がｉ型半導体層ＡＳに入射しないようにする役割も果たしている。すなわち、薄膜トランジスタＴＦＴのｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび大き目のゲート電極ＧＴによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。
【０２１４】
図４０に示す遮光膜ＢＭは、薄膜トランジスタ素子ＴＦＴ上部に上下左右方向に延在した構成であり、開口部に孔をあけたマトリクス状の形状を有する。櫛歯電極端部等の電界方向が乱れる部分においては、その部分の表示は、画素内の映像情報に１対１で対応し、かつ、黒の場合には黒、白の場合には白になるため、表示の一部として利用することが可能である。
【０２１５】
また、本実施例では、実施例７と異なり、遮光膜ＢＭは光に対する遮蔽性を有し、かつ、映像信号線ＤＬのからの電界が画素電極ＰＸと対向電極ＣＴの間の電界に影響しないように導電性の高い膜で形成されており、本実施例では対向基板ＳＵＢ１面からクロム酸化物（ＣｒＯｘ）、クロム窒化物（ＣｒＮｘ）、クロム（Ｃｒ）の３層構造を０．２μｍ程度の厚さで形成している。このときクロム酸化物（ＣｒＯｘ）は、表示面の反射を抑えるために用いている。また、クロム（Ｃｒ）は遮光膜ＢＭに外部から電圧を与えられるよう遮光層ＢＭの最上層に設ける。
【０２１６】
遮光膜ＢＭは各行の画素に左右方向に線状に形成され、この線で各行の有効表示領域が仕切られている。従って、各行の画素の輪郭が遮光膜ＢＭによってはっきりとする。つまり、遮光膜ＢＭはブラックマトリクスとｉ型半導体層ＡＳに対する遮光との２つの機能をもつ。
【０２１７】
遮光膜ＢＭは周辺部にも額縁状に形成され、そのパターンは図２５に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜ＢＭは、シール部ＳＬの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防ぐと共に、バックライト等の光が表示エリア外に漏れるのも防いでいる。他方、この遮光膜ＢＭは基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に留められ、基板ＳＵＢ２の切断領域を避けて形成されている。
《オーバーコート膜ＯＣ》
実施例１と同じ。ただし、遮光膜ＢＭに電位を与えられるようにスルーホールを形成してもよい。電位としては、対向電圧Ｖｃに接続することが好ましい。
【０２１８】
本実施例では、実施例７の効果に加え、遮光膜ＢＭが映像信号線ＤＬからの電界の影響をシールドするため、それにより画素電極ＰＸと対向電極ＣＴとの電界が影響されることがなくなる。したがって、映像信号線ＤＬとのクロストークがなくなり、画面に筋を引くような画質不良（スミア）を解消できる。また、映像信号線ＤＬの両脇に配置される透明な対向電極ＣＴを遮光層ＳＨで遮光する領域も小さくでき、より高透過率を達成することができる。
【実施例１１】
【０２１９】
図４３は、本実施例のアクティブ・マトリックス型カラー液晶表示装置の開口率向上の原理を示す図で、図４３Ａは、電極に電圧を印加した時の液晶層内の電位分布を示す特性図、図４３Ｂは、液晶層の中央部付近の液晶分子の再配向状態を示す平面図、図４３Ｃは、図４３Ｂに示す液晶分子の回転角αを示す特性図、図４３Ｄは、上下偏光板、上下基板、電極上および電極間の液晶層を透過する光の透過率分布を示す特性図の一例である。
【０２２０】
ここで、下記の要件を除けば、実施例７と同一である。
【０２２１】
本実施例では、液晶層のツイスト弾性定数Ｋ２として約２×１０-12Ｎ（ニュートン）を使用した。
【０２２２】
ツイスト弾性定数Ｋ２として、例えば、約１０×１０-12Ｎ（ニュートン）の比較的大きな値を使用すると、図４１Ｂに示すように、電極上中央部の液晶分子は、ほとんど回転角αが零であり、この結果、電極上中央部の透過率は、ほぼ暗表示の値となる。
【０２２３】
一方、本実施例では、電極上中央部の液晶分子までも回転し、電極間のＡ部分の透過率の平均透過率の５０％以上が、電極上でのＢ部分の透過率の平均値透過率となることが分かった。
【０２２４】
したがって、全体部分の平均透過率は、Ａ＋Ｂ部分の透過率の平均値透過率となり、大幅に引き上げられる。
【産業上の利用可能性】
【０２２５】
本発明は、上述したように液晶等に適用され、液晶製造産業において実用可能性がある。
【図面の簡単な説明】
【０２２６】
【図１】本発明の実施例１のアクティブマトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図２】図１の３−３切断線における画素の断面図である。
【図３】図１の４−４切断線における薄膜トランジスタ素子ＴＦＴの断面図である。
【図４】図１の５−５切断線における蓄積容量Ｃｓｔｇの断面図である。
【図５】表示パネルのマトリクス周辺部の構成を説明するための平面図である。
【図６】左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。
【図７】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近辺を示す平面図（図７Ａ）と断面図（図７Ｂ）である。
【図８】ドレイン端子ＤＴＭと映像信号線ＤＬとの接続部付近を示す平面図（図８Ａ）と断面図（図８Ｂ）である。
【図９】共通電極端子ＣＴＭ、共通バスラインＣＢおよび共通電圧信号線ＣＬの接続部付近を示す平面図（図９Ａ）と断面図（図９Ｂ）である。
【図１０】本発明のアクティブマトリクス型カラー液晶表示装置のマトリクス部とその周辺を含む回路図である。
【図１１】本発明のアクティブマトリクス型カラー液晶表示装置の駆動波形を示す図である。
【図１２】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１３】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１４】基板ＳＵＢ１側の工程Ｇ〜Ｈの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１５】液晶表示パネルに周辺の駆動回路を実装した状態を示す上面図である。
【図１６】駆動回路を構成する集積回路チップＣＨＩがフレキシブル配線基板に搭載されたテープキャリアパッケージＴＣＰの断面構造を示す図である。
【図１７】テープキャリアパッケージＴＣＰを液晶表示パネルＰＮＬの走査信号回路用端子ＧＴＭに接続した状態を示す要部断面図である。
【図１８】液晶表示モジュールの分解斜視図である。
【図１９】印加電界方向、ラビング方向、偏光板透過軸の関係を示す図である。
【図２０】本発明の実施例２のアクティブマトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図２１】本発明の実施例３のアクティブマトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図２２】本発明の実施例４のアクティブマトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図２３】本発明の実施例５のアクティブマトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図２４Ａ】本発明の実施例６のアクティブマトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図２４Ｂ】本発明の実施例６のアクティブマトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部断面図である。
【図２４Ｃ】本発明の実施例６のアクティブマトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す平面図である。
【図２５】本発明の実施例７のアクティブマトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図２６】の６−６切断線における断面図である。
【図２７】図２５の７−７切断線における薄膜トランジスタ素子ＴＦＴの断面図である。
【図２８】図２５の８−８切断線における蓄積容量Ｃｓｔｇの断面図である。
【図２９】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近辺を示す平面図（図２９Ａ）とその断面図（図２９Ｂ）である。
【図３０】ドレイン端子ＤＴＭと映像信号線ＤＬとの接続部付近を示す平面図（図３０Ａ）とその断面図（図３０Ｂ）である。
【図３１】共通電極端子ＣＴＭ１、共通バスラインＣＢ１および共通電圧信号線ＣＬの接続部付近を示す平面図（図３１Ａ）とその断面図（図３１Ｂ）である。
【図３２】共通電極端子ＣＴＭ２、共通バスラインＣＢ２および共通電圧信号線ＣＬの接続部付近を示す平面図（図３２Ａ）とその断面図（図３２Ｂ）である。
【図３３】本発明のアクティブマトリクス型カラー液晶表示装置のマトリクス部とその周辺を含む回路図である。
【図３４】本発明のアクティブマトリクス型カラー液晶表示装置の駆動波形を示す図である。
【図３５】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図３６】基板ＳＵＢ１側の工程Ｄ〜Ｅの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図３７】基板ＳＵＢ１側の工程Ｆの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図３８】本発明の実施例８のアクティブマトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図３９】本発明の実施例９のアクティブマトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図４０】本発明の実施例１０のアクティブマトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図４１】本発明の原理を示す図で、電極に電圧を印加した時の液晶層内の電位分布を示す特性図（図４１Ａ）と、液晶層の中央部付近の液晶分子の再配向状態を示す平面図（図４１Ｂ）と、液晶分子の回転角αを示す特性図（図４１Ｃ）と、上下偏光板、上下基板、電極上および電極間の液晶層を透過する光の透過率分布を示す特性図（図４１Ｄ）の一例である。
【図４２Ａ】本発明の原理を示す図で、電圧を透明電極に印加した場合の等電位線の状態を示す特性図である。
【図４２Ｂ】本発明の原理を示す図で、電圧を透明電極に印加した場合の等電位線の状態を示す電界印加した時の液晶層内の液晶分子の回転角αを示す図の一例である。
【図４２Ｃ】本発明の原理を示す図で、電界印加した時の液晶層内の液晶分子のチルト（起き上がり）角を示す図の一例である。
【図４３】本発明の実施例１１のアクティブマトリクス型カラー液晶表示装置の開口率向上の原理を示す図で、電極に電圧を印加した時の液晶層内の電位分布を示す特性図（図４３Ａ）と、液晶層の中央部付近の液晶分子の再配向状態を示す平面図（図４３Ｂ）と、液晶分子の回転角αを示す特性図（図４３Ｃ）と、上下偏光板、上下基板、電極上および電極間の液晶層を透過する光の透過率分布を示す特性図（図４３Ｄ）の一例である。
【図４４】横電界方式の液晶表示装置において、液晶層内の液晶分子のチルト角と全方位でコントラスト比が１０以上となる視野角範囲を示すシミュレーション結果の特性図の一例である。
【符号の説明】
【０２２７】
ＧＬ・・・走査信号線、ＤＬ・・・映像信号線、ＣＬ・・・対向電圧信号線、ＰＸ・・・画素電極、ＣＴ・・・対向電極。
【図１】
2005157404.tif 000003
【図２】
2005157404.tif 000004
【図３】
2005157404.tif 000005
【図４】
2005157404.tif 000006
【図５】
2005157404.tif 000007
【図６】
2005157404.tif 000008
【図７】
2005157404.tif 000009
【図８】
2005157404.tif 000010
【図９】
2005157404.tif 000011
【図１０】
2005157404.tif 000012
【図１１】
2005157404.tif 000013
【図１２】
2005157404.tif 000014
【図１３】
2005157404.tif 000015
【図１４】
2005157404.tif 000016
【図１５】
2005157404.tif 000017
【図１６】
2005157404.tif 000018
【図１７】
2005157404.tif 000019
【図１８】
2005157404.tif 000020
【図１９】
2005157404.tif 000021
【図２０】
2005157404.tif 000022
【図２１】
2005157404.tif 000023
【図２２】
2005157404.tif 000024
【図２３】
2005157404.tif 000025
【図２４Ａ】
2005157404.tif 000026
【図２４Ｂ】
2005157404.tif 000027
【図２４Ｃ】
2005157404.tif 000028
【図２５】
2005157404.tif 000029
【図２６】
2005157404.tif 000030
【図２７】
2005157404.tif 000031
【図２８】
2005157404.tif 000032
【図２９】
2005157404.tif 000033
【図３０】
2005157404.tif 000034
【図３１】
2005157404.tif 000035
【図３２】
2005157404.tif 000036
【図３３】
2005157404.tif 000037
【図３４】
2005157404.tif 000038
【図３５】
2005157404.tif 000039
【図３６】
2005157404.tif 000040
【図３７】
2005157404.tif 000041
【図３８】
2005157404.tif 000042
【図３９】
2005157404.tif 000043
【図４０】
2005157404.tif 000044
【図４１】
2005157404.tif 000045
【図４２Ａ】
2005157404.tif 000046
【図４２Ｂ】
2005157404.tif 000047
【図４２Ｃ】
2005157404.tif 000048
【図４３】
2005157404.tif 000049
【図４４】
2005157404.tif 000050