(57)【要約】【課題】静電破壊保護素子11bが、検査の対象となるＭＯＳトランジスタ11と並列に接続されている場合にも、接触抵抗3に影響のないＭＯＳトランジスタのオン抵抗を検査する。【解決手段】  ソース−ドレイン間に一定電流を流し、電圧印加手段17によってＭＯＳトランジスタ11に第１のゲート電圧をゲートに印加して第１のオン抵抗値を求め、次に、前記電圧印加手段17によって第１のゲート電圧の値と異なる第２の電圧をゲートに印加して、第２のオン抵抗値を測定し、第１のオン抵抗値と第２のオン抵抗値の差を求めることで、ＭＯＳトランジスタ11のオン抵抗を検査する。【選択図】図１
2005055231.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳトランジスタのソース−ドレイン間に一定電流を流し、電圧印加手段によって前記ＭＯＳトランジスタのゲートに第１のゲート電圧を印加して第１のオン抵抗値を求め、次に、前記電圧印加手段によって前記第１のゲート電圧の値と異なる第２のゲート電圧を前記ゲートに印加して、第２のオン抵抗値を測定し、前記第１のオン抵抗値と前記第２のオン抵抗値の差を求めることを特徴とするＭＯＳトランジスタのオン抵抗検査方法。
【請求項２】
第１のゲート電圧と第２のゲート電圧はともに、ＭＯＳトランジスタのソース−ドレイン間の電流電圧特性が線形となる範囲にあることを特徴とする請求項1記載のＭＯＳトランジスタのオン抵抗検査方法。
【請求項３】
ＭＯＳトランジスタは、半導体集積回路内の一部として構成されていることを特徴とする請求項１または２記載のＭＯＳトランジスタのオン抵抗検査方法。
【請求項４】
静電破壊保護素子又は静電破壊保護回路が前記ＭＯＳトランジスタに対して並列に接続されていることを特徴とする請求項１または２記載のＭＯＳトランジスタのオン抵抗検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタのオン抵抗検査方法に関するものである。
【背景技術】
【０００２】
ＭＯＳトランジスタのオン抵抗値は素子のスペックとして重要な値であり、拡散工程が終了した後乃至はパッケージングが終了した後に測定されている。拡散工程が終了した後は、主として素子の構造不良を検出すること目的として、ウエハ状態でワイヤボンディングパッドにプローブ装置のプローブ針を接触させ測定する。また、パッケージングが終了した後は、電気的特性、基本動作を確認するFT（Final  Test）を行い、ピンをソケットに挿入して測定されている。これらの測定の際には、プローブ針とパッドとの接触抵抗、ピンとソケットとの接触抵抗が発生し、極めて小さい値（数ｍΩ程度）を示すオン抵抗は、接触抵抗に影響を受け正確な測定ができず、良・不良の判定に支障をきたす可能性がある。特に、量産ラインにおいては、測定装置の使用頻度が多くなり、プローブ針、ソケットの劣化が生じるため、接触抵抗が高くなり、正確な測定に支障をきたす。
また、接触抵抗は、測定環境によって変動する。具体的には、ウエハの反り、プローブ針、ソケットの変移等によって変動する。
【０００３】
そこで、従来は、図3のように、ＭＯＳトランジスタ１のゲートに電圧を印加せずに、ソース−ドレイン間に形成されている寄生ダイオード1aに流れる順方向電流をI1 ，I2  とした場合のソース−ドレイン間の各電圧V1 ，Ｖ2 を測定していた。
【０００４】
この時、ＭＯＳトランジスタ1のソース，ドレインに形成されている測定用端子となる電極2と測定装置のプローブとが接触している部分には接触抵抗３が生じることから、I1  ,V1 及びI2  ,V2
について電圧電流の関係式を立てると、前記接触抵抗3の抵抗値Rsを含むことになる。  図3には、電極2と接触抵抗3の記載が一箇所であるように示されているが、もちろん接地側にも電極がある場合がある（半導体チップの裏面を接地する場合もある）が、簡略化した。
【０００５】
また、図3の接地側から電極側に電流を流すとき、つまり、寄生ダイオード1aの順方向に電流Ｉd を流すと、その端子電圧Ｖdは、ダイオードの電圧電流特性式、 
Vｄ＝（kT/q）・ln（Id/Is） …（１）
（kはボルツマン係数、qは、電子の電荷量、Tは絶対温度、Isは逆方向飽和電流）
に基づいて表現することができる。
【０００６】
したがって、ＭＯＳトランジスタ1に電流I1、I2 をそれぞれ流した時の測定系の電圧、電流の関係は、
Ｖ1−RsI1  ＝（kT/q）・ln（I1 /Is）…（２）
Ｖ2−RsI2  ＝（kT/q）・ln（I2 /Is）…（３）
であり、求めるのは非常に困難である逆方向飽和電流Ｉｓを、（２）及び（３）を用いて消去する。
Ｖ1−Ｖ2−Rs（I1−I2）＝（kT/q）・ln（I1 /I2）…（４）
式（４）内で、接触抵抗Rs以外は、測定可能、もしくは既定のパラメータであるため、接触抵抗値Rsは算出できる。したがって、測定したオン抵抗値から接触抵抗分を差し引くことで正確なＭＯＳトランジスタ1のオン抵抗値を求めることができる。
つまり、ＭＯＳトランジスタ１がオフ状態の場合に、寄生ダイオード1aに順方向電流I1、I2 を流すことで、接触抵抗３の値を算出し、実際のオン抵抗値を高精度に測定できる（例えば、特許文献１参照）。
【０００７】
しかし、静電破壊保護素子が、ＭＯＳトランジスタ1のソース−ドレインに対し並列に接続されている場合、寄生ダイオードに流れる電流以外に、静電破壊保護素子に流れる電流も考慮しなくてはならない。静電破壊素子がダイオードの場合で同じ工程で作成された時でも、不純物濃度、素子の構造、接合面積が相違しており、寄生ダイオードと静電破壊保護素子の逆方向飽和電流Ｉｓの値は異なり、それぞれIsa、Isbとする。
寄生ダイオードに関しては、
Ｖ1−RsI1  ＝（kT/q）・ln（I1a /Isa）…（５）
Ｖ2−RsI2  ＝（kT/q）・ln（I2a /Isa）…（６）
静電破壊保護素子に関しては、
Ｖ1−RsI1  ＝（kT/q）・ln（I1b/Isb …（７）
Ｖ2−RsI2  ＝（kT/q）・ln（I2b/Isb …（８）
が成り立ち、測定可能な電流値I1、 I2に関しては、
I1  ＝ I1a +I1b…（９）
I2  ＝ I2a +I2b…（１０）
の式がり立つ。Isa,Isbを消去すると、
Ｖ1−Ｖ2−Rs（I1−I2）＝（kT/q）・ln（I1a/ I2a）…（１１）
Ｖ1−Ｖ2−Rs（I1−I2）＝（kT/q）・ln（I1b /I2b）…（１２）
となるが、寄生ダイオードに流れる電流値I1a ,I2a と静電破壊保護素子に流れる電流値I1b ,I2bの絶対値は測定することはできない。
したがって、少なくとも、 I1a/ I2a（またはI1b/ I2b）の値を求めないと、接触抵抗値Rsが算出できないことになる。また、静電破壊保護素子は、ダイオードとは限らず、バイポーラトランジスタとダイオードを組み合わせた保護回路等も含まれ、単純な演算では、接触抵抗分を導きだし、接触抵抗分を含まないＭＯＳトランジスタ1のオン抵抗を測定することはできない。
【特許文献１】特開2000-171517号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上記事情に鑑みてなされたものであり、その目的は、静電破壊保護素子がＭＯＳトランジスタに対し並列に接続されている場合に、接触抵抗分の影響を無視したＭＯＳトランジスタのオン抵抗特性を検査できるオン抵抗検査方法を提供することにある。
【課題を解決するための手段】
【０００９】
請求項1記載の発明は、ＭＯＳトランジスタのソース−ドレイン間に一定電流を流し、電圧印加手段によって前記ＭＯＳトランジスタのゲートに第１のゲート電圧を印加して第１のオン抵抗値を求め、次に、前記電圧印加手段によって前記第１のゲート電圧の値と異なる第２のゲート電圧を前記ゲートに印加して、第２のオン抵抗値を測定し、前記第１のオン抵抗値と前記第２のオン抵抗値の差を求めることを特徴とするＭＯＳトランジスタのオン抵抗検査方法である。また、請求項２記載の発明は、前記第１のゲート電圧と第２のゲート電圧はともに、ＭＯＳトランジスタのソースードレイン間の電流―電圧特性が線形となる範囲にあることを特徴とする請求項1記載のＭＯＳトランジスタのオン抵抗検査方法である。請求項３記載の発明は、前記ＭＯＳトランジスタが、半導体集積回路内の一部として構成されていることを特徴とする請求項1または2記載のＭＯＳトランジスタのオン抵抗検査方法である。請求項４記載の発明は、静電破壊保護素子又は静電破壊保護回路が前記ＭＯＳトランジスタに対して並列に接続されていることを特徴とする請求項1ないし3記載のＭＯＳトランジスタのオン抵抗検査方法である。
【発明の効果】
【００１０】
本発明のＭＯＳトランジスタのオン抵抗検査方法によれば、静電破壊保護素子又は回路がＭＯＳトランジスタに対し並列に接続されている場合にも、接触抵抗分の影響を無視したＭＯＳトランジスタのオン抵抗特性を検査でき、良・不良品を判別できる。
【発明を実施するための最良の形態】
【００１１】
図１は本発明のＭＯＳトランジスタのオン抵抗検査方法を説明するための電気回路図である。同図16は、ＭＯＳトランジスタ11を内蔵した半導体集積回路であり、ＭＯＳトランジスタ11のゲートに電圧を印加させるゲート電圧印加手段17を持つ。ゲート電圧印加手段17は、ＭＯＳトランジスタ11のオン・オフ状態を選択する選択手段18を有している。またＭＯＳトランジスタ11と並列に静電破壊保護素子11bが電極2と接地間に接続されている。ＭＯＳトランジスタ11は、ｐ型ＭＯＳもしくはｎ型MＯＳのどちらでも良いが、本実施例は、ｎ型ＭＯＳとして説明する。ＭＯＳトランジスタ11のドレイン側が電極2に接続されており、ソース側は接地されている。
【００１２】
電極2には、ＭＯＳトランジスタ11のオン抵抗を検査する時に、プローブ針を接触させ、測定装置15を接続させ、接触抵抗3が発生する。測定装置15は、電圧測定手段6、定電流源14を備えている。
【００１３】
選択手段18は、インバータ21とセレクタ22を有し、セレクタ22は、たとえばクロック信号のような出力ラインとVDDラインのどちらかを選択できるようになっている。したがって、ＭＯＳトランジスタ11のオン抵抗を検査するときには、セレクタ22にVDD側を選択するように信号が送られ、インバータ21はLowに、インバータ20はHighとなり、ＭＯＳトランジスタ11がオンの状態になる。本実施例の説明に使用した半導体集積回路16は、クロックジェネレータとしたが、ＭＯＳトランジスタ11のオン抵抗検査時に、オン状態にできるような選択手段を有していれば、どのような種類の集積回路でも良い。
【００１４】
また、ゲート電圧制御手段17は、選択手段18、電源電圧端子とインバータ20で構成されており、選択手段によってLowに印加されたインバータ20が、半導体集積回路16の電源電圧用の端子に接続されている。検査時は、電源電圧入力端子から、ＭＯＳトランジスタ11のゲートに、任意の電圧Vg1を印加して、測定装置内電圧計6にて所定の電流値Idsにおける電圧値V01を測定する。次に、電源電圧端子に先と異なった任意の電圧をかけて、同様に、前回と同じ電流値Idsにおける電圧V02を測定する。接触抵抗3は、ゲート電圧Vgに依存しないことから、１回目の電圧V01と2回目の電圧値V02を引くことで、接触抵抗分の電圧Vsが相殺され、接触抵抗の影響が無視できる。したがって、実質的なＭＯＳトランジスタ11のオン抵抗分の検査が可能になる。
つまり、電圧Vg1  におけるオン抵抗値R1は、
R1  ＝ Rmos1＋Rs ＝（V01＋Vs）/ Ids …（１３）
ここで、Rsは接触抵抗値、Rmos1は電圧Vg1をゲートに印加したときのＭＯＳトランジスタの本来のオン抵抗値である。
電圧電圧Vg2  におけるオン抵抗R2は、
R2  ＝ Rmos2＋Rs ＝（V01＋Vs）/ Ids …（１４）
となり（Rmos2は電圧Vg2をゲートに印加したときのＭＯＳトランジスタの本来のオン抵抗値）、オン抵抗値の差は、
ΔR ＝ R1−R2 ＝ Rmos1−Rmos2 ＝ (V01−V02 )/Ids …（１５）
となる。したがって、接触抵抗値Rsを含まず、相対的なＭＯＳトランジスタ11のみに依存したオン抵抗を検査することが可能になる。
【００１５】
量産ラインでは、プローブ針、ソケットの劣化が生じるため、接触抵抗値Rsの影響が無視できない。今回は、未使用で劣化がないプローブ針・ソケットを採用したため、接触抵抗値Rsは非常に低く、測定された値をＭＯＳトランジスタのオン抵抗値Rmosとみなすことができる。要求されるオン抵抗値を充たすＭＯＳトランジスタ（良品サンプル）を６個、ＭＯＳトランジスタのオン抵抗値が良品サンプルに対して±５％となるようにゲート幅を調整した不良品サンプルを３個作成した。
【００１６】
良品のＭＯＳトランジスタのゲートに、Vg1＝3.8 Vの電圧を印加させ、このとき、一定電流Ids＝50 ｍAを流し、測定装置内の電圧計6にて電圧値V01を測定すると、V01＝0.174 Vとなった。次に、電源電圧用の端子に電圧Vg2＝1.8 Vをかけて、一定電流Ids＝50 ｍAにおける電圧を測定するとV02＝0.487 Vとなった。この差を求めると、ΔV＝ ｜V01−V02｜＝0.313となる。 同様にして、残り5個のサンプルを測定した結果、それぞれ、0.331、0.315、0.335、0.322、0.345となった。同様にして不良品3個のサンプルを測定した結果、それぞれ、0.464、0.480、0.473となり、良品・不良品に最低0.119Vの電圧差が生じた。量産ラインにおいては、いずれかの群に振り分けられることなり、良否判定がなされる。
【００１７】
図2は、ゲート電圧が異なるＭＯＳトランジスタ11のソース−ドレイン間電圧電流特性図である。縦軸はソース−ドレイン電流値Idsであり、横軸は、ソース−ドレイン間電圧Vdsである。Vds＜Vg−Vth（Vg：ゲート電圧、Vth：しきい値電圧）が成り立つ領域は、線形となっており、これを不飽和領域といい。Vds≧Vg−Vthが成り立つ領域は、飽和領域という。飽和領域では、定電流源4（Ids）のばらつきに対して電圧の変化が激しすぎるため、精度良く測定するには、不飽和領域での測定が望ましい。

【図面の簡単な説明】
【００１８】
【図１】本発明のＭＯＳトランジスタのオン抵抗検査方法を説明するための電気回路図である。
【図２】ＭＯＳトランジスタのソース−ドレイン電流電圧特性図である。
【図３】従来例のＭＯＳトランジスタのオン抵抗検査方法を説明するための電気回路図である。
【符号の説明】
【００１９】
6  電圧測定計
11  ＭＯＳトランジスタ
11a  寄生ダイオード
11b  静電破壊保護素子又は保護回路
14  定電流源
15  測定装置
17  ゲート電圧印加手段
18  選択手段
【図１】
2005055231.tif 000003
【図２】
2005055231.tif 000004
【図３】
2005055231.tif 000005