(57)【要約】【課題】プラズマディスプレイ装置において、垂直周波数の動作マージンが狭くなる問題を解決することを目的とする。【解決手段】入力画像信号の１フィールドを複数個のサブフィールドに分割し、各サブフィールド毎に発光をオン制御またはオフ制御することにより階調表示を行うプラズマディスプレイ装置において、入力画像信号６の１フィールド内で同じ階調が連続しない走査ラインでは単位アドレス期間のパルス幅を書き込み放電可能な一定値に保ち、同じ階調が２ライン以上連続した走査ラインでは次の走査ラインから単位アドレス期間のパルス幅を短くするように制御した。これにより、１フィールドを短い周期で動作させることができるため、垂直周波数の動作マージンを広げることができる。【選択図】図１
2005055805.tif 000002
【特許請求の範囲】
【請求項１】
入力画像信号の１フィールドを複数個のサブフィールドに分割し、各サブフィールド毎に発光をオン制御またはオフ制御することにより階調表示を行うプラズマディスプレイ装置において、前記入力画像信号の１フィールド内で同じ階調が連続しない走査ラインでは単位アドレス期間のパルス幅を書き込み放電可能な一定値に保ち、同じ階調が２ライン以上連続した走査ラインでは次の走査ラインから単位アドレス期間のパルス幅を短くするように制御したことを特徴とするプラズマディスプレイ装置。
【請求項２】
１フィールド内に占めるアドレス期間を短縮し、入力画像信号の１フィールド期間から前記アドレス期間を差し引いてできる残り時間でサブフィールド数を可変するように制御したことを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
入力画像信号の１フィールドを複数個のサブフィールドに分割し、各サブフィールド毎に発光をオン制御またはオフ制御することにより階調表示を行うプラズマディスプレイ装置において、入力画像信号の１フィールド内で同じ階調が連続する走査ラインを検出する連続データ検出部と、同じ階調が連続しない走査ラインでは単位アドレス期間のパルス幅を書き込み放電可能な一定値に保ち、同じ階調が２ライン以上連続した走査ラインでは次の走査ラインから単位アドレス期間のパルス幅を短くするアドレス期間可変部と、このアドレス期間可変部からの信号によりアドレス信号のタイミングを制御する駆動電極タイミング発生部とを備えたことを特徴とするプラズマディスプレイ装置。
【請求項４】
駆動電極タイミング発生部は入力画像信号の１フィールド期間から前記アドレス期間を差し引いてできる残り時間を各サブフィールドの表示期間に振り分けるように構成し、かつこの駆動電極タイミング発生部により表示期間に振り分けられた時間をもとに各サブフィールド毎の表示パルス数を増加させる表示期間可変部を設けたことを特徴とする請求項３に記載のプラズマディスプレイ装置。
【請求項５】
駆動電極タイミング発生部は入力画像信号の１フィールド期間から前記アドレス期間を差し引いてできる残り時間でサブフィールド数を可変させるように構成し、かつ表示期間可変部は追加した各サブフィールドに表示パルス数を振り分けるように構成したことを特徴とする請求項３に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に関するものである。
【背景技術】
【０００２】
近年、プラズマディスプレイパネル（以下ＰＤＰという）を用いたプラズマディスプレイ装置においては大型化、高精細化が進む傾向にあるため、プラズマディスプレイ装置の駆動回路が高速化しても、より安定した表示動作が要求される。
【０００３】
従来、プラズマディスプレイ装置の安定動作を目的とした駆動方法としては特許文献１や特許文献２に記載されたものが知られている。この従来例について、図９〜図１０を用いて説明する。
【０００４】
駆動電極タイミング発生回路１は、各々のサブフィールドを初期化期間、アドレス期間および表示期間とに分け、アドレス・表示電極駆動回路２と表示電極駆動回路３とデータ電極駆動回路４に各種駆動タイミング信号を出力する。このうち実際に表示が行われるのは表示期間だけで、アドレス期間には表示は行われない。ＰＤＰパネル５は、２値表示が基本であるため多階調画像を表示する場合、駆動電極タイミング発生回路１が入力画像信号６の１フィールド分を複数のサブフィールドに分割し、それぞれのサブフィールドに所定の輝度重みをもたせて各サブフィールド毎の発光をオン制御またはオフ制御するサブフィールド信号に変換して階調表示を行う。なお、各サブフィールド画像は２値画像である。
【０００５】
初期化期間では、まずすべての放電セルに対して、壁電荷を取り除くために、プラズマ放電を発生させる。これにより放電セルを初期化する。その後、サブフィールド順序に対応したサブフィールド画像に応じて選択した放電セルのみに書き込み放電を発生させて壁電荷を蓄積する。壁電荷の蓄積がすべてのアドレス・表示電極に対して終了した後、表示期間に移行する。
【０００６】
表示期間では、すべての放電セルに対して表示パルスを印加することになるが、その時点で壁電荷の蓄積されているセルのみが選択的にプラズマ放電を発生し、表示光を得る。表示パルスの数と発光パルス数は一致し、発光パルス数は各サブフィールドの輝度重みに比例している。この初期化期間、アドレス期間および表示期間はサブフィールドの数だけ繰り返され、１フィールドの合計の発光パルス数は入力信号のレベルに比例することになる。
【０００７】
なお、各サブフィールドの初期化期間およびアドレス期間は一定値であり、１フィールドの初期化期間とアドレス期間の合計値は、サブフィールド数が多くなるにつれて大きくなる。また従来の構成では、安定した書き込み放電をするための長いアドレス期間、疑似輪郭を低減するための多くのサブフィールド数、発光輝度を高めるための長い発光期間等を実現させる目的で、入力画像信号６の垂直周波数を６０Ｈｚに近い、すなわち対応する入力画像信号６の１フィールド期間が最も長く使用できる条件下で各サブフィールドのアドレス期間を設定している。
【０００８】
しかしながら従来の構成では、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する際、１フィールド期間に占めるアドレス期間の時間が長くなり、書き込み放電の安定度と高い発光輝度の両面を確保するためには１フィールド期間をさらに長い、つまりさらに低い垂直周波数で使用する設計となっているため、対応する垂直周波数の動作マージンが狭くなるという問題点を有している。
【０００９】
また、従来の構成では、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する際、１フィールド期間に占めるアドレス期間がさらに長くなるため、表示期間が短くなり、発光輝度が低くなるという問題点を有している。さらに、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する際、１フィールド期間に占めるアドレス期間がさらに長くなるため、多くのサブフィールド数を確保することができないため階調性及び動画疑似輪郭が悪くなるという問題点を有している。
【特許文献１】特開２０００−８９７２１号公報
【特許文献２】特開平１０−８３１５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明はこのような課題に鑑みなされたもので、垂直周波数の動作マージンが狭くなる問題を解決することを目的とする。
【課題を解決するための手段】
【００１１】
この課題を解決するために本発明は、入力画像信号の１フィールド内で同じ階調が連続しない走査ラインでは単位アドレス期間のパルス幅を書き込み放電可能な一定値に保ち、同じ階調が２ライン以上連続した走査ラインでは次の走査ラインから単位アドレス期間のパルス幅を短くするように制御したことを特徴とするものである。
【発明の効果】
【００１２】
本発明のプラズマディスプレイ装置によれば、１フィールドを短い周期で動作させることができるため、対応する垂直周波数のマージンを広げることができる。また、１フィールド内に占めるアドレス期間を短縮し、入力画像信号の１フィールド期間からアドレス期間を差し引いてできる残り時間を各サブフィールドの表示期間に振り分けることができるため、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する際でも、発光輝度を高めることができ、さらに放電の安定度を高めることができる。
【００１３】
また、入力画像信号の１フィールド期間から前記アドレス期間を差し引いてできる残り時間でサブフィールド数を可変させることができるため、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する際でも、動画疑似輪郭を低減することができる。
【発明を実施するための最良の形態】
【００１４】
すなわち、本発明は、入力画像信号の１フィールドを複数個のサブフィールドに分割し、各サブフィールド毎に発光をオン制御またはオフ制御することにより階調表示を行うプラズマディスプレイ装置において、前記入力画像信号の１フィールド内で同じ階調が連続しない走査ラインでは単位アドレス期間のパルス幅を書き込み放電可能な一定値に保ち、同じ階調が２ライン以上連続した走査ラインでは次の走査ラインから単位アドレス期間のパルス幅を短くするように制御したことを特徴とする。
【００１５】
さらに、本発明は、１フィールド内に占めるアドレス期間を短縮し、入力画像信号の１フィールド期間から前記アドレス期間を差し引いてできる残り時間でサブフィールド数を可変するように制御したことを特徴とする。
【００１６】
また、本発明は、入力画像信号の１フィールドを複数個のサブフィールドに分割し、各サブフィールド毎に発光をオン制御またはオフ制御することにより階調表示を行うプラズマディスプレイ装置において、入力画像信号の１フィールド内で同じ階調が連続する走査ラインを検出する連続データ検出部と、同じ階調が連続しない走査ラインでは単位アドレス期間のパルス幅を書き込み放電可能な一定値に保ち、同じ階調が２ライン以上連続した走査ラインでは次の走査ラインから単位アドレス期間のパルス幅を短くするアドレス期間可変部と、このアドレス期間可変部からの信号によりアドレス信号のタイミングを制御する駆動電極タイミング発生部とを備えたことを特徴とする。
【００１７】
さらに、本発明は、駆動電極タイミング発生部は入力画像信号の１フィールド期間から前記アドレス期間を差し引いてできる残り時間を各サブフィールドの表示期間に振り分けるように構成し、かつこの駆動電極タイミング発生部により表示期間に振り分けられた時間をもとに各サブフィールド毎の表示パルス数を増加させる表示期間可変部を設けたことを特徴とする。
【００１８】
また、本発明は、駆動電極タイミング発生部は入力画像信号の１フィールド期間から前記アドレス期間を差し引いてできる残り時間でサブフィールド数を可変させるように構成し、かつ表示期間可変部は追加した各サブフィールドに表示パルス数を振り分けるように構成したことを特徴とする。
【００１９】
以下、本発明の一実施の形態によるプラズマディスプレイ装置について、図１〜図８を用いて説明する。
【００２０】
図１に本発明の一実施の形態によるプラズマディスプレイ装置の構成を示しており、図１において、図９に示す部分と同一部分については同一番号を示している。
【００２１】
１１は入力画像信号の１フィールド内で同じ階調が連続する走査ラインを検出する連続データ検出部としての連続データ検出回路、１２は同じ階調が連続しない走査ラインでは単位アドレス期間のパルス幅を書き込み放電可能な一定値に保ち、同じ階調が２ライン以上連続した走査ラインでは次の走査ラインから単位アドレス期間のパルス幅を短くするアドレス期間可変部としてのアドレス期間可変回路、このアドレス期間可変回路１２からの信号によりアドレス信号のタイミングを制御する駆動電極タイミング発生部としての駆動電極タイミング発生回路１３である。
【００２２】
図２〜図４において、初期化期間をｔｒ１〜ｔｒｎ、アドレス期間をＴａ１〜ＴａｎとＴｂ１〜Ｔｂｎ、表示期間をｔｗ１〜ｔｗｎとする（ｎはサブフィールド数を示す）。また、各サブフィールドのアドレス期間内の１走査ライン当たりのアドレス期間（以下単位アドレス期間という）をｔａまたはｔｂとする。また、単位アドレス期間内の１画素データの期間を（以下単位データ期間という）をｔｄａ１〜ｔｄａｋとｔｄｂ１〜ｔｄｂｋとする（ｋはデータ電極駆動回路内の単位出力データ数を示す）。
【００２３】
入力画像信号６として、垂直周波数が６５Ｈｚ、表示ライン数が４８０ライン、サブフィールド数が８個のものに設定した場合と、垂直周波数が６０Ｈｚ、表示ライン数が４８０ライン、サブフィールド数が８個のものに設定した場合を例にして本発明の動作を説明する。
【００２４】
図９に示す駆動電極タイミング発生回路１において、アドレス・表示電極駆動回路２に出力するアドレス・表示電極タイミング信号におけるアドレス期間Ｔａは、図１０に示すように、一定の単位アドレス期間ｔａと走査ライン数の積で決められる。
【００２５】
Ｔａ＝ｔａ×４８０−−−−（１）
本発明の実施の形態によるタイミング図である図３において、１フィールド内に同じ階調が連続する信号を「ＯＮ」、１フィールド内に同じ階調が連続しない信号を「ＯＦＦ］とすると、図３において、入力画像信号６の１フィールド内の第１ラインと第２ライン、そして第３ラインで同じ階調が連続することを連続データ検出回路１１が連続データとして検出すると、アドレス期間可変回路１２は、連続データと検出したフィールドの次のフィールド時に、第１ラインと第２ラインを単位アドレス時間ｔａで書き込み放電を行い、第３ライン以降の単位アドレス時間をｔａより短いｔｂで書き込み放電を行う。
【００２６】
ｔａより短いｔｂで書き込める理由は、同じ階調が連続すると、垂直方向にＯＮ状態が継続されるため、前の走査ラインで書き込み放電が行われた際に発生した壁電荷が次ラインの書き込み放電を助ける働きをするため、次ラインでは弱い放電で書き込み動作が完了する。つまり、短いパルス幅で書き込み放電が可能となる。
【００２７】
また、図３に示すように、入力画像信号６の１フィールド内の第４ラインで同じ階調が連続しないことを連続データ検出回路１１が非連続データと検出すると、アドレス期間可変回路１２は、不連続データと検出したフィールドの次のフィールド時に第５ライン以降の単位アドレス時間をｔｂからｔａに戻して書き込み動作を行う。
【００２８】
ｔｂより長いｔａに戻して書き込む理由は、前の走査ラインがＯＦＦされた状態で、次ラインをＯＮ状態にさせるためには、前の走査ラインで書き込み放電が行われなかったことで壁電荷が消失し、次ラインの書き込み放電を助ける働きが弱まるため、次ラインは通常の放電で書き込み動作を行う必要がある。つまり、長いパルス幅に戻して書き込み放電する必要がある。
【００２９】
次に、図３に示すように、入力画像信号６の１フィールド内の第５ラインと第６ラインにおいて、同じ階調が連続することを連続データ検出回路１１が連続データと検出すると、アドレス期間可変回路１２は、連続データと検出したフィールドの次のフィールド時に、第７ライン以降の単位アドレス時間をｔａより短いｔｂで書き込み放電を行う。
【００３０】
図４に示すように、本発明でのアドレス期間Ｔｂは、一定の単位アドレス期間ｔａと走査ライン数の積ではなく、入力画像信号６の１フィールド内に含まれる同じ階調が連続する走査ライン数と単位アドレスｔｂの積と、１フィールド内に含まれる同じ階調が連続しない走査ライン数と単位アドレスｔａの積を加算して決められる。１フィールド内に含まれる同じ階調が連続する走査ライン数をＬとすると、次のように表わされる。
【００３１】
Ｔｂ＝ｔａ×（４８０−Ｌ）＋ｔｂ×Ｌ−−−−（２）
式（１）と式（２）より、１フィールド内で同じ階調が連続する走査ライン数が多ければ多いほど、Ｔｂ＜＜Ｔａとなるため、アドレス時間が短縮できる。仮に、ｔａ＝２．０ｕｓ、ｔｂ＝１．６ｕｓとし、画角全体のＲＧＢ階調が変化しない全白パターンを例にすると、
Ｔａ＝２．０×４８０＝９６０．０（ｕｓ）−−−−（３）
Ｔｂ＝２．０×（４８０−４７８）＋１．６×４７８＝７６８．８（ｕｓ）−−（４）
ΔＴ１＝（Ｔａ−Ｔｂ）×８＝１５２９．６（ｕｓ）−−−−（５）
となり、ｆＶ＝６０Ｈｚの１フィールド期間をＴｃ、ｆＶ＝６５Ｈｚの１フィールド期間をＴｄとすると、
Ｔｃ＝１／６０＝１６６６７（ｕｓ）−−−−（６）
Ｔｄ＝１／６５＝１５３８５（ｕｓ）−−−−（７）
ΔＴ２＝Ｔｃ−Ｔｄ＝１２８２（ｕｓ）−−−−（８）
となる。前記式（５）と式（８）から１フィールド内に含まれる同じ階調が連続する時の単位アドレス時間を０．４ｕｓ短縮することで、ｆｖ＝６５Ｈｚまで垂直周波数を設定することが可能となる。
【００３２】
なお、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する場合でも、１走査ラインあたりの単位アドレス時間を短縮することで、１フィールド期間の周期を短くすることができ、垂直周波数の動作マージンを広げることができる。また、ＰＤＰパネルを上下に分割して駆動する上下分割ＰＤＰパネルを駆動する場合でも、１フィールド期間の周期を短くすることができ、垂直周波数の動作マージンを広げることができる。さらに、１フィールド内のセットアップ回数を減らした駆動の場合でも、１フィールド期間の周期を更に短くすることができ、垂直周波数の動作マージンを更に広げることができる。
【００３３】
このように図１において、連続データ検出回路１１と、アドレス期間可変回路１２と、駆動電極タイミング発生回路１３を設けることにより、入力画像信号の１フィールド内で同じ階調が連続する走査ラインを検出し、同じ階調が連続しない走査ラインでは単位アドレス期間のパルス幅を書き込み放電可能な一定値に保ち、同じ階調が２ライン以上連続した走査ラインでは次の走査ラインから単位アドレス期間のパルス幅を短くし、１フィールド内に占めるアドレス期間を短縮することで１フィールドを短い周期で動作させることができるため、垂直周波数の動作マージンを広げることができるという有利な効果が得られる。
【００３４】
図５に本発明の他の実施の形態によるプラズマディスプレイ装置の構成を示し、図６に図５に示す構成のタイミングチャートを示している。なお、図６中における記号は、上記実施の形態で説明した図２〜図４に示す記号と同じである。
【００３５】
すなわち、本実施の形態においては、入力画像信号６の１フィールド期間からアドレス期間を差し引いてできる残り時間を各サブフィールドの表示期間に振り分ける駆動電極タイミング発生部としての駆動電極タイミング発生回路１４と、表示期間に振り分けられた時間をもとに各サブフィールド毎の表示パルス数を可変させる表示期間可変部としての表示期間可変回路１５とを設けたものである。
【００３６】
上記実施の形態で示したように本発明でのアドレス期間Ｔｂは、一定の単位アドレス期間ｔａと走査ライン数の積ではなく、入力画像信号６の１フィールド内に含まれる同じ階調が連続する走査ライン数と単位アドレスｔｂの積と、１フィールド内に含まれる同じ階調が連続しない走査ライン数と単位アドレスｔａの積を加算して決められる。
【００３７】
式（１）と式（２）より、１フィールド内に含まれる同じ階調が連続する走査ライン数が多ければ多いほど、Ｔｂ＜Ｔａとなるため、アドレス時間が短縮できる。仮に、ｔａ＝２．０ｕｓ、ｔｂ＝１．６ｕｓとし、画角全体のＲＧＢ階調が変化しない全白パターンを例にすると、上記（３）式〜（５）式で表される。
【００３８】
図５に示すアドレス・表示電極駆動信号および表示電極駆動信号の表示期間の単位パルス幅を５ｕｓとし、振り分け前の表示期間のパルス数をＮａ＝７５６、振り分け後の表示期間のパルス数をＮｂとし、前記ΔＴ１をすべて各サブフィールドの表示期間に振り分けるとすると、
ΔＮ＝Ｎｂ−Ｎａ＝ΔＴ１／５．０＝１５２９．６／５．０≒３０６−−−−（９）
Ｎｂ／Ｎａ＝１０７４／７６８≒１．４−−−−（１０）
となる。式（５）と式（３）より１フィールド内で同じ階調が連続する時の単位アドレス時間を０．４ｕｓ短縮することで、発光輝度を約４割上昇させることが可能となる。
【００３９】
なお、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する場合でも、１走査ラインあたりの単位アドレス時間を短縮することで、入力画像信号の１フィールド期間からアドレス期間を差し引いてできる残り時間を各サブフィールドの表示期間に振り分けることができるため、発光輝度を高くすることができる。また、ＰＤＰパネルを上下に分割して駆動する上下分割ＰＤＰパネルを駆動する場合でも、１走査ラインあたりの単位アドレス時間を短縮することで、入力画像信号の１フィールド期間からアドレス期間を差し引いてできる残り時間を各サブフィールドの表示期間に振り分けることができるため、発光輝度を高くすることができる。また、１フィールド内のセットアップ回数を減らした駆動の場合でも、１走査ラインあたりの単位アドレス時間を短縮することで、入力画像信号の１フィールド期間からアドレス期間を差し引いてできる残り時間を更に各サブフィールドの表示期間に振り分けることができるため、発光輝度を更に高くすることができる。
【００４０】
このように図５において、駆動電極タイミング発生回路１４と、表示期間可変回路１５とを設けることにより、入力画像信号の１フィールド内で同じ階調が連続する走査ラインを検出し、同じ階調が連続しない走査ラインでは単位アドレス期間のパルス幅を書き込み放電可能な一定値に保ち、同じ階調が２ライン以上連続した走査ラインでは次の走査ラインから単位アドレス期間のパルス幅を短くすることで１フィールド内に占めるアドレス期間を短縮し、入力画像信号の１フィールド期間からアドレス期間を差し引いてできる残り時間を各サブフィールドの表示期間に振り分けることができるため、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する際でも、発光輝度を高くすることができるという有利な効果が得られる。
【００４１】
図７に本発明の他の実施の形態によるプラズマディスプレイ装置の構成を示し、図８に図７に示す構成のタイミングチャートを示している。なお、図８中における記号は、上記実施の形態で説明した図２〜図４に示す記号と同じである。
【００４２】
すなわち、本実施の形態においては、入力画像信号６の１フィールド期間からアドレス期間を差し引いてできる残り時間でサブフィールド数を増加させ、そして１フィールド内に占めるアドレス期間を短縮し、更に前後の初期化期間と表示期間を含め１フィールド期間の時間を振り分けた駆動タイミングを出力する駆動電極タイミング発生部としての駆動電極タイミング発生回路１６と、増加した各サブフィールドに表示パルス数を振り分ける表示期間可変部としての表示期間可変回路１７とを備えている。なお、入力画像信号６の１フィールド期間からアドレス期間を差し引いてできる残り時間でサブフィールド数を変化させるために、駆動電極タイミング発生回路１６とアドレス期間可変回路１２との間にサブフィールド（ＳＦ）数可変回路１８を設けている。
【００４３】
上記実施の形態で示したように本発明でのアドレス期間Ｔｂは、一定の単位アドレス期間ｔａと走査ライン数の積ではなく、入力画像信号６の１フィールド期間内に含まれる同じ階調が連続する走査ライン数と単位アドレスｔｂの積と、１フィールド期間内に含まれる同じ階調が連続しない走査ライン数と単位アドレスｔａ積との和で決められる。
【００４４】
上記式（１）と式（２）より、１フィールド期間内に含まれる同じ階調が連続する走査ライン数が多ければ多いほど、Ｔｂ＜Ｔａとなるため、アドレス時間が短縮できる。
【００４５】
仮に、ｔａ＝２．０ｕｓ、ｔｂ＝１．６ｕｓとし、画角全体のＲＧＢ階調が変化しない全白パターンを例にすると、上記（３）式〜（５）式のように表される。
【００４６】
図７に示す、アドレス・表示電極駆動回路２の出力であるアドレス・表示電極駆動信号、表示電極駆動回路３の出力である表示電極駆動信号、駆動電極タイミング発生回路１６の出力である直列データ信号、第１クロック信号、第２クロック信号を駆動するサブフィールド数を８ＳＦとすると、アドレス期間以外は、ΔＴ１−Ｔｂ＝１５２９．６−７６８．８＝７６０．８（ｕｓ）となり、
初期化期間（ｔｒｎ＋１）＜７６０．８（ｕｓ）−−−−（１１）
となる。上記式（５）と式（１１）より１フィールド期間内に含まれる同じ階調が連続する時の単位アドレス時間を０．４ｕｓ短縮することで、サブフィールド数を更に１ＳＦ追加し、駆動電極タイミング発生回路１６でサブフィールドの重心を分散することで、動画疑似輪郭を低減することが可能となる。
【００４７】
なお、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する場合でも、入力画像信号の１フィールド期間からアドレス期間を差し引いてできる残り時間でサブフィールド数を増加させることができるため、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する際でも、動画疑似輪郭を低減することができる。また、ＰＤＰパネルを上下に分割して駆動する上下分割ＰＤＰパネルを駆動する場合でも、入力画像信号の１フィールド期間からアドレス期間を差し引いてできる残り時間でサブフィールド数を増加させることができるため、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する際でも、動画疑似輪郭を低減することができる。さらに、１フィールド期間内のセットアップ回数が異なる駆動の場合でも、入力画像信号の１フィールド期間からアドレス期間を差し引いてできる残り時間でサブフィールド数を増加させることができるため、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する際でも、動画疑似輪郭を低減することができる。
【００４８】
このように図７において、ＳＦ数可変回路１８と、駆動電極タイミング発生回路１６と、表示期間可変回路１７を設けることにより、入力画像信号の１フィールド期間内で同じ階調が連続する走査ラインを検出し、同じ階調が連続しない走査ラインではアドレス期間の単位パルス幅を書き込み可能な一定幅に保ち、同じ階調が２ライン以上連続した走査ラインでは、以降の走査ラインからアドレス期間の単位パルス幅を短くすることで１フィールド内に占めるアドレス期間を短縮し、入力画像信号の１フィールド期間からアドレス期間を差し引いてできる残り時間でサブフィールド数を増加させることができるため、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する際でも、動画疑似輪郭を低減することができる。
【産業上の利用可能性】
【００４９】
以上説明したように、本発明によれば、入力画像信号の１フィールド内で同じ階調が連続する走査ラインを検出し、同じ階調が連続しない走査ラインでは単位アドレス期間のパルス幅を書き込み放電可能な一定値に保ち、同じ階調が２ライン以上連続した走査ラインでは次の走査ラインから単位アドレス期間のパルス幅を短くし、１フィールド内に占めるアドレス期間を短縮することで１フィールドを短い周期で動作させることができるため、対応する垂直周波数のマージンを広げることができる。また、１フィールド内に占めるアドレス期間を短縮し、入力画像信号の１フィールド期間からアドレス期間を差し引いてできる残り時間を各サブフィールドの表示期間に振り分けることができるため、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する際でも、発光輝度を高めることができ、入力画像信号の１フィールド期間からアドレス期間を差し引いてできる残り時間を各セットアップ期間に振り分けた場合は、放電の安定度を高めることができる。さらに、１フィールド内に占めるアドレス期間を短縮し、入力画像信号の１フィールド期間から前記アドレス期間を差し引いてできる残り時間でサブフィールド数を可変させることにより、垂直ライン数の多い高解像度のＰＤＰパネルを駆動する際でも、動画疑似輪郭を低減することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施の形態によるプラズマディスプレイ装置の構成を示すブロック図
【図２】同装置の動作説明のための各種信号のタイミング図
【図３】同装置の動作説明のためのアドレス期間のタイミング図
【図４】同装置のｆｖ＝６５Ｈｚでの動作説明のためのタイミング図
【図５】本発明の他の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図
【図６】同装置の動作説明のための各種信号のタイミング図
【図７】本発明の他の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図
【図８】同装置の動作説明のための各種信号のタイミング図
【図９】従来におけるプラズマディスプレイ装置の構成を示すブロック図
【図１０】動作説明のための各種信号のタイミング図
【符号の説明】
【００５１】
２  アドレス・表示電極駆動回路
３  表示電極駆動回路
４  データ電極駆動回路
５  プラズマディスプレイパネル
６  入力画像信号
１１  連続データ検出回路
１２  アドレス期間可変回路
１３、１４、１６  駆動電極タイミング発生回路
１５、１７  表示期間可変回路
１８  サブフィールド数可変回路
【図１】
2005055805.tif 000003
【図２】
2005055805.tif 000004
【図３】
2005055805.tif 000005
【図４】
2005055805.tif 000006
【図５】
2005055805.tif 000007
【図６】
2005055805.tif 000008
【図７】
2005055805.tif 000009
【図８】
2005055805.tif 000010
【図９】
2005055805.tif 000011
【図１０】
2005055805.tif 000012