(57)【要約】【課題】本発明は多層基板の端子構造及びその形成方法に関するもので、より詳しくはパッケージに複数個の端子を形成する際、各端子間に所定の離隔距離を維持しながら端子形成工程を簡単にする多層基板の端子構造及びその形成方法に関するものである。【解決手段】本発明は多層基板の端子構造において、相互隣接した少なくとも２層の基板２０，３０に一定間隔で分割形成される複数個の端子１，２‘；及び、前記基板２０，３０中少なくとも１層の基板の端子間に前記端子１，２‘と所定間隔離れて前記端子の大きさ程で形成される貫通部；を含み、前記基板を加圧積層して、最外郭基板の端子形成面まで他基板に形成された端子が突出するようにする多層基板の端子構造を提供する。【選択図】図５
2005019952.tif 000002
【特許請求の範囲】
【請求項１】
多層基板の端子構造において、
相互隣接した少なくとも２層の基板に一定間隔で分割して形成する複数個の端子と、
前記基板のうち、少なくとも１層基板の第１端子間に前記第１端子と所定間隔離れて前記第１端子の大きさ程で形成する貫通部とを備えて、
前記基板を加圧積層して、最外郭基板の端子形成面まで異なる基板に形成した第２端子が突出することを特徴とする多層基板の端子構造。
【請求項２】
多数層の基板を積層して成る多層基板の端子構造において、
一面に多数個の第１端子を一定間隔で配列し、前記第１端子間に各端子より小さくない大きさで貫通部を形成し、前記貫通部は前記第１端子の各々と所定間隔離して形成する第１基板と、
前記第１基板の他面に接するよう積層し、前記第１基板に接する面において前記貫通部が形成される位置に多数個の第２端子を一定間隔ほど離して配列する第２基板とを備えて、
前記第１基板及び第２基板は相互加圧積層して第２基板の第２端子が前記第１基板の貫通部を通して第１基板の第１端子形成面まで突出することを特徴とする多層基板の端子構造。
【請求項３】
前記第２端子の幅は前記第１端子の幅より大きいか同一であることことを特徴とする請求項２に記載の多層基板の端子構造。
【請求項４】
前記第２基板は少なくとも２層で、前記第１基板及び少なくとも２層の第２基板に形成する端子は相互重畳しないよう形成することを特徴とする請求項２に記載の多層基板の端子構造。
【請求項５】
多層基板の端子形成方法において、
ａ）少なくとも２層のセラミック基板を用意する段階と、
ｂ）前記少なくとも２層のセラミック基板に端子を一定間隔で分割して形成する段階と、
ｃ）前記セラミック基板のうち、少なくとも１層に各端子より小さくない大きさで各端子と所定間隔ほど離れるよう各端子間に貫通部を形成する段階と、
ｄ）前記少なくとも２個のセラミック基板を積層して加圧する段階と、
ｅ）積層したセラミック基板を焼成する段階と、
を有することを特徴とする多層基板の端子形成方法。
【請求項６】
前記ｂ）段階は、
ｂ１）前記セラミック基板のうち、第１セラミック基板の一面に多数個の第１端子を一定間隔で配列する段階と、
ｂ２）前記第１セラミック基板に積層する少なくとも１層の第２セラミック基板に多数個の第２端子を一定間隔ほど離して配列する段階と、
を有することを特徴とする請求項５に記載の多層基板の端子形成方法。
【請求項７】
前記貫通部は前記少なくとも２層のセラミック基板のうち、最も内部の基板を除く他のセラミック基板に形成することを特徴とする請求項５に記載の多層基板の端子形成方法。
【請求項８】
前記貫通部は前記少なくとも２層のセラミック基板全てに形成することを特徴とする請求項５に記載の多層基板の端子形成方法。
【請求項９】
前記第２端子の幅は前記第１端子の幅より大きいか同一であることを特徴とする請求項５に記載の多層基板の端子形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多層基板の端子構造及びその形成方法に関するもので、より詳しくはパッケージに複数個の端子を形成する際各端子間に所定の離隔距離を維持しながら端子形成工程を簡単にする多層基板の端子構造及びその形成方法に関するものである。
【背景技術】
【０００２】
低温焼成セラミック（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃ、以下「ＬＴＣＣ」という）の基板製造技術は主にガラスセラミック（Ｇｌａｓｓ−Ｃｅｒａｍｉｃ）材料を基に成された多数の基板（ｇｒｅｅｎ  ｓｈｅｅｔ）層に所望の回路を具現するための受動素子（Ｒ、Ｌ、Ｃ）を電気伝導度の優れたＡｇ、Ｃｕなどを使ったスクリーンプリンティング工程により具現し、各層を積層した後、セラミックと金属導体を同時焼成して（略１０００°Ｃ以下）ＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ  Ｍｏｄｕｌｅ）及びマルチチップパッケージ（Ｍｕｌｔｉ−Ｃｈｉｐ  Ｐａｃｋａｇｅ）を製造することをいう。
【０００３】
前記ＬＴＣＣ技術はセラミックと金属の同時焼成が可能な工程特徴により、モジュール内部に受動素子（Ｒ、Ｌ、Ｃ）が具現できる利点を奏する為、部品同士の複合化と軽薄短小化を可能にする。
【０００４】
前記ＬＴＣＣ基板はこのような内部受動素子（Ｅｍｂｅｄｄｅｄ  Ｐａｓｓｉｖｅｓ）が具現できる特徴によりＳＯＰ（Ｓｙｓｔｅｍ−Ｏｎ−ａ−Ｐａｃｋａｇｅ）の具現が可能でＳＭＤ（Ｓｕｒｆａｃｅ  Ｍｏｕｎｔｅｄ  Ｄｅｖｉｃｅ）部品から発生する寄生効果（ｐａｒａｓｉｔｉｃ  ｅｆｆｅｃｔ）を最少化させることができ、表面実装時ハンダ付け領域から発生する電気的なノイズ信号の減少による電気的特性の向上及びハンダ付け数の減少による信頼性の向上という利点を有する。また、ＬＴＣＣの場合Ｔｆ（Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｒｅｓｏｎａｎｔ  Ｆｒｅｑｕｅｎｃｙ）値を熱膨張係数の調節により最小化でき誘電体共振器特性が調節できる特徴を有する。
【０００５】
前記ＬＴＣＣ基板は内部に回路を具現し、これを多数個積層して一つの基板を形成するものなので、外部及び他チップ部品と接続され得る端子がパッケージの外部または内部に形成されなければならず、かかる端子が内部回路パターンと電気的に連結されなければならない。
【０００６】
図７は従来の多層基板の外部端子構造を示したものである。図７（Ａ）及び（Ｂ）は多層基板を積層して成るセラミックパッケージの側面を示したもので、パッケージ（１００）の底面基板（１５０）に外部端子（１１０）が形成されることがわかる。また、外部端子（１１０）と連結された側面外部端子（１２０）も共に形成される。前記のような外部端子の形成において、パッケージの底面基板（１５０）に形成される外部端子（１１０）の形状は同図（Ａ）及び（Ｂ）とで異ならない（図７（Ｃ））。
【０００７】
これら外部端子（１１０）は多層基板の大きさが小型化し、部品の多機能化により端子数が増加するにつれて端子同士の間隔が漸次狭くなり、外部端子の大きさも縮小してくる。しかし、製品の大きさが漸次減少しても外部端子の大きさの減少には限界がある。これは端子と外部パターンとの接続の信頼性を保障し、接続状態で衝撃を受けても容易に接続が短絡されることのないようにするためである。
【０００８】
また、多層基板を用いたセラミックパッケージにおいて内部に実装されるチップ部品と接続するための内部端子も前記外部端子と同様その端子同士の間隔が狭くなり、大きさも縮小する傾向にある。しかし、内部端子もやはり多層基板の内部パターン幅によるＲＦ特性を維持すべく大きさを縮小することが制限される。
【０００９】
従って、前記外部端子及び内部端子が小型化される多層基板に形成されるためにはその端子同士の間隔が漸次狭くなるしかない。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、このような端子同士の間隔が漸次狭くなるにつれて外部端子間電気的干渉の問題が発生する。現在実用化されている製品において外部端子同士の間隔は約０．３ｍｍほどで、今後これより小さくなると、これを具現すべき工程が現在の設備では不可能になり、設備の高級化及び生産単価の増大、品質管理の困難などあらゆる問題が発生することになる。従って、前記のような問題を防止できる多層基板の端子構造が当技術分野において要求されてきた。
【００１１】
本発明は、前記のような問題を解決するためのもので、多層基板の端子間の離隔距離を確実に維持させられる多層基板端子構造及びその形成方法を提供することに目的がある。  
さらに、本発明は、端子間の離隔間隔を維持しながら複数個の端子をより稠密に形成でき、端子間のショート（ｓｈｏｒｔ）現象を防止できる構造を提供することに目的がある。
【課題を解決するための手段】
【００１２】
前記のような目的を成し遂げるための構成手段として、本発明は多層基板の端子構造において、相互隣接した少なくとも２個の基板に一定間隔で分割形成される複数個の端子；及び、前記基板中少なくとも１個の基板の端子間に前記端子と所定間隔離れて前記端子の大きさ程に形成される貫通部；を含み、前記基板を加圧積層して、最外郭基板の端子形成面まで他基板に形成された端子が突出するようにする多層基板の端子構造を提供する。好ましくは、前記第１及び第２端子はセラミック基板積層パッケージの外部端子であることを特徴とする。また、好ましくは、前記第１及び第２端子はセラミック基板積層パッケージの各種チップ部品と連結される内部端子であることを特徴とする。
【００１３】
また、本発明は多数個の基板が積層されて成る多層基板の端子構造において、一面に多数個の第１端子が一定間隔で配列され、前記第１端子間に各端子より小さくない大きさで貫通部が形成され、前記貫通部は前記第１端子各々と所定間隔離れて形成される第１基板；及び、前記第１基板の他面に接するよう積層され、前記第１基板に接する面から前記貫通部が形成される位置に多数個の第２端子が一定間隔ほど離れて配列される第２基板；を含み、前記第１基板及び第２基板は相互加圧積層され第２基板の第２端子が前記第１基板の貫通部を通して第１基板の第１端子形成面まで突出することを特徴とする多層基板の端子構造を提供する。好ましくは、前記第２端子の幅は前記第１端子の幅より大きいか同じであることを特徴とする。好ましくは、前記貫通部は機械的なパンチング加工により形成されることを特徴とし、また前記第１及び第２端子はセラミック基板積層パッケージの外部端子であることを特徴とする。好ましくは、前記第１及び第２端子はセラミック基板積層パッケージの各種チップ部品と連結される内部端子であることを特徴とする。さらに、好ましくは、前記第２基板は少なくとも２個で、前記第１基板及び少なくとも２個の第２基板に形成される端子は相互重畳しないよう形成されることを特徴とする。
【００１４】
また、本発明は多層基板の端子形成方法において、ａ）少なくとも２個のセラミック基板を用意する段階；ｂ）前記少なくとも２個のセラミック基板に端子を一定間隔で分割して形成する段階；ｃ）前記セラミック基板中少なくとも１個に各端子より小さくない大きさで各端子と所定間隔ほど離れるよう各端子間に貫通部を形成する段階；ｄ）前記少なくとも２個のセラミック基板を積層して加圧する段階；及び、ｅ）積層したセラミック基板を焼成する段階；を含む多層基板の端子形成方法を提供する。好ましくは、前記ｂ）段階は、ｂ１）前記セラミック基板中第１セラミック基板の一面に多数個の第１端子を一定間隔で配列する段階；及び、ｂ２）前記第１セラミック基板に積層される少なくとも１個の第２セラミック基板に多数個の第２端子を一定間隔ほど離して配列する段階を含む。
【００１５】
また、好ましくは、前記貫通部は前記少なくとも２個のセラミック基板中最も内部の基板を除く他のセラミック基板に形成されることを特徴とする。好ましくは、前記貫通部は前記少なくとも２個のセラミック基板全てに形成されることを特徴とし、また前記第２端子の幅は前記第１端子の幅より大きいか同じであることを特徴とする。好ましくは、前記貫通部は機械的なパンチング加工により形成されることを特徴とし、前記端子はセラミック基板積層パッケージの外部端子であることを特徴とする。また、好ましくは、前記端子はセラミック基板積層パッケージの各種チップ部品と連結される内部端子であることを特徴とする。
【発明の効果】
【００１６】
以上のように本発明によると、部品及び基板の小型化により外部端子または内部端子同士の間隔が減少しても、隣接した端子を多数の基板に分割して順次印刷し、その後これらを積層して一つの面に端子を形成する為、印刷作業による外部端子間隔の減少または不完全形成の問題を防止できる。  
さらに、本発明は外部端子間の未印刷領域内で機械的な加工により一定面積を除去する方法を用いて端子の離隔距離を形成する為、一定の大きさで精密な離隔距離を製造することができ、外部端子の面積を一定の大きさで均等に形成できる効果を提供する。また、本発明は印刷作業による場合発生し兼ねない端子間のショート（ｓｈｏｒｔ）を防止できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明について添付の図面を参照により詳しく説明する。
【００１８】
先ず、本発明による多層基板端子の形成方法について説明する。本発明による多層基板端子の形成方法は下記の段階から成る。
【００１９】
ａ）少なくとも２個のセラミック基板を用意する段階  
多数個のセラミック基板を用意すべくセラミックグリーンシートを準備し、セラミックグリーンシートに各基板領域を分割して必要な回路パターンを形成する。
【００２０】
ｂ）前記少なくとも２個のセラミック基板に端子を一定間隔で分割して形成する段階  
前記のように用意したセラミック基板中少なくとも２個の基板に端子を分割して形成する。これは図１及び図２に示したとおりである。即ち、予め設計された基板（１０）の端子配列（ａ）を図１の実施例のように２個の層に分割して形成する。第１基板（２０）には第１端子（１）が一定間隔で形成され、第２基板（３０）には第２端子（２）が前記第１端子とずれるよう一定間隔で形成される。
【００２１】
このように端子が一定間隔で分割され形成される各基板を重ねると予め設計した基板底面の外部端子配列と同じ配列になる。
【００２２】
このように各基板に端子を分割して形成する段階は下記のような２段階に区分して行うことが好ましい。即ち、  
ｂ１）前記セラミック基板中第１セラミック基板の一面に多数個の第１端子を一定間隔で配列させる段階  
従来の方式を採用する場合、端子を形成するセラミック基板を第１基板とすると、第１基板（２０）上に多数個の第１端子（１）を一定間隔で配列する。この際、各端子はそれらの間に各端子と同じ大きさの端子が形成される程の離隔距離を有するよう配列される。
【００２３】
ｂ２）前記第１セラミック基板に積層される少なくとも１個の第２セラミック基板に多数個の第２端子を一定間隔ほど離して配列する段階  
前記ｂ１段階のように第１セラミック基板に端子を形成し、その基板（２０）に積層する第２基板（３０）に多数個の第２端子を一定間隔ほど離して配列する。この際、第２端子は基板を積層する際第１基板（２０）の第１端子（１）と重畳しないよう配列すべきである。
【００２４】
ここで、第２基板は１個のみ図示したが、それ以上とすることもできる。即ち、例えば３個またはそれ以上の隣接したセラミック基板に各々順次に分割して端子を形成することも可能である。
【００２５】
ｃ）前記セラミック基板中少なくとも１個に各端子より小さくない大きさで各端子と所定間隔ほど離れるよう各端子間に貫通部を形成する段階  
図３は本発明による多層基板の端子構造において、貫通部を形成する段階を示す。本発明による多層基板の端子構造において、セラミック基板は少なくとも２個以上用意する。そのうち少なくとも１個のセラミック基板、即ち図３において第１基板（２０）に貫通部（５）を形成する。
【００２６】
前記貫通部（５）は第１端子（１）の間に形成され、各端子の大きさより小さくない大きさで形成される。これは貫通部（５）を通して第２基板の端子が第１基板の端子形成面まで突出するようにするためである。従って、前記貫通部（５）は第１基板（２０）に形成された第１端子（１）と所定間隔ほど離れるよう形成しなければならない。
【００２７】
従来の全端子を一つの基板に形成する場合には、端子の個数が増加し基板の大きさが縮小するにつれ、各端子同士の間隔が狭くなり端子間干渉の問題が発生した。端子の印刷において、その解像度に応じてパターンがある程度ぶれることを防ぎ難くなる。こうした原因により狭小な間隔、即ち４０μｍほどの間隔を維持するのに困難があった。従って、端子同士の間隔を維持すべく従来のような印刷精密度に依存するより、より精密な機械加工を利用する。
【００２８】
本発明において、上記のような貫通部を形成する工程はパンチングマシンを使用する。即ち、端子の形成されたセラミックグリーンシートに形成される貫通部と同じ形状の工具を使ってプレス方式によりシートを穿孔するのである。こうした方法は従来のように印刷精密度のみに依存する方式に比してより正確な端子同士の間隔維持を可能にする。
【００２９】
一方、前記貫通部（５）は第２基板（３０）に形成することもできる。第２基板（３０）に形成する貫通部（６）は同様に第２端子（２）間に形成される。前記貫通部（６）は第１セラミック基板（２０）と第２セラミック基板（３０）が相互重畳し加圧される際その厚さを全体的に均一にするためのもので、また第２基板（３０）に形成する各パターン間のショート（ｓｈｏｒｔ）を防止する機能も果たす。
【００３０】
ｄ）前記少なくとも２個のセラミック基板を積層して加圧する段階  
図４は図３の多層基板を積層して加圧する段階を示した図面で、加圧前（Ａ）及び加圧後（Ｂ）の状態である。
【００３１】
前記のように端子（１、２）及び貫通部（５、６）の形成された第１基板（２０）及び第２基板（３０）を積層する。この際、積層した状態で各端子、即ち第１端子（１）と第２端子（２）が相互交差されるよう配列する。第２端子（２）は第１基板（２０）の貫通部（５）上に配列させる。
【００３２】
このように積層した状態の基板は同時に加圧する。こうすることで積層圧力を受けた２個またはそれ以上の基板層（２０、３０）の第１端子（１）及び第２端子（２）は同一面上に形成されるようになる。即ち、第１基板（２０）の貫通部（５）を通して第２基板（３０）上の第２端子（２）が図５（Ｂ）のように下方へ貫通部（５）を充填し、これと共に第２端子（２）が第１端子（１）の形成面と同一面まで降下する。この際、各端子同士の離隔距離は貫通部（５）と第１端子（１）間の離隔距離だけ形成されるようになる。
【００３３】
このような構成により、第１及び第２端子（１、２）を同時に印刷して離隔距離を形成する場合より一層正確な離隔距離を形成することができ、同時に稠密な配列を可能にする。
【００３４】
ｅ）積層したセラミック基板を焼成する段階  
以上のような段階を経た基板を焼成して一つのパッケージを形成する。
【００３５】
前記のような端子形成工程を経た多層基板の端子構造を図４（Ｂ）に示し、図５は本発明による多層基板の端子構造の他の実施例を示した断面図である。
【００３６】
図４（Ｂ）は第２端子（２）の幅（ｓ）が第１端子の幅（ｐ）と同一な場合を示したものである。図４（Ｂ）において第２端子（２）は第１基板（２０）の貫通部（５）の幅より小さいので、貫通部（５）の境界面に接触せずに形成される。しかし、図５は第２基板（３０）の第２端子（２’）の幅（ｓ’）が第１端子（１）の幅（ｐ）より大きく形成される為、第１基板の貫通部（５）の境界面に接触しながら基板内部に曲がって形成される。
【００３７】
前記図５のように第２端子（２’）を形成すると、加圧積層工程の際基板底面に端子が突出する領域を貫通部（５）の領域ほど保障するようになり、工程の信頼性が高まる利点を奏する。
【００３８】
前述したような実施例はセラミック積層基板パッケージの外部端子形成構造を例えて説明したものである。こうした本発明による端子構造はパッケージの内部端子形成にも適用できる。図６は本発明による多層基板の端子構造をパッケージ（５０）の内部端子に適用した状態を示す斜視図である。
【００３９】
図６の端子構造は図４（Ｂ）及び図５の端子構造を裏返した状態と同じで、第１基板（５１）及び第２基板（５２）を積層し、第１基板（５１）には先に述べた本実施例のように第１端子（５３）を相互離隔して配列し、第１端子間には貫通部を形成した。その貫通部には第２基板（５２）に相互離隔して形成する第２端子（５４）がその空間を充填しながら突出する。このように形成される内部端子はｓａｗフィルターのようなチップ部品（６０、７０）とワイヤ（５５）を通して電気的に連結される。
【００４０】
前記のような方法により形成される端子構造は２枚以上の基板シートを積層し、端子形成部分において２個の基板層が一つの層に加圧される構成となる。しかし、このような基板層ばかりでなく、多数個の他基板を上部または下部にさらに積層し、基板シートの厚さが薄い為、機械的加工によりできた端子部分のシートの厚さ差が表面上の凹凸または内部の凹凸を形成することにはならない。
【００４１】
本発明は特定の実施例に係り図示し説明したが、添付の特許請求の範囲により具備される本発明の精神や分野を外れない限度内で本発明が多様に改造及び変化され得ることは当業界において通常の知識を有する者であれば容易に想到できることを明らかにしておく。
【図面の簡単な説明】
【００４２】
【図１】本発明による多層基板の外部端子の形成方法において、各基板に端子を形成する段階を示した図面である。
【図２】図１の外部端子が形成された多層基板を積層する段階を示した図面である。
【図３】図２の多層基板に貫通部を形成する段階を示した図面である。
【図４】図３の多層基板を積層して加圧する段階を示した図面で、加圧前（Ａ）及び加圧後（Ｂ）の状態である。
【図５】本発明による多層基板の端子構造の他実施例を示した断面図である。
【図６】本発明による多層基板の端子構造がパッケージの内部端子に適用された状態を示した斜視図である。
【図７】従来の多層基板の外部端子構造を示したもので、側面図（Ａ、Ｂ）及び底面図（Ｃ）である。
【符号の説明】
【００４３】
１  第１端子
２、２’第２端子
５、６  貫通部
２０  第１基板
３０  第２基板
【図１】
2005019952.tif 000003
【図２】
2005019952.tif 000004
【図３】
2005019952.tif 000005
【図４】
2005019952.tif 000006
【図５】
2005019952.tif 000007
【図６】
2005019952.tif 000008
【図７】
2005019952.tif 000009