(57)【要約】【課題】画素内に占める発光領域の面積を最大化して、明るく高精細な表示を実現することができる表示装置を提供する。【解決手段】発光領域を規定するアノード電極２０と、アノード電極２０に対向して設けられた透明なカソード電極と、アノード電極２０とカソード電極との間に挟まれた発光層と、を有する発光素子が縦方向および横方向にマトリックス状に配置されている。トップエミッション型の表示領域を採用し、１つの画素内には横方向に並ぶ３つのアノード電極２０が配置されている。そして、表示領域Ａｒ内には、縦方向に延伸し、当該縦方向に配列した複数のアノード電極２０に共通接続された複数のアノード配線が設けられている。また、アノード電極２０に対し並列的に配置され、横方向に延伸し、横方向に配列した複数のカソード電極に共通接続された複数のカソード配線３１が設けられている。【選択図】図３
2005326704.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成され、発光領域を規定する第１電極と、
前記第１電極に対向して設けられた透明な第２電極と、
前記第１電極と前記第２電極との間に挟まれた発光層と、
を有する発光素子が第１方向および第２方向にマトリックス状に配置され、前記発光層からの光が前記基板とは反対側に取り出される表示領域を有し、
前記表示領域内において、
前記第１方向に延伸し、当該第１方向に配列した複数の前記第１電極に共通接続された複数の第１電極配線と、
前記第１電極に対し並列的に配置され、前記第２方向に延伸し、前記第２方向に配列した複数の前記第２電極に共通接続された複数の第２電極配線と
を有する表示装置。
【請求項２】
各画素は、前記第２方向に並ぶ３つの発光素子を含む
請求項１記載の表示装置。
【請求項３】
前記表示領域の外側に、
前記第２方向に延伸する複数の前記第２電極配線の一方側に共通接続された、実質的に電流が流れる第１バスラインと、
前記第２方向に延伸する複数の前記第２電極配線の他方側に共通接続された、前記第２電極配線の電位差のばらつきを抑制する第２バスラインと
をさらに有する請求項１記載の表示装置。
【請求項４】
前記第１バスラインの抵抗値および前記第２バスラインの抵抗値が下記式を満足するように規定されている
請求項３記載の表示装置。
Ｒ１≦８×Ｒ２／Ｎ  
Ｒ３＜Ｒ２
但し、上記式において、Ｒ１は第１バスラインの抵抗値であり、Ｒ２は第２電極配線の抵抗値であり、Ｒ３は第２バスラインの抵抗値であり、Ｎは第２電極配線の本数である。
【請求項５】
前記第１バスラインの中央部に接続された電源端子をさらに有する
請求項４記載の表示装置。
【請求項６】
前記表示領域の外側に、
前記第１方向に延伸する複数の前記第１電極配線の一方側に共通接続された、実質的に電流が流れる第１バスラインと、
前記第１方向に延伸する複数の前記第１電極配線の他方側に共通接続された、前記第１電極配線の電位差のばらつきを抑制する第２バスラインと
をさらに有する請求項１記載の表示装置。
【請求項７】
前記第１バスラインの抵抗値および前記第２バスラインの抵抗値が下記式を満足するように規定されている
請求項６記載の表示装置。
Ｒ１≦８×Ｒ２／Ｎ  
Ｒ３＜Ｒ２
但し、上記式において、Ｒ１は第１バスラインの抵抗値であり、Ｒ２は第１電極配線の抵抗値であり、Ｒ３は第２バスラインの抵抗値であり、Ｎは第１電極配線の本数である。
【請求項８】
前記第１バスラインの中央部に接続された電源端子をさらに有する
請求項７記載の表示装置。
【請求項９】
前記表示領域の外側に、前記第２方向に延伸する複数の前記第２電極配線に共通接続された２つのバスラインをさらに有する
請求項１記載の表示装置。
【請求項１０】
前記バスラインの抵抗値が下記式を満足するように規定されている
請求項９記載の表示装置。
Ｒ１≦Ｒ２／（Ｎ−１）  
但し、上記式において、Ｒ１はバスラインの抵抗値であり、Ｒ２は第２電極配線の抵抗値であり、Ｎは第２電極配線の本数である。
【請求項１１】
各バスラインに接続された２つの電源端子をさらに有する
請求項１０記載の表示装置。
【請求項１２】
前記表示領域の外側に、前記第１方向に延伸する複数の前記第１電極配線に共通接続された２つのバスラインをさらに有する
請求項１記載の表示装置。
【請求項１３】
前記バスラインの抵抗値が下記式を満足するように規定されている
請求項１２記載の表示装置。
Ｒ１≦Ｒ２／（Ｎ−１）  
但し、上記式において、Ｒ１はバスラインの抵抗値であり、Ｒ２は第１電極配線の抵抗値であり、Ｎは第１電極配線の本数である。
【請求項１４】
１つの前記バスラインに接続された電源端子をさらに有する
請求項１３記載の表示装置。
【請求項１５】
第１電極と、
前記第１電極に対向して設けられた第２電極と、
前記第１電極と前記第２電極との間に挟まれた発光層と、
を有する発光素子が第１方向および第２方向にマトリックス状に配置された表示領域を有し、
前記表示領域内において、
前記第１方向に延伸し、当該第１方向に配列した複数の前記第１電極に共通接続された複数の第１電極配線と、
前記第２方向に延伸し、前記第２方向に配列した複数の前記第２電極に共通接続された複数の第２電極配線と
を有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、有機エレクトロルミネッセンス表示装置に関する。
【背景技術】
【０００２】
アクティブ型の有機エレクトロルミネッセンス表示装置としては、従来、ボトムエミッション型と呼ばれる構造がある。
【０００３】
この方式は、発光層から出た光を、画素駆動を行う薄膜トランジスタが形成された透明基板側から出射することにより表示を得ることを特徴とする。個々の画素において発光層は透明基板側に設置した透明電極（ＩＴＯ等）と裏面側の金属電極で挟まれ、通常、金属電極は共通電極として表示領域の裏面を一様に覆う構造を有する。
【０００４】
しかし、ボトムエミッション型の場合には、透明基板上に形成された画素トランジスタやそれらへの配線によって発光層の面積が制限されることとなり、構造上、明るい表示を得ることが難しい。
【０００５】
また、画素内に光センサーや磁気センサー等の回路を薄膜プロセスを用いて形成することにより、タッチパネル等の付加機能をパネルに内蔵させる場合には、画素内に設けたそれら付加回路のトランジスタや配線が光路を遮る結果、発光層の面積を縮小せざるを得ず、明るい表示を得ることはさらに難しくなる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ボトムエミッション型のこのような欠点は、発光構造をトップエミッション型に改めることにより改善することができる。ボトムエミッション型と異なり、トップエミッション型は、発光層から出た光が画素トランジスタや配線等で遮られることがないため、発光層の面積を広く取ることができ、より明るい表示を得ることができる。
【０００７】
しかしながら、ディスプレイに高い解像度が要求されることが当たり前となった昨今においては、個々の画素の面積そのものが極めて小さく限られるため、単純にトップエミッション型構造が有するメリットだけでは足りず、個々の画素内における発光層の面積そのものを最大化する工夫をしなければ、真に効率のよい、明るく高精細なエレクトロルミネッセンス表示装置を得ることは出来ない。即ち、トップエミッション構造においてこの目的を達成するためには、表示領域内の電源配線（具体的には後述のカソード配線）が個々の画素に占める面積の比率を効率的に小さくしなければならない。
【０００８】
同時に、発光面積を大きくすると、各画素に流れる電流が増加するため、配線で生じる電位降下による輝度不均一を生じないような配慮が必要となる。特にカソード配線を束ねるカソードバスライン部分の配線においては、電位勾配を生じないように配慮する必要がある。
【０００９】
カソード配線やカソードバスラインと同じく、アノード配線やアノードバスラインについても、同じ電流量が流れるので、同様の配慮が必要になる。
【００１０】
本発明は上記の事情に鑑みてなされたものであり、その目的は、画素内に占める発光領域の面積を最大化して、明るく高精細な表示を実現することができる表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記の目的を達成するため、本発明の表示装置は、基板に形成され、発光領域を規定する第１電極と、前記第１電極に対向して設けられた透明な第２電極と、前記第１電極と前記第２電極との間に挟まれた発光層と、を有する発光素子が第１方向および第２方向にマトリックス状に配置され、前記発光層からの光が前記基板とは反対側に取り出される表示領域を有し、前記表示領域内において、前記第１方向に延伸し、当該第１方向に配列した複数の前記第１電極に共通接続された複数の第１電極配線と、前記第１電極に対し並列的に配置され、前記第２方向に延伸し、前記第２方向に配列した複数の前記第２電極に共通接続された複数の第２電極配線とを有する。
【００１２】
上記の本発明の表示装置では、例えば、１つの画素内に、第２方向にならぶ複数の第１電極が存在する。
本発明では、発光領域を規定する第１電極に対し並列的に配置された第２電極配線が、第２方向に延伸し、第２方向に配列した複数の第２電極に共通接続されている。
従って、１つの画素内において、第１電極間には、当該第１電極に対し並列的に配置される第２電極配線が存在しないことから、画素内に占める第１電極の面積を大きくとることができる。
【００１３】
上記の目的を達成するため、本発明の表示装置は、第１電極と、前記第１電極に対向して設けられた第２電極と、前記第１電極と前記第２電極との間に挟まれた発光層と、を有する発光素子が第１方向および第２方向にマトリックス状に配置された表示領域を有し、前記表示領域内において、前記第１方向に延伸し、当該第１方向に配列した複数の前記第１電極に共通接続された複数の第１電極配線と、前記第２方向に延伸し、前記第２方向に配列した複数の前記第２電極に共通接続された複数の第２電極配線とを有する。
【００１４】
上記の本発明のエレクトロルミネッセンス表示装置では、発光素子の第１電極に接続される第１電極配線と、発光素子の第２電極に接続される第２電極配線とを交差させることにより、各発光素子の面積を大きくとることができる。
【発明の効果】
【００１５】
本発明によれば、画素内に占める発光領域の面積を最大化して、明るく高精細な表示を実現することができる表示装置を提供できる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の表示装置の実施の形態について、図面を参照して説明する。
【００１７】
（第１実施形態）
図１は、本実施形態に係る有機エレクトロルミネッセンス表示装置の要部断面図である。
【００１８】
図１に示す有機エレクトロルミネッセンス表示装置は、絶縁基板１上に形成した薄膜トランジスタ（以下、ＴＦＴと称する）１０により画素駆動を行うアクティブマトリクス型である。
【００１９】
絶縁基板１上に、ゲート電極２が形成され、ゲート電極２を被覆して絶縁基板１上にゲート絶縁膜３が形成されている。ゲート電極２上には、ゲート絶縁膜３を介して例えばポリシリコンからなる半導体層４が形成されている。半導体層４上には、絶縁膜５が形成されており、絶縁膜５上に半導体層４に達するドレイン電極６と、ソース電極となるアノード配線２１が形成されている。上記のゲート電極２と、ドレイン電極６と、ソース電極（アノード配線２１）により例えばｐチャネルトランジスタからなるＴＦＴ１０が構成されている。
【００２０】
ＴＦＴ１０を被覆して層間絶縁膜８が形成されている。層間絶縁膜８上には、ＴＦＴ１０のドレイン電極６に接続するアノード電極２０が形成されている。層間絶縁膜８には、さらに、アノード電極２０と同一のレイヤにカソード配線３１が形成されている。
【００２１】
アノード電極２０およびカソード配線３１の材料として、例えば、Ａｇ、Ａｌ、Ｃｒ、Ｃｕ、Ｆｅ、Ｔｉ、Ｍｏ、Ｍｇ、Ｓｍ、ＩＴＯ（Indium Tin Oxide) のいずれかを単独で用いるか、上記金属材料のうちの２種以上を適宜比率で混ぜた合金を使用する。
【００２２】
アノード電極２０およびカソード配線３１以外の領域における層間絶縁膜８上には、層間絶縁膜９が形成されている。アノード電極２０上には、有機エレクトロルミネッセンス材料により発光層４０が形成されている。
【００２３】
発光層４０、層間絶縁膜９、カソード配線３１上を被覆するＩＴＯ等の透明電極材料からなるカソード電極３０が形成されている。図示はしないが、カソード電極３０上には、透明絶縁基板が配置される。
【００２４】
本実施形態に係る有機エレクトロルミネッセンス表示装置は、発光層４０により発せられた光をＴＦＴ１０を形成した絶縁基板１とは反対側の面から取り出して表示に利用するトップエミッション型を採用する。
【００２５】
図２は、画素回路の一構成例を示す図である。
図２に示す画素回路は、多数提案されている回路のうちで最も単純な回路構成であり、いわゆる２トランジスタ駆動方式の回路である。
【００２６】
各画素において、発光層４０である有機エレクトロルミネッセンス材料、カソード電極３０、およびアノード電極２０からなる発光素子は、供給する電流値に応じた輝度で発光し、電気回路的にはダイオード（ＯＬＥＤ：Organic Light Emitting Diode) として占められる。ただし、発光素子には必ずしも整流性を要求するものではない。
【００２７】
図２に示す画素回路は、ＴＦＴ（画素トランジスタ）１０およびＴＦＴ１１、キャパシタＣｓ、発光素子ＯＬＥＤを有する。また、図２において、ＤＴＬはデータ線を、ＷＳＬは走査線をそれぞれ示している。
【００２８】
ＴＦＴ１０のソース電極へはアノード配線２１を介してＶｃｃ電源（高電位側の電源）が供給される。発光素子ＯＬＥＤのカソード電極を出た電流は、カソード配線３１を通じてVcathode電源（低電位側の電源）に排出される。
【００２９】
図２に示す画素回路の動作は、以下の通りである。
【００３０】
走査線ＷＳＬを選択状態（ここでは低レベル）とし、データ線ＤＴＬに映像信号に応じた書き込み電位Ｖｄａｔａを印加すると、ＴＦＴ１１が導通してキャパシタＣｓが充電または放電され、ＴＦＴ１０のゲート電位はＶｄａｔａとなる（ステップＳＴ１）。
【００３１】
走査線ＷＳＬを非選択状態（ここでは高レベル）とすると、データ線ＤＴＬとＴＦＴ１０とは電気的に切り離されるが、ＴＦＴ１０のゲート電位はキャパシタＣｓによって安定に保持される（ステップＳＴ２）。
【００３２】
ＴＦＴ１０および発光素子ＯＬＥＤに流れる電流は、ＴＦＴ１０のゲート・ソース間電位Ｖｇｓに応じた値となり、発光素子ＯＬＥＤはその電流値に応じた輝度で発光し続ける（ステップＳＴ３）。これにより、映像信号の大きさに応じた電流が発光素子ＯＬＥＤに供給されて画面表示が行われる。
【００３３】
上記のステップＳＴ１のように、走査線ＷＳＬを選択してデータ線ＤＴＬに与えられた輝度情報を画素内部に与える操作を、書き込みと称する。上記のように、図２に示す画素回路では、一度Ｖｄａｔａの書き込みを行えば、次に書き換えられるまでの間、発光素子ＯＬＥＤは一定の輝度で発光を継続する。
【００３４】
図１の断面図においては簡単化のため、発光素子と画素トランジスタ近傍だけを抜き出して描いたが、図２に示す各画素にＶｃｃ電源を供給するアノード配線２１、および各画素へ表示信号を供給するデータ線ＤＴＬについては、ともに画面縦方向に延在する。
【００３５】
この理由は、液晶表示装置などのフラットパネルディスプレイで通常行われる様に、本エレクトロルミネッセンス表示装置においても水平駆動回路は表示画面の上端又は下端、或いは両方に設置するため、水平駆動回路から出たデータ線は画面縦方向に延在する。このとき配線抵抗を少しでも小さくするために、データ線ＤＴＬはできるだけ単一の金属層で形成すべきであり、特に表示領域内においてコンタクトホールによりレイヤー間を渡るような配線レイアウトは避けるべきである。
【００３６】
同様にアノード配線２１についても、画素を発光させるための大きな電流を流す必要があるので、出来るだけ単一の金属層で形成すべきであり、特に表示領域内においてコンタクトホールによりレイヤー間を渡るような配線レイアウトは避けるべきである。
【００３７】
また製造工程を簡便とするため、絶縁膜上に成膜した金属膜（例えばＴｉ／Ａｌ）によりアノード配線２１、データ線ＤＴＬを一回のパターニングで形成するのが好ましい。以上のことから、表示領域内においてアノード配線２１とデータ線ＤＴＬはクロスさせることなく、ともに画面の縦方向（第１方向）に延在させるのが好適である。
【００３８】
ここで、赤色（Ｒ）画素、緑色（Ｇ）画素、青色（Ｂ）画素等の色画素については画面の横方向（第２方向）に例えばＲ、Ｇ、Ｂ、Ｒ・・・のように繰り返すこととなる。また、画素トランジスタを駆動するゲート配線の設置については、やはり液晶表示装置等と同様に、画面を縦方向に順次走査する必要から、画面の左端或いは右端に設置した垂直駆動回路から、画面左右方向に延在することとなる。
【００３９】
アノード配線２１とデータ線ＤＴＬを同一レイヤー（絶縁膜）上に一括形成するのと同様に、製造工程を簡便にするために、図１に示す様に、アノード電極２０とカソード配線３１は同一のレイヤー上（層間絶縁膜８上）に一括形成するのが好ましい。このとき、アノード電極２０とカソード配線３１の材料としては、上記したようにＡｇ、Ｃｒ、Ｓｍ等からなる合金が好適である。この合金材料は反射率が高いので、発光層４０の下側の電極として用いると、発光層４０の光を表示面に取り出す効率に優れると同時に加工しやすい性質を併せ持つからである。
【００４０】
本実施形態では、アノード電極２０とカソード配線３１を同一レイヤー上に形成する状況を踏まえた上で、個々の画素において発光層の面積を最大化するために、アノード電極２０とカソード配線３１のレイアウトに着目する。
【００４１】
本実施形態に係る表示装置においてはＲＧＢ各色のエレクトロルミネッセンス材料からなる発光層を、例えば画面の横方向にＲ、Ｇ、Ｂ・・・のように繰り返し配置するから、アノード電極２０も同様に配列し、画面全体としてアノード電極２０はマトリクス状に並んでいる。よって、カソード配線３１は、ストライプ状として画面の横方向に延在させるか（以後、横配線と称する）、縦方向に延在させるか（以後、縦配線と称する）の二通りのレイアウトが考えられる。
【００４２】
図３は、カソード配線３１を横配線としたレイアウトを示す図であり、図４は、カソード配線３１を縦配線としたレイアウトを示す図である。
【００４３】
赤色画素ＲＰ、緑色画素ＧＰ、青色画素ＢＰの各色画素（以降、ＲＧＢ色画素と称する）の発光層形状とアノード電極形状とは同一とし、横配線、縦配線ともに発光層全体を無駄なく発光させるものとする。なお、横配線、縦配線いずれにおいても、各色画素の一行或いは一列毎にカソード配線３１を一本ずつ配する点は同じ条件としている。
【００４４】
両レイアウトで可能な発光面積の最大値を考察する。例えば、対角２．４型のＱＶＧＡパネル（３２０（横）×ＲＧＢ×２４０（縦）ドット）を想定すると、ＲＧＢ色画素の寸法は概ね０．０５１ｍｍ×０．１５３ｍｍとなる。両者においてカソード配線幅を等しく０．０１ｍｍとすると、各画素に占めるカソード配線の面積比率は、縦配線では１０／５１、横配線では１０／１５３となる。厳密にはアノード電極２０とカソード配線３１間、或いは隣接色画素間の電気的短絡を避けるため、アノード電極２０やカソード配線３１間の隙間幅も算入しなければならないが、隙間に要する面積は配線幅の占める面積に比べれば小さいので、ここでの議論では無視する。従って、個々の色画素において発光層に割り当てることのできる最大面積は概ね、縦配線では４１／５１＝８０．４％、横配線では１４３／１５３＝９３．５％となり、横配線のほうが発光層の面積を２割程度大きくすることができる。即ち、輝度を２割程度高くすることができる。
【００４５】
このように本実施形態においては、アノード配線２１を縦配線とし、カソード配線３１を横配線として直交させる構成とすることにより、前述のトップエミッション型のメリットに加えて、画素内での発光層面積を最大化できるため、高精細・狭ピッチの要求に対しても、明るい表示装置を提供することができる。
【００４６】
また、カソード配線３１を横配線とすることは画品位の面においても優位性を発揮する。その理由は、図４から明らかなように、縦配線の場合はＲＧＢ各色画素ＲＰ，ＧＰ，ＢＰの発光層形状が縦長に制限されるため、ＲＧＢ各色画素間の隙間が広く、視覚的に粒状感を伴った画面表示になるからである。一方、図３から明らかなように、横配線ではＲＧＢ各色画素ＲＰ，ＧＰ，ＢＰが接近するため、人間の視覚にとっては木目の細かい、違和感のない表示とすることができる。
【００４７】
次にバスラインの抵抗値によって表示の均一性を確保するための工夫について説明する。バスラインとは表示領域外に設けた電源配線であって、カソード配線（或いはアノード配線）はその両端が表示領域の外でカソードバスライン（或いはアノードバスライン）に接続されている。
【００４８】
本実施形態に係るトップエミッション型エレクトロルミネッセンス表示装置においては、アノード配線２１は画面縦方向、カソード配線３１は画面横方向に延在する位置関係にあるので、アノードバスラインは表示領域の上下に位置し、カソードバスラインは表示領域の左右に位置する。カソードバスライン(或いはアノードバスライン)を設ける目的は、具体的には以下に述べる様に白表示において顕著となる画面表示の諧調化を防止することである。以下、バスラインの効果を説明するが、カソードバスラインについて検討すれば、同じことがアノードバスラインについても成り立つので、以下ではカソードバスラインについてのみ説明する。
【００４９】
（バスラインの第１の配線例）
図５は、カソードバスラインとアノードバスラインの第１の配線例を示す図である。
【００５０】
図５に示す配線例では、表示領域Ａｒの外側に、複数のカソード配線３１の左右に共通接続された、２つの第１カソードバスライン３２と、各第１カソードバスライン３２に接続された２つの電源端子３４とが設けられている。アノード配線２１の上下に共通接続された、２つの第１アノードバスライン２２と、下側の第１アノードバスライン２２に接続された電源端子２４とが設けられている。
【００５１】
図５に示す構造は、表示領域Ａｒの左右に等価な形状の２つの第１カソードバスライン３２があり、各第１カソードバスライン３２の下端に電源端子（Vcathode）３４を置く配置に特徴がある。なお電源端子３４は表示パネルをなす絶縁基板端におかれ、表示パネル外に置かれた外部電源に接続するための端子として機能するものである。
【００５２】
上記の構成において画素に出入りする電流は、画面縦方向に延在したアノード配線２１から各画素のアノード電極、有機発光層、カソード電極、画面横方向に延在するカソード配線３１、第１カソードバスライン３２、電源端子３４の順に流れるが、電源端子３４が各第１カソードバスライン３２の下端に設けられていることから、図中の矢印で示すように、画面左半分の各画素からの電流はカソード配線３１を画面左向きに流れ、右半分の画素からの電流はカソード配線３１を画面右向きに流れ、それぞれ左右の第１カソードバスライン３２を経て、各電源端子３４へ至る。
【００５３】
本実施形態では、個々の画素の発光強度を最大化することを目的とするが、特に画素に大きな電流が流れる白表示の場合には、第１カソードバスライン３２には各カソード配線３１からの電流が重畳する結果、第１カソードバスライン３２の抵抗値が高いと画面上部寄りにて電位が高くなり、図６に示すように、画面上下方向にグレー諧調を生じる。カソード配線３１の抵抗値については、白表示においても、カソード配線３１に沿った諧調化は生じないように十分小さく設計されているが、これとは別に第１カソードバスライン３２での電流集中により上記の諧調化が生じることに問題がある。第１カソードバスライン３２の抵抗値を小さくするためには配線幅を広げればよいが、しかしながら、表示領域Ａｒの外に設けた第１カソードバスライン３２は表示装置の額縁幅の増加に直結するため、商品性を失わないためには必要最低限の配線幅に抑制する必要がある。
【００５４】
ここで、図５に示すバスラインの第１の配線例について、必要最低限の第１カソードバスライン３２の幅を検討してみる。図７は、図５に示すバスラインの等価回路図である。
【００５５】
左右の第１カソードバスライン３２は長さ方向に抵抗値Ｒ１をもつとし、カソード配線３１は長さ方向に抵抗値Ｒ２をもつとする。なお、図５において、第１アノードバスライン２２の抵抗値をＲ１’とし、アノード配線２１の抵抗値をＲ２’と記載している。
【００５６】
図７に示すように、表示画面の垂直解像度をＮ本とすると、カソード配線３１はＮ本あり、第１カソードバスライン３２は等価的に、抵抗値Ｒ１／Ｎを有するＮ個の直列抵抗に分割して考えることが出来る。また、前述のように画面左半分の画素から出た電流はカソード配線３１を左方向に流れ、画面右半分の画素から出た電流はカソード配線３１を右方向に流れる様子を矢印で示した。よって諧調化を考える場合、この等価回路の左半分にのみ着目して検討すればよいので、カソード配線３１についても左半分にのみ着目し、抵抗値Ｒ２／２を有する配線と解すれば良い。
【００５７】
各カソード配線３１には白表示に必要な電流ｉが流れ、これらが第１カソードバスライン３２に順次重畳されながら、電源端子３４に至るので、図７に示す等価回路の左半分に注目すると、次の関係式が成り立つ。
【００５８】
〔数１〕
Ｖ２＝Ｒ２／２×ｉ                                      …（１−ａ）
【００５９】
〔数２〕
Ｖ１＝Ｒ１／Ｎ×｛ｉ＋２ｉ＋３ｉ＋・・・＋（Ｎ−１）ｉ｝
＝（Ｎ−１）／２×Ｒ１×ｉ                          …（２−ａ）
【００６０】
ここで、Ｖ１は第１カソードバスライン３２の両端に生じた電位差、およびＶ２はカソード配線３１の半長に生じた電位差である。カソード配線３１の抵抗値は、白表示においてもカソード配線３１に沿ってグレー諧調を生じない抵抗値であることから、次の関係を満たす場合には、第１カソードバスライン３２の電位勾配による画面上下方向のグレー諧調化は起こらないことになる。
【００６１】
〔数３〕
Ｖ１≦Ｖ２                                                …（３−ａ）
【００６２】
上記式（１−ａ）、（２−ａ）、（３−ａ）から、次式を得る。
【００６３】
〔数４〕
Ｒ１≦Ｒ２／（Ｎ−１)                                     …（４−ａ）
【００６４】
一方、第１カソードバスライン３２およびカソード配線３１を形成する金属膜のシート抵抗をρとし、カソードバスライン（Ｒ１）の配線の長さをＬ１、幅をＷ１とし、カソード配線（Ｒ２）の配線の長さをＬ２、幅をＷ２とすると、Ｒ１、Ｒ２は次のように表すことができる。
【００６５】
〔数５〕
Ｒ１＝ρ×Ｌ１／Ｗ１                                      …（５−ａ）
【００６６】
〔数６〕
Ｒ２＝ρ×Ｌ２／Ｗ２                                      …（６−ａ）
【００６７】
上記式（４−ａ）、（５−ａ）、（６−ａ）から、第１カソードバスライン３２の配線幅について次式を得る。
【００６８】
〔数７〕
Ｗ１≧（Ｎ−１）×Ｌ１／Ｌ２×Ｗ２〜  Ｎ×Ｌ１／Ｌ２×Ｗ２  …（７−ａ）
【００６９】
たとえば上式（７−ａ）を前記ＱＶＧＡ解像度の表示装置に当てはめると、カソードバスラインの配線幅Ｗ１は１．８ｍｍとなる（∵Ｗ１≧２４０×（０．１５３×２４０）／（０．５１×３×３２０）×０．０１＝１．８）。しかし、式（７−ａ）の考え方は、立ち返って式（４−ａ）を見れば分かるように、第１カソードバスライン３２の幅として、Ｎ本（２４０本）あるカソード配線３１を単純に束ねることと同等である。従って、バスライン幅を積極的に細くする手法とはなっていない。
【００７０】
（バスラインの第２の配線例）
図８は、上記の点を改善するカソードバスラインとアノードバスラインの好適な第２の配線例を示す図である。
【００７１】
図８に示す配線例では、表示領域Ａｒの外側に、横方向に延伸する複数のカソード配線３１の左端に共通接続された、実質的に電流が流れる第１カソードバスライン３２と、カソード配線３１の右端に共通接続された、カソード配線３１の右端の電位差のばらつきを抑制する第２カソードバスライン３３とが設けられている。第１カソードバスライン３２の中央部に接続された電源端子３４が設けられている。
【００７２】
また、表示領域Ａｒの外側に、縦方向に延伸する複数のアノード配線２１の下端に共通接続された、実質的に電流が流れる第１アノードバスライン２２と、複数のアノード配線２１の上端に共通接続された、アノード配線２１の上端の電位差のばらつきを抑制する第２アノードバスライン２３とが設けられている。第１アノードバスライン２２の中央部に接続された電源端子２４が設けられている。
【００７３】
図８に示す構造においても、カソードバスラインの抵抗値が高いときには、図９に示すような画面上下方向のグレー諧調化を生じるのは図５の場合と同じであるが、この配置によれば図５の第１カソードバスラインよりも狭い配線幅にて諧調化を防止することができる。
【００７４】
図８に示す構造では、片方の第１カソードバスライン３２に対してのみ電源端子３４を設置する非対称性により、他方の第２カソードバスライン３３は電流経路としての寄与が少ない。白表示のとき、カソード配線３１を流れる電流は基本的に画面左向きに流れて、左側のバスラインに集められ、電源端子３４に至るからである。
【００７５】
第２カソードバスライン３３は、カソード配線３１の右端における電位差のばらつきを抑えるために設けられており、第２カソードバスライン３３の抵抗値をＲ３とすると、Ｒ３＜Ｒ２（カソード配線３１の抵抗値）となるように設定する。
【００７６】
第２の配線例では、第１の配線例（図５参照）と異なり、左右の第１カソードバスライン３２の幅を等しくする必要がなく、第２カソードバスライン３３の配線幅を極めて狭くしても影響が小さいため、その分さらに額縁幅を狭くすることも可能な点でメリットを有する。
【００７７】
図８に示す第２の配線例について、電源端子３４を設けた側の必要最低限の第１カソードバスライン３２の配線幅を求める。この場合の等価回路は、電源端子３４を設けていない側の第２カソードバスライン３３の寄与は無視できる程度なので、図１０に示すようになる。カソード配線３１の両端の電位差Ｖ２は次式で与えられる。
【００７８】
〔数８〕
Ｖ２＝Ｒ２×ｉ                                      …（１−ｂ）
【００７９】
第１カソードバスライン３２については、電源端子３４がバスライン中央にあるので、第１カソードバスライン３２の上半分についての諧調化を防止できればよく、その部分の電位差Ｖ１は次式のように求めることができる。
【００８０】
〔数９〕
Ｖ１＝（１＋２＋３＋・・・＋Ｎ／２）×ｉ×Ｒ１／Ｎ
＝Ｎ／２×（Ｎ／２＋１）／２×ｉ×Ｒ１／Ｎ
＝（Ｎ＋２）／８×ｉ×Ｒ１                      …（２−ｂ）
【００８１】
画面左右方向、すなわちカソード配線３１に沿っての諧調化を生じないのであるから、電位差Ｖ１と上記Ｖ２の間に下記の関係を満たせば、画面上下方向のグレー諧調化を回避できることになる。
【００８２】
〔数１０〕
Ｖ１≦Ｖ２                                          …（３−ｂ）
【００８３】
従って、上記式（１−ｂ）、（２−ｂ）より、次の関係が得られる。
【００８４】
〔数１１〕
Ｒ１≦８／（Ｎ＋２）×Ｒ２〜８／Ｎ×Ｒ２            …（４−ｂ）
【００８５】
一方、第１カソードバスライン３２およびカソード配線３１を形成する金属膜のシート抵抗をρとし、第１カソードバスライン３２（Ｒ１）の配線の長さをＬ１、幅をＷ１とし、カソード配線３１（Ｒ２）の配線の長さをＬ２、幅をＷ２とすると、Ｒ１、Ｒ２は次のように表すことができる。
【００８６】
〔数１２〕
Ｒ１＝ρ×Ｌ１／Ｗ１                                …（５−ｂ）
【００８７】
〔数１３〕
Ｒ２＝ρ×Ｌ２／Ｗ２                                …（６−ｂ）
【００８８】
上記式（４−ｂ）、（５−ｂ）、（６−ｂ）から、第１カソードバスライン３２の配線幅について次式を得る。
【００８９】
〔数１４〕
Ｗ１≧（Ｎ＋２）／８×Ｌ１／Ｌ２×Ｗ２〜Ｎ／８×Ｌ１／Ｌ２×Ｗ２  …（７−ｂ）
【００９０】
上の手法によれば、式（７−ａ）の場合よりも狭い第１カソードバスライン３２の配線幅で諧調化を防止することができる。たとえば前記ＱＶＧＡ解像度の表示装置に当てはめれば、第１カソードバスライン３２の幅Ｗ１は約０．２３ｍｍとなり、この程度の配線幅により十分諧調化を防止する効果を有することとなる。
【００９１】
第１アノードバスライン２２についても、画素に電流を流し込む際に第１アノードバスライン２２に生じる電位勾配を小さく押さえることにより、画面左右方向の諧調化を防止する効果がある。これについては細かく説明するまでもなく、第１カソードバスライン３２の上記説明がそのまま成り立つ。
【００９２】
ここまでの説明はトップエミッション型を前提としてきたが、最後にボトムエミッション型への適用について述べる。
【００９３】
ボトムエミッション型の場合には、図１に示す発光層４０からの光が絶縁基板１側に取り出される。従って、絶縁基板１として、透明絶縁基板を採用する。そして、アノード電極２０として、ＩＴＯ等の透明電極を用い、カソード電極３０として金属膜等の反射率が高い材料を採用すればよい。
【００９４】
ボトムエミッション型の場合には、その構造から本来的に画素の発光層面積を広く確保することには適さず、また画素トランジスタ等の形成プロセスを用いて同時に発光層下に付加機能のための回路を設けることにも適さない構造であることを述べた。
【００９５】
しかし、アノード配線２１とカソード配線３１が直交し、カソード配線３１を横配線とする手法は、ボトムエミッション型に適用した場合においても、個々の画素における発光層面積の最大化に寄与する手法である。なお、従来の技術で述べたように、通常ボトムエミッション型のカソード電極（この場合には金属電極）３０はストライプ状にする必要はなく、特に制限はない。また、バスラインの低抵抗化の考え方もボトムエミッション型に適用することができるものである。
【００９６】
本発明は、上記の実施形態の説明に限定されない。例えば、Ｒ、Ｇ、Ｂの各色画素は、異なる波長の光を発光する発光層４０を採用する他、白色光を発光する発光層４０上に、Ｒ、Ｇ、Ｂの各波長の光を透過するカラーフィルタを設ける構成としてもよい。また、発光層４０の整流特性が逆になれば、本実施形態で挙げたアノード、カソードは逆となり、特に限定はない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００９７】
【図１】本実施形態に係る表示装置の要部断面図である。
【図２】画素回路の一構成例を示す図である。
【図３】カソード配線を横配線としたレイアウトを示す図である。
【図４】カソード配線を縦配線としたレイアウトを示す図である。
【図５】カソードバスラインとアノードバスラインの第１の配線例を示す図である。
【図６】図５の配線例における画面のグレー諧調化模式図である。
【図７】図５に示すバスラインの等価回路図である。
【図８】カソードバスラインとアノードバスラインの第２の配線例を示す図である。
【図９】図８の配線例における画面のグレー諧調化模式図である。
【図１０】図８に示すバスラインの等価回路図である。
【符号の説明】
【００９８】
１…絶縁基板、２…ゲート電極、３…ゲート絶縁膜、４…半導体層、５…絶縁膜、６…ドレイン電極、８…層間絶縁膜、９…層間絶縁膜、１０…ＴＦＴ、１１…ＴＦＴ、２０…アノード電極、２１…アノード配線、２２…第１アノードバスライン、２３…第２アノードバスライン、３０…カソード電極、３１…カソード配線、３２…第１カソードバスライン、３３…第２カソードバスライン、４０…発光層、ＲＰ…赤色画素、ＧＰ…緑色画素、ＢＰ…青色画素、Ａｒ…表示領域、Ｃｓ…キャパシタ
【図１】
2005326704.tif 000003
【図２】
2005326704.tif 000004
【図３】
2005326704.tif 000005
【図４】
2005326704.tif 000006
【図５】
2005326704.tif 000007
【図６】
2005326704.tif 000008
【図７】
2005326704.tif 000009
【図８】
2005326704.tif 000010
【図９】
2005326704.tif 000011
【図１０】
2005326704.tif 000012