(57)【要約】【課題】電圧降下を減少することができる逆多重化器を利用した表示装置を提供することにある。また、本発明は与えられた時間内にサンプリングできる表示装置を提供する。【解決手段】逆多重化器を利用した表示装置において、逆多重化器はデータ駆動部で時分割されて印加されるデータ電流を順次にサンプリングした後、複数のデータ線にホールディングする。逆多重化器が１:Ｎ逆多重化する場合に、一つの水平周期の間にＮ個のデータ線に対応するデータ電流をサンプリングしなければならないので、１/Ｎ水平周期の間に一つのデータ線に対応するデータ電流がサンプリングされるべきである。本発明ではサンプル/ホールド回路にプレチャージ回路を連結してデータ電流をサンプリングする前に逆多重化器とデータ駆動部の間に連結される信号線を電流でプレチャージする。ここで、プレチャージする電流はデータ電流のＭ（Ｍは１より大きい実数）倍である。【選択図】図１５
2005157273.tif 000002
【特許請求の範囲】
【請求項１】
画像を示すデータ電流を伝達する複数のデータ線と前記データ線と電気的に連結されている複数の画素回路を含む表示領域と、
複数の第１信号線と、
前記複数の第１信号線に電気的に連結されて前記データ電流に対応する第１電流を時分割し、前記第１信号線に伝達するデータ駆動部と、
前記複数の第１信号線から前記第１電流を各々受信する複数の逆多重化器と前記逆多重化器に各々電気的に連結され、制御信号に応答して前記複数の第１信号線に前記第１電流に対応するプレチャージ電流を伝達するプレチャージ部を含む逆多重化部と、
を含み、
前記逆多重化器は前記第１信号線から前記第１電流を受信して少なくとも二つの前記データ線に前記データ電流を伝達し、
前記第１信号線に一つのデータ線に対応する前記第１電流が伝達される前に前記プレチャージ電流が伝達されることを特徴とする、表示装置。
【請求項２】
前記逆多重化器は前記第１信号線に電気的に連結される複数のサンプル/ホールド回路を含み、
一つの水平周期で、前記複数のサンプル/ホールド回路のうち一つのグループのサンプル/ホールド回路が前記第１信号線を通じて順次に印加される前記第１電流を順次にサンプリングする間に、他のグループのサンプル/ホールド回路が直前水平周期内にサンプリングした電流を前記少なくとも二つのデータ線にホールディングすることを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記複数のサンプルホールド/回路は、
前記第１信号線と入力端が各々電気的に連結され、前記少なくとも二つのデータ線のうち第１データ線と出力端が各々電気的に連結される第１及び第２サンプル/ホールド回路と、
前記第１信号線と入力端が各々電気的に連結され、前記少なくとも二つのデータ線のうち第２データ線と出力端が各々電気的に連結される第３及び第４サンプル/ホールド回路とを含み、
前記第１及び第３サンプル/ホールド回路が一つのグループのサンプル/ホールド回路を形成し、前記第２及び第４サンプル/ホールド回路が他のグループのサンプル/ホールド回路を形成することを特徴とする、請求項２に記載の表示装置。
【請求項４】
前記逆多重化器は前記第１信号線と電気的に連結される複数のサンプル/ホールド回路を含み、
一つの水平周期中第１期間の間に、前記複数のサンプル/ホールド回路のうちの第１グループのサンプル/ホールド回路が前記第１信号線を通じて順次に印加される前記第１電流を順次にサンプリングし、第２グループのサンプル/ホールド回路が前記少なくとも二つのデータ線にホールディングし、
一つの水平周期のうち第２期間内に前記第１グループのサンプル/ホールド回路がホールディングし、前記第２グループのサンプル/ホールド回路が前記第１グループのサンプル/ホールド回路でホールディングされる電流をサンプリングすることを特徴とする、請求項１に記載の表示装置。
【請求項５】
前記第２期間が前記第１期間より短いことを特徴とする、請求項４に記載の表示装置。
【請求項６】
前記第１グループのサンプル/ホールド回路は前記第１信号線と入力端が各々電気的に連結される第１及び第２サンプル/ホールド回路を含み、
前記第２グループのサンプル/ホールド回路は前記第１及び第２サンプル/ホールド回路の出力端と入力端が各々電気的に連結され、前記少なくとも二つのデータ線のうち第１及び第２データ線と出力端が各々電気的に連結される第３及び第４サンプル/ホールド回路を含むことを特徴とする、請求項４に記載の表示装置。
【請求項７】
前記サンプル/ホールド回路は、サンプリング信号に応答して導通するサンプリングスイッチング素子、ホールディング信号に応答して導通するホールディングスイッチング素子、そして前記サンプリングスイッチング素子の導通時に入力端を通じて印加される電流をサンプリングした後、前記ホールディングスイッチング素子の導通時に前記サンプリングした電流をホールディングするデータ保存素子を含み、
前記第１グループのサンプル/ホールド回路のホールディングスイッチング素子と前記第２グループのサンプル/ホールド回路のサンプリングスイッチング素子が共有されていることを特徴とする、請求項４乃至６のうちのいずれか一項に記載の表示装置。
【請求項８】
前記サンプル/ホールド回路は、サンプリング信号に応答して導通するサンプリングスイッチング素子、ホールディング信号に応答して導通するホールディングスイッチング素子、そして前記サンプリングスイッチング素子の導通時に入力端を通じて印加される電流をサンプリングした後、前記ホールディングスイッチング素子の導通時に前記サンプリングした電流をホールディングするデータ保存素子を含むことを特徴とする、請求項２乃至６のうちのいずれか一項に記載の表示装置。
【請求項９】
前記データ保存素子は、
前記サンプリング信号に応答してソースが第１電源と電気的に連結され、ゲートとドレインが前記第１信号線と電気的に連結される第１トランジスタ、そして前記第１トランジスタのゲートとソースの間に連結されて前記ドレインに伝達される電流に対応する電圧を保存するキャパシタを含むことを特徴とする、請求項８に記載の表示装置。
【請求項１０】
前記プレチャージ部は、前記複数のサンプル/ホールド回路のうち前記第１信号線と入力端が電気的に連結される少なくとも一つのサンプル/ホールド回路に各々電気的に連結される少なくとも一つのプレチャージ回路を含み、
前記プレチャージ回路は、前記制御信号が印加される場合、ソース、ゲート及びドレインが前記第１トランジスタのソース、ゲート及びドレインと各々電気的に連結される第２トランジスタを含むことを特徴とする、請求項９に記載の表示装置。
【請求項１１】
前記サンプリング信号は前記制御信号と実質的に同時に印加され、前記サンプリング信号が印加される間に前記制御信号が遮断され、
前記プレチャージ電流は実質的に前記第１電流のＭ（Ｍは１より大きい実数）倍であり、
前記第２トランジスタの（チャンネル幅）/（チャンネル長さ）は実質的に前記第１トランジスタの（チャンネル幅）/（チャンネル長さ）の（Ｍ-１）倍であることを特徴とする、請求項１０に記載の表示装置。
【請求項１２】
前記第１トランジスタと前記第２トランジスタは同一な導電タイプであることを特徴とする、請求項１１に記載の表示装置。
【請求項１３】
前記プレチャージ回路は、前記第１トランジスタのドレインと前記第２トランジスタのドレインの間に連結され、前記制御信号に応答して導通するスイッチング素子をさらに含むことを特徴とする、請求項１０に記載の表示装置。
【請求項１４】
前記サンプリングスイッチング素子は、前記第１トランジスタのドレインと入力端の間に電気的に連結される第１スイッチング素子、導通時に前記第１トランジスタをダイオード形態で連結する第２スイッチング素子、そして前記第１電源と前記第１トランジスタの間に電気的に連結される第３スイッチング素子を含み、
前記ホールディングスイッチング素子は、前記第２電源と前記第１トランジスタの間に電気的に連結される第４スイッチング素子、そして第１トランジスタと出力端の間に電気的に連結される第５スイッチング素子を含むことを特徴とする、請求項９に記載の表示装置。
【請求項１５】
前記表示領域は前記画素回路に電源電圧を供給する複数の第２信号線をさらに含み、
前記逆多重化部と前記データ駆動部の間で前記第１信号線と絶縁されて交差する方向に形成され、前記第２信号線で電源電圧を伝達する電源線をさらに含むことを特徴とする、請求項１乃至６のうちのいずれか一項に記載の表示装置。
【請求項１６】
前記第１電源は前記電源線と電気的に連結されることを特徴とする、請求項１５に記載の表示装置。
【請求項１７】
前記画素回路は、
前記データ線を通じて伝達される前記データ電流が流れるトランジスタと、
前記トランジスタのソースとゲートの間に電気的に連結され、前記トランジスタに流れる電流に対応する電圧が保存されるキャパシタと、
前記キャパシタに保存された電圧によって前記トランジスタに流れる電流に対応して発光する発光素子とを含むことを特徴とする、請求項１乃至６のうちのいずれか一項に記載の表示装置。
【請求項１８】
前記発光素子は有機物質の電界発光を利用する発光素子であることを特徴とする、請求項１７に記載の表示装置。
【請求項１９】
一方向に延びている第１及び第２データ線、前記第１及び第２データ線と電気的に連結されている複数の画素回路を含む表示領域と、
第１信号線と、
前記第１信号線と前記第１データ線の間に電気的に連結されて画像を示す第１データ電流を前記第１データ線にホールディングする第１サンプル/ホールド回路と、
前記第１信号線と前記第２データ線の間に電気的に連結されて画像を示す第２データ電流を前記第２データ線にホールディングする第２サンプル/ホールド回路と、
前記第１信号線と電気的に連結されて第１及び第２データ電流に各々対応する第１及び第２電流を順次に前記第１信号線に伝達するデータ駆動部と、
前記第１サンプル/ホールド回路と電気的に連結されて前記第１信号線に前記第１電流が印加される前に第１プレチャージ電流が伝達されるように動作する第１プレチャージ回路と、
前記第２サンプル/ホールド回路と電気的に連結されて前記第１信号線に前記第２電流が印加される前に第２プレチャージ電流が伝達されるように動作する第２プレチャージ回路とを含み、
前記第１及び第２サンプル/ホールド回路は一つの水平周期内に前記第１及び第２電流を各々サンプリングし、その次の水平周期内に前記第１及び第２データ電流をホールディングすることを特徴とする、表示装置。
【請求項２０】
前記第１及び第２プレチャージ電流は各々実質的に前記第１及び第２電流のＭ（Ｍは１より大きい実数）倍に相当する電流であることを特徴とする、請求項１９に記載の表示装置。
【請求項２１】
前記第１及び第２サンプル/ホールド回路は各々第１トランジスタと前記第１トランジスタのソースとゲートの間に電気的に連結されるキャパシタを含み、
前記第１及び第２プレチャージ回路は各々第２トランジスタを含み、
前記第１または第２プレチャージ電流が前記第１信号線に印加される場合、前記第１トランジスタと前記第２トランジスタのソース、ゲート及びドレインが各々連結され、前記第１及び第２トランジスタのドレインに前記第１または第２プレチャージ電流が伝達され、
前記第１または第２電流が前記第１信号線に印加される場合、第１トランジスタと前記第２トランジスタのソース、ゲート及びドレインのうちの少なくとも一つの電極が電気的に遮断され、前記第１トランジスタのドレインに前記第１または第２電流が伝達されることを特徴とする、請求項２０に記載の表示装置。
【請求項２２】
前記第１信号線と前記第１データ線の間に電気的に連結されて前記第１データ電流を前記第１データ線にホールディングする第３サンプル/ホールド回路と、
前記第１信号線と前記第２データ線の間に電気的に連結されて前記第２データ電流を前記第２データ線にホールディングする第４サンプル/ホールド回路とをさらに含み、
前記第１及び第２サンプル/ホールド回路がホールディングする間に、前記第３及び第４サンプル/ホールド回路が前記第１及び第２電流を各々サンプリングすることを特徴とする、請求項１９乃至２１のうちのいずれか一項に記載の表示装置。
【請求項２３】
一方向に延びている第１及び第２データ線、前記第１及び第２データ線と電気的に連結されている複数の画素回路を含む表示領域と、
第１信号線と、
前記第１信号線と入力端が電気的に連結される第１サンプル/ホールド回路と、
前記第１信号線と入力端が電気的に連結される第２サンプル/ホールド回路と、
前記第１サンプル/ホールド回路の出力端と前記第１データ線の間に電気的に連結されて画像を示す第１データ電流を前記第１データ線にホールディングする第３サンプル/ホールド回路と、
前記第２サンプル/ホールド回路の出力端と前記第２データ線の間に電気的に連結されて画像を示す第２データ電流を前記第２データ線にホールディングする第４サンプル/ホールド回路と、
前記第１信号線に電気的に連結されて前記第１及び第２データ電流に各々対応する第１及び第２電流を順次に前記第１信号線に伝達するデータ駆動部と、
前記第１サンプル/ホールド回路と電気的に連結されて前記第１信号線に前記第１電流が印加される前に、前記第１信号線に第１プレチャージ電流が伝達されるように動作する第１プレチャージ回路と、
前記第２サンプル/ホールド回路と電気的に連結されて前記第１信号線に前記第２電流が印加される前に、前記第１信号線に第２プレチャージ電流が伝達されるように動作する第２プレチャージ回路とを含み、
前記第１及び第２サンプル/ホールド回路は水平周期中第１期間内に前記第１及び第２電流を各々サンプリングし、前記水平周期中第２期間内に前記サンプリングした電流をホールディングし、前記第３及び第４サンプル/ホールド回路は前記第２期間内に前記第１及び第２サンプル/ホールド回路でホールディングされる電流をサンプリングし、前記第１期間内に前記第１及び第２データ電流をホールディングすることを特徴とする、表示装置。
【請求項２４】
前記第１及び第２プレチャージ電流は各々実質的に前記第１及び第２電流のＭ（Ｍは１より大きい実数）倍に相当する電流であることを特徴とする、請求項２３に記載の表示装置。
【請求項２５】
前記第１及び第２サンプル/ホールド回路は各々第１トランジスタと前記第１トランジスタのソースとゲートの間に電気的に連結されるキャパシタを含み、
前記第１及び第２プレチャージ回路は各々第２トランジスタを含み、
前記第１または第２プレチャージ電流が前記第１信号線に印加される場合、前記第１トランジスタと前記第２トランジスタのソース、ゲート及びドレインが各々連結され、前記第１及び第２トランジスタのドレインに前記第１または第２プレチャージ電流が伝達され、
前記第１または第２電流が前記第１信号線に印加される場合、第１トランジスタと前記第２トランジスタのソース、ゲート及びドレインのうちの少なくとも一つの電極が電気的に遮断され、前記第１トランジスタのドレインに前記第１または第２電流が伝達されることを特徴とする、請求項２４に記載の表示装置。
【請求項２６】
画像を示すデータ電流を伝達する複数のデータ線、前記複数のデータ線に電気的に連結されており、前記データ電流によって画像を表示する複数の画素回路、各々前記複数のデータ線のうちの少なくとも二つのデータ線に対応し、前記データ電流に対応する電流を順次に伝達する複数の第１信号線を含む表示装置において、
前記第１信号線に前記少なくとも二つのデータ線に対応する電流を時分割して印加するデータ駆動部と、
前記第１信号線を通じて時分割されて印加される電流のうちの一つのデータ線に相当する第１電流をサンプリングし、第１トランジスタと前記第１トランジスタのソースとゲートの間に電気的に連結されるキャパシタを含む第１サンプル/ホールド回路と、
前記第１サンプル/ホールド回路と電気的に連結され、第２トランジスタを含むプレチャージ回路とを含み、
前記第１トランジスタと前記第２トランジスタのソース、ゲート及びドレインが連結された状態で前記第１信号線に前記第１電流に対応するプレチャージ電流が印加された後、前記第１トランジスタと前記第２トランジスタのソース、ゲート及びドレインのうちの少なくとも一つの電極が電気的に遮断された状態で前記第１信号線に前記第１電流が印加されることを特徴とする、表示装置。
【請求項２７】
前記プレチャージ電流は実質的に前記第１電流のＭ倍に相当する電流であり、前記第２トランジスタの（チャンネル幅）/（チャンネル長さ）は実質的に前記第１トランジスタの（チャンネル幅）/（チャンネル長さ）の（Ｍ-１）倍であることを特徴とする、請求項２６に記載の表示装置。
【請求項２８】
前記第１サンプル/ホールド回路は前記サンプリングした第１電流を前記データ線にホールディングすることを特徴とする、請求項２６または２７に記載の表示装置。
【請求項２９】
前記第１サンプル/ホールド回路の出力端と前記データ線の間に電気的に連結される第２サンプル/ホールド回路をさらに含み、
前記第１サンプル/ホールド回路は前記サンプリングした第１電流を前記第２サンプル/ホールド回路の入力端にホールディングし、前記第２サンプル/ホールド回路は前記第１サンプル/ホールド回路でホールディングされる電流をサンプリングした後、前記データ線にホールディングすることを特徴とする、請求項２６または２７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は逆多重化器を利用した表示装置に関し、特にサンプル/ホールド回路で逆多重化する表示装置に関する。
【背景技術】
【０００２】
表示装置には走査線を駆動するための走査駆動部とデータ線を駆動するためのデータ駆動部が必要である。この時、データ駆動部はデジタルデータ信号をアナログ信号に変換して全てのデータ線に印加しなければならないので、データ線の個数に相当する出力端子を有しなければならない。ところが、一般にデータ駆動部は複数の集積回路で製作されるが、一つの集積回路が有する出力端子の個数は制限されているため、全てのデータ線を駆動するのに多くの集積回路が用いられなければならない。そのために集積回路の個数を減らすために逆多重化器を使用する方法が提案された。
【０００３】
例えば、１:２逆多重化器はデータ駆動部から一つの信号線を通じて時分割されて印加されるデータ信号を２つのデータ線に分けて印加する。したがって１:２逆多重化器を使用する場合には、集積回路の個数を半分に減らすことができる。最近、液晶表示装置と有機電界発光表示装置はデータ駆動部用集積回路がパネル上に直接上がる形態で製作される傾向にあり、このような場合、集積回路の個数をさらに減らす必要がある。
【０００４】
そして、逆多重化器、データ駆動部及び走査駆動部のための集積回路がパネル上に直接上がる形態で製作された時、画素に電源電圧を供給するために図１のように電源供給点、電源供給線及び電源配線が形成された。
【０００５】
図１に示すように、表示領域１０の左側に選択信号を選択走査線SE１〜SEmに印加するための走査駆動部２０が配置され、表示領域１０の右側に画素の発光を制御する信号を発光走査線EM１〜EMmに印加するための走査駆動部３０が配置される。そして、表示領域１０の下端にデータ線D１〜Dnにデータ信号を印加するための逆多重化部４０とデータ駆動部５０が配置される。この時、各画素に電源電圧を供給するために縦方向に縦線６０が形成されており、基板の上端に縦線６０と連結される電源線７０が横方向に形成されている。そして、基板上端の電源線７０と外部の電源供給線８０が電源供給点９０を通じて連結されており、電源供給線８０は二つの走査駆動部２０、３０を囲む形態で形成されている。
【０００６】
この時、画素で電源電圧が用いられる場合には電源線７０と縦線６０を通じて電流が流れるので、電源供給線８０と縦線６０に存在する寄生抵抗のために電源供給線８０と縦線６０で電圧降下（IR drop）が発生する。このような電圧降下は電源供給点９０から遠く離れるほど大きく発生するが、図１では電源供給線８０の中央近くと縦線６０の下端近くで大きく発生する。
【０００７】
一般に画素では駆動トランジスタの特性偏差が存在するために駆動トランジスタの特性曲線で飽和領域のマージンを確保しなければならない。ところが、電圧降下の大きく発生する場合には飽和領域の十分なマージンのために電源電圧を大きくしなければならないので、消費電力が増加する。また、１:Ｎ逆多重化のために逆多重化器でサンプル/ホールド回路を使用する場合、一つの水平周期の１/Ｎ時間内に一つのデータ線に対応するデータ電流をサンプリングしなければならないのでサンプリング時間が短く、これによりデータ電流を適切にサンプリングすることができないという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が目的とする技術的課題は、電圧降下を減らすことができる逆多重化器を利用した表示装置を提供することにある。また、本発明は与えられた時間内にサンプリングできる表示装置を提供することをその技術的課題とする。
【課題を解決するための手段】
【０００９】
このような課題を解決するために本発明は、逆多重化部でデータをサンプリングする前に、逆多重化部とデータ駆動部の間の信号線を電流でプレチャージする。
【００１０】
本発明の一つの特徴による表示装置は、表示領域、複数の第１信号線、データ駆動部、逆多重化部及びプレチャージ部を含む。表示領域では画像を示すデータ電流を伝達する複数のデータ線と前記データ線と電気的に連結されている複数の画素回路が形成されており、データ駆動部は複数の第１信号線と電気的に連結されてデータ電流に対応する第１電流を時分割して第１信号線に伝達する。逆多重化部は複数の第１信号線から第１電流を各々受信する複数の逆多重化器と、逆多重化器と各々電気的に連結されて制御信号に応答し複数の第１信号線に第１電流に対応するプレチャージ電流を伝達するプレチャージ部を含む。そして、逆多重化器は第１信号線から第１電流を受信して少なくとも二つのデータ線にデータ電流を伝達し、第１信号線に一つのデータ線に対応する第１電流が伝達される前にプレチャージ電流が伝達される。
【００１１】
本発明の一つの実施例によると、逆多重化器は第１信号線に電気的に連結される複数のサンプル/ホールド回路を含む。そして、一つの水平周期で複数のサンプル/ホールド回路のうちの一つのグループのサンプル/ホールド回路が第１信号線を通じて順次に印加される第１電流を順次にサンプリングする間に、他のグループのサンプル/ホールド回路が直前水平周期内にサンプリングした電流を少なくとも二つのデータ線にホールディングする。
【００１２】
ここで、複数のサンプルホールド/回路は、第１信号線と入力端が各々電気的に連結され、少なくとも二つのデータ線のうちの第１データ線と出力端が各々電気的に連結される第１及び第２サンプル/ホールド回路、そして第１信号線と入力端が各々電気的に連結され、少なくとも二つのデータ線のうちの第２データ線と出力端が各々電気的に連結される第３及び第４サンプル/ホールド回路を含むことができる。第１及び第３サンプル/ホールド回路が一つのグループのサンプル/ホールド回路を形成し、第２及び第４サンプル/ホールド回路が他のグループのサンプル/ホールド回路を形成する。
【００１３】
本発明の他の実施例によると、逆多重化器は第１信号線と電気的に連結される複数のサンプル/ホールド回路を含む。この時、一つの水平周期中、第１期間内に複数のサンプル/ホールド回路のうちの第１グループのサンプル/ホールド回路が第１信号線を通じて順次に印加される第１電流を順次にサンプリングし、第２グループのサンプル/ホールド回路が前記少なくとも二つのデータ線にホールディングする。そして、一つの水平周期中、第２期間内に第１グループのサンプル/ホールド回路がホールディングし、第２グループのサンプル/ホールド回路が第１グループのサンプル/ホールド回路でホールディングされる電流をサンプリングする。
【００１４】
ここで、第２期間が第１期間より短いのが好ましい。 また、第１グループのサンプル/ホールド回路は第１信号線と入力端が各々電気的に連結される第１及び第２サンプル/ホールド回路を含み、第２グループのサンプル/ホールド回路は第１及び第２サンプル/ホールド回路の出力端と入力端が各々電気的に連結され、少なくとも二つのデータ線のうちの第１及び第２データ線に出力端が電気的に連結される第３及び第４サンプル/ホールド回路を含むことができる。 また、第１グループのサンプル/ホールド回路のホールディングスイッチング素子と第２グループのサンプル/ホールド回路のサンプリングスイッチング素子が共有できる。
【００１５】
本発明の他の実施例によると、サンプル/ホールド回路は、サンプリング信号に応答して導通するサンプリングスイッチング素子、ホールディング信号に応答して導通するホールディングスイッチング素子、そしてサンプリングスイッチング素子の導通時に入力端を通じて印加される電流をサンプリングした後、ホールディングスイッチング素子の導通時にサンプリングした電流をホールディングするデータ保存素子を含む。
【００１６】
ここで、データ保存素子は、サンプリング信号に応答してソースが第１電源に電気的に連結され、ゲートとドレインが第１信号線に電気的に連結される第１トランジスタ、そして第１トランジスタのゲートとソースの間に連結されてドレインに伝達される電流に対応する電圧を保存するキャパシタを含むことができる。
【００１７】
本発明の他の実施例によると、プレチャージ部は複数のサンプル/ホールド回路のうち第１信号線と入力端が電気的に連結される少なくとも一つのサンプル/ホールド回路に各々電気的に連結される少なくとも一つのプレチャージ回路を含む。そして、プレチャージ回路は、制御信号が印加される場合、ソース、ゲート及びドレインが前記第１トランジスタのソース、ゲート及びドレインに各々電気的に連結される第２トランジスタを含む。
【００１８】
ここで、サンプリング信号は制御信号と実質的に同時に印加され、サンプリング信号が印加される間に制御信号が遮断され、プレチャージ電流は実質的に第１電流のＭ（Ｍは１より大きい実数）倍であり、第２トランジスタの（チャンネル幅）/（チャンネル長さ）は実質的に第１トランジスタの（チャンネル幅）/（チャンネル長さ）の（Ｍ-１）倍であってもよい。
【００１９】
また、プレチャージ回路は第１トランジスタのドレインと第２トランジスタのドレインの間に連結されて制御信号に応答して導通するスイッチング素子をさらに含むことができる。
【００２０】
本発明の他の実施例によると、サンプリングスイッチング素子は、第１トランジスタのドレインと入力端の間に電気的に連結される第１スイッチング素子、導通時に第１トランジスタをダイオード形態で連結する第２スイッチング素子、そして第１電源と第１トランジスタの間に電気的に連結される第３スイッチング素子を含み、ホールディングスイッチング素子は、第２電源と第１トランジスタの間に電気的に連結される第４スイッチング素子、そして第１トランジスタと出力端の間に電気的に連結される第５スイッチング素子を含む。
【００２１】
本発明の他の実施例によると、表示領域は画素回路に電源電圧を供給する複数の第２信号線をさらに含む。そして、本発明の表示装置は逆多重化部とデータ駆動部の間で第１信号線と絶縁されて交差する方向に形成されて第２信号線で電源電圧を伝達する電源線をさらに含むことができる。
【００２２】
本発明の他の実施例によると、画素回路は、データ線を通じて伝達されるデータ電流が流れるトランジスタ、トランジスタのソースとゲートの間に電気的に連結され、トランジスタに流れる電流に対応する電圧が保存されるキャパシタ、そしてキャパシタに保存された電圧によってトランジスタに流れる電流に対応して発光する発光素子を含む。
【００２３】
ここで、発光素子は有機物質の電界発光を利用する発光素子であり得る。
【００２４】
本発明の他の特徴による表示装置は、表示領域、第１信号線、第１及び第２サンプル/ホールド回路、データ駆動部、第１及び第２プレチャージ回路を含む。表示領域には一方向に延びている第１及び第２データ線、第１及び第２データ線に電気的に連結されている複数の画素回路が形成されている。第１サンプル/ホールド回路は第１信号線と第１データ線の間に電気的に連結されて画像を示す第１データ電流を第１データ線にホールディングし、第２サンプル/ホールド回路は第１信号線と第２データ線の間に電気的に連結されて画像を示す第２データ電流を第２データ線にホールディングする。データ駆動部は第１信号線に電気的に連結されて第１及び第２データ電流に各々対応する第１及び第２電流を順次に第１信号線に伝達する。第１プレチャージ回路は第１サンプル/ホールド回路と電気的に連結されて第１信号線に第１電流が印加される前に第１信号線に第１プレチャージ電流が伝達されるように動作し、第２プレチャージ回路は第２サンプル/ホールド回路と電気的に連結されて第１信号線に第２電流が印加される前に第１信号線に第２プレチャージ電流が伝達されるように動作する。この時、第１及び第２サンプル/ホールド回路は一つの水平周期内に第１及び第２電流を各々サンプリングし、その次の水平周期内に第１及び第２データ電流をホールディングする。
【００２５】
本発明の他の特徴による表示装置は、表示領域、第１信号線、第１、第２、第３及び第４サンプル/ホールド回路、データ駆動部、第１及び第２プレチャージ回路を含む。表示領域には一方向に延びている第１及び第２データ線、第１及び第２データ線に電気的に連結されている複数の画素回路が形成されている。第１サンプル/ホールド回路は第１信号線と入力端が電気的に連結され、第２サンプル/ホールド回路は第１信号線と入力端が電気的に連結される。第３サンプル/ホールド回路は第１サンプル/ホールド回路の出力端と第１データ線の間に電気的に連結されて画像を示す第１データ電流を第１データ線にホールディングし、第４サンプル/ホールド回路は第２サンプル/ホールド回路の出力端と第２データ線の間に電気的に連結されて画像を示す第２データ電流を第２データ線にホールディングする。データ駆動部は第１信号線に電気的に連結されて第１及び第２データ電流に各々対応する第１及び第２電流を順次に第１信号線に伝達する。第１プレチャージ回路は第１サンプル/ホールド回路と電気的に連結されて第１信号線に第１電流が印加される前に第１信号線に第１プレチャージ電流が伝達されるように動作し、第２プレチャージ回路は第２サンプル/ホールド回路と電気的に連結されて第１信号線に第２電流が印加される前に第１信号線に第２プレチャージ電流が伝達されるように動作する。この時、第１及び第２サンプル/ホールド回路は水平周期中、第１期間内に第１及び第２電流を各々サンプリングし、第２期間内にサンプリングした電流をホールディングし、第３及び第４サンプル/ホールド回路は第２期間内に前記第１及び第２サンプル/ホールド回路でホールディングされる電流をサンプリングし、第１期間内に第１及び第２データ電流をホールディングする。
【００２６】
本発明の他の特徴によると、画像を示すデータ電流を伝達する複数のデータ線、複数のデータ線に電気的に連結されており、データ電流によって画像を表示する複数の画素回路、各々複数のデータ線のうちの少なくとも二つのデータ線に対応し、データ電流に対応する電流を順次に伝達する複数の第１信号線を含む表示装置が提供される本発明の表示装置は、第１信号線に少なくとも二つのデータ線に対応する電流を時分割して印加するデータ駆動部、第１信号線を通じて時分割されて印加される電流のうちの一つのデータ線に相当する第１電流をサンプリングし、第１トランジスタと第１トランジスタのソースとゲートの間に電気的に連結されるキャパシタを含む第１サンプル/ホールド回路、そして第１サンプル/ホールド回路と電気的に連結されて第２トランジスタを含むプレチャージ回路を含む。この時、第１トランジスタと第２トランジスタのソース、ゲート及びドレインが連結された状態で第１信号線に第１電流に対応するプレチャージ電流が印加された後、第１トランジスタと第２トランジスタのソース、ゲート及びドレインのうちの少なくとも一つの電極が電気的に遮断された状態で第１信号線に第１電流が印加される。
【発明の効果】
【００２７】
本発明によると、逆多重化器を使用した表示装置で電源電圧を供給する電源線を追加的に配置することによって、縦に長く延びている縦線での電圧降下を減らすことができる。また、逆多重化部とデータ駆動部の間の信号線をプレチャージすることで与えられた時間内にデータ電流をサンプリングすることができる。
【発明を実施するための最良の形態】
【００２８】
以下、添付した図面を参照して本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異なる形態で実現することができ、ここで説明する実施例に限定されない。
【００２９】
図面で本発明を明確に説明するために説明と関係ない部分は省略した。明細書全体にかけて類似な部分については同一な図面符号を付けた。ある部分が他の部分と連結されているとする時、これは直接的に連結されている場合だけでなく、その中間に他の素子を置いて電気的に連結されている場合も含む。
【００３０】
次に、本発明の実施例による逆多重化器を利用した表示装置について図面を参照して詳細に説明する。
【００３１】
図２は本発明の第１実施例による逆多重化器を利用した表示装置の概略的な平面図であり、図３は図２の表示装置でデータ駆動部と逆多重化部が複数で構成された場合を示す図面である。
【００３２】
図２に示すように、本発明の第１実施例による表示装置は絶縁基板１を含み、絶縁基板１は表示装置の使用者に画面として示される領域である表示領域１００と、その外側の周辺領域に分けることができる。周辺領域には選択走査駆動部２００、発光走査駆動部３００、逆多重化部４００及びデータ駆動部５００が形成されている。この時、図２とは異なってデータ駆動部５００は絶縁基板１の周辺領域に形成されず、別途に形成されて絶縁基板１と連結されることもできる。
【００３３】
表示領域１００は複数のデータ線D１〜Dn、複数の選択走査線SE１〜SEm、複数の発光走査線EM１〜EMm及び複数の画素回路１１０を含む。走査線SE１〜SEm、EM１〜EMmは絶縁基板１上に形成され、各走査線SE１〜SEm、EM１〜EMmにはゲート電極（図示せず）が連結される。そして、走査線SE１〜SEm、EM１〜EMmは絶縁膜（図示せず）で覆われ、ゲート電極下部には非晶質シリコンまたは多結晶シリコンなどからなる半導体層（図示せず）が絶縁層を間に置いて形成される。そして、複数のデータ線D１〜Dnが走査線SE１〜SEm、EM１〜EMmを覆っている絶縁膜上に形成され、各データ線D１〜Dnにはソース電極とドレイン電極が連結される。ゲート電極、ソース電極及びドレイン電極は薄膜トランジスタの三端子を構成し、ソース電極とドレイン電極の間に位置する半導体層がこのトランジスタのチャンネル層となる。
【００３４】
図２に示すように、複数のデータ線D１〜Dnは縦方向に延びており、画像を示すデータ電流を画素回路１１０に伝達し、複数の選択走査線SE１〜SEmと発光走査線EM１〜EMmは横方向に延びており、各々選択信号と発光信号を画素回路１１０に伝達する。隣接した二つのデータ線と隣接した二つの選択走査線は画素領域を定義し、この画素領域に画素回路１１０が形成される。
【００３５】
選択走査駆動部２００は複数の選択走査線SE１〜SEmに選択信号を順次に印加し、発光走査駆動部３００は複数の発光走査線EM１〜EMmに発光信号を順次に印加する。データ駆動部５００は逆多重化部４００にデータ電流を時分割して印加し、逆多重化部４００はデータ駆動部５００から時分割されて入力されるデータ電流をデータ線D１〜Dnに印加する。逆多重化部４００が１:Ｎの逆多重化をする場合に、データ駆動部５００から逆多重化部４００にデータ電流を伝達する信号線X１〜Xn/Nはn/N個である。つまり、一つの信号線X１は時分割されて印加されるデータ電流をN個のデータ線D１〜DNに伝達する。
【００３６】
この時、選択及び発光走査駆動部２００、３００、逆多重化部４００及びデータ駆動部５００は絶縁基板１上に集積回路形態で直接装着され、各々絶縁基板１に形成された走査線SE１〜SEm、EM１〜EMm、信号線X１〜Xn/N及びデータ線D１〜Dnに電気的に連結されている。または走査駆動部２００、３００、逆多重化部４００及び/またはデータ駆動部５００を絶縁基板１上で走査線SE１〜SEm、EM１〜EMm、信号線X１〜Xn/N、データ線D１〜Dn及び画素回路１１０のトランジスタを形成する層と同一層で形成することもできる。またはデータ駆動部５００を逆多重化部４００に接着して電気的に連結されたTCP（tape carrier package）、FPC（flexible printed circuit）またはTAB（tape automatic bonding）にチップなどの形態で装着することもできる。
【００３７】
再び図２に示すように、表示領域１００には画素回路１１０に電源電圧を伝達するための複数の縦線V１〜Vnが縦方向に延びており、各縦線V１〜Vnは縦方向に配列されている複数の画素回路１１０に連結されている。このような縦線V１〜Vnは走査線SE１〜SEm、EM１〜EMmと重ならないようにデータ線D１〜Dnと同一層に形成されることができる。そして、電源線６００が絶縁基板１の上端で横方向に長く形成されて縦線V１〜Vnの一端と連結されており、電源線７００が逆多重化部４００とデータ駆動部５００の間を通過するように横方向に延びている。そして、縦線V１〜Vnが逆多重化部４００を通過するように延びており、延長された縦線V１〜Vnの端が電源線７００と連結されている。この時、電源線７００は信号線X１〜Xn/Nと重ならないように信号線X１〜Xn/Nと他の層に形成されている。
【００３８】
そして、電源供給線６１０、６２０は絶縁基板１上に形成されて、各々電源供給点６３０、６４０を通じて表示領域１００の電源線６００と連結されており、同様に電源供給線７１０、７２０が絶縁基板１上に形成されて、各々電源供給点７３０、７４０を通じて表示領域１００の電源線７００と連結されている。電源供給線６１０、６２０は走査線SE１〜SEm、EM１〜EMm、データ線D１〜Dn及び信号線X１〜Xn/Nと重ならないように電源供給点６３０、６４０で横方向に走査駆動部２００、３００の外郭まで拡張された後、縦方向に延びている。同様に、電源供給線７１０、７２０も走査線SE１〜SEm、EM１〜EMm、データ線D１〜Dn及び信号線X１〜Xn/Nと重ならないように電源供給点７３０、７４０で縦方向に延びている。
【００３９】
この時、縦方向に延びている電源供給線６１０、６２０、７１０、７２０の一端にはパッド（図示せず）が連結されており、パッドを通じて電源供給線６１０、６２０、７１０、７２０は外部回路基板と電気的に連結される。
【００４０】
そして、電源線６００、７００と電源供給線６１０、６２０、７１０、７２０は複数の縦線V１〜Vnに電流または電圧を伝達するので、一般に縦線V１〜Vnより幅が広く形成される。
【００４１】
このようにすると、絶縁基板１上に電源供給点６３０、６４０、７３０、７４０を４個形成することができる。したがって、縦線V１〜Vnの下端で発生する電圧降下を解決することができる。
【００４２】
そして、図３に示すように逆多重化部４００とデータ駆動部５００が複数個形成される場合には二つのデータ駆動部５００の間に電源供給線７１０、７２０を追加的に配置して電源供給点の個数を増やすことができる。
【００４３】
次に、図４乃至図８を参照して本発明の第１実施例による表示装置で逆多重化付加をサンプル/ホールドする回路からなる第１実施例について説明する。そして、以下では便宜上逆多重化部が１:２逆多重化するとして説明する。また、図５乃至図８では便宜上第１信号線X１とこの信号線X１に対応するデータ線D１、D２を例として説明する。
【００４４】
図４は本発明の第１実施例による逆多重化部を示す図面であり、図５はサンプル/ホールド回路からなる逆多重化器を示す図面である。
【００４５】
図４に示すように、本発明の第１実施例による逆多重化部４００は複数の逆多重化器４０１を含む。図４及び図５に示すように、逆多重化器４０１は４個のサンプル/ホールド回路４１０、４２０、４３０、４４０を含む。各サンプル/ホールド回路４１０、４２０、４３０、４４０はサンプリングスイッチング素子S１、S２、S３、S４、データ保存素子４１１、４２１、４３１、４４１及びホールディングスイッチング素子H１、H２、H３、H４を含む。サンプル/ホールド回路４１０、４２０、４３０、４４０のサンプリングスイッチング素子S１、S２、S３、S４の第１端は各々データ保存素子４１１、４２１、４３１、４４１と連結され、ホールディングスイッチング素子H１、H２、H３、H４の第１端も各々データ保存素子４１１、４２１、４３１、４４１と連結される。サンプル/ホールド回路４１０、４２０、４３０、４４０のサンプリングスイッチング素子S１、S２、S３、S４の第２端は信号線X１と共通に連結されている。サンプル/ホールド回路４１０、４３０のホールディングスイッチング素子H１、H３の第２端はデータ線D１に共通に連結され、サンプル/ホールド回路４２０、４４０のホールディングスイッチング素子H２、H４の第２端はデータ線D２に共通に連結されている。そして、以下ではサンプル/ホールド回路４１０、４２０、４３０、４４０で信号線X１と連結されるサンプリングスイッチング素子S１、S２、S３、S４の第２端を入力端とし、データ線D１、D２と連結されるホールディングスイッチング素子H１、H２、H３、H４の第２端を出力端とする。
【００４６】
それぞれのサンプル/ホールド回路４１０、４２０、４３０、４４０はサンプリングスイッチング素子S１、S２、S３、S４が導通すれば、サンプリングスイッチング素子S１、S２、S３、S４を通じて伝達される電流をサンプリングして電圧形態でデータ保存素子４１１、４２１、４３１、４４１に保存し、ホールディングスイッチング素子H１、H２、H３、H４が導通すれば、データ保存素子４１１、４２１、４３１、４４１に保存された電圧に対応する電流をホールディングスイッチング素子H１、H２、H３、H４を通じてホールディングする。
【００４７】
図５では、信号線X１とデータ線D１の間に連結されたサンプル/ホールド回路４１０、４３０が一つのサンプル/ホールド回路部を形成し、二つのサンプル/ホールド回路４１０、４３０がサンプリングとホールディングを交互に行う。同様に、信号線X１とデータ線D２の間に連結されたサンプル/ホールド回路４２０、４４０が一つのサンプル/ホールド回路部を形成し、二つのサンプル/ホールド回路４２０、４４０がサンプリングとホールディングを交互に行う。
【００４８】
ここで、導通して入力される電流を電圧形態でデータ保存素子に記録することを‘サンプリング’と定義し、データ保存素子に記録されたデータを維持することを‘待機’と定義し、データ保存素子に記録されたデータに対応する電流を出力することを‘ホールディング’と定義する。
【００４９】
次に、図６、図７(a)乃至図７(d)を参照して図５の逆多重化器の動作について説明する。
【００５０】
図６は図５の逆多重化器のスイッチング素子の駆動タイミング図であり、図７(a)乃至図７(d)は各々図６のタイミングによる図５の逆多重化器の動作を示す図面である。図６でサンプリングスイッチング素子S１、S２、S３、S４は制御信号がローレベルである時に導通し、ホールディングスイッチング素子H１、H２、H３、H４は制御信号がハイレベルである時に導通する。
【００５１】
図６と図７(a)に示すように、T１区間では制御信号に応答してサンプリングスイッチング素子S１とホールディングスイッチング素子H３、H４が導通する。サンプリングスイッチング素子S３が導通すれば、サンプル/ホールド回路４１０は信号線X１を通じて印加されるデータ電流を保存素子４１１にサンプリングする。ホールディングスイッチング素子H３、H４が導通すれば、サンプル/ホールド回路４３０、４４０は保存素子４３１、４４１に各々保存されたデータに対応する電流を各々データ線D１、D２にホールディングする。そして、サンプリングスイッチング素子S２とホールディングスイッチング素子H２が全て遮断しているサンプル/ホールド回路４２０は待機状態である。
【００５２】
次に、図６と図７(b)に示すように、T２区間ではホールディングスイッチング素子H３、H４が導通した状態で、制御信号に応答してサンプリングスイッチング素子S１が遮断し、サンプリングスイッチング素子S２が導通する。ホールディングスイッチング素子H３、H４が導通しているので、保存素子４３１、４４１に各々保存されたデータに対応する電流は継続してデータ線D１、D２にホールディングされる。そして、サンプリングスイッチング素子S２が導通すれば、サンプル/ホールド回路４２０は信号線X１を通じて印加されるデータ電流を保存素子４２１にサンプリングする。
【００５３】
図６と図７(c)に示すように、T３区間では制御信号に応答してサンプリングスイッチング素子S２とホールディングスイッチング素子H３、H４が遮断し、サンプリングスイッチング素子S３とホールディングスイッチング素子H１、H２が導通する。サンプリングスイッチング素子S３が導通すれば、サンプル/ホールド回路４３０は信号線X１を通じて印加されるデータ電流を保存素子４３１にサンプリングする。ホールディングスイッチング素子H１、H２が導通すれば、サンプル/ホールド回路４１０、４２０は各々T１及びT２区間で保存素子４１１、４２１に保存したデータに対応する電流をデータ線D１、D２にホールディングする。
【００５４】
次に、図６と図７(d)に示すように、T４区間ではホールディングスイッチング素子H１、H２が導通した状態で制御信号に応答してサンプリングスイッチング素子S３が遮断し、スイッチング素子S４が導通する。ホールディングスイッチング素子H１、H２が導通しているので、保存素子４１１、４２１に各々保存されたデータに対応する電流は継続してデータ線D１、D２にホールディングされる。そして、サンプリングスイッチング素子S４が導通すれば、サンプル/ホールド回路４４０は信号線X１を通じて印加されるデータ電流を保存素子４４１にサンプリングする。
【００５５】
このように、逆多重化器４０１のサンプル/ホールド回路４１０、４２０、４３０、４４０をサンプリングとホールディング動作によって二つのグループに分けることができ、第１グループのサンプル/ホールド回路４１０、４２０がサンプリングする間に第２グループのサンプル/ホールド回路４３０、４４０が直前にサンプリングしたデータをホールディングする。同様に第２グループのサンプル/ホールド回路４３０、４４０がサンプリングをする間に第１グループのサンプル/ホールド回路４１０、４２０が直前にサンプリングしたデータをホールディングする。そして、ホールディングスイッチング素子H１、H２は同一なタイミングで動作するので、同一な制御信号で二つのホールディングスイッチング素子H１、H２を駆動することができ、同様に同一な制御信号で二つのホールディングスイッチング素子H３、H４を駆動することができる。
【００５６】
この時、T１とT２期間が選択信号によって一行の走査線に連結された画素回路にデータが印加される期間（以下、“水平周期”とする）に相当し、T３とT４期間がその次の水平周期に相当する。前記のように、一つの水平周期間の間にデータ電流をデータ線に継続して印加できるので、画素にデータを記入する時間を確保することができる。そして、T１乃至T４期間が繰り返されることによって１フレームの間にデータ電流をデータ線に伝達することができる。
【００５７】
図５の逆多重化器に含まれる４つのサンプル/ホールド回路は実質的に互いに同一に実現できるので、以下では図５のサンプル/ホールド回路のうち一つのサンプル/ホールド回路４１０について図８を参照して詳細に説明する。
【００５８】
図８は図５のサンプル/ホールド回路の概略的な回路図である。
【００５９】
図８のサンプル/ホールド回路は信号線X１とデータ線D１の間に連結され、トランジスタM１、キャパシタCh及び５個のスイッチング素子Sa、Sb、Sc、Ha、Hbを含む。このようなデータ線D１には寄生抵抗成分と寄生キャパシタンス成分が形成されており、図８では寄生抵抗成分をR１、R２で、寄生キャパシタンス成分をC１、C２、C３で例示した。そして、図８ではトランジスタM１をpチャンネル型電界効果トランジスタ、特にMOSFET（Metal oxide semiconductor field-effect transistor）で示した。
【００６０】
スイッチング素子Saは電源電圧VDD１とトランジスタM１のソースの間に連結され、スイッチング素子Haは電源電圧VSS１とトランジスタM１のドレインに連結される。トランジスタM１がpチャンネル型であるので、電源電圧VDD１は電源電圧VSS１より高い電圧を有し、電源線７００に連結された縦線V１〜Vnによって供給される。スイッチング素子Sbは入力端である信号線X１とトランジスタM１のゲートの間に連結され、スイッチング素子HbはトランジスタM１のソースと出力端であるデータ線D１の間に連結される。スイッチング素子Scは入力端である信号線X１とトランジスタM１のドレインの間に連結されてスイッチング素子Sb、Scが導通する場合にトランジスタM１をダイオード形態で連結する。この時、スイッチング素子ScはトランジスタM１のゲートとドレインの間に連結されてトランジスタM１をダイオード形態で連結することもでききる。そして、スイッチング素子ScがトランジスタM１のゲートとドレインの間に連結される場合に、スイッチング素子Sbを信号線X１とトランジスタM１のドレインの間に連結することもできる。
【００６１】
次に、図８のサンプル/ホールド回路の動作について説明する。ここで、スイッチング素子Sa、Sb、Scは同一なタイミングで導通及び遮断し、スイッチング素子Ha、Hbも同一なタイミングで導通及び遮断する。
【００６２】
まず、スイッチング素子Sa、Sb、Scが導通してスイッチング素子Ha、Hbが遮断すれば、トランジスタM１はダイオード形態で連結され、キャパシタChに電流が供給されて電圧が充電され、トランジスタM１のゲート電位が低下してソースからドレインに電流が流れる。時間の経過によってキャパシタChの充電電圧が高まってトランジスタM１のドレイン電流が信号線X１からのデータ電流IDATAと同一になれば、キャパシタChの充電電流が停止してキャパシタChが一定の電圧で充電される。この時、トランジスタM１のソースとゲートの間の電圧の絶対値（以下、“ソース-ゲート電圧”と言う）VSGと信号線X１からのデータ電流IDATAの間には数１の関係が成立する。このような方法でサンプル/ホールド回路４１０は信号線X１からのデータ電流IDATAをサンプリングする。
【数１】
2005157273.tif 000003
【００６３】
ここで、βはトランジスタM１にチャンネル幅と長さによって決定される定数値であり、VTHはトランジスタM１のしきい電圧の絶対値である。
【００６４】
次に、スイッチング素子Sa、Sb、Scが遮断し、スイッチング素子Ha、Hbが導通すれば、キャパシタChに充電されたソース-ゲート電圧VSGに対応する電流、つまり、データ電流IDATAがスイッチング素子Hbを経てデータ線D１に伝達される。このような方法でサンプル/ホールド回路４１０はデータ線D１に電流をホールディングする。
【００６５】
そして、サンプル/ホールド回路４１０は図５のサンプル/ホールド回路４２０がサンプリングする間T２にはスイッチング素子Sa、Sb、Sc、Ha、Hbが全て遮断してキャパシタChに充電された電圧を維持する。つまり、サンプル/ホールド回路４１０は待機状態となる。
【００６６】
スイッチング素子Sa、Sb、Scが導通する場合にサンプル/ホールド回路４１０はサンプリング動作を行うので、スイッチング素子Sa、Sb、Scは図５のサンプリングスイッチング素子S１に対応し、スイッチング素子Ha、Hbが導通する場合にサンプル/ホールド回路４１０はホールディング動作を行うので、スイッチング素子Ha、Hbは図５のホールディングスイッチング素子H１に対応する。そして、キャパシタChとトランジスタM１はデータ電流に対応する電圧を保存する役割を果たすので、データ保存素子４１１に対応する。また、図８でスイッチング素子Sa、Sb、Sc、Ha、Hbはpチャンネルまたはnチャンネルの電界効果トランジスタで実現することができ、スイッチング素子Sa、Sb、Scは同一導電型のトランジスタで、同様にスイッチング素子Ha、Hbも同一導電型のトランジスタで実現できる。また、図６のタイミングで駆動されるためにはスイッチング素子Sa、Sb、Scはpチャンネル型、スイッチング素子Ha、Hbはnチャンネル型トランジスタで実現できる。
【００６７】
そして、図８でサンプル/ホールド回路はサンプリング動作の間に信号線X１、つまり、入力端にデータ電流をソーシングし、ホールディング動作の間にデータ線D１、つまり、出力端からデータ電流をシンクする。したがって、図８に示したサンプル/ホールド回路は信号線X１でデータ電流をシンクする形態、つまり、出力端が電流シンク形態であるデータ駆動部５００と共に用いることができる。一般に出力端が電流シンク形態である駆動集積回路が出力端が電流ソース形態である駆動集積回路に比べて安いのでデータ駆動部５００の単価が低減する。
【００６８】
また、図８でトランジスタM１をnチャンネル型電界効果トランジスタで実現し、電源電圧VDD１と電源電圧VSS１の相対的な電圧レベルを互いに変えれば、入力端が電流シンク形態で、出力端が電流ソース形態であるサンプル/ホールド回路を実現することができる。このようなサンプル/ホールド回路の構成は当該技術分野における通常の知識を有する者であれば本発明の実施例から容易に導出できるのでその説明を省略する。
【００６９】
本発明の第１実施例では一つのサンプル/ホールド回路部で二つのサンプル/ホールド回路を信号線とデータ線の間に並列で連結したが、これとは異なって二つのサンプル/ホールド回路を信号線とデータ線の間に直列で連結することもできる。以下、このような実施例について図９乃至図１１(c)を参照して詳細に説明する。そして、便宜上逆多重化部が１:２逆多重化するとして説明する。
【００７０】
図９は本発明の第２実施例による逆多重化器を示す図面である。
【００７１】
図９に示すように、本発明の第２実施例では第１実施例とは異なってサンプル/ホールド回路４１０、４３０が直列で連結されており、サンプル/ホールド回路４２０、４４０が直列で連結されている。具体的に、一つのサンプル/ホールド回路部でサンプル/ホールド回路４１０の出力端とサンプル/ホールド回路４３０の入力端が連結されており、サンプル/ホールド回路４３０の出力端がデータ線D１に連結されている。同様に、他の一つのサンプル/ホールド回路部でサンプル/ホールド回路４２０の出力端とサンプル/ホールド回路４４０の入力端が連結されており、サンプル/ホールド回路４４０の出力端がデータ線D１に連結されている。そして、サンプル/ホールド回路４１０、４２０の入力端が信号線X１に共通に連結されている。
【００７２】
次に、図１０、図１１(a)乃至図１１(c)を参照して図９の逆多重化器の動作について説明する。
【００７３】
図１０は図９の逆多重化器のスイッチング素子の駆動タイミング図であり、図１１(a)乃至図１１(c)は各々図１０のタイミングによる図９の逆多重化器の動作を示す図面である。図１０でサンプリングスイッチング素子S１、S２、S３、S４は制御信号がローレベルである時に導通し、ホールディングスイッチング素子H１、H２、H３、H４は制御信号がハイレベルである時に導通する。
【００７４】
図１０と図１１(a)に示すように、T１１期間では制御信号に応答してサンプリングスイッチング素子S１とホールディングスイッチング素子H３、H４が導通する。サンプリングスイッチング素子S１が導通すればサンプル/ホールド回路４１０は信号線X１を通じて印加されるデータ電流を保存素子４１１にサンプリングする。ホールディングスイッチング素子H３、H４が導通すればサンプル/ホールド回路４３０、４４０は保存素子４３１、４４１に保存されたデータに対応する電流を各々データ線D１、D２にホールディングされる。そして、サンプリングスイッチング素子S２とホールディングスイッチング素子H２が全て遮断しているサンプル/ホールド回路４２０は待機状態にある。
【００７５】
次に、図１０と図１１(b)に示すように、T１２期間ではホールディングスイッチング素子H３、H４が導通した状態で、制御信号に応答してサンプリングスイッチング素子S１が遮断し、サンプリングスイッチング素子S２が導通する。ホールディングスイッチング素子H３、H４が導通しているので、サンプル/ホールド回路４３０、４４０は保存素子４３１、４４１に保存されたデータに対応する電流をデータ線D１、D２に継続してホールディングする。そして、サンプリングスイッチング素子S２が導通すればサンプル/ホールド回路４２０は信号線X１を通じて印加されるデータ電流を保存素子４２１にサンプリングする。
【００７６】
図１０と図１１(c)に示すように、T１３期間では制御信号に応答してサンプリングスイッチング素子S２とホールディングスイッチング素子H３、H４が遮断し、ホールディングスイッチング素子H１、H２とサンプリングスイッチング素子S３、S４が導通する。その結果、サンプル/ホールド回路４１０、４２０はT１及びT２期間で保存素子４１１、４１２にサンプリングした電流をホールディングし、サンプル/ホールド回路４３０、４４０はサンプル/ホールド回路４１０、４２０で各々ホールディングされる電流を各々保存素子４３１、４４１にサンプリングする。
【００７７】
このように、逆多重化器４０１のサンプル/ホールド回路４１０、４２０、４３０、４４０をサンプリングとホールディング動作によって二つのグループに分けることができ、T１及びT２期間の間に第１グループのサンプル/ホールド回路４１０、４２０がサンプリングし、第２グループのサンプル/ホールド回路４３０、４４０は前回水平周期のT３期間の間にサンプリングしたデータをホールディングする。T３期間の間に第１グループのサンプル/ホールド回路４１０、４２０がT１及びT２期間の間にサンプリングしたデータをホールディングし、第２グループのサンプル/ホールド回路４３０、４４０が第１グループのサンプル/ホールド回路４１０、４２０でホールディングされるデータをサンプリングする。そして、サンプリングスイッチング素子S３、S４は同一なタイミングで動作するので同一な制御信号で二つのスイッチング素子S３、S４を駆動することができ、同様に同一な制御信号で二つのホールディングスイッチング素子H１、H２を駆動することができ、また、同一な制御信号で二つのホールディングスイッチング素子H３、H４を駆動することができる。
【００７８】
この時、T１１乃至T１３期間が一つの水平周期に相当する。そして、T１１乃至T１３期間が繰り返されることによって１フレーム間にデータ電流をデータ線に伝達することができる。
【００７９】
ところがこの場合、一つの水平周期中、T１３期間の間にはデータ電流がデータ線に印加されないので、データ記入に割当される時間が減少することがある。しかし、データ保存素子４１１とデータ保存素子４３１は直ぐ前後に連結されているので、データ保存素子４１１とデータ保存素子４３１の間に存在する寄生キャパシタンスは無視できる程度に小さい。同様にデータ保存素子４２１とデータ保存素子４４１の間の寄生キャパシタンスも非常に小さい。したがって、T１３期間でかかる時間はデータ電流を供給する時間に比べて非常に短くすることができるので、T１３期間の間にデータ線にデータ電流が供給されなくても大きい影響を与えない。
【００８０】
図９の逆多重化器に含まれる４個のサンプル/ホールド回路も図８に示したサンプル/ホールド回路で実現できる。そして、図１０に示すようにサンプル/ホールド回路４１０、４２０のホールディングスイッチング素子H１、H２とサンプル/ホールド回路４３０、４４０のサンプリングスイッチング素子S３、S４の導通及び遮断タイミングが同一であるので、ホールディングスイッチング素子H１、H２またはサンプリングスイッチング素子S３、S４を除去することもできる。以下、このような実施例について図１２乃至図１４を参照して詳細に説明する。そして、便宜上逆多重化部が１:２逆多重化を行うとして説明する。
【００８１】
図１２は本発明の第３実施例による逆多重化器を示す図面であり、図１３は図１２の逆多重化器のスイッチング素子の駆動タイミング図である。図１３でサンプリングスイッチング素子S１、S２は制御信号がローレベルである時に導通し、ホールディングスイッチング素子H１、H２、H３、H４は制御信号がハイレベルである時に導通する。
【００８２】
図１２に示すように、本発明の第２実施例による逆多重化器は図９の逆多重化器でサンプル/ホールド回路４３０、４４０のサンプリングスイッチング素子が除去された構造を有する。つまり、図１３に示すようにT１３期間でサンプル/ホールド回路４１０、４２０のホールディングスイッチング素子H１、H２の導通時にサンプル/ホールド回路４１０、４２０はホールディング動作を行い、サンプル/ホールド回路４３０、４４０はサンプリング動作を行う。
【００８３】
次に、図１２で直列で連結された二つのサンプル/ホールド回路４１０、４３０からなる一つのサンプル/ホールド回路部について図１４を参照して説明する。
【００８４】
図１４は本発明の第３実施例によるサンプル/ホールド回路部を示す図面である。
【００８５】
図１４に示すように、サンプル/ホールド回路部４１０、４３０は図８のサンプル/ホールド回路の出力端に同一なサンプル/ホールド回路の入力端を連結し、前段のサンプル/ホールド回路でホールディングスイッチング素子Hb？？が除去された構造を有する。
【００８６】
具体的に、サンプル/ホールド回路４１０は図８のスイッチング素子Sa、Sb、Sc、Ha、トランジスタM１、キャパシタChを同一に含み、これらの連結関係もまた図８と同一である。そして、サンプル/ホールド回路４３０はスイッチング素子Sa１、Sb１、Sc１、Ha１、Hb１、トランジスタＭ２、キャパシタCh１を含み、これらの連結関係はスイッチング素子Sa、Sb、Sc、Ha、Hb、トランジスタM１、キャパシタChの連結関係と同一である。
【００８７】
整理すれば、スイッチング素子Sa、Sb、Scが導通すれば、入力端である信号線X１から信号線X１からのデータ電流IDATAに対応する電圧がキャパシタChに保存される。そして、スイッチング素子Sa、Sb、Scが遮断し、スイッチング素子Ha、Sa１、Sb１、Sc１が導通すれば、キャパシタChに保存された電圧に対応する電流がトランジスタM１のソースに出力され、トランジスタM１のソースに出力される電流に対応する電圧が再びキャパシタCh１に保存される。次に、スイッチング素子Ha、Sa１、Sb１、Sc１が遮断し、スイッチング素子Ha１、Hb１が導通すればキャパシタCh１に保存された電圧に対応する電流がトランジスタＭ２のソースを通じてデータ線D１に出力される。
【００８８】
ここで、スイッチング素子Sa、Sb、Scが導通する場合にサンプル/ホールド回路部のサンプル/ホールド回路４１０がサンプリング動作を行うのでスイッチング素子Sa、Sb、Scは図１２のサンプリングスイッチング素子S１に対応する。そして、スイッチング素子Ha、Sa１、Sb１、Sc１が導通する場合にサンプル/ホールド回路４１０がホールディング動作を行い、サンプル/ホールド回路４３０がサンプリング動作を行うので、スイッチング素子Ha、Sa１、Sb１、Sc１は図１２のホールディングスイッチング素子H１に対応する。また、スイッチング素子Ha１、Hb１が導通する場合にサンプル/ホールド回路４３０はホールディング動作を行うので、スイッチング素子Ha１、Hb１は図１２のホールディングスイッチング素子H３に対応する。
【００８９】
そして、スイッチング素子Sa、Sb、Sc、Ha、Sa１、Sb１、Sc１、Ha１、Hb１はpチャンネルまたはnチャンネルの電界効果トランジスタで実現でき、スイッチング素子Sa、Sb、Scは同一導電型のトランジスタで、同様にスイッチング素子Ha、Sa１、Sb１、Sc１も同一導電型のトランジスタで、また、スイッチング素子Ha１、Hb１も同一導電型のトランジスタで実現できる。また、図６のタイミングで駆動されるためにはスイッチング素子Sa、Sb、Scはpチャンネル型、スイッチング素子Ha、Sa１、Sb１、Sc１、Ha１、Hb１はnチャンネル型トランジスタで実現できる。また、スイッチング素子Haとスイッチング素子Sa１、Sb１、Sc１を駆動する制御信号を分離してスイッチング素子Haをnチャンネル型、スイッチング素子Sa１、Sb１、Sc１をpチャンネル型で実現することもできる。
【００９０】
以上で説明したように、本発明の第１乃至第３実施例による逆多重化器は一つの水平周期間の間に信号線X１を通じて時分割されて印加されるデータ電流を順次にサンプリングした後、その次の水平周期間の間にサンプリングした電流をデータ線D１、D２に同時に印加する。逆多重化器が１:Ｎ逆多重化動作を行う場合に、逆多重化器が一つのデータ線D１に対応するデータ電流をサンプリングできる時間は一つの水平周期の１/Nに相当する。したがって、逆多重化器４０１が一つの水平周期の１/Nに相当する時間の間に一つのデータ線に対応するデータ電流をサンプリングする必要がある。このような条件を満足するためにはデータ駆動部５００が信号線X１を通じてデータ電流を印加する時、信号線X１にかかるキャパシタンス成分が逆多重化部４００が一つのデータ線D１を通じてサンプリングした電流を印加する時、データ線D１にかかるキャパシタンス成分の１/Ｎより小さい必要がある。
【００９１】
データ駆動部５００が信号線X１を通じて逆多重化部４００に一つのデータ線に相当するデータ電流を印加する場合には、信号線X１と電源線７００によって形成された寄生キャパシタンス成分C１を駆動する。そして、表示領域１００でデータ線D１と絶縁されて交差する金属が選択走査線SE１〜SEmと発光走査線EM１〜EMmのみであれば、逆多重化部４００が一つのデータ線D１にサンプリングしたデータ電流を印加する場合には一つのデータ線D１と複数の選択走査線SE１〜SEm及び発光走査線EM１〜EMmによって形成された寄生キャパシタンス成分C２を駆動する。、
一般に二つの平面金属によって形成されるキャパシタンスは同一な誘電物質を間に置いている時、対向する平面金属の面積に比例し、二つの金属間の距離に反比例する。ところが、寄生キャパシタンス成分C１、C２で対向する平面金属間の距離は同一であり、寄生キャパシタンス成分C１を形成する平面金属で１辺の長さは一つの信号線X１の幅、他の辺の長さは電源線７００の幅で与えられ、寄生キャパシタンス成分C２を形成する平面金属で一辺の長さは一つのデータ線D１の幅、他の辺の長さはm個の選択走査線SE１〜SEmとm個の発光走査線EM１〜EMmの幅の合計で与えられる。
【００９２】
例えば、QCIF解像度（１７６×２２０）で一つの選択走査線SE１〜SEmと発光走査線EM１〜EMmの幅を各々７μm、電源線７００の幅を２mm、そしてデータ線D１の幅と信号線X１の幅が同一であれば、キャパシタンス成分C１の大きさはキャパシタンス成分C２の大きさの大略２/３（=２０００/７×２２０×２）になる。このようになれば、前述した１/Ｎの条件を満足しないので、逆多重化部が与えられた時間内に電流をサンプリングすることができないので、電流をサンプリングする速度を急速にする必要がある。このためにサンプリングする電流を印加する前にプレチャージ電流を印加することができ、以下ではこのような実施例について図１５乃至図２０(b)を参照して詳細に説明する。
【００９３】
まず、図１５、図１６、図１７(a)及び図１７(b)を参照して図５の逆多重化器でサンプリング前にプレチャージ電流を印加する第４実施例について説明する。第４実施例は前記で説明した第１実施例の逆多重化器にプレチャージ電流を印加する方法に関する。
【００９４】
図１５は本発明の第４実施例によるサンプル/ホールド回路を示す図面である。
【００９５】
図１５に示すように、本発明の第４実施例による逆多重化器でサンプル/ホールド回路は図８のサンプル/ホールド回路に比べてプレチャージ回路をさらに含む。具体的に、プレチャージ回路はトランジスタＭ３とプレチャージスイッチング素子P１を含む。複数のサンプル/ホールド回路に各々プレチャージ回路が一つずつ連結されており、このような複数のプレチャージ回路がプレチャージ部を形成する。トランジスタM３のソースとゲートは各々トランジスタM１のソースとゲートに連結されており、スイッチング素子P１はトランジスタM１のドレインとトランジスタM３のドレインの間に連結されている。トランジスタM３はトランジスタM１と同一なチャンネルタイプを有し、図１１ではトランジスタM３をトランジスタM１のようにpチャンネル型電界効果トランジスタで示した。そして、トランジスタM３のチャンネル幅W３とチャンネル長さL３の比（W３/L３）はトランジスタM１のチャンネル幅W１とチャンネル長さL１の比（W１/L１）のＭ-１倍である。
【００９６】
プレチャージ部はデータ駆動部５００が逆多重化部４００にデータ電流を伝達する前に信号線X１〜Xn/Ｎにデータ電流IDATAのＭ（Ｍは１より大きい実数）倍に相当するプレチャージ電流MIDATAを伝達する。また、データ駆動部５００はデータ電流と共にプレチャージ電流生成のための付加電流を生成する。そして、このような付加はデータ電流IDATAの（Ｍ-１）倍に相当する電流[(M-１)IDATA]であり、電流ミラー回路などを使用してデータ電流IDATAから生成できる。電流ミラー回路などで付加電流[(M-１)IDATA]を生成する方法は、本発明が属する技術分野における通常の知識を有する者には自明な技術であるので詳細な説明を省略する。
【００９７】
次に、図１６、図１７(a)及び図１７(b)を参照して図１５のサンプル/ホールド回路の動作について詳細に説明する。
【００９８】
図１６は本発明の第４実施例によるプレチャージ方法のための駆動タイミング図であり、図１７(a)及び図１７(b)は各々本発明の第４実施例によるプレチャージ方法を示す図面である。図１６でプレチャージスイッチング素子P１、P２、P３、P４とサンプリングスイッチング素子S１、S２、S３、S４、つまり、スイッチング素子Sa、Sb、Scは制御信号がローレベルである時に導通し、ホールディングスイッチング素子H１、H２、H３、H４、つまり、スイッチング素子Ha、Hbは制御信号がハイレベルである時に導通する。
【００９９】
まず、図１６と図１７(a)に示すように、プレチャージ期間Tp１の間にスイッチング素子Sa、Sb、Sc（図１２のサンプリングスイッチング素子S１）とプレチャージスイッチング素子P１が導通してトランジスタM１、M３が各々ダイオード形態で連結される。これと同時に、データ駆動部５００から信号線X１にデータ電流IDATAと共に付加電流[(M-１)IDATA]が印加される。しかし、トランジスタM３のチャンネル幅と長さの比（W３/L３）はトランジスタM１のチャンネル幅と長さの比（W１/L１）の(M-１)倍であるので、トランジスタM３のドレインに(M-１)IDATA電流が伝達され、トランジスタM１のドレインにIDATA電流が伝達される。その結果、信号線X１にはデータ電流IDATAに相当する電圧に近い電圧が充電される。そして、この場合にもキャパシタChには一定の電圧が充電されるので、サンプル/ホールド回路４１０はサンプリング動作を行う。
【０１００】
しかし、前述したように信号線X１に形成される寄生キャパシタンス成分のためにプレチャージ電流MIDATAによって信号線X１がデータ電流IDATAに対応する電圧で充電するのに時間がかかる。しかし、プレチャージ電流MIDATAはデータ電流IDATAよりＭ倍大きい電流であるので、データ電流IDATAに信号線X１を充電する時間より短時間内に信号線X１が充電できる。したがって、プレチャージ時間が短くても信号線X１がデータ電流IDATAに対応する電圧に近い電圧で充電できる。
【０１０１】
次に、図１６と図１７(b)に示すように、サンプリング期間Ts１の間に、データ駆動部５００で付加電流[(M-１)IDATA]が遮断される同時に、プレチャージスイッチング素子P１が遮断される。その結果、信号線X１からのデータ電流IDATAがトランジスタM１のドレインに伝達され、キャパシタChにはデータ電流IDATAに対応する電圧が充電される。つまり、サンプル/ホールド回路４１０がサンプリング動作を行う。特に、プレチャージ動作によって信号線X１にデータ電流IDATAに近いプレチャージ電圧がかかっているので、信号線X１に寄生キャパシタンス成分が存在してもキャパシタChにデータ電流IDATAに相当する電圧が急速に充電できる。
【０１０２】
以上、一つのサンプル/ホールド回路４１０を例としてプレチャージ動作を説明したが、逆多重化器４０１内でサンプル/ホールド回路４１０、４２０、４３０、４４０が順次にサンプリング動作を行う時、サンプリング動作前にプレチャージすることができる。つまり、図１６に示すように、期間T１、T２、T３、T４を各々プレチャージ期間Tp１、Tp２、Tp３、Tp４とサンプリング期間Ts１、Ts２、Ts３、Ts４に分離することができる。そして、図１６でP１、P２、P３、P４は各々サンプル/ホールド回路４１０、４２０、４３０、４４０に形成されるプレチャージ部のプレチャージスイッチング素子を示す。このようにすれば、各サンプル/ホールド回路４１０、４２０、４３０、４４０がデータ電流IDATAをサンプリングをする前に信号線X１がデータ電流IDATAに相当する電圧に近い電圧でプレチャージされているので、速い時間内にデータ電流IDATAがサンプリングできる。
【０１０３】
以上で説明したプレチャージ部を図９及び図１２の逆多重化器に形成して同様な方法で信号線をプレチャージすることができる。以下では図１２の逆多重化器でサンプリング前に信号線をプレチャージする第５実施例について図１８、図１９、図２０(a)及び図２０(b)を参照して説明する。第４実施例は前記で説明した第２及び第３実施例の逆多重化器にプレチャージ電流を印加する方法に関する。
【０１０４】
図１８は本発明の第５実施例によるサンプル/ホールド回路部を示す図面である。
【０１０５】
図１８に示すように、本発明の第５実施例による逆多重化器でサンプル/ホールド回路部は図１４のサンプル/ホールド回路に比べてプレチャージ部をさらに含む。具体的に、プレチャージ部は図１５で説明したことと同様に、トランジスタM３とプレチャージスイッチング素子P１を含み、トランジスタM３のソースとゲートは各々トランジスタM１のソースとゲートに連結されており、スイッチング素子P１はトランジスタM１のドレインとトランジスタM３のドレインの間に連結されている。そして、トランジスタM３のチャンネル幅W３とチャンネル長さL３の比（W３/L３）はトランジスタM１のチャンネル幅W１とチャンネル長さL１の比（W１/L１）の(M-１)倍である。
【０１０６】
前述したように、プレチャージ部はデータ駆動部５００が逆多重化部４００にデータ電流を伝達する前に信号線X１〜Xn/Ｎにデータ電流IDATAのＭ（Ｍは１より大きい実数）倍に相当するプレチャージ電流MIDATAを伝達する。また、データ駆動部５００はデータ電流IDATAと共にプレチャージ電流MIDATA生成のための付加電流[(M-１)IDATA]を供給する。
【０１０７】
次に、図１９、図２０(a)及び図２０(b)を参照して図１８のサンプル/ホールド回路部の動作について詳細に説明する。
【０１０８】
図１９は本発明の第５実施例によるプレチャージ方法のための駆動タイミング図であり、図２０(a)及び図２０(b)は各々本発明の第５実施例によるプレチャージ方法を示す図面である。図１９でプレチャージスイッチング素子P１、P２とサンプリングスイッチング素子S１、S２、S３、S４、つまり、スイッチング素子Sa、Sb、Scは制御信号がローレベルである時に導通し、ホールディングスイッチング素子H１、H２、H３、H４、つまり、スイッチング素子Ha、Sa１、Sb１、Sc１、Ha１、Hb１は制御信号がハイレベルである時に導通する。
【０１０９】
まず、図１９及び図２０(a)に示すように、プレチャージ期間Tp１１の間にスイッチング素子Sa、Sb、Sc（図１２のサンプリングスイッチング素子S１）とプレチャージスイッチング素子P１が導通してトランジスタM１、M３が各々ダイオード形態で連結される。これと同時にデータ駆動部５００から信号線X１にデータ電流IDATAと共に付加電流[(M-１)IDATA]が印加される。ところが、トランジスタM３のチャンネル幅とチャンネル長さの比（W３/L３）はトランジスタM１のチャンネル幅とチャンネル長さの比（W１/L１）の(M-１)倍であるので、トランジスタM３のドレインに(M-１)IDATA電流が伝達され、トランジスタM１のドレインにIDATA電流が伝達される。その結果、信号線X１にはデータ電流IDATAに相当する電圧に近い電圧が充電される。
【０１１０】
次に、図１９及び図２０(b)に示すように、サンプリング期間Ts１１の間にデータ駆動部５００で付加電流[(M-１)IDATA]が遮断される同時にプレチャージスイッチング素子P１が遮断される。その結果、信号線X１からのデータ電流IDATAがトランジスタM１のドレインに伝達され、キャパシタChにはデータ電流IDATAに対応する電圧が充電される。
【０１１１】
この後の動作は本発明の第２実施例で説明したことと同一であるので、その説明を省略する。
【０１１２】
以上、一つのサンプル/ホールド回路部を例えてプレチャージ動作を説明したが、逆多重化器４０１内でサンプル/ホールド回路４１０、４２０が順次にサンプリング動作を行う時、サンプリング動作前にプレチャージすることができる。つまり、図１９に示すように、期間T１１、T１２を各々プレチャージ期間Tp１１、Tp１２とサンプリング期間Ts１１、Ts１２に分離することができる。そして、図１９でP１、P２は各々サンプル/ホールド回路４１０、４２０に形成されるプレチャージ部のプレチャージスイッチング素子を示す。このようにすれば、各サンプル/ホールド回路４１０、４２０がデータ電流IDATAをサンプリングをする前に信号線X１がデータ電流IDATAに相当する電圧に近い電圧でプレチャージされているので、短時間内にデータ電流IDATAがサンプリングできる。
【０１１３】
次に、本発明の第１乃至第５実施例による表示装置の画素領域に形成される画素回路を図２１を参照して説明する。図２１は画素回路の概略的な回路図である。
【０１１４】
図２１に示すように、データ線D１に画素回路１１０が連結されており、この画素回路１１０は電流によってデータが記入され、有機物質の電界発光を利用する画素回路である。この画素回路１１０は４個のトランジスタP１、P２、P３、P４、キャパシタCst及び発光素子（OLED）を含む。図２１ではトランジスタP１、P２、P３、P４をpチャンネル型電界効果トランジスタで示した。
【０１１５】
トランジスタP１のソースは電源電圧VDD２と連結され、トランジスタP１のソースとゲートの間にキャパシタCstが連結されている。電源電圧VDD２は縦線V１に連結されている。トランジスタP２はデータ線D１とトランジスタP１のゲートの間に連結されて選択走査線SE１からの選択信号に応答する。トランジスタP３はトランジスタP１のドレインとデータ線D１の間に連結されて選択走査線SE１からの選択信号に応答してトランジスタP２と共にトランジスタP１をダイオード形態で連結する。トランジスタP４はトランジスタP１のドレインと発光素子OLEDの間に連結され、発光走査線EM１からの発光信号に応答してトランジスタP１からの電流を発光素子OLEDに伝達する。発光素子OLEDのカソードは電源電圧VDD２より小さい電源電圧VSS２に連結されている。
【０１１６】
この時、選択走査線SE１からの選択信号によってトランジスタP２、P３が導通すれば、データ線D１からの電流がトランジスタP１のドレインに流れ、この電流に対応するトランジスタP１のソース-ゲート電圧がキャパシタCstに保存される。そして、発光走査線EM１から発光信号が印加されるとトランジスタP４が導通し、キャパシタCstに保存された電圧に対応するトランジスタP１の電流IOLEDが発光素子OLEDに供給される。この電流によって発光素子OLEDは発光する。
【０１１７】
このように、画素回路で電源電圧VDD２が縦線V１によって供給され、縦線V１に電圧を伝達する電源線６００、７００が表示領域の上下に各々形成されているので、縦線V１での電圧降下を減らすことができる。
【０１１８】
前記で本発明の実施例では逆多重化部が１:２の逆多重化を行うと説明したが、本発明はこれに限定されず、１:Ｎの逆多重化を行う逆多重化部にも適用できる。また、本発明の実施例ではサンプル/ホールド回路の電源電圧VDD１が電源線７００に連結された縦線V１〜Vnから供給されると説明したが、電源電圧VDD１は電源線７００に連結された縦線V１〜Vnでない他の線からも供給できる。また、電源線７００が縦線V１〜Vnと連結されない場合にも第４及び第５実施例で説明した駆動方法を適用することができる。
【０１１９】
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
【図面の簡単な説明】
【０１２０】
【図１】従来技術による逆多重化器を利用した表示装置の概略的な平面図である。
【図２】本発明の第１実施例による逆多重化器を利用した表示装置の概略的な平面図である。
【図３】図２の表示装置でデータ駆動部と逆多重化部が複数個からなる形態を示す図面である。
【図４】本発明の実施例による逆多重化部を示す図面である。
【図５】サンプル/ホールド回路で構成された逆多重化器を示す図面である。
【図６】図５の逆多重化器のスイッチング素子の駆動タイミング図である。
【図７】図６のタイミングによる図５の逆多重化器の動作を示す図面である。
【図８】図５のサンプル/ホールド回路の概略的な回路図である。
【図９】本発明の第２実施例による逆多重化器を示す図面である。
【図１０】図９の逆多重化器のスイッチング素子の駆動タイミング図である。
【図１１】図１０のタイミングによる図９の逆多重化器の動作を示す図面である。
【図１２】本発明の第３実施例による逆多重化器を示す図面である。
【図１３】図１２の逆多重化器のスイッチング素子の駆動タイミング図である。
【図１４】本発明の第３実施例によるサンプル/ホールド回路部を示す図面である。
【図１５】本発明の第４実施例によるサンプル/ホールド回路を示す図面である。
【図１６】本発明の第４実施例によるプレチャージ方法のための駆動タイミング図である。
【図１７】本発明の第４実施例によるプレチャージ方法を示す図面である。
【図１８】本発明の第５実施例によるサンプル/ホールド回路部を示す図面である。
【図１９】本発明の第５実施例によるプレチャージ方法のための駆動タイミング図である。
【図２０】各々本発明の第５実施例によるプレチャージ方法を示す図面である。
【図２１】画素回路の概略的な回路図である。
【符号の説明】
【０１２１】
１  基板
１００  表示領域
１１０  画素回路
２００  走査駆動部
３００  発光走査駆動部
４００  逆多重化部
４０１  逆多重化器
４１０、４２０、４３０、４４０  サンプル／ホールド回路
４１１、４２１、４３１、４４１  データ保存素子
５００  データ駆動部
６００、７００  電源線
６１０、６２０、７１０、７２０  電源供給線
６３０、６４０、７３０、７４０  電源供給点
Ｃｈ  キャパシタ
Ｄ１〜Ｄｎ  データ線
ＥＭ１〜ＥＭｍ  発光走査線
Ｈ１、Ｈ２、Ｈ３、Ｈ４  ホールディングスイッチング素子
Ｈａ、Ｈａ１、Ｈｂ、Ｈｂ１、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓａ、Ｓｂ、Ｓｂ１、Ｓｃ、Ｓｃ１  スイッチング素子
ＩＤＡＴＡ  データ電流
Ｌ１、Ｌ３  チャンネル長さ
Ｍ１、Ｍ２、Ｍ３  トランジスタ
ＭＩＤＡＴＡ  プレチャージ電流
Ｐ１、Ｐ２、Ｐ３、Ｐ４  プレチャージスイッチング素子
ＳＥ１〜ＳＥｍ  選択走査線
Ｔｐ１、Ｔｐ２、Ｔｐ３、Ｔｐ４、Ｔｐ１１、Ｔｐ１２  プレチャージ期間
Ｔｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４、Ｔｓ１１、Ｔｓ１２  サンプリング期間
Ｖ１〜Ｖｎ  縦線
ＶＤＤ１、ＶＳＳ１  電源電圧
ＶＳＧ  トランジスタのソースとゲートの間の電圧の絶対値
Ｗ１、Ｗ３  チャンネル幅
Ｘ１〜Ｘｎ／Ｎ  信号線
【図１】
2005157273.tif 000004
【図２】
2005157273.tif 000005
【図３】
2005157273.tif 000006
【図４】
2005157273.tif 000007
【図５】
2005157273.tif 000008
【図６】
2005157273.tif 000009
【図７】
2005157273.tif 000010
【図８】
2005157273.tif 000011
【図９】
2005157273.tif 000012
【図１０】
2005157273.tif 000013
【図１１】
2005157273.tif 000014
【図１２】
2005157273.tif 000015
【図１３】
2005157273.tif 000016
【図１４】
2005157273.tif 000017
【図１５】
2005157273.tif 000018
【図１６】
2005157273.tif 000019
【図１７】
2005157273.tif 000020
【図１８】
2005157273.tif 000021
【図１９】
2005157273.tif 000022
【図２０】
2005157273.tif 000023
【図２１】
2005157273.tif 000024