(57)【要約】【課題】外乱に影響されることなしに安定して正確な光量を測定することができるダイオードを提供する。【解決手段】ダイオード１００のｉ領域１１２上に絶縁膜を介してゲート電極１１４を設け、ｉ領域１１２とｎ領域１１３間にｎ−領域１１７を設け、ゲート電極の平面形状を屈曲した構造とし、ｐｎ間に逆バイアスを印加する。【選択図】    図１
2005019638.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板上に形成された多結晶シリコンを活性層とするｐｉｎ構造のダイオードにおいて、
同一膜中に、ボロンが高濃度にドープされたｐ領域と、リンが高濃度にドープされたｎ領域と、不純物をほとんど含まないｉ領域とを具備し、前記ｐ領域がアノード電極に、前記ｎ領域がカソード電極に接続され、さらに、少なくとも前記ｉ領域上に第１の絶縁膜を介して配置されたゲート電極と、前記ｉ領域と前記ｎ領域との間に低濃度にドナーがドープされたｎ−領域とを具備し、前記ゲート電極の平面形状が少なくとも１箇所屈曲していることを特徴とするダイオード。
【請求項２】
ガラス基板上に形成された多結晶シリコンを活性層とするｐｉｎ構造のダイオードにおいて、
同一膜中に、ボロンが高濃度にドープされたｐ領域と、リンが高濃度にドープされたｎ領域と、不純物をほとんど含まないｉ領域とを具備し、前記ｐ領域がアノード電極に、前記ｎ領域がカソード電極に接続され、さらに、少なくとも前記ｉ領域上に第１の絶縁膜を介して配置されたゲート電極を具備し、前記ゲート電極の平面形状が少なくとも１箇所屈曲していることを特徴とするダイオード。
【請求項３】
前記ゲート電極の平面形状が口型に形成されていることを特徴と請求項１又は２に記載のダイオード。
【請求項４】
前記ゲート電極が２回以上屈曲し、連続した２回の屈曲方向が同一で、且つ２回ごとに屈曲方向が反対となる形状であることを特徴とする請求項１又は２に記載のダイオード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はゲート制御型薄膜ダイオードの構造に関する。
【０００２】
【従来の技術】
近年、多結晶シリコン（ポリシリコンともいう）や非結晶シリコン（アモルファスシリコンともいう）は、ＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などにより透明基板上に製膜が可能であることから、表示素子や画像入力装置への応用が盛んに行われている。
【０００３】
このうち画像入力装置では、例えば、複数の信号線と選択線とをマトリクス状に配線するとともに、このマトリクスの各格子毎に光センサーダイオードを配置し、各ダイオードに対し、順に逆バイアスを印加した場合の光量に応じた電流又は電圧信号を、位置の情報として取り出すことで画像情報を得ている。
【０００４】
これに関連する技術として、ｐ−ｉ並びにｎ−ｉ接合の界面を捕獲中心密度の低いｉ領域内に形成することにより、多結晶シリコンダイオードでは逆方向リーク電流を減少させて受光素子として使用することができるようにし、また非結晶シリコンダイオードでは逆方向暗電流を減少させたフォトダイオードが提案されている（例えば、参考文献１参照）。
【０００５】
【特許文献１】
特許第２９５９６８２号公報
【０００６】
【発明が解決しようとする課題】
従来の一般的なダイオードを用いた受光素子では、例えば縦型ｐｉｎ構造もしくは横型ｐｉｎ構造において、逆バイアスを印加しておき、光を照射して、これによって増加する光電流を測定することで光を検知していた。
【０００７】
しかしながら、縦型ｐｉｎ構造では、センサー駆動用ＴＦＴと同一のプロセスで形成することが困難であり、工程増加を回避できないという課題があった。一方、横型ｐｉｎ構造の場合は、センサー駆動用ＴＦＴと同一のプロセスで形成することが可能であるが、同一面積の縦型ｐｉｎ構造のものに比べ、光電流が数桁低下するという課題があった。
【０００８】
また、ｐｉｎ構造において、ｉ領域上にゲートを設け所定電圧を印加し、ｉ領域とｎ領域の間にｎ−領域を設けることで光電流を増加させ、暗電流を減少させることが可能であるが、低光量の精密な測定を行う際に、周辺の配線の誘導起電力、静電気、表面付着電荷などの外乱に影響され、暗電流が変動し、十分に安定して正確な光量を測定することが難しいという課題があった。
【０００９】
本発明の目的は、外乱に影響されることなしに安定して正確な光量を測定することができるダイオードを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、ガラス基板上に形成された多結晶シリコンを活性層とするｐｉｎ構造のダイオードにおいて、同一膜中に、ボロンが高濃度にドープされたｐ領域と、リンが高濃度にドープされたｎ領域と、不純物をほとんど含まないｉ領域とを具備し、前記ｐ領域がアノード電極に、前記ｎ領域がカソード電極に接続され、さらに、少なくとも前記ｉ領域上に第１の絶縁膜を介して配置されたゲート電極と、前記ｉ領域と前記ｎ領域との間に低濃度にドナーがドープされたｎ−領域とを具備し、前記ゲート電極の平面形状が少なくとも１箇所屈曲していることを要旨とする。
【００１１】
請求項２の発明は、ガラス基板上に形成された多結晶シリコンを活性層とするｐｉｎ構造のダイオードにおいて、同一膜中に、ボロンが高濃度にドープされたｐ領域と、リンが高濃度にドープされたｎ領域と、不純物をほとんど含まないｉ領域とを具備し、前記ｐ領域がアノード電極に、前記ｎ領域がカソード電極に接続され、さらに、少なくとも前記ｉ領域上に第１の絶縁膜を介して配置されたゲート電極を具備し、前記ゲート電極の平面形状が少なくとも１箇所屈曲していることを要旨とする。
【００１２】
請求項３の発明は、請求項１又は２において、前記ゲート電極の平面形状が口型に形成されていることを要旨とする。
【００１３】
請求項４の発明は、請求項１又は２において、前記ゲート電極が２回以上屈曲し、連続した２回の屈曲方向が同一で、且つ２回ごとに屈曲方向が反対となる形状であることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明に係わるダイオードの各実施の形態について説明する。
【００１５】
図１は、実施の形態１に係わるダイオード１００の平面構造を示す概略平面図である。また図２は、図１のＡ−Ａ′断面に相当する概略断面図である。
【００１６】
ガラス基板１０１上に、プラズマＣＶＤ法で窒化シリコン膜、又は酸化シリコン膜、又はこれらの積層膜１０２が１５０ｎｍ程度の厚さで成膜され、この積層膜１０２上に孤立した多結晶シリコン膜が５０ｎｍ程度の厚さで形成されている。多結晶シリコン膜は、１Ｅ１９ａｔｍ／ｃｍ３  程度の高濃度にボロンがドープされたｐ領域１１１と、不純物をほとんど含まないｉ領域１１２と、１Ｅ１７ａｔｍ／ｃｍ３  程度の低濃度のリンがドープされたｎ−領域１１７と、１Ｅ１９ａｔｍ／ｃｍ３  程度の高濃度のリンがドープされたｎ領域１１３とが隣接して構成されている。ｉ領域１１２は、１Ｅ１５ａｔｍ／ｃｍ３  程度の予期しない不純物のコンタミなどによる特性変動を防止するために、１Ｅ１５ａｔｍ／ｃｍ３  程度のボロン又はリンがドープされていてもよい。各ポリシリコン膜上には、５０ｎｍ〜１００ｎｍ程度の酸化シリコン膜１０３が成膜されている。また酸化シリコン膜１０３上には、少なくともｉ領域１１２を覆うようにモリブデンタングステン合金からなるゲート電極１１４が３００ｎｍ程度の厚さで形成されている。ゲート電極１１４上には酸化シリコン膜１０４が形成されている。
【００１７】
酸化シリコン膜１０４上には、アノード電極１１５とカソード電極１１６がモリブデン及びアルミ積層膜からなる約６００ｎｍの厚さで形成されている。アノード電極１１５は、酸化シリコン膜１０３、酸化シリコン膜１０４に開けられたコンタクトホールを１１８介しｐ領域１１１に接触し、カソード電極１１６は、酸化シリコン膜１０３、酸化シリコン膜１０４に開けられたコンタクトホール１１９を介しｎ領域１１３に接触している。酸化シリコン膜１０４、アノード電極１１５及びカソード電極１１６上には、窒化シリコン膜１０５が成膜されている。
【００１８】
図１に示すように、ゲート電極１１４の平面形状は、コンタクトホール１１８を中心にＬ字型に屈曲するように形成されている。
【００１９】
ここで、ダイオード１００のチャネル幅１２０を、ゲート電極１１４とｐ領域１１１の境界、及びゲート電極１１４とｎ−領域１１７の境界から常に等しい距離にある線分の総延長と定義する。
【００２０】
また、ダイオード１００の回路上での表記を図３に示す記号とし、ゲート電極１１４、アノード電極１１５、カソード電極１１６を定義する。図４は、図１に示す構造のダイオード１００に対し、図３に示す電気回路においてゲート電圧Ｖｇｐに一定の電圧を印加した場合のＩ−Ｖ（電流電圧）特性を示したもので、チャネル幅が等しくゲート電極が屈曲していない従来例のダイオード（図示せず、以下、ダイオード１４００という）のＩ−Ｖ特性と比較し、表記したグラフである。
【００２１】
ダイオード１００の光照射時の特性４０１は、ダイオード１４００に等量の光照射時の特性４０２と等しい特性を示した。一方、ダイオード１００の光非照射時の特性４０３は、ダイオード１４００の光非照射時の特性４０４に対し、１０％程度の電流の減少が認められた。
【００２２】
図５は、ゲート電極１１４をカソードに接続した回路構成図である。このように２端子素子として用いても、図４と同様の効果が認められた。
【００２３】
図６は、ゲート電極１１４をアノードに接続した回路構成図である。このように２端子素子として用いても、図４と同様の効果が認められた。
【００２４】
図７は、図１のダイオード１００と同様に、ゲート電極１１４の平面形状をコンタクトホール１１９を中心にＬ字型に屈曲するように形成したダイオード７００の平面構造を示す概略平面図である。チャネル幅７２０をダイオード１４００と等しく形成した場合、光照射時の電流は等しく、また光非照射時の電流は１０％程度減少した。
【００２５】
上記のように屈曲部を持つゲート構造のダイオードにおいて、光非照射時の電流が低減することについては、以下のような理由が考えられる。屈曲部において、実効的なチャネル長は屈曲していない部分のチャネル長に比べ長くなるため、逆バイアス印加時のチャネル中の電界強度が低下し、光非照射時にはキャリア数が減少し電流が低減する。ところが、多結晶シリコンのバンドギャップ以上光が照射された場合、発生するキャリアは光量のみの関数となり、チャネル全体に発生するため、電流は実効チャネル長に依存しない。
【００２６】
以上の理由から、屈曲回数を増加させることにより、さらなる光非照射時の電流を減少することが可能であると考えられる。
【００２７】
図８は、ゲート電極１１４が、コンタクトホール１１８を中心に４箇所で屈曲し、チャネル幅８２０をループ状に形成したダイオード８００の平面構造を示す概略平面図である。チャネル幅８２０を、ダイオード１４００のチャネル幅と等しく形成した場合、光照射時の電流は等しく、また光非照射時の電流は４０％程度減少した。
【００２８】
図９は、ゲート電極１１４が、コンタクトホール１１９を中心に４箇所で屈曲し、チャネル幅９２０をループ状に形成したダイオード９００の平面構造を示す概略平面図である。チャネル幅９２０を、ダイオード１４００のチャネル幅と等しく形成した場合、光照射時の電流は等しく、光非照射時の電流は４０％程度減少した。
【００２９】
図１０は、ゲート電極１１４が４箇所で屈曲し、２回連続して同一方向に屈曲し、且つ２回おきに屈曲方向が異なるようにジグザグ状に形成したダイオード１０００の平面構造を示す概略平面図である。チャネル幅１０２０をダイオード１４００のチャネル幅と等しく形成した場合、光照射時の電流は等しく、光非照射時の電流は４０％程度減少した。
【００３０】
上記実施の形態１では、ゲート電極を１〜４回屈曲した例について示したが、さらに屈曲回数を増加させることにより、光非照射時の電流は屈曲回数に応じて減少するため、屈曲回数を可能な限り増加させることが望ましい。
【００３１】
図１１は、実施の形態２に係わるダイオード２００の平面構造を示す概略平面図。また図１２は、図１１のＡ−Ａ′断面に相当する概略断面図である。以下に参照する各図では、図１〜図１０と同等部分を同一符号で表記する。
【００３２】
ガラス基板１０１上に、プラズマＣＶＤ法で窒化シリコン膜、又は酸化シリコン膜、又はこれらの積層膜１０２が１５０ｎｍ程度の厚さで成膜され、この積層膜１０２上に孤立した多結晶シリコン膜が５０ｎｍ程度の厚さで形成されている。多結晶シリコン膜は、１Ｅ１９ａｔｍ／ｃｍ３  程度の高濃度にボロンがドープされたｐ領域１１１と、不純物をほとんど含まないｉ領域１１２と、１Ｅ１９ａｔｍ／ｃｍ３  程度の高濃度のリンがドープされたｎ領域１１３とが隣接して構成されている。ｉ領域１１２は、１Ｅ１５ａｔｍ／ｃｍ３  程度の予期しない不純物のコンタミなどでの特性変動を防止するために、１Ｅ１５ａｔｍ／ｃｍ３  程度のボロン又はリンがドープされていてもよい。各ポリシリコン膜上には、５０ｎｍ〜１００ｎｍ程度の酸化シリコン膜１０３が成膜されている。また酸化シリコン膜１０３上には、少なくともｉ領域１１２を覆うようにモリブデンタングステン合金からなるゲート電極１１４が３００ｎｍ程度の厚さで形成されている。ゲート電極１１４上には酸化シリコン膜１０４が形成されている。
【００３３】
酸化シリコン膜１０４上には、アノード電極１１５とカソード電極１１６がモリブデン及びアルミ積層膜からなる約６００ｎｍの厚さで形成されている。アノード電極１１５は、酸化シリコン膜１０３、酸化シリコン膜１０４に開けられたコンタクトホール１１８を介しｐ領域１１１に接触し、カソード電極１１６は、酸化シリコン膜１０３、酸化シリコン膜１０４に開けられたコンタクトホール１１９を介しｎ領域１１３に接触している。酸化シリコン膜１０４、アノード電極１１５、及びカソード電極１１６上には、窒化シリコン膜が成膜されている。
【００３４】
図１１に示すように、ゲート電極１１４の平面形状は、コンタクトホール１１８を中心にＬ字型に屈曲するように形成されている。
【００３５】
ここで、ダイオード２００のチャネル幅１２０を、ゲート電極１１４とｐ領域１１１の境界、及びゲート電極１１４とｎ領域１１３の境界から常に等しい距離にある線分の総延長と定義する。
【００３６】
また、ダイオード２００の回路上での表記を図１３に示す記号とし、ゲート電極１１４、アノード電極１１５、カソード電極１１６を定義する。図１４は、図１１に示す構造のダイオード２００に対し、図１３に示す電気回路においてゲート電圧Ｖｇｐに一定の電圧を印加した場合のＩ−Ｖ（電流電圧）特性を示したもので、チャネル幅が等しくゲート電極が屈曲していないダイオード１４００のＩ−Ｖ特性と比較し、表記したグラフである。
【００３７】
ダイオード２００の光照射時の特性４０１は、ダイオード１４００に等量の光照射時の特性４０２と等しい特性を示した。一方、ダイオード２００の光非照射時の特性４０３は、ダイオード１４００の光非照射時の特性４０４に対し、１０％程度の電流の減少が認められた。
【００３８】
図１５は、ゲート電極１１４をカソードに接続した回路構成図である。このように２端子素子として用いても、図１４と同様の効果が認められた。
【００３９】
図１６は、ゲート電極１１４をアノードに接続した回路構成図である。このように２端子素子として用いても、図１４同様の効果が認められた。
【００４０】
図１７は、図１１のダイオード２００と同様、ゲート電極１１４の平面形状を、コンタクトホール１１９を中心にＬ字型に屈曲するように形成したダイオード７００の平面構造を示す概略平面図である。チャネル幅７２０をダイオード１４００と等しぃ形成した場合、光照射時の電流は等しく、また光非照射時の電流は１０％程度減少した。
【００４１】
上記のように屈曲部を持つゲート構造のダイオードにおいて、光非照射時の電流が低減することについては、以下のような理由が考えられる。屈曲部において、実効的なチャネル長は屈曲していない部分のチャネル長に比べ長くなるため、逆バイアス印加時のチャネル中の電界強度が低下し、光非照射時にはキャリア数が減少し電流が低減する。ところが、多結晶シリコンのバンドギャップ以上光が照射された場合、発生するキャリアは光量のみの関数となり、チャネル全体に発生するため、電流は実効チャネル長に依存しない。
【００４２】
以上の理由から、屈曲回数を増加させることにより、さらなる光非照射時の電流を減少することが可能であると考えられる。
【００４３】
図１８は、ゲート電極１１４が、コンタクトホール１１８を中心に４箇所で屈曲し、チャネル幅８２０をループ状に形成したダイオード８００の平面構造を示す概略平面図である。チャネル幅８２０を、ダイオード１４００のチャネル幅と等しく形成した場合、光照射時の電流は等しく、光非照射時の電流は４０％程度減少した。
【００４４】
図１９は、ゲート電極が、コンタクトホール１１９を中心に４箇所で屈曲し、チャネル幅９２０がループ状に形成されたダイオード９００の平面構造を示す概略平面図である。チャネル幅９２０を、ダイオード１４００のチャネル幅と等しく形成した場合、光照射時の電流は等しく、光非照射時の電流は４０％程度減少した。
【００４５】
図２０は、ゲート電極１１４が４箇所で屈曲し、２回連続して同一方向に屈曲し、且つ２回おきに屈曲方向が異なるようにジグザグ状に形成されたダイオード１０００の平面構造を示す概略平面図である。チャネル幅１０２０を、ダイオード１４００のチャネル幅と等しく形成した場合、光照射時の電流は等しく、光非照射時の電流は４０％程度減少した。
【００４６】
上記実施の形態２では、ゲート電極を１〜４回屈曲した例について示したが、さらに屈曲回数を増加させることにより、光非照射時の電流は屈曲回数に応じて減少するため、屈曲回数を可能な限り増加させることが望ましい。
【００４７】
【発明の効果】
以上説明したように、本発明によれば、光電流を減少させることなく、暗電流のみを減少させることができるため、周辺の配線の誘導起電力、静電気、表面付着電荷などの外乱に影響されることなく、安定して正確な光量を測定することができる。
【００４８】
したがって、本発明に係わるダイオードを画像入力装置などの受光素子として用いることにより、良好な撮像画像を得ることが可能となる。
【図面の簡単な説明】
【図１】実施の形態１に係わるダイオードの平面構造を示す概略平面図。
【図２】図１のＡ−Ａ′断面に相当する概略断面図。
【図３】図１に示すダイオードを評価する回路の構成図。
【図４】図３の回路においてゲート電圧Ｖｇｐに一定の電圧を印加した場合のＩ−Ｖ特性図。
【図５】ゲート電極をカソードに接続した回路構成図。
【図６】ゲート電極をアノードに接続した回路構成図。
【図７】ゲート電極をコンタクトホールを中心にＬ字型に屈曲するように形成したダイオードの平面構造を示す概略平面図。
【図８】ゲート電極がコンタクトホールを中心に４箇所で屈曲し、チャネル幅をループ状に形成したダイオードの平面構造を示す概略平面図。
【図９】ゲート電極がコンタクトホールを中心に４箇所で屈曲し、チャネル幅をループ状に形成したダイオードの平面構造を示す概略平面図。
【図１０】ゲート電極が４箇所で屈曲し、２回連続して同一方向に屈曲し、且つ２回おきに屈曲方向が異なるように形成したダイオードの平面構造を示す概略平面図。
【図１１】実施の形態２に係わるダイオードの平面構造を示す概略平面図。
【図１２】図１１のＡ−Ａ′断面に相当する概略断面図。
【図１３】図１１に示すダイオードを評価する回路の構成図。
【図１４】図１３の回路においてゲート電圧Ｖｇｐに一定の電圧を印加した場合のＩ−Ｖ特性図。
【図１５】ゲート電極をカソードに接続した回路構成図。
【図１６】ゲート電極をアノードに接続した回路構成図。
【図１７】ゲート電極をコンタクトホールを中心にＬ字型に屈曲するように形成したダイオードの平面構造を示す概略平面図。
【図１８】ゲート電極がコンタクトホールを中心に４箇所で屈曲し、チャネル幅をループ状に形成したダイオードの平面構造を示す概略平面図。
【図１９】ゲート電極がコンタクトホールを中心に４箇所で屈曲し、チャネル幅をループ状に形成したダイオードの平面構造を示す概略平面図。
【図２０】ゲート電極が４箇所で屈曲し、２回連続して同一方向に屈曲し、且つ２回おきに屈曲方向が異なるように形成したダイオードの平面構造を示す概略平面図。
【符号の説明】
１００…ダイオード（実施の形態１）
１０１…ガラス基板
１０２…窒化シリコン膜又は酸化シリコン膜（積層膜）
１０３…酸化シリコン膜
１０４…酸化シリコン膜
１０５…窒化シリコン膜
１１１…高濃度ボロンドープ多結晶シリコン膜（ｐ領域）
１１２…多結晶シリコン膜
１１３…高濃度リンドープ多結晶シリコン膜（ｎ領域）
１１４…モリブタングステン合金ゲート電極
１１５…アノード電極
１１６…カソード電極
１１７…低濃度リンドープ多結晶シリコン膜
１１８，１１９…コンタクトホール
１２０…チャネル幅
２００…ダイオード（実施の形態２）
【図１】
2005019638.tif 000003
【図２】
2005019638.tif 000004
【図３】
2005019638.tif 000005
【図４】
2005019638.tif 000006
【図５】
2005019638.tif 000007
【図６】
2005019638.tif 000008
【図７】
2005019638.tif 000009
【図８】
2005019638.tif 000010
【図９】
2005019638.tif 000011
【図１０】
2005019638.tif 000012
【図１１】
2005019638.tif 000013
【図１２】
2005019638.tif 000014
【図１３】
2005019638.tif 000015
【図１４】
2005019638.tif 000016
【図１５】
2005019638.tif 000017
【図１６】
2005019638.tif 000018
【図１７】
2005019638.tif 000019
【図１８】
2005019638.tif 000020
【図１９】
2005019638.tif 000021
【図２０】
2005019638.tif 000022