(57)【要約】【課題】  並列共振を使用した電源回路において力率を改善する。【解決手段】  直流電源２の直流電圧を制御信号に応じてＦＥＴ６ａ、６ｂがオン、オフ制御する。ＦＥＴ６ａ、６ｂの接続点に変圧器１０の自己インダクタンスとインダクタンス素子１８とコンデンサ２０とからなる直列共振手段が設けられている。ＦＥＴ６ａ、６ｂのドレイン・ソース間容量と変圧器１０の漏れインダクタンスとによって並列共振回路が形成されている。ＦＥＴ６ａ、６ｂは、駆動回路８によってオン、オフ制御される。オンであるＦＥＴ６ａを流れる電流が直列共振回路の直列共振の終了によって零になった後に、ＦＥＴ６ａをオフし、オフであったＦＥＴ６ｂのドレイン・ソース間電圧が並列共振回路により変化している状態であってかつ零になる前に、ＦＥＴ６ｂをオンするようにＦＥＴ６ｂに制御信号を供給する。【選択図】        図１
2005168094.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、
この直流電源の直流電圧を制御信号に応じてオン、オフし交流に変換する少なくとも１つのスイッチング素子を含むスイッチング手段と、
供給される交流入力を全波整流し、コンデンサで平滑して、直流出力を取り出す直流出力手段と、
前記スイッチング素子の両端に並列に接続された並列共振手段と、
前記スイッチング素子に制御信号を供給する駆動回路とを、
具備し、前記スイッチング素子をオン、オフさせ、当該スイッチング素子がオフした後に、当該スイッチング素子に印加される電圧が前記並列共振手段により変化している状態で、当該スイッチング素子をオンするための前記制御信号を前記スイッチング素子に供給する
電源回路。
【請求項２】
直流電源と、
この直流電源の直流電圧をオン、オフする第１及び第２のスイッチング素子が前記直流電源の両端間に直列に接続され、この直列の第１及び第２のスイッチング手段と並列に接続された電流経路とを含み、第１のスイッチング素子は第１の制御信号の第１の状態に応じてオンとなり、第１の制御信号の第２の状態に応じてオフとなり、第２のスイッチング素子は第２の制御信号の第１の状態に応じてオンとなり、第２の制御信号の第２の状態に応じてオフとなるスイッチング手段と、
前記第１及び第２のスイッチング素子の接続点と、前記電流経路の中間点との間に、前記スイッチング手段の出力を全波整流して、コンデンサで平滑して出力する直流出力手段と、
前記第１及び第２のスイッチング素子に並列に形成された並列共振手段と、
前記第１のスイッチング素子に第１の制御信号を、第２のスイッチング素子に第２の制御信号を供給する駆動回路とを、
具備し、前記駆動回路は、
第１のスイッチング素子の電圧が前記並列共振手段によって変化している状態で、第１のスイッチング素子をオンするように第１の制御信号を第１の状態に変化させ、第２のスイッチング素子の電圧が前記並列共振手段によって変化している状態で第２の制御信号を第１の状態に変化させることを繰り返す
電源回路。
【請求項３】
請求項２記載の電源回路において、前記第１及び第２のスイッチング素子の接続点と、前記電流経路の中間点との間に、変圧器の一次巻線が接続され、この変圧器の二次巻線の両端と、中間タップとの間に、前記直流出力手段が設けられている電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ形式の電源回路に関し、特に部分並列共振を使用したものに関する。
【背景技術】
【０００２】
従来、部分並列共振を使用した電源回路には、特許文献１に開示されているようなものがある。特許文献１の技術では、直流電源の直流電圧をスイッチングして、交流電圧に変換するスイッチング手段が設けられている。この交流電圧を全波整流する直流出力手段と、スイッチング手段の出力端との間に直列共振手段が設けられている。スイッチング手段の両端に並列共振手段が設けられている。スイッチング素子を周期的にタイミング制御手段がオン、オフ制御する。このタイミング制御手段では、スイッチング手段をオンした後には、このオンされたスイッチング手段を流れる電流が直列共振手段による直列共振が終了して、ほぼ零になった後に、当該スイッチング手段をオフとし、スイッチング手段をオフにした後には、このスイッチング手段に印加される電圧が並列共振手段によってほぼ零に変化した後に、当該スイッチング手段をオンするように制御している。
【０００３】
【特許文献１】特許第２７２２８６９号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この電源回路では、このスイッチング手段に供給される電圧が零である時点と、スイッチング手段を流れる電流が零である時点とで、スイッチング動作が行われているので、スイッチング損失が小さい。しかし、このスイッチング手段のスイッチング動作は、スイッチング手段の両端電圧がほぼ零になった後に行われる。そのため、電流が流れる期間が短く、力率が悪くなるという問題がある。
【０００５】
本発明は、並列共振を使用したインバータ形式の電源回路において、力率を改善することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様による電源回路は、直流電源を有している。この直流電源の直流電圧を制御信号に応じてオン、オフし、交流に変換する少なくとも１つのスイッチング素子を含むスイッチング手段が設けられている。供給される交流入力を全波整流し、コンデンサで平滑して、直流出力を取り出す直流出力手段が設けられている。スイッチング素子に制御信号を駆動回路が供給する。この駆動回路は、スイッチング素子をオン、オフさせ、当該スイッチング素子がオフした後には、当該スイッチング素子に印加される電圧が変化している状態で、当該スイッチング素子をオンするための前記制御信号を前記スイッチング素子に供給する。
【０００７】
このように構成した電源回路では、スイッチング素子は、その両端間電圧が変化している状態中に既に制御信号が供給されているので、両端間電圧がほぼ零になった途端に、スイッチング素子に電流が流れ始める。従って、両端間電圧がほぼ零になった後にスイッチング素子をオンさせる場合よりも、この電源回路では、電流が流れる期間が長くなり、力率が改善される。
【０００８】
本発明の他の態様の電源回路は、直流電源を有している。この直流電源の両端間にスイッチング手段が設けられている。このスイッチング手段は、直流電源の直流電圧をオン、オフする第１及び第２のスイッチング素子が前記直流電源の両端間に直列に接続された直列回路を有している。この直列回路に並列に電流経路が接続されている。第１及び第２のスイッチング素子の直列回路と電流経路とによって、ブリッジ回路が構成されている。電流経路は、例えば直列に接続した２つのコンデンサとすることも可能であるし、或いは第１及び第２のスイッチング素子と同様に直列に接続された第３及び第４のスイッチング素子を使用することもできる。第１のスイッチング素子は、第１の制御信号が第１の状態、例えばＨレベルの状態になるのに応じてオンとなり、第１の制御信号が第２の状態になるのに応じてオフとなる。第２のスイッチング素子は、第２の制御信号が第１の状態になるのに応じてオンとなり、第２の制御信号が第２の状態になるのに応じてオフとなる。第１及び第２のスイッチング素子の接続点と、前記電流経路の中間点との間、即ちブリッジ回路の出力端間に、直流出力手段が接続されている。この直流出力手段は、前記スイッチング手段の出力を全波整流して、コンデンサで平滑して出力する。第１及び第２のスイッチング素子に並列に並列共振手段が設けられている。第１及び第２のスイッチング素子と直列に直列共振手段を設けることもできる。この直列共振手段としては、インダクタンス素子とコンデンサとの直列回路を使用することもできる。或いは、第１及び第２スイッチング素子の接続点と前記電流経路の中間点との間に変圧器の一次巻線を接続し、かつこの変圧器の二次巻線の両端と中間タップとの間に前記直流出力手段を設けるような場合には、この変圧器のインダクタンス、例えば漏れインダクタンスとコンデンサとによって直列共振回路を形成することもできる。駆動回路が、第１のスイッチング素子に第１の制御信号を、第２のスイッチング素子に第２の制御信号を供給する。駆動回路は、第１のスイッチング素子の電圧が変化している状態において、第１のスイッチング素子をオンするために第１の制御信号を第１の状態に変化させる。また、駆動回路は、第２のスイッチング素子の電圧が前記並列共振手段によって変化している状態で、第２のスイッチング手段をオンするために第２の制御信号を第１の状態に変化させる。
【０００９】
このように構成すると、第１及び第２のスイッチング素子の両端間電圧が変化している状態で、第１及び第２のスイッチング素子に供給されている制御信号が第１の状態に変化させられるので、これら両端間電圧がそれぞれほぼ零になると、直ちに第１及び第２のスイッチング素子に電流が流れる。即ち、これらスイッチング素子に電流が流れる期間が、これらの両端間電圧が零になった後に制御信号を第１の状態としたときに電流が流れる期間よりも長くなる。
【００１０】
この態様では、変圧器も設けることもできる。例えば、第１及び第２スイッチング素子の接続点と前記電流経路の中間点との間に、変圧器の一次巻線が接続され、この変圧器の二次巻線の両端と、二次巻線の中間タップとの間に、前記直流出力手段が設けられる。この場合、並列共振手段は、例えば第１及び第２のスイッチング素子の浮遊容量と、変圧器の一次巻線の自己インダクタンスとによって形成する。
【００１１】
このように構成した場合、上記と同様に力率を改善することができる上に、変圧器を用いたときに、負荷の値が大きくても、変圧器の一次側電流の振動や第１及び第２スイッチング素子の両端間電圧の乱れを防止することができる。即ち、詳細は後述するが、第１及び第２のスイッチング素子に供給する制御信号を第１の状態とするタイミングを、並列共振が終了した後とすると、並列共振手段に含まれているコンデンサの電荷を使用して、変圧器の一次巻線に一次側電流が流れる。このコンデンサの電荷が放電されると、今度は変圧器の一次巻線に蓄えられていたエネルギーによって一次側電流が流れる。この現象が繰り返されて、一次側電流が振動する。負荷が大きい場合には、第１及び第２のスイッチング素子の両端間電圧にも乱れが生じる。これに対し、本態様では、第１または第２のスイッチング素子の両端間電圧が変化している状態で、第１または第２のスイッチング素子への制御信号が第１の状態に変化させられるので、第１または第２のスイッチング素子の両端間電圧がそれぞれほぼ零になると、直ちに第１または第２のスイッチング素子に直流電源から電流が流れ、変圧器の一次巻線に一次側電流を供給することができる。その結果、一次側電流が振動することはなく、また第１及び第２のスイッチング素子の両端間電圧が乱れることもない。なお、変圧器を使用しない場合でも、負荷を接続した状態では、第１及び第２のスイッチング素子に供給する制御信号を第１の状態とするタイミングを、並列共振が終了した後とすると、第１または第２のスイッチング素子がオンとなる前に、並列共振手段に含まれているコンデンサの電荷の放電と、直列共振手段のインダクタンスに蓄えられたエネルギーの放出とによって負荷に電流が流れ、この電流が振動する。従って、変圧器を使用していない場合でも、第１及び第２のスイッチング素子の両端間電圧が変化している状態で、第１及び第２のスイッチング素子に供給されている制御信号を第１の状態に変化させることによって、直列共振手段や並列共振手段から負荷に電流を供給せず、直流電源から電流を負荷に供給することができ、負荷に供給する電流が不要な振動を生じることがない。
【発明の効果】
【００１２】
以上のよう、本発明によれば、スイッチング素子に電流が流れる期間を長くしているので、力率を改善することができる。また、変圧器を設けていない場合には、負荷電流の乱れを生じることがなく、また変圧器を設けている場合には、負荷電流を含む変圧器の一次側電流が乱れたり、第１及び第２のスイッチング素子の両端間電圧に乱れが生じたりすることもない。
【発明を実施するための最良の形態】
【００１３】
本発明の１実施形態の電源回路は、図１に示すように、直流電源２を有している。この直流電源２には、例えば商用交流電源からの交流電圧を整流、平滑したものを使用することができる。この直流電源２の電圧をＶｃｃとする。
【００１４】
この直流電源２の正の端子２Pと負の端子２Nとの間に、直列に、電流経路、例えばコンデンサ４ａ、４ｂの直列回路が接続されている。これらコンデンサ４ａ、４ｂの直列回路と並列に、別の直列回路が接続されている。この直列回路は、半導体スイッチング素子、例えばＭＯＳＦＥＴ６ａ、６ｂを含み、これらのドレイン・ソース導電路を直列に接続してある。ＦＥＴ６ａ、６ｂのドレインが正極性に、ソースが負極性となるようにＦＥＴ接続されている。ＦＥＴ６ａ、６ｂのゲートには、駆動回路８からそれぞれ制御信号、例えばゲート電圧が供給される。このゲート電圧は、第１の状態、例えばＨ（高）レベルと第２の状態、例えばＬ（低）レベルとの間で変化するもので、このゲート電圧の変化に従ってＦＥＴ６ａ、６ｂがオン、オフ制御される。駆動回路８からのゲート電圧は、少なくとも１００ＫＨｚ台、例えば１８０ＫＨｚの周波数を持つ高周波電圧である。駆動回路８としては、フィードバック制御を使用していない他励式のものを使用することができる。このようにコンデンサ４ａ、４ｂ及びＦＥＴ６ａ、６ｂによって、ハーフブリッジ型のインバータが構成されている。
【００１５】
ＦＥＴ６ａのソース及びＦＥＴ６ｂのドレインの接続点７ａと、コンデンサ４ａ、４ｂの相互接続点７ｂとが、このインバータの出力端子であり、これら出力端子の間には、変圧器１０の１次巻線１０Ｐが接続されている。変圧器１０の２次巻線１０Ｓに直流出力手段が設けられている。即ち、２次巻線１０Ｓの一端には整流ダイオード１２ａのアノードが接続され、２次巻線１０Ｓの他端にも整流ダイオード１２ｂのアノードが接続されている。これら整流ダイオード１２ａ、１２ｂのカソードが相互接続され、これらカソードと、２次巻線１０Ｓの中間タップ１０Ｔとの間に平滑コンデンサ１４が接続されている。このようにダイオード１２ａ、１２ｂによって全波整流回路が構成され、その整流出力が平滑コンデンサ１４によって平滑される。この平滑コンデンサ１４の両端が直流出力手段の出力端子となり、これらの間に負荷１６が接続されている。
【００１６】
変圧器１０の１次巻線１０Ｐと直列に、直列共振回路を構成するインダクタンス素子１８とコンデンサ２０とが接続されている。また、ＦＥＴ６ａ、６ｂそれぞれのドレイン・ソース間容量２２ａ、２２ｂと、変圧器１０の１次巻線１０ｓの自己インダクタンスとによって並列共振回路が形成されている。これら容量２２ａ、２２ｂは、例えばそれぞれ約４００ｐＦのものであり、１次巻線１０ｓの自己インダクタンスは、例えば２５０μＨである。従って並列共振回路の共振周波数は、３６０ＫＨｚであり、インバータのスイッチング周波数（１８０ＫＨｚ）の２倍の周波数である。
【００１７】
図２は、図１の電源回路の各部の波形を示したものである。図２を参照しつつ、図１の電源回路の動作を説明する。今、ＦＥＴ６ａのゲート電圧がＨ（高）レベルであって、ＦＥＴ６ｂのゲート電圧がＬ（低）レベルであって、ＦＥＴ６ａがオンの状態、ＦＥＴ６ｂがオフの状態であるとする。このとき、ＦＥＴ６ａのドレイン・ソース間電圧は実質的に０であり、ＦＥＴ６ｂのドレイン・ソース両端間には直流電源２の電圧Ｖｃｃが供給され、出力端子７ａの電圧は、出力端子７ｂを基準とするとＶｃｃ／２である。このとき、ＦＥＴ６ａのドレイン・ソース間には電流が流れている。
【００１８】
この状態において、駆動回路８が時刻ｔ１にＦＥＴ６ａのゲート電圧をＬレベルに変化させたとする。これによって、ＦＥＴ６ａの容量２２ａとＦＥＴ６ｂの容量２２ｂと１次巻線１０Ｐの自己インダクタンスからなる並列共振回路が並列共振し、ＦＥＴ６ａの電圧は実質的に０から上昇を開始し、ＦＥＴ６ｂのドレイン・ソース両端間電圧は、Ｖｃｃから下降を開始する。ＦＥＴ６ｂのドレイン・ソース間電圧が実質的に０になる前、例えば時刻ｔ２にＦＥＴ６ｂのゲート電圧は、駆動回路８によってＨレベルに変化させられ、ＦＥＴ６ｂはオン状態になる。これによってＦＥＴ６ｂの抵抗値が変化することにより並列共振が終了し、それ以後は、ＦＥＴ６ａ、６ｂのスルーレートに従ってＦＥＴ６ａの電圧はＶｃｃに向かって上昇し、ＦＥＴ６ｂのドレイン・ソース間電圧は実質的０に向かって降下する。このスルーレートの傾きに電圧共振による傾きを近づけるために、並列共振回路の共振周波数を高く設定している。このスルーレートの傾きは、概ね１Ｖ／ｎｓ程度である。実際にはスルーレートの傾きの方が、並列共振による傾きよりも急である。この点を表すため、図２では、スルーレートの傾き及び並列共振による傾きをかなり誇張して描いてある。しかし、実際には、両者には大きな差はない。
【００１９】
時刻ｔ１から時刻ｔ２の間が、いずれのＦＥＴ６ａ、６ｂにもＨレベルのゲート電圧が供給されていないデッドタイムである。
【００２０】
時刻ｔ２において、ＦＥＴ６ａはオフ、ＦＥＴ６ｂはオンの状態にある。しかし、コンデンサ１４に接続されてほぼ一定電圧が供給されている整流ダイオード１２ｂのカソードに比較して整流ダイオード１２ｂのアノードの電圧は充分に高くなってなく、ダイオード１２ｂはオフの状態である。そのため、ＦＥＴ６ｂには電流は流れない。ＦＥＴ６ｂのドレイン・ソース間電圧が実質的に０になると、整流ダイオード１２ｂのアノード電圧が高くなり、整流ダイオード１２ｂが導通し、ＦＥＴ６ｂに電流が流れる。これによって、平滑コンデンサ４ｂ、コンデンサ２０、インダクタンス素子１８、１次巻線１０Ｐ、ＦＥＴ６ｂに電流が流れる。この電流は、コンデンサ２０、インダクタンス素子１８からなる直列共振回路の作用によって正弦波状に変化する。
【００２１】
このように、ＦＥＴ６ｂのゲート電圧をＨレベルとするタイミングを、時刻ｔ２のように、ＦＥＴ６ｂのドレイン・ソース間電圧が零になる前としているので、ＦＥＴ６ｂのドレイン・ソース間電圧が実質的に零になった途端である時刻ｔ３から、直列共振状態の電流を１次側巻線１０Ｐに供給することができる。
【００２２】
１次巻線１０Ｐ及びＦＥＴ６ｂ等に流れた電流は、ピーク値をすぎてやがて零になると、駆動回路８が、Ｈレベルのゲート電圧の供給を停止する（時刻ｔ４）。即ち、ＦＥＴ６ｂのゲート電圧をＬレベルに低下させる。これによって、直列共振が終了する。
【００２３】
時刻ｔ４から、ＦＥＴ６ａの容量２２ａとＦＥＴ６ｂの容量２２ｂと１次巻線１０Ｐの自己インダクタンスとによる並列共振回路によって、ＦＥＴ６ａのドレイン・ソース間電圧はＶｃｃから零に向かって低下を開始し、ＦＥＴ６ｂのドレイン・ソース間電圧はＶｃｃに向かって上昇を開始する。この並列共振回路の並列共振によるＦＥＴ６ｂのドレイン・ソース間電圧の傾斜をＦＥＴ６ｂのドレイン・ソース間電圧のスルーレートに近づけてあるので、ＦＥＴ６ｂのドレイン・ソース間電圧の上昇の傾き及びＦＥＴ６ａのドレイン・ソース間電圧の降下の傾きは、急峻である。ＦＥＴ６ａのドレイン・ソース両端の電圧が実質的に０になる前、例えば時刻ｔ５にＦＥＴ６ａのゲート電圧はＨレベルに変化し、時刻ｔ２と同様に並列共振が終了し、それ以後、ＦＥＴ６ａ、６ｂのスルーレートに従ってＦＥＴ６ｂのドレイン・ソース間電圧はＶｃｃに向かって上昇し、ＦＥＴ６ａのドレイン・ソース間電圧は実質的０に向かって降下する。
【００２４】
時刻ｔ４から時刻ｔ５の間も、いずれのＦＥＴ６ａ、６ｂにもＨレベルのゲート電圧が供給されていないデッドタイムである。以下、ＦＥＴ６ｂがオンになる場合と同様にして電流が流れる。
【００２５】
この電源回路では、ＦＥＴ６ａ、６ｂのドレイン・ソース間電圧が零になる前に、既にゲート電圧をＨレベルに変化させているので、ＦＥＴ６ａ、６ｂのドレイン・ソース間電圧が零になると、直ちにＦＥＴ６ａ、６ｂに電流が流れる。従って、１次巻線１０Ｐに電流を流す期間を長く採ることができ、力率を改善することができる。
【００２６】
また、この電源回路では、ＦＥＴ６ａ、６ｂのドレイン・ソース間電圧が零になる前に、既にゲート電圧をＨレベルに変化させているので、変圧器１０の一次側電流の乱れに基づく高周波の不要放射を抑え、かつＦＥＴ６ａ、６ｂのドレイン・ソース間電圧の乱れに基づく配線間の結合によるクロストークを抑えることもできる。以下、この点について説明する。
【００２７】
図３は、この電源回路が無負荷の状態において、ＦＥＴ６ａ、６ｂへのＨレベルのゲート電圧の印加のタイミングを上記の説明の場合よりもかなり遅らせた場合、即ちＦＥＴ６ａまたは６ｂの電圧が実質的に０になった後にＦＥＴ６ａまたは６ｂのゲート電圧をＨレベルに変化させた場合の波形図で、変圧器１０の１次側電流として励磁電流のみが流れている。また、図４は、小負荷の状態において図３と同じ電圧印加タイミングとした場合の波形図であり、変圧器１０の１次側電流として励磁電流と共振電流と負荷電流とが重畳されたものが流れている。負荷を接続したことにより、一次側電流の立ち上がりが無負荷の場合よりも急峻になっている。図５は、中程度の負荷状態において図３と同じ電圧印加タイミングとした場合の波形図である。変圧器１０の１次側電流のうち負荷電流に相当する成分が振動し、その結果、一次側電流が生じている。図６は、大負荷の状態において図３と同じ電圧印加タイミングとした場合の波形図である。変圧器１０の１次側電流のうち、負荷電流に相当する成分は、図５の場合よりもさらに振動している。その結果、一次側電流には、中負荷の場合よりも多く振動が生じている。このように、負荷を接続した状態では、ゲート電圧をＨレベルとするタイミングを遅らせた場合、一次側電流に振動が生じる。また、中負荷及び大負荷の場合には、ＦＥＴ６ａ、６ｂのドレイン・ソース間電圧に乱れも生じ、大負荷の場合には、その乱れの数が中負荷の場合よりも多くなる。
【００２８】
このような一次側電流の振動によって高周波の不要放射が発生する可能性がある。また、ＦＥＴ６ａ、６ｂのドレイン・ソース間電圧の乱れによって、配線間の結合によるクロストークが生じる可能性がある。
【００２９】
この一次側電流の振動やＦＥＴ６ａ、６ｂのドレイン・ソース間電圧の乱れが生じる理由は、次の通りである。並列共振が終了すると、整流ダイオード１２ａまたは１２ｂがオンになるが、ＦＥＴ６ａ、６ｂは共にまだオフの状態であるので、変圧器１０の１次側巻線１０ｐに電流を流そうとしてＦＥＴ６ａ、６ｂの浮遊容量２２ａ、２２ｂからエネルギーが吸い出される。その結果、出力端子７ａの電位が下がり、整流ダイオード１２ａまたは１２ｂが再びオフとなり、これら整流ダイオード１２ａまたは１２ｂに電流が流れなくなる。しかし、変圧器１０の１次巻線１０ｐに流れ続けようとするエネルギーにより出力端子７ａの電位が再上昇し、再び整流ダイオード１２ａまたは１２ｂがオンし、これに電流が流れ始める。このようなサイクルが繰り返された結果、一次側電流の振動やＦＥＴ６ａ、６ｂのドレイン・ソース間電圧の乱れが生じる。
【００３０】
これに対し、ＦＥＴ６ａまたは６ｂの電圧が実質的に零になる前にゲート電圧をＨレベルに予め変化させておくと、整流ダイオード１２ａまたは１２ｂがオンになったときには、ＦＥＴ６ａまたは６ｂが既にオンの状態であるので、ＦＥＴ６ａまたは６ｂを介して直ちに変圧器１０の１次巻線１０ｐに一次側電流が電源２から供給され、一次側電流の振動やＦＥＴ６ａ、６ｂのドレイン・ソース間電圧の乱れが生じず、高周波の不要放射やクロストークが生じることがない。
【００３１】
上記の実施の形態では、スイッチング素子としてＦＥＴを使用したが、これに限ったものではなく、例えば制御電極に第１の状態の制御信号が供給されている期間にオンとなるスイッチング素子、例えばバイポーラトランジスタまたはＩＧＢＴを使用することもできる。また、上記の実施の形態では、インバータは、ハーフブリッジ形式のものを使用したが、これに限ったものではなく、例えばフルブリッジ形式のインバータを使用することもできる。上記の実施の形態では、直列共振回路を構成するために、インダクタンス素子１８とコンデンサ２０とを使用したが、インダクタンス素子１８を使用せずに、変圧器１０の１次巻線１０Pのインダクタンスとコンデンサ２０とによって直列共振回路を構成することもできる。上記の実施の形態では、直列共振回路を使用したが、場合によっては、これを除去することもできる。上記の実施の形態では、直列共振電流がＦＥＴ６ａ、６ｂに電流を流すことが可能な期間（例えばｔ３−ｔ４間、ｔ６−ｔ７期間）の全域に渡って直列共振電流が流れるように構成したが、これに限ったものではなく、ＦＥＴ６ａ、６ｂに直列共振電流を流すことが可能になった時点、例えば時刻ｔ３、ｔ６から直列共振電流を流し始め、その終期はｔ３−ｔ４間、ｔ６−ｔ７期間の任意の時刻とすることもできる。
【図面の簡単な説明】
【００３２】
【図１】本発明の１実施形態の電源回路の回路図である。
【図２】図１の電源回路の各部の波形図である。
【図３】図１相当の電源回路を無負荷としてＦＥＴ６ａ、６ｂへのゲート電圧をＨレベルとするタイミングをＦＥＴ６ａ、６ｂの電圧が実質的に０になった後に遅らせた場合の各部の波形図である。
【図４】図３における負荷を小さい負荷とした場合の各部の波形図である。
【図５】図３における負荷を中負荷とした場合の各部の波形図である。
【図６】図３における負荷を大負荷とした場合の各部の波形図である。
【符号の説明】
【００３３】
２  直流電源
４ａ、４ｂ  コンデンサ
６ａ  ６ｂ  ＦＥＴ（スイッチング素子）
８  駆動回路
１０  変圧器（並列共振手段）
１２ａ  １２ｂ  ダイオード（直流出力手段）
１４  平滑コンデンサ（直流出力手段）
２０  コンデンサ（直列共振手段）
２２ａ  ２２ｂ  ＦＥＴのドレイン・ソース間容量（並列共振手段）
【図１】
2005168094.tif 000003
【図２】
2005168094.tif 000004
【図３】
2005168094.tif 000005
【図４】
2005168094.tif 000006
【図５】
2005168094.tif 000007
【図６】
2005168094.tif 000008