(57)【要約】【課題】パイピング不良を回避し得る半導体装置の製造方法を得る。【解決手段】半導体装置の微細化に伴いゲート構造同士の間隔が狭くなっていることに起因して、互いに隣接するゲート構造同士の間において、細線状のボイド８が層間絶縁膜７内に形成される。互いに隣接するコンタクトプラグ９同士は、導電性プラグを形成する際にボイド８内に侵入した導電性材料を介して、互いに接続される。ボイド８の存在に起因してコンタクトプラグ９を形成する際に導電性細線１０が形成された場合であっても、層間絶縁膜７を除去することによって導電性細線１０を露出させた後に、導電性細線１０をエッチングによって除去する。これにより、互いに隣接するコンタクトプラグ９同士の接続が切断されるため、パイピング不良を回避することができる。【選択図】図１１
2005353863.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）第１のゲート構造及び第２のゲート構造を、基板の主面上に形成する工程と、
（ｂ）第１の層間絶縁膜を、前記第１のゲート構造及び前記第２のゲート構造を覆って、前記基板の前記主面上に形成する工程と、
当該工程（ｂ）においては、前記第１のゲート構造と前記第２のゲート構造との間において、細線状のボイドが前記第１の層間絶縁膜内に形成され、
（ｃ）第１のコンタクトプラグ及び第２のコンタクトプラグを、前記第１の層間絶縁膜内に形成する工程と、
当該工程（ｃ）において、前記第１のコンタクトプラグと前記第２のコンタクトプラグとは、前記第１及び第２のコンタクトプラグを形成する際に前記ボイド内に侵入した導電材に起因する導電性細線を介して互いに繋がっており、
（ｄ）前記第１の層間絶縁膜を、前記導電性細線が露出するまで除去する工程と、
（ｅ）前記工程（ｄ）よりも後に実行され、前記導電性細線を切断する工程と、
（ｆ）前記工程（ｅ）よりも後に実行され、第２の層間絶縁膜を前記第１の層間絶縁膜上に形成する工程と
を備える、半導体装置の製造方法。
【請求項２】
（ａ）第１の配線及び第２の配線を、下地層の主面上に形成する工程と、
（ｂ）第１の層間絶縁膜を、前記第１の配線及び前記第２の配線を覆って、前記下地層の前記主面上に形成する工程と、
当該工程（ｂ）においては、前記第１の配線と前記第２の配線との間において、細線状のボイドが前記第１の層間絶縁膜内に形成され、
（ｃ）第１のコンタクトプラグ及び第２のコンタクトプラグを、前記第１の層間絶縁膜内に形成する工程と、
当該工程（ｃ）において、前記第１のコンタクトプラグと前記第２のコンタクトプラグとは、前記第１及び第２のコンタクトプラグを形成する際に前記ボイド内に侵入した導電材に起因する導電性細線を介して互いに繋がっており、
（ｄ）前記第１の層間絶縁膜を、前記導電性細線が露出するまで除去する工程と、
（ｅ）前記工程（ｄ）よりも後に実行され、前記導電性細線を切断する工程と、
（ｆ）前記工程（ｅ）よりも後に実行され、第２の層間絶縁膜を前記第１の層間絶縁膜上に形成する工程と
を備える、半導体装置の製造方法。
【請求項３】
前記工程（ｆ）においては、前記第１のコンタクトプラグと前記第２のコンタクトプラグとの間における前記第２の層間絶縁膜内にボイドが形成される、請求項１又は２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、微細化された半導体装置において、層間絶縁膜内に複数のコンタクトプラグを形成する工程を備える、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の製造方法は、シリコン基板の上面上にゲート構造を形成する工程と、ゲート構造を覆ってシリコン基板の上面上に層間絶縁膜を形成する工程と、層間絶縁膜内にコンタクトプラグを形成する工程とを備える。また、従来の他の半導体装置の製造方法は、下地配線層の上面上に配線を形成する工程と、配線を覆って下地配線層の上面上に層間絶縁膜を形成する工程と、（ｃ）層間絶縁膜内にコンタクトプラグを形成する工程とを備える。
【０００３】
なお、コンタクトプラグの形成に関する技術は、例えば下記特許文献１〜３に開示されている。
【０００４】
【特許文献１】特開２００１−１６８３２６号公報
【特許文献２】特開２００１−３３８９７７号公報
【特許文献３】特開平１０−２３３４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年における半導体装置の微細化に伴い、ゲート電極同士の間隔や配線同士の間隔が狭くなってきている。そのため、ＣＶＤ法等によって層間絶縁膜を形成する際に、互いに隣接するゲート電極間や配線間において、層間絶縁膜内に細線状のボイドが生じやすい。従って、その後の工程において層間絶縁膜内に複数のコンタクトプラグを形成すると、一のコンタクトプラグと他のコンタクトプラグとが、コンタクトプラグを形成する際にボイド内に侵入した導電材を介して互いに繋がってしまう。つまり、一のコンタクトプラグと他のコンタクトプラグとが、ボイドに起因する導電性細線によって互いに電気的に接続されてしまう。本明細書において、かかる不良を「パイピング不良」と称する。
【０００６】
本発明はかかる問題を解決するために成されたものであり、パイピング不良を回避し得る半導体装置の製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００７】
第１の発明に係る半導体装置の製造方法は、（ａ）第１のゲート構造及び第２のゲート構造を、基板の主面上に形成する工程と、（ｂ）第１の層間絶縁膜を、前記第１のゲート構造及び前記第２のゲート構造を覆って、前記基板の前記主面上に形成する工程と、当該工程（ｂ）においては、前記第１のゲート構造と前記第２のゲート構造との間において、細線状のボイドが前記第１の層間絶縁膜内に形成され、（ｃ）第１のコンタクトプラグ及び第２のコンタクトプラグを、前記第１の層間絶縁膜内に形成する工程と、当該工程（ｃ）において、前記第１のコンタクトプラグと前記第２のコンタクトプラグとは、前記第１及び第２のコンタクトプラグを形成する際に前記ボイド内に侵入した導電材に起因する導電性細線を介して互いに繋がっており、（ｄ）前記第１の層間絶縁膜を、前記導電性細線が露出するまで除去する工程と、（ｅ）前記工程（ｄ）よりも後に実行され、前記導電性細線を切断する工程と、（ｆ）前記工程（ｅ）よりも後に実行され、第２の層間絶縁膜を前記第１の層間絶縁膜上に形成する工程とを備える。
【０００８】
第２の発明に係る半導体装置の製造方法は、（ａ）第１の配線及び第２の配線を、下地層の主面上に形成する工程と、（ｂ）第１の層間絶縁膜を、前記第１の配線及び前記第２の配線を覆って、前記下地層の前記主面上に形成する工程と、当該工程（ｂ）においては、前記第１の配線と前記第２の配線との間において、細線状のボイドが前記第１の層間絶縁膜内に形成され、（ｃ）第１のコンタクトプラグ及び第２のコンタクトプラグを、前記第１の層間絶縁膜内に形成する工程と、当該工程（ｃ）において、前記第１のコンタクトプラグと前記第２のコンタクトプラグとは、前記第１及び第２のコンタクトプラグを形成する際に前記ボイド内に侵入した導電材に起因する導電性細線を介して互いに繋がっており、（ｄ）前記第１の層間絶縁膜を、前記導電性細線が露出するまで除去する工程と、（ｅ）前記工程（ｄ）よりも後に実行され、前記導電性細線を切断する工程と、（ｆ）前記工程（ｅ）よりも後に実行され、第２の層間絶縁膜を前記第１の層間絶縁膜上に形成する工程とを備える。
【発明の効果】
【０００９】
第１及び第２の発明によれば、パイピング不良を回避することができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の構造を概略的に示す上面図である。また、図２，４，６，８，１０，１２は、図１に示したラインＡ−Ａに沿った位置に関する断面に関して、本実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。また、図３，５，７，９，１１，１３は、図１に示したラインＢ−Ｂに沿った位置に関する断面に関して、本実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【００１１】
図２，３を参照して、まず、ＬＯＣＯＳ分離技術又はトレンチ分離技術によって、シリコン基板１の上面内に素子分離絶縁膜２を所望のパターンで形成する。次に、周知のトランジスタ製造プロセスによって、トランジスタ（ＭＯＳＦＥＴ）を形成する。
【００１２】
トランジスタは、シリコン基板１の上面上に形成されたゲート絶縁膜３と、ゲート絶縁膜３上に形成されたゲート電極４ａと、ゲート電極４ａ上に形成されたシリコン窒化膜４ｂとを有するゲート構造を備えている。ゲート絶縁膜３の材質は、例えばシリコン酸化膜である。ゲート電極４ａの構造は任意であり、例えばポリシリコンゲート、ポリサイドゲート、又はポリメタルゲートである。図２には、互いに隣接する２個のゲート構造が示されている。ゲート構造の下方に位置する部分のシリコン基板１は、チャネル形成領域として規定される。
【００１３】
また、トランジスタは、ゲート構造の側面に接触してシリコン基板１の上面上に形成されたサイドウォール５を備えている。サイドウォール５の材質は、例えばシリコン窒化膜である。
【００１４】
また、トランジスタは、チャネル形成領域を挟んで対を成すソース・ドレイン領域６を備えている。ソース・ドレイン領域６は、シリコン基板１の上面内に部分的に形成されている。
【００１５】
図４，５を参照して、次に、ＣＶＤ法によって、層間絶縁膜７を、ゲート構造を覆ってシリコン基板１の上面上及び素子分離絶縁膜２の上面上に全面的に形成する。層間絶縁膜７の材質は、シリコン酸化膜（例えばＢＰＴＥＯＳ又はＰＳＧ）である。半導体装置の微細化に伴いゲート構造同士の間隔が狭くなっていることに起因して、互いに隣接するゲート構造同士の間において、細線状（又はパイプ状）のボイド８が層間絶縁膜７内に形成されている。
【００１６】
図６，７を参照して、次に、写真製版法及び異方性ドライエッチング法によって、層間絶縁膜７内にコンタクトホールを形成する。次に、ＣＶＤ法によって、コンタクトホールの内部をタングステン等の導電性プラグによって充填する。導電性プラグを形成する前にバリアメタルを形成してもよい。これにより、コンタクトプラグ９が形成される。コンタクトプラグ９は、層間絶縁膜７の上面からソース・ドレイン領域６の上面にまで到達して形成されている。
【００１７】
図７を参照して、互いに隣接するコンタクトプラグ９同士は、導電性プラグ又はバリアメタルを形成する際に細線状のボイド８内に侵入した導電性材料（導電材）を介して、物理的及び電気的に互いに接続されている。つまり、細線状のボイド８が延在する方向に関して互いに隣接するコンタクトプラグ９同士は、ボイド８に起因して形成された導電性細線１０によって互いに繋がっている。
【００１８】
図８，９を参照して、次に、エッチング法によって、導電性細線１０の少なくとも上面が露出するまで、望ましくは導電性細線１０が完全に露出するまで、層間絶縁膜７をその上面から所望の膜厚だけ除去する。図８，９では、導電性細線１０が完全に露出された構造が示されている。その際、エッチングに選択性を持たせ、層間絶縁膜７の材質（シリコン酸化膜）はエッチングされやすく、ゲート構造の露出面の材質（シリコン窒化膜）、サイドウォール５の材質（シリコン窒化膜）、及びコンタクトプラグ９の材質（タングステン）はエッチングされにくい条件下で、エッチングを行う。
【００１９】
層間絶縁膜７の上部が除去された結果、層間絶縁膜７ａが得られる。図９を参照して、層間絶縁膜７を完全に除去するのではなく層間絶縁膜７ａを残したため、コンタクトプラグ９が倒壊する事態を回避することができる。
【００２０】
図１０，１１を参照して、次に、エッチング法によって、導電性細線１０を除去する。導電性細線１０の材質（タングステン）とコンタクトプラグ９の材質（タングステン）とは同一であるため、導電性細線１０を除去する際に、コンタクトプラグ９も併せて除去されてしまう。しかし、コンタクトプラグ９の直径に比べて導電性細線１０の直径は十分に小さいため、導電性細線１０が除去された時点で直ちにエッチングを停止すれば、コンタクトプラグ９が除去される程度はほとんど無視することができる。なお、図１１には、導電性細線１０の端部１０ａがエッチングされずに残った例を示しているが、互いに隣接するコンタクトプラグ９同士の接続は切断できるため、端部１０ａが残っていても特に問題はない。
【００２１】
図１２，１３を参照して、次に、ＣＶＤ法によって、層間絶縁膜７ａ上に層間絶縁膜１１を形成する。層間絶縁膜１１の材質は、シリコン酸化膜（例えばＢＰＴＥＯＳ又はＰＳＧ）である。層間絶縁膜１１は互いに隣接するコンタクトプラグ９同士の間にも埋め込まれるが、半導体装置の微細化に伴いコンタクトプラグ９同士の間隔が狭くなっていることに起因して、互いに隣接するコンタクトプラグ９同士の間において、層間絶縁膜１１内にはボイド１２が形成されている。
【００２２】
コンタクトプラグ９はすでに形成されているため、層間絶縁膜１１内にボイド１２が形成されても問題はない。むしろ、流動性の小さい材質を使う等して、ボイド１２を積極的に形成するほうが望ましい。層間絶縁膜１１内にボイド１２が形成されると、互いに隣接するコンタクトプラグ９間に生じる容量を低減できるため、信号遅延が抑制されて半導体装置の特性の向上に寄与することが可能となる。
【００２３】
このように本実施の形態１に係る半導体装置の製造方法によれば、ボイド８の存在に起因してコンタクトプラグ９を形成する際に導電性細線１０が形成された場合であっても、層間絶縁膜７を除去することによって導電性細線１０を露出させた後に、導電性細線１０を除去する。これにより、互いに隣接するコンタクトプラグ９同士の接続が切断されるため、パイピング不良を回避することができる。
【００２４】
実施の形態２．
図１４は、本発明の実施の形態２に係る半導体装置の構造を概略的に示す上面図である。また、図１５，１７，１９，２１，２３，２５は、図１４に示したラインＣ−Ｃに沿った位置に関する断面に関して、本実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。また、図１６，１８，２０，２２，２４，２６は、図１４に示したラインＤ−Ｄに沿った位置に関する断面に関して、本実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【００２５】
図１５，１６を参照して、まず、周知の配線形成技術によって、アルミニウム等の金属から成る配線２１を、下地配線層２０の上面上に所望のパターンで形成する。
【００２６】
図１７，１８を参照して、次に、ＣＶＤ法によって、層間絶縁膜２２を、配線２１を覆って下地配線層２０の上面上に全面的に形成する。層間絶縁膜２２の材質は、シリコン酸化膜（例えばＢＰＴＥＯＳ又はＰＳＧ）である。半導体装置の微細化に伴い配線２１同士の間隔が狭くなっていることに起因して、互いに隣接する配線２１同士の間において、細線状（又はパイプ状）のボイド２３が層間絶縁膜２２内に形成されている。
【００２７】
図１９，２０を参照して、次に、写真製版法及び異方性ドライエッチング法によって、層間絶縁膜２２内にコンタクトホールを形成する。次に、ＣＶＤ法によって、コンタクトホールの内部をタングステン等の導電性プラグによって充填する。導電性プラグを形成する前にバリアメタルを形成してもよい。これにより、コンタクトプラグ２４が形成される。コンタクトプラグ２４は、層間絶縁膜２２の上面から配線２１にまで到達して形成されている。また、コンタクトプラグ２４は、層間絶縁膜２２の上面から下地配線層２０の上面にまで到達して形成されている。
【００２８】
図２０を参照して、互いに隣接するコンタクトプラグ２４同士は、導電性プラグ又はバリアメタルを形成する際に細線状のボイド２３内に侵入した導電性材料（導電材）を介して、物理的及び電気的に互いに接続されている。つまり、細線状のボイド２３が延在する方向に関して互いに隣接するコンタクトプラグ２４同士は、ボイド２３に起因して形成された導電性細線２５によって互いに繋がっている。
【００２９】
図２１，２２を参照して、次に、エッチング法によって、導電性細線２５の少なくとも上面が露出するまで、望ましくは導電性細線２５が完全に露出するまで、層間絶縁膜２２をその上面から所望の膜厚だけ除去する。図２１，２２では、導電性細線２５が完全に露出された構造が示されている。その際、エッチングに選択性を持たせ、層間絶縁膜２２の材質（シリコン酸化膜）はエッチングされやすく、配線２１の材質（アルミニウム）及びコンタクトプラグ２４の材質（タングステン）はエッチングされにくい条件下で、エッチングを行う。
【００３０】
層間絶縁膜２２の上部が除去された結果、層間絶縁膜２２ａが得られる。層間絶縁膜２２を完全に除去するのではなく層間絶縁膜２２ａを残したため、コンタクトプラグ２４が倒壊する事態を回避することができる。
【００３１】
図２３，２４を参照して、次に、エッチング法によって、導電性細線２５を除去する。導電性細線２５の材質（タングステン）とコンタクトプラグ２４の材質（タングステン）とは同一であるため、導電性細線２５を除去する際に、コンタクトプラグ２４も併せて除去されてしまう。しかし、コンタクトプラグ２４の直径に比べて導電性細線２５の直径は十分に小さいため、導電性細線２５が除去された時点で直ちにエッチングを停止すれば、コンタクトプラグ２４が除去される程度はほとんど無視することができる。なお、図２４には、導電性細線２５の端部２５ａがエッチングされずに残った例を示しているが、互いに隣接するコンタクトプラグ２４同士の接続は切断できるため、端部２５ａが残っていても特に問題はない。
【００３２】
図２５，２６を参照して、次に、ＣＶＤ法によって、層間絶縁膜２２ａ上に層間絶縁膜２６を形成する。層間絶縁膜２６の材質は、シリコン酸化膜（例えばＢＰＴＥＯＳ又はＰＳＧ）である。層間絶縁膜２６は、互いに隣接するコンタクトプラグ２４同士の間、及びコンタクトプラグ２４とそれに隣接する配線２１との間にも埋め込まれるが、半導体装置の微細化に伴いコンタクトプラグ２４同士の間隔、及びコンタクトプラグ２４と配線２１との間隔が狭くなっていることに起因して、互いに隣接するコンタクトプラグ２４同士の間、及び互いに隣接するコンタクトプラグ２４と配線２１との間において、層間絶縁膜２６内にはボイド２７が形成されている。
【００３３】
コンタクトプラグ２４はすでに形成されているため、層間絶縁膜２６内にボイド２７が形成されても問題はない。むしろ、流動性の小さい材質を使う等して、ボイド２７を積極的に形成するほうが望ましい。層間絶縁膜２６内にボイド２７が形成されると、互いに隣接するコンタクトプラグ２４間に生じる容量を低減できるため、信号遅延が抑制されて半導体装置の特性の向上に寄与することが可能となる。
【００３４】
このように本実施の形態２に係る半導体装置の製造方法によれば、ボイド２３の存在に起因してコンタクトプラグ２４を形成する際に導電性細線２５が形成された場合であっても、層間絶縁膜２２を除去することによって導電性細線２５を露出させた後に、導電性細線２５を除去する。これにより、互いに隣接するコンタクトプラグ２４同士の接続が切断されるため、パイピング不良を回避することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１に係る半導体装置の構造を概略的に示す上面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図５】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図６】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図７】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図８】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図９】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図１０】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図１１】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図１２】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図１３】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図１４】本発明の実施の形態２に係る半導体装置の構造を概略的に示す上面図である。
【図１５】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図１６】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図１７】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図１８】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図１９】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図２０】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図２１】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図２２】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図２３】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図２４】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図２５】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図２６】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【符号の説明】
【００３６】
１  シリコン基板、４ａ  ゲート電極、４ｂ  シリコン窒化膜、５  サイドウォール、６  ソース・ドレイン領域、７，７ａ，１１，２２，２２ａ，２６  層間絶縁膜、８，１２，２３，２７  ボイド、９，２４  コンタクトプラグ、１０，２５  導電性細線、２０  下地配線層、２１  配線。
【図１】
2005353863.tif 000003
【図２】
2005353863.tif 000004
【図３】
2005353863.tif 000005
【図４】
2005353863.tif 000006
【図５】
2005353863.tif 000007
【図６】
2005353863.tif 000008
【図７】
2005353863.tif 000009
【図８】
2005353863.tif 000010
【図９】
2005353863.tif 000011
【図１０】
2005353863.tif 000012
【図１１】
2005353863.tif 000013
【図１２】
2005353863.tif 000014
【図１３】
2005353863.tif 000015
【図１４】
2005353863.tif 000016
【図１５】
2005353863.tif 000017
【図１６】
2005353863.tif 000018
【図１７】
2005353863.tif 000019
【図１８】
2005353863.tif 000020
【図１９】
2005353863.tif 000021
【図２０】
2005353863.tif 000022
【図２１】
2005353863.tif 000023
【図２２】
2005353863.tif 000024
【図２３】
2005353863.tif 000025
【図２４】
2005353863.tif 000026
【図２５】
2005353863.tif 000027
【図２６】
2005353863.tif 000028