(57)【要約】【課題】表示装置に画像データを伝送するためのシステムの伝送要件を軽減するための方法及び装置。【解決手段】表示装置に画像データを伝送するためのシステムの伝送要件を軽減するための方法及び装置に関する発明である。画像データがメモリに保持される。画像データの一部分が残りの画像データが選択されないように選択される。その選択された画像データの一部分がメモリからフェッチされるが、残りの画像データはメモリからフェッチされない。【選択図】  図１
2005055891.tif 000002
【特許請求の範囲】
【請求項１】
メモリに保持されている画像データを表示装置に伝送するためのシステムの伝送要件を軽減するための方法であって、
画像データの第１部分を残りの画像データが選択されないように選択するステップと、
その選択された画像データ部分を該メモリからフェッチするステップと、
残りの画像データをメモリからフェッチしないステップとを有することを特徴とする方法。
【請求項２】
画像データにはメイン画像データとそのメイン画像データとオーバラップする第２部分を有するオーバレイ画像データがあり、画像データの前記第１部分を選択するステップはメイン画像データから選択し、前記オーバレイ画像データの前記第２部分に対応するメイン画像データは前記残りの画像データの一部をなすことを特徴とする請求項１に記載の方法。
【請求項３】
メモリに保持されている画像データを表示装置に伝送するためのシステムの伝送要件を軽減するための装置であって、
画像データの第１部分を残りの画像データが選択されないように選択するためのプロセッサと、
第１表示パイプと、
前記第１表示パイプに画像データの選択された部分をメモリからフェッチさせ、残りの画像データをメモリからフェッチさせないようになっている制御論理とを備えることを特徴とする装置。
【請求項４】
画像データにはメイン画像データとそのメイン画像データとオーバラップする第２部分を有するオーバレイ画像データがあり、前記プロセッサはメイン画像データから画像データの前記第１部分を選択して前記第１表示パイプに保持するようになっており、前記オーバレイ画像データの前記第２部分に対応するメイン画像データは前記残りの画像データの一部であることを特徴とする請求項３に記載の装置。
【請求項５】
第２表示パイプをさらに備え、前記制御論理はオーバレイ画像データの前記第２部分を得るために前記第１表示パイプから前記第２表示パイプに切り替えるようになっていることを特徴とする請求項４に記載の装置。
【請求項６】
前記プロセッサは前記メイン画像データ及び前記オーバレイ画像データに対する前記制御論理位置画定情報を供給するようになっており、前記制御論理は前記位置画定情報に従って前記第１及び第２表示パイプ間を切り替えるようになっていることを特徴とする請求項５に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に画像データを伝送するためのシステムの伝送要件を軽減するための方法及び装置に関する。より具体的には、メイン画像及び１つ以上の補助画像を表示できるように改良されたシステムに関する発明である。
【背景技術】
【０００２】
一般的に、ビデオディスプレイシステムにはＣＰＵ（中央処理機構）と、ＣＰＵ又はカメラなど何か他のソースによって生み出されたビデオデータ又は画素データを保持するためのメモリ、及びメモリに保持された画素を表示するためのＣＲＴ（陰極線管）又はＬＣＤ（液晶ディスプレイ）など表示装置が備わっている。メモリからのデータはビデオ「リフレッシュ」レートで表示装置に提供される。ビデオリフレッシュレートは、一般的に、秒あたり６０フレーム、つまり６０個の表示画像である。
【０００３】
ビデオディスプレイシステムに使用されるメモリはダイナミック形式及びスタティック形式になっている。ダイナミックランダムアクセスメモリ（ＤＲＡＭ）はスタティックランダムアクセスメモリ（ＳＲＡＭ）よりも安価で電力消費も少ないためにハードウェア及びオペレーティングコストの節約になるので好ましい。しかしながら、或る特定の状況において、ＤＲＡＭはＳＲＡＭよりも低速になる。これは、例えば、システムのメモリアクセスが概して様々なアドレスをアクセス先としているとき、すなわち、任意の一連のメモリアクセスはアドレスがシーケンシャルではなく可変であるときに、起きる。システム内のいくつかの装置が同じメモリを共用していると、メモリアクセスのアクセス先が様々な、シーケンシャルでないアドレス（ランダムアドレス）になる傾向があり、ＤＲＡＭはＳＲＡＭよりも低速になりがちである。ビデオディスプレイシステムにおいて、同じメモリを共用するいくつかの装置を有するのは普通のことで、ＤＲＡＭを使用するとＤＲＡＭメモリの有限伝送容量又は「帯域幅」によりシステムに限界が課せられる。特に、ＳＲＡＭが「MClock」レートでクロッキングしている場合、アドレス指定されているメモリロケーションに関係なく、メモリに対して読み書きするには一般的に２クロックサイクルだけが必要である。それに対し、ＤＲＡＭのランダムアクセスメモリにアクセスするには一般的に５クロックサイクルが必要である。例えば、ＤＲＡＭメモリのランダムアドレスから１２８バイトのデータを読み出すには概して６４０クロックサイクルを要する。それゆえに、ビデオディスプレイシステムにメモリとしてＤＲＡＭを採用するのは非常に効率が悪い。
【０００４】
しかしながら、個別のリード又はライトを用いてデータにアクセスするのに５クロックサイクルが消費されるが、「バーストモード」として知られている方式で隣接ロケーションにあるデータにアクセスするには１クロックサイクルしか要らないことを認識した。さらに、いろいろな装置はメモリにランダムアドレスでアクセスする傾向があるけれども、各装置は順番にアクセスすることが多く、その順列におけるアドレスは隣接していることが多い。従って、ＤＲＡＭと表示装置との間にバッファを設け、バッファをいっぱいにするのにメモリをバーストで読み出してＤＲＡＭの実効帯域幅を大きく向上させることができることを認識した。例えば、１２８バイトのデータの最初のバイトを読み出すには５クロックサイクルが必要だけれども、その次の１２７バイトの各々を連続して読み出すには１クロックサイクルしか要らないので、１２８バイト全てを読み出すのに必要なのは１３２クロックサイクルだけである。一般的に、バッファはＦＩＦＯ（先入れ先出し）形式で編成され、本書では「パイプ」と称している。
【０００５】
パイプの採用によりＤＲＡＭがビデオディスプレイシステムのＳＲＡＭの性能に匹敵する程度にまでＤＲＡＭメモリの帯域幅が向上したが、メモリが他のリクエスタにも対応するのでメモリの帯域幅は限られたままである。例えば、ビデオディスプレイシステムは、一般的に、「メイン」画像（本書では実質的にディスプレイ全体を埋める画像と定義している）に加えて、カーソルなど多数の補助画像、一つ以上のオーバレイ画像、一つ以上のピクチャインピクチャ（ＰＩＰ）イメージ、及び一つ以上の２Ｄブロックファンクションイメージを表示する。プログラミングされた優先度に応じて、補助画像がメイン画像にオーバレイし、また補助画像同士が互いにオーバレイする。
【０００６】
メイン画像及び補助画像の各々はそれぞれ専用のパイプで供給されるのが一般的である。しかしながら、表示装置の所与の画素位置に１個の画素しか表示できない。従って、表示装置には表示装置の画素位置ごとに選択された画素を読み出すべきパイプを選択するためのインタフェースがある。残る他のパイプ内のその同じ画素位置に対する画素はそれらのパイプから読み出されず、表示されない。
【０００７】
メイン画像及び補助画像によるＤＲＡＭに対するデマンドに加えて、ＣＰＵやカメラなど周辺装置によってなされるような追加デマンドがあり、それが使用可能なメモリ帯域幅を制限する。帯域幅を超えると、全てのパイプをいっぱいにしておけるほどの高速でＤＲＡＭメモリから画素を得ることができないので、メイン画像か補助画像のいずれかか又はその両方が破損してしまう。従来の技術では、こうした制限を越えたら、ユーザは破損を容認するか、画像の大きさを制限するしかなかったので、画像を処理又はリフレッシュするのに少ないデータしか要らなかった。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
それゆえに、先行技術を越えた、表示装置に画像データを伝送するためのシステムの伝送要件を軽減するための方法及び装置に対するニーズがある。
【課題を解決するための手段】
【０００９】
発明の範囲内において、本願は、メモリに保持されている画像データを表示装置に伝送するシステムの伝送要件を軽減するための方法及び装置を開示している。画像データの一部分が残りの画像データが選択されないように選択される。その選択された部分の画像データはメモリからフェッチされるが、残りの画像データはメモリからフェッチされない。
【００１０】
画像データがメイン画像データとそのメイン画像データにオーバラップする第２部分を有するオーバレイ画像を含んでいる場合には、画像データの第１部分はメイン画像データから選択される。オーバレイ画像の第２部分に対応するメイン画像データは残りの画像データの一部をなす。
【００１１】
図面と共に以下に述べる詳細な発明の説明を考慮すれば、発明の更なる目的、構成、効果をもっと容易に理解することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態を図面に基づいて説明する。
【実施例１】
【００１３】
添付図面に例を示した発明の好適な実施例について詳細に説明する。可能な限り、図面及び明細書で同じ又は類似の部品には同じ参照番号を採用している。本発明の原理を取り入れた画像データを表示装置に伝送するための好適なシステム１０を図１に示す。システム１０は、特に、ビュー可能な画像を生み出すために本書で「メイン」画像データ及び「オーバレイ」画像データと呼んでいる少なくとも２タイプの画像をＬＣＤなど表示装置１２に伝送するようになっている。しかしながら、画像データ伝送との関連において発明を任意の表示システムに採用して構わないし、好ましければ発明の原理を他の環境で使用しても構わない。
【００１４】
システム１０には、表示装置１２、ＣＰＵ１４、ディスプレイインタフェース１７と、メイン画像データ及びオーバレイ画像データをそれぞれバッファリングするための２つの表示パイプ１８及び１９が備わっている。メモリはＤＲＡＭが好ましいが、これは不可欠なことではない。ＳＲＡＭなど、他のタイプのメモリを採用しても構わない。メモリ１６はグラフィックスコントローラ又はその他のチップに実装された埋め込み型チップでも、１個以上の個別のメモリチップでも構わない。図解をはっきりさせるために、模式的システム１０には２つのパイプしかないが、発明のシステムは３つ以上のパイプを有してもいいことを想定している。好適な実施例において、システム１０にはメイン画像用パイプと複数の補助画像それぞれのパイプがあり、複数の補助画像用パイプとしてはカーソル用パイプ、複数のオーバレイ画像用パイプ、複数のＰＩＰ用パイプ、複数の２Ｄブロックファンクションイメージ用パイプなどがある。表示パイプ１８、１９は、例えば、１００ＭＨｚといったメモリクロッキング周波数（Mclock）でメモリからデータをフェッチするＦＩＦＯバッファ（シフトレジスタと考えてもいい）であるのが好ましい。
【００１５】
図２に、少なくとも一つの表示画面２２を有する表示装置１２を示す。表示パイプ１８はメイン表示画像２０メインに対応するデータをメモリからフェッチする一方、表示パイプ１９はオーバレイ画像２０オーバレイに対応するデータをメモリからフェッチする。オーバレイ画像２０オーバレイはメイン表示画像２０メインの上にオーバレイ又は表示される。オーバレイ画像２０オーバレイは表示画面でメイン表示画像２０メインよりも小さな部分を占めるのが一般的だが、これは必要なことではない。オーバレイ画像２０オーバレイが表示されている場合にはいつもメイン表示画像２０メインは表示されない。図１の表示パイプと同じく、図解をはっきりさせるために２つの表示画像しか示していない。しかしながら、発明の表示画面にはメイン画像と２つ以上の補助画像がある場合も想定している。
【００１６】
メモリ１６からデータをフェッチするばかりでなく、表示パイプ１８、１９はディスプレイ１２にデータを供給する。表示パイプ１８、１９は、表示画面２２の画素数いかんにより、例えば、３０ＭＨｚといった表示又は画素クロッキング周波数Pクロックでこれらのデータを供給する。その点では、データを完全画素又は画素の色成分として供給しても構わない。
【００１７】
表示パイプ１８、１９はＣＰＵがデータを比較的高速で表示パイプに入れるのを許可することによってＣＰＵ１４及びメモリ１６をディスプレイからバッファリングするが、パイプはディスプレイに必要な比較的低速でデータを送り出すことができる。その点では、表示パイプ１８、１９にはパイプがほとんど満杯か又はほとんど空の状態かを示す１個以上のフラッグがあるのが好ましい。パイプ１８、１９がほとんど満杯ならば、パイプがほとんど空の状態と比べメモリ１６にアクセスするための優先度がダウングレードされる。しかしながら、そうしたフラッグを設けることは発明に不可欠なことではない。
【００１８】
システム１０にはさらに、表示パイプ１８、１９の動作を制御するための制御論理２４がある。ＣＰＵ１４はレジスタモジュール２８を経由して制御論理２４に命令する。レジスタモジュール２８はメイン画像２０メインの表示を開始（Xスタートメイン, Yスタートメイン）及び停止（Xストップメイン, Yストップメイン）するための座標、及びメイン画像にオーバレイするオーバレイ画像２０メインの開始点（Xスタートオーバレイ, Yスタートオーバレイ）と停止点（Xストップオーバレイ, Yストップオーバレイ）を指定する情報を含んでいる。これらの点は表示画面２２の画素位置に対応する。ここで、「スタート」及び「ストップ」という用語は、当業技術で一般的にそうであるように、データがラスタ走査されるところを説明しているが、これは不可欠なことではない。さらに、画像は一般的に矩形だが、どんな形状でも構わないし、表示画面２２上のその位置を２点で定めても、或いは指定された傾斜との組合せで１点で定義しても構わない。
【００１９】
図１及び２に示した例で、模式的メイン画像２０メインは、表示画面２２の第１行と第１列との交差点にある画素Pスタートメインに対応する開始座標（X = 1, Y = 1）から始まり、表示画面２２の４８０番目の行と６４０番目の列との交差点にある画素Pストップメインに対応する停止座標（X = 640, Y = 480）で止まっている。模式的オーバレイ画像２０オーバレイは、表示画面２２の１０番目の行と２０番目の列との交差点にある画素Pスタートオーバレイに対応する開始座標（X = 20, Y = 10）から始まり、表示画面２２の３０番目の行と５０番目の列との交差点にあるPストップオーバレイに対応する停止座標（X = 50, Y = 30）で止まっている。
【００２０】
メイン画像２０メインは、表示画面２２上でオーバレイ画像２０オーバレイに割り当てられた空間内には表示されない。システムの伝送要件を軽減するために、例えば、他の資源がアクセスできるようにメモリを開放して帯域幅を大きくする及び／又は伝送速度を高めるために、この空間内でメイン画像データとオーバレイ画像データとを区別し、この空間に対応するメイン画像データをメモリ１６からフェッチしないのは発明の極めて優れた構成である。
【００２１】
制御論理２４はレジスタモジュール２４に保持されている画像ごとに位置画定情報を取得するので、どのメイン画像２０メインデータが表示されるはずで、またどのメイン画像データがオーバレイ画像２０オーバレイの下になり、表示されないはずであるかが「分かる」。制御論理は、メイン画像２０メインが表示される表示画面２２上の位置に対応するデータだけをパイプ１８がメモリ１６からフェッチできるようにする。メイン画像データはオーバレイ画像２０オーバレイが表示されるディスプレイ２２上の位置に対応していればメモリ１６からフェッチされない。
【００２２】
図１及び２に基づいて、ディスプレイ２２の１０番目の行のデータがどのようにフェッチされるか説明している例により制御論理２４の動作を説明する。ディスプレイ２２の第１ブロックB1の９個の画素（1, 10）、（2, 10）、．．．（19, 10）及び第２ブロックB2の５９０個の画素（51, 10）、（52, 10）、．．．（640, 10）に対応するメイン画像データをフェッチするために制御論理２４はメイン表示パイプ１８を動作可能にする。しかしながら、メイン表示パイプ１８は３１個の画素（20, 10）、（21, 10）、．．．（50, 10）に対応するメイン画像データをフェッチしない。従って、図解を簡素化するためにメイン表示パイプ１８が６４０画素記憶容量を有するとした場合、メイン表示パイプ１８は図３に示したコンテンツを有することになる。好適な実施例において、メイン表示パイプ１８は１２８画素の記憶容量しかもっていないから、第１ブロックB1と一緒に第２ブロックB2は一部分しかフェッチされない。
【００２３】
表示画面の１０番目の行のメイン画像２０メインに対応するデータをメモリ１６からフェッチしてから、制御論理はオーバレイ表示パイプ１９が１０番目の行の第３ブロックの３１個の画素（20, 10）、（21, 10）、．．．（50, 10）に対応するオーバレイ画像２０オーバレイのデータをフェッチできるようにする。オーバレイ表示パイプ１９は図３に示すコンテンツをもつことになる。
【００２４】
表示画面２２の１０番目の行のデータブロックB1〜B3を表示するには、制御論理２４がデータをカウントしながらクロックサイクルに従ってしかるべき表示パイプ１８、１９から読み出し、マルチプレクサ３０を介して表示パイプの対応する出力間を切り替える。その際、マルチプレクサ３０はディスプレイインタフェース１７の構成要素であるのが好ましい。上記の例において、制御論理２４は、メイン表示パイプ１８に保持されているメイン画像データの第１ブロックB1を表示装置１２に供給するためにメイン表示パイプ１８の出力を選択するようにマルチプレクサ３０を切り替える。第１ブロックB1は１９個の画素を含み、クロックサイクルのカウント数が１９に達するまでデータがメイン表示パイプ１８からクロックサイクルに従って読み出される。次に、制御論理２４は、オーバレイ画像パイプ１９に保持されているオーバレー画像データの第３ブロックB3を表示装置１２に供給するためにオーバレイ画像パイプ１９を選択するようにマルチプレクサ３０を切り替える。第３ブロックB3は３１個の画素を含み、クロックサイクルのカウント数が３１に達するまでオーバレイ画像パイプ１９データがクロックサイクルに従って読み出される。最後に、制御論理２４はメイン画像データの第２ブロックB2を得てディスプレイの１０番目の行を完了するためにマルチプレクサ３０がメイン画像パイプ１８を選択するように切り替える。
【００２５】
制御論理２４の動作はディスプレイ２２の他の行に対しても同じである。制御論理２４は、当業者ならばすぐに明白になるように、上にあげた例によって説明した原理に合ったいろいろな方法で、ハードウェアまたはソフトウェアで実現することができる。同様に、マルチプレクサ３０が行なうスイッチング機能をいろいろな方法で実現して構わない。スイッチング機能はディスプレイインタフェース１７内で行われるのが好ましいが、これは不可欠なことではない。
【産業上の利用可能性】
【００２６】
画像データを表示装置に伝送するためのシステムの伝送要件を軽減するための具体的な方法及び装置を好適な例として表示すると共に説明してきたが、すでに述べたもの以外にも、発明の原理から逸脱することなく、他の構成や方法を使用できることを認識すべきである。本書で説明した例において、メイン表示パイプ１８は、オーバレイ画像パイプがオーバレイ画像データをフェッチする前に、メモリ１６からメイン表示データをフェッチするが、このデータがフェッチされる順序は発明に重要なことではない。
【００２７】
上記の明細書で採用した用語及び表現は説明の用語として用いているのであって、限定の用語として用いてはいない。また、そうした用語及び表現の使用において、表示した構成又はその一部分と等価のものを除外するつもりはない。発明の範囲は下記の特許請求の範囲によってのみ定義及び限定されるものと認識している。
【図面の簡単な説明】
【００２８】
【図１】発明の原理を取り入れた、表示装置に画像データを伝送するための好適なシステムの概略図。
【図２】メイン画像データ及び補助画像データを表示するための図１の表示装置の絵画図。
【図３】図１のメイン画像及びオーバレイ画像表示パイプのコンテンツの概略図。
【符号の説明】
【００２９】
１０・・・システム
１２・・・表示装置
１４・・・ＣＰＵ
１６・・・メモリ
１７・・・ディスプレイインタフェース
１８、１９・・・表示パイプ
【図１】
2005055891.tif 000003
【図２】
2005055891.tif 000004
【図３】
2005055891.tif 000005