(57)【要約】【課題】  半導体デバイスの歩留まりの向上を図ることができるとともに、異常が発生したときにおいても半導体デバイスのインターフェーステストを開始してから終了するまでにかかる手間と時間とを省くことができる半導体試験装置を提供する。【解決手段】  ＤＵＴ４１のインターフェーステストの結果が不良と判別されたときに直ちにＤＵＴ４１を不良品と扱わず、ソケット４０の接触子とテストボード３０との間の導通状態が正常であるか否かを確認し、ソケット４０の接触子とテストボード３０との間の導通状態が正常であるときにＤＵＴ４１を不良品と扱うようにした。また、異常が発生したときに自動的にＤＵＴ４１が真の不良であるか否を判別するようにした。【選択図】        図１
2005300351.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスの良否を試験する半導体試験装置であって、
前記半導体デバイスが有する複数の端子の各々に対応する接続端子部が形成されたソケットが取り付けられるソケット取付け部と、
該ソケット取付け部に取り付けられた前記ソケットに対して試験対象の前記半導体デバイスを装着する装着手段と、
前記ソケットの接続端子部を介して前記半導体デバイスの端子に電圧を印加することによって当該半導体デバイスの良否を判別する半導体デバイス良否判別手段と、
該半導体デバイス良否判別手段により前記半導体デバイスが不良であると判別されたときに、前記半導体デバイスの不良を報知する報知手段と、
該報知手段により前記半導体デバイスの不良が報知されたときに、前記ソケットの良否を判別する制御を指令する操作を行なうための指令出力操作手段と、
該指令出力操作手段の操作が検出されたときに、前記ソケットに装着されている前記半導体デバイスを取り外す取外手段と、
該取外手段により前記半導体デバイスが取り外された前記ソケットの端子に電圧を印加することによって当該ソケットの良否を判別するソケット良否判別手段と、
該ソケット良否判別手段により前記ソケットが良品と判別されたときに、前記取外手段により取り外された前記半導体デバイスを不良品保管部に振り分ける振分手段とを含むことを特徴とする、半導体試験装置。
【請求項２】
前記ソケット良否判別手段により前記ソケットが不良品と判別されたときに、当該ソケットを交換するソケット交換手段をさらに含むことを特徴とする、請求項１に記載の半導体試験装置。
【請求項３】
前記ソケット交換手段が前記ソケットの交換のために前記ソケット取付け部から取り外した前記ソケットを掃除するソケット掃除手段をさらに含むことを特徴とする、請求項２に記載の半導体試験装置。
【請求項４】
半導体デバイスの良否を試験する半導体試験方法であって、
前記半導体デバイスが有する複数の端子の各々に対応する接続端子部が形成されたソケットが取り付けられるソケット取付け部に取り付けられた前記ソケットに対して試験対象の前記半導体デバイスを装着する装着ステップと、
前記ソケットの接続端子部を介して前記半導体デバイスの端子に電圧を印加することによって当該半導体デバイスの良否を判別する半導体デバイス良否判別ステップと、
該半導体デバイス良否判別手段により前記半導体デバイスが不良であると判別されたときに、前記半導体デバイスの不良を報知する報知ステップと、
該報知ステップにより前記半導体デバイスの不良が報知されたときに、前記ソケットに装着されている前記半導体デバイスを取り外す取外ステップと、
該取外ステップにより前記半導体デバイスが取り外された前記ソケットの端子に電圧を印加することによって当該ソケットの良否を判別するソケット良否判別ステップと、
該ソケット良否判別ステップにより前記ソケットが良品と判別されたときに、前記取外ステップにより取り外された前記半導体デバイスを不良品保管部に振り分ける振分ステップとを含むことを特徴とする、半導体試験方法。
【請求項５】
前記報知ステップにより前記半導体デバイスの不良が報知されたときに、前記ソケットの良否を判別する制御を指令する操作が行なわれたか否かを判別する指令出力操作判別ステップと、
該指令出力操作判別ステップにより前記ソケットの良否を判別する制御を指令する操作が行なわれていないと判別されたときに、前記報知ステップにより前記半導体デバイスの不良が報知されてから一定期間が経過したか否かを判別する期間判別ステップと、
該期間判別ステップにより一定期間が経過したと判別されたときに、前記ソケットに装着されている前記半導体デバイスを取り外す一定期間経過時取外ステップをさらに含むことを特徴とする請求項４に記載の半導体試験方法。
【請求項６】
前記ソケット良否判別ステップにより前記ソケットが不良品と判別されたときに、当該ソケットを交換するソケット交換ステップをさらに含むことを特徴とする、請求項４または請求項５に記載の半導体試験方法。
【請求項７】
前記ソケット交換ステップにより前記ソケットの交換のために取り外された前記ソケットを掃除するソケット掃除ステップをさらに含むことを特徴とする、請求項６に記載の半導体試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体試験装置および半導体試験方法に関し、特に、半導体デバイスの良否を試験する半導体試験装置および半導体試験方法に関する。
【背景技術】
【０００２】
この種の半導体試験装置として従来から知られているものに、半導体デバイスの断線や短絡等を調べるインターフェーステストを行なう半導体試験装置であって、複数個の半導体デバイスのインターフェーステストにわたって、インターフェーステストの結果が不良であると判別されたときに、半導体試験装置に異常が発生したと判断し、インターフェーステストを中断する半導体試験装置はあった。
【０００３】
また、半導体試験装置の検査装置として、テストヘッドに導出されたリード線の１本毎に電流を供給し、この電流をソケットの各コンタクトから取出して検査装置に設けた抵抗器に供給し、抵抗器に発生する電圧を測定するように構成されるものはあった（特許文献１）。
【０００４】
また、半導体試験装置として、検査用接触子を半導体デバイスの電極群に接触させた回数が所定回数増加する毎に、あるいは検査用接触子を半導体デバイスの電極に接触させた状態で得られる検査データに異常がみられたときに、検査用接触子の清掃動作を実行するものはあった（特許文献２）。
【０００５】
また、ＩＣテストハンドラとして、クリーニング作業の開始信号が出力される毎に、この信号を順次カウントし、このカウント値を予め設定器で設定された所定の基準値と比較し、基準値に達したときにテストソケットの交換時期であることを決定して、その旨の信号を報知器に出力するように構成されたものはあった（特許文献３）。
【特許文献１】特開平９−１１３５７９号公報（第３−４頁、図１）
【特許文献２】特開２０００−１８７０５６号公報（第４−６頁）
【特許文献３】特開２００３−４８０２号公報（第４−５頁、図４）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の半導体試験装置では、半導体デバイスのインターフェーステストの結果が不良であると判別されると、半導体デバイスは不良品と扱われる。そして、複数個の半導体デバイスのインターフェーステストにわたって、インターフェーステストの結果が不良であると判別されたときに、半導体試験装置自体の異常の発生が疑われ、その時点で初めて半導体試験装置自体が点検される。その結果、半導体試験装置に異常が発生しているために半導体デバイスのインターフェーステストの結果が不良であると判別されていたときであっても、半導体試験装置が点検されるまでの間は、半導体デバイスが不良品と扱われていたため、歩留まりを低下させるという欠点がある。
【０００７】
また、半導体試験装置が点検されるときは、半導体デバイスのインターフェーステストが中断される。そして、半導体試験装置に発生した異常の原因が手作業で確認され、解消される。半導体試験装置に発生した異常の原因が解消された後、半導体デバイスのインターフェーステストが再開される。その結果、半導体試験装置が点検されたときは、半導体デバイスのインターフェーステストを開始してから終了するまでに多くの手間と時間とを要するという欠点がある。
【０００８】
本発明は、係る問題点に鑑み考え出されたものであり、その目的は、半導体デバイスの歩留まりの向上を図ることができるとともに、異常が発生したときにおいても半導体デバイスのインターフェーステストを開始してから終了するまでにかかる手間と時間とを省くことができる半導体試験装置および半導体試験方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体試験装置は、半導体デバイスの良否を試験する半導体試験装置であって、前記半導体デバイスが有する複数の端子の各々に対応する接続端子部が形成されたソケットが取り付けられるソケット取付け部と、該ソケット取付け部に取り付けられた前記ソケットに対して試験対象の前記半導体デバイスを装着する装着手段と、前記ソケットの接続端子部を介して前記半導体デバイスの端子に電圧を印加することによって当該半導体デバイスの良否を判別する半導体デバイス良否判別手段と、該半導体デバイス良否判別手段により前記半導体デバイスが不良であると判別されたときに、前記半導体デバイスの不良を報知する報知手段と、該報知手段により前記半導体デバイスの不良が報知されたときに、前記ソケットの良否を判別する制御を指令する操作を行なうための指令出力操作手段と、該指令出力操作手段の操作が検出されたときに、前記ソケットに装着されている前記半導体デバイスを取り外す取外手段と、該取外手段により前記半導体デバイスが取り外された前記ソケットの端子に電圧を印加することによって当該ソケットの良否を判別するソケット良否判別手段と、該ソケット良否判別手段により前記ソケットが良品と判別されたときに、前記取外手段により取り外された前記半導体デバイスを不良品保管部に振り分ける振分手段とを含む。
【００１０】
本発明に係る半導体試験方法は、半導体デバイスの良否を試験する半導体試験方法であって、前記半導体デバイスが有する複数の端子の各々に対応する接続端子部が形成されたソケットが取り付けられるソケット取付け部に取り付けられた前記ソケットに対して試験対象の前記半導体デバイスを装着する装着ステップと、前記ソケットの接続端子部を介して前記半導体デバイスの端子に電圧を印加することによって当該半導体デバイスの良否を判別する半導体デバイス良否判別ステップと、該半導体デバイス良否判別手段により前記半導体デバイスが不良であると判別されたときに、前記半導体デバイスの不良を報知する報知ステップと、該報知ステップにより前記半導体デバイスの不良が報知されたときに、前記ソケットに装着されている前記半導体デバイスを取り外す取外ステップと、該取外ステップにより前記半導体デバイスが取り外された前記ソケットの端子に電圧を印加することによって当該ソケットの良否を判別するソケット良否判別ステップと、該ソケット良否判別ステップにより前記ソケットが良品と判別されたときに、前記取外ステップにより取り外された前記半導体デバイスを不良品保管部に振り分ける振分ステップとを含む。
【発明の効果】
【００１１】
本発明によれば、半導体デバイスが不良であると判別されたときに、不良の原因がソケットの不良品が原因であるか否かを判別し、ソケットが不良品であると判別されたときに半導体デバイスを再テストし、良品と扱うため、半導体デバイスの歩留まりを向上させることができる。また、異常が発生したときに、その半導体デバイスが真の不良であるか否かが自動的に判別されるため、半導体デバイスのインターフェーステストを開始してから終了するまでにかかる手間と時間とを省くことができる。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明に基づく半導体試験装置の実施の形態について、図１〜図４を用いて説明する。図１は、半導体試験装置１００の構成図である。まず、図１を用いて半導体試験装置１００の構成を説明する。半導体試験装置１００は、情報処理部１０、テスターハードウェア２０、テストボード３０、テストヘッド３１、アダプターソケット３５、ソケット４０、交換用のソケット５０、ソケット掃除装置６０、パッケージハンドリング装置７０およびソケット交換手段８０から構成されている。
【００１３】
情報処理部１０は、たとえばＣＰＵ１１、メインメモリ１２、ディスクメモリ１３、ＣＲＴ（Cathode Ray Tube）１４、外部Ｉ／Ｆ１５等から構成されている。情報処理部１０では、インターフェーステスト用のプログラム開発、インターフェーステストの結果処理、インターフェーステストの結果データの表示等が行なわれる。
【００１４】
情報処理部１０は、外部Ｉ／Ｆ１５を介して他システム９０と接続される。そして、情報処理部１０は、外部Ｉ／Ｆ１５を介して外部からインターフェーステスト用のプログラムを入力することができる。また、情報処理部１０は、外部Ｉ／Ｆ１５を介して外部にインターフェーステストの結果データ等を出力することができる。
【００１５】
テスターハードウェア２０は、テスタプロセッサ２１、電源２２、ＤＣパラメータ測定器２３、パターン発生部２４およびテストヘッド３１から構成されている。テスタプロセッサ２１は、テスターハードウェア２０を制御する専用の制御プロセッサである。
【００１６】
電源２２では、測定対象（試験対象）となっている半導体デバイス（以下「被測定デバイス（Device Under Test、以下「ＤＵＴ」と略す）」ともいう）４１に印加する電圧等が生成される。ＤＣパラメータ測定器２３では、ＤＵＴ４１に印加された電圧等に応答してＤＵＴ４１から出力される電流等が測定される。
【００１７】
パターン発生部２４では、ＤＵＴ４１のインターフェーステストを行なうために必要なテストパターンが作り出される。パターン発生部２４では、ＤＵＴ４１の種類に応じて異なるテストパターンが作り出される。
【００１８】
テストヘッド３１には、複数のピンエレクトロニクス部２５が設けられている。ピンエレクトロニクス部２５は、ドライバ２５１、コンパレータ２５２、ＤＣパラメータテスト回路２５３および導通チェッカー２５４から構成されている。ピンエレクトロニクス部２５は、情報処理部１０およびＤＵＴ４１との信号の授受が行なわれる箇所である。
【００１９】
次に、半導体試験装置１００を用いたＤＵＴ４１のインターフェーステストについて説明する。量産された半導体デバイス４１は、不良品を見つけ出すために様々なテストが行なわれる。その一つである電気的特性のテストでは、半導体試験装置１００により様々な項目に関する何段階にもわたるテストが行なわれる。半導体試験装置１００を用いたＤＵＴ４１の電気的特性のテストとして最初に行なわれるテストがインターフェーステストである。
【００２０】
ＤＵＴ４１には、複数の電極（端子）が設けられている。また、ＤＵＴ４１は、半導体を包むパッケージの形状により様々なタイプのものがある。ＤＵＴ４１のインターフェーステストでは、半導体試験装置１００とＤＵＴ４１とを電気的、機械的に接続するためのインターフェース媒体であるソケット４０が用意される。
【００２１】
たとえば、ＦＢＧＡ（Fine pitch Ball Grid Array）タイプのパッケージの場合、ＤＵＴ４１の裏面に設けられている電極であるボールを下から掴むタイプのソケット４０が用意される。また、ＱＦＰ（Quad Flat Package）タイプのパッケージの場合、ＤＵＴ４１の四方に伸びた電極であるリードを挟むタイプのソケット４０が用意される。
【００２２】
これら各種ソケット４０は、ＤＵＴ４１が有する複数の電極（「ボール」および「リード」等）の各々に対応する接続端子部である接触子を複数有するとともに、接触子の各々に対応する端子を複数有している。
【００２３】
テストボード３０には、ソケット４０を接続するためのインターフェース媒体であるアダプターソケット３５が装着されている。ソケット４０は、このアダプターソケット３５に装着され、半導体試験装置１００と電気的、機械的に接続される。
【００２４】
アダプターソケット３５には、ソケット４０が有する複数の端子の各々に対応する接触子が複数設けられている。アダプターソケット３５の接触子とソケット４０の端子が接続されることによりアダプターソケット３５とソケット４０とは、電気的、機械的に接続されている。
【００２５】
また、アダプターソケット３５には、アダプターソケット３５が有する複数の接触子の各々に対応する端子が複数設けられている。テストボード３０には、アダプターソケット３５が有する複数の端子の各々に対応する接触子が複数設けられている。テストボード３０の接触子とアダプターソケット３５の端子が接続されることによりテストボード３０とソケット４０とは、電気的、機械的に接続されている。
【００２６】
図２は、半導体試験装置１００の配線図である。テストボード３０は、インターフェースボード３３およびテストヘッド３１に電気的に接続されている。具体的には、テストボード３０とインターフェースボード３３との間およびインターフェースボード３３とテストヘッド３１との間にはポゴピンと呼ばれるバネによって弾性的に突出したピン３２，３４をそれぞれの接触子に接触させることにより電気的、機械的に接続されている。インターフェースボード３３およびテストヘッド３１の内部には、テストボードの各接触子に対応したリード線３７，３６が設けられている。
【００２７】
ＤＵＴ４１は、たとえばＤＵＴ４１を吸着保持する吸着ヘッドを有するパッケージハンドリング装置７０等により自動的にソケット４０に装着される。このとき、ＤＵＴ４１の各電極とソケットの各接触子とが対応して接触するようになっている。ソケット４０にＤＵＴ４１が装着されると、たとえばソケット４０の蓋等でＤＵＴ４１が固定される。
【００２８】
ＤＵＴ４１の各電極には、電源２２から出力される電圧等がインターフェースボード３３、テストボード３０、アダプターソケット３５およびソケット４０の端子を介して印加（入力）される。ＤＵＴ４１の各端子からは、印加された電圧等に応答して電流等が出力される。
【００２９】
ＤＵＴ４１の各端子から出力された電流等は、ソケット４０、アダプターソケット３５、テストボード３０およびインターフェースボード３３を介してＤＣパラメータ測定器２３に入力され、測定される。テスタプロセッサ２１は、ＤＣパラメータ測定器２３で測定された電流等の値に基づいてＤＵＴ４１に断線および短絡があるか否かを判別し、ＤＵＴ４１のインターフェーステストの結果の良否を判別する。
【００３０】
テスタプロセッサ２１は、ＤＣパラメータ測定器２３により測定された電流等の値が規定範囲内であれば、ＤＵＴ４１のインターフェーステストの結果が良好であると判別する。一方、テスタプロセッサ２１は、ＤＣパラメータ測定器２３により測定された電流等の値が規定範囲外であれば、ＤＵＴ４１のインターフェーステストの結果を不良であると判別する。
【００３１】
インターフェーステストの結果が良好であると判別されたＤＵＴ４１は、パッケージハンドリング装置７０等によりソケット４０から取り外される。そして、取り外されたＤＵＴ４１は、たとえば良品の半導体デバイス４１を格納する良品格納用トレーにパッケージハンドリング装置７０等により自動的に格納され、次の電気的特性のテストに備える。
【００３２】
一方、インターフェーステストの結果が不良であると判別されたＤＵＴ４１は、パッケージハンドリング装置７０等によりソケット４０から取り外され、たとえば不良品の半導体デバイスを格納する不良品格納用トレーに自動的に格納される。
【００３３】
以上に説明したＤＵＴ４１のインターフェーステストを繰り返し行なうと、テスタプロセッサ２１により複数個のＤＵＴ４１のインターフェーステストにわたって、ＤＵＴ４１のインターフェーステストの結果が不良と判別されるときがある。
【００３４】
テスタプロセッサ２１により複数個のＤＵＴ４１のインターフェーステストにわたって、ＤＵＴ４１のインターフェーステストの結果が不良と判別される原因としては、偶然に不良品であるＤＵＴ４１が連続してインターフェーステストされたということも考えられるが、主として以下のような原因が考えられる。
【００３５】
ＤＵＴ４１の電極は、比較的やわらかい材料である半田等により作られている。そのためＦＢＧＡタイプのパッケージの場合、ＤＵＴ４１をソケット４０に装着する際に、電極であるボールがソケット４０の接触子により削られる。また、ＱＦＰタイプのパッケージの場合も、ＤＵＴ４１をソケット４０に装着する際に、電極であるリードが接触子により削られる。
【００３６】
ＤＵＴ４１のインターフェーステストを繰り返し行なうと、ＤＵＴ４１の電極の削り屑がソケット４０の接触子等に堆積されていく。ソケット４０の接触子等にＤＵＴ４１の電極の削り屑が堆積されていくと、ソケット４０の接触子とＤＵＴ４１の端子との導通状態がきちんととれず不良となる。その結果、ＤＵＴ４１の各端子から出力される電流等がＤＣパラメータ測定器２３に正常に入力されなくなり、良品であるはずのＤＵＴ４１のインターフェーステストにおいてもインターフェーステストの結果が不良と判別されてしまう。
【００３７】
この実施の形態の半導体試験装置１００は、良品であるＤＵＴ４１が不良品とされることを防止するためにソケット４０の良否を確認する導通チェッカー２５４が設けられている。以下に導通チェッカー２５４の働きについて説明する。
【００３８】
前述したように、テスタプロセッサ２１は、ＤＣパラメータ測定器２３により測定されたＤＵＴ４１の端子から出力された電流等の値が規定範囲内であれば、ＤＵＴ４１のインターフェーステストの結果が良好であると判別する。そして、ＤＵＴ４１は、直ちにパッケージハンドリング装置７０等により良品格納用トレーに格納される。
【００３９】
一方、テスタプロセッサ２１は、ＤＣパラメータ測定器２３により測定されたＤＵＴ４１の端子から出力された電流等の値が規定範囲外であれば、ＤＵＴ４１のインターフェーステストの結果が不良であると判別するが、ＤＵＴ４１は、直ちにパッケージハンドリング装置７０等により不良品格納用トレーに格納されない。
【００４０】
ＤＵＴ４１のインターフェーステストの結果が不良と判別されたときは、その旨がたとえば情報処理部１０のＣＲＴ１４を介して作業員等に報知される。このとき、ＤＵＴ４１のインターフェーステストの結果が不良と報知されるだけでなく、ＤＵＴ４１のいずれの端子から出力された電流等の値が異常であるかも報知される。
【００４１】
この報知を認識した作業員等が複数個のＤＵＴ４１のインターフェーステストにわたって（たとえば前回のＤＵＴ４１のインターフェーステストと今回のＤＵＴ４１のインターフェーステストとの２個連続）、ＤＵＴ４１の同一の電極から出力された電流等の値が異常であると判断したときは、ソケット４０の良否を判別するために、ソケット４０の良否を判別する制御を指令するための導通確認ボタンを押圧操作する。
【００４２】
ソケット４０の良否の判別は、以下の方法で行なう。具体的には、異常な電流等が出力されたＤＵＴ４１の電極に対応するソケット４０の接触子に接続治具１を接続し、電源２２から出力された電圧等をテストボード３０の接触子介して印加し、導通チェッカー２５４で測定される電流等の値が規定範囲内であれば導通状態は正常であり、ソケット４０は良品であると判別される。
【００４３】
ソケット４０の良否を判別する理由は、前回のＤＵＴ４１のインターフェーステストおよび今回のＤＵＴ４１のインターフェーステストにおいて、異常な電流等が出力されたＤＵＴ４１の端子が同一であるときは、今回インターフェーステストが行なわれたＤＵＴ４１が不良品であるからではなく、ソケット４０の接触子等に堆積されたＤＵＴ４１の電極の削り屑が原因で、ソケット４０の接触子とＤＵＴ４１の端子との導通状態が不良であるために今回のインターフェーステストの結果が不良と判断された可能性が高いからである。
【００４４】
一方、ＤＵＴ４１のインターフェーステストの結果が不良であることが作業員に報知されても、作業員が連続してＤＵＴ４１の同一の電極から異常な電流等が出力されたのではないと判断したときは、導通確認ボタンは押圧操作されない。作業員に導通確認ボタンが押圧操作されずに一定期間が経過した場合、ＤＵＴ４１は、パッケージハンドリング装置７０等によりソケット４０から取り外され、不良品格納用トレーに格納される。
【００４５】
導通確認ボタンが押圧操作されたときは、ＤＵＴ４１のインターフェーステストは中断される。そしてソケット４０に装着されているＤＵＴ４１は、パッケージハンドリング装置７０等により一旦取り外される。
【００４６】
そして、導通確認ボタンが押圧操作されたときは、ＤＵＴ４１のインターフェーステストが行なわれているときにはＯＦＦになっていたスイッチ３がＯＮにされ、導通チェッカー２５４の回路が接続される。接続治具１がパッケージハンドリング装置７０等により自動的に移動され、連続して異常な電流等が出力されたＤＵＴ４１の端子に対応するソケット４０の接触子に接続される。そして、切替操作装置４が操作され、接続治具１が接続されたソケット４０に対応するリード３６に電源２２により電圧等が印加される。
【００４７】
導通チェッカー２５４により規定範囲内の電流等が確認されれば、ソケット４０が良品であると判別される。この場合、一旦取り外したＤＵＴ４１が真の不良品であるため、パッケージハンドリング装置７０等により不良品用格納トレーに格納される。
【００４８】
一方、導通チェッカー２５４により規定範囲外の電流等が確認されれば、ソケット４０が不良品であると判別される。この場合、前述したようにソケット４０の接触子等にＤＵＴ４１の電極の削り屑が堆積していることが考えられる。
【００４９】
そこで、ＤＵＴ４１のインターフェーステストに使用されていたソケット４０を、予め予備として用意されている交換用ソケット５０（図１参照）と交換する作業が行なわれる。ソケット４０の交換は、たとえばソケット交換手段８０により自動的に行なわれる。
【００５０】
ソケット４０が交換された後、一旦取り外されていたＤＵＴ４１が新しいソケット４０に装着され、インターフェーステストが再開される。インターフェーステストの結果が良好と判別されれば、ＤＵＴ４１はパッケージハンドリング装置７０等により良品格納用トレーに格納される。
【００５１】
交換用ソケット５０と交換された古いソケット４０は、半導体試験装置１００に設けられているソケット掃除装置６０に移送される。そして、再開されたＤＵＴ４１のインターフェーステストが行なわれている最中にソケット掃除装置６０において、ソケット４０に堆積しているＤＵＴ４１の電極の削り屑等が自動的に掃除される。
【００５２】
次にフローチャートを用いて、この実施の形態におけるインターフェーステストの流れについて説明する。図３は、テスタプロセッサ２１により行なわれるインターフェーステスト処理を示したフローチャートである。
【００５３】
Ｓ１において、パッケージハンドリング装置７０等が制御され、試験対象のＤＵＴ４１がソケット４０に装着される。Ｓ１によりソケット取付け部に取り付けられたソケットに対して試験対象の半導体デバイスを装着する装着手段が構成されている。そして、電源２２により印加された電圧等に応答して出力された電流等の値がＤＣパラメータ測定器２３により測定される。
【００５４】
Ｓ２において、ＤＵＴ４１のインターフェーステストの結果の良否が判別される。インターフェーステストの結果が良好であると判別されたときは、Ｓ３において、パッケージハンドリング装置７０等が制御され、ＤＵＴ４１がソケット４０から取り外される。Ｓ２によりソケットの接続端子部を介して半導体デバイスの端子に電圧を印加することによって半導体デバイスの良否を判別する半導体デバイス良否判別手段が構成されている。そして、Ｓ４において、パッケージハンドリング装置７０等が制御され、ＤＵＴ４１が良品格納用トレーに格納される。その後、インターフェーステストは終了する。
【００５５】
一方、Ｓ２において、ＤＵＴ４１のインターフェーステストの結果が不良であると判別されたときは、Ｓ５において、インターフェーステストの結果が不良であることを情報処理部１０に設けられたＣＲＴ１４を介して報知する制御が行なわれる。Ｓ５により半導体デバイス良否判別手段により半導体デバイスが不良であると判別されたときに、半導体デバイスの不良を報知する報知手段が構成されている。このとき、単にインターフェーステストの結果が不良であることを報知するだけでなく、ＤＵＴ４１のいずれの端子から出力された電流等の値が異常であるかも併せて報知される。
【００５６】
Ｓ６において、導通確認ボタンが押圧操作されたか否かが判断される。導通確認ボタンが押圧操作されていないと判断されたときは、Ｓ７において、インターフェーステストの結果が不良であることが報知されてから一定期間が経過したか否かが判断される。Ｓ５により報知手段により半導体デバイスの不良が報知されたときに、ソケットの良否を判別する制御を指令する操作を行なうための指令出力操作手段が構成されている。
【００５７】
作業員等が今回行なわれたＤＵＴ４１のインターフェーステストの結果が不良となったのは、ソケット４０が原因ではないと判断して、導通確認ボタンを一定期間押圧操作しなかったときは、Ｓ８に進む。
【００５８】
Ｓ８において、パッケージハンドリング装置７０等が制御され、ＤＵＴ４１がソケット４０から取り外される。そして、Ｓ９において、パッケージハンドリング装置７０等が制御され、ＤＵＴ４１が不良品格納用トレーに格納される。その後、インターフェーステストは終了する。
【００５９】
一方、Ｓ６において、導通確認ボタンが押圧操作されたと判断されたときは、ＤＵＴ４１のインターフェーステストは中断される。そして、Ｓ１０において、パッケージハンドリング装置７０等が制御され、ＤＵＴ４１が一旦ソケット４０から取り外される。Ｓ１０により指令出力操作手段の操作が検出されたときに、ソケットに装着されている半導体デバイスを取り外す取外手段が構成されている。ＤＵＴ４１がソケット４０から取り外された後に、異常な電流等が出力されたＤＵＴ４１の電極に対応するソケット４０の接触子に接続治具１が接続され、電源２２から電圧等が印加される。
【００６０】
Ｓ１１において、ソケット４０の良否が確認される。導通チェッカー２５４により測定された電流等の値が規定範囲内であれば、Ｓ１２において、ソケット４０が良品であると判別され、Ｓ９に進む。Ｓ１２により取外手段により半導体デバイスが取り外されたソケットの端子に電圧を印加することによってソケットの良否を判別するソケット良否判別手段が構成されている。また、Ｓ９によりソケット良否判別手段によりソケットが良品と判別されたときに、取外手段により取り外された前記半導体デバイスを不良品保管部に振り分ける振分手段が構成されている。
【００６１】
一方、導通チェッカー２５４により測定された電流等の値が規定範囲外であれば、Ｓ１２において、ソケット４０が不良品あると判別され、Ｓ１３において、ソケット交換手段８０等が制御され、ソケット４０が交換用ソケット５０に交換される。Ｓ１３によりソケット良否判別手段によりソケットが不良品と判別されたときに、ソケットを交換するソケット交換手段が構成されている。
【００６２】
ソケット４０が交換用ソケット５０と交換されると、Ｓ１へ戻り、パッケージハンドリング装置７０等が制御され、Ｓ１０で一旦取り外されたＤＵＴ４１が再びソケット４０に装着される。そして、前述したようなＤＵＴ４１のインターフェーステストが再開される。ＤＵＴ４１が良品と判別されれば、パッケージハンドリング装置７０等により良品格納用トレーに格納される。
【００６３】
図４は、テスタプロセッサにより行なわれるソケット掃除処理を示すフローチャートである。図３のＳ１３で交換されたソケット４０は、ソケット交換手段８０等を用いてソケット掃除装置６０に移送される。Ｓ２１において、移送されてきたソケット４０が有るか否かが判断される。
【００６４】
移送されてきたソケット４０が有ると判断されたときは、Ｓ２２において、ソケット掃除装置６０が制御され、ソケット４０の接触子等に堆積されているＤＵＴ４１の電極の削り屑が掃除される。移送されてきたソケット４０がないと判断されたときは、ソケット４０は掃除されない。Ｓ２２によりソケット交換手段がソケットの交換のためにソケット取付け部から取り外したソケットを掃除するソケット掃除手段が構成されている。
【００６５】
このようにすると、ＤＵＴ４１のインターフェーステストにおいて、ＤＣパラメータ測定器２３により測定されたＤＵＴ４１の端子から出力された電流等の値が規定範囲外であるときに直ちにＤＵＴ４１を不良品と扱う半導体試験装置に比べ、良品であるにも関わらず不良品と扱われるＤＵＴ４１を減らすことができるので、ＤＵＴ４１の歩留まりを向上させることができる。また、ＤＵＴ４１のインターフェーステストが不良と判別されたときに、そのＤＵＴ４１が真の不良品であるか否かが自動的に判別されるため、ＤＵＴ４１のインターフェーステストを開始してから終了するまでにかかる手間と時間とを省くことができる。
【００６６】
また、単に連続してＤＵＴ４１の端子から出力された電流等の値が規定範囲外と判別されたときにインターフェーステストを中断する半導体試験装置に比べ、ＤＵＴ４１の同一の電極から出力された電流等の値が連続して規定範囲外と判別されたときにインターフェーステストを中断するので、頻繁にインターフェーステストを中断することがなくなり、効率よくインターフェーステストを行なうことができる。
【００６７】
また、複数個のＤＵＴ４１のインターフェーステストにわたって、ＤＵＴ４１のインターフェーステストの結果が不良と判別され、インターフェーステストが中断されたときは、導通チェッカー２５４により、異常な電流等が出力されたＤＵＴ４１の電極に対応するソケット４０の端子の良否だけが確認されるため、異常が発生したときにおいてもＤＵＴ４１のインターフェーステストを開始してから終了するまでの時間を短くすることができる。
【００６８】
また、複数個のＤＵＴ４１のインターフェーステストにわたって、ＤＵＴ４１のインターフェーステストの結果が不良と判別されても、作業員がソケット４０の良否を確認する必要がないと判断したときは、導通チェッカー２５４を用いたソケット４０の良否を判別する作業が行なわれないため、無駄な作業を省くことができる。
【００６９】
また、ソケット４０が不良品と判別されたときは、自動的にソケット４０と交換用ソケット５０とを交換するため、異常が発生したときにおけるＤＵＴ４１のインターフェーステストを開始してから終了するまでにかかる手間と時間とを省くことができる。
【００７０】
また、ソケット４０が不良品と判別されたときに、インターフェーステストが中断されている最中にソケット４０の掃除をする半導体試験装置に比べ、ソケット４０を予め予備として用意されている交換用ソケット５０と交換し、交換されたソケット４０の掃除が、再開されたＤＵＴ４１のインターフェーステストと同時に行なわれるため、インターフェーステストが中断されている時間を省くことができる。
【００７１】
なお、前述の実施の形態では、ＤＵＴ４１のインターフェーステストの結果が不良と判別されたときは、その旨がたとえば情報処理部１０のＣＲＴ１４を介して作業員等に報知され、ＤＵＴ４１の同一の電極から出力された電流等の値が連続して異常であると判断したときに、ソケット４０の良否を判別するために作業員がソケット４０の良否を判別する制御を指令するための導通確認ボタンを押圧操作する例を示したがこれに限られない。たとえば、テスタプロセッサ２１により異常な電流等が出力されたＤＵＴ４１の電極が連続して（たとえば２個）同一の電極であるか否かを判別する判別機能を半導体試験装置１００に設け、当該判別機能によって異常な電流等が出力されたＤＵＴ４１の電極が同一の電極であると判別されたときに、ＤＵＴ４１のインターフェーステストを中断し、ソケット４０の良否を判別する制御を行なうようにしてもよい。
【００７２】
前述の実施の形態では、複数個のＤＵＴ４１のインターフェーステストにわたって、ＤＵＴ４１のインターフェーステストの結果が不良と判別されたときに、導通チェッカー２５４により、異常な電流等が出力されたＤＵＴ４１の電極に対するソケット４０の端子の良否を確認する例を示したがこれに限られない。たとえば、ＤＣパラメータ測定器２３により、異常な電流等が出力されたＤＵＴ４１の電極に対するソケット４０の端子の良否を確認するようにしてもよい。
【００７３】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００７４】
【図１】半導体試験装置の構成図である。
【図２】半導体試験装置の配線図である。
【図３】テスタプロセッサにより行なわれるインターフェーステスト処理を示したフローチャートである。
【図４】テスタプロセッサにより行なわれるソケット掃除処理を示すフローチャートである。
【符号の説明】
【００７５】
１０  情報処理部、１１  ＣＰＵ、１２  メインメモリ、１３  ディスクメモリ、１４  ＣＲＴ、１５  外部Ｉ／Ｆ、２０  テスターハードウェア、２１  テスタプロセッサ、２２  電源、２３  ＤＣパラメータ測定器、２４  パターン発生部、２５  ピンエレクトロニクス部、３０  テストボード、３５  アダプターソケット、４０  ソケット、４１  ＤＵＴ、５０  交換用ソケット、６０  ソケット掃除装置、２５１  ドライバ、２５２  コンパレータ、２５３  ＤＣパラメータテスト回路、２５４  導通チェッカー。
【図１】
2005300351.tif 000003
【図２】
2005300351.tif 000004
【図３】
2005300351.tif 000005
【図４】
2005300351.tif 000006