(57)【要約】  【課題】  強誘電体キャパシタとタングステン及びその密着層を含むコンタクトプラグとを有する半導体記憶装置において、強誘電体キャパシタの製造中の還元性ガスによる特性劣化を防止できるようにする。  【解決手段】  強誘電体キャパシタの上に該強誘電体キャパシタを覆う層間絶縁膜を形成した後、形成された層間絶縁膜に開口部を選択的に形成する。続いて、物理的蒸着法により、開口部の底面及び側面上に層間絶縁膜とプラグ形成部材との密着性を高める密着層を形成し、続いて、密着層が形成された開口部の上でＷＦ6 ガスにＳｉＨ4 ガスを反応させ、開口部における密着層の上にプラグ形成部材であるタングステンを充填することにより、開口部に密着層及びタングステンからなるコンタクトプラグを形成する。このとき、原料ガスは開口部の上に反応性ガスと同時か又は反応性ガスよりも後に導入する。【選択図】      図２
2005353838.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に強誘電体からなる容量膜を有する強誘電体キャパシタを形成する工程（ａ）と、
前記強誘電体キャパシタの上に該強誘電体キャパシタを覆う層間絶縁膜を形成した後、形成された前記層間絶縁膜に開口部を選択的に形成する工程（ｂ）と、
物理的蒸着法により、前記開口部の底面及び側面上に、前記層間絶縁膜に対するプラグ形成部材の密着性を高める密着層を形成する工程（ｃ）と、
前記密着層が形成された前記開口部の上でタングステン化合物を含む原料ガスに水素化シリコンを含む反応性ガスを反応させて、前記開口部における前記密着層の上に前記プラグ形成部材であるタングステンを充填することにより、前記開口部の内部に前記密着層及び前記タングステンからなるコンタクトプラグを形成する工程（ｄ）とを備え、
前記工程（ｄ）において、前記原料ガスは、前記開口部の上に前記反応性ガスと同時か又は前記反応性ガスよりも後に導入することを特徴とする半導体記憶装置の製造方法。
【請求項２】
前記工程（ｄ）において、前記原料ガスは、前記反応性ガスに対する流量の比の値が徐々に大きくなるように導入することを特徴とする請求項１に記載の半導体記憶装置の製造方法。
【請求項３】
前記工程（ｄ）において、前記反応性ガスに加え、還元性ガスを前記反応性ガス及び原料ガスの総流量に対して６０％以上且つ７５％以下の流量で導入することを特徴とする請求項１に記載の半導体記憶装置の製造方法。
【請求項４】
前記工程（ｃ）において、前記物理的蒸着法には、指向性が高い物理的蒸着法を用いることを特徴とする請求項１に記載の半導体記憶装置の製造方法。
【請求項５】
半導体基板の上に強誘電体からなる容量膜を有する強誘電体キャパシタを形成する工程（ａ）と、
前記強誘電体キャパシタの上に該強誘電体キャパシタを覆う層間絶縁膜を形成した後、形成された前記層間絶縁膜に開口部を選択的に形成する工程（ｂ）と、
前記開口部の底面及び側面上に、前記層間絶縁膜に対するプラグ形成部材の密着性を高める密着層を形成する工程（ｃ）と、
前記密着層が形成された前記開口部の上でタングステン化合物を含む原料ガスに水素化シリコンを含む反応性ガス及び還元性ガスを反応させて、前記開口部における前記密着層の上に前記プラグ形成部材であるタングステンを充填することにより、前記開口部の内部に前記密着層及び前記タングステンからなるコンタクトプラグを形成する工程（ｄ）とを備え、
前記工程（ｄ）において、前記還元性ガスの流量は、前記反応性ガス及び原料ガスの総流量に対して６０％以上且つ７５％以下に設定することを特徴とする半導体記憶装置の製造方法。
【請求項６】
前記還元性ガスは水素ガスであることを特徴とする請求項３又は５に記載の半導体記憶装置の製造方法。
【請求項７】
前記工程（ｃ）において、前記密着層はチッ化チタンとチタンとを積層して形成することを特徴とする請求項１又は５に記載の半導体記憶装置の製造方法。
【請求項８】
前記工程（ａ）と前記工程（ｂ）との間に、前記強誘電体キャパシタを覆う水素バリア膜を形成する工程（ｅ）をさらに備えていることを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量絶縁膜に強誘電体を用いた容量素子を有する半導体記憶装置の製造方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴い、大容量のデータを処理し且つ保存する傾向が推進される中で電子機器が一段と高機能化し、使用される半導体装置においてもそれを構成する半導体素子の微細化及び高集積化が急速に進んできている。それに伴ってダイナミックＲＡＭ（Dynamic Random Access Memory）装置の微細化及び高集積化を実現するために、従来の珪素酸化物又は珪素窒化物に代えて高誘電体を容量絶縁膜として用いる技術が広く研究され且つ開発されている。
【０００３】
一方、低電圧で高速な書き込み動作及び読み出し動作が可能な不揮発性ＲＡＭ装置の実用化を目指し、例えばジルコニウムチタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ）やタンタル酸ストロンチクムビスマス（ＳｒＢｉ2 Ｔａ2Ｏ9）等のヒステリシス特性を有する強誘電体材料を容量絶縁膜に用いた容量素子（キャパシタ）を有する強誘電体メモリ装置が開発されている。
【０００４】
強誘電体メモリ装置を実現する際に最も重要となる課題は、容量素子の電荷保持特性を劣化させることなく高集積化を可能とする構造及びその製造方法を開発することである。特に、強誘電体材料は酸素原子を持つ層状の金属酸化物であることから、容量素子を形成した後の工程において水素雰囲気で容易に還元されてしまい、強誘電体の特性例えば分極特性が劣化する。
【０００５】
例えば、通常、容量素子の形成後の工程であるアルミニウム配線の形成工程の後に、ＭＯＳトランジスタの特性を確保するために、水素を含む雰囲気でアニールを行なう。これに対し、従来の強誘電体メモリ装置の製造プロセスにおいては、容量素子を形成した後に、水素雰囲気又は還元性雰囲気を抑制するか又は水素バリア膜により容量素子を覆う等して、工程中の容量素子における強誘電体膜の特性劣化を防ぐ工夫をしている。
【０００６】
図１２は従来の強誘電体からなる容量膜を有する容量素子（以下、強誘電体キャパシタと呼ぶ。）の製造工程における特性劣化を防ぐ方法を断面構成により示している（例えば、特許文献１を参照。）。図１２に示すように、半導体基板１０１には、メモリセルトランジスタであって、上部にシリサイド層１０３を有するゲート電極１０２と高濃度不純物拡散層１０５とからなる複数のＭＯＳトランジスタが形成されている。
【０００７】
各ＭＯＳトランジスタは素子分離領域１０６によって電気的に分離されている。各ＭＯＳトランジスタのゲート電極１０２はワード線として用いられ、２つの高濃度不純物拡散層１０５の一方はポリシリコンからなるビット線１０７と接続されている。他方の高濃度不純物拡散層１０５は、半導体基板１０１の主面上にＭＯＳトランジスタ及びビット線１０７を覆うように形成された第１の層間絶縁膜１０８を貫通するコンタクトプラグ１０９を介して、強誘電体キャパシタ１００と接続されている。
【０００８】
強誘電体キャパシタ１００は、コンタクトプラグ１０９と接続された下部電極１１０とその上に形成された強誘電体薄膜１１２とその上に形成された上部電極１１３とからなり、下部電極１１０の下側には第１の水素バリア膜１１１が形成されている。
【０００９】
強誘電体キャパシタ１００は、第２の水素バリア膜１１４及び第２の層間絶縁膜１１５により覆われている。
【００１０】
強誘電体キャパシタ１００の上部電極１１３は、セルプレート線と接続される。上部電極１１３とセルプレート線とは、上部電極１１３から半導体基板１０１に設けた他の高濃度不純物拡散層１１６と電気的な接続手段（図示せず）を形成し、第１の層間絶縁膜１０８及び第２の層間絶縁膜１１５を貫通するタングステンプラグ１１９を介して第２の層間絶縁膜１１５上のアルミニウム配線（セルプレート）１２０と接続される。
【００１１】
タングステンプラグ１１９は、第１の層間絶縁膜１０８及び第２の層間絶縁膜１１５を貫通するコンタクトホール１１５ａの内部に密着層１１８を介在させて形成される。
【特許文献１】特開平１１―６８０４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、前記従来の半導体記憶装置の製造方法は、以下のような問題がある。すなわち、デバイスの設計寸法の微細化に伴い、コンタクトホール１１５ａのアスペクト比（＝深さ／開口径）の値は大きくなる傾向にある。このため、コンタクトホール１１５ａにプラグ金属を埋め込むには、スパッタ法によるアルミニウムの埋め込みが困難であるため、タングステン等の導電膜をＭＣＶＤ（Modified Chemical Vapor Deposition）法等により埋め込む手法が広く用いられている。
【００１３】
このタングステン膜の堆積は、フッ化タングステン（ＷＦ6 ）ガスとモノシラン（ＳｉＨ4 ）ガスとの反応（２ＷＦ6 ＋３ＳｉＨ4 →２Ｗ＋３ＳｉＦ4 ＋６Ｈ2 ）による第１ステップ（核形成ステップ）と、フッ化タングステン（ＷＦ6 ）ガスと水素（Ｈ2 ）ガスとの反応（ＷＦ6 ＋３Ｈ2 →Ｗ＋６ＨＦ）による第２ステップ（via fillステップ）とからなり、非常に強い還元性雰囲気で堆積される。このように、堆積されるタングステン膜は、第１ステップと第２ステップとによる２種類の膜で構成される。
【００１４】
さらに、タングステン膜をコンタクトホール１１５ａに確実に埋め込むことが必要である。コンタクトホール１１５ａにタングステン膜を確実に埋め込むには、コンタクトホール１１５ａの底面上及び壁面上に形成する密着層１１８を、底面上においてはその厚さを十分に確保しながら、第２の層間絶縁膜１１５上においては薄膜化を実現し、これにより、密着層１１８におけるコンタクトホール１１５ａの上端部分がオーバーハング状となって、コンタクトホール１１５ａの開口径が小さくなる現象を防止する方法が検討されている。
【００１５】
そこで、アスペクト比が大きいコンタクトホール１１５ａに形成する密着層１１８として下層にチタン（Ｔｉ）及びしに上層に窒化チタン（ＴｉＮ）からなる積層膜を用いた場合に、従来からのスパッタ法のみによる堆積は困難であるため、指向性が高い物理蒸着法（例えば、イオン化スパッタ法、コリメーションスパッタ法又は遠距離スパッタ法）や、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition）法により段差被覆性を改善する。その際、ＭＯＣＶＤ法により形成された窒化チタンの堆積は、チタンを含む有機金属として、テトラキスジメチルアミノチタニウム（Tetrakis-dimethyl-amino-titanium、以下、ＴＤＭＡＴと称す。）を用いて堆積される。しかしながら、ＴＤＭＡＴの分解生成物は窒化炭化チタン（ＴｉＣＮ）といったチタン化合物であり、膜中に残留するカーボン（Ｃ）を除去するには、堆積した窒化チタンに水素プラズマを照射する必要があり、製造工程中に多くの水素ガスを用いる。
【００１６】
このため、従来の製造方法では、強誘電体キャパシタを水素バリア膜で覆うことにより容量絶縁膜に侵入する水素を防ぐ工夫はなされているものの、水素分子は極めて小さく、水素の侵入を完全に防止できるバリア膜の実現は材料面でも構造面でも非常に困難である。従って、前記従来の半導体記憶装置の製造方法は、水素バリア膜の膜厚を厚くする等の工夫はなされているものの、高集積化を図る上では課題も多い。すなわち、水素の拡散による強誘電体膜の還元に伴う特性劣化が生じない半導体記憶装置は従来の製造方法では実現が困難であるという問題がある。
【００１７】
本発明は、前記従来の問題に鑑み、強誘電体キャパシタとタングステン及びその密着層を含むコンタクトプラグとを有する半導体記憶装置において、強誘電体キャパシタの製造中の還元性ガスによる特性劣化を防止できるようにすることを目的とする。
【課題を解決するための手段】
【００１８】
前記の目的を達成するため、本発明は、半導体記憶装置の製造方法を、タングステン及びその密着層を含むコンタクトプラグにおける密着層を形成する際には還元性雰囲気が不要となる物理的蒸着法を用い、且つタングステンを充填する際にはタングステンを含む原料ガスをその反応性ガスと同時か該反応性ガスよりも後に導入する構成とする。また、タングステンを含む原料ガスとその反応性ガスに添加する還元性ガスの流量を、反応性ガス及び原料ガスの総流量よりも少なくする構成とする。
【００１９】
具体的に、本発明に係る第１の半導体記憶装置の製造方法は、半導体基板の上に強誘電体からなる容量膜を有する強誘電体キャパシタを形成する工程（ａ）と、強誘電体キャパシタの上に該強誘電体キャパシタを覆う層間絶縁膜を形成した後、形成された層間絶縁膜に開口部を選択的に形成する工程（ｂ）と、物理的蒸着法により、開口部の底面及び側面上に、層間絶縁膜に対するプラグ形成部材の密着性を高める密着層を形成する工程（ｃ）と、密着層が形成された開口部の上でタングステン化合物を含む原料ガスに水素化シリコンを含む反応性ガスを反応させて、開口部における密着層の上にプラグ形成部材であるタングステンを充填することにより、開口部の内部に密着層及びタングステンからなるコンタクトプラグを形成する工程（ｄ）とを備え、工程（ｄ）において、原料ガスは、開口部の上に反応性ガスと同時か又は反応性ガスよりも後に導入することを特徴とする。
【００２０】
第１の半導体記憶装置の製造方法によると、半導体基板上の層間絶縁膜に形成された開口部（コンタクトホール）に設ける密着層をスパッタ法等の物理的蒸着法により形成するため、密着層を従来のようにＣＶＤ法等の化学的堆積法により形成する場合に必要な、密着層中に生じる残留カーボン（Ｃ）を還元して除去する工程が不要となる。従って、コンタクトプラグを構成する密着層の形成に水素雰囲気を用いなくて済むので、強誘電体キャパシタを含む半導体記憶装置の製造中の水素を低減することができる。その上、密着層を形成した後に、形成された密着層の上にタングステンを充填する工程において、タングステン化合物を含む原料ガスは、開口部の上に反応性ガスと同時か又は反応性ガスよりも後に導入するため、先に形成された密着層がチッ化チタンとチタンとの積層膜である場合には、タングステン化合物を含む原料ガス、例えばフッ化タングステンと密着層を構成するチタンとの異常反応を防止することができる。また、コンタクトプラグの下端部がシリコンからなる半導体基板に形成された不純物拡散層と接続される場合には、フッ化タングステンとシリコンとの異常反応を防止できるため、開口部の開口寸法を微細化しても、開口部にはタングステンが良好に埋め込まれるので、コンタクトプラグの電気的特性が良好となる。
【００２１】
第１の半導体記憶装置の製造方法は、工程（ｄ）において、原料ガスを反応性ガスに対する流量の比の値が徐々に大きくなるように導入することが好ましい。このようにすると、タングステン化合物を含む原料ガスと下地層である密着層との異常反応をより一層抑制できるため、タングステン化合物を含む原料ガスによる密着層又はコンタクトプラグの下側の導電層（シリコン基板）に対するダメージを低減することができる。さらに、タングステンの段差被覆性を改善できるため、タングステンの埋め込み形状を良好にできる。
【００２２】
また、第１の半導体記憶装置の製造方法は、工程（ｄ）において、反応性ガスに加え、還元性ガスを反応性ガス及び原料ガスの総流量に対して６０％以上且つ７５％以下の流量で導入することが好ましい。このように、コンタクトプラグの形成工程において、水素化シリコンを含む反応性ガスに加える還元性ガス、例えば水素ガスの必要となるだけの流量に最適化すると、還元性ガスの使用量を低減できるため、強誘電体キャパシタにおける電気的特性の劣化をより確実に防止することができる。
【００２３】
また、第１の半導体記憶装置の製造方法は、工程（ｃ）において、物理的蒸着法には、指向性が高い物理的蒸着法を用いることが好ましい。このようにすると、蒸着される密着層を、開口部の底面上においては十分な厚さに形成できる共に、開口部が形成された層間絶縁膜上においてはその堆積される厚さを薄くできるため、層間絶縁膜に形成された開口部の上端部における密着層の形状がオーバーハング状となることを防止できるので、開口径が小さくなることがない。また、開口部に充填されたタングステンの応力を引っ張り応力から収縮応力へと変更させることができるため、タングステンからなるコンタクトプラグの上に形成される配線層に与える引っ張り応力が低減するので、該配線層の信頼性を向上することができる。
【００２４】
本発明に係る第２の半導体記憶装置の製造方法は、半導体基板の上に強誘電体からなる容量膜を有する強誘電体キャパシタを形成する工程（ａ）と、強誘電体キャパシタの上に該強誘電体キャパシタを覆う層間絶縁膜を形成した後、形成された層間絶縁膜に開口部を選択的に形成する工程（ｂ）と、開口部の底面及び側面上に、層間絶縁膜に対するプラグ形成部材の密着性を高める密着層を形成する工程（ｃ）と、密着層が形成された開口部の上でタングステン化合物を含む原料ガスに水素化シリコンを含む反応性ガス及び還元性ガスを反応させて、開口部における密着層の上にプラグ形成部材であるタングステンを充填することにより、開口部の内部に密着層及びタングステンからなるコンタクトプラグを形成する工程（ｄ）とを備え、工程（ｄ）において、還元性ガスの流量は、反応性ガス及び原料ガスの総流量に対して６０％以上且つ７５％以下に設定することを特徴とする。
【００２５】
第２の半導体記憶装置の製造方法によると、半導体基板上の層間絶縁膜に形成された開口部の底面上及び側面上に密着層を形成した後、タングステン化合物を含む原料ガスに水素化シリコンを含む反応性ガス及び還元性ガスを反応させて、開口部における密着層の上にタングステンを充填する。このタングステンの充填工程において、還元性ガス例えば水素ガスの必要な流量を、反応性ガス及び原料ガスの総流量に対して６０％以上且つ７５％以下の必要量に最適化して設定するため、還元性ガスの使用量を低減することができるので、強誘電体キャパシタにおける電気的特性の劣化を防止することができる。
【００２６】
第１又は第２の半導体記憶装置の製造方法において、還元性ガスは水素ガスであることが好ましい。
【００２７】
また、第１又は第２の半導体記憶装置の製造方法は、工程（ｃ）において、密着層はチッ化チタンとチタンとを積層して形成することが好ましい。このようにすると、層間絶縁膜に形成された開口部にタングステンを密着性良く充填することができる。
【００２８】
また、第１又は第２の半導体記憶装置の製造方法は、工程（ａ）と工程（ｂ）との間に、強誘電体キャパシタを覆う水素バリア膜を形成する工程（ｅ）をさらに備えていることが好ましい。このようにすると、強誘電体キャパシタを含む半導体記憶装置の製造中において、還元性ガス例えば水素ガスの強誘電体キャパシタへの拡散を防止できるため、強誘電体キャパシタの電気的特性の劣化をより一層防止することができる。
【発明の効果】
【００２９】
本発明に係る第１の半導体記憶装置の製造方法によると、層間絶縁膜に設けるタングステン及びその密着層からなるコンタクトプラグを形成する際には密着層の形成時には還元性雰囲気を用いず、且つタングステンを開口部に充填する際には原料ガスを反応性ガスと同時か又は該反応性ガスよりも後に導入する。このため、密着層の形成時における強誘電体キャパシタの還元性ガスによる特性劣化を防止することができる。また、密着層とタングステン化合物を含む原料ガスとの異常反応等を防止できるため、微細なコンタクトホールであっても、良好なコンタクト特性を得ることができる。
【００３０】
本発明に係る第２の半導体記憶装置の製造方法によると、タングステンの充填工程において、還元性ガスの必要な流量を必要なだけの最適値に設定して還元性ガスの使用量を低減するため、強誘電体キャパシタにおける還元性ガスによる電気的特性の劣化を防止することができる。
【発明を実施するための最良の形態】
【００３１】
（第１の実施形態）
本発明の第１の実施形態に係る半導体記憶装置の製造方法について図面を参照しながら説明する。
【００３２】
図１（ａ）〜図１（ｃ）、図２（ａ）及び図２（ｂ）は本発明の第１の実施形態に係る半導体記憶装置の製造方法の工程順の断面構成を示している。
【００３３】
まず、図１（ａ）に示すように、例えばシリコン（Ｓｉ）からなる半導体基板１０の上に、素子分離領域１１を形成し、その後、上部にシリサイド層１２ａを有し、両側部にサイドウォール１４を有するゲート電極１２と、半導体基板１０におけるゲート電極１２の両側方の領域に高濃度不純物拡散層１３をそれぞれ形成してセルトランジスタを形成する。続いて、半導体基板１０におけるセルトランジスタと離れた領域に、セルプレート用電極である高濃度不純物拡散領域３０を形成する。その後、化学的気相堆積（ＣＶＤ）法により、半導体基板１０の上にセルトランジスタ及び素子分離領域１１を含む全面にわたって、リン（Ｐ）及びボロン（Ｂ）を添加した酸化シリコン、すなわちＯ3-ＢＰＳＧからなる第１の層間絶縁膜１５を５００ｎｍ〜１０００ｎｍの膜厚に形成する。続いて、ＣＶＤ法により、第１の層間絶縁膜１５の上のセルトランジスタの上側部分に、窒化シリコン（ＳｉＮ）からなり膜厚が３０ｎｍ〜２００ｎｍの第１の水素バリア膜１６を形成する。続いて、第１の層間絶縁膜１５及び第１の水素バリア膜１６を貫通して、２つの高濃度不純物拡散層１３のうちの一方と接続されるタングステンからなるコンタクトプラグ１７を形成する。
【００３４】
次に、スパッタ法により、第１の水素バリア膜１６上のコンタクトプラグ１７を含む領域に、白金（Ｐｔ）を主成分とする下部電極１８を形成し、続いて、下部電極１８の上に、ＭＯＣＶＤ法等により、強誘電体からなる容量絶縁膜１９を堆積し、その後、容量絶縁膜１９の上に、スパッタ法により、厚さが１０ｎｍ〜５０ｎｍの白金（Ｐｔ）からなる上部電極２０を成膜する。その後、図１（ｂ）に示すように、図示しないマスクパターンを用いて、下部電極１８、容量絶縁膜１９及び上部電極２０に対してコンタクトプラグ１７を含む領域でパターニングして、下部電極１８、容量絶縁膜１９及び上部電極２０からなる強誘電体キャパシタ２１を形成する。ここでは、下部電極１８と容量絶縁膜１９とを同時にすなわち同一のマスクパターンによりエッチングしているが、別々に行なってもよい。また、上部電極２０をその平面積でキャパシタの容量を規定する容量規定口としているが、これに代えて、下部電極１８を容量規定口としてもよい。
【００３５】
強誘電体キャパシタ２１の構成は、下部電極１８にあっては、上から順に、白金（Ｐｔ）、二酸化イリジウム（ＩｒＯ2 ）及びイリジウム（Ｉｒ）からなる積層体とする。ここで、下部の２層を構成するＩｒＯ2 及びＩｒは、強誘電体からなる容量絶縁膜１９を結晶化する際に不可欠な酸素雰囲気下で温度が６００℃〜８００℃の比較的に高温のアニール処理時に、コンタクトプラグ１７に酸素が到達して該コンタクトプラグ１７のコンタクト抵抗が上昇することを防止する酸素バリア膜である。下部電極１８を構成するＰｔ、ＩｒＯ2 及びＩｒの厚さはいずれも１０ｎｍ〜５０ｎｍである。また、容量絶縁膜１９を構成する強誘電体には、例えば、膜厚が１２．５ｎｍ〜１００ｎｍのタンタルニオブ酸ストロンチウムビスマス（ＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9 ）（但し、ｘは０≦ｘ≦１である。）を用いる。
【００３６】
次に、図１（ｃ）に示すように、スパッタ法により、第１の水素バリア膜１６の上に強誘電体キャパシタ２１を含むように、酸化チタンアルミニウム（ＴｉＡｌＯ）からなる第２の水素バリア膜２２を形成し、その後、図示しないマスクパターンを用いて、強誘電体キャパシタ２１を覆うように第２の水素バリア膜２２をパターニングする。なお、第１の水素バリア膜１６に対するパターニングは、第２の水素バリア膜２２に対するパターニングと同時でもよく、また、第２の水素バリア膜２２よりも先に行なってもよい。
【００３７】
次に、図２（ａ）に示すように、ＣＶＤ法により、第１の層間絶縁膜１５の上に強誘電体キャパシタ２１及び第２の水素バリア膜２２を含む全面にわたって、膜厚が１８００ｎｍ〜２５００ｎｍのＯ3-ＢＰＳＧからなる第２の層間絶縁膜２３を形成し、形成した第２の層間絶縁膜２３に対してその表面を化学機械研磨（Chemical Mechanical Polishing:ＣＭＰ）法等により平坦化する。続いて、第１の層間絶縁膜１５及び第２の層間絶縁膜２３に対して、半導体基板１０に形成された高濃度不純物拡散領域３０を露出する開口部であるコンタクトホール２３ａを選択的に形成する。その後、物理的蒸着法である例えばスパッタ法により、第２の層間絶縁膜２３の上にコンタクトホール２３ａの底面上及び側面上を含む全面にわたって、例えば、厚さが５ｎｍ〜５０ｎｍの窒化チタン（ＴｉＮ）からなる上部層及び厚さが８ｎｍ〜３０ｎｍのチタン（Ｔｉ）からなる下部層により構成される密着層２４を形成する。
【００３８】
ここで、密着層２４は、この後にＣＶＤ法により堆積されるタングステンからなるプラグ形成部材の下地膜として必要であり、堆積されるプラグ形成部材とシリコンからなる半導体基板１０又は第１の層間絶縁膜１５及び第２の層間絶縁膜２３との密着性を向上させると共に、ＣＶＤ法によるプラグ形成部材の堆積時に用いられるタングステン化合物を含む原料ガス、例えば六フッ化タングステン（ＷＦ6 ）ガスと半導体基板１０を構成するシリコンとの反応を抑制するバリアメタルとして重要な役割を果たす。
【００３９】
次に、図２（ｂ）に示すように、ＣＶＤ法により、タングステンの原料であるＷＦ6 ガスと、水素化シリコンを含む反応性ガスであるモノシラン（ＳｉＨ4 ）ガス及び水素（Ｈ2 ）ガスとを用いて、コンタクトホール２３ａにおける密着層２４の上に、タングステンからなるプラグ形成部材が充填されるように堆積する。その後、第２の層間絶縁膜２３の上に堆積された密着層２４及びプラグ形成部材をＣＭＰ法等により除去することにより、コンタクトホール２３ａの内部に、プラグ形成部材であるタングステンプラグ２５とその密着層２４とからなるコンタクトプラグ２６を形成する。その後、第２の層間絶縁膜２３の上にコンタクトプラグ２６と接するように、スパッタ法等によりアルミニウムからなる配線２７を形成しパターニングする。
【００４０】
なお、第１の実施形態においては、ＣＶＤ法により、密着層２４の上にタングステンプラグ２５を堆積する際に、ＷＦ6 ガスとＳｉＨ4 ガスとは同時に反応室内に導入する。また、還元性ガスであるＨ2 ガスのＷＦ6 ガス及びＳｉＨ4 ガスの総流量に対する流量比の値は百分率で９３％〜９８％に設定している。
【００４１】
第１の実施形態に係る半導体記憶装置の製造方法によると、窒化チタン（ＴｉＮ）及びチタン（Ｔｉ）の積層体からなる密着層２４は、物理的蒸着法であるスパッタ法により形成するため、従来のようにＭＯＣＶＤ法により形成される場合と異なり、堆積後に密着層２４中の残留カーボン（Ｃ）を除去するための水素（Ｈ2 ）プラズマの照射が不要となる。その結果、密着層２４の形成工程において、該密着層２４を水素雰囲気にさらす必要がなくなるため、強誘電体キャパシタ２１に到達する水素の量を低減できるので、強誘電体キャパシタ２１を構成する強誘電体からなる容量絶縁膜１９が水素により還元されてその分極特性が劣化することを防止できる。
【００４２】
図３（ａ）及び図３（ｂ）に本発明の第１の実施形態に係る半導体記憶装置におけるタングステンを含むコンタクトプラグのコンタクト抵抗と強誘電体キャパシタの分極量とをそれぞれ従来例と比較して示す。
【００４３】
図３（ａ）及び図３（ｂ）において、従来例に係るＴｉＮ及びＴｉの積層体からなる密着層は、ＭＯＣＶＤ法により形成された後に水素プラズマが照射されている。また、タングステンプラグの堆積時におけるＨ2 ガスのＷＦ6 ガス及びＳｉＨ4 ガスの総流量に対する比の値は百分率で９３％〜９８％である。
【００４４】
図３（ａ）に示すように、コンタクト抵抗は、従来例においては２２Ω〜３２Ωの範囲でばらついている。一方、第１の実施形態においては、コンタクト抵抗は２５Ωの近傍に集中しており、従来例と比較して、コンタクト抵抗のばらつきが非常に小さくなっていることが分かる。このように、第１の実施形態に係るコンタクトプラグはそのコンタクト抵抗が従来例と比較して大きくなっておらず、この結果は、密着層２４を物理的蒸着法（スパッタ法）で形成しても、密着層２４のコンタクトホール２３ａの内部における被覆性に問題が生じないことを示している。
【００４５】
また、第１の実施形態に係るコンタクトプラグ２６は、コンタクト抵抗のばらつきが小さくなっており、この結果は、ＭＯＣＶＤ法で堆積した場合に必須である水素プラズマの照射による密着層２４の脆弱化が生じていないことを表わしている。
【００４６】
次に、図３（ｂ）に示すように、強誘電体キャパシタの分極量は、第１の実施形態においては、約１４μＣ／ｃｍ2 であるのに対し、従来例に係る強誘電体キャパシタの分極量は約９μＣ／ｃｍ2 〜１１μＣ／ｃｍ2 である。この結果は、第１の実施形態では、密着層２４の形成工程において還元性の水素ガスを用いていないことにより、強誘電体キャパシタ２１における水素による特性の劣化が防止されたことを示している。
【００４７】
なお、第１の実施形態においては、密着層２４を物理的蒸着法であるスパッタ法により形成しているが、密着層２４を指向性を有する物理的蒸着法、例えば、イオン化スパッタ法、コリメーションスパッタ法又は遠距離スパッタ法によって形成することがさらに望ましい。なぜなら、コンタクトホール２３ａのアスペクト比（＝深さ／開口径）の値が大きい場合に、コンタクトホール２３ａの底部に十分な膜厚である１０ｎｍ程度の密着層２４を形成しようとすると、ＭＯＣＶＤ法を用いた従来例では、第２の層間絶縁膜２３の上面に対しても厚さが１００ｎｍ〜２００ｎｍ程度の密着層２４が形成されることになる。このため、図４のコンタクトホール２３ａの拡大図に示すように、密着層２４におけるコンタクトホール２３ａの上端部がオーバーハング状となって、コンタクトホール２３ａの上端部の開口径が小さくなり、場合によっては、コンタクトホール２３ａの上端部が密着層２４によってふさがれてしまう事態をも生じる。さらに、密着層２４における第２の層間絶縁膜２３上に堆積された不要部分をＣＭＰ法等により除去する際に、この不要部分の除去工程に要する時間が長くなり、スループットが悪化するという問題も生じる。
【００４８】
従って、密着層２４の厚さは、ＣＶＤ法によりタングステンからなるプラグ形成部材を堆積する際に、ＷＦ6 ガスによる半導体基板１０への侵食が発生しない程度に、できる限り薄いほうが好ましい。従って、密着層２４を前述した指向性を有するイオン化スパッタ法、コリメーションスパッタ法又は遠距離スパッタ法等の物理的蒸着法によって形成することにより、密着層２４におけるコンタクトホール２３ａの底部部分の厚さを十分な膜厚とし、且つ第２の層間絶縁膜２３上部分の厚さを例えば２０ｎｍ程度に薄膜化することが望ましい。なお、密着層２４における十分な膜厚とは、例えば、ＴｉＮからなる上部層の厚さは１０ｎｍ〜１５ｎｍ程度であり、Ｔｉからなる下部層の厚さは２５ｎｍ〜４０ｎｍ程度である。
【００４９】
（第１の実施形態の第１変形例）
以下、本発明の第１の実施形態の第１変形例に係る半導体記憶装置の製造方法について図面を参照しながら説明する。第１の実施形態との相違点は、図２（ｂ）に示すコンタクトプラグ２６の形成工程において、タングステンからなるプラグ形成部材を密着層２４が形成されたコンタクトホール２３ａに充填する際に、タングステンの原料ガスであるＷＦ6 ガスを水素化シリコン系の反応性ガスであるＳｉＨ4 ガスよりも後に反応室すなわちコンタクトホール２３ａの上に導入する点である。具体的には、ＷＦ6 ガスをＳｉＨ4 ガスと比べて１秒〜５秒程度遅れて反応室に導入する。
【００５０】
このように、コンタクトホール２３ａの内部にタングステンプラグ２５を形成する際に、ＷＦ6 ガスをその反応性ガスであるＳｉＨ4 ガスよりも遅れて反応室に導入することにより、コンタクトホール２３ａの開口部付近において生じやすいＷＦ6 ガスと密着層２４に含まれるチタン（Ｔｉ）との異常反応、又はコンタクトホール２３ａの底部において生じやすいＷＦ6 ガスとシリコンからなる半導体基板１０との異常反応（例えば、２ＷＦ6 ＋３Ｓｉ→２Ｗ＋３ＳｉＦ4 ）等を防止することができるため、コンタクトプラグ２６のコンタクト特性を良好にすることができる。
【００５１】
ここで、第１変形例に係るコンタクトプラグと第１の実施形態に係るコンタクトプラグとのコンタクト抵抗を比較すると、コンタクト抵抗における面内ばらつき｛１００％×（面内最大値−面内最小値）／（２×面内平均値）｝の値（百分率）は、第１の実施形態では５％であったが、本変形例では３％に低減している。これは、タングステンの原料ガスであるＷＦ6 ガスと密着層２４に含まれるＴｉとの異常反応、又はＷＦ6 ガスと半導体基板１０との異常反応が防止されたことによる。
【００５２】
図５は第１変形例に係る半導体記憶装置における強誘電体キャパシタの分極量を従来例と比較して示している。ここで、従来例は図３（ｂ）で示した従来例と同一である。図５に示すように、本変形例に係る強誘電体キャパシタの分極量は約１２μＣ／ｃｍ2 であるのに対し、従来例に係る強誘電体キャパシタの分極量は約９μＣ／ｃｍ2 〜１１μＣ／ｃｍ2 である。これは、第１の実施形態と同様に、本変形例においては、密着層２４の形成に還元性ガスである水素を使用しないことにより、強誘電体キャパシタ２１に水素による特性の劣化を防止できることを示している。
【００５３】
（第１の実施形態の第２変形例）
以下、本発明の第１の実施形態の第２変形例に係る半導体記憶装置の製造方法について図面を参照しながら説明する。第１の実施形態との相違点は、図２（ｂ）に示すコンタクトプラグ２６の形成工程において、タングステンからなるプラグ形成部材を、密着層２４が形成されたコンタクトホール２３ａに充填する際に、タングステンの原料ガスであるＷＦ6 ガスの、水素化シリコン系の反応性ガスであるＳｉＨ4 ガスに対する流量比の値を徐々に大きくするように反応室すなわちコンタクトホール２３ａの上に導入する点である。
【００５４】
具体的には、タングステンからなるプラグ形成部材を堆積する際に、その堆積工程を２つ以上の複数のステップに分割している。分割した複数のステップは、後のステップに進むにつれて、ＷＦ6 ガスのＳｉＨ4 ガスに対する流量比、すなわちＷＦ6 ／ＳｉＨ4 の比の値が大きくなるようにＷＦ6 ガスを導入する。例えば、プラグ形成部材の堆積工程を２つのステップに分割した場合には、第１ステップにおいてＷＦ6 ガス及びＳｉＨ4 ガスを共に１０ｓｃｃｍとし、第２ステップにおいてＷＦ6 ガスを３０ｓｃｃｍとし且つＳｉＨ4 を１０ｓｃｃｍのようにする。このように、ＷＦ6 ／ＳｉＨ4 の比の値を第１ステップで１とし、第２ステップでは３と大きくすることによって、シリコンからなる半導体基板１０とＷＦ6 ガスとの異常反応を抑制しつつ、コンタクトホール２３ａの内部におけるタングステンプラグ２５の段差被覆性を向上できることから、優れたタングステンプラグ２５を実現できる。なお、１ｓｃｃｍとは１ｍｌ／ｍｉｎ（標準状態：０℃、１ａｔｍ）である。
【００５５】
図６は第２変形例に係る半導体記憶装置におけるタングステンプラグの段差被覆率を評価した結果を従来例と比較して示している。ここで、比較の対象とした従来例は、タングステンからなるプラグ形成部材を成長する際に、ＷＦ6 ガスのＳｉＨ4 ガスに対する流量比の値を変化させない構成である。なお、評価用基板として、マスク径が０．２４μｍで深さが１．４μｍのコンタクトホール２３ａを形成し、形成したコンタクトホール２３ａの内部にタングステンプラグ２５の堆積（充填）を行なった。ここで、図６におけるカバレイジ率とは、密着層２４における、コンタクトホール２３ａの底面上の厚さの層間絶縁膜１５、２３上の厚さに対する比の値の百分率であり、すなわち、密着層２４におけるコンタクトホール２３ａの底面上の厚さをｔ２とし、第１及び第２の層間絶縁膜１５、２３上の厚さをｔ１とした場合のｔ２／ｔ１×１００％で表わされる。
【００５６】
図６に示すように、第２変形例は密着層２４のカバレイジ率が３３％であり、これに対し、タングステンの原料ガスであるＷＦ6 ガスの流量をＳｉＨ4 ガスの流量に対して変化させない従来例の場合は、密着層のカバレイジ率は１９％と小さいことが分かる。すなわち、第２変形例によると、密着層２４のカバレイジ率が向上するため、コンタクトホール２３ａに埋め込まれるタングステンプラグ２５の埋め込み特性が良好となる。
【００５７】
（第１の実施形態の第３変形例）
以下、本発明の第１の実施形態の第３変形例に係る半導体記憶装置の製造方法について図面を参照しながら説明する。第１の実施形態との相違点は、図２（ａ）に示す密着層２４の形成工程において、密着層２４を指向性を持つスパッタ法により形成する点である。
【００５８】
密着層２４をチタンと窒化チタンとの積層膜により形成した場合は、ＣＶＤ法によりタングステンプラグ２５を堆積した後のタングステンプラグ２５の応力は、１×１０4（μＮ／ｃｍ2 ）の引っ張り応力である。
【００５９】
これに対し、第３変形例は、密着層２４に指向性が高いスパッタ法によるタングステンを用い、このタングステンからなる密着層２４の上にタングステンプラグ２５を堆積する。このようにタングステンからなる密着層２４の上に堆積されたタングステンプラグ２５の応力は収縮方向に変化する。その結果、タングステンプラグ２５が配線層２７に与える引っ張り応力が低減されるので、ストレスマイグレーション耐性が改善される。ここで、配線層２７の構成は、上層から、厚さが３０ｎｍの窒化チタン（ＴｉＮ）、厚さが４２５ｎｍで銅（Ｃｕ）を０．５ｗｔ％含むアルミニウム（Ａｌ）、厚さが３０ｎｍの窒化チタン（ＴｉＮ）及び厚さが１０ｎｍのチタン（Ｔｉ）としている。
【００６０】
図７は第３変形例に係る半導体記憶装置におけるタングステンプラグのストレスマイグレーション耐性を評価した結果を比較例と共に示している。ここで用いた比較例は、密着層２４として、ＭＯＣＶＤ法により形成された窒化チタン（ＴｉＮ）及びチタン（Ｔｉ）の積層膜を用い、さらに、タングステンプラグ２５を充填する際には、Ｈ2 ガスのＷＦ6 ガスとＳｉＨ4 ガスの総流量に対する流量比の値を百分率で６０％〜７５％としている。この比較例は、後述する第２の実施形態に相当する。評価用基板として、マスク径が０．２４μｍで深さが１．４μｍのコンタクトホール２３ａを形成し、形成したコンタクトホール２３ａの内部にタングステンプラグ２５の堆積（充填）を行なった。
【００６１】
図７に示すように、第３変形例に係る指向性が高いスパッタ法によるタングステンからなる密着層２４のストレスマイグレーション耐性は１００％である。これに対し、密着層２４がＭＯＣＶＤ法により形成された窒化チタンとチタンとの積層膜を用いる比較例は、ストレスマイグレーション耐性が６０％に過ぎない。
【００６２】
従って、第３変形例によると、タングステンプラグ２５の密着層２４に、指向性が高い物理的蒸着法で堆積したタングステンを用いることにより、ＣＶＤ法により堆積されたタングステンプラグ２５の上に形成される配線層２７に与える引っ張り応力が低減されるので、配線層２７の信頼性を向上することができる。
【００６３】
（第１の実施形態の第４変形例）
以下、本発明の第１の実施形態の第４変形例に係る半導体記憶装置の製造方法について図面を参照しながら説明する。第１の実施形態との相違点は、図２（ｂ）に示すコンタクトプラグ２６の形成工程において、タングステンからなるプラグ形成部材を密着層２４が形成されたコンタクトホール２３ａに充填する際に、還元性ガスである水素（Ｈ2 ）ガスの流量を、タングステンの原料ガスであるＷＦ6 ガスと水素化シリコン系の反応性ガスであるＳｉＨ4 ガスとの総流量に対して６０％〜７５％とする点である。
【００６４】
一般に、配線層２７を構成するアルミニウム（Ａｌ）又はアルミニウム（Ａｌ）に銅（Ｃｕ）等を含むアルミニウム合金は、アルミニウムの面方位の（１１１）面が多く存在する膜、すなわち（１１１）配向が強い膜の信頼性が高いことが知られている。しかしながら、本願発明者らは、従来から用いられているＭＯＣＶＤ法による窒化チタン（ＴｉＮ）はアモルファス層を多く含みその結晶性が悪いため、ＭＯＣＶＤ法による窒化チタン（ＴｉＮ）の上に形成したアルミニウムの配向性がスパッタ法による窒化チタン（ＴｉＮ）の上に形成したアルミニウムと比較して劣るという知見を得ている。
【００６５】
図８（ａ）はスパッタ法と従来例のＭＯＣＶＤ法とにより形成した窒化チタン（ＴｉＮ）膜上にそれぞれ成膜したアルミニウム結晶の配向性を評価した結果を示している。スパッタ法で形成した窒化チタン膜上のアルミニウムは、ＭＯＣＶＤ法で形成した窒化チタン膜上のアルミニウムと比較して、Ｘ線回折による（１１１）配向のピークの半値全幅が小さく、良好な配向性を有していることが分かる。
【００６６】
このように、密着層２４にＭＯＣＶＤ法による窒化チタンを用いた従来の場合は、窒化チタンの被覆特性は良好ではあるもののその結晶性が悪く、コンタクトプラグ２６と接続されて形成される配線層２７の主成分である金属（アルミニウム）の配向性が低下するため、信頼性に影響を及ぼす。
【００６７】
図８（ｂ）は第４変形例に係る半導体記憶装置における強誘電体キャパシタの分極量を従来例と比較して示している。ここで、従来例は図３（ｂ）で示した従来例と同一である。図８（ｂ）に示すように、第４変形例に係る強誘電体キャパシタの分極量は約１５μＣ／ｃｍ2 であるのに対し、従来例に係る強誘電体キャパシタの分極量は約９μＣ／ｃｍ2 〜１１μＣ／ｃｍ2 である。
【００６８】
この結果は、本変形例においては、密着層２４をＭＯＣＶＤ法ではなく物理的蒸着法により形成し、密着層２４の形成時に還元性の水素ガスを用いないことにより、強誘電体キャパシタ２１の水素による特性の劣化を防止できることを表わしている。
【００６９】
また、本変形例に係る強誘電体キャパシタの分極量の約１５μＣ／ｃｍ2 という値は、図３（ｂ）に示した第１の実施形態に係る強誘電体キャパシタの分極量の値の約１４μＣ／ｃｍ2 よりも大きい。これは、タングステンプラグ２５を形成する際に、還元性ガスである水素（Ｈ2 ）ガスの流量を、タングステンの原料ガスであるＷＦ6 ガスと水素化シリコン系の反応性ガスであるＳｉＨ4 ガスとの総流量に対して６０％〜７５％と、第１の実施形態と比べて小さくしていることにより、強誘電体キャパシタ２１の特性の劣化が防止されたことによる。
【００７０】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体記憶装置の製造方法について図面を参照しながら説明する。
【００７１】
図９（ａ）〜図９（ｃ）、図１０（ａ）及び図１０（ｂ）は本発明の第２の実施形態に係る半導体記憶装置の製造方法の工程順の断面構成を示している。図９及び１０において、図１及び図２に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００７２】
第２の実施形態においては、図１０（ａ）に示すように、窒化チタン（ＴｉＮ）を上部層としチタン（Ｔｉ）を下部層とする密着層２４ＡをＭＯＣＶＤ法により堆積し、その後、堆積された密着層２４Ａに対して、水素（Ｈ2 ）プラズマを照射することにより、密着層２４Ａ中に残留するカーボン（Ｃ）を除去する。ここで、水素プラズマの照射は、１回当たり３０秒間照射する工程を３回繰り返して行なう。
【００７３】
次に、図１０（ｂ）に示す工程においては、密着層２４Ａの上に、タングステンからなるプラグ形成部材を堆積する際に、還元性ガスである水素（Ｈ2 ）ガスの流量を、タングステンの原料ガスであるＷＦ6 ガスと水素化シリコン系の反応性ガスであるＳｉＨ4 ガスとの総流量に対して６０％〜７５％の範囲に設定している。
【００７４】
従って、第２の実施形態によると、コンタクトホール２３ａの底面上及び側面上にＭＯＣＶＤ法により密着層２４Ａを堆積し、その後、堆積された密着層２４Ａに対して水素プラズマを照射するものの、続くプラグ形成部材の堆積工程においては、ＣＶＤ法により、水素（Ｈ2 ）ガスの流量を、ＷＦ6 ガスとＳｉＨ4 ガスとの総流量に対して６０％〜７５％に規制して設定している。これにより、半導体記憶装置の製造時に使用する水素ガスの量を低減することができるため、強誘電体キャパシタ２１の水素による特性の劣化が防止される。
【００７５】
なお、水素ガスの流量をＷＦ6 ガスとＳｉＨ4 ガスとの総流量に対して６０％未満とした場合には、タングステンプラグ２５によるコンタクトホール２３ａの被覆性が劣化し、逆に、水素ガスを７５％を超える流量とした場合には、密着層２４Ａに脆弱化が生じる。
【００７６】
図１１（ａ）及び図１１（ｂ）に本発明の第２の実施形態に係る半導体記憶装置におけるタングステンを含むコンタクトプラグのコンタクト抵抗と強誘電体キャパシタの分極量とをそれぞれ従来例と比較して示す。従来例に係るＴｉＮ及びＴｉの積層体からなる密着層は、ＭＯＣＶＤ法により形成された後に水素プラズマが照射されている。また、タングステンプラグの堆積時におけるＨ2 ガスのＷＦ6 ガス及びＳｉＨ4 ガスの総流量に対する比の値は百分率で９３％〜９８％である。
【００７７】
図１１（ａ）に示すように、コンタクト抵抗は、従来例においては２２Ω〜３２Ωの範囲でばらついている。一方、第２の実施形態においては、コンタクト抵抗は３０Ωの近傍に集中しており、従来例と比較して、コンタクト抵抗のばらつきが非常に小さくなっていることが分かる。このように、第２の実施形態に係るコンタクトプラグ２６のコンタクト抵抗が従来例と比較して大きくなっておらず、この結果は、タングステンプラグ２５を第２の実施形態に係る水素ガスの流量比で形成しても、タングステンプラグ２５にはコンタクトホール２３ａの内部における被覆性に問題が生じないことを示している。
【００７８】
また、第２の実施形態において、コンタクト抵抗のばらつきが小さくなっており、この結果は、タングステンプラグ２５の堆積時における水素ガスの流量比の値を低くしているため、密着層２４Ａに脆弱化が生じにくいことを表わしている。
【００７９】
次に、図１１（ｂ）に示すように、強誘電体キャパシタ２１の分極量は、第２の実施形態においては、約１１μＣ／ｃｍ2 〜１２μＣ／ｃｍ2 であるのに対し、従来例に係る強誘電体キャパシタの分極量は約９μＣ／ｃｍ2 〜１１μＣ／ｃｍ2 である。この結果は、第２の実施形態においては、コンタクトプラグ２５の形成工程においてＨ2 ガスの流量比をＷＦ6 ガスとＳｉＨ4 ガスとの総流量に対して６０％〜７５％に低く設定していることにより、強誘電体キャパシタ２１における水素による特性の劣化が防止されたことによる。
【００８０】
なお、第１の実施形態及びその変形例並びに第２の実施形態においては、水素化シリコン系の反応ガスとしてモノシラン（ＳｉＨ4 ）を用いたが、これに代えて、ジクロルシラン（ＳｉＨ2Ｃｌ2）を用いてもよい。
【００８１】
また、第１及び第２の実施形態においては、第１の層間絶縁膜１５に、Ｏ3-ＢＰＳＧを用いたが、Ｏ3-ＢＰＳＧとボロンやリンが添加されないＮＳＧとの積層膜としてもよい。
【００８２】
また、第１及び第２の実施形態においては、容量絶縁膜１９に、ＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9 （但し、ｘは０≦ｘ≦１である。）を用いたが、チタン酸ビスマスランタン（ＢＬＴ）又はバナジウム置換チタン酸ビスマスランタン（ＢＬＴＶ）等を用いてもよい。
【００８３】
また、第１及び第２の実施形態においては、セルトランジスタと接続されるコンタクトプラグ１７にタングステンを用いたが、ポリシリコンを用いてもよい。
【００８４】
また、第１及び第２の実施形態においては、強誘電体キャパシタ２１の下側に第１の水素バリア膜１６を形成し、強誘電体キャパシタ２１の上側に第２の水素バリア膜２２を形成しているが、半導体記憶装置の製造工程において水素ガスの使用量が低減されるため、強誘電体キャパシタ２１の水素による劣化防止を十分に行なえる場合には、これら第１の水素バリア膜１６及び第２の水素バリア膜２２のいずれか一方又はその両方を形成しなくともよい。
【産業上の利用可能性】
【００８５】
本発明に係る半導体記憶装置の製造方法は、還元性ガスの使用量を低減して、強誘電体キャパシタにおける還元性ガスによる電気的特性の劣化を防止するこができるとういう効果を有し、容量絶縁膜に強誘電体を用いた容量素子を有する半導体記憶装置の製造方法等として有用である。
【図面の簡単な説明】
【００８６】
【図１】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体記憶装置の製造方法を示す要部の工程順の断面図である。
【図２】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体記憶装置の製造方法を示す要部の工程順の断面図である。
【図３】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体記憶装置の製造方法により製造されたコンタクトプラグのコンタクト抵抗と強誘電体キャパシタの分極量とをそれぞれ従来例と比較して示したグラフである。
【図４】コンタクトホールの上端部に形成されたオーバーハング状の密着層を示す断面図である。
【図５】本発明の第１の実施形態の第１変形例に係る半導体記憶装置の製造方法により製造された強誘電体キャパシタの分極量を従来例と比較して示したグラフである。
【図６】本発明の第１の実施形態の第２変形例に係る半導体記憶装置の製造方法により製造されたタングステンプラグの段差被覆率を従来例と比較して示したグラフである。
【図７】本発明の第１の実施形態の第３変形例に係る半導体記憶装置の製造方法により製造されたタングステンプラグのストレスマイグレーション耐性を比較例と比較して示したグラフである。
【図８】（ａ）は本発明の第１の実施形態の第４変形例に係る半導体記憶装置の製造方法であるスパッタ法と従来例のＭＯＣＶＤ法とにより形成した窒化チタン膜上にそれぞれ成膜したアルミニウム結晶の配向性を示したグラフである。（ｂ）は本発明の第１の実施形態の第４変形例に係る半導体記憶装置の製造方法により製造された強誘電体キャパシタの分極量を従来例と比較して示したグラフである。
【図９】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体記憶装置の製造方法を示す要部の工程順の断面図である。
【図１０】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体記憶装置の製造方法を示す要部の工程順の断面図である。
【図１１】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体記憶装置の製造方法により製造されたコンタクトプラグのコンタクト抵抗と強誘電体キャパシタの分極量とをそれぞれ従来例と比較して示したグラフである。
【図１２】従来例に係る半導体記憶装置の要部を示す構成断面図である。
【符号の説明】
【００８７】
１０    半導体基板
１１    素子分離領域
１２ａ  シリサイド層
１２    ゲート電極
１３    高濃度不純物拡散層
１４    サイドウォール
１５    第１の層間絶縁膜
１６    第１の水素バリア膜
１７    コンタクトプラグ
１８    下部電極
１９    強誘電体膜
２０    上部電極
２１    強誘電体キャパシタ
２２    第２の水素バリア膜
２３    第２の層間絶縁膜
２３ａ  コンタクトホール（開口部）
２４    密着層
２４Ａ  密着層
２５    タングステンプラグ
２６    コンタクトプラグ
２７    配線層
３０    高濃度不純物拡散領域
【図１】
2005353838.tif 000003
【図２】
2005353838.tif 000004
【図３】
2005353838.tif 000005
【図４】
2005353838.tif 000006
【図５】
2005353838.tif 000007
【図６】
2005353838.tif 000008
【図７】
2005353838.tif 000009
【図８】
2005353838.tif 000010
【図９】
2005353838.tif 000011
【図１０】
2005353838.tif 000012
【図１１】
2005353838.tif 000013
【図１２】
2005353838.tif 000014