(57)【要約】【課題】ＤＣ／ＤＣコンバータの正負電圧出力の一方または両方の電圧低下を検出する。少ない回路素子で構成する。【解決手段】電圧検出回路は、ＤＣ／ＤＣコンバータの正負電圧出力端に一対の抵抗回路５、６とツェナーダイオード７の直列回路を接続し、この正負電圧出力端の一方を基準電位にして抵抗回路６に正負電圧出力の低下に対応した電圧出力を得る。フォトカプラ８は、電圧検出回路の電圧出力を比較入力とし、フォトカプラのフォトダイオードＤがもつスレッショールドレベルを比較基準として正負電圧出力の低下有無をオン・オフ信号として得る。  ツェナーダイオードは複数のツェナーダイオードを並列接続した構成を含む。【選択図】  図１
2005300284.tif 000002
【特許請求の範囲】
【請求項１】
正負電圧出力をもつＤＣ／ＤＣコンバータをアナログ入力回路の制御電源とし、前記アナログ入力回路の出力信号をアナログ／ディジタル変換器でディジタル信号に変換して保護演算するディジタルリレーにおけるアナログ入力回路の電源電圧低下検出回路であって、
前記ＤＣ／ＤＣコンバータの正負電圧出力端に一対の抵抗回路とツェナーダイオードの直列回路を接続し、この正負電圧出力端の一方を基準電位にして一方の抵抗回路に正負電圧出力の低下に対応した電圧出力を得る電圧検出回路と、
前記電圧検出回路の電圧出力をフォトカプラの入力とし、フォトカプラの入力側発光素子がもつスレッショールドレベルを比較基準とした電圧比較によって、前記ＤＣ／ＤＣコンバータの正負電圧出力の低下有無をオン・オフ信号として得る電圧比較回路と、
を備えたことを特徴とするアナログ入力回路の電源電圧低下検出回路。
【請求項２】
前記ツェナーダイオードは、ツェナー電圧が同じ定格の複数のツェナーダイオードを並列接続したことを特徴とする請求項１に記載のアナログ入力回路の電源電圧低下検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正負電圧出力をもつＤＣ／ＤＣコンバータをアナログ入力回路の制御電源とし、アナログ入力回路の出力信号をＡ／Ｄ変換器でディジタル信号に変換して保護演算するディジタルリレーに係り、特にアナログ入力回路の電源電圧低下検出回路に関する。
【背景技術】
【０００２】
ディジタルリレーは、電力系統保護を目的としており、送電線等の保護対象の電圧信号や電流信号をアナログ入力回路で装置内に取り込み、これら信号を基にしたコンピュータの保護演算により、保護を必要とするときにしゃ断器等を開放する。これら電圧／電流信号を取り込むアナログ入力回路の出力は、アナログ信号であるため、コンピュータが認識できるディジタル信号に変換する必要がある。この変換には、ＩＣ化されたＡ／Ｄ変換器が使用される。
【０００３】
アナログ入力回路は、アナログ信号処理のダイナミックレンジを確保する目的で、±１０Ｖの信号として処理するのが一般的である。このレベルの信号が無理なく使えるよう、アナログ入力回路の制御電源は、（電源電圧−３Ｖ）＝±１０Ｖ程度、通常は±１５Ｖの正負電圧を出力する。この±１５Ｖの制御電源は、ディジタルリレー装置電源の１１０Ｖから、電源ユニット等で変換され、アナログ入力回路のプリント板に供給される時代が続いた。
【０００４】
近年は、アナログ入力部の省スペース化、プリント板の高密度実装化が進み、ＩＣ化したアナログ入力回路が実装されるプリント板上にＩＣ化したＤＣ／ＤＣコンバータを実装し、ＤＣ／ＤＣコンバータではコンピュータ側のディジタルＩＣ用電源より電圧変換して、アナログ入力回路の電源とする構成が多く採用される。
【０００５】
このアナログ入力部の構成例を図３に示す。ＩＣ化したアナログ入力回路１は、±１０Ｖ程度のアナログ入力信号をフィルタ処理やサンプリング処理してアナログ出力信号を得る。Ａ／Ｄ変換器２は、アナログ出力信号をディジタル信号に変換する。アナログ入力回路１の制御電源になるＤＣ／ＤＣコンバータ３は、ディジタル回路電源４の５Ｖ電源から±１５Ｖ電源を生成し、アナログ入力回路１に供給する。
【０００６】
ここで、アナログ入力回路１は、ディジタルリレーの精度を考慮すると、最も重要な部分であるが、図３におけるＤＣ／ＤＣコンバータ３の出力電圧が低下した場合、アナログ出力電圧が低下するため、Ａ／Ｄ変換されたディジタル信号も低い値となり、リレー性能に悪影響を及ぼす。
【０００７】
上記のように、アナログ入力回路の出力電圧は、その電源電圧と密に関わっているため、従来からＤＣ／ＤＣコンバータの出力電圧低下を検出し、アナログ出力信号の監視によってディジタルリレーの精度を維持している。
【０００８】
図４は、抵抗分圧方式の電源電圧低下検出回路を示す（例えば、特許文献１参照）。ＤＣ／ＤＣコンバータ３の±１５Ｖの出力端の間に、同じ抵抗値にした一対の抵抗回路５、６を直列接続し、この接続点に±１５Ｖの差分（加算）電圧を得、この差分電圧と基準電位（０Ｖ）との間の電圧が零から所定レベル（例えば、±０.２Ｖ）以上に変化したか否かを電圧比較器で検出する。さらに、検出電圧信号をＡ／Ｄ変換器に取り込んでディジタル信号に変換し、このディジタル信号をコンピュータ側でディジタル量と比較することで電圧低下を検出・監視するものもある。
【特許文献１】特開平０９−０８４２６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記のように、アナログ入力回路の出力電圧は、その電源電圧と密に関わっているため、ＤＣ／ＤＣコンバータの出力電圧低下を検出および監視することが必須のものとなる。しかも、アナログ入力回路の不動作域までコンバータ電圧が大きく低下した場合の検出ではなく、Ａ／Ｄ変換器のダイナミックレンジを逸脱する僅かな電圧低下も検出できる必要がある。
【００１０】
しかし、従来の抵抗分圧方式では、ＤＣ／ＤＣコンバータの正負電圧の差分（加算）を得て比較するため、正負電圧の片方の電圧低下しか検出できず、両方の同時低下を検出できない。この問題を解決するには、抵抗回路５、６を２組設け、２つの電圧比較回路を必要とし、抵抗回路５、６はそれぞれ複数の抵抗を用いて高い精度で抵抗値を合わせた回路が必要となり、検出回路の複雑化でＭＴＢＦ（平均故障間隔）の低下、検出回路のコストアップになる。
【００１１】
また、従来の抵抗分圧方式では、±１５Ｖの差分を零レベルと比較するため、抵抗分圧値が零に近い値になり、これをＡ／Ｄ変換器でディジタル量に変換して電圧低下を検出する場合には、Ａ／Ｄ変換器の不動作域（不感帯）の微小電圧低下を検出できない可能性がある。また、Ａ／Ｄ変換器を利用した検出では、Ａ／Ｄ変換器に電圧低下検出用の余分なチャンネルを確保する必要がある。
【００１２】
本発明の目的は、上記の課題を解決したアナログ入力回路の電源電圧低下検出回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、前記の課題を解決するため、ＤＣ／ＤＣコンバータの正負電圧出力端に一対の抵抗回路とツェナーダイオードの直列回路を接続し、この正負電圧出力端の一方を基準電位にして一方の抵抗回路に正負電圧出力の低下に対応した電圧出力を得、この電圧出力をフォトカプラを電圧比較器として、正負電圧出力の低下有無を検出するようにしたもので、以下の構成を特徴とする。
【００１４】
（１）正負電圧出力をもつＤＣ／ＤＣコンバータをアナログ入力回路の制御電源とし、前記アナログ入力回路の出力信号をアナログ／ディジタル変換器でディジタル信号に変換して保護演算するディジタルリレーにおけるアナログ入力回路の電源電圧低下検出回路であって、
前記ＤＣ／ＤＣコンバータの正負電圧出力端に一対の抵抗回路とツェナーダイオードの直列回路を接続し、この正負電圧出力端の一方を基準電位にして一方の抵抗回路に正負電圧出力の低下に対応した電圧出力を得る電圧検出回路と、
前記電圧検出回路の電圧出力をフォトカプラの入力とし、フォトカプラの入力側発光素子がもつスレッショールドレベルを比較基準とした電圧比較によって、前記ＤＣ／ＤＣコンバータの正負電圧出力の低下有無をオン・オフ信号として得る電圧比較回路とを備えたことを特徴とする。
【００１５】
（２）前記ツェナーダイオードは、ツェナー電圧が同じ定格の複数のツェナーダイオードを並列接続したことを特徴とする。
【発明の効果】
【００１６】
以上のとおり、本発明によれば、ＤＣ／ＤＣコンバータの正負電圧出力端に一対の抵抗回路とツェナーダイオードの直列回路を接続し、この正負電圧出力端の一方を基準電位にして一方の抵抗回路に正負電圧出力の低下に対応した電圧出力を得、この電圧出力をフォトカプラを比較器として正負電圧出力の低下有無を検出するようにしたため、以下の効果がある。
【００１７】
（１）少ない回路素子で構成しながら、制御電源の正負電圧出力の両方が低下した場合も検出できる。
【００１８】
（２）少ない回路素子で構成でき、コストダウンを図ることができ、ＭＴＢＦの悪化にもならない。
【００１９】
（３）Ａ／Ｄ変換器を利用することなく、安価なフォオカプラにより電源電圧低下を検出できる。
【発明を実施するための最良の形態】
【００２０】
図１は、本発明の実施形態を示す電源電圧低下検出回路図である。電圧検出回路は、ＤＣ／ＤＣコンバータ３の±１５Ｖの出力端の間に、一対の抵抗回路５、６と、定電圧源としてのツェナーダイオード７を直列接続した構成にする。
【００２１】
この電圧検出回路において、抵抗回路５、６の抵抗値は分圧比を決定すると共に、ツェナーダイオード７の電流制限抵抗として機能する。
【００２２】
また、抵抗回路６とツェナーダイオード７の接続点は、ＤＣ／ＤＣコンバータ３の−１５Ｖ出力端を基準電位とし、ツェナーダイオード７のツェナー電圧ＶZだけ高い電位になる。また、抵抗回路６の両端電圧ＶSは、ＤＣ／ＤＣコンバータ３の±１５Ｖで発生する３０Ｖの電圧からツェナー電圧ＶZだけ低下した電圧（３０−ＶZ）を抵抗回路５、６の分圧比Ｎで分圧した電圧（３０−ＶZ）／Ｎになる。
【００２３】
例えば、抵抗回路５、６の分圧比を１対１（Ｎ＝２）とすると、抵抗回路６の両端電圧ＶSは、電圧低下がないときは（３０−ＶZ）／２となる。また、±１５Ｖ電圧の一方がΔＶだけ低下すると、抵抗回路６の両端電圧ＶS＝（３０−ＶZ−ΔＶ）／２になる。また、±１５Ｖ電圧の両方が同じΔＶだけ低下すると、抵抗回路６の電圧ＶS＝（３０−ＶZ−２ΔＶ）／２に変化する。
【００２４】
したがって、ＤＣ／ＤＣコンバータ３の±１５Ｖ電圧の一方が低下した場合は勿論、両方が低下した場合にも検出することができる。
【００２５】
なお、抵抗回路５、６の抵抗値比を異なるものにする場合は、上記の分圧比Ｎを異なるものにして電圧検出の感度を変えることができるが、同様に電圧低下を検出できる。
【００２６】
フォトカプラ８は、例えばフォトモス素子で構成し、抵抗回路６の両端電圧ＶSを入力電圧とし、入力側フォトダイオードなどの発光素子がもつスレッショールドレベル（閾値）を比較基準として入力電圧の低下有無をオン・オフ信号として得る電圧比較器として回路構成する。このフォトカプラ８は、ＤＣ／ＤＣコンバータ３の±１５Ｖ出力電圧が正常にあるときは、入力側フォトダイオードＤがオン動作し、出力側フォトトランジスタＴｒとプルアップ抵抗ＲPにオン出力を得る回路設定にしておく。そして、ＤＣ／ＤＣコンバータ３の±１５Ｖ出力の少なくとも一方の電圧が低下したときに、フォトダイオードＤがオフ動作し、フォトトランジスタＴｒもオフ動作し、電圧低下検出信号を得る。この電圧低下検出信号は、例えば、ディジタルリレーのＣＰＵに割り込みをかけ、ＣＰＵによる異常処理につなげる。
【００２７】
なお、分圧比Ｎ＝２、ツェナーダイオード７のツェナー電圧ＶZを２８Ｖとすると、抵抗回路６の両端電圧ＶS＝（２Ｖ）／２となり、フォトカプラ８のスレッショールド電圧近辺に合わせた電圧比較ができる。
【００２８】
以上の構成、動作になる本実施形態によれば、一対の抵抗回路５とツェナーダイオード７で構成する電圧検出回路は、ＤＣ／ＤＣコンバータの±１５Ｖ電圧のいずれか一方の電圧低下および両方の電圧低下を検出することができ、従来の抵抗分圧方式を２組設ける場合に比べて回路素子数を低減、およびコストダウンを図ることができ、またＭＴＢＦの低下にならない。
【００２９】
なお、電圧検出回路のツェナーダイオード７を、そのツェナー電圧の異なるものに交換することにより、出力電圧の異なるＤＣ／ＤＣコンバータにも対応できる。
【００３０】
図２は、本実施形態の変形例を示す電圧低下検出回路図である。同図が図１と異なる部分は、ツェナーダイオード７に並列に、それと同じ定格のツェナー電圧をもつ２つのツェナーダイオード７Ａ，７Ｂを設けた点にある。
【００３１】
この構成によれば、実装するツェナーダイオードのツェナー特性にばらつきがある場合にも、ＤＣ／ＤＣコンバータの電圧低下の誤検出を防止することができる。
【００３２】
なお、実施形態において、電圧検出回路の抵抗回路５、６とツェナーダイオード７の直列接続順およびこの直列回路の基準電位は、適宜変更して同等の作用効果を得ることができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態を示す電源電圧低下検出回路図。
【図２】実施形態の変形例を示す電源電圧低下検出回路図。
【図３】ディジタルリレーにおけるアナログ入力部の構成例。
【図４】従来の電源電圧低下検出回路図。
【符号の説明】
【００３４】
１  アナログ入力回路
２  Ａ／Ｄ変換器
３  ＤＣ／ＤＣコンバータ
４  ディジタル回路電源
５、６  抵抗回路
７、７Ａ、７Ｂ  ツェナーダイオード
８  フォトカプラ
【図１】
2005300284.tif 000003
【図２】
2005300284.tif 000004
【図３】
2005300284.tif 000005
【図４】
2005300284.tif 000006