(57)【要約】【課題】光照射によるトリガ感度が向上させられる双方向サイリスタを簡易な構成にて提供すること。【解決手段】本発明の双方向サイリスタ１は、半導体基板２に形成したバーティカルトランジスタＴ１２，Ｔ２２及びラテラルトランジスタＴ１１，Ｔ２１から構成されるサイリスタＴ１，Ｔ２が逆並列に接続されると共に、一方のラテラルトランジスタＴ１１（Ｔ２１）のエミッタ３ａ（３ｂ）が他方のラテラルトランジスタＴ２１（Ｔ１１）のエミッタ３ｂ（３ａ）とコレクタ４ａ（４ｂ）との間に配置されているものであって、サイリスタＴ１，Ｔ２のカソード領域７ａ，７ｂ又はバーティカルトランジスタＴ１２，Ｔ２２は、半導体基板２が出力配線１１ａ，１１ｂ及びサイリスタゲート配線１２ａ，１２ｂ等の表面配線で覆われていない領域にも少なくとも形成してあることを特徴としている。【選択図】          図１
2005019691.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成したバーティカルトランジスタ及びラテラルトランジスタから構成されるサイリスタが逆並列に接続されると共に、一方のラテラルトランジスタのエミッタが他方のラテラルトランジスタのエミッタとコレクタとの間に配置されている双方向サイリスタであって、
前記サイリスタのカソード領域は、半導体基板が表面配線で覆われていない領域にも少なくとも形成してあることを特徴とする双方向サイリスタ。
【請求項２】
前記バーティカルトランジスタは、半導体基板が表面配線で覆われていない領域にも少なくとも形成してあることを特徴とする請求項１記載の双方向サイリスタ。
【請求項３】
前記サイリスタのゲート領域とサイリスタゲート配線とを電気的に接続するゲートコンタクト領域の周囲には、前記サイリスタのカソード領域を形成してあることを特徴とする請求項１又は２記載の双方向サイリスタ。
【請求項４】
前記バーティカルトランジスタは、前記サイリスタのゲート領域とサイリスタゲート配線とを電気的に接続するゲートコンタクト領域の周囲にも少なくとも形成してあることを特徴とする請求項３記載の双方向サイリスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流電源等に接続した負荷のスイッチング等に好適に使用することができる双方向サイリスタに関するものである。
【０００２】
【従来の技術】
従来、この種の双方向サイリスタとして、例えば図５乃至図７に示すようなものがある（例えば、特許文献１参照。）。なお、図５は、双方向サイリスタ１００の回路図、図６は、この双方向サイリスタ１００の概略平面図、図７は、図６の切断面線Ｘ２−Ｘ２から見た概略断面図である。
【０００３】
この双方向サイリスタ１００は、主に交流電源等に接続した負荷のスイッチング等に好適に使用することができるものであって、図５に示すように、ｐｎｐトランジスタ（ラテラルトランジスタ）Ｔ１１，Ｔ２１及びｎｐｎトランジスタ（バーティカルトランジスタ）Ｔ１２，Ｔ２２からそれぞれ構成されるサイリスタＴ１，Ｔ２が端子１００ａ，１００ｂ間に逆並列に接続されると共に、サイリスタＴ１，Ｔ２のゲートとカソードとの間に抵抗Ｒ１，Ｒ２、及びＭＯＳＦＥＴＭ１，Ｍ２をそれぞれ接続し、さらにＭＯＳＦＥＴＭ１，Ｍ２のＭＯＳゲートをサイリスタＴ１，Ｔ２のアノードにそれぞれ接続して構成されている。
【０００４】
双方向サイリスタ１００は、図６及び図７に示すように、ｎ型の半導体基板２の主表面に、サイリスタＴ１，Ｔ２のｐ型のアノード領域３ａ，３ｂ、ｐ型のゲート領域４ｂ，４ａ、及びｎ型のカソード領域７ｂ，７ａと、ＭＯＳＦＥＴＭ１，Ｍ２のｐ型のベース領域６ｂ，６ａ、ｎ型のソース領域８ｂ，８ａ、及びｎ型のドレイン領域９ｂ，９ａと、抵抗Ｒ１，Ｒ２のｐ型の拡散抵抗領域５ｂ，５ａと、をそれぞれ形成して構成される。そして、アノード領域３ａ，３ｂ、カソード領域７ａ，７ｂ、及びソース領域８ａ，８ｂとそれぞれ電気的に接続される出力配線１１ａ，１１ｂと、ゲート領域４ａ，４ｂ、及びドレイン領域９ａ，９ｂとそれぞれ電気的に接続されるサイリスタゲート配線１２ａ，１２ｂと、が形成されている。また、絶縁膜１０上にＭＯＳＦＥＴＭ１，Ｍ２のＭＯＳゲート配線１３ｂ，１３ａがそれぞれ形成され、さらに保護膜１４が形成されている。また、ＭＯＳＦＥＴＭ１，Ｍ２のＭＯＳゲートとサイリスタＴ１，Ｔ２のアノードとの間の電気的接続は、図示しないワイヤ配線等により行なわれる。
【０００５】
次に、図７を参照しつつ図８に基づいて、上記構成による双方向サイリスタ１００の動作について説明する。なお、双方向サイリスタ１００の動作を判り易く説明するため、図８において、一方のサイリスタＴ１のみ図示すると共に、ＭＯＳＦＥＴＭ１の図示等を省略してある。
【０００６】
双方向サイリスタ１００の端子１００ａ，１００ｂ間を導通させるときには、例えば発光ダイオード等により、双方向サイリスタ１００の主表面から光を照射すればよい。光照射された双方向サイリスタ１００は、主として、表面配線で遮光されていない、ゲート領域４ｂ（４ａ）と半導体基板２との間のｐｎ接合（図７に点線で示す領域Ｂ１ｂ，Ｂ２ｂ（Ｂ１ａ，Ｂ２ａ））でキャリアが発生する。これにより、ゲート領域４ｂ（４ａ）では正孔が、半導体基板２では電子が主に発生して電流Ｉ１，Ｉ２が流れ、サイリスタＴ１（Ｔ２）を構成する、バーティカルトランジスタＴ１２（Ｔ２２）及びラテラルトランジスタＴ１１（Ｔ２１）がオンする。その結果、サイリスタＴ１がトリガされて、端子１００ａ，１００ｂ間が導通する。
【０００７】
また、双方向サイリスタ１００の端子１００ａ，１００ｂ間を遮断させるときには、発光ダイオード等による光の照射を停止すればよい。すると、ゲート領域４ｂ（４ａ）と半導体基板２との間のｐｎ接合（図７に点線で示す領域Ｂ１ｂ，Ｂ２ｂ（Ｂ１ａ，Ｂ２ａ））におけるキャリアの発生が止む。やがて端子１００ａ，１００ｂ間に印加される電圧が低下して、サイリスタＴ１（Ｔ２）に流れる電流が保持電流より少なくなると、サイリスタＴ１がオフする。その結果、双方向サイリスタ１００の端子１００ａ，１００ｂ間が遮断する。
【０００８】
【特許文献１】
特公昭６１−２３６６６号公報（第２−５頁、第１−７図）
【０００９】
【発明が解決しようとする課題】
しかしながら、上記双方向サイリスタ１００は、出力配線１１ａ，１１ｂ及びサイリスタゲート配線１２ａ，１２ｂ等の表面配線やカソード領域７ａ，７ｂ等の配置関係上、光が照射されたときに発生させるキャリアが双方向サイリスタ１００をトリガさせるのに効率的に利用されにくくなっていた。これにより、双方向サイリスタ１００は、端子１００ａ，１００ｂ間を導通させるには、比較的、強い光を照射しなければならない、という課題があった。
【００１０】
本発明は、上記事由に鑑みてなしたもので、その目的とするところは、光照射によるトリガ感度が向上させられる双方向サイリスタを簡易な構成にて提供することにある。
【００１１】
【課題を解決するための手段】
本発明の双方向サイリスタは、この双方向サイリスタを構成するサイリスタのカソード領域やこのサイリスタを構成するバーティカルトランジスタを、出力配線及びサイリスタゲート配線等の表面配線で覆われていない領域にも少なくとも形成してあることを特徴としている。
【００１２】
さらに、双方向サイリスタを構成するサイリスタのゲート領域とサイリスタゲート配線とを電気的に接続するゲートコンタクト領域の周囲には、前記サイリスタのカソード領域を形成してもよく、前記サイリスタのゲート領域とサイリスタゲート配線とを電気的に接続するゲートコンタクト領域の周囲にもバーティカルトランジスタを形成してもよい。
【００１３】
こうすると、光照射されたときにゲート領域と半導体基板との間のｐｎ接合で発生したキャリアは、バーティカルトランジスタ及びラテラルトランジスタをオンさせるのに効率的に利用されることとなり、その結果、双方向サイリスタは、光照射によるトリガ感度が向上させられるものとなるのである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面に基づいて詳細に説明する。なお、本実施形態の基本的な構成は従来の技術において説明したものと同様であるから、基本的機能が実質的に同様の部分には同一の符号を付し、双方向サイリスタの基本動作等の説明を省略する。
【００１５】
図１は、本発明に係る双方向サイリスタの実施の形態を示す概略平面図、図２は、図１の切断面線Ｘ１−Ｘ１から見た概略断面図である。この双方向サイリスタ１は、主に交流電源等に接続した負荷のスイッチング等に好適に使用することができるものであって、ｎ型の半導体基板２の主表面に、ｐ型のアノード領域（ラテラルトランジスタのエミッタ）３ａ，３ｂと、ｐ型のゲート領域（ラテラルトランジスタのコレクタ）４ｂ，４ａと、ｐ型のベース領域６ｂ，６ａと、ｐ型の拡散抵抗領域５ｂ，５ａと、を形成し、さらに、ｐ型のゲート領域４ｂ，４ａにｎ型のカソード領域７ｂ，７ａをそれぞれ形成し、ｐ型のベース領域６ｂ，６ａにｎ型のソース領域８ｂ，８ａ、及びｎ型のドレイン領域９ｂ，９ａをそれぞれ形成してある。
【００１６】
さらに、双方向サイリスタ１は、ｎ型の半導体基板２の主表面に形成された絶縁膜１０を部分的に開口してコンタクトホール３ａｃ，３ｂｃ，４ａｃ，４ｂｃ，７ａｃ，７ｂｃ，８ａｃ，８ｂｃ，９ａｃ，９ｂｃを設け、ｐ型のアノード領域３ａ，３ｂ、ｎ型のカソード領域７ａ，７ｂ、及びｎ型のソース領域８ａ，８ｂとそれぞれ電気的に接続する出力配線１１ａ，１１ｂと、ｐ型のゲート領域４ａ，４ｂ、及びｎ型のドレイン領域９ａ，９ｂとそれぞれ電気的に接続するサイリスタゲート配線１２ａ，１２ｂと、を形成し、絶縁膜１０上にＭＯＳゲート配線１３ａ，１３ｂを形成し、さらに保護膜１４を形成してある。
【００１７】
かくして、双方向サイリスタ１は、ｐ型のアノード領域３ａ，３ｂ、ｎ型の半導体基板２、及びｐ型のゲート領域４ｂ，４ａにより、ラテラルトランジスタ（ｐｎｐトランジスタ）Ｔ１１，Ｔ２１（図５参照）がそれぞれ構成され、ｎ型の半導体基板２、ｐ型のゲート領域４ｂ，４ａ、及びｎ型のカソード領域７ｂ，７ａにより、バーティカルトランジスタ（ｎｐｎトランジスタ）Ｔ１２，Ｔ２２（図５参照）がそれぞれ構成され、ベース領域６ｂ，６ａ、ソース領域８ｂ，８ａ、ｎ型ドレイン領域９ｂ，９ａ、絶縁膜１０、及びＭＯＳゲート配線１３ｂ，１３ａにより、ＭＯＳＦＥＴＭ１，Ｍ２（図５参照）がそれぞれ構成され、拡散抵抗領域５ｂ，５ａにより、抵抗Ｒ１，Ｒ２（図５参照）がそれぞれ構成されているのである。これにより、双方向サイリスタ１は、半導体基板２に形成したバーティカルトランジスタＴ１２，Ｔ２２及びラテラルトランジスタＴ１１，Ｔ２１からそれぞれ構成されるサイリスタＴ１，Ｔ２が逆並列に接続されると共に、一方のラテラルトランジスタＴ１１（Ｔ２１）のエミッタ３ａ（３ｂ）が他方のラテラルトランジスタＴ２１（Ｔ１１）のエミッタ３ｂ（３ａ）とコレクタ４ａ（４ｂ）との間に配置されているものとなっているのである。
【００１８】
次に、図３及び図４に基づいて、上記構成により奏される作用効果を従来例と比較しながら説明する。
【００１９】
図３（ａ）及び（ｂ）は、それぞれ本発明の一実施形態及び従来例に係る双方向サイリスタのカソード領域７ｂ近傍の概略平面図である。なお、同図において、カソード領域７ｂには斜線を描き、出力配線１１ｂの図示を省略してある。双方向サイリスタ１は、同図（ａ）に示すように、この双方向サイリスタ１を構成するサイリスタＴ１（Ｔ２）のゲート領域４ｂ（４ａ）とサイリスタゲート配線１２ｂ（１２ａ）とを電気的に接続するゲートコンタクト領域４ｂｃ（４ａｃ）の周囲には、サイリスタＴ１（Ｔ２）のカソード領域７ｂ（７ａ）を形成してあることを特徴としており、また、バーティカルトランジスタＴ１２（Ｔ２２）は、サイリスタＴ１（Ｔ２）のゲート領域４ｂ（４ａ）とサイリスタゲート配線１２ｂ（１２ａ）とを電気的に接続するゲートコンタクト領域４ｂｃ（４ａｃ）の周囲にも少なくとも形成してあることを特徴としている。
【００２０】
これにより、双方向サイリスタ１は、同図（ａ）に斜線で示すようにカソード領域７ｂ（７ａ）の面積を従来のもの（同図（ｂ））より大きくすることができ、このカソード領域７ｂ（７ａ）の面積はバーティカルトランジスタＴ１２（Ｔ２２）のベース幅にほぼ相当するから、このバーティカルトランジスタＴ１２（Ｔ２２）のオン特性が改善される。その結果、双方向サイリスタ１は、従来のものよりトリガ感度が向上させられるものとなる。
【００２１】
図４（ａ）及び（ｂ）は、それぞれ本発明の一実施形態及び従来例の、一方のサイリスタＴ２近傍の概略断図である。同図（ａ）に示すように、サイリスタＴ２（Ｔ１）は、そのカソード領域７ａ（７ｂ）を、半導体基板２が出力配線１１ａ（１１ｂ）及びサイリスタゲート配線１２ａ（１２ｂ）等の表面配線で覆われていない領域Ａ１ａ，Ａ２ａ（Ａ１ｂ，Ａ２ｂ）にも少なくとも形成してあることを特徴としており、また、バーティカルトランジスタＴ２２（Ｔ１２）は、半導体基板２が前述した表面配線で覆われていない領域Ａ１ａ，Ａ２ａ（Ａ１ｂ，Ａ２ｂ）にも少なくとも形成してあることを特徴としている。
【００２２】
ところで、従来の双方向サイリスタ１００は、同図（ｂ）に示すように、光照射によりキャリアが発生する領域Ｂ１ａ，Ｂ２ａ（Ｂ１ｂ，Ｂ２ｂ）とバーティカルトランジスタＴ２２（Ｔ１２）とが離れていたので、光照射により発生したキャリアの一部が再結合により消失してしまい、バーティカルトランジスタＴ２２（Ｔ１２）を効率的にオンさせにくいものとなっていた。一方、本発明に係る双方向サイリスタ１は、上述したとおり、表面配線で覆われていない領域Ａ１ａ，Ａ２ａ（Ａ１ｂ，Ａ２ｂ）にもカソード領域７ａ（７ｂ）を形成して、光照射によりキャリアが発生する領域Ａ１ａ，Ａ２ａ（Ａ１ｂ，Ａ２ｂ）にバーティカルトランジスタＴ２２（Ｔ１２）を形成してあるから、光照射により発生したキャリアの殆どがバーティカルトランジスタＴ２２（Ｔ１２）をオンさせるのに寄与することとなって、双方向サイリスタ１のトリガ感度が向上させられるものとなるのである。
【００２３】
なお、本発明の技術思想は、上記実施形態に限られず、ゲート・カソード間に抵抗及びＭＯＳＦＥＴが接続されていないサイリスタを逆並列に接続した双方向サイリスタにも適用可能である。
【００２４】
【発明の効果】
請求項１に係る発明の双方向サイリスタは、半導体基板が表面配線で覆われていない領域にもカソード領域を形成してあることを特徴としているので、光照射によるトリガ感度が向上させられるものとなる。
【００２５】
請求項２に係る発明の双方向サイリスタは、請求項１の構成において、半導体基板が表面配線で覆われていない領域にもバーティカルトランジスタを形成してあることを特徴としているので、光照射により発生したキャリアの殆どが、このバーティカルトランジスタをオンさせるのに寄与することとなり、以って、双方向サイリスタのトリガ感度が向上させられるものとなる。
【００２６】
請求項３に係る発明の双方向サイリスタは、請求項１又は２の構成において、サイリスタのゲート領域とサイリスタゲート配線とを電気的に接続するゲートコンタクト領域の周囲に、サイリスタのカソード領域を形成してあることを特徴としているので、バーティカルトランジスタのベース幅が増大させられてオン特性が改善されるものとなり、以って、双方向サイリスタのトリガ感度が向上させられるものとなる。
【００２７】
請求項４に係る発明の双方向サイリスタは、請求項３の構成において、サイリスタのゲート領域とサイリスタゲート配線とを電気的に接続するゲートコンタクト領域の周囲にもバーティカルトランジスタを形成してあることを特徴としているので、バーティカルトランジスタのベース幅が増大させられてオン特性が改善されるものとなり、以って、双方向サイリスタのトリガ感度が向上させられるものとなる。
【図面の簡単な説明】
【図１】本発明に係る双方向サイリスタの実施の形態を示す概略平面図である。
【図２】同上の双方向サイリスタの切断面線Ｘ１−Ｘ１から見た概略断面図である。
【図３】（ａ）同上の双方向サイリスタのカソード領域近傍の概略平面図である。
（ｂ）従来の双方向サイリスタのカソード領域近傍の概略平面図である。
【図４】（ａ）本発明に係る双方向サイリスタの一方のサイリスタ近傍の概略断図である。
（ｂ）従来の双方向サイリスタの一方のサイリスタ近傍の概略断図である。
【図５】双方向サイリスタを示す回路図である。
【図６】従来の双方向サイリスタの概略平面図である。
【図７】同上の双方向サイリスタの切断面線Ｘ２−Ｘ２から見た概略断面図である。
【図８】一方のサイリスタのみ図示し、ＭＯＳＦＥＴの図示を省略している回路図である。
【符号の説明】
１                双方向サイリスタ
２                半導体基板
３ａ，３ｂ        ラテラルトランジスタのエミッタ（アノード領域）
４ａ，４ｂ        ラテラルトランジスタのコレクタ（ゲート領域）
４ａｃ，４ｂｃ    ゲートコンタクト領域
７ａ，７ｂ        カソード領域
１１ａ，１１ｂ    出力配線（表面配線）
１２ａ，１２ｂ    サイリスタゲート配線（表面配線）
Ｔ１，Ｔ２        サイリスタ
Ｔ１１，Ｔ２１    ラテラルトランジスタ
Ｔ１２，Ｔ２２    バーティカルトランジスタ
【図１】
2005019691.tif 000003
【図２】
2005019691.tif 000004
【図３】
2005019691.tif 000005
【図４】
2005019691.tif 000006
【図５】
2005019691.tif 000007
【図６】
2005019691.tif 000008
【図７】
2005019691.tif 000009
【図８】
2005019691.tif 000010