(57)【要約】【課題】    荷電粒子線露光において、帯電対策がなされたＳＯＩ基板と、これを用いた荷電粒子線露光方法を提供するものである。【解決手段】  本発明のＳＯＩ基板は、半導体基板の一部の領域で単結晶半導体層と絶縁層が形成されずに下地半導体層が露出しているため、これに荷電粒子線露光する際、単結晶シリコン膜とその表面に塗布されたレジストと露出している下地半導体層を導電性を有する帯電防止膜によって電気的に接触させることができる。この状態のＳＯＩ基板を、表面に接地端子を備えた試料台に静電吸着法を用いて固定することで、接地端子を介して下地半導体層とともにレジストおよび単結晶半導体層も接地することが可能となる。【選択図】          図１
2005353797.tif 000002
【特許請求の範囲】
【請求項１】
下地半導体層と、前記下地半導体層上に形成された絶縁層と、前記絶縁層上に形成された単結晶半導体層と、を有する半導体基板であって、
前記半導体基板の少なくとも一部の領域において、前記絶縁層と前記単結晶半導体層とが存在せず、前記下地半導体層が露出していることを特徴とする半導体基板。
【請求項２】
前記下地半導体層が露出している領域が、前記半導体基板の外周部の少なくとも一部に設けられたことを特徴とする請求項１記載の半導体基板。
【請求項３】
前記下地半導体層が露出している領域が、前記半導体基板の中心部に設けられたことを特徴とする請求項１または２に記載の半導体基板。
【請求項４】
下地半導体層と、前記下地半導体層上に形成された絶縁層と、前記絶縁層上に形成された単結晶半導体層と、を有し、前記半導体基板の少なくとも一部の領域において、前記絶縁層と前記単結晶半導体層とが存在せず前記下地半導体層が露出してなる半導体基板に対する荷電粒子線露光方法であって、
前記半導体基板の裏面側に設けられた前記下地半導体層が、試料台に設けられた接地端子に接触するように固定する工程と、
前記半導体基板の主面側に設けられた単結晶半導体層上にレジストを塗布する工程と、
前記半導体基板の前記レジストが塗布された領域と前記露出した下地半導体層の表面の少なくとも一部の領域を覆うように、帯電防止膜を塗布する工程と、
を備え、
前記下地半導体層を介して、前記帯電防止膜を接地しながら前記半導体基板に荷電粒子線を照射することを特徴とする荷電粒子線露光方法。
【請求項５】
前記露出した下地半導体層上の前記帯電防止膜の一部を除去する工程と、
前記レジスト塗布後に、前記単結晶半導体基板上に塗布された前記レジストの一部を除去して前記単結晶半導体基板の一部を露出させる工程と、
の少なくともいずれかをさらに備えたことを特徴とする請求項４記載の荷電粒子線露光方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板とこれを用いた荷電粒子線露光方法に関し、特に、荷電粒子線露光時に帯電することのないＳＯＩ構造を有する半導体基板とこれを用いた荷電粒子線露光方法に関する。
【背景技術】
【０００２】
荷電粒子線露光装置において半導体基板上に荷電粒子線露光を行う場合、半導体基板を試料台に固定する方法として、一般的には静電吸着法が用いられる。荷電粒子線露光装置は試料室内部が真空に保たれているため、光露光装置で用いられているような真空吸着法を用いて固定することができないからである。  
しかし、静電吸着法で半導体基板を固定する場合、半導体基板自身が帯電するという現象により、帯電した電荷の作る電界によって入射荷電粒子線の軌道が曲げられ描画位置精度が大きく低下してしまう。このため、静電吸着法を用いる場合は、半導体基板の帯電を防ぐために何らかの方法で半導体基板を接地する必要がある。
【０００３】
半導体基板の接地方法としてはいくつかの手段が実施されているが、ここでは、単結晶シリコン基板上に荷電粒子線露光をする場合を例に説明する。  
図６は、単結晶シリコン基板と、これを固定する試料台を表す模式図である。
【０００４】
図６より、レジスト６０１を塗布された単結晶シリコン基板６０２が試料台６０３に静電吸着法により固定されている。試料台６０３表面には、接地端子６０４が設けられ、単結晶シリコン基板６０２の裏面と接触している。接地端子６０４を接地することで、単結晶シリコン基板６０２は接地され、帯電によるパターン位置ずれを防止する。
【０００５】
一方、半導体基板技術のひとつとしてＳＯＩ（Semiconductor On Insulator）技術が注目されている。半導体基板としてＳＯＩ基板を用いることにより、より高速化、低消費電力化が期待される。ＳＯＩ基板とは、通常の単結晶半導体基板と違い、その表面の１マイクロメータ以下の厚さの単結晶半導体層と下地半導体層が薄い絶縁層によって電気的に絶縁された３層構造となっている。この薄い絶縁層によって、通常の半導体基板において素子と基板との間に発生していた寄生容量が抑えられるため、低消費電力化、高速化が可能となる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、ＳＯＩ基板は表面の単結晶半導体層と下地半導体層が絶縁されているため、これを用いた荷電粒子線露光には以下のような問題点がある。
【０００７】
図７は、ＳＯＩ基板と、これを固定する試料台を表す模式図である。
【０００８】
図７より、単結晶半導体層７０１と絶縁層７０２と下地半導体層７０３より構成されるＳＯＩ基板７０４は、単結晶半導体層７０１表面にレジスト７０５を塗布され、試料台７０６に静電吸着法により固定されている。試料台に設けられた接地端子７０７と接触している下地半導体層７０３は接地されるが、単結晶半導体層７０１は絶縁層７０２によって絶縁されているので接地することができない。従って、荷電粒子線露光の際に、単結晶半導体層７０１およびレジスト７０５が荷電粒子線によって帯電してしまうため、パターンの描画位置精度が低下してしまう。
【０００９】
本発明はかかる課題の認識に基づいてなされたものであり、その目的は、荷電粒子線露光において、帯電対策がなされたＳＯＩ基板と、これを用いた荷電粒子線露光方法を提供するものである。
【課題を解決するための手段】
【００１０】
本発明のＳＯＩ基板は、半導体基板の一部の領域で単結晶半導体層と絶縁層が形成されずに下地半導体層が露出しているため、これに荷電粒子線露光する際、単結晶シリコン膜とその表面に塗布されたレジストと露出している下地半導体層を導電性を有する帯電防止膜によって電気的に接触させることができる。この状態のＳＯＩ基板を、表面に接地端子を備えた試料台に静電吸着法を用いて固定することで、接地端子を介して下地半導体層とともにレジストおよび単結晶半導体層も接地することが可能となる。
【００１１】
すなわち、本発明の一態様によれば、
下地半導体層と、前記下地半導体層上に形成された絶縁層と、前記絶縁層上に形成された単結晶半導体層と、を有する半導体基板であって、
前記半導体基板の少なくとも一部の領域において、前記絶縁層と前記単結晶半導体層とが存在せず、前記下地半導体層が露出していることを特徴とする半導体基板が提供される。
ここで、前記下地半導体層が露出している領域が、前記半導体基板の外周部の一部に設けられたものとすることができる。  
または、前記下地半導体層が露出している領域が、前記半導体基板の外周部全体に設けられたものとしてもよい。  
また、前記下地半導体層が露出している領域が、前記半導体基板の外周部全体および中心部に設けられたものとすることもできる。
【００１２】
一方、本発明の他の一態様によれば、
下地半導体層と、前記下地半導体層上に形成された絶縁層と、前記絶縁層上に形成された単結晶半導体層と、を有し、前記半導体基板の少なくとも一部の領域において、前記絶縁層と前記単結晶半導体層とが存在せず前記下地半導体層が露出してなる半導体基板に対する荷電粒子線露光方法であって、
前記半導体基板の裏面側に設けられた前記下地半導体層が、試料台に設けられた接地端子に接触するように固定する工程と、
前記半導体基板の主面側に設けられた単結晶半導体層上にレジストを塗布する工程と、
前記半導体基板の前記レジストが塗布された領域と前記露出した下地半導体層の表面の少なくとも一部の領域を覆うように、帯電防止膜を塗布する工程と、
を備え、
前記下地半導体層を介して、前記帯電防止膜を接地しながら前記半導体基板に荷電粒子線を照射することを特徴とする荷電粒子線露光方法が提供される。
【００１３】
ここで、前記露出した下地半導体層上の前記帯電防止膜の一部を除去する工程をさらに備えたものとすることができる。  
また、前記レジスト塗布後に、前記単結晶半導体基板上に塗布された前記レジストの一部を除去して前記単結晶半導体基板の一部を露出させる工程をさらに備えたものとすることもできる。
【発明の効果】
【００１４】
本発明のＳＯＩ基板は、その主面において下地半導体層の一部が露出しているため、レジストが塗布された半導体基板の表面を覆うよう形成した帯電防止膜をこの露出した下地半導体層と接触させることにより、レジストと単結晶半導体基板と下地半導体層を同電位に保つことができる。このような状態でＳＯＩ基板を試料台に固定して荷電粒子線露光を行う場合、試料台表面に設けられた接地端子をＳＯＩ基板の裏面に接触させることによって、下地半導体層とともにレジストおよび単結晶半導体層も接地することができるので、ＳＯＩ基板の帯電による描画位置精度の低下を防ぐことができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を説明する。  
図１は、本発明の第１の実施の形態にかかる半導体基板とこれを荷電粒子線露光装置に固定するまでの手順を表した模式図である。  
図１において、（ａ）に半導体基板の断面図を、（ｂ）〜（ｄ）にこの半導体基板に施す帯電対策の手順を、それぞれ表す。
【００１６】
図１（ａ）より、単結晶半導体層１０１と絶縁層１０２と下地半導体層１０３より構成されるＳＯＩ基板１０４は、一部領域１０５において、単結晶半導体層１０１と絶縁層１０２が形成されておらず、下地半導体層１０３が露出している。
【００１７】
まず、図１（ｂ）より、ＳＯＩ基板１０１上にレジスト１０６を塗布した後、このレジスト１０６の端面を除去し、単結晶半導体層１０１の一部領域１０７と露出している下地半導体層１０５を露出させる。  
次に、図１（ｃ）より、ＳＯＩ基板１０４上に導電性を備えた帯電防止膜１０８を塗布した後、この帯電防止膜１０８の端面を除去し、単結晶半導体層１０１の一部領域１０９と、露出している下地半導体層１０５上の一部領域１１０を露出させる。このとき、帯電防止膜の除去幅１０９は、図１（ｂ）におけるレジストの除去幅１０７より狭くなるようにする。同様に、帯電防止膜の除去幅１１０についても、露出している下地半導体層幅１０５より狭くなるようにする。  
図１（ｄ）より、図１（ｂ）、（ｃ）の工程によって得られる帯電防止膜１０８を塗布されたＳＯＩ基板１０４を試料台１１１に静電吸着法により固定する。試料台１１１の表面には、接地端子１１２が設けられている。このため、下地半導体層１０３の裏面が試料台１１１の表面に設けられた接地端子１１２と接触することにより、下地半導体層１０３だけでなく、レジスト１０６、単結晶半導体層１０１、帯電防止膜１０８も接地することができる。
【００１８】
図２は、図１（ａ）に表すＳＯＩ基板の上面図である。便宜上、絶縁層１０２と同じ形状となる単結晶半導体層１０１は省略してある。  
図２より、単結晶半導体層１０１と絶縁層１０２が形成されない領域、すなわち下地半導体層１０３が露出している領域１０５は、ＳＯＩ基板の外周の一部領域に設けられていることが分かる。この領域を介して、レジスト１０６、単結晶半導体層１０１、帯電防止膜１０８が接地されることになる。
【００１９】
図３は、本発明の第２の実施の形態にかかる半導体基板とこれを荷電粒子線露光装置に固定するまでの手順を表した模式図である。  
図３において、（ａ）に半導体基板の断面図を、（ｂ）〜（ｄ）にこの半導体基板に施す帯電対策の手順を、それぞれ表す。
【００２０】
図３（ａ）より、単結晶半導体層３０１と絶縁層３０２と下地半導体層３０３より構成されるＳＯＩ基板３０４は、一部領域３０５において、単結晶半導体層３０１と絶縁層３０２が形成されておらず、下地半導体層３０３が露出している。
【００２１】
まず、図３（ｂ）より、ＳＯＩ基板３０１上にレジスト３０６を塗布した後、このレジスト３０６の端面を除去し、露出している下地半導体層３０３を露出させる。  
次に、図３（ｃ）より、ＳＯＩ基板３０４上に導電性を備えた帯電防止膜３０７を塗布した後、この帯電防止膜３０７の端面を除去し、露出している下地半導体層３０５上の一部領域３０８を露出させる。このとき、帯電防止膜の除去幅３０８は、露出している下地半導体層幅３０５より狭くなるようにする。  
図３（ｄ）より、図３（ｂ）、（ｃ）の工程によって得られる帯電防止膜３０７を塗布されたＳＯＩ基板３０４を試料台３０９に静電吸着法により固定する。試料台３０９の表面には、接地端子３１０が設けられている。このため、下地半導体層３０３の裏面が試料台３０９の表面に設けられた接地端子３１０と接触することにより、下地半導体層３０３だけでなく、レジスト３０６、単結晶半導体層３０１、帯電防止膜３０７も接地することができる。
【００２２】
図４は、図３（ａ）に表すＳＯＩ基板の上面図である。便宜上、絶縁層３０２と同じ形状となる単結晶半導体層３０１は省略してある。  
図４より、単結晶半導体層３０１と絶縁層３０２が形成されない領域、すなわち下地半導体層３０３が露出している領域３０５は、ＳＯＩ基板の外周の全体に設けられていることが分かる。この領域を介して、レジスト３０６、単結晶半導体層３０１、帯電防止膜３０７が接地されることになる。下地半導体層と接続される領域を外周の全体に設けることで、第１の実施の形態に比べて、基板表面で生じる接地点から近い箇所と遠い箇所との差を小さくすることができる。
【００２３】
図５は、本発明の別の実施の形態にかかるＳＯＩ基板の上面図である。便宜上、絶縁層と同じ形状となる単結晶半導体層は省略してある。  
図５より、単結晶絶縁層と絶縁層が形成されない領域、すなわち下地半導体層が露出している領域は、半導体基板の外周の全体５０１と、中心部５０２に設けられていることが分かる。このＳＯＩ基板にレジストおよび帯電防止膜を塗布する工程は第２の実施の形態と同じである。本実施の形態においては、下地半導体層と接続される領域を外周の全体に加えて中心部にも設けることで、第２の実施の形態に比べて、より安定した接地電位が確保できる。将来的に、半導体基板の口径が大型化された場合に効果を奏する。
【００２４】
以上、説明してきたように、本発明のＳＯＩ基板を荷電粒子線露光装置の試料台に静電吸着法で装着して荷電粒子線露光を行う場合、試料台に備えられている接地端子を介して接地しながら荷電粒子線露光を行うことで、基板表面とレジストの帯電を防止することができる。留意する点としては、帯電防止膜の端面を除去際に、下地半導体層の露出面に残るように制御するということである。帯電防止膜を確実に下地半導体層に接触させることにより、帯電した電荷による照射荷電粒子線の軌道妨害を抑え、描画精度を維持ことができる。このとき、露光装置自体に特別な変更の必要はなく、従来の仕様のままで使用できる。
【００２５】
なお、本発明の半導体基板は、これまで説明してきた実施の形態に限定されるものではない。例えば、半導体基板が３層以上の多層構造を有する場合にも適用可能である。また、下地半導体層を露出させる場所もこの限りではない。半導体基板の形状、設計の余裕度に応じて、必要な箇所に設けることが可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施の形態にかかる半導体基板とこれを荷電粒子線露光装置に固定するまでの手順を表した模式図である。
【図２】本発明の第１の実施の形態にかかる半導体基板の上面図である。
【図３】本発明の第２の実施の形態にかかる半導体基板とこれを荷電粒子線露光装置に固定するまでの手順を表した模式図である。
【図４】本発明の第２の実施の形態にかかるＳＯＩ基板の上面図である。
【図５】本発明の別の実施の形態にかかるＳＯＩ基板の上面図である。
【図６】単結晶シリコン基板と、これを固定する試料台を表す模式図である。
【図７】ＳＯＩ基板と、これを固定する試料台を表す模式図である。
【符号の説明】
【００２７】
１０１、３０１、７０１    単結晶半導体層
１０２、３０２、７０２    絶縁層
１０３、３０３、７０３    下地半導体層
１０４、３０４、７０４    ＳＯＩ基板
１０５、３０５、５０１、５０２    下地半導体層露出領域
１０６、３０６、６０１、７０５    レジスト
１０８、３０７    帯電防止膜
１１１、３０９、６０３、７０６    試料台
１１２、３１０、６０４、７０７    接地端子
６０２ 単結晶シリコン基板
【図１】
2005353797.tif 000003
【図２】
2005353797.tif 000004
【図３】
2005353797.tif 000005
【図４】
2005353797.tif 000006
【図５】
2005353797.tif 000007
【図６】
2005353797.tif 000008
【図７】
2005353797.tif 000009