(57)【要約】【課題】モジュールとコントローラとの間のデータ転送を、簡単な装置構成で高速に行うことにより、測定結果が得られるまでの時間を短縮する。【解決手段】上記課題は、パラレルシリアル変換手段を有する複数のモジュールと、複数のシリアルパラレル変換手段および複数のＦＩＦＯメモリを有するコントローラと、前記モジュールの各々と、前記パラレルシリアル変換手段の各々とを、それぞれ接続するシリアルバスとを有する測定器により解決される。【選択図】図１
2005265630.tif 000002
【特許請求の範囲】
【請求項１】
パラレルシリアル変換手段を有する複数のモジュールと、
複数のシリアルパラレル変換手段および複数のＦＩＦＯメモリを有するコントローラと、
前記モジュールの各々と、前記パラレルシリアル変換手段の各々とを、それぞれ接続するシリアルバスとを有する測定器。
【請求項２】
前記シリアルパラレル変換手段が、クロック埋め込み型の変換手段であることを特徴とする請求項１記載の測定器。
【請求項３】
前記シリアルバスを伝達する信号が差動信号であることを特徴とする請求項１または２のいずれかに記載の測定器。
【請求項４】
前記コントローラが、さらに、プロセッサと、前記プロセッサ及び前記ＦＩＦＯに接続されたメモリとを有することを特徴とする請求項１または３のいずれかに記載の測定器。
【請求項５】
前記モジュールが、さらに、シリアルパラレル変換手段を有し、かつ、前記コントローラが、さらに、パラレルシリアル変換手段を有することを特徴とする請求項１または４のいずれかに記載の測定器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアル伝送方式を有する測定器に関し、特に複数のモジュールとコントローラ間とをシリアル伝送方式によりデータ転送を行う測定器に関する。
【背景技術】
【０００２】
ＬＳＩやＴＦＴアレイなどの半導体デバイスの諸特性を測定する測定器では、被測定信号入力数が多く、測定したデータを統合して解析するため、参考文献１記載の技術のようにアナログ測定および測定値をアナログデジタル変換（ＡＤＣ）してデジタルデータへ変換を行うモジュールと、モジュールで得られたデジタルデータをデータ処理・解析を行うコントローラ部分に分離したアーキテクチャを採用することが多い。
【０００３】
図２に、モジュール２３０、２３１、２３２と、コントローラ２２０とに分離したアーキテクチャをもつ代表的な測定器を示す。図中で構成要素の接続を示す線のうち、実線（２６３、２６４、２６５）はデータ線、二重線（２５０、２５１）はパラレルバスを示す。半導体のダイやＴＦＴアレイなどの測定対象２１０からの信号は各モジュール２３０、２３１、２３２に接続される。各モジュール２３０、２３１、２３２はパラレルバス２５１を介してコントローラ２２０中のメモリ２２１に接続されている。また、調停器２００もパラレルバス２５１に接続されている。コントローラ２２０はメモリ２２１とプロセッサ２２２を有し、メモリ２２１とプロセッサ２２２がパラレルバス２５０で接続されている。
【０００４】
次に、図２の測定器の動作を説明する。まず、測定対象２１０からモジュール２３０、２３１、２３２にアナログ信号が入力されると、モジュール２３０、２３１、２３２でアナログデジタル変換（ＡＤＣ）を行う。変換されたデジタルデータはデータバス２５１を介してコントローラ２２０に転送される。このとき、複数のモジュールが同時にパラレルバス２５１にデータ出力を行うとパラレルバス２５１上でデータの衝突がおこり正確なデータ転送を行うことができない。
【０００５】
そこで、図２のシステムでは、調停器２００によって転送タイミングの調整を行っている。すなわち、転送を行うモジュール２３０は、データ転送を行う前に調停器２００に転送要求信号を出力する。転送要求信号を受信した調停器２００は、パラレルバスが使用中か否かを判断し、未使用状態であればモジュール２３０に対して許可信号を出力する。許可信号を受信したモジュール２３０は、デジタルデータをパラレルバス２５１を介してコントローラ２２０上のメモリ２２１に転送を行う。転送が終わると、モジュール２３０は転送終了信号を調停器２００に出力する。調停器２００は、この転送終了信号を受け取るまでは、他のモジュール２３１、２３２からの転送要求を留保する。
【０００６】
このようにして、全てのモジュール２３０、２３１、２３２のデータが順次メモリ２２１に転送される。その後、プロセッサ２２２がメモリ２２１のデータを読み込み、平均化、相関度の判定、良品判定などの測定データのデータ処理を行う。
【０００７】
【特許文献１】特開２００１−５２２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、図２のようにパラレルバス２５１を介してモジュール２３０、２３１、２３２とコントローラ２２０間のデータ転送を行うと、複数のモジュールから同時にデータ転送を行うことができないため、データ転送待ちの時間が生ずる。測定器は、一般に、同じタイミングで測定対象２１０からの信号をサンプリングすることが多いため、各モジュールがデータ転送要求を行うタイミングが同時期に集中することが多い。従って、転送待ち時間が長くなると測定全体に必要な時間が増加することになる。この対策として、データ転送レートが高いバスの利用が考えられるが、データ転送レートを上げると、パラレルバス２５１の各データ線ごとの伝送遅延量の差（スキュー）の影響が無視できなくなるという問題が生ずる。さらに、図２のシステムにおいては、調停器２００が必要となるため、測定器の構成が複雑になるという問題があった。
【課題を解決するための手段】
【０００９】
本発明は、パラレルシリアル変換手段を有する複数のモジュールと、複数のシリアルパラレル変換手段および複数のＦＩＦＯメモリを有するコントローラと、前記モジュールの各々と、前記パラレルシリアル変換手段の各々とを、それぞれ接続するシリアルバスとを有する測定器により、上記課題を解決する。
【００１０】
各モジュール・コントローラ間にシリアルバスを設けて、シリアル転送を行うことにより、各モジュール・コントローラ間の同時転送を可能とした。また、コントローラ側にＦＩＦＯメモリを設けることにより、測定データがコントローラ側に同時に転送されても、コントローラ側でデータの衝突が起こらない。
【発明の効果】
【００１１】
本発明により、簡単な装置構成で測定結果が得られるまでに必要な時間が短い測定器が提供できる。
【実施例】
【００１２】
以下に図面を参照して、本発明の好適実施形態となる測定器について詳細に説明する。以下で参照する図では、実線はデータ線（１６３、１６４、１６５）またはシリアルバス（１６０、１６１、１６２）を示し、二重線はパラレルバス（１７０、１７１等）を示す。
図１は、本発明に係る計測器の概略構成図である。本測定器は、測定対象１１０に接続された３つのモジュール１３０、１３１、１３２と、各モジュール１３０、１３１、１３２とシリアルバス１６０、１６１、１６２で接続されたコントローラ１２０により構成されている。各モジュール１３０、１３１、１３２は、ＡＤＣ（図示しない）とパラレル信号をシリアル信号に変換する変換器１３５、１３６、１３７を内蔵し、各変換器１３５、１３６、１３７の出力はシリアルバス１６０、１６１、１６２に接続されている。また、コントローラ１２０には、シリアル信号をパラレル信号に変換する変換器１４０、１４１、１４２と、変換器１４０、１４１、１４２に各々パラレルバス１７２、１７３、１７４で接続された先入れ先出しメモリ（ＦＩＦＯメモリ）１５０、１５１、１５２と、各ＦＩＦＯメモリ１５０、１５１、１５２とパラレルバス１７１で接続されたメモリ１２１と、メモリ１２１とパラレルバス１７０で接続されたプロセッサ１２２により構成されている。なお、本実施例ではモジュール数は３つであるが、２つであってもよいし４つ以上であっても構わない。また、測定対象１１０は、ＩＣチップやＴＦＴアレイなどの被測定デバイスに接続された電流計や電荷量計などのような測定装置でもよいし、電圧プローブや圧電素子などのような測定素子でもよく、測定対象の数も複数あっても構わない。なお、測定対象１００からの測定信号がデジタル信号の場合には、モジュール１３０、１３１、１３２内部にＡＤＣを設ける必要はない。
【００１３】
次に、図１の測定器の動作を説明する。モジュール１３０、１３１、１３２に測定対象１１０からアナログ測定信号が入力されると、モジュール１３０、１３１、１３２内部のＡＤＣによってアナログ測定信号をパラレル信号（デジタル値）に変換する。変換されたパラレル信号を変換器１３５、１３６、１３７によりシリアル信号に変換して、コントローラ１２０にデータ転送を行なう。各モジュール１３０、１３１、１３２とコントローラ１２０間にはそれぞれシリアルバスが設けられているため、他のモジュールがデータ転送中の状態でも、データ転送を開始することができる。本実施例ではデータ転送の信頼性を向上させるため、差動信号によるデータ転送を行っているが、伝送路が短い場合や伝送特性がよいケーブルを用いる場合にはシングルエンド信号のデータ転送を行っても良い。モジュール１３０、１３１、１３２からのデータを受信したコントローラ１２０の変換器１４０、１４１、１４２は、シリアル信号をパラレル信号に変換して、ＦＩＦＯメモリ１５０、１５１、１５２にデータを蓄積する。蓄積されたデータは順次読み出されて、メモリ１２１上に予め決められたフォーマットで記録される。プロセッサ１２２はメモリ１２１上のデータを読み込んで平均化、相関度算出、良品判定などの処理を行って、測定結果を出力する。
【００１４】
なお、モジュール１３０、１３１、１３２からコントローラ１２０へのデータ転送だけでなく、モジュール制御プログラムの転送のようにコントローラ１２０からモジュール１３０、１３１、１３２へのデータ転送を行う必要がある測定器では、変換器１３５、１３６、１３７、１４０、１４１、１４２をシリアル−パラレル信号変換も、パラレル−シリアル信号変換もできる変換器で構成すればよい。
【００１５】
ところで、コントローラ１２０とモジュール１３０、１３１、１３２間のシリアルデータ転送には、転送データ自体とともに、データ送信のタイミングを示すクロックを送るのが一般的である。例えば、データ列「１０１０１１１０００」を送信する場合、図３（ａ）のようなクロックとデータ信号を伝送することになる。図において縦軸は電圧であり、横軸は時間を示す。各クロックの立ち上がりの際に電圧が、Ｈｉｇｈレベルであればデータ値１を、Ｌｏｗレベルであればデータ値０を示す。
【００１６】
図３（ａ）のように、クロック信号とデータ信号を分けて送信する伝送方式をとると、クロック信号とデータ信号が別の伝送経路を経由して伝送されるため、両信号の伝送遅延時間に差（スキュー）が生ずる。この伝送遅延時間の差は、クロック周波数が低いときや伝送経路が短い場合にはあまりを問題となることはないが、伝送速度を上げるためにクロック周波数を上げると無視できない量となる。また、図３（ａ）のデータ信号の信号波形からも明らかなように、同じデータ値が続くとデータ信号は一定電圧を維持するためデータ信号の周波数が低くなり、異なるデータ値が交互に連続するとデータ信号の周波数は高くなる。このため、データ信号の信号路は、非常に広い周波数にわたって均一かつ良好な伝送特性が要求されるという問題がある。
【００１７】
そこで、本実施例ではクロック埋め込み型の変換方式を採用している。クロック埋め込み型の変換方式とは、所定のデータ列を０と１を含む所定のパターンに変換してデータ転送を行う方式である。これにより、クロック信号を伝送せずともデータの復元を可能となるため、転送速度が上がっても伝送遅延時間による問題が起こらない。また、同じデータ値が連続した場合でもデータ信号の周波数が低くなることが無いため、伝送周波数帯を一定範囲に留めることができる。
【００１８】
図３（ｂ）に最も簡単なクロック埋め込み型の例を示す。この例では、データ値１のときは、「１０」（即ちＨｉｇｈからＬｏｗ）に、データ値０のときは、「０１」（即ちＬｏｗからＨｉｇｈ）の信号に変換する。図３（ｂ）から明らかなように、変換後のデータ信号は、１クロック内で必ずＨｉｇｈレベルとＬｏｗレベルの２つの状態をとるため、クロック信号がなくとも受信側でデータ値を復元することができる。また、変換後の信号の周波数は、クロック周波数からその半分の周波数の帯域に納まっていることがわかる。
【００１９】
このように、図３（ｂ）のように単に１ｂｉｔのデータ値を２ｂｉｔのデータに変換するだけでは情報量が倍になってしまうため、３ｂｉｔから８ｂｉｔ程度のデータ列単位で出現頻度を考慮した変換テーブルを利用して変換を行うのが効率がよい。代表的な変換方法として、特開昭５９−１００５６号公報に開示されているような、いわゆる８Ｂ／１０Ｂ変換方式がある。本実施例の測定器においてもクロック埋め込み型変換として８Ｂ／１０Ｂ変換を採用している。８B／１０B変換方式では、８ビットのデータを１０ビットのデータに当てはめて転送するため、伝送効率が２割落ちるが、８ビットでは２５６通りであった組み合わせを１０ビットでは１０２４通りの組み合わせで表現出来るため、０と１が良く混ざっている、バランスの取れたデータ列を選び、データを表現することが可能になる。この８ビットデータと１０ビットデータの変換テーブルは、８B／１０B変換で規定されている。１０２４通りの組み合わせで８ビットデータを表現出来るため、余った組み合わせをデータ以外の、例えば、パケットの切れ目を表現するなどの、特殊用途に使用出来る。変換テーブルには、数種類の特殊文字は既に規定されているが、８B／１０B変換に規定されていない余った組み合わせを受信側にて不正文字と認識する事により、伝送エラー検出を行うことができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例である測定器の概略構成図である。
【図２】背景技術の測定器の概略構成図である。
【図３】クロック埋め込み型の変換方式の説明図である。
【符号の説明】
【００２１】
１２０  コントローラ
１３０、１３１、１３２  モジュール
１３５、１３６、１３７、１４０、１４１、１４２  変換器
１５０、１５１、１５２  ＦＩＦＯメモリ
【図１】
2005265630.tif 000003
【図２】
2005265630.tif 000004
【図３】
2005265630.tif 000005