(57)【要約】【課題】  集積回路内のチップ面積、すなわち容量（帰還コンデンサ）形成部の面積を削減し、製造コストの上昇および検出電圧のゲイン調整を解決する。【解決手段】  本発明の容量検出回路は、複数の列配線に対して行配線が対向して形成され、列配線と行配線とが交差する部分の容量変化を検出し、この容量変化を電気信号に変換する容量検出回路であって、前記列配線を駆動する列配線駆動手段と、前記行配線に接続され、駆動された列配線との交差部の容量に生じる電荷を測定電圧に変換し、この測定電圧を設定値と比較して充放電信号を出力するコンパレータと、前記充放電信号に対応して電荷の充放電を行う定電流源と、前記充放電の電流による電荷を蓄積するコンデンサとを有し、前記コンデンサの両端の電圧を電気信号として出力する。【選択図】    図１
2005300203.tif 000002
【特許請求の範囲】
【請求項１】
複数の列配線に対して行配線が対向して形成され、列配線と行配線とが交差する部分の容量変化を検出し、この容量変化を電気信号に変換する容量検出回路であって、
前記列配線を駆動する列配線駆動手段と、
前記行配線に接続され、駆動された列配線との交差部の容量に生じる電荷を測定電圧に変換し、この測定電圧を設定値と比較して充放電信号を出力するコンパレータと、
前記充放電信号に対応して電荷の充放電を行う定電流源と、
前記充放電の電流による電荷を蓄積するコンデンサと
を有し、
前記コンデンサの両端の電圧を電気信号として出力することを特微とする容量検出回路。
【請求項２】
前記コンパレータが前記充放電信号として、前記測定電圧が正である場合、充電を指示する充電信号を出力し、また、負である場合、放電を指示する放電信号を出力し、
前記定電流源が充電用定電流源及び放電用定電流源から構成されており、前記充電信号が入力されることにより、コンデンサに対して充電動作を行い、一方、前記放電信号が入力されることにより、コンデンサに対して放電動作を行うことを特徴とする請求項１記載の容量検出回路。
【請求項３】
前記コンパレータがデジタル回路によるインバータにより構成されていることを特徴とする請求項１または請求項２記載の容量検出回路。
【請求項４】
前記定電流源がトランジスタを用いたカレントミラー回路により構成されており、該カレントミラー回路の出力トランジスタが複数に分割され、各々がスイッチによりオンオフ制御可能であり、電流比を複数の値に設定できる構成となっていることを特徴とする請求項１から請求項３のいずれかに記載の容量検出回路。
【請求項５】
複数の列配線に対して行配線が対向して形成され、列配線と行配線とが交差する部分の容量変化により、指紋の凹凸を検出する指紋センサであり、請求項１から請求項４のいずれかに記載の容量検出回路により前記容量変化を検出することを特徴とする指紋センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量センサ等に用いられ、容量値を電荷量として検出する容量検出回路およびそれを用いた指紋センサに関する。
【背景技術】
【０００２】
各種セキュリティの確保のため、個人認証の技術が昨今注目を集めており、そのなかでも、指紋センサによる指紋の認証についてはその利便性などから、携帯電話などの個人認証に用いられるなどして、徐々に実用化されつつある。
その指紋センサの一例としては、図１２に示すように、所定の間隔で列配線と行配線と（図１２（ａ））を２枚のフィルムの表面に形成し、必要な絶縁膜などを、上記フィルムの上面に形成した後、２枚のフィルムの間に空気層（空隙）あるいは弾力のある絶縁性の材料を介挿するように、貼り合わせたエリア型の指紋センサ（図１２（ｂ））が用いられている。
【０００３】
このエリア型の指紋センサは、指を置いたときに、指紋の形状に対応してフィルム形状が変形することにより、列配線と行配線との間隔が、指紋の凹凸によって変化するため、この間隔の変化に基づく微小な容量変化を電気信号として検出する感圧式のセンサとして機能する。
この種のエリア型センサにおいては、図１２の等価回路である図１３に示すように、複数の列配線と行配線とが交差する格子点各々の検出されるべき容量（容量値Ｃsen）において、数百fF（フェムトファラッド）に満たない微小な容量変化を、格子点各々のポイント単位で、マトリクス状に検出する必要がある。
【０００４】
このため、エリア型センサに用いられる容量検出回路は、上記格子点における容量の容量変化が微小であるため、測定感度が高感度であることが要求されている。
このような高感度な容量検出に応用可能な従来技術は、一般的に静電容量変化を検出する構成として、図１４に示すように、オペアンプ及び帰還コンデンサ（Ｃf）を用いたチャージアンプの構成の容量検出回路が用いられている（特許文献１）。
【特許文献１】特開平８−１４５７１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の容量検出回路においては、容量変化を検出するために、図１４に示すように、オペアンプを用いたチャージアンプの構成により、検出されるべき容量の電荷量を、所定の容量−電圧の対応関係に基づき、電圧レベルに変換して容量の変化量を検出している。
上記チャージアンプにおいては、入力電圧が変化しないようにフィードバック制御がかかるため、実質的に寄生容量の影響を受けないというメリットがある。
【０００６】
しかしながら、エリア型のセンサの場合は、容量変化を検出する回路が数百チャンネル必要になる場合がある。
この場合、図１４に示すチャージアンプ構成をとるために、オペアンプ及び帰還コンデンサ各々をセンサに対応した数、例えば数百個単位で集積化しなければならない。
また、出力電圧値Ｖoutは、以下の式で表される。
Ｖout  ＝  （Ｃsen／Ｃf）×Ｖin
ここで、Ｃsenは被検出容量（センサの各交差点に形成されるコンデンサの容量変化量）であり、Ｃfは帰還コンデンサの容量であり、Ｖinは列配線を駆動する駆動電圧（図１３の列選択回路が出力）である。
【０００７】
したがって、ＣsenとＣfとの比により、入力電圧に対する出力電圧のゲインが設定されることになる。
上述したように、容量検出回路としては、チャージアンプを構成するために、オペアンプ及び帰還コンデンサ各々を、センサの検出出力数に対応して集積回路内部に集積化する必要がある。
しかしながら、列配線を駆動して、センサの容量変化を検出しようとする際、交差点のコンデンサの容量変化量Ｃsenが大きい場合、Ｃfが小さいと出力電圧がオペアンプの電源電圧を超えてしまい、飽和してしまうことになる。
【０００８】
しかしながら、格子点の容量Ｃsenに対応させ、Ｃfを大きくしようとすると、Ｃfの数値によっては帰還コンデンサの形成面積が大きくなり、チャージアンプの回路面積が増大してしまい、容量検出回路のチップが大きくなり、製造コストが上昇することとなる。
また、汎用的な容量検出回路とする場合、使用対象のエリア型センサによっては、ゲインの調整が必要となるため、ゲインの調整を行えるように、種々の容量値を有する帰還コンデンサを用意し、これらを組み合わせることで対応することになる。
したがって、この組み合わせについても、さらに帰還コンデンサ部の面積増大により、チップ面積が増大して、製造コスト上昇につながる。
【０００９】
本発明は、このような事情に鑑みてなされたもので、集積回路内のチップ面積、すなわち容量（帰還コンデンサ）形成部の面積を削減し、製造コストの上昇を抑制し、検出電圧のゲイン調整を容易とする容量検出回路を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の容量検出回路は、複数の列配線に対して行配線が対向して形成され、列配線と行配線とが交差する部分の容量変化を検出し、この容量変化を電気信号に変換する容量検出回路であって、前記列配線を駆動する列配線駆動手段と、前記行配線に接続され、駆動された列配線との交差部の容量に生じる電荷を測定電圧に変換し、この測定電圧を設定値と比較して充放電信号を出力するコンパレータと、前記充放電信号に対応して電荷の充放電を行う定電流源と、前記充放電の電流による電荷を蓄積するコンデンサとを有し、前記コンデンサの両端の電圧を電気信号として出力することを特微としている。
また、本発明の容量検出回路は、前記コンパレータが前記充放電信号として、前記測定電圧が正である場合、充電を指示する充電信号を出力し、また、負である場合、放電を指示する放電信号を出力し、前記定電流源が充電用定電流源及び放電用定電流源から構成されており、前記充電信号が入力されることにより、コンデンサに対して充電動作を行い、一方、前記放電信号が入力されることにより、コンデンサに対して放電動作を行うことを特徴とする。
【００１１】
このため、本発明の容量検出回路は、列駆動信号によるエリア型のセンサから出力される電圧値が、コンパレータの閾値より高いか否かを検出して、電圧値が閾値より高ければ定電流源によりコンデンサに充電して電荷を蓄積し、電圧値が閾値より低ければ、定電流源によりコンデンサを放電して電荷を放出させ、これらの充放電後のコンデンサの電圧を電圧信号として出力することができるため、定電流源の電流値を調整することにより、容易に出力電圧のゲインを変更することができ、従来のように、出力電圧のゲインを調整するために大きな帰還コンデンサを形成する必要が無くなり、容量検出回路の形成面積を削減することができ、製造コストを低減することが可能である。
【００１２】
本発明の容量検出回路は、前記コンパレータがデジタル回路によるインバータにより構成されていることを特徴とする。
これにより、本発明の容量検出回路は、オペアンプを使用する従来の構成に比較して、トランジスタの個数を大幅に削減することが可能となり、容量検出回路の形成面積を削減することができ、製造コストを低減することが可能である。
【００１３】
本発明の容量検出回路は、前記定電流源がトランジスタを用いたカレントミラー回路により構成されており、該カレントミラー回路の出力トランジスタが複数に分割され、各々がスイッチによりオンオフ制御可能であり、電流比を複数の値に設定できる構成となっていることを特徴とする。
これにより、本発明の容量検出回路は、出力電圧のゲインを調整する場合に、従来の様に複数の帰還コンデンサを準備して、ゲインに対応して切り替える構成ではなく、形成面積の小さいトランジスタを選択することによりゲイン調整を容易に行えるため、容量検出回路の形成面積を大幅に増加させることなく、簡易なゲイン調整を行える回路構成を可能とする。
【００１４】
本発明の指紋センサは、複数の列配線に対して行配線が対向して形成され、列配線と行配線とが交差する部分の微小な容量変化により、指紋の凹凸を検出する指紋センサであり、上記容量検出回路により前記容量変化を検出することを特徴とする。
これにより、本発明の指紋センサは、製造コストの低い容量検出回路を用いているため、従来に比較して安価に供給されることが可能である。
【発明の効果】
【００１５】
以上説明したように、本発明の容量検出回路（チャージアンプ回路）は、従来例のように、帰還コンデンサを用いて電荷を蓄積させるのではなく、コンパレータの比較結果から、定電流源を用いて、出力用の蓄積コンデンサに充放電を行い、蓄積された電荷量による電圧を電圧信号として出力することで、容量変化を電圧に変換している。
ここで、本発明の容量検出回路は、検出された電荷量を電圧に変換するための構成が、オペアンプに比較して、デジタル回路であるＮＯＴ回路により単純に構成されたコンパレータ，定電流源，及びこの定電流源により充放電されるコンデンサにより形成されている。
【００１６】
このため、本発明の容量検出回路によれば、オペアンプ及び帰還コンデンサによる従来の構成と比較し、入力電圧比較にコンパレータを用いることで、多くのトランジスタで構成されるオペアンプを用いず、かつコンデンサとしても、定電流源による充放電によって電圧変換を行うのみであるため、この充放電の電流を調整することにより、少ない容量値のコンデンサで十分であるため、コンデンサの形成面積を抑制することが可能となり、回路全体の面積が削減され、大幅なコストダウンが図れる。
ここで、コンパレータを用いるため、入力電圧の電圧レベルが閾値を超えるか否かの判定を行うので、従来のように、入力する電荷量により、ゲインが大きく変動させられることはない。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の一実施形態による容量検出回路を図面を参照して説明する。図１は同実施形態を用いた指紋センサの一構成例を示すブロック図である。
この図において、従来の装置と異なる点は、チャージアンプに、本発明による容量検出回路１を用いている点である。ここで、センサ部３は、すでに説明した図１２，図１３に示す構成と同様である。
図１のブロック図において、演算制御回路２はセンサ部３からの測定信号を検出する準備が整うと、タイミング制御回路４へ指紋検出を指示する開始信号を出力する。
タイミング制御回路４は、上記開始信号の入力により、列配線駆動回路５に対して、走査開始信号及び、列配線を駆動するためのタイミングを取るためのクロックを、決められた所定のタイミングにより出力する。
【００１８】
チャージアンプ回路（容量検出回路）１は、図２のタイミングチャートに示すように、リセット信号により初期化された後、列配線駆動回路５により駆動される列配線と、行配線との交点にて形成されるコンデンサの容量の変化を、電荷を検出することにより、電圧の変化にて検出し、検出された電圧信号を、各行配線毎に対応して設けられた、次段のサンプルホールド回路６に出力する。
サンプルホールド回路６は、タイミング制御回路４から、所定のタイミングにより出力されるＳ／Ｈ（サンプルホールド）信号により、上記電圧信号を保持する。
【００１９】
マルチプレクサ７は、サンプルホールド回路６に保持されている、各行配線に対応する電圧信号を、マルチプレクサ切替信号により、順次、時分割に選択してＡ／Ｄ（アナログ／デジタル）変換器８へ出力する。
Ａ／Ｄ変換器８は、マルチプレクサ７から順次出力される電圧信号を、マルチプレクサ切替信号に同期したＡ／Ｄクロックのタイミングによりサンプリングして、各電圧信号に対応するデジタル信号である検出信号に変換して、この検出信号を演算制御回路２へ出力する。
また、演算制御回路２は、デジタル信号である上記検出信号から、指紋認証に適するデータに変換処理し、外部回路に対して出力する。
【００２０】
すなわち、等価回路的には図１３における、列配線と行配線との交点で、独立な微小容量（コンデンサ）が形成されており、指紋センサにおいては、このコンデンサの電極間の距離が指紋の山／谷に応じて変化することにより、指紋の形状を容量の変化として読み取る。
指紋の形状による容量変化の検出は、上述したように、列配線駆動回路５が列配線を順次パルス駆動することにより、駆動された列配線と行配線との交点のコンデンサの容量を、順次、各列配線に対応させて時分割に、チャージアンプ回路１が電荷量の変化として読みとることで行う。
【００２１】
次に、本発明の実施形態である上記チャージアンプ回路１の説明を、図３を用いて詳細に行う。図３はチャージアンプ回路１の一構成例を示すブロック図である。センサ部３は等価回路として示している。
コンパレータ１１は、選択された列配線が列駆動信号により駆動されることによって、この列配線と行配線との交点のコンデンサの容量Ｃsenに対応した電荷の変化量を検出して、電圧信号として出力する。ここで、Ｃst1は、この行配線に接続されており、駆動されない列配線との交点で形成されているコンデンサの総容量である。また、Ｒstは行配線の配線抵抗であり、Ｃst2は行配線等の寄生容量である。
【００２２】
また、コンパレータ１１は、上記電荷の変化量に対応したノードＮsenの電圧が、所定の閾値としての電圧より大きいか否かの検出を行い、ノードＮsenの電圧がこの閾値より大きい場合、切替信号Ａを出力してスイッチＳＷ１をオン状態とし（スイッチＳＷ２はオフ状態）、一方、ノードＮsenの電圧がこの閾値より小さい場合、切替信号Ｂを出力してスイッチＳＷ２をオン状態とする（スイッチＳＷ１はオフ状態）。
このとき、タイミング制御回路４は、列配線駆動回路５の出力する列駆動信号が正の場合、シンクイネーブル信号を出力して、シンク用定電流源１２を活性化し、一方、上記列駆動信号が負の場合、ソースイネーブル信号を出力して、ソース用定電流源13を活性化する。
【００２３】
また、同様に、タイミング制御回路４は、列配線駆動回路５の出力する列駆動信号が正の場合、シンクを示すソース／シンク信号を出力し、一方、上記列駆動信号が負の場合、ソースを示すソース／シンク信号を出力する。
シンク用定電流源１２及びソース用定電流源１３は、上記電荷量の変化に対応して流れる電流に比例した電流を出力する（すなわち、電流を増幅して出力する）。
蓄積コンデンサＣsmpは、スイッチＳＷ１またはＳＷ２を介して、シンク用定電流源１２またはソース用定電流源１３から流れる電流により、所定の電荷の蓄積及び放電を行う。
【００２４】
次に、コンパレータ１１は、差動増幅回路を用いたもので構成してもよいが、本実施形態においては図４に示すように、ロジックインバータであるＮＯＴ回路（インバータ）１１３，１１４，１１５の３段構成のスイッチングコンパレータを用いている。
ここで、ＮＯＴ回路１１３の出力端子とＮＯＴ回路１１４の入力端子との間には直流阻止用ダイオード１１７が設けられ、同様に、ＮＯＴ回路１１４の出力端子とＮＯＴ回路１１５の入力端子との間には直流阻止用ダイオード１１８が設けられている。
コンパレータ１１は、リセット信号が入力されることにより、スイッチＳＷ４，５，６がオン状態となり、各ＮＯＴ回路（１１３，１１４，１１５）の入出力端子が短絡されて、ノードＮsenの電圧値がインバータの論理閾値電圧に設定される。
【００２５】
これにより、コンパレータ１１は、列駆動信号の入力によるノードＮsenの電圧値に対応して、この電圧値が閾値より大きければ切替信号Ａを、またはこの電圧値が閾値より小さければ切替信号Ｂを出力する。
このとき、コンパレータ１１における極性切替回路１１６は、タイミング制御回路４から比較イネーブル信号が入力されているときに、ソース／シンク信号がシンクを示しているとき、閾値との比較結果として、切替信号Ａのみを出力し、切替信号Ｂを出力せず、一方、ソース／シンク信号がソースを示しているとき、閾値との比較結果として、切替信号Ｂのみを出力し、切替信号Ａを出力しない。
【００２６】
ここで、図４のコンパレータ１１の構成としては、図５，６，７に示すような回路構成が考えられる。
図５及び６は極性切替回路１１６をアンド回路で構成したものであり、図７は、ＮＯＴ回路１１３及び１１４の２段で構成しており、よりコンパクトな構成となっている。
図５〜図７以外の構成においても、上述したコンパレータ１１の機能を実現する回路構成であれば、本発明のコンパレータ１１として使用することが可能である。
すなわち、切替信号Ａが出力される条件は、比較イネーブル信号が入力され、ソース／シンク信号がシンク状態（ここでは、例えば「Ｌ」レベル）を示しており、かつ、ノードＮsenの電位が閾値より高い場合のみである。
一方、切替信号Ｂが出力される条件は、比較イネーブル信号が入力され、ソース／シンク信号がソース状態（ここでは、例えば「Ｈ」レベル）を示しており、かつ、ノードＮsenの電位が閾値より高い場合のみである。
【００２７】
また、図８にシンク用定電流源１２の構成を示す。トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４は、定電流動作をMOSトランジスタとなっており、Ｍ１及びＭ２がｎチャンネル型であり、Ｍ３及びＭ４がｐチャンネル型である。
ここで、トランジスタＭ１及びＭ２と、トランジスタＭ３及びＭ４とが各々カレントミラー回路の構成となっており、シンクイネーブル信号はその電圧値でシンク電流Ｉsを直接設定できるように、トランジスタＭ１及びＭ２のゲートに接続されている。
【００２８】
これにより、ノードＮsenの電圧値に対応して流れる電流Ｉsに対して、トランジスタＭ３とＭ４とのトランジスタの、例えばチャンネル幅の比に対応した電流Ｉs'を出力することができる。
すなわち、トランジスタＭ１及びＭ２のトランジスタサイズ（W/L）を同じにすると、トランジスタＭ２にも電流Ｉsが流れ、トランジスタＭ３及びＭ４のトランジスタサイズを異ならせることで電流Ｉsに対して、出力される電流Ｉs'の比を任意に設定することができる。
このため、電流Ｉsの大きさは、シンクイネーブル信号の電圧値と、トランジスタＭ１のトランジスタサイズを適当に設定することで最適値に設定可能である。
【００２９】
次に、図９に、ソース用定電流源１３の構成を示す。トランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４は、定電流動作をMOSトランジスタとなっており、Ｍ１１及びＭ１２がｐチャンネル型であり、Ｍ１３及びＭ１４がｎチャンネル型である。
ここで、トランジスタＭ１１及びＭ１２と、トランジスタＭ１３及びＭ１４とが各々カレントミラー回路の構成となっており、ソースイネーブル信号はその電圧値でソース電流Ｉsを直接設定できるように、トランジスタＭ１１及びＭ１２のゲートに接続されている。
【００３０】
これにより、ノードＮsenの電圧値に対応して流れる電流Ｉsに対して、トランジスタＭ１３とＭ１４とのトランジスタの、例えばチャンネル幅の比に対応した電流Ｉs'を出力することができる。
すなわち、トランジスタＭ１１及びＭ１２のトランジスタサイズ（W/L）を同じにすると、トランジスタＭ１２にも電流Ｉsが流れ、トランジスタＭ１３及びＭ１４のトランジスタサイズを異ならせることで電流Ｉsに対して、出力される電流Ｉs'の比を任意に設定することができる。
このため、電流Ｉsの大きさは、ソースイネーブル信号の電圧値と、トランジスタＭ１１のトランジスタサイズを適当に設定することで最適値に設定可能である。
【００３１】
次に、図１０のタイミングチャートを用いて、図２及び図３に示すチャージアンプ回路１の動作を説明する。
時刻ｔ１〜ｔ４の間は列駆動信号が正の電圧であるため、ソース／シンク信号はシンクを示す、例えば「Ｌ」レベルで入力されている。
時刻ｔ１において、リセット信号が入力されると、コンパレータ１１における各インバータの入力及び出力端子がショートされ、ノードＮsenを含めて、コンパレータ１１の入力端子及び出力端子が閾値の電圧（インバータの論理閾値電圧）となる。
同様に、リセット信号が供給されるとスイッチＳＷ３がオン状態となることにより、蓄積コンデンサＣsmpが基準電位に設定される。
【００３２】
そして、時刻ｔ２において、列駆動信号が正の電圧で供給されると、列駆動信号の電圧レベルと、コンデンサの容量Ｃsenとの値に対応して、ノードＮsenの電位が上昇をはじめ、電圧Ｖａにて収束する。
ここで、電圧Ｖaは、図２において列駆動信号のパルスが与えられた交点のコンデンサの容量と、列駆動信号が与えられていない全てのコンデンサの容量Ｃst1及び寄生容量Ｃst2の和の容量との比率で決定される。
次に、時刻ｔ３において、シンクイネーブル信号と比較イネーブル信号とが入力されることにより（これらの信号は同時に立ち上がる）、シンク用定電流源１２が活性化されて、動作を始める。
【００３３】
このとき、図１０に示すように、ノードＮsenの電位が、シンク用定電流源１２により、電荷が抜かれることで電位が下がり始め、同時に比較イネーブル信号によりコンパレータ１１が切替信号Ａを「Ｈ」レベルで出力する。
切替信号Ａが出力されることにより、スイッチＳＷ１がオン状態となり、蓄積コンデンサＣsmpに対して、シンク用定電流源１２から電流が流れ、電荷が供給されて蓄積されることにより、基準電位に比較して高い電位に上昇を始める。
【００３４】
また、ノードＮsenから電荷が引き抜かれる過程において、時刻ｔｃにおいて、その電位がコンパレータの閾値（コンパレータ基準電位）をクロスした時点(Tc)で、コンパレータ１１の出力が反転して、切替信号Ａの出力が停止し（すなわち、「Ｈ」レベルから「Ｌ」レベルへ立ち下がり）、シンク用定電流源１２の出力と蓄積コンデンサＣsmpとのあいだの電気的接続が遮断され、蓄積コンデンサＣsmpへの電荷供給が停止する。
上述したような動作シーケンスにより、ノードＮsenに発現した電位Ｖaに比例した電位が、蓄積コンデンサＣsmpに、電圧信号Ｖbとして発生させることが可能となる。
【００３５】
次に、時刻ｔ４〜ｔ７の間は列駆動信号が負の電圧であるため、ソース／シンク信号はソースを示す、例えば「Ｈ」レベルで入力されている。
時刻ｔ４において、リセット信号が入力されると、コンパレータ１１における各インバータの入力及び出力端子がショートされ、ノードＮsenを含めて、コンパレータ１１の入力端子及び出力端子が閾値の電圧（インバータの論理閾値電圧）となる。
同様に、リセット信号が供給されるとスイッチＳＷ３がオン状態となることにより、蓄積コンデンサＣsmpが基準電位に設定される。
【００３６】
そして、時刻ｔ５において、列駆動信号が負の電圧で供給されると、列駆動信号の電圧レベルと、コンデンサの容量Ｃsenとの値に対応して、ノードＮsenの電位が下降をはじめ、電圧Ｖｃにて収束する。
ここで、電圧Ｖｃは、シンク状態の場合と同様に、図２において列駆動信号のパルスが与えられた交点のコンデンサの容量と、列駆動信号が与えられていない全てのコンデンサの容量Ｃst1及び寄生容量Ｃst2の和の容量との比率で決定される。
次に、時刻ｔ６において、ソースイネーブル信号と比較イネーブル信号とが入力されることにより（これらの信号は同時に立ち上がる）、ソース用定電流源１３が活性化されて、動作を始める。
【００３７】
このとき、図１０に示すように、ノードＮsenの電位が、ソース用定電流源１３により、電荷が供給されることで電位が上がり始め、同時に比較イネーブル信号によりコンパレータ１１が切替信号Ｂを「Ｈ」レベルで出力する。
切替信号Ｂが出力されることにより、スイッチＳＷ２がオン状態となり、蓄積コンデンサＣsmpに対して、ソース用定電流源１３により電流が流れ、電荷が引き抜かれて放電されることにより、基準電位に比較して低い電位に下降を始める。
【００３８】
また、ノードＮsenに電荷が供給される過程において、時刻ｔｄにおいて、その電位がコンパレータの閾値（コンパレータ基準電位）をクロスした時点で、コンパレータ１１の出力が反転して、切替信号Ｂの出力が停止し（すなわち、「Ｈ」レベルから「Ｌ」レベルへ立ち下がり）、ソース用定電流源１３の出力と蓄積コンデンサＣsmpとのあいだの電気的接続が遮断され、蓄積コンデンサＣsmpからの電荷の放電が停止する。
上述したような動作シーケンスにより、ノードＮsenに発現した電位Ｖｃに比例した電位が、蓄積コンデンサＣsmpに、電圧信号Ｖｄとして発生させることが可能となる。
【００３９】
そして、蓄積コンデンサＣsmpに発生した電圧は、電圧信号Ｖb，Ｖdとして、次のリセット信号がくる前にサンプルホールド回路６に一旦保持された後、マルチプレクサ７を介して、Ａ／Ｄ変換器８へ送られることになる。
また、図８のシンク用定電流原１２のトランジスタＭ３及びＭ４のトランジスタサイズの比率を変更することにより、電圧Ｖａ及びＶｂの比率を変更することが可能である。
同様に、図９のソース用定電流原１３のトランジスタＭ１３及びＭ１４のトランジスタサイズの比率を変更することにより、電圧Ｖｃ及びＶｄの比率を変更することが可能である。
【００４０】
また、蓄積コンデンサＣsmpから、サンプルホールド回路６ヘの電圧信号の転送は、電流増幅を行わずに、蓄積コンデンサＣsmpと、サンプルホールド回路６に保持された容量とのスイッチによる接続で、容量比での分配で行う事も可能であり、トランジスタ数やトランジスタサイズもオペアンプ使用する場合に比べて規模を小さくすることが可能となり、ＩＣ（集積回路）内部で形成する容量の大きさも大幅に削減可能となるとなる。
さらに、図８及び図９で用いた、シンク用及びソース用定電流回路は最も簡単なものであるが、定電流特性のよいカスコードカレントミラー回路も使用することも可能である。
【００４１】
また、図８におけるトランジスタＭ４を分割し、トランジスタサイズの異なる複数のトランジスタＭ４ａ，４ｂ，…にて構成するものである。
そして、分割されたトランジスタサイズ（W/L）を、２のべき乗に重み付けして、電流出力ノードに、各々選択スイッチＳＷ４ａ，ＳＷ４ｂを付加し、オン／オフ状態を、制御信号SELn（ｎ＝１，２，…）により制御して、出力される定電流の大きさをリニアな階段上に可変させることが可能である。
【００４２】
この操作は、回路の最小限の付加で電圧Ｖa／Ｖbの大きさを使用状態において変えることが可能であることを意味し、指紋センサをさまざまな環境下や製造ぱらつきに対応させることが可能となる。
図１１においては、Ｍ４のトランジスタの分割例を示したが、Ｍ２を同様に分割するようにしても、同様の効果が得られる。
さらに、図９のソース用定電流源１３のトランジスタＭ１２及び１４に対しても同様な構成を用いることが可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施形態による指紋センサの構成例を示すブロック図である。
【図２】図１の指紋センサの動作例を示すタイミングチャートである。
【図３】図１における本発明の実施形態によるチャージアンプ回路１の構成例を示すブロック図である。
【図４】図３におけるコンパレータ１１の構成例を示すブロック図である。
【図５】図４におけるコンパレータ１１の構成例を示すブロック図である。
【図６】図４におけるコンパレータ１１の構成例を示すブロック図である。
【図７】図４におけるコンパレータ１１の構成例を示すブロック図である。
【図８】図３のシンク用定電流原１２の構成を示すブロック図である。
【図９】図３のソース用定電流原１３の構成を示すブロック図である。
【図１０】図３のチャージアンプ回路１の動作例を示すタイミングチャートである。
【図１１】図８のシンク用定電流源１３の変形例を説明する概念図である。
【図１２】エリア型のセンサの構造を説明する概念図である。
【図１３】図１２のエリア型センサの等価回路を示す概念図である。
【図１４】図１２における従来のチャージアンプ回路の構成を示すブロック図である。
【符号の説明】
【００４４】
１…チャージアンプ回路
２…演算制御回路
３…センサ部
４…タイミング制御回路
５…列配線駆動回路
６…サンプルホールド回路
７…マルチプレクサ
８…Ａ／Ｄ変換器
１１３，１１４，１１５…ＮＯＴ回路
１１７，１１８…コンデンサ
Ｃsmp…蓄積コンデンサ
Ｍ１，Ｍ２，Ｍ１３，Ｍ１４…トランジスタ（ｎチャンネル型）
Ｍ３，Ｍ４，Ｍ１１，Ｍ１２…トランジスタ（ｐチャンネル型）
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５…スイッチ
【図１】
2005300203.tif 000003
【図２】
2005300203.tif 000004
【図３】
2005300203.tif 000005
【図４】
2005300203.tif 000006
【図５】
2005300203.tif 000007
【図６】
2005300203.tif 000008
【図７】
2005300203.tif 000009
【図８】
2005300203.tif 000010
【図９】
2005300203.tif 000011
【図１０】
2005300203.tif 000012
【図１１】
2005300203.tif 000013
【図１２】
2005300203.tif 000014
【図１３】
2005300203.tif 000015
【図１４】
2005300203.tif 000016