(57)【要約】【課題】半導体素子を破損する危険性をより低減して圧接型半導体装置における熱緩衝板の薄板化を容易に行い得る半導体装置および半導体装置の製造方法を提供する。【解決手段】半導体素子１００を形成し、半導体素子１００の熱膨張係数と略等しい熱膨張係数の半導体材料からなる半導体表面電極（２１０）を形成し、半導体素子１００と半導体表面電極（２１０）とを陽極接合により接合して、半導体表面電極２００を半導体素子１００の表面電極として半導体素子１００上に一体形成した後、半導体表面電極２００の接合面とは反対側の表面を研削して半導体装置を製造する。これにより、圧接型半導体装置においては温度の変化によって半導体素子１００の表面が歪みや磨耗というダメージを受けることが無いうえ、製造時に微細な素子構造を傷つけて破損するなどの危険を回避することができる。【選択図】      図１
2005019740.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子の熱膨張係数と略等しい熱膨張係数の半導体材料からなり、前記半導体素子と陽極接合により接合されて前記半導体素子の表面電極として前記半導体素子上に一体形成された後、該接合面とは反対側の表面を研削した半導体表面電極と、を備えることを特徴とした半導体装置。
【請求項２】
前記半導体表面電極は、単結晶シリコンに高濃度の不純物を導入して形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体表面電極は、前記半導体素子の外周に対応する部位および前記半導体素子のゲート信号電極を取り囲む部位に埋め込み絶縁層を備えることを特徴とする請求項１または２の何れかに記載の半導体装置。
【請求項４】
前記半導体素子と前記半導体表面電極の陽極接合は、前記半導体素子の周辺部においてなされることを特徴とする請求項１〜請求項３の何れか１項に記載の半導体装置。
【請求項５】
前記半導体表面電極には、前記半導体素子の電極部と接する部位にオーミックコンタクトをなす導電性膜が形成されていることを特徴とする請求項１〜請求項４の何れか１項に記載の半導体装置。
【請求項６】
前記半導体表面電極は、前記半導体素子との接合する側の面に凹形状を備え、該凹形状に前記半導体素子の電極部が持つ凸形状を挿入して陽極接合されることを特徴とする請求項１〜請求項５の何れか１項に記載の半導体装置。
【請求項７】
前記半導体表面電極の凹形状内には、前記半導体素子の電極部の凸形状が表面に持つ凹部に対応する部位に凸部が形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記半導体表面電極は、該半導体表面電極の周辺部に形成される可動イオンを含むガラス膜を備え、前記半導体表面電極を負極として該半導体表面電極と前記半導体素子の陽極接合を行うことを特徴とする請求項１〜請求項７の何れか１項に記載の半導体装置。
【請求項９】
前記陽極接合はウェハ状態で一括処理され、該陽極接合後の半導体表面電極の表面側を研削して薄くした後、ダイシング工程を経て複数個に分割されることを特徴とする請求項１〜請求項８の何れか１項に記載の半導体装置。
【請求項１０】
半導体素子を形成する工程と、
前記半導体素子の熱膨張係数と略等しい熱膨張係数の半導体材料からなる半導体表面電極を形成する工程と、
前記半導体素子と前記半導体表面電極を陽極接合により接合して、前記半導体表面電極を前記半導体素子の表面電極として前記半導体素子上に一体形成する工程と、
前記半導体表面電極の接合面とは反対側の表面を研削する工程と、
を備えることを特徴とした半導体装置の製造方法。
【請求項１１】
前記半導体表面電極は、単結晶シリコンに高濃度の不純物を導入して形成されていることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記半導体表面電極を形成する工程は、前記半導体素子の外周に対応する部位および前記半導体素子のゲート信号電極を取り囲む部位に埋め込み絶縁層を形成する工程を備えることを特徴とする請求項１０または１１の何れかに記載の半導体装置の製造方法。
【請求項１３】
前記半導体素子と前記半導体表面電極の陽極接合は、前記半導体素子の周辺部においてなされることを特徴とする請求項１０〜請求項１２の何れか１項に記載の半導体装置の製造方法。
【請求項１４】
前記半導体表面電極を形成する工程は、前記半導体素子の電極部と接する部位にオーミックコンタクトをなす導電性膜を形成する工程を備えることを特徴とする請求項１０〜請求項１３の何れか１項に記載の半導体装置の製造方法。
【請求項１５】
前記半導体表面電極を形成する工程は、前記半導体素子との接合する側の面に凹形状を形成する工程を備え、
前記陽極接合において、前記半導体表面電極の凹形状に前記半導体素子の電極部が持つ凸形状が挿入されることを特徴とする請求項１０〜請求項１４の何れか１項に記載の半導体装置の製造方法。
【請求項１６】
前記半導体表面電極を形成する工程は、前記半導体表面電極の凹形状内に、前記半導体素子の電極部の凸形状が表面に持つ凹部に対応する部位に凸部を形成する工程を備えることを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記半導体表面電極を形成する工程は、前記半導体表面電極の周辺部に可動イオンを含むガラス膜を形成する工程を備え、
前記半導体表面電極を負極として前記陽極接合を行うことを特徴とする請求項１０〜請求項１６の何れか１項に記載の半導体装置の製造方法。
【請求項１８】
前記陽極接合はウェハ状態で一括処理され、該陽極接合後の半導体表面電極の表面側を研削して薄くした後、ダイシング工程を経て複数個の半導体装置に分割することを特徴とする請求項１０〜請求項１７の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、素子を破損する危険性をより低減して圧接型半導体装置における熱緩衝板の薄板化を容易に行い得る半導体装置および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
大電力を制御するためのパワー半導体装置としては、半導体素子の上下面から金属の電極ブロックで挟んで加圧接触することによって電気接続をする圧接型半導体装置が一般的に知られている。このため、半導体基板としてＳｉＣ（シリコンカーバイト）を用いたパワー半導体素子の実装方法に、この圧接型半導体装置を適用することが容易に考えられる。然るに、ＳｉＣの利点を十分に生かすためには、高温での使用が求められるため、その信頼性を確保することが必要である。従来の圧接型半導体装置を高温で使用する場合に問題となる点として、素子表面と電極材との熱膨張差による素子表面の磨耗故障が挙げられる。
【０００３】
このため、従来は半導体素子と電極ブロックの間に熱膨張係数の小さなＭｏ（モリブデン）やＷ（タングステン）などの金属を熱緩衝板として挿入する構造となっていた。しかしながら、熱緩衝板といえども半導体基板と熱膨張率に差があるため、ＳｉＣデバイスの適用に伴って装置の使用温度が上がることにより、素子表面の磨耗故障が発生してしまうのである。
【０００４】
この問題点を改善できるパワー半導体装置の従来例としては、例えば、特開平１１−２６０９７９号公報に記載の圧接型半導体装置がある。これは、熱緩衝板として半導体素子の主材料であるＳｉ（シリコン）を用いる構造とし、熱膨張率の差を無くして、半導体素子の表面金属の磨耗など半導体素子への物理的ダメージを小さくする構造としたものである。
【０００５】
【特許文献１】
特開平１１−２６０９７９号公報
【０００６】
【発明が解決しようとする課題】
この特許文献１に開示された従来例は、現在のＳｉ系の半導体素子への適用を想定して考案されており、現状の半導体素子の特性には十分有効であると考えられる。しかしながら、ＳｉＣパワー素子の特性を考慮した場合、その適用は必ずしも容易なものではない。その理由として、組立ての難易性が挙げられる。
【０００７】
熱緩衝板に使用するＳｉはＰ（リン）やＢ（ボロン）を不純物として高濃度に導入して、電気抵抗率を１０−３［Ωｃｍ］程度に低減することが可能である。一方、パワー半導体素子のシート抵抗値はＳｉＣの将来の目標値が１［ｍΩｃｍ―２］未満（現在の１０００［Ｖ］級のＩＧＢＴで１０［ｍΩｃｍ―２］）とされており、さらにその電気抵抗値に対して１［％］以下が電極の抵抗値として許容されると考えると、Ｓｉ熱緩衝板の厚さとしては数十［μｍ］が適応な範囲だと考えられる。なお、現在、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）の場合には、抵抗値がＳｉＣの将来の目標値に対して１桁ほど大きいため、数百［μｍ］厚さのＳｉ熱緩衝板が適用可であることから、従来の金属熱緩衝板と置き換えても特別問題は発生しないものと考えられる。
【０００８】
一方、Ｓｉウェハの薄板化技術においては、厚さ数十［μｍ］程度になると、研削工程でウェハに反りが発生して均一な研削ができなくなる、あるいはダイシング工程のチッピングで破損しやすい、などにより製造の困難度が顕在化するようになるため、Ｓｉ熱緩衝板を数十［μｍ］に薄板化することは容易でない。また、Ｓｉ熱緩衝板が薄く、機械強度も低いため、半導体装置の組立て時の取り扱いが容易でない。特に、圧接型半導体装置のように厚さ方向に力を加える製造方法においては、Ｓｉ熱緩衝板の薄板化により破損の危険性が高まり、今まで以上に部品の厚み方向の加工精度（平坦度）および組立て精度が要求される。
【０００９】
さらに、近年のパワー半導体素子自体も、電気抵抗の低減の観点から同様に薄板化が進められているため、パワー半導体素子自体の圧接型半導体装置への適応も難しくなりつつある。つまり、薄いパワー半導体素子と薄いＳｉ熱緩衝板を重ねて組立てるためには高い組立て精度が要求される。
【００１０】
また、圧接型半導体装置の信頼性を高めるための方法として、半導体素子の両面を熱膨張率の小さい金属熱緩衝板で挟むことが有効であるため、金属熱緩衝板、Ｓｉ熱緩衝板、半導体素子および金属熱緩衝板を順次重ねる構造が現実的であるが、積層数が増えることにより更に組立ての困難度が高くなる。
【００１１】
しかも、複数個のパワー半導体素子を単一ケースに収める場合には、パワー半導体素子全てに均一に組立を行わなければならず、荷重のバランスが崩れるとＳｉ熱緩衝板または半導体素子が容易に割れてしまうため、更に困難度が高くなる。
【００１２】
特に３端子半導体素子上には、信号電極用接続端子と主電極用接続端子が狭い間隔で配置されているため、パワー半導体素子に対してＳｉ熱緩衝板を精度良く位置合せしなければならないのであるが、薄い半導体素子と薄いＳｉ熱緩衝板を高い位置精度で組み立てることは困難度が高い。
【００１３】
これらの組み立て工程においては、寸法精度の高いケースと寸法精度の高い治具により位置決めを行うため、高価なケースを使用することになる。また、パワー半導体素子の表面は裸の状態で上記組立てを行わなければならないため、組立て途中で素子表面を傷つけて破損する危険性もある。また、組立て後に輸送などで振動や衝撃を与えると熱緩衝板が動いてしまい、半導体素子に悪影響を与える。
【００１４】
本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、半導体素子を破損する危険性をより低減して圧接型半導体装置における熱緩衝板の薄板化を容易に行い得る半導体装置および半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明は、半導体素子と、前記半導体素子の熱膨張係数と略等しい熱膨張係数の半導体材料からなり、前記半導体素子と陽極接合により接合されて前記半導体素子の表面電極として前記半導体素子上に一体形成された後、該接合面とは反対側の表面を研削した半導体表面電極と、を備えることを特徴とする。
【００１６】
【発明の効果】
本発明に係る半導体装置および半導体装置の製造方法では、半導体素子を形成し、半導体素子の熱膨張係数と略等しい熱膨張係数の半導体材料からなる半導体表面電極を形成し、半導体素子と半導体表面電極を陽極接合により接合して、半導体表面電極を半導体素子の表面電極として半導体素子上に一体形成した後、半導体表面電極の接合面とは反対側の表面を研削して半導体装置を製造することとしたので、圧接型半導体装置においては温度の変化によって半導体素子（素子部）の表面が歪みや磨耗というダメージを受けることが無いうえ、製造時に微細な素子構造を傷つけて破損するなどの危険を回避することができる。また、半導体表面電極と半導体素子の接合により強度が高くなるため、加圧時においても破損する危険が低減される。また、半導体表面電極を半導体素子上に一体形成して全体の厚みが増すため、熱緩衝板としての半導体表面電極を薄くする工程が容易に行える。
【００１７】
【発明の実施の形態】
以下、本発明の半導体装置および半導体装置の製造方法の実施の形態について、〔第１の実施形態〕、〔第２の実施形態〕、〔第３の実施形態〕の順に図面を参照して詳細に説明する。
【００１８】
各実施形態の具体的な説明に入る前に、まず、Ｓｉ熱緩衝板として半導体表面電極を用いる場合に許容される電気抵抗値について考察した後、適用可能な半導体表面電極の厚みを導いておく。
【００１９】
Ｓｉのバルク材の電気抵抗率は不純物の濃度に依存するが、Ｓｉの半導体としての特性を保持した上での理論上の最小の電気抵抗率は１０―４［Ωｃｍ］程度（３００［Ｋ］）ということが広く知られている。この値はＳｉにＰ（リン）やＢ（ボロン）などの不純物を１０―２１［ｃｍ―３］程度の高濃度に導入した場合の電気抵抗率であり、不純物の導入を高濃度にするに従い不純物の活性化が起こりにくくなるため、更なる電気抵抗の減少は望み難い。また、これらの低抵抗部分は薄い層状に形成することは出来るが、バルク全体として低い電気抵抗率にすることは難しく、現実的に製造できる高濃度基板の最小電気抵抗率としては、１０―３［Ωｃｍ］（１０―２０［ｃｍ―３］）程度が妥当と考える。
【００２０】
次に、この半導体表面電極を用いる場合に許容される電気抵抗値に関して考える。パワー半導体素子はその電気抵抗によって損失を生じるため、如何に電気抵抗を低減するかということに目標を置いて開発が行われている。このため、半導体表面電極の使用においてはその電気抵抗値がパワー半導体素子の抵抗値に対して十分小さいことが必要である。
【００２１】
パワー半導体素子の電気抵抗はチャネル抵抗＋コンタクト抵抗＋配線抵抗の順番で大きく、その殆どがチャネル抵抗である。なお、最近のＩＧＢＴの単位面積当りのオン抵抗は１０―２［Ωｃｍ―２］程度であり、ＳｉＣを用いたパワー半導体素子の目標とするオン抵抗は５〜１０×１０―４［Ωｃｍ―２］程度とされている。ＳｉＣの実用的なコンタクト抵抗値は１０―６［Ωｃｍ２］以下（従来のＳｉのコンタクト抵抗は１０―６〜１０―７［Ωｃｍ２］程度）とされており、チップ面積に占めるコンタクトの開口率が２０〜３０［％］あるものとして、チップ当りの実質的なコンタクト抵抗は３〜５×１０―６［Ωｃｍ―２］程度と考えられる。このため、ＳｉＣを用いたパワー半導体素子の目標とするオン抵抗に対して、コンタクト部の抵抗値は１［％］以下と小さいことがわかる。一方、半導体表面電極の抵抗値もこの程度に小さければ十分適用可能だと考えられる。
【００２２】
このため、半導体表面電極の電気抵抗率を１×１０―３［Ωｃｍ］と仮定して、単位面積当りの抵抗値が５×１０―６［Ωｃｍ−２］程度となるための厚みを求めると、５０［μｍ］程度ということが判る。このため、半導体表面電極の厚みは数〜５０［μｍ］程度であれば適用が可能である。なお、現状のＩＧＢＴでは、更に１桁以上電気抵抗値が大きいため、半導体表面電極の電気抵抗値を大きくして適用することができ、半導体表面電極の厚みを増して強度を高めたり、あるいは不純物の導入量を下げて、半導体表面電極の製造を容易にすることができる。
【００２３】
〔第１の実施形態〕
図１は、本発明の第１の実施形態に係る半導体装置の構造を示す断面図である。
【００２４】
同図において、本実施形態の半導体装置は、半導体素子１００と、半導体素子１００の熱膨張係数と略等しい熱膨張係数の半導体材料からなり、半導体素子１００と陽極接合により接合されて半導体素子１００の表面電極として半導体素子１００上に一体形成された後、該接合面とは反対側の表面を研削した半導体表面電極２００と、を備えた構造である。
【００２５】
半導体素子１００において、１０１は半導体基板、１０２はロコス酸化膜、１０３はパッシベーション膜、１０４はポリシリコン薄膜、１０５はオーミックコンタクト用の金属膜、１０６はガードリング、１１０は素子部である。なお、素子部１１０はエミッタ拡散電極１１１、ゲートポリシリコン膜１１２、絶縁膜１１３、エミッタ金属電極１１４およびゲート金属電極１１５を備えており、ゲート金属電極１１５は他と離れて設置されている。
【００２６】
また、半導体表面電極２００において、２１０はシリコン基板（熱緩衝電極板）、２１１はパイレックス（登録商標）ガラス膜、２１２は接合面側の凹形状、２１３，２１４はオーミックコンタクト用の薄い金属膜、２１５は絶縁保護膜、２１６はシリコン酸化膜である。
【００２７】
図１においては、半導体基板１０１の一方の主面（上側）に素子部１１０が形成されている。素子部１１０の周辺部にはガードリング１０６とロコス酸化膜１０２が形成され、パッシベーション膜１０３により覆われている。また、パッシベーション膜１０３上の外周部には陽極接合のためのポリシリコン薄膜１０４が選択的に形成されている。さらに、半導体基板１０１の裏面はオーミックコンタクトのための薄い金属膜１０５で覆われている。
【００２８】
シリコン基板（熱緩衝電極板）２１０は、高濃度の不純物が導入された単結晶Ｓｉで形成さている。シリコン基板（熱緩衝電極板）２１０の周辺部にはパイレックス（登録商標）ガラス膜２１１が形成されており、半導体基板１０１の周辺のポリシリコン薄膜１０４と陽極接合により接合されている。また、シリコン基板（熱緩衝電極板）２１０は、半導体素子１００の素子部１１０と接する部分に凹形状２１２が形成されており、該凹形状２１２が素子部１１０のエミッタ金属電極１１４およびゲート金属電極１１５の凸形状を収納する構造となっている。なお、凹形状２１２には、オーミックコンタクトのための薄い金属膜２１３が形成され、エミッタ金属電極１１４およびゲート金属電極１１５とそれぞれ電気的に接続されている。また、シリコン基板（熱緩衝電極板）２１０の接合面の反対側の表面も、オーミックコンタクトのための薄い金属膜２１４で覆われおり、更に外周部は絶縁保護膜２１５により覆われている。また、シリコン基板（熱緩衝電極板）２１０の側端部およびゲート金属電極１１５の周囲には、シリコン酸化膜２１６が形成されており、これによりゲート金属電極１１５は電気的に分離されている。
【００２９】
次に、本実施形態の半導体装置の製造方法について説明する。図２および図３は本実施形態の半導体装置の製造方法を説明する断面図であり、図２（ａ）〜（ｅ）は半導体表面電極２００となるシリコン基板（熱緩衝電極板）２１０の製造工程を、また図３（ｆ）〜（ｉ）は陽極接合以降の半導体装置の製造工程をそれぞれ段階的に説明する。
【００３０】
まず、図２（ａ）に示すように、熱緩衝電極板とするシリコン基板２１０ａを準備する。
【００３１】
次に、図２（ｂ）に示す工程では、シリコン基板２１０ａに対してトレンチエッチングにより溝加工を施す。ここで、エッチングの部位はパワー半導体素子のスクライブに対応する部分とゲート信号電極を囲む部分で、その深さは後の研削工程で削り取る電極板部に達する深さとする。この溝にシリコン酸化膜を形成して不要な部分を取除き、溝にシリコン酸化膜２１６が埋められた構造とする。
【００３２】
次に、図２（ｃ）に示す工程では、シリコン基板２１０ｂの溝を形成したのと同じ面にレジストを塗布し、フォト工程およびエッチング工程によってシリコン基板２１０ｂの所望の位置に凹形状２１２を形成する。このエッチングは、例えば化学エッチングを用いてもよく、ＫＯＨなどのアルカリ溶液を用いて異方性のエッチングを行うことができ、膜厚を精度よく制御することができる。また、エッチング面は（１１１）面に沿ったものとなるので垂直面とのなす角度は３５．８［度］になり、外側からの押圧力を効果的に受け止め、せん断による破壊を起こりにくくする効果も期待できる。さらに、シリコン基板２１０ｃに高濃度（１０―２０［ｃｍ―３］）のＰ（りん）などを不純物として導入する。
【００３３】
次に、図２（ｄ）に示す工程では、パイレックス（登録商標）ガラス膜２１６を、例えばスパッタによりシリコン基板２１０ｃに１〜２［μｍ］程度形成する。その後、陽極接合に使用しない不要部分のパイレックガラス膜は、エッチングにより除去する。
【００３４】
さらに、図２（ｅ）に示す工程では、シリコン基板２１０ｄの凹形状２１２を形成した面に、Ｎｉ（ニッケル）やＴｉ（チタン）などの金属膜を蒸着し、半導体素子１００の電極部、即ちエミッタ金属電極１１４およびゲート金属電極１１５に対向する部分に金属膜２１３を残すようにして、不要な部分をエッチングにより取り去る。
【００３５】
次に、図３（ｆ）に示す工程では、半導体素子１００となる素子部１１０が形成された半導体基板１０１ｆと、半導体表面電極２００となるシリコン基板２１０ｆとを陽極接合する。ここで、陽極接合について図４を参照して説明する。図４（ａ）は半導体基板１０１ｆとシリコン基板２１０ｆをウェハ状態で一括して陽極接合する様子を説明する斜視図であり、図４（ｂ）は陽極接合時の半導体基板１０１ｆとシリコン基板２１０ｆの位置関係を説明する断面図である。
【００３６】
図４（ａ）に示すように、ヒータブロック３２１の上に半導体素子ウェハ３０１（半導体基板１０１ｆ）を設置し、該半導体素子ウェハ３０１上に半導体表面電極ウェハ３１０（シリコン基板２１０ｆ）を重ねて配置し、半導体表面電極ウェハ３１０の上から重りなどにより圧力を印加する。次に、ヒータブロック３２１の温度を２００〜４００［℃］に加熱し、半導体素子ウェハ３０１を電源３２２の陽極側に、半導体表面電極ウェハ３１０を電源３２２の陰極側にそれぞれ接続して、３００〜４００［Ｖ］程度の電圧を印加して陽極接合を行う。
【００３７】
半導体素子ウェハ３０１（半導体基板１０１ｆ）と半導体表面電極ウェハ３１０（シリコン基板２１０ｆ）の配置の際には、図４（ｂ）に示すように、半導体基板１０１ｆ上のポリシリコン薄膜１０４とシリコン基板２１０ｆのパイレックス（登録商標）ガラス膜２１１が接するように配置する。なお、このようにウェハ状態で赤外線カメラを使用してアライメントを行えば、或いは半導体基板１０１ｆがＳｉＣ基板の場合はＳｉＣ基板が可視光を透過するため、ＳｉＣ基板側からアライメントを行うことができ、μｍ単位の精度で一括した接合が行える。また、真空中で陽極接合を行えば、半導体基板１０１ｆとシリコン基板２１０ｆに囲まれた空間を真空にすることもできる。
【００３８】
なお、陽極接合時に、エミッタ金属電極１１４と金属膜２１３の表面を接することにより、電気的に接続はされるが、金属表面に酸化膜や汚れが付着している場合は、これらが電気接続を邪魔するのでその分電気接続は弱くなってしまう。このため、陽極接合時に圧力をかけることにより、エミッタ金属電極１１４と金属膜２１３の表面が押されて互いに変形し、酸化膜が割れて新しい金属表面が露出して金属同士の接合ができるようにする。また、陽極接合時の加熱により該金属接合はより強い金属結合になるため、加圧および加熱しながら陽極接合することにより、機械的接合と良好な電気接続が同時におこなわれることになる。また、金属表面の接触部の酸化膜ないし汚れの破壊度に依存して電気接続が良好になされることから、従来の超音波接合のように、半導体表面電極ウェハ３１０（シリコン基板２１０ｆ）の上から超音波を印加した後に、陽極接合で半導体装置の周辺部を接合することにより、金属表面の接触部分の酸化膜ないし汚れの破壊度を増して、更に強力に電気的な接合を行うようにしてもよい。
【００３９】
なお、陽極接合にはパイレックス（登録商標）ガラスを用いることが広く知られており、本実施形態では、パイレックス（登録商標）ガラス膜２１１を用いた半導体素子ウェハ３０１（半導体基板１０１ｆ）と半導体表面電極ウェハ３１０（シリコン基板２１０ｆ）の陽極接合の方法を説明した。パイレックス（登録商標）ガラス膜２１１以外の他の可動イオンを含むガラス膜を用いてもよく、種々の変形が可能である。さらに、シリコン基板同士の陽極接合の詳細については、Ｓｅｎｓｏｒ  ａｎｄ  Ａｃｔｕａｔｏｒｓ，Ａ２１−Ａ２３（１９９０）９３１を参照されたい。
【００４０】
次に、図３（ｇ）に示す工程では、陽極接合した半導体基板１０１ｆとシリコン基板２１０ｆについて、シリコン基板２１０ｆの接合面とは反対側の表面を、所定の厚さまで研削またはエッチングした後に研磨する。同様に、半導体基板１０１ｆの裏面についても所定の厚さまで研削またはエッチングした後に研磨して半導体基板１０１ｆを薄くする。この時、素子部１１０は半導体表面電極２００となるシリコン基板２１０ｆにより保護されて微細構造が露出しないため、素子部１１０の表面を傷つけて破損する危険性が無い。また、シリコン基板２１０ｆの厚みの分だけ半導体基板１０１ｆの強度が高くなるため、半導体基板１０１ｆの裏面を薄く削る工程を容易に行うことができ、半導体素子１００の電気抵抗を低減することができる。
【００４１】
また、シリコン基板２１０ｆの表面を研削することにより、埋め込まれていたシリコン酸化膜２１６が露出することになるが、これにより、各パワー半導体素子１００に対応する半導体表面電極２００が絶縁分離され、またゲート金属電極１１５も絶縁分離されることになる。
【００４２】
このような研削工程の後、シリコン基板２１０ｆの表面および半導体基板１０１ｆの裏面に、Ｎｉ（ニッケル）等の金属膜２１４，１０５を蒸着してオーミックコンタクトを形成する。なお、シリコン基板２１０ｆの表面側の金属膜２１４については、シリコン酸化膜２１６の部分をエッチングにより取除く。ここで、金属膜２１４，１０５は１種類の金属にこだわるものではなく、シリコンとのオーミックコンタクトを取り易い金属膜の上に、酸素に対して安定で酸化しにくい金属膜を重ねて蒸着した構造としてもよい。また、各金属電極１１４，１１５および各金属膜２１３，２１４と、その下地であるシリコン（半導体基板）とのオーミックコンタクトをとるために、各金属電極および各金属膜の下に高濃度の不純物拡散を行なってもよいが、本実施形態では図示並びにその詳細な説明については省略する。
【００４３】
さらに、金属膜２１４，１０５形成の後に、シリコン基板２１０ｆの表面にポリイミド等の絶縁保護膜２１５を形成する。この絶縁保護膜２１５は、パワー半導体素子の外周部に相当する部分を残してエッチングで取除かれる。
【００４４】
次に、図３（ｈ）に示す工程では、ダイシングによりパワー半導体装置を分割して、図３（ｉ）に示すようなチップ状にする。半導体表面電極２００となるシリコン基板２１０ｆのスクライブに対応する部分には、シリコン酸化膜２１６が埋め込まれていて、研削によってこのシリコン酸化膜２１６が表面に露出している。このため、このシリコン酸化膜２１６を基準にアライメントを行えば容易にダイシングを行うことができる。また、ダイシング・ブレードの厚さをシリコン酸化膜２１６の厚みより薄くすることにより、切り離してチップ状とした半導体装置の半導体表面電極２００の側端面はシリコン酸化膜２１６により覆われている構造とすることができる。
【００４５】
以上説明したように、本実施形態の半導体装置および半導体装置の製造方法では、半導体素子１００となる半導体基板１０１ｆを形成し、半導体素子１００の熱膨張係数と略等しい熱膨張係数の半導体材料（シリコン）からなる半導体表面電極（シリコン基板２１０ｆ）を形成し、半導体基板１０１ｆとシリコン基板２１０ｆを陽極接合により接合して、半導体表面電極２００を半導体素子１００の表面電極として半導体素子１００上に一体形成した後、半導体表面電極（シリコン基板２１０ｆ）の接合面とは反対側の表面を研削して半導体装置を製造することとしたので、圧接型半導体装置においては温度の変化によって半導体素子１００（素子部１１０）の表面が歪みや磨耗というダメージを受けることが無いうえ、製造時に微細な素子構造を傷つけて破損するなどの危険を回避することができる。
【００４６】
また、半導体表面電極２００と半導体素子１００の接合により強度が高くなるため、加圧時においても破損する危険が低減される。また、半導体表面電極２００を半導体素子１００上に一体形成して全体の厚みが増すため、半導体表面電極２００を薄くする工程が容易に行える。またこの時、半導体素子１００側の半導体基板１０１ｆの裏面も薄く削る工程を容易に行うことができ、半導体素子１００の抵抗値を低減できる。また、半導体素子１００の素子部１１０表面が露出しないため、研削時に素子を傷つけて破損する危険が回避される（請求項１，１０の効果）。
【００４７】
また、半導体表面電極２００は単結晶シリコンに高濃度の不純物を導入して形成されているので、使用可能な範囲に半導体表面電極２００の電気抵抗を下げることができる（請求項２，１１の効果）。
【００４８】
また、半導体素子１００（半導体基板１０１ｆ）と半導体表面電極２００（シリコン基板２１０ｆ）の陽極接合は、半導体素子１００の周辺部においてなされることとしたので、微細な半導体素子１００の素子部１１０が接合部分と切り離されて接合による応力などの影響を受けることがない（請求項３，１２の効果）。
【００４９】
また、半導体表面電極２００は、半導体素子１００の外周に対応する部位および半導体素子１００のゲート信号電極１１５を取り囲む部位に埋め込み絶縁層としてシリコン酸化膜２１６を備える構造としたので、ゲート信号部を電気的に分離することができると共に、ダイシングによりチップ分割した際に半導体表面電極２００の端部を絶縁材で被う構造となり、端部での絶縁を行うことができる（請求項４，１３の効果）。
【００５０】
また、半導体表面電極２００には、半導体素子１００の電極部１１４，１１５と接する部位にオーミックコンタクトをなす導電性膜として金属膜２１３が形成されているので、コンタクト部分の表面の酸化による電気抵抗の増大を回避することができる（請求項５，１４の効果）。
【００５１】
また、半導体表面電極２００は、半導体素子１００と接合する側の面にエッチングにより形成される凹形状２１２を備え、該凹形状２１２に半導体素子１００の電極部１１４，１１５が持つ凸形状を挿入して陽極接合されるので、半導体素子１００表面における電極部１１４，１１５の出っ張りと半導体素子１００の周辺部との段差に応じて、半導体表面電極２００の凹形状２１２の凹量を調整することにより、半導体素子１００表面における電極部１１４，１１５の出っ張りを吸収して電気接続を行うと共に、周辺部は確実な接合を行うことができる（請求項６，１５の効果）。
【００５２】
また、半導体表面電極２００は、該半導体表面電極２００の周辺部に形成される可動イオンを含むガラス膜としてパイレックス（登録商標）ガラス膜２１１を備え、半導体表面電極２００を負極として半導体素子１００との陽極接合を行うこととしたので、半導体製造プロセスと相性が良い製造工程を構成できるとともに、半導体プロセスの製造精度で半導体素子１００と半導体表面電極２００の接合を行うことができる。また、電極部１１４，１１５の表面に酸化膜が無い状態で、かつ、陽極接合を真空中で行えば、半導体素子１００の素子部１１０が安定し、高温での使用も可能となる（請求項８，１７の効果）。
【００５３】
さらに、陽極接合はウェハ状態で一括処理され、該陽極接合後の半導体表面電極２００の表面側を研削して薄くした後、ダイシング工程を経て複数個に分割されるので、多数の半導体装置を一度に作製することができ、かつ、半導体素子１００側の基板と貼り合せることにより全体の厚みが増すため、半導体表面電極２００を薄くする工程を容易に行うことができる。またこの時、半導体素子１００側の基板についても研削によって薄くする工程を容易に行うことができ、半導体素子１００の抵抗値を低減することができる。さらに、半導体素子１００の素子部１１０表面が露出しないため、研削時に素子部１１０を傷つけて破損する危険が回避される（請求項９，１８の効果）。
【００５４】
なお、本実施形態の半導体装置および半導体装置の製造方法の変形例として、半導体素子１００の周辺のロコス酸化膜１０２またはパッシベーション膜１０３を厚く形成する場合や、半導体表面電極２００のパイレックス（登録商標）ガラス膜２１１を厚く形成する場合には、半導体表面電極２００の半導体素子１００と接合する側の面に凹形状２１２を形成するエッチング工程（図２（ｃ）参照）を省略して、平板の半導体表面電極２００に直接パイレックス（登録商標）ガラス膜２１１を形成すればよいため、製造工程を簡略化することができる。
【００５５】
〔第２の実施形態〕
図５は、本発明の第２の実施形態に係る半導体装置の構造を示す断面図である。
【００５６】
第１の実施形態でも示したように（図１参照）、半導体素子１００において、素子部１１０のエミッタ金属電極１１４の表面は、電極下部の構造の影響を受けて部分的に凹形状が形成されている。そこで、本実施形態は、半導体表面電極２００の半導体素子１００と接合する側の面に形成された凹形状２１２において、半導体素子１００のエミッタ金属電極１１４表面の凹形状に対応する位置に凸部を形成し、これら凸凹を噛み合わせて良好な電気接合を得るようにしたものである。
【００５７】
図５では、半導体素子１００のエミッタ金属電極１１４近傍の断面のみを示して、それ以外のゲート金属電極１１５や周辺部については、第１の実施形態と同様であるため省略している。
【００５８】
同図において、本実施形態の半導体装置は、半導体素子１００と、半導体素子１００の熱膨張係数と略等しい熱膨張係数の半導体材料からなり、半導体素子１００と陽極接合により接合されて半導体素子１００の表面電極として半導体素子１００上に一体形成された後、該接合面とは反対側の表面を研削した半導体表面電極４００と、を備えた構造である。
【００５９】
半導体素子１００について参照符号は第１の実施形態と同様であるので省略する。半導体表面電極４００において、４１０はシリコン基板（熱緩衝電極板）、４１３，４１４はオーミックコンタクト用の薄い金属膜、４１７は接合面側の凹形状内に形成された凸部である。
【００６０】
第１の実施形態と同様に、シリコン基板（熱緩衝電極板）４１０には、半導体素子１００の素子部１１０と接する部分に凹形状が形成されて、該凹形状が素子部１１０のエミッタ金属電極１１４およびゲート金属電極１１５の凸形状を収納する構造となっている。但し、本実施形態では、半導体素子１００のエミッタ金属電極１１４と接する凹形状において、該エミッタ金属電極１１４表面の凹形状に対応する位置に凸部４１７が形成されており、陽極接合時に、凸部４１７とエミッタ金属電極１１４表面の凹形状とが噛み合わさるようにした構造となっている。
【００６１】
次に、本実施形態の半導体装置の製造方法について説明する。図６は本実施形態の半導体装置の製造方法におけるエレクトロケミカルエッチング工程を段階的に説明する断面図である。つまり、本実施形態の製造方法は、第１の実施形態の製造方法（図２および図３参照）において、図２（ｃ）のエッチング工程が異なることから、図２（ｃ）を図６（ｃ１）〜（ｃ３）に置き換えて、その他の工程については第１の実施形態の説明を参照するものとして省略する。但し、図２（ａ）で準備するシリコン基板はＰ型基板にＮ型エピタキシャル層を成長させた基板である。
【００６２】
図６（ｃ１）に示す工程では、Ｐ型基板にＮ型エピタキシャル層を成長させた基板において、Ｐ型基板を所望の厚さに研削した後、半導体素子１００のエミッタ金属電極１１４表面の凹形状に対向する部分に、開口するパターンのレジストマスクを形成する。
【００６３】
次に、図６（ｃ２）に示す工程では、ＫＯＨなどのアルカリ溶液を用いてエレクトロケミカルエッチングによりＰ型基板部分をエッチングする。エッチング面は（１１１）面に沿ったものとなるので垂直面と３５．８［度］の角度をなす面による凹形状が形成される。エッチングが進行すると隣同士の凹形状が連結し始め、凹形状の中に断面が三角形状の凸部４１７が形成される。
【００６４】
つまり、Ｎ型エピタキシャル層はエレクトロケミカルエッチングの速度が遅く殆どエッチングされないため、凹形状の深さはＰ型基板の厚さで終焉し、エッチングの時間制御により、図６（ｃ３）に示す如く凹形状の中に所望の大きさの凸部４１７を形成することができる。
【００６５】
さらに、図６（ｃ３）に示す工程では、形成された基板に高濃度（１０―２０［ｃｍ―３］）のＰ（リン）などを不純物として導入する。これ以降の工程は、第１の実施例における図２（ｄ）以降と同様である。
【００６６】
以上説明したように、本実施形態の半導体装置および半導体装置の製造方法では、半導体表面電極の凹形状内に、半導体素子の電極部の凸形状が表面に持つ凹部に対応する部位に凸部を形成したので、半導体素子と半導体表面電極の陽極接合において、半導体表面電極の凸部４１７と半導体素子１００のエミッタ金属電極１１４表面の凹形状とが噛み合うことにより、確実な電気接続を行うことができる（請求項７，１６の効果）。
【００６７】
〔第３の実施形態〕  続いて、第１の実施形態の半導体装置を圧接型半導体装置に適用した場合について説明する。図７は、本発明の第３の実施形態に係る圧接型半導体装置の構造を示す断面図である。
【００６８】
同図において、５００は第１の実施形態の半導体装置でパワー半導体装置、５０１は上部金属電極、５０２は上部熱緩衝板、５０３は下部熱緩衝板、５０４は下部金属電極、５０５はゲート信号引き出し電極、５０６は絶縁部材である。
【００６９】
パワー半導体装置５００に接する面には、熱膨張率の小さなＭｏなどの熱緩衝金属板５０２，５０３を上下に配置する。上部熱緩衝板５０２の上には上部金属電極５０１を配置し、下部熱緩衝板５０３の下には下部金属電極５０４を配置し、図示しない外部押圧装置により上下に圧力を印加する。ゲート信号引き出し電極５０５は、一端がパワー半導体装置５００の半導体表面電極２００のゲートに対応する部分に接触しており、弾性的な絶縁材５０６を介して上部金属電極５０１の押圧力が印加されている。また、ゲート信号引き出し電極５０５の他端は、パワー半導体装置５００が内包されるケースのゲート信号端子に接続される。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の構造を示す断面図である。
【図２】第１の実施形態の半導体装置の製造方法を説明する断面図であり、（ａ）〜（ｅ）は半導体表面電極となるシリコン基板（熱緩衝電極板）の製造工程を段階的に説明する。
【図３】第１の実施形態の半導体装置の製造方法を説明する断面図であり、（ｆ）〜（ｉ）は陽極接合以降の半導体装置の製造工程を段階的に説明する。
【図４】（ａ）は半導体基板とシリコン基板をウェハ状態で一括して陽極接合する様子を説明する斜視図であり、（ｂ）は陽極接合時の半導体基板とシリコン基板の位置関係を説明する断面図である。
【図５】本発明の第２の実施形態に係る半導体装置の構造を示す断面図である。
【図６】第２の実施形態の半導体装置の製造方法におけるエレクトロケミカルエッチング工程を段階的に説明する断面図である。
【図７】本発明の第３の実施形態に係る圧接型半導体装置の構造を示す断面図である。
【符号の説明】
１００  半導体素子
１０１  半導体基板
１０２  ロコス酸化膜
１０３  パッシベーション膜
１０４  ポリシリコン薄膜
１０５  裏面金属膜
１０６  ガードリング
１１０  素子部
１１１  エミッタ拡散電極
１１２  ゲートポリシリコン
１１３  絶縁膜
１１４  エミッタ金属電極
１１５  ゲート金属電極
２００，４００  半導体表面電極
２１０，４１０  熱緩衝電極板
２１１  パイレックス（登録商標）ガラス膜
２１２  凹形状（熱緩衝電極板）
２１３，４１３  裏面金属膜（熱緩衝電極板）
２１４，４１４  表面金属膜（熱緩衝電極板）
２１５  絶縁保護膜
２１６  シリコン酸化膜
４１７  凸部
５００  第１の実施形態の半導体装置
５０１  上部金属電極
５０２  上部熱緩衝金属電極
５０３  下部熱緩衝金属電極
５０４  下部金属電極
５０５  ゲート信号引き出し電極
５０６  絶縁部材
【図１】
2005019740.tif 000003
【図２】
2005019740.tif 000004
【図３】
2005019740.tif 000005
【図４】
2005019740.tif 000006
【図５】
2005019740.tif 000007
【図６】
2005019740.tif 000008
【図７】
2005019740.tif 000009