(57)【要約】【課題】  ２次電池の過電流保護回路において、放電時および充電時における過電流保護を開始する電流値の精度を向上させる。【解決手段】  過電流を検出する検出手段の過電流検出結果に基づきスイッチング素子をオン・オフして過電流の遮断制御を行う過電流保護回路において、過電流を検出する検出手段の構成として、スイッチング素子（第１，第２のスイッチング素子Ｍ１，Ｍ２）と直列に接続された高精度な検知抵抗Ｒ３における電圧降下と予め定められた基準電圧（第１，第２の基準電圧Ｖｓ１，Ｖｓ２）とを比較する比較手段（第１，第２のコンパレータＣＭＰ１，ＣＭＰ２）と、この比較手段の比較結果で検知抵抗Ｒ３における電圧降下が基準電圧（第１，第２の基準電圧Ｖｓ１，Ｖｓ２）を超えると、スイッチング素子（第１，第２のスイッチング素子Ｍ１，Ｍ２）をオフして、このスイッチング素子（第１，第２のスイッチング素子Ｍ１，Ｍ２）および検知抵抗Ｒ３を介して流れる電流を遮断する制御手段（インバータＩＮＶ１〜４）とを設ける。【選択図】        図１
2005168159.tif 000002
【特許請求の範囲】
【請求項１】
過電流を検出する検出手段と、該検出手段の過電流検出結果に基づきオン・オフして過電流の遮断制御を行うスイッチング素子とを備えた過電流保護回路であって、
上記検出手段は、上記スイッチング素子と直列に接続された検知抵抗における電圧降下と予め定められた基準電圧とを比較する比較手段と、
該比較手段の比較結果で上記検知抵抗における電圧降下が上記基準電圧を超えると、上記スイッチング素子をオフして該スイッチング素子および上記検知抵抗を介して流れる電流を遮断する制御手段と
を有することを特徴とする過電流保護回路。
【請求項２】
２次電池の充電時および放電時における過電流保護を行う過電流保護回路であって、
放電時の過電流を検出する放電時保護手段と、
該放電時保護手段の検出結果に基づき放電電流の遮断制御を行う第１のスイッチング素子と、
充電時の過電流を検出する充電時保護手段と、
該充電時保護手段の検出結果に基づき充電電流の遮断制御を行う第２のスイッチング素子とを有し、
上記放電時保護手段は、
上記第１，第２のスイッチング素子と直列に接続された検知抵抗における放電電流による電圧降下と予め定められた第１の基準電圧とを比較する第１の比較手段と、
該第１の比較手段の比較結果で上記検知抵抗における電圧降下が上記第１の基準電圧を超えると、上記第１のスイッチング素子をオフして該第１のスイッチング素子および上記検知抵抗を介して流れる放電電流を遮断する第１の制御手段と
を有し、
上記充電時保護手段は、
上記検知抵抗における充電電流による電圧降下と予め定められた第２の基準電圧とを比較する第２の比較手段と、
該第２の比較手段の比較結果で上記検知抵抗における電圧降下が上記第２の基準電圧を超えると、上記第２のスイッチング素子をオフして該第２のスイッチング素子および上記検知抵抗を介して流れる充電電流を遮断する第２の制御手段と
を有することを特徴とする過電流保護回路。
【請求項３】
請求項２に記載の過電流保護回路であって、
上記放電時保護手段は、過放電を検出する手段を有し、該手段による過放電検出時にも、上記第１のスイッチング素子をオフ制御することを特徴とする過電流保護回路。
【請求項４】
請求項２もしくは請求項３のいずれかに記載の過電流保護回路であって、
上記充電時保護手段は、過充電を検出する手段を有し、該手段による過充電検出時にも、上記第２のスイッチング素子をオフ制御することを特徴とする過電流保護回路。
【請求項５】
２次電池の放電時における過電流保護を行う過電流保護回路であって、
放電時の過電流を検出する放電時保護手段と、
該放電時保護手段の検出結果に基づき放電電流の遮断制御を行うスイッチング素子とを有し、
上記放電時保護手段は、
上記スイッチング素子と直列に接続された検知抵抗における放電電流による電圧降下と予め定められた基準電圧とを比較する比較手段と、
該比較手段の比較結果で上記検知抵抗における電圧降下が上記基準電圧を超えると、上記スイッチング素子をオフして該スイッチング素子および上記検知抵抗を介して流れる放電電流を遮断する制御手段とを有することを特徴とする過電流保護回路。
【請求項６】
請求項５に記載の過電流保護回路であって、
上記放電時保護手段は、過放電を検出する手段を有し、該手段による過放電検出時にも、上記スイッチング素子をオフ制御することを特徴とする過電流保護回路。
【請求項７】
２次電池の充電時における過電流保護を行う過電流保護回路であって、
充電時の過電流を検出する充電時保護手段と、
該充電時保護手段の検出結果に基づき充電電流の遮断制御を行うスイッチング素子とを有し、
上記充電時保護手段は、
上記スイッチング素子と直列に接続された検知抵抗における充電電流による電圧降下と予め定められた基準電圧とを比較する比較手段と、
該比較手段の比較結果で上記検知抵抗における電圧降下が上記基準電圧を超えると、上記スイッチング素子をオフして該スイッチング素子および上記検知抵抗を介して流れる充電電流を遮断する制御手段とを有することを特徴とする過電流保護回路。
【請求項８】
請求項７に記載の過電流保護回路であって、
上記充電時保護手段は、過充電を検出する手段を有し、該手段による過充電検出時にも、上記スイッチング素子をオフ制御することを特徴とする過電流保護回路。
【請求項９】
請求項１から請求項８のいずれかに記載の過電流保護回路であって、
上記検知抵抗は高精度抵抗からなることを特徴とする過電流保護回路。
【請求項１０】
請求項１から請求項９のいずれかに記載の過電流保護回路を具備したことを特徴とする充電式電池パック。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、携帯電話やデジタルカメラ、ノートパソコン、ＰＤＡ（Personal Ｄigital Assistance）等の携帯型の電子機器に用いられる２次電池（充電式電池）を、その充放電時における過電流から保護する技術に係わり、特に、２次電池の充放電時における電流検出の精度を向上させるのに好適な過電流保護技術に関するものである。
【背景技術】
【０００２】
携帯電話やデジタルカメラなどの携帯型の電子機器の電源として、近年、ニッケル水素やＬｉ（リチウム）イオン、Ｌｉポリマー２次電池のような大容量の２次電池（充電式電池）が広く使われている。これらの大容量電池は、誤って短絡や過充電を行うと電池内部や接続されている回路に大電流が流れ、高熱を発生し、機器を破損する恐れがある。
【０００３】
そこで、これら大容量の電池を使用する場合は、充電時および放電時の過電流を保護するための保護回路が必要である。このような過電流保護を行う保護ＩＣ（Integrated Circuit）に関する技術が、例えば特許文献１に記載されている。
【０００４】
図２は、従来の過電流保護ＩＣに使用される回路の一部を示す回路図であり、この図２は、電源（Ｖｏ）である２次電池から負荷（Ｒ２）に電流を供給する放電時の場合を示している。
【０００５】
保護回路は破線で囲った保護ＩＣ（２）と、充放電電流を検出するためのＮｃｈＭＯＳＦＥＴで構成された２つのスイッチング素子（Ｍ１，Ｍ２）で構成されている。保護ＩＣ（２）は、第１の基準電圧（Ｖｓ１）、第２の基準電圧（Ｖｓ２）、第１のコンパレータ（ＣＭＰ１）、第２のコンパレータ（ＣＭＰ２）、および４つのインバータ（ＩＮＶ１〜ＩＮＶ４）を含んでいる。
【０００６】
第１のコンパレータ（ＣＭＰ１）の非反転入力（＋）には第１の基準電圧（Ｖｓ１）の正極が接続されている。第１の基準電圧（Ｖｓ１）の負極は保護ＩＣ（２）の端子（Ｖｓｓ）を介して電源（Ｖｏ）の負極に接続されている。
【０００７】
第１のコンパレータ（ＣＭＰ１）の反転入力（−）は保護ＩＣ（２）の端子（Ｖ−）から抵抗（Ｒ１）を介して負荷（Ｒ２）の負側（２ｂ）に接続されている。第１のコンパレータ（ＣＭＰ１）の出力は２つのインバータ（ＩＮＶ１，ＩＮＶ２）を介して保護ＩＣ（２）の端子（Ｄｏｕｔ）から第１のスイッチング素子（Ｍ１）のゲート（Ｇ１）に接続されている。
【０００８】
第２のコンパレータ（ＣＭＰ２）の非反転入力（＋）には第２の基準電圧（Ｖｓ２）の正極が接続されている。第２の基準電圧（Ｖｓ２）の負極は保護ＩＣ（２）の端子（Ｖ−）から抵抗（Ｒ１）を介して負荷（Ｒ２）の負側（２ｂ）に接続されている。
【０００９】
第２のコンパレータ（ＣＭＰ２）の反転入力（−）は保護ＩＣ（２）の端子（Ｖｓｓ）を介して電源（Ｖｏ）の負極に接続されている。第２のコンパレータ（ＣＭＰ２）の出力は２つのインバータ（ＩＮＶ３，ＩＮＶ４）を介して保護ＩＣ（２）の端子（Ｃｏｕｔ）から第２のスイッチング素子（Ｍ２）のゲート（Ｇ２）に接続されている。
【００１０】
第１のスイッチング素子（Ｍ１）のソース（Ｓ１）は電源（Ｖｏ）の負極に、ドレイン（Ｄ１）は第２のスイッチング素子（Ｍ２）のドレイン（Ｄ２）に接続されている。第２のスイッチング素子（Ｍ２）のソース（Ｓ２）は負荷（Ｒ２）の負側（２ｂ）に接続されている。
【００１１】
保護ＩＣ（２）の端子（Ｖ−）と負荷（Ｒ２）の負側（２ｂ）に接続されている抵抗（Ｒ１）は保護ＩＣ（２）に流れる電流を制限するための保護抵抗である。
【００１２】
負荷（Ｒ２）がない場合は、保護ＩＣ（２）の端子（Ｖ−）は電源（Ｖｏ）の負極と同電位のため、２つのコンパレータ（ＣＭＰ１，ＣＭＰ２）は共にハイレベルを出力するので、２つのスイッチング素子（Ｍ１，Ｍ２）のゲート（Ｇ１，Ｇ２）はハイレベルとなり、２つのスイッチング素子（Ｍ１，Ｍ２）はオン状態となる。
【００１３】
負荷（Ｒ２）が大きく、放電電流が小さいときは、２つのスイッチング素子（Ｍ１，Ｍ２）のソース（Ｓ１，Ｓ２）−ドレイン（Ｄ１，Ｄ２）間の電圧降下が少ないので、保護ＩＣ（２）の端子（Ｖ−）の電圧は、第１の基準電圧（Ｖｓ１）より低い。このため、第１のコンパレータ（ＣＭＰ１）の出力はハイレベルとなる。この信号は、２つのインバータ（ＩＮＶ１，ＩＮＶ２）を介して保護ＩＣ（２）の端子（Ｄｏｕｔ）から第１のスイッチング素子（Ｍ１）のゲート（Ｇ１）に印加されるので、第１のスイッチング素子（Ｍ１）はオン状態を保っている。
【００１４】
同様に、第２のコンパレータ（ＣＭＰ２）の非反転入力（＋）の電圧は反転入力（−）より高いので、第２のコンパレータ（ＣＭＰ２）の出力もハイレベルとなる。この出力は２つのインバータ（ＩＮＶ３，ＩＮＶ４）を介して保護ＩＣ（２）の端子（Ｃｏｕｔ）から第２のスイッチング素子（Ｍ２）のゲート（Ｇ２）に印加されるので、第２のスイッチング素子（Ｍ２）もオン状態を保つ。
【００１５】
しかし、負荷（Ｒ２）が小さくなり、放電電流が増え（過電流状態）、保護ＩＣ（２）の端子（Ｖ−）電圧が第１の基準電圧（Ｖｓ１）より高くなると、第１のコンパレータ（ＣＭＰ１）は反転しローレベルを出力する。これにより、第１のスイッチング素子（Ｍ１）のゲート（Ｇ１）はローレベルとなり、第１のスイッチング素子（Ｍ１）はオフとなり、負荷（Ｒ２）への過放電電流は遮断される。
【００１６】
このように、負荷（Ｒ２）への電流が遮断されると、保護ＩＣ（２）の端子（Ｖ−）電圧はさらに、電源電圧（Ｖｄｄ）まで上昇し、第１のスイッチング素子（Ｍ１）のオフ状態が保たれる。この第１のスイッチング素子（Ｍ１）のオフ状態をオン状態にして保護回路の復帰を行うには、負荷（Ｒ２）を開放する。
【００１７】
図２において１点鎖線で記載しているのは、充電の場合の回路である。負荷（Ｒ２）の代わりに充電器（Ｖｅ）を接続すると２次電池である電源（Ｖｏ）を充電することができる。このときは電流の向きが放電時と逆になる。
【００１８】
充電時に、過充電電流状態となり、保護ＩＣ（２）の端子（Ｖ−）を起点として、２つのスイッチング素子（Ｍ１，Ｍ２）の電圧降下が第２の基準電圧（Ｖｓ２）を超えると、第２のコンパレータ（ＣＭＰ２）の出力はローレベルとなり、２つのインバータ（ＩＮＶ３，ＩＮＶ４）を介して、第２のスイッチング素子（Ｍ２）のゲート（Ｇ２）電圧をローレベルにし、第２のスイッチング素子（Ｍ２）をオフにするので充電過電流から保護することができる。
【００１９】
しかしながら、この従来回路では、保護ＩＣ（２）における出力段の２つのインバータ（ＩＮＶ２，ＩＮＶ４）の電源が端子（Ｖｄｄ）を介して電源（Ｖｏ）に接続されており、その出力は、ローレベル時は端子（Ｖｓｓ）の電圧となり、ハイレベル時は、端子（Ｖｄｄ）の電圧と同じとなる。その結果、２つのスイッチング素子（Ｍ１，Ｍ２）をオンしている時のゲート電圧（Ｇ１，Ｇ２）は、端子（Ｖｄｄ）の電圧、すなわち電源電圧（Ｖｏ）に依存する。
【００２０】
図３は、第１および第２のスイッチング素子（Ｍ１，Ｍ２）を構成しているＮｃｈＭＯＳＦＥＴのオン抵抗とゲート電圧の関係例を示す説明図である。本図３から分かるようにゲート電圧が０Ｖ付近ではスイッチング素子（Ｍ１，Ｍ２）はオフしている。ゲート電圧が高くなるとスイッチング素子（Ｍ１，Ｍ２）はオンとなる。
【００２１】
しかし、スイッチング素子（Ｍ１，Ｍ２）がオンしても、ゲート電圧（Ｇ１，Ｇ２）がさらに高くなるとオン抵抗はさらに小さくなる。すなわち、スイッチング素子（Ｍ１，Ｍ２）のゲート電圧が変わるとオン抵抗が変わるので、スイッチング素子（Ｍ１，Ｍ２）に流れている電流が同じでもスイッチング素子（Ｍ１，Ｍ２）で発生する電圧降下は変化してしまう。
【００２２】
第１および第２の基準電圧（Ｖｓ１，Ｖｓ２）は一定であるから、スイッチング素子（Ｍ１，Ｍ２）のハイレベル時のゲート電圧（Ｇ１，Ｇ２）が電源電圧（Ｖｏ）に依存して変わると、過電流保護を行う電流値が変化してしまう。そのため、図２に示す従来回路では、過電流保護が開始する電流値の精度を余り高めることはできなかった。
【００２３】
【特許文献１】特開平９−１４７９２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
解決しようとする問題点は、従来の技術では、スイッチング素子（Ｍ１，Ｍ２）のハイレベル時のゲート電圧が電源電圧（Ｖｏ）に依存して変わり、過電流保護を行う電流値が変化してしまうため、過電流保護が開始する電流値の精度を余り高めることはできない点である。
【課題を解決するための手段】
【００２５】
上記目的を達成するため、本発明では、（１）電流を遮断制御するスイッチング素子と、このスイッチング素子に直列に接続され該スイッチング素子に流れる電流を検出する抵抗とを備え、この抵抗における電圧降下が基準電圧を超えたとき、スイッチング素子をオフする構成とし、この抵抗に高精度抵抗を用いることで、過電流保護を開始する電流値の精度の向上を図ることができる。特に、（２）２次電池の過充電と過放電および充電中の過電流と放電中の過電流の保護を行う過電流保護回路として、高精度抵抗により充電および放電時の電流を検出する構成とし、例えば、放電時には、高精度抵抗における電圧降下が第１の基準電圧を超えると第１のスイッチング素子をオフにして放電電流を遮断し、充電時には、高精度抵抗における電圧降下が第２の基準電圧を超えると第２のスイッチング素子をオフにすることで充電電流を遮断する。これにより、２次電池における放電時と充電時共に、過電流保護を開始する電流値の精度を向上させることができる。
【発明の効果】
【００２６】
本発明によれば、電流検出に高精度な検知抵抗を使用でき、例えば２次電池の放電時および充電時における過電流保護を開始する電流値の精度を向上させることが可能である。
【発明を実施するための最良の形態】
【００２７】
以下、図を用いて本発明を実施するための最良の形態例を説明する。
【実施例】
【００２８】
図１は、本発明に係わる過電流保護回路の構成例を示す回路図であり、本例の過電流保護回路は、携帯電話やデジタルカメラ、ノートパソコン、ＰＤＡ等の携帯型の電子機器に用いられるニッケル水素やＬｉイオン、Ｌｉポリマー２次電池等の２次電池パック内に設けられ、この２次電池パックを、その充放電時における過電流から、および、過充電、過放電から保護するものであり、破線で囲った保護ＩＣ（１）、充電電流および放電電流を検出するための高精度検知抵抗（Ｒ３）、放電時の過電流発生時および過放電時に電流を遮断するためのＮｃｈＭＯＳＦＥＴで構成された第１のスイッチング素子（Ｍ１）、充電時の過電流発生時および過充電時に電流を遮断するためのＮｃｈＭＯＳＦＥＴで構成された第２のスイッチング素子（Ｍ２）、および保護ＩＣの端子（Ｖ−）と負荷（Ｒ２）の負側の端子１ｂ（−）間に接続された電流制御用の抵抗（Ｒ１）で構成されている。
【００２９】
保護ＩＣ（１）は、第１の基準電圧（Ｖｓ１）、第１のコンパレータ（ＣＭＰ１）、２つのインバータ（ＩＮＶ１，ＩＮＶ２）からなる放電時の過電流保護を行う回路（本発明の放電時保護手段）と、第２の基準電圧（Ｖｓ２）、第２のコンパレータ（ＣＭＰ２）、２つのインバータ（ＩＮＶ３，ＩＮＶ４）からなる充電時の過電流保護を行う回路（本発明の充電時保護手段）、および、端子（Ｖ−）と端子（Ｖｓｓ）間に接続された抵抗（Ｒ４）により構成されている。
【００３０】
まず、このような構成での、負荷（Ｒ２）が接続されている「放電時」の場合について説明を行う。
【００３１】
第１の基準電圧（Ｖｓ１）の正極は、第１のコンパレータ（ＣＭＰ１）の非反転入力（＋）に接続され、第１の基準電圧（Ｖｓ１）の負極は、保護ＩＣ（１）の端子（Ｖｓｓ）を介して、電源（Ｖｏ）の負極と高精度検知抵抗（Ｒ３）の一端（Ａ）に接続されている。
【００３２】
第１のコンパレータ（ＣＭＰ１）の反転入力（−）は、保護ＩＣ（１）の端子（Ｒｓｅｎｓｅ）を介して、高精度検知抵抗（Ｒ３）の他端（Ｂ）に接続されているので、第１のコンパレータ（ＣＭＰ１）において、高精度検知抵抗（Ｒ３）の電圧降下と第１の基準電圧（Ｖｓ１）との比較を行うことができる。
【００３３】
第１のコンパレータ（ＣＭＰ１）の出力は、インバータ（ＩＮＶ１，ＩＮＶ２）および保護ＩＣの端子（Ｄout）を介して第１のスイッチング素子（Ｍ１）のゲート（Ｇ１）に接続されている。
【００３４】
この第１スイッチング素子（Ｍ１）のソース（Ｓ１）は、高精度検知抵抗（Ｒ３）の他端（Ｂ）に接続され、ドレイン（Ｄ１）は第２のスイッチング素子（Ｍ２）のドレイン（Ｄ２）に接続されている。そして、第２のスイッチング素子（Ｍ２）のソース（Ｓ２）は抵抗（Ｒ１）の一端（端子（−）１ｂ側）に接続されている。
【００３５】
この構成において、放電電流が少なく、高精度検知抵抗（Ｒ３）の電圧降下が第１の基準電圧（Ｖｓ１）より小さい場合は、第１のコンパレータ（ＣＭＰ１）の出力はハイレベルとなる。このハイレベルの信号はインバータ（ＩＮＶ１，ＩＮＶ２）を通って第１のスイッチング素子（Ｍ１）のゲート（Ｇ１）に印加される。
【００３６】
その結果、第１のスイッチング素子（Ｍ１）はオンとなる。第２のスイッチング素子（Ｍ２）は放電時は常にオンとなっているので、電源（Ｖｏ）から負荷（Ｒ２）に電流が供給される。
【００３７】
しかし、放電電流が多くなり、高精度検知抵抗（Ｒ３）の電圧降下が第１の基準電圧（Ｖｓ１）より大きくなると、第１のコンパレータ（ＣＭＰ１）の出力はローレベルとなる。このローレベル信号はインバータ（ＩＮＶ１，ＩＮＶ２）を通って第１のスイッチング素子（Ｍ１）のゲート（Ｇ１）に印加される。その結果、第１のスイッチング素子（Ｍ１）はオフとなり負荷電流を遮断する。
【００３８】
また、本例の過電流保護回路では、過放電時における保護動作も可能である。過放電とは、充電池を使用して電池電圧が低下し、所定の過放電電圧（例えば２．３Ｖ）以下に下がる状態であり、過放電となった場合、再充電して使用する際の蓄電能力が劣化し、耐用時間が減少してしまう。
【００３９】
このような過放電に対応するために、本例の過電流保護回路では、保護ＩＣ（１）内部に、各々図示していない、基準電圧回路（例えば０．６Ｖ）と、端子（Ｖｄｄ）と端子（Ｖｓｓ）間の過放電電圧が２．３Ｖの場合に抵抗分割で０．６Ｖを出力するように設定された分圧器とを設け、同じく図示していない第３のコンパレータにおいて、分圧器の出力と基準電圧回路の出力（０．６Ｖ）とを比較し、分圧器の出力の方が小さい場合に過放電状態として検出し、端子（Ｄｏｕｔ）にローレベル信号を出力する構成とする。尚、本例では、図示していない第３のコンパレータからの信号と、図中のインバータ（ＩＮＶ２）からの信号のＯＲ（論理和）を取り、端子（Ｄｏｕｔ）を介して第１のスイッチング素子（Ｍ１）をオフ制御する。
【００４０】
次に、負荷（Ｒ２）の代わりに、図２の一点鎖線で記載している充電器（Ｖｅ）を接続した、「充電時」の場合について説明を行う。
【００４１】
第２の基準電圧（Ｖｓ２）の正極は、第２のコンパレータ（ＣＭＰ２）の非反転入力（＋）に接続され、第２の基準電圧（Ｖｓ２）の負極は、保護ＩＣ（１）の端子（Ｒｓｅｎｓｅ）を介して、高精度検知抵抗（Ｒ３）の他端（Ｂ）に接続されている。
【００４２】
第２のコンパレータ（ＣＭＰ２）の反転入力（−）は、保護ＩＣ（１）の端子（Ｖｓｓ）を介して、電源（Ｖｏ）の負極と高精度検知抵抗（Ｒ３）の一端（Ａ）に接続されているので、第２のコンパレータ（ＣＭＰ２）において、高精度検知抵抗（Ｒ３）の電圧降下と第２の基準電圧（Ｖｓ２）の比較を行うことができる。
【００４３】
第２のコンパレータ（ＣＭＰ２）の出力は、インバータ（ＩＮＶ３，ＩＮＶ４）および保護ＩＣ（１）の端子（Ｃｏｕｔ）を介して第２のスイッチング素子（Ｍ２）のゲート（Ｇ２）に接続されている。
【００４４】
このような構成において、充電器（Ｖｅ）からの充電電流が少なく、高精度検知抵抗（Ｒ３）の電圧降下が第２の基準電圧（Ｖｓ２）より小さい場合は、第２のコンパレータ（ＣＭＰ２）の出力はハイレベルとなる。
【００４５】
このハイレベル信号はインバータ（ＩＮＶ３，ＩＮＶ４）を通って第２のスイッチング素子（Ｍ２）のゲート（Ｇ２）に印加される。その結果、第２のスイッチング素子（Ｍ２）はオンとなる。第１のスイッチング素子（Ｍ１）は充電時は常にオンとなっているので、充電器（Ｖｅ）から２次電池（Ｖｏ）に充電電流が供給される。
【００４６】
しかし、充電器（Ｖｅ）からの充電電流が多くなり、高精度検知抵抗（Ｒ３）の電圧降下が第２の基準電圧（Ｖｓ２）より大きくなると、第２のコンパレータ（ＣＭＰ２）の出力はローレベルとなる。このローレベル信号はインバータ（ＩＮＶ３，ＩＮＶ４）および端子（Ｃｏｕｔ）を通って第２のスイッチング素子（Ｍ２）のゲート（Ｇ２）に印加される。その結果、第２のスイッチング素子（Ｍ２）はオフとなり、充電器（Ｖｅ）から２次電池（Ｖｏ）への充電電流を遮断する。
【００４７】
また、本例の過電流保護回路では、過充電時における保護動作も可能である。過充電とは、充電池の電池電圧が規定の電圧（例えば４．３Ｖ）以上になった状態である。
【００４８】
このような過充電に対応するために、本例の過電流保護回路では、保護ＩＣ（１）内部に、各々図示していない、基準電圧回路（例えば０．６Ｖ）と、端子（Ｖｄｄ）と端子（Ｖｓｓ）間の過放電電圧が４．３Ｖの場合に抵抗分割で０．６Ｖを出力するように設定された分圧器とを設け、同じく図示していない第４のコンパレータにおいて、分圧器の出力と基準電圧回路の出力（０．６Ｖ）とを比較し、分圧器の出力の方が大きい場合に過充電状態として検出し、端子（Ｃｏｕｔ）にローレベル信号を出力する構成とする。尚、本例では、図示していない第４のコンパレータからの信号と、図中のインバータ（ＩＮＶ４）からの信号のＯＲ（論理和）を取り、端子（Ｃｏｕｔ）を介して第２のスイッチング素子（Ｍ２）をオフ制御する。
【００４９】
以上、図１を用いて、２次電池における充放電時の過電流の保護に適用して説明したように、本例では、過電流を検出する検出手段の過電流検出結果に基づきスイッチング素子をオン・オフして過電流の遮断制御を行う過電流保護回路とし、その過電流を検出する検出手段の構成として、スイッチング素子（第１，第２のスイッチング素子Ｍ１，Ｍ２）と直列に接続された高精度な検知抵抗Ｒ３における電圧降下と予め定められた基準電圧（第１，第２の基準電圧Ｖｓ１，Ｖｓ２）とを比較する比較手段（第１，第２のコンパレータＣＭＰ１，ＣＭＰ２）と、この比較手段の比較結果で検知抵抗Ｒ３における電圧降下が基準電圧（第１，第２の基準電圧Ｖｓ１，Ｖｓ２）を超えると、スイッチング素子（第１，第２のスイッチング素子Ｍ１，Ｍ２）をオフして、このスイッチング素子（第１，第２のスイッチング素子Ｍ１，Ｍ２）および検知抵抗Ｒ３を介して流れる電流を遮断する制御手段（インバータＩＮＶ１〜４）とを設けている。
【００５０】
すなわち、本例では、２次電池の過充電、過放電および過電流保護を行うために、高精度な抵抗（Ｒ３）により充電時および放電時の電流を検出し、この抵抗（Ｒ３）で、例えば、放電時の過電流を検出すると、当該放電電流を第１のスイッチング素子（Ｍ１）で遮断し、また、抵抗（Ｒ３）で充電時の過電流を検出すると、当該充電電流を第２のスイッチング素子（Ｍ２）で遮断するように、抵抗（Ｒ３）と第１，第２のスイッチング素子（Ｍ１，Ｍ２）を直列に接続し、放電時には、抵抗（Ｒ３）における電圧降下が第１の基準電圧（Ｖｓ１）を超えたときに第１のスイッチング素子（Ｍ１）をオフにして、充電時には、抵抗（Ｒ３）における電圧降下が第２の基準電圧（Ｖｓ）を超えたときに第２のスイッチング素子（Ｍ２）をオフにする構成（第１，第２のコンパレータＣＭＰ１，２、インバータＩＮＶ１〜４）とする。
【００５１】
これにより、放電時および充電時における過電流検出を高精度に行うことができ、放電時および充電時における過電流保護を開始する電流値の精度が向上する。
【００５２】
尚、本発明は、図１を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、過電流保護回路を、携帯電話やデジタルカメラ、ノートパソコン、ＰＤＡ等の携帯型の電子機器に用いられる２次電池に適用した例を示しているが、本発明の過電流保護回路は、２次電池への適用に限定されるものではなく、他の電源回路の過電流保護用としても利用できる。
【００５３】
すなわち、本発明の過電流保護回路は、過電流を検出する検出手段と、この検出手段の過電流検出結果に基づきオン・オフして過電流の遮断制御を行うスイッチング素子とを備えた過電流保護回路であり、検出手段は、スイッチング素子と直列に接続された検知抵抗における電圧降下と予め定められた基準電圧とを比較する比較手段と、比較手段の比較結果で検知抵抗における電圧降下が基準電圧を超えると、スイッチング素子をオフして、このスイッチング素子および検知抵抗を介して流れる電流を遮断する制御手段とを有する構成としたことを特徴とする。このように、電流を遮断制御するスイッチング素子と、このスイッチング素子に直列に接続され該スイッチング素子に流れる電流を検出する抵抗とを備え、この抵抗における電圧降下が基準電圧を超えたとき、スイッチング素子をオフする構成とし、特に、この抵抗に高精度抵抗を用いることで、過電流保護を開始する電流値の精度の向上を図ることができる。
【００５４】
また、本例（図１）では、放電電流と充電電流の両方の過電流に対応する回路構成を示したが、必ずしも、両方の電流に対応する必要はない。もし、放電時の過電流だけに対応すれば良いのであれば、図１の放電用の回路だけの保護ＩＣを作成すれば、チップサイズを小さくでき、コストダウンが図れる。同様に、充電時の過電流だけに対応する保護ＩＣを作成することも可能である。
【００５５】
また、本例では、過電流保護回路を、携帯電話やデジタルカメラ、ノートパソコン、ＰＤＡ等の携帯型の電子機器に用いられる２次電池パック内に設けた構成としているが、２次電池とは別回路とした構成でも良い。また、本例の過電流保護回路を用いる電子機器として、携帯型の電子機器に限定されるものではない。
【００５６】
また、本例では、放電中および充電中の過電流に対する検出・保護機能と共に、過放電および過充電に対する検出・保護機能も有する構成としているが、過放電および過充電に対する検出・保護機能を持たない構成とすることでも良い。
【図面の簡単な説明】
【００５７】
【図１】本発明に係わる過電流保護回路の構成例を示す回路図である。
【図２】従来の過電流保護ＩＣに使用される回路の一部を示す回路図である。
【図３】第１および第２のスイッチング素子（Ｍ１，Ｍ２）を構成しているＮｃｈＭＯＳＦＥＴのオン抵抗とゲート電圧の関係例を示す説明図である。
【符号の説明】
【００５８】
１，２：保護ＩＣ、ＣＭＰ１，ＣＭＰ２：コンパレータ、ＩＮＶ１〜ＩＮＶ４：インバータ、Ｍ１：第１のスイッチング素子、Ｍ２：第２のスイッチング素子、Ｒ１：抵抗（電流制御用）、Ｒ２：負荷、Ｒ３：高精度抵抗、Ｒ４：抵抗、Ｖｄｄ，Ｖｓｓ，Ｖ−，Ｃｏｕｔ，Ｄｏｕｔ、Ｒｓｅｎｓｅ：端子、Ｖｅ：充電器、Ｖｏ：電源、Ｖｓ１：第１の基準電圧、Ｖｓ２：第２の基準電圧。
【図１】
2005168159.tif 000003
【図２】
2005168159.tif 000004
【図３】
2005168159.tif 000005