(57)【要約】【課題】適正なホールパターンを形成することが可能なパターン形成方法を提供する。【解決手段】斜入射照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含む露光マスク上のパターンを投影する工程（Ｓ４）と、パターンが投影されたフォトレジスト膜を現像して、露光マスクに含まれるホールパターンに対応したホールパターンをフォトレジスト膜に形成する工程と（Ｓ５）、現像されたフォトレジスト膜を加熱することで、フォトレジスト膜に形成されたホールパターンを縮小する工程（Ｓ６）とを備える。【選択図】    図１
2005055537.tif 000002
【特許請求の範囲】
【請求項１】
斜入射照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含む露光マスク上のパターンを投影する工程と、
前記パターンが投影されたフォトレジスト膜を現像して、前記露光マスクに含まれるホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、
前記現像されたフォトレジスト膜を加熱することで、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、を備えたことを特徴とするパターン形成方法。
【請求項２】
通常照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含むレベンソン型の露光マスク上のパターンを投影する工程と、
前記パターンが投影されたフォトレジスト膜を現像して、前記露光マスクに含まれるホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、
前記現像されたフォトレジスト膜を加熱することで、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、を備えたことを特徴とするパターン形成方法。
【請求項３】
前記露光マスク上のパターンは、第１の設計パターンに含まれるホールパターンを各ホールパターンが含まれる領域のパターン配置に応じて拡大した第２の設計パターンから得られたものであることを特徴とする請求項１又は２に記載のパターン形成方法。
【請求項４】
前記斜入射照明は、輪帯照明又は２つ以上の開口部を持つ照明であることを特徴とする請求項１乃至３のいずれかに記載のパターン形成方法。
【請求項５】
前記第２の設計パターンに含まれるホールパターンのサイズは、第１の設計パターンにおける各ホールパターンと隣接するパターンとの距離を考慮して決められ、隣接パターンまでの距離が大きいほど拡大量は大きく、隣接パターンまでの距離が小さいほど拡大量が小さいことを特徴とする請求項３に記載のパターン形成方法。
【請求項６】
前記第２の設計パターンに含まれるホールパターンのサイズは、予め求められた前記フォトレジスト膜を加熱する工程で縮小されるホールパターンの縮小量を考慮して決められることを特徴とする請求項３に記載のパターン形成方法。
【請求項７】
前記第２の設計パターンに含まれるホールパターンのサイズは、各ホールパターンのリソグラフィマージンを考慮して決められることを特徴とする請求項３に記載のパターン形成方法。
【請求項８】
前記第１の設計パターン及び第２の設計パターンには、メモリセル領域及び周辺回路領域が含まれ、
前記周辺回路領域における隣接パターン間の距離の方が、前記メモリセル領域における隣接パターン間の距離よりも大きいことを特徴とする請求項３に記載のパターン形成方法。
【請求項９】
斜入射照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含む露光マスク上のパターンを投影する工程と、
前記パターンが投影されたフォトレジスト膜を現像して、前記露光マスクに含まれるホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、
前記現像されたフォトレジスト膜を加熱することで、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、
前記縮小されたホールパターンが形成されたフォトレジスト膜をマスクとしてエッチングを行う工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項１０】
通常照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含むレベンソン型の露光マスク上のパターンを投影する工程と、
前記パターンが投影されたフォトレジスト膜を現像して、前記露光マスクに含まれるホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、
前記現像されたフォトレジスト膜を加熱することで、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、
前記縮小されたホールパターンが形成されたフォトレジスト膜をマスクとしてエッチングを行う工程と、を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パターン形成方法及び半導体装置の製造方法、特にホールパターンの形成技術に関する。
【０００２】
【従来の技術】
半導体装置の微細化及び高集積化に伴い、微細なホールパターンを形成することが難しくなってきている。そこで、フォトレジスト膜にホールパターンを形成した後、フォトレジスト膜を熱フローすることでホールパターンを縮小化する方法が提案されている。熱フローを用いた場合、各ホールパターンの縮小量は、パターン密度或いは隣接パターンまでの距離によって異なったものとなる（例えば、非特許文献１参照）。
【０００３】
したがって、密集パターン領域と疎パターン領域が混在する場合、全てのパターンについて所定のリソグラフィマージンを確保することが難しくなる。すなわち、隣接パターンまでの距離が大きいホールパターンは、熱フローによる縮小量が大きいため、熱フロー前にサイズの大きいホールパターンを形成しておくことができ、所定のリソグラフィマージンを確保することが容易である。一方、隣接パターンまでの距離が小さいホールパターンは、パターン密度が高いゆえ、熱フローによる縮小量が大きくなると、所定のリソグラフィマージンを確保することが極めて困難となる。
【０００４】
したがって、熱フローによってホールパターンを縮小する場合、隣接パターンまでの距離が小さいホールパターンのリソグラフィマージンを確保することが困難であった。
【０００５】
【非特許文献１】
Ｐｒｏｃ．  ＳＰＩＥ  ｖｏｌ．４６９０，  ６７１−６７８頁，  ２００２年  ”７０ｎｍ  Ｃｏｎｔａｃｔ  Ｈｏｌｅ  Ｐａｔｔｅｒｎ  ｗｉｔｈ  Ｓｈｒｉｎｋ  Ｔｅｃｈｎｏｌｏｇｙ”  Ｌｉｎ−Ｈｕｎｇ  Ｓｈｉｕ，
【０００６】
【発明が解決しようとする課題】
このように、微細なホールパターンを形成するために、フォトレジスト膜を熱フローすることでホールパターンを縮小化する方法が提案されているが、密集パターン領域と疎パターン領域が混在する場合、全ての領域において適正なホールパターンを形成することが困難であった。
【０００７】
本発明は、上記従来の課題に対してなされたものであり、適正なホールパターンを形成することが可能なパターン形成方法及び半導体装置の製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明に第１の視点に係るパターン形成方法は、斜入射照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含む露光マスク上のパターンを投影する工程と、前記パターンが投影されたフォトレジスト膜を現像して、前記露光マスクに含まれるホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、前記現像されたフォトレジスト膜を加熱することで、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、を備えたことを特徴とする。
【０００９】
本発明の第２の視点に係るパターン形成方法は、通常照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含むレベンソン型の露光マスク上のパターンを投影する工程と、前記パターンが投影されたフォトレジスト膜を現像して、前記露光マスクに含まれるホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、前記現像されたフォトレジスト膜を加熱することで、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、を備えたことを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【００１１】
図１は、本実施形態に係るパターン形成方法の概略を示したフローチャートである。
【００１２】
まず、所望のパターンを形成するための設計パターン（設計データ）を用意する（Ｓ１）。図２は、この設計パターンに含まれる各種ホールパターンを示したものである。図２に示すように、領域Ａ１（疎パターン領域）にはホールパターン１１が、領域Ａ２（密集パターン領域）にはホールパターン２１が、領域Ａ３（ホールパターンが一方向に高密度で配列したチェーンパターン領域）にはホールパターン３１が配置されている。ホールパターン１１は例えばロジック回路が主体の周辺回路領域に含まれ、ホールパターン２１は例えばメモリセル領域に含まれている。図２に示すように、疎パターン領域では隣接するホールパターン間の距離が大きく、密集パターン領域では隣接するホールパターン間の距離が小さくなっている。
【００１３】
なお、図面上では領域Ａ１、Ａ２及びＡ３を近くに描いているが、実際には領域Ａ１、Ａ２及びＡ３は離れた位置に設けられている。また、図２は典型的ないくつかのパターンを示したものであり、実際には各種のパターン密度領域が存在している。さらに、図に示した例では、各ホールパターンの形状を正方形としているが、長方形等の形状でもよい。
【００１４】
次に、上述した設計パターンに対して、図３に示すように、各ホールパターンが含まれる領域のパターン配置に応じて、ホールパターンのサイズを拡大するような補正を行う（Ｓ２）。すなわち、パターン密度（例えば、単位面積当たりのホールパターンの個数）が低い領域ほどホールパターンの拡大量を大きく、パターン密度が高い領域ほどホールパターンの拡大量を小さくするような補正を行う。言い換えると、隣接パターンまでの距離が大きいほど拡大量を大きく、隣接パターンまでの距離が小さいほど拡大量を小さくするような補正を行う。その結果、図３に示すように、ホールパターン１２、２２及び３２が得られる。なお、パターン密度が極めて高い領域については、ホールパターンの拡大量を実質的にゼロに設定するようにしてもよい。また、チェーンパターンでは、チェーンパターンの延伸方向と垂直な方向でフォトレジストのホールパターンの縮小量が相対的に大きくなるため、そのような方向に対して設計パターンのホールパターンの拡大量を相対的に大きく設定する。
【００１５】
図４は、本補正によるホールパターンの拡大量と、後述するフォトレジストの熱処理（熱フロー）によって生じるホールパターンの縮小量を示した図である。
図４に示すように、隣接パターンまでの距離が遠くなるほど、フォトレジストのホールパターンの縮小量は大きくなる。そこで、例えば、熱処理によって生じるフォトレジストのホールパターンの縮小量に対応するように、設計パターンのホールパターンの拡大量を設定する。
【００１６】
また、ホールパターンの拡大量は、後述する熱処理工程におけるフォトレジストの加熱フロー条件を考慮して設定する。具体的には、熱処理温度、熱処理時間、使用するフォトレジストの特性等を考慮して、ホールパターンの拡大量を設定する。さらに、ホールパターンのリソグラフィマージンができるだけ大きくなるように、ホールパターンの拡大量を設定する。
【００１７】
次に、補正された設計パターンに対応したパターンを露光基板（マスク基板）上に形成する（Ｓ３）。後述するＳ４のステップにおいて斜入射照明を用いて露光を行う方法（第１の方法）の場合には、図５に示すように、通常マスクが形成される。すなわち、露光基板１０１上に、通常のホールパターン１３、２３及び３３が形成される。後述するＳ４のステップにおいて通常照明を用いて露光を行う方法（第２の方法）の場合には、図６に示すように、レベンソン型位相シフトマスクが形成される。すなわち、露光基板１０２上に、ホールパターン１４（シフタの無いホールパターン）、２４（２４ａはシフタの無いホールパターン、２４ｂはシフタの有るホールパターン）及び３４（３４ａはシフタの無いホールパターン、３４ｂはシフタの有るホールパターン）が形成される。
【００１８】
次に、Ｓ３のステップで得られた露光基板を用いて露光を行う。すなわち、トランジスタ等の素子を形成するための半導体基板（素子形成用基板）上に形成されたフォトレジスト膜に、Ｓ３のステップで得られたパターンを投影する。その結果、露光基板上のパターンが投影された部分のフォトレジスト膜が選択的に感光される（Ｓ４）。
【００１９】
第１の方法においては、図５に示した通常マスクを用い、斜入射照明を用いて露光を行う。斜入射照明は、露光基板に斜めに光を入射させて露光を行うものであり、高密度パターンを高解像度で解像することができ、高密度パターンに適した照明である。斜入射照明としては、図７（ａ）に示した輪帯照明、図７（ｂ）に示した四つ目照明、図７（ｃ）に示した二つ目照明、図７（ｄ）に示した五つ目照明等があげられる。
【００２０】
第２の方法においては、図６に示したレベンソン型位相シフトマスクを用い、図８に示したコヒーレンスファクタσの小さい通常照明を用いて露光を行う。通常照明は、露光基板に垂直に光を入射させて露光を行うものである。コヒーレンスファクタσの小さい通常照明及びレベンソン型位相シフトマスクを用いることで、高密度パターンを高解像度で解像することができ、高密度パターンに適した露光を行うことができる。なお、コヒーレンスファクタσは、例えば０．４以下程度であることが望ましい。
【００２１】
次に、露光されたフォトレジスト膜を現像する（Ｓ５）。現像処理により、図９に示すように、第１の方法及び第２の方法ともに、半導体基板１１１上のフォトレジスト膜１１２にホールパターン１５、２５及び３５が形成される。図１０（ａ）は疎パターン領域に形成されたホールパターン１５の断面を、図１０（ｂ）は密集パターン領域に形成されたホールパターン２５の断面を示している。
【００２２】
次に、フォトレジスト膜の熱フローを行う。その結果、図９に示した各ホールパターン１６、２６及び３６が縮小し、図１１に示すように、縮小したホールパターン１６、２６及び３６が形成される（Ｓ６）。すなわち、フォトレジスト膜を加熱して軟化させることで、ホールパターン近傍のフォトレジストがホール内に流れ込み、ホールパターンが縮小する。すでに述べたように、疎パターン領域に形成されたホールパターンの縮小量は大きく、密集パターン領域に形成されたホールパターンの縮小量は小さい。したがって、熱フローの条件及び図３に示した各ホールパターン１２、２２及び３２のサイズを最適化しておくことにより、図２に示した原設計パターンに含まれる各ホールパターン１１、２１及び３１のサイズに対応した所望サイズのホールパターン１６、２６及び３６を得ることができる。図１２（ａ）は疎パターン領域のホールパターン１６の断面を、図１２（ｂ）は密集パターン領域のホールパターン２６の断面を示している。
【００２３】
その後、このようにして得られたフォトレジストパターンをマスクとして用い、半導体基板上に形成された絶縁膜をエッチングすることで、絶縁膜にコンタクトホールが形成される（Ｓ７）。
【００２４】
以上述べたように、本実施形態によれば、疎パターン領域に含まれるホールパターンについては、熱フローによる縮小量が大きいため、熱フロー前にサイズの大きいホールパターンをフォトレジスト膜に形成しておくことで、所定のリソグラフィマージンを容易に確保することができる。一方、密集パターン領域に含まれるホールパターンについては逆に、単に熱フローを行った場合には所定のリソグラフィマージンを確保し難くなる。本実施形態の第１の方法では、斜入射照明を用いることで、密集パターン領域に適した露光を行うことができ、密集パターン領域に含まれるホールパターンについても所定のリソグラフィマージンを容易に確保することが可能となる。本実施形態の第２の方法では、コヒーレンスファクタσの小さい通常照明及びレベンソン型位相シフトマスクを用いることで、高密度パターンに適した露光を行うことができ、密集パターン領域に含まれるホールパターンについても所定のリソグラフィマージンを容易に確保することが可能となる。
【００２５】
以下、本実施形態の具体例について説明する。
【００２６】
（具体例１）
半導体基板（半導体ウエハ）上に、クラリアント・ジャパン社製のＡｒＦ有機反射防止膜  ＡＲＣ２９Ａ  をスピンコートし、さらに２１５℃で１分間ベークして、厚さ８０ｎｍの反射防止膜を形成した。続いて、この反射防止膜上に、信越化学社製のＡｒＦポジレジストをスピンコートし、さらに１１０℃で１分間ベークして、厚さ４００ｎｍのフォトレジスト膜を形成した。
【００２７】
次に、フォトマスクとして透過率６％のハーフトーンマスクを用い、ＡｒＦエキシマレーザー露光装置により、ＮＡ＝０．７８、σ＝０．９５、２／３輪帯照明の条件で、フォトレジスト膜を露光した。さらに、１００℃で１分間、フォトレジスト膜をベークした。続いて、２．３８重量％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液にてフォトレジスト膜を現像し、設計パターンサイズより大きいサイズのコンタクトホールパターンを形成した。このときの各コンタクトホールパターンのサイズは、予め実験的に求めておいた隣接したパターンまでの距離と熱フローによる縮小量との関係から決定した。
【００２８】
次に、１６５℃で９０秒間、フォトレジスト膜をベークした。その結果、フォトレジスト膜の熱フローにより、コンタクトホールパターンが縮小し、９０ｎｍのサイズのコンタクトホールパターンが得られた。寸法変動±１０％でのマージンは、露光量裕度２％のときフォーカス裕度０．１５μｍであり、良好な結果が得られた。
【００２９】
（具体例２）
半導体基板（半導体ウエハ）上に、クラリアント・ジャパン社製のＡｒＦ有機反射防止膜  ＡＲＣ２９Ａ  をスピンコートし、さらに２１５℃で１分間ベークして、厚さ８０ｎｍの反射防止膜を形成した。続いて、この反射防止膜上に、信越化学社製のＡｒＦポジレジストをスピンコートし、さらに１１０℃で１分間ベークして、厚さ４００ｎｍのフォトレジスト膜を形成した。
【００３０】
次に、フォトマスクとしてレベンソン型位相シフトマスクを用い、ＡｒＦエキシマレーザー露光装置により、ＮＡ＝０．７８、σ＝０．３の条件で、フォトレジスト膜を露光した。さらに、１００℃で１分間、フォトレジスト膜をベークした。続いて、２．３８重量％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液にてフォトレジスト膜を現像し、所望サイズより大きいサイズのコンタクトホールパターンを形成した。形成したパターンは、Ｘ方向のピッチが１４０ｎｍ、Ｙ方向のピッチが１０μｍのチェーン状パターンであり、各コンタクトホールパターンのサイズは、Ｘ方向の長さ７０ｎｍ、Ｙ方向の長さ１７０ｎｍである。
【００３１】
次に、１６５℃で９０秒間、フォトレジスト膜をベークした。その結果、フォトレジスト膜の熱フローにより、コンタクトホールパターンが縮小し、Ｘ方向の長さ７０ｎｍ、Ｙ方向の長さ９０ｎｍのコンタクトホールパターンが得られた。
寸法変動±１０％でのマージンは、露光量裕度２％のときフォーカス裕度０．１５μｍであり、良好な結果が得られた。
【００３２】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【００３３】
【発明の効果】
本発明によれば、微細なホールパターンを適正に形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るパターン形成方法の概略を示したフローチャートである。
【図２】本発明の実施形態に係り、設計パターンに含まれるホールパターンの例を示した図である。
【図３】本発明の実施形態に係り、補正された設計パターンに含まれるホールパターンの例を示した図である。
【図４】補正によるホールパターンの拡大量及びフォトレジストの熱処理によって生じるホールパターンの縮小量を示した図である。
【図５】本発明の実施形態に係り、露光基板に形成されたホールパターンの一例を示した図である。
【図６】本発明の実施形態に係り、露光基板に形成されたホールパターンの他の例を示した図である。
【図７】斜入射照明のいくつかの例を示した図である。
【図８】通常照明の例を示した図である。
【図９】本発明の実施形態に係り、現像後のホールパターンの例を示した平面図である。
【図１０】本発明の実施形態に係り、現像後のホールパターンの例を示した断面図である。
【図１１】本発明の実施形態に係り、熱処理後のホールパターンの例を示した平面図である。
【図１２】本発明の実施形態に係り、熱処理後のホールパターンの例を示した断面図である。
【符号の説明】
１１〜１６、２１〜２６、３１〜３６…ホールパターン
１０１、１０２…露光基板
１１１…半導体基板
１１２…フォトレジスト膜
【図１】
2005055537.tif 000003
【図２】
2005055537.tif 000004
【図３】
2005055537.tif 000005
【図４】
2005055537.tif 000006
【図５】
2005055537.tif 000007
【図６】
2005055537.tif 000008
【図７】
2005055537.tif 000009
【図８】
2005055537.tif 000010
【図９】
2005055537.tif 000011
【図１０】
2005055537.tif 000012
【図１１】
2005055537.tif 000013
【図１２】
2005055537.tif 000014
【手続補正書】
【提出日】平成16年9月17日(2004.9.17)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のホールパターンを含んだ第１の設計パターンを用意する工程と、
前記第１のホールパターンと第１のホールパターンに隣接したパターンとの間の距離と、フォトレジスト膜を加熱したときのフォトレジスト膜に形成されたホールパターンの縮小量とに基づいて、前記第１のホールパターンの拡大量を求める工程と、
前記第１のホールパターンが前記拡大量で拡大された第２のホールパターンを有する第２の設計パターンを作成する工程と、
を備えたことを特徴とする設計パターンの作成方法。
【請求項２】
前記距離が大きいほど前記拡大量は大きい
ことを特徴とする請求項１に記載の設計パターンの作成方法。
【請求項３】
前記拡大量は、前記第１のホールパターンが含まれる領域のパターン密度に基づくものである
ことを特徴とする請求項１に記載の設計パターンの作成方法。
【請求項４】
前記拡大量は、前記第２のホールパターンに対応したホールパターンをフォトレジスト膜に形成する際のリソグラフィマージンに基づくものである
ことを特徴とする請求項１に記載の設計パターンの作成方法。
【請求項５】
前記第１の設計パターンには、メモリセル領域及び周辺回路領域が含まれ、
前記周辺回路領域における隣接パターン間の距離の方が、前記メモリセル領域における隣接パターン間の距離よりも大きい
ことを特徴とする請求項１に記載の設計パターンの作成方法。
【請求項６】
請求項１に記載の方法によって作成された第２の設計パターンに対応したマスクパターンをマスク基板上に形成する工程を備えた
ことを特徴とするフォトマスクの製造方法。
【請求項７】
請求項６に記載の方法によって製造されたフォトマスクのマスクパターンを、所定の照明を用いてフォトレジスト膜に投影する工程と、
前記フォトレジスト膜を現像して、前記第２のホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、
前記現像されたフォトレジスト膜を加熱して、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、
を備えたことを特徴とするレジストパターンの形成方法。
【請求項８】
前記所定の照明は、斜入射照明を含む
ことを特徴とする請求項７に記載のレジストパターンの形成方法。
【請求項９】
前記斜入射照明は、輪帯照明又は２つ以上の開口部を持つ照明である
ことを特徴とする請求項８に記載のレジストパターンの形成方法。
【請求項１０】
前記フォトマスクはレベンソン型位相シフトマスクであり、前記所定の照明は通常照明である
ことを特徴とする請求項７に記載のレジストパターンの形成方法。
【請求項１１】
請求項７に記載の方法によって形成されたレジストパターンをマスクとして、エッチングを行う工程を備えた
ことを特徴とする半導体装置の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法、特にホールパターンの形成技術に関する。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明は、上記従来の課題に対してなされたものであり、適正なホールパターンを形成することが可能な設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法を提供することを目的としている。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
【課題を解決するための手段】
本発明の一視点に係る設計パターンの作成方法は、第１のホールパターンを含んだ第１の設計パターンを用意する工程と、前記第１のホールパターンと第１のホールパターンに隣接したパターンとの間の距離と、フォトレジスト膜を加熱したときのフォトレジスト膜に形成されたホールパターンの縮小量とに基づいて、前記第１のホールパターンの拡大量を求める工程と、前記第１のホールパターンが前記拡大量で拡大された第２のホールパターンを有する第２の設計パターンを作成する工程と、を備えたことを特徴とする。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
（具体例１）
半導体基板（半導体ウエハ）上に、ＡｒＦ有機反射防止膜 ARC29A をスピンコートし、さらに２１５℃で１分間ベークして、厚さ８０ｎｍの反射防止膜を形成した。続いて、この反射防止膜上に、信越化学社製のＡｒＦポジレジストをスピンコートし、さらに１１０℃で１分間ベークして、厚さ４００ｎｍのフォトレジスト膜を形成した。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
（具体例２）
半導体基板（半導体ウエハ）上に、ＡｒＦ有機反射防止膜 ARC29A をスピンコートし、さらに２１５℃で１分間ベークして、厚さ８０ｎｍの反射防止膜を形成した。続いて、この反射防止膜上に、信越化学社製のＡｒＦポジレジストをスピンコートし、さらに１１０℃で１分間ベークして、厚さ４００ｎｍのフォトレジスト膜を形成した。