(57)【要約】【課題】  割り込み順位の変更に必要なハードウエア設定変更処理のオーバーヘッドが発生しない割り込みコントローラ等を提供すること。【解決手段】  本割り込みコントローラ１０は、割り込み要因保持部４０と、割り込みマスク値を保持する割り込みマスク保持部３０と、割り込み信号と割り込みベクタを生成する回路５０、６０と、割り込み要因値のリセットを行うリセット回路８０、８２とを含む。前記割り込み要因保持部４０は、所定の割り込み要因信号を受け取ると、第１の割り込み要因及び第２の割り込み要因の割り込み要因値として保持する。前記リセット回路は、第１のリセット信号を受けると、前記第１の割り込み要因及び第２の割り込み要因のリセットを行い、第１の割り込み要因と第２の割り込み要因のうち優先順位の高い方の割り込み要因に対応した割り込みマスク値を反転させる処理を行う回路を含む。【選択図】        図１
2005157778.tif 000002
【特許請求の範囲】
【請求項１】
割り込みコントローラであって、
割り込み要因信号を受け取って、受けとった割り込み要因信号に対応した割り込み要因値を予め設定された優先順位に対応付けて保持する割り込み要因保持部と、
所与の割り込み要因にたいするマスクの有無に関する情報である割り込みマスク値を保持する割り込みマスク保持部と、
割り込み要因値、割り込み要因に対する割り込みマスク値及び割り込み要因に予め対応付けられた優先順位に基づいて、割り込み信号と割り込みベクタを生成する回路と、
リセット信号を受け取ると、対応する割り込み要因の割り込み要因値のリセットを行うリセット回路とを含み、
前記割り込み要因保持部は、
所定の割り込み要因信号を受け取ると、当該所定の割り込み要因に対応した割り込み要因値を第１の割り込み要因及び第２の割り込み要因の割り込み要因値として保持し、
前記リセット回路は、
第１の割り込み要因と第２の割り込み要因のうち優先順位の高い方の割り込み要因に対応したリセット信号である第１のリセット信号を受けると、前記第１の割り込み要因及び第２の割り込み要因のリセットを行い、第１の割り込み要因と第２の割り込み要因のうち優先順位の高い方の割り込み要因に対応した割り込みマスク値を反転させる処理を行う回路を含むことを特徴とする割り込みコントローラ。
【請求項２】
請求項１において、
前記リセット回路は、
第１の割り込み要因と第２の割り込み要因のうち優先順位の低い方の割り込み要因に対応したリセット信号である第２のリセット信号を受けると、前記第１の割り込み要因及び第２の割り込み要因のリセットを行い、割り込みマスク値の反転処理は行わないことを特徴とする割り込みコントローラ。
【請求項３】
請求項１乃至２のいずれかに記載の割り込みコントローラを含む通信制御装置であって、
外部からのポーリング応答要求を受けると応答処理要求信号を生成し、前記所定の割り込み要因信号として前記割り込みコントローラにむけ出力する回路と、
ポーリング確立後には、第１のリセット信号を生成する回路を含むことを特徴とする通信制御装置。
【請求項４】
請求項３において、
前記ポーリング応答要求に対応した通信の終了を検出したら、第１のリセット信号を生成するように制御する回路を含むことを特徴とする通信制御装置。
【請求項５】
請求項１乃至２のいずれかに記載の割り込みコントローラ又は請求項３乃至４のいずれかに記載の通信制御装置を含むことを特徴とするマイクロコンピュータ。
【請求項６】
請求項５に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、割り込みコントローラ、通信制御装置、マイクロコンピュータ、電子機器に関する。
【背景技術】
【０００２】
特定の割り込み要因の優先順位を変更する従来技術としては下記のよう従来技術がある。
【特許文献１】特開平８−１８５３６９号
【特許文献２】特開２００１−３３７８３３号
【特許文献３】特開２００２−５５８３０号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１は、割り込み端子と割り込み入力信号の対応付けを指示手段により変更するものである。
【０００４】
特許文献２は、ＣＰＵから書き換え可能なパターンデータと比較した結果で最終割り込み信号を生成する。
【０００５】
特許文献３は、複数ステップの割り込み順位変更手段により割り込み順位を変更するものである。
【０００６】
上記従来技術は、割り込みの優先順位を変更するためには、変更するための手順を踏んでハードウエアの状態設定を変更する。このためハードウエアの設定変更（割り込み信号発生変更、割り込みベクター設定変更等）のソフトウエア処理が必要となるため、変更処理のオーバーヘッドが発生するという問題点があった。
【０００７】
本発明は以上のような問題点に鑑みてなされたものであり、その目的とするところは、割り込み順位の変更に必要なハードウエア設定変更処理のオーバーヘッドが発生しない割り込みコントローラ、通信制御装置、マイクロコンピュータ、電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
（１）本発明は、割り込みコントローラであって、
割り込み要因信号を受け取って、受けとった割り込み要因信号に対応した割り込み要因値を予め設定された優先順位に対応付けて保持する割り込み要因保持部と、
所与の割り込み要因にたいするマスクの有無に関する情報である割り込みマスク値を保持する割り込みマスク保持部と、
割り込み要因値、割り込み要因に対する割り込みマスク値及び割り込み要因に予め対応付けられた優先順位に基づいて、割り込み信号と割り込みベクタを生成する回路と、
リセット信号を受け取ると、対応する割り込み要因の割り込み要因値のリセットを行うリセット回路とを含み、
前記割り込み要因保持部は、
所定の割り込み要因信号を受け取ると、当該所定の割り込み要因に対応した割り込み要因値を第１の割り込み要因及び第２の割り込み要因の割り込み要因値として保持し、
前記リセット回路は、
第１の割り込み要因と第２の割り込み要因のうち優先順位の高い方の割り込み要因に対応したリセット信号である第１のリセット信号を受けると、前記第１の割り込み要因及び第２の割り込み要因のリセットを行い、第１の割り込み要因と第２の割り込み要因のうち優先順位の高い方の割り込み要因に対応した割り込みマスク値を反転させる処理を行う回路を含むことを特徴とする。
【０００９】
本発明によれば、１つ割り込み要因信号（所定の割り込み要因信号）を受けると優先順位の異なる２つ割り込み要因である第１の割り込み要因及び第２の割り込み要因を生成することができる。
【００１０】
そして、第１のリセット信号により第１の割り込み要因及び第２の割り込み要因のリセットを行い、第１の割り込み要因と第２の割り込み要因のうち優先順位の高い方の割り込み要因のマスク値を反転させることができる。優先順位の高い方の割り込み要因のマスク値を反転させることで、第１の割り込み要因と第２の割り込み要因のいずれの割り込み要因として処理するかを切り替えることができる。したがって第１のリセット信号により、ソフトウエア処理のオーバーヘッドを発生させずに、同じ処理（１つの割り込み要因信号）に対応した優先順位をきりかることができる。
【００１１】
ここでリセット信号とは、割り込み処理が終了した割り込み要因をリセットする目的でソフトウエアで該当するコマンドを実行した時に生成される信号であり、第１のリセット信号とは、第１の割り込み要因と第２の割り込み要因のうち優先順位の高い方の割り込み要因をリセットする目的でソフトウエアで該当するコマンドを実行した時に生成される信号である。
【００１２】
なお例えば所定の割り込み要因信号を受けると優先順位の異なる複数の割り込み要因（第１の割り込み要因、第２の割り込み要因、・・・・第ｎの割り込み要因）を生成する場合も本発明の範囲内である。
【００１３】
この場合、１つの割り込み信号によって優先順位の異なる複数の割り込み要因を生成することができるので、その中で最も優先順位の高い割り込み要因に基づいて所定の割り込み要因についての割り込みを行うことができる。
【００１４】
（２）本発明の割り込みコントローラは、
前記リセット回路は、
第１の割り込み要因と第２の割り込み要因のうち優先順位の低い方の割り込み要因に対応したリセット信号である第２のリセット信号を受けると、前記第１の割り込み要因及び第２の割り込み要因のリセットを行い、割り込みマスク値の反転処理は行わないことを特徴とする。
【００１５】
ここで第２のリセット信号とは、第１の割り込み要因と第２の割り込み要因のうち優先順位の低い方の割り込み要因をリセットする目的でソフトウエアで該当するコマンドを実行した時に生成される信号である。
【００１６】
第２のリセット信号により第１の割り込み要因及び第２の割り込み要因のリセットが行われるが、割り込みマスク値の反転処理は行われないので、同じ処理（１つの割り込み要因信号）に対応した優先順位を現在のままで維持したい場合には、第２のリセット信号によるリセットを行う。
【００１７】
従って優先順位の変更を行う必要のない場合には第２のリセット信号を使う。
【００１８】
したがって本発明によれば、第１のリセット信号と第２のリセット信号を必要に応じて使い分けることでソフトウエア処理のオーバーヘッドを発生させずに、同じ処理（１つの割り込み要因信号）に対応した優先順位を変更したり、固定したりすることができる。
【００１９】
（３）本発明は、上記のいずれかに記載の割り込みコントローラを含む通信制御装置であって、
外部からのポーリング応答要求を受けると応答処理要求信号を生成し、前記所定の割り込み要因信号として前記割り込みコントローラにむけ出力する回路と、
ポーリング確立後には、第１のリセット信号を生成する回路を含むことを特徴とする。
【００２０】
前記応答処理要求信号により、ポーリング応答要求について優先順位の異なる２つの割り込み要因である第１の割り込み要因と第２の割り込み要因が生成される。
【００２１】
そして、ポーリングの応答要求時には、優先順位の高いマスク要因に対応した割り込みマスク値としてマスク無しの値が保持されている状態に設定しておく。
例えばポーリングの応答要求前に優先順位の高いマスク要因に対応した割り込みマスク値をマスク無しの状態にする処理を行うことで、前記状態を実現するようにしても良いし、例えば第１のリセット信号を送信する事により前記状態を実現するようにしても良い。
【００２２】
このようにしておくと、ポーリング応答要求に対しては、優先順位の高い割り込み要因として処理することができる。
【００２３】
モバイル機器ではアクセスポイントや他の通信可能な機器を探索して通信を確立し通信を行うが、このような通信を確立するためのポーリング処理に対する応答は規定時間内に行う必要がある。
【００２４】
かかるポーリング処理に対しての応答処理を規定時間内に行うためには、応答処理のための割り込み処理の優先順位を高くすることが好ましい。
【００２５】
一方一旦通信処理が確立されたあとは、同じ通信制御に関する処理でもとくに優先順位を上げる必要はない場合も多い。
【００２６】
本発明によれば、同じ通信処理部からの要求でもポーリング応答要求に対して必要な応答処理等については、第１の優先順位（例えばポーリング応答処理に対して必要な高い優先順位に設定しておくとよい）で処理し、それ以外の要求については第２の優先順位（通常の通信処理に必要な優先順位に設定しておくとよい）で処理することができる。
【００２７】
（４）本発明の通信制御装置は、
前記ポーリング応答要求に対応した通信の終了を検出したら、第１のリセット信号を送信するように制御する回路を含むことを特徴とする。
【００２８】
本発明の通信制御装置では、ポーリング処理確立後に優先順位の高い方の槍込み要因にはマスクがかかった状態となっているので、その後の処理要求に対して発生した割り込み要因に対しては第２のリセット信号でリセットをかけるようにすると、通信が終了した時点で、優先順位が高い方の割り込み要因に対するマスクを解除することができる。
【００２９】
従って次のポーリング応答時には、再び優先順位の高い割り込み要因として処理することができるようになる。
【００３０】
（５）本発明は、上記のいずれかに記載の割り込みコントローラ又は上記のいずれかに記載の通信制御装置を含むことを特徴とする。
【００３１】
（６）本発明は、上記に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器である。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００３３】
１．割り込みコントローラ
図１は、本実施の形態の割り込みコントローラについて説明するための図である。
【００３４】
本実施の形態の割り込みコントローラ１０は、割り込みマスク保持部３０、割り込み要因保持部４０、割り込み信号発生部５０、割り込みベクタ発生部６０，制御部／ＢＵＳ−Ｉ／Ｆ７０を含む。
【００３５】
ここでIRQ0、IRQ1、・・・、IRQNは割り込み要因である。IRQsはIRQ0と同一の割り込み要因信号によって生成される割り込み要因である。すなわちIRQsとIRQ0は、同じ処理に対応した優先順位の異なる割り込み要因である。
【００３６】
INTは、例えば処理部（ＣＰＵ等）に対する割り込み信号であり、IACKは例えば処理部（ＣＰＵ等）からの割り込み許可信号であり、IVECは例えば処理部（ＣＰＵ等）への割り込みベクターであり、RSTnは割り込み要因ｎに対応したリセット信号である。WMK0は割り込み要因０の割り込みマスクセット信号、MKD0は割り込み要因０の割り込みマスクデータである。
【００３７】
２１〜２４は、割り込み要因信号が入力される複数の割り込み要因端子である。
【００３８】
割り込み要因保持部４０は、割り込み要因端子２１〜２４と接続され、予め設定された優先順位に対応付けて各割り込み要因端子から入力された割り込み要因信号に対応した割り込み要因を保持する。
【００３９】
３１，３２は所与の割り込み要因のマスクの有無を指示する割り込みマスク情報が入力される割り込みマスク情報端子である。
【００４０】
割り込みマスク保持部３０は、割り込みマスク情報端子３１，３２に接続され、割り込みマスク情報端子から入力される割り込みマスク情報（WMK0、MKD0）に基づき所与の割り込み要因にたいするマスクの有無に関する情報である割り込みマスク値を保持する。
【００４１】
割り込み信号発生部５０、割り込みベクタ発生部６０は、割り込み要因値、割り込み要因に対する割り込みマスク値及び割り込み要因に予め対応付けられた優先順位に基づいて、割り込み信号と割り込みベクタを生成する回路を含む。
【００４２】
ここで所定の割り込み要因信号IRQ0を優先順位の異なる第１の割り込み要因端子２１、第２の割り込み要因端子２３に接続する。（例えば優先順位は、第１の割り込み要因端子２１＞第２の割り込み要因端子２３）。
【００４３】
割り込み要因保持部４０は第１のリセット信号RST1を受けると、前記第１の割り込み要因及び第２の割り込み要因のリセットを行うリセット回路Ａ（８０）を含む。また割り込みマスク保持部３０は、第１のリセット信号RST1を受けると、第１の割り込み要因と第２の割り込み要因のうち優先順位の高い方の割り込み要因に対応した割り込みマスクの内容を反転させる処理を行うリセット回路Ｂ（８２）を含む。
【００４４】
またリセット回路Ａ（８０）は、第２のリセット信号を受けると、前記第１の割り込み要因及び第２の割り込み要因のリセットを行うようにしてもよい。
【００４５】
またリセット回路Ｂ（８２）は、第２のリセット信号を受けた場合には、割り込みマスクの内容を反転させる処理は行わないようにしてもよい。
【００４６】
制御部／ＢＵＳ−Ｉ／Ｆ７０は、リセット信号（第１のリセット信号、第２のリセット信号）やマスク情報（WMK0、MKD0）の出力を行う。リセット信号（第１のリセット信号、第２のリセット信号）やマスク情報（WMK0、MKD0）は、例えば通信制御部から受けた信号に基づき、生成するようにしてもよい。
【００４７】
図２は、図１における割り込み信号処理部（割り込み要因保持部、割り込みマスク保持部）の回路図の一例である。
【００４８】
PRSTはパワーオンリセット信号であり、電源投入時に送信されるリセット信号である。PRST0は割り込み要因０（第１の（優先順位が高い方）の割り込み要因端子から入力される割り込み要因）に対応したリセット信号で第１のリセット信号である。
【００４９】
RSTsは、リセット信号であり、割り込み要因ｓ（割り込み要因０と同じイベントにより発生した割り込み要因であり、第２の（優先順位が低い方）の割り込み要因端子から入力される割り込み要因）に対応したリセット信号で、第２のリセット信号である。
【００５０】
またIRQ0は所定の割り込み要因のうち第１の割り込み要因端子から入力された割り込み要因（優先順位の高い割り込み要因）であり、IRQsはIRQ0と同じ、所定の割り込み要因のうち第２の割り込み要因端子から入力された割り込み要因（優先順位の低い割り込み要因）である。
【００５１】
割り込みマスク保持部３０は、ＸＯＲゲート１３１、ＡＮＤゲート１３２，１３３、ＯＲゲート１３４、Ｄフリップフロップ１３５を同図に示すように組み合わせて構成することができる。
【００５２】
ＸＯＲゲート１３１には、Ｄフリップフロップ１３５の出力とPRS0が入力される。ＡＮＤゲート１３２には、ＸＯＲゲート１３１の出力と、割り込みマスクセット信号WMK0の反転値が入力される。ＡＮＤゲート１３３には、割り込み要因０に対する割り込みマスクセット信号WMK0と、割り込み要因０に対する割り込みマスクデータMDK0が入力される。ＯＲゲート１３４には、ＡＮＤゲート１３２の出力とＡＮＤゲート１３３の出力が入力される。ＯＲゲート１３４の出力がＤフリップフロップ１３５のＤ入力となり、Ｄフリップフロップ１３５は、ＣＫＬが加わるたびに、マスク値としてＤ入力の値をＱから出力する。
【００５３】
このように構成することで、割り込み要因０に対応した割り込みマスクは電源投入時にリセットされ、割り込みマスク要因０に対する割り込みマスクセット信号０及び割り込みマスクデータ０が入力された時に割り込みマスクがセットされ、割り込み要因０に対する割り込み要因リセット信号（第１のリセット信号）を受けると、割り込み要因０の割り込みマスクの内容を反転させることができる。
【００５４】
割り込み要因保持部４０は、ＯＲゲート１４１，インバータ１４２、Ｄフリップフロップ１４３、Ｄフリップフロップ１４４、ＡＮＤゲート１４５を同図に示すように組み合わせて構成することができる。
【００５５】
ＯＲゲート１４１には、RST0とRSTsとPRSTの反転値が入力される。インバータ１４２にはＯＲゲート１４１の出力が入力される。
【００５６】
Ｄフリップフロップ１４３は、Ｄ入力としてIRQ0を入力し、Ｒ入力としてインバータ１４２の出力を入力し、第１の割り込み要因をＱら出力する。
【００５７】
Ｄフリップフロップ１４４は、Ｄ入力としてIRQsを入力し、Ｒ入力としてインバータ１４２の出力を入力し、第２の割り込み要因をＱから出力する。
【００５８】
このようにすることで、第１の割り込み要因に対するリセット信号RST0、及び第２の割り込み要因に対するリセット信号RSTsで、保持されている第１の割り込み要因及び第２の割り込み要因をリセットし、割り込みマスク値の反転処理は行わないようにすることができる。
【００５９】
２．通信制御装置
図３は本実施の形態の通信制御装置のブロック図の一例である。
【００６０】
本実施の形態の通信制御装置２００は、ＣＰＵ２１０、割り込みコントローラ２２０，バスコントロールユニット（ＢＣＵ）２３０，メモリコントローラ／メモリ２４０、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）２５０、システムコントローラ２６０、通信制御回路２７０、周辺機器（ＵＡＲＴ、ＵＳＢ、ＧＰＩＯ等）２８０を含む。
【００６１】
ここで２２２、２２４は、割り込みコントローラが出力する割り込み信号、割り込みベクターであり、２１２はＣＰＵ２１０が出力する割り込み許可である。
【００６２】
２７２は、通信処理ユニット２７０が外部（物理層ソリューション等）から受けた信号に基づきＣＰＵに対して割り込み処理要求を行うときの処理要求信号である。
【００６３】
３００は物理層ソリューションであり、例えば通信機器に対する信号の送受信を行う。
【００６４】
通信制御回路２７０は、外部からのポーリング応答要求３０２を受けると応答処理要求信号２７２を生成する。ここで生成された処理要求信号２７２は、割り込みコントローラ２２０の前記第１の割り込み要因端子及び第２の割り込み要因端子に接続されている。
【００６５】
このようにすると外部からのポーリング応答要求３０２に対して、優先順位の異なる２つの割り込み要因である第１の割り込み要因と第２の割り込み要因が生成される。
【００６６】
そして、ポーリングの応答要求時には、優先順位の高いマスク要因に対応した割り込みマスク値としてマスク無しの値が保持されている状態に設定しておくことにより、ポーリング応答要求に対しては、優先順位の高い割り込み要因として処理することができる。
【００６７】
またＣＰＵ２１０は、通信の終了を検出したら、第１のリセット信号を送信するように制御するようにしてもよい。
【００６８】
このようにすると、第１の割り込み要因に対する割り込みマスクが解除されるため、次のポーリング応答時には、第１の割り込み要因（優先順位の高い割り込み要因）として処理することができるようになる。
【００６９】
図４は、本実施の形態の動作例を説明するためのフローチャート図である。
【００７０】
まず通信制御部等が外部からのポーリング応答要求を受信する（ステップＳ１０）。
【００７１】
次に受信したポーリング応答要求に対する応答処理をＣＰＵに要求するための応答処理要求信号が生成され、割り込みコントローラの第１の割り込み要因端子及び第２の割り込み要因端子から入力される（ステップＳ２０）。
【００７２】
割り込み要因保持部に第１の割り込み要因、第２の割り込み要因として保持される（ステップＳ３０）。
【００７３】
ＣＰＵに対する割り込み信号がアクティブになる（ステップＳ４０）。
【００７４】
割り込み処理が可能なタイミングでＣＰＵからIACKが返される（ステップＳ５０）。
【００７５】
割り込みコントローラは最もプライオリティの高い割り込みを示すベクターをIVECとしてＣＰＵに出力する（ステップＳ６０）。ここでポーリング応答要求に対する応答処理については第１の割り込み要因のプライオリティと第２の割り込み要因のプライオリティの内高いほうのプライオリティで判断されるので、高い方のプライオリティよりもさらに高いプライオリティを有する他の割り込み要因が無ければ、ポーリング応答要求に対する応答処理の割り込みを示すベクターが生成される。
【００７６】
次にＣＰＵは受け取ったベクターに対応した割り込み処理を実行する（ステップＳ７０）。
【００７７】
割り込み処理の最後に、第１のリセット信号で割り込み要因をリセットする（ステップＳ８０）。
【００７８】
割り込み要因１，２が意セットされ、割り込み要因１に対する和英込みマスクが反転し、マスク有りの状態になる（ステップＳ９０）。
【００７９】
３．マイクロコンピュータ
図５は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【００８０】
本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＭＡコントローラＦ５７０、割り込みコントローラ５８０、通信制御回路５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置５６０、プリスケーラ５７０及びそれらを接続する各種バス６８０等、各種ピン６９０等を含む。
【００８１】
ここで割り込みコントローラ５８０は、例えば図１又は図２で説明したような構成を有している。
【００８２】
４．電子機器
図６に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。
【００８３】
ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。  音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。
【００８４】
ここでマイクロコンピュータ（またはＡＳＩＣ）８１０は、例えば図６で説明したような構成を有している。
【００８５】
図７（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。
【００８６】
図７（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。
【００８７】
図７（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。
【００８８】
なお、本実施形態を利用できる電子機器としては、図７（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。
【００８９】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【００９０】
例えば本実施の形態では、所定の割り込み要因を第１の割り込み要因端子と第２の割り込み要因端子の２つの割り込み要因端子に接続し、優先順位の異なる２つの割り込み要因（第１の割り込み要因と第２の割り込み要因）を生成する場合を例にとり説明したが、これに限られない。
【００９１】
例えば所定の割り込み要因を第１の割り込み要因端子と第２の割り込み要因端子を含む複数の割り込み要因端子に接続し、優先順位の異なる複数の割り込み要因（第１の割り込み要因、第２の割り込み要因、・・・・第ｎの割り込み要因）を生成するようにしてもよい。
【図面の簡単な説明】
【００９２】
【図１】本実施の形態の割り込みコントローラについて説明するための図である。
【図２】本実施の形態の割り込み信号処理部（割り込み要因保持部、割り込みマスク保持部）の回路図の一例である。
【図３】本実施の形態の通信制御装置のブロック図の一例である。
【図４】本実施の形態の動作例を説明するためのフローチャート図である。
【図５】本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【図６】マイクロコンピュータを含む電子機器のブロック図の一例を示す。
【図７】図７（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。
【符号の説明】
【００９３】
１０  割り込みコントローラ、２１〜２４  割り込み要因端子、３０  割り込み要因保持部、４０  割り込み要因保持部、５０  割り込み信号生成部、６０  割り込みベクター発生部、７０  制御部／ＢＵＳ−Ｉ／Ｆ、８０  リセット回路Ａ、８２  リセット回路Ｂ、IRQ0  〜IRQn  割り込み要因信号、RSTn  リセット信号（第１のリセット信号、第２のリセット信号）、WMK0、MKD0  マスク情報、INT  割り込み信号、IACK  割り込み許可信号、IVEC  割り込みベクター、５１０  ＣＰＵ、５３０  ＬＣＤコントローラ、５４０  リセット回路、５５０  プログラマブルタイマ、５６０  リアルタイムクロック（ＲＴＣ）、５７０  ＤＭＡコントローラ、５８０  割り込みコントローラ、５９０  通信制御回路、６００  バスコントローラ、６１０  Ａ／Ｄ変換器、６２０  Ｄ／Ａ変換器、６３０  入力ポート、６４０  出力ポート、６５０  Ｉ／Ｏポート、６６０  クロック発生装置（ＰＬＬ）、６７０  プリスケーラ、６８０  各種バス、６９０  各種ピン、  ７００  マイクロコンピュータ、７１０  ＲＯＭ、７２０  ＲＡＭ、７３０  ＤＭＡコントローラ、８００  電子機器
【図１】
2005157778.tif 000003
【図２】
2005157778.tif 000004
【図３】
2005157778.tif 000005
【図４】
2005157778.tif 000006
【図５】
2005157778.tif 000007
【図６】
2005157778.tif 000008
【図７】
2005157778.tif 000009