(57)【要約】【課題】超小型回路等の回路をＩＣとインタフェイスさせる方法及び装置を提供する。【解決手段】該回路は、ＩＣを受容するための切除部分を有する基板により支持される厚膜誘電体構造上に形成される。該基板上には接地平面が形成される。厚膜誘電体構造は、少なくとも１つの凹部を形成する少なくとも２つの凸部を有する切除部分と当接し、該凹部の縁部は接地平面と電気的に連絡する導電層を有する。誘電体構造上の上部にある導電パッドは、前記凹部内の導電層と電気的に連絡している。ＩＣ上の接地接続が導電パッドに接続されることにより該ＩＣが接地される。【選択図】図４
2005019998.tif 000002
【特許請求の範囲】
【請求項１】
接地平面を有する基板上の回路にＩＣを接続する方法であって、
厚膜誘電体層を基板上に堆積させ、該層が、前記ＩＣの所望の位置の近傍に少なくとも１つの凹部を形成する少なくとも２つの凸部を有する接続領域を有し、
前記厚膜誘電体を硬化させて、その縁部の周囲に斜面を形成し、
前記厚膜誘電体の前記接続領域の前記斜面上に導電層を堆積させ、該導電層が前記接地平面と電気的に連絡しており、
前記厚膜誘電体の上面に少なくとも１つの接地パッドを形成し、該少なくとも１つの接地パッドが前記接続領域上の前記凹部内の前記導電層に電気的に接続し、
前記基板を切断して切除部分を形成し、
該切除部分内にＩＣを取り付け、
該ＩＣの接地リードを前記少なくとも１つの接地パッドに接続する、
という各ステップを含む方法。
【請求項２】
前記厚膜誘電体層が複数の厚膜誘電体層から構成される、請求項１に記載の方法。
【請求項３】
前記厚膜誘電体層がKQ材料から構成される、請求項１に記載の方法。
【請求項４】
前記導電層が金からなる、請求項１に記載の方法。
【請求項５】
前記接地パッドが金からなる、請求項１に記載の方法。
【請求項６】
前記接続領域の近傍の厚膜誘電体層で伝送線路を終端させ、
該伝送線路に前記ＩＣのリードを接続する、
という各ステップを更に有する、請求項１に記載の方法。
【請求項７】
ストリップ線路、マイクロストリップ、同軸、共面導波路、接地ワイヤ、懸垂マイクロストリップ、結合マイクロストリップ、スラブ線路、結合ストリップ線路、トラフ線路、及び擬似接地共面導波路の幾何学的形状のうちの何れか１つを使用して伝送線路を形成するステップを更に有する、請求項６に記載の方法。
【請求項８】
前記切断ステップが、前記厚膜誘電体により形成された領域を切断して前記少なくとも１個の凹部を前記領域の残りの部分から電気的に絶縁するステップを更に有する、請求項１に記載の方法。
【請求項９】
前記切断ステップが、前記ＩＣの外寸よりも１mil以下だけ大きな切除部分を形成するよう行われる、請求項１に記載の方法。
【請求項１０】
前記取り付けステップが、
前記ＩＣを前記切除部分内に支持する基部を作製し、該ＩＣの上面が前記厚膜誘電体層の上面と同一平面となる、
というステップを更に含む、請求項１に記載の方法。
【請求項１１】
ＩＣと、
該ＩＣを収容するための切除部分を有する基板と、
該基板上に形成された接地平面と、
複数の伝送線路が上部にプリントされた厚膜誘電体構造であって、該誘電体構造が、少なくとも１つの凹部を形成する少なくとも２つの凸部を有する接続領域を有する前記切除部分に当接し、前記凹部が導電層を有し、該導電層が前記接地平面と電気的に連絡している、厚膜誘電体構造と、
前記誘電体構造の上面に配設され、及び前記凹部の前記導電層と電気的に連絡している、導電パッドと、
前記ＩＣと該ＩＣを接地させる前記導電パッドとの間の電気接続部と
を備える、超小型回路。
【請求項１２】
前記伝送線路が、ストリップ線路、マイクロストリップ、同軸、共面導波路、接地ワイヤ、懸垂マイクロストリップ、結合マイクロストリップ、スラブ線路、結合ストリップ線路、トラフ線路、及び擬似接地共面導波路からなる群から選択された幾何学的形状を有する、請求項１１に記載の超小型回路。
【請求項１３】
前記誘電体構造が複数の層を含む、請求項１１に記載の超小型回路。
【請求項１４】
前記誘電体構造がKQ材料から構成される、請求項１１に記載の超小型回路。
【請求項１５】
前記導電層が金を含む、請求項１１に記載の超小型回路。
【請求項１６】
前記伝送線路の少なくとも１つが前記接続領域の近傍で終端する、請求項１１に記載の超小型回路。
【請求項１７】
前記接続領域が、少なくとも２つの絶縁された凹部を形成する少なくとも３つの凸部を有する、請求項１１に記載の超小型回路。
【請求項１８】
前記ＩＣの縁部が前記誘電構造の縁部から１mil以下だけ離れるように該ＩＣが前記切除部分内に固定される、請求項１１に記載の超小型回路。
【請求項１９】
前記ＩＣを前記切除部分内に支持する基部であって、前記切除部分よりも広く又は長く、及び前記基板の下面に固定される、基部を更に備える、請求項１１に記載の超小型回路。
【請求項２０】
前記ＩＣの上面が前記接地パッドと同一平面となるように前記基部が該ＩＣを支持する、請求項１９に記載の超小型回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にＩＣ接続構造に関するものである。
【背景技術】
【０００２】
マイクロ波は、一般にピークトゥピークで1mm〜30cmの範囲の非常に短い波長を有する電磁エネルギー波である。高速通信システムにおいて、マイクロ波は、情報をA点からB点に送信するための搬送波信号として使用される。マイクロ波により搬送された情報は、マイクロ波回路により伝送され、受信され、及び処理される。
【０００３】
ＲＦ及びマイクロ波超小型回路の実装は、従来は非常に高価だった。実装要件は非常に要求が厳しく、非常に高度の電気的絶縁、及びギガヘルツ周波数にわたる優れた信号完全性が要求される。更に、ＩＣ出力密度は非常に高い可能性がある。HERAESUS製のKQ誘電材料は、かかる高度の電気的絶縁を提供する能力を提供し、しかもより寛容な厚膜処理を用いることができるという点で、超小型回路の設計者の間では有利であると考えられていた。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
KQの使用により問題が生じる一例は、特定の有用なバイア構造を生成することができないことである。典型的なKQ層の厚さは約5mil（1インチの1000分の5）である。5milのKQを貫通し、基板上部の接地平面上で終端するが該平面を貫通しないバイアを構成することは非常に難しい。もう１つの問題は、信号経路で所望の50Ωインピーダンスを得るには、各バイアの幅が30〜40milでなければならない、という点である。十分な信号絶縁を提供するには更に20milの空間が望ましい。ＩＣの相互接続の場合、これはかなり大きなピッチを生じさせるものとなる。したがって、基板上の利用可能な面積を最大限にする相互接続機構が必要である。
【課題を解決するための手段】
【０００５】
本発明者は、バイアの機能を複製すると共に基板上の空間の使用を最大限にするための方法及び装置が必要であることを認識した。
【発明を実施するための最良の形態】
【０００６】
本発明は、以下の詳細な説明を図面に関して読むと理解することができる。
【０００７】
次に本発明について詳細に述べる。本発明の実施形態は図面に示されており、図中、類似の参照符号は図面全体を通して類似の要素を指している。
【０００８】
図１は、本発明による部分的に完成したＩＣ接続構造の概念図である。図１〜図５に示すＩＣ接続構造10a、及び以下で説明するその形成方法は、かかる構造を一般的に表現することを意図したものであり、あらゆる所与のシステムは、図１に示すシステムと大幅に異なることが可能であり、特にかかるシステムの構造及び動作の細部が大幅に異なることが可能である、ということが当業者には評価されよう。より端的には、図１〜図４に示す構造は、説明を分かりやすくするために単純化されている。例えば、本発明により構成された代表的なＩＣ接続構造の小さな部分のみを図示する。所与のＩＣ接続構造の厳密な構成は、使用するＩＣ、及びシステム内のその他の回路のレイアウトに大きく依存することが、当業者には理解されよう。したがって、ＩＣ接続構造10nは、本書に記載する本発明又は特許請求の範囲を具体的かつ例示的に示したものであって制限的な意味を有するものではないと考えるべきである。
【０００９】
本発明は、誘電体層上に形成された超小型回路などの回路内にＩＣを集積するための方法及び装置を提供する。図１を参照すると、ＩＣ接続構造10aは、接地平面14が形成された基板12により支持される。接地平面14は、金から形成することが好ましいが、当業者にとって既知の他の材料が適する場合もある。誘電体層16は基板14上に形成される。誘電体層16は単一層とすることが可能であり、又は多層から構成することが可能である。誘電体層は、ＩＣが接続されることになる回路に関連する少なくとも１つの導電トレース（図示しない）を支持する。回路は超小型回路とすることが可能である。
【００１０】
おそらく、好ましい実施態様では、誘電体層16は、塗布された後に硬化する厚膜ペーストから形成される。ペーストとして堆積された後に硬化する適切な厚膜誘電材料としては、Heraeusが市販しているKQ150及びKQ115厚膜誘電体、及びDuPontが市販している4141A／D厚膜組成物が挙げられる。これらの材料は、少量のアルミニウム及びマグネシウムを含む主としてホウ珪酸ガラスの調合物である。これらの製品は、一般にスクリーン又はステンシルを介してペーストとして塗布され、続いて熱を加えることにより硬化される。これらの製品は、塗布の時点、硬化前、又は硬化後に、周知技術（例えばレーザエッチング）により形状を与えることが可能である。かかるプロセスについては、それぞれのメーカーからの関連するデータシートにより全て説明されている。これらの製品の何れかを使用する最終的な結果は本質的には同じだが（形成された領域は調整された厚さを有し、及び約3.9の誘電定数Kを有する）、設計者にとって興味深い様々な付随的な相違を有する。かかる相違として、硬化時の色の変化、初期硬化後の軟化温度の上方シフトが挙げられ、その後者は、後続のプロセスステップ（塗布した材料の硬化又は処理を生じさせるために熱を加えることを必要とするもの）における構造上の安定性を促進させるものとなる。
【００１１】
本発明の場合、誘電体層16には、ＩＣの所望の位置を包囲する凸部及び凹部の領域18が形成され、この領域を本書では接続領域18と記載する。理想的には、接続領域18は波形として形成されるが、接続領域18の形状、ピッチ及び配置は、使用するＩＣの構成、及び接続領域18を形成するために使用するプロセスに応じて変化することになる、ということが当業者には理解されよう。波形という用語は、接続領域18の形状を記述するために使用するのであり、結果として得られる凸部及び凹部は平行である必要も均一である必要もないことに留意されたい。更に、凸部及び凹部の形状は、図１に示す三角形である必要はなく、方形、円形、又は不規則など、あらゆる形状とすることが可能である。
【００１２】
硬化時に、KQ材料は収縮し、上面16a上に殆ど収縮して、上面16aから下面16bまでほぼ45°の斜面を形成する。硬化後、少なくとも誘電体16の領域18の露出した縁部上で上面16aと下面16bとの間の斜面上に金などの導電材料層が堆積される。その結果として本質的に接地平面14が領域18上に延びる。
【００１３】
誘電体層16及び基板12の一部は、例えばレーザエッチング技術を使用して除去される。おそらく、好ましい実施態様では、例えば点線20において、接続領域18の中間を横断して切断が行われる。誘電体層16の何れかを切断する場合、どの程度切断するかは、使用するＩＣ内の接続部のピッチや接続領域18の幾何学形状といった様々な要因によって決まる。
【００１４】
図２は、本発明による部分的に完成したＩＣ接続構造10bの概念図である。図２に示す実施形態では、誘電体層16及び基板12の除去部分25の形状は、使用するＩＣに対応するものとなっている。これは必ずしもそうである必要はない。実際、除去される部分は、除去部分25内にＩＣを実装できる限り、回路の設計者が選択するあらゆる形状とすることが可能である。図２に示す実施形態では、切断により、個々のバイア状の接地接続部24a,24b,24cが接続領域18の凹部内に形成される。各接地接続部24nは平坦な非導電部分22nにより絶縁される。
【００１５】
接続領域18の残りの部分が、該接続領域18に当接するＩＣの側部の長さと一致する長さを有していることが望ましいが、これは必須ではない。当業者には既知であるように、高周波数信号の場合、信号経路が短いほど信号の劣化が減少する。したがって、除去部分25は、使用するＩＣの寸法＋１mil以下の寸法にすることが好ましい。
【００１６】
図３は、本発明によるＩＣ接続構造の概念図である。接地接続パッド26a〜26c及び信号接続パッド28a〜28cを図３に示す。接地接続パッド26nは接地接続部24nに電気的に接続し、金のパッドから形成される。信号接続パッド28a〜28cも示されている。信号接続パッド28nは伝送線路30a〜30cに接続される。矩形の接続パッド26n,28nを図示したが、パッドは設計者が選択するあらゆる形状とすることが可能であり、伝送線路30nの単純な延長部分とすることが可能であることに留意されたい。接地接続パッド26n及び信号接続パッド28nの厳密な数は、使用するＩＣと該ＩＣが接続されることになる回路との間の接続の所望の数及び種類によって決まることになる。
【００１７】
伝送線路30nは様々な幾何学的形状を有するものとすることが可能である。おそらく、好ましい実施態様では、伝送線路30nはマイクロストリップである。該マイクロストリップは、次いで、擬似接地された共面導波路（quasi-grounded coplanar waveguide）（図示せず）へと遷移することが可能である。マイクロストリップは開放タイプの伝送線路であり、他のかかる開放伝送線路として共面導波路及び結合マイクロストリップ（coupled microstrip）が挙げられる。開放伝送線路は、ストリップライン、擬似同軸（quasi-coaxial）、及び結合ストリップライン（coupled stripline）を含む、他の幾何学的形状へと遷移することが可能である。信号接続部28nは、擬似同軸伝送線路を含む、他の伝送線路構造と直接インタフェイスすることも好ましい。
【００１８】
擬似同軸伝送線路は、伝送線路上にプリントされたKQ誘電体の上側の層を使用する。KQ誘電体は、プリントされた金属接地平面により包囲され、これにより、完全に包囲された構造が提供される。該金属接地平面は、本発明の態様を使用して接地することができる。高周波数又は高速ディジタル信号の場合、伝送線路12は50Ωのインピーダンスを呈するのが有利である。
【００１９】
図４は、本発明による回路基板100の概念図である。ＩＣ50は架台52上に取り付けられる。ＩＣ50の上部を誘電体16の高さまで上昇させる随意選択のスペーサ54が示されている。ＩＣ50の上部を誘電体16の高さまで上昇させることにより、ＩＣ50及び誘電体16上の接続点間の距離が最小限になり、その結果としてそれらの間の信号が改善されることになる。ＩＣ50、架台52、及びスペーサ54は、基板14に取り付けられる。ＩＣ上の接続パッド56nは、誘電体16上の接続パッド26n,28nに接続される。接続部は、あらゆる適当な技術、例えばワイヤボンディングを用いて形成することができる。
【００２０】
図５は、本発明の教示に従って形成された回路基板102の画像である。図５は、回路基板102の平面図である。切除部分125は、６個の接地接続パッド110a〜110fにより包囲されている。対応する接地接続部112a〜112fも見えている。図５で明らかなように、接地接続部は波形又は三角形であると説明したが、実際の形状は、形成プロセスの精度といった多くの要因に応じて異なることになる。このため、接地接続部によっては三角形（112f等）であるが、他の接地接続では、より丸みを帯びた形状（112b等）、又は不規則な形状（112e等）とすることが可能である。
【００２１】
本発明の好ましい実施態様のいくつかの変形例を図示して説明したが、開示した本発明は、本発明の原理及び思想から逸脱することなく変更を加えることが可能であり、本発明の範囲は、特許請求の範囲及びその等価物によって画定されるものである。
【図面の簡単な説明】
【００２２】
【図１】本発明による部分的に完成したＩＣ接続構造の概念図である。
【図２】本発明による部分的に完成したＩＣ接続構造の概念図である。
【図３】本発明によるＩＣ接続構造の概念図である。
【図４】本発明による回路基板の概念図である。
【図５】本発明の教示により形成された回路基板の画像である。
【符号の説明】
【００２３】
12    基板
14    接地平面
16    誘電体層
16a   上面
16b   下面
22n   非導電部
24n   接地接続部
28n   信号接続部
30n   伝送線路
50    ＩＣ
52    架台
54    スペーサ
【図１】
2005019998.tif 000003
【図２】
2005019998.tif 000004
【図３】
2005019998.tif 000005
【図４】
2005019998.tif 000006
【図５】
2005019998.tif 000007