(57)【要約】    【課題】  ＬＳＩ半導体チップの電源電圧動作の中抜け不良を発見することを目的とする。また、機能試験でのＦＡＩＬアドレスを検出することを目的とする。    【解決手段】  コンデンサより、連続的に電圧が低減される動作電圧を入力してＬＳＩ半導体チップを動作させ、その時の動作電圧の変化を観測することにより、ＬＳＩ半導体チップの電源電圧動作の中抜け不良を発見することができる。また、コンデンサより、連続的に電圧が低減される動作電圧を入力しながらＬＳＩ半導体チップの機能試験を行い、各アドレス毎の動作電圧の変化を観測することにより、機能試験でのＦＡＩＬアドレスを検出することができる。【選択図】      図１
2005061977.tif 000002
【特許請求の範囲】
【請求項１】
被測定ＬＳＩ半導体チップに動作電圧を供給するコンデンサと、電源部から前記ＬＳＩ半導体チップと前記コンデンサおよび前記コンデンサから前記ＬＳＩ半導体チップへの電源供給を制御するリレーと、前記ＬＳＩ半導体チップの正常動作時における動作期間下限電圧と前記ＬＳＩ半導体チップの動作期間最終時点での動作電圧を比較するコンパレータと、前記コンパレータの出力を外部に出力するテスタチャネルとを有する半導体検査装置において、
前記電源部から前記リレーを介して前記コンデンサを動作期間上限電圧まで充電し、
前記リレーを介して前記コンデンサからの放電電圧を動作電圧として前記ＬＳＩ半導体チップに入力し動作させ、
前記コンパレータにて前記ＬＳＩ半導体チップの前記時点での動作電圧と動作期間下限電圧を比較してその結果を前記テスタチャネルより出力し、
前記コンデンサの放電により連続的に低減する動作電圧を調べることにより、前記ＬＳＩ半導体チップの動作中の不具合による動作電圧の降下を検出して良否判定を前記テスタチャネルから出力し、特定の入力電圧における動作不良を検出することを特徴とする半導体の検査方法。
【請求項２】
被測定ＬＳＩ半導体チップに動作電圧を供給するコンデンサと、電源部から前記ＬＳＩ半導体チップと前記コンデンサおよび前記コンデンサから前記ＬＳＩ半導体チップへの電源供給を制御するリレーと、前記ＬＳＩ半導体チップの動作電圧を外部に出力するテスタチャネルとを有する半導体検査装置において、
前記電源部から前記リレーを介して前記コンデンサを動作期間上限電圧まで充電し、
前記リレーを介して前記コンデンサからの放電電圧を動作電圧として前記ＬＳＩ半導体チップに入力し機能試験を行い、
前記ＬＳＩ半導体チップの動作電圧を前記機能試験の各アドレス毎に前記テスタチャネルより出力し
て、前記ＬＳＩ半導体チップの動作中の不具合による動作電圧降下を検出することにより、前記機能試験の各アドレス毎の良否判定を行うことを特徴とする半導体の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ半導体チップの検査における半導体の検査方法に関するものである。
【背景技術】
【０００２】
従来、ＬＳＩ半導体チップの微小電流を測定する場合には、キャパシタンスに蓄積された電位を用いてＬＳＩ半導体チップを動作させ、動作電圧と所定の参照電圧を電圧比較手段で比較することにより、微小な電流の変化を測定する技術が知られている（例えば、特許文献１参照）。
【０００３】
また、一方では、ＬＳＩ半導体チップをＬＳＩテスタで検査する際には、ＬＳＩ半導体チップの機能動作を確認するための動作確認用のＬＳＩテスタ用パターンを、ＬＳＩ半導体チップの保証電源電圧動作範囲に合わせて３条件程度の電圧で検査を実施し、ＬＳＩ半導体チップの電源電圧動作範囲の検査および保証を行っていた。
【特許文献１】特開２００１−２４９１４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、プロセスの微細化が進み、コンタクト形成等での拡散的要因によるＬＳＩ半導体チップの特性不具合が発生しており、特に、ＬＳＩ半導体チップの特定の電源電圧でのみ誤動作する電源電圧動作の中抜けが発生するケースが多くなっている。現状、ＬＳＩ半導体チップのＬＳＩテスタでの出荷検査において、ＬＳＩ半導体チップの機能を確認するための動作確認用のＬＳＩテスタ用パターン用いて検査を行う場合、検査時の電源電圧としてＬＳＩ半導体チップの動作電源電圧範囲に応じて３条件程度の電圧でしか実施していないため、電源電圧動作の中抜けが発見できず、特定の動作電圧では正常動作しないＬＳＩ半導体チップが市場に流出する可能性があるという問題点があった。
【０００５】
本発明の半導体の検査方法は、上記のような従来の問題点を解決するものであり、ＬＳＩ半導体チップの電源電圧動作の中抜け不良を発見することを目的とする。
また、本発明の半導体の検査方法は、機能試験でのＦＡＩＬアドレスを検出することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の請求項１記載の半導体の検査方法は、被測定ＬＳＩ半導体チップに動作電圧を供給するコンデンサと、電源部から前記ＬＳＩ半導体チップと前記コンデンサおよび前記コンデンサから前記ＬＳＩ半導体チップへの電源供給を制御するリレーと、前記ＬＳＩ半導体チップの正常動作時における動作期間下限電圧と前記ＬＳＩ半導体チップの動作期間最終時点での動作電圧を比較するコンパレータと、前記コンパレータの出力を外部に出力するテスタチャネルとを有する半導体検査装置において、前記電源部から前記リレーを介して前記コンデンサを動作期間上限電圧まで充電し、前記リレーを介して前記コンデンサからの放電電圧を動作電圧として前記ＬＳＩ半導体チップに入力し動作させ、前記コンパレータにて前記ＬＳＩ半導体チップの前記時点での動作電圧と動作期間下限電圧を比較してその結果を前記テスタチャネルより出力し、前記コンデンサの放電により連続的に低減する動作電圧を調べることにより、前記ＬＳＩ半導体チップの動作中の不具合による動作電圧の降下を検出して良否判定を前記テスタチャネルから出力し、特定の入力電圧における動作不良を検出することを特徴とする。
【０００７】
この方法により、ＬＳＩ半導体チップの電源電圧動作の中抜け不良を発見することができる。
請求項２記載の半導体の検査方法は、被測定ＬＳＩ半導体チップに動作電圧を供給するコンデンサと、電源部から前記ＬＳＩ半導体チップと前記コンデンサおよび前記コンデンサから前記ＬＳＩ半導体チップへの電源供給を制御するリレーと、前記ＬＳＩ半導体チップの動作電圧を外部に出力するテスタチャネルとを有する半導体検査装置において、前記電源部から前記リレーを介して前記コンデンサを動作期間上限電圧まで充電し、前記リレーを介して前記コンデンサからの放電電圧を動作電圧として前記ＬＳＩ半導体チップに入力し機能試験を行い、前記ＬＳＩ半導体チップの動作電圧を前記機能試験の各アドレス毎に前記テスタチャネルより出力して、前記ＬＳＩ半導体チップの動作中の不具合による動作電圧降下を検出することにより、前記機能試験の各アドレス毎の良否判定を行うことを特徴とする。
【０００８】
この方法により、機能試験でのＦＡＩＬアドレスを検出することができる。
【発明の効果】
【０００９】
以上のように本発明の半導体の検査方法によれば、コンデンサより、連続的に電圧が低減される動作電圧を入力してＬＳＩ半導体チップを動作させ、その時の動作電圧の変化を観測することにより、ＬＳＩ半導体チップの電源電圧動作の中抜け不良を発見することができる。
【００１０】
また、コンデンサより、連続的に電圧が低減される動作電圧を入力しながらＬＳＩ半導体チップの機能試験を行い、各アドレス毎の動作電圧の変化を観測することにより、機能試験でのＦＡＩＬアドレスを検出することができる。
【発明を実施するための最良の形態】
【００１１】
（実施の形態１）
以下、本発明の実施の形態１について、図１，図２を参照しながら説明する。
図１は本発明の実施の形態１における半導体検査装置の構成図であり、図２はＬＳＩ半導体チップの動作電圧特性を示す図である。
【００１２】
図１において、１はＬＳＩ半導体チップ、２はＬＳＩ半導体チップのロジック回路用電源端子、３はＬＳＩ半導体チップのＧＮＤ端子、４はＬＳＩ半導体チップのアナログ回路用電源端子、５はＬＳＩテスタの電源ユニット、６は電圧源とＬＳＩ半導体チップを比較するコンパレータ、７はコンパレータ６の出力に接続するＬＳＩテスタのテスタチャネル、８は充放電用のコンデンサ、９、１０、１１はＬＳＩ半導体チップのロジック回路用電源端子２，ＬＳＩテスタの電源ユニット５およびコンデンサ８のそれぞれの接続を切り替えるスイッチである。
【００１３】
また、図２において、１２はコンデンサ８の充電時間、１３はコンデンサ８の放電時間、１４はコンデンサ８の放電によりＬＳＩ半導体チップを動作させる動作期間、１５はＬＳＩ半導体チップの正常動作時の動作特性を示すグラフ、１６はＬＳＩ半導体チップの不良動作時の動作特性を示すグラフ、１７はＬＳＩ半導体チップの動作期間最終時点での正常動作時電圧、１８はＬＳＩ半導体チップの動作期間最終時点での不良動作時電圧である。
【００１４】
以上のように構成された実施の形態の半導体検査装置について、その一動作例を以下に説明する。
まず、スイッチ９およびスイッチ１０を充電時間１２の間ＯＮ状態にしてＬＳＩテスタの電源ユニット５とコンデンサ８を接続し、動作期間上限電圧、具体的には検査を行う最大電圧までコンデンサ８を充電する。コンデンサ８の充電後、スイッチ９をＯＦＦ状態、スイッチ１１をＯＮ状態にすることにより、コンデンサ８からの放電電圧がＬＳＩ半導体チップのロジック回路用電源端子２へ供給される。それと同時に、ＬＳＩテスタからＬＳＩ半導体チップ１に、ＬＳＩ半導体チップの機能動作確認用のテスタ用パターンを入力して、ＬＳＩ半導体チップ１を放電時間１３の間で動作させる。
【００１５】
ここで、ＬＳＩ半導体チップ１が正常動作の場合は、ＬＳＩ半導体チップの動作期間１４の間、コンデンサ８の放電電圧が入力されるため、ＬＳＩ半導体チップ１の正常動作時の動作特性を示すグラフ１５のように放電時間１３に比例して動作電圧が低下する。また、ＬＳＩ半導体チップ１が不良動作の場合は、ＬＳＩ半導体チップの動作期間１４の間、ＬＳＩ半導体チップの不良動作時の動作特性を示すグラフ１６のように、ＬＳＩ半導体チップ１の不良動作のために急激に動作電圧が低下する異常な特性になる。
【００１６】
最後に、コンパレータ６において、動作期間下限電圧、具体的にはＬＳＩ半導体チップの動作期間１４の最終時点における正常動作時のＬＳＩ半導体チップの動作電圧を非反転入力、検査対象となるＬＳＩ半導体チップ１の動作期間の最終時点における動作電圧を反転入力に入力して比較する。
【００１７】
この時、検査対象となるＬＳＩ半導体チップ１が正常動作していれば、動作電圧はＬＳＩ半導体チップの動作期間１４の最終時点における正常動作時のＬＳＩ半導体チップの動作電圧より小さくならないのでコンパレータ６より”Ｈ”が出力し、検査対象となるＬＳＩ半導体チップ１が異常動作していれば、動作電圧はＬＳＩ半導体チップの動作期間１４の最終時点における正常動作時のＬＳＩ半導体チップの動作電圧より小さくなるのでコンパレータ６より”Ｌ”が出力する。
【００１８】
このように、コンデンサ８より、連続的に電圧が低減される動作電圧を入力してＬＳＩ半導体チップ１を動作させ、その時の動作電圧の変化を観測することにより、ＬＳＩ半導体チップの電源電圧動作の中抜け不良を発見することができる。
（実施の形態２）
以下、本発明の実施の形態２について、図３，図４を参照しながら説明する。
【００１９】
図３は本発明の実施の形態２における半導体検査装置の構成図であり、図４は本発明の実施の形態２における検査結果を表す概念図である。
図３において、１９はＬＳＩ半導体チップ、２０はＬＳＩ半導体チップのロジック回路用電源端子、２１はＬＳＩ半導体チップのＧＮＤ端子、２２はＬＳＩ半導体チップのアナログ回路用電源端子、２３はＬＳＩテスタの電源ユニット、２４は充放電用のコンデンサ、２５はコンデンサ２４の片側に接続するＬＳＩテスタのテスタチャネル、２６、２７、２８はＬＬＳＩ半導体チップのロジック回路用電源端子２０，ＬＳＩテスタの電源ユニット２３およびコンデンサ２４のそれぞれの接続を切り替えるスイッチである。
【００２０】
図４において、２９はＬＳＩテスタのテスタチャネルからの電圧モニタ時のＬＳＩ半導体チップの正常動作時の電圧特性、３０はＬＳＩテスタのテスタチャネルからの電圧モニタ時のＬＳＩ半導体チップの不良動作時の電圧特性、３１、３２、３３、３４、３５、３６、３７、３８はＬＳＩ半導体チップの機能動作確認用のＬＳＩテスタ用パターンアドレス、３９はＬＳＩテスタから出力されるＦＡＩＬアドレスである。
【００２１】
以上のように構成された実施の形態の半導体の検査方法について、その一動作例を以下に説明する。
まず、スイッチ２６およびスイッチ２７をＯＮ状態にしてＬＳＩテスタの電源ユニット２３とコンデンサ２４を接続し、動作期間上限電圧までコンデンサ２４を充電する。コンデンサ２４に充電後、スイッチ２６をＯＦＦ状態、スイッチ２８をＯＮ状態にすることにより、コンデンサ２４からの放電電圧がＬＳＩ半導体チップ１９のロジック回路用電源端子２０へ供給される。それと同時に、ＬＳＩテスタからＬＳＩ半導体チップ１９に、ＬＳＩ半導体チップの機能試験として機能動作確認用のテスタ用パターンを入力して、ＬＳＩ半導体チップ１９を動作させる。
【００２２】
ここで、実施の形態１の説明と同様に、ＬＳＩ半導体チップが正常動作の場合は、正常動作時の電圧特性２９のようにＬＳＩテスタパターンアドレス３１、３２、３３、３４と変化しても一定の特性を示すが、ＬＳＩ半導体チップが不良動作の場合は、不良動作時の電圧特性３０のように動作電圧が急激に低下する。図では、ＬＳＩテスタ用パターンアドレス３３、３５、３８で不良特性を示す。
【００２３】
最後に、ＬＳＩテスタ用パターンのアドレス毎にテスタチャネル２５よりＬＳＩ半導体チップ１９の動作電圧を出力し、電圧が急激に低下しているかどうかを観察し、そのアドレスで不良動作しているかどうかを確認することにより、機能試験でのＦＡＩＬアドレスを検出することができる。
【００２４】
このように、コンデンサ２４より、連続的に電圧が低減される動作電圧を入力しながらＬＳＩ半導体チップ１９の機能試験を行い、各アドレス毎の動作電圧の変化を観測することにより、機能試験でのＦＡＩＬアドレスを検出することができる。
【００２５】
また、このＦＡＩＬアドレスを用いて、既存の技術により、ＬＳＩ半導体チップの不具合箇所を検証することができる。
【産業上の利用可能性】
【００２６】
本発明を使用することにより、ＬＳＩ半導体チップの電源電圧動作の中抜け不良が発見出来、また、ＬＳＩ半導体チップの機能試験においてＦＡＩＬアドレスを検出が可能になる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態１における半導体検査装置の構成図
【図２】ＬＳＩ半導体チップの動作電圧特性を示す図
【図３】本発明の実施の形態２における半導体検査装置の構成図
【図４】本発明の実施の形態２における検査結果を表す概念図
【符号の説明】
【００２８】
１    ＬＳＩ半導体チップ
２    ロジック回路用電源端子
３    ＧＮＤ端子
４    アナログ回路用電源端子
５    ＬＳＩテスタの電源ユニット
６    コンパレータ
７    ＬＳＩテスタのテスタチャネル
８    コンデンサ
９    スイッチ
１０    スイッチ
１１    スイッチ
１２    充電時間
１３    放電時間
１４    動作期間
１５    ＬＳＩ半導体チップの正常動作時の動作特性を示すグラフ
１６    ＬＳＩ半導体チップの不良動作時の動作特性を示すグラフ
１７    ＬＳＩ半導体チップの動作期間最終時点での正常動作時電圧
１８    ＬＳＩ半導体チップの動作期間最終時点での不良動作時電圧
１９    ＬＳＩ半導体チップ
２０    ロジック回路用電源端子
２１    ＧＮＤ端子
２２    アナログ回路用電源端子
２３    ＬＳＩテスタの電源ユニット
２４    コンデンサ
２５    ＬＳＩテスタのテスタチャネル
２６    スイッチ
２７    スイッチ
２８    スイッチ
２９    正常動作時の電圧特性
３０    不良動作時の電圧特性
３１    パターンアドレス
３２    パターンアドレス
３３    パターンアドレス
３４    パターンアドレス
３５    パターンアドレス
３６    パターンアドレス
３７    パターンアドレス
３８    パターンアドレス
３９    ＦＡＩＬアドレス
【図１】
2005061977.tif 000003
【図２】
2005061977.tif 000004
【図３】
2005061977.tif 000005
【図４】
2005061977.tif 000006