(57)【要約】  【課題】  高速なＬＳＩを検査する際に、非同期あるいは高速による制限を回避することでより簡単かつ短時間で入出力インターフェースをテストすることを目的とする。  【解決手段】  ＬＳＩ検査装置１０１から入力した一定の簡単なデータを、暗号化回路１０４で複雑なデータに変換し、複雑なデータは送信ＬＳＩ１０２から受信ＬＳＩ１０７に送信され、受信したＬＳＩにおいて受信データを復号化回路１０９でデータを復元することにより、復元したデータは一定の簡単なデータであるため、ＬＳＩ検査装置１０１で容易に期待値判定可能となり、高速なＬＳＩを検査する際に、非同期あるいは高速による制限を回避することで、簡単かつ短時間で入出力インターフェースをテストすることができる。【選択図】図１
2005300432.tif 000002
【特許請求の範囲】
【請求項１】
送信ＬＳＩに内蔵され、ＬＳＩ検査装置を用いて前記送信ＬＳＩのデータ送信を検査するＬＳＩ検査回路であって、
前記ＬＳＩ検査装置から入力データを受信するデータ入力インターフェースと、
前記入力データを暗号化して検査データを生成する暗号回路と、
前記暗号化した検査データを出力する出力インターフェースと
を有するＬＳＩ検査回路。
【請求項２】
受信信ＬＳＩに内蔵され、ＬＳＩ検査装置を用いて前記受信ＬＳＩのデータ受信を検査するＬＳＩ検査回路であって、
検査用の入力データを受信するデータ入力インターフェースと、
前記入力データを複合化する複合回路と、
前記複合化したデータを前記ＬＳＩ検査装置に出力する出力インターフェースと
を有するＬＳＩ検査回路。
【請求項３】
ＬＳＩ検査装置を用いてＬＳＩ間のデータ送受信を検査するＬＳＩ検査回路であって、
前記ＬＳＩ検査装置から入力データを受信する送信ＬＳＩ用データ入力インターフェースと、
前記入力データを暗号化して検査データを生成する暗号回路と、
前記暗号化した検査データを出力する送信ＬＳＩ用出力インターフェースと、
前記検査データを受信する受信ＬＳＩ用データ入力インターフェースと、
前記検査データを複合化する複合回路と、
前記複合化したデータを前記ＬＳＩ検査装置に出力する受信ＬＳＩ用出力インターフェースと
により構成され、前記送信ＬＳＩ用データ入力インターフェース，前記暗号回路，前記送信ＬＳＩ用出力インターフェースは送信ＬＳＩに内蔵され、前記受信ＬＳＩ用データ入力インターフェース，前記複合回路，前記受信ＬＳＩ用出力インターフェースは受信ＬＳＩに内蔵され、前記ＬＳＩ検査装置から簡単な前記入力データを入力し、前記入力データを暗号化により複雑化してデータ送信後、受信データを複合化して前記ＬＳＩ検査装置で検査させることを特徴とするＬＳＩ検査回路。
【請求項４】
送受信機能を有するＬＳＩに内蔵され、ＬＳＩ検査装置を用いて前記ＬＳＩのデータ送受信機能を検査するＬＳＩ検査回路であって、
前記ＬＳＩ検査装置から入力データを受信する送信用データ入力インターフェースと、
前記入力データを暗号化して検査データを生成する暗号回路と、
前記暗号化した検査データを出力する送信用出力インターフェースと、
前記検査データを受信する受信用データ入力インターフェースと、
前記検査データを複合化する複合回路と、
前記複合化したデータを前記ＬＳＩ検査装置に出力する受信用出力インターフェースと
を有し、前記ＬＳＩ検査装置から簡単な前記入力データを入力し、前記入力データを暗号化により複雑化してデータ送信後、受信データを複合化して前記ＬＳＩ検査装置で検査させることを特徴とするＬＳＩ検査回路。
【請求項５】
ＬＳＩ検査装置を用いてＬＳＩ間のデータ送受信を検査するＬＳＩ検査回路であって、
前記ＬＳＩ検査装置からテスト開始信号を受信して検査に用いるデータを生成するパターン生成回路と、
前記検査に用いるデータを暗号化して検査データを生成する暗号回路と、
前記暗号化した検査データを出力する送信ＬＳＩ用出力インターフェースと、
前記検査データを受信する受信ＬＳＩ用データ入力インターフェースと、
前記検査データを複合化する複合回路と、
前記検査に用いるデータと同一のデータを生成して前記複合化したデータとの一致を判定し、結果を前記ＬＳＩ検査装置に出力する判定回路と
により構成され、前記パターン生成回路，前記暗号回路，前記送信ＬＳＩ用出力インターフェースは送信ＬＳＩに内蔵され、前記受信ＬＳＩ用データ入力インターフェース，前記複合回路，前記判定回路は受信ＬＳＩに内蔵され、前記テスト開始信号を入力することにより、検査データの送受信と送受信結果の判定を行い、判定結果のみを出力することを特徴とするＬＳＩ検査回路。
【請求項６】
送受信機能を有するＬＳＩに内蔵され、ＬＳＩ検査装置を用いて前記ＬＳＩのデータ送受信機能を検査するＬＳＩ検査回路であって、
前記ＬＳＩ検査装置からテスト開始信号を受信して検査に用いるデータを生成するパターン生成回路と、
前記検査に用いるデータを暗号化して検査データを生成する暗号回路と、
前記暗号化した検査データを出力する送信用出力インターフェースと、
前記検査データを受信する受信用データ入力インターフェースと、
前記検査データを複合化する複合回路と、
前記検査に用いるデータと同一のデータを生成して前記複合化したデータとの一致を判定し、結果を前記ＬＳＩ検査装置に出力する判定回路と
を有し、前記テスト開始信号を入力することにより、検査データの送受信と送受信結果の判定を行い、判定結果のみを出力することを特徴とするＬＳＩ検査回路。
【請求項７】
前記暗号回路がエンコード回路またはパラレルシリアル変換回路であることを特徴とする請求項１または請求項３または請求項４または請求項５または請求項６のいずれかに記載のＬＳＩ検査回路。
【請求項８】
前記複合回路がデコード回路またはシリアルパラレ変換回路であることを特徴とする請求項２または請求項３または請求項４または請求項５または請求項６のいずれかに記載のＬＳＩ検査回路。
【請求項９】
ＬＳＩ検査装置を用いて送信ＬＳＩのデータ送信を検査するＬＳＩ検査方法であって、
前記ＬＳＩ検査装置から入力データを受信する工程と、
前記入力データを暗号化して検査データを生成する工程と、
前記暗号化した検査データを出力する工程と
を有するＬＳＩ検査方法。
【請求項１０】
ＬＳＩ検査装置を用いて受信ＬＳＩのデータ受信を検査するＬＳＩ検査方法であって、
検査用の入力データを受信する工程と、
前記入力データを複合化する工程と、
前記複合化したデータを前記ＬＳＩ検査装置に出力する工程と
を有するＬＳＩ検査方法。
【請求項１１】
ＬＳＩ検査装置を用いて送信用ＬＳＩと受信用ＬＳＩ間のデータ送受信を検査するＬＳＩ検査方法であって、
前記ＬＳＩ検査装置から前記送信用ＬＳＩに入力データを受信する工程と、
前記入力データを暗号化して検査データを生成する工程と、
前記暗号化した検査データを前記受信用ＬＳＩに出力する工程と、
前記受信用ＬＳＩで前記検査データを受信する工程と、
前記検査データを複合化する工程と、
前記複合化したデータを前記ＬＳＩ検査装置に出力する工程と
を有し、前記ＬＳＩ検査装置から簡単な前記入力データを入力し、前記入力データを暗号化により複雑化してデータ送信後、受信データを複合化して前記ＬＳＩ検査装置で検査させることを特徴とするＬＳＩ検査方法。
【請求項１２】
ＬＳＩ検査装置を用いてＬＳＩの送受信機能間のデータ送受信を検査するＬＳＩ検査方法であって、
前記ＬＳＩ検査装置から入力データを受信する工程と、
前記入力データを暗号化して検査データを生成する工程と、
前記暗号化した検査データを出力する工程と、
前記検査データを受信する工程と、
前記検査データを複合化する工程と、
前記複合化したデータを前記ＬＳＩ検査装置に出力する工程と
を有し、前記ＬＳＩ検査装置から簡単な前記入力データを入力し、前記入力データを暗号化により複雑化してデータ送信後、受信データを複合化して前記ＬＳＩ検査装置で検査させることを特徴とするＬＳＩ検査方法。
【請求項１３】
ＬＳＩ検査装置を用いて送信用ＬＳＩと受信用ＬＳＩ間のデータ送受信を検査するＬＳＩ検査方法であって、
前記送信用ＬＳＩが前記ＬＳＩ検査装置からテスト開始信号を受信して検査に用いるデータを生成する工程と、
前記検査に用いるデータを暗号化して検査データを生成する工程と、
前記暗号化した検査データを前記受信用ＬＳＩに出力する工程と、
前記受信用ＬＳＩで前記検査データを受信する工程と、
前記検査データを複合化する工程と、
前記検査に用いるデータと同一のデータを生成して前記複合化したデータとの一致を判定し、結果を前記ＬＳＩ検査装置に出力する工程と
を有し、前記テスト開始信号を入力することにより、検査データの送受信と送受信結果の判定を行い、判定結果のみを出力することを特徴とするＬＳＩ検査方法。
【請求項１４】
ＬＳＩ検査装置を用いてＬＳＩの送受信機能間のデータ送受信を検査するＬＳＩ検査方法であって、
前記ＬＳＩ検査装置からテスト開始信号を受信して検査に用いるデータを生成する工程と、
前記検査に用いるデータを暗号化して検査データを生成する工程と、
前記暗号化した検査データを出力する工程と、
前記検査データを受信する工程と、
前記検査データを複合化する工程と、
前記検査に用いるデータと同一のデータを生成して前記複合化したデータとの一致を判定し、結果を前記ＬＳＩ検査装置に出力する工程と
を有し、前記テスト開始信号を入力することにより、検査データの送受信と送受信結果の判定を行い、判定結果のみを出力することを特徴とするＬＳＩ検査方法。
【請求項１５】
前記暗号化がエンコードまたはパラレルシリアル変換であることを特徴とする請求項９または請求項１１または請求項１２または請求項１３または請求項１４のいずれかに記載のＬＳＩ検査方法。
【請求項１６】
前記複合化がデコードまたはシリアルパラレ変換であることを特徴とする請求項１０または請求項１１または請求項１２または請求項１３または請求項１４のいずれかに記載のＬＳＩ検査方法。
【請求項１７】
請求項６または請求項７におけるパターン生成回路と判定回路の自己診断を、
前記生成回路と前記判定回路にて異なるデータを生成し、比較判定結果が不一致であることを確認することにより行うことを特徴とするＬＳＩ検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高速な動作を行うＬＳＩの検査回路及び検査方法に関する。
【背景技術】
【０００２】
従来、高速なＬＳＩを検査する際、テストパターンとしてＬＳＩテスタから複雑なデータを入力し、複雑なデータを期待値比較することでＬＳＩをテストしていた。
しかしながら、従来の検査方法では、ＬＳＩ検査装置に対して非同期あるいは高速な場合、データの入力、期待値判定が困難となるという問題点があった。また、高速なシリアルインターフェースにおいては送信側、受信側両方にＰＬＬ回路があり、データの遅延量を測定することが困難であるために、データの期待値を判定することができないという問題点があった。
【特許文献１】特開平３−２８５４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来テストでは、高速なＬＳＩを検査する際に、複雑なデータをＬＳＩ検査装置より入力し、複雑なデータをＬＳＩ検査装置で判定していた。
本発明では、高速なＬＳＩを検査する際に、非同期あるいは高速による制限を回避することでより簡単かつ短時間で入出力インターフェースをテストすることを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明の請求項１記載のＬＳＩ検査回路は、送信ＬＳＩに内蔵され、ＬＳＩ検査装置を用いて前記送信ＬＳＩのデータ送信を検査するＬＳＩ検査回路であって、前記ＬＳＩ検査装置から入力データを受信するデータ入力インターフェースと、前記入力データを暗号化して検査データを生成する暗号回路と、前記暗号化した検査データを出力する出力インターフェースとを有する。
【０００５】
請求項２記載のＬＳＩ検査回路は、受信信ＬＳＩに内蔵され、ＬＳＩ検査装置を用いて前記受信ＬＳＩのデータ受信を検査するＬＳＩ検査回路であって、検査用の入力データを受信するデータ入力インターフェースと、前記入力データを複合化する複合回路と、前記複合化したデータを前記ＬＳＩ検査装置に出力する出力インターフェースとを有する。
【０００６】
請求項３記載のＬＳＩ検査回路は、ＬＳＩ検査装置を用いてＬＳＩ間のデータ送受信を検査するＬＳＩ検査回路であって、前記ＬＳＩ検査装置から入力データを受信する送信ＬＳＩ用データ入力インターフェースと、前記入力データを暗号化して検査データを生成する暗号回路と、前記暗号化した検査データを出力する送信ＬＳＩ用出力インターフェースと、前記検査データを受信する受信ＬＳＩ用データ入力インターフェースと、前記検査データを複合化する複合回路と、前記複合化したデータを前記ＬＳＩ検査装置に出力する受信ＬＳＩ用出力インターフェースとにより構成され、前記送信ＬＳＩ用データ入力インターフェース，前記暗号回路，前記送信ＬＳＩ用出力インターフェースは送信ＬＳＩに内蔵され、前記受信ＬＳＩ用データ入力インターフェース，前記複合回路，前記受信ＬＳＩ用出力インターフェースは受信ＬＳＩに内蔵され、前記ＬＳＩ検査装置から簡単な前記入力データを入力し、前記入力データを暗号化により複雑化してデータ送信後、受信データを複合化して前記ＬＳＩ検査装置で検査させることを特徴とする。
【０００７】
請求項４記載のＬＳＩ検査回路は、送受信機能を有するＬＳＩに内蔵され、ＬＳＩ検査装置を用いて前記ＬＳＩのデータ送受信機能を検査するＬＳＩ検査回路であって、前記ＬＳＩ検査装置から入力データを受信する送信用データ入力インターフェースと、前記入力データを暗号化して検査データを生成する暗号回路と、前記暗号化した検査データを出力する送信用出力インターフェースと、前記検査データを受信する受信用データ入力インターフェースと、前記検査データを複合化する複合回路と、前記複合化したデータを前記ＬＳＩ検査装置に出力する受信用出力インターフェースとを有し、前記ＬＳＩ検査装置から簡単な前記入力データを入力し、前記入力データを暗号化により複雑化してデータ送信後、受信データを複合化して前記ＬＳＩ検査装置で検査させることを特徴とする。
【０００８】
請求項５記載のＬＳＩ検査回路は、ＬＳＩ検査装置を用いてＬＳＩ間のデータ送受信を検査するＬＳＩ検査回路であって、前記ＬＳＩ検査装置からテスト開始信号を受信して検査に用いるデータを生成するパターン生成回路と、前記検査に用いるデータを暗号化して検査データを生成する暗号回路と、前記暗号化した検査データを出力する送信ＬＳＩ用出力インターフェースと、前記検査データを受信する受信ＬＳＩ用データ入力インターフェースと、前記検査データを複合化する複合回路と、前記検査に用いるデータと同一のデータを生成して前記複合化したデータとの一致を判定し、結果を前記ＬＳＩ検査装置に出力する判定回路とにより構成され、前記パターン生成回路，前記暗号回路，前記送信ＬＳＩ用出力インターフェースは送信ＬＳＩに内蔵され、前記受信ＬＳＩ用データ入力インターフェース，前記複合回路，前記判定回路は受信ＬＳＩに内蔵され、前記テスト開始信号を入力することにより、検査データの送受信と送受信結果の判定を行い、判定結果のみを出力することを特徴とする。
【０００９】
請求項６記載のＬＳＩ検査回路は、送受信機能を有するＬＳＩに内蔵され、ＬＳＩ検査装置を用いて前記ＬＳＩのデータ送受信機能を検査するＬＳＩ検査回路であって、前記ＬＳＩ検査装置からテスト開始信号を受信して検査に用いるデータを生成するパターン生成回路と、前記検査に用いるデータを暗号化して検査データを生成する暗号回路と、前記暗号化した検査データを出力する送信用出力インターフェースと、前記検査データを受信する受信用データ入力インターフェースと、前記検査データを複合化する複合回路と、前記検査に用いるデータと同一のデータを生成して前記複合化したデータとの一致を判定し、結果を前記ＬＳＩ検査装置に出力する判定回路とを有し、前記テスト開始信号を入力することにより、検査データの送受信と送受信結果の判定を行い、判定結果のみを出力することを特徴とする。
【００１０】
請求項７記載のＬＳＩ検査回路は、請求項２または請求項３または請求項４または請求項５または請求項６のいずれかに記載のＬＳＩ検査回路において、前記暗号回路がエンコード回路またはパラレルシリアル変換回路であることを特徴とする。
【００１１】
請求項８記載のＬＳＩ検査回路は、請求項１または請求項３または請求項４または請求項５または請求項６のいずれかに記載のＬＳＩ検査回路において、前記複合回路がデコード回路またはシリアルパラレ変換回路であることを特徴とする。
【００１２】
請求項９記載のＬＳＩ検査方法は、ＬＳＩ検査装置を用いて送信ＬＳＩのデータ送信を検査するＬＳＩ検査方法であって、前記ＬＳＩ検査装置から入力データを受信する工程と、前記入力データを暗号化して検査データを生成する工程と、前記暗号化した検査データを出力する工程とを有する。
【００１３】
請求項１０記載のＬＳＩ検査方法は、ＬＳＩ検査装置を用いて受信ＬＳＩのデータ受信を検査するＬＳＩ検査方法であって、検査用の入力データを受信する工程と、前記入力データを複合化する工程と、前記複合化したデータを前記ＬＳＩ検査装置に出力する工程と
を有する。
【００１４】
請求項１１記載のＬＳＩ検査方法は、ＬＳＩ検査装置を用いて送信用ＬＳＩと受信用ＬＳＩ間のデータ送受信を検査するＬＳＩ検査方法であって、前記ＬＳＩ検査装置から前記送信用ＬＳＩに入力データを受信する工程と、前記入力データを暗号化して検査データを生成する工程と、前記暗号化した検査データを前記受信用ＬＳＩに出力する工程と、前記受信用ＬＳＩで前記検査データを受信する工程と、前記検査データを複合化する工程と、前記複合化したデータを前記ＬＳＩ検査装置に出力する工程とを有し、前記ＬＳＩ検査装置から簡単な前記入力データを入力し、前記入力データを暗号化により複雑化してデータ送信後、受信データを複合化して前記ＬＳＩ検査装置で検査させることを特徴とする。
【００１５】
請求項１２記載のＬＳＩ検査方法は、ＬＳＩ検査装置を用いてＬＳＩの送受信機能間のデータ送受信を検査するＬＳＩ検査方法であって、前記ＬＳＩ検査装置から入力データを受信する工程と、前記入力データを暗号化して検査データを生成する工程と、前記暗号化した検査データを出力する工程と、前記検査データを受信する工程と、前記検査データを複合化する工程と、前記複合化したデータを前記ＬＳＩ検査装置に出力する工程とを有し、前記ＬＳＩ検査装置から簡単な前記入力データを入力し、前記入力データを暗号化により複雑化してデータ送信後、受信データを複合化して前記ＬＳＩ検査装置で検査させることを特徴とする。
【００１６】
請求項１３記載のＬＳＩ検査方法は、ＬＳＩ検査装置を用いて送信用ＬＳＩと受信用ＬＳＩ間のデータ送受信を検査するＬＳＩ検査方法であって、前記送信用ＬＳＩが前記ＬＳＩ検査装置からテスト開始信号を受信して検査に用いるデータを生成する工程と、前記検査に用いるデータを暗号化して検査データを生成する工程と、前記暗号化した検査データを前記受信用ＬＳＩに出力する工程と、前記受信用ＬＳＩで前記検査データを受信する工程と、前記検査データを複合化する工程と、前記検査に用いるデータと同一のデータを生成して前記複合化したデータとの一致を判定し、結果を前記ＬＳＩ検査装置に出力する工程とを有し、前記テスト開始信号を入力することにより、検査データの送受信と送受信結果の判定を行い、判定結果のみを出力することを特徴とする。
【００１７】
請求項１４記載のＬＳＩ検査方法は、ＬＳＩ検査装置を用いてＬＳＩの送受信機能間のデータ送受信を検査するＬＳＩ検査方法であって、前記ＬＳＩ検査装置からテスト開始信号を受信して検査に用いるデータを生成する工程と、前記検査に用いるデータを暗号化して検査データを生成する工程と、前記暗号化した検査データを出力する工程と、前記検査データを受信する工程と、前記検査データを複合化する工程と、前記検査に用いるデータと同一のデータを生成して前記複合化したデータとの一致を判定し、結果を前記ＬＳＩ検査装置に出力する工程とを有し、前記テスト開始信号を入力することにより、検査データの送受信と送受信結果の判定を行い、判定結果のみを出力することを特徴とする。
【００１８】
請求項１５記載のＬＳＩ検査方法は、請求項９または請求項１１または請求項１２または請求項１３または請求項１４のいずれかに記載のＬＳＩ検査方法において、前記暗号化がエンコードまたはパラレルシリアル変換であることを特徴とする。
【００１９】
請求項１６記載のＬＳＩ検査方法は、請求項１０または請求項１１または請求項１２または請求項１３または請求項１４のいずれかに記載のＬＳＩ検査方法において、前記複合化がデコードまたはシリアルパラレ変換であることを特徴とする。
【００２０】
請求項１７記載のＬＳＩ検査方法は、請求項６または請求項７におけるパターン生成回路と判定回路の自己診断を、前記生成回路と前記判定回路にて異なるデータを生成し、比較判定結果が不一致であることを確認することにより行うことを特徴とする。
【００２１】
以上により、高速なＬＳＩを検査する際に、非同期あるいは高速による制限を回避することで、簡単かつ短時間で入出力インターフェースをテストすることができる。
【発明の効果】
【００２２】
本発明は、ＬＳＩ検査装置から入力した一定の簡単なデータを、暗号化回路で複雑なデータに変換し、複雑なデータは送信ＬＳＩから受信ＬＳＩに送信され、受信したＬＳＩにおいて受信データを復号化回路でデータを復元することにより、復元したデータは一定の簡単なデータであるため、ＬＳＩ検査装置で容易に期待値判定可能となり、高速なＬＳＩを検査する際に、非同期あるいは高速による制限を回避することで、簡単かつ短時間で入出力インターフェースをテストすることができる。
【発明を実施するための最良の形態】
【００２３】
本発明のＬＳＩ検査方法および検査回路は、ＬＳＩ検査装置から一定の簡単なデータを入力し、暗号化回路（ここでの暗号化回路はエンコード回路、パラレルシリアル変換回路等入力データを複雑なデータに変換する機能を有する回路を含む）で複雑なデータに変換する。複雑なデータは送信ＬＳＩから受信ＬＳＩに送信され、受信したＬＳＩにおいて受信データを復号化回路（ここでの復号化回路はデコード回路、シリアルパラレル変換回路等データを復元する機能を有する回路を含む）でデータを復元する。復元したデータは一定の簡単なデータであるため、ＬＳＩ検査装置で容易に期待値判定可能となる。ここで、受信ＬＳＩを検査対象とする場合は、送信ＬＳＩは良品ＬＳＩとなり、送信ＬＳＩを検査対象とする場合、受信ＬＳＩは良品ＬＳＩとなる。本手法により入出力インターフェースをＬＳＩ検査装置から一定の簡単なデータ入力とＬＳＩ検査装置での一定の簡単なデータの期待値判定で検査対象ＬＳＩの複雑な検査が可能となり、高速なＬＳＩを検査する際に、非同期あるいは高速による制限を回避することで、簡単かつ短時間で入出力インターフェースをテストすることができる。
【００２４】
以下、図面を参照しながら、本発明の実施の形態を説明する。
（実施の形態１）
まず、図１を用いて、実施の形態１におけるＬＳＩ検査回路及びＬＳＩ検査方法について説明する。
【００２５】
図１は本発明の実施の形態１におけるＬＳＩ検査を説明するための概略図である。
図１において、検査対象が受信ＬＳＩ１０７の場合、送信ＬＳＩ１０２は良品ＬＳＩとなる。検査構成としては、ロードボード１０６上に検査対象ＬＳＩである受信ＬＳＩ１０７と良品ＬＳＩである送信ＬＳＩ１０２を搭載し、送信ＬＳＩ１０２の出力インターフェース１０５と受信ＬＳＩ１０７の入力インターフェース１０８を接続２０７のようにケーブルまたはロードボード１０６上で接続することで送信ＬＳＩ１０２から受信ＬＳＩ１０７である検査対象へデータを送受信する構成とする。
【００２６】
ここで、ＬＳＩ検査装置１０１から送信ＬＳＩ１０２のデータ入力インターフェース１０３に対し、出力インターフェース１０５から送信するためのデータを入力する。データ入力インターフェース１０３に入力するデータは、全て、１等固定データであり、経路２０１を経て一定期間入力する。入力されたデータは経路２０３を通り、暗号化回路１０４でデータ入力インターフェース１０３から入力されたデータを複雑なデータに変換し、経路２０４を通り出力インターフェース１０５から複雑なデータを送信する。ここで、複雑化したデータは、高速なデータ転送の検査を行うのに十分なデータに変換するようにする。暗号化回路１０４として、エンコード回路、パラレルシリアル変換回路等の入力データを複雑なデータに変換する機能を有する回路を用いてもかまわない。送信されたデータは経路２０７を通り、受信ＬＳＩ１０７で受信される。受信したデータは経路２０５を通り復号化回路１０９でデータ入力インターフェース１０３から入力したデータに復元する。復号化回路１０９として、デコード回路、シリアルパラレル変換回路等のデータを復元する機能を有する回路を用いてもかまわない。復元化されたデータは経路２０６を通りデータ出力インターフェース１１０を介して経路２０２を通りＬＳＩ検査装置１０１に入力されて、そこで、結果を判定する。ここで、受信ＬＳＩ１０７とＬＳＩ検査装置１０１は非同期、高速である場合が多い。しかし、データ出力インターフェース１１０からのデータは簡単な固定データであるため、十分安定したタイミングで期待値比較を安定して行うことができる。
【００２７】
次に、検査対象ＬＳＩが送信ＬＳＩ１０２の場合には、上記の例で検査対象ＬＳＩと良品ＬＳＩを入れ替えるだけで同様のテストが可能となる。
以上のようにして、ＬＳＩ検査装置１０１から一定のデータを入力することで、データ出力インターフェース１０５より送信し、入力インターフェース１０８にて受信するデータ（接続２０７を通るデータ）を複雑なデータとして、より検査カバレッジの高いＬＳＩ検査を可能とすることができるので、高速なＬＳＩを検査する際に、非同期あるいは高速による制限を回避することで、簡単かつ短時間で入出力インターフェースをテストすることができる。また、ＬＳＩ検査装置から複雑なデータ入力、ＬＳＩ検査装置への複雑なデータ入力が不要のため、より低コストでＬＳＩ検査が実現できる。
（実施の形態２）
次に、図２を用いて、実施の形態２におけるＬＳＩ検査回路及びＬＳＩ検査方法について説明する。
【００２８】
図２は本発明の実施の形態２におけるＬＳＩ検査を説明するための概略図である。
図２に示すように、１つのＬＳＩに送信インターフェースである出力インターフェース１０５と受信インターフェースである入力インターフェース１０８を備える送受信ＬＳＩ１１２の場合、ロードボード１０６上で送受信ＬＳＩ１１２の出力インターフェース１０５と入力インターフェース１０８を自己ループバックするように接続２０７で接続する。
【００２９】
ここで、ＬＳＩ検査装置１０１から送受信ＬＳＩ１１２のデータ入力インターフェース１０３に対し、出力インターフェース１０５から送信するためのデータを入力する。データ入力インターフェース１０３に入力するデータは、全て、１等固定データであり、経路２０１を経て一定期間入力する。入力されたデータは経路２０３を通り、暗号化回路１０４でデータ入力インターフェース１０３から入力されたデータを複雑なデータに変換し、経路２０４を通り出力インターフェース１０５から複雑なデータを送信する。ここで、複雑化したデータは、高速なデータ転送の検査を行うのに十分なデータに変換するようにする。暗号化回路１０４として、エンコード回路、パラレルシリアル変換回路等の入力データを複雑なデータに変換する機能を有する回路を用いてもかまわない。送信されたデータは経路２０７を通り入力インターフェース１０８が受信する。受信したデータは経路２０５を通り復号化回路１０９でデータ入力インターフェース１０３から入力したデータに復元する。復号化回路１０９として、デコード回路、シリアルパラレル変換回路等のデータを復元する機能を有する回路を用いてもかまわない。復元化されたデータは経路２０６を通りデータ出力インターフェース１１０を介して経路２０２を通りＬＳＩ検査装置１０１に入力されて、そこで、結果を判定する。ここで、送受信ＬＳＩ１１２とＬＳＩ検査装置１０１は非同期、高速である場合が多い。しかし、データ出力インターフェース１１０からのデータは簡単な固定データであるため、十分安定したタイミングで期待値比較を安定して行うことができる。ここで、データ入力インターフェース１０３とデータ出力インターフェース１１０が兼用されている回路の場合であっても同様に検査可能である。
【００３０】
以上のようにして、ＬＳＩ検査装置１０１から一定のデータを入力することで、データ出力インターフェース１０５より送信し、入力インターフェース１０８にて受信するデータ（接続２０７を通るデータ）を複雑なデータとして、より検査カバレッジの高いＬＳＩ検査を可能とすることができるので、高速なＬＳＩを検査する際に、非同期あるいは高速による制限を回避することで、簡単かつ短時間で入出力インターフェースをテストすることができる。また、ＬＳＩ検査装置から複雑なデータ入力、ＬＳＩ検査装置への複雑なデータ入力が不要のため、より低コストでＬＳＩ検査が実現できる。
（実施の形態３）
次に、図３を用いて、実施の形態３におけるＬＳＩ検査回路及びＬＳＩ検査方法について説明する。
【００３１】
図３は本発明の実施の形態３におけるＬＳＩ検査を説明するための概略図である。
図３に示すように、ＬＳＩ検査装置１０１から送信ＬＳＩ１０２にテスト開始信号２０８が入力されると、パターン生成回路１１３のデータ設定回路１１４にて、あらかじめ設定した検査に用いるデータを生成し、経路２０９を通って暗号化回路１０４に生成したデータを出力する。次に、暗号化回路１０４により複雑化されたデータが出力インターフェース１０５より送信される。ここで、複雑化したデータは、高速なデータ転送の検査を行うのに十分なデータに変換するようにする。送信されたデータは接続２０７を通り受信ＬＳＩ１０７の入力インターフェース１０８で受信され、複合化回路１０９によりデータを復元する。復元されたデータは経路２１０を通り判定回路１１５に送信さる。判定回路１１５では、データ設定回路１１４と同じ設定であるデータ設定回路１１６から、データ設定回路１１４で生成されたのと同じデータを期待値データとして生成し、複合化したデータと期待値を比較して期待値複合化したデータが期待値と一致するかの判定により送受信結果の判定を行う。そして経路２１１を通りＬＳＩ検査装置１０１に判定結果のみを通知する。
【００３２】
本構成により、送信ＬＳＩ１０２からパターン生成回路１１３で生成したデータを暗号化して受信ＬＳＩ１０７に送信し、複合化したデータを判定回路１１５で比較検査することにより、高速なＬＳＩを検査する際に、非同期あるいは高速による制限を回避することで、簡単かつ短時間で入出力インターフェースをテストすることができると共に、ＬＳＩ検査装置１０１は開始設定と最終結果の判定だけを得ればよいため安価なＬＳＩ検査装置でＬＳＩ検査が実現できる。また、データ設定回路１１３、データ設定回路１１５により送信ＬＳＩ１０２と受信ＬＳＩ１０７のデータパターンの共通認識が可能となる。本検査構成においても、受信ＬＳＩ１０７が検査対象の場合、１０２送信ＬＳＩは良品ＬＳＩとなり、送信ＬＳＩ１０２が検査対象のときは受信ＬＳＩ１０７が良品ＬＳＩとなる。この場合、検査対象ＬＳＩのデータ生成回路１１３と判定回路１１５は正しい回路であるための診断が必要となる。この簡単な診断方法として、あらかじめ設定する送信ＬＳＩ１０２のデータ設定回路１１４と受信ＬＳＩ１０７のデータ設定回路１１６の設定を異なるものにすることにより、判定回路１１５の判定結果は不一致となり、簡単に検査回路の診断が可能となる。さらに、本実施の形態では、送信ＬＳＩと受信ＬＳＩが別々の場合について説明したが、送受信ＬＳＩにおいても、送信側，受信側のパターン生成回路を設けることにより、検査を行うことができる。
【００３３】
さらに、以上の説明では、送信側でデータを暗号化したデータを送信し、受信側で受信したデータを複合化して検査を行ったが、送信側でデータを暗号化したデータを送信し、受信側では複合化せずに検査を行っても良い。また、送信側にはあらかじめ暗号化されたデータを入力し、そのデータを送信側に送信して、送信側で受信したデータを複合化して検査を行うこともできる。
【産業上の利用可能性】
【００３４】
本発明は高速なＬＳＩを検査する際に、非同期あるいは高速による制限を回避することで、簡単かつ短時間で入出力インターフェースをテストすることができ、高速な動作を行うＬＳＩの検査回路及び検査方法等に有用である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１におけるＬＳＩ検査を説明するための概略図
【図２】本発明の実施の形態２におけるＬＳＩ検査を説明するための概略図
【図３】本発明の実施の形態３におけるＬＳＩ検査を説明するための概略図
【符号の説明】
【００３６】
１０１    ＬＳＩ検査装置
１０２    送信ＬＳＩ
１０３    データ入力インターフェース
１０４    暗号化回路（エンコード回路）
１０５    出力インターフェース
１０６    ロードボード
１０７    受信ＬＳＩ
１０８    入力インターフェース
１０９    復号化回路（デコード回路）
１１０    データ出力インターフェース
１１２    送受信ＬＳＩ
１１３    パターン生成回路
１１４    データ設定回路
１１５    判定回路
１１６    データ設定回路
２０１    経路
２０２    経路
２０３    経路
２０４    経路
２０５    経路
２０６    経路
２０７    接続
２０８    テスト開始信号
２０９    経路
２１０    経路
２１１    経路
【図１】
2005300432.tif 000003
【図２】
2005300432.tif 000004
【図３】
2005300432.tif 000005