(57)【要約】【課題】  入射光量検出のダイナミックレンジが大きく温度依存性が小さい光検出装置を提供する。【解決手段】  第１信号処理部１０ｍ,ｎは、積分回路１１、第１ホールド回路１２、比較回路１３、第２ホールド回路１４，ラッチ回路１５を含む。積分回路１１は、複数の容量値のうちの何れかの容量値に選択的に設定される可変容量部を有し、可変容量部において設定されている容量値に対応した蓄積期間に亘ってフォトダイオードから出力される電荷を可変容量部に蓄積して、蓄積した電荷の量に応じた電圧値Ｖ１を出力する。比較回路１３は、積分回路１１から出力される電圧値Ｖ１を入力し、電圧値Ｖ１と基準電圧値Ｖｒｅｆとを大小比較して、比較結果を表す比較信号Ｓ３を出力するとともに、何れかの蓄積期間の終了の際に積分回路１１から出力される電圧値Ｖ１が基準電圧値Ｖｒｅｆより小さいときに第１ホールド回路１２に対して該電圧値を保持するよう指示する。【選択図】  図２
2005265607.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた量の電荷を発生するフォトダイオードと、
Ｋ個の容量値Ｃ１〜ＣＫのうちの何れかの容量値Ｃｎに選択的に設定される可変容量部を有し、この可変容量部において設定されている容量値Ｃｋに対応した蓄積期間Ｔｋに亘って前記フォトダイオードから出力される電荷を前記可変容量部に蓄積して、この蓄積した電荷の量に応じた電圧値を出力する積分回路と、
蓄積期間Ｔ１〜ＴＫのうちの何れかの蓄積期間Ｔｋの終了の際に前記積分回路から出力される電圧値を保持して、この保持した電圧値を出力する第１ホールド回路と、
前記積分回路または前記第１ホールド回路から出力される電圧値を入力し、この入力した電圧値と基準電圧値とを大小比較して、この比較結果を表す比較信号を出力するとともに、何れかの蓄積期間Ｔｋの終了の際に前記積分回路または前記第１ホールド回路から出力される電圧値が前記基準電圧値より小さいときに前記第１ホールド回路に対して該電圧値を保持するよう指示する比較回路と、
を備え、
比（Ｔｋ／Ｃｋ）の値がｋ値によって異なる、
ことを特徴とする光検出装置（ただし、Ｋは２以上の整数、ｋは１以上Ｋ以下の任意の整数）。
【請求項２】
比（Ｔｋ１／Ｃｋ１）と比（Ｔｋ２／Ｃｋ２）との比が２の冪乗の数であることを特徴とする請求項１記載の光検出装置（ただし、ｋ１およびｋ２それぞれは１以上Ｋ以下の任意の整数であり、ｋ１≠ｋ２）。
【請求項３】
前記第１ホールド回路は、前記積分回路から出力される電圧値を入力し、蓄積期間Ｔｋの開始および終了それぞれの際に入力する該電圧値の差に応じた電圧値を保持し出力するＣＤＳ回路を兼ねることを特徴とする請求項１記載の光検出装置。
【請求項４】
前記第１ホールド回路から出力される電圧値を入力し、特定時刻における該電圧値を保持して、この保持した電圧値を出力する第２ホールド回路と、
前記比較回路から出力される比較信号を入力し、特定時刻における該比較信号を記憶し、この記憶した比較信号を出力するラッチ回路と、
を更に備えることを特徴とする請求項１記載の光検出装置。
【請求項５】
前記第１ホールド回路から出力される電圧値を入力し、この入力した電圧値をデジタル値に変換して、このデジタル値を出力するＡ／Ｄ変換回路を更に備えることを特徴とする請求項１記載の光検出装置。
【請求項６】
前記Ａ／Ｄ変換回路から出力されるデジタル値を入力するとともに、前記比較回路から出力される比較信号を入力して、該比較信号に基づいて該デジタル値のビットをシフトさせ、このビットシフトした後のデジタル値を出力するビットシフト回路を更に備えることを特徴とする請求項５記載の光検出装置。
【請求項７】
前記第１ホールド回路から出力される電圧値を入力して容量部に保持し、この保持した電圧値を前記Ａ／Ｄ変換回路へ出力するスイッチドキャパシタ回路を更に備えることを特徴とする請求項５記載の光検出装置。
【請求項８】
前記フォトダイオード，前記積分回路，前記第１ホールド回路および前記比較回路を複数組備え、これら複数組に対して１個の前記Ａ／Ｄ変換回路を備える、ことを特徴とする請求項５記載の光検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出装置に関するものである。
【背景技術】
【０００２】
光検出装置として、入射光量に応じてフォトダイオードで発生した電流信号を対数圧縮して電圧信号として出力するものが知られている（例えば特許文献１および特許文献２を参照）。この光検出装置は、入射光量検出のダイナミックレンジが大きいという利点を有している。
【特許文献１】特開平１１−１５５１０５号公報
【特許文献２】特開平５−２１９４４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記のような対数圧縮方式を採用した光検出装置は、温度に依存して対数圧縮特性（すなわち、入射光量検出特性）が大きく変化するという問題点を有している。
【０００４】
本発明は、上記問題点を解消する為になされたものであり、入射光量検出のダイナミックレンジが大きく温度依存性が小さい光検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明に係る光検出装置は、(1) 入射光量に応じた量の電荷を発生するフォトダイオードと、(2) Ｋ個の容量値Ｃ１〜ＣＫのうちの何れかの容量値Ｃｎに選択的に設定される可変容量部を有し、この可変容量部において設定されている容量値Ｃｋに対応した蓄積期間Ｔｋに亘ってフォトダイオードから出力される電荷を可変容量部に蓄積して、この蓄積した電荷の量に応じた電圧値を出力する積分回路と、(3) 蓄積期間Ｔ１〜ＴＫのうちの何れかの蓄積期間Ｔｋの終了の際に積分回路から出力される電圧値を保持して、この保持した電圧値を出力する第１ホールド回路と、(4) 積分回路または第１ホールド回路から出力される電圧値を入力し、この入力した電圧値と基準電圧値とを大小比較して、この比較結果を表す比較信号を出力するとともに、何れかの蓄積期間Ｔｋの終了の際に積分回路または第１ホールド回路から出力される電圧値が基準電圧値より小さいときに第１ホールド回路に対して該電圧値を保持するよう指示する比較回路と、を備えることを特徴とする。さらに、比（Ｔｋ／Ｃｋ）の値がｋ値によって異なることを特徴とする。また、比（Ｔｋ１／Ｃｋ１）と比（Ｔｋ２／Ｃｋ２）との比が２の冪乗の数であるのが好適である。ただし、Ｋは２以上の整数であり、ｋ，ｋ１，ｋ２それぞれは１以上Ｋ以下の任意の整数であり、ｋ１とｋ２とは互いに異なる。
【０００６】
この光検出装置では、積分回路の可変容量部は、Ｋ個の容量値Ｃ１〜ＣＫのうちの何れかの容量値Ｃｎに選択的に設定される。この可変容量部において設定されている容量値Ｃｋに対応した蓄積期間Ｔｋに亘って、フォトダイオードから出力される電荷が可変容量部に蓄積されて、この蓄積された電荷の量に応じた電圧値が積分回路から出力される。蓄積期間Ｔ１〜ＴＫのうちの何れかの蓄積期間Ｔｋの終了の際に積分回路から出力される電圧値が第１ホールド回路により保持され、保持された電圧値が第１ホールド回路から出力される。比較回路により、積分回路または第１ホールド回路から出力される電圧値が基準電圧値と大小比較されて、この比較結果を表す比較信号が比較回路から出力される。また、何れかの蓄積期間Ｔｋの終了の際に積分回路または第１ホールド回路から出力される電圧値が基準電圧値より小さいときに第１ホールド回路により保持されている電圧値は、以降も保持される。したがって、何れかの蓄積期間Ｔｋの終了の際に積分回路から出力されて第１ホールド回路により保持された電圧値、および、比較回路から出力され当該蓄積期間Ｔｋを表す比較信号に基づいて、所定の演算を行うことにより、この光検出装置は、大きいダイナミックレンジで撮像を行うことができる。
【０００７】
本発明に係る光検出装置では、第１ホールド回路は、積分回路から出力される電圧値を入力し、蓄積期間Ｔｋの開始および終了それぞれの際に入力する該電圧値の差に応じた電圧値を保持し出力するＣＤＳ回路を兼ねるのが好適である。このように第１ホールド回路がＣＤＳ回路（Correlated Double Sampling、相関二重サンプリング）を兼ねる場合には、積分回路に含まれるアンプのリセット時発生ノイズ（すなわち、ｋＴＣノイズ）による誤差が低減されるので、この光検出装置は、より正確な撮像データを得ることができる。
【０００８】
本発明に係る光検出装置は、(1) 第１ホールド回路から出力される電圧値を入力し、特定時刻における該電圧値を保持して、この保持した電圧値を出力する第２ホールド回路と、(2) 比較回路から出力される比較信号を入力し、特定時刻における該比較信号を記憶し、この記憶した比較信号を出力するラッチ回路と、を更に備えるのが好適である。このように撮像により得られたデータを保持・記憶する第２ホールド回路およびラッチ回路が設けられていることにより、或る期間においてフォトダイオード，積分回路，第１ホールド回路および比較回路により得られた撮像データを処理する次の期間の間に、同時に、次の撮像データが得られる。したがって、この光検出装置は、高速撮像が可能である。
【０００９】
本発明に係る光検出装置は、第１ホールド回路から出力される電圧値を入力し、この入力した電圧値をデジタル値に変換して、このデジタル値を出力するＡ／Ｄ変換回路を更に備えるのが好適である。また、Ａ／Ｄ変換回路から出力されるデジタル値を入力するとともに、比較回路から出力される比較信号を入力して、該比較信号に基づいて該デジタル値のビットをシフトさせ、このビットシフトした後のデジタル値を出力するビットシフト回路を更に備えるのも好適である。さらに、第１ホールド回路から出力される電圧値を入力して容量部に保持し、この保持した電圧値をＡ／Ｄ変換回路へ出力するスイッチドキャパシタ回路を更に備えるのも好適である。これらの場合には、フォトダイオード，積分回路，第１ホールド回路および比較回路により得られた撮像データは、Ａ／Ｄ変換回路によりデジタル値に変換される。さらに、Ａ／Ｄ変換回路から出力されたデジタル値は、ビットシフト回路により、比較信号に基づいて必要なビット数だけビットシフトされる。
【００１０】
また、本発明に係る光検出装置は、フォトダイオード，積分回路，第１ホールド回路および比較回路を複数組備え、これら複数組に対して１個のＡ／Ｄ変換回路を備えるのが好適である。また、フォトダイオード，積分回路，第１ホールド回路，比較回路，第２ホールド回路およびラッチ回路を複数組備え、これら複数組に対して１組のスイッチドキャパシタ回路，Ａ／Ｄ変換回路およびビットシフト回路を備えるのが好適である。
【発明の効果】
【００１１】
本発明に係る光検出装置は、入射光量検出のダイナミックレンジが大きく、温度依存性が小さい。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１３】
図１は、本実施形態に係る光検出装置１の概略構成図である。この図に示される光検出装置１は、Ｍ×Ｎ個のフォトダイオードＰＤ１,１〜ＰＤＭ,Ｎ、Ｍ×Ｎ個の第１信号処理部１０１,１〜１０Ｍ,Ｎ および １個の第２信号処理部２０ を備える。図示のように、Ｍ×Ｎ個のフォトダイオードＰＤ１,１〜ＰＤＭ,Ｎは、所定の矩形領域内に配置され、Ｍ×Ｎ個の第１信号処理部１０１,１〜１０Ｍ,Ｎ および １個の第２信号処理部２０ それぞれは、上記矩形領域の一辺の外側に配置されている。なお、Ｍ，Ｎそれぞれは２以上の整数である。また、以下で用いられるｍは１以上Ｍ以下の任意の整数であり、ｎは１以上Ｎ以下の任意の整数である。
【００１４】
Ｍ×Ｎ個のフォトダイオードＰＤ１,１〜ＰＤＭ,ＮはＭ行Ｎ列に２次元配列されており、フォトダイオードＰＤｍ,ｎは第ｍ行第ｎ列に位置する。各フォトダイオードＰＤｍ,ｎは、入射光量に応じた量の電荷を発生する。各第１信号処理部１０ｍ,ｎは、フォトダイオードＰＤｍ,ｎに１対１に対応して設けられ、この対応するフォトダイオードＰＤｍ,ｎから出力される電荷を入力し、この入力した電荷の量に応じた電圧値を出力する。第２信号処理部２０は、Ｍ×Ｎ個の第１信号処理部１０１,１〜１０Ｍ,Ｎそれぞれから順次に出力される電圧値を入力し、この電圧値（アナログ値）をデジタル値に変換して、このデジタル値を出力する。
【００１５】
図２は、本実施形態に係る光検出装置１の第１信号処理部１０ｍ,ｎの構成図である。Ｍ×Ｎ個の第１信号処理部１０１,１〜１０Ｍ,Ｎそれぞれは共通の構成を有している。この図に示されるように、各第１信号処理部１０ｍ,ｎは、積分回路１１、第１ホールド回路１２、比較回路１３、第２ホールド回路１４およびラッチ回路１５を含む。この図にはフォトダイオードＰＤｍ,ｎも示されている。フォトダイオードＰＤｍ,ｎのアノード端子は接地されている。
【００１６】
積分回路１１は、アンプＡ１、容量素子Ｃ１０〜Ｃ１２ および スイッチＳＷ１０〜ＳＷ１２ を有する。アンプＡ１は、非反転入力端子が接地され、反転入力端子がフォトダイオードＰＤｍ,ｎのカソード端子に接続されている。アンプＡ１の反転入力端子と出力端子との間には、スイッチＳＷ１０、容量素子Ｃ１０、互いに直列接続されたスイッチＳＷ１１および容量素子Ｃ１１、ならびに、互いに直列接続されたスイッチＳＷ１２および容量素子Ｃ１２が、互いに並列的に設けられている。
【００１７】
容量素子Ｃ１０〜Ｃ１２ ならびに スイッチＳＷ１１およびＳＷ１２ は、可変容量部を構成している。この可変容量部は、下記(1)式に表されるように、容量値Ｃ１〜Ｃ３のうちの何れかの容量値に選択的に設定される。すなわち、スイッチＳＷ１１およびＳＷ１２ の双方が開いているときの可変容量部の容量値Ｃ１は、容量素子Ｃ１０の容量値と等しい。スイッチＳＷ１１が閉じていてスイッチＳＷ１２が開いているときの可変容量部の容量値Ｃ２は、容量素子Ｃ１０およびＣ１１それぞれの容量値の和と等しい。また、スイッチＳＷ１１およびＳＷ１２ の双方が閉じているときの可変容量部の容量値Ｃ３は、容量素子Ｃ１０〜Ｃ１３それぞれの容量値の総和と等しい。
【００１８】
【数１】
2005265607.tif 000003
積分回路１１は、スイッチＳＷ１０が開いているときに、可変容量部において設定されている容量値Ｃｋに対応した蓄積期間Ｔｋに亘ってフォトダイオードＰＤｍ,ｎから出力される電荷を可変容量部に蓄積して、この蓄積した電荷の量に応じた電圧値Ｖ１を出力する。また、積分回路１１は、スイッチＳＷ１０〜ＳＷ１２が閉じることにより、容量素子Ｃ１０〜Ｃ１２に蓄積されていた電荷が放電され、出力電圧値が初期化される。なお、ｋは１以上３以下の任意の整数である。
【００１９】
比（Ｔｋ／Ｃｋ）の値はｋ値によって異なる。すなわち、容量値Ｃ１〜Ｃ３および蓄積期間Ｔ１〜Ｔ３の間に下記(2)式で表される関係がある。また、好適には、これらのパラメータの間に下記(3)式で表される関係がある。ここで、ｐ，ｑそれぞれは、１以上の整数である。さらに好適には、蓄積期間Ｔ１〜Ｔ３は互いに異なり、また、これらの間に下記(4)式で表される関係がある。
【００２０】
【数２】
2005265607.tif 000004
【００２１】
【数３】
2005265607.tif 000005
【００２２】
【数４】
2005265607.tif 000006
第１ホールド回路１２は、スイッチＳＷ２１およびＳＷ２２、容量素子Ｃ２ならびにアンプＡ２を有する。容量素子Ｃ２の一端は、スイッチＳＷ２１を介して接地され、アンプＡ２の入力端子と接続されている。容量素子Ｃ２の他端は、スイッチＳＷ２２を介して積分回路１１のアンプＡ１の出力端子と接続されている。この第１ホールド回路１２は、スイッチＳＷ２１およびＳＷ２２それぞれの開閉動作により、蓄積期間Ｔ１〜Ｔ３のうちの何れかの蓄積期間Ｔｋの終了の際に積分回路１１から出力される電圧値Ｖ１を容量素子Ｃ２に保持して、この保持した電圧値をアンプＡ２に入力し、アンプＡ２から電圧値Ｖ２を出力する。また、この第１ホールド回路１２は、ＣＤＳ回路を兼ねており、積分回路１１から出力される電圧値Ｖ１を入力し、蓄積期間Ｔｋの開始および終了それぞれの際に入力する該電圧値の差に応じた電圧値Ｖ２を出力することができる。
【００２３】
比較回路１３は、積分回路１１から出力される電圧値Ｖ１を入力し、この入力した電圧値Ｖ１と基準電圧値Ｖｒｅｆとを大小比較して、この比較結果を表す比較信号Ｓ３をラッチ回路１５へ出力するとともに、何れかの蓄積期間Ｔｋの終了の際に積分回路１１から出力される電圧値Ｖ１が基準電圧値Ｖｒｅｆより小さいときに第１ホールド回路１２に対して電圧値Ｖ２を保持するよう指示する。ラッチ回路１５は、比較回路１３から出力された比較信号Ｓ３を記憶し出力する。例えば、ラッチ回路１５は、比較信号Ｓ３のビット数と同じビット数のパラレルレジスタで構成される。
【００２４】
第２ホールド回路１４は、容量素子Ｃ４およびスイッチＳＷ４１〜ＳＷ４４を有する。容量素子Ｃ４の一端は、スイッチＳＷ４１を介して第１ホールド回路１２のアンプＡ２の出力端子と接続され、スイッチＳＷ４２を介して接地されている。また、容量素子Ｃ４の他端は、スイッチＳＷ４３を介して接地されて、スイッチＳＷ４４を介して外部と接続される。この第２ホールド回路１４は、スイッチＳＷ４１〜ＳＷ４４それぞれの開閉動作により、第１ホールド回路１２から出力される電圧値Ｖ２を入力し、特定時刻における該電圧値を容量部Ｃ４に保持して、この保持した電圧値Ｖ３を外部へ出力する。
【００２５】
すなわち、この第２ホールド回路１４は、スイッチＳＷ４２およびＳＷ４３が閉じることにより、容量素子Ｃ４に蓄積されていた電荷が放電される。スイッチＳＷ４１およびＳＷ４３が閉じてスイッチＳＷ４２が開いているときに入力した電圧値を容量素子Ｃ４に保持し、スイッチＳＷ４１およびＳＷ４３が開くと、以降も容量素子Ｃ４に電圧値をそのまま保持し続ける。そして、スイッチＳＷ４４が閉じると、容量素子Ｃ４に保持されていた電圧値に応じた電荷量Ｑ４が出力される。
【００２６】
図３は、本実施形態に係る光検出装置１の比較回路１３の回路図である。この図に示されるように、比較回路１３は、コンパレータ３０およびＤフリップフロップ３１，３２を有する。コンパレータ３０は、積分回路１１から出力される電圧値Ｖ１を入力するとともに、基準電圧値Ｖｒｅｆをも入力して、これら電圧値Ｖ１と基準電圧値Ｖｒｅｆとを大小比較する。そして、コンパレータ３０の出力レベルＶ３は、電圧値Ｖ１が基準電圧値Ｖｒｅｆより大きいときにハイレベルとなり、そうでないときにはローレベルとなる。
【００２７】
Ｄフリップフロップ３１，３２それぞれは、ＣＬＲ入力端子に入力するＣｌｒ信号がハイレベルであるときに、Ｑ出力端子からの出力レベルがローレベルとなる。Ｄフリップフロップ３１，３２それぞれは、コンパレータ３０からの出力電圧値Ｖ３をクロック入力端子に入力し、この電圧値Ｖ３がローレベルからハイレベルに転じると、それまでＤ入力端子に入力していた信号レベルを、それ以降においてＱ出力端子から出力する。
【００２８】
Ｄフリップフロップ３１，３２はシフトレジスタを構成しており、前段のＤフリップフロップ３１のＱ出力端子と後段のＤフリップフロップ３２のＤ入力端子とが互いに接続されている。前段のＤフリップフロップ３１のＤ入力端子には、常にハイレベルの信号が入力している。前段のＤフリップフロップ３１のＱ出力端子から出力される信号Ｓ３１と、後段のＤフリップフロップ３２のＱ出力端子から出力される信号Ｓ３２とは、比較回路１３から出力される２ビットの比較信号Ｓ３を構成している。
【００２９】
図４は、本実施形態に係る光検出装置１の第２信号処理部２０の構成図である。この図に示されるように、第２信号処理部２０は、スイッチドキャパシタ回路２６、Ａ／Ｄ変換回路２７およびビットシフト回路２８を含む。
【００３０】
スイッチドキャパシタ回路２６は、アンプＡ６、容量素子Ｃ６およびスイッチＳＷ６を有する。アンプＡ６は、非反転入力端子が接地され、反転入力端子が第２ホールド回路１４のスイッチＳＷ４４に接続されている。アンプＡ６の反転入力端子と出力端子との間には、スイッチＳＷ６および容量素子Ｃ６が互いに並列的に設けられている。このスイッチドキャパシタ回路２６は、スイッチＳＷ６が開いているときに、第１ホールド回路１４から出力される電荷値Ｑ４を入力して容量素子Ｃ６に保持し、この保持した電荷量に応じた電圧値Ｖ６をＡ／Ｄ変換回路２７へ出力する。また、このスイッチドキャパシタ回路２６は、スイッチＳＷ６が閉じることにより、容量素子Ｃ６に蓄積されていた電荷が放電され、出力電圧値が初期化される。
【００３１】
Ａ／Ｄ変換回路２７は、第１ホールド回路１４から出力されスイッチドキャパシタ回路２６により保持されて該スイッチドキャパシタ回路２６から出力される電圧値Ｖ６を入力し、この入力した電圧値Ｖ６（アナログ値）をデジタル値に変換して、このデジタル値Ｄ７を出力する。
【００３２】
ビットシフト回路２８は、Ａ／Ｄ変換回路２７から出力されるデジタル値Ｄ７を入力するとともに、比較回路１３から出力されラッチ回路１５を経て到達する比較信号Ｓ３を入力して、該比較信号Ｓ３に基づいて該デジタル値Ｄ７のビットをシフトさせ、このビットシフトした後のデジタル値Ｄ８を出力する。
【００３３】
図５は、本実施形態に係る光検出装置１のビットシフト回路２８の動作を説明する図である。同図（ａ）〜（ｃ）それぞれは、Ａ／Ｄ変換回路２７から出力されビットシフト回路２８に入力するデジタル値Ｄ７と、ビットシフト回路２８から出力されるデジタル値Ｄ８との関係を示す。以下では、積分回路１１の可変容量部が容量値Ｃｋに設定されていて蓄積期間Ｔｋの終了の際に積分回路１１から出力される電圧値Ｖ１をＶ１,ｋと表す。
【００３４】
また、積分回路１１の可変容量部において選択的に設定される容量値Ｃ１〜Ｃ３および蓄積期間Ｔ１〜Ｔ３は、上記(1)式および(3)式の関係を満たすものとする。このとき、出力デジタル値Ｄ８のビット数は、入力デジタル値Ｄ７のビット数に上記(3)式中のｐおよびｑを加えたものとなる。なお、ｐおよびｑそれぞれは、入力デジタル値Ｄ７のビット数以下である。
【００３５】
同図（ａ）は、電圧値Ｖ１,１〜Ｖ１,３が基準電圧値Ｖｒｅｆより小さいと比較回路１３により判断されたときの入力デジタル値Ｄ７と出力デジタル値Ｄ８との関係を示す。この場合、出力デジタル値Ｄ８は、入力デジタル値Ｄ７と同じ値であって、上位の(ｐ＋ｑ)ビットに値０が入る。
【００３６】
同図（ｂ）は、電圧値Ｖ１,１が基準電圧値Ｖｒｅｆ以上であって電圧値Ｖ１,２および電圧値Ｖ１,３が基準電圧値Ｖｒｅｆより小さいと比較回路１３により判断されたときの入力デジタル値Ｄ７と出力デジタル値Ｄ８との関係を示す。この場合、出力デジタル値Ｄ８は、入力デジタル値Ｄ７がｐビットだけ上位にシフトした値であって、下位ｐビットおよび上位ｑビットに値０が入る。
【００３７】
同図（ｃ）は、電圧値Ｖ１,１および電圧値Ｖ１,２が基準電圧値Ｖｒｅｆ以上であって電圧値Ｖ１,３が基準電圧値Ｖｒｅｆより小さいと比較回路１３により判断されたときの入力デジタル値Ｄ７と出力デジタル値Ｄ８との関係を示す。この場合、出力デジタル値Ｄ８は、入力デジタル値Ｄ７が(ｐ＋ｑ)ビットだけ上位にシフトした値であって、下位の(ｐ＋ｑ)ビットに値０が入る。
【００３８】
例えば、Ａ／Ｄ変換回路２７から出力されてビットシフト回路２８に入力するデジタル値Ｄ７が８ビットデータであり、ｐおよびｑそれぞれの値が４であるとする。このとき、ビットシフト回路２８から出力されるデジタル値Ｄ８は１６ビットデータとなり、そのダイナミックレンジは６４ｋ（≒２１６）となる。
【００３９】
次に、本実施形態に係る光検出装置１の動作について説明する。Ｍ×Ｎ個のフォトダイオードＰＤ１,１〜ＰＤＭ,Ｎそれぞれに入射する光の強度は、一般には一様ではなく、位置（ｍ，ｎ）によって異なる。以下では、フォトダイオードＰＤｍ,ｎへの入射光量が比較的少ない場合、中程度である場合および比較的多い場合それぞれについて説明する。また、以下の動作は、図示しない制御回路から出力される制御信号に基づいて為される。
【００４０】
図６〜図８それぞれは、本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。図６は、フォトダイオードＰＤｍ,ｎへの入射光量が比較的少ない場合の第１信号処理部１０ｍ,ｎの動作を説明するものである。図７は、フォトダイオードＰＤｍ,ｎへの入射光量が中程度である場合の第１信号処理部１０ｍ,ｎの動作を説明するものである。また、図８は、フォトダイオードＰＤｍ,ｎへの入射光量が比較的多い場合の第１信号処理部１０ｍ,ｎの動作を説明するものである。
【００４１】
各図には、上から順に、比較回路１３のＤフリップフロップ３１，３２それぞれのＣＬＲ入力端子に入力するＣｌｒ信号のレベル、積分回路１１のスイッチＳＷ１０〜ＳＷ１２それぞれの開閉動作、第１ホールド回路１２のスイッチＳＷ２１およびＳＷ２２それぞれの開閉動作、積分回路１１から出力される電圧値Ｖ１、比較回路１３のコンパレータ３０の出力レベルＶ３、ならびに、比較回路１３のＤフリップフロップ３１，３２それぞれのＱ出力端子から出力される比較信号Ｓ３（Ｓ３１，Ｓ３２）、が示されている。また、各図において、時刻ｔ１から時刻ｔ２までの期間が蓄積期間Ｔ１であり、時刻ｔ３から時刻ｔ４までの期間が蓄積期間Ｔ２であり、時刻ｔ５から時刻ｔ６までの期間が蓄積期間Ｔ３である。
【００４２】
図６〜図８に示される何れの場合においても、時刻ｔ１前の一定期間に亘り、Ｃｌｒ信号がハイレベルとなって、比較回路１３のＤフリップフロップ３１，３２それぞれのＱ出力端子から出力される信号（すなわち、比較信号Ｓ３（Ｓ３１，Ｓ３２））が初期化される。また、時刻ｔ１前の一定期間に亘り、積分回路１１のスイッチＳＷ１０〜ＳＷ１２それぞれが閉じて、容量素子Ｃ１０〜Ｃ１２それぞれが放電され、積分回路１１から出力される電圧値Ｖ１が初期化される。
【００４３】
時刻ｔ１から時刻ｔ２までの蓄積期間Ｔ１において、積分回路１１のスイッチＳＷ１０〜ＳＷ１２それぞれが開いていて、積分回路１１の可変容量部は容量値Ｃ１（上記(1a)式）に設定される。そして、フォトダイオードＰＤｍ,ｎで発生した電荷は第１信号処理部１０ｍ,ｎの積分回路１１の可変容量部に蓄積されていき、この蓄積された電荷の量に応じた電圧値Ｖ１が積分回路１１から出力される。この電圧値Ｖ１は時刻ｔ１の初期値から次第に大きくなっていく。
【００４４】
時刻ｔ２から時刻ｔ３までの期間（すなわち、蓄積期間Ｔ１と蓄積期間Ｔ２との間の期間）において、積分回路１１のスイッチＳＷ１０が閉じて、容量素子Ｃ１０が放電され、積分回路１１から出力される電圧値Ｖ１が初期化される。
【００４５】
時刻ｔ３から時刻ｔ４までの蓄積期間Ｔ２において、積分回路１１のスイッチＳＷ１０およびＳＷ１２それぞれが開きスイッチＳＷ１１が閉じていて、積分回路１１の可変容量部は容量値Ｃ２（上記(1b)式）に設定される。そして、フォトダイオードＰＤｍ,ｎで発生した電荷は第１信号処理部１０ｍ,ｎの積分回路１１の可変容量部に蓄積されていき、この蓄積された電荷の量に応じた電圧値Ｖ１が積分回路１１から出力される。この電圧値Ｖ１は時刻ｔ３の初期値から次第に大きくなっていく。
【００４６】
時刻ｔ４から時刻ｔ５までの期間（すなわち、蓄積期間Ｔ２と蓄積期間Ｔ３との間の期間）において、積分回路１１のスイッチＳＷ１０およびＳＷ１１が閉じて、容量素子Ｃ１０およびＣ１１が放電され、積分回路１１から出力される電圧値Ｖ１が初期化される。
【００４７】
時刻ｔ５から時刻ｔ６までの蓄積期間Ｔ３において、積分回路１１のスイッチＳＷ１０が開きスイッチＳＷ１１およびＳＷ１２それぞれが閉じていて、積分回路１１の可変容量部は容量値Ｃ３（上記(1c)式）に設定される。そして、フォトダイオードＰＤｍ,ｎで発生した電荷は第１信号処理部１０ｍ,ｎの積分回路１１の可変容量部に蓄積されていき、この蓄積された電荷の量に応じた電圧値Ｖ１が積分回路１１から出力される。この電圧値Ｖ１は時刻ｔ５の初期値から次第に大きくなっていく。
【００４８】
蓄積期間Ｔ１の当初の一定期間（すなわち、時刻ｔ１直後の一定期間）、蓄積期間Ｔ２の当初の一定期間（すなわち、時刻ｔ３直後の一定期間）、および、蓄積期間Ｔ３の当初の一定期間（すなわち、時刻ｔ５直後の一定期間）、それぞれにおいて、第１ホールド回路１２のスイッチＳＷ２１が閉じて、第１ホールド回路１２から出力される電圧値Ｖ２が初期化される。また、第１ホールド回路１２のスイッチＳＷ２２は時刻ｔ１前に閉じている。
【００４９】
以上までの動作説明は、図６〜図８それぞれの場合で共通である。しかし、フォトダイオードＰＤｍ,ｎへの入射光量の大きさによって、以下に説明するように第１信号処理部１０ｍ,ｎは異なる動作をする。
【００５０】
フォトダイオードＰＤｍ,ｎへの入射光量が比較的少ない場合の第１信号処理部１０ｍ,ｎの動作は図６に示されている。この場合、蓄積期間Ｔ１の終了の際に積分回路１１から出力される電圧値Ｖ１,１、蓄積期間Ｔ２の終了の際に積分回路１１から出力される電圧値Ｖ１,２、および、蓄積期間Ｔ３の終了の際に積分回路１１から出力される電圧値Ｖ１,３それぞれは、基準電圧値Ｖｒｅｆより小さい。したがって、蓄積期間Ｔ１〜Ｔ３の何れにおいても、比較回路１３のコンパレータ３０の出力レベルＶ３はローレベルのままであり、Ｄフリップフロップ３１，３２それぞれのＱ出力端子から出力される信号Ｓ３１，Ｓ３２それぞれはローレベルのままである。
【００５１】
そして、蓄積期間Ｔ１の終了の際（時刻ｔ２の直前）に積分回路１１から出力される電圧値Ｖ１,１が基準電圧値Ｖｒｅｆより小さいと判断された時点で、それまで閉じていた第１ホールド回路１２のスイッチＳＷ２２が開き、以降もスイッチＳＷ２２が開いたままとなる。その結果、時刻ｔ２以降において第１ホールド回路１２から出力される電圧値Ｖ２は、蓄積期間Ｔ１の終了の際にスイッチＳＷ２２が開いた時刻において積分回路１１から出力される電圧値Ｖ１,１と、蓄積期間Ｔ１の当初にスイッチＳＷ２１が開いた時刻において積分回路１１から出力される電圧値と、の差に応じたものとなる。さらに、この電圧値Ｖ２が第２ホールド回路１４により保持される。
【００５２】
フォトダイオードＰＤｍ,ｎへの入射光量が中程度である場合の第１信号処理部１０ｍ,ｎの動作は図７に示されている。この場合、蓄積期間Ｔ１の終了の際に積分回路１１から出力される電圧値Ｖ１,１は基準電圧値Ｖｒｅｆ以上であるが、蓄積期間Ｔ２の終了の際に積分回路１１から出力される電圧値Ｖ１,２、および、蓄積期間Ｔ３の終了の際に積分回路１１から出力される電圧値Ｖ１,３それぞれは、基準電圧値Ｖｒｅｆより小さい。
【００５３】
したがって、蓄積期間Ｔ１内の或る時刻（積分回路１１からの出力電圧値Ｖ１が基準電圧値Ｖｒｅｆ以上となる時刻）において、比較回路１３のコンパレータ３０の出力レベルＶ３がハイレベルに転じて、Ｄフリップフロップ３１のＱ出力端子から出力される信号Ｓ３１がハイレベルに転じる。時刻ｔ２以降は、Ｄフリップフロップ３１のＱ出力端子から出力される信号Ｓ３１はハイレベルのままであり、Ｄフリップフロップ３２のＱ出力端子から出力される信号Ｓ３２はローレベルのままである。
【００５４】
そして、蓄積期間Ｔ２の終了の際（時刻ｔ４の直前）に積分回路１１から出力される電圧値Ｖ１,２が基準電圧値Ｖｒｅｆより小さいと判断された時点で、それまで閉じていた第１ホールド回路１２のスイッチＳＷ２２が開き、以降もスイッチＳＷ２２が開いたままとなる。その結果、時刻ｔ４以降において第１ホールド回路１２から出力される電圧値Ｖ２は、蓄積期間Ｔ２の終了の際にスイッチＳＷ２２が開いた時刻において積分回路１１から出力される電圧値Ｖ１,２と、蓄積期間Ｔ２の当初にスイッチＳＷ２１が開いた時刻において積分回路１１から出力される電圧値と、の差に応じたものとなる。さらに、この電圧値Ｖ２が第２ホールド回路１４により保持される。
【００５５】
フォトダイオードＰＤｍ,ｎへの入射光量が比較的多い場合の第１信号処理部１０ｍ,ｎの動作は図８に示されている。この場合、蓄積期間Ｔ１の終了の際に積分回路１１から出力される電圧値Ｖ１,１、および、蓄積期間Ｔ２の終了の際に積分回路１１から出力される電圧値Ｖ１,２それぞれは、基準電圧値Ｖｒｅｆ以上であるが、蓄積期間Ｔ３の終了の際に積分回路１１から出力される電圧値Ｖ１,３は、基準電圧値Ｖｒｅｆより小さい。
【００５６】
したがって、蓄積期間Ｔ１内の或る時刻（積分回路１１からの出力電圧値Ｖ１が基準電圧値Ｖｒｅｆ以上となる時刻）において、比較回路１３のコンパレータ３０の出力レベルＶ３がハイレベルに転じて、Ｄフリップフロップ３１のＱ出力端子から出力される信号Ｓ３１がハイレベルに転じる。さらに、蓄積期間Ｔ２内の或る時刻（積分回路１１からの出力電圧値Ｖ１が基準電圧値Ｖｒｅｆ以上となる時刻）において、比較回路１３のコンパレータ３０の出力レベルＶ３がハイレベルに転じて、Ｄフリップフロップ３２のＱ出力端子から出力される信号Ｓ３２もハイレベルに転じる。時刻ｔ４以降は、Ｄフリップフロップ３１，３２それぞれのＱ出力端子から出力される信号Ｓ３１，Ｓ３２それぞれはハイレベルのままである。
【００５７】
そして、蓄積期間Ｔ３の終了の際（時刻ｔ６の直前）に積分回路１１から出力される電圧値Ｖ１,３が基準電圧値Ｖｒｅｆより小さいと判断された時点で、それまで閉じていた第１ホールド回路１２のスイッチＳＷ２２が開き、以降もスイッチＳＷ２２が開いたままとなる。その結果、時刻ｔ６以降において第１ホールド回路１２から出力される電圧値Ｖ２は、蓄積期間Ｔ３の終了の際にスイッチＳＷ２２が開いた時刻において積分回路１１から出力される電圧値Ｖ１,３と、蓄積期間Ｔ３の当初にスイッチＳＷ２１が開いた時刻において積分回路１１から出力される電圧値と、の差に応じたものとなる。さらに、この電圧値Ｖ２が第２ホールド回路１４により保持される。
【００５８】
以上のように、時刻ｔ６以降において比較回路１３から出力される比較信号Ｓ３（Ｓ３１，Ｓ３２）は、フォトダイオードＰＤｍ,ｎへの入射光量のレベルを３段階で表したものとなっている。
【００５９】
すなわち、比較信号Ｓ３（Ｓ３１，Ｓ３２）が（０，０）であることは、積分回路１１の可変容量部が容量値Ｃ１に設定されているときに蓄積期間Ｔ１に亘ってフォトダイオードＰＤｍ,ｎで発生した電荷が可変容量部に蓄積されても、その蓄積期間Ｔ１の終了の際の出力電圧値Ｖ１,１が基準電圧値Ｖｒｅｆより小さいこと、つまり、フォトダイオードＰＤｍ,ｎへの入射光量が比較的少ないことを表している。
【００６０】
比較信号Ｓ３（Ｓ３１，Ｓ３２）が（１，０）であることは、蓄積期間Ｔ１の終了の際の出力電圧値Ｖ１,１が基準電圧値Ｖｒｅｆ以上となるが、積分回路１１の可変容量部が容量値Ｃ２に設定されているときに蓄積期間Ｔ２に亘ってフォトダイオードＰＤｍ,ｎで発生した電荷が可変容量部に蓄積されても、その蓄積期間Ｔ２の終了の際の出力電圧値Ｖ１,２が基準電圧値Ｖｒｅｆより小さいこと、つまり、フォトダイオードＰＤｍ,ｎへの入射光量が中程度であることを表している。
【００６１】
比較信号Ｓ３（Ｓ３１，Ｓ３２）が（１，１）であることは、蓄積期間Ｔ２の終了の際の出力電圧値Ｖ１,２が基準電圧値Ｖｒｅｆ以上となるが、積分回路１１の可変容量部が容量値Ｃ３に設定されているときに蓄積期間Ｔ３に亘ってフォトダイオードＰＤｍ,ｎで発生した電荷が可変容量部に蓄積されても、その蓄積期間Ｔ３の終了の際の出力電圧値Ｖ１,３が基準電圧値Ｖｒｅｆより小さいこと、つまり、フォトダイオードＰＤｍ,ｎへの入射光量が比較的多いことを表している。
【００６２】
また、時刻ｔ６以降において第１ホールド回路１２および第２ホールド回路１４それぞれにより保持されている電圧値は、蓄積期間Ｔ１〜Ｔ３それぞれの終了の際に積分回路１１から出力された電圧値Ｖ１,１〜Ｖ１,３のうち最初に基準電圧値Ｖｒｅｆより小さくなった電圧値に応じたものである。
【００６３】
そして、時刻ｔ６以降に、Ｍ×Ｎ個の第１信号処理部１０１,１〜１０ｍ,ｎそれぞれから順次に、第２ホールド回路１４から電荷値Ｑ４がスイッチドキャパシタ回路２６へ出力されるとともに、ラッチ回路１５から比較信号Ｓ３がビットシフト回路２８へ出力される。
【００６４】
スイッチドキャパシタ回路２６では、各第１信号処理部１０ｍ,ｎの第２ホールド回路１４から順次に出力された電荷値Ｑ４が入力され、この電荷値Ｑ４が容量素子Ｃ６に保持されて、この保持された電荷量に応じた電圧値Ｖ６がＡ／Ｄ変換回路２７へ出力される。Ａ／Ｄ変換回路２７では、スイッチドキャパシタ回路２６から出力される電圧値Ｖ６が入力し、この電圧値Ｖ６（アナログ値）がデジタル値に変換されて、このデジタル値Ｄ７が出力される。
【００６５】
ビットシフト回路２８には、Ａ／Ｄ変換回路２７から出力されるデジタル値Ｄ７が入力されるとともに、比較回路１３から出力される比較信号Ｓ３も入力される。そして、該比較信号Ｓ３に基づいて該デジタル値Ｄ７のビットがシフトされ、このビットシフトされた後のデジタル値Ｄ８が出力される。このとき、比較信号Ｓ３（Ｓ３１，Ｓ３２）が（０，０）であれば、出力デジタル値Ｄ８は、入力デジタル値Ｄ７と同じ値であって、上位の(ｐ＋ｑ)ビットに値０が入る（図５（ａ））。比較信号Ｓ３（Ｓ３１，Ｓ３２）が（１，０）であれば、出力デジタル値Ｄ８は、入力デジタル値Ｄ７がｐビットだけ上位にシフトした値であって、下位ｐビットおよび上位ｑビットに値０が入る（図５（ｂ））。また、比較信号Ｓ３（Ｓ３１，Ｓ３２）が（１，１）であれば、出力デジタル値Ｄ８は、入力デジタル値Ｄ７が(ｐ＋ｑ)ビットだけ上位にシフトした値であって、下位の(ｐ＋ｑ)ビットに値０が入る（図５（ｃ））。
【００６６】
以上のように、時刻ｔ１から時刻ｔ６までの期間において、フォトダイオードＰＤｍ,ｎへの入射光量に関するデータ（Ｖ２，Ｓ３）が、対応する第１信号処理部１０ｍ,ｎの第２ホールド回路１４およびラッチ回路１５に保持される。このとき、積分回路１１の可変容量部の容量値Ｃｋと蓄積期間Ｔｋとの間に上記(2)式または(3)式の関係があり、何れかの蓄積期間に亘って積分回路１１の可変容量部に蓄積された電荷の量に応じた電圧値Ｖ１が基準電圧値Ｖｒｅｆより小さいときに電圧値Ｖ２が第２ホールド回路１４により保持されるとともに、その保持された電圧値Ｖ２が得られた蓄積期間を表す比較信号Ｓ３がラッチ回路１５により記憶される。
【００６７】
そして、続く時刻ｔ６以降において、各第１信号処理部１０ｍ,ｎの第２ホールド回路１４およびラッチ回路１５から出力されるデータ（Ｑ４，Ｓ３）に基づいて、第２信号処理部２０のＡ／Ｄ変換回路２７により電荷値Ｑ４がＡ／Ｄ変換されて、必要に応じてビットシフト回路２８によりデジタル値がビットシフトされる。
【００６８】
したがって、この光検出装置１は、入射光量検出のダイナミックレンジが大きい。また、フォトダイオードＰＤｍ,ｎで発生した電荷を積分回路１１の容量素子に蓄積して、その蓄積した電荷の量に応じた電圧値Ｖ１を積分回路１１から出力するので、入射光量検出の温度依存性が小さい。
【００６９】
また、第２ホールド回路１４およびラッチ回路１５が設けられていることにより、時刻ｔ１から時刻ｔ６までの期間において各フォトダイオードＰＤｍ,ｎおよび各第１信号処理部１０ｍ,ｎにより得られた撮像データ（Ｖ２，Ｓ３）の処理が第２信号処理部２０において為されている時刻ｔ６以降の間に、同時に、各フォトダイオードＰＤｍ,ｎおよび第１信号処理部１０ｍ,ｎにより次の撮像データ（Ｖ２，Ｓ３）が得られる。したがって、この光検出装置１は、高速撮像が可能である。
【００７０】
また、第１ホールド回路１２がＣＤＳ回路を兼ねていることにより、積分回路１１のアンプＡ１のリセット時発生ノイズによる出力電圧値Ｖ１の誤差が低減されるので、この光検出装置１は、より正確な撮像データを得ることができる。
【００７１】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、比較回路１３は、上記実施形態では積分回路１１から出力される電圧値Ｖ１を基準電圧値Ｖｒｅｆと大小比較したが、第１ホールド回路１２から出力される電圧値Ｖ２を基準電圧値Ｖｒｅｆと大小比較してもよい。
【００７２】
また、光検出装置の回路構成は、上記実施形態で説明したものに限られず、他のものであってもよい。例えば、フォトダイオードは、２次元配列に限らず、１次元配列されていてもよいし、１個であってもよい。積分回路の可変容量部の容量値は、２段階または４段階以上に切り替えることが可能であってもよい。第１ホールド回路、比較回路および第２ホールド回路等も、他の回路構成が可能である。また、複数のフォトダイオードに対して１つの第１信号処理部が設けられていてもよい。
【図面の簡単な説明】
【００７３】
【図１】本実施形態に係る光検出装置１の概略構成図である。
【図２】本実施形態に係る光検出装置１の第１信号処理部１０ｍ,ｎの構成図である。
【図３】本実施形態に係る光検出装置１の比較回路１３の回路図である。
【図４】本実施形態に係る光検出装置１の第２信号処理部２０の構成図である。
【図５】本実施形態に係る光検出装置１のビットシフト回路２８の動作を説明する図である。
【図６】本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【図７】本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【図８】本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【符号の説明】
【００７４】
１…光検出装置、１０…第１信号処理部、１１…積分回路、１２…第１ホールド回路、１３…比較回路、１４…第２ホールド回路、１５…ラッチ回路、２０…第２信号処理部、２６…スイッチドキャパシタ回路、２７…Ａ／Ｄ変換回路、２８…ビットシフト回路、Ａ…アンプ、Ｃ…容量素子、ＰＤ…フォトダイオード、ＳＷ…スイッチ。
【図１】
2005265607.tif 000007
【図２】
2005265607.tif 000008
【図３】
2005265607.tif 000009
【図４】
2005265607.tif 000010
【図５】
2005265607.tif 000011
【図６】
2005265607.tif 000012
【図７】
2005265607.tif 000013
【図８】
2005265607.tif 000014