(57)【要約】【課題】  安定した起動回路を備える基準電圧発生回路、及びこれを用いた電源電圧監視回路を提供すること【解決手段】  起動信号発生回路４００と、定電圧回路３００と、前記起動信号発生回路４００及び前記定電圧回路３００に供給する第1の電源及び第２の電源とを含む基準電圧発生回路１００であって、前記定電圧回路３００は、演算増幅回路３１０を含み、前記演算増幅回路３１０の出力は、第１の安定期間及び第２の安定期間で所定の電圧に安定し、前記起動信号発生回路４００は、前記定電圧回路３００によって出力される基準電圧に基づいて、前記定電圧回路３００を起動制御する起動信号ＳＳＳを発生し、その後少なくとも前記第１の安定期間を経過するまで前記定電圧回路３００へアクティブな起動信号ＳＳＳを出力し、前記起動信号発生回路４００は、前記第１の安定期間を経過した後に前記定電圧回路３００へノンアクティブな起動信号ＳＳＳを出力することを特徴とする。【選択図】      図１
2005135112.tif 000002
【特許請求の範囲】
【請求項１】
起動信号発生回路と、定電圧回路と、前記起動信号発生回路及び前記定電圧回路に供給する第1の電源及び第２の電源とを含む基準電圧発生回路であって、
前記定電圧回路は、演算増幅回路を含み、
前記演算増幅回路の出力は、第１の安定期間及び第２の安定期間で所定の電圧に安定し、
前記起動信号発生回路は、前記定電圧回路によって出力される基準電圧に基づいて、前記定電圧回路を起動制御する起動信号ＳＳＳを発生し、その後少なくとも前記第１の安定期間を経過するまで前記定電圧回路へアクティブな起動信号ＳＳＳを出力し、
前記起動信号発生回路は、前記第１の安定期間を経過した後に前記定電圧回路へノンアクティブな起動信号ＳＳＳを出力することを特徴とする基準電圧発生回路。
【請求項２】
請求項１において、
前記定電圧回路は、電流モード型バンドギャップリファレンス回路を含み、
前記電流モード型バンドギャップリファレンス回路は、前記演算増幅回路と、第１のＰＮ接合と、前記第１のＰＮ接合とは電流密度の異なる第２のＰＮ接合と、複数のトランジスタと、複数の抵抗器とを含み、
前記複数のトランジスタは、第１の電流制御用トランジスタと、第２の電流制御用トランジスタと、Ｐ型トランジスタとを含み、
前記複数の抵抗器は、第１の基準電圧発生用抵抗器と、第2の基準電圧発生用抵抗器とを含み、
前記第１の電流制御用トランジスタは、前記第１のＰＮ接合に供給する電流を制御し、
前記第２の電流制御用トランジスタは、前記第２の基準電圧発生用抵抗器及び前記第２のＰＮ接合に供給する電流を制御し、
前記Ｐ型トランジスタは、前記第１の基準電圧発生用抵抗器に供給する電流を制御することを特徴とする基準電圧発生回路。
【請求項３】
請求項２において、
前記演算増幅回路は、前記演算増幅回路の出力信号を前記複数のトランジスタの各々のゲート電極に出力し、
前記第１の電流制御用トランジスタと、第２の電流制御用トランジスタ及び前記Ｐ型トランジスタは、前記アクティブな起動信号ＳＳＳに応じてＯＮ状態に設定されることを特徴とする基準電圧発生回路。
【請求項４】
請求項２または３において、
前記第１の電流制御用トランジスタは、前記第１の電源と第１のＰＮ接合との間に設けられ、
前記第１のＰＮ接合は、前記第１の電流制御用トランジスタと前記第２の電源との間に設けられ、
前記第２の電流制御用トランジスタは、前記第１の電源と第２のＰＮ接合との間に設けられ、
前記第２のＰＮ接合及び前記第２の基準電圧発生用抵抗器は、前記第２の電流制御用トランジスタと前記第２の電源との間に設けられていることを特徴とする基準電圧発生回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記起動信号発生回路は、起動信号生成部と、起動信号停止部とを含み、
前記起動信号生成部は、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧に基づいて前記アクティブな起動信号ＳＳＳを生成し、
前記起動信号停止部は、前記起動信号生成部によって生成された前記アクティブな起動信号ＳＳＳを、前記基準電圧に基づいて前記ノンアクティブな起動信号ＳＳＳに設定することを特徴とする基準電圧発生回路。
【請求項６】
請求項５において、
前記起動信号生成部は負荷抵抗器を含むことを特徴とする基準電圧発生回路。
【請求項７】
請求項６において、
前記負荷抵抗器は、Ｐ型ＭＯＳＦＥＴで構成されることを特徴とする基準電圧発生回路。
【請求項８】
請求項５乃至７のいずれかにおいて、
前記起動信号停止部は、第１のＮ型ＭＯＳＦＥＴを含み、
前記第１のＮ型ＭＯＳＦＥＴのゲート電極には、前記基準電圧が供給されることを特徴とする基準電圧発生回路。
【請求項９】
請求項５乃至８のいずれかにおいて、
前記起動信号発生回路は、再起動防止部を含み、
前記再起動防止部は、前記起動信号生成部によって生成された前記アクティブな起動信号ＳＳＳを、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧に基づいて前記ノンアクティブな起動信号ＳＳＳに再設定することを特徴とする基準電圧発生回路。
【請求項１０】
請求項９において、
前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が第１の設定電圧Ｖ１以上のときは、前記再起動防止部は、前記起動信号生成部によって生成された前記アクティブな起動信号ＳＳＳを前記ノンアクティブな起動信号ＳＳＳに再設定し、
前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が第２の設定電圧Ｖ２（Ｖ２＜Ｖ１）以下のときは、前記再起動防止部は前記起動信号生成部によって生成された前記アクティブな起動信号ＳＳＳに対して前記ノンアクティブな起動信号ＳＳＳへの再設定を行わないことを特徴とする基準電圧発生回路。
【請求項１１】
請求項１０において、
前記再起動防止部は、第１の抵抗器と、第２の抵抗器と、第２のＮ型ＭＯＳＦＥＴとを含み、
前記第１の抵抗器の一方の端子は前記第２の抵抗器の一方の端子に接続され、
前記第１の抵抗器の他方の端子には、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が供給され、
前記第２の抵抗器の他方の端子は接地され、
前記第２のＮ型ＭＯＳＦＥＴのゲート電極には、前記第１の抵抗器及び前記第２の抵抗器により抵抗分割された分圧電圧が供給されることを特徴とする基準電圧発生回路。
【請求項１２】
請求項１１において、
前記第２のＮ型ＭＯＳＦＥＴは、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が前記第１の設定電圧Ｖ１以上の時、オン状態に設定されることを特徴とする基準電圧発生回路。
【請求項１３】
請求項１１において、
前記第２のＮ型ＭＯＳＦＥＴは、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が前記第２の設定電圧Ｖ２以下のとき、オフ状態に設定されることを特徴とする基準電圧発生回路。
【請求項１４】
請求項１１乃至１３のいずれかにおいて、
前記第２の抵抗器は、第３の抵抗器と、第４の抵抗器と、スイッチ素子とを含み、
前記第３の抵抗器と前記第４の抵抗器は互いに直列接続され、
前記第４の抵抗器と前記スイッチ素子は並列接続されていることを特徴とする基準電圧発生回路。
【請求項１５】
請求項１４において、
前記第１の抵抗器は、第５の抵抗器と、第６の抵抗器とを含み、
前記第５の抵抗器と前記第６の抵抗器は互いに直列接続されていることを特徴とする基準電圧発生回路。
【請求項１６】
請求項１５の基準電圧発生回路と、コンパレータとを含み、
前記コンパレータは前記第５の抵抗器と前記第６の抵抗器及び第２の抵抗器によって抵抗分割された分圧電圧と前記基準電圧との比較結果を前記スイッチ素子に出力することを特徴とする電源電圧監視回路。
【請求項１７】
請求項１６において、
前記第２のＮ型ＭＯＳＦＥＴの閾値が、最小閾値Ｖｔｈｍｉｎから最大閾値Ｖｔｈｍａｘのまでの範囲内であるとき、
前記第１の抵抗器の抵抗値Ｒ１、前記第３の抵抗器の抵抗値Ｒ２及び前記第４の抵抗器の抵抗値Ｒ３は、次の２式
Ｖｔｈｍｉｎ＞Ｖ２×Ｒ２÷（Ｒ１＋Ｒ２）
Ｖｔｈｍａｘ＜Ｖ１×（Ｒ２＋Ｒ３）÷（Ｒ１＋Ｒ２＋Ｒ３）
を満たすことを特徴とする電源電圧監視回路。
【請求項１８】
請求項１乃至１３のいずれかの基準電圧発生回路を含み、
前記基準電圧に基づいて前記第１の電源の電圧と前記第２の電源の電圧との差の電圧を監視し、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が所定の検出電圧に達した場合、検出信号を出力することを特徴とする電源電圧監視回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧発生回路及びこれを用いた電源電圧監視回路に関する。
【背景技術】
【０００２】
従来の基準電圧発生回路の改良型に、電流モード型基準電圧発生回路がある。これは、低電圧での動作が可能であり、さらに発生される基準電圧を可変にできるという特徴がある（非特許文献１参照）。
【非特許文献１】ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，ＶＯＬ．３４，ＮＯ．５，ＭＡＹ  １９９９，“Ａ  ＣＭＯＳ  Ｂａｎｄｇａｐ  Ｒｅｆｅｒｅｎｃｅ  Ｃｉｒｃｕｉｔ  ｗｉｔｈ  Ｓｕｂ−１−Ｖ  Ｏｐｅｒａｔｉｏｎ”
【発明の開示】
【発明が解決しようとする課題】
【０００３】
前述の従来技術における基準電圧発生回路では、電源投入時等に回路を安定して起動させるために、スタート信号が必要になる。ところが、電源投入時等の電源電圧が低い段階では、このようなスタート信号を生成するのは容易ではない。従って、このようなスタート信号を生成できない場合には、回路の安定した起動を実現できないという課題がある。
【０００４】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、低い電源電圧でも高精度な基準電圧を発生できると共に、回路の安定した起動を実現できる基準電圧発生回路、及びこれを用いた電源電圧監視回路を提供することにある。
【課題を解決するための手段】
【０００５】
本発明は、起動信号発生回路と、定電圧回路と、前記起動信号発生回路及び前記定電圧回路に供給する第1の電源及び第２の電源とを含む基準電圧発生回路であって、
前記定電圧回路は、演算増幅回路を含み、前記演算増幅回路の出力は、第１の安定期間及び第２の安定期間で所定の電圧に安定し、前記起動信号発生回路は、前記定電圧回路によって出力される基準電圧に基づいて、前記定電圧回路を起動制御する起動信号ＳＳＳを発生し、その後少なくとも前記第１の安定期間を経過するまで前記定電圧回路へアクティブな起動信号ＳＳＳを出力し、前記起動信号発生回路は、前記第１の安定期間を経過した後に前記定電圧回路へノンアクティブな起動信号ＳＳＳを出力する基準電圧発生回路に関する。
【０００６】
これにより、本発明に関する基準電圧発生回路は、定電圧回路を確実に起動することができる。
【０００７】
また、本発明に関する前記定電圧回路は、電流モード型バンドギャップリファレンス回路を含み、前記電流モード型バンドギャップリファレンス回路は、前記演算増幅回路と、第１のＰＮ接合と、前記第１のＰＮ接合とは電流密度の異なる第２のＰＮ接合と、複数のトランジスタと、複数の抵抗器とを含み、前記複数のトランジスタは、第１の電流制御用トランジスタと、第２の電流制御用トランジスタと、Ｐ型トランジスタとを含み、前記複数の抵抗器は、第７の抵抗器と、第８の抵抗器と、第９の抵抗器と、基準電圧発生用抵抗器とを含み、前記第１の電流制御用トランジスタは、前記第１のＰＮ接合及び前記第７の抵抗器に供給する電流を制御し、前記第２の電流制御用トランジスタは、前記第８の抵抗器と前記第２のＰＮ接合及び前記第９の抵抗器に供給する電流を制御し、前記Ｐ型トランジスタは、前記基準電圧発生用抵抗器に供給する電流を制御してもよい。これにより、前記Ｐ型トランジスタは、前記基準電圧発生用抵抗器へ任意の電流を流すことができ、定電圧回路は基準電圧を発生することができる。
【０００８】
また、本発明に関する前記演算増幅回路は、前記演算増幅回路の出力信号を前記複数のトランジスタの各々のゲート電極に出力し、前記第１の電流制御用トランジスタと前記第２の電流制御用トランジスタ及び前記Ｐ型トランジスタは、前記アクティブな起動信号ＳＳＳに応じてＯＮ状態に設定されてもよい。これにより、アクティブな起動信号ＳＳＳに応じて、前記第１のＰＮ接合と前記第７の抵抗器に、また前記第２のＰＮ接合と前記第８の抵抗器及び前記第９の抵抗器に、さらに前記基準電圧発生用抵抗器に電流を供給することができる。
【０００９】
また、本発明に関する前記第１の電流制御用トランジスタは、第１の電源と第１のＰＮ接合との間に設けられ、前記第１のＰＮ接合と前記第７の抵抗器は、前記第１の電流制御用トランジスタと第２の電源との間に設けられ、前記第２の電流制御用トランジスタは、第１の電源と第２のＰＮ接合との間に設けられ、前記第２のＰＮ接合と前記第８の抵抗器及び第９の抵抗器は、前記第２の電流制御用トランジスタと第２の電源との間に設けられてもよい。
【００１０】
また、本発明に関する前記起動信号発生回路は、起動信号生成部と、起動信号停止部とを含み、前記起動信号生成部は、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧に基づいて前記アクティブな起動信号ＳＳＳを生成し、前記起動信号停止部は、前記起動信号生成部によって生成された前記アクティブな起動信号ＳＳＳを、前記基準電圧に基づいて前記ノンアクティブな起動信号ＳＳＳに設定してもよい。これにより、起動信号発生回路は起動信号ＳＳＳを出力することができ、前記定電圧回路を起動させることができる。また、前記定電圧回路を起動させた後、起動信号発生回路は基準電圧に基づいて起動信号ＳＳＳをノンアクティブな起動信号ＳＳＳに設定するので、定電圧回路は安定した基準電圧を発生することができる。
【００１１】
また、本発明に関する前記起動信号生成部は負荷抵抗器を含んでもよい。これにより、起動信号生成部はアクティブな起動信号ＳＳＳを生成することができる。
【００１２】
また、本発明に関する前記負荷抵抗器は、Ｐ型ＭＯＳＦＥＴで構成されてもよい。
【００１３】
また、前記起動信号停止部は、第１のＮ型ＭＯＳＦＥＴを含み、前記第１のＮ型ＭＯＳＦＥＴのゲート電極には、前記基準電圧が供給されてもよい。これにより、起動信号停止部は、基準電圧に基づいて起動信号ＳＳＳをノンアクティブな起動信号ＳＳＳに設定することができる。
【００１４】
また、本発明に関する前記起動信号発生回路は、再起動防止部を含み、前記再起動防止部は、前記起動信号生成部によって生成された前記アクティブな起動信号ＳＳＳを、前記前記第１の電源の電圧と前記第２の電源の電圧との差の電圧に基づいて前記ノンアクティブな起動信号ＳＳＳに再設定してもよい。これにより、前記定電圧回路が起動し起動信号ＳＳＳがノンアクティブな起動信号ＳＳＳに設定された後に、再度アクティブな起動信号ＳＳＳが発生することを抑えることができる。
【００１５】
また、本発明において、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が第１の設定電圧Ｖ１以上のときは、前記再起動防止部は、前記起動信号生成部によって生成された前記アクティブな起動信号ＳＳＳを前記ノンアクティブな起動信号ＳＳＳに再設定し、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が第２の設定電圧Ｖ２（Ｖ２＜Ｖ１）以下のときは、前記再起動防止部は前記起動信号生成部によって生成された前記アクティブな起動信号ＳＳＳに対して前記ノンアクティブな起動信号ＳＳＳへの再設定を行わないようにしてもよい。
【００１６】
これにより、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が第１の設定電圧Ｖ１以上の時でも、前記定電圧回路は安定した基準電圧を発生することができる。また、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が第２の設定電圧以下の時は、再起動防止部は起動信号ＳＳＳの再設定を行わないので、起動信号発生回路は前記定電圧回路を確実に起動させることができる。
【００１７】
また、本発明に関する前記再起動防止部は、第１の抵抗器と、第２の抵抗器と、第２のＮ型ＭＯＳＦＥＴとを含み、前記第１の抵抗器の一方の端子は前記第２の抵抗器の一方の端子に接続され、前記第１の抵抗器の他方の端子には、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が供給され、前記第２の抵抗器の他方の端子は接地され、前記第２のＮ型ＭＯＳＦＥＴのゲート電極には、前記第１の抵抗器及び前記第２の抵抗器により抵抗分割された分圧電圧が供給されてもよい。これにより、再起動防止部は前記第１の電源の電圧と前記第２の電源の電圧との差の電圧に基づいて起動信号ＳＳＳを調整することができる。
【００１８】
また、本発明に関する前記第２のＮ型ＭＯＳＦＥＴは、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が前記第１の設定電圧Ｖ１以上の時、オン状態に設定されてもよい。これにより、再起動防止部は、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧に基づいて、起動信号ＳＳＳをノンアクティブな起動信号ＳＳＳに設定できる。
【００１９】
また、本発明に関する前記第２のＮ型ＭＯＳＦＥＴは、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が前記第２の設定電圧Ｖ２以下のとき、オフ状態に設定されてもよい。これにより、第１の安定期間にアクティブな起動信号ＳＳＳをノンアクティブな起動信号ＳＳＳに設定されるのを防ぐことができる。
【００２０】
また、本発明に関する前記第２の抵抗器は、第３の抵抗器と、第４の抵抗器と、スイッチ素子とを含み、前記第３の抵抗器と前記第４の抵抗器は互いに直列接続され、前記第４の抵抗器と前記スイッチ素子は並列接続されてもよい。
【００２１】
また、本発明に関する前記第１の抵抗器は、第５の抵抗器と、第６の抵抗器とを含み、前記第５の抵抗器と前記第６の抵抗器は互いに直列接続されてもよい。
【００２２】
本発明に関する電源電圧監視回路は、前記基準電圧発生回路と、コンパレータとを含み、前記コンパレータは前記第５の抵抗器と前記第６の抵抗器及び前記第２の抵抗器によって抵抗分割された分圧電圧と前記基準電圧との比較結果を前記スイッチ素子に出力してもよい。これにより、前記比較結果に基づいて第２の抵抗器の抵抗値を変更することができる。
【００２３】
また、本発明に関する電源電圧監視回路は、前記第２のＮ型ＭＯＳＦＥＴの閾値が、最小閾値Ｖｔｈｍｉｎから最大閾値Ｖｔｈｍａｘのまでの範囲内であるとき、前記第１の抵抗器の抵抗値Ｒ１、前記第３の抵抗器の抵抗値Ｒ２及び前記第４の抵抗器の抵抗値Ｒ３は、次の２式、Ｖｔｈｍｉｎ＞Ｖ２×Ｒ２÷（Ｒ１＋Ｒ２）、Ｖｔｈｍａｘ＜Ｖ１×（Ｒ２＋Ｒ３）÷（Ｒ１＋Ｒ２＋Ｒ３）を満たすように設定されてもよい。これにより、使用するトランジスタの個体差に柔軟に対応することができる。
【００２４】
本発明に関する電源電圧監視回路は、上記のいずれかの基準電圧発生回路を含み、前記基準電圧に基づいて前記第１の電源の電圧と前記第２の電源の電圧との差の電圧を監視し、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が所定の検出電圧に達した場合、検出信号を出力してもよい。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の一実施形態について、図面を参照して説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００２６】
１．基準電圧発生回路
図１は本実施形態における基準電圧発生回路１００の全体構成図である。基準電圧発生回路１００は、バンドギャップリファレンス回路３００（広義には、定電圧回路）と、起動信号発生回路４００とを含む。基準電圧発生回路１００は、第１の電源と、第２の電源が供給される。第１の電源の発生する電圧と第２の電源の発生する電圧との差の電圧は電圧ＶＤＤである。第１の電源は例えば電圧ＶＤＤを発生する。第２の電源は例えば電圧ＶＳＳを発生する。バンドギャップリファレンス回路３００（以下、ＢＧＲ回路３００と表す）は演算増幅回路３１０を含む。起動信号発生回路４００は、起動信号生成部４１０と、起動信号停止部４２０と、再起動防止部４３０とを含む。
【００２７】
定電圧回路３００からは、基準電圧ＶＲＥＦが出力される。また、基準電圧ＶＲＥＦは、起動信号発生回路４００内の起動信号停止部４２０にフィードバックされる。以下の図において、同符号のものは同様の意味を表す。
【００２８】
図２は、ＢＧＲ回路３００と、起動信号発生回路４００を示す回路図である。
【００２９】
ＢＧＲ回路３００は、Ｐ型トランジスタＰＴ１０（広義には第１の電流制御用トランジスタ）、Ｐ型トランジスタＰＴ１１（広義には第２の電流制御用トランジスタ）及びＰ型トランジスタＰＴ１２を含む。また、ＢＧＲ回路３００は、ダイオードＤ１（広義には第１のＰＮ接合）及びダイオードＤ２（広義には第２のＰＮ接合）を含む。また、ＢＧＲ回路３００は、抵抗器ＲＩ１、抵抗器ＲＩ２１（広義には、第2の基準電圧発生用抵抗器）及び抵抗器ＲＩ２２を含む。各Ｐ型トランジスタＰＴ１０〜１２には電圧ＶＤＤ（広義には第１の電源の電圧と第２の電源の電圧との差の電圧）が供給される。各ダイオードＤ１、Ｄ２の電流密度は互いに異なるように設定されている。各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のソース・ドレイン間に流れる電流は、オペアンプＯＰ１の出力によって制御される。その結果、ＢＧＲ回路３００は基準電圧ＶＲＥＦを発生する。
【００３０】
具体的には、各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のソース・ドレイン間に電流が流れると、ノードＮ１とノードＮ２との電位差に応じて、オペアンプＯＰ１の出力が変化する。このオペアンプＯＰ１の出力は、各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のゲートに入力される。オペアンプＯＰ１は、ノードＮ１とノードＮ２のそれぞれの電位が互いに等しくなるように、各Ｐ型トランジスタＰＴ１０〜１２を制御する。また、各Ｐ型トランジスタＰＴ１０〜ＰＴ１２をカレントミラー回路と見なすことができ、各Ｐ型トランジスタＰＴ１０〜ＰＴ１２の能力が同じであればソース・ドレイン間に流れる電流は、それぞれ同値である。これにより、Ｐ型トランジスタＰＴ１２のソース・ドレイン間に流れる電流が負荷抵抗Ｒ０１によって調整されることで、ＢＧＲ回路３００は基準電圧ＶＲＥＦを発生する。ただし、このＢＧＲ回路３００を安定起動するためには次に説明する起動信号発生回路４００が必要である。
【００３１】
起動信号発生回路４００は、起動信号ＳＳＳを発生し、ＢＧＲ回路３００に起動信号ＳＳＳを供給する。起動信号ＳＳＳがＢＧＲ回路３００に入力されると、ＢＧＲ回路３００内のＮ型トランジスタＮＴ１０がＯＮ状態となり、Ｐ型トランジスタのゲート電圧ＰＲＥＦ（以下、ゲート電圧ＰＲＥＦともいう）が電圧ＶＳＳとなる。これにより各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のゲートがＯＮ状態となり、各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のソース・ドレイン間に電流が流れる。つまり、起動信号ＳＳＳは、ＢＧＲ回路３００内の各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のソース・ドレイン間に電流を流すための信号ということができる。
【００３２】
起動信号発生回路４００は、起動信号生成部４１０と、起動信号停止部４２０と、再起動防止部４３０とを含む。起動信号生成部４１０は負荷抵抗Ｒ１１を含み、起動信号ＳＳＳを生成する。起動信号停止部４２０は第１のＮ型ＭＯＳＦＥＴとしてＮ型トランジスタＮＴ１１を含む。Ｎ型トランジスタＮＴ１１のゲートにはＢＧＲ回路３００から出力される基準電圧ＶＲＥＦがフィードバックされる。起動信号停止部４２０は、基準電圧ＶＲＥＦの電圧値に応じて起動信号ＳＳＳを電圧ＶＳＳに調整する。再起動防止部４３０は、第２のＮ型ＭＯＳＦＥＴとしてＮ型トランジスタＮＴ１２を含む。さらに、再起動防止部４３０は第１の抵抗器である負荷抵抗Ｒ２０と、第２の抵抗器である負荷抵抗Ｒ３０とを含む。起動信号ＳＳＳが一度電圧ＶＳＳに調整された後、起動信号ＳＳＳが所定の電圧値を越えないように、再起動防止部４３０は起動信号ＳＳＳを調整する。
【００３３】
次に、図２及び図３を用いて、起動信号発生回路４００とＢＧＲ回路３００の動作を説明する。図３は、電源電圧ＶＤＤと、基準電圧ＶＲＥＦと、起動信号ＳＳＳと、ゲート電圧ＰＲＥＦと、Ｎ型トランジスタＮＴ１１のＯＮ／ＯＦＦとのそれぞれの関係を横方向に同時間軸で表したグラフである。符号Ｔ１〜Ｔ３はそれぞれ期間を表す。図３は、電源投入時に、電源電圧ＶＤＤが徐々に上昇していくときを表す。なお、図３によると期間Ｔ１〜Ｔ２にかけて図２のオペアンプＯＰ１の第１の安定期間が示されている。この第１の安定期間は一例であり、回路素子の調整等により第１の安定期間の期間の長さは変更可能である。
【００３４】
まず、電源投入直後の電源電圧ＶＤＤは徐々に上昇する。このとき期間Ｔ１では、電源電圧ＶＤＤと、図２の起動信号生成部４１０の負荷抵抗Ｒ１１によって、起動信号ＳＳＳが生成される。負荷抵抗Ｒ１１は固定抵抗素子で構成されてもよいし、トランジスタにて構成されてもよい。負荷抵抗Ｒ１１がトランジスタで構成されるときは、負荷抵抗Ｒ１１は、Ｐ型トランジスタをゲート接地することで構成されてもよいし、Ｎ型トランジスタをゲート・ドレイン接続することで構成されてもよい。起動信号ＳＳＳの電圧値は、電源電圧ＶＤＤの電圧値と負荷抵抗Ｒ１１の抵抗値によって決まる。よって、起動信号ＳＳＳの電圧値は、電源電圧ＶＤＤの上昇に伴って上昇する。図３によると、ゲート電圧ＰＲＥＦは電源投入後にオペアンプＯＰ１の出力電圧まで鋭く立ち上がる。このとき、図２のＢＧＲ回路３００内の各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のソース・ドレイン間にはほとんど電流が流れない。
【００３５】
次に期間Ｔ２では、起動信号ＳＳＳがＮ型トランジスタＮＴ１０のゲート電圧閾値（例えば図３では０．６Ｖ）を越えると、Ｎ型トランジスタＮＴ１０がＯＮ状態となり、ゲート電圧ＰＲＥＦは電圧ＶＳＳまで下がる。これにより、各Ｐ型トランジスタＰＴ１０〜ＰＴ１２はＯＮ状態となり、各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のソース・ドレイン間に流れる電流が増加する。この電流の増加に伴って、基準電圧ＶＲＥＦが上昇する。
【００３６】
基準電圧ＶＲＥＦは、起動信号停止部４２０のＮ型トランジスタＮＴ１１のゲート電極にフィードバックされている。このため、基準電圧ＶＲＥＦがＮ型トランジスタＮＴ１１のゲート閾値電圧（例えば図３では０．６Ｖ）を越えると、Ｎ型トランジスタＮＴ１１がＯＮ状態となり、起動信号ＳＳＳは徐々に電圧ＶＳＳまで下がる。起動信号ＳＳＳが、Ｎ型トランジスタＮＴ１０のゲート閾値電圧（例えば図３では０．６Ｖ）を下回ると、Ｎ型トランジスタＮＴ１０がＯＦＦ状態となり、ゲート電圧ＰＲＥＦはオペアンプＯＰ１の出力電圧まで立ち上がる。これにより、ＢＧＲ回路３００は正常に起動される。
【００３７】
次に期間Ｔ３では、オペアンプＯＰ１がノードＮ１とノードＮ２との電位差に応じて、各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のゲート電圧をコントロールするので、Ｐ型トランジスタＰＴ１２に流れる電流が所定の値まで増加する。こうして、各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のソース・ドレイン間に流れる電流は一定の値に収束する。このようにして、ＢＧＲ回路３００は基準電圧ＶＲＥＦを発生する。
【００３８】
電源電圧ＶＤＤが、電圧ＶＳＵＢ（第１の設定電圧）以上（例えば図３では２．４Ｖ）になると、図２の起動信号生成部４１０の負荷抵抗Ｒ１１と起動信号停止部４２０のＮ型トランジスタＮＴ１１との電流能力差により、起動信号ＳＳＳが図３のように電圧ＶＳＳから徐々に上昇し始める。ところが、本実施形態によると、この起動信号ＳＳＳが図２のＮ型トランジスタＮＴ１０のゲート閾値電圧（例えば図３では０．６Ｖ）を越える前に、図２の再起動防止部４３０が作用する。
【００３９】
具体的には、電源電圧ＶＤＤが電圧ＶＳＵＢ（例えば図３では２．４Ｖ）を越えると、再起動防止部４３０は、起動信号ＳＳＳを電圧ＶＳＳに下げる。電源電圧ＶＤＤが電圧ＶＳＵＢ（例えば図３では２．４Ｖ）を越えると、図２のノードＮ３の電圧がＮ型トランジスタＮＴ１２のゲート閾値電圧（例えば図３では０．６Ｖ）を越えるように、再起動防止部４３０の負荷抵抗Ｒ２０及び負荷抵抗Ｒ３０は抵抗値設定されている。つまり、再起動防止部４３０は、電源電圧ＶＤＤが電圧ＶＳＵＢ（例えば図３では２．４Ｖ）を越えた時に対して、その電源電圧ＶＤＤを抵抗分圧することで、図２のＮ型トランジスタＮＴ１２のゲート閾値電圧（例えば図３では０．６Ｖ）を越える電圧を図２のノードＮ３に発生させる。これにより、図３の期間Ｔ３のように、起動信号ＳＳＳの上昇を図２のＮ型トランジスタＮＴ１０のゲート閾値電圧（例えば図３では０．６Ｖ）未満に抑えることができる。なお、電源電圧ＶＤＤが電圧ＶＭＩＮ（第２の設定電圧）以下（図３では例えば１．４Ｖ）のとき、再起動防止部４３０が起動信号ＳＳＳを電圧ＶＳＳにしてしまわないように再起動防止部４３０の負荷抵抗Ｒ２０及び負荷抵抗Ｒ３０は抵抗値設定されている。
【００４０】
次に図４を参照して、ＢＧＲ回路３００の特性を説明する。図４は図２のノードＮ１及びノードＮ２に定電流源が接続された場合の電圧-電流曲線である。ノードＮ１を示す曲線（以降、曲線Ｃ１ともいう）とノードＮ２を示す曲線（以降、曲線Ｃ２ともいう）とが重なっている部分は、図２のオペアンプＯＰ１が安定な状態にある時を示す。図４で破線で囲んだ部分は、オペアンプＯＰ１の安定状態を意味する安定点と言うことができる。図４によると、ＢＧＲ回路３００には、２つの安定点があり、一つは点で示され、他方は線で示されている。これは低電圧型バンドギャップリファレンス回路の特徴でもある。ここでは線で表される安定点を第１の安定期間、点で表される安定点を第２の安定期間と呼ぶ。なお、図４では横軸は電流を示すので、点で示されている安定点を第２の安定期間と呼んでも問題ない。
【００４１】
第１の安定期間及び第２の安定期間では、各ノードＮ１、Ｎ２に流れる電流が同じなため、図２のオペアンプＯＰ１は安定状態にある。ところが、電源投入時は電源電圧ＶＤＤは電圧ＶＳＳから徐々に上昇するので、かならず図２のオペアンプＯＰ１は第１の安定期間に突入する。第１の安定期間では、図２のＢＧＲ回路３００内の各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のソース・ドレイン間に、電流がほとんど流れていない状態である。そのため、図２のオペアンプＯＰ１が安定してしまい、期待した基準電圧ＶＲＥＦが発生されない。つまり、第１の安定期間から脱出する（言い換えれば、図２のＢＧＲ回路３００を安定起動させる）ためには、図２のＢＧＲ回路３００に起動信号ＳＳＳを出力する必要がある。
【００４２】
なお、本実施形態では、起動信号ＳＳＳが図２のＢＧＲ回路３００に入力されるので、ＢＧＲ回路３００は安定起動される。
【００４３】
図２のＢＧＲ回路３００が安定起動した後、電源電圧ＶＤＤの上昇に伴って図２のオペアンプＯＰ１が第２の安定期間に突入すると、ＢＧＲ回路３００は所望の基準電圧ＶＲＥＦを発生する。
【００４４】
２．電源電圧監視回路
図５は図１の基準電圧発生回路１００を用いた電源電圧監視回路１０００を示すブロック図である。電源電圧監視回路１０００は、電源電圧ＶＤＤと所定の電圧との比較を行い、その結果を外部システムに出力する。電源電圧監視回路１０００は、基準電圧発生回路１００の他に、コンパレータＣＯＭＰ１を含む。コンパレータＣＯＭＰ１には、基準電圧発生回路１００から基準電圧ＶＲＥＦと電圧ＶＤＩＶが入力される。電圧ＶＤＩＶは第１の抵抗器（例えば図２の抵抗器Ｒ２０）によって抵抗分割された分圧電圧である。コンパレータＣＯＭＰ１は、基準電圧ＶＲＥＦと電圧ＶＤＩＶとを比較し、その結果を外部システムに出力する。具体的には、基準電圧ＶＲＥＦと電圧ＶＤＩＶとが一致した場合、コンパレータＣＯＭＰ１は外部システムをアクティブにする信号を外部システム及び再起動防止部４３０に出力する。
【００４５】
図６を参照して、再起動防止部４３０の負荷抵抗Ｒ２０及びＲ３０について説明する。負荷抵抗Ｒ２０は抵抗値ＲＲ１である抵抗Ｒ１−１及び抵抗値ＲＲ２である抵抗Ｒ１−２で構成される。また、負荷抵抗Ｒ３０は抵抗値ＲＲ３である抵抗Ｒ２−１及び抵抗値ＲＲ４である抵抗Ｒ２−２と、Ｎ型トランジスタＮＴ１３で構成される。再起動防止部４３０は、電源電圧ＶＤＤ、負荷抵抗Ｒ２０及び負荷抵抗Ｒ３０に基づいて、電圧ＶＤＩＶを発生する。Ｎ型トランジスタＮＴ１３のゲート電極には、図５のコンパレータＣＯＭＰ１の出力がフィードバックされる。
【００４６】
電源投入後、基準電圧ＶＲＥＦは所定の電圧に安定する。このときの、電圧ＶＤＩＶは、Ｎ型トランジスタＮＴ１３がオン状態のため、電圧ＶＤＩＶ＝電源電圧ＶＤＤ×（ＲＲ２＋ＲＲ３）÷（ＲＲ１＋ＲＲ２＋ＲＲ３）で表される。その後、電圧ＶＤＩＶが所定の値の基準電圧ＶＲＥＦにまで達すると、図６のＮ型トランジスタＮＴ１３のゲート電極には外部システムをアクティブにする信号が図５のコンパレータＣＯＭＰ１からフィードバックされる。これにより、図６のＮ型トランジスタＮＴ１３はオフ状態となり、このときの電圧ＶＤＩＶは、電圧ＶＤＩＶ＝電源電圧ＶＤＤ×（ＲＲ２＋ＲＲ３＋ＲＲ４）÷（ＲＲ１＋ＲＲ２＋ＲＲ３＋ＲＲ４）で表される。その後電源電圧ＶＤＤは安定状態に入る。
【００４７】
電源電圧ＶＤＤが降下し、電圧ＶＤＩＶ＝電源電圧ＶＤＤ×（ＲＲ２＋ＲＲ３＋ＲＲ４）÷（ＲＲ１＋ＲＲ２＋ＲＲ３＋ＲＲ４）で表される電圧ＶＤＩＶが再び基準電圧ＶＲＥＦと一致すると、図５のコンパレータＣＯＭＰ１の出力から外部システムをノンアクティブにする信号が図６のＮ型トランジスタＮＴ１３のゲート電極にフィードバックされる。これにより、Ｎ型トランジスタＮＴ１３はオン状態となり、このときの電圧ＶＤＩＶは、電圧ＶＤＩＶ＝電源電圧ＶＤＤ×（ＲＲ２＋ＲＲ３）÷（ＲＲ１＋ＲＲ２＋ＲＲ３）で表される。
【００４８】
上述のように、抵抗Ｒ２−２がシュミット抵抗として機能することで、電源電圧ＶＤＤの立ち上がり・立ち下がりのそれぞれを区別して、外部システムの起動のオン・オフの切換を行う電源電圧ＶＤＤを決定することができる。
【００４９】
電源電圧ＶＤＤ、電圧ＶＤＩＶ及び基準電圧ＶＲＥＦの関係を図７に示す。
【００５０】
図７の縦軸は電圧（Ｖ）を、図７の横軸は時間（Ｔ）をそれぞれ表す。各期間Ｔ１〜Ｔ３は、図３の各期間Ｔ１〜Ｔ３に相当する。電源投入時、電源電圧ＶＤＤは徐々に上昇する。電源電圧ＶＤＤが所定の電圧に達すると、基準電圧ＶＲＥＦは急激に上昇し、所定の電圧値に安定する。電源電圧ＶＤＤの上昇に伴い電圧ＶＤＩＶは上昇する。その後、所定の電圧に達した基準電圧ＶＲＥＦと、電圧ＶＤＩＶとが一致したときに外部システムがアクティブにされる。図７によると、このときの電源電圧ＶＤＤは電圧ＶＯＮである。
【００５１】
その後、電源電圧ＶＤＤが降下すると、電圧ＶＤＩＶも徐々に降下する。電圧ＶＤＩＶが、基準電圧ＶＲＥＦと一致したとき、外部システムはノンアクティブにされる。図７によると、この時の電源電圧ＶＤＤは電圧ＶＯＦＦである。
【００５２】
図７によると、電圧ＶＯＮと電圧ＶＯＦＦは、異なる電圧値である。外部システムの起動のオン・オフは、電源電圧ＶＤＤが任意の電圧（検出電圧）であるかどうかを判断して行われる。このとき、外部システムをアクティブにするときの電源電圧ＶＤＤと、外部システムをノンアクティブにするときの電源電圧ＶＤＤとをずらすことで、電源ノイズなどによる外部システムの起動のオン・オフの誤動作を防ぐことができる。
【００５３】
次に各抵抗値ＲＲ１〜ＲＲ４の設定方法を説明する。
【００５４】
抵抗値の設定方法を説明するためには、まず、トランジスタのチャネル長Ｌとゲート閾値ＶＴＨの関係を説明する必要がある。図８はＮ型トランジスタのチャネル長Ｌとゲート閾値ＶＴＨの関係を示すグラフである。トランジスタには、製造工程の影響により各素子でばらつきが生じる。曲線１及び曲線２は、そのばらつきによるゲート閾値ＶＴＨの変化の上限と下限をそれぞれ示す。図８によるとトランジスタのゲート閾値は、チャネル長に依存している。チャネル長が長くなると、ゲート閾値は下降する。
【００５５】
抵抗の設定方法は、図６のＮ型トランジスタＮＴ１２の特性を考慮する必要がある。再起動防止部４３０は、電源電圧ＶＤＤが、図３の電圧ＶＭＩＮと電圧ＶＳＵＢに対して、ＶＭＩＮ＜ＶＤＤ＜ＶＳＵＢを満たすときに再起動防止信号を出力する。図６のＮ型トランジスタＮＴ１２のゲート閾値に対して、最小値をＶＴＨＭＩＮ、最大値をＶＴＨＭＡＸとする。抵抗の設定条件として、電源電圧ＶＤＤが電圧ＶＭＩＮの時にＮ型トランジスタＮＴ１２のゲート電極にはゲート閾値ＶＴＨＭＩＮ以下の電圧が入力されることが必須である。さらに、電源電圧ＶＤＤが電圧ＶＳＵＢの時にＮ型トランジスタＮＴ１２のゲート電極にはゲート閾値ＶＴＨＭＡＸ以上の電圧が入力されることも抵抗の設定条件として必須である。
【００５６】
上述の条件を式にすると、以下の２式になる。
【００５７】
式（１）：ＶＴＨＭＩＮ＞ＶＭＩＮ×ＲＲ３÷（ＲＲ１＋ＲＲ２＋ＲＲ３）
式（２）：ＶＴＨＭＡＸ＜ＶＳＵＢ×（ＲＲ３＋ＲＲ４）÷（ＲＲ１＋ＲＲ２＋ＲＲ３＋ＲＲ４）
さらに、外部システムをアクティブにするときの電圧ＶＯＮと、外部システムをノンアクティブにするときの電圧ＶＯＦＦとのそれぞれに対応した電圧ＶＤＩＶをコンパレータＣＯＭＰ１に出力する場合の抵抗の設定条件を式に表すと以下の２式になる。なお、以下の式のＶＲＥＦは所定の基準電圧値を示す。
【００５８】
式（３）：ＶＲＥＦ＝ＶＯＦＦ×（ＲＲ２＋ＲＲ３＋ＲＲ４）÷（ＲＲ１＋ＲＲ２＋ＲＲ３＋ＲＲ４）
式（４）：ＶＲＥＦ＝ＶＯＮ×（ＲＲ２＋ＲＲ３）÷（ＲＲ１＋ＲＲ２＋ＲＲ３）
上記の各式（１）〜式（４）を満たすように各抵抗値ＲＲ１〜ＲＲ４を設定すればよい。
【００５９】
３．基準電圧発生回路の変形例
図９は基準電圧発生回路１１０の全体ブロック図である。基準電圧発生回路１１０において、基準電圧発生回路１００との相違点は、再起動防止部４３０の有無である。基準電圧発生回路１１０は、再起動防止部４３０を含まない。その他の構成は基準電圧発生回路１００と同様である。
【００６０】
図１０は基準電圧発生回路１１０の回路図である。ＢＧＲ回路３００、起動信号生成部４１０及び起動信号停止部４２０の各動作は、基準電圧発生回路１００のものと同様である。但し、起動信号ＳＳＳの電圧値が再度上昇してしまう現象を抑える機能を持たない。
【００６１】
図１１に基準電圧発生回路１１０の電源電圧ＶＤＤ、基準電圧ＶＲＥＦ及び起動信号ＳＳＳの関係を示した。図１１の縦軸は電圧（Ｖ）を、図１１の横軸は時間（Ｔ）をそれぞれ示す。電源電圧ＶＤＤの上昇に伴って、起動信号ＳＳＳの電圧が上昇する。基準電圧ＶＲＥＦが閾値電圧（例えば、図１１では０．６Ｖ）を越えると同時に、起動信号ＳＳＳの電圧は立ち下がり始める。起動信号ＳＳＳは、電圧ＶＳＳまで下がり、その後、基準電圧ＶＲＥＦは所定の電圧（例えば図１１では０．９Ｖ）で安定する。
【００６２】
しかし、このとき電源電圧ＶＤＤは上昇中であるため、負荷抵抗Ｒ１１に流れる電流の量が上昇する。さらに、このとき、図１０のＮ型トランジスタＮＴ１１のゲート電極には、所定の電圧（例えば図１１では０．９Ｖ）に安定した基準電圧ＶＲＥＦが入力されているので、Ｎ型トランジスタＮＴ１１のソース・ドレイン間にはある一定の電流以上は流れない。Ｎ型トランジスタＮＴ１１のソース・ドレイン間に流れる電流量より、負荷抵抗Ｒ１１に流れる電流量が上回ったとき、起動信号ＳＳＳの電圧は上昇する。つまり、電源電圧ＶＤＤの上昇に伴って、電圧ＶＳＳに抑えられていた起動信号ＳＳＳが徐々に上昇してしまう現象が生じる。
【００６３】
この起動信号ＳＳＳが閾値（例えば図１１では０．６Ｖ）を越えたとき、ＢＧＲ回路３００内の演算増幅回路３１０の動作が不安定になり、基準電圧ＶＲＥＦの値が振動してしまう。この状態を回避するために、変形例では、仕様範囲を設けた。たとえば、図１１では、仕様範囲を１．４Ｖ〜２．３Ｖと設定した。
【００６４】
図１２は、起動信号発生回路４００のさらなる変形例を示す図である。図１２の起動信号発生回路４０１は、起動信号ＰＲＥＦを発生し、起動信号ＰＲＥＦをＢＧＲ回路３００内の各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のゲート電極に出力する。起動信号生成部４１１は、負荷抵抗Ｒ４０及びＮ型トランジスタＮＴ２０を含む。起動信号停止部４２１はＰ型トランジスタＰＴ２０（ゲート閾値電圧が例えば０．６Ｖである）を含む。この構成によると、電源投入後、Ｐ型トランジスタＰＴ２０はオン状態である。このとき、電源電圧ＶＤＤの上昇に伴って、起動信号生成部４１１内のＮ型トランジスタＮＴ２０のゲート電極には、負荷抵抗Ｒ４０によって調整された電圧が入力される。これにより、起動信号ＰＲＥＦが電圧ＶＳＳに設定される。その後、基準電圧ＶＲＥＦが発生し、起動信号停止部４２１内のＰ型トランジスタＰＴ２０のゲート電極に入力される。基準電圧ＶＲＥＦがＰ型トランジスタＰＴ２０の閾値電圧（例えば図１２では０．６Ｖ）を上回ると、Ｐ型トランジスタＰＴ２０はオフ状態となり、起動信号ＰＲＥＦは電圧ＶＳＳからＢＧＲ回路３００内の演算増幅回路３１０の出力値まで上昇する。
【００６５】
上述のような動作により、より仕様範囲の広い電源電圧ＶＤＤにおいて、基準電圧ＶＲＥＦの安定した発生が可能となる。
【００６６】
図１３は、基準電圧発生回路１１０を用いた電源電圧監視回路１１００である。コンパレータＣＯＭＰ２は、電源電圧ＶＤＤから分圧出力する電圧ＶＤＩＶと基準電圧ＶＲＥＦとを比較し、その結果に応じて外部システムの起動のオン・オフを切換える信号を出力する。
【００６７】
４．効果
ＢＧＲ回路３００は、ＢＧＲ回路３００内の演算増幅回路３１０の第１の安定期間（図４参照）から抜け出るために、起動信号を必要とする。例えば低電圧で動作するＢＧＲ回路３００に対して、電源投入直後の電源電圧が低い状態で該起動信号を作り出すことが困難だった。
【００６８】
ところが、例えば図９に示されている起動信号発生回路４００は、基準電圧ＶＲＥＦに基づいてＢＧＲ回路３００を起動することができる。図９の起動信号発生回路４００は、電源投入後から基準電圧ＶＲＥＦが所定の電圧に達したときまでの期間、起動信号ＳＳＳを発生することができる。これにより、ＢＧＲ回路３００は安定起動することができ、その結果、安定した基準電圧ＶＲＥＦを出力することができる。つまり、ＢＧＲ回路３００を起動するためのＢＧＲ回路３００と異なる電源回路を設ける必要がなくなり、特に、小型化などの要求に対して、対応しやすくなる。
【００６９】
ただし、図９の起動信号発生回路４００は、図１１に示されているように電源電圧ＶＤＤが一定の電圧値を越えるとその後の電源電圧ＶＤＤの上昇に伴い、起動信号ＳＳＳの電圧が再度上昇してしまう。この現象が生じると、基準電圧ＶＲＥＦの値が振動し不安定になってしまう。これを回避するために、仕様範囲を設ける必要がある。例えば図１１では、仕様範囲として電源電圧ＶＤＤを１．４Ｖ〜２．３Ｖとし、この仕様範囲内であれば安定した基準電圧ＶＲＥＦを出力できる。
【００７０】
一方、図１に示されている起動信号発生回路４００は再起動防止部４３０を含むので、より幅広い範囲の電源電圧ＶＤＤで、安定した基準電圧ＶＲＥＦを出力できる。図３に示されているように、電源電圧ＶＤＤが電圧ＶＳＵＢのときに、図１の再起動防止部４３０は電圧の再上昇した起動信号ＳＳＳを再度電圧ＶＳＳまでたち下げることができる。
【００７１】
これにより、図１１で設けられている電源電圧ＶＤＤの仕様範囲の上限よりも高い電源電圧ＶＤＤに対しても、図１のＢＧＲ回路３００は安定した基準電圧ＶＲＥＦを出力することができる。
【図面の簡単な説明】
【００７２】
【図１】本実施形態における基準電圧発生回路の全体構成図。
【図２】定電圧回路と、起動信号発生回路を示す回路図
【図３】本実施形態における電源電圧、基準電圧、起動信号の関係を示すグラフ。
【図４】定電圧回路の特性を示すグラフ。
【図５】図１の基準電圧発生回路を用いた電源電圧監視回路を示すブロック図。
【図６】本実施形態に係る再起動防止部を示す回路図。
【図７】電源電圧ＶＤＤ、電圧ＶＤＩＶ及び基準電圧ＶＲＥＦの関係を示すグラフ。
【図８】Ｎ型トランジスタのチャネル長Ｌとゲート閾値ＶＴＨの関係を示すグラフ。
【図９】本実施形態に関する変形例を示すブロック図。
【図１０】本実施形態に関する変形例を示す回路図。
【図１１】変形例における電源電圧、基準電圧、起動信号の関係を示すグラフ。
【図１２】起動信号発生回路の変形例。
【図１３】図９に示される変形例を用いた電源電圧監視回路を示すブロック図。
【符号の説明】
【００７３】
１００  基準電圧発生回路、３００  定電圧回路、
３１０  演算増幅回路、４００  起動信号発生回路、４１０  起動信号生成部、
４２０  起動信号停止部、４３０  再起動防止部、１０００  電源電圧監視回路、
ＣＯＭＰ１  コンパレータ、ＣＯＭＰ２  コンパレータ、
ＮＴ１１  第１のＮ型ＭＯＳＦＥＴ、ＮＴ１２  第２のＮ型ＭＯＳＦＥＴ、
ＮＴ１３  スイッチ素子、ＰＴ１０  第１の電流制御用トランジスタ、
ＰＴ１１  第２の電流制御用トランジスタ、ＰＴ１２  Ｐ型トランジスタ、
Ｒ０１  第1の基準電圧発生用抵抗器、Ｒ１１  負荷抵抗器、Ｒ１−１  第５の抵抗器、
Ｒ１−２  第６の抵抗器、Ｒ２０  第１の抵抗器、Ｒ２−１  第３の抵抗器、
Ｒ２−２  第４の抵抗器、Ｒ３０  第２の抵抗器、ＳＳＳ  起動信号、
ＶＲＥＦ  基準電圧、ＶＳＵＢ  第１の設定電圧Ｖ１、ＶＭＩＮ  第２の設定電圧Ｖ２、
ＲＩ２１  第２の基準電圧発生用抵抗器、、１１０  基準電圧発生回路、１１００  電源電圧監視回路
【図１】
2005135112.tif 000003
【図２】
2005135112.tif 000004
【図３】
2005135112.tif 000005
【図４】
2005135112.tif 000006
【図５】
2005135112.tif 000007
【図６】
2005135112.tif 000008
【図７】
2005135112.tif 000009
【図８】
2005135112.tif 000010
【図９】
2005135112.tif 000011
【図１０】
2005135112.tif 000012
【図１１】
2005135112.tif 000013
【図１２】
2005135112.tif 000014
【図１３】
2005135112.tif 000015