(57)【要約】    【課題】  スリープ解除直後における出力電圧Ｖｏｕｔのオーバーシュートの発生を防止することができる電源回路を得る。    【解決手段】  通常動作時はスイッチングレギュレータ２から負荷１０に出力電圧Ｖｏｕｔが供給され、スリープ動作時にはシリーズレギュレータ３から負荷１０に出力電圧Ｖｏｕｔが供給され、スイッチングレギュレータ２に、電源投入時に作動する電源投入時ソフトスタート回路１２を設けると共に、スリープ解除時にスイッチングレギュレータ２が動作を開始する際に作動するスリープ解除時ソフトスタート回路１３をスイッチングレギュレータ２に設けるようにしたようにした。【選択図】  図１
2005168173.tif 000002
【特許請求の範囲】
【請求項１】
通常動作時よりも低い消費電流で負荷が作動するスリープ動作への遷移を指令する外部からの制御信号ＳＬＰに応じて動作を停止する、入力電圧Ｖｄｄを所定の電圧ＳＲｏｕｔに変換して出力端子ＯＵＴに出力するスイッチングレギュレータ部と、
該スイッチングレギュレータ部が動作を停止すると作動して入力電圧Ｖｄｄを所定の電圧ＶＲｏｕｔに変換し前記出力端子ＯＵＴに出力するシリーズレギュレータ部と、
を備えた、出力端子ＯＵＴから前記負荷に電源を供給する電源回路において、
前記スイッチングレギュレータ部は、出力端子ＯＵＴから出力される出力電圧Ｖｏｕｔを検出し該検出した出力電圧Ｖｏｕｔが設定電圧になるように出力電圧Ｖｏｕｔを制御し、スリープ動作時には動作を停止して、スリープ動作から通常動作に変わって動作を開始する場合、出力電圧Ｖｏｕｔの上昇速度に応じた速度で前記設定電圧を前記所定値Ｖｒｅｆまで大きくすることを特徴とする電源回路。
【請求項２】
前記シリーズレギュレータ部は、入力電圧Ｖｄｄを、前記所定の電圧ＳＲｏｕｔよりも小さい所定の電圧ＶＲｏｕｔに変換して前記出力端子ＯＵＴに出力することを特徴とする請求項１記載の電源回路。
【請求項３】
前記スイッチングレギュレータ部は、電源投入から出力電圧Ｖｏｕｔが所定の電圧ＳＲｏｕｔになるまでの間、出力電圧Ｖｏｕｔの上昇速度に応じた速度で前記設定電圧を大きくすることを特徴とする請求項１又は２記載の電源回路。
【請求項４】
前記スイッチングレギュレータ部は、
入力された制御信号に応じてスイッチングを行い、前記入力電圧Ｖｄｄの出力端子ＯＵＴへの出力制御を行うスイッチングトランジスタと、
制御信号ＳＬＰに応じた前記設定電圧を生成して出力する設定電圧生成回路部と、
前記出力端子ＯＵＴの電圧Ｖｏｕｔを検出し、該検出した電圧Ｖｏｕｔに比例した電圧を生成して出力する出力電圧検出回路部と、
該出力電圧検出回路部からの比例電圧が前記設定電圧生成回路部からの設定電圧になるように前記スイッチングトランジスタのスイッチング制御を行う制御回路部と、
を備え、
前記設定電圧生成回路部は、スリープ動作時には設定電圧を所定値Ｖｒｅｆ未満に低下させ、スリープ動作から通常動作に変わって動作を開始する場合、出力電圧Ｖｏｕｔの上昇速度に応じた速度で前記設定電圧を前記所定値Ｖｒｅｆまで大きくすることを特徴とする請求項１、２又は３記載の電源回路。
【請求項５】
前記設定電圧生成回路部は、電源投入から出力電圧Ｖｏｕｔが所定の電圧ＳＲｏｕｔ以上になるまでの間、出力電圧Ｖｏｕｔの上昇速度に応じた速度で前記設定電圧を所定値Ｖｒｅｆまで大きくすることを特徴とする請求項４記載の電源回路。
【請求項６】
前記設定電圧生成回路部は、
所定の電圧Ｖｒｅｆを生成して出力するＶｒｅｆ生成回路部と、
コンデンサを有し、スリープ動作時には前記出力電圧検出回路部からの比例電圧で該コンデンサを充電する、該コンデンサの充電を行う充電回路部と、
該コンデンサの電圧が前記所定の電圧Ｖｒｅｆ未満の場合は該コンデンサの電圧を前記設定電圧として出力し、前記コンデンサの電圧が前記所定の電圧Ｖｒｅｆ以上になると所定の電圧Ｖｒｅｆを前記設定電圧として出力する切換回路部と、
を備えることを特徴とする請求項４又は５記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スリープ信号によってスイッチングレギュレータの動作が停止している間は、スイッチングレギュレータより出力電圧の低いシリーズレギュレータから負荷に電力を供給するようにした電源回路に関し、特に、スイッチングレギュレータのスリープ状態を解除する際に発生する、出力電圧のオーバーシュートを防止することができるソフトスタート回路を有するスイッチングレギュレータを備えた電源回路に関する。
【背景技術】
【０００２】
近年、携帯電話やデジタルカメラ等のような電池を電源とした携帯機器の電源回路としては、高効率でしかも小型化が可能な、スイッチングレギュレータが広く用いられている。しかし、スイッチングレギュレータは、定格負荷においては高効率であるが、スイッチングレギュレータ自体の消費電流が比較的多いため、機器が待機状態、又はスリープ動作等の低消費電流動作状態の場合は著しく効率が低下する。このため、待機状態やスリープ状態の場合は、スイッチングレギュレータの動作を停止して、低消費電流で動作するシリーズレギュレータから負荷への電源供給を行っていた。
【０００３】
図３は、従来の電源回路の例を示した図であり、図４は図３の各部の波形例を示したタイミングチャートである。なお、制御回路１０３から出力される２つの制御信号ＤＲＶ，ＡＮＡはスリープ信号ＳＬＰと同じタイミングの信号とする。
電源が投入されて電源電圧である入力電圧Ｖｄｄが上昇し、所定の電圧に達すると制御回路１０３の内部信号であるリセット信号ＲＳＴ（図示せず）がロー（Ｌｏｗ）レベルからハイ（Ｈｉｇｈ）レベルに変化し、リセットが解除される。リセット信号ＲＳＴがローレベルである間は、スリープ信号ＳＬＰはハイレベルとなり、スイッチングレギュレータ１０１の動作を停止させている。
【０００４】
また、電源投入時、スイッチングレギュレータ１０１のソフトスタート回路１１１におけるコンデンサＣｂの電荷を放電するためのＮＭＯＳトランジスタＭｇのゲートに入力されている放電信号ＳＳａＲはハイレベルになり、ＮＭＯＳトランジスタＭｇはオンしてコンデンサＣｂの電荷を放電し、コンデンサＣｂの電圧ＶＲＦＥＳＳａを０Ｖにしている。更に、放電信号ＳＳａＲは、電流源ｉａにも入力され、電流源ｉａは動作を停止する。リセットが解除されると、スリープ信号ＳＬＰはローレベルになり、スイッチングレギュレータ１０１は作動開始する。
【０００５】
また、放電信号ＳＳａＲはローレベルになり、ＮＭＯＳトランジスタＭｇはオフすると共に、電流源ｉａを作動させるため、コンデンサＣｂは電流源ｉａによって充電され、コンデンサＣｂの電圧ＶＲＦＥＳＳａは徐々に上昇する。コンデンサＣｂの電圧ＶＲＦＥＳＳａが、Ｄ／ＡコンバータＤＡＣａの出力電圧である所定の基準電圧Ｖｒｅｆに達するまでは、コンパレータＣＭＰａの出力信号ＳＳａはハイレベルになるため、ＮＭＯＳトランジスタＭｅ及びＭｆはそれぞれオンする。
【０００６】
更に、基準電圧Ｖｒｅｆを演算増幅回路ＡＭＰａの非反転入力端に入力するためのＮＭＯＳトランジスタＭｄのゲートに入力されている信号ＳＳｂは、放電信号ＳＳａをインバータＩＮＶｃで反転した信号となっていることから、ＮＭＯＳトランジスタＭｄはオフしこのときＮＭＯＳトランジスタＭｅはオンしている。このため、演算増幅回路ＡＭＰａの非反転入力端にはコンデンサＣｂの電圧ＶＲＥＦＳＳａが入力されている。
【０００７】
また、コンデンサＣｂの電圧ＶＲＥＦＳＳａはＮＭＯＳトランジスタＭｆを介してＰＷＭコンパレータＰＷＭＣＭＰａの一方の反転入力端に入力されている。このため、ＰＷＭコンパレータＰＷＭＣＭＰａは、コンデンサＣｂの電圧ＶＲＥＦＳＳａと発振回路ＯＳＣａから出力された三角波信号との電圧比較を行って方形波を出力する。このことから、スイッチングトランジスタＭａのオン時間が徐々に長くなり、出力電圧Ｖｏｕｔは、図４の起動時ソフトスタート動作期間に示すように徐々に上昇する。
【０００８】
コンデンサＣｂの電圧ＶＲＥＦＳＳａが基準電圧Ｖｒｅｆに達すると、コンパレータＣＭＰａの出力信号ＳＳａはローレベルに変化し、２つのＮＭＯＳトランジスタＭｅ及びＭｆは共にオフする。また、ＮＭＯＳトランジスタＭｄがオンし、演算増幅回路ＡＭＰａの非反転入力端には基準電圧Ｖｒｅｆが入力される。更に、ＮＭＯＳトランジスタＭｆを介してＰＷＭコンパレータＰＷＭＣＭＰａの一方の反転入力端に入力されていたコンデンサＣｂの電圧ＶＲＥＦＳＳａがなくなるため、ＰＷＭコンパレータＰＷＭＣＭＰａの他方の反転入力端に入力されている演算増幅回路ＡＭＰａの出力信号と発振回路ＯＳＣａから出力される三角波信号により、スイッチングトランジスタＭａ及び同期整流用トランジスタＭｂに対する通常のスイッチング動作が開始される。
【０００９】
なお、コンパレータＣＭＰａの出力信号ＳＳａは電流源ｉａに帰還され、出力信号ＳＳａがローレベルに変化すると、電流源ｉａから供給される電流が大幅に増加してコンデンサＣｂの電圧を急上昇させ、コンパレータＣＭＰａの出力信号ＳＳａの信号レベルが反転するときのコンパレータＣＭＰａの動作を安定させている。スリープ信号ＳＬＰがハイレベルになってスイッチングレギュレータ１０１の動作が停止状態になると、シリーズレギュレータ１０２からの出力電圧ＶＲｏｕｔが負荷１２０に供給される。
【００１０】
スイッチングレギュレータ１０１の出力電圧ＳＲｏｕｔをシリーズレギュレータ１０２の出力電圧ＶＲｏｕｔよりも少し大きい電圧に設定し、スイッチングレギュレータ１０１及びシリーズレギュレータ１０２の各出力端を接続しておくことにより、特にシリーズレギュレータ１０２の動作を制御する信号を設けなくても、スイッチングレギュレータ１０１が作動している間は、シリーズレギュレータ１０２の動作を停止させることができる。更に、スイッチングレギュレータ１０１の動作が停止したときに、シリーズレギュレータ１０２を自動的に作動させることができる。スリープ信号ＳＬＰが再びローレベルになってスリープ状態が解除されると、スイッチングレギュレータ１０１は動作を再開し、出力端子ＯＵＴはスイッチングレギュレータ１０１の通常の出力電圧まで上昇する。
【００１１】
なお、従来において、フィードバックループの安定化とオーバーシュート電圧の抑制が可能なＤＣ−ＤＣコンバータ（例えば、特許文献１参照。）や、オーバーシュートを発生させることなく出力電圧の緩やかな立ち上がりを実現する、電源制御用ＩＣを使用した電源装置（例えば、特許文献２参照。）があった。また、負荷抵抗が小さいときでもオーバーシュートを生じないようにして、負荷にかかるストレスを軽減するスイッチング電源があった（例えば、特許文献３参照。）。
【特許文献１】特開２０００−５０６２４号公報
【特許文献２】特開２０００−１０２２４３号公報
【特許文献３】特開２００２−１０１６５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、スリープ動作時の出力電圧Ｖｏｕｔは、シリーズレギュレータ１０２の出力電圧ＶＲｏｕｔになっているので、スイッチングレギュレータ１０１が作動時に出力する出力電圧ＳＲｏｕｔよりも小さい電圧になっている。このため、スリープ動作解除直後は、演算増幅回路ＡＭＰａの出力電圧はハイレベルで飽和してしまう。演算増幅回路ＡＭＰａの出力電圧がハイレベルのときは、スイッチングトランジスタＭａをオンさせて出力電圧Ｖｏｕｔを上昇させるが、出力電圧Ｖｏｕｔがスイッチングレギュレータ１０１の通常時の出力電圧値に達していても、演算増幅回路ＡＭＰａの出力電圧はハイレベルで飽和状態になっているため、動作遅れが発生し、出力電圧Ｖｏｕｔにオーバーシュートが発生するという問題があった。
【００１３】
本発明は、上記のような問題を解決するためになされたものであり、スリープ動作解除直後における出力電圧Ｖｏｕｔのオーバーシュートの発生を防止することができる電源回路を得ることを目的とする。
【課題を解決するための手段】
【００１４】
この発明に係る電源回路は、通常動作時よりも低い消費電流で負荷が作動するスリープ動作への遷移を指令する外部からの制御信号ＳＬＰに応じて動作を停止する、入力電圧Ｖｄｄを所定の電圧ＳＲｏｕｔに変換して出力端子ＯＵＴに出力するスイッチングレギュレータ部と、
該スイッチングレギュレータ部が動作を停止すると作動して入力電圧Ｖｄｄを所定の電圧ＶＲｏｕｔに変換し前記出力端子ＯＵＴに出力するシリーズレギュレータ部と、
を備えた、出力端子ＯＵＴから前記負荷に電源を供給する電源回路において、
前記スイッチングレギュレータ部は、出力端子ＯＵＴから出力される出力電圧Ｖｏｕｔを検出し該検出した出力電圧Ｖｏｕｔが設定電圧になるように出力電圧Ｖｏｕｔを制御し、スリープ動作時には動作を停止して、スリープ動作から通常動作に変わって動作を開始する場合、出力電圧Ｖｏｕｔの上昇速度に応じた速度で前記設定電圧を前記所定値Ｖｒｅｆまで大きくするものである。
【００１５】
また、前記シリーズレギュレータ部は、入力電圧Ｖｄｄを、前記所定の電圧ＳＲｏｕｔよりも小さい所定の電圧ＶＲｏｕｔに変換して前記出力端子ＯＵＴに出力するようにした。
【００１６】
また、前記スイッチングレギュレータ部は、電源投入から出力電圧Ｖｏｕｔが所定の電圧ＳＲｏｕｔになるまでの間、出力電圧Ｖｏｕｔの上昇速度に応じた速度で前記設定電圧を大きくするようにした。
【００１７】
具体的には、前記スイッチングレギュレータ部は、
入力された制御信号に応じてスイッチングを行い、前記入力電圧Ｖｄｄの出力端子ＯＵＴへの出力制御を行うスイッチングトランジスタと、
制御信号ＳＬＰに応じた前記設定電圧を生成して出力する設定電圧生成回路部と、
前記出力端子ＯＵＴの電圧Ｖｏｕｔを検出し、該検出した電圧Ｖｏｕｔに比例した電圧を生成して出力する出力電圧検出回路部と、
該出力電圧検出回路部からの比例電圧が前記設定電圧生成回路部からの設定電圧になるように前記スイッチングトランジスタのスイッチング制御を行う制御回路部と、
を備え、
前記設定電圧生成回路部は、スリープ動作時には設定電圧を所定値Ｖｒｅｆ未満に低下させ、スリープ動作から通常動作に変わって動作を開始する場合、出力電圧Ｖｏｕｔの上昇速度に応じた速度で前記設定電圧を前記所定値Ｖｒｅｆまで大きくするようにした。
【００１８】
一方、前記設定電圧生成回路部は、電源投入から出力電圧Ｖｏｕｔが所定の電圧ＳＲｏｕｔ以上になるまでの間、出力電圧Ｖｏｕｔの上昇速度に応じた速度で前記設定電圧を前記所定値Ｖｒｅｆまで大きくするようにしてもよい。
【００１９】
具体的には、前記設定電圧生成回路部は、
所定の電圧Ｖｒｅｆを生成して出力するＶｒｅｆ生成回路部と、
コンデンサを有し、スリープ動作時には前記出力電圧検出回路部からの比例電圧で該コンデンサを充電する、該コンデンサの充電を行う充電回路部と、
該コンデンサの電圧が前記所定の電圧Ｖｒｅｆ未満の場合は該コンデンサの電圧を前記設定電圧として出力し、前記コンデンサの電圧が前記所定の電圧Ｖｒｅｆ以上になると所定の電圧Ｖｒｅｆを前記設定電圧として出力する切換回路部と、
を備えるようにした。
【発明の効果】
【００２０】
本発明の電源回路によれば、スイッチングレギュレータ部がスリープ動作から通常動作に変わって、すなわちスリープ動作が解除されて起動する場合にも、出力電圧Ｖｏｕｔの上昇速度に応じた速度で前記設定電圧を前記所定値Ｖｒｅｆまで大きくして、所定の時間をかけて出力電圧Ｖｏｕｔが所定の電圧ＳＲｏｕｔになるようにした。このため、スリープ動作解除時に発生していた出力電圧Ｖｏｕｔのオーバーシュートをなくすことができ、該オーバーシュートによって発生していた負荷を含む周辺回路の誤動作を回避することができる。
【発明を実施するための最良の形態】
【００２１】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電源回路の構成例を示した図である。
図１において、電源回路１は、スイッチングレギュレータ２と、該スイッチングレギュレータ２の動作が停止中に負荷１０へ電力を供給するシリーズレギュレータ３とを備え、スイッチングレギュレータ２の出力端とシリーズレギュレータ３の出力端は接続され、該接続部は負荷１０が接続される出力端子ＯＵＴに接続されている。
【００２２】
スイッチングレギュレータ２は、電源電圧である入力電圧Ｖｄｄの出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２と、インダクタＬ１と、コンデンサＣ１と、出力電圧Ｖｏｕｔに比例した分圧電圧Ｖｄ１を生成して出力する直列接続された２つの抵抗Ｒ１及びＲ２と、該抵抗Ｒ１及びＲ２に流れる電流の遮断制御を行うＮＭＯＳトランジスタＭ３とを備えている。
【００２３】
また、スイッチングレギュレータ２は、所定の基準電圧Ｖｒｅｆを生成して出力するデジタル‐アナログ（以下、Ｄ／Ａと呼ぶ）コンバータＤＡＣと、分圧電圧Ｖｄ１と基準電圧Ｖｒｅｆとの電圧差を増幅して出力する演算増幅回路ＡＭＰと、演算増幅回路ＡＭＰの非反転入力端に対する基準電圧Ｖｒｅｆの出力制御を行うＮＭＯＳトランジスタＭ４とを備えている。また、スイッチングレギュレータ２は、所定の三角波信号を生成して出力する発振回路ＯＳＣと、演算増幅回路ＡＭＰの出力信号と該三角波信号の電圧を比較して方形波を生成し出力するＰＷＭコンパレータＰＷＭＣＭＰと、外部から入力されたスリープ信号ＳＰＬに応じてスイッチングレギュレータ２の起動と停止を制御する各種の制御信号を生成して出力する制御回路１１とを備えている。
【００２４】
また、スイッチングレギュレータ２は、インバータＩＮＶ１〜ＩＮＶ３と、ＮＯＲ回路ＮＯＲ１と、ＰＷＭコンパレータＰＷＭＣＭＰの出力信号と制御回路１１からの制御信号が入力され、スイッチングトランジスＭ１と同期整流用スイッチングトランジスタＭ２のオン／オフ制御を行う３入力ＯＲ回路ＯＲ１及び３入力ＡＮＤ回路ＡＮＤ１とを備えている。更に、スイッチングレギュレータ２は、電源投入時にソフトスタートを行うための電源投入時ソフトスタート回路１２と、スリープ動作解除時にソフトスタートを行うためのスリープ解除時ソフトスタート回路１３とを備えている。
【００２５】
電源投入時ソフトスタート回路１２は、コンデンサＣ２と、コンデンサＣ２を充電するための電流源ｉ１と、コンデンサＣ２の電荷を放電するためのＮＭＯＳトランジスタＭ７と、コンデンサＣ２の電圧ＶＲＥＦＳＳ０と基準電圧Ｖｒｅｆとの電圧比較を行うコンパレータＣＭＰ０と、コンデンサＣ２の電圧ＶＲＥＦＳＳ０を演算増幅回路ＡＭＰの非反転入力端とＰＷＭコンパレータＰＷＭＣＭＰの一方の反転入力端にそれぞれ入力するための２つのＮＭＯＳトランジスタＭ５及びＭ６とで構成されている。
【００２６】
また、スリープ解除時ソフトスタート回路１３は、出力電圧Ｖｏｕｔに比例した分圧電圧Ｖｄ２を生成して出力する直列接続された２つの抵抗Ｒ３及びＲ４と、該抵抗Ｒ３及びＲ４に流れる電流の遮断制御を行うＮＭＯＳトランジスタＭ８と、コンデンサＣ３と、コンデンサＣ３を充電するための電流源ｉ２とを備えている。更に、スリープ解除時ソフトスタート回路１３は、スリープ動作時にコンデンサＣ３の電圧ＶＲＥＦＳＳ１をシリーズレギュレータ３の出力電圧ＶＲｏｕｔに比例した電圧Ｖｄ２に設定するためのアナログスイッチＳＷ１と、コンデンサＣ３の電圧ＶＲＥＦＳＳ１と基準電圧Ｖｒｅｆとの電圧比較を行うコンパレータＣＭＰ１と、コンデンサＣ３の電圧ＶＲＥＦＳＳ１を演算増幅回路ＡＭＰの非反転入力端及びＰＷＭコンパレータＰＷＭＣＭＰの一方の反転入力端にそれぞれ入力するための２つのＮＭＯＳトランジスタＭ９及びＭ１０とで構成されている。
【００２７】
入力電圧Ｖｄｄと接地電圧との間には、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２が直列に接続され、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部は、インダクタＬ１を介して出力端子ＯＵＴに接続されている。出力端子ＯＵＴと接地電圧との間には、コンデンサＣ１と、抵抗Ｒ１、Ｒ２及びＮＭＯＳトランジスタＭ３の直列回路と、抵抗Ｒ３、Ｒ４及びＮＭＯＳトランジスタＭ８の直列回路とが並列に接続されている。
【００２８】
制御回路１１は、外部から入力されたスリープ信号ＳＬＰに応じて制御信号ＤＲＶ，ＡＮＡ，ＳＳ０Ｒ，ＳＳ１Ｒをそれぞれ生成して出力する。制御信号ＤＲＶは、ＮＭＯＳトランジスタＭ８のゲート及びＯＲ回路ＯＲ１の対応する１つの入力端にそれぞれ入力されると共に、インバータＩＮＶ１で信号レベルが反転されてＮＭＯＳトランジスタＭ３のゲートに入力され、インバータＩＮＶ２で信号レベルが反転されてＡＮＤ回路ＡＮＤ１の対応する１つの入力端に入力される。また、制御信号ＡＮＡは、発振回路ＯＳＣ及びＤ／ＡコンバータＤＡＣにそれぞれ出力され、制御信号ＳＳ０Ｒは、電流源ｉ１の制御電極とＮＭＯＳトランジスタＭ７のゲートにそれぞれ出力され、制御信号ＳＳ１Ｒは、電流源ｉ２及びスイッチＳＷ１の各制御電極にそれぞれ出力される。
【００２９】
ＯＲ回路ＯＲ１の出力端は、スイッチングトランジスタＭ１のゲート及びＡＮＤ回路ＡＮＤ１の対応する１つの入力端にそれぞれ接続され、ＡＮＤ回路ＡＮＤ１の出力端は同期整流用トランジスタＭ２のゲート及びＯＲ回路ＯＲ１の対応する１つの入力端にそれぞれ接続されている。分圧電圧Ｖｄ１は演算増幅回路ＡＭＰの反転入力端に入力され、Ｄ／ＡコンバータＤＡＣからの基準電圧ＶｒｅｆはＮＭＯＳトランジスタＭ４を介して演算増幅回路ＡＭＰの非反転入力端に入力されている。更に、演算増幅回路ＡＭＰの非反転入力端には、ＮＭＯＳトランジスタＭ５を介して電圧ＶＲＥＦＳＳ０が、ＮＭＯＳトランジスタＭ９を介して電圧ＶＲＥＦＳＳ１がそれぞれ入力されている。
【００３０】
演算増幅回路ＡＭＰの出力端は、ＰＷＭコンパレータＰＷＭＣＭＰの一方の反転入力端に接続され、ＰＷＭコンパレータＰＷＭＣＭＰの他方の反転入力端には、ＮＭＯＳトランジスタＭ６を介して電圧ＶＲＥＦＳＳ０が、ＮＭＯＳトランジスタＭ１０を介して電圧ＶＲＥＦＳＳ１がそれぞれ入力されている。また、ＰＷＭコンパレータＰＷＭＣＭＰの非反転入力端には、発振回路ＯＳＣからの三角波信号が入力され、ＰＷＭコンパレータＰＷＭＣＭＰの出力端は、ＯＲ回路ＯＲ１の対応する１つの入力端及びＡＮＤ回路ＡＮＤ１の対応する１つの入力端にそれぞれ接続されている。
【００３１】
入力電圧Ｖｄｄと接地電圧との間には、電流源ｉ１とコンデンサＣ２が直列に接続され、電流源ｉ１とコンデンサＣ２との接続部は、コンパレータＣＭＰ０の反転入力端に接続され、コンデンサＣ２と並列にＮＭＯＳトランジスタＭ７が接続されている。コンパレータＣＭＰ０の非反転入力端には基準電圧Ｖｒｅｆが入力され、コンパレータＣＭＰ０の出力信号ＳＳ０は、ＮＭＯＳトランジスタＭ５及びＭ６の各ゲート、電流源ｉ１の制御電極並びにＮＯＲ回路ＮＯＲ１の一方の入力端にそれぞれ出力され、ＮＯＲ回路ＮＯＲ１の出力端はＮＭＯＳトランジスタＭ４のゲートに接続されている。
【００３２】
一方、入力電圧Ｖｄｄと接地電圧との間には、電流源ｉ２とコンデンサＣ３が直列に接続され、電流源ｉ２とコンデンサＣ３との接続部は、コンパレータＣＭＰ１の反転入力端に接続されている。コンパレータＣＭＰ１の非反転入力端には基準電圧Ｖｒｅｆが入力され、コンパレータＣＭＰ１の出力信号ＳＳ１は、ＮＭＯＳトランジスタＭ９及びＭ１０の各ゲート、電流源ｉ２の制御電極並びにＮＯＲ回路ＮＯＲ１の他方の入力端にそれぞれ出力される。また、抵抗Ｒ３と抵抗Ｒ４との接続部は、アナログスイッチＳＷ１を介してコンパレータＣＭＰ１の反転入力端に接続されている。
【００３３】
なお、抵抗Ｒ１〜Ｒ４、ＮＭＯＳトランジスタＭ３，Ｍ８、インバータＩＮＶ１及び制御回路１１は出力電圧検出回路部を、制御回路１１、電源投入時ソフトスタート回路１２、スリープ解除時ソフトスタート回路１３、Ｄ／ＡコンバータＤＡＣ、ＮＯＲ回路ＮＯＲ１及びＮＭＯＳトランジスタＭ４は設定電圧生成回路部をそれぞれなす。更に、演算増幅回路ＡＭＰ、ＰＷＭコンパレータＰＷＭＣＭＰ、制御回路１１、インバータＩＮＶ２、ＯＲ回路ＯＲ１、ＡＮＤ回路ＡＮＤ１及び発振回路ＯＳＣは制御回路部をなす。また、Ｄ／ＡコンバータＤＡＣはＶｒｅｆ生成回路部を、コンデンサＣ２，Ｃ３、電流源ｉ１，ｉ２、アナログスイッチＳＷ１及びＮＭＯＳトランジスタＭ７は充電回路部を、コンパレータＣＭＰ０，ＣＭＰ１、ＮＭＯＳトランジスタＭ４〜Ｍ６，Ｍ９，Ｍ１０、ＮＯＲ回路ＮＯＲ１及び制御回路１１は切換回路部をそれぞれなす。
【００３４】
このような構成において、図２は、図１の各部の波形例を示したタイミングチャートであり、図２を参照しながら図１のスイッチングレギュレータ２の動作について説明する。なお、制御回路１１からの２つの制御信号ＤＲＶ及びＡＮＡはそれぞれスリープ信号ＳＬＰと同じタイミングの信号であるものとする。
電源が投入されて、電源電圧である入力電圧Ｖｄｄが上昇して所定の電圧になるまでは制御回路１１内のリセット信号ＲＳＴがローレベルであり、リセット信号ＲＳＴがローレベルである間はリセット状態であり、該リセット状態ではスリープ信号ＳＬＰは不定であると共にスイッチングレギュレータ２の動作は停止している。また、制御回路１１からの制御信号ＳＳ０Ｒはハイレベルであることから、ＮＭＯＳトランジスタＭ７はオンしてコンデンサＣ２の電荷が放電され、コンデンサＣ２の電圧ＶＲＦＥＳＳ０は０Ｖになっており、更に、電流源ｉ１は動作を停止している。
【００３５】
次に、入力電圧Ｖｄｄが上昇して所定の電圧になると、制御回路１１内のリセット信号ＲＳＴがローレベルからハイレベルに変化して、リセットが解除される。更に、スリープ信号ＳＬＰがローレベルになると、スイッチングレギュレータ２は動作を開始する。また、制御信号ＳＳ０Ｒはローレベルになり、ＮＭＯＳトランジスタＭ７がオフにすると共に、電流源ｉ１を作動させるため、コンデンサＣ２は電流源ｉ１によって充電され、コンデンサＣ２の電圧ＶＲＦＥＳＳ０は徐々に上昇する。コンデンサＣ２の電圧ＶＲＦＥＳＳ０がＤ／ＡコンバータＤＡＣからの基準電圧Ｖｒｅｆになるまでは、コンパレータＣＭＰ０の出力信号ＳＳ０はハイレベルとなり２つのＮＭＯＳトランジスタＭ５及びＭ６はそれぞれオンする。
【００３６】
更に、ＮＭＯＳトランジスタＭ４のゲートに入力されているＮＯＲ回路ＮＯＲ１の出力信号ＳＳ１２は、コンパレータＣＭＰ０の出力信号ＳＳ０の信号レベルを反転した信号となっていることから、ＮＭＯＳトランジスタＭ４はオフしている。この結果、演算増幅回路ＡＭＰの非反転入力端にはコンデンサＣ２の電圧ＶＲＥＦＳＳ０が入力されている。更に、コンデンサＣ２の電圧ＶＲＥＦＳＳ０はＮＭＯＳトランジスタＭ６を介してＰＷＭコンパレータＰＷＭＣＭＰの一方の反転入力端にも入力されているため、ＰＷＭコンパレータＰＷＭＣＭＰはコンデンサＣ２の電圧ＶＲＥＦＳＳ０と発振回路ＯＳＣからの三角波信号との電圧比較を行って方形波を生成し出力する。このことから、スイッチングトランジスタＭ１のオン時間が徐々に長くなるように作用し、スイッチングレギュレータ２の出力電圧ＳＲｏｕｔは、図２の起動時ソフトスタート動作期間に示すように徐々に上昇する。
【００３７】
コンデンサＣ２の電圧ＶＲＥＦＳＳ０が基準電圧Ｖｒｅｆに達すると、コンパレータＣＭＰ０の出力信号ＳＳ０はローレベルに変化し、ＮＭＯＳトランジスタＭ５及びＭ６が共にオフする。また、ＮＭＯＳトランジスタＭ４がオンし、演算増幅回路ＡＭＰの非反転入力端には基準電圧Ｖｒｅｆが入力される。更に、ＮＭＯＳトランジスタＭ６を介してＰＷＭコンパレータＰＷＭＣＭＰの一方の反転入力端にコンデンサＣ２の電圧ＶＲＥＦＳＳ０が入力されなくなる。
【００３８】
このため、ＰＷＭコンパレータＰＷＭＣＭＰは、他方の反転入力端に入力されている演算増幅回路ＡＭＰの出力信号と発振回路ＯＳＣから出力された三角波信号との電圧比較を行い方形波を生成して出力し、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２に対する通常のスイッチング動作が開始される。なお、コンパレータＣＭＰ０の出力信号ＳＳ０は電流源ｉ１に帰還され、出力信号ＳＳ０がローレベルに変化すると、電流源ｉ１の出力電流値を大幅に増加させ、コンデンサＣ２の電圧ＶＲＥＦＳＳ０を急上昇させて、出力信号ＳＳ０が反転するときのコンパレータＣＭＰ０の動作を安定させている。
【００３９】
次に、スリープ信号ＳＬＰがローレベルからハイレベルになってスリープ動作期間に入ると、スイッチングレギュレータ２が動作停止状態になり、シリーズレギュレータ３からの出力電圧ＶＲｏｕｔが負荷１０に供給される。スイッチングレギュレータ２の出力電圧ＳＲｏｕｔをシリーズレギュレータ３の出力電圧ＶＲｏｕｔよりも少し大きい電圧に設定しておく。このようにすることで、特にシリーズレギュレータ３の動作を制御する信号を設けなくても、スイッチングレギュレータ２が作動している間は、シリーズレギュレータ３の動作を停止させることができ、しかも、スイッチングレギュレータ２の動作が停止したときに、シリーズレギュレータ３を作動させることができる。
【００４０】
また、スリープ信号ＳＬＰがローレベルからハイレベルになると、制御回路１１から出力された制御信号ＤＲＶもハイレベルに変化する。このため、スイッチングレギュレータ２の出力電圧ＳＲｏｕｔ検出用の抵抗Ｒ１及びＲ２の直列回路の一端を接地電圧に接続するＮＭＯＳトランジスタＭ３がオフし、逆に、シリーズレギュレータ３の出力電圧ＶＲｏｕｔ検出用の抵抗Ｒ３及びＲ４の直列回路の一端を接地電圧に接続するＮＭＯＳトランジスタＭ８がオンする。
【００４１】
更に、制御回路１１から出力される制御信号ＳＳ１Ｒもハイレベルになり、アナログスイッチＳＷ１がオンすると共に電流源ｉ２の動作を停止させる。アナログスイッチＳＷ１がオンすることにより、スリープ期間中のコンデンサＣ３の電圧ＶＲＥＦＳＳ１はシリーズレギュレータ３の出力電圧ＶＲｏｕｔに比例した電圧Ｖｄ２に設定される。なお、抵抗Ｒ１とＲ２との抵抗比と、抵抗Ｒ３とＲ４との抵抗比は同じになるように設定されていることから、スリープ期間中のコンデンサＣ３の電圧ＶＲＥＦＳＳ１は基準電圧Ｖｒｅｆよりもやや小さい電圧に設定される。
【００４２】
スリープ信号ＳＬＰがハイレベルからローレベルに戻ってスリープ状態が解除されると、制御回路１１から出力される制御信号ＤＲＶもローレベルに変化するため、ＮＭＯＳトランジスタＭ３はオンし、ＮＭＯＳトランジスタＭ８はオフする。更に、制御回路１１から出力される制御信号ＳＳ１Ｒもローレベルになり、アナログスイッチＳＷ１をオフにし電流源ｉ２を作動させるため、コンデンサＣ３は電流源ｉ２によって充電され、コンデンサＣ３の電圧ＶＲＥＦＳＳ１は徐々に上昇する。
【００４３】
コンデンサＣ３の電圧ＶＲＥＦＳＳ１が基準電圧Ｖｒｅｆになるまでは、コンパレータＣＭＰ１の出力信号ＳＳ１はハイレベルであることから、ＮＭＯＳトランジスタＭ９及びＭ１０は共にオンする。更に、コンパレータＣＭＰ１の出力信号ＳＳ１は、ＮＯＲ回路ＮＯＲ１を介してＮＭＯＳトランジスタＭ４のゲートをローレベルにするため、ＮＭＯＳトランジスタＭ４はオフする。なお、この期間は、コンパレータＣＭＰ０の出力信号ＳＳ０がローレベルであるため、ＮＭＯＳトランジスタＭ５及びＭ６は共にオフしている。
【００４４】
このようなことから、演算増幅回路ＡＭＰの非反転入力端にはＮＭＯＳトランジスタＭ９を介してコンデンサＣ３の電圧ＶＲＥＦＳＳ１が入力される。更に、コンデンサＣ３の電圧ＶＲＥＦＳＳ１はＮＭＯＳトランジスタＭ１０を介してＰＷＭコンパレータＰＷＭＣＭＰの一方の反転入力端にも入力されている。このため、ＰＷＭコンパレータＰＷＭＣＭＰは、コンデンサＣ３の電圧ＶＲＥＦＳＳ１と発振回路ＯＳＣからの三角波信号との電圧比較を行って方形波を生成し出力する。該方形波は、スイッチングトランジスタＭ１のオン時間を徐々に長くするように出力されるため、スイッチングレギュレータ２の出力電圧ＳＲｏｕｔは図２のスリープ解除時ソフトスタート動作期間に示すように徐々に上昇する。
【００４５】
このようなことから、スリープ状態が解除されると、スイッチングレギュレータ２は動作を再開し、出力電圧Ｖｏｕｔはスイッチングレギュレータ２の通常の出力電圧値まで上昇し、この際、演算増幅回路ＡＭＰの飽和による動作遅れから発生する出力電圧Ｖｏｕｔのオーバーシュートを防止することができる。
【００４６】
このように、本第１の実施の形態における電源回路は、通常動作時はスイッチングレギュレータ２から負荷１０に出力電圧Ｖｏｕｔが供給され、スリープ動作時にはシリーズレギュレータ３から負荷１０に出力電圧Ｖｏｕｔが供給され、スイッチングレギュレータ２に、電源投入時に作動する電源投入時ソフトスタート回路１２を設けると共に、スリープ解除時にスイッチングレギュレータ２が動作を開始する際に作動するスリープ解除時ソフトスタート回路１３をスイッチングレギュレータ２に設けるようにした。このことから、電源投入時に加えて、スリープ動作解除直後における出力電圧Ｖｏｕｔのオーバーシュートの発生を防止することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施の形態における電源回路の構成例を示した図である。
【図２】図１の各部の波形例を示したタイミングチャートである。
【図３】従来の電源回路の例を示した図である。
【図４】図３の各部の波形例を示したタイミングチャートである。
【符号の説明】
【００４８】
１  電源回路
２  スイッチングレギュレータ
３  シリーズレギュレータ
１０  負荷
１１  制御回路
１２  電源投入時ソフトスタート回路
１３  スリープ解除時ソフトスタート回路
Ｍ１  スイッチングトランジスタ
Ｍ２  同期整流用トランジスタ
Ｌ１  インダクタ
Ｃ１〜Ｃ３  コンデンサ
ＯＲ１  ＯＲ回路
ＡＮＤ１  ＡＮＤ回路
ＮＯＲ１  ＮＯＲ回路
ＩＮＶ１，ＩＮＶ２  インバータ
ＰＷＭＣＭＰ  ＰＷＭコンパレータ
ＡＭＰ  演算増幅回路
ＯＳＣ  発振回路
ＤＡＣ  Ｄ／Ａコンバータ
Ｒ１〜Ｒ４  抵抗
Ｍ３〜Ｍ１０  ＮＭＯＳトランジスタ
ｉ１，ｉ２  電流源
ＣＭＰ０，ＣＭＰ１  コンパレータ
ＳＷ１  アナログスイッチ
【図１】
2005168173.tif 000003
【図２】
2005168173.tif 000004
【図３】
2005168173.tif 000005
【図４】
2005168173.tif 000006