(57)【要約】      （修正有）【課題】目的とする半導体発光素子の構成半導体層数を増加することなく、半導体発光素子とともにオン電圧の選定の自由度の高いサイリスタを作り込むことができるようにする。【解決手段】基体１上に、第１導電型の第１クラッド層４と、活性層５と、第２導電型の第２クラッド層６とを少なくとも有し、第２クラッド層６側に、主たる電流通路を構成するストライプ状のリッジ９を形成する相対向する対の第１の凹部８と、該第１および第２の凹部８および１０内に差し渡って形成された第１導電型の電流ブロック層１１と、この電流ブロック層１１上に形成された第２導電型のコンタクト層とを有し、主たる電流通路を通ずる電流による発光部と、第２の凹部における上記第２導電型のコンタクト層１２、第１導電型の電流ブロック層１１、第２導電型のクラッド層６、活性層５、第１導電型の第１のクラッド層４との積層によるサイリスタ構造部２１を形成する。【選択図】図１
2005129857.tif 000002
【特許請求の範囲】
【請求項１】
基体上に、第１導電型の第１クラッド層と、活性層と、第２導電型の第２クラッド層とを少なくとも有し、
上記第２クラッド層側に、主たる電流通路を構成するストライプ状のリッジを形成する相対向する対の第１の凹部と、該第１の凹部の少なくとも一方の外側に形成された第２の凹部とが設けられ、
該第１および第２の凹部は、それぞれ上記活性層に達することがない深さとされ、
上記第１および第２の凹部内に差し渡って形成された第１導電型の電流ブロック層と、
該電流ブロック層上に形成された第２導電型のコンタクト層とを有し、
上記主たる電流通路を通ずる電流による発光部と、
上記第２の凹部における上記第２導電型のコンタクト層、上記第１導電型の電流ブロック層、上記第２導電型のクラッド層、上記活性層、上記第１導電型の第１クラッド層との積層によるサイリスタ構造部とが形成され、
少なくとも上記第２の凹部の深さの選定によって上記サイリスタ構造部のオン電圧の設定がなされることを特徴とする半導体発光装置。
【請求項２】
上記活性層が、多重量井戸構造による活性層であることを特徴とする半導体発光装置。
【請求項３】
上記第１の凹部と上記第２の凹部間に、上記ストライプ状リッジに沿って延在するストライプ状の境界リッジが形成されて成ることを特徴とする請求項１に記載の半導体発光装置。
【請求項４】
上記サイリスタのオン電圧が、上記半導体発光素子の動作に干渉しない程度の低い電圧であることを特徴とする請求項１に記載の半導体発光装置。
【請求項５】
上記サイリスタのオンの後の動作電圧が、上記半導体発光素子の動作電圧より低いか、または同程度であることを特徴とする請求項１に記載の半導体発光装置。
【請求項６】
上記サイリスタ構造部の面積が、上記リッジ部における主たる電流通路部の面積より充分大に選定されて成ることを特徴とする請求項１に記載の半導体発光装置。
【請求項７】
基体上に、半導体発光素子を構成する第１導電型の第１クラッド層と、活性層と、第２導電型の第２クラッド層とを少なくともエピタキシャル成長する工程と、
上記第２クラッド層側に、主たる電流通路を構成するストライプ状のリッジを形成する相対向する対の第１の凹部を形成する工程と、
その後、またはその前に上記第１の凹部の少なくとも一方の外側に第２の凹部を形成する工程と、
上記第１および第２の凹部内に差し渡って第１導電型の電流ブロック層と、第２導電型のコンタクト層とをエピタキシャル成長する工程と、
上記リッジ上の上記コンタクト層と上記電流ブロック層に渡る深さの凹部を形成して肉薄部を形成する工程と、
上記コンタクト層上から第２導電型の不純物を導入して上記肉薄部において、上記リッジの上記第２クラッド層に達するコンタクト部を形成する工程とを有し、
上記主たる電流通路を通ずる電流による発光部と、
上記第２の凹部における上記第２導電型のコンタクト層、上記第１導電型の電流ブロック層、上記第２導電型のクラッド層、上記活性層、上記第１導電型の第１クラッド層との積層によるサイリスタ構造部とが形成され、
少なくとも上記第２の凹部の深さの選定によって上記サイリスタ構造部のオン電圧の設定がなされることを特徴とする半導体発光装置の製造方法。
【請求項８】
上記活性層が、多重量井戸構造による活性層であることを特徴とする半導体発光装置。
【請求項９】
上記第１の凹部と上記第２の凹部間に、上記ストライプ状リッジに沿って延在するストライプ状の境界リッジが形成されて成ることを特徴とする請求項１に記載の半導体発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体レーザ、発光ダイオード等の半導体発光素子を有する半導体発光装置とその製造方法に関し、その半導体発光素子の破壊防止、例えば静電破壊防止を図り、その強度を飛躍的に改善する。
【背景技術】
【０００２】
例えば半導体レーザ素子を有する半導体発光装置においては静電破壊、すなわち静電許容度が問題となる。
静電破壊は、半導体レーザ自体のショートと、瞬間的発光強度の増加による光出射端面の破壊とがある。
そして、一般に低消費電力、高効率等レーザの性能向上を目指した場合、静電許容度は低下する傾向にある。これは、しきいキャリア密度Ｊｔｈの低下や、微分量子効率の向上によって、同等の静電気が発生した場合の半導体レーザに対するダメージが大きくなると考えられている。
上述した端面破壊については、この端面構造における光の集中を緩和するいわゆる窓構造とすることがなされるが、この破壊を含めて静電破壊を回避して静電許容度を高めるために、通常は、コンデンサや、ダイオード、およびサイリスタなどの保護素子を外部に接続する方法がとられている。
しかしながら、この場合、組立て工数、部品数の増加等によるコストの増加、大型化等の問題がある。
【０００３】
これに対して、半導体発光素子を構成する基板に、保護回路を構成するサイリスタを作り込む構成の提案がなされている（例えば特許文献１参照）。
しかしながら、この構成による半導体発光素子は、複雑な構成とされ、多数の半導体層の積層構造を有し、また、サイリスタのオン電圧等の特性が、半導体発光素子の特性に関与し、その選定の自由度が小さい。
【０００４】
ところが、例えば半導体発光素子において、その活性層を多重量子井戸構造とする場合、単層構造である場合に比し、そのオン電圧が高くなるなど、特性が変化するものであり、これに応じてサイリスタのオン電圧Ｖｏｎの設計値を変える必要が生じる。
【特許文献１】特開平５−６７８４９号公報、図１。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、目的とする半導体発光素子の構成半導体層数を増加することなく、また特段の製造方法によることなく、半導体発光素子とともにいわゆる静電破壊、不慮の過電流による破壊等を防止するサイリスタを作り込むことができ、しかも、このサイリスタのオン電圧等の特性の選定を、半導体発光素子の特性の設定に殆ど関与しないで、高い自由度をもって選定することができる半導体発光装置とその製造方法を提供するものである。
【課題を解決するための手段】
【０００６】
本発明による半導体発光装置は、基体上に、第１導電型の第１クラッド層と、活性層と、第２導電型の第２クラッド層とを少なくとも有し、第２クラッド層側に、主たる電流通路を構成するストライプ状のリッジを形成する相対向する対の第１の凹部と、この第１の凹部の少なくとも一方の外側に形成された第２の凹部とが設けられ、この第１および第２の凹部は、それぞれ上記活性層に達することがない深さとされ、第１および第２の凹部内に差し渡って形成された第１導電型の電流ブロック層と、この電流ブロック層上に形成された第２導電型のコンタクト層とを有し、主たる電流通路を通ずる電流による発光部と、第２の凹部における上記第２導電型のコンタクト層、第１導電型の電流ブロック層、第２導電型のクラッド層、活性層、第１導電型の第１クラッド層との積層によるサイリスタ構造部とが形成され、少なくとも上記第２の凹部の深さの選定によってサイリスタ構造部のオン電圧の設定がなされて成ることを特徴とする。
【０００７】
また、本発明による半導体発光装置にあって、その活性層が、多重量子井戸（ＭＱＷ）構造とし得るものである。
また、本発明による半導体発光装置にあって、上記第１の凹部と上記第２の凹部間に、上記ストライプ状リッジに沿って延在するストライプ状の境界リッジが形成されが構成とし得るものである。
また、サイリスタのオン電圧は、具体的には、半導体発光素子の動作に干渉しない程度の低い電圧とする。
また、サイリスタのオンの後の動作電圧は、半導体発光素子の動作電圧より低いか、または同程度とする。
また、サイリスタ構造部の面積は、リッジ部における主たる電流通路部の面積より充分大に選定される。
【０００８】
また、本発明による半導体発光装置の製造方法は、基体上に、半導体発光素子を構成する第１導電型の第１クラッド層と、活性層と、第２導電型の第２クラッド層とを少なくともエピタキシャル成長する工程と、第２クラッド層側に、主たる電流通路を構成するストライプ状のリッジを形成する相対向する対の第１の凹部を形成する工程と、その後、またはその前に上記第１の凹部の少なくとも一方の外側に第２の凹部を形成する工程と、第１および第２の凹部内に差し渡って第１導電型の電流ブロック層と、第２導電型のコンタクト層とをエピタキシャル成長する工程と、リッジ上のコンタクト層と電流ブロック層に渡る深さの凹部を形成して肉薄部を形成する工程と、コンタクト層上から第２導電型の不純物を導入して上記肉薄部において、リッジの上記第２クラッド層に達するコンタクト部を形成する工程とを有し、主たる電流通路を通ずる電流による発光部と、第２の凹部における上記第２導電型のコンタクト層、第１導電型の電流ブロック層、第２導電型のクラッド層、活性層、第１導電型の第１クラッド層との積層によるサイリスタ構造部とが形成され、少なくとも上記第２の凹部の深さの選定によって上記サイリスタ構造部のオン電圧の設定がなされて成ることを特徴とする。
【発明の効果】
【０００９】
上述の本発明による半導体発光装置によれば、リッジを形成する第１の凹部の外側に、第２の凹部が形成され、この第２の凹部に渡ってリッジに電流通路を劃成するためのブロック層を埋め込み、更にこの上にコンタクト層を形成することによって、半導体発光素子の構成半導体層をもって、第２の凹部において、第１導電型と第２導電型の繰り返しによるサイリスタが構成され、活性層が多重量子井戸構造による場合、この活性層をＱと表示すると、ＰＮＰＱＮ構造のサイリスタが構成される。
そして、このサイリスタと、半導体発光素子とは、電気的に並列構成を有することから、サイリスタのオン電圧を、適当に選定することによって半導体発光素子に異常な電圧が印加された場合に、それ以前において、サイリスタをオンさせて半導体発光素子の破壊を効果的に防止することができるものである。
【００１０】
そして、本発明構成によれば、このサイリスタのオン電圧Ｖｏｎは、第２の凹部の深さによって制御することができるので、特に活性層が多重量子井戸構造による場合におけるように、その構成によって、その破壊電圧が相違してくることから、その保護を行うサイリスタのオン電圧も、これに応じて設計されることが必要であるが、この本発明構造によれば、第２の凹部の選定によって、オン電圧の選定ができることから、半導体発光素子自体の特性に影響を及ぼすことなく、またオン電圧の制御を行うための特段の半導体層を付加する必要も回避される。
【００１１】
更に、上述したように、第１および第２の凹部間に、境界リッジが形成された構造とする場合、すなわち第２の凹部をリッジ溝構造とするときは、より発光素子部分の特性がサイリスタ部分によって影響を受けること、例えばサイリスタのオン時の影響を回避することができる。
【００１２】
また、このサイリスタ構造部の面積が、リッジ部における主たる電流通路部の面積より充分にできるだけ大に選定することによって、このサイリスタがオンしたときには、このサイリスタにより多くの電流が流れるようにすることができ、より半導体発光素子、例えば半導体レーザの静電破壊強度を高めることができる。
【発明を実施するための最良の形態】
【００１３】
本発明による半導体発光装置の実施する形態例を、図１の概略断面図を参照して説明する。
しかしながら、本発明は、この例に限定されるものではない。
ＡｌＧａＡｓ系の例えば７８０ｎｍ帯の半導体レーザ装置に適用する場合を例示すると、この場合、基体１は、第１導電型の例えばｎ型のＧａＡｓ基板上に、第１導電型のｎ型のバッファ層、図示の例では、２層の例えばＧａＡｓのバッファ層２およびＡｌＧａＡｓによる第２のバッファ層３と、第１導電型のｎ型のＡｌＧａＡｓによる第１クラッド層４と、ＧａＡｓとＡｌＧａＡｓとの繰り返し積層の多重量子井戸（ＭＱＷ）構造による活性層５と、それぞれ第２導電型の例えばｐ型の下層第２クラッド層６Ｌと、その上に、高濃度の上層第２クラッド層６Ｈとが積層された第２クラッド層６とを有する。
【００１４】
そして、第２クラッド層６側から、主たる電流通路を構成するストライプ状のリッジ９を形成する相対向する対の第１の凹部８を構成する例えばリッジ溝と、この第１の凹部８の少なくとも一方、例えば両外側に第２の凹部１０を構成する例えばリッジ溝とが設けられる。
これら第１および第２の凹部８および１０は、それぞれ活性層５に達することがない深さとされ、凹部１０の深さは、例えば高濃度の上層第２クラッド層７を横切る深さに形成される。
このようにして、第１の凹部８と上記第２の凹部１０間に、ストライプ状リッジ９に沿って延在するストライプ状の境界リッジ２０が形成される。
【００１５】
そして、これら第１および第２の凹部８および１０内に差し渡って第１導電型のｎ型の電流ブロック層１１と、この電流ブロック層１１上に形成された第２導電型のｐ型のコンタクト層１２とが形成される。
この構成によって、活性層５において、主たる電流通路を通ずる電流による発光部が形成されるようになされ、同時に、第２の凹部１０において、その上下に配置された第２導電型のｐ型のコンタクト層１２、第１導電型のｎ型の電流ブロック層１１、第２導電型のｐ型のクラッド層７および８、多重量子井戸構造の活性層（Ｑ）、それぞれ第１導電型のｎ型の第１のクラッド層４、バッファ層３および２、および基体１との積層によるＰＮＰＱＮスイッチング素子、すなわちサイリスタ構造部２１が形成される。
このサイリスタ構造部２１のオン電圧Ｖｏｎは、電流ブロック層１１の不純物濃度および厚さ、コンタクト層１２の不純物濃度等の設定に応じて、第２の凹部１０の深さの選定によって選定される。
【００１６】
この構成による本発明半導体発光装置における、リッジ９における主たる電流通路が形成された本来の半導体発光素子２２と、ＰＮＰＱＮ構造部２１のそれぞれの電流―電圧特性を、図２において、実線および破線によって示すように、サイリスタのオン電圧Ｖｏｎは、半導体発光素子の動作に干渉しない程度で、半導体発光素子のしきい値電圧Ｖｔｈまたはその動作電圧Ｖｏｐに近い値に選定する。
例えば半導体発光素子の動作電圧Ｖｏｐが３Ｖのとき、Ｖｏｎは、４Ｖ〜１０Ｖ程度となるようにし、サイリスタのオンの後の動作電圧が、半導体発光素子の動作電圧ｖｏｐより低いか、または同程度とすることによって確実に、半導体発光素子に静電破壊が生じないようにする。
さらに、上述したサイリスタ構造部の面積は、リッジ９における主たる電流通路部の面積より充分大に選定される。
【００１７】
次に、本発明による半導体発光装置の製造方法の１実施形態の例を図３〜図６の工程図を参照して説明する。
この例では、図１で説明した構造の発光半導体装置を製造する場合で、先ず、図３に示すように、基体１、例えば第１導電型例えばｎ型のＧａＡｓ基板を用意し、この基体１上に、順次第１の導電型のｎ型のＧａＡｓによる例えば厚さ５０００Åの第１バッファ層２、同様の第１導電型のｎ型のＡｌＧａＡｓによる例えば厚さ５０００Åの第２バッファ層３、第１導電型のｎ型の例えば厚さ２μｍのＡｌｘＧａ１−ｘＡｓによる第１クラッド層４、活性層５、第２導電型のｐ型の例えば厚さ４０００ÅのＡｌｘＧａ１−ｘＡｓによる第２のクラッド層６、高不純物濃度の第２導電型のｐ型の例えば厚さ1μｍのＡｌｘＧａ１−ｘＡｓによる高濃度第２クラッド７を例えばＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によってエピタキシャル成長する第１のエピタキシャル成長工程を行う。
【００１８】
活性層５は、前述したように、例えばＡｌＧａ層とＡｌＧａＡｓ層との繰り返し積層による多重量子井戸構造（以下ＭＱＷという）によって構成することができる。
また、いわゆるＳＣＨ（Ｓｅｐａｒａｔｅ  Ｃｏｎｆｉｎｍｅｎｔ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造とする場合においては、この活性層５を挟んでその上下にガイド層をエピタキシャル成長する。
【００１９】
次に、図４に示すように、高濃度上層第２クラッド層６Ｈを横切って、クラッド６Ｈに比しては低不純物濃度の下層の第２クラッド層６Ｌに至る深さの対の第１のリッジ溝８を、フォトリソグラフィによるマスクを用いてＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）等によってパターンエッチングして、これらリッジ溝８間に、主たる電流通路を形成するリッジ９を形成する。
また、リッジ溝８の外側に、例えば対の第２のリッジ溝１０を、同様に例えばＲＩＥによって、第１のリッジ溝８に沿って形成する。
【００２０】
図５に示すように、高濃度第２クラッド層６Ｈ上に、リッジ溝8および１０内を含んで例えばＭＯＣＶＤによって第１導電型のｎ型の例えばＡｌＧａＡｓによる例えば厚さ６０００Åの電流ブロック層１１と、高不純物濃度の第２導電型のｐ型の例えば厚さ９０００ÅのＧａＡｓによるコンタクト層１２とを順次エピタキシャル成長する第２のエピタキシャル成長工程を行う。
【００２１】
次に、図６に示すように、リッジ9上のコンタクト層１２および電流ブロック層１１の積層部を所要の深さに、例えばＲＩＥによるフォトリソグラフィによるパターンエッチングして、リッジ９上に肉薄部１３を形成する。
その後、図１に示すように、コンタクト層１２上から第２導電型のｐ型の不純物例えばＺｎを全面的に例えば５０００Åの厚さに拡散して、肉薄部１３を高濃度の第２導電型のｐ型としてコンタクト層１４を形成する。
そして、コンタクト層１４および１２上に例えば全面的に例えばＴｉ／Ｐｔ／Ａｕの積層による第１電極１５をオーミックに被着形成し、基体１の裏面に例えばＡｕ／Ｎｉ／Ａｕの積層による第２電極１６をオーミックに被着する。
【００２２】
このようにして、図１に示したように、リッジ９において、目的とする半導体レーザすなわち半導体発光素子が形成され、その両脇の第２の凹部１０において、サイリスタ構造部２１が形成される。
【００２３】
上述した本発明製造方法においては、凹部１０の形成において、その深さをサイリスタ構造部２１で設定されるべき深さ、すなわち、予めそのサイリスタのオン電圧Ｖｏｎの選定を行う予め設計された深さに形成するものであり、この第２の凹部１０の深さの規定は、例えば上述した第１のエピタキシャル成長工程において凹部１０の深さ位置、例えばクラッド層６のエピタキシャル成長の過程で、その所定位置に、凹部１０を形成するエッチングに対してエッチング速度が充分低い、例えばｐ型のエッチングストップ層を予め形成しておき、エッチング停止制御を容易にする方法を採ることができる。
あるいはクラッド層６の不純物濃度、活性層５のＭＱＷ構成、および電流ブロック層１１の不純物濃度に応じてエッチング時間を制御するなどの方法を採ることができる。
【００２４】
尚、本発明による半導体発光装置は、単体半導体発光素子を有する場合に限られるものではなく、複数の半導体発光素子を有する半導体発光装置、あるいは半導体発光素子と共に、他の回路素子を有する集積回路構成とするなど種々の構成によることができる。
そして、これら半導体発光装置は、多数個同時に基体１に形成して、ペレッタイズによって同時に多数個の半導体発光装置を得るようにすることができることは言うまでもない。
【００２５】
上述においては、ＡｌＧａＡｓ系の例えば波長７８０ｎｍ帯のＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）用の半導体レーザを有する半導体発光装置を例示したが、例えばＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）用の光源としての例えば波長６５０ｎｍ帯の半導体発光素子、例えばＡｌＧａＩｎＰ系の半導体レーザによる半導体発光装置に適用することができる。更に、例えば異なる２つ以上の波長例えば上述した波長７８０ｎｍ帯の発光素子と、例えば波長６５０ｎｍ帯の発光素子が共通の基体上に配列形成された構成に適用してサイリスタ構造部を形成することもできるなど、上述した例に限定されるものではなく、本発明を逸脱することなく、種々の変形変更によることができるものである。
【図面の簡単な説明】
【００２６】
【図１】本発明による半導体発光装置の一例の概略断面図である。
【図２】本発明による半導体発光装置の特性の説明に供する半導体発光素子と、サイリスタ構造部の電流―電圧特性曲線図である。
【図３】本発明による半導体発光装置の製造方法の一例の一工程における要部の概略断面図である。
【図４】本発明による半導体発光装置の製造方法の一例の一工程における要部の概略断面図である。
【図５】本発明による半導体発光装置の製造方法の一例の一工程における要部の概略断面図である。
【図６】本発明による半導体発光装置の製造方法の一例の一工程における要部の概略断面図である。
【符号の説明】
【００２７】
１・・・基体、２・・・第１バッファ層、３・・・第２バッファ層、４・・・第１クラッド層、５・・・活性層、６・・・第２クラッド層、６Ｌ・・・下層第２クラッド層、６Ｈ・・・高濃度上層第２クラッド層、８・・・第１リッジ溝、９・・・リッジ、１０・・・第２リッジ溝、11・・・電流ブロック層、１２・・・コンタクト層、１３・・・肉薄部、14・・・コンタクト層、１５・・・第１電極、１６・・・第２電極、２０・・・境界リッジ、２１・・・サイリスタ構造部、２２・・・半導体発光素子
【図１】
2005129857.tif 000003
【図２】
2005129857.tif 000004
【図３】
2005129857.tif 000005
【図４】
2005129857.tif 000006
【図５】
2005129857.tif 000007
【図６】
2005129857.tif 000008