(57)【要約】【課題】  従来の半導体装置の製造方法では、Ｐ型シリコン基板における高電圧用トランジスタのゲート絶縁膜が形成された領域に窒素が残留することから、高電圧用トランジスタの閾値電圧を所望の電圧に設定することができなかった。【解決手段】  本発明に係る半導体装置の製造方法は、一の電圧で動作する第１のトランジスタ、及び前記第１のトランジスタより高い耐圧を有する第２のトランジスタを形成すべきシリコン基板に窒素を含有させる含有工程と、前記第１のトランジスタ及び前記第２のトランジスタのゲート絶縁膜としての窒化酸化膜を形成すべく、前記窒素を含む前記シリコン基板における前記第１のトランジスタのゲート絶縁膜を形成すべき第１の領域及び前記第２のトランジスタのゲート絶縁膜を形成すべき第２の領域を酸化する酸化工程とを含む。【選択図】  図１
2005129859.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板における、一の電圧で動作する第１のトランジスタのゲート絶縁膜を形成すべき第１の領域、及び前記第１のトランジスタより高い耐圧を有する第２のトランジスタのゲート絶縁膜を形成すべき第２の領域に窒素を含有させる含有工程と、
前記含有工程に引き続き、前記第１の領域及び前記第２の領域を酸化する酸化工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記酸化工程は、前記第１の領域及び前記第２の領域のうちの一方の領域の酸化を阻止する工程と、
前記第１の領域及び前記第２の領域のうちの他方の領域を酸化する工程とを有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記酸化工程は、前記第２の領域を酸化する工程と、
前記第１の領域及び前記第２の領域を酸化する工程とを有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記含有工程は、一窒化酸素の雰囲気下で熱処理を行ない、又は、窒素の添加を行なうことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記含有工程は、前記第１の領域にイオン注入法により前記窒素を含有させる第１の工程と、
前記第２の領域に前記窒素を含有させない第２の工程とを有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記第１の工程は、窒化酸素の雰囲気下で熱処理を行なうことを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記第１の工程は、窒素の添加を行なうことを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相互に異なる電圧で動作する複数のトランジスタを含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、上記した半導体装置の一つとして、低電圧で動作するトランジスタ（以下、「低電圧用トランジスタ」という。）及び高電圧で動作するトランジスタ（以下、「高電圧用トランジスタ」という。）を含む半導体装置がある。一般的に半導体装置では、低電圧用トランジスタ及び高電圧用トランジスタの種類に応じて静電容量を異ならせる必要があることから、静電容量を構成する低電圧用トランジスタのゲート絶縁膜と高電圧用トランジスタのゲート絶縁膜とでは、厚さや誘電率を異にする。
【０００３】
図４は、従来の半導体装置の他の製造方法を示す断面図である。図４に図示の半導体装置は、低電圧用トランジスタ１１０及び高電圧用トランジスタ１２０を備えている。以下、従来の半導体装置の他の製造方法について図４を参照して説明する。
【０００４】
工程４０：Ｐ型シリコン基板１００に熱酸化処理を施すことにより、Ｐ型シリコン基板１００の表面全体に酸化膜１４０を形成する。
【０００５】
工程４１：エッチング処理により、Ｐ型シリコン基板１００における低電圧用トランジスタ１１０のゲート絶縁膜１３０を形成すべき領域１００ａ上の酸化膜１４０を除去する。
【０００６】
工程４２：Ｐ型シリコン基板１００に、工程４０での熱酸化の処理時間より短い熱酸化を施すことにより、低電圧用トランジスタ１１０におけるゲート絶縁膜を形成すべき領域１００ａに、酸化膜１４０より薄い酸化膜１３０を形成する。このようにして、Ｐ型シリコン基板１００において、低電圧用トランジスタ１１０のゲート絶縁膜を形成すべき領域１００ａに、薄い酸化膜であるゲート絶縁膜１３０が形成され、他方で、高電圧用トランジスタ１２０のゲート絶縁膜を形成すべき領域１００ｂに、厚い酸化膜であるゲート絶縁膜１４０が形成される。
【０００７】
上記の半導体装置の製造方法では、微細化に伴う低電圧用トランジスタのゲート絶縁膜の薄膜化により、直接トンネル電流によるゲートリークが顕在化し、半導体装置の消費電力を著しく増大させてしまうという問題が生じた。そこで低電圧用トランジスタのゲート絶縁膜に窒化酸化膜を用いることにより、ゲートリークの少ない膜厚の範囲で所望の微細トランジスタを実現する方法が考案された。
【０００８】
図５は、従来の他の半導体装置の製造方法を示す断面図である。図５に図示の半導体装置は、低電圧用トランジスタ１１０及び高電圧用トランジスタ１２０を備えている。以下、従来の他の半導体装置の製造方法について図５を参照して説明する。
【０００９】
工程５０：Ｐ型シリコン基板１００を高温下で酸素（Ｏ２）の雰囲気中に晒すことにより、即ち、熱酸化処理を施すことにより、Ｐ型シリコン基板１００の表面全体に酸化膜１４０を形成する。
【００１０】
工程５１：エッチング処理により、Ｐ型シリコン基板１００における低電圧用トランジスタ１１０のゲート絶縁膜１３０を形成すべき領域１００ａ上の酸化膜１４０を除去する。
【００１１】
工程５２：Ｐ型シリコン基板１００を高温下で酸化窒素（ＮＯ）の雰囲気中に晒すことにより、即ち、熱窒化処理を施すことにより、酸化窒素をＰ型シリコン基板１００にドープ（添加）する。
【００１２】
工程５３：Ｐ型シリコン基板１００に熱酸化処理を行なうことにより、領域１００ａに、窒化酸化膜、即ち、低電圧用トランジスタ１１０のゲート絶縁膜１３０を形成する。このようにして、Ｐ型シリコン基板１００において、低電圧用トランジスタ１１０のゲート絶縁膜を形成すべき領域１００ａに、窒化酸化膜であるゲート絶縁膜１３０が形成され、他方で、高電圧用トランジスタ１２０のゲート絶縁膜を形成すべき領域１００ｂに、窒化酸化膜より誘電率が小さい酸化膜であるゲート絶縁膜１４０が形成される。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記した半導体装置の製造方法では、窒素をドープする工程５１で、Ｐ型シリコン基板１００における高電圧用トランジスタ１２０のゲート絶縁膜１４０が形成された領域１００ｂに窒素が残留することから、残留する当該窒素に起因して高電圧用トランジスタ１２０の閾値電圧を所望の電圧に設定することができないという問題があった。
【課題を解決するための手段】
【００１４】
本発明に係る半導体装置の製造方法では、上記した課題を解決すべく、シリコン基板における、一の電圧で動作する第１のトランジスタのゲート絶縁膜を形成すべき第１の領域、及び前記第１のトランジスタより高い耐圧を有する第２のトランジスタのゲート絶縁膜を形成すべき第２の領域に窒素を含有させる含有工程と、前記含有工程に引き続き、前記第１の領域及び前記第２の領域を酸化する酸化工程とを含む。
【００１５】
本発明に係る半導体装置の製造方法では、前記含有工程でシリコン基板に熱窒化を含有させた後に、前記第２の領域を酸化することから、前記第２の領域に窒素が残留せず、これにより、前記第２のトランジスタの閾値を所望の電圧に設定することが可能になる。
【００１６】
上記した本発明に係る半導体装置の製造方法では、前記酸化工程は、前記第１の領域及び前記第２の領域のうちの一方の領域の酸化を阻止する工程と、前記第１の領域及び前記第２の領域のうちの他方の領域を酸化する工程とを有するが望ましい。
【００１７】
上記した本発明に係る半導体装置の製造方法では、前記酸化工程は、前記第２の領域を酸化する工程と、前記第１の領域及び前記第２の領域を酸化する工程とを有することが望ましい。
【００１８】
上記した本発明に係る半導体装置の製造方法では、前記含有工程は、一窒化酸素の雰囲気下で熱処理を行ない、又は、窒素の添加を行なうことが望ましい。
【００１９】
上記した本発明に係る半導体装置の製造方法では、前記含有工程は、前記第１の領域にイオン注入法により前記窒素を含有させる第１の工程と、前記第２の領域に前記窒素を含有させない第２の工程とを有することが望ましい。
【００２０】
上記した本発明に係る半導体装置の製造方法では、前記第１の工程は、窒化酸素の雰囲気下で熱処理を行なうことが望ましい。
【００２１】
上記した本発明に係る半導体装置の製造方法では、前記第１の工程は、イオン注入法により窒素の添加を行なうことが望ましい。
【発明を実施するための最良の形態】
【００２２】
本発明に係る半導体装置の製造方法の実施例について図面を参照して説明する。
図１〜３は、実施例１〜３の半導体装置の製造方法を示す断面図である。実施例１〜３の半導体装置では、低電圧で動作する低電圧用トランジスタ１及び高電圧で動作する高電圧用トランジスタ２という２つのトランジスタが同一基板上に形成されている。各トランジスタ１、２は、それぞれ、従来知られたように、ゲート絶縁膜３、４を有する。ゲート絶縁膜３は、低電圧での動作に対応すべく、高電圧での動作に対応するゲート絶縁膜４に比べて薄型化又は高誘電率化を要求される。以下、低電圧用トランジスタ１のゲート絶縁膜３及び高電圧用トランジスタ２のゲート絶縁膜４の製造方法について図１〜３を参照して説明する。
【実施例１】
【００２３】
図１は、実施例１の半導体装置の製造方法を示す断面図である。以下、実施例１の半導体装置の低電圧用トランジスタ１のゲート絶縁膜３及び高電圧用トランジスタ２のゲート絶縁膜４の製造方法について図１を参照して説明する。
【００２４】
工程１０：表面を鏡面研磨したＰ型シリコン基板５を高温下で酸化窒素（ＮＯ）の雰囲気中に晒すことにより、即ち、熱窒化することにより、Ｐ型シリコン基板５の表面全体に酸化窒素を含有させる。
【００２５】
工程１１：ＣＶＤ法により、Ｐ型シリコン基板５の表面全体に、後述する熱酸化を阻止するためのバリア層（ＳｉＮ）６を堆積する。
【００２６】
工程１２：エッチングにより、バリア層６のうち、高電圧用トランジスタ２のゲート絶縁膜４を形成すべき領域５ｂ上のバリア層６ｂを除去することにより、当該領域５ｂを露出させる。
【００２７】
工程１３：Ｐ型シリコン基板５に熱酸化を施すことにより、高電圧用トランジスタ２のゲート絶縁膜４を形成すべき領域５ｂに厚い窒化酸化膜４を形成する。
【００２８】
工程１４：低電圧用トランジスタ１のゲート絶縁膜３を形成すべき領域５ａ上のバリア層６ａを除去することにより、当該領域５ａを露出させた後、Ｐ型シリコン基板５に、工程１３での熱酸化の時間より短く熱酸化処理を施す。これにより、領域５ａに、薄い窒化酸化膜３を形成する。このようにして、低電圧用トランジスタ１のゲート絶縁膜３を形成すべき領域５ａに、薄い窒化酸化膜であるゲート絶縁膜３が形成され、他方で、高電圧用トランジスタ２のゲート絶縁膜４を形成すべき領域５ｂに、厚い窒化酸化膜であるゲート絶縁膜４が形成される。
【００２９】
上述したように、実施例１の半導体装置の製造方法では、Ｐ型シリコン基板５に熱窒化を行なった後に熱酸化を行なうことにより、前者の熱窒化によりＰ型シリコン基板５に含有された窒素が、後者の熱酸化により高電圧用トランジスタ２のゲート絶縁膜４に含有されることから、従来の半導体装置の製造方法と異なり、Ｐ型シリコン基板における高電圧用トランジスタ２のゲート絶縁膜４の下に窒素が残留することがなく、これにより、高電圧用トランジスタ２の閾値電圧を所望の電圧に設定することが可能になる。
【実施例２】
【００３０】
図２は、実施例２の半導体装置の製造方法を示す断面図である。以下、実施例２の半導体装置の低電圧用トランジスタ１のゲート絶縁膜３及び高電圧用トランジスタ２のゲート絶縁膜４の製造方法について図２を参照して説明する。
【００３１】
工程２０：表面を鏡面研磨したＰ型シリコン基板５の表面に、低電圧用トランジスタ１のゲート絶縁膜３を形成すべき領域５ａが露出されるように、フォトレジスト７をパターニングする。即ち、フォトレジスト７のマスクにより、低電圧用トランジスタ１のゲート絶縁膜３を形成すべき領域５ａが露出され、他方で、高電圧用トランジスタ２のゲート絶縁膜４を形成すべき領域５ｂが隠蔽されるようにする。
【００３２】
工程２１：パターニングされたフォトレジスト７をマスクとしてゲート絶縁膜３用の領域５ａにイオン注入法で窒素（Ｎ）をドープすることにより、領域５ａの表面に窒素を含有させる。
【００３３】
工程２２：Ｐ型シリコン基板５からフォトレジスト７を除去する。
【００３４】
工程２３：Ｐ型シリコン基板５に熱酸化を施すことにより、領域５ａに窒化酸化膜３を形成し、また、領域５ｂに酸化膜４を形成する。このようにして、低電圧用トランジスタ１のゲート絶縁膜３を形成すべき領域５ａに、窒化酸化膜であるゲート絶縁膜３が形成され、他方で、高電圧用トランジスタ２のゲート絶縁膜４を形成すべき領域５ｂに、誘電率が窒化酸化膜より小さい酸化膜であるゲート絶縁膜４が形成される。
【００３５】
上述したように、実施例２の半導体装置の製造方法では、工程２１で窒素のドープによりＰ型シリコン基板５に窒素を含有させた後に、工程２３で、低電圧用トランジスタ１のゲート絶縁膜３を形成するための熱酸化及び高電圧用トランジスタ２のゲート絶縁膜４を形成するための熱酸化を同時に行なうことから、換言すれば、従来の半導体装置の製造方法と異なり、低電圧用トランジスタ１のゲート絶縁膜３を形成するための熱酸化、及び高電圧用トランジスタ２のゲート絶縁膜４を形成するための熱酸化を別々に行なわないことから、半導体装置を製造するための所要時間を、従来の半導体装置の製造方法に比較して短縮することが可能になる。
【実施例３】
【００３６】
図３は、実施例３の半導体装置の製造方法を示す断面図である。以下、実施例３の半導体装置の低電圧用トランジスタ１のゲート絶縁膜３及び高電圧用トランジスタ２のゲート絶縁膜４の製造方法について図３を参照して説明する。
【００３７】
工程３０：ＣＶＤ法により、表面を鏡面研磨したＰ型シリコン基板５の表面全体に、窒化酸化シリコン（ＳｉＯＮ）又は窒化シリコン（ＳｉＮ）を堆積することにより、酸化窒素（ＮＯ）の障壁として機能するバリア層８を形成する。
【００３８】
工程３１：バリア層８のうち、低電圧用トランジスタ１のゲート絶縁膜３を形成すべき領域５ａ上のバリア層８を除去することにより、当該領域５ａを露出させる。
【００３９】
工程３２：Ｐ型シリコン基板５を高温下で窒化酸素（ＮＯ）の雰囲気に晒すことにより、即ち、熱窒化処理を施すことにより、Ｐ型シリコン基板５の領域５ａの表面に窒化酸素を含有させる。
【００４０】
工程３３：高電圧用トランジスタ２のゲート絶縁膜４を形成すべき領域５ｂ上のバリア層８を除去する。
【００４１】
工程３４：Ｐ型シリコン基板５を高温下で酸素の雰囲気に晒すことにより、即ち、熱酸化処理を行なうことにより、Ｐ型シリコン基板５の表面全体を酸化する。このようにして実施例２の半導体装置の製造方法と同様にして、、低電圧用トランジスタ１のゲート絶縁膜３を形成すべき領域５ａに、窒化酸化膜であるゲート絶縁膜３が形成され、他方で、高電圧用トランジスタ２のゲート絶縁膜４を形成すべき領域５ｂに、誘電率が窒化酸化膜より小さい酸化膜であるゲート絶縁膜４が形成される。
【００４２】
上述したように、実施例３の半導体装置の製造方法では、実施例２での窒素のドープに代わる熱窒化処理により、Ｐ型シリコン基板５に窒素を含有させた後に、低電圧用トランジスタ１のゲート絶縁膜３及び高電圧用トランジスタ２のゲート絶縁膜４を形成するための熱酸化処理を行なうことから、従来と異なり、ゲート絶縁膜３を形成するための熱酸化及びゲート絶縁膜４を形成するための熱酸化を別々に行なう必要がなくなり、これにより、実施例２の半導体装置の製造方法と同様に、半導体装置の製造時間を従来の製造方法に比して短縮することができる。
【図面の簡単な説明】
【００４３】
【図１】実施例１の半導体装置の製造方法を示す図。
【図２】実施例２の半導体装置の製造方法を示す図。
【図３】実施例３の半導体装置の製造方法を示す図。
【図４】従来の半導体装置の製造方法を示す図。
【図５】従来の半導体装置の他の製造方法を示す図。
【符号の説明】
【００４４】
１  低電圧用トランジスタ    ２  高電圧用トランジスタ    ３  ゲート絶縁膜    ４  ゲート絶縁膜    ５  Ｐ型シリコン基板
【図１】
2005129859.tif 000003
【図２】
2005129859.tif 000004
【図３】
2005129859.tif 000005
【図４】
2005129859.tif 000006
【図５】
2005129859.tif 000007