(57)【要約】【課題】  圧電振動子を確実に駆動できる回路を提供する。【解決手段】  圧電振動子１を駆動するための回路１００は、ＤＣ−ＤＣコンバータ２０、発振回路３０および制御回路４０を有する。ＤＣ−ＤＣコンバータは、直流電源１０から供給される電圧を昇圧して直流の出力電圧を生成する。発振回路は、ＤＣ−ＤＣコンバータの出力電圧が印加されると圧電振動子を駆動する。制御回路は、ＤＣ−ＤＣコンバータに始動信号を供給し、その後、所定の時間が経過してからＤＣ−ＤＣコンバータの出力電圧を発振回路に印加する。【選択図】  図１
2005095727.tif 000002
【特許請求の範囲】
【請求項１】
圧電振動子を駆動するための回路であって、
直流電源から供給される電圧を昇圧して直流の出力電圧を生成するＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータの出力電圧が印加されると前記圧電振動子を駆動する発振回路と、
前記ＤＣ−ＤＣコンバータに動作開始信号を供給し、その後、所定の時間が経過してから前記ＤＣ−ＤＣコンバータの出力電圧を前記発振回路に印加する第１の制御回路と
を備える圧電振動子駆動回路。
【請求項２】
前記ＤＣ−ＤＣコンバータの出力電圧の前記発振回路への印加の有無を切り替える第１のスイッチをさらに備える請求項１に記載の圧電振動子駆動回路であって、
前記第１制御回路は、前記動作開始信号および前記第１スイッチ用のスイッチング信号を同時に生成する信号発生器と、前記スイッチング信号に前記所定時間の遅延を与えて前記第１スイッチに供給する遅延回路とを有しており、
前記第１スイッチは、前記スイッチング信号を受け取ったときに前記ＤＣ−ＤＣコンバータの出力電圧を前記発振回路に印加する、
請求項１に記載の圧電振動子駆動回路。
【請求項３】
第２の制御回路をさらに備える請求項１または２に記載の圧電振動子駆動回路であって、
前記第２制御回路は、前記ＤＣ−ＤＣコンバータの出力電圧が前記発振回路へ印加される前は、前記ＤＣ−ＤＣコンバータの出力電圧を検知し、その出力電圧が所定の始動電圧に安定化されるように前記ＤＣ−ＤＣコンバータの昇圧を制御し、
前記第２制御回路は、前記ＤＣ−ＤＣコンバータの出力電圧が前記発振回路に印加された後は、前記発振回路から流れ出る電流を検知し、その電流が目標電流に安定化されるように前記ＤＣ−ＤＣコンバータの昇圧を制御し、それにより前記ＤＣ−ＤＣコンバータの出力電圧を前記始動電圧よりも低い電圧に調整する
請求項１または２に記載の圧電振動子駆動回路。
【請求項４】
前記第２制御回路は、前記ＤＣ−ＤＣコンバータの昇圧を始動および停止する第２のスイッチと、前記第２スイッチの動作を制御するツェナーダイオードおよび抵抗器とを有しており、
前記第２スイッチには、前記ツェナーダイオードを流れる逆方向電流が送られるとともに、前記抵抗器の両端の電圧が印加され、
前記ツェナーダイオードには、前記ＤＣ−ＤＣコンバータの出力電圧に応じた電圧が印加され、
前記ツェナーダイオードは、前記ＤＣ−ＤＣコンバータの出力電圧が前記始動電圧以上のときに前記ツェナーダイオードを逆方向電流が流れるようなツェナー電圧を有しており、
前記第２スイッチは、前記ツェナーダイオードを流れる逆方向電流を受け取ると前記ＤＣ−ＤＣコンバータの昇圧を停止し、
前記抵抗器は、前記発振回路から流れ出る電流を受け取り、
前記第２スイッチは、前記抵抗器の両端の電圧が所定のしきい値以上のときに前記ＤＣ−ＤＣコンバータの昇圧を停止し、
前記しきい値は、前記発振回路から流れ出る電流が前記目標電流のときに前記抵抗器の両端に生じる電圧に等しい
請求項３に記載の圧電振動子駆動回路。
【請求項５】
前記ＤＣ−ＤＣコンバータは、
前記直流電源から供給される電圧をスイッチングするスイッチング素子と、
前記スイッチング素子を所定の時比率でオンオフするマルチバイブレータ回路と
を有しており、
前記マルチバイブレータ回路は、二つの入力端子と一つの出力端子を有するＮＡＮＤ回路を含んでおり、
前記第２スイッチは、前記ＮＡＮＤ回路の一方の入力端子の状態を切り替えることにより前記ＤＣ−ＤＣコンバータの昇圧を始動および停止する
請求項４に記載の圧電振動子駆動回路。
【請求項６】
前記第２制御回路は、前記マルチバイブレータに接続されたパワーセーブ機能付きレギュレータをさらに有しており、
前記レギュレータは、前記第１制御回路から前記動作開始信号を受け取る制御端子と、前記動作開始信号に応答して前記マルチバイブレータ回路に駆動電力を供給する出力端子とを有している
請求項５に記載の圧電振動子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、霧化器（加湿器、吸入器、噴霧器、燃焼器など）用振動子、超音波加工機用振動子などの圧電振動子を駆動するための回路に関する。
【背景技術】
【０００２】
発振回路を用いて圧電振動子を駆動する回路が知られている（例えば、特許文献１〜４を参照）。
【特許文献１】実用新案Ｈ１−２１０２０号公報
【特許文献２】特許第３１１５６１８号公報
【特許文献３】特公昭６３−１１９３６号公報
【特許文献４】特許第２６６６１６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
自励式発振回路を用いて圧電振動子を駆動する場合、圧電振動子のインピーダンス変動のために、発振回路を始動させても圧電振動子が振動しなかったり、所望の周波数で振動しないことがある。なお、圧電振動子のインピーダンス変動については、上記の特許文献１に詳しく記載されている。
【０００４】
本発明は、圧電振動子を確実に振動させることの可能な回路を提供することを課題とする。
【課題を解決するための手段】
【０００５】
本発明は、圧電振動子を駆動するための回路に関する。この回路は、ＤＣ−ＤＣコンバータ、発振回路および第１の制御回路を備えている。ＤＣ−ＤＣコンバータは、直流電源から供給される電圧を昇圧して直流の出力電圧を生成する。発振回路は、ＤＣ−ＤＣコンバータの出力電圧が印加されると圧電振動子を駆動する。第１制御回路は、ＤＣ−ＤＣコンバータに動作開始信号を供給し、その後、所定の時間が経過してからＤＣ−ＤＣコンバータの出力電圧を発振回路に印加する。
【０００６】
ＤＣ−ＤＣコンバータによる昇圧が開始してから所定の時間後に発振回路に電圧が印加され、それにより圧電振動子が振動を開始する。このため、圧電振動子の始動時に十分に高い電圧を圧電振動子に印加することができる。したがって、圧電振動子のインピーダンスが高いときでも、圧電振動子を確実に振動させることができる。
【０００７】
圧電振動子駆動回路は、ＤＣ−ＤＣコンバータの出力電圧の発振回路への印加の有無を切り替える第１スイッチをさらに備えていてもよい。第１制御回路は、動作開始信号および第１スイッチ用のスイッチング信号を同時に生成する信号発生器と、そのスイッチング信号に所定時間の遅延を与えて第１スイッチに供給する遅延回路とを有していてもよい。第１スイッチは、そのスイッチング信号を受け取ったときにＤＣ−ＤＣコンバータの出力電圧を前記発振回路に印加してもよい。
【０００８】
発振回路にＤＣ−ＤＣコンバータの出力電圧が印加される時刻は、ＤＣ−ＤＣコンバータの昇圧開始時刻から、スイッチング信号に与えられる遅延時間の分だけ遅れる。この遅延時間の間の昇圧によって、圧電振動子の振動を開始するのに十分な電圧を得ることができる。
【０００９】
圧電振動子駆動回路は、第２の制御回路をさらに備えていてもよい。第２制御回路は、ＤＣ−ＤＣコンバータの出力電圧が発振回路へ印加される前は、ＤＣ−ＤＣコンバータの出力電圧を検知し、その出力電圧が所定の始動電圧に安定化されるようにＤＣ−ＤＣコンバータの昇圧を制御する。また、第２制御回路は、ＤＣ−ＤＣコンバータの出力電圧が発振回路に印加された後は、発振回路から流れ出る電流を検知し、その電流が目標電流に安定化されるようにＤＣ−ＤＣコンバータの昇圧を制御し、それによりＤＣ−ＤＣコンバータの出力電圧を上記の始動電圧よりも低い電圧に調整する。第２制御回路は、ＤＣ−ＤＣコンバータの出力電圧を直接検知してもよいし、ＤＣ−ＤＣコンバータの出力電圧に応じて変化する電圧を検知することにより間接的にＤＣ−ＤＣコンバータの出力電圧を検知してもよい。
【００１０】
第２制御回路は、発振回路への電圧印加前にＤＣ−ＤＣコンバータの出力電圧を始動電圧まで昇圧し、その始動電圧を発振回路に印加することにより、圧電振動子に振動を開始させる。その後、第２制御回路は、ＤＣ−ＤＣコンバータの出力電圧をより低い電圧に調整し、その電圧を用いて圧電振動子の振動を維持する。これにより、圧電振動子を所望の周波数で振動させるとともに、消費電力を抑えることができる。
【００１１】
圧電振動子の駆動中、圧電振動子のインピーダンスが上がれば、発振回路から流れ出る電流は減少し、圧電振動子のインピーダンスが下がれば、発振回路から流れ出る電流は増加する。また、ＤＣ−ＤＣコンバータの出力電圧が上がれば、発振回路から流れ出る電流は増加し、ＤＣ−ＤＣコンバータの出力電圧が下がれば、発振回路から流れ出る電流は減少する。第２制御回路は、圧電振動子の駆動中は、発振回路から流れ出る電流が一定になるようにＤＣ−ＤＣコンバータの出力電圧を制御する。したがって、第２制御回路は、振動子のインピーダンスが上がって発振回路から流れ出る電流が減少すれば、ＤＣ−ＤＣコンバータの出力電圧を上昇させ、振動子のインピーダンスが下がって発振回路から流れ出る電流が増加すれば、ＤＣ−ＤＣコンバータの出力電圧を下降させる。この結果、圧電振動子のインピーダンスが変動しても、発振回路への印加電圧の過不足を防ぐことができる。これにより、圧電振動子の安定した駆動と消費電力の削減が可能になる。
【００１２】
第２制御回路は、ＤＣ−ＤＣコンバータの昇圧を始動および停止する第２のスイッチと、第２スイッチの動作を制御するツェナーダイオードおよび抵抗器とを有していてもよい。第２スイッチには、ツェナーダイオードを流れる逆方向電流が送られるとともに、抵抗器の両端の電圧が印加される。ツェナーダイオードには、ＤＣ−ＤＣコンバータの出力電圧に応じた電圧が印加される。ツェナーダイオードは、ＤＣ−ＤＣコンバータの出力電圧が始動電圧以上のときにツェナーダイオードを逆方向電流が流れるようなツェナー電圧を有している。第２スイッチは、ツェナーダイオードを流れる逆方向電流を受け取るとＤＣ−ＤＣコンバータの昇圧を停止する。抵抗器は、発振回路から流れ出る電流を受け取る。第２スイッチは、抵抗器の両端の電圧がしきい値以上のときにＤＣ−ＤＣコンバータの昇圧を停止する。そのしきい値は、発振回路から流れ出る電流が目標電流のときに抵抗器の両端に生じる電圧に等しい。
【００１３】
発振回路への電圧印加前は、ＤＣ−ＤＣコンバータの昇圧は第２スイッチおよびツェナーダイオードを用いて制御される。ＤＣ−ＤＣコンバータの出力電圧が始動電圧以上になると、ツェナーダイオードを逆方向電流が流れる。それに応じて、第２スイッチがＤＣ−ＤＣコンバータの昇圧を停止する。これにより、ＤＣ−ＤＣコンバータの出力電圧が始動電圧に安定化される。この後、ＤＣ−ＤＣコンバータの出力電圧が発振回路へ印加されると、ＤＣ−ＤＣコンバータの出力電圧が始動電圧を下回り、逆方向電流がツェナーダイオードを流れなくなる。しかし、発振回路への電圧印加に応じて、発振回路から流れ出る電流が増加する。これにより抵抗器の両端の電圧がしきい値以上になり、第２スイッチはＤＣ−ＤＣコンバータの昇圧を停止したままに保つ。昇圧が停止している間、発振回路での電力消費に応じてＤＣ−ＤＣコンバータの出力電圧は低下する。それに応じて、発振回路から流れ出る電流が減少し、抵抗器の両端の電圧も低下する。抵抗器の両端の電圧がしきい値を下回ると、第２スイッチはＤＣ−ＤＣコンバータの昇圧を始動する。これにより、ＤＣ−ＤＣコンバータの出力電圧が上昇し、発振回路から流れ出る電流も増加する。抵抗器の両端の電圧がしきい値以上になると、第２スイッチはＤＣ−ＤＣコンバータの昇圧を再び停止する。このようにして昇圧の始動と停止を繰り返すことにより、ＤＣ−ＤＣコンバータの出力電圧が始動電圧よりも低い電圧に安定化される。
【００１４】
ＤＣ−ＤＣコンバータは、直流電源から供給される電圧をスイッチングするスイッチング素子と、スイッチング素子を所定の時比率でオンオフするマルチバイブレータ回路とを有していてもよい。マルチバイブレータ回路は、二つの入力端子と一つの出力端子を有するＮＡＮＤ回路を含んでいてもよい。上記の第２スイッチは、ＮＡＮＤ回路の一方の入力端子の状態を切り替えることによりＤＣ−ＤＣコンバータの昇圧を始動および停止してもよい。
【００１５】
ＮＡＮＤ回路の一方の入力端子がハイレベルのとき、ＮＡＮＤ回路の出力端子は、他方の入力端子の状態と反対の状態を有する。したがって、ＮＡＮＤ回路の他方の入力端子の状態を切り替えると、ＮＡＮＤ回路の出力がそれに応じて切り替わる。ＮＡＮＤ回路の出力を用いてスイッチング素子の動作を制御すれば、スイッチング素子をオンオフすることができる。一方、ＮＡＮＤ回路の一方の入力端子がローレベルのときは、ＮＡＮＤ回路の出力は、他方の入力端子の状態にかかわらず常にハイレベルである。この場合、ＮＡＮＤ回路の出力に応じてスイッチング素子をオンオフすることはできない。このように、ＮＡＮＤ回路の一方の入力端子の状態に応じて、スイッチング素子を能動状態および非能動状態のいずれかに設定することができる。スイッチング素子が能動状態にされるとＤＣ−ＤＣコンバータの昇圧が始動し、スイッチング素子が非能動状態にされるとＤＣ−ＤＣコンバータの昇圧が停止する。
【００１６】
第２制御回路は、マルチバイブレータに接続されたパワーセーブ機能付きレギュレータをさらに有していてもよい。レギュレータは、第１制御回路から動作開始信号を受け取る制御端子と、動作開始信号に応答してマルチバイブレータ回路に駆動電力を供給する出力端子とを有していてもよい。
【００１７】
第１制御回路が動作開始信号をレギュレータの制御端子に送ると、レギュレータの出力端子からマルチバイブレータに駆動電力が供給される。これによりＤＣ−ＤＣコンバータのスイッチング素子が動作して、昇圧が開始される。レギュレータのパワーセーブ機能は、消費電力の削減に役立つ。
【発明の効果】
【００１８】
本発明に係る圧電振動子駆動回路は、圧電振動子の始動時に十分に高い電圧を圧電振動子に印加することができ、したがって、圧電振動子を確実に振動させることができる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２０】
図１は、本実施形態の圧電振動子駆動回路１００を示す概略図である。駆動回路１００は、圧電振動子１を駆動するためのものである。駆動回路１００は、圧電振動子１とともに霧化器（加湿器、吸入器、噴霧器、燃焼器など）や超音波加工機などの装置に組み込まれる。駆動回路１００は、電源１０、ＤＣ−ＤＣコンバータ２０、発振回路３０、および制御回路４０を有する。
【００２１】
電源１０は、ＤＣ−ＤＣコンバータ２０に直流電圧を供給する直流電圧源であり、例えば電池である。電源１０のプラス端子およびマイナス端子は、ＤＣ−ＤＣコンバータ２０の入力端子２０Ａおよび２０Ｂに接続されている。
【００２２】
ＤＣ−ＤＣコンバータ２０は、非絶縁かつ昇圧型のＤＣ−ＤＣコンバータである。ＤＣ−ＤＣコンバータ２０は、電源１０から供給される電圧を昇圧する。ＤＣ−ＤＣコンバータ２０は、平滑コンデンサ２１、インダクタ２２、整流ダイオード２３、スイッチング素子２４および出力コンデンサ２５を有する。本実施形態では、スイッチング素子２４はＦＥＴ（電界効果トランジスタ）である。インダクタ２２およびコンデンサ２５は、電源１０に直列に接続されている。ダイオード２３は、インダクタ２２とコンデンサ２５の間に直列に接続されている。ＤＣ−ＤＣコンバータ２０の出力端子２０Ｃおよび２０Ｄは、出力コンデンサ２５の両端に配置されている。したがって、出力コンデンサ２５の両端の電圧がＤＣ−ＤＣコンバータ２０の出力電圧である。出力端子２０Ｃおよび２０Ｄには、発振回路３０が接続されている。
【００２３】
ＤＣ−ＤＣコンバータ２０は、電源１０から供給される電圧をスイッチング素子２４を用いてスイッチングし、それにより電源１０の電圧よりも高い直流電圧を出力電圧として生成する。スイッチング素子２４がオン状態（閉状態）のときは、電源１０から供給される電気エネルギーがインダクタ２２に蓄積される。スイッチング素子２４がオフ状態（開状態）に切り替わると、インダクタ２２に蓄積されたエネルギーが出力コンデンサ２５に移動し、そこに蓄積される。したがって、スイッチング素子２４を繰り返しオンオフすることにより、コンデンサ２５に蓄積されるエネルギーを増加し、ＤＣ−ＤＣコンバータ２０の出力電圧を高めることができる。
【００２４】
ＤＣ−ＤＣコンバータ２０は、コンバータ制御回路２６およびスイッチ２７をさらに有している。コンバータ制御回路２６は、スイッチング素子２４の動作を制御し、それによりＤＣ−ＤＣコンバータ２０の昇圧を制御する。コンバータ制御回路２６は、スイッチ２７を介して制御回路４０に接続されている。
【００２５】
発振回路３０は、圧電振動子１に接続されている。ＤＣ−ＤＣコンバータ２０の直流出力電圧が出力端子２０Ｃおよび２０Ｄを通じて発振回路３０に印加されると、発振回路３０は交流電圧を生成し、それを圧電振動子１に印加して圧電振動子１を振動させる。
【００２６】
制御回路４０は、スイッチ２７および３２を介してＤＣ−ＤＣコンバータ２０および発振回路３０に接続されている。制御回路４０は、ＤＣ−ＤＣコンバータ２０および発振回路３０の始動および停止のタイミングを制御する。
【００２７】
以下では、図２を参照しながら、圧電振動子駆動回路１００の構成をより詳細に説明する。図２は、圧電振動子駆動回路１００を示す回路図である。
【００２８】
コンバータ制御回路２６は、スイッチ２７に加えて、コンデンサ５２、抵抗器５３、マルチバイブレータ回路５４、トランジスタ５５、コンデンサ５６、ツェナーダイオード５７、抵抗器５８、および抵抗器５９を有している。ツェナーダイオード５７は、後述する定電圧制御に使用される。抵抗器５９は、後述する定電流制御に使用される。トランジスタ５５は、これらの制御においてＤＣ−ＤＣコンバータ２０の昇圧をオンオフ、すなわち始動および停止するスイッチとして動作する。
【００２９】
マルチバイブレータ回路５４は、能動（アクティブ）状態にあるときは、所定の時比率でハイレベルとローレベルを繰り返すパルス電圧信号を生成し、スイッチング素子２４の制御端子、すなわちＦＥＴ２４のゲートに供給する。このパルス電圧信号に応答して、ＦＥＴ２４は上記の時比率でオンオフを繰り返す。一方、マルチバイブレータ回路５４は、非能動（インアクティブ）状態にあるときは、ローレベルの電圧信号をＦＥＴ２４のゲートに供給する。後述するように、マルチバイブレータ回路５４の動作状態、すなわちマルチバイブレータ回路５４が能動状態にあるか非能動状態にあるかは、トランジスタ５５を用いて制御される。
【００３０】
マルチバイブレータ回路５４は、互いに直列接続された３個のＮＡＮＤ回路６０〜６２を有している。各ＮＡＮＤ回路は、二つの入力端子と一つの出力端子を有している。ＮＡＮＤ回路６１の出力端子は、ＮＡＮＤ回路６０の二つの入力端子に短絡されている。ＮＡＮＤ回路６１の第１の入力端子は、トランジスタ５５のコレクタに短絡されており、ＮＡＮＤ回路６１の第２の入力端子は、ＮＡＮＤ回路６２の出力端子に短絡されている。ＮＡＮＤ回路６０の入力端子とＮＡＮＤ回路６１の出力端子との間には、コンデンサ６３の一端が接続されている。ＮＡＮＤ回路６１の第２入力端子とＮＡＮＤ回路６２の出力端子との間には、抵抗器６４およびダイオード６５の一端が接続されている。ＮＡＮＤ回路６２の二つの入力端子には、抵抗器６７の一端が接続されている。抵抗器６４とダイオード６５は、互いに並列に接続されている。ダイオード６５には抵抗器６６が直列に接続されている。ダイオード６５および抵抗器６６は、時比率設定回路を構成している。ＮＡＮＤ回路６１の出力信号は、この時比率設定回路によって決定される時比率を有する。この結果、ＮＡＮＤ回路６０の出力信号、すなわちマルチバイブレータ回路５４によって生成されるパルス電圧信号も同じ時比率を有することになる。
【００３１】
上述のように、マルチバイブレータ回路５４によって生成されたパルス出力電圧は、ＦＥＴ２４のゲートに印加される。図３（ａ）は、ＦＥＴ２４のドレイン−ソース間電圧ＶＤＳを示し、図３（ｂ）は、マルチバイブレータ回路５４の出力電圧を示している。マルチバイブレータ回路５４の出力電圧は、ＦＥＴ２４のゲート−ソース間電圧ＶＧＳに等しい。マルチバイブレータ回路５４の出力電圧がハイレベルのとき、ＦＥＴ２４がオンされる。ＦＥＴ２４のドレイン−ソース間が導通状態となり、したがってドレイン−ソース間電圧はローレベルとなる。逆に、マルチバイブレータ回路５４の出力電圧がローレベルのとき、ＦＥＴ２４はオフされる。ＦＥＴ２４のドレイン−ソース間が非導通状態となるので、ドレイン−ソース間電圧はハイレベルとなる。
【００３２】
ツェナーダイオード５７ならびに抵抗器５８および５９は、互いに直列に接続されている。これらは、出力コンデンサ２５に並列に接続されている。ツェナーダイオード５７には、コンデンサ２５の両端の電圧に応じた逆方向電圧が印加される。ツェナーダイオード５７の陽極は、トランジスタ５５のベースに短絡されている。したがって、ツェナーダイオード５７を流れる逆方向電流は、トランジスタ５５のベースに流れ込む。抵抗器５９は、発振回路３０とグランドとの間に接続されており、発振回路３０から流れ出る電流を受け取る。コンデンサ５６は、トランジスタ５５のベースとグランドとの間に接続されている。コンデンサ５６は、抵抗器５８と直列に接続されている。
【００３３】
後述するように、トランジスタ５５のスイッチング動作は、ツェナーダイオード５７を流れる逆方向電流および抵抗器５９の両端の電圧に従って制御される。トランジスタ５５は、そのベースにツェナーダイオードの逆方向電流が流れ込んでいるときはオン状態であり、流れ込んでいないときはオフ状態である。また、トランジスタ５５は、抵抗器５９の両端の電圧が所定のしきい値以上のときにオン状態であり、しきい値未満のときはオフ状態である。
【００３４】
スイッチ２７は、パワーセーブ機能付きのレギュレータＩＣである。レギュレータＩＣ２７は、電源１０から供給される電圧を用いてマルチバイブレータ回路５４に駆動電力を供給するＩＣ（集積回路）である。レギュレータＩＣ２７は、電源１０に接続される入力端子に加えて、制御回路４０に接続された制御端子２７Ａと、ＶＤＤ端子を介してマルチバイブレータ回路５４に接続された出力端子２７Ｂとを有している。レギュレータＩＣ２７は、制御端子２７Ａへの動作開始信号の入力に応答して出力端子２７Ｂに電圧を生成する。レギュレータＩＣ２７の出力端子２７Ｂとグランドとの間にはコンデンサ５２が接続されている。また、この出力端子２７Ｂは、抵抗器５３を介してＮＡＮＤゲート６１の第１入力端子にも接続されている。レギュレータＩＣ２７のパワーセーブ機能は、レギュレータＩＣ２７に動作開始信号が供給されていないときにレギュレータＩＣ２７中を流れる電流を抑え、それにより消費電力を削減する。
【００３５】
発振回路３０は、スイッチ３２に加えて、インダクタ３３、トランジスタ３４、帰還同調用トランス３５、ダイオード３６および３７ならびに抵抗器７４および７５を有している。インダクタ３３は、コンデンサ３８を介して圧電振動子１に直列に接続されている。また、インダクタ３３は、トランジスタ３４のコレクタに短絡されている。トランジスタ３４のエミッタは、トランス３５の１次側インダクタ３５Ａに短絡されている。また、エミッタはダイオード３６を介してトランジスタ３４のベースに接続されている。ダイオード３６はトランジスタ３４を保護するための整流素子である。トランス３５の２次側インダクタ３５Ｂの一端は、トランジスタ３４のベースおよび抵抗器７４に接続されている。２次側インダクタ３５Ｂの他端は、コンデンサ３９を介して接地されている。ダイオード３７は、コンデンサ３８および圧電振動子１に並列に接続されている。ダイオード３７は、圧電振動子１を保護するための整流素子である。抵抗器７４および７５は、それぞれスイッチ３２に直列に接続されている。また、抵抗器７４は、２次側インダクタ３５Ｂおよびコンデンサ３９とも直列に接続されている。さらに、抵抗器７４はトランジスタ３４のベースに短絡されている。
【００３６】
インダクタ３３と圧電振動子１は第１の同調回路を構成し、トランス３５の２次側インダクタ３５Ｂとコンデンサ３９は第２の同調回路を構成する。ＤＣ−ＤＣコンバータ２０の出力電圧が発振回路３０に印加されると、第２同調回路の共振周波数で振動する交流電圧が圧電振動子１に印加される。この結果、圧電振動子１は、第２の同調回路の共振周波数と等しい周波数で振動する。
【００３７】
スイッチ３２は、ＤＣ−ＤＣコンバータ２０の出力電圧の発振回路３０への印加の有無を切り替える。スイッチ３２は、二つのトランジスタ７０および７２から構成されている。トランジスタ７０は、２次側インダクタ３５Ｂおよびコンデンサ３９からなる第２同調回路と並列に接続されている。トランジスタ７０のコレクタは、トランジスタ３４のベースに短絡されている。また、このコレクタには抵抗器７４の一端が接続されている。トランジスタ７０のベースは、トランジスタ７２のコレクタに短絡されている。トランジスタ７２のコレクタには、抵抗器７５の一端が接続されている。トランジスタ７０および７２のエミッタは、ともに接地されている。後述するように、トランジスタ７０および７２は、互いに反対のスイッチング状態を有する。すなわち、これらのトランジスタの一方がオン状態（閉状態）のとき、他方はオフ状態（開状態）である。
【００３８】
制御回路４０は、時定数回路４１、モノマルチＩＣ４２、スイッチ４３、抵抗器４４、遅延回路４５、ＮＡＮＤ回路４６、および抵抗器４７を有している。時定数回路４１は、互いに直列に接続された抵抗器４１Ａおよびコンデンサ４１Ｂから構成されている。遅延回路４５は、互いに直列に接続された抵抗器４５Ａおよびコンデンサ４５Ｂから構成されている。
【００３９】
モノマルチＩＣ４２は、ワンショットマルチバイブレータとも呼ばれるパルス信号発生器として機能するＩＣである。モノマルチＩＣ４２は、Ｔ１、Ｔ２、Ａ、Ｂ、Ｒ、ＱｎおよびＱｒの各端子を有している。Ｔ１およびＴ２端子は、コンデンサ４１Ｂの両端に接続されている。ＡおよびＱｒ端子は、スイッチ４３の両端に接続されている。Ａ端子は、抵抗器４４を介して接地されている。ＢおよびＲ端子は、ともに電源１０のプラス端子に接続されている。したがって、ＢおよびＲ端子の電圧レベルは常にハイである。Ｒ端子は、リセット端子である。Ｑｎ端子は、レギュレータＩＣ２７の制御端子２７Ａに接続されている。Ｑｎ端子およびＱｒ端子は、それぞれ正相出力端子および逆相出力端子である。ＢおよびＲ端子がともにハイレベルにあるとき、モノマルチＩＣ４２は、Ａ端子へのパルス信号の入力に応答して単発のパルス電圧信号をＱｎ端子に生成する。また、モノマルチＩＣ４２は、Ｑｎ端子の信号と逆相のパルス電圧信号をＱｒ端子に生成する。これらのパルス信号は、時定数回路４１によって定まる時定数に等しい時間幅を有する。
【００４０】
スイッチ４３は、例えば、圧電振動子１および圧電振動子駆動回路１００を搭載する装置の電源スイッチである。スイッチ４３の第１の端子４３ＡはモノマルチＩＣ４２のＡ端子に短絡され、第２の端子４３ＢはＱｒ端子に短絡されている。また、第１端子４３Ａは、抵抗器４４を介して接地されている。スイッチ４３が閉じられると、抵抗器４４に電源１０の電圧が印加され、抵抗器４４に電流が流れる。これにより電圧降下が生じるため、抵抗器４４に接続されたＡ端子の電圧レベルがハイになる。
【００４１】
遅延回路４５は、モノマルチＩＣ４２のＱｒ端子とグランドとの間に接続されている。後述するように、遅延回路４５は、Ｑｒ端子からの信号を所定の時間だけ遅延させてスイッチ３２に送る。
【００４２】
ＮＡＮＤ回路４６および抵抗器４７は、遅延回路４５とスイッチ３２との間に接続されている。遅延回路４５から出る信号は、ＮＡＮＤ回路４６の二つの入力端子に入る。ＮＡＮＤ回路４６の出力端子は、抵抗器４７を介してトランジスタ７２のベースに接続されている。したがって、ＮＡＮＤ回路４６の出力信号がトランジスタ７２のスイッチング動作を制御することになる。
【００４３】
以下では、図４および図５を参照しながら、圧電振動子駆動回路１００の動作を説明する。図４は、圧電振動子駆動回路１００の動作を示すタイミングチャートである。図５は、ＤＣ−ＤＣコンバータ２０の出力電圧の経時変化を示している。
【００４４】
図４（ａ）は、制御回路４０内のスイッチ４３の動作を示している。ここで説明する動作例では、スイッチ４３が時刻ｔ０から所定時間だけ閉じられるものとする。図４（ｉ）および（ｎ）は、ＤＣ−ＤＣコンバータ２０および発振回路３０の動作を示している。時刻ｔ０にスイッチ４３が閉じられる前は、ＤＣ−ＤＣコンバータ２０および発振回路３０はともに動作しない。図４（ｂ）および（ｃ）は、モノマルチＩＣ４２のＡ端子およびＢ端子の状態を示している。図４（ｂ）に示されるように、Ａ端子は、スイッチ４３が開いているときはローレベルであり、スイッチ４３が閉じているときはハイレベルである。一方、図４（ｃ）に示されるように、モノマルチＩＣ４２のＢ端子は、スイッチ４３の状態にかかわらず、常にハイレベルである。図４（ｄ）および（ｅ）は、モノマルチＩＣ４２のＱｎ端子およびＱｒ端子の状態を示している。時刻ｔ０にスイッチ４３が閉じられる前は、Ｑｎ端子はローレベルであり、Ｑｒ端子はハイレベルである。
【００４５】
図４（ｆ）および（ｇ）は、レギュレータＩＣ２７の制御端子２７Ａおよび出力端子２７Ｂの状態を示している。時刻ｔ０にスイッチ４３が閉じられる前は、制御端子２７Ａおよび出力端子２７Ｂはローレベルである。図４（ｈ）は、マルチバイブレータ回路５４の動作を示している。レギュレータＩＣ２７の出力端子２７Ｂがローレベルの間は、レギュレータＩＣ２７からマルチバイブレータ回路５４へ駆動電圧が供給されない。したがって、マルチバイブレータ回路５４は動作せず、それに応じてＤＣ−ＤＣコンバータ２０も動作しない。
【００４６】
図４（ｊ）および（ｋ）は、制御回路４０内のＮＡＮＤ回路４６の入力端子および出力端子の状態を示している。時刻ｔ０にスイッチ４３が閉じられる前は、ＮＡＮＤ回路４６の二つの入力端子は、モノマルチＩＣ４２のＱｒ端子（図４（ｅ）を参照）と同じくハイレベルである。図６は、ＮＡＮＤ回路の動作を示す真理値表である。図６に示されるように、ＮＡＮＤ回路の二つの入力端子がともにハイレベルのときは、出力端子はローレベルとなる。したがって、図４（ｋ）に示されるように、時刻ｔ０の前はＮＡＮＤ回路４６の出力端子はローレベルである。
【００４７】
図４（ｌ）および（ｍ）は、スイッチ３２中のトランジスタ７２および７０の動作を示している。ＮＡＮＤ回路４６の出力端子は、トランジスタ７２のベースに接続されている。時刻ｔ０にスイッチ４３が閉じられる前は、ＮＡＮＤ回路４６の出力端子に生成されたローレベルの電圧がトランジスタ７２のベースに印加されるので、トランジスタ７２はオフ状態である。この場合、抵抗器７５を流れる電流はトランジスタ７２のコレクタへ流れ込まずに、トランジスタ７０のベースに流れ込む。したがって、トランジスタ７０はオン状態になる。この結果、時刻ｔ０の前は、抵抗器７４を流れる電流は、トランジスタ３４のベースおよびトランス３５の２次側インダクタ３５Ｂに流れ込まずに、トランジスタ７０のコレクタ−エミッタ間を流れる。したがって、図４（ｎ）に示されるように、時刻ｔ０の前は発振回路３０は動作しない。
【００４８】
時刻ｔ０から所定時間だけスイッチ４３が閉じられると、モノマルチＩＣ４２のＡ端子にハイレベルのパルス電圧が印加され、それに応じてＱｎ端子にハイレベルのパルス電圧が生成される。図４（ｄ）に示されるように、このパルス電圧は、時定数回路４１によって決定される時間幅を有している。このパルス電圧がレギュレータＩＣ２７の動作開始信号である。この動作開始信号は、Ｑｎ端子からレギュレータＩＣ２７の制御端子２７Ａへ送られる。レギュレータＩＣ２７は、動作開始信号を受け取ると、出力端子２７Ｂにパルス電圧を生成する。このパルス電圧は、制御端子２７Ａに入力された信号と同じ時間幅を有する。このパルス電圧はＶＤＤ端子を通じてマルチバイブレータ回路５４に印加され、マルチバイブレータ回路５４を駆動する（図４（ｈ）を参照）。マルチバイブレータ回路５４は、ＦＥＴ２４を所定の時比率で繰り返しオンオフする。この結果、図５に示されるように、ＤＣ−ＤＣコンバータ２０の出力電圧が上昇し始める。このように、ＤＣ−ＤＣコンバータ２０は時刻ｔ０に始動する。
【００４９】
時刻ｔ０に上昇を開始したＤＣ−ＤＣコンバータ２０の出力電圧は、時刻ｔ１に電圧Ｖ１に安定する。これは、図４（ｏ）に示されるように、コンバータ制御回路２６の定電圧制御が時刻ｔ１に開始するためである。以下では、この定電圧制御を説明する。
【００５０】
定電圧制御は、ツェナーダイオード５７を用いてＤＣ−ＤＣコンバータ２０の出力電圧を検知し、その出力電圧が所定の目標電圧に安定化されるようにＤＣ−ＤＣコンバータ２０の昇圧を制御する。ツェナーダイオード５７には、ＤＣ−ＤＣコンバータ２０の出力電圧に応じた逆方向電圧が印加される。時刻ｔ０に開始した昇圧が進むにつれて、ツェナーダイオード５７に印加される逆方向電圧も高まる。時刻ｔ１にこの逆方向電圧がツェナー電圧を超えると、逆方向電流がツェナーダイオード５７を流れる。この電流はトランジスタ５５のベースに流れ込み、トランジスタ５５をオンする。これによりトランジスタ５５のコレクタ−エミッタ間電圧が極めて低くなるので、ＮＡＮＤ回路６１の第１入力端子がほぼグランド電位、すなわちローレベルとなる。この場合、図６に示されるように、ＮＡＮＤ回路６１の出力端子は常にハイレベルとなる。これに応じて、ＮＡＮＤ回路６０の二つの入力端子がともにハイレベルとなり、したがって、ＮＡＮＤ回路６０の出力端子はローレベルとなる。これにより、ＦＥＴ２４のゲート電圧が低下し、ＦＥＴ２４は非能動状態に変わる。この結果、時刻ｔ１にＤＣ−ＤＣコンバータ２０の昇圧が停止し、その出力電圧がほぼＶ１に安定する。
【００５１】
電圧Ｖ１は、圧電振動子１を始動するための電圧であり、ツェナーダイオード５７のツェナー電圧に応じて決まる。電圧Ｖ１は、圧電振動子１を確実に振動させることができるように、電源１０の電圧やＤＣ−ＤＣコンバータ２０の定常状態での出力電圧Ｖ２（後述する）よりも十分に高い電圧に設定される。
【００５２】
図４（ｅ）に示されるように、メインスイッチ４３が所定時間だけ閉じられると、モノマルチＩＣ４２のＱｒ端子にローレベルのパルス電圧信号が生成される。このローレベルパルスは、時定数回路４１によって決定される時間幅を有する。このローレベルパルスは、遅延回路４５によって遅延された後、ＮＡＮＤ回路４６の二つの入力端子に入る。これに応じて、ＮＡＮＤ回路４６の出力端子はハイレベルとなる。図４（ｋ）に示されるように、遅延回路４５によって与えられた遅延のため、ＮＡＮＤ回路４６の出力端子にハイレベルの電圧が生成されるのは、時刻ｔ０およびｔ１より後の時刻ｔ２である。
【００５３】
このハイレベル電圧はトランジスタ７２のベースに印加され、それによりトランジスタ７２がオンされる。このため、ＤＣ−ＤＣコンバータ２０の出力電圧の印加に応じて抵抗器７５を流れる電流は、トランジスタ７２のコレクタ−エミッタ間を流れるようになる。したがって、トランジスタ７０のベースへの電流供給が停止し、トランジスタ７０がオフされる。これに応じて、抵抗器７４を流れる電流がトランジスタ３４のベースおよびトランス３５の二次側インダクタ３５Ｂへ流れるようになる。こうして、ＤＣ−ＤＣコンバータ２０から印加される始動電圧Ｖ１によって発振回路３０が始動し、圧電振動子１が振動を開始する。上述のように、発振回路３０の始動時刻ｔ２は、ＤＣ−ＤＣコンバータ２０の始動時刻ｔ０から遅延回路４５の時定数によって決定される時間だけ遅い。
【００５４】
発振回路３０が始動し圧電振動子１が振動を開始すると、出力コンデンサ２５が放電し、それに応じてＤＣ−ＤＣコンバータ２０の出力電圧が徐々に下降する（図５を参照）。これによりツェナーダイオード５７の印加電圧がツェナー電圧以下となり、ツェナーダイオード５７は逆方向電流を通さなくなる。したがって、図４（ｏ）に示されるように、ツェナーダイオード５７を用いた定電圧制御は時刻ｔ２に停止する。しかし、図４（ｐ）に示されるように、コンバータ制御回路２６は、時刻ｔ２から定電圧制御に代えて定電流制御を開始する。定電圧制御はＤＣ−ＤＣコンバータ２０の出力電圧を始動電圧Ｖ１に安定化するが、定電流制御は出力電圧をＶ１より低いＶ２に安定化する。この電圧Ｖ２は、ＤＣ−ＤＣコンバータ２０の定常動作における出力電圧である。以下では、この定電流制御を説明する。
【００５５】
定電流制御は、発振回路３０から流れ出る電流を検知し、その電流が所定の目標電流に安定化されるようにＤＣ−ＤＣコンバータ２０の昇圧を制御する。発振回路３０の動作中は、発振回路３０から流れ出る大きな電流が抵抗器５９に流れ込む。発振回路３０が動作していないときも抵抗器５９には電流が流れ込むが、発振回路３０の動作中は、それまでよりも極めて大きな電流が抵抗器５９に流れ込む。これにより、抵抗器５９で所定のしきい値よりも大きな電圧降下が発生する。このしきい値は、発振回路３０から流れ出る電流が上記の目標電流であるときの抵抗器５９の両端の電圧に等しい。
【００５６】
抵抗器５９の両端の電圧は、抵抗器５８およびコンデンサ５６からなる時定数回路を通じてトランジスタ５５のベース−エミッタ間に印加される。この結果、トランジスタ５５のベース電位が十分に高くなり、トランジスタ５５がオン状態に保たれる。これに応じてＦＥＴ２４が非能動状態に保たれるので、ＤＣ−ＤＣコンバータ２０の昇圧は停止したままである。したがって、ＤＣ−ＤＣコンバータ２０の出力電圧は、発振回路３０での電力消費に応じて下降する。
【００５７】
ＤＣ−ＤＣコンバータ２０の出力電圧が小さくなるにつれて、発振回路３０から流れ出る電流も小さくなり、したがって抵抗器５９の電圧降下も小さくなる。ＤＣ−ＤＣコンバータ２０の出力電圧がＶ２まで下がると、抵抗器５９の両端の電圧がしきい値を下回り、トランジスタ５５をオン状態に保てなくなる。したがって、トランジスタ５５がオフ状態に切り替わり、それに応じてＦＥＴ２４が能動状態となって、ＤＣ−ＤＣコンバータ２０の昇圧が再開される（図５の時刻ｔ４）。その後、ＤＣ−ＤＣコンバータ２０の出力電圧が上昇し、抵抗器５９の両端の電圧が大きくなると、トランジスタ５５がオン状態に切り替わり、昇圧が停止する。こうして、昇圧の始動および停止が繰り返されることにより、抵抗器５９を流れる電流が目標電流に安定化され、ＤＣ−ＤＣコンバータ２０の出力電圧もＶ２に安定化される。抵抗器５９を用いたコンバータ制御回路２６の定電流制御は、このようにして実行される。
【００５８】
この定電流制御は、圧電振動子１のインピーダンス変動に対応することができる。圧電振動子１のインピーダンスが上がれば抵抗器５９を流れる電流は小さくなり、逆にインピーダンスが下がれば抵抗器５９を流れる電流は大きくなる。これに応じて、抵抗器を流れる電流を目標電流に戻すようにトランジスタ５５の状態が制御される。すなわち、コンバータ制御回路２６は、圧電振動子１のインピーダンスが上がれば、トランジスタ５５をオフ状態にしてＤＣ−ＤＣコンバータの出力電圧を上昇させ、インピーダンスが下がれば、トランジスタ５５をオン状態に制御してＤＣ−ＤＣコンバータの出力電圧が下降させる。これにより、圧電振動子１のインピーダンスが変動したときでも、発振回路３０へ供給される電圧の過不足が防止される。
【００５９】
この後、時刻ｔ３になると、図４（ｄ）に示されるように、モノマルチＩＣ４２のＱｎ端子がローレベルに変わる。これにより、レギュレータＩＣ２７からマルチバイブレータ回路５４への駆動電圧の供給が停止し、ＦＥＴ２４が非能動状態となり、ＤＣ−ＤＣコンバータ２０の昇圧が停止する。また、時刻ｔ３では、図４（ｋ）に示されるように、ＮＡＮＤ回路４６の出力もローレベルに変わる。これにより、発振回路３０の動作が停止する。
【００６０】
以下では、圧電振動子駆動回路１００の利点を説明する。第１に、圧電振動子駆動回路１００は、圧電振動子１を所望の周波数で確実に振動させることができる。これは、制御回路４０が二つのスイッチ２７および３２を制御して、ＤＣ−ＤＣコンバータ２０と発振回路３０を所定の時間差で動作させるからである。発振回路３０の駆動に先だってＤＣ−ＤＣコンバータ２０の出力電圧を昇圧しておき、昇圧された出力電圧を用いて発振回路３０を駆動する。このため、圧電振動子１の始動時に十分に高い電圧を圧電振動子１に印加することができる。したがって、圧電振動子１のインピーダンスが高いときでも、圧電振動子１を所望の周波数で確実に振動させることができる。
【００６１】
第２に、圧電振動子駆動回路１００は消費電力を抑えることができる。これは、圧電発振回路３０が始動するとＤＣ−ＤＣコンバータ２０の出力電圧が下降し、その後、安定するからである。コンバータ制御回路２６は、発振回路３０の始動後しばらくの間、ＤＣ−ＤＣコンバータ２０のスイッチング素子２４を非能動状態に保つ。したがって、昇圧が行われず、ＤＣ−ＤＣコンバータ２０の出力電圧が下降する。出力電圧がＶ２まで下降すると、コンバータ制御回路２６はスイッチング素子２４を能動状態と非能動状態との間で交互に切り替え、ＤＣ−ＤＣコンバータ２０の昇圧を繰り返しオンオフして、出力電圧をＶ２に安定化する。このような制御により、ＤＣ−ＤＣコンバータ２０は、圧電振動子１の始動時にだけ高い電圧Ｖ１を発振回路３０に印加し、その後、より低い電圧Ｖ２を発振回路３０に印加して圧電振動子１の駆動し続ける。これにより、圧電振動子１の始動の不安定さを解消しつつ、消費電力を抑えることができる。
【００６２】
第３に、圧電振動子駆動回路１００の構成を簡素化できる。これは、遅延回路４５の時定数に応じて決まるタイミングに発振回路３０への電圧印加が開始されるためである。ＤＣ−ＤＣコンバータ２０の出力電圧を検知し、その大きさに応じて発振回路３０への電圧印加を開始するようなタイミング制御は行われない。そのため、このようなタイミング制御のための回路を省略して、圧電振動子駆動回路１００の構成を簡素化できる。
【００６３】
第４に、圧電振動子駆動回路１００は、定電流制御を用いて圧電振動子１のインピーダンスの変動に対応することができる。圧電振動子１の始動後、ＤＣ−ＤＣコンバータ２０の出力電圧は、抵抗器５９を流れる電流が一定になるように制御される。このため、圧電振動子１のインピーダンスの増減に応じて、ＤＣ−ＤＣコンバータ２０の出力電圧が増減される。その結果、圧電振動子１のインピーダンスが変動したときに、発振回路３０への印加電圧の過不足を防ぐことができる。これにより、圧電振動子１の安定した駆動と消費電力の削減が可能になる。
【００６４】
第５に、圧電振動子駆動回路１００は、ＤＣ−ＤＣコンバータ２０の出力電圧を迅速に始動電圧Ｖ１まで上昇させることができる。これは、始動電圧Ｖ１を得るための昇圧中は圧電振動子１を駆動しないからである。ＤＣ−ＤＣコンバータと発振回路を同時に始動させると、圧電振動子の駆動のために電力が消費され、ＤＣ−ＤＣコンバータの昇圧の効率が低下する。これに対し、回路１００では、ＤＣ−ＤＣコンバータ２０の出力電圧が始動電圧Ｖ１に達してから発振回路３０を始動させるので、始動電圧Ｖ１への昇圧を効率良く達成することができる。
【００６５】
第６に、圧電振動子駆動回路１００は、部品容量の小さな素子を用いて製造でき、したがって製造コストの削減が容易である。これは、圧電振動子１の始動時に大きな電流が流れないからである。ＤＣ−ＤＣコンバータと発振回路を同時に始動させると、圧電振動子の始動電圧を得るための電流と圧電振動子を駆動させるための電流とが重畳して、大きな電流が回路内を流れる。これに対し、回路１００では、ＤＣ−ＤＣコンバータ２０の出力電圧が始動電圧Ｖ１に達してから発振回路３０を始動させるので、回路１００内を流れる電流の大きさを抑えることができる。
【００６６】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【図面の簡単な説明】
【００６７】
【図１】実施形態の圧電振動子駆動回路を示す概略図である。
【図２】圧電振動子駆動回路を示す回路図である。
【図３】図３（ａ）は、ＤＣ−ＤＣコンバータのスイッチング素子のドレイン−ソース間電圧を示し、図３（ｂ）は、マルチバイブレータ回路の出力電圧を示している。
【図４】圧電振動子駆動回路の動作を示すタイミングチャートである。
【図５】ＤＣ−ＤＣコンバータの出力電圧の経時変化を示す図である。
【図６】ＮＡＮＤ回路の動作を示す真理値表である。
【符号の説明】
【００６８】
１…圧電振動子、１０…直流電源、２０…ＤＣ−ＤＣコンバータ、２４…スイッチング素子、２６…コンバータ制御回路、２７…レギュレータＩＣ、３０…発振回路、３２…スイッチ、４０…制御回路、４２…モノマルチＩＣ、４５…遅延回路、５４…マルチバイブレータ回路、５５…スイッチとしてのトランジスタ、５７…定電圧制御用のツェナーダイオード、５９…定電流制御用の抵抗器、１００…圧電振動子駆動回路。
【図１】
2005095727.tif 000003
【図２】
2005095727.tif 000004
【図３】
2005095727.tif 000005
【図４】
2005095727.tif 000006
【図５】
2005095727.tif 000007
【図６】
2005095727.tif 000008