(57)【要約】【課題】  通常のＣＭＯＳプロセスを用いた容易な製造工程を行いながら、電荷回収効率を良くする事のできる半導体回路装置を提供することを目的とする。【解決手段】  電荷回収用制御装置に接続される出力バッファを構成するＰｃｈＭＯＳトランジスタ１００の基板電位を駆動電源１０４電位に固定することにより、寄生ＰＮＰトランジスタのベースへの電流の流入を阻止することができるため、電荷回収用制御装置へ電荷が流れる経路を確保し、寄生ＰＮＰトランジスタの影響を低く留め、電力ロスを最小限とすることができる。【選択図】図１
2005353855.tif 000002
【特許請求の範囲】
【請求項１】
電荷回収用制御装置を介してプラズマディスプレイパネルを駆動する半導体回路装置であって、
前記プラズマディスプレイパネルの駆動に用いる電荷を供給するパネル負荷と、
ＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトランジスタにより構成される出力バッファと、
前記出力バッファの入力信号を与えるレベルシフタと、
前記出力バッファの出力側端子および前記パネル負荷に接続され前記電荷回収用制御装置に電荷を供給する出力端子と、
前記出力バッファに電源を供給する駆動電源と、
前記ＰｃｈＭＯＳトランジスタの基板に駆動電源電位を供給する基板電位固定用電源と
を有することを特徴とする半導体回路装置。
【請求項２】
電荷回収用制御装置を介してプラズマディスプレイパネルを駆動する半導体回路装置であって、
前記プラズマディスプレイパネルの駆動に用いる電荷を供給するパネル負荷と、
ＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトランジスタにより構成される出力バッファと、
前記出力バッファの入力信号を与えるレベルシフタと、
前記出力バッファの出力側端子および前記パネル負荷に接続され前記電荷回収用制御装置に電荷を供給する出力端子と、
前記出力バッファに電源を供給する駆動電源と、
前記ＰｃｈＭＯＳトランジスタのドレイン電位よりも前記ＰｃｈＭＯＳトランジスタのドレインと基板とで構成される順方向電位だけ高い電位を前記ＰｃｈＭＯＳトランジスタの基板に供給する電圧発生部と
を有することを特徴とする半導体回路装置。
【請求項３】
電荷回収用制御装置を介してプラズマディスプレイパネルを駆動する半導体回路装置であって、
前記プラズマディスプレイパネルの駆動に用いる電荷を供給するパネル負荷と、
ＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトランジスタにより構成される出力バッファと、
前記出力バッファの入力信号を与えるレベルシフタと、
前記出力バッファの出力側端子および前記パネル負荷に接続され前記電荷回収用制御装置に電荷を供給する出力端子と、
前記出力バッファに電源を供給する駆動電源と、
前記ＰｃｈＭＯＳトランジスタの基板に接続され前記駆動電源の立下り時にスイッチング制御により前記基板をフローティング状態にするトランジスタスイッチと
を有することを特徴とする半導体回路装置。
【請求項４】
電荷回収用制御装置を介してプラズマディスプレイパネルを駆動する半導体回路装置であって、
前記プラズマディスプレイパネルの駆動に用いる電荷を供給するパネル負荷と、
ＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトランジスタにより構成される出力バッファと、
前記出力バッファの入力信号を与えるレベルシフタと、
前記出力バッファの出力側端子および前記パネル負荷に接続され前記電荷回収用制御装置に電荷を供給する出力端子と、
前記出力バッファに電源を供給する駆動電源と
を有し、前記ＰｃｈＭＯＳトランジスタの基板をＮ型半導体基板上に形成し、前記ＰｃｈＭＯＳトランジスタのドレインと隣接するＰ型ウェルとの距離を少なくとも１０μｍ以上確保することを特徴とする半導体回路装置。
【請求項５】
電荷回収用制御装置を介してプラズマディスプレイパネルを駆動する半導体回路装置であって、
前記プラズマディスプレイパネルの駆動に用いる電荷を供給するパネル負荷と、
ＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトランジスタにより構成される出力バッファと、
前記出力バッファの入力信号を与えるレベルシフタと、
前記出力バッファの出力側端子および前記パネル負荷に接続され前記電荷回収用制御装置に電荷を供給する出力端子と、
前記出力バッファに電源を供給する駆動電源と
を有し、前記ＰｃｈＭＯＳトランジスタのドレインと前記Ｎ型ＭＯＳトランジスタのＰ型ウェルとの間に前記ＰｃｈＭＯＳトランジスタを形成する第１のＮ型ウェルより高濃度の第２のＮ型ウェルを有し、前記高濃度の第２のＮ型ウェルを介して前記第１のＮ型ウェルの電位を固定することを特徴とする半導体回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、プラズマディスプレイパネル等の高電圧駆動信号で画像を表示するディスプレイパネルを駆動するために用いられる半導体回路装置に関するものである。
【背景技術】
【０００２】
近年、薄型で高精細な表示装置として注目されているプラズマディスプレイパネル（以下、ＰＤＰと称す）は、マトリクス状に配置されたデータ電極と走査維持電極で構成される複数の放電セルを有する表示装置で、放電セルはデータ電極配線とこれに直交する走査電極配線および維持電極配線によって放電が制御されており、その放電発光および非発光によって所望の表示画像を得るように構成されている。
【０００３】
このようなＰＤＰを駆動するために、デジタルのＲＧＢカラー画像信号を、ＰＤＰを駆動可能な高電圧に変換するレベルシフタなどを含む半導体回路装置が用いられる。
以上のような従来の半導体回路装置を以下に図を用いて説明する。
【０００４】
図１２は従来の半導体回路装置の回路構成図、図１３は従来の半導体回路装置の断面構造図、図１４は従来の半導体回路装置における電荷回収動作時の駆動波形図、図１５は従来の半導体回路装置を含むＰＤＰ表示装置の概略構成図である。
【０００５】
図１５において、表示パネル（ＰＤＰ）１５００は、複数の走査線電極１５０１に接続される複数の走査線ドライバ１５０２と、複数の表示データ線電極１５０３に接続され本発明における半導体回路装置を含む複数の表示データ線ドライバ１５０４によって駆動されている。カラー表示を行うＰＤＰは、各表示データ線電極１５０３が、それぞれＲ（ＲＥＤ：赤）、Ｇ（ＧＲＥＥＮ：緑）、Ｂ（ＢＬＵＥ：青）の異なる色の蛍光体を用いた３色の電極を有し、それぞれの表示データ電極ラインを個別に駆動させることにより、カラー表示を行うことができる。
【０００６】
また、パネルの消費電力削減を目的に、容量性パネル負荷と本発明の半導体回路装置の駆動電源１０４に直列に接続され、駆動電源１０４へ駆動電圧を供給し、かつ誘導性コイルを含む電荷回収用制御装置１５０５との間で生じるＬＣ共振を利用してパネル負荷にチャージされた電荷をやり取りする電荷回収というＰＤＰ独自の駆動方法を実現させている。
【０００７】
図１４のように、従来のＰＤＰの駆動に用いる半導体回路装置では、駆動電源１０４をＧＮＤレベルから駆動電圧レベルまで周期的に電位を変化させ、パネル負荷１０３にチャージされた電荷を、半導体回路装置へ駆動電圧を供給するための電荷回収用制御装置１５０５に直列に接続された駆動電源１０４が駆動電圧レベルからＧＮＤレベルへの立下り変化時にＯＮ状態となっている半導体回路装置のＰｃｈＭＯＳトランジスタ１００を介して、電荷回収用制御装置１５０５に回収し、駆動電源１０４がＧＮＤレベルから駆動電圧レベルへの立ち上がり変化時にＯＮ状態となっている半導体回路装置のＰｃｈＭＯＳトランジスタ１００を介して、再びパネル負荷１０３をチャージする動作を繰り返し行っている。
【０００８】
しかし、従来の半導体回路装置では、駆動電源１０４が駆動電圧レベルからＧＮＤレベルへの立下り変化時の過渡状態において、パネル負荷１０３とパネル負荷１０３にチャージされた電荷があるため、出力端子１０２の電位は駆動電源１０４の電位の変化に対してパネル負荷１０３と表示パネル１５００の表示データ線などの抵抗成分との時定数だけ遅れて変化し、パネル負荷１０３の電位が駆動電源１０４の電位より高くなり、図１３に示す、ＰｃｈＭＯＳトランジスタ１００の出力端子１０２に接続されるドレインを形成する高濃度Ｐ型拡散層２０４とＮ型ウェル２０２とＰ型半導体基板２００及びＰ型ウェル２０１上に形成される高濃度Ｐ型拡散層２０３との間に生じる寄生ＰＮＰトランジスタ２０５がＯＮして、ＧＮＤ側に電荷が流れる。この寄生ＰＮＰトランジスタ２０５を介してＧＮＤ側へ流れる主な経路としては、寄生ＰＮＰトランジスタ２０５からＰｃｈＭＯＳトランジスタ１００と横方向に隣接する高濃度Ｐ型拡散層２０４へ向けて流れる経路と、寄生ＰＮＰトランジスタ２０５からＰ型半導体基板２００に向けて流れる縦方向の経路がある。これらの要因により、電荷回収用制御装置１５０５に回収される電荷が減少し、ＰＤＰ全体としての効率を落としてしまう。
【０００９】
この問題に対して、他の半導体回路装置として、電荷回収用ダイオードを設けたり、Ｐ型半導体基板とウェルをシリコン酸化膜で絶縁したＳＯＩ(Ｓｉｌｌｉｃｏｎ  Ｏｘｉｄｅ  Ｉｎｓｕｌａｔｅｄ)プロセスを用いて回路を構成したり、出力バッファをＮ型のみで構成し対策している（例えば、特許文献１を参照）。
【特許文献１】特開平１０−１１６９２０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記のような特殊な半導体プロセスを使用する半導体回路装置では、製造プロセスが複雑となり、結果として高コストとなってしまうという問題点があった。
本発明は、上記従来の問題点を解決するもので、通常のＣＭＯＳプロセスを用いた容易な製造工程を行いながら、電荷回収効率を良くする事のできる半導体回路装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明の請求項１記載の半導体回路装置は、電荷回収用制御装置を介してプラズマディスプレイパネルを駆動する半導体回路装置であって、前記プラズマディスプレイパネルの駆動に用いる電荷を供給するパネル負荷と、ＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトランジスタにより構成される出力バッファと、前記出力バッファの入力信号を与えるレベルシフタと、前記出力バッファの出力側端子および前記パネル負荷に接続され前記電荷回収用制御装置に電荷を供給する出力端子と、前記出力バッファに電源を供給する駆動電源と、前記ＰｃｈＭＯＳトランジスタの基板に駆動電源電位を供給する基板電位固定用電源とを有することを特徴とする。
【００１２】
請求項２記載の半導体回路装置は、電荷回収用制御装置を介してプラズマディスプレイパネルを駆動する半導体回路装置であって、前記プラズマディスプレイパネルの駆動に用いる電荷を供給するパネル負荷と、ＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトランジスタにより構成される出力バッファと、前記出力バッファの入力信号を与えるレベルシフタと、前記出力バッファの出力側端子および前記パネル負荷に接続され前記電荷回収用制御装置に電荷を供給する出力端子と、前記出力バッファに電源を供給する駆動電源と、前記ＰｃｈＭＯＳトランジスタのドレイン電位よりも前記ＰｃｈＭＯＳトランジスタのドレインと基板とで構成される順方向電位だけ高い電位を前記ＰｃｈＭＯＳトランジスタの基板に供給する電圧発生部とを有することを特徴とする。
【００１３】
請求項３記載の半導体回路装置は、電荷回収用制御装置を介してプラズマディスプレイパネルを駆動する半導体回路装置であって、前記プラズマディスプレイパネルの駆動に用いる電荷を供給するパネル負荷と、ＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトランジスタにより構成される出力バッファと、前記出力バッファの入力信号を与えるレベルシフタと、前記出力バッファの出力側端子および前記パネル負荷に接続され前記電荷回収用制御装置に電荷を供給する出力端子と、前記出力バッファに電源を供給する駆動電源と、前記ＰｃｈＭＯＳトランジスタの基板に接続され前記駆動電源１０４の立下り時にスイッチング制御により前記基板をフローティング状態にするトランジスタスイッチとを有することを特徴とする。
【００１４】
請求項４記載の半導体回路装置は、電荷回収用制御装置を介してプラズマディスプレイパネルを駆動する半導体回路装置であって、前記プラズマディスプレイパネルの駆動に用いる電荷を供給するパネル負荷と、ＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトランジスタにより構成される出力バッファと、前記出力バッファの入力信号を与えるレベルシフタと、前記出力バッファの出力側端子および前記パネル負荷に接続され前記電荷回収用制御装置に電荷を供給する出力端子と、前記出力バッファに電源を供給する駆動電源とを有し、前記ＰｃｈＭＯＳトランジスタの基板をＮ型半導体基板上に形成し、前記ＰｃｈＭＯＳトランジスタのドレインと隣接するＰ型ウェルとの距離を少なくとも１０μｍ以上確保することを特徴とする。
【００１５】
請求項５記載の半導体回路装置は、電荷回収用制御装置を介してプラズマディスプレイパネルを駆動する半導体回路装置であって、前記プラズマディスプレイパネルの駆動に用いる電荷を供給するパネル負荷と、ＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトランジスタにより構成される出力バッファと、前記出力バッファの入力信号を与えるレベルシフタと、前記出力バッファの出力側端子および前記パネル負荷に接続され前記電荷回収用制御装置に電荷を供給する出力端子と、前記出力バッファに電源を供給する駆動電源とを有し、前記ＰｃｈＭＯＳトランジスタのドレインと前記ＮｃｈＭＯＳトランジスタのＰ型ウェルとの間に前記ＰｃｈＭＯＳトランジスタを形成する第１のＮ型ウェルより高濃度の第２のＮ型ウェルを有し、前記高濃度の第２のＮ型ウェルを介して前記第１のＮ型ウェルの電位を固定することを特徴とする。
【００１６】
以上により、通常のＣＭＯＳプロセスを用いた容易な製造工程を行いながら、電荷回収効率を良くする事のできる半導体回路装置を提供することができる。
【発明の効果】
【００１７】
以上のように本発明によれば、電荷回収用制御装置に接続される出力バッファを構成するＰｃｈＭＯＳトランジスタの基板電位を駆動電源電位に固定することにより、寄生ＰＮＰトランジスタのベースへの電流の流入を阻止することができるため、電荷回収用制御装置へ電荷が流れる経路を確保し、寄生バイポーラトランジスタの影響を低く留め、電力ロスを最小限とすることができる。
【００１８】
また、電圧発生部を設け、電荷回収用制御装置に接続される出力バッファを構成するＰｃｈＭＯＳトランジスタの基板電位をソース電位よりもドレインと基板とで構成される順方向電位だけ高く設定することにより、寄生ＰＮＰトランジスタのベースへの電流の流入を阻止することができるため、電荷回収用制御装置へ電荷が流れる経路を確保し、寄生バイポーラトランジスタの影響を低く留め、電力ロスを最小限とすることができる。
【００１９】
また、スイッチ制御端子によりスイッチング制御されたトランジスタスイッチにより、駆動電源の立下り時に、出力バッファを構成するＰｃｈＭＯＳトランジスタの基板電位をフローティング状態に固定することにより、寄生ＰＮＰトランジスタのベースへの電流の流入を阻止することができるため、電荷回収用制御装置へ電荷が流れる経路を確保し、寄生バイポーラトランジスタの影響を低く留め、電力ロスを最小限とすることができる。
【００２０】
また、基板をＮ型基板にし、さらに、ドレインとＰ型ウェル間の距離を１０μｍ以上にすることによって、寄生バイポーラトランジスタの影響を低く留め、電力ロスを最小限とすることができる。
【００２１】
また、出力バッファを構成するＰｃｈＭＯＳトランジスタのソースが、電荷回収用制御装置に接続され、前記トランジスタのドレインと出力バッファを構成するＮｃｈＭＯＳトランジスタのＰ型ウェルとの間に前記ＰｃｈＭＯＳトランジスタを形成するＮ型ウェル１より高濃度のＮ型ウェル２を有し、前記高濃度のＮ型ウェル２を介してＮ型ウェル１の電位を固定することにより、寄生バイポーラトランジスタの影響を低く留め、電力ロスを最小限とすることができる。
【００２２】
以上のように、電荷回収用制御装置へ電荷が流れる経路を確保し、寄生バイポーラトランジスタの影響を低く留め、電力ロスを最小限とすることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態における半導体回路装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１における半導体回路装置を説明する。
【００２４】
図１は実施の形態１における半導体回路装置の構成図であり、図２は実施の形態１における半導体回路装置の断面図、図３は実施の形態１における半導体回路装置の駆動波形図を示す。
【００２５】
図１において、１００は出力バッファを構成するＰｃｈＭＯＳトランジスタ、１０１は出力バッファを構成するＮｃｈＭＯＳトランジスタ、１０２は半導体回路装置の出力端子、１０３はパネルの容量性負荷であるパネル負荷、１０４は電荷回収用制御装置１５０５より半導体回路装置の駆動電圧を供給するために直列に接続される駆動電源、１０５は出力バッファの入力信号を与え、パネル駆動のための電圧に昇圧するレベルシフタ、１０６は前述のＰｃｈＭＯＳトランジスタ１００の基板電位固定用電源である。
【００２６】
図２において、２００はＰ型半導体基板、２０１はＰ型ウェル、２０２はＮ型ウェル、２０３はＰ型ウェル２０１に基板電位を与えるための高濃度Ｐ型拡散層、２０４はＮ型ウェルに基板電位を与えるための高濃度Ｎ型拡散層、２０５は寄生ＰＮＰトランジスタである。
【００２７】
次に、この半導体回路装置の動作を説明する。
電荷回収動作を行うとき、駆動電源１０４は図３に示すように変化し、このときＰｃｈＭＯＳトランジスタ１００はオン状態であり、ＮｃｈＭＯＳトランジスタ１０１はオフ状態となっているとする。半導体回路装置の出力端子１０２には容量性パネル負荷１０３が等価的に接続されており、駆動電源１０４の駆動電圧レベルからＧＮＤレベルへの立下り変化時において、過渡的にＰｃｈＭＯＳトランジスタ１００のソース電位よりドレイン電位が高くなる。結果として、ＰｃｈＭＯＳトランジスタ１００の出力端子１０２に接続されるドレインを形成する高濃度Ｐ型拡散層２０４の電位がＮ型ウェル２０２より高くなり、寄生ＰＮＰトランジスタ２０５におけるベース電流が流れ、寄生ＰＮＰトランジスタ２０５がＯＮ状態となる。このベース電流の流入を防ぐために、ＰｃｈＭＯＳトランジスタ１００の出力端子１０２に接続されるドレインを形成する高濃度Ｐ型拡散層２０４の電位よりＮ型ウェル２０２の電位が高くなるように基板電位固定用電源１０６の電位を駆動電源電位に固定しておけば、ＯＮ状態のＰｃｈＭＯＳトランジスタ１００へパネル負荷１０３にからの電荷を少ないロスで駆動電源側へ回収することができる。
【００２８】
以上のように本実施の形態１によれば、ＰｃｈＭＯＳトランジスタ１００の基板電位を駆動電源電位に固定することにより、寄生ＰＮＰトランジスタのベースへの電流の流入を阻止することができるため、通常のＣＭＯＳプロセスを用いた容易な製造工程を行いながら、電荷回収用制御装置１５０５へ電荷が流れる経路を確保し、寄生バイポーラトランジスタ２０５の影響を低く留め、電力ロスを最小限とすることができる。
【００２９】
（実施の形態２）
本発明の実施の形態２における半導体回路装置を説明する。
図４は実施の形態２における半導体回路装置の構成図であり、実施の形態１の半導体回路装置に、基板電位に電源を供給する電圧発生部４００を加えている。図５は実施の形態２における半導体回路装置の断面図、図６は実施の形態２における半導体回路装置の駆動波形図を示す。
【００３０】
なお、図４，図５，図６における構成物のうち、図１，図２，図３と同じ物には同じ符号を用い説明を省略する。
次に、この半導体回路装置の動作を説明する。
【００３１】
図４に示すように、ＰｃｈＭＯＳトランジスタ１００の出力端子１０２に接続され、ドレインを形成する高濃度Ｐ型拡散層２０４と、Ｎ型ウェル２０２とで構成されるＰＮ接合の順方向電位以上で、かつ本発明の半導体回路装置の駆動電圧より低い電位差ΔＶだけ、ドレイン電位より基板電位が高くなるような電位を電圧発生部４００により供給することで、実施の形態１において示した基板電位固定用電源１０６を外部から供給することなく実現させ、かつ図３に示したＶＤＤｓｕｂを駆動電圧一定に固定することで生じる基板バイアス効果によるＰｃｈＭＯＳトランジスタ１００の電流能力低下を防ぐことができる。
【００３２】
以上のように本実施の形態２によれば、ＰｃｈＭＯＳトランジスタ１００のＮ型ウェル２０２の電位を出力端子１０２に接続されるドレインを形成する高濃度Ｐ型拡散層２０４の電位よりΔＶだけ高い電位にすることにより、寄生ＰＮＰトランジスタ２０５のベース電流の流入を阻止することができるため、通常のＣＭＯＳプロセスを用いた容易な製造工程を行いながら、電荷回収用制御装置１５０５へ電荷が流れる経路を確保し、寄生バイポーラトランジスタ２０５の影響を低く留め、電力ロスを最小限とすることができる。
【００３３】
（実施の形態３）
本発明の実施の形態３における半導体回路装置を説明する。
図７は実施の形態３における半導体回路装置の構成図であり、７００は基板電位固定用電源のオン／オフを切り替えるトランジスタスイッチ、７０１はトランジスタスイッチ７００を制御するスイッチ制御端子である。図８は実施の形態３における半導体回路装置の断面図、図９は実施の形態３における半導体回路装置の駆動波形図を示す。
【００３４】
なお、図７，図８，図９における構成物のうち、図１，図２，図３と同じ物には同じ符号を用い説明を省略する。
次にこのパネル駆動用半導体回路装置の動作を説明する。
【００３５】
図９に示すように、ＰｃｈＭＯＳトランジスタ１００の出力端子１０２に接続され、ドレインを形成する高濃度Ｐ型拡散層２０４と、駆動電源１０４に接続され、ソースを形成する高濃度Ｐ型拡散層２０４の電位が逆転する駆動電源１０４の立下りで、スイッチ制御端子７０１にてトランジスタスイッチ７００がオフするように制御し、基板電位をフローティング状態にすることで、Ｎ型ウェル２０２のインピーダンスが大きくなるため、ドレインからＮ型ウェル２０２へ流入する寄生ＰＮＰトランジスタ２０５におけるベース電流を阻止し、寄生ＰＮＰトランジスタ２０５がＯＮしないため、ＯＮ状態のＰｃｈＭＯＳトランジスタ１００へパネル負荷１０３にからの電荷を少ないロスで駆動電源側へ回収することができる。
【００３６】
以上のように本実施の形態３によれば、スイッチ制御端子７０１によりスイッチング制御されたトランジスタスイッチ７００により、駆動電源１０４の駆動電圧レベルからＧＮＤレベルへの立下り変化時に、ＰｃｈＭＯＳトランジスタ１００の基板電位をフローティング状態に固定することにより、寄生ＰＮＰトランジスタのベースへの電流の流入を阻止することができるため、通常のＣＭＯＳプロセスを用いた容易な製造工程を行いながら、電荷回収用制御装置１５０５へ電荷が流れる経路を確保し、寄生バイポーラトランジスタ２０５の影響を低く留め、電力ロスを最小限とすることができる。
【００３７】
（実施の形態４）
本発明の実施の形態４における半導体回路装置を説明する。
図１０は実施の形態４における半導体回路装置の断面図である。
【００３８】
なお、図１０における構成物のうち、図１と同じ物には同じ符号を用い説明を省略する。
図１０において、１０００はＮ型半導体基板である。従来の半導体回路装置におけるＰｃｈＭＯＳトランジスタ１００の出力端子１０２に接続され、ドレインを形成する高濃度Ｐ型拡散層２０４と、Ｎ型ウェル２０２とＰ型半導体基板２００方向のＰＮＰ接合に流れる電荷の経路をＮ型半導体基板１０００の上に形成されたＮ型ウェル２０２上にＰ型トランジスタ１００を形成することで、Ｎ型半導体基板１０００方向への寄生バイポーラトランジスタ２０５の効果を無くし、加えてＰ型ウェル２０１と前述のドレインとの距離を少なくとも１０μm以上確保することで、Ｐ型ウェル２０１上に形成される高濃度Ｐ型拡散層２０３方向への寄生バイポーラトランジスタ２０５の効果を低下させることができるためＧＮＤへのロスとなる電荷の漏れを低減することができる。
【００３９】
以上のように本実施の形態４によれば、基板をＮ型基板にし、さらに、ドレインとＰ型ウェル２０１間の距離を１０μｍ以上にすることによって、Ｎ型半導体基板１０００方向への寄生バイポーラトランジスタ２０５の効果が無くなり、かつ高濃度Ｐ型拡散層２０３方向への寄生バイポーラトランジスタ２０５の効果を低下させることができるため、通常のＣＭＯＳプロセスを用いた容易な製造工程を行いながら、寄生バイポーラトランジスタ２０５の影響を低く留め、電力ロスを最小限とすることができる。
【００４０】
（実施の形態５）
本発明の実施の形態５における半導体回路装置を説明する。
図１１は本実施の形態５における半導体回路装置の断面図である。
【００４１】
なお、図１１における構成物のうち、図１と同じ物には同じ符号を用い説明を省略する。
図１１において、１１００は実施の形態４におけるＰｃｈＭＯＳトランジスタ１００を形成するＮ型ウェルよりも高い濃度を有する高濃度Ｎ型ウェルである。この高濃度Ｎ型ウェル１１００をＰｃｈＭＯＳトランジスタ１００のドレイン周辺に配置し、その上に高濃度Ｎ型拡散層２０４を形成する。加えて、前述のＰｃｈＭＯＳトランジスタ１００のＮ型ウェルに電位を供給する高濃度Ｎ型拡散層２０４も同様に高濃度Ｎ型ウェル１０００上に形成する。
【００４２】
以上のように本実施の形態５によれば、ＰｃｈＭＯＳトランジスタ１００のドレイン周辺および高濃度Ｎ型拡散層２０４周辺を高濃度Ｎ型拡散層にすることにより、ドレインの周りをより深いところまで電位を安定化して過渡的にＮ型ウェル２０２が浮くことによる寄生バイポーラトランジスタ２０５がオンすることによる漏れ電流を低減し、電力ロスを最小限とすることができる。
【産業上の利用可能性】
【００４３】
本発明にかかる半導体回路装置は、電荷回収用制御装置１５０５へ電荷が流れる経路を確保し、寄生バイポーラトランジスタ２０５の影響を低く留め、電力ロスを最小限とすることができ、プラズマディスプレイパネル等の高電圧駆動信号で画像を表示するディスプレイパネルを駆動するために用いられる半導体回路装置等に有用である。
【図面の簡単な説明】
【００４４】
【図１】実施の形態１における半導体回路装置の構成図
【図２】実施の形態１における半導体回路装置の断面図
【図３】実施の形態１における半導体回路装置の駆動波形図
【図４】実施の形態２における半導体回路装置の構成図
【図５】実施の形態２における半導体回路装置の断面図
【図６】実施の形態２における半導体回路装置の駆動波形図
【図７】実施の形態３における半導体回路装置の構成図
【図８】実施の形態３における半導体回路装置の断面図
【図９】実施の形態３における半導体回路装置の駆動波形図
【図１０】実施の形態４における半導体回路装置の断面図
【図１１】本実施の形態５における半導体回路装置の構成図
【図１２】従来の半導体回路装置の回路構成図
【図１３】従来の半導体回路装置の断面構造図
【図１４】従来の半導体回路装置における電荷回収動作時の駆動波形図
【図１５】従来の半導体回路装置を含むＰＤＰ表示装置の概略構成図
【符号の説明】
【００４５】
１００    ＰｃｈＭＯＳトランジスタ
１０１    ＮｃｈＭＯＳトランジスタ
１０２    出力端子
１０３    パネル負荷
１０４    駆動電源
１０５    レベルシフタ
１０６    基板電位固定用電源
２００    Ｐ型半導体基板
２０１    Ｐ型ウェル
２０２    Ｎ型ウェル
２０３    高濃度Ｐ型拡散層
２０４    高濃度Ｎ型拡散層
２０５    寄生ＰＮＰトランジスタ
４００    電圧発生部
７００    トランジスタスイッチ
７０１    スイッチ制御端子
１０００    Ｎ型半導体基板
１１００    高濃度Ｎ型ウェル
１５００    表示パネル
１５０１    走査線電極
１５０２    走査線ドライバ
１５０３    表示データ線電極
１５０４    表示データ線ドライバ
１５０５    電荷回収用制御装置
【図１】
2005353855.tif 000003
【図２】
2005353855.tif 000004
【図３】
2005353855.tif 000005
【図４】
2005353855.tif 000006
【図５】
2005353855.tif 000007
【図６】
2005353855.tif 000008
【図７】
2005353855.tif 000009
【図８】
2005353855.tif 000010
【図９】
2005353855.tif 000011
【図１０】
2005353855.tif 000012
【図１１】
2005353855.tif 000013
【図１２】
2005353855.tif 000014
【図１３】
2005353855.tif 000015
【図１４】
2005353855.tif 000016
【図１５】
2005353855.tif 000017