(57)【要約】【課題】  この発明では、上記に示したようなオン・オフする電源を含むシステムの動作検証において、論理シミュレーションに電源電圧を考慮し、電源の立ち上がりとデジタル回路の制御の妥当性を検証できるようにすることを目的とする。【解決手段】  システム中の回路接続情報、システム中のデジタルブロックとそのデジタルブロックに供給される電源との対応情報と、デジタルブロック内での各電源の有効電圧レベル情報を読み取る。そして、有効電圧レベル外の場合、該当するデジタルブロックを強制的に非稼動とする制御回路を挿入し、シミュレーション中にアナログ量として変化する電源電圧の逐次検査を行ない、有効電圧レベル外の場合、制御回路を非稼動とし、デジタルブロックの誤動作や多電源時の配線ミス確認する。【選択図】    図１
2005135168.tif 000002
【特許請求の範囲】
【請求項１】
１種以上の電源回路とそれらのオン・オフを制御する回路を内蔵する電源回路混在半導体回路装置のシミュレーション方法において、システム中のデジタルブロックとそのデジタルブロックに供給される電源との対応情報と、デジタルブロック内での各電源の有効電圧レベル情報を読み取った後、シミュレーション中にアナログ量として変化する電源電圧の逐次検査を行ない、有効電圧レベル外の場合、該当するデジタルブロックを強制的に非稼動とする制御回路を挿入し、デジタルブロックの誤動作や多電源時の配線ミス確認する電源回路混在半導体回路装置のシミュレーション方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源回路混在半導体回路装置のシミュレーション方法に係り、ＬＳＩ設計その他電子回路設計における電源回路を含むシステムの動作の検証に関するものである。
【背景技術】
【０００２】
アナログ信号とデジタル信号を同時に扱う回路の動作シミュレーションについては従来より普及しているが、その仕組みは、アナログ回路についてはアナログ用のシミュレーションを行ない、デジタル回路については、論理シミュレーションを行なうというものであった。
【０００３】
この場合、論理シミュレーションでは、電源は必ず安定した状態で入っているという想定のもとに行われているため、電源回路を含めたシステム動作の検証を行なう場合、電源の立ち上がりとデジタル回路の制御の妥当性については検証することができなかった。すなわち、多数の電源をオンオフさせて使用するシステムの場合、電源が十分に立ち上がっていない状態で、その電源を使用する論理回路を作動させようとした場合、予想に反する動作となったり、あるいは予想以上に消費電流が流れる結果となる。従来、この電源回路を含むシステム動作の妥当性を検証できなかったのは、本来、論理シミュレーションで扱う論理回路の素子に電源の端子が 含まれていないことと、電源に関連したデジタルおよびアナログ混在のシミュレーション手法が確立されていなかったことが原因である。
【０００４】
電源の供給及び供給停止の制御機能を備えた論理装置についてもシミュレーションを行う設計支援装置が提案されている（例えば、特許文献１参照）。
【０００５】
この設計支援装置では、電源端子を含む論理回路素子のライブラリについて開示されており、これは従来の論理シミュレーションの弱点を直接的に補うものではある。
【特許文献１】特開２０００−３０５９６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記した装置においては、別途ライブラリを作成する手間が発生し、また、ライブラリを準備するだけでは、アナログ回路である電源回路を含むシステムをシミュレーションする場合、電源回路部分を削除して、さらに電源のオンオフに関する制御部分を別途作成するという手間を補うことはできない。また、別途作成という意味は、多数の電源回路のオンオフを制御する回路から直接に各論理回路の電源をオンオフするという回路構成になっていない場合には、別途付加回路をシステム仕様に基づいて手作成し、回路を修正しなければならない手間のことを示している。
【０００７】
この発明では、上記に示したようなオン・オフする電源を含むシステムの動作検証において、論理シミュレーションに電源電圧を考慮し、電源の立ち上がりとデジタル回路の制御の妥当性を、回路の手修正やその他手間を必要とすることなく、検証できるようにすることを目的としている。
【課題を解決するための手段】
【０００８】
この発明は、１種以上の電源回路とそれらのオン・オフを制御する回路を内蔵する電源回路混在半導体回路装置のシミュレーション方法において、システム中のデジタルブロックとそのデジタルブロックに供給される電源との対応情報と、デジタルブロック内での各電源の有効電圧レベル情報を読み取った後、シミュレーション中にアナログ量として変化する電源電圧の逐次検査を行ない、有効電圧レベル外の場合、該当するデジタルブロックを強制的に非稼動とする制御回路を挿入し、デジタルブロックの誤動作や多電源時の配線ミス確認することを特徴とする。
【発明の効果】
【０００９】
この発明は、システム中のデジタルブロックとそのデジタルブロックに供給される電源との対応情報を定義するのみで、電源電圧に応じた論理回路入力制御回路が自動的に挿入する。電源回路を含むシステムの動作検証が可能となり、電源の立ち上がりとデジタル回路の制御の妥当性を、回路の手修正やその他手間を必要とすることなく、検証できるようになる。
【発明を実施するための最良の形態】
【００１０】
以下、この発明の実施形態につき図面を参照して説明する。図１は、この発明のシミュレーションでの動作フローを示し、この動作フローを参照にしてこの発明の実施形態を説明する。図２は、簡易サンプル回路を示す回路図である。
【００１１】
図に示す簡易サンプル回路１０は、電源回路（ＸＡ）１１と論理回路（ＸＢ）１２を備える。電源回路（ＸＡ）１１からの出力電源ＶＯＵＴが電源出力端子２６から外付けで入力電源ＶＤＤとして入力電源端子２７に与えられる。この入力電源ＶＤＤが論理回路（ＸＢ）１２が使用していることを示している。
【００１２】
ＶＩＮは電源回路１１への入力電源で電源入力端子２１から入力される。バッテリー電源２５からのＶＢＡＴは常にオンしている。ＶＢＡＴは電源回路１１が使用する。スイッチ端子２２からの与えられるＳＷＩＴＣＨ信号で電源回路１１をオンオフさせる。ここでは論理レベル０でオンする。電源出力端子２６と入力電源端子２７には外付けのチャージおよびディスチャージ回路として、外付け容量３１、トランジスタ３２を設ける。
【００１３】
スイッチがオン状態となると、電源出力端子２６から出力電源ＶＯＵＴとして電源用信号が出力され、外付け容量３１の影響で徐々にＶＤＤが立ち上がって行く。
【００１４】
論理合成を用いて作られた論理回路１２では、電源は考慮されないため、ＶＤＤは論理回路（ＸＢ）１２には接続されていない。論理回路（ＸＢ）１２には、入力データ端子（ＳＩＮ）２３より入力データが与えられ、イネーブル端子２４よりイネーブル信号が与えられる。論理回路（ＸＢ）１２の出力（ＳＯＵＴ）は、出力端子２８より出力される。
【００１５】
図１の動作フローのステップＳ１で、図２に示すような従来と同様の手法で作成した回路接続情報をそのまま読み込む。読み込んだ従来と同様の手法で作成した回路接続情報には、電源との対応関係が入っていないため、例えば、図３に示すような電源接続対応情報を動作フローのステップＳ２で付加的に読み込む。
【００１６】
図３の例では、ＶＤＤは２．８Ｖから３．０Ｖまでの電圧になれば立ち上がったとみなし、ＴＯＰ回路のＸＢ（論理回路）というブロックにＶＤＤが印加されることを示している。
【００１７】
次に、動作フローのステップＳ３で、動作フローのステップＳ２で読み込んだ情報をもとに、論理回路（ＸＢ）１２の入力信号を制御する回路を自動的に作成する。図４に示すコードが、作成される回路の例である。この例では、ｖｃｃｓｉｇの電圧値が２．８Ｖから３．０Ｖまでの間であれば、入力信号ｉｎｓｉｇの値がそのままｏｕｔｓｉｇに伝搬され、そうでない場合はｏｕｔｓｉｇに不定値Ｘが設定される記述となっている。
【００１８】
尚、図４は、標準的な動作記述言語で記述されている。
【００１９】
また、この動作を行なう回路が、同時に動作フローのステップＳ３で動作フローＳ１で読み込んだ回路接続情報に自動挿入される。図５が挿入後の回路の例を示している。この例では、論理回路（ＸＢ）の入力端子（ＳＩＮ）と（ＥＮＢＬ）に論理回路入力制御部１３、１４が挿入され、それぞれにＶＤＤが接続される。
【００２０】
尚、図４及び図５に示す例では、付加条件を簡単にするために（ＥＮＢＬ）に論理回路入力制御部１４を挿入しているが、イネーブルだけの場合には、（ＥＮＢＬ）挿入した論理回路入力制御部１４は省略できる。
【００２１】
上記したように、図５の例では、論理回路（ＸＢ）１２の入力端子ＳＩＮ，ＥＮＢＬに図４に示す回路１３、１４が挿入され、それぞれにＶＤＤが接続されていることを示している。動作フローのステップＳ４は、デジタルアナログ混在のシミュレーションを示している。図５に示す回路をシミュレーションすると、例えば、図６に示すようなシミュレーション結果となる。図３の定義では、ＶＤＤは２．８Ｖから３．０Ｖまでが有効であったため、ＶＤＤ電源が徐々に立ち上がり２．８Ｖ未満の時間帯と、電源がオフして放電している時間帯では、論理回路（ＸＢ１２）の出力ＳＯＵＴは不定値Ｘ（図ではハッチングを施している）となっている。図６に示す例では、論理回路（ＸＢ）１２を起動させるイネーブル信号ＥＮＢＬの立ち下がりが、電源有効区間を外れており、タイミング的に不適当であることが分かる。即ち、図のＡで示す期間は、誤動作を起こすことが分かる。
【００２２】
上記のように、システム中のデジタルブロックとそのデジタルブロックに供給される電源との対応情報を定義するのみで、電源電圧に応じた論理回路入力制御回路１３、１４を自動的に挿入する。電源回路１１を含むシステムの動作検証が可能となり、電源の立ち上がりとデジタル回路（論理回路１２）の制御の妥当性を、回路の手修正やその他手間を必要とすることなく、検証できる。
【図面の簡単な説明】
【００２３】
【図１】この発明のシミュレーションでの動作フロー図である。
【図２】簡易サンプル回路を示す回路図である。
【図３】電源接続対応情報を示す図である。
【図４】論理回路入力制御部の一例の記述を示す図である。
【図５】論理回路入力制御部を挿入した後の簡易サンプル回路を示す回路図である。
【図６】シミュレーション結果を示す図である。
【符号の説明】
【００２４】
１０  簡易サンプル回路
１１  電源回路（ＸＡ）
１２  論理回路（ＸＢ）
１３、１４  論理回路入力制御部
【図１】
2005135168.tif 000003
【図２】
2005135168.tif 000004
【図３】
2005135168.tif 000005
【図４】
2005135168.tif 000006
【図５】
2005135168.tif 000007
【図６】
2005135168.tif 000008