(57)【要約】【課題】本発明は多層配線基板上に実装部品を実装した複合型電子部品に関するものであり、複合型電子部品を小型化することを目的とする。【解決手段】特に、多層配線基板７上に実装部品８を塔載した複合型電子部品において、第１、第２の電源端子電極１０，１１および実装部品８の多層配線基板７と反対側の面を覆うように絶縁体１３を設けるとともに、この絶縁体１３の実装部品８と反対側の面に第１の電源端子電極１０とビアホール１４を介して接続された電源パターン１５を設け、第２の電源端子電極１１を電源パターン１５とビアホール１６を介して接続した構成とする。【選択図】図１
2005353790.tif 000002
【特許請求の範囲】
【請求項１】
内部に回路電極を有する多層配線基板と、この多層配線基板の上面に設けられた第１、第２の電源端子電極と、前記多層配線基板の下面に設けられるとともに前記第１の電源端子電極に接続された外部接続用電源電極と、前記多層配線基板の上面に実装されるとともに前記第１、第２の電源端子電極と接続された実装部品とを備え、前記第１、第２の電源端子電極および前記実装部品の前記多層配線基板と反対側の面を覆うように絶縁体を設けるとともに、この絶縁体の前記実装部品と反対側の面に前記第１の電源端子電極とビアホールを介して接続された電源パターンを設け、前記第２の電源端子電極を前記電源パターンとビアホールを介して接続することにより、前記第２の電源端子電極を前記第１の電源端子電極および前記外部接続用電源電極に接続したことを特徴とする複合型電子部品。
【請求項２】
ビアホールを抵抗体で形成したことを特徴とする請求項１に記載の複合型電子部品。
【請求項３】
電源パターンの絶縁体と反対側の面に誘電体を設けるとともに、この誘電体の前記電源パターンと反対側の面にアース電極を設けたことを特徴とする請求項１に記載の複合型電子部品。
【請求項４】
多層配線基板の内層部分に内層アース電極を設け、この内層アース電極を前記多層配線基板の側面に露出させアース電極と接続し、この内層アース電極を介して前記アース電極を多層配線基板の下面に設けられた外部接続用アース電極に接続したことを特徴とする請求項２に記載の複合型電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線基板上に実装部品を実装した複合型電子部品に関するものである。
【背景技術】
【０００２】
一般に多層配線基板上に制御電圧を必要とする半導体素子のような実装部品を搭載した複合型電子部品は、図３に示されるように多層配線基板１の表面に電源端子電極２を設けこの電源端子電極２に接続されるよう実装部品３を実装するものである。
【０００３】
そして、このような複合型電子部品においては、実装部品３に対して同期制御する複数の制御電圧を印加するような場合、多層配線基板１の下面に設けられた外部接続用電源端子４を多層配線基板１の内部で分岐させ引き回すことにより複合型電子部品の制御を簡素化していた。
【０００４】
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特表平５−５００１３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、近年、携帯電話やＷ−ＬＡＮなどの小型無線通信機器における小型化要望が強まる中、多層配線基板１上に多くの制御を必要とする実装部品３を搭載すれば、多層基板１内における電源経路の引き回し部分５は、多層配線基板１内に設けられる他の回路電源６に対して高周波的に不要な結合を引き起こす要素となってしまうため、電極間隔を大きく設定する必要が生じるため、複合型電子部品の小型化が困難なものとなっていた。
【０００６】
そこで、本発明はこのような問題を解決し複合型電子部品を小型化することを目的とする。
【課題を解決するための手段】
【０００７】
この目的を達成するために本発明は、特に、多層配線基板上に実装部品を搭載した複合型電子部品において、第１、第２の電源端子電極および実装部品の多層配線基板と反対側の面を覆うように絶縁体を設けるとともに、この絶縁体の実装部品と反対側の面に第１の電源端子電極とビアホールを介して接続された電源パターンを設け、第２の電源端子電極を電源パターンとビアホールを介して接続することにより、第２の電源端子電極を第１の電源端子電極および外部接続用電源電極に接続した構成としたのである。
【発明の効果】
【０００８】
この構成により、多層配線基板の内層部分で引き回されていた電源経路を回路電極が内在する多層配線基板の外部に移動させることができ、多層配線基板内での不要な結合を抑制できるので複合型電子部品を小型化できるのである。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の一実施形態について図を用いて説明する。
【００１０】
図１は多層配線基板７上に実装部品８を搭載した複合型電子部品の構造を模式的に示したものであり、多層配線基板７は樹脂絶縁層を積み重ねその層間にコンデンサやインダクタなどの高周波回路を構成する回路電極９が設けられる。またこの多層配線基板７の上面には、２つの電源端子電極１０，１１が設けられ、下面には１つの外部接続用電源端子１２が設けられている。
【００１１】
また、実装部品８は電源端子電極１０，１１から入力される制御電圧によりその動作が制御されるものであり、特にこの２つの電源端子電極１０，１１からの制御電圧の印加は同期制御されるものとして示している。
【００１２】
そして、この複合型電子部品においては、同期制御を必要とする２つの電源端子電極１０，１１および実装部品８の上面を覆うように絶縁体１３を設けるとともに、この絶縁体１３の上面に一方の電源端子電極１０とビアホール１４を介して接続された電源パターン１５を設け、さらに他方の電源端子電極１１を電源パターン１５とビアホール１６を介して接続することにより、電源端子電極１１を電源端子電極１０および外部接続用電源端子１２に接続した構成としている。
【００１３】
この構成によれば、図３を用いて前述した外部接続用電源端子４と電源端子電極２を結ぶ経路から分岐されもう一つの電源端子電極２に向かう引き回し部分５が、多層配線基板７の外部に移動させることができ、多層配線基板７内での不要な結合を抑制できるので、多層配線基板７内に設けられる回路電極９のより高密度な配置が可能となることから、複合型電子部品を小型化できるのである。
【００１４】
また、電源パターン１５を複合型電子部品の表面に露出することは、この高周波複合部品が取り付けられる周辺機器への影響を与えてしまうことが考えられるので、この電源パターン１５の上面を覆うように誘電体１７を設け、この誘電体１７の上面にアース電極１８を配置すれば複合型電子部品のシールド性が確保できるとともに、電源パターン１５とアース電極１８が誘電体１７を介して対応することにより、電源パターン１５とアース電極１８間に接地容量が形成され、この接地容量が各電源端子電極１０，１１に接続されることで、実装部品８に対するノイズ低減用のいわゆるパスコンの役割を果たすことになり、本来であれば各電源端子電極１０，１１の周辺に設けられていたコンデンサ素子を無くすることが出来るので、複合型電子部品をより小型化できるのである。
【００１５】
なお、この複合型電子部品の上面に設けられたアース電極１８の接地経路としては、多層配線基板７の下面に外部接続用アース電極１９を設け、多層配線基板７の内層部分に外部接続用アース電極１９とビアホール２０で接続された内層アース電極２１を設け、この内層アース電極２１の端部を多層配線基板７の側面に露出させ、この露出部分にアース電極１８を接続することで容易に確保できるのである。
【００１６】
これを実現する工法としては、例えば図２に示されるごとく、複数の多層配線基板７を多数個取りするための大判基板２２上に実装部品８を適宜実装し、ついで、その上面に大判絶縁体２３を載置する。そして、その表面に適宜電源パターン１５を選択的に形成する。次に大判誘電体２４を載置し、それらを一体化した後大判基板２２の下面側の一部分が残る状態でかつ内層アース電極２１が露出するようハーフダイシングし、その表面にアース電極１８を形成した後に個片に分割すれば実現することが出来るのである。
【００１７】
なお、先に述べた図１に示される電源パターン１５と電源端子電極１０，１１を接続するビアホール１４，１６は、通常Ａｇ系などの導電性の高い電極ペーストを用いて形成されるものであるが、このビアホール１４，１６が制御電圧を印加する経路を形成するものであるので、このビアホール１４，１６に抵抗成分を付加することで実装部品８に対するプルアップ抵抗やプルダウン抵抗をビアホール１４，１６内に形成することができるので、より複合型電子部品を小型化できるのである。
【００１８】
また、ビアホール１４，１６に抵抗成分を付加するにおいては、導電性の高い電極ペーストに抵抗成分を有するペーストを付加する、或いはビアホール１４，１６を抵抗成分を有するペーストで形成することで、自在に抵抗成分を付加することができるのである。
【００１９】
なお、上述した一実施形態における複合型電子部品では同期制御を必要とする２つの電源端子電極１０，１１に接続された実装部品８を多層配線基板７に１つだけ実装した構成を挙げて説明したが、本発明はこの実施形態に限定されるものではなく、特に図示はしていないが実装部品１０，１１に加えさらに多数の電源端子電極を有するようなものであって同期制御を必要とする電源端子電極間を接続する場合や、多層配線基板７に複数の実装部品８を実装し異なる実装部品において同期制御を必要とする電源端子電極間を接続する場合においても同様の作用・効果を奏するものである。
【産業上の利用可能性】
【００２０】
本発明にかかる複合型電子部品は、小型化できるという効果を有し、特にＷ−ＬＡＮ用カードや携帯電話などのように小型化が望まれる無線通信機器用途において有用である。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態における複合型電子部品を模式的に示す断面図
【図２】同複合型電子部品の製造方法を示す図
【図３】従来の複合型電子部品を模式的に示す断面図
【符号の説明】
【００２２】
７  多層配線基板
８  実装部品
９  回路電極
１０，１１  電源端子電極
１２  外部接続用電源端子
１３  絶縁体
１４，１６  ビアホール
１５  電源パターン
１８  アース電極
１９  外部接続用アース電極
２１  内層アース電極
【図１】
2005353790.tif 000003
【図２】
2005353790.tif 000004
【図３】
2005353790.tif 000005