(57)【要約】【課題】  半導体装置において逆接防止ダイオードを半導体回路と同一チップ内に設ける。【解決手段】  Ｐ基板６１とこのＰ基板６１上に形成された半導体層６３と、半導体層６３の所定領域に形成された半導体回路と、半導体層の所定領域とは異なる領域に形成されたダイオード３３を備える。ダイオード３３を構成するアノード領域は電源の正極端子に接続し、ダイオード３３を構成するカソード領域は半導体回路に接続する。そして、Ｐ基板６１と半導体層６３のダイオード３３が形成された領域との間が絶縁層６４を介して絶縁分離する。【選択図】        図３
2005353985.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
この半導体基板上に形成された半導体層と、
この半導体層の所定領域に形成された半導体回路と、
前記半導体層の前記所定領域とは異なる領域に形成されたダイオードと、を備え、
前記ダイオードを構成するアノード領域は電源の正極端子に接続され、前記ダイオードを構成するカソード領域は前記半導体回路に接続されており、
前記半導体基板と前記半導体層のダイオードが形成された領域との間が絶縁層を介して絶縁分離されていることを特徴とする半導体装置。
【請求項２】
前記カソード領域は、前記アノード領域と接合された第１の領域と、
前記半導体回路に接続され、前記アノード領域と前記第１の領域を隔てて形成された第２の領域によって構成され、
前記第２の領域は前記第１の領域よりも不純物濃度が高く形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板と、
この半導体基板上に形成された半導体層と、
この半導体層の所定領域に形成され、外部と通信を行う通信バス端子に接続された通信回路と、
前記半導体層の前記所定領域とは異なる領域に形成されたバス保護用のダイオードと、を備え、
前記ダイオードは、前記電源の負極端子に接続されるグランド端子と前記通信バス端子との間に配設されており、
前記半導体基板と前記半導体層のダイオードが形成された領域との間が絶縁層を介して絶縁分離されていることを特徴とする半導体装置。
【請求項４】
前記ダイオードは、互いのアノードが接続された第１、第２のツェナーダイオードを有し、第１のツェナーダイオードのカソードは前記通信バス端子に接続され、第２のツェナーダイオードのカソードは前記グランド端子に接続されたものであることを特徴とする請求項３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に形成された半導体領域に半導体回路を形成してなる半導体装置に関する。
【背景技術】
【０００２】
従来、この種の半導体装置としては、伝送路に接続された出力回路に、伝送路のアースへの短絡または電源供給部への短絡が生じた場合に出力回路を保護する保護回路を付加した半導体装置がある（例えば、特許文献１参照）。
【特許文献１】特許第３１７９０９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に記載の発明は、伝送路のアースへの短絡または電源供給部への短絡が生じた場合に出力回路を保護する構成となっているが、例えば、外来ノイズとして電源供給部の電圧よりも大きな電圧が伝送路に印加された場合については考慮されていない。
【０００４】
このような外来ノイズから出力回路を保護するものとしては、図５に示すような伝送路とアース間にバス保護ダイオードとしてのツェナーダイオード３４ａ、３４ｂが設けられた回路が知られている。
【０００５】
図５は、自動車等に備えられる電子制御装置（以下、ＥＣＵという）の回路の構成例を示したものである。ＥＣＵ２は、周辺ＩＣ３１、通信トランシーバ３２、ＭＰＵ４０等の各半導体装置、電源端子２１、グランド端子２２および通信バス端子２３を有している。そして、電源端子２１はバッテリー１の正極端子に、グランド端子２２はバッテリー１の負極端子に、それぞれ電源ケーブルによって接続されるようになっている。また、通信バス端子２３は通信バスに接続されるようになっている。
【０００６】
ＥＣＵ２の通信バス端子２３とグランド端子との間には、通信バス端子２３を介して外部から入力されるサージやノイズから通信トランシーバ３２を保護するため、互いのアノードが接続されたバス保護ダイオードとしてのツェナーダイオード３４ａ、３４ｂが設けられている。
【０００７】
そして、通信バス端子２３とグランド端子２２との間にサージやノイズ等によってツェナーダイオード３４ａ、３４ｂの各ツェナー電圧よりも大きな電位が印加されると、ツェナーダイオード３４ａまたはツェナーダイオード３４ｂに電流が流れ、通信トランシーバ３２を保護するようになっている。
【０００８】
一方、ＥＣＵ２の電源端子２１と各半導体装置の電源端子との間には、バッテリー１の正極端子と負極端子が誤って逆に接続された時に、各半導体装置のグランド端子から電源端子に流れようとする逆方向の電流をカットするため、ＥＣＵ２の電源端子２１と各半導体装置の電源端子との間に直列に逆接防止ダイオード３３が設けられている。
【０００９】
これらの逆接防止ダイオード３３やバス保護ダイオード３４ａ、３４ｂは、電子機器の小型化、部品点数の削減、組み立て工数の低減等の観点から、周辺ＩＣ３１や通信トランシーバ３２等と同一チップ内に形成されるのが望ましい。
【００１０】
しかし、逆接防止ダイオード３３やバス保護ダイオード３４ａ、３４ｂを、周辺ＩＣ３１や通信トランシーバ３２等と同一の半導体装置内に形成しようとした場合、ダイオードの形成に伴って生じる寄生ダイオードの影響によって、後述する各種問題が生じる。
【００１１】
図６を参照して、この寄生ダイオードについて説明する。図６は、半導体装置に形成されたダイオードの概略断面図を示したものである。Ｐ型半導体基板上にＮエピタキシャル領域６３が形成され、このＮエピタキシャル領域６３にアノード領域７０とカソード領域７１が形成されている。アノード領域７０にはアノード端子が接続され、カソード領域７１およびＮエピタキシャル領域６３にはカソード端子が接続されている。また、Ｐ型半導体基板６１は半導体装置のグランド端子と電気的に接続される。
【００１２】
このような構成において、Ｐ型半導体基板６１とＮ型エピタキシャル領域６３との接合部には、ＰＮ接合による寄生ダイオードが形成される。
【００１３】
そして、上記したように逆接防止ダイオード３３を周辺ＩＣ３１や通信トランシーバ３２等の半導体回路と同一チップ内に形成しようとした場合、例えば、図５に示すバッテリー１の正極端子と負極端子が誤って逆に接続されると、Ｐ型半導体基板６１にバッテリー１の正極端子の電位が印加され、上記した寄生ダイオードが順方向にバイアスされ、上記半導体回路のグランド端子から電源端子に流れる逆方向の電流をカットすることができないといった問題が生じる。
【００１４】
また、バス保護ダイオード３４ａ、３４ｂを周辺ＩＣ３１や通信トランシーバ３２等の通信回路と同一チップ内に形成しようとした場合、例えば、バッテリー１の負極端子とＥＣＵ２のグランド端子２２間の電源ケーブルが外れたり断線したりすると、周辺ＩＣ３１や通信トランシーバ３２からグランド端子２２を介してバッテリー１の負極端子に流れていた電流が流れなくなり、グランド端子２２の電位すなわちＰ型半導体基板６１の電位はフローティング状態となる。
【００１５】
そして、通信バス端子２３に接続された複数の通信トランシーバ５から電流の引き込みがあると、Ｐ型半導体基板６１の電位が上昇して上記した寄生ダイオードが順方向にバイアスされてしまい、図５の電流経路Ａに示す経路の電流が通信バスに流れ込んでしまう。このような通信バスへの電流の回り込みがあると、通信バス端子２３に接続された複数の通信トランシーバ５間の通信を妨害してしまうといった問題が生じる。
【００１６】
このため、逆接防止ダイオード３３は、半導体回路が形成された半導体装置の外部にディスクリート素子として設けられている。また、バス保護ダイオード３４ａ、３４ｂについても、通信回路が形成された半導体装置の外部にディスクリート素子として設けられている。
【００１７】
本発明は上記問題に鑑みたもので、半導体装置において逆接防止ダイオードを半導体回路と同一チップ内に設けることを目的とする。また、半導体装置においてバス保護ダイオードを通信回路と同一チップ内に設けることを他の目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するため、請求項１に記載の発明では、半導体基板と、この半導体基板上に形成された半導体層と、この半導体層の所定領域に形成された半導体回路と、前記半導体層の前記所定領域とは異なる領域に形成されたダイオードと、を備え、前記ダイオードを構成するアノード領域は電源の正極端子に接続され、前記ダイオードを構成するカソード領域は前記半導体回路に接続されており、前記半導体基板と前記半導体層のダイオードが形成された領域との間が絶縁層を介して絶縁分離されていることを特徴としている。
【００１９】
このように、半導体基板と前記半導体層のダイオードが形成された領域との間が絶縁層を介して絶縁分離されているので、ＰＮ接合による寄生ダイオードが形成されない。したがって、バッテリーの正極端子と負極端子が誤って逆に接続されても、寄生ダイオードを介して電流が流れるということがなくなり、半導体装置において逆接防止ダイオードを半導体回路と同一チップ内に設けることができる。
【００２０】
また、請求項２に記載の発明では、請求項１に記載の発明において、カソード領域は、アノード領域と接合された第１の領域と、半導体回路に接続され、アノード領域と第１の領域を隔てて形成された第２の領域によって構成され、第２の領域は第１の領域よりも不純物濃度が高く形成されていることを特徴としている。
【００２１】
このように、第２の領域は第１の領域よりも不純物濃度が高く形成されているので、カソード領域の第２の領域とアノード領域間が低抵抗となり、ダイオードは比較的大きな電流を流すことができる。
【００２２】
また、上記他の目的を達成するため、請求項３に記載の発明では、半導体基板と、この半導体基板上に形成された半導体層と、この半導体層の所定領域に形成され、外部と通信を行う通信バス端子に接続された通信回路と、前記半導体層の前記所定領域とは異なる領域に形成されたバス保護用のダイオードと、を備え、前記ダイオードは、前記電源の負極端子に接続されるグランド端子と前記通信バス端子との間に配設されており、前記半導体基板と前記半導体層のダイオードが形成された領域との間が絶縁層を介して絶縁分離されていることを特徴としている。
【００２３】
このように、半導体基板と前記半導体層のダイオードが形成された領域との間が絶縁層を介して絶縁分離されているので、ＰＮ接合による寄生ダイオードが形成されない。したがって、バッテリーの負極端子との接続が切断されても、寄生ダイオードを介して通信バス端子から外部に電流が流れるということがなくなり、半導体装置においてバス保護ダイオードを通信回路と同一チップ内に設けることができる。
【００２４】
請求項３に記載の発明におけるダイオードとしては、請求項４に記載の発明のように、互いのアノードが接続された第１、第２のツェナーダイオードを有し、第１のツェナーダイオードのカソードは通信バス端子に接続され、第２のツェナーダイオードのカソードはグランド端子に接続されたものとすることができる。
【発明を実施するための最良の形態】
【００２５】
本発明の一実施形態に係る半導体装置の全体の回路構成を図１に示す。半導体装置３０は、周辺ＩＣ３１、通信トランシーバ３２、逆接防止ダイオード３３、バス保護ダイオード３４ａ、３４ｂを有し、１チップで構成されている。なお、図１に示す回路構成は、図５に示した回路構成と比較して、逆接防止ダイオード３３およびバス保護ダイオード３４ａ、３４ｂが半導体装置３０に内蔵されている点が異なる。
【００２６】
ＥＣＵ２は、電源端子２１、グランド端子２２および通信バス端子２３を有し、電源端子２１にはバッテリー１の正極端子が接続され、グランド端子２２にはバッテリー１の負極端子が接続され、通信バス端子２３には通信バスを介して複数の通信トランシーバ５が接続される。
【００２７】
逆接防止ダイオード３３のアノードはＥＣＵ２の電源端子２１に接続され、逆接防止ダイオード３３のカソードは周辺ＩＣ３１、通信トランシーバ３２の各電源に接続されている。この逆接防止ダイオード３３は、バッテリー１の正極端子と負極端子が誤って逆に接続された時に、各半導体装置のグランド端子から電源端子に流れようとする逆方向の電流をカットする。
【００２８】
周辺ＩＣ３１は、逆接防止ダイオード３３を介して供給される電源から５Ｖ電圧を生成してＭＰＵ４０に供給するとともに、ＭＰＵ４０の書き込み、読み出し制御に応じた作動を行う。
【００２９】
通信回路を構成する通信トランシーバ３２は、ＭＰＵ４０から入力されるデータを通信バス端子２３に接続された通信バスを介して通信トランシーバ５へ送信するとともに、これらのトランシーバ５から受信したデータを受信してＭＰＵ４０へ出力する。このように、通信トランシーバ３２は、通信バス端子２３を介してシリアル通信バスに接続された複数の通信トランシーバ５と双方向の通信を行う。
【００３０】
バス保護ダイオード３４ａ、３４ｂは、それぞれツェナーダイオードによって構成されている。バス保護ダイオード３４ａ、３４ｂは、互いのアノードが接続され、通信バス端子２３とグランド端子２２との間に設けられている。バス保護ダイオード３４ａ、３４ｂは、通信バス端子２３とグランド端子２２との間の電位が所定の電位（バス保護ダイオード３４ａ、３４ｂのツェナー電位）よりも高くなると、バス保護ダイオード３４ａまたはバス保護ダイオード３４ｂに電流が流れ、通信バス端子２３とグランド端子２２との間にツェナー電位よりも高い電圧がかからないようになっている。
【００３１】
ＭＰＵ４０は、予め記憶されたプログラムに従って各種演算処理を行い、周辺ＩＣ３１および通信トランシーバ３２とデータの書き込み、読み出しを行う。
【００３２】
次に、半導体装置３０のデバイス構造について説明する。半導体装置３０は、周知のＳＯＩ（シリコンオンインシュレータ）基板を利用して構成される。
【００３３】
図２に、ＳＯＩ基板の概略断面構成を示す。図に示すように、Ｐ型半導体基板（以下、Ｐ基板という）６１にシリコン酸化膜による絶縁層６２を介して半導体層としてのＮエピタキシャル領域６３が形成されている。なお、Ｐ基板６１は、ＥＣＵ２のグランド端子２２と電気的に接続される。
【００３４】
周辺ＩＣ３１および通信トランシーバ３２は、パワーＭＯＳＦＥＴ、バイポーラトランジスタ、ダイオード、抵抗等、複数の素子によって構成される。このような周辺ＩＣ３１および通信トランシーバ３２からなる半導体回路は、逆接防止ダイオード３３、バス保護ダイオード３４ａ、３４ｂとともに、図２に示すＳＯＩ基板６０における半導体層としてのＮエピタキシャル領域６３のそれぞれの素子形成領域に形成される。
【００３５】
次に、図３を参照して、半導体装置３０における逆接防止ダイオード３３のデバイス構造について説明する。図３（ａ）は、半導体装置３０における逆接防止ダイオード３３の部分の概略平面図で、図３（ｂ）は、図３（ａ）のＢ−Ｂ線に沿った概略断面図である。
【００３６】
逆接防止ダイオード３３は、図３（ｂ）に示すようなＳＯＩ基板６０におけるＮエピタキシャル領域６３に形成される。
【００３７】
図３（ｂ）に示すように、Ｎエピタキシャル領域６３の表層部からＮエピタキシャル領域６３の厚さ方向に絶縁層６２に至るトレンチが形成され、このトレンチを熱酸化させることによって絶縁層６４が形成されている。この絶縁層６４は、図３（ａ）に示すように、Ｎエピタキシャル領域６３、ディープＮ＋領域６６およびＰ＋領域６７を囲むように形成される。このことにより、絶縁層６２、６４を介してＰ基板と電気的に完全に分離された島領域が形成される。
【００３８】
また、イオン注入および熱拡散処理によって、Ｎエピタキシャル領域６３に埋込Ｎ＋領域６５、ディープＮ＋領域６６、Ｐ＋領域６７が形成されている。なお、埋込Ｎ＋領域６５、ディープＮ＋領域６６およびＰ＋領域６７の不純物濃度は、Ｎエピタキシャル領域６３よりも高くなっている。また、Ｎエピタキシャル領域６３、埋込Ｎ＋領域６５およびディープＮ＋領域６６がカソード領域となり、Ｐ＋領域６７がアノード領域となる。
【００３９】
そして、アノード領域とカソード領域が形成されたＮエピタキシャル領域６３は、絶縁層６２、６４を介してＰ基板６１および周辺ＩＣ３１および通信トランシーバ３２が形成されたＮエピタキシャル領域６３と絶縁されている。
【００４０】
カソード領域において、ディープＮ＋領域６６の表層部にカソード電極６６ａが設けられ、このカソード電極６６ａは周辺ＩＣ３１および通信トランシーバ３２の各電源端子（図示せず）に接続されている。
【００４１】
また、Ｐ＋領域６７の表層部にアノード電極６６ａが設けられ、このアノード電極６６ａは外部から電源が供給される電源端子（図示せず）とワイヤボンディング等により接続されている。
【００４２】
バッテリー１の正極端子と負極端子が誤って逆に接続された場合、逆接防止ダイオード３３のカソード端子とアノード端子間には、バッテリー１の電圧と同程度の電圧が印加されることが考えられる。したがって、逆接防止ダイオード３３の逆方向電圧は、バッテリー１の電圧よりも大きくなるように、各領域の寸法、不純物濃度等が設定されている。
【００４３】
上記した構成によれば、Ｐ基板６１と半導体層としてのＮエピタキシャル領域６３との間に酸化シリコンによる絶縁層６２が形成されているので、ＰＮ接合による寄生ダイオードが形成されない。
【００４４】
したがって、バッテリー１の正極端子と負極端子が誤って逆に接続されたときに、寄生ダイオードを介して電流が流れることがなく、逆接防止ダイオード３３を半導体回路と同一チップ内に設けることができる。
【００４５】
また、埋込Ｎ＋領域６５およびディープＮ＋領域６６は、Ｐ＋領域６７とＮエピタキシャル領域６３を隔てて形成され、かつ、Ｎエピタキシャル領域６３よりも不純物濃度が高く形成されている。これにより、アノード領域としてのＰ＋領域６７とディープＮ＋領域６６との間が低抵抗となり、逆接防止ダイオード３３は比較的大きな電流を流すことができる。
【００４６】
次に、図４を参照して、半導体装置３０におけるバス保護ダイオード３４ａ、３４ｂのデバイス構造について説明する。なお、バス保護ダイオード３４ａとバス保護ダイオード３４ｂのデバイス構造は同一であるため、バス保護ダイオード３４ａのみについて説明する。図４は、半導体装置３０におけるバス保護ダイオード３４ａの部分の概略断面図である。
【００４７】
バス保護ダイオード３４ａは、図３に示した逆接防止ダイオード３３と同様に、ＳＯＩ基板６０におけるＮエピタキシャル領域６３に形成される。
【００４８】
図４に示すように、Ｎエピタキシャル領域６３の表層部からＮエピタキシャル領域６３の厚さ方向に絶縁層６２に至るトレンチが形成され、このトレンチを熱酸化させることによって絶縁層６４が形成されている。この絶縁層６４は、逆接防止ダイオード３３と同様に、Ｎエピタキシャル領域６３を囲むように形成される。このことにより、絶縁層６２、６４を介してＰ基板と電気的に完全に分離された島領域が形成される。
【００４９】
また、イオン注入および熱拡散処理によってＮエピタキシャル領域６３に、Ｐ＋領域６８、Ｎ＋領域６９およびコンタクト領域７０が形成されている。なお、Ｐ＋領域６８、Ｎエピタキシャル領域６３およびコンタクト領域７０がアノード領域となり、Ｎ＋領域６９がカソード領域となる。
【００５０】
一般的に、Ｎ−領域とＰ＋領域の接合によって構成されるツェナーダイオードは、ツェナー電圧が比較的大きくなるが、本実施形態におけるツェナーダイオードは、Ｐ＋領域６８とＮ＋領域６９の接合により、ツェナー電圧が小さくなるように構成されている。
【００５１】
また、Ｎ＋領域６９の表層部には、カソード電極（図示せず）が設けられ、このカソード電極はカソード端子とワイヤボンディング等により接続され、Ｎエピタキシャル領域６３およびＰ＋領域６８の各表層部には、アノード電極（図示せず）が設けられ、これらのアノード電極はアノード端子とワイヤボンディング等により接続される。
【００５２】
上記した構成によれば、Ｐ基板６１と半導体層としてのＮエピタキシャル領域６３との間に酸化シリコンによる絶縁層６２が形成されているので、ＰＮ接合による寄生ダイオードが形成されない。
【００５３】
したがって、例えば、図１に示したバッテリー１の負極端子とＥＣＵ２のグランド端子２２との間の接続が切断されたときに、寄生ダイオードを介して通信バスに電流が流れることがなく、バス保護ダイオード３４ａを通信回路と同一チップ内に設けることができる。
【００５４】
なお、周辺ＩＣ３１および通信トランシーバ３２は、複数の素子によって構成され、これらの素子も、逆接防止ダイオード３３、バス保護ダイオード３４ａ、３４ｂと同様に、絶縁層６２、６４によってそれぞれＰ基板６１と絶縁されている。
【００５５】
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づいて種々なる形態で実施することができる。
【００５６】
例えば、上記実施形態では、電源端子２３とグランド端子２２との間に、互いのアノードが接続されたツェナーダイオード３４ａ、３４ｂが直列に接続された例を示したが、例えば、電源端子２３にカソードが接続され、グランド端子２２にアノードが接続されたツェナーダイオードのみを設けてもよく、電源端子２３にアノードが接続され、グランド端子２２にカソードが接続されたツェナーダイオードのみを設けてもよい。
【００５７】
また、電源端子２３にカソードが接続され、グランド端子２２にアノードが接続されたツェナーダイオードと、電源端子２３にアノードが接続され、グランド端子２２にカソードが接続されたツェナーダイオードの両方を設けてもよい。
【００５８】
また、複数のツェナーダイオードの直列接続によってツェナーダイオード３４ａやツェナーダイオード３４ｂを構成してもよい。
【００５９】
また、上記実施形態では、バス保護ダイオードとしてツェナーダイオードを形成した例を示したが、ツェナーダイオードに限定されるものではなく、ツェナーダイオード以外のダイオードを形成してもよい。
【００６０】
また、上記実施形態において、絶縁層６２、６４は酸化膜分離工程を用いて形成することができるが、他に、例えば、誘電体によって絶縁する誘電体分離工程を用いて絶縁層を形成するようにしてもよい。
【００６１】
また、上記実施形態では、通信回路として双方向通信を行う通信トランシーバを例に示したが、送信回路や受信回路に適用してもよい。
【００６２】
また、上記実施形態における半導体装置２０は、自動車等に備えられるＥＣＵに搭載された例を示したが、ＥＣＵに限定されるものではなく、例えば、一般的な通信機器に搭載されてもよい。
【００６３】
また、上記実施形態では、予め絶縁層６２が形成されたＳＯＩ基板を用いた例を示したが、例えば、いわゆるＳＩＭＯＸ（Ｓｉｌｉｃｏｎ  ＩＭｐｌａｎｔｅｄ  ＯＸｉｄｅ）法を用いてウェハー内に酸化膜を形成してもよい。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施形態に係る半導体装置の全体の回路構成を示す図である。
【図２】ＳＯＩ基板の概略断面構成を示す図である。
【図３】半導体装置における逆接防止ダイオードのデバイス構造を説明するための図である。
【図４】半導体装置におけるバス保護ダイオードのデバイス構造を説明するための図である。
【図５】従来の電子制御装置の回路の構成例を示す図である。
【図６】寄生ダイオードを説明するための図である。
【符号の説明】
【００６５】
１…バッテリー、２…ＥＣＵ、５…通信ドライバー、３０…半導体装置、
３１…周辺ＩＣ、３２…通信トランシーバ、３３…逆接防止ダイオード、
３４ａ、３４ｂ…バス保護ダイオード、４０…ＭＰＵ、６０…ＳＯＩ基板、
６１…Ｐ基板、６２…シリコン酸化膜、６３…Ｎエピタキシャル領域、６４…絶縁層、
６５…埋込Ｎ＋領域、６６…ディープＮ＋領域、６７、６８…Ｐ＋領域、
６９…Ｎ＋領域。
【図１】
2005353985.tif 000003
【図２】
2005353985.tif 000004
【図３】
2005353985.tif 000005
【図４】
2005353985.tif 000006
【図５】
2005353985.tif 000007
【図６】
2005353985.tif 000008