(57)【要約】【課題】インパットダイオードのＰＮ接合端面の電界の緩和を容易にし、耐圧性の向上を図る。【解決手段】Ｐ型オーミックコンタクト電極６の直下には、硼化物層４からのホウ素の拡散により形成されたＰ型シリコンカーバイド低抵抗層５が設けられた構成となっており、抵抗値及びコンタクト抵抗の低減がなされ、抵抗による電力損失が小さく、動作効率の改善が図られると共に、Ｐ型オーミックコンタクト電極６直下より周辺のシート抵抗が大きいため、周辺部への電流が流れ難く、そのため、従来に比して耐圧が向上し、より大きな高周波出力が得られるものとなっている。【選択図】        図１
2005019768.tif 000002
【特許請求の範囲】
【請求項１】
低抵抗のＮ型シリコンカーバイド基板と不純物濃度が１×１０１６ｃｍ−３乃至１×１０１８ｃｍ−３のＮ型エピタキシャル層とから構成されてなるシリコンカーバイド基板を用意する工程と、
前記Ｎ型エピタキシャル層の表面に不純物をイオン注入してＰ型層を形成する工程と、
前記Ｐ型層の表面に高融点金属の硼化物を堆積させて、熱処理を行い、当該Ｐ型層表面に低抵抗層を形成する工程と、
前記堆積させた硼化物層表面にオーミック電極を形成し、当該オーミック電極をマスクとして前記硼化物層と低抵抗層を除去し、Ｐ型層を露出する工程と、
前記オーミック電極より大径のイオン注入用のマスクを用いて、前記露出したＰ型層表面から当該Ｐ型層と前記Ｎ型エピタキシャル層の界面より深く不純物イオンを注入して高抵抗層を形成する工程とからなることを特徴とするシリコンカーバイド半導体装置の製造方法。
【請求項２】
前記高融点金属の硼化物は、硼化モリブデン、硼化ニオブ、硼化チタンのいずれかであることを特徴とする請求項１記載のシリコンカーバイド半導体装置の製造方法。
【請求項３】
前記シリコンカーバイド基板表面に露出した前記Ｐ型層および前記高抵抗層表面をダイヤモンドによりコーティングしたことを特徴とする請求項１又は請求項２記載のシリコンカーバイド半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリコンカーバイド半導体装置の製造方法に係り、特に、耐圧の向上、量産における再現性の向上等を図ったシリコンカーバイドからなるインパッドダイオードの製造方法に関する。
【０００２】
【従来の技術】
インパットダイオードは、マイクロ波における負性抵抗を得るために、半導体中の衝突によるイオン化と走行時間効果を用いたいわゆる高周波デバイスの一つとして公知・周知となっており、従来、シリコンや砒化ガリウムを用いて研究開発が進められてきたものである。このようなインパッドダイオードに関しては、多くの半導体装置に関する著書にその詳細が記載されている（例えば、非特許文献１参照）。
例えば、インパットダイオードの代表的な構造を有する公知・周知のリード型ダイオードを例に、その動作原理を説明する。リード型ダイオードは、低抵抗のＮ型半導体基板上にキャリアの走行層となる低濃度の高抵抗層を形成した後、不純物濃度が１０１６ｃｍ−３台のＮ型半導体層と１０１９ｃｍ−３台のＰ型半導体層が積層された構造を有している。そして、このダイオードに逆方向電圧を印加すると、Ｎ型とＰ型の半導体接合からなるＰＮ接合部分において電界が最大となり、この電界がなだれ倍増が始まる臨界電界に達するとなだれ倍増が始まるものとなっている。そこで、臨界電界よりも小さな電界が発生する程度に直流電圧を印加すると共に、これに交流（高周波電界）を重畳するようにして、その高周波電界がなだれ倍増を起こす程度になり、なだれ倍増が始まると、なだれ領域で発生した正孔は速やかにＰ層に吸収され、電子は走行層へ入る。この電子は走行層の厚みと電子の飽和速度で定まる時間が経過した後、Ｎ型半導体基板に到着するが、このとき高周波電界がなだれ倍増を起こしたときの電界の位相と丁度１８０度回転していると、Ｎ型半導体基板に到着した電子はエネルギーを空間に吐き出す。すなわち、高周波が空間に放出されることとなる。
【０００３】
このようにマイクロ波を発生するインパットダイオードは、現在のところミリ波領域において最も高い連続発振出力電力を得ることができるが、周波数が高くなるにつれて素子を小さくしなければならず、大電力動作における温度上昇による出力の低下が問題になってくる。
一方シリコンカーバイドは、電子の飽和速度がシリコンの２倍、絶縁破壊電界が約１０倍と大きく、さらに、熱伝導率が３倍大きい物性値を有する。そのため、高周波で高出力の半導体素子の材料として有望視されている。
このようなシリコンカーバイドであるが、数年前まではその基板及びエピタキシャル膜の品質が悪く、ＰＮ接合を形成してもなだれ倍増現象を観測することができなかった。しかし、２０００年になりＶａｓｓｉｌｅｖｓｋｉらにより、市販のｐ＋／ｎ／ｎ＋エピ基板を用いたダイオードにおいて、アバランシェ開始電圧の温度係数が正である（アバラッシェ開始電圧が温度の上昇と共に大きくなる）ことが報告され（非特許文献２参照）、市販であっても良質なエピ基板が入手できることが示され、インパットダイオード開発への機運が高まった。
【０００４】
これまでに、Ｌ．Ｙｕａｎらにより、Ｎ型導電性基板上にｎ−／ｎ＋／ｐ＋層をエピタキシャル成長させたエピ基板を用いて、ドライエッチングによるメサ構造のインパットダイオードを試作して、マイクロ波の発振が報告されている（非特許文献３参照）。彼等は、試作したインパットダイオードを導波管に設置して、７．７５ＧＨｚでピーク出力１ｍＷの出力が得られたと報告している。また、Ｋ．Ｖａｓｓｉｌｅｖｓｋｉらは、Ｎ型導電性基板上にｎ−／ｐ＋層をエピタキシャル成長させたエピ基板を用いて、同様にメサ構造のインパットダイオードの動作を報告している（非特許文献４参照）。このように、近年のシリコンカーバイドのエピタキシャル技術の進展により、なだれ倍増を利用したインパットダイオードの実現可能性が増している。
【０００５】
ここで、上述のメサ構造は、公知・周知のものであるが、その構造について図５を参照しつつ概説すれば、Ｎ型シリコンカーバイド基板２１上にＮ型エピタキシャル層２２、Ｐ型シリコンカーバイド層２３が順次形成され、さらに、このＰ型シリコンカーバイド層２３の上にオーミック電極２４が形成される一方、別のシリコンカーバイド基板２１の他方の面側には、Ｎ型オーミック電極２５が設けられた構造となっているものである。
【０００６】
【非特許文献１】
Ｓ．Ｍ．ジィー著、南日康夫ほか訳、「半導体デバイス」、産業図書、１９８７年、ｐ．２３３−２６６
【非特許文献２】
Ｖａｓｓｉｌｅｖｓｋｉ、ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ．、２０００年、Ｖｏｌ  ２１、Ｎｏ．１０、ｐ．４８５
【非特許文献３】
Ｌ．Ｙｕａｎ、ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ．、２００１年、Ｖｏｌ  ２２、Ｎｏ．６、ｐ．２６６−２６８
【非特許文献４】
Ｋ．  Ｖａｓｓｉｌｅｖｓｋｉ、Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  Ｆｏｒｕｍ、２００２年、Ｖｏｌｓ．  ３８９−３９３、ｐ．１３５３−１３５８
【０００７】
【発明が解決しようとする課題】
しかしながら、上述のようなメサ構造をしたシリコンカーバイドのインパットダイオードでは、なだれ倍増がメサ周辺の一部で発生し、ダイオードの面内で一様にアバランシェ動作を実現させることができないという問題があった。
その理由としては、メサ側面の電界強度が半導体内部より強くなることが挙げられる。なぜなら、メサ構造のＰＮ接合端面（シリコンカーバイドの連続が途切れた箇所）では、表面の欠陥や電荷により空間電荷領域が形成され、その際、その空間電荷領域に生ずる電束は、空気中より誘電率が大きなシリコンカーバイド側に形成され、かつ、メサ表面の電界は半導体中の電界よりも大きくなるためである。このようなダイオードに逆方向の電圧を印加すると、シリコンカーバイドのメサ側面でＰＮ接合が露出している表面の電界が半導体内部よりも高くなり、そのため、インパットダイオード周辺の一部分でのみアバランシェ崩壊や放電が生じることとなる。このようなメサ周辺でのアバランシェ崩壊は、局所的にしか電流が流れないため、インパットダイオードとして動作したとしても、高出力化は期待できない。また、局所的に電流が流れるため、破壊に至り易く、信頼性が著しく低下する。
【０００８】
このような表面電界を緩和する手法としては、例えば、ベベリングと称されるメサの側面にテーパを形成する手法が公知・周知となっている（Ｂ．  Ｂａｌｉｇａ著、「Ｍｏｄｅｒｎ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅｓ」、Ｍａｌａｂａｒ、Ｆｌｏｒｏｄａ、Ｋｒｉｅｇｅｒ  Ｐｕｂｌｉｓｈｉｎｇ  Ｃｏｍｐａｎｙ、１９９２年、ｐ．１００−１１０）。
しかし、上述のようなテーパをメサの側面に形成しても、表面処理の精度によっては、表面電界が表面状態の影響を受けて、電界が緩和されないことがある。また、表面電界を半導体内部に比べて十分に小さく緩和するためには、テーパ角度が１０度以下の極めて穏やかなテーパに形成しなければならず、製造プロスセスが困難であるという問題がある。
【０００９】
本発明は、上記実状に鑑みてなされたもので、インパットダイオードのＰＮ接合端面の電界の緩和が容易になされ、耐圧に優れるシリコンカーバイドからなるインパッドダイオードの製造方法を提供するものである。
本発明の他の目的は、再現正が良く量産性に優れたシリコンカーバイドからなるインパッドダイオードの製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係るシリコンカーバイド半導体装置の製造方法は、
低抵抗のＮ型シリコンカーバイド基板と不純物濃度が１×１０１６ｃｍ−３乃至１×１０１８ｃｍ−３のＮ型エピタキシャル層とから構成されてなるシリコンカーバイド基板を用意する工程と、
前記Ｎ型エピタキシャル層の表面に不純物をイオン注入してＰ型層を形成する工程と、
前記Ｐ型層の表面に高融点金属の硼化物を堆積させて、熱処理を行い、当該Ｐ型層表面に低抵抗層を形成する工程と、
前記堆積させた硼化物層表面にオーミック電極を形成し、当該オーミック電極をマスクとして前記硼化物層と低抵抗層を除去し、Ｐ型層を露出する工程と、
前記オーミック電極より大径のイオン注入用のマスクを用いて、前記露出したＰ型層表面から当該Ｐ型層と前記Ｎ型エピタキシャル層の界面より深く不純物イオンを注入して高抵抗層を形成する工程とからなるものである。
【００１１】
かかる構成においては、高融点金属の硼化物を用いたキャップアニールを実施することで、熱処理による基板表面の荒れを抑制しつつ、Ｐ層の低抵抗層を形成することができ、それによってコンタクト抵抗率を低減し抵抗による高周波損失を小さくしたシリコンカーバイド半導体装置が提供されることとなるものである。さらに、かかる構成によるシリコンカーバイドからなるインパッドダイオードにおいて、アバランシェ倍増が生じた場合には、オーミック電極からダイオード周辺へ電流が拡がろうとすると、電極直下に比して周辺のシート抵抗が大きいために、ダイオード周辺部では電圧降下により電位が下がり、それによって、電流が周辺部へ流れ難くなり、その結果、周辺部における局所的ななだれ倍増が抑制され、耐圧が向上し、ダイオード面内での均一ななだれ倍増が可能なものとなる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図６を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に本発明の実施の形態におけるシリコンカーバイドからなるインパッドダイオードの構成について、図１を参照しつつ説明する。
本発明の実施の形態におけるシリコンカーバイド半導体装置としてのインパッドダイオードは、Ｎ型シリコンカーバイド基板１上にＮ型シリコンカーバイドによるエピタキシャル層２が積層され、このエピタキシャル層２のほぼ中央部において、Ｐ型シリコンカーバイド層３が形成されると共に、Ｐ型シリコンカーバイド層３の周囲には高抵抗アモルファス層７がエピタキシャル層２中に形成されている。そして、Ｐ型シリコンカーバイド層３上には、Ｐ型シリコンカーバイド低抵抗層５、硼化物層４が順に形成され、この硼化物層４上にＰ型オーミックコンタクト電極６が形成されたものとなっている。また、Ｎ型シリコンカーバイド基板１の反対側の面にはＮ型オーミック電極８が形成されたものとなっている。
【００１３】
次に、上記構成を有してなるシリコンカーバイドからなるインパッドダイオードの製造方法について、図２及び図３を参照しつつ説明する。
最初に、低抵抗のＮ型シリコンカーバイド基板１にＮ型で不純物濃度が３×１０１７ｃｍ−３、厚さ１．５μｍの炭化珪素のエピタキシャル層２をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成する（図２（ａ）参照）。次いで、ＰＮ接合を形成するために、アルミニウムのイオン注入を、加速電圧５０ｋｅＶでドーズ量９×１０１４ｃｍ−２、加速電圧１００ｋｅＶでドーズ量１．４×１０１５ｃｍ−２、加速電圧１８０ｋｅＶでドーズ量３×１０１５ｃｍ−２の順で行いＰ＋層からなるＰ型シリコンカーバイド層３を形成する（図２（ａ）参照）。このとき、基板温度を５００℃とする。また、ボロンをイオン注入してＰ型シリコンカーバイド層３を形成することもできる。
次に、Ｐ型シリコンカーバイド層３を活性化するため１７００℃の熱処理をアルゴン雰囲気で施す。この熱処理によって、シリコンカーバイド表面からシリコンが蒸発し、表面荒れが生ずるのを抑制するために、アニールキャップ材として融点が高く、さらにＰ型不純物とで構成される硼化物として硼化モリブデンをスパッタリングにより５０ｎｍ堆積させて、硼化物層４を形成する（図２（ｂ）参照）。ここで、硼化モリブデンの堆積の厚みが薄すぎるとキャップ材としての役割を果たさず、また逆に厚すぎるとシリコンカーバイドとの熱膨張係数や熱伝導率の差により、クラックが入ったり剥がれたりして、キャップ材としての役割を発揮できなくなるため、その厚みを適切な値に設定することが大切である。そして、硼化モリブデンの厚みが適正である場合には、キャップ材としての効果が発揮されて基板表面の荒れが抑制されることとなる。さらに、硼化モリブデンから過剰なホウ素がシリコンカーバイド基板へ拡散し、電極直下に低抵抗層となるＰ型シリコンカーバイド低抵抗層５が形成される（図２（ｃ）参照）。これによりＰ型のコンタクト抵抗率が小さくなり、さらに、オーミック電極が実現されることとなる。
【００１４】
次に、オーミック電極（アルミニウム）をリフトオフ法により形成し、その上にパッドとなる電極（チタン／白金／金）６を、蒸着とリフトオフ工程により形成する（図３（ａ）参照）。そして、このオーミック電極をエッチングマスクとして使用し、不要な硼化物層４とＰ型シリコンカーバイド低抵抗層５を除去する（図３（ｂ）参照）。
そして、電極６より半径で１０μｍ程度大きなインパッドダイオードの領域となる部位を形成するために、イオン注入用の酸化膜マスク（図示せず）をＰ型シリコンカーバイド層３上に形成する。
次いで、室温でバナジウムを、加速電圧７００ｋｅＶ、４００ｋｅＶ、３００ｋｅＶ、２００ｋｅＶ、１００ｋｅＶ、５００ｋｅＶの順で、それぞれドーズ量１．４×１０１４ｃｍ−２、１．７×１０１５ｃｍ−２、１．４×１０１５ｃｍ−２、１．８×１０１５ｃｍ−２、１．０×１０１５ｃｍ−２、１．２×１０１５ｃｍ−２でイオン注入し、高抵抗アモルファス層７を形成する（図３（ｃ）参照）。
最後に、Ｎ型シリコンカーバイド基板１の裏面にオーミック電極８を形成してシリコンカーバイドからなるインパッドダイオードが完成することとなる（図１参照）。
【００１５】
かかる構成のシリコンカーバイドからなるインパッドダイオードを動作させるには、Ｐ型オーミックコンタクト電極６に、Ｎ型オーミック電極８に対して負となるよう電圧を印加する。その結果、Ｎ型エピ層２とＰ型シリコンカーバイド層３の界面で電界が最大になり、この電界強度が、アバランシェ崩壊が起きる以上に大きくなるとキャリアが発生し、その中の電子がＮ型エピ層２の内部をＮ型シリコンカーバイド基板１へ向かって走行する。この際、外部回路に流れる誘導電流の流れとＰ型オーミックコンタクト電極６とＮ型オーミック電極８間に印加される電圧の位相が逆位相となるために、キャリアにおいて失われたエネルギーがマイクロ波となって放出されることとなる。
【００１６】
本発明の実施の形態におけるシリコンカーバイドからなるインパッドダイオードにおいては、Ｐ型オーミックコンタクト電極６直下のＰ層、すなわちＰ型シリコンカーバイド低抵抗層５の抵抗値が小さく、また、コンタクト抵抗が小さいため、抵抗による電力損失が小さく、効率改善がなされたものとなっている。また、アバランシェ倍増が生じたときは、Ｐ型オーミックコンタクト電極６からダイオード周辺に電流が拡がろうとすると、電極６直下より周辺のシート抵抗が大きいために、ダイオード周辺部では電圧降下により電位が低くなるために、電流が周辺部に流れ難くなり、ダイオード周辺での電流密度が減少し、ダイオード周辺の局所的な電流集中が抑制され、その結果、耐圧が向上することとなる。そのため、本発明の実施の形態におけるシリコンカーバイドからなるインパッドダイオードは、ダイオード内面で均一ななだれ倍増が可能となり、従来の、メサ構造に比してより多くのダイオード電流を流すことができ、より大きな高周波出力を得ることが可能となるものである。
【００１７】
本発明の実施の形態におけるシリコンカーバイドからなるインパッドダイオードにおいて、アバランシェ崩壊が生じた際の発光の様子を観察した。その結果、本発明のインパッドダイオードでは、ダイオード面内で均一に発光が観察され、周辺での電界が緩和され、アバランシェ崩壊がダイオード面内で均一に起きていることが確認できた。
また、本発明の実施の形態におけるシリコンカーバイドからなるインパッドダイオードでは、周辺が熱伝導の良いシリコンカーバイドで覆われているため、熱を水平方向（図１において紙面左右方向）へも逃がすことができ、放熱性に優れたものとなっている。
【００１８】
次に、本発明の実施の形態におけるシリコンカーバイドからなるインパッドダイオードの他の構成例について、図４を参照しつつ説明する。なお、図１に示された構成例における構成要素と同一の構成要素については同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明することとする。
図４に示された構成例は、熱の拡散効率の向上のためにシリコンカーバイドからなるインパッドダイオードの電極以外の表面を保護用の部材で覆うようにした点が、先の図１に示された構成例と異なるものである。
以下、具体的に説明すれば、図４に示された構成例において、高抵抗アモルファス層７の表面には、Ｐ型オーミックコンタクト電極６の部位を除いて、例えば、ＣＶＤ法によりダイヤモンドがコーティングされてダイヤモンド膜９が形成されたものとなっている。
【００１９】
かかる構成における製造手順について、特に、ダイヤモンド膜９の形成工程を中心に説明すれば、まず、予めインパットダイオードの上部のカソード電極であるＰ型オーミックコンタクト電極６の厚みを金メッキ等により先の図１に示された構成例のようにダイヤモンド膜９を有しない構成に比して３ミクロン程度に厚く形成し、その上にチタンを５０ｎｍ程度、さらに、白金層を１００ｎｍ程度順に堆積させる。
そして、ＣＶＤ法によりダイヤモンドをインパットダイオード表面に成長させる。なお、もともとシリコンカーバイドには、炭素が含まれているため、ダイヤモンドが成長し易く、さらに、密着性にも優れた熱伝導膜になるという利点がある。また。白金にもダイヤモンドが成長するため、Ｐ型オーミックコンタクト電極６上にもダイヤモンドの成長が可能である。
【００２０】
次に、レジストを全面に塗布して、酸素プラズマ・アッシングにより、Ｐ型オーミックコンタクト電極６が露出するまでレジスト及びダイヤモンド層９を後退エッチングさせることにより図５に示された構成のインパットダイオードが完成することとなる。なお、他の製造手順は、先の図１に示された構成例と基本的に同一であるので、ここでの再度の詳細な説明は省略することとする。
【００２１】
なお、上述の構成例においては、硼化物として硼化モリブデンを用いたが、これに限定される必要はなく、他に、硼化ニオブや硼化チタンを用いても好適である。
【００２２】
【発明の効果】
以上、述べたように、本発明によれば、硼化物を用いたキャップアニールを施し、熱処理による基板表面の荒れを抑制するようにし、Ｐ層の低抵抗層を形成するようにしたので、Ｐ層のコンタクト抵抗を小さくできるために損失が小さく、発振効率を改善することができるという効果を奏する。
また、オーミック電極周辺では電極直下よりＰ層のシート抵抗が大きいため、周辺部へ電流が流れ込もうとしても周辺部の電位が低くなるために、電流が流れ難くなり、インパッドダイオード周辺部での電流集中による破壊を抑圧することができるという効果を奏する。
さらに、ＰＮ接合の周辺にも熱伝導の良好なシリコンカーバイド層が位置する構成であるため、熱を面方向に容易に逃がすことができ、そのため、従来に比して、より放熱性に優れるという効果を奏する。
さらにまた、再現性が良く、製作容易で、しかも、大電力動作に適したインパッドダイオードを提供することができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるシリコンカーバイドからなるインパッドダイオードの構成を模式的に示す縦断面図である。
【図２】図１に示されたシリコンカーバイドからなるインパッドダイオードの製造工程の前半部分を模式的に示す模式図である。
【図３】図１に示されたシリコンカーバイドからなるインパッドダイオードの製造工程の後半部分を模式的に示す模式図である。
【図４】本発明の実施の形態におけるシリコンカーバイドからなるインパッドダイオードの他の構成例を模式的に示す縦断面図である。
【図５】従来のメサ構造を有してなるインパットダイオードの構成を模式的に示す縦断面図である。
【符号の説明】
１…Ｎ型シリコンカーバイド基板
２…エピタキシャル層
３…Ｐ型シリコンカーバイド層
４…硼化物層
５…Ｐ型シリコンカーバイド低抵抗層
６…Ｐ型オーミックコンタクト電極
７…高抵抗アモルファス層
８…Ｎ型オーミック電極
【図１】
2005019768.tif 000003
【図２】
2005019768.tif 000004
【図３】
2005019768.tif 000005
【図４】
2005019768.tif 000006
【図５】
2005019768.tif 000007