(57)【要約】【課題】素子の抵抗増加を回避して、高周波特性の向上および低消費電力化が達成可能である光素子およびその製造方法、ならびに前記光素子を含む光モジュールおよび光伝達装置を提供する。【解決手段】本発明の光素子１００は、底面２２０ａおよび側壁２２０ｂを有する凹部２２０が設けられた第１導電型の半導体基板１１０と、底面２２０ａ上に設けられた第１導電型のＤＢＲミラー層１０１と、ＤＢＲミラー層１０１の上方に設けられた第２導電型層１０３と、を含む。ＤＢＲミラー層１０１の端面１０１ａと側壁２２０ｂとが接合している。【選択図】        図１
2005019599.tif 000002
【特許請求の範囲】
【請求項１】
底面および側壁を有する凹部が設けられた第１導電型の半導体基板と、
前記底面上に設けられた第１導電型のＤＢＲミラー層と、
前記ＤＢＲミラー層の上方に設けられた第２導電型層と、を含み、
前記ＤＢＲミラー層の端面と前記側壁とが接合している、光素子。
【請求項２】
請求項１において、
さらに、前記ＤＢＲミラーと前記第２導電型層との間に設けられたノンドープ層を含む、光素子。
【請求項３】
請求項１または２において、
前記凹部の深さをｄ１とし、前記ＤＢＲミラー層の膜厚をｄ２としたとき、式（１）を満たす、光素子。
ｄ１≦ｄ２        式（１）
【請求項４】
請求項１ないし３のいずれかにおいて、
前記底面と前記側壁とのなす角がほぼ直角である、光素子。
【請求項５】
請求項１ないし４のいずれかにおいて、
前記半導体基板の表面のうち前記底面および前記側壁を除く領域上に、マスク層が設けられた、光素子。
【請求項６】
請求項１ないし５のいずれかにおいて、
前記半導体基板の裏面に設けられた第１電極と、
前記第２導電型層の上方に設けられた第２電極と、をさらに含む、光素子。
【請求項７】
請求項２ないし６のいずれかにおいて、
前記光素子は、受光素子であり、
前記ノンドープ層は光吸収層である、光素子。
【請求項８】
請求項２ないし６のいずれかにおいて、
前記光素子は、発光素子であり、
前記ノンドープ層は活性層である、光素子。
【請求項９】
請求項１ないし８のいずれかに記載の光素子と、光導波路とを含む、光モジュール。
【請求項１０】
請求項９に記載の光モジュールを含む、光伝達装置。
【請求項１１】
（ａ）底面および側壁を有する凹部を第１導電型の半導体基板に形成し、
（ｂ）後述する（ｃ）を行なう前に、前記半導体基板の表面のうち前記底面および前記側壁を除く領域上に、マスク層を形成し、
（ｃ）前記底面上に第１導電型のＤＢＲミラー層を形成し、その際前記ＤＢＲミラー層の端面と前記側壁とが接合するようにし、
（ｄ）前記ＤＢＲミラー層の上方に、第２導電型層を形成すること、を含む、光素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、少なくとも１つのＤＢＲミラー層を備えた光素子およびその製造方法、ならびに前記光素子を含む光モジュールおよび光伝達装置に関する。
【０００２】
【背景技術】
例えば面発光型半導体レーザ等の面発光型発光素子は、半導体基板に対して垂直方向に光を出射するデバイスである。また、例えばフォトダイオード等の受光素子には、受光面に対して垂直な方向から入射する光の強度に応じた電流を出力する受光デバイスがある（例えば、非特許文献１参照）。面発光型半導体レーザおよびフォトダイオードは、２次元的に多数の素子を集積化できるため、それぞれ発光素子および受光素子として、空間的に並列に情報を送信する並列光伝送システム、並列光インタコネクションなどに用いられる。
【０００３】
【非特許文献１】
エム．セリム．ウンル、外１名，「共振キャビテイ増幅光子装置」，アプライド  フィジックス  レヴューズ，アメリカン  インスティチュート  オブ  フィジックス，１９９５年７月１５日，第７８巻，第２号，ｐ．６０７−６３９（Ｍ．Ｓｅｌｉｍ．ｎｌｕ，ｅｔ  ａｌ，  Ｒｅｓｏｎａｎｔ  ｃａｖｉｔｙ  ｅｎｈａｎｃｅｄ  ｐｈｏｔｏｎｉｃ  ｄｅｖｉｃｅｓ，  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｒｅｖｉｅｗｓ，  Ａｍｅｒｉｃａｎ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｐｈｙｓｉｃｓ，  ６０７−６３９，  ７８（２），  Ｊｕｌｙ  １５，  １９９５）
【０００４】
【発明が解決しようとする課題】
面発光型半導体レーザは一般に共振器を含み、２つのＤＢＲミラー層で活性層を挟んだ構造を有する。また、フォトダイオードにおいても、受光効率を向上させるために、光吸収層の下方にＤＢＲミラー層が設けられることがある。これらの光素子では、半導体基板の表面および裏面にそれぞれ電極が形成されることが多い。このように、半導体基板の表面および裏面にそれぞれの電極を形成する構造においては、ＤＢＲミラー層に垂直な方向に電流が流れる。しかしながら、ＤＢＲミラー層は一般に、バンド構造が異なる半導体層を交互に積層させて形成するため、２種の半導体の界面に形成されるバンド不連続により、素子の抵抗が増大する傾向がある。
【０００５】
本発明の目的は、素子の抵抗増加を回避して、高周波特性の向上および低消費電力化が達成可能である光素子およびその製造方法を提供することにある。
【０００６】
また、本発明の目的は、前記光素子を含む光モジュールおよび光伝達装置を提供することにある。
【０００７】
【課題を解決するための手段】
（光素子）
本発明の光素子は、
底面および側壁を有する凹部が設けられた第１導電型の半導体基板と、
前記底面上に設けられた第１導電型のＤＢＲミラー層と、
前記ＤＢＲミラー層の上方に設けられた第２導電型層と、を含み、
前記ＤＢＲミラー層の端面と前記側壁とが接合している。
【０００８】
本発明の光素子によれば、前記ＤＢＲミラー層の端面と前記側壁とが接合しているため、駆動時に、前記半導体基板と垂直方向だけでなく、前記半導体基板と平行方向にも電流を流すことができる。すなわち、本発明の光素子によれば、前記ＤＢＲミラー層の端面と前記側壁とが接合しているため、駆動時に、前記半導体基板から、前記底面と前記ＤＢＲミラー層との接合部分を介して、前記ＤＢＲミラー層へと電流が流れ込むだけでなく、前記半導体基板から、前記側壁と前記ＤＢＲミラー層との接合部分を介して、前記ＤＢＲミラー層へと電流が流れ込む。これにより、素子抵抗を低減することができるため、素子の高周波特性の向上および低消費電力化を図ることができる。
【０００９】
本出願において、「半導体基板と垂直方向」とは、前記半導体基板の表面と垂直な方向のことをいい、言い換えれば、前記ＤＢＲミラー層および前記第２導電型層の積層方向でもある。また、「半導体基板の表面」とは、前記半導体基板のうち前記ＤＢＲミラー層や前記第２導電型層が設置されている側の面をいう。一方、「半導体基板の裏面」とは、前記半導体基板の表面と反対側の面をいう。
【００１０】
本発明の光素子は、以下の態様（１）〜（５）をとることができる。
【００１１】
（１）さらに、前記ＤＢＲミラーと前記第２導電型層との間に設けられたノンドープ層を含むことができる。
【００１２】
この場合、本発明の光素子は受光素子であり、前記ノンドープ層は光吸収層であることができる。
【００１３】
また、この場合、本発明の光素子は発光素子であり、前記ノンドープ層は活性層であることができる。
【００１４】
（２）前記凹部の深さをｄ１とし、前記ＤＢＲミラー層の膜厚をｄ２としたとき、式（１）を満たすことができる。
【００１５】
ｄ１≦ｄ２        式（１）
（３）前記底面と前記側壁とのなす角がほぼ直角であることができる。
【００１６】
（４）前記半導体基板の表面のうち前記底面および前記側壁を除く領域上に、マスク層を設けることができる。
【００１７】
（５）前記半導体基板の裏面に設けられた第１電極と、
前記第２導電型層の上方に設けられた第２電極と、をさらに含むことができる。
【００１８】
（光モジュール・光伝達装置）
本発明の光モジュールは、前記光素子と、光導波路とを含む。また、本発明の光伝達装置は、前記光モジュールを含む。
【００１９】
（光素子の製造方法）
本発明の光素子の製造方法は、
（ａ）底面および側壁を有する凹部を第１導電型の半導体基板に形成し、
（ｂ）後述する（ｃ）を行なう前に、前記半導体基板の表面のうち前記底面および前記側壁を除く領域上に、マスク層を形成し、
（ｃ）前記底面上に第１導電型のＤＢＲミラー層を形成し、その際前記ＤＢＲミラー層の端面と前記側壁とが接合するようにし、
（ｄ）前記ＤＢＲミラー層の上方に、第２導電型層を形成すること、を含む。
【００２０】
本発明の光素子の製造方法によれば、素子抵抗が低減され、高周波特性の向上および低消費電力化が達成可能な光素子を簡便な方法で製造することができる。また、前記ＤＢＲミラー層等をエピタキシャル成長にて形成する場合、前記ＤＢＲミラー層等を形成したい部分にのみ、該ＤＢＲミラー層等を形成することができる。このため、簡便な方法にて所望の領域に前記ＤＢＲミラー層を形成することができ、かつ、材料の節約によるコスト低減を図ることができる。
【００２１】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００２２】
［第１の実施の形態］
１．光素子の構造
図１は、本発明を適用した第１の実施の形態に係る光素子１００を模式的に示す断面図である。図２は、図１に示す光素子１００を模式的に示す平面図である。図１は、図２のＡ−Ａ線における断面を示す図である。図６は、図１に示す光素子１００の動作を模式的に示す断面図である。図７は、図１に示す光素子１００において、凹部２２０の側壁２２０ｂとＤＢＲミラー層１０１の端面１０１ａとの接合部分の拡大模式図である。
【００２３】
本実施の形態の光素子１００は、図１および図２に示すように、半導体基板１１０と、ＤＢＲミラー層１０１と、第２導電型層１０３とを含む。本実施の形態では、第１導電型をｎ型、第２導電型をｐ型とする。すなわち、半導体基板１１０は第１導電型（ｎ型）であり、第２導電型層１０３は第２導電型（ｐ型）である。また、本実施の形態の光素子１００においては、第２導電型層１０３はコンタクト層である。
【００２４】
半導体基板１１０には凹部２２０が設けられている。凹部２２０は図３に示すように、底面２２０ａおよび側壁２２０ｂから構成されている。また、本実施の形態の光素子１００においては、図１および図２に示すように、底面２２０ａが円形であり、底面２２０ａと側壁２２０ｂとのなす角がほぼ直角である場合を示す。
【００２５】
ＤＢＲミラー層１０１は、凹部２２０の底面２２０ａ上に設けられている。このＤＢＲミラー層１０１は、少なくとも一部が凹部２２０内に形成されている。具体的には、図７に示すように、ＤＢＲミラー層１０１の端面１０１ａと、凹部２２０の側壁２２０ｂとが接合している。ここで、凹部２２０の深さをｄ１とし、ＤＢＲミラー層１０１の膜厚をｄ２としたとき、次の式（１）を満たす（図１参照）。
【００２６】
ｄ１≦ｄ２        式（１）
ｄ１＞ｄ２である場合、ＤＢＲミラー層１０１の上に形成されたノンドープ層１０２（後述する）の少なくとも一部が、凹部２２０内に形成されることとなる。この場合、ノンドープ層１０２の端面と、凹部２２０の側壁２２０ｂとが接触することになる。すなわち、ノンドープ層１０２の端面と、導電性である半導体基板１１０とが接触することとなり、この接触部分においてリーク電流が生じたり、所望の電界分布が得られなくなるおそれがある。本実施の形態においては、図１に示すように、凹部２２０の深さｄ１と、ＤＢＲミラー層１０１の膜厚ｄ２とが等しい場合を示す。
【００２７】
さらに、ＤＢＲミラー層１０１と第２導電型層１０３との間には、ノンドープ層１０２が設けられている。本実施の形態の光素子１００においては、ノンドープ層１０２はＤＢＲミラー層１０１の上に設けられている。本実施の形態の光素子１００は受光素子（フォトダイオード）であり、ノンドープ層１０２は光吸収層である。あるいは、図示しないが、本発明の光素子が発光素子である場合、ノンドープ層１０２は活性層である。
【００２８】
また、図１および図２に示すように、この光素子１００には柱状部１３０が設けられている。この柱状部１３０は凹部２２０の底面２２０ａ上に設けられている。柱状部１３０の一部は凹部２２０内に埋め込まれている。本実施の形態の光素子１００においては、この柱状部１３０は、ＤＢＲミラー層１０１、ノンドープ層１０２および第２導電型層１０３から構成されている。図１に示すように、柱状部１３０のうちＤＢＲミラー層１０１が凹部２２０内に埋め込まれており、ノンドープ層１０２および第２導電型層１０３は半導体基板１１０の表面１１０ａよりも上に突出している。なお、本実施の形態においては、図２に示すように、柱状部１３０が円柱状である場合を示しているが、柱状部１３０の断面形状はこれに限定されるわけではない。
【００２９】
例えば、半導体基板１１０は第１導電型（ｎ型）のＧａＡｓ基板であり、ＤＢＲミラー層１０１は第１導電型（ｎ型）の反射型多層膜ミラーであり、ノンドープ層１０２は不純物がドーピングされていないＧａＡｓからなり、第２導電型層１０３は第２導電型（ｐ型）のＧａＡｓからなる。ＤＢＲミラー層１０１は分布反射型多層膜ミラーであり、図７に示すように、例えばＡｌ０．９Ｇａ０．１Ａｓからなる第１ミラー層１０１ｘと、Ａｌ０．１Ｇａ０．９Ａｓからなる第２ミラー層１０１ｙとが交互に２５ペア積層されている。なお、ＤＢＲミラー層１０１、光吸収層１０２および第２導電型層１０３を構成する各層の組成や層数はこれに限定されるわけではない。
【００３０】
柱状部１３０の上面１３０ａは、光学面１０８を含む。この光素子１００では、この光学面１０８は光の入射面であり、この光学面１０８に光が入射する。なお、光素子が発光素子である場合、光学面は光の出射面であり、光学面から光が出射する。また、この光素子１００においては、柱状部１３０の上面１３０ａのうち第２電極１０７（後述する）で覆われていない部分（開口部１１２）が設けられている。この光素子１００においては、柱状部１３０の上面１３０ａのうち開口部１１２の底面が光学面１０８である。
【００３１】
したがって、光学面１０８から第２導電型層１０３に入射した光は、第２導電型層１０３内を伝搬した後ノンドープ層１０２に入射する。第２導電型層１０３は、例えばＣがドーピングされることによりｐ型にされ、ＤＢＲミラー層１０１は、例えばＳｉがドーピングされることによりｎ型にされている。したがって、第２導電型層１０３、不純物がドーピングされていないノンドープ層１０２、およびＤＢＲミラー層１０１により、ｐｉｎダイオードが形成される。第２導電型層１０３は、第２電極１０７とのオーミック接触をとることができる程度のキャリア密度を有する。
【００３２】
また、図示しないが、光学面１０８上にレンズを設けてもよい。この場合、例えばインクジェットヘッドを用いて、熱または光等のエネルギーを付与することにより硬化する液体材料（例えば紫外線硬化型樹脂や熱硬化型樹脂の前駆体）を光学面１０８上に着弾させた後この液体材料を硬化させることにより、光学面１０８上にレンズを設けることができる。また、この場合、開口部１１２が設けられているので、光学面１０８上にレンズを安定した状態で設置することができる。レンズを形成するために用いられる紫外線硬化型樹脂としては、例えば紫外線硬化型のアクリル系樹脂およびエポキシ系樹脂が挙げられる。また、熱硬化型樹脂としては、熱硬化型のポリイミド系樹脂等が例示できる。
【００３３】
紫外線硬化型樹脂の前駆体は、短時間の紫外線照射によって硬化する。このため、熱工程など素子に対するダメージを与えやすい工程を経ずに硬化させることができる。このため、紫外線硬化型樹脂の前駆体を用いてレンズを形成する場合、光素子１００へ与える影響を少なくすることができる。
【００３４】
また、図示しないが、柱状部１３０のうち半導体基板１１０の表面１１０ａよりも上方に突出している部分（本実施の形態ではノンドープ層１０２および第２導電型層１０３）の周囲を絶縁層で覆ってもよい。この場合、絶縁層はポリイミド樹脂、フッ素系樹脂、アクリル樹脂、またはエポキシ樹脂等の樹脂で形成することができ、特に、加工の容易性や絶縁性の観点から、ポリイミド樹脂またはフッ素系樹脂であるのが望ましい。
【００３５】
第２電極１０７は、例えばＡｕとＺｎの合金とＡｕとの積層膜からなる。
【００３６】
さらに、半導体基板１１０の裏面１１０ｂには、第１電極１０９が形成されている。すなわち、この光素子１００では、柱状部１３０の上面１３０ａ（第２導電型層１０３の上面）で第２電極１０７と接合し、かつ、半導体基板１１０の裏面１１０ｂで第１電極１０９と接合している。第１電極１０９は、例えばＡｕとＧｅの合金とＮｉとＡｕとの積層膜からなる。
【００３７】
第１および第２電極１０９，１０７を形成するための材料は、前述したものに限定されるわけではなく、例えばＴｉやＰｔなどの金属やこれらの合金などが利用可能である。
【００３８】
なお、本発明の光素子は受光素子に限定されるわけではない。本発明の光素子は面発光型半導体レーザや半導体発光ダイオード等の発光素子にも適用することができる。本発明を例えば面発光型半導体レーザに適用する場合、前述したように、ノンドープ層は活性層として機能し、ノンドープ層の上方に第２導電型のＤＢＲミラー層を設けることができる。このことは、後述する他の実施形態においても同様に適用される。
【００３９】
２．光素子の動作
本実施の形態の光素子１００の一般的な動作を以下に示す。ここでは、第１導電型がｎ型であり、第２導電型がｐ型である場合を示す。なお、下記の光素子の駆動方法は一例であり、本発明の趣旨を逸脱しない限り、種々の変更が可能である。
【００４０】
まず、光学面１０８に所定波長の光が入射する。この入射光によって、光吸収層であるノンドープ層１０２において、光励起が生じ、電子および正孔が生じる。そして素子外部から印加された電界により、電子はＤＢＲミラー層１０１を通じて第１電極１０９に、正孔は第２導電型層１０３を通じて第２電極１０７にそれぞれ移動する。その結果、ＤＢＲミラー層１０１から第２導電型層１０３の方向に電流が流れる。この際、図６に示すように、半導体基板１１０と垂直方向（半導体基板１１０からＤＢＲミラー層１０１の方向）に電流が流れるだけでなく（矢印Ａ方向）、半導体基板１１０と平行方向（矢印Ｂ方向）に電流が流れる。すなわち、図６の矢印Ａで示すように、半導体基板１１０から、凹部２２０の底面２２０ａとＤＢＲミラー層１０１との接合部分を介して、ＤＢＲミラー層１０１へと電流が流れるだけでなく、図６の矢印Ｂに示すように、半導体基板１１０から、凹部２２０の側壁２２０ｂとＤＢＲミラー層１０１の端面１０１ａとの接合部分（図７参照）を介して、ＤＢＲミラー層１０１へと電流が流れる。
【００４１】
３．光素子の製造方法
次に、本発明を適用した第１の実施の形態に係る光素子１００の製造方法の一例について、図３〜図５を用いて説明する。図３〜図５は、図１および図２に示す本実施の形態の光素子１００の一製造工程を模式的に示す断面図であり、それぞれ図１に示す断面に対応している。
【００４２】
（１）まず、ｎ型ＧａＡｓからなる半導体基板１１０に凹部２２０を形成する（図３参照）。凹部２２０は底面２２０ａおよび側壁２２０ｂから構成される。本実施の形態においては、凹部２２０の底面２２０ａと側壁２２０ｂとがほぼ直角になるように形成する。凹部２２０の形成方法は特に限定されないが、半導体基板１１０の材質ならびに凹部２２０の形状および大きさによって種々選択することができる。
【００４３】
また、凹部２２０の深さｄ１が、後述する工程において形成するＤＢＲミラー層１０１の膜厚ｄ２より小さくなるように凹部２２０を形成するのが望ましい。本実施の形態においては、凹部２２０の深さｄ１を、後述する工程において形成するＤＢＲミラー層１０１の膜厚ｄ２と等しく形成する。
【００４４】
（２）次いで、凹部２２０の底面２２０ａ上に、ＤＢＲミラー層１０１、ノンドープ層１０２および第２導電型層１０３を順に積層する（図４参照）。図４に示すように、半導体基板１１０には凹部２２０が形成されている。
【００４５】
本実施の形態においては、組成を変調させながらエピタキシャル成長により、各層を底面２２０ａ上に形成する場合について説明する。この場合、底面２２０ａと側壁２２０ｂとのなす角がほぼ直角であることにより、エピタキシャル成長によって底面２２０ａ上にＤＢＲミラー層１０１を形成する際に、底面２２０ａと垂直な方向にこれらの層を均一な膜厚に形成することができる。底面２２０ａと側壁２２０ｂとのなす角が直角ではない場合、エピタキシャル成長の際に凹部の側壁２２０ｂにエピタキシャル成長に使用される材料が堆積してしまい、ＤＢＲミラー層１０１を均一な膜厚に形成することが困難である場合がある。
【００４６】
また、凹部２２０の底面２２０ａ上、ならびに凹部２２０を有する半導体基板１１０の表面１１０ａ上にそれぞれ、ＤＢＲミラー層１０１、ノンドープ層１０２および第２導電型層１０３が形成されることにより、凹部３２０が形成される。
【００４７】
エピタキシャル成長を行なう際の温度は、成長方法や原料、半導体基板１１０の種類、あるいは形成する層の組成、厚さ、およびキャリア密度によって適宜決定されるが、一般に、４５０℃〜８００℃であるのが好ましい。また、エピタキシャル成長を行なう際の所要時間も、温度と同様に適宜決定される。また、エピタキシャル成長させる方法としては、有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ−Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法や、ＭＢＥ法（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、あるいはＬＰＥ法（Ｌｉｑｕｉｄ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）を用いることができる。
【００４８】
なお、ＤＢＲミラー層１０１にはＳｉを導入してｎ型とし、第２導電型層１０３にはＣを導入しｐ型とする。
【００４９】
続いて、第２導電型層１０３のうち凹部２２０の底面２２０ａの直上に位置する部分に、フォトレジスト（図示せず）を塗布した後、公知のフォトリソグラフィ法により該フォトレジストをパターニングする。これにより、所定のパターンのレジスト層Ｒ１を形成する（図５参照）。すなわち、このレジスト層Ｒ１は凹部３２０の底面上にのみ形成される。
【００５０】
（３）次いで、レジスト層Ｒ１をマスクとして、例えばドライエッチング法により、第２導電型層１０３、ノンドープ層１０２およびＤＢＲミラー層１０１をエッチングすることにより、柱状の半導体堆積体（柱状部）１３０を形成する（図５参照）。その後、レジスト層Ｒ１を除去する。
【００５１】
（４）次に、第２電極１０７および第１電極１０９、および光学面１０８が形成される（図１および図２参照）。
【００５２】
まず、第２電極１０７および第１電極１０９を形成する前に、必要に応じて、プラズマ処理法等を用いて、柱状部１３０の上面１３０ａ（図５参照）を洗浄する。これにより、より安定した特性の素子を形成することができる。続いて、例えば真空蒸着法により、柱状部１３０の上面１３０ａ上に、例えばＡｕとＺｎの合金とＡｕとの積層膜（図示せず）を形成した後、リフトオフ法により、柱状部１３０の上面１３０ａに、前記積層膜が形成されていない部分（開口部１１２）を形成する。これにより、この開口部１１２の底面が光学面１０８となる。なお、前記工程において、リフトオフ法のかわりに、ドライエッチング法を用いることもできる。
【００５３】
また、半導体基板１１０の裏面１１０ｂ上に、例えば真空蒸着法により、例えばＡｕとＧｅの合金とＮｉとＡｕとの積層膜（図示せず）を形成する。次いで、アニール処理する。これにより、オーミックコンタクトを形成する。アニール処理の温度は電極材料に依存する。本実施形態で用いた電極材料の場合は、通常４００℃前後で行なう。以上の工程により、第２電極１０７および第１電極１０９が形成される（図１および図２参照）。
【００５４】
４．作用効果
本実施の形態に係る光素子１００は、以下に示す作用および効果を有する。
【００５５】
図７に示すように、ＤＢＲミラー層１０１の端面１０１ａと、凹部２２０の側壁２２０ｂとが接合している。この構成によれば、この光素子１００について、第１電極１０９と第２電極１０７との間に電圧を印加する場合、半導体基板１１０と垂直な方向だけでなく、半導体基板１１０と平行方向にも電流が流れる。具体的には、図６の矢印Ａに示すように、半導体基板１１０から、凹部２２０の底面２２０ａとＤＢＲミラー層１０１との接合部分を介して、ＤＢＲミラー層１０１へと電流が流れるだけでなく、図６の矢印Ｂに示すように、半導体基板１１０から、凹部２２０の側壁２２０ｂとＤＢＲミラー層１０１の端面１０１ａとの接合部分を介して、ＤＢＲミラー層１０１へと電流が流れる。これにより、素子抵抗を低減させることができるため、高周波特性を向上させることができ、かつ低消費電力化を図ることができる。
【００５６】
［第２の実施の形態］
１．光素子の構造
図８は、本発明を適用した第２の実施の形態に係る光素子２００を模式的に示す断面図である。図９は、図８に示す光素子２００を模式的に示す平面図である。図８は、図９のＡ−Ａ線における断面を示す図である。なお、本実施の形態においては、第１の実施の形態と同様に、光素子２００が受光素子（フォトダイオード）である場合について説明する。
【００５７】
本実施の形態の光素子２００は、図８および図９に示すように、半導体基板１１０の表面１１０ａのうち凹部２２０の底面２２０ａおよび側壁２２０ｂを除く領域上に、マスク層２１０が形成されている点以外は、第１の実施の形態の光素子１００と同様の構成を有する。本実施の形態の光素子２００において、第１の実施の形態の光素子１００と同様の構成を有する箇所には同一の符号を付して、詳しい説明を省略する。
【００５８】
マスク層２１０は、本実施の形態の光素子２００の製造工程（後述する）において、エピタキシャル成長により、凹部２２０の底面２２０ａ上に柱状部１３０を形成する際に、半導体基板１１０の表面１１０ａのうち凹部２２０の底面２２０ａおよび側壁２２０ｂを除く領域上にエピタキシャル層が形成されるのを防止する機能を有する。このマスク層２１０は、エピタキシャル層の形成を防止することができるのであれば、その材質は特に限定されない。例えば、成膜および除去が容易であるという観点から、マスク層２１０は、例えば酸化シリコン層、窒化シリコン層または酸化窒化シリコン層であることが望ましい。
【００５９】
なお、図８に示す光素子２００においては、第１電極１０９が半導体基板１１０の裏面１１０ｂに形成されているが、代わりに、マスク層２１０を除去した後、第１電極１０９を半導体基板１１０の表面１１０ａに形成することもできる。この場合、マスク層２１０を除去すれば半導体基板１１０の表面１１０ａが即座に露出するため、第１電極１０９を容易に設置することができる。
【００６０】
２．光素子の動作
本実施の形態の光素子２００の動作は、第１の実施の形態の光素子１００と基本的に同様であるため、詳しい説明は省略する。
【００６１】
３．光素子の製造方法
次に、本発明を適用した第２の実施の形態に係る光素子２００の製造方法の一例について、図１０および図１１を用いて説明する。図１０および図１１は、図８および図９に示す本実施の形態の光素子２００の一製造工程を模式的に示す断面図であり、それぞれ図８に示す断面に対応している。
【００６２】
（１）まず、ｎ型ＧａＡｓからなる半導体基板１１０に凹部２２０を形成する（図１０参照）。凹部２２０の形成方法は、第１の実施の形態で説明した方法と同様であるため、詳しい説明は省略する。
【００６３】
（２）次いで、半導体基板１１０の表面１１０ａのうち凹部２２０の底面２２０ａおよび側壁２２０ｂを除く領域上に、マスク層２１０を形成する（図１０参照）。マスク層２１０の形成方法は特に限定されない。例えば、マスク層２１０が酸化シリコン層である場合、ＣＶＤ法によって、半導体基板１１０上に酸化シリコン層（図示せず）を形成した後、公知のフォトリソグラフィ工程により、半導体基板１１０の表面１１０ａのうち凹部２２０以外の領域にレジスト層（図示せず）を形成する。このレジスト層をマスクとして、公知のフォトリソグラフィ法を用いて前記酸化シリコン層をパターニングすることにより、凹部２２０の底面２２０ａおよび側壁２２０ｂに形成された酸化シリコン層を除去する。次いで、前記レジスト層を除去する。これにより、図１０に示すように、半導体基板１１０の表面１１０ａのうち凹部２２０以外の領域上にマスク層２１０を形成することができる。
【００６４】
（３）次いで、エピタキシャル成長により、凹部２２０の底面２２０ａ上に、エピタキシャル層（ＤＢＲミラー層１０１、ノンドープ層１０２、および第２導電型層１０３）を形成する（図１１参照）。ここで、マスク層２１０が、半導体基板１１０の表面１１０ａのうち凹部２２０以外の領域上に形成されているため、凹部２２０の底面２２０ａ上にのみ前記エピタキシャル層が形成される。なお、この後、マスク層２１０を除去してもよい。
【００６５】
（４）次いで、第１電極１０９および第２電極１０７を形成する（図８参照）。この電極形成工程は第１の実施の形態と同様であるため、詳しい説明は省略する。
以上により、本実施の形態の光素子２００が得られる（図８および図９参照）。
【００６６】
４．作用効果
本実施の形態に係る光素子２００およびその製造方法は、第１の実施の形態に係る光素子１００およびその製造方法と実質的に同じ作用および効果を有する。さらに、本実施の形態に係る光素子２００の製造方法は、以下に示す作用および効果を有する。
【００６７】
マスク層２１０が、半導体基板１１０の表面１１０ａのうち凹部２２０以外の領域上に形成されている状態で、エピタキシャル成長によりエピタキシャル層（ＤＢＲミラー層１０１、ノンドープ層１０２および第２導電型層１０３）が形成される。すなわち、半導体基板１１０の表面１１０ａのうち凹部２２０以外の領域上にはエピタキシャル層が形成されない。すなわち、エピタキシャル層を形成したい箇所にのみエピタキシャル層を形成することができるため、製造工程の簡素化を図ることができ、かつ材料の節約により低コスト化を図ることができる。
【００６８】
（第３の実施の形態）
図１２は、本発明を適用した第３の実施の形態の光モジュールを模式的に示す図である。この光モジュールは、第１の実施の形態の光素子１００（図１参照）と、半導体チップ２０と、光ファイバ３０とを含む。なお、本実施の形態の光モジュールにおいて、第１の実施の形態の光素子１００のかわりに、第２の実施の形態の光素子２００または本発明を適用した発光素子を用いた場合でも、同様の作用および効果を奏することができる。このことは、後述する第４および第５の実施形態においても同様である。
【００６９】
１．光モジュールの構造
光素子１００は、光ファイバ３０の端面３０ａから出射される光を吸収する。この光素子１００は、光ファイバ３０の端面３０ａとの相対的な位置が固定された状態となっている。具体的には、光素子１００の光学面１０８が光ファイバ３０の端面３０ａと対向している。
【００７０】
半導体チップ２０は、光素子１００を駆動するために設置されている。すなわち、半導体チップ２０には、光素子１００を駆動するための回路が内蔵されている。半導体チップ２０には、内部の回路に電気的に接続された複数の電極（またはパッド）２２が形成されている。電極２２が形成された面に、少なくとも一つの電極２２と電気的に接続した配線パターン２４が形成されることが好ましい。
【００７１】
半導体チップ２０と光素子１００とは電気的に接続されている。例えば、配線パターン１４と、半導体チップ２０上に形成された配線パターン２４とが電気的に接続されている。この配線パターン１４は、光素子１００の第２電極１０７と電気的に接続されている。配線パターン１４と配線パターン２４との接続には、ワイヤなどを使用してもよいが、図１２に示すように、ろう材の一例であるハンダ２６などによる金属接合や異方性導電材料（膜）を介して、配線パターン１４と配線パターン２４とを接合してもよい。この場合、光素子１００は、半導体チップ２０に対してフェースダウン実装される。こうすることで、ハンダ２６によって、電気的な接続を行えるのみならず、光素子１００と半導体チップ２０とを固定することができる。
【００７２】
また、光素子１００の第１電極１０９と配線パターン２４とが電気的に接続されている。接続には、ワイヤ２７を使用したり、導電ペーストを用いて第１電極１０９と配線パターン２４とを電気的に接続してもよい。
【００７３】
光素子１００と半導体チップ２０との間に、アンダーフィル材４０を設けてもよい。アンダーフィル材４０が光素子１００の光学面１０８を覆うときには、アンダーフィル材４０は透明であることが好ましい。アンダーフィル材４０は、光素子１００と半導体チップ２０との電気的な接続部分を覆って保護するとともに、光素子１００および半導体チップ２０の表面も保護する。さらに、アンダーフィル材４０は、光素子１００および半導体チップ２０の接合状態を保持する。
【００７４】
半導体チップ２０には、穴（例えば貫通穴）２８が形成されていてもよい。穴２８には光ファイバ３０が挿入される。穴２８は、内部の回路を避けて、電極２２が形成された面からその反対側の面に至るまで形成されている。穴２８の少なくとも一方の開口端部には、テーパ２９が形成されていることが好ましい。テーパ２９を形成することで、穴２８に光ファイバ３０を挿入しやすくなる。
【００７５】
半導体チップ２０は、基板４２に取り付けられていてもよい。詳しくは、半導体チップ２０は、接着剤４４を介して基板４２に貼り付けられていてもよい。基板４２には、穴４６が形成されている。穴４６は、半導体チップ２０の穴２８と連通する位置に形成されている。半導体チップ２０と基板４２とを接着する接着剤４４は、２つの穴２８、４６の連通を妨げないように、これらを塞がないように設けられる。基板４２の穴４６は、半導体チップ２０とは反対側の方向に内径が大きくなるように、テーパが付された形状になっている。これにより、光ファイバ３０を挿入しやすくなっている。
【００７６】
基板４２は、樹脂、ガラスまたはセラミックなどの絶縁性を有する材料から形成されてもよいが、金属などの導電性を有する材料から形成されてもよい。基板４２が導電性の材料からなるときには、少なくとも半導体チップ２０が取り付けられる面に、絶縁膜４３を形成することが好ましい。なお、以下の実施の形態でも、基板４２として同様の材料を用いることができる。
【００７７】
また、基板４２は、高い熱伝導性を有することが好ましい。これによれば、基板４２が、光素子１００および半導体チップ２０の少なくとも一方の熱の発散を促進する。この場合、基板４２はヒートシンクまたはヒートスプレッダである。本実施の形態では、半導体チップ２０が基板４２に接着されているので、直接的には半導体チップ２０を冷却することができる。なお、半導体チップ２０と基板４２とを接着する接着剤４４は、熱伝導性を有することが好ましい。さらに、半導体チップ２０が冷却されるので、半導体チップ２０に接合された光素子１００も冷却される。
【００７８】
基板４２には、配線パターン４８が設けられている。また、基板４２には、外部端子５０が設けられている。本実施の形態では、外部端子５０はリードである。基板４２に形成された配線パターン４８は、例えばワイヤ５２を介して、半導体チップ２０の電極２２、半導体チップ２０上に形成された配線パターン２４、光素子１００の第１電極１０９および第２電極１０７のうち、少なくとも一つと電気的に接続される。また、配線パターン４８は、外部端子５０と電気的に接続されてもよい。
【００７９】
光ファイバ３０は、半導体チップ２０の穴２８に挿入されている。また、光ファイバ３０は、基板４２の穴４６にも挿通されている。穴４６は、半導体チップ２０の穴２８に向けて徐々に内径が小さくなっており、半導体チップ２０とは反対側の面では、穴４６の開口の内径は、光ファイバ３０よりも大きくなっている。光ファイバ３０と穴４６の内面との間の隙間は、樹脂などの充填材５４で埋めることが好ましい。充填材５４は、光ファイバ３０を固定して抜け止めを図る機能も有する。
【００８０】
また、本実施の形態の光モジュールにおいては、光素子１００および半導体チップ２０が樹脂５６で封止されている。樹脂５６は、光素子１００と半導体チップ２０との電気的な接続部分や、半導体チップ２０と基板４２に形成された配線パターン４８との電気的な接続部分も封止する。
【００８１】
（第４の実施の形態）
図１３は、本発明を適用した第４の実施の形態の光伝達装置を示す図である。光伝達装置９０は、コンピュータ、ディスプレイ、記憶装置、プリンタ等の電子機器９２を相互に接続するものである。電子機器９２は、情報通信機器であってもよい。光伝達装置９０は、ケーブル９４の両端にプラグ９６が設けられたものであってもよい。ケーブル９４は、光ファイバ３０（図１２参照）を含む。プラグ９６は、光素子１００および半導体チップ２０を内蔵する。なお、光ファイバ３０はケーブル９４に内蔵され、光素子１００および半導体チップ２０はプラグ９６に内蔵されているため、図１３には図示されていない。光ファイバ３０と光素子１００との取り付け状態は、第３の実施の形態にて説明した通りである。
【００８２】
光ファイバ３０の一方の端部には、第１の実施の形態の光素子１００が設けられており、光ファイバ３０の他方の端部には、発光素子（図示せず）が設けられている。この光素子１００は受光素子であり、入力された光信号を電気信号に変換した後、この電気信号を一方の電子機器９２に入力する。一方、電子機器９２から出力された電気信号は、発光素子によって光信号に変換される。この光信号は光ファイバ３０を伝わり、受光素子である光素子１００に入力される。
【００８３】
以上説明したように、本実施の形態の光伝達装置９０によれば、光信号によって、電子機器９２間の情報伝達を行うことができる。なお、本実施の形態において、前記発光素子として、本発明を適用した発光素子を用いてもよい。
【００８４】
（第５の実施の形態）
図１４は、本発明を適用した第５の実施の形態の光伝達装置の使用形態を示す図である。光伝達装置９０は、電子機器８０間に接続されている。電子機器８０として、液晶表示モニターまたはディジタル対応のＣＲＴ（金融、通信販売、医療、教育の分野で使用されることがある。）、液晶プロジェクタ、プラズマディスプレイパネル（ＰＤＰ）、ディジタルＴＶ、小売店のレジ（ＰＯＳ（Ｐｏｉｎｔ  ｏｆ  Ｓａｌｅ  Ｓｃａｎｎｉｎｇ）用）、ビデオ、チューナー、ゲーム装置、プリンタ等が挙げられる。
【００８５】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【００８６】
例えば、上記実施の形態において、各半導体層におけるｐ型とｎ型とを入れ替えても本発明の趣旨を逸脱するものではない。また、上記実施の形態では、柱状部を一つ有する光素子について説明したが、基板面内で柱状部が複数個設けられていても本発明の形態は損なわれない。例えば、複数の光素子がアレイ化されている場合でも、同様の作用および効果を有する。
【００８７】
また、上記実施の形態では、ＡｌＧａＡｓ系の光素子について説明したが、その他の材料系、例えば、Ｓｉ系、ＧａＩｎＰ系、ＺｎＳＳｅ系、ＩｎＧａＮ系、ＡｌＧａＮ系、ＩｎＧａＡｓ系、ＧａＩｎＮＡｓ系、ＧａＡｓＳｂ系の半導体材料を用いることも可能である。
【００８８】
［実施例］
本実施例の光素子および比較例の光素子９００について、それぞれ所定波長の光を光学面に入射させ、第１電極と第２電極との間に所定の電圧を印加した場合において、第１電極と第２電極との間に流れる電流を測定した。本実施例の光素子および比較例の光素子９００について、それぞれ第１電極と第２電極との間に印加した電圧と、第１電極と第２電極との間に流れる電流値との関係を図１６に示す。
【００８９】
本実施例の光素子は、第１の実施の形態の光素子１００と同様の構成を有する（図１および図２参照）。すなわち、半導体基板１１０は、厚さ３５０μｍのｎ型ＧａＡｓ基板であり、ＤＢＲミラー層１０１は、ｎ型反射型多層膜ミラーであり、ノンドープ層１０２は、不純物がドーピングされていない膜厚０．５μｍのＧａＡｓからなり、第２導電型層１０３は、膜厚０．１μｍのｐ型ＧａＡｓからなる。ＤＢＲミラー層１０１は、Ａｌ０．９Ｇａ０．１Ａｓからなる膜厚６９．７ｎｍの第１ミラー層１０１ｘと、Ａｌ０．１Ｇａ０．９Ａｓからなる膜厚５９．７ｎｍの第２ミラー層１０１ｙとが交互に２５ペア積層されている。また、第２導電型層１０３は、濃度が２×１０１９ｃｍ−３のＣがドーピングされることによりｐ型にされ、ＤＢＲミラー層１０１は、濃度が２×１０１８ｃｍ−３のＳｉがドーピングされることによりｎ型にされている。また、第２電極１０７は、膜厚１００ｎｍのＡｕとＺｎの合金と膜厚２００ｎｍのＡｕとの積層膜からなり、第１電極１０９は、膜厚の１００ｎｍのＡｕとＧｅの合金と膜厚２０ｎｍのＮｉと膜厚２００ｎｍのＡｕとの積層膜からなる。また、柱状部１３０の断面の直径は１００μｍであり、光学面１０８の直径は８０μｍである。
【００９０】
一方、比較例の光素子９００には、半導体基板１１０に凹部２２０が設けられておらず、半導体基板９１０の表面９１０ａ上に柱状部９３０が設けられている点以外は、本実施例の光素子と同様の構成を有する。すなわち、比較例の光素子９００において、半導体基板９１０、ＤＢＲミラー層９０１、ノンドープ層９０２、第２導電型層９０３、第１電極９０９、および第２電極９０７の膜厚および材質は、本実施例の光素子の半導体基板１１０、ＤＢＲミラー層１０１、ノンドープ層１０２、第２導電型層１０３、第１電極１０９、および第２電極１０７と同様である。
【００９１】
図１６によれば、本実施例の光素子は、比較例の光素子９００と比較して、素子抵抗が低い。本実施例の光素子においてこのような効果が得られた理由としては、図６の矢印Ｂに示すように、半導体基板１１０から、凹部２２０の側壁２２０ｂとＤＢＲミラー層１０１の端面１０１ａとの接合部分を介して、ＤＢＲミラー層１０１へと電流が流れることにより、素子抵抗が低減したためであると推測される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る光素子を模式的に示す断面図である。
【図２】図１に示す光素子を模式的に示す平面図である。
【図３】図１に示す光素子の一製造工程を模式的に示す断面図である。
【図４】図１に示す光素子の一製造工程を模式的に示す断面図である。
【図５】図１に示す光素子の一製造工程を模式的に示す断面図である。
【図６】図１に示す光素子の動作を模式的に示す断面図である。
【図７】図１に示す光素子において、凹部の側壁とＤＢＲミラー層の端面との接合部分の拡大模式図である。
【図８】本発明の第２の実施の形態に係る光素子を模式的に示す断面図である。
【図９】図８に示す光素子を模式的に示す平面図である。
【図１０】図９に示す光素子の一製造工程を模式的に示す断面図である。
【図１１】図９に示す光素子の一製造工程を模式的に示す断面図である。
【図１２】本発明の第３の実施の形態に係る光モジュールを模式的に示す断面図である。
【図１３】本発明の第３の実施の形態に係る光伝達装置を模式的に示す図である。
【図１４】本発明の第４の実施の形態に係る光伝達装置の使用形態を模式的に示す図である。
【図１５】一般的な光素子の一例（比較例）を模式的に示す断面図である。
【図１６】本発明の第１の実施の形態の光素子および比較例の光素子をそれぞれ動作させた場合における電流−電圧特性を示す図である。
【符号の説明】
１４，２４，４８  配線パターン、  ２０  半導体チップ、  ２２  電極、  ２６  ハンダ、  ２７，５２  ワイヤ、  ２８，４６  穴、  ２９  テーパ、  ３０  光ファイバ、  ３０ａ  光ファイバの端面、  ４０  アンダーフィル材、  ４２  基板、  ４３  絶縁膜、  ４４  接着剤、  ５０  外部端子、  ５４  充填材、  ５６  樹脂、  ８０，９２  電子機器、  ９０  光伝達装置、  ９４  ケーブル、  ９６  プラグ、  １００，２００  光素子、  １０１  ＤＢＲミラー層、  １０１ａ  ＤＢＲミラー層の端面、１０１ｘ  第１ミラー層、  １０１ｙ  第２ミラー層、  １０２  ノンドープ層、  １０３  第２導電型層、  １０７  第２電極、  １０８  光学面、  １０９  第１電極、  １１０  半導体基板、  １１０ａ  半導体基板の表面、  １１０ｂ  半導体基板の裏面、  １１２  開口部、  １３０  柱状部、  ２１０  マスク層、  ２２０  凹部、  ２２０ａ凹部の底面、  ２２０ｂ  凹部の側壁、  ｄ１  凹部の深さ、  ｄ２  ＤＢＲミラー層の膜厚、  Ｒ１  レジスト層
【図１】
2005019599.tif 000003
【図２】
2005019599.tif 000004
【図３】
2005019599.tif 000005
【図４】
2005019599.tif 000006
【図５】
2005019599.tif 000007
【図６】
2005019599.tif 000008
【図７】
2005019599.tif 000009
【図８】
2005019599.tif 000010
【図９】
2005019599.tif 000011
【図１０】
2005019599.tif 000012
【図１１】
2005019599.tif 000013
【図１２】
2005019599.tif 000014
【図１３】
2005019599.tif 000015
【図１４】
2005019599.tif 000016
【図１５】
2005019599.tif 000017
【図１６】
2005019599.tif 000018