(57)【要約】【課題】ノズル数が増加しても波形なまりを効果的に改善することができ、広帯域、高スリューレイトなインクジェットヘッドの駆動回路を提供する。【解決手段】インクジェットヘッドの駆動回路を構成する電力増幅回路１１１は、エミッタ接地増幅回路として機能する差動増幅回路を備え、これを構成するトランジスタＱ１１、Ｑ１２に、ミラー効果補償用トランジスタＱ１３、Ｑ１４が各々カスコード接続されている。また、エミッタ接地増幅回路として機能するトランジスタＱ２にも、ミラー効果補償用トランジスタＱ２３が接続されている。これによりミラー効果が補償され、周波数特性が改善される。【選択図】        図２
2005035001.tif 000002
【特許請求の範囲】
【請求項１】
ノズルから吐出するインクを充填する圧力発生室に対応して設けられた圧電アクチュエータに供給すべき駆動波形信号を増幅して前記圧電アクチュエータに出力する電力増幅回路を備えたインクジェットヘッドの駆動回路において、
前記電力増幅回路のミラー効果を有する増幅回路に、前記ミラー効果を補償するための補償回路をカスコード接続したことを特徴とするインクジェットヘッドの駆動回路。
【請求項２】
前記電力増幅回路は、入力された電源電圧を昇圧する電源昇圧回路をさらに備えたことを特徴とする請求項１記載のインクジェットヘッドの駆動回路。
【請求項３】
前記電力増幅回路は、入力された前記駆動波形信号を増幅するための前段増幅回路をさらに設けたことを特徴とする請求項１又は請求項２記載のインクジェットヘッドの駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はインクジェットヘッドの駆動回路に係り、特に、圧電アクチュエータを用いて微小インク滴を吐出することにより高品質なカラー画像記録を行うインクジェットヘッドの駆動回路に関する。
【０００２】
【従来の技術】
近年、インクジェットプリンタの駆動回路においては、高速・多ノズル・微小滴が要求されている。その微小滴を、ノズルから吐出する制御方式として、圧電アクチュエータの印加電圧波形を制御し、滴径をコントロールする滴径変調方式が用いられている。
【０００３】
しかしながら、圧電アクチュエータは容量性の素子（ピエゾ）で構成されるため、インクジェットヘッドの駆動回路からアクチュエータまでの配線抵抗との間でローパスフィルタが構成され、駆動波形がなまる（高周波特性が阻害される）、という問題があった。
【０００４】
上記問題を解決するものとして、特許文献１には、１つの圧電アクチュエータを１個の電力増幅回路で駆動し、ヘッドキャリッジ上に電力増幅回路を設ける技術が開示されている。この技術によれば、インクジェットヘッドの駆動回路からアクチュエータまでの配線抵抗を減らすことができるため、駆動波形がなまるのを改善することができる。
【０００５】
また、特許文献２には、圧電アクチュエータの端子電圧をフィードバックし、波形なまりを補償する技術が提案されている。
【０００６】
【特許文献１】
特開平９−１７４８８３号公報
【特許文献２】
特開２００２−２１０９５８号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に記載された技術では、電力増幅回路をヘッドキャリッジ上に構成するため、ノズル数の増加と共に回路数も増加し、ヘッドキャリッジの重量が増大し、高速動作が困難になる、という問題があった。
【０００８】
また、上記特許文献２に記載された技術では、ノズル数が増加した場合、容量性負荷も増加するため、上記のように圧電アクチュエータの端子電圧をフィードバックして波形なまりを補償するだけでは限界があり、効果的に波形なまりを改善できない場合がある、という問題があった。
【０００９】
本発明は、上記問題点を解決すべく成されたものであり、ノズル数が増加しても波形なまりを効果的に改善することができ、広帯域、高スリューレイトなインクジェットヘッドの駆動回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、ノズルから吐出するインクを充填する圧力発生室に対応して設けられた圧電アクチュエータに供給すべき駆動波形信号を増幅して前記圧電アクチュエータに出力する電力増幅回路を備えたインクジェットヘッドの駆動回路において、前記電力増幅回路のミラー効果を有する増幅回路に、前記ミラー効果を補償するための補償回路をカスコード接続したことを特徴とする。
【００１１】
この発明によれば、圧電アクチュエータに供給すべき駆動波形信号を増幅して圧電アクチュエータに出力する電力増幅回路を備えている。この電力増幅回路は、例えば差動増幅回路や電圧増幅回路、電流増幅回路等を含んで構成される。そして、差動増幅回路や電圧増幅回路では、エミッタ接地増幅回路が用いられる場合があるが、このようなエミッタ接地増幅回路はミラー効果、すなわち高周波特性が劣化する効果を有する。そこで、本発明では、ミラー効果を補償するための補償回路、すなわちミラー効果をなくすための補償回路を、ミラー効果を有する増幅回路にカスコード接続した構成としている。
【００１２】
このように、ミラー効果を有する増幅回路に、ミラー効果を補償する補償回路をカスコード接続することにより、増幅回路の入力容量を少なくすることができ、高周波特性が劣化するのを防ぐことができる。従って、圧電アクチュエータの駆動波形のなまりを防ぐことができる。
【００１３】
ところで、入力された駆動波形信号が増幅され、出力電圧が電源電圧付近まで上昇すると、ミラー効果を有するエミッタ接地増幅回路のエミッタ−コレクタ間の電圧が小さくなり、コレクタ容量が増加して高周波特性が劣化する場合がある。
【００１４】
そこで、請求項２にも記載したように、前記電力増幅回路は、入力された電源電圧を昇圧する電源昇圧回路をさらに備えた構成としてもよい。
【００１５】
この発明によれば、入力された電源電圧が電源昇圧回路によって昇圧されるため、ミラー効果を有するエミッタ接地増幅回路のエミッタ−コレクタ間の電圧が小さくなるのを防ぐことができる。このため、コレクタ容量が増加せず、高周波特性が劣化するのを防ぐことができる。
【００１６】
また、電力増幅回路の増幅率（ゲイン）が大きいほど、周波数特性は劣化する。そこで、請求項３にも記載したように、前記電力増幅回路は、入力された前記駆動波形信号を増幅するための前段増幅回路をさらに設けた構成としてもよい。
【００１７】
この発明によれば、入力された駆動波形信号を増幅するための前段増幅回路をさらに設けた構成としたため、後段の増幅回路の増幅率を小さくすることができる。すなわち、前段増幅回路の増幅率と後段の増幅回路の増幅率との積が、電力増幅回路全体で必要な増幅率となるようにする。このように、必要な増幅率を複数の増幅回路で分割することにより、周波数特性を改善することができる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１９】
（第１実施形態）
図１には、本実施形態に係るインクジェットヘッド駆動回路１０の概略構成図を示した。
【００２０】
画像メモリ１４は、シリアルプリンタで印刷する１行分のカラー画像データが記憶されている。画像メモリ１４に記憶されるカラー画像データは、データ送信回路１５で直列データ変換され、キャリッジ上に配置された中継基板１２に実装されたデータ受信回路１６に送られ並列データに戻された後、レベルシフト回路１７でｎ個のトランスファゲート１２２１〜１２２ｎ（以下、総称する場合はトランスファゲート１２２という）動作可能な電圧に変換される。
【００２１】
ここで、制御基板１１と中継基板１２が物理的に離れており両者を接続するケーブルが必要となるが、制御基板１１と中継基板１２間のデータ転送で直列データを用いているのは、このケーブルを通過させる信号の数を削減するためである。
【００２２】
波形発生回路１１６は、所定の理想波形を発生する回路である。波形発生回路１１６の出力電圧Ｖｉ１は電力増幅回路１１１の非反転入力端子に入力される。ケーブル１３は、抵抗値Ｒ０の抵抗を有し、通常、この抵抗値は、０．５〜１［Ω］程度の値である。配線１１４は、中継基板１２に実装されたトランスファゲート１２２の入力から制御基板１１への帰還線である。抵抗１１２、１１３は、電力増幅回路１１１の入力電圧Ｖｉ１と出力電圧Ｖｏの増幅率を決定するものであり、低周波域での増幅率Ｇは、次の（１）式で与えられる。
【００２３】
【数１】
2005035001.tif 000003
【００２４】
このように、制御基板１１と中継基板１２の間では、トランスファゲート１２２の入力から制御基板１１への負帰還を掛ける構成で接続されているため、電力増幅回路１１１の出力インピーダンスは、トランスファゲート１２２１〜１２２ｎに対応して設けられた圧電アクチュエータ１２１１〜１２１ｎ（以下、総称する場合は圧電アクチュエータ１２１という）の負荷インピーダンスに比べて十分小さい値である。また、トランスファゲート１２２のオン時の抵抗は十分小さいので、圧電アクチュエータ１２１の端子電圧はトランスファゲート１２２の入力電圧Ｖｉ３と同じと考えてよい。  なお、圧電アクチュエータ１２１１〜１２１ｎは、インクジェットヘッドのノズルから吐出するインクを充填する圧力発生室に対応して設けられる。圧電アクチュエータに印加する電圧をコントロールすることにより、圧力発生室を伸縮させ、インクを吸引、吐出させることができる。
【００２５】
ところで、中継基板１２からトランスファーゲート１２２の入力の負帰還を掛けない構成のときは、波形発生回路１１６の出力電圧Ｖｉ１と圧電アクチュエータ１２１の端子電圧Ｖ３の増幅率は、次の（２）式で与えられる。
【００２６】
【数２】
2005035001.tif 000004
【００２７】
ここで、Ｇは（１）式に示す低周波域での増幅率、Ａは電力増幅回路１１１の裸の増幅率、Ｈ（ｊω）はケーブル１３の配線抵抗Ｒ０と圧電アクチュエータ１２１１〜１２１ｎの全静電容量Ｃで形成される低域通過フィルタの伝達関数であり、次の（３）式で与えられる。
【００２８】
【数３】
2005035001.tif 000005
【００２９】
ここで、ωは理論波形の周波数成分ｆに対して次の（４）式で与えられる。
【００３０】
【数４】
2005035001.tif 000006
【００３１】
ここで、ｊは虚数単位であり、次の（５）式で与えられる。
【００３２】
【数５】
2005035001.tif 000007
【００３３】
上記（２）式に示したように、電力増幅回路１１１の裸の増幅率Ａが十分に大きい場合、Ｖ３／Ｖｉ１はＨ（ｊω）に等しくなる。つまり、実際に圧電アクチュエータ１２１１〜１２１ｎの端子電圧は理論波形の周波数成分に依存するため、高周波数帯域における波形発生回路１１６の出力電圧Ｖｏに対する圧電アクチュエータ１２１の端子電圧Ｖ３の増幅率Ｖ３／Ｖｉ１は、小さくなる。したがって、実際の圧電アクチュエータ１２１の端子電圧Ｖ３の波形は、なまった形となってしまう。
【００３４】
これに対して、図１に示したように、中継基板１２からトランスファーゲート１２２の入力の負帰還を掛けた構成の駆動回路では、Ｖ３／Ｖｉ１は次の（６）式によって与えられる。
【００３５】
【数６】
2005035001.tif 000008
【００３６】
この（６）式から明らかなように、図１の本実施形態における波形発生回路１１６の出力電圧Ｖｉ１に対する圧電アクチュエータ１２１の端子電圧Ｖ３の増幅率Ｖ３／Ｖｉ１は、中継基板１２からトランスファーゲート１２２の入力の負帰還を掛けない構成の場合と同様に、電力増幅回路１１１の裸の増幅率Ａを十分大くすれば、式１に示すＧに等しくなり、理論波形の周波数成分ｆには依存しない。したがって、高周波帯域において増幅率Ｖ３／Ｖｉ１が小さくなり、実際の圧電アクチュエータ１２１の端子電圧Ｖ３の波形になまった形が生じるのを抑えることができる。
【００３７】
また、前述したように、本実施形態における駆動回路は、ケーブル１３の抵抗Ｒ０と圧電アクチュエータ１２１の全静電容量Ｃで低域通過フィルタを構成しているため、波形発生回路１１６からの出力電圧Ｖｉ１が高周波数であるほど、Ｖ３に位相遅れが大きくなり、発振を引き起こす危険性が高くなる。しかし、本実施形態では、このＶ３を帰還する経路上にコンデンサ１１５を有しており、このコンデンサ１１５は高周波数帯域で位相を進める作用により、低域通過フィルタの位相遅れを補償して、電力増幅回路１１１の反転入力端子の入力波形とすることで発振を回避することを可能とする。
【００３８】
このように、圧電アクチュエータの端子電圧をフィードバックして波形なまりを補償することによってある程度は波形なまりを改善することができるが、ノズル数が増加した場合、容量性負荷も増加するため、それだけでは波形なまりを効果的に改善することができない場合がある。
【００３９】
このため、本実施形態では、電力増幅回路１１１を図２に示すような構成とすることにより、ノズル数が増加した場合でも波形なまりを効果的に改善することを可能にしている。
【００４０】
まず、本実施形態に係る電力増幅回路１１１について説明する前に、従来における電力増幅回路の構成を図９を参照して説明する。
【００４１】
図９は、従来例に係る電力増幅回路１１１’の具体的な構成例を示した回路図である。トランジスタＱ１１、Ｑ１２、抵抗ＲＥ１、ＲＣ１は、差動増幅回路を構成しており、両トランジスタのベース入力電圧の差に比例した電圧をＱ１１のコレクタ端子に発生する。トランジスタＱ２は電圧増幅回路であり、負荷インピーダンスはトランジスタＱ２１、Ｑ２２、Ｒ２３からなる定電流回路で構成されている。このため、負荷インピーダンスは極めて高く、電力増幅回路１１１’の裸の増幅率は事実上、無限大と見なせる。
【００４２】
Ｑ５１１、Ｑ５２１は、ＭＯＳＦＥＴによるソースフォロアであり、電流増幅を行う電流増幅回路として機能する。トランジスタＱ４１、Ｑ４２は、電圧増幅回路と電流増幅回路の間に入るバッファである。ＭＯＳＦＥＴは、高周波域まで高い増幅率を確保するために用いている。
【００４３】
しかし、ＭＯＳＦＥＴは、ゲート／ソース間に入力容量があるため直接、電圧増幅回路の負荷に接続すると、高周波数域でインピーダンスが下がるため高周波域で電力増幅回路１１１’の裸の増幅率が下がる。バッファはこれを避けるために挿入される。
【００４４】
トランジスタＱ３、抵抗Ｒ３１、Ｒ３２はトランジスタＱ４１、Ｑ５５１、Ｑ４２、Ｑ５２１のベース／エミッタ電圧及び、ゲート／ソース間電圧を補償するバイアス回路であり、圧電アクチュエータに流れる電流が充電から放電及び、放電から充電に遷移する際に波形が歪まないようにするためのものである。コンデンサＣ１は、電力増幅回路１１１が帰還回路を構成した際に発振しないための位相補償用である。  また、負荷ＺＬは、中継基板１２上の回路全体の負荷を表している。
【００４５】
ところで、図９に示すように、トランジスタＱ１１、Ｑ１２はエミッタ接地増幅回路として機能する差動増幅回路、トランジスタＱ２は、通常のエミッタ接地増幅回路となっている。ここで、図１０にエミッタ接地増幅回路のミラー効果を示す等価回路を示した。トランジスタＴｒ１のコレクタ−ベース間には素子の構成上微量の容量Ｃｂｃが存在する。トランジスタＴｒ１のゲインをＡＶとした場合、トランジスタＴｒ１の入力容量Ｃｉは、次式で表される。
【００４６】
Ｃｉ＝Ｃｂｃ（１＋ＡＶ）＋Ｃｂｃ      …（７）
この入力容量Ｃｉとベース抵抗Ｒｂとでローパスフィルタを構成し、高域特性が悪化する。このため、ノズル数が増加して容量性負荷が増加すると、圧電アクチュエータの端子電圧をフィードバックして波形なまりを補償するだけでは限界がある。
【００４７】
そこで、本実施形態では、図２に示すように、ミラー効果補償用トランジスタＱ１３、Ｑ１４、Ｑ２３を設け、ミラー効果補償用トランジスタＱ１３、Ｑ１４を、差動増幅回路として機能するトランジスタＱ１１、Ｑ１２と各々カスコード接続すると共に、ミラー効果補償用トランジスタＱ２３を、エミッタ接地増幅回路として機能するトランジスタＱ２とカスコード接続する構成とした。
【００４８】
なお、抵抗Ｒ６とコンデンサＣ６とを直列接続した回路は発振防止のための位相補償用である。このような位相補償用の抵抗及びコンデンサを、例えばトランジスタＱ２のコレクタと、抵抗ＲＥ３のトランジスタＱ２と接続される側と反対側の一端との間にさらに設けても良い。また、同様に、トランジスタＱ２のベースと、抵抗ＲＥ３のトランジスタＱ２と接続される側と反対側の一端との間にさらに設けても良い。
【００４９】
図３には、図２のようにミラー効果補償用トランジスタをエミッタ接地増幅回路にカスコード接続した増幅回路の等価回路を示した。エミッタ接地増幅回路として機能するトランジスタＴｒ１のコレクタＣは、ミラー効果補償用トランジスタＴｒ２のエミッタＥ、ベースＢを介して接地されるため、図３の点線で示すように、トランジスタＴｒ１のコレクタ−エミッタ間の容量Ｃｃｅの影響がなくなり、ゲインＡＶは０となる。
【００５０】
トランジスタＴｒ１の入力容量Ｃｉは、上記（７）式より、Ｃｉ＝Ｃｂｃ（１＋０）＋Ｃｂｃ＝２Ｃｂｃで表され、従来例のエミッタ接地増幅回路と比べて少なくなる。これにより、ミラー効果を抑えることができ、周波数特性を改善することができる。従って、ノズル数が増加しても波形なまりを効果的に改善することができ、所望の微少滴を出力することが可能となる。
【００５１】
なお、図１１には、本実施形態に係る電力増幅回路１１１を用いた場合における圧電アクチュエータの端子電圧の波形をシミュレーションした結果を示した。図１１に示すように、本実施形態に係る波形２０２は、従来例に係る波形２０３と比べてなまりが改善され、理想波形２０１に近くなっていることが明らかである。
【００５２】
このように、本実施形態では、波形発生回路１１６からの出力波形を増幅する電力増幅回路１１１のエミッタ接地増幅回路に、ミラー効果補償用トランジスタをカスコード接続した構成としたため、ノズル数が増加した場合でも、ミラー効果を効果的に抑えることができ、周波数特性を改善することができる。
【００５３】
なお、本実施形態では、差動増幅回路として機能するトランジスタＱ１１、Ｑ１２、及びトランジスタＱ２の両方にミラー効果補償用トランジスタをカスコード接続する場合について説明したが、何れか一方にのみミラー効果補償用トランジスタをカスコード接続するようにしてもよい。
【００５４】
（第２実施形態）
次に、本発明の第２実施形態について説明する。本実施形態では、電力増幅回路の変形例について説明する。なお、上記実施形態と同一部分については同一符号を付し、その詳細な説明は省略する。
【００５５】
図４には、本実施形態に係る電力増幅回路１１１Ａの回路図を示した。図４に示す電力増幅回路１１１Ａが図２に示す電力増幅回路１１１と異なる点は、電源昇圧回路２０を付加した点である。その他については、図２に示した電力増幅回路１１１と同様であるので、説明は省略する。
【００５６】
図４に示すように、電源昇圧回路２０は、ＭＯＳ−ＦＥＴであるＱ５１１のドレインとトランジスタＱ４１はのコレクタとの間に設けられている。すなわち、電流増幅回路とバッファとの間に設けられている。
【００５７】
図２に示す電力増幅回路１１１では、前述したように、エミッタ接地増幅回路の入力容量Ｃｉは、コレクタ容量の２倍（２Ｃｂｃ）まで低減され、ミラー効果を抑えることができる。
【００５８】
しかしながら、入力信号電圧Ｖｉ１が大きくなり、電源電圧ＶＤＤ近傍まで出力信号電圧Ｖｏが上昇した場合、図３で示すところのトランジスタＴｒ１のエミッタ−コレクタ間の電圧が小さくなる。この場合、トランジスタの特性上、コレクタ容量Ｃｂｃ自体が上昇する。このため、高周波特性が劣化し、駆動波形がなまってしまう場合がある。
【００５９】
これに対し、本実施形態では、図４に示すように、電流増幅回路とバッファとの間に電源昇圧回路２０を設けているため、電源電圧ＶＤＤを所定電圧に昇圧した電圧が電圧増幅回路側へ供給される。このため、入力信号電圧Ｖｉ１が大きくなっても、トランジスタＴｒ１のエミッタ−コレクタ間の電圧が小さくなるのを防ぐことができるため、トランジスタＴｒ１のコレクタ容量Ｃｂｃを十分小さくすることができる。例えば、出力電圧Ｖｏとして４０Ｖまでの出力が必要なときに、電源電圧ＶＤＤを４５Ｖとし、電源昇圧回路２０によって、電源電圧ＶＤＤを５０Ｖまで昇圧、すなわち５Ｖ昇圧する構成としたとする。この場合、例えばトランジスタＱ２のエミッタ−コレクタ間電圧を電源昇圧回路２０がない場合と比較して５Ｖ程度高くすることができる。従って、コレクタ容量Ｃｂｃを十分小さくすることができ、入力信号電圧Ｖｉ１が大きくなっても、周波数特性を改善する。
【００６０】
なお、電源昇圧回路２０は、例えば昇圧型チョッパレギュレータに代表される周知のＤＣ／ＤＣコンバータにより構成される。
【００６１】
このようなＤＣ／ＤＣコンバータの基本的な構成を図５に、各部の信号波形を図６に示す。図６に示すように、スイッチング素子ＳＷがオンの場合にインダクタＬにエネルギーが蓄えられ、スイッチング素子ＳＷがオフのときにインダクタＬに蓄えられたエネルギーを出力側に出力する。スイッチング素子ＳＷのスイッチング信号、インダクタ電流ΔＩＬ＿ＯＮ、ΔＩＬ＿ＯＦＦ、負荷電流ＩＯ、負荷電圧ＶＯは図６に示すような波形となる。
【００６２】
レギュレーション方法、すなわちスイッチング素子ＳＷのスイッチング方法としては、負荷電圧ＶＯが所定閾値以上に上昇したらスイッチング素子ＳＷをオンし、負荷電流ＩＯを減らして負荷電圧ＶＯを下げ、負荷電圧ＶＯが所定閾値未満に低下したらスイッチング素子ＳＷをオフし、負荷電流ＩＯを増やして負荷電圧ＶＯを上げる。
【００６３】
図７には、スイッチング素子ＳＷをスイッチングするための具体的な回路図を示した。図７に示すように、コンパレータ２２が設けられており、このコンパレータ２２により、検出電圧Ｖｓと比較用の基準電圧ＶＡとが比較される。負荷電圧ＶＯが上昇し、検出電圧Ｖｓが基準電圧ＶＡ以上になった場合には、コンパレータ２２がオフしてトランジスタＴ１がオフし、スイッチング素子ＳＷがオンする。一方、負荷電圧ＶＯが低下し、検出電圧Ｖｓが基準電圧ＶＡ未満になった場合には、コンパレータ２２がオンしてトランジスタＴ１がオンし、スイッチング素子ＳＷがオフする。
【００６４】
このような構成の電源昇圧回路を電流増幅回路とバッファとの間に設けることにより、周波数特性を改善することができる。
【００６５】
なお、電源昇圧回路を設けずに、電源電圧ＶＤＤ自体を高い電圧とすることも考えられるが、ＭＯＳ−ＦＥＴであるＱ５１１、Ｑ５２１はパワートランジスタであり、高耐圧のものを使用するとコストが上昇すると共に、発熱量も大きくなるため好ましくない。
【００６６】
図１２には、本実施形態に係る電力増幅回路１１１Ａを用いた場合における圧電アクチュエータの端子電圧の波形をシミュレーションした結果を示した。図１２に示すように、本実施形態に係る波形２１２は、従来例に係る波形２１３と比べてなまりが改善され、理想波形２１１に近くなっていることが明らかである。
【００６７】
（第３実施形態）
次に、本発明の第３実施形態について説明する。本実施形態では、電力増幅回路の変形例について説明する。なお、上記実施形態と同一部分には同一符号を付し、詳細な説明は省略する。
【００６８】
図８には、本実施形態に係る電力増幅回路１１１Ｂの回路図を示した。図８に示す電力増幅回路１１１Ａが図４に示す電力増幅回路１１１Ａと異なる点は、前段増幅回路２４を入力側に付加した点である。その他については、図４に示した電力増幅回路１１１Ａと同様であるので、説明は省略する。
【００６９】
図８に示すように、前段増幅回路２４は、差動増幅回路を構成するトランジスタＱ１１の前段に設けられ、波形発生回路１１６からの入力信号を所定のゲインで増幅する。前段増幅回路２４で増幅された信号は、前段増幅回路２４以降の後段の増幅回路で所定のゲインで増幅される。
【００７０】
第１実施形態及び第２実施形態で説明した図２、図４、図９に示す電力増幅回路は、すべて負帰還増幅回路であり、帰還率ＲＦ／ＲＩが大きいほど増幅率（ゲイン）は大きく、周波数特性が悪化する。
【００７１】
電力増幅回路全体で必要なゲインＧは、前段増幅回路２４のゲインαと後段の増幅回路βのゲインとの積で表されるため、それぞれの増幅回路のゲインα、βは、必要なゲインＧ以下で構成することができる。例えば、入力電圧Ｖｉ１が０〜２Ｖであり、出力電圧Ｖｏが入力電圧Ｖｉ１の２０倍の４０Ｖの出力が必要な場合、前段増幅回路２４のゲインαが例えば２となり、後段の増幅回路のゲインβが１０となるように回路を設計する。もちろん、前段増幅回路２４のゲインαが４、後段の増幅回路のゲインβが５となるように回路を設計してもよい。このように、電力増幅回路全体のゲインを複数の増幅回路のゲインで分割することにより、単一の増幅回路で増幅する場合と比較して、電力増幅回路全体の周波数特性を改善することができる。
【００７２】
なお、前段増幅回路２４は、周知のオペアンプ等により構成することができ、、周波数特性の良い増幅回路であればどのようなものを用いてもよい。
【００７３】
また、本実施形態では、増幅回路を２段に分割した場合について説明したが、３段以上に分割して構成してもよい。
【００７４】
図１３には、本実施形態に係る電力増幅回路１１１Ｂを用いた場合における圧電アクチュエータの端子電圧の波形をシミュレーションした結果を示した。図１３に示すように、本実施形態に係る波形２２２は、従来例に係る波形２２３と比べてなまりが改善され、理想波形２２１に近くなっていることが明らかである。
【００７５】
【発明の効果】
以上説明したように、本発明によれば、ノズル数が増加しても波形なまりを効果的に改善することができ、広帯域、高スリューレイトなインクジェットヘッドの駆動回路を提供することができる、という優れた効果を有する。
【図面の簡単な説明】
【図１】本発明に係るインクジェットヘッド駆動回路の回路構成図である。
【図２】第１実施形態に係る電力増幅回路の回路図である。
【図３】エミッタ接地増幅回路の等価回路図である。
【図４】第２実施形態に係る電力増幅回路の回路図である。
【図５】電源昇圧回路の基本的構成を示す回路図である。
【図６】電源昇圧回路の各信号の波形を示す波形図である。
【図７】電源昇圧回路の具体的構成を示す回路図である。
【図８】第３実施形態に係る電力増幅回路の回路図である。
【図９】従来例に係る電力増幅回路の回路図である。
【図１０】従来例に係るエミッタ接地増幅回路の等価回路図である。
【図１１】第１実施形態に係る圧電アクチュエータの端子電圧の波形をシミュレーションした結果を示した図である。
【図１２】第２実施形態に係る圧電アクチュエータの端子電圧の波形をシミュレーションした結果を示した図である。
【図１３】第３実施形態に係る圧電アクチュエータの端子電圧の波形をシミュレーションした結果を示した図である。
【符号の説明】
１０  インクジェットヘッド駆動回路
１１  制御基板
１２  中継基板
１３  ケーブル
１４  画像メモリ
１５  データ送信回路
１６  データ受信回路
１７  レベルシフト回路
２０  電源昇圧回路
２２  コンパレータ
２４  前段増幅回路
１１１        電力増幅回路
１１２        抵抗
１１４        配線
１１５        コンデンサ
１１６        波形発生回路
１２１        圧電アクチュエータ
１２２        トランスファーゲート
Ｑ１３、Ｑ１４  、Ｑ２３        ミラー効果補償用トランジスタ（補償回路）
【図１】
2005035001.tif 000009
【図２】
2005035001.tif 000010
【図３】
2005035001.tif 000011
【図４】
2005035001.tif 000012
【図５】
2005035001.tif 000013
【図６】
2005035001.tif 000014
【図７】
2005035001.tif 000015
【図８】
2005035001.tif 000016
【図９】
2005035001.tif 000017
【図１０】
2005035001.tif 000018
【図１１】
2005035001.tif 000019
【図１２】
2005035001.tif 000020
【図１３】
2005035001.tif 000021