(57)【要約】【課題】  本発明は、検査対象回路に対する検査精度を向上させる。【解決手段】  本発明は、検査対象回路から出力されたクロックデータを取り込んで波形の立上り又は立下りのタイミングを検出すると共に、検査対象回路からクロックデータに同期して出力された処理結果データを取り込み、当該クロックデータのタイミングを基準にして検出した処理結果データのデータ状態に基づいて検査対象回路の良否を判定することにより、検査対象回路の製造精度のばらつきにより処理結果データの遅延時間がばらついても、クロックデータのタイミングを基準にして常に同じ検出条件でデータ状態を検出して、検査条件が処理結果データの遅延時間のばらつきにより左右されることを未然にかつ確実に回避でき、検査対象回路に対する検査精度を向上できる。【選択図】        図７
2005147846.tif 000002
【特許請求の範囲】
【請求項１】
検査対象回路からクロックデータに同期してテストデータを用いた所定処理が実行されることにより出力された当該クロックデータを取り込むクロックデータ取込手段と、
上記クロックデータ取込手段により取り込まれた上記クロックデータの周期的に変化する波形の立上り又は立下りのタイミングを検出するタイミング検出手段と、
上記検査対象回路から上記テストデータを用いた上記所定処理の実行結果として上記クロックデータに同期して出力された処理結果データを取り込む処理結果データ取込手段と、
上記タイミング検出手段により検出された上記タイミングを基準にして上記処理結果データのデータ状態を検出する状態検出手段と、
上記状態検出手段によって検出された上記データ状態に基づいて上記検査対象回路の良否を判定する判定手段と
を具えることを特徴とする回路検査装置。
【請求項２】
上記状態検出手段は、
上記タイミング検出手段により検出された上記タイミングを基準にして、上記処理結果データに対するレベルの出現パターンを判定するためのパターン判定タイミングを設定するパターン判定タイミング設定手段と、
上記パターン判定タイミング設定手段により設定された上記パターン判定タイミングで、上記処理結果データの上記レベルを上記データ状態として検出するレベル検出手段と
を具えることを特徴とする請求項１に記載の回路検査装置。
【請求項３】
上記状態検出手段は、
上記タイミング検出手段により検出された上記タイミングを基準にして、上記処理結果データに対するレベルの推移状態を判定するための推移判定タイミングを設定する推移判定タイミング設定手段と、
上記推移判定タイミング設定手段により設定された上記推移判定タイミングで、上記処理結果データの上記レベルを上記データ状態として検出するレベル検出手段と
を具えることを特徴とする請求項１に記載の回路検査装置。
【請求項４】
上記状態検出手段は、
上記タイミング検出手段により検出された上記タイミングを基準にして、上記処理結果データのデータ立上りタイミング及び又はデータ立下りタイミングを上記データ状態として検出する
ことを特徴とする請求項１に記載の回路検査装置。
【請求項５】
上記クロックデータを上記検査対象回路に送出するクロックデータ送出手段と、
上記タイミング検出手段により検出された上記タイミングと、上記検査対象回路に送出したときの上記クロックデータの位相とに基づいて、当該検査対象回路から出力された上記クロックデータに生じている遅延時間を検出する遅延時間検出手段と、
上記検査対象回路に対する製造精度のばらつき情報と、上記遅延時間検出手段により検出された上記遅延時間の情報とを関連付けて蓄積する蓄積手段と、
上記蓄積手段に蓄積された上記製造精度のばらつき情報と、上記遅延時間の情報との相関係数を算出する相関係数算出手段と、
新たな上記検査対象回路の検査時に、当該検査対象回路の上記製造精度のばらつき情報と、上記相関係数算出手段により算出された上記相関係数とに基づいて上記新たな上記検査対象回路から出力される上記クロックデータに生じると予測される上記遅延時間を算出する遅延時間算出手段と
を具え、
上記タイミング検出手段は、
上記遅延時間算出手段により算出された上記遅延時間に基づいて、上記新たな上記検査対象回路から出力された上記クロックデータの上記タイミングを検出する
ことを特徴とする請求項１に記載の回路検査装置。
【請求項６】
検査対象回路からクロックデータに同期してテストデータを用いた所定処理が実行されることにより出力された当該クロックデータを取り込むクロックデータ取込ステップと、
上記取り込まれた上記クロックデータの周期的に変化する波形の立上り又は立下りのタイミングを検出するタイミング検出ステップと、
上記検査対象回路から上記テストデータを用いた上記所定処理の実行結果として上記クロックデータに同期して出力された処理結果データを取り込む処理結果データ取込ステップと、
上記検出された上記タイミングを基準にして上記処理結果データのデータ状態を検出する状態検出ステップと、
上記検出された上記データ状態に基づいて上記検査対象回路の良否を判定する判定ステップと
を具えることを特徴とする回路検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路検査装置に関し、例えば検査対象回路として半導体集積回路（IC:Integrated Circuit ）を検査する回路検査装置に適用して好適なものである。
【背景技術】
【０００２】
従来のＩＣテスタは、基準波形発生回路においてストローブの発生に応じて当該ストローブの周期で「Ｌ」から「Ｈ」へと移行する基準波形を発生し、複数のコンパレータにその基準波形を加えると共に、当該基準波形の判定タイミングを示す判定ストローブを所定周期のクロックのカウント値に応じて順次遅延させながら加える。
【０００３】
これによりＩＣテスタは、各コンパレータにおいてそれぞれ判定ストローブのタイミングで基準波形に対する「Ｈ」及び「Ｌ」を判定し、複数の変化点検出回路においてそれぞれ対応するコンパレータの判定結果に応じて基準波形の「Ｈ」から「Ｌ」への変化点を検出し、その変化点に一致するように各判定ストローブの遅延時間を調整している。
【０００４】
そしてＩＣテスタは、テスト波形を被検査デバイスに与えて演算等の所定処理を実行させ、その結果、被検査デバイスからテスト波形に対する処理結果として出力された出力波形を二値化（すなわち、デジタル化）し、得られた処理結果データと、予めテスト波形に対する処理結果を予測して得られた期待データとを、遅延時間を調節した判定ストローブのタイミングで比較することにより、その比較結果に基づいて被検査デバイスの良否を判定していた（例えば、特許文献１参照）。
【特許文献１】特開平８−１２２４０９号公報（第１頁、第５頁、第６頁、図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで被検査デバイスでは、ＩＣテスタから与えられたテスト波形を所定処理用に内部の回路ブロックに通すことで当該テスト波形の位相がＩＣテスタから出力されたときよりも遅延し、これに伴いテスト波形に対する処理結果として出力される出力波形の位相も、ＩＣテスタから出力されたときのテスト波形に対して遅延している。
【０００６】
また被検査デバイスでは、製造精度のばらつきに起因して動作速度が異なり、その結果、被検査デバイス同士で出力波形に生じる遅延時間がばらつく場合がある。
【０００７】
ところがかかる構成のＩＣテスタでは、出力波形を単に二値化することでその出力波形に生じた遅延がそのまま処理結果データにも生じているのに、当該処理結果データに生じた遅延やその遅延時間のばらつきを何ら考慮せずに、単に内部のマルチプレクサ及び各コンパレータ間で生じる判定ストローブの遅延時間を調整して判定タイミングを固定している。
【０００８】
このためＩＣテスタでは、処理結果データに対して期待データと比較する部分が当該処理結果データに対する遅延時間のばらつきによって本来、比較すべき部分とは異なり、その結果、被検査デバイスを良品であるにもかかわらずに不良品と判定し、又は不良品を良品と判定する場合があり、検査精度が著しく低いという問題があった。
【０００９】
本発明は以上の点を考慮してなされたもので、検査対象回路に対する検査精度を向上し得る回路検査装置を提案しようとするものである。
【課題を解決するための手段】
【００１０】
かかる課題を解決するため本発明においては、検査対象回路からクロックデータに同期してテストデータを用いた所定処理が実行されることにより出力された当該クロックデータを取り込み、そのクロックデータの周期的に変化する波形の立上り又は立下りのタイミングを検出すると共に、検査対象回路からテストデータを用いた所定処理の実行結果としてクロックデータに同期して出力された処理結果データを取り込み、クロックデータに対して検出したタイミングを基準にして処理結果データのデータ状態を検出し、当該検出したデータ状態に基づいて検査対象回路の良否を判定するようにした。
【００１１】
従って、検査対象回路に対する製造精度のばらつきに起因して処理結果データの遅延時間がばらついても、当該処理結果データに同期しているクロックデータの波形の立上り又は立下りのタイミングを基準にしてその処理結果データから常に同じ検出条件でデータ状態を検出することで、検査対象回路に対する検査条件が処理結果データの遅延時間のばらつきによって左右されることを未然にかつ確実に回避してその検査対象回路を検査することができる。
【発明の効果】
【００１２】
本発明によれば、検査対象回路からクロックデータに同期してテストデータを用いた所定処理が実行されることにより出力された当該クロックデータを取り込んで波形の立上り又は立下りのタイミングを検出すると共に、検査対象回路からテストデータを用いた所定処理の実行結果としてクロックデータに同期して出力された処理結果データを取り込み、クロックデータに対して検出したタイミングを基準にして処理結果データのデータ状態を検出し、当該検出したデータ状態に基づいて検査対象回路の良否を判定するようにしたことにより、検査対象回路に対する製造精度のばらつきに起因して処理結果データの遅延時間がばらついても、当該処理結果データに同期しているクロックデータの波形の立上り又は立下りのタイミングを基準にしてその処理結果データから常に同じ検出条件でデータ状態を検出することで、検査対象回路に対する検査条件が処理結果データの遅延時間のばらつきによって左右されることを未然にかつ確実に回避してその検査対象回路を検査することができ、かくして検査対象回路に対する検査精度を向上することができる。
【発明を実施するための最良の形態】
【００１３】
以下図面について、本発明の一実施の形態を詳述する。
【００１４】
図１において、１は全体として本発明を適用した回路検査システムを示し、回路検査装置２の内部で中央処理ユニット（CPU:Central Processing Unit ）３がＲＯＭ（Read Only Memory）４に予め格納している回路検査プログラムや動作速度判別プログラム等の各種プログラムをＲＡＭ（Random Access Memory）５上で展開して検査対象の半導体集積回路６に対する出荷用の検査処理等の各種処理を実行する。
【００１５】
これにより中央処理ユニット３は、クロック発生部７で発生させた、周期的に変化するほぼ方形波状の波形でなる所定周期（以下、これをクロック周期と呼ぶ）の基準クロックデータＤ１Ａをクロックデータ出力部８から半導体集積回路６に送出する。
【００１６】
また中央処理ユニット３は、ＲＯＭ４に、例えば２値の「０」レベル及び「１」レベルの出現パターンが異なる複数種類のテストデータＤ２を予め格納しており、基準クロックデータＤ１Ａにこれら各テストデータＤ２をそれぞれ同期させてテストデータ出力部９から半導体集積回路６に送出する。
【００１７】
半導体集積回路６は、回路検査装置２から与えられた基準クロックデータＤ１Ａ及び各テストデータＤ２をそれぞれ内部の１又は複数の回路ブロック（図示せず）に順次通すことにより当該回路ブロックにおいてその基準クロックデータＤ１Ａに同期して各テストデータＤ２を用いた演算等の所定処理を実行する。
【００１８】
そして半導体集積回路６では、基準クロックデータＤ１Ａを内部の回路ブロックに通すことでその基準クロックデータＤ１Ａに対して遅延（以下、これを伝搬遅延と呼ぶ）が生じており、当該基準クロックデータＤ１Ａに同期して所定処理を実行することにより、内部の回路ブロックで各テストデータＤ２を用いて所定処理を実行した結果得られた「０」レベル及び「１」レベルの出現パターンの異なる複数種類の処理結果データＤ３についても各テストデータＤ２の位相に比べて、基準クロックデータＤ１Ａと同様な遅延が生じている。
【００１９】
そして半導体集積回路６は、内部の出力段から、その伝搬遅延の生じた基準クロックデータＤ１Ａを出力クロックデータＤ１Ｂとして回路検査装置２に送出すると共に、各処理結果データＤ３をその出力クロックデータＤ１Ｂに同期させて回路検査装置２に送出している。
【００２０】
ここで図２（Ａ）乃至（Ｄ）に示すように、出力クロックデータＤ１Ｂに生じる伝搬遅延の遅延時間（以下、これを伝搬遅延時間と呼ぶ）は、半導体集積回路６に対する製造精度（例えば、検査対象の半導体集積回路６にＭＯＳ（Metal Oxide Silicon ）構造のトランジスタ回路が形成されていれば、そのトランジスタ回路におけるポリシリコンの幅やゲートのシリコン酸化膜の膜厚等）のばらつきに左右されている。
【００２１】
実際に出力クロックデータＤ１Ｂには、半導体集積回路６がその製造精度のばらつきに起因して比較的高速動作するように製造されていれば、伝搬遅延時間の比較的短い伝搬遅延が生じている（図２（Ａ））。
【００２２】
また出力クロックデータＤ１Ｂには、半導体集積回路６がその製造精度のばらつきに起因して比較的低速動作するように製造されていれば、伝搬遅延時間の比較的長い伝搬遅延が生じている（図２（Ｃ））。
【００２３】
従って半導体集積回路６は、比較的高速動作するように製造された場合、各処理結果データＤ３をそれぞれ、伝搬遅延時間の比較的短い伝搬遅延の生じた出力クロックデータＤ１Ｂ（図２（Ａ））に同期させて出力している（図２（Ｂ））。
【００２４】
また半導体集積回路６は、比較的低速動作するように製造された場合、各処理結果データＤ３をそれぞれ、伝搬遅延時間の比較的長い伝搬遅延の生じた出力クロックデータＤ１Ｂ（図２（Ｃ））に同期させて出力している（図２（Ｄ））。
【００２５】
そして半導体集積回路６に対する国際的な製品規格では、ＡＣ特性と呼ばれる規格により、出力クロックデータＤ１Ｂの例えば論理「Ｌ」レベルから論理「Ｈ」レベルへの立上りのタイミング（以下、これをクロック立上りタイミングと呼ぶ）を基準として選定された所定のレベル維持時間範囲（すなわち、クロック立上りタイミングを中心としたレベル維持時間範囲）外で処理結果データＤ３のレベルを変化（すなわち、処理結果データＤ３に対する「０」レベルから「１」レベルへの変化や「１」レベルから「０」レベルへの変化）させ、そのレベル維持時間範囲では処理結果データＤ３のレベル（すなわち、処理結果データＤ３の「０」レベル及び「１」レベル）を維持させること等が規定されている。
【００２６】
このため検査対象の半導体集積回路６に対しては、出力クロックデータＤ１Ｂを基準として処理結果データＤ３に対するレベルの変化等を規定したＡＣ特性に応じて製品仕様が決められている。
【００２７】
従って中央処理ユニット３は、半導体集積回路６から出力された出力クロックデータＤ１Ｂをクロックデータ入力部１０を介して取り込みながら、当該出力クロックデータＤ１Ｂの取込開始タイミング及びクロック周期に基づいて、クロック立上りタイミングを探索するための第１の探索タイミングを決定し、当該決定した第１の探索タイミングで出力クロックデータＤ１Ｂのレベルを検出した後、当該第１の探索タイミングよりも、クロック周期に基づいて選定された所定時間後の第２の探索タイミングで再び出力クロックデータＤ１Ｂのレベルを検出するようにして第１及び第２の探索タイミングでそれぞれ異なるレベル区間（すなわち、論理「Ｌ」レベル区間及び論理「Ｈ」レベル区間）を探し出す。
【００２８】
その結果、中央処理ユニット３は、第１及び第２の探索タイミングでそれぞれ異なるレベル区間を検出すると、その検出結果とクロック周期とに基づいて、引き続き第３乃至第Ｎの探索タイミングを適宜決定して出力クロックデータＤ１Ｂのレベルを検出しながら、最終的に第Ｎ−１及び第Ｎの探索タイミング間の例えば中間のタイミングをクロック立上りタイミングとして検出する。
【００２９】
すなわち図３に示すように中央処理ユニット３は、説明の便宜上、出力クロックデータＤ１Ｂの波形をオシロスコープ等で表示した固定的な状態と捉えると、あたかも出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を境界とする１クロック周期の前半の論理「Ｌ」レベル区間及び後半の論理「Ｈ」レベル区間において、第１の探索タイミングに相当する第１の探索点Ｐ１で例えば前半の論理「Ｌ」レベル区間を検出した後、第１の探索点Ｐ１から論理「Ｈ」レベル区間側に探索点を順次ずらすようにして第２の探索タイミングに相当する第２及び第３の探索点Ｐ２及びＰ３でその後半の論理「Ｈ」レベル区間を探し出す。
【００３０】
そして中央処理ユニット３は、引き続き第３乃至第Ｎの探索タイミングに相当する第３乃至第Ｎの探索点Ｐ３乃至ＰＮを僅かずつクロック立上りタイミングＴＭ１に近づけながら前半の論理「Ｌ」レベル区間及び後半の論理「Ｈ」レベル区間で順次交互に出力クロックデータＤ１Ｂのレベルを検出して（すなわち、第２及び第３の探索点Ｐ２及びＰ３間、第３及び第４の探索点Ｐ３及びＰ４間、……、第Ｎ−１及び第Ｎの探索点ＰＮ−１及びＰＮ間の間隔ＳＡ１、ＳＡ２、……、ＳＡＮを僅かずつ狭めながら出力クロックデータＤ１Ｂのレベルを検出して）、最終段の第Ｎ−１及び第Ｎの探索点ＰＮ−１及びＰＮ間の例えば中間点をクロック立上りタイミングＴＭ１として検出する。
【００３１】
ここで中央処理ユニット３は、探索タイミングの数及び時間的な間隔が適宜選定されており、当該探索タイミングの数を増やしてレベルの検出回数を増加させれば、その分、最終的な２つの第Ｎ−１及び第Ｎの探索タイミングをクロック立上りタイミングＴＭ１に極力近づけて、当該クロック立上りタイミングＴＭ１の検出精度を向上し得るようになされている。
【００３２】
また中央処理ユニット３は、出力クロックデータＤ１Ｂに対して論理「Ｌ」レベル及び論理「Ｈ」レベルを順次交互に検出しながら探索タイミングの時間間隔を僅かずつ狭めるようにして最終的にクロック立上りタイミングＴＭ１を検出することにより、探索タイミングの時間間隔を最初から極力狭めて処理負荷が増大することを有効に回避しつつ、当該クロック立上りタイミングＴＭ１を容易にかつ的確に検出し得るようになされている。
【００３３】
このようにして中央処理ユニット３は、図４（Ａ）及び（Ｂ）に示すように、出力クロックデータＤ１Ｂに対して伝搬遅延時間のばらつきにかかわらずにクロック立上りタイミングＴＭ１を検出する。
【００３４】
そして図５に示すように中央処理ユニット３は、クロック立上りタイミングＴＭ１を検出すると、当該検出したクロック立上りタイミングＴＭ１と、ＲＯＭ４に予め格納しているＡＣ特性の情報（以下、これをＡＣ特性情報と呼ぶ）とに基づいて、クロック立上りタイミングＴＭ１を基準とした（すなわち、クロック立上りタイミングＴＭ１を中心とした）レベル維持時間範囲ＬＴの時間的な前端ＦＰ及び後端ＢＰを決定すると共に、そのレベル維持時間範囲ＬＴ内の例えば後端ＦＰ側の所定タイミングを、各処理結果データＤ３における「０」レベル及び「１」レベルの出現パターンが設計通りであるか否かを判定するための先頭のパターン判定タイミングＨＴ１に設定する。
【００３５】
また図６に示すように中央処理ユニット３は、先頭のパターン判定タイミングＨＴ１を設定すると、引き続き先頭のパターン判定タイミングＨＴ１を起点として順次クロック周期ＣＨで到来するタイミングを後続のパターン判定タイミングＨＴ２として設定する。
【００３６】
そして中央処理ユニット３は、このとき半導体集積回路６から出力クロックデータＤ１Ｂに同期して出力された各処理結果データＤ３を処理結果データ入力部１１を介してレベル検出部１２に取り込んでいることにより、当該レベル検出部１２に対して、その先頭のパターン判定タイミングＨＴ１及び後続のパターン判定タイミングＨＴ２を順次通知する。
【００３７】
これによりレベル検出部１２は、中央処理ユニット３から通知された先頭のパターン判定タイミングＨＴ１で各処理結果データＤ３のレベル（以下、このパターン判定タイミングのレベルを特にパターン判定用レベルと呼ぶ）をそれぞれ検出すると共に、この後中央処理ユニット３からクロック周期ＣＨで順次通知される後続のパターン判定タイミングＨＴ２でも各処理結果データＤ３のパターン判定用レベルをそれぞれ検出し、その結果得られたレベルパターン情報を中央処理ユニット３に送出する。
【００３８】
このようにして図７（Ａ）乃至（Ｄ）に示すように中央処理ユニット３は、半導体集積回路６に対する製造精度のばらつきに伴い出力クロックデータＤ１Ｂ（図７（Ａ）及び（Ｃ））と共に、これに同期しいてる各処理結果データＤ３（図７（Ｂ）及び（Ｄ））の遅延時間がばらついても、その出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を基準としてパターン判定タイミングＨＴ１及びＨＴ２を設定することで、何れの半導体集積回路６から出力された処理結果データＤ３に対しても、これが同期している出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を基準とした常に同じ検出条件でパターン判定用レベルを検出し得るようになされている。
【００３９】
また図８に示すように中央処理ユニット３は、クロック立上りタイミングＴＭ１を基準としたレベル維持時間範囲ＬＴの時間的な前端ＦＰを、各処理結果データＤ３がＡＣ特性によって規定された通りにレベルを変化させているか否かを判定するためのレベル変化判定タイミングＬＣＴに設定する。
【００４０】
さらに中央処理ユニット３は、クロック立上りタイミングＴＭ１を基準としたレベル維持時間範囲ＬＴの時間的な後端ＢＰを、各処理結果データＤ３がＡＣ特性によって規定された通りにレベルを維持しているか否かを判定するためのレベル維持判定タイミングＬＫＴに設定する。
【００４１】
そして中央処理ユニット３は、これらレベル変化判定タイミングＬＣＴ及びレベル維持判定タイミングＬＫＴ（以下、これらをまとめてレベルの推移を判定するための推移判定タイミングと呼ぶ）の少なくとも一方をレベル検出部１２に通知する。
【００４２】
これによりレベル検出部１２は、中央処理ユニット３から通知されたレベル変化判定タイミングＬＣＴ及び又はレベル維持判定タイミングＬＫＴで各処理結果データＤ３のレベル（以下、このレベル変化判定タイミングＬＣＴ及びレベル維持判定タイミングＬＫＴのレベルを特に推移状態判定用レベルと呼ぶ）をそれぞれ検出し、得られたレベル推移情報を中央処理ユニット３に送出する。
【００４３】
さらに中央処理ユニット３は、各処理結果データＤ３の生成精度（すなわち、半導体集積回路６の動作精度）の検査用としてこれら各処理結果データＤ３に対するレベルの変化タイミングを検出するために基準となるクロック立上りタイミングＴＭ１をレベル検出部１２に通知する。
【００４４】
これにより図９に示すようにレベル検出部１２は、中央処理ユニット３の実行する図３について上述したクロック立上りタイミングＴＭ１の検出手法と同様の手法により、クロック立上りタイミングＴＭ１を基準としたレベル維持時間範囲ＬＴにおけるレベル変化判定タイミングＬＣＴの前側及び後側で各処理結果データＤ３の「０」レベル区間及び「１」レベル区間を探し出した後、当該探し出した「０」レベル区間及び「１」レベル区間で順次交互にレベルを検出するようにして、最終的に各処理結果データＤ３に対する「０」レベルから「１」レベルへの立上りタイミング（以下、これをデータ立上りタイミングと呼ぶ）ＤＳ１を検出する。
【００４５】
またレベル検出部１２は、同様にクロック立上りタイミングＴＭ１を基準としたレベル維持時間範囲ＬＴにおけるレベル維持判定タイミングＬＫＴの前側及び後側で各処理結果データＤ３の「１」レベル区間及び「０」レベル区間を探し出した後、当該探し出した「１」レベル区間及び「０」レベル区間で順次交互にレベルを検出するようにして、最終的に各処理結果データＤ３に対する「１」レベルから「０」レベルへの立下りタイミング（以下、これをデータ立下りタイミングと呼ぶ）ＤＤ１を検出する。
【００４６】
そしてレベル検出部１２は、各処理結果データＤ３に対するデータ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１を示すタイミング通知データＤ６を生成して中央処理ユニット３に送出することにより、当該中央処理ユニット３にそのデータ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１を通知する。
【００４７】
ここで中央処理ユニット３は、ＲＯＭ４に、複数種類のテストデータＤ２を、設計通りに製造された正常な半導体集積回路６に与えて所定処理を実行させた結果得られると予測される複数種類の結果予測データ（すなわち、検査対象回路となる半導体集積回路６が正常に動作していれば、その半導体集積回路６から出力される処理結果データＤ３と一致するデータである）を予め格納している。
【００４８】
また中央処理ユニット３は、ＲＯＭ４に、各結果予測データに対して、それぞれ各処理結果データＤ３のパターン判定用レベルをパターン判定タイミングＨＴ１及びＨＴ２で検出したときと同じ検出条件で検出したパターン判定用レベル（すなわち、各結果予測データを基準クロックデータＤ１Ａに同期させた状態で当該基準クロックデータＤ１Ａのクロック立上りタイミングを基準としたクロック周期のパターン判定タイミングで検出したパターン判定用レベル）の情報（以下、これをパターン比較レベル情報と呼ぶ）を予め格納している。
【００４９】
さらに中央処理ユニット３は、ＲＯＭ４に、各結果予測データに対して、それぞれ各処理結果データＤ３の推移状態判定用レベルをレベル変化判定タイミングＬＣＴ及びレベル維持判定タイミングＬＫＴで検出したときと同じ検出条件で検出した推移状態判定用レベル（すなわち、各結果予測データを基準クロックデータＤ１Ａに同期させた状態で当該基準クロックデータＤ１Ａのクロック立上りタイミングを基準としたレベル変化判定タイミング及びレベル維持判定タイミングで検出した推移状態判定用レベル）の情報（以下、これを推移比較レベル情報と呼ぶ）を予め格納している。
【００５０】
従って中央処理ユニット３は、レベル検出部１２から与えられたレベルパターン情報と、ＲＯＭ４から読み出したパターン比較レベル情報とを比較することにより、その比較結果に基づいて各処理結果データＤ３及び対応する各結果予測データ同士のそれぞれパターン判定用レベル（すなわち、「０」レベル及び「１」レベル）の出現パターンが一致するか否かを検出する。
【００５１】
その結果、中央処理ユニット３は、各処理結果データＤ３及び対応する各結果予測データに対するパターン判定用レベルの出現パターンが全て一致すると、各処理結果データＤ３に対するパターン判定用レベルの出現パターンが設計通りで良好であると判定して、検査対象の半導体集積回路６が設計通りに動作している（すなわち、設計通りに所定処理を実行している）と判断する。
【００５２】
これに対して中央処理ユニット３は、各処理結果データＤ３の少なくとも１つと、これに対応する結果予測データとのパターン判定用レベルの出現パターンが一致しなければ、各処理結果データＤ３に対するパターン判定用レベルの出現パターンが設計通りではなく不良であると判定して、検査対象の半導体集積回路６が設計通りには動作していないと判断する。
【００５３】
このようにして中央処理ユニット３は、クロック立上りタイミングＴＭ１を基準としたパターン判定タイミングＨＴ１及びＨＴ２における各処理結果データＤ３のパターン判定用レベルの検出結果に応じて、これら各処理結果データＤ３に対するパターン判定用レベルの出現パターンの良否を判定し、その判定結果に応じて検査対象の半導体集積回路６に対する動作状態を検査し得るようになされている。
【００５４】
また中央処理ユニット３は、レベル検出部１２から与えられたレベル推移情報と、ＲＯＭ４から読み出した比較確認レベル情報とを比較することにより、その比較結果に基づいて各処理結果データＤ３及び対応する各結果予測データ同士のそれぞれレベル変化判定タイミングＬＣＴ及び又はレベル維持判定タイミングＬＫＴにおける推移状態判定用レベルが一致するか否かを検出する。
【００５５】
その結果、中央処理ユニット３は、各処理結果データＤ３及び対応する各結果予測データ同士のレベル変化判定タイミングＬＣＴ及び又はレベル維持判定タイミングＬＫＴにおける推移状態判定用レベルが全て一致すると、各処理結果データＤ３に対する推移状態判定用レベルの変化及び維持の状態（以下、この推移状態判定用レベルの変化及び維持の状態をまとめて推移状態判定用レベルの推移状態と呼ぶ）がＡＣ特性によって規定された通りで良好であると判定して、検査対象の半導体集積回路６が設計通りでかつＡＣ特性を満たすように動作していると判断する。
【００５６】
これに対して中央処理ユニット３は、各処理結果データＤ３の少なくとも１つと、これに対応する結果予測データとのレベル変化判定タイミングＬＣＴ及び又はレベル維持判定タイミングＬＫＴにおける推移状態判定用レベルが一致しなければ、各処理結果データＤ３に対する推移状態判定用レベルの推移状態がＡＣ特性によって規定された通りではなく不良であると判定して、検査対象の半導体集積回路６がＡＣ特性を満たすようには動作していないと判断する。
【００５７】
このようにして中央処理ユニット３は、クロック立上りタイミングＴＭ１を基準としたレベル変化判定タイミングＬＣＴ及びレベル維持判定タイミングＬＫＴにおける各処理結果データＤ３の推移状態判定用レベルの検出結果に応じて、これら各処理結果データＤ３に対する推移状態判定用レベルの推移状態の良否を判定し、その判定結果に応じて検査対象の半導体集積回路６に対する動作特性を検査し得るようになされている。
【００５８】
さらに中央処理ユニット３は、レベル検出部１２から与えられたタイミング通知データＤ６と、ＲＯＭ４から読み出したＡＣ特性情報とに基づいて、クロック立上りタイミングＴＭ１を基準とした各処理結果データＤ３のデータ立上りタイミングＤＳ１と、出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を基準としてＡＣ特性によって規定されているデータ立上りタイミング（以下、これを規定立上りタイミングと呼ぶ）とを比較して立上りタイミング誤差を算出する。
【００５９】
また中央処理ユニット３は、タイミング通知データＤ６及びＡＣ特性情報に基づいて、クロック立上りタイミングＴＭ１を基準とした各処理結果データＤ３のデータ立下りタイミングＤＤ１と、出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を基準としてＡＣ特性によって規定されているデータ立下りタイミング（以下、これを規定立下りタイミングと呼ぶ）とを比較して立下りタイミング誤差も算出する。
【００６０】
そして中央処理ユニット３は、立上りタイミング誤差及び立下りタイミング誤差の両方がそれぞれ少ないほど半導体集積回路６の動作精度が高く、これに対してその立上りタイミング誤差及び立下りタイミング誤差の両方が大きいほど半導体集積回路６の動作精度が低いことにより、当該立上りタイミング誤差及び立下りタイミング誤差をそれぞれ予め選定された所定の比較基準誤差と比較する。
【００６１】
その結果、中央処理ユニット３は、各処理結果データＤ３全ての立上りタイミング誤差及び立下りタイミング誤差がそれぞれ比較基準誤差以上であれば、各処理結果データＤ３に対するレベルの変化精度（すなわち、データ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１の精度）がＡＣ特性によって規定された精度を満たして良好であると判定して検査対象の半導体集積回路６の動作精度が規定を満たしていると判断する。
【００６２】
これに対して中央処理ユニット３は、各処理結果データＤ３の少なくとも１つの立上りタイミング誤差及び立下りタイミング誤差が比較基準誤差よりも小さければ、各処理結果データＤ３に対するレベルの変化精度がＡＣ特性によって規定された精度を満たしてはいないことで不良であると判定して検査対象の半導体集積回路６の動作精度が規定を満たしてはいないと判断する。
【００６３】
このようにして中央処理ユニット３は、クロック立上りタイミングＴＭ１を基準とした各処理結果データＤ３に対するデータ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１の検出結果に基づいて、各処理結果データＤ３に対するレベルの変化精度を判定し、その判定結果に応じて検査対象の半導体集積回路６に対する動作精度を検査し得るようになされている。
【００６４】
そして中央処理ユニット３は、このように基準クロックデータＤ１Ａに同期して所定処理を実行する半導体集積回路６に対しては、クロック立上りタイミングＴＭ１を基準とした動作状態、動作特性及び動作精度の検査を作業者に任意に選択させて実行し得るようになされている。
【００６５】
これにより中央処理ユニット３は、例えば半導体集積回路６に対してその製造開始当初には動作状態及び動作特性並びに動作精度の３種類の検査項目について検査し、当該半導体集積回路６に対してその製造精度が安定して動作特性及び動作精度のばらつきがほぼ解消された際には、動作状態のみを検査するようなことができる。
【００６６】
そして中央処理ユニット３は、検査対象の半導体集積回路６に対して何れかの検査項目（すなわち、動作状態、動作特性及び動作精度の全て又はいずれか）について検査した場合、検査項目の全てについて良好であると判断すると（すなわち、動作状態の検査により設計通りに動作していると判断し、動作特性の検査により設計通りにＡＣ特性を満たして動作していると判断し、動作精度の検査により規定の動作精度を満たしていると判断すると）、その検査対象の半導体集積回路６を良品であると判定する。
【００６７】
これに対して中央処理ユニット３は、検査対象の半導体集積回路６に対する検査項目の少なくとも１つについて不良であると判断すると（すなわち、動作状態の検査により設計通りには動作していないと判断し、動作特定の検査によりＡＣ特性を満たすようには動作していないと判断し、又は動作精度の検査により動作精度が規定を満たしてはいないと判断すると）、その検査対象の半導体集積回路６を不良品であると判定する。
【００６８】
ところで中央処理ユニット３（図１）は、基準クロックデータＤ１Ａに同期して所定処理を実行する半導体集積回路６（すなわち、基準クロックデータＤ１Ａに同期した１種類の動作速度で動作する半導体集積回路６）の他に、予め選定された複数種類の動作速度のうち任意に選択された何れの動作速度でも動作可能な半導体集積回路２０についても検査し得るようになされている。
【００６９】
この場合、中央処理ユニット３は、ＲＯＭ４に予めシュムー（shmoo ）と呼ばれる半導体集積回路２０に対する動作パラメータ（動作電圧や、動作速度に対応する動作周波数等の情報）を格納しており、そのＲＯＭ４から読み出した動作パラメータに基づいて、検査対象の半導体集積回路２０に対して、予め選定された複数種類の動作速度のうち任意に選択された動作速度で動作するように設定する。
【００７０】
この状態で中央処理ユニット３は、基準クロックデータＤ１Ａを半導体集積回路２０に送出すると共に、ＲＯＭ４に予め格納している複数種類のテストデータＤ１１を基準クロックデータＤ１Ａに同期させてその半導体集積回路２０に送出する。
【００７１】
このとき半導体集積回路２０は、回路検査装置２から送出された基準クロックデータＤ１Ａに基づいて内部の例えばフェーズドロックループ回路により、回路検査装置２によって設定された動作速度に応じた動作クロックデータを生成し、当該生成した動作クロックデータを内部の回路ブロックに通すことにより、回路ブロックによりその動作クロックデータに同期して各テストデータＤ１１を用いた所定処理を実行する。
【００７２】
これにより半導体集積回路２０は、内部で生成した動作クロックデータを出力クロックデータＤ１２として、出力段から基準クロックデータＤ１Ａには非同期で回路検出装置２に送出すると共に、所定処理を実行した結果得られた複数種類の処理結果データＤ１３をその出力クロックデータＤ１２に同期させて回路検査装置２に送出する。
【００７３】
その結果、中央処理ユニット３は、半導体集積回路２０から与えられた出力クロックデータＤ１２をクロックデータ入力部１０を介して取り込みながら、ＲＯＭ４から読み出した動作パラメータに基づいて得られる動作周波数（すなわち、出力クロックデータＤ１２のクロック周期の逆数）と、当該出力クロックデータＤ１２の取込開始タイミングとに基づいて、図３について上述した場合と同様の手法によりその出力クロックデータＤ１２のクロック立上りタイミングを検出する。
【００７４】
そして中央処理ユニット３は、その検出したクロック立上りタイミングを基準として上述した半導体集積回路６の検査の場合と同様にパターン判定タイミングを設定し、当該設定したパターン判定タイミングをレベル検出部１２に通知する。
【００７５】
これによりレベル検出部１２は、検査対象の半導体集積回路２０から与えられた各処理結果データＤ１３を処理結果データ入力部１１を介して取り込みながら、中央処理ユニット３から通知されたパターン判定タイミングでこれら各処理結果データＤ１３のパターン判定用レベルをそれぞれ検出し、得られたレベルパターン情報を中央処理ユニット３に送出する。
【００７６】
中央処理ユニット３は、ＲＯＭ４に、複数種類のテストデータＤ１１を、設計通りに製造された正常な半導体集積回路２０に与えて、先に設定した動作速度で動作させた結果得られると予測される複数種類の結果予測データを予め格納していると共に、これら各結果予測データに対して、それぞれ各処理結果データＤ１３のパターン判定用レベルをパターン判定タイミングで検出したときと同じ検出条件で検出したパターン判定用レベル（すなわち、各結果予測データに対して動作クロックデータのクロック立上りタイミングを基準としたクロック周期のパターン判定タイミングで検出したパターン判定用レベル）を示すパターン比較レベル情報を予め格納している。
【００７７】
従って中央処理ユニット３は、レベル検出部１２から与えられたレベルパターン情報と、ＲＯＭ４から読み出したパターン比較レベル情報とを比較することにより、その比較結果に基づいて各処理結果データＤ１３及び対応する各結果予測データ同士のそれぞれパターン判定用レベルの出現パターンが一致するか否かを検出する。
【００７８】
そして中央処理ユニット３は、その出現パターンの良否（すなわち、一致するか否か）の判定結果に応じて、検査対象の半導体集積回路２０に対して、この検査のために設定した動作速度における動作状態を検査する。
【００７９】
このようにして中央処理ユニット３は、この後、検査対象の半導体集積回路２０に対して順次異なる動作速度で動作するように設定すると共に、当該動作速度を設定する毎に、上述と同様にして当該半導体集積回路２０に対する動作状態を検査する。
【００８０】
そして半導体集積回路２０は、動作速度が比較的遅いうちはほぼ正常に動作可能であるものの、動作速度が高速になると、その分、半導体集積回路２０の製造精度のばらつき等に起因して内部の回路ブロックがその動作速度に追従して動作し難くなり、その結果良好な動作状態が得られなくなる場合がある。
【００８１】
従って中央処理ユニット３は、検査対象の半導体集積回路２０に対して、比較的遅い動作速度から順次動作速度を速くしながら、各動作速度でそれぞれ動作状態を検査し、その検査結果に応じて、良好な動作状態を確保し得る最も速い動作速度を判別し得るようになされている。
【００８２】
これに加えて中央処理ユニット３は、検査対象の半導体集積回路６を検査するときには、出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を検出する毎に、基準クロックデータＤ１Ａを基準として、そのクロック立上りタイミングＴＭ１に基づいて出力クロックデータＤ１Ｂに対する伝搬遅延時間を検出し、当該検出した伝搬遅延時間を検査対象の半導体集積回路６固有の識別情報と共に伝搬遅延情報として外部機器インターフェース２１から回路情報蓄積装置２５に送出する。
【００８３】
この場合、回路情報蓄積装置２５は、内部の制御部２６がＲＯＭ２７に予め格納している相関係数算出プログラムや伝搬遅延時間算出プログラム等の各種プログラムをＲＡＭ２８上で展開してタイミング検出処理等の各種処理を実行する。
【００８４】
これにより制御部２６は、個々の半導体集積回路６が製造される毎に、その製造工程内で当該半導体集積回路６に対する製造精度のばらつきを特定するうえで測定される各種寸法や動作電流等（例えば、検査対象の半導体集積回路６にＭＯＳ構造のトランジスタ回路が形成されていれば、そのトランジスタ回路におけるポリシリコンの幅やゲートのシリコン酸化膜の膜厚、ドレインソース間に流れる電流値（Ids ）等）の測定値（以下、これを回路測定値と呼ぶ）が、その半導体集積回路６固有の識別情報と共に製造ばらつき情報として外部から与えられることにより、その製造ばらつき情報を蓄積部２９に取り込んで蓄積している。
【００８５】
また制御部２６は、回路検査装置２から伝搬遅延情報が与えられると、これを外部機器インターフェース３０を介して蓄積部２９に取り込んで蓄積する。
【００８６】
そして制御部２６は、半導体集積回路６の所定個数（例えば、数千乃至数万個）分の伝搬遅延情報及び製造ばらつき情報を蓄積部２９に蓄積すると、互いの識別情報によって関連付けた伝搬遅延情報及び製造ばらつき情報同士に基づいて、図９に示すような個々の半導体集積回路６に対する出力クロックデータＤ１Ｂの伝搬遅延時間と回路測定値（すなわち、ドレインソース間の電流値等の数値）とをグラフ化して伝搬遅延時間と、製造精度のばらつきとの相関係数を算出し、これを蓄積部２９に蓄積する。
【００８７】
これにより制御部２６は、この後、製造工程で製造された新たな半導体集積回路６に対する製造ばらつき情報が入力されると、当該入力された製造ばらつき情報内の回路測定値と、蓄積部２９に蓄積している相関係数とに基づいて、その新たな半導体集積回路６から出力される出力クロックデータＤ１Ｂに生じると予測される伝搬遅延時間を算出し、当該算出した伝搬遅延時間の情報（以下、これを遅延時間情報と呼ぶ）をその半導体集積回路６の識別情報と共にＲＡＭ２８に一時記憶する。
【００８８】
そして回路検査装置２の中央処理ユニット３は、新たな半導体集積回路６に対して検査を実施する場合、当該半導体集積回路６の識別情報を外部機器インターフェース２１から回路情報蓄積装置２５に送出する。
【００８９】
このとき制御部２６は、回路検査装置２から与えられた識別情報を外部機器インターフェース３０を介して取り込み、当該取り込んだ識別情報に対応する遅延時間情報をＲＡＭ２８から読み出して外部機器インターフェース３０から回路検査装置２に送出する。
【００９０】
これにより中央処理ユニット３は、回路情報蓄積装置２５から与えられた遅延時間情報を外部機器インターフェース２１を介して取り込み、その遅延時間情報と、検査対象の半導体集積回路６から与えられた出力クロックデータＤ１Ｂの取込開始タイミングとに基づいて、当該出力クロックデータＤ１Ｂに対するクロック立上りタイミングＴＭ１を検出（すなわち、決定）する。
【００９１】
このようにして中央処理ユニット３は、検査対象の半導体集積回路６を所定数以上検査し、その結果、出力クロックデータＤ１Ｂの伝搬遅延時間と当該半導体集積回路６に対する製造精度のばらつきとの相関係数が求まると、クロック立上りタイミングＴＭ１の検索処理を実行しなくとも、その出力クロックデータＤ１Ｂに対するクロック立上りタイミングＴＭ１を比較的高精度に検出することができ、かくして半導体集積回路６に対する検査時の処理負荷を低減し得るようになされている。
【００９２】
以上の構成において、回路検査装置２の中央処理ユニット３は、基準クロックデータＤ１Ａに同期して動作する半導体集積回路６の検査時には回路検査プログラムに従って図１１に示す回路検査処理手順ＲＴ１を開始する。
【００９３】
中央処理ユニット３は、回路検査処理手順ＲＴ１を開始すると、ステップＳＰ１において検査対象の半導体集積回路６から出力される出力クロックデータＤ１Ｂに生じる伝搬遅延時間と、当該半導体集積回路６に対する製造精度のばらつきとの間に相関があるか否かを判断する。
【００９４】
このステップＳＰ１において否定結果が得られると、このことは回路情報蓄積装置２５において半導体集積回路６に対する製造ばらつき情報と伝搬遅延情報との蓄積数が少ないために、未だ伝搬遅延時間と製造精度のばらつきとの間の相関が取れてはいないことを表しており、このとき中央処理ユニット３は次のステップＳＰ２に移る。
【００９５】
ステップＳＰ２において中央処理ユニット３は、検査対象の半導体集積回路６に基準クロックデータＤ１Ａ及びこれに同期させた各テストデータＤ２を送出し、その結果半導体集積回路６から得られた出力クロックデータＤ１Ｂに対して図３について上述したようにクッロク立上りタイミングＴＭ１を探索して、次のステップＳＰ３に移る。
【００９６】
ステップＳＰ３において中央処理ユニット３は、出力クロックデータＤ１Ｂに対するクロック立上りタイミングＴＭ１の探索結果に基づいてそのクロック立上りタイミングＴＭ１を検出して、次のステップＳＰ４に移る。
【００９７】
このようにして中央処理ユニット３は、検査対象の半導体集積回路６から出力された出力クロックデータＤ１Ｂに対する伝搬遅延時間のばらつきにかかわらずにその出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を的確に検出する。
【００９８】
ところでステップＳＰ１において肯定結果が得られると、このことは回路情報蓄積装置２５において半導体集積回路６に対する製造ばらつき情報と伝搬遅延情報とがそれぞれ多数蓄積されたことで、伝搬遅延時間と製造精度のばらつきとの間の相関が取れ、相関係数が算出できたことを表しており、このとき中央処理ユニット３はステップＳＰ５に移る。
【００９９】
ステップＳＰ５において中央処理ユニット３は、回路情報蓄積装置２５で算出されていた伝搬遅延時間と、検査対象の半導体集積回路６から与えられた出力クロックデータＤ１Ｂの取込開始タイミングとに基づいて、当該出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を検出して、ステップＳＰ４に移る。
【０１００】
このようにして中央処理ユニット３は、ある程度の数の半導体集積回路６を検査した後は、新たに半導体集積回路６を検査する場合、出力クロックデータＤ１Ｂに対してクロック立上りタイミングＴＭ１を探索することなくそのクロック立上りタイミングＴＭ１を検出することができ、かくしてクロック立上りタイミングＴＭ１の探索処理を省略できる分、回路検査処理手順ＲＴ１を簡略化して処理負荷を低減することができる。
【０１０１】
ステップＳＰ４において中央処理ユニット３は、検査対象の半導体集積回路６に対して選択された検査項目を確認する。
【０１０２】
その結果、中央処理ユニット３は、半導体集積回路６に対する検査項目として動作状態の検査が単独又は他の検査項目と共に選択されていると、次のステップＳＰ６に移る。
【０１０３】
ステップＳＰ６において中央処理ユニット３は、出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を基準にしてクロック周期のパターン判定タイミングＨＴ１及びＨＴ２を設定して、次のステップＳＰ７に移る。
【０１０４】
ステップＳＰ７において中央処理ユニット３は、レベル検出部１２によりパターン判定タイミングＨＴ１及びＨＴ２で各処理結果データＤ３のパターン判定用レベルをそれぞれ検出して、次のステップＳＰ８に移る。
【０１０５】
ステップＳＰ８において中央処理ユニット３は、各処理結果データＤ３に対するパターン判定タイミングＨＴ１及びＨＴ２で検出したパターン判定用レベルに基づいてこれら各処理結果データＤ３に対するパターン判定用レベルの出現パターンの良否を判定して、次のステップＳＰ９に移る。
【０１０６】
このようにして中央処理ユニット３は、検査対象の半導体集積回路６から出力された出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を基準としてパターン判定タイミングＨＴ１及びＨＴ２を設定し、当該出力クロックデータＤ１Ｂに同期した各処理結果データＤ３に対してパターン判定タイミングＨＴ１及びＨＴ２でパターン判定用レベルを検出することで、検査対象の半導体集積回路６に対する製造精度のばらつきに起因して各処理結果データＤ３に対する遅延時間がばらついても、その遅延時間のばらつきにかかわらずに各処理結果データＤ３に対して常に同じ検出条件でパターン判定用レベルを検出することができる。
【０１０７】
また中央処理ユニット３は、ステップＳＰ４において検査対象の半導体集積回路６に対して選択された検査項目を確認した結果、その検査項目として動作特性の検査が単独又は他の検査項目と共に選択されていると、次のステップＳＰ１０に移る。
【０１０８】
ステップＳＰ１０において中央処理ユニット３は、出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を基準としてレベル変化判定タイミングＬＣＴ及びレベル維持判定タイミングＬＫＴを設定して、次のステップＳＰ１１に移る。
【０１０９】
ステップＳＰ１１において中央処理ユニット３は、レベル検出部１２によりレベル変化判定タイミングＬＣＴ及び又はレベル維持判定タイミングＬＫＴで各処理結果データＤ３の推移状態判定用レベルをそれぞれ検出して、次のステップＳＰ１２に移る。
【０１１０】
ステップＳＰ１２において中央処理ユニット３は、各処理結果データＤ３に対するレベル変化判定タイミングＬＣＴ及び又はレベル維持判定タイミングＬＫＴで検出した推移状態判定用レベルに基づいてこれら各処理結果データＤ３に対する推移状態判定用レベルの推移状態の良否を判定して、次のステップＳＰ９に移る。
【０１１１】
このようにして中央処理ユニット３は、検査対象の半導体集積回路６から出力された出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を基準としてレベル変化判定タイミングＬＣＴ及びレベル維持判定タイミングＬＫＴを設定し、当該出力クロックデータＤ１Ｂに同期した各処理結果データＤ３に対してそのレベル変化判定タイミングＬＣＴ及び又はレベル維持判定タイミングＬＫＴで推移状態判定用レベルを検出することで、検査対象の半導体集積回路６に対する製造精度のばらつきに起因して各処理結果データＤ３に対する遅延時間がばらついても、その遅延時間のばらつきにかかわらずに各処理結果データＤ３に対して常に同じ検出条件で推移状態判定用レベルを検出することができる。
【０１１２】
また中央処理ユニット３は、ステップＳＰ４において検査対象の半導体集積回路６に対して選択された検査項目を確認した結果、その検査項目として動作精度の検査が単独又は他の検査項目と共に選択されていると、次のステップＳＰ１３に移る。
【０１１３】
ステップＳＰ１３において中央処理ユニット３は、レベル検出部１２により出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を基準として各処理結果データＤ３のデータ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１を検出して、次のステップＳＰ１４に移る。
【０１１４】
ステップＳＰ１４において中央処理ユニット３は、各処理結果データＤ３に対して検出したデータ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１に対する誤差を検出し、その検出結果に基づいて各処理結果データＤ３に対するレベルの変化精度を判定して、次のステップＳＰ９に移る。
【０１１５】
このようにして中央処理ユニット３は、検査対象の半導体集積回路６から出力された出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を基準として、当該出力クロックデータＤ１Ｂに同期した各処理結果データＤ３に対するデータ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１を検出することで、検査対象の半導体集積回路６に対する製造精度のばらつきに起因して各処理結果データＤ３に対する遅延時間がばらついても、その遅延時間のばらつきにかかわらずに各処理結果データＤ３に対して常に同じ検出条件でデータ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１を検出することができる。
【０１１６】
ステップＳＰ９において中央処理ユニット３は、検査対象の半導体集積回路６に対する検査項目として動作状態の検査が選択されていると、ステップＳＰ８において得られた判定結果に応じて、各処理結果データＤ３のパターン判定用レベルの出現パターンが良好であると判定していれば、検査対象の半導体集積回路６の動作状態が設計通りで良好であると判断する。
【０１１７】
これに対して中央処理ユニット３は、ステップＳＰ８において得られた判定結果に応じて、各処理結果データＤ３のパターン判定用レベルの出現パターンが不良であると判定していれば、検査対象の半導体集積回路６の動作状態が設計通りではなく不良であると判断する。
【０１１８】
また中央処理ユニット３は、検査対象の半導体集積回路６に対する検査項目として動作特性の検査が選択されていると、ステップＳＰ１２において得られた判定結果に応じて、各処理結果データＤ３の推移状態判定用レベルの推移状態が良好であると判定していれば、検査対象の半導体集積回路６の動作特性がＡＣ特性によって規定された通りで良好であると判断する。
【０１１９】
これに対して中央処理ユニット３は、ステップＳＰ１２において得られた判定結果に応じて、各処理結果データＤ３の推移状態判定用レベルの推移状態が不良であると判定していれば、検査対象の半導体集積回路６の動作特性がＡＣ特性による規定から外れて不良であると判断する。
【０１２０】
さらに中央処理ユニット３は、検査対象の半導体集積回路６に対する検査項目として動作精度の検査が選択されていると、ステップＳＰ１４において得られた判定結果に応じて、各処理結果データＤ３のレベルの変化精度が良好であると判定していれば、検査対象の半導体集積回路６の動作精度がＡＣ特性によって規定された通りで良好であると判断する。
【０１２１】
これに対して中央処理ユニット３は、ステップＳＰ１４において得られた判定結果に応じて、各処理結果データＤ３のレベルの変化精度が不良であると判定していれば、検査対象の半導体集積回路６の動作精度がＡＣ特性による規定から外れて不良であると判断する。
【０１２２】
そして中央処理ユニット３は、検査対象の半導体集積回路６に対して、選択された検査項目の全てにおいて良好であると判断すると、当該半導体集積回路６を良品と判定し、これに対して選択された検査項目の少なくとも１つで不良であると判断すると、その半導体集積回路６を不良品と判定した後、次のステップＳＰ１５に移ってこの回路検査処理手順ＲＴ１を終了する。
【０１２３】
このようにして中央処理ユニット３は、検査対象の半導体集積回路６に対する３種類の検査項目の何れに対しても、その半導体集積回路６から出力された出力クロックデータＤ１Ｂのクロック立上りタイミングＴＭ１を基準として、当該出力クロックデータＤ１Ｂに同期した各処理結果データＤ３から常に同じ検出条件でパターン判定用レベル、推移状態判定用レベル、データ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１でなる当該処理結果データＤ３のデータ状態を検出し、当該検出したデータ状態に基づいて半導体集積回路６の良否を判定することで、当該半導体集積回路６に対する検査条件が製造精度のばらつきに起因する各処理結果データＤ３の遅延時間のばらつきに左右されて検査精度が低下することを未然に、かつ確実に回避することができる。
【０１２４】
一方、中央処理ユニット３は、基準クロックデータＤ１Ａに非同期で動作する半導体集積回路２０の検査時には動作速度判別プログラムに従って、図１１との対応部分に同一符号を付した図１２に示す動作速度判別処理手順ＲＴ２を開始する。
【０１２５】
中央処理ユニット３は、動作速度判別処理手順ＲＴ２を開始すると、ステップＳＰ２１において検査対象の半導体集積回路２０に対して動作速度を設定して基準クロックデータＤ１Ａ及びこれに同期させた各テストデータＤ１１を送出した後、ステップＳＰ２−ＳＰ３−ＳＰ６−ＳＰ７−ＳＰ８−ＳＰ９の処理を順次実行して、続くステップＳＰ２２に移る。
【０１２６】
ステップＳＰ２２において中央処理ユニット３は、検査対象の半導体集積回路２０に対して設定可能な全ての動作速度で動作状態を検査したか否かを判断し、当該半導体集積回路２０に対して未だ設定可能な全ての動作速度で動作状態を検査してはいないために否定結果を得ると、ステップＳＰ２１に戻り、この後ステップＳＰ２２において肯定結果を得るまでの間、ステップＳＰ２１−ＳＰ２−ＳＰ３−ＳＰ６−ＳＰ７−ＳＰ８−ＳＰ９―ＳＰ２２の処理を循環的に繰り返す。
【０１２７】
そして中央処理ユニット３は、検査対象の半導体集積回路２０に対して設定可能な全ての動作速度で動作状態を検査し終えたことでステップＳＰ２２において肯定結果を得ると、次のステップＳＰ２３に移る。
【０１２８】
ステップＳＰ２３において中央処理ユニット３は、検査対象の半導体集積回路２０に対する動作状態の検査結果に応じて、当該半導体集積回路２０に対して設定可能な各動作速度のうち、その半導体集積回路２０に対して良好な動作状態を確保し得る最も速い動作速度を判別した後、次のステップＳＰ２４に移ってこの動作速度判別処理手順ＲＴ２を終了する。
【０１２９】
このようにして中央処理ユニット３は、検査対象の半導体集積回路２０に対する最適な動作速度を判別する場合でも、その半導体集積回路２０を種々の動作速度で動作させてその都度出力される出力クロックデータＤ１２のクロック立上りタイミングを基準とした同じ検査条件で動作状態を検査し、その検査結果に応じて動作速度を判別することで、当該半導体集積回路２０に対する検査条件が製造精度のばらつきに起因する各処理結果データＤ１３の遅延時間のばらつきにより動作速度の判別結果が左右されることを未然に、かつ確実に回避することができる。
【０１３０】
以上の構成によれば、検査対象の半導体集積回路６及び２０から出力される出力クロックデータＤ１Ｂ及びＤ１２と、当該出力クロックデータＤ１Ｂ及びＤ１２に同期して出力された各処理結果データＤ３及びＤ１３とを取り込むと共に、その出力クロックデータＤ１Ｂ及びＤ１２のクロック立上りタイミングＴＭ１を検出し、当該検出したクロック立上りタイミングＴＭ１を基準にして各処理結果データＤ３及びＤ１３のデータ状態を検出し、そのデータ状態に基づいて半導体集積回路６及び２０の良否を判定するようにしたことにより、半導体集積回路６及び２０に対する検査条件がその半導体集積回路６及び２０に対する製造精度のばらつきに起因する各処理結果データＤ３、Ｄ１３の遅延時間のばらつきに左右されることを未然にかつ確実に回避して常に同じ検査条件で検査することができ、かくして半導体集積回路に対する検査精度を向上し得る回路検査装置を実現することができる。
【０１３１】
すなわち回路検査装置２は、検査対象の半導体集積回路６及び２０から出力された出力クロックデータＤ１Ｂ及びＤ１２のクロック立上りタイミングＴＭ１を検出してそのクロック立上りタイミングＴＭ１を基準にしてパターン判定タイミングＨＴ１及びＨＴ２を設定し、当該設定したパターン判定タイミングＨＴ１及びＨＴ２で、出力クロックデータＤ１Ｂ及びＤ１２に同期している各処理結果データＤ３及びＤ１３のデータ状態であるパターン判定用レベルを検出し、当該検出したパターン判定用レベルの出現パターンの良否に基づいて半導体集積回路６及び２０の動作状態を検査するようにした。
【０１３２】
従って回路検査装置２は、各処理結果データＤ３に対するパターン判定用レベルの検出条件となるパターン判定タイミングＨＴ１及びＨＴ２が、これら各処理結果データＤ３の遅延時間のばらつきに左右されて当該各処理結果データＤ３に対してずれることを未然にかつ確実に回避して常に同じ検出条件で、各処理結果データＤ３の同じ部分のパターン判定用レベルを検出することができ、その検出結果に基づいて半導体集積回路６及び２０のを動作状態を検査することで、当該半導体集積回路６及び２０に対する動作状態の検査精度を向上させることができる。
【０１３３】
また回路検査装置２は、クロック立上りタイミングＴＭ１を基準にしてレベル変化判定タイミングＬＣＴ及びレベル維持判定タイミングＬＫＴを設定し、当該設定したレベル変化判定タイミングＬＣＴ及びレベル維持判定タイミングＬＫＴで、各処理結果データＤ３のデータ状態である推移状態判定用レベルを検出し、当該検出した推移状態判定用レベルの推移状態の良否に基づいて半導体集積回路６の動作特性を検査するようにした。
【０１３４】
従って回路検査装置２は、各処理結果データＤ３に対する推移状態判定用レベルの検出条件となるレベル変化判定タイミングＬＣＴ及びレベル維持判定タイミングＬＫＴが、これら各処理結果データＤ３の遅延時間のばらつきに左右されて当該各処理結果データＤ３に対してずれることを未然にかつ確実に回避して常に同じ検出条件で、各処理結果データＤ３の同じ部分の推移状態判定用レベルを検出することができ、その検出結果に基づいて半導体集積回路６のを動作特性を検査することで、当該半導体集積回路６に対する動作特性の検査精度を向上させることができる。
【０１３５】
さらに回路検査装置２は、クロック立上りタイミングＴＭ１を基準にして、各処理結果データＤ３及びＤ１３のデータ状態であるデータ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１を検出し、当該検出したデータ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１に基づくレベルの変化精度の良否に従って、半導体集積回路６の動作精度を検査するようにした。
【０１３６】
従って回路検査装置２は、各処理結果データＤ３に対するデータ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１の検出条件が、これら各処理結果データＤ３の遅延時間のばらつきに左右されて変化することを未然にかつ確実に回避して常に同じ検出条件でデータ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１を検出することができ、その検出結果に基づいて半導体集積回路６の動作精度を検査することで、当該半導体集積回路６に対する動作精度の検査精度を向上させることができる。
【０１３７】
そしてかかる回路検査装置２では、半導体集積回路６及び２０を検査項目毎にそれぞれレベルやタイミングの検出条件を同じにし、その結果、同じ検査条件で検査することがでるので、半導体集積回路６及び２０をより詳細にかつ高精度に検査することができる。
【０１３８】
なお上述の実施の形態においては、中央処理ユニット３により出力クロックデータＤ１Ｂ及びＤ１２のクロック立上りタイミングＴＭ１を検出し、そのクロック立上りタイミングＴＭ１を基準として半導体集積回路６及び２０を検査するようにした場合について述べたが、本発明はこれに限らず、中央処理ユニット３により出力クロックデータＤ１Ｂ及びＤ１２の立下りのタイミングを検出し、その立下りのタイミングを基準として半導体集積回路６及び２０を検査するようにしても良く、このようにしても上述した実施の形態と同様の効果を得ることができる。
【０１３９】
また上述の実施の形態においては、検査対象の半導体集積回路６に対して動作精度を検査する際に、各処理結果データＤ３のデータ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１の両方を検出してレベルの変化精度を判定するようにした場合について述べたが、本発明はこれに限らず、検査対象の半導体集積回路６に対して動作精度を検査する際に、各処理結果データＤ３のデータ立上りタイミングＤＳ１及びデータ立下りタイミングＤＤ１のいずれか一方のみを検出してレベルの変化精度を判定するようにしても良い。
【０１４０】
さらに上述の実施の形態においては、製造精度のばらつきと、出力クロックデータＤ１Ｂの伝搬遅延時間との相関を求めて、クロック立上りタイミングＴＭ１の検出に利用するようにした場合について述べたが、本発明はこれに限らず、検査対象の半導体集積回路６内部でクロックデータのタイミングに依存せずに取得可能な、内部に形成されたトランジスタの特性や、入出力ドライバの能力、リングオシレータ及び回路チェーンに関する情報等のように、この他種々の情報と、出力クロックデータＤ１Ｂの伝搬遅延時間との相関を求めて、クロック立上りタイミングＴＭ１の検出に利用するようにしても良い。
【０１４１】
さらに上述の実施の形態においては、本発明による回路検査装置を図１乃至図１２について上述した、半導体集積回路６及び２０を検査する回路検査装置２に適用するようにした場合について述べたが、本発明はこれに限らず、半導体集積回路が実装された回路基板を検査するテスタや、コンピュータ等の情報処理装置でなる回路検査装置等のように、この他種々の回路検査装置に広く適用することができる。
【０１４２】
さらに上述の実施の形態においては、検査対象回路からクロックデータに同期してテストデータを用いた所定処理が実行されることにより出力された当該クロックデータを取り込むクロックデータ取込手段として、図１乃至図１２について上述した回路検査装置２のクロックデータ入力部１０を適用するようにした場合について述べたが、本発明はこれに限らず、クロックデータを取り込むことができれば、この他種々のクロックデータ取込手段を広く適用することができる。
【０１４３】
さらに上述の実施の形態においては、クロックデータ取込手段により取り込まれたクロックデータの周期的に変化する波形の立上り又は立下りのタイミングを検出するタイミング検出手段として、図１乃至図１２について上述した回路検査装置２の中央処理ユニット３を適用するようにした場合について述べたが、本発明はこれに限らず、対ミンク検出用の専用のタイミング検出回路等のように、この他種々のタイミング検出手段を広く適用することができる。
【０１４４】
さらに上述の実施の形態においては、検査対象回路からテストデータを用いた所定処理の実行結果としてクロックデータに同期して出力された処理結果データを取り込む処理結果データ取込手段として、図１乃至図１２について上述した回路検査装置２の処理結果データ入力部１１を適用するようにした場合について述べたが、本発明はこれに限らず、処理結果データを取り込むことができれば、レベル検出部１２等のように、この他種々の処理結果データ取込手段を広く適用することができる。
【０１４５】
さらに上述の実施の形態においては、タイミング検出手段により検出されたタイミングを基準にして処理結果データのデータ状態を検出する状態検出手段として、図１乃至図１２について上述した回路検査装置２のレベル検出部１２を適用するようにした場合について述べたが、本発明はこれに限らず、中央処理ユニット３等のように、この他種々の状態検出手段を広く適用することができる。
【０１４６】
さらに上述の実施の形態においては、状態検出手段によって検出されたデータ状態に基づいて検査対象回路の良否を判定する判定手段として、図１乃至図１２について上述した回路検査装置２の中央処理ユニット３を適用するようにした場合について述べたが、本発明はこれに限らず、マイクロプロセッサ等のように、この他種々の判定手段を広く適用することができる。
【０１４７】
さらに上述の実施の形態においては、タイミング検出手段により検出されたタイミングを基準にして、処理結果データに対するレベルの出現パターンを判定するためのパターン判定タイミングを設定するパターン判定タイミング設定手段として、図１乃至図１２について上述した回路検査装置２の中央処理ユニット３を適用するようにした場合について述べたが、本発明はこれに限らず、中央処理ユニット３とは異なる専用のパターン判定タイミング設定回路等のように、この他種々のパターン判定タイミング設定手段を広く適用することができ、このようにパターン判定タイミング設定回路を設けるようにすれば、中央処理ユニット３の処理負荷を軽減することができる。
【０１４８】
さらに上述の実施の形態においては、タイミング検出手段により検出されたタイミングを基準にして、処理結果データに対するレベルの推移状態を判定するための推移判定タイミングを設定する推移判定タイミング設定手段として、図１乃至図１２について上述した回路検査装置２の中央処理ユニット３を適用するようにした場合について述べたが、本発明はこれに限らず、中央処理ユニット３とは異なる専用の推移判定タイミング設定回路等のように、この他種々の推移判定タイミング設定手段を広く適用することができ、このように推移判定タイミング設定回路を設けるようにすれば、中央処理ユニット３の処理負荷を軽減することができる。
【０１４９】
さらに上述の実施の形態においては、クロックデータを検査対象回路に送出するクロックデータ送出手段として、図１乃至図１２について上述した回路検査装置２のクロックデータ出力部８を適用するようにした場合について述べたが、本発明はこれに限らず、クロックデータを検査対象回路に送出することができれば、この他種々のクロックデータ送出手段を広く適用することができる。
【０１５０】
さらに上述の実施の形態においては、タイミング検出手段により検出されたタイミングと、検査対象回路に送出したときのクロックデータの位相とに基づいて、当該検査対象回路から出力されたクロックデータに生じている遅延時間を検出する遅延時間検出手段として、図１乃至図１２について上述した回路検査装置２の中央処理ユニット３を適用するようにした場合について述べたが、本発明はこれに限らず、中央処理ユニット３とは異なる専用の遅延時間検出回路等のように、この他種々の遅延時間検出手段を広く適用することができ、このように遅延時間検出回路を設けるようにすれば、中央処理ユニット３の処理負荷を軽減することができる。
【０１５１】
さらに上述の実施の形態においては、検査対象回路に対する製造精度のばらつき情報と、遅延時間検出手段により検出された遅延時間の情報とを関連付けて蓄積する蓄積手段として、図１乃至図１２について上述した回路情報蓄積装置２５の蓄積部２９を適用するようにした場合について述べたが、本発明はこれに限らず、回路検査装置２に設けるハードディスクドライブ等の大容量蓄積部等のように、この他種々の蓄積手段を広く適用することができる。
【０１５２】
さらに上述の実施の形態においては、蓄積手段に蓄積された製造精度のばらつき情報と、遅延時間の情報との相関係数を算出する相関係数算出手段として、図１乃至図１２について上述した回路情報蓄積装置２５の制御部２６を適用するようにした場合について述べたが、本発明はこれに限らず、回路検査装置２と回路情報蓄積装置２５とを一体化して当該回路検査装置２に設けられていた中央処理ユニット３等のように、この他種々の相関係数算出手段を広く適用することができる。
【０１５３】
さらに上述の実施の形態においては、新たな検査対象回路の検査時に、当該検査対象回路の製造精度のばらつき情報と、相関係数算出手段により算出された相関係数とに基づいて新たな検査対象回路から出力されるクロックデータに生じると予測される遅延時間を算出する遅延時間算出手段として、図１乃至図１２について上述した回路情報蓄積装置２５の制御部２６を適用するようにした場合について述べたが、本発明はこれに限らず、回路検査装置２と回路情報蓄積装置２５とを一体化して当該回路検査装置２に設けられていた中央処理ユニット３等のように、この他種々の遅延時間算出手段を広く適用することができる。
【産業上の利用可能性】
【０１５４】
本発明は、半導体集積回路や回路基板を検査するテスタ等の回路検査装置に利用することができる。
【図面の簡単な説明】
【０１５５】
【図１】本発明による回路検査システムの全体構成の一実施の形態を示すブロック図である。
【図２】検査対象の半導体集積回路から出力された出力クロックデータ及び処理結果データの説明に供する略線図である。
【図３】出力クロックデータのクロック立上りタイミングの検出の説明に供する略線図である。
【図４】伝搬遅延時間の異なる出力クロックデータのクロック立上りタイミングを示す略線図である。
【図５】出力クロックデータのクロック立上りタイミングを基準とした先頭のパターン判定タイミングの設定の説明に供する略線図である。
【図６】先頭のパターン判定タイミングよりも後続のパターン判定タイミングの設定の説明に供する略線図である。
【図７】処理結果データに対するパターン判定タイミングでのパターン判定用レベルの検出の説明に供する略線図である。
【図８】レベル変化判定タイミング及びレベル維持判定タイミングの設定の説明に供する略線図である。
【図９】処理結果データのデータ立上りタイミング及びデータ立下りタイミングの検出の説明に供する略線図である。
【図１０】伝搬遅延時間と製造精度のばらつきとの相関係数の算出の説明に供する略線図である。
【図１１】半導体集積回路に対する検査処理手順を示すフローチャートである。
【図１２】半導体集積回路に対する動作速度判別処理手順を示すフローチャートである。
【符号の説明】
【０１５６】
１……回路検査システム、２……回路検査装置、３……中央処理ユニット、４……ＲＯＭ、６、２０……半導体集積回路、７……クロック発生部、１２……レベル検出部、２５……回路情報蓄積装置、２６……制御部、２９……蓄積部、Ｄ１Ａ……基準クロックデータ、Ｄ１Ｂ、Ｄ１２……出力クロックデータ、Ｄ２、Ｄ１１……テストデータ、Ｄ３、Ｄ１３……処理結果データ、ＴＭ１……クロック立上りタイミング、ＨＴ１、ＨＴ２……パターン判定タイミング、ＬＣＴ……レベル変化判定タイミング、ＬＫＴ……レベル維持判定タイミング、ＤＳ１……データ立上りタイミング、ＤＤ１……データ立下りタイミング、ＲＴ１……回路検査処理手順、ＲＴ２……動作速度判別処理手順。
【図１】
2005147846.tif 000003
【図２】
2005147846.tif 000004
【図３】
2005147846.tif 000005
【図４】
2005147846.tif 000006
【図５】
2005147846.tif 000007
【図６】
2005147846.tif 000008
【図７】
2005147846.tif 000009
【図８】
2005147846.tif 000010
【図９】
2005147846.tif 000011
【図１０】
2005147846.tif 000012
【図１１】
2005147846.tif 000013
【図１２】
2005147846.tif 000014