(57)【要約】【課題】  連続データアクセス、高速データ転送を実現して、バンド幅を有効に活用できる画像データ配置方法を提供する。【解決手段】  バンク切り替えによるデータアクセスが連続して行われるのに要するサイクル数（時間）を、フレームメモリのバンク数と、プリチャージ設定等の所定の設定がなされてからデータアクセスが可能となるまでにかかるアクセスインターバル（アクセス不能時間）と、バス幅（バンド幅）によって決まるマクロブロックなどの矩形領域の１ラインにデータアクセスするのにかかるサイクル数（アクセス時間）とを基に決定する。そしてこの決定されたサイクル数内でアクセス可能な数の矩形領域のラインが画像を分割した領域の垂直方向に含まれるように、画像を走査線に沿って分割して、各ページに配置する。【選択図】    図１
2005222180.tif 000002
【特許請求の範囲】
【請求項１】
各々独立して制御可能な複数のバンクで構成され、前記バンクは一定サイズのページに分かれており、前記バンクそれぞれに所定の設定がなされた後においてそれぞれの所定のページ内で連続してランダムアクセスが可能となるフレームメモリに対して、画像を走査線に沿って分割して各ページへ配置し、前記画像に設定される特定の大きさの矩形領域毎の走査線に沿ったデータアクセスが前記バンクを切り替えながら行われるようにする画像データ配置方法であって、
前記バンクを切り替えながらのデータアクセスが連続して行われるのに要する時間を、前記バンクの数と、前記所定の設定がなされてからデータアクセスが可能となるまでにかかるアクセス不能時間と、前記矩形領域の走査線方向の１ラインにデータアクセスするのにかかるアクセス時間とを基に決定し、
前記決定された時間内でアクセス可能な数の前記矩形領域のラインが前記画像を分割した領域の垂直方向に含まれるように、前記画像を分割し、
前記分割した画像を各ページに配置する、
ことを特徴とする画像データ配置方法。
【請求項２】
請求項１記載の画像データ配置方法において、ページのサイズに合わせて前記画像を分割することを特徴とする画像データ配置方法。
【請求項３】
前記矩形領域がマクロブロックであることを特徴とする請求項１もしくは２のいずれかに記載の画像データ配置方法。
【請求項４】
請求項３記載の画像データ配置方法であって、
前記決定された時間内でアクセス可能な数の前記マクロブロックよりも小さい画像処理単位であるブロックの走査線方向のライン数を決定し、
この決定された前記ブロックのライン数以上の前記マクロブロックのラインが前記画像を分割した領域の垂直方向に含まれるように、前記画像を分割する
ことを特徴とする画像データ配置方法。
【請求項５】
各々独立して制御可能な複数のバンクで構成され、前記バンクは一定サイズのページに分かれており、前記バンクそれぞれに所定の設定がなされた後においてそれぞれの所定のページ内で連続してランダムアクセスが可能となるフレームメモリに対して、画像を分割して各ページへ配置する画像データ配置方法であって、
前記バンクを切り替えながらのデータアクセスが連続して行われるのに要する時間を、前記バンクの数と、前記所定の設定がなされてからデータアクセスが可能となるまでにかかるアクセス不能時間と、前記画像に設定される特定の大きさの矩形領域の走査線方向の１ラインにデータアクセスするのにかかるアクセス時間とを基に決定し、
前記決定された時間内でアクセス可能な数の前記矩形領域のラインが前記画像を分割した領域の走査線方向および垂直方向に含まれるように、前記画像を分割し、
前記分割した画像を各ページに配置する、
ことを特徴とする画像データ配置方法。
【請求項６】
請求項５記載の画像データ配置方法において、ページのサイズに合わせて前記画像を分割することを特徴とする画像データ配置方法。
【請求項７】
前記矩形領域がマクロブロックであることを特徴とする請求項５もしくは６のいずれかに記載の画像データ配置方法。
【請求項８】
請求項７記載の画像データ配置方法であって、
前記決定された時間内でアクセス可能な数の前記マクロブロックよりも小さい画像処理単位であるブロックの走査線方向のライン数を決定し、
この決定された前記ブロックのライン数以上の前記マクロブロックのラインが前記画像を分割した領域の垂直方向に含まれるように、前記画像を分割する
ことを特徴とする画像データ配置方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理を行うビデオディスクプレーヤなどの映像機器におけるフレームメモリへの画像データ配置方法に関する。
【背景技術】
【０００２】
近年、ＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）２、ＭＰＥＧ４などの画像処理技術の普及が進み、ビデオディスクプレーヤなどの映像機器に限らず携帯電話やパーソナルコンピュータなどの一般の機器においても画像処理を行うことが多くなってきた。
【０００３】
画像処理を行う場合、従来は、ＶＲＡＭ（Ｖｉｄｅｏ  ＲＡＭ）などの高価で高速な専用ＳＲＡＭをフレームメモリとして使用していたが、近年、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  ＤＲＡＭ）や、ＤＤＲ−ＳＤＲＡＭ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ−ＳＤＲＡＭ）、ＲＡＭＢＵＳ−ＤＲＡＭなどの高速で大容量のメモリの低価格化から、これらのメモリを使用した画像処理装置が普及段階に入り、ビデオディスクプレーヤやデジタル放送用セットボックス、並びにパーソナルコンピュータなどの分野において、これらのメモリを使用した画像処理を行うＬＳＩの開発が盛んになってきている。
【０００４】
フレームメモリに対する画像転送アクセスは次の２種類に分けることができる。一つは、ＭＰＥＧ規格等により圧縮された画像を伸張する際のデータアクセスである。ＭＰＥＧ規格等により圧縮された画像を伸張する際には差分画像処理、動き予測処理を行うが、この処理は、通常、画像をマクロブロックと呼ばれる１６ピクセル×１６行（２５６ピクセル）の矩形領域に区切って行う。よって、差分画像処理、動き予測処理を行う際には、マクロブロック単位で画像を読み出す。マクロブロックの読み出し方は、マクロブロックの範囲で走査線に沿って１ラインずつ読み出す読み出し方になる。このデータアクセスをマクロブロックアクセスと呼ぶ。もう一つは画像を表示する際の走査線アクセスであり、画像全体を読み出す。その読み出し方は画像全体を走査線に沿って１ラインずつ読み出す読み出し方になる。マクロブロックアクセスと走査線アクセスの模式図を図１０、１１に示す。
【０００５】
一方、上述したように、近年フレームメモリとしてＳＤＲＡＭ等が使用されるようになってきた。これらのメモリは、バンク切り替えやバーストモードの技術により、高速アクセスが可能となっている。
【０００６】
バンク切り替えの技術は、一つのメモリ内に設けられた複数のバンク（Ｂａｎｋ）に、分割したデータを配置しておき、そのデータにアクセスする際にはバンクを順次切り替えながらデータアクセスを行う技術であり、バンク毎に独立したメモリ制御が可能なメモリで実現できる。また、バンクは一定サイズのページに分かれており、バンクに所定の設定がなされた後に所定のページ内で連続してデータアクセスが可能となる（ページモード）。また、バーストモードの技術は、一つのアドレスを指定するだけで、次に続くアドレスのデータに連続してアクセスする技術であり、アドレスの指定を省略できるのでアクセス速度が向上する。
【０００７】
この技術を利用して、従来は、画像をマクロブロックやＭピクセル×Ｎ行のブロックなどの特定の大きさの矩形領域に分割し、その矩形領域の範囲で走査線に沿って１ラインずつ連続データ転送できるように、矩形領域を各バンク内の各ページにそれぞれ配置していた。但し、隣接する矩形領域は縦方向、横方向いずれも異なるバンクに配置する。このデータ配置の模式図を図１２に示す。
【０００８】
このように配置すれば、マクロブロックアクセスの際には、同一ページ内でのデータアクセスとなるので、後述するプリチャージ設定やアクティブ設定を一回行うだけでよく、高速データ転送が可能となる。また、走査線アクセスでは矩形領域を跨ぐ毎に異なるバンクに配置されたデータへアクセスすることになるが、バンク切り替え、バーストモードの技術を用いれば連続データ転送でき、高速データ転送が可能となる（例えば、特許文献１、２参照。）。
【０００９】
以下、従来のＳＤＲＡＭとＤＤＲ−ＳＤＲＡＭとして、２００３年４月時点でのＭＩＣＲＯＮ社のＭＴ４８ＬＣ４Ｍ１６Ａ２、ＭＴ４８ＬＣ８Ｍ１６Ａ２、並びにＭＴ４６Ｖ８Ｍ１６を例に（各製品のデータシート参照。）、上述した従来の画像データ配置における走査線アクセスについて説明する。ＳＤＲＡＭはクロックの立ち上がりエッジに同期してデータの入出力を行えるＤＲＡＭであり、ＤＤＲ−ＳＤＲＡＭはクロックの立ち上がり、立ち下がりの両エッジに同期してデータの入出力を行えるＤＲＡＭである。
【００１０】
なお、このメモリでは、１１３［ＭＨｚ］の動作でプリチャージ設定（Ｐｒｅｃｈａｒｇｅ）後３サイクル、ページ設定（Ａｃｔｉｖｅ）後２ないし３サイクル（低速で動作させる場合は２サイクル、高速で動作させる場合は３サイクル）経過しないと、次の命令を実行できない。このプリチャージ設定やページ設定の後、次の命令を実行するまでに必要な制約時間をアクセス制約値と称す。
【００１１】
まず、上記ＳＤＲＡＭにおいて同一バンク内の異なるページに配置されたデータにアクセスする場合について、図１３（ａ）〜（ｃ）を用いて説明する。図１３（ａ）に、バンク０内の異なるページに配置されたデータにアクセスする様子を模式的に表す。
【００１２】
図１３（ｂ）は各アクセスの実行タイミングを表している。図１３（ｂ）に示すように、この場合、前の読出し／書込み命令（Ｒｅａｄ／Ｗｒｉｔｅ）が終了した後に、再度次のページのプリチャージ設定、ページ設定を行わなければならず、６サイクルのアクセスインターバル（アクセス不能時間）が発生する。
【００１３】
図１３（ｃ）は、制御信号バス、データバスに出現する信号を示す。上記したように前回の読出し／書込み命令が終了した後、再度次のページのプリチャージ設定、ページ設定を行わなければならないので、制御信号バス、データバスに発生する信号は点在することになる。なお、上記ＤＤＲ−ＳＤＲＡＭでも同様の結果が得られる。
【００１４】
続いて、上記ＳＤＲＡＭにおいて、異なるバンク内の異なるページに配置されたデータにバンクを切り替えながらアクセスする場合について、図１４（ａ）〜（ｃ）を用いて説明する。図１４（ａ）に、バンク０〜３内の異なるページに配置されたデータにバンクを切り替えながらアクセスする様子を模式的に表す。
【００１５】
図１４（ｂ）は各アクセスの実行タイミングを表している。図１４（ｂ）に示すように、この場合、バンクを切り替えながらデータアクセスすることになるので、あるバンクに対してプリチャージ設定、ページ設定を行った後の待機中に、別のバンクに対してプリチャージ設定、ページ設定を実行することができる。
【００１６】
図１４（ｃ）は、制御信号バス、データバスに出現する信号を示す。上記したようにあるバンクに対してプリチャージ設定、ページ設定を行った後の待機中に、別のバンクに対してプリチャージ設定、ページ設定を実行することができるので、制御信号バス、データバスに発生する信号は図１３（ｃ）と比較して活発となる。なお、上記ＤＤＲ−ＳＤＲＡＭでも同様の結果が得られる。
【００１７】
図１５（ａ）〜（ｃ）は、バーストモードの技術により、一回の読出し／書込み命令よって指定されたアドレスに続くアドレスのデータに連続してアクセスする点が図１４（ａ）〜（ｃ）と異なる。ここでは、図１５（ｂ）に示すように、一回の読出し／書込み命令で４サイクル分のデータ（４バースト転送長のデータ）に連続してアクセスする（つまり４回連続してアクセスする）。このように一定サイクル数分のデータに連続してアクセスすることにより、図１５（ｃ）に示すように、データバスに信号を連続して発生させることができる。なお、上記ＤＤＲ−ＳＤＲＡＭでも同様の結果が得られる。
【００１８】
以上のように、バンク切り替えとバーストモードの技術を用いることにより、分割したデータを異なるバンクへ配置しても、そのデータに連続してデータアクセスすることが可能となる。
【００１９】
そこで、上述したように、画像を矩形領域単位で各バンク内の各ページにそれぞれ配置し、バーストモードの技術により矩形領域の１ラインに連続してデータアクセスするようにすれば、走査線アクセスにおいてもバンク切り替えの技術により連続してデータアクセスできるようになり、高速データ転送が可能となる。
【００２０】
しかしながら、昨今、ビデオディスクプレーヤやセットトップボックスの価格の下落に伴い、部品数を減少させる傾向が出てきた。部品数を減少させる場合、メモリを共有化して部品点数を減少させるという解決方法がとられることが多い。その際、メモリは、最もバンド幅が必要とされるシステムのバス幅で統合されることが多い。
【００２１】
また、メモリを共有化したＬＳＩにおいて、バンド幅の拡大を伴う機能拡張を図るには、バス幅拡張によるバンド幅拡張が行われることが多い。こうした場合、本来画像処理で使用するバス幅よりも広いバス幅で画像処理装置を構成しなければならないケースが発生する。
【００２２】
バス幅が広がると１回のアクセスによって転送されるデータ量は増加する。画像データは１ｐｉｘｅｌ＝８ｂｉｔで構成されることが多い。また、ＭＰＥＧ２、ＭＰＥＧ４規格で圧縮された画像に対する画像処理は、マクロブロック単位（１６ピクセル×１６行（２５６ピクセル））や、マクロブロックより小さい画像処理単位であるブロック単位（８ピクセル×８行（６４ピクセル））で処理を行うことが多い。
【００２３】
１マクロブロックの１ライン（１６ｂｙｔｅ）を連続転送する場合、バス幅が８ｂｉｔのときには１６サイクル、１６ｂｉｔのときには８サイクル、３２ｂｉｔのときには４サイクル、６４ｂｉｔのときには２サイクルといった具合に、バス幅の拡張とともに必要な転送サイクル数（アクセス時間）は減少する。以下、矩形領域としてマクロブロックを用いた場合の従来の走査線アクセスについて説明する。
【００２４】
まず、上記ＳＤＲＡＭにおいて、１マクロブロックの１ラインのデータ転送を３サイクル程度で可能なようにバス幅を拡張した場合について図１６（ａ）〜（ｃ）を用いて説明する。バス幅が４８ｂｉｔ程度になった場合である。図１６（ａ）に、バンク０〜３内の異なるページに配置されたデータにバンクを切り替えながらアクセスする様子を模式的に表す。
【００２５】
図１６（ｂ）は各アクセスの実行タイミングを表しており、また図１６（ｃ）は、制御信号バス、データバスに出現する信号を示す、このように一回の読出し／書込み命令で３サイクル分のデータ（３バースト転送長のデータ）に連続してアクセスした場合、データバスが途切れずに動作する。
【００２６】
一方、図１６（ａ）〜（ｃ）に対して図１７（ａ）〜（ｃ）は、１マクロブロックの１ラインのデータ転送を２サイクル程度で可能なようにバス幅を拡張した場合について表しており（バス幅は６４ｂｉｔ程度）、この場合データバスが途切れて動作する。これは、上記した該ＳＤＲＡＭのバンクの数とアクセスインターバル（アクセス不能時間）に起因する。
【００２７】
このように、画像を矩形領域単位で分割して異なるブロックへ配置した場合、使用するメモリのバンク数とアクセスインターバルにより、バンド幅（バス幅）によっては、走査線アクセス時においてデータ転送に隙間が開いて、利用可能なバンド幅を有効に活用できなくなる。
【００２８】
また上記ＤＤＲ−ＳＤＲＡＭにいたっては、５バースト転送長以下で、データ転送に隙間が開いて、利用可能なバンド幅を有効に活用できなくなる。図１８（ａ）〜（ｃ）は、は、該ＤＤＲ−ＳＤＲＡＭにおいて、１マクロブロックの１ラインのデータ転送を５サイクル程度で可能なようにバス幅を拡張した場合について表しており、この場合データバスは途切れずに動作する。しかし、該ＤＤＲ−ＳＤＲＡＭのバンクの数とアクセスインターバルにより、これ以上バースト転送長（一回の読出し／書込み命令で連続アクセスするサイクル数（アクセス時間））が短くなると走査線アクセス時においてデータ転送に隙間が開いて利用可能なバンド幅を有効に活用できなくなる。
【００２９】
さらに近年、ＭＰＥＧ４の技術が普及し始めている。ＭＰＥＧ４では転送ビットレートの少ない分を画像フィルタなどの処理で補っている。画像フィルタの技術はブロック単位のものもあるが走査線単位で処理するものが多く、走査線アクセスの重要度は増加している。
【特許文献１】特開平８−５５０６０公報
【特許文献２】特開平９−１０６３７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００３０】
本発明は、上記問題点に鑑み、画像の走査線方向の画素数Ｘに対してページサイズが十分にある場合には、図１、２に示すように画像を走査線に沿って分割して各ページに配置する。すなわち、バンク切り替えによるデータアクセスが連続して行われるのに要するサイクル数（時間）を、フレームメモリのバンク数と、プリチャージ設定等の所定の設定がなされてからデータアクセスが可能となるまでにかかるアクセスインターバル（アクセス不能時間）と、バス幅（バンド幅）によって決まるマクロブロックなどの矩形領域の１ラインにデータアクセスするのにかかるサイクル数（アクセス時間）とを基に決定する。そしてこの決定されたサイクル数内でアクセス可能な数の矩形領域のラインが画像を分割した領域の垂直方向に含まれるように、画像を走査線に沿って分割する。そしてこの分割した画像を各ページに配置することにより、走査線アクセスをページ単位で行えるようにし、かつマクロブロックアクセスをバンク切り替えにより行う際にマクロブロックに連続してデータアクセスできるようにし、連続データアクセス、高速データ転送を実現して、バンド幅を有効に活用できる画像データ配置方法を提供することを目的とする。
【００３１】
また、本発明は、画像の走査線方向の画素数Ｘに対してページサイズが不足する場合には、バンク切り替えによるデータアクセスが連続して行われるのに要するサイクル数（時間）を、フレームメモリのバンク数と、プリチャージ設定等の所定の設定がなされてからデータアクセスが可能となるまでにかかるアクセスインターバル（アクセス不能時間）と、バス幅（バンド幅）によって決まるマクロブロックなどの矩形領域の１ラインにデータアクセスするのにかかるサイクル数（アクセス時間）とを基に決定する。そしてこの決定されたサイクル数内でアクセス可能な数の矩形領域のラインが画像を分割した領域の走査線方向および垂直方向に含まれるように、画像を分割する。そしてこの分割した画像を各ページに配置することにより、走査線アクセスおよびマクロブロックアクセスをバンク切り替えにより行う際に連続してデータアクセスできるようにし、連続データアクセス、高速データ転送を実現して、バンド幅を有効に活用できる画像データ配置方法を提供することを目的とする。
【００３２】
また、上記決定されたサイクル数内（時間内）でアクセス可能な数のブロックのライン数を決定し、この決定されたブロックのライン数以上のマクロブロックのラインが画像を分割した領域の垂直方向に含まれるように、画像を分割することにより、バンク切り替えによるブロック単位でのデータアクセス（ブロックアクセス）時においても連続データアクセス、高速データ転送を実現して、バンド幅を有効に活用できる画像データ配置方法を提供することを目的とする。
【課題を解決するための手段】
【００３３】
本発明の請求項１記載の画像データ配置方法は、各々独立して制御可能な複数のバンクで構成され、前記バンクは一定サイズのページに分かれており、前記バンクそれぞれに所定の設定がなされた後においてそれぞれの所定のページ内で連続してランダムアクセスが可能となるフレームメモリに対して、画像を走査線に沿って分割して各ページへ配置し、前記画像に設定される特定の大きさの矩形領域毎の走査線に沿ったデータアクセスが前記バンクを切り替えながら行われるようにする画像データ配置方法であって、前記バンクを切り替えながらのデータアクセスが連続して行われるのに要する時間を、前記バンクの数と、前記所定の設定がなされてからデータアクセスが可能となるまでにかかるアクセス不能時間と、前記矩形領域の走査線方向の１ラインにデータアクセスするのにかかるアクセス時間とを基に決定し、前記決定された時間内でアクセス可能な数の前記矩形領域のラインが前記画像を分割した領域の垂直方向に含まれるように、前記画像を分割し、前記分割した画像を各ページに配置する、ことを特徴とする。
【００３４】
また、本発明の請求項２記載の画像データ配置方法は、請求項１記載の画像データ配置方法において、ページのサイズに合わせて前記画像を分割することを特徴とする。
また、本発明の請求項３記載の画像データ配置方法は、請求項１もしくは２のいずれかに記載の画像データ配置方法であって、前記矩形領域がマクロブロックであることを特徴とする。
【００３５】
また、本発明の請求項４記載の画像データ配置方法は、請求項３記載の画像データ配置方法であって、前記決定された時間内でアクセス可能な数の前記マクロブロックよりも小さい画像処理単位であるブロックの走査線方向のライン数を決定し、この決定された前記ブロックのライン数以上の前記マクロブロックのラインが前記画像を分割した領域の垂直方向に含まれるように、前記画像を分割することを特徴とする。
【００３６】
また、本発明の請求項５記載の画像データ配置方法は、各々独立して制御可能な複数のバンクで構成され、前記バンクは一定サイズのページに分かれており、前記バンクそれぞれに所定の設定がなされた後においてそれぞれの所定のページ内で連続してランダムアクセスが可能となるフレームメモリに対して、画像を分割して各ページへ配置する画像データ配置方法であって、前記バンクを切り替えながらのデータアクセスが連続して行われるのに要する時間を、前記バンクの数と、前記所定の設定がなされてからデータアクセスが可能となるまでにかかるアクセス不能時間と、前記画像に設定される特定の大きさの矩形領域の走査線方向の１ラインにデータアクセスするのにかかるアクセス時間とを基に決定し、前記決定された時間内でアクセス可能な数の前記矩形領域のラインが前記画像を分割した領域の走査線方向および垂直方向に含まれるように、前記画像を分割し、前記分割した画像を各ページに配置することを特徴とする。
【００３７】
また、本発明の請求項６記載の画像データ配置方法は、請求項５記載の画像データ配置方法において、ページのサイズに合わせて前記画像を分割することを特徴とする。
また、本発明の請求項７記載の画像データ配置方法は、請求項５もしくは６のいずれかに記載の画像データ配置方法であって、前記矩形領域がマクロブロックであることを特徴とする。
【００３８】
また、本発明の請求項８記載の画像データ配置方法は、請求項７記載の画像データ配置方法であって、前記決定された時間内でアクセス可能な数の前記マクロブロックよりも小さい画像処理単位であるブロックの走査線方向のライン数を決定し、この決定された前記ブロックのライン数以上の前記マクロブロックのラインが前記画像を分割した領域の垂直方向に含まれるように、前記画像を分割することを特徴とする。
【発明の効果】
【００３９】
本発明によれば、マクロブロックアクセス、走査線アクセスにおいて、連続データアクセス、高速データ転送を実現して、バンド幅を有効に活用できる。また、ページのサイズに合わせて画像を分割することにより、メモリ領域を無駄なく使用することができる。また、ブロック単位の画像処理時にも、連続データアクセス、高速データ転送を実現して、バンド幅を有効に活用できる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の実施の形態について図面を交えて説明する。本実施の形態では、画像データのデータサイズは７２０ピクセル×４２０行とし、１マクロブロックのデータサイズは１６ピクセル×１６行＝２５６ｂｙｔｅとする。また、フレームメモリとして上記したＭＩＣＲＯＮ社のＭＴ４８ＬＣ４Ｍ１６Ａ２、ＭＴ４８ＬＣ８Ｍ１６Ａ２、並びにＭＴ４６Ｖ８Ｍ１６（ＳＤＲＡＭ、ＤＤＲ−ＳＤＲＡＭ）を用いた場合を例に説明する。なお、フレームメモリは、各々独立して制御可能な複数のバンクで構成され、かつページモードでランダムアクセスが可能であり、各バンクそれぞれの制御手段を一つのポートで共有しているものとする。
【００４１】
（実施の形態１）
以下、本実施の形態１における画像データ配置方法について説明する。本実施の形態１における画像データ配置方法は、画像の走査線方向の画素数Ｘに対してページサイズが十分にある場合の配置方法である。
【００４２】
当該画像データ配置方法では、画像を走査線に沿って分割して一定サイズの各ページへ配置し、走査線アクセスがページモードで行われるようにするとともに、画像に設定される特定の大きさの矩形領域（ここでは画像処理対象であるマクロブロック）毎の走査線に沿ったデータアクセス（マクロブロックアクセス）が、バンクを切り替えながら連続して行われるようにする。
【００４３】
すなわち、バンクを切り替えながらのデータアクセスが連続して行われるのに要するサイクル数（時間）を、バンクの数（ここでは４つ）と、プリチャージ設定やアクティブ設定（所定の設定）により生ずるアクセスインターバル（アクセス不能時間。ここではプリチャージ設定後３サイクル、ページ設定後３サイクル必要であり、アクセスインターバルは６サイクルとなる。）と、矩形領域の１ラインにデータアクセスするのにかかるサイクル数（アクセス時間。ここでは後述するように２サイクル）とを基に決定する。そしてこの決定されたサイクル数内でアクセス可能な数の矩形領域のラインが画像を分割した領域の垂直方向に含まれるように、画像を分割して、各ページに配置する。図１に、上記方法により画像を分割した一例を表す。また、図２に、上記方法により分割した画像データが各ページに配置されている一例を表す。
【００４４】
なお、この画像データの分割・配置は、画像処理装置が実行プログラムに従って実行する。例えば、後述するように５ラインと４９６ｂｙｔｅ毎に画像を走査線に沿って分割することが決定されている場合には、画像処理装置は処理対象の画像データを５ラインと４９６ｂｙｔｅ毎に分割して、マクロブロックアクセスがバンク切り替えにより実行できるように各ページに配置する。
【００４５】
本実施の形態１では、図３に示すように、メモリセルアレイ３０１としての上記ＳＤＲＡＭもしくは上記ＤＤＲ−ＳＤＲＡＭを４つ並列に使用したフレームメモリを例に説明する。各メモリセルアレイ３０１はメモリ制御を行う画像処理装置（画像処理ＬＳＩ）３０２に並列接続されており、一つのメモリセルアレイ３０１の容量は６４Ｍｂｉｔ、バス幅は１６ビットである。すなわち一つのフレームメモリとしてみた場合、４×１６＝６４ビット幅のバス幅を有することになる。また、各メモリセルアレイ３０１の１ページのデータサイズは１０２４ｂｙｔｅであり、一つのフレームメモリとしてみた場合、１ページのデータサイズは４×１０２４＝４０９６ｂｙｔｅとなる。
【００４６】
ここでは画像の１ラインが７２０ｂｙｔｅであることから、１ページに最大５ラインと４９６ｂｙｔｅ分の画像データを配置することができる。したがって、１ページに５ラインと４９６ｂｙｔｅの画像データを配置する場合には、画像データを図４に示すように分割することになる。
【００４７】
一方、バス幅が６４ｂｉｔであるので、２サイクル（２バースト転送長）で１６ｂｙｔｅのデータ、すなわちマクロブロック（矩形領域）の１ラインのデータを転送できる。しかし、図１６、１７（ａ）〜（ｃ）を用いて説明したように、上記ＳＤＲＡＭでは、バンクの数（ここでは４つ）とアクセスインターバル（アクセス不能時間）により、２バースト転送長ではバンク切り替えによるデータアクセスを連続して行えない。そこで、ここでは１ページ内で少なくともマクロブロックの２ラインにデータアクセスできるように画像を分割する。
【００４８】
上記ＳＤＲＡＭにおいて、マクロブロックの２ラインを同一ページから転送できるように画像データを配置した場合のマクロブロックアクセスについて図５（ａ）〜（ｃ）を用いて説明する。図５（ａ）に、バンク０〜３内の異なるページに配置されたデータにバンクを切り替えながらアクセスする様子を模式的に表す。
【００４９】
図５（ｂ）は各アクセスの実行タイミングを表す。この場合、２回の読出し命令（Ｒｅａｄ）により、マクロブロックの２ラインを同一ページから連続転送する。このようにすれば、あるバンク内のデータアクセス中に、他のバンクに対するプリチャージ設定、アクティブ設定を行うことができ、図５（ｃ）に示すように、データバスが途切れずに動作するようになり、高速データ転送が可能となる。このように、一つのページ内でマクロブロックの２ラインにデータアクセスできるようにすれば、バンク切り替えによるマクロブロックアクセスを連続アクセスとすることができる。なお、走査線アクセスは同一ページ内でのデータアクセスとなるので、常に連続アクセス可能であり、高速にデータ転送できる。
【００５０】
一方、メモリセルアレイとして上記ＤＤＲ−ＳＤＲＡＭを用いた場合も同様に、図６（ａ）〜（ｃ）に示すように少なくともマクロブロックの３ラインを同一ページから転送できるように画像データを配置すれば、データバスが途切れずに動作するようになり、高速データ転送が可能となる。また、走査線アクセスも同様に同一ページ内でのデータアクセスとなるので、常に連続アクセス可能であり、高速にデータ転送できる。
【００５１】
なお、ここでは、一例として１ページに４０９６ｂｙｔｅ分のデータを格納できるフレームメモリを用いて説明したが、７２０ピクセル×４８０行の画像サイズであれば２ライン格納するのに１４４０ｂｙｔｅ、３ライン格納するのに２１６０ｂｙｔｅあればよいので、１ページの容量を１４４０ｂｙｔｅもしくは２１６０ｂｙｔｅにしてもよい。また、画像サイズが例えば１０８０ピクセル×７２０行などの場合、１ページ当たり少なくとも１０８０×２〜３ｂｙｔｅの容量が必要になる。一方、上述したように画像データをページサイズ（４０９６ｂｙｔｅ）に合わせて分割すれば（５ラインと４９６ｂｙｔｅ毎に分割すれば）、メモリ空間を有効に活用することができる。
【００５２】
また、バンク切り替えによるデータアクセスが連続して行われるのに要するサイクル数内でアクセス可能なブロックのライン数を決定し、この決定されたブロックのライン数以上のマクロブロックのラインが画像を分割した領域の垂直方向に含まれるようにしてもよい。このようにすれば、バンク切り替えによるブロック単位でのデータアクセス（ブロックアクセス）時においても連続データアクセス、高速データ転送を実現して、バンド幅を有効に活用できる。
【００５３】
（実施の形態２）
続いて、本実施の形態２における画像データ配置方法について説明する。本実施の形態２における画像データ配置方法は、画像の走査線方向の画素数Ｘに対してページサイズが不足する場合の配置方法である。
【００５４】
当該画像データ配置方法では、走査線アクセスとマクロブロックアクセスが共にバンクを切り替えながら連続して行われるようにする。すなわち、バンクを切り替えながらのデータアクセスが連続して行われるのに要するサイクル数（時間）を、バンクの数（ここでは４つ）と、プリチャージ設定やアクティブ設定（所定の設定）により生ずるアクセスインターバル（アクセス不能時間。ここではプリチャージ設定後３サイクル、ページ設定後３サイクル必要であり、アクセスインターバルは６サイクルとなる。）と、矩形領域の１ラインにデータアクセスするのにかかるサイクル数（アクセス時間。ここでは後述するように２サイクル）とを基に決定する。そしてこの決定されたサイクル数内でアクセス可能な数の矩形領域のラインが画像を分割した領域の走査線方向および垂直方向に含まれるように、画像を分割して、各ページに配置する。図７に、上記方法により画像を分割した一例を表す。また、図８に、上記方法により分割した画像データが各ページに配置されている一例を表す。
【００５５】
なお、この画像データの分割・配置は、画像処理装置が実行プログラムに従って実行する。例えば、図７に示すように、走査線方向にＭｐｉｘｅｌ、垂直方向にＮ行（Ｎｌｉｎｅ）の第１の分割領域と、この第１の分割領域に隣接する走査線方向にＭｐｉｘｅｌ、垂直方向にＺ行（Ｚｌｉｎｅ）の第２の分割領域からなる階段状の領域に画像を分割することが決定されている場合には、画像処理装置は処理対象の画像データを上記階段状の領域に分割して、走査線アクセスとマクロブロックアクセスがバンク切り替えにより実行できるように各ページに配置する。
【００５６】
本実施の形態２では、メモリセルアレイとして上記ＳＤＲＡＭもしくは上記ＤＤＲ−ＳＤＲＡＭを１つ使用した場合を例に説明する。メモリセルアレイはメモリ制御を行う画像処理装置に接続されており、その容量は６４Ｍｂｉｔ、バス幅は６４ビットとする。またメモリセルアレイの１ページのデータサイズは１０２４ｂｙｔｅとする。
【００５７】
ここでは画像の１ラインが７２０ｂｙｔｅであるため、各ページに１ライン程度の画像データしか配置できず、したがって実施の形態１のように画像を走査線に沿って分割する画像データ配置方法は適さない。
【００５８】
そこで、本実施の形態２では、図９に示すように、画像の１ラインを１６×Ｊｂｙｔｅ（ピクセル）単位で区切る。このときのＪの値は、少なくともバンク切り替えによるデータアクセスを連続アクセスとするのに必要な値とする。また、画像を分割した領域の垂直方向には、１６×Ｊｂｙｔｅのラインが少なくともＮ行（ｌｉｎｅ）含まれるようにする。このときのＮの値も、少なくともバンク切り替えによるデータアクセスを連続アクセスとするのに必要な値とする。そして、走査線アクセスとマクロブロックアクセスがバンク切り替えにより実行されるように各ページに配置する。
【００５９】
すなわち、フレームメモリが上記ＳＤＲＡＭの場合、“Ｊ”、“Ｎ”の値が２以上であれば、一つのページ内で少なくも２回の読出し命令を連続して実行でき、図５を用いて説明したように、走査線アクセスとマクロブロックアクセスを連続データアクセスとすることが可能となる（但し２バースト転送長。）。
【００６０】
同様に、フレームメモリが上記ＤＤＲ−ＳＤＲＡＭの場合、“Ｊ”、“Ｎ”の値が３以上であれば、一つのページ内で少なくも３回の読出し命令を連続して実行でき、図６を用いて説明したように、走査線アクセスとマクロブロックアクセスを連続データアクセスとすることが可能となる（但し２バースト転送長。）。
【００６１】
なお、画像データをページのデータサイズ（１０２４ｂｙｔｅ）に合わせて分割すれば、メモリ空間を有効に活用することができる。
また、バンク切り替えによるデータアクセスが連続して行われるのに要するサイクル数内でアクセス可能なブロックのライン数を決定し、この決定されたブロックのライン数以上の１６×Ｊｂｙｔｅのラインが画像を分割した領域の垂直方向に含まれるようにしてもよい。このようにすれば、バンク切り替えによるブロック単位でのデータアクセス（ブロックアクセス）時においても連続データアクセス、高速データ転送を実現して、バンド幅を有効に活用できる。
【００６２】
以上のように、本実施の形態１、２における画像データ配置方法よれば、走査線アクセス、マクロブロックアクセス、ブロックアクセスにおいて連続データアクセス、高速データ転送を実現して、バンド幅を有効に活用できる。したがって、画像処理を行うＬＳＩなどの画像処理装置、画像処理装置を具備する機器やシステムなどに有効である。
【産業上の利用可能性】
【００６３】
本発明にかかる画像データ配置方法によれば、走査線アクセス、マクロブロックアクセス、ブロックアクセスにおいて連続データアクセス、高速データ転送を実現して、バンド幅を有効に活用でき、画像処理を行うＬＳＩなどの画像処理装置、画像処理装置を具備する機器やシステムなどに有効である。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施の形態１における画像データの分割例を示す図
【図２】本発明の実施の形態１における画像データの各ページへの配置例を示す図
【図３】本発明の実施の形態１における画像処理装置とフレームメモリの接続例を示す図
【図４】本発明の実施の形態１における７２０ピクセルｘ４８０行の画像データを１ページが４０９６ｂｙｔｅとなるフレームメモリに配置する場合の分割例を示す図
【図５】本発明の実施の形態１におけるＳＤＲＡＭ使用時のマクロブロックアクセスについて説明するための図  （ａ）  バンク０〜３内の異なるページに配置されたデータにバンクを切り替えながらアクセスする様子を模式的に表す図  （ｂ）  各アクセスの実行タイミングを表す図  （ｃ）  制御信号バス、データバスに出現する信号を示す図
【図６】本発明の実施の形態１におけるＤＤＲ−ＳＤＲＡＭ使用時のマクロブロックアクセスについて説明するための図  （ａ）  バンク０〜３内の異なるページに配置されたデータにバンクを切り替えながらアクセスする様子を模式的に表す図  （ｂ）  各アクセスの実行タイミングを表す図  （ｃ）  制御信号バス、データバスに出現する信号を示す図
【図７】本発明の実施の形態２における画像データの分割例を示す図
【図８】本発明の実施の形態２における画像データの各ページへの配置例を示す図
【図９】本発明の実施の形態２における７２０ピクセルｘ４８０行の画像データを１ページが１０２４ｂｙｔｅとなるフレームメモリに配置する場合の分割例を示す図
【図１０】走査線アクセスとマクロブロックアクセスを説明するための図
【図１１】走査線アクセスとマクロブロックアクセスを説明するための図
【図１２】従来の画像データ配置方法を説明するための図
【図１３】ＳＤＲＡＭの同一バンク内の異なるページに配置されたデータに対するデータアクセスについて説明するための図  （ａ）  バンク０内の異なるページに配置されたデータにアクセスする様子を模式的に表す図  （ｂ）  各アクセスの実行タイミングを表す図  （ｃ）  制御信号バス、データバスに出現する信号を示す図
【図１４】ＳＤＲＡＭの異なるバンク内の異なるページに配置されたデータに対するデータアクセスについて説明するための図  （ａ）  バンク０〜３内の異なるページに配置されたデータにバンクを切り替えながらアクセスする様子を模式的に表す図  （ｂ）  各アクセスの実行タイミングを表す図  （ｃ）  制御信号バス、データバスに出現する信号を示す図
【図１５】ＳＤＲＡＭの異なるバンク内の異なるページに配置されたデータに対するバーストモードを用いたデータアクセスについて説明するための図  （ａ）  バンク０〜３内の異なるページに配置されたデータにバンクを切り替えながら、４バースト転送長でアクセスする様子を模式的に表す図  （ｂ）  各アクセスの実行タイミングを表す図  （ｃ）  制御信号バス、データバスに出現する信号を示す図
【図１６】ＳＤＲＡＭの異なるバンク内の異なるページに配置されたデータに対するバーストモードを用いたデータアクセスについて説明するための図  （ａ）  バンク０〜３内の異なるページに配置されたデータにバンクを切り替えながら、３バースト転送長でアクセスする様子を模式的に表す図  （ｂ）  各アクセスの実行タイミングを表す図  （ｃ）  制御信号バス、データバスに出現する信号を示す図
【図１７】ＳＤＲＡＭの異なるバンク内の異なるページに配置されたデータに対するバーストモードを用いたデータアクセスについて説明するための図  （ａ）  バンク０〜３内の異なるページに配置されたデータにバンクを切り替えながら、２バースト転送長でアクセスする様子を模式的に表す図  （ｂ）  各アクセスの実行タイミングを表す図  （ｃ）  制御信号バス、データバスに出現する信号を示す図
【図１８】ＤＤＲ−ＳＤＲＡＭの異なるバンク内の異なるページに配置されたデータに対するバーストモードを用いたデータアクセスについて説明するための図  （ａ）  バンク０〜３内の異なるページに配置されたデータにバンクを切り替えながら、５バースト転送長でアクセスする様子を模式的に表す図  （ｂ）  各アクセスの実行タイミングを表す図  （ｃ）  制御信号バス、データバスに出現する信号を示す図
【符号の説明】
【００６５】
３０１      メモリセルアレイ
３０２      画像処理装置
【図１】
2005222180.tif 000003
【図２】
2005222180.tif 000004
【図３】
2005222180.tif 000005
【図４】
2005222180.tif 000006
【図５】
2005222180.tif 000007
【図６】
2005222180.tif 000008
【図７】
2005222180.tif 000009
【図８】
2005222180.tif 000010
【図９】
2005222180.tif 000011
【図１０】
2005222180.tif 000012
【図１１】
2005222180.tif 000013
【図１２】
2005222180.tif 000014
【図１３】
2005222180.tif 000015
【図１４】
2005222180.tif 000016
【図１５】
2005222180.tif 000017
【図１６】
2005222180.tif 000018
【図１７】
2005222180.tif 000019
【図１８】
2005222180.tif 000020