(57)【要約】【課題】動作モードに応じ基板バイアスを制御して閾値電圧を変更する方法では、ＭＯＳトランジスタの基板ノードと基板供給線を分離する必要があり、特殊なセル構造が必要になる。また、リーク電流削減の為に、大きな逆バイアスを基板とソース間に発生させる必要があり、設計の複雑さを増す要因となっている。また、デバイスの微細化が進むと、基板バイアスでは削減できないゲートリーク電流の成分の寄与率が大きくなるという問題があった。【解決手段】本発明は、特殊なセル構造を採用することなく設計の複雑さを増すことなく、基本命令セットを等価又は上位互換とする異なる閾値電圧のトランジスタで構成される複数のＣＰＵを備え、動作モードに応じ、切り替えて使用することにより、外部からのＣＰＵの切り替えに関して大きなペナルティーを発生すること無く、動作時には低電圧でも高速動作を実現し、待機時にはリーク電流を削減することができる。【選択図】図１
2005157620.tif 000002
【特許請求の範囲】
【請求項１】
マイクロプロセッサユニットと、複数の周辺機能ブロックとを含む半導体集積回路において、前記マイクロプロセッサユニットは、第１の閾値電圧を持つトランジスタで構成される第１のマイクロプロセッサと、前記第１の閾値電圧よりも低い第２の閾値電圧を持つトランジスタで構成されかつ命令セット互換である第２のマイクロプロセッサユニットから構成され、前記マイクロプロセッサの記憶部のデータを前記マイクロプロセッサの外部で格納する外部記憶部と、前記第１と第２のマイクロプロセッサユニットの電源系統を個別に制御可能な電源制御部を備えたことを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、第１のマイクロプロセッサユニットが実行する命令により前記第１のマイクロプロセッサユニットの記憶部に格納されているデータを外部記憶部に転送するＭＰＵ１データ格納処理と、前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して第２のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ２電源投入処理と、前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第１のマイクロプロセッサユニットへの電源系統への電源を遮断するＭＰＵ１電源遮断処理と、前記第２のマイクロプロセッサユニットが実行する命令により前記第１のマイクロプロセッサユニットの記憶部に格納されていたデータを外部記憶部から前記第２のマイクロプロセッサの記憶部に格納するＭＰＵ２データ格納処理と、第２のマイクロプロセッサユニットが実行する命令により前記第２のマイクロプロセッサユニットの記憶部に格納されているデータを外部記憶部に転送するＭＰＵ２データ格納処理と、前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して第１のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ１電源投入処理と、前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第２のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ２電源断処理と、前記第１のマイクロプロセッサユニットが実行する命令により前記第２のマイクロプロセッサユニットの記憶部に格納されていたデータを外部記憶部から前記第１のマイクロプロセッサの記憶部に格納するＭＰＵ２データ格納処理を有することを特徴とするマイクロプロセッサユニット切替方法。
【請求項３】
マイクロプロセッサユニットと、複数の周辺機能ブロックとを含む半導体集積回路装置において、前記マイクロプロセッサユニットは、第１の閾値電圧を持つトランジスタで構成される第１のマイクロプロセッサと、前記第１の閾値電圧よりも低い第２の閾値電圧を持つトランジスタで構成されかつ命令セット互換である第２のマイクロプロセッサユニットから構成され、前記複数のマイクロプロセッサ内の記憶部のデータを相互に転送するデータ転送機構と、前記データ転送機構を制御する転送制御部と、前記複数のマイクロプロセッサユニットの電源系統を個別に制御可能な電源制御部を備えたことを特徴とする半導体集積回路装置。
【請求項４】
請求項３記載の半導体集積回路装置において、第１のマイクロプロセッサユニットが実行する命令により前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して第２のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ２電源投入処理と、前記第１のマイクロプロセッサユニットが実行する命令により前記第１のマイクロプロセッサユニットの記憶部に格納されているデータを前記第２のマイクロプロセッサユニットの記憶部に転送するＭＰＵ１データ転送処理と、前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第１のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ１電源断処理と、前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して第１のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ１電源投入処理と、前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第２のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ２電源断処理と、前記第１のマイクロプロセッサユニットが実行する命令により前記第２のマイクロプロセッサユニットの記憶部に格納されていたデータを前記第１のマイクロプロセッサの記憶部に転送するＭＰＵ２データ転送処理を有することを特徴とするマイクロプロセッサユニット切替方法。
【請求項５】
マイクロプロセッサユニットと、複数の周辺機能ブロックとを含む半導体集積回路装置において、前記マイクロプロセッサユニットは、第１の閾値電圧を持つトランジスタで構成される第１のマイクロプロセッサと、前記第１の閾値電圧よりも低い第２の閾値電圧を持つトランジスタで構成されかつ命令セット互換である第２のマイクロプロセッサユニットから構成され、前記複数のマイクロプロセッサユニット内の記憶部のデータを相互に転送する前記データ転送部が、前記複数のマイクロプロセッサのうちのひとつの記憶部が更新されるたびに、他のマイクロプロセッサの記憶部も同調して更新するライトスルー制御機構と、前記複数のマイクロプロセッサユニットの電源系統を個別に制御可能な電源制御部を備えたことを特徴とする半導体集積回路装置。
【請求項６】
マイクロプロセッサユニットと、複数の周辺機能ブロックとを含む半導体集積回路装置において、前記マイクロプロセッサユニットは、第１の閾値電圧を持つトランジスタで構成される第１のマイクロプロセッサユニットと、前記第１の閾値電圧よりも低い第２の閾値電圧を持つトランジスタで構成されかつ命令セット互換である第２のマイクロプロセッサユニットから構成され、前記複数のマイクロプロセッサユニットで一つの記憶部を共有し、
前記複数のマイクロプロセッサユニットの電源系統を個別に制御可能な電源制御部を備えたことを特徴とする半導体集積回路装置。
【請求項７】
前記記憶部が前記複数のマイクロプロセッサのうちのひとつのトランジスタ閾値電圧と同じ閾値電圧のトランジスタで構成されることを特徴とする請求項４記載の半導体集積回路装置。
【請求項８】
マイクロプロセッサユニットと、複数の周辺機能ブロックとを含む半導体集積回路装置において、前記マイクロプロセッサユニットは、第１の閾値電圧を持つトランジスタで構成されかつマスター機能とスレーブ機能の両方の機能を有する第１のマイクロプロセッサと、前記第１の閾値電圧よりも低い第２の閾値電圧を持つトランジスタで構成されかつ命令セット互換でかつマスター機能とスレーブ機能の両方の機能を有する第２のマイクロプロセッサユニットから構成され、前記複数のマイクロプロセッサユニットの電源系統を個別に制御可能な電源制御部を備えたことを特徴とする半導体集積回路装置。
【請求項９】
請求項８記載の半導体集積回路装置において、
前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して第２のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ２電源投入処理と、前記第１のマイクロプロセッサユニットが実行する命令により前記第１のマイクロプロセッサユニットの記憶部に格納されているデータを前記第２のマイクロプロセッサユニットの記憶部に転送するＭＰＵ１データ転送処理と、
前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第１のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ１電源断処理と、前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して第１のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ１電源投入処理と、
前記第２のマイクロプロセッサユニットが実行する命令により前記第２のマイクロプロセッサユニットの記憶部に格納されているデータを前記第１のマイクロプロセッサユニットの記憶部に転送するＭＰＵ２データ転送処理と、
前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第２のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ２電源断処理を有することを特徴とするマイクロプロセッサユニット切替方法。
【請求項１０】
請求項８の半導体集積回路装置に外部データ転送部を付加し、マイクロプロセッサユニット間の記憶部に格納されているデータの転送を突き放し処理可能とすることを特徴とする半導体集積回路装置。
【請求項１１】
請求項１０記載の半導体集積回路装置において、
前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して第２のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ２電源投入処理と、前記第１のマイクロプロセッサユニットが実行する命令により前記第１のマイクロプロセッサユニットの記憶部に格納されているデータを前記第２のマスクプロセッサユニットの記憶部に転送するＭＰＵ１データ転送処理と、
前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第１のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ１電源断処理と、前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して第１のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ１電源処理と、
前記第２のマイクロプロセッサユニットが実行する命令により前記第２のマイクロプロセッサユニットの記憶部に格納されているデータを前記第１のマイクロプロセッサユニットの記憶部に転送するＭＰＵ２データ転送処理と、
前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第２のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ２電源断処理を有することを特徴とするマイクロプロセッサ切替方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、組み込み用マイクロプロセッサを実装する半導体集積回路装置に関し、特に、半導体集積回路加工技術の微細化が進み、スケーリングにより電源電圧及びトランジスタの閾値電圧が低電圧化してきた時に、通常動作時の高速処理とスタンバイ時の低リーク電流とを両立するものである。
【背景技術】
【０００２】
ＭＯＳトランジスタの微細化が進むにつれて素子耐圧の低下に対応するため、電源電圧を低下させる必要が発生している。閾値電圧が無視できるような高い電源電圧では遅延時間は電源電圧に反比例するが、電源電圧が低くなると、電源電圧の低下に伴って電源電圧が急激に増加する。このため、集積回路の高速性を維持するためには、ＭＯＳトランジスタの閾値電圧を電源電圧の低下の比率に沿って低下させることが必要となる。しかし、閾値電圧を降下させることは、ＭＯＳトランジスタのサプレスレッショルド電流によるリーク電流の増加につながるという問題点を有している。これを解決するため、動作モードに応じ基板バイアスを制御することによりＭＯＳトランジスタの閾値電圧を変更する方法が提案されている（例えば、特許文献１参照）。
【０００３】
ＭＯＳトランジスタそのものの閾値電圧を低く設定し、動作時においては低電圧下でも高速動作を可能にし、待機モード時には基板バイアスを印加することにより閾値電圧を上昇させ、リーク電流を削減することが可能となる。
【特許文献１】特開平１０−１８９８８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のような構成においては、基板バイアス制御を実施するために、各ＭＯＳトランジスタの基板ノードと電源供給線を分離する必要があり、特殊なセル構成が必要となるという問題点を有している。また、リーク電流削減の為に、閾値電圧を大きく変更させるに足る十分な基板バイアス効果を発生させるためには、大きな逆バイアスを基板−ソース間に発生させる必要があり、トランジスタの耐圧考慮などデバイス信頼性を含めた設計の複雑さを増す要因となっている。特にデバイスの微細化が進むと、逆バイアスの印加電圧幅に対する閾値電圧の変動幅が小さくなるにつれ基板バイアス効果によるリーク電流削減効果が縮小すること、また、基板バイアス制御では削減できないゲートリーク電流の成分の寄与度が大きくなるため、基板バイアス制御に代わるリーク電流の削減案が必要となっている。
【０００５】
本発明の目的は上記問題点に鑑み、基本命令セットを等価又は上位互換とする異なる閾値のトランジスタで構成される複数のＣＰＵを備え、動作モードに応じ、切り替えて使用することにより、外部からのＣＰＵの切替に応じて大きなメリットにならない。
【課題を解決するための手段】
【０００６】
請求項１記載の半導体集積回路装置は、マイクロプロセッサユニットと、複数の周辺機能ブロックとを含む半導体集積回路装置において、前記マイクロプロセッサユニットは、第１の閾値電圧を持つトランジスタで構成される第１のマイクロプロセッサと、前記第１の閾値電圧より低い第２の閾値電圧を持つトランジスタで構成されかつ命令セット互換である第２のマイクロプロセッサユニットから構成され、前記マイクロプロセッサの記憶部のデータを前記マイクロプロセッサの外部で格納する外部記憶部と、前記第１と前記第２のマイクロプロセッサユニットの電源系統を個別に制御可能な電源制御部を備えたことを特徴とする。
【０００７】
請求項２記載のマイクロプロセッサ切替方法は、請求項１記載の半導体集積回路装置において、第１のマイクロプロセッサユニットが実行する命令により前記第１のマイクロプロセッサユニットの記憶部に格納されているデータを外部記憶部に転送するＭＰＵ１データ格納処理部と、前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して第２のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ２電源投入処理と、前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第１のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ１電源処理と、前記第２のマイクロプロセッサユニットが実行する命令により前記第１のマイクロプロセッサユニットの記憶部に格納されていたデータを外部記憶部から前記第２のマイクロプロセッサの記憶部に格納するＭＰＵ２データ格納処理と、第２のマイクロプロセッサユニットが実行する命令により前記第２のマイクロプロセッサユニットの記憶部に格納されているデータを外部記憶部に転送するＭＰＵ２データ格納処理と、前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して第１のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ１電源投入処理と、前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第２のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ２電源断処理と、前記第１のマイクロプロセッサユニットが実行する命令により前記第２のマイクロプロセッサユニットの記憶部に格納されていたデータを外部記憶部から前記第１のマイクロプロセッサの記憶部に格納するＭＰＵ２データ格納処理を有することを特徴とする。
【０００８】
請求項３記載の半導体集積回路装置は、マイクロプロセッサユニットと、複数の周辺機能ブロックとを含む半導体集積回路装置において、前記マイクロプロセッサユニットは、第１の閾値電圧を持つトランジスタで構成される第１のマイクロプロセッサと、前記第１の閾値電圧よりも低い第２の閾値電圧を持つトランジスタで構成されかつ命令セット互換である第２のマイクロプロセッサユニットから構成され、前記複数のマイクロプロセッサ内の記憶部のデータを相互に転送するデータ転送機構と、前記データ転送機構を制御する転送制御部と、前記複数のマイクロプロセッサユニットの電源系統を個別に制御可能な電源制御部を備えたことを特徴とする。
【０００９】
請求項４記載のマイクロプロセッサ切り替え方法は、請求項３記載の半導体集積回路装置において、第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して第２のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ２電源投入処理と、前記第１のマイクロプロセッサユニットが実行する命令により前記第１のマイクロプロセッサユニットの記憶部に格納されているデータを前記第２のマイクロプロセッサユニットの記憶部に転送するＭＰＵ１データ転送処理と、前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第１のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ１電源断処理と、前記第２のマイクロプロセッサが実行する命令により電源制御部に対して第１のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ１電源投入処理と、前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第２のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ２電源断処理と、前記第１のマイクロプロセッサユニットが実行する命令により前記第２のマイクロプロセッサユニットの記憶部に格納されていたデータを前記第１のマイクロプロセッサの記憶部に転送するＭＰＵ２データ転送処理を有することを特徴とする。
【００１０】
請求項５記載の半導体集積回路装置は、請求項３記載の半導体集積回路装置において、前記データ転送部が、前記複数のマイクロプロセッサのうちのひとつの記憶部が更新されるたびに、他のマイクロプロセッサの記憶部に同調して更新するライトスルー制御機構を備えることを特徴とする。
【００１１】
請求項６記載の半導体集積回路装置は、マイクロプロセッサユニットと、複数の周辺機能ブロックとを含む半導体集積回路装置において、前記マイクロプロセッサユニットは、第１の閾値電圧を持つトランジスタで構成される第１のマイクロプロセッサと、前記第１の閾値電圧よりも低い第２の閾値電圧を持つトランジスタで構成されかつ命令セット互換である第２のマイクロプロセッサユニットから構成され、前記複数のマイクロプロセッサユニットで一つの記憶部を共有し、前記複数のマイクロプロセッサユニットの電源系統を個別に制御可能な電源制御部を備えたことを特徴とする。
【００１２】
請求項７記載の半導体集積回路は、請求項６記載の半導体集積回路装置において、前記記憶部が前記複数のマイクロプロセッサのうちのひとつのトランジスタの閾値電圧とおなじ閾値電圧のトランジスタで構成されることを特徴とする。
【００１３】
請求項８記載の半導体集積回路装置は、マイクロプロセッサユニットと、複数の周辺機能ブロックとを含む半導体集積回路装置において、前記マイクロプロセッサユニットは、第１の閾値電圧を持つトランジスタで構成されかつマスター機能とスレーブ機能の両方の機能を有する第１のマイクロプロセッサと、前記第１の閾値電圧よりも低い第２の閾値電圧を持つトランジスタで構成されかつ命令セット互換でかつマスター機能とスレーブ機能の両方を有する第２のマイクロプロセッサユニットから構成され、前記複数のマイクロプロセッサユニットの電源系統を個別に制御可能な電源制御部を備えたことを特徴とする。
【００１４】
請求項９記載のマイクロプロセッサ切替方法は、請求項８記載の半導体集積回路装置において、前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して第２のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ２電源投入処理と、前記第１のマイクロプロセッサユニットが実行する命令により前記第１のマイクロプロセッサユニットの記憶部に格納されているデータを前記第２のマイクロプロセッサユニットの記憶部に転送するＭＰＵ１データ転送処理と、前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第１のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ１電源断処理と、前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して第１のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ１電源投入処理と、前記第２のマイクロプロセッサユニットが実行する命令により前記第２のマイクロプロセッサユニットの記憶部に格納されているデータを前記第１のマイクロプロセッサユニットの記憶部に転送するＭＰＵ２データ転送処理と、前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第２のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ２電源断処理を有することを特徴とする。
【００１５】
請求項１０記載の半導体集積回路装置は、請求項８記載の半導体集積回路装置に外部データ転送部を付加し、マイクロプロセッサユニット間の記憶部に格納されるデータの転送を突き放し処理可能とすることを特徴とする。
【００１６】
請求項１１記載のマイクロプロセッサユニット切替方法は、請求項１０記載の半導体集積回路装置において、前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して第２のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ２電源投入処理と、前記第１のマイクロプロセッサユニットが実行する命令により前記第１のマイクロプロセッサユニットの記憶部に格納されているデータを前記第２のマイクロプロセッサユニットの記憶部に転送するＭＰＵ１データ転送処理と、前記第１のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第１のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ１電源断処理と、前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して第１のマイクロプロセッサユニットへの電源系統に電源を投入するＭＰＵ１電源投入処理と、前記第２のマイクロプロセッサユニットが実行する命令により前記第２のマイクロプロセッサユニットの記憶部に格納されているデータを前記第１のマイクロプロセッサユニットの記憶部に転送するＭＰＵ２データ転送処理と、前記第２のマイクロプロセッサユニットが実行する命令により電源制御部に対して前記第２のマイクロプロセッサユニットへの電源系統への電源を断するＭＰＵ２電源断処理を有することを特徴とする。
【発明の効果】
【００１７】
以上説明したように、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７、請求項８、請求項９、請求項１０及び請求項１１記載の発明によれば、マイクロプロセッサを動作速度は劣るがスタンバイ時にリーク電流が無視できる値となる第１の閾値電圧のトランジスタによる回路で構成された第１のマイクロプロセッサユニットと、第１のマイクロプロセッサと命令セットを第１又は互換とする第１の閾値電圧より低く半導体加工技術の微細化に進展に従ったスケーリングの低い第２の閾値電圧のトランジスタの回路で構成された第２のマイクロプロセッサで構成し、それぞれのマイクロプロセッサユニットを独立した電源系統とし、動作モードに応じて第１及び第２のマイクロプロセッサへの電源供給、データの復帰退避を行うことにより、通常動作時の高速処理とスタンバイ時の低リーク電流とを両立することができる半導体集積回路装置を提供しうるものである。
【００１８】
請求項１および請求項２に記載された発明によれば、第１の閾値電圧を持つトランジスタから構成される第１のマイクロプロセッサユニットと第２の閾値電圧を持つトランジスタから構成される第２のマイクロプロセッサユニットを処理するプログラムの特性に合わせて切り替えることにより低消費電力化を実現可能となる。
【００１９】
請求項３および請求項４に記載された発明によれば、それぞれの記憶部間のデータの転送がデータ記憶部を介して実施されるため、バスの専有期間を考慮することなく、切り替えの制御が可能となり、さらなる低消費電力化を実現可能である。また、データ転送部のビット幅は可変とすることができるから、この幅を増加させることによりモードの移行期間を短縮できるという効果を有する。
【００２０】
請求項５に記載された発明によれば、それぞれの記憶部のデータ転送はデータライトスルー部を介して一方のマイクロプロセッサユニットの記憶部更新に合わせて常にデータ同一性を保って実施されているため、新たな転送時間を発生することなく、マイクロプロセッサユニットの切り替えの制御が可能となる。また、データ転送部のビット幅は可変とすることができるから、この幅を増加させることにより、モードの移行期間を短縮でき、さらなる低消費電力化を実現可能であるという効果を有する。
【００２１】
請求項６および請求項７に記載された発明によれば、複数のマイクロプロセッサユニットで記憶部を共有しているため、マイクロプロセッサユニットの切り替えに対して、データの復帰、退避の期間を取る必要が生じないため、高速な切り替えが可能となり、さらなる低消費電力化を実現可能である。
【００２２】
請求項８および請求項９に記載された発明によれば、第１の閾値電圧を持つトランジスタから構成される第１のプロセッサユニットと第２の閾値電圧を持つトランジスタから構成される第２のマイクロプロセッサユニットを処理するプログラムの特性に合わせて切り替えることにより低消費電力化を実現可能となるだけでなく、第１のマイクロプロセッサユニットおよび第２のマイクロプロセッサユニットの外部に記憶手段を有する必要がなく、また第１の実施の形態よりもプロセッサユニットの切り替え処理内容が少なくさらなる低消費電力化を実現可能である。
【００２３】
請求項１０および請求項１１に記載された発明によれば、第１の閾値電圧を持つトランジスタから構成される第１のプロセッサユニットと第２の閾値電圧を持つトランジスタから構成される第２のプロセッサユニットを処理するプログラムの特性に合わせて切り替えることにより低消費電力化を実現可能となるだけでなく、第１のマイクロプロセッサユニットおよび第２のマイクロプロセッサユニットの外部に記憶手段を有する必要がなく、さらに処理内容が少なく実現可能である。さらに外部データ転送部による記憶部間のデータ転送処理を突き放し処理で実現可能である。
【発明を実施するための最良の形態】
【００２４】
（第１の実施の形態）
第１の実施の形態では、請求項１に係る発明について図を用いて説明する。
【００２５】
図１は本実施の形態に係る半導体集積回路装置の構成図の一例である。
【００２６】
図１は半導体集積回路装置であり、一般にＬＳＩ、又はチップと呼ばれる枠組みであり、１個のシリコン基板上に集積されるか、１個のパッケージ上に実装された複数のシリコン基板から構成される。１０１はマイクロプロセッサユニットであり、１０２の第１のマイクロプロセッサユニットと１０６の第２のマイクロプロセッサユニットの２つのマイクロプロセッサユニットから構成される。プロセッサユニット１０２は第１の閾値電圧を持つトランジスタから構成され、プロセッサユニット１０６は第２の閾値電圧を持つトランジスタから構成され、また第１のプロセッサユニット１０２と第２のプロセッサユニット１０６とは命令セット互換である。
【００２７】
第１のマイクロプロセッサユニット１０２は、記憶部１０３とデータバス部１０４と制御部１０５から構成される。記憶部１０３は、第１のマイクロプロセッサ１０２の制御や演算結果を格納するレジスタ、メモリで構成される。データバス部１０４は、第１のマイクロプロセッサユニット１０２内部での演算処理を行う。制御部１０５は、処理する命令
による第１のマイクロプロセッサユニット１０２の動作を制御する。第２のマイクロプロセッサユニット１０６は、記憶部１０７とデータバス部１０８と制御部１０９から構成される。記憶部１０７は、第２のマイクロプロセッサユニット１０６の制御や演算結果を格納するレジスタ、メモリで構成される。データバス部１０８は、第２のマイクロプロセッサユニット１０６内部での演算処理を行う。制御部１０９は、処理する命令による第２のマイクロプロセッサユニット１０６の動作を制御する。
【００２８】
１１０および１１１はデータや命令を転送するためのバスであり、マイクロプロセッサ１０１と外部記憶部１１２と電源制御部１１５とを接続する。また、バス１１１には、そ
の他、さまざまな回路が接続される。
【００２９】
外部記憶部１１２は、データやマイクロプロセッサ１０１の外部で記憶する。
【００３０】
電源制御部１１５は、マイクロプロセッサユニット１０１の内部になる第１のマイクロプロセッサユニット１０２と第２のマイクロプロセッサユニット１０６からの命令により第１のマイクロプロセッサユニット１０２と第２のマイクロプロセッサユニット１０６の電源のオン、オフを制御する。
【００３１】
第１の電源系統１１３および第２の電源系統１１４は、電源制御部１１５から制御され、第１の電源系統１１３は第１のマイクロプロセッサユニット１０２、第２の電源系統１１４は第２のマイクロプロセッサユニット１０６の電源投入に接続される。
【００３２】
ここで、第１の閾値電圧と、第２の閾値電圧について説明する。図１９はトランジスタの閾値電圧と遅延時間及びリーク電流との関係の一例を示す図である。横軸はトランジスタの閾値電圧を示す。縦軸左と黒丸のグラフはリーク電流であり、トランジスタがオフの状態の時の単位ゲート幅あたりのリーク値をプロットしたものである。オフ・リーク電流は、閾値電圧の変化に対して、対数的に変動する。縦軸右と白丸のグラフは遅延時間であり、標準的な配線負荷時の標準的な論理ゲートの遅延時間である。この図で示される様に、例えば、閾値電圧を０．５Ｖと高く設定するとオフ・リーク電流値は０．０１ｎＡ／ｕｍと小さくなるが、遅延値は９０ｐｓと大きくなる。一方、閾値電圧を０．２Ｖと低く設定すると遅延値は６０ｐｓと小さく、つまり回路動作が高速になるが、オフ・リーク電流値は１０ｎＡ／ｕｍと大きな値になる。ここで、例えば、前記の第１の閾値電圧を０．５Ｖと高く設定し、第２の閾値電圧を０．２Ｖと第１の閾値電圧より低い電圧に設定する。なお、トランジスタの閾値電圧は半導体製造工程でのプロファイルで決定される。
【００３３】
以上説明したように、第１の閾値電圧を持つトランジスタから構成される第１のプロセッサユニット１０２と第２の閾値電圧を持つトランジスタから構成される第２のプロセッサユニット１０６を処理するプログラムの特性に合わせて切り替えることにより消費電力化が実現可能となる。
【００３４】
次に、図２および図３を用いて、マイクロプロセッサユニット１０１による電源制御の方法について説明する。
【００３５】
図２は、第１のマイクロプロセッサユニット１０２から第２のマイクロプロセッサユニット１０６に動作の制御が移る場合の電源制御方法について説明するフロー図である。
【００３６】
初めに第１のマイクロプロセッサユニット１０２に第１の電源系統１１３により電源が投入されており、第２のマイクロプロセッサユニット１０６は電源断の状態であるとする。まず、図２に示すように、ＭＰＵ１データ退避処理Ｓ１により、第１のマイクロプロセッサユニット１０２の記憶部１０３に格納されているデータをバス１１０およびバス１１１を通して外部記憶部１１２に退避する。
【００３７】
ＭＰＵ１データ退避処理Ｓ１は、第１のマイクロプロセッサユニット１０２が、記憶部１０３のデータを外部記憶部１１２に退避する命令により実行される。命令は、第１のマイクロプロセッサユニット１０２のストア命令により実行される。
【００３８】
次に、ＭＰＵ２電源投入処理Ｓ２は、電源制御部１１５に対して電源断状態になっていた第２のマイクロプロセッサユニット１０６に対して電源を投入する。ＭＰＵ２電源投入処理Ｓ２は、第１のマイクロプロセッサユニット１０２により電源制御部１１５に対して第２のマイクロプロセッサユニット１０６の電源投入を実行させる命令を発行することにより実現される。命令は、第１のマイクロプロセッサユニット１０２が電源制御部１１５に対して、電源制御部１１５の制御レジスタの第２のマイクロプロセッサユニット１０６の電源を投入することを行わせるビットにデータをセットすることにより行われることが多い。
【００３９】
次に、ＭＰＵ１電源断処理Ｓ３は、電源制御部１１５に対して第１のマイクロプロセッサユニット１０２への電源供給を停止する。
【００４０】
ＭＰＵ１電源断処理Ｓ３は、第１のマイクロプロセッサユニット１０２により電源制御部１１５に対してマイクロプロセッサユニット１０２の電源断を実行させる命令を発行することにより実現される。命令は、マイクロプロセッサユニット１０２が電源制御部１１５に対して、電源制御部１１５の制御レジスタのマイクロプロセッサユニット１０２の電源を断することを行わせるビットにデータをセットすることにより行われることが多い。
【００４１】
最後に、ＭＰＵ２データ格納処理Ｓ４は、外部記憶部１１２に退避されていたデータをバス１１１およびバス１１０を通して第２のマイクロプロセッサユニット１０６の記憶部１０７に格納する。
【００４２】
ＭＰＵ２データ格納処理Ｓ４は、外部記憶部１１２に退避されていた第１のマイクロプロセッサユニット１０２のデータを第２のマイクロプロセッサユニット１０６の記憶部１０７に格納するための命令により第２のマイクロプロセッサユニット１０６が実行する。命令は、第２のマイクロプロセッサユニット１０６のロード命令により実行される。
【００４３】
図３は、第２のマイクロプロセッサユニット１０６から第１のマイクロプロセッサユニット１０２に動作の制御が移る場合の電源制御方法について説明するフロー図である。
【００４４】
図３に示すように図２で説明した内容において、第１のマイクロプロセッサユニット１０２と第２のマイクロプロセッサユニット１０６の役割を入れ替えることにより説明可能であるため、説明の省略が可能である。
【００４５】
以上説明したように、第１の閾値電圧を持つトランジスタから構成される第１のプロセッサユニット１０２と第２の閾値電圧を持つトランジスタから構成される第２のプロセッサユニット１０６を処理するプログラムの特性に合わせて切り替えることにより低消費電力化を実現可能となる。
【００４６】
なお、本実施の形態では２つの異なる閾値電圧を持つトランジスタから構成される２つのマイクロプロセッサユニットで構成される例を示したが、複数の異なる閾値電圧を持つトランジスタから構成される複数のマイクロプロセッサユニットで構成されるものにも容易に適用可能である。
【００４７】
（第２の実施の形態）
第２の実施の形態では、請求項３に係る発明について図を用いて説明する。
【００４８】
図４は本実施の形態に係る半導体集積回路装置の構成図の一例である。半導体集積回路装置は、第１の閾値電圧と第２の閾値電圧と第３の閾値電圧の３種類の閾値電圧を持つトランジスタから構成される。２０１はマイクロプロセッサユニットであり、２０２のマイクロプロセッサユニット、２０６のマイクロプロセッサユニットの２つのマイクロプロセッサユニットで構成される。２つのマイクロプロセッサユニットは、それぞれ２０３、２０７の記憶部と、２０４、２０８のデータバス部と、２０５、２０９の制御部から構成される。制御部２０５、２０９は、処理する命令によるマイクロプロセッサユニット２０２、２０６の動作を制御する。記憶部２０３、２０７はマイクロプロセッサの制御や演算結果を格納するレジスタ、メモリで構成される。２１１はＭＰＵ制御部であり、マイクロプロセッサユニット２０２及び２０６からの制御に従って電源制御部２１５へ制御信号を発行してマイクロプロセッサユニット２０２、２０６への電源系統に関する電源のオン、オフ動作の実行、記憶部２０３、２０７の間のデータ転送を実行するデータ転送部２１０を制御する等の処理を行う。
【００４９】
さらに、図４において、２０２は第１の電源系統１１３に接続され、２０６は第２の電源系統１１４に接続される。２１０、２１１には常に電源を供給するため電源が直接接続されている。第１のマイクロプロセッサユニット２０２は、第１の閾値電圧のトランジスタで構成され、第２のマイクロプロセッサユニット２０６は、第２の閾値電圧のトランジスタで構成される。第３の電源系統に接続されるデータ転送回路２１０、ＭＰＵ制御部２１１は第３の閾値電圧で構成され、前記データ転送回路２１０は前記第１のマイクロプロセッサユニット２０２内の記憶部２０３及び前記第２のマイクロプロセッサユニット２０６内の記憶部２０７が接続されている。また、前記ＭＰＵ制御部２１１は前記第１のマイクロプロセッサユニット２０２内の制御部２０５及び前記第２のマイクロプロセッサユニット２０６内の制御部２０９が接続されている。
【００５０】
まず、図５を用いて、マイクロプロセッサユニット２０２による電源制御の方法について説明する。図５は、マイクロプロセッサユニット２０２からマイクロプロセッサユニット２０６に動作の制御が移る場合の電源制御方法について説明するフロー図である。図５に示すように、まず、ＭＰＵ２電源投入処理Ｓ２１は、電源制御部２１５に対して電源断状態になっていたマイクロプロセッサユニット２０６に対して電源を投入する。ＭＰＵ２電源投入処理Ｓ２１は、第１のマイクロプロセッサユニット２０２により電源制御部２１５に対して第２のマイクロプロセッサユニット２０６の電源投入を実行させる命令を発行することにより実現される。命令は、第１のマイクロプロセッサユニット２０２が電源制御２１５に対して、電源制御部２１５の制御レジスタの第２のマイクロプロセッサユニット２０６の電源を投入することを行わせるビットにデータをセットすることにより行われることが多い。
【００５１】
次に、ＭＰＵ１データ転送処理Ｓ２２により、マイクロプロセッサユニット２０２の記憶部２０３に格納されているデータがデータ転送部２１０に転送された後、マイクロプロセッサユニット２０６の記憶部２０７に格納される。最後に、データ転送が完了すると、ＭＰＵ１電源断処理Ｓ２３に移行し、電源制御部２１５に対してマイクロプロセッサユニット２０２への電源供給が指示され、電源系統１１３がオフされる。
【００５２】
次に、図６は、マイクロプロセッサユニット２０６からマイクロプロセッサユニット２０２に動作の制御が移る場合の電源制御方法について説明するフロー図である。
【００５３】
まず、図６に示すように、ＭＰＵ１電源投入処理Ｓ３１は、電源制御部２１５に対して電源断状態になっていたマイクロプロセッサユニット２０２に対して電源を投入する。次に、ＭＰＵ２データ転送処理Ｓ３２により、マイクロプロセッサユニット２０６の記憶部２０７に格納されているデータがデータ処理部２１０に転送された後、マイクロプロセッサ２０２の記憶部２０３に格納される。最後に、ＭＰＵ２電源断処理Ｓ３３は、電源制御部２１５に対してマイクロプロセッサユニット２０６への電源供給を停止する。
【００５４】
第２のマイクロプロセッサユニット２０６は高い閾値電圧のトランジスタで構成されており、大きなリーク電流は発生しない。第２のマイクロプロセッサユニット２０６が動作するモードにおいては、低い閾値電圧で構成された第１のマイクロプロセッサユニット２０２への電源供給は停止されているため、この部分でのリーク電流も発生せず、マイクロプロセッサユニット２０１全体でもリーク電流はほとんど無視できるレベルに抑えることができる。第１のマイクロプロセッサユニット２０２が動作するモードにおいては、稼動部分は、閾値電圧の低いトランジスタで構成されているため、低い電源電圧下でも、十分な高速動作を達成することが可能である。
【００５５】
本実施の形態によれば、それぞれの記憶部間のデータの転送がデータ転送部２１０を介して実施されるため、バスの占有期間を考慮することなく、切替の制御が可能となる。また、データ転送部のビット幅は可変とすることができるから、この幅を増加させることにより、モードの移行期間を短縮できるという効果を有する。
【００５６】
なお、本実施の形態では２つの異なる閾値電圧を持つトランジスタから構成される２つのマイクロプロセッサユニットで構成される例を示したが、複数の異なる閾値電圧を持つトランジスタから構成される複数のマイクロプロセッサユニットで構成されるものにも容易に適用可能である。
【００５７】
（第３の実施の形態）
第３の実施の形態では、請求項５に係る発明について図を用いて説明する。
【００５８】
図７は本実施の形態に係る半導体集積回路装置の構成図の一例である。３０１は半導体集積回路装置である。３０２、３０６はマイクロプロセッサユニットであり、それぞれ３０３、３０７の記憶部と、３０４、３０８のデータバス部と、３０５、３０９の制御部から構成される。３１１はＭＰＵ制御部であり、マイクロプロセッサユニット３０２及び３０６からの制御に従って電源制御部３１２へ制御信号を先行してマイクロプロセッサユニット３０２、３０６への電源系統に関する電源導通／遮断を実行する処理を行う。３１０はデータライトスルー部であり、各記憶部３０３、３０７に接続される。
【００５９】
さらに、図７において、３０２は第１の電源系統１１３に接続され、３０６は第２の電源系統１１４に接続される。３１０、３１１には常に電源を供給するため電源が直接接続されている。また、前記記憶部３０３、３０７に関しても常に電源を供給するため直接電源が接続されている。第１のマイクロプロセッサユニット３０２は、第１の閾値電圧のトランジスタで構成され、第２のマイクロプロセッサユニット３０６は、第２の閾値電圧のトランジスタで構成される。データライトスルー回路３１０、ＭＰＵ制御部３１１は第３の閾値電圧で構成され、前記データライトスルー回路３１０は前記第１のマイクロプロセッサユニット３０２内の記憶部３０３及び前記第２のマイクロプロセッサユニット３０６内の記憶部３０７が接続されている。また、前記ＭＰＵ制御部３１１は前記第１のマイクロプロセッサユニット３０２内の制御部３０５及び前記第２のマイクロプロセッサユニット３０６内の制御部３０９が接続されている。
【００６０】
図８は、マイクロプロセッサユニット３０２からマイクロプロセッサユニット３０６に動作の制御が移る場合の電源制御方法について説明するフロー図である。まず、図８に示す様に、ＭＰＵ２電源投入処理Ｓ４１は、電源制御部３１２に対して電源断状態になっていたマイクロプロセッサユニット３０６に対して電源を投入する。ＭＰＵ２電源投入処理Ｓ４１は、第１のマイクロプロセッサユニット３０２により電源制御部３１２に対して第２のマイクロプロセッサユニット３０６の電源投入を実行させる命令を発行することにより実現される。命令は、第１のマイクロプロセッサユニット３０２が電源制御部３１２に対して、電源制御部３１２内の制御レジスタの第２のマイクロプロセッサユニット３０６の電源を投入することを行わせるビットにデータをセットすることにより行われることが多い。次に、ＭＰＵ１電源断処理Ｓ４２に移行し、電源制御部３１２に対してマイクロプロセッサユニット３０２への電源供給が指示され、電源系統３１３がオフされる。このとき、マイクロプロセッサユニット内３０２の記憶部３０３の情報は、更新されるたびに、データスルー部３１０を介して常にもう片方のマイクロプロセッサユニット３０６の記憶部３０７へ反映されており、マイクロプロセッサユニットの処理を切り替えるために新たなデータの退避作業は不要である。
【００６１】
図９は、マイクロプロセッサユニット３０６からマイクロプロセッサユニット３０２に動作の制御が移る場合の電源制御方法について説明するフロー図である。まず、図９に示す様に、ＭＰＵ１電源投入処理Ｓ５１は、電源制御部３１２に対して電源断状態になっていたマイクロプロセッサユニット３０２に対して電源を投入する。
【００６２】
次に、ＭＰＵ２電源断処理Ｓ５２に移行し、電源制御部３１２に対してマイクロプロセッサユニット３０２への電源供給が指示され、電源系統１１４がオフされる。このとき、マイクロプロセッサユニット３０６内の記憶部３０７の情報は、更新されるたびに、データスルー部３１０を介して常にもう片方のマイクロプロセッサユニット３０６内の記憶部３０７へ反映されており、マイクロプロセッサの処理を切り替えるために新たなデータの退避作業は不要である。
【００６３】
第２のマイクロプロセッサユニット３０６は高い閾値電圧のトランジスタで構成されており、大きなリーク電流は発生しない。このとき、低い閾値電圧で構成された第１のマイクロプロセッサユニット３０２への電源供給は停止されているため、この部分でのリーク電流も発生せず、マイクロプロセッサユニット３０１全体でもリーク電流はほとんど無視できるレベルに抑えることができる。第１のマイクロプロセッサユニット３０２が動作するモードにおいては、稼動部分は、閾値電圧の低いトランジスタで構成されているため、低い閾値電圧下でも、十分な高速動作を達成することが可能である。
【００６４】
本実施の形態によれば、それぞれの記憶部間のデータ転送はデータライトスルー部３１０を介して記憶部更新に合わせて常にデータ同一性を保って実施されるため、新たな転送期間を発生することなく、マイクロプロセッサユニットの切り替えの制御が可能となる。また、データ転送部のビット幅は可変とすることができるから、この幅を増加させることにより、モードの移行期間を短縮できるという効果を有する。
【００６５】
本実施の形態では、各記憶部へも常に電源を供給することにより、データの転送期間を最短とすることを可能とするが、電源の供給系統をそれぞれのマイクロプロセッサユニットと共通化することも可能である。この場合には、データスルー回路への書き出しは、データ同一性を保ったまま実施されるが、電源供給停止中のコアへの書き込みは電源供給系統変更を待った後に実施することになるため、電源切り替え時に転送期間が必要となるが、それぞれマイクロプロセッサユニットが同一の電源系統で制御可能となるため、電源配線などの設計工数を削減することが可能となる。
【００６６】
なお、本実施の形態では二つの異なる閾値電圧を持つトランジスタから構成される二つのマイクロプロセッサユニットで構成される例を示したが、複数の異なる閾値電圧を持つトランジスタから構成される複数のマイクロプロセッサユニットで構成されるものにも容易に適用可能である。
【００６７】
（第４の実施の形態）
第４の実施の形態では、請求項６および請求項７に係る発明について図を用いて説明する。
【００６８】
図１０は本実施の形態に係る半導体集積回路装置の構成図の一例である。４０１は半導体集積回路装置である。４０２、４０５はマイクロプロセッサユニットであり、それぞれ４０３、４０６のデータバス部と４０４、４０７の制御部から構成される。４０９はＭＰＵ制御部であり、マイクロプロセッサユニット４０２及び４０５からの制御に従って電源系統に関するオン、オフ切り替えを実行する処理を行う。４０８は記憶部であり、各マイクロプロセッサユニット４０２、４０５に接続される。
【００６９】
さらに、図１０において、４０２は第１の電源系統１１３に接続され、４０５は第２の電源系統１１４に接続される。４０８、４０９には常に電源を供給するため電源が直接接続されている。第１のマイクロプロセッサユニット４０２は、第１の閾値電圧のトランジスタで構成され、第２のマイクロプロセッサユニット４０６は、第２の閾値電圧のトランジスタで構成される。記憶部４０８、ＭＰＵ制御部４０９は第３の閾値電圧のトランジスタで構成され、前記記憶部４０８は前記第１のマイクロプロセッサユニット４０２及び前記第２のマイクロプロセッサユニット４０５で共有化されている。また、前記ＭＰＵ制御部４０９は前記第１のマイクロプロセッサユニット４０２内の制御部４０４及び前記第２のマイクロプロセッサユニット４０５内の制御部４０７が接続されている。
【００７０】
図１１は、マイクロプロセッサユニット４０２からマイクロプロセッサユニット４０６に動作の制御が移る場合の電源制御方法について説明するフロー図である。
【００７１】
まず、図１１に示すように、ＭＰＵ２電源投入処理Ｓ４１は、電源制御部４１０に対して電源断状態になっていたマイクロプロセッサユニット４０５に対して電源を投入する。ＭＰＵ２電源投入処理Ｓ４１は、第１のマイクロプロセッサユニット４０２により電源制御部４１０に対して第２のマイクロプロセッサユニット４０５の電源投入を実行させる命令を発行することにより実現される。命令は、第１のマイクロプロセッサユニット４０２が電源制御部４１０に対して、電源制御部４１０内の制御レジスタの第２のマイクロプロセッサユニット４０５の電源を投入することを行わせるビットにデータをセットすることにより行われることが多い。
【００７２】
次に、ＭＰＵ１電源断処理Ｓ４２に移行し、電源制御部４１０に対してマイクロプロセッサユニット４０２への電源供給が指示され、電源系統１１３がオフされる。マイクロプロセッサユニット４０２、４０５で記憶部を共有しており、処理の切り替えに際して、データの退避作業は不要である。
【００７３】
図１２は、マイクロプロセッサユニット４０５からマイクロプロセッサユニット４０２に動作の制御が移る場合の電源制御方法について説明するフロー図である。まず、図１２に示すように、ＭＰＵ１電源投入処理Ｓ５１は、電源制御部４１０に対して電源断状態になっていたマイクロプロセッサユニット４０２に対して電源を投入する。次に、ＭＰＵ２電源断処理Ｓ５２に移行し、電源制御部４１０に対してマイクロプロセッサユニット４０２への電源供給が指示され、電源系統１１４がオフされる。
【００７４】
第２のマイクロプロセッサユニット４０５は高い閾値電圧のトランジスタで構成されており、大きなリーク電流は発生しない。第２のマイクロプロセッサユニット４０５が動作するモードでは、低い閾値電圧で構成された第１のマイクロプロセッサユニット４０２への電源供給は停止されているため、この部分でのリーク電流も発生せず、マイクロプロセッサユニット４０１全体のリーク電流は無視できるレベルとなる。通常動作モードへの移行は、逆の流れで記憶部のデータの転送、電源供給の切り替えが実行されることにより、高速で動作できる状態へ遷移する。２つのマイクロプロセッサユニットで記憶部を共有しているため、マイクロプロセッサユニットの切り替えに対して、データの復帰、退避の期間を取る必要が生じないため、高速な切り替えが可能となる。
【００７５】
本実施の形態によれば、記憶部４０８、ＭＰＵ制御部４０９は第３の閾値電圧を持つトランジスタで構成されている。この第３の閾値電圧を前記第１のプロセッサの閾値電圧と同じに設定する場合には、閾値電圧の制御を２種類に抑えることが可能となる上、回路の高速化が可能となり、限られたプロセス構成の中での高速性能を達成可能となる。また、第３の閾値電圧を前記第２のプロセッサの閾値電圧と同じに設定する場合には、常に電源供給されている回路部分でのリーク電流を削減することが可能となる。さらに、第３の閾値電圧を前記第１、前記第２のマイクロプロセッサユニットの閾値電圧と同じにしないで、特別に最適な注入を行うことにより、異なる閾値電圧に制御する場合は、注入行程増加による設計行程の長時間は発生するものの、高速動作とリーク電流の最適ポイントを選択することが可能となるため、半導体集積回路のトータル性能を向上させることが可能となる。
【００７６】
（第５の実施の形態）
第５の実施の形態では、請求項８に係る発明について図１３を用いて説明する。
【００７７】
図１３は本実施の形態に係る半導体集積回路装置の構成図の一例である。
【００７８】
図１３は半導体集積回路装置であり、一般にＬＳＩ又はチップと呼ばれる枠組みであり、１個のシリコン基板上に集積されるか、１個のパッケージ上に実装された複数のシリコン基板から構成される。５００はマイクロプロセッサユニットであり、５０１の第１のマイクロプロセッサユニットと５０５の第２のマイクロプロセッサユニットの２つのマイクロプロセッサユニットから構成される。第１のマイクロプロセッサユニット５０１は第１の閾値電圧を持つトランジスタから構成される。第２のマイクロプロセッサユニット５０５は第２の閾値電圧を持つトランジスタから構成される。第１のプロセッサユニット５０１と第２のプロセッサユニット５０５とは命令セット互換であり、マスター動作、スレーブ動作の両機能を有する。
【００７９】
第１のマイクロプロセッサユニット５０１は、記憶部５０２とデータバス幅５０３と制御部５０４から構成される。記憶部５０２は、マイクロプロセッサ５０１の制御や演算結果を格納するレジスタ、メモリで構成される。記憶部５０２は、外部とのインタフェースを持ちマイクロプロセッサユニット５０１外部からのデータの読み書きが可能である。
【００８０】
データバス幅５０３は、第１のマイクロプロセッサユニット５０１内部での演算処理を行う。制御部５０４は、処理する命令による第１のマイクロプロセッサユニット５０１の動作を制御する。
【００８１】
マイクロプロセッサ５０１と同様に、第２のマイクロプロセッサユニット５０５は、記憶部５０６とデータバス部５０７と制御部５０８から構成される。記憶部５０６は、マイクロプロセッサ５０５の制御や演算結果を格納するレジスタ、メモリで構成される。記憶部５０６は、外部とのインタフェースを持ち第１のマイクロプロセッサユニット５０１外部からのデータの読み書きが可能である。データバス部５０７は、マイクロプロセッサユニット内部での演算処理を行う。制御部５０８は、処理する命令によるマイクロプロセッサユニットの動作を制御する。
【００８２】
５０９および５１０および５１１および５１２および５１３はデータや命令を転送するためのバスであり、第１のマイクロプロセッサユニット５０１と第２のマイクロプロセッサユニット５０５と第１のマイクロプロセッサユニット５０１の記憶部５０２と第２のマイクロプロセッサユニット５０５の記憶部５０６と電源制御部５１４を接続する。また、バスにはその他さまざまな周辺回路が接続される。
【００８３】
電源制御部５１４は、第１のマイクロプロセッサユニット５０１および第２のマイクロプロセッサユニット５０５からの命令により第１のマイクロプロセッサユニット５０１と第２のマイクロプロセッサユニット５０５の電源のオン、オフを制御する。
【００８４】
電源系統５１５および５１６は、電源制御部５１４から制御され、電源系統５１５は第１のマイクロプロセッサユニット５０１、電源系統５１６はマイクロプロセッサ５０５の電源入力に接続される。
【００８５】
次に図１４および図１５を用いて、マイクロプロセッサユニット５００による電源制御
の方法について説明する。
【００８６】
図１４は、第１のマイクロプロセッサユニット５０１から第２のマイクロプロセッサユニット５０５に動作の制御が移る場合の制御方法について説明するフロー図である。
【００８７】
初めに、第１のマイクロプロセッサユニット５０１に電源が投入されており、第２のマイクロプロセッサユニット５０５は電源断の状態であるとする。
【００８８】
まず、図１４に示すように、ＭＰＵ２電源投入処理Ｓ１０１により、電源制御部５１４に対して電源断状態になっていた第２のマイクロプロセッサユニット５０５に対して電源を投入する。
【００８９】
第１のマイクロプロセッサユニット５０１により電源制御部５１４に対してマイクロプロセッサ５０５の電源投入を実行させる命令を実行することにより実現される。命令は、マイクロプロセッサ５０１が電源制御部５１４に対して、電源制御部５１４の制御レジスタのマイクロプロセッサ５０５の電源を投入することを行わせるビットにデータをセットすることにより行われることが多い。
【００９０】
次にＭＰＵ１データ転送処理Ｓ１０２は、第１のマイクロプロセッサユニット５０１の記憶部５０２に格納されているデータを第１のマイクロプロセッサユニット５０１からのデータ転送命令により第２のマイクロプロセッサユニット５０５の記憶部５０６に転送する処理である。命令は、第１のマイクロプロセッサユニット５０１のストア命令により実行される。
【００９１】
最後に、ＭＰＵ１電源断処理Ｓ１０３は、電源制御部５１４に対して第１のマイクロプロセッサユニット５０１への電源供給を停止する。
【００９２】
ＭＰＵ１電源断処理Ｓ１０３は、第１のマイクロプロセッサユニット５０１により電源制御部５１４に対してマイクロプロセッサ５０１の電源断を実行させる命令を実行することにより実現される。命令は、マイクロプロセッサ５０１が電源制御部５１４に対して、電源制御部５１４の制御レジスタのマイクロプロセッサ５０１の電源を断することにより行わせるビットにデータをセットすることにより行われることが多い。
【００９３】
図１５は、第２のマイクロプロセッサユニット５０５から第１のマイクロプロセッサユニット５０１に動作の制御が移る場合の電源制御方法について説明するフロー図である。図１５に示すように図１４で説明した内容において、第１のマイクロプロセッサユニット５０１と第２のマイクロプロセッサユニット５０５の役割を入れ替えることにより説明可能であるため、説明の省略が可能である。
【００９４】
以上に説明したように、第１の閾値電圧を持つトランジスタから構成されるプロセッサユニット５０１と第２の閾値電圧を持つトランジスタから構成されるプロセッサユニット５０５を処理するプログラムの特性に合わせて切り替えることにより低消費電力化が実現可能となるだけでなく、第１のマイクロプロセッサユニット５０１および第２のマイクロプロセッサユニット５０５の外部に記憶手段を有する必要がなく、また第１の実施の形態よりも処理内容が少なく実現可能である。
【００９５】
なお、本実施の形態では２つの異なる閾値電圧を持つトランジスタから構成される２つのマイクロプロセッサユニットで構成される例を示したが、複数の異なる閾値電圧を持つトランジスタから構成される複数のマイクロプロセッサユニットで構成されるものにも容易に適用可能である。
【００９６】
（第６の実施の形態）
第６の実施の形態では、請求項１０に係る発明について図１６を用いて説明する。
【００９７】
図１６において図１３で同じ番号は同じ機能を持つためここでの説明は省略する。外部データ転送部６０１は、バス５１３に接続される回路からデータを読み込み、そして書き込む機能を有する。本機能を有するものとしては、ダイレクトメモリアクセスコントローラなどがある。
【００９８】
次に、図１７および図１８を用いて、マイクロプロセッサユニット５００による電源制御の方法について説明する。
【００９９】
図１７は、第１のマイクロプロセッサユニット５０１から第２のマイクロプロセッサユニット５０５に動作の制御が移る場合の電源制御方法について説明するフロー図である。初めに第１のマイクロプロセッサユニット５０１に電源が投入されており、第２のマイクロプロセッサユニット５０５は電源断の状態であるとする。
【０１００】
まず、図１７に示すように、ＭＰＵ２電源投入処理Ｓ１２１により、電源制御部５１４に対して電源断状態になっていた第２のマイクロプロセッサユニット５０５に対して電源を投入する。
【０１０１】
第１のマイクロプロセッサユニット５０１により電源制御部５１４に対してマイクロプロセッサ５０５の電源投入を実行させる命令を発行することにより実現される。命令は、マイクロプロセッサ５０１が電源制御部５１４に対して、電源制御部５１４の制御レジスタのマイクロプロセッサ５０５の電源を投入することを行わせるビットにデータをセットすることにより行われることが多い。
【０１０２】
次にデータ転送処理Ｓ１２２は、第１のマイクロプロセッサユニット５０１の命令により外部データ転送部６０１に対して、マイクロプロセッサ５０１の記憶部５０２に格納されているデータを第２のマイクロプロセッサユニット５０５の記憶部５０６に転送する命令を発行する。
【０１０３】
最後に、ＭＰＵ１電源断処理Ｓ１２３は、電源制御部５１４に対して第１のマイクロプロセッサユニット５０１への電源供給を停止する。
【０１０４】
ＭＰＵ１電源断処理Ｓ１２３は、マイクロプロセッサユニット５０１により電源制御部５１４に対してマイクロプロセッサ５０１の電源断を実行させる命令を発行することにより実現される。命令は、マイクロプロセッサ５０１が電源制御部５１４に対して、電源制御部５１５の制御レジスタのマイクロプロセッサ５０１の電源を断することを行わせるビットにデータをセットすることにより行われることが多い。
【０１０５】
図１８は、第２のマイクロプロセッサユニット５０５から第１のマイクロプロセッサユニット５０１に動作の制御が移る場合の電源制御方法について説明するフロー図である。図１８に示すように図１７で説明した内容において、第１のマイクロプロセッサユニット５０１と第２のマイクロプロセッサユニット５０５の役割を入れ替えることにより説明可能であるため、説明の省略が可能である。
【０１０６】
以上説明したように、第１の閾値電圧を持つトランジスタから構成されるプロセッサユニット５０１と第２の閾値電圧を持つトランジスタから構成されるプロセッサユニット５０５を処理するプログラムの特性に合わせて切り替えることにより低消費電力化を実現可能となるだけでなく、第１のマイクロプロセッサユニット５０１および第２のマイクロプロセッサユニット５０５の外部に記憶手段を有する必要がなく、また第１の実施の形態よりも処理内容が少なく実現可能である。さらに外部データ転送部６０１に記憶部５０２と記憶部５０６間のデータ転送処理を突き放し処理で実現可能である。
【０１０７】
なお、本実施の形態では２つの異なる閾値電圧を持つトランジスタから構成される２つのマイクロプロセッサユニットで構成される例を示したが、複数の異なる閾値電圧を持つトランジスタから構成される複数のマイクロプロセッサユニットで構成されるものにも容易に適用可能である。
【産業上の利用可能性】
【０１０８】
本発明にかかるＭＰＵは、低消費電力が要求される携帯用機器等に有用である。
【図面の簡単な説明】
【０１０９】
【図１】本発明の第１の実施の形態における半導体集積回路装置の構成図の一例を示す図
【図２】本発明の第１の実施の形態における第１のマイクロプロセッサユニットから第２のマイクロプロセッサユニットに動作の制御が移る場合の電源制御方法についてのフロー図
【図３】本発明の第１の実施形態における第２のマイクロプロセッサユニットから第１のマイクロプロセッサユニットに動作の制御が移る場合の電源制御方法について説明するフロー図
【図４】本発明の第２の実施の形態における半導体集積回路装置の構成図の一例を示す図
【図５】本発明の第２の実施の形態における第１のマイクロプロセッサユニットから第２のマイクロプロセッサユニットに動作の制御が移る場合の電源制御方法についてのフロー図
【図６】本発明の第２の実施の形態における第２のマイクロプロセッサユニットから第１のマイクロプロセッサユニットに動作の制御が移る場合の電源制御方法について説明するフロー図
【図７】本発明の第３の実施の形態における半導体集積回路装置の構成図の一例を示す図
【図８】本発明の第３の実施の形態における第１のマイクロプロセッサから第２のマイクロプロセッサに動作の制御が移る場合の電源制御方法について説明するフロー図
【図９】本発明の第３の実施の形態における第２のマイクロプロセッサから第１のマイクロプロセッサユニットに動作の制御が移る場合の電源制御方法について説明するフロー図
【図１０】本発明の第４の実施の形態の半導体集積回路装置の構成図の一例を示す図
【図１１】本発明の第４の実施の形態における第１のマイクロプロセッサユニットから第２のマイクロプロセッサユニットに動作の制御が移る場合の電源制御方法についてのフロー図
【図１２】本発明の第４の実施の形態における第２のマイクロプロセッサユニットから第１のマイクロプロセッサユニットに動作の制御が移る場合の電源制御方法について説明するフロー図
【図１３】本発明の第５の実施の形態の半導体集積回路装置の構成図の一例を示す図
【図１４】本発明の第５の実施の形態における第１のマイクロプロセッサユニットから第２のマイクロプロセッサユニットに動作の制御が移る場合の電源制御方法についてのフロー図
【図１５】本発明の第５の実施の形態における第２のマイクロプロセッサから第１のマイクロプロセッサユニットに動作の制御が移る場合の電源制御方法について説明するフロー図
【図１６】本発明の第６の実施の形態における半導体集積回路装置の構成図の一例を示す図
【図１７】第６の実施の形態における第１のマイクロプロセッサユニットから第２のマイクロプロセッサユニットに動作の制御が移る場合の電源制御方法についてのフロー図
【図１８】第６の実施の形態における第２のマイクロプロセッサユニットから第１のマイクロプロセッサユニットに動作の制御が移る場合の電源制御方法について説明するフロー図
【図１９】トランジスタの閾値電圧と遅延時間及びリーク電流との関係の一例を示す図
【符号の説明】
【０１１０】
１０１  マイクロプロセッサユニット
１０２  第１のマイクロプロセッサユニット
１０３  記憶部
１０４  データバス部
１０５  制御部
１０６  第２のマイクロプロセッサユニット
１０７  記憶部
１０８  データバス部
１０９  制御部
１１２  外部記憶部
１１５  電源制御部
【図１】
2005157620.tif 000003
【図２】
2005157620.tif 000004
【図３】
2005157620.tif 000005
【図４】
2005157620.tif 000006
【図５】
2005157620.tif 000007
【図６】
2005157620.tif 000008
【図７】
2005157620.tif 000009
【図８】
2005157620.tif 000010
【図９】
2005157620.tif 000011
【図１０】
2005157620.tif 000012
【図１１】
2005157620.tif 000013
【図１２】
2005157620.tif 000014
【図１３】
2005157620.tif 000015
【図１４】
2005157620.tif 000016
【図１５】
2005157620.tif 000017
【図１６】
2005157620.tif 000018
【図１７】
2005157620.tif 000019
【図１８】
2005157620.tif 000020
【図１９】
2005157620.tif 000021